--- /srv/rebuilderd/tmp/rebuilderdy1rQel/inputs/qemu-user_10.0.7+ds-0+deb13u1+b1_armhf.deb +++ /srv/rebuilderd/tmp/rebuilderdy1rQel/out/qemu-user_10.0.7+ds-0+deb13u1+b1_armhf.deb ├── file list │ @@ -1,3 +1,3 @@ │ -rw-r--r-- 0 0 0 4 2026-01-02 14:48:41.000000 debian-binary │ --rw-r--r-- 0 0 0 2288 2026-01-02 14:48:41.000000 control.tar.xz │ --rw-r--r-- 0 0 0 29436820 2026-01-02 14:48:41.000000 data.tar.xz │ +-rw-r--r-- 0 0 0 2296 2026-01-02 14:48:41.000000 control.tar.xz │ +-rw-r--r-- 0 0 0 29439044 2026-01-02 14:48:41.000000 data.tar.xz ├── control.tar.xz │ ├── control.tar │ │ ├── ./md5sums │ │ │ ├── ./md5sums │ │ │ │┄ Files differ ├── data.tar.xz │ ├── data.tar │ │ ├── ./usr/bin/qemu-arm │ │ │┄ File has been modified after NT_GNU_BUILD_ID has been applied. │ │ │ ├── readelf --wide --program-header {} │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ │ │ │ Elf file type is EXEC (Executable file) │ │ │ │ Entry point 0x117e9 │ │ │ │ There are 8 program headers, starting at offset 52 │ │ │ │ │ │ │ │ Program Headers: │ │ │ │ Type Offset VirtAddr PhysAddr FileSiz MemSiz Flg Align │ │ │ │ - ARM_EXIDX 0x8470cc 0x008570cc 0x008570cc 0x00d88 0x00d88 R 0x4 │ │ │ │ - LOAD 0x000000 0x00010000 0x00010000 0x847e78 0x847e78 R E 0x10000 │ │ │ │ + ARM_EXIDX 0x84701c 0x0085701c 0x0085701c 0x00d88 0x00d88 R 0x4 │ │ │ │ + LOAD 0x000000 0x00010000 0x00010000 0x847dc8 0x847dc8 R E 0x10000 │ │ │ │ LOAD 0x84c6e0 0x0086c6e0 0x0086c6e0 0xe7b68 0x20f5d58 RW 0x10000 │ │ │ │ NOTE 0x000134 0x00010134 0x00010134 0x00024 0x00024 R 0x4 │ │ │ │ - NOTE 0x847e58 0x00857e58 0x00857e58 0x00020 0x00020 R 0x4 │ │ │ │ + NOTE 0x847da8 0x00857da8 0x00857da8 0x00020 0x00020 R 0x4 │ │ │ │ TLS 0x84c6e0 0x0086c6e0 0x0086c6e0 0x00038 0x000ec R 0x4 │ │ │ │ GNU_STACK 0x000000 0x00000000 0x00000000 0x00000 0x00000 RW 0x10 │ │ │ │ GNU_RELRO 0x84c6e0 0x0086c6e0 0x0086c6e0 0xa3920 0xa3920 R 0x1 │ │ │ │ │ │ │ │ Section to Segment mapping: │ │ │ │ Segment Sections... │ │ │ │ 00 .ARM.exidx │ │ │ ├── readelf --wide --sections {} │ │ │ │ @@ -3,21 +3,21 @@ │ │ │ │ Section Headers: │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ [ 1] .note.gnu.build-id NOTE 00010134 000134 000024 00 A 0 0 4 │ │ │ │ [ 2] .rel.dyn REL 00010158 000158 000010 08 A 0 0 4 │ │ │ │ [ 3] .init PROGBITS 00010168 000168 00000c 00 AX 0 0 4 │ │ │ │ [ 4] .iplt PROGBITS 00010174 000174 000020 00 AX 0 0 4 │ │ │ │ - [ 5] .text PROGBITS 000101c0 0001c0 2ca354 00 AX 0 0 64 │ │ │ │ - [ 6] .fini PROGBITS 002da514 2ca514 000008 00 AX 0 0 4 │ │ │ │ - [ 7] .rodata PROGBITS 002da520 2ca520 57c5a4 00 A 0 0 8 │ │ │ │ - [ 8] .ARM.extab PROGBITS 00856ac4 846ac4 000608 00 A 0 0 4 │ │ │ │ - [ 9] .ARM.exidx ARM_EXIDX 008570cc 8470cc 000d88 00 AL 5 0 4 │ │ │ │ - [10] .eh_frame PROGBITS 00857e54 847e54 000004 00 A 0 0 4 │ │ │ │ - [11] .note.ABI-tag NOTE 00857e58 847e58 000020 00 A 0 0 4 │ │ │ │ + [ 5] .text PROGBITS 000101c0 0001c0 2ca2a2 00 AX 0 0 64 │ │ │ │ + [ 6] .fini PROGBITS 002da464 2ca464 000008 00 AX 0 0 4 │ │ │ │ + [ 7] .rodata PROGBITS 002da470 2ca470 57c5a4 00 A 0 0 8 │ │ │ │ + [ 8] .ARM.extab PROGBITS 00856a14 846a14 000608 00 A 0 0 4 │ │ │ │ + [ 9] .ARM.exidx ARM_EXIDX 0085701c 84701c 000d88 00 AL 5 0 4 │ │ │ │ + [10] .eh_frame PROGBITS 00857da4 847da4 000004 00 A 0 0 4 │ │ │ │ + [11] .note.ABI-tag NOTE 00857da8 847da8 000020 00 A 0 0 4 │ │ │ │ [12] .tdata PROGBITS 0086c6e0 84c6e0 000038 00 WAT 0 0 4 │ │ │ │ [13] .tbss NOBITS 0086c718 84c718 0000b4 00 WAT 0 0 4 │ │ │ │ [14] .init_array INIT_ARRAY 0086c718 84c718 000084 04 WA 0 0 4 │ │ │ │ [15] .fini_array FINI_ARRAY 0086c79c 84c79c 000004 04 WA 0 0 4 │ │ │ │ [16] .data.rel.ro PROGBITS 0086c7a0 84c7a0 0a3300 00 WA 0 0 8 │ │ │ │ [17] .got PROGBITS 0090faa0 8efaa0 00055c 04 WA 0 0 4 │ │ │ │ [18] .data PROGBITS 00910000 8f0000 044248 00 WA 0 0 8 │ │ │ ├── readelf --wide --notes {} │ │ │ │ @@ -1,8 +1,8 @@ │ │ │ │ │ │ │ │ Displaying notes found in: .note.gnu.build-id │ │ │ │ Owner Data size Description │ │ │ │ - GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 7d7770975b983ec212bc093b01b4d69ba554b2e8 │ │ │ │ + GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 1f2b2373f027bcbfef096396403ff45c3305076c │ │ │ │ │ │ │ │ Displaying notes found in: .note.ABI-tag │ │ │ │ Owner Data size Description │ │ │ │ GNU 0x00000010 NT_GNU_ABI_TAG (ABI version tag) OS: Linux, ABI: 3.2.0 │ │ │ ├── strings --all --bytes=8 {} │ │ │ │ @@ -16,15 +16,15 @@ │ │ │ │ 'F&F"F!F │ │ │ │ 'F!F"F F@% │ │ │ │ $'F!F"F F │ │ │ │ 'F!F"F F │ │ │ │ RF+F@FIF9 │ │ │ │ '*F(F.FY │ │ │ │ 2F+F8FAF8 │ │ │ │ -2FKF F)F8 │ │ │ │ +2FKF F)F7 │ │ │ │ +F?"1FhF │ │ │ │ +h3bkhsb │ │ │ │ b+i3ckisc │ │ │ │ c+j3dkjsd │ │ │ │ d+k3ekkse │ │ │ │ `)k!aikaa │ │ │ │ a)l!bilab │ │ │ │ @@ -1060,15 +1060,15 @@ │ │ │ │ HyDzDP1xD │ │ │ │ #I#J$HyDzDxDh1 │ │ │ │ I J!HyDzDh1xD │ │ │ │ HyDzDh1xD │ │ │ │ HyDzD|1xD │ │ │ │ HyDzD|1xD │ │ │ │ HyDzD|1xD │ │ │ │ -K{DXmpG~nr │ │ │ │ +K{DXmpG>or │ │ │ │ tKuJuI{DuHzDyD │ │ │ │ qKqH{DxDS │ │ │ │ zD3F%!(F │ │ │ │ ;F2F!F(F │ │ │ │ F&H2F!FxD │ │ │ │ F H*F!FxD │ │ │ │ AIAJBHyDzD │ │ │ │ @@ -1467,15 +1467,14 @@ │ │ │ │ 0l2F`a!F#i │ │ │ │ 3iBF1F F │ │ │ │ ?K?J{DzD │ │ │ │ :K;J{DzD │ │ │ │ 4K9F0F{D │ │ │ │ .J.K/MzD{D}D │ │ │ │ #M$K}D{D │ │ │ │ -K{DXhpGJWo │ │ │ │ -=b{a;cO │ │ │ │ CF:F)F0F │ │ │ │ RI FRJyD │ │ │ │ SF*F!F0F │ │ │ │ X`8K:h{D │ │ │ │ F'M}D,hL │ │ │ │ 9a1x`k{a0 │ │ │ │ @@ -1575,15 +1574,14 @@ │ │ │ │ jjjjj~jj │ │ │ │ %**** ***** │ │ │ │ UYYYYQYYYYYMYYYYYIYY │ │ │ │ JNNNNFNNNNNBNNNNN>NN │ │ │ │ UYYYYQYYYYYMYYYYYIYY │ │ │ │ JNNNNFNNNNNBNNNNN>NN │ │ │ │ 9N:M:O~D}D │ │ │ │ -K{DXhpGN │ │ │ │ dF2FXF)F │ │ │ │ MF2F9F F │ │ │ │ IFMFoHxD │ │ │ │ .I/J@FyD │ │ │ │ +I@F+JyD │ │ │ │ r I H{DyDxD │ │ │ │ CF"F)F(F │ │ │ │ @@ -1642,15 +1640,14 @@ │ │ │ │ 9l*F3F F │ │ │ │ ch@F3Dc` │ │ │ │ +j2FAF F │ │ │ │ ;j2F)F F │ │ │ │ &I'K'JyD{D │ │ │ │ SD:FAF0F │ │ │ │ pG@kpGpG │ │ │ │ -`K`pGL`h │ │ │ │ #i0F+Dca │ │ │ │ JIJH{DyDxD │ │ │ │ "HIIH{DyDxD │ │ │ │ rFIGH{DyDxD │ │ │ │ 22DIEH{DyDxD │ │ │ │ rBICH{DyDxD │ │ │ │ Vr@IAH{DyDxD │ │ │ │ @@ -1661,15 +1658,14 @@ │ │ │ │ `#aca+h# │ │ │ │ "=I=H{DyDxD │ │ │ │ rOIOH{DyDxD │ │ │ │ r3I4H{DyDxD │ │ │ │ 'I(KjFyD8F{D │ │ │ │ : │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb673cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vsubw.s8 , q0, d8 │ │ │ │ + vorr.i32 q8, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d10, d18 │ │ │ │ - vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q11, q8, d0 │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vmla.i d23, d0, d0[2] │ │ │ │ + vshr.s64 d22, d8, #64 │ │ │ │ vst4.8 {d16-d19}, [pc :128]! │ │ │ │ vqsub.s32 d23, d17, d27 │ │ │ │ - andeq pc, r0, r1, ror sp @ │ │ │ │ + andeq pc, r0, r1, lsl sp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb673fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff8 │ │ │ │ - vmla.f d20, d16, d0[7] │ │ │ │ + vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x902c8 │ │ │ │ andcs pc, r5, #64, 4 │ │ │ │ - ldc2l 2, cr15, [ip, #-388] @ 0xfffffe7c │ │ │ │ - eorseq r8, r3, ip, ror #1 │ │ │ │ + ldc2l 2, cr15, [ip], #388 @ 0x184 │ │ │ │ + eorseq r8, r3, ip, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff8 │ │ │ │ - vmla.f d20, d16, d0[7] │ │ │ │ + vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x902f4 │ │ │ │ andcs pc, r5, #64, 4 │ │ │ │ - stc2l 2, cr15, [r6, #-388] @ 0xfffffe7c │ │ │ │ - ldrshteq r9, [r3], -r4 │ │ │ │ + stc2l 2, cr15, [r6], #388 @ 0x184 │ │ │ │ + eorseq r9, r3, r4, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6490ff8 │ │ │ │ - vrsra.s64 q10, q0, #64 │ │ │ │ + vsubw.s8 q10, q0, d16 │ │ │ │ @ instruction: 0xf64e0333 │ │ │ │ - vmla.f d20, d16, d0[7] │ │ │ │ + vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf644012d │ │ │ │ - vmla.i d22, d0, d0[6] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ vhadd.s8 d16, d0, d30 │ │ │ │ vhsub.s32 d18, d17, d19 │ │ │ │ - andeq pc, r0, sp, lsr #26 │ │ │ │ + andeq pc, r0, sp, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vshr.s64 q11, q0, #64 │ │ │ │ + vaddl.s8 q11, d0, d16 │ │ │ │ blmi 0x90354 │ │ │ │ andne pc, sp, #64, 4 │ │ │ │ - ldc2 2, cr15, [r8, #-388] @ 0xfffffe7c │ │ │ │ - eorseq ip, r3, ip, asr #13 │ │ │ │ + ldc2 2, cr15, [r8], #388 @ 0x184 │ │ │ │ + eorseq ip, r3, ip, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb674b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vrsra.s64 d23, d8, #64 │ │ │ │ + vqdmlal.s q11, d16, d0[6] │ │ │ │ vcge.s8 d16, d7, d19 │ │ │ │ - vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ vrhadd.s8 d16, d7, d30 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmla.i d21, d16, d0[0] │ │ │ │ eorscs r0, r1, #46 @ 0x2e │ │ │ │ - stc2 2, cr15, [r0, #-388] @ 0xfffffe7c │ │ │ │ + stc2 2, cr15, [r0], #388 @ 0x184 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb674dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vaddw.s8 q10, q0, d16 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vmla.i d21, d0, d0[3] │ │ │ │ + vshr.s64 d20, d12, #64 │ │ │ │ blmi 0x903b0 │ │ │ │ vhsub.s32 d18, d17, d1 │ │ │ │ - svclt 0x0000fced │ │ │ │ - eorseq r1, r4, r0, asr #24 │ │ │ │ + svclt 0x0000fc8d │ │ │ │ + mlaseq r4, r0, fp, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vaddw.s8 q10, q0, d16 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vmla.i d21, d0, d0[7] │ │ │ │ + vshr.s64 d20, d28, #64 │ │ │ │ blmi 0x903dc │ │ │ │ vqsub.s32 d18, d17, d23 │ │ │ │ - svclt 0x0000fcd7 │ │ │ │ - eorseq r1, r4, ip, ror ip │ │ │ │ + svclt 0x0000fc77 │ │ │ │ + eorseq r1, r4, ip, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, , q12 │ │ │ │ - vaddw.s8 q8, q0, d12 │ │ │ │ + @ instruction: 0xf6400ff8 │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf644012f │ │ │ │ - vmla.i d20, d0, d0[4] │ │ │ │ + vshr.s64 d19, d16, #64 │ │ │ │ blmi 0x90408 │ │ │ │ subvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ - stc2l 2, cr15, [r0], {97} @ 0x61 │ │ │ │ - eorseq r2, r4, r8, lsl r0 │ │ │ │ + stc2l 2, cr15, [r0], #-388 @ 0xfffffe7c │ │ │ │ + eorseq r1, r4, r8, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vaddw.s8 q9, q8, d8 │ │ │ │ + vsra.s64 , q4, #64 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmla.i d17, d16, d0[6] │ │ │ │ blmi 0x90434 │ │ │ │ vhsub.s32 d18, d1, d31 │ │ │ │ - svclt 0x0000fcab │ │ │ │ - mlaseq r4, r8, r3, r2 │ │ │ │ + svclt 0x0000fc4b │ │ │ │ + eorseq r2, r4, r8, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6758c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q12 │ │ │ │ - vsubw.s8 q10, q8, d0 │ │ │ │ + vrsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf6410334 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vmla.f d21, d0, d0[0] │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ vst4.8 {d16-d19}, [pc :128] │ │ │ │ vhsub.s32 d23, d17, d14 │ │ │ │ - strlt pc, [r8, #-3217] @ 0xfffff36f │ │ │ │ + strlt pc, [r8, #-3121] @ 0xfffff3cf │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - @ instruction: 0x61b8f640 │ │ │ │ + tstpvs r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsvs pc, r4, r0, asr #12 │ │ │ │ + eorvs pc, r4, r0, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ rsbcs r4, r1, #1024 @ 0x400 │ │ │ │ - ldc2l 2, cr15, [lr], #-388 @ 0xfffffe7c │ │ │ │ - mlaseq r4, r4, r4, r2 │ │ │ │ + ldc2 2, cr15, [lr], {97} @ 0x61 │ │ │ │ + eorseq r2, r4, r4, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb675e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vmla.f d21, d0, d0[0] │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vaddl.s8 q11, d0, d16 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0x904b8 │ │ │ │ vqsub.s32 d18, d17, d20 │ │ │ │ - svclt 0x0000fc69 │ │ │ │ - eorseq r2, r4, r4, asr #9 │ │ │ │ + svclt 0x0000fc09 │ │ │ │ + eorseq r2, r4, r4, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vmla.f d21, d0, d0[0] │ │ │ │ vrhadd.s8 d16, d1, d31 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ blmi 0x904e4 │ │ │ │ sbcsvs pc, lr, #64, 4 │ │ │ │ - mrrc2 2, 6, pc, r2, cr1 @ │ │ │ │ - eorseq r2, r4, r8, ror #9 │ │ │ │ + blx 0xffcccdb6 │ │ │ │ + eorseq r2, r4, r8, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6763c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vsra.s64 d22, d24, #64 │ │ │ │ + vaddw.s8 q11, q0, d8 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q9, d16, d24 │ │ │ │ blmi 0x90510 │ │ │ │ vqsub.s32 q9, , q15 │ │ │ │ - svclt 0x0000fc3d │ │ │ │ - ldrsbteq r2, [r4], -ip │ │ │ │ + svclt 0x0000fbdd │ │ │ │ + eorseq r2, r4, ip, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vsra.s64 d22, d24, #64 │ │ │ │ + vaddw.s8 q11, q0, d8 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ blmi 0x9053c │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000fc27 │ │ │ │ - eorseq r2, r4, ip, ror #17 │ │ │ │ + svclt 0x0000fbc7 │ │ │ │ + eorseq r2, r4, ip, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff8 │ │ │ │ - vmla.f d20, d16, d0[7] │ │ │ │ + vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf644012d │ │ │ │ - vmla.i d22, d0, d0[6] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ blmi 0x90564 │ │ │ │ adccs pc, r3, #64, 4 │ │ │ │ - ldc2 2, cr15, [r0], {97} @ 0x61 │ │ │ │ - eorseq r2, r4, ip, asr #29 │ │ │ │ + blx 0xfec4ce3a │ │ │ │ + eorseq r2, r4, ip, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb676c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff8 │ │ │ │ - vmla.f d20, d16, d0[7] │ │ │ │ + vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf644012d │ │ │ │ - vmla.i d22, d0, d0[6] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ blmi 0x90590 │ │ │ │ rsbcs pc, sp, #64, 4 │ │ │ │ - blx 0xffecce66 │ │ │ │ - ldrsbteq r2, [r4], -r8 │ │ │ │ + blx 0xfe6cce66 │ │ │ │ + eorseq r2, r4, r8, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb676ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff8 │ │ │ │ - vmla.f d20, d16, d0[7] │ │ │ │ + vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf644012d │ │ │ │ - vmla.i d22, d0, d0[6] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ blmi 0x905bc │ │ │ │ eorscs pc, lr, #64, 4 │ │ │ │ - blx 0xff94ce92 │ │ │ │ - eorseq r2, r4, r4, ror #29 │ │ │ │ + blx 0xfe14ce92 │ │ │ │ + eorseq r2, r4, r4, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vqdmlal.s , d0, d0[6] │ │ │ │ + vrsra.s64 d22, d24, #64 │ │ │ │ @ instruction: 0xf6400334 │ │ │ │ - vsra.s64 d22, d24, #64 │ │ │ │ + vaddw.s8 q11, q0, d8 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ rsbcs r0, r1, #47 @ 0x2f │ │ │ │ - blx 0xff34cec2 │ │ │ │ + blx 0x1b4cec2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vrsra.s64 d17, d28, #64 │ │ │ │ + vsubw.s8 , q0, d12 │ │ │ │ @ instruction: 0xf6400334 │ │ │ │ - vsra.s64 d22, d24, #64 │ │ │ │ + vaddw.s8 q11, q0, d8 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q9, d16, d24 │ │ │ │ rsbscs r0, lr, #47 @ 0x2f │ │ │ │ - blx 0xfedcceee │ │ │ │ + blx 0x15cceee │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q11, q12 │ │ │ │ - vmla.f d20, d0, d0[3] │ │ │ │ + vsra.s64 d19, d12, #64 │ │ │ │ vrhadd.s8 d16, d6, d31 │ │ │ │ - vaddl.s8 q10, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ blmi 0x90644 │ │ │ │ andsne pc, r1, #64, 4 │ │ │ │ - blx 0xfe8ccf16 │ │ │ │ - eorseq r7, r4, r4, lsr r2 │ │ │ │ + blx 0x10ccf16 │ │ │ │ + eorseq r7, r4, r4, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6779c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vsra.s64 d22, d24, #64 │ │ │ │ + vaddw.s8 q11, q0, d8 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ blmi 0x90670 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000fb8d │ │ │ │ - eorseq r7, r4, r8, asr #4 │ │ │ │ + svclt 0x0000fb2d │ │ │ │ + mlaseq r4, r8, r1, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb677c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vsra.s64 d22, d24, #64 │ │ │ │ + vaddw.s8 q11, q0, d8 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q9, d16, d24 │ │ │ │ blmi 0x9069c │ │ │ │ vqsub.s32 q9, , q15 │ │ │ │ - svclt 0x0000fb77 │ │ │ │ - eorseq r7, r4, r4, lsl r5 │ │ │ │ + svclt 0x0000fb17 │ │ │ │ + eorseq r7, r4, r4, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb677f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q11, q12 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vorr.i32 q11, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d13, d31 │ │ │ │ - vshr.s64 d20, d8, #64 │ │ │ │ + vmla.i d19, d16, d0[6] │ │ │ │ blmi 0x906d0 │ │ │ │ vqsub.s32 d18, d1, d26 │ │ │ │ - svclt 0x0000fb61 │ │ │ │ - eorseq r7, r4, r0, asr r5 │ │ │ │ + svclt 0x0000fb01 │ │ │ │ + eorseq r7, r4, r0, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vqdmlal.s , d16, d0[5] │ │ │ │ + vbic.i32 d23, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf6460334 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vshr.s64 q9, q6, #64 │ │ │ │ + vaddl.s8 q9, d0, d28 │ │ │ │ eorcs r0, r4, #47 @ 0x2f │ │ │ │ - blx 0x124cfca │ │ │ │ + blx 0xffa4cfc8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6784c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - @ instruction: 0xf6470ff8 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vrecps.f32 q8, , q12 │ │ │ │ + vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf6400334 │ │ │ │ - vsra.s64 d22, d24, #64 │ │ │ │ + vaddw.s8 q11, q0, d8 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ rsbcs r0, r1, #47 @ 0x2f │ │ │ │ - blx 0xcccff6 │ │ │ │ + blx 0xff4ccff4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - @ instruction: 0xf6470ff8 │ │ │ │ - vbic.i32 q8, #2048 @ 0x00000800 │ │ │ │ + vrecps.f32 q8, , q12 │ │ │ │ + vqdmlal.s , d16, d0[2] │ │ │ │ @ instruction: 0xf6400334 │ │ │ │ - vsra.s64 d22, d24, #64 │ │ │ │ + vaddw.s8 q11, q0, d8 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ rsbcs r0, r1, #47 @ 0x2f │ │ │ │ - blx 0x74d022 │ │ │ │ + blx 0xfef4d020 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vsra.s64 d22, d24, #64 │ │ │ │ + vaddw.s8 q11, q0, d8 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q9, d16, d24 │ │ │ │ blmi 0x90778 │ │ │ │ vqsub.s32 q9, , q15 │ │ │ │ - svclt 0x0000fb09 │ │ │ │ - ldrshteq r7, [r4], -ip │ │ │ │ + svclt 0x0000faa9 │ │ │ │ + eorseq r7, r4, ip, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vsra.s64 d22, d24, #64 │ │ │ │ + vaddw.s8 q11, q0, d8 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ blmi 0x907a4 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000faf3 │ │ │ │ - eorseq r7, r4, ip, lsl #18 │ │ │ │ + svclt 0x0000fa93 │ │ │ │ + eorseq r7, r4, ip, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vsra.s64 d22, d24, #64 │ │ │ │ + vaddw.s8 q11, q0, d8 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ blmi 0x907d0 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000fadd │ │ │ │ - eorseq r7, r4, r8, lsr sl │ │ │ │ + svclt 0x0000fa7d │ │ │ │ + eorseq r7, r4, r8, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d17, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmov.i32 d18, #8 @ 0x00000008 │ │ │ │ + vmla.i d17, d0, d0[6] │ │ │ │ blmi 0x907fc │ │ │ │ adcscc pc, lr, #64, 4 │ │ │ │ - blx 0xff1cd0cc │ │ │ │ - eorseq r7, r4, r8, lsr #22 │ │ │ │ + blx 0x19cd0cc │ │ │ │ + eorseq r7, r4, r8, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d17, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmla.i d18, d0, d0[3] │ │ │ │ + vshr.s64 d17, d12, #64 │ │ │ │ blmi 0x90828 │ │ │ │ sbccc pc, r6, #64, 4 │ │ │ │ - blx 0xfec4d0f8 │ │ │ │ - eorseq r7, r4, r4, lsr fp │ │ │ │ + blx 0x144d0f8 │ │ │ │ + eorseq r7, r4, r4, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vorr.i32 , #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 q10, q8, d20 │ │ │ │ vcge.s8 d16, d7, d20 │ │ │ │ - vaddw.s8 q11, q8, d4 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vaddl.s8 q11, d16, d16 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ subscs r0, r1, #47 @ 0x2f │ │ │ │ - blx 0xfe64d128 │ │ │ │ + blx 0xe4d128 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb679ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vaddw.s8 q11, q8, d4 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vaddl.s8 q11, d16, d16 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ blmi 0x90880 │ │ │ │ vhsub.s32 q9, , q12 │ │ │ │ - svclt 0x0000fa85 │ │ │ │ - eorseq r7, r4, r8, ror #26 │ │ │ │ + svclt 0x0000fa25 │ │ │ │ + ldrhteq r7, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb679d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vaddw.s8 q11, q8, d4 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vshr.s64 d22, d20, #64 │ │ │ │ + vaddl.s8 q11, d0, d4 │ │ │ │ blmi 0x908ac │ │ │ │ vhsub.s32 q9, , q0 │ │ │ │ - svclt 0x0000fa6f │ │ │ │ - eorseq r7, r4, r0, lsl #27 │ │ │ │ + svclt 0x0000fa0f │ │ │ │ + ldrsbteq r7, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vaddw.s8 q11, q8, d4 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vshr.s64 d22, d20, #64 │ │ │ │ + vaddl.s8 q11, d0, d4 │ │ │ │ blmi 0x908d8 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000fa59 │ │ │ │ - mlaseq r4, r4, sp, r7 │ │ │ │ + svclt 0x0000f9f9 │ │ │ │ + eorseq r7, r4, r4, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vsra.s64 d22, d24, #64 │ │ │ │ + vaddw.s8 q11, q0, d8 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ blmi 0x90904 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000fa43 │ │ │ │ - eorseq r8, r4, r8, asr #1 │ │ │ │ + svclt 0x0000f9e3 │ │ │ │ + eorseq r8, r4, r8, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vsra.s64 d22, d24, #64 │ │ │ │ + vaddw.s8 q11, q0, d8 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q9, d16, d24 │ │ │ │ blmi 0x90930 │ │ │ │ vqsub.s32 q9, , q15 │ │ │ │ - svclt 0x0000fa2d │ │ │ │ - eorseq r8, r4, r4, ror #2 │ │ │ │ + svclt 0x0000f9cd │ │ │ │ + ldrhteq r8, [r4], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q9, d0, d0[4] │ │ │ │ @ instruction: 0xf6400334 │ │ │ │ - vsra.s64 d22, d24, #64 │ │ │ │ + vaddw.s8 q11, q0, d8 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q9, d16, d24 │ │ │ │ rsbscs r0, lr, #47 @ 0x2f │ │ │ │ - blx 0x54d230 │ │ │ │ + @ instruction: 0xf9b4f261 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vsra.s64 d22, d24, #64 │ │ │ │ + vaddw.s8 q11, q0, d8 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ blmi 0x90988 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000fa01 │ │ │ │ - eorseq r8, r4, r0, lsr #6 │ │ │ │ + svclt 0x0000f9a1 │ │ │ │ + eorseq r8, r4, r0, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - @ instruction: 0xf6450ff8 │ │ │ │ - vmla.f d16, d0, d0[4] │ │ │ │ - @ instruction: 0xf645012e │ │ │ │ - vmvn.i32 q8, #8 @ 0x00000008 │ │ │ │ + vrecps.f32 q8, , q12 │ │ │ │ + vsra.s64 d23, d16, #64 │ │ │ │ + vrhadd.s8 d16, d5, d30 │ │ │ │ + vmla.i d23, d16, d0[2] │ │ │ │ blmi 0x909b0 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000f9eb │ │ │ │ - eorseq r8, r4, r4, lsl #16 │ │ │ │ + svclt 0x0000f98b │ │ │ │ + eorseq r8, r4, r4, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vrsra.s64 , q2, #64 │ │ │ │ + vsubw.s8 , q0, d20 │ │ │ │ @ instruction: 0xf6460334 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d17, d0, d0[1] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vaddl.s8 q9, d0, d12 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ eorcs r0, fp, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf9d2f261 │ │ │ │ + @ instruction: 0xf972f261 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d17, d0, d0[1] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d17, d8, #64 │ │ │ │ blmi 0x90a0c │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000f9bf │ │ │ │ - eorseq r8, r4, r4, ror #19 │ │ │ │ + svclt 0x0000f95f │ │ │ │ + eorseq r8, r4, r4, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d17, d0, d0[1] │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d17, d8, #64 │ │ │ │ blmi 0x90a38 │ │ │ │ vhsub.s32 q9, , q15 │ │ │ │ - svclt 0x0000f9a9 │ │ │ │ - ldrshteq r8, [r4], -r0 │ │ │ │ + svclt 0x0000f949 │ │ │ │ + eorseq r8, r4, r0, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff8 │ │ │ │ muleq r0, r1, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d11, d31 │ │ │ │ - vshr.s64 q11, q8, #64 │ │ │ │ + vmla.i d22, d0, d0[0] │ │ │ │ blmi 0x90a78 │ │ │ │ vhsub.s32 d18, d1, d17 │ │ │ │ - svclt 0x0000f989 │ │ │ │ - eorseq sp, r4, ip, lsl r7 │ │ │ │ + svclt 0x0000f929 │ │ │ │ + eorseq sp, r4, ip, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff8 │ │ │ │ - vorr.i32 , #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 q8, q8, d20 │ │ │ │ @ instruction: 0xf6400334 │ │ │ │ - vsra.s64 d22, d24, #64 │ │ │ │ + vaddw.s8 q11, q0, d8 │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q9, d16, d24 │ │ │ │ rsbscs r0, lr, #47 @ 0x2f │ │ │ │ - @ instruction: 0xf970f261 │ │ │ │ + @ instruction: 0xf910f261 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vsra.s64 d22, d24, #64 │ │ │ │ + vaddw.s8 q11, q0, d8 │ │ │ │ @ instruction: 0xf640012f │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ blmi 0x90ad0 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000f95d │ │ │ │ - eorseq lr, r4, r4, ror #18 │ │ │ │ + svclt 0x0000f8fd │ │ │ │ + ldrhteq lr, [r4], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a10 │ │ │ │ subsvs pc, fp, #64, 12 @ 0x4000000 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ vqshl.s32 q10, q12, │ │ │ │ - svclt 0x0000f949 │ │ │ │ - rsbseq r0, lr, ip, asr sp │ │ │ │ - eorseq sl, r0, r2, lsl r4 │ │ │ │ - eorseq sl, r0, r8, lsr r4 │ │ │ │ + svclt 0x0000f8e9 │ │ │ │ + rsbseq r0, lr, ip, lsr #25 │ │ │ │ + eorseq sl, r0, r2, ror #6 │ │ │ │ + eorseq sl, r0, r8, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a40 │ │ │ │ stmdbmi r5, {r2, r5, r7, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2053 @ 0xfffff7fb │ │ │ │ tstcc r0, #2030043136 @ 0x79000000 │ │ │ │ vqshl.s32 q10, q12, │ │ │ │ - svclt 0x0000f931 │ │ │ │ - rsbseq r0, lr, lr, lsr #26 │ │ │ │ - eorseq sl, r0, r8, asr r4 │ │ │ │ - eorseq sl, r0, r4, ror r4 │ │ │ │ + svclt 0x0000f8d1 │ │ │ │ + rsbseq r0, lr, lr, ror ip │ │ │ │ + eorseq sl, r0, r8, lsr #7 │ │ │ │ + eorseq sl, r0, r4, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a70 │ │ │ │ stmdbmi r5, {r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2053 @ 0xfffff7fb │ │ │ │ tstcc r8, #2030043136 @ 0x79000000 │ │ │ │ vqshl.s32 q10, q12, │ │ │ │ - svclt 0x0000f919 │ │ │ │ - addeq r4, r3, sl, lsl #13 │ │ │ │ - eorseq r4, r1, ip, asr #27 │ │ │ │ - eorseq r4, r1, r4, lsr lr │ │ │ │ + svclt 0x0000f8b9 │ │ │ │ + ldrdeq r4, [r3], sl │ │ │ │ + eorseq r4, r1, ip, lsl sp │ │ │ │ + eorseq r4, r1, r4, lsl #27 │ │ │ │ @ instruction: 0xf000b508 │ │ │ │ strlt pc, [r8, #-2051] @ 0xfffff7fd │ │ │ │ @ instruction: 0xfffaf7ff │ │ │ │ andcs r4, r6, r7, lsl sl │ │ │ │ ldrbtmi r4, [sl], #-2839 @ 0xfffff4e9 │ │ │ │ adclt fp, r7, r0, lsl #10 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9325 │ │ │ │ vcgt.s32 d16, d4, d0 │ │ │ │ - andcs pc, r0, r7, lsl lr @ │ │ │ │ - @ instruction: 0xf856f265 │ │ │ │ + @ instruction: 0x2000fdb7 │ │ │ │ + @ instruction: 0xfff6f264 │ │ │ │ addcs sl, ip, #2048 @ 0x800 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ - cdp 2, 8, cr15, cr6, cr4, {4} │ │ │ │ + cdp 2, 2, cr15, cr6, cr4, {4} │ │ │ │ strmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf04f2006 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ vcgt.s32 d19, d4, d3 │ │ │ │ - andcs pc, r6, pc, ror #28 │ │ │ │ - mcr2 2, 2, pc, cr0, cr11, {3} @ │ │ │ │ + andcs pc, r6, pc, lsl #28 │ │ │ │ + stc2l 2, cr15, [r0, #492]! @ 0x1ec │ │ │ │ movwcs r2, #544 @ 0x220 │ │ │ │ stmib sp, {r0, sp}^ │ │ │ │ strbtmi r2, [r9], -r0, lsl #6 │ │ │ │ movwcs r2, #33280 @ 0x8200 │ │ │ │ stceq 0, cr15, [pc], #316 @ 0x10c50 │ │ │ │ - stc2l 2, cr15, [lr], #352 @ 0x160 │ │ │ │ + stc2 2, cr15, [lr], {88} @ 0x58 │ │ │ │ svclt 0x0000deff │ │ │ │ ldrdeq lr, [pc], lr @ │ │ │ │ andeq r0, r0, r4, lsl r2 │ │ │ │ @ instruction: 0x4606b5f0 │ │ │ │ bmi 0x6e236c │ │ │ │ ldcmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ ldrbtmi r4, [sl], #-2842 @ 0xfffff4e6 │ │ │ │ @@ -615,166 +615,166 @@ │ │ │ │ teqlt r3, ip, lsl #12 │ │ │ │ ldrbtmi r4, [sp], #-3349 @ 0xfffff2eb │ │ │ │ ldcmi 0, cr14, [r5, #-24] @ 0xffffffe8 │ │ │ │ @ instruction: 0x462c447d │ │ │ │ ldcmi 0, cr14, [r4, #-8] │ │ │ │ @ instruction: 0x462c447d │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - vqdmlal.s q5, d4, d3 │ │ │ │ - ldmdbmi r1, {r0, r1, r2, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ + vqdmlal.s q5, d3, d3 │ │ │ │ + ldmdbmi r1, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [fp], -r7, lsl #12 │ │ │ │ ldrbtmi r4, [r9], #-1570 @ 0xfffff9de │ │ │ │ smladxls r0, r0, r6, r4 │ │ │ │ - @ instruction: 0xf898f273 │ │ │ │ + @ instruction: 0xf838f273 │ │ │ │ blmi 0x2233b0 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf8dd681a │ │ │ │ subsmi r3, sl, ip, lsl #8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vaddl.s16 , d6, d1 │ │ │ │ - vtst.8 , , │ │ │ │ + vtst.8 d15, d13, d15 │ │ │ │ ldcllt 13, cr4, [r0, #80]! @ 0x50 │ │ │ │ addeq lr, pc, lr, ror #30 │ │ │ │ andeq r0, r0, r4, lsl r2 │ │ │ │ - ldrsbteq pc, [r0], -sl @ │ │ │ │ - eoreq ip, lr, r4, lsr #5 │ │ │ │ - mlaeq lr, ip, r2, ip │ │ │ │ - eorseq sl, r1, lr, lsr #13 │ │ │ │ + eorseq pc, r0, sl, lsr #8 │ │ │ │ + strdeq ip, [lr], -r4 @ │ │ │ │ + eoreq ip, lr, ip, ror #3 │ │ │ │ + ldrshteq sl, [r1], -lr │ │ │ │ addeq lr, pc, r4, lsr #30 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ push {r4, r5, r6, r8, r9, sl, fp, ip} │ │ │ │ @ instruction: 0x460541f0 │ │ │ │ ldrbtmi r4, [fp], #-3100 @ 0xfffff3e4 │ │ │ │ ldrbtmi r4, [sl], #-2585 @ 0xfffff5e7 │ │ │ │ ldmdbpl pc, {r1, r4, fp, sp, lr} @ │ │ │ │ andhi pc, r2, r1, asr r8 @ │ │ │ │ mcrvs 8, 6, r6, cr3, cr8, {1} │ │ │ │ vmla.i d27, d21, d11 │ │ │ │ - mcrrne 8, 11, pc, r1, cr13 @ │ │ │ │ + mcrrne 8, 5, pc, r1, cr13 @ │ │ │ │ vaddl.s8 , d14, d13 │ │ │ │ - @ instruction: 0x4606fe51 │ │ │ │ + @ instruction: 0x4606fdf1 │ │ │ │ andle r1, r8, r2, asr #24 │ │ │ │ ldrbtmi r4, [r9], #-2323 @ 0xfffff6ed │ │ │ │ - mrc2 2, 4, pc, cr4, cr3, {3} │ │ │ │ + mrc2 2, 1, pc, cr4, cr3, {3} │ │ │ │ stmdblt r0, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf28e4630 │ │ │ │ - ldmdavs r8!, {r0, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r8!, {r0, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ strbmi lr, [r2], -lr, lsl #15 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmdavs r3!, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldreq r4, [fp], r0, lsr #12 │ │ │ │ ldmdavs sl!, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdavs r3, {r1, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ vqadd.s64 d22, d3, d3 │ │ │ │ - svclt 0x0000bd83 │ │ │ │ + svclt 0x0000bd23 │ │ │ │ addeq lr, pc, r6, ror #30 │ │ │ │ ldrdeq lr, [pc], lr @ │ │ │ │ strdeq r0, [r0], -r4 │ │ │ │ - eorseq r5, r1, lr, asr #25 │ │ │ │ + eorseq r5, r1, lr, lsl ip │ │ │ │ @ instruction: 0xf7ffb508 │ │ │ │ andeq pc, r0, sp, lsr pc @ │ │ │ │ submi pc, r5, r1, asr #12 │ │ │ │ andeq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000b94f │ │ │ │ + svclt 0x0000b8ef │ │ │ │ sbcsvs pc, r9, r1, asr #4 │ │ │ │ andeq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000b947 │ │ │ │ + svclt 0x0000b8e7 │ │ │ │ rscvs pc, sp, r2, asr #12 │ │ │ │ andeq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000b93f │ │ │ │ + svclt 0x0000b8df │ │ │ │ adcscc pc, r1, pc, asr #12 │ │ │ │ andeq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000b937 │ │ │ │ - adcspl pc, r9, r6, asr #4 │ │ │ │ + svclt 0x0000b8d7 │ │ │ │ + rscsmi pc, r9, r6, asr #4 │ │ │ │ andeq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000b92f │ │ │ │ - rsbseq pc, r5, r6, asr #12 │ │ │ │ + svclt 0x0000b8cf │ │ │ │ + adcsvc pc, r5, r6, asr #4 │ │ │ │ andeq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000b927 │ │ │ │ + svclt 0x0000b8c7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq 0xfe84efe4 │ │ │ │ ldcpl 2, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ strmi r4, [pc], -r9, ror #22 │ │ │ │ tstcs r0, r8, asr #4 │ │ │ │ strls r4, [r6, -r1, lsl #13] │ │ │ │ @ instruction: 0xf641a82e │ │ │ │ vsubhn.i16 d23, q0, q4 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r9, sl, sp} │ │ │ │ ldrcc pc, [r4, #-2253]! @ 0xfffff733 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stc 2, cr15, [ip, #528] @ 0x210 │ │ │ │ + stc 2, cr15, [ip, #-528]! @ 0xfffffdf0 │ │ │ │ smlabbcs r0, r4, r2, r2 │ │ │ │ vadd.i8 d26, d4, d13 │ │ │ │ vshl.s64 , q6, #0 │ │ │ │ vshl.s64 d0, d5, #4 │ │ │ │ - @ instruction: 0xf44fed84 │ │ │ │ + @ instruction: 0xf44fed24 │ │ │ │ smlabbcs r0, r6, r2, r6 │ │ │ │ vmul.i d10, d4, d0[0] │ │ │ │ - ldmdavs r8!, {r1, r2, r3, r4, r5, r6, r8, sl, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xffa8f141 │ │ │ │ + ldmdavs r8!, {r1, r2, r3, r4, r8, sl, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0xff48f141 │ │ │ │ @ instruction: 0xf13f2004 │ │ │ │ - @ instruction: 0xf002f957 │ │ │ │ + @ instruction: 0xf002f8f7 │ │ │ │ andcs pc, r3, r7, lsr r9 @ │ │ │ │ - @ instruction: 0xf952f13f │ │ │ │ - @ instruction: 0xff1cf13e │ │ │ │ + @ instruction: 0xf8f2f13f │ │ │ │ + mrc2 1, 5, pc, cr12, cr14, {1} │ │ │ │ @ instruction: 0x63286833 │ │ │ │ cmnlt sl, sl, lsl r8 │ │ │ │ @ instruction: 0xf854461c │ │ │ │ bcs 0x1c934 │ │ │ │ adcmi sp, r3, #-1073741762 @ 0xc000003e │ │ │ │ and sp, r7, r1, lsl #2 │ │ │ │ @ instruction: 0xf8546b28 │ │ │ │ @ instruction: 0xf13e1d04 │ │ │ │ - ldmdavs r3!, {r0, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r3!, {r0, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnsle r4, r3, lsr #5 │ │ │ │ andcs sl, r3, r8, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r3, r8, r9, ip, sp}^ │ │ │ │ vsubw.s16 , , d10 │ │ │ │ - ldmdblt r8, {r0, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r2, r3, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andcc lr, r8, #3620864 @ 0x374000 │ │ │ │ svccc 0x00fff1b2 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ strdle r3, [r3], -pc @ │ │ │ │ svcvc 0x00e3ebb2 │ │ │ │ bichi pc, r9, r0 │ │ │ │ - ldrpl pc, [r8], #-589 @ 0xfffffdb3 │ │ │ │ + strbtmi pc, [r8], #-589 @ 0xfffffdb3 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ rscsmi pc, r0, r2, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ rscvs r2, fp, #0, 6 │ │ │ │ - blx 0x16cd28a │ │ │ │ + blx 0xffecd288 │ │ │ │ @ instruction: 0xb1206860 │ │ │ │ - stc2 2, cr15, [r4], {101} @ 0x65 │ │ │ │ + blx 0xfe94d71e │ │ │ │ stmiavs r3!, {r3, r8, ip, sp, pc}^ │ │ │ │ bvs 0x18e2bf0 │ │ │ │ blcs 0x1ddf4 │ │ │ │ blls 0x1c5568 │ │ │ │ @ instruction: 0x4620681c │ │ │ │ - blx 0x4cd7b4 │ │ │ │ + @ instruction: 0xf9b2f285 │ │ │ │ stmdble r9, {r0, r3, fp, sp} │ │ │ │ @ instruction: 0xf6463809 │ │ │ │ - vmla.f d21, d0, d0[7] │ │ │ │ + vsra.s64 d20, d28, #64 │ │ │ │ strtmi r0, [r0], #-302 @ 0xfffffed2 │ │ │ │ - cdp2 2, 3, cr15, cr0, cr4, {4} │ │ │ │ + ldc2l 2, cr15, [r0, #528] @ 0x210 │ │ │ │ subsle r2, r5, r0, lsl #16 │ │ │ │ bleq 0x8cef8 │ │ │ │ - bcc 0x18e6d8 │ │ │ │ + bcs 0x118e6d8 │ │ │ │ beq 0x3cd8c4 │ │ │ │ ldrbmi r9, [sp], -r7, lsl #10 │ │ │ │ @ instruction: 0xf8dd46d3 │ │ │ │ strmi sl, [r9, #24]! │ │ │ │ movthi pc, #62272 @ 0xf340 @ │ │ │ │ eorcc pc, r5, sl, asr r8 @ │ │ │ │ stmeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @@ -782,146 +782,146 @@ │ │ │ │ cmnphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stclne 8, cr7, [sl], #-356 @ 0xfffffe9c │ │ │ │ andls r1, r5, #92, 24 @ 0x5c00 │ │ │ │ tstle r3, sp, lsr #18 │ │ │ │ stmdbcs r0, {r0, r5, r6, fp, ip, sp, lr} │ │ │ │ msrhi SPSR_c, r0 │ │ │ │ vtst.8 , , │ │ │ │ - vorr.i32 d21, #134217728 @ 0x08000000 │ │ │ │ + vqdmlsl.s q10, d0, d0[6] │ │ │ │ @ instruction: 0x465e0733 │ │ │ │ svclt 0x0008292d │ │ │ │ mul r2, ip, ip │ │ │ │ @ instruction: 0x37186a7e │ │ │ │ ldmdavs r9!, {r1, r2, r3, r4, r7, r8, ip, sp, pc} │ │ │ │ vsubhn.i16 d4, q2, q8 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ bvc 0xe855f8 │ │ │ │ blls 0x17d588 │ │ │ │ vqrshl.u8 d20, d9, d16 │ │ │ │ ldrbmi r8, [r0], #788 @ 0x314 │ │ │ │ @ instruction: 0xf8d83502 │ │ │ │ ldrmi r0, [r0, r4]! │ │ │ │ blcs 0x2b224 │ │ │ │ @ instruction: 0xf643d1c9 │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0x46230095 │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - ldc2l 2, cr15, [r8, #-596] @ 0xfffffdac │ │ │ │ + ldc2l 2, cr15, [r8], #596 @ 0x254 │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - @ instruction: 0x47b0fb91 │ │ │ │ + @ instruction: 0x47b0fb31 │ │ │ │ strb r9, [r9, r5, lsl #26]! │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svceq 0x0002f1b9 │ │ │ │ rschi pc, r3, #64, 6 │ │ │ │ strcs r9, [r1], #-2566 @ 0xfffff5fa │ │ │ │ ldmdavs r3, {r1, r9, sl, sp}^ │ │ │ │ mvnvs r6, #144, 16 @ 0x900000 │ │ │ │ - @ instruction: 0xf8c0f285 │ │ │ │ + @ instruction: 0xf860f285 │ │ │ │ bvs 0xfeae9420 │ │ │ │ rscsmi pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ stmdavs r8!, {r0, r3, r5, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ bicmi lr, r1, r3, asr #20 │ │ │ │ - @ instruction: 0xf964f146 │ │ │ │ - @ instruction: 0xf8e6f150 │ │ │ │ + @ instruction: 0xf904f146 │ │ │ │ + @ instruction: 0xf886f150 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf150810b │ │ │ │ - subcs pc, r8, #13565952 @ 0xcf0000 │ │ │ │ + subcs pc, r8, #7274496 @ 0x6f0000 │ │ │ │ stmdage lr!, {r8, sp} │ │ │ │ - stc 2, cr15, [r4], #528 @ 0x210 │ │ │ │ + mcrr 2, 8, pc, r4, cr4 @ │ │ │ │ smlabbcs r0, r4, r2, r2 │ │ │ │ vmlal.s8 q5, d4, d13 │ │ │ │ - @ instruction: 0xf44feca0 │ │ │ │ + @ instruction: 0xf44fec40 │ │ │ │ smlabbcs r0, r6, r2, r6 │ │ │ │ vmul.i d10, d4, d0[0] │ │ │ │ - @ instruction: 0xf64cec9a │ │ │ │ + @ instruction: 0xf64cec3a │ │ │ │ vrsra.s64 q10, q6, #64 │ │ │ │ @ instruction: 0xf04f0394 │ │ │ │ ldmdavs r8, {r9, fp} │ │ │ │ - @ instruction: 0xff5af13e │ │ │ │ - ldc2l 0, cr15, [r4], #976 @ 0x3d0 │ │ │ │ - blx 0x44d83e │ │ │ │ + mrc2 1, 7, pc, cr10, cr14, {1} │ │ │ │ + ldc2 0, cr15, [r4], {244} @ 0xf4 │ │ │ │ + blx 0xfec4d83c │ │ │ │ @ instruction: 0xf8c04680 │ │ │ │ andcs sl, r2, r0 │ │ │ │ - @ instruction: 0xf908f145 │ │ │ │ + @ instruction: 0xf8a8f145 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ blvs 0xffa312c0 │ │ │ │ @ instruction: 0xf2904651 │ │ │ │ - vmlsne.f64 d15, d3, d7 │ │ │ │ + vmlsne.f32 s30, s7, s15 │ │ │ │ @ instruction: 0xf2c0469b │ │ │ │ vrhadd.s8 d24, d4, d6 │ │ │ │ vmlal.s8 q11, d0, d16 │ │ │ │ blvs 0xffa13160 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vmlsl.s16 q2, d5, d1[0] │ │ │ │ - tstplt r8, fp, asr #28 @ p-variant is OBSOLETE │ │ │ │ + smlattlt r8, fp, sp, pc @ │ │ │ │ eorshi pc, ip, r5, asr #17 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ bvs 0xffa31340 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf0c281be │ │ │ │ - @ instruction: 0xf8dffedb │ │ │ │ + @ instruction: 0xf8dffe7b │ │ │ │ @ instruction: 0x63a8a3b0 │ │ │ │ blx 0x14ccffa │ │ │ │ @ instruction: 0xf0fd4604 │ │ │ │ - vpmin.s8 d31, d16, d3 │ │ │ │ + vpmin.s8 d31, d0, d19 │ │ │ │ @ instruction: 0xf8cd334b │ │ │ │ @ instruction: 0xf646a000 │ │ │ │ - vmvn.i32 d22, #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ vhsub.s8 d16, d5, d30 │ │ │ │ - vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ + vmla.f d21, d0, d0[7] │ │ │ │ @ instruction: 0xf0fd012e │ │ │ │ - @ instruction: 0x4680f9b7 │ │ │ │ - blx 0xfe6cd276 │ │ │ │ + pkhtbmi pc, r0, r7, asr #18 @ │ │ │ │ + blx 0xecd276 │ │ │ │ strtmi r7, [r0], -sl, lsr #22 │ │ │ │ mvnsmi pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - bicspl pc, r4, r5, asr #4 │ │ │ │ + msrpl R12_usr, r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0fe9305 │ │ │ │ - blls 0x1901e8 │ │ │ │ + blls 0x190068 │ │ │ │ strtmi r9, [r0], -r0, lsl #6 │ │ │ │ vcgt.s8 d18, d5, d0 │ │ │ │ - vmla.f d21, d0, d0[7] │ │ │ │ + vsra.s64 d20, d28, #64 │ │ │ │ blvs 0x1a91444 │ │ │ │ - stc2 0, cr15, [ip, #-1016]! @ 0xfffffc08 │ │ │ │ + stc2l 0, cr15, [ip], {254} @ 0xfe │ │ │ │ ldrsbtcc pc, [r4], -r8 @ │ │ │ │ ldrmi r2, [r8, r0] │ │ │ │ - mcr2 2, 4, pc, cr2, cr1, {4} @ │ │ │ │ + mcr2 2, 1, pc, cr2, cr1, {4} @ │ │ │ │ blx 0xfe4229a0 │ │ │ │ blx 0xfec4d224 │ │ │ │ @ instruction: 0xf0c2f080 │ │ │ │ - @ instruction: 0xf0c2fffd │ │ │ │ - blvs 0xfea50fa4 │ │ │ │ + @ instruction: 0xf0c2ff9d │ │ │ │ + blvs 0xfea50e24 │ │ │ │ @ instruction: 0xf8aaf001 │ │ │ │ @ instruction: 0xf0014604 │ │ │ │ stmibmi r8, {r0, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ svccs 0x0070ee1d │ │ │ │ movweq pc, #33034 @ 0x810a @ │ │ │ │ addpl r4, ip, r0, lsr #12 │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vcgt.s8 d25, d12, d0 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ tstcs fp, #1073741835 @ 0x4000000b │ │ │ │ - @ instruction: 0xf8bef0fd │ │ │ │ + @ instruction: 0xf85ef0fd │ │ │ │ movtpl pc, #62720 @ 0xf500 @ │ │ │ │ ldrdge pc, [r4], -r5 @ │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ svcvc 0x0000f413 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf06f33ff │ │ │ │ movwls r4, #21248 @ 0x5300 │ │ │ │ svceq 0x0000f1ba │ │ │ │ strbmi sp, [r1], -ip, rrx │ │ │ │ andeq pc, r1, sl, lsl #2 │ │ │ │ - blx 0xff3cd964 │ │ │ │ + blx 0x1bcd964 │ │ │ │ stmdbcs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ ldrmi sp, [sl, #315] @ 0x13b │ │ │ │ bicshi pc, sp, r0, lsl #4 │ │ │ │ svcmi 0x0080f1ba │ │ │ │ @ instruction: 0xf64ad85e │ │ │ │ @ instruction: 0xf6ca23ab │ │ │ │ @ instruction: 0xf5ba23aa │ │ │ │ @@ -938,34 +938,34 @@ │ │ │ │ stmdale pc, {r0, r1, r3, r4, r6}^ @ │ │ │ │ vadd.i8 q11, , q12 │ │ │ │ vmlal.s q11, d0, d0[2] │ │ │ │ mulsvs r3, r5, r2 │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbge r8, {r1, r3, r4, r8, pc} │ │ │ │ - blx 0xffbcd596 │ │ │ │ + blx 0xfe3cd596 │ │ │ │ blcs 0x37c94 │ │ │ │ ldrmi sp, [r8], -r7, rrx │ │ │ │ - cmnpvs ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicpl pc, ip, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf94ef141 │ │ │ │ + @ instruction: 0xf8eef141 │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - @ instruction: 0x4640fa79 │ │ │ │ + @ instruction: 0x4640fa19 │ │ │ │ ldrbne pc, [ip, #1603] @ 0x643 @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf13b17c1 │ │ │ │ - tstpcs r1, r3, lsl pc @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x2101feb3 │ │ │ │ strmi r4, [r3], -r4, lsl #12 │ │ │ │ - subvs pc, ip, #73400320 @ 0x4600000 │ │ │ │ + addspl pc, ip, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vmlal.s16 q3, d5, d24 │ │ │ │ - strtmi pc, [r0], -fp, lsr #24 │ │ │ │ - blx 0xfe9cd920 │ │ │ │ + strtmi pc, [r0], -fp, asr #23 │ │ │ │ + blx 0x11cd920 │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - vmlsls.f32 s30, s10, s3 │ │ │ │ + vmlals.f32 s30, s10, s2 │ │ │ │ ldrmi r9, [r1, #3335]! @ 0xd07 │ │ │ │ bicshi pc, r7, r0, asr #6 │ │ │ │ strcs r9, [r0], #-2822 @ 0xfffff4fa │ │ │ │ eorcc pc, r6, r3, asr r8 @ │ │ │ │ ldrb r6, [r6], fp, ror #7 │ │ │ │ stcls 6, cr4, [r7, #-684] @ 0xfffffd54 │ │ │ │ ubfx r4, lr, #12, #22 │ │ │ │ @@ -980,326 +980,326 @@ │ │ │ │ @ instruction: 0xf64ce7ac │ │ │ │ @ instruction: 0xf2c044dc │ │ │ │ stmdavs r1!, {r2, r4, r7, sl}^ │ │ │ │ @ instruction: 0x41904299 │ │ │ │ rsbvs fp, r3, r8, lsr pc │ │ │ │ @ instruction: 0xf8d8e62c │ │ │ │ blvs 0xffb11114 │ │ │ │ - @ instruction: 0xff84f284 │ │ │ │ - tstpvs ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xff24f284 │ │ │ │ + msrpl (UNDEF: 108), r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi r4, [r2], -r3, lsl #12 │ │ │ │ vaddl.s16 q1, d5, d1 │ │ │ │ - andcs pc, r1, r5, asr ip @ │ │ │ │ - blx 0xfe2cdb60 │ │ │ │ + strdcs pc, [r1], -r5 │ │ │ │ + blx 0xacdb60 │ │ │ │ @ instruction: 0xf1442008 │ │ │ │ - ldclne 15, cr15, [r2], #-900 @ 0xfffffc7c │ │ │ │ + ldclne 15, cr15, [r2], #-516 @ 0xfffffdfc │ │ │ │ svclt 0x00ac454a │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ ldrmi r0, [lr], #-769 @ 0xfffffcff │ │ │ │ ldrmi lr, [r9], -sp, ror #13 │ │ │ │ movwls r6, #31528 @ 0x7b28 │ │ │ │ - ldc2l 1, cr15, [r0, #248]! @ 0xf8 │ │ │ │ + ldc2 1, cr15, [r0, #248] @ 0xf8 │ │ │ │ blvs 0xa35168 │ │ │ │ - stc2 1, cr15, [lr, #-248] @ 0xffffff08 │ │ │ │ - asrseq pc, lr, #12 @ │ │ │ │ + stc2 1, cr15, [lr], #248 @ 0xf8 │ │ │ │ + tstpeq r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addsvs pc, r8, r6, asr #12 │ │ │ │ + rscpl pc, r8, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldc2 2, cr15, [ip, #-464] @ 0xfffffe30 │ │ │ │ + ldc2 2, cr15, [ip], #464 @ 0x1d0 │ │ │ │ cmnlt r0, r2, lsl #13 │ │ │ │ bge 0x237d90 │ │ │ │ - @ instruction: 0x61b4f646 │ │ │ │ + tstpvs r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vcgt.s32 d25, d10, d8 │ │ │ │ - stmdacs r1, {r0, r1, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r1, {r0, r1, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ teqphi r7, r0 @ p-variant is OBSOLETE │ │ │ │ vmin.s q10, , q0 │ │ │ │ - @ instruction: 0x6c2bfad1 │ │ │ │ + @ instruction: 0x6c2bfa71 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ bl 0xfea713dc │ │ │ │ tstcs r4, r6, lsl #18 │ │ │ │ andeq pc, r1, r9, lsl #2 │ │ │ │ - blx 0x1ecda10 │ │ │ │ + blx 0x6cda10 │ │ │ │ stmdbvs r8!, {r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf04f8122 │ │ │ │ vmlsl.s8 q0, d4, d1 │ │ │ │ - @ instruction: 0xf8c8ff23 │ │ │ │ + @ instruction: 0xf8c8fec3 │ │ │ │ ldrbmi r0, [r1] │ │ │ │ bl 0x1c860c │ │ │ │ bls 0x191dec │ │ │ │ orrmi pc, r0, #-1073741824 @ 0xc0000000 │ │ │ │ beq 0xfe2cbdec │ │ │ │ bl 0x21fdd4 │ │ │ │ bl 0x92bf8 │ │ │ │ @ instruction: 0xf8570783 │ │ │ │ @ instruction: 0xf2840f04 │ │ │ │ - @ instruction: 0xf84aff0f │ │ │ │ + @ instruction: 0xf84afeaf │ │ │ │ ldrbmi r0, [r6, #-2820] @ 0xfffff4fc │ │ │ │ movwcs sp, #503 @ 0x1f7 │ │ │ │ rsbscc pc, r0, r2, asr #4 │ │ │ │ eorcc pc, r9, r8, asr #16 │ │ │ │ - @ instruction: 0xf9bef21b │ │ │ │ + @ instruction: 0xf95ef21b │ │ │ │ @ instruction: 0xf0d54606 │ │ │ │ - blge 0x390cd0 │ │ │ │ + blge 0x390b50 │ │ │ │ sbccc pc, r8, r6, asr #17 │ │ │ │ @ instruction: 0xf8c6ab40 │ │ │ │ @ instruction: 0xf8c430cc │ │ │ │ ldmdavs r3!, {r4, r7, r9, sp, lr} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ vrhadd.s8 d24, d4, d9 │ │ │ │ vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0xf13d0095 │ │ │ │ - blge 0x105025c │ │ │ │ + blge 0x10500dc │ │ │ │ strbmi r9, [r2], -r5, lsl #28 │ │ │ │ blge 0x375e30 │ │ │ │ blge 0xbb5e30 │ │ │ │ ldrbmi r9, [r8], -r0, lsl #6 │ │ │ │ blvs 0xffa62b00 │ │ │ │ - @ instruction: 0xf8e6f0d5 │ │ │ │ + @ instruction: 0xf886f0d5 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ mcrcc 0, 0, r8, cr4, cr8, {7} │ │ │ │ vhadd.s16 d14, d11, d1 │ │ │ │ - @ instruction: 0xf856f9dd │ │ │ │ + @ instruction: 0xf856f97d │ │ │ │ stmdacs r0, {r2, r8, r9, sl, fp} │ │ │ │ stmdals r5, {r0, r3, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ - @ instruction: 0xf9d6f21b │ │ │ │ + @ instruction: 0xf976f21b │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrbeq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ ldmdals r3, {r6, sl, ip, lr, pc} │ │ │ │ strpl pc, [r8], #-1284 @ 0xfffffafc │ │ │ │ - @ instruction: 0xf9f0f0eb │ │ │ │ + @ instruction: 0xf990f0eb │ │ │ │ @ instruction: 0xf0eb3410 │ │ │ │ - stmiavs r8!, {r0, r1, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldc2 0, cr15, [r8, #864] @ 0x360 │ │ │ │ - @ instruction: 0xff8ef110 │ │ │ │ + stmiavs r8!, {r0, r1, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldc2 0, cr15, [r8, #-864]! @ 0xfffffca0 │ │ │ │ + @ instruction: 0xff2ef110 │ │ │ │ stmdbge lr!, {r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r2, #196] @ 0xc4 │ │ │ │ @ instruction: 0xb1286a28 │ │ │ │ mvnsmi pc, lr, asr #4 │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ - @ instruction: 0xffb4f104 │ │ │ │ - cdp2 0, 8, cr15, cr12, cr2, {6} │ │ │ │ + @ instruction: 0xff54f104 │ │ │ │ + cdp2 0, 2, cr15, cr12, cr2, {6} │ │ │ │ @ instruction: 0xf0314620 │ │ │ │ stmdage r8, {r0, r1, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfebcd7e2 │ │ │ │ + blx 0x13cd7e2 │ │ │ │ ldrbmi lr, [r8], -r4, ror #13 │ │ │ │ - blx 0x54d5fa │ │ │ │ - addne pc, r4, ip, asr #12 │ │ │ │ + blx 0xfed4d5f8 │ │ │ │ + sbcseq pc, r4, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldrt r6, [r8], -r8, ror #5 │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ subhi pc, r0, r5, asr #17 │ │ │ │ ldrbeq r6, [sl], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0065f57f │ │ │ │ @ instruction: 0xf6464641 │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf145002e │ │ │ │ - smmls ip, fp, lr, pc @ │ │ │ │ + @ instruction: 0xe75cfe7b │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ - eorseq sp, r3, r8, lsl #15 │ │ │ │ - cdp2 1, 9, cr15, cr4, cr5, {2} │ │ │ │ + ldrsbteq sp, [r3], -r8 │ │ │ │ + cdp2 1, 3, cr15, cr4, cr5, {2} │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ stmibvs fp!, {r0, r3, r4, r5, r7, ip, lr, pc} │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vrshr.s64 q11, q14, #64 │ │ │ │ + vmlal.s q11, d0, d0[3] │ │ │ │ vsubl.s16 q0, d5, d30 │ │ │ │ - ldrtmi pc, [r3], -r3, lsl #22 @ │ │ │ │ + ldrtmi pc, [r3], -r3, lsr #21 @ │ │ │ │ tstcs r1, sl, lsr #4 │ │ │ │ - andvc pc, ip, r6, asr #12 │ │ │ │ + subsvs pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - mrc2 2, 6, pc, cr6, cr3, {3} │ │ │ │ + mrc2 2, 3, pc, cr6, cr3, {3} │ │ │ │ @ instruction: 0xf0c94630 │ │ │ │ - blls 0x4500b4 │ │ │ │ + blls 0x44ff34 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - eorsvc pc, r8, #73400320 @ 0x4600000 │ │ │ │ + addvs pc, r8, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0xffbcdd7c │ │ │ │ + blx 0xfe3cdd7c │ │ │ │ tstcs r1, pc, lsl #22 │ │ │ │ @ instruction: 0xf6464630 │ │ │ │ - vmlal.s , d0, d0[3] │ │ │ │ + vrshr.s64 d22, d12, #64 │ │ │ │ vsubl.s16 q0, d5, d30 │ │ │ │ - blls 0x48fed0 │ │ │ │ + blls 0x48fd50 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - rsbvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ + adcsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0xff74dda0 │ │ │ │ + blx 0x1f4dda0 │ │ │ │ tstcs r1, r2, lsl fp │ │ │ │ @ instruction: 0xf6464630 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s q11, d16, d0[1] │ │ │ │ vsubl.s16 q0, d5, d30 │ │ │ │ - blls 0x54feac │ │ │ │ + blls 0x54fd2c │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - addvc pc, r8, #73400320 @ 0x4600000 │ │ │ │ + sbcsvs pc, r8, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0xff2cddc4 │ │ │ │ + blx 0x1acddc4 │ │ │ │ tstcs r1, r3, lsl fp │ │ │ │ @ instruction: 0xf6464630 │ │ │ │ - vrshr.s64 d23, d12, #64 │ │ │ │ + vmlal.s q11, d16, d0[7] │ │ │ │ vsubl.s16 q0, d5, d30 │ │ │ │ - blls 0x60fe88 │ │ │ │ + blls 0x60fd08 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - adcsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ + andvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0xfee4dde8 │ │ │ │ + blx 0x164dde8 │ │ │ │ tstcs r1, sp, lsl fp │ │ │ │ @ instruction: 0xf6464630 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ vsubl.s16 q0, d5, d30 │ │ │ │ - blls 0x80fe64 │ │ │ │ + blls 0x80fce4 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - sbcsvc pc, r8, #73400320 @ 0x4600000 │ │ │ │ + eorvc pc, r8, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0xfe9cde0c │ │ │ │ + blx 0x11cde0c │ │ │ │ tstcs r1, sl, lsl fp │ │ │ │ @ instruction: 0xf6464630 │ │ │ │ - vmlal.s , d16, d0[7] │ │ │ │ + vmvn.i32 d23, #3072 @ 0x00000c00 │ │ │ │ vsubl.s16 q0, d5, d30 │ │ │ │ - @ instruction: 0x4630fa9d │ │ │ │ - cdp2 1, 2, cr15, cr2, cr5, {2} │ │ │ │ + @ instruction: 0x4630fa3d │ │ │ │ + stc2l 1, cr15, [r2, #276] @ 0x114 │ │ │ │ @ instruction: 0xf643e747 │ │ │ │ vrsra.s64 , q6, #64 │ │ │ │ eorcs r0, r1, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ - mcr2 2, 3, pc, cr8, cr3, {3} @ │ │ │ │ + mcr2 2, 0, pc, cr8, cr3, {3} @ │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - strmi pc, [r2], r5, asr #17 │ │ │ │ + strmi pc, [r2], r5, ror #16 │ │ │ │ stmdbls r8, {r0, r5, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ vceq.f32 q13, q15, │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ strbmi r2, [r1, #-917] @ 0xfffffc6b │ │ │ │ @ instruction: 0x4641bf38 │ │ │ │ ldmdavs fp, {r0, r3, r5, sl, sp, lr} │ │ │ │ @ instruction: 0xf57f0458 │ │ │ │ @ instruction: 0xf646aeb9 │ │ │ │ - vshr.s64 d22, d24, #64 │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf145002e │ │ │ │ - @ instruction: 0xe6b1fe37 │ │ │ │ + ssat pc, #18, r7, asr #27 @ │ │ │ │ vmla.i16 d2, d18, d0[2] │ │ │ │ - eorsvs pc, r0, r5, lsr #17 │ │ │ │ + eorsvs pc, r0, r5, asr #16 │ │ │ │ submi lr, r0, #252706816 @ 0xf100000 │ │ │ │ @ instruction: 0xf643e66f │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0x46230095 │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmlal.s q10, d16, d0[2] │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - blx 0x174dea0 │ │ │ │ + @ instruction: 0xf9fcf295 │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - @ instruction: 0xf643f895 │ │ │ │ + @ instruction: 0xf643f835 │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0x46230095 │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vrshr.s64 d21, d20, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - blx 0x134dec0 │ │ │ │ + @ instruction: 0xf9ecf295 │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - @ instruction: 0xf643f885 │ │ │ │ + @ instruction: 0xf643f825 │ │ │ │ vrsra.s64 , q6, #64 │ │ │ │ eorcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vmla.i d21, d0, d0[2] │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ - mrc2 2, 0, pc, cr8, cr3, {3} │ │ │ │ + ldc2 2, cr15, [r8, #460]! @ 0x1cc │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - svclt 0x0000f875 │ │ │ │ - rsbne pc, r9, r7, asr #12 │ │ │ │ + svclt 0x0000f815 │ │ │ │ + adceq pc, r9, r7, asr #12 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bd27 │ │ │ │ - sbcpl pc, r1, r9, asr #4 │ │ │ │ + svclt 0x0000bcc7 │ │ │ │ + andpl pc, r1, r9, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bd1f │ │ │ │ - subscc pc, r5, sl, asr #12 │ │ │ │ + svclt 0x0000bcbf │ │ │ │ + addscs pc, r5, sl, asr #12 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bd17 │ │ │ │ - eorpl pc, r1, sl, asr #12 │ │ │ │ + svclt 0x0000bcb7 │ │ │ │ + rsbmi pc, r1, sl, asr #12 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bd0f │ │ │ │ - rscscs pc, sp, fp, asr #12 │ │ │ │ + svclt 0x0000bcaf │ │ │ │ + eorscs pc, sp, fp, asr #12 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bd07 │ │ │ │ - andscc pc, r9, fp, asr #12 │ │ │ │ + svclt 0x0000bca7 │ │ │ │ + subscs pc, r9, fp, asr #12 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bcff │ │ │ │ - andsvs pc, r9, fp, asr #12 │ │ │ │ + svclt 0x0000bc9f │ │ │ │ + subspl pc, r9, fp, asr #12 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bcf7 │ │ │ │ - rsbsmi pc, r9, ip, asr #12 │ │ │ │ + svclt 0x0000bc97 │ │ │ │ + adcscc pc, r9, ip, asr #12 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bcef │ │ │ │ - subeq pc, r1, sp, asr #12 │ │ │ │ + svclt 0x0000bc8f │ │ │ │ + addvc pc, r1, sp, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bce7 │ │ │ │ - rscseq pc, r5, r1, asr #12 │ │ │ │ + svclt 0x0000bc87 │ │ │ │ + eorseq pc, r5, r1, asr #12 │ │ │ │ andseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bcdf │ │ │ │ - submi pc, r1, r2, asr #4 │ │ │ │ + svclt 0x0000bc7f │ │ │ │ + addcc pc, r1, r2, asr #4 │ │ │ │ andseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bcd7 │ │ │ │ - andne pc, r5, r1, asr #12 │ │ │ │ + svclt 0x0000bc77 │ │ │ │ + subeq pc, r5, r1, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000bccf │ │ │ │ - andsne pc, r1, r1, asr #12 │ │ │ │ + svclt 0x0000bc6f │ │ │ │ + subseq pc, r1, r1, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000bcc7 │ │ │ │ - andsne pc, sp, r1, asr #12 │ │ │ │ + svclt 0x0000bc67 │ │ │ │ + subseq pc, sp, r1, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000bcbf │ │ │ │ - eorne pc, r9, r1, asr #12 │ │ │ │ + svclt 0x0000bc5f │ │ │ │ + rsbeq pc, r9, r1, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000bcb7 │ │ │ │ - eorsne pc, r5, r1, asr #12 │ │ │ │ + svclt 0x0000bc57 │ │ │ │ + rsbseq pc, r5, r1, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000bcaf │ │ │ │ - subne pc, r1, r1, asr #12 │ │ │ │ + svclt 0x0000bc4f │ │ │ │ + addeq pc, r1, r1, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000bca7 │ │ │ │ + svclt 0x0000bc47 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb687ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q15, q4 │ │ │ │ vmls.i d19, d0, d0[0] │ │ │ │ umulllt r2, fp, r5, r4 │ │ │ │ strbtmi r4, [r9], -sp, lsr #20 │ │ │ │ movwcs r2, #1 │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ vaddl.s8 q3, d11, d19 │ │ │ │ - bllt 0x1250328 │ │ │ │ + bllt 0x12501a8 │ │ │ │ eorvs r2, r3, r1, lsl #6 │ │ │ │ andcs sl, r1, r4, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ vsubw.s8 , , d6 │ │ │ │ - blls 0x150310 │ │ │ │ + blls 0x150190 │ │ │ │ cmppmi sl, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orrscc pc, sl, r3, asr #13 │ │ │ │ blx 0xfe8f7616 │ │ │ │ blx 0x5de0a │ │ │ │ stmdbls r6, {r9, sp} │ │ │ │ bl 0x1097778 │ │ │ │ stmib r4, {r0, r5, r6, r7, r9, ip, sp, lr}^ │ │ │ │ @@ -1311,36 +1311,36 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r0, {r0, r5, fp, sp, lr} │ │ │ │ stmdage r4, {r2, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ stmib r0, {r2, r8, ip, pc}^ │ │ │ │ sbcvs r1, r1, r1, lsl #2 │ │ │ │ - ldc2 2, cr15, [r4], #540 @ 0x21c │ │ │ │ + mrrc2 2, 8, pc, r4, cr7 @ │ │ │ │ @ instruction: 0xf44f9b04 │ │ │ │ @ instruction: 0xf6c34c4a │ │ │ │ stmdbls r6, {r1, r3, r4, r7, sl, fp, ip, sp} │ │ │ │ cdpvc 4, 7, cr15, cr10, cr15, {2} │ │ │ │ blx 0xfe8f8a6e │ │ │ │ stmdals r7, {r2, r3, r9, ip, sp} │ │ │ │ andcs pc, r5, #12, 22 @ 0x3000 │ │ │ │ @ instruction: 0x1c0efba1 │ │ │ │ blx 0x3977d6 │ │ │ │ bl 0x10c166c │ │ │ │ strb r0, [lr, r0, lsl #4] │ │ │ │ - blx 0x3ce0ca │ │ │ │ + blx 0xfebce0c8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb68880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtcs r0, [fp], r8 │ │ │ │ - mcrr2 2, 8, pc, r0, cr13 @ │ │ │ │ + blx 0xff84e0c2 │ │ │ │ @ instruction: 0xf04f1e04 │ │ │ │ stcle 0, cr0, [r4, #-760]! @ 0xfffffd08 │ │ │ │ - ldc2 2, cr15, [sl], #-564 @ 0xfffffdcc │ │ │ │ + blx 0xff6ce0ce │ │ │ │ svclt 0x00cc2800 │ │ │ │ strtmi r4, [r2], -r2, lsl #12 │ │ │ │ eormi r1, r3, #1584 @ 0x630 │ │ │ │ cdpne 1, 5, cr13, cr3, cr4, {1} │ │ │ │ teqle r0, r3, lsl r2 │ │ │ │ mvnmi pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @@ -1351,73 +1351,73 @@ │ │ │ │ andmi lr, r0, r3, asr #19 │ │ │ │ smlabtcs r2, r3, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf28dbd10 │ │ │ │ - mcrne 12, 0, pc, cr4, cr5, {0} @ │ │ │ │ + vmovne.16 d20[0], pc │ │ │ │ strtmi sp, [r2], -r1, lsl #26 │ │ │ │ subcs lr, r0, #57147392 @ 0x3680000 │ │ │ │ bfi r4, r4, #12, #18 │ │ │ │ - mvnvc pc, #74448896 @ 0x4700000 │ │ │ │ + teqpvc r8, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppeq r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, r7, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subseq pc, ip, r7, asr #12 │ │ │ │ + adcvc pc, ip, r7, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqsub.s32 q9, q8, q2 │ │ │ │ - @ instruction: 0xf647fae3 │ │ │ │ - vqdmlal.s , d16, d0[6] │ │ │ │ - @ instruction: 0xf6470334 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ - @ instruction: 0xf647012f │ │ │ │ - vmvn.i32 q8, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf647fa83 │ │ │ │ + vbic.i32 d23, #2048 @ 0x00000800 │ │ │ │ + vcge.s8 d16, d7, d20 │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ + vrhadd.s8 d16, d7, d31 │ │ │ │ + vmla.i d23, d16, d0[2] │ │ │ │ sbcscs r0, r5, #47 @ 0x2f │ │ │ │ - blx 0xff54e0ac │ │ │ │ + blx 0x1d4e0ac │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb68934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q11, q12 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ + vrshr.s64 d22, d29, #64 │ │ │ │ vqsub.s8 d16, d6, d5 │ │ │ │ - vbic.i32 d18, #13 @ 0x0000000d │ │ │ │ + vbic.i32 , #13 @ 0x0000000d │ │ │ │ vand d16, d6, d5 │ │ │ │ - vshr.s64 d18, d9, #64 │ │ │ │ + vshr.s64 , , #64 │ │ │ │ vqadd.s64 d16, d8, d5 │ │ │ │ - pop {r0, r1, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + pop {r0, r1, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1444008 │ │ │ │ - svclt 0x0000bfc5 │ │ │ │ + svclt 0x0000bf65 │ │ │ │ @ instruction: 0xf13d4801 │ │ │ │ - svclt 0x0000b96b │ │ │ │ + svclt 0x0000b90b │ │ │ │ addseq lr, r5, #116, 12 @ 0x7400000 │ │ │ │ - sbcspl pc, sp, r7, asr #4 │ │ │ │ + andspl pc, sp, r7, asr #4 │ │ │ │ andseq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000bbbb │ │ │ │ - rscpl pc, r9, r7, asr #4 │ │ │ │ + svclt 0x0000bb5b │ │ │ │ + eorpl pc, r9, r7, asr #4 │ │ │ │ andseq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000bbb3 │ │ │ │ - eorsne pc, sp, r8, asr #12 │ │ │ │ + svclt 0x0000bb53 │ │ │ │ + rsbseq pc, sp, r8, asr #12 │ │ │ │ andseq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bbab │ │ │ │ + svclt 0x0000bb4b │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb689a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x21578c │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stclt 1, cr11, [r8, #-8] │ │ │ │ andsvs r2, sl, r1, lsl #4 │ │ │ │ - blx 0xffa4e002 │ │ │ │ - blx 0xfe44e006 │ │ │ │ - @ instruction: 0xf8fcf21f │ │ │ │ + blx 0xfe24e002 │ │ │ │ + blx 0xc4e006 │ │ │ │ + @ instruction: 0xf89cf21f │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ - bllt 0xff7ce0f8 │ │ │ │ + bllt 0x1fce0f8 │ │ │ │ addseq sp, r4, #232 @ 0xe8 │ │ │ │ ldrbtmi r4, [sl], #-2565 @ 0xfffff5fb │ │ │ │ @ instruction: 0xb12b6813 │ │ │ │ @ instruction: 0xf103669a │ │ │ │ blvs 0x16d20b0 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svclt 0x00004770 │ │ │ │ @@ -1427,15 +1427,15 @@ │ │ │ │ strbtmi fp, [sl], -r2, lsl #24 │ │ │ │ strlt fp, [r1], #-1028 @ 0xfffffbfc │ │ │ │ @ instruction: 0xa018f8df │ │ │ │ ldrmi sl, [sl], #773 @ 0x305 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdami r4, {r3, sl, ip, sp, pc} │ │ │ │ andeq pc, r0, sl, asr r8 @ │ │ │ │ - ldc2l 2, cr15, [sl], {87} @ 0x57 │ │ │ │ + ldc2l 2, cr15, [sl], #-348 @ 0xfffffea4 │ │ │ │ @ instruction: 0xf952f7ff │ │ │ │ addeq lr, pc, ip, lsl #5 │ │ │ │ andeq r0, r0, ip, lsr #7 │ │ │ │ ldr r3, [pc, #20] @ 0x11838 │ │ │ │ ldr r2, [pc, #20] @ 0x1183c │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r3, r2] │ │ │ │ @@ -1467,25 +1467,25 @@ │ │ │ │ vqrshl.s8 d27, d0, d4 │ │ │ │ vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ stmdavc r3!, {r0, r2, r4, r7, sl} │ │ │ │ @ instruction: 0xf7ffb973 │ │ │ │ vmax.f32 , q8, │ │ │ │ vsubw.s8 q8, q0, d0 │ │ │ │ @ instruction: 0xb12b0300 │ │ │ │ - subsvs pc, r4, r7, asr #12 │ │ │ │ + adcpl pc, r4, r7, asr #12 │ │ │ │ addeq pc, r5, r0, asr #5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ vrshl.s8 d27, d8, d0 │ │ │ │ vsubw.s8 q8, q0, d0 │ │ │ │ mrslt r0, (UNDEF: 123) │ │ │ │ cmppcs r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ - subsvs pc, r4, r7, asr #12 │ │ │ │ + adcpl pc, r4, r7, asr #12 │ │ │ │ addeq pc, r5, r0, asr #5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ svclt 0x0000e7be │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb68af4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -1533,15 +1533,15 @@ │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ vqdmlal.s q9, d0, d0[7] │ │ │ │ @ instruction: 0xf8d30395 │ │ │ │ ldmdblt r8, {r2, r8} │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf1011d18 │ │ │ │ - ldrdcs pc, [r1], -pc @ │ │ │ │ + andcs pc, r1, pc, ror fp @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb62194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -1558,33 +1558,33 @@ │ │ │ │ vmls.f d18, d0, d0[7] │ │ │ │ movtcs r0, #26005 @ 0x6595 │ │ │ │ andls sl, r6, #16, 20 @ 0x10000 │ │ │ │ smlabteq r4, r5, r8, pc @ │ │ │ │ stmdavc r3!, {r0, r1, r3, r5, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ vhadd.s8 d24, d26, d15 │ │ │ │ - @ instruction: 0xf2c056d4 │ │ │ │ + vsubhn.i16 d21, q0, q10 │ │ │ │ strcc r0, [r5, #-1581] @ 0xfffff9d3 │ │ │ │ strtmi lr, [r8], -r6 │ │ │ │ @ instruction: 0xf8003401 │ │ │ │ strmi r3, [r5], -r1, lsl #22 │ │ │ │ orrslt r7, fp, r3, lsr #16 │ │ │ │ mvnsle r2, r5, lsr #22 │ │ │ │ stcne 8, cr7, [r7], #396 @ 0x18c │ │ │ │ subsle r2, fp, r3, ror fp │ │ │ │ suble r2, r4, r8, ror fp │ │ │ │ eorle r2, r0, ip, ror #22 │ │ │ │ ldrtmi r1, [ip], -r3, ror #24 │ │ │ │ @ instruction: 0x4639461f │ │ │ │ @ instruction: 0xf1404630 │ │ │ │ - stmdavc r3!, {r0, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavc r3!, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldmdami r9!, {r8, r9, sp} │ │ │ │ @ instruction: 0xf105702b │ │ │ │ - blmi 0xdd0164 │ │ │ │ + blmi 0xdcffe4 │ │ │ │ blls 0x1ebad4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r3, r0, lsl #6 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ strdlt r4, [r3], -r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -1597,48 +1597,48 @@ │ │ │ │ strbmi r4, [r4], -sl, lsr #18 │ │ │ │ @ instruction: 0xf0233307 │ │ │ │ blne 0x12526c4 │ │ │ │ andeq pc, r8, #-1073741824 @ 0xc0000000 │ │ │ │ ldmib r3, {r1, r2, r9, ip, pc}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - movweq pc, #50764 @ 0xc64c @ │ │ │ │ + cmppvc ip, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf04f9300 │ │ │ │ vrsra.s64 , , #43 │ │ │ │ - strmi pc, [r5], #-2169 @ 0xfffff787 │ │ │ │ + strmi pc, [r5], #-2073 @ 0xfffff7e7 │ │ │ │ blls 0x1cb990 │ │ │ │ ldmdbmi sp, {r3, r5, r9, sl, lr} │ │ │ │ ldcne 6, cr4, [sl, #-240] @ 0xffffff10 │ │ │ │ ldmdavs fp, {r1, r2, r9, ip, pc} │ │ │ │ movwls r1, #6985 @ 0x1b49 │ │ │ │ vhsub.s8 d18, d1, d1 │ │ │ │ - vorr.i32 q10, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 , q8, d16 │ │ │ │ movwls r0, #816 @ 0x330 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ - @ instruction: 0xf864f295 │ │ │ │ + @ instruction: 0xf804f295 │ │ │ │ ldr r4, [fp, r5, lsl #8] │ │ │ │ strtmi r9, [r8], -r6, lsl #24 │ │ │ │ @ instruction: 0xf04f4912 │ │ │ │ strcc r3, [r7], #-1023 @ 0xfffffc01 │ │ │ │ @ instruction: 0xf0242201 │ │ │ │ blne 0x1252b28 │ │ │ │ vmax.s8 d20, d26, d16 │ │ │ │ - vqdmulh.s d21, d16, d0[3] │ │ │ │ + vmov.i32 d21, #3327 @ 0x00000cff │ │ │ │ strcc r0, [ip], #-3117 @ 0xfffff3d3 │ │ │ │ stc 8, cr15, [r4], {84} @ 0x54 │ │ │ │ blvc 0x4d180 │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ blvc 0xcd160 │ │ │ │ - vaddhn.i32 d9, , q3 │ │ │ │ - ldrtmi pc, [ip], -r5, asr #16 @ │ │ │ │ + vaddhn.i32 d9, q2, q3 │ │ │ │ + ldrtmi pc, [ip], -r5, ror #31 @ │ │ │ │ ldrb r4, [fp, -r5, lsl #8]! │ │ │ │ str r3, [pc, r5, lsl #10] │ │ │ │ - @ instruction: 0xf8a8f295 │ │ │ │ + @ instruction: 0xf848f295 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ addseq r4, r5, r0, ror r2 │ │ │ │ addseq r4, r5, r0, ror r3 │ │ │ │ blcs 0x2bc5c │ │ │ │ ldrblt sp, [r0, #-98]! @ 0xffffff9e │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -1684,174 +1684,174 @@ │ │ │ │ @ instruction: 0xf8c52300 │ │ │ │ stmdavs r3!, {r2, r8, ip, sp}^ │ │ │ │ stmdble r4, {r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf8936823 │ │ │ │ blcs 0x10ddc8c │ │ │ │ andlt sp, r2, r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - svclt 0x0070f104 │ │ │ │ - svclt 0x006ef104 │ │ │ │ - rscspl pc, ip, sl, asr #4 │ │ │ │ + svclt 0x0010f104 │ │ │ │ + svclt 0x000ef104 │ │ │ │ + subpl pc, ip, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1014070 │ │ │ │ - tstcs r6, #675840 @ 0xa5000 │ │ │ │ + tstcs r6, #282624 @ 0x45000 │ │ │ │ @ instruction: 0x2324e7d9 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ sbceq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ ldrbmi r1, [r0, -r1, asr #15]! │ │ │ │ - eoreq pc, ip, sp, asr #12 │ │ │ │ + rsbsvc pc, ip, sp, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - stmialt r2!, {r2, r3, r4, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmdalt r2, {r2, r3, r4, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtcc pc, [r4], #-580 @ 0xfffffdbc @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ stmdavc r5!, {r1, r7, ip, sp, pc} │ │ │ │ subsle r2, r0, r0, lsl #18 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf2844691 │ │ │ │ - @ instruction: 0x4606fff3 │ │ │ │ + @ instruction: 0x4606ff93 │ │ │ │ cmple r0, r0, lsl #26 │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ @ instruction: 0xf647b3b0 │ │ │ │ - @ instruction: 0xf2c068d4 │ │ │ │ + vmlal.s8 q11, d0, d20 │ │ │ │ ands r0, fp, lr, lsr #16 │ │ │ │ @ instruction: 0xf04f2010 │ │ │ │ vpmax.s16 d0, d10, d0 │ │ │ │ - strmi pc, [r5], -r5, ror #24 │ │ │ │ + strmi pc, [r5], -r5, lsl #24 │ │ │ │ blge 0x8fcbc │ │ │ │ eorvs r4, pc, r0, lsr r6 @ │ │ │ │ - stc2 2, cr15, [lr], {33} @ 0x21 │ │ │ │ + blx 0xfebce53a │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ vhadd.s32 q3, , │ │ │ │ - strmi pc, [r3], -r9, lsl #24 │ │ │ │ + strmi pc, [r3], -r9, lsr #23 │ │ │ │ adcvs r4, fp, r8, lsr #12 │ │ │ │ - @ instruction: 0xf9d6f0f7 │ │ │ │ + @ instruction: 0xf976f0f7 │ │ │ │ ldrbmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xffcef284 │ │ │ │ + @ instruction: 0xff6ef284 │ │ │ │ @ instruction: 0xb1a84606 │ │ │ │ @ instruction: 0x4630213d │ │ │ │ - cdp2 2, 0, cr15, cr4, cr3, {4} │ │ │ │ + stc2 2, cr15, [r4, #524]! @ 0x20c │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ vand , q13, q6 │ │ │ │ - vmvn.i32 d22, #262144 @ 0x00040000 │ │ │ │ + vaddhn.i16 d21, q8, q2 │ │ │ │ vshl.s8 d16, d29, d10 │ │ │ │ - vaddw.s8 q11, q0, d0 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0x5521a8 │ │ │ │ adcscs r4, r2, #72, 12 @ 0x4800000 │ │ │ │ strls r9, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0x144e200 │ │ │ │ + @ instruction: 0xf9f0f140 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdblt r5, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vaba.s8 q12, q13, q8 │ │ │ │ - vaddw.s8 q11, q0, d0 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vmov.i32 d22, #8 @ 0x00000008 │ │ │ │ + vmla.i d21, d0, d0[6] │ │ │ │ blmi 0xd1df4 │ │ │ │ vhsub.s16 d18, d31, d20 │ │ │ │ - svclt 0x0000ffc7 │ │ │ │ - eorseq sp, r2, ip, ror r8 │ │ │ │ - eorseq sp, r2, r0, ror #16 │ │ │ │ + svclt 0x0000ff67 │ │ │ │ + eorseq sp, r2, ip, asr #15 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb68f58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ stc2 0, cr15, [sl], #-4 │ │ │ │ rsbeq pc, r8, #212, 16 @ 0xd40000 │ │ │ │ tstcs r1, r0, lsl r1 │ │ │ │ - stc2l 2, cr15, [sl], {6} │ │ │ │ + stc2l 2, cr15, [sl], #-24 @ 0xffffffe8 │ │ │ │ eorsvc pc, r0, r4, lsl #10 │ │ │ │ - @ instruction: 0xfffef149 │ │ │ │ + @ instruction: 0xff9ef149 │ │ │ │ andvc pc, ip, r4, lsl #10 │ │ │ │ - mrc2 1, 3, pc, cr10, cr12, {1} │ │ │ │ + mrc2 1, 0, pc, cr10, cr12, {1} │ │ │ │ @ instruction: 0xf13d6f60 │ │ │ │ - svcvs 0x0060f953 │ │ │ │ - ldc2 2, cr15, [sl], #-104 @ 0xffffff98 │ │ │ │ + svcvs 0x0060f8f3 │ │ │ │ + blx 0xff6ce5f6 │ │ │ │ pop {r5, r7, r9, sl, fp, sp, lr} │ │ │ │ vqadd.s16 d4, d10, d0 │ │ │ │ - svclt 0x0000bc35 │ │ │ │ + svclt 0x0000bbd5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68fa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf0f84604 │ │ │ │ - @ instruction: 0xf64afbe9 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + @ instruction: 0xf64afb89 │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ strmi r0, [r5], -sp, lsr #2 │ │ │ │ - @ instruction: 0xf9b6f0fc │ │ │ │ + @ instruction: 0xf956f0fc │ │ │ │ strtmi fp, [r8], -r0, lsr #3 │ │ │ │ - blx 0x144e1b6 │ │ │ │ + blx 0xffc4e1b4 │ │ │ │ andls r4, r0, #77824 @ 0x13000 │ │ │ │ - @ instruction: 0x31acf64a │ │ │ │ + mvnscs pc, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subsvs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + adcpl pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf0fc2318 │ │ │ │ - tstplt r8, r5, ror sl @ p-variant is OBSOLETE │ │ │ │ + tstplt r8, r5, lsl sl @ p-variant is OBSOLETE │ │ │ │ umullscc pc, r9, r0, r8 @ │ │ │ │ rsccc pc, r8, #132, 16 @ 0x840000 │ │ │ │ stmdblt fp, {r0, r1, r5, r7, r9, fp, sp, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf14f4620 │ │ │ │ - strtmi pc, [r0], -r3, asr #22 │ │ │ │ + strtmi pc, [r0], -r3, ror #21 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ - @ instruction: 0xf0d14030 │ │ │ │ - svclt 0x0000b829 │ │ │ │ - mlaseq r2, r8, r8, sp │ │ │ │ + @ instruction: 0xf0d04030 │ │ │ │ + svclt 0x0000bfc9 │ │ │ │ + eorseq sp, r2, r8, ror #15 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ - streq pc, [ip, #-1613]! @ 0xfffff9b3 │ │ │ │ + ldrbvc pc, [ip, #-589]! @ 0xfffffdb3 @ │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1054606 │ │ │ │ movtcs r0, #53888 @ 0xd280 │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vaddw.s8 q11, q0, d24 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ vand d16, d10, d18 │ │ │ │ - vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ @ instruction: 0xf0fc022d │ │ │ │ - @ instruction: 0xf105fa3b │ │ │ │ + @ instruction: 0xf105f9db │ │ │ │ @ instruction: 0x46040290 │ │ │ │ tstcs r5, #0, 4 │ │ │ │ vmin.s8 d20, d10, d16 │ │ │ │ - vrshr.s64 d22, d0, #64 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ vhsub.s8 d16, d10, d29 │ │ │ │ - vaddw.s8 q11, q8, d28 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ @ instruction: 0xf0fc012d │ │ │ │ - strmi pc, [r2], -fp, lsr #20 │ │ │ │ + strmi pc, [r2], -fp, asr #19 │ │ │ │ movtcs r3, #9636 @ 0x25a4 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #10 │ │ │ │ vmin.s8 d20, d12, d5 │ │ │ │ - vmla.f d22, d16, d0[5] │ │ │ │ + vbic.i32 d22, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vsubl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf0fc022d │ │ │ │ - @ instruction: 0xf641fa1b │ │ │ │ + @ instruction: 0xf641f9bb │ │ │ │ vmov.i32 q10, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf6410201 │ │ │ │ vbic.i32 d20, #3328 @ 0x00000d00 │ │ │ │ strvs r0, [r2], -r1, lsl #6 │ │ │ │ @ instruction: 0xf6416743 │ │ │ │ vmvn.i32 d20, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf6410201 │ │ │ │ @@ -1876,65 +1876,65 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ vmax.f32 d20, d10, d23 │ │ │ │ - @ instruction: 0xf2c066b8 │ │ │ │ + vsubhn.i16 d22, q0, q4 │ │ │ │ vmax.s8 d16, d12, d29 │ │ │ │ - vmls.f d22, d16, d0[5] │ │ │ │ + vbic.i32 d22, #262144 @ 0x00040000 │ │ │ │ strmi r0, [r4], -sp, lsr #10 │ │ │ │ - blx 0xfe7ce318 │ │ │ │ + blx 0xfce318 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strls r2, [r0, -r2, asr #6] │ │ │ │ - @ instruction: 0xf9caf0fc │ │ │ │ + @ instruction: 0xf96af0fc │ │ │ │ blx 0xffc4dff4 │ │ │ │ @ instruction: 0xf0fc4620 │ │ │ │ - @ instruction: 0x4629fa93 │ │ │ │ + @ instruction: 0x4629fa33 │ │ │ │ movtcs r4, #9778 @ 0x2632 │ │ │ │ strcs r9, [r0, #-1792] @ 0xfffff900 │ │ │ │ - @ instruction: 0xf9bef0fc │ │ │ │ + @ instruction: 0xf95ef0fc │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ @ instruction: 0xf1026623 │ │ │ │ - andcs pc, r1, #3, 30 │ │ │ │ + andcs pc, r1, #2608 @ 0xa30 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ stmib r4, {r1, r5, r6, r9, sl, sp, lr}^ │ │ │ │ @ instruction: 0x200433b1 │ │ │ │ ldrpl lr, [r6, #2500] @ 0x9c4 │ │ │ │ - blx 0xce7d6 │ │ │ │ + blx 0xfe8ce7d4 │ │ │ │ eorscs r4, r8, r3, lsl #12 │ │ │ │ vmax.s16 d6, d26, d19 │ │ │ │ - @ instruction: 0x6760fafd │ │ │ │ - @ instruction: 0xf81ef13d │ │ │ │ + @ instruction: 0x6760fa9d │ │ │ │ + @ instruction: 0xffbef13c │ │ │ │ andvc pc, ip, r4, lsl #10 │ │ │ │ - ldc2l 1, cr15, [ip, #-240] @ 0xffffff10 │ │ │ │ + ldc2l 1, cr15, [ip], #240 @ 0xf0 │ │ │ │ eorsvc pc, r0, r4, lsl #10 │ │ │ │ - cdp2 1, 14, cr15, cr14, cr9, {2} │ │ │ │ + cdp2 1, 8, cr15, cr14, cr9, {2} │ │ │ │ tstpvc r3, r4, lsl #10 @ p-variant is OBSOLETE │ │ │ │ andsvc pc, pc, #4, 10 @ 0x1000000 │ │ │ │ msrvc CPSR_c, #4, 10 @ 0x1000000 │ │ │ │ stmib r4, {r5, r9, sl, lr}^ │ │ │ │ stmib r4, {r0, r1, r4, r7, r8, ip, lr}^ │ │ │ │ stmib r4, {r0, r1, r2, r3, r4, r7, r9, ip, lr}^ │ │ │ │ andlt r5, r3, r1, lsr #7 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ blt 0xfedce06c │ │ │ │ - ldrsbteq sp, [r2], -ip │ │ │ │ + eorseq sp, r2, ip, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb691bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ blx 0xffc4e084 │ │ │ │ @ instruction: 0xf0014620 │ │ │ │ @ instruction: 0x4620f89f │ │ │ │ - blx 0xffb4e2e6 │ │ │ │ + blx 0xfe34e2e6 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf14f4010 │ │ │ │ - svclt 0x0000ba59 │ │ │ │ + svclt 0x0000b9f9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb691e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ ldreq r6, [fp, #2075] @ 0x81b │ │ │ │ @@ -1950,31 +1950,31 @@ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8812001 │ │ │ │ strtmi r0, [r0], -ip, lsl #4 │ │ │ │ sbcscs pc, r4, #196, 16 @ 0xc40000 │ │ │ │ rsbscc pc, lr, r4, lsl #17 │ │ │ │ addcs pc, r4, r4, asr #17 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - svclt 0x0018f0d0 │ │ │ │ + mrclt 0, 5, APSR_nzcv, cr8, cr0, {6} │ │ │ │ sbcne pc, r4, #208, 16 @ 0xd00000 │ │ │ │ - sbcsvs pc, r0, sl, asr #4 │ │ │ │ + eorvs pc, r0, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf820f145 │ │ │ │ + @ instruction: 0xffc0f144 │ │ │ │ @ instruction: 0xf8d36e23 │ │ │ │ @ instruction: 0xf14460ac │ │ │ │ - @ instruction: 0x4605ffdb │ │ │ │ + @ instruction: 0x4605ff7b │ │ │ │ sbcle r2, lr, r0, lsl #16 │ │ │ │ cdpvs 14, 13, cr6, cr11, cr3, {1} │ │ │ │ strtmi fp, [r0], -r3, asr #2 │ │ │ │ - blx 0x3ce5a8 │ │ │ │ + @ instruction: 0xf9aef14f │ │ │ │ ldrtmi r6, [r2], -r3, lsr #28 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0x47986edb │ │ │ │ @ instruction: 0xf1444628 │ │ │ │ - ldr pc, [lr, fp, asr #31]! │ │ │ │ + ldr pc, [lr, fp, ror #30]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q8 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ @@ -2008,99 +2008,99 @@ │ │ │ │ bl 0xfeb69310 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strcs r4, [r0, #-2843] @ 0xfffff4e5 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0fc9502 │ │ │ │ - bmi 0x651a28 │ │ │ │ + bmi 0x6518a8 │ │ │ │ andls r2, r0, #872415233 @ 0x34000001 │ │ │ │ - msrvs R8_fiq, r9 │ │ │ │ + cmnppl r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbsvs pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + sbcpl pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf0fc4604 │ │ │ │ - bge 0xd0174 │ │ │ │ + @ instruction: 0xf0fb4604 │ │ │ │ + bge 0xd1ff4 │ │ │ │ @ instruction: 0xf0f74629 │ │ │ │ - orrlt pc, r0, r9, asr #31 │ │ │ │ + orrlt pc, r0, r9, ror #30 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4620d112 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdals r2, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - mcr2 1, 7, pc, cr10, cr15, {1} @ │ │ │ │ + mcr2 1, 4, pc, cr10, cr15, {1} @ │ │ │ │ @ instruction: 0xf0fc4620 │ │ │ │ - andcs pc, r1, r3, lsr #23 │ │ │ │ - @ instruction: 0xf9fcf264 │ │ │ │ - stc2 2, cr15, [r4, #592] @ 0x250 │ │ │ │ + andcs pc, r1, r3, asr #22 │ │ │ │ + @ instruction: 0xf99cf264 │ │ │ │ + stc2 2, cr15, [r4, #-592]! @ 0xfffffdb0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, ip, ror #17 │ │ │ │ + eorseq sp, r2, ip, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb69398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ mvnmi r4, #5242880 @ 0x500000 │ │ │ │ - @ instruction: 0xf858f14f │ │ │ │ + @ instruction: 0xfff8f14e │ │ │ │ @ instruction: 0xf8d5b160 │ │ │ │ eormi r3, r3, r8, lsl #1 │ │ │ │ addcc pc, r8, r5, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vrhadd.s8 q9, q5, q5 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ - @ instruction: 0xf14f002d │ │ │ │ - @ instruction: 0xf8d5f855 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf14e002d │ │ │ │ + @ instruction: 0xf8d5fff5 │ │ │ │ eormi r3, r3, r8, lsl #1 │ │ │ │ addcc pc, r8, r5, asr #17 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - stmdalt lr, {r0, r1, r2, r3, r6, r8, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x00eef14e │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ @ instruction: 0xf64f307f │ │ │ │ @ instruction: 0xf50073ff │ │ │ │ vaddl.u , d15, d0 │ │ │ │ @ instruction: 0xf8a08f5b │ │ │ │ andcs r3, r0, sl, lsl #4 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ cdpvs 14, 13, cr6, cr11, cr3, {0} │ │ │ │ ldrblt fp, [r0, #-411]! @ 0xfffffe65 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf14f4616 │ │ │ │ - @ instruction: 0x4632f935 │ │ │ │ + @ instruction: 0x4632f8d5 │ │ │ │ cdpvs 6, 2, cr4, cr3, cr9, {1} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ mrcvs 0, 6, r4, cr11, cr0, {3} │ │ │ │ andcs r4, r0, r8, lsl r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb69444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ @ instruction: 0xf8df4a36 │ │ │ │ movtcs ip, #53468 @ 0xd0dc │ │ │ │ - msrvs R8_fiq, r9 │ │ │ │ + cmnppl r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ vhsub.s8 d25, d10, d0 │ │ │ │ - vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ strmi r0, [r4], -sp, lsr #4 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xff72f0fb │ │ │ │ - @ instruction: 0xff2cf0f7 │ │ │ │ + @ instruction: 0xff12f0fb │ │ │ │ + mcr2 0, 6, pc, cr12, cr7, {7} @ │ │ │ │ tstpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ stmiblt r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmdavs sl, {r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r5, asr #2 │ │ │ │ @@ -2119,82 +2119,82 @@ │ │ │ │ vrsra.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf8d42395 │ │ │ │ ldmdavc fp, {r2, r6, r7, r9, lr} │ │ │ │ smlatbcs r0, r3, r1, fp │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ vaddw.s8 , q3, d4 │ │ │ │ - @ instruction: 0xf13bfe63 │ │ │ │ - blls 0x150ad8 │ │ │ │ + @ instruction: 0xf13bfe03 │ │ │ │ + blls 0x150958 │ │ │ │ bls 0xa3af4 │ │ │ │ - rscvs pc, r4, sl, asr #4 │ │ │ │ + eorsvs pc, r4, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1449400 │ │ │ │ - strb pc, [r3, r9, asr #29] @ │ │ │ │ + strb pc, [r3, r9, ror #28] @ │ │ │ │ ldmdavs sl, {r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r1], -r9, lsl #2 │ │ │ │ - andvc pc, r0, sl, asr #4 │ │ │ │ + subsvs pc, r0, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf1444010 │ │ │ │ - @ instruction: 0xf294beb7 │ │ │ │ - svclt 0x0000fcb5 │ │ │ │ - eorseq sp, r2, ip, ror #17 │ │ │ │ + @ instruction: 0xf294be57 │ │ │ │ + svclt 0x0000fc55 │ │ │ │ + eorseq sp, r2, ip, lsr r8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [ip], -r6, lsr #28 │ │ │ │ @ instruction: 0xf0fc4605 │ │ │ │ - movtcs pc, #10393 @ 0x2899 @ │ │ │ │ + movtcs pc, #10297 @ 0x2839 @ │ │ │ │ vmax.s8 d25, d10, d0 │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vsubl.s8 q11, d0, d8 │ │ │ │ vhsub.s8 d16, d12, d29 │ │ │ │ - vmla.f d22, d16, d0[5] │ │ │ │ + vbic.i32 d22, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0fb012d │ │ │ │ - stclvs 15, cr15, [r3, #716] @ 0x2cc │ │ │ │ + stclvs 15, cr15, [r3, #332] @ 0x14c │ │ │ │ cmnlt r4, #201326592 @ 0xc000000 │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ strmi r4, [r4], -r9, lsr #12 │ │ │ │ - mrc2 0, 0, pc, cr14, cr11, {7} │ │ │ │ + ldc2 0, cr15, [lr, #1004]! @ 0x3ec │ │ │ │ strtmi fp, [r0], -r8, ror #2 │ │ │ │ - @ instruction: 0xf876f0fc │ │ │ │ + @ instruction: 0xf816f0fc │ │ │ │ strtmi fp, [r0], -r8, asr #18 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strcs fp, [r0], #-3440 @ 0xfffff290 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - tstpvs r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsvc pc, r0, sl, asr #4 │ │ │ │ + rsbvs pc, r0, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ msreq CPSR_s, #-2147483647 @ 0x80000001 │ │ │ │ vqsub.s16 d18, d31, d0 │ │ │ │ - @ instruction: 0xf24afc89 │ │ │ │ - vaddw.s8 q11, q0, d0 │ │ │ │ + @ instruction: 0xf24afc29 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d10, d29 │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmvn.i32 q11, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf106002d │ │ │ │ addscs r0, r1, #36, 6 @ 0x90000000 │ │ │ │ - ldc2l 2, cr15, [ip], #-380 @ 0xfffffe84 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + ldc2 2, cr15, [ip], {95} @ 0x5f │ │ │ │ + eorseq sp, r2, r0, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb695e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ - @ instruction: 0xf9a2f0c4 │ │ │ │ + @ instruction: 0xf942f0c4 │ │ │ │ @ instruction: 0xb1284604 │ │ │ │ @ instruction: 0xf0004628 │ │ │ │ @ instruction: 0x4628fe15 │ │ │ │ @ instruction: 0xf88ef02f │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -2202,99 +2202,99 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6961c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf8c0f02f │ │ │ │ @ instruction: 0xf0004620 │ │ │ │ strtmi pc, [r0], -pc, ror #28 │ │ │ │ - @ instruction: 0xf9bcf0c4 │ │ │ │ + @ instruction: 0xf95cf0c4 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf14f4010 │ │ │ │ - svclt 0x0000b829 │ │ │ │ + @ instruction: 0xf14e4010 │ │ │ │ + svclt 0x0000bfc9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ - @ instruction: 0xf0fc4606 │ │ │ │ - bmi 0xf50474 │ │ │ │ + @ instruction: 0xf0fb4606 │ │ │ │ + bmi 0xf522f4 │ │ │ │ @ instruction: 0xf64a2318 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - subsvs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + adcpl pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xff2cf0fb │ │ │ │ + mcr2 0, 6, pc, cr12, cr11, {7} @ │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ - blx 0x5ced06 │ │ │ │ + blx 0xfedced04 │ │ │ │ @ instruction: 0xf8954604 │ │ │ │ bllt 0x1cde754 │ │ │ │ umlalscc pc, r4, r5, r8 @ │ │ │ │ @ instruction: 0xf8d6bbbb │ │ │ │ strtmi r2, [r0], -r0, asr #1 │ │ │ │ - @ instruction: 0x71a8f24a │ │ │ │ + mvnsvs pc, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0xfe84ed28 │ │ │ │ + blx 0x104ed28 │ │ │ │ umlalscc pc, r1, r5, r8 @ │ │ │ │ cmple r8, r0, lsl #22 │ │ │ │ umlalscc pc, r2, r5, r8 @ │ │ │ │ @ instruction: 0xf895bbdb │ │ │ │ bllt 0x1cde784 │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ vmax.s8 d20, d10, d16 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ vrhadd.s32 d0, d4, d29 │ │ │ │ - strtmi pc, [r0], -sp, lsl #21 │ │ │ │ + strtmi pc, [r0], -sp, lsr #20 │ │ │ │ ldrsbcs pc, [r4], #134 @ 0x86 @ │ │ │ │ - mvnsvc pc, sl, asr #4 │ │ │ │ + cmppvc ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0xfe14ed60 │ │ │ │ + blx 0x94ed60 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ vqadd.s32 q2, , q8 │ │ │ │ - @ instruction: 0xf8d6b8a7 │ │ │ │ + @ instruction: 0xf8d6b847 │ │ │ │ vqadd.s8 d18, d26, d24 │ │ │ │ - vaddw.s8 , q8, d8 │ │ │ │ + vsra.s64 q11, q4, #64 │ │ │ │ vrhadd.s32 d0, d4, d29 │ │ │ │ - @ instruction: 0xf895fa75 │ │ │ │ + @ instruction: 0xf895fa15 │ │ │ │ blcs 0x1e7c4 │ │ │ │ @ instruction: 0xf8d6d0c7 │ │ │ │ @ instruction: 0x462020bc │ │ │ │ - orrsvc pc, r8, sl, asr #4 │ │ │ │ + mvnvs pc, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x1a4ed98 │ │ │ │ + blx 0x24ed98 │ │ │ │ @ instruction: 0xf8d6e7bd │ │ │ │ strtmi r2, [r0], -ip, asr #1 │ │ │ │ - bicsvc pc, ip, sl, asr #4 │ │ │ │ + msrvc R12_fiq, sl │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x17cedac │ │ │ │ + @ instruction: 0xf9fef224 │ │ │ │ @ instruction: 0xf8d6e7c6 │ │ │ │ strtmi r2, [r0], -r8, asr #1 │ │ │ │ - bicvc pc, r8, sl, asr #4 │ │ │ │ + tstpvc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x154edc0 │ │ │ │ + @ instruction: 0xf9f4f224 │ │ │ │ @ instruction: 0xf8d6e7b9 │ │ │ │ strtmi r2, [r0], -r4, asr #1 │ │ │ │ - @ instruction: 0x71b8f24a │ │ │ │ + tstpvc r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x12cedd4 │ │ │ │ + @ instruction: 0xf9eaf224 │ │ │ │ svclt 0x0000e7ac │ │ │ │ - eorseq sp, r2, ip, lsl r9 │ │ │ │ + eorseq sp, r2, ip, ror #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x460cb091 │ │ │ │ pkhbtmi r4, r1, r2, lsl #13 │ │ │ │ - @ instruction: 0xff7ef0fb │ │ │ │ + @ instruction: 0xff1ef0fb │ │ │ │ movwls r4, #2996 @ 0xbb4 │ │ │ │ - subsvs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + adcpl pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf64a2318 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf0fb012d │ │ │ │ - @ instruction: 0xf894fea3 │ │ │ │ + @ instruction: 0xf894fe43 │ │ │ │ strmi fp, [r0], r0 │ │ │ │ svceq 0x0000f1bb │ │ │ │ mrshi pc, (UNDEF: 77) @ │ │ │ │ movwls r6, #34979 @ 0x88a3 │ │ │ │ muls r0, r4, r8 │ │ │ │ svceq 0x0000f1be │ │ │ │ mrshi pc, (UNDEF: 66) @ │ │ │ │ @@ -2423,32 +2423,32 @@ │ │ │ │ addsmi r3, sl, #100 @ 0x64 │ │ │ │ rschi pc, sp, r0, asr #1 │ │ │ │ ldrsbcs pc, [r8], #137 @ 0x89 @ │ │ │ │ ldrdcc pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ stmdble r7!, {r1, r3, r4, r7, r9, lr} │ │ │ │ ldrbmi r9, [r0], -r3, lsl #6 │ │ │ │ @ instruction: 0xf64a4b27 │ │ │ │ - vmvn.i32 q9, #786432 @ 0x000c0000 │ │ │ │ + vmls.i d17, d16, d0[3] │ │ │ │ @ instruction: 0xf8d8042d │ │ │ │ stmib sp, {r2, r4, r5, ip}^ │ │ │ │ vst4.8 {d18,d20,d22,d24}, [pc], r1 │ │ │ │ vhsub.s8 d23, d26, d0 │ │ │ │ - vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q11, q8, d0 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - stc2l 1, cr15, [lr], #252 @ 0xfc │ │ │ │ + stc2 1, cr15, [lr], {63} @ 0x3f │ │ │ │ ldmib r4, {r1, r4, sp, lr, pc}^ │ │ │ │ movwmi r0, #30478 @ 0x770e │ │ │ │ svcge 0x0045f47f │ │ │ │ - streq pc, [ip], #-1610 @ 0xfffff9b6 │ │ │ │ + ldrbvc pc, [ip], #-586 @ 0xfffffdb6 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqpvc r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvs pc, r0, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbscs r4, r3, #23552 @ 0x5c00 │ │ │ │ strls r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ - ldc2l 1, cr15, [sl], {63} @ 0x3f │ │ │ │ + ldc2l 1, cr15, [sl], #-252 @ 0xffffff04 │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdals r5, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ str r9, [ip, -r6] │ │ │ │ andls r9, r7, r4, lsl #16 │ │ │ │ @@ -2461,16 +2461,16 @@ │ │ │ │ @ instruction: 0xe6c7c038 │ │ │ │ eors pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cde6bc │ │ │ │ ldrt fp, [r1], r0, lsr #32 │ │ │ │ ldrdeq lr, [r2, -r4]! │ │ │ │ @ instruction: 0xf47f4301 │ │ │ │ strb sl, [r9, ip, lsr #30] │ │ │ │ - eorseq sp, r2, ip, lsl r9 │ │ │ │ - eorseq sp, r2, r0, lsr r9 │ │ │ │ + eorseq sp, r2, ip, ror #16 │ │ │ │ + eorseq sp, r2, r0, lsl #17 │ │ │ │ stmdbls r8, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ blcs 0x240b4 │ │ │ │ strmi fp, [sl], -r8, lsl #30 │ │ │ │ blx 0x38c66 │ │ │ │ andls pc, r6, #402653184 @ 0x18000000 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ @ instruction: 0xf103fb0b │ │ │ │ @@ -2486,15 +2486,15 @@ │ │ │ │ blx 0x370a6 │ │ │ │ blls 0x14ec98 │ │ │ │ blx 0x1b88aa │ │ │ │ blx 0x10ec9a │ │ │ │ blx 0x30ec9e │ │ │ │ blx 0xceca2 │ │ │ │ vrhadd.s16 d31, d4, d1 │ │ │ │ - andls pc, sl, r5, asr sp @ │ │ │ │ + strdls pc, [sl], -r5 │ │ │ │ ldrdne lr, [r9], -sp │ │ │ │ blx 0x390c2 │ │ │ │ blx 0xcf4b6 │ │ │ │ bls 0x20f4c0 │ │ │ │ vqdmulh.s d15, d3, d2 │ │ │ │ blcs 0x394d4 │ │ │ │ mrshi pc, (UNDEF: 72) @ │ │ │ │ @@ -2513,69 +2513,69 @@ │ │ │ │ adcscc pc, r3, r8, lsl #17 │ │ │ │ addshi pc, r4, r0, asr #32 │ │ │ │ andls r9, r4, #8, 26 @ 0x200 │ │ │ │ @ instruction: 0xf67f4295 │ │ │ │ strbmi sl, [r8], -r0, asr #30 │ │ │ │ ldc2 7, cr15, [ip, #1020] @ 0x3fc │ │ │ │ strmi r9, [r4], -r4, lsl #20 │ │ │ │ - teqpvc r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvs pc, r0, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andmi lr, r1, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf64a4b9b │ │ │ │ - vrshr.s64 , q0, #64 │ │ │ │ + vsubl.s8 , d0, d16 │ │ │ │ ldrbmi r0, [r0], -sp, lsr #4 │ │ │ │ rscscs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf13f9503 │ │ │ │ - @ instruction: 0x4620fc39 │ │ │ │ + @ instruction: 0x4620fbd9 │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ vrecps.f16 q2, , q8 │ │ │ │ - blls 0x2822c8 │ │ │ │ + blls 0x282148 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ blls 0x2b2c60 │ │ │ │ blcs 0x78964 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ svclt 0x00382801 │ │ │ │ andls r2, r7, r1 │ │ │ │ ldrmi r9, [r0], -sl, lsl #6 │ │ │ │ @ instruction: 0xf103fb01 │ │ │ │ blx 0xf957e │ │ │ │ vrhadd.s16 d31, d4, d1 │ │ │ │ - strdls pc, [r9], -r3 │ │ │ │ + mulls r9, r3, ip │ │ │ │ movwls lr, #14236 @ 0x379c │ │ │ │ blmi 0xfe1a42b0 │ │ │ │ - ldrtcs pc, [r8], #-1610 @ 0xfffff9b6 @ │ │ │ │ + strne pc, [r8], #1610 @ 0x64a │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ ldrsbtne pc, [r4], -r8 @ │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ vqsub.s8 q9, q13, q12 │ │ │ │ - vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q11, q8, d0 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - stc2 1, cr15, [r8], {63} @ 0x3f │ │ │ │ + blx 0xfea4ee8e │ │ │ │ ldmib r4, {r2, r3, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdbcs r2, {r1, r3, r4, r9, ip} │ │ │ │ andeq pc, r0, #-2147483620 @ 0x8000001c │ │ │ │ mcrge 6, 4, pc, cr7, cr15, {7} @ │ │ │ │ rsbscs r4, lr, #123904 @ 0x1e400 │ │ │ │ - @ instruction: 0xf64a4650 │ │ │ │ - vmov.i32 q8, #262144 @ 0x00040000 │ │ │ │ + vmin.s8 q10, q5, q0 │ │ │ │ + vaddhn.i16 d23, q8, q10 │ │ │ │ vshl.s8 d16, d29, d10 │ │ │ │ - vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q11, q8, d0 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - blx 0xffcceeba │ │ │ │ + blx 0xfe4ceeba │ │ │ │ ldmib r4, {r1, r2, r4, r8, r9, sl, sp, lr, pc}^ │ │ │ │ bcs 0x9b61c │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ mrcge 6, 3, APSR_nzcv, cr13, cr15, {7} │ │ │ │ addcs r4, r6, #112640 @ 0x1b800 │ │ │ │ - @ instruction: 0xf64a4650 │ │ │ │ - @ instruction: 0xf2c00490 │ │ │ │ + vmin.s8 q10, q5, q0 │ │ │ │ + vmls.i d23, d16, d0[4] │ │ │ │ vshl.s8 d16, d29, d10 │ │ │ │ - vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q11, q8, d0 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - blx 0xff74eee6 │ │ │ │ + blx 0x1f4eee6 │ │ │ │ andls lr, r6, #0, 14 │ │ │ │ stmib r9, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ blls 0x1202b4 │ │ │ │ blcc 0xccd11c │ │ │ │ stmdbls r6, {r1, r3, r8, r9, fp, ip, pc} │ │ │ │ sbcscc pc, r0, r9, asr #17 │ │ │ │ addmi r9, sl, #7168 @ 0x1c00 │ │ │ │ @@ -2587,84 +2587,84 @@ │ │ │ │ adcscc pc, r3, r8, lsl #17 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr1, cr15, {1} │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ stmdbls r6, {r0, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ blmi 0x15e423c │ │ │ │ smlabtmi r1, sp, r9, lr │ │ │ │ ldrbmi r2, [r0], -r7, ror #5 │ │ │ │ - cmnpne r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + biceq pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vrhadd.s8 d25, d10, d0 │ │ │ │ - vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q11, q8, d0 │ │ │ │ @ instruction: 0xf13f012d │ │ │ │ - ldrb pc, [r0, -fp, lsr #23]! @ │ │ │ │ + ldrb pc, [r0, -fp, asr #22]! @ │ │ │ │ tstcs r2, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf1732a02 │ │ │ │ @ instruction: 0xf6ff0300 │ │ │ │ blmi 0x12fe364 │ │ │ │ ldrbmi r2, [r0], -lr, lsl #5 │ │ │ │ - strbeq pc, [ip], #1610 @ 0x64a @ │ │ │ │ + ldreq pc, [ip], #-1610 @ 0xfffff9b6 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqpvc r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvs pc, r0, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf13f9400 │ │ │ │ - ssat pc, #26, r5, lsl #23 @ │ │ │ │ + @ instruction: 0xe6b9fb35 │ │ │ │ movwcs lr, #43476 @ 0xa9d4 │ │ │ │ @ instruction: 0xf1732a02 │ │ │ │ @ instruction: 0xf6ff0300 │ │ │ │ blmi 0x103e368 │ │ │ │ @ instruction: 0x46502296 │ │ │ │ - strne pc, [r4], #-1610 @ 0xfffff9b6 │ │ │ │ + ldrbeq pc, [r4], #-1610 @ 0xfffff9b6 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqpvc r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvs pc, r0, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf13f9400 │ │ │ │ - @ instruction: 0xe6a3fb7f │ │ │ │ + ssat pc, #4, pc, lsl #22 @ │ │ │ │ movwcs lr, #27092 @ 0x69d4 │ │ │ │ @ instruction: 0xf1732a02 │ │ │ │ @ instruction: 0xf6ff0300 │ │ │ │ blmi 0xd7e36c │ │ │ │ @ instruction: 0x4650229e │ │ │ │ - ldrtne pc, [ip], #-1610 @ 0xfffff9b6 @ │ │ │ │ + streq pc, [ip], #1610 @ 0x64a │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqpvc r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvs pc, r0, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf13f9400 │ │ │ │ - str pc, [sp], r9, ror #22 │ │ │ │ + str pc, [sp], r9, lsl #22 │ │ │ │ bllt 0xef96fc │ │ │ │ bls 0x1396fc │ │ │ │ @ instruction: 0xf103fb00 │ │ │ │ stmdals r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ svclt 0x00382b01 │ │ │ │ movwls r2, #29441 @ 0x7301 │ │ │ │ @ instruction: 0xf101fb06 │ │ │ │ @ instruction: 0xf101fb02 │ │ │ │ @ instruction: 0xf101fb0b │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - stc2 2, cr15, [r8], #-336 @ 0xfffffeb0 │ │ │ │ + blx 0xff24f44e │ │ │ │ ldrb r9, [r1], sl │ │ │ │ ldmdblt fp!, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ stmdbls r5, {r1, r3, r9, fp, ip, pc} │ │ │ │ stmdals r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ blx 0x5d716 │ │ │ │ svclt 0x0038f102 │ │ │ │ movwls r2, #29441 @ 0x7301 │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - ldc2 2, cr15, [r6], {84} @ 0x54 │ │ │ │ + blx 0xfedcf472 │ │ │ │ ldrt r9, [pc], r9 │ │ │ │ blcs 0x39744 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr12, cr15, {3} │ │ │ │ blx 0x39756 │ │ │ │ blls 0x14ef40 │ │ │ │ blx 0x1b8b52 │ │ │ │ blx 0x10ef42 │ │ │ │ blls 0x2cef44 │ │ │ │ @ instruction: 0xf101fb0b │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - stc2 2, cr15, [r0], {84} @ 0x54 │ │ │ │ + blx 0xfe84f49e │ │ │ │ strt r9, [r9], r7 │ │ │ │ blcs 0x39774 │ │ │ │ svcge 0x0049f43f │ │ │ │ stmib r9, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ blls 0x120420 │ │ │ │ blcc 0xccd288 │ │ │ │ @ instruction: 0xf8c99b0a │ │ │ │ @@ -2672,31 +2672,31 @@ │ │ │ │ sbcscc pc, r4, r9, asr #17 │ │ │ │ stmib r9, {r3, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8c9572e │ │ │ │ @ instruction: 0xf8c930b4 │ │ │ │ @ instruction: 0xf89420d8 │ │ │ │ @ instruction: 0xf8883050 │ │ │ │ @ instruction: 0xe6b730b3 │ │ │ │ - eorseq sp, r2, r0, lsr r9 │ │ │ │ + eorseq sp, r2, r0, lsl #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ blmi 0xfe43edbc │ │ │ │ @ instruction: 0x460c4f90 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [r5], -r0, lsl #6 │ │ │ │ - mrrc2 0, 15, pc, r8, cr11 @ │ │ │ │ + blx 0xffe4efa2 │ │ │ │ smladls r0, r8, r3, r2 │ │ │ │ - subsvs pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ + adcpl pc, ip, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x31acf64a │ │ │ │ + mvnscs pc, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x1fcefba │ │ │ │ + blx 0x7cefba │ │ │ │ strmi r2, [r0], r0, lsl #6 │ │ │ │ stccs 3, cr9, [r0], {4} │ │ │ │ @ instruction: 0xf10dd03a │ │ │ │ @ instruction: 0xf04f0c10 │ │ │ │ ands r0, r2, r1, lsl #28 │ │ │ │ biceq lr, r1, r5, lsl #22 │ │ │ │ @ instruction: 0xf8c16853 │ │ │ │ @@ -2709,69 +2709,69 @@ │ │ │ │ eorcs pc, r3, ip, asr #16 │ │ │ │ stmdavs r2!, {r2, r4, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0016811 │ │ │ │ stmdbeq fp, {r0, r1, r2, r3, r4}^ │ │ │ │ orreq lr, r3, #13312 @ 0x3400 │ │ │ │ sbcmi r6, r3, fp, lsl r9 │ │ │ │ strble r0, [r1, #2011]! @ 0x7db │ │ │ │ - adcpl pc, r0, r6, asr #4 │ │ │ │ + rscsmi pc, r0, r6, asr #4 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - ldc2 1, cr15, [r4], #188 @ 0xbc │ │ │ │ + mrrc2 1, 2, pc, r4, cr15 @ │ │ │ │ strmi r4, [r4], -pc, ror #22 │ │ │ │ - sbccs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + andscs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ vshl.s8 d18, d0, d10 │ │ │ │ - vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q11, q8, d0 │ │ │ │ vrhadd.s8 d16, d0, d29 │ │ │ │ @ instruction: 0xf13f1229 │ │ │ │ - subs pc, r5, fp, lsr #21 │ │ │ │ - cmppvs ip, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ + subs pc, r5, fp, asr #20 │ │ │ │ + @ instruction: 0x53acf24a │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - blcc 0xfeb50580 │ │ │ │ + blcs 0xfff50580 │ │ │ │ bleq 0xb8f75c │ │ │ │ strtmi r9, [r9], r3, lsl #12 │ │ │ │ beq 0x84f078 │ │ │ │ @ instruction: 0xf8d9461e │ │ │ │ stccs 0, cr4, [r8], {224} @ 0xe0 │ │ │ │ adchi pc, r8, r0 │ │ │ │ ldrsbne pc, [ip], #137 @ 0x89 @ │ │ │ │ movweq lr, #6920 @ 0x1b08 │ │ │ │ umlalscc pc, r7, r3, r8 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ stccs 0, cr8, [r0], {132} @ 0x84 │ │ │ │ strtmi sp, [r8], -r7, rrx │ │ │ │ - blx 0xffb4f07a │ │ │ │ + blx 0xfe34f07a │ │ │ │ @ instruction: 0x46322318 │ │ │ │ smlsdls r0, r9, r6, r4 │ │ │ │ - blx 0x64f086 │ │ │ │ + blx 0xfee4f084 │ │ │ │ andsle r2, r0, r2, lsl #24 │ │ │ │ suble r2, r6, r3, lsl #24 │ │ │ │ eorsle r2, fp, r4, lsl #24 │ │ │ │ cmple fp, r6, lsl #24 │ │ │ │ umlalscc pc, r4, r0, r8 @ │ │ │ │ @ instruction: 0xf109b15b │ │ │ │ ldrbmi r0, [r1, #2312] @ 0x908 │ │ │ │ ldrdcs sp, [r1], -r7 │ │ │ │ adcseq pc, fp, r8, lsl #17 │ │ │ │ @ instruction: 0xf890e01d │ │ │ │ blcs 0x1ef9c │ │ │ │ mcrls 1, 0, sp, cr3, cr3, {7} │ │ │ │ vmax.s8 d20, d6, d17 │ │ │ │ - vshr.s64 d21, d28, #64 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf12f0034 │ │ │ │ - @ instruction: 0xf64afc5d │ │ │ │ - vmlal.s , d0, d0[5] │ │ │ │ + @ instruction: 0xf64afbfd │ │ │ │ + vrshr.s64 d18, d20, #64 │ │ │ │ strmi r0, [r4], -sp, lsr #4 │ │ │ │ - teqpvc r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvs pc, r0, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strcs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ blmi 0xfe45b0 │ │ │ │ andsne pc, r3, #64, 4 │ │ │ │ - blx 0x154f1f4 │ │ │ │ + @ instruction: 0xf9f4f13f │ │ │ │ blmi 0xe5acfc │ │ │ │ blls 0x16cd68 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r9, r0, lsl #6 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -2789,51 +2789,51 @@ │ │ │ │ @ instruction: 0xd1b42c07 │ │ │ │ umlalscc pc, r5, r0, r8 @ │ │ │ │ adcsle r2, ip, r0, lsl #22 │ │ │ │ stmdbeq r8, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdle r4, [r8, r1] │ │ │ │ cdpls 7, 0, cr14, cr3, cr15, {5} │ │ │ │ vmax.s8 d20, d6, d17 │ │ │ │ - vshr.s64 d21, d28, #64 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf12f0034 │ │ │ │ - blmi 0x851dbc │ │ │ │ + blmi 0x851c3c │ │ │ │ @ instruction: 0xf64a4604 │ │ │ │ - vmvn.i32 d19, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q9, d16, d4 │ │ │ │ ldrtmi r0, [r0], -sp, lsr #4 │ │ │ │ strcs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - teqpvc r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvs pc, r0, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ subne pc, r5, #64, 4 │ │ │ │ - blx 0x34f284 │ │ │ │ + @ instruction: 0xf9acf13f │ │ │ │ mcrls 7, 0, lr, cr3, cr6, {5} │ │ │ │ - adcpl pc, r0, r6, asr #4 │ │ │ │ + rscsmi pc, r0, r6, asr #4 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - strcc pc, [r4], #-1610 @ 0xfffff9b6 │ │ │ │ + ldrbcs pc, [r4], #-1610 @ 0xfffff9b6 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - blx 0xffe4f25e │ │ │ │ + blx 0xfe64f25e │ │ │ │ @ instruction: 0x46024b11 │ │ │ │ - teqpvc r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvs pc, r0, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r0], -r1, lsl #4 │ │ │ │ addsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf13f9400 │ │ │ │ - @ instruction: 0xe79df9f3 │ │ │ │ - @ instruction: 0xff68f293 │ │ │ │ + @ instruction: 0xe79df993 │ │ │ │ + @ instruction: 0xff08f293 │ │ │ │ @ instruction: 0xf0fb4628 │ │ │ │ - tstpcs r8, #80896 @ p-variant is OBSOLETE @ 0x13c00 │ │ │ │ + tstpcs r8, #978944 @ p-variant is OBSOLETE @ 0xef000 │ │ │ │ vabd.s8 d25, d10, d0 │ │ │ │ - vmov.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + vsubl.s8 , d16, d28 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf0fb012d │ │ │ │ - @ instruction: 0xe766fa75 │ │ │ │ + @ instruction: 0xe766fa15 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, ip, lsl r9 │ │ │ │ - eorseq sp, r2, ip, asr #18 │ │ │ │ - eorseq sp, r2, r4, ror #18 │ │ │ │ + eorseq sp, r2, ip, ror #16 │ │ │ │ + mlaseq r2, ip, r8, sp │ │ │ │ + ldrhteq sp, [r2], -r4 │ │ │ │ teqne r3, #208, 18 @ 0x340000 │ │ │ │ eorseq lr, r1, #208, 18 @ 0x340000 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ @ instruction: 0xf000fb03 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -2871,94 +2871,94 @@ │ │ │ │ ldrsbtcc pc, [r8], #131 @ 0x83 @ │ │ │ │ svclt 0x0098429a │ │ │ │ stmdale r0!, {r0, sp} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blx 0x15101a │ │ │ │ - adcscc pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + andcc pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - teqpvc r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvs pc, r0, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x3d78e0 │ │ │ │ - @ instruction: 0xf970f13f │ │ │ │ + @ instruction: 0xf910f13f │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ blmi 0x251ae8 │ │ │ │ - andmi pc, ip, #77594624 @ 0x4a00000 │ │ │ │ + subscc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - teqpvc r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvs pc, r0, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf13f1291 │ │ │ │ - ubfx pc, r7, #18, #6 │ │ │ │ + @ instruction: 0xe7e5f8f7 │ │ │ │ @ instruction: 0xf966f7fd │ │ │ │ - eorseq sp, r2, r0, lsl #19 │ │ │ │ + ldrsbteq sp, [r2], -r0 │ │ │ │ bicsmi pc, r0, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf64a681b │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vsra.s64 d19, d20, #64 │ │ │ │ eorscs r0, r8, #1073741835 @ 0x4000000b │ │ │ │ svclt 0x00004718 │ │ │ │ - msrmi (UNDEF: 100), sl │ │ │ │ + @ instruction: 0x31b4f64a │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf13b2238 │ │ │ │ - svclt 0x0000befb │ │ │ │ + svclt 0x0000be9b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6a12c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q9, q12 │ │ │ │ vrsra.s64 q10, q0, #64 │ │ │ │ @ instruction: 0x46040395 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ - strvs pc, [r8], -sl, asr #4 │ │ │ │ + ldrbpl pc, [r8], -sl, asr #4 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ strvc pc, [ip, -r0, lsl #10] │ │ │ │ @ instruction: 0x46384631 │ │ │ │ ldrmi r2, [r8, r7, lsl #5] │ │ │ │ eorvs r2, fp, r0, lsl #6 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ @ instruction: 0xf8d4228a │ │ │ │ eorsvs r6, r5, r0, asr r2 │ │ │ │ subspl pc, r0, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf13b73ab │ │ │ │ - @ instruction: 0x4620fed5 │ │ │ │ + @ instruction: 0x4620fe75 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - svclt 0x00d8f0d3 │ │ │ │ + svclt 0x0078f0d3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ vmvn.i32 , #524288 @ 0x00080000 │ │ │ │ @ instruction: 0x46200495 │ │ │ │ @ instruction: 0xf8402300 │ │ │ │ @ instruction: 0xf13b3b04 │ │ │ │ - @ instruction: 0xf104fd51 │ │ │ │ - @ instruction: 0xf13c0020 │ │ │ │ - @ instruction: 0xf104f80b │ │ │ │ - @ instruction: 0xf13c0058 │ │ │ │ - @ instruction: 0xf104f807 │ │ │ │ + @ instruction: 0xf104fcf1 │ │ │ │ + @ instruction: 0xf13b0020 │ │ │ │ + @ instruction: 0xf104ffab │ │ │ │ + @ instruction: 0xf13b0058 │ │ │ │ + @ instruction: 0xf104ffa7 │ │ │ │ pop {r4, r7} │ │ │ │ - @ instruction: 0xf13c4010 │ │ │ │ - svclt 0x0000b801 │ │ │ │ + @ instruction: 0xf13b4010 │ │ │ │ + svclt 0x0000bfa1 │ │ │ │ bicsmi pc, r0, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d10, d11 │ │ │ │ - vaddw.s8 q11, q0, d8 │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ stmdami r1, {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0x47182233 │ │ │ │ addseq r4, r5, ip, ror r3 │ │ │ │ - tstpvs r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ eorscs r4, r8, #65536 @ 0x10000 │ │ │ │ - mrclt 1, 4, APSR_nzcv, cr10, cr11, {1} │ │ │ │ + mrclt 1, 1, APSR_nzcv, cr10, cr11, {1} │ │ │ │ addseq r4, r5, ip, ror r3 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ cmnlt r3, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d32000 │ │ │ │ addmi r2, r2, #196, 4 @ 0x4000000c │ │ │ │ mrrcne 15, 10, fp, r0, cr8 │ │ │ │ @@ -2978,15 +2978,15 @@ │ │ │ │ vrecps.f32 q8, q9, q8 │ │ │ │ vrsra.s64 q10, q0, #64 │ │ │ │ @ instruction: 0x46040395 │ │ │ │ vtst.8 d22, d4, d11 │ │ │ │ vbic.i32 , #524288 @ 0x00080000 │ │ │ │ eorscs r0, r8, #624951296 @ 0x25400000 │ │ │ │ @ instruction: 0xf64a1d28 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vsra.s64 d19, d20, #64 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ sbccc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ andsle r3, sl, r1, lsl #6 │ │ │ │ smullcc pc, ip, r5, r8 @ │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ andeq pc, r8, #64, 4 │ │ │ │ addseq pc, r1, #192, 4 │ │ │ │ @@ -3007,41 +3007,41 @@ │ │ │ │ @ instruction: 0xf8d32000 │ │ │ │ addmi r1, r8, #196, 4 @ 0x4000000c │ │ │ │ mcrrne 15, 13, fp, r8, cr8 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ sbceq pc, r4, #196, 16 @ 0xc40000 │ │ │ │ bicsle r3, r5, r1 │ │ │ │ - orrsne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + mvneq pc, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpvs r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r0, sl, asr #12 │ │ │ │ + sbcscc pc, r0, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqsub.s16 q9, q7, │ │ │ │ - @ instruction: 0xf8c4fdf9 │ │ │ │ + @ instruction: 0xf8c4fd99 │ │ │ │ strb r3, [r3, r4, asr #5] │ │ │ │ - orrsne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + mvneq pc, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpvs r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcmi pc, r8, sl, asr #12 │ │ │ │ + rscscc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqsub.s16 q9, q7, │ │ │ │ - svclt 0x0000fde7 │ │ │ │ + svclt 0x0000fd87 │ │ │ │ addseq r4, r5, ip, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a314 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q12 │ │ │ │ vrsra.s64 q10, q0, #64 │ │ │ │ @ instruction: 0x46040395 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf64a4817 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vsra.s64 d19, d20, #64 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ rsbscs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8d4b30a │ │ │ │ biclt r3, r3, r4, ror r2 │ │ │ │ rsbscs pc, r8, #12779520 @ 0xc30000 │ │ │ │ rsbscc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ vqadd.s8 d22, d4, d3 │ │ │ │ @@ -3079,15 +3079,15 @@ │ │ │ │ blmi 0x9a4a44 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ movwcs r0, #768 @ 0x300 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ - mrc2 0, 4, pc, cr2, cr3, {6} │ │ │ │ + mrc2 0, 1, pc, cr2, cr3, {6} │ │ │ │ @ instruction: 0x4621b198 │ │ │ │ ldrmi r4, [r8, r8, lsr #12]! │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r0, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -3103,32 +3103,32 @@ │ │ │ │ mrc2 7, 3, pc, cr12, cr15, {7} │ │ │ │ ldrmi r4, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ stmdavs r5!, {r1, r2, r3, sp, lr, pc} │ │ │ │ rscmi pc, r4, #536870916 @ 0x20000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stmdami fp, {r0, r1, r2, r4, fp, sp, lr} │ │ │ │ ldrtmi r2, [r1], -r3, lsr #7 │ │ │ │ - andvs pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ + subspl pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strhtvs r4, [r5], -r8 │ │ │ │ mulscs r2, sp, r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ bcs 0x3fda4 │ │ │ │ strb sp, [r7, r9, ror #1] │ │ │ │ - ldc2 2, cr15, [r6, #-588] @ 0xfffffdb4 │ │ │ │ + ldc2 2, cr15, [r6], #588 @ 0x24c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ addseq r4, r5, r8, lsl #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ @ instruction: 0x460d2010 │ │ │ │ vmin.s16 d4, d9, d4 │ │ │ │ - @ instruction: 0x4601f973 │ │ │ │ + @ instruction: 0x4601f913 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #6 │ │ │ │ strpl lr, [r1], #-2497 @ 0xfffff63f │ │ │ │ pop {r0, r1, r3, r8, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xe6434070 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -3149,20 +3149,20 @@ │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ bicsmi pc, r0, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d4, d11 │ │ │ │ vbic.i32 , #524288 @ 0x00080000 │ │ │ │ sbccs r0, ip, #624951296 @ 0x25400000 │ │ │ │ vadd.f32 d17, d10, d24 │ │ │ │ - vaddw.s8 q11, q0, d8 │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ orrslt r6, r3, fp, lsr #16 │ │ │ │ strbtmi pc, [r4], #578 @ 0x242 @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - bvs 0x24fc3c │ │ │ │ + bpl 0x164fc3c │ │ │ │ beq 0xb8fe18 │ │ │ │ ldrdls pc, [r0], -r4 │ │ │ │ @ instruction: 0x23b94935 │ │ │ │ @ instruction: 0xf1014652 │ │ │ │ @ instruction: 0x47c80054 │ │ │ │ blcs 0x2d3d8 │ │ │ │ @ instruction: 0xf04fd1f4 │ │ │ │ @@ -3174,54 +3174,54 @@ │ │ │ │ sub fp, r3, ip, lsl r9 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf894b17c │ │ │ │ sbcslt r3, fp, #112 @ 0x70 │ │ │ │ rscsle r2, r7, r0, lsl #22 │ │ │ │ @ instruction: 0xf8844620 │ │ │ │ @ instruction: 0xf0d39071 │ │ │ │ - @ instruction: 0xf108fde3 │ │ │ │ + @ instruction: 0xf108fd83 │ │ │ │ @ instruction: 0xf8d40801 │ │ │ │ stccs 2, cr4, [r0], {116} @ 0x74 │ │ │ │ @ instruction: 0xf108d1ef │ │ │ │ @ instruction: 0xf8c50801 │ │ │ │ stmdavs fp!, {pc} │ │ │ │ vldrle d2, [r2, #-4] │ │ │ │ strbtmi pc, [r4], #578 @ 0x242 @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - stmdbvs r8, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdbpl r8, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ bicscs r4, pc, #1638400 @ 0x190000 │ │ │ │ @ instruction: 0xf1a0464a │ │ │ │ bfimi r0, ip, (invalid: 2:0) │ │ │ │ blcs 0x6d44c │ │ │ │ ldmdami r4, {r2, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ vhsub.s8 q9, q13, │ │ │ │ - vaddw.s8 q11, q0, d8 │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf13b012d │ │ │ │ - ldmibpl r3!, {r0, r1, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmibpl r3!, {r0, r1, r4, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ andlt r2, r2, r0, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strb r4, [lr, r8, asr #13] │ │ │ │ - strbmi pc, [r4], #1610 @ 0x64a @ │ │ │ │ + ldrmi pc, [r4], #-1610 @ 0xfffff9b6 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - tstpvs r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ sbccs r4, r5, #5120 @ 0x1400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0x8cfc8e │ │ │ │ + blx 0xff0cfc8c │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ addseq r4, r5, ip, ror r3 │ │ │ │ umullseq r4, r5, r8, r3 │ │ │ │ - eorseq sp, r2, r8, lsr #19 │ │ │ │ + ldrshteq sp, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6a608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x6173d0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ stccc 0, cr4, [r1], {128} @ 0x80 │ │ │ │ @@ -3232,24 +3232,24 @@ │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ bicsmi pc, r0, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d4, d11 │ │ │ │ vbic.i32 , #524288 @ 0x00080000 │ │ │ │ rscscs r0, r2, #624951296 @ 0x25400000 │ │ │ │ vadd.f32 d17, d10, d24 │ │ │ │ - vaddw.s8 q11, q0, d8 │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ @ instruction: 0xf8404628 │ │ │ │ @ instruction: 0xf13b4b58 │ │ │ │ - stcne 14, cr15, [r8, #-148]! @ 0xffffff6c │ │ │ │ - tstpvs r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + stcne 13, cr15, [r8, #-788]! @ 0xfffffcec │ │ │ │ + cmpppl r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ @ instruction: 0xf13b22f5 │ │ │ │ - svclt 0x0000bc55 │ │ │ │ + svclt 0x0000bbf5 │ │ │ │ andeq r0, r0, r0, asr #32 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ vqadd.s8 , q2, q8 │ │ │ │ @@ -3261,25 +3261,25 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x460581f0 │ │ │ │ bicsmi pc, r0, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf64a1d20 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vsra.s64 d19, d20, #64 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ @ instruction: 0x3071f895 │ │ │ │ pop {r0, r1, r3, r4, r8, ip, sp, pc} │ │ │ │ stmdami lr, {r4, r5, r6, r7, r8, lr} │ │ │ │ @ instruction: 0xf885e520 │ │ │ │ stmdavs r3!, {r4, r5, r6, ip, sp} │ │ │ │ vand d27, d18, d3 │ │ │ │ vmul.i d20, d16, d0[5] │ │ │ │ vtst.8 d16, d26, d5 │ │ │ │ - vabdl.s8 q11, d0, d8 │ │ │ │ + vorr.i32 , #134217728 @ 0x08000000 │ │ │ │ @ instruction: 0xf8d8072d │ │ │ │ stmdami r7, {sp, lr} │ │ │ │ @ instruction: 0x463a23b9 │ │ │ │ cmppeq r4, r0, lsr #3 @ p-variant is OBSOLETE │ │ │ │ stmdavs r3!, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ @@ -3299,34 +3299,34 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4605bd70 │ │ │ │ bicsmi pc, r0, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf64a1d20 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vsra.s64 d19, d20, #64 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ @ instruction: 0x3071f895 │ │ │ │ pop {r0, r1, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ stmdami r7, {r4, r5, r6, lr} │ │ │ │ stmdavs r3!, {r2, r4, r6, r7, sl, sp, lr, pc} │ │ │ │ rsbsvs pc, r1, r5, lsl #17 │ │ │ │ eorvs r3, r3, r1, lsl #22 │ │ │ │ blcs 0x6d604 │ │ │ │ @ instruction: 0xf104d1f3 │ │ │ │ @ instruction: 0xf13b0020 │ │ │ │ - @ instruction: 0xe7eefd75 │ │ │ │ + @ instruction: 0xe7eefd15 │ │ │ │ addseq r4, r5, ip, ror r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ @ instruction: 0x460d2010 │ │ │ │ vmin.s16 d4, d8, d4 │ │ │ │ - strmi pc, [r1], -r7, ror #31 │ │ │ │ + strmi pc, [r1], -r7, lsl #31 │ │ │ │ movwne pc, #4672 @ 0x1240 @ │ │ │ │ stmib r1, {r4, r5, r9, sl, lr}^ │ │ │ │ orrhi r5, fp, r1, lsl #8 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x0000e4b6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a7c0 │ │ │ │ @@ -3338,97 +3338,97 @@ │ │ │ │ @ instruction: 0xf8d4b96b │ │ │ │ orrlt r0, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf8c46803 │ │ │ │ blcs 0x1ff14 │ │ │ │ @ instruction: 0xf8c4d1f4 │ │ │ │ andvs r6, r5, r0, asr r2 │ │ │ │ blcs 0x321fc │ │ │ │ - vqadd.s16 , , │ │ │ │ - @ instruction: 0xf8d4f805 │ │ │ │ + vqadd.s16 , q12, │ │ │ │ + @ instruction: 0xf8d4ffa5 │ │ │ │ stmdacs r0, {r2, r3, r6, r9} │ │ │ │ andcs sp, r0, lr, ror #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmmi r0, {r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d84605 │ │ │ │ @ instruction: 0xf5003000 │ │ │ │ vst1.8 {d23}, [pc], ip │ │ │ │ @ instruction: 0x463872b0 │ │ │ │ - tstpvs r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8d54798 │ │ │ │ stccs 2, cr4, [r0], {76} @ 0x4c │ │ │ │ vqadd.s8 , q5, q2 │ │ │ │ - vsubhn.i16 d22, q0, q4 │ │ │ │ + vmov.i32 , #134217728 @ 0x08000000 │ │ │ │ @ instruction: 0xf505062d │ │ │ │ @ instruction: 0xf04f7a13 │ │ │ │ and r0, r4, r0, lsl #18 │ │ │ │ - @ instruction: 0xffd4f218 │ │ │ │ + @ instruction: 0xff74f218 │ │ │ │ submi pc, ip, #13959168 @ 0xd50000 │ │ │ │ stmdavs r3!, {r2, r3, r5, r8, r9, ip, sp, pc} │ │ │ │ adcsvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ subcc pc, ip, #12910592 @ 0xc50000 │ │ │ │ eorsle r2, sl, r0, lsl #22 │ │ │ │ andls pc, r0, r4, asr #17 │ │ │ │ - blx 0x144fb66 │ │ │ │ + blx 0xffc4fb64 │ │ │ │ strtmi r7, [r8], -r3, ror #22 │ │ │ │ ldmib r4, {r0, r1, r3, r4, r8, r9, fp, ip, sp, pc}^ │ │ │ │ ldrmi r3, [r8, r1, lsl #2] │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ adcsvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46314638 │ │ │ │ blvc 0x8e54f4 │ │ │ │ blcs 0x24f18 │ │ │ │ movwcs sp, #4572 @ 0x11dc │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf8d573a3 │ │ │ │ stccs 2, cr4, [r0], {76} @ 0x4c │ │ │ │ @ instruction: 0x4638d1d9 │ │ │ │ rsbsne pc, pc, #64, 4 │ │ │ │ - tstpvs r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0xbcfbaa │ │ │ │ + blx 0xff3cfba8 │ │ │ │ pop {r0, r4, fp, lr} │ │ │ │ @ instruction: 0xf13b47f0 │ │ │ │ - @ instruction: 0xf14dbcef │ │ │ │ - @ instruction: 0xf7fffddb │ │ │ │ + @ instruction: 0xf14dbc8f │ │ │ │ + @ instruction: 0xf7fffd7b │ │ │ │ strtmi pc, [r8], -r7, ror #27 │ │ │ │ ldrdcc lr, [r1, -r4] │ │ │ │ @ instruction: 0xf7ff4798 │ │ │ │ @ instruction: 0xf44ffe93 │ │ │ │ @ instruction: 0x463071ba │ │ │ │ - stc2l 1, cr15, [ip, #308] @ 0x134 │ │ │ │ + stc2l 1, cr15, [ip, #-308]! @ 0xfffffecc │ │ │ │ @ instruction: 0xf8c5e7ce │ │ │ │ @ instruction: 0xe7c1a250 │ │ │ │ vmin.s8 d20, d10, d24 │ │ │ │ - vaddw.s8 q11, q0, d8 │ │ │ │ + vorr.i32 , #8 @ 0x00000008 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ pop {r0, r4, r5, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf13b47f0 │ │ │ │ - svclt 0x0000bb0b │ │ │ │ + svclt 0x0000baab │ │ │ │ addseq r4, r5, r8, lsl #8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fb8 │ │ │ │ addlt r4, sp, r2, asr #22 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ cdpvs 3, 0, cr0, cr3, cr0, {0} │ │ │ │ @ instruction: 0x460d4616 │ │ │ │ ldrdcc pc, [r8], r3 │ │ │ │ ldrmi fp, [r8, fp, lsl #2] │ │ │ │ andscs r4, r0, r5, lsl #12 │ │ │ │ - mrc2 2, 7, pc, cr10, cr8, {0} │ │ │ │ + mrc2 2, 4, pc, cr10, cr8, {0} │ │ │ │ tstpeq r0, #22 @ p-variant is OBSOLETE │ │ │ │ strpl lr, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf8d4d024 │ │ │ │ addvs r3, r3, ip, ror r2 │ │ │ │ @ instruction: 0xf100b353 │ │ │ │ sbcsvs r0, sl, r8, lsl #4 │ │ │ │ tstpvc pc, #4, 10 @ p-variant is OBSOLETE @ 0x1000000 │ │ │ │ @@ -3464,29 +3464,29 @@ │ │ │ │ vrsra.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf8d42395 │ │ │ │ strcs r7, [r0], #-708 @ 0xfffffd3c │ │ │ │ @ instruction: 0xb1bb781b │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xff850202 │ │ │ │ - @ instruction: 0xff78f139 │ │ │ │ + blx 0xfe050202 │ │ │ │ + @ instruction: 0xff18f139 │ │ │ │ strmi r9, [r1], -r8, lsl #22 │ │ │ │ strls r9, [r4], -r6, lsl #20 │ │ │ │ - sbcsmi pc, ip, sl, asr #12 │ │ │ │ + eormi pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ strpl lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf1439700 │ │ │ │ - ldr pc, [r0, r3, asr #24]! │ │ │ │ + ldr pc, [r0, r3, ror #23]! │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ - andspl pc, r8, sl, asr #12 │ │ │ │ + rsbmi pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1439600 │ │ │ │ - @ instruction: 0xe7a6fc39 │ │ │ │ - blx 0xdd0270 │ │ │ │ + sbfx pc, r9, #23, #7 │ │ │ │ + @ instruction: 0xf9d6f293 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, r1, lsr fp │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @@ -3501,15 +3501,15 @@ │ │ │ │ ldmdavs fp, {r1, r8, sl, ip, lr} │ │ │ │ blmi 0x9c1e54 │ │ │ │ blls 0x2ed8d4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 115) │ │ │ │ andlt r4, ip, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - mcrlt 2, 6, pc, cr0, cr8, {0} @ │ │ │ │ + mcrlt 2, 3, pc, cr0, cr8, {0} @ │ │ │ │ addcs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ vabd.s8 q15, q15, │ │ │ │ vqdmlal.s q9, d0, d0[7] │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ rscle r2, r8, r0, lsl #22 │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @@ -3519,29 +3519,29 @@ │ │ │ │ @ instruction: 0xf8d02395 │ │ │ │ ldmib r4, {r2, r6, r7, r9, ip, sp, lr}^ │ │ │ │ ldmdavc fp, {r9, sl, pc} │ │ │ │ strtmi fp, [r9], -r3, asr #3 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r2, r8, sl, ip, lr}^ │ │ │ │ vabal.s8 , d5, d8 │ │ │ │ - @ instruction: 0xf139fb73 │ │ │ │ - blls 0x2534f8 │ │ │ │ + @ instruction: 0xf139fb13 │ │ │ │ + blls 0x253378 │ │ │ │ bls 0x1a50d4 │ │ │ │ @ instruction: 0xf64a9604 │ │ │ │ - vmla.i d21, d0, d0[2] │ │ │ │ + vshr.s64 d20, d8, #64 │ │ │ │ @ instruction: 0xf8cd002d │ │ │ │ strls r8, [r3, #-8] │ │ │ │ @ instruction: 0xf1439700 │ │ │ │ - sbfx pc, r5, #23, #31 │ │ │ │ + @ instruction: 0xe7befb75 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf64a9600 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 q10, q2, #64 │ │ │ │ @ instruction: 0xf143002d │ │ │ │ - ldr pc, [r4, fp, asr #23]! │ │ │ │ - @ instruction: 0xf9c8f293 │ │ │ │ + ldr pc, [r4, fp, ror #22]! │ │ │ │ + @ instruction: 0xf968f293 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6ab0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr3, cr0, {7} │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf8d3468c │ │ │ │ @@ -3627,66 +3627,66 @@ │ │ │ │ stmdavs r7, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ blcs 0xa52b0 │ │ │ │ blcs 0x147b40 │ │ │ │ strbmi sp, [r2, #-24] @ 0xffffffe8 │ │ │ │ ldrcc sp, [r1], #-2574 @ 0xfffff5f2 │ │ │ │ strbmi r3, [r5], #-1297 @ 0xfffffaef │ │ │ │ @ instruction: 0xf64a440c │ │ │ │ - vmul.i d21, d16, d0[1] │ │ │ │ + vmov.i16 d21, #4 @ 0x0004 │ │ │ │ @ instruction: 0xf814082d │ │ │ │ strbmi r2, [r1], -r1, lsl #30 │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ blcs 0x2e0a8 │ │ │ │ strbmi sp, [r2, #-333] @ 0xfffffeb3 │ │ │ │ @ instruction: 0xf64adaf2 │ │ │ │ - @ instruction: 0xf2c059b4 │ │ │ │ + vqdmlal.s , d0, d4 │ │ │ │ stmdbne fp!, {r0, r2, r3, r5, r8, fp} │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf8d33404 │ │ │ │ blt 0x49bb00 │ │ │ │ strmi r4, [r0, #1968]! @ 0x7b0 │ │ │ │ strdcs sp, [r0], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmibvs r3, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ strbmi fp, [r2, #-2507] @ 0xfffff635 │ │ │ │ @ instruction: 0xf64adad6 │ │ │ │ - @ instruction: 0xf2c059bc │ │ │ │ + vqdmlal.s , d0, d12 │ │ │ │ stmdbne fp!, {r0, r2, r3, r5, r8, fp} │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ bhi 0x16a0af4 │ │ │ │ addslt fp, r2, #335872 @ 0x52000 │ │ │ │ strmi r4, [r0, #1968]! @ 0x7b0 │ │ │ │ strdcs sp, [r0], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strbmi r8, [r2, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf64adabc │ │ │ │ - @ instruction: 0xf2c059bc │ │ │ │ + vqdmlal.s , d0, d12 │ │ │ │ stmdbne fp!, {r0, r2, r3, r5, r8, fp} │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ bhi 0x16a0b28 │ │ │ │ strmi r4, [r0, #1968]! @ 0x7b0 │ │ │ │ strdcs sp, [r0], -r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strbmi r8, [r2, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf64adaa4 │ │ │ │ - @ instruction: 0xf2c059b4 │ │ │ │ + vqdmlal.s , d0, d4 │ │ │ │ stmdbne fp!, {r0, r2, r3, r5, r8, fp} │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf8d33404 │ │ │ │ @ instruction: 0x47b02012 │ │ │ │ ldclle 5, cr4, [r6], #640 @ 0x280 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -3697,52 +3697,52 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavc r0, {r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ ldmib r1, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ strbmi r2, [r0], -r2, lsl #6 │ │ │ │ - bicpl pc, ip, sl, asr #12 │ │ │ │ + tstppl ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ bhi 0xba5a78 │ │ │ │ @ instruction: 0xb090f8da │ │ │ │ ldrtmi r2, [r3], -r0, lsl #4 │ │ │ │ ldrbmi r4, [lr, #-1577] @ 0xfffff9d7 │ │ │ │ svclt 0x00a84650 │ │ │ │ @ instruction: 0xf7ff465b │ │ │ │ ldrbmi pc, [lr, #-3913] @ 0xfffff0b7 @ │ │ │ │ @ instruction: 0xf8dada21 │ │ │ │ bl 0xfeae3de8 │ │ │ │ strtmi r0, [r1], -r6 │ │ │ │ vhadd.s16 q8, , q10 │ │ │ │ - @ instruction: 0xf64afd01 │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + @ instruction: 0xf64afca1 │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vqdmlal.s , d0, d0[1] │ │ │ │ blx 0x114892 │ │ │ │ strbmi r0, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf10547b8 │ │ │ │ @ instruction: 0xf105034a │ │ │ │ strbmi r0, [r0], -sl, lsr #4 │ │ │ │ @ instruction: 0xf64a46bc │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ andlt r0, r3, sp, lsr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ @ instruction: 0xf1054760 │ │ │ │ @ instruction: 0xf105034a │ │ │ │ strbmi r0, [r0], -sl, lsr #4 │ │ │ │ - bicspl pc, ip, sl, asr #12 │ │ │ │ + msrpl R12_fiq, sl │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrbmi r4, [lr, #-1976] @ 0xfffff848 │ │ │ │ @ instruction: 0xf64add24 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vorr.i32 d21, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf8cd012d │ │ │ │ ldrbmi sl, [ip], -r0 │ │ │ │ vmax.s8 d20, d28, d10 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d16, d16, d0[1] │ │ │ │ andls r0, r1, r2, lsr r0 │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ ssatmi r4, #2, r1, asr #12 │ │ │ │ stmiane r2!, {r6, r9, sl, lr} │ │ │ │ mvnvc lr, #68608 @ 0x10c00 │ │ │ │ sbfxmi r4, ip, #8, #25 │ │ │ │ ldrtmi r4, [r3], -r6, lsr #5 │ │ │ │ @@ -3764,46 +3764,46 @@ │ │ │ │ stmibvs r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi r4, [lr], -sl, lsl #12 │ │ │ │ ldrdne pc, [r8], r0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf8d04604 │ │ │ │ ldmdbeq fp, {r2, r7}^ │ │ │ │ bicvc lr, r3, r1, lsl #22 │ │ │ │ - blx 0x3d0242 │ │ │ │ + blx 0xfebd0240 │ │ │ │ cmplt r0, r5, lsl #12 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r5, -r8] │ │ │ │ andcs r6, r3, #48, 16 @ 0x300000 │ │ │ │ - blx 0xfe5d0262 │ │ │ │ + blx 0xdd0262 │ │ │ │ ldrdne pc, [r4], r4 │ │ │ │ eorle r2, r0, r3, lsl #18 │ │ │ │ andsle r2, r0, r6, lsl #18 │ │ │ │ mrc 15, 0, r4, cr13, cr5, {0} │ │ │ │ ldmdbpl fp!, {r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf1696830 │ │ │ │ - teqppl r8, r7, lsl #25 @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, r7, lsr #24 @ p-variant is OBSOLETE │ │ │ │ bicsle r2, pc, r0, lsl #16 │ │ │ │ strcs r4, [r1, #-1584] @ 0xfffff9d0 │ │ │ │ - blx 0x135028e │ │ │ │ + blx 0xffb5028c │ │ │ │ svcmi 0x000de7da │ │ │ │ svcmi 0x0070ee1d │ │ │ │ @ instruction: 0xf64d6830 │ │ │ │ - vrshr.s64 d17, d24, #64 │ │ │ │ + vsubl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf1690232 │ │ │ │ - ldmdbpl fp!, {r0, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbpl fp!, {r0, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ bicle r2, sp, r0, lsl #22 │ │ │ │ svcmi 0x0006e7e6 │ │ │ │ svcmi 0x0070ee1d │ │ │ │ andcs r6, r2, #48, 16 @ 0x300000 │ │ │ │ @ instruction: 0xf1692101 │ │ │ │ - ldmdbpl fp!, {r0, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbpl fp!, {r0, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ bicle r2, r1, r0, lsl #22 │ │ │ │ svclt 0x0000e7da │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 0xfec52064 │ │ │ │ @@ -3814,15 +3814,15 @@ │ │ │ │ @ instruction: 0xf8cd6809 │ │ │ │ @ instruction: 0xf04f1424 │ │ │ │ strmi r0, [r6], -r0, lsl #2 │ │ │ │ stmdb r5, {r8, sp}^ │ │ │ │ strbmi r2, [r8], -r2, lsl #6 │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrbhi pc, [r0], #-2269 @ 0xfffff723 @ │ │ │ │ - stcl 2, cr15, [r8, #-516] @ 0xfffffdfc │ │ │ │ + stcl 2, cr15, [r8], #516 @ 0x204 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ eorvs r2, ip, r0, lsl #8 │ │ │ │ andmi pc, r0, fp, asr #17 │ │ │ │ @ instruction: 0xff7ef7ff │ │ │ │ cmple r2, r0, lsl #16 │ │ │ │ @ instruction: 0xee1d4a36 │ │ │ │ ldmpl r4, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @@ -3841,47 +3841,47 @@ │ │ │ │ ldrbmi r0, [r3], #-2058 @ 0xfffff7f6 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ strtmi lr, [r1], -r3 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ stmdavs r8!, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi sl, [sl], -r4, lsl #22 │ │ │ │ strls sl, [r0], #-2312 @ 0xfffff6f8 │ │ │ │ - cdp2 1, 12, cr15, cr10, cr9, {3} │ │ │ │ + cdp2 1, 6, cr15, cr10, cr9, {3} │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrdcs pc, [r0], -fp │ │ │ │ svceq 0x0000f1b8 │ │ │ │ ldmiblt r2!, {r0, r5, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf1694628 │ │ │ │ - andcs pc, r1, sp, asr #21 │ │ │ │ + andcs pc, r1, sp, ror #20 │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ strtcc pc, [r4], #-2269 @ 0xfffff723 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1290300 │ │ │ │ stcmi 2, cr15, [ip, #-52]! @ 0xffffffcc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r6, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf64a3000 │ │ │ │ - vmla.f d21, d16, d0[6] │ │ │ │ + vbic.i32 d21, #8 @ 0x00000008 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ strtmi lr, [r0], -r0, ror #15 │ │ │ │ bcs 0x4ddac │ │ │ │ stmdbls r8, {r1, r2, r3, r5, r7, ip, lr, pc} │ │ │ │ orrvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r3, #72, 12 @ 0x4800000 │ │ │ │ - ldc2 2, cr15, [r6, #584]! @ 0x248 │ │ │ │ + ldc2l 2, cr15, [r6, #-584] @ 0xfffffdb8 │ │ │ │ str r9, [r5, r3, lsl #20]! │ │ │ │ @ instruction: 0xf64a6834 │ │ │ │ - vorr.i32 q11, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ ldmdavs r0!, {r0, r2, r3, r5, r8}^ │ │ │ │ movwcs lr, #10581 @ 0x2955 │ │ │ │ strb r4, [r9, r0, lsr #15] │ │ │ │ - @ instruction: 0xff20f292 │ │ │ │ + mcr2 2, 6, pc, cr0, cr2, {4} @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0], #-2853 @ 0xfffff4db │ │ │ │ @@ -3899,48 +3899,48 @@ │ │ │ │ strvs lr, [r5], -sp, asr #19 │ │ │ │ ldrd r5, [r3], -r4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ mcr2 7, 3, pc, cr2, cr15, {7} @ │ │ │ │ blge 0x1b9ebc │ │ │ │ stmdbge r5, {r0, r1, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf1699400 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ blls 0x108684 │ │ │ │ stmdage r4, {r0, r1, r3, r4, r7, r8, fp, ip, sp, pc} │ │ │ │ - blx 0x17d0468 │ │ │ │ + @ instruction: 0xf9fef169 │ │ │ │ blmi 0x39becc │ │ │ │ blls 0x26df34 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmib r5, {r4, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf64a3000 │ │ │ │ - vbic.i32 q11, #12 @ 0x0000000c │ │ │ │ + vmla.f d21, d16, d0[3] │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ strtmi lr, [r0], -r3, ror #15 │ │ │ │ vqdmlsl.s16 q7, d18, d5[2] │ │ │ │ - svclt 0x0000fec9 │ │ │ │ + svclt 0x0000fe69 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x4606b090 │ │ │ │ tstcs r0, r7, lsl #26 │ │ │ │ strcs r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ blmi 0x139c7ac │ │ │ │ ldmdavs fp, {r3, r4, r8, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ vsubw.s8 q0, , d0 │ │ │ │ - stmdbge r4, {r1, r2, r3, r4, r6, sl, fp, sp, lr, pc} │ │ │ │ + stmdbge r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ff4404 │ │ │ │ stmdacs r0, {r0, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmib sp, {r0, r1, r3, r4, r5, r6, r8, ip, lr, pc}^ │ │ │ │ cdp 14, 1, cr12, cr13, cr2, {0} │ │ │ │ stmdbmi r5, {r4, r5, r6, r8, r9, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf8dd4603 │ │ │ │ @@ -3957,23 +3957,23 @@ │ │ │ │ andeq lr, r2, #117760 @ 0x1cc00 │ │ │ │ uqasxmi fp, r4, r8 │ │ │ │ ldmib sp, {r1, r4, r5, sp, lr, pc}^ │ │ │ │ blge 0x947a0 │ │ │ │ @ instruction: 0xf8cda906 │ │ │ │ ldrmi r8, [r4], #-0 │ │ │ │ strls sl, [r5], #-2565 @ 0xfffff5fb │ │ │ │ - stc2l 1, cr15, [r2, #420]! @ 0x1a4 │ │ │ │ + stc2 1, cr15, [r2, #420] @ 0x1a4 │ │ │ │ @ instruction: 0x4641b130 │ │ │ │ svccc 0x00014630 │ │ │ │ stc2l 7, cr15, [r0, #1020]! @ 0x3fc │ │ │ │ ldcle 15, cr2, [r3, #-0] │ │ │ │ ldrdls lr, [r5, -sp] │ │ │ │ strtmi r2, [r8], -r0, lsr #6 │ │ │ │ vmlsl.s16 q2, d2, d2[1] │ │ │ │ - @ instruction: 0xf1c9fcf1 │ │ │ │ + @ instruction: 0xf1c9fc91 │ │ │ │ ldmib sp, {r5, r9}^ │ │ │ │ @ instruction: 0xf04fae02 │ │ │ │ bl 0x656fcc │ │ │ │ @ instruction: 0xf14e000a │ │ │ │ @ instruction: 0xf5100100 │ │ │ │ @ instruction: 0xf1416480 │ │ │ │ vcgt.u32 d16, d15, d0 │ │ │ │ @@ -3984,97 +3984,97 @@ │ │ │ │ sasxmi fp, r4, r8 │ │ │ │ cmplt r4, #25165824 @ 0x1800000 │ │ │ │ ldrdge pc, [ip], -r6 @ │ │ │ │ andeq lr, r9, #5120 @ 0x1400 │ │ │ │ strls r4, [r0], -r3, lsr #12 │ │ │ │ stmdacs r0, {r4, r6, r7, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf64ad0c1 │ │ │ │ - vorr.i32 q11, #8 @ 0x00000008 │ │ │ │ + vaddw.s8 , q8, d24 │ │ │ │ ldmdavs r4!, {r0, r2, r3, r5, r8} │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0x47a06870 │ │ │ │ @ instruction: 0xf169a804 │ │ │ │ - @ instruction: 0x2001f9b1 │ │ │ │ + andcs pc, r1, r1, asr r9 @ │ │ │ │ ldmdavs sl, {r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r0, fp, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462087f0 │ │ │ │ vqdmlsl.s16 q7, d18, d4[3] │ │ │ │ - @ instruction: 0xf64afe23 │ │ │ │ - vmla.f d22, d16, d0[5] │ │ │ │ + @ instruction: 0xf64afdc3 │ │ │ │ + vbic.i32 d22, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vshr.s64 q11, q12, #64 │ │ │ │ + vmla.i d22, d0, d0[2] │ │ │ │ blmi 0x114110 │ │ │ │ addsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ - mrc2 2, 1, pc, cr8, cr13, {2} │ │ │ │ + ldc2l 2, cr15, [r8, #372] @ 0x174 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - eorseq sp, r2, r4, asr #19 │ │ │ │ + eorseq sp, r2, r4, lsl r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb0 │ │ │ │ cdpge 6, 0, cr4, cr7, cr4, {0} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ eorcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ ldmdavs fp, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ vsubw.s8 q0, , d0 │ │ │ │ - stmdbge r6, {r2, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ + stmdbge r6, {r2, r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ff6505 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ blls 0x548580 │ │ │ │ ldmdale r5!, {r0, r1, r2, r3, r4, r8, r9, fp, sp} │ │ │ │ ldrtmi r6, [r2], -r5, ror #21 │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ cdpmi 4, 2, cr9, cr0, cr0, {0} │ │ │ │ cdp 7, 1, cr4, cr13, cr8, {5} │ │ │ │ stmdals r6, {r4, r5, r6, r8, r9, sl, fp, ip, lr} │ │ │ │ stmdbge r5, {r2, r4, r9, fp, sp, pc} │ │ │ │ movwls r5, #2419 @ 0x973 │ │ │ │ @ instruction: 0xf169ab02 │ │ │ │ - ldmiblt r8, {r0, r1, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r1, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf169a806 │ │ │ │ - andcs pc, r1, r1, asr r9 @ │ │ │ │ + strdcs pc, [r1], -r1 │ │ │ │ ldmdavs sl, {r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r0, r6, lsl r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf64a5972 │ │ │ │ - vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ + vmla.f d22, d0, d0[7] │ │ │ │ @ instruction: 0xf102012d │ │ │ │ eorcc r0, sl, #671088641 @ 0x28000001 │ │ │ │ ldrdpl lr, [r0], -r4 │ │ │ │ ldrb r4, [pc, r8, lsr #15] │ │ │ │ strb r4, [r1, r8, lsr #12]! │ │ │ │ - ldc2 2, cr15, [r8, #584]! @ 0x248 │ │ │ │ - mvnvs pc, sl, asr #12 │ │ │ │ + ldc2l 2, cr15, [r8, #-584] @ 0xfffffdb8 │ │ │ │ + teqpvs r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvc pc, r4, sl, asr #12 │ │ │ │ + subsvs pc, r4, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ vhsub.s16 , , │ │ │ │ - svclt 0x0000fdcd │ │ │ │ + svclt 0x0000fd6d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr #32 │ │ │ │ - ldrsbteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsr #18 │ │ │ │ ldrlt r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf64c4602 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vaddw.s8 q9, q0, d4 │ │ │ │ ldmib r3, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ strtmi r4, [r3], -r0 │ │ │ │ blmi 0x1522d4 │ │ │ │ svclt 0x00004718 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6b36c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -4106,70 +4106,70 @@ │ │ │ │ svceq 0x0040f8cc │ │ │ │ adclt r4, sl, r5, lsr fp │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ adccs r2, r0, #0, 2 │ │ │ │ strbtmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0x9329681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bl 0x50bf8 │ │ │ │ + b 0xfe850bf8 │ │ │ │ @ instruction: 0xf0004668 │ │ │ │ @ instruction: 0x4642f999 │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ msrne SPSR_c, #68, 4 @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ movwls r9, #46849 @ 0xb701 │ │ │ │ movtne pc, #21060 @ 0x5244 @ │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ movwls r9, #54544 @ 0xd510 │ │ │ │ ldrls r2, [r2, #-769] @ 0xfffffcff │ │ │ │ @ instruction: 0xf88d9306 │ │ │ │ movwcs r3, #124 @ 0x7c │ │ │ │ subshi pc, r0, sp, asr #17 │ │ │ │ tstls r3, #-2080374784 @ 0x84000000 │ │ │ │ - bicsvc pc, r1, #78643200 @ 0x4b00000 │ │ │ │ + tstpvc r1, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ msreq CPSR_sxc, #192, 4 │ │ │ │ @ instruction: 0xf7ff9300 │ │ │ │ ldmiblt r8!, {r0, r1, r2, r3, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ cmnlt fp, #14336 @ 0x3800 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf64ad01a │ │ │ │ - vsubhn.i16 d23, q0, q14 │ │ │ │ + vmvn.i32 q11, #201326592 @ 0x0c000000 │ │ │ │ and r0, r3, sp, lsr #12 │ │ │ │ bl 0xfee252e8 │ │ │ │ andsle r0, r1, r4, lsl #16 │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - blx 0x1450cae │ │ │ │ + blx 0xffc50cac │ │ │ │ tstcs r0, lr, lsl #22 │ │ │ │ strtmi r4, [r8], -sl, ror #12 │ │ │ │ @ instruction: 0x46394798 │ │ │ │ andcs r4, sl, r4, lsl #12 │ │ │ │ - stc2 2, cr15, [r2, #452] @ 0x1c4 │ │ │ │ + stc2 2, cr15, [r2, #-452]! @ 0xfffffe3c │ │ │ │ ble 0xffa5f27c │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, sl, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ bicmi pc, r1, #68, 4 @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ strb r9, [r9, lr, lsl #6] │ │ │ │ - ldc2l 2, cr15, [r0], #584 @ 0x248 │ │ │ │ + ldc2 2, cr15, [r0], {146} @ 0x92 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6b4bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r1, r8 │ │ │ │ stmdals r2, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf0c56880 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r5, ip, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -4178,47 +4178,47 @@ │ │ │ │ svceq 0x0030f8cc │ │ │ │ adclt r4, sp, sp, lsr fp │ │ │ │ strmi r2, [r0], r0, lsl #14 │ │ │ │ ldmdavs fp, {r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f932b │ │ │ │ ldmdavs r5, {r8, r9}^ │ │ │ │ pkhbtmi r4, r9, r4, lsl #12 │ │ │ │ - @ instruction: 0xf950f0c5 │ │ │ │ + @ instruction: 0xf8f0f0c5 │ │ │ │ strmi r2, [r6], -r0, lsr #5 │ │ │ │ stmdage r2, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - b 0x1ad0d24 │ │ │ │ + b 0x2d0d24 │ │ │ │ stmdage r2, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf928f000 │ │ │ │ movwcs r9, #6691 @ 0x1a23 │ │ │ │ strhi lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ addcc pc, r4, sp, lsl #17 │ │ │ │ vqsub.s8 d20, d20, d26 │ │ │ │ vrsra.s64 d18, d17, #64 │ │ │ │ stmib sp, {r0, r8, r9}^ │ │ │ │ movwls r5, #55060 @ 0xd714 │ │ │ │ - bicsvc pc, r1, #78643200 @ 0x4b00000 │ │ │ │ + tstpvc r1, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ msreq CPSR_sxc, #192, 4 │ │ │ │ movwls r9, #9750 @ 0x2616 │ │ │ │ blls 0x44ac38 │ │ │ │ mvnslt fp, fp, lsl #7 │ │ │ │ - ldmdbvc r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmibvs r8, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ adcsmi lr, r4, #6 │ │ │ │ stmdbne r5!, {r3, r4, r5, fp, ip, lr, pc}^ │ │ │ │ strbvc lr, [r4, r7, asr #22]! │ │ │ │ andsle r1, r2, r6, lsr fp │ │ │ │ tstcs r1, sl, asr #12 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ vabdl.s16 , d2, d0 │ │ │ │ - blls 0x452e8c │ │ │ │ + blls 0x452d0c │ │ │ │ ldrtmi sl, [r9], -r2, lsl #20 │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ strmi r4, [r4], -r1, asr #12 │ │ │ │ vhadd.s d18, d1, d10 │ │ │ │ - stccs 12, cr15, [r0], {245} @ 0xf5 │ │ │ │ + stccs 12, cr15, [r0], {149} @ 0x95 │ │ │ │ blmi 0x5caf2c │ │ │ │ blls 0xaee404 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1230300 │ │ │ │ andcs fp, r0, sp, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -4230,103 +4230,103 @@ │ │ │ │ strtmi lr, [sl], -r7, asr #15 │ │ │ │ stmdage r2, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff9600 │ │ │ │ stmdacs r0, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7ded0bd │ │ │ │ rsbcs r4, sp, #70254592 @ 0x4300000 │ │ │ │ @ instruction: 0xf64a2101 │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ vhadd.s d16, d0, d29 │ │ │ │ - ldrb pc, [r4, r9, ror #28] @ │ │ │ │ - mrrc2 2, 9, pc, r0, cr2 @ │ │ │ │ + ldrb pc, [r4, r9, lsl #28] @ │ │ │ │ + blx 0xffc50e3a │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrsbhi pc, [r0], #-130 @ 0xffffff7e @ │ │ │ │ ldrmi fp, [r4], -r5, lsl #1 │ │ │ │ strbmi r4, [r0], -r7, lsl #12 │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ - @ instruction: 0xf88cf218 │ │ │ │ + @ instruction: 0xf82cf218 │ │ │ │ strmi r9, [r2], r0, lsl #8 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ strbmi r6, [r3], -r5, ror #21 │ │ │ │ sbfxmi r4, r2, #12, #9 │ │ │ │ @ instruction: 0xf1b8bbb8 │ │ │ │ stcle 15, cr0, [r6, #-0] │ │ │ │ ldrbcc pc, [pc, r8, lsl #2]! @ │ │ │ │ - subvc pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + addsvs pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ ldrbcc pc, [pc, #266]! @ 0x1454a @ │ │ │ │ @ instruction: 0xf1ca4457 │ │ │ │ @ instruction: 0xf6450901 │ │ │ │ - vbic.i16 d23, #2048 @ 0x0800 │ │ │ │ + vqdmlsl.s q11, d16, d8 │ │ │ │ @ instruction: 0xf8cd0b31 │ │ │ │ strbmi sl, [r2], ip │ │ │ │ bl 0x265e98 │ │ │ │ ldrtmi r0, [r2], -r5, lsl #6 │ │ │ │ ldrbeq r4, [fp], r1, asr #12 │ │ │ │ ldmib r4, {r1, r8, ip, lr, pc}^ │ │ │ │ ldrmi r3, [r8, r0] │ │ │ │ svccs 0x0001f815 │ │ │ │ stmdavs r3!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ ldrmi r6, [r8, r0, ror #16] │ │ │ │ strhle r4, [lr, #45]! @ 0x2d │ │ │ │ @ instruction: 0xf8dd46d0 │ │ │ │ ldrbmi sl, [r0], -ip │ │ │ │ - @ instruction: 0xf8bef218 │ │ │ │ + @ instruction: 0xf85ef218 │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r4, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf64a3000 │ │ │ │ - vmla.f d23, d0, d0[3] │ │ │ │ + vsra.s64 d22, d12, #64 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ vmin.s16 q2, q4, q0 │ │ │ │ - strbmi pc, [r0], -r9, lsr #17 @ │ │ │ │ + strbmi pc, [r0], -r9, asr #16 @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - msrvc SPSR_s, #77594624 @ 0x4a00000 │ │ │ │ + @ instruction: 0x63b4f64a │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ svclt 0x0000e792 │ │ │ │ - msrvc SPSR_fs, #77594624 @ 0x4a00000 │ │ │ │ + @ instruction: 0x63bcf64a │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ svclt 0x0000e78c │ │ │ │ ldrlt r4, [r0], #-1684 @ 0xfffff96c │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ - tstpeq r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvc (UNDEF: 100), r3 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrdmi lr, [r0], -ip │ │ │ │ @ instruction: 0xf85d46a4 │ │ │ │ strbmi r4, [r0, -r4, lsl #22]! │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ stmdacs r5, {r4, r5, sl, ip, sp, pc} │ │ │ │ andle r9, r9, r2, lsl #24 │ │ │ │ @ instruction: 0xf64a4684 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.f d22, d16, d0[1] │ │ │ │ strbtmi r0, [r2], -sp, lsr #2 │ │ │ │ ldrdcc lr, [r0], -r4 │ │ │ │ @ instruction: 0x4718bc30 │ │ │ │ ldrdpl lr, [r0], -r4 │ │ │ │ - orrvc pc, r8, sl, asr #12 │ │ │ │ + bicsvs pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldclt 6, cr4, [r0], #-688 @ 0xfffffd50 │ │ │ │ svclt 0x00004760 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6b734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ smlatbcs r0, r0, r2, r2 │ │ │ │ - ldmdb r8, {r0, r7, r9, ip, sp, lr, pc}^ │ │ │ │ + ldm r8!, {r0, r7, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f2104 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ vhsub.s8 d16, d4, d1 │ │ │ │ vrsra.s64 q10, , #64 │ │ │ │ @ instruction: 0xf8c40301 │ │ │ │ stmib r4, {r2, r7}^ │ │ │ │ @@ -4338,15 +4338,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ adccs r4, r0, #13631488 @ 0xd00000 │ │ │ │ smlabbcs r0, r3, r0, fp │ │ │ │ - ldmdb r0!, {r0, r7, r9, ip, sp, lr, pc} │ │ │ │ + ldm r0, {r0, r7, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04f2304 │ │ │ │ stmib r4, {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8c43323 │ │ │ │ movwcs r2, #8324 @ 0x2084 │ │ │ │ addspl pc, r8, r4, asr #17 │ │ │ │ rscsmi pc, r9, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @@ -4362,45 +4362,45 @@ │ │ │ │ stmibvs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ andle r2, r9, r2, lsl #22 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strbvc pc, [r4], #1610 @ 0x64a @ │ │ │ │ + ldrvc pc, [r4], #-1610 @ 0xfffff9b6 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnne pc, #80740352 @ 0x4d00000 │ │ │ │ + teqpne ip, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x71acf64a │ │ │ │ + mvnsvs pc, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r2, r0, r3, asr #4 │ │ │ │ vshl.s32 d9, d0, d6 │ │ │ │ - svclt 0x0000fa11 │ │ │ │ + svclt 0x0000f9b1 │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00ecf8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ blmi 0x43ee40 │ │ │ │ ldmdavs fp, {r0, r2, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ @ instruction: 0xf8520300 │ │ │ │ andls r1, r0, #4, 22 @ 0x1000 │ │ │ │ - @ instruction: 0xf8f2f222 │ │ │ │ + @ instruction: 0xf892f222 │ │ │ │ blmi 0x2ae7c4 │ │ │ │ ldmdavs sl, {r6, r8, r9, fp, ip} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r2, r9, lsl #2 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s16 q2, q8, #2 │ │ │ │ - svclt 0x0000fb13 │ │ │ │ + svclt 0x0000fab3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vorr.i32 q10, #2048 @ 0x00000800 │ │ │ │ ldmdavs ip, {r0, r2, r4, r7, r8, r9} │ │ │ │ @@ -4411,15 +4411,15 @@ │ │ │ │ @ instruction: 0x46204632 │ │ │ │ stmdavc r3, {r3, r7, r8, r9, sl, lr} │ │ │ │ rscsle r2, r5, r0, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - rscspl pc, r4, ip, asr #12 │ │ │ │ + subpl pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcc lr, [r2], #-2512 @ 0xfffff630 │ │ │ │ @@ -4823,28 +4823,28 @@ │ │ │ │ blx 0x8d558c │ │ │ │ sbcsmi pc, r3, r5, lsl #10 │ │ │ │ stmib r0, {r0, r1, r2, r3, r4, r8, r9, lr}^ │ │ │ │ bvc 0x12b2120 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ usaxmi sl, r4, r5 │ │ │ │ andcs lr, r0, r7, lsl r7 │ │ │ │ - tstpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + msrne SPSR_, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d5, d0 │ │ │ │ - @ instruction: 0xf64afe7b │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vaddl.s8 q8, d0, d8 │ │ │ │ + @ instruction: 0xf64afe1b │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x94e04 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xffbef25c │ │ │ │ - eorseq sp, r2, r8, lsr #20 │ │ │ │ + @ instruction: 0xff5ef25c │ │ │ │ + eorseq sp, r2, r8, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6bf64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe8 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ blx 0x100f80 │ │ │ │ @ instruction: 0xf013f30e │ │ │ │ @@ -4875,39 +4875,39 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1bebd30 │ │ │ │ svclt 0x00010f01 │ │ │ │ andcs r6, r0, #68 @ 0x44 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ rscle r2, lr, r2, lsl #6 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x5952b0 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d5, d0 │ │ │ │ - mrcvc 14, 0, APSR_nzcv, cr3, cr7, {0} │ │ │ │ + mrcvc 13, 0, APSR_nzcv, cr3, cr7, {5} │ │ │ │ ldmvs r1, {r0, r1, r3, r5, r7, r8, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ stmib r0, {r0, r6, sp, lr}^ │ │ │ │ ldrb r2, [sl, r2, lsl #6] │ │ │ │ - eorseq pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + addvc pc, r8, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d9 │ │ │ │ vqsub.s32 d1, d21, d27 │ │ │ │ - vmla.f32 , , │ │ │ │ - vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ + @ instruction: 0xf64afd9f │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xa66cc │ │ │ │ adcsne pc, r5, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r0, #148]! @ 0x94 │ │ │ │ - eorseq sp, r2, r0, asr #20 │ │ │ │ + ldc2 2, cr15, [r0, #148] @ 0x94 │ │ │ │ + mlaseq r2, r0, r9, sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldcmi 0, cr11, [sp], #572 @ 0x23c │ │ │ │ @ instruction: 0xf04f0bc6 │ │ │ │ stmdavs r4!, {sl, fp} │ │ │ │ @@ -5321,21 +5321,21 @@ │ │ │ │ svclt 0x0098608b │ │ │ │ strmi lr, [r2, #-2497] @ 0xfffff63f │ │ │ │ blcs 0x3c0e8 │ │ │ │ bvc 0xfe549628 │ │ │ │ strbeq pc, [r0], -r6, asr #32 @ │ │ │ │ stccs 6, cr4, [r0], {32} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr6, cr15, {1} │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andeq pc, r8, fp, asr #4 │ │ │ │ + subsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bac │ │ │ │ vhsub.s16 , q14, q6 │ │ │ │ - stmdavc sp, {r0, r1, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavc sp, {r0, r1, r2, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ movwmi lr, #46495 @ 0xb59f │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ ldr r4, [r8, fp, lsl #12] │ │ │ │ b 0xfe0dd930 │ │ │ │ strmi r0, [lr], ip, lsl #16 │ │ │ │ @ instruction: 0xf88d4546 │ │ │ │ @@ -5498,15 +5498,15 @@ │ │ │ │ b 0x1053bbc │ │ │ │ blx 0x557c0 │ │ │ │ @ instruction: 0xf04ff108 │ │ │ │ tstls sl, r8, lsl #18 │ │ │ │ @ instruction: 0xf1c8900b │ │ │ │ tstls r9, r7, lsr #2 │ │ │ │ bllt 0xfe9d37ac │ │ │ │ - eorseq sp, r2, r8, lsr #20 │ │ │ │ + eorseq sp, r2, r8, ror r9 │ │ │ │ @ instruction: 0xf087fab7 │ │ │ │ @ instruction: 0xf1c02403 │ │ │ │ @ instruction: 0xf1000e00 │ │ │ │ blx 0x1d8844 │ │ │ │ @ instruction: 0xf88df000 │ │ │ │ blx 0x9e580c │ │ │ │ b 0x1055008 │ │ │ │ @@ -5525,89 +5525,89 @@ │ │ │ │ streq fp, [r4], -r0, ror #2 │ │ │ │ movweq pc, #832 @ 0x340 @ │ │ │ │ ldrbtmi pc, [lr], #4 @ │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi ip, #192, 18 @ 0x300000 │ │ │ │ blvc 0x144f09c │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbeq pc, r8, fp, asr #4 │ │ │ │ + adcsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #66560 @ 0x10400 │ │ │ │ - blx 0x14521a4 │ │ │ │ + @ instruction: 0xf9f0f25c │ │ │ │ strmi pc, [r0], #68 @ 0x44 │ │ │ │ @ instruction: 0xf1bee60e │ │ │ │ andle r0, r8, r6, lsl #30 │ │ │ │ svceq 0x0005f1be │ │ │ │ ldrbtmi sp, [r4], -r7, lsl #3 │ │ │ │ @ instruction: 0x2c04a908 │ │ │ │ vsubhn.i32 d14, , │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ addmi r0, fp, #-2147483646 @ 0x80000002 │ │ │ │ addmi fp, r5, #8, 30 │ │ │ │ addmi sp, r5, #4 │ │ │ │ @ instruction: 0xf4ff418b │ │ │ │ @ instruction: 0xe750af5c │ │ │ │ @ instruction: 0xf4bf4566 │ │ │ │ smlsld sl, ip, r8, pc @ │ │ │ │ - addseq pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + rscvc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d27 │ │ │ │ vqsub.s32 d2, d5, d6 │ │ │ │ - vtst.8 , , │ │ │ │ - vsubl.s8 q8, d16, d28 │ │ │ │ + @ instruction: 0xf64af871 │ │ │ │ + vrshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x9271c8 │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xf8c2f225 │ │ │ │ + @ instruction: 0xf862f225 │ │ │ │ @ instruction: 0xf43f2c01 │ │ │ │ andcs sl, r0, r9, asr fp │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1e │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xf8b4f225 │ │ │ │ - rsbseq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + @ instruction: 0xf854f225 │ │ │ │ + sbcvc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x55e12c │ │ │ │ - @ instruction: 0xf8a6f225 │ │ │ │ - strbeq pc, [r0], #587 @ 0x24b @ │ │ │ │ + @ instruction: 0xf846f225 │ │ │ │ + ldreq pc, [r0], #-587 @ 0xfffffdb5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #17408 @ 0x4400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf898f225 │ │ │ │ + @ instruction: 0xf838f225 │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf64a0332 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf88af225 │ │ │ │ + @ instruction: 0xf82af225 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x195de0 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xf880f225 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ - eorseq sp, r2, r4, ror #20 │ │ │ │ - eorseq sp, r2, r0, asr #20 │ │ │ │ - eorseq sp, r2, r8, lsl #21 │ │ │ │ - eorseq sp, r2, r4, ror sl │ │ │ │ + @ instruction: 0xf820f225 │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ + ldrhteq sp, [r2], -r4 │ │ │ │ + mlaseq r2, r0, r9, sp │ │ │ │ + ldrsbteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r4, asr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldcmi 0, cr11, [ip], #572 @ 0x23c │ │ │ │ strcs r0, [r0], -r7, asr #31 │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ @@ -6015,20 +6015,20 @@ │ │ │ │ andcs fp, r0, r4, lsl #31 │ │ │ │ stmdals r3, {r3, r6, r7, sp, lr} │ │ │ │ subsle r2, r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf0457a94 │ │ │ │ strtmi r0, [r3], -r0, asr #10 │ │ │ │ @ instruction: 0xf43f2c00 │ │ │ │ @ instruction: 0xf64aae80 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vaddl.s8 q8, d0, d8 │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0xfeb16088 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - mrc2 2, 3, pc, cr12, cr11, {2} │ │ │ │ + mrc2 2, 0, pc, cr12, cr11, {2} │ │ │ │ str r7, [r9, #2120]! @ 0x848 │ │ │ │ @ instruction: 0xf04f430b │ │ │ │ svclt 0x00140100 │ │ │ │ strmi r2, [fp], -r1, lsl #6 │ │ │ │ @ instruction: 0x2105e79c │ │ │ │ stmdaeq ip, {r0, r1, r7, r9, fp, sp, lr, pc} │ │ │ │ strbmi r4, [r7, #-1678] @ 0xfffff972 │ │ │ │ @@ -6191,15 +6191,15 @@ │ │ │ │ tstpls sl, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ cmppeq r5, pc, rrx @ p-variant is OBSOLETE │ │ │ │ streq lr, [r9], #-2628 @ 0xfffff5bc │ │ │ │ smlatbeq r8, r1, fp, lr │ │ │ │ stmdbeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ tstls r9, fp, lsl #8 │ │ │ │ bllt 0xfec94280 │ │ │ │ - eorseq sp, r2, r8, lsr #20 │ │ │ │ + eorseq sp, r2, r8, ror r9 │ │ │ │ vst3.32 @ instruction: 0xf485fab5 │ │ │ │ @ instruction: 0xf1c42603 │ │ │ │ @ instruction: 0xf1040c00 │ │ │ │ blx 0x159b18 │ │ │ │ @ instruction: 0xf88df404 │ │ │ │ blx 0x96e2e0 │ │ │ │ b 0x11552d4 │ │ │ │ @@ -6219,89 +6219,89 @@ │ │ │ │ streq fp, [r4], -r0, ror #2 │ │ │ │ movweq pc, #832 @ 0x340 @ │ │ │ │ ldrbtmi pc, [lr], #4 @ │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi ip, #192, 18 @ 0x300000 │ │ │ │ blvc 0x144fb80 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbeq pc, r8, fp, asr #4 │ │ │ │ + adcsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #66560 @ 0x10400 │ │ │ │ - stc2l 2, cr15, [r4], #364 @ 0x16c │ │ │ │ + stc2 2, cr15, [r4], {91} @ 0x5b │ │ │ │ strmi pc, [r0], #68 @ 0x44 │ │ │ │ @ instruction: 0xf1bee611 │ │ │ │ andle r0, r8, r6, lsl #30 │ │ │ │ svceq 0x0005f1be │ │ │ │ ldrbtmi sp, [r6], -r3, lsl #3 │ │ │ │ @ instruction: 0x2e04a908 │ │ │ │ vsubhn.i32 d14, q0, q2 │ │ │ │ - ldmib sp, {r0, r1, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r4, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, lr}^ │ │ │ │ addmi r0, fp, #-2147483646 @ 0x80000002 │ │ │ │ addmi fp, r4, #8, 30 │ │ │ │ addmi sp, r4, #4 │ │ │ │ @ instruction: 0xf4ff418b │ │ │ │ smlsld sl, ip, r8, pc @ │ │ │ │ @ instruction: 0xf67f45bc │ │ │ │ smlsld sl, r8, r4, pc @ │ │ │ │ - addseq pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + rscvc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d27 │ │ │ │ vqsub.s32 d2, d4, d6 │ │ │ │ - vqdmulh.s , , │ │ │ │ - vsubl.s8 q8, d16, d28 │ │ │ │ + @ instruction: 0xf64afb05 │ │ │ │ + vrshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x927ca0 │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ - blx 0x15d2c1a │ │ │ │ + blx 0xffdd2c18 │ │ │ │ @ instruction: 0xf43f2e01 │ │ │ │ andcs sl, r0, r2, ror #22 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1e │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - blx 0x1252c36 │ │ │ │ - rsbseq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + blx 0xffa52c34 │ │ │ │ + sbcvc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x55ec04 │ │ │ │ - blx 0xed2c52 │ │ │ │ - strbeq pc, [r0], #587 @ 0x24b @ │ │ │ │ + blx 0xff6d2c50 │ │ │ │ + ldreq pc, [r0], #-587 @ 0xfffffdb5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #17408 @ 0x4400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xb52c6e │ │ │ │ + blx 0xff352c6c │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf64a0332 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0x7d2c8a │ │ │ │ + blx 0xfefd2c88 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x1968b8 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0x552c9e │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ - eorseq sp, r2, r4, ror #20 │ │ │ │ - eorseq sp, r2, r0, asr #20 │ │ │ │ - eorseq sp, r2, r8, lsl #21 │ │ │ │ - eorseq sp, r2, r4, ror sl │ │ │ │ + blx 0xfed52c9c │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ + ldrhteq sp, [r2], -r4 │ │ │ │ + mlaseq r2, r0, r9, sp │ │ │ │ + ldrsbteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r4, asr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [lr], -pc, lsl #1 │ │ │ │ strcs r4, [r0, #-2500] @ 0xfffff63c │ │ │ │ strdls r0, [r6], -r7 │ │ │ │ @@ -6722,21 +6722,21 @@ │ │ │ │ ldrcs r8, [r0, #-473] @ 0xfffffe27 │ │ │ │ stmdbls r3, {r9, sp} │ │ │ │ subsle r2, lr, r0, lsl #18 │ │ │ │ @ instruction: 0xf0457aa0 │ │ │ │ strmi r0, [r1], -r0, asr #14 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr9, cr15, {1} │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andeq pc, r8, fp, asr #4 │ │ │ │ + subsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4ba9 │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - ldmdavc lr, {r0, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdavc lr, {r0, r2, r4, r7, fp, ip, sp, lr, pc}^ │ │ │ │ tstmi r3, #160, 10 @ 0x28000000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ @ instruction: 0xe7a24613 │ │ │ │ b 0xfe31f714 │ │ │ │ ldrmi r0, [sl], -lr, lsl #24 │ │ │ │ @ instruction: 0xf88d4567 │ │ │ │ @@ -6896,15 +6896,15 @@ │ │ │ │ bicsle r2, sp, r5, lsl #18 │ │ │ │ @ instruction: 0xf0002a05 │ │ │ │ @ instruction: 0xf0158092 │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47fab04 │ │ │ │ strbt sl, [r4], -sl, lsl #30 │ │ │ │ ldrbt r2, [lr], r0, lsl #14 │ │ │ │ - eorseq sp, r2, r8, lsr #20 │ │ │ │ + eorseq sp, r2, r8, ror r9 │ │ │ │ @ instruction: 0xf083fab3 │ │ │ │ blx 0xfecc51e0 │ │ │ │ eorcc pc, r0, r2, lsl #1 │ │ │ │ stmdaeq r0!, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ blx 0xa6fac │ │ │ │ b 0x1114dc4 │ │ │ │ @ instruction: 0xf1c00308 │ │ │ │ @@ -6946,94 +6946,94 @@ │ │ │ │ movweq pc, #832 @ 0x340 @ │ │ │ │ mvnsmi pc, r1 │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi r9, #3244032 @ 0x318000 │ │ │ │ andeq pc, r0, r0, asr #6 │ │ │ │ blvc 0x185065c │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbeq pc, r8, fp, asr #4 │ │ │ │ + adcsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #71680 @ 0x11800 │ │ │ │ - @ instruction: 0xff36f25a │ │ │ │ + mrc2 2, 6, pc, cr6, cr10, {2} │ │ │ │ andeq pc, r1, #12, 2 │ │ │ │ b 0x10999b8 │ │ │ │ b 0x13eb7ac │ │ │ │ @ instruction: 0x609a2ede │ │ │ │ and pc, ip, r3, asr #17 │ │ │ │ @ instruction: 0xf041e61b │ │ │ │ strb r4, [r6, #384]! @ 0x180 │ │ │ │ - @ instruction: 0xff04f28f │ │ │ │ + cdp2 2, 10, cr15, cr4, cr15, {4} │ │ │ │ andle r2, r6, r6, lsl #20 │ │ │ │ @ instruction: 0xf47f2a05 │ │ │ │ ldrmi sl, [r1], -r8, ror #30 │ │ │ │ bcs 0x141ab8 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r6, r7, r8, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, sp, lr}^ │ │ │ │ addmi r5, r3, #10 │ │ │ │ adcmi fp, lr, #8, 30 │ │ │ │ adcmi sp, lr, #4 │ │ │ │ @ instruction: 0xf4ff4183 │ │ │ │ @ instruction: 0xe731af3d │ │ │ │ @ instruction: 0xf67f45be │ │ │ │ @ instruction: 0xe72daf39 │ │ │ │ - rsbseq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + sbcvc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0xadf71c │ │ │ │ - stc2 2, cr15, [lr, #140]! @ 0x8c │ │ │ │ - strbeq pc, [r0], #587 @ 0x24b @ │ │ │ │ + stc2l 2, cr15, [lr, #-140] @ 0xffffff74 │ │ │ │ + ldreq pc, [r0], #-587 @ 0xfffffdb5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #38912 @ 0x9800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - stc2 2, cr15, [r0, #140]! @ 0x8c │ │ │ │ - addseq pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + stc2l 2, cr15, [r0, #-140] @ 0xffffff74 │ │ │ │ + rscvc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d13 │ │ │ │ vqsub.s32 d2, d3, d6 │ │ │ │ - vmla.f32 d31, d27, d1 │ │ │ │ - vsubl.s8 q8, d16, d28 │ │ │ │ + @ instruction: 0xf64afd31 │ │ │ │ + vrshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ vpadd.i32 d4, d3, d5 │ │ │ │ - stmdbcs r1, {r0, r1, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbcs r1, {r0, r1, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ blge 0x294030 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x4973f4 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d3, d0 │ │ │ │ - andcs pc, r0, r5, ror sp @ │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + andcs pc, r0, r5, lsl sp @ │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #13312 @ 0x3400 │ │ │ │ vhadd.s32 d9, d3, d0 │ │ │ │ - andcs pc, r0, fp, ror #26 │ │ │ │ - tstpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + andcs pc, r0, fp, lsl #26 │ │ │ │ + msrne SPSR_, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d3, d0 │ │ │ │ - svclt 0x0000fd5d │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ - eorseq sp, r2, r4, ror #20 │ │ │ │ - eorseq sp, r2, r8, lsl #21 │ │ │ │ - eorseq sp, r2, r0, asr #20 │ │ │ │ - eorseq sp, r2, r4, ror sl │ │ │ │ + svclt 0x0000fcfd │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ + ldrhteq sp, [r2], -r4 │ │ │ │ + ldrsbteq sp, [r2], -r8 │ │ │ │ + mlaseq r2, r0, r9, sp │ │ │ │ + eorseq sp, r2, r4, asr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldcmi 0, cr11, [lr], #572 @ 0x23c │ │ │ │ strcs r0, [r0, #-3014] @ 0xfffff43a │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ @@ -7443,20 +7443,20 @@ │ │ │ │ cdpeq 15, 1, cr11, cr11, cr4, {4} │ │ │ │ blls 0xef82c │ │ │ │ subsle r2, r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf0457a94 │ │ │ │ strtmi r0, [r0], -r0, asr #6 │ │ │ │ @ instruction: 0xf43f2c00 │ │ │ │ @ instruction: 0xf64aae80 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vaddl.s8 q8, d0, d8 │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0xfeb176d8 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x1553f96 │ │ │ │ + blx 0xffd53f94 │ │ │ │ mulgt r1, r1, r8 │ │ │ │ movwmi lr, #46505 @ 0xb5a9 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ ldr r4, [fp, fp, lsl #12] │ │ │ │ submi r2, r3, r5, lsl #2 │ │ │ │ addsmi r4, lr, #12, 12 @ 0xc00000 │ │ │ │ @@ -7619,15 +7619,15 @@ │ │ │ │ cmppeq r5, pc, rrx @ p-variant is OBSOLETE │ │ │ │ vmlseq.f32 s28, s18, s28 │ │ │ │ smlatbeq r8, r1, fp, lr │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf04f9109 │ │ │ │ @ instruction: 0xf7ff0e08 │ │ │ │ svclt 0x0000bbad │ │ │ │ - eorseq sp, r2, r8, lsr #20 │ │ │ │ + eorseq sp, r2, r8, ror r9 │ │ │ │ @ instruction: 0xf087fab7 │ │ │ │ submi r2, r4, #12582912 @ 0xc00000 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr0, {0} │ │ │ │ @ instruction: 0xf000fa07 │ │ │ │ andspl pc, r0, sp, lsl #17 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r7 │ │ │ │ andls r4, r7, r0, lsr #6 │ │ │ │ @@ -7646,88 +7646,88 @@ │ │ │ │ streq fp, [r3], -r0, ror #2 │ │ │ │ andeq pc, r0, #64, 6 │ │ │ │ mvnsmi pc, #3 │ │ │ │ rsbsmi pc, pc, #34 @ 0x22 │ │ │ │ tstmi r3, #192, 18 @ 0x300000 │ │ │ │ blvc 0x14511d4 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbeq pc, r8, fp, asr #4 │ │ │ │ + adcsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #64, 22 @ 0x10000 │ │ │ │ - @ instruction: 0xf9bef25a │ │ │ │ + @ instruction: 0xf95ef25a │ │ │ │ orrmi pc, r0, #67 @ 0x43 │ │ │ │ stccs 6, cr14, [r6], {19} │ │ │ │ stccs 0, cr13, [r5], {7} │ │ │ │ strtmi sp, [r5], -r7, lsl #3 │ │ │ │ @ instruction: 0x2c04a908 │ │ │ │ vsubhn.i16 d14, , q4 │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, lr, pc}^ │ │ │ │ addmi r7, fp, #-2147483646 @ 0x80000002 │ │ │ │ ldrmi fp, [ip, #3848]! @ 0xf08 │ │ │ │ ldrmi sp, [ip, #4]! │ │ │ │ @ instruction: 0xf4ff418b │ │ │ │ @ instruction: 0xe751af5d │ │ │ │ @ instruction: 0xf67f42b0 │ │ │ │ smlsld sl, sp, r9, pc @ │ │ │ │ - addseq pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + rscvc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d27 │ │ │ │ - vqsub.s32 d2, d3, d6 │ │ │ │ - vadd.i8 , , │ │ │ │ - vsubl.s8 q8, d16, d28 │ │ │ │ + vqsub.s32 d2, d2, d6 │ │ │ │ + @ instruction: 0xf64affe1 │ │ │ │ + vrshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x929388 │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xf832f223 │ │ │ │ + @ instruction: 0xffd2f222 │ │ │ │ @ instruction: 0xf43f2d01 │ │ │ │ andcs sl, r0, r3, ror #22 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1e │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xf824f223 │ │ │ │ - rsbseq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + @ instruction: 0xffc4f222 │ │ │ │ + sbcvc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x56024c │ │ │ │ - @ instruction: 0xf816f223 │ │ │ │ - strbeq pc, [r0], #587 @ 0x24b @ │ │ │ │ + @ instruction: 0xffb6f222 │ │ │ │ + ldreq pc, [r0], #-587 @ 0xfffffdb5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #17408 @ 0x4400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf808f223 │ │ │ │ + @ instruction: 0xffa8f222 │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf64a0332 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xfffaf222 │ │ │ │ + @ instruction: 0xff9af222 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x197f00 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xfff0f222 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ - eorseq sp, r2, r4, ror #20 │ │ │ │ - eorseq sp, r2, r0, asr #20 │ │ │ │ - eorseq sp, r2, r8, lsl #21 │ │ │ │ - eorseq sp, r2, r4, ror sl │ │ │ │ + @ instruction: 0xff90f222 │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ + ldrhteq sp, [r2], -r4 │ │ │ │ + mlaseq r2, r0, r9, sp │ │ │ │ + ldrsbteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r4, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6ec70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ addlt r4, r2, sp, lsr sl │ │ │ │ @ instruction: 0xf96ef7fd │ │ │ │ blcc 0x75b10 │ │ │ │ @@ -7781,21 +7781,21 @@ │ │ │ │ b 0x102fcd0 │ │ │ │ beq 0xff26bc4c │ │ │ │ smlabteq r2, r4, r9, lr │ │ │ │ andcs lr, r0, #45875200 @ 0x2bc0000 │ │ │ │ addsvs pc, r0, #805306380 @ 0x3000000c │ │ │ │ msrcc SPSR_fc, #64, 4 │ │ │ │ strdcs lr, [r0], -r1 │ │ │ │ - bicseq pc, ip, fp, asr #4 │ │ │ │ + msreq R12_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ rscvs pc, sp, #64, 4 │ │ │ │ - @ instruction: 0xff62f222 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ - eorseq sp, r2, r8, asr #21 │ │ │ │ + @ instruction: 0xff02f222 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r8, lsl sl │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb6bb44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, pc, r0, ror #30 │ │ │ │ andls sl, r3, r8, lsr #18 │ │ │ │ andeq lr, ip, r1, lsl #17 │ │ │ │ @@ -8893,20 +8893,20 @@ │ │ │ │ tstmi r3, #3686400 @ 0x384000 │ │ │ │ strtmi r4, [ip], -pc, lsr #12 │ │ │ │ cdpls 4, 0, cr14, cr8, cr6, {4} │ │ │ │ @ instruction: 0x46d44691 │ │ │ │ str r9, [pc], #-517 @ 0x18cb4 │ │ │ │ mulmi sp, fp, r8 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbeq pc, r8, fp, asr #4 │ │ │ │ + adcsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #176, 22 @ 0x2c000 │ │ │ │ - @ instruction: 0xf800f259 │ │ │ │ + @ instruction: 0xffa0f258 │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ ldmib sp, {r3, ip, pc}^ │ │ │ │ andls r5, r5, r4, lsl #8 │ │ │ │ ldrb r9, [r8], #3846 @ 0xf06 │ │ │ │ b 0x13a24e8 │ │ │ │ b 0x1259cf8 │ │ │ │ ldrtmi r0, [r1], -r2, lsl #10 │ │ │ │ @@ -9002,15 +9002,15 @@ │ │ │ │ bllt 0xfeb96e54 │ │ │ │ stmdbls r4, {r3, r8, sl, fp, ip, pc} │ │ │ │ ldmib sp, {r0, r2, r3, r8, r9, lr}^ │ │ │ │ movwmi r7, #61701 @ 0xf105 │ │ │ │ strmi r2, [ip], -r0, lsl #2 │ │ │ │ tstls r5, r8, lsl #2 │ │ │ │ @ instruction: 0xf28de413 │ │ │ │ - blcs 0x1d8ab0 │ │ │ │ + blcs 0x1d8930 │ │ │ │ blcs 0x18ce94 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr15, cr15, {3} │ │ │ │ blcs 0x1432d8 │ │ │ │ @ instruction: 0xf7ff9307 │ │ │ │ ldmib sp, {r1, r4, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ ldmib sp, {r1, r4, r9, ip, lr}^ │ │ │ │ addmi r4, sl, #24, 2 │ │ │ │ @@ -9020,75 +9020,75 @@ │ │ │ │ @ instruction: 0xe621ae30 │ │ │ │ andspl lr, r4, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0x411ae9dd │ │ │ │ svclt 0x0008428a │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf67f45bc │ │ │ │ ldr sl, [r5], -r4, lsr #28 │ │ │ │ - strbeq pc, [r0], #587 @ 0x24b @ │ │ │ │ + ldreq pc, [r0], #-587 @ 0xfffffdb5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #51200 @ 0xc800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - ldc2 2, cr15, [r0, #132]! @ 0x84 │ │ │ │ + ldc2l 2, cr15, [r0, #-132] @ 0xffffff7c │ │ │ │ blcs 0x7faf4 │ │ │ │ svcge 0x002ff43e │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0xb1939c │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - vadd.f32 d31, d27, d17 │ │ │ │ - vsubl.s8 q8, d16, d28 │ │ │ │ + @ instruction: 0xf64afd41 │ │ │ │ + vrshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x96a788 │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ - ldc2 2, cr15, [r2, #132] @ 0x84 │ │ │ │ - ldrbteq pc, [ip], #-587 @ 0xfffffdb5 @ │ │ │ │ + ldc2 2, cr15, [r2, #-132]! @ 0xffffff7c │ │ │ │ + strbvc pc, [ip], #1610 @ 0x64a @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x46504b1e │ │ │ │ vshl.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d2, d1, d2 │ │ │ │ - vadd.f32 d31, d27, d3 │ │ │ │ - vrshr.s64 d16, d0, #64 │ │ │ │ + @ instruction: 0xf64afd23 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x5a0f44 │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r4, #-132]! @ 0xffffff7c │ │ │ │ + ldc2 2, cr15, [r4, #-132] @ 0xffffff7c │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x49940c │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - andcs pc, r0, r9, ror #26 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + andcs pc, r0, r9, lsl #26 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #13312 @ 0x3400 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - @ instruction: 0xf64afd5f │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vaddl.s8 q8, d0, d8 │ │ │ │ + @ instruction: 0xf64afcff │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x21903c │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - mcr2 2, 5, pc, cr2, cr8, {2} @ │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ - eorseq sp, r2, r8, lsl #21 │ │ │ │ - eorseq sp, r2, ip, lsr fp │ │ │ │ - eorseq sp, r2, r8, ror #21 │ │ │ │ - eorseq sp, r2, ip, lsl #22 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ - eorseq sp, r2, r4, lsr #22 │ │ │ │ + mcr2 2, 2, pc, cr2, cr8, {2} @ │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ + ldrsbteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, ip, lsl #21 │ │ │ │ + eorseq sp, r2, r8, lsr sl │ │ │ │ + eorseq sp, r2, ip, asr sl │ │ │ │ + eorseq sp, r2, r8, asr #20 │ │ │ │ + eorseq sp, r2, r4, ror sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ blmi 0xfeec5204 │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ vqrdmlsh.s q8, q8, d2[1] │ │ │ │ @@ -9139,15 +9139,15 @@ │ │ │ │ ldrtmi r0, [sl], -r7, lsl #6 │ │ │ │ stmdaeq r3, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmibvc r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcvc lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf04f0849 │ │ │ │ svclt 0x00380300 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff06f24e │ │ │ │ + cdp2 2, 10, cr15, cr6, cr14, {2} │ │ │ │ ldrmi r4, [r6], r6, lsl #12 │ │ │ │ blx 0xfe96a9c2 │ │ │ │ strbmi ip, [r1, #774]! @ 0x306 │ │ │ │ movwcc pc, #6917 @ 0x1b05 @ │ │ │ │ tsteq r3, r2, ror fp │ │ │ │ @ instruction: 0xf116d217 │ │ │ │ bl 0x567cb0 │ │ │ │ @@ -9161,15 +9161,15 @@ │ │ │ │ svclt 0x00284648 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ sbcshi pc, r8, r0, asr #32 │ │ │ │ bl 0xfec2aa38 │ │ │ │ ldrtmi r0, [sl], -ip │ │ │ │ tsteq r3, lr, ror #22 │ │ │ │ vcgt.s8 d18, d14, d0 │ │ │ │ - @ instruction: 0x4603fedb │ │ │ │ + @ instruction: 0x4603fe7b │ │ │ │ strmi r2, [r9], r0 │ │ │ │ blx 0xfe96ab42 │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3d3ecc │ │ │ │ ldrbmi sp, [r6, #802] @ 0x322 │ │ │ │ strmi fp, [r4, #3848] @ 0xf08 │ │ │ │ @@ -9387,21 +9387,21 @@ │ │ │ │ blcs 0x92fa8 │ │ │ │ stmdahi r2!, {r1, r4, r5, r6, ip, lr, pc} │ │ │ │ andseq pc, r9, sp, lsl #17 │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr2, {1} │ │ │ │ blcs 0x14da2c │ │ │ │ vhadd.s8 , , │ │ │ │ - vmlal.s q8, d16, d0[7] │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfeb21488 │ │ │ │ andscc pc, pc, #64, 4 │ │ │ │ - blx 0xff4d5d14 │ │ │ │ + blx 0x1cd5d14 │ │ │ │ rsble r2, r6, r0, lsl #20 │ │ │ │ bcs 0x67cac │ │ │ │ addhi pc, r2, r0, lsl #4 │ │ │ │ strle r0, [r2], #-1498 @ 0xfffffa26 │ │ │ │ @ instruction: 0xf1433d01 │ │ │ │ @ instruction: 0xf02303ff │ │ │ │ andscs r0, r0, #-67108861 @ 0xfc000003 │ │ │ │ @@ -9417,21 +9417,21 @@ │ │ │ │ beq 0x6f17fc │ │ │ │ andscs r6, r0, #139 @ 0x8b │ │ │ │ stmdals r2, {r8, r9, sp} │ │ │ │ bvc 0xfe846180 │ │ │ │ subeq pc, r0, #66 @ 0x42 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ mcrge 4, 4, pc, cr11, cr15, {1} @ │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andeq pc, r8, fp, asr #4 │ │ │ │ + subsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b8f │ │ │ │ vhsub.s16 , q12, q6 │ │ │ │ - blls 0x1584a4 │ │ │ │ + blls 0x158324 │ │ │ │ teqle ip, r1, lsl #22 │ │ │ │ andcs r7, r0, sp, asr #16 │ │ │ │ ldrbt r4, [sl], -r3, lsl #12 │ │ │ │ movweq lr, #23326 @ 0x5b1e │ │ │ │ movweq lr, #39772 @ 0x9b5c │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ strcs fp, [r1, -r8, lsr #30] │ │ │ │ @@ -9564,16 +9564,16 @@ │ │ │ │ @ instruction: 0xf04f0840 │ │ │ │ movwcs r0, #26656 @ 0x6820 │ │ │ │ movwls r2, #17157 @ 0x4305 │ │ │ │ @ instruction: 0xf88d9b04 │ │ │ │ strbt r3, [ip], #-24 @ 0xffffffe8 │ │ │ │ andeq pc, r4, #72 @ 0x48 │ │ │ │ svclt 0x0000e5ce │ │ │ │ - eorseq sp, r2, r0, asr fp │ │ │ │ - eorseq sp, r2, r8, lsr #20 │ │ │ │ + eorseq sp, r2, r0, lsr #21 │ │ │ │ + eorseq sp, r2, r8, ror r9 │ │ │ │ ldrbt r2, [r6], r0, lsl #4 │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ @ instruction: 0xf1034259 │ │ │ │ blx 0x9abd0 │ │ │ │ blx 0x8d6360 │ │ │ │ movwmi pc, #45313 @ 0xb101 @ │ │ │ │ @ instruction: 0xf06f930d │ │ │ │ @@ -9608,31 +9608,31 @@ │ │ │ │ stmdaeq r0!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ str r9, [r9, r4, lsl #6]! │ │ │ │ ldr r2, [sl, -r5, lsl #6]! │ │ │ │ blcs 0x403e4 │ │ │ │ andcs sp, r0, #176 @ 0xb0 │ │ │ │ blvc 0x19931d8 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ - vadd.f32 q13, , │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ + @ instruction: 0xf64aadc5 │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ blmi 0xe598b0 │ │ │ │ vqsub.s16 q9, q4, │ │ │ │ - @ instruction: 0xf040fa69 │ │ │ │ + @ instruction: 0xf040fa09 │ │ │ │ strb r4, [r9], r0, lsl #1 │ │ │ │ blcs 0x8041c │ │ │ │ mcrge 4, 5, pc, cr5, cr15, {1} @ │ │ │ │ stmdavc sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ blcs 0x1d2e14 │ │ │ │ blcs 0x18d838 │ │ │ │ svcge 0x0071f47f │ │ │ │ movwls sl, #18698 @ 0x490a │ │ │ │ @ instruction: 0xf28de6b3 │ │ │ │ - ldmib sp, {r0, r1, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r3, r9, lr, pc}^ │ │ │ │ addmi r5, r2, #12 │ │ │ │ strmi fp, [ip, #3848]! @ 0xf08 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr13, cr15, {1} │ │ │ │ orrmi r4, r2, ip, lsr #11 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr12, cr15, {7} │ │ │ │ blcs 0x1c0458 │ │ │ │ @@ -9643,45 +9643,45 @@ │ │ │ │ stmdbge sl, {r0, r2, r8, r9, sp} │ │ │ │ ldr r9, [r6], r4, lsl #6 │ │ │ │ blcs 0x1c0474 │ │ │ │ svcge 0x004df43f │ │ │ │ stmdbge r6, {r0, r2, r8, r9, sp} │ │ │ │ str r9, [lr], r4, lsl #6 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x699d30 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - ldrdmi pc, [r1], #-135 @ 0xffffff79 │ │ │ │ + submi pc, r1, r7, ror r8 @ │ │ │ │ andseq pc, r0, #72 @ 0x48 │ │ │ │ strtmi r0, [r8], -sp, asr #31 │ │ │ │ vrshl.s8 d30, d16, d11 │ │ │ │ - vmls.i d16, d16, d0[0] │ │ │ │ - vshl.s8 d16, d29, d11 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ + vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64a042d │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ blmi 0x459d58 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d1 │ │ │ │ - andcs pc, r0, r3, asr #17 │ │ │ │ - tstpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + andcs pc, r0, r3, ror #16 │ │ │ │ + msrne SPSR_, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - @ instruction: 0x2000f8b5 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + andcs pc, r0, r5, asr r8 @ │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #5120 @ 0x1400 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - svclt 0x0000f8ab │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ - eorseq sp, r2, r0, asr #20 │ │ │ │ - eorseq sp, r2, r8, lsl #21 │ │ │ │ - eorseq sp, r2, r4, ror sl │ │ │ │ + svclt 0x0000f84b │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ + mlaseq r2, r0, r9, sp │ │ │ │ + ldrsbteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r4, asr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ stclmi 0, cr11, [r0, #580] @ 0x244 │ │ │ │ vqrdmlsh.s q8, , d2[3] │ │ │ │ andls r5, r8, sl, lsl #14 │ │ │ │ @@ -9738,15 +9738,15 @@ │ │ │ │ movweq lr, #31601 @ 0x7b71 │ │ │ │ stmdaeq r3, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmibvc r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcvc lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf04f0849 │ │ │ │ svclt 0x00380300 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0x165632c │ │ │ │ + @ instruction: 0xf9f8f24e │ │ │ │ ldrmi r4, [r6], r6, lsl #12 │ │ │ │ blx 0xfe96b31e │ │ │ │ strbmi ip, [r1, #774]! @ 0x306 │ │ │ │ movwcc pc, #6917 @ 0x1b05 @ │ │ │ │ tsteq r3, r2, ror fp │ │ │ │ @ instruction: 0xf116d217 │ │ │ │ bl 0x56860c │ │ │ │ @@ -9760,15 +9760,15 @@ │ │ │ │ svclt 0x00284648 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ rschi pc, r0, r0, asr #32 │ │ │ │ bl 0xfec2b394 │ │ │ │ ldrtmi r0, [sl], -ip │ │ │ │ tsteq r3, lr, ror #22 │ │ │ │ vcgt.s8 d18, d14, d0 │ │ │ │ - strmi pc, [r3], -sp, lsr #20 │ │ │ │ + strmi pc, [r3], -sp, asr #19 │ │ │ │ strmi r2, [r9], r0 │ │ │ │ blx 0xfe96b49e │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3d4828 │ │ │ │ bls 0x20e6ec │ │ │ │ svclt 0x000845d6 │ │ │ │ @@ -9999,21 +9999,21 @@ │ │ │ │ addhi pc, sl, r0 │ │ │ │ @ instruction: 0xf88d8822 │ │ │ │ vst4.8 {d17-d20}, [r2 :64], r9 │ │ │ │ eorhi r4, r2, r0, lsl #5 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ blcs 0x13a018 │ │ │ │ vqadd.s8 , , q3 │ │ │ │ - vmlal.s q8, d16, d0[7] │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfece1e18 │ │ │ │ andscc pc, pc, #64, 4 │ │ │ │ - cdp2 2, 0, cr15, cr10, cr0, {1} │ │ │ │ + stc2 2, cr15, [sl, #128]! @ 0x80 │ │ │ │ rsbsle r2, ip, r0, lsl #16 │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ addshi pc, ip, r0, lsl #4 │ │ │ │ strle r0, [r5], #-1302 @ 0xfffffaea │ │ │ │ mvnsvc pc, r0, asr #4 │ │ │ │ @ instruction: 0x460a1851 │ │ │ │ stmdaeq r0, {r3, r6, r8, ip, sp, lr, pc} │ │ │ │ @@ -10033,21 +10033,21 @@ │ │ │ │ and pc, ip, r3, asr #17 │ │ │ │ andcs r2, r0, #16, 10 @ 0x4000000 │ │ │ │ orrslt r9, r9, #32768 @ 0x8000 │ │ │ │ @ instruction: 0xf0457aa0 │ │ │ │ strmi r0, [r1], -r0, asr #14 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ mcrge 4, 3, pc, cr11, cr15, {1} @ │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andeq pc, r8, fp, asr #4 │ │ │ │ + subsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b92 │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - bls 0x159b04 │ │ │ │ + bls 0x159984 │ │ │ │ cmple ip, r1, lsl #20 │ │ │ │ mulgt r1, r3, r8 │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ ldrb r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf6c72200 │ │ │ │ @ instruction: 0xf64f72e0 │ │ │ │ vsra.s64 , , #64 │ │ │ │ @@ -10183,16 +10183,16 @@ │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ tstpmi r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ andeq pc, sl, pc, ror #6 │ │ │ │ beq 0xff023d38 │ │ │ │ b 0x101b524 │ │ │ │ beq 0xff26e1e4 │ │ │ │ svclt 0x0000e53f │ │ │ │ - eorseq sp, r2, r0, asr fp │ │ │ │ - eorseq sp, r2, r8, lsr #20 │ │ │ │ + eorseq sp, r2, r0, lsr #21 │ │ │ │ + eorseq sp, r2, r8, ror r9 │ │ │ │ b 0x115aca4 │ │ │ │ sbceq r5, r0, #80, 10 @ 0x14000000 │ │ │ │ streq lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ stmdacs r0, {r5, r6, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ blvc 0xfe84e6b0 │ │ │ │ svcvc 0x0095ebb0 │ │ │ │ @ instruction: 0xf04fbf0b │ │ │ │ @@ -10252,27 +10252,27 @@ │ │ │ │ andls r0, r4, r0, lsr #16 │ │ │ │ movwcs lr, #22424 @ 0x5798 │ │ │ │ bls 0xd3de0 │ │ │ │ addsle r2, sl, r0, lsl #20 │ │ │ │ strb r2, [r5], -r0, lsl #10 │ │ │ │ stmdacs r0, {r5, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ ldclge 4, cr15, [fp, #-508]! @ 0xfffffe04 │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbeq pc, r8, fp, asr #4 │ │ │ │ + adcsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #59392 @ 0xe800 │ │ │ │ - stc2l 2, cr15, [r2, #-348]! @ 0xfffffea4 │ │ │ │ + stc2 2, cr15, [r2, #-348] @ 0xfffffea4 │ │ │ │ orrmi pc, r0, r1, asr #32 │ │ │ │ blls 0x153ca4 │ │ │ │ @ instruction: 0xf43f2b01 │ │ │ │ blge 0x1c5c10 │ │ │ │ mulgt r1, r3, r8 │ │ │ │ vabal.s8 q7, d12, d31 │ │ │ │ - blcs 0x1d96f8 │ │ │ │ + blcs 0x1d9578 │ │ │ │ blcs 0x18e244 │ │ │ │ svcge 0x0022f47f │ │ │ │ blge 0x2bee48 │ │ │ │ ldmib sp, {r0, r3, r7, r9, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r3, r9, lr, pc}^ │ │ │ │ addmi r7, r2, #12 │ │ │ │ ldrmi fp, [ip, #3848]! @ 0xf08 │ │ │ │ @@ -10287,46 +10287,46 @@ │ │ │ │ movwcs sl, #24327 @ 0x5f07 │ │ │ │ blge 0x1bee80 │ │ │ │ blcs 0x1d3c28 │ │ │ │ mcrge 4, 7, pc, cr11, cr15, {1} @ │ │ │ │ movwls r2, #17157 @ 0x4305 │ │ │ │ strbt sl, [r6], -sl, lsl #22 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x6da740 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d0, d0 │ │ │ │ - subsmi pc, r9, pc, asr #23 │ │ │ │ + subsmi pc, r9, pc, ror #22 │ │ │ │ @ instruction: 0xf0484613 │ │ │ │ b 0x13daae0 │ │ │ │ @ instruction: 0x46617cd1 │ │ │ │ vshl.s8 q15, q7, │ │ │ │ - vmls.i d16, d16, d0[0] │ │ │ │ - vshl.s8 d16, d29, d11 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ + vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64a042d │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ blmi 0x45a76c │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d0 │ │ │ │ - @ instruction: 0x2000fbb9 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + andcs pc, r0, r9, asr fp @ │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #12, 22 @ 0x3000 │ │ │ │ vhadd.s32 d9, d0, d0 │ │ │ │ - andcs pc, r0, pc, lsr #23 │ │ │ │ - tstpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + andcs pc, r0, pc, asr #22 │ │ │ │ + msrne SPSR_, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d0, d0 │ │ │ │ - svclt 0x0000fba1 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ - eorseq sp, r2, r0, asr #20 │ │ │ │ - eorseq sp, r2, r8, lsl #21 │ │ │ │ - eorseq sp, r2, r4, ror sl │ │ │ │ + svclt 0x0000fb41 │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ + mlaseq r2, r0, r9, sp │ │ │ │ + ldrsbteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r4, asr #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7150c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ b 0x13de2b4 │ │ │ │ @ instruction: 0xf3c07ed0 │ │ │ │ addlt r5, r2, r7, asr #9 │ │ │ │ vmvn.i32 q10, #-2063597568 @ 0x85000000 │ │ │ │ @@ -10428,29 +10428,29 @@ │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ ldrbeq pc, [r5], #-111 @ 0xffffff91 @ │ │ │ │ @ instruction: 0xf103425a │ │ │ │ blx 0x1bd2c │ │ │ │ blne 0xfe9570bc │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ adcsmi r4, r0, r3, lsl r3 │ │ │ │ - vaba.s8 d30, d11, d28 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ + @ instruction: 0xf64ae73c │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ blmi 0x25a580 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - andcs pc, r0, r1, lsl #24 │ │ │ │ - tstpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + andcs pc, r0, r1, lsr #23 │ │ │ │ + msrne SPSR_, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d0, d0 │ │ │ │ - svclt 0x0000faa3 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + svclt 0x0000fa43 │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb716fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcc 0x86710 │ │ │ │ ldmdale r8!, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @@ -10478,20 +10478,20 @@ │ │ │ │ stmib r0, {r2, r6, sp, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdahi fp, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs lr, r0, lr, asr #15 │ │ │ │ - bicseq pc, ip, fp, asr #4 │ │ │ │ + msreq R12_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ adccs pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x1456e14 │ │ │ │ - eorseq sp, r2, ip, asr fp │ │ │ │ + @ instruction: 0xf9f0f220 │ │ │ │ + eorseq sp, r2, ip, lsr #21 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf6cf2400 │ │ │ │ adcmi r7, r2, #-16777216 @ 0xff000000 │ │ │ │ svclt 0x00b8b083 │ │ │ │ @@ -10590,26 +10590,26 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ strb r0, [r3, r0, lsl #28] │ │ │ │ andcc lr, r2, #208, 18 @ 0x340000 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ svclt 0x00144313 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ mulcs r0, r8, r7 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ andls r6, r0, fp, lsl #5 │ │ │ │ - @ instruction: 0xf970f220 │ │ │ │ + @ instruction: 0xf910f220 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0xdac14 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d4, d16, d5 │ │ │ │ - svclt 0x0000f965 │ │ │ │ - eorseq sp, r2, r0, ror fp │ │ │ │ + svclt 0x0000f905 │ │ │ │ + eorseq sp, r2, r0, asr #21 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavc r3, {r0, r1, r7, ip, sp, pc} │ │ │ │ blcc 0x6bf98 │ │ │ │ stmdals sl, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -10664,20 +10664,20 @@ │ │ │ │ andeq lr, r4, #121856 @ 0x1dc00 │ │ │ │ strmi sp, [r8], -r3, lsl #6 │ │ │ │ @ instruction: 0x4621b29b │ │ │ │ @ instruction: 0x4628e7bc │ │ │ │ vmin.s8 d20, d1, d25 │ │ │ │ ldr r0, [r7, r1, lsl #6]! │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0xdad24 │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d0, d0 │ │ │ │ - svclt 0x0000f8dd │ │ │ │ - eorseq sp, r2, ip, lsl #23 │ │ │ │ + svclt 0x0000f87d │ │ │ │ + ldrsbteq sp, [r2], -ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ mulgt r0, r0, r8 │ │ │ │ ldrmi fp, [sp], -r2, lsl #1 │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x1a8cc │ │ │ │ @@ -10744,20 +10744,20 @@ │ │ │ │ @ instruction: 0xf0880e02 │ │ │ │ svclt 0x00180201 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ addslt r4, fp, #64, 4 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ andcs lr, r0, fp, lsl #15 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ addspl pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf83cf220 │ │ │ │ - eorseq sp, r2, r4, lsr #23 │ │ │ │ + @ instruction: 0xffdcf21f │ │ │ │ + ldrshteq sp, [r2], -r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb71bc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r7, [r4], -r3, lsl #16 │ │ │ │ ldmib sp, {r0, r8, r9, fp, ip, sp}^ │ │ │ │ svcls 0x000a6508 │ │ │ │ @@ -10802,20 +10802,20 @@ │ │ │ │ strdcs lr, [r0], -sl │ │ │ │ movweq pc, #4673 @ 0x1241 @ │ │ │ │ strb r4, [r2, r1, lsl #12]! │ │ │ │ ldr r4, [sp, r3, lsl #12]! │ │ │ │ tstcs r0, #0 │ │ │ │ ldrb r4, [ip, r1, lsl #12] │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0xdaf4c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s16 , , │ │ │ │ - svclt 0x0000ffc9 │ │ │ │ - eorseq sp, r2, r4, asr #23 │ │ │ │ + svclt 0x0000ff69 │ │ │ │ + eorseq sp, r2, r4, lsl fp │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf3c00bc5 │ │ │ │ addlt r2, r2, r4, lsl #13 │ │ │ │ andeq pc, r9, r0, asr #7 │ │ │ │ @@ -10905,22 +10905,22 @@ │ │ │ │ str r2, [r0, r2] │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xd1bc2c00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ svceq 0x0004f1bc │ │ │ │ svcge 0x0072f43f │ │ │ │ - andne pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + subseq pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d24 │ │ │ │ vqsub.s16 q3, , │ │ │ │ - bvc 0xff55a820 │ │ │ │ + bvc 0xff55a6a0 │ │ │ │ ldmdahi r0, {r2, r6, r8, r9, ip, sp, pc} │ │ │ │ tstpeq r2, sl, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0060f01a │ │ │ │ strteq pc, [r0], #-64 @ 0xffffffc0 │ │ │ │ bicsle r8, r0, r4, lsl r0 │ │ │ │ svceq 0x0003f1bc │ │ │ │ vst4.32 {d29,d31,d33,d35}, [r0 :64], r7 │ │ │ │ @@ -10967,15 +10967,15 @@ │ │ │ │ vmlseq.f32 s28, s14, s8 │ │ │ │ @ instruction: 0xf1c640b0 │ │ │ │ strbt r0, [r2], r7, lsr #12 │ │ │ │ stceq 0, cr15, [r5], {79} @ 0x4f │ │ │ │ @ instruction: 0xf041e6df │ │ │ │ andcs r0, r2, r4, lsl #2 │ │ │ │ svclt 0x0000e750 │ │ │ │ - ldrsbteq sp, [r2], -ip │ │ │ │ + eorseq sp, r2, ip, lsr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ vqrdmlsh.s q8, q8, d1[1] │ │ │ │ addlt r5, r3, r7, asr #13 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ @@ -11065,22 +11065,22 @@ │ │ │ │ str r2, [r0, r2] │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xd1bc2c00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ svceq 0x0004f1bc │ │ │ │ svcge 0x0072f43f │ │ │ │ - andne pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + subseq pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d26 │ │ │ │ vqsub.s16 q3, , │ │ │ │ - bvc 0xff55a5a0 │ │ │ │ + bvc 0xff55a420 │ │ │ │ ldmdahi r0, {r2, r6, r8, r9, ip, sp, pc} │ │ │ │ tstpeq r2, sl, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0060f01a │ │ │ │ strteq pc, [r0], #-64 @ 0xffffffc0 │ │ │ │ bicsle r8, r0, r4, lsl r0 │ │ │ │ svceq 0x0003f1bc │ │ │ │ vst4.32 {d29,d31,d33,d35}, [r0 :64], r7 │ │ │ │ @@ -11129,15 +11129,15 @@ │ │ │ │ vmlseq.f32 s28, s14, s8 │ │ │ │ @ instruction: 0xf00cfa00 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fe6dd │ │ │ │ ldrb r0, [sl], r5, lsl #24 │ │ │ │ tstpeq r4, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ strb r2, [fp, -r2] │ │ │ │ - ldrsbteq sp, [r2], -ip │ │ │ │ + eorseq sp, r2, ip, lsr #22 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svceq 0x00cdb082 │ │ │ │ strpl pc, [sl, -r1, asr #7] │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ @@ -11249,21 +11249,21 @@ │ │ │ │ stmdahi r2!, {r0, r1, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ stmdbcs r0, {r1, r5, pc} │ │ │ │ blcs 0x14f808 │ │ │ │ @ instruction: 0xf1bed0a3 │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ vrecps.f32 q13, , │ │ │ │ - vsubl.s8 , d0, d8 │ │ │ │ + vmov.i32 q8, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xe631a0 │ │ │ │ rsbsvs pc, fp, #64, 4 │ │ │ │ - mcrr2 2, 1, pc, r6, cr15 @ │ │ │ │ + blx 0xff9d7a26 │ │ │ │ movwlt r7, #2784 @ 0xae0 │ │ │ │ @ instruction: 0xf04a8823 │ │ │ │ @ instruction: 0xf01a0002 │ │ │ │ @ instruction: 0xf0430f60 │ │ │ │ eorhi r0, r2, r0, lsr #4 │ │ │ │ @ instruction: 0xf1bed1ce │ │ │ │ @ instruction: 0xf47f0f03 │ │ │ │ @@ -11311,15 +11311,15 @@ │ │ │ │ blx 0x81ceec │ │ │ │ teqpmi r9, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ strmi pc, [sp, -pc, asr #12] │ │ │ │ ldrbvc pc, [pc, pc, asr #13]! @ │ │ │ │ @ instruction: 0xe6bc1bbf │ │ │ │ andeq pc, r4, r0, asr #32 │ │ │ │ strb r2, [fp, -r2, lsl #6] │ │ │ │ - ldrsbteq sp, [r2], -ip │ │ │ │ + eorseq sp, r2, ip, lsr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf3c00bc5 │ │ │ │ addlt r1, r3, r7, asr #13 │ │ │ │ rsbseq pc, pc, r0 │ │ │ │ @@ -11409,22 +11409,22 @@ │ │ │ │ str r2, [r0, r2] │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xd1bc2c00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ svceq 0x0004f1bc │ │ │ │ svcge 0x0072f43f │ │ │ │ - andne pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + subseq pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d26 │ │ │ │ vqsub.s16 q3, , │ │ │ │ - bvc 0xff55a040 │ │ │ │ + bvc 0xff559ec0 │ │ │ │ ldmdahi r0, {r2, r6, r8, r9, ip, sp, pc} │ │ │ │ tstpeq r2, sl, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0060f01a │ │ │ │ strteq pc, [r0], #-64 @ 0xffffffc0 │ │ │ │ bicsle r8, r0, r4, lsl r0 │ │ │ │ svceq 0x0003f1bc │ │ │ │ vst4.32 {d29,d31,d33,d35}, [r0 :64], r7 │ │ │ │ @@ -11473,15 +11473,15 @@ │ │ │ │ vmlseq.f32 s28, s14, s8 │ │ │ │ @ instruction: 0xf00cfa00 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fe6dd │ │ │ │ ldrb r0, [sl], r5, lsl #24 │ │ │ │ tstpeq r4, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ strb r2, [fp, -r2] │ │ │ │ - ldrsbteq sp, [r2], -ip │ │ │ │ + eorseq sp, r2, ip, lsr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ stcge 0, cr11, [ip], {141} @ 0x8d │ │ │ │ andeq lr, pc, r4, lsl #18 │ │ │ │ @ instruction: 0xf89d4604 │ │ │ │ @@ -11639,21 +11639,21 @@ │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ stmdbcs r0, {r1, pc} │ │ │ │ svcge 0x0076f47f │ │ │ │ @ instruction: 0xf43f2b04 │ │ │ │ @ instruction: 0xf1b9af76 │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ vrecps.f32 d26, d11, d9 │ │ │ │ - vsubl.s8 , d0, d8 │ │ │ │ + vmov.i32 q8, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfe5a37b8 │ │ │ │ rsbsvs pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf93af21f │ │ │ │ + @ instruction: 0xf8daf21f │ │ │ │ bvc 0xff4c202c │ │ │ │ subsle r2, r4, r0, lsl #20 │ │ │ │ @ instruction: 0xf04b9b1a │ │ │ │ ldmdbls sl, {r1, r9, sl, fp} │ │ │ │ svceq 0x0060f01b │ │ │ │ @ instruction: 0xf043881b │ │ │ │ andhi r0, sl, r0, lsr #4 │ │ │ │ @@ -11794,15 +11794,15 @@ │ │ │ │ tstpeq r1, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ mvnsvc pc, pc, asr #13 │ │ │ │ adcmi r4, ip, r8, lsl r3 │ │ │ │ andls r1, r2, #74752 @ 0x12400 │ │ │ │ @ instruction: 0xf04ee732 │ │ │ │ movwcs r0, #11780 @ 0x2e04 │ │ │ │ svclt 0x0000e678 │ │ │ │ - eorseq sp, r2, ip, ror #23 │ │ │ │ + eorseq sp, r2, ip, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb72c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svceq 0x00c30fe8 │ │ │ │ sbcpl pc, r7, #192, 6 │ │ │ │ vaddl.u8 , d16, d3 │ │ │ │ bcs 0x1ba88 │ │ │ │ @@ -11814,15 +11814,15 @@ │ │ │ │ adcshi pc, r5, r0, asr #32 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ subvs pc, r5, ip, asr #7 │ │ │ │ streq pc, [r1], #-131 @ 0xffffff7d │ │ │ │ addne lr, r4, r0, asr #20 │ │ │ │ b 0x1409e88 │ │ │ │ @ instruction: 0xf64d0c5c │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ bl 0xdc730 │ │ │ │ @ instruction: 0xf8b30340 │ │ │ │ streq r0, [r0], #-496 @ 0xfffffe10 │ │ │ │ movwmi pc, #52128 @ 0xcba0 @ │ │ │ │ movwmi pc, #15264 @ 0x3ba0 @ │ │ │ │ movtmi pc, #451 @ 0x1c3 @ │ │ │ │ andcc pc, r0, r3, lsr #23 │ │ │ │ @@ -11933,37 +11933,37 @@ │ │ │ │ @ instruction: 0xe7111ad2 │ │ │ │ andeq r7, r0, #206848 @ 0x32800 │ │ │ │ ldmdblt sl, {r2, r3, r8, r9, fp, ip, sp, lr} │ │ │ │ svceq 0x00857b8a │ │ │ │ mulsle r0, r5, r2 │ │ │ │ sbcle r2, lr, r0, lsl #24 │ │ │ │ blcs 0x3a968 │ │ │ │ - vrhadd.s8 , , q1 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ + @ instruction: 0xf64ad1c2 │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ blmi 0x45bd04 │ │ │ │ - vqsub.s16 q9, q3, │ │ │ │ - stmdahi sl, {r0, r1, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + vqsub.s16 q9, , │ │ │ │ + stmdahi sl, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andpl pc, r0, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ stccs 0, cr8, [r0], {10} │ │ │ │ @ instruction: 0xb125d1e8 │ │ │ │ addmi pc, r0, r0, lsr #32 │ │ │ │ andpl pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf040e7b1 │ │ │ │ str r4, [lr, r0, lsl #1]! │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf64a0332 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - mrc2 2, 6, pc, cr0, cr14, {0} │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + mrc2 2, 3, pc, cr0, cr14, {0} │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ blmi 0xfee87f00 │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ vldmiavc r0, {s29-s107} │ │ │ │ @@ -12005,15 +12005,15 @@ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0363310 │ │ │ │ cmple r4, r4, lsl #6 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - blx 0xff2d8232 │ │ │ │ + blx 0x1ad8232 │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #81920 @ 0x14000 │ │ │ │ bls 0x402990 │ │ │ │ blls 0x3acdd4 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189207 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -12237,21 +12237,21 @@ │ │ │ │ @ instruction: 0xe6cb43ff │ │ │ │ blcs 0x42cf4 │ │ │ │ mrshi pc, (UNDEF: 0) @ │ │ │ │ bvc 0xfe8640f0 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr11, cr15, {1} │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andeq pc, r8, fp, asr #4 │ │ │ │ + subsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bb1 │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - bl 0x7db894 │ │ │ │ + bl 0x7db714 │ │ │ │ bl 0x141cd30 │ │ │ │ @ instruction: 0xf04f0309 │ │ │ │ svclt 0x00280301 │ │ │ │ @ instruction: 0xf0872701 │ │ │ │ strb r0, [r1, -r1, lsl #14] │ │ │ │ strcs r4, [r1, #-1555] @ 0xfffff9ed │ │ │ │ andeq pc, r8, #201326595 @ 0xc000003 │ │ │ │ @@ -12367,19 +12367,19 @@ │ │ │ │ ldr r0, [r5], -r4, lsl #6 │ │ │ │ strbt r2, [r6], r0 │ │ │ │ @ instruction: 0xf0002f01 │ │ │ │ svccs 0x00048085 │ │ │ │ @ instruction: 0xf89cbf08 │ │ │ │ @ instruction: 0xf43f2001 │ │ │ │ @ instruction: 0xf64aaee2 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0xcdc7c0 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ - blx 0xfe3d8b92 │ │ │ │ + blx 0xbd8b92 │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ subsmi r2, sp, #786432 @ 0xc0000 │ │ │ │ strteq pc, [r0], -r3, lsl #2 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ andsvc pc, r0, sp, lsl #17 │ │ │ │ @ instruction: 0xf505fa22 │ │ │ │ movwls r4, #29483 @ 0x732b │ │ │ │ @@ -12387,74 +12387,74 @@ │ │ │ │ blne 0xfe6ec604 │ │ │ │ strcs r9, [r8], -r6, lsl #4 │ │ │ │ ldrb r9, [r7], #773 @ 0x305 │ │ │ │ strcs r2, [r5, -r0, lsr #12] │ │ │ │ andcs lr, r5, fp, asr #14 │ │ │ │ blvc 0x18d6128 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ - vrecps.f32 d26, d11, d6 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ + @ instruction: 0xf64aaf16 │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ blmi 0x75c41c │ │ │ │ vqsub.s16 q9, , │ │ │ │ - @ instruction: 0xf041fcb3 │ │ │ │ + @ instruction: 0xf041fc53 │ │ │ │ ldrt r4, [r1], r0, lsl #3 │ │ │ │ andle r2, r6, r6, lsl #16 │ │ │ │ @ instruction: 0xd1a42805 │ │ │ │ stceq 1, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ vsubhn.i16 d14, q13, q12 │ │ │ │ - ldmib sp, {r0, r2, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ addsmi r1, r3, #-1610612736 @ 0xa0000000 │ │ │ │ addmi fp, sp, #8, 30 │ │ │ │ addmi sp, sp, #8 │ │ │ │ movwle r4, #29075 @ 0x7193 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ @ instruction: 0xf47f2f06 │ │ │ │ @ instruction: 0xe77cae97 │ │ │ │ ldmle r7!, {r1, r2, r5, r6, r7, r8, sl, lr}^ │ │ │ │ stceq 1, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ @ instruction: 0xf47f2806 │ │ │ │ ldrb sl, [r4, -pc, lsl #29]! │ │ │ │ - strbeq pc, [r0], #587 @ 0x24b @ │ │ │ │ + ldreq pc, [r0], #-587 @ 0xfffffdb5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #5120 @ 0x1400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xc58c4e │ │ │ │ - eorseq sp, r2, r8, lsr #20 │ │ │ │ - eorseq sp, r2, r0, asr #20 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ - eorseq sp, r2, r8, lsl #21 │ │ │ │ - eorne pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + blx 0xff458c4c │ │ │ │ + eorseq sp, r2, r8, ror r9 │ │ │ │ + mlaseq r2, r0, r9, sp │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ + ldrsbteq sp, [r2], -r8 │ │ │ │ + rsbseq pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x424d50 │ │ │ │ - blx 0x6d8c7a │ │ │ │ + blx 0xfeed8c78 │ │ │ │ mulcs r1, ip, r8 │ │ │ │ @ instruction: 0x4618e596 │ │ │ │ andcs lr, r0, sl, lsl r7 │ │ │ │ - tstpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + msrne SPSR_, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d14, d0 │ │ │ │ - andcs pc, r0, r7, lsl #22 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + andcs pc, r0, r7, lsr #21 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #3072 @ 0xc00 │ │ │ │ vhadd.s16 d9, d14, d0 │ │ │ │ - svclt 0x0000fafd │ │ │ │ - eorseq sp, r2, r0, lsl #26 │ │ │ │ - eorseq sp, r2, r4, ror sl │ │ │ │ + svclt 0x0000fa9d │ │ │ │ + eorseq sp, r2, r0, asr ip │ │ │ │ + eorseq sp, r2, r4, asr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldcmi 0, cr11, [fp, #596]! @ 0x254 │ │ │ │ vldmiavc r1, {s29-s107} │ │ │ │ strpl pc, [sl], -r1, asr #7 │ │ │ │ @@ -12502,15 +12502,15 @@ │ │ │ │ tstcc r0, #3358720 @ 0x334000 │ │ │ │ movweq pc, #16438 @ 0x4036 @ │ │ │ │ ldmib sp, {r0, r2, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ stmdbge lr, {r1, r3, r8, r9, sp} │ │ │ │ stmib sp, {r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1332306 │ │ │ │ - ldmib sp, {r0, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r5, {r4, r9, ip, sp} │ │ │ │ blls 0x26d178 │ │ │ │ ldrmi r9, [r9], #-2575 @ 0xfffff5f1 │ │ │ │ @ instruction: 0xf1019b0e │ │ │ │ andls r0, r7, #1 │ │ │ │ @ instruction: 0xf043bf18 │ │ │ │ andls r0, r5, r1, lsl #6 │ │ │ │ @@ -12750,21 +12750,21 @@ │ │ │ │ stcls 6, cr14, [r3, #-708] @ 0xfffffd3c │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ strcs r8, [r0], -lr, lsl #2 │ │ │ │ @ instruction: 0xf0467aa0 │ │ │ │ strmi r0, [r1], -r0, asr #14 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ mcrge 4, 5, pc, cr5, cr15, {1} @ │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andeq pc, r8, fp, asr #4 │ │ │ │ + subsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bb4 │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - bl 0x75b090 │ │ │ │ + bl 0x75af10 │ │ │ │ bl 0x179cd2c │ │ │ │ @ instruction: 0xf04f0109 │ │ │ │ svclt 0x00280101 │ │ │ │ @ instruction: 0xf0872701 │ │ │ │ ldr r0, [r4, -r1, lsl #14]! │ │ │ │ movwcs r4, #5637 @ 0x1605 │ │ │ │ smlabteq fp, r3, r3, pc @ │ │ │ │ @@ -12886,19 +12886,19 @@ │ │ │ │ andeq pc, r4, r6, asr #32 │ │ │ │ @ instruction: 0x2700e5f7 │ │ │ │ svccs 0x0001e6c8 │ │ │ │ addhi pc, sl, r0 │ │ │ │ svclt 0x00082f04 │ │ │ │ @ instruction: 0xf43f7852 │ │ │ │ @ instruction: 0xf64aaec5 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0xc1cfdc │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ - @ instruction: 0xff80f21d │ │ │ │ + @ instruction: 0xff20f21d │ │ │ │ @ instruction: 0xf685fab5 │ │ │ │ blx 0xfec4af90 │ │ │ │ strtcc pc, [r0], -r0, lsl #13 │ │ │ │ streq pc, [r0, -r6, lsr #3]! │ │ │ │ blx 0x2ce1c │ │ │ │ teqpmi sp, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ streq pc, [r0, -r6, asr #3]! │ │ │ │ @@ -12911,71 +12911,71 @@ │ │ │ │ @ instruction: 0xf88d9507 │ │ │ │ andls r7, r5, r0, lsl r0 │ │ │ │ @ instruction: 0x2105e49c │ │ │ │ @ instruction: 0x2620e73c │ │ │ │ strb r2, [r0, r5, lsl #14] │ │ │ │ blcs 0x3b90c │ │ │ │ mrcge 4, 7, APSR_nzcv, cr4, cr15, {3} │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbeq pc, r8, fp, asr #4 │ │ │ │ + adcsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #21504 @ 0x5400 │ │ │ │ - @ instruction: 0xf89cf255 │ │ │ │ + @ instruction: 0xf83cf255 │ │ │ │ orrmi pc, r0, r1, asr #32 │ │ │ │ stmdbcs r6, {r0, r2, r3, r7, r9, sl, sp, lr, pc} │ │ │ │ stmdbcs r5, {r1, r2, ip, lr, pc} │ │ │ │ svcge 0x0066f47f │ │ │ │ str sl, [r4], r8, lsl #20 │ │ │ │ - @ instruction: 0xf86ef28a │ │ │ │ + @ instruction: 0xf80ef28a │ │ │ │ movwpl lr, #27101 @ 0x69dd │ │ │ │ andeq lr, sl, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, r7, r5, lsl #5 │ │ │ │ orrsmi r4, r3, r5, lsl #5 │ │ │ │ bge 0x2513e4 │ │ │ │ @ instruction: 0xf47f2906 │ │ │ │ @ instruction: 0xe73eae74 │ │ │ │ ldmible r8!, {r1, r2, r5, r6, r7, r8, sl, lr}^ │ │ │ │ svccs 0x0006aa04 │ │ │ │ mcrge 4, 3, pc, cr13, cr15, {3} @ │ │ │ │ svclt 0x0000e737 │ │ │ │ - eorseq sp, r2, r8, lsr #20 │ │ │ │ - eorseq sp, r2, r0, asr #20 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ - strbeq pc, [r0], #587 @ 0x24b @ │ │ │ │ + eorseq sp, r2, r8, ror r9 │ │ │ │ + mlaseq r2, r0, r9, sp │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ + ldreq pc, [r0], #-587 @ 0xfffffdb5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #22528 @ 0x5800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xff14f21d │ │ │ │ - eorne pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + mrc2 2, 5, pc, cr4, cr13, {0} │ │ │ │ + rsbseq pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x3e5578 │ │ │ │ - @ instruction: 0xff06f21d │ │ │ │ + mcr2 2, 5, pc, cr6, cr13, {0} @ │ │ │ │ ldrb r7, [r4, #-2130]! @ 0xfffff7ae │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x2dd0ec │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - mrc2 2, 7, pc, cr10, cr13, {0} │ │ │ │ + mrc2 2, 4, pc, cr10, cr13, {0} │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf64a0332 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - mcr2 2, 7, pc, cr12, cr13, {0} @ │ │ │ │ - eorseq sp, r2, r8, lsl #21 │ │ │ │ - eorseq sp, r2, r0, lsl #26 │ │ │ │ - eorseq sp, r2, r4, ror sl │ │ │ │ + mcr2 2, 4, pc, cr12, cr13, {0} @ │ │ │ │ + ldrsbteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r0, asr ip │ │ │ │ + eorseq sp, r2, r4, asr #19 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmibmi r0, {r0, r1, r3, r9, sl, lr}^ │ │ │ │ strmi fp, [r7], -sl, lsl #1 │ │ │ │ @ instruction: 0xf3c30fdc │ │ │ │ @@ -12999,15 +12999,15 @@ │ │ │ │ @ instruction: 0xf00580f2 │ │ │ │ vsubl.u8 q8, d3, d1 │ │ │ │ @ instruction: 0xf0826145 │ │ │ │ b 0x105ccdc │ │ │ │ ldmdblt sl, {r7, r8, ip} │ │ │ │ b 0x11deedc │ │ │ │ ldmdaeq fp, {r0, r1, r6, r7, r8, r9, sl, ip, sp, lr}^ │ │ │ │ - andscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + rsbne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8b2a904 │ │ │ │ @ instruction: 0x463a41f0 │ │ │ │ blx 0xfe91dd8e │ │ │ │ blx 0xfe94cd0e │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ @@ -13018,27 +13018,27 @@ │ │ │ │ @ instruction: 0x4c0cfba0 │ │ │ │ mcrrmi 1, 12, pc, r0, cr12 @ │ │ │ │ stmdagt r0, {r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ bl 0x746d3c │ │ │ │ strls r0, [r0], #-1036 @ 0xfffffbf4 │ │ │ │ stmdaeq r8, {r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - blx 0xff859202 │ │ │ │ + blx 0xfe059202 │ │ │ │ ldmib sp, {r1, r8, fp, sp, pc}^ │ │ │ │ stmdage r6, {r2, r8, r9, sp} │ │ │ │ stmdami r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xff659212 │ │ │ │ + blx 0x1e59212 │ │ │ │ @ instruction: 0xf04f9b02 │ │ │ │ stmdbge r4, {r6, r9, lr} │ │ │ │ movwls r4, #603 @ 0x25b │ │ │ │ stmdage r6, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ movweq lr, #15202 @ 0x3b62 │ │ │ │ ldmib sp, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf1332304 │ │ │ │ - ldmib sp, {r0, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ stmdacc r2, {r2, r8, r9} │ │ │ │ mvnscc pc, #-1073741808 @ 0xc0000010 │ │ │ │ b 0x101f670 │ │ │ │ beq 0x16f1080 │ │ │ │ @ instruction: 0xf1431c41 │ │ │ │ blx 0x5fd7e │ │ │ │ blx 0xfe89958e │ │ │ │ @@ -13177,55 +13177,55 @@ │ │ │ │ mulsle r8, r5, r2 │ │ │ │ blvc 0x858618 │ │ │ │ blvc 0xd85d4 │ │ │ │ blvc 0x1585d8 │ │ │ │ blvc 0x1d85dc │ │ │ │ addsle r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0x2c007b74 │ │ │ │ - vrhadd.s8 d29, d27, d6 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ + @ instruction: 0xf64ad186 │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ blmi 0x61d078 │ │ │ │ vqsub.s16 q9, q2, │ │ │ │ - ldc 14, cr15, [pc, #532] @ 0x1d1e0 │ │ │ │ + ldc 14, cr15, [pc, #148] @ 0x1d060 │ │ │ │ ldmdahi r2!, {r2, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ andpl pc, r0, #1107296256 @ 0x42000000 │ │ │ │ blvc 0xd860c │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ blvc 0x158614 │ │ │ │ stc 0, cr8, [sp, #200] @ 0xc8 │ │ │ │ stmdacs r0, {r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xb125d1e0 │ │ │ │ orrmi pc, r0, #35 @ 0x23 │ │ │ │ movwpl pc, #67 @ 0x43 @ │ │ │ │ @ instruction: 0xf043e76f │ │ │ │ strb r4, [ip, -r0, lsl #7]! │ │ │ │ - cdp2 2, 4, cr15, cr8, cr9, {4} │ │ │ │ + stc2l 2, cr15, [r8, #548]! @ 0x224 │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf64a0332 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - stc2 2, cr15, [ip, #-116] @ 0xffffff8c │ │ │ │ + stc2 2, cr15, [ip], #116 @ 0x74 │ │ │ │ ... │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb74230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - strbeq pc, [r0], #587 @ 0x24b @ │ │ │ │ + ldreq pc, [r0], #-587 @ 0xfffffdb5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #2048 @ 0x800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - ldc2l 2, cr15, [r0], #116 @ 0x74 │ │ │ │ - eorseq sp, r2, r8, lsl #21 │ │ │ │ + ldc2 2, cr15, [r0], {29} │ │ │ │ + ldrsbteq sp, [r2], -r8 │ │ │ │ mrcvc 4, 2, fp, cr5, cr0, {3} │ │ │ │ stmdbvc sp, {r0, r2, r4, r8, ip, sp, pc} │ │ │ │ strne pc, [r0, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0x4601e9d0 │ │ │ │ mvnslt r6, r3, asr #17 │ │ │ │ adcmi r6, ip, #13959168 @ 0xd50000 │ │ │ │ tstcs r2, r2, lsr #20 │ │ │ │ @@ -13474,21 +13474,21 @@ │ │ │ │ vst2.8 {d24-d25}, [r3 :128], r3 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ stmdbcs r4, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ svcge 0x007bf43f │ │ │ │ @ instruction: 0xf43f2e04 │ │ │ │ vceq.f32 q13, , q8 │ │ │ │ - vsubl.s8 , d0, d8 │ │ │ │ + vmov.i32 q8, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xbe546c │ │ │ │ rsbsvs pc, fp, #64, 4 │ │ │ │ - blx 0xff859ce8 │ │ │ │ + blx 0xfe059ce8 │ │ │ │ @ instruction: 0xf681fab1 │ │ │ │ blx 0xfec4b8c0 │ │ │ │ strtcc pc, [r0], -r0, lsl #13 │ │ │ │ streq pc, [r1, -r7, lsl #1] │ │ │ │ @ instruction: 0xf5a740b1 │ │ │ │ @ instruction: 0xf1a6537f │ │ │ │ blcc 0xfdf110 │ │ │ │ @@ -13521,21 +13521,21 @@ │ │ │ │ stmdahi r3!, {r0, r2, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf4432e01 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ ldr sp, [lr, -r4, lsr #3] │ │ │ │ tstcs r2, r2, lsl #22 │ │ │ │ streq pc, [r4, -r3, asr #32] │ │ │ │ andcs lr, r0, pc, lsr #14 │ │ │ │ - bicseq pc, ip, fp, asr #4 │ │ │ │ + msreq R12_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andvc pc, ip, #64, 4 │ │ │ │ - blx 0xfe1d9d9c │ │ │ │ - eorseq sp, r2, ip, ror #23 │ │ │ │ - eorseq sp, r2, ip, lsl #26 │ │ │ │ + blx 0x9d9d9c │ │ │ │ + eorseq sp, r2, ip, lsr fp │ │ │ │ + eorseq sp, r2, ip, asr ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ stmibmi ip, {r0, r1, r5, r7, ip, sp, pc}^ │ │ │ │ andcs r4, r0, r3, lsl #13 │ │ │ │ @ instruction: 0x91216809 │ │ │ │ @@ -13695,15 +13695,15 @@ │ │ │ │ @ instruction: 0xf0400f60 │ │ │ │ strbeq r8, [r6], r0, lsl #13 │ │ │ │ andhi pc, ip, #64, 2 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrhi pc, [lr], -r0, asr #32 │ │ │ │ @ instruction: 0xf0012b04 │ │ │ │ eorcs r8, r8, #137 @ 0x89 │ │ │ │ - tstpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + msrne SPSR_, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0051f89d │ │ │ │ movwcc pc, #23298 @ 0x5b02 @ │ │ │ │ msrcc CPSR_s, #13828096 @ 0xd30000 │ │ │ │ tst fp, r3, lsl #6 │ │ │ │ b 0x1401838 │ │ │ │ stmib sp, {r3, r4, r6, r7, fp, ip, sp}^ │ │ │ │ @@ -13830,22 +13830,22 @@ │ │ │ │ svceq 0x0005f1bc │ │ │ │ ldrhi pc, [r8, #64]! @ 0x40 │ │ │ │ @ instruction: 0xf0012b05 │ │ │ │ @ instruction: 0xf8dd8103 │ │ │ │ ldmib r8, {r2, r3, pc}^ │ │ │ │ @ instruction: 0xf8984202 │ │ │ │ strtmi r0, [r1], -r1 │ │ │ │ - tstpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + msrne SPSR_, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0422428 │ │ │ │ blx 0x12e1fe │ │ │ │ @ instruction: 0xf9b33305 │ │ │ │ strt r3, [sl], r4, lsr #6 │ │ │ │ @ instruction: 0xf64d2228 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf8980332 │ │ │ │ blx 0x9da1a │ │ │ │ @ instruction: 0xf8d33305 │ │ │ │ movwls r3, #13092 @ 0x3324 │ │ │ │ mulcs r4, sl, r8 │ │ │ │ @ instruction: 0xf9bd2100 │ │ │ │ bicsmi r3, r2, #12 │ │ │ │ @@ -13912,15 +13912,15 @@ │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r6 │ │ │ │ tsteq r9, r1, asr #20 │ │ │ │ @ instruction: 0x432140fe │ │ │ │ @ instruction: 0x7018e9dd │ │ │ │ ldmda lr, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrne lr, [ip], -sp, asr #19 │ │ │ │ eorcs lr, r8, #40632320 @ 0x26c0000 │ │ │ │ - cdpcs 6, 1, cr15, cr0, cr13, {2} │ │ │ │ + cdpne 6, 6, cr15, cr0, cr13, {2} │ │ │ │ cdpeq 2, 3, cr15, cr2, cr0, {6} │ │ │ │ ldrdmi pc, [r8], -r8 │ │ │ │ movwne lr, #18904 @ 0x49d8 │ │ │ │ and pc, r5, #2048 @ 0x800 │ │ │ │ muleq r1, r8, r8 │ │ │ │ @ instruction: 0xf8d8430b │ │ │ │ svclt 0x0018300c │ │ │ │ @@ -14660,21 +14660,21 @@ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf04fac38 │ │ │ │ @ instruction: 0xf89a0810 │ │ │ │ @ instruction: 0xf048100a │ │ │ │ strmi r0, [sl], -r0, asr #16 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ stcge 4, cr15, [sp], #-252 @ 0xffffff04 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andeq pc, r8, fp, asr #4 │ │ │ │ + subsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bca │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - blcs 0x5d2ac │ │ │ │ + blcs 0x5d12c │ │ │ │ mvnhi pc, r0 │ │ │ │ blcs 0x45340 │ │ │ │ @ instruction: 0xf04fd1e1 │ │ │ │ movwcs r0, #6168 @ 0x1818 │ │ │ │ pkhbtmi lr, lr, r5, lsl #8 │ │ │ │ @ instruction: 0x463946b0 │ │ │ │ @ instruction: 0xf7ff463e │ │ │ │ @@ -14841,20 +14841,20 @@ │ │ │ │ stcls 0, cr0, [r5], {1} │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ svclt 0x00184333 │ │ │ │ andeq pc, r1, r0, asr #32 │ │ │ │ str r0, [r9], #1984 @ 0x7c0 │ │ │ │ mulmi sp, sl, r8 │ │ │ │ orrsle r2, fp, r0, lsl #24 │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbeq pc, r8, fp, asr #4 │ │ │ │ + adcsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #22528 @ 0x5800 │ │ │ │ - @ instruction: 0xf982f253 │ │ │ │ + @ instruction: 0xf922f253 │ │ │ │ stmiane r4!, {r3, r8, r9, fp, ip, pc}^ │ │ │ │ bl 0x13455fc │ │ │ │ ldrb r0, [r7], -r3, lsl #24 │ │ │ │ @ instruction: 0xf04f990e │ │ │ │ blls 0xe0a34 │ │ │ │ @ instruction: 0xf7ff460a │ │ │ │ @ instruction: 0xf04fbaaa │ │ │ │ @@ -14867,16 +14867,16 @@ │ │ │ │ smusdeq r0, r2, r1 │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ movwcs r3, #4873 @ 0x1309 │ │ │ │ bllt 0xffbdca1c │ │ │ │ - eorseq sp, r2, r8, lsr #20 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + eorseq sp, r2, r8, ror r9 │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ msrne CPSR_, #216, 16 @ 0xd80000 │ │ │ │ strmi r9, [fp], #-3332 @ 0xfffff2fc │ │ │ │ tsteq r9, r4, lsl #20 │ │ │ │ vmlaeq.f32 s28, s12, s10 │ │ │ │ tsteq lr, r1, asr sl │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf43f0808 │ │ │ │ @@ -14952,33 +14952,33 @@ │ │ │ │ @ instruction: 0xf7fe4280 │ │ │ │ bls 0x14e870 │ │ │ │ @ instruction: 0xf04f431a │ │ │ │ svclt 0x00140300 │ │ │ │ ldrmi r2, [pc], -r1, lsl #14 │ │ │ │ movwls r4, #17944 @ 0x4618 │ │ │ │ stmdblt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ - bicseq pc, ip, fp, asr #4 │ │ │ │ + msreq R12_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d16, d3 │ │ │ │ andls r7, r0, ip, lsl #4 │ │ │ │ - @ instruction: 0xff56f21b │ │ │ │ + mrc2 2, 7, pc, cr6, cr11, {0} │ │ │ │ eorle r2, fp, r6, lsl #22 │ │ │ │ @ instruction: 0xf47f2b05 │ │ │ │ strmi sl, [r8], r9, ror #25 │ │ │ │ svclt 0x0025f7fe │ │ │ │ b 0x144fac │ │ │ │ eorsmi r0, r1, r9, lsl #6 │ │ │ │ @ instruction: 0xf43f430b │ │ │ │ @ instruction: 0x9707aeb2 │ │ │ │ blcs 0x457c0 │ │ │ │ mcrge 4, 7, pc, cr1, cr15, {1} @ │ │ │ │ blcs 0x6d7c8 │ │ │ │ movwcs sp, #6231 @ 0x1857 │ │ │ │ ldrb r9, [ip, #-783] @ 0xfffffcf1 │ │ │ │ - @ instruction: 0xf868f288 │ │ │ │ + @ instruction: 0xf808f288 │ │ │ │ @ instruction: 0x4000f8ba │ │ │ │ b 0x1060d6c │ │ │ │ ldmdaeq r2, {r1, r6, r7, r8, ip, sp, lr}^ │ │ │ │ ldreq pc, [r8], #-68 @ 0xffffffbc │ │ │ │ muleq r1, r8, r8 │ │ │ │ andmi pc, r0, #66 @ 0x42 │ │ │ │ msrmi CPSR_, #29360128 @ 0x1c00000 │ │ │ │ @@ -15028,79 +15028,79 @@ │ │ │ │ blx 0x8dfd0c │ │ │ │ blx 0x91b498 │ │ │ │ blls 0x21bca4 │ │ │ │ ldr r4, [r1, #-801] @ 0xfffffcdf │ │ │ │ strcs r2, [r1], -r0, lsl #2 │ │ │ │ tstls r3, sl, lsl #12 │ │ │ │ bllt 0x19cca0 │ │ │ │ - adceq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + rscsvc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0xd67518 │ │ │ │ - mrc2 2, 5, pc, cr10, cr11, {0} │ │ │ │ - strbeq pc, [r0], #587 @ 0x24b @ │ │ │ │ + mrc2 2, 2, pc, cr10, cr11, {0} │ │ │ │ + ldreq pc, [r0], #-587 @ 0xfffffdb5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #48, 22 @ 0xc000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - mcr2 2, 5, pc, cr12, cr11, {0} @ │ │ │ │ - rsbseq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + mcr2 2, 2, pc, cr12, cr11, {0} @ │ │ │ │ + sbcvc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x9e753c │ │ │ │ - mrc2 2, 4, pc, cr14, cr11, {0} │ │ │ │ - addseq pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + mrc2 2, 1, pc, cr14, cr11, {0} │ │ │ │ + rscvc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d16 │ │ │ │ vqsub.s16 d2, d11, d6 │ │ │ │ - andcs pc, r0, pc, lsl #29 │ │ │ │ - tstpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + andcs pc, r0, pc, lsr #28 │ │ │ │ + msrne SPSR_, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d11, d0 │ │ │ │ - andcs pc, r0, r1, lsl #29 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + andcs pc, r0, r1, lsr #28 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b16 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - mrc2 2, 3, pc, cr6, cr11, {0} │ │ │ │ + mrc2 2, 0, pc, cr6, cr11, {0} │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x49f208 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - mcr2 2, 3, pc, cr12, cr11, {0} @ │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + mcr2 2, 0, pc, cr12, cr11, {0} @ │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andeq pc, r8, fp, asr #4 │ │ │ │ + subsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0c │ │ │ │ vhsub.s16 , q9, q6 │ │ │ │ - andcs pc, r0, pc, lsr #31 │ │ │ │ - bicseq pc, ip, fp, asr #4 │ │ │ │ + andcs pc, r0, pc, asr #30 │ │ │ │ + msreq R12_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r8, lsl #22 │ │ │ │ subsvc pc, r3, #64, 4 │ │ │ │ - mrc2 2, 2, pc, cr4, cr11, {0} │ │ │ │ - eorseq sp, r2, ip, lsl #26 │ │ │ │ - eorseq sp, r2, r8, ror #21 │ │ │ │ - eorseq sp, r2, r8, lsl #21 │ │ │ │ - eorseq sp, r2, ip, lsl #22 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ - eorseq sp, r2, r4, lsr #22 │ │ │ │ - eorseq sp, r2, r0, lsr #27 │ │ │ │ + ldc2l 2, cr15, [r4, #108]! @ 0x6c │ │ │ │ + eorseq sp, r2, ip, asr ip │ │ │ │ + eorseq sp, r2, r8, lsr sl │ │ │ │ + ldrsbteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, ip, asr sl │ │ │ │ + eorseq sp, r2, r8, asr #20 │ │ │ │ + eorseq sp, r2, r4, ror sl │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ cdpvc 6, 5, cr4, cr5, cr12, {4} │ │ │ │ tstlt r5, r3, lsl #1 │ │ │ │ @ instruction: 0xf3c5790d │ │ │ │ ldmib r0, {r8, sl, ip}^ │ │ │ │ ldmib r0, {r0, r9, sl, ip, sp, lr}^ │ │ │ │ stmdbvs r3, {r0, r1, sl, ip}^ │ │ │ │ @@ -15327,21 +15327,21 @@ │ │ │ │ movwcs r2, #21254 @ 0x5306 │ │ │ │ ldrb r7, [r6, r3] │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ tstmi sl, #195 @ 0xc3 │ │ │ │ movwcs fp, #20232 @ 0x4f08 │ │ │ │ @ instruction: 0x7003d1b1 │ │ │ │ andcs lr, r0, sp, asr #15 │ │ │ │ - bicseq pc, ip, fp, asr #4 │ │ │ │ + msreq R12_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andvc pc, ip, #64, 4 │ │ │ │ - stc2l 2, cr15, [r8], #-108 @ 0xffffff94 │ │ │ │ - eorseq sp, r2, r8, lsr #26 │ │ │ │ - eorseq sp, r2, ip, lsl #26 │ │ │ │ + stc2 2, cr15, [r8], {27} │ │ │ │ + eorseq sp, r2, r8, ror ip │ │ │ │ + eorseq sp, r2, ip, asr ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stmdavs ip, {r1, r2, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0x0c04eba6 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmib r0, {r0, r1, r3, r5, sl, fp, ip, lr, pc}^ │ │ │ │ cmple r7, r2, lsl #4 │ │ │ │ strmi lr, [r2, #-2513] @ 0xfffff62f │ │ │ │ @@ -15541,22 +15541,22 @@ │ │ │ │ vrhadd.u8 d20, d2, d0 │ │ │ │ subvs r0, r1, r0, lsl #8 │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ strmi lr, [r4], #-2496 @ 0xfffff640 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - vmla.f32 d27, d11, d0 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ + @ instruction: 0xf64abd10 │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ blmi 0x9f570 │ │ │ │ vqsub.s16 q9, q1, │ │ │ │ - svclt 0x0000fc09 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + svclt 0x0000fba9 │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ bcs 0x17d4d4 │ │ │ │ ldrlt sp, [r0, #-22] @ 0xffffffea │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ bcs 0x1cb6e8 │ │ │ │ blvc 0x3539d4 │ │ │ │ @@ -15587,20 +15587,20 @@ │ │ │ │ andeq lr, r2, #3194880 @ 0x30c000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ str r7, [r1, r9, asr #22] │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0xdfa1c │ │ │ │ andls r2, r0, r3, lsr #4 │ │ │ │ - blx 0x18dbddc │ │ │ │ + blx 0xdbddc │ │ │ │ ldc2l 7, cr15, [sl, #-1012] @ 0xfffffc0c │ │ │ │ - eorseq sp, r2, r0, asr #27 │ │ │ │ + eorseq sp, r2, r0, lsl sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb76780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ andle r2, pc, r6, lsl #22 │ │ │ │ blcs 0x1bd5c0 │ │ │ │ @@ -15667,19 +15667,19 @@ │ │ │ │ svclt 0x000842b5 │ │ │ │ ldrhle r4, [r2, #92]! @ 0x5c │ │ │ │ stmdavc sp, {r1, r2, r5, r6, fp, ip, sp, lr}^ │ │ │ │ mvnsle r4, #-536870902 @ 0xe000000a │ │ │ │ ldr r4, [pc, r8, lsl #12] │ │ │ │ stc2l 7, cr15, [r6], {253} @ 0xfd │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x9fb5c │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xf9c2f21b │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + @ instruction: 0xf962f21b │ │ │ │ + eorseq sp, r2, r8, asr #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb768bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r4, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ mulgt r0, r1, r8 │ │ │ │ blx 0x3cb8dc │ │ │ │ @@ -15761,19 +15761,19 @@ │ │ │ │ stmdale r1!, {r0, r1, r8, sl, fp, sp} │ │ │ │ @ instruction: 0xf63f2d01 │ │ │ │ svclt 0x0004af79 │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ ldrbtvc pc, [pc], #1743 @ 0x1f810 @ │ │ │ │ svcge 0x0072f43f │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x7dfcd4 │ │ │ │ sbcvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d11, d0 │ │ │ │ - @ instruction: 0x2d04f905 │ │ │ │ + stccs 8, cr15, [r4, #-660] @ 0xfffffd6c │ │ │ │ stmdavc sl, {r0, r1, r3, r5, r8, ip, lr, pc} │ │ │ │ stmdale r0!, {r0, r1, r9, fp, sp} │ │ │ │ ldmdale fp, {r0, r9, fp, sp} │ │ │ │ @ instruction: 0xf64fbf08 │ │ │ │ @ instruction: 0xf43f72ff │ │ │ │ ubfx sl, sp, #30, #8 │ │ │ │ svclt 0x00082d04 │ │ │ │ @@ -15789,20 +15789,20 @@ │ │ │ │ strb r0, [r9, -r1, lsl #8] │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ bcs 0x159578 │ │ │ │ svcge 0x0062f43f │ │ │ │ ldrbeq lr, [sl, sl, asr #15] │ │ │ │ svcge 0x0047f53f │ │ │ │ andcs lr, r0, r7, ror r7 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ andsvs pc, r3, #64, 4 │ │ │ │ - @ instruction: 0xf8ccf21b │ │ │ │ - ldrsbteq sp, [r2], -r4 │ │ │ │ + @ instruction: 0xf86cf21b │ │ │ │ + eorseq sp, r2, r4, lsr #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdad60 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ strmi fp, [ip], -r1, lsr #1 │ │ │ │ tstls lr, sp │ │ │ │ @@ -15871,20 +15871,20 @@ │ │ │ │ sbcshi pc, r1, r0, lsl #1 │ │ │ │ svceq 0x0000f1ba │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #1069547520 @ 0x3fc00000 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ @ instruction: 0x46414650 │ │ │ │ - blx 0x1a5c2f4 │ │ │ │ + blx 0x25c2f4 │ │ │ │ ldmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ ldrtmi r1, [r3], -r7 │ │ │ │ stmib sp, {r0, r1, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1304500 │ │ │ │ - svcls 0x0004fd87 │ │ │ │ + svcls 0x0004fd27 │ │ │ │ @ instruction: 0x301ce9dd │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsne lr, sl, #3620864 @ 0x374000 │ │ │ │ bl 0x1ee65e4 │ │ │ │ svclt 0x00380000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @ instruction: 0x0101ebba │ │ │ │ @@ -15904,33 +15904,33 @@ │ │ │ │ strls sp, [r3, -lr, ror #23] │ │ │ │ bl 0x1c69a40 │ │ │ │ svclt 0x00240306 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrtmi sp, [r2], -r4, lsl #4 │ │ │ │ vcgt.s8 d18, d8, d0 │ │ │ │ - strmi pc, [r8], r7, lsr #20 │ │ │ │ + strmi pc, [r8], r7, asr #19 │ │ │ │ stmdaeq r5, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1782804 │ │ │ │ strmi r0, [r5], -r0, lsl #6 │ │ │ │ strcs fp, [r4, #-3900] @ 0xfffff0c4 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1483d04 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp}^ │ │ │ │ stmib sp, {r0, r3, r8, r9, sp}^ │ │ │ │ stmdbls r8, {fp, ip, lr} │ │ │ │ stc 8, cr9, [sp, #44] @ 0x2c │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf1308b1c │ │ │ │ - stmib sp, {r0, r1, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r5, [r3], -r0, lsl #16 │ │ │ │ stmdbls ip, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf1309807 │ │ │ │ - bls 0x6def4c │ │ │ │ + bls 0x6dedcc │ │ │ │ tsteq ip, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdane r2, {r3, r4, r8, fp, ip, pc} │ │ │ │ svcls 0x0004981b │ │ │ │ svclt 0x00284143 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vmoveq.16 d17[0], lr │ │ │ │ @@ -15995,20 +15995,20 @@ │ │ │ │ stccs 2, cr13, [r0, #-332] @ 0xfffffeb4 │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf24 │ │ │ │ movwls r3, #13311 @ 0x33ff │ │ │ │ ldrtmi sp, [r2], -r6, lsl #4 │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ vmax.s8 q10, q4, │ │ │ │ - andls pc, r3, pc, ror #18 │ │ │ │ + andls pc, r3, pc, lsl #18 │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ ldrtmi r9, [sl], -r3, lsl #22 │ │ │ │ ldrdne lr, [r7], -sp │ │ │ │ ldrtmi r9, [r3], -r1, lsl #6 │ │ │ │ - stc2 1, cr15, [ip], {48} @ 0x30 │ │ │ │ + stc2 1, cr15, [ip], #-192 @ 0xffffff40 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ tstcs ip, #3620864 @ 0x374000 │ │ │ │ ldrne lr, [sl], #-2525 @ 0xfffff623 │ │ │ │ andeq lr, r2, #191488 @ 0x2ec00 │ │ │ │ andeq lr, r3, sl, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1a62bfc │ │ │ │ @@ -16057,19 +16057,19 @@ │ │ │ │ stmib sp, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ stmdbls r8, {sl, ip, sp} │ │ │ │ movwcs lr, #39389 @ 0x99dd │ │ │ │ blvc 0x65b2e4 │ │ │ │ stc 8, cr9, [sp, #44] @ 0x2c │ │ │ │ vstr d7, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf1307b1c │ │ │ │ - blls 0x15ed2c │ │ │ │ + blls 0x15ebac │ │ │ │ stmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r3, [r3], -r0, lsl #8 │ │ │ │ stmdals r7, {r2, r3, r8, fp, ip, pc} │ │ │ │ - ldc2 1, cr15, [r2], {48} @ 0x30 │ │ │ │ + blx 0xfecdc192 │ │ │ │ ldmib sp, {r1, r3, r4, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f041c │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ stmdane r8, {r3, r4, r8, r9, sp} │ │ │ │ cmpmi ip, fp, lsl r9 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ bne 0xfeaa34f0 │ │ │ │ @@ -16333,25 +16333,25 @@ │ │ │ │ vst2.8 {d24-d25}, [r2 :64], sl │ │ │ │ andshi r4, sl, r0, lsl #5 │ │ │ │ ldmdavc sl, {r1, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ blls 0x38be70 │ │ │ │ blcs 0x7e178 │ │ │ │ svcge 0x0055f43f │ │ │ │ - subne pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + addseq pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s q10, q0, q9 │ │ │ │ vhsub.s16 , q5, q7 │ │ │ │ - strbmi pc, [pc], -r3, lsl #25 @ │ │ │ │ + strbmi pc, [pc], -r3, lsr #24 @ │ │ │ │ strb r4, [sp], -lr, asr #12 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - cdp2 2, 11, cr15, cr4, cr7, {2} │ │ │ │ + cdp2 2, 5, cr15, cr4, cr7, {2} │ │ │ │ stmdacs r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ movweq pc, #370 @ 0x172 @ │ │ │ │ movwcs sp, #639 @ 0x27f │ │ │ │ andeq pc, r0, #1073741874 @ 0x40000032 │ │ │ │ movwls r4, #17948 @ 0x461c │ │ │ │ movwls r9, #13075 @ 0x3313 │ │ │ │ @@ -16436,16 +16436,16 @@ │ │ │ │ addsmi r4, r8, r4, asr r6 │ │ │ │ @ instruction: 0xf1c34310 │ │ │ │ orrcc r0, r0, #32, 4 │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ @ instruction: 0xe67f4310 │ │ │ │ movwcs r9, #6669 @ 0x1a0d │ │ │ │ pkhbt r7, r6, r3 │ │ │ │ - ldc2l 2, cr15, [r0], #536 @ 0x218 │ │ │ │ - eorseq sp, r2, r4, ror #27 │ │ │ │ + ldc2 2, cr15, [r0], {134} @ 0x86 │ │ │ │ + eorseq sp, r2, r4, lsr sp │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r5, asr #16 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @@ -16661,25 +16661,25 @@ │ │ │ │ ldrbtmi r4, [r0], -sl, lsl #12 │ │ │ │ strbmi r4, [r6], r1, ror #12 │ │ │ │ stmiavs r2!, {r1, r4, r7, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r0], ip, lsl #13 │ │ │ │ stmiavs r2!, {r0, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xe7bf4696 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x220aec │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d4, d26, d5 │ │ │ │ - strdcs pc, [r0], -r9 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + mulcs r0, r9, r9 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ andls r6, r0, fp, lsl #5 │ │ │ │ - @ instruction: 0xf9eef21a │ │ │ │ - ldrshteq sp, [r2], -r4 │ │ │ │ + @ instruction: 0xf98ef21a │ │ │ │ + eorseq sp, r2, r4, asr #26 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf890b083 │ │ │ │ strmi ip, [r4], -r0 │ │ │ │ @ instruction: 0xf10c4690 │ │ │ │ @@ -16735,20 +16735,20 @@ │ │ │ │ andeq lr, r4, #120832 @ 0x1d800 │ │ │ │ strmi sp, [r8], -r3, lsl #6 │ │ │ │ @ instruction: 0x4621b29b │ │ │ │ @ instruction: 0x4628e7bc │ │ │ │ vmin.s8 d20, d1, d17 │ │ │ │ ldr r0, [r7, r1, lsl #6]! │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0xe0c14 │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d10, d0 │ │ │ │ - svclt 0x0000f965 │ │ │ │ - eorseq sp, r2, r4, lsl lr │ │ │ │ + svclt 0x0000f905 │ │ │ │ + eorseq sp, r2, r4, ror #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb77978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ addlt ip, r3, r0 │ │ │ │ ldrmi r4, [r7], -r4, lsl #12 │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x207bc │ │ │ │ @@ -16797,20 +16797,20 @@ │ │ │ │ ldrb r2, [sl, r1, lsl #8]! │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ strmi r0, [r1], -r1, lsl #8 │ │ │ │ strmi lr, [r3], -r2, ror #15 │ │ │ │ @ instruction: 0x2000e7b6 │ │ │ │ @ instruction: 0x46012410 │ │ │ │ ldrdcs lr, [r0], -ip │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subpl pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xf8e8f21a │ │ │ │ - eorseq sp, r2, ip, lsr #28 │ │ │ │ + @ instruction: 0xf888f21a │ │ │ │ + eorseq sp, r2, ip, ror sp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb74834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sp, r8, lsr #31 │ │ │ │ ldmdbge r6, {r2, r9, sl, lr} │ │ │ │ ldcls 8, cr10, [fp, #-16] │ │ │ │ @@ -16927,24 +16927,24 @@ │ │ │ │ movwcs r9, #2566 @ 0xa06 │ │ │ │ @ instruction: 0xf04f9e07 │ │ │ │ adcsmi r4, lr, #0, 14 │ │ │ │ addsmi fp, sl, #8, 30 │ │ │ │ @ instruction: 0xf8bdbf08 │ │ │ │ @ instruction: 0xf47f200c │ │ │ │ ldr sl, [r5, r9, asr #30] │ │ │ │ - @ instruction: 0xf91af286 │ │ │ │ + @ instruction: 0xf8baf286 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 q8, q6, #64 │ │ │ │ + vaddw.s8 q8, q0, d28 │ │ │ │ blmi 0x160f1c │ │ │ │ subvs pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d9, d0 │ │ │ │ - svclt 0x0000ffe1 │ │ │ │ + svclt 0x0000ff81 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, asr #28 │ │ │ │ - eorseq sp, r2, r0, ror lr │ │ │ │ + mlaseq r2, r8, sp, sp │ │ │ │ + eorseq sp, r2, r0, asr #27 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb74a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08b0fb0 │ │ │ │ ldmdbge r4, {r2, r9, sl, lr} │ │ │ │ cdpls 8, 1, cr10, cr9, cr2, {0} │ │ │ │ @@ -17043,24 +17043,24 @@ │ │ │ │ @ instruction: 0x461f461d │ │ │ │ bfi r4, ip, #13, #4 │ │ │ │ andscs r2, r0, #0, 6 │ │ │ │ @ instruction: 0x461f461d │ │ │ │ bfi r4, ip, (invalid: 13:10) │ │ │ │ strmi r4, [sp], -r3, asr #12 │ │ │ │ @ instruction: 0x46cc4657 │ │ │ │ - vqshl.s64 d14, d27, #6 │ │ │ │ - andcs pc, r0, r1, lsr r8 @ │ │ │ │ - bicseq pc, ip, fp, asr #4 │ │ │ │ + vqshl.s64 d14, d27, #5 │ │ │ │ + ldrdcs pc, [r0], -r1 │ │ │ │ + msreq R12_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ rsbsvs pc, sp, #64, 12 @ 0x4000000 │ │ │ │ - mrc2 2, 7, pc, cr8, cr9, {0} │ │ │ │ + mrc2 2, 4, pc, cr8, cr9, {0} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, asr #28 │ │ │ │ - eorseq sp, r2, ip, lsl #29 │ │ │ │ + mlaseq r2, r8, sp, sp │ │ │ │ + ldrsbteq sp, [r2], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strvs lr, [r8, #-2514] @ 0xfffff62e │ │ │ │ ldmvs r3, {r0, r1, r3, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1164604 │ │ │ │ @@ -17473,28 +17473,28 @@ │ │ │ │ b 0x3c76e4 │ │ │ │ addsmi r0, r9, #1073741824 @ 0x40000000 │ │ │ │ adcsmi fp, r8, #8, 30 │ │ │ │ b 0xfe19568c │ │ │ │ @ instruction: 0xf8dd0355 │ │ │ │ @ instruction: 0x461fa010 │ │ │ │ @ instruction: 0xf64ae665 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vaddl.s8 q8, d0, d8 │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x2213a4 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - stc2l 2, cr15, [lr], #320 @ 0x140 │ │ │ │ + stc2 2, cr15, [lr], {80} @ 0x50 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x1217b8 │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d9, d0 │ │ │ │ - svclt 0x0000fb93 │ │ │ │ - eorseq sp, r2, r4, lsr #22 │ │ │ │ - eorseq sp, r2, ip, lsl #22 │ │ │ │ + svclt 0x0000fb33 │ │ │ │ + eorseq sp, r2, r4, ror sl │ │ │ │ + eorseq sp, r2, ip, asr sl │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, asr #22 │ │ │ │ mulhi r3, r2, r8 │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @@ -17502,15 +17502,15 @@ │ │ │ │ stmdavc fp, {r8, r9} │ │ │ │ @ instruction: 0x46054617 │ │ │ │ blcs 0x16ff48 │ │ │ │ addhi pc, r2, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ eorsvs r3, r0, r0, ror r0 │ │ │ │ eorcs r0, r8, #201326592 @ 0xc000000 │ │ │ │ - tstpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + msrne SPSR_, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldmib r1, {r1, sl, fp, sp, pc}^ │ │ │ │ blx 0xa176e │ │ │ │ @ instruction: 0xf0413308 │ │ │ │ @ instruction: 0xf9b34100 │ │ │ │ ldmdavc r2!, {r2, r5, r8, r9, ip, sp}^ │ │ │ │ biccc lr, r2, #3072 @ 0xc00 │ │ │ │ @@ -17542,45 +17542,45 @@ │ │ │ │ movwls r4, #17977 @ 0x4639 │ │ │ │ @ instruction: 0xf8cd7873 │ │ │ │ @ instruction: 0xf88dc008 │ │ │ │ @ instruction: 0xf7f33009 │ │ │ │ ldmib sp, {r0, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ blls 0xe1800 │ │ │ │ stceq 0, cr15, [r8], #-316 @ 0xfffffec4 │ │ │ │ - andscs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + rsbne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andcs pc, r8, #12, 22 @ 0x3000 │ │ │ │ msrcs CPSR_s, #13762560 @ 0xd20000 │ │ │ │ mulle fp, sl, r2 │ │ │ │ @ instruction: 0xe7b0b21b │ │ │ │ @ instruction: 0xf64d2228 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ stcge 3, cr0, [r2], {50} @ 0x32 │ │ │ │ movwcc pc, #35586 @ 0x8b02 @ │ │ │ │ msrcc CPSR_s, #13828096 @ 0xd30000 │ │ │ │ andslt r7, fp, #933888 @ 0xe4000 │ │ │ │ bicmi r2, r9, #0 │ │ │ │ str r0, [r0, r9, asr #15]! │ │ │ │ stcge 3, cr2, [r2], {-0} │ │ │ │ @ instruction: 0x46194618 │ │ │ │ @ instruction: 0x4639e79b │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ stcge 12, cr15, [r2], {9} │ │ │ │ ldrdeq lr, [r2, -r6] │ │ │ │ @ instruction: 0xe7d36873 │ │ │ │ - stc2 2, cr15, [r2], #-532 @ 0xfffffdec │ │ │ │ + blx 0xff0dde62 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 q8, q6, #64 │ │ │ │ + vaddw.s8 q8, q0, d28 │ │ │ │ blmi 0x16190c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 , , │ │ │ │ - svclt 0x0000fae9 │ │ │ │ + svclt 0x0000fa89 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, lsr #26 │ │ │ │ - eorseq sp, r2, r0, lsr #27 │ │ │ │ + eorseq sp, r2, r8, ror ip │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ addsmi r7, r3, r2, lsr #16 │ │ │ │ @@ -17629,21 +17629,21 @@ │ │ │ │ smlabteq r4, r4, r9, lr │ │ │ │ stmib r4, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ tstcs r0, r2, lsl #2 │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ ldrmi r6, [r0], -r3, rrx │ │ │ │ @ instruction: 0xe7ac4613 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x121a0c │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d9, d0 │ │ │ │ - svclt 0x0000fa69 │ │ │ │ - eorseq sp, r2, r8, asr #28 │ │ │ │ - eorseq sp, r2, ip, lsr fp │ │ │ │ + svclt 0x0000fa09 │ │ │ │ + mlaseq r2, r8, sp, sp │ │ │ │ + eorseq sp, r2, ip, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb78774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x18d788 │ │ │ │ blcs 0x1d5624 │ │ │ │ blvc 0x2d5b00 │ │ │ │ @@ -17691,27 +17691,27 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf023bd10 │ │ │ │ @ instruction: 0xf0434380 │ │ │ │ strb r5, [lr, r0, lsl #6]! │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x261b04 │ │ │ │ andls r2, r0, r3, lsr #4 │ │ │ │ - @ instruction: 0xf9eef219 │ │ │ │ + @ instruction: 0xf98ef219 │ │ │ │ stc2l 7, cr15, [r6], #1004 @ 0x3ec │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbeq pc, r8, fp, asr #4 │ │ │ │ + adcsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - blx 0xc5dfb6 │ │ │ │ - eorseq sp, r2, r8, lsr #29 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + blx 0xff45dfb4 │ │ │ │ + ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x1cd89c │ │ │ │ stmdavc fp, {r4, ip, lr, pc} │ │ │ │ svclt 0x00182b06 │ │ │ │ @@ -17783,28 +17783,28 @@ │ │ │ │ @ instruction: 0xd00445bc │ │ │ │ @ instruction: 0x41b545bc │ │ │ │ strtmi sp, [r3], -r1, ror #7 │ │ │ │ stmdavc r6, {r1, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ adcmi r7, lr, #5046272 @ 0x4d0000 │ │ │ │ @ instruction: 0x4608d3f9 │ │ │ │ @ instruction: 0xf7fbe7a8 │ │ │ │ - vfma.f32 d31, d11, d23 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ + @ instruction: 0xf64afc37 │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ blmi 0x1e1880 │ │ │ │ vqsub.s16 q9, q0, │ │ │ │ - andcs pc, r0, r1, lsl #21 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + andcs pc, r0, r1, lsr #20 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #3072 @ 0xc00 │ │ │ │ vhadd.s16 d9, d9, d0 │ │ │ │ - svclt 0x0000f927 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ - eorseq sp, r2, r4, ror sl │ │ │ │ + svclt 0x0000f8c7 │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ + eorseq sp, r2, r4, asr #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb789f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r7, [r4], -sl, asr #16 │ │ │ │ subsmi r7, r3, r0, lsl #16 │ │ │ │ @ instruction: 0xf04f780a │ │ │ │ @@ -17869,44 +17869,44 @@ │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ sxth r4, r0 │ │ │ │ @ instruction: 0xd1ba2802 │ │ │ │ stmdacs r2, {r0, r1, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xe79fd1df │ │ │ │ @ instruction: 0xf0104090 │ │ │ │ orrsle r0, fp, ip │ │ │ │ - rsbseq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + sbcvc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x5aa170 │ │ │ │ - @ instruction: 0xf884f219 │ │ │ │ - addseq pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + @ instruction: 0xf824f219 │ │ │ │ + rscvc pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vqsub.s16 d2, d9, d6 │ │ │ │ - @ instruction: 0x4610f875 │ │ │ │ - strteq pc, [ip], #587 @ 0x24b │ │ │ │ + @ instruction: 0x4610f815 │ │ │ │ + ldrbtvc pc, [ip], #1610 @ 0x64a @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strls r4, [r0], #-2824 @ 0xfffff4f8 │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xf866f219 │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf806f219 │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbeq pc, r8, fp, asr #4 │ │ │ │ + adcsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf9aaf250 │ │ │ │ - eorseq sp, r2, r4, ror #20 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + @ instruction: 0xf94af250 │ │ │ │ + ldrhteq sp, [r2], -r4 │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78b90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r4, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ mulgt r0, r1, r8 │ │ │ │ blx 0x3cdbb0 │ │ │ │ @@ -17983,19 +17983,19 @@ │ │ │ │ stccs 8, cr7, [r3, #-52] @ 0xffffffcc │ │ │ │ stccs 8, cr13, [r1, #-128] @ 0xffffff80 │ │ │ │ svclt 0x0004d882 │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ ldrbtvc pc, [pc], #1743 @ 0x21ad0 @ │ │ │ │ svcge 0x007cf43f │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x7a1f94 │ │ │ │ sbcvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d8, d0 │ │ │ │ - stccs 15, cr15, [r4, #-660] @ 0xfffffd6c │ │ │ │ + stccs 15, cr15, [r4, #-276] @ 0xfffffeec │ │ │ │ stmdavc sl, {r3, r5, r8, ip, lr, pc} │ │ │ │ stmdale r1!, {r0, r1, r9, fp, sp} │ │ │ │ ldmdale ip, {r0, r9, fp, sp} │ │ │ │ @ instruction: 0xf003d1ec │ │ │ │ @ instruction: 0xf64f0501 │ │ │ │ @ instruction: 0xe76772ff │ │ │ │ svclt 0x00082d04 │ │ │ │ @@ -18010,20 +18010,20 @@ │ │ │ │ andcs sl, r1, #92, 30 @ 0x170 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf647e752 │ │ │ │ @ instruction: 0xe74972ff │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ strb sl, [r9, r9, ror #30] │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0xe2000 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d6, d8, d3 │ │ │ │ - svclt 0x0000ff6f │ │ │ │ - ldrhteq sp, [r2], -ip │ │ │ │ + svclt 0x0000ff0f │ │ │ │ + eorseq sp, r2, ip, lsl #28 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r4], sl, lsl #1 │ │ │ │ @ instruction: 0x46984617 │ │ │ │ strmi r4, [sp], -ip, lsr #22 │ │ │ │ @@ -18066,17 +18066,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #-2147483646 @ 0x80000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - @ instruction: 0xf834f285 │ │ │ │ + @ instruction: 0xffd4f284 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r4], sl, lsl #1 │ │ │ │ @ instruction: 0x46984617 │ │ │ │ strmi r4, [sp], -ip, lsr #22 │ │ │ │ @@ -18119,17 +18119,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #-2147483646 @ 0x80000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - @ instruction: 0xffcaf284 │ │ │ │ + @ instruction: 0xff6af284 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r4], sl, lsl #1 │ │ │ │ @ instruction: 0x46984617 │ │ │ │ strmi r4, [sp], -ip, lsr #22 │ │ │ │ @@ -18172,17 +18172,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r9, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vsra.s64 q4, q8, #60 │ │ │ │ - svclt 0x0000ff61 │ │ │ │ + svclt 0x0000ff01 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78fe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [ip], -ip, lsl #13 │ │ │ │ ldrmi r4, [r7], -sp, lsr #22 │ │ │ │ vnmlsls.f32 s8, s0, s27 │ │ │ │ @@ -18225,17 +18225,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf284bdf0 │ │ │ │ - svclt 0x0000fef7 │ │ │ │ + svclt 0x0000fe97 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdd36c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ strmi fp, [r4], r5, lsr #1 │ │ │ │ ldrdcs r4, [r0], -r3 │ │ │ │ @@ -18378,29 +18378,29 @@ │ │ │ │ blhi 0x45d720 │ │ │ │ blhi 0x4dd724 │ │ │ │ blhi 0x55d728 │ │ │ │ blhi 0x5dd72c │ │ │ │ blhi 0x65d730 │ │ │ │ blhi 0x6dd734 │ │ │ │ blhi 0x75d738 │ │ │ │ - @ instruction: 0xf9f6f12e │ │ │ │ + @ instruction: 0xf996f12e │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ strvs lr, [r0, -sp, asr #19] │ │ │ │ ldmdage ip, {r1, r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf9eef12e │ │ │ │ + @ instruction: 0xf98ef12e │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ stmdage lr, {r2, r4, r8, fp, sp, pc} │ │ │ │ strls r9, [r1, -r0, lsl #12] │ │ │ │ - @ instruction: 0xf9e6f12e │ │ │ │ + @ instruction: 0xf986f12e │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9daf12e │ │ │ │ + @ instruction: 0xf97af12e │ │ │ │ mrcls 15, 0, r9, cr8, cr12, {0} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andsne lr, sl, #3620864 @ 0x374000 │ │ │ │ ldmib sp, {r1, r2, r4, r5, r6, r7, r8, fp, ip}^ │ │ │ │ @ instruction: 0x96053016 │ │ │ │ mrcls 15, 0, r9, cr13, cr9, {0} │ │ │ │ @ instruction: 0x0e06eb57 │ │ │ │ @@ -18440,15 +18440,15 @@ │ │ │ │ andeq lr, r0, r2, asr #22 │ │ │ │ andcc lr, sl, sp, asr #19 │ │ │ │ strbmi lr, [r3], -r4, ror #13 │ │ │ │ strbmi sl, [sl], -ip, lsl #16 │ │ │ │ @ instruction: 0xf8cda90a │ │ │ │ @ instruction: 0xf8cd9000 │ │ │ │ @ instruction: 0xf12e8004 │ │ │ │ - ldmib sp, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, ip, sp}^ │ │ │ │ ldrb r6, [r5], ip, lsl #14 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ bleq 0x5e358 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @@ -18525,28 +18525,28 @@ │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ stmdahi r3!, {r1, r3, r4, r6, r7, r8, sl, sp, lr, pc} │ │ │ │ addvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xf8ac8023 │ │ │ │ ldrt r2, [r2], r0 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x2a2810 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d6, d24, d29 │ │ │ │ - vqdmull.s , d4, d3[5] │ │ │ │ - vfma.f32 d31, d27, d3 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ + vqdmlsl.s , d4, d7 │ │ │ │ + @ instruction: 0xf64afc33 │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ blmi 0xe2430 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000fca9 │ │ │ │ - eorseq sp, r2, r8, asr #30 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + svclt 0x0000fc49 │ │ │ │ + mlaseq r2, r8, lr, sp │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdd84c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ stmdavc r7, {r0, r2, r4, r7, ip, sp, pc} │ │ │ │ strcs r7, [r1], #-2062 @ 0xfffff7f2 │ │ │ │ @@ -18592,19 +18592,19 @@ │ │ │ │ addhi pc, r2, r0, lsl #1 │ │ │ │ bl 0x1e6e04c │ │ │ │ svclt 0x00280305 │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x22454 @ │ │ │ │ strtmi sp, [sl], -r6, lsl #4 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #6 │ │ │ │ vmax.s8 q10, , │ │ │ │ - strmi pc, [r4], -r1, lsr #26 │ │ │ │ + strmi pc, [r4], -r1, asr #25 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ strge lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf840f12e │ │ │ │ + @ instruction: 0xffe0f12d │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ movweq lr, #15292 @ 0x3bbc │ │ │ │ andeq lr, r2, #120, 22 @ 0x1e000 │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1e65494 │ │ │ │ @@ -18624,24 +18624,24 @@ │ │ │ │ blle 0xffb660c8 │ │ │ │ bl 0x1c6cccc │ │ │ │ svclt 0x00240305 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r5, #0, 6 │ │ │ │ movwcs r4, #1552 @ 0x610 │ │ │ │ vmax.s8 d20, d5, d26 │ │ │ │ - strmi pc, [fp], -r1, ror #25 │ │ │ │ + strmi pc, [fp], -r1, lsl #25 │ │ │ │ stmdacs r2, {r0, r1, r5, r8, r9, lr} │ │ │ │ andeq pc, r0, #-1073741796 @ 0xc000001c │ │ │ │ andcs fp, r2, ip, lsr pc │ │ │ │ stmdacc r2, {r8, r9, sp} │ │ │ │ mvnscc pc, #-1073741808 @ 0xc0000010 │ │ │ │ movweq lr, #2509 @ 0x9cd │ │ │ │ ldmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ strtmi r1, [fp], -r3 │ │ │ │ - @ instruction: 0xfff6f12d │ │ │ │ + @ instruction: 0xff96f12d │ │ │ │ ldmib sp, {sp}^ │ │ │ │ bls 0x2a7140 │ │ │ │ bl 0x1e28e18 │ │ │ │ svclt 0x00380303 │ │ │ │ bne 0xfeeaa520 │ │ │ │ stmeq pc, {r1, r4, r9, fp, ip} @ │ │ │ │ strvc lr, [r3, r7, asr #20] │ │ │ │ @@ -18748,20 +18748,20 @@ │ │ │ │ @ instruction: 0xf08033ff │ │ │ │ svccs 0x000080d1 │ │ │ │ movweq lr, #23412 @ 0x5b74 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #1044480 @ 0xff000 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - blx 0xff9defee │ │ │ │ + blx 0xfe1defee │ │ │ │ movwcs r4, #1666 @ 0x682 │ │ │ │ stmdbge lr, {r1, r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r4, fp, sp, pc}^ │ │ │ │ strtmi r3, [fp], -r0, lsl #20 │ │ │ │ - @ instruction: 0xff04f12d │ │ │ │ + cdp2 1, 10, cr15, cr4, cr13, {1} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrdcc lr, [lr, -sp] │ │ │ │ @ instruction: 0x2010e9dd │ │ │ │ andeq lr, r2, #194560 @ 0x2f800 │ │ │ │ andeq lr, r0, r8, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0xffee5f0c │ │ │ │ @@ -18783,27 +18783,27 @@ │ │ │ │ blle 0xffaa6348 │ │ │ │ bl 0x1c6c74c │ │ │ │ svclt 0x00240305 │ │ │ │ @ instruction: 0xf06f4653 │ │ │ │ @ instruction: 0xf0800b02 │ │ │ │ movwcs r8, #131 @ 0x83 │ │ │ │ vmax.s8 d20, d5, d26 │ │ │ │ - b 0x10a15e8 │ │ │ │ + b 0x10a1468 │ │ │ │ stmdacs r3, {r1, r3, r9, fp} │ │ │ │ movweq pc, #378 @ 0x17a @ │ │ │ │ andcs sp, r0, #116, 4 @ 0x40000007 │ │ │ │ beq 0x5ee98 │ │ │ │ @ instruction: 0x46934613 │ │ │ │ msreq CPSR_, r9, lsl #2 │ │ │ │ @ instruction: 0xf1aa9109 │ │ │ │ tstls r8, r0, lsr #2 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ ldmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ strtmi r1, [fp], -r3 │ │ │ │ - cdp2 1, 11, cr15, cr0, cr13, {1} │ │ │ │ + cdp2 1, 5, cr15, cr0, cr13, {1} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ ldrdne lr, [sl], -sp │ │ │ │ andeq lr, r2, #188, 22 @ 0x2f000 │ │ │ │ movweq lr, #15224 @ 0x3b78 │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ ldrmi r0, [lr], r1, lsl #24 │ │ │ │ @@ -18885,22 +18885,22 @@ │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ ldmdavc lr, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf43f2e04 │ │ │ │ blls 0x18e3cc │ │ │ │ blcs 0x80960 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr2, cr15, {1} │ │ │ │ - subne pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + addseq pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d21 │ │ │ │ vhsub.s16 , q4, q7 │ │ │ │ - b 0x1520b54 │ │ │ │ + b 0x15209d4 │ │ │ │ suble r0, r0, r0, lsl #4 │ │ │ │ @ instruction: 0xf280fab0 │ │ │ │ @ instruction: 0xf1a2b178 │ │ │ │ blx 0x22da8 │ │ │ │ blx 0x11fd34 │ │ │ │ movwmi pc, #53505 @ 0xd101 @ │ │ │ │ smlawteq r0, r2, r1, pc @ │ │ │ │ @@ -18933,28 +18933,28 @@ │ │ │ │ bls 0x19235c │ │ │ │ andsvc r2, r3, r1, lsl #6 │ │ │ │ cmplt r9, sl, asr r6 │ │ │ │ ldrbmi sl, [r9], sl, lsl #22 │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ blge 0x3249b4 │ │ │ │ ldrbt r9, [r0], -r4, lsl #6 │ │ │ │ - @ instruction: 0xf96af284 │ │ │ │ + @ instruction: 0xf90af284 │ │ │ │ @ instruction: 0x41ab42b2 │ │ │ │ @ instruction: 0xf04fbf2c │ │ │ │ @ instruction: 0xf04f0b01 │ │ │ │ ldrb r0, [r4, #2816] @ 0xb00 │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbeq pc, r8, fp, asr #4 │ │ │ │ + adcsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #3072 @ 0xc00 │ │ │ │ - @ instruction: 0xf978f24f │ │ │ │ - eorseq sp, r2, r8, asr pc │ │ │ │ + @ instruction: 0xf918f24f │ │ │ │ + eorseq sp, r2, r8, lsr #29 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mul r0, r0, r8 │ │ │ │ @ instruction: 0xf8912601 │ │ │ │ addlt r8, r5, r0 │ │ │ │ @@ -18982,15 +18982,15 @@ │ │ │ │ svclt 0x00210307 │ │ │ │ b 0x13e4b74 │ │ │ │ b 0x110116c │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ vmla.i8 d16, d5, d0 │ │ │ │ - @ instruction: 0x4606fa13 │ │ │ │ + @ instruction: 0x4606f9b3 │ │ │ │ @ instruction: 0x46484696 │ │ │ │ movwgt pc, #27557 @ 0x6ba5 @ │ │ │ │ blx 0x174212 │ │ │ │ bl 0x1caf694 │ │ │ │ andsle r0, r6, #-1073741824 @ 0xc0000000 │ │ │ │ bcc 0x1eef0 │ │ │ │ stmdbeq r9, {r0, r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -19003,15 +19003,15 @@ │ │ │ │ strbmi r0, [r8], -r1, lsl #2 │ │ │ │ tstcs r0, r8, lsr #30 │ │ │ │ cmple r3, r0, lsl #18 │ │ │ │ bl 0xfec3441c │ │ │ │ ldrtmi r0, [sl], -ip │ │ │ │ tsteq r3, lr, ror #22 │ │ │ │ vcgt.s8 d18, d5, d0 │ │ │ │ - strmi pc, [r3], -r9, ror #19 │ │ │ │ + strmi pc, [r3], -r9, lsl #19 │ │ │ │ strmi r2, [r9], r0 │ │ │ │ blx 0xfe974526 │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3dd8b0 │ │ │ │ pkhbtmi sp, r1, r9, lsl #4 │ │ │ │ blcc 0x1ef3c │ │ │ │ @@ -19089,30 +19089,30 @@ │ │ │ │ ldmibeq r8, {r8, lr}^ │ │ │ │ vhadd.u8 q11, , q9 │ │ │ │ rsbvc r0, r0, r0, lsl #6 │ │ │ │ movwne lr, #6596 @ 0x19c4 │ │ │ │ mullt r5, r3, r7 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 7, cr15, [sl, #-1016]! @ 0xfffffc08 │ │ │ │ - rsceq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + eorseq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d8 │ │ │ │ vqsub.s16 d3, d7, d15 │ │ │ │ - @ instruction: 0xf24bfef7 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ + @ instruction: 0xf64afe97 │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ blmi 0xe2d0c │ │ │ │ - vqsub.s8 q9, , │ │ │ │ - svclt 0x0000f83b │ │ │ │ - eorseq sp, r2, r0, asr fp │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + vqsub.s8 q9, q7, │ │ │ │ + svclt 0x0000ffdb │ │ │ │ + eorseq sp, r2, r0, lsr #21 │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb79e70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x1666b78 │ │ │ │ stmdavc pc, {r0, r1, r3, r7, ip, sp, pc} @ │ │ │ │ ldmdavs fp, {r0, r9, sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @@ -19130,15 +19130,15 @@ │ │ │ │ svclt 0x00447704 │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ stmib sp, {r0, r1, r4, pc}^ │ │ │ │ ldmib r1, {r1, r2, r8, r9, sl, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ - ldc2 1, cr15, [r2], {45} @ 0x2d │ │ │ │ + blx 0xfecdf186 │ │ │ │ andcc lr, r6, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #6356992 @ 0x610000 │ │ │ │ andcc lr, r4, #3620864 @ 0x374000 │ │ │ │ svclt 0x001860e2 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bcs 0x3af74 │ │ │ │ strmi r6, [r1], #-2152 @ 0xfffff798 │ │ │ │ @@ -19163,21 +19163,21 @@ │ │ │ │ ldrbeq r2, [sl], r0 │ │ │ │ movwcs fp, #20290 @ 0x4f42 │ │ │ │ andvc r7, r3, r6, asr #32 │ │ │ │ @ instruction: 0xf013d4de │ │ │ │ svclt 0x001e0002 │ │ │ │ movwcs r7, #4198 @ 0x1066 │ │ │ │ bicsle r7, r7, r3, lsr #32 │ │ │ │ - eorne pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + rsbseq pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x7ab6bc │ │ │ │ - mcr2 2, 3, pc, cr4, cr7, {0} @ │ │ │ │ + mcr2 2, 0, pc, cr4, cr7, {0} @ │ │ │ │ ldmdahi r2, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ addvc pc, r0, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ ldreq fp, [sl], -fp, lsl #6 │ │ │ │ tstpeq r0, r3, asr #6 @ p-variant is OBSOLETE │ │ │ │ cmnpmi pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -19191,24 +19191,24 @@ │ │ │ │ blmi 0x39cc58 │ │ │ │ blls 0x27ce1c │ │ │ │ @ instruction: 0xf04f405c │ │ │ │ mrsle r0, LR_abt │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe40f0 │ │ │ │ vmov.i32 , #16383 @ 0x00003fff │ │ │ │ - vmax.f32 , , │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ + @ instruction: 0xf64aff07 │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ blmi 0x122e88 │ │ │ │ vqsub.s8 q9, q7, │ │ │ │ - svclt 0x0000ff7d │ │ │ │ + svclt 0x0000ff1d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #26 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + eorseq sp, r2, r0, asr ip │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldrmi r4, [lr], -r4, lsl #12 │ │ │ │ strcs r7, [r1, #-2048] @ 0xfffff800 │ │ │ │ ldrmi r7, [r1], fp, lsl #16 │ │ │ │ @@ -19246,15 +19246,15 @@ │ │ │ │ movwcc r6, #6242 @ 0x1862 │ │ │ │ movwls r4, #29715 @ 0x7413 │ │ │ │ movwcs lr, #10705 @ 0x29d1 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ stmdavc r3!, {r3, r8, fp, sp, pc}^ │ │ │ │ andscc pc, r9, sp, lsl #17 │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ - blx 0xadf356 │ │ │ │ + blx 0xff2df354 │ │ │ │ andcc lr, r8, #3620864 @ 0x374000 │ │ │ │ bcs 0x4aac4 │ │ │ │ ldmib sp, {r1, r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ svccc 0x0001100a │ │ │ │ stmdane r9, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ stmib sp, {r6, r8, lr}^ │ │ │ │ svclt 0x0028100a │ │ │ │ @@ -19534,32 +19534,32 @@ │ │ │ │ mulcc r0, r9, r8 │ │ │ │ addsmi r2, r8, r1 │ │ │ │ andeq pc, ip, r0, lsl r0 @ │ │ │ │ blcs 0x97878 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr13, cr15, {1} │ │ │ │ @ instruction: 0xf43f2b04 │ │ │ │ vmax.f32 q13, , │ │ │ │ - vrshr.s64 d17, d8, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ vpadd.i16 d4, d7, d23 │ │ │ │ - @ instruction: 0xf899fb7f │ │ │ │ + @ instruction: 0xf899fb1f │ │ │ │ blcs 0x16f33c │ │ │ │ @ instruction: 0x4648bf18 │ │ │ │ @ instruction: 0xf89ad1c4 │ │ │ │ blcs 0x2f37c │ │ │ │ svcge 0x0022f47f │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbeq pc, r8, fp, asr #4 │ │ │ │ + adcsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #46080 @ 0xb400 │ │ │ │ - ldc2 2, cr15, [r8], #312 @ 0x138 │ │ │ │ + mrrc2 2, 4, pc, r8, cr14 @ │ │ │ │ mulne r7, sl, r9 │ │ │ │ mulcs r7, sl, r8 │ │ │ │ svclt 0x00a12900 │ │ │ │ @ instruction: 0x1000f8ba │ │ │ │ orrvc pc, r0, r1, asr #8 │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ andne pc, r0, sl, lsr #17 │ │ │ │ @@ -19567,46 +19567,46 @@ │ │ │ │ orreq pc, r0, #34 @ 0x22 │ │ │ │ sbcsle r2, sl, r2, lsl #22 │ │ │ │ sbcsle r2, r2, r3, lsl #22 │ │ │ │ svclt 0x00042b01 │ │ │ │ @ instruction: 0xf8994648 │ │ │ │ addsle r3, r7, r0 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x72385c │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - blx 0x10dfc0e │ │ │ │ + blx 0xff8dfc0c │ │ │ │ stmdage r6, {r0, r3, r4, r6, r7, r8, r9, fp, ip} │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ blls 0x1219e0 │ │ │ │ ldrmi r2, [pc], -r0, lsl #2 │ │ │ │ ldrb r4, [lr], -fp, lsl #12 │ │ │ │ muleq pc, r9, r8 @ │ │ │ │ andeq lr, pc, r4, lsl #17 │ │ │ │ @ instruction: 0xf043e5ea │ │ │ │ str r4, [sp, r0, lsl #7] │ │ │ │ - mrrc2 2, 8, pc, ip, cr3 @ │ │ │ │ - strtne pc, [r4], #-587 @ 0xfffffdb5 │ │ │ │ + blx 0xfff5fde6 │ │ │ │ + ldrbteq pc, [r4], #-587 @ 0xfffffdb5 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b09 │ │ │ │ strls r7, [r0], #-549 @ 0xfffffddb │ │ │ │ - blx 0x85fc52 │ │ │ │ + blx 0xff05fc50 │ │ │ │ mrc2 7, 0, pc, cr8, cr9, {7} │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbsne pc, r8, fp, asr #4 │ │ │ │ + sbceq pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #4, 22 @ 0x1000 │ │ │ │ - stc2l 2, cr15, [r2], #-312 @ 0xfffffec8 │ │ │ │ - mlaseq r2, r8, pc, sp @ │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ - eorseq sp, r2, r8, ror #30 │ │ │ │ - eorseq sp, r2, r0, lsl #31 │ │ │ │ + stc2 2, cr15, [r2], {78} @ 0x4e │ │ │ │ + eorseq sp, r2, r8, ror #29 │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ + ldrhteq sp, [r2], -r8 │ │ │ │ + ldrsbteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb7a628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x12e7410 │ │ │ │ vrhadd.u8 , , │ │ │ │ ldreq r0, [sl], -r0, lsl #2 │ │ │ │ ldmibeq r9, {r0, sp, lr}^ │ │ │ │ @@ -19616,22 +19616,22 @@ │ │ │ │ @ instruction: 0xf0434313 │ │ │ │ subvs r4, r3, r0, lsl #6 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ biccc lr, r1, #274432 @ 0x43000 │ │ │ │ tstcs r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - vadd.f32 d27, d11, d8 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ + @ instruction: 0xf64abd08 │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ blmi 0xa352c │ │ │ │ vqsub.s8 q9, q7, │ │ │ │ - svclt 0x0000fc2b │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + svclt 0x0000fbcb │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ @ instruction: 0xf647b410 │ │ │ │ strcs r7, [r0], #-3327 @ 0xfffff301 │ │ │ │ addlt r7, r5, r2, lsl r9 │ │ │ │ biccc lr, r1, ip, lsl #22 │ │ │ │ ldrbeq r4, [r2, r4, lsl #13] │ │ │ │ @ instruction: 0xf1029402 │ │ │ │ strls r4, [r0], #-512 @ 0xfffffe00 │ │ │ │ @@ -19893,22 +19893,22 @@ │ │ │ │ strmi sl, [r4], r2, lsl #22 │ │ │ │ stm ip, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ strbtmi r0, [r0], -pc │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - vaba.s8 q10, , q8 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ + @ instruction: 0xf64a4770 │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d17, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ blmi 0xa3980 │ │ │ │ sbcsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x6020c │ │ │ │ - ldrhteq sp, [r2], -r0 │ │ │ │ + @ instruction: 0xf9a0f24e │ │ │ │ + eorseq sp, r2, r0, lsl #30 │ │ │ │ @ instruction: 0x4606b470 │ │ │ │ stcge 0, cr11, [r4, #-532] @ 0xfffffdec │ │ │ │ stmdb r5, {r3, sl, fp, ip, pc} │ │ │ │ strmi r0, [sp], -pc │ │ │ │ bllt 0x64286c │ │ │ │ stmdblt r1!, {r0, r5, r7, r8, r9, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0x415b1892 │ │ │ │ @@ -20313,17 +20313,17 @@ │ │ │ │ blls 0x27df98 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - cdp2 2, 10, cr15, cr2, cr2, {4} │ │ │ │ + cdp2 2, 4, cr15, cr2, cr2, {4} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7b15c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [ip], -ip, lsl #13 │ │ │ │ ldrmi r4, [r7], -r4, lsr #22 │ │ │ │ vnmlsls.f32 s8, s0, s9 │ │ │ │ @@ -20357,17 +20357,17 @@ │ │ │ │ blls 0x27e048 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - cdp2 2, 4, cr15, cr10, cr2, {4} │ │ │ │ + stc2l 2, cr15, [sl, #520]! @ 0x208 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ @ instruction: 0xf7f22300 │ │ │ │ svclt 0x0000bfc3 │ │ │ │ @ instruction: 0xf7f22301 │ │ │ │ svclt 0x0000bfbf │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -20393,15 +20393,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, sl, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vbic.i32 q2, #536870912 @ 0x20000000 │ │ │ │ - svclt 0x0000fe03 │ │ │ │ + svclt 0x0000fda3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcge 0, cr11, [ip], {138} @ 0x8a │ │ │ │ @ instruction: 0xf10da910 │ │ │ │ @@ -20424,15 +20424,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, sl, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vbic.i32 q2, #536870912 @ 0x20000000 │ │ │ │ - svclt 0x0000fdc5 │ │ │ │ + svclt 0x0000fd65 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0xed9da90c │ │ │ │ @@ -20453,15 +20453,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stc2 2, cr15, [sl, #520] @ 0x208 │ │ │ │ + stc2 2, cr15, [sl, #-520]! @ 0xfffffdf8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0xed9da90c │ │ │ │ @@ -20482,15 +20482,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldc2l 2, cr15, [r0, #-520] @ 0xfffffdf8 │ │ │ │ + ldc2l 2, cr15, [r0], #520 @ 0x208 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ blmi 0xfefd045c │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ @@ -20534,15 +20534,15 @@ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0373310 │ │ │ │ cmple r2, r4, lsl #6 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - @ instruction: 0xf91af12c │ │ │ │ + @ instruction: 0xf8baf12c │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #81920 @ 0x14000 │ │ │ │ bls 0x40aef0 │ │ │ │ blls 0x3b5334 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189207 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -20773,21 +20773,21 @@ │ │ │ │ @ instruction: 0xe6bc43f8 │ │ │ │ blcs 0x4b270 │ │ │ │ mrshi pc, (UNDEF: 9) @ │ │ │ │ bvc 0xfe8aca6c │ │ │ │ cmppeq r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ bcs 0x35ec0 │ │ │ │ mcrge 4, 5, pc, cr12, cr15, {1} @ │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andeq pc, r8, fp, asr #4 │ │ │ │ + subsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bb8 │ │ │ │ vhsub.s8 , , q6 │ │ │ │ - bl 0x7e3318 │ │ │ │ + bl 0x7e3198 │ │ │ │ bl 0x14652ac │ │ │ │ @ instruction: 0xf04f0309 │ │ │ │ svclt 0x00280301 │ │ │ │ @ instruction: 0xf0872701 │ │ │ │ ldr r0, [fp, -r1, lsl #14]! │ │ │ │ strcs r4, [r1, #-1555] @ 0xfffff9ed │ │ │ │ andseq pc, r5, #201326595 @ 0xc000003 │ │ │ │ @@ -20908,20 +20908,20 @@ │ │ │ │ tstcs r0, r5, lsl #12 │ │ │ │ @ instruction: 0xf1b8e6dc │ │ │ │ @ instruction: 0xf0000f01 │ │ │ │ @ instruction: 0xf1b88089 │ │ │ │ svclt 0x00080f04 │ │ │ │ mulvs r1, ip, r8 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr6, cr15, {1} │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b34 │ │ │ │ ldrtmi r7, [r8], -r1, ror #5 │ │ │ │ vabd.s16 d9, d6, d0 │ │ │ │ - blx 0xfece2bc0 │ │ │ │ + blx 0xfece2a40 │ │ │ │ @ instruction: 0xf04ff382 │ │ │ │ subsmi r0, lr, #196608 @ 0x30000 │ │ │ │ streq pc, [r0, #-259]! @ 0xfffffefd │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ blx 0x8ae4e0 │ │ │ │ @ instruction: 0xf88df606 │ │ │ │ adcmi r8, sl, r0, lsl r0 │ │ │ │ @@ -20929,75 +20929,75 @@ │ │ │ │ movwls r0, #29991 @ 0x7527 │ │ │ │ strls r9, [r5, #-518] @ 0xfffffdfa │ │ │ │ @ instruction: 0x2720e4bd │ │ │ │ stmdaeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andcs lr, r5, #17039360 @ 0x1040000 │ │ │ │ blvc 0x19de694 │ │ │ │ @ instruction: 0xf47f2e00 │ │ │ │ - vmax.f32 d26, d11, d11 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ + @ instruction: 0xf64aaf0b │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ blmi 0x7a49b0 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - @ instruction: 0xf042f9e9 │ │ │ │ + @ instruction: 0xf042f989 │ │ │ │ strt r4, [r5], r0, lsl #5 │ │ │ │ andle r2, r6, r6, lsl #20 │ │ │ │ orrsle r2, pc, r5, lsl #20 │ │ │ │ stceq 1, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ @ instruction: 0xf282e69c │ │ │ │ - ldmib sp, {r0, r1, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ addmi r0, fp, #-2147483646 @ 0x80000002 │ │ │ │ addmi fp, r5, #8, 30 │ │ │ │ addmi sp, r5, #9 │ │ │ │ movwle r4, #33163 @ 0x818b │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ svceq 0x0006f1b8 │ │ │ │ mcrge 4, 4, pc, cr10, cr15, {3} @ │ │ │ │ ldrbmi lr, [r4, #1909]! @ 0x775 │ │ │ │ @ instruction: 0xf10dd3f6 │ │ │ │ bcs 0x1a79c8 │ │ │ │ mcrge 4, 4, pc, cr2, cr15, {3} @ │ │ │ │ vabd.s8 q15, , │ │ │ │ - vmls.i d16, d16, d0[0] │ │ │ │ - vshl.s8 d16, d29, d11 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ + vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64a042d │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ blmi 0x1a4e14 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d6 │ │ │ │ - svclt 0x0000f865 │ │ │ │ - eorseq sp, r2, r8, lsr #20 │ │ │ │ - eorseq sp, r2, r0, asr #20 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ - eorseq sp, r2, r8, lsl #21 │ │ │ │ - eorne pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + svclt 0x0000f805 │ │ │ │ + eorseq sp, r2, r8, ror r9 │ │ │ │ + mlaseq r2, r0, r9, sp │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ + ldrsbteq sp, [r2], -r8 │ │ │ │ + rsbseq pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x42d2e8 │ │ │ │ - @ instruction: 0xf84ef216 │ │ │ │ + @ instruction: 0xffeef215 │ │ │ │ mulvs r1, ip, r8 │ │ │ │ ldrmi lr, [sl], -r1, lsl #11 │ │ │ │ andcs lr, r0, lr, lsl #14 │ │ │ │ - tstpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + msrne SPSR_, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ - vhadd.s16 d9, d6, d0 │ │ │ │ - andcs pc, r0, fp, lsr r8 @ │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + vhadd.s16 d9, d5, d0 │ │ │ │ + ldrdcs pc, [r0], -fp │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #3072 @ 0xc00 │ │ │ │ - vhadd.s16 d9, d6, d0 │ │ │ │ - svclt 0x0000f831 │ │ │ │ - eorseq sp, r2, r0, lsl #26 │ │ │ │ - eorseq sp, r2, r4, ror sl │ │ │ │ + vhadd.s16 d9, d5, d0 │ │ │ │ + svclt 0x0000ffd1 │ │ │ │ + eorseq sp, r2, r0, asr ip │ │ │ │ + eorseq sp, r2, r4, asr #19 │ │ │ │ ldmdahi r0, {r0, r1, r9, sl, lr} │ │ │ │ svceq 0x0010f010 │ │ │ │ ldrlt sp, [r0], #-99 @ 0xffffff9d │ │ │ │ bllt 0xfe742c3c │ │ │ │ @ instruction: 0x2c007ad4 │ │ │ │ ldcleq 1, cr13, [r8, #244] @ 0xf4 │ │ │ │ @ instruction: 0xf0103001 │ │ │ │ @@ -21175,17 +21175,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf281bdf0 │ │ │ │ - svclt 0x0000ffe7 │ │ │ │ + svclt 0x0000ff87 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ blmi 0xfef10f34 │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ vldmiacc r0, {s29-s107} │ │ │ │ @@ -21227,15 +21227,15 @@ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0363310 │ │ │ │ cmple r4, r4, lsl #6 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - blx 0xfec61242 │ │ │ │ + blx 0x1461242 │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #81920 @ 0x14000 │ │ │ │ bls 0x40b9c4 │ │ │ │ blls 0x3b5e08 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189207 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -21460,21 +21460,21 @@ │ │ │ │ @ instruction: 0xe6c943ff │ │ │ │ blcs 0x4bd2c │ │ │ │ mrshi pc, (UNDEF: 1) @ │ │ │ │ bvc 0xfe86d128 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr9, cr15, {1} │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andeq pc, r8, fp, asr #4 │ │ │ │ + subsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bb2 │ │ │ │ vhsub.s8 , q14, q6 │ │ │ │ - bl 0x7e485c │ │ │ │ + bl 0x7e46dc │ │ │ │ bl 0x1425d68 │ │ │ │ @ instruction: 0xf04f0309 │ │ │ │ svclt 0x00280301 │ │ │ │ @ instruction: 0xf0872701 │ │ │ │ strb r0, [r3, -r1, lsl #14] │ │ │ │ strcs r4, [r1, #-1555] @ 0xfffff9ed │ │ │ │ rsbsmi pc, lr, #35 @ 0x23 │ │ │ │ @@ -21590,20 +21590,20 @@ │ │ │ │ movweq pc, #16454 @ 0x4046 @ │ │ │ │ andcs lr, r0, r6, lsl r6 │ │ │ │ svccs 0x0001e6e5 │ │ │ │ addhi pc, r6, r0 │ │ │ │ svclt 0x00082f04 │ │ │ │ mulcs r1, ip, r8 │ │ │ │ mcrge 4, 7, pc, cr1, cr15, {1} @ │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b33 │ │ │ │ ldrtmi r7, [r0], -r1, ror #5 │ │ │ │ vmax.s16 d9, d5, d0 │ │ │ │ - blx 0xfece4118 │ │ │ │ + blx 0xfece3f98 │ │ │ │ strcs pc, [r3, -r2, lsl #7] │ │ │ │ @ instruction: 0xf103425d │ │ │ │ blx 0xa6be0 │ │ │ │ @ instruction: 0xf88df303 │ │ │ │ blx 0x8c13a8 │ │ │ │ msrmi CPSR_fxc, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0xf06f9307 │ │ │ │ @@ -21611,74 +21611,74 @@ │ │ │ │ andls r1, r6, #158720 @ 0x26c00 │ │ │ │ movwls r2, #22024 @ 0x5608 │ │ │ │ @ instruction: 0x2620e4d4 │ │ │ │ strb r2, [fp, -r5, lsl #14] │ │ │ │ ldrb r2, [r6, -r5]! │ │ │ │ bcs 0x44114 │ │ │ │ svcge 0x0016f47f │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbeq pc, r8, fp, asr #4 │ │ │ │ + adcsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #29696 @ 0x7400 │ │ │ │ - ldc2 2, cr15, [r6], {76} @ 0x4c │ │ │ │ + ldc2 2, cr15, [r6], #-304 @ 0xfffffed0 │ │ │ │ orrmi pc, r0, r1, asr #32 │ │ │ │ stmdacs r6, {r4, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ stmdacs r5, {r1, r2, ip, lr, pc} │ │ │ │ @ instruction: 0xf10dd1a4 │ │ │ │ strt r0, [r7], r0, lsr #24 │ │ │ │ - stc2l 2, cr15, [r8], #-516 @ 0xfffffdfc │ │ │ │ + stc2 2, cr15, [r8], {129} @ 0x81 │ │ │ │ movwpl lr, #27101 @ 0x69dd │ │ │ │ andne lr, sl, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, r8, sp, lsl #5 │ │ │ │ orrsmi r4, r3, sp, lsl #5 │ │ │ │ @ instruction: 0xf10dd307 │ │ │ │ svccs 0x00060c10 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr6, cr15, {3} │ │ │ │ strbmi lr, [r6, #1916]! @ 0x77c │ │ │ │ @ instruction: 0xf10dd8f7 │ │ │ │ stmdacs r6, {r5, sl, fp} │ │ │ │ mcrge 4, 4, pc, cr14, cr15, {3} @ │ │ │ │ vaba.s8 q15, , q10 │ │ │ │ - vmls.i d16, d16, d0[0] │ │ │ │ - vshl.s8 d16, d29, d11 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ + vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64a042d │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ blmi 0x1a58b8 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d5 │ │ │ │ - svclt 0x0000fb13 │ │ │ │ - eorseq sp, r2, r8, lsr #20 │ │ │ │ - eorseq sp, r2, r0, asr #20 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ - eorseq sp, r2, r8, lsl #21 │ │ │ │ - eorne pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + svclt 0x0000fab3 │ │ │ │ + eorseq sp, r2, r8, ror r9 │ │ │ │ + mlaseq r2, r0, r9, sp │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ + ldrsbteq sp, [r2], -r8 │ │ │ │ + rsbseq pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x42dd8c │ │ │ │ - blx 0xfff61c90 │ │ │ │ + blx 0xfe761c90 │ │ │ │ mulcs r1, ip, r8 │ │ │ │ @ instruction: 0x4618e596 │ │ │ │ andcs lr, r0, r9, lsl r7 │ │ │ │ - tstpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + msrne SPSR_, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d5, d0 │ │ │ │ - andcs pc, r0, r9, ror #21 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + andcs pc, r0, r9, lsl #21 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #3072 @ 0xc00 │ │ │ │ vhadd.s16 d9, d5, d0 │ │ │ │ - svclt 0x0000fadf │ │ │ │ - eorseq sp, r2, r0, lsl #26 │ │ │ │ - eorseq sp, r2, r4, ror sl │ │ │ │ + svclt 0x0000fa7f │ │ │ │ + eorseq sp, r2, r0, asr ip │ │ │ │ + eorseq sp, r2, r4, asr #19 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb880a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtlt r0, [r7], r0 │ │ │ │ stmdbge r4, {r1, r7, r9, sl, lr}^ │ │ │ │ @@ -21739,15 +21739,15 @@ │ │ │ │ eorls r4, r6, r0, lsl #4 │ │ │ │ @ instruction: 0xf04f9227 │ │ │ │ strls r0, [r8, #-514]! @ 0xfffffdfe │ │ │ │ addscs pc, r0, sp, lsl #17 │ │ │ │ @ instruction: 0xf0409305 │ │ │ │ eorcs r8, r8, #-620756992 @ 0xdb000000 │ │ │ │ vadd.i64 d26, d0, d26 │ │ │ │ - blls 0x11fa5c │ │ │ │ + blls 0x11f8dc │ │ │ │ movweq pc, #16435 @ 0x4033 @ │ │ │ │ rscshi pc, sl, r0, asr #32 │ │ │ │ stmdbhi r2!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldc 2, cr2, [sp] │ │ │ │ movwcs r8, #2854 @ 0xb26 │ │ │ │ @ instruction: 0x6720e9dd │ │ │ │ tstcs r0, #3358720 @ 0x334000 │ │ │ │ @@ -21758,27 +21758,27 @@ │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ stmib sp, {r1, r2, r4, r8, r9, sp}^ │ │ │ │ stmib sp, {r3, r4, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, r9, sp}^ │ │ │ │ @ instruction: 0x4642231c │ │ │ │ stc 6, cr4, [sp, #300] @ 0x12c │ │ │ │ @ instruction: 0xf12a8b00 │ │ │ │ - ldrtmi pc, [r2], -fp, lsl #31 @ │ │ │ │ + ldrtmi pc, [r2], -fp, lsr #30 @ │ │ │ │ ldmdbge sl, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #112] @ 0x70 │ │ │ │ @ instruction: 0xf12a9b00 │ │ │ │ - strbmi pc, [r2], -r3, lsl #31 @ │ │ │ │ + strbmi pc, [r2], -r3, lsr #30 @ │ │ │ │ ldmdbge r4, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #200] @ 0xc8 │ │ │ │ @ instruction: 0xf12a9b00 │ │ │ │ - shsub16mi pc, fp, fp @ │ │ │ │ + shadd16mi pc, fp, fp @ │ │ │ │ ldmdbge r0, {r1, r4, r5, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #72] @ 0x48 │ │ │ │ @ instruction: 0xf12a8b00 │ │ │ │ - ldcls 15, cr15, [ip], {115} @ 0x73 │ │ │ │ + ldcls 15, cr15, [ip], {19} │ │ │ │ @ instruction: 0x2618e9dd │ │ │ │ @ instruction: 0x871ae9dd │ │ │ │ ldmib sp, {r1, r4, r8, fp, ip}^ │ │ │ │ ldmdals sp, {r1, r2, r4, r8, ip, sp} │ │ │ │ bl 0x15cc674 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ svclt 0x00280600 │ │ │ │ @@ -21866,15 +21866,15 @@ │ │ │ │ eorls r4, r5, #89 @ 0x59 │ │ │ │ @ instruction: 0xf88d2203 │ │ │ │ svceq 0x00cb2090 │ │ │ │ movwls r9, #22787 @ 0x5903 │ │ │ │ tstpeq ip, r1, lsr r0 @ p-variant is OBSOLETE │ │ │ │ mvnhi pc, r0, asr #32 │ │ │ │ stmdage sl!, {r3, r5, r9, sp} │ │ │ │ - ldmda r2!, {r4, r5, r6, r9, ip, sp, lr, pc} │ │ │ │ + svc 0x00d2f26f │ │ │ │ @ instruction: 0x3000f8bb │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ andcc pc, r0, fp, lsr #17 │ │ │ │ svclt 0x0000e6fe │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ bhi 0x62f3ac │ │ │ │ @ instruction: 0xf5b02400 │ │ │ │ @@ -22365,20 +22365,20 @@ │ │ │ │ blt 0xffb23f3c │ │ │ │ @ instruction: 0xf0419903 │ │ │ │ ldrbt r0, [r1], #4 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ bcs 0x1463e8 │ │ │ │ ldmdavc fp, {r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ mrcge 4, 2, APSR_nzcv, cr13, cr15, {1} │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bae │ │ │ │ strtmi r7, [r0], -r1, ror #5 │ │ │ │ vshl.s16 d9, d0, d4 │ │ │ │ - andcs pc, r8, r3, ror #26 │ │ │ │ + andcs pc, r8, r3, lsl #26 │ │ │ │ andcs lr, r5, #15204352 @ 0xe80000 │ │ │ │ @ instruction: 0x2320e75f │ │ │ │ movwcs r9, #21251 @ 0x5303 │ │ │ │ ldrb r9, [sl, r6, lsl #6] │ │ │ │ movweq lr, #2645 @ 0xa55 │ │ │ │ addshi pc, r4, r0, asr #32 │ │ │ │ movweq lr, #19026 @ 0x4a52 │ │ │ │ @@ -22406,20 +22406,20 @@ │ │ │ │ @ instruction: 0xf7ff9303 │ │ │ │ ldmib sp, {r3, r4, r7, r9, fp, ip, sp, pc}^ │ │ │ │ strbmi r8, [pc], -r3, lsl #10 │ │ │ │ andshi pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf89be567 │ │ │ │ stmdbcs r0, {r0, r2, r3, ip} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr12, cr15, {3} │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbeq pc, r8, fp, asr #4 │ │ │ │ + adcsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #132, 22 @ 0x21000 │ │ │ │ - cdp2 2, 6, cr15, cr0, cr11, {2} │ │ │ │ + cdp2 2, 0, cr15, cr0, cr11, {2} │ │ │ │ mcr2 10, 4, pc, cr8, cr8, {5} @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ blx 0xfedda42c │ │ │ │ @ instruction: 0xf10efe86 │ │ │ │ blx 0x2298a8 │ │ │ │ @ instruction: 0xf1aef20e │ │ │ │ @ instruction: 0xf1ce0820 │ │ │ │ @@ -22493,15 +22493,15 @@ │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf042e4bf │ │ │ │ ldrb r4, [r2, #-640]! @ 0xfffffd80 │ │ │ │ andle r2, r6, r6, lsl #20 │ │ │ │ @ instruction: 0xf47f2a05 │ │ │ │ blge 0x951c5c │ │ │ │ vmls.f d14, d0, d1[6] │ │ │ │ - ldmib sp, {r0, r1, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r5, r8, r9, lr}^ │ │ │ │ addmi r0, fp, #-2147483639 @ 0x80000009 │ │ │ │ addmi fp, r4, #8, 30 │ │ │ │ addmi sp, r4, #8 │ │ │ │ movwle r4, #61835 @ 0xf18b │ │ │ │ blcs 0x1ccd8c │ │ │ │ @ instruction: 0xf47fab1e │ │ │ │ @@ -22511,52 +22511,52 @@ │ │ │ │ svclt 0x0008428b │ │ │ │ mvnle r4, r4, lsl #5 │ │ │ │ stmiale pc!, {r0, r1, r2, r5, r6, r8, sl, lr}^ @ │ │ │ │ bcs 0x1d0e24 │ │ │ │ stclge 4, cr15, [r9, #-508] @ 0xfffffe04 │ │ │ │ ldmdavc fp, {r0, r1, r2, r7, r9, sl, sp, lr, pc}^ │ │ │ │ bllt 0xff56419c │ │ │ │ - strbeq pc, [r0], #587 @ 0x24b @ │ │ │ │ + ldreq pc, [r0], #-587 @ 0xfffffdb5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #28, 22 @ 0x7000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - ldc2 2, cr15, [ip], #-80 @ 0xffffffb0 │ │ │ │ - eorne pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + blx 0xff762a0e │ │ │ │ + rsbseq pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x56eb28 │ │ │ │ - stc2 2, cr15, [lr], #-80 @ 0xffffffb0 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + blx 0xff3e2a2a │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andeq pc, r8, fp, asr #4 │ │ │ │ + subsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b10 │ │ │ │ vhsub.s8 , , q6 │ │ │ │ - andcs pc, r0, r1, ror sp @ │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + andcs pc, r0, r1, lsl sp @ │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #12, 22 @ 0x3000 │ │ │ │ vhadd.s16 d9, d4, d0 │ │ │ │ - andcs pc, r0, r7, lsl ip @ │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + @ instruction: 0x2000fbb7 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - stc2 2, cr15, [ip], {20} │ │ │ │ - eorseq sp, r2, ip, lsr fp │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ - eorseq sp, r2, r8, lsl #21 │ │ │ │ - eorseq sp, r2, r8, asr #31 │ │ │ │ - eorseq sp, r2, r4, lsr #22 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ - eorseq sp, r2, ip, lsl #22 │ │ │ │ + blx 0xfeb62a6e │ │ │ │ + eorseq sp, r2, ip, lsl #21 │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ + ldrsbteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsl pc │ │ │ │ + eorseq sp, r2, r4, ror sl │ │ │ │ + eorseq sp, r2, r8, asr #20 │ │ │ │ + eorseq sp, r2, ip, asr sl │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb88e50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtlt r0, [r7], r8 │ │ │ │ svcge 0x0024a942 │ │ │ │ @@ -22641,15 +22641,15 @@ │ │ │ │ b 0x13f665c │ │ │ │ ldrdls r3, [r7, -r2]! │ │ │ │ @ instruction: 0xf0332202 │ │ │ │ @ instruction: 0xf88d010c │ │ │ │ @ instruction: 0xf0412090 │ │ │ │ eorcs r8, r8, #163 @ 0xa3 │ │ │ │ vadd.i32 d26, d15, d26 │ │ │ │ - vmlacs.f32 s28, s6, s13 │ │ │ │ + @ instruction: 0x2e03e9c6 │ │ │ │ @ instruction: 0xf8bbd105 │ │ │ │ vst4.8 {d19-d22}, [r3], r0 │ │ │ │ @ instruction: 0xf8ab4380 │ │ │ │ ldc 0, cr3, [sp] │ │ │ │ strcs r8, [r0], #-2854 @ 0xfffff4da │ │ │ │ stmdbhi r0!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strtmi r2, [r2], -r0, lsl #10 │ │ │ │ @@ -22659,27 +22659,27 @@ │ │ │ │ stmib sp, {r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r2, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r2, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r3, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf12a451c │ │ │ │ - strbmi pc, [r2], -r1, lsl #17 @ │ │ │ │ + strbmi pc, [r2], -r1, lsr #16 @ │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ ldmdbge sl, {r8, sl, lr} │ │ │ │ @ instruction: 0xf12aa81c │ │ │ │ - @ instruction: 0x4622f879 │ │ │ │ + @ instruction: 0x4622f819 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r4, {r8, sl, lr} │ │ │ │ @ instruction: 0xf12aa832 │ │ │ │ - @ instruction: 0x4642f871 │ │ │ │ + @ instruction: 0x4642f811 │ │ │ │ ldmdbge r0, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #72] @ 0x48 │ │ │ │ @ instruction: 0xf12a8b00 │ │ │ │ - ldcls 8, cr15, [ip, #-420] @ 0xfffffe5c │ │ │ │ + ldcls 8, cr15, [ip, #-36] @ 0xffffffdc │ │ │ │ @ instruction: 0xf04f9a18 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ ldmdbne r2, {r1, r2, r4, r8, ip, sp}^ │ │ │ │ @ instruction: 0xc71ae9dd │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04f981d │ │ │ │ ldcls 8, cr0, [r9], {-0} │ │ │ │ @@ -22756,15 +22756,15 @@ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @ instruction: 0xf0c045c4 │ │ │ │ stmdbcs r6, {r0, r1, r3, r4, r5, r6, r8, r9, sl, pc} │ │ │ │ adcshi pc, r9, #0 │ │ │ │ andpl lr, r2, #3522560 @ 0x35c000 │ │ │ │ mulge r1, r7, r8 │ │ │ │ @ instruction: 0xf64d2128 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf0420332 │ │ │ │ blx 0x76d82 │ │ │ │ @ instruction: 0xf9b33304 │ │ │ │ stmib sp, {r2, r5, r8, r9, ip, sp}^ │ │ │ │ bge 0xabae34 │ │ │ │ biccc lr, sl, #3072 @ 0xc00 │ │ │ │ stcls 1, cr2, [r3], {-0} │ │ │ │ @@ -22779,15 +22779,15 @@ │ │ │ │ ldc 0, cr11, [sp], #220 @ 0xdc │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf64d2228 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf8970332 │ │ │ │ blx 0xce5e2 │ │ │ │ @ instruction: 0xf8d33304 │ │ │ │ @ instruction: 0xf89b7324 │ │ │ │ strcs r2, [r0, #-4] │ │ │ │ bicsmi fp, r2, #-1342177277 @ 0xb0000003 │ │ │ │ @ instruction: 0xe7ca07d2 │ │ │ │ @@ -22837,21 +22837,21 @@ │ │ │ │ andcc pc, r0, fp, lsr #17 │ │ │ │ tstpeq r0, #16 @ p-variant is OBSOLETE │ │ │ │ subshi pc, pc, #64 @ 0x40 │ │ │ │ andeq pc, r2, r0, lsl r0 @ │ │ │ │ sadd16mi fp, sp, ip │ │ │ │ @ instruction: 0xf47f461a │ │ │ │ vmax.f32 q13, , q12 │ │ │ │ - vsubl.s8 , d0, d20 │ │ │ │ + vmvn.i32 q8, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ vpadd.i16 q2, q2, │ │ │ │ - @ instruction: 0xf3c0f9b1 │ │ │ │ + vorr.i16 , #129 @ 0x0081 │ │ │ │ @ instruction: 0xf08000c0 │ │ │ │ sbclt r0, r0, #1 │ │ │ │ @ instruction: 0x9324e5f1 │ │ │ │ ldmcc r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ movwcc lr, #18887 @ 0x49c7 │ │ │ │ @ instruction: 0x3e25e9cd │ │ │ │ movweq lr, #6750 @ 0x1a5e │ │ │ │ @@ -22866,15 +22866,15 @@ │ │ │ │ vqshl.u64 d30, d23, #0 │ │ │ │ @ instruction: 0xf08000c0 │ │ │ │ sbclt r0, r0, #1 │ │ │ │ movwcs lr, #1562 @ 0x61a │ │ │ │ mulge r1, r7, r8 │ │ │ │ @ instruction: 0x461a461d │ │ │ │ eorcs lr, r8, #11796480 @ 0xb40000 │ │ │ │ - cdpcs 6, 1, cr15, cr0, cr13, {2} │ │ │ │ + cdpne 6, 6, cr15, cr0, cr13, {2} │ │ │ │ cdpeq 2, 3, cr15, cr2, cr0, {6} │ │ │ │ ldrdls pc, [ip], -r7 │ │ │ │ movwne lr, #18903 @ 0x49d7 │ │ │ │ blx 0xb8272 │ │ │ │ @ instruction: 0xf897e204 │ │ │ │ movwmi sl, #45057 @ 0xb001 │ │ │ │ svclt 0x001868b9 │ │ │ │ @@ -22966,15 +22966,15 @@ │ │ │ │ movwcs r4, #4202 @ 0x106a │ │ │ │ bcc 0xff4e11e4 │ │ │ │ adcsmi r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf0434611 │ │ │ │ @ instruction: 0xf88d0010 │ │ │ │ usat r2, #4, r0, lsl #1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, asr #31 │ │ │ │ + eorseq sp, r2, r8, lsl pc │ │ │ │ @ instruction: 0xf04f787d │ │ │ │ @ instruction: 0x460130ff │ │ │ │ andcs fp, r0, r5, lsl r1 │ │ │ │ strmi r2, [r1], -r1, lsl #10 │ │ │ │ ldrdgt pc, [r4], -r7 │ │ │ │ cmnppl pc, #12, 10 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ blcs 0x335d8 │ │ │ │ @@ -23137,15 +23137,15 @@ │ │ │ │ stmdaeq r4!, {r1, r2, r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ orrmi pc, r0, #12, 10 @ 0x3000000 │ │ │ │ strbvc lr, [r2], #2628 @ 0xa44 │ │ │ │ @ instruction: 0xf0420852 │ │ │ │ adcsvs r4, ip, r0, lsl #4 │ │ │ │ andscs r6, r0, #250 @ 0xfa │ │ │ │ eorcs lr, r8, #216, 12 @ 0xd800000 │ │ │ │ - tstpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + msrne SPSR_, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwcc pc, #19202 @ 0x4b02 @ │ │ │ │ msrvc CPSR_s, #13828096 @ 0xd30000 │ │ │ │ movwcs lr, #21811 @ 0x5533 │ │ │ │ @ instruction: 0xf89be629 │ │ │ │ @ instruction: 0xf1baa011 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @@ -23387,20 +23387,20 @@ │ │ │ │ stcge 4, cr15, [r6, #252] @ 0xfc │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ mulpl sl, fp, r8 │ │ │ │ stmdaeq r0, {r3, r6, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [fp], -sl, lsr #12 │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ @ instruction: 0xf64aad7b │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vaddl.s8 q8, d0, d8 │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0xff1a7014 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - cdp2 2, 11, cr15, cr6, cr10, {2} │ │ │ │ + cdp2 2, 5, cr15, cr6, cr10, {2} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ blls 0x3c7658 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strb r2, [r3, #-769]! @ 0xfffffcff │ │ │ │ movweq pc, #4547 @ 0x11c3 @ │ │ │ │ @ instruction: 0xf89be62f │ │ │ │ @@ -23449,15 +23449,15 @@ │ │ │ │ eorls pc, r6, r0 │ │ │ │ vpmax.u8 d15, d3, d30 │ │ │ │ movwcs r4, #4889 @ 0x1319 │ │ │ │ adcsmi r9, r3, r7, lsr #2 │ │ │ │ tstpeq ip, r3, lsr r0 @ p-variant is OBSOLETE │ │ │ │ eorshi pc, sl, #64 @ 0x40 │ │ │ │ stmdage sl!, {r3, r5, r9, sp} │ │ │ │ - bl 0xff563a04 │ │ │ │ + bl 0x1d63a04 │ │ │ │ stmiblt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ blcs 0x4dc8c │ │ │ │ sbcshi pc, r8, r0 │ │ │ │ @ instruction: 0xf1c243f6 │ │ │ │ bicmi r0, r5, #32, 6 @ 0x80000000 │ │ │ │ ldmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vpmax.u8 d15, d3, d6 │ │ │ │ @@ -23533,21 +23533,21 @@ │ │ │ │ andcc pc, r0, fp, lsr #17 │ │ │ │ @ instruction: 0xf7ff462b │ │ │ │ @ instruction: 0xf04fbbd7 │ │ │ │ strtmi r0, [sl], -r0, asr #16 │ │ │ │ ldrb r4, [r9], #-1579 @ 0xfffff9d5 │ │ │ │ mulpl sp, fp, r8 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ - vceq.f32 q13, , │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ + @ instruction: 0xf64aae4b │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ blmi 0xd27260 │ │ │ │ vqsub.s8 q9, q5, │ │ │ │ - movwcs pc, #7569 @ 0x1d91 @ │ │ │ │ + movwcs pc, #7473 @ 0x1d31 @ │ │ │ │ stmdbls r4, {r0, r1, r2, r3, r8, r9, ip, pc} │ │ │ │ ldrbeq lr, [r6, #-2694] @ 0xfffff57a │ │ │ │ andmi r9, fp, ip, lsl #22 │ │ │ │ b 0x8d5f8 │ │ │ │ stmdbls r9, {r2, r3, sl} │ │ │ │ svclt 0x000842a5 │ │ │ │ @ instruction: 0xf43f4299 │ │ │ │ @@ -23589,16 +23589,16 @@ │ │ │ │ stcmi 0, cr15, [r0], {76} @ 0x4c │ │ │ │ tsteq r0, r1, lsr #20 │ │ │ │ @ instruction: 0x0c06ea2c │ │ │ │ ldmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff9104 │ │ │ │ tstcs r0, #222208 @ 0x36400 │ │ │ │ svclt 0x0000e71e │ │ │ │ - eorseq sp, r2, r8, lsr #20 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + eorseq sp, r2, r8, ror r9 │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ @ instruction: 0xf04f9b04 │ │ │ │ stmib sp, {r9, fp}^ │ │ │ │ stmiane r3, {r0, r3, r9, fp, sp, pc}^ │ │ │ │ cmpmi fp, r6, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ bl 0x7aaaa0 │ │ │ │ @@ -23680,20 +23680,20 @@ │ │ │ │ blcs 0x75fe0 │ │ │ │ movwcs sp, #6228 @ 0x1854 │ │ │ │ str r9, [r3, #783] @ 0x30f │ │ │ │ eorsle r2, r1, r6, lsl #18 │ │ │ │ @ instruction: 0xf47f2905 │ │ │ │ @ instruction: 0xf7ffab9c │ │ │ │ vadd.i64 , , │ │ │ │ - vfma.f32 , , │ │ │ │ - vsra.s64 q8, q6, #64 │ │ │ │ + vpadd.i8 , , │ │ │ │ + vaddw.s8 q8, q0, d28 │ │ │ │ blmi 0x17a78a4 │ │ │ │ andvc pc, ip, #64, 4 │ │ │ │ vhadd.s16 d9, d3, d0 │ │ │ │ - @ instruction: 0xf8bbfb1d │ │ │ │ + @ instruction: 0xf8bbfabd │ │ │ │ stmdaeq r5!, {ip}^ │ │ │ │ strbvc lr, [r2, #2629] @ 0xa45 │ │ │ │ @ instruction: 0xf0410852 │ │ │ │ @ instruction: 0xf8970118 │ │ │ │ @ instruction: 0xf042a001 │ │ │ │ @ instruction: 0xf50c4200 │ │ │ │ @ instruction: 0xf8ab4320 │ │ │ │ @@ -23737,60 +23737,60 @@ │ │ │ │ strtmi r2, [sl], -r1, lsl #6 │ │ │ │ strls r9, [r6, #-772] @ 0xfffffcfc │ │ │ │ bllt 0xfffe54b4 │ │ │ │ svceq 0x0060f013 │ │ │ │ @ instruction: 0xf043d111 │ │ │ │ @ instruction: 0xf7ff0008 │ │ │ │ vadd.i8 , , │ │ │ │ - vmls.i d16, d16, d0[0] │ │ │ │ - vshl.s8 d16, d29, d11 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ + vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64a042d │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ blmi 0x96798c │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d3 │ │ │ │ - ldrmi pc, [r1], -r9, lsr #21 │ │ │ │ + ldrmi pc, [r1], -r9, asr #20 │ │ │ │ ldmiblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andeq pc, r4, r3, asr #32 │ │ │ │ @ instruction: 0xf7ff4611 │ │ │ │ @ instruction: 0xf64ab8cb │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vaddl.s8 q8, d0, d8 │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x6e75b8 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xff963e36 │ │ │ │ + blx 0xfe163e36 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x5e79cc │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d3, d0 │ │ │ │ - andcs pc, r0, r9, lsl #21 │ │ │ │ - bicseq pc, ip, fp, asr #4 │ │ │ │ + andcs pc, r0, r9, lsr #20 │ │ │ │ + msreq R12_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl fp │ │ │ │ subsvc pc, r3, #64, 4 │ │ │ │ - blx 0x1fe3d84 │ │ │ │ + blx 0x7e3d84 │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf64a0332 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0x1c63da0 │ │ │ │ + blx 0x463da0 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x1e7a14 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0x19e3db4 │ │ │ │ - eorseq sp, r2, ip, lsl #26 │ │ │ │ - eorseq sp, r2, r8, lsl #21 │ │ │ │ - eorseq sp, r2, r4, lsr #22 │ │ │ │ - eorseq sp, r2, ip, lsl #22 │ │ │ │ - eorseq sp, r2, r0, lsr #27 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + blx 0x1e3db4 │ │ │ │ + eorseq sp, r2, ip, asr ip │ │ │ │ + ldrsbteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r4, ror sl │ │ │ │ + eorseq sp, r2, ip, asr sl │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r8, asr #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ strcs fp, [r0, #-165] @ 0xffffff5b │ │ │ │ streq pc, [r9], #-960 @ 0xfffffc40 │ │ │ │ movwls r0, #19398 @ 0x4bc6 │ │ │ │ @@ -23864,15 +23864,15 @@ │ │ │ │ mlashi r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r8, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf128230e │ │ │ │ - ldmib sp, {r0, r1, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2b740 │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x2770c │ │ │ │ @ instruction: 0xf8cd4140 │ │ │ │ svclt 0x0028c064 │ │ │ │ @@ -24395,40 +24395,40 @@ │ │ │ │ ldclge 4, cr15, [ip], #-508 @ 0xfffffe04 │ │ │ │ blcs 0x14eb14 │ │ │ │ sbchi pc, r1, r0, asr #4 │ │ │ │ blcc 0x18eb1c │ │ │ │ blcs 0x94a74 │ │ │ │ mcrge 6, 4, pc, cr15, cr15, {3} @ │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0xff2683cc │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d2, d0 │ │ │ │ - stccs 13, cr15, [r0, #-548] @ 0xfffffddc │ │ │ │ + stccs 13, cr15, [r0, #-164] @ 0xffffff5c │ │ │ │ mvnsvc pc, #64, 4 │ │ │ │ @ instruction: 0xf44fbf14 │ │ │ │ vst1.64 {d20-d23}, [pc :256], r0 │ │ │ │ @ instruction: 0xf04f42f8 │ │ │ │ svclt 0x00080014 │ │ │ │ str r2, [r2, #-768]! @ 0xfffffd00 │ │ │ │ andeq pc, r2, r3, lsl r0 @ │ │ │ │ teqphi fp, #0 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [ip], {28} │ │ │ │ tstphi pc, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43f2c01 │ │ │ │ stccs 13, cr10, [r4], {138} @ 0x8a │ │ │ │ stcge 4, cr15, [sp, #252]! @ 0xfc │ │ │ │ - addsne pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + rsceq pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d20 │ │ │ │ vhsub.s16 d2, d18, d17 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ teqphi ip, r0 @ p-variant is OBSOLETE │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ mrshi pc, (UNDEF: 99) @ │ │ │ │ strle r0, [r6], #-656 @ 0xfffffd70 │ │ │ │ @ instruction: 0xf64f3b01 │ │ │ │ vrsra.s64 , , #64 │ │ │ │ bl 0x10a8c10 │ │ │ │ @@ -24450,34 +24450,34 @@ │ │ │ │ blls 0x100200 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf89a80c1 │ │ │ │ @ instruction: 0xf040300a │ │ │ │ ldrmi r0, [sl], -r0, asr #32 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf64aaccc │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vaddl.s8 q8, d0, d8 │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0xfe4a80b0 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - cdp2 2, 6, cr15, cr8, cr9, {2} │ │ │ │ + cdp2 2, 0, cr15, cr8, cr9, {2} │ │ │ │ blcs 0x14ec20 │ │ │ │ svcge 0x0076f47f │ │ │ │ vst2.8 {d18-d21}, [pc], r0 │ │ │ │ ldrt r4, [fp], #760 @ 0x2f8 │ │ │ │ @ instruction: 0xd1292c05 │ │ │ │ mulcc sp, sl, r8 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - vmla.f32 q13, , │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ + @ instruction: 0xf64aadf1 │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ blmi 0xfe1680e8 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - @ instruction: 0xf99afe4d │ │ │ │ + @ instruction: 0xf99afded │ │ │ │ @ instruction: 0xf89a1007 │ │ │ │ stmdbcs r0, {r0, r1, r2, ip, sp} │ │ │ │ @ instruction: 0xf8babfa1 │ │ │ │ vst4.8 {d17-d20}, [r1], r0 │ │ │ │ @ instruction: 0xf0417180 │ │ │ │ @ instruction: 0xf8aa0101 │ │ │ │ bcs 0x2c058 │ │ │ │ @@ -24598,18 +24598,18 @@ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdbhi r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #66 @ 0x42 │ │ │ │ andcs pc, r0, sl, lsr #17 │ │ │ │ @ instruction: 0xf88d2201 │ │ │ │ ldrb r2, [r9], #-80 @ 0xffffffb0 │ │ │ │ - eorseq sp, r2, r0, asr #20 │ │ │ │ - mlaseq r2, r8, pc, sp @ │ │ │ │ - eorseq sp, r2, r8, lsr #20 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + mlaseq r2, r0, r9, sp │ │ │ │ + eorseq sp, r2, r8, ror #29 │ │ │ │ + eorseq sp, r2, r8, ror r9 │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ muleq lr, sl, r8 │ │ │ │ svcvc 0x0092ebb0 │ │ │ │ stclge 4, cr15, [fp], #-508 @ 0xfffffe04 │ │ │ │ strcs r9, [r6], #-2563 @ 0xfffff5fd │ │ │ │ tstne r8, sp, asr #19 │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, ip}^ │ │ │ │ @@ -24804,56 +24804,56 @@ │ │ │ │ ands pc, ip, sp, asr #17 │ │ │ │ ands pc, r4, sp, asr #17 │ │ │ │ blt 0x18e6560 │ │ │ │ @ instruction: 0x0c03ea41 │ │ │ │ b 0x103116c │ │ │ │ ldrmi r0, [sl], -r2, lsl #10 │ │ │ │ vshl.s64 q15, q14, q7 │ │ │ │ - strcs pc, [r0, #-2957] @ 0xfffff473 │ │ │ │ + strcs pc, [r0, #-2861] @ 0xfffff4d3 │ │ │ │ @ instruction: 0x0c03ea41 │ │ │ │ movweq lr, #10816 @ 0x2a40 │ │ │ │ ldrmi r4, [lr], -pc, lsr #12 │ │ │ │ strtmi r4, [fp], -sl, lsr #12 │ │ │ │ ldrdcs lr, [r0], -r2 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #29696 @ 0x7400 │ │ │ │ vhadd.s16 d9, d2, d0 │ │ │ │ - vpmax.s8 , , │ │ │ │ - vmls.i d16, d16, d0[0] │ │ │ │ - vshl.s8 d16, d29, d11 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ + vmla.i8 , , │ │ │ │ + vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64a042d │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ blmi 0x628a64 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d2 │ │ │ │ - vpmin.s8 d31, d11, d29 │ │ │ │ - vaddhn.i16 d17, q0, q10 │ │ │ │ + vmul.i8 , , │ │ │ │ + vmvn.i32 q8, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf64a042d │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x4a8a80 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s16 d9, d0, d2 │ │ │ │ - andcs pc, r0, pc, lsr #20 │ │ │ │ - tstpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + andcs pc, r0, pc, asr #19 │ │ │ │ + msrne SPSR_, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d2, d0 │ │ │ │ - @ instruction: 0xf64afa21 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + @ instruction: 0xf64af9c1 │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d16, d0[2] │ │ │ │ blmi 0x1686b8 │ │ │ │ vhsub.s8 d18, d25, d22 │ │ │ │ - svclt 0x0000fb65 │ │ │ │ - eorseq sp, r2, r8, ror #30 │ │ │ │ - eorseq sp, r2, r8, lsl #21 │ │ │ │ - mlaseq r2, r8, pc, sp @ │ │ │ │ - eorseq sp, r2, r0, lsl #31 │ │ │ │ + svclt 0x0000fb05 │ │ │ │ + ldrhteq sp, [r2], -r8 │ │ │ │ + ldrsbteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, ror #29 │ │ │ │ + ldrsbteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb7f824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ blls 0x139ea0 │ │ │ │ movwcs r9, #769 @ 0x301 │ │ │ │ @ instruction: 0xf7fe9400 │ │ │ │ @@ -24939,15 +24939,15 @@ │ │ │ │ mlashi r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r8, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf127230e │ │ │ │ - ldmib sp, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2c80c │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x287d8 │ │ │ │ @ instruction: 0xf8cd4140 │ │ │ │ svclt 0x0028c064 │ │ │ │ @@ -25467,39 +25467,39 @@ │ │ │ │ stcge 4, cr15, [r2], {127} @ 0x7f │ │ │ │ blcs 0x14fbd4 │ │ │ │ adcshi pc, sp, r0, asr #4 │ │ │ │ blcc 0x18fbdc │ │ │ │ blcs 0x95b34 │ │ │ │ mcrge 6, 4, pc, cr15, cr15, {3} @ │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0xff1e948c │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d1, d0 │ │ │ │ - stccs 13, cr15, [r0, #-164] @ 0xffffff5c │ │ │ │ + stccs 12, cr15, [r0, #-804] @ 0xfffffcdc │ │ │ │ andseq pc, r4, pc, asr #32 │ │ │ │ @ instruction: 0xf04fbf15 │ │ │ │ @ instruction: 0xf04f43fe │ │ │ │ @ instruction: 0xf06f43ff │ │ │ │ tstcs r0, pc, ror r1 │ │ │ │ @ instruction: 0xf013e528 │ │ │ │ @ instruction: 0xf0000002 │ │ │ │ @ instruction: 0xf01c833e │ │ │ │ @ instruction: 0xf0400c0c │ │ │ │ stccs 1, cr8, [r1], {12} │ │ │ │ stcge 4, cr15, [fp, #252] @ 0xfc │ │ │ │ @ instruction: 0xf43f2c04 │ │ │ │ vadd.f32 d26, d27, d30 │ │ │ │ - vrshr.s64 d17, d8, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfecfa9ac │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ - stc2 2, cr15, [r0, #-68] @ 0xffffffbc │ │ │ │ + stc2 2, cr15, [r0], #68 @ 0x44 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdacc r5, {r0, r3, r4, r5, r8, pc} │ │ │ │ vadd.i8 d2, d0, d1 │ │ │ │ ldrbeq r8, [r8, #319] @ 0x13f │ │ │ │ stmdbcc r1, {r1, sl, ip, lr, pc} │ │ │ │ mvnseq pc, #-1073741808 @ 0xc0000010 │ │ │ │ mvnseq pc, #35 @ 0x23 │ │ │ │ @@ -25520,34 +25520,34 @@ │ │ │ │ stmdbls r3, {r0, r4, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ @ instruction: 0xf89a80c1 │ │ │ │ @ instruction: 0xf040100a │ │ │ │ strmi r0, [fp], -r0, asr #32 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0xf64aacd5 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vaddl.s8 q8, d0, d8 │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0xfe4a9168 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - cdp2 2, 0, cr15, cr12, cr8, {2} │ │ │ │ + stc2 2, cr15, [ip, #288]! @ 0x120 │ │ │ │ blcs 0x14fcd8 │ │ │ │ svcge 0x007af47f │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ strb r4, [r4], #1023 @ 0x3ff │ │ │ │ @ instruction: 0xd1292c05 │ │ │ │ mulcc sp, sl, r8 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - vmla.f32 q13, , │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ + @ instruction: 0xf64aadf5 │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ blmi 0xfe1691a0 │ │ │ │ vqsub.s8 q9, q4, │ │ │ │ - @ instruction: 0xf99afdf1 │ │ │ │ + @ instruction: 0xf99afd91 │ │ │ │ @ instruction: 0xf89a1007 │ │ │ │ stmdbcs r0, {r0, r1, r2, ip, sp} │ │ │ │ @ instruction: 0xf8babfa1 │ │ │ │ vst4.8 {d17-d20}, [r1], r0 │ │ │ │ @ instruction: 0xf0417180 │ │ │ │ @ instruction: 0xf8aa0101 │ │ │ │ bcs 0x2d110 │ │ │ │ @@ -25668,18 +25668,18 @@ │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ stmib sp, {r8, fp}^ │ │ │ │ @ instruction: 0xf0428916 │ │ │ │ @ instruction: 0xf8aa0220 │ │ │ │ andcs r2, r1, #0 │ │ │ │ subscs pc, r0, sp, lsl #17 │ │ │ │ svclt 0x0000e45e │ │ │ │ - eorseq sp, r2, r0, asr #20 │ │ │ │ - mlaseq r2, r8, pc, sp @ │ │ │ │ - eorseq sp, r2, r8, lsr #20 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + mlaseq r2, r0, r9, sp │ │ │ │ + eorseq sp, r2, r8, ror #29 │ │ │ │ + eorseq sp, r2, r8, ror r9 │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ muleq lr, sl, r8 │ │ │ │ svcvc 0x0092ebb0 │ │ │ │ stclge 4, cr15, [pc], #-508 @ 0x29114 │ │ │ │ strcs r9, [r6], #-2563 @ 0xfffff5fd │ │ │ │ tstne r8, sp, asr #19 │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, ip}^ │ │ │ │ @@ -25877,56 +25877,56 @@ │ │ │ │ ands pc, ip, sp, asr #17 │ │ │ │ ands pc, r4, sp, asr #17 │ │ │ │ blt 0x1867624 │ │ │ │ @ instruction: 0x0c03ea41 │ │ │ │ b 0x1032230 │ │ │ │ ldrmi r0, [sl], -r2, lsl #10 │ │ │ │ vshl.s64 q15, q13, │ │ │ │ - strcs pc, [r0, #-2859] @ 0xfffff4d5 │ │ │ │ + strcs pc, [r0, #-2763] @ 0xfffff535 │ │ │ │ @ instruction: 0x0c03ea41 │ │ │ │ movweq lr, #10816 @ 0x2a40 │ │ │ │ ldrmi r4, [lr], -pc, lsr #12 │ │ │ │ strtmi r4, [fp], -sl, lsr #12 │ │ │ │ andcs lr, r0, ip, asr #11 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #29696 @ 0x7400 │ │ │ │ vhadd.s16 d9, d1, d0 │ │ │ │ - vmla.i8 , , │ │ │ │ - vmls.i d16, d16, d0[0] │ │ │ │ - vshl.s8 d16, d29, d11 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ + vmla.i8 d31, d27, d9 │ │ │ │ + vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64a042d │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ blmi 0x629b28 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d1 │ │ │ │ - vmul.i8 , , │ │ │ │ - vaddhn.i16 d17, q0, q10 │ │ │ │ + vmul.i8 , , │ │ │ │ + vmvn.i32 q8, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf64a042d │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x4a9b44 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s16 d9, d0, d1 │ │ │ │ - andcs pc, r0, sp, asr #19 │ │ │ │ - tstpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + andcs pc, r0, sp, ror #18 │ │ │ │ + msrne SPSR_, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d1, d0 │ │ │ │ - @ instruction: 0xf64af9bf │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + @ instruction: 0xf64af95f │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d16, d0[2] │ │ │ │ blmi 0x16977c │ │ │ │ vhsub.s8 d18, d24, d22 │ │ │ │ - svclt 0x0000fb03 │ │ │ │ - eorseq sp, r2, r8, ror #30 │ │ │ │ - eorseq sp, r2, r8, lsl #21 │ │ │ │ - mlaseq r2, r8, pc, sp @ │ │ │ │ - eorseq sp, r2, r0, lsl #31 │ │ │ │ + svclt 0x0000faa3 │ │ │ │ + ldrhteq sp, [r2], -r8 │ │ │ │ + ldrsbteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, ror #29 │ │ │ │ + ldrsbteq sp, [r2], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ stcmi 0, cr11, [r9], #660 @ 0x294 │ │ │ │ strpl pc, [sl, #-961] @ 0xfffffc3f │ │ │ │ ldreq pc, [r3], -r1, asr #7 │ │ │ │ @@ -26010,15 +26010,15 @@ │ │ │ │ mlashi r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r8, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf126230e │ │ │ │ - ldmib sp, {r0, r1, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2d8c8 │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x29894 │ │ │ │ @ instruction: 0xf8cd4140 │ │ │ │ svclt 0x0028c064 │ │ │ │ @@ -26566,37 +26566,37 @@ │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ @ instruction: 0xf1b9ac4a │ │ │ │ vmax.f32 d16, d0, d4 │ │ │ │ @ instruction: 0xf1a980bd │ │ │ │ sbcslt r0, r2, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf67f2a01 │ │ │ │ andcs sl, r0, r8, asr #28 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bc9 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - ldc2 2, cr15, [r2], {16} │ │ │ │ + ldc2 2, cr15, [r2], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf5a16898 │ │ │ │ @ instruction: 0xf04661c0 │ │ │ │ ldrb r0, [r4], #1540 @ 0x604 │ │ │ │ andeq pc, r2, r2, lsl r0 @ │ │ │ │ orrhi pc, lr, #0 │ │ │ │ stceq 0, cr15, [ip], {28} │ │ │ │ msrhi CPSR_xc, r0, asr #32 │ │ │ │ @ instruction: 0xf43f2c01 │ │ │ │ stccs 13, cr10, [r4], {67} @ 0x43 │ │ │ │ stclge 4, cr15, [r7, #-252]! @ 0xffffff04 │ │ │ │ - addsne pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + rsceq pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d24 │ │ │ │ vhsub.s16 d2, d16, d17 │ │ │ │ - stccs 12, cr15, [r0], {111} @ 0x6f │ │ │ │ + stccs 12, cr15, [r0], {15} │ │ │ │ cmpphi r5, r0 @ p-variant is OBSOLETE │ │ │ │ stccs 12, cr3, [r1], {5} │ │ │ │ cmpphi sp, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ strle r0, [r5], #-1282 @ 0xfffffafe │ │ │ │ rscsvc pc, pc, #64, 4 │ │ │ │ ldrmi r1, [r0], -r2, lsl #17 │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ @@ -26618,35 +26618,35 @@ │ │ │ │ bls 0xf31b4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf89a80d3 │ │ │ │ @ instruction: 0xf046000a │ │ │ │ strmi r0, [r2], -r0, asr #12 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ stcge 4, cr15, [r3], {63} @ 0x3f │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andeq pc, r8, fp, asr #4 │ │ │ │ + subsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b95 │ │ │ │ vhsub.s8 , , q6 │ │ │ │ - @ instruction: 0xf1b9fd77 │ │ │ │ + @ instruction: 0xf1b9fd17 │ │ │ │ @ instruction: 0xf47f0f04 │ │ │ │ andcs sl, r0, ip, ror pc │ │ │ │ strmi r4, [r2], -r4, lsl #12 │ │ │ │ ldrbtvc pc, [r0], #1735 @ 0x6c7 @ │ │ │ │ stccs 4, cr14, [r5], {112} @ 0x70 │ │ │ │ @ instruction: 0xf89ad129 │ │ │ │ blcs 0x36238 │ │ │ │ stcge 4, cr15, [lr, #508]! @ 0x1fc │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbeq pc, r8, fp, asr #4 │ │ │ │ + adcsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #138240 @ 0x21c00 │ │ │ │ - ldc2l 2, cr15, [sl, #-284] @ 0xfffffee4 │ │ │ │ + ldc2l 2, cr15, [sl], #284 @ 0x11c │ │ │ │ mulne r7, sl, r9 │ │ │ │ mulcs r7, sl, r8 │ │ │ │ svclt 0x00a12900 │ │ │ │ @ instruction: 0x1000f8ba │ │ │ │ orrvc pc, r0, r1, asr #8 │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ andne pc, r0, sl, lsr #17 │ │ │ │ @@ -26770,18 +26770,18 @@ │ │ │ │ addseq r2, r2, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0x46101812 │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ bl 0x763ec8 │ │ │ │ bl 0x13ad424 │ │ │ │ strbtmi r0, [r0], -r1, lsl #2 │ │ │ │ svclt 0x0000e6a4 │ │ │ │ - eorseq sp, r2, r0, asr #20 │ │ │ │ - mlaseq r2, r8, pc, sp @ │ │ │ │ - eorseq sp, r2, r8, lsr #20 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + mlaseq r2, r0, r9, sp │ │ │ │ + eorseq sp, r2, r8, ror #29 │ │ │ │ + eorseq sp, r2, r8, ror r9 │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ mulpl fp, sl, r8 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ @ instruction: 0xf8ba812f │ │ │ │ @ instruction: 0xf04f0000 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ stmib sp, {r8, fp}^ │ │ │ │ @ instruction: 0xf040890e │ │ │ │ @@ -27012,56 +27012,56 @@ │ │ │ │ svclt 0x00189706 │ │ │ │ strls r2, [r4, -r1, lsl #8] │ │ │ │ stmiblt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ streq lr, [r3, #-2625] @ 0xfffff5bf │ │ │ │ b 0x10333f0 │ │ │ │ ldrmi r0, [sl], -r2, lsl #24 │ │ │ │ bllt 0xffd687f4 │ │ │ │ - blx 0x12e71ec │ │ │ │ + @ instruction: 0xf9eaf27c │ │ │ │ b 0x1073c00 │ │ │ │ strtmi r0, [pc], -r3, lsl #24 │ │ │ │ movweq lr, #10816 @ 0x2a40 │ │ │ │ movwls r4, #26154 @ 0x662a │ │ │ │ str r4, [r5, #1579] @ 0x62b │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x76acd0 │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - @ instruction: 0xf908f210 │ │ │ │ - strbeq pc, [r0], #587 @ 0x24b @ │ │ │ │ + @ instruction: 0xf8a8f210 │ │ │ │ + ldreq pc, [r0], #-587 @ 0xfffffdb5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #23552 @ 0x5c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf8faf210 │ │ │ │ - strtne pc, [r4], #-587 @ 0xfffffdb5 │ │ │ │ + @ instruction: 0xf89af210 │ │ │ │ + ldrbteq pc, [r4], #-587 @ 0xfffffdb5 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b11 │ │ │ │ strls r7, [r0], #-549 @ 0xfffffddb │ │ │ │ - @ instruction: 0xf8ecf210 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + @ instruction: 0xf88cf210 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbsne pc, r8, fp, asr #4 │ │ │ │ + sbceq pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #11264 @ 0x2c00 │ │ │ │ - blx 0xc67190 │ │ │ │ + @ instruction: 0xf9d0f247 │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf64a0332 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf8d2f210 │ │ │ │ - eorseq sp, r2, r8, ror #30 │ │ │ │ - eorseq sp, r2, r8, lsl #21 │ │ │ │ - mlaseq r2, r8, pc, sp @ │ │ │ │ - eorseq sp, r2, r0, lsl #31 │ │ │ │ + @ instruction: 0xf872f210 │ │ │ │ + ldrhteq sp, [r2], -r8 │ │ │ │ + ldrsbteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, ror #29 │ │ │ │ + ldrsbteq sp, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb81aa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ ldmdahi r3!, {r3, r9, sl, fp, ip, pc} │ │ │ │ ldrle r0, [r8, #-1752] @ 0xfffff928 │ │ │ │ @@ -27115,15 +27115,15 @@ │ │ │ │ blcs 0x3d1bc │ │ │ │ strbeq sp, [r8, r8, asr #2]! │ │ │ │ bcs 0x466188 │ │ │ │ bne 0xfe466188 │ │ │ │ svclt 0x00489203 │ │ │ │ bne 0x10a6454 │ │ │ │ @ instruction: 0xf1ed9102 │ │ │ │ - mrc 9, 0, APSR_nzcv, cr0, cr9, {3} │ │ │ │ + mrc 9, 0, APSR_nzcv, cr0, cr9, {0} │ │ │ │ ldmib sp, {r4, r9, fp}^ │ │ │ │ @ instruction: 0xf0201202 │ │ │ │ @ instruction: 0xf1b34300 │ │ │ │ svclt 0x00024fff │ │ │ │ @ instruction: 0xf0438833 │ │ │ │ eorshi r0, r3, r4, lsl #6 │ │ │ │ mrc 0, 5, sp, cr0, cr3, {6} │ │ │ │ @@ -27224,15 +27224,15 @@ │ │ │ │ cmnle r0, r0, lsl #16 │ │ │ │ svceq 0x0001f018 │ │ │ │ blvs 0x4e5c54 │ │ │ │ blcs 0x465c48 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ mrc 15, 5, fp, cr1, cr8, {0} │ │ │ │ @ instruction: 0xf1ec2b42 │ │ │ │ - stc 13, cr15, [sp, #116] @ 0x74 │ │ │ │ + stc 12, cr15, [sp, #756] @ 0x2f4 │ │ │ │ ldmib sp, {r1, r2, r8, r9, fp}^ │ │ │ │ @ instruction: 0xf04f0106 │ │ │ │ @ instruction: 0xf6c70c00 │ │ │ │ @ instruction: 0xf0217cf0 │ │ │ │ strbmi r4, [r6, #3584]! @ 0xe00 │ │ │ │ stmdacs r0, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ @@ -27335,17 +27335,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, #17 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vcge.s q12, , q8 │ │ │ │ - svclt 0x0000ffc5 │ │ │ │ + svclt 0x0000ff65 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ ldrmi fp, [sp], -r5, lsr #1 │ │ │ │ @ instruction: 0x26004b9b │ │ │ │ ldrbteq pc, [pc], #-0 @ 0x2ad2c @ │ │ │ │ @@ -27419,15 +27419,15 @@ │ │ │ │ mlasls r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r9, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf125230e │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r8, sp}^ │ │ │ │ stmdbcs r0, {r2, r3, r4, sl} │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r0, {r1, r4, r8, r9, fp, ip, lr, pc} │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x2ae9c │ │ │ │ @ instruction: 0xf8cd4164 │ │ │ │ svclt 0x0028c064 │ │ │ │ @@ -27956,39 +27956,39 @@ │ │ │ │ stclge 4, cr15, [pc], #-508 @ 0x2b4a4 │ │ │ │ blcs 0x1522b4 │ │ │ │ adcshi pc, ip, r0, asr #4 │ │ │ │ blcc 0x1922bc │ │ │ │ blcs 0x9821c │ │ │ │ mrcge 6, 2, APSR_nzcv, cr8, cr15, {3} │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0xff22bb74 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d15, d0 │ │ │ │ - @ instruction: 0x2d00f9b5 │ │ │ │ + @ instruction: 0x2d00f955 │ │ │ │ andseq pc, r4, pc, asr #32 │ │ │ │ @ instruction: 0xf44fbf15 │ │ │ │ vst2. {d20-d23}, [pc :256], lr │ │ │ │ ldrshcs r4, [pc, #63] @ 0x2b71b │ │ │ │ ldrbt r2, [r4], #256 @ 0x100 │ │ │ │ andeq pc, r2, r3, lsl r0 @ │ │ │ │ teqphi r8, #0 @ p-variant is OBSOLETE │ │ │ │ streq pc, [ip], #-20 @ 0xffffffec │ │ │ │ tstphi r3, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43f2e01 │ │ │ │ mcrcs 13, 0, sl, cr4, cr8, {2} │ │ │ │ ldclge 4, cr15, [r8, #-252]! @ 0xffffff04 │ │ │ │ - addsne pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + rsceq pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d20 │ │ │ │ vhsub.s8 d2, d31, d17 │ │ │ │ - stmdacs r0, {r0, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ teqphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ mrshi pc, (UNDEF: 101) @ │ │ │ │ strle r0, [r2], #-472 @ 0xfffffe28 │ │ │ │ @ instruction: 0xf1633901 │ │ │ │ @ instruction: 0xf003437f │ │ │ │ andscs r4, r0, pc, ror r3 │ │ │ │ @@ -28008,34 +28008,34 @@ │ │ │ │ sbcsvs r2, r1, r0, lsl #2 │ │ │ │ stmdbcs r0, {r1, r8, fp, ip, pc} │ │ │ │ sbchi pc, r7, r0 │ │ │ │ mulne sl, sl, r8 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ stcge 4, cr15, [r1], #252 @ 0xfc │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andeq pc, r8, fp, asr #4 │ │ │ │ + subsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b93 │ │ │ │ vhsub.s8 , q11, q6 │ │ │ │ - blls 0x16a208 │ │ │ │ + blls 0x16a088 │ │ │ │ @ instruction: 0xf47f2b04 │ │ │ │ tstcs r0, fp, ror pc │ │ │ │ mvnsmi pc, #1325400064 @ 0x4f000000 │ │ │ │ mcrcs 4, 0, lr, cr5, cr0, {4} │ │ │ │ @ instruction: 0xf89ad129 │ │ │ │ blcs 0x377f0 │ │ │ │ ldcge 4, cr15, [pc, #508]! @ 0x2b9bc │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbeq pc, r8, fp, asr #4 │ │ │ │ + adcsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #137216 @ 0x21800 │ │ │ │ - blx 0x1fe80f0 │ │ │ │ + blx 0x7e80f0 │ │ │ │ mulne r7, sl, r9 │ │ │ │ mulcc r7, sl, r8 │ │ │ │ svclt 0x00a12900 │ │ │ │ @ instruction: 0x1000f8ba │ │ │ │ orrvc pc, r0, r1, asr #8 │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ andne pc, r0, sl, lsr #17 │ │ │ │ @@ -28158,18 +28158,18 @@ │ │ │ │ @ instruction: 0x2000f8ba │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ ldrvs lr, [r6, -sp, asr #19] │ │ │ │ eoreq pc, r0, #66 @ 0x42 │ │ │ │ andcs pc, r0, sl, lsr #17 │ │ │ │ @ instruction: 0xf88d2201 │ │ │ │ strt r2, [r3], #-80 @ 0xffffffb0 │ │ │ │ - eorseq sp, r2, r0, asr #20 │ │ │ │ - mlaseq r2, r8, pc, sp @ │ │ │ │ - eorseq sp, r2, r8, lsr #20 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + mlaseq r2, r0, r9, sp │ │ │ │ + eorseq sp, r2, r8, ror #29 │ │ │ │ + eorseq sp, r2, r8, ror r9 │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ muleq lr, sl, r8 │ │ │ │ svcvc 0x0092ebb0 │ │ │ │ ldcge 4, cr15, [r6], #-508 @ 0xfffffe04 │ │ │ │ stmib sp, {r1, r2, r9, sl, sp}^ │ │ │ │ stmib sp, {r3, r4, r8, ip}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, ip}^ │ │ │ │ @ instruction: 0xf88d111c │ │ │ │ @@ -28362,56 +28362,56 @@ │ │ │ │ strbmi r2, [r3], -r1, lsl #6 │ │ │ │ @ instruction: 0xf8cd46c1 │ │ │ │ @ instruction: 0xf7ff800c │ │ │ │ b 0x105a5d0 │ │ │ │ andcs r0, r0, #134217728 @ 0x8000000 │ │ │ │ streq lr, [r1], -r4, asr #20 │ │ │ │ strb r4, [r1], #-1553 @ 0xfffff9ef │ │ │ │ - @ instruction: 0xffbef27a │ │ │ │ + @ instruction: 0xff5ef27a │ │ │ │ b 0x1035518 │ │ │ │ ldrtmi r0, [r7], -r2, lsl #24 │ │ │ │ andeq lr, r1, #68, 20 @ 0x44000 │ │ │ │ andls r4, r5, #51380224 @ 0x3100000 │ │ │ │ ldrb r4, [r8, #1586] @ 0x632 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x76c1e8 │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - cdp2 2, 7, cr15, cr12, cr14, {0} │ │ │ │ - strbeq pc, [r0], #587 @ 0x24b @ │ │ │ │ + cdp2 2, 1, cr15, cr12, cr14, {0} │ │ │ │ + ldreq pc, [r0], #-587 @ 0xfffffdb5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #23552 @ 0x5c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - cdp2 2, 6, cr15, cr14, cr14, {0} │ │ │ │ - strtne pc, [r4], #-587 @ 0xfffffdb5 │ │ │ │ + cdp2 2, 0, cr15, cr14, cr14, {0} │ │ │ │ + ldrbteq pc, [r4], #-587 @ 0xfffffdb5 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b11 │ │ │ │ strls r7, [r0], #-549 @ 0xfffffddb │ │ │ │ - cdp2 2, 6, cr15, cr0, cr14, {0} │ │ │ │ + cdp2 2, 0, cr15, cr0, cr14, {0} │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf64a0332 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - cdp2 2, 5, cr15, cr2, cr14, {0} │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + ldc2l 2, cr15, [r2, #56]! @ 0x38 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbsne pc, r8, fp, asr #4 │ │ │ │ + sbceq pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #4, 22 @ 0x1000 │ │ │ │ - @ instruction: 0xff96f245 │ │ │ │ - eorseq sp, r2, r8, ror #30 │ │ │ │ - eorseq sp, r2, r8, lsl #21 │ │ │ │ - mlaseq r2, r8, pc, sp @ │ │ │ │ - eorseq sp, r2, r0, lsl #31 │ │ │ │ + @ instruction: 0xff36f245 │ │ │ │ + ldrhteq sp, [r2], -r8 │ │ │ │ + ldrsbteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, ror #29 │ │ │ │ + ldrsbteq sp, [r2], -r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb8e9d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ smulllt r0, sp, r8, lr │ │ │ │ ldmdbge sl, {r1, r7, r9, sl, lr}^ │ │ │ │ @@ -28492,15 +28492,15 @@ │ │ │ │ @ instruction: 0x973a03ff │ │ │ │ strcs r2, [r2], #-1796 @ 0xfffff8fc │ │ │ │ sbccc lr, r1, r0, asr #20 │ │ │ │ @ instruction: 0xf88d9237 │ │ │ │ ldrsbtls r4, [r8], -r8 │ │ │ │ eorcs r9, r8, #-335544320 @ 0xec000000 │ │ │ │ ldmdage ip!, {r8, sp} │ │ │ │ - stcl 2, cr15, [ip], #-420 @ 0xfffffe5c │ │ │ │ + stc 2, cr15, [ip], {105} @ 0x69 │ │ │ │ b 0x1112b38 │ │ │ │ b 0x102bf38 │ │ │ │ movwls r0, #37639 @ 0x9307 │ │ │ │ msreq SPSR_, #16 │ │ │ │ @ instruction: 0xf0409307 │ │ │ │ blls 0x19cd234 │ │ │ │ streq lr, [r8], -r6, lsl #21 │ │ │ │ @@ -28531,27 +28531,27 @@ │ │ │ │ tstcs lr, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0x2320e9cd │ │ │ │ @ instruction: 0x2322e9cd │ │ │ │ @ instruction: 0x2324e9cd │ │ │ │ @ instruction: 0x2326e9cd │ │ │ │ @ instruction: 0x2328e9cd │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ - blx 0xfe7e8448 │ │ │ │ + blx 0xfe8448 │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ stmdage r8!, {r1, r2, r5, r8, fp, sp, pc} │ │ │ │ blls 0x675f8 │ │ │ │ - blx 0xfe5e8458 │ │ │ │ + blx 0xde8458 │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ stmdage r4, {r5, r8, fp, sp, pc}^ │ │ │ │ blls 0x67608 │ │ │ │ - blx 0xfe3e8468 │ │ │ │ + blx 0xbe8468 │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ ldmdage lr, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ blhi 0x67618 │ │ │ │ - blx 0xfe1e8478 │ │ │ │ + blx 0x9e8478 │ │ │ │ bls 0x95388c │ │ │ │ ldmib sp, {r2, r3, r5, r7, r9, sl, lr}^ │ │ │ │ ldmibne r2, {r1, r5, r8, r9} │ │ │ │ @ instruction: 0x5726e9dd │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbls r5!, {r0, r3, r5, r9, sl, fp, ip, pc} │ │ │ │ mcrls 1, 1, r4, cr0, cr1, {3} │ │ │ │ @@ -29478,44 +29478,44 @@ │ │ │ │ @ instruction: 0xf0000002 │ │ │ │ @ instruction: 0xf01786e6 │ │ │ │ @ instruction: 0xf040070c │ │ │ │ stccs 1, cr8, [r1], {246} @ 0xf6 │ │ │ │ orrhi pc, r8, r0 │ │ │ │ @ instruction: 0xf43f2c04 │ │ │ │ vceq.f32 q13, , q11 │ │ │ │ - vrshr.s64 d17, d8, #64 │ │ │ │ + vmlal.s q8, d16, d0[6] │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfeebe774 │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ - stc2l 2, cr15, [ip, #52] @ 0x34 │ │ │ │ + stc2l 2, cr15, [ip, #-52]! @ 0xffffffcc │ │ │ │ @ instruction: 0xf7ff930e │ │ │ │ bls 0x11bab8 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ stccs 7, cr14, [r5], {167} @ 0xa7 │ │ │ │ blls 0x121400 │ │ │ │ blcs 0x4bc24 │ │ │ │ ldcge 4, cr15, [ip, #508]! @ 0x1fc │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbeq pc, r8, fp, asr #4 │ │ │ │ + adcsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #172, 22 @ 0x2b000 │ │ │ │ - @ instruction: 0xff00f244 │ │ │ │ + cdp2 2, 10, cr15, cr0, cr4, {2} │ │ │ │ bcc 0x193710 │ │ │ │ bcs 0x99a24 │ │ │ │ ldcge 6, cr15, [pc, #508]! @ 0x2d0dc │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0xfe9ad3a0 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d13, d0 │ │ │ │ - ldmdacs pc!, {r0, r1, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ @ │ │ │ │ + ldmdacs pc!, {r0, r1, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc}^ @ │ │ │ │ strhi pc, [r8], -r0, lsl #6 │ │ │ │ eorseq pc, pc, r0, lsl r0 @ │ │ │ │ strbhi pc, [r8], #0 @ │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ strmi r9, [sl], -r9, lsl #22 │ │ │ │ stmdaeq r0!, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strtmi r9, [r1], r4, lsl #2 │ │ │ │ @@ -29669,17 +29669,17 @@ │ │ │ │ bls 0x37d51c │ │ │ │ movwmi r9, #43279 @ 0xa90f │ │ │ │ @ instruction: 0xf047bf18 │ │ │ │ tstcs r0, r1, lsl #14 │ │ │ │ tstls r2, sp, lsl r6 │ │ │ │ tstne r0, sp, asr #19 │ │ │ │ bllt 0x66b178 │ │ │ │ - eorseq lr, r2, r0, lsl r0 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ - eorseq sp, r2, ip, lsr fp │ │ │ │ + eorseq sp, r2, r0, ror #30 │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ + eorseq sp, r2, ip, lsl #21 │ │ │ │ @ instruction: 0xf89d9a66 │ │ │ │ @ instruction: 0x071030d9 │ │ │ │ @ instruction: 0xf89dd40a │ │ │ │ addsmi r2, sl, #169 @ 0xa9 │ │ │ │ blls 0x1211bc │ │ │ │ @ instruction: 0xf1a3789b │ │ │ │ blx 0xfecedda8 │ │ │ │ @@ -29834,15 +29834,15 @@ │ │ │ │ teqcs r2, #3358720 @ 0x334000 │ │ │ │ blt 0xd2b3f8 │ │ │ │ bl 0xfeccc2c8 │ │ │ │ @ instruction: 0xd17d7f93 │ │ │ │ eorcs r4, r8, #34603008 @ 0x2100000 │ │ │ │ strcs sl, [r6], #-2108 @ 0xfffff7c4 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ - ldmib r0!, {r3, r5, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmib r0, {r3, r5, r6, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x432b9b06 │ │ │ │ bls 0xfec90 │ │ │ │ ldmdahi r3, {r6, r8, sp} │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf7ff8013 │ │ │ │ @ instruction: 0x9c03ba48 │ │ │ │ @@ -29897,15 +29897,15 @@ │ │ │ │ teqls r9, #-67108861 @ 0xfc000003 │ │ │ │ eorsls r9, fp, r8, lsr r2 │ │ │ │ stccs 7, cr9, [r0], {58} @ 0x3a │ │ │ │ svcge 0x007ef43f │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ strcs sl, [r5], #-2108 @ 0xfffff7c4 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ - ldmdb r2!, {r3, r5, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r2, {r3, r5, r6, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x432b9b06 │ │ │ │ @ instruction: 0xf043461d │ │ │ │ movwls r0, #37664 @ 0x9320 │ │ │ │ stmiblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf507691c │ │ │ │ @ instruction: 0xf8d3401f │ │ │ │ rscscc ip, pc, r4, lsl r0 @ │ │ │ │ @@ -30312,15 +30312,15 @@ │ │ │ │ movwls r9, #35596 @ 0x8b0c │ │ │ │ tstls r6, #18432 @ 0x4800 │ │ │ │ tstls r2, #17408 @ 0x4400 │ │ │ │ tstls r1, #10240 @ 0x2800 │ │ │ │ movwls r9, #43787 @ 0xab0b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ strb r3, [r5, #-779] @ 0xfffffcf5 │ │ │ │ - @ instruction: 0xf882f279 │ │ │ │ + @ instruction: 0xf822f279 │ │ │ │ teqmi sl, #53248 @ 0xd000 │ │ │ │ bls 0x4123c8 │ │ │ │ @ instruction: 0xf8cd9f04 │ │ │ │ @ instruction: 0x46dee010 │ │ │ │ bleq 0x69cdc │ │ │ │ andeq lr, r2, #72, 20 @ 0x48000 │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ @@ -30344,57 +30344,57 @@ │ │ │ │ tsteq fp, r0, asr #20 │ │ │ │ @ instruction: 0x46be4332 │ │ │ │ @ instruction: 0x46bb46b9 │ │ │ │ tstls sp, lr, lsr r6 │ │ │ │ stmib sp, {r0, r1, r2, r3, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff7704 │ │ │ │ vpmax.s8 d27, d27, d30 │ │ │ │ - vmls.i d16, d16, d0[0] │ │ │ │ - vshl.s8 d16, d29, d11 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ + vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf64a042d │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ blmi 0x86e0cc │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s8 d9, d0, d12 │ │ │ │ - andcs pc, r0, r9, lsl #30 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + andcs pc, r0, r9, lsr #29 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #28, 22 @ 0x7000 │ │ │ │ vhadd.s8 d9, d12, d0 │ │ │ │ - @ instruction: 0xf24bfeff │ │ │ │ - vaddhn.i16 d17, q0, q10 │ │ │ │ + @ instruction: 0xf24bfe9f │ │ │ │ + vmvn.i32 q8, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf64a042d │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x5ee0fc │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s8 d9, d0, d12 │ │ │ │ - strdcs pc, [r0], -r1 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + mulcs r0, r1, lr │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b12 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - cdp2 2, 14, cr15, cr6, cr12, {0} │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + cdp2 2, 8, cr15, cr6, cr12, {0} │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andeq pc, r8, fp, asr #4 │ │ │ │ + subsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0c │ │ │ │ - vhsub.s8 , q10, q6 │ │ │ │ - @ instruction: 0xf64af829 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vhsub.s8 , , q6 │ │ │ │ + @ instruction: 0xf64affc9 │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d16, d0[2] │ │ │ │ blmi 0x1edd48 │ │ │ │ - vhsub.s8 d18, d20, d22 │ │ │ │ - svclt 0x0000f81d │ │ │ │ - eorseq sp, r2, r8, lsl #21 │ │ │ │ + vhsub.s8 d18, d19, d22 │ │ │ │ + svclt 0x0000ffbd │ │ │ │ ldrsbteq sp, [r2], -r8 │ │ │ │ - eorseq lr, r2, r0, lsl r0 │ │ │ │ - eorseq sp, r2, ip, lsl #22 │ │ │ │ - eorseq sp, r2, r4, lsr #22 │ │ │ │ - ldrshteq sp, [r2], -r4 │ │ │ │ + eorseq sp, r2, r8, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror #30 │ │ │ │ + eorseq sp, r2, ip, asr sl │ │ │ │ + eorseq sp, r2, r4, ror sl │ │ │ │ + eorseq sp, r2, r4, asr #30 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb84ebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r2, [r6], -r0, lsl #8 │ │ │ │ strmi r4, [r3], -fp, lsr #20 │ │ │ │ strls r4, [r0], #-1549 @ 0xfffff9f3 │ │ │ │ @@ -30435,17 +30435,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q12, q8 │ │ │ │ - svclt 0x0000ff8d │ │ │ │ + svclt 0x0000ff2d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ ldmdahi r0, {r0, r1, r9, sl, lr} │ │ │ │ svceq 0x0010f010 │ │ │ │ ldrlt sp, [r0], #-88 @ 0xffffffa8 │ │ │ │ bllt 0xfe54bfe0 │ │ │ │ bllt 0xfeb4c8e4 │ │ │ │ ldrdcc r0, [r1], -r8 │ │ │ │ svceq 0x00fef010 │ │ │ │ @@ -30614,17 +30614,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q12, q8 │ │ │ │ - svclt 0x0000fe27 │ │ │ │ + svclt 0x0000fdc7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ blmi 0xfeeda2a4 │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ @ instruction: 0xf0000bc6 │ │ │ │ @@ -30675,15 +30675,15 @@ │ │ │ │ ldrtmi r0, [sl], -r7, lsl #6 │ │ │ │ stmdaeq r3, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmibvc r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcvc lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf04f0849 │ │ │ │ svclt 0x00380300 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - mrc2 2, 5, pc, cr6, cr9, {1} │ │ │ │ + mrc2 2, 2, pc, cr6, cr9, {1} │ │ │ │ ldrmi r4, [r6], r6, lsl #12 │ │ │ │ blx 0xfe97fa62 │ │ │ │ strbmi ip, [r1, #774]! @ 0x306 │ │ │ │ movwcc pc, #6917 @ 0x1b05 @ │ │ │ │ tsteq r3, r2, ror fp │ │ │ │ @ instruction: 0xf116d217 │ │ │ │ bl 0x57cd50 │ │ │ │ @@ -30697,15 +30697,15 @@ │ │ │ │ svclt 0x00284648 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ sbcshi pc, r9, r0, asr #32 │ │ │ │ bl 0xfec3fad8 │ │ │ │ ldrtmi r0, [sl], -ip │ │ │ │ tsteq r3, lr, ror #22 │ │ │ │ vcgt.s d2, d9, d0 │ │ │ │ - strmi pc, [r3], -fp, lsl #29 │ │ │ │ + strmi pc, [r3], -fp, lsr #28 │ │ │ │ strmi r2, [r9], r0 │ │ │ │ blx 0xfe97fbe2 │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3e8f6c │ │ │ │ ldrbmi sp, [r6, #802] @ 0x322 │ │ │ │ strmi fp, [r4, #3848] @ 0xf08 │ │ │ │ @@ -30922,21 +30922,21 @@ │ │ │ │ blcs 0xa804c │ │ │ │ stmdahi r2!, {r1, r4, r5, r6, ip, lr, pc} │ │ │ │ andseq pc, r9, sp, lsl #17 │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr2, {1} │ │ │ │ blcs 0x162ac8 │ │ │ │ vhadd.s8 , , │ │ │ │ - vmlal.s q8, d16, d0[7] │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfeaf6524 │ │ │ │ andscc pc, pc, #64, 4 │ │ │ │ - blx 0xfe16ad5c │ │ │ │ + blx 0x96ad5c │ │ │ │ rsble r2, r6, r0, lsl #20 │ │ │ │ bcs 0x7cd48 │ │ │ │ addhi pc, r3, r0, lsl #4 │ │ │ │ strle r0, [r2], #-474 @ 0xfffffe26 │ │ │ │ @ instruction: 0xf1633d01 │ │ │ │ @ instruction: 0xf003437f │ │ │ │ andscs r4, r0, #-67108863 @ 0xfc000001 │ │ │ │ @@ -30952,21 +30952,21 @@ │ │ │ │ cdpeq 0, 1, cr6, cr11, cr10, {6} │ │ │ │ andscs r6, r0, #139 @ 0x8b │ │ │ │ stmdals r2, {r8, r9, sp} │ │ │ │ bvc 0xfe85b21c │ │ │ │ subeq pc, r0, #66 @ 0x42 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ mcrge 4, 4, pc, cr13, cr15, {1} @ │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andeq pc, r8, fp, asr #4 │ │ │ │ + subsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b8e │ │ │ │ vhsub.s8 , , q6 │ │ │ │ - blls 0x16d408 │ │ │ │ + blls 0x16d288 │ │ │ │ teqle sp, r1, lsl #22 │ │ │ │ andcs r7, r0, sp, asr #16 │ │ │ │ ldrbt r4, [ip], -r3, lsl #12 │ │ │ │ movweq lr, #23326 @ 0x5b1e │ │ │ │ movweq lr, #39772 @ 0x9b5c │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ strcs fp, [r1, -r8, lsr #30] │ │ │ │ @@ -31098,16 +31098,16 @@ │ │ │ │ svclt 0x000b7f93 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ │ │ │ │ stmdaeq r0!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwcs r2, #21254 @ 0x5306 │ │ │ │ blls 0x1533d8 │ │ │ │ andscc pc, r8, sp, lsl #17 │ │ │ │ svclt 0x0000e46d │ │ │ │ - eorseq sp, r2, r0, asr fp │ │ │ │ - eorseq sp, r2, r8, lsr #20 │ │ │ │ + eorseq sp, r2, r0, lsr #21 │ │ │ │ + eorseq sp, r2, r8, ror r9 │ │ │ │ andeq pc, r4, #72 @ 0x48 │ │ │ │ andcs lr, r0, #847249408 @ 0x32800000 │ │ │ │ blx 0xfece83b8 │ │ │ │ subsmi pc, r9, #134217730 @ 0x8000002 │ │ │ │ streq pc, [r0, #-259]! @ 0xfffffefd │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ @ instruction: 0xf101fa22 │ │ │ │ @@ -31144,30 +31144,30 @@ │ │ │ │ movwls r0, #18464 @ 0x4820 │ │ │ │ movwcs lr, #22441 @ 0x57a9 │ │ │ │ blls 0xe8560 │ │ │ │ adcsle r2, r0, r0, lsl #22 │ │ │ │ ldrbt r2, [ip], -r0, lsl #4 │ │ │ │ vstrcs d7, [r0, #-404] @ 0xfffffe6c │ │ │ │ stclge 4, cr15, [r6, #508] @ 0x1fc │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbeq pc, r8, fp, asr #4 │ │ │ │ + adcsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #56, 22 @ 0xe000 │ │ │ │ - blx 0x6eb1ac │ │ │ │ + @ instruction: 0xf9baf243 │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ blls 0x1683cc │ │ │ │ @ instruction: 0xf43f2b01 │ │ │ │ stmdbge r6, {r2, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ str r7, [r0, #2125] @ 0x84d │ │ │ │ andle r2, r7, r6, lsl #22 │ │ │ │ @ instruction: 0xf47f2b05 │ │ │ │ stmdbge sl, {r0, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ ldrt r9, [r3], r4, lsl #6 │ │ │ │ - @ instruction: 0xf9e4f278 │ │ │ │ + @ instruction: 0xf984f278 │ │ │ │ andgt lr, r8, #3620864 @ 0x374000 │ │ │ │ ldrdpl lr, [ip], -sp │ │ │ │ svclt 0x00084282 │ │ │ │ @ instruction: 0xf43f45ac │ │ │ │ strmi sl, [ip, #3741]! @ 0xe9d │ │ │ │ @ instruction: 0xf4ff4182 │ │ │ │ blls 0x15a354 │ │ │ │ @@ -31178,45 +31178,45 @@ │ │ │ │ movwcs sl, #24368 @ 0x5f30 │ │ │ │ movwls sl, #18698 @ 0x490a │ │ │ │ blls 0x168358 │ │ │ │ @ instruction: 0xf43f2b06 │ │ │ │ movwcs sl, #24397 @ 0x5f4d │ │ │ │ movwls sl, #18694 @ 0x4906 │ │ │ │ andcs lr, r0, lr, lsl #13 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b19 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xf888f20c │ │ │ │ + @ instruction: 0xf828f20c │ │ │ │ @ instruction: 0xf0484041 │ │ │ │ bleq 0xff36f16c │ │ │ │ str r4, [r1, #-1576]! @ 0xfffff9d8 │ │ │ │ - strbeq pc, [r0], #587 @ 0x24b @ │ │ │ │ + ldreq pc, [r0], #-587 @ 0xfffffdb5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #16, 22 @ 0x4000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf874f20c │ │ │ │ + @ instruction: 0xf814f20c │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf64a0332 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf866f20c │ │ │ │ + @ instruction: 0xf806f20c │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x16ee28 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xf85cf20c │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ - eorseq sp, r2, r0, asr #20 │ │ │ │ - eorseq sp, r2, r8, lsl #21 │ │ │ │ - eorseq sp, r2, r4, ror sl │ │ │ │ + @ instruction: 0xfffcf20b │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ + mlaseq r2, r0, r9, sp │ │ │ │ + ldrsbteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r4, asr #19 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb915a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r9, r0, lsr pc │ │ │ │ @ instruction: 0x9c37a934 │ │ │ │ @@ -31306,22 +31306,22 @@ │ │ │ │ movwls r2, #58113 @ 0xe301 │ │ │ │ strmi r2, [r8, #1280]! @ 0x500 │ │ │ │ movweq lr, #43897 @ 0xab79 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #-16777216 @ 0xff000000 │ │ │ │ @ instruction: 0x462b4652 │ │ │ │ strbmi r4, [r9], -r0, asr #12 │ │ │ │ - @ instruction: 0xf9c8f239 │ │ │ │ + @ instruction: 0xf968f239 │ │ │ │ blge 0x640328 │ │ │ │ @ instruction: 0x4618a916 │ │ │ │ movwls r4, #42586 @ 0xa65a │ │ │ │ stmib sp, {r0, r1, r4, r6, r9, sl, lr}^ │ │ │ │ strcs r5, [r0, -r0, lsl #8] │ │ │ │ @ instruction: 0xf1219109 │ │ │ │ - ldmib sp, {r0, r1, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r3, r4, sp}^ │ │ │ │ blls 0x1b4390 │ │ │ │ blls 0x2f55a4 │ │ │ │ andeq lr, r0, r3, ror fp │ │ │ │ smladxcs r1, r8, pc, fp @ │ │ │ │ @ instruction: 0x0101ebb8 │ │ │ │ streq lr, [r6], -r9, ror #22 │ │ │ │ @@ -31338,30 +31338,30 @@ │ │ │ │ streq lr, [ip], -r6, asr #22 │ │ │ │ blle 0xffb7a37c │ │ │ │ bl 0x1c78b80 │ │ │ │ svclt 0x0024030a │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r3, #0, 2 │ │ │ │ movwcs r4, #1618 @ 0x652 │ │ │ │ - @ instruction: 0xf988f239 │ │ │ │ + @ instruction: 0xf928f239 │ │ │ │ movweq lr, #19009 @ 0x4a41 │ │ │ │ movweq lr, #18893 @ 0x49cd │ │ │ │ blhi 0x142a21c │ │ │ │ stcls 8, cr10, [r4], {16} │ │ │ │ ldmib sp, {r0, r2, r8, sl, fp, ip, pc}^ │ │ │ │ strls r2, [r0], #-770 @ 0xfffffcfe │ │ │ │ strls r9, [r1, #-2314] @ 0xfffff6f6 │ │ │ │ blhi 0x56a1e8 │ │ │ │ blhi 0x5ea1ec │ │ │ │ blhi 0x66a1f0 │ │ │ │ - ldc2 1, cr15, [sl], {33} @ 0x21 │ │ │ │ + ldc2 1, cr15, [sl], #-132 @ 0xffffff7c │ │ │ │ ldrbmi r9, [sl], -r9, lsl #16 │ │ │ │ ldmdbge r4, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - ldc2 1, cr15, [r2], {33} @ 0x21 │ │ │ │ + ldc2 1, cr15, [r2], #-132 @ 0xffffff7c │ │ │ │ ldmib sp, {r1, r2, r4, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f5417 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldmdbne r2, {r2, r4, ip, sp} │ │ │ │ @ instruction: 0xf04f9919 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ cmnmi r9, r0, lsl r7 │ │ │ │ @@ -31419,22 +31419,22 @@ │ │ │ │ mvnhi pc, r0, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x1d801e4 │ │ │ │ svclt 0x0028030a │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ ldrbmi sp, [r2], -ip, lsl #4 │ │ │ │ strtmi r4, [r9], -fp, asr #12 │ │ │ │ - @ instruction: 0xf8e6f239 │ │ │ │ + @ instruction: 0xf886f239 │ │ │ │ and r4, r5, r0, lsl #13 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrdne lr, [r9], -sp │ │ │ │ @ instruction: 0x4653465a │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xfffeb17e │ │ │ │ + blx 0xfe7eb17e │ │ │ │ ldmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f2018 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ bne 0xfecb3960 │ │ │ │ andeq lr, r0, r7, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1872518 │ │ │ │ @@ -31456,28 +31456,28 @@ │ │ │ │ blle 0xffab2954 │ │ │ │ bl 0x1c78d58 │ │ │ │ svclt 0x0024030a │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrbmi sp, [r2], -r4, lsl #4 │ │ │ │ vcgt.s d2, d9, d0 │ │ │ │ - pkhbtmi pc, r9, fp, lsl #17 @ │ │ │ │ + @ instruction: 0x4689f83b │ │ │ │ stmdbeq r8, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ ldmib sp, {r7, r9, sl, lr}^ │ │ │ │ ldmdage r2, {r1, r8, r9, sp} │ │ │ │ stmib sp, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xed8d8900 │ │ │ │ vstr d8, [sp, #80] @ 0x50 │ │ │ │ vstr d8, [sp, #88] @ 0x58 │ │ │ │ @ instruction: 0xf1218b18 │ │ │ │ - stmdals r9, {r0, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r9, {r0, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x465aa914 │ │ │ │ stmib sp, {r0, r1, r4, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1218900 │ │ │ │ - bls 0x5edc48 │ │ │ │ + bls 0x5edac8 │ │ │ │ movwls r2, #37632 @ 0x9300 │ │ │ │ @ instruction: 0x9c179b18 │ │ │ │ bls 0x6750fc │ │ │ │ @ instruction: 0x0114e9dd │ │ │ │ svclt 0x00244162 │ │ │ │ strls r2, [r9], #-1025 @ 0xfffffbff │ │ │ │ bl 0xfed55dd8 │ │ │ │ @@ -31856,22 +31856,22 @@ │ │ │ │ adchi pc, fp, r0 │ │ │ │ @ instruction: 0xf88d9907 │ │ │ │ stmdahi fp, {r0, r3, r5, r6, ip, sp} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ stccs 0, cr8, [r0], {11} │ │ │ │ adchi pc, r6, r0, asr #32 │ │ │ │ suble r2, r5, r4, lsl #20 │ │ │ │ - rsceq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + eorseq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d18 │ │ │ │ vqsub.s8 d3, d11, d15 │ │ │ │ - ldmdbcs pc!, {r0, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc}^ @ │ │ │ │ + ldmdbcs pc!, {r0, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ @ │ │ │ │ addshi pc, sp, #0, 6 │ │ │ │ teqpeq pc, r1, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ subhi pc, r5, #0 │ │ │ │ beq 0x6b518 │ │ │ │ eoreq pc, r0, #1073741864 @ 0x40000028 │ │ │ │ stceq 1, cr15, [r0], #-772 @ 0xfffffcfc │ │ │ │ andslt pc, r8, sp, asr #17 │ │ │ │ @@ -32040,15 +32040,15 @@ │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ stmdbls r7, {r0, r4, r5, r7, r8, pc} │ │ │ │ stmdbcs r0, {r0, r3, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ cmpphi r1, r0 @ p-variant is OBSOLETE │ │ │ │ addmi pc, r0, #34 @ 0x22 │ │ │ │ andpl pc, r0, #66 @ 0x42 │ │ │ │ svclt 0x0000e763 │ │ │ │ - eorseq lr, r2, r8, lsr #32 │ │ │ │ + eorseq sp, r2, r8, ror pc │ │ │ │ sbcsle r2, fp, r0, lsl #18 │ │ │ │ blcs 0x1d62d4 │ │ │ │ blge 0x6e3dc4 │ │ │ │ @ instruction: 0xf8d3e7e4 │ │ │ │ @ instruction: 0xf506e010 │ │ │ │ @ instruction: 0xf8d3411f │ │ │ │ mvnscc ip, r4, lsl r0 │ │ │ │ @@ -32163,20 +32163,20 @@ │ │ │ │ @ instruction: 0xf7ff9308 │ │ │ │ strmi fp, [sl], r0, ror #17 │ │ │ │ @ instruction: 0xf8cd46dc │ │ │ │ tstls r2, r0, lsl r0 │ │ │ │ blls 0x228c4c │ │ │ │ blcs 0x4e5e0 │ │ │ │ ldcge 4, cr15, [r6], #-508 @ 0xfffffe04 │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbeq pc, r8, fp, asr #4 │ │ │ │ + adcsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #136192 @ 0x21400 │ │ │ │ - blx 0x8ec198 │ │ │ │ + @ instruction: 0xf9c2f242 │ │ │ │ @ instruction: 0xf081fab1 │ │ │ │ blx 0xfed9dcdc │ │ │ │ eorcc pc, r0, r5, lsl #1 │ │ │ │ msreq CPSR_, #160, 2 @ 0x28 │ │ │ │ @ instruction: 0xf1c04081 │ │ │ │ @ instruction: 0xf1a00c40 │ │ │ │ blx 0x171d2c │ │ │ │ @@ -32251,70 +32251,70 @@ │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ @ instruction: 0x91259522 │ │ │ │ ldrbt r9, [pc], r4, lsr #32 │ │ │ │ blcs 0x96608 │ │ │ │ ldcge 4, cr15, [r9, #252] @ 0xfc │ │ │ │ @ instruction: 0xf893ab1a │ │ │ │ ldrt ip, [lr], #1 │ │ │ │ - strbeq pc, [r0], #587 @ 0x24b @ │ │ │ │ + ldreq pc, [r0], #-587 @ 0xfffffdb5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #47104 @ 0xb800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf820f20b │ │ │ │ + @ instruction: 0xffc0f20a │ │ │ │ @ instruction: 0xf43f2a05 │ │ │ │ blls 0x25ae1c │ │ │ │ svceq 0x000cf013 │ │ │ │ blge 0x6df624 │ │ │ │ stclge 4, cr15, [pc, #-508]! @ 0x2f80c │ │ │ │ vrshl.s64 d30, d17, d23 │ │ │ │ - rsbmi pc, r3, r1, asr #18 │ │ │ │ + rsbmi pc, r3, r1, ror #17 │ │ │ │ b 0x1415e34 │ │ │ │ @ instruction: 0xf0417cd3 │ │ │ │ @ instruction: 0x46630110 │ │ │ │ andcs lr, r0, ip, ror r4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1f │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - @ instruction: 0xf800f20b │ │ │ │ + @ instruction: 0xffa0f20a │ │ │ │ bcs 0x1da6b8 │ │ │ │ stcge 4, cr15, [r9, #508] @ 0x1fc │ │ │ │ bls 0x429290 │ │ │ │ @ instruction: 0xf43f2a06 │ │ │ │ movwls sl, #65066 @ 0xfe2a │ │ │ │ strbt sl, [pc], #2842 @ 0x2fa4c │ │ │ │ bcs 0x1d628c │ │ │ │ mcrge 4, 1, pc, cr3, cr15, {1} @ │ │ │ │ blge 0x6d4694 │ │ │ │ andcs lr, r0, pc, ror #10 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b11 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xffe2f20a │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + @ instruction: 0xff82f20a │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andeq pc, r8, fp, asr #4 │ │ │ │ + subsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0b │ │ │ │ vhsub.s8 , q9, q6 │ │ │ │ - andcs pc, r0, r5, lsr #18 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + andcs pc, r0, r5, asr #17 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #7168 @ 0x1c00 │ │ │ │ vhadd.s8 d9, d10, d0 │ │ │ │ - svclt 0x0000ffcb │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ - eorseq sp, r2, r8, lsl #21 │ │ │ │ - eorseq sp, r2, ip, lsr fp │ │ │ │ - eorseq sp, r2, ip, lsl #22 │ │ │ │ - eorseq sp, r2, r4, lsr #22 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + svclt 0x0000ff6b │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ + ldrsbteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, ip, lsl #21 │ │ │ │ + eorseq sp, r2, ip, asr sl │ │ │ │ + eorseq sp, r2, r4, ror sl │ │ │ │ + eorseq sp, r2, r8, asr #20 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb926d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r7, r8, lsr pc │ │ │ │ andls sl, r3, r2, lsr r9 │ │ │ │ @@ -32404,21 +32404,21 @@ │ │ │ │ andshi pc, lr, #128 @ 0x80 │ │ │ │ adcmi r2, pc, #0, 10 │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #-16777216 @ 0xff000000 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ @ instruction: 0x46414638 │ │ │ │ - @ instruction: 0xf932f238 │ │ │ │ + @ instruction: 0xf8d2f238 │ │ │ │ blge 0x5c1454 │ │ │ │ @ instruction: 0x4618a914 │ │ │ │ movwls r4, #38482 @ 0x9652 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ tstls r8, r0, lsl #8 │ │ │ │ - mcrr2 1, 2, pc, lr, cr0 @ │ │ │ │ + blx 0xffbec0da │ │ │ │ tstne r4, #3620864 @ 0x374000 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ bls 0x5d5c8c │ │ │ │ ldmdals r7, {r1, r7, r9, fp, ip} │ │ │ │ andeq lr, r0, r9, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1e73478 │ │ │ │ @@ -32439,30 +32439,30 @@ │ │ │ │ svceq 0x0000f1bc │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ movweq lr, #27505 @ 0x6b71 │ │ │ │ @ instruction: 0xf04fbf24 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ ldrtmi sp, [r2], -r3, lsl #4 │ │ │ │ vcgt.s d2, d8, d0 │ │ │ │ - strmi pc, [r3], sp, ror #17 │ │ │ │ + strmi pc, [r3], sp, lsl #17 │ │ │ │ movweq lr, #19009 @ 0x4a41 │ │ │ │ ldc 3, cr9, [pc, #24] @ 0x2fcec │ │ │ │ stmdage lr, {r2, r6, r7, r8, r9, fp, pc} │ │ │ │ bls 0xd6cf4 │ │ │ │ stmdbls r9, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8cd9401 │ │ │ │ stc 0, cr11, [sp] │ │ │ │ vstr d8, [sp, #72] @ 0x48 │ │ │ │ vstr d8, [sp, #80] @ 0x50 │ │ │ │ @ instruction: 0xf1208b16 │ │ │ │ - stmdals r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r8, {r0, r1, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46334652 │ │ │ │ stmib sp, {r1, r4, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf120b400 │ │ │ │ - blls 0x56ece4 │ │ │ │ + blls 0x56eb64 │ │ │ │ ldrcs lr, [r5], #-2525 @ 0xfffff623 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldreq lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ ldmdbls r7, {r0, r1, r3, r4, r8, fp, ip} │ │ │ │ svclt 0x0028414a │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ ldmib sp, {r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -32516,20 +32516,20 @@ │ │ │ │ rscshi pc, sl, r0, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x1d8131c │ │ │ │ svclt 0x00280306 │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ ldrtmi sp, [r2], -r6, lsl #4 │ │ │ │ strtmi r4, [r0], -fp, asr #12 │ │ │ │ - vmax.s d4, d8, d25 │ │ │ │ - pkhtbmi pc, r0, r1, asr #16 @ │ │ │ │ + vmax.s d4, d7, d25 │ │ │ │ + @ instruction: 0x4680fff1 │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ @ instruction: 0x46334652 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x1c6c296 │ │ │ │ + blx 0x46c296 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x2016e9dd │ │ │ │ @ instruction: 0x1c14e9dd │ │ │ │ blls 0x1f690c │ │ │ │ andeq lr, r0, r3, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1873634 │ │ │ │ @@ -32552,28 +32552,28 @@ │ │ │ │ @ instruction: 0xf8dddbeb │ │ │ │ stmdacs r0, {r3, r5, ip, sp, pc} │ │ │ │ movweq lr, #27505 @ 0x6b71 │ │ │ │ @ instruction: 0xf04fbf24 │ │ │ │ @ instruction: 0xf04f30ff │ │ │ │ andle r0, r4, #0, 18 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - @ instruction: 0xf80af238 │ │ │ │ + @ instruction: 0xffaaf237 │ │ │ │ b 0x12818b8 │ │ │ │ strmi r0, [r0], r8, lsl #18 │ │ │ │ ldmdage r0, {r0, r3, r8, fp, ip, pc} │ │ │ │ blls 0x1966a8 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ blhi 0x4eb4dc │ │ │ │ blhi 0x56b4e0 │ │ │ │ blhi 0x5eb4e4 │ │ │ │ - blx 0x86c336 │ │ │ │ + blx 0xff06c334 │ │ │ │ ldmdbge r2, {r3, fp, ip, pc} │ │ │ │ @ instruction: 0x46334652 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x66c346 │ │ │ │ + blx 0xfee6c344 │ │ │ │ andcs sl, r0, #1179648 @ 0x120000 │ │ │ │ bls 0x5d46ec │ │ │ │ ldmne fp, {r0, r1, r3, fp, lr, pc} │ │ │ │ movwls r9, #39445 @ 0x9a15 │ │ │ │ cmpmi sl, r7, lsl fp │ │ │ │ movwcs fp, #7972 @ 0x1f24 │ │ │ │ bl 0xfed54b00 │ │ │ │ @@ -32653,22 +32653,22 @@ │ │ │ │ ldreq r2, [fp, -r0] │ │ │ │ stccs 5, cr13, [r1], {25} │ │ │ │ bls 0x1640b8 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ bicle r2, r3, r0, lsl #16 │ │ │ │ eorle r2, r3, r4, lsl #24 │ │ │ │ - rsceq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + eorseq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d13 │ │ │ │ vqsub.s8 d3, d10, d15 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stccs 1, cr13, [r4], {176} @ 0xb0 │ │ │ │ stccs 0, cr13, [r1], {16} │ │ │ │ stmdbls r4, {r1, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88d2204 │ │ │ │ stmdahi fp, {r5, r6, sp} │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ str r8, [r3, fp]! │ │ │ │ @@ -32687,16 +32687,16 @@ │ │ │ │ vst2.8 {d24-d25}, [r3 :64], fp │ │ │ │ @ instruction: 0xf0437300 │ │ │ │ ldrb r0, [r1, r1, lsl #6]! │ │ │ │ bls 0x15a518 │ │ │ │ @ instruction: 0xf7efa818 │ │ │ │ strmi pc, [r1], -r9, ror #20 │ │ │ │ vaba.s q15, q3, │ │ │ │ - svclt 0x0000fdf1 │ │ │ │ - eorseq lr, r2, r8, lsr #32 │ │ │ │ + svclt 0x0000fd91 │ │ │ │ + eorseq sp, r2, r8, ror pc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb872bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r2, [r6], -r0, lsl #8 │ │ │ │ strmi r4, [r3], -sl, lsr #20 │ │ │ │ strls r4, [r0], #-1549 @ 0xfffff9f3 │ │ │ │ @@ -32736,17 +32736,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - stc2 2, cr15, [lr, #472] @ 0x1d8 │ │ │ │ + stc2 2, cr15, [lr, #-472]! @ 0xfffffe28 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [ip], -ip, lsl #13 │ │ │ │ ldrmi r4, [r7], -ip, lsr #22 │ │ │ │ vnmlsls.f32 s8, s0, s25 │ │ │ │ @@ -32788,17 +32788,17 @@ │ │ │ │ blls 0x28a290 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - stc2 2, cr15, [r6, #-472]! @ 0xfffffe28 │ │ │ │ + stc2l 2, cr15, [r6], {118} @ 0x76 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #3200]! @ 0xc80 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strcs fp, [r0], #-143 @ 0xffffff71 │ │ │ │ @ instruction: 0x4606a914 │ │ │ │ strls r4, [r0], #-1640 @ 0xfffff998 │ │ │ │ @@ -32841,17 +32841,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r0, r1, r2, r3, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldc2 2, cr15, [ip], #472 @ 0x1d8 │ │ │ │ + mrrc2 2, 7, pc, ip, cr6 @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, asr #28 │ │ │ │ + mlaseq r2, r8, sp, sp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #3200]! @ 0xc80 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0x4604b091 │ │ │ │ stmdage r2, {r1, r2, r4, r8, fp, sp, pc} │ │ │ │ stm r1, {r5, r8, sl, fp, ip, pc} │ │ │ │ @@ -32892,15 +32892,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mrrc2 2, 7, pc, r6, cr6 @ │ │ │ │ + blx 0xffdecdbe │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb813b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r0, lsr #31 │ │ │ │ ldmdbge r8, {r0, r2, r9, sl, lr} │ │ │ │ @@ -32941,15 +32941,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r1, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s q10, q3, q8 │ │ │ │ - svclt 0x0000fbf5 │ │ │ │ + svclt 0x0000fb95 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb80c78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r0, lsr #31 │ │ │ │ blvc 0xaebb40 │ │ │ │ @@ -32990,15 +32990,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xfe4ecf46 │ │ │ │ + blx 0xcecf46 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ ldrmi r4, [r5], -sl, lsr #16 │ │ │ │ @@ -33039,18 +33039,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xffa4f7f0 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vabd.s q15, q11, │ │ │ │ - svclt 0x0000fb2f │ │ │ │ - eorseq lr, r2, r8, lsr r0 │ │ │ │ + svclt 0x0000facf │ │ │ │ + eorseq sp, r2, r8, lsl #31 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87848 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ ldrmi r4, [r5], -fp, lsr #16 │ │ │ │ @ instruction: 0xf5a0b086 │ │ │ │ strcs r7, [r0], #-692 @ 0xfffffd4c │ │ │ │ @@ -33090,18 +33090,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xff3ef7f0 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vabd.s q15, q11, │ │ │ │ - svclt 0x0000fac9 │ │ │ │ - eorseq lr, r2, r8, lsr r0 │ │ │ │ + svclt 0x0000fa69 │ │ │ │ + eorseq sp, r2, r8, lsl #31 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ ldrmi r2, [r5], -r0, lsl #6 │ │ │ │ strmi r4, [lr], -sl, lsr #20 │ │ │ │ movwls r0, #4036 @ 0xfc4 │ │ │ │ @@ -33141,19 +33141,19 @@ │ │ │ │ cdp2 7, 10, cr15, cr2, cr9, {7} │ │ │ │ ldrb r4, [r9, r9, lsl #20] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ mrc2 7, 6, pc, cr8, cr0, {7} │ │ │ │ mulcc r0, sp, r8 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ vabd.s q15, q11, │ │ │ │ - svclt 0x0000fa63 │ │ │ │ + svclt 0x0000fa03 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ - eorseq lr, r2, r8, lsr r0 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ + eorseq sp, r2, r8, lsl #31 │ │ │ │ andcc r0, r1, #12416 @ 0x3080 │ │ │ │ svceq 0x00fef012 │ │ │ │ cdp 0, 0, cr13, cr7, cr14, {0} │ │ │ │ umulllt r0, r2, r0, sl │ │ │ │ bvc 0xffa2c2cc │ │ │ │ blvc 0x6be28 │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ @@ -33211,19 +33211,19 @@ │ │ │ │ cdp2 7, 1, cr15, cr6, cr9, {7} │ │ │ │ ldrb r4, [r9, r9, lsl #20] │ │ │ │ @ instruction: 0x46684631 │ │ │ │ mcr2 7, 2, pc, cr12, cr0, {7} @ │ │ │ │ mulcc r0, sp, r8 │ │ │ │ mulpl r1, sp, r8 │ │ │ │ vabd.s q15, q11, │ │ │ │ - svclt 0x0000f9d7 │ │ │ │ + svclt 0x0000f977 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ - eorseq lr, r2, r8, lsr r0 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ + eorseq sp, r2, r8, lsl #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87afc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ strmi r4, [fp], -r7, lsr #24 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ andls r4, r2, r6, lsr #20 │ │ │ │ @@ -33259,18 +33259,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7f04668 │ │ │ │ @ instruction: 0xf89dfdeb │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [pc, r0] │ │ │ │ - @ instruction: 0xf976f276 │ │ │ │ + @ instruction: 0xf916f276 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87bb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ bmi 0x9b95c4 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #13056 @ 0x3300 │ │ │ │ @@ -33305,18 +33305,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd30 │ │ │ │ @ instruction: 0xf7f04668 │ │ │ │ @ instruction: 0xf89dfd8f │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [pc, r0] │ │ │ │ - @ instruction: 0xf91af276 │ │ │ │ + @ instruction: 0xf8baf276 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87c70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ bmi 0x9f967c │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #13056 @ 0x3300 │ │ │ │ @@ -33352,18 +33352,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd30 │ │ │ │ @ instruction: 0xf7f04668 │ │ │ │ @ instruction: 0xf89dfd31 │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [sp, r0] │ │ │ │ - @ instruction: 0xf8bcf276 │ │ │ │ + @ instruction: 0xf85cf276 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87d2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ bmi 0x9f9738 │ │ │ │ strmi r0, [sp], -r4, asr #31 │ │ │ │ movwls r9, #13056 @ 0x3300 │ │ │ │ @@ -33398,19 +33398,19 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldc2l 7, cr15, [r4], {240} @ 0xf0 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ - vabd.s q15, q11, q7 │ │ │ │ - svclt 0x0000f85f │ │ │ │ + vabd.s q15, , q7 │ │ │ │ + svclt 0x0000ffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87de8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ strmi r4, [fp], -r8, lsr #24 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ andls r4, r2, r7, lsr #20 │ │ │ │ @@ -33447,18 +33447,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldc2l 7, cr15, [r4], #-960 @ 0xfffffc40 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vabd.s q15, , q7 │ │ │ │ - svclt 0x0000ffff │ │ │ │ + svclt 0x0000ff9f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87ea8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ stmdavs sp!, {r3, r4, r5, r8, sl, fp, lr} │ │ │ │ @ instruction: 0xf04f950f │ │ │ │ stm sp, {r8, sl} │ │ │ │ @@ -33511,18 +33511,18 @@ │ │ │ │ andcc lr, sl, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf043bf18 │ │ │ │ stmib sp, {r0, r8, r9}^ │ │ │ │ ldrb r3, [r2, r6, lsl #4] │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ vabd.s q15, , │ │ │ │ - svclt 0x0000ff7f │ │ │ │ + svclt 0x0000ff1f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, asr #28 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + mlaseq r2, r8, sp, sp │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87fa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ stmdavs sp!, {r0, r3, r4, r5, r8, sl, fp, lr} │ │ │ │ @ instruction: 0xf04f950f │ │ │ │ stm sp, {r8, sl} │ │ │ │ @@ -33576,18 +33576,18 @@ │ │ │ │ andcc lr, sl, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf043bf18 │ │ │ │ stmib sp, {r0, r8, r9}^ │ │ │ │ ldrb r3, [r0, r6, lsl #4] │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ vabd.s q15, , │ │ │ │ - svclt 0x0000fefd │ │ │ │ + svclt 0x0000fe9d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, asr #28 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + mlaseq r2, r8, sp, sp │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb880ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strmi r2, [ip], -r0, lsl #6 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ movwls r4, #2600 @ 0xa28 │ │ │ │ @@ -33626,16 +33626,16 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89dfab9 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - mrc2 2, 4, pc, cr8, cr5, {3} │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + mrc2 2, 1, pc, cr8, cr5, {3} │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r2, [sp], -r0, lsl #8 │ │ │ │ strmi r4, [r6], -r9, lsr #22 │ │ │ │ @@ -33675,17 +33675,17 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4639bdf0 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89dfa57 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - mrc2 2, 1, pc, cr6, cr5, {3} │ │ │ │ + ldc2l 2, cr15, [r6, #468] @ 0x1d4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r3, r8, lsr #31 │ │ │ │ stcge 13, cr4, [r2], {72} @ 0x48 │ │ │ │ ldrls r6, [r1, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @@ -33748,24 +33748,24 @@ │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f02308 │ │ │ │ @ instruction: 0xf89dfa1d │ │ │ │ bfi r4, r9, #0, #18 │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ vabd.s d30, d21, d25 │ │ │ │ - vadd.f32 d31, d27, d21 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ + @ instruction: 0xf64afd45 │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ blmi 0x13120c │ │ │ │ vqsub.s8 q9, q0, │ │ │ │ - svclt 0x0000fdbb │ │ │ │ + svclt 0x0000fd5b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r3, r8, lsr #31 │ │ │ │ stcge 13, cr4, [r2], {73} @ 0x49 │ │ │ │ ldrls r6, [r1, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @@ -33829,24 +33829,24 @@ │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f02308 │ │ │ │ @ instruction: 0xf89df97b │ │ │ │ bfi r4, r9, #0, #16 │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ vabd.s d30, d21, d23 │ │ │ │ - vadd.f32 d31, d11, d3 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ + @ instruction: 0xf64afca3 │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ blmi 0x131350 │ │ │ │ vqsub.s8 q9, q0, │ │ │ │ - svclt 0x0000fd19 │ │ │ │ + svclt 0x0000fcb9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -fp, lsl #1 │ │ │ │ stmdage r2, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ stm r1, {r1, r4, r8, sl, fp, ip, pc} │ │ │ │ @@ -33891,23 +33891,23 @@ │ │ │ │ stmdahi fp!, {r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ strb r8, [r9, fp, lsr #32] │ │ │ │ stmdage r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8a8f7ee │ │ │ │ mulcc r8, sp, r8 │ │ │ │ vabd.s q15, , q0 │ │ │ │ - @ instruction: 0xf24bfc87 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ + @ instruction: 0xf64afc27 │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ blmi 0xf1448 │ │ │ │ vqsub.s8 q9, q0, │ │ │ │ - svclt 0x0000fc9d │ │ │ │ + svclt 0x0000fc3d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb885ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strmi r2, [ip], -r0, lsl #6 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ movwls r4, #2600 @ 0xa28 │ │ │ │ @@ -33946,16 +33946,16 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89df839 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - ldc2 2, cr15, [r8], {117} @ 0x75 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + blx 0xfee6de36 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r2, [sp], -r0, lsl #8 │ │ │ │ strmi r4, [r6], -r9, lsr #22 │ │ │ │ @@ -33995,17 +33995,17 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4639bdf0 │ │ │ │ @ instruction: 0xf7eda804 │ │ │ │ @ instruction: 0xf89dffd7 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - blx 0xfededefa │ │ │ │ + blx 0x15edefa │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r8, lsl #1 │ │ │ │ @ instruction: 0x9d10a90c │ │ │ │ andeq lr, ip, r1, lsl #17 │ │ │ │ @@ -34040,17 +34040,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xff7ef7ed │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vaba.s q15, , │ │ │ │ - svclt 0x0000fb5d │ │ │ │ + svclt 0x0000fafd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, asr #28 │ │ │ │ + mlaseq r2, r8, sp, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb887e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc7a1f4 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34090,24 +34090,24 @@ │ │ │ │ stmiavc r9!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #671088640 @ 0x28000000 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r1, fp, lsr #32] │ │ │ │ - blx 0xffe6e074 │ │ │ │ + blx 0xfe66e074 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x171b60 │ │ │ │ addsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d9, d0 │ │ │ │ - svclt 0x0000f9bf │ │ │ │ + svclt 0x0000f95f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ - eorseq lr, r2, r0, rrx │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb888cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc3a2d8 │ │ │ │ strmi r0, [sp], -r4, asr #31 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34147,23 +34147,23 @@ │ │ │ │ tstcs r7, #11075584 @ 0xa90000 │ │ │ │ stmdage r2, {r9, sp} │ │ │ │ @ instruction: 0xff14f7e8 │ │ │ │ sbcsle r2, r7, r0, lsl #16 │ │ │ │ @ instruction: 0xf043882b │ │ │ │ eorhi r0, fp, r0, lsl r3 │ │ │ │ vaba.s q15, , q1 │ │ │ │ - andcs pc, r0, r7, lsl #21 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + andcs pc, r0, r7, lsr #20 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ mulls r0, r8, r2 │ │ │ │ - @ instruction: 0xf94ef209 │ │ │ │ + @ instruction: 0xf8eef209 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ - eorseq lr, r2, r0, rrx │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb889ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ @ instruction: 0x460b4c32 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ andls r4, r4, r1, lsr sl │ │ │ │ @@ -34205,23 +34205,23 @@ │ │ │ │ teqcs r4, #11075584 @ 0xa90000 │ │ │ │ stmdage r2, {r9, sp} │ │ │ │ cdp2 7, 10, cr15, cr0, cr8, {7} │ │ │ │ sbcsle r2, r5, r0, lsl #16 │ │ │ │ @ instruction: 0xf043882b │ │ │ │ eorhi r0, fp, r0, lsl r3 │ │ │ │ vaba.s q15, , q0 │ │ │ │ - andcs pc, r0, r3, lsl sl @ │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + @ instruction: 0x2000f9b3 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ mulls r0, r8, r2 │ │ │ │ - @ instruction: 0xf8daf209 │ │ │ │ + @ instruction: 0xf87af209 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ - eorseq lr, r2, r0, rrx │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88a94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc7a4a0 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34261,24 +34261,24 @@ │ │ │ │ stmiavc r9!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #469762048 @ 0x1c000000 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r1, fp, lsr #32] │ │ │ │ - @ instruction: 0xf9a2f275 │ │ │ │ + @ instruction: 0xf942f275 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x171e0c │ │ │ │ addsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d9, d0 │ │ │ │ - svclt 0x0000f869 │ │ │ │ + svclt 0x0000f809 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ - eorseq lr, r2, r0, rrx │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0x9d12a90e │ │ │ │ andeq lr, ip, r1, lsl #17 │ │ │ │ @@ -34317,24 +34317,24 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rsbscs r7, r0, #11075584 @ 0xa90000 │ │ │ │ @ instruction: 0xf7eea802 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r0, r5, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [ip, fp, lsr #32] │ │ │ │ - @ instruction: 0xf932f275 │ │ │ │ + @ instruction: 0xf8d2f275 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x171eec │ │ │ │ addsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d8, d0 │ │ │ │ - svclt 0x0000fff9 │ │ │ │ + svclt 0x0000ff99 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, asr #28 │ │ │ │ - eorseq lr, r2, r8, ror r0 │ │ │ │ + mlaseq r2, r8, sp, sp │ │ │ │ + eorseq sp, r2, r8, asr #31 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -fp, lsl #1 │ │ │ │ stmdage r2, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ stm r1, {r1, r4, r8, sl, fp, ip, pc} │ │ │ │ @@ -34365,35 +34365,35 @@ │ │ │ │ strtmi sp, [r0], -r4, lsr #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x212878ea │ │ │ │ - tstpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + msrne SPSR_, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ blx 0x9bafe │ │ │ │ stmiavc r9!, {r1, r8, r9, ip, sp} │ │ │ │ msrcs CPSR_f, #13828096 @ 0xd30000 │ │ │ │ blx 0xff76faba │ │ │ │ sbcsle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf043882b │ │ │ │ eorhi r0, fp, r0, lsl r3 │ │ │ │ @ instruction: 0x4629e7d3 │ │ │ │ @ instruction: 0xf7f14620 │ │ │ │ ldrb pc, [r3, r5, lsl #25] @ │ │ │ │ - @ instruction: 0xf8baf275 │ │ │ │ + @ instruction: 0xf85af275 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x131fdc │ │ │ │ addsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d8, d0 │ │ │ │ - svclt 0x0000ff81 │ │ │ │ + svclt 0x0000ff21 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, ror r0 │ │ │ │ + eorseq sp, r2, r8, asr #31 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88d44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31c2c │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34420,22 +34420,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf864f275 │ │ │ │ + @ instruction: 0xf804f275 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88dec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31cd4 │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34462,22 +34462,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf810f275 │ │ │ │ + @ instruction: 0xffb0f274 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88e94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31d7c │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34504,22 +34504,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000ffbd │ │ │ │ + svclt 0x0000ff5d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88f3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31e24 │ │ │ │ addlt r7, sp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34545,21 +34545,21 @@ │ │ │ │ blls 0x30be08 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xff6af274 │ │ │ │ + @ instruction: 0xff0af274 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88fdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31ec4 │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34586,22 +34586,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xff18f274 │ │ │ │ + mrc2 2, 5, pc, cr8, cr4, {3} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31f6c │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34628,22 +34628,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000fec5 │ │ │ │ + svclt 0x0000fe65 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8912c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x32014 │ │ │ │ addlt r7, sp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34669,21 +34669,21 @@ │ │ │ │ blls 0x30bff8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - mrc2 2, 3, pc, cr2, cr4, {3} │ │ │ │ + mrc2 2, 0, pc, cr2, cr4, {3} │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb891cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ ldrmi r4, [r5], -r0, lsr #22 │ │ │ │ svcls 0x00124a20 │ │ │ │ @@ -34713,17 +34713,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000fe1b │ │ │ │ + svclt 0x0000fdbb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8926c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1e │ │ │ │ svcls 0x00124a1e │ │ │ │ @@ -34751,17 +34751,17 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - stc2l 2, cr15, [lr, #464] @ 0x1d0 │ │ │ │ + stc2l 2, cr15, [lr, #-464]! @ 0xfffffe30 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1e │ │ │ │ svcls 0x00124a1e │ │ │ │ @@ -34789,17 +34789,17 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000fd83 │ │ │ │ + svclt 0x0000fd23 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8939c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x32284 │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34826,22 +34826,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldc2 2, cr15, [r8, #-464]! @ 0xfffffe30 │ │ │ │ + ldc2l 2, cr15, [r8], {116} @ 0x74 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x3232c │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34868,22 +34868,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - stc2l 2, cr15, [r4], #464 @ 0x1d0 │ │ │ │ + stc2 2, cr15, [r4], {116} @ 0x74 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb894ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x323d4 │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34910,22 +34910,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000fc91 │ │ │ │ + svclt 0x0000fc31 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x3247c │ │ │ │ addlt r7, sp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34951,21 +34951,21 @@ │ │ │ │ blls 0x30c460 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldc2 2, cr15, [lr], #-464 @ 0xfffffe30 │ │ │ │ + blx 0xff7eede6 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f631c │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -34992,17 +34992,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000fbed │ │ │ │ + svclt 0x0000fb8d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb896c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8363b0 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35030,17 +35030,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xfe86ef22 │ │ │ │ + blx 0x106ef22 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f6448 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35067,17 +35067,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000fb57 │ │ │ │ + svclt 0x0000faf7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb897f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7b64dc │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35103,17 +35103,17 @@ │ │ │ │ blls 0x30c6c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0x3ef046 │ │ │ │ + blx 0xfebef044 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x83656c │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35141,17 +35141,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xff0ef0dc │ │ │ │ + blx 0x18ef0dc │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8991c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f6604 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35178,17 +35178,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000fa79 │ │ │ │ + svclt 0x0000fa19 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb899b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7b6698 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35214,17 +35214,17 @@ │ │ │ │ blls 0x30c87c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xc6f200 │ │ │ │ + @ instruction: 0xf9d0f274 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89a40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x80407c │ │ │ │ strls r4, [r6, #-1569] @ 0xfffff9df │ │ │ │ @@ -35253,16 +35253,16 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000f9e3 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + svclt 0x0000f983 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89adc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x784118 │ │ │ │ @@ -35290,16 +35290,16 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf998f274 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + @ instruction: 0xf938f274 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89b70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x7841ac │ │ │ │ @@ -35327,16 +35327,16 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000f94f │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + svclt 0x0000f8ef │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89c04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ @@ -35368,17 +35368,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r4, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf8fcf274 │ │ │ │ + @ instruction: 0xf89cf274 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, asr #28 │ │ │ │ + mlaseq r2, r8, sp, sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89ca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -35409,17 +35409,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r4, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmls.f16 , q2, q8 │ │ │ │ - svclt 0x0000f8ab │ │ │ │ + svclt 0x0000f84b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, asr #28 │ │ │ │ + mlaseq r2, r8, sp, sp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcge 0, cr11, [r8], {134} @ 0x86 │ │ │ │ stm r4, {r2, r3, r8, fp, ip, pc} │ │ │ │ blge 0x2b2b90 │ │ │ │ @@ -35437,15 +35437,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf872f274 │ │ │ │ + @ instruction: 0xf812f274 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89db8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0910fb0 │ │ │ │ @ instruction: 0xf10d4c30 │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @@ -35485,23 +35485,23 @@ │ │ │ │ @ instruction: 0xf06f3021 │ │ │ │ andls r4, sl, #0, 6 │ │ │ │ vcgt.u8 d25, d2, d9 │ │ │ │ mrsls r0, (UNDEF: 59) │ │ │ │ movwls r9, #54028 @ 0xd30c │ │ │ │ @ instruction: 0xf88d2305 │ │ │ │ strb r3, [r7, r0, lsr #32] │ │ │ │ - @ instruction: 0xf812f274 │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xffb2f273 │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbeq pc, r8, fp, asr #4 │ │ │ │ + adcsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf828f23f │ │ │ │ + @ instruction: 0xffc8f23e │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89e94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0910fb0 │ │ │ │ @ instruction: 0xf10d4c30 │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @ instruction: 0xf04f940f │ │ │ │ @@ -35540,23 +35540,23 @@ │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ movwls r9, #37386 @ 0x920a │ │ │ │ movweq pc, #834 @ 0x342 @ │ │ │ │ movwls r9, #49419 @ 0xc10b │ │ │ │ movwcs r9, #21261 @ 0x530d │ │ │ │ eorcc pc, r0, sp, lsl #17 │ │ │ │ vabd.s q15, , q4 │ │ │ │ - vmax.f32 d31, d27, d21 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ + @ instruction: 0xf64aff45 │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ blmi 0xf2e0c │ │ │ │ vqsub.s64 q1, q7, │ │ │ │ - svclt 0x0000ffbb │ │ │ │ + svclt 0x0000ff5b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89f70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x83bd7c │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32d8c │ │ │ │ stmdage r6, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35583,19 +35583,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff4ef273 │ │ │ │ + mcr2 2, 7, pc, cr14, cr3, {3} @ │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a00c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fbe18 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32e28 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35621,19 +35621,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000ff03 │ │ │ │ + svclt 0x0000fea3 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a0a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fbeb0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32ec0 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35658,20 +35658,20 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000feb9 │ │ │ │ + svclt 0x0000fe59 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a13c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x87bf48 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32f58 │ │ │ │ stmdage r6, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35698,20 +35698,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - mcr2 2, 3, pc, cr8, cr3, {3} @ │ │ │ │ + mcr2 2, 0, pc, cr8, cr3, {3} @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a1dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fbfe8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32ff8 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35737,19 +35737,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fe1b │ │ │ │ + svclt 0x0000fdbb │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fc080 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33090 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35774,20 +35774,20 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fdd1 │ │ │ │ + svclt 0x0000fd71 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a30c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x82e794 │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ strtmi r2, [r1], -r0, lsl #10 │ │ │ │ @@ -35815,19 +35815,19 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fd7f │ │ │ │ + svclt 0x0000fd1f │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a3ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ae834 │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ strtmi r2, [r1], -r0, lsl #10 │ │ │ │ @@ -35853,19 +35853,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [r2, #-460]! @ 0xfffffe34 │ │ │ │ + ldc2l 2, cr15, [r2], {115} @ 0x73 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ae8cc │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ strtmi r2, [r1], -r0, lsl #10 │ │ │ │ @@ -35890,20 +35890,20 @@ │ │ │ │ blls 0x30d30c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [r8], #460 @ 0x1cc │ │ │ │ + stc2 2, cr15, [r8], {115} @ 0x73 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a4dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r5, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -35934,17 +35934,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r5, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [r0], {115} @ 0x73 │ │ │ │ + ldc2 2, cr15, [r0], #-460 @ 0xfffffe34 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, asr #28 │ │ │ │ + mlaseq r2, r8, sp, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r5, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -35975,17 +35975,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r5, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmls.f16 d27, d3, d16 │ │ │ │ - svclt 0x0000fc3f │ │ │ │ + svclt 0x0000fbdf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, asr #28 │ │ │ │ + mlaseq r2, r8, sp, sp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs fp, [r3, #-135] @ 0xffffff79 │ │ │ │ stmdbge ip, {r1, r3, sl, fp, sp, pc} │ │ │ │ andeq lr, ip, r4, lsl #17 │ │ │ │ @@ -36003,15 +36003,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s q10, , q8 │ │ │ │ - svclt 0x0000fc07 │ │ │ │ + svclt 0x0000fba7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a690 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ @ instruction: 0xf10d4c30 │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @@ -36051,23 +36051,23 @@ │ │ │ │ tstcs r5, sl, lsl #4 │ │ │ │ @ instruction: 0xf88d930b │ │ │ │ @ instruction: 0xf06f1020 │ │ │ │ movwls r4, #37632 @ 0x9300 │ │ │ │ movweq pc, #834 @ 0x342 @ │ │ │ │ movwcc lr, #51661 @ 0xc9cd │ │ │ │ vabd.s q15, , │ │ │ │ - vqdmulh.s d31, d27, d23 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ + @ instruction: 0xf64afb47 │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ blmi 0xf3608 │ │ │ │ vqsub.s64 q1, q7, │ │ │ │ - svclt 0x0000fbbd │ │ │ │ + svclt 0x0000fb5d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a76c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ @ instruction: 0xf10d4c2f │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @ instruction: 0xf04f940f │ │ │ │ @@ -36105,23 +36105,23 @@ │ │ │ │ andls r4, sl, #738197504 @ 0x2c000000 │ │ │ │ movwls r2, #45317 @ 0xb105 │ │ │ │ eorne pc, r0, sp, lsl #17 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ vcgt.u8 d25, d2, d9 │ │ │ │ stmib sp, {r8, r9}^ │ │ │ │ strb r3, [r8, ip, lsl #6] │ │ │ │ - blx 0xeeffea │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0xff6effe8 │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbeq pc, r8, fp, asr #4 │ │ │ │ + adcsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - blx 0x146ff2e │ │ │ │ + blx 0xffc6ff2c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f752c │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36148,17 +36148,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fae5 │ │ │ │ + svclt 0x0000fa85 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a8d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8375c0 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36186,17 +36186,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xfe67012c │ │ │ │ + blx 0xe7012c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f7658 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36223,17 +36223,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fa4f │ │ │ │ + svclt 0x0000f9ef │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8aa04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7b76ec │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36259,17 +36259,17 @@ │ │ │ │ blls 0x30d8d0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0x1f0250 │ │ │ │ + @ instruction: 0xf9a6f273 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8aa94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fc8a0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x338b0 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36295,19 +36295,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf9bef273 │ │ │ │ + @ instruction: 0xf95ef273 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ab2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x87c938 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33948 │ │ │ │ stmdage r6, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36334,20 +36334,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf970f273 │ │ │ │ + @ instruction: 0xf910f273 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8abcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fc9d8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x339e8 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36373,19 +36373,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f923 │ │ │ │ + svclt 0x0000f8c3 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ac64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fca70 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33a80 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36410,20 +36410,20 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f8d9 │ │ │ │ + svclt 0x0000f879 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8acfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ ldrmi r4, [sp], -ip, lsl #13 │ │ │ │ blmi 0x645370 │ │ │ │ andls r4, r2, r6, lsl r6 │ │ │ │ @@ -36445,17 +36445,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf892f273 │ │ │ │ + @ instruction: 0xf832f273 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ad7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ ldrmi r4, [sp], -ip, lsl #13 │ │ │ │ blmi 0x6453f0 │ │ │ │ andls r4, r2, r6, lsl r6 │ │ │ │ @@ -36476,18 +36476,18 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f853 │ │ │ │ + vmls.f16 , q1, q8 │ │ │ │ + svclt 0x0000fff3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8adfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33d04 │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36512,20 +36512,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf80cf273 │ │ │ │ + @ instruction: 0xffacf272 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ae94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33d9c │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36550,20 +36550,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xffc0f272 │ │ │ │ + @ instruction: 0xff60f272 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8af2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33e34 │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36588,20 +36588,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000ff75 │ │ │ │ + svclt 0x0000ff15 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8afc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33ecc │ │ │ │ addlt r7, fp, ip, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36625,19 +36625,19 @@ │ │ │ │ blls 0x28de88 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xff2af272 │ │ │ │ + mcr2 2, 6, pc, cr10, cr2, {3} @ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33f5c │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36662,20 +36662,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - mcr2 2, 7, pc, cr0, cr2, {3} @ │ │ │ │ + mcr2 2, 4, pc, cr0, cr2, {3} @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b0ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33ff4 │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36700,20 +36700,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000fe95 │ │ │ │ + svclt 0x0000fe35 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3408c │ │ │ │ addlt r7, fp, ip, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36737,19 +36737,19 @@ │ │ │ │ blls 0x28e048 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - mcr2 2, 2, pc, cr10, cr2, {3} @ │ │ │ │ + stc2l 2, cr15, [sl, #456]! @ 0x1c8 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b214 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1c │ │ │ │ svcls 0x00104a1c │ │ │ │ @@ -36775,17 +36775,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000fdff │ │ │ │ + svclt 0x0000fd9f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b2a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1b │ │ │ │ svcls 0x00104a1b │ │ │ │ @@ -36810,17 +36810,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldc2 2, cr15, [r8, #456]! @ 0x1c8 │ │ │ │ + ldc2l 2, cr15, [r8, #-456] @ 0xfffffe38 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1b │ │ │ │ svcls 0x00104a1b │ │ │ │ @@ -36845,17 +36845,17 @@ │ │ │ │ blls 0x28e1f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldc2l 2, cr15, [r2, #-456]! @ 0xfffffe38 │ │ │ │ + ldc2 2, cr15, [r2, #-456] @ 0xfffffe38 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b3bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x342c4 │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36880,20 +36880,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - stc2 2, cr15, [ip, #-456]! @ 0xfffffe38 │ │ │ │ + stc2l 2, cr15, [ip], {114} @ 0x72 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3435c │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36918,20 +36918,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - stc2l 2, cr15, [r0], #456 @ 0x1c8 │ │ │ │ + stc2 2, cr15, [r0], {114} @ 0x72 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b4ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x343f4 │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36956,20 +36956,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000fc95 │ │ │ │ + svclt 0x0000fc35 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3448c │ │ │ │ addlt r7, fp, ip, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36993,19 +36993,19 @@ │ │ │ │ blls 0x28e448 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - mcrr2 2, 7, pc, sl, cr2 @ │ │ │ │ + blx 0xffaf0dc6 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x73831c │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37029,17 +37029,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbclt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000fc03 │ │ │ │ + svclt 0x0000fba3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b69c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7383a4 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37063,17 +37063,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xfeff0ede │ │ │ │ + blx 0x17f0ede │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x73842c │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37097,17 +37097,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000fb7b │ │ │ │ + svclt 0x0000fb1b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b7ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7384b4 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37131,17 +37131,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000fb37 │ │ │ │ + svclt 0x0000fad7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x73853c │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37165,17 +37165,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xffcf1074 │ │ │ │ + blx 0xfe4f1074 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b8bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7385c4 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37199,17 +37199,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000faaf │ │ │ │ + svclt 0x0000fa4f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x73864c │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37233,17 +37233,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000fa6b │ │ │ │ + svclt 0x0000fa0b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b9cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x706008 │ │ │ │ strls r4, [r4, #-1569] @ 0xfffff9df │ │ │ │ @@ -37268,16 +37268,16 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000fa25 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + svclt 0x0000f9c5 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ba58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x6c6094 │ │ │ │ @@ -37302,16 +37302,16 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf9e0f272 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + @ instruction: 0xf980f272 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x6c611c │ │ │ │ @@ -37336,16 +37336,16 @@ │ │ │ │ blls 0x28e9a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf99cf272 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + @ instruction: 0xf93cf272 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bb68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c1f │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ @@ -37374,17 +37374,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf950f272 │ │ │ │ + @ instruction: 0xf8f0f272 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, asr #28 │ │ │ │ + mlaseq r2, r8, sp, sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bc00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c1f │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ stmdavs r4!, {r3, r4, r9, sl, fp} │ │ │ │ @@ -37412,17 +37412,17 @@ │ │ │ │ blmi 0x234478 │ │ │ │ blls 0x48ead8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #18 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf904f272 │ │ │ │ + @ instruction: 0xf8a4f272 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, asr #28 │ │ │ │ + mlaseq r2, r8, sp, sp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcge 0, cr11, [r8], {134} @ 0x86 │ │ │ │ stm r4, {r2, r3, r8, fp, ip, pc} │ │ │ │ blge 0x2b4adc │ │ │ │ @@ -37440,15 +37440,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf8ccf272 │ │ │ │ + @ instruction: 0xf86cf272 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bd04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77db10 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34b20 │ │ │ │ @@ -37472,20 +37472,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf88cf272 │ │ │ │ + @ instruction: 0xf82cf272 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bd94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77dba0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34bb0 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37507,21 +37507,21 @@ │ │ │ │ blls 0x28ec50 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmls.f16 , q1, q8 │ │ │ │ - svclt 0x0000f845 │ │ │ │ + vmls.f16 , , q8 │ │ │ │ + svclt 0x0000ffe5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8be24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x6fdc30 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34c40 │ │ │ │ stmdage r4, {r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37543,19 +37543,19 @@ │ │ │ │ blls 0x28ece0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xfffef271 │ │ │ │ + @ instruction: 0xff9ef271 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8beac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77dcb8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34cc8 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37578,20 +37578,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xffb8f271 │ │ │ │ + @ instruction: 0xff58f271 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bf3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77dd48 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34d58 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37614,20 +37614,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000ff71 │ │ │ │ + svclt 0x0000ff11 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bfcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x6fddd8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34de8 │ │ │ │ stmdage r4, {r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37649,19 +37649,19 @@ │ │ │ │ blls 0x28ee88 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff2af271 │ │ │ │ + mcr2 2, 6, pc, cr10, cr1, {3} @ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x7304dc │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ bmi 0x6fe268 │ │ │ │ @@ -37685,18 +37685,18 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fee3 │ │ │ │ + svclt 0x0000fe83 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c0e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x73056c │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ @@ -37720,19 +37720,19 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - mrc2 2, 4, pc, cr12, cr1, {3} │ │ │ │ + mrc2 2, 1, pc, cr12, cr1, {3} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x7305fc │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ @@ -37756,19 +37756,19 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fe55 │ │ │ │ + svclt 0x0000fdf5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r3, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c1f │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ @@ -37797,17 +37797,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r3, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - mcr2 2, 0, pc, cr2, cr1, {3} @ │ │ │ │ + stc2 2, cr15, [r2, #452]! @ 0x1c4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, asr #28 │ │ │ │ + mlaseq r2, r8, sp, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c29c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r3, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c1f │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ stmdavs r4!, {r3, r4, r9, sl, fp} │ │ │ │ @@ -37835,17 +37835,17 @@ │ │ │ │ blmi 0x233ddc │ │ │ │ blls 0x48f174 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #19 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldc2 2, cr15, [r6, #452]! @ 0x1c4 │ │ │ │ + ldc2l 2, cr15, [r6, #-452] @ 0xfffffe3c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, asr #28 │ │ │ │ + mlaseq r2, r8, sp, sp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs fp, [r3, #-135] @ 0xffffff79 │ │ │ │ stmdbge ip, {r1, r3, sl, fp, sp, pc} │ │ │ │ andeq lr, ip, r4, lsl #17 │ │ │ │ @@ -37863,15 +37863,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s q10, , q8 │ │ │ │ - svclt 0x0000fd7f │ │ │ │ + svclt 0x0000fd1f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c3a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7390a8 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @@ -37896,17 +37896,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbclt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fd3d │ │ │ │ + svclt 0x0000fcdd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x739130 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37930,17 +37930,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldc2l 2, cr15, [r8], #452 @ 0x1c4 │ │ │ │ + ldc2 2, cr15, [r8], {113} @ 0x71 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c4b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7391b8 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37964,17 +37964,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fcb5 │ │ │ │ + svclt 0x0000fc55 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x739240 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37998,17 +37998,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fc71 │ │ │ │ + svclt 0x0000fc11 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c5c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x73e3cc │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x353dc │ │ │ │ stmdage r4, {r0, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38031,19 +38031,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - stc2 2, cr15, [lr], #-452 @ 0xfffffe3c │ │ │ │ + blx 0xff3f1dfa │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c64c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77e458 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35468 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38066,20 +38066,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xffa71e86 │ │ │ │ + blx 0xfe271e86 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c6dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77e4e8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x354f8 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38102,20 +38102,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fba1 │ │ │ │ + svclt 0x0000fb41 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c76c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x6fe578 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35588 │ │ │ │ stmdage r4, {r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38137,19 +38137,19 @@ │ │ │ │ blls 0x28f628 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x16f1fa2 │ │ │ │ + blx 0xffef1fa0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c7f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r7!, {r2, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -38201,17 +38201,17 @@ │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ strmi pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ andcc pc, r1, sp, lsl #17 │ │ │ │ strbeq lr, [r4], #-2916 @ 0xfffff49c │ │ │ │ stc2 10, cr15, [r4], {180} @ 0xb4 @ │ │ │ │ lslsle r2, r0, #24 │ │ │ │ vabd.s q15, , q14 │ │ │ │ - svclt 0x0000fadb │ │ │ │ + svclt 0x0000fa7b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c8ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ strcs r1, [r0, #-1987] @ 0xfffff83d │ │ │ │ @ instruction: 0x468c4c37 │ │ │ │ stmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ @@ -38264,17 +38264,17 @@ │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ strmi pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ andcs pc, r1, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ mcr2 10, 4, pc, cr3, cr3, {5} @ │ │ │ │ @ instruction: 0xd1af2b00 │ │ │ │ vabd.s q15, , q14 │ │ │ │ - svclt 0x0000fa5d │ │ │ │ + svclt 0x0000f9fd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c9e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ strcs r1, [r0, #-1987] @ 0xfffff83d │ │ │ │ @ instruction: 0x468c4c37 │ │ │ │ stmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ @@ -38327,17 +38327,17 @@ │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ strmi pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ andcs pc, r1, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ mcr2 10, 4, pc, cr3, cr3, {5} @ │ │ │ │ @ instruction: 0xd1af2b00 │ │ │ │ vabd.s q15, , q14 │ │ │ │ - svclt 0x0000f9df │ │ │ │ + svclt 0x0000f97f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldmdbmi r0!, {r0, r1, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -38382,17 +38382,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fd9a4 │ │ │ │ blx 0xfecf66b0 │ │ │ │ blcs 0x74bb4 │ │ │ │ @ instruction: 0xe7ecd1bc │ │ │ │ - @ instruction: 0xf970f271 │ │ │ │ + @ instruction: 0xf910f271 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cbc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39948 │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38436,17 +38436,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fda7c │ │ │ │ blx 0xfecf6788 │ │ │ │ blcs 0x7248c │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - @ instruction: 0xf904f271 │ │ │ │ + @ instruction: 0xf8a4f271 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cc98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39a20 │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38490,17 +38490,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdb54 │ │ │ │ blx 0xfecf6860 │ │ │ │ blcs 0x72564 │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - @ instruction: 0xf898f271 │ │ │ │ + @ instruction: 0xf838f271 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cd70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39af8 │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38544,29 +38544,29 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdc2c │ │ │ │ blx 0xfecf6938 │ │ │ │ blcs 0x7263c │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - @ instruction: 0xf82cf271 │ │ │ │ + @ instruction: 0xffccf270 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ce48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [ip], #-896 @ 0xfffffc80 │ │ │ │ strmi fp, [r6], r6, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ ldmiblt r2!, {sl} │ │ │ │ usateq r8, #4, ip, lsl #16 │ │ │ │ ldmvc ip, {r0, r1, r4, r8, sl, ip, lr, pc} │ │ │ │ vmla.i d11, d18, d12 │ │ │ │ - blmi 0xd73ea4 │ │ │ │ + blmi 0xd73d24 │ │ │ │ blls 0x18fcdc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple lr, r0, lsl #6 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -38610,17 +38610,17 @@ │ │ │ │ @ instruction: 0xf81cf7df │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ bicpl lr, r3, #132, 20 @ 0x84000 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ subsmi r4, r8, r3, rrx │ │ │ │ vaba.s d30, d16, d9 │ │ │ │ - svclt 0x0000ffa9 │ │ │ │ + svclt 0x0000ff49 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf77 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf71 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -38631,15 +38631,15 @@ │ │ │ │ ldmdavs r2, {r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9205 │ │ │ │ strmi r0, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xe000f8b3 │ │ │ │ svceq 0x0010f01e │ │ │ │ ldmvc ip, {r0, r1, r4, ip, lr, pc} │ │ │ │ vmla.i d11, d17, d12 │ │ │ │ - blmi 0xb75d80 │ │ │ │ + blmi 0xb75c00 │ │ │ │ blls 0x18fe00 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_hyp │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -38675,17 +38675,17 @@ │ │ │ │ @ instruction: 0xff9af7de │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ bicpl lr, r3, #132, 20 @ 0x84000 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ subsmi r4, r8, r3, rrx │ │ │ │ vabd.s d30, d16, d25 │ │ │ │ - svclt 0x0000ff27 │ │ │ │ + svclt 0x0000fec7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xcb9ddc │ │ │ │ ldmdavs fp, {r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -38731,17 +38731,17 @@ │ │ │ │ @ instruction: 0xf7de4a08 │ │ │ │ ldmib sp, {r0, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ b 0xfe141f14 │ │ │ │ @ instruction: 0xf3c053c3 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ strdmi r4, [r3], #-63 @ 0xffffffc1 @ │ │ │ │ sbfx r4, r8, #0, #14 │ │ │ │ - mrc2 2, 5, pc, cr6, cr0, {3} │ │ │ │ + mrc2 2, 2, pc, cr6, cr0, {3} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xcb9ebc │ │ │ │ ldmdavs fp, {r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -38787,29 +38787,29 @@ │ │ │ │ @ instruction: 0xf7de4a08 │ │ │ │ ldmib sp, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ b 0xfe141ff4 │ │ │ │ @ instruction: 0xf3c053c3 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ strdmi r4, [r3], #-63 @ 0xffffffc1 @ │ │ │ │ sbfx r4, r8, #0, #14 │ │ │ │ - mcr2 2, 2, pc, cr6, cr0, {3} @ │ │ │ │ + stc2l 2, cr15, [r6, #448]! @ 0x1c0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d214 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [sp], #-896 @ 0xfffffc80 │ │ │ │ strmi fp, [r6], r6, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ stmiblt sl!, {sl} │ │ │ │ usateq r8, #4, ip, lsl #16 │ │ │ │ ldmvc ip, {r1, r4, r8, sl, ip, lr, pc} │ │ │ │ vmla.i d11, d17, d4 │ │ │ │ - blmi 0xdb56e0 │ │ │ │ + blmi 0xdb5560 │ │ │ │ blls 0x1900a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -38854,17 +38854,17 @@ │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c104 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vaba.s d30, d16, d7 │ │ │ │ - svclt 0x0000fdc1 │ │ │ │ + svclt 0x0000fd61 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8d320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46940fd0 │ │ │ │ addlt r4, r9, ip, lsr sl │ │ │ │ ldmdavs r2, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @@ -38921,17 +38921,17 @@ │ │ │ │ movwcs r9, #2309 @ 0x905 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe19c218 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, fp, rrx │ │ │ │ vaba.s d30, d16, d15 │ │ │ │ - svclt 0x0000fd3b │ │ │ │ + svclt 0x0000fcdb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8d42c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46940fd0 │ │ │ │ addlt r4, r9, ip, lsr sl │ │ │ │ ldmdavs r2, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @@ -38988,30 +38988,30 @@ │ │ │ │ movwcs r9, #2309 @ 0x905 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe19c324 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, fp, rrx │ │ │ │ vaba.s d30, d16, d15 │ │ │ │ - svclt 0x0000fcb5 │ │ │ │ + svclt 0x0000fc55 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r3], -r0, ror #31 │ │ │ │ addlt r4, r6, r5, lsr sl │ │ │ │ ldmdavs r2, {r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9205 │ │ │ │ strmi r0, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xe000f8b3 │ │ │ │ svceq 0x0010f01e │ │ │ │ ldmvc ip, {r1, r4, ip, lr, pc} │ │ │ │ vmla.i d11, d17, d4 │ │ │ │ - blmi 0xbb53b8 │ │ │ │ + blmi 0xbb5238 │ │ │ │ blls 0x1903d0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r0, r0, lsl #6 │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -39048,17 +39048,17 @@ │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c40c │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vabd.s d30, d16, d23 │ │ │ │ - svclt 0x0000fc3d │ │ │ │ + svclt 0x0000fbdd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xd3a390 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39106,17 +39106,17 @@ │ │ │ │ stmdbls r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ stmdals r4, {r4, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andpl lr, r2, #132, 20 @ 0x84000 │ │ │ │ vmov.i32 d20, #147 @ 0x00000093 │ │ │ │ rsbmi r0, r3, r3, lsl r1 │ │ │ │ sbfx r4, r9, #0, #12 │ │ │ │ - blx 0xff272ec2 │ │ │ │ + blx 0x1a72ec2 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d710 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xd3a478 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39164,17 +39164,17 @@ │ │ │ │ stmdbls r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ stmdals r4, {r4, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andpl lr, r2, #132, 20 @ 0x84000 │ │ │ │ vmov.i32 d20, #147 @ 0x00000093 │ │ │ │ rsbmi r0, r3, r3, lsl r1 │ │ │ │ sbfx r4, r9, #0, #12 │ │ │ │ - blx 0x1572faa │ │ │ │ + blx 0xffd72fa8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8d7f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r7!, {r2, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -39226,17 +39226,17 @@ │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ strmi pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ andcc pc, r1, sp, lsl #17 │ │ │ │ strbeq lr, [r4], #-2916 @ 0xfffff49c │ │ │ │ stc2 10, cr15, [r4], {180} @ 0xb4 @ │ │ │ │ lslsle r2, r0, #24 │ │ │ │ vabd.s q15, q8, q14 │ │ │ │ - svclt 0x0000fad9 │ │ │ │ + svclt 0x0000fa79 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf7f │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf79 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @@ -39368,15 +39368,15 @@ │ │ │ │ stmdaeq r7, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf700fa25 │ │ │ │ streq lr, [r7, -r8, asr #20] │ │ │ │ addmi r4, sp, r8, lsr #13 │ │ │ │ blx 0xfed306f8 │ │ │ │ smlawbcc r0, r3, r1, pc @ │ │ │ │ vabd.s q15, q8, q11 │ │ │ │ - svclt 0x0000f9bd │ │ │ │ + svclt 0x0000f95d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8db24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [sp], #-864 @ 0xfffffca0 │ │ │ │ ldrmi fp, [r1], -r8, lsl #1 │ │ │ │ stmdavs r4!, {r9, sp} │ │ │ │ @@ -39418,15 +39418,15 @@ │ │ │ │ ldrb r0, [r2, r0, lsr #24] │ │ │ │ @ instruction: 0xf04f4249 │ │ │ │ @ instruction: 0xf88d0001 │ │ │ │ bl 0x18f69d4 │ │ │ │ blx 0xfecf76e0 │ │ │ │ blcs 0x75be4 │ │ │ │ strb sp, [lr, r7, asr #3]! │ │ │ │ - @ instruction: 0xf958f270 │ │ │ │ + @ instruction: 0xf8f8f270 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8dbec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ strbne r2, [fp, r0, lsl #8] │ │ │ │ b 0x1488210 │ │ │ │ @@ -39466,15 +39466,15 @@ │ │ │ │ ldrb r3, [r5, r0, lsr #8] │ │ │ │ @ instruction: 0xf04f4249 │ │ │ │ @ instruction: 0xf88d0001 │ │ │ │ bl 0x18f6a94 │ │ │ │ blx 0xfecf77a0 │ │ │ │ blcs 0x73ca4 │ │ │ │ strb sp, [pc, sl, asr #3]! │ │ │ │ - @ instruction: 0xf8f8f270 │ │ │ │ + @ instruction: 0xf898f270 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8dcac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [sp], #-864 @ 0xfffffca0 │ │ │ │ ldrmi fp, [r1], -r8, lsl #1 │ │ │ │ stmdavs r4!, {r9, sp} │ │ │ │ @@ -39516,15 +39516,15 @@ │ │ │ │ ldrb r0, [r2, r0, lsr #24] │ │ │ │ @ instruction: 0xf04f4249 │ │ │ │ @ instruction: 0xf88d0001 │ │ │ │ bl 0x18f6b5c │ │ │ │ blx 0xfecf7868 │ │ │ │ blcs 0x75d6c │ │ │ │ strb sp, [lr, r7, asr #3]! │ │ │ │ - @ instruction: 0xf894f270 │ │ │ │ + @ instruction: 0xf834f270 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8dd74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ strbne r2, [fp, r0, lsl #8] │ │ │ │ b 0x1488398 │ │ │ │ @@ -39564,15 +39564,15 @@ │ │ │ │ ldrb r3, [r5, r0, lsr #8] │ │ │ │ @ instruction: 0xf04f4249 │ │ │ │ @ instruction: 0xf88d0001 │ │ │ │ bl 0x18f6c1c │ │ │ │ blx 0xfecf7928 │ │ │ │ blcs 0x73e2c │ │ │ │ strb sp, [pc, sl, asr #3]! │ │ │ │ - @ instruction: 0xf834f270 │ │ │ │ + @ instruction: 0xffd4f26f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8de34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ stmdbmi fp!, {r2, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {r8, sl, sp} │ │ │ │ @@ -39613,17 +39613,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stc2 10, cr15, [r0], {176} @ 0xb0 @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ vaba.s32 d30, d31, d28 │ │ │ │ - svclt 0x0000ffd3 │ │ │ │ + svclt 0x0000ff73 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8defc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strmi r2, [fp], -r0, lsl #8 │ │ │ │ bmi 0x9c8550 │ │ │ │ ldmdavs r2, {sl, ip, pc} │ │ │ │ @@ -39659,17 +39659,17 @@ │ │ │ │ andlt sp, r6, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ ldrb r0, [sl, r1, lsl #24] │ │ │ │ - @ instruction: 0xff76f26f │ │ │ │ + @ instruction: 0xff16f26f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8dfb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strmi r2, [fp], -r0, lsl #8 │ │ │ │ bmi 0x9c8608 │ │ │ │ ldmdavs r2, {sl, ip, pc} │ │ │ │ @@ -39705,17 +39705,17 @@ │ │ │ │ andlt sp, r6, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ ldrb r0, [sl, r1, lsl #24] │ │ │ │ - @ instruction: 0xff1af26f │ │ │ │ + cdp2 2, 11, cr15, cr10, cr15, {3} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stmdbmi r4!, {r0, r1, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -39748,17 +39748,17 @@ │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfec6633c │ │ │ │ eorcc pc, r0, #128, 4 │ │ │ │ vabd.s32 q15, , │ │ │ │ - svclt 0x0000fec5 │ │ │ │ + svclt 0x0000fe65 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e118 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -39784,17 +39784,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 7, cr15, cr12, cr15, {3} │ │ │ │ + cdp2 2, 1, cr15, cr12, cr15, {3} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e1a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -39820,17 +39820,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cdp2 2, 3, cr15, cr4, cr15, {3} │ │ │ │ + ldc2l 2, cr15, [r4, #444] @ 0x1bc │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -39856,30 +39856,30 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - stc2l 2, cr15, [ip, #444]! @ 0x1bc │ │ │ │ + stc2 2, cr15, [ip, #444] @ 0x1bc │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8e2c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], #-864 @ 0xfffffca0 │ │ │ │ strmi fp, [r5], -r6, lsl #1 │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ stmiblt r2, {r2, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0xc000f8b3 │ │ │ │ svceq 0x0010f01c │ │ │ │ ldmvc lr, {r0, r1, r4, ip, lr, pc} │ │ │ │ vmla.i d11, d16, d14 │ │ │ │ - blmi 0xa36a00 │ │ │ │ + blmi 0xa36880 │ │ │ │ blls 0x191160 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_abt │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -39910,17 +39910,17 @@ │ │ │ │ strls r4, [r3], #-2568 @ 0xfffff5f8 │ │ │ │ ldc2l 7, cr15, [r2, #884]! @ 0x374 │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ vsli.64 q8, , #0 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ vaba.s32 d30, d31, d19 │ │ │ │ - svclt 0x0000fd81 │ │ │ │ + svclt 0x0000fd21 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e3a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r0, ror #31 │ │ │ │ addlt r4, r6, ip, lsr #18 │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -39961,17 +39961,17 @@ │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ vsli.64 q8, , #0 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ @ instruction: 0x4603e7be │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vabd.s32 q15, , q12 │ │ │ │ - svclt 0x0000fd1b │ │ │ │ + svclt 0x0000fcbb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e46c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r0, ror #31 │ │ │ │ addlt r4, r6, ip, lsr #18 │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -40012,29 +40012,29 @@ │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ vsli.64 q8, , #0 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ @ instruction: 0x4603e7be │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vabd.s32 q15, , q12 │ │ │ │ - svclt 0x0000fcb5 │ │ │ │ + svclt 0x0000fc55 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8e538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xabb2a0 │ │ │ │ @ instruction: 0xf8b2b087 │ │ │ │ strmi ip, [r4], -r0 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf01c460b │ │ │ │ andsle r0, r3, r0, lsl pc │ │ │ │ stmiblt sp, {r0, r2, r4, r7, fp, ip, sp, lr} │ │ │ │ - stc2 2, cr15, [ip, #-192] @ 0xffffff40 │ │ │ │ + stc2 2, cr15, [ip], #192 @ 0xc0 │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -40060,17 +40060,17 @@ │ │ │ │ ldmib sp, {r0, r3, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #1] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, (invalid: 6:1) │ │ │ │ @ instruction: 0xf584fab4 │ │ │ │ ldrb r3, [r8, r0, lsr #10] │ │ │ │ - mrrc2 2, 6, pc, r4, cr15 @ │ │ │ │ + blx 0xffd73da6 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e5f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x93b360 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40102,17 +40102,17 @@ │ │ │ │ bmi 0x23f494 │ │ │ │ @ instruction: 0xf7dd9405 │ │ │ │ ldmib sp, {r0, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #3] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, #6, #5 │ │ │ │ - stc2 2, cr15, [r0], {111} @ 0x6f │ │ │ │ + blx 0xfe873e4e │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e6a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x93b408 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40144,30 +40144,30 @@ │ │ │ │ bmi 0x23f53c │ │ │ │ @ instruction: 0xf7dd9405 │ │ │ │ ldmib sp, {r0, r2, r3, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #3] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, #6, #5 │ │ │ │ - blx 0xfeb73ef6 │ │ │ │ + blx 0x1373ef6 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8e748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], #-864 @ 0xfffffca0 │ │ │ │ strmi fp, [r5], -r6, lsl #1 │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldmiblt sl!, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xc000f8b3 │ │ │ │ svceq 0x0010f01c │ │ │ │ ldmvc lr, {r1, r4, ip, lr, pc} │ │ │ │ vmla.i d11, d16, d6 │ │ │ │ - blmi 0xa76188 │ │ │ │ + blmi 0xa76008 │ │ │ │ blls 0x1915e0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_und │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @@ -40199,17 +40199,17 @@ │ │ │ │ stmdbls r3, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ bls 0x945c0 │ │ │ │ vmlal.u8 , d1, d2 │ │ │ │ b 0xf7a54 │ │ │ │ tstmi r9, #134217728 @ 0x8000000 │ │ │ │ vaba.s32 d30, d31, d17 │ │ │ │ - svclt 0x0000fb3f │ │ │ │ + svclt 0x0000fadf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0fd8 │ │ │ │ addlt r4, r8, lr, lsr #18 │ │ │ │ tstls r7, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -40252,17 +40252,17 @@ │ │ │ │ bls 0x11468c │ │ │ │ vmlal.u8 , d1, d4 │ │ │ │ b 0xf7b20 │ │ │ │ tstmi r9, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0x4603e7bc │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vabd.s32 q15, , │ │ │ │ - svclt 0x0000fad5 │ │ │ │ + svclt 0x0000fa75 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e8f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0fd8 │ │ │ │ addlt r4, r8, lr, lsr #18 │ │ │ │ tstls r7, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -40305,29 +40305,29 @@ │ │ │ │ bls 0x114760 │ │ │ │ vmlal.u8 , d1, d4 │ │ │ │ b 0xf7bf4 │ │ │ │ tstmi r9, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0x4603e7bc │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vabd.s32 q15, , │ │ │ │ - svclt 0x0000fa6b │ │ │ │ + svclt 0x0000fa0b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8e9cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xafb734 │ │ │ │ @ instruction: 0xf8b2b087 │ │ │ │ strmi ip, [r4], -r0 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf01c460b │ │ │ │ andsle r0, r2, r0, lsl pc │ │ │ │ stmiblt r5, {r0, r2, r4, r7, fp, ip, sp, lr} │ │ │ │ - @ instruction: 0xf9c4f230 │ │ │ │ + @ instruction: 0xf964f230 │ │ │ │ ldmdavs sl, {r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, ip, lsr r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -40354,17 +40354,17 @@ │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ @ instruction: 0xe7bf4319 │ │ │ │ @ instruction: 0xf584fab4 │ │ │ │ ldrb r3, [r5, r0, lsr #10] │ │ │ │ - blx 0x27423c │ │ │ │ + @ instruction: 0xf9a8f26f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ea90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x9bb7f8 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40398,17 +40398,17 @@ │ │ │ │ blx 0x975888 │ │ │ │ tstcs r0, r3, lsl #20 │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ bfi r4, r9, #6, #3 │ │ │ │ - @ instruction: 0xf9b0f26f │ │ │ │ + @ instruction: 0xf950f26f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8eb40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x9bb8a8 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40442,17 +40442,17 @@ │ │ │ │ @ instruction: 0xf9ccf7dd │ │ │ │ tstcs r0, r3, lsl #20 │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ bfi r4, r9, #6, #3 │ │ │ │ - @ instruction: 0xf958f26f │ │ │ │ + @ instruction: 0xf8f8f26f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ebf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ stmdbmi fp!, {r2, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -40492,17 +40492,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stc2 10, cr15, [r0], {176} @ 0xb0 @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ vaba.s32 d30, d31, d28 │ │ │ │ - svclt 0x0000f8f5 │ │ │ │ + svclt 0x0000f895 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svclt 0x0000bf97 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svclt 0x0000bf91 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @@ -40544,17 +40544,17 @@ │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfec66fac │ │ │ │ eorcc pc, r0, #128, 4 │ │ │ │ vabd.s32 q15, , │ │ │ │ - svclt 0x0000f88d │ │ │ │ + svclt 0x0000f82d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ed88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40580,17 +40580,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf844f26f │ │ │ │ + @ instruction: 0xffe4f26e │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ee18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40616,17 +40616,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xfffcf26e │ │ │ │ + @ instruction: 0xff9cf26e │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8eea8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40652,17 +40652,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xffb4f26e │ │ │ │ + @ instruction: 0xff54f26e │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ef38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ bmi 0x909794 │ │ │ │ strmi r2, [r4], -r0, lsl #2 │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ @@ -40694,15 +40694,15 @@ │ │ │ │ tstcs r0, r8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfef67204 │ │ │ │ smlawbcc r0, ip, r1, pc @ │ │ │ │ vaba.s32 q15, q15, │ │ │ │ - svclt 0x0000ff61 │ │ │ │ + svclt 0x0000ff01 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb88da0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r0, asr #31 │ │ │ │ ldmdbge r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ @@ -40780,15 +40780,15 @@ │ │ │ │ blx 0x888c04 │ │ │ │ b 0x1173f10 │ │ │ │ addsmi r0, r9, lr, lsl #8 │ │ │ │ @ instruction: 0xf1c34304 │ │ │ │ @ instruction: 0xe792037f │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ ldr r3, [r5, r0, lsr #6]! │ │ │ │ - cdp2 2, 11, cr15, cr4, cr14, {3} │ │ │ │ + cdp2 2, 5, cr15, cr4, cr14, {3} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @ instruction: 0xf7e92300 │ │ │ │ svclt 0x0000be15 │ │ │ │ @ instruction: 0xf7e92302 │ │ │ │ svclt 0x0000be11 │ │ │ │ @ instruction: 0xf7e92306 │ │ │ │ svclt 0x0000be0d │ │ │ │ @@ -40975,17 +40975,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, q7, q8 │ │ │ │ - svclt 0x0000fd2f │ │ │ │ + svclt 0x0000fccf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, asr #28 │ │ │ │ + mlaseq r2, r8, sp, sp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb89208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41035,17 +41035,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, q7, q8 │ │ │ │ - svclt 0x0000fcb7 │ │ │ │ + svclt 0x0000fc57 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, asr #28 │ │ │ │ + mlaseq r2, r8, sp, sp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb892f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41095,17 +41095,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, q7, q8 │ │ │ │ - svclt 0x0000fc3f │ │ │ │ + svclt 0x0000fbdf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, asr #28 │ │ │ │ + mlaseq r2, r8, sp, sp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb893e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41155,17 +41155,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, q7, q8 │ │ │ │ - svclt 0x0000fbc7 │ │ │ │ + svclt 0x0000fb67 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, asr #28 │ │ │ │ + mlaseq r2, r8, sp, sp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb894d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41215,17 +41215,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, q7, q8 │ │ │ │ - svclt 0x0000fb4f │ │ │ │ + svclt 0x0000faef │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, asr #28 │ │ │ │ + mlaseq r2, r8, sp, sp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb895c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41275,17 +41275,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, q7, q8 │ │ │ │ - svclt 0x0000fad7 │ │ │ │ + svclt 0x0000fa77 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, asr #28 │ │ │ │ + mlaseq r2, r8, sp, sp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb896b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41335,17 +41335,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, q7, q8 │ │ │ │ - svclt 0x0000fa5f │ │ │ │ + svclt 0x0000f9ff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, asr #28 │ │ │ │ + mlaseq r2, r8, sp, sp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb897a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41395,17 +41395,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, q7, q8 │ │ │ │ - svclt 0x0000f9e7 │ │ │ │ + svclt 0x0000f987 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, asr #28 │ │ │ │ + mlaseq r2, r8, sp, sp │ │ │ │ @ instruction: 0xf7e22300 │ │ │ │ svclt 0x0000b8eb │ │ │ │ @ instruction: 0xf7e22301 │ │ │ │ svclt 0x0000b8e7 │ │ │ │ svcmi 0x00fff010 │ │ │ │ @ instruction: 0xf030d105 │ │ │ │ andle r4, r2, r0, lsl #6 │ │ │ │ @@ -41629,24 +41629,24 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ @ instruction: 0xf89dfc85 │ │ │ │ ldrb r4, [r7, r9] │ │ │ │ - @ instruction: 0xf812f26e │ │ │ │ + @ instruction: 0xffb2f26d │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x17912c │ │ │ │ sbcsvs pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d1, d0 │ │ │ │ - svclt 0x0000fed9 │ │ │ │ + svclt 0x0000fe79 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + eorseq sp, r2, r0, lsr #28 │ │ │ │ + eorseq sp, r2, r0, ror #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8fe98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ ldrmi r2, [r5], -r0, lsl #6 │ │ │ │ svceq 0x00c44a33 │ │ │ │ movwls r4, #9742 @ 0x260e │ │ │ │ @@ -41690,23 +41690,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ stmdage r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ stc2 7, cr15, [ip], {232} @ 0xe8 │ │ │ │ mulmi r9, sp, r8 │ │ │ │ vaba.s32 q15, , q4 │ │ │ │ - mulcs r0, r9, pc @ │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + andcs pc, r0, r9, lsr pc @ │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ ldrdls r6, [r0], -r3 │ │ │ │ - cdp2 2, 6, cr15, cr0, cr1, {0} │ │ │ │ + cdp2 2, 0, cr15, cr0, cr1, {0} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, ror #31 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ff88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ blmi 0xd8a5fc │ │ │ │ andls r4, r4, r7, lsl r6 │ │ │ │ @@ -41752,23 +41752,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ stmdage r2, {r0, r4, r5, r9, sl, lr} │ │ │ │ blx 0xfe476dee │ │ │ │ mulpl r9, sp, r8 │ │ │ │ vaba.s32 q15, , q3 │ │ │ │ - andcs pc, r0, sp, lsl pc @ │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + @ instruction: 0x2000febd │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ ldrdls r6, [r0], -r3 │ │ │ │ - stc2l 2, cr15, [r4, #4]! │ │ │ │ + stc2 2, cr15, [r4, #4] │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ + eorseq sp, r2, r0, ror #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ ldrmi r2, [r5], -r0, lsl #6 │ │ │ │ bleq 0xff14b760 │ │ │ │ movwls r4, #9742 @ 0x260e │ │ │ │ @@ -41812,24 +41812,24 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ @ instruction: 0xf89dfb17 │ │ │ │ ldrb r4, [r7, r9] │ │ │ │ - cdp2 2, 10, cr15, cr4, cr13, {3} │ │ │ │ + cdp2 2, 4, cr15, cr4, cr13, {3} │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x179408 │ │ │ │ sbcsvs pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d1, d0 │ │ │ │ - svclt 0x0000fd6b │ │ │ │ + svclt 0x0000fd0b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ - mlaseq r2, r0, r0, lr │ │ │ │ + eorseq sp, r2, r8, asr #28 │ │ │ │ + eorseq sp, r2, r0, ror #31 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0x9d13a90e │ │ │ │ andeq lr, ip, r1, lsl #17 │ │ │ │ @@ -41872,24 +41872,24 @@ │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46294770 │ │ │ │ @ instruction: 0xf7e6a802 │ │ │ │ strb pc, [r3, fp, asr #20]! @ │ │ │ │ - cdp2 2, 2, cr15, cr12, cr13, {3} │ │ │ │ + stc2l 2, cr15, [ip, #436] @ 0x1b4 │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x1794f8 │ │ │ │ sbcsvs pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d1, d0 │ │ │ │ - svclt 0x0000fcf3 │ │ │ │ + svclt 0x0000fc93 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r8, asr #28 │ │ │ │ - eorseq lr, r2, r0, lsr #1 │ │ │ │ + mlaseq r2, r8, sp, sp │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strcs fp, [r0], #-138 @ 0xffffff76 │ │ │ │ strmi sl, [r5], -lr, lsl #18 │ │ │ │ cdpls 8, 1, cr10, cr3, cr2, {0} │ │ │ │ @@ -41932,23 +41932,23 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46314770 │ │ │ │ @ instruction: 0xf7ea4628 │ │ │ │ strb pc, [r8, r5, lsl #19]! @ │ │ │ │ stmdage r2, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf9d4f7e6 │ │ │ │ ldrb r9, [ip, r3, lsl #24] │ │ │ │ - ldc2 2, cr15, [r4, #436]! @ 0x1b4 │ │ │ │ + ldc2l 2, cr15, [r4, #-436] @ 0xfffffe4c │ │ │ │ @ instruction: 0xf64a2000 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ blmi 0x1395e8 │ │ │ │ sbcsvs pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d1, d0 │ │ │ │ - svclt 0x0000fc7b │ │ │ │ + svclt 0x0000fc1b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsr #1 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bleq 0xff0fd0f8 │ │ │ │ addcs pc, r4, #192, 6 │ │ │ │ vaddl.u8 , d16, d3 │ │ │ │ bcs 0x39188 │ │ │ │ @@ -41960,15 +41960,15 @@ │ │ │ │ adcshi pc, sl, r0, asr #32 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ subvs pc, r5, ip, asr #7 │ │ │ │ streq pc, [r1], #-131 @ 0xffffff7d │ │ │ │ addne lr, r4, r0, asr #20 │ │ │ │ b 0x14275bc │ │ │ │ @ instruction: 0xf64d0c5c │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ bl 0xf9e64 │ │ │ │ @ instruction: 0xf8b30340 │ │ │ │ streq r0, [r0], #-496 @ 0xfffffe10 │ │ │ │ movwmi pc, #52128 @ 0xcba0 @ │ │ │ │ movwmi pc, #15264 @ 0x3ba0 @ │ │ │ │ movtmi pc, #451 @ 0x1c3 @ │ │ │ │ andcc pc, r0, r3, lsr #23 │ │ │ │ @@ -42080,37 +42080,37 @@ │ │ │ │ str r0, [pc, -r3, lsl #24] │ │ │ │ strbeq r7, [r0, #-3018] @ 0xfffff436 │ │ │ │ ldmdblt sl, {r2, r3, r8, r9, fp, ip, sp, lr} │ │ │ │ svceq 0x00857b8a │ │ │ │ mulsle r0, r5, r2 │ │ │ │ sbcsle r2, r1, r0, lsl #24 │ │ │ │ blcs 0x580a0 │ │ │ │ - vrhadd.s8 , , │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ + @ instruction: 0xf64ad1c5 │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ blmi 0x47943c │ │ │ │ vqsub.s64 q1, q4, │ │ │ │ - stmdahi sl, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdahi sl, {r0, r1, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ andpl pc, r0, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ stccs 0, cr8, [r0], {10} │ │ │ │ @ instruction: 0xb125d1e8 │ │ │ │ addmi pc, r0, r0, lsr #32 │ │ │ │ andpl pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf040e7b4 │ │ │ │ ldr r4, [r1, r0, lsl #1]! │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf64a0332 │ │ │ │ - vmla.f d23, d16, d0[7] │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xd75bd2 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + blx 0xff575bd0 │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb905d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdahi fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrle r0, [lr, #-1754] @ 0xfffff926 │ │ │ │ stmiblt r2!, {r1, r3, r7, fp, ip, sp, lr}^ │ │ │ │ ldmiblt r2!, {r1, r3, r6, r7, r9, fp, ip, sp, lr}^ │ │ │ │ @@ -42132,15 +42132,15 @@ │ │ │ │ @ instruction: 0xf010baf5 │ │ │ │ ldrshle r4, [sp, #255] @ 0xff │ │ │ │ andmi pc, r0, #48 @ 0x30 │ │ │ │ @ instruction: 0xf043d0df │ │ │ │ @ instruction: 0xf0000320 │ │ │ │ andhi r4, fp, r0 │ │ │ │ @ instruction: 0xf1dee7d9 │ │ │ │ - cdp 12, 15, cr15, cr0, cr11, {0} │ │ │ │ + @ instruction: 0xeef0fbab │ │ │ │ ldrb r7, [pc, r0, asr #20] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb90654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdahi r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrle r0, [pc, #-1756] @ 0x38d84 │ │ │ │ stmiblt ip!, {r2, r4, r7, fp, ip, sp, lr}^ │ │ │ │ @@ -42165,16 +42165,16 @@ │ │ │ │ streq r0, [r4, #-3364]! @ 0xfffff2dc │ │ │ │ bicsle r2, r9, r0, lsl #24 │ │ │ │ strmi pc, [r0, #-33] @ 0xffffffdf │ │ │ │ sbcsle r4, fp, r5, lsl #6 │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ tstpmi r0, r1 @ p-variant is OBSOLETE │ │ │ │ andshi r4, r3, r0, lsr #12 │ │ │ │ - @ instruction: 0xf1dee7d4 │ │ │ │ - cdp 8, 11, cr15, cr0, cr3, {2} │ │ │ │ + @ instruction: 0xf1dde7d4 │ │ │ │ + cdp 15, 11, cr15, cr0, cr3, {7} │ │ │ │ ldrb r7, [sl, r0, asr #22] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [r5], {142} @ 0x8e │ │ │ │ ldrmi r4, [r5], -fp, lsl #12 │ │ │ │ @@ -42202,15 +42202,15 @@ │ │ │ │ andeq pc, r1, #6 │ │ │ │ andeq pc, r1, r2, lsl #1 │ │ │ │ smlalbtvs pc, r5, r3, r3 @ │ │ │ │ orrne lr, r0, r1, asr #20 │ │ │ │ ldmdaeq pc!, {r1, r3, r4, r8, fp, ip, sp, pc}^ @ │ │ │ │ strbvc lr, [r3, r7, asr #20] │ │ │ │ @ instruction: 0xf64d085b │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[4] │ │ │ │ bl 0xb9e2c │ │ │ │ stmdbge r4, {r0, r6, r9} │ │ │ │ ldrheq pc, [r0, #130]! @ 0x82 @ │ │ │ │ streq r4, [r0], #-1594 @ 0xfffff9c6 │ │ │ │ strgt pc, [r3], #-2976 @ 0xfffff460 │ │ │ │ strgt pc, [r4], #-2976 @ 0xfffff460 │ │ │ │ strbmi pc, [r0], #-452 @ 0xfffffe3c @ │ │ │ │ @@ -42220,27 +42220,27 @@ │ │ │ │ blx 0xfe96959a │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ blx 0xfe849696 │ │ │ │ stmdane r4, {r2, fp} │ │ │ │ bl 0x12635b4 │ │ │ │ strls r0, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xffa6f116 │ │ │ │ + @ instruction: 0xff46f116 │ │ │ │ ldmib sp, {r1, r8, fp, sp, pc}^ │ │ │ │ stmdage r6, {r2, r8, r9, sp} │ │ │ │ stmdami r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xff9ef116 │ │ │ │ + @ instruction: 0xff3ef116 │ │ │ │ @ instruction: 0xf04f9b02 │ │ │ │ stmdbge r4, {r6, r9, lr} │ │ │ │ movwls r4, #603 @ 0x25b │ │ │ │ stmdage r6, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ movweq lr, #15202 @ 0x3b62 │ │ │ │ ldmib sp, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf1162304 │ │ │ │ - blls 0x179414 │ │ │ │ + blls 0x179294 │ │ │ │ blcc 0xdfdf0 │ │ │ │ rscscc pc, pc, #-2147483632 @ 0x80000010 │ │ │ │ b 0x10fbf50 │ │ │ │ beq 0x14ce4f0 │ │ │ │ @ instruction: 0xf1421c58 │ │ │ │ blx 0x3a5f2 │ │ │ │ blx 0xfe8759fe │ │ │ │ @@ -42310,30 +42310,30 @@ │ │ │ │ @ instruction: 0x4629e7b9 │ │ │ │ @ instruction: 0xf7e7a808 │ │ │ │ @ instruction: 0xe7b4ff39 │ │ │ │ bicsle r2, fp, r0, lsl #24 │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ andcs lr, r0, r7, lsl r7 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0b │ │ │ │ andls r7, r0, pc, asr r2 │ │ │ │ - @ instruction: 0xf98af201 │ │ │ │ - blx 0xfedf60d8 │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf92af201 │ │ │ │ + blx 0x15f60d8 │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbeq pc, r8, fp, asr #4 │ │ │ │ + adcsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #4, 22 @ 0x1000 │ │ │ │ - blx 0xff37601c │ │ │ │ + blx 0x1b7601c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ + eorseq lr, r2, r0 │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000fe8 │ │ │ │ bleq 0xff13a55c │ │ │ │ vaddl.u8 , d16, d3 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, ip} │ │ │ │ @@ -42345,15 +42345,15 @@ │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ @ instruction: 0xf00280af │ │ │ │ vsubw.u8 q8, q6, d1 │ │ │ │ @ instruction: 0xf0836045 │ │ │ │ b 0x103a794 │ │ │ │ stmdblt fp, {r2, r7, ip} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - tstpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + msrne SPSR_, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #2819 @ 0xb03 │ │ │ │ ldrheq pc, [r0, #131]! @ 0x83 @ │ │ │ │ blx 0xfe83a7ae │ │ │ │ blx 0xfe84a3e2 │ │ │ │ @ instruction: 0xf1c34303 │ │ │ │ blx 0xfe90a4ba │ │ │ │ @@ -42462,37 +42462,37 @@ │ │ │ │ blvc 0xff3b35b0 │ │ │ │ blvc 0x2bb1b8 │ │ │ │ blvc 0xfe327dd0 │ │ │ │ addsmi r0, sp, #532 @ 0x214 │ │ │ │ bcs 0x6d9a4 │ │ │ │ blvc 0x136dca0 │ │ │ │ bicle r2, r2, r0, lsl #24 │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbeq pc, r8, fp, asr #4 │ │ │ │ + adcsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #17408 @ 0x4400 │ │ │ │ - @ instruction: 0xf9a8f238 │ │ │ │ + @ instruction: 0xf948f238 │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andhi r0, fp, r1, lsl #6 │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ @ instruction: 0xf020b125 │ │ │ │ @ instruction: 0xf0404080 │ │ │ │ ldr r5, [r1, r0]! │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ andcs lr, r0, lr, lsr #15 │ │ │ │ - tstpcs r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + msrne SPSR_, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ - vhadd.s8 d9, d1, d0 │ │ │ │ - svclt 0x0000f839 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + vhadd.s8 d9, d0, d0 │ │ │ │ + svclt 0x0000ffd9 │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb9c5e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r9, r0, lsr pc │ │ │ │ andls sl, r2, #52, 18 @ 0xd0000 │ │ │ │ @@ -42540,60 +42540,60 @@ │ │ │ │ blls 0xe7ff8 │ │ │ │ b 0x10fbbfc │ │ │ │ movwls r7, #9163 @ 0x23cb │ │ │ │ stmdaeq sp!, {r0, r1, r3, r5, r6, r7, r8, r9, sl}^ │ │ │ │ strbvc lr, [r4, #2629] @ 0xa45 │ │ │ │ bleq 0x17343ac │ │ │ │ @ instruction: 0xf64d0864 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ bl 0xfa774 │ │ │ │ stmdbge ip, {r1, r6, r8, r9} │ │ │ │ ldc 6, cr4, [pc, #168] @ 0x39b5c │ │ │ │ @ instruction: 0xf8b38ba0 │ │ │ │ @ instruction: 0x462361f0 │ │ │ │ blx 0xfe9bab9a │ │ │ │ blx 0xfe9e9ad6 │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ blx 0xfe849bce │ │ │ │ stmdane r0, {r1, r2, r9, sl} │ │ │ │ cmnmi r6, r0 │ │ │ │ strls r9, [r1], -sl │ │ │ │ @ instruction: 0x960ba816 │ │ │ │ - stc2 1, cr15, [sl, #-88] @ 0xffffffa8 │ │ │ │ + stc2 1, cr15, [sl], #88 @ 0x58 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r6, {r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ - stc2 1, cr15, [r0, #-88] @ 0xffffffa8 │ │ │ │ + stc2 1, cr15, [r0], #88 @ 0x58 │ │ │ │ @ instruction: 0xf04f9a08 │ │ │ │ blls 0x28b3fc │ │ │ │ subsmi sl, r2, #163840 @ 0x28000 │ │ │ │ ldmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ bl 0x19dbf30 │ │ │ │ stmib sp, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf1168900 │ │ │ │ - blls 0x2f8ed8 │ │ │ │ + blls 0x2f8d58 │ │ │ │ stmdbge ip, {r1, r3, r5, r9, sl, lr} │ │ │ │ movwls r1, #2267 @ 0x8db │ │ │ │ ldmdage r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ cmpmi fp, fp, lsl #22 │ │ │ │ movwls r9, #45825 @ 0xb301 │ │ │ │ @ instruction: 0xf1164623 │ │ │ │ - stmdbge r8, {r0, r1, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ stmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf116230c │ │ │ │ - bls 0x278ea8 │ │ │ │ + bls 0x278d28 │ │ │ │ blls 0x2a3f80 │ │ │ │ ldmib sp, {r4, fp, sp, pc}^ │ │ │ │ subsmi r8, r2, #163840 @ 0x28000 │ │ │ │ movweq lr, #15206 @ 0x3b66 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc2l 1, cr15, [ip], {22} │ │ │ │ + stc2l 1, cr15, [ip], #-88 @ 0xffffffa8 │ │ │ │ ldmib sp, {r1, r8, r9, sl, fp, ip, pc}^ │ │ │ │ tstcs r0, r0, lsl r0 │ │ │ │ andvs lr, lr, #3620864 @ 0x374000 │ │ │ │ stmdaeq r3, {r0, r1, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ beq 0x748b0 │ │ │ │ svclt 0x0028465b │ │ │ │ ldmibne r6!, {r0, r8, sp} │ │ │ │ @@ -42608,27 +42608,27 @@ │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ vstr d8, [sp, #112] @ 0x70 │ │ │ │ vstr d8, [sp, #120] @ 0x78 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ @ instruction: 0xf1168b24 │ │ │ │ - @ instruction: 0x462afc9f │ │ │ │ + @ instruction: 0x462afc3f │ │ │ │ stmib sp, {r0, r1, r5, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r9, fp, pc} │ │ │ │ @ instruction: 0xf116a824 │ │ │ │ - @ instruction: 0x465bfc97 │ │ │ │ + @ instruction: 0x465bfc37 │ │ │ │ stmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r9, fp, pc} │ │ │ │ @ instruction: 0xf116a816 │ │ │ │ - strtmi pc, [sl], -pc, lsl #25 │ │ │ │ + strtmi pc, [sl], -pc, lsr #24 │ │ │ │ stmib sp, {r0, r1, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r8, fp, sp, lr} │ │ │ │ @ instruction: 0xf116a81a │ │ │ │ - svcls 0x0024fc87 │ │ │ │ + svcls 0x0024fc27 │ │ │ │ ldrdcc lr, [r0], -sp @ │ │ │ │ ldmib sp, {r8, sp}^ │ │ │ │ ldmibne fp, {r1, r2, r3, r4, r9, sl, ip, lr}^ │ │ │ │ eor lr, r2, #3620864 @ 0x374000 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcls 0x001c9c25 │ │ │ │ @ instruction: 0xf04f4160 │ │ │ │ @@ -42669,27 +42669,27 @@ │ │ │ │ stmdage r0!, {r8, sl, lr} │ │ │ │ blhi 0x6752c8 │ │ │ │ blhi 0x7752cc │ │ │ │ blhi 0x7f52d0 │ │ │ │ blhi 0x8752d4 │ │ │ │ blhi 0x8f52d8 │ │ │ │ blhi 0x9752dc │ │ │ │ - stc2 1, cr15, [r4], #-88 @ 0xffffffa8 │ │ │ │ + blx 0xff176106 │ │ │ │ @ instruction: 0x465b4652 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ - ldc2 1, cr15, [ip], {22} │ │ │ │ + blx 0xfef76116 │ │ │ │ @ instruction: 0x4633463a │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdage r6, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ - ldc2 1, cr15, [r4], {22} │ │ │ │ + blx 0xfed76126 │ │ │ │ @ instruction: 0x465b4652 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - stc2 1, cr15, [ip], {22} │ │ │ │ + blx 0xfeb76136 │ │ │ │ @ instruction: 0x9c249a20 │ │ │ │ ldmib sp, {r8, sl, sp}^ │ │ │ │ bl 0x4ba170 │ │ │ │ ldmib sp, {r2, sl, fp}^ │ │ │ │ @ instruction: 0xf04f631e │ │ │ │ bls 0x87bcf4 │ │ │ │ stmib sp, {r0, r2, r5, sl, fp, ip, pc}^ │ │ │ │ @@ -42741,28 +42741,28 @@ │ │ │ │ ldrtmi r0, [r2], -r9, lsl #16 │ │ │ │ @ instruction: 0xf165a91e │ │ │ │ stmdage r0!, {r8, sl} │ │ │ │ stmdaeq r3, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1654623 │ │ │ │ stc 5, cr0, [sp] │ │ │ │ @ instruction: 0xf1168b1c │ │ │ │ - svcls 0x0007fb93 │ │ │ │ + svcls 0x0007fb33 │ │ │ │ strbmi r9, [r2], -r4, lsl #22 │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ strtmi r9, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf1169701 │ │ │ │ - blls 0x178c08 │ │ │ │ + blls 0x178a88 │ │ │ │ ldmdbge ip, {r1, r4, r5, r9, sl, lr} │ │ │ │ movwls sl, #2070 @ 0x816 │ │ │ │ strtmi r9, [r3], -r1, lsl #14 │ │ │ │ - blx 0xfe07624e │ │ │ │ + blx 0x87624e │ │ │ │ strtmi r4, [fp], -r2, asr #12 │ │ │ │ blge 0x74530 │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - blx 0x1e7625e │ │ │ │ + blx 0x67625e │ │ │ │ stmdals r0!, {r2, r5, r9, sl, fp, ip, pc} │ │ │ │ ldmib sp, {sl, sp}^ │ │ │ │ stmibne r0, {r1, r5, r8, ip, lr} │ │ │ │ @ instruction: 0xf04f9f25 │ │ │ │ cdpls 14, 2, cr0, cr1, cr0, {0} │ │ │ │ bls 0x7cb9e0 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -42802,15 +42802,15 @@ │ │ │ │ b 0x11c0a5c │ │ │ │ b 0x140b9bc │ │ │ │ @ instruction: 0x46323454 │ │ │ │ strbmi lr, [r5], #2628 @ 0xa44 │ │ │ │ strtmi r9, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0xf1689401 │ │ │ │ @ instruction: 0xf1160800 │ │ │ │ - ldmib sp, {r0, r3, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ bleq 0x1b7e718 │ │ │ │ @ instruction: 0xc012e9dd │ │ │ │ strbmi lr, [r8, #2629] @ 0xa45 │ │ │ │ b 0x1402ad4 │ │ │ │ submi r3, r9, #88, 16 @ 0x580000 │ │ │ │ andeq lr, r2, #117760 @ 0x1cc00 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ @@ -43051,39 +43051,39 @@ │ │ │ │ blvc 0x445aa4 │ │ │ │ ldmdahi r3, {r2, r6, r8, ip, lr, pc} │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ stmdacs r0, {r0, r1, r4, pc} │ │ │ │ blvc 0x14ae3d4 │ │ │ │ orrle r2, sl, r0, lsl #18 │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbeq pc, r8, fp, asr #4 │ │ │ │ + adcsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #43008 @ 0xa800 │ │ │ │ - stc2 2, cr15, [ip, #-220] @ 0xffffff24 │ │ │ │ + stc2 2, cr15, [ip], #220 @ 0xdc │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ andcs sl, r0, #456 @ 0x1c8 │ │ │ │ rscsvc pc, pc, #208666624 @ 0xc700000 │ │ │ │ strmi r4, [lr], -fp, lsl #12 │ │ │ │ strmi r4, [ip], -sp, lsl #12 │ │ │ │ stmdbcs r0, {r0, r3, r4, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ svcge 0x0067f47f │ │ │ │ ldmdahi r3, {r0, r2, r9, fp, ip, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @ instruction: 0xf7ff8013 │ │ │ │ andcs fp, r0, #200, 22 @ 0x32000 │ │ │ │ @ instruction: 0x46164613 │ │ │ │ @ instruction: 0x46144615 │ │ │ │ andcs lr, r0, r9, asr #13 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b19 │ │ │ │ andls r7, r0, pc, asr r2 │ │ │ │ - blx 0xfe5f6b0a │ │ │ │ + blx 0xdf6b0a │ │ │ │ @ instruction: 0xf6c72200 │ │ │ │ @ instruction: 0x462c72ff │ │ │ │ strtmi r4, [lr], -fp, lsr #12 │ │ │ │ ssat r2, #18, r4 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ blls 0x1a608c │ │ │ │ stmdbcs r0, {r0, r3, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -43098,16 +43098,16 @@ │ │ │ │ blvc 0xfe720f5c │ │ │ │ eorsle r2, r7, r0, lsl #22 │ │ │ │ strmi pc, [r0], #36 @ 0x24 │ │ │ │ strpl pc, [r0], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0x2605e73e │ │ │ │ bllt 0x1db8358 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ - eorseq lr, r2, r0, asr #1 │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ + eorseq lr, r2, r0, lsl r0 │ │ │ │ andeq lr, r3, #352256 @ 0x56000 │ │ │ │ bls 0xee814 │ │ │ │ andeq lr, fp, #335872 @ 0x52000 │ │ │ │ blx 0xfef2e508 │ │ │ │ @ instruction: 0xf1bbf28b │ │ │ │ tstle r3, r0, lsl #30 │ │ │ │ blx 0xfece0b8c │ │ │ │ @@ -43158,29 +43158,29 @@ │ │ │ │ vpmax.u8 d15, d2, d0 │ │ │ │ bne 0xfef1f044 │ │ │ │ ldr r9, [sl, r3, lsl #6]! │ │ │ │ orrsvc pc, r1, #78643200 @ 0x4b00000 │ │ │ │ mvnsvc pc, #217055232 @ 0xcf00000 │ │ │ │ ldrbmi r9, [ip], -r2, lsl #26 │ │ │ │ ldr r9, [r2, r3, lsl #6]! │ │ │ │ - ldc2 2, cr15, [lr], {108} @ 0x6c │ │ │ │ - strbeq pc, [r0], #587 @ 0x24b @ │ │ │ │ + blx 0xfeff6e06 │ │ │ │ + ldreq pc, [r0], #-587 @ 0xfffffdb5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #7168 @ 0x1c00 │ │ │ │ vshl.s8 d9, d0, d0 │ │ │ │ - andcs pc, r0, r3, ror #21 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + andcs pc, r0, r3, lsl #21 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xff676c84 │ │ │ │ - eorseq sp, r2, r8, lsl #21 │ │ │ │ - eorseq sp, r2, ip, lsl #22 │ │ │ │ + blx 0x1e76c84 │ │ │ │ + ldrsbteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, ip, asr sl │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb9d0a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, pc, r8, lsl pc @ │ │ │ │ andls sl, r2, sl, lsr r9 │ │ │ │ @@ -43225,60 +43225,60 @@ │ │ │ │ bicvc lr, sl, #274432 @ 0x43000 │ │ │ │ b 0x141f158 │ │ │ │ b 0x1417470 │ │ │ │ b 0x127cab4 │ │ │ │ b 0x1118c74 │ │ │ │ b 0x13fcec0 │ │ │ │ @ instruction: 0xf64d0858 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ bl 0xfb22c │ │ │ │ stmdbge ip, {r1, r6, r8, r9} │ │ │ │ @ instruction: 0xf04f464a │ │ │ │ ldc 6, cr4, [pc, #256] @ 0x3a670 │ │ │ │ @ instruction: 0xf8b38ba9 │ │ │ │ @ instruction: 0x464341f0 │ │ │ │ blx 0xfe93b60e │ │ │ │ blx 0xfe94e5a2 │ │ │ │ @ instruction: 0xf1c05000 │ │ │ │ blx 0xfe84a68a │ │ │ │ stmdane r0, {r2, sl} │ │ │ │ cmnmi r4, r0 │ │ │ │ strls r9, [r1], #-10 │ │ │ │ strls sl, [fp], #-2070 @ 0xfffff7ea │ │ │ │ - @ instruction: 0xffacf115 │ │ │ │ + @ instruction: 0xff4cf115 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r6, {r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ - @ instruction: 0xffa2f115 │ │ │ │ + @ instruction: 0xff42f115 │ │ │ │ stmdbge sl, {r3, r9, fp, ip, pc} │ │ │ │ ldmdage r6, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ ldmib sp, {r1, r4, r6, r9, lr}^ │ │ │ │ bl 0x19cb9e8 │ │ │ │ stmib sp, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf1154500 │ │ │ │ - blls 0x2fa420 │ │ │ │ + blls 0x2fa2a0 │ │ │ │ stmdbge ip, {r1, r3, r6, r9, sl, lr} │ │ │ │ movwls r1, #2267 @ 0x8db │ │ │ │ ldmdage r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ cmpmi fp, fp, lsl #22 │ │ │ │ movwls r9, #45825 @ 0xb301 │ │ │ │ @ instruction: 0xf1154643 │ │ │ │ - stmdbge r8, {r0, r1, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ stmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf115230c │ │ │ │ - bls 0x27a3f0 │ │ │ │ + bls 0x27a270 │ │ │ │ blls 0x2a4a38 │ │ │ │ ldmib sp, {r4, fp, sp, pc}^ │ │ │ │ subsmi r4, r2, #41943040 @ 0x2800000 │ │ │ │ movweq lr, #15206 @ 0x3b66 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff70f115 │ │ │ │ + @ instruction: 0xff10f115 │ │ │ │ @ instruction: 0xb010f8dd │ │ │ │ @ instruction: 0x5710e9dd │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ stmdbne sp!, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0x465a417f │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ cmnmi r6, r4, lsr #18 │ │ │ │ @@ -43291,27 +43291,27 @@ │ │ │ │ blhi 0x675c80 │ │ │ │ blhi 0x6f5c84 │ │ │ │ blhi 0x775c88 │ │ │ │ blhi 0x7f5c8c │ │ │ │ blhi 0x875c90 │ │ │ │ blhi 0x8f5c94 │ │ │ │ blhi 0x975c98 │ │ │ │ - @ instruction: 0xff46f115 │ │ │ │ + mcr2 1, 7, pc, cr6, cr5, {0} @ │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xff3ef115 │ │ │ │ + mrc2 1, 6, pc, cr14, cr5, {0} │ │ │ │ @ instruction: 0x465a4653 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ ldmdage r6, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xff36f115 │ │ │ │ + mrc2 1, 6, pc, cr6, cr5, {0} │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ strmi lr, [r0], -sp, asr #19 │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xff2ef115 │ │ │ │ + mcr2 1, 6, pc, cr14, cr5, {0} @ │ │ │ │ blls 0x86072c │ │ │ │ ldmib sp, {r8, sp}^ │ │ │ │ ldmdane fp, {r1, r2, r3, r4, r8, r9, sl, lr} │ │ │ │ eorvs lr, r2, #3620864 @ 0x374000 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdals r1!, {r0, r2, r5, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0x8e18e9dd │ │ │ │ @@ -43350,27 +43350,27 @@ │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ vstr d8, [sp, #112] @ 0x70 │ │ │ │ vstr d8, [sp, #120] @ 0x78 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ @ instruction: 0xf1158b24 │ │ │ │ - @ instruction: 0x4622fed1 │ │ │ │ + @ instruction: 0x4622fe71 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf115a824 │ │ │ │ - ldrtmi pc, [sl], -r9, asr #29 @ │ │ │ │ + ldrtmi pc, [sl], -r9, ror #28 @ │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf115a816 │ │ │ │ - strtmi pc, [r2], -r1, asr #29 │ │ │ │ + strtmi pc, [r2], -r1, ror #28 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r8, fp, pc} │ │ │ │ @ instruction: 0xf115a81a │ │ │ │ - ldmdage lr, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage lr, {r0, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f9c24 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf04f5222 │ │ │ │ stmdagt fp, {r9, fp} │ │ │ │ blhi 0x8f5dcc │ │ │ │ blhi 0x7f5dd0 │ │ │ │ stmdaeq r4, {r0, r1, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -43423,27 +43423,27 @@ │ │ │ │ blls 0x17cc6c │ │ │ │ beq 0x76e0c │ │ │ │ stmdage r0!, {r1, r3, r5, r9, sl, lr} │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ stc 6, cr4, [sp, #268] @ 0x10c │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ @ instruction: 0xf1158b1a │ │ │ │ - @ instruction: 0x464afe3d │ │ │ │ + @ instruction: 0x464afddd │ │ │ │ stmib sp, {r0, r1, r4, r6, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r9, sl, ip, sp, lr} │ │ │ │ @ instruction: 0xf115a824 │ │ │ │ - @ instruction: 0x462afe35 │ │ │ │ + @ instruction: 0x462afdd5 │ │ │ │ stmib sp, {r0, r1, r6, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r9, sl, ip, sp, lr} │ │ │ │ @ instruction: 0xf115a816 │ │ │ │ - blls 0x1ba150 │ │ │ │ + blls 0x1b9fd0 │ │ │ │ ldmdbge r8, {r1, r3, r6, r9, sl, lr} │ │ │ │ movwls sl, #2074 @ 0x81a │ │ │ │ ldrbmi r9, [r3], -r1, lsl #8 │ │ │ │ - mcr2 1, 1, pc, cr4, cr5, {0} @ │ │ │ │ + stc2l 1, cr15, [r4, #84] @ 0x54 │ │ │ │ bls 0x862140 │ │ │ │ ldmib sp, {r8, sp}^ │ │ │ │ ldmibne r2, {r1, r5, r8, r9, sl, ip, lr} │ │ │ │ tstmi lr, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbtmi r9, [r0], r5, lsr #28 │ │ │ │ @ instruction: 0xf04f9821 │ │ │ │ @@ -43485,15 +43485,15 @@ │ │ │ │ bleq 0x1b8bc6c │ │ │ │ strbmi lr, [r7, #2629] @ 0xa45 │ │ │ │ @ instruction: 0x46230b7f │ │ │ │ strls r4, [r1], #-1586 @ 0xfffff9ce │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ blx 0x1e016e │ │ │ │ @ instruction: 0xf115f807 │ │ │ │ - blls 0x17a078 │ │ │ │ + blls 0x179ef8 │ │ │ │ stmdahi r4, {r0, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ blx 0xfe9e0dce │ │ │ │ strbmi r2, [r8], -r5, lsl #28 │ │ │ │ vstmiaeq r3, {s28-s106} │ │ │ │ strbmi r9, [r6], #2834 @ 0xb12 │ │ │ │ bl 0x13c0bd4 │ │ │ │ ldmne r2, {r1, r2, r3, r9, sl, fp}^ │ │ │ │ @@ -43611,22 +43611,22 @@ │ │ │ │ ldc2 7, cr15, [ip], #912 @ 0x390 │ │ │ │ @ instruction: 0xf89de7b0 │ │ │ │ blcs 0x46dbc │ │ │ │ bls 0x12f304 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ - mvnvc pc, sl, asr #12 │ │ │ │ + teqpvc ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ andls r7, r0, pc, asr r2 │ │ │ │ - @ instruction: 0xff5cf1ff │ │ │ │ - @ instruction: 0xf888f26c │ │ │ │ + mrc2 1, 7, pc, cr12, cr15, {7} │ │ │ │ + @ instruction: 0xf828f26c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr #1 │ │ │ │ + eorseq lr, r2, r0, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb91d90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ bmi 0x84379c │ │ │ │ movwls r4, #1548 @ 0x60c │ │ │ │ @ instruction: 0xf88d9303 │ │ │ │ @@ -43654,18 +43654,18 @@ │ │ │ │ blls 0x194c64 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmls.f32 d27, d12, d0 │ │ │ │ - svclt 0x0000f83b │ │ │ │ + vmls.f32 d27, d11, d0 │ │ │ │ + svclt 0x0000ffdb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb91e2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldrmi r4, [r4], -r2, lsr #26 │ │ │ │ bmi 0x8cc468 │ │ │ │ andls r4, r2, r1, lsr #12 │ │ │ │ @@ -43696,61 +43696,61 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d11, d16 │ │ │ │ - svclt 0x0000ffe9 │ │ │ │ + svclt 0x0000ff89 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb91ed0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10fecb8 │ │ │ │ ldmibeq sl, {r0, r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @ instruction: 0xf0000300 │ │ │ │ @ instruction: 0xf02340fe │ │ │ │ bicseq r4, r2, #-67108863 @ 0xfc000001 │ │ │ │ vst4.8 {d4[0],d5[0],d6[0],d7[0]}, [r2 :32], r8 │ │ │ │ b 0x10cb8d4 │ │ │ │ qaddcs r5, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - vadd.f32 d27, d11, d8 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ + @ instruction: 0xf64abd08 │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ blmi 0xbadc8 │ │ │ │ vqsub.s64 q1, q3, │ │ │ │ - svclt 0x0000ffdd │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + svclt 0x0000ff7d │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb91f28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10fed10 │ │ │ │ ldmibeq sl, {r0, r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @ instruction: 0xf0000300 │ │ │ │ @ instruction: 0xf02340fe │ │ │ │ @ instruction: 0x07d2437f │ │ │ │ @ instruction: 0xf0824318 │ │ │ │ b 0x10cb948 │ │ │ │ tstcs r0, r0, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - vadd.f32 d27, d11, d8 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ + @ instruction: 0xf64abd08 │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ blmi 0xbae20 │ │ │ │ vqsub.s64 q1, q3, │ │ │ │ - svclt 0x0000ffb1 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + svclt 0x0000ff51 │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb91f80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10fed68 │ │ │ │ ldmibeq sl, {r0, r1, r3, r6, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d9 │ │ │ │ @ instruction: 0xf0010000 │ │ │ │ @@ -43760,22 +43760,22 @@ │ │ │ │ @ instruction: 0xf0824301 │ │ │ │ vst3.8 @ instruction: 0xf48242ff │ │ │ │ beq 0xff6fb92c │ │ │ │ subpl lr, r0, r3, asr #20 │ │ │ │ bicscs lr, r1, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - vadd.f32 d27, d11, d8 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ + @ instruction: 0xf64abd08 │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ blmi 0xbae84 │ │ │ │ vqsub.s64 q1, q3, │ │ │ │ - svclt 0x0000ff7f │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + svclt 0x0000ff1f │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb91fe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x12fedac │ │ │ │ ldmibeq sl, {r0, r1, r3, r8, r9, ip, sp, pc}^ │ │ │ │ tstpeq r0, r3, asr #6 @ p-variant is OBSOLETE │ │ │ │ vmlsvs.f32 s28, s6, s30 │ │ │ │ @@ -43789,40 +43789,40 @@ │ │ │ │ b 0x10bdd40 │ │ │ │ andvs r4, r2, r1, asr #4 │ │ │ │ b 0x10bbf48 │ │ │ │ stmib r0, {r0, r4, r6, r7, r9, ip, sp}^ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - vmla.f32 d27, d11, d24 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ - vrhadd.s8 d16, d11, d29 │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ + @ instruction: 0xf64abd38 │ │ │ │ + vsra.s64 d23, d8, #64 │ │ │ │ + @ instruction: 0xf64a012d │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ blmi 0xbaef8 │ │ │ │ vqsub.s64 q1, q3, │ │ │ │ - svclt 0x0000ff45 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + svclt 0x0000fee5 │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92058 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x103ee40 │ │ │ │ stmibeq r3, {r5, r6, r8, ip, sp, pc}^ │ │ │ │ rsbseq pc, pc, r0 │ │ │ │ vst4.8 {d0[6],d1[6],d2[6],d3[6]}, [r3 :32], fp │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - cmppeq r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbeq pc, r8, fp, asr #4 │ │ │ │ + adcsvc pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xff20f236 │ │ │ │ - eorseq sp, r2, r0, asr sl │ │ │ │ + mcr2 2, 6, pc, cr0, cr6, {1} @ │ │ │ │ + eorseq sp, r2, r0, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb920a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0xff2bee88 │ │ │ │ movweq pc, #37824 @ 0x93c0 @ │ │ │ │ ldmiblt sl, {r0, r3, r7, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmdblt r9, {r0, r1, r3, r4, r6, r8, sl}^ │ │ │ │ @@ -44049,15 +44049,15 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stmdbge r8, {r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e4a802 │ │ │ │ strtmi pc, [sl], -r3, lsr #19 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf86ef7e6 │ │ │ │ vabd.s32 q15, , q9 │ │ │ │ - svclt 0x0000fd27 │ │ │ │ + svclt 0x0000fcc7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r4], fp, lsl #1 │ │ │ │ @ instruction: 0x9e182901 │ │ │ │ @@ -44454,26 +44454,26 @@ │ │ │ │ @ instruction: 0xf04f460b │ │ │ │ @ instruction: 0xf06f30ff │ │ │ │ ldrb r4, [sp], r0, lsl #2 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ ldrb r4, [r5], -sp, asr #12 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 q8, q6, #64 │ │ │ │ + vaddw.s8 q8, q0, d28 │ │ │ │ blmi 0x27bd50 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1ff32b0 │ │ │ │ - b 0x1439bc4 │ │ │ │ + b 0x1439a44 │ │ │ │ stmdaeq r9!, {r0, r3, r4, r6}^ │ │ │ │ sbcvc lr, r5, r0, asr #20 │ │ │ │ stmdaeq lr, {r3, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ svcge 0x0023f47f │ │ │ │ @ instruction: 0xf7d5e6c1 │ │ │ │ svclt 0x0000f8ff │ │ │ │ - ldrsbteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [fp], #-556 @ 0xfffffdd4 │ │ │ │ stmdavs r4!, {r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9409 │ │ │ │ @@ -44529,15 +44529,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3.32 @ instruction: 0xf487fab7 │ │ │ │ str r3, [sp, r0, lsr #8]! │ │ │ │ @ instruction: 0x46054637 │ │ │ │ @ instruction: 0x468446b2 │ │ │ │ ldrb r2, [r9, r0, asr #8] │ │ │ │ - @ instruction: 0xf966f26b │ │ │ │ + @ instruction: 0xf906f26b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4606b095 │ │ │ │ stcge 12, cr10, [lr, #-24] @ 0xffffffe8 │ │ │ │ @@ -44642,29 +44642,29 @@ │ │ │ │ b 0xfe10bc94 │ │ │ │ strb r0, [r4, r2] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrtmi fp, [r0], -ip, lsl #30 │ │ │ │ ldr r2, [lr, r0]! │ │ │ │ rsbspl pc, lr, pc, asr #32 │ │ │ │ @ instruction: 0x2000e7bb │ │ │ │ - bicseq pc, ip, fp, asr #4 │ │ │ │ + msreq R12_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsl #22 │ │ │ │ adcmi pc, fp, #268435460 @ 0x10000004 │ │ │ │ - @ instruction: 0xff4ef1fe │ │ │ │ - @ instruction: 0xf87af26b │ │ │ │ + mcr2 1, 7, pc, cr14, cr14, {7} @ │ │ │ │ + @ instruction: 0xf81af26b │ │ │ │ bicle r7, pc, r0, lsl #16 │ │ │ │ ldrshlt r1, [r2, #-119]! @ 0xffffff89 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsr #21 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ - eorseq sp, r2, r0, lsr #30 │ │ │ │ - eorseq lr, r2, r8, ror #1 │ │ │ │ + ldrshteq sp, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, asr #32 │ │ │ │ + eorseq sp, r2, r0, ror lr │ │ │ │ + eorseq lr, r2, r8, lsr r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -fp, lsl #1 │ │ │ │ stmdage r2, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ stm r1, {r1, r4, r8, sl, fp, ip, pc} │ │ │ │ @@ -44689,15 +44689,15 @@ │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46294770 │ │ │ │ @ instruction: 0xf7e74620 │ │ │ │ @ instruction: 0xe7e8fbf1 │ │ │ │ - @ instruction: 0xf826f26b │ │ │ │ + @ instruction: 0xffc6f26a │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ sbccc pc, ip, #208, 16 @ 0xd00000 │ │ │ │ mcrne 0, 0, r4, cr8, cr9, {0} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ svclt 0x00004770 │ │ │ │ sbccc pc, ip, #208, 16 @ 0xd00000 │ │ │ │ @@ -44726,80 +44726,80 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92ec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ mrscs r5, SP_irq │ │ │ │ @ instruction: 0xf88330a8 │ │ │ │ vhsub.s32 d17, d10, d12 │ │ │ │ - svclt 0x0000fe47 │ │ │ │ + svclt 0x0000fde7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92ee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0ff8 │ │ │ │ @ instruction: 0xf8c033ff │ │ │ │ @ instruction: 0xf7ff32d4 │ │ │ │ svclt 0x0000ffe3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92efc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0x4620b911 │ │ │ │ @ instruction: 0xffd6f7ff │ │ │ │ - stc2l 0, cr15, [r0, #-624]! @ 0xfffffd90 │ │ │ │ + stc2 0, cr15, [r0, #-624] @ 0xfffffd90 │ │ │ │ svclt 0x0000e7f9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb92f1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r3, ip, asr #5 │ │ │ │ strle r0, [r2, #-1043] @ 0xfffffbed │ │ │ │ ldrdcs pc, [r0], r0 │ │ │ │ vrhadd.s8 d27, d27, d2 │ │ │ │ - vmls.i d17, d16, d0[7] │ │ │ │ + vmvn.i32 d17, #786432 @ 0x000c0000 │ │ │ │ vshl.s8 d16, d29, d14 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q8, d16, d0[0] │ │ │ │ vcge.s8 d16, d11, d18 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ subscs r0, r7, #1073741835 @ 0x4000000b │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - mrc2 1, 3, pc, cr0, cr14, {7} │ │ │ │ + mrc2 1, 0, pc, cr0, cr14, {7} │ │ │ │ vsubl.s8 q9, d0, d5 │ │ │ │ @ instruction: 0xf8c00201 │ │ │ │ @ instruction: 0xf7ff22d4 │ │ │ │ svclt 0x0000ffc9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92f6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - tstpcs r0, r7, lsr #24 @ p-variant is OBSOLETE │ │ │ │ + smlabtcs r0, r7, fp, pc @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92f8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - strmi pc, [r8], -r1, ror #26 │ │ │ │ + strmi pc, [r8], -r1, lsl #26 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92fb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - smlabtcs r0, r9, sl, pc @ │ │ │ │ + tstpcs r0, r9, ror #20 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92fd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - strmi pc, [r8], -r7, ror #23 │ │ │ │ + strmi pc, [r8], -r7, lsl #23 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ stceq 1, cr15, [r0], #-648 @ 0xfffffd78 │ │ │ │ msreq CPSR_, #-2147483600 @ 0x80000030 │ │ │ │ blx 0x4c03c │ │ │ │ @@ -44829,40 +44829,40 @@ │ │ │ │ andcs r4, r0, #1073741828 @ 0x40000004 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb93068 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - andcs pc, r0, #804 @ 0x324 │ │ │ │ + andcs pc, r0, #420 @ 0x1a4 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb93088 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - @ instruction: 0x4610ffb9 │ │ │ │ + ssaxmi pc, r0, r9 @ │ │ │ │ andcs r4, r0, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb930ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - andcs pc, r0, #988 @ 0x3dc │ │ │ │ + andcs pc, r0, #604 @ 0x25c │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb930cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - ldrmi pc, [r0], -r7, ror #31 │ │ │ │ + ldrmi pc, [r0], -r7, lsl #31 │ │ │ │ andcs r4, r0, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb930f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -44873,25 +44873,25 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmdbge r4, {r1, fp, sp, pc} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0xf7550 │ │ │ │ blvc 0x177554 │ │ │ │ - blx 0xffa78374 │ │ │ │ + blx 0xfe278374 │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ ldmdavs sl, {r2, r8} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r8, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0x17a0be │ │ │ │ - cdp2 2, 10, cr15, cr2, cr10, {3} │ │ │ │ + cdp2 2, 4, cr15, cr2, cr10, {3} │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb93160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r8 │ │ │ │ blvc 0x5775e8 │ │ │ │ @@ -44900,25 +44900,25 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmdbge r4, {r1, fp, sp, pc} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0xf75c0 │ │ │ │ blvc 0x1775c4 │ │ │ │ - blx 0xff7783e4 │ │ │ │ + blx 0x1f783e4 │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ ldmdavs sl, {r2, r8} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r8, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0x17a12e │ │ │ │ - cdp2 2, 6, cr15, cr10, cr10, {3} │ │ │ │ + cdp2 2, 0, cr15, cr10, cr10, {3} │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ blx 0xfec683ec │ │ │ │ strmi pc, [r8], -r0, lsl #3 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ blx 0xfe468438 │ │ │ │ blx 0xfecb865c │ │ │ │ @@ -44955,31 +44955,31 @@ │ │ │ │ rscvc lr, r0, r0, lsl #21 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ ldrbmi r3, [r0, -r1, lsl #16]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb93268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - @ instruction: 0x17c1ff79 │ │ │ │ + bfine pc, r9, (invalid: 30:1) @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb93288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - movwcs pc, #3889 @ 0xf31 @ │ │ │ │ + movwcs pc, #3793 @ 0xed1 @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb932a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - @ instruction: 0x17c1ff35 │ │ │ │ + @ instruction: 0x17c1fed5 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb932c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ @@ -45995,15 +45995,15 @@ │ │ │ │ bl 0xfe96b220 │ │ │ │ @ instruction: 0xf1060408 │ │ │ │ ldmibne r8!, {r3, r8, r9} │ │ │ │ rsceq r2, r2, r0, lsl #2 │ │ │ │ svclt 0x00d8429d │ │ │ │ pop {r3, r9, sp} │ │ │ │ vsra.s64 q2, q8, #35 │ │ │ │ - svclt 0x0000ba03 │ │ │ │ + svclt 0x0000b9a3 │ │ │ │ vorr.i32 d27, #9437184 @ 0x00900000 │ │ │ │ sbclt r2, ip, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ b 0x140090c │ │ │ │ svclt 0x001404c4 │ │ │ │ @@ -50315,103 +50315,103 @@ │ │ │ │ @ instruction: 0xf1a78ff0 │ │ │ │ strcs r0, [r0], #-776 @ 0xfffffcf8 │ │ │ │ strmi r2, [r3], #-1280 @ 0xfffffb00 │ │ │ │ stmib r3!, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ andscc r4, r0, #8388608 @ 0x800000 │ │ │ │ ldrmi r1, [r0, #2578] @ 0xa12 │ │ │ │ @ instruction: 0xe7eadcf8 │ │ │ │ - orrne pc, r8, lr, asr #4 │ │ │ │ + bicseq pc, r8, lr, asr #4 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0c72201 │ │ │ │ - svclt 0x0000bedf │ │ │ │ + svclt 0x0000be7f │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ movtcs r4, #56604 @ 0xdd1c │ │ │ │ - rsbsvs pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + sbcpl pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrvs R8_fiq, r9 │ │ │ │ + cmnppl r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strmi r9, [r4], -r0, lsl #10 │ │ │ │ - cdp2 0, 0, cr15, cr8, cr12, {6} │ │ │ │ - blx 0xfe17d872 │ │ │ │ + stc2 0, cr15, [r8, #816]! @ 0x330 │ │ │ │ + blx 0x97d872 │ │ │ │ movtcs fp, #53632 @ 0xd180 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - rsbsvs pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + sbcpl pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrvs R8_fiq, r9 │ │ │ │ + cmnppl r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - ldc2l 0, cr15, [r8, #816]! @ 0x330 │ │ │ │ - blx 0x1d7d892 │ │ │ │ + ldc2 0, cr15, [r8, #816] @ 0x330 │ │ │ │ + blx 0x57d892 │ │ │ │ cmplt fp, r3, lsl #18 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - tstpvs ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrpl (UNDEF: 108), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsvs pc, r0, ip, asr #4 │ │ │ │ + addpl pc, r0, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ movweq pc, #33029 @ 0x8105 @ │ │ │ │ vhsub.s d2, d0, d26 │ │ │ │ - svclt 0x0000fb99 │ │ │ │ - ldrhteq lr, [r2], -r8 │ │ │ │ + svclt 0x0000fb39 │ │ │ │ + eorseq lr, r2, r8, lsl #2 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb987b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0ce0ff8 │ │ │ │ - @ instruction: 0xf64afd7f │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + @ instruction: 0xf64afd1f │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ @ instruction: 0xf0cb012d │ │ │ │ - vpadd.i8 , q6, │ │ │ │ - vsra.s64 d22, d8, #64 │ │ │ │ + vpmin.s8 , q14, │ │ │ │ + vmla.f d21, d16, d0[6] │ │ │ │ pop {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf0cb4008 │ │ │ │ - svclt 0x0000bb57 │ │ │ │ + svclt 0x0000baf7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb987e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vmls.i d20, d0, d0[4] │ │ │ │ umulllt r0, r2, r5, r4 │ │ │ │ teqlt r0, r0, lsr #16 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d12, d0 │ │ │ │ - vaddl.s8 q11, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf094002d │ │ │ │ - bicslt pc, r8, fp, ror #31 │ │ │ │ - blx 0xff1fd94e │ │ │ │ + bicslt pc, r8, fp, lsl #31 │ │ │ │ + blx 0x19fd94e │ │ │ │ vcge.s8 d18, d14, d5 │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ vand d16, d12, d18 │ │ │ │ - vsubl.s8 q11, d16, d24 │ │ │ │ + vrshr.s64 , q12, #64 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - tstpvs ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrpl (UNDEF: 108), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldc2 0, cr15, [r2, #816] @ 0x330 │ │ │ │ + ldc2 0, cr15, [r2, #-816]! @ 0xfffffcd0 │ │ │ │ andlt r6, r2, r0, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrtvs pc, [ip], #588 @ 0x24c @ │ │ │ │ + strvs pc, [ip], #-588 @ 0xfffffdb4 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - bicsne pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + msrne CPSR_f, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x61a8f24c │ │ │ │ + mvnspl pc, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strls r2, [r0], #-532 @ 0xfffffdec │ │ │ │ - @ instruction: 0xf9e4f1f9 │ │ │ │ + @ instruction: 0xf984f1f9 │ │ │ │ mov ip, sp │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r8, r0 │ │ │ │ mov r7, r1 │ │ │ │ mov r0, r2 │ │ │ │ mov r1, r3 │ │ │ │ ldm ip, {r2, r3, r4, r5, r6} │ │ │ │ @@ -50421,51 +50421,51 @@ │ │ │ │ svc 0x00000000 │ │ │ │ cmn r0, #4096 @ 0x1000 │ │ │ │ rsbhi r0, r0, #0 │ │ │ │ bhi 0x416a8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, #512 @ 0x200 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ - b 0x2da4e8 │ │ │ │ + b 0x2da428 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb988bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - @ instruction: 0xff1af227 │ │ │ │ + cdp2 2, 11, cr15, cr10, cr7, {1} │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ ldrshvs r3, [ip], -pc @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb988e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ - vmls.i d17, d16, d0[6] │ │ │ │ + vmvn.i32 d17, #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf1040432 │ │ │ │ strtmi r0, [r0], -r0, ror #10 │ │ │ │ @ instruction: 0xf0033410 │ │ │ │ adcmi pc, ip, #7872 @ 0x1ec0 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bmi 0x14ed930 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ andls r7, r0, #12, 22 @ 0x3000 │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ bpl 0xfe0bd87c │ │ │ │ - stc2 0, cr15, [ip, #-816] @ 0xfffffcd0 │ │ │ │ + stc2 0, cr15, [ip], #816 @ 0x330 │ │ │ │ cmpppl pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subspl pc, r5, #0, 10 │ │ │ │ ldrbpl pc, [r8, #-1280] @ 0xfffffb00 @ │ │ │ │ ldrbpl pc, [r5], #-1280 @ 0xfffffb00 @ │ │ │ │ cdppl 5, 5, cr15, cr9, cr0, {0} │ │ │ │ stccc 8, cr15, [r8], {81} @ 0x51 │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ @@ -50532,60 +50532,60 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mrseq r0, (UNDEF: 0) │ │ │ │ tstmi pc, r1, lsr #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ movwhi ip, #12291 @ 0x3003 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r2, r8, asr #4 │ │ │ │ + mlaseq r2, r8, r1, lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - strbtne pc, [r8], #590 @ 0x24e @ │ │ │ │ + ldrtne pc, [r8], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf104460e │ │ │ │ vcgt.s8 q8, q6, q12 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ movwls r0, #557 @ 0x22d │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x4607231b │ │ │ │ - ldc2 0, cr15, [r0, #-816] @ 0xfffffcd0 │ │ │ │ + ldc2 0, cr15, [r0], #816 @ 0x330 │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ @ instruction: 0x46380378 │ │ │ │ vcgt.s8 d25, d10, d0 │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vsubl.s8 q11, d0, d8 │ │ │ │ movtcs r0, #8749 @ 0x222d │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - stc2 0, cr15, [r0, #-816] @ 0xfffffcd0 │ │ │ │ + stc2 0, cr15, [r0], #816 @ 0x330 │ │ │ │ @ instruction: 0xf8c53484 │ │ │ │ vqadd.s8 d22, d28, d24 │ │ │ │ - vqdmlal.s q11, d16, d0[6] │ │ │ │ + vbic.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8c0032d │ │ │ │ @ instruction: 0xf8c040a4 │ │ │ │ andlt r3, r3, ip, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98afc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #208896 @ 0x33000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strvc pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - @ instruction: 0xf500fc1d │ │ │ │ + @ instruction: 0xf500fbbd │ │ │ │ @ instruction: 0xf500524f │ │ │ │ ldc 1, cr5, [pc, #352] @ 0x41a8c │ │ │ │ @ instruction: 0xf8527b26 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf8427302 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ stc 2, cr5, [r1, #340] @ 0x154 │ │ │ │ @@ -50620,26 +50620,26 @@ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ mrsmi ip, R12_fiq │ │ │ │ ... │ │ │ │ - eorseq lr, r2, r8, asr #4 │ │ │ │ + mlaseq r2, r8, r1, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98be0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #56, 20 @ 0x38000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - @ instruction: 0xf500fbad │ │ │ │ + @ instruction: 0xf500fb4d │ │ │ │ @ instruction: 0xf500524f │ │ │ │ ldc 12, cr5, [pc, #352] @ 0x41b6c │ │ │ │ @ instruction: 0xf8527b2c │ │ │ │ @ instruction: 0xf8523c08 │ │ │ │ @ instruction: 0xf4434c04 │ │ │ │ @ instruction: 0xf8427308 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ @@ -50680,26 +50680,26 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ tstmi pc, r1, lsr r2 @ │ │ │ │ ... │ │ │ │ - eorseq lr, r2, r8, asr #4 │ │ │ │ + mlaseq r2, r8, r1, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98cd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #270336 @ 0x42000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - @ instruction: 0xf500fb31 │ │ │ │ + @ instruction: 0xf500fad1 │ │ │ │ @ instruction: 0xf500534f │ │ │ │ ldc 12, cr5, [pc, #352] @ 0x41c64 │ │ │ │ @ instruction: 0xf8537b36 │ │ │ │ @ instruction: 0xf8532c08 │ │ │ │ @ instruction: 0xf4424c04 │ │ │ │ @ instruction: 0xf8437208 │ │ │ │ @ instruction: 0xf5002c08 │ │ │ │ @@ -50751,26 +50751,26 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ tstmi pc, r2, ror r2 @ │ │ │ │ ... │ │ │ │ mrseq r0, (UNDEF: 0) │ │ │ │ - eorseq lr, r2, r8, asr #4 │ │ │ │ + mlaseq r2, r8, r1, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98df8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #60, 20 @ 0x3c000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - @ instruction: 0xf500faa1 │ │ │ │ + @ instruction: 0xf500fa41 │ │ │ │ @ instruction: 0xf500534f │ │ │ │ ldc 5, cr5, [pc, #352] @ 0x41d84 │ │ │ │ @ instruction: 0xf8537b32 │ │ │ │ @ instruction: 0xf8532c08 │ │ │ │ @ instruction: 0xf4424c04 │ │ │ │ @ instruction: 0xf8437208 │ │ │ │ @ instruction: 0xf5002c08 │ │ │ │ @@ -50817,26 +50817,26 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ tstmi pc, r0, asr #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r2, r8, asr #4 │ │ │ │ + mlaseq r2, r8, r1, lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98f00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ tstcs fp, #76, 20 @ 0x4c000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - @ instruction: 0xf500fa1d │ │ │ │ + @ instruction: 0xf500f9bd │ │ │ │ @ instruction: 0xf500514f │ │ │ │ @ instruction: 0xf5005558 │ │ │ │ @ instruction: 0xf5005255 │ │ │ │ @ instruction: 0xf5005455 │ │ │ │ @ instruction: 0xf8515e59 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ strtmi r5, [ip], r0, asr #32 │ │ │ │ @@ -50899,28 +50899,28 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mrseq r0, (UNDEF: 0) │ │ │ │ tstmi pc, r3, lsl r2 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r2, r8, asr #4 │ │ │ │ + mlaseq r2, r8, r1, lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi r4, [r9], r2, ror #26 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi fp, [sp], #-133 @ 0xffffff7b │ │ │ │ strmi r6, [lr], -sp, lsr #16 │ │ │ │ andls r4, r2, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf8d3595b │ │ │ │ @ instruction: 0xf8d33290 │ │ │ │ @ instruction: 0xf0a100c8 │ │ │ │ - @ instruction: 0xf1b0fdad │ │ │ │ + @ instruction: 0xf1b0fd4d │ │ │ │ ldmib r6, {fp}^ │ │ │ │ svclt 0x00127500 │ │ │ │ beq 0xbdfbc │ │ │ │ beq 0x7dfc0 │ │ │ │ andhi pc, ip, sp, asr #17 │ │ │ │ movweq pc, #16389 @ 0x4005 @ │ │ │ │ vsubw.u8 , , d1 │ │ │ │ @@ -50987,19 +50987,19 @@ │ │ │ │ rsceq pc, ip, #13172736 @ 0xc90000 │ │ │ │ hvceq 13952 @ 0x3680 │ │ │ │ svclt 0x00489b02 │ │ │ │ strhtvs r6, [r3], -r2 │ │ │ │ movwcs lr, #6085 @ 0x17c5 │ │ │ │ ldrtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0c34618 │ │ │ │ - orrslt pc, r0, fp, lsl sl @ │ │ │ │ + @ instruction: 0xb190f9bb │ │ │ │ ldcne 3, cr2, [r9, #-4]! │ │ │ │ stmdavs r7, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0c34618 │ │ │ │ - cmpplt r0, r3, lsl sl @ p-variant is OBSOLETE │ │ │ │ + ldrhlt pc, [r0, #-147] @ 0xffffff6d @ │ │ │ │ movwls r6, #14339 @ 0x3803 │ │ │ │ rsbscs lr, r7, lr, ror #14 │ │ │ │ addsvc pc, r0, lr, asr #13 │ │ │ │ ldrbeq pc, [r7, #-583]! @ 0xfffffdb9 @ │ │ │ │ strcc pc, [r0, #718]! @ 0x2ce │ │ │ │ ldrdcs lr, [r1], -sl │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -51018,15 +51018,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ subvs r4, r4, pc, lsl #12 │ │ │ │ andvs r4, r4, r1, lsl r6 │ │ │ │ addvs r4, r4, r5, lsl r6 │ │ │ │ smlabtvs r4, r4, r0, r6 │ │ │ │ stmib sp, {r3, r5, r6, r9, sl, lr}^ │ │ │ │ strls r4, [r2], #-1024 @ 0xfffffc00 │ │ │ │ - ldc2 0, cr15, [lr, #668] @ 0x29c │ │ │ │ + ldc2 0, cr15, [lr, #-668]! @ 0xfffffd64 │ │ │ │ blgt 0x2139cc │ │ │ │ adcsvs r6, r0, r2, lsr r1 │ │ │ │ rscsvs r4, r1, r8, lsr #12 │ │ │ │ ldrdhi pc, [r0], -r7 │ │ │ │ eorsvs r6, r3, #2818048 @ 0x2b0000 │ │ │ │ rsbsvs r6, r3, #7012352 @ 0x6b0000 │ │ │ │ adcsvs r6, r3, #11206656 @ 0xab0000 │ │ │ │ @@ -51110,30 +51110,30 @@ │ │ │ │ @ instruction: 0xf8d53c10 │ │ │ │ @ instruction: 0xf84c3f2c │ │ │ │ @ instruction: 0xf8d53c0c │ │ │ │ @ instruction: 0xf84c3f30 │ │ │ │ @ instruction: 0xf8d53c08 │ │ │ │ @ instruction: 0xf84c3f34 │ │ │ │ str r3, [r9, r4, lsl #24] │ │ │ │ - stc2 2, cr15, [r2, #400] @ 0x190 │ │ │ │ + stc2 2, cr15, [r2, #-400]! @ 0xfffffe70 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x19c5f40 │ │ │ │ strmi fp, [sp], -r3, lsr #1 │ │ │ │ addcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmdage r1, {r8, sp} │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bl 0x7feb04 │ │ │ │ + b 0xfeffeb04 │ │ │ │ msreq SPSR_f, r5, lsl #2 │ │ │ │ @ instruction: 0xf0a7a801 │ │ │ │ - stmdage r1, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - mrrc2 0, 10, pc, r4, cr7 @ │ │ │ │ + stmdage r1, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xffd7e466 │ │ │ │ eorvs r6, r3, fp, lsr #20 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ eorvs pc, r0, #82837504 @ 0x4f00000 │ │ │ │ andsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ rsbvs r6, r1, r9, ror #20 │ │ │ │ adcvs r6, r1, r9, lsr #21 │ │ │ │ rscvs r6, r1, r9, ror #21 │ │ │ │ @@ -51180,15 +51180,15 @@ │ │ │ │ @ instruction: 0xf8c43094 │ │ │ │ @ instruction: 0xf8de3f2c │ │ │ │ @ instruction: 0xf8c43098 │ │ │ │ @ instruction: 0xf8de3f30 │ │ │ │ @ instruction: 0xf8c4309c │ │ │ │ qasxmi r3, r1, r4 │ │ │ │ andeq pc, r8, r5, lsl #2 │ │ │ │ - ldc2 0, cr15, [sl], {167} @ 0xa7 │ │ │ │ + ldc2 0, cr15, [sl], #-668 @ 0xfffffd64 │ │ │ │ blmi 0x94a2a8 │ │ │ │ blls 0x89c314 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle lr, r0, lsl #6 │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -51217,35 +51217,35 @@ │ │ │ │ svccc 0x0028f8c4 │ │ │ │ ldrsbcc pc, [ip, #133]! @ 0x85 @ │ │ │ │ svccc 0x002cf8c4 │ │ │ │ andcc pc, r0, #13959168 @ 0xd50000 │ │ │ │ svccc 0x0030f8c4 │ │ │ │ andcs lr, r1, lr, ror r7 │ │ │ │ vaba.s32 d30, d20, d25 │ │ │ │ - svclt 0x0000fcad │ │ │ │ + svclt 0x0000fc4d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ blmi 0x1053bc4 │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ blvs 0x1a53d80 │ │ │ │ @ instruction: 0xf0a74691 │ │ │ │ - vpadd.i8 , q15, │ │ │ │ + vpadd.i8 , q7, │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf5a02395 │ │ │ │ @ instruction: 0xf024743e │ │ │ │ ldmdavs fp, {r0, r1, r2, sl} │ │ │ │ movwcs fp, #2971 @ 0xb9b │ │ │ │ eorsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ - @ instruction: 0xf826f0c3 │ │ │ │ + @ instruction: 0xffc6f0c2 │ │ │ │ mvnlt r4, r6, lsl #12 │ │ │ │ strtmi r4, [sl], -r9, asr #12 │ │ │ │ mcr2 7, 1, pc, cr6, cr15, {7} @ │ │ │ │ @ instruction: 0x46414633 │ │ │ │ ldrtmi r4, [sl], -r8, lsr #12 │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ stmiblt r8, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -51260,63 +51260,63 @@ │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4638d13a │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0a843f0 │ │ │ │ - vpmax.s8 , q7, │ │ │ │ + vmla.i8 , q15, │ │ │ │ vqdmlal.s q9, d16, d2[0] │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcle r2, r4, r0, lsl #22 │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vqrshl.s8 d29, d29, d30 │ │ │ │ vrsra.s64 q10, q14, #64 │ │ │ │ @ instruction: 0x26002395 │ │ │ │ @ instruction: 0xb1b3781b │ │ │ │ stmdage r4, {r0, r4, r5, r9, sl, lr} │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ strvs lr, [r6], -sp, asr #19 │ │ │ │ - stc2l 2, cr15, [r8, #344] @ 0x158 │ │ │ │ - @ instruction: 0xf960f10b │ │ │ │ + stc2l 2, cr15, [r8, #-344]! @ 0xfffffea8 │ │ │ │ + @ instruction: 0xf900f10b │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ vmax.s8 d20, d12, d2 │ │ │ │ - vmla.i d23, d0, d0[1] │ │ │ │ + vshr.s64 d22, d4, #64 │ │ │ │ strls r0, [r0, #-45] @ 0xffffffd3 │ │ │ │ - mcr2 1, 1, pc, cr12, cr4, {0} @ │ │ │ │ + stc2l 1, cr15, [ip, #80] @ 0x50 │ │ │ │ @ instruction: 0x4622e79f │ │ │ │ vmax.s8 d20, d12, d25 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.i d22, d16, d0[3] │ │ │ │ @ instruction: 0xf114002d │ │ │ │ - ldr pc, [r6, r3, lsr #28] │ │ │ │ - stc2 2, cr15, [r0], #-400 @ 0xfffffe70 │ │ │ │ + ldr pc, [r6, r3, asr #27] │ │ │ │ + blx 0xff07ede2 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], sl, lsl #1 │ │ │ │ strmi r4, [r7], -r5, asr #22 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ ldmdavs fp, {r1, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ blvs 0x1c4307c │ │ │ │ - blx 0x147e71e │ │ │ │ + blx 0xffc7e71c │ │ │ │ tstpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrbvc pc, [lr], #-1440 @ 0xfffffa60 @ │ │ │ │ streq pc, [r7], #-36 @ 0xffffffdc │ │ │ │ blcs 0x5c500 │ │ │ │ movwcs sp, #317 @ 0x13d │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ - @ instruction: 0xff98f0c2 │ │ │ │ + @ instruction: 0xff38f0c2 │ │ │ │ teqlt r8, #5242880 @ 0x500000 │ │ │ │ addcs r4, r0, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf7cd3580 │ │ │ │ strbmi lr, [r9], -r6, ror #28 │ │ │ │ @ instruction: 0x46284632 │ │ │ │ ldc2 7, cr15, [r2, #1020] @ 0x3fc │ │ │ │ strbmi r4, [r1], -fp, lsr #12 │ │ │ │ @@ -51336,69 +51336,69 @@ │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4638d13a │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0a847f0 │ │ │ │ - vmul.i8 d27, d30, d17 │ │ │ │ + vmul.i8 , q7, │ │ │ │ vqdmlal.s q9, d16, d0[0] │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ adcsle r2, sl, r0, lsl #22 │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vqrshl.s8 d29, d19, d30 │ │ │ │ vrsra.s64 q10, q14, #64 │ │ │ │ strcs r2, [r0, #-917] @ 0xfffffc6b │ │ │ │ @ instruction: 0xb1b3781b │ │ │ │ stmdage r4, {r0, r3, r5, r9, sl, lr} │ │ │ │ strpl lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - ldc2 2, cr15, [r0, #-344]! @ 0xfffffea8 │ │ │ │ - @ instruction: 0xf8c8f10b │ │ │ │ + ldc2l 2, cr15, [r0], {86} @ 0x56 │ │ │ │ + @ instruction: 0xf868f10b │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ vrshl.s8 d20, d2, d12 │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vshr.s64 q11, q12, #64 │ │ │ │ strls r0, [r0], -sp, lsr #32 │ │ │ │ - ldc2 1, cr15, [r4, #80] @ 0x50 │ │ │ │ + ldc2 1, cr15, [r4, #-80]! @ 0xffffffb0 │ │ │ │ @ instruction: 0x4622e795 │ │ │ │ vmin.s8 d20, d12, d17 │ │ │ │ - vmla.i d23, d16, d0[5] │ │ │ │ + vmvn.i32 d23, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf114002d │ │ │ │ - str pc, [ip, fp, lsl #27] │ │ │ │ - blx 0xfe27ef12 │ │ │ │ + str pc, [ip, fp, lsr #26] │ │ │ │ + blx 0xa7ef12 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9978c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q15, q4 │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ bmi 0xd4b3f0 │ │ │ │ blvs 0x11ae7c8 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x076bbb33 │ │ │ │ andcs sp, fp, r4, lsl r0 │ │ │ │ - cdp2 0, 12, cr15, cr4, cr7, {5} │ │ │ │ + cdp2 0, 6, cr15, cr4, cr7, {5} │ │ │ │ ldmdavs sl, {r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vld4.16 {d29,d31,d33,d35}, [pc] │ │ │ │ andlt r7, sl, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ eorsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c24618 │ │ │ │ - @ instruction: 0x4601fef5 │ │ │ │ + @ instruction: 0x4601fe95 │ │ │ │ rscle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ stmdacs r0, {r0, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7dad0de │ │ │ │ @ instruction: 0x23bcf24e │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ blcs 0x64674 │ │ │ │ @@ -51409,55 +51409,55 @@ │ │ │ │ mvnsmi pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavc fp, {r9, sl, sp} │ │ │ │ @ instruction: 0x4631b1b3 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ stmib sp, {r2, r9, sl, sp, lr}^ │ │ │ │ vmax.s16 d22, d6, d6 │ │ │ │ - @ instruction: 0xf10bfcbb │ │ │ │ - blls 0x200788 │ │ │ │ + @ instruction: 0xf10afc5b │ │ │ │ + blls 0x202608 │ │ │ │ bls 0x153e44 │ │ │ │ strpl lr, [r2], -sp, asr #19 │ │ │ │ - andseq pc, r4, ip, asr #12 │ │ │ │ + rsbvc pc, r4, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1149400 │ │ │ │ - @ instruction: 0xe7acfd1f │ │ │ │ + @ instruction: 0xe7acfcbf │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ - subseq pc, r0, ip, asr #12 │ │ │ │ + adcvc pc, r0, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - ldc2 1, cr15, [r6, #-80] @ 0xffffffb0 │ │ │ │ + ldc2 1, cr15, [r6], #80 @ 0x50 │ │ │ │ vabd.s32 d30, d20, d19 │ │ │ │ - svclt 0x0000fb13 │ │ │ │ + svclt 0x0000fab3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q15, q4 │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ bmi 0xd4b4dc │ │ │ │ blvs 0x11ae8b4 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x076bbb3b │ │ │ │ andcs sp, fp, r4, lsl r0 │ │ │ │ - cdp2 0, 4, cr15, cr14, cr7, {5} │ │ │ │ + stc2l 0, cr15, [lr, #668]! @ 0x29c │ │ │ │ ldmdavs sl, {r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vld4.16 {d29,d31,d33,d35}, [pc :64], r0 │ │ │ │ andlt r7, sl, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0x4629725e │ │ │ │ @ instruction: 0xf0c24618 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf100d0e1 │ │ │ │ strtmi r0, [r0], -r0, lsl #3 │ │ │ │ ldc2l 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ sbcsle r2, sp, r0, lsl #16 │ │ │ │ vaba.s8 q15, q15, │ │ │ │ vrsra.s64 d18, d30, #64 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @@ -51468,36 +51468,36 @@ │ │ │ │ vrshl.s8 , , q15 │ │ │ │ vrsra.s64 q10, q14, #64 │ │ │ │ @ instruction: 0x26002395 │ │ │ │ @ instruction: 0xb1b3781b │ │ │ │ stmdage r4, {r0, r4, r5, r9, sl, lr} │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ strvs lr, [r6], -sp, asr #19 │ │ │ │ - mcrr2 2, 5, pc, r4, cr6 @ │ │ │ │ - @ instruction: 0xffdcf10a │ │ │ │ + blx 0xff97f07e │ │ │ │ + @ instruction: 0xff7cf10a │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ - @ instruction: 0xf64c5602 │ │ │ │ - vmvn.i32 q8, #12 @ 0x0000000c │ │ │ │ + vmax.s8 d21, d12, d2 │ │ │ │ + vmla.i d23, d16, d0[3] │ │ │ │ strls r0, [r0], #-45 @ 0xffffffd3 │ │ │ │ - stc2 1, cr15, [r8], #80 @ 0x50 │ │ │ │ + mcrr2 1, 1, pc, r8, cr4 @ │ │ │ │ strmi lr, [r1], -fp, lsr #15 │ │ │ │ @ instruction: 0xf64c462a │ │ │ │ - vshr.s64 d16, d24, #64 │ │ │ │ + vaddl.s8 q8, d0, d8 │ │ │ │ @ instruction: 0xf114002d │ │ │ │ - @ instruction: 0xe7a2fc9f │ │ │ │ - blx 0xfe77f0e8 │ │ │ │ + @ instruction: 0xe7a2fc3f │ │ │ │ + blx 0xf7f0e8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb99964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ strmi r4, [r1], -r4, lsl #12 │ │ │ │ andcs r2, r3, r0, ror #4 │ │ │ │ - cdp2 0, 2, cr15, cr14, cr2, {6} │ │ │ │ + stc2l 0, cr15, [lr, #776] @ 0x308 │ │ │ │ subsle r2, r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf6454603 │ │ │ │ vrshr.s64 d19, d8, #64 │ │ │ │ @ instruction: 0x21770295 │ │ │ │ orrsvc pc, r0, lr, asr #13 │ │ │ │ stceq 0, cr15, [sp], #316 @ 0x13c │ │ │ │ ldcvc 6, cr15, [r0], {206} @ 0xce │ │ │ │ @@ -51533,49 +51533,49 @@ │ │ │ │ ldrvs r6, [r9, #-1180] @ 0xfffffb64 │ │ │ │ ldrvs r6, [sl, #1368] @ 0x558 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d14, d0 │ │ │ │ - vrsra.s64 d18, d4, #64 │ │ │ │ + vqdmlal.s , d16, d0[5] │ │ │ │ @ instruction: 0xf64c0332 │ │ │ │ - vmla.f d16, d16, d0[6] │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ vhadd.s8 d16, d0, d29 │ │ │ │ vqsub.s32 q1, , │ │ │ │ - svclt 0x0000fa49 │ │ │ │ + svclt 0x0000f9e9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb99a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbcc r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ andmi r4, r1, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf098d113 │ │ │ │ - @ instruction: 0xf000f935 │ │ │ │ + @ instruction: 0xf000f8d5 │ │ │ │ blcs 0x6834c8 │ │ │ │ vand d29, d4, d11 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8, r9} │ │ │ │ tstcs r0, r0, lsr #8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4602bd10 │ │ │ │ andcs r2, r7, r1, lsl #2 │ │ │ │ - ldc2 0, cr15, [r6, #668] @ 0x29c │ │ │ │ + ldc2 0, cr15, [r6, #-668]! @ 0xfffffd64 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf010bd10 │ │ │ │ strtmi r0, [r2], -r8, lsl #30 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ andcs r2, fp, r2, lsl #2 │ │ │ │ - stc2 0, cr15, [r4, #668] @ 0x29c │ │ │ │ + stc2 0, cr15, [r4, #-668]! @ 0xfffffd64 │ │ │ │ svclt 0x0000e7ec │ │ │ │ stmmi r0, {r0, r2, r3, r5, r8, fp, sp, lr, pc} │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf5a0b08d │ │ │ │ vst3.8 {d21-d23}, [pc], r8 │ │ │ │ @@ -51585,15 +51585,15 @@ │ │ │ │ strmi r0, [r5], -r0, lsl #20 │ │ │ │ @ instruction: 0xf44f3c10 │ │ │ │ @ instruction: 0xf6cf6b7e │ │ │ │ @ instruction: 0xf8cd7bff │ │ │ │ strtmi fp, [r0], -r4, lsr #32 │ │ │ │ stc2l 7, cr15, [r2, #832] @ 0x340 │ │ │ │ @ instruction: 0xf0954620 │ │ │ │ - @ instruction: 0x4606f971 │ │ │ │ + @ instruction: 0x4606f911 │ │ │ │ @ instruction: 0xf7d04620 │ │ │ │ strtmi pc, [r0], -r9, lsl #28 │ │ │ │ mcr2 7, 4, pc, cr2, cr0, {6} @ │ │ │ │ vacge.f32 d2, d0, d2 │ │ │ │ mcrcs 1, 0, r8, cr0, cr3, {0} │ │ │ │ eorshi pc, fp, #64, 6 │ │ │ │ blcs 0x48a2e0 │ │ │ │ @@ -51606,30 +51606,30 @@ │ │ │ │ eorseq r0, r5, #180 @ 0xb4 │ │ │ │ eorseq r0, r5, #1342177283 @ 0x50000003 │ │ │ │ eorseq r0, r5, #1342177283 @ 0x50000003 │ │ │ │ adceq r0, r7, r5, lsr r2 │ │ │ │ andseq r0, r2, r2, lsl r0 │ │ │ │ blvs 0xffa8b548 │ │ │ │ andcs r4, r4, #24, 12 @ 0x1800000 │ │ │ │ - stc2l 0, cr15, [r4, #-776] @ 0xfffffcf8 │ │ │ │ + stc2l 0, cr15, [r4], #776 @ 0x308 │ │ │ │ @ instruction: 0x314df895 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8d58109 │ │ │ │ stmdavs r0, {r3, r5, r7, r9, sp} │ │ │ │ svclt 0x00480616 │ │ │ │ blcs 0x71164 │ │ │ │ vst4.16 {d29,d31,d33,d35}, [pc :64], r7 │ │ │ │ vrsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf02073f0 │ │ │ │ addsmi r4, sl, #112, 4 │ │ │ │ @ instruction: 0xf5a5d057 │ │ │ │ strtmi r5, [sl], -r8, lsl #6 │ │ │ │ addvs pc, r0, #13828096 @ 0xd30000 │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xff64f0c3 │ │ │ │ + @ instruction: 0xff04f0c3 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldcle 0, cr8, [lr], {241} @ 0xf1 │ │ │ │ @ instruction: 0xf0004242 │ │ │ │ ldreq r0, [r1, r1, lsl #6] │ │ │ │ @ instruction: 0xf043bf48 │ │ │ │ ldrbeq r0, [r0, -r2, lsl #6] │ │ │ │ @ instruction: 0xf043bf48 │ │ │ │ @@ -51651,43 +51651,43 @@ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001fa03 │ │ │ │ @ instruction: 0xf0404210 │ │ │ │ @ instruction: 0xf0108110 │ │ │ │ @ instruction: 0xf04000a0 │ │ │ │ addsmi r8, r9, #1073741825 @ 0x40000001 │ │ │ │ mrshi pc, (UNDEF: 12) @ │ │ │ │ - @ instruction: 0x23a4f24e │ │ │ │ + mvnsne pc, #-536870908 @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - teqpne r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orreq pc, r8, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rscvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf1f89000 │ │ │ │ - addlt pc, r2, #983040 @ 0xf0000 │ │ │ │ + @ instruction: 0xf1f79000 │ │ │ │ + addlt pc, r2, #700 @ 0x2bc │ │ │ │ movwvs pc, #5709 @ 0x164d @ │ │ │ │ svclt 0x00184550 │ │ │ │ @ instruction: 0xf040429a │ │ │ │ blvs 0xffae2cbc │ │ │ │ andcs r2, r5, r1, lsl #2 │ │ │ │ - stc2l 0, cr15, [r4], {167} @ 0xa7 │ │ │ │ + stc2l 0, cr15, [r4], #-668 @ 0xfffffd64 │ │ │ │ @ instruction: 0xf0a84628 │ │ │ │ - ldrb pc, [r8, -r3, lsr #18] @ │ │ │ │ + ldrb pc, [r8, -r3, asr #17] @ │ │ │ │ strpl pc, [r0], r5, lsl #10 │ │ │ │ @ instruction: 0xf8862301 │ │ │ │ @ instruction: 0xf8953200 │ │ │ │ bcs 0x4af7c │ │ │ │ adcshi pc, r2, r0 │ │ │ │ @ instruction: 0xf5b169e9 │ │ │ │ vrecps.f32 q9, q0, q8 │ │ │ │ @ instruction: 0xf5a18093 │ │ │ │ blcc 0x8b81c │ │ │ │ ldmdale r5, {r0, r2, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ ldrbpl r3, [r4], #-3402 @ 0xfffff2b6 │ │ │ │ @ instruction: 0x46204031 │ │ │ │ - stc2l 0, cr15, [lr, #-584]! @ 0xfffffdb8 │ │ │ │ + stc2 0, cr15, [lr, #-584] @ 0xfffffdb8 │ │ │ │ @ instruction: 0x214df895 │ │ │ │ bcs 0x5da24 │ │ │ │ andcs fp, r4, #12, 30 @ 0x30 │ │ │ │ ldrmi r2, [r3], #-514 @ 0xfffffdfe │ │ │ │ ldrb r6, [r5, fp, ror #7] │ │ │ │ adcsmi r6, fp, #240640 @ 0x3ac00 │ │ │ │ sbchi pc, r6, r0 │ │ │ │ @@ -51703,22 +51703,22 @@ │ │ │ │ ldrbeq r6, [sl, fp, lsr #23] │ │ │ │ @ instruction: 0xf023bf44 │ │ │ │ andcs r0, r1, #67108864 @ 0x4000000 │ │ │ │ svclt 0x004863eb │ │ │ │ smlalbbcs pc, sp, r5, r8 @ │ │ │ │ @ instruction: 0x4628e7b4 │ │ │ │ @ instruction: 0xf05b682e │ │ │ │ - movwcs pc, #3679 @ 0xe5f @ │ │ │ │ + movwcs pc, #3583 @ 0xdff @ │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8c58128 │ │ │ │ @ instruction: 0xf8c56550 │ │ │ │ movwcs r0, #1364 @ 0x554 │ │ │ │ str r6, [r5, fp, lsr #32]! │ │ │ │ @ instruction: 0xf05b4628 │ │ │ │ - stmdacs r0, {r0, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ tstphi r8, r0 @ p-variant is OBSOLETE │ │ │ │ strbcc pc, [r8, #-2261] @ 0xfffff72b @ │ │ │ │ ldr r6, [fp, fp, lsr #32] │ │ │ │ @ instruction: 0x314df895 │ │ │ │ blvs 0xffb0d700 │ │ │ │ andcs fp, r4, #12, 30 @ 0x30 │ │ │ │ bne 0xfe70b310 │ │ │ │ @@ -51741,109 +51741,109 @@ │ │ │ │ andeq r2, r4, sp, lsr #20 │ │ │ │ andeq r2, r4, r3, lsl #27 │ │ │ │ andeq r2, r4, r3, lsr #20 │ │ │ │ andeq r2, r4, r3, lsl #27 │ │ │ │ andeq r2, r4, sp, lsr #20 │ │ │ │ andeq r2, r4, sp, asr fp │ │ │ │ @ instruction: 0xf0944620 │ │ │ │ - strb pc, [r3, -sp, ror #29]! @ │ │ │ │ + strb pc, [r3, -sp, lsl #29]! @ │ │ │ │ blcs 0x543cc │ │ │ │ svcge 0x0003f43f │ │ │ │ smlattcs r2, sl, fp, r6 │ │ │ │ @ instruction: 0xf0a72004 │ │ │ │ - smmul r9, pc, ip @ │ │ │ │ + @ instruction: 0xe759fbbf │ │ │ │ strtmi r6, [r8], -fp, ror #18 │ │ │ │ stmdbvs fp!, {r0, r1, r8, r9, ip, pc} │ │ │ │ stmiavs fp!, {r1, r8, r9, ip, pc}^ │ │ │ │ stmiavs fp!, {r0, r8, r9, ip, pc} │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ movwcs lr, #2517 @ 0x9d5 │ │ │ │ - blx 0x7ee86 │ │ │ │ + blx 0xfe87ee84 │ │ │ │ svcvc 0x0000f510 │ │ │ │ rschi pc, r0, r0 │ │ │ │ movwvc pc, #1135 @ 0x46f @ │ │ │ │ svclt 0x00184298 │ │ │ │ ldr r6, [pc, -r8, lsr #32]! │ │ │ │ ldrmi r6, [r8], -r9, ror #23 │ │ │ │ stmdbcc r4, {r2, r9, sp} │ │ │ │ - stc2 0, cr15, [ip], {194} @ 0xc2 │ │ │ │ + blx 0xfeb7eec6 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8d5af45 │ │ │ │ stmdavs r1, {r3, r5, r7, r9, ip, sp} │ │ │ │ svclt 0x0048061b │ │ │ │ @ instruction: 0xf031ba09 │ │ │ │ svclt 0x001e417f │ │ │ │ vst4.8 {d2[0],d3[0],d4[0],d5[0]}, [r1], r0 │ │ │ │ @ instruction: 0xf8860110 │ │ │ │ @ instruction: 0xf47f3200 │ │ │ │ @ instruction: 0xe733af36 │ │ │ │ addsmi r9, r3, #36864 @ 0x9000 │ │ │ │ sbchi pc, sp, r0, asr #32 │ │ │ │ @ instruction: 0xf05b4628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r1, r0, asr #32 │ │ │ │ ldrbcc pc, [r0, #-2261] @ 0xfffff72b @ │ │ │ │ ldrb r6, [r7, -fp, lsr #32] │ │ │ │ andcs r4, fp, r9, lsl r6 │ │ │ │ ldccs 8, cr15, [r0], #852 @ 0x354 │ │ │ │ - blx 0xff5feeaa │ │ │ │ + blx 0x1dfeeaa │ │ │ │ tstcs r2, r0, lsl r7 │ │ │ │ ldrb r2, [r7, fp]! │ │ │ │ ldrb r2, [r5, r7]! │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ stmdbvs r0, {r0, r2, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldc2l 0, cr15, [ip], #656 @ 0x290 │ │ │ │ + ldc2 0, cr15, [ip], {164} @ 0xa4 │ │ │ │ tstcs r4, r0, asr #12 │ │ │ │ mcr2 7, 0, pc, cr12, cr15, {7} @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ vaddl.u q4, d31, d23 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r0, #3840]! @ 0xf00 │ │ │ │ stmda r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ blcs 0x67844 │ │ │ │ vsra.u64 , , #1 │ │ │ │ @ instruction: 0xf0a48f5b │ │ │ │ - bl 0xfea02044 │ │ │ │ + bl 0xfea01ec4 │ │ │ │ submi r0, r1, #8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04f4141 │ │ │ │ strtmi r5, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf00b0749 │ │ │ │ bl 0xfee027f4 │ │ │ │ svclt 0x00180608 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ ldr r6, [sp, -lr, lsr #32] │ │ │ │ movwcs r6, #6190 @ 0x182e │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0c24631 │ │ │ │ - stmdacs r0, {r0, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3, {r0, r5, r6, ip, lr, pc} │ │ │ │ stmdavs lr!, {r3, r9, sp}^ │ │ │ │ stmdavs r3, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ movwls r4, #30257 @ 0x7631 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ - blx 0xfe77efa6 │ │ │ │ + blx 0xf7efa6 │ │ │ │ subsle r2, r4, r0, lsl #16 │ │ │ │ movwls r6, #43011 @ 0xa803 │ │ │ │ movwls r6, #47171 @ 0xb843 │ │ │ │ - ldc2 0, cr15, [r8], #656 @ 0x290 │ │ │ │ + mrrc2 0, 10, pc, r8, cr4 @ │ │ │ │ smlatbcs r8, r8, r8, r6 │ │ │ │ stc2l 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ rsble r2, r3, r0, lsl #16 │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ @ instruction: 0xbc0ae9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ ldmdbhi pc!, {r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ svclt 0x00084599 │ │ │ │ @ instruction: 0xd1034590 │ │ │ │ ldcllt 8, cr14, [r6], #-768 @ 0xfffffd00 │ │ │ │ mvnsle r2, r0, lsl #28 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldc2 0, cr15, [r4], #656 @ 0x290 │ │ │ │ + mrrc2 0, 10, pc, r4, cr4 @ │ │ │ │ ldmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ bls 0x207500 │ │ │ │ strbmi r4, [sl, #-1547] @ 0xfffff9f5 │ │ │ │ strbmi fp, [r3, #-3848] @ 0xfffff0f8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sadd16mi fp, r9, r4 │ │ │ │ @ instruction: 0xf04f2101 │ │ │ │ @@ -51861,39 +51861,39 @@ │ │ │ │ @ instruction: 0xf8c56548 │ │ │ │ ldrb r3, [r6], ip, asr #10 │ │ │ │ @ instruction: 0x314df895 │ │ │ │ blvs 0xffacb148 │ │ │ │ blcs 0x5455c │ │ │ │ movwcs fp, #20236 @ 0x4f0c │ │ │ │ bne 0xff4cb94c │ │ │ │ - blx 0xe7efe6 │ │ │ │ + blx 0xff67efe4 │ │ │ │ @ instruction: 0x4630e672 │ │ │ │ - mrc2 0, 5, pc, cr12, cr7, {4} │ │ │ │ + mrc2 0, 2, pc, cr12, cr7, {4} │ │ │ │ svceq 0x0008f010 │ │ │ │ svclt 0x000c4632 │ │ │ │ tstcs r2, r1, lsl #2 │ │ │ │ @ instruction: 0xf0a7200b │ │ │ │ - strt pc, [r5], fp, lsr #22 │ │ │ │ + strt pc, [r5], fp, asr #21 │ │ │ │ @ instruction: 0x314df895 │ │ │ │ blvs 0xffb0d96c │ │ │ │ andcs fp, r4, #12, 30 @ 0x30 │ │ │ │ bne 0xfe70b57c │ │ │ │ ldrb r6, [fp], -fp, ror #7 │ │ │ │ @ instruction: 0xf0a72008 │ │ │ │ - ldrb pc, [r7], -r1, ror #21 @ │ │ │ │ - stc2l 0, cr15, [r2], #-656 @ 0xfffffd70 │ │ │ │ + ldrb pc, [r7], -r1, lsl #21 @ │ │ │ │ + stc2 0, cr15, [r2], {164} @ 0xa4 │ │ │ │ @ instruction: 0x4632e694 │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vorr.i32 , #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q8, q8, d20 │ │ │ │ @ instruction: 0xf0ba012d │ │ │ │ - @ instruction: 0xf7cdf943 │ │ │ │ + @ instruction: 0xf7cdf8e3 │ │ │ │ @ instruction: 0xf64cfe91 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf114002d │ │ │ │ - @ instruction: 0xe6c0f975 │ │ │ │ + @ instruction: 0xe6c0f915 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb99fb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe8 │ │ │ │ strmi r5, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf64f460d │ │ │ │ @ instruction: 0xf6cf6220 │ │ │ │ @@ -51968,68 +51968,68 @@ │ │ │ │ subcc pc, ip, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf8c06893 │ │ │ │ ldmdbvs r3, {r4, r5, sl, ip, sp} │ │ │ │ @ instruction: 0xf8c0035b │ │ │ │ @ instruction: 0x20003eb8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - adcscs pc, r0, lr, asr #4 │ │ │ │ + andcs pc, r0, lr, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - svclt 0x004ef0ca │ │ │ │ + cdplt 0, 14, cr15, cr14, cr10, {6} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vshl.s64 d18, d16, #0 │ │ │ │ + vabal.s8 q9, d0, d0 │ │ │ │ tstcs fp, #209715200 @ 0xc800000 │ │ │ │ eorseq pc, r4, #1073741825 @ 0x40000001 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ strmi r0, [r0], sp, lsr #4 │ │ │ │ - @ instruction: 0xf9caf0cb │ │ │ │ + @ instruction: 0xf96af0cb │ │ │ │ movteq pc, #16645 @ 0x4105 @ │ │ │ │ - adcsvs pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ + andvs pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vcgt.s8 d25, d12, d0 │ │ │ │ - vmla.f d22, d16, d0[5] │ │ │ │ + vbic.i32 d22, #4 @ 0x00000004 │ │ │ │ movtcs r0, #8493 @ 0x212d │ │ │ │ @ instruction: 0xf0cb4606 │ │ │ │ - @ instruction: 0xf105f9bb │ │ │ │ + @ instruction: 0xf105f95b │ │ │ │ @ instruction: 0x46040350 │ │ │ │ strbmi r9, [r0], -r0, lsl #6 │ │ │ │ vcgt.s8 q9, q5, │ │ │ │ - vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ @ instruction: 0xf649022d │ │ │ │ - vaddw.s8 q11, q0, d24 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0cb0132 │ │ │ │ - @ instruction: 0xf105f9ab │ │ │ │ + @ instruction: 0xf105f94b │ │ │ │ strmi r0, [r7], -r0, ror #6 │ │ │ │ strbmi r9, [r0], -r0, lsl #6 │ │ │ │ vcge.s8 d18, d10, d5 │ │ │ │ - vrshr.s64 d22, d0, #64 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ vhsub.s8 d16, d10, d29 │ │ │ │ - vaddw.s8 q11, q8, d28 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ @ instruction: 0xf0cb012d │ │ │ │ - @ instruction: 0xf106f99b │ │ │ │ + @ instruction: 0xf106f93b │ │ │ │ @ instruction: 0x468002bc │ │ │ │ bicspl pc, sp, r3, asr #12 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0c74638 │ │ │ │ - @ instruction: 0x4638fadd │ │ │ │ + @ instruction: 0x4638fa7d │ │ │ │ cmnpeq r8, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0c62206 │ │ │ │ - movwcs pc, #2449 @ 0x991 @ │ │ │ │ + movwcs pc, #2353 @ 0x931 @ │ │ │ │ @ instruction: 0x36c04619 │ │ │ │ strls r4, [r0], -r0, asr #12 │ │ │ │ andsne pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ - stc2 0, cr15, [r0, #800] @ 0x320 │ │ │ │ + stc2 0, cr15, [r0, #-800]! @ 0xfffffce0 │ │ │ │ strbvc pc, [ip, #1285] @ 0x505 @ │ │ │ │ vrhadd.s8 d18, d3, d1 │ │ │ │ vmlal.s q8, d0, d1[2] │ │ │ │ @ instruction: 0xf6420204 │ │ │ │ vsubw.s8 q11, q0, d9 │ │ │ │ strbvs r0, [r2, #772]! @ 0x304 │ │ │ │ vmax.s8 q11, , │ │ │ │ @@ -52059,34 +52059,34 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9a254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r1, #240, 30 @ 0x3c0 │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0xb7f82c │ │ │ │ + @ instruction: 0xf9ccf1f1 │ │ │ │ strmi r6, [r4], -r5, lsl #16 │ │ │ │ - orrne pc, r4, ip, asr #12 │ │ │ │ + bicseq pc, r4, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vmax.s16 d20, d2, d24 │ │ │ │ - sha1c.32 , q13, │ │ │ │ - vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ + sha1c.32 , q5, │ │ │ │ + vaddw.s8 , q8, d8 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r8} │ │ │ │ qadd16mi fp, r9, r8 │ │ │ │ - addne pc, r8, ip, asr #12 │ │ │ │ + sbcseq pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0xffdff854 │ │ │ │ + blx 0xfe5ff854 │ │ │ │ @ instruction: 0xf0cb4605 │ │ │ │ - @ instruction: 0x4603f9f1 │ │ │ │ + @ instruction: 0x4603f991 │ │ │ │ ldrmi r4, [ip], -r0, lsr #12 │ │ │ │ - blx 0x14ff86a │ │ │ │ + blx 0xffcff868 │ │ │ │ @ instruction: 0xf1e94628 │ │ │ │ - strtmi pc, [r0], -fp, lsr #21 │ │ │ │ + strtmi pc, [r0], -fp, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9a2c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -52105,21 +52105,21 @@ │ │ │ │ ldrtmi r4, [r0], -sp, lsl #12 │ │ │ │ ldrmi r4, [lr], -r1, lsr #12 │ │ │ │ mcr2 7, 4, pc, cr12, cr15, {7} @ │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xffbcf007 │ │ │ │ svclt 0x0008428d │ │ │ │ rscle r4, r0, r6, lsl #5 │ │ │ │ - orrsne pc, r4, ip, asr #12 │ │ │ │ + mvneq pc, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcne pc, r8, ip, asr #12 │ │ │ │ + rscseq pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ sbcscs r4, pc, #1024 @ 0x400 │ │ │ │ - ldc2l 2, cr15, [r4, #184] @ 0xb8 │ │ │ │ - eorseq lr, r2, r0, ror r4 │ │ │ │ + ldc2l 2, cr15, [r4, #-184]! @ 0xffffff48 │ │ │ │ + eorseq lr, r2, r0, asr #7 │ │ │ │ @ instruction: 0xf413694b │ │ │ │ mrsle r3, ELR_hyp │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ @ instruction: 0xf890680a │ │ │ │ teqlt r1, ip, asr r3 │ │ │ │ bicscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -52130,120 +52130,120 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9a368 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #6400 @ 0x1900 │ │ │ │ vmax.s8 d20, d12, d13 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ strls r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0cb3410 │ │ │ │ - strls pc, [r0], #-2205 @ 0xfffff763 │ │ │ │ + strls pc, [r0], #-2109 @ 0xfffff7c3 │ │ │ │ movtcs r4, #9732 @ 0x2604 │ │ │ │ - adcsvs pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ + andvs pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf890f0cb │ │ │ │ + @ instruction: 0xf830f0cb │ │ │ │ adcspl pc, r8, r4, asr #17 │ │ │ │ - bicne pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + tstpne r0, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ addcc pc, ip, r0, asr #17 │ │ │ │ ldrsbtcc pc, [r8], r4 @ │ │ │ │ tstlt fp, fp, asr r8 │ │ │ │ addscc pc, r8, r0, asr #17 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq lr, r2, r4, ror #5 │ │ │ │ + eorseq lr, r2, r4, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a3e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #53248 @ 0xd000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0ca022d │ │ │ │ - @ instruction: 0xf500ffab │ │ │ │ + @ instruction: 0xf500ff4b │ │ │ │ @ instruction: 0xf8905040 │ │ │ │ andlt r0, r3, r2, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - eorseq lr, r2, r4, lsl #9 │ │ │ │ + ldrsbteq lr, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0ca022d │ │ │ │ - @ instruction: 0xf500ff85 │ │ │ │ + @ instruction: 0xf500ff25 │ │ │ │ @ instruction: 0xf64c524f │ │ │ │ - vrsra.s64 , q4, #64 │ │ │ │ + vsubw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf64c032d │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf852002d │ │ │ │ @ instruction: 0xf0122c08 │ │ │ │ svclt 0x00080f04 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - eorseq lr, r2, r4, lsl #9 │ │ │ │ + ldrsbteq lr, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #20, 20 @ 0x14000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0ca022d │ │ │ │ - @ instruction: 0xf500ff53 │ │ │ │ + @ instruction: 0xf500fef3 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ cmplt fp, ip, asr r3 │ │ │ │ cmppeq r0, #208, 16 @ p-variant is OBSOLETE @ 0xd00000 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0x18144e │ │ │ │ subeq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0x181466 │ │ │ │ - eorseq lr, r2, r4, lsl #9 │ │ │ │ + ldrsbteq lr, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a4fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #110592 @ 0x1b000 │ │ │ │ vmax.s8 d20, d12, d12 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xff1ef0ca │ │ │ │ + cdp2 0, 11, cr15, cr14, cr10, {6} │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ andcs fp, r0, #-1073741790 @ 0xc0000022 │ │ │ │ cmppmi r0, #192, 16 @ p-variant is OBSOLETE @ 0xc00000 │ │ │ │ @ instruction: 0xf8c04613 │ │ │ │ @ instruction: 0xf8802354 │ │ │ │ andlt r3, r2, sp, asr r3 │ │ │ │ @@ -52257,143 +52257,143 @@ │ │ │ │ @ instruction: 0xf8c0335d │ │ │ │ andlt r4, r2, ip, asr #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq lr, r2, r4, lsl #9 │ │ │ │ + ldrsbteq lr, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ vmax.s8 d20, d12, d12 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cdp2 0, 13, cr15, cr12, cr10, {6} │ │ │ │ + cdp2 0, 7, cr15, cr12, cr10, {6} │ │ │ │ movtpl pc, #62720 @ 0xf500 @ │ │ │ │ andne lr, r2, #1359872 @ 0x14c000 │ │ │ │ @ instruction: 0xf042b18c │ │ │ │ @ instruction: 0xf5000202 │ │ │ │ stmdb r3, {r6, ip, lr}^ │ │ │ │ @ instruction: 0xf8801202 │ │ │ │ andlt r4, r2, r2, lsl #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf022bd10 │ │ │ │ strb r0, [ip, r2, lsl #4]! │ │ │ │ - eorseq lr, r2, r4, lsl #9 │ │ │ │ + ldrsbteq lr, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a5e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #151552 @ 0x25000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0ca022d │ │ │ │ - andcs pc, r0, #2736 @ 0xab0 │ │ │ │ + andcs pc, r0, #1200 @ 0x4b0 │ │ │ │ vmax.s8 d20, d12, d4 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + vbic.i32 d21, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf6420322 │ │ │ │ - vaddw.s8 q10, q8, d21 │ │ │ │ + vmla.f d19, d16, d1[5] │ │ │ │ vrhadd.s8 d16, d1, d18 │ │ │ │ - vmov.i32 , #9 @ 0x00000009 │ │ │ │ + vshr.s64 d16, d9, #64 │ │ │ │ @ instruction: 0xf1de0022 │ │ │ │ - vpmax.s8 , q2, │ │ │ │ + vmla.i8 , q10, │ │ │ │ vmov.i32 q10, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf5040295 │ │ │ │ vcgt.s8 , , q0 │ │ │ │ bl 0x15f878 │ │ │ │ ldmdavc r2, {r0, sl, fp} │ │ │ │ strteq pc, [r0], #-2243 @ 0xfffff73d │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00080200 │ │ │ │ @ instruction: 0xf84c2001 │ │ │ │ svclt 0x00182c04 │ │ │ │ andne pc, r1, pc, asr #32 │ │ │ │ @ instruction: 0xf04f5062 │ │ │ │ @ instruction: 0xf64c31ff │ │ │ │ - vrshr.s64 , q6, #64 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf8c3022d │ │ │ │ @ instruction: 0xf8c31524 │ │ │ │ @ instruction: 0xf8c324f4 │ │ │ │ strdlt r0, [r2], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq lr, r2, r4, lsl #9 │ │ │ │ + ldrsbteq lr, [r2], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9a690 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #176128 @ 0x2b000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0ca022d │ │ │ │ - @ instruction: 0xf500fe55 │ │ │ │ + @ instruction: 0xf500fdf5 │ │ │ │ @ instruction: 0xf8d65640 │ │ │ │ @ instruction: 0xf1df0420 │ │ │ │ - @ instruction: 0xf8d6f88f │ │ │ │ + @ instruction: 0xf8d6f82f │ │ │ │ biclt r0, r0, ip, lsl #14 │ │ │ │ movwmi lr, #10704 @ 0x29d0 │ │ │ │ cmnlt r4, r0, lsl #10 │ │ │ │ stmvs r2, {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ stmib r0, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1e95502 │ │ │ │ - @ instruction: 0x4620f893 │ │ │ │ + @ instruction: 0x4620f833 │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @ instruction: 0x4614b112 │ │ │ │ @ instruction: 0x4604e7f2 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stmib r4, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1e92202 │ │ │ │ - @ instruction: 0xf8d6f885 │ │ │ │ + @ instruction: 0xf8d6f825 │ │ │ │ bicslt r0, r8, r0, lsl r7 │ │ │ │ movwmi lr, #10704 @ 0x29d0 │ │ │ │ cmnlt r4, r0, lsl #10 │ │ │ │ stmvs r2, {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ stmib r0, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1e95502 │ │ │ │ - @ instruction: 0x4620f877 │ │ │ │ + @ instruction: 0x4620f817 │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @ instruction: 0x4614b112 │ │ │ │ @ instruction: 0x4604e7f2 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stmib r4, {r1, r3, r4, sp, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stmdalt r6!, {r0, r3, r5, r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r6, {r0, r3, r5, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorseq lr, r2, r4, lsl #9 │ │ │ │ + ldrsbteq lr, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #167936 @ 0x29000 │ │ │ │ vmax.s8 d20, d12, d12 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - ldc2l 0, cr15, [r2, #808]! @ 0x328 │ │ │ │ + ldc2 0, cr15, [r2, #808] @ 0x328 │ │ │ │ tstppl r0, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstppl r3, #0, 10 @ p-variant is OBSOLETE │ │ │ │ cmppcs ip, #9502720 @ p-variant is OBSOLETE @ 0x910000 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ orreq pc, r0, #3 │ │ │ │ andcs fp, r4, #-2147483598 @ 0x80000032 │ │ │ │ @ instruction: 0xf8c42101 │ │ │ │ @@ -52421,49 +52421,49 @@ │ │ │ │ vmlal.u q9, d1, d0[0] │ │ │ │ b 0x141bbf0 │ │ │ │ b 0x10c7efc │ │ │ │ svclt 0x000c1281 │ │ │ │ tstcs r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf8c4430a │ │ │ │ strb r2, [ip, r8, lsl #1] │ │ │ │ - eorseq lr, r2, r4, lsl #9 │ │ │ │ + ldrsbteq lr, [r2], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ cdpmi 0, 11, cr11, cr12, cr11, {4} │ │ │ │ @ instruction: 0x460d231b │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d8 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ strls r0, [r0], -sp, lsr #4 │ │ │ │ - ldc2 0, cr15, [r2, #808] @ 0x328 │ │ │ │ + ldc2 0, cr15, [r2, #-808]! @ 0xfffffcd8 │ │ │ │ strpl pc, [r0, -r0, lsl #10] │ │ │ │ movwpl pc, #34048 @ 0x8500 @ │ │ │ │ movwls r3, #37648 @ 0x9310 │ │ │ │ cmppmi ip, #9895936 @ p-variant is OBSOLETE @ 0x970000 │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ @ instruction: 0xf5008152 │ │ │ │ @ instruction: 0xf64c5608 │ │ │ │ - vorr.i16 d18, #0 @ 0x0000 │ │ │ │ + vqdmull.s , d0, d0[4] │ │ │ │ @ instruction: 0xf64a0b2d │ │ │ │ - vmvn.i16 d23, #4 @ 0x0004 │ │ │ │ + vmlal.s8 q11, d16, d4 │ │ │ │ vadd.i8 d16, d12, d29 │ │ │ │ - vmvn.i16 , #1024 @ 0x0400 │ │ │ │ + vmull.s q8, d16, d0[1] │ │ │ │ @ instruction: 0x46810a32 │ │ │ │ ldrbmi r3, [r9], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8564622 │ │ │ │ strtmi r3, [r8], -r4, lsl #30 │ │ │ │ - blx 0xfe7ffaba │ │ │ │ + blx 0xfffaba │ │ │ │ movweq pc, #12292 @ 0x3004 @ │ │ │ │ strtmi r2, [r8], -r3, lsl #22 │ │ │ │ ldrbmi fp, [r1], -ip, lsl #30 │ │ │ │ strcc r4, [r1], #-1601 @ 0xfffff9bf │ │ │ │ - blx 0xfe57face │ │ │ │ + blx 0xd7face │ │ │ │ mvnle r2, r0, lsl ip │ │ │ │ strbpl pc, [pc], -r9, lsl #10 @ │ │ │ │ tstcc r2, r6, asr r9 │ │ │ │ @ instruction: 0xf140059a │ │ │ │ @ instruction: 0xf8d780d7 │ │ │ │ @ instruction: 0xf8d73420 │ │ │ │ @ instruction: 0xf0030e50 │ │ │ │ @@ -52484,91 +52484,91 @@ │ │ │ │ andseq r0, fp, #98566144 @ 0x5e00000 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ strbvs pc, [r0], r6 @ │ │ │ │ cmnpmi ip, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ stmdbeq r0, {r1, r4, r5, r8, r9, lr}^ │ │ │ │ smladeq fp, sl, r3, r4 │ │ │ │ @ instruction: 0xf64cbf58 │ │ │ │ - b 0x10d86d4 │ │ │ │ + b 0x10d8414 │ │ │ │ svclt 0x00587280 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf8d7d50c │ │ │ │ @ instruction: 0xf64c0e68 │ │ │ │ - vqdmlal.s , d16, d0[7] │ │ │ │ + vbic.i32 d17, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf64c032d │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vmla.f d17, d0, d0[0] │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0x460bbf18 │ │ │ │ smlabteq r8, r2, r3, pc @ │ │ │ │ cmnle pc, r0, lsl #18 │ │ │ │ mcrne 8, 3, pc, cr8, cr7, {6} @ │ │ │ │ - rscsne pc, r4, ip, asr #12 │ │ │ │ + subne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ orreq lr, r1, r7, lsl #22 │ │ │ │ mrcne 8, 0, APSR_nzcv, cr4, cr1, {6} │ │ │ │ svceq 0x0001f011 │ │ │ │ - tstpcs r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x4601bf18 │ │ │ │ stmib sp, {r9, fp, sp}^ │ │ │ │ svclt 0x00ac3104 │ │ │ │ movtcs r2, #58157 @ 0xe32d │ │ │ │ svcmi 0x0080f012 │ │ │ │ - tstpcs ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 108), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ eorcs fp, sp, ip, lsl #30 │ │ │ │ @ instruction: 0xf012205a │ │ │ │ andls r5, r0, r0, lsl #30 │ │ │ │ eorcs fp, sp, ip, lsl #30 │ │ │ │ @ instruction: 0xf0122043 │ │ │ │ svclt 0x000c5f80 │ │ │ │ ldrbcs r2, [r6], -sp, lsr #12 │ │ │ │ svcvc 0x0080f012 │ │ │ │ andls r9, r1, r2, lsl #12 │ │ │ │ strbcs fp, [r1], -ip, lsl #30 │ │ │ │ @ instruction: 0x46282654 │ │ │ │ @ instruction: 0xf10f9603 │ │ │ │ - blls 0x2823d4 │ │ │ │ + blls 0x282254 │ │ │ │ strble r0, [sl, #-922] @ 0xfffffc66 │ │ │ │ stmdbpl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbcc pc, [r0, #-2265]! @ 0xfffff727 @ │ │ │ │ svceq 0x000ef013 │ │ │ │ addshi pc, sp, r0, asr #32 │ │ │ │ andsle r0, sl, fp, lsl r7 │ │ │ │ - bcs 0x16810ec │ │ │ │ + bne 0xfea810ec │ │ │ │ beq 0xbc02c0 │ │ │ │ @ instruction: 0xf5062600 │ │ │ │ rsbseq r7, r2, lr, asr #25 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ bl 0x215114 │ │ │ │ strtmi r0, [r8], -ip, asr #25 │ │ │ │ @ instruction: 0x3c84e9dc │ │ │ │ strgt lr, [r1], -sp, asr #19 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stmib sp, {r0, r9, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf10f3c04 │ │ │ │ - adcsmi pc, r4, #946176 @ 0xe7000 │ │ │ │ + adcsmi pc, r4, #552960 @ 0x87000 │ │ │ │ stmdals r9, {r0, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf90af00c │ │ │ │ - orrcs pc, r0, ip, asr #12 │ │ │ │ + bicsne pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xff6ffc40 │ │ │ │ + blx 0x1effc40 │ │ │ │ strbcc pc, [r8, #-2265]! @ 0xfffff727 @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf8d9d015 │ │ │ │ @ instruction: 0xf4133574 │ │ │ │ andsle r6, r0, r0, ror pc │ │ │ │ mrccs 8, 5, APSR_nzcv, cr4, cr7, {6} │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vsra.s64 d18, d0, #64 │ │ │ │ + vmla.f d17, d16, d0[4] │ │ │ │ andlt r0, fp, sp, lsr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xff17fc6c │ │ │ │ - teqppl ip, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blt 0x197fc6c │ │ │ │ + orrmi pc, ip, r7, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andlt lr, fp, ip, lsl #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -52576,20 +52576,20 @@ │ │ │ │ @ instruction: 0xf856f8af │ │ │ │ strmi r3, [r2], -r8, lsl #24 │ │ │ │ ble 0x48e460 │ │ │ │ tstpeq pc, #0 @ p-variant is OBSOLETE │ │ │ │ andle r2, sp, r6, lsl fp │ │ │ │ strbcc pc, [r8, #2263] @ 0x8d7 @ │ │ │ │ svclt 0x004407de │ │ │ │ - mvnne pc, #76, 12 @ 0x4c00000 │ │ │ │ + teqpne ip, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf64cd408 │ │ │ │ - vrsra.s64 , q8, #64 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ and r0, r3, sp, lsr #6 │ │ │ │ - mvnspl pc, #76, 12 @ 0x4c00000 │ │ │ │ + movtpl pc, #17996 @ 0x464c @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ movwls r2, #18944 @ 0x4a00 │ │ │ │ @ instruction: 0x232dbfac │ │ │ │ @ instruction: 0xf012234e │ │ │ │ svclt 0x000c4f80 │ │ │ │ cmpcs sl, sp, lsr #2 │ │ │ │ svcpl 0x0000f012 │ │ │ │ @@ -52604,65 +52604,65 @@ │ │ │ │ orreq lr, r0, r1, lsl #22 │ │ │ │ svclt 0x000c9105 │ │ │ │ cmpcs r4, r1, asr #2 │ │ │ │ svceq 0x0010f012 │ │ │ │ strtmi r9, [r8], -r3, lsl #2 │ │ │ │ tstcs sl, ip, lsl #30 │ │ │ │ tstls r6, r0, lsr #2 │ │ │ │ - teqpcs r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrne pc, r8, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x19ffd28 │ │ │ │ + blx 0x1ffd28 │ │ │ │ strtcs lr, [r0], #-1879 @ 0xfffff8a9 │ │ │ │ andcs lr, r0, r2, ror #14 │ │ │ │ - orrsne pc, r4, ip, asr #12 │ │ │ │ + mvneq pc, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ movweq pc, #33030 @ 0x8106 @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1f75261 │ │ │ │ - svclt 0x0000f895 │ │ │ │ - eorseq lr, r2, r4, lsl #9 │ │ │ │ - eorseq lr, r2, r4, lsr #9 │ │ │ │ + svclt 0x0000f835 │ │ │ │ + ldrsbteq lr, [r2], -r4 │ │ │ │ + ldrshteq lr, [r2], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ stclmi 0, cr11, [r9], {137} @ 0x89 │ │ │ │ @ instruction: 0x4607231b │ │ │ │ vmax.s8 d20, d28, d8 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ strls r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - stc2 0, cr15, [ip], {202} @ 0xca │ │ │ │ + blx 0xfeb7fc6e │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0ca3460 │ │ │ │ - tstpcs fp, #8896 @ p-variant is OBSOLETE @ 0x22c0 │ │ │ │ + tstpcs fp, #2752 @ p-variant is OBSOLETE @ 0xac0 │ │ │ │ vshl.s8 d25, d0, d12 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d12, d29 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf505012d │ │ │ │ @ instruction: 0xf0ca5608 │ │ │ │ - @ instruction: 0xf8d0fcaf │ │ │ │ + @ instruction: 0xf8d0fc4f │ │ │ │ ldrcc r3, [r0], -r4, asr #1 │ │ │ │ @ instruction: 0x4641b113 │ │ │ │ @ instruction: 0x47984638 │ │ │ │ strbpl pc, [r0], #-1285 @ 0xfffffafb @ │ │ │ │ vrhadd.s8 d18, d1, d0 │ │ │ │ ldrtmi r1, [r0], -r4, lsr #5 │ │ │ │ - svc 0x0036f251 │ │ │ │ + mrc 2, 6, APSR_nzcv, cr6, cr1, {2} │ │ │ │ @ instruction: 0xf8d4462a │ │ │ │ @ instruction: 0xf6420420 │ │ │ │ vorr.i32 d22, #9 @ 0x00000009 │ │ │ │ @ instruction: 0xf1de0104 │ │ │ │ - @ instruction: 0xf8d4feed │ │ │ │ + @ instruction: 0xf8d4fe8d │ │ │ │ strtmi r0, [sl], -r0, lsr #8 │ │ │ │ @ instruction: 0x01b9f243 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - mcr2 1, 7, pc, cr4, cr14, {6} @ │ │ │ │ + mcr2 1, 4, pc, cr4, cr14, {6} @ │ │ │ │ @ instruction: 0x360cf8d4 │ │ │ │ tstpcc r8, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ ldrbcc pc, [r0, #-2260]! @ 0xfffff72c @ │ │ │ │ teqpcc r4, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d49304 │ │ │ │ @ instruction: 0xf8c43574 │ │ │ │ @ instruction: 0xf8d43130 │ │ │ │ @@ -52802,61 +52802,61 @@ │ │ │ │ mvnlt r2, ip, lsl #10 │ │ │ │ stmvs r0, {r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ sbcshi pc, r5, r0, asr #32 │ │ │ │ ldrle r0, [r5, #-1667] @ 0xfffff97d │ │ │ │ @ instruction: 0x46410092 │ │ │ │ biceq pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - ldcl 2, cr15, [ip, #324]! @ 0x144 │ │ │ │ + ldc 2, cr15, [ip, #324] @ 0x144 │ │ │ │ strcs pc, [ip, #-2260] @ 0xfffff72c │ │ │ │ @ instruction: 0xf8d44641 │ │ │ │ addseq r0, r2, r4, asr #7 │ │ │ │ - ldcl 2, cr15, [r4, #324]! @ 0x144 │ │ │ │ + ldc 2, cr15, [r4, #324] @ 0x144 │ │ │ │ strcs pc, [ip, #-2260] @ 0xfffff72c │ │ │ │ biceq pc, r8, #212, 16 @ 0xd40000 │ │ │ │ addseq r4, r2, r1, asr #12 │ │ │ │ - stcl 2, cr15, [ip, #324]! @ 0x144 │ │ │ │ + stc 2, cr15, [ip, #324] @ 0x144 │ │ │ │ ldrcs pc, [r0, #-2260] @ 0xfffff72c │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ movwcs r8, #154 @ 0x9a │ │ │ │ mvnscc lr, #196, 18 @ 0x310000 │ │ │ │ mvnscc lr, #196, 18 @ 0x310000 │ │ │ │ mvnscc lr, #196, 18 @ 0x310000 │ │ │ │ @ instruction: 0xf8539b03 │ │ │ │ @ instruction: 0xf01ccc04 │ │ │ │ andle r0, ip, r8, lsl #30 │ │ │ │ ldrcs pc, [r4, #-2260] @ 0xfffff72c │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ mul r1, r7, r0 │ │ │ │ - eorseq lr, r2, r4, lsl #9 │ │ │ │ + ldrsbteq lr, [r2], -r4 │ │ │ │ @ instruction: 0xf8c42300 │ │ │ │ @ instruction: 0xf8c43408 │ │ │ │ vshl.s8 d19, d12, d0 │ │ │ │ strcs r1, [r1, -r1, lsl #6] │ │ │ │ mvncc pc, r4, lsr #17 │ │ │ │ rsbvc pc, r8, r6, lsl #12 │ │ │ │ mvnvc pc, r4, lsl #17 │ │ │ │ andvc pc, r2, #132, 16 @ 0x840000 │ │ │ │ - ldc2l 0, cr15, [r6, #-564] @ 0xfffffdcc │ │ │ │ + ldc2l 0, cr15, [r6], #564 @ 0x234 │ │ │ │ rsbsvc pc, sl, r6, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r2, #-564] @ 0xfffffdcc │ │ │ │ + ldc2l 0, cr15, [r2], #564 @ 0x234 │ │ │ │ sbcsvc pc, r4, r6, lsl #12 │ │ │ │ - stc2l 0, cr15, [lr, #-564] @ 0xfffffdcc │ │ │ │ + stc2l 0, cr15, [lr], #564 @ 0x234 │ │ │ │ addvc pc, ip, r6, lsl #12 │ │ │ │ - stc2l 0, cr15, [sl, #-564] @ 0xfffffdcc │ │ │ │ + stc2l 0, cr15, [sl], #564 @ 0x234 │ │ │ │ addsvc pc, lr, r6, lsl #12 │ │ │ │ - stc2l 0, cr15, [r6, #-564] @ 0xfffffdcc │ │ │ │ + stc2l 0, cr15, [r6], #564 @ 0x234 │ │ │ │ rscvc pc, r6, r6, lsl #12 │ │ │ │ - stc2l 0, cr15, [r2, #-564] @ 0xfffffdcc │ │ │ │ + stc2l 0, cr15, [r2], #564 @ 0x234 │ │ │ │ subpl pc, r7, r5, lsl #10 │ │ │ │ - ldc2l 0, cr15, [r0, #-564] @ 0xfffffdcc │ │ │ │ + ldc2l 0, cr15, [r0], #564 @ 0x234 │ │ │ │ sbcvc pc, r2, r6, lsl #12 │ │ │ │ bicvc pc, r9, r4, lsl #17 │ │ │ │ bicvc pc, fp, r4, lsl #17 │ │ │ │ - stc2l 0, cr15, [r8, #-564] @ 0xfffffdcc │ │ │ │ + stc2l 0, cr15, [r8], #564 @ 0x234 │ │ │ │ cmppmi ip, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ blcs 0x61d2c │ │ │ │ andlt sp, r9, pc, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -52890,73 +52890,73 @@ │ │ │ │ blge 0xfe244 │ │ │ │ @ instruction: 0x4628e6d1 │ │ │ │ @ instruction: 0xf9bef002 │ │ │ │ @ instruction: 0xf0024628 │ │ │ │ @ instruction: 0x4630f8fd │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf05a4ff0 │ │ │ │ - @ instruction: 0xf8d4bd2f │ │ │ │ + @ instruction: 0xf8d4bccf │ │ │ │ addseq r0, r2, r4, ror #7 │ │ │ │ vrhadd.s16 d18, d1, d0 │ │ │ │ - @ instruction: 0xf8d4ed48 │ │ │ │ + @ instruction: 0xf8d4ece8 │ │ │ │ @ instruction: 0xf8d42510 │ │ │ │ smlattcs r0, r8, r3, r0 │ │ │ │ vqadd.s16 d16, d17, d2 │ │ │ │ - ldrb lr, [r6, -r0, asr #26] │ │ │ │ + ldrb lr, [r6, -r0, ror #25] │ │ │ │ streq pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ swpcs r0, r2, [r0] @ │ │ │ │ - ldc 2, cr15, [r8, #-324]! @ 0xfffffebc │ │ │ │ + ldcl 2, cr15, [r8], {81} @ 0x51 │ │ │ │ ldrcs pc, [r4, #-2260] @ 0xfffff72c │ │ │ │ streq pc, [r4], #-2260 @ 0xfffff72c │ │ │ │ addseq r2, r2, r0, lsl #2 │ │ │ │ - ldc 2, cr15, [r0, #-324]! @ 0xfffffebc │ │ │ │ + ldcl 2, cr15, [r0], {81} @ 0x51 │ │ │ │ addseq lr, r2, ip, asr r7 │ │ │ │ @ instruction: 0xf8d42100 │ │ │ │ vcge.s16 q8, , q2 │ │ │ │ - @ instruction: 0xf8d4ed2a │ │ │ │ + @ instruction: 0xf8d4ecca │ │ │ │ @ instruction: 0xf8d4250c │ │ │ │ ldrdcs r0, [r0, -ip] │ │ │ │ vqadd.s16 d16, d17, d2 │ │ │ │ - blls 0x13f23c │ │ │ │ + blls 0x13f0bc │ │ │ │ stccc 8, cr15, [r4], {83} @ 0x53 │ │ │ │ @ instruction: 0xf57f071a │ │ │ │ @ instruction: 0xf8d4af2f │ │ │ │ tstcs r0, ip, lsl #10 │ │ │ │ bicseq pc, r8, #212, 16 @ 0xd40000 │ │ │ │ vqadd.s16 d16, d17, d2 │ │ │ │ - @ instruction: 0xf8d4ed14 │ │ │ │ + @ instruction: 0xf8d4ecb4 │ │ │ │ @ instruction: 0xf8d4250c │ │ │ │ smlattcs r0, r0, r3, r0 │ │ │ │ vqadd.s16 d16, d17, d2 │ │ │ │ - ldr lr, [sp, -ip, lsl #26] │ │ │ │ + ldr lr, [sp, -ip, lsr #25] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ svcmi 0x00aab08f │ │ │ │ tstcs fp, #696320 @ 0xaa000 │ │ │ │ vmax.s8 d20, d28, d9 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ strls r0, [r0, -sp, lsr #2] │ │ │ │ ldmdavs r2, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f920d │ │ │ │ vhsub.s8 d16, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0ca022d │ │ │ │ - strmi pc, [r5], -r1, lsr #19 │ │ │ │ + strmi pc, [r5], -r1, asr #18 │ │ │ │ strbpl pc, [r0], #-1285 @ 0xfffffafb @ │ │ │ │ @ instruction: 0xf0ca4630 │ │ │ │ - tstpcs fp, #31744 @ p-variant is OBSOLETE @ 0x7c00 │ │ │ │ + tstpcs fp, #782336 @ p-variant is OBSOLETE @ 0xbf000 │ │ │ │ rsbeq pc, r0, #-1073741823 @ 0xc0000001 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0ca022d │ │ │ │ - movwcs pc, #2627 @ 0xa43 @ │ │ │ │ + movwcs pc, #2531 @ 0x9e3 @ │ │ │ │ @ instruction: 0xf894930c │ │ │ │ blcs 0x512f0 │ │ │ │ tstphi sp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ cmpppl sp, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ ldmib r3, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ movwmi r2, #41216 @ 0xa100 │ │ │ │ adcshi pc, lr, r0 │ │ │ │ @@ -53062,54 +53062,54 @@ │ │ │ │ ldrdge fp, [r7, -r2]! │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ smlabteq r0, r3, r9, lr │ │ │ │ @ instruction: 0xf894e732 │ │ │ │ strbmi r0, [r0, #-1283]! @ 0xfffffafd │ │ │ │ svcge 0x0049f43f │ │ │ │ strbmi r4, [r8], -r7, lsr #22 │ │ │ │ - sbcscs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + eorcs pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrsne pc, r4, ip, asr #12 │ │ │ │ + mvneq pc, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ @ instruction: 0xf10e023d │ │ │ │ - @ instruction: 0xe00ff8bf │ │ │ │ + and pc, pc, pc, asr r8 @ │ │ │ │ ldmib r1, {r0, r1, r3, r4, r8, sp, pc}^ │ │ │ │ stmib r3, {r8}^ │ │ │ │ stmdbge ip, {r8} │ │ │ │ @ instruction: 0xf7ce4630 │ │ │ │ stmdbls ip, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0x4648af19 │ │ │ │ - blx 0x130047c │ │ │ │ + @ instruction: 0xf9eaf10e │ │ │ │ ldmdavs sl, {r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rschi pc, r8, #64 @ 0x40 │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1078ff0 │ │ │ │ @ instruction: 0x46480374 │ │ │ │ - addscs pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ + rscne pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrsne pc, r4, ip, asr #12 │ │ │ │ + mvneq pc, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf10e72c2 │ │ │ │ - ldrb pc, [fp, fp, lsl #17] @ │ │ │ │ + ldrb pc, [fp, fp, lsr #16] @ │ │ │ │ blcc 0xfe6f6890 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x03b9aca0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r2, r4, lsl #9 │ │ │ │ + ldrsbteq lr, [r2], -r4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #8 │ │ │ │ bcs 0x6a8c0 │ │ │ │ rsbshi pc, r0, #64 @ 0x40 │ │ │ │ ldrbge pc, [r0, #-2260]! @ 0xfffff72c @ │ │ │ │ ldmdapl r6, {r0, r2, r8, sl, ip, sp, lr, pc}^ │ │ │ │ cdppl 5, 5, cr15, cr6, cr5, {0} │ │ │ │ cdpeq 1, 3, cr15, cr0, cr14, {0} │ │ │ │ stmdaeq r0!, {r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -53267,49 +53267,49 @@ │ │ │ │ @ instruction: 0xf1bc8093 │ │ │ │ teqle r9, r0, lsr #31 │ │ │ │ svceq 0x00fff1ba │ │ │ │ cmpphi r8, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf140015b │ │ │ │ @ instruction: 0xf1e88140 │ │ │ │ - smlatbcs r4, sp, r9, pc @ │ │ │ │ + tstpcs r4, sp, asr #18 @ p-variant is OBSOLETE │ │ │ │ bicseq pc, r4, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf1e84650 │ │ │ │ - @ instruction: 0xf8c4f9a7 │ │ │ │ + @ instruction: 0xf8c4f947 │ │ │ │ @ instruction: 0xf85703dc │ │ │ │ ldreq r3, [r9, -r4, lsl #24] │ │ │ │ cmpphi r1, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xf99cf1e8 │ │ │ │ + @ instruction: 0xf93cf1e8 │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ @ instruction: 0x465003d8 │ │ │ │ - @ instruction: 0xf996f1e8 │ │ │ │ + @ instruction: 0xf936f1e8 │ │ │ │ ldrcs pc, [r0, #-2260] @ 0xfffff72c │ │ │ │ mvneq pc, #196, 16 @ 0xc40000 │ │ │ │ vpmin.s8 q1, q8, │ │ │ │ cmnlt r2, r4, asr #2 │ │ │ │ tstcs r4, r0, lsl r6 │ │ │ │ - @ instruction: 0xf98af1e8 │ │ │ │ + @ instruction: 0xf92af1e8 │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ @ instruction: 0xf8d403e4 │ │ │ │ @ instruction: 0xf1e80510 │ │ │ │ - @ instruction: 0xf8c4f983 │ │ │ │ + @ instruction: 0xf8c4f923 │ │ │ │ ldmdb r7, {r3, r5, r6, r7, r8, r9}^ │ │ │ │ andls r3, r3, #536870912 @ 0x20000000 │ │ │ │ ldreq r9, [r2, -r3, lsl #20] │ │ │ │ @ instruction: 0xf8d4d517 │ │ │ │ @ instruction: 0xf1baa514 │ │ │ │ vrecps.f32 q0, q8, │ │ │ │ @ instruction: 0xf1ba80f4 │ │ │ │ andle r0, lr, r0, lsl #30 │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ - @ instruction: 0xf96ef1e8 │ │ │ │ + @ instruction: 0xf90ef1e8 │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ ldrbmi r0, [r0], -r0, lsl #8 │ │ │ │ - @ instruction: 0xf968f1e8 │ │ │ │ + @ instruction: 0xf908f1e8 │ │ │ │ streq pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ andcc lr, r2, #1425408 @ 0x15c000 │ │ │ │ blcs 0x68be0 │ │ │ │ @ instruction: 0xf847bfb8 │ │ │ │ strtmi r3, [r8], -r8, lsl #24 │ │ │ │ blls 0x1342d8 │ │ │ │ andeq pc, r4, #67 @ 0x43 │ │ │ │ @@ -53329,15 +53329,15 @@ │ │ │ │ svcvs 0x0060f412 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ blcs 0x80cc24 │ │ │ │ @ instruction: 0xf042bfc8 │ │ │ │ bcs 0x44c30 │ │ │ │ rscshi pc, ip, r0 │ │ │ │ @ instruction: 0xf09e4630 │ │ │ │ - @ instruction: 0x4630fd1b │ │ │ │ + @ instruction: 0x4630fcbb │ │ │ │ @ instruction: 0xff00f7cd │ │ │ │ ldrsbtcc pc, [ip], fp @ │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ ldrb r4, [sp, #1944]! @ 0x798 │ │ │ │ andspl pc, r0, r3, asr #4 │ │ │ │ vmlaeq.f64 d14, d0, d5 │ │ │ │ @ instruction: 0xf1bc2100 │ │ │ │ @@ -53347,46 +53347,46 @@ │ │ │ │ @ instruction: 0xe798d19c │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ str sl, [r6, -pc, asr #30]! │ │ │ │ @ instruction: 0xf57f0791 │ │ │ │ strtmi sl, [r8], -r9, ror #29 │ │ │ │ @ instruction: 0xffaaf006 │ │ │ │ @ instruction: 0xf1e82010 │ │ │ │ - movwcs pc, #2169 @ 0x879 @ │ │ │ │ + movwcs pc, #2073 @ 0x819 @ │ │ │ │ @ instruction: 0xf64b6043 │ │ │ │ vrsra.s64 q8, , #64 │ │ │ │ andvs r0, r3, r4, lsl #6 │ │ │ │ @ instruction: 0x370cf8d4 │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf50560da │ │ │ │ @ instruction: 0xf8c4535c │ │ │ │ movwcc r0, #50956 @ 0xc70c │ │ │ │ andscs r6, r0, r3, asr #1 │ │ │ │ - @ instruction: 0xf862f1e8 │ │ │ │ + @ instruction: 0xf802f1e8 │ │ │ │ subvs r2, r3, r0, lsl #6 │ │ │ │ msrne CPSR_fsc, #78643200 @ 0x4b00000 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ @ instruction: 0xf8d46003 │ │ │ │ addvs r3, r3, r0, lsl r7 │ │ │ │ @ instruction: 0xf100b113 │ │ │ │ sbcsvs r0, sl, r8, lsl #4 │ │ │ │ cmpppl ip, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ ldreq pc, [r0, -r4, asr #17] │ │ │ │ sbcvs r3, r3, r0, lsl r3 │ │ │ │ andcc lr, r2, #1425408 @ 0x15c000 │ │ │ │ strb r9, [sp], r3, lsl #4 │ │ │ │ strbmi r4, [r8], -ip, ror #22 │ │ │ │ - andcc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + subscs pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrsne pc, r4, ip, asr #12 │ │ │ │ + mvneq pc, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ @ instruction: 0xf10d0243 │ │ │ │ - str pc, [r3, #3667]! @ 0xe53 │ │ │ │ + str pc, [r3, #3571]! @ 0xdf3 │ │ │ │ @ instruction: 0xf8479a03 │ │ │ │ @ instruction: 0xf0223c08 │ │ │ │ @ instruction: 0xf8470201 │ │ │ │ andls r2, r3, #4, 24 @ 0x400 │ │ │ │ sbcvs pc, r0, #201326595 @ 0xc000003 │ │ │ │ ldrne pc, [r4, #-2260]! @ 0xfffff72c │ │ │ │ vld1.8 {d9-d12}, [r1], r4 │ │ │ │ @@ -53420,83 +53420,83 @@ │ │ │ │ @ instruction: 0xf1bca578 │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ ldrt sl, [r0], #3363 @ 0xd23 │ │ │ │ mcrrcs 3, 12, pc, r0, cr3 @ │ │ │ │ blmi 0xffd9fc │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ @ instruction: 0xf64c621d │ │ │ │ - vaddhn.i16 d20, q0, q14 │ │ │ │ + vmvn.i32 , #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf64c042d │ │ │ │ - vsra.s64 d17, d4, #64 │ │ │ │ + vmla.f d16, d16, d0[5] │ │ │ │ @ instruction: 0xf8cd012d │ │ │ │ strls sl, [r0], #-4 │ │ │ │ - ldc2l 1, cr15, [r4, #52]! @ 0x34 │ │ │ │ + ldc2 1, cr15, [r4, #52] @ 0x34 │ │ │ │ @ instruction: 0xf1e8e544 │ │ │ │ - tstpcs r4, sp, ror #16 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r4, sp, lsl #16 @ p-variant is OBSOLETE │ │ │ │ biceq pc, r0, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf1e84650 │ │ │ │ - tstpcs r4, r7, ror #16 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r4, r7, lsl #16 @ p-variant is OBSOLETE │ │ │ │ biceq pc, r4, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf1e84650 │ │ │ │ - @ instruction: 0xf8c4f861 │ │ │ │ + @ instruction: 0xf8c4f801 │ │ │ │ @ instruction: 0xf8d403c8 │ │ │ │ @ instruction: 0xe6c92510 │ │ │ │ strbmi r4, [r8], -fp, lsr #22 │ │ │ │ - rsccc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + eorscc pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrsne pc, r4, ip, asr #12 │ │ │ │ + mvneq pc, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ bcs 0x7ed2c │ │ │ │ adcne pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - ldc2l 1, cr15, [r0, #52] @ 0x34 │ │ │ │ + ldc2l 1, cr15, [r0, #-52]! @ 0xffffffcc │ │ │ │ blmi 0x93da84 │ │ │ │ @ instruction: 0xf64c4648 │ │ │ │ - vaddhn.i16 d20, q0, q4 │ │ │ │ + vmov.i32 , #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf64c042d │ │ │ │ - vsra.s64 d17, d4, #64 │ │ │ │ + vmla.f d16, d16, d0[5] │ │ │ │ stmib sp, {r0, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf6404200 │ │ │ │ @ instruction: 0xf10d12bf │ │ │ │ - str pc, [pc, #-3519] @ 0x43865 │ │ │ │ - blx 0xd80fb2 │ │ │ │ - orrsne pc, r4, ip, asr #12 │ │ │ │ + str pc, [pc, #-3423] @ 0x438c5 │ │ │ │ + blx 0xff580fb0 │ │ │ │ + mvneq pc, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbmi pc, ip, ip, asr #12 │ │ │ │ + adcscc pc, ip, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b16 │ │ │ │ vhsub.s32 d2, d13, d22 │ │ │ │ - @ instruction: 0xf64cfb49 │ │ │ │ - vsra.s64 d17, d4, #64 │ │ │ │ + @ instruction: 0xf64cfae9 │ │ │ │ + vmla.f d16, d16, d0[5] │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vmla.i d20, d0, d0[2] │ │ │ │ + vshr.s64 d19, d8, #64 │ │ │ │ blmi 0x444708 │ │ │ │ andscs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xf80f12 │ │ │ │ - orrsne pc, r4, ip, asr #12 │ │ │ │ + blx 0xff780f10 │ │ │ │ + mvneq pc, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcscc pc, r4, ip, asr #12 │ │ │ │ + andcc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b09 │ │ │ │ vqsub.s32 , , │ │ │ │ - @ instruction: 0xf64cfb2f │ │ │ │ - vsra.s64 d17, d4, #64 │ │ │ │ + @ instruction: 0xf64cfacf │ │ │ │ + vmla.f d16, d16, d0[5] │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vmvn.i32 d19, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q9, d16, d12 │ │ │ │ blmi 0x10473c │ │ │ │ andvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x900f46 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, ip, lsl #10 │ │ │ │ + blx 0xff100f44 │ │ │ │ + eorseq lr, r2, r8, asr #8 │ │ │ │ + eorseq lr, r2, ip, asr r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9b8a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x46152010 │ │ │ │ @ instruction: 0xf1e7460e │ │ │ │ - @ instruction: 0xf504ff5f │ │ │ │ + @ instruction: 0xf504feff │ │ │ │ stmib r0, {r6, r9, ip, lr}^ │ │ │ │ @ instruction: 0xf8d26500 │ │ │ │ addvs r3, r3, ip, lsl #14 │ │ │ │ @ instruction: 0xf100b113 │ │ │ │ sbcsvs r0, r9, r8, lsl #2 │ │ │ │ ldrbpl pc, [ip], #-1284 @ 0xfffffafc @ │ │ │ │ streq pc, [ip, -r2, asr #17] │ │ │ │ @@ -53508,15 +53508,15 @@ │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9b8f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x46152010 │ │ │ │ @ instruction: 0xf1e7460e │ │ │ │ - @ instruction: 0xf504ff37 │ │ │ │ + @ instruction: 0xf504fed7 │ │ │ │ stmib r0, {r6, r9, ip, lr}^ │ │ │ │ @ instruction: 0xf8d26500 │ │ │ │ addvs r3, r3, r0, lsl r7 │ │ │ │ @ instruction: 0xf100b113 │ │ │ │ sbcsvs r0, r9, r8, lsl #2 │ │ │ │ ldrbpl pc, [ip], #-1284 @ 0xfffffafc @ │ │ │ │ ldreq pc, [r0, -r2, asr #17] │ │ │ │ @@ -53527,23 +53527,23 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ vhadd.s8 d27, d30, d3 │ │ │ │ - vshl.s64 d18, d16, #0 │ │ │ │ + vabal.s8 q9, d0, d0 │ │ │ │ tstcs fp, #209715200 @ 0xc800000 │ │ │ │ rscvc pc, sl, #20971520 @ 0x1400000 │ │ │ │ andls r4, r0, #12, 12 @ 0xc00000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - ldc2l 0, cr15, [r6], #804 @ 0x324 │ │ │ │ + ldc2 0, cr15, [r6], {201} @ 0xc9 │ │ │ │ subpl pc, pc, #0, 10 │ │ │ │ tstppl r0, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmdb r2, {r1, sl, fp, sp}^ │ │ │ │ b 0x1411f88 │ │ │ │ b 0x14212d0 │ │ │ │ b 0x10e15d4 │ │ │ │ b 0x11050a4 │ │ │ │ @@ -53651,33 +53651,33 @@ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf00a4ff0 │ │ │ │ @ instruction: 0xf8d1b881 │ │ │ │ @ instruction: 0xf8d125c8 │ │ │ │ vst3. {d28,d30,d32}, [r2], ip │ │ │ │ ldr r7, [pc, r0, lsl #5]! │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ - vsra.s64 d17, d4, #64 │ │ │ │ + vmla.f d16, d16, d0[5] │ │ │ │ @ instruction: 0xf505012d │ │ │ │ vst2.8 {d23-d26}, [pc :128], r3 │ │ │ │ andls r7, r0, r8, lsl r2 │ │ │ │ - @ instruction: 0xf872f1f6 │ │ │ │ - orrsne pc, r4, ip, asr #12 │ │ │ │ + @ instruction: 0xf812f1f6 │ │ │ │ + mvneq pc, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, ip, ip, asr #12 │ │ │ │ + sbcscc pc, ip, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ tstpvc ip, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ subscs pc, r2, #64, 4 │ │ │ │ - @ instruction: 0xf9b4f22d │ │ │ │ - orrsne pc, r4, ip, asr #12 │ │ │ │ + @ instruction: 0xf954f22d │ │ │ │ + mvneq pc, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsmi pc, r8, ip, asr #12 │ │ │ │ + rsccc pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ tstpvc ip, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xf9a6f22d │ │ │ │ + @ instruction: 0xf946f22d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9bb90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ strmi r5, [r4], -r8, lsl #10 │ │ │ │ @ instruction: 0x46283510 │ │ │ │ @ instruction: 0xf812f007 │ │ │ │ @@ -53686,15 +53686,15 @@ │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ subeq pc, r0, #2 │ │ │ │ mcrcc 8, 7, pc, cr4, cr3, {6} @ │ │ │ │ strle r0, [r6, #-1627] @ 0xfffff9a5 │ │ │ │ strtmi fp, [r0], -sl, lsr #19 │ │ │ │ pop {r6, r8, sp} │ │ │ │ @ instruction: 0xf0954038 │ │ │ │ - cmnlt r2, r5, ror pc │ │ │ │ + cmnlt r2, r5, lsl pc │ │ │ │ cmpcs r0, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ bllt 0xff78290c │ │ │ │ @ instruction: 0xf0064628 │ │ │ │ @ instruction: 0x0601fffb │ │ │ │ @ instruction: 0xf8d4d4e2 │ │ │ │ ldrbeq r3, [sl], -r8, lsl #1 │ │ │ │ @@ -53715,15 +53715,15 @@ │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ andvc pc, r0, #33554432 @ 0x2000000 │ │ │ │ mcrcc 8, 7, pc, cr4, cr3, {6} @ │ │ │ │ strle r0, [r7, #-1435] @ 0xfffffa65 │ │ │ │ @ instruction: 0x4620b9ba │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - svclt 0x003af095 │ │ │ │ + mrclt 0, 6, APSR_nzcv, cr10, cr5, {4} │ │ │ │ @ instruction: 0x4620b17a │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ bllt 0xfe882984 │ │ │ │ @ instruction: 0xf0064628 │ │ │ │ strbeq pc, [r1, #4031] @ 0xfbf @ │ │ │ │ @ instruction: 0xf8d4d4e0 │ │ │ │ @@ -53745,15 +53745,15 @@ │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ andeq pc, r8, #2 │ │ │ │ mcrcc 8, 7, pc, cr4, cr3, {6} @ │ │ │ │ strle r0, [r6, #-1819] @ 0xfffff8e5 │ │ │ │ strtmi fp, [r0], -sl, lsr #19 │ │ │ │ pop {r3, r8, sp} │ │ │ │ @ instruction: 0xf0954038 │ │ │ │ - ldrshlt fp, [r2, #-239]! @ 0xffffff11 │ │ │ │ + @ instruction: 0xb172be9f │ │ │ │ tstcs r8, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ bllt 0x1a029f8 │ │ │ │ @ instruction: 0xf0064628 │ │ │ │ streq pc, [r1], -r5, lsl #31 │ │ │ │ @ instruction: 0xf8d4d5e2 │ │ │ │ ldreq r3, [sl, -r8, lsl #1] │ │ │ │ @@ -53779,15 +53779,15 @@ │ │ │ │ @ instruction: 0xff58f006 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ vst3. {d0,d2,d4}, [r3], r2 │ │ │ │ strle r6, [r7, #-768] @ 0xfffffd00 │ │ │ │ strtmi fp, [r0], -r3, asr #18 │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - mrclt 0, 5, APSR_nzcv, cr10, cr5, {4} │ │ │ │ + mrclt 0, 2, APSR_nzcv, cr10, cr5, {4} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ tstppl r7, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @@ -53795,25 +53795,25 @@ │ │ │ │ andeq pc, r1, #2 │ │ │ │ stccc 8, cr15, [r8], {81} @ 0x51 │ │ │ │ orrvc pc, r0, r3, lsl #8 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ mulle r8, sl, r2 │ │ │ │ vst4.8 {d27,d29,d31,d33}, [pc :64], r9 │ │ │ │ @ instruction: 0xf0957180 │ │ │ │ - @ instruction: 0xf44fbe9b │ │ │ │ + @ instruction: 0xf44fbe3b │ │ │ │ @ instruction: 0xf7cd7180 │ │ │ │ andcs fp, r0, r5, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9bd9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q9, q12 │ │ │ │ - @ instruction: 0x460bfe59 │ │ │ │ + @ instruction: 0x460bfdf9 │ │ │ │ andcs lr, r0, r3, asr #20 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ subspl pc, r9, r0, lsl #10 │ │ │ │ ldmib r0, {r4, ip, sp}^ │ │ │ │ @@ -53826,33 +53826,33 @@ │ │ │ │ @ instruction: 0xf6c31cff │ │ │ │ @ instruction: 0x21003c9a │ │ │ │ movwcs lr, #2512 @ 0x9d0 │ │ │ │ @ instruction: 0x41994594 │ │ │ │ andcs fp, r1, r8, lsr pc │ │ │ │ tstge r6, r4, lsl #6 │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ - @ instruction: 0xf954f223 │ │ │ │ + @ instruction: 0xf8f4f223 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ blcc 0xfe6f7410 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 0xff1f0e34 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ strmi r0, [r5], -sp, lsr #2 │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0c9022d │ │ │ │ - @ instruction: 0xf500fa8d │ │ │ │ + @ instruction: 0xf500fa2d │ │ │ │ strmi r5, [r6], -pc, asr #8 │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ @ instruction: 0xf140059f │ │ │ │ @ instruction: 0xf04380cf │ │ │ │ cmpeq r8, r0, lsl #3 │ │ │ │ @ instruction: 0x460bbf55 │ │ │ │ moveq pc, #67 @ 0x43 │ │ │ │ @@ -53882,31 +53882,31 @@ │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcc lr, r2, #68, 18 @ 0x110000 │ │ │ │ tstvc r3, r1, asr #20 │ │ │ │ svclt 0x005807c8 │ │ │ │ ldrle r4, [r3, #-3997] @ 0xfffff063 │ │ │ │ movtcs r4, #57244 @ 0xdf9c │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - rsbsvs pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + sbcpl pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrvs R8_fiq, r9 │ │ │ │ + cmnppl r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0xe81010 │ │ │ │ + @ instruction: 0xf9d8f0c9 │ │ │ │ tstpeq r8, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfe701004 │ │ │ │ + blx 0xf01004 │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ ldrle r0, [r1], #-1433 @ 0xfffffa67 │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ vabd.s8 d25, d10, d0 │ │ │ │ - vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ @ instruction: 0xf649022d │ │ │ │ - vaddw.s8 q11, q0, d24 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0c90132 │ │ │ │ - stmibmi ip, {r0, r1, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfe20102c │ │ │ │ + stmibmi ip, {r0, r1, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xa0102c │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ cps #24 │ │ │ │ @ instruction: 0x07918197 │ │ │ │ cmnphi pc, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1400118 │ │ │ │ @ instruction: 0xf8d88115 │ │ │ │ vst3.32 {d1,d3,d5}, [r1 :128], r8 │ │ │ │ @@ -53933,25 +53933,25 @@ │ │ │ │ @ instruction: 0xf1000618 │ │ │ │ ldreq r8, [r2, -r0, lsr #3] │ │ │ │ cmnphi sl, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf100059b │ │ │ │ @ instruction: 0xf506816b │ │ │ │ movwcs r5, #12884 @ 0x3254 │ │ │ │ @ instruction: 0x46283218 │ │ │ │ - msrpl (UNDEF: 104), ip │ │ │ │ + @ instruction: 0x41b8f64c │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - stc2 0, cr15, [sl], {204} @ 0xcc │ │ │ │ + blx 0xfeb010e2 │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ vabd.s8 d25, d10, d0 │ │ │ │ - vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ @ instruction: 0xf649022d │ │ │ │ - vaddw.s8 q11, q0, d24 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0c90132 │ │ │ │ - stmdbmi r0!, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0xb810e0 │ │ │ │ + stmdbmi r0!, {r0, r3, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf9ccf0c4 │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ @ instruction: 0xf100035c │ │ │ │ andlt r8, r3, r5, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -54008,68 +54008,68 @@ │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdapl r0, {r1, r2, r8, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r3, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf8d8d0b0 │ │ │ │ @ instruction: 0xf0111530 │ │ │ │ svclt 0x00186f60 │ │ │ │ @ instruction: 0xd1a92100 │ │ │ │ - orrsne pc, r4, ip, asr #12 │ │ │ │ + mvneq pc, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcmi pc, r4, ip, asr #12 │ │ │ │ + rscscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d11 │ │ │ │ vhsub.s32 d6, d28, d15 │ │ │ │ - movtcs pc, #57077 @ 0xdef5 @ │ │ │ │ + movtcs pc, #56981 @ 0xde95 @ │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - rsbsvs pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + sbcpl pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrvs R8_fiq, r9 │ │ │ │ + cmnppl r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf92cf0c9 │ │ │ │ + @ instruction: 0xf8ccf0c9 │ │ │ │ @ instruction: 0xf0c44913 │ │ │ │ - ldmdb r4, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r2, r3, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [r9, #514] @ 0x202 │ │ │ │ svcge 0x002df57f │ │ │ │ strtmi r2, [r8], -r1, lsl #6 │ │ │ │ strcc pc, [r5, #-2184] @ 0xfffff778 │ │ │ │ - rsbsvs pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + sbcpl pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strls r2, [r0, -sp, asr #6] │ │ │ │ - msrvs R8_fiq, r9 │ │ │ │ + cmnppl r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf914f0c9 │ │ │ │ + @ instruction: 0xf8b4f0c9 │ │ │ │ @ instruction: 0xf0c44908 │ │ │ │ - ldmdb r4, {r0, r1, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r2, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldr r3, [r6, -r2, lsl #4] │ │ │ │ - eorseq lr, r2, r4, lsl #9 │ │ │ │ - mlaseq r2, r0, r5, lr │ │ │ │ - eorseq lr, r2, r8, asr #11 │ │ │ │ - eorseq lr, r2, r8, lsl r7 │ │ │ │ - eorseq lr, r2, r8, ror #10 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r8, asr r6 │ │ │ │ + ldrsbteq lr, [r2], -r4 │ │ │ │ + eorseq lr, r2, r0, ror #9 │ │ │ │ + eorseq lr, r2, r8, lsl r5 │ │ │ │ + eorseq lr, r2, r8, ror #12 │ │ │ │ + ldrhteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr #10 │ │ │ │ + eorseq lr, r2, r8, lsr #11 │ │ │ │ ldrbne pc, [r0, #-2264]! @ 0xfffff728 @ │ │ │ │ svcvs 0x007ff411 │ │ │ │ svcge 0x0000f43f │ │ │ │ ldmdbmi ip, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8882001 │ │ │ │ @ instruction: 0xf8990503 │ │ │ │ stmdblt r8!, {} @ │ │ │ │ eorvc pc, r0, lr, asr #4 │ │ │ │ addscs pc, r5, r0, asr #5 │ │ │ │ orrslt r7, r8, r0, lsl #16 │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ vabd.s8 d25, d10, d0 │ │ │ │ - vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ @ instruction: 0xf649022d │ │ │ │ - vaddw.s8 q11, q0, d24 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0c90132 │ │ │ │ - ldmdbmi r8!, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf940f0c4 │ │ │ │ + ldmdbmi r8!, {r0, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8e0f0c4 │ │ │ │ ldrbne pc, [r0, #-2264]! @ 0xfffff728 @ │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ svceq 0x000ef011 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr8, cr15, {1} │ │ │ │ mulne r0, r9, r8 │ │ │ │ @ instruction: 0xf8882001 │ │ │ │ ldmdblt r9!, {r2, r8, sl} │ │ │ │ @@ -54077,183 +54077,183 @@ │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ stmdbcs r0, {r0, r3, fp, ip, sp, lr} │ │ │ │ mcrge 4, 6, pc, cr10, cr15, {1} @ │ │ │ │ strle r0, [r2, #-345] @ 0xfffffea7 │ │ │ │ @ instruction: 0xf57f0598 │ │ │ │ movtcs sl, #57029 @ 0xdec5 │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - rsbsvs pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + sbcpl pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrvs R8_fiq, r9 │ │ │ │ + cmnppl r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8b2f0c9 │ │ │ │ + @ instruction: 0xf852f0c9 │ │ │ │ @ instruction: 0xf0c44963 │ │ │ │ - ldmdb r4, {r0, r2, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r2, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrt r3, [r1], r2, lsl #4 │ │ │ │ ldrtmi r2, [r0], -sp, asr #6 │ │ │ │ vabd.s8 d25, d10, d0 │ │ │ │ - vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ @ instruction: 0xf649022d │ │ │ │ - vaddw.s8 q11, q0, d24 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0c90132 │ │ │ │ - ldmdbmi fp, {r0, r1, r2, r3, r4, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdbmi fp, {r0, r1, r2, r3, r4, r5, fp, ip, sp, lr, pc}^ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c443f0 │ │ │ │ - movwcs fp, #6399 @ 0x18ff │ │ │ │ + movwcs fp, #6303 @ 0x189f │ │ │ │ @ instruction: 0xf8884628 │ │ │ │ vrshl.s8 d19, d2, d3 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ vhsub.s8 d16, d3, d4 │ │ │ │ vbic.i32 , #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf64c0304 │ │ │ │ - vbic.i32 d21, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q10, q8, d4 │ │ │ │ @ instruction: 0xf0cc012d │ │ │ │ - ldmdb r4, {r0, r1, r2, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r2, r6, fp, ip, sp, lr, pc}^ │ │ │ │ strbt r3, [fp], -r2, lsl #4 │ │ │ │ subspl pc, fp, #25165824 @ 0x1800000 │ │ │ │ eorscc r2, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vbic.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0cc012d │ │ │ │ - ldmdb r4, {r0, r1, r2, r3, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrb r3, [sl], -r2, lsl #4 │ │ │ │ subspl pc, r4, #25165824 @ 0x1800000 │ │ │ │ eorcc r2, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vaddw.s8 q10, q8, d28 │ │ │ │ @ instruction: 0xf0cc012d │ │ │ │ - pkhbt pc, r8, pc, lsl #21 @ │ │ │ │ + @ instruction: 0xe688fa3f │ │ │ │ movwls r2, #4865 @ 0x1301 │ │ │ │ - mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ + teqpvc sp, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5069300 │ │ │ │ teqcc r0, #1275068417 @ 0x4c000001 │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vmvn.i32 d21, #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q10, d16, d8 │ │ │ │ @ instruction: 0xf64c022d │ │ │ │ - vmla.f d21, d0, d0[2] │ │ │ │ + vsra.s64 d20, d8, #64 │ │ │ │ @ instruction: 0xf0cb012d │ │ │ │ - @ instruction: 0xf506fa29 │ │ │ │ + @ instruction: 0xf506f9c9 │ │ │ │ movwcs r5, #12884 @ 0x3254 │ │ │ │ @ instruction: 0x4628321c │ │ │ │ - cmpppl r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + asrmi pc, ip, #12 @ │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x20013f8 │ │ │ │ + blx 0x8013f8 │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ movtcs lr, #54882 @ 0xd662 │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - rsbsvs pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + sbcpl pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrvs R8_fiq, r9 │ │ │ │ + cmnppl r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf83af0c9 │ │ │ │ + @ instruction: 0xffdaf0c8 │ │ │ │ @ instruction: 0xf0c44929 │ │ │ │ - ldmdb r4, {r0, r2, r3, r4, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r2, r3, r4, r5, fp, ip, sp, lr, pc}^ │ │ │ │ ldreq r3, [r9], r2, lsl #4 │ │ │ │ mcrge 5, 2, pc, cr11, cr15, {3} @ │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ vabd.s8 d25, d10, d0 │ │ │ │ - vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ @ instruction: 0xf649022d │ │ │ │ - vaddw.s8 q11, q0, d24 │ │ │ │ - @ instruction: 0xf0c90132 │ │ │ │ - stmdbmi r0!, {r0, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf888f0c4 │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf0c80132 │ │ │ │ + stmdbmi r0!, {r0, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf828f0c4 │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ b 0x10be9fc │ │ │ │ bfieq r7, r3, #2, #7 │ │ │ │ svcmi 0x001cbf58 │ │ │ │ ldclge 5, cr15, [sl, #508]! @ 0x1fc │ │ │ │ stmdbcs r0, {r4, r6, r7, r8, sl, sp, lr, pc} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr8, cr15, {3} │ │ │ │ @ instruction: 0xf8d8e6c5 │ │ │ │ svceq 0x001b3534 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr11, cr15, {3} │ │ │ │ - orrsne pc, r4, ip, asr #12 │ │ │ │ + mvneq pc, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscmi pc, r8, ip, asr #12 │ │ │ │ + eorsmi pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d2 │ │ │ │ vhsub.s32 d6, d28, d27 │ │ │ │ - movtcs pc, #56765 @ 0xddbd @ │ │ │ │ + movtcs pc, #56669 @ 0xdd5d @ │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - rsbsvs pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ + sbcpl pc, r4, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrvs R8_fiq, r9 │ │ │ │ + cmnppl r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xfff4f0c8 │ │ │ │ - @ instruction: 0xf0c4490a │ │ │ │ - ldmdb r4, {r0, r1, r2, r4, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff94f0c8 │ │ │ │ + @ instruction: 0xf0c3490a │ │ │ │ + ldmdb r4, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ str r3, [r3], -r2, lsl #4 │ │ │ │ @ instruction: 0xe6664618 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r8, lsr #12 │ │ │ │ - eorseq lr, r2, r8, asr #14 │ │ │ │ + eorseq lr, r2, r8, asr #10 │ │ │ │ + eorseq lr, r2, r8, ror r5 │ │ │ │ + mlaseq r2, r8, r6, lr │ │ │ │ + eorseq lr, r2, r8, lsl #12 │ │ │ │ + eorseq lr, r2, r8, lsr r6 │ │ │ │ + eorseq lr, r2, r0, ror #9 │ │ │ │ ldrhteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r8, ror #13 │ │ │ │ - mlaseq r2, r0, r5, lr │ │ │ │ - eorseq lr, r2, r8, ror #10 │ │ │ │ - eorseq lr, r2, r8, lsl #13 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9c3ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf0c94604 │ │ │ │ - bmi 0x383710 │ │ │ │ + bmi 0x383590 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf87af0c9 │ │ │ │ + @ instruction: 0xf81af0c9 │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ ldrsbtcc pc, [r8], r3 @ │ │ │ │ @ instruction: 0x4798689b │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldclt 7, cr15, [r4, #-1020] @ 0xfffffc04 │ │ │ │ - eorseq lr, r2, r4, ror #9 │ │ │ │ + eorseq lr, r2, r4, lsr r4 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9c3fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, asr #31 │ │ │ │ blmi 0x871440 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldmdavs fp, {r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ vcgt.s16 d16, d0, d0 │ │ │ │ - stmiavs r3!, {r1, r2, r3, r5, r6, r7, r9, fp, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r1, r2, r3, r7, r9, fp, sp, lr, pc}^ │ │ │ │ subsne pc, sp, #805306372 @ 0x30000004 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ @ instruction: 0xf64c6821 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 q8, q4, #64 │ │ │ │ blcs 0x452e4 │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ movwls r9, #37899 @ 0x940b │ │ │ │ - rscvs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ + eorsvs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0x13a1f245 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ movwls r9, #16897 @ 0x4201 │ │ │ │ - blx 0x681a08 │ │ │ │ + @ instruction: 0xf9b8f1ee │ │ │ │ strbtmi r4, [r8], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0c89300 │ │ │ │ - stmdals r0, {r0, r1, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9d0f1e7 │ │ │ │ + stmdals r0, {r0, r1, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf970f1e7 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d1, d0 │ │ │ │ - svclt 0x0000fd05 │ │ │ │ + svclt 0x0000fca5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ stmiblt r9, {r0, r3, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x11abf243 │ │ │ │ cmppcs r3, r3, asr #13 @ p-variant is OBSOLETE │ │ │ │ tstmi r9, #285212672 @ 0x11000000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf8d02200 │ │ │ │ @@ -54340,15 +54340,15 @@ │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ @ instruction: 0xf892b9c8 │ │ │ │ ldmdblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-130] @ 0xffffff7e @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d403c │ │ │ │ vtst.8 d29, d14, d5 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmlal.s q11, d16, d0[2] │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ andcs r0, r0, #35 @ 0x23 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdeq pc, [r8, #-130] @ 0xffffff7e │ │ │ │ addeq pc, r1, r0, asr #7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d24770 │ │ │ │ @@ -54369,22 +54369,22 @@ │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x000cdc08 │ │ │ │ addvs pc, r0, #79 @ 0x4f │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ strtmi r4, [r0], -sl, lsr #6 │ │ │ │ - @ instruction: 0xf836f07a │ │ │ │ - msrvs R12_fiq, ip │ │ │ │ + @ instruction: 0xffd6f079 │ │ │ │ + cmnppl ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subvs pc, r8, ip, asr #12 │ │ │ │ + addspl pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, fp, #1024 @ 0x400 │ │ │ │ - stc2 2, cr15, [r2], #-176 @ 0xffffff50 │ │ │ │ - eorseq lr, r2, r4, lsr #15 │ │ │ │ + blx 0xff101d42 │ │ │ │ + ldrshteq lr, [r2], -r4 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldrdcs lr, [r2, -r3] │ │ │ │ ldrtle r0, [sp], #-1427 @ 0xfffffa6d │ │ │ │ bcs 0x48ff0 │ │ │ │ movtne lr, #6723 @ 0x1a43 │ │ │ │ blle 0x6728ac │ │ │ │ strtle r0, [ip], #-2009 @ 0xfffff827 │ │ │ │ @@ -54427,15 +54427,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41b │ │ │ │ stmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x2d3d98 │ │ │ │ vtst.8 d29, d14, d1 │ │ │ │ - vbic.i32 , #2048 @ 0x00000800 │ │ │ │ + vqdmlal.s q11, d16, d0[2] │ │ │ │ @ instruction: 0xf8530332 │ │ │ │ blcs 0xd15f0 │ │ │ │ @ instruction: 0xf8d0d109 │ │ │ │ vst2.16 {d0-d1}, [r0], r0 │ │ │ │ stmdacs r0, {ip, sp, lr} │ │ │ │ andcs fp, r7, r8, lsl pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -54453,15 +54453,15 @@ │ │ │ │ ldreq r3, [r8, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf894d421 │ │ │ │ bllt 0xff311ae4 │ │ │ │ ldrsbcc pc, [r8, #-132] @ 0xffffff7c @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d4200 │ │ │ │ vtst.8 d29, d14, d7 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmlal.s q11, d16, d0[2] │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ strtmi r5, [r0], -r3, lsr #32 │ │ │ │ @ instruction: 0xf9faf006 │ │ │ │ strle r0, [r1, #-259] @ 0xfffffefd │ │ │ │ stcle 13, cr2, [pc, #-4] @ 0x455d8 │ │ │ │ tstle r6, r3, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -54494,15 +54494,15 @@ │ │ │ │ ldreq r3, [r8, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf894d421 │ │ │ │ bllt 0xff311b88 │ │ │ │ ldrsbcc pc, [r8, #-132] @ 0xffffff7c @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d42a4 │ │ │ │ vtst.8 d29, d14, d7 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmlal.s q11, d16, d0[2] │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ strtmi r5, [r0], -r3, lsr #32 │ │ │ │ @ instruction: 0xf9a8f006 │ │ │ │ strle r0, [r1, #-259] @ 0xfffffefd │ │ │ │ stcle 13, cr2, [pc, #-4] @ 0x4567c │ │ │ │ tstle r6, r3, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -54536,15 +54536,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d44b │ │ │ │ blcs 0x51c30 │ │ │ │ @ instruction: 0xf8d0d13f │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ blcc 0x446388 │ │ │ │ stmdale r3, {r1, r3, r8, r9, fp, sp}^ │ │ │ │ - rsbsvc pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + sbcvs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ eorpl pc, r3, r2, asr r8 @ │ │ │ │ @ instruction: 0xf685fab5 │ │ │ │ @ instruction: 0x46200976 │ │ │ │ stmdavc r0!, {r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf94ef006 │ │ │ │ orrpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ @@ -54610,15 +54610,15 @@ │ │ │ │ cmppcc ip, #148, 16 @ p-variant is OBSOLETE @ 0x940000 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d4809e │ │ │ │ @ instruction: 0xf0033368 │ │ │ │ blcc 0x4464ac │ │ │ │ svclt 0x00882b0a │ │ │ │ stmdale r5, {r0, r8, r9, sl, sp} │ │ │ │ - ldrbvc pc, [r8, -lr, asr #4]! @ │ │ │ │ + strbvs pc, [r8, lr, asr #4] @ │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ eorvc pc, r3, r7, asr r8 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf8d480a2 │ │ │ │ andcs ip, r0, #76, 4 @ 0xc0000004 │ │ │ │ orrvs pc, r9, #4194304 @ 0x400000 │ │ │ │ orreq lr, r3, #4, 22 @ 0x1000 │ │ │ │ @@ -54667,15 +54667,15 @@ │ │ │ │ addhi pc, r6, r0, lsl #2 │ │ │ │ cmppcc ip, #148, 16 @ p-variant is OBSOLETE @ 0x940000 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d4808e │ │ │ │ @ instruction: 0xf0033368 │ │ │ │ blcc 0x446594 │ │ │ │ ldmdale r3, {r1, r3, r8, r9, fp, sp} │ │ │ │ - rsbsvc pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + sbcvs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ rsble r2, ip, r2, lsl #22 │ │ │ │ blcs 0x7ca64 │ │ │ │ addhi pc, r7, r0, asr #32 │ │ │ │ andvs pc, r0, r0 │ │ │ │ tstpeq r4, r1 @ p-variant is OBSOLETE │ │ │ │ @@ -54791,15 +54791,15 @@ │ │ │ │ ldceq 0, cr15, [pc], {5} │ │ │ │ ldceq 1, cr15, [r0], {172} @ 0xac │ │ │ │ svceq 0x000af1bc │ │ │ │ andcs sp, r1, r6, lsl #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - cdpvc 2, 7, cr15, cr8, cr14, {2} │ │ │ │ + cdpvs 2, 12, cr15, cr8, cr14, {2} │ │ │ │ cdpeq 2, 3, cr15, cr2, cr0, {6} │ │ │ │ eorvs pc, ip, lr, asr r8 @ │ │ │ │ b 0x1434214 │ │ │ │ bcs 0x60e68 │ │ │ │ mcrrne 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf01cdb3b │ │ │ │ rscle r0, r8, r1, lsl #30 │ │ │ │ @@ -54841,15 +54841,15 @@ │ │ │ │ strle r0, [r0, #82]! @ 0x52 │ │ │ │ orrpl pc, r0, #4194304 @ 0x400000 │ │ │ │ orrscc pc, r8, #13828096 @ 0xd30000 │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ orrsle r4, r8, fp, lsr #6 │ │ │ │ @ instruction: 0xf8d1b9a4 │ │ │ │ sbfx r5, r8, #2, #12 │ │ │ │ - rsbsvc pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ + sbcvs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ @ instruction: 0xf43f2b03 │ │ │ │ blcs 0xb1948 │ │ │ │ svcge 0x0052f47f │ │ │ │ vst1.32 {d14}, [r3 :128], r3 │ │ │ │ teqmi r3, #128, 6 │ │ │ │ @@ -54900,20 +54900,20 @@ │ │ │ │ strmi pc, [r8], -r4, lsl #22 │ │ │ │ svclt 0x0000e7f4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9ceb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #36, 20 @ 0x24000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0c8022d │ │ │ │ - @ instruction: 0xf500fa43 │ │ │ │ + @ instruction: 0xf500f9e3 │ │ │ │ @ instruction: 0xf8d65600 │ │ │ │ ldreq r3, [sl], #-2608 @ 0xfffff5d0 │ │ │ │ andcs sp, r0, r9, lsl #8 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -54936,26 +54936,26 @@ │ │ │ │ @ instruction: 0xf8d6e7d5 │ │ │ │ addseq r3, fp, #88, 6 @ 0x60000001 │ │ │ │ ubfx sp, r1, #11, #8 │ │ │ │ cmppcc sp, #9830400 @ p-variant is OBSOLETE @ 0x960000 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ submi pc, ip, #14024704 @ 0xd60000 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ - ldrhteq lr, [r2], -ip │ │ │ │ + eorseq lr, r2, ip, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9cf5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #24, 20 @ 0x18000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0c8022d │ │ │ │ - @ instruction: 0xf500f9ef │ │ │ │ + @ instruction: 0xf500f98f │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ ldreq r3, [fp], #-2608 @ 0xfffff5d0 │ │ │ │ andcs sp, r0, r9, lsl #8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -54966,26 +54966,26 @@ │ │ │ │ strcs sp, [r0], #-237 @ 0xffffff13 │ │ │ │ andcs r4, r1, #34603008 @ 0x2100000 │ │ │ │ strcc r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ stc2 7, cr15, [r0, #-1020]! @ 0xfffffc04 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ svclt 0x0000e7e1 │ │ │ │ - ldrhteq lr, [r2], -ip │ │ │ │ + eorseq lr, r2, ip, lsl #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9cfd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ bmi 0xf175f8 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf9b2f0c8 │ │ │ │ + @ instruction: 0xf952f0c8 │ │ │ │ addpl pc, ip, #14024704 @ 0xd60000 │ │ │ │ strpl pc, [r8, -r0, lsl #10] │ │ │ │ ldrcc r4, [r0, -r4, lsl #12] │ │ │ │ stmdbvs fp!, {r0, r2, r5, r6, r8, ip, sp, pc}^ │ │ │ │ ldrtle r0, [sp], #-1690 @ 0xfffff966 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -55030,15 +55030,15 @@ │ │ │ │ stmiavs sl!, {r6, r7, r8, r9, ip} │ │ │ │ eorcs r6, r2, #34 @ 0x22 │ │ │ │ andcs pc, r0, #-805306356 @ 0xd000000c │ │ │ │ b 0x10de040 │ │ │ │ smlabbcs r4, r3, r2, r1 │ │ │ │ blx 0xff183ec0 │ │ │ │ ... │ │ │ │ - ldrhteq lr, [r2], -ip │ │ │ │ + eorseq lr, r2, ip, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9d0d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ blx 0x1f83ee0 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ff460d │ │ │ │ @@ -55047,15 +55047,15 @@ │ │ │ │ stceq 8, cr15, [ip], #784 @ 0x310 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ @ instruction: 0xf04f0500 │ │ │ │ svclt 0x00b80400 │ │ │ │ tstcs r7, r1, lsl #6 │ │ │ │ strmi lr, [r0, #-2508] @ 0xfffff634 │ │ │ │ - blx 0xffa820f8 │ │ │ │ + blx 0xfe2820f8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9d11c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460a0ff8 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ svclt 0x0000fa91 │ │ │ │ addeq lr, r1, r0, lsl #22 │ │ │ │ @@ -55064,15 +55064,15 @@ │ │ │ │ movwcs fp, #275 @ 0x113 │ │ │ │ cmnpcc r0, #192, 16 @ p-variant is OBSOLETE @ 0xc00000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ subpl pc, sp, r0, lsl #10 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vshr.s16 d3, d16, #12 │ │ │ │ - svclt 0x0000bacf │ │ │ │ + svclt 0x0000ba6f │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ bl 0x4619c │ │ │ │ stmdbne r6, {r0, r6, r7, r9} │ │ │ │ msrpl CPSR_, #8388608 @ 0x800000 │ │ │ │ @@ -55098,32 +55098,32 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vand q12, q15, q8 │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrble r0, [r0, #1370]! @ 0x55a │ │ │ │ - subsvs pc, ip, ip, asr #12 │ │ │ │ + adcpl pc, ip, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldmdalt r2, {r0, r4, r8, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x00f2f110 │ │ │ │ strbne pc, [r3, -r7, asr #7] @ │ │ │ │ rscle r2, r4, r0, lsl #30 │ │ │ │ movtpl pc, #50436 @ 0xc504 @ │ │ │ │ tstpeq r3, r8, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1032f0c │ │ │ │ strtmi r0, [fp], #-816 @ 0xfffffcd0 │ │ │ │ svclt 0x00084628 │ │ │ │ eorcs r3, r0, #-2147483648 @ 0x80000000 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ bllt 0x1f03f48 │ │ │ │ - addsvs pc, r4, ip, asr #12 │ │ │ │ + rscpl pc, r4, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldmdalt r6!, {r0, r4, r8, ip, sp, lr, pc} │ │ │ │ + svclt 0x00d6f110 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9d22c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ b 0xfe0c9ff4 │ │ │ │ stmibvc sp, {r1, r6, sl, fp} │ │ │ │ mcrreq 0, 0, pc, r0, cr12 @ │ │ │ │ b 0xfe357850 │ │ │ │ @@ -55165,15 +55165,15 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0, -r0]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ mcrr2 7, 12, pc, r4, cr13 @ │ │ │ │ subpl pc, ip, r5, lsl #10 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vqadd.s8 d19, d15, d16 │ │ │ │ - strtmi lr, [r1], -r6, lsl #23 │ │ │ │ + strtmi lr, [r1], -r6, lsr #22 │ │ │ │ strcc r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xff32f7ff │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -55223,28 +55223,28 @@ │ │ │ │ stmiavs r9!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strcs r4, [r0], #-1615 @ 0xfffff9b1 │ │ │ │ bleq 0x6825f8 │ │ │ │ vmin.s8 d20, d22, d9 │ │ │ │ vmull.p8 q8, d0, d17 │ │ │ │ @ instruction: 0xf64c0e04 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vmov.i32 d23, #3072 @ 0x00000c00 │ │ │ │ + vmlal.s q11, d0, d0[7] │ │ │ │ @ instruction: 0xf8cd022d │ │ │ │ stmib sp, {r2, r3, sp, lr, pc}^ │ │ │ │ strtmi r1, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf1ed9804 │ │ │ │ - strtmi pc, [r1], -r9, asr #20 │ │ │ │ + strtmi pc, [r1], -r9, ror #19 │ │ │ │ stmdals r5, {r1, r2, r9, sl, lr} │ │ │ │ - blx 0x11829ac │ │ │ │ + @ instruction: 0xf9e4f1ed │ │ │ │ @ instruction: 0x460522bb │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ vqadd.s8 d16, d15, d13 │ │ │ │ - blls 0x100de8 │ │ │ │ + blls 0x100c68 │ │ │ │ andcs r9, r0, #1543503872 @ 0x5c000000 │ │ │ │ ldrbmi r9, [r9], -r3, lsl #22 │ │ │ │ @ instruction: 0x932f4650 │ │ │ │ @ instruction: 0xf04f2302 │ │ │ │ @ instruction: 0xf88d0c0e │ │ │ │ movwls r3, #36895 @ 0x901f │ │ │ │ rsbscc pc, pc, sp, lsl #17 │ │ │ │ @@ -55271,41 +55271,41 @@ │ │ │ │ @ instruction: 0xf8cd0c80 │ │ │ │ strcc r8, [r8, -r4, asr #1] │ │ │ │ adcgt pc, r8, sp, asr #17 │ │ │ │ mcrrmi 6, 4, pc, r1, cr0 @ │ │ │ │ eorsgt pc, r4, sp, asr #17 │ │ │ │ cdp2 0, 7, cr15, cr4, cr5, {0} │ │ │ │ @ instruction: 0xf1e64630 │ │ │ │ - @ instruction: 0x4628f9b7 │ │ │ │ - @ instruction: 0xf9b4f1e6 │ │ │ │ + @ instruction: 0x4628f957 │ │ │ │ + @ instruction: 0xf954f1e6 │ │ │ │ addsmi r9, ip, #0, 22 │ │ │ │ strbmi sp, [pc], -r3, lsr #3 │ │ │ │ orrcc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ stmibvs r3!, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ vcgt.s8 d25, d5, d0 │ │ │ │ vqrdmlah.s d19, d0, d1[1] │ │ │ │ ldrtmi r0, [fp], -r4, lsl #28 │ │ │ │ - eorsvc pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ + addvs pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf64c464f │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vbic.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf8cd012d │ │ │ │ stmib sp, {r3, sp, pc}^ │ │ │ │ strcs fp, [r0], #-259 @ 0xfffffefd │ │ │ │ @ instruction: 0x469346f2 │ │ │ │ @ instruction: 0x46214699 │ │ │ │ @ instruction: 0xf1ed9804 │ │ │ │ - strtmi pc, [r1], -pc, asr #19 │ │ │ │ + strtmi pc, [r1], -pc, ror #18 │ │ │ │ ldrbmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf9caf1ed │ │ │ │ + @ instruction: 0xf96af1ed │ │ │ │ @ instruction: 0x460522bb │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ vqadd.s8 d16, d15, d13 │ │ │ │ - blls 0x80cf4 │ │ │ │ + blls 0x80b74 │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ tstls r7, #0, 4 │ │ │ │ @ instruction: 0xf04f2302 │ │ │ │ @ instruction: 0xf88d0c0e │ │ │ │ movwls r3, #36895 @ 0x901f │ │ │ │ rsbscc pc, pc, sp, lsl #17 │ │ │ │ ldrls r9, [r2, -r1, lsr #6] │ │ │ │ @@ -55332,16 +55332,16 @@ │ │ │ │ adcsge pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r4, sp, asr #17 │ │ │ │ mcrrmi 6, 4, pc, r2, cr0 @ │ │ │ │ sbchi pc, r4, sp, asr #17 │ │ │ │ addsgt pc, r4, sp, asr #17 │ │ │ │ ldc2l 0, cr15, [sl, #20]! │ │ │ │ @ instruction: 0xf1e64630 │ │ │ │ - @ instruction: 0x4628f93d │ │ │ │ - @ instruction: 0xf93af1e6 │ │ │ │ + @ instruction: 0x4628f8dd │ │ │ │ + @ instruction: 0xf8daf1e6 │ │ │ │ addsmi r9, ip, #1024 @ 0x400 │ │ │ │ blmi 0x47aa20 │ │ │ │ blls 0xe20400 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorslt r8, r9, r5, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -55353,109 +55353,109 @@ │ │ │ │ andvs pc, r3, #201326595 @ 0xc000003 │ │ │ │ andls r3, r0, #268435456 @ 0x10000000 │ │ │ │ vmov.f32 d16, #-26 @ 0xc1d00000 │ │ │ │ andcc r5, r1, #201326592 @ 0xc000000 │ │ │ │ andls r3, r1, #67108864 @ 0x4000000 │ │ │ │ svclt 0x0000e6cf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, lsr #14 │ │ │ │ tstcs r0, fp, asr r2 │ │ │ │ andseq pc, sp, sp, lsl #2 │ │ │ │ bleq 0x68281c │ │ │ │ - b 0x182d28 │ │ │ │ + stmib r4!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ strcs r9, [r0, #-1296] @ 0xfffffaf0 │ │ │ │ ldrbmi r2, [r9], -lr, lsl #4 │ │ │ │ andscs pc, ip, sp, lsl #17 │ │ │ │ adccs r2, sl, #16, 12 @ 0x1000000 │ │ │ │ stmib sp, {r4, r6, r9, sl, lr}^ │ │ │ │ strtmi r6, [sl], -sl, lsl #4 │ │ │ │ - bicvs pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ + tstpvs ip, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ ldrbvs pc, [r5, r5, asr #4] @ │ │ │ │ streq pc, [r4, -r0, asr #5] │ │ │ │ ldrls r9, [r5, -r6, lsl #6] │ │ │ │ blx 0x1a82432 │ │ │ │ strcc pc, [r4, #2260] @ 0x8d4 │ │ │ │ @ instruction: 0xf57f0419 │ │ │ │ subscs sl, sl, #2192 @ 0x890 │ │ │ │ @ instruction: 0xf10d4629 │ │ │ │ vqadd.s8 d16, d15, d14 │ │ │ │ - @ instruction: 0xf8d4e9e2 │ │ │ │ + @ instruction: 0xf8d4e982 │ │ │ │ strtmi r3, [sl], -r8, lsl #11 │ │ │ │ @ instruction: 0x46504659 │ │ │ │ @ instruction: 0x960a9310 │ │ │ │ ldrls r2, [r5, -r2, lsl #6] │ │ │ │ eorcc pc, r1, sp, lsl #17 │ │ │ │ ldrls r2, [r1, #-936] @ 0xfffffc58 │ │ │ │ @ instruction: 0xf64c930b │ │ │ │ - vrsra.s64 q11, q2, #64 │ │ │ │ + vsubw.s8 q11, q0, d20 │ │ │ │ movwls r0, #25389 @ 0x632d │ │ │ │ movwvc pc, #57920 @ 0xe240 @ │ │ │ │ andscc pc, ip, sp, lsr #17 │ │ │ │ blx 0x118247a │ │ │ │ ldrbcc pc, [ip, #-2260]! @ 0xfffff72c @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf67f2b04 │ │ │ │ adcscs sl, sl, #1696 @ 0x6a0 │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ strcs r0, [r1, #-30] @ 0xffffffe2 │ │ │ │ - ldmib sl!, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdb sl, {r0, r1, r2, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ strcc pc, [ip, #2260] @ 0x8d4 │ │ │ │ adccs r2, r8, #16, 2 │ │ │ │ andvc pc, lr, r0, asr #4 │ │ │ │ andne lr, sl, #3358720 @ 0x334000 │ │ │ │ eorne lr, r2, #3358720 @ 0x334000 │ │ │ │ tstls r0, #0, 4 │ │ │ │ @ instruction: 0xf8ada906 │ │ │ │ @ instruction: 0xf64c001c │ │ │ │ - vqdmlal.s q11, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8ad032d │ │ │ │ movwls r0, #24700 @ 0x607c │ │ │ │ movwcs r4, #9808 @ 0x2650 │ │ │ │ eorpl pc, r1, sp, lsl #17 │ │ │ │ ldrbvs pc, [r5, r5, asr #4] @ │ │ │ │ streq pc, [r4, -r0, asr #5] │ │ │ │ - strbvs pc, [ip, #1612]! @ 0x64c @ │ │ │ │ + ldrvs pc, [ip, #-1612]! @ 0xfffff9b4 │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0x972d9715 │ │ │ │ @ instruction: 0xf005951e │ │ │ │ @ instruction: 0xe63afd53 │ │ │ │ movwcs r4, #10510 @ 0x290e │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ stc2l 0, cr15, [ip, #-20] @ 0xffffffec │ │ │ │ stmdbmi ip, {r1, r2, r3, r4, r6, r9, sl, sp, lr, pc} │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0054650 │ │ │ │ ldrb pc, [r2], -r5, asr #26 @ │ │ │ │ - blx 0xff482e72 │ │ │ │ - msrvs R12_fiq, ip │ │ │ │ + blx 0x1c82e72 │ │ │ │ + cmnppl ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsvs pc, r8, ip, asr #12 │ │ │ │ + subvs pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ vqsub.s32 q2, , │ │ │ │ - svclt 0x0000fbe5 │ │ │ │ - eorseq lr, r2, r8, asr pc │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r4, asr #15 │ │ │ │ + svclt 0x0000fb85 │ │ │ │ + eorseq lr, r2, r8, lsr #29 │ │ │ │ + eorseq lr, r2, r8, asr #28 │ │ │ │ + eorseq lr, r2, r4, lsl r7 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - andseq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + rsbvc pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ tstcs fp, #0, 4 │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cdp2 0, 0, cr15, cr4, cr7, {6} │ │ │ │ + stc2 0, cr15, [r4, #796]! @ 0x31c │ │ │ │ andcs fp, r0, ip, asr #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf500bd30 │ │ │ │ stmdavs sl!, {r8, r9, ip, lr} │ │ │ │ @@ -55466,55 +55466,55 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - andseq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + rsbvc pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #24, 18 @ 0x60000 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ vrhadd.s8 d16, d12, d0 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0c7012d │ │ │ │ - orrlt pc, r4, fp, asr #27 │ │ │ │ + orrlt pc, r4, fp, ror #26 │ │ │ │ blmi 0x40e5cc │ │ │ │ blls 0x120638 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r4, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf500bd30 │ │ │ │ andcs r5, r4, #0, 6 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ mrccc 8, 5, APSR_nzcv, cr4, cr3, {6} │ │ │ │ @ instruction: 0xf1d39302 │ │ │ │ - andcs pc, r4, fp, lsl fp @ │ │ │ │ + @ instruction: 0x2004fabb │ │ │ │ vabd.s32 q15, q8, │ │ │ │ - svclt 0x0000fb45 │ │ │ │ + svclt 0x0000fae5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - andseq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + rsbvc pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ tstcs fp, #0, 4 │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - stc2 0, cr15, [lr, #796] @ 0x31c │ │ │ │ + stc2 0, cr15, [lr, #-796]! @ 0xfffffce4 │ │ │ │ stccs 1, cr11, [r1], {164} @ 0xa4 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ @ instruction: 0xf500d107 │ │ │ │ stmdavs fp!, {r6, ip, lr} │ │ │ │ orrmi pc, r0, #3 │ │ │ │ teqpcc r8, r0, asr #17 @ p-variant is OBSOLETE │ │ │ │ andlt r2, r3, r4 │ │ │ │ @@ -55526,110 +55526,110 @@ │ │ │ │ @ instruction: 0xf8c0682b │ │ │ │ @ instruction: 0xe7ef3118 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - andseq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + rsbvc pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #491520 @ 0x78000 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ vrhadd.s8 d16, d12, d0 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0c7012d │ │ │ │ - mvnslt pc, r3, asr sp @ │ │ │ │ + ldrshlt pc, [r4, #195]! @ 0xc3 @ │ │ │ │ svclt 0x00182c01 │ │ │ │ mrsle r2, (UNDEF: 10) │ │ │ │ movtpl pc, #1280 @ 0x500 @ │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ movwls r3, #8504 @ 0x2138 │ │ │ │ - blx 0xfec82e20 │ │ │ │ + blx 0x1482e20 │ │ │ │ blmi 0x3ce6e8 │ │ │ │ blls 0x120744 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r3, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf500bd30 │ │ │ │ andcs r5, r4, #64, 6 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ @ instruction: 0x3118f8d3 │ │ │ │ @ instruction: 0xf1d39302 │ │ │ │ - @ instruction: 0xe7e3fa95 │ │ │ │ - blx 0xff083090 │ │ │ │ + @ instruction: 0xe7e3fa35 │ │ │ │ + blx 0x1883090 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d91c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ - andseq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + rsbvc pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #40, 18 @ 0xa0000 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ vrhadd.s8 d16, d12, d0 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0c7012d │ │ │ │ - @ instruction: 0xf500fd05 │ │ │ │ + @ instruction: 0xf500fca5 │ │ │ │ strmi r5, [r4], -r0, asr #6 │ │ │ │ ldrbcs pc, [r0], #-2259 @ 0xfffff72d @ │ │ │ │ strteq pc, [r0], #-2259 @ 0xfffff72d │ │ │ │ eorne pc, r5, r2, asr r8 @ │ │ │ │ @ instruction: 0xf924f008 │ │ │ │ orrslt r4, r0, r1, lsl #12 │ │ │ │ @ instruction: 0xf50468c3 │ │ │ │ andscc r5, r0, r8 │ │ │ │ andsle r2, ip, r1, lsl #22 │ │ │ │ ldreq r6, [fp], fp, lsl #18 │ │ │ │ @ instruction: 0xf004d419 │ │ │ │ andcs pc, r4, #33024 @ 0x8100 │ │ │ │ stmdbge r2, {r0, r1, r9, sl, lr} │ │ │ │ movwls r4, #9776 @ 0x2630 │ │ │ │ - blx 0x1502edc │ │ │ │ + @ instruction: 0xf9f2f1d3 │ │ │ │ blmi 0x44e7a4 │ │ │ │ blls 0x1a0800 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r6, r0, lsl #6 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf004bd70 │ │ │ │ andcs pc, r8, #26368 @ 0x6700 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ bl 0x398080 │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ @ instruction: 0xf1d34502 │ │ │ │ - andcs pc, r8, r5, lsr sl @ │ │ │ │ + ldrdcs pc, [r8], -r5 │ │ │ │ vabd.s32 q15, q8, │ │ │ │ - svclt 0x0000fa5f │ │ │ │ + svclt 0x0000f9ff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d9e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #20, 12 @ 0x1400000 │ │ │ │ - vmax.s8 d20, d15, d13 │ │ │ │ - vmov.i32 d16, #2048 @ 0x00000800 │ │ │ │ + @ instruction: 0xf64e460d │ │ │ │ + vmlal.s , d0, d0[6] │ │ │ │ vqsub.s8 d16, d12, d18 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - stc2 0, cr15, [r8], #796 @ 0x31c │ │ │ │ + mcrr2 0, 12, pc, r8, cr7 @ │ │ │ │ movtpl pc, #1280 @ 0x500 @ │ │ │ │ ldrbcc pc, [r0, #-2259]! @ 0xfffff72d @ │ │ │ │ svceq 0x000ef013 │ │ │ │ andscs fp, r0, #12, 30 @ 0x30 │ │ │ │ adcmi r2, r2, #32, 4 │ │ │ │ @ instruction: 0xf500dc29 │ │ │ │ @ instruction: 0xf500514f │ │ │ │ @@ -55666,25 +55666,25 @@ │ │ │ │ andcs pc, r4, r1, lsr #18 │ │ │ │ svclt 0x0000e7cd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9dab0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - andseq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + rsbvc pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #950272 @ 0xe8000 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ vrhadd.s8 d16, d12, d0 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0c7012d │ │ │ │ - @ instruction: 0xf500fc3b │ │ │ │ + @ instruction: 0xf500fbdb │ │ │ │ @ instruction: 0xf8d35340 │ │ │ │ @ instruction: 0xf0133570 │ │ │ │ svclt 0x000c0f0e │ │ │ │ eorcs r2, r0, #16, 4 │ │ │ │ ldcle 2, cr4, [fp], #-648 @ 0xfffffd78 │ │ │ │ mcrrpl 5, 0, pc, pc, cr0 @ │ │ │ │ tstppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @@ -55706,64 +55706,64 @@ │ │ │ │ andcs r3, r8, #-1375731712 @ 0xae000000 │ │ │ │ strtmi r0, [r1], #-292 @ 0xfffffedc │ │ │ │ ldmib r1, {r0, r1, r5, sl, lr}^ │ │ │ │ ldmib r3, {r1, r8}^ │ │ │ │ stmib sp, {r2, r7, r8, r9, sl, sp, lr}^ │ │ │ │ bl 0x386d60 │ │ │ │ strtmi r0, [r8], -r2, lsl #2 │ │ │ │ - @ instruction: 0xf96af1d3 │ │ │ │ + @ instruction: 0xf90af1d3 │ │ │ │ bl 0x38f184 │ │ │ │ strtmi r0, [r8], -r2, lsl #2 │ │ │ │ strvs lr, [r2, -sp, asr #19] │ │ │ │ - @ instruction: 0xf962f1d3 │ │ │ │ + @ instruction: 0xf902f1d3 │ │ │ │ bfi r2, r0, #0, #19 │ │ │ │ biceq lr, r4, #0, 22 │ │ │ │ @ instruction: 0xf5032208 │ │ │ │ @ instruction: 0x46285333 │ │ │ │ tsteq r2, sp, lsl #22 │ │ │ │ strmi lr, [ip, #2515] @ 0x9d3 │ │ │ │ strmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf952f1d3 │ │ │ │ + @ instruction: 0xf8f2f1d3 │ │ │ │ strb r2, [r2, r8] │ │ │ │ @ instruction: 0xf0094608 │ │ │ │ andcs pc, r4, #3604480 @ 0x370000 │ │ │ │ stmdbge r2, {r0, r1, r9, sl, lr} │ │ │ │ movwls r4, #9768 @ 0x2628 │ │ │ │ - @ instruction: 0xf946f1d3 │ │ │ │ + @ instruction: 0xf8e6f1d3 │ │ │ │ ldr r2, [r6, r4]! │ │ │ │ - @ instruction: 0xf970f260 │ │ │ │ + @ instruction: 0xf910f260 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9dbbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ - vmin.s8 d20, d15, d5 │ │ │ │ - vmov.i32 d16, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf64e4615 │ │ │ │ + vmlsl.s , d0, d0[6] │ │ │ │ bmi 0x1388298 │ │ │ │ @ instruction: 0x9600231b │ │ │ │ vmax.s8 d20, d12, d15 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ ldmdavs r2, {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ vhsub.s8 d16, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0c7022d │ │ │ │ - @ instruction: 0x4604fbb5 │ │ │ │ + @ instruction: 0x4604fb55 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ stccs 0, cr3, [r3, #-64] @ 0xffffffc0 │ │ │ │ mcrne 8, 3, pc, cr8, cr3, {6} @ │ │ │ │ stmdbcc r0, {r0, r1, r2, r4, r5, r6, ip, lr, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ ldmdale sp, {r0, r1, r2, r8, sl, fp, sp} │ │ │ │ @ instruction: 0xf005e8df │ │ │ │ mcrrne 0, 0, r4, r5, cr4 │ │ │ │ vstmdbcs r6!, {d21-} │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ - mcr2 0, 2, pc, cr14, cr11, {2} @ │ │ │ │ + stc2l 0, cr15, [lr, #364]! @ 0x16c │ │ │ │ strbpl pc, [pc], #-1284 @ 0x46a28 @ │ │ │ │ strbeq lr, [r5], r6, lsl #22 │ │ │ │ strcc lr, [r2], #-2388 @ 0xfffff6ac │ │ │ │ @ instruction: 0xf1c268f2 │ │ │ │ sbcsmi r0, r3, r0, lsr #2 │ │ │ │ blx 0x1552bc │ │ │ │ movwmi pc, #45313 @ 0xb101 @ │ │ │ │ @@ -55782,18 +55782,18 @@ │ │ │ │ @ instruction: 0xf854544f │ │ │ │ cmpeq lr, r8, lsl #24 │ │ │ │ vrshl.s8 , q12, │ │ │ │ bl 0x52ef4 │ │ │ │ stmdavs r3, {r0, r7} │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - @ instruction: 0xf8d2f1d3 │ │ │ │ + @ instruction: 0xf872f1d3 │ │ │ │ ldrb r2, [ip, r4] │ │ │ │ ldrmi r2, [sl], -r1, lsl #6 │ │ │ │ - mrc2 0, 0, pc, cr2, cr11, {2} │ │ │ │ + ldc2 0, cr15, [r2, #364]! @ 0x16c │ │ │ │ @ instruction: 0xf504e7c2 │ │ │ │ @ instruction: 0xf854544f │ │ │ │ ldreq r3, [sp, #3080] @ 0xc08 │ │ │ │ vqrshl.s8 , q0, │ │ │ │ bl 0x52ef4 │ │ │ │ strb r0, [r6, r1, lsl #1]! │ │ │ │ strbpl pc, [pc], #-1284 @ 0x46ab8 @ │ │ │ │ @@ -55809,33 +55809,33 @@ │ │ │ │ ldrb r0, [r0, r1, lsl #1] │ │ │ │ strbpl pc, [pc], #-1284 @ 0x46ae4 @ │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ strle r0, [pc, #347]! @ 0x46c47 │ │ │ │ tstpcc fp, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf05be7c5 │ │ │ │ - strmi pc, [r3], -r5, asr #25 │ │ │ │ + strmi pc, [r3], -r5, ror #24 │ │ │ │ vabd.s32 q15, q8, q1 │ │ │ │ - svclt 0x0000f8c7 │ │ │ │ + svclt 0x0000f867 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ - vmax.s8 d20, d15, d12 │ │ │ │ - vorr.i32 d16, #524288 @ 0x00080000 │ │ │ │ + @ instruction: 0xf64e460c │ │ │ │ + vmls.f d23, d0, d0[6] │ │ │ │ tstcs fp, #209715200 @ 0xc800000 │ │ │ │ strmi r9, [r7], -r0, lsl #10 │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vtst.8 d22, d12, d16 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0c7012d │ │ │ │ - stmdbvs r1!, {r0, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svcmi 0x0004f411 │ │ │ │ @ instruction: 0xf500d109 │ │ │ │ strmi r5, [r5], -pc, asr #6 │ │ │ │ @ instruction: 0xf85368e2 │ │ │ │ tsteq r8, r8, lsl #24 │ │ │ │ bcs 0xbbf8c │ │ │ │ andlt sp, r2, r6, lsr #32 │ │ │ │ @@ -55851,52 +55851,52 @@ │ │ │ │ @ instruction: 0xf0118014 │ │ │ │ @ instruction: 0xf1060f20 │ │ │ │ svclt 0x00180004 │ │ │ │ @ instruction: 0xf1082240 │ │ │ │ cmnvs r3, r1, lsl #6 │ │ │ │ eorcs fp, r0, #8, 30 │ │ │ │ stmdavs r1!, {r0, r1, r6, r9, sl, lr} │ │ │ │ - strbeq pc, [r0], #-589 @ 0xfffffdb3 @ │ │ │ │ + ldrvc pc, [r0], #1612 @ 0x64c │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ and r9, sp, r1, lsl #8 │ │ │ │ @ instruction: 0x8014f8d6 │ │ │ │ - movteq pc, #589 @ 0x24d @ │ │ │ │ + orrsvc pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf1089301 │ │ │ │ cmnvs r3, r1, lsl #6 │ │ │ │ ldcne 2, cr2, [r0, #-256]! @ 0xffffff00 │ │ │ │ strbmi r6, [r3], -r1, lsr #16 │ │ │ │ - strmi pc, [r0], #1601 @ 0x641 │ │ │ │ + ldrbcc pc, [r0], #1601 @ 0x641 @ │ │ │ │ ldrteq pc, [r1], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf0cd9400 │ │ │ │ - @ instruction: 0xf505ff03 │ │ │ │ + @ instruction: 0xf505fea3 │ │ │ │ @ instruction: 0xf8d05040 │ │ │ │ @ instruction: 0xf8433450 │ │ │ │ andlt r7, r2, r8, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9de00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - andseq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + rsbvc pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #64, 18 @ 0x100000 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ vrhadd.s8 d16, d12, d0 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0c7012d │ │ │ │ - @ instruction: 0x2c0ffa93 │ │ │ │ + @ instruction: 0x2c0ffa33 │ │ │ │ ldccs 13, cr13, [r9], {81} @ 0x51 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ blmi 0xdbac80 │ │ │ │ blls 0x120cb0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r0, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -55929,44 +55929,44 @@ │ │ │ │ sbcvs pc, r0, #2 │ │ │ │ tstmi r3, #-1879048192 @ 0x90000000 │ │ │ │ cmnpmi ip, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ movwmi r0, #47460 @ 0xb964 │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ orrvc lr, r4, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf1d29302 │ │ │ │ - andcs pc, r4, sp, lsr #31 │ │ │ │ + andcs pc, r4, sp, asr #30 │ │ │ │ @ instruction: 0xf500e7b1 │ │ │ │ andcs r5, r4, #0 │ │ │ │ orreq lr, r4, #0, 22 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ andscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf1d29302 │ │ │ │ - @ instruction: 0xe7f0ff9f │ │ │ │ + @ instruction: 0xe7f0ff3f │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf0073010 │ │ │ │ andcs pc, r4, #1424 @ 0x590 │ │ │ │ stmdbge r2, {r0, r1, r9, sl, lr} │ │ │ │ movwls r4, #9768 @ 0x2628 │ │ │ │ - @ instruction: 0xff92f1d2 │ │ │ │ + @ instruction: 0xff32f1d2 │ │ │ │ vabd.s16 q15, , │ │ │ │ - svclt 0x0000ffbd │ │ │ │ + svclt 0x0000ff5d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9df24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ - vcge.s8 d18, d15, d11 │ │ │ │ - vmov.i32 d16, #2048 @ 0x00000800 │ │ │ │ + @ instruction: 0xf64e231b │ │ │ │ + vmlal.s , d0, d0[6] │ │ │ │ vqsub.s8 d16, d12, d18 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0x20306c │ │ │ │ + @ instruction: 0xf9a6f0c7 │ │ │ │ stccs 8, cr6, [pc], {41} @ 0x29 │ │ │ │ @ instruction: 0xf021bf08 │ │ │ │ andsle r0, r7, r1, lsl #2 │ │ │ │ ldccs 13, cr13, [r9], {12} │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ andlt sp, r3, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -56007,35 +56007,35 @@ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf0073010 │ │ │ │ bfi pc, r7, (invalid: 28:11) @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9e008 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1d10ff0 │ │ │ │ - @ instruction: 0x4604ffdd │ │ │ │ - @ instruction: 0xffdaf1d1 │ │ │ │ + @ instruction: 0x4604ff7d │ │ │ │ + @ instruction: 0xff7af1d1 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ - cdp2 1, 4, cr15, cr2, cr14, {7} │ │ │ │ + stc2l 1, cr15, [r2, #952]! @ 0x3b8 │ │ │ │ strmi r6, [r6], -r3, ror #16 │ │ │ │ stmdavs fp!, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ ldmdavs r3!, {r0, r1, r3, r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0x2101b9bb │ │ │ │ @ instruction: 0xf1ee4630 │ │ │ │ - @ instruction: 0x4628fbfb │ │ │ │ - blx 0xd03584 │ │ │ │ + @ instruction: 0x4628fb9b │ │ │ │ + @ instruction: 0xf9d2f1d2 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1d24070 │ │ │ │ - strtmi fp, [r0], -sp, lsr #20 │ │ │ │ - blx 0xa03184 │ │ │ │ + strtmi fp, [r0], -sp, asr #19 │ │ │ │ + @ instruction: 0xf9c6f0ce │ │ │ │ blcs 0x60ffc │ │ │ │ strtmi sp, [r8], -fp, ror #1 │ │ │ │ - blx 0xe83190 │ │ │ │ + @ instruction: 0xf9d8f0ce │ │ │ │ blcs 0x61028 │ │ │ │ ldmdavs r0!, {r0, r1, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ - @ instruction: 0xf9d2f0ce │ │ │ │ + @ instruction: 0xf972f0ce │ │ │ │ svclt 0x0000e7e3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stmdapl pc, {r8, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xb08b4bb8 │ │ │ │ @@ -56056,56 +56056,56 @@ │ │ │ │ strbcs pc, [r0, #-963] @ 0xfffffc3d @ │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ @ instruction: 0xf8d68096 │ │ │ │ @ instruction: 0xf4133568 │ │ │ │ andle r6, r4, r0, ror pc │ │ │ │ ldrbcc pc, [r4, #-2262]! @ 0xfffff72a @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - vrhadd.s8 , , │ │ │ │ - vorr.i32 d16, #524288 @ 0x00080000 │ │ │ │ + @ instruction: 0xf64ed16f │ │ │ │ + vmls.f d23, d0, d0[6] │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ @ instruction: 0x4620231b │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsblt pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - @ instruction: 0xf930f0c7 │ │ │ │ + @ instruction: 0xf8d0f0c7 │ │ │ │ stmdbpl r0, {r8, sl, ip, sp, lr, pc}^ │ │ │ │ strmi r2, [r6], -r0, lsl #14 │ │ │ │ @ instruction: 0xf5069403 │ │ │ │ stmib sp, {r4, r6, r9, sl, ip, lr}^ │ │ │ │ ldrtcc r7, [ip], -r4, lsl #14 │ │ │ │ strvc lr, [r6, -sp, asr #19] │ │ │ │ @ instruction: 0xf8d99708 │ │ │ │ @ instruction: 0xf1db0420 │ │ │ │ - ldrtmi pc, [r1], -pc, ror #25 @ │ │ │ │ + ldrtmi pc, [r1], -pc, lsl #25 @ │ │ │ │ @ instruction: 0xf8cd4682 │ │ │ │ stmdage r4, {ip, sp, pc} │ │ │ │ - moveq pc, #-805306364 @ 0xd0000004 │ │ │ │ + mvnsvc pc, #76, 12 @ 0x4c00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - adcseq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + andeq pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - ldc2l 0, cr15, [r4], #820 @ 0x334 │ │ │ │ + ldc2 0, cr15, [r4], {205} @ 0xcd │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ - blx 0xfe1836da │ │ │ │ + blx 0x9836da │ │ │ │ @ instruction: 0xf8c9aa03 │ │ │ │ @ instruction: 0xf6460450 │ │ │ │ vaddw.s8 , q0, d5 │ │ │ │ @ instruction: 0xf8d90104 │ │ │ │ @ instruction: 0xf1db0420 │ │ │ │ - stmdage r4, {r0, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldc2 0, cr15, [r0, #820] @ 0x334 │ │ │ │ + stmdage r4, {r0, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldc2 0, cr15, [r0, #-820]! @ 0xfffffccc │ │ │ │ @ instruction: 0x46204633 │ │ │ │ vabd.s8 d25, d6, d0 │ │ │ │ vmov.i32 d21, #1280 @ 0x00000500 │ │ │ │ vhsub.s8 d16, d6, d4 │ │ │ │ vorr.i32 d23, #1 @ 0x00000001 │ │ │ │ @ instruction: 0xf0cd0104 │ │ │ │ - @ instruction: 0xf858ff55 │ │ │ │ + @ instruction: 0xf858fef5 │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ vrshl.s8 d29, d6, d4 │ │ │ │ vorr.i32 q10, #3072 @ 0x00000c00 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ cmple r2, r0, lsl #22 │ │ │ │ ldmdavs sl, {r0, r1, r4, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ @@ -56116,57 +56116,57 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vrecps.f32 q12, q10, q8 │ │ │ │ vorr.i32 q10, #3072 @ 0x00000c00 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ addle r2, r8, r0, lsl #22 │ │ │ │ - addeq pc, r8, sp, asr #4 │ │ │ │ + sbcsvc pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - ldc2 0, cr15, [r8, #820] @ 0x334 │ │ │ │ + ldc2 0, cr15, [r8, #-820]! @ 0xfffffccc │ │ │ │ strmi r2, [r3], -r0, lsl #2 │ │ │ │ strtmi r9, [r0], -r0, lsl #2 │ │ │ │ andspl pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ orrpl pc, r5, r6, asr #4 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff1cf0cd │ │ │ │ - vaba.s8 q15, , │ │ │ │ - vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ + cdp2 0, 11, cr15, cr12, cr13, {6} │ │ │ │ + @ instruction: 0xf64ce773 │ │ │ │ + vmla.i d23, d16, d0[1] │ │ │ │ @ instruction: 0xf0cd002d │ │ │ │ - strls pc, [r0, #-3459] @ 0xfffff27d │ │ │ │ + strls pc, [r0, #-3363] @ 0xfffff2dd │ │ │ │ vmax.s8 d20, d6, d3 │ │ │ │ vsubl.s8 q11, d0, d9 │ │ │ │ strtmi r0, [r0], -r4, lsl #4 │ │ │ │ cmnpvs r5, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff08f0cd │ │ │ │ + cdp2 0, 10, cr15, cr8, cr13, {6} │ │ │ │ strls lr, [r0, #-1877] @ 0xfffff8ab │ │ │ │ @ instruction: 0x4620231b │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbvs pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - @ instruction: 0xf894f0c7 │ │ │ │ + @ instruction: 0xf834f0c7 │ │ │ │ ldmdbpl r1, {r8, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq ip!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x960046bb │ │ │ │ strmi r4, [r6], -r9, asr #12 │ │ │ │ - bicseq pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + msreq CPSR_s, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vadd.i8 d26, d13, d3 │ │ │ │ - vmlal.s q8, d16, d0[6] │ │ │ │ + vmvn.i32 d16, #2048 @ 0x00000800 │ │ │ │ stmib sp, {r0, r2, r3, r5, r9}^ │ │ │ │ @ instruction: 0xf6417703 │ │ │ │ - vmlal.s8 q10, d16, d0 │ │ │ │ + @ instruction: 0xf2c038d0 │ │ │ │ stmib sp, {r0, r4, r5, fp}^ │ │ │ │ ldrbmi r7, [sl], r5, lsl #14 │ │ │ │ strbpl pc, [pc, -r6, lsl #10] @ │ │ │ │ - mrrc2 0, 12, pc, sl, cr13 @ │ │ │ │ + blx 0xfff033a6 │ │ │ │ streq pc, [r8], -r5, lsl #2 │ │ │ │ and r3, r2, r8, asr #10 │ │ │ │ adcsmi r3, r5, #8, 12 @ 0x800000 │ │ │ │ ldmdb r7, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ ldmdavs r1!, {r1, r8, r9, sp}^ │ │ │ │ eoreq pc, r0, r1, asr #3 │ │ │ │ stmdbcc r0!, {r1, r3, r6, r7, lr} │ │ │ │ @@ -56174,59 +56174,59 @@ │ │ │ │ @ instruction: 0xf101fa23 │ │ │ │ movwmi r4, #41730 @ 0xa302 │ │ │ │ strble r0, [sp, #2003]! @ 0x7d3 │ │ │ │ bhi 0x817d4 │ │ │ │ eorcs r4, r0, #95420416 @ 0x5b00000 │ │ │ │ ldmdavs r1!, {r0, r1, fp, sp, pc} │ │ │ │ @ instruction: 0xf0cd3608 │ │ │ │ - @ instruction: 0xf10bfc97 │ │ │ │ + @ instruction: 0xf10bfc37 │ │ │ │ adcsmi r0, r5, #1024 @ 0x400 │ │ │ │ stmdage r3, {r0, r1, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf0cd2500 │ │ │ │ - strbmi pc, [fp], -r1, ror #25 @ │ │ │ │ + strbmi pc, [fp], -r1, lsl #25 @ │ │ │ │ vmax.s8 d20, d6, d16 │ │ │ │ vmov.i32 d21, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf6460204 │ │ │ │ vsra.s64 d17, d17, #64 │ │ │ │ strls r0, [r0, #-260] @ 0xfffffefc │ │ │ │ - cdp2 0, 10, cr15, cr6, cr13, {6} │ │ │ │ - vaba.s8 q15, , q5 │ │ │ │ - vmla.i d16, d0, d0[2] │ │ │ │ + cdp2 0, 4, cr15, cr6, cr13, {6} │ │ │ │ + @ instruction: 0xf64ce75a │ │ │ │ + vshr.s64 d23, d8, #64 │ │ │ │ @ instruction: 0xf0cd002d │ │ │ │ - strls pc, [r0, #-3341] @ 0xfffff2f3 │ │ │ │ + strls pc, [r0, #-3245] @ 0xfffff353 │ │ │ │ vmax.s8 d20, d6, d3 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ strtmi r0, [r0], -r4, lsl #4 │ │ │ │ @ instruction: 0x01a5f646 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - cdp2 0, 9, cr15, cr2, cr13, {6} │ │ │ │ + cdp2 0, 3, cr15, cr2, cr13, {6} │ │ │ │ stccc 8, cr15, [r8], {88} @ 0x58 │ │ │ │ strbpl pc, [r0], -r4, lsl #10 @ │ │ │ │ strbcs pc, [r0, #-963] @ 0xfffffc3d @ │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xe76caed8 │ │ │ │ - rsbeq pc, r8, sp, asr #4 │ │ │ │ + adcsvc pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - ldc2l 0, cr15, [r0], #820 @ 0x334 │ │ │ │ + ldc2 0, cr15, [r0], {205} @ 0xcd │ │ │ │ strls r4, [r0, #-1539] @ 0xfffff9fd │ │ │ │ vmax.s8 d20, d6, d16 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf6460204 │ │ │ │ vaddw.s8 q8, q8, d21 │ │ │ │ @ instruction: 0xf0cd0104 │ │ │ │ - @ instruction: 0xf858fe75 │ │ │ │ + @ instruction: 0xf858fe15 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr13, cr15, {3} │ │ │ │ - vaba.s8 q15, , │ │ │ │ - vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf64ce751 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf0cd002d │ │ │ │ - @ instruction: 0x9700fcd5 │ │ │ │ + smusdxls r0, r5, ip │ │ │ │ strb r4, [r3, r3, lsl #12]! │ │ │ │ - ldc2 2, cr15, [r8, #380] @ 0x17c │ │ │ │ + ldc2 2, cr15, [r8, #-380]! @ 0xfffffe84 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ orrpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf8513110 │ │ │ │ @ instruction: 0xf0111c08 │ │ │ │ smlabble r9, r0, pc, r6 @ │ │ │ │ orrpl pc, r0, #0, 10 │ │ │ │ @@ -56317,15 +56317,15 @@ │ │ │ │ @ instruction: 0xf8c42a3c │ │ │ │ ldmdale r5, {r2, r3, r6, r9, fp, ip, sp} │ │ │ │ msrmi SPSR_s, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ andscs pc, r2, r3, lsr r8 @ │ │ │ │ andle r4, fp, sl, lsl #5 │ │ │ │ - msreq SPSR_, #-268435452 @ 0xf0000004 │ │ │ │ + movsvc pc, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwne lr, #11011 @ 0x2b03 │ │ │ │ ldrvs pc, [r5], #-1284 @ 0xfffffafc │ │ │ │ @ instruction: 0x4798689b │ │ │ │ smlabteq r0, r4, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -56777,63 +56777,63 @@ │ │ │ │ andsmi r0, r3, r8, lsl r3 │ │ │ │ stmib r4, {r9, sp}^ │ │ │ │ ldmdblt r9!, {r2, r3, r5, r6, r7, r9, ip, sp} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldc2 1, cr15, [lr], {25} │ │ │ │ + blx 0xff003e82 │ │ │ │ @ instruction: 0xf5a4b158 │ │ │ │ ldccc 4, cr5, [r0], {8} │ │ │ │ @ instruction: 0xf7fd4620 │ │ │ │ strtmi pc, [r0], -r5, lsr #16 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ vtst.8 , , │ │ │ │ - vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q8, d16, d20 │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ adcspl pc, r4, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf1f24b01 │ │ │ │ - svclt 0x0000fff1 │ │ │ │ - eorseq pc, r2, r0, lsr #1 │ │ │ │ + svclt 0x0000ff91 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r5, r8, sp} │ │ │ │ - svclt 0x0028f092 │ │ │ │ + mcrlt 0, 6, pc, cr8, cr2, {4} @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9ec6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - blx 0x1103ede │ │ │ │ + blx 0xff903edc │ │ │ │ @ instruction: 0xf5a44605 │ │ │ │ ldmdacc r0, {r3, ip, lr} │ │ │ │ @ instruction: 0xf7fd460c │ │ │ │ movwcs pc, #2209 @ 0x8a1 @ │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ vmax.s32 d4, d0, d24 │ │ │ │ - andcs pc, r0, #3031040 @ 0x2e4000 │ │ │ │ + andcs pc, r0, #1458176 @ 0x164000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9eca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ movwcs r5, #16544 @ 0x40a0 │ │ │ │ @ instruction: 0xf0016801 │ │ │ │ addmi r0, fp, pc, lsl #2 │ │ │ │ blcc 0x98434 │ │ │ │ b 0x1117b18 │ │ │ │ @ instruction: 0xf09f0402 │ │ │ │ - strtmi pc, [r1], -r9, lsr #27 │ │ │ │ + strtmi pc, [r1], -r9, asr #26 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - pop {r0, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + pop {r0, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf09f4038 │ │ │ │ - svclt 0x0000bdb7 │ │ │ │ + svclt 0x0000bd57 │ │ │ │ @ instruction: 0xf0074611 │ │ │ │ svclt 0x0000bfd1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9ecec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0070ff8 │ │ │ │ tstpcs r0, r3, ror #30 @ p-variant is OBSOLETE │ │ │ │ @@ -56888,17 +56888,17 @@ │ │ │ │ @ instruction: 0xf2a2fa92 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ bcs 0x963d4 │ │ │ │ msrhi R11_fiq, r0 │ │ │ │ andls r2, r6, #0, 4 │ │ │ │ movwls r9, #24324 @ 0x5f04 │ │ │ │ vmin.s8 d20, d14, d24 │ │ │ │ - @ instruction: 0x4683faf7 │ │ │ │ + pkhbtmi pc, r3, r7, lsl #21 @ │ │ │ │ @ instruction: 0xf1e43061 │ │ │ │ - rsbcs pc, r0, #43264 @ 0xa900 │ │ │ │ + rsbcs pc, r0, #18688 @ 0x4900 │ │ │ │ strtmi r4, [r9], -r4, lsl #12 │ │ │ │ b 0xff305b08 │ │ │ │ andeq pc, r1, #-1073741822 @ 0xc0000002 │ │ │ │ @ instruction: 0xf1044639 │ │ │ │ @ instruction: 0xf7c80060 │ │ │ │ bls 0xc2708 │ │ │ │ bls 0x11ff84 │ │ │ │ @@ -56948,15 +56948,15 @@ │ │ │ │ @ instruction: 0xf0006f82 │ │ │ │ blls 0x67ef4 │ │ │ │ stmdbls r2, {r1, r5, r9, sl, lr} │ │ │ │ movtpl pc, #1283 @ 0x503 @ │ │ │ │ strteq pc, [r0], #-2259 @ 0xfffff72d │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf1da4ff0 │ │ │ │ - cdpcs 8, 0, cr11, cr0, cr13, {6} │ │ │ │ + cdpcs 8, 0, cr11, cr0, cr13, {3} │ │ │ │ stmiavs sl!, {r0, r1, r4, r5, ip, lr, pc}^ │ │ │ │ svclt 0x00182a02 │ │ │ │ eorle r0, lr, r2, lsr r4 │ │ │ │ tstmi sl, #232, 18 @ 0x3a0000 │ │ │ │ sbceq lr, r9, #270336 @ 0x42000 │ │ │ │ b 0x10c9504 │ │ │ │ b 0x10d080c │ │ │ │ @@ -56964,26 +56964,26 @@ │ │ │ │ sbcne lr, r0, #270336 @ 0x42000 │ │ │ │ addpl pc, r0, #66 @ 0x42 │ │ │ │ @ instruction: 0xf53f9202 │ │ │ │ movwls sl, #24404 @ 0x5f54 │ │ │ │ stmdbls r2, {r8, r9, fp, ip, pc} │ │ │ │ subpl pc, r0, #12582912 @ 0xc00000 │ │ │ │ strteq pc, [r0], #-2258 @ 0xfffff72e │ │ │ │ - @ instruction: 0xffb0f1d9 │ │ │ │ + @ instruction: 0xff50f1d9 │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ svcge 0x0047f43f │ │ │ │ ldreq r6, [r2], -r2, lsl #18 │ │ │ │ svcge 0x0043f53f │ │ │ │ - cmppne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbne pc, r4, sp, asr #4 │ │ │ │ + adcseq pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s q10, q1, │ │ │ │ vqsub.s32 d3, d25, d12 │ │ │ │ - @ instruction: 0xf44fffd1 │ │ │ │ + @ instruction: 0xf44fff71 │ │ │ │ @ instruction: 0x26131298 │ │ │ │ @ instruction: 0xf011e7cc │ │ │ │ svclt 0x000c4f80 │ │ │ │ ldrshcs r2, [r0, #28]! │ │ │ │ svclt 0x00184211 │ │ │ │ andslt pc, r8, sp, asr #17 │ │ │ │ svcge 0x003ef47f │ │ │ │ @@ -57022,21 +57022,21 @@ │ │ │ │ blcs 0x62a60 │ │ │ │ svcge 0x006bf47f │ │ │ │ cmnlt r3, #58112 @ 0xe300 │ │ │ │ blcs 0x6306c │ │ │ │ svcge 0x0065f47f │ │ │ │ blcs 0x62e74 │ │ │ │ svcge 0x0061f47f │ │ │ │ - cmppne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsne pc, r4, sp, asr #4 │ │ │ │ + andne pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d2, d10 │ │ │ │ vhsub.s32 d4, d9, d30 │ │ │ │ - @ instruction: 0xf442ff67 │ │ │ │ + @ instruction: 0xf442ff07 │ │ │ │ @ instruction: 0x61224201 │ │ │ │ stmiavs sl!, {r0, r1, r3, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00062a02 │ │ │ │ vst1.8 {d18-d20}, [pc] │ │ │ │ andcs r2, r0, r0, ror r0 │ │ │ │ subeq lr, pc, sl, lsr #13 │ │ │ │ mrcge 5, 6, APSR_nzcv, cr2, cr15, {1} │ │ │ │ @@ -57047,29 +57047,29 @@ │ │ │ │ stclvs 6, cr14, [r3], #-808 @ 0xfffffcd8 │ │ │ │ bicle r2, pc, r0, lsl #22 │ │ │ │ stmdbcs r0, {r1, r2, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmdbls r9, {r0, r1, r2, r3, r4, r5, r7, r8, ip, lr, pc} │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ ldrtle r0, [sl], #329 @ 0x149 │ │ │ │ vabd.s8 d30, d29, d17 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 q8, q2, #64 │ │ │ │ blmi 0xc7f14 │ │ │ │ sbcscc pc, r1, #536870916 @ 0x20000004 │ │ │ │ - @ instruction: 0xff36f229 │ │ │ │ - eorseq pc, r2, ip, lsr #1 │ │ │ │ + cdp2 2, 13, cr15, cr6, cr9, {1} │ │ │ │ + ldrshteq lr, [r2], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9f074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5010ff0 │ │ │ │ strmi r5, [r4], -r0, asr #10 │ │ │ │ @ instruction: 0xf8d54601 │ │ │ │ @ instruction: 0xf1d90420 │ │ │ │ - stmdbvs r3, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3, {r0, r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcvs 0x00a0f413 │ │ │ │ @ instruction: 0xf8d5d11d │ │ │ │ rsceq r1, r3, ip, lsr #8 │ │ │ │ strtcs pc, [r4], #-2261 @ 0xfffff72b │ │ │ │ sbceq lr, r1, r2, lsl #22 │ │ │ │ @ instruction: 0xf414d41e │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @@ -57104,21 +57104,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5102 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - cmppne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcsne pc, r0, sp, asr #4 │ │ │ │ + eorne pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - cdp2 2, 12, cr15, cr4, cr9, {1} │ │ │ │ - eorseq pc, r2, r4, asr #1 │ │ │ │ + cdp2 2, 6, cr15, cr4, cr9, {1} │ │ │ │ + eorseq pc, r2, r4, lsl r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9f158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x30bf40 │ │ │ │ stmiavs sl, {r0, r1, r3, r4, r5, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ andle r2, sl, r1, lsl #20 │ │ │ │ @@ -57128,21 +57128,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiapl r0, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d13, d8 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ blmi 0xc8058 │ │ │ │ vhsub.s32 d2, d9, d26 │ │ │ │ - svclt 0x0000fe95 │ │ │ │ - ldrsbteq pc, [r2], -r0 @ │ │ │ │ + svclt 0x0000fe35 │ │ │ │ + eorseq pc, r2, r0, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9f1b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ stmibvc fp, {r0, r1, r2, r3, r4, r7, r9, ip, lr} │ │ │ │ bvc 0x1294808 │ │ │ │ @ instruction: 0xf00100db │ │ │ │ @@ -57153,29 +57153,29 @@ │ │ │ │ andle r4, sl, #805306377 @ 0x30000009 │ │ │ │ movwne pc, #45571 @ 0xb203 @ │ │ │ │ sbceq lr, r3, r0, lsl #22 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d13, d8 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmla.i d17, d16, d0[4] │ │ │ │ + vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ blmi 0xc80bc │ │ │ │ subsvs pc, r3, #64, 4 │ │ │ │ - cdp2 2, 6, cr15, cr2, cr9, {1} │ │ │ │ - ldrsbteq pc, [r2], -ip @ │ │ │ │ + cdp2 2, 0, cr15, cr2, cr9, {1} │ │ │ │ + eorseq pc, r2, ip, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9f21c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff8 │ │ │ │ @ instruction: 0xf5044601 │ │ │ │ @ instruction: 0xf8d45440 │ │ │ │ @ instruction: 0xf1d90420 │ │ │ │ - stmdbvs r3, {r0, r1, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svcvs 0x00a0f413 │ │ │ │ @ instruction: 0xf8d4bf02 │ │ │ │ movwcc r3, #5164 @ 0x142c │ │ │ │ strtcc pc, [ip], #-2244 @ 0xfffff73c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -57282,16 +57282,16 @@ │ │ │ │ @ instruction: 0xf042bf08 │ │ │ │ and r4, r8, r0, lsl #4 │ │ │ │ svceq 0x0000f1be │ │ │ │ blls 0xfc280 │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r2, #12, 20 @ 0xc000 │ │ │ │ stmib r0, {r0, r1, r3, lr}^ │ │ │ │ - @ instruction: 0xf11923ea │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf11823ea │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [r8], -r0, rrx │ │ │ │ blx 0xff0061fe │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ @ instruction: 0x4628fbf5 │ │ │ │ stc2 7, cr15, [r0], #1008 @ 0x3f0 │ │ │ │ @ instruction: 0x33a4f8d4 │ │ │ │ svceq 0x00f0f013 │ │ │ │ @@ -57333,22 +57333,22 @@ │ │ │ │ b 0x348808 │ │ │ │ andmi r0, fp, r2, lsl #4 │ │ │ │ blls 0x102100 │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ cmnppl r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r2, #12, 20 @ 0xc000 │ │ │ │ str r4, [r9, fp] │ │ │ │ - subsne pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + adceq pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cmppne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d1, d0 │ │ │ │ blmi 0x98ed8 │ │ │ │ - blx 0xfea84aae │ │ │ │ - ldrshteq pc, [r2], -r0 @ │ │ │ │ + blx 0x1284aae │ │ │ │ + eorseq pc, r2, r0, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9f4f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #448] @ 0x484b8 │ │ │ │ addlt r7, r3, fp, lsl #22 │ │ │ │ @ instruction: 0xf8d04613 │ │ │ │ stc 3, cr2, [sp, #672] @ 0x2a0 │ │ │ │ @@ -57600,21 +57600,21 @@ │ │ │ │ @ instruction: 0xf3c3bfa8 │ │ │ │ ble 0xffaa08e4 │ │ │ │ strbteq pc, [r8], #-2192 @ 0xfffff770 @ │ │ │ │ smlabtcs r0, r0, r9, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d13, d8 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 q9, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ blmi 0xc87bc │ │ │ │ submi pc, pc, #64, 4 │ │ │ │ - blx 0xff904fb4 │ │ │ │ - eorseq pc, r2, r0, lsl #2 │ │ │ │ + blx 0xfe104fb4 │ │ │ │ + eorseq pc, r2, r0, asr r0 @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0x0151689a │ │ │ │ @ instruction: 0xf500d42b │ │ │ │ ldrlt r5, [r0], #-896 @ 0xfffffc80 │ │ │ │ msrmi SPSR_, #13828096 @ 0xd30000 │ │ │ │ movweq pc, #61460 @ 0xf014 @ │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ @@ -57675,15 +57675,15 @@ │ │ │ │ @ instruction: 0xf8ded009 │ │ │ │ andmi r1, sl, r8, ror r4 │ │ │ │ ldrbtne pc, [ip], #-2270 @ 0xfffff722 @ │ │ │ │ tstmi sl, #11 │ │ │ │ qadd16mi fp, r9, r4 │ │ │ │ pop {r8, sp} │ │ │ │ @ instruction: 0xf0c34030 │ │ │ │ - svclt 0x0000b981 │ │ │ │ + svclt 0x0000b921 │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r3, [r1, #-2064] @ 0xfffff7f0 │ │ │ │ cmpppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ biccs pc, r4, r1, asr #7 │ │ │ │ @@ -57708,15 +57708,15 @@ │ │ │ │ @ instruction: 0xf8ded009 │ │ │ │ mulmi sl, r0, r4 │ │ │ │ ldrne pc, [r4], #2270 @ 0x8de │ │ │ │ tstmi sl, #11 │ │ │ │ qadd16mi fp, r9, r4 │ │ │ │ pop {r8, sp} │ │ │ │ @ instruction: 0xf0c34030 │ │ │ │ - svclt 0x0000b93f │ │ │ │ + svclt 0x0000b8df │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r3, [r1, #-2064] @ 0xfffff7f0 │ │ │ │ cmpppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ biccs pc, r4, r1, asr #7 │ │ │ │ @@ -57742,15 +57742,15 @@ │ │ │ │ @ instruction: 0xf8ded009 │ │ │ │ andmi r1, fp, r8, ror r4 │ │ │ │ ldrbtne pc, [ip], #-2270 @ 0xfffff722 @ │ │ │ │ tstmi r3, #10 │ │ │ │ qadd16mi fp, r9, r4 │ │ │ │ pop {r8, sp} │ │ │ │ @ instruction: 0xf0c34030 │ │ │ │ - svclt 0x0000b8fb │ │ │ │ + svclt 0x0000b89b │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r3, [r1, #-2064] @ 0xfffff7f0 │ │ │ │ cmpppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ biccs pc, r4, r1, asr #7 │ │ │ │ @@ -57776,15 +57776,15 @@ │ │ │ │ @ instruction: 0xf8ded009 │ │ │ │ mulmi fp, r0, r4 │ │ │ │ ldrne pc, [r4], #2270 @ 0x8de │ │ │ │ tstmi r3, #10 │ │ │ │ qadd16mi fp, r9, r4 │ │ │ │ pop {r8, sp} │ │ │ │ @ instruction: 0xf0c34030 │ │ │ │ - svclt 0x0000b8b7 │ │ │ │ + svclt 0x0000b857 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9fbc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x30c9ac │ │ │ │ stmiavs sl, {r0, r1, r3, r4, r5, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ andle r2, sl, r1, lsl #20 │ │ │ │ @@ -57794,31 +57794,31 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiapl r0, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d13, d8 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ blmi 0xc8ac4 │ │ │ │ vhsub.s32 d2, d9, d26 │ │ │ │ - svclt 0x0000f95f │ │ │ │ - ldrsbteq pc, [r2], -r0 @ │ │ │ │ + svclt 0x0000f8ff │ │ │ │ + eorseq pc, r2, r0, lsr #32 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ stmiblt fp, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d767c │ │ │ │ - vadd.i8 d29, d15, d14 │ │ │ │ - vmlal.s q8, d0, d0[4] │ │ │ │ + @ instruction: 0xf64ed80e │ │ │ │ + vrshr.s64 d23, d16, #64 │ │ │ │ bl 0xc9310 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmdacc r3, {r2, r4, r5, r7} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ andcs r0, r0, #192 @ 0xc0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #8 │ │ │ │ @@ -57830,16 +57830,16 @@ │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ stmiblt fp, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d76d0 │ │ │ │ - vadd.i8 d29, d15, d14 │ │ │ │ - vmlal.s q8, d0, d0[4] │ │ │ │ + @ instruction: 0xf64ed80e │ │ │ │ + vrshr.s64 d23, d16, #64 │ │ │ │ bl 0xc9364 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmdacc r3, {r2, r4, r5, r7} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ andcs r0, r0, #192 @ 0xc0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #8 │ │ │ │ @@ -57851,16 +57851,16 @@ │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ stmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7724 │ │ │ │ - vadd.i8 d29, d15, d14 │ │ │ │ - vmla.f d16, d0, d0[4] │ │ │ │ + @ instruction: 0xf64ed80e │ │ │ │ + vsra.s64 d23, d16, #64 │ │ │ │ bl 0x88fb8 │ │ │ │ @ instruction: 0xf8d10183 │ │ │ │ blcs 0x114dc8 │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq pc, r1, #130 @ 0x82 │ │ │ │ @@ -57873,16 +57873,16 @@ │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41c │ │ │ │ stmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d777c │ │ │ │ - vtst.8 d29, d15, d2 │ │ │ │ - vmlal.s q8, d0, d0[4] │ │ │ │ + @ instruction: 0xf64ed812 │ │ │ │ + vrshr.s64 d23, d16, #64 │ │ │ │ bl 0xc9410 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x94e20 │ │ │ │ andcs sp, r0, r8, lsl #26 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vmla.f , , d0[2] │ │ │ │ @@ -57896,16 +57896,16 @@ │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d77d8 │ │ │ │ - vadd.i8 d29, d15, d13 │ │ │ │ - vmlal.s q8, d0, d0[4] │ │ │ │ + @ instruction: 0xf64ed80d │ │ │ │ + vrshr.s64 d23, d16, #64 │ │ │ │ bl 0xc946c │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x114e7c │ │ │ │ andcs sp, r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @ instruction: 0xf0000840 │ │ │ │ @@ -57919,16 +57919,16 @@ │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41d │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x2d7434 │ │ │ │ - vtst.8 d29, d15, d3 │ │ │ │ - vqdmlal.s q8, d0, d0[4] │ │ │ │ + @ instruction: 0xf64ed813 │ │ │ │ + vrsra.s64 d23, d16, #64 │ │ │ │ bl 0x1098c8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ blcs 0xd4ed8 │ │ │ │ @ instruction: 0xf8d0d109 │ │ │ │ blcs 0x557b0 │ │ │ │ andmi pc, r0, r3 │ │ │ │ @ instruction: 0x2007bfb8 │ │ │ │ @@ -57942,16 +57942,16 @@ │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7890 │ │ │ │ - vadd.i8 d29, d15, d13 │ │ │ │ - vmlal.s q8, d0, d0[4] │ │ │ │ + @ instruction: 0xf64ed80d │ │ │ │ + vrshr.s64 d23, d16, #64 │ │ │ │ bl 0xc9524 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x114f34 │ │ │ │ andcs sp, r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vst2.32 {d0-d3}, [r0 :256], r8 │ │ │ │ @@ -57965,16 +57965,16 @@ │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d78ec │ │ │ │ - vadd.i8 d29, d15, d13 │ │ │ │ - vmlal.s q8, d0, d0[4] │ │ │ │ + @ instruction: 0xf64ed80d │ │ │ │ + vrshr.s64 d23, d16, #64 │ │ │ │ bl 0xc9580 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x114f90 │ │ │ │ andcs sp, r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vst2.32 {d0-d3}, [r0 :256], r8 │ │ │ │ @@ -57988,16 +57988,16 @@ │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41b │ │ │ │ ldmiblt fp, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x2d7548 │ │ │ │ - vadd.i8 d29, d15, d8 │ │ │ │ - vqdmlal.s q8, d0, d0[4] │ │ │ │ + @ instruction: 0xf64ed808 │ │ │ │ + vrsra.s64 d23, d16, #64 │ │ │ │ bl 0x1099dc │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ strhlt r3, [fp, r4]! │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdcc pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ @@ -58016,16 +58016,16 @@ │ │ │ │ @ instruction: 0xf8513110 │ │ │ │ streq r1, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41e │ │ │ │ bllt 0xc8d29c │ │ │ │ ldrsbne pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ stmdbcs sl, {r4, r8, fp, ip, sp} │ │ │ │ - vtst.8 d29, d15, d4 │ │ │ │ - vqdmulh.s d16, d0, d0[4] │ │ │ │ + @ instruction: 0xf64ed814 │ │ │ │ + @ instruction: 0xf2c07cb0 │ │ │ │ bl 0x34be4c │ │ │ │ @ instruction: 0xf8dc0c81 │ │ │ │ stmdbcs r3, {r2, r4, r5, r7, ip} │ │ │ │ @ instruction: 0xf8c0d10a │ │ │ │ @ instruction: 0xf8c02b88 │ │ │ │ andcs r3, r0, ip, lsl #23 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -58043,16 +58043,16 @@ │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41a │ │ │ │ bllt 0x115308 │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7a24 │ │ │ │ - vtst.8 d29, d15, d0 │ │ │ │ - vmlal.s q8, d0, d0[4] │ │ │ │ + @ instruction: 0xf64ed810 │ │ │ │ + vrshr.s64 d23, d16, #64 │ │ │ │ bl 0xc96b8 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x1150c8 │ │ │ │ @ instruction: 0xf500d106 │ │ │ │ ldmdb r0, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ andcs r0, r0, #-2147483648 @ 0x80000000 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -58077,21 +58077,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5102 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - cmppne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcsne pc, r0, sp, asr #4 │ │ │ │ + eorne pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xff28f228 │ │ │ │ - eorseq pc, r2, r4, asr #1 │ │ │ │ + cdp2 2, 12, cr15, cr8, cr8, {1} │ │ │ │ + eorseq pc, r2, r4, lsl r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba0090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34ce58 │ │ │ │ stmiavs sp, {r2, r4, r6, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ andle r2, fp, r1, lsl #26 │ │ │ │ @@ -58102,21 +58102,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5102 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - cmppne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcsne pc, r0, sp, asr #4 │ │ │ │ + eorne pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - cdp2 2, 15, cr15, cr6, cr8, {1} │ │ │ │ - eorseq pc, r2, r4, asr #1 │ │ │ │ + cdp2 2, 9, cr15, cr6, cr8, {1} │ │ │ │ + eorseq pc, r2, r4, lsl r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba00f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34cebc │ │ │ │ stmiavs sp, {r2, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ andseq pc, pc, #34 @ 0x22 │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ @@ -58128,21 +58128,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5102 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - cmppne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcsne pc, r0, sp, asr #4 │ │ │ │ + eorne pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - cdp2 2, 12, cr15, cr2, cr8, {1} │ │ │ │ - eorseq pc, r2, r4, asr #1 │ │ │ │ + cdp2 2, 6, cr15, cr2, cr8, {1} │ │ │ │ + eorseq pc, r2, r4, lsl r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba015c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x30cf24 │ │ │ │ stmiavs sp, {r0, r1, r3, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ bl 0x51f70 │ │ │ │ @@ -58155,30 +58155,30 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbcpl fp, r2, r8, lsr sp │ │ │ │ andmi pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d13, d24 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ blmi 0xc9068 │ │ │ │ vqsub.s32 d2, d8, d20 │ │ │ │ - svclt 0x0000fe8d │ │ │ │ - eorseq pc, r2, r4, asr #1 │ │ │ │ + svclt 0x0000fe2d │ │ │ │ + eorseq pc, r2, r4, lsl r0 @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ streq r6, [sl, #2201] @ 0x899 │ │ │ │ @ instruction: 0xf890d419 │ │ │ │ ldmiblt fp, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x2d781c │ │ │ │ - vadd.i8 d29, d15, d15 │ │ │ │ - vqdmlal.s q8, d0, d0[4] │ │ │ │ + @ instruction: 0xf64ed80f │ │ │ │ + vrsra.s64 d23, d16, #64 │ │ │ │ bl 0x109cb0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ blcs 0xd52c0 │ │ │ │ svceq 0x00cbd105 │ │ │ │ @ instruction: 0xf8d0d003 │ │ │ │ @ instruction: 0x065b33bc │ │ │ │ andcs sp, r0, r9, lsl #10 │ │ │ │ @@ -58194,15 +58194,15 @@ │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ bllt 0x111d2c │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9c2 │ │ │ │ @ instruction: 0xf0022158 │ │ │ │ bcc 0x4498b8 │ │ │ │ stmdale r8, {r1, r3, r9, fp, sp} │ │ │ │ - msreq (UNDEF: 96), pc │ │ │ │ + asrsvc pc, lr, #12 @ │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ ldrsbtcs pc, [r4], r1 @ │ │ │ │ @ instruction: 0xf500b1d2 │ │ │ │ @ instruction: 0xf890605f │ │ │ │ tstmi r8, #246415360 @ 0xeb00000 │ │ │ │ andcs r1, r0, #50593792 @ 0x3040000 │ │ │ │ @@ -58224,16 +58224,16 @@ │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d42e │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7cf8 │ │ │ │ - vadd.i8 d29, d15, d12 │ │ │ │ - vmlal.s q8, d0, d0[4] │ │ │ │ + @ instruction: 0xf64ed80c │ │ │ │ + vrshr.s64 d23, d16, #64 │ │ │ │ bl 0xc998c │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmiblt r3!, {r2, r4, r5, r7, ip, sp} │ │ │ │ strcc pc, [r0], #2256 @ 0x8d0 │ │ │ │ strle r0, [r4, #-2011]! @ 0xfffff825 │ │ │ │ stmdaeq r0, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ subeq pc, r0, r0 │ │ │ │ @@ -58260,16 +58260,16 @@ │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d42e │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7d88 │ │ │ │ - vadd.i8 d29, d15, d12 │ │ │ │ - vmlal.s q8, d0, d0[4] │ │ │ │ + @ instruction: 0xf64ed80c │ │ │ │ + vrshr.s64 d23, d16, #64 │ │ │ │ bl 0xc9a1c │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmiblt r3!, {r2, r4, r5, r7, ip, sp} │ │ │ │ strcc pc, [r0], #2256 @ 0x8d0 │ │ │ │ strle r0, [r4, #-2011]! @ 0xfffff825 │ │ │ │ stmdaeq r0, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ subeq pc, r0, r0 │ │ │ │ @@ -58300,16 +58300,16 @@ │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7e28 │ │ │ │ - vadd.i8 d29, d15, d8 │ │ │ │ - vmlal.s q8, d0, d0[4] │ │ │ │ + @ instruction: 0xf64ed808 │ │ │ │ + vrshr.s64 d23, d16, #64 │ │ │ │ bl 0xc9abc │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58320,15 +58320,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ ldrble r0, [r3], #1371 @ 0x55b │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -58343,16 +58343,16 @@ │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7ed4 │ │ │ │ - vadd.i8 d29, d15, d8 │ │ │ │ - vmlal.s q8, d0, d0[4] │ │ │ │ + @ instruction: 0xf64ed808 │ │ │ │ + vrshr.s64 d23, d16, #64 │ │ │ │ bl 0xc9b68 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58363,15 +58363,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r1, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ svclt 0x0058015b │ │ │ │ ldrble r2, [r2, #5] │ │ │ │ @@ -58384,16 +58384,16 @@ │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7f78 │ │ │ │ - vadd.i8 d29, d15, d8 │ │ │ │ - vmlal.s q8, d0, d0[4] │ │ │ │ + @ instruction: 0xf64ed808 │ │ │ │ + vrshr.s64 d23, d16, #64 │ │ │ │ bl 0xc9c0c │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58404,15 +58404,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ svclt 0x0058059b │ │ │ │ ldrble r2, [r2, #5] │ │ │ │ @@ -58425,16 +58425,16 @@ │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d801c │ │ │ │ - vadd.i8 d29, d15, d8 │ │ │ │ - vmlal.s q8, d0, d0[4] │ │ │ │ + @ instruction: 0xf64ed808 │ │ │ │ + vrshr.s64 d23, d16, #64 │ │ │ │ bl 0xc9cb0 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58445,15 +58445,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r1, r2, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ svclt 0x0058015b │ │ │ │ ldrble r2, [r2, #5] │ │ │ │ @@ -58466,16 +58466,16 @@ │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d80c0 │ │ │ │ - vadd.i8 d29, d15, d8 │ │ │ │ - vmlal.s q8, d0, d0[4] │ │ │ │ + @ instruction: 0xf64ed808 │ │ │ │ + vrshr.s64 d23, d16, #64 │ │ │ │ bl 0xc9d54 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58486,15 +58486,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ svclt 0x0058015b │ │ │ │ ldrble r2, [r2, #5] │ │ │ │ @@ -58517,21 +58517,21 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blvs 0x338d18 │ │ │ │ rscpl fp, sl, fp, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 , , q12 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ blmi 0xc9610 │ │ │ │ vqsub.s32 d2, d8, d20 │ │ │ │ - svclt 0x0000fbb9 │ │ │ │ - eorseq pc, r2, r4, asr #1 │ │ │ │ + svclt 0x0000fb59 │ │ │ │ + eorseq pc, r2, r4, lsl r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba0770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ @ instruction: 0xf8d0538d │ │ │ │ tstcc r0, #72, 2 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ @@ -58539,15 +58539,15 @@ │ │ │ │ @ instruction: 0xf890bbb3 │ │ │ │ bllt 0x1f15ac0 │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d81dc │ │ │ │ smlabbcs r1, r4, pc, fp @ │ │ │ │ stmdale r8, {r0, r1, r3, r9, sl, lr} │ │ │ │ - msreq (UNDEF: 96), pc │ │ │ │ + asrsvc pc, lr, #12 @ │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ ldrsbtcc pc, [r4], r1 @ │ │ │ │ rsbmi r4, r2, r9, lsl r6 │ │ │ │ ldrle r0, [r2, #-2002] @ 0xfffff82e │ │ │ │ andeq pc, r1, #132 @ 0x84 │ │ │ │ @ instruction: 0xed903901 │ │ │ │ @@ -58578,21 +58578,21 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ mrrccc 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stcne 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ @ instruction: 0xf00143c9 │ │ │ │ strmi r0, [fp], -r1, lsl #2 │ │ │ │ vaba.s8 d30, d29, d27 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[4] │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 q9, d0, d24 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0xc9704 │ │ │ │ eorscs pc, r3, #64, 4 │ │ │ │ - blx 0x1005efa │ │ │ │ - eorseq pc, r2, r0, asr #2 │ │ │ │ + blx 0xff805ef8 │ │ │ │ + mlaseq r2, r0, r0, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba0864 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34d62c │ │ │ │ stmiavs sp, {r2, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ andle r2, r4, r1, lsl #26 │ │ │ │ @@ -58600,21 +58600,21 @@ │ │ │ │ tstpl r2, r8, asr pc │ │ │ │ tstpl r2, r2, lsl #10 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d13, d24 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ blmi 0xc975c │ │ │ │ vhsub.s32 d2, d8, d26 │ │ │ │ - svclt 0x0000fb13 │ │ │ │ - ldrsbteq pc, [r2], -r0 @ │ │ │ │ + svclt 0x0000fab3 │ │ │ │ + eorseq pc, r2, r0, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba08bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34d684 │ │ │ │ stmiavs sp, {r2, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ andle r2, r4, r1, lsl #26 │ │ │ │ @@ -58622,21 +58622,21 @@ │ │ │ │ tstpl r2, r8, asr pc │ │ │ │ tstpl r2, r2, lsl #10 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d13, d24 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ blmi 0xc97b4 │ │ │ │ vhsub.s32 d2, d8, d26 │ │ │ │ - svclt 0x0000fae7 │ │ │ │ - ldrsbteq pc, [r2], -r0 @ │ │ │ │ + svclt 0x0000fa87 │ │ │ │ + eorseq pc, r2, r0, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba0914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ ldrcc r5, [r0], #-1165 @ 0xfffffb73 │ │ │ │ stcmi 8, cr15, [r8], {84} @ 0x54 │ │ │ │ strle r0, [r8], #-357 @ 0xfffffe9b │ │ │ │ @@ -58659,31 +58659,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ svclt 0x001a0fe3 │ │ │ │ eorseq pc, r7, #2 │ │ │ │ @ instruction: 0xf0022300 │ │ │ │ ldrb r0, [sl, r7, lsl #4] │ │ │ │ - cmppne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcsne pc, r0, sp, asr #4 │ │ │ │ + eorne pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - blx 0xfe78603c │ │ │ │ - eorseq pc, r2, r4, asr #1 │ │ │ │ + blx 0xf8603c │ │ │ │ + eorseq pc, r2, r4, lsl r0 @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d42f │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d8400 │ │ │ │ - vadd.i8 d29, d15, d12 │ │ │ │ - vmlal.s q8, d0, d0[4] │ │ │ │ + @ instruction: 0xf64ed80c │ │ │ │ + vrshr.s64 d23, d16, #64 │ │ │ │ bl 0xca094 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmiblt fp!, {r2, r4, r5, r7, ip, sp} │ │ │ │ ldclcc 8, cr15, [r8], {208} @ 0xd0 │ │ │ │ strtle r0, [r5], #-2011 @ 0xfffff825 │ │ │ │ ldrteq pc, [r8], #-2256 @ 0xfffff730 @ │ │ │ │ addcc pc, r0, r0, lsl #8 │ │ │ │ @@ -58712,16 +58712,16 @@ │ │ │ │ cmpeq sl, r8, lsl #24 │ │ │ │ ldreq sp, [fp, #1045] @ 0x415 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d8498 │ │ │ │ - vadd.i8 d29, d15, d13 │ │ │ │ - vmlal.s q8, d0, d0[4] │ │ │ │ + @ instruction: 0xf64ed80d │ │ │ │ + vrshr.s64 d23, d16, #64 │ │ │ │ bl 0xca12c │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x95b3c │ │ │ │ andcs sp, r0, r3, lsl #26 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vst3.8 {d0-d2}, [r0 :256], r8 │ │ │ │ @@ -58736,15 +58736,15 @@ │ │ │ │ @ instruction: 0xb1ab6380 │ │ │ │ ldrle r0, [r7], #-1427 @ 0xfffffa6d │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9f3 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ blcc 0x44a530 │ │ │ │ stmdale sp, {r1, r3, r8, r9, fp, sp} │ │ │ │ - rsbeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + adcsvc pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldrsbtcc pc, [r4], r2 @ │ │ │ │ tstle r3, r3, lsl #22 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rsccc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ @@ -58778,39 +58778,39 @@ │ │ │ │ strble r5, [ip, #133]! @ 0x85 │ │ │ │ @ instruction: 0xf8cc5085 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - subcs pc, r4, sp, asr #4 │ │ │ │ + addsne pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xfe485da4 │ │ │ │ - cmppne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bllt 0xc85da4 │ │ │ │ + orrseq pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcsne pc, r0, sp, asr #4 │ │ │ │ + eorne pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf9a6f228 │ │ │ │ - eorseq pc, r2, r4, asr #1 │ │ │ │ + @ instruction: 0xf946f228 │ │ │ │ + eorseq pc, r2, r4, lsl r0 @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ @ instruction: 0xf8532c08 │ │ │ │ vmull.u8 , d2, d4 │ │ │ │ stccs 4, cr2, [r0], {64} @ 0x40 │ │ │ │ addhi pc, r7, r0, asr #32 │ │ │ │ @ instruction: 0x414cf890 │ │ │ │ cmnle r2, r0, lsl #24 │ │ │ │ ldrsbmi pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ ldreq pc, [pc], #-4 @ 0x499b8 │ │ │ │ stccs 12, cr3, [sl], {16} │ │ │ │ strcs fp, [r1], #-3983 @ 0xfffff071 │ │ │ │ - strbeq pc, [r0, #-591]! @ 0xfffffdb1 @ │ │ │ │ + ldrvc pc, [r0, #1614]! @ 0x64e │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ streq lr, [r4, #2821] @ 0xb05 │ │ │ │ @ instruction: 0xf8d5bf98 │ │ │ │ vshr.u64 d20, d20, #61 │ │ │ │ blcs 0x4a6d8 │ │ │ │ vmla.i , q1, d1[5] │ │ │ │ stccs 5, cr7, [r0, #-512] @ 0xfffffe00 │ │ │ │ @@ -58936,16 +58936,16 @@ │ │ │ │ ldmdavs r9, {r0, r2, r9, sl, lr} │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ rsble r2, r3, r0, lsl #18 │ │ │ │ strbtmi r2, [r9], -r1 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ - vcgt.s16 d19, d3, d2 │ │ │ │ - stcls 8, cr15, [r0], {81} @ 0x51 │ │ │ │ + vcgt.s16 d19, d2, d2 │ │ │ │ + stcls 15, cr15, [r0], {241} @ 0xf1 │ │ │ │ movtmi pc, #42063 @ 0xa44f @ │ │ │ │ orrscc pc, sl, #204472320 @ 0xc300000 │ │ │ │ blx 0xfe9703f2 │ │ │ │ blx 0x11b3fe │ │ │ │ blls 0xe33fc │ │ │ │ bl 0x11cff88 │ │ │ │ tstcs pc, r3, ror #13 │ │ │ │ @@ -58986,15 +58986,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ tstls r0, r8, ror #12 │ │ │ │ smlabtne r1, sp, r9, lr │ │ │ │ vrhadd.s8 d25, d15, d3 │ │ │ │ - ldmib sp, {r0, r2, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ vst1.8 {d23-d25}, [pc], r2 │ │ │ │ @ instruction: 0xf6c3404a │ │ │ │ stcls 0, cr3, [r0], {154} @ 0x9a │ │ │ │ cmneq r1, r1, lsl #20 │ │ │ │ blne 0xff70a2a4 │ │ │ │ bicsvs lr, r7, r1, asr #20 │ │ │ │ tsteq r6, r1, ror #22 │ │ │ │ @@ -59017,33 +59017,33 @@ │ │ │ │ andle r0, fp, r0, ror #9 │ │ │ │ ldrcs pc, [r0], #2261 @ 0x8d5 │ │ │ │ @ instruction: 0xf8d54013 │ │ │ │ b 0x352f60 │ │ │ │ b 0x150cd1c │ │ │ │ svclt 0x0014030c │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ - @ instruction: 0xff04f0c1 │ │ │ │ + cdp2 0, 10, cr15, cr4, cr1, {6} │ │ │ │ vabd.s16 d30, d28, d16 │ │ │ │ - svclt 0x0000ffb5 │ │ │ │ + svclt 0x0000ff55 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strbeq lr, [r1, #2816] @ 0xb00 │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8b54604 │ │ │ │ blcs 0xf5866c │ │ │ │ vtst.8 , q2, q1 │ │ │ │ vmlal.s q10, d0, d0[5] │ │ │ │ @ instruction: 0xf8320295 │ │ │ │ @ instruction: 0xf64f2013 │ │ │ │ addsmi r7, sl, #-67108861 @ 0xfc000003 │ │ │ │ - vhadd.s8 , , q4 │ │ │ │ - vqdmlal.s q8, d0, d0[4] │ │ │ │ + @ instruction: 0xf64ed048 │ │ │ │ + vrsra.s64 d23, d16, #64 │ │ │ │ bl 0x10aa34 │ │ │ │ @ instruction: 0xf5051302 │ │ │ │ ldmvs fp, {r0, r2, r4, r8, fp, sp, lr} │ │ │ │ @ instruction: 0x46074798 │ │ │ │ strtmi r4, [r0], -r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4631 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -59101,15 +59101,15 @@ │ │ │ │ andle r0, sl, r0, ror #9 │ │ │ │ ldrcc pc, [r0], #2260 @ 0x8d4 │ │ │ │ tsteq r3, ip, lsl #20 │ │ │ │ ldrcc pc, [r4], #2260 @ 0x8d4 │ │ │ │ teqmi r1, #30 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ andls r2, r1, #0, 2 │ │ │ │ - cdp2 0, 5, cr15, cr12, cr1, {6} │ │ │ │ + ldc2l 0, cr15, [ip, #772]! @ 0x304 │ │ │ │ str r9, [lr, r1, lsl #20]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r7, [pc], -ip, lsl #19 │ │ │ │ rsceq r7, r4, fp, asr #20 │ │ │ │ @@ -59148,21 +59148,21 @@ │ │ │ │ @ instruction: 0xf8c80207 │ │ │ │ andcs r2, r0, r4, asr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vcge.s8 q12, , q12 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmla.i d17, d16, d0[4] │ │ │ │ + vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ blmi 0xc9fec │ │ │ │ subvs pc, fp, #64, 4 │ │ │ │ - cdp2 2, 12, cr15, cr10, cr7, {1} │ │ │ │ - eorseq pc, r2, r0, asr r1 @ │ │ │ │ + cdp2 2, 6, cr15, cr10, cr7, {1} │ │ │ │ + eorseq pc, r2, r0, lsr #1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ mulsvc r8, sp, r8 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ bl 0x1db844 │ │ │ │ @@ -59173,15 +59173,15 @@ │ │ │ │ mulsle r8, sl, r2 │ │ │ │ ldmdale fp!, {r2, r3, r4, r5, r8, r9, fp, sp} │ │ │ │ rsbmi pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ andscs pc, r3, r2, lsr r8 @ │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ mlasle r1, sl, r2, r4 │ │ │ │ - msreq SPSR_, #-268435452 @ 0xf0000004 │ │ │ │ + movsvc pc, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwne lr, #11011 @ 0x2b03 │ │ │ │ ldmvs fp, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8c44798 │ │ │ │ @ instruction: 0xf8c40950 │ │ │ │ vmul.p32 , , q2 │ │ │ │ movwcs r4, #1304 @ 0x518 │ │ │ │ @@ -59593,15 +59593,15 @@ │ │ │ │ tstpeq r1, r3, lsl r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d7d009 │ │ │ │ mulsmi r8, r0, r4 │ │ │ │ ldrcc pc, [r4], #2263 @ 0x8d7 │ │ │ │ movwmi r4, #8218 @ 0x201a │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - blx 0xfe186924 │ │ │ │ + blx 0x986924 │ │ │ │ svclt 0x0000e7bc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba182c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ @ instruction: 0xf005fab3 │ │ │ │ @@ -59722,20 +59722,20 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff0 │ │ │ │ @ instruction: 0x07dd3230 │ │ │ │ @ instruction: 0xf500d412 │ │ │ │ @ instruction: 0xf8d3635f │ │ │ │ ldrbeq r3, [ip, r8, lsr #14] │ │ │ │ vshl.s8 d29, d12, d13 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ vrhadd.s8 d16, d8, d29 │ │ │ │ - vmla.i d19, d0, d0[6] │ │ │ │ + vshr.s64 d18, d24, #64 │ │ │ │ blmi 0x6ca8ec │ │ │ │ addsne pc, r8, #68157440 @ 0x4100000 │ │ │ │ - blx 0x14070d4 │ │ │ │ + @ instruction: 0xf9eef227 │ │ │ │ @ instruction: 0xf0026b0b │ │ │ │ strcs r0, [r0], #-527 @ 0xfffffdf1 │ │ │ │ stmiavs sp, {r0, r1, r4, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ andsle r2, r5, r1, lsl #26 │ │ │ │ streq r6, [r9], r9, lsl #18 │ │ │ │ sbcpl fp, r2, r8, asr pc │ │ │ │ @@ -59746,22 +59746,22 @@ │ │ │ │ ldrbeq r3, [fp, r8, lsr #14] │ │ │ │ ldrdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc50c2 │ │ │ │ strb r4, [sl, r4]! │ │ │ │ - cmppne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcsne pc, r0, sp, asr #4 │ │ │ │ + eorne pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #2048 @ 0x800 │ │ │ │ - blx 0x807134 │ │ │ │ - eorseq pc, r2, r4, ror #2 │ │ │ │ - eorseq pc, r2, r4, asr #1 │ │ │ │ + @ instruction: 0xf9bef227 │ │ │ │ + ldrhteq pc, [r2], -r4 @ │ │ │ │ + eorseq pc, r2, r4, lsl r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba1aa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34e870 │ │ │ │ stmiavs sp, {r2, r4, r5, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ andle r2, r3, r1, lsl #26 │ │ │ │ @@ -59778,33 +59778,33 @@ │ │ │ │ stmdbpl r5, {r3, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ svclt 0x0008428b │ │ │ │ rscsle r4, r3, sl, lsr #5 │ │ │ │ andcs r5, r0, r2, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - cmppne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcsne pc, r0, sp, asr #4 │ │ │ │ + eorne pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorcs r4, sl, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf9def227 │ │ │ │ - ldrsbteq pc, [r2], -r0 @ │ │ │ │ + @ instruction: 0xf97ef227 │ │ │ │ + eorseq pc, r2, r0, lsr #32 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ cmpeq r9, r0, asr #4 │ │ │ │ bcs 0x7fd98 │ │ │ │ @ instruction: 0xf890d13f │ │ │ │ blcs 0x56e68 │ │ │ │ @ instruction: 0xf8d0d166 │ │ │ │ @ instruction: 0xf0022158 │ │ │ │ blcc 0x44b5c0 │ │ │ │ ldmdale r9, {r1, r3, r8, r9, fp, sp} │ │ │ │ - msreq (UNDEF: 96), pc │ │ │ │ + asrsvc pc, lr, #12 @ │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ ldrsbtcc pc, [r4], r1 @ │ │ │ │ @ instruction: 0xf8d0b95b │ │ │ │ streq r1, [r9, -r0, lsl #9] │ │ │ │ eor sp, r1, r7, lsl #10 │ │ │ │ @ instruction: 0xf890bbb2 │ │ │ │ @@ -59814,16 +59814,16 @@ │ │ │ │ bcc 0x44b1f4 │ │ │ │ stmdble sl, {r1, r3, r9, fp, sp} │ │ │ │ stmdaeq r0, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ subeq pc, r0, r0 │ │ │ │ svclt 0x00182800 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - vaba.s8 q10, , q8 │ │ │ │ - vqdmlal.s q8, d0, d0[4] │ │ │ │ + @ instruction: 0xf64e4770 │ │ │ │ + vrsra.s64 d23, d16, #64 │ │ │ │ bl 0x10b664 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ tstlt sl, #180 @ 0xb4 │ │ │ │ mvnle r2, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -59874,15 +59874,15 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf890b9f1 │ │ │ │ blcs 0x56fa0 │ │ │ │ @ instruction: 0xf8d0d158 │ │ │ │ @ instruction: 0xf0011158 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r3, r4, r8} │ │ │ │ stmiale r4!, {r1, r3, r8, fp, sp}^ │ │ │ │ - msreq SPSR_, #-268435452 @ 0xf0000004 │ │ │ │ + movsvc pc, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrsbtne pc, [r4], r3 @ │ │ │ │ stmdbcs r3, {r0, r4, r5, r7, r8, ip, sp, pc} │ │ │ │ ldrdcs sp, [r0], -r9 │ │ │ │ blmi 0x188c10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -59906,15 +59906,15 @@ │ │ │ │ bl 0x51c48 │ │ │ │ @ instruction: 0xf8d40481 │ │ │ │ strbeq r4, [r4, r4, lsl #24]! │ │ │ │ @ instruction: 0xf890d5ab │ │ │ │ vraddhn.i16 d20, q10, q0 │ │ │ │ eormi r0, r2, #128, 8 @ 0x80000000 │ │ │ │ @ instruction: 0xe7cad0da │ │ │ │ - stcleq 2, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ + ldcvc 6, cr15, [r0], #312 @ 0x138 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbtcc pc, [r4], ip @ │ │ │ │ lslsle r2, r0, #22 │ │ │ │ strgt pc, [r0], #2192 @ 0x890 │ │ │ │ stceq 3, cr15, [r0], {204} @ 0xcc │ │ │ │ svceq 0x000cea12 │ │ │ │ @@ -59949,15 +59949,15 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf890b9f1 │ │ │ │ blcs 0x570cc │ │ │ │ @ instruction: 0xf8d0d158 │ │ │ │ @ instruction: 0xf0011158 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r3, r4, r8} │ │ │ │ stmiale r4!, {r1, r3, r8, fp, sp}^ │ │ │ │ - msreq SPSR_, #-268435452 @ 0xf0000004 │ │ │ │ + movsvc pc, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrsbtne pc, [r4], r3 @ │ │ │ │ stmdbcs r3, {r0, r4, r5, r7, r8, ip, sp, pc} │ │ │ │ ldrdcs sp, [r0], -r9 │ │ │ │ blmi 0x188d3c │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -59981,15 +59981,15 @@ │ │ │ │ bl 0x51d74 │ │ │ │ @ instruction: 0xf8d40481 │ │ │ │ strbeq r4, [r4, r4, lsl #24]! │ │ │ │ @ instruction: 0xf890d5ab │ │ │ │ vraddhn.i16 d20, q10, q0 │ │ │ │ eormi r0, r2, #192, 8 @ 0xc0000000 │ │ │ │ @ instruction: 0xe7cad0da │ │ │ │ - stcleq 2, cr15, [r0], #-316 @ 0xfffffec4 │ │ │ │ + ldcvc 6, cr15, [r0], #312 @ 0x138 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbtcc pc, [r4], ip @ │ │ │ │ lslsle r2, r0, #22 │ │ │ │ strgt pc, [r0], #2192 @ 0x890 │ │ │ │ stcleq 3, cr15, [r0], {204} @ 0xcc │ │ │ │ svceq 0x000cea12 │ │ │ │ @@ -60023,15 +60023,15 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf890b9ec │ │ │ │ blcs 0x571f4 │ │ │ │ @ instruction: 0xf8d0d15e │ │ │ │ @ instruction: 0xf0011158 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r3, r4, r8} │ │ │ │ stmiale r6!, {r1, r3, r8, fp, sp}^ │ │ │ │ - msreq SPSR_, #-268435452 @ 0xf0000004 │ │ │ │ + movsvc pc, #81788928 @ 0x4e00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrsbtne pc, [r4], r3 @ │ │ │ │ stmdbcs r3, {r0, r3, r5, r7, r8, ip, sp, pc} │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf85dd1d9 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ @@ -60056,15 +60056,15 @@ │ │ │ │ ldrle r0, [r0, #2012]! @ 0x7dc │ │ │ │ strcc pc, [r0], #2192 @ 0x890 │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ @ instruction: 0xf0134313 │ │ │ │ ldrshle r0, [r8, #63] @ 0x3f │ │ │ │ @ instruction: 0xe7ab4618 │ │ │ │ - strbteq pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + ldrtvc pc, [r0], #1614 @ 0x64e @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ streq lr, [r3], #2820 @ 0xb04 │ │ │ │ ldrsbtcc pc, [r4], r4 @ │ │ │ │ @ instruction: 0xd1ae2b00 │ │ │ │ strcc pc, [r0], #2192 @ 0x890 │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ @@ -60114,21 +60114,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ ble 0x116630 │ │ │ │ strle r0, [r1, #-310] @ 0xfffffeca │ │ │ │ sbcsle r2, ip, r1, lsl #26 │ │ │ │ ldrble r0, [sl], #1673 @ 0x689 │ │ │ │ vabd.s8 q15, , q15 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ blmi 0xcaf04 │ │ │ │ vhsub.s32 d2, d6, d26 │ │ │ │ - svclt 0x0000ff3f │ │ │ │ - ldrsbteq pc, [r2], -r0 @ │ │ │ │ + svclt 0x0000fedf │ │ │ │ + eorseq pc, r2, r0, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba2064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ ldrcc r5, [r0], #-1165 @ 0xfffffb73 │ │ │ │ stcmi 8, cr15, [r8], {84} @ 0x54 │ │ │ │ strle r0, [r4, #-1572] @ 0xfffff9dc │ │ │ │ @@ -60167,29 +60167,29 @@ │ │ │ │ movpl pc, #13959168 @ 0xd50000 │ │ │ │ svcvs 0x0060f415 │ │ │ │ bvc 0x3bf354 │ │ │ │ svclt 0x00182d06 │ │ │ │ cmnpvs lr, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ vld4.8 {d13,d15,d17,d19}, [r3], lr │ │ │ │ stmdblt ip!, {r1, r4, r5, r8, r9, sp, lr}^ │ │ │ │ - cmppne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcsne pc, r0, sp, asr #4 │ │ │ │ + eorne pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorcs r4, sl, #9216 @ 0x2400 │ │ │ │ - cdp2 2, 13, cr15, cr4, cr6, {1} │ │ │ │ + cdp2 2, 7, cr15, cr4, cr6, {1} │ │ │ │ rscsle r2, r1, r0, lsl #24 │ │ │ │ vmlaeq.f64 d14, d4, d0 │ │ │ │ @ instruction: 0xf8de5905 │ │ │ │ adcmi r4, r3, #4 │ │ │ │ adcmi fp, sl, #8, 30 │ │ │ │ @ instruction: 0xe7bcd1b2 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - ldclt 0, cr15, [r6], #-332 @ 0xfffffeb4 │ │ │ │ - ldrsbteq pc, [r2], -r0 @ │ │ │ │ + bllt 0xff607098 │ │ │ │ + eorseq pc, r2, r0, lsr #32 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba2158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ blvs 0x3a0198 │ │ │ │ @ instruction: 0xf8543410 │ │ │ │ vmull.u8 q10, d4, d8 │ │ │ │ @@ -60224,21 +60224,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ rsbsvs r5, r3, r2, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 , , q8 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ blmi 0xcb0bc │ │ │ │ vqsub.s32 d2, d6, d20 │ │ │ │ - svclt 0x0000fe63 │ │ │ │ - eorseq pc, r2, r4, asr #1 │ │ │ │ + svclt 0x0000fe03 │ │ │ │ + eorseq pc, r2, r4, lsl r0 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strbteq r6, [ip], sp, lsl #18 │ │ │ │ stclvs 4, cr13, [pc], {21} │ │ │ │ ssatmi fp, #29, pc, lsl #2 @ │ │ │ │ @@ -60252,21 +60252,21 @@ │ │ │ │ andle r5, r1, r6, asr #1 │ │ │ │ strle r0, [r0, #-1707] @ 0xfffff955 │ │ │ │ andcs r6, r0, ip, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vand q12, , q8 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ blmi 0xcb12c │ │ │ │ vqsub.s32 d2, d6, d20 │ │ │ │ - svclt 0x0000fe2b │ │ │ │ - eorseq pc, r2, r4, asr #1 │ │ │ │ + svclt 0x0000fdcb │ │ │ │ + eorseq pc, r2, r4, lsl r0 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba228c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs ip, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strbteq r4, [r2], fp, lsl #12 │ │ │ │ ldmib r1, {r3, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ ldrle r0, [r4], #-266 @ 0xfffffef6 │ │ │ │ @@ -60279,21 +60279,21 @@ │ │ │ │ ldmdane r5, {r0, r1, r3, r4, r6, r7, fp, sp, lr} │ │ │ │ blcs 0xa1100 │ │ │ │ @ instruction: 0xf014d002 │ │ │ │ andle r0, r0, r0, lsr #2 │ │ │ │ andcs r6, r0, #6881280 @ 0x690000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - cmppne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcsne pc, r0, sp, asr #4 │ │ │ │ + eorne pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorcs r4, sl, #1024 @ 0x400 │ │ │ │ - ldc2l 2, cr15, [r4, #152]! @ 0x98 │ │ │ │ - ldrsbteq pc, [r2], -r0 @ │ │ │ │ + ldc2 2, cr15, [r4, #152] @ 0x98 │ │ │ │ + eorseq pc, r2, r0, lsr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strbpl pc, [r0], -r0, lsl #10 @ │ │ │ │ @ instruction: 0xf8d6b085 │ │ │ │ blcs 0x581bc │ │ │ │ @@ -60328,15 +60328,15 @@ │ │ │ │ andle r5, r8, r0, lsl #3 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ @ instruction: 0xf441bf08 │ │ │ │ @ instruction: 0xf0414100 │ │ │ │ @ instruction: 0xf8d65100 │ │ │ │ @ instruction: 0xf1d60420 │ │ │ │ - strmi pc, [r4], -r7, ror #26 │ │ │ │ + strmi pc, [r4], -r7, lsl #26 │ │ │ │ stmdbvs r3, {r4, r8, r9, ip, sp, pc} │ │ │ │ ldrble r0, [r8], #1371 @ 0x55b │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xff6cf7ff │ │ │ │ strmi r4, [r8], r1, lsl #13 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf8d6d1b6 │ │ │ │ @@ -60401,15 +60401,15 @@ │ │ │ │ tstpmi r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstppl r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtcc pc, [r8], #-2262 @ 0xfffff72a │ │ │ │ strteq pc, [r0], #-2262 @ 0xfffff72a │ │ │ │ @ instruction: 0xf853189c │ │ │ │ @ instruction: 0xf8d48002 │ │ │ │ @ instruction: 0xf1d6b004 │ │ │ │ - @ instruction: 0x4642fcd5 │ │ │ │ + @ instruction: 0x4642fc75 │ │ │ │ ldrbmi r4, [fp], -r4, lsl #12 │ │ │ │ stccs 6, cr4, [r0], {72} @ 0x48 │ │ │ │ @ instruction: 0xf8d6d1be │ │ │ │ strcc r3, [r1, #-1068] @ 0xfffffbd4 │ │ │ │ adcmi r4, fp, #169869312 @ 0xa200000 │ │ │ │ ldrbmi sp, [r0], -pc, asr #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -60426,75 +60426,75 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strbpl pc, [r0], #-1280 @ 0xfffffb00 @ │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ @ instruction: 0xf8d40800 │ │ │ │ @ instruction: 0xf1d70420 │ │ │ │ - vqdmulh.s d31, d8, d11 │ │ │ │ + vpmax.s8 d31, d24, d27 │ │ │ │ vaddw.s8 , q8, d25 │ │ │ │ @ instruction: 0xf1d80104 │ │ │ │ - @ instruction: 0x4632fab9 │ │ │ │ + @ instruction: 0x4632fa59 │ │ │ │ strthi pc, [ip], #-2244 @ 0xfffff73c │ │ │ │ tstpeq r1, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1d84607 │ │ │ │ - @ instruction: 0xf8d4fa87 │ │ │ │ + @ instruction: 0xf8d4fa27 │ │ │ │ tstcs r8, ip, lsr #8 │ │ │ │ @ instruction: 0xf1e14628 │ │ │ │ - tstpcs r8, pc, ror r9 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r8, pc, lsl r9 @ p-variant is OBSOLETE │ │ │ │ strteq pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ @ instruction: 0xf1e14628 │ │ │ │ - tstpcs r8, r9, ror r9 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r8, r9, lsl r9 @ p-variant is OBSOLETE │ │ │ │ strteq pc, [r8], #-2244 @ 0xfffff73c │ │ │ │ @ instruction: 0xf1e14628 │ │ │ │ - tstpcs r8, r3, ror r9 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r8, r3, lsl r9 @ p-variant is OBSOLETE │ │ │ │ ldrteq pc, [r0], #-2244 @ 0xfffff73c @ │ │ │ │ @ instruction: 0xf1e14628 │ │ │ │ - @ instruction: 0xf8d4f96d │ │ │ │ + @ instruction: 0xf8d4f90d │ │ │ │ @ instruction: 0xf8c4342c │ │ │ │ @ instruction: 0x46320434 │ │ │ │ ldrtcc pc, [r8], #-2244 @ 0xfffff73c @ │ │ │ │ @ instruction: 0xf8c44638 │ │ │ │ @ instruction: 0xf647842c │ │ │ │ vmla.f d22, d0, d1[6] │ │ │ │ @ instruction: 0xf1d80104 │ │ │ │ - @ instruction: 0xf8d4fa5f │ │ │ │ + @ instruction: 0xf8d4f9ff │ │ │ │ adcmi r3, fp, #44, 8 @ 0x2c000000 │ │ │ │ ldrtmi sp, [r8], -r4, lsl #2 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - svclt 0x004af1d7 │ │ │ │ - cmppne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mcrlt 1, 7, pc, cr10, cr7, {6} @ │ │ │ │ + orrseq pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbscs pc, r8, sp, asr #4 │ │ │ │ + sbcne pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vhsub.s32 d1, d6, d7 │ │ │ │ - svclt 0x0000fc8b │ │ │ │ - eorseq pc, r2, r8, ror r1 @ │ │ │ │ + svclt 0x0000fc2b │ │ │ │ + eorseq pc, r2, r8, asr #1 │ │ │ │ andsmi pc, r5, r0, asr #12 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ rsbscs r4, sl, #7340032 @ 0x700000 │ │ │ │ bpl 0x1688800 │ │ │ │ strpl pc, [r8, -r7, lsl #10] │ │ │ │ @ instruction: 0xf10a46d0 │ │ │ │ @ instruction: 0xf1080a20 │ │ │ │ mvnscs r0, r0, lsr r8 │ │ │ │ rsbmi pc, r4, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - strbteq pc, [r0], #-591 @ 0xfffffdb1 @ │ │ │ │ + ldrtvc pc, [r0], #1614 @ 0x64e @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdbmi r4!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrcc r2, [r0, -r0, lsl #12] │ │ │ │ - ldmib r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmib r0, {r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ movwcs lr, #2506 @ 0x9ca │ │ │ │ movwcs lr, #10568 @ 0x2948 │ │ │ │ ldccs 8, cr8, [ip, #-148]! @ 0xffffff6c │ │ │ │ stmdavs r3!, {r3, r4, r5, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0x47984638 │ │ │ │ @ instruction: 0xf005b1d8 │ │ │ │ @@ -60520,22 +60520,22 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8da87f0 │ │ │ │ tstmi sl, #0 │ │ │ │ ldrdcc pc, [r4], -sl │ │ │ │ andcs pc, r0, sl, asr #17 │ │ │ │ @ instruction: 0xf8ca430b │ │ │ │ strb r3, [r6, r4]! │ │ │ │ - cmppne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addscs pc, ip, sp, asr #4 │ │ │ │ + rscne pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vhsub.s32 , q3, q7 │ │ │ │ - svclt 0x0000fc11 │ │ │ │ - eorseq pc, r2, r8, lsl #3 │ │ │ │ + svclt 0x0000fbb1 │ │ │ │ + ldrsbteq pc, [r2], -r8 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba26c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ blx 0x1b094c6 │ │ │ │ ldrpl pc, [pc], r5, lsl #10 │ │ │ │ @ instruction: 0xf8563610 │ │ │ │ @@ -60746,15 +60746,15 @@ │ │ │ │ @ instruction: 0xf505d005 │ │ │ │ andcs r6, r0, r5, lsl #4 │ │ │ │ stmdb r2, {r8, sp}^ │ │ │ │ ldreq r0, [sl, r2, lsl #2]! │ │ │ │ @ instruction: 0xb12bd506 │ │ │ │ ldrdcs r0, [r0, -sl] │ │ │ │ subseq pc, r8, r5, lsl #12 │ │ │ │ - svc 0x00e8f249 │ │ │ │ + svc 0x0088f249 │ │ │ │ strbtcc pc, [r8], #-2261 @ 0xfffff72b @ │ │ │ │ ldrbeq pc, [r9, r7]! @ │ │ │ │ @ instruction: 0xf0234628 │ │ │ │ teqmi fp, #-469762045 @ 0xe4000003 │ │ │ │ strbtcc pc, [r8], #-2245 @ 0xfffff73b @ │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mcrlt 7, 3, pc, cr2, cr15, {7} @ │ │ │ │ @@ -60844,22 +60844,22 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - cmppne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcscs pc, r8, sp, asr #4 │ │ │ │ + andcs pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d2 │ │ │ │ vhsub.s32 d5, d6, d28 │ │ │ │ - svclt 0x0000f989 │ │ │ │ - mlaseq r2, r4, r1, pc @ │ │ │ │ + svclt 0x0000f929 │ │ │ │ + eorseq pc, r2, r4, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ addpl pc, r0, r0, lsl #10 │ │ │ │ @ instruction: 0xf8d02100 │ │ │ │ @ instruction: 0xf4133390 │ │ │ │ svclt 0x00142f70 │ │ │ │ @@ -60879,29 +60879,29 @@ │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ subsvs pc, pc, r0, lsl #10 │ │ │ │ @ instruction: 0x3728f8d0 │ │ │ │ strle r0, [ip], #-2011 @ 0xfffff825 │ │ │ │ - cmppne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbcc pc, r8, r8, asr #4 │ │ │ │ + adcscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b09 │ │ │ │ vqsub.s32 d1, d22, d8 │ │ │ │ - ldrmi pc, [r0], -r3, asr #18 │ │ │ │ + ldrmi pc, [r0], -r3, ror #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - eorseq pc, r2, r4, ror #2 │ │ │ │ + ldrhteq pc, [r2], -r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeba2c78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0xf5003230 │ │ │ │ @ instruction: 0xf013605f │ │ │ │ andle r0, lr, r1, lsl #6 │ │ │ │ @@ -60911,28 +60911,28 @@ │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ tstcs r0, sp, lsl r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ ldrbeq r2, [r2, r8, lsr #14] │ │ │ │ vshl.s8 d29, d12, d13 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ vrhadd.s8 d16, d8, d29 │ │ │ │ - vmla.i d19, d0, d0[6] │ │ │ │ + vshr.s64 d18, d24, #64 │ │ │ │ blmi 0x28bb80 │ │ │ │ addsne pc, r8, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf904f226 │ │ │ │ + @ instruction: 0xf8a4f226 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r8, lsl #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - eorseq pc, r2, r4, ror #2 │ │ │ │ + ldrhteq pc, [r2], -r4 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ stmibvc r9, {r2, r3, r9, sl, lr} │ │ │ │ blmi 0xfeef7db8 │ │ │ │ @ instruction: 0x460729ff │ │ │ │ @@ -60968,32 +60968,32 @@ │ │ │ │ stmiavs r0!, {r0, r1, r3, r4, r7, r8, pc}^ │ │ │ │ rsbsle r2, r9, r0, lsl #16 │ │ │ │ mvnle r2, r1, lsl #16 │ │ │ │ ldmdacs r3, {r5, r8, fp, ip, sp, lr} │ │ │ │ stmdacs r0, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ bicshi pc, r1, r0, asr #32 │ │ │ │ vadd.f32 d2, d0, d7 │ │ │ │ - vand q12, , │ │ │ │ - vqdmlal.s q8, d0, d0[4] │ │ │ │ + @ instruction: 0xf64e815d │ │ │ │ + vrsra.s64 d23, d16, #64 │ │ │ │ bl 0x10c86c │ │ │ │ stmdbvs r0!, {r0, r2, r7, r8, sl}^ │ │ │ │ @ instruction: 0x5198f8d5 │ │ │ │ streq lr, [r5, #-2608] @ 0xfffff5d0 │ │ │ │ bichi pc, lr, r0, asr #32 │ │ │ │ svceq 0x001ff01e │ │ │ │ stmdbvs r5!, {r0, r1, r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf140062b │ │ │ │ blvs 0x86c030 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldrmi r8, [r2, #308] @ 0x134 │ │ │ │ sbchi pc, r1, r0, lsl #6 │ │ │ │ @ instruction: 0x460b1c50 │ │ │ │ - ldclmi 2, cr15, [r0], #308 @ 0x134 │ │ │ │ + mcrrmi 2, 4, pc, r0, cr13 @ │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ - cdpmi 2, 11, cr15, cr8, cr13, {2} │ │ │ │ + cdpmi 2, 0, cr15, cr8, cr13, {2} │ │ │ │ cdpeq 2, 2, cr15, cr13, cr0, {6} │ │ │ │ @ instruction: 0x46324659 │ │ │ │ vqsub.u8 d4, d16, d3 │ │ │ │ ldrmi r8, [r9], sp, lsr #1 │ │ │ │ @ instruction: 0xf1011c55 │ │ │ │ strls r0, [lr, #-2817] @ 0xfffff4ff │ │ │ │ movweq lr, #63949 @ 0xf9cd │ │ │ │ @@ -61044,15 +61044,15 @@ │ │ │ │ ldrb sp, [r1, -r2, lsl #1]! │ │ │ │ strtmi r2, [r1], -r0, ror #4 │ │ │ │ @ instruction: 0xf7c4a812 │ │ │ │ stmdbvc r3!, {r1, r5, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdavs r1!, {r1, r5, r6, r7, r8, fp, sp, lr} │ │ │ │ movwls r9, #38923 @ 0x980b │ │ │ │ @ instruction: 0xf1e79208 │ │ │ │ - ldmib sp, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r2, [r3], r8, lsl #6 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ blcs 0x3ec130 │ │ │ │ msrhi R8_usr, r0 │ │ │ │ sbcslt r3, fp, #67108864 @ 0x4000000 │ │ │ │ vst4.8 {d27,d29,d31,d33}, [r2], sl │ │ │ │ ldrtmi r5, [r8], -r0, lsl #4 │ │ │ │ @@ -61060,15 +61060,15 @@ │ │ │ │ movwcs r9, #8729 @ 0x2219 │ │ │ │ movwls sl, #2322 @ 0x912 │ │ │ │ movwcs r4, #5698 @ 0x1642 │ │ │ │ blvs 0x146430 │ │ │ │ stmdbge r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xff14f7fb │ │ │ │ @ instruction: 0xf1e04658 │ │ │ │ - stmib sp, {r0, r1, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r3, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r9, [r2], -r2, lsl #12 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwls r6, #18467 @ 0x4823 │ │ │ │ movwls r2, #770 @ 0x302 │ │ │ │ @ instruction: 0xf7fb2301 │ │ │ │ blls 0x24b934 │ │ │ │ @@ -61088,141 +61088,141 @@ │ │ │ │ cmnle r7, r0, lsl #6 │ │ │ │ andcs fp, r0, sp, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r1!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xf1e7980a │ │ │ │ - strbmi pc, [r2], -r3, lsl #25 @ │ │ │ │ + strbmi pc, [r2], -r3, lsr #24 @ │ │ │ │ movwcs r4, #5763 @ 0x1683 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ movwls r6, #3 │ │ │ │ @ instruction: 0x462b4638 │ │ │ │ stmdbge r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ mcr2 7, 6, pc, cr12, cr11, {7} @ │ │ │ │ @ instruction: 0xf1e04658 │ │ │ │ - stmib sp, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8cd9602 │ │ │ │ strtmi sl, [fp], -r4 │ │ │ │ andls r6, r4, #2228224 @ 0x220000 │ │ │ │ andls r2, r0, #536870912 @ 0x20000000 │ │ │ │ vaba.s8 q15, , q3 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ blmi 0x3cc26c │ │ │ │ strls r4, [r0, #-1576] @ 0xfffff9d8 │ │ │ │ rscsmi pc, r2, #536870916 @ 0x20000004 │ │ │ │ - cdp2 1, 3, cr15, cr8, cr14, {7} │ │ │ │ + ldc2l 1, cr15, [r8, #952] @ 0x3b8 │ │ │ │ svceq 0x0001f1bc │ │ │ │ blcs 0x23bbec │ │ │ │ svcge 0x006df67f │ │ │ │ - cmppne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addscc pc, r0, sp, asr #4 │ │ │ │ + rsccs pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d4 │ │ │ │ vqsub.s32 q2, , │ │ │ │ - svclt 0x0000ff75 │ │ │ │ + svclt 0x0000ff15 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq pc, [r2], -r4 @ │ │ │ │ - ldrhteq pc, [r2], -r0 @ │ │ │ │ + eorseq pc, r2, r4, lsr #2 │ │ │ │ + eorseq pc, r2, r0, lsl #2 │ │ │ │ @ instruction: 0xf57f0668 │ │ │ │ blvs 0x877998 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ blvs 0x1877990 │ │ │ │ @ instruction: 0x6c60b9f0 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf24daedc │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmla.i d20, d0, d0[4] │ │ │ │ + vshr.s64 d19, d16, #64 │ │ │ │ blmi 0x14cbed8 │ │ │ │ adcsmi pc, r2, #536870916 @ 0x20000004 │ │ │ │ - @ instruction: 0xff54f225 │ │ │ │ + cdp2 2, 15, cr15, cr4, cr5, {1} │ │ │ │ andls r4, ip, r3, lsl #13 │ │ │ │ blvs 0x18858c8 │ │ │ │ blvs 0xfe878298 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ stcvs 14, cr10, [r0], #-792 @ 0xfffffce8 │ │ │ │ @ instruction: 0x066bb1f0 │ │ │ │ strb sp, [r0], r1, ror #9 │ │ │ │ stmdacs r0, {r5, r7, r8, r9, fp, sp, lr} │ │ │ │ ssat sp, #29, sp, asr #1 │ │ │ │ - @ instruction: 0xff1ef25a │ │ │ │ + mrc2 2, 5, pc, cr14, cr10, {2} │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ blmi 0x114c314 │ │ │ │ vhadd.s8 d25, d2, d0 │ │ │ │ @ instruction: 0xf1ee42a1 │ │ │ │ - andcs pc, r0, r5, ror #27 │ │ │ │ - cmppne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r0, r5, lsl #27 │ │ │ │ + orrseq pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, lr, lsr fp │ │ │ │ rsbsmi pc, sl, #536870916 @ 0x20000004 │ │ │ │ - ldc2l 1, cr15, [sl, #952] @ 0x3b8 │ │ │ │ - cmppne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + ldc2l 1, cr15, [sl, #-952]! @ 0xfffffc48 │ │ │ │ + orrseq pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andmi pc, r8, sp, asr #4 │ │ │ │ + subscc pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d2, d22 │ │ │ │ vhsub.s32 d4, d21, d29 │ │ │ │ - vrecps.f32 d31, d13, d13 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + @ instruction: 0xf24dfebd │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d18, d16, d0[1] │ │ │ │ blmi 0xc4bf60 │ │ │ │ rsbsmi pc, r1, #536870916 @ 0x20000004 │ │ │ │ - @ instruction: 0xff10f225 │ │ │ │ - cmppne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cdp2 2, 11, cr15, cr0, cr5, {1} │ │ │ │ + orrseq pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbccs pc, ip, sp, asr #4 │ │ │ │ + andscs pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d25 │ │ │ │ vqsub.s32 q2, , q5 │ │ │ │ - vmax.f32 d31, d13, d3 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vceq.f32 d31, d29, d19 │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ blmi 0x90bf94 │ │ │ │ subsmi pc, ip, #536870916 @ 0x20000004 │ │ │ │ - cdp2 2, 15, cr15, cr6, cr5, {1} │ │ │ │ - cmppne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cdp2 2, 9, cr15, cr6, cr5, {1} │ │ │ │ + orrseq pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorscc pc, r4, sp, asr #4 │ │ │ │ + addcs pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d2, d12 │ │ │ │ vqsub.s32 q2, , q7 │ │ │ │ - vceq.f32 , , │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vceq.f32 d31, d29, d9 │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ blmi 0x5cbfc8 │ │ │ │ sbcmi pc, pc, #536870916 @ 0x20000004 │ │ │ │ - cdp2 2, 13, cr15, cr12, cr5, {1} │ │ │ │ - cmppne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cdp2 2, 7, cr15, cr12, cr5, {1} │ │ │ │ + orrseq pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcsmi pc, ip, sp, asr #4 │ │ │ │ + eormi pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d15 │ │ │ │ vqsub.s32 q2, , q0 │ │ │ │ - vceq.f32 , , │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vceq.f32 , , │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vshr.s64 d19, d28, #64 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ blmi 0x28bffc │ │ │ │ rsbsmi pc, r7, #536870916 @ 0x20000004 │ │ │ │ - cdp2 2, 12, cr15, cr2, cr5, {1} │ │ │ │ - cmppne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cdp2 2, 6, cr15, cr2, cr5, {1} │ │ │ │ + orrseq pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsccc pc, ip, sp, asr #4 │ │ │ │ + eorscc pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0x73a8f503 │ │ │ │ adcmi pc, r4, #536870916 @ 0x20000004 │ │ │ │ - cdp2 2, 11, cr15, cr4, cr5, {1} │ │ │ │ - ldrhteq pc, [r2], -r0 @ │ │ │ │ - ldrsbteq pc, [r2], -r4 @ │ │ │ │ + cdp2 2, 5, cr15, cr4, cr5, {1} │ │ │ │ + eorseq pc, r2, r0, lsl #2 │ │ │ │ + eorseq pc, r2, r4, lsr #2 │ │ │ │ push {r0, r1, r3, r4, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ bl 0xfeba3180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strcs r0, [r0, #-4072] @ 0xfffff018 │ │ │ │ ldrmi r4, [r0], r7, lsl #12 │ │ │ │ @ instruction: 0x460c461e │ │ │ │ @@ -61254,31 +61254,31 @@ │ │ │ │ stccs 0, cr5, [r0, #-16] │ │ │ │ @ instruction: 0xb1a6d14e │ │ │ │ @ instruction: 0xf04f9c01 │ │ │ │ @ instruction: 0xf04f0a00 │ │ │ │ bllt 0x18eeb0 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ vadd.i8 d22, d9, d16 │ │ │ │ - cmpplt r8, #1, 26 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ + cmpplt r8, #41216 @ p-variant is OBSOLETE @ 0xa100 │ │ │ │ beq 0xc8440 │ │ │ │ ldrbmi r3, [r6, #-1120] @ 0xfffffba0 │ │ │ │ @ instruction: 0xb115d8f3 │ │ │ │ @ instruction: 0xf1e44628 │ │ │ │ - blls 0x8a6f4 │ │ │ │ + blls 0x8a574 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldmdbeq r8, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ bicsle r4, lr, r3, asr #10 │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ andcs r8, r0, r2, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r1!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xf1e44628 │ │ │ │ - stmdacs r0, {r0, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf10ad0d8 │ │ │ │ stmib r4, {r0, r9, fp}^ │ │ │ │ vstr d7, [r4, #16] │ │ │ │ ldrmi r8, [r2, #2826]! @ 0xb0a │ │ │ │ strbteq pc, [r0], #-260 @ 0xfffffefc @ │ │ │ │ ldrb sp, [r8, pc, ror #7] │ │ │ │ @ instruction: 0x23aa6127 │ │ │ │ @@ -61289,15 +61289,15 @@ │ │ │ │ stmib r4, {r0, r1, r3, lr}^ │ │ │ │ @ instruction: 0xf8d9230a │ │ │ │ tstmi r1, #16 │ │ │ │ @ instruction: 0x2014f8d9 │ │ │ │ tstmi r3, #268435466 @ 0x1000000a │ │ │ │ strb r6, [r2, r3, ror #5] │ │ │ │ ldrdeq pc, [r0], -r9 │ │ │ │ - @ instruction: 0xf834f1e4 │ │ │ │ + @ instruction: 0xffd4f1e3 │ │ │ │ cdpcs 6, 0, cr4, cr0, cr5, {0} │ │ │ │ ldr sp, [sl, sl, lsr #3]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @@ -61337,37 +61337,37 @@ │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ ldc2l 7, cr15, [r0], {255} @ 0xff │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ cmpeq r8, r8, lsl #24 │ │ │ │ @ instruction: 0x81a7f142 │ │ │ │ @ instruction: 0xf0844650 │ │ │ │ - blls 0x8aaf0 │ │ │ │ + blls 0x8a970 │ │ │ │ stccs 8, cr15, [r8], {83} @ 0x53 │ │ │ │ sbceq pc, r0, #134217731 @ 0x8000003 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf50d87e1 │ │ │ │ @ instruction: 0xf50a63ac │ │ │ │ @ instruction: 0xf44f5b40 │ │ │ │ smlabtcs r0, r0, r2, r6 │ │ │ │ ldrcs r4, [r0, #-1560] @ 0xfffff9e8 │ │ │ │ - bl 0xe08aac │ │ │ │ + b 0xff608aac │ │ │ │ vmax.s8 d20, d13, d3 │ │ │ │ - vrshr.s64 q10, q12, #64 │ │ │ │ + vmlal.s q10, d0, d0[2] │ │ │ │ andvs r0, r2, sp, lsr #4 │ │ │ │ @ instruction: 0xf8db2102 │ │ │ │ strtcs r2, [r8], #1380 @ 0x564 │ │ │ │ strne lr, [r3, #-2496] @ 0xfffff640 │ │ │ │ strcc pc, [r1], -r0, asr #4 │ │ │ │ ldrne lr, [fp, #-2496] @ 0xfffff640 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f80c6 │ │ │ │ @ instruction: 0xf8a00e03 │ │ │ │ vhadd.s8 q11, , q11 │ │ │ │ - vabdl.s8 , d0, d0 │ │ │ │ + vorr.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8a0072d │ │ │ │ stmib r0, {r1, r2, r6, r7, sp, lr}^ │ │ │ │ @ instruction: 0xf04f1533 │ │ │ │ @ instruction: 0xf8a00c04 │ │ │ │ @ instruction: 0xf04f6126 │ │ │ │ cmpvs r4, r5, lsl #18 │ │ │ │ @ instruction: 0xf8c06744 │ │ │ │ @@ -61380,18 +61380,18 @@ │ │ │ │ vhadd.s8 q9, q12, q12 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf8830204 │ │ │ │ bicsvs r8, sl, #105 @ 0x69 │ │ │ │ addscs pc, ip, r3, asr #17 │ │ │ │ rscscs pc, ip, r3, asr #17 │ │ │ │ vmin.s8 d22, d13, d15 │ │ │ │ - vabdl.s8 , d0, d8 │ │ │ │ + vorr.i32 q10, #134217728 @ 0x08000000 │ │ │ │ sbcsvs r0, r8, #11796480 @ 0xb40000 │ │ │ │ sbcvc pc, r0, r3, asr #17 │ │ │ │ - ldrpl pc, [r0, -sp, asr #4] │ │ │ │ + strbmi pc, [r0, -sp, asr #4]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ addeq pc, ip, r3, asr #17 │ │ │ │ smlawtvc r0, r3, r8, pc @ │ │ │ │ rsceq pc, ip, r3, asr #17 │ │ │ │ smlawb r9, r3, r8, pc @ │ │ │ │ strbne lr, [fp, #-2499] @ 0xfffff63d │ │ │ │ @ instruction: 0x7630f8db │ │ │ │ @@ -61412,36 +61412,36 @@ │ │ │ │ subvs pc, r6, #10682368 @ 0xa30000 │ │ │ │ ldrne lr, [r3, #2499] @ 0x9c3 │ │ │ │ subsmi pc, r4, #12779520 @ 0xc30000 │ │ │ │ andvc pc, r8, #12779520 @ 0xc30000 │ │ │ │ streq pc, [r6, -pc, asr #32] │ │ │ │ smlalbteq pc, ip, r3, r8 @ │ │ │ │ subvc pc, r9, #8585216 @ 0x830000 │ │ │ │ - ldrpl pc, [r8, -sp, asr #4] │ │ │ │ + strbmi pc, [r8, -sp, asr #4]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ @ instruction: 0x01acf8c3 │ │ │ │ orrvc pc, r0, r3, asr #17 │ │ │ │ - strpl pc, [r4, -sp, asr #4]! │ │ │ │ + ldrbmi pc, [r4, -sp, asr #4]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ andeq pc, ip, #12779520 @ 0xc30000 │ │ │ │ mvnvc pc, r3, asr #17 │ │ │ │ - ldrpl pc, [r0, -sp, asr #4]! │ │ │ │ + strmi pc, [r0, sp, asr #4] │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ orrgt pc, r9, r3, lsl #17 │ │ │ │ mvnls pc, r3, lsl #17 │ │ │ │ subvc pc, r0, #12779520 @ 0xc30000 │ │ │ │ ldrbvc pc, [r4, #-2267] @ 0xfffff725 @ │ │ │ │ adcvs pc, r6, #10682368 @ 0xa30000 │ │ │ │ ldrbvs pc, [r8, #-2267] @ 0xfffff725 @ │ │ │ │ sbcvs pc, r8, #12779520 @ 0xc30000 │ │ │ │ ldrvs pc, [r0, #-2267]! @ 0xfffff725 │ │ │ │ msrvs CPSR_f, #12779520 @ 0xc30000 │ │ │ │ ldrvs pc, [r4, #-2267]! @ 0xfffff725 │ │ │ │ rsbvc pc, r8, #12779520 @ 0xc30000 │ │ │ │ - ldrpl pc, [ip, -sp, asr #4]! │ │ │ │ + strmi pc, [ip, sp, asr #4] │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ msrhi SPSR_fc, #8585216 @ 0x830000 │ │ │ │ rsbscs pc, ip, #12779520 @ 0xc30000 │ │ │ │ stmdaeq r7, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strne lr, [fp, #2499]! @ 0x9c3 │ │ │ │ adcsmi pc, r4, #12779520 @ 0xc30000 │ │ │ │ sbcscs pc, ip, #12779520 @ 0xc30000 │ │ │ │ @@ -61449,19 +61449,19 @@ │ │ │ │ tstpmi r4, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ teqpcs ip, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ ldrbne lr, [fp, #2499] @ 0x9c3 │ │ │ │ cmnpmi r4, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ orrvs pc, r8, #12779520 @ 0xc30000 │ │ │ │ strcc pc, [r2], -r0, asr #4 │ │ │ │ adcvc pc, r0, #12779520 @ 0xc30000 │ │ │ │ - strbpl pc, [r8, -sp, asr #4] @ │ │ │ │ + ldrmi pc, [r8, sp, asr #4] │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ rsbeq pc, ip, #12779520 @ 0xc30000 │ │ │ │ movwvc pc, #2243 @ 0x8c3 @ │ │ │ │ - ldrbpl pc, [r4, -sp, asr #4] @ │ │ │ │ + strmi pc, [r4, sp, asr #4]! │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ sbceq pc, ip, #12779520 @ 0xc30000 │ │ │ │ msrvc SPSR_, #12779520 @ 0xc30000 │ │ │ │ msreq CPSR_fs, #12779520 @ 0xc30000 │ │ │ │ orreq pc, ip, #12779520 @ 0xc30000 │ │ │ │ movwvs pc, #26787 @ 0x68a3 @ │ │ │ │ msrvs SPSR_sx, #10682368 @ 0xa30000 │ │ │ │ @@ -61490,24 +61490,24 @@ │ │ │ │ mvnvc pc, #12779520 @ 0xc30000 │ │ │ │ ldrvc pc, [ip, #-2267]! @ 0xfffff725 │ │ │ │ ldrtcs pc, [ip], #2243 @ 0x8c3 @ │ │ │ │ strbtvs pc, [r6], #2211 @ 0x8a3 @ │ │ │ │ stmibvc r8!, {r0, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strbvc pc, [r0, #-2267] @ 0xfffff725 @ │ │ │ │ bvc 0x28a6f8 │ │ │ │ - strbpl pc, [r0, -sp, asr #4]! @ │ │ │ │ + ldrmi pc, [r0, sp, asr #4]! │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ bicvc pc, r0, #12779520 @ 0xc30000 │ │ │ │ - strbpl pc, [ip, -sp, asr #4]! @ │ │ │ │ + ldrmi pc, [ip, sp, asr #4]! │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ strtvc pc, [r0], #-2243 @ 0xfffff73d │ │ │ │ - ldrbpl pc, [r8, -sp, asr #4]! @ │ │ │ │ + strbmi pc, [r8, sp, asr #4] @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ strvc pc, [r0], #2243 @ 0x8c3 │ │ │ │ - strpl pc, [r4, sp, asr #4] │ │ │ │ + ldrbmi pc, [r4, sp, asr #4] @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ strbtvc pc, [r0], #2243 @ 0x8c3 @ │ │ │ │ streq pc, [r6, -pc, asr #32] │ │ │ │ strbtls pc, [r9], #2179 @ 0x883 @ │ │ │ │ ldrbtpl pc, [r0], #2243 @ 0x8c3 @ │ │ │ │ ldrbtmi pc, [r4], #2243 @ 0x8c3 @ │ │ │ │ strbvc pc, [r9, #-2179] @ 0xfffff77d @ │ │ │ │ @@ -61531,18 +61531,18 @@ │ │ │ │ ldrbcs pc, [ip, #2243] @ 0x8c3 @ │ │ │ │ strbcs pc, [r4, #-2267] @ 0xfffff725 @ │ │ │ │ bcs 0x1a8a78c │ │ │ │ ldrbcs pc, [ip, #-2267] @ 0xfffff725 @ │ │ │ │ bcs 0xff28a794 │ │ │ │ strbcs pc, [r8, #-2267] @ 0xfffff725 @ │ │ │ │ blcs 0xa8a79c │ │ │ │ - addspl pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + rscmi pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strbcs pc, [r0, #-2243] @ 0xfffff73d @ │ │ │ │ - addspl pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + rscmi pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strcs pc, [r0, #2243]! @ 0x8c3 │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ blx 0xc8a48a │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf5044c0c │ │ │ │ @@ -61553,23 +61553,23 @@ │ │ │ │ blls 0x80c84 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ @ instruction: 0xf10006d9 │ │ │ │ ldreq r8, [sl], #1611 @ 0x64b │ │ │ │ ldrbhi pc, [r9], -r0, lsl #2 @ │ │ │ │ @ instruction: 0xf140069b │ │ │ │ and r8, r3, r6, ror #12 │ │ │ │ - eorseq pc, r2, r8, lsl r2 @ │ │ │ │ - ldrsbteq pc, [r2], -r8 @ │ │ │ │ + eorseq pc, r2, r8, ror #2 │ │ │ │ + eorseq pc, r2, r8, lsr #10 │ │ │ │ stmibvs sp!, {r0, r2, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf5a9225c │ │ │ │ smlatbcs r0, r1, r4, r6 │ │ │ │ andpl pc, r4, r9, lsr #5 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - stmib sl, {r0, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x53a8f24d │ │ │ │ + stmdb sl!, {r0, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + mvnsmi pc, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vhadd.s8 d22, d0, d19 │ │ │ │ @ instruction: 0xf8a41303 │ │ │ │ movwcs r3, #4103 @ 0x1007 │ │ │ │ tstcs r0, #805306374 @ 0x30000006 │ │ │ │ movwhi lr, #14788 @ 0x39c4 │ │ │ │ cmnvs r3, r8, lsr #7 │ │ │ │ @@ -61598,15 +61598,15 @@ │ │ │ │ movwls r5, #8962 @ 0x2302 │ │ │ │ @ instruction: 0xf04f9501 │ │ │ │ @ instruction: 0xf44f0bff │ │ │ │ vadd.i8 d22, d23, d13 │ │ │ │ vqdmlsl.s q9, d0, d1[6] │ │ │ │ vabdl.u8 q8, d5, d4 │ │ │ │ strls r2, [r7], -r4, asr #13 │ │ │ │ - ldmdb lr!, {r0, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldm lr, {r0, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8c446a4 │ │ │ │ subscs r8, ip, #48 @ 0x30 │ │ │ │ movwcs r2, #49408 @ 0xc100 │ │ │ │ submi pc, r4, r9, lsr #5 │ │ │ │ vrhadd.s8 d23, d27, d19 │ │ │ │ @ instruction: 0xf2c076b9 │ │ │ │ vst1.8 {d16-d18}, [pc], r4 │ │ │ │ @@ -61619,22 +61619,22 @@ │ │ │ │ vsubw.s8 , q0, d21 │ │ │ │ @ instruction: 0xf8ac0304 │ │ │ │ @ instruction: 0xf8cc4004 │ │ │ │ @ instruction: 0xf640303c │ │ │ │ @ instruction: 0xf8cc0455 │ │ │ │ @ instruction: 0xf8cc7040 │ │ │ │ vqadd.s8 d20, d13, d12 │ │ │ │ - @ instruction: 0xf2c054b0 │ │ │ │ + vaddhn.i16 d21, q0, q0 │ │ │ │ @ instruction: 0xf8cc042d │ │ │ │ @ instruction: 0xf8cc6044 │ │ │ │ @ instruction: 0xf6474000 │ │ │ │ vmls.i d22, d16, d1[6] │ │ │ │ @ instruction: 0xf8cc0404 │ │ │ │ movwls r4, #12364 @ 0x304c │ │ │ │ - stmdb r6, {r0, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + stmia r6!, {r0, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stcvs 5, cr15, [r9], {169} @ 0xa9 │ │ │ │ @ instruction: 0xf04f9b01 │ │ │ │ tstcs r0, r1, lsl #28 │ │ │ │ subseq pc, r5, #64, 12 @ 0x4000000 │ │ │ │ eorcc pc, r8, ip, asr #17 │ │ │ │ stmib ip, {r1, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8cc380b │ │ │ │ @@ -61645,31 +61645,31 @@ │ │ │ │ ldrvs lr, [r1, #-2508] @ 0xfffff634 │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ andscs pc, ip, ip, asr #17 │ │ │ │ andeq lr, r7, r9, lsl #22 │ │ │ │ movw lr, #14796 @ 0x39cc │ │ │ │ @ instruction: 0xf8cc2259 │ │ │ │ vqadd.s8 d27, d13, d4 │ │ │ │ - vrsra.s64 d21, d24, #64 │ │ │ │ + vsubw.s8 , q0, d8 │ │ │ │ @ instruction: 0xf8cc032d │ │ │ │ @ instruction: 0xf6403000 │ │ │ │ vsubw.s8 q10, q0, d9 │ │ │ │ @ instruction: 0xf8cc3303 │ │ │ │ vhadd.s8 d19, d9, d5 │ │ │ │ - @ instruction: 0xf640e8d6 │ │ │ │ + @ instruction: 0xf640e876 │ │ │ │ adchi r1, r3, pc, lsl #6 │ │ │ │ blls 0x54e54 │ │ │ │ @ instruction: 0x4650a9b0 │ │ │ │ andslt pc, r4, r4, asr #17 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ svcvs 0x0080f013 │ │ │ │ movweq pc, #53327 @ 0xd04f @ │ │ │ │ @ instruction: 0xf64071a3 │ │ │ │ mvnvs r4, pc, asr #6 │ │ │ │ - bicpl pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + tstppl r4, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf64a6023 │ │ │ │ vorr.i32 d18, #2304 @ 0x00000900 │ │ │ │ mvnvs r0, #4, 6 @ 0x10000000 │ │ │ │ msrne CPSR_sc, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ vshl.s8 d22, d19, d10 │ │ │ │ @@ -61707,44 +61707,44 @@ │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ @ instruction: 0xf649930f │ │ │ │ vrsra.s64 , , #64 │ │ │ │ movwls r0, #49924 @ 0xc304 │ │ │ │ orrscs pc, r9, #1879048196 @ 0x70000004 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ vcge.s8 d25, d13, d0 │ │ │ │ - vqdmlal.s , d16, d0[3] │ │ │ │ + vorr.i32 d21, #3072 @ 0x00000c00 │ │ │ │ tstls r2, #-1275068416 @ 0xb4000000 │ │ │ │ - bicspl pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + msrpl CPSR_f, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vcge.s8 d25, d13, d3 │ │ │ │ - vqdmlal.s , d16, d0[6] │ │ │ │ + vbic.i32 d21, #2048 @ 0x00000800 │ │ │ │ tstls r4, #-1275068416 @ 0xb4000000 │ │ │ │ @ instruction: 0x63adf50d │ │ │ │ @ instruction: 0xf50d9306 │ │ │ │ movwls r6, #21420 @ 0x53ac │ │ │ │ ldmdals r2, {r0, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff94f1e6 │ │ │ │ + @ instruction: 0xff34f1e6 │ │ │ │ @ instruction: 0x46044631 │ │ │ │ ldmdals r3, {r1, ip, pc} │ │ │ │ bleq 0x4088a0 │ │ │ │ - @ instruction: 0xff8cf1e6 │ │ │ │ + @ instruction: 0xff2cf1e6 │ │ │ │ @ instruction: 0x46054631 │ │ │ │ ldmdals r4, {r0, r1, ip, pc} │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff84f1e6 │ │ │ │ + @ instruction: 0xff24f1e6 │ │ │ │ @ instruction: 0x46804631 │ │ │ │ vhadd.s8 d25, d13, d4 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vmla.i d21, d0, d0[1] │ │ │ │ @ instruction: 0xf1e6002d │ │ │ │ - blls 0x28c578 │ │ │ │ + blls 0x28c3f8 │ │ │ │ vst1.8 {d20-d22}, [pc], r7 │ │ │ │ @ instruction: 0xf5a372c0 │ │ │ │ tstcs r0, r2, lsl #6 │ │ │ │ - vmin.s8 d20, d9, d8 │ │ │ │ - bls 0x4c6850 │ │ │ │ + vmin.s8 d20, d8, d8 │ │ │ │ + bls 0x4c86d0 │ │ │ │ strmi r9, [r3], -lr, lsl #18 │ │ │ │ smlawtcs r7, r0, r9, lr │ │ │ │ stceq 0, cr15, [r7], {6} │ │ │ │ strvs r6, [r1], #-962 @ 0xfffffc3e │ │ │ │ stmdbls r5, {r0, r2, r3, r9, fp, ip, pc} │ │ │ │ adccs pc, r8, r0, asr #17 │ │ │ │ bls 0x2b0bc0 │ │ │ │ @@ -61797,41 +61797,41 @@ │ │ │ │ smlabteq r4, r3, r8, pc @ │ │ │ │ smlawtvc r0, r3, r8, pc @ │ │ │ │ smlawbne r7, r3, r8, pc @ │ │ │ │ smlawbne r8, r3, r8, pc @ │ │ │ │ msreq SPSR_s, r3, asr #17 │ │ │ │ msrcs SPSR_fs, r3, asr #17 │ │ │ │ svclt 0x0000e002 │ │ │ │ - ldrsbteq pc, [r2], -r8 @ │ │ │ │ + eorseq pc, r2, r8, lsr #22 │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ @ instruction: 0xf926f7ff │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ strcc r9, [r1], -r2, lsl #16 │ │ │ │ - mcr2 1, 5, pc, cr10, cr15, {6} @ │ │ │ │ + mcr2 1, 2, pc, cr10, cr15, {6} @ │ │ │ │ @ instruction: 0xf1df9803 │ │ │ │ - stmdals r4, {r0, r1, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcr2 1, 5, pc, cr4, cr15, {6} @ │ │ │ │ + stmdals r4, {r0, r1, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcr2 1, 2, pc, cr4, cr15, {6} @ │ │ │ │ @ instruction: 0xf1df4638 │ │ │ │ - blls 0x24c344 │ │ │ │ + blls 0x24c1c4 │ │ │ │ @ instruction: 0xf47f42b3 │ │ │ │ @ instruction: 0xf8ddaf45 │ │ │ │ @ instruction: 0xf50a9020 │ │ │ │ @ instruction: 0xf8db5b40 │ │ │ │ @ instruction: 0xf013357c │ │ │ │ suble r6, pc, r0, asr #30 │ │ │ │ cmnpvs r0, #3 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x0070f1b3 │ │ │ │ @ instruction: 0xf5a9d04a │ │ │ │ vld3.8 {d23-d25}, [pc], r2 │ │ │ │ adcscs r7, r9, #0, 10 │ │ │ │ bl 0x294cf0 │ │ │ │ vhadd.s8 d16, d8, d5 │ │ │ │ - vmax.f32 d30, d29, d0 │ │ │ │ - vsubw.s8 q11, q0, d4 │ │ │ │ + vmax.f32 d30, d13, d16 │ │ │ │ + vorr.i32 , #1024 @ 0x00000400 │ │ │ │ eorvs r0, r3, sp, lsr #6 │ │ │ │ movwne pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf8a480a3 │ │ │ │ movwcs r3, #20580 @ 0x5064 │ │ │ │ rsbcc pc, r9, r4, lsl #17 │ │ │ │ cmpppl r8, #41943040 @ p-variant is OBSOLETE @ 0x2800000 │ │ │ │ andcs r3, r0, #48, 6 @ 0xc0000000 │ │ │ │ @@ -61849,15 +61849,15 @@ │ │ │ │ cmnpmi sl, #64, 12 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ strbvs r6, [r3, r3, ror #3]! │ │ │ │ rsbvc r2, r3, #4, 6 @ 0x10000000 │ │ │ │ orrseq pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ @ instruction: 0xf8c463e3 │ │ │ │ vqadd.s8 d19, d29, d12 │ │ │ │ - vsubw.s8 q11, q0, d12 │ │ │ │ + vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ strtvs r0, [r3], -sp, lsr #6 │ │ │ │ @ instruction: 0xf8c0f7ff │ │ │ │ @ instruction: 0xf50d2200 │ │ │ │ @ instruction: 0x465061b8 │ │ │ │ @ instruction: 0xf8baf7ff │ │ │ │ ldrbcc pc, [r8, #2267] @ 0x8db @ │ │ │ │ andseq pc, pc, #72, 4 @ 0x80000004 │ │ │ │ @@ -61914,22 +61914,22 @@ │ │ │ │ stcmi 8, cr15, [r8], {83} @ 0x53 │ │ │ │ strle r0, [sp, #-930]! @ 0xfffffc5e │ │ │ │ strvc pc, [r2, #-1449] @ 0xfffffa57 │ │ │ │ andvc pc, r0, pc, ror #8 │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ vst3.16 {d20-d22}, [pc], r8 │ │ │ │ vabd.s8 d22, d24, d11 │ │ │ │ - movwcs lr, #20168 @ 0x4ec8 │ │ │ │ + movwcs lr, #20072 @ 0x4e68 │ │ │ │ @ instruction: 0x71ab2200 │ │ │ │ @ instruction: 0x61acf50d │ │ │ │ @ instruction: 0x465023fc │ │ │ │ vst4.16 {d22,d24,d26,d28}, [pc :128], fp │ │ │ │ stmib r5, {r0, r3, r7, r8, r9, sp, lr}^ │ │ │ │ vcgt.s8 d23, d14, d13 │ │ │ │ - vsubw.s8 , q0, d16 │ │ │ │ + vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ eorvs r0, fp, sp, lsr #6 │ │ │ │ movwvc pc, #62016 @ 0xf240 @ │ │ │ │ @ instruction: 0xf64a80ab │ │ │ │ vqdmlal.s , d0, d1[3] │ │ │ │ strbtvs r0, [fp], #-772 @ 0xfffffcfc │ │ │ │ svclt 0x004401a3 │ │ │ │ movwmi pc, #5199 @ 0x144f @ │ │ │ │ @@ -61958,27 +61958,27 @@ │ │ │ │ blls 0x8cae0 │ │ │ │ stcmi 8, cr15, [r8], {83} @ 0x53 │ │ │ │ setend le │ │ │ │ @ instruction: 0xf8db846f │ │ │ │ svceq 0x001b3534 │ │ │ │ strthi pc, [pc], #-65 @ 0x4cb10 │ │ │ │ svclt 0x0000e00e │ │ │ │ - mlaseq r3, r8, r8, r0 │ │ │ │ - eorseq r3, r3, r8, ror #5 │ │ │ │ - eorseq r3, r3, r8, ror #8 │ │ │ │ - eorseq r3, r3, r8, ror #29 │ │ │ │ - eorseq r4, r3, r8 │ │ │ │ - eorseq r4, r3, r8, ror #12 │ │ │ │ - eorseq r4, r3, r8, lsl #18 │ │ │ │ + eorseq r0, r3, r8, ror #15 │ │ │ │ + eorseq r3, r3, r8, lsr r2 │ │ │ │ + ldrhteq r3, [r3], -r8 │ │ │ │ + eorseq r3, r3, r8, lsr lr │ │ │ │ + eorseq r3, r3, r8, asr pc │ │ │ │ + ldrhteq r4, [r3], -r8 │ │ │ │ + eorseq r4, r3, r8, asr r8 │ │ │ │ ldrbpl pc, [r8, #-1290] @ 0xfffffaf6 @ │ │ │ │ strvc pc, [r2], #-1449 @ 0xfffffa57 │ │ │ │ andsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ vmax.s8 d18, d24, d24 │ │ │ │ - ldc 14, cr14, [r5, #352] @ 0x160 │ │ │ │ + ldc 13, cr14, [r5, #992] @ 0x3e0 │ │ │ │ @ instruction: 0xf5a98b00 │ │ │ │ @ instruction: 0xf04f6389 │ │ │ │ @ instruction: 0xf04f0eff │ │ │ │ @ instruction: 0xf884070f │ │ │ │ @ instruction: 0xf884e009 │ │ │ │ @ instruction: 0xf04fe069 │ │ │ │ @ instruction: 0xf8840806 │ │ │ │ @@ -61997,30 +61997,30 @@ │ │ │ │ @ instruction: 0xf04f7184 │ │ │ │ cmnvs r6, r3, lsl #14 │ │ │ │ @ instruction: 0xf8c46766 │ │ │ │ @ instruction: 0xf8c460d4 │ │ │ │ @ instruction: 0x61256134 │ │ │ │ ldrvc pc, [lr, #-1103] @ 0xfffffbb1 │ │ │ │ rsbvc pc, r6, r4, lsl #17 │ │ │ │ - ldrbcs pc, [r8, -sp, asr #12] @ │ │ │ │ + strne pc, [r8, sp, asr #12]! │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ @ instruction: 0xf8846325 │ │ │ │ strcs ip, [r5, #-198] @ 0xffffff3a │ │ │ │ orrhi pc, r6, r4, lsl #17 │ │ │ │ ldcne 6, cr15, [sp], {71} @ 0x47 │ │ │ │ stceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ smlawbpl r6, r4, r8, pc @ │ │ │ │ @ instruction: 0xf6489701 │ │ │ │ vshl.s64 d17, d25, #0 │ │ │ │ eorvs r0, r7, r4, lsl #10 │ │ │ │ @ instruction: 0xf6476425 │ │ │ │ vqdmlsl.s q11, d16, d1[6] │ │ │ │ @ instruction: 0xf8c40704 │ │ │ │ strls ip, [r9, -r4, asr #32] │ │ │ │ - stclcs 6, cr15, [r0], #-308 @ 0xfffffecc │ │ │ │ + ldcne 6, cr15, [r0], #308 @ 0x134 │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf8c464e7 │ │ │ │ @ instruction: 0xf04fc060 │ │ │ │ @ instruction: 0xf8c4070f │ │ │ │ stc 0, cr12, [r4, #768] @ 0x300 │ │ │ │ @ instruction: 0xf8c48b0a │ │ │ │ @ instruction: 0xf884c120 │ │ │ │ @@ -62029,22 +62029,22 @@ │ │ │ │ stmib r4, {r2, r5, r6, r9, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf8c4367c │ │ │ │ @ instruction: 0xf8c4c180 │ │ │ │ @ instruction: 0xf884c1e0 │ │ │ │ @ instruction: 0xf04f71e4 │ │ │ │ @ instruction: 0xf8840707 │ │ │ │ vrhadd.s8 , q12, q11 │ │ │ │ - strmi lr, [r3], -r2, ror #27 │ │ │ │ + strmi lr, [r3], -r2, lsl #27 │ │ │ │ rsbvc pc, r9, r0, lsl #17 │ │ │ │ andeq pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf44f9f01 │ │ │ │ @ instruction: 0xf880711e │ │ │ │ andscs r2, r0, #100 @ 0x64 │ │ │ │ ldrtcs lr, [r4], -r0, asr #19 │ │ │ │ - stclcs 6, cr15, [r8], #-308 @ 0xfffffecc │ │ │ │ + ldcne 6, cr15, [r8], #308 @ 0x134 │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0x2608f8db │ │ │ │ @ instruction: 0xf04f6301 │ │ │ │ strvs r0, [r5], #-259 @ 0xfffffefd │ │ │ │ strvs pc, [r0, #1103] @ 0x44f │ │ │ │ sbchi pc, r9, r0, lsl #17 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -62060,35 +62060,35 @@ │ │ │ │ ldrvs r7, [sp, -r8, lsl #11] │ │ │ │ ldrmi pc, [r9, #-1600] @ 0xfffff9c0 │ │ │ │ @ instruction: 0xf64061dd │ │ │ │ @ instruction: 0xf8c3451c │ │ │ │ @ instruction: 0xf5a950dc │ │ │ │ @ instruction: 0xf8c365d1 │ │ │ │ @ instruction: 0xf64dc000 │ │ │ │ - vmvn.i32 q9, #1279 @ 0x000004ff │ │ │ │ + vqdmulh.s d17, d16, d0[1] │ │ │ │ @ instruction: 0xf8c30c2d │ │ │ │ @ instruction: 0xf8c3800c │ │ │ │ vhadd.s8 q14, q12, q0 │ │ │ │ vqdmulh.s d19, d16, d1[4] │ │ │ │ @ instruction: 0xf8c30c04 │ │ │ │ @ instruction: 0xf8c380cc │ │ │ │ vqadd.s8 q14, q12, q14 │ │ │ │ - @ instruction: 0x462bed94 │ │ │ │ + @ instruction: 0x462bed34 │ │ │ │ @ instruction: 0xf04f602f │ │ │ │ cmnvs lr, r4, lsl #24 │ │ │ │ streq pc, [pc, -pc, asr #32] │ │ │ │ andgt pc, r9, r5, lsl #17 │ │ │ │ addsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ tstcs r0, pc, lsr #2 │ │ │ │ blhi 0x308300 │ │ │ │ strbvc pc, [sl, #-1449] @ 0xfffffa57 @ │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ @ instruction: 0xf8c31c10 │ │ │ │ vqadd.s8 d28, d8, d0 │ │ │ │ - andscs lr, r0, #124, 26 @ 0x1f00 │ │ │ │ + andscs lr, r0, #28, 26 @ 0x700 │ │ │ │ cmpppl r8, #41943040 @ p-variant is OBSOLETE @ 0x2800000 │ │ │ │ @ instruction: 0x712f4413 │ │ │ │ sbcvc pc, r4, r5, lsl #17 │ │ │ │ stmib r5, {r8, sp}^ │ │ │ │ vsubhn.i64 d2, , q2 │ │ │ │ ldc 0, cr6, [r3, #140] @ 0x8c │ │ │ │ movwcs r7, #6912 @ 0x1b00 │ │ │ │ @@ -62101,69 +62101,69 @@ │ │ │ │ @ instruction: 0xf5a967eb │ │ │ │ ldrmi r6, [pc], -r5, asr #7 │ │ │ │ blvc 0x308354 │ │ │ │ blvc 0x908358 │ │ │ │ ldrtcs lr, [r4], -r5, asr #19 │ │ │ │ subscs r6, fp, #11010048 @ 0xa80000 │ │ │ │ @ instruction: 0xf64d9302 │ │ │ │ - vsubw.s8 q9, q8, d0 │ │ │ │ + vrsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf885032d │ │ │ │ eorvs r8, fp, r9, asr #1 │ │ │ │ mvnmi pc, #72, 12 @ 0x4800000 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ @ instruction: 0xf8c563eb │ │ │ │ @ instruction: 0xf64d309c │ │ │ │ - vsubw.s8 q9, q8, d4 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ strtvs r0, [fp], -sp, lsr #6 │ │ │ │ - orrcs pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + bicsne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ sbccc pc, r0, r5, asr #17 │ │ │ │ mvncc pc, #72, 4 @ 0x80000004 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ rscscc pc, ip, r5, asr #17 │ │ │ │ vcgt.s8 d25, d8, d1 │ │ │ │ - blls 0xc825c │ │ │ │ + blls 0xc80dc │ │ │ │ mvnsvs r2, #16, 4 │ │ │ │ movweq pc, #61519 @ 0xf04f @ │ │ │ │ strcs lr, [r4], -r7, asr #19 │ │ │ │ teqvc fp, r0, lsl #2 │ │ │ │ movweq pc, #12367 @ 0x304f @ │ │ │ │ @ instruction: 0xf5a9727b │ │ │ │ movwls r6, #5049 @ 0x13b9 │ │ │ │ - orrscs pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + mvnne pc, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf5a9603b │ │ │ │ subscs r6, fp, #48496640 @ 0x2e40000 │ │ │ │ sbcpl pc, r3, r9, lsr #5 │ │ │ │ - ldc 2, cr15, [r6, #-288] @ 0xfffffee0 │ │ │ │ + ldc 2, cr15, [r6], #288 @ 0x120 │ │ │ │ movweq pc, #61519 @ 0xf04f @ │ │ │ │ @ instruction: 0xf5a9617e │ │ │ │ teqvc fp, sp, lsr #13 │ │ │ │ @ instruction: 0xf8db2210 │ │ │ │ tstcs r0, ip, lsl #10 │ │ │ │ vsra.s32 d6, d26, #23 │ │ │ │ subscs r5, fp, #99 @ 0x63 │ │ │ │ stceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ @ instruction: 0xf887021b │ │ │ │ adcsvs ip, fp, #9 │ │ │ │ - orrscs pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + mvnne pc, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vqadd.s8 d22, d8, d27 │ │ │ │ - andscs lr, r0, #252, 24 @ 0xfc00 │ │ │ │ + andscs lr, r0, #156, 24 @ 0x9c00 │ │ │ │ @ instruction: 0xf04f6132 │ │ │ │ @ instruction: 0xf8db030f │ │ │ │ tstcs r3, r0, lsl r5 │ │ │ │ stmiage r8, {r0, r1, r4, r5, r8, ip, sp, lr}^ │ │ │ │ adcsvs r4, r2, #70254592 @ 0x4300000 │ │ │ │ @ instruction: 0xf04f4ac0 │ │ │ │ @ instruction: 0xf8c60ca0 │ │ │ │ vqadd.s8 d28, d0, d4 │ │ │ │ @ instruction: 0xf8a64c04 │ │ │ │ @ instruction: 0xf64dc008 │ │ │ │ - vmull.s8 q9, d16, d20 │ │ │ │ + @ instruction: 0xf2c01cf4 │ │ │ │ @ instruction: 0xf8c60c2d │ │ │ │ @ instruction: 0xf7ffc000 │ │ │ │ blls 0x8b154 │ │ │ │ @ instruction: 0xf853afca │ │ │ │ ldceq 12, cr2, [r3], {8} │ │ │ │ orrscs lr, r2, #274432 @ 0x43000 │ │ │ │ ldrle r0, [fp, #-2011] @ 0xfffff825 │ │ │ │ @@ -62222,19 +62222,19 @@ │ │ │ │ strbvc pc, [r0, -r4, asr #7] @ │ │ │ │ @ instruction: 0x5606e9d3 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ tstphi r4, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ strvc pc, [r2], #-1449 @ 0xfffffa57 │ │ │ │ @ instruction: 0x4641225a │ │ │ │ andcs pc, r2, r9, lsr #5 │ │ │ │ - mrrc 2, 4, pc, lr, cr8 @ │ │ │ │ + bl 0x9858 │ │ │ │ stmib r4, {r2, r8, r9, sp}^ │ │ │ │ eorvc r5, r3, #10485760 @ 0xa00000 │ │ │ │ cmnvs r3, r8, ror #7 │ │ │ │ - movwcc pc, #17997 @ 0x464d @ │ │ │ │ + cmppcs r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf6406023 │ │ │ │ adchi r7, r3, pc, lsl #6 │ │ │ │ movwvs pc, #16960 @ 0x4240 @ │ │ │ │ @ instruction: 0xb12f6323 │ │ │ │ @ instruction: 0x21a82310 │ │ │ │ eorshi pc, r0, r4, asr #17 │ │ │ │ @@ -62248,17 +62248,17 @@ │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ ldc2 7, cr15, [r2, #1016]! @ 0x3f8 │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ @ instruction: 0xf5a94c08 │ │ │ │ subscs r7, ip, #310378496 @ 0x12800000 │ │ │ │ @ instruction: 0xf5a92100 │ │ │ │ @ instruction: 0xf64d7049 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vrsra.s64 d18, d0, #64 │ │ │ │ eorvs r0, fp, sp, lsr #6 │ │ │ │ - stc 2, cr15, [r6], #-288 @ 0xfffffee0 │ │ │ │ + bl 0xff2098c8 │ │ │ │ strbtvs r9, [fp], #2825 @ 0xb09 │ │ │ │ stcvc 4, cr15, [lr], #-316 @ 0xfffffec4 │ │ │ │ @ instruction: 0x3618f8db │ │ │ │ adcvs r2, fp, #0, 4 │ │ │ │ cdpmi 6, 1, cr15, cr13, cr0, {2} │ │ │ │ vst2.8 {d25,d27}, [pc], r7 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @@ -62343,21 +62343,21 @@ │ │ │ │ stmdbmi ip, {r0, r1, r3, r4, r5, sl, pc} │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ ldcpl 5, cr15, [fp, #52]! @ 0x34 │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ svclt 0x0000bceb │ │ │ │ - eorseq r4, r3, r8, asr #22 │ │ │ │ - mlaseq r3, r8, ip, r4 │ │ │ │ - eorseq r5, r3, r0, ror r0 │ │ │ │ - eorseq r5, r3, r0, lsr r4 │ │ │ │ - ldrshteq r5, [r3], -r0 │ │ │ │ + mlaseq r3, r8, sl, r4 │ │ │ │ + eorseq r4, r3, r8, ror #23 │ │ │ │ + eorseq r4, r3, r0, asr #31 │ │ │ │ + eorseq r5, r3, r0, lsl #7 │ │ │ │ + eorseq r5, r3, r0, asr #14 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r5, r3, r0, lsr sl │ │ │ │ + eorseq r5, r3, r0, lsl #19 │ │ │ │ @ instruction: 0x4650491e │ │ │ │ ldc2l 7, cr15, [r8], {254} @ 0xfe │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ ldrbeq r3, [r9], r8, lsl #24 │ │ │ │ ldmibge r5!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5044c1a │ │ │ │ @ instruction: 0x46217510 │ │ │ │ @@ -62381,24 +62381,24 @@ │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ stc2 7, cr15, [r8], #1016 @ 0x3f8 │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ cmpeq sl, r8, lsl #24 │ │ │ │ stcge 5, cr15, [r2], {127} @ 0x7f │ │ │ │ svclt 0x0000e00a │ │ │ │ - eorseq pc, r2, r8, ror r8 @ │ │ │ │ - ldrsbteq pc, [r2], -r8 @ │ │ │ │ - eorseq pc, r2, r8, lsl fp @ │ │ │ │ - eorseq pc, r2, r8, ror fp @ │ │ │ │ - ldrshteq r0, [r3], -r8 │ │ │ │ + eorseq pc, r2, r8, asr #15 │ │ │ │ + eorseq pc, r2, r8, lsr #16 │ │ │ │ + eorseq pc, r2, r8, ror #20 │ │ │ │ + eorseq pc, r2, r8, asr #21 │ │ │ │ + eorseq r0, r3, r8, asr #16 │ │ │ │ stmibvs ip!, {r0, r2, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ addspl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ - bl 0x489af4 │ │ │ │ - tstpvs r4, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + b 0xfec89af4 │ │ │ │ + msrpl SPSR_s, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ movtvc pc, #5199 @ 0x144f @ │ │ │ │ andcc pc, r6, r9, lsr #17 │ │ │ │ rsbcc pc, r6, r9, lsr #17 │ │ │ │ @ instruction: 0xf8a92510 │ │ │ │ strtcs r3, [r8], r6, asr #1 │ │ │ │ @@ -62429,171 +62429,171 @@ │ │ │ │ vrhadd.s8 d20, d9, d28 │ │ │ │ @ instruction: 0xf2c00495 │ │ │ │ movwls r0, #17412 @ 0x4404 │ │ │ │ movwcs r9, #4618 @ 0x120a │ │ │ │ @ instruction: 0xf1009112 │ │ │ │ @ instruction: 0xf8c90120 │ │ │ │ vhadd.s8 d19, d13, d12 │ │ │ │ - vshr.s64 d22, d0, #64 │ │ │ │ + vmla.i d21, d16, d0[4] │ │ │ │ @ instruction: 0xf889002d │ │ │ │ tstls r4, r9, rrx │ │ │ │ - msrvs CPSR_s, #-805306364 @ 0xd0000004 │ │ │ │ + cmnppl r4, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andspl pc, r0, r9, asr #17 │ │ │ │ rsbcc pc, r0, r9, asr #17 │ │ │ │ - teqpvs r4, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + orrpl pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ rsbspl pc, r0, r9, asr #17 │ │ │ │ sbccc pc, r0, r9, asr #17 │ │ │ │ - cmppvs r0, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + movpl pc, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ sbcspl pc, r0, r9, asr #17 │ │ │ │ smlawtcc r0, r9, r8, pc @ │ │ │ │ - msrvs SPSR_fs, #-805306364 @ 0xd0000004 │ │ │ │ + @ instruction: 0x53bcf24d │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ teqppl r0, r9, asr #17 @ p-variant is OBSOLETE │ │ │ │ addsvc pc, ip, r9, asr #17 │ │ │ │ - cmnpvs ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicpl pc, ip, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rscsvc pc, ip, r9, asr #17 │ │ │ │ cmppvc ip, r9, asr #17 @ p-variant is OBSOLETE │ │ │ │ - sbcvs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + andsvs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ orrcc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0xf50a1973 │ │ │ │ tstls lr, #88, 12 @ 0x5800000 │ │ │ │ - @ instruction: 0x63acf24d │ │ │ │ + mvnspl pc, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andls r9, r7, r6, lsl #2 │ │ │ │ - bicsvs pc, r8, sp, asr #4 │ │ │ │ + msrvs R8_fiq, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r9, r9, #8, 6 @ 0x20000000 │ │ │ │ - rscvs pc, r8, sp, asr #4 │ │ │ │ + eorsvs pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andls r9, ip, fp, lsl #2 │ │ │ │ - movwvc pc, #16973 @ 0x424d @ │ │ │ │ + cmppvs r4, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - eorsvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + addvs pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andls r9, lr, #872415232 @ 0x34000000 │ │ │ │ - cmppvc r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvs pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subsvc pc, ip, sp, asr #4 │ │ │ │ + adcvs pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andsls r9, r0, pc, lsl #2 │ │ │ │ - cmnpvc r8, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + bicvs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - addvc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + sbcsvs pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andsls r9, r3, #1140850688 @ 0x44000000 │ │ │ │ - asrvc pc, sp, #4 @ │ │ │ │ + mvnsvs pc, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsvc pc, r4, sp, asr #4 │ │ │ │ + andvc pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andsls r9, r6, r5, lsl r1 │ │ │ │ - bicsvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ + msrvc CPSR_, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - rscvc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorsvc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andsls r9, r8, #1543503872 @ 0x5c000000 │ │ │ │ - tstpeq r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eoreq pc, r4, sp, asr #12 │ │ │ │ + rsbsvc pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andsls r9, sl, r9, lsl r1 │ │ │ │ teqpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - movteq pc, #1613 @ 0x64d @ │ │ │ │ + orrsvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - @ instruction: 0xf64d9132 │ │ │ │ - vmov.i32 q8, #1024 @ 0x00000400 │ │ │ │ + vand d25, d13, d18 │ │ │ │ + vsubl.s8 , d16, d20 │ │ │ │ tstls fp, #-805306366 @ 0xd0000002 │ │ │ │ - @ instruction: 0xf64d921c │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ - @ instruction: 0xf64d002d │ │ │ │ - vmvn.i32 q8, #201326592 @ 0x0c000000 │ │ │ │ + vqsub.s8 d25, d13, d12 │ │ │ │ + vshr.s64 d23, d24, #64 │ │ │ │ + vhadd.s8 d16, d13, d29 │ │ │ │ + vmlsl.s , d16, d0[3] │ │ │ │ andsls r0, sp, sp, lsr #12 │ │ │ │ @ instruction: 0xf64d961f │ │ │ │ - vqdmlal.s q8, d16, d0[5] │ │ │ │ - @ instruction: 0xf64d032d │ │ │ │ - @ instruction: 0xf2c00690 │ │ │ │ + vbic.i32 d16, #1024 @ 0x00000400 │ │ │ │ + vcgt.s8 d16, d13, d29 │ │ │ │ + vmlsl.s , d16, d0[4] │ │ │ │ @ instruction: 0x9323062d │ │ │ │ @ instruction: 0xf64d9620 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ - @ instruction: 0xf64d022d │ │ │ │ - vsubhn.i16 d16, q8, q14 │ │ │ │ + vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ + vhsub.s8 d16, d13, d29 │ │ │ │ + @ instruction: 0xf2c076fc │ │ │ │ eorls r0, r4, #47185920 @ 0x2d00000 │ │ │ │ @ instruction: 0xf64d9621 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vorr.i32 q8, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmlsl.s q8, d16, d0[2] │ │ │ │ + vmov.i32 d16, #134217728 @ 0x08000000 │ │ │ │ @ instruction: 0x9125062d │ │ │ │ @ instruction: 0xf64d9622 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf64d002d │ │ │ │ - vsubw.s8 , q0, d20 │ │ │ │ + vbic.i32 q8, #1024 @ 0x00000400 │ │ │ │ eorls r0, r6, sp, lsr #6 │ │ │ │ @ instruction: 0xf64d9327 │ │ │ │ - vmvn.i32 d17, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q8, d16, d4 │ │ │ │ eorls r0, r8, #-805306366 @ 0xd0000002 │ │ │ │ @ instruction: 0xf6409401 │ │ │ │ vaddhn.i16 d20, q0, │ │ │ │ strls r3, [r2], #-1027 @ 0xfffffbfd │ │ │ │ ldrcs pc, [r9], #-1610 @ 0xfffff9b6 │ │ │ │ streq pc, [r4], #-704 @ 0xfffffd40 │ │ │ │ vqshl.s8 d25, d21, d10 │ │ │ │ vaddhn.i16 d17, q0, │ │ │ │ ldrtls r0, [r6], #-1028 @ 0xfffffbfc │ │ │ │ ldrteq pc, [sp], #586 @ 0x24a @ │ │ │ │ streq pc, [r4], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf04f9437 │ │ │ │ stcls 14, cr0, [r3], {4} │ │ │ │ - cmppne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r4, sp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ orr pc, r9, r9, lsl #17 │ │ │ │ @ instruction: 0xf64d9129 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q8, d16, d20 │ │ │ │ @ instruction: 0xf8cd002d │ │ │ │ ldc 0, cr9, [r4, #-80] @ 0xffffffb0 │ │ │ │ @ instruction: 0xf64d7b02 │ │ │ │ - vqdmlal.s , d0, d0[5] │ │ │ │ + vrsra.s64 d16, d20, #64 │ │ │ │ eorls r0, sl, sp, lsr #6 │ │ │ │ @ instruction: 0xf64d932b │ │ │ │ - vmlal.s , d0, d0[7] │ │ │ │ + vrshr.s64 d16, d28, #64 │ │ │ │ stc 2, cr0, [r9, #180] @ 0xb4 │ │ │ │ vldr d7, [r4, #40] @ 0x28 │ │ │ │ @ instruction: 0xf64d7b00 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.f d16, d16, d0[1] │ │ │ │ stcls 1, cr0, [r6], {45} @ 0x2d │ │ │ │ mvnmi pc, r9, asr #17 │ │ │ │ - strne pc, [r0], sp, asr #12 │ │ │ │ + ldrbeq pc, [r0], sp, asr #12 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ @ instruction: 0xf8c99c07 │ │ │ │ vhsub.s8 q10, , q0 │ │ │ │ - vmlal.s8 , d0, d16 │ │ │ │ + vmvn.i16 q11, #0 @ 0x0000 │ │ │ │ stcls 8, cr0, [r8], {45} @ 0x2d │ │ │ │ adcmi pc, r0, #13172736 @ 0xc90000 │ │ │ │ blpl 0x108a8c4 │ │ │ │ @ instruction: 0xf50d9c09 │ │ │ │ @ instruction: 0xf8c95cab │ │ │ │ strcs r4, [r1], #-768 @ 0xfffffd00 │ │ │ │ blvc 0x908ad0 │ │ │ │ eorls r4, ip, #72, 12 @ 0x4800000 │ │ │ │ @ instruction: 0x912d2312 │ │ │ │ @ instruction: 0x962e2130 │ │ │ │ - ldrne pc, [r0], sp, asr #12 │ │ │ │ + strbteq pc, [r0], sp, asr #12 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ @ instruction: 0xf64d962f │ │ │ │ - @ instruction: 0xf2c01698 │ │ │ │ + vmlsl.s q8, d16, d0[6] │ │ │ │ ldrtls r0, [r0], -sp, lsr #12 │ │ │ │ - strtne pc, [r4], sp, asr #12 │ │ │ │ + ldrbteq pc, [r4], sp, asr #12 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ @ instruction: 0xf64d9631 │ │ │ │ - vsubhn.i16 d17, q8, q14 │ │ │ │ + @ instruction: 0xf2c006fc │ │ │ │ ldrtls r0, [r3], -sp, lsr #12 │ │ │ │ - strbpl pc, [r4], sp, asr #4 @ │ │ │ │ + ldrpl pc, [r4], -sp, asr #4 │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ stmib r9, {r2, r4, r5, r9, sl, ip, pc}^ │ │ │ │ strtcs r4, [r8], r3, ror #10 │ │ │ │ strbvc pc, [r1], #-1103 @ 0xfffffbb1 @ │ │ │ │ orrsvs pc, r4, r9, asr #17 │ │ │ │ mvnmi pc, r9, lsr #17 │ │ │ │ streq pc, [r5], -pc, asr #32 │ │ │ │ @@ -62944,15 +62944,15 @@ │ │ │ │ @ instruction: 0xf8ce7e1c │ │ │ │ @ instruction: 0xf04f4000 │ │ │ │ @ instruction: 0xf8c90e04 │ │ │ │ strcs r6, [r2], #-3648 @ 0xfffff1c0 │ │ │ │ @ instruction: 0xf8c99e2b │ │ │ │ @ instruction: 0xf8896ea0 │ │ │ │ and lr, r1, r9, lsr #29 │ │ │ │ - mlaseq r3, r8, fp, r0 │ │ │ │ + eorseq r0, r3, r8, ror #21 │ │ │ │ cdpeq 0, 0, cr15, cr5, cr15, {2} │ │ │ │ svc 0x0009f889 │ │ │ │ cdpcc 2, 0, cr15, cr3, cr0, {2} │ │ │ │ cdp 8, 4, cr15, cr6, cr9, {5} │ │ │ │ cdp 8, 10, cr15, cr6, cr9, {5} │ │ │ │ svc 0x0006f8a9 │ │ │ │ svc 0x0066f8a9 │ │ │ │ @@ -63096,34 +63096,34 @@ │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ @ instruction: 0xff12f7fd │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ strcc pc, [r8, #2267]! @ 0x8db │ │ │ │ svceq 0x00e0f013 │ │ │ │ ldrbhi pc, [r1, #64] @ 0x40 @ │ │ │ │ @ instruction: 0x901cf8dd │ │ │ │ - stmiane ip, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdane ip, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq sp!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf50d2504 │ │ │ │ strtmi r6, [r9], -r8, lsl #9 │ │ │ │ @ instruction: 0xf1e54640 │ │ │ │ - subscs pc, fp, #50944 @ 0xc700 │ │ │ │ + subscs pc, fp, #26368 @ 0x6700 │ │ │ │ tstcs r0, r6, lsl #12 │ │ │ │ submi pc, r5, sp, lsl #4 │ │ │ │ - ldcl 2, cr15, [sl, #-284]! @ 0xfffffee4 │ │ │ │ + ldc 2, cr15, [sl, #-284] @ 0xfffffee4 │ │ │ │ ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbmi r2, [r9], -r0, lsl #4 │ │ │ │ movwcs r4, #63056 @ 0xf650 │ │ │ │ strcc r7, [r1, #-421] @ 0xfffffe5b │ │ │ │ mvnscs r7, #-1073741816 @ 0xc0000008 │ │ │ │ rsbvc r6, r3, #38 @ 0x26 │ │ │ │ mvnvs r2, #168, 6 @ 0xa0000002 │ │ │ │ movwgt lr, #18884 @ 0x49c4 │ │ │ │ mcr2 7, 7, pc, cr4, cr13, {7} @ │ │ │ │ @ instruction: 0xf1de4630 │ │ │ │ - ldccs 12, cr15, [r0, #-428] @ 0xfffffe54 │ │ │ │ + ldccs 12, cr15, [r0, #-44] @ 0xffffffd4 │ │ │ │ blls 0x824a4 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ addvc pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ @ instruction: 0xf243ae3e │ │ │ │ bl 0x2e6684 │ │ │ │ @ instruction: 0xf50a0102 │ │ │ │ @@ -63136,23 +63136,23 @@ │ │ │ │ @ instruction: 0xf044857c │ │ │ │ ldrmi r4, [ip], -r0, lsl #6 │ │ │ │ stmibvs sp!, {r0, r2, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbpl pc, [r8, -sl, lsl #10] @ │ │ │ │ movwvc pc, #9641 @ 0x25a9 @ │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldc 2, cr15, [sl, #-284]! @ 0xfffffee4 │ │ │ │ + ldcl 2, cr15, [sl], {71} @ 0x47 │ │ │ │ ldc 6, cr4, [r7, #12] │ │ │ │ strtmi r7, [r6], -r0, lsl #22 │ │ │ │ ldrbcs r9, [r0, #2305]! @ 0x901 │ │ │ │ rscmi pc, r8, r0, asr #17 │ │ │ │ @ instruction: 0xf8c0240f │ │ │ │ vst4. {d17-d20}, [pc :128], ip │ │ │ │ tstvc ip, r5, lsr lr │ │ │ │ - ldclne 6, cr15, [ip], {77} @ 0x4d │ │ │ │ + stcne 6, cr15, [ip], #-308 @ 0xfffffecc │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ sbcmi pc, r4, r3, lsl #17 │ │ │ │ ldrbvs r2, [ip], r1, lsl #8 │ │ │ │ smlawtmi ip, r3, r8, pc @ │ │ │ │ strcs pc, [r0], #1103 @ 0x44f │ │ │ │ subscs r6, ip, #28, 14 @ 0x700000 │ │ │ │ teqpmi r0, r3, asr #17 @ p-variant is OBSOLETE │ │ │ │ @@ -63181,41 +63181,41 @@ │ │ │ │ @ instruction: 0xf8c3e0f0 │ │ │ │ vhadd.s8 d28, d8, d0 │ │ │ │ @ instruction: 0xf2c03cd1 │ │ │ │ stc 12, cr0, [r3, #16] │ │ │ │ @ instruction: 0xf8c37b0a │ │ │ │ @ instruction: 0xf8c3c03c │ │ │ │ @ instruction: 0xf64dc0fc │ │ │ │ - vqdmulh.s d17, d16, d0[5] │ │ │ │ + vmvn.i32 d17, #1279 @ 0x000004ff │ │ │ │ @ instruction: 0xf8c30c2d │ │ │ │ @ instruction: 0xf64dc060 │ │ │ │ - @ instruction: 0xf2c01cf0 │ │ │ │ + vqdmulh.s d17, d0, d0[0] │ │ │ │ @ instruction: 0xf8c30c2d │ │ │ │ @ instruction: 0xf64dc0c0 │ │ │ │ - @ instruction: 0xf2c01cf8 │ │ │ │ + vqdmulh.s d17, d0, d0[2] │ │ │ │ @ instruction: 0xf8c30c2d │ │ │ │ stc 1, cr12, [r3, #128] @ 0x80 │ │ │ │ @ instruction: 0xf8c37b22 │ │ │ │ cdpls 1, 0, cr6, cr1, cr8, {2} │ │ │ │ @ instruction: 0x6e53e9c3 │ │ │ │ smlalbthi pc, r0, r3, r8 @ │ │ │ │ - stcl 2, cr15, [r6], {71} @ 0x47 │ │ │ │ + stcl 2, cr15, [r6], #-284 @ 0xfffffee4 │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ andcs r7, r0, #805306374 @ 0x30000006 │ │ │ │ stccc 8, cr15, [r8], {87} @ 0x57 │ │ │ │ cmnvs r5, r1, lsr #12 │ │ │ │ strcs r4, [r2, #-1616] @ 0xfffff9b0 │ │ │ │ vmlal.u q11, d19, d2[4] │ │ │ │ adcvs r2, r3, #196, 6 @ 0x10000003 │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ movwpl lr, #14788 @ 0x39c4 │ │ │ │ teqpeq r8, #64, 12 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ ldrbvs pc, [ip, #1293] @ 0x50d @ │ │ │ │ @ instruction: 0xf64d6323 │ │ │ │ - vsubw.s8 q9, q0, d4 │ │ │ │ + vorr.i32 , #1024 @ 0x00000400 │ │ │ │ eorvs r0, r3, sp, lsr #6 │ │ │ │ movwne pc, #4672 @ 0x1240 @ │ │ │ │ movwmi pc, #12992 @ 0x32c0 @ │ │ │ │ andcc pc, r5, r4, asr #17 │ │ │ │ orrspl pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ @ instruction: 0xf7fd6463 │ │ │ │ @@ -63246,15 +63246,15 @@ │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fd3460 │ │ │ │ adcmi pc, r5, #14656 @ 0x3940 │ │ │ │ @ instruction: 0xf5a9d1f7 │ │ │ │ vst2.8 {d23,d25}, [pc], r2 │ │ │ │ smlabtcs r0, r0, r2, r7 │ │ │ │ vmax.s8 q10, , q4 │ │ │ │ - @ instruction: 0xf8dbec60 │ │ │ │ + @ instruction: 0xf8dbec00 │ │ │ │ ldmib sp, {r3, r4, r9, sl, sp}^ │ │ │ │ @ instruction: 0xf8c94305 │ │ │ │ andcs r2, r1, r8, asr #2 │ │ │ │ @ instruction: 0xf5032100 │ │ │ │ blls 0x6b63c │ │ │ │ stccs 8, cr15, [r8], {83} @ 0x53 │ │ │ │ sbcvs pc, r0, #134217731 @ 0x8000003 │ │ │ │ @@ -63283,38 +63283,38 @@ │ │ │ │ andscs pc, r4, r9, asr #17 │ │ │ │ addsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ eorscs pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0xf8c92200 │ │ │ │ vst4. {d18-d21}, [pc :128], ip │ │ │ │ @ instruction: 0xf8c9722e │ │ │ │ @ instruction: 0xf64d2150 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf8c9022d │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vmov.i32 d18, #3072 @ 0x00000c00 │ │ │ │ + vmlal.s , d0, d0[7] │ │ │ │ @ instruction: 0xf8c9022d │ │ │ │ @ instruction: 0xf64d2060 │ │ │ │ - vsubl.s8 q9, d0, d20 │ │ │ │ + vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf8c9022d │ │ │ │ @ instruction: 0xf64020c0 │ │ │ │ @ instruction: 0xf8a9420f │ │ │ │ @ instruction: 0xf64d20c4 │ │ │ │ - vsubl.s8 q9, d0, d24 │ │ │ │ + vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8c9022d │ │ │ │ @ instruction: 0xf64a2120 │ │ │ │ vmov.i32 q11, #2304 @ 0x00000900 │ │ │ │ stmib r9, {r2, r9}^ │ │ │ │ @ instruction: 0xf8c90122 │ │ │ │ @ instruction: 0xf6472164 │ │ │ │ vmlal.s q11, d16, d1[6] │ │ │ │ @ instruction: 0xf8c90204 │ │ │ │ and r2, r5, ip, ror #2 │ │ │ │ - eorseq r0, r3, r8, asr #26 │ │ │ │ - eorseq r1, r3, r8, lsr #28 │ │ │ │ - eorseq r2, r3, r8, asr #22 │ │ │ │ + mlaseq r3, r8, ip, r0 │ │ │ │ + eorseq r1, r3, r8, ror sp │ │ │ │ + mlaseq r3, r8, sl, r2 │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ ldc2l 7, cr15, [ip, #-1012] @ 0xfffffc0c │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ blcs 0x5d060 │ │ │ │ stclge 6, cr15, [r5], {190} @ 0xbe │ │ │ │ @@ -63385,30 +63385,30 @@ │ │ │ │ @ instruction: 0xf01335ac │ │ │ │ @ instruction: 0xf43f0ff0 │ │ │ │ ldrsb sl, [pc], #-235 @ │ │ │ │ andvc pc, r0, pc, ror #8 │ │ │ │ strvc pc, [r2], #-1449 @ 0xfffffa57 │ │ │ │ @ instruction: 0x210022b9 │ │ │ │ vshl.s8 q10, q4, │ │ │ │ - vstmiaeq fp!, {d14-} │ │ │ │ + vstmiaeq fp!, {s28-s261} │ │ │ │ addvs pc, ip, r4, asr #17 │ │ │ │ streq pc, [fp], -r6, asr #7 │ │ │ │ @ instruction: 0xf8c4049b │ │ │ │ teqmi r3, #136 @ 0x88 │ │ │ │ movwcs r6, #4771 @ 0x12a3 │ │ │ │ strbtvs r7, [r3], r3, lsr #4 │ │ │ │ @ instruction: 0x61232310 │ │ │ │ @ instruction: 0x23a86723 │ │ │ │ strbvs r6, [r3, -r3, ror #2]! │ │ │ │ @ instruction: 0x71a32303 │ │ │ │ - movwcc pc, #17997 @ 0x464d @ │ │ │ │ + cmppcs r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf6406023 │ │ │ │ adchi r7, r3, pc, lsl #6 │ │ │ │ - movwcc pc, #50765 @ 0xc64d @ │ │ │ │ + cmppcs ip, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vmax.s8 d22, d0, d19 │ │ │ │ vsubw.s8 , q0, d15 │ │ │ │ @ instruction: 0xf8c41303 │ │ │ │ svccs 0x00003065 │ │ │ │ mvnhi pc, #0 │ │ │ │ @ instruction: 0xf50d2200 │ │ │ │ @@ -63443,40 +63443,40 @@ │ │ │ │ blls 0x8d3ac │ │ │ │ movwmi lr, #10579 @ 0x2953 │ │ │ │ @ instruction: 0xf57e01e2 │ │ │ │ @ instruction: 0xf5a9ae66 │ │ │ │ subscs r7, ip, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf5a92100 │ │ │ │ vhadd.s8 d23, d7, d1 │ │ │ │ - movwcs lr, #6870 @ 0x1ad6 │ │ │ │ + movwcs lr, #6774 @ 0x1a76 │ │ │ │ bmi 0x189fab4 │ │ │ │ adcvs pc, ip, sp, lsl #10 │ │ │ │ strcs r2, [r2], -r3, lsl #10 │ │ │ │ strcs r7, [r5, #-485] @ 0xfffffe1b │ │ │ │ vst1.16 {d23-d26}, [pc :128], r5 │ │ │ │ stmib r4, {r7, r8, sl, sp, lr}^ │ │ │ │ strcs r6, [r8, #1283]! @ 0x503 │ │ │ │ @ instruction: 0xf6406165 │ │ │ │ mvnvs r4, sl, lsl r5 │ │ │ │ - ldrbcs pc, [r4, #1613] @ 0x64d @ │ │ │ │ + strcs pc, [r4, #-1613]! @ 0xfffff9b3 │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ vhadd.s8 d22, d8, d21 │ │ │ │ vorr.i32 d20, #65536 @ 0x00010000 │ │ │ │ strtvs r0, [r5], #-1284 @ 0xfffffafc │ │ │ │ mrc2 7, 4, pc, cr14, cr13, {7} │ │ │ │ @ instruction: 0xf50d2200 │ │ │ │ ldrbmi r6, [r0], -ip, lsr #3 │ │ │ │ stc2 7, cr15, [ip], #-1012 @ 0xfffffc0c │ │ │ │ ldmdb r3, {r8, r9, fp, ip, pc}^ │ │ │ │ strbeq r4, [r2, r2, lsl #6]! │ │ │ │ mrcge 5, 1, APSR_nzcv, cr6, cr14, {3} │ │ │ │ movwvc pc, #9641 @ 0x25a9 @ │ │ │ │ addsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ - b 0xfe90abcc │ │ │ │ + b 0x110abcc │ │ │ │ @ instruction: 0xf8db4603 │ │ │ │ strcs r2, [r1], #-1760 @ 0xfffff920 │ │ │ │ @ instruction: 0xf50d6282 │ │ │ │ cmpvc ip, ip, lsr #3 │ │ │ │ subsvc r2, ip, #0, 4 │ │ │ │ @ instruction: 0xf8834650 │ │ │ │ @ instruction: 0xf8834065 │ │ │ │ @@ -63494,22 +63494,22 @@ │ │ │ │ smmlsrvs ip, r0, r4, r2 │ │ │ │ @ instruction: 0xf8c324c0 │ │ │ │ vqadd.s8 q10, q8, q2 │ │ │ │ @ instruction: 0xf8a34403 │ │ │ │ vhadd.s8 q10, q0, │ │ │ │ @ instruction: 0xf8a36403 │ │ │ │ @ instruction: 0xf64d40c7 │ │ │ │ - vmls.i d18, d16, d0[4] │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ andsvs r0, ip, sp, lsr #8 │ │ │ │ ldrbcc pc, [r9], #584 @ 0x248 @ │ │ │ │ streq pc, [r4], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf64d63dc │ │ │ │ - vmls.i d18, d16, d0[7] │ │ │ │ + vmvn.i32 d18, #786432 @ 0x000c0000 │ │ │ │ ldrvs r0, [ip], -sp, lsr #8 │ │ │ │ - ldrbtcs pc, [r8], #1613 @ 0x64d @ │ │ │ │ + strbcs pc, [r8], #-1613 @ 0xfffff9b3 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ sbcmi pc, r0, r3, asr #17 │ │ │ │ blx 0xff60c336 │ │ │ │ @ instruction: 0xf50d2200 │ │ │ │ @ instruction: 0x465061b8 │ │ │ │ blx 0xff48c342 │ │ │ │ @ instruction: 0xf50d2200 │ │ │ │ @@ -63525,35 +63525,35 @@ │ │ │ │ blx 0xfef0c36e │ │ │ │ ldmdbmi r8, {r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd2200 │ │ │ │ ldmdbmi r7, {r0, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ blx 0xfec8c382 │ │ │ │ bllt 0xff48c388 │ │ │ │ - eorseq r3, r3, r8, lsr #3 │ │ │ │ - eorseq r3, r3, r8, ror #5 │ │ │ │ - eorseq r3, r3, r8, lsr #22 │ │ │ │ - eorseq r3, r3, r8, lsl #26 │ │ │ │ - ldrhteq r5, [r3], -r0 │ │ │ │ - eorseq r5, r3, r0, lsl r6 │ │ │ │ - eorseq r5, r3, r0, ror r6 │ │ │ │ - ldrsbteq r5, [r3], -r0 │ │ │ │ - eorseq r5, r3, r0, lsr r7 │ │ │ │ - mlaseq r3, r0, r7, r5 │ │ │ │ - eorseq r2, r3, r8, lsl #18 │ │ │ │ - eorseq r2, r3, r8, lsr #20 │ │ │ │ - eorseq r2, r3, r8, lsl #21 │ │ │ │ - eorseq r2, r3, r8, ror #21 │ │ │ │ - eorseq r3, r3, r8, ror #4 │ │ │ │ - eorseq r2, r3, r8, ror #18 │ │ │ │ - eorseq r2, r3, r8, asr #19 │ │ │ │ - mlaseq r3, r8, pc, r4 @ │ │ │ │ - eorseq r4, r3, r8, ror fp │ │ │ │ - ldrsbteq r4, [r3], -r8 │ │ │ │ - eorseq r4, r3, r8, lsr ip │ │ │ │ + ldrshteq r3, [r3], -r8 │ │ │ │ + eorseq r3, r3, r8, lsr r2 │ │ │ │ + eorseq r3, r3, r8, ror sl │ │ │ │ + eorseq r3, r3, r8, asr ip │ │ │ │ + eorseq r5, r3, r0, lsl #10 │ │ │ │ + eorseq r5, r3, r0, ror #10 │ │ │ │ + eorseq r5, r3, r0, asr #11 │ │ │ │ + eorseq r5, r3, r0, lsr #12 │ │ │ │ + eorseq r5, r3, r0, lsl #13 │ │ │ │ + eorseq r5, r3, r0, ror #13 │ │ │ │ + eorseq r2, r3, r8, asr r8 │ │ │ │ + eorseq r2, r3, r8, ror r9 │ │ │ │ + ldrsbteq r2, [r3], -r8 │ │ │ │ + eorseq r2, r3, r8, lsr sl │ │ │ │ + ldrhteq r3, [r3], -r8 │ │ │ │ + ldrhteq r2, [r3], -r8 │ │ │ │ + eorseq r2, r3, r8, lsl r9 │ │ │ │ + eorseq r4, r3, r8, ror #29 │ │ │ │ + eorseq r4, r3, r8, asr #21 │ │ │ │ + eorseq r4, r3, r8, lsr #22 │ │ │ │ + eorseq r4, r3, r8, lsl #23 │ │ │ │ @ instruction: 0xf5044c60 │ │ │ │ @ instruction: 0x462175f0 │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fd3460 │ │ │ │ adcmi pc, ip, #125952 @ 0x1ec00 │ │ │ │ @ instruction: 0xf7fed1f7 │ │ │ │ mrrcmi 11, 8, fp, fp, cr4 @ │ │ │ │ @@ -63643,32 +63643,32 @@ │ │ │ │ @ instruction: 0x4c17ba43 │ │ │ │ strvs pc, [r8, #1284]! @ 0x504 │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ blx 0xff20c554 │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ blt 0x16cc560 │ │ │ │ - eorseq r4, r3, r8, ror #18 │ │ │ │ - ldrsbteq r5, [r3], -r0 │ │ │ │ - ldrhteq r5, [r3], -r0 │ │ │ │ - eorseq r5, r3, r0, lsl r3 │ │ │ │ - eorseq r5, r3, r0, ror r3 │ │ │ │ - ldrsbteq r5, [r3], -r0 │ │ │ │ - eorseq r3, r3, r8, lsr #28 │ │ │ │ - eorseq r3, r3, r8, lsl #29 │ │ │ │ - eorseq r3, r3, r8, ror #26 │ │ │ │ - eorseq r3, r3, r8, asr #27 │ │ │ │ - mlaseq r2, r8, r3, pc @ │ │ │ │ - eorseq r4, r3, r8, asr #13 │ │ │ │ - eorseq r4, r3, r8, lsl #6 │ │ │ │ - eorseq r4, r3, r8, rrx │ │ │ │ - eorseq r3, r3, r8, asr #30 │ │ │ │ - eorseq r3, r3, r8, lsr #31 │ │ │ │ - eorseq r3, r3, r8, lsl #4 │ │ │ │ - eorseq r3, r3, r8, ror #11 │ │ │ │ + ldrhteq r4, [r3], -r8 │ │ │ │ + eorseq r5, r3, r0, lsr #32 │ │ │ │ + eorseq r5, r3, r0, lsl #4 │ │ │ │ + eorseq r5, r3, r0, ror #4 │ │ │ │ + eorseq r5, r3, r0, asr #5 │ │ │ │ + eorseq r5, r3, r0, lsr #6 │ │ │ │ + eorseq r3, r3, r8, ror sp │ │ │ │ + ldrsbteq r3, [r3], -r8 │ │ │ │ + ldrhteq r3, [r3], -r8 │ │ │ │ + eorseq r3, r3, r8, lsl sp │ │ │ │ + eorseq pc, r2, r8, ror #5 │ │ │ │ + eorseq r4, r3, r8, lsl r6 │ │ │ │ + eorseq r4, r3, r8, asr r2 │ │ │ │ + ldrhteq r3, [r3], -r8 │ │ │ │ + mlaseq r3, r8, lr, r3 │ │ │ │ + ldrshteq r3, [r3], -r8 │ │ │ │ + eorseq r3, r3, r8, asr r1 │ │ │ │ + eorseq r3, r3, r8, lsr r5 │ │ │ │ andcs r4, r0, #192, 24 @ 0xc000 │ │ │ │ ldrbmi sl, [r0], -r8, ror #18 │ │ │ │ strvc pc, [r8, #-1284]! @ 0xfffffafc │ │ │ │ blx 0xfe60c5b4 │ │ │ │ stmibge r0, {r9, sp} │ │ │ │ @ instruction: 0xf7fd4650 │ │ │ │ @ instruction: 0x4621fa91 │ │ │ │ @@ -63681,32 +63681,32 @@ │ │ │ │ blge 0xfe6579e8 │ │ │ │ rsbne pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ cmppvc r9, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ strbvs pc, [r5, r7, asr #4] @ │ │ │ │ streq pc, [r4, -r0, asr #5] │ │ │ │ - cdpcs 6, 10, cr15, cr12, cr13, {2} │ │ │ │ + cdpne 6, 15, cr15, cr12, cr13, {2} │ │ │ │ cdpeq 2, 2, cr15, cr13, cr0, {6} │ │ │ │ blge 0xfec73210 │ │ │ │ smlabtvc r4, sp, r9, lr │ │ │ │ bcc 0x108d48 │ │ │ │ @ instruction: 0xf8cd9206 │ │ │ │ @ instruction: 0xf8cdb020 │ │ │ │ @ instruction: 0xf005e028 │ │ │ │ strtmi r0, [r9], -r1, lsl #6 │ │ │ │ strtvs pc, [r0], pc, ror #8 │ │ │ │ b 0x1434654 │ │ │ │ - @ instruction: 0xf1e50883 │ │ │ │ - strmi pc, [r4], -r7, lsr #16 │ │ │ │ + @ instruction: 0xf1e40883 │ │ │ │ + strmi pc, [r4], -r7, asr #31 │ │ │ │ andeq lr, r6, r9, lsl #22 │ │ │ │ strtvs pc, [r1], r9, lsr #11 │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ strbeq pc, [r2, -r5, asr #7] @ │ │ │ │ - ldm r6, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmda r6!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ bls 0x1b5264 │ │ │ │ streq pc, [r8, -r7, asr #32] │ │ │ │ @ instruction: 0xf3c59904 │ │ │ │ eorsvs r1, r4, r7, lsl #22 │ │ │ │ bvs 0xfe88b798 │ │ │ │ mvnsvs r7, #-1073741779 @ 0xc000002d │ │ │ │ ldrtvs r2, [r2], #-1020 @ 0xfffffc04 │ │ │ │ @@ -63714,69 +63714,69 @@ │ │ │ │ movwge lr, #18886 @ 0x49c6 │ │ │ │ movwvs pc, #62016 @ 0xf240 @ │ │ │ │ adcshi r9, r3, r1, lsl #18 │ │ │ │ @ instruction: 0xf8869803 │ │ │ │ @ instruction: 0xf886b008 │ │ │ │ @ instruction: 0xf7fd8009 │ │ │ │ @ instruction: 0x4620fa35 │ │ │ │ - @ instruction: 0xffbcf1dd │ │ │ │ + @ instruction: 0xff5cf1dd │ │ │ │ ldrvs pc, [r5], #1449 @ 0x5a9 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vshr.s64 d18, d20, #64 │ │ │ │ + vaddl.s8 q9, d0, d4 │ │ │ │ strcc r0, [r1, #-45] @ 0xffffffd3 │ │ │ │ - @ instruction: 0xfff2f1e4 │ │ │ │ + @ instruction: 0xff92f1e4 │ │ │ │ ldcvs 4, cr15, [r4], {111} @ 0x6f │ │ │ │ subscs r4, r9, #6291456 @ 0x600000 │ │ │ │ andeq lr, ip, r9, lsl #22 │ │ │ │ vrhadd.s8 d18, d7, d0 │ │ │ │ - bls 0x1c8940 │ │ │ │ + bls 0x1c87c0 │ │ │ │ vmla.i8 d25, d0, d4 │ │ │ │ adchi r6, r3, pc, lsl #6 │ │ │ │ movweq pc, #4168 @ 0x1048 @ │ │ │ │ blls 0x1eb04c │ │ │ │ @ instruction: 0x71a763e3 │ │ │ │ strtvs r2, [r2], #-2044 @ 0xfffff804 │ │ │ │ strbtvs r2, [r1], #-512 @ 0xfffffe00 │ │ │ │ andlt pc, r8, r4, lsl #17 │ │ │ │ ldrdne lr, [r2], -sp │ │ │ │ andsge pc, r0, r4, asr #17 │ │ │ │ eorvs r6, r6, r7, ror #2 │ │ │ │ blx 0x20c6d4 │ │ │ │ @ instruction: 0xf1dd4630 │ │ │ │ - blls 0x28e51c │ │ │ │ + blls 0x28e39c │ │ │ │ strcc pc, [ip, #-2259] @ 0xfffff72d │ │ │ │ svclt 0x00282b20 │ │ │ │ adcmi r2, fp, #32, 6 @ 0x80000000 │ │ │ │ @ instruction: 0xf8ddd893 │ │ │ │ @ instruction: 0xf8dda00c │ │ │ │ @ instruction: 0xf8dbb020 │ │ │ │ blcs 0x5bb44 │ │ │ │ ldcge 4, cr15, [r3, #252] @ 0xfc │ │ │ │ blge 0xfe657b0c │ │ │ │ cmppvc r9, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ strbvs pc, [r5, r7, asr #4] @ │ │ │ │ streq pc, [r4, -r0, asr #5] │ │ │ │ - ldccs 6, cr15, [ip], #308 @ 0x134 │ │ │ │ + stccs 6, cr15, [ip], {77} @ 0x4d │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ blge 0xfec7332c │ │ │ │ smlabtvc r4, sp, r9, lr │ │ │ │ bcc 0x108e64 │ │ │ │ andslt pc, r8, sp, asr #17 │ │ │ │ eorgt pc, r0, sp, asr #17 │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ stmdals r8, {r0, r3, r5, r9, sl, lr} │ │ │ │ strtvs pc, [r1], r9, lsr #11 │ │ │ │ beq 0xfe149084 │ │ │ │ - @ instruction: 0xff9af1e4 │ │ │ │ + @ instruction: 0xff3af1e4 │ │ │ │ vld1.8 {d20-d22}, [pc], r4 │ │ │ │ subscs r6, r9, #160 @ 0xa0 │ │ │ │ strbmi r2, [r8], #-256 @ 0xffffff00 │ │ │ │ stmdaeq r2, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ - stmda sl, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + svc 0x00eaf246 │ │ │ │ strne pc, [r7, -r5, asr #7] │ │ │ │ @ instruction: 0xf0489b05 │ │ │ │ bls 0x15078c │ │ │ │ streq pc, [r4, -r7, asr #32] │ │ │ │ vst2.8 {d25,d27}, [pc], r1 │ │ │ │ eorsvs r6, r4, r0, lsl #23 │ │ │ │ mvnscs r6, #855638016 @ 0x33000000 │ │ │ │ @@ -63784,57 +63784,57 @@ │ │ │ │ movwlt lr, #18886 @ 0x49c6 │ │ │ │ movwvs pc, #62016 @ 0xf240 @ │ │ │ │ adcshi r9, r3, r3, lsl #16 │ │ │ │ andhi pc, r6, r6, lsl #17 │ │ │ │ @ instruction: 0xf8867237 │ │ │ │ @ instruction: 0xf7fda009 │ │ │ │ strtmi pc, [r0], -r9, lsr #19 │ │ │ │ - @ instruction: 0xff30f1dd │ │ │ │ + mrc2 1, 6, pc, cr0, cr13, {6} │ │ │ │ ldrvs pc, [r4], #1135 @ 0x46f │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vmla.i d18, d16, d0[2] │ │ │ │ + vmov.i32 d18, #8 @ 0x00000008 │ │ │ │ strcc r0, [r1, #-45] @ 0xffffffd3 │ │ │ │ - @ instruction: 0xff66f1e4 │ │ │ │ + @ instruction: 0xff06f1e4 │ │ │ │ bl 0x29ffd0 │ │ │ │ @ instruction: 0xf5a90004 │ │ │ │ subscs r6, r9, #-1795162112 @ 0x95000000 │ │ │ │ - vrhadd.s8 d18, d7, d0 │ │ │ │ - bls 0x188828 │ │ │ │ + vrhadd.s8 d18, d6, d0 │ │ │ │ + bls 0x18a6a8 │ │ │ │ movwvs pc, #62016 @ 0xf240 @ │ │ │ │ @ instruction: 0xf04a80a3 │ │ │ │ rsbvc r0, r3, #67108864 @ 0x4000000 │ │ │ │ mvnscs r9, r5, lsl #22 │ │ │ │ cmnvs r1, r3, lsr #8 │ │ │ │ andcs r6, r0, #1644167168 @ 0x62000000 │ │ │ │ ldrdne lr, [r2], -sp │ │ │ │ andhi pc, r6, r4, lsl #17 │ │ │ │ @ instruction: 0xf8c47227 │ │ │ │ eorvs fp, r6, r0, lsl r0 │ │ │ │ @ instruction: 0xf97cf7fd │ │ │ │ @ instruction: 0xf1dd4630 │ │ │ │ - blls 0x20e408 │ │ │ │ + blls 0x20e288 │ │ │ │ ldrcc pc, [r0, #-2259] @ 0xfffff72d │ │ │ │ svclt 0x00282b20 │ │ │ │ adcmi r2, fp, #32, 6 @ 0x80000000 │ │ │ │ blls 0x84a64 │ │ │ │ ldrdge pc, [ip], -sp │ │ │ │ @ instruction: 0xb018f8dd │ │ │ │ movwmi lr, #10579 @ 0x2953 │ │ │ │ bllt 0x1d0c814 │ │ │ │ strvc pc, [r2], #-1449 @ 0xfffffa57 │ │ │ │ tstcs r0, sl, asr r2 │ │ │ │ andcs pc, r2, r9, lsr #5 │ │ │ │ - svc 0x00e4f246 │ │ │ │ + svc 0x0084f246 │ │ │ │ andcs r2, r0, #4, 6 @ 0x10000000 │ │ │ │ @ instruction: 0xf50d7223 │ │ │ │ mvnscs r6, #172, 2 @ 0x2b │ │ │ │ cmnvs r3, r0, asr r6 │ │ │ │ teqpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ @ instruction: 0xf64d6323 │ │ │ │ - vqdmlal.s , d0, d0[2] │ │ │ │ + vrsra.s64 d18, d8, #64 │ │ │ │ eorvs r0, r3, sp, lsr #6 │ │ │ │ movwcs pc, #62016 @ 0xf240 @ │ │ │ │ @ instruction: 0xf7fd80a3 │ │ │ │ @ instruction: 0xf7fef94b │ │ │ │ @ instruction: 0xf044bbdd │ │ │ │ ldrmi r4, [ip], -r0, asr #6 │ │ │ │ blt 0xfe10c860 │ │ │ │ @@ -63854,28 +63854,28 @@ │ │ │ │ blt 0x80c898 │ │ │ │ @ instruction: 0x63adf50d │ │ │ │ stmibvs sp!, {r0, r2, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf50a9306 │ │ │ │ @ instruction: 0xf50d5b40 │ │ │ │ movwls r6, #21420 @ 0x53ac │ │ │ │ bllt 0xc0c8b0 │ │ │ │ - ldrshteq r4, [r3], -r8 │ │ │ │ - ldrhteq r4, [r3], -r0 │ │ │ │ - eorseq r5, r3, r0, lsl r0 │ │ │ │ - eorseq r1, r3, r8, lsl #26 │ │ │ │ - eorseq r1, r3, r8, ror #26 │ │ │ │ - eorseq r1, r3, r8, asr #27 │ │ │ │ + eorseq r4, r3, r8, asr #24 │ │ │ │ + eorseq r4, r3, r0, lsl #30 │ │ │ │ + eorseq r4, r3, r0, ror #30 │ │ │ │ + eorseq r1, r3, r8, asr ip │ │ │ │ + ldrhteq r1, [r3], -r8 │ │ │ │ + eorseq r1, r3, r8, lsl sp │ │ │ │ @ instruction: 0xf50d9301 │ │ │ │ strbmi r6, [r1], -sp, ror #7 │ │ │ │ @ instruction: 0xf5a322bc │ │ │ │ @ instruction: 0xf64d7049 │ │ │ │ - @ instruction: 0xf2c01cb8 │ │ │ │ + vmull.s8 , d0, d8 │ │ │ │ @ instruction: 0xf8cd0c2d │ │ │ │ vshl.s8 q14, q0, q3 │ │ │ │ - @ instruction: 0xf04fef86 │ │ │ │ + @ instruction: 0xf04fef26 │ │ │ │ @ instruction: 0xf88d0301 │ │ │ │ @ instruction: 0x23a83449 │ │ │ │ ldrbcc pc, [r4], #-2253 @ 0xfffff733 @ │ │ │ │ movweq pc, #49231 @ 0xc04f @ │ │ │ │ strtcc pc, [r5], #2189 @ 0x88d │ │ │ │ movweq pc, #12367 @ 0x304f @ │ │ │ │ strtcc pc, [r7], #2189 @ 0x88d │ │ │ │ @@ -63894,38 +63894,38 @@ │ │ │ │ ldrbtcc pc, [r0], #-2253 @ 0xfffff733 @ │ │ │ │ @ instruction: 0xf8cd23fc │ │ │ │ movwcs r3, #1204 @ 0x4b4 │ │ │ │ strbcc pc, [ip], #2253 @ 0x8cd @ │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movwcc pc, #704 @ 0x2c0 @ │ │ │ │ strbcc pc, [r4], #-2253 @ 0xfffff733 @ │ │ │ │ - bicne pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + tstpne r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ strtcc pc, [r0], #2253 @ 0x8cd │ │ │ │ @ instruction: 0xf8c4f7fd │ │ │ │ @ instruction: 0xf50d4642 │ │ │ │ @ instruction: 0x46506194 │ │ │ │ @ instruction: 0xf8bef7fd │ │ │ │ ldmiblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf98cf258 │ │ │ │ - cmppne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf92cf258 │ │ │ │ + orrseq pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscc pc, r8, sp, asr #12 │ │ │ │ + rsbcs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d8 │ │ │ │ vhsub.s32 d2, d19, d25 │ │ │ │ - vmla.i8 d31, d29, d17 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vmla.i8 , , │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmvn.i32 d18, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ blmi 0xcea58 │ │ │ │ eorsne pc, r6, #536870916 @ 0x20000004 │ │ │ │ - @ instruction: 0xf994f223 │ │ │ │ - eorseq r3, r3, r8, asr #5 │ │ │ │ - ldmdblt sl, {r0, r1, r4, r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf934f223 │ │ │ │ + eorseq r3, r3, r8, lsl r2 │ │ │ │ + ldmlt sl!, {r0, r1, r4, r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8d0b530 │ │ │ │ @ instruction: 0xf8d03210 │ │ │ │ @ instruction: 0xf8d05208 │ │ │ │ @ instruction: 0xf0031158 │ │ │ │ @ instruction: 0xf8d04300 │ │ │ │ b 0x111f22c │ │ │ │ @ instruction: 0xf8d07345 │ │ │ │ @@ -64061,30 +64061,30 @@ │ │ │ │ @ instruction: 0xf8598093 │ │ │ │ ldreq r2, [r2, #3080] @ 0xc08 │ │ │ │ addhi pc, lr, r0, lsl #2 │ │ │ │ @ instruction: 0x214cf894 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r4, r6, r7, pc} │ │ │ │ vmla.i8 d2, d0, d10 │ │ │ │ - vhadd.s8 d24, d31, d5 │ │ │ │ - vmlal.s q8, d0, d0[4] │ │ │ │ + @ instruction: 0xf64e8085 │ │ │ │ + vrshr.s64 d23, d16, #64 │ │ │ │ bl 0xcf4c4 │ │ │ │ @ instruction: 0xf8d20281 │ │ │ │ vqadd.s8 d28, d30, d20 │ │ │ │ vrshr.s64 d22, d0, #64 │ │ │ │ @ instruction: 0xf1bc2295 │ │ │ │ ldmdavs r1, {r0, r1, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf5a4d154 │ │ │ │ strbeq r5, [r9], r8, lsl #4 │ │ │ │ andseq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ addshi pc, pc, r0, lsl #2 │ │ │ │ - bicsmi pc, r4, sp, asr #12 │ │ │ │ + msrmi R12_usr, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0854610 │ │ │ │ - vst2.16 {d15,d17}, [r5], r3 │ │ │ │ + vst2. {d15-d16}, [r5 :128], r3 │ │ │ │ @ instruction: 0xf8d473e0 │ │ │ │ b 0x8cf198 │ │ │ │ b 0x18f448 │ │ │ │ vst2.8 {d0-d3}, [r3], r6 │ │ │ │ tstmi sl, #224, 6 @ 0x80000003 │ │ │ │ eorcs pc, r8, #196, 16 @ 0xc40000 │ │ │ │ andeq lr, r0, #548864 @ 0x86000 │ │ │ │ @@ -64120,93 +64120,93 @@ │ │ │ │ @ instruction: 0xd1212b03 │ │ │ │ ldreq r6, [fp, #-2067] @ 0xfffff7ed │ │ │ │ b 0xfe07ea3c │ │ │ │ eormi r0, sl, r6, lsl #4 │ │ │ │ blmi 0x11843d4 │ │ │ │ mrseq pc, CPSR @ │ │ │ │ andeq pc, pc, #6 │ │ │ │ - addmi pc, r8, sp, asr #12 │ │ │ │ + sbcscc pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ orreq lr, r1, r3, lsl #22 │ │ │ │ - @ instruction: 0xf9d0f108 │ │ │ │ + @ instruction: 0xf970f108 │ │ │ │ ldrsbeq pc, [r8, #-132] @ 0xffffff7c @ │ │ │ │ andeq lr, r0, #548864 @ 0x86000 │ │ │ │ str r4, [fp, sl, lsr #32]! │ │ │ │ addsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldreq pc, [pc, #-37] @ 0x4ece3 │ │ │ │ stccc 8, cr15, [r8], {89} @ 0x59 │ │ │ │ svclt 0x00440159 │ │ │ │ strne pc, [r0, #1093] @ 0x445 │ │ │ │ strne pc, [r0], r6, asr #8 │ │ │ │ @ instruction: 0x4620e7d4 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f43f0 │ │ │ │ - vadd.f32 , q7, │ │ │ │ + sha1c.32 , q15, │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrtle r0, [r6], #-1755 @ 0xfffff925 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ @ instruction: 0xf5a4bf1c │ │ │ │ bcc 0x463560 │ │ │ │ svcge 0x006ef47f │ │ │ │ ldrsbeq pc, [r8, #-132] @ 0xffffff7c @ │ │ │ │ andeq lr, r0, #548864 @ 0x86000 │ │ │ │ str r4, [r1, sl, lsr #32] │ │ │ │ addsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x06d26812 │ │ │ │ @ instruction: 0xf64dd5ea │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q9, q8, d16 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ blcs 0x8f624 │ │ │ │ sadd16mi fp, r1, r8 │ │ │ │ @ instruction: 0xf0004b1b │ │ │ │ @ instruction: 0xf006020f │ │ │ │ bl 0x10edbc │ │ │ │ bl 0x10f78c │ │ │ │ blvs 0xff84fb88 │ │ │ │ @ instruction: 0xf64d9000 │ │ │ │ - vshr.s64 d20, d28, #64 │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf108002d │ │ │ │ - @ instruction: 0xe7cdf97d │ │ │ │ + bfi pc, sp, (invalid: 18:13) @ │ │ │ │ ldrdcs pc, [r8, #-132] @ 0xffffff7c │ │ │ │ stceq 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ @ instruction: 0xf64de72f │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d16, d0[0] │ │ │ │ strb r0, [r3, sp, lsr #2]! │ │ │ │ - rsccc pc, r0, sp, asr #12 │ │ │ │ + eorscc pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1089303 │ │ │ │ - blls 0x14d368 │ │ │ │ + blls 0x14d1e8 │ │ │ │ @ instruction: 0xf64de6c2 │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vshr.s64 q9, q6, #64 │ │ │ │ movwls r0, #12333 @ 0x302d │ │ │ │ - @ instruction: 0xf962f108 │ │ │ │ + @ instruction: 0xf902f108 │ │ │ │ strt r9, [r8], r3, lsl #22 │ │ │ │ - eorsmi pc, r4, sp, asr #12 │ │ │ │ + addcc pc, r4, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1089303 │ │ │ │ - blls 0x14d344 │ │ │ │ + blls 0x14d1c4 │ │ │ │ svclt 0x0000e6c0 │ │ │ │ - mlaseq r3, r0, sl, r5 │ │ │ │ + eorseq r5, r3, r0, ror #19 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba5ff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ blmi 0x10f2bc │ │ │ │ eorvs pc, r3, #536870916 @ 0x20000004 │ │ │ │ @ instruction: 0xf1eb9000 │ │ │ │ - svclt 0x0000fe11 │ │ │ │ - ldrsbteq r5, [r3], -r0 │ │ │ │ + svclt 0x0000fdb1 │ │ │ │ + eorseq r5, r3, r0, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba6020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ bl 0x17b310 │ │ │ │ ldmib r4, {r0, r6, r7, sl}^ │ │ │ │ movwcs r0, #424 @ 0x1a8 │ │ │ │ @@ -64215,15 +64215,15 @@ │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ strle r0, [r1], #-1435 @ 0xfffffa65 │ │ │ │ strb r2, [lr, r1, lsl #2]! │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0532101 │ │ │ │ - ldmdacs r1, {r0, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstcs r2, r8, lsl #30 │ │ │ │ ldmdacs r8, {r0, r1, r5, r6, r7, ip, lr, pc} │ │ │ │ tstcs r3, r8, lsl #30 │ │ │ │ ubfx sp, pc, #1, #14 │ │ │ │ stmdale r9, {r0, r2, r4, r9, fp, sp} │ │ │ │ stmdale fp, {r0, r1, r2, r3, r9, fp, sp} │ │ │ │ andpl pc, r0, r0, asr #6 │ │ │ │ @@ -64439,15 +64439,15 @@ │ │ │ │ ldrb r2, [r8, -r7, lsr #32] │ │ │ │ ldr r9, [r6, -r2] │ │ │ │ @ instruction: 0xf3c20f96 │ │ │ │ vmlacc.f32 s8, s2, s10 │ │ │ │ blcs 0xfe08c0e0 │ │ │ │ svclt 0x008f2e02 │ │ │ │ vmax.s8 d18, d5, d3 │ │ │ │ - vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ + vabdl.s8 , d16, d0 │ │ │ │ bl 0x210eac │ │ │ │ svclt 0x00980786 │ │ │ │ strbvs pc, [r4], #2263 @ 0x8d7 @ │ │ │ │ strvc pc, [r1, -r2, asr #7] │ │ │ │ vrsubhn.i16 d25, q1, │ │ │ │ strls r5, [r4, -r0, asr #13] │ │ │ │ strvs pc, [r0, -r4, asr #7] │ │ │ │ @@ -64679,34 +64679,34 @@ │ │ │ │ @ instruction: 0x9607e6f6 │ │ │ │ cdppl 5, 8, cr15, cr0, cr0, {0} │ │ │ │ ldrtmi r9, [r3], -r5, lsl #28 │ │ │ │ @ instruction: 0x9607e556 │ │ │ │ @ instruction: 0xf5002600 │ │ │ │ ldrtmi r5, [r3], -r0, lsl #29 │ │ │ │ andcs lr, r0, sp, ror r6 │ │ │ │ - tstpcs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0a │ │ │ │ andls r6, r0, r8, lsl #5 │ │ │ │ - blx 0x118bd58 │ │ │ │ + @ instruction: 0xf9e4f1eb │ │ │ │ strb r2, [r0, #-1794]! @ 0xfffff8fe │ │ │ │ - cmppne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsmi pc, r8, sp, asr #12 │ │ │ │ + submi pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6424b03 │ │ │ │ vhsub.s32 , q1, q11 │ │ │ │ - svclt 0x0000fb85 │ │ │ │ - eorseq r5, r3, r8, ror #21 │ │ │ │ - eorseq r5, r3, r0, lsl #22 │ │ │ │ + svclt 0x0000fb25 │ │ │ │ + eorseq r5, r3, r8, lsr sl │ │ │ │ + eorseq r5, r3, r0, asr sl │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ subeq pc, r0, #16 │ │ │ │ ldmdacc r0, {r4, r8, ip, lr, pc} │ │ │ │ ldmdale r5, {r0, r3, fp, sp} │ │ │ │ - teqpvs r0, #1342177284 @ p-variant is OBSOLETE @ 0x50000004 │ │ │ │ + orrpl pc, r0, #1342177284 @ 0x50000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ strbteq pc, [r4], #2259 @ 0x8d3 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andeq pc, r1, r0 │ │ │ │ @@ -64714,31 +64714,31 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba6818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vmin.s8 d20, d13, d0 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vsra.s64 d16, d0, #64 │ │ │ │ blmi 0x10fae0 │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ @ instruction: 0xf1eb427d │ │ │ │ - svclt 0x0000f9ff │ │ │ │ - eorseq r5, r3, ip, lsr fp │ │ │ │ + svclt 0x0000f99f │ │ │ │ + eorseq r5, r3, ip, lsl #21 │ │ │ │ addpl pc, sp, #0, 10 │ │ │ │ andscc r4, r0, #3145728 @ 0x300000 │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ svcvc 0x0000f412 │ │ │ │ stmdbcs r3, {r0, r2, r8, ip, lr, pc} │ │ │ │ ldm pc, {r0, r2, r3, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r0, -r1] │ │ │ │ @ instruction: 0xf8d02809 │ │ │ │ stmdbcc r0, {r3, r4, r6, sl, fp, ip} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ - stmdalt sl!, {r0, r1, r4, r6, ip, sp, lr, pc} │ │ │ │ + svclt 0x00caf052 │ │ │ │ tstcs r0, r6, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andscs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -64769,30 +64769,30 @@ │ │ │ │ @ instruction: 0x315af893 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ strlt lr, [r0, #-2020] @ 0xfffff81c │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - cmppne r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrseq pc, r0, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6424b02 │ │ │ │ @ instruction: 0x900042b7 │ │ │ │ - @ instruction: 0xf990f1eb │ │ │ │ - eorseq r5, r3, r0, asr fp │ │ │ │ + @ instruction: 0xf930f1eb │ │ │ │ + eorseq r5, r3, r0, lsr #21 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf3c16899 │ │ │ │ ldmiblt r9, {r6, r8, sp}^ │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b993 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ blcc 0x4503b0 │ │ │ │ svclt 0x008f2b0a │ │ │ │ - vrhadd.s8 d18, d15, d1 │ │ │ │ - vmlal.s q8, d0, d0[4] │ │ │ │ + @ instruction: 0xf64e2101 │ │ │ │ + vrshr.s64 d23, d16, #64 │ │ │ │ bl 0xd000c │ │ │ │ svclt 0x00980283 │ │ │ │ ldrsbtne pc, [r4], r2 @ │ │ │ │ svclt 0x0076f7ff │ │ │ │ ldrdne pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, r1, asr #7 │ │ │ │ svclt 0x0070f7ff │ │ │ │ @@ -64806,15 +64806,15 @@ │ │ │ │ svclt 0x0000bf61 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba6984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ @ instruction: 0xf04f460f │ │ │ │ - ldmib r4, {r0, r2, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r2, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x07d32054 │ │ │ │ @ instruction: 0xf8d4d51d │ │ │ │ eorsvs r3, fp, r0, asr #2 │ │ │ │ orrpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ movne pc, #13828096 @ 0xd30000 │ │ │ │ streq r2, [r9, -r0, lsl #6] │ │ │ │ ldreq sp, [r7, ip, ror #2] │ │ │ │ @@ -64904,15 +64904,15 @@ │ │ │ │ @ instruction: 0xf4134620 │ │ │ │ @ instruction: 0xf8d64f70 │ │ │ │ svclt 0x0008338c │ │ │ │ streq pc, [r7, #-37] @ 0xffffffdb │ │ │ │ svcmi 0x0060f413 │ │ │ │ @ instruction: 0xf425bf08 │ │ │ │ strtmi r5, [r9], -r0, lsl #10 │ │ │ │ - @ instruction: 0xffa4f081 │ │ │ │ + @ instruction: 0xff44f081 │ │ │ │ orrpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ vmov.i32 d29, #14614528 @ 0x00df0000 │ │ │ │ vsubl.u8 q10, d5, d2 │ │ │ │ @ instruction: 0xf8c45301 │ │ │ │ @ instruction: 0xf8c42ef0 │ │ │ │ @@ -64949,15 +64949,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba6bc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ mrcpl 8, 7, APSR_nzcv, cr8, cr0, {6} │ │ │ │ - cdp2 0, 12, cr15, cr10, cr1, {4} │ │ │ │ + cdp2 0, 6, cr15, cr10, cr1, {4} │ │ │ │ mcrcs 8, 7, pc, cr4, cr4, {6} @ │ │ │ │ mcrcc 8, 7, pc, cr0, cr4, {6} @ │ │ │ │ mcrne 8, 7, pc, cr8, cr4, {6} @ │ │ │ │ @ instruction: 0xf8d44313 │ │ │ │ movwmi r2, #48876 @ 0xbeec │ │ │ │ blcc 0x60638 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @@ -64978,15 +64978,15 @@ │ │ │ │ mrcvs 8, 7, APSR_nzcv, cr8, cr0, {6} │ │ │ │ movwmi lr, #10819 @ 0x2a43 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr0, cr0, {6} │ │ │ │ movwmi lr, #10819 @ 0x2a43 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr4, cr0, {6} │ │ │ │ movwpl lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf081401d │ │ │ │ - @ instruction: 0xf8d4fe91 │ │ │ │ + @ instruction: 0xf8d4fe31 │ │ │ │ @ instruction: 0xf8d42ee4 │ │ │ │ tstmi r3, #224, 28 @ 0xe00 │ │ │ │ mcrcs 8, 7, pc, cr8, cr4, {6} @ │ │ │ │ @ instruction: 0xf8d44313 │ │ │ │ tstmi r3, #236, 28 @ 0xec0 │ │ │ │ @ instruction: 0xf6cf229f │ │ │ │ blcc 0x50264 │ │ │ │ @@ -65015,15 +65015,15 @@ │ │ │ │ @ instruction: 0xf8c03ee8 │ │ │ │ orrscs r3, pc, #236, 28 @ 0xec0 │ │ │ │ movweq pc, #719 @ 0x2cf @ │ │ │ │ andmi r2, fp, r0, lsl #8 │ │ │ │ cdpmi 8, 15, cr15, cr12, cr0, {6} │ │ │ │ cdpcc 8, 15, cr15, cr8, cr0, {6} │ │ │ │ blmi 0x18dc4c │ │ │ │ - cdplt 0, 11, cr15, cr2, cr1, {4} │ │ │ │ + cdplt 0, 5, cr15, cr2, cr1, {4} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e6ec │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba6cec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf44f0ff0 │ │ │ │ vmov.i32 d20, #3840 @ 0x00000f00 │ │ │ │ @@ -65047,70 +65047,70 @@ │ │ │ │ orrscs r3, pc, #236, 28 @ 0xec0 │ │ │ │ movweq pc, #719 @ 0x2cf @ │ │ │ │ tstcs r0, fp, lsr #32 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ pop {r2, r3, r4, r5, r6, r7, r9, sl, fp, ip} │ │ │ │ @ instruction: 0xf0814038 │ │ │ │ - svclt 0x0000be73 │ │ │ │ + svclt 0x0000be13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba6d64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vqdmlal.s , d0, d0[4] │ │ │ │ - @ instruction: 0xf64e0333 │ │ │ │ - vorr.i32 d16, #4 @ 0x00000004 │ │ │ │ + vrsra.s64 d18, d16, #64 │ │ │ │ + vcge.s8 d16, d14, d19 │ │ │ │ + vmla.f d23, d0, d0[5] │ │ │ │ andscs r0, r2, #1073741835 @ 0x4000000b │ │ │ │ @ instruction: 0xf1ea9000 │ │ │ │ - svclt 0x0000ff57 │ │ │ │ + svclt 0x0000fef7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba6d90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xf64e2000 │ │ │ │ - vorr.i32 d16, #4 @ 0x00000004 │ │ │ │ + vhadd.s8 d18, d14, d0 │ │ │ │ + vmla.f d23, d0, d0[5] │ │ │ │ blmi 0xd0058 │ │ │ │ andls r2, r0, r7, lsl r2 │ │ │ │ - @ instruction: 0xff44f1ea │ │ │ │ - eorseq r5, r3, r8, ror fp │ │ │ │ + cdp2 1, 14, cr15, cr4, cr10, {7} │ │ │ │ + eorseq r5, r3, r8, asr #21 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba6dbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [fp], {240} @ 0xf0 │ │ │ │ - addscc pc, r0, r5, asr #12 │ │ │ │ + rsccs pc, r0, r5, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ ldrbvc pc, [r8, #1284]! @ 0x504 @ │ │ │ │ - @ instruction: 0xf8e2f0be │ │ │ │ + @ instruction: 0xf882f0be │ │ │ │ ldrcc r4, [r0], #-1568 @ 0xfffff9e0 │ │ │ │ blx 0x38dbb2 │ │ │ │ mvnsle r4, ip, lsr #5 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ - eorseq r5, r3, r4, asr #23 │ │ │ │ + eorseq r5, r3, r4, lsl fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0xf645b091 │ │ │ │ - @ instruction: 0xf2c03490 │ │ │ │ + vmls.i d18, d16, d0[4] │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fa99 │ │ │ │ + @ instruction: 0xf500fa39 │ │ │ │ @ instruction: 0xf5045c40 │ │ │ │ - @ instruction: 0xf64e710c │ │ │ │ - vsubl.s8 q8, d0, d28 │ │ │ │ + vrhadd.s8 d23, d14, d12 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8cc544f │ │ │ │ @ instruction: 0xf50024f4 │ │ │ │ andscc r5, r0, #88, 4 @ 0x80000005 │ │ │ │ @ instruction: 0xf5009204 │ │ │ │ @ instruction: 0xf5005259 │ │ │ │ andscc r5, r0, #1476395009 @ 0x58000001 │ │ │ │ @@ -65224,20 +65224,20 @@ │ │ │ │ tstvc pc, sl, ror r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #94208 @ 0x17000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f993 │ │ │ │ + @ instruction: 0xf500f933 │ │ │ │ ldc 2, cr5, [pc, #316] @ 0x4ff78 │ │ │ │ @ instruction: 0xf8527b0e │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf8421388 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ @ instruction: 0xf5005258 │ │ │ │ cmncs r0, #64 @ 0x40 │ │ │ │ @@ -65247,29 +65247,29 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stmdbvs r1, {r0, r3, r4, r8, ip, sp, pc} │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq r5, [r3], -r4 │ │ │ │ + eorseq r5, r3, r4, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7088 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #106496 @ 0x1a000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f959 │ │ │ │ + @ instruction: 0xf500f8f9 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ - @ instruction: 0xf64e514f │ │ │ │ - vbic.i32 d16, #3072 @ 0x00000c00 │ │ │ │ + vrhadd.s8 , q7, │ │ │ │ + vsubw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25058 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x50294 │ │ │ │ @ instruction: 0xf8517b0c │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf8411388 │ │ │ │ cmncs r0, #8, 24 @ 0x800 │ │ │ │ @@ -65279,26 +65279,26 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ strmi sl, [r1], #-283 @ 0xfffffee5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq r5, [r3], -r4 │ │ │ │ + eorseq r5, r3, r4, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #28, 20 @ 0x1c000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f919 │ │ │ │ + @ instruction: 0xf500f8b9 │ │ │ │ ldc 2, cr5, [pc, #316] @ 0x5006c │ │ │ │ @ instruction: 0xf8527b11 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf8424388 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ @ instruction: 0xf5005358 │ │ │ │ rsbscs r5, r0, #64 @ 0x40 │ │ │ │ @@ -65313,29 +65313,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strpl r9, [r2], #-594 @ 0xfffffdae │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldreq r9, [r0, #-329] @ 0xfffffeb7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq r5, [r3], -r4 │ │ │ │ + eorseq r5, r3, r4, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f8d5 │ │ │ │ + @ instruction: 0xf500f875 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ - @ instruction: 0xf64e514f │ │ │ │ - vqdmlal.s q8, d0, d0[3] │ │ │ │ + vrhadd.s8 , q7, │ │ │ │ + vrsra.s64 d23, d12, #64 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x5039c │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65351,29 +65351,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r1, r2, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq r5, [r3], -r4 │ │ │ │ + eorseq r5, r3, r4, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f889 │ │ │ │ + @ instruction: 0xf500f829 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ - @ instruction: 0xf64e514f │ │ │ │ - vqdmlal.s q8, d0, d0[3] │ │ │ │ + vrhadd.s8 , q7, │ │ │ │ + vrsra.s64 d23, d12, #64 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x50434 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65389,29 +65389,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r2, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq r5, [r3], -r4 │ │ │ │ + eorseq r5, r3, r4, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba72c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ - @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f83d │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ + @ instruction: 0xf0bd022d │ │ │ │ + @ instruction: 0xf500ffdd │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ - @ instruction: 0xf64e514f │ │ │ │ - vqdmlal.s q8, d0, d0[3] │ │ │ │ + vrhadd.s8 , q7, │ │ │ │ + vrsra.s64 d23, d12, #64 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x504cc │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65427,29 +65427,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r1, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq r5, [r3], -r4 │ │ │ │ + eorseq r5, r3, r4, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7358 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500fff1 │ │ │ │ + @ instruction: 0xf500ff91 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ - @ instruction: 0xf64e514f │ │ │ │ - vqdmlal.s q8, d0, d0[3] │ │ │ │ + vrhadd.s8 , q7, │ │ │ │ + vrsra.s64 d23, d12, #64 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x50564 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65465,29 +65465,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r1, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq r5, [r3], -r4 │ │ │ │ + eorseq r5, r3, r4, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba73f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500ffa5 │ │ │ │ + @ instruction: 0xf500ff45 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ - @ instruction: 0xf64e514f │ │ │ │ - vqdmlal.s q8, d0, d0[3] │ │ │ │ + vrhadd.s8 , q7, │ │ │ │ + vrsra.s64 d23, d12, #64 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x505fc │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65503,29 +65503,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq r5, [r3], -r4 │ │ │ │ + eorseq r5, r3, r4, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7488 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500ff59 │ │ │ │ + @ instruction: 0xf500fef9 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ - @ instruction: 0xf64e514f │ │ │ │ - vqdmlal.s q8, d0, d0[3] │ │ │ │ + vrhadd.s8 , q7, │ │ │ │ + vrsra.s64 d23, d12, #64 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x50694 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65541,29 +65541,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq r5, [r3], -r4 │ │ │ │ + eorseq r5, r3, r4, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500ff0d │ │ │ │ + @ instruction: 0xf500fead │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ - @ instruction: 0xf64e514f │ │ │ │ - vqdmlal.s q8, d0, d0[3] │ │ │ │ + vrhadd.s8 , q7, │ │ │ │ + vrsra.s64 d23, d12, #64 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x5072c │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65579,29 +65579,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r1, r2, r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq r5, [r3], -r4 │ │ │ │ + eorseq r5, r3, r4, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba75b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500fec1 │ │ │ │ + @ instruction: 0xf500fe61 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ - @ instruction: 0xf64e514f │ │ │ │ - vqdmlal.s q8, d0, d0[3] │ │ │ │ + vrhadd.s8 , q7, │ │ │ │ + vrsra.s64 d23, d12, #64 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x507c4 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65617,29 +65617,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r2, r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq r5, [r3], -r4 │ │ │ │ + eorseq r5, r3, r4, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7650 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500fe75 │ │ │ │ + @ instruction: 0xf500fe15 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ - @ instruction: 0xf64e514f │ │ │ │ - vqdmlal.s q8, d0, d0[3] │ │ │ │ + vrhadd.s8 , q7, │ │ │ │ + vrsra.s64 d23, d12, #64 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x5085c │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65655,29 +65655,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r1, r8, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq r5, [r3], -r4 │ │ │ │ + eorseq r5, r3, r4, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba76e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500fe29 │ │ │ │ + @ instruction: 0xf500fdc9 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ - @ instruction: 0xf64e514f │ │ │ │ - vqdmlal.s q8, d0, d0[3] │ │ │ │ + vrhadd.s8 , q7, │ │ │ │ + vrsra.s64 d23, d12, #64 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x508f4 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65693,29 +65693,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq r5, [r3], -r4 │ │ │ │ + eorseq r5, r3, r4, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500fddd │ │ │ │ + @ instruction: 0xf500fd7d │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ - @ instruction: 0xf64e514f │ │ │ │ - vqdmlal.s q8, d0, d0[3] │ │ │ │ + vrhadd.s8 , q7, │ │ │ │ + vrsra.s64 d23, d12, #64 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x5098c │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65731,29 +65731,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r8, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq r5, [r3], -r4 │ │ │ │ + eorseq r5, r3, r4, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500fd91 │ │ │ │ + @ instruction: 0xf500fd31 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ - @ instruction: 0xf64e514f │ │ │ │ - vorr.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + vrhadd.s8 , q7, │ │ │ │ + vsubw.s8 , q8, d28 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x50a24 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0431384 │ │ │ │ @ instruction: 0xf8410380 │ │ │ │ @@ -65769,31 +65769,31 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ tstmi r5, r1, ror #8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svceq 0x00004006 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq r5, [r3], -r4 │ │ │ │ + eorseq r5, r3, r4, lsl #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba78b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #68, 20 @ 0x44000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r2, r0, #0, 10 │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strne pc, [r3], -r0, asr #4 │ │ │ │ ldrne pc, [r0], -r0, asr #5 │ │ │ │ - stc2l 0, cr15, [r0, #-756] @ 0xfffffd0c │ │ │ │ + stc2l 0, cr15, [r0], #756 @ 0x2f4 │ │ │ │ movtpl pc, #1280 @ 0x500 @ │ │ │ │ cmpppl pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - rsbeq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + adcsvc pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ ldrbpl pc, [r8], #-1280 @ 0xfffffb00 @ │ │ │ │ blvc 0xd0bd70 │ │ │ │ ldrbtcs pc, [r4], #2243 @ 0x8c3 @ │ │ │ │ stccs 8, cr15, [r8], {81} @ 0x51 │ │ │ │ addvc pc, r9, #66 @ 0x42 │ │ │ │ andseq pc, r0, #66 @ 0x42 │ │ │ │ @@ -65843,31 +65843,31 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstmi pc, r2, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x1d192992 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq r5, [r3], -r4 │ │ │ │ + eorseq r5, r3, r4, lsl #26 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 0x127c9f0 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ strcs r0, [r0, #-301] @ 0xfffffed3 │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf04f022d │ │ │ │ @ instruction: 0xf0bd0833 │ │ │ │ - @ instruction: 0xf500fcad │ │ │ │ + @ instruction: 0xf500fc4d │ │ │ │ @ instruction: 0xf5005340 │ │ │ │ - @ instruction: 0xf64e514f │ │ │ │ - vmvn.i32 q8, #2048 @ 0x00000800 │ │ │ │ + vrhadd.s8 , q7, │ │ │ │ + vmlal.s , d16, d0[2] │ │ │ │ vhsub.s8 d16, d3, d29 │ │ │ │ @ instruction: 0xf8c35c50 │ │ │ │ andscs r2, r0, #244, 8 @ 0xf4000000 │ │ │ │ sbcseq pc, r2, #200, 4 @ 0x8000000c │ │ │ │ vmlaeq.f64 d14, d12, d0 │ │ │ │ stcmi 8, cr15, [r8], {81} @ 0x51 │ │ │ │ ldmdbne r1, {r6, r9, ip, sp, lr, pc} │ │ │ │ @@ -65921,31 +65921,31 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ tstmi pc, r7, ror #14 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq r5, [r3], -r4 │ │ │ │ + eorseq r5, r3, r4, lsl #26 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ bmi 0x127cb24 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ strcs r0, [r0, #-301] @ 0xfffffed3 │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d0, d29 │ │ │ │ @ instruction: 0xf0bd1811 │ │ │ │ - @ instruction: 0xf500fc11 │ │ │ │ + @ instruction: 0xf500fbb1 │ │ │ │ @ instruction: 0xf5005340 │ │ │ │ - @ instruction: 0xf64e514f │ │ │ │ - vsubl.s8 q8, d16, d4 │ │ │ │ + vrhadd.s8 , q7, │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8c35458 │ │ │ │ vqshl.s8 q9, q10, │ │ │ │ @ instruction: 0xa7355c50 │ │ │ │ @ instruction: 0x6700e9d7 │ │ │ │ vmlaeq.f64 d14, d12, d0 │ │ │ │ stccs 8, cr15, [r8], {81} @ 0x51 │ │ │ │ @@ -65999,31 +65999,31 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstmi r7, r3, ror #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq r5, [r3], -r4 │ │ │ │ + eorseq r5, r3, r4, lsl #26 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ bmi 0x127cc5c │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ strcs r0, [r0, #-301] @ 0xfffffed3 │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d0, d29 │ │ │ │ @ instruction: 0xf0bd1811 │ │ │ │ - @ instruction: 0xf500fb75 │ │ │ │ + @ instruction: 0xf500fb15 │ │ │ │ @ instruction: 0xf5005340 │ │ │ │ - @ instruction: 0xf64e514f │ │ │ │ - vsubl.s8 q8, d16, d4 │ │ │ │ + vrhadd.s8 , q7, │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8c35458 │ │ │ │ vqshl.s8 q9, q10, │ │ │ │ @ instruction: 0xa7355c50 │ │ │ │ @ instruction: 0x6700e9d7 │ │ │ │ vmlaeq.f64 d14, d12, d0 │ │ │ │ stccs 8, cr15, [r8], {81} @ 0x51 │ │ │ │ @@ -66077,29 +66077,29 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstmi r7, r2, ror #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq r5, [r3], -r4 │ │ │ │ + eorseq r5, r3, r4, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7d80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #44, 20 @ 0x2c000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500fadd │ │ │ │ + @ instruction: 0xf500fa7d │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ - @ instruction: 0xf64e514f │ │ │ │ - vrsra.s64 d16, d0, #64 │ │ │ │ + vrhadd.s8 , q7, │ │ │ │ + vqdmlal.s , d16, d0[4] │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldrshtcs r3, [r8], #-68 @ 0xffffffbc │ │ │ │ andeq pc, r9, r0, asr #5 │ │ │ │ blvc 0x70c240 │ │ │ │ stccc 8, cr15, [r8], {81} @ 0x51 │ │ │ │ movtne pc, #9283 @ 0x2443 @ │ │ │ │ @@ -66127,29 +66127,29 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ tstmi r6, r5, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq r5, [r3], -r4 │ │ │ │ + eorseq r5, r3, r4, lsl #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf645b085 │ │ │ │ - @ instruction: 0xf2c03490 │ │ │ │ + vmls.i d18, d16, d0[4] │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500fa73 │ │ │ │ + @ instruction: 0xf500fa13 │ │ │ │ @ instruction: 0xf500534f │ │ │ │ @ instruction: 0xf5005e55 │ │ │ │ @ instruction: 0xf5045c40 │ │ │ │ ldc 1, cr7, [pc, #144] @ 0x50d18 │ │ │ │ @ instruction: 0xf8537b35 │ │ │ │ @ instruction: 0xf2402c08 │ │ │ │ @ instruction: 0xf04f1b31 │ │ │ │ @@ -66210,50 +66210,50 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba7f7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ vmax.s8 d20, d12, d5 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf9def0bd │ │ │ │ + @ instruction: 0xf97ef0bd │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xff4cf7ff │ │ │ │ subspl pc, r5, r4, lsl #10 │ │ │ │ ldmib r3, {r0, r1, r2, r8, r9, sp, pc}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ andlt r2, r3, ip, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andsne r0, r1, r1, lsr #4 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ - ldrhteq r5, [r3], -r4 │ │ │ │ + eorseq r5, r3, r4, lsl #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf645b08b │ │ │ │ - @ instruction: 0xf2c03490 │ │ │ │ + vmls.i d18, d16, d0[4] │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500f9a7 │ │ │ │ + @ instruction: 0xf500f947 │ │ │ │ @ instruction: 0xf5005c40 │ │ │ │ - @ instruction: 0xf64e5655 │ │ │ │ - vrshr.s64 d16, d12, #64 │ │ │ │ + vmin.s8 , q7, │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8cc5358 │ │ │ │ @ instruction: 0xf50024f4 │ │ │ │ @ instruction: 0xf504524f │ │ │ │ ldrtcc r7, [r0], -ip, ror #2 │ │ │ │ ldrbpl pc, [r5], #-1280 @ 0xfffffb00 @ │ │ │ │ @ instruction: 0xf5009603 │ │ │ │ @@ -66348,25 +66348,25 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba81a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, ip, r0, lsl #31 │ │ │ │ mcrrmi 10, 4, r4, r4, cr3 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ stmdavs r4!, {r0, r8, sl, sp} │ │ │ │ @ instruction: 0xf04f941b │ │ │ │ @ instruction: 0xf0bd0400 │ │ │ │ - @ instruction: 0xf500f8c5 │ │ │ │ + @ instruction: 0xf500f865 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ - @ instruction: 0xf64e514f │ │ │ │ - vsubw.s8 q8, q8, d28 │ │ │ │ + vrhadd.s8 , q7, │ │ │ │ + vrsra.s64 , q14, #64 │ │ │ │ strmi r0, [r4], -sp, lsr #6 │ │ │ │ blvc 0xccc664 │ │ │ │ ldrbtcc pc, [r4], #2242 @ 0x8c2 @ │ │ │ │ subspl pc, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf85126fc │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0431342 │ │ │ │ @@ -66389,18 +66389,18 @@ │ │ │ │ orrpl pc, r0, r1, asr #32 │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrne pc, [r4, #-2242]! @ 0xfffff73e │ │ │ │ ldrbcc pc, [r0, #-2242]! @ 0xfffff73e @ │ │ │ │ @ instruction: 0xf8c22100 │ │ │ │ @ instruction: 0xf10d56e0 │ │ │ │ subscs r0, sl, #14 │ │ │ │ - bl 0xff38d96c │ │ │ │ + bl 0x1b8d96c │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ vmla.i8 d26, d14, d2 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q11, d16, d0[1] │ │ │ │ @ instruction: 0xf88d032d │ │ │ │ vqadd.s8 d21, d0, d1 │ │ │ │ movwls r6, #9231 @ 0x240f │ │ │ │ tstpmi ip, #64, 4 @ p-variant is OBSOLETE │ │ │ │ movwls r9, #58887 @ 0xe607 │ │ │ │ andmi pc, ip, sp, lsr #17 │ │ │ │ ldc2 7, cr15, [r4, #-1000]! @ 0xfffffc18 │ │ │ │ @@ -66409,35 +66409,35 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, ip, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f16 , , q8 │ │ │ │ - svclt 0x0000fdf3 │ │ │ │ + svclt 0x0000fd93 │ │ │ │ tstmi r6, r2, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq r5, [r3], -r4 │ │ │ │ + eorseq r5, r3, r4, lsl #26 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf645b08d │ │ │ │ - @ instruction: 0xf2c03490 │ │ │ │ + vmls.i d18, d16, d0[4] │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ - @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf504f831 │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ + @ instruction: 0xf0bc022d │ │ │ │ + @ instruction: 0xf504ffd1 │ │ │ │ @ instruction: 0xf50061e2 │ │ │ │ @ instruction: 0xf500544f │ │ │ │ andscc r5, r0, #88, 4 @ 0x80000005 │ │ │ │ ldrbpl pc, [r5, #-1280] @ 0xfffffb00 @ │ │ │ │ strcc r9, [r0, #-514]! @ 0xfffffdfe │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ ldrbpl pc, [r9], -r0, lsl #10 @ │ │ │ │ @@ -66547,24 +66547,24 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 0x1d3d504 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ vqdmull.s , d4, d3[0] │ │ │ │ andls r1, r0, #3072 @ 0xc00 │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xff36f0bc │ │ │ │ + mrc2 0, 6, pc, cr6, cr12, {5} │ │ │ │ mcrrpl 5, 0, pc, r0, cr0 @ │ │ │ │ strbpl pc, [pc], #-1280 @ 0x512f8 @ │ │ │ │ - adcseq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + andeq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ cmpppl r9, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldrbtcs pc, [r4], #2252 @ 0x8cc @ │ │ │ │ subspl pc, r5, #0, 10 │ │ │ │ andls r3, r5, #32, 4 │ │ │ │ subspl pc, r9, #0, 10 │ │ │ │ ldrbpl pc, [r5, #-1280] @ 0xfffffb00 @ │ │ │ │ @@ -66661,33 +66661,33 @@ │ │ │ │ andeq r1, r1, r1, lsl r1 │ │ │ │ andhi r8, r4, #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ and lr, r7, sl, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs lr, r7, sl, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq r5, [r3], -r4 │ │ │ │ - eorseq r6, r3, r0, ror #30 │ │ │ │ + eorseq r5, r3, r4, lsl #26 │ │ │ │ + ldrhteq r6, [r3], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0xf645b091 │ │ │ │ - @ instruction: 0xf2c03490 │ │ │ │ + vmls.i d18, d16, d0[4] │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf0bc022d │ │ │ │ - @ instruction: 0xf500fe41 │ │ │ │ + @ instruction: 0xf500fde1 │ │ │ │ @ instruction: 0xf5045c40 │ │ │ │ @ instruction: 0xf64e710c │ │ │ │ - vmlal.s q8, d16, d0[2] │ │ │ │ + vmov.i32 d16, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8cc544f │ │ │ │ @ instruction: 0xf50024f4 │ │ │ │ eorcc r5, r0, #1342177285 @ 0x50000005 │ │ │ │ ldrbpl pc, [r5], -r0, lsl #10 @ │ │ │ │ @ instruction: 0xf5009206 │ │ │ │ @ instruction: 0x36305258 │ │ │ │ @@ -66874,24 +66874,24 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 0x1ffda20 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d1, d29 │ │ │ │ vorr.i16 d17, #4352 @ 0x1100 │ │ │ │ andls r2, r0, #17408 @ 0x4400 │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - stc2 0, cr15, [r8], #752 @ 0x2f0 │ │ │ │ + mcrr2 0, 11, pc, r8, cr12 @ │ │ │ │ strbpl pc, [r0], #-1280 @ 0xfffffb00 @ │ │ │ │ cmpppl pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - sbcseq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + eoreq pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ blvc 0x194ce9c │ │ │ │ ldrbtcs pc, [r4], #2244 @ 0x8c4 @ │ │ │ │ subspl pc, r8, #0, 10 │ │ │ │ andls r3, r3, #16, 4 │ │ │ │ subspl pc, r5, #0, 10 │ │ │ │ ldrbpl pc, [r5, #-1280] @ 0xfffffb00 @ │ │ │ │ @@ -66998,15 +66998,15 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andsvc lr, pc, sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ andscs lr, pc, r2, lsl r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ rscsvc lr, pc, sl, ror r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq r5, [r3], -r4 │ │ │ │ + eorseq r5, r3, r4, lsl #26 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba8bf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ @@ -67015,15 +67015,15 @@ │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff3af0d1 │ │ │ │ + mrc2 0, 6, pc, cr10, cr1, {6} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6, asr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67037,15 +67037,15 @@ │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vmla.f d17, d16, d0[0] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff0ef0d1 │ │ │ │ + mcr2 0, 5, pc, cr14, cr1, {6} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strdeq lr, [fp], lr @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67059,15 +67059,15 @@ │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 7, pc, cr2, cr1, {6} @ │ │ │ │ + mcr2 0, 4, pc, cr2, cr1, {6} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6, lsr #9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67081,15 +67081,15 @@ │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vsra.s64 d16, d24, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 5, pc, cr6, cr1, {6} │ │ │ │ + mrc2 0, 2, pc, cr6, cr1, {6} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, asr #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67103,15 +67103,15 @@ │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 4, pc, cr10, cr1, {6} @ │ │ │ │ + mcr2 0, 1, pc, cr10, cr1, {6} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strdeq lr, [fp], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67125,15 +67125,15 @@ │ │ │ │ @ instruction: 0xf6419100 │ │ │ │ vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 2, pc, cr14, cr1, {6} │ │ │ │ + ldc2l 0, cr15, [lr, #836]! @ 0x344 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ umulleq lr, fp, lr, r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67147,15 +67147,15 @@ │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vaddw.s8 q11, q8, d4 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 1, pc, cr2, cr1, {6} │ │ │ │ + ldc2l 0, cr15, [r2, #836] @ 0x344 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6, asr #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67169,15 +67169,15 @@ │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 0, pc, cr6, cr1, {6} @ │ │ │ │ + stc2 0, cr15, [r6, #836]! @ 0x344 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, ror #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67191,15 +67191,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [sl, #836] @ 0x344 │ │ │ │ + ldc2l 0, cr15, [sl, #-836]! @ 0xfffffcbc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ umulleq lr, fp, r6, r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67213,15 +67213,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vsra.s64 q9, q2, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [lr, #836]! @ 0x344 │ │ │ │ + stc2l 0, cr15, [lr, #-836] @ 0xfffffcbc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, lsr r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67235,15 +67235,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vorr.i32 , #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [r2, #836] @ 0x344 │ │ │ │ + stc2 0, cr15, [r2, #-836]! @ 0xfffffcbc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6, ror #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67257,15 +67257,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vsra.s64 , q6, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [r6, #-836] @ 0xfffffcbc │ │ │ │ + ldc2l 0, cr15, [r6], #836 @ 0x344 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, lsl #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67279,15 +67279,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vmla.f d16, d0, d0[0] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [sl, #-836]! @ 0xfffffcbc │ │ │ │ + stc2l 0, cr15, [sl], {209} @ 0xd1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6, lsr r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67301,15 +67301,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vmla.f d16, d16, d0[1] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [lr], #836 @ 0x344 │ │ │ │ + ldc2 0, cr15, [lr], {209} @ 0xd1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq lr, [fp], lr @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67323,15 +67323,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vmla.f d17, d0, d0[2] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [r2], {209} @ 0xd1 │ │ │ │ + ldc2l 0, cr15, [r2], #-836 @ 0xfffffcbc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r6, lsl #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67345,15 +67345,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vmla.f d17, d16, d0[3] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [r6], #836 @ 0x344 │ │ │ │ + mcrr2 0, 13, pc, r6, cr1 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, lr, lsr #32 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67367,15 +67367,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [sl], #-836 @ 0xfffffcbc │ │ │ │ + ldc2 0, cr15, [sl], {209} @ 0xd1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq sp, [fp], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67389,15 +67389,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vsra.s64 d22, d20, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcrr2 0, 13, pc, lr, cr1 @ │ │ │ │ + blx 0xffc0e34a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, ror pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67411,15 +67411,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [r2], #-836 @ 0xfffffcbc │ │ │ │ + blx 0xff10e3a2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67433,15 +67433,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vsra.s64 d23, d28, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xffe0e3fa │ │ │ │ + blx 0xfe60e3fa │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, asr #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67455,15 +67455,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vaddw.s8 q10, q0, d16 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff30e452 │ │ │ │ + blx 0x1b0e452 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, ror lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67477,15 +67477,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vaddw.s8 q10, q8, d20 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe80e4aa │ │ │ │ + blx 0x100e4aa │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsl lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67499,15 +67499,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vaddw.s8 , q0, d24 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1d0e502 │ │ │ │ + blx 0x50e502 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, asr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67521,15 +67521,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vaddw.s8 , q8, d28 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x120e55a │ │ │ │ + blx 0xffa0e558 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, ror #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67543,15 +67543,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vsra.s64 q9, q14, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x70e5b2 │ │ │ │ + blx 0xfef0e5b0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsl sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67565,15 +67565,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xffc0e608 │ │ │ │ + blx 0xfe40e608 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008bdcbe │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67587,15 +67587,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vaddw.s8 q10, q0, d4 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff10e660 │ │ │ │ + blx 0x190e660 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, ror #24 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67609,15 +67609,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vaddw.s8 q10, q8, d8 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe60e6b8 │ │ │ │ + blx 0xe0e6b8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsl #24 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67631,15 +67631,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vmla.f d16, d16, d0[7] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1b0e710 │ │ │ │ + blx 0x30e710 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008bdbb6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67653,15 +67653,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x100e768 │ │ │ │ + @ instruction: 0xf9def0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, asr fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67675,15 +67675,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x50e7c0 │ │ │ │ + @ instruction: 0xf9b2f0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsl #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67697,15 +67697,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9e6f0d1 │ │ │ │ + @ instruction: 0xf986f0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67719,15 +67719,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vsra.s64 q11, q6, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9baf0d1 │ │ │ │ + @ instruction: 0xf95af0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, asr sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67741,15 +67741,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vmla.f d23, d0, d0[4] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf98ef0d1 │ │ │ │ + @ instruction: 0xf92ef0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strdeq sp, [fp], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67763,15 +67763,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vmla.f d23, d16, d0[5] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf962f0d1 │ │ │ │ + @ instruction: 0xf902f0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsr #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67785,15 +67785,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vmla.f d16, d0, d0[6] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf936f0d1 │ │ │ │ + @ instruction: 0xf8d6f0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, asr #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67807,15 +67807,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vmla.f d20, d16, d0[3] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf90af0d1 │ │ │ │ + @ instruction: 0xf8aaf0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strdeq sp, [fp], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67829,15 +67829,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8def0d1 │ │ │ │ + @ instruction: 0xf87ef0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ umulleq sp, fp, lr, r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67851,15 +67851,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8b2f0d1 │ │ │ │ + @ instruction: 0xf852f0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, asr #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67873,15 +67873,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vorr.i32 q11, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf886f0d1 │ │ │ │ + @ instruction: 0xf826f0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67894,15 +67894,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ @ instruction: 0xf2c05c98 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xfffef0d0 │ │ │ │ + @ instruction: 0xff9ef0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq sp, fp, r6, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67915,15 +67915,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmov.i32 d22, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffd4f0d0 │ │ │ │ + @ instruction: 0xff74f0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67936,15 +67936,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 q11, d16, d16 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffaaf0d0 │ │ │ │ + @ instruction: 0xff4af0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67957,15 +67957,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff80f0d0 │ │ │ │ + @ instruction: 0xff20f0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq sp, fp, sl, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67978,15 +67978,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff56f0d0 │ │ │ │ + mrc2 0, 7, pc, cr6, cr0, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67999,15 +67999,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 q10, d0, d12 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff2cf0d0 │ │ │ │ + mcr2 0, 6, pc, cr12, cr0, {6} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq sp, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68020,15 +68020,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ @ instruction: 0xf2c04c90 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff02f0d0 │ │ │ │ + mcr2 0, 5, pc, cr2, cr0, {6} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq sp, fp, lr, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68041,15 +68041,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmov.i32 d21, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrc2 0, 6, pc, cr8, cr0, {6} │ │ │ │ + mrc2 0, 3, pc, cr8, cr0, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68062,15 +68062,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 5, pc, cr14, cr0, {6} @ │ │ │ │ + mcr2 0, 2, pc, cr14, cr0, {6} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq sp, [fp], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68083,15 +68083,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ @ instruction: 0xf2c01cfc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 4, pc, cr4, cr0, {6} @ │ │ │ │ + mcr2 0, 1, pc, cr4, cr0, {6} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68104,15 +68104,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 q9, d16, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrc2 0, 2, pc, cr10, cr0, {6} │ │ │ │ + ldc2l 0, cr15, [sl, #832]! @ 0x340 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68125,15 +68125,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrc2 0, 1, pc, cr0, cr0, {6} │ │ │ │ + ldc2l 0, cr15, [r0, #832] @ 0x340 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq sp, [fp], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68146,15 +68146,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vmov.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 0, pc, cr6, cr0, {6} @ │ │ │ │ + stc2 0, cr15, [r6, #832]! @ 0x340 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68167,15 +68167,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ @ instruction: 0xf2c05cdc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [ip, #832] @ 0x340 │ │ │ │ + ldc2l 0, cr15, [ip, #-832]! @ 0xfffffcc0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68188,15 +68188,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d22, d0, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r2, #832]! @ 0x340 │ │ │ │ + ldc2l 0, cr15, [r2, #-832] @ 0xfffffcc0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq sp, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68209,15 +68209,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d22, d16, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r8, #832] @ 0x340 │ │ │ │ + stc2 0, cr15, [r8, #-832]! @ 0xfffffcc0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68230,15 +68230,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d23, d0, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [lr, #-832] @ 0xfffffcc0 │ │ │ │ + ldc2l 0, cr15, [lr], #832 @ 0x340 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68251,15 +68251,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d23, d16, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r4, #-832]! @ 0xfffffcc0 │ │ │ │ + ldc2l 0, cr15, [r4], {208} @ 0xd0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68272,15 +68272,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmvn.i32 q8, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [sl, #-832] @ 0xfffffcc0 │ │ │ │ + stc2 0, cr15, [sl], #832 @ 0x340 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68293,15 +68293,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ @ instruction: 0xf2c00cf4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r0], #832 @ 0x340 │ │ │ │ + stc2 0, cr15, [r0], {208} @ 0xd0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68314,15 +68314,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d19, d0, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r6], #832 @ 0x340 │ │ │ │ + mrrc2 0, 13, pc, r6, cr0 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68335,15 +68335,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d19, d16, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [ip], {208} @ 0xd0 │ │ │ │ + stc2 0, cr15, [ip], #-832 @ 0xfffffcc0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strheq sp, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68356,15 +68356,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vmov.i32 q10, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r2], #-832 @ 0xfffffcc0 │ │ │ │ + stc2 0, cr15, [r2], {208} @ 0xd0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68377,15 +68377,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ @ instruction: 0xf2c04cd4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r8], #-832 @ 0xfffffcc0 │ │ │ │ + blx 0xff68f2b6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68398,15 +68398,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vmvn.i32 d17, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [lr], {208} @ 0xd0 │ │ │ │ + blx 0xfec0f30a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008bcfb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68419,15 +68419,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ @ instruction: 0xf2c01cbc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff98f35e │ │ │ │ + blx 0xfe18f35e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, r2, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68440,15 +68440,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d18, d0, d0[0] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfef0f3b2 │ │ │ │ + blx 0x170f3b2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, lr, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68461,15 +68461,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d18, d16, d0[1] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe48f406 │ │ │ │ + blx 0xc8f406 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008bceba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68482,15 +68482,15 @@ │ │ │ │ vhadd.s8 d19, d9, d4 │ │ │ │ vmull.s8 , d0, d24 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1a0f45a │ │ │ │ + blx 0x20f45a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, r6, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68503,15 +68503,15 @@ │ │ │ │ vhadd.s8 d19, d9, d4 │ │ │ │ vmull.s8 , d16, d28 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xf8f4ae │ │ │ │ + blx 0xff78f4ac │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, r2, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68524,15 +68524,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vmvn.i32 d16, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x50f502 │ │ │ │ + blx 0xfed0f500 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008bcdbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68545,15 +68545,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ @ instruction: 0xf2c00cb4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xffa8f554 │ │ │ │ + blx 0xfe28f554 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, sl, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68566,15 +68566,15 @@ │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vmov.i32 d18, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff00f5a8 │ │ │ │ + blx 0x180f5a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, r6, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68587,15 +68587,15 @@ │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ @ instruction: 0xf2c01c90 │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe58f5fc │ │ │ │ + blx 0xd8f5fc │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, r2, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68608,15 +68608,15 @@ │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ @ instruction: 0xf2c02c90 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1b0f650 │ │ │ │ + blx 0x30f650 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, lr, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68629,590 +68629,590 @@ │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmull.s8 q9, d0, d12 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x108f6a4 │ │ │ │ + @ instruction: 0xf9e0f0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, sl, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0x178f6ee │ │ │ │ + blx 0xfff8f6ec │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d54038 │ │ │ │ - svclt 0x0000bf41 │ │ │ │ + svclt 0x0000bee1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa5ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xff90f0d3 │ │ │ │ + @ instruction: 0xff30f0d3 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d34038 │ │ │ │ - svclt 0x0000bc1b │ │ │ │ + svclt 0x0000bbbb │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa5d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - stc2l 0, cr15, [r8, #900] @ 0x384 │ │ │ │ + stc2l 0, cr15, [r8, #-900]! @ 0xfffffc7c │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de4038 │ │ │ │ - svclt 0x0000bddf │ │ │ │ + svclt 0x0000bd7f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaa5fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ ldrmi r4, [r1], -r5, lsl #12 │ │ │ │ blvc 0x20ea84 │ │ │ │ blvc 0x8ea48 │ │ │ │ - cdp2 0, 5, cr15, cr10, cr6, {7} │ │ │ │ + ldc2l 0, cr15, [sl, #920]! @ 0x398 │ │ │ │ ldrtmi r4, [r2], -r3, lsr #12 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0e64070 │ │ │ │ - svclt 0x0000bec9 │ │ │ │ + svclt 0x0000be69 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r0, #-900] @ 0xfffffc7c │ │ │ │ + ldc2l 0, cr15, [r0], #900 @ 0x384 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de4038 │ │ │ │ - svclt 0x0000bd97 │ │ │ │ + svclt 0x0000bd37 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa65c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0xfe50f7c4 │ │ │ │ + blx 0xd0f7c4 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d54038 │ │ │ │ - svclt 0x0000bed5 │ │ │ │ + svclt 0x0000be75 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - mcr2 0, 6, pc, cr6, cr3, {6} @ │ │ │ │ + mcr2 0, 3, pc, cr6, cr3, {6} @ │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d34038 │ │ │ │ - svclt 0x0000bbaf │ │ │ │ + svclt 0x0000bb4f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa6ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - stc2l 0, cr15, [r2], #900 @ 0x384 │ │ │ │ + stc2 0, cr15, [r2], {225} @ 0xe1 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de4038 │ │ │ │ - svclt 0x0000bd73 │ │ │ │ + svclt 0x0000bd13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaa6d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ ldrmi r4, [r1], -r5, lsl #12 │ │ │ │ blvc 0x20eb5c │ │ │ │ blvc 0x8eb20 │ │ │ │ - stc2l 0, cr15, [r6, #920]! @ 0x398 │ │ │ │ + stc2 0, cr15, [r6, #920] @ 0x398 │ │ │ │ ldrtmi r4, [r2], -r3, lsr #12 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0e64070 │ │ │ │ - svclt 0x0000be5d │ │ │ │ + svclt 0x0000bdfd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa70c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - ldc2 0, cr15, [r2], {225} @ 0xe1 │ │ │ │ + ldc2 0, cr15, [r2], #-900 @ 0xfffffc7c │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de4038 │ │ │ │ - svclt 0x0000bd2b │ │ │ │ + svclt 0x0000bccb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r4, [r8], r4, lsl #12 │ │ │ │ - blx 0xb0f884 │ │ │ │ + @ instruction: 0xf9caf0cf │ │ │ │ @ instruction: 0x46291e72 │ │ │ │ strmi r2, [r7], -r1, lsl #6 │ │ │ │ - @ instruction: 0xffc8f0d7 │ │ │ │ + @ instruction: 0xff68f0d7 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strbmi r4, [r3], -r0, lsr #12 │ │ │ │ - blx 0x1e0f8b8 │ │ │ │ + blx 0x60f8b8 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d541f0 │ │ │ │ - svclt 0x0000be5b │ │ │ │ + svclt 0x0000bdfb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r4, [r8], r4, lsl #12 │ │ │ │ - blx 0x28f8c8 │ │ │ │ + @ instruction: 0xf9a8f0cf │ │ │ │ @ instruction: 0x46291e72 │ │ │ │ strmi r2, [r7], -r1, lsl #6 │ │ │ │ - @ instruction: 0xffa6f0d7 │ │ │ │ + @ instruction: 0xff46f0d7 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strbmi r4, [r3], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf9f6f0d6 │ │ │ │ + @ instruction: 0xf996f0d6 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d541f0 │ │ │ │ - svclt 0x0000be39 │ │ │ │ + svclt 0x0000bdd9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - @ instruction: 0xf9e6f0cf │ │ │ │ + @ instruction: 0xf986f0cf │ │ │ │ strmi r1, [r5], -r2, ror #28 │ │ │ │ movweq pc, #360 @ 0x168 @ │ │ │ │ @ instruction: 0xf0d64639 │ │ │ │ - @ instruction: 0x4629f9d9 │ │ │ │ + @ instruction: 0x4629f979 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf04f1201 │ │ │ │ @ instruction: 0xf0d61301 │ │ │ │ - @ instruction: 0x4622f91f │ │ │ │ + @ instruction: 0x4622f8bf │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf0e14643 │ │ │ │ - @ instruction: 0x462afcbd │ │ │ │ + @ instruction: 0x462afc5d │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldcllt 0, cr15, [r4], {222} @ 0xde │ │ │ │ + ldcllt 0, cr15, [r4], #-888 @ 0xfffffc88 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf0cf4604 │ │ │ │ - @ instruction: 0x463af9bd │ │ │ │ + @ instruction: 0x463af95d │ │ │ │ ldrtmi r4, [r3], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ strtmi pc, [sl], -r3, asr #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - ldclt 0, cr15, [sl], #888 @ 0x378 │ │ │ │ + mrrclt 0, 13, pc, sl, cr14 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - @ instruction: 0xf9a2f0cf │ │ │ │ + @ instruction: 0xf942f0cf │ │ │ │ strmi r1, [r5], -r2, ror #28 │ │ │ │ movweq pc, #360 @ 0x168 @ │ │ │ │ @ instruction: 0xf0d64639 │ │ │ │ - @ instruction: 0x4629f995 │ │ │ │ + @ instruction: 0x4629f935 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ @ instruction: 0xf0d63301 │ │ │ │ - @ instruction: 0x4622f8db │ │ │ │ + @ instruction: 0x4622f87b │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf0e14643 │ │ │ │ - @ instruction: 0x462afc31 │ │ │ │ + @ instruction: 0x462afbd1 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldcllt 0, cr15, [r8], #-888 @ 0xfffffc88 │ │ │ │ + ldclt 0, cr15, [r8], {222} @ 0xde │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf0cf4604 │ │ │ │ - @ instruction: 0x463af979 │ │ │ │ + @ instruction: 0x463af919 │ │ │ │ ldrtmi r4, [r3], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ strtmi pc, [sl], -r3, asr #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - mrrclt 0, 13, pc, lr, cr14 @ │ │ │ │ + bllt 0xfa3c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - @ instruction: 0xf95ef0cf │ │ │ │ + @ instruction: 0xf8fef0cf │ │ │ │ strmi r1, [r5], -r2, ror #28 │ │ │ │ movweq pc, #360 @ 0x168 @ │ │ │ │ @ instruction: 0xf0d64639 │ │ │ │ - @ instruction: 0x4629f951 │ │ │ │ + @ instruction: 0x4629f8f1 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf04f1201 │ │ │ │ @ instruction: 0xf0d61301 │ │ │ │ - @ instruction: 0x4622f897 │ │ │ │ + @ instruction: 0x4622f837 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf0e14643 │ │ │ │ - @ instruction: 0x462afbbb │ │ │ │ + @ instruction: 0x462afb5b │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - mcrrlt 0, 13, pc, ip, cr14 @ │ │ │ │ + bllt 0xffb8fa90 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ - @ instruction: 0xf934f0cf │ │ │ │ + @ instruction: 0xf8d4f0cf │ │ │ │ tstpeq r0, #1073741865 @ p-variant is OBSOLETE @ 0x40000029 │ │ │ │ @ instruction: 0x43234607 │ │ │ │ strtmi sp, [sl], -fp │ │ │ │ strtmi r4, [r3], -r1, asr #12 │ │ │ │ @ instruction: 0xffbef7ff │ │ │ │ @ instruction: 0x4631463a │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de41f0 │ │ │ │ - strbmi fp, [r1], -sp, lsr #24 │ │ │ │ + strbmi fp, [r1], -sp, asr #23 │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ - blx 0xfe48fae6 │ │ │ │ + blx 0xc8fae6 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de41f0 │ │ │ │ - svclt 0x0000bc21 │ │ │ │ + svclt 0x0000bbc1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - @ instruction: 0xf908f0cf │ │ │ │ + @ instruction: 0xf8a8f0cf │ │ │ │ strmi r1, [r5], -r2, ror #28 │ │ │ │ movweq pc, #360 @ 0x168 @ │ │ │ │ @ instruction: 0xf0d64639 │ │ │ │ - @ instruction: 0x4629f8fb │ │ │ │ + @ instruction: 0x4629f89b │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ - @ instruction: 0xf0d63301 │ │ │ │ - strtmi pc, [r2], -r1, asr #16 │ │ │ │ + @ instruction: 0xf0d53301 │ │ │ │ + strtmi pc, [r2], -r1, ror #31 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf0e14643 │ │ │ │ - strtmi pc, [sl], -r5, asr #22 │ │ │ │ + strtmi pc, [sl], -r5, ror #21 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xff80fb3c │ │ │ │ + bllt 0x200fb3c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ - @ instruction: 0xf8def0cf │ │ │ │ + @ instruction: 0xf87ef0cf │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ @ instruction: 0x43234607 │ │ │ │ strtmi sp, [sl], -fp │ │ │ │ strtmi r4, [r3], -r1, asr #12 │ │ │ │ @ instruction: 0xffbef7ff │ │ │ │ @ instruction: 0x4631463a │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de41f0 │ │ │ │ - @ instruction: 0x4641bbbf │ │ │ │ + @ instruction: 0x4641bb5f │ │ │ │ movwcs r2, #519 @ 0x207 │ │ │ │ - blx 0x70fb92 │ │ │ │ + blx 0xfef0fb90 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de41f0 │ │ │ │ - svclt 0x0000bbb3 │ │ │ │ + svclt 0x0000bb53 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf8a0a │ │ │ │ - strtmi pc, [r1], -r5, ror #18 │ │ │ │ + strtmi pc, [r1], -r5, lsl #18 │ │ │ │ andcs r4, r1, #6291456 @ 0x600000 │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ - cdp2 0, 13, cr15, cr0, cr15, {6} │ │ │ │ + cdp2 0, 7, cr15, cr0, cr15, {6} │ │ │ │ mvnscc pc, #24, 2 │ │ │ │ ldrtmi r4, [sl], -r1, lsl #13 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf14a9300 │ │ │ │ movwls r3, #5119 @ 0x13ff │ │ │ │ - stc2 0, cr15, [ip], #-920 @ 0xfffffc68 │ │ │ │ + blx 0xff38fbfe │ │ │ │ ldrtmi r4, [r2], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0x110fc08 │ │ │ │ + @ instruction: 0xf9e2f0e6 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ @ instruction: 0xf8cd8000 │ │ │ │ @ instruction: 0xf0e6a004 │ │ │ │ - ldrtmi pc, [r3], -r5, lsr #24 @ │ │ │ │ + ldrtmi pc, [r3], -r5, asr #23 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldclt 0, cr15, [r4], {230} @ 0xe6 │ │ │ │ + ldclt 0, cr15, [r4], #-920 @ 0xfffffc68 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x46084617 │ │ │ │ ldmib sp, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf890a │ │ │ │ - ldrtmi pc, [sl], -r9, lsr #18 @ │ │ │ │ + ldrtmi pc, [sl], -r9, asr #17 @ │ │ │ │ strmi r4, [r1], -r6, lsl #12 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ ldrtmi pc, [r3], -fp, lsr #31 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldcllt 0, cr15, [r2], #-920 @ 0xfffffc68 │ │ │ │ + ldclt 0, cr15, [r2], {230} @ 0xe6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf8a0a │ │ │ │ - strtmi pc, [r1], -r7, lsl #18 │ │ │ │ + strtmi pc, [r1], -r7, lsr #17 │ │ │ │ andcs r4, r1, #6291456 @ 0x600000 │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ - cdp2 0, 7, cr15, cr2, cr15, {6} │ │ │ │ + cdp2 0, 1, cr15, cr2, cr15, {6} │ │ │ │ mvnscc pc, #24, 2 │ │ │ │ ldrtmi r4, [sl], -r1, lsl #13 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf14a9300 │ │ │ │ movwls r3, #5119 @ 0x13ff │ │ │ │ - blx 0xff40fcba │ │ │ │ + blx 0x1c0fcba │ │ │ │ ldrtmi r4, [r2], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf9e4f0e6 │ │ │ │ + @ instruction: 0xf984f0e6 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ @ instruction: 0xf8cd8000 │ │ │ │ @ instruction: 0xf0e6a004 │ │ │ │ - @ instruction: 0x4633fbbf │ │ │ │ + @ instruction: 0x4633fb5f │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldclt 0, cr15, [r6], #-920 @ 0xfffffc68 │ │ │ │ + bllt 0xff60fce8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ ldmib sp, {r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf790a │ │ │ │ - movwcs pc, #35019 @ 0x88cb @ │ │ │ │ + movwcs pc, #34923 @ 0x886b @ │ │ │ │ adcmi r4, r3, r6, lsl #12 │ │ │ │ strbmi r1, [r9, #-2009] @ 0xfffff827 │ │ │ │ adcsmi fp, fp, #8, 30 │ │ │ │ @ instruction: 0x4601d010 │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf8cd9700 │ │ │ │ @ instruction: 0xf7ff9004 │ │ │ │ ldrtmi pc, [r3], -r3, lsr #31 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - stclt 0, cr15, [ip], {230} @ 0xe6 │ │ │ │ + bllt 0xfeb8fd3c │ │ │ │ strmi r3, [r1], -r1, lsl #30 │ │ │ │ mvnscc pc, #1073741842 @ 0x40000012 │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ movwls r9, #5888 @ 0x1700 │ │ │ │ - blx 0xfe10fd52 │ │ │ │ + blx 0x90fd52 │ │ │ │ svclt 0x0000e7eb │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - @ instruction: 0xf896f0cf │ │ │ │ + @ instruction: 0xf836f0cf │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0xf04ff985 │ │ │ │ + @ instruction: 0xf04ff925 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x1a0fd9a │ │ │ │ + blx 0x20fd9a │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e68900 │ │ │ │ - @ instruction: 0x4642fb5f │ │ │ │ + @ instruction: 0x4642faff │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cf4628 │ │ │ │ - ldrtmi pc, [r2], -r9, ror #27 @ │ │ │ │ + ldrtmi pc, [r2], -r9, lsl #27 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - ldrbmi pc, [r3], -r7, ror #18 @ │ │ │ │ + ldrbmi pc, [r3], -r7, lsl #18 @ │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - ldrtmi pc, [r3], -r5, asr #23 @ │ │ │ │ + ldrtmi pc, [r3], -r5, ror #22 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xfef8fddc │ │ │ │ + bllt 0x178fddc │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - @ instruction: 0xf852f0cf │ │ │ │ + @ instruction: 0xfff2f0ce │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0xf04ff941 │ │ │ │ + @ instruction: 0xf04ff8e1 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x70fe22 │ │ │ │ + blx 0xfef0fe20 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e68900 │ │ │ │ - @ instruction: 0x4642fb13 │ │ │ │ + @ instruction: 0x4642fab3 │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cf4628 │ │ │ │ - ldrtmi pc, [r2], -r5, lsr #27 @ │ │ │ │ + ldrtmi pc, [r2], -r5, asr #26 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - ldrbmi pc, [r3], -r3, lsr #18 @ │ │ │ │ + ldrbmi pc, [r3], -r3, asr #17 @ │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - ldrtmi pc, [r3], -r1, lsl #23 @ │ │ │ │ + ldrtmi pc, [r3], -r1, lsr #22 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x1e8fe64 │ │ │ │ + bllt 0x68fe64 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r2, [r5], -r4, lsl #8 │ │ │ │ strmi fp, [r8], -r2, lsl #1 │ │ │ │ strmi r4, [lr], -ip, lsr #1 │ │ │ │ - @ instruction: 0xf0cf4690 │ │ │ │ - @ instruction: 0xf1c4f80d │ │ │ │ + @ instruction: 0xf0ce4690 │ │ │ │ + @ instruction: 0xf1c4ffad │ │ │ │ strmi r0, [r7], -r0, asr #24 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ eoreq pc, r0, r4, lsr #3 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ @ instruction: 0xf10cfa23 │ │ │ │ @ instruction: 0xf000fa03 │ │ │ │ blx 0x924710 │ │ │ │ movwmi pc, #41474 @ 0xa202 @ │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - stc2l 0, cr15, [r8, #-828]! @ 0xfffffcc4 │ │ │ │ + stc2 0, cr15, [r8, #-828] @ 0xfffffcc4 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ strbne r9, [r4, r0, lsl #8]! │ │ │ │ strmi r9, [r4], -r1, lsl #8 │ │ │ │ @ instruction: 0xf0e64628 │ │ │ │ - strtmi pc, [r3], -r7, asr #21 │ │ │ │ + strtmi pc, [r3], -r7, ror #20 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e64628 │ │ │ │ - @ instruction: 0x463bf8dd │ │ │ │ + @ instruction: 0x463bf87d │ │ │ │ @ instruction: 0x46314632 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xe8fee4 │ │ │ │ + blt 0xff68fee4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaad54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x46084616 │ │ │ │ @ instruction: 0xf0ce460d │ │ │ │ - @ instruction: 0x4632ffd1 │ │ │ │ + shsub16mi pc, r2, r1 @ │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ ldrtmi pc, [r3], -sp, lsr #31 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e64070 │ │ │ │ - svclt 0x0000bb1d │ │ │ │ + svclt 0x0000babd │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaad8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x46084614 │ │ │ │ strbeq pc, [r0], #-452 @ 0xfffffe3c @ │ │ │ │ - mrc2 0, 7, pc, cr6, cr5, {6} │ │ │ │ + mrc2 0, 4, pc, cr6, cr5, {6} │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0d79400 │ │ │ │ - mullt r2, r9, sl │ │ │ │ + andlt pc, r2, r9, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaadd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf1c34613 │ │ │ │ strmi r0, [sl], -r0, asr #8 │ │ │ │ strls r4, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0x200ff44 │ │ │ │ + blx 0x80ff44 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaae04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x46084614 │ │ │ │ strteq pc, [r0], #-452 @ 0xfffffe3c │ │ │ │ - blx 0x10ff6a │ │ │ │ + blx 0xfe90ff68 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0d49400 │ │ │ │ - andlt pc, r2, pc, ror #19 │ │ │ │ + andlt pc, r2, pc, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaae48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf1c34613 │ │ │ │ strmi r0, [sl], -r0, lsr #8 │ │ │ │ strls r4, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xf9d4f0d4 │ │ │ │ + @ instruction: 0xf974f0d4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -69232,164 +69232,164 @@ │ │ │ │ bl 0x766ce4 │ │ │ │ bl 0x10d6cc8 │ │ │ │ ldreq r0, [fp], #-771 @ 0xfffffcfd │ │ │ │ tstmi ip, #274432 @ 0x43000 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ streq lr, [r4], #-2844 @ 0xfffff4e4 │ │ │ │ stmdbeq r3, {r1, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - cdp2 0, 6, cr15, cr6, cr14, {6} │ │ │ │ + cdp2 0, 0, cr15, cr6, cr14, {6} │ │ │ │ @ instruction: 0x46434632 │ │ │ │ ldrtmi r4, [r9], -r6, lsl #12 │ │ │ │ - mrc2 0, 2, pc, cr10, cr5, {6} │ │ │ │ + ldc2l 0, cr15, [sl, #852]! @ 0x354 │ │ │ │ strbmi r4, [fp], -r2, lsr #12 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - stc2 0, cr15, [r2, #852]! @ 0x354 │ │ │ │ + stc2l 0, cr15, [r2, #-852] @ 0xfffffcac │ │ │ │ strtmi r4, [r9], -r2, ror #7 │ │ │ │ b 0x1c25590 │ │ │ │ @ instruction: 0xf0d50309 │ │ │ │ - @ instruction: 0x4632fd9b │ │ │ │ + @ instruction: 0x4632fd3b │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xa90058 │ │ │ │ + blt 0xff290058 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldcleq 0, cr15, [pc], #316 @ 0x53e54 │ │ │ │ @ instruction: 0xf04f4699 │ │ │ │ ldrmi r3, [r6], -r1, lsl #6 │ │ │ │ stc2 10, cr15, [r2], {76} @ 0x4c @ │ │ │ │ strmi r4, [r5], -r8, lsl #13 │ │ │ │ strbtvc lr, [ip], #2639 @ 0xa4f │ │ │ │ @ instruction: 0xf70cfb03 │ │ │ │ andgt pc, r3, #172, 22 @ 0x2b000 │ │ │ │ strvc pc, [r4], #-2819 @ 0xfffff4fd │ │ │ │ @ instruction: 0xf0ce4414 │ │ │ │ - ldrtmi pc, [r2], -pc, lsr #28 @ │ │ │ │ + ldrtmi pc, [r2], -pc, asr #27 @ │ │ │ │ strmi r4, [r6], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d54641 │ │ │ │ - ldrtmi pc, [sl], -r3, lsr #28 @ │ │ │ │ + ldrtmi pc, [sl], -r3, asr #27 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsr #12 │ │ │ │ @ instruction: 0xf0d54630 │ │ │ │ - mvnsmi pc, #6848 @ 0x1ac0 │ │ │ │ + mvnsmi pc, #704 @ 0x2c0 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d543e3 │ │ │ │ - ldrtmi pc, [r2], -r5, ror #26 @ │ │ │ │ + ldrtmi pc, [r2], -r5, lsl #26 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xffd100c4 │ │ │ │ + blt 0xfe5100c4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaaf78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - cdp2 0, 0, cr15, cr10, cr14, {6} │ │ │ │ + stc2 0, cr15, [sl, #824]! @ 0x338 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54606 │ │ │ │ - strtmi pc, [r1], -r1, ror #21 │ │ │ │ + strtmi pc, [r1], -r1, lsl #21 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - strtmi pc, [r9], -fp, ror #17 │ │ │ │ + strtmi pc, [r9], -fp, lsl #17 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0xf04ff8e5 │ │ │ │ + @ instruction: 0xf04ff885 │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d51201 │ │ │ │ - @ instruction: 0x462afd39 │ │ │ │ + @ instruction: 0x462afcd9 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8f6f0de │ │ │ │ + @ instruction: 0xf896f0de │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000b8ef │ │ │ │ + svclt 0x0000b88f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaafdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - ldc2l 0, cr15, [r8, #824] @ 0x338 │ │ │ │ + ldc2l 0, cr15, [r8, #-824]! @ 0xfffffcc8 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54606 │ │ │ │ - strtmi pc, [r1], -pc, lsr #21 │ │ │ │ + strtmi pc, [r1], -pc, asr #20 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0x4629f871 │ │ │ │ + @ instruction: 0x4629f811 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0xf04ff86b │ │ │ │ + @ instruction: 0xf04ff80b │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d53201 │ │ │ │ - strtmi pc, [sl], -r7, lsl #26 │ │ │ │ + strtmi pc, [sl], -r7, lsr #25 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8acf0de │ │ │ │ + @ instruction: 0xf84cf0de │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000b8a5 │ │ │ │ + svclt 0x0000b845 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab040 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - stc2 0, cr15, [r6, #824]! @ 0x338 │ │ │ │ + stc2l 0, cr15, [r6, #-824] @ 0xfffffcc8 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54606 │ │ │ │ - @ instruction: 0x4621fa7d │ │ │ │ + @ instruction: 0x4621fa1d │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf0e12300 │ │ │ │ - strtmi pc, [r9], -sp, lsl #16 │ │ │ │ + @ instruction: 0xf0e02300 │ │ │ │ + strtmi pc, [r9], -sp, lsr #31 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0xf04ff807 │ │ │ │ + @ instruction: 0xf0e02300 │ │ │ │ + @ instruction: 0xf04fffa7 │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d51201 │ │ │ │ - @ instruction: 0x462afcd5 │ │ │ │ + @ instruction: 0x462afc75 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf892f0de │ │ │ │ + @ instruction: 0xf832f0de │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000b88b │ │ │ │ + svclt 0x0000b82b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab0a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - ldc2l 0, cr15, [r4, #-824]! @ 0xfffffcc8 │ │ │ │ + ldc2 0, cr15, [r4, #-824] @ 0xfffffcc8 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54606 │ │ │ │ - strtmi pc, [r1], -fp, asr #20 │ │ │ │ + strtmi pc, [r1], -fp, ror #19 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0e02300 │ │ │ │ - @ instruction: 0x4629ffbb │ │ │ │ + qsaxmi pc, r9, fp @ │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0e02300 │ │ │ │ - @ instruction: 0xf04fffb5 │ │ │ │ + @ instruction: 0xf04fff55 │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d53201 │ │ │ │ - strtmi pc, [sl], -r3, lsr #25 │ │ │ │ + strtmi pc, [sl], -r3, asr #24 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf848f0de │ │ │ │ + @ instruction: 0xffe8f0dd │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000b841 │ │ │ │ + @ instruction: 0xf0dd40f8 │ │ │ │ + svclt 0x0000bfe1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ ldmib sp, {r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0ce690a │ │ │ │ - @ instruction: 0xf04ffdf3 │ │ │ │ + @ instruction: 0xf04ffd93 │ │ │ │ @ instruction: 0x46073cff │ │ │ │ cdpeq 1, 4, cr15, cr0, cr6, {6} │ │ │ │ eoreq pc, r0, r6, lsr #3 │ │ │ │ @ instruction: 0xf1c62208 │ │ │ │ blx 0xb54bb8 │ │ │ │ blx 0x390374 │ │ │ │ adcmi pc, r2, r0 │ │ │ │ @@ -69402,94 +69402,94 @@ │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ msreq CPSR_, #-2147483600 @ 0x80000030 │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ vpmax.u8 d15, d3, d17 │ │ │ │ b 0x13657f4 │ │ │ │ @ instruction: 0xf0cf0303 │ │ │ │ - @ instruction: 0x4642fb3b │ │ │ │ + @ instruction: 0x4642fadb │ │ │ │ stmib sp, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strmi r6, [r6], -r0, lsl #18 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x4633f89b │ │ │ │ + @ instruction: 0x4633f83b │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0e54620 │ │ │ │ - @ instruction: 0x463bfeb1 │ │ │ │ + @ instruction: 0x463bfe51 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - cdplt 0, 13, cr15, cr2, cr5, {7} │ │ │ │ + cdplt 0, 7, cr15, cr2, cr5, {7} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - stc2 0, cr15, [r2, #824]! @ 0x338 │ │ │ │ + stc2l 0, cr15, [r2, #-824] @ 0xfffffcc8 │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0e54620 │ │ │ │ - @ instruction: 0xf04ffebb │ │ │ │ + @ instruction: 0xf04ffe5b │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf872f0e6 │ │ │ │ + @ instruction: 0xf812f0e6 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e68900 │ │ │ │ - strbmi pc, [r2], -fp, ror #16 @ │ │ │ │ + strbmi pc, [r2], -fp, lsl #16 @ │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cf4628 │ │ │ │ - @ instruction: 0x4632faf5 │ │ │ │ + @ instruction: 0x4632fa95 │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e54620 │ │ │ │ - @ instruction: 0x4653fe73 │ │ │ │ + @ instruction: 0x4653fe13 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x4633f8d1 │ │ │ │ + @ instruction: 0x4633f871 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - stmialt r8, {r1, r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r8!, {r1, r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - ldc2l 0, cr15, [lr, #-824] @ 0xfffffcc8 │ │ │ │ + ldc2l 0, cr15, [lr], #824 @ 0x338 │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0e54620 │ │ │ │ - @ instruction: 0xf04ffe77 │ │ │ │ + @ instruction: 0xf04ffe17 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf826f0e6 │ │ │ │ + @ instruction: 0xffc6f0e5 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf0e68900 │ │ │ │ - @ instruction: 0x4642f81f │ │ │ │ + @ instruction: 0xf0e58900 │ │ │ │ + @ instruction: 0x4642ffbf │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cf4628 │ │ │ │ - @ instruction: 0x4632fab1 │ │ │ │ + @ instruction: 0x4632fa51 │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e54620 │ │ │ │ - ldrbmi pc, [r3], -pc, lsr #28 @ │ │ │ │ + ldrbmi pc, [r3], -pc, asr #27 @ │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - ldrtmi pc, [r3], -sp, lsl #17 @ │ │ │ │ + ldrtmi pc, [r3], -sp, lsr #16 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - stmlt r4, {r1, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmdalt r4!, {r1, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldclvc 6, cr15, [pc], #316 @ 0x54204 │ │ │ │ blx 0x365924 │ │ │ │ ldrmi pc, [r8], r2, lsl #24 │ │ │ │ @@ -69504,166 +69504,166 @@ │ │ │ │ @ instruction: 0x0c02eb1c │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ b 0x1115168 │ │ │ │ b 0x1424d70 │ │ │ │ bl 0x767134 │ │ │ │ @ instruction: 0xf1430402 │ │ │ │ @ instruction: 0xf0ce0900 │ │ │ │ - ldrtmi pc, [r2], -r7, asr #24 @ │ │ │ │ + ldrtmi pc, [r2], -r7, ror #23 @ │ │ │ │ strmi r4, [r6], -r3, asr #12 │ │ │ │ @ instruction: 0xf0d54639 │ │ │ │ - strtmi pc, [r2], -fp, asr #23 │ │ │ │ + strtmi pc, [r2], -fp, ror #22 │ │ │ │ ldrtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d54630 │ │ │ │ - mvnmi pc, #134144 @ 0x20c00 │ │ │ │ + mvnmi pc, #35840 @ 0x8c00 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ movweq lr, #39535 @ 0x9a6f │ │ │ │ - blx 0x1f9048a │ │ │ │ + blx 0x79048a │ │ │ │ @ instruction: 0x46294632 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d543f8 │ │ │ │ - svclt 0x0000b909 │ │ │ │ + svclt 0x0000b8a9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f24ff │ │ │ │ ldrmi r3, [r6], -r1, lsl #24 │ │ │ │ addsmi r4, r4, r8, lsl #13 │ │ │ │ @ instruction: 0x46054699 │ │ │ │ blx 0x380cfa │ │ │ │ blx 0xfe991d7e │ │ │ │ bl 0x2271a0 │ │ │ │ @ instruction: 0xf0ce040c │ │ │ │ - @ instruction: 0x4632fc13 │ │ │ │ + @ instruction: 0x4632fbb3 │ │ │ │ strmi r4, [r6], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d54641 │ │ │ │ - @ instruction: 0x463afb97 │ │ │ │ + @ instruction: 0x463afb37 │ │ │ │ ldrtmi r4, [r1], -r3, lsr #12 │ │ │ │ @ instruction: 0xf0d54630 │ │ │ │ - mvnsmi pc, #80896 @ 0x13c00 │ │ │ │ + mvnsmi pc, #978944 @ 0xef000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d543e3 │ │ │ │ - ldrtmi pc, [r2], -r9, asr #22 @ │ │ │ │ + ldrtmi pc, [r2], -r9, ror #21 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldmlt r6, {r0, r2, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt r6!, {r0, r2, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ ldmib sp, {r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0ce790a │ │ │ │ - @ instruction: 0xf04ffc9f │ │ │ │ + @ instruction: 0xf04ffc3f │ │ │ │ @ instruction: 0x460633ff │ │ │ │ mcrreq 1, 12, pc, r0, cr7 @ │ │ │ │ eoreq pc, r0, r7, lsr #3 │ │ │ │ eoreq pc, r0, #-1073741775 @ 0xc0000031 │ │ │ │ @ instruction: 0xf10cfa23 │ │ │ │ @ instruction: 0xf000fa03 │ │ │ │ blx 0x924dec │ │ │ │ movwmi pc, #41474 @ 0xa202 @ │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9faf0cf │ │ │ │ + @ instruction: 0xf99af0cf │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ stmdbvc r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r7, lsl #12 │ │ │ │ - @ instruction: 0xff52f0e5 │ │ │ │ + cdp2 0, 15, cr15, cr2, cr5, {7} │ │ │ │ @ instruction: 0x4622463b │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2l 0, cr15, [r0, #-916]! @ 0xfffffc6c │ │ │ │ + ldc2 0, cr15, [r0, #-916] @ 0xfffffc6c │ │ │ │ @ instruction: 0x46224633 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0e543f0 │ │ │ │ - svclt 0x0000bd91 │ │ │ │ + svclt 0x0000bd31 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r2, [r4], -r4, lsl #12 │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ strmi r4, [r8], -r6, lsr #1 │ │ │ │ @ instruction: 0xf0ce460f │ │ │ │ - b 0x14533c8 │ │ │ │ + b 0x1453248 │ │ │ │ strmi r7, [r5], -r6, ror #19 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ strtmi r9, [r0], -r0, lsl #12 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xff26f0e5 │ │ │ │ + cdp2 0, 12, cr15, cr6, cr5, {7} │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e56900 │ │ │ │ - strtmi pc, [sl], -pc, lsr #30 │ │ │ │ + strtmi pc, [sl], -pc, asr #29 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf8cd9600 │ │ │ │ @ instruction: 0xf0e59004 │ │ │ │ - strtmi pc, [fp], -r7, lsr #30 │ │ │ │ + strtmi pc, [fp], -r7, asr #29 │ │ │ │ @ instruction: 0x4639463a │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - svclt 0x0096f0e5 │ │ │ │ + svclt 0x0036f0e5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x46084616 │ │ │ │ @ instruction: 0xf0ce460d │ │ │ │ - ldrtmi pc, [r2], -pc, lsr #24 @ │ │ │ │ + ldrtmi pc, [r2], -pc, asr #23 @ │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x4633ffb9 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e54070 │ │ │ │ - svclt 0x0000bf7b │ │ │ │ + svclt 0x0000bf1b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab4d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf91cf0d5 │ │ │ │ + @ instruction: 0xf8bcf0d5 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d44038 │ │ │ │ - svclt 0x0000bf9b │ │ │ │ + svclt 0x0000bf3b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab4f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0x990654 │ │ │ │ + @ instruction: 0xf9c4f0d3 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d24038 │ │ │ │ - svclt 0x0000bc75 │ │ │ │ + svclt 0x0000bc15 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcmi 0x00160fe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ ldmdavs pc!, {r0, r1, r2, r3, r4, r5, r6, sl, lr} @ │ │ │ │ stmibpl fp!, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ @ instruction: 0x61b8f644 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - blmi 0x3d2bcc │ │ │ │ + blmi 0x3d2a4c │ │ │ │ bicvc pc, r0, r4, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r6], #-2282 @ 0xfffff716 │ │ │ │ ldmdbne r3, {r9, sl, ip, pc} │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - blx 0x4906a8 │ │ │ │ + @ instruction: 0xf9b0f0cf │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ addeq fp, fp, r8, lsr #24 │ │ │ │ addeq fp, fp, r0, lsl #24 │ │ │ │ @@ -69676,22 +69676,22 @@ │ │ │ │ ldmdavs pc!, {r0, r1, r2, r3, r4, r5, r6, sl, lr} @ │ │ │ │ stmibpl fp!, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ teqpvc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - blmi 0x3d2b5c │ │ │ │ + blmi 0x3d29dc │ │ │ │ cmppeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r6], #-2282 @ 0xfffff716 │ │ │ │ ldmdbne r3, {r9, sl, ip, pc} │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - @ instruction: 0xf9d8f0cf │ │ │ │ + @ instruction: 0xf978f0cf │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0x008bbbb8 │ │ │ │ umulleq fp, fp, r0, fp @ │ │ │ │ @@ -69703,15 +69703,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ asrspl pc, r4, #12 @ │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf9b0f0cf │ │ │ │ + @ instruction: 0xf950f0cf │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq fp, fp, r8, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -69722,243 +69722,243 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpvs r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf98af0cf │ │ │ │ + @ instruction: 0xf92af0cf │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq fp, [fp], ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab698 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf0e54611 │ │ │ │ - @ instruction: 0x4623feb5 │ │ │ │ + @ instruction: 0x4623fe55 │ │ │ │ @ instruction: 0x46314632 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e54070 │ │ │ │ - svclt 0x0000be81 │ │ │ │ + svclt 0x0000be21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab6c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf822f0d5 │ │ │ │ + @ instruction: 0xffc2f0d4 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d44038 │ │ │ │ - svclt 0x0000bed1 │ │ │ │ + svclt 0x0000be71 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab6ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf92af0d3 │ │ │ │ + @ instruction: 0xf8caf0d3 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d24038 │ │ │ │ - svclt 0x0000bbd9 │ │ │ │ + svclt 0x0000bb79 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf0e54611 │ │ │ │ - @ instruction: 0x4623fe77 │ │ │ │ + @ instruction: 0x4623fe17 │ │ │ │ @ instruction: 0x46314632 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e54070 │ │ │ │ - svclt 0x0000be59 │ │ │ │ + svclt 0x0000bdf9 │ │ │ │ ldrmi r4, [r3], -ip, lsl #13 │ │ │ │ strbtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf0d5200d │ │ │ │ - svclt 0x0000bcbd │ │ │ │ + svclt 0x0000bc5d │ │ │ │ ldrmi r4, [r3], -ip, lsl #13 │ │ │ │ strbtmi r4, [r2], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf0d3200d │ │ │ │ - svclt 0x0000b84d │ │ │ │ + @ instruction: 0xf0d2200d │ │ │ │ + svclt 0x0000bfed │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebab760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ strbtmi r4, [r3], -sl, lsl #12 │ │ │ │ strls r4, [r0], #-1537 @ 0xfffff9ff │ │ │ │ @ instruction: 0xf0e5200d │ │ │ │ - ldrdlt pc, [r2], -r5 │ │ │ │ + andlt pc, r2, r5, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ strmi r4, [r5], -sl, lsl #13 │ │ │ │ - @ instruction: 0xf9c4f0ce │ │ │ │ + @ instruction: 0xf964f0ce │ │ │ │ @ instruction: 0xf0ce4681 │ │ │ │ - strmi pc, [r7], -r1, asr #19 │ │ │ │ - @ instruction: 0xf9bef0ce │ │ │ │ + strmi pc, [r7], -r1, ror #18 │ │ │ │ + @ instruction: 0xf95ef0ce │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - @ instruction: 0x4606f9bb │ │ │ │ + @ instruction: 0x4606f95b │ │ │ │ @ instruction: 0xf0ce2000 │ │ │ │ - @ instruction: 0x4683fe71 │ │ │ │ + pkhbtmi pc, r3, r1, lsl #28 @ │ │ │ │ @ instruction: 0xf0ce2020 │ │ │ │ - strbmi pc, [r1], -sp, ror #28 @ │ │ │ │ + strbmi pc, [r1], -sp, lsl #28 @ │ │ │ │ strtmi r4, [r0], -r0, lsl #13 │ │ │ │ - @ instruction: 0xf872f0d4 │ │ │ │ + @ instruction: 0xf812f0d4 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2 0, cr15, [r4], {210} @ 0xd2 │ │ │ │ + blx 0xfe99092a │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d24648 │ │ │ │ - @ instruction: 0x4632fd99 │ │ │ │ + @ instruction: 0x4632fd39 │ │ │ │ @ instruction: 0x46384651 │ │ │ │ - ldc2l 0, cr15, [r2, #840]! @ 0x348 │ │ │ │ + ldc2 0, cr15, [r2, #840] @ 0x348 │ │ │ │ strbmi r4, [r3], -r2, lsr #12 │ │ │ │ andcs r4, sl, r9, lsr #12 │ │ │ │ blls 0x8ed34 │ │ │ │ - mrc2 0, 7, pc, cr4, cr3, {6} │ │ │ │ + mrc2 0, 4, pc, cr4, cr3, {6} │ │ │ │ strbmi r2, [r3], -sl │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 0, 7, pc, cr12, cr3, {6} @ │ │ │ │ + mcr2 0, 4, pc, cr12, cr3, {6} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - @ instruction: 0x4632f977 │ │ │ │ + @ instruction: 0x4632f917 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - blx 0xe1099a │ │ │ │ + blx 0xff610998 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - andcs pc, r2, r1, lsr fp @ │ │ │ │ + ldrdcs pc, [r2], -r1 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0d34700 │ │ │ │ - andlt pc, r3, r1, asr #29 │ │ │ │ + andlt pc, r3, r1, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - ldrtmi pc, [r2], -sp, asr #18 @ │ │ │ │ + ldrtmi pc, [r2], -sp, ror #17 @ │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - blx 0x3909ee │ │ │ │ + blx 0xfeb909ec │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - andcs pc, sl, r7, lsl #22 │ │ │ │ + andcs pc, sl, r7, lsr #21 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0d34700 │ │ │ │ - mullt r3, r7, lr │ │ │ │ + andlt pc, r3, r7, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ strmi r4, [r5], -sl, lsl #13 │ │ │ │ - @ instruction: 0xf956f0ce │ │ │ │ + @ instruction: 0xf8f6f0ce │ │ │ │ @ instruction: 0xf0ce4681 │ │ │ │ - @ instruction: 0x4607f953 │ │ │ │ - @ instruction: 0xf950f0ce │ │ │ │ + @ instruction: 0x4607f8f3 │ │ │ │ + @ instruction: 0xf8f0f0ce │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - tstpcs r0, sp, asr #18 @ p-variant is OBSOLETE │ │ │ │ + smlattcs r0, sp, r8, pc @ │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - stc2l 0, cr15, [r8, #824]! @ 0x338 │ │ │ │ + stc2 0, cr15, [r8, #824] @ 0x338 │ │ │ │ strmi r2, [r3], r0, lsl #2 │ │ │ │ @ instruction: 0xf0ce2040 │ │ │ │ - strbmi pc, [r1], -r3, ror #27 @ │ │ │ │ + strbmi pc, [r1], -r3, lsl #27 @ │ │ │ │ strtmi r4, [r0], -r0, lsl #13 │ │ │ │ - stc2l 0, cr15, [ip, #852] @ 0x354 │ │ │ │ + stc2l 0, cr15, [ip, #-852]! @ 0xfffffcac │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf852f0d5 │ │ │ │ + @ instruction: 0xfff2f0d4 │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d44648 │ │ │ │ - ldrtmi pc, [r2], -r1, lsl #29 @ │ │ │ │ + ldrtmi pc, [r2], -r1, lsr #28 @ │ │ │ │ @ instruction: 0x46384651 │ │ │ │ - mcr2 0, 5, pc, cr2, cr4, {6} @ │ │ │ │ + mcr2 0, 2, pc, cr2, cr4, {6} @ │ │ │ │ strbmi r4, [r3], -r2, lsr #12 │ │ │ │ andcs r4, sl, r9, lsr #12 │ │ │ │ blls 0x8ee7c │ │ │ │ - @ instruction: 0xf918f0d7 │ │ │ │ + @ instruction: 0xf8b8f0d7 │ │ │ │ strbmi r2, [r3], -sl │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf910f0d7 │ │ │ │ + @ instruction: 0xf8b0f0d7 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab97c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - ldrtmi pc, [r2], -r7, lsl #18 @ │ │ │ │ + ldrtmi pc, [r2], -r7, lsr #17 @ │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - ldc2l 0, cr15, [r6, #-848]! @ 0xfffffcb0 │ │ │ │ + ldc2 0, cr15, [r6, #-848] @ 0xfffffcb0 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d44620 │ │ │ │ - andcs pc, r2, r1, ror sp @ │ │ │ │ + andcs pc, r2, r1, lsl sp @ │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0d74700 │ │ │ │ - andlt pc, r3, r5, ror #17 │ │ │ │ + andlt pc, r3, r5, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab9d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - @ instruction: 0x4632f8dd │ │ │ │ + @ instruction: 0x4632f87d │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - stc2l 0, cr15, [ip, #-848] @ 0xfffffcb0 │ │ │ │ + stc2l 0, cr15, [ip], #848 @ 0x350 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d44620 │ │ │ │ - andcs pc, sl, r7, asr #26 │ │ │ │ + andcs pc, sl, r7, ror #25 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0d74700 │ │ │ │ - @ instruction: 0xb003f8bb │ │ │ │ + andlt pc, r3, fp, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaba24 │ │ │ │ @@ -69970,15 +69970,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpne r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - strdlt pc, [r5], -r5 │ │ │ │ + mullt r5, r5, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -69991,15 +69991,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11b8f64a │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, fp, asr #31 │ │ │ │ + andlt pc, r5, fp, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq fp, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70012,15 +70012,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r1, lsr #31 │ │ │ │ + andlt pc, r5, r1, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, lr, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70033,15 +70033,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccs pc, r0, sl, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r7, ror pc @ │ │ │ │ + andlt pc, r5, r7, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70054,15 +70054,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, sp, asr #30 │ │ │ │ + andlt pc, r5, sp, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq fp, [fp], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70075,15 +70075,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi (UNDEF: 100), r5 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r3, lsr #30 │ │ │ │ + andlt pc, r5, r3, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r2, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70096,15 +70096,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnmi pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - strdlt pc, [r5], -r9 │ │ │ │ + mullt r5, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, lr, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70117,15 +70117,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl (UNDEF: 108), r5 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, pc, asr #29 │ │ │ │ + andlt pc, r5, pc, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq fp, [fp], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70138,15 +70138,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsne pc, r0, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r5, lsr #29 │ │ │ │ + andlt pc, r5, r5, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70159,15 +70159,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, fp, ror lr @ │ │ │ │ + andlt pc, r5, fp, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r2, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70180,15 +70180,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r8, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r1, asr lr @ │ │ │ │ + strdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq fp, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70201,15 +70201,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r7, lsr #28 │ │ │ │ + andlt pc, r5, r7, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70222,15 +70222,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - strdlt pc, [r5], -sp │ │ │ │ + mullt r5, sp, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70243,15 +70243,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscs pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - ldrdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, r3, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r2, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70264,15 +70264,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r9, lsr #27 │ │ │ │ + andlt pc, r5, r9, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, lr, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70285,15 +70285,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, pc, ror sp @ │ │ │ │ + andlt pc, r5, pc, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70306,15 +70306,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r5, asr sp @ │ │ │ │ + strdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70327,15 +70327,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orreq pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, fp, lsr #26 │ │ │ │ + andlt pc, r5, fp, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ umulleq fp, fp, r2, r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70348,15 +70348,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r1, lsl #26 │ │ │ │ + andlt pc, r5, r1, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, lr, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70369,15 +70369,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrne pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - ldrdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, r7, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70390,15 +70390,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, sp, lsr #25 │ │ │ │ + andlt pc, r5, sp, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ umulleq fp, fp, r6, r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70411,15 +70411,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvs r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r3, lsl #25 │ │ │ │ + andlt pc, r5, r3, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r2, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70432,15 +70432,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvs pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r9, asr ip @ │ │ │ │ + strdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70453,15 +70453,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, pc, lsr #24 │ │ │ │ + andlt pc, r5, pc, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ umulleq sl, fp, sl, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70474,15 +70474,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r5, lsl #24 │ │ │ │ + andlt pc, r5, r5, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70495,15 +70495,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - ldrdlt pc, [r5], -fp │ │ │ │ + andlt pc, r5, fp, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ strdeq sl, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70516,15 +70516,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs R8_usr, r9 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - @ instruction: 0xb005fbb1 │ │ │ │ + andlt pc, r5, r1, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ umulleq sl, fp, lr, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70537,15 +70537,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61a4f249 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r7, lsl #23 │ │ │ │ + andlt pc, r5, r7, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70558,15 +70558,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, sp, asr fp @ │ │ │ │ + strdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ strdeq sl, [fp], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70579,15 +70579,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r3, lsr fp @ │ │ │ │ + ldrdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70600,15 +70600,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r9, lsl #22 │ │ │ │ + andlt pc, r5, r9, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70621,15 +70621,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsmi pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - ldrdlt pc, [r5], -pc @ │ │ │ │ + andlt pc, r5, pc, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ strdeq sl, [fp], sl @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70642,15 +70642,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnseq pc, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - @ instruction: 0xb005fab5 │ │ │ │ + andlt pc, r5, r5, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70663,15 +70663,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, fp, lsl #21 │ │ │ │ + andlt pc, r5, fp, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70684,15 +70684,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r1, ror #20 │ │ │ │ + andlt pc, r5, r1, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ strdeq sl, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70705,15 +70705,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcs pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r7, lsr sl @ │ │ │ │ + ldrdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70726,15 +70726,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvs pc, r8, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, sp, lsl #20 │ │ │ │ + andlt pc, r5, sp, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70747,15 +70747,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc (UNDEF: 108), r8 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r3, ror #19 │ │ │ │ + andlt pc, r5, r3, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70768,15 +70768,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvc pc, r8, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - @ instruction: 0xb005f9b9 │ │ │ │ + andlt pc, r5, r9, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70789,15 +70789,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpeq r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, pc, lsl #19 │ │ │ │ + andlt pc, r5, pc, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70810,15 +70810,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r5, ror #18 │ │ │ │ + andlt pc, r5, r5, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70831,15 +70831,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicne pc, r8, r6, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, fp, lsr r9 @ │ │ │ │ + ldrdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0x008ba9b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70852,15 +70852,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r1, lsl r9 @ │ │ │ │ + @ instruction: 0xb005f8b1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70873,15 +70873,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r0, r6, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r7, ror #17 │ │ │ │ + andlt pc, r5, r7, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70894,15 +70894,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71b8f246 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - @ instruction: 0xb005f8bd │ │ │ │ + andlt pc, r5, sp, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0x008ba8b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70915,15 +70915,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpeq ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - mullt r5, r3, r8 │ │ │ │ + andlt pc, r5, r3, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70936,15 +70936,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r0, r6, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r9, ror #16 │ │ │ │ + andlt pc, r5, r9, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70956,16 +70956,16 @@ │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs R12_fiq, r6 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, pc, lsr r8 @ │ │ │ │ + @ instruction: 0xf0cd6808 │ │ │ │ + ldrdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0x008ba7ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70977,16 +70977,16 @@ │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrsvs pc, r6, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r5, lsl r8 @ │ │ │ │ + @ instruction: 0xf0cd6808 │ │ │ │ + @ instruction: 0xb005ffb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70999,15 +70999,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cd6808 │ │ │ │ - andlt pc, r5, fp, ror #31 │ │ │ │ + andlt pc, r5, fp, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71020,15 +71020,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrmi pc, r6, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cd6808 │ │ │ │ - andlt pc, r5, r1, asr #31 │ │ │ │ + andlt pc, r5, r1, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0x008ba6be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71041,15 +71041,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl R12_usr, r6 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cd6808 │ │ │ │ - mullt r5, r7, pc @ │ │ │ │ + andlt pc, r5, r7, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71062,15 +71062,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x51a8f246 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cd6808 │ │ │ │ - andlt pc, r5, sp, ror #30 │ │ │ │ + andlt pc, r5, sp, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71083,15 +71083,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cd6808 │ │ │ │ - andlt pc, r5, r3, asr #30 │ │ │ │ + andlt pc, r5, r3, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71104,15 +71104,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, r8, r6, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cd6808 │ │ │ │ - andlt pc, r5, r9, lsl pc @ │ │ │ │ + @ instruction: 0xb005feb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71125,1176 +71125,1176 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cd6808 │ │ │ │ - andlt pc, r5, pc, ror #29 │ │ │ │ + andlt pc, r5, pc, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, lsl r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, sp, lsl #12 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0x469b4692 │ │ │ │ - @ instruction: 0xf836f0cd │ │ │ │ + @ instruction: 0xffd6f0cc │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf832f0cd │ │ │ │ + @ instruction: 0xffd2f0cc │ │ │ │ strtmi r4, [r8], -r7, lsl #12 │ │ │ │ - @ instruction: 0xf82ef0cd │ │ │ │ + @ instruction: 0xffcef0cc │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ - @ instruction: 0xf82af0cd │ │ │ │ + @ instruction: 0xffcaf0cc │ │ │ │ pkhtbmi r4, r0, sl, asr #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xff191e50 │ │ │ │ + blx 0x1991e50 │ │ │ │ ldrbmi fp, [r9], -r4, asr #23 │ │ │ │ @ instruction: 0xf0e34648 │ │ │ │ - uadd8mi pc, r2, sp @ │ │ │ │ + uasxmi pc, r2, sp @ │ │ │ │ ldrtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - ldrbmi pc, [r2], -r1, ror #23 @ │ │ │ │ + ldrbmi pc, [r2], -r1, lsl #23 @ │ │ │ │ ldrtmi r4, [r9], -r3, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0x4621fbf1 │ │ │ │ + @ instruction: 0x4621fb91 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - @ instruction: 0x4621fd7f │ │ │ │ + @ instruction: 0x4621fd1f │ │ │ │ andcs r4, r8, #137363456 @ 0x8300000 │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ - ldc2l 0, cr15, [r8, #-820]! @ 0xfffffccc │ │ │ │ + ldc2 0, cr15, [r8, #-820] @ 0xfffffccc │ │ │ │ strmi r4, [r2], fp, asr #12 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ stmib sp, {ip, pc}^ │ │ │ │ andcs fp, fp, r1, lsl #12 │ │ │ │ - ldc2 0, cr15, [r8], #912 @ 0x390 │ │ │ │ + mrrc2 0, 14, pc, r8, cr4 @ │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ andcs r4, fp, r1, lsr #12 │ │ │ │ blge 0x90250 │ │ │ │ @ instruction: 0xf0e49702 │ │ │ │ - ldrtmi pc, [fp], -pc, lsr #25 @ │ │ │ │ + ldrtmi pc, [fp], -pc, asr #24 @ │ │ │ │ @ instruction: 0x46294632 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - stmdblt sl, {r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmialt sl!, {r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwcs r2, #767 @ 0x2ff │ │ │ │ - ldc2l 0, cr15, [r6, #-820] @ 0xfffffccc │ │ │ │ + ldc2l 0, cr15, [r6], #820 @ 0x334 │ │ │ │ @ instruction: 0x4603465a │ │ │ │ andls r4, r5, r9, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - blls 0x1d3e9c │ │ │ │ + blls 0x1d3d1c │ │ │ │ strbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - strbmi pc, [fp], -sp, asr #17 @ │ │ │ │ + strbmi pc, [fp], -sp, ror #16 @ │ │ │ │ @ instruction: 0x46314652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0x4643fb99 │ │ │ │ + @ instruction: 0x4643fb39 │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - strtmi pc, [r1], -r9, lsr #23 │ │ │ │ + strtmi pc, [r1], -r9, asr #22 │ │ │ │ andcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0cd2300 │ │ │ │ - andcs pc, r8, #3520 @ 0xdc0 │ │ │ │ + andcs pc, r8, #55040 @ 0xd700 │ │ │ │ strtmi r4, [r1], -r3, lsl #13 │ │ │ │ strtmi r4, [r8], -r2, lsr #1 │ │ │ │ @ instruction: 0xf0cd17d3 │ │ │ │ - strbmi pc, [fp], -pc, lsr #26 @ │ │ │ │ + strbmi pc, [fp], -pc, asr #25 @ │ │ │ │ ldrtmi r4, [r2], -r2, lsl #13 │ │ │ │ andls r4, r0, r1, lsr #12 │ │ │ │ strlt lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf0e42003 │ │ │ │ - strbmi pc, [r3], -pc, ror #24 @ │ │ │ │ + strbmi pc, [r3], -pc, lsl #24 @ │ │ │ │ @ instruction: 0x4621463a │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ strls sl, [r2, -r0, lsl #22] │ │ │ │ - stc2l 0, cr15, [r6], #-912 @ 0xfffffc70 │ │ │ │ + stc2 0, cr15, [r6], {228} @ 0xe4 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r1], r3, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsl #13 │ │ │ │ - cdp2 0, 11, cr15, cr0, cr12, {6} │ │ │ │ + cdp2 0, 5, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0xf0cc4605 │ │ │ │ - strmi pc, [r7], -sp, lsr #29 │ │ │ │ - cdp2 0, 10, cr15, cr10, cr12, {6} │ │ │ │ + strmi pc, [r7], -sp, asr #28 │ │ │ │ + cdp2 0, 4, cr15, cr10, cr12, {6} │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - strmi pc, [r6], -r7, lsr #29 │ │ │ │ + strmi pc, [r6], -r7, asr #28 │ │ │ │ @ instruction: 0xf0cd2000 │ │ │ │ - pkhtbmi pc, r0, sp, asr #22 @ │ │ │ │ + @ instruction: 0x4680fafd │ │ │ │ @ instruction: 0xf0cd201f │ │ │ │ - @ instruction: 0x4649fb59 │ │ │ │ + @ instruction: 0x4649faf9 │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ - ldc2l 0, cr15, [lr, #-840] @ 0xfffffcb8 │ │ │ │ + ldc2l 0, cr15, [lr], #840 @ 0x348 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8f0f0d1 │ │ │ │ + @ instruction: 0xf890f0d1 │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d14628 │ │ │ │ - strbmi pc, [sl], -r5, lsl #21 @ │ │ │ │ + strbmi pc, [sl], -r5, lsr #20 @ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - mcr2 0, 2, pc, cr10, cr2, {6} @ │ │ │ │ + stc2l 0, cr15, [sl, #840]! @ 0x348 │ │ │ │ @ instruction: 0x46514632 │ │ │ │ @ instruction: 0xf0d14638 │ │ │ │ - @ instruction: 0x464bfb37 │ │ │ │ + @ instruction: 0x464bfad7 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ stmib sp, {r0, r1, r2, r3, sp}^ │ │ │ │ @ instruction: 0xf0d25800 │ │ │ │ - @ instruction: 0x4643fbdb │ │ │ │ + @ instruction: 0x4643fb7b │ │ │ │ ldrbmi r4, [r9], -r2, lsr #12 │ │ │ │ strls r2, [r1, #-2] │ │ │ │ @ instruction: 0xf0d29700 │ │ │ │ - ldrdlt pc, [r3], -r3 │ │ │ │ + andlt pc, r3, r3, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r1], r3, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsl #13 │ │ │ │ - cdp2 0, 9, cr15, cr2, cr12, {6} │ │ │ │ + cdp2 0, 3, cr15, cr2, cr12, {6} │ │ │ │ @ instruction: 0xf0cc4605 │ │ │ │ - strmi pc, [r7], -pc, lsl #29 │ │ │ │ - cdp2 0, 8, cr15, cr12, cr12, {6} │ │ │ │ + strmi pc, [r7], -pc, lsr #28 │ │ │ │ + cdp2 0, 2, cr15, cr12, cr12, {6} │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - smlabbcs r0, r9, lr, pc @ │ │ │ │ + tstpcs r0, r9, lsr #28 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - blx 0x991fca │ │ │ │ + blx 0xff191fc8 │ │ │ │ strmi r2, [r0], r0, lsl #2 │ │ │ │ @ instruction: 0xf0cd203f │ │ │ │ - @ instruction: 0x4649fb1f │ │ │ │ + @ instruction: 0x4649fabf │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ - blx 0x291ffa │ │ │ │ + blx 0xfea91ff8 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2 0, cr15, [lr, #844] @ 0x34c │ │ │ │ + stc2 0, cr15, [lr, #-844]! @ 0xfffffcb4 │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d34628 │ │ │ │ - @ instruction: 0x464afbbd │ │ │ │ + @ instruction: 0x464afb5d │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf856f0d6 │ │ │ │ + @ instruction: 0xfff6f0d5 │ │ │ │ @ instruction: 0x46514632 │ │ │ │ @ instruction: 0xf0d34638 │ │ │ │ - @ instruction: 0x464bfbff │ │ │ │ + @ instruction: 0x464bfb9f │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ stmib sp, {r0, r1, r2, r3, sp}^ │ │ │ │ @ instruction: 0xf0d55800 │ │ │ │ - strbmi pc, [r3], -pc, asr #28 @ │ │ │ │ + strbmi pc, [r3], -pc, ror #27 @ │ │ │ │ ldrbmi r4, [r9], -r2, lsr #12 │ │ │ │ strls r2, [r1, #-2] │ │ │ │ @ instruction: 0xf0d59700 │ │ │ │ - andlt pc, r3, r7, asr #28 │ │ │ │ + andlt pc, r3, r7, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, sp, lsl #12 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0x469b4692 │ │ │ │ - cdp2 0, 15, cr15, cr2, cr12, {6} │ │ │ │ + cdp2 0, 9, cr15, cr2, cr12, {6} │ │ │ │ strtmi r4, [r8], -r7, lsl #12 │ │ │ │ - cdp2 0, 14, cr15, cr14, cr12, {6} │ │ │ │ + cdp2 0, 8, cr15, cr14, cr12, {6} │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ - cdp2 0, 14, cr15, cr10, cr12, {6} │ │ │ │ + cdp2 0, 8, cr15, cr10, cr12, {6} │ │ │ │ strtmi r4, [r8], -r0, lsl #13 │ │ │ │ - cdp2 0, 14, cr15, cr6, cr12, {6} │ │ │ │ + cdp2 0, 8, cr15, cr6, cr12, {6} │ │ │ │ @ instruction: 0x4606465a │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf980f0e4 │ │ │ │ + @ instruction: 0xf920f0e4 │ │ │ │ cmple r2, r0, lsl #24 │ │ │ │ @ instruction: 0x46404659 │ │ │ │ - cdp2 0, 5, cr15, cr8, cr3, {7} │ │ │ │ + ldc2l 0, cr15, [r8, #908]! @ 0x38c │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwcs r2, #519 @ 0x207 │ │ │ │ - mcrr2 0, 12, pc, r6, cr13 @ │ │ │ │ + blx 0xffa12096 │ │ │ │ @ instruction: 0x46834632 │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - strbmi pc, [r3], -r9, lsl #26 @ │ │ │ │ + strbmi pc, [r3], -r9, lsr #25 @ │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - ldrtmi pc, [r3], -pc, lsl #21 @ │ │ │ │ + ldrtmi pc, [r3], -pc, lsr #20 @ │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0x4621fab5 │ │ │ │ + @ instruction: 0x4621fa55 │ │ │ │ andcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0cd2300 │ │ │ │ - strbmi pc, [r3], -sp, lsr #24 @ │ │ │ │ + strbmi pc, [r3], -sp, asr #23 @ │ │ │ │ ldrtmi r4, [sl], -r6, lsl #12 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd0701 │ │ │ │ andcs fp, r6, r0 │ │ │ │ - blx 0x1b9213a │ │ │ │ + blx 0x39213a │ │ │ │ strtmi r4, [sl], -r3, asr #12 │ │ │ │ andcs r4, r2, r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd9702 │ │ │ │ strls r9, [r0], -r4 │ │ │ │ - blx 0x191214e │ │ │ │ + blx 0x11214e │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ qsub8mi r8, r1, r0 │ │ │ │ rscscs r4, pc, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0cd2300 │ │ │ │ - ldrbmi pc, [sl], -r7, lsl #24 @ │ │ │ │ + ldrbmi pc, [sl], -r7, lsr #23 @ │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ strtmi r9, [r0], -r5 │ │ │ │ - @ instruction: 0xff84f0e3 │ │ │ │ + @ instruction: 0xff24f0e3 │ │ │ │ ldrtmi r9, [r2], -r5, lsl #22 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xff7ef0e3 │ │ │ │ + @ instruction: 0xff1ef0e3 │ │ │ │ strtmi r2, [r1], -r8, lsl #4 │ │ │ │ adcmi r4, r2, r8, lsr #12 │ │ │ │ ldrbne r3, [r3, r1, lsl #20] │ │ │ │ - blx 0xffd1213e │ │ │ │ + blx 0xfe51213e │ │ │ │ @ instruction: 0x46834632 │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0x4643fcb5 │ │ │ │ + @ instruction: 0x4643fc55 │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0x4633fa3b │ │ │ │ + @ instruction: 0x4633f9db │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - strtmi pc, [r1], -r1, ror #20 │ │ │ │ + strtmi pc, [r1], -r1, lsl #20 │ │ │ │ andcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0cd2300 │ │ │ │ - @ instruction: 0x4643fbd9 │ │ │ │ + @ instruction: 0x4643fb79 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ andlt lr, r0, sp, asr #19 │ │ │ │ strls r2, [r2, -r6] │ │ │ │ - blx 0x7121de │ │ │ │ + blx 0xfef121dc │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwcs r2, #640 @ 0x280 │ │ │ │ - blx 0xff31218e │ │ │ │ + blx 0x1b1218e │ │ │ │ strmi r4, [r6], -r3, asr #12 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd2002 │ │ │ │ strls r9, [r1, -r8] │ │ │ │ @ instruction: 0xf0e49600 │ │ │ │ - andlt pc, r7, r9, lsl #22 │ │ │ │ + andlt pc, r7, r9, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebad08c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461c │ │ │ │ strmi r4, [r5], -pc, lsl #12 │ │ │ │ - ldc2l 0, cr15, [lr, #-816]! @ 0xfffffcd0 │ │ │ │ + ldc2 0, cr15, [lr, #-816] @ 0xfffffcd0 │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d34604 │ │ │ │ - @ instruction: 0xf04ff9bd │ │ │ │ + @ instruction: 0xf04ff95d │ │ │ │ @ instruction: 0xf04f31ff │ │ │ │ @ instruction: 0xf0cd30ff │ │ │ │ - @ instruction: 0x4633fa13 │ │ │ │ + @ instruction: 0x4633f9b3 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ streq lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf0d5200a │ │ │ │ - @ instruction: 0x462afd5b │ │ │ │ + @ instruction: 0x462afcfb │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x1f1221c │ │ │ │ + blx 0x71221c │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0xf1222c │ │ │ │ + ldmiblt sl, {r0, r1, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi fp, [pc], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ @ instruction: 0xf0cc4605 │ │ │ │ - ldrtmi pc, [sl], -pc, asr #26 @ │ │ │ │ + ldrtmi pc, [sl], -pc, ror #25 @ │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - @ instruction: 0xf9bef0d3 │ │ │ │ + @ instruction: 0xf95ef0d3 │ │ │ │ andcs r2, r0, r0, lsl #2 │ │ │ │ - @ instruction: 0xf9e6f0cd │ │ │ │ + @ instruction: 0xf986f0cd │ │ │ │ @ instruction: 0x4632463b │ │ │ │ andls r4, r0, r9, lsr #12 │ │ │ │ strls r2, [r1], #-10 │ │ │ │ - stc2 0, cr15, [lr, #-852]! @ 0xfffffcac │ │ │ │ + stc2l 0, cr15, [lr], {213} @ 0xd5 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - strtmi pc, [r2], -sp, asr #20 │ │ │ │ + strtmi pc, [r2], -sp, ror #19 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0d341f0 │ │ │ │ - svclt 0x0000ba0d │ │ │ │ + svclt 0x0000b9ad │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @ instruction: 0xf0cc4690 │ │ │ │ - @ instruction: 0x464bfdd5 │ │ │ │ + @ instruction: 0x464bfd75 │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf928f0e4 │ │ │ │ + @ instruction: 0xf8c8f0e4 │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - stc2 0, cr15, [r6], #912 @ 0x390 │ │ │ │ + mcrr2 0, 14, pc, r6, cr4 @ │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff0cf0e3 │ │ │ │ + cdp2 0, 10, cr15, cr12, cr3, {7} │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - cdplt 0, 13, cr15, cr10, cr3, {7} │ │ │ │ + cdplt 0, 7, cr15, cr10, cr3, {7} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ pkhbtmi r4, sl, r7, lsl #12 │ │ │ │ @ instruction: 0xf0cc4680 │ │ │ │ - @ instruction: 0x4604fcf5 │ │ │ │ - ldc2l 0, cr15, [r2], #816 @ 0x330 │ │ │ │ + @ instruction: 0x4604fc95 │ │ │ │ + ldc2 0, cr15, [r2], {204} @ 0xcc │ │ │ │ @ instruction: 0xf0cc4606 │ │ │ │ - strbmi pc, [sl], -pc, ror #25 @ │ │ │ │ + strbmi pc, [sl], -pc, lsl #25 @ │ │ │ │ ldrtmi r4, [r9], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - strbmi pc, [sl], -sp, lsr #18 @ │ │ │ │ + strbmi pc, [sl], -sp, asr #17 @ │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xf9f8f0d3 │ │ │ │ + @ instruction: 0xf998f0d3 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf0d34628 │ │ │ │ - @ instruction: 0x4632f9f3 │ │ │ │ + @ instruction: 0x4632f993 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - stc2l 0, cr15, [sl], #-848 @ 0xfffffcb0 │ │ │ │ + stc2 0, cr15, [sl], {212} @ 0xd4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ movwcs r2, #575 @ 0x23f │ │ │ │ - stc2 0, cr15, [ip, #-844]! @ 0xfffffcb4 │ │ │ │ + stc2l 0, cr15, [ip], {211} @ 0xd3 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - mcrr2 0, 13, pc, r0, cr3 @ │ │ │ │ + blx 0xff892352 │ │ │ │ andcs r2, r0, r0, lsl #2 │ │ │ │ - @ instruction: 0xf968f0cd │ │ │ │ + @ instruction: 0xf908f0cd │ │ │ │ @ instruction: 0x46034632 │ │ │ │ andcs r4, r2, r1, asr #12 │ │ │ │ strls r9, [r1], #-1280 @ 0xfffffb00 │ │ │ │ - ldc2 0, cr15, [r0], #852 @ 0x354 │ │ │ │ + mrrc2 0, 13, pc, r0, cr5 @ │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - strtmi pc, [r2], -pc, asr #19 │ │ │ │ + strtmi pc, [r2], -pc, ror #18 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0d347f0 │ │ │ │ - svclt 0x0000b98f │ │ │ │ + svclt 0x0000b92f │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @ instruction: 0xf0cc4690 │ │ │ │ - @ instruction: 0x464bfd57 │ │ │ │ + @ instruction: 0x464bfcf7 │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf8aaf0e4 │ │ │ │ + @ instruction: 0xf84af0e4 │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf8e6f0e4 │ │ │ │ + @ instruction: 0xf886f0e4 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - cdp2 0, 8, cr15, cr14, cr3, {7} │ │ │ │ + cdp2 0, 2, cr15, cr14, cr3, {7} │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - cdplt 0, 5, cr15, cr12, cr3, {7} │ │ │ │ + ldcllt 0, cr15, [ip, #908]! @ 0x38c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @ instruction: 0xf0cc4690 │ │ │ │ - strbmi pc, [fp], -fp, lsr #26 @ │ │ │ │ + strbmi pc, [fp], -fp, asr #25 @ │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf894f0e4 │ │ │ │ + @ instruction: 0xf834f0e4 │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0xfef1245e │ │ │ │ + blx 0x171245e │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - cdp2 0, 6, cr15, cr2, cr3, {7} │ │ │ │ + cdp2 0, 0, cr15, cr2, cr3, {7} │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - cdplt 0, 3, cr15, cr0, cr3, {7} │ │ │ │ + ldcllt 0, cr15, [r0, #908] @ 0x38c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ pkhbtmi r4, sl, r7, lsl #12 │ │ │ │ @ instruction: 0xf0cc4680 │ │ │ │ - strmi pc, [r4], -fp, asr #24 │ │ │ │ - mcrr2 0, 12, pc, r8, cr12 @ │ │ │ │ + strmi pc, [r4], -fp, ror #23 │ │ │ │ + blx 0xffa9243e │ │ │ │ @ instruction: 0xf0cc4606 │ │ │ │ - strbmi pc, [sl], -r5, asr #24 @ │ │ │ │ + strbmi pc, [sl], -r5, ror #23 @ │ │ │ │ ldrtmi r4, [r9], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - @ instruction: 0x464af8b3 │ │ │ │ + @ instruction: 0x464af853 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xf94ef0d3 │ │ │ │ + @ instruction: 0xf8eef0d3 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf0d34628 │ │ │ │ - strtmi pc, [sl], -r9, asr #18 │ │ │ │ + strtmi pc, [sl], -r9, ror #17 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf8d4f0d3 │ │ │ │ + @ instruction: 0xf874f0d3 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ movwcs r2, #575 @ 0x23f │ │ │ │ - stc2 0, cr15, [r2], {211} @ 0xd3 │ │ │ │ + stc2 0, cr15, [r2], #-844 @ 0xfffffcb4 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - blx 0xfe6124a6 │ │ │ │ + blx 0xe124a6 │ │ │ │ andcs r2, r0, r0, lsl #2 │ │ │ │ - @ instruction: 0xf8bef0cd │ │ │ │ + @ instruction: 0xf85ef0cd │ │ │ │ @ instruction: 0x46034632 │ │ │ │ andcs r4, r2, r1, asr #12 │ │ │ │ strls r9, [r1], #-1280 @ 0xfffffb00 │ │ │ │ - stc2 0, cr15, [r6], {213} @ 0xd5 │ │ │ │ + blx 0xfea124c6 │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - strtmi pc, [r2], -r5, lsr #18 │ │ │ │ + strtmi pc, [r2], -r5, asr #17 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0d347f0 │ │ │ │ - svclt 0x0000b8e5 │ │ │ │ + svclt 0x0000b885 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad394 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0xfff924d6 │ │ │ │ + blx 0xfe7924d6 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - @ instruction: 0x4621f89b │ │ │ │ + @ instruction: 0x4621f83b │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0x4629fedd │ │ │ │ + @ instruction: 0x4629fe7d │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04ffed7 │ │ │ │ + @ instruction: 0xf04ffe77 │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d31201 │ │ │ │ - strtmi pc, [sl], -fp, lsr #22 │ │ │ │ + strtmi pc, [sl], -fp, asr #21 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - mcr2 0, 7, pc, cr8, cr11, {6} @ │ │ │ │ + mcr2 0, 4, pc, cr8, cr11, {6} @ │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0db40f8 │ │ │ │ - svclt 0x0000bee1 │ │ │ │ + svclt 0x0000be81 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad3f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0xff31253a │ │ │ │ + blx 0x1b1253a │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - strtmi pc, [r1], -r9, ror #16 │ │ │ │ + strtmi pc, [r1], -r9, lsl #16 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - strtmi pc, [r9], -r3, ror #28 │ │ │ │ + strtmi pc, [r9], -r3, lsl #28 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04ffe5d │ │ │ │ + @ instruction: 0xf04ffdfd │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d33201 │ │ │ │ - @ instruction: 0x462afaf9 │ │ │ │ + @ instruction: 0x462afa99 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - mrc2 0, 4, pc, cr14, cr11, {6} │ │ │ │ + mrc2 0, 1, pc, cr14, cr11, {6} │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0db40f8 │ │ │ │ - svclt 0x0000be97 │ │ │ │ + svclt 0x0000be37 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad45c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0xfe69259e │ │ │ │ + blx 0xe9259e │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ - @ instruction: 0xf0d34606 │ │ │ │ - @ instruction: 0x4621f837 │ │ │ │ + @ instruction: 0xf0d24606 │ │ │ │ + @ instruction: 0x4621ffd7 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0x4629fdff │ │ │ │ + @ instruction: 0x4629fd9f │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04ffdf9 │ │ │ │ + @ instruction: 0xf04ffd99 │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d31201 │ │ │ │ - strtmi pc, [sl], -r7, asr #21 │ │ │ │ + strtmi pc, [sl], -r7, ror #20 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - mcr2 0, 4, pc, cr4, cr11, {6} @ │ │ │ │ + mcr2 0, 1, pc, cr4, cr11, {6} @ │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0db40f8 │ │ │ │ - svclt 0x0000be7d │ │ │ │ + svclt 0x0000be1d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad4c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0x1a12602 │ │ │ │ + blx 0x212602 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ - @ instruction: 0xf0d34606 │ │ │ │ - strtmi pc, [r1], -r5, lsl #16 │ │ │ │ + @ instruction: 0xf0d24606 │ │ │ │ + strtmi pc, [r1], -r5, lsr #31 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - strtmi pc, [r9], -sp, lsr #27 │ │ │ │ + strtmi pc, [r9], -sp, asr #26 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04ffda7 │ │ │ │ + @ instruction: 0xf04ffd47 │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d33201 │ │ │ │ - @ instruction: 0x462afa95 │ │ │ │ + @ instruction: 0x462afa35 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - mrc2 0, 1, pc, cr10, cr11, {6} │ │ │ │ + ldc2l 0, cr15, [sl, #876] @ 0x36c │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0db40f8 │ │ │ │ - svclt 0x0000be33 │ │ │ │ + svclt 0x0000bdd3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ @ instruction: 0xf0cc460f │ │ │ │ - @ instruction: 0xf64ffb35 │ │ │ │ + @ instruction: 0xf64ffad5 │ │ │ │ @ instruction: 0x460471ff │ │ │ │ rscsvc pc, pc, pc, asr #12 │ │ │ │ - @ instruction: 0xffcef0cc │ │ │ │ + @ instruction: 0xff6ef0cc │ │ │ │ strmi r2, [r6], -r0, lsl #6 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ @ instruction: 0xf0d32210 │ │ │ │ - ldrtmi pc, [r2], -r1, lsr #22 @ │ │ │ │ + ldrtmi pc, [r2], -r1, asr #21 @ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xffc6f0d2 │ │ │ │ + @ instruction: 0xff66f0d2 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - strtmi pc, [r2], -r1, asr #31 │ │ │ │ + strtmi pc, [r2], -r1, ror #30 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - svclt 0x005af0d2 │ │ │ │ + mrclt 0, 7, APSR_nzcv, cr10, cr2, {6} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ @ instruction: 0xf0cc460f │ │ │ │ - @ instruction: 0xf04ffb0b │ │ │ │ + @ instruction: 0xf04ffaab │ │ │ │ @ instruction: 0x460411ff │ │ │ │ rscsne pc, pc, pc, asr #32 │ │ │ │ - @ instruction: 0xffa4f0cc │ │ │ │ + @ instruction: 0xff44f0cc │ │ │ │ strmi r2, [r6], -r0, lsl #6 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ @ instruction: 0xf0d32208 │ │ │ │ - @ instruction: 0x4632faf7 │ │ │ │ + @ instruction: 0x4632fa97 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xff9cf0d2 │ │ │ │ + @ instruction: 0xff3cf0d2 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - qadd8mi pc, r2, r7 @ │ │ │ │ + qasxmi pc, r2, r7 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - svclt 0x0030f0d2 │ │ │ │ + mrclt 0, 6, APSR_nzcv, cr0, cr2, {6} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad5cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - strtmi pc, [r9], -r1, ror #21 │ │ │ │ + strtmi pc, [r9], -r1, lsl #21 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ strtmi pc, [sl], -r7, asr #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - stcllt 0, cr15, [r0, #876]! @ 0x36c │ │ │ │ + stclt 0, cr15, [r0, #876] @ 0x36c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @ instruction: 0xf0cc4690 │ │ │ │ - @ instruction: 0x464bfb7b │ │ │ │ + @ instruction: 0x464bfb1b │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - cdp2 0, 14, cr15, cr4, cr3, {7} │ │ │ │ + cdp2 0, 8, cr15, cr4, cr3, {7} │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xff20f0e3 │ │ │ │ + cdp2 0, 12, cr15, cr0, cr3, {7} │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - ldc2 0, cr15, [r2], #908 @ 0x38c │ │ │ │ + mrrc2 0, 14, pc, r2, cr3 @ │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - stclt 0, cr15, [r0], {227} @ 0xe3 │ │ │ │ + stclt 0, cr15, [r0], #-908 @ 0xfffffc74 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -r4, lsl #12 │ │ │ │ @ instruction: 0x46084698 │ │ │ │ @ instruction: 0xf0cc460d │ │ │ │ - @ instruction: 0x4643fb51 │ │ │ │ + @ instruction: 0x4643faf1 │ │ │ │ ldrtmi r4, [sl], -r6, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf956f0e4 │ │ │ │ + @ instruction: 0xf8f6f0e4 │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9b0f0e4 │ │ │ │ + @ instruction: 0xf950f0e4 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - cdplt 0, 10, cr15, cr12, cr3, {7} │ │ │ │ + cdplt 0, 4, cr15, cr12, cr3, {7} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -r4, lsl #12 │ │ │ │ @ instruction: 0x46084698 │ │ │ │ @ instruction: 0xf0cc460d │ │ │ │ - strbmi pc, [r3], -sp, lsr #22 @ │ │ │ │ + strbmi pc, [r3], -sp, asr #21 @ │ │ │ │ ldrtmi r4, [sl], -r6, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf962f0e4 │ │ │ │ + @ instruction: 0xf902f0e4 │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf8fcf0e4 │ │ │ │ + @ instruction: 0xf89cf0e4 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - cdplt 0, 8, cr15, cr8, cr3, {7} │ │ │ │ + cdplt 0, 2, cr15, cr8, cr3, {7} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad6e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0x912820 │ │ │ │ + @ instruction: 0xf9c2f0cc │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04606 │ │ │ │ - strtmi pc, [r1], -fp, lsl #25 │ │ │ │ + strtmi pc, [r1], -fp, lsr #24 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - mcr2 0, 7, pc, cr12, cr0, {6} @ │ │ │ │ + mcr2 0, 4, pc, cr12, cr0, {6} @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d02201 │ │ │ │ - ldrtmi pc, [r1], -r7, ror #29 @ │ │ │ │ + ldrtmi pc, [r1], -r7, lsl #29 @ │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - stc2 0, cr15, [r0], #832 @ 0x340 │ │ │ │ + mcrr2 0, 13, pc, r0, cr0 @ │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04638 │ │ │ │ - ldrtmi pc, [r2], -pc, ror #22 @ │ │ │ │ + ldrtmi pc, [r2], -pc, lsl #22 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x1a92870 │ │ │ │ + bllt 0x292870 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad738 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf9f6f0cc │ │ │ │ + @ instruction: 0xf996f0cc │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04606 │ │ │ │ - @ instruction: 0x4621fc5f │ │ │ │ + @ instruction: 0x4621fbff │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - mcr2 0, 3, pc, cr2, cr0, {6} @ │ │ │ │ + mcr2 0, 0, pc, cr2, cr0, {6} @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d02201 │ │ │ │ - @ instruction: 0x4631fe5d │ │ │ │ + @ instruction: 0x4631fdfd │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - ldc2l 0, cr15, [r4], #-832 @ 0xfffffcc0 │ │ │ │ + ldc2 0, cr15, [r4], {208} @ 0xd0 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04638 │ │ │ │ - ldrtmi pc, [r2], -r3, asr #22 @ │ │ │ │ + ldrtmi pc, [r2], -r3, ror #21 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xf928c8 │ │ │ │ + blt 0xff7928c8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf9caf0cc │ │ │ │ + @ instruction: 0xf96af0cc │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d14606 │ │ │ │ - @ instruction: 0x4621fa9b │ │ │ │ + @ instruction: 0x4621fa3b │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - mrc2 0, 4, pc, cr4, cr0, {6} │ │ │ │ + mrc2 0, 1, pc, cr4, cr0, {6} │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d02201 │ │ │ │ - ldrtmi pc, [r1], -pc, lsl #29 @ │ │ │ │ + ldrtmi pc, [r1], -pc, lsr #28 @ │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - mcrr2 0, 13, pc, r8, cr0 @ │ │ │ │ + blx 0xffa9290a │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04638 │ │ │ │ - @ instruction: 0x4632fb75 │ │ │ │ + @ instruction: 0x4632fb15 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x1c12920 │ │ │ │ + bllt 0x412920 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad7e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf99ef0cc │ │ │ │ + @ instruction: 0xf93ef0cc │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d14606 │ │ │ │ - strtmi pc, [r1], -pc, ror #20 │ │ │ │ + strtmi pc, [r1], -pc, lsl #20 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - mcr2 0, 0, pc, cr10, cr0, {6} @ │ │ │ │ + stc2 0, cr15, [sl, #832]! @ 0x340 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d02201 │ │ │ │ - ldrtmi pc, [r1], -r5, lsl #28 @ │ │ │ │ + ldrtmi pc, [r1], -r5, lsr #27 @ │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - ldc2 0, cr15, [ip], {208} @ 0xd0 │ │ │ │ + blx 0xfef92962 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04638 │ │ │ │ - ldrtmi pc, [r2], -r9, asr #22 @ │ │ │ │ + ldrtmi pc, [r2], -r9, ror #21 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x1112978 │ │ │ │ + blt 0xff912978 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf9a6f0cc │ │ │ │ + @ instruction: 0xf946f0cc │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d44606 │ │ │ │ - @ instruction: 0x4621f931 │ │ │ │ + @ instruction: 0x4621f8d1 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - strtmi pc, [r9], -r7, lsl #25 │ │ │ │ + strtmi pc, [r9], -r7, lsr #24 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04ffc81 │ │ │ │ + @ instruction: 0xf04ffc21 │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d31201 │ │ │ │ - @ instruction: 0x462af8d5 │ │ │ │ + @ instruction: 0x462af875 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x912a06 │ │ │ │ + blx 0xff112a04 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000bb1b │ │ │ │ + svclt 0x0000babb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad8a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf974f0cc │ │ │ │ + @ instruction: 0xf914f0cc │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d44606 │ │ │ │ - @ instruction: 0x4621f8ff │ │ │ │ + @ instruction: 0x4621f89f │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0x4629fbdb │ │ │ │ + @ instruction: 0x4629fb7b │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04ffbd5 │ │ │ │ + @ instruction: 0xf04ffb75 │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d31201 │ │ │ │ - strtmi pc, [sl], -r3, lsr #17 │ │ │ │ + strtmi pc, [sl], -r3, asr #16 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xffc92a68 │ │ │ │ + blx 0xfe492a68 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000bae9 │ │ │ │ + svclt 0x0000ba89 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - @ instruction: 0xf9f4f0cc │ │ │ │ + @ instruction: 0xf994f0cc │ │ │ │ @ instruction: 0x4606463b │ │ │ │ @ instruction: 0x46014652 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0xf04ffb61 │ │ │ │ + @ instruction: 0xf04ffb01 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc2l 0, cr15, [r4], {227} @ 0xe3 │ │ │ │ + stc2l 0, cr15, [r4], #-908 @ 0xfffffc74 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e38900 │ │ │ │ - @ instruction: 0x4642fcbd │ │ │ │ + @ instruction: 0x4642fc5d │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cc4628 │ │ │ │ - ldrtmi pc, [r2], -r7, asr #30 @ │ │ │ │ + ldrtmi pc, [r2], -r7, ror #29 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - ldrbmi pc, [r3], -r5, asr #21 @ │ │ │ │ + ldrbmi pc, [r3], -r5, ror #20 @ │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0x4633fd39 │ │ │ │ + @ instruction: 0x4633fcd9 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldclt 0, cr15, [r0, #-908]! @ 0xfffffc74 │ │ │ │ + ldcllt 0, cr15, [r0], {227} @ 0xe3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - @ instruction: 0xf9b0f0cc │ │ │ │ + @ instruction: 0xf950f0cc │ │ │ │ @ instruction: 0x4606463b │ │ │ │ @ instruction: 0x46014652 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0xf04ffb1d │ │ │ │ + @ instruction: 0xf04ffabd │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldc2l 0, cr15, [r8], #-908 @ 0xfffffc74 │ │ │ │ + ldc2 0, cr15, [r8], {227} @ 0xe3 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e38900 │ │ │ │ - @ instruction: 0x4642fc71 │ │ │ │ + @ instruction: 0x4642fc11 │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cc4628 │ │ │ │ - ldrtmi pc, [r2], -r3, lsl #30 @ │ │ │ │ + ldrtmi pc, [r2], -r3, lsr #29 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - ldrbmi pc, [r3], -r1, lsl #21 @ │ │ │ │ + ldrbmi pc, [r3], -r1, lsr #20 @ │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0x4633fcf5 │ │ │ │ + @ instruction: 0x4633fc95 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - stcllt 0, cr15, [ip], #908 @ 0x38c │ │ │ │ + stclt 0, cr15, [ip], {227} @ 0xe3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebada18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf8baf0cc │ │ │ │ + @ instruction: 0xf85af0cc │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf0d44606 │ │ │ │ - strtmi pc, [r1], -r5, asr #16 │ │ │ │ + @ instruction: 0xf0d34606 │ │ │ │ + strtmi pc, [r1], -r5, ror #31 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0x4629fb53 │ │ │ │ + @ instruction: 0x4629faf3 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04ffb4d │ │ │ │ + @ instruction: 0xf04ffaed │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d23201 │ │ │ │ - strtmi pc, [sl], -r9, ror #31 │ │ │ │ + strtmi pc, [sl], -r9, lsl #31 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x812bdc │ │ │ │ + @ instruction: 0xf9bef0de │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000ba17 │ │ │ │ + svclt 0x0000b9b7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebada7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf888f0cc │ │ │ │ + @ instruction: 0xf828f0cc │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf0d44606 │ │ │ │ - @ instruction: 0x4621f813 │ │ │ │ + @ instruction: 0xf0d34606 │ │ │ │ + @ instruction: 0x4621ffb3 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - strtmi pc, [r9], -pc, asr #21 │ │ │ │ + strtmi pc, [r9], -pc, ror #20 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04ffac9 │ │ │ │ + @ instruction: 0xf04ffa69 │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d23201 │ │ │ │ - @ instruction: 0x462affb7 │ │ │ │ + qsaxmi pc, sl, r7 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9ecf0de │ │ │ │ + @ instruction: 0xf98cf0de │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000b9e5 │ │ │ │ + svclt 0x0000b985 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf822f0cc │ │ │ │ + @ instruction: 0xffc2f0cb │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04606 │ │ │ │ - @ instruction: 0x4621fb17 │ │ │ │ + @ instruction: 0x4621fab7 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - stc2l 0, cr15, [ip], #832 @ 0x340 │ │ │ │ + stc2 0, cr15, [ip], {208} @ 0xd0 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d02201 │ │ │ │ - ldrtmi pc, [r1], -r7, ror #25 @ │ │ │ │ + ldrtmi pc, [r1], -r7, lsl #25 @ │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - blx 0xfe892c58 │ │ │ │ + blx 0x1092c58 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04638 │ │ │ │ - ldrtmi pc, [r2], -pc, ror #18 @ │ │ │ │ + ldrtmi pc, [r2], -pc, lsl #18 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - stmdblt r8!, {r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r8, {r4, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadb38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xfff6f0cb │ │ │ │ + @ instruction: 0xff96f0cb │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04606 │ │ │ │ - strtmi pc, [r1], -fp, ror #21 │ │ │ │ + strtmi pc, [r1], -fp, lsl #21 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - stc2l 0, cr15, [r2], #-832 @ 0xfffffcc0 │ │ │ │ + stc2 0, cr15, [r2], {208} @ 0xd0 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d02201 │ │ │ │ - @ instruction: 0x4631fc5d │ │ │ │ + @ instruction: 0x4631fbfd │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - blx 0x1d92cb0 │ │ │ │ + blx 0x592cb0 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04638 │ │ │ │ - ldrtmi pc, [r2], -r3, asr #18 @ │ │ │ │ + ldrtmi pc, [r2], -r3, ror #17 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - ldmdblt ip!, {r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmlt ip, {r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldccc 6, cr15, [ip], {68} @ 0x44 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cc0000 │ │ │ │ - svclt 0x0000bed5 │ │ │ │ + svclt 0x0000be75 │ │ │ │ addeq r9, fp, r0, asr #11 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stccc 6, cr15, [r0], #272 @ 0x110 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cc0000 │ │ │ │ - svclt 0x0000bebd │ │ │ │ + svclt 0x0000be5d │ │ │ │ umulleq r9, fp, r0, r5 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stcmi 6, cr15, [r4], #-272 @ 0xfffffef0 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cc0000 │ │ │ │ - svclt 0x0000bea5 │ │ │ │ + svclt 0x0000be45 │ │ │ │ addeq r9, fp, r0, ror #10 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stcmi 6, cr15, [r8], #272 @ 0x110 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cc0000 │ │ │ │ - svclt 0x0000be8d │ │ │ │ + svclt 0x0000be2d │ │ │ │ addeq r9, fp, r0, lsr r5 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldccs 6, cr15, [ip], {67} @ 0x43 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cc0000 │ │ │ │ - svclt 0x0000be75 │ │ │ │ + svclt 0x0000be15 │ │ │ │ addeq r9, fp, r0, lsl #10 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stccc 6, cr15, [r0], #-268 @ 0xfffffef4 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cc0000 │ │ │ │ - svclt 0x0000be5d │ │ │ │ + svclt 0x0000bdfd │ │ │ │ ldrdeq r9, [fp], r0 │ │ │ │ @ instruction: 0xf0d12220 │ │ │ │ - svclt 0x0000b90d │ │ │ │ + svclt 0x0000b8ad │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebadcb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - stc2l 0, cr15, [r4, #844]! @ 0x34c │ │ │ │ + stc2 0, cr15, [r4, #844] @ 0x34c │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ movwcs r2, #544 @ 0x220 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0x1b92e24 │ │ │ │ + blt 0x392e24 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadcdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf0cb4604 │ │ │ │ - qsaxmi pc, r9, r9 @ │ │ │ │ + @ instruction: 0x4629fef9 │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - strtmi pc, [r9], -fp, asr #24 │ │ │ │ + strtmi pc, [r9], -fp, ror #23 │ │ │ │ eorcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0d22300 │ │ │ │ - ldrtmi pc, [r2], -r7, lsr #31 @ │ │ │ │ + ldrtmi pc, [r2], -r7, asr #30 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xfe392e54 │ │ │ │ + bllt 0xb92e54 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadd14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf0cb4604 │ │ │ │ - qasxmi pc, r9, sp @ │ │ │ │ + @ instruction: 0x4629fedd │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ @ instruction: 0x462afbf9 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - ldmiblt r2!, {r0, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r2, {r0, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadd40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf0cb4604 │ │ │ │ - strtmi pc, [r9], -r7, lsr #30 │ │ │ │ + strtmi pc, [r9], -r7, asr #29 │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - strtmi pc, [r9], -r3, asr #25 │ │ │ │ + strtmi pc, [r9], -r3, ror #24 │ │ │ │ eorcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0d22300 │ │ │ │ - shadd16mi pc, r2, r7 @ │ │ │ │ + @ instruction: 0x4632feb7 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x1712eb8 │ │ │ │ + blt 0xfff12eb8 │ │ │ │ andsle r2, sp, r0, lsr #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadd7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - cdp2 0, 13, cr15, cr4, cr11, {6} │ │ │ │ + cdp2 0, 7, cr15, cr4, cr11, {6} │ │ │ │ cdpne 3, 6, cr2, cr2, cr1, {0} │ │ │ │ @ instruction: 0x46074631 │ │ │ │ - blx 0xfec12edc │ │ │ │ + blx 0x1412edc │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d04628 │ │ │ │ - @ instruction: 0x463afb9d │ │ │ │ + @ instruction: 0x463afb3d │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - stmdalt r8!, {r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + svclt 0x00c8f0cf │ │ │ │ @ instruction: 0xf0cf2100 │ │ │ │ - svclt 0x0000bfff │ │ │ │ + svclt 0x0000bf9f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaddc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ - cdp2 0, 11, cr15, cr2, cr11, {6} │ │ │ │ + cdp2 0, 5, cr15, cr2, cr11, {6} │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ strtmi pc, [sl], -fp, asr #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stmdalt ip, {r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + svclt 0x00acf0cf │ │ │ │ andsle r2, lr, r0, lsr #20 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0xf0cb4605 │ │ │ │ - mcrne 14, 3, pc, cr2, cr7, {4} @ │ │ │ │ + mcrne 14, 3, pc, cr2, cr7, {1} @ │ │ │ │ movwcs r4, #5681 @ 0x1631 │ │ │ │ @ instruction: 0xf0d14607 │ │ │ │ - @ instruction: 0x4622fa71 │ │ │ │ + @ instruction: 0x4622fa11 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - blx 0x112f5e │ │ │ │ + blx 0xfe912f5c │ │ │ │ @ instruction: 0x4629463a │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0cf41f0 │ │ │ │ - movwcs fp, #8171 @ 0x1feb │ │ │ │ + movwcs fp, #8075 @ 0x1f8b │ │ │ │ @ instruction: 0xf0d1221f │ │ │ │ - svclt 0x0000ba61 │ │ │ │ + svclt 0x0000ba01 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebade3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcmi 0x00160fe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ ldmdavs pc!, {r0, r1, r2, r3, r4, r5, r6, sl, lr} @ │ │ │ │ stmibpl fp!, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ @ instruction: 0x61b8f644 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cc6808 │ │ │ │ - blmi 0x3d62b0 │ │ │ │ + blmi 0x3d6130 │ │ │ │ biceq pc, r8, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r6], #-2282 @ 0xfffff716 │ │ │ │ ldmdbne r3, {r9, sl, ip, pc} │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - stc2 0, cr15, [r2, #816] @ 0x330 │ │ │ │ + stc2 0, cr15, [r2, #-816]! @ 0xfffffcd0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ addeq r9, fp, ip, lsl #6 │ │ │ │ addeq r9, fp, r4, ror #5 │ │ │ │ @@ -72307,420 +72307,420 @@ │ │ │ │ ldmdavs pc!, {r0, r1, r2, r3, r4, r5, r6, sl, lr} @ │ │ │ │ stmibpl fp!, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ teqpvc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cc6808 │ │ │ │ - blmi 0x3d6240 │ │ │ │ + blmi 0x3d60c0 │ │ │ │ cmppne ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r6], #-2282 @ 0xfffff716 │ │ │ │ ldmdbne r3, {r9, sl, ip, pc} │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - stc2l 0, cr15, [sl, #-816] @ 0xfffffcd0 │ │ │ │ + stc2l 0, cr15, [sl], #816 @ 0x330 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ umulleq r9, fp, ip, r2 │ │ │ │ addeq r9, fp, r4, ror r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadf1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf0cb460e │ │ │ │ - blmi 0x356610 │ │ │ │ + blmi 0x356490 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R8_usr, r3 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ strmi r1, [r2], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf0cc6808 │ │ │ │ - strtmi pc, [r2], -r9, lsl #26 │ │ │ │ + strtmi pc, [r2], -r9, lsr #25 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stmdblt ip!, {r0, r1, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmialt ip, {r0, r1, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ addeq r9, fp, r0, lsr #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadf64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf0cb460e │ │ │ │ - blmi 0x3565c8 │ │ │ │ + blmi 0x356448 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrscs pc, ip, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ strmi r1, [r2], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf0cc6808 │ │ │ │ - strtmi pc, [r2], -r5, ror #25 │ │ │ │ + strtmi pc, [r2], -r5, lsl #25 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldmlt lr!, {r0, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmdalt lr, {r0, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ ldrdeq r9, [fp], r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadfac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0xf0cb4606 │ │ │ │ - @ instruction: 0x4604fdf1 │ │ │ │ - stc2l 0, cr15, [lr, #812]! @ 0x32c │ │ │ │ + @ instruction: 0x4604fd91 │ │ │ │ + stc2 0, cr15, [lr, #812] @ 0x32c │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - blx 0xff893114 │ │ │ │ + blx 0xfe093114 │ │ │ │ movwcs r4, #1577 @ 0x629 │ │ │ │ eorcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - mrc2 0, 1, pc, cr12, cr2, {6} │ │ │ │ + ldc2l 0, cr15, [ip, #840] @ 0x348 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - strtmi pc, [r2], -r3, lsr #20 │ │ │ │ + strtmi pc, [r2], -r3, asr #19 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0x793134 │ │ │ │ + ldmiblt ip!, {r1, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0xf0cb4606 │ │ │ │ - strmi pc, [r4], -sp, asr #27 │ │ │ │ - stc2l 0, cr15, [sl, #812] @ 0x32c │ │ │ │ + strmi pc, [r4], -sp, ror #26 │ │ │ │ + stc2l 0, cr15, [sl, #-812]! @ 0xfffffcd4 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - blx 0x1a1315e │ │ │ │ + blx 0x21315e │ │ │ │ movwcs r4, #1577 @ 0x629 │ │ │ │ eorcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - ldc2 0, cr15, [sl, #840]! @ 0x348 │ │ │ │ + ldc2l 0, cr15, [sl, #-840] @ 0xfffffcb8 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - @ instruction: 0x4622f9ff │ │ │ │ + @ instruction: 0x4622f99f │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - ldmiblt r8!, {r1, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r8, {r1, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x46074699 │ │ │ │ - stc2 0, cr15, [r6, #812]! @ 0x32c │ │ │ │ + stc2l 0, cr15, [r6, #-812] @ 0xfffffcd4 │ │ │ │ @ instruction: 0xf0cb4604 │ │ │ │ - cdpne 13, 7, cr15, cr2, cr3, {5} │ │ │ │ + cdpne 13, 7, cr15, cr2, cr3, {2} │ │ │ │ movwcs r4, #5673 @ 0x1629 │ │ │ │ @ instruction: 0xf0d44680 │ │ │ │ - ldrtmi pc, [r2], -r1, asr #22 @ │ │ │ │ + ldrtmi pc, [r2], -r1, ror #21 @ │ │ │ │ strtmi r4, [r9], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - strbmi pc, [r2], -pc, ror #27 @ │ │ │ │ + strbmi pc, [r2], -pc, lsl #27 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9d6f0d2 │ │ │ │ + @ instruction: 0xf976f0d2 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d243f8 │ │ │ │ - svclt 0x0000b9cf │ │ │ │ + svclt 0x0000b96f │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ - stc2l 0, cr15, [r8, #-812] @ 0xfffffcd4 │ │ │ │ + stc2l 0, cr15, [r8], #812 @ 0x32c │ │ │ │ @ instruction: 0xf0cb4604 │ │ │ │ - ldrtmi pc, [r2], -r5, asr #26 @ │ │ │ │ + ldrtmi pc, [r2], -r5, ror #25 @ │ │ │ │ strmi r4, [r0], r9, lsr #12 │ │ │ │ - @ instruction: 0xff04f0cf │ │ │ │ + cdp2 0, 10, cr15, cr4, cr15, {6} │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0cf4620 │ │ │ │ - @ instruction: 0x462afeff │ │ │ │ + @ instruction: 0x462afe9f │ │ │ │ ldrtmi r4, [r3], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd2002 │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - blx 0xfe413214 │ │ │ │ + blx 0xc13214 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - cdplt 0, 9, cr15, cr0, cr15, {6} │ │ │ │ + cdplt 0, 3, cr15, cr0, cr15, {6} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ - ldc2 0, cr15, [ip, #-812] @ 0xfffffcd4 │ │ │ │ + ldc2 0, cr15, [ip], #812 @ 0x32c │ │ │ │ @ instruction: 0xf0cb4604 │ │ │ │ - @ instruction: 0x4632fd19 │ │ │ │ + @ instruction: 0x4632fcb9 │ │ │ │ strmi r4, [r0], r9, lsr #12 │ │ │ │ - cdp2 0, 13, cr15, cr8, cr15, {6} │ │ │ │ + cdp2 0, 7, cr15, cr8, cr15, {6} │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0cf4620 │ │ │ │ - @ instruction: 0x462afed3 │ │ │ │ + @ instruction: 0x462afe73 │ │ │ │ ldrtmi r4, [r3], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd200a │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - blx 0x191326c │ │ │ │ + blx 0x11326c │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - cdplt 0, 6, cr15, cr4, cr15, {6} │ │ │ │ + cdplt 0, 0, cr15, cr4, cr15, {6} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ - stc2 0, cr15, [r4, #-812]! @ 0xfffffcd4 │ │ │ │ + stc2l 0, cr15, [r4], {203} @ 0xcb │ │ │ │ @ instruction: 0xf0cb4604 │ │ │ │ - ldrtmi pc, [r2], -r1, lsr #26 @ │ │ │ │ + ldrtmi pc, [r2], -r1, asr #25 @ │ │ │ │ strmi r4, [r0], r9, lsr #12 │ │ │ │ - @ instruction: 0xf990f0d2 │ │ │ │ + @ instruction: 0xf930f0d2 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - strtmi pc, [sl], -fp, lsl #19 │ │ │ │ + strtmi pc, [sl], -fp, lsr #18 │ │ │ │ ldrtmi r4, [r3], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd2002 │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - ldc2l 0, cr15, [lr], #848 @ 0x350 │ │ │ │ + ldc2 0, cr15, [lr], {212} @ 0xd4 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stmdblt sl, {r1, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmialt sl!, {r1, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ - ldc2l 0, cr15, [r8], #812 @ 0x32c │ │ │ │ + ldc2 0, cr15, [r8], {203} @ 0xcb │ │ │ │ @ instruction: 0xf0cb4604 │ │ │ │ - @ instruction: 0x4632fcf5 │ │ │ │ + @ instruction: 0x4632fc95 │ │ │ │ strmi r4, [r0], r9, lsr #12 │ │ │ │ - @ instruction: 0xf964f0d2 │ │ │ │ + @ instruction: 0xf904f0d2 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - @ instruction: 0x462af95f │ │ │ │ + @ instruction: 0x462af8ff │ │ │ │ ldrtmi r4, [r3], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd200a │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - ldc2l 0, cr15, [r2], {212} @ 0xd4 │ │ │ │ + ldc2l 0, cr15, [r2], #-848 @ 0xfffffcb0 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldmdblt lr, {r1, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmlt lr!, {r1, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldrmi r4, [r0], lr, lsl #12 │ │ │ │ @ instruction: 0xf0cb4699 │ │ │ │ - strmi pc, [r5], -r1, lsl #27 │ │ │ │ - ldc2l 0, cr15, [lr, #-812]! @ 0xfffffcd4 │ │ │ │ + strmi pc, [r5], -r1, lsr #26 │ │ │ │ + ldc2 0, cr15, [lr, #-812] @ 0xfffffcd4 │ │ │ │ strmi r4, [r7], -fp, asr #12 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - strbmi pc, [fp], -r3, lsl #23 @ │ │ │ │ + strbmi pc, [fp], -r3, lsr #22 @ │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0x463bfbdd │ │ │ │ + @ instruction: 0x463bfb7d │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0x462bf8db │ │ │ │ + @ instruction: 0x462bf87b │ │ │ │ @ instruction: 0x46314632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e347f0 │ │ │ │ - svclt 0x0000b8bd │ │ │ │ + svclt 0x0000b85d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldrmi r4, [r0], lr, lsl #12 │ │ │ │ @ instruction: 0xf0cb4699 │ │ │ │ - @ instruction: 0x4605fd53 │ │ │ │ - ldc2l 0, cr15, [r0, #-812] @ 0xfffffcd4 │ │ │ │ + @ instruction: 0x4605fcf3 │ │ │ │ + ldc2l 0, cr15, [r0], #812 @ 0x32c │ │ │ │ strmi r4, [r7], -fp, asr #12 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - strbmi pc, [fp], -r5, lsl #23 @ │ │ │ │ + strbmi pc, [fp], -r5, lsr #22 @ │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0x463bfb1f │ │ │ │ + @ instruction: 0x463bfabf │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - strtmi pc, [fp], -sp, lsr #17 │ │ │ │ + strtmi pc, [fp], -sp, asr #16 │ │ │ │ @ instruction: 0x46314632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e347f0 │ │ │ │ - svclt 0x0000b88f │ │ │ │ + svclt 0x0000b82f │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ strmi r4, [lr], -r0, lsl #13 │ │ │ │ - ldc2l 0, cr15, [r0], #-812 @ 0xfffffcd4 │ │ │ │ + ldc2 0, cr15, [r0], {203} @ 0xcb │ │ │ │ movteq pc, #421 @ 0x1a5 @ │ │ │ │ teqmi fp, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0cbd019 │ │ │ │ - cdpne 12, 6, cr15, cr10, cr9, {3} │ │ │ │ + cdpne 12, 6, cr15, cr10, cr9, {0} │ │ │ │ movwcs r4, #5681 @ 0x1631 │ │ │ │ @ instruction: 0xf0d44681 │ │ │ │ - strtmi pc, [sl], -r7, lsl #20 │ │ │ │ + strtmi pc, [sl], -r7, lsr #19 │ │ │ │ @ instruction: 0x4631463b │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - @ instruction: 0x464afc57 │ │ │ │ + @ instruction: 0x464afbf7 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf89cf0d2 │ │ │ │ + @ instruction: 0xf83cf0d2 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d243f8 │ │ │ │ - @ instruction: 0x4631b895 │ │ │ │ + @ instruction: 0x4631b835 │ │ │ │ movwcs r2, #575 @ 0x23f │ │ │ │ - mcrr2 0, 13, pc, r6, cr2 @ │ │ │ │ + blx 0xffa1344e │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d243f8 │ │ │ │ - svclt 0x0000b889 │ │ │ │ + svclt 0x0000b829 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46074615 │ │ │ │ @ instruction: 0xf0cb460e │ │ │ │ - stccs 12, cr15, [r0, #-12]! │ │ │ │ + fstmdbxcs r0!, {d15-d95} @ Deprecated │ │ │ │ andsle r4, r8, r4, lsl #12 │ │ │ │ - blx 0x13466 │ │ │ │ + blx 0xfe813466 │ │ │ │ cdpne 3, 6, cr2, cr10, cr1, {0} │ │ │ │ @ instruction: 0x46804631 │ │ │ │ - @ instruction: 0xffd8f0d0 │ │ │ │ + @ instruction: 0xff78f0d0 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04620 │ │ │ │ - strbmi pc, [r2], -r9, ror #16 @ │ │ │ │ + strbmi pc, [r2], -r9, lsl #16 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2l 0, cr15, [r4, #-828] @ 0xfffffcc4 │ │ │ │ + ldc2l 0, cr15, [r4], #828 @ 0x33c │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0cf41f0 │ │ │ │ - ldrtmi fp, [r1], -sp, asr #26 │ │ │ │ - @ instruction: 0xf0d0221f │ │ │ │ - @ instruction: 0x4622f859 │ │ │ │ + ldrtmi fp, [r1], -sp, ror #25 │ │ │ │ + @ instruction: 0xf0cf221f │ │ │ │ + qsub8mi pc, r2, r9 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stcllt 0, cr15, [r2, #-828] @ 0xfffffcc4 │ │ │ │ + stcllt 0, cr15, [r2], #828 @ 0x33c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacc r1, {r1, r2, r3, r4, r9, sl, lr} │ │ │ │ - msreq CPSR_, #1879048196 @ 0x70000004 │ │ │ │ + cmnpvc r0, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @ instruction: 0xf8534615 │ │ │ │ @ instruction: 0xf0cb8020 │ │ │ │ - @ instruction: 0xf646fc2f │ │ │ │ + @ instruction: 0xf646fbcf │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ strmi r6, [r7], -lr, ror #4 │ │ │ │ @ instruction: 0xf0cf6819 │ │ │ │ - blls 0x3566d8 │ │ │ │ + blls 0x356558 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ andhi pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf0de9402 │ │ │ │ - andlt pc, r4, r5, ror #24 │ │ │ │ + andlt pc, r4, r5, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - stceq 2, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ + ldclvc 6, cr15, [r0], #-280 @ 0xfffffee8 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r0, {d14-d19} │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ ldrdhi pc, [r4], -ip │ │ │ │ - blx 0xffe13546 │ │ │ │ + blx 0xfe613546 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r0, r1, r2, r9, sl, lr} │ │ │ │ - stc2 0, cr15, [lr, #-828] @ 0xfffffcc4 │ │ │ │ + stc2 0, cr15, [lr], #828 @ 0x33c │ │ │ │ strtmi r9, [r0], -fp, lsl #22 │ │ │ │ movwls r9, #7178 @ 0x1c0a │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ @ instruction: 0x4629463b │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ strls r8, [r2], #-12 │ │ │ │ - stc2 0, cr15, [ip], #-888 @ 0xfffffc88 │ │ │ │ + blx 0xff3935c2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - stceq 2, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ + ldclvc 6, cr15, [r0], #-280 @ 0xfffffee8 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r0, {d14-d19} │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ ldrdhi pc, [ip], -ip │ │ │ │ - blx 0xfef935ba │ │ │ │ + blx 0x17935ba │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r0, r1, r2, r9, sl, lr} │ │ │ │ - ldc2l 0, cr15, [r4], {207} @ 0xcf │ │ │ │ + ldc2l 0, cr15, [r4], #-828 @ 0xfffffcc4 │ │ │ │ strtmi r9, [r0], -fp, lsl #22 │ │ │ │ movwls r9, #7178 @ 0x1c0a │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ @ instruction: 0x4629463b │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ strls r8, [r2], #-12 │ │ │ │ - blx 0xffd13636 │ │ │ │ + blx 0xfe513636 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - stceq 2, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ + ldclvc 6, cr15, [r0], #-280 @ 0xfffffee8 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r0, {d14-d19} │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ @ instruction: 0x8014f8dc │ │ │ │ - blx 0xfe11362e │ │ │ │ + blx 0x91362e │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r0, r1, r2, r9, sl, lr} │ │ │ │ - ldc2 0, cr15, [sl], {207} @ 0xcf │ │ │ │ + ldc2 0, cr15, [sl], #-828 @ 0xfffffcc4 │ │ │ │ strtmi r9, [r0], -fp, lsl #22 │ │ │ │ movwls r9, #7178 @ 0x1c0a │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ @ instruction: 0x4629463b │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ strls r8, [r2], #-12 │ │ │ │ - blx 0xfee936aa │ │ │ │ + blx 0x16936aa │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -72730,15 +72730,15 @@ │ │ │ │ blvc 0x3929d8 │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #32] │ │ │ │ @ instruction: 0xf0e27b00 │ │ │ │ - andlt pc, r4, fp, asr #17 │ │ │ │ + andlt pc, r4, fp, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -72748,15 +72748,15 @@ │ │ │ │ blvc 0x3d2a24 │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #28] │ │ │ │ @ instruction: 0xf0e27b00 │ │ │ │ - andlt pc, r4, r5, lsr #17 │ │ │ │ + andlt pc, r4, r5, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -72767,15 +72767,15 @@ │ │ │ │ blvc 0x3d2a74 │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #12] │ │ │ │ @ instruction: 0xf0e27b00 │ │ │ │ - andlt pc, r4, sp, ror r8 @ │ │ │ │ + andlt pc, r4, sp, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -72785,16 +72785,16 @@ │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ blvc 0x3d2ac4 │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #8] │ │ │ │ - @ instruction: 0xf0e27b00 │ │ │ │ - andlt pc, r4, r5, asr r8 @ │ │ │ │ + @ instruction: 0xf0e17b00 │ │ │ │ + strdlt pc, [r4], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -72804,16 +72804,16 @@ │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ blvc 0x3d2b14 │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #24] │ │ │ │ - @ instruction: 0xf0e27b00 │ │ │ │ - andlt pc, r4, sp, lsr #16 │ │ │ │ + @ instruction: 0xf0e17b00 │ │ │ │ + andlt pc, r4, sp, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -72822,29 +72822,29 @@ │ │ │ │ blcc 0xa76ec │ │ │ │ b 0x1427f58 │ │ │ │ bl 0x1df4874 │ │ │ │ svclt 0x00bc0c04 │ │ │ │ ldrtmi r4, [r4], -fp, lsr #12 │ │ │ │ strcc lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf0e1bc70 │ │ │ │ - svclt 0x0000bb75 │ │ │ │ + svclt 0x0000bb15 │ │ │ │ @ instruction: 0xf04fb530 │ │ │ │ stcls 12, cr0, [r3, #-32] @ 0xffffffe0 │ │ │ │ stc2 10, cr15, [r0], {12} @ │ │ │ │ stcls 5, cr4, [r4, #-404] @ 0xfffffe6c │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ movwmi lr, #23005 @ 0x59dd │ │ │ │ vmoveq.16 d14[1], lr │ │ │ │ vldr d13, [pc, #32] @ 0x5753c │ │ │ │ strtmi r7, [r2], -r6, lsl #22 │ │ │ │ blvc 0x152b58 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - mrrclt 0, 14, pc, r8, cr0 @ │ │ │ │ + bllt 0xffe938ac │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0xfec138b8 │ │ │ │ + blt 0x14138b8 │ │ │ │ ... │ │ │ │ @ instruction: 0x4603b4f0 │ │ │ │ strmi r2, [r8], -r8, lsl #8 │ │ │ │ bmi 0x368d8c │ │ │ │ ldrcs r4, [ip, #-156] @ 0xffffff64 │ │ │ │ cdpls 12, 0, cr3, cr4, cr1, {0} │ │ │ │ blx 0x1bf16a │ │ │ │ @@ -72852,74 +72852,74 @@ │ │ │ │ strbvc lr, [r4, #2639]! @ 0xa4f │ │ │ │ bl 0x1e3dd78 │ │ │ │ movwls r0, #27653 @ 0x6c05 │ │ │ │ @ instruction: 0x4634bfbc │ │ │ │ blls 0x228e60 │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf0dfbcf0 │ │ │ │ - svclt 0x0000ba2f │ │ │ │ - eorseq r7, r3, r0, asr #32 │ │ │ │ + svclt 0x0000b9cf │ │ │ │ + mlaseq r3, r0, pc, r6 @ │ │ │ │ ldrblt r2, [r0, #776]! @ 0x308 │ │ │ │ addmi r9, r3, r5, lsl #30 │ │ │ │ addsmi r4, pc, #20, 12 @ 0x1400000 │ │ │ │ b 0x143dda8 │ │ │ │ blls 0x1f4d1c │ │ │ │ strmi r9, [lr], r8, lsl #28 │ │ │ │ streq lr, [r5, #-2931] @ 0xfffff48d │ │ │ │ strtmi sp, [r1], -ip, lsl #20 │ │ │ │ strmi r4, [r4], r9, lsl #24 │ │ │ │ @ instruction: 0x4633251c │ │ │ │ blx 0x1a8f6a │ │ │ │ strls r4, [r7], #-1036 @ 0xfffffbf4 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0x493930 │ │ │ │ + ldmiblt r0!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x96054613 │ │ │ │ pop {r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e040f0 │ │ │ │ - svclt 0x0000b9d5 │ │ │ │ - ldrhteq r7, [r3], -r0 │ │ │ │ + svclt 0x0000b975 │ │ │ │ + eorseq r7, r3, r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ blx 0x368e28 │ │ │ │ bls 0x2965d8 │ │ │ │ strvc lr, [r6], #-2525 @ 0xfffff623 │ │ │ │ strbtvc lr, [ip], pc, asr #20 │ │ │ │ adcmi r9, r6, #9216 @ 0x2400 │ │ │ │ ldrmi fp, [ip, #3848]! @ 0xf08 │ │ │ │ stcmi 0, cr13, [sl], {12} │ │ │ │ strmi r4, [r8], r6, lsl #13 │ │ │ │ ldrcs r4, [ip, #-1577] @ 0xfffff9d7 │ │ │ │ blx 0x1a8efa │ │ │ │ strls r4, [r8], #-1038 @ 0xfffffbf2 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stmiblt r8!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r8, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xff993994 │ │ │ │ - eorseq r7, r3, r0, lsr #2 │ │ │ │ + bllt 0xfe193994 │ │ │ │ + eorseq r7, r3, r0, ror r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldrmi r2, [r0], r8, lsl #6 │ │ │ │ bls 0x267830 │ │ │ │ strvc lr, [r6], #-2525 @ 0xfffff623 │ │ │ │ stcls 7, cr1, [r9, #-888] @ 0xfffffc88 │ │ │ │ adcmi r4, r6, #148897792 @ 0x8e00000 │ │ │ │ adcsmi fp, fp, #8, 30 │ │ │ │ stcmi 0, cr13, [sl], {12} │ │ │ │ strtmi r4, [fp], -r4, lsl #13 │ │ │ │ @ instruction: 0x4641251c │ │ │ │ blx 0x1a9006 │ │ │ │ strls r4, [r8], #-1036 @ 0xfffffbf4 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stmiblt r2, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r2!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ strls r4, [r6, #-1555] @ 0xfffff9ed │ │ │ │ pop {r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e041f0 │ │ │ │ - svclt 0x0000b987 │ │ │ │ - mlaseq r3, r0, r1, r7 │ │ │ │ + svclt 0x0000b927 │ │ │ │ + eorseq r7, r3, r0, ror #1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ @ instruction: 0x4607e9dd │ │ │ │ stc2 10, cr15, [r0], {12} @ │ │ │ │ movwls lr, #39389 @ 0x99dd │ │ │ │ strbvc lr, [ip, pc, asr #20]! │ │ │ │ svclt 0x000842b7 │ │ │ │ @@ -72927,40 +72927,40 @@ │ │ │ │ stcmi 6, cr4, [fp], {21} │ │ │ │ strmi r4, [r8], r6, lsl #13 │ │ │ │ ldrcs r4, [ip, #-1577] @ 0xfffff9d7 │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ strmi pc, [lr], #-2821 @ 0xfffff4fb │ │ │ │ pop {r0, r3, sl, ip, pc} │ │ │ │ @ instruction: 0xf0df43f0 │ │ │ │ - @ instruction: 0x3c01b999 │ │ │ │ + @ instruction: 0x3c01b939 │ │ │ │ @ instruction: 0xf1469407 │ │ │ │ @ instruction: 0x960836ff │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - stmiblt lr!, {r0, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ - eorseq r7, r3, r0, lsl #4 │ │ │ │ + stmiblt lr, {r0, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + eorseq r7, r3, r0, asr r1 │ │ │ │ tstcs ip, #16, 8 @ 0x10000000 │ │ │ │ blx 0x12a6d6 │ │ │ │ strmi r4, [r8], -r0, lsl #8 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ strls r2, [r3], #-771 @ 0xfffffcfd │ │ │ │ blmi 0x195844 │ │ │ │ - stmiblt r0, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ - eorseq r7, r3, r0, ror r2 │ │ │ │ + stmdblt r0!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + eorseq r7, r3, r0, asr #3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ blmi 0x1203974 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ tstcs r0, r6, lsl r6 │ │ │ │ stmdage r5, {r2, r3, r5, r6, r9, sp} │ │ │ │ @ instruction: 0x8728e9dd │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmda r6!, {r1, r2, r3, r4, r5, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmda r6, {r1, r2, r3, r4, r5, r9, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ blx 0x36a408 │ │ │ │ movwls pc, #39940 @ 0x9c04 @ │ │ │ │ tstls r0, #224, 10 @ 0x38000000 │ │ │ │ rscvc lr, ip, #323584 @ 0x4f000 │ │ │ │ tstls lr, #1543503872 @ 0x5c000000 │ │ │ │ andeq lr, r2, #121856 @ 0x1dc00 │ │ │ │ @@ -73001,43 +73001,43 @@ │ │ │ │ bge 0x18e02c │ │ │ │ ldrcs r4, [ip, #-1576] @ 0xfffff9d8 │ │ │ │ ldrtmi r9, [r1], -fp, lsr #22 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ blx 0x1bd3c6 │ │ │ │ bls 0xae07d4 │ │ │ │ @ instruction: 0xf0df9402 │ │ │ │ - blmi 0x415be0 │ │ │ │ + blmi 0x415a60 │ │ │ │ blls 0x8b1838 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r3, r0, lsl #6 │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462081f0 │ │ │ │ blls 0xafe8a0 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0e09400 │ │ │ │ - @ instruction: 0xe7e4f8b7 │ │ │ │ - blx 0x1214140 │ │ │ │ + ubfx pc, r7, #16, #5 │ │ │ │ + @ instruction: 0xf9e6f24f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r7, r3, r0, ror #5 │ │ │ │ + eorseq r7, r3, r0, lsr r2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ blmi 0x10c3aa8 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ tstcs r0, r6, lsl r6 │ │ │ │ @ instruction: 0x8728e9dd │ │ │ │ stmdage r5, {r2, r3, r5, r6, r9, sp} │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - svc 0x00dcf23d │ │ │ │ + svc 0x007cf23d │ │ │ │ movwls r4, #39738 @ 0x9b3a │ │ │ │ tstls r7, #16, 6 @ 0x40000000 │ │ │ │ movwcs r9, #4894 @ 0x131e │ │ │ │ eorcc pc, sl, sp, lsl #17 │ │ │ │ subcc pc, r4, sp, lsl #17 │ │ │ │ subcc pc, r6, sp, lsl #17 │ │ │ │ rsbcc pc, r2, sp, lsl #17 │ │ │ │ @@ -73069,301 +73069,301 @@ │ │ │ │ vcge.s8 d25, d3, d9 │ │ │ │ vrsra.s64 q8, , #64 │ │ │ │ tstls ip, #335544320 @ 0x14000000 │ │ │ │ movweq lr, #31320 @ 0x7a58 │ │ │ │ @ instruction: 0x4620d119 │ │ │ │ blls 0xafe980 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ - @ instruction: 0xf0e09400 │ │ │ │ - blmi 0x4d59fc │ │ │ │ + @ instruction: 0xf0df9400 │ │ │ │ + blmi 0x4d787c │ │ │ │ blls 0x8b194c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r9, r0, lsl #6 │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ bge 0x1780c4 │ │ │ │ ldrcs r4, [ip, #-1576] @ 0xfffff9d8 │ │ │ │ ldrtmi r9, [r1], -fp, lsr #22 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ blx 0x1bd51a │ │ │ │ bls 0xae0928 │ │ │ │ - @ instruction: 0xf0df9402 │ │ │ │ - @ instruction: 0xe7def85b │ │ │ │ - @ instruction: 0xf9b6f24f │ │ │ │ + @ instruction: 0xf0de9402 │ │ │ │ + @ instruction: 0xe7defffb │ │ │ │ + @ instruction: 0xf956f24f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r7, r3, r8, ror #5 │ │ │ │ + eorseq r7, r3, r8, lsr r2 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x1291a8 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0xff493ccc │ │ │ │ - ldrshteq r7, [r3], -r0 │ │ │ │ + blt 0x1c93ccc │ │ │ │ + eorseq r7, r3, r0, asr #4 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x1291d0 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0xfef93cf4 │ │ │ │ - eorseq r7, r3, r0, ror #6 │ │ │ │ + blt 0x1793cf4 │ │ │ │ + ldrhteq r7, [r3], -r0 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x1291f8 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0xfea93d1c │ │ │ │ - ldrsbteq r7, [r3], -r0 │ │ │ │ + blt 0x1293d1c │ │ │ │ + eorseq r7, r3, r0, lsr #6 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129220 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0xfe593d44 │ │ │ │ - eorseq r7, r3, r0, asr #8 │ │ │ │ + blt 0xd93d44 │ │ │ │ + mlaseq r3, r0, r3, r7 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129248 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blt 0xfe093d6c │ │ │ │ - ldrhteq r7, [r3], -r0 │ │ │ │ + blt 0x893d6c │ │ │ │ + eorseq r7, r3, r0, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaebfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - stceq 2, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ + ldclvc 6, cr15, [r0], #-280 @ 0xfffffee8 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x383c20 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #1280 @ 0x500 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - @ instruction: 0xff40f0dd │ │ │ │ + mcr2 0, 7, pc, cr0, cr13, {6} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaec48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - stceq 2, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ + ldclvc 6, cr15, [r0], #-280 @ 0xfffffee8 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x383c6c │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #1296 @ 0x510 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - @ instruction: 0xff1af0dd │ │ │ │ + mrc2 0, 5, pc, cr10, cr13, {6} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaec94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ bls 0x1e92e8 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - msreq CPSR_, #1879048196 @ 0x70000004 │ │ │ │ + cmnpvc r0, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13600 @ 0x3520 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r6, [r1], #-2075 @ 0xfffff7e5 │ │ │ │ - @ instruction: 0xffe8f0dd │ │ │ │ + @ instruction: 0xff88f0dd │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaecec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ bls 0x1e9340 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - msreq CPSR_, #1879048196 @ 0x70000004 │ │ │ │ + cmnpvc r0, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13616 @ 0x3530 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r6, [r1], #-2075 @ 0xfffff7e5 │ │ │ │ - @ instruction: 0xffbcf0dd │ │ │ │ + @ instruction: 0xff5cf0dd │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaed44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ bls 0x1e9398 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - msreq CPSR_, #1879048196 @ 0x70000004 │ │ │ │ + cmnpvc r0, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13632 @ 0x3540 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r6, [r1], #-2075 @ 0xfffff7e5 │ │ │ │ - @ instruction: 0xff90f0dd │ │ │ │ + @ instruction: 0xff30f0dd │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaed9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ bls 0x1e93f0 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - msreq CPSR_, #1879048196 @ 0x70000004 │ │ │ │ + cmnpvc r0, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13648 @ 0x3550 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r6, [r1], #-2075 @ 0xfffff7e5 │ │ │ │ - @ instruction: 0xff64f0dd │ │ │ │ + @ instruction: 0xff04f0dd │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ - vmin.s8 d20, d7, d1 │ │ │ │ - vsubl.s8 q8, d0, d16 │ │ │ │ + @ instruction: 0xf6464611 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ ldrlt r0, [r0], #-563 @ 0xfffffdcd │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ strbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ addsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf85d9401 │ │ │ │ @ instruction: 0xf0dd4b04 │ │ │ │ - svclt 0x0000bf3d │ │ │ │ + svclt 0x0000bedd │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ - vmin.s8 d20, d7, d1 │ │ │ │ - vsubl.s8 q8, d0, d16 │ │ │ │ + @ instruction: 0xf6464611 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ ldrlt r0, [r0], #-563 @ 0xfffffdcd │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ ldrbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ addsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf85d9401 │ │ │ │ @ instruction: 0xf0dd4b04 │ │ │ │ - svclt 0x0000bf21 │ │ │ │ + svclt 0x0000bec1 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ - vmin.s8 d20, d7, d1 │ │ │ │ - vsubl.s8 q8, d0, d16 │ │ │ │ + @ instruction: 0xf6464611 │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ ldrlt r0, [r0], #-563 @ 0xfffffdcd │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ strcs pc, [r0, #2258] @ 0x8d2 │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ addsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf85d9401 │ │ │ │ @ instruction: 0xf0dd4b04 │ │ │ │ - svclt 0x0000bf05 │ │ │ │ + svclt 0x0000bea5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x46174698 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ - cdp2 0, 7, cr15, cr4, cr10, {6} │ │ │ │ + cdp2 0, 1, cr15, cr4, cr10, {6} │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0d14604 │ │ │ │ - movwcs pc, #35507 @ 0x8ab3 @ │ │ │ │ + movwcs pc, #35411 @ 0x8a53 @ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ vpmax.u8 d15, d9, d3 │ │ │ │ smlalbteq pc, r0, r3, r1 @ │ │ │ │ stceq 1, cr15, [r0], #-652 @ 0xfffffd74 │ │ │ │ msreq CPSR_, #-1073741776 @ 0xc0000030 │ │ │ │ stc2 10, cr15, [ip], {2} @ │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ b 0x10694e8 │ │ │ │ tstmi r8, #12 │ │ │ │ - blx 0xffe94018 │ │ │ │ + blx 0xfe694018 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf0d44628 │ │ │ │ - @ instruction: 0x462af83d │ │ │ │ + @ instruction: 0xf0d34628 │ │ │ │ + @ instruction: 0x462affdd │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x1914046 │ │ │ │ + blx 0x114046 │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d143f8 │ │ │ │ - svclt 0x0000bb23 │ │ │ │ + svclt 0x0000bac3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaef18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip], {232} @ 0xe8 │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addlt r0, r4, ip, lsl lr │ │ │ │ blx 0x3e954e │ │ │ │ stmdbls r6, {r2, r3, sl, lr} │ │ │ │ stcls 4, cr9, [r7], {2} │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ strls r6, [r1], #-366 @ 0xfffffe92 │ │ │ │ - blx 0x18140be │ │ │ │ + blx 0x140bc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldrhteq r7, [r3], -r0 │ │ │ │ + eorseq r7, r3, r0, lsl #10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f9c08 │ │ │ │ ldrmi r0, [r0], r8, lsl #24 │ │ │ │ @ instruction: 0x46064699 │ │ │ │ @@ -73374,87 +73374,87 @@ │ │ │ │ @ instruction: 0xf1cc0321 │ │ │ │ blx 0x15ae0c │ │ │ │ blx 0x994998 │ │ │ │ blx 0x996598 │ │ │ │ b 0x1316dc4 │ │ │ │ b 0x12da5a4 │ │ │ │ sbcsmi r0, r4, ip, lsl #20 │ │ │ │ - ldc2l 0, cr15, [lr, #808]! @ 0x328 │ │ │ │ + ldc2 0, cr15, [lr, #808] @ 0x328 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0d14605 │ │ │ │ - @ instruction: 0x4621fa3d │ │ │ │ + @ instruction: 0x4621f9dd │ │ │ │ @ instruction: 0xf0cb4650 │ │ │ │ - @ instruction: 0x4629fa95 │ │ │ │ + @ instruction: 0x4629fa35 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xffbef0d3 │ │ │ │ + @ instruction: 0xff5ef0d3 │ │ │ │ b 0x1c28d44 │ │ │ │ @ instruction: 0xf0cb000a │ │ │ │ - ldrtmi pc, [r1], -fp, lsl #21 @ │ │ │ │ + ldrtmi pc, [r1], -fp, lsr #20 @ │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xffecf0d3 │ │ │ │ + @ instruction: 0xff8cf0d3 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0d14628 │ │ │ │ - @ instruction: 0x462afaf5 │ │ │ │ + @ instruction: 0x462afa95 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xfee1412c │ │ │ │ + blt 0x161412c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaeff0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip], {232} @ 0xe8 │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addlt r0, r4, ip, lsl lr │ │ │ │ blx 0x3e9626 │ │ │ │ stmdbls r6, {r2, r3, sl, lr} │ │ │ │ stcls 4, cr9, [r7], {2} │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ strls r6, [r1], #-366 @ 0xfffffe92 │ │ │ │ - blx 0xffd14194 │ │ │ │ + blx 0xfe514194 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r7, r3, r0, lsr #12 │ │ │ │ + eorseq r7, r3, r0, ror r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46174698 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - stc2 0, cr15, [sl, #808]! @ 0x328 │ │ │ │ + stc2l 0, cr15, [sl, #-808] @ 0xfffffcd8 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0d14604 │ │ │ │ - tstpcs r0, r9, lsl sl @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x2100f9b9 │ │ │ │ @ instruction: 0xf0cb2000 │ │ │ │ - strtmi pc, [r1], -r1, asr #20 │ │ │ │ + strtmi pc, [r1], -r1, ror #19 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xffa2f0d3 │ │ │ │ + @ instruction: 0xff42f0d3 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d14620 │ │ │ │ - strtmi pc, [r2], -fp, lsr #21 │ │ │ │ + strtmi pc, [r2], -fp, asr #20 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x1b941c0 │ │ │ │ + blt 0x3941c0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip], {232} @ 0xe8 │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addlt r0, r4, ip, lsl lr │ │ │ │ blx 0x3e96ba │ │ │ │ stmdbls r6, {r2, r3, sl, lr} │ │ │ │ stcls 4, cr9, [r7], {2} │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ strls r6, [r1], #-366 @ 0xfffffe92 │ │ │ │ - blx 0xfea94228 │ │ │ │ + blx 0x1294228 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - mlaseq r3, r0, r6, r7 │ │ │ │ + eorseq r7, r3, r0, ror #11 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f9c08 │ │ │ │ ldrmi r0, [r0], r8, lsl #24 │ │ │ │ @ instruction: 0x46064699 │ │ │ │ @@ -73465,559 +73465,559 @@ │ │ │ │ @ instruction: 0xf1cc0321 │ │ │ │ blx 0x15af78 │ │ │ │ blx 0x994b04 │ │ │ │ blx 0x996704 │ │ │ │ b 0x1316f30 │ │ │ │ b 0x12da710 │ │ │ │ sbcsmi r0, r4, ip, lsl #20 │ │ │ │ - stc2l 0, cr15, [r8, #-808] @ 0xfffffcd8 │ │ │ │ + stc2l 0, cr15, [r8], #808 @ 0x328 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0d14605 │ │ │ │ - @ instruction: 0x4621f9b7 │ │ │ │ + @ instruction: 0x4621f957 │ │ │ │ @ instruction: 0xf0cb4650 │ │ │ │ - @ instruction: 0x4629f9df │ │ │ │ + @ instruction: 0x4629f97f │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff08f0d3 │ │ │ │ + mcr2 0, 5, pc, cr8, cr3, {6} @ │ │ │ │ b 0x1c28eb0 │ │ │ │ @ instruction: 0xf0cb000a │ │ │ │ - @ instruction: 0x4631f9d5 │ │ │ │ + @ instruction: 0x4631f975 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff36f0d3 │ │ │ │ + mrc2 0, 6, pc, cr6, cr3, {6} │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0d14628 │ │ │ │ - @ instruction: 0x462afa3f │ │ │ │ + @ instruction: 0x462af9df │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0x94298 │ │ │ │ + stmiblt r0!, {r0, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf15c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip], {232} @ 0xe8 │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addlt r0, r4, ip, lsl lr │ │ │ │ blx 0x3e9792 │ │ │ │ stmdbls r6, {r2, r3, sl, lr} │ │ │ │ stcls 4, cr9, [r7], {2} │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ strls r6, [r1], #-366 @ 0xfffffe92 │ │ │ │ - blx 0xf94300 │ │ │ │ + @ instruction: 0xf9dcf0df │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r7, r3, r0, lsl #14 │ │ │ │ + eorseq r7, r3, r0, asr r6 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129814 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x009af0de │ │ │ │ - eorseq r7, r3, r0, ror r7 │ │ │ │ + svclt 0x003af0de │ │ │ │ + eorseq r7, r3, r0, asr #13 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x12983c │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x0086f0de │ │ │ │ - eorseq r7, r3, r0, ror #15 │ │ │ │ + svclt 0x0026f0de │ │ │ │ + eorseq r7, r3, r0, lsr r7 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129864 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x0072f0de │ │ │ │ - eorseq r7, r3, r0, asr r8 │ │ │ │ + svclt 0x0012f0de │ │ │ │ + eorseq r7, r3, r0, lsr #15 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x12988c │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x005ef0de │ │ │ │ - eorseq r7, r3, r0, asr #17 │ │ │ │ + mrclt 0, 7, APSR_nzcv, cr14, cr14, {6} │ │ │ │ + eorseq r7, r3, r0, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf240 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - stceq 2, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ + ldclvc 6, cr15, [r0], #-280 @ 0xfffffee8 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x384264 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2320 @ 0x910 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - ldc2 0, cr15, [lr], {221} @ 0xdd │ │ │ │ + blx 0xff0143e6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf28c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - stceq 2, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ + ldclvc 6, cr15, [r0], #-280 @ 0xfffffee8 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3842b0 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2336 @ 0x920 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - blx 0xffe94432 │ │ │ │ + blx 0xfe694432 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf2d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - stceq 2, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ + ldclvc 6, cr15, [r0], #-280 @ 0xfffffee8 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3842fc │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2352 @ 0x930 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - blx 0xff51447e │ │ │ │ + blx 0x1d1447e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf324 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - stceq 2, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ + ldclvc 6, cr15, [r0], #-280 @ 0xfffffee8 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x384348 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2368 @ 0x940 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - blx 0xfeb944ca │ │ │ │ + blx 0x13944ca │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - stceq 2, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ + ldclvc 6, cr15, [r0], #-280 @ 0xfffffee8 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x384394 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2384 @ 0x950 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - blx 0xfe214516 │ │ │ │ + blx 0xa14516 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129a30 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - mcrlt 0, 4, pc, cr12, cr14, {6} @ │ │ │ │ - eorseq r7, r3, r0, lsl #19 │ │ │ │ + mcrlt 0, 1, pc, cr12, cr14, {6} @ │ │ │ │ + ldrsbteq r7, [r3], -r0 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129a58 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - mrclt 0, 3, APSR_nzcv, cr8, cr14, {6} │ │ │ │ - ldrsbteq r7, [r3], -r4 │ │ │ │ + mrclt 0, 0, APSR_nzcv, cr8, cr14, {6} │ │ │ │ + eorseq r7, r3, r4, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf40c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46840ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1bc │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ @ instruction: 0xf04f4c0b │ │ │ │ blx 0x3dbaa2 │ │ │ │ strls r4, [r3], #-1036 @ 0xfffffbf4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - mrclt 0, 2, APSR_nzcv, cr10, cr14, {6} │ │ │ │ - teqpmi ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + ldcllt 0, cr15, [sl, #888]! @ 0x378 │ │ │ │ + orrcc pc, ip, lr, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subsmi pc, r8, lr, asr #12 │ │ │ │ + adccc pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ vqsub.s16 q0, , q7 │ │ │ │ - svclt 0x0000fd3f │ │ │ │ - eorseq r7, r3, r8, lsr sl │ │ │ │ - eorseq r7, r3, r8, lsr #20 │ │ │ │ + svclt 0x0000fcdf │ │ │ │ + eorseq r7, r3, r8, lsl #19 │ │ │ │ + eorseq r7, r3, r8, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf468 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46840ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1bc │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ @ instruction: 0xf04f4c0b │ │ │ │ blx 0x3dbafe │ │ │ │ strls r4, [r3], #-1036 @ 0xfffffbf4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - mcrlt 0, 1, pc, cr12, cr14, {6} @ │ │ │ │ - teqpmi ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + stcllt 0, cr15, [ip, #888] @ 0x378 │ │ │ │ + orrcc pc, ip, lr, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subsmi pc, r8, lr, asr #12 │ │ │ │ + adccc pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ vhsub.s16 d0, d25, d22 │ │ │ │ - svclt 0x0000fd11 │ │ │ │ - ldrhteq r7, [r3], -r8 │ │ │ │ - eorseq r7, r3, r8, lsr #21 │ │ │ │ + svclt 0x0000fcb1 │ │ │ │ + eorseq r7, r3, r8, lsl #20 │ │ │ │ + ldrshteq r7, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf4c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46840ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1bc │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ @ instruction: 0xf04f4c0b │ │ │ │ blx 0x3dbb5a │ │ │ │ strls r4, [r3], #-1036 @ 0xfffffbf4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldcllt 0, cr15, [lr, #888]! @ 0x378 │ │ │ │ - teqpmi ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + ldclt 0, cr15, [lr, #888] @ 0x378 │ │ │ │ + orrcc pc, ip, lr, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subsmi pc, r8, lr, asr #12 │ │ │ │ + adccc pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ vhsub.s16 q0, , q15 │ │ │ │ - svclt 0x0000fce3 │ │ │ │ - eorseq r7, r3, r8, lsr fp │ │ │ │ - eorseq r7, r3, r8, lsr #22 │ │ │ │ + svclt 0x0000fc83 │ │ │ │ + eorseq r7, r3, r8, lsl #21 │ │ │ │ + eorseq r7, r3, r8, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46840ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1bc │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ @ instruction: 0xf04f4c0b │ │ │ │ blx 0x3dbbb6 │ │ │ │ strls r4, [r3], #-1036 @ 0xfffffbf4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldcllt 0, cr15, [r0, #888] @ 0x378 │ │ │ │ - teqpmi ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + ldcllt 0, cr15, [r0, #-888]! @ 0xfffffc88 │ │ │ │ + orrcc pc, ip, lr, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subsmi pc, r8, lr, asr #12 │ │ │ │ + adccc pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ vqsub.s16 d1, d9, d22 │ │ │ │ - svclt 0x0000fcb5 │ │ │ │ - mlaseq r3, ip, fp, r7 │ │ │ │ - eorseq r7, r3, ip, lsl #23 │ │ │ │ + svclt 0x0000fc55 │ │ │ │ + eorseq r7, r3, ip, ror #21 │ │ │ │ + ldrsbteq r7, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf57c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - @ instruction: 0xf64eb9ad │ │ │ │ - vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64eb94d │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ blmi 0x11846c │ │ │ │ subne pc, r5, #64, 12 @ 0x4000000 │ │ │ │ - stc2 2, cr15, [sl], {25} │ │ │ │ - eorseq r7, r3, r0, lsl #24 │ │ │ │ - ldrshteq r7, [r3], -r0 │ │ │ │ + stc2 2, cr15, [sl], #-100 @ 0xffffff9c │ │ │ │ + eorseq r7, r3, r0, asr fp │ │ │ │ + eorseq r7, r3, r0, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf5d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - @ instruction: 0xf64eb983 │ │ │ │ - vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64eb923 │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ blmi 0x1184c0 │ │ │ │ subsne pc, r9, #64, 12 @ 0x4000000 │ │ │ │ - stc2l 2, cr15, [r0], #-100 @ 0xffffff9c │ │ │ │ - eorseq r7, r3, r4, ror #24 │ │ │ │ - eorseq r7, r3, r4, asr ip │ │ │ │ + stc2 2, cr15, [r0], {25} │ │ │ │ + ldrhteq r7, [r3], -r4 │ │ │ │ + eorseq r7, r3, r4, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaf624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiblt r8!, {r2, r9, sl, lr} │ │ │ │ strls r4, [r0], #-1544 @ 0xfffff9f8 │ │ │ │ vmin.s8 d20, d3, d1 │ │ │ │ vabal.s8 q9, d0, d25 │ │ │ │ ldrmi r0, [sl], -r5, lsl #10 │ │ │ │ blls 0x1fd848 │ │ │ │ - @ instruction: 0xf9c8f0dd │ │ │ │ + @ instruction: 0xf968f0dd │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - teqpmi ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrcc pc, ip, lr, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbmi pc, r8, lr, asr #12 │ │ │ │ + adcscc pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ vqsub.s16 d6, d9, d6 │ │ │ │ - svclt 0x0000fc2f │ │ │ │ - ldrhteq r7, [r3], -r8 │ │ │ │ + svclt 0x0000fbcf │ │ │ │ + eorseq r7, r3, r8, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaf684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiblt r8!, {r2, r9, sl, lr} │ │ │ │ strls r4, [r0], #-1544 @ 0xfffff9f8 │ │ │ │ vmin.s8 d20, d3, d1 │ │ │ │ vbic.i32 q9, #851968 @ 0x000d0000 │ │ │ │ ldrmi r0, [sl], -r5, lsl #10 │ │ │ │ blls 0x1fd8a8 │ │ │ │ - @ instruction: 0xf998f0dd │ │ │ │ + @ instruction: 0xf938f0dd │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - teqpmi ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrcc pc, ip, lr, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbmi pc, r8, lr, asr #12 │ │ │ │ + adcscc pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ vhsub.s16 , , q12 │ │ │ │ - svclt 0x0000fbff │ │ │ │ - eorseq r7, r3, r8, asr #25 │ │ │ │ + svclt 0x0000fb9f │ │ │ │ + eorseq r7, r3, r8, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf6e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xed9fb998 │ │ │ │ andcs r7, r1, r1, lsl fp │ │ │ │ stmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ stc 4, cr3, [sp, #8] │ │ │ │ @ instruction: 0xf0e07b00 │ │ │ │ - andlt pc, r4, sp, lsr #23 │ │ │ │ + andlt pc, r4, sp, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64ebd10 │ │ │ │ - vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmla.i d20, d0, d0[6] │ │ │ │ + vshr.s64 d19, d24, #64 │ │ │ │ blmi 0x1985dc │ │ │ │ andsvs pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xff514d96 │ │ │ │ + blx 0x1d14d96 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrsbteq r7, [r3], -r8 │ │ │ │ + eorseq r7, r3, r8, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaf748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ blls 0x269dc4 │ │ │ │ stmdacs r1, {r5, r7, r8, ip, sp, pc} │ │ │ │ stmib sp, {r0, r2, r3, r4, r8, ip, lr, pc}^ │ │ │ │ andcs r4, r2, r2, lsl #6 │ │ │ │ strcs r2, [r0, #-1040] @ 0xfffffbf0 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x1e948ee │ │ │ │ + blx 0x6948ee │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stcmi 6, cr4, [sl, #-600] @ 0xfffffda8 │ │ │ │ strtmi r4, [r2], -r8, lsl #12 │ │ │ │ strls r4, [r8, #-1649] @ 0xfffff98f │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0de4030 │ │ │ │ - @ instruction: 0x2000b8b5 │ │ │ │ - teqpmi ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs fp, r0, r5, asr r8 │ │ │ │ + orrcc pc, ip, lr, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ addne pc, ip, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x1194d34 │ │ │ │ - eorseq r7, r3, r8, ror #25 │ │ │ │ - eorseq r7, r3, r4, lsl #26 │ │ │ │ + @ instruction: 0xf9e4f1e2 │ │ │ │ + eorseq r7, r3, r8, lsr ip │ │ │ │ + eorseq r7, r3, r4, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf7bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ pkhbtmi r4, r4, ip, lsl #12 │ │ │ │ blls 0x1e25d0 │ │ │ │ stmdacs r2, {r2, r4, r8, fp, ip, lr, pc} │ │ │ │ ldc 1, cr13, [pc, #132] @ 0x58658 │ │ │ │ andcs r7, r3, r6, lsl fp │ │ │ │ movwmi lr, #10701 @ 0x29cd │ │ │ │ blvc 0x93c14 │ │ │ │ - blx 0xf94966 │ │ │ │ + blx 0xff794964 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x46224696 │ │ │ │ strmi r4, [r8], -sp, lsl #24 │ │ │ │ @ instruction: 0xf04f4671 │ │ │ │ blx 0x3dbe7a │ │ │ │ strls r4, [r6], #-1036 @ 0xfffffbf4 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - andcs fp, r0, r5, ror r8 │ │ │ │ - teqpmi ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + andcs fp, r0, r5, lsl r8 │ │ │ │ + orrcc pc, ip, lr, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ adcne pc, r3, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x194db4 │ │ │ │ + @ instruction: 0xf9a4f1e2 │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r7, r3, r4, lsl sp │ │ │ │ - eorseq r7, r3, ip, asr #26 │ │ │ │ + eorseq r7, r3, r4, ror #24 │ │ │ │ + mlaseq r3, ip, ip, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ - @ instruction: 0xf0de4010 │ │ │ │ - @ instruction: 0xf64eb849 │ │ │ │ - vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf0dd4010 │ │ │ │ + @ instruction: 0xf64ebfe9 │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ blmi 0x118734 │ │ │ │ sbcne pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xa14eee │ │ │ │ - eorseq r7, r3, ip, ror #26 │ │ │ │ - eorseq r7, r3, ip, asr sp │ │ │ │ + blx 0xff214eec │ │ │ │ + ldrhteq r7, [r3], -ip │ │ │ │ + eorseq r7, r3, ip, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ - @ instruction: 0xf0de4010 │ │ │ │ - @ instruction: 0xf64eb81f │ │ │ │ - vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf0dd4010 │ │ │ │ + @ instruction: 0xf64ebfbf │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ blmi 0x118788 │ │ │ │ andcs pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xfff94f40 │ │ │ │ - ldrsbteq r7, [r3], -r0 │ │ │ │ - eorseq r7, r3, r0, asr #27 │ │ │ │ + blx 0xfe794f40 │ │ │ │ + eorseq r7, r3, r0, lsr #26 │ │ │ │ + eorseq r7, r3, r0, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf8ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0dd4010 │ │ │ │ - @ instruction: 0xf64ebff5 │ │ │ │ - vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64ebf95 │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ blmi 0x1187dc │ │ │ │ subcs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xff514f94 │ │ │ │ - eorseq r7, r3, r4, lsr lr │ │ │ │ - eorseq r7, r3, r4, lsr #28 │ │ │ │ + blx 0x1d14f94 │ │ │ │ + eorseq r7, r3, r4, lsl #27 │ │ │ │ + eorseq r7, r3, r4, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0dd4010 │ │ │ │ - @ instruction: 0xf64ebfcb │ │ │ │ - vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64ebf6b │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ blmi 0x118830 │ │ │ │ addcs pc, r9, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xfea94fe8 │ │ │ │ - mlaseq r3, r8, lr, r7 │ │ │ │ - eorseq r7, r3, r8, lsl #29 │ │ │ │ + blx 0x1294fe8 │ │ │ │ + eorseq r7, r3, r8, ror #27 │ │ │ │ + ldrsbteq r7, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ movwcs r9, #33538 @ 0x8302 │ │ │ │ @ instruction: 0xf1034083 │ │ │ │ @@ -74028,15 +74028,15 @@ │ │ │ │ strls r0, [r0], #-801 @ 0xfffffcdf │ │ │ │ stc2 10, cr15, [ip], {14} @ │ │ │ │ vpmax.u8 d15, d3, d30 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnscc pc, #76, 2 │ │ │ │ blls 0x1fd3d4 │ │ │ │ @ instruction: 0xf0df9303 │ │ │ │ - andlt pc, r4, r3, ror #31 │ │ │ │ + andlt pc, r4, r3, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf9f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -74048,15 +74048,15 @@ │ │ │ │ msreq CPSR_c, #-1073741776 @ 0xc0000030 │ │ │ │ stc2 10, cr15, [ip], {14} @ │ │ │ │ vpmax.u8 d15, d3, d30 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ blls 0x1fd420 │ │ │ │ vst1.8 {d15-d16}, [r4], lr │ │ │ │ strls r9, [r0], #-771 @ 0xfffffcfd │ │ │ │ - @ instruction: 0xf830f0e0 │ │ │ │ + @ instruction: 0xffd0f0df │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebafa40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -74064,1625 +74064,1624 @@ │ │ │ │ tstle r6, r2, lsl #16 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ strls r4, [r0, #-1553] @ 0xfffff9ef │ │ │ │ vmin.s8 d20, d3, d10 │ │ │ │ @ instruction: 0xf2c024d1 │ │ │ │ blls 0x1d9874 │ │ │ │ @ instruction: 0xf0dc9401 │ │ │ │ - @ instruction: 0xb003ffb9 │ │ │ │ + andlt pc, r3, r9, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64ebd30 │ │ │ │ - vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ + vmla.i d19, d16, d0[2] │ │ │ │ blmi 0xd8940 │ │ │ │ addscs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x8950f8 │ │ │ │ - eorseq r7, r3, ip, ror #29 │ │ │ │ + @ instruction: 0xf9c0f219 │ │ │ │ + eorseq r7, r3, ip, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebafaa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstle r6, r2, lsl #16 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ strls r4, [r0, #-1553] @ 0xfffff9ef │ │ │ │ vmin.s8 d20, d3, d10 │ │ │ │ vaddhn.i16 d19, q0, │ │ │ │ blls 0x1d98d4 │ │ │ │ @ instruction: 0xf0dc9401 │ │ │ │ - andlt pc, r3, r9, lsl #31 │ │ │ │ + andlt pc, r3, r9, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64ebd30 │ │ │ │ - vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ + vmla.i d19, d16, d0[2] │ │ │ │ blmi 0xd89a0 │ │ │ │ adccs pc, r6, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf9f0f219 │ │ │ │ - ldrshteq r7, [r3], -ip │ │ │ │ - andeq r0, r0, r0 │ │ │ │ + @ instruction: 0xf990f219 │ │ │ │ + eorseq r7, r3, ip, asr #28 │ │ │ │ @ instruction: 0xf011b410 │ │ │ │ svclt 0x00140f01 │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0x58a44 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0x58a40 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0048078b │ │ │ │ - ldclmi 4, cr15, [pc], #-304 @ 0x587e4 │ │ │ │ + ldclmi 4, cr15, [pc], #-304 @ 0x587e0 │ │ │ │ @ instruction: 0xf8d0074c │ │ │ │ svclt 0x004840c8 │ │ │ │ - ldcleq 4, cr15, [pc], #-304 @ 0x587f0 │ │ │ │ + ldcleq 4, cr15, [pc], #-304 @ 0x587ec │ │ │ │ svclt 0x00480709 │ │ │ │ - ldclmi 0, cr15, [pc], #-304 @ 0x587f8 │ │ │ │ + ldclmi 0, cr15, [pc], #-304 @ 0x587f4 │ │ │ │ strbteq r6, [r3], #-3329 @ 0xfffff2ff │ │ │ │ vrecps.f32 , q0, q2 │ │ │ │ vcge.s8 , q8, │ │ │ │ vrsra.s64 , , #49 │ │ │ │ strteq r0, [r0], #-784 @ 0xfffffcf0 │ │ │ │ @ instruction: 0xf043bf48 │ │ │ │ streq r6, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf443bf44 │ │ │ │ vst2.16 {d18-d21}, [r3 :256], r0 │ │ │ │ strbteq r7, [r0], -r0, lsl #6 │ │ │ │ svclt 0x00446848 │ │ │ │ bicvs pc, r0, #67 @ 0x43 │ │ │ │ cmnpmi ip, #1124073472 @ p-variant is OBSOLETE @ 0x43000000 │ │ │ │ - bvs 0xfe25c560 │ │ │ │ + bvs 0xfe25c55c │ │ │ │ @ instruction: 0xf043bf18 │ │ │ │ @ instruction: 0xf4107380 │ │ │ │ - blvs 0x126472c │ │ │ │ + blvs 0x1264728 │ │ │ │ svclt 0x00186bc9 │ │ │ │ orreq pc, r0, #1124073472 @ 0x43000000 │ │ │ │ svcvs 0x0070f010 │ │ │ │ @ instruction: 0xf443bf18 │ │ │ │ @ instruction: 0xf0111300 │ │ │ │ svclt 0x00180ff0 │ │ │ │ movweq pc, #1091 @ 0x443 @ │ │ │ │ movweq lr, #14860 @ 0x3a0c │ │ │ │ @ instruction: 0xf023b92a │ │ │ │ vld2. {d6-d9}, [r3 :128], r2 │ │ │ │ @ instruction: 0xf023437c │ │ │ │ vst2.8 {d16-d19}, [pc :128], r0 │ │ │ │ @ instruction: 0xf6cf7000 │ │ │ │ andsmi r0, r8, pc │ │ │ │ - blmi 0x196b1c │ │ │ │ + blmi 0x196b18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebafbbc │ │ │ │ + bl 0xfebafbb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0020ff8 │ │ │ │ vmov.i32 d16, #45055 @ 0x0000afff │ │ │ │ @ instruction: 0xf1bc1340 │ │ │ │ svclt 0x00080f0f │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ strtle r0, [r2], #-2011 @ 0xfffff825 │ │ │ │ cdpcs 3, 0, cr15, cr0, cr2, {6} │ │ │ │ @ instruction: 0xf08e058b │ │ │ │ @ instruction: 0xf0030e01 │ │ │ │ @ instruction: 0xf3c273e0 │ │ │ │ vraddhn.i16 d17, q9, q0 │ │ │ │ - b 0x111d4f0 │ │ │ │ + b 0x111d4ec │ │ │ │ @ instruction: 0xf3c1634e │ │ │ │ - b 0x11190f8 │ │ │ │ - b 0x112962c │ │ │ │ + b 0x11190f4 │ │ │ │ + b 0x1129628 │ │ │ │ @ instruction: 0xf8903384 │ │ │ │ - b 0x1128dd8 │ │ │ │ - b 0x111d810 │ │ │ │ - bleq 0x172d710 │ │ │ │ + b 0x1128dd4 │ │ │ │ + b 0x111d80c │ │ │ │ + bleq 0x172d70c │ │ │ │ movwvs pc, #1091 @ 0x443 @ │ │ │ │ stmibvs r2, {r2, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8802101 │ │ │ │ stmib r2, {r0, r2, r4, r5, r6, r7, ip}^ │ │ │ │ andcs r3, r0, sl, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x03a8f248 │ │ │ │ + mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrmi pc, r8, lr, asr #12 │ │ │ │ + bicscc pc, r8, lr, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcmi pc, r4, lr, asr #12 │ │ │ │ + rscscc pc, r4, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ addsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf944f219 │ │ │ │ + @ instruction: 0xf8e6f219 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebafc54 │ │ │ │ + bl 0xfebafc50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #992] @ 0x3e0 │ │ │ │ stclne 6, cr4, [r0], #-12 │ │ │ │ @ instruction: 0x4608d016 │ │ │ │ @ instruction: 0xf8d16819 │ │ │ │ ldclvs 0, cr12, [r9, #-80] @ 0xffffffb0 │ │ │ │ svccc 0x0000f41c │ │ │ │ andle r4, r9, r1, lsl r4 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ pop {r1, r3, r8, r9, fp, ip} │ │ │ │ - blvs 0xff6a8ac4 │ │ │ │ - stmialt r0!, {r1, r2, r3, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + blvs 0xff6a8ac0 │ │ │ │ + stmlt r2, {r1, r2, r3, r6, r7, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldmlt r2, {r1, r2, r3, r6, r7, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x41bcf64e │ │ │ │ + ldmdalt r4!, {r1, r2, r3, r6, r7, ip, sp, lr, pc} │ │ │ │ + tstpmi ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcsmi pc, r8, lr, asr #12 │ │ │ │ + eormi pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ vhsub.s16 d7, d25, d4 │ │ │ │ - svclt 0x0000f915 │ │ │ │ - eorseq r8, r3, r0, asr #1 │ │ │ │ + svclt 0x0000f8b7 │ │ │ │ + eorseq r8, r3, r0, lsl r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebafcb8 │ │ │ │ + bl 0xfebafcb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldmdavs sp, {r1, r2, r3, r9, sl, lr} │ │ │ │ - blx 0xffb94dfa │ │ │ │ + blx 0xfe414df6 │ │ │ │ ldrtmi r4, [r0], -r4, lsl #12 │ │ │ │ - blx 0xffa94e02 │ │ │ │ + blx 0xfe314dfe │ │ │ │ vnmls.f32 s8, s26, s28 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ tstpcc r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ stmib sp, {r2, r3, r4, sl, lr}^ │ │ │ │ strtmi r4, [fp], #-0 │ │ │ │ @ instruction: 0xf0ca6808 │ │ │ │ - andlt pc, r2, r3, ror lr @ │ │ │ │ + andlt pc, r2, r5, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r7, fp, sl, ror r4 │ │ │ │ + addeq r7, fp, lr, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebafd20 │ │ │ │ + bl 0xfebafd1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ orreq pc, r4, r0, lsl #2 │ │ │ │ ldrdeq pc, [r4], r0 │ │ │ │ - cdp2 0, 4, cr15, cr8, cr10, {6} │ │ │ │ + stc2l 0, cr15, [sl, #808]! @ 0x328 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, fp, sl, lsr #8 │ │ │ │ + addeq r7, fp, lr, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebafd74 │ │ │ │ + bl 0xfebafd70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ orrvc pc, r4, r0, lsl #10 │ │ │ │ ldrdeq pc, [r8, -r0] │ │ │ │ - cdp2 0, 1, cr15, cr14, cr10, {6} │ │ │ │ + stc2l 0, cr15, [r0, #808] @ 0x328 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [fp], r6 │ │ │ │ + ldrdeq r7, [fp], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebafdc8 │ │ │ │ + bl 0xfebafdc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ bicvc pc, r6, r0, lsl #10 │ │ │ │ ldrdeq pc, [ip, r0] │ │ │ │ - ldc2l 0, cr15, [r4, #808]! @ 0x328 │ │ │ │ + ldc2 0, cr15, [r6, #808] @ 0x328 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, fp, r2, lsl #7 │ │ │ │ + addeq r7, fp, r6, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebafe1c │ │ │ │ + bl 0xfebafe18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ tstpvc r4, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - stc2l 0, cr15, [sl, #808] @ 0x328 │ │ │ │ + stc2l 0, cr15, [ip, #-808]! @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, fp, lr, lsr #6 │ │ │ │ + addeq r7, fp, r2, lsr r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebafe70 │ │ │ │ + bl 0xfebafe6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmdavs lr, {r2, r3, r9, sl, lr} │ │ │ │ - blx 0x414fb6 │ │ │ │ + blx 0xfec94fb0 │ │ │ │ vnmls.f32 s8, s26, s30 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r1, r0, lsl r4 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0], #-1044 @ 0xfffffbec │ │ │ │ @ instruction: 0xf5001993 │ │ │ │ strtmi r7, [sl], #-293 @ 0xfffffedb │ │ │ │ addseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ - ldc2 0, cr15, [r6, #808] @ 0x328 │ │ │ │ + ldc2 0, cr15, [r8, #-808]! @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, fp, r6, asr #5 │ │ │ │ + addeq r7, fp, sl, asr #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebafed8 │ │ │ │ + bl 0xfebafed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmdavs lr, {r2, r3, r9, sl, lr} │ │ │ │ - blx 0xff71501c │ │ │ │ + blx 0x1f95018 │ │ │ │ vnmls.f32 s8, s26, s30 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r1, r0, lsl r4 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0], #-1044 @ 0xfffffbec │ │ │ │ @ instruction: 0xf5001993 │ │ │ │ strtmi r7, [sl], #-326 @ 0xfffffeba │ │ │ │ tstpeq r8, #208, 16 @ p-variant is OBSOLETE @ 0xd00000 │ │ │ │ - stc2l 0, cr15, [r2, #-808]! @ 0xfffffcd8 │ │ │ │ + stc2 0, cr15, [r4, #-808] @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, fp, lr, asr r2 │ │ │ │ + addeq r7, fp, r2, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebaff40 │ │ │ │ + bl 0xfebaff3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ msrvc SPSR_sxc, r0, lsl #10 │ │ │ │ orrseq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ - ldc2 0, cr15, [r8, #-808]! @ 0xfffffcd8 │ │ │ │ + ldc2l 0, cr15, [sl], {202} @ 0xca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, fp, sl, lsl #4 │ │ │ │ + addeq r7, fp, lr, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebaff94 │ │ │ │ + bl 0xfebaff90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ orrvs pc, r4, r0, lsl #10 │ │ │ │ strteq pc, [r0], #-2256 @ 0xfffff730 │ │ │ │ - stc2 0, cr15, [lr, #-808] @ 0xfffffcd8 │ │ │ │ + ldc2 0, cr15, [r0], #808 @ 0x328 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008b71b6 │ │ │ │ + @ instruction: 0x008b71ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebaffe8 │ │ │ │ + bl 0xfebaffe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0x41a4f200 │ │ │ │ strteq pc, [r4], #2256 @ 0x8d0 │ │ │ │ - stc2l 0, cr15, [r4], #808 @ 0x328 │ │ │ │ + stc2 0, cr15, [r6], {202} @ 0xca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, fp, r2, ror #2 │ │ │ │ + addeq r7, fp, r6, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb003c │ │ │ │ + bl 0xfebb0038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0x61a5f500 │ │ │ │ streq pc, [r8, #-2256]! @ 0xfffff730 │ │ │ │ - ldc2 0, cr15, [sl], #808 @ 0x328 │ │ │ │ + mrrc2 0, 12, pc, ip, cr10 @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, fp, lr, lsl #2 │ │ │ │ + addeq r7, fp, r2, lsl r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0090 │ │ │ │ + bl 0xfebb008c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmdavs lr, {r2, r3, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9fef0ca │ │ │ │ + @ instruction: 0xf9a0f0ca │ │ │ │ vnmls.f32 s8, s26, s30 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r1, r0, lsl r4 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0], #-1044 @ 0xfffffbec │ │ │ │ vmul.i8 d1, d16, d3 │ │ │ │ strtmi r5, [sl], #-428 @ 0xfffffe54 │ │ │ │ streq pc, [ip, #2256]! @ 0x8d0 │ │ │ │ - stc2 0, cr15, [r6], {202} @ 0xca │ │ │ │ + stc2 0, cr15, [r8], #-808 @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, fp, r6, lsr #1 │ │ │ │ + addeq r7, fp, sl, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb00f8 │ │ │ │ + bl 0xfebb00f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmdavs lr, {r2, r3, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9caf0ca │ │ │ │ + @ instruction: 0xf96cf0ca │ │ │ │ vnmls.f32 s8, s26, s30 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r1, r0, lsl r4 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0], #-1044 @ 0xfffffbec │ │ │ │ @ instruction: 0xf5001993 │ │ │ │ strtmi r6, [sl], #-454 @ 0xfffffe3a │ │ │ │ @ instruction: 0x0630f8d0 │ │ │ │ - mrrc2 0, 12, pc, r2, cr10 @ │ │ │ │ + blx 0xffd95266 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, fp, lr, lsr r0 │ │ │ │ + addeq r7, fp, r2, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0160 │ │ │ │ + bl 0xfebb015c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0x61b4f200 │ │ │ │ ssateq pc, #21, r0, asr #17 @ │ │ │ │ - stc2 0, cr15, [r8], #-808 @ 0xfffffcd8 │ │ │ │ + blx 0xff3152ba │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, sl, ror #31 │ │ │ │ + addeq r6, fp, lr, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb01b4 │ │ │ │ + bl 0xfebb01b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ mvnvs pc, r0, lsl #10 │ │ │ │ @ instruction: 0x0738f8d0 │ │ │ │ - blx 0x15312 │ │ │ │ + blx 0xfe89530e │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r6, fp, r6, pc @ │ │ │ │ + umulleq r6, fp, sl, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0208 │ │ │ │ + bl 0xfebb0204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0x71bcf200 │ │ │ │ sbfxeq pc, r0, #17, #29 │ │ │ │ - blx 0xff595366 │ │ │ │ + blx 0x1e15362 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, r2, asr #30 │ │ │ │ + addeq r6, fp, r6, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb025c │ │ │ │ + bl 0xfebb0258 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ tstpvs r4, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stmdaeq r0, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0xfeb153ba │ │ │ │ + blx 0x13953b6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, lr, ror #29 │ │ │ │ + strdeq r6, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb02b0 │ │ │ │ + bl 0xfebb02ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ biceq pc, r4, r0, lsl #12 │ │ │ │ stmiaeq r4, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0xfe09540e │ │ │ │ + blx 0x91540a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r6, fp, sl, lr │ │ │ │ + umulleq r6, fp, lr, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0304 │ │ │ │ + bl 0xfebb0300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ cmppne r8, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ stmdbeq r8, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0x1615462 │ │ │ │ + blx 0xffe9545c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, r6, asr #28 │ │ │ │ + addeq r6, fp, sl, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0358 │ │ │ │ + bl 0xfebb0354 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ bicne pc, ip, r0, lsl #12 │ │ │ │ stmibeq ip, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0xb954b6 │ │ │ │ + blx 0xff4154b0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [fp], r2 │ │ │ │ + strdeq r6, [fp], r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb03ac │ │ │ │ + bl 0xfebb03a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ msrvs CPSR_sc, r0, lsl #10 │ │ │ │ - beq 0x149751c │ │ │ │ - blx 0x11550a │ │ │ │ + beq 0x1497518 │ │ │ │ + blx 0xfe995504 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r6, fp, lr, sp │ │ │ │ + addeq r6, fp, r2, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0400 │ │ │ │ + bl 0xfebb03fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ bicscs pc, r4, r0, lsl #12 │ │ │ │ - beq 0xff597570 │ │ │ │ - blx 0xff69555c │ │ │ │ + beq 0xff59756c │ │ │ │ + blx 0x1f15558 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, sl, asr #26 │ │ │ │ + addeq r6, fp, lr, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0454 │ │ │ │ + bl 0xfebb0450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ cmppcc r8, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ - bleq 0x16975c4 │ │ │ │ - blx 0xfec155b0 │ │ │ │ + bleq 0x16975c0 │ │ │ │ + blx 0x14955ac │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [fp], r6 @ │ │ │ │ + strdeq r6, [fp], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb04a8 │ │ │ │ + bl 0xfebb04a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ bicscc pc, ip, r0, lsl #12 │ │ │ │ - bleq 0xff797618 │ │ │ │ - blx 0xfe195604 │ │ │ │ + bleq 0xff797614 │ │ │ │ + blx 0xa15600 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, r2, lsr #25 │ │ │ │ + addeq r6, fp, r6, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb04fc │ │ │ │ + bl 0xfebb04f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ cmppvs r6, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stcleq 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ - blx 0x1715658 │ │ │ │ + @ instruction: 0xf9fcf0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, lr, asr #24 │ │ │ │ + addeq r6, fp, r2, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0550 │ │ │ │ + bl 0xfebb054c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ mvnmi pc, r0, lsl #12 │ │ │ │ stcleq 8, cr15, [r4], #832 @ 0x340 │ │ │ │ - blx 0xc956ac │ │ │ │ + @ instruction: 0xf9d2f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [fp], sl │ │ │ │ + strdeq r6, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb05a4 │ │ │ │ + bl 0xfebb05a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ msrpl (UNDEF: 104), r0 │ │ │ │ stcleq 8, cr15, [r8, #-832]! @ 0xfffffcc0 │ │ │ │ - blx 0x215700 │ │ │ │ + @ instruction: 0xf9a8f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, r6, lsr #23 │ │ │ │ + addeq r6, fp, sl, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb05f8 │ │ │ │ + bl 0xfebb05f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ mvnpl pc, r0, lsl #12 │ │ │ │ stcleq 8, cr15, [ip, #832]! @ 0x340 │ │ │ │ - @ instruction: 0xf9dcf0ca │ │ │ │ + @ instruction: 0xf97ef0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, r2, asr fp │ │ │ │ + addeq r6, fp, r6, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb064c │ │ │ │ + bl 0xfebb0648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ msrvs SPSR_sxc, r0, lsl #10 │ │ │ │ mrceq 8, 3, APSR_nzcv, cr0, cr0, {6} │ │ │ │ - @ instruction: 0xf9b2f0ca │ │ │ │ + @ instruction: 0xf954f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [fp], lr │ │ │ │ + addeq r6, fp, r2, lsl #22 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb06a0 │ │ │ │ + bl 0xfebb069c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fd8 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ umulllt r2, r5, r5, r3 │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0xf0c9681f │ │ │ │ - @ instruction: 0x4604fef7 │ │ │ │ + @ instruction: 0x4604fe99 │ │ │ │ @ instruction: 0xf0c94630 │ │ │ │ - bmi 0x4d9090 │ │ │ │ + bmi 0x4d8f14 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #10158080 @ 0x9b0000 │ │ │ │ ldrmi r4, [ip], #-1048 @ 0xfffffbe8 │ │ │ │ andmi lr, r0, sp, asr #19 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r2, #-1053] @ 0xfffffbe3 │ │ │ │ mvnsvs pc, r0, lsl #12 │ │ │ │ @ instruction: 0xf8d0443b │ │ │ │ @ instruction: 0xf0ca0ef4 │ │ │ │ - andlt pc, r5, r7, lsr #19 │ │ │ │ + andlt pc, r5, r9, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - umulleq r6, fp, r0, sl │ │ │ │ + umulleq r6, fp, r4, sl │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andcs pc, fp, #268435456 @ 0x10000000 │ │ │ │ sbcseq r6, r2, r9, lsl r8 │ │ │ │ - stclt 0, cr15, [lr, #828]! @ 0x33c │ │ │ │ + ldcllt 0, cr15, [r0, #-828] @ 0xfffffcc4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0728 │ │ │ │ + bl 0xfebb0724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d26, d3 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc7178 │ │ │ │ strls r0, [r0], #-3960 @ 0xfffff088 │ │ │ │ - @ instruction: 0xf91af0ca │ │ │ │ + @ instruction: 0xf8bcf0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, sl, lsl sl │ │ │ │ + addeq r6, fp, lr, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0778 │ │ │ │ + bl 0xfebb0774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d26, d3 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc71fc │ │ │ │ strls r0, [r0], #-4092 @ 0xfffff004 │ │ │ │ - @ instruction: 0xf8f2f0ca │ │ │ │ + @ instruction: 0xf894f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, sl, asr #19 │ │ │ │ + addeq r6, fp, lr, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb07c8 │ │ │ │ + bl 0xfebb07c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf1ac182a │ │ │ │ @ instruction: 0xf85c0178 │ │ │ │ strls r0, [r0], #-3192 @ 0xfffff388 │ │ │ │ - @ instruction: 0xf8caf0ca │ │ │ │ + @ instruction: 0xf86cf0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, sl, ror r9 │ │ │ │ + addeq r6, fp, lr, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0818 │ │ │ │ + bl 0xfebb0814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf10c182a │ │ │ │ @ instruction: 0xf8dc010c │ │ │ │ strls r0, [r0], #-12 │ │ │ │ - @ instruction: 0xf8a2f0ca │ │ │ │ + @ instruction: 0xf844f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, sl, lsr #18 │ │ │ │ + addeq r6, fp, lr, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0868 │ │ │ │ + bl 0xfebb0864 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf10c182a │ │ │ │ @ instruction: 0xf8dc0190 │ │ │ │ strls r0, [r0], #-144 @ 0xffffff70 │ │ │ │ - @ instruction: 0xf87af0ca │ │ │ │ + @ instruction: 0xf81cf0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [fp], sl │ │ │ │ + ldrdeq r6, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb08b8 │ │ │ │ + bl 0xfebb08b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc718a │ │ │ │ strls r0, [r0], #-276 @ 0xfffffeec │ │ │ │ - @ instruction: 0xf852f0ca │ │ │ │ + @ instruction: 0xfff4f0c9 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, sl, lsl #17 │ │ │ │ + addeq r6, fp, lr, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0908 │ │ │ │ + bl 0xfebb0904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc71cc │ │ │ │ strls r0, [r0], #-408 @ 0xfffffe68 │ │ │ │ - @ instruction: 0xf82af0ca │ │ │ │ + @ instruction: 0xffccf0c9 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, sl, lsr r8 │ │ │ │ + addeq r6, fp, lr, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0958 │ │ │ │ + bl 0xfebb0954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc7107 │ │ │ │ strls r0, [r0], #-540 @ 0xfffffde4 │ │ │ │ - @ instruction: 0xf802f0ca │ │ │ │ + @ instruction: 0xffa4f0c9 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, sl, ror #15 │ │ │ │ + addeq r6, fp, lr, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb09a8 │ │ │ │ + bl 0xfebb09a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc7128 │ │ │ │ strls r0, [r0], #-672 @ 0xfffffd60 │ │ │ │ - @ instruction: 0xffdaf0c9 │ │ │ │ + @ instruction: 0xff7cf0c9 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r6, fp, sl, r7 │ │ │ │ + umulleq r6, fp, lr, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb09f8 │ │ │ │ + bl 0xfebb09f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc7149 │ │ │ │ strls r0, [r0], #-804 @ 0xfffffcdc │ │ │ │ - @ instruction: 0xffb2f0c9 │ │ │ │ + @ instruction: 0xff54f0c9 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, sl, asr #14 │ │ │ │ + addeq r6, fp, lr, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0a48 │ │ │ │ + bl 0xfebb0a44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc716a │ │ │ │ strls r0, [r0], #-936 @ 0xfffffc58 │ │ │ │ - @ instruction: 0xff8af0c9 │ │ │ │ + @ instruction: 0xff2cf0c9 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [fp], sl │ │ │ │ + strdeq r6, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0a98 │ │ │ │ + bl 0xfebb0a94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ vadd.i8 d1, d12, d26 │ │ │ │ @ instruction: 0xf8dc412c │ │ │ │ strls r0, [r0], #-1068 @ 0xfffffbd4 │ │ │ │ - @ instruction: 0xff62f0c9 │ │ │ │ + @ instruction: 0xff04f0c9 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, sl, lsr #13 │ │ │ │ + addeq r6, fp, lr, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0ae8 │ │ │ │ + bl 0xfebb0ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc6196 │ │ │ │ strls r0, [r0], #-1200 @ 0xfffffb50 │ │ │ │ - @ instruction: 0xff3af0c9 │ │ │ │ + cdp2 0, 13, cr15, cr12, cr9, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, sl, asr r6 │ │ │ │ + addeq r6, fp, lr, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0b38 │ │ │ │ + bl 0xfebb0b34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ vadd.i8 d1, d12, d26 │ │ │ │ @ instruction: 0xf8dc5134 │ │ │ │ strls r0, [r0], #-1332 @ 0xfffffacc │ │ │ │ - @ instruction: 0xff12f0c9 │ │ │ │ + cdp2 0, 11, cr15, cr4, cr9, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, sl, lsl #12 │ │ │ │ + addeq r6, fp, lr, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0b88 │ │ │ │ + bl 0xfebb0b84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc61b7 │ │ │ │ strls r0, [r0], #-1464 @ 0xfffffa48 │ │ │ │ - cdp2 0, 14, cr15, cr10, cr9, {6} │ │ │ │ + cdp2 0, 8, cr15, cr12, cr9, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008b65ba │ │ │ │ + @ instruction: 0x008b65be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0bd8 │ │ │ │ + bl 0xfebb0bd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ vadd.i8 d1, d12, d26 │ │ │ │ @ instruction: 0xf8dc613c │ │ │ │ strls r0, [r0], #-1596 @ 0xfffff9c4 │ │ │ │ - cdp2 0, 12, cr15, cr2, cr9, {6} │ │ │ │ + cdp2 0, 6, cr15, cr4, cr9, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, sl, ror #10 │ │ │ │ + addeq r6, fp, lr, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0c28 │ │ │ │ + bl 0xfebb0c24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc61d8 │ │ │ │ strls r0, [r0], #-1728 @ 0xfffff940 │ │ │ │ - cdp2 0, 9, cr15, cr10, cr9, {6} │ │ │ │ + cdp2 0, 3, cr15, cr12, cr9, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, sl, lsl r5 │ │ │ │ + addeq r6, fp, lr, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0c78 │ │ │ │ + bl 0xfebb0c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ vadd.i8 d1, d12, d26 │ │ │ │ @ instruction: 0xf8dc7144 │ │ │ │ strls r0, [r0], #-1860 @ 0xfffff8bc │ │ │ │ - cdp2 0, 7, cr15, cr2, cr9, {6} │ │ │ │ + cdp2 0, 1, cr15, cr4, cr9, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, sl, asr #9 │ │ │ │ + addeq r6, fp, lr, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0cc8 │ │ │ │ + bl 0xfebb0cc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc61f9 │ │ │ │ strls r0, [r0], #-1992 @ 0xfffff838 │ │ │ │ - cdp2 0, 4, cr15, cr10, cr9, {6} │ │ │ │ + stc2l 0, cr15, [ip, #804]! @ 0x324 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, sl, ror r4 │ │ │ │ + addeq r6, fp, lr, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0d18 │ │ │ │ + bl 0xfebb0d14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc014c │ │ │ │ strls r0, [r0], #-2124 @ 0xfffff7b4 │ │ │ │ - cdp2 0, 2, cr15, cr2, cr9, {6} │ │ │ │ + stc2l 0, cr15, [r4, #804] @ 0x324 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, sl, lsr #8 │ │ │ │ + addeq r6, fp, lr, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0d68 │ │ │ │ + bl 0xfebb0d64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc610d │ │ │ │ strls r0, [r0], #-2256 @ 0xfffff730 │ │ │ │ - ldc2l 0, cr15, [sl, #804]! @ 0x324 │ │ │ │ + ldc2 0, cr15, [ip, #804] @ 0x324 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [fp], sl │ │ │ │ + ldrdeq r6, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0db8 │ │ │ │ + bl 0xfebb0db4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc1154 │ │ │ │ strls r0, [r0], #-2388 @ 0xfffff6ac │ │ │ │ - ldc2l 0, cr15, [r2, #804] @ 0x324 │ │ │ │ + ldc2l 0, cr15, [r4, #-804]! @ 0xfffffcdc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, sl, lsl #7 │ │ │ │ + addeq r6, fp, lr, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0e08 │ │ │ │ + bl 0xfebb0e04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc11d8 │ │ │ │ strls r0, [r0], #-2520 @ 0xfffff628 │ │ │ │ - stc2 0, cr15, [sl, #804]! @ 0x324 │ │ │ │ + stc2l 0, cr15, [ip, #-804] @ 0xfffffcdc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, sl, lsr r3 │ │ │ │ + addeq r6, fp, lr, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0e58 │ │ │ │ + bl 0xfebb0e54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d27, d3 │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc215c │ │ │ │ strls r0, [r0], #-2652 @ 0xfffff5a4 │ │ │ │ - stc2 0, cr15, [r2, #804] @ 0x324 │ │ │ │ + stc2 0, cr15, [r4, #-804]! @ 0xfffffcdc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, fp, sl, ror #5 │ │ │ │ + addeq r6, fp, lr, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb0ea8 │ │ │ │ + bl 0xfebb0ea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ addlt r4, r3, r8, asr #1 │ │ │ │ strbcs pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - blmi 0xd06940 │ │ │ │ + blmi 0xd0693c │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrsvc pc, r0, r6, asr #12 │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ rscscc pc, r8, fp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmpl r3, {r0, r3, fp, sp, lr}^ │ │ │ │ stmdblt ip, {r0, r1, r3, sl, lr}^ │ │ │ │ msrcc (UNDEF: 100), r0 │ │ │ │ @ instruction: 0xf8d04622 │ │ │ │ andlt r0, r3, r4, ror #22 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldclt 0, cr15, [r6, #-804]! @ 0xfffffcdc │ │ │ │ + ldcllt 0, cr15, [r8], {201} @ 0xc9 │ │ │ │ msrvs CPSR_fsx, r0, lsl #10 │ │ │ │ @ instruction: 0xf8d02200 │ │ │ │ andlt r0, r3, r0, ror #21 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stclt 0, cr15, [ip, #-804]! @ 0xfffffcdc │ │ │ │ + stcllt 0, cr15, [lr], {201} @ 0xc9 │ │ │ │ ldrsbteq pc, [ip], r0 @ │ │ │ │ @ instruction: 0xf0c9460d │ │ │ │ - blmi 0x818844 │ │ │ │ + blmi 0x8186c8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64658d3 │ │ │ │ vrshr.s64 d23, d0, #64 │ │ │ │ ldrmi r2, [r8], #-661 @ 0xfffffd6b │ │ │ │ ldrmi r6, [r3], #-2066 @ 0xfffff7ee │ │ │ │ vmla.i8 d27, d27, d28 │ │ │ │ vshl.s64 , q12, #0 │ │ │ │ mulls r0, r1, r5 │ │ │ │ @ instruction: 0xf6054622 │ │ │ │ @ instruction: 0xf8d5416c │ │ │ │ @ instruction: 0xf0c90c6c │ │ │ │ - andlt pc, r3, r5, lsr #26 │ │ │ │ + andlt pc, r3, r7, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d11, d16 │ │ │ │ @ instruction: 0xf2c034f8 │ │ │ │ mulls r0, r1, r4 │ │ │ │ @ instruction: 0xf604462a │ │ │ │ @ instruction: 0xf8d431e8 │ │ │ │ @ instruction: 0xf0c90be8 │ │ │ │ - andlt pc, r3, pc, lsl #26 │ │ │ │ + @ instruction: 0xb003fcb1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r6, fp, r0, r2 │ │ │ │ - addeq r6, fp, r4, asr #4 │ │ │ │ + umulleq r6, fp, r4, r2 │ │ │ │ + addeq r6, fp, r8, asr #4 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldclcc 2, cr15, [r8], #300 @ 0x12c │ │ │ │ ldceq 2, cr15, [r1], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ cmppvs pc, ip, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldcleq 8, cr15, [r0], #880 @ 0x370 │ │ │ │ - ldcllt 0, cr15, [r2], {201} @ 0xc9 │ │ │ │ - @ instruction: 0x008b61bc │ │ │ │ + ldcllt 0, cr15, [r4], #-804 @ 0xfffffcdc │ │ │ │ + addeq r6, fp, r0, asr #3 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldclcc 2, cr15, [r8], #300 @ 0x12c │ │ │ │ ldceq 2, cr15, [r1], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ cmnppl r4, ip, lsl #12 @ p-variant is OBSOLETE │ │ │ │ ldcleq 8, cr15, [r4, #-880]! @ 0xfffffc90 │ │ │ │ - ldclt 0, cr15, [sl], #804 @ 0x324 │ │ │ │ - addeq r6, fp, ip, lsl #3 │ │ │ │ + mrrclt 0, 12, pc, ip, cr9 @ │ │ │ │ + umulleq r6, fp, r0, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb0ff4 │ │ │ │ + bl 0xfebb0ff0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0c80ff8 │ │ │ │ - bmi 0x51946c │ │ │ │ + bmi 0x5192f0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnscc pc, fp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf6014604 │ │ │ │ @ instruction: 0xf85c51f8 │ │ │ │ ldcvs 0, cr2, [fp], {2} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0c96808 │ │ │ │ - @ instruction: 0xf646fc97 │ │ │ │ + @ instruction: 0xf646fc39 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0x46202395 │ │ │ │ rsceq pc, ip, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf0ce6819 │ │ │ │ - svclt 0x0000bee5 │ │ │ │ - addeq r6, fp, ip, asr #2 │ │ │ │ + svclt 0x0000be87 │ │ │ │ + addeq r6, fp, r0, asr r1 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ @ instruction: 0xf0cc461a │ │ │ │ - svclt 0x0000bf33 │ │ │ │ + svclt 0x0000bed5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb1060 │ │ │ │ + bl 0xfebb105c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q12 │ │ │ │ vmls.i d20, d16, d0[4] │ │ │ │ @ instruction: 0x46070495 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0cc6c60 │ │ │ │ - ldmib r4, {r0, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r1, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0cc1011 │ │ │ │ - @ instruction: 0x4633fe7f │ │ │ │ + ldrtmi pc, [r3], -r1, lsr #28 @ │ │ │ │ strtmi r6, [sl], -r1, ror #25 │ │ │ │ @ instruction: 0xf0cd200b │ │ │ │ - @ instruction: 0x6c61fb03 │ │ │ │ + @ instruction: 0x6c61faa5 │ │ │ │ stcvs 6, cr4, [r0, #-168]! @ 0xffffff58 │ │ │ │ - @ instruction: 0xf8bef0cd │ │ │ │ - stc2l 0, cr15, [ip, #-800] @ 0xfffffce0 │ │ │ │ + @ instruction: 0xf860f0cd │ │ │ │ + stc2l 0, cr15, [lr], #800 @ 0x320 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0cd4605 │ │ │ │ - stcvs 8, cr15, [r1, #-732]! @ 0xfffffd24 │ │ │ │ + stcvs 8, cr15, [r1, #-356]! @ 0xfffffe9c │ │ │ │ strmi r4, [r8], -sl, lsr #12 │ │ │ │ - @ instruction: 0xffb0f0cc │ │ │ │ + @ instruction: 0xff52f0cc │ │ │ │ ldrtmi r6, [r8], -r1, ror #24 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - cdplt 0, 6, cr15, cr2, cr12, {6} │ │ │ │ + cdplt 0, 0, cr15, cr4, cr12, {6} │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ bfi r4, sl, (invalid: 12:9) │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb10cc │ │ │ │ + bl 0xfebb10c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - cdp2 0, 9, cr15, cr4, cr12, {6} │ │ │ │ + cdp2 0, 3, cr15, cr6, cr12, {6} │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf0cc6cda │ │ │ │ - svclt 0x0000be89 │ │ │ │ + svclt 0x0000be2b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb10f8 │ │ │ │ + bl 0xfebb10f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - ldc2 0, cr15, [r6, #-800] @ 0xfffffce0 │ │ │ │ + ldc2 0, cr15, [r8], #800 @ 0x320 │ │ │ │ strmi r4, [r6], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0cd4621 │ │ │ │ - ldrtmi pc, [r1], -r1, lsl #17 @ │ │ │ │ + ldrtmi pc, [r1], -r3, lsr #16 @ │ │ │ │ vst1.8 {d20-d22}, [pc :256], r0 │ │ │ │ @ instruction: 0xf0cc4200 │ │ │ │ - qadd8mi pc, r1, sp @ │ │ │ │ + qasxmi pc, r1, pc @ │ │ │ │ vld1.8 {d20-d22}, [pc :128], r0 │ │ │ │ @ instruction: 0xf0cc4200 │ │ │ │ - qadd8mi pc, r9, r7 @ │ │ │ │ + qasxmi pc, r9, r9 @ │ │ │ │ vld1.8 {d20-d22}, [pc :128], r8 │ │ │ │ @ instruction: 0xf0cc4200 │ │ │ │ - qadd8mi pc, sl, r1 @ │ │ │ │ + qasxmi pc, sl, r3 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - cdp2 0, 6, cr15, cr0, cr12, {6} │ │ │ │ + cdp2 0, 0, cr15, cr2, cr12, {6} │ │ │ │ @ instruction: 0x46214632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0cd40f8 │ │ │ │ - svclt 0x0000b863 │ │ │ │ + svclt 0x0000b805 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, r7, lsl #12 │ │ │ │ strbtmi pc, [r0], #580 @ 0x244 @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - stc2l 0, cr15, [r0], #800 @ 0x320 │ │ │ │ + stc2 0, cr15, [r2], {200} @ 0xc8 │ │ │ │ strmi r2, [r5], -r0, lsl #2 │ │ │ │ - cdp2 0, 1, cr15, cr12, cr12, {6} │ │ │ │ + ldc2 0, cr15, [lr, #816]! @ 0x330 │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ stclvs 12, cr6, [r0], #-900 @ 0xfffffc7c │ │ │ │ - blx 0xfe1962c4 │ │ │ │ + blx 0xa162c0 │ │ │ │ @ instruction: 0x1011e9d4 │ │ │ │ - ldc2l 0, cr15, [r6, #816]! @ 0x330 │ │ │ │ + ldc2 0, cr15, [r8, #816] @ 0x330 │ │ │ │ ldrtmi r6, [r2], -r1, ror #24 │ │ │ │ - @ instruction: 0xf0cd6d20 │ │ │ │ - @ instruction: 0x463af83b │ │ │ │ + @ instruction: 0xf0cc6d20 │ │ │ │ + @ instruction: 0x463affdd │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - @ instruction: 0xf836f0cd │ │ │ │ + @ instruction: 0xffd8f0cc │ │ │ │ strtmi r6, [sl], -r1, lsr #26 │ │ │ │ @ instruction: 0xf0cd4608 │ │ │ │ - stclvs 13, cr15, [r1], #-604 @ 0xfffffda4 │ │ │ │ + stclvs 13, cr15, [r1], #-228 @ 0xffffff1c │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stcllt 0, cr15, [r0, #816]! @ 0x330 │ │ │ │ + stclt 0, cr15, [r2, #816] @ 0x330 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r1, r7, lsl #12 │ │ │ │ - stc2 0, cr15, [ip], #800 @ 0x320 │ │ │ │ + mcrr2 0, 12, pc, lr, cr8 @ │ │ │ │ strmi r2, [r5], -r0, lsl #4 │ │ │ │ eorcs r4, r7, r1, lsl r6 │ │ │ │ - blx 0x99630e │ │ │ │ + blx 0xff216308 │ │ │ │ smlabbcs r0, r8, r3, fp │ │ │ │ vmax.s8 d20, d4, d24 │ │ │ │ vmls.i d20, d16, d0[4] │ │ │ │ @ instruction: 0xf0cc0495 │ │ │ │ - strls pc, [r1, #-3549] @ 0xfffff223 │ │ │ │ + strls pc, [r1, #-3455] @ 0xfffff281 │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ smlattls r0, r1, ip, r6 │ │ │ │ @ instruction: 0xf0ce6c60 │ │ │ │ - stmib sp, {r0, r2, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ stclvs 5, cr7, [r2], #-0 │ │ │ │ ldrmi r6, [r0], -r3, ror #25 │ │ │ │ @ instruction: 0xf0ce4619 │ │ │ │ - ldmib r4, {r0, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0cc1011 │ │ │ │ - stclvs 13, cr15, [r1], #-700 @ 0xfffffd44 │ │ │ │ + stclvs 13, cr15, [r1], #-324 @ 0xfffffebc │ │ │ │ stcvs 6, cr4, [r0, #-200]! @ 0xffffff38 │ │ │ │ - @ instruction: 0xfff4f0cc │ │ │ │ + @ instruction: 0xff96f0cc │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf0cc4628 │ │ │ │ - stcvs 15, cr15, [r1, #-956]! @ 0xfffffc44 │ │ │ │ + stcvs 15, cr15, [r1, #-580]! @ 0xfffffdbc │ │ │ │ strmi r4, [r8], -sl, lsr #12 │ │ │ │ - ldc2l 0, cr15, [r0, #-820] @ 0xfffffccc │ │ │ │ + ldc2l 0, cr15, [r2], #820 @ 0x334 │ │ │ │ strbmi r6, [r8], -r1, ror #24 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cc47f0 │ │ │ │ - @ instruction: 0xf0c8bd99 │ │ │ │ - strmi pc, [r0], r5, lsr #25 │ │ │ │ + @ instruction: 0xf0c8bd3b │ │ │ │ + strmi pc, [r0], r7, asr #24 │ │ │ │ strbtmi pc, [r0], #580 @ 0x244 @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - ldc2 0, cr15, [lr], {200} @ 0xc8 │ │ │ │ + mcrr2 0, 12, pc, r0, cr8 @ │ │ │ │ @ instruction: 0x46824631 │ │ │ │ @ instruction: 0xf0d14640 │ │ │ │ - ldrtmi pc, [r9], -r3, ror #30 @ │ │ │ │ + ldrtmi pc, [r9], -r5, lsl #30 @ │ │ │ │ @ instruction: 0xf0d14650 │ │ │ │ - usaxmi pc, r2, pc @ │ │ │ │ + ldrbmi pc, [r2], -r1, lsl #30 @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf8d4f0cf │ │ │ │ + @ instruction: 0xf876f0cf │ │ │ │ ldrbmi r6, [r0], -r1, ror #25 │ │ │ │ - @ instruction: 0xff56f0d1 │ │ │ │ + mrc2 0, 7, pc, cr8, cr1, {6} │ │ │ │ @ instruction: 0x46414652 │ │ │ │ @ instruction: 0xf0cf4640 │ │ │ │ - stclvs 8, cr15, [r1], #812 @ 0x32c │ │ │ │ + stclvs 8, cr15, [r1], #436 @ 0x1b4 │ │ │ │ strbmi r6, [r2], -r0, ror #24 │ │ │ │ - @ instruction: 0xfff2f0d1 │ │ │ │ + @ instruction: 0xff94f0d1 │ │ │ │ svclt 0x0000e7bf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb12a4 │ │ │ │ + bl 0xfebb12a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - cdp2 0, 0, cr15, cr6, cr12, {6} │ │ │ │ + stc2 0, cr15, [r8, #816]! @ 0x330 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0cc6cda │ │ │ │ - @ instruction: 0x4621fd9f │ │ │ │ + strtmi pc, [r1], -r1, asr #26 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - cdplt 0, 5, cr15, cr2, cr12, {6} │ │ │ │ + ldcllt 0, cr15, [r4, #816]! @ 0x330 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb12d8 │ │ │ │ + bl 0xfebb12d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - stc2 0, cr15, [r6], #-800 @ 0xfffffce0 │ │ │ │ + blx 0xff296406 │ │ │ │ @ instruction: 0x46064631 │ │ │ │ - @ instruction: 0xf802f0cd │ │ │ │ + @ instruction: 0xffa4f0cc │ │ │ │ @ instruction: 0x46294632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xe7614070 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb1304 │ │ │ │ + bl 0xfebb1300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0xf0c84604 │ │ │ │ - @ instruction: 0x4605fc11 │ │ │ │ - stc2 0, cr15, [lr], {200} @ 0xc8 │ │ │ │ + @ instruction: 0x4605fbb3 │ │ │ │ + blx 0xfec96436 │ │ │ │ strmi r4, [r7], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0ce4628 │ │ │ │ - ldrtmi pc, [r1], -r1, ror #21 @ │ │ │ │ + ldrtmi pc, [r1], -r3, lsl #21 @ │ │ │ │ @ instruction: 0xf0ce4638 │ │ │ │ - @ instruction: 0x463afadd │ │ │ │ + @ instruction: 0x463afa7f │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0x41646a │ │ │ │ + blx 0xfec96464 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0cd2210 │ │ │ │ - ldrtmi pc, [r1], -pc, asr #17 @ │ │ │ │ + @ instruction: 0x4631f871 │ │ │ │ andscs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - @ instruction: 0xf8caf0cd │ │ │ │ + @ instruction: 0xf86cf0cd │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0cd4622 │ │ │ │ - @ instruction: 0x4629faff │ │ │ │ + strtmi pc, [r9], -r1, lsr #21 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0cc40f8 │ │ │ │ - svclt 0x0000bd11 │ │ │ │ + svclt 0x0000bcb3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r6, [r4], -r3, lsl #16 │ │ │ │ ldmdbvs lr, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf0156583 │ │ │ │ @ instruction: 0xf3c56f70 │ │ │ │ @ instruction: 0xf88053c0 │ │ │ │ vshr.u64 , , #58 │ │ │ │ - b 0x141b090 │ │ │ │ + b 0x141b08c │ │ │ │ @ instruction: 0xf8c01303 │ │ │ │ @ instruction: 0xf5013084 │ │ │ │ @ instruction: 0xf1035354 │ │ │ │ strvs r0, [r3, #-816] @ 0xfffffcd0 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8806643 │ │ │ │ stmib r0, {r4, r6, r7, ip, sp}^ │ │ │ │ @@ -75696,15 +75695,15 @@ │ │ │ │ andseq pc, lr, #2 │ │ │ │ @ instruction: 0xf8586722 │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf040bf48 │ │ │ │ @ instruction: 0xf1400040 │ │ │ │ @ instruction: 0xf8c4808e │ │ │ │ @ instruction: 0xf7f50088 │ │ │ │ - @ instruction: 0xf3c6f9f9 │ │ │ │ + @ instruction: 0xf3c6f9fb │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ @ instruction: 0xf8c400bc │ │ │ │ vshr.u64 d19, d0, #58 │ │ │ │ @ instruction: 0xf8842380 │ │ │ │ vmla.i , q11, d0[4] │ │ │ │ @ instruction: 0xf88423c0 │ │ │ │ vmla.i , q11, d1[4] │ │ │ │ @@ -75745,26 +75744,26 @@ │ │ │ │ @ instruction: 0xf0220132 │ │ │ │ strbvs r0, [r2, #527]! @ 0x20f │ │ │ │ svclt 0x004407b2 │ │ │ │ cmnvs r2, r1, lsl #4 │ │ │ │ smlalbteq pc, r0, r6, r3 @ │ │ │ │ smullscs pc, r1, r4, r8 @ │ │ │ │ sbcsne pc, r5, r4, lsl #17 │ │ │ │ - b 0x1c487f4 │ │ │ │ + b 0x1c487f0 │ │ │ │ stmdbvs r2!, {r0, r1, r8, r9, ip, lr}^ │ │ │ │ tstpl r3, #454656 @ 0x6f000 │ │ │ │ ldmeq fp, {r0, r1, r3, r4, r6, r9, lr} │ │ │ │ svclt 0x00a84293 │ │ │ │ cmnvs r3, r3, lsl r6 │ │ │ │ strbtmi pc, [r0], #580 @ 0x244 @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - blx 0x1a965ee │ │ │ │ + blx 0x3165ea │ │ │ │ @ instruction: 0xf0c86560 │ │ │ │ - strvs pc, [r0, #2917]! @ 0xb65 │ │ │ │ - blx 0x19165fa │ │ │ │ + strvs pc, [r0, #2823]! @ 0xb07 │ │ │ │ + blx 0x1965f6 │ │ │ │ andcs r6, r0, r0, lsr #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf50181f0 │ │ │ │ @ instruction: 0xf858584f │ │ │ │ @@ -75789,196 +75788,196 @@ │ │ │ │ @ instruction: 0xf3c503c1 │ │ │ │ svclt 0x005825c0 │ │ │ │ adccc pc, ip, r4, asr #17 │ │ │ │ rscpl pc, r4, r4, lsl #17 │ │ │ │ svceq 0x002be789 │ │ │ │ ldr r6, [ip, -r3, lsr #15]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebb155c │ │ │ │ + bl 0xfebb1558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vsra.s64 d20, d28, #64 │ │ │ │ - blmi 0xda824 │ │ │ │ + vaddw.s8 q10, q0, d12 │ │ │ │ + blmi 0xda820 │ │ │ │ strdls r2, [r0], -ip │ │ │ │ - blx 0x1816afa │ │ │ │ - ldrsbteq r8, [r3], -r4 │ │ │ │ + blx 0x96af6 │ │ │ │ + eorseq r8, r3, r4, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb1584 │ │ │ │ + bl 0xfebb1580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ umulllt r2, r3, r5, r3 │ │ │ │ @ instruction: 0xf0c8681d │ │ │ │ - bmi 0x45a1b8 │ │ │ │ + bmi 0x45a03c │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldclcc 2, cr15, [r8], #300 @ 0x12c │ │ │ │ ldceq 2, cr15, [r1], {192} @ 0xc0 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #9109504 @ 0x8b0000 │ │ │ │ cmnpvs ip, ip, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8dc181c │ │ │ │ strtmi r0, [fp], #-3708 @ 0xfffff184 │ │ │ │ @ instruction: 0xf0c99400 │ │ │ │ - andlt pc, r3, r5, ror #19 │ │ │ │ + andlt pc, r3, r7, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008b5bb0 │ │ │ │ + @ instruction: 0x008b5bb4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb15e4 │ │ │ │ + bl 0xfebb15e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ ldmdale r1!, {r0, r1, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ andeq r1, lr, #37888 @ 0x9400 │ │ │ │ suble r2, r1, r0, lsl #24 │ │ │ │ cmnle r1, r0, lsl #22 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - stcllt 0, cr15, [r0, #820] @ 0x334 │ │ │ │ - blcs 0x87268 │ │ │ │ + stcllt 0, cr15, [r2, #-820]! @ 0xfffffccc │ │ │ │ + blcs 0x87264 │ │ │ │ stccs 1, cr13, [r0], #-480 @ 0xfffffe20 │ │ │ │ @ instruction: 0x4622d030 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cc40f0 │ │ │ │ - ldmiblt ip, {r0, r1, r2, r4, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + ldmiblt ip, {r0, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ cmnle r6, r0, lsl #22 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cc40f0 │ │ │ │ - strhlt fp, [ip, #-185] @ 0xffffff47 │ │ │ │ + cmplt ip, fp, asr fp │ │ │ │ cmple sl, r0, lsl #22 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - cdplt 0, 8, cr15, cr6, cr12, {6} │ │ │ │ + cdplt 0, 2, cr15, cr8, cr12, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ cmnle r4, r0, lsl #22 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - cdplt 0, 13, cr15, cr2, cr12, {6} │ │ │ │ + cdplt 0, 7, cr15, cr4, cr12, {6} │ │ │ │ teqle sl, r0, lsl #22 │ │ │ │ bfc r2, #8, #5 │ │ │ │ strbtmi pc, [r0], r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf0c89301 │ │ │ │ - andscs pc, pc, #331776 @ 0x51000 │ │ │ │ + andscs pc, pc, #3981312 @ 0x3cc000 │ │ │ │ ldclvs 6, cr4, [r1], #28 │ │ │ │ - cdp2 0, 6, cr15, cr4, cr12, {6} │ │ │ │ + cdp2 0, 0, cr15, cr6, cr12, {6} │ │ │ │ stmdblt r3!, {r0, r8, r9, fp, ip, pc}^ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0cc2201 │ │ │ │ - @ instruction: 0x463afebb │ │ │ │ + @ instruction: 0x463afe5d │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cc40f0 │ │ │ │ - ldclvs 13, cr11, [r0], #220 @ 0xdc │ │ │ │ + ldclvs 12, cr11, [r0], #868 @ 0x364 │ │ │ │ strtmi r2, [r2], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0cd4629 │ │ │ │ - @ instruction: 0xe7ebfe17 │ │ │ │ + @ instruction: 0xe7ebfdb9 │ │ │ │ mvnmi pc, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ cdpne 3, 6, cr2, cr2, cr1, {0} │ │ │ │ strtmi r6, [r9], -r8, asr #25 │ │ │ │ - cdp2 0, 0, cr15, cr12, cr13, {6} │ │ │ │ + stc2 0, cr15, [lr, #820]! @ 0x334 │ │ │ │ vaba.s8 d30, d20, d2 │ │ │ │ vmla.f d20, d16, d0[4] │ │ │ │ movwcs r0, #4501 @ 0x1195 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ strtmi r6, [r9], -r8, asr #25 │ │ │ │ - cdp2 0, 0, cr15, cr0, cr13, {6} │ │ │ │ + stc2 0, cr15, [r2, #820]! @ 0x334 │ │ │ │ vabd.s8 d30, d20, d24 │ │ │ │ vmla.i d20, d16, d0[4] │ │ │ │ movwcs r0, #4245 @ 0x1095 │ │ │ │ @ instruction: 0x4629221f │ │ │ │ @ instruction: 0xf0cd6cc0 │ │ │ │ - @ instruction: 0xe7b9fdf5 │ │ │ │ + @ instruction: 0xe7b9fd97 │ │ │ │ mvnmi pc, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ cdpne 3, 6, cr2, cr2, cr1, {0} │ │ │ │ strtmi r6, [r9], -r8, asr #25 │ │ │ │ - stc2l 0, cr15, [sl, #820]! @ 0x334 │ │ │ │ + stc2 0, cr15, [ip, #820] @ 0x334 │ │ │ │ vaba.s8 q15, q2, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x46010395 │ │ │ │ ldclvs 2, cr2, [r8], {31} │ │ │ │ - cdp2 0, 7, cr15, cr6, cr12, {6} │ │ │ │ + cdp2 0, 1, cr15, cr8, cr12, {6} │ │ │ │ vaba.s8 q15, q2, q15 │ │ │ │ vmla.f d20, d16, d0[4] │ │ │ │ movwcs r0, #4501 @ 0x1195 │ │ │ │ stclvs 14, cr1, [r8], {98} @ 0x62 │ │ │ │ @ instruction: 0xf0cd4629 │ │ │ │ - @ instruction: 0xe78ffdd5 │ │ │ │ + @ instruction: 0xe78ffd77 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ cmnlt fp, #22020096 @ 0x1500000 │ │ │ │ stmdale r4!, {r0, r1, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ ldrlt r6, [r1], #3143 @ 0xc47 │ │ │ │ - @ instruction: 0xf9e0f0c8 │ │ │ │ + @ instruction: 0xf982f0c8 │ │ │ │ @ instruction: 0xf0c84680 │ │ │ │ - @ instruction: 0x4606f9dd │ │ │ │ + @ instruction: 0x4606f97f │ │ │ │ @ instruction: 0xf0c82000 │ │ │ │ - andscs pc, pc, #2352 @ 0x930 │ │ │ │ + andscs pc, pc, #848 @ 0x350 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0cc4630 │ │ │ │ - ldrtmi pc, [r2], -r5, ror #24 @ │ │ │ │ + ldrtmi pc, [r2], -r7, lsl #24 @ │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2l 0, cr15, [r2, #816] @ 0x330 │ │ │ │ + stc2l 0, cr15, [r4, #-816]! @ 0xfffffcd0 │ │ │ │ rsccs r4, r0, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0cc4630 │ │ │ │ - andcs pc, r9, fp, asr ip @ │ │ │ │ + strdcs pc, [r9], -sp │ │ │ │ @ instruction: 0x4632463b │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cd7800 │ │ │ │ - andlt pc, r2, sp, lsl pc @ │ │ │ │ + @ instruction: 0xb002febf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmle r4!, {r0, r1, r8, fp, sp}^ │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f021 │ │ │ │ - andeq sl, r5, sp, ror #10 │ │ │ │ - andeq sl, r5, r7, lsl r7 │ │ │ │ - andeq sl, r5, r1, asr #14 │ │ │ │ - ldrdeq sl, [r5], -sp │ │ │ │ + andeq sl, r5, r9, ror #10 │ │ │ │ + andeq sl, r5, r3, lsl r7 │ │ │ │ + andeq sl, r5, sp, lsr r7 │ │ │ │ + ldrdeq sl, [r5], -r9 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0cc221f │ │ │ │ - @ instruction: 0x462afc37 │ │ │ │ + @ instruction: 0x462afbd9 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cd41f0 │ │ │ │ - bmi 0x18098a0 │ │ │ │ + bmi 0x1809724 │ │ │ │ svcne 0x0070ee1d │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmpl fp, {r3, r4, fp, sp, lr} │ │ │ │ ldrmi r1, [sp], #-2330 @ 0xfffff6e6 │ │ │ │ vshl.s8 d20, d3, d11 │ │ │ │ vshr.s64 , q12, #64 │ │ │ │ stmib sp, {r0, r4, r7}^ │ │ │ │ @ instruction: 0xf5002500 │ │ │ │ @ instruction: 0xf8d06170 │ │ │ │ @ instruction: 0xf0c90f00 │ │ │ │ - ldrdlt pc, [r2], -fp │ │ │ │ + andlt pc, r2, sp, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmla.f32 s8, s26, s24 │ │ │ │ @ instruction: 0xf6461f70 │ │ │ │ @@ -75988,33 +75987,33 @@ │ │ │ │ ldmdbne sl, {r0, r1, r3, r7, fp, ip, lr} │ │ │ │ strmi r4, [r3], #-1053 @ 0xfffffbe3 │ │ │ │ rscscc pc, r8, fp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvc pc, r4, r0, lsl #12 │ │ │ │ svceq 0x0084f8d0 │ │ │ │ - @ instruction: 0xf8b6f0c9 │ │ │ │ + @ instruction: 0xf858f0c9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bmi 0xf3ae50 │ │ │ │ + bmi 0xf3ae4c │ │ │ │ svcne 0x0070ee1d │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmpl fp, {r3, r4, fp, sp, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrmi r1, [sp], #-2330 @ 0xfffff6e6 │ │ │ │ @ instruction: 0xf8514403 │ │ │ │ stmib sp, {r4, r5, r6, r7, r8, sl, fp}^ │ │ │ │ @ instruction: 0xf0c92500 │ │ │ │ - mullt r2, r3, r8 │ │ │ │ + andlt pc, r2, r5, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmls.f32 s8, s26, s21 │ │ │ │ @ instruction: 0xf6461f70 │ │ │ │ @@ -76023,112 +76022,112 @@ │ │ │ │ ldmdavs r8, {r1, r4, fp, sp, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldmdbne sl, {r0, r4, r7, r8} │ │ │ │ strmi r4, [r3], #-1053 @ 0xfffffbe3 │ │ │ │ stcleq 8, cr15, [ip, #-324]! @ 0xfffffebc │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf870f0c9 │ │ │ │ + @ instruction: 0xf812f0c9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0c881f0 │ │ │ │ - strmi pc, [r0], fp, lsl #18 │ │ │ │ - @ instruction: 0xf908f0c8 │ │ │ │ + strmi pc, [r0], sp, lsr #17 │ │ │ │ + @ instruction: 0xf8aaf0c8 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - ldc2 0, cr15, [lr, #800]! @ 0x320 │ │ │ │ + stc2l 0, cr15, [r0, #-800]! @ 0xfffffce0 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ @ instruction: 0x4630221f │ │ │ │ - blx 0xfe496a6a │ │ │ │ + blx 0xd16a66 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0cc4640 │ │ │ │ - str pc, [r9, -fp, asr #26]! │ │ │ │ - @ instruction: 0xf8f6f0c8 │ │ │ │ + str pc, [r9, -sp, ror #25]! │ │ │ │ + @ instruction: 0xf898f0c8 │ │ │ │ rscscs r4, pc, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0cc4605 │ │ │ │ - andscs pc, pc, r3, lsl #23 │ │ │ │ - stc2 0, cr15, [r8, #800]! @ 0x320 │ │ │ │ + andscs pc, pc, r5, lsr #22 │ │ │ │ + stc2l 0, cr15, [sl, #-800] @ 0xfffffce0 │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0ce4628 │ │ │ │ - strtmi pc, [sl], -r7, lsr #17 │ │ │ │ + strtmi pc, [sl], -r9, asr #16 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cc41f0 │ │ │ │ - svclt 0x0000bd91 │ │ │ │ - addeq r5, fp, r0, asr r9 │ │ │ │ - addeq r5, fp, r6, lsl #18 │ │ │ │ - @ instruction: 0x008b58bc │ │ │ │ - addeq r5, fp, r6, ror r8 │ │ │ │ + svclt 0x0000bd33 │ │ │ │ + addeq r5, fp, r4, asr r9 │ │ │ │ + addeq r5, fp, sl, lsl #18 │ │ │ │ + addeq r5, fp, r0, asr #17 │ │ │ │ + addeq r5, fp, sl, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebb198c │ │ │ │ + bl 0xfebb1988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00030ff8 │ │ │ │ svcvs 0x0043b90b │ │ │ │ andcs fp, r0, fp, ror #2 │ │ │ │ - stc2 0, cr15, [r4, #800] @ 0x320 │ │ │ │ + stc2 0, cr15, [r6, #-800]! @ 0xfffffce0 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ pop {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf0ce4008 │ │ │ │ - andcs fp, r0, sp, lsr #20 │ │ │ │ + andcs fp, r0, pc, asr #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb19cc │ │ │ │ + bl 0xfebb19c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs r6, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs r3, {r2, r9, sl, lr} │ │ │ │ svcvs 0x0085695b │ │ │ │ svclt 0x0048039b │ │ │ │ streq pc, [fp], -r6, asr #7 │ │ │ │ @ instruction: 0x012db1b5 │ │ │ │ addcs r2, r1, r6, lsl #2 │ │ │ │ - stc2 0, cr15, [ip], #-808 @ 0xfffffcd8 │ │ │ │ + blx 0xff416b16 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ stmib r0, {r1, r2, r8, r9, sp, lr}^ │ │ │ │ stmib r0, {r3, r8, r9, ip, lr}^ │ │ │ │ @ instruction: 0xf884330a │ │ │ │ strdcs r3, [r0], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ andscc lr, ip, #208, 18 @ 0x340000 │ │ │ │ - b 0x111e988 │ │ │ │ + b 0x111e984 │ │ │ │ strb r1, [r3, r2, lsl #10]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebb1a28 │ │ │ │ + bl 0xfebb1a24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - beq 0x111e810 │ │ │ │ + beq 0x111e80c │ │ │ │ subsne lr, r0, r3, asr #20 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ eorscs sp, pc, r3 │ │ │ │ - @ instruction: 0xf960f0cc │ │ │ │ + @ instruction: 0xf902f0cc │ │ │ │ tstcs r0, r1 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebb1a54 │ │ │ │ + bl 0xfebb1a50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ smullseq pc, r1, r0, r8 @ │ │ │ │ ldrdcc pc, [r8], #131 @ 0x83 │ │ │ │ - beq 0x1686f48 │ │ │ │ + beq 0x1686f44 │ │ │ │ subsne lr, r3, r0, asr #20 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ vhadd.s8 d29, d4, d11 │ │ │ │ vmla.f d20, d16, d0[4] │ │ │ │ @ instruction: 0xf04f0195 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ stclvs 3, cr3, [r8, #1020] @ 0x3fc │ │ │ │ - blx 0x1d96bc0 │ │ │ │ + blx 0x616bbc │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrbeq fp, [fp], r8, lsl #26 │ │ │ │ @ instruction: 0xe7ead5f7 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ subcs pc, r0, #201326595 @ 0xc000003 │ │ │ │ @@ -76147,649 +76146,630 @@ │ │ │ │ ldrbtmi r2, [r8], #-917 @ 0xfffffc6b │ │ │ │ vadd.i8 d22, d12, d0 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldmdavs fp, {r0, r4, r7, r8} │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8514403 │ │ │ │ @ instruction: 0xf0c80f18 │ │ │ │ - svclt 0x0000bf35 │ │ │ │ - addeq r5, fp, r2, lsl #13 │ │ │ │ + svclt 0x0000bed7 │ │ │ │ + addeq r5, fp, r6, lsl #13 │ │ │ │ ldrlt r0, [r0], #-2699 @ 0xfffff575 │ │ │ │ - stcne 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ + addne pc, r1, #67108867 @ 0x4000003 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - streq pc, [pc], #-1 @ 0x5a908 │ │ │ │ - andpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - vaddl.u8 q11, d1, d2 │ │ │ │ - stmib r0, {r0, r1, r9, sp}^ │ │ │ │ - vsubw.u8 q10, , d3 │ │ │ │ - @ instruction: 0xf85d1301 │ │ │ │ - @ instruction: 0xf3c14b04 │ │ │ │ - subvs r4, r2, r3, lsl #2 │ │ │ │ - addvs r6, r1, r3, asr #2 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ + streq pc, [pc], #-1 @ 0x5a904 │ │ │ │ + sbcvs r4, r4, r3, lsl r3 │ │ │ │ + andcs pc, r3, #67108867 @ 0x4000003 │ │ │ │ + strne pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ + strcc lr, [r4], #-2496 @ 0xfffff640 │ │ │ │ + movwpl pc, #961 @ 0x3c1 @ │ │ │ │ + blmi 0x198a90 │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ + andcs r6, r0, r1, lsl #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ mcrrcs 3, 12, pc, r2, cr1 @ │ │ │ │ movtmi pc, #9153 @ 0x23c1 @ │ │ │ │ vsubl.u8 q9, d1, d1 │ │ │ │ - bl 0xe6d58 │ │ │ │ + bl 0xe6d4c │ │ │ │ subseq r0, fp, ip, asr #4 │ │ │ │ stmib r0, {r0, r7, sp, lr}^ │ │ │ │ andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mcrrcs 3, 12, pc, r2, cr1 @ │ │ │ │ - beq 0xfe323170 │ │ │ │ - subeq lr, ip, #2048 @ 0x800 │ │ │ │ - vmla.i q11, , d2[0] │ │ │ │ - @ instruction: 0xf0034242 │ │ │ │ - vorr.i32 d16, #39936 @ 0x00009c00 │ │ │ │ - movwmi r1, #45441 @ 0xb181 │ │ │ │ - addvs r0, r3, r2, asr r0 │ │ │ │ - andcs r6, r0, r2 │ │ │ │ + vsubw.u8 q9, , d1 │ │ │ │ + bl 0x12b26c │ │ │ │ + subvs r0, r3, ip, asr #6 │ │ │ │ + vmlsl.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0031181 │ │ │ │ + subseq r0, r2, ip, lsl r3 │ │ │ │ + andvs r4, r2, fp, lsl #6 │ │ │ │ + andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x181cdc4 │ │ │ │ - bleq 0xff319ba0 │ │ │ │ + blx 0x181cdb8 │ │ │ │ + bleq 0xff319b94 │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ stmdbeq fp, {r1, r3, r4, r6, lr} │ │ │ │ cmnpmi r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ smlabtcs r3, r1, r3, pc @ │ │ │ │ stmib r0, {r0, r1, r4, r6, lr}^ │ │ │ │ andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrlt fp, [r0], #-715 @ 0xfffffd35 │ │ │ │ andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ - strcs pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - swpbvs r0, fp, [r4] │ │ │ │ + strbpl pc, [r0], #961 @ 0x3c1 @ │ │ │ │ + umullvs r0, r4, fp, r0 │ │ │ │ vaddw.u8 q11, , d2 │ │ │ │ - @ instruction: 0xf85d4203 │ │ │ │ + @ instruction: 0xf85d2203 │ │ │ │ @ instruction: 0xf3c14b04 │ │ │ │ - orrvs r5, r3, r0, asr #3 │ │ │ │ - andne lr, r2, #192, 18 @ 0x300000 │ │ │ │ + stmib r0, {r0, r1, r8, lr}^ │ │ │ │ + sbcvs r2, r1, r5, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andcs fp, r1, #16, 8 @ 0x10000000 │ │ │ │ - strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - mrsvs r2, LR_abt │ │ │ │ - @ instruction: 0xf0016002 │ │ │ │ - subvs r0, r3, pc, lsl #8 │ │ │ │ - vmla.f q11, , d0[1] │ │ │ │ - vraddhn.i16 d20, , │ │ │ │ - stmib r0, {r0, r8, ip}^ │ │ │ │ - stmib r0, {r1, sl, sp}^ │ │ │ │ - @ instruction: 0xf85d1306 │ │ │ │ + streq pc, [pc], #-1 @ 0x5a9f4 │ │ │ │ + mrsvs r2, SPSR_abt │ │ │ │ + vaddl.u8 q11, d17, d2 │ │ │ │ + stmib r0, {r0, sl, ip}^ │ │ │ │ + stmib r0, {r8, r9, sp}^ │ │ │ │ + vsubw.u8 q10, , d6 │ │ │ │ + vraddhn.i16 d19, , │ │ │ │ + stmib r0, {r0, r1, r8, lr}^ │ │ │ │ + @ instruction: 0xf85d1403 │ │ │ │ andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - vsubw.u8 , , d3 │ │ │ │ - andcs r4, r1, #50331648 @ 0x3000000 │ │ │ │ - subvs r6, r2, r3, lsl #2 │ │ │ │ - movtcs pc, #961 @ 0x3c1 @ │ │ │ │ - addcs pc, r0, #67108867 @ 0x4000003 │ │ │ │ - sbclt r6, r9, #196 @ 0xc4 │ │ │ │ - blmi 0x198bc0 │ │ │ │ - addvs r6, r3, r2 │ │ │ │ - andcs r6, r0, r1, asr #2 │ │ │ │ + vmlal.u q9, d1, d0[0] │ │ │ │ + movwcs r2, #5248 @ 0x1480 │ │ │ │ + stmib r0, {r2, sp, lr}^ │ │ │ │ + sbclt r3, sl, #268435456 @ 0x10000000 │ │ │ │ + movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ + blmi 0x198bb0 │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + andcc lr, r4, #192, 18 @ 0x300000 │ │ │ │ + andcs r6, r0, r1, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ cmnpmi r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq pc, #192, 4 @ p-variant is OBSOLETE │ │ │ │ cmpne r1, #12288 @ 0x3000 │ │ │ │ stceq 3, cr15, [sl], {193} @ 0xc1 │ │ │ │ - b 0x111b498 │ │ │ │ + b 0x111b48c │ │ │ │ vst2.8 {d0-d3}, [r2], ip │ │ │ │ subsmi r1, sl, r0, lsl #4 │ │ │ │ vst1.16 {d0-d3}, [r3], fp │ │ │ │ vcgt.u8 d16, d17, d0 │ │ │ │ subsmi r6, r3, r0, lsl #3 │ │ │ │ bicpl lr, r1, #339968 @ 0x53000 │ │ │ │ vst4. {d11[0],d12[0],d13[0],d14[0]}, [r3 :256], r8 │ │ │ │ subseq r0, fp, r0, asr #7 │ │ │ │ andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - beq 0xfe347b64 │ │ │ │ - stcne 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ - tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - streq pc, [pc], #-1 @ 0x5aab0 │ │ │ │ - strcs r2, [r0, #-513] @ 0xfffffdff │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - sbcvs r6, r4, r5, asr #32 │ │ │ │ - vaddl.u8 q11, d1, d2 │ │ │ │ - ldclt 2, cr1, [r0], #-4 │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - addvs r6, r1, r2, asr #2 │ │ │ │ - andcs r6, r0, r3, lsl #2 │ │ │ │ + ldrlt r0, [r0], #-2699 @ 0xfffff575 │ │ │ │ + @ instruction: 0xf0032201 │ │ │ │ + andvs r0, r2, ip, lsl r3 │ │ │ │ + subvs r2, r2, r0, lsl #4 │ │ │ │ + andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ + vaddl.u8 q11, d17, d2 │ │ │ │ + @ instruction: 0xf0011281 │ │ │ │ + tstmi r3, #251658240 @ 0xf000000 │ │ │ │ + smlabtne r1, r1, r3, pc @ │ │ │ │ + stmib r0, {r2, r6, r7, sp, lr}^ │ │ │ │ + @ instruction: 0xf85d3104 │ │ │ │ + andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - vsubl.u8 , d1, d0 │ │ │ │ - @ instruction: 0xf0014403 │ │ │ │ - stmib r0, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ - addvs r2, r3, r0, lsl #8 │ │ │ │ - andcs pc, r3, #67108867 @ 0x4000003 │ │ │ │ - blmi 0x198c6c │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ - smlabtcs r3, r0, r9, lr │ │ │ │ + @ instruction: 0xf0015300 │ │ │ │ + vraddhn.i16 d16, , │ │ │ │ + addvs r4, r4, r3, lsl #4 │ │ │ │ + vaddl.u8 q11, d1, d3 │ │ │ │ + @ instruction: 0xf85d3303 │ │ │ │ + @ instruction: 0xf3c14b04 │ │ │ │ + subvs r2, r2, r3, lsl #2 │ │ │ │ + movwne lr, #14784 @ 0x39c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - andcs fp, r1, #16, 8 @ 0x10000000 │ │ │ │ - strbpl pc, [r0], #-961 @ 0xfffffc3f @ │ │ │ │ - andvs r2, r2, r0, lsl #6 │ │ │ │ - @ instruction: 0xf0016044 │ │ │ │ - vsubl.u8 q8, d1, d15 │ │ │ │ - cmpvs r2, r3, lsl #8 │ │ │ │ - movwcc lr, #27072 @ 0x69c0 │ │ │ │ - andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ - bicpl pc, r0, r1, asr #7 │ │ │ │ - strcs lr, [r3], #-2496 @ 0xfffff640 │ │ │ │ - @ instruction: 0xf85d6081 │ │ │ │ - andcs r4, r0, r4, lsl #22 │ │ │ │ + vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ + movwcs r5, #576 @ 0x240 │ │ │ │ + subvs r2, r2, r1, lsl #8 │ │ │ │ + vaddl.u8 q11, d1, d4 │ │ │ │ + vsubl.u8 q10, d1, d3 │ │ │ │ + stmib r0, {r0, r1, sl, ip, sp}^ │ │ │ │ + stmib r0, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ + vraddhn.i16 d18, , │ │ │ │ + @ instruction: 0xf85d53c0 │ │ │ │ + @ instruction: 0xf0014b04 │ │ │ │ + addvs r0, r3, pc, lsl #2 │ │ │ │ + andcs r6, r0, r1, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movwcs fp, #1040 @ 0x410 │ │ │ │ - streq pc, [pc], #-1 @ 0x5ab4c │ │ │ │ - andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ - tstvs r2, r4, asr #2 │ │ │ │ - andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ - blmi 0x198cd0 │ │ │ │ - bicpl pc, r0, r1, asr #7 │ │ │ │ - subvs r6, r3, r3 │ │ │ │ - andne lr, r2, #192, 18 @ 0x300000 │ │ │ │ + strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + movwcc lr, #2496 @ 0x9c0 │ │ │ │ movwcc lr, #27072 @ 0x69c0 │ │ │ │ + movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ + vmla.f q11, , d2[0] │ │ │ │ + stmib r0, {r6, r7, r8, ip, lr}^ │ │ │ │ + addvs r3, r1, r3, lsl #8 │ │ │ │ + blmi 0x198cd0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ stmdbeq fp, {r4, r5, sl, ip, sp, pc} │ │ │ │ andeq pc, pc, #1 │ │ │ │ mvnseq pc, #3 │ │ │ │ strbpl pc, [r0], #-961 @ 0xfffffc3f @ │ │ │ │ - tstmi r3, #4194304 @ 0x400000 │ │ │ │ + strcs r4, [r1, #-787] @ 0xfffffced │ │ │ │ + sbcpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ strpl lr, [r0], #-2496 @ 0xfffff640 │ │ │ │ - andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ - strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ vmla.f q11, , d3[0] │ │ │ │ - stmib r0, {r6, r7, r8, ip, lr}^ │ │ │ │ - addvs r2, r1, r3, lsl #8 │ │ │ │ - andcs fp, r0, r0, lsr ip │ │ │ │ + ldclt 3, cr3, [r0], #-12 │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + stmib r0, {r1, r7, sp, lr}^ │ │ │ │ + andcs r1, r0, r3, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - @ instruction: 0xf0013303 │ │ │ │ - tstvs r3, pc, lsl #24 │ │ │ │ - @ instruction: 0xf003090b │ │ │ │ - vrsra.u64 q8, q8, #63 │ │ │ │ - andcs r4, r0, #50331648 @ 0x3000000 │ │ │ │ - bicpl pc, r0, r1, asr #7 │ │ │ │ + stmib r0, {r8, r9, sp}^ │ │ │ │ + stmdbeq fp, {r8, r9, ip, sp} │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ + mvnseq pc, #3 │ │ │ │ + andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - andvs r6, r2, r4, asr #1 │ │ │ │ - blmi 0x198d4c │ │ │ │ - smlabtcs r1, r0, r9, lr │ │ │ │ - andcs r6, r0, r3, asr #2 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x181d01c │ │ │ │ - ldrlt pc, [r0, #-3201]! @ 0xfffff37f │ │ │ │ + cmpvs r3, r2, lsl #2 │ │ │ │ andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ - strpl pc, [r0, #-961] @ 0xfffffc3f │ │ │ │ - strcs pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ - b 0x111db2c │ │ │ │ - vst2.8 {d0-d3}, [r1], ip │ │ │ │ - subsmi r6, r9, r0, lsl #2 │ │ │ │ - b 0x1447780 │ │ │ │ - @ instruction: 0xf1bc2c11 │ │ │ │ - ldmdale sl!, {r0, r1, r8, r9, sl, fp} │ │ │ │ - @ instruction: 0xf00ce8df │ │ │ │ - @ instruction: 0x13260204 │ │ │ │ - movwmi lr, #15107 @ 0x3b03 │ │ │ │ - andvs r2, r5, r0, lsl #2 │ │ │ │ - strcs lr, [r1], #-2496 @ 0xfffff640 │ │ │ │ - smlabtcc r3, r0, r9, lr │ │ │ │ + bicpl pc, r0, r1, asr #7 │ │ │ │ + addvs r6, r1, r2, asr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - @ instruction: 0xf04fbd30 │ │ │ │ - andvs r3, r5, r1, lsl #2 │ │ │ │ - strcs lr, [r1], #-2496 @ 0xfffff640 │ │ │ │ - vqrdmulh.s d15, d3, d1 │ │ │ │ - stmib r0, {r8, sp}^ │ │ │ │ - andcs r3, r0, r3, lsl #2 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - @ instruction: 0xf04f0c00 │ │ │ │ - ldclt 14, cr0, [r0, #-0] │ │ │ │ - tstpcs r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - stmib r0, {r0, r2, sp, lr}^ │ │ │ │ - blx 0xa3c7e │ │ │ │ - tstpcs r0, r3, lsl #6 @ p-variant is OBSOLETE │ │ │ │ - smlabtcc r3, r0, r9, lr │ │ │ │ + svclt 0x00004770 │ │ │ │ + bleq 0xff2dd008 │ │ │ │ + vst3.8 {d11,d13,d15}, [r3 :256], r0 │ │ │ │ + sbclt r6, ip, #224, 6 @ 0x80000003 │ │ │ │ + vst2.8 {d4-d7}, [r2 :128], r3 │ │ │ │ + subsmi r6, sl, r0, lsl #4 │ │ │ │ + strcs pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + strpl pc, [r0, #-961] @ 0xfffffc3f │ │ │ │ + b 0x1447764 │ │ │ │ + vmov.i32 d18, #37631 @ 0x000092ff │ │ │ │ + @ instruction: 0xf1bc4103 │ │ │ │ + ldmdale lr, {r0, r1, r8, r9, sl, fp} │ │ │ │ + @ instruction: 0xf00ce8df │ │ │ │ + andseq r1, r5, #24576 @ 0x6000 │ │ │ │ + andcc pc, r1, #79 @ 0x4f │ │ │ │ + vqrdmulh.s d15, d3, d2 │ │ │ │ + stmib r0, {r9, sp}^ │ │ │ │ + stmib r0, {r1, r8, r9, lr}^ │ │ │ │ + mrsvs r5, (UNDEF: 18) │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - @ instruction: 0xf043bd30 │ │ │ │ - stmibeq r9, {r7, r8, r9}^ │ │ │ │ - svclt 0x0000e7c7 │ │ │ │ + @ instruction: 0xf04fbd30 │ │ │ │ + blx 0xe343e │ │ │ │ + strb pc, [fp, r3, lsl #6]! @ │ │ │ │ + movwmi lr, #15107 @ 0x3b03 │ │ │ │ + @ instruction: 0xf043e7e8 │ │ │ │ + ldmibeq r2, {r7, r8, r9}^ │ │ │ │ + svclt 0x0000e7e5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb1ea4 │ │ │ │ + bl 0xfebb1e54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ ldrdlt r5, [r3], r5 @ │ │ │ │ @ instruction: 0xf890b125 │ │ │ │ @ instruction: 0x460460d6 │ │ │ │ strcs fp, [r0, #-326] @ 0xfffffeba │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - blcs 0xb50dc │ │ │ │ + blcs 0xb508c │ │ │ │ @ instruction: 0xf646d127 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ mlacs r2, r5, r3, r2 │ │ │ │ andcs pc, r0, ip, asr #13 │ │ │ │ @ instruction: 0xf0c8681f │ │ │ │ - ldmdbmi r5, {r0, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r5, {r0, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrtmi r1, [fp], #-2078 @ 0xfffff7e2 │ │ │ │ svceq 0x009cf851 │ │ │ │ @ instruction: 0xf0c89600 │ │ │ │ - movwcs pc, #11585 @ 0x2d41 @ │ │ │ │ + movwcs pc, #11529 @ 0x2d09 @ │ │ │ │ rscvs r4, r3, r8, lsr #12 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64ebdf0 │ │ │ │ - vsra.s64 d20, d28, #64 │ │ │ │ + vaddw.s8 q10, q0, d12 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ - blmi 0x11ade8 │ │ │ │ + vaddl.s8 q10, d16, d8 │ │ │ │ + blmi 0x11ad98 │ │ │ │ subsvs pc, r2, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xffccf216 │ │ │ │ - addeq r5, fp, sl, ror #4 │ │ │ │ - ldrshteq r8, [r3], -r8 │ │ │ │ + @ instruction: 0xff94f216 │ │ │ │ + @ instruction: 0x008b52ba │ │ │ │ + eorseq r8, r3, r8, asr #32 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb1f4c │ │ │ │ + bl 0xfebb1efc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe8 │ │ │ │ ldrdlt r3, [r2], r5 │ │ │ │ - bllt 0x172c56c │ │ │ │ + bllt 0x172c51c │ │ │ │ ldrvc pc, [r0, #1606] @ 0x646 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ smullseq pc, r7, r4, r8 @ │ │ │ │ @ instruction: 0xf6cc2222 │ │ │ │ stmdavs lr!, {r9, ip, sp} │ │ │ │ addne lr, r0, r2, asr #20 │ │ │ │ - blx 0xfe697098 │ │ │ │ + blx 0x1897048 │ │ │ │ @ instruction: 0xee1d4a1c │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdane sp, {r9, sp} │ │ │ │ @ instruction: 0xf8514433 │ │ │ │ strls r0, [r0, #-3996] @ 0xfffff064 │ │ │ │ - ldc2l 0, cr15, [r8], #800 @ 0x320 │ │ │ │ + stc2l 0, cr15, [r0], {200} @ 0xc8 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrvc pc, [r0, #1606] @ 0x646 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf8802300 │ │ │ │ @ instruction: 0xf0c730d6 │ │ │ │ - @ instruction: 0xf44ffdb7 │ │ │ │ + @ instruction: 0xf44ffd7f │ │ │ │ strmi r7, [r6], -r4, lsr #5 │ │ │ │ @ instruction: 0xf0cd6829 │ │ │ │ - @ instruction: 0x4631feb3 │ │ │ │ + @ instruction: 0x4631fe7b │ │ │ │ vld1.8 {d20-d22}, [pc :256], r0 │ │ │ │ @ instruction: 0xf0cc1200 │ │ │ │ - stmdavs r9!, {r0, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, fp, ip, sp, lr, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd4630 │ │ │ │ - @ instruction: 0xe7bbff13 │ │ │ │ - ldrdeq r5, [fp], sl │ │ │ │ + sbfx pc, fp, #29, #28 │ │ │ │ + addeq r5, fp, sl, lsr #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb1ff8 │ │ │ │ + bl 0xfebb1fa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - ldc2 0, cr15, [r6, #796] @ 0x31c │ │ │ │ + ldc2l 0, cr15, [lr, #-796] @ 0xfffffce4 │ │ │ │ @ instruction: 0x46064631 │ │ │ │ - @ instruction: 0xf972f0cc │ │ │ │ + @ instruction: 0xf93af0cc │ │ │ │ @ instruction: 0x46294632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4070 │ │ │ │ - svclt 0x0000b8d1 │ │ │ │ + svclt 0x0000b8f7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2028 │ │ │ │ + bl 0xfebb1fd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vshl.s64 d23, d0, #0 │ │ │ │ @ instruction: 0xf0c72595 │ │ │ │ - vmla.f32 , , │ │ │ │ + vadd.f32 , , │ │ │ │ strmi r0, [r4], -r4, ror #5 │ │ │ │ @ instruction: 0xf0cd6829 │ │ │ │ - @ instruction: 0x4621fe79 │ │ │ │ + strtmi pc, [r1], -r1, asr #28 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf890f0cc │ │ │ │ + @ instruction: 0xf858f0cc │ │ │ │ strtmi r6, [r0], -r9, lsr #16 │ │ │ │ rsceq pc, r4, #268435460 @ 0x10000004 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - cdplt 0, 13, cr15, cr8, cr13, {6} │ │ │ │ + cdplt 0, 10, cr15, cr0, cr13, {6} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2068 │ │ │ │ + bl 0xfebb2018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vshl.s64 d23, d0, #0 │ │ │ │ @ instruction: 0xf0c72595 │ │ │ │ - vmla.f32 , , │ │ │ │ + vadd.f32 d31, d1, d21 │ │ │ │ strmi r0, [r4], -r4, ror #5 │ │ │ │ @ instruction: 0xf0cd6829 │ │ │ │ - @ instruction: 0x4621fe59 │ │ │ │ + strtmi pc, [r1], -r1, lsr #28 │ │ │ │ andcs r4, r2, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf870f0cc │ │ │ │ + @ instruction: 0xf838f0cc │ │ │ │ strtmi r6, [r0], -r9, lsr #16 │ │ │ │ rsceq pc, r4, #268435460 @ 0x10000004 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - cdplt 0, 11, cr15, cr8, cr13, {6} │ │ │ │ + cdplt 0, 8, cr15, cr0, cr13, {6} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb20a8 │ │ │ │ + bl 0xfebb2058 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ ldrmi r4, [r9], -sl, lsl #12 │ │ │ │ @ instruction: 0xf0cb4604 │ │ │ │ - vmax.f32 d31, d4, d1 │ │ │ │ + vceq.f32 , q10, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x46210395 │ │ │ │ ldclvs 6, cr4, [sl], {32} │ │ │ │ - cdp2 0, 9, cr15, cr10, cr11, {6} │ │ │ │ + cdp2 0, 6, cr15, cr2, cr11, {6} │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r0, r9, sp} │ │ │ │ @ instruction: 0xf0cb4010 │ │ │ │ - svclt 0x0000bf4d │ │ │ │ - bleq 0xff2dd30c │ │ │ │ + svclt 0x0000bf15 │ │ │ │ + bleq 0xff2dd2bc │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ sbclt fp, ip, #16, 8 @ 0x10000000 │ │ │ │ vst2.8 {d4-d7}, [r2 :128], r3 │ │ │ │ subsmi r6, sl, r0, lsl #4 │ │ │ │ smlabtmi r3, r1, r3, pc @ │ │ │ │ - b 0x1447a64 │ │ │ │ + b 0x1447a14 │ │ │ │ @ instruction: 0xf1bc2c12 │ │ │ │ stmdale r2!, {r0, r1, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf00ce8df │ │ │ │ ldrne r0, [fp, #-516] @ 0xfffffdfc │ │ │ │ movwmi lr, #15107 @ 0x3b03 │ │ │ │ - strcs r2, [r1], #-512 @ 0xfffffe00 │ │ │ │ - stmib r0, {r1, r8, sp, lr}^ │ │ │ │ - mrscs r4, (UNDEF: 16) │ │ │ │ - blmi 0x199090 │ │ │ │ - movwne lr, #10688 @ 0x29c0 │ │ │ │ + strcs r2, [r0], #-512 @ 0xfffffe00 │ │ │ │ + addvs r6, r4, r3, asr #1 │ │ │ │ + @ instruction: 0xf85d2301 │ │ │ │ + stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ + mrsvs r3, (UNDEF: 18) │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04f4770 │ │ │ │ andcs r3, r0, #16777216 @ 0x1000000 │ │ │ │ vqrdmulh.s d15, d3, d4 │ │ │ │ @ instruction: 0xf04fe7e9 │ │ │ │ andcs r2, r0, #16777216 @ 0x1000000 │ │ │ │ vqrdmulh.s d15, d3, d4 │ │ │ │ @ instruction: 0xf043e7e3 │ │ │ │ ldmibeq r2, {r7, r8, r9}^ │ │ │ │ svclt 0x0000e7df │ │ │ │ - bleq 0xff2dd380 │ │ │ │ + bleq 0xff2dd330 │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ sbclt fp, ip, #16, 10 @ 0x4000000 │ │ │ │ vst2.8 {d4-d7}, [r2 :128], r3 │ │ │ │ subsmi r6, sl, r0, lsl #4 │ │ │ │ - strpl pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ + strcs pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ vrshr.u64 , , #63 │ │ │ │ - b 0x142337c │ │ │ │ + b 0x142f320 │ │ │ │ @ instruction: 0xf1bc2c12 │ │ │ │ stmdale r1!, {r0, r1, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf00ce8df │ │ │ │ ldrne r0, [sl], #-516 @ 0xfffffdfc │ │ │ │ movwmi lr, #15107 @ 0x3b03 │ │ │ │ - andvs r2, r4, r0, lsl #4 │ │ │ │ - stmib r0, {sl, sp}^ │ │ │ │ - stmib r0, {r0, r1, r9, ip, sp}^ │ │ │ │ - andcs r4, r0, r1, lsl #2 │ │ │ │ + addvs r2, r4, r0, lsl #4 │ │ │ │ + sbcvs r2, r3, r0, lsl #8 │ │ │ │ + strne lr, [r0], #-2496 @ 0xfffff640 │ │ │ │ + andcs r6, r0, r2, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcc pc, r1, #79 @ 0x4f │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ strb r2, [sl, r0, lsl #4]! │ │ │ │ andcs pc, r1, #79 @ 0x4f │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ strb r2, [r4, r0, lsl #4]! │ │ │ │ orreq pc, r0, #67 @ 0x43 │ │ │ │ ubfx r0, r2, #19, #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb21cc │ │ │ │ + bl 0xfebb217c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq r6, [fp], #-2395 @ 0xfffff6a5 │ │ │ │ andcs sp, r0, r6, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vadd.f32 q11, q2, q1 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ stmvs r5, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebac808 │ │ │ │ + bne 0xfebac7b8 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - stc2 7, cr15, [r6, #-1012]! @ 0xfffffc0c │ │ │ │ + stc2l 7, cr15, [ip, #-1012] @ 0xfffffc0c │ │ │ │ andcs r6, sl, #6336 @ 0x18c0 │ │ │ │ strtmi r6, [fp], #-226 @ 0xffffff1e │ │ │ │ andcs r6, r0, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2224 │ │ │ │ + bl 0xfebb21d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq r6, [fp], #-2395 @ 0xfffff6a5 │ │ │ │ andcs sp, r0, r6, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vadd.f32 q11, q2, q1 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ stmvs r5, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebac860 │ │ │ │ + bne 0xfebac810 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - ldc2l 7, cr15, [sl], #1012 @ 0x3f4 │ │ │ │ + stc2 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ andcs r6, r7, #6336 @ 0x18c0 │ │ │ │ strtmi r6, [fp], #-226 @ 0xffffff1e │ │ │ │ andcs r6, r0, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb227c │ │ │ │ + bl 0xfebb222c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0xf0004615 │ │ │ │ strbeq r0, [r3, #1039] @ 0x40f │ │ │ │ @ instruction: 0xf1a4d52a │ │ │ │ - blcs 0x11bcb4 │ │ │ │ + blcs 0x11bc64 │ │ │ │ andcs fp, r1, r8, lsl #31 │ │ │ │ tstcs r0, r5, lsl #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0c7bdf8 │ │ │ │ - @ instruction: 0xf646fc45 │ │ │ │ + @ instruction: 0xf646fc0d │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf5042395 │ │ │ │ strmi r6, [r4], -r7, lsl #5 │ │ │ │ ldmdavs r9, {r1, r4, r7} │ │ │ │ - ldc2 0, cr15, [ip, #-820]! @ 0xfffffccc │ │ │ │ + stc2 0, cr15, [r4, #-820] @ 0xfffffccc │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0cb4620 │ │ │ │ - strtmi pc, [r8], -r7, asr #29 │ │ │ │ + strtmi pc, [r8], -pc, lsl #29 │ │ │ │ @ instruction: 0xf0cb4621 │ │ │ │ - andcs pc, r0, r7, asr sp @ │ │ │ │ + andcs pc, r0, pc, lsl sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - stc2 0, cr15, [r6], #-796 @ 0xfffffce4 │ │ │ │ + blx 0xffc173b6 │ │ │ │ strbmi pc, [r0, r4, asr #4]! @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andcs pc, fp, #4, 4 @ 0x40000000 │ │ │ │ sbcseq r4, r2, r4, lsl #12 │ │ │ │ ldmdavs r9, {r3, r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ - @ instruction: 0xffbaf0cd │ │ │ │ + @ instruction: 0xff82f0cd │ │ │ │ @ instruction: 0x46206d79 │ │ │ │ - mrc2 0, 6, pc, cr12, cr0, {6} │ │ │ │ + mcr2 0, 5, pc, cr4, cr0, {6} @ │ │ │ │ svclt 0x0000e7d6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb231c │ │ │ │ + bl 0xfebb22cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ strmi r6, [r4], -r1, asr #26 │ │ │ │ ldrmi r4, [r1], #-1557 @ 0xfffff9eb │ │ │ │ - @ instruction: 0xf8b2f07e │ │ │ │ + @ instruction: 0xf87af07e │ │ │ │ stmdavs r3!, {r3, r8, r9, ip, sp, pc} │ │ │ │ orrseq r6, fp, #1490944 @ 0x16c000 │ │ │ │ @ instruction: 0x4630d436 │ │ │ │ - @ instruction: 0xf952f0d1 │ │ │ │ + @ instruction: 0xf91af0d1 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-500]! @ 0xfffffe0c │ │ │ │ + stclvs 12, cr15, [r3, #-652]! @ 0xfffffd74 │ │ │ │ strvs r4, [r3, #1067]! @ 0x42b │ │ │ │ ldrtmi r6, [r1], -r0, lsr #16 │ │ │ │ - @ instruction: 0xf934f0d1 │ │ │ │ + @ instruction: 0xf8fcf0d1 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q2, q8 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x462a0395 │ │ │ │ - blvs 0xff6aca04 │ │ │ │ - stc2l 7, cr15, [r2], #-1012 @ 0xfffffc0c │ │ │ │ + blvs 0xff6ac9b4 │ │ │ │ + stc2 7, cr15, [r8], {253} @ 0xfd │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ @ instruction: 0xf0d165a3 │ │ │ │ - movwcs pc, #10543 @ 0x292f @ │ │ │ │ + movwcs pc, #10487 @ 0x28f7 @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-292]! @ 0xfffffedc │ │ │ │ + stclvs 12, cr15, [r3, #-444]! @ 0xfffffe44 │ │ │ │ strtmi r4, [fp], #-1584 @ 0xfffff9d0 │ │ │ │ @ instruction: 0xf0d165a3 │ │ │ │ - strb pc, [r7, pc, lsl #18] @ │ │ │ │ + @ instruction: 0xe7c7f8d7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb23d0 │ │ │ │ + bl 0xfebb2380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe8 │ │ │ │ ldrdlt r3, [r3], r5 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ stmiavs r3, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andle r2, sl, r4, lsl #22 │ │ │ │ - blcs 0x151208 │ │ │ │ + blcs 0x1511b8 │ │ │ │ @ instruction: 0x4611d038 │ │ │ │ andlt r4, r3, sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blcs 0x3d502c │ │ │ │ + blcs 0x3d4fdc │ │ │ │ vand d29, d4, d16 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x462a0395 │ │ │ │ - blvs 0xff6aca8c │ │ │ │ - ldc2 7, cr15, [lr], {253} @ 0xfd │ │ │ │ + blvs 0xff6aca3c │ │ │ │ + mcrr2 7, 15, pc, r4, cr13 @ │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ @ instruction: 0xf0d165a3 │ │ │ │ - movwcs pc, #10475 @ 0x28eb @ │ │ │ │ + movwcs pc, #10419 @ 0x28b3 @ │ │ │ │ andlt r6, r3, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d4, d16 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x460a0395 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-20]! @ 0xffffffec │ │ │ │ + stclvs 12, cr15, [r3, #-172]! @ 0xffffff54 │ │ │ │ rscvs r2, r2, r3, lsl #4 │ │ │ │ strvs r4, [r3, #1067]! @ 0x42b │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vsra.s64 d20, d28, #64 │ │ │ │ - blmi 0x11b720 │ │ │ │ + vaddw.s8 q10, q0, d12 │ │ │ │ + blmi 0x11b6d0 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1df2225 │ │ │ │ - svclt 0x0000fbdf │ │ │ │ - eorseq r8, r3, ip, lsl #2 │ │ │ │ + svclt 0x0000fba7 │ │ │ │ + eorseq r8, r3, ip, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2484 │ │ │ │ + bl 0xfebb2434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldrdeq pc, [r8], #128 @ 0x80 │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ teqle r9, r0, lsl #16 │ │ │ │ @ instruction: 0xf894460d │ │ │ │ ldrsblt r1, [r1, -r1] │ │ │ │ ldreq r6, [fp, fp, lsr #16] │ │ │ │ stmiavs r3!, {r2, r3, r5, sl, ip, lr, pc} │ │ │ │ stclvs 6, cr4, [r2, #-128]! @ 0xffffff80 │ │ │ │ vpmin.s8 d17, d20, d10 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ movwmi r0, #41877 @ 0xa395 │ │ │ │ @ instruction: 0xf7fd6b99 │ │ │ │ - @ instruction: 0xf894fbc7 │ │ │ │ + @ instruction: 0xf894fbed │ │ │ │ @ instruction: 0xf08000d1 │ │ │ │ @ instruction: 0xf0c70001 │ │ │ │ - @ instruction: 0xf646ffef │ │ │ │ + @ instruction: 0xf646ffb7 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vcge.s8 d18, d16, d5 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - mrrc2 0, 12, pc, r2, cr13 @ │ │ │ │ + ldc2 0, cr15, [sl], {205} @ 0xcd │ │ │ │ @ instruction: 0xf8946d62 │ │ │ │ @ instruction: 0xf00200d1 │ │ │ │ stmdavs fp!, {r0, r1, r8} │ │ │ │ addsmi r2, r0, #0, 4 │ │ │ │ movweq lr, #7075 @ 0x1ba3 │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ strtmi r2, [r0], -r4, lsl #2 │ │ │ │ @@ -76806,216 +76786,216 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdpl pc, [r4], r0 │ │ │ │ @ instruction: 0xf8d04698 │ │ │ │ addlt r3, r2, r8, lsl #1 │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ - beq 0x45734c │ │ │ │ + beq 0x4572fc │ │ │ │ vst1.8 {d20-d22}, [r5], r4 │ │ │ │ @ instruction: 0xf0c76588 │ │ │ │ - @ instruction: 0x4631faf5 │ │ │ │ + @ instruction: 0x4631fabd │ │ │ │ @ instruction: 0xf0454681 │ │ │ │ @ instruction: 0xf0cb0503 │ │ │ │ - @ instruction: 0xf0c7fc15 │ │ │ │ - svccs 0x000ffaed │ │ │ │ + @ instruction: 0xf0c7fbdd │ │ │ │ + svccs 0x000ffab5 │ │ │ │ teqle pc, r6, lsl #12 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x1b9936a │ │ │ │ - blx 0xff817694 │ │ │ │ + blx 0xfe51931a │ │ │ │ + blx 0xfea17644 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ teqle sp, r7, lsl #12 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x179938a │ │ │ │ - blx 0x1176b6 │ │ │ │ + blx 0xfe11933a │ │ │ │ + blx 0xff317664 │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ - blcs 0x46cbb0 │ │ │ │ + blcs 0x46cb60 │ │ │ │ ldrtmi fp, [r2], -r7, lsl #30 │ │ │ │ @ instruction: 0x463a4639 │ │ │ │ @ instruction: 0xf0d04631 │ │ │ │ - ldmdbmi r8, {r0, r1, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r8, {r0, r1, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ cdp 6, 1, cr4, cr13, cr0, {1} │ │ │ │ ldrbtmi r4, [r9], #-3952 @ 0xfffff090 │ │ │ │ strtmi r6, [fp], -r9, lsl #16 │ │ │ │ stmdapl r1!, {r1, r4, r6, r9, sl, lr}^ │ │ │ │ strls r2, [r0], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf0d44449 │ │ │ │ - @ instruction: 0xb002f8bf │ │ │ │ + andlt pc, r2, r7, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0xff29771e │ │ │ │ - blx 0xfe897710 │ │ │ │ + blx 0xfe4976ce │ │ │ │ + blx 0x1a976c0 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ sbcle r4, r1, r7, lsl #12 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - blx 0xfef1773a │ │ │ │ + blx 0xfe1176ea │ │ │ │ svclt 0x0000e7c2 │ │ │ │ - addeq r4, fp, r2, lsr #23 │ │ │ │ + strdeq r4, [fp], r2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, pc, lsl #16 │ │ │ │ strmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0xf0c74616 │ │ │ │ - svccs 0x000ffa81 │ │ │ │ + svccs 0x000ffa49 │ │ │ │ teqle ip, r5, lsl #12 │ │ │ │ smullscc pc, r1, r8, r8 @ │ │ │ │ strbmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x99442 │ │ │ │ + blx 0xa193f2 │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ teqlt r3, #-2147483604 @ 0x8000002c │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0cb4628 │ │ │ │ - @ instruction: 0xf898fbf5 │ │ │ │ + @ instruction: 0xf898fbbd │ │ │ │ ldrhlt r3, [r3, -r2] │ │ │ │ - blcs 0x3b54f4 │ │ │ │ + blcs 0x3b54a4 │ │ │ │ strtmi sp, [r8], -ip, lsr #32 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x1426c8c │ │ │ │ + b 0x1426c3c │ │ │ │ svclt 0x00081353 │ │ │ │ - blcs 0x64090 │ │ │ │ + blcs 0x64040 │ │ │ │ @ instruction: 0xf1c6d0e5 │ │ │ │ strtmi r0, [r9], -r1, lsl #4 │ │ │ │ addseq r4, r2, r8, lsr #12 │ │ │ │ - blx 0xff5977ce │ │ │ │ + blx 0xfe79777e │ │ │ │ eorslt lr, r2, #57933824 @ 0x3740000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - blx 0xff3977de │ │ │ │ + blx 0xfe59778e │ │ │ │ vaba.s8 q15, q10, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0cb1027 │ │ │ │ - @ instruction: 0xe7c3fb5f │ │ │ │ - blcs 0x75954 │ │ │ │ - bmi 0x3cf808 │ │ │ │ + strb pc, [r3, r7, lsr #22] @ │ │ │ │ + blcs 0x75904 │ │ │ │ + bmi 0x3cf7b8 │ │ │ │ svcne 0x0070ee1d │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ stmpl sl, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ orrsvc pc, r0, r0, lsl #10 │ │ │ │ strtmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ ldrdeq pc, [r0, -r0]! │ │ │ │ - @ instruction: 0xf948f0c8 │ │ │ │ + @ instruction: 0xf910f0c8 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ - addeq r4, fp, r0, lsl #21 │ │ │ │ + ldrdeq r4, [fp], r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb270c │ │ │ │ + bl 0xfebb26bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ addcc pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} @ │ │ │ │ - blx 0x11784c │ │ │ │ + @ instruction: 0xf9caf0c7 │ │ │ │ svccs 0x000f4605 │ │ │ │ @ instruction: 0xf894d130 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vmlsl.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x46010695 │ │ │ │ strtmi r2, [r0], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - movwcs pc, #14973 @ 0x3a7d @ │ │ │ │ + movwcs pc, #15011 @ 0x3aa3 @ │ │ │ │ strdvs r6, [r3], #176 @ 0xb0 @ │ │ │ │ @ instruction: 0xf06f4629 │ │ │ │ @ instruction: 0xf0cb0201 │ │ │ │ - @ instruction: 0x4629fc7b │ │ │ │ + strtmi pc, [r9], -r3, asr #24 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - ldc2l 0, cr15, [r6], #-812 @ 0xfffffcd4 │ │ │ │ + ldc2 0, cr15, [lr], #-812 @ 0xfffffcd4 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmax.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - blx 0x978b6 │ │ │ │ + blx 0xff297864 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andcs r6, r1, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ strbtmi pc, [r0], r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ eorne pc, r7, r6, asr r8 @ │ │ │ │ - blx 0xffb978d4 │ │ │ │ + blx 0xfed97884 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb27b4 │ │ │ │ + bl 0xfebb2764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ ldrdeq pc, [r8], #128 @ 0x80 │ │ │ │ sbccc pc, r0, r0, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} @ │ │ │ │ - @ instruction: 0xf9aef0c7 │ │ │ │ + @ instruction: 0xf976f0c7 │ │ │ │ svccs 0x000f4605 │ │ │ │ @ instruction: 0xf894d13a │ │ │ │ vqadd.s8 , q10, │ │ │ │ vmlsl.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x46010695 │ │ │ │ strtmi r2, [r0], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - vstmdbvs r3!, {s31-s71} │ │ │ │ + vstmdbvs r3!, {s31-s109} │ │ │ │ stmiavs r2!, {r5, r9, sl, lr} │ │ │ │ - bne 0xff4f64c8 │ │ │ │ + bne 0xff4f6478 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ @ instruction: 0xf7fd431a │ │ │ │ - movwcs pc, #14879 @ 0x3a1f @ │ │ │ │ + movwcs pc, #14917 @ 0x3a45 @ │ │ │ │ @ instruction: 0x46296bf0 │ │ │ │ @ instruction: 0xf06f60e3 │ │ │ │ @ instruction: 0xf0cb0201 │ │ │ │ - @ instruction: 0x4629fc1d │ │ │ │ + strtmi pc, [r9], -r5, ror #23 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - ldc2 0, cr15, [r8], {203} @ 0xcb │ │ │ │ + blx 0xff897906 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmax.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - blx 0xfe917970 │ │ │ │ + blx 0x1b17920 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andcs r6, r1, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ strbtmi pc, [r0], r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ eorne pc, r7, r6, asr r8 @ │ │ │ │ - blx 0xfe417990 │ │ │ │ + blx 0x1617940 │ │ │ │ svclt 0x0000e7c9 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr}^ │ │ │ │ suble r0, lr, fp, lsl pc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -77025,134 +77005,134 @@ │ │ │ │ ldrtle r2, [r6], #-0 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ stmdblt lr, {r7, r9, sl, sp, lr} │ │ │ │ strble r0, [r8], #-91 @ 0xffffffa5 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ - @ instruction: 0xf944f0c7 │ │ │ │ + @ instruction: 0xf90cf0c7 │ │ │ │ @ instruction: 0xf1b84605 │ │ │ │ teqle r3, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strbtmi pc, [r0], r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ - blcs 0x6cec8 │ │ │ │ + blcs 0x6ce78 │ │ │ │ svclt 0x000c4620 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9bef7fd │ │ │ │ - blvs 0xffc642e0 │ │ │ │ + @ instruction: 0xf9e4f7fd │ │ │ │ + blvs 0xffc64290 │ │ │ │ @ instruction: 0xf06f60e3 │ │ │ │ strtmi r0, [r9], -r1, lsl #4 │ │ │ │ - blx 0xfef97a0e │ │ │ │ + blx 0xfe1979be │ │ │ │ strtmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf0cb4628 │ │ │ │ - @ instruction: 0x4628fbb7 │ │ │ │ + @ instruction: 0x4628fb7f │ │ │ │ vtst.8 d22, d0, d25 │ │ │ │ @ instruction: 0xf0cd124d │ │ │ │ - andcs pc, r1, r5, asr #20 │ │ │ │ + andcs pc, r1, sp, lsl #20 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andlt r6, r2, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strbtmi pc, [r0], r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ eorne pc, r8, r6, asr r8 @ │ │ │ │ - blx 0xb17a58 │ │ │ │ + @ instruction: 0xf9f2f0cb │ │ │ │ @ instruction: 0xf8d4e7d0 │ │ │ │ - blcs 0xa7a24 │ │ │ │ + blcs 0xa79d4 │ │ │ │ @ instruction: 0xf894dcb2 │ │ │ │ @ instruction: 0xf646308f │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ - blcs 0x65598 │ │ │ │ + blcs 0x65548 │ │ │ │ stmdavs r8, {r1, r2, r3, r5, r7, ip, lr, pc} │ │ │ │ ldrdhi pc, [r0], -r7 │ │ │ │ - stc2 0, cr15, [ip, #796]! @ 0x31c │ │ │ │ + ldc2l 0, cr15, [r4, #-796]! @ 0xfffffce4 │ │ │ │ @ instruction: 0xee1d490a │ │ │ │ shsub16mi r3, r2, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2139 @ 0xfffff7a5 │ │ │ │ vhadd.s8 d25, d12, d0 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf5000091 │ │ │ │ strbmi r7, [r3], #-466 @ 0xfffffe2e │ │ │ │ ldrdeq pc, [r4, r0]! │ │ │ │ - @ instruction: 0xf80af0c8 │ │ │ │ + @ instruction: 0xffd2f0c7 │ │ │ │ svclt 0x0000e794 │ │ │ │ - addeq r4, fp, r0, lsl #16 │ │ │ │ + addeq r4, fp, r0, asr r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb2988 │ │ │ │ + bl 0xfebb2938 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r2, [r4], -r8, asr #1 │ │ │ │ vaddl.u8 , d18, d2 │ │ │ │ stmdacs r0, {r6, r7, ip, sp} │ │ │ │ movwcs sp, #4149 @ 0x1035 │ │ │ │ rsbscc pc, ip, r4, lsl #17 │ │ │ │ ldreq r6, [r2, #3878] @ 0xf26 │ │ │ │ strle r6, [r1, #-2059] @ 0xfffff7f5 │ │ │ │ suble r2, r3, fp, lsr #23 │ │ │ │ @ instruction: 0xf043b29b │ │ │ │ - bllt 0x1fecd40 │ │ │ │ + bllt 0x1feccf0 │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - @ instruction: 0x6d63f93d │ │ │ │ + @ instruction: 0x6d63f963 │ │ │ │ strvs r4, [r3, #1576]! @ 0x628 │ │ │ │ @ instruction: 0xf0c76835 │ │ │ │ - bmi 0xa5ad74 │ │ │ │ + bmi 0xa5ac44 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ andcs r0, r0, #1073741860 @ 0x40000024 │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ @ instruction: 0xf501442b │ │ │ │ stmdavs r8, {r1, r3, r8, ip, sp, lr} │ │ │ │ - @ instruction: 0xffc4f0c7 │ │ │ │ + @ instruction: 0xff8cf0c7 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ rsbsne r6, r6, r0, ror #30 │ │ │ │ andne lr, r0, r6, asr #20 │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - ldc2 0, cr15, [lr, #-796]! @ 0xfffffce4 │ │ │ │ + stc2 0, cr15, [r6, #-796] @ 0xfffffce4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6831 │ │ │ │ - strb pc, [r3, sp, ror #19] @ │ │ │ │ + @ instruction: 0xe7c3f9b5 │ │ │ │ vmla.i8 d27, d20, d6 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - blvs 0xff6ad0c8 │ │ │ │ - @ instruction: 0xf900f7fd │ │ │ │ + blvs 0xff6ad078 │ │ │ │ + @ instruction: 0xf926f7fd │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ @ instruction: 0xf7fe2010 │ │ │ │ - movwcs pc, #11667 @ 0x2d93 @ │ │ │ │ + movwcs pc, #11705 @ 0x2db9 @ │ │ │ │ ldrb r6, [r5, r3, ror #1] │ │ │ │ rsbsne r6, r6, r0, ror #30 │ │ │ │ andne lr, r0, r6, asr #20 │ │ │ │ - stc2 0, cr15, [r0, #-796]! @ 0xfffffce4 │ │ │ │ + stc2l 0, cr15, [r8], #796 @ 0x31c │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - ldrb pc, [lr, fp, asr #19] @ │ │ │ │ - addeq r4, fp, r4, ror r7 │ │ │ │ + bfi pc, r3, #19, #12 @ │ │ │ │ + addeq r4, fp, r4, asr #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb2a88 │ │ │ │ + bl 0xfebb2a38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff0 │ │ │ │ @ instruction: 0x460d20d1 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ cmppmi r6, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00182a00 │ │ │ │ @@ -77160,110 +77140,110 @@ │ │ │ │ strle r0, [r2], #-1417 @ 0xfffffa77 │ │ │ │ addsmi r6, r9, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf894d04b │ │ │ │ mvnlt r3, r8, ror #1 │ │ │ │ @ instruction: 0xf082882d │ │ │ │ andcs r0, r2, r1, lsl #4 │ │ │ │ strbvs lr, [r2, #-2629] @ 0xfffff5bb │ │ │ │ - ldc2l 0, cr15, [r0], #796 @ 0x31c │ │ │ │ + ldc2 0, cr15, [r8], #796 @ 0x31c │ │ │ │ smullscc pc, r0, r4, r8 @ │ │ │ │ strmi pc, [r8, #69] @ 0x45 │ │ │ │ cmnlt r3, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7fd2001 │ │ │ │ - movwcs pc, #11741 @ 0x2ddd @ │ │ │ │ + movwcs pc, #11779 @ 0x2e03 @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ stmiavs r6!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfeded184 │ │ │ │ + bne 0xfeded134 │ │ │ │ @ instruction: 0x46326bd9 │ │ │ │ - @ instruction: 0xf8a0f7fd │ │ │ │ + @ instruction: 0xf8c6f7fd │ │ │ │ movwcs r6, #28002 @ 0x6d62 │ │ │ │ strvs r4, [r2, #1074]! @ 0x432 │ │ │ │ @ instruction: 0xf8c4682a │ │ │ │ strhtvs r2, [r3], #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcvs 0x0023bd70 │ │ │ │ vmla.i8 , q10, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - blvs 0xff6ad1c0 │ │ │ │ - @ instruction: 0xf884f7fd │ │ │ │ + blvs 0xff6ad170 │ │ │ │ + @ instruction: 0xf8aaf7fd │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ svcvs 0x0003e7c4 │ │ │ │ vmul.i8 , q10, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x46200395 │ │ │ │ - blvs 0xff6a415c │ │ │ │ - @ instruction: 0xf876f7fd │ │ │ │ + blvs 0xff6a410c │ │ │ │ + @ instruction: 0xf89cf7fd │ │ │ │ andscs r6, r0, r3, ror #26 │ │ │ │ @ instruction: 0xf7fe65a3 │ │ │ │ - ldr pc, [r8, r9, lsl #26]! │ │ │ │ + ldr pc, [r8, pc, lsr #26]! │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - ldc2 0, cr15, [r8], {199} @ 0xc7 │ │ │ │ + stc2l 0, cr15, [r0], #-796 @ 0xfffffce4 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - ldrb pc, [r2, r3, asr #18] @ │ │ │ │ + ldrb pc, [r2, fp, lsl #18] @ │ │ │ │ subsne r6, fp, r0, asr #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - stc2 0, cr15, [r8], {199} @ 0xc7 │ │ │ │ + mrrc2 0, 12, pc, r0, cr7 @ │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - @ instruction: 0xe7d0f933 │ │ │ │ + @ instruction: 0xe7d0f8fb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, pc, asr #17 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xffb6f0c6 │ │ │ │ + @ instruction: 0xff7ef0c6 │ │ │ │ strmi r2, [r6], -pc, lsl #30 │ │ │ │ @ instruction: 0xf895d11c │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6d278 │ │ │ │ + blcs 0x6d228 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - @ instruction: 0xf895f835 │ │ │ │ + @ instruction: 0xf895f85b │ │ │ │ ldrhlt r3, [r3, -r2] │ │ │ │ - blcs 0x3b5d78 │ │ │ │ + blcs 0x3b5d28 │ │ │ │ stmdavs r3!, {r0, r1, r2, r3, r5, ip, lr, pc} │ │ │ │ @ instruction: 0x4630b99b │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf8b4f0cb │ │ │ │ + @ instruction: 0xf87cf0cb │ │ │ │ @ instruction: 0xf8d4e7e3 │ │ │ │ @ instruction: 0xf0c68014 │ │ │ │ - strmi pc, [r7], -r9, lsl #31 │ │ │ │ + @ instruction: 0x4607ff51 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf895d12e │ │ │ │ @ instruction: 0x462830d1 │ │ │ │ - blcs 0x6d318 │ │ │ │ + blcs 0x6d2c8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - ldmib r4, {r0, r1, r2, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x12465c │ │ │ │ + ldmib r4, {r0, r2, r3, r5, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x12460c │ │ │ │ ldm pc, {r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ subpl pc, r9, r3 │ │ │ │ stmdavs r3!, {r0, r1, r2, r3, r5, fp, sp}^ │ │ │ │ sbcle r2, ip, r0, lsl #22 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ @@ -77272,64 +77252,64 @@ │ │ │ │ ldmpl r2, {r4, r7, r8, ip, sp, lr}^ │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ @ instruction: 0xf8d02200 │ │ │ │ @ instruction: 0xf0c70120 │ │ │ │ - ldr pc, [r2, r3, lsl #29]! │ │ │ │ + ldr pc, [r2, fp, asr #28]! │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf874f0cb │ │ │ │ - bcs 0x959e0 │ │ │ │ + @ instruction: 0xf83cf0cb │ │ │ │ + bcs 0x95990 │ │ │ │ @ instruction: 0x4639d03d │ │ │ │ @ instruction: 0xf0cc4638 │ │ │ │ - and pc, r7, r7, ror sl @ │ │ │ │ + and pc, r7, pc, lsr sl @ │ │ │ │ nopeq {50} @ 0x32 │ │ │ │ svclt 0x00084639 │ │ │ │ @ instruction: 0x4638221f │ │ │ │ - ldc2 0, cr15, [r2], {203} @ 0xcb │ │ │ │ + blx 0xff717d96 │ │ │ │ ldrtmi r6, [sl], -r3, lsr #17 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0cbb1cb │ │ │ │ - @ instruction: 0x4630f89d │ │ │ │ + ldrtmi pc, [r0], -r5, ror #16 @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ rscle r2, fp, r0, lsl #20 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0x1017e16 │ │ │ │ + blx 0x217dc6 │ │ │ │ stmiblt sl, {r1, r2, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x46384611 │ │ │ │ - @ instruction: 0xf860f0cb │ │ │ │ + @ instruction: 0xf828f0cb │ │ │ │ @ instruction: 0xf0cbe7e0 │ │ │ │ - ldrtmi pc, [r0], -r1, ror #17 @ │ │ │ │ + ldrtmi pc, [r0], -r9, lsr #17 @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0xfe197e46 │ │ │ │ + blx 0x1397df6 │ │ │ │ @ instruction: 0xf0c6e7ce │ │ │ │ - vmax.f32 d31, d4, d11 │ │ │ │ + @ instruction: 0xf244fed3 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ andscs r0, pc, #1409286146 @ 0x54000002 │ │ │ │ ldclvs 6, cr4, [r9], {5} │ │ │ │ - blx 0x717e5e │ │ │ │ + blx 0xff917e0c │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf0cb2201 │ │ │ │ - @ instruction: 0x462afb73 │ │ │ │ + @ instruction: 0x462afb3b │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf9f2f0cb │ │ │ │ + @ instruction: 0xf9baf0cb │ │ │ │ svclt 0x0000e7b8 │ │ │ │ - strdeq r4, [fp], r6 │ │ │ │ + addeq r4, fp, r6, asr #10 │ │ │ │ ldmdavs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmdble pc, {r1, r8, r9, fp, sp}^ @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -77338,411 +77318,411 @@ │ │ │ │ eorsle r2, r9, sp, lsl #22 │ │ │ │ strmi r6, [r5], -fp, asr #16 │ │ │ │ suble r2, r4, r4, lsl #22 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ eorsle r6, r1, r0, ror r3 │ │ │ │ @ instruction: 0xf4136c53 │ │ │ │ eorle r6, sp, r0, ror r3 │ │ │ │ - mcr2 0, 1, pc, cr8, cr14, {1} @ │ │ │ │ + ldc2l 0, cr15, [sl, #248]! @ 0xf8 │ │ │ │ stmdavs r6!, {r6, r8, r9, ip, sp, pc} │ │ │ │ - cdp2 0, 12, cr15, cr14, cr6, {6} │ │ │ │ + cdp2 0, 9, cr15, cr6, cr6, {6} │ │ │ │ cdpcs 6, 0, cr4, cr15, cr7, {0} │ │ │ │ @ instruction: 0xf895d136 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ @ instruction: 0x46010895 │ │ │ │ strtmi r2, [r8], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - @ instruction: 0xf8d8ff49 │ │ │ │ + @ instruction: 0xf8d8ff6f │ │ │ │ @ instruction: 0x46390038 │ │ │ │ - @ instruction: 0xffdef0ca │ │ │ │ + @ instruction: 0xffa6f0ca │ │ │ │ stmdacs r4, {r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf0c7d00c │ │ │ │ - @ instruction: 0xf646fb6d │ │ │ │ + @ instruction: 0xf646fb35 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r1, r3, r6, r9, sp, lr} │ │ │ │ - @ instruction: 0xf818f0cd │ │ │ │ + @ instruction: 0xffe0f0cc │ │ │ │ rscvs r2, fp, sp, lsl #6 │ │ │ │ and r2, r0, r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0c64770 │ │ │ │ - @ instruction: 0x4607fe95 │ │ │ │ + @ instruction: 0x4607fe5d │ │ │ │ stmiami r0!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8584638 │ │ │ │ @ instruction: 0xf0ca1026 │ │ │ │ - @ instruction: 0xe7ccffb1 │ │ │ │ + @ instruction: 0xe7ccff79 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb2e28 │ │ │ │ + bl 0xfebb2dd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00030fe0 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ cmnle r7, r0, lsl #22 │ │ │ │ stccs 8, cr6, [fp, #-916] @ 0xfffffc6c │ │ │ │ @ instruction: 0xf894d017 │ │ │ │ - blcs 0x67f98 │ │ │ │ + blcs 0x67f48 │ │ │ │ cmnphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ vadd.f32 d2, d0, d13 │ │ │ │ ldm pc, {r1, r2, r4, r7, pc}^ @ │ │ │ │ rsbeq pc, fp, r5, lsl r0 @ │ │ │ │ eorseq r0, r9, fp, rrx │ │ │ │ teqeq r9, r8, lsr #1 │ │ │ │ rsceq r0, fp, r7, ror r0 │ │ │ │ tsteq r4, r1, lsr #2 │ │ │ │ smlalbteq r0, r9, r6, r0 │ │ │ │ umullseq r0, r4, r4, r0 │ │ │ │ @ instruction: 0xf0c20099 │ │ │ │ - @ instruction: 0xf8d4ff1d │ │ │ │ + @ instruction: 0xf8d4fee5 │ │ │ │ strmi r3, [r6], -ip, asr #1 │ │ │ │ rscsvc pc, lr, #82837504 @ 0x4f00000 │ │ │ │ rscsvs pc, pc, #217055232 @ 0xcf00000 │ │ │ │ svceq 0x0008f013 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ svclt 0x00084628 │ │ │ │ rsbsmi pc, pc, #79 @ 0x4f │ │ │ │ - blvs 0xff6b732c │ │ │ │ + blvs 0xff6b72dc │ │ │ │ @ instruction: 0xf0cb4633 │ │ │ │ - @ instruction: 0xf894fba7 │ │ │ │ + @ instruction: 0xf894fb6f │ │ │ │ stmdbcs r0, {r0, r2, r4, r6, r7, ip} │ │ │ │ strmi sp, [r8], -r8, asr #2 │ │ │ │ - blx 0xfe417fee │ │ │ │ + blx 0x1617f9e │ │ │ │ @ instruction: 0xf0ca4630 │ │ │ │ - @ instruction: 0xf894feef │ │ │ │ + @ instruction: 0xf894feb7 │ │ │ │ strvs r3, [r5, #213]! @ 0xd5 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ andcs r8, r8, sp, asr r1 │ │ │ │ - blx 0x1799cbe │ │ │ │ + blx 0xfe119c6e │ │ │ │ ldmdblt fp!, {r0, r1, r5, r6, r9, sl, fp, sp, lr} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldreq lr, [sl, #-2516] @ 0xfffff62c │ │ │ │ - cdp2 0, 13, cr15, cr8, cr10, {6} │ │ │ │ + cdp2 0, 10, cr15, cr0, cr10, {6} │ │ │ │ strvs r6, [r5, #3875]! @ 0xf23 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8948115 │ │ │ │ stmiavs r2!, {r0, r2, r4, r6, r7, ip, sp} │ │ │ │ - bne 0x14f7278 │ │ │ │ + bne 0x14f7228 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ tstcs r1, lr, ror #2 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x219d04 │ │ │ │ + blt 0x219cb4 │ │ │ │ subsne r6, fp, r0, asr #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - blx 0xff318030 │ │ │ │ + blx 0xfe517fe0 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cc6819 │ │ │ │ - @ instruction: 0xe787ff75 │ │ │ │ + @ instruction: 0xe787ff3d │ │ │ │ smlatbcs r1, r2, r8, r6 │ │ │ │ strtmi r6, [r0], -r3, ror #26 │ │ │ │ @ instruction: 0xf7ff1ad2 │ │ │ │ strb pc, [r5, pc, ror #19] @ │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ ldr pc, [r5, r3, lsl #16]! │ │ │ │ @ instruction: 0xf6466d62 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ stmiavs r0!, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdavs sp, {r7, r9, fp, ip} │ │ │ │ - blx 0xfeb18070 │ │ │ │ + blx 0x1d18020 │ │ │ │ vnmls.f32 s8, s27, s19 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strtmi r9, [fp], #-0 │ │ │ │ msrvc CPSR_fxc, r1, lsl #10 │ │ │ │ @ instruction: 0xf0c76808 │ │ │ │ - tstpcs r0, r9, lsl #26 @ p-variant is OBSOLETE │ │ │ │ + ldrdcs pc, [r0, -r1] │ │ │ │ @ instruction: 0xf0d04608 │ │ │ │ - ldr pc, [pc, r3, lsr #22] │ │ │ │ + ldr pc, [pc, fp, ror #21] │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebad614 │ │ │ │ + bne 0xfebad5c4 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - mrc2 7, 2, pc, cr8, cr12, {7} │ │ │ │ + mrc2 7, 3, pc, cr14, cr12, {7} │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ @ instruction: 0xf0d065a3 │ │ │ │ - str pc, [sp, r5, lsr #22] │ │ │ │ + str pc, [sp, sp, ror #21] │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf0c630d6 │ │ │ │ - @ instruction: 0xf44ffdbd │ │ │ │ + @ instruction: 0xf44ffd85 │ │ │ │ strmi r7, [r5], -r4, lsr #5 │ │ │ │ @ instruction: 0xf0cc6831 │ │ │ │ - @ instruction: 0xf46ffeb9 │ │ │ │ + @ instruction: 0xf46ffe81 │ │ │ │ strtmi r1, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cb4628 │ │ │ │ - ldmdavs r1!, {r0, r1, r6, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cc4628 │ │ │ │ - andcs pc, r3, r9, lsl pc @ │ │ │ │ - blx 0x1918100 │ │ │ │ + andcs pc, r3, r1, ror #29 │ │ │ │ + blx 0xb180b0 │ │ │ │ orrsmi pc, ip, pc, asr #32 │ │ │ │ andcs r4, sp, r2, lsl #12 │ │ │ │ - blx 0x1599de6 │ │ │ │ + blx 0x1f19d96 │ │ │ │ @ instruction: 0xf646e768 │ │ │ │ @ instruction: 0xf2c07690 │ │ │ │ movwcs r2, #1685 @ 0x695 │ │ │ │ sbcscc pc, r6, r4, lsl #17 │ │ │ │ - ldc2 0, cr15, [r8, #792] @ 0x318 │ │ │ │ + stc2l 0, cr15, [r0, #-792]! @ 0xfffffce8 │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r1!, {r0, r2, r9, sl, lr} │ │ │ │ - cdp2 0, 9, cr15, cr4, cr12, {6} │ │ │ │ + cdp2 0, 5, cr15, cr12, cr12, {6} │ │ │ │ andne pc, r0, #1862270976 @ 0x6f000000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf81ef0cb │ │ │ │ + @ instruction: 0xffe6f0ca │ │ │ │ vst2.8 {d22-d23}, [pc :256], r1 │ │ │ │ strtmi r7, [r8], -r4, lsr #5 │ │ │ │ - cdp2 0, 15, cr15, cr4, cr12, {6} │ │ │ │ + cdp2 0, 11, cr15, cr12, cr12, {6} │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ @ instruction: 0xf8b42002 │ │ │ │ @ instruction: 0xf08310b8 │ │ │ │ - b 0x109ca3c │ │ │ │ + b 0x109c9ec │ │ │ │ @ instruction: 0xf0416143 │ │ │ │ @ instruction: 0xf7fc4188 │ │ │ │ - @ instruction: 0xe73ffe37 │ │ │ │ + @ instruction: 0xe73ffe5d │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf0c630d6 │ │ │ │ - @ instruction: 0xf44ffd6f │ │ │ │ + @ instruction: 0xf44ffd37 │ │ │ │ strmi r7, [r5], -r4, lsr #5 │ │ │ │ @ instruction: 0xf0cc6831 │ │ │ │ - @ instruction: 0xf46ffe6b │ │ │ │ + @ instruction: 0xf46ffe33 │ │ │ │ strtmi r1, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0ca4628 │ │ │ │ - ldmdavs r1!, {r0, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cc4628 │ │ │ │ - @ instruction: 0xf8b4fecb │ │ │ │ + @ instruction: 0xf8b4fe93 │ │ │ │ strhcs r5, [r2], -r8 │ │ │ │ - blx 0x5181a0 │ │ │ │ + @ instruction: 0xf9daf0c7 │ │ │ │ @ instruction: 0xf0454602 │ │ │ │ mulcs fp, r4, r5 │ │ │ │ @ instruction: 0xf7fd4629 │ │ │ │ - ldr pc, [r7, -r3, lsl #22] │ │ │ │ + ldr pc, [r7, -r9, lsr #22] │ │ │ │ @ instruction: 0xee1d4a5a │ │ │ │ @ instruction: 0xf6461f70 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ vtst.8 d22, d12, d2 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ ldmdavs fp, {r0, r4, r7} │ │ │ │ @ instruction: 0xf500588a │ │ │ │ @ instruction: 0xf8d0714c │ │ │ │ ldrmi r0, [r3], #-816 @ 0xfffffcd0 │ │ │ │ @ instruction: 0xf0c72200 │ │ │ │ - ldrbt pc, [pc], sp, asr #24 @ │ │ │ │ + usat pc, #31, r5, lsl #24 @ │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebad754 │ │ │ │ + bne 0xfebad704 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - ldc2 7, cr15, [r8, #1008]! @ 0x3f0 │ │ │ │ + ldc2l 7, cr15, [lr, #1008] @ 0x3f0 │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ strb r6, [sl, -r3, lsr #11] │ │ │ │ vnmla.f32 s8, s26, s14 │ │ │ │ @ instruction: 0xf6461f70 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ vtst.8 d22, d12, d2 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ ldmdavs fp, {r0, r4, r7} │ │ │ │ @ instruction: 0xf500588a │ │ │ │ @ instruction: 0xf8d0716d │ │ │ │ ldrmi r0, [r3], #-948 @ 0xfffffc4c │ │ │ │ @ instruction: 0xf0c72200 │ │ │ │ - ldrb pc, [r7], r5, lsr #24 @ │ │ │ │ + ldrb pc, [r7], sp, ror #23 @ │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xf9c4f0c7 │ │ │ │ + @ instruction: 0xf98cf0c7 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cc6819 │ │ │ │ - ldrb pc, [sl], pc, ror #28 @ │ │ │ │ + @ instruction: 0xe6dafe37 │ │ │ │ stmdale sl, {r0, r2, r3, r8, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f025 │ │ │ │ - andeq fp, r5, sp, lsr #31 │ │ │ │ - andeq fp, r5, sp, lsr #31 │ │ │ │ - andeq fp, r5, r1, asr #25 │ │ │ │ - andeq fp, r5, fp, asr #31 │ │ │ │ - andeq fp, r5, sp, lsr #31 │ │ │ │ - andeq fp, r5, fp, asr #31 │ │ │ │ - andeq fp, r5, pc, ror #27 │ │ │ │ - andeq fp, r5, fp, asr #31 │ │ │ │ - andeq fp, r5, r1, asr #28 │ │ │ │ - andeq fp, r5, r5, lsr #27 │ │ │ │ - andeq fp, r5, fp, asr #31 │ │ │ │ - andeq fp, r5, fp, asr #31 │ │ │ │ - andeq fp, r5, fp, asr #31 │ │ │ │ - andeq fp, r5, sp, lsr #31 │ │ │ │ + andeq fp, r5, sp, asr pc │ │ │ │ + andeq fp, r5, sp, asr pc │ │ │ │ + andeq fp, r5, r1, ror ip │ │ │ │ + andeq fp, r5, fp, ror pc │ │ │ │ + andeq fp, r5, sp, asr pc │ │ │ │ + andeq fp, r5, fp, ror pc │ │ │ │ + muleq r5, pc, sp @ │ │ │ │ + andeq fp, r5, fp, ror pc │ │ │ │ + strdeq fp, [r5], -r1 │ │ │ │ + andeq fp, r5, r5, asr sp │ │ │ │ + andeq fp, r5, fp, ror pc │ │ │ │ + andeq fp, r5, fp, ror pc │ │ │ │ + andeq fp, r5, fp, ror pc │ │ │ │ + andeq fp, r5, sp, asr pc │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf0c630d6 │ │ │ │ - @ instruction: 0xf44ffcd5 │ │ │ │ + @ instruction: 0xf44ffc9d │ │ │ │ strmi r7, [r5], -r4, lsr #5 │ │ │ │ @ instruction: 0xf0cc6831 │ │ │ │ - @ instruction: 0x4629fdd1 │ │ │ │ + @ instruction: 0x4629fd99 │ │ │ │ vld1.8 {d20-d22}, [pc :128], r8 │ │ │ │ @ instruction: 0xf0ca1200 │ │ │ │ - ldmdavs r1!, {r0, r1, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r1, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cc4628 │ │ │ │ - @ instruction: 0xe686fe31 │ │ │ │ + @ instruction: 0xe686fdf9 │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebad840 │ │ │ │ + bne 0xfebad7f0 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - stc2l 7, cr15, [r2, #-1008] @ 0xfffffc10 │ │ │ │ + stc2l 7, cr15, [r8, #-1008]! @ 0xfffffc10 │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ strtmi r6, [r0], -r3, lsr #11 │ │ │ │ mrc2 7, 5, pc, cr8, cr14, {7} │ │ │ │ vmin.s8 q15, q2, q11 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x46200395 │ │ │ │ - blvs 0xff6c07f0 │ │ │ │ - ldc2 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ - bls 0x137578 │ │ │ │ + blvs 0xff6c07a0 │ │ │ │ + ldc2l 7, cr15, [r8, #-1008] @ 0xfffffc10 │ │ │ │ + bls 0x137528 │ │ │ │ ldrmi r4, [r3], #-1568 @ 0xfffff9e0 │ │ │ │ andlt r6, r4, r3, lsr #11 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mcrlt 7, 5, pc, cr4, cr14, {7} @ │ │ │ │ - strdeq r4, [fp], lr │ │ │ │ + addeq r4, fp, lr, asr #4 │ │ │ │ + addeq r4, fp, r6, lsl #2 │ │ │ │ strheq r4, [fp], r6 │ │ │ │ - addeq r4, fp, r6, rrx │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf6464f31 │ │ │ │ @ instruction: 0xf2c07690 │ │ │ │ ldcmi 6, cr2, [r0, #-596]! @ 0xfffffdac │ │ │ │ @ instruction: 0xf1071f3c │ │ │ │ @ instruction: 0xf1c7083c │ │ │ │ ldmdbne r9!, {r2, r8, r9, sl} │ │ │ │ svccs 0x0004f854 │ │ │ │ @ instruction: 0xf0c66830 │ │ │ │ - strbmi pc, [r4, #-2619] @ 0xfffff5c5 @ │ │ │ │ + strbmi pc, [r4, #-2563] @ 0xfffff5fd @ │ │ │ │ svceq 0x0004f845 │ │ │ │ vand , q10, │ │ │ │ vmls.i d20, d16, d0[4] │ │ │ │ vst3.32 {d16-d18}, [pc :64], r5 │ │ │ │ ldmdavs r0!, {r1, r8, ip, sp, lr} │ │ │ │ - subspl pc, r0, #81788928 @ 0x4e00000 │ │ │ │ + adcmi pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xb18374 │ │ │ │ + @ instruction: 0xf9f2f0c6 │ │ │ │ tstpvc r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64e4603 │ │ │ │ - vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q10, d16, d20 │ │ │ │ ldmdavs r0!, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf0c664e3 │ │ │ │ - vst1.8 {d31-d32}, [pc :64] │ │ │ │ + vst2. {d31,d33}, [pc :128], r7 │ │ │ │ strmi r7, [r3], -r3, lsl #2 │ │ │ │ - addeq pc, r8, #74448896 @ 0x4700000 │ │ │ │ + sbcsvc pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ strbtvs r6, [r3], #-2096 @ 0xfffff7d0 │ │ │ │ - blx 0x5983a0 │ │ │ │ + @ instruction: 0xf9dcf0c6 │ │ │ │ tstpvc r5, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64e4603 │ │ │ │ - vmov.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q10, d16, d24 │ │ │ │ ldmdavs r0!, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf0c66523 │ │ │ │ - vst1.8 {d31-d32}, [pc], r9 │ │ │ │ + vst2. {d31,d33}, [pc :64], r1 │ │ │ │ strmi r5, [r3], -r2, lsl #3 │ │ │ │ - subspl pc, ip, #81788928 @ 0x4e00000 │ │ │ │ + adcmi pc, ip, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strtvs r6, [r3], #2096 @ 0x830 │ │ │ │ - blx 0x18983cc │ │ │ │ - rsbpl pc, ip, #81788928 @ 0x4e00000 │ │ │ │ + blx 0xa9837c │ │ │ │ + adcsmi pc, ip, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vmax.s8 d20, d1, d3 │ │ │ │ ldmdavs r0!, {r3, r6, r8} │ │ │ │ @ instruction: 0xf0c665e3 │ │ │ │ - @ instruction: 0x6620fa55 │ │ │ │ + @ instruction: 0x6620fa1d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - eorseq r8, r3, r8, lsl r1 │ │ │ │ + eorseq r8, r3, r8, rrx │ │ │ │ @ instruction: 0x009544dc │ │ │ │ strmi r3, [r4], r2, lsl #18 │ │ │ │ stmdale ip, {r0, r2, r3, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ vmovne.32 r1, d14[0] │ │ │ │ strtcs r2, [r4], #-289 @ 0xfffffedf │ │ │ │ smladcs r7, r7, r7, r1 │ │ │ │ - b 0x14291b4 │ │ │ │ + b 0x1429164 │ │ │ │ @ instruction: 0xf04c2c00 │ │ │ │ - bcc 0x5f508 │ │ │ │ + bcc 0x5f4b8 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0xfe0eca5c │ │ │ │ + b 0xfe0eca0c │ │ │ │ strmi r0, [r1], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x06034770 │ │ │ │ @ instruction: 0x2c00ea43 │ │ │ │ - b 0x14560e8 │ │ │ │ + b 0x1456098 │ │ │ │ strb r2, [ip, r0, lsl #24]! │ │ │ │ @ instruction: 0x4c00ea4f │ │ │ │ - b 0x14560dc │ │ │ │ + b 0x145608c │ │ │ │ strb r6, [r6, r0, lsl #24]! │ │ │ │ @ instruction: 0x4c00ea40 │ │ │ │ @ instruction: 0xf64fe7e3 │ │ │ │ - b 0x1139144 │ │ │ │ + b 0x11390f4 │ │ │ │ ldrb r4, [lr, r0, lsl #24] │ │ │ │ streq fp, [r2], #-2522 @ 0xfffff626 │ │ │ │ andcs lr, r0, #270336 @ 0x42000 │ │ │ │ - b 0x10ecd60 │ │ │ │ + b 0x10ecd10 │ │ │ │ ldrb r6, [ip, r0] │ │ │ │ subeq pc, r0, r0 │ │ │ │ - b 0x144afec │ │ │ │ - b 0x1434d98 │ │ │ │ + b 0x144af9c │ │ │ │ + b 0x1434d48 │ │ │ │ @ instruction: 0xf0034ccc │ │ │ │ stmdacs r0, {r8, r9, lr} │ │ │ │ ldclvc 0, cr15, [ip], #48 @ 0x30 │ │ │ │ andeq lr, ip, r3, asr #20 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f4380 │ │ │ │ tstmi r8, #120, 6 @ 0xe0000001 │ │ │ │ movwcs lr, #1991 @ 0x7c7 │ │ │ │ @ instruction: 0x4618b570 │ │ │ │ ldrmi r2, [r9], -r1, lsl #12 │ │ │ │ - blx 0x1e5990 │ │ │ │ - b 0x5189a4 │ │ │ │ + blx 0x1e5940 │ │ │ │ + b 0x518954 │ │ │ │ andle r0, pc, ip, lsl #30 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ eoreq pc, r0, #-2147483605 @ 0x8000002b │ │ │ │ strteq pc, [r0], #-462 @ 0xfffffe32 │ │ │ │ vseleq.f32 s30, s28, s10 │ │ │ │ vpmax.s8 d15, d2, d5 │ │ │ │ andeq lr, r0, lr, asr #20 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r5 │ │ │ │ tstmi r1, #-2013265920 @ 0x88000000 │ │ │ │ - blcs 0x268dc4 │ │ │ │ + blcs 0x268d74 │ │ │ │ andcs sp, r0, #-1073741767 @ 0xc0000039 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ tstmi ip, pc, asr #20 │ │ │ │ svceq 0x0080f01c │ │ │ │ cmnpne ip, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ @@ -77756,80 +77736,80 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xb12b6e43 │ │ │ │ andcs r2, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb3418 │ │ │ │ + bl 0xfebb33c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - mcrr2 0, 12, pc, r4, cr2 @ │ │ │ │ + stc2 0, cr15, [ip], {194} @ 0xc2 │ │ │ │ stcvs 3, cr2, [r2, #4]! │ │ │ │ andseq lr, sl, #196, 18 @ 0x310000 │ │ │ │ andcs r6, r0, r3, ror #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ andle r2, r8, r1, lsl #22 │ │ │ │ tstle sp, r4, lsl #22 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0cc6819 │ │ │ │ - @ instruction: 0xf646bcdb │ │ │ │ + @ instruction: 0xf646bca3 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - stclt 0, cr15, [ip], {204} @ 0xcc │ │ │ │ + mrrclt 0, 12, pc, r4, cr12 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebb3470 │ │ │ │ + bl 0xfebb3420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vsra.s64 d20, d28, #64 │ │ │ │ - blmi 0xdc738 │ │ │ │ + vaddw.s8 q10, q0, d12 │ │ │ │ + blmi 0xdc6e8 │ │ │ │ @ instruction: 0x900022bb │ │ │ │ - blx 0xff598a06 │ │ │ │ - eorseq r8, r3, r8, asr r1 │ │ │ │ + blx 0xfe7989b6 │ │ │ │ + eorseq r8, r3, r8, lsr #1 │ │ │ │ tstle r7, pc, lsl #20 │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - bllt 0xff59a294 │ │ │ │ + bllt 0xfff1a244 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534608 │ │ │ │ @ instruction: 0xf0ca1022 │ │ │ │ - svclt 0x0000bc65 │ │ │ │ + svclt 0x0000bc2d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb34c0 │ │ │ │ + bl 0xfebb3470 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ - blx 0xd185ea │ │ │ │ + blx 0xfff18598 │ │ │ │ strmi r2, [r6], -pc, lsl #30 │ │ │ │ @ instruction: 0xf895d118 │ │ │ │ @ instruction: 0x462820d1 │ │ │ │ ldrtmi r6, [r1], -fp, ror #26 │ │ │ │ @ instruction: 0xf0032a00 │ │ │ │ - bl 0xfe95cef4 │ │ │ │ + bl 0xfe95cea4 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #17160 @ 0x4308 │ │ │ │ @ instruction: 0xf7fc441a │ │ │ │ - ldrtmi pc, [r0], -fp, lsr #23 @ │ │ │ │ + @ instruction: 0x4630fbd1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534622 │ │ │ │ @ instruction: 0xf0ca1027 │ │ │ │ - @ instruction: 0x4630fc97 │ │ │ │ + @ instruction: 0x4630fc5f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -77837,77 +77817,77 @@ │ │ │ │ addlt r6, r2, pc, lsl #17 │ │ │ │ strmi r6, [ip], -lr, asr #18 │ │ │ │ stmdblt r7, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf8954276 │ │ │ │ stmiavs r1!, {r1, r4, r5, r7, ip, sp}^ │ │ │ │ stmdbcs sp, {r0, r1, r3, r8, ip, sp, pc} │ │ │ │ stmdavs r2!, {r0, r3, ip, lr, pc} │ │ │ │ - bcs 0x6dbfc │ │ │ │ + bcs 0x6dbac │ │ │ │ shadd16mi fp, r2, r8 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ stmdavs r3!, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ rscsle r2, r2, r0, lsl #22 │ │ │ │ - blmi 0x808b70 │ │ │ │ + blmi 0x808b20 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnmi pc, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r3, r6, r8, r9, fp, sp, lr}^ │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #167772160 @ 0xa000000 │ │ │ │ vhsub.s8 d18, d12, d0 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf5000091 │ │ │ │ @ instruction: 0xf8d07190 │ │ │ │ @ instruction: 0xf0c70120 │ │ │ │ - stmiavs r1!, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r1, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0c6e7d1 │ │ │ │ - vpmin.s8 d31, d20, d31 │ │ │ │ + vpmax.s8 d31, d20, d7 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x46320395 │ │ │ │ - blvs 0x16addc4 │ │ │ │ - mcrr2 0, 12, pc, r0, cr10 @ │ │ │ │ + blvs 0x16add74 │ │ │ │ + stc2 0, cr15, [r8], {202} @ 0xca │ │ │ │ vnmls.f64 d4, d13, d9 │ │ │ │ shsub16mi r1, sl, r0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64658cb │ │ │ │ vsra.s64 d23, d0, #64 │ │ │ │ - bl 0x124a34 │ │ │ │ + bl 0x1249e4 │ │ │ │ andls r0, r0, r8 │ │ │ │ strmi r6, [fp], #-2057 @ 0xfffff7f7 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ + addeq r3, fp, r8, lsr #24 │ │ │ │ ldrdeq r3, [fp], r8 │ │ │ │ - addeq r3, fp, r8, lsl #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb35fc │ │ │ │ + bl 0xfebb35ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ andsle r2, r7, pc, lsl #18 │ │ │ │ andle r2, sl, sp, lsl #18 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534629 │ │ │ │ pop {r2, r5} │ │ │ │ @ instruction: 0xf0ca4070 │ │ │ │ - @ instruction: 0xf8d0bbad │ │ │ │ + @ instruction: 0xf8d0bb75 │ │ │ │ ldreq r3, [fp, #200] @ 0xc8 │ │ │ │ @ instruction: 0xf06fd5f0 │ │ │ │ strtmi r0, [r9], -r3, lsl #4 │ │ │ │ @ instruction: 0xf0ca4628 │ │ │ │ - strb pc, [r9, pc, lsl #26]! @ │ │ │ │ + ubfx pc, r7, #25, #10 │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ @ instruction: 0x46284611 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ - stc2 0, cr15, [r2, #-808] @ 0xfffffcd8 │ │ │ │ + stc2l 0, cr15, [sl], {202} @ 0xca │ │ │ │ @ instruction: 0xf04f2203 │ │ │ │ ldrshtvs r3, [r2], #63 @ 0x3f │ │ │ │ @ instruction: 0xe7d765b3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -77919,216 +77899,216 @@ │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00b4f7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x8014f8d1 │ │ │ │ - blx 0x12987bc │ │ │ │ + blx 0x49876c │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ tstle r1, pc, lsl #30 │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff21a4b0 │ │ │ │ + blx 0xffb9a460 │ │ │ │ movwcs lr, #27092 @ 0x69d4 │ │ │ │ ldmdale sl, {r0, r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ - bleq 0x4a7d6c │ │ │ │ + bleq 0x4a7d1c │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - blx 0x149880a │ │ │ │ + blx 0x6987ba │ │ │ │ @ instruction: 0xb3aae7ee │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - ldc2l 0, cr15, [r4, #-812] @ 0xfffffcd4 │ │ │ │ + ldc2 0, cr15, [ip, #-812] @ 0xfffffcd4 │ │ │ │ @ instruction: 0xf032e007 │ │ │ │ ldrtmi r0, [r9], -r0, lsr #6 │ │ │ │ andscs fp, pc, #8, 30 │ │ │ │ @ instruction: 0xf0ca4638 │ │ │ │ - stmiavs r3!, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xb1ab4628 │ │ │ │ - blx 0x1f18836 │ │ │ │ + blx 0x11187e6 │ │ │ │ strtmi r6, [sl], -r1, ror #17 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ - bcs 0x8c2d0 │ │ │ │ + bcs 0x8c280 │ │ │ │ ldrtmi sp, [r9], -pc, ror #1 │ │ │ │ @ instruction: 0xf0ca4638 │ │ │ │ - @ instruction: 0xe7eafe1f │ │ │ │ + strb pc, [sl, r7, ror #27]! @ │ │ │ │ ldrmi fp, [r1], -sl, ror #18 │ │ │ │ @ instruction: 0xf0ca4638 │ │ │ │ - strb pc, [r4, r1, asr #22]! @ │ │ │ │ - blx 0xff118862 │ │ │ │ + strb pc, [r4, r9, lsl #22]! @ │ │ │ │ + blx 0xfe318812 │ │ │ │ strtmi r6, [sl], -r1, ror #17 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ shsaxmi fp, r9, r7 │ │ │ │ @ instruction: 0xf0ca4638 │ │ │ │ - ldrb pc, [r6, r9, ror #28] @ │ │ │ │ - @ instruction: 0xf9f0f0c6 │ │ │ │ + @ instruction: 0xe7d6fe31 │ │ │ │ + @ instruction: 0xf9b8f0c6 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ pkhbtmi r2, r0, pc, lsl #4 @ │ │ │ │ @ instruction: 0xf0ca6cd9 │ │ │ │ - @ instruction: 0x4639fdff │ │ │ │ + ldrtmi pc, [r9], -r7, asr #27 @ │ │ │ │ andcs r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - cdp2 0, 5, cr15, cr8, cr10, {6} │ │ │ │ + cdp2 0, 2, cr15, cr0, cr10, {6} │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0ca4638 │ │ │ │ - @ instruction: 0xe7c0fcd7 │ │ │ │ + bfc pc, (invalid: 25:0) @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ ldmdblt r0!, {r6, r7} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf8d183f8 │ │ │ │ strmi r9, [lr], -r8 │ │ │ │ @ instruction: 0x461f4690 │ │ │ │ - @ instruction: 0xf9c0f0c6 │ │ │ │ + @ instruction: 0xf988f0c6 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ teqle r5, r4, lsl #12 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x101a5c0 │ │ │ │ + blx 0x199a570 │ │ │ │ @ instruction: 0x462168f2 │ │ │ │ sbcseq r4, r2, r0, lsr #12 │ │ │ │ - ldc2l 0, cr15, [ip], {203} @ 0xcb │ │ │ │ + stc2 0, cr15, [r4], #812 @ 0x32c │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8d647c0 │ │ │ │ @ instruction: 0xf1b88004 │ │ │ │ andle r0, lr, pc, lsl #30 │ │ │ │ - @ instruction: 0xf9a2f0c6 │ │ │ │ + @ instruction: 0xf96af0c6 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534681 │ │ │ │ @ instruction: 0xf0ca1028 │ │ │ │ - @ instruction: 0x464afabf │ │ │ │ + strbmi pc, [sl], -r7, lsl #21 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0x462847b8 │ │ │ │ @ instruction: 0x46226831 │ │ │ │ mrc2 7, 7, pc, cr0, cr15, {7} │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - blx 0xfe998960 │ │ │ │ + blx 0x1b98910 │ │ │ │ svclt 0x0000e7ca │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ @ instruction: 0xf01330cc │ │ │ │ andle r0, r8, r1, lsl #6 │ │ │ │ mvnvs pc, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - addpl pc, r9, #76546048 @ 0x4900000 │ │ │ │ + addpl pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrmi lr, [r8], -lr, lsl #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ @ instruction: 0xf01330cc │ │ │ │ andle r0, r8, r1, lsl #6 │ │ │ │ mvnvs pc, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - adcspl pc, r9, #76546048 @ 0x4900000 │ │ │ │ + adcspl pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4618e776 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb38a4 │ │ │ │ + bl 0xfebb3854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldmib r1, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [r6], -r1, lsl #2 │ │ │ │ movwlt fp, #43361 @ 0xa961 │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0ca4628 │ │ │ │ - stmdavs r1!, {r0, r1, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrclt 7, 4, APSR_nzcv, cr2, cr15, {7} │ │ │ │ svclt 0x00181e59 │ │ │ │ - bcs 0x64adc │ │ │ │ + bcs 0x64a8c │ │ │ │ tstcs r0, r8, lsl pc │ │ │ │ rscsle r2, r0, r0, lsl #18 │ │ │ │ movweq pc, #4547 @ 0x11c3 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0ca009a │ │ │ │ - stmdavs r1!, {r0, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrclt 7, 3, APSR_nzcv, cr12, cr15, {7} │ │ │ │ @ instruction: 0x4629b21b │ │ │ │ addseq r4, sl, r8, lsr #12 │ │ │ │ @ instruction: 0xf0ca4252 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mcrlt 7, 3, pc, cr14, cr15, {7} @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d04698 │ │ │ │ addlt r3, r3, r8, lsl #1 │ │ │ │ @ instruction: 0xf8d0460e │ │ │ │ ldrmi r5, [r1], r4, lsl #1 │ │ │ │ - bleq 0x458748 │ │ │ │ + bleq 0x4586f8 │ │ │ │ @ instruction: 0xf0c64604 │ │ │ │ - @ instruction: 0x4631f8f9 │ │ │ │ + ldrtmi pc, [r1], -r1, asr #17 @ │ │ │ │ vst1.32 {d20-d22}, [r5], r2 │ │ │ │ @ instruction: 0xf0ca6588 │ │ │ │ - @ instruction: 0xf045fa19 │ │ │ │ + @ instruction: 0xf045f9e1 │ │ │ │ @ instruction: 0xf0c60503 │ │ │ │ - strmi pc, [r7], -r3, lsr #18 │ │ │ │ - @ instruction: 0xf8ecf0c6 │ │ │ │ + strmi pc, [r7], -fp, ror #17 │ │ │ │ + @ instruction: 0xf8b4f0c6 │ │ │ │ @ instruction: 0xf0c64606 │ │ │ │ - ldmdbmi r3, {r0, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r3, {r0, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ strmi r4, [r5], -fp, lsr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdapl r1, {r1, r3, r4, r6, r9, sl, lr}^ │ │ │ │ andls r2, r0, r0 │ │ │ │ ldrbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ - mcr2 0, 7, pc, cr2, cr2, {6} @ │ │ │ │ + mcr2 0, 5, pc, cr10, cr2, {6} @ │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ - blcs 0x46e070 │ │ │ │ + blcs 0x46e020 │ │ │ │ ldrtmi fp, [r1], -r7, lsl #30 │ │ │ │ strtmi r4, [r9], -r8, lsr #12 │ │ │ │ @ instruction: 0xf0cf4630 │ │ │ │ - @ instruction: 0x4632fc73 │ │ │ │ + @ instruction: 0x4632fc3b │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ mcr2 7, 1, pc, cr10, cr15, {7} @ │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mcrlt 7, 1, pc, cr2, cr15, {7} @ │ │ │ │ - strdeq r3, [fp], r0 │ │ │ │ + addeq r3, fp, r0, asr #16 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ biccc pc, r0, #201326595 @ 0xc000003 │ │ │ │ push {r0, r1, r3, r4, r5, r7, r8, r9, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebb39c8 │ │ │ │ + bl 0xfebb3978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs sp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf015460c │ │ │ │ svclt 0x00180801 │ │ │ │ andle r2, r6, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -78138,28 +78118,28 @@ │ │ │ │ strmi r1, [r1], -fp, ror #24 │ │ │ │ strmi r6, [r6], -r2, lsr #18 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stmdavs r3!, {r0, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3!, {r0, r1, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ strbmi fp, [r2], -fp, asr #2 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0x798b38 │ │ │ │ + @ instruction: 0xf9e4f0ca │ │ │ │ ldrtmi r6, [r2], -r1, ror #17 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ andcs pc, r1, sp, ror #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d468a3 │ │ │ │ - blcs 0x7c894 │ │ │ │ + blcs 0x7c844 │ │ │ │ @ instruction: 0xf1c8d1df │ │ │ │ ldrb r0, [ip, r0, lsl #16] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf890460d │ │ │ │ @@ -78169,111 +78149,111 @@ │ │ │ │ ldrdcs r4, [r0], -r2 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ andlt fp, r3, r3, lsl #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, r9, pc}^ │ │ │ │ - b 0x112488c │ │ │ │ + b 0x112483c │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf8d5686f │ │ │ │ @ instruction: 0xf0c6800c │ │ │ │ - svccs 0x000ff849 │ │ │ │ + svccs 0x000ff811 │ │ │ │ cmple r1, r6, lsl #12 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8c8f7fc │ │ │ │ + @ instruction: 0xf8eef7fc │ │ │ │ ldrdls pc, [r8], -r5 │ │ │ │ - @ instruction: 0xf838f0c6 │ │ │ │ + @ instruction: 0xf800f0c6 │ │ │ │ @ instruction: 0xf1b94607 │ │ │ │ teqle pc, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8b6f7fc │ │ │ │ + @ instruction: 0xf8dcf7fc │ │ │ │ @ instruction: 0x9010f8d5 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf1b8d03d │ │ │ │ ldrtmi r0, [r9], -r0, lsl #30 │ │ │ │ @ instruction: 0x4642bf14 │ │ │ │ @ instruction: 0x4638221f │ │ │ │ - ldc2l 0, cr15, [r0], #808 @ 0x328 │ │ │ │ + ldc2 0, cr15, [r8], #808 @ 0x328 │ │ │ │ @ instruction: 0x463a2310 │ │ │ │ ldrtmi r9, [r1], -r0, lsl #6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ - blx 0x2018c3a │ │ │ │ + blx 0x1218bea │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, pc, ror #26 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf922f0ca │ │ │ │ + @ instruction: 0xf8eaf0ca │ │ │ │ ldrdls pc, [r8], -r5 │ │ │ │ - @ instruction: 0xfff8f0c5 │ │ │ │ + @ instruction: 0xffc0f0c5 │ │ │ │ @ instruction: 0xf1b94607 │ │ │ │ adcsle r0, pc, pc, lsl #30 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf912f0ca │ │ │ │ + @ instruction: 0xf8daf0ca │ │ │ │ @ instruction: 0x9010f8d5 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbmi sp, [r2], -r1, asr #3 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0xfff18c9a │ │ │ │ + blx 0xff118c4a │ │ │ │ @ instruction: 0x464b2210 │ │ │ │ ldrtmi r9, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0x46304632 │ │ │ │ - blx 0x1198cae │ │ │ │ + blx 0x398c5e │ │ │ │ svclt 0x0000e7c4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb3b8c │ │ │ │ + bl 0xfebb3b3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ addne pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} @ │ │ │ │ @ instruction: 0xf0c5460d │ │ │ │ - strmi pc, [r6], -r1, asr #31 │ │ │ │ + strmi pc, [r6], -r9, lsl #31 │ │ │ │ @ instruction: 0xd1212f0f │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf840f7fc │ │ │ │ + @ instruction: 0xf866f7fc │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - cdp2 0, 12, cr15, cr4, cr11, {6} │ │ │ │ + cdp2 0, 8, cr15, cr12, cr11, {6} │ │ │ │ ldrtmi r6, [r1], -sl, ror #16 │ │ │ │ ldreq r4, [r2], #-1584 @ 0xfffff9d0 │ │ │ │ - blx 0xff298d08 │ │ │ │ + blx 0xfe498cb8 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, r5, lsl #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf8baf0ca │ │ │ │ + @ instruction: 0xf882f0ca │ │ │ │ svclt 0x0000e7de │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ @@ -78281,65 +78261,65 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf8d183f8 │ │ │ │ strmi r9, [ip], -r4 │ │ │ │ ldrdhi pc, [ip], -r1 │ │ │ │ @ instruction: 0xf0c54616 │ │ │ │ - @ instruction: 0xf1b9ff75 │ │ │ │ + @ instruction: 0xf1b9ff3d │ │ │ │ strmi r0, [r5], -pc, lsl #30 │ │ │ │ @ instruction: 0xf897d131 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e33c │ │ │ │ + blcs 0x6e2ec │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ - @ instruction: 0xf7fb2204 │ │ │ │ - stmdbvs r3!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fc2204 │ │ │ │ + stmdbvs r3!, {r0, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b383 │ │ │ │ strtmi r0, [r9], -r0, lsl #30 │ │ │ │ @ instruction: 0x4642bf14 │ │ │ │ @ instruction: 0x4628221f │ │ │ │ - ldc2 0, cr15, [r0], #-808 @ 0xfffffcd8 │ │ │ │ + blx 0xffe98d56 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8d368a0 │ │ │ │ @ instruction: 0xf0c68000 │ │ │ │ - strtmi pc, [sl], -sp, lsl #24 │ │ │ │ + @ instruction: 0x462afbd5 │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ ldrmi r4, [r0, r8, lsr #12]! │ │ │ │ stmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ andcs pc, r1, r9, lsr #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vcge.s8 q12, q10, q12 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1029 │ │ │ │ - stmdbvs r3!, {r0, r2, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ bicle r2, lr, r0, lsl #22 │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0ca4628 │ │ │ │ - ldrb pc, [r1, r7, asr #22] @ │ │ │ │ + ldrb pc, [r1, pc, lsl #22] @ │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ @ instruction: 0xf01330cc │ │ │ │ andle r0, r4, r1, lsl #6 │ │ │ │ - subsvc pc, r5, #72, 12 @ 0x4800000 │ │ │ │ + subsvc pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrmi lr, [r8], -lr, lsl #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ @ instruction: 0xf01330cc │ │ │ │ andle r0, r4, r1, lsl #6 │ │ │ │ - rscsvc pc, sp, #72, 12 @ 0x4800000 │ │ │ │ + rscsvc pc, r9, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4618e77a │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -78354,62 +78334,62 @@ │ │ │ │ tstcs r0, fp, ror r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdcs r0, [r0], -fp │ │ │ │ movtvc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0x5d774 │ │ │ │ + blcs 0x5d724 │ │ │ │ @ instruction: 0xf8d5d1ef │ │ │ │ @ instruction: 0xf0c58004 │ │ │ │ - @ instruction: 0x4607fedd │ │ │ │ + strmi pc, [r7], -r5, lsr #29 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf894d13b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e40c │ │ │ │ + blcs 0x6e3bc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf8d5ff5b │ │ │ │ + @ instruction: 0xf8d5ff81 │ │ │ │ @ instruction: 0xf0c59008 │ │ │ │ - strmi pc, [r0], fp, asr #29 │ │ │ │ + pkhbtmi pc, r0, r3, lsl #29 @ │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d139 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e430 │ │ │ │ + blcs 0x6e3e0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf0c5ff49 │ │ │ │ - @ instruction: 0xf646ff23 │ │ │ │ + @ instruction: 0xf0c5ff6f │ │ │ │ + @ instruction: 0xf646feeb │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ pkhbtmi r2, r1, r5, lsl #7 │ │ │ │ andvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0ca6819 │ │ │ │ - @ instruction: 0x464bf83b │ │ │ │ + strbmi pc, [fp], -r3, lsl #16 @ │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ andcs pc, r1, r7, lsl #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vcge.s8 q12, q10, q12 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - @ instruction: 0xf8d5ffbb │ │ │ │ + @ instruction: 0xf8d5ff83 │ │ │ │ @ instruction: 0xf0c59008 │ │ │ │ - pkhbtmi pc, r0, r1, lsl #29 @ │ │ │ │ + pkhtbmi pc, r0, r9, asr #28 @ │ │ │ │ svceq 0x000ff1b9 │ │ │ │ vhadd.s8 , q10, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91029 │ │ │ │ - strb pc, [r6, fp, lsr #31] @ │ │ │ │ + @ instruction: 0xe7c6ff73 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf890460d │ │ │ │ @ instruction: 0x461610d1 │ │ │ │ ldmib r0, {r2, r9, sl, lr}^ │ │ │ │ @@ -78419,55 +78399,55 @@ │ │ │ │ tstcs r0, fp, ror r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdcs r0, [r0], -fp │ │ │ │ movtvc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0x5d878 │ │ │ │ + blcs 0x5d828 │ │ │ │ @ instruction: 0xf8d5d1ef │ │ │ │ @ instruction: 0xf0c58004 │ │ │ │ - @ instruction: 0x4607fe5b │ │ │ │ + strmi pc, [r7], -r3, lsr #28 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf894d12e │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e510 │ │ │ │ + blcs 0x6e4c0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf8d5fed9 │ │ │ │ + @ instruction: 0xf8d5feff │ │ │ │ @ instruction: 0xf0c59008 │ │ │ │ - strmi pc, [r0], r9, asr #28 │ │ │ │ + pkhbtmi pc, r0, r1, lsl #28 @ │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d12c │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e534 │ │ │ │ + blcs 0x6e4e4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - strbmi pc, [r2], -r7, asr #29 @ │ │ │ │ + strbmi pc, [r2], -sp, ror #29 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0x462047b0 │ │ │ │ ldrtmi r6, [sl], -r9, lsr #16 │ │ │ │ - blx 0xfe51acce │ │ │ │ + blx 0xfe51ac7e │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xff46f0c9 │ │ │ │ + @ instruction: 0xff0ef0c9 │ │ │ │ ldrdls pc, [r8], -r5 │ │ │ │ - cdp2 0, 1, cr15, cr12, cr5, {6} │ │ │ │ + stc2l 0, cr15, [r4, #788]! @ 0x314 │ │ │ │ @ instruction: 0xf1b94680 │ │ │ │ sbcsle r0, r2, pc, lsl #30 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - @ instruction: 0xff36f0c9 │ │ │ │ + cdp2 0, 15, cr15, cr14, cr9, {6} │ │ │ │ svclt 0x0000e7d3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8d0461f │ │ │ │ @@ -78477,92 +78457,92 @@ │ │ │ │ cmnlt r2, ip, asr #1 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ orrlt r0, r0, r1 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - bleq 0xff080d1c │ │ │ │ + bleq 0xff080ccc │ │ │ │ submi lr, r3, r0, asr #20 │ │ │ │ @ instruction: 0xf00043c0 │ │ │ │ stmdacs r0, {r0} │ │ │ │ @ instruction: 0xf8d5d1ee │ │ │ │ @ instruction: 0xf0c58008 │ │ │ │ - strmi pc, [r1], r1, ror #27 │ │ │ │ + strmi pc, [r1], r9, lsr #27 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf894d178 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e604 │ │ │ │ + blcs 0x6e5b4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf8d5fe5f │ │ │ │ + @ instruction: 0xf8d5fe85 │ │ │ │ @ instruction: 0xf0c5a004 │ │ │ │ - strmi pc, [r0], pc, asr #27 │ │ │ │ + pkhbtmi pc, r0, r7, lsl #27 @ │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf894d13f │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e628 │ │ │ │ + blcs 0x6e5d8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - svccs 0x0000fe4d │ │ │ │ + svccs 0x0000fe73 │ │ │ │ @ instruction: 0xf646d13d │ │ │ │ @ instruction: 0xf2c07a90 │ │ │ │ vpmin.s8 d18, d28, d5 │ │ │ │ vqshl.s64 q10, q8, #0 │ │ │ │ mrc 7, 0, r0, cr13, cr1, {4} │ │ │ │ - bmi 0xbccb8c │ │ │ │ + bmi 0xbccb3c │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r2, fp, asr r8 @ │ │ │ │ tsteq r8, r2, lsl #22 │ │ │ │ tstls r1, r3, lsl r4 │ │ │ │ @ instruction: 0xb1ae444a │ │ │ │ ldrteq pc, [r8], #-2263 @ 0xfffff729 @ │ │ │ │ andls r4, r0, #622592 @ 0x98000 │ │ │ │ - ldc2l 0, cr15, [sl], #792 @ 0x318 │ │ │ │ + stc2l 0, cr15, [r2], {198} @ 0xc6 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff464a │ │ │ │ strdcs pc, [r1], -sp │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrteq pc, [ip], #2263 @ 0x8d7 @ │ │ │ │ andls r4, r0, #28, 18 @ 0x70000 │ │ │ │ - stc2l 0, cr15, [r4], #792 @ 0x318 │ │ │ │ + stc2 0, cr15, [ip], #792 @ 0x318 │ │ │ │ vabd.s8 q15, q10, q12 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c9102a │ │ │ │ - svccs 0x0000fea9 │ │ │ │ - blmi 0x611138 │ │ │ │ + svccs 0x0000fe71 │ │ │ │ + blmi 0x6110e8 │ │ │ │ svclt 0x0070ee1d │ │ │ │ - bvc 0xfe49a754 │ │ │ │ - bcs 0xfe5d9940 │ │ │ │ + bvc 0xfe49a704 │ │ │ │ + bcs 0xfe5d98f0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrbmi pc, [r0, ip, asr #4]! @ │ │ │ │ ldreq pc, [r1, r0, asr #5] │ │ │ │ andcc pc, r3, fp, asr r8 @ │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrteq pc, [r8], #-2263 @ 0xfffff729 @ │ │ │ │ @ instruction: 0xf507440b │ │ │ │ @ instruction: 0xf0c66187 │ │ │ │ - @ instruction: 0xe7aefcbd │ │ │ │ + str pc, [lr, r5, lsl #25]! │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - cdp2 0, 8, cr15, cr2, cr9, {6} │ │ │ │ + cdp2 0, 4, cr15, cr10, cr9, {6} │ │ │ │ svclt 0x0000e787 │ │ │ │ - addeq r3, fp, r8, lsl #3 │ │ │ │ + ldrdeq r3, [fp], r8 │ │ │ │ addseq ip, r1, r8, lsr #18 │ │ │ │ addseq ip, r1, ip, lsr #19 │ │ │ │ - addeq r3, fp, r8, lsl r1 │ │ │ │ + addeq r3, fp, r8, ror #2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf890460d │ │ │ │ ldmib r0, {r0, r4, r6, r7, ip}^ │ │ │ │ addlt r3, r2, r2, lsr r2 │ │ │ │ @@ -78570,410 +78550,410 @@ │ │ │ │ ldrdcs r4, [r0], -r2 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ andlt fp, r2, r3, lsl #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ - b 0x1124ed0 │ │ │ │ + b 0x1124e80 │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf0c5686e │ │ │ │ - strmi pc, [r7], -r9, lsr #26 │ │ │ │ + @ instruction: 0x4607fcf1 │ │ │ │ cmple sp, pc, lsl #28 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [r8, #1004]! @ 0x3ec │ │ │ │ + stc2l 7, cr15, [lr, #1004] @ 0x3ec │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ - ldc2 0, cr15, [r8, #-788] @ 0xfffffcec │ │ │ │ + stc2l 0, cr15, [r0], #788 @ 0x314 │ │ │ │ @ instruction: 0xf1b84606 │ │ │ │ cmple fp, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [r6, #1004] @ 0x3ec │ │ │ │ - stc2 0, cr15, [r8, #-788] @ 0xfffffcec │ │ │ │ + ldc2 7, cr15, [ip, #1004]! @ 0x3ec │ │ │ │ + ldc2l 0, cr15, [r0], {197} @ 0xc5 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r7, r9, sl, lr} │ │ │ │ - cdp2 0, 0, cr15, cr0, cr11, {6} │ │ │ │ + stc2l 0, cr15, [r8, #812] @ 0x32c │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x96014416 │ │ │ │ ldrbtmi pc, [r0], ip, asr #4 @ │ │ │ │ ldreq pc, [r1], r0, asr #5 │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ andls r4, r0, #973078528 @ 0x3a000000 │ │ │ │ @ instruction: 0x61a8f506 │ │ │ │ strbeq pc, [r0, #-2262] @ 0xfffff72a @ │ │ │ │ - mcrr2 0, 12, pc, r0, cr6 @ │ │ │ │ + stc2 0, cr15, [r8], {198} @ 0xc6 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ andcs pc, r1, r3, asr #20 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - ldc2l 0, cr15, [r6, #804]! @ 0x324 │ │ │ │ + ldc2 0, cr15, [lr, #804]! @ 0x324 │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ - stc2l 0, cr15, [ip], {197} @ 0xc5 │ │ │ │ + ldc2 0, cr15, [r4], {197} @ 0xc5 │ │ │ │ @ instruction: 0xf1b84606 │ │ │ │ adcsle r0, r3, pc, lsl #30 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - stc2l 0, cr15, [r6, #804]! @ 0x324 │ │ │ │ + stc2 0, cr15, [lr, #804]! @ 0x324 │ │ │ │ svclt 0x0000e7b4 │ │ │ │ - addeq r3, fp, sl, lsl r0 │ │ │ │ + addeq r3, fp, sl, rrx │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb41c4 │ │ │ │ + bl 0xfebb4174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ sbccc pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c5460e │ │ │ │ - strmi pc, [r5], -r5, lsr #25 │ │ │ │ + strmi pc, [r5], -sp, ror #24 │ │ │ │ tstle ip, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [r4, #-1004]! @ 0xfffffc14 │ │ │ │ + stc2l 7, cr15, [sl, #-1004] @ 0xfffffc14 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0ca2220 │ │ │ │ - @ instruction: 0x4620fe5d │ │ │ │ + strtmi pc, [r0], -r5, lsr #28 │ │ │ │ @ instruction: 0x462a6831 │ │ │ │ @ instruction: 0xf9eef7ff │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q10, q12 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91027 │ │ │ │ - strb pc, [r3, r3, lsr #27]! @ │ │ │ │ + strb pc, [r3, fp, ror #26]! @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-124] @ 0xffffff84 │ │ │ │ addlt r4, r2, r5, lsl #12 │ │ │ │ @ instruction: 0xf4106958 │ │ │ │ tstle r7, r0, ror r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strmi r6, [lr], -ip, asr #16 │ │ │ │ @ instruction: 0xf0c54690 │ │ │ │ - stccs 12, cr15, [pc], {95} @ 0x5f │ │ │ │ + stccs 12, cr15, [pc], {39} @ 0x27 │ │ │ │ cmnle r2, r1, lsl #13 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [lr], {251} @ 0xfb │ │ │ │ + stc2 7, cr15, [r4, #-1004] @ 0xfffffc14 │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - mcrr2 0, 12, pc, lr, cr5 @ │ │ │ │ + ldc2 0, cr15, [r6], {197} @ 0xc5 │ │ │ │ @ instruction: 0xf1ba4604 │ │ │ │ cmple r1, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [ip], {251} @ 0xfb │ │ │ │ + ldc2l 7, cr15, [r2], #1004 @ 0x3ec │ │ │ │ eorsle r2, pc, r1, lsl #30 │ │ │ │ cmple fp, r2, lsl #30 │ │ │ │ adcsmi r2, r8, r1 │ │ │ │ - @ instruction: 0xf8f2f0c6 │ │ │ │ + @ instruction: 0xf8baf0c6 │ │ │ │ vnmls.f64 d4, d13, d22 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [ip], #-1048 @ 0xfffffbe8 │ │ │ │ stmib sp, {r0, r1, r3, r6, sl, lr}^ │ │ │ │ ldrmi r4, [sl], -r0 │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vqadd.s8 d13, d0, d5 │ │ │ │ @ instruction: 0xf8d051c4 │ │ │ │ @ instruction: 0xf0c605c4 │ │ │ │ - @ instruction: 0x4628fb77 │ │ │ │ + @ instruction: 0x4628fb3f │ │ │ │ @ instruction: 0x464a6831 │ │ │ │ @ instruction: 0xf97af7ff │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf50087f0 │ │ │ │ @ instruction: 0xf8d061c9 │ │ │ │ @ instruction: 0xf0c60648 │ │ │ │ - strb pc, [r8, r1, ror #22]! @ │ │ │ │ + strb pc, [r8, r9, lsr #22]! @ │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - stc2 0, cr15, [r6, #-804]! @ 0xfffffcdc │ │ │ │ + stc2l 0, cr15, [lr], #804 @ 0x324 │ │ │ │ @ instruction: 0xd1bf2f01 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x41946e │ │ │ │ + blx 0xff61941c │ │ │ │ vaba.s8 d30, d20, d28 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91024 │ │ │ │ - @ instruction: 0xe79dfd17 │ │ │ │ + @ instruction: 0xe79dfcdf │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xff699488 │ │ │ │ + blx 0xfe899438 │ │ │ │ svclt 0x0000e7ae │ │ │ │ - addeq r2, fp, lr, lsl #29 │ │ │ │ + ldrdeq r2, [fp], lr │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, , q2 │ │ │ │ ldmdblt r0!, {r7, ip} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs pc, {r4, r5, r6, r7, r8, pc}^ @ │ │ │ │ @ instruction: 0xf0c5460d │ │ │ │ - strmi pc, [r6], -pc, asr #23 │ │ │ │ + @ instruction: 0x4606fb97 │ │ │ │ cmple r6, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcrr2 7, 15, pc, lr, cr11 @ │ │ │ │ + ldc2l 7, cr15, [r4], #-1004 @ 0xfffffc14 │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ - blx 0xff0194ce │ │ │ │ + blx 0xfe21947e │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ cmple r4, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [ip], #-1004 @ 0xfffffc14 │ │ │ │ + stc2l 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf0ca4630 │ │ │ │ - @ instruction: 0xf8d5fab9 │ │ │ │ + @ instruction: 0xf8d5fa81 │ │ │ │ @ instruction: 0xf0c5800c │ │ │ │ - strmi pc, [r7], -r7, lsr #23 │ │ │ │ + strmi pc, [r7], -pc, ror #22 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf894d136 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6ea78 │ │ │ │ + blcs 0x6ea28 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - ldrtmi pc, [r2], -r5, lsr #24 @ │ │ │ │ + ldrtmi pc, [r2], -fp, asr #24 @ │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - ldc2l 0, cr15, [r8, #-804] @ 0xfffffcdc │ │ │ │ + stc2 0, cr15, [r0, #-804]! @ 0xfffffcdc │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, pc, ror #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q10, q8 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91027 │ │ │ │ - @ instruction: 0xf8d5fca3 │ │ │ │ + @ instruction: 0xf8d5fc6b │ │ │ │ @ instruction: 0xf0c58008 │ │ │ │ - @ instruction: 0x4607fb79 │ │ │ │ + strmi pc, [r7], -r1, asr #22 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ vqadd.s8 d29, d20, d26 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - @ instruction: 0xe7bbfc93 │ │ │ │ + sbfx pc, fp, #24, #28 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - stc2 0, cr15, [sl], {201} @ 0xc9 │ │ │ │ + mrrc2 0, 12, pc, r2, cr9 @ │ │ │ │ svclt 0x0000e7c9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavs pc, {r0, r1, r7, ip, sp, pc}^ @ │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ mlaslt r0, sp, r8, pc @ │ │ │ │ - blx 0x14995aa │ │ │ │ + blx 0x69955a │ │ │ │ strmi r2, [r4], -pc, lsl #30 │ │ │ │ rschi pc, r7, r0, asr #32 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff41b29e │ │ │ │ + blx 0xffd9b24e │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - blx 0x10195ce │ │ │ │ + blx 0x21957e │ │ │ │ @ instruction: 0xf1ba4607 │ │ │ │ @ instruction: 0xf0400f0f │ │ │ │ @ instruction: 0xf89580cb │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6eb6c │ │ │ │ + blcs 0x6eb1c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf1b9fbbb │ │ │ │ + @ instruction: 0xf1b9fbe1 │ │ │ │ eorle r0, r7, r0, lsl #30 │ │ │ │ @ instruction: 0x46212210 │ │ │ │ @ instruction: 0xf0c94620 │ │ │ │ - @ instruction: 0xf1bbfffb │ │ │ │ + @ instruction: 0xf1bbffc3 │ │ │ │ eorle r0, r6, r0, lsl #30 │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf0c94638 │ │ │ │ - shsub8mi pc, sl, r3 @ │ │ │ │ + @ instruction: 0x463affbb │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xa99628 │ │ │ │ + @ instruction: 0xf9f0f0ca │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf1b8d025 │ │ │ │ subsle r0, pc, r2, lsl #30 │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4622 │ │ │ │ andcs pc, r1, pc, ror #16 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9d8f0cb │ │ │ │ + @ instruction: 0xf9a0f0cb │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0x4639d1d8 │ │ │ │ @ instruction: 0xf0cb4638 │ │ │ │ - @ instruction: 0x463af9d1 │ │ │ │ + @ instruction: 0x463af999 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x119674 │ │ │ │ + @ instruction: 0xf9caf0ca │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf8d6d1d9 │ │ │ │ @ instruction: 0xf0c5800c │ │ │ │ - strmi pc, [r7], -sp, ror #21 │ │ │ │ + @ instruction: 0x4607fab5 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ adchi pc, r5, r0, asr #32 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x1b1b366 │ │ │ │ + blx 0xfe49b316 │ │ │ │ @ instruction: 0xee1d4b51 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ vtst.8 d6, d0, d11 │ │ │ │ ldmpl r2, {r2, r3, r6, r7, r8, sp, lr}^ │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ smladls r1, r7, r4, r4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #570425344 @ 0x22000000 │ │ │ │ @ instruction: 0x06ccf8d0 │ │ │ │ - blx 0x7996c4 │ │ │ │ + @ instruction: 0xf9e4f0c6 │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4622 │ │ │ │ andcs pc, r1, pc, lsl r8 @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf0c568f7 │ │ │ │ - @ instruction: 0x4680fab1 │ │ │ │ + @ instruction: 0x4680fa79 │ │ │ │ cmple r1, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xc9b3da │ │ │ │ + blx 0x161b38a │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - blx 0xfe899708 │ │ │ │ + blx 0x1a996b8 │ │ │ │ @ instruction: 0xf1b94607 │ │ │ │ cmple pc, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x81b3fe │ │ │ │ - blx 0xfe499728 │ │ │ │ + blx 0x119b3ae │ │ │ │ + blx 0x16996d8 │ │ │ │ andscs r4, pc, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf0c94681 │ │ │ │ - shsaxmi pc, fp, pc @ │ │ │ │ + ldrtmi pc, [fp], -r7, lsr #30 @ │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf0cb4900 │ │ │ │ - ldmvs r1!, {r0, r1, r4, r5, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf0ca4900 │ │ │ │ + ldmvs r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ @ instruction: 0xffdef7fe │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe463a │ │ │ │ ldrdcs pc, [r1], -r9 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - blx 0xfe39978e │ │ │ │ + blx 0x159973e │ │ │ │ vaba.s8 d30, d4, d21 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91027 │ │ │ │ - ldr pc, [r9, -r3, lsl #23] │ │ │ │ + ldr pc, [r9, -fp, asr #22] │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0x1f197b2 │ │ │ │ + blx 0x1119762 │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - blx 0x14997a8 │ │ │ │ + blx 0x699758 │ │ │ │ @ instruction: 0xf1b94607 │ │ │ │ adcle r0, pc, pc, lsl #30 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - blx 0x1b197d2 │ │ │ │ + blx 0xd19782 │ │ │ │ vaba.s8 d30, d20, d16 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - ldrb pc, [fp, -r1, ror #22] @ │ │ │ │ - ldrdeq r2, [fp], r2 @ │ │ │ │ + ldrb pc, [fp, -r9, lsr #22] @ │ │ │ │ + addeq r2, fp, r2, lsr #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb46cc │ │ │ │ + bl 0xfebb467c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ ldrdlt r7, [r3], r1 │ │ │ │ @ instruction: 0x4632e9d0 │ │ │ │ mlapl r0, sp, r8, pc @ │ │ │ │ mvnsmi fp, #-1073741801 @ 0xc0000017 │ │ │ │ streq pc, [r1], #-6 │ │ │ │ andcs fp, r0, ip, ror r1 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bleq 0xff98ccbc │ │ │ │ + bleq 0xff98cc6c │ │ │ │ strbmi lr, [r6], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0xf00443e4 │ │ │ │ stccs 4, cr0, [r0], {1} │ │ │ │ strls sp, [r0, #-495] @ 0xfffffe11 │ │ │ │ mrc2 7, 5, pc, cr0, cr15, {7} │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -78983,82 +78963,82 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, ip, asr #16 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x46984691 │ │ │ │ - @ instruction: 0xf9f8f0c5 │ │ │ │ + @ instruction: 0xf9c0f0c5 │ │ │ │ strmi r2, [r5], -pc, lsl #24 │ │ │ │ sbcshi pc, pc, r0, asr #32 │ │ │ │ smullscc pc, r1, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x1e1b54c │ │ │ │ + blx 0xfe79b4fc │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - @ instruction: 0xf9e6f0c5 │ │ │ │ + @ instruction: 0xf9aef0c5 │ │ │ │ @ instruction: 0xf1ba4604 │ │ │ │ @ instruction: 0xf0400f0f │ │ │ │ @ instruction: 0xf897809a │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6ee5c │ │ │ │ + blcs 0x6ee0c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf1b9fa63 │ │ │ │ + @ instruction: 0xf1b9fa89 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0x46218098 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf1b8fdb3 │ │ │ │ + @ instruction: 0xf1b8fdd9 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ ldmvs r3!, {r0, r2, r3, r4, r7, pc}^ │ │ │ │ rsble r2, r5, pc, lsl #22 │ │ │ │ - @ instruction: 0xf9faf0c5 │ │ │ │ + @ instruction: 0xf9c2f0c5 │ │ │ │ @ instruction: 0xf0c54680 │ │ │ │ - @ instruction: 0x4629f9f7 │ │ │ │ + @ instruction: 0x4629f9bf │ │ │ │ strbmi r4, [r0], -r1, lsl #13 │ │ │ │ - ldc2l 0, cr15, [r4], #824 @ 0x338 │ │ │ │ + ldc2 0, cr15, [ip], #824 @ 0x338 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2l 0, cr15, [r0], #824 @ 0x338 │ │ │ │ + ldc2 0, cr15, [r8], #824 @ 0x338 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0cb4640 │ │ │ │ - ldmvs r3!, {r0, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r3!, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89780a5 │ │ │ │ @ instruction: 0x462130d1 │ │ │ │ - blcs 0x6eebc │ │ │ │ + blcs 0x6ee6c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0x4648fa33 │ │ │ │ + @ instruction: 0x4648fa59 │ │ │ │ @ instruction: 0xf0ce4621 │ │ │ │ - @ instruction: 0x464afcd9 │ │ │ │ + strbmi pc, [sl], -r1, lsr #25 @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ ldmibvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - cdp2 0, 1, cr15, cr2, cr11, {6} │ │ │ │ + ldc2l 0, cr15, [sl, #812] @ 0x32c │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0ce4628 │ │ │ │ - @ instruction: 0xf0c5fd39 │ │ │ │ - andscs pc, pc, #2408448 @ 0x24c000 │ │ │ │ + @ instruction: 0xf0c5fd01 │ │ │ │ + andscs pc, pc, #1490944 @ 0x16c000 │ │ │ │ strmi r4, [r2], r9, lsr #12 │ │ │ │ - cdp2 0, 6, cr15, cr2, cr9, {6} │ │ │ │ - @ instruction: 0xf98cf0c5 │ │ │ │ + cdp2 0, 2, cr15, cr10, cr9, {6} │ │ │ │ + @ instruction: 0xf954f0c5 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cb4680 │ │ │ │ - andcs pc, r1, r7, lsl #21 │ │ │ │ - cdp2 0, 3, cr15, cr12, cr5, {6} │ │ │ │ + andcs pc, r1, pc, asr #20 │ │ │ │ + cdp2 0, 0, cr15, cr4, cr5, {6} │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ ldrbmi r9, [r3], -r0 │ │ │ │ @ instruction: 0xf8cd2009 │ │ │ │ @ instruction: 0xf0ca8004 │ │ │ │ - @ instruction: 0xf8d9fed5 │ │ │ │ + @ instruction: 0xf8d9fe9d │ │ │ │ strbmi r1, [r0], -r0 │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xff89997c │ │ │ │ + blx 0xfea9992c │ │ │ │ ldmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ andcs pc, r1, sp, asr #29 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -79071,54 +79051,54 @@ │ │ │ │ ldmpl r2, {r2, r3, r6, r7, r8, sp, lr}^ │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r4, [r1], #-1044 @ 0xfffffbec │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #704643072 @ 0x2a000000 │ │ │ │ @ instruction: 0x06ccf8d0 │ │ │ │ - @ instruction: 0xf8a0f0c6 │ │ │ │ + @ instruction: 0xf868f0c6 │ │ │ │ vaba.s8 q15, q10, q2 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c9102a │ │ │ │ - @ instruction: 0xf1b9fa65 │ │ │ │ + @ instruction: 0xf1b9fa2d │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strtmi sl, [r1], -r8, ror #30 │ │ │ │ andscs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - stc2l 0, cr15, [r6], #-808 @ 0xfffffcd8 │ │ │ │ + stc2 0, cr15, [lr], #-808 @ 0xfffffcd8 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2 7, cr15, [r6, #-1008] @ 0xfffffc10 │ │ │ │ + ldc2 7, cr15, [ip, #-1008]! @ 0xfffffc10 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ svcge 0x0063f43f │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0c94628 │ │ │ │ - @ instruction: 0xf8d6faed │ │ │ │ + @ instruction: 0xf8d6fab5 │ │ │ │ @ instruction: 0xf1b8800c │ │ │ │ adcsle r0, r1, pc, lsl #30 │ │ │ │ - @ instruction: 0xf922f0c5 │ │ │ │ + @ instruction: 0xf8eaf0c5 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534604 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - blmi 0x39c000 │ │ │ │ + blmi 0x39bed0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vaba.s8 d30, d20, d21 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91024 │ │ │ │ - @ instruction: 0xe721fa33 │ │ │ │ + @ instruction: 0xe721f9fb │ │ │ │ rscmi pc, r0, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8524620 │ │ │ │ @ instruction: 0xf0c91023 │ │ │ │ - ldrb pc, [sl, -r9, lsr #20] @ │ │ │ │ - addeq r2, fp, r6, ror #17 │ │ │ │ - addeq r2, fp, r4, asr r8 │ │ │ │ + smmlsr sl, r1, r9, pc @ │ │ │ │ + addeq r2, fp, r6, lsr r9 │ │ │ │ + addeq r2, fp, r4, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb4940 │ │ │ │ + bl 0xfebb48f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i q10, q10, d0[2] │ │ │ │ ldmdblt r4!, {r6, r7, sl} │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -79138,90 +79118,90 @@ │ │ │ │ andlt fp, r2, r8, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs ip, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0xf0c54699 │ │ │ │ - stccs 8, cr15, [pc], {195} @ 0xc3 │ │ │ │ + stccs 8, cr15, [pc], {139} @ 0x8b │ │ │ │ cmnle pc, r0, lsl #13 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf942f7fb │ │ │ │ + @ instruction: 0xf968f7fb │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - @ instruction: 0xf8b2f0c5 │ │ │ │ + @ instruction: 0xf87af0c5 │ │ │ │ @ instruction: 0xf1ba4604 │ │ │ │ cmnle r4, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf930f7fb │ │ │ │ + @ instruction: 0xf956f7fb │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0x4621d01d │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ - blx 0xb99b26 │ │ │ │ + blx 0xffd99ad4 │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ strtmi r4, [r1], -r0, asr #12 │ │ │ │ - cdp2 0, 11, cr15, cr12, cr10, {6} │ │ │ │ + cdp2 0, 8, cr15, cr4, cr10, {6} │ │ │ │ strtmi fp, [r8], -r7, ror #19 │ │ │ │ @ instruction: 0x46226831 │ │ │ │ stc2l 7, cr15, [lr, #1016]! @ 0x3f8 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ andscs r8, r0, #240, 14 @ 0x3c00000 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2 0, cr15, [r6], {201} @ 0xc9 │ │ │ │ + mrrc2 0, 12, pc, lr, cr9 @ │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ strtmi r4, [r1], -r0, asr #12 │ │ │ │ - cdp2 0, 10, cr15, cr0, cr10, {6} │ │ │ │ + cdp2 0, 6, cr15, cr8, cr10, {6} │ │ │ │ rscle r2, r2, r0, lsl #30 │ │ │ │ ldrdhi pc, [ip], -r6 │ │ │ │ - @ instruction: 0xf872f0c5 │ │ │ │ + @ instruction: 0xf83af0c5 │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ teqle r6, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8f0f7fb │ │ │ │ + @ instruction: 0xf916f7fb │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ vtst.8 d6, d0, d11 │ │ │ │ ldmpl r2, {r2, r3, r6, r7, r8, sp, lr}^ │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ smladls r1, r7, r4, r4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #570425344 @ 0x22000000 │ │ │ │ @ instruction: 0x06ccf8d0 │ │ │ │ - @ instruction: 0xffa2f0c5 │ │ │ │ + @ instruction: 0xff6af0c5 │ │ │ │ vaba.s8 d30, d20, d21 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c9102a │ │ │ │ - ldr pc, [fp, r7, ror #18] │ │ │ │ + ldr pc, [fp, pc, lsr #18] │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf95ef0c9 │ │ │ │ + @ instruction: 0xf926f0c9 │ │ │ │ vabd.s8 d30, d20, d0 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - @ instruction: 0xe7c9f955 │ │ │ │ - ldrdeq r2, [fp], lr │ │ │ │ + bfi pc, sp, (invalid: 18:9) @ │ │ │ │ + addeq r2, fp, lr, lsr #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8d0461f │ │ │ │ addlt r0, r3, r8, asr #1 │ │ │ │ @@ -79236,182 +79216,182 @@ │ │ │ │ pop {sl, fp} │ │ │ │ stmiaeq r0, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ subvc lr, r3, r0, asr #20 │ │ │ │ @ instruction: 0xf00043c0 │ │ │ │ stmdacs r0, {r0} │ │ │ │ @ instruction: 0xf8d5d1ee │ │ │ │ @ instruction: 0xf0c49004 │ │ │ │ - @ instruction: 0x4680ffff │ │ │ │ + strmi pc, [r0], r7, asr #31 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d157 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f1c8 │ │ │ │ + blcs 0x6f178 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf8d5f87d │ │ │ │ + @ instruction: 0xf8d5f8a3 │ │ │ │ @ instruction: 0xf0c4a008 │ │ │ │ - strmi pc, [r1], sp, ror #31 │ │ │ │ + selmi pc, r1, r5 @ │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf894d13c │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f1ec │ │ │ │ + blcs 0x6f19c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - strbmi pc, [fp], -fp, ror #16 @ │ │ │ │ + @ instruction: 0x464bf891 │ │ │ │ strbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0ca4648 │ │ │ │ - @ instruction: 0xf8d5fe01 │ │ │ │ + @ instruction: 0xf8d5fdc9 │ │ │ │ @ instruction: 0xf1baa00c │ │ │ │ andsle r0, r6, pc, lsl #30 │ │ │ │ - @ instruction: 0xffd2f0c4 │ │ │ │ + @ instruction: 0xff9af0c4 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534683 │ │ │ │ @ instruction: 0xf0c9102a │ │ │ │ - msrlt SPSR_fsxc, #15663104 @ 0xef0000 │ │ │ │ + msrlt SPSR_fsxc, #11993088 @ 0xb70000 │ │ │ │ @ instruction: 0xf0c52000 │ │ │ │ - @ instruction: 0x465bfc7f │ │ │ │ + ldrbmi pc, [fp], -r7, asr #24 @ │ │ │ │ strbmi r4, [r1], -r2, lsl #12 │ │ │ │ stmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0ca9800 │ │ │ │ - bllt 0x121d018 │ │ │ │ + bllt 0x121cee8 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4642 │ │ │ │ andcs pc, r1, r7, lsl sp @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf8caf0c9 │ │ │ │ + @ instruction: 0xf892f0c9 │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91029 │ │ │ │ - str pc, [r8, r1, asr #17]! │ │ │ │ + str pc, [r8, r9, lsl #17]! │ │ │ │ @ instruction: 0x4641465a │ │ │ │ @ instruction: 0xf0c94640 │ │ │ │ - mcrcs 8, 0, pc, cr0, cr11, {7} @ │ │ │ │ + cdpcs 8, 0, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0x4649d0d6 │ │ │ │ andscs r4, pc, #72, 12 @ 0x4800000 │ │ │ │ - stc2 0, cr15, [r4], {201} @ 0xc9 │ │ │ │ + blx 0xff399cee │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0c94640 │ │ │ │ - strb pc, [fp, pc, ror #17] @ │ │ │ │ + @ instruction: 0xe7cbf8b7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ sbceq pc, r0, r3, asr #7 │ │ │ │ andlt fp, r2, r8, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs lr, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ @ instruction: 0xf0c4460d │ │ │ │ - strmi pc, [r7], -sp, ror #30 │ │ │ │ + @ instruction: 0x4607ff35 │ │ │ │ cmple fp, pc, lsl #28 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffecf7fa │ │ │ │ + @ instruction: 0xf812f7fb │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ - @ instruction: 0xff5cf0c4 │ │ │ │ + @ instruction: 0xff24f0c4 │ │ │ │ @ instruction: 0xf1b84606 │ │ │ │ cmple r0, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffdaf7fa │ │ │ │ + @ instruction: 0xf800f7fb │ │ │ │ vnmls.f64 d4, d13, d20 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x9600441e │ │ │ │ ldrbtmi pc, [r0], ip, asr #4 @ │ │ │ │ ldreq pc, [r1], r0, asr #5 │ │ │ │ @ instruction: 0xf506443b │ │ │ │ ldrmi r6, [sl], -sl, ror #3 │ │ │ │ smmlseq r0, r6, r8, pc @ │ │ │ │ - cdp2 0, 6, cr15, cr6, cr5, {6} │ │ │ │ + cdp2 0, 2, cr15, cr14, cr5, {6} │ │ │ │ cdpcs 8, 0, cr6, cr15, cr14, {7} │ │ │ │ @ instruction: 0xf0c4d00f │ │ │ │ - vrecps.f32 d31, d4, d21 │ │ │ │ + @ instruction: 0xf244fefd │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ pkhbtmi r0, r0, r5, lsl #7 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf852f0c9 │ │ │ │ + @ instruction: 0xf81af0c9 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0c94638 │ │ │ │ - strtmi pc, [r0], -sp, lsl #17 │ │ │ │ + @ instruction: 0x4620f855 │ │ │ │ ldrtmi r6, [sl], -r9, lsr #16 │ │ │ │ stc2 7, cr15, [r2], {254} @ 0xfe │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q10, q8 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ - @ instruction: 0xf0c91028 │ │ │ │ - @ instruction: 0xe7bff835 │ │ │ │ + @ instruction: 0xf0c81028 │ │ │ │ + @ instruction: 0xe7bffffd │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf82cf0c9 │ │ │ │ + @ instruction: 0xfff4f0c8 │ │ │ │ svclt 0x0000e7a4 │ │ │ │ - @ instruction: 0x008b24ba │ │ │ │ + addeq r2, fp, sl, lsl #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8904604 │ │ │ │ ldrdlt r0, [r3], r1 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r5, r8, sl, fp, sp, lr} │ │ │ │ suble r2, pc, r0, lsl #16 │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ stmdavs pc!, {r4, r5, r6, ip, lr, pc}^ @ │ │ │ │ - cdp2 0, 14, cr15, cr10, cr4, {6} │ │ │ │ + cdp2 0, 11, cr15, cr2, cr4, {6} │ │ │ │ svccs 0x000f4680 │ │ │ │ @ instruction: 0xf894d161 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f3f0 │ │ │ │ + blcs 0x6f3a0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d5ff69 │ │ │ │ + @ instruction: 0xf8d5ff8f │ │ │ │ @ instruction: 0xf0c49008 │ │ │ │ - @ instruction: 0x4607fed9 │ │ │ │ + strmi pc, [r7], -r1, lsr #29 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d146 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f414 │ │ │ │ + blcs 0x6f3c4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - blmi 0xa9d8fc │ │ │ │ + blmi 0xa9d944 │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64658d2 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldrmi r2, [r7], #-917 @ 0xfffffc6b │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmib sp, {r1, r6, sl, lr}^ │ │ │ │ movwlt r2, #26368 @ 0x6700 │ │ │ │ bicsvc pc, r4, r0, lsl #4 │ │ │ │ @ instruction: 0x07d4f8d0 │ │ │ │ - cdp2 0, 0, cr15, cr8, cr5, {6} │ │ │ │ + ldc2l 0, cr15, [r0, #788] @ 0x314 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4642 │ │ │ │ andcs pc, r1, fp, lsl #24 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -79420,135 +79400,135 @@ │ │ │ │ andlt sp, r3, pc, lsr #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf60083f0 │ │ │ │ @ instruction: 0xf8d00158 │ │ │ │ @ instruction: 0xf0c50858 │ │ │ │ - ldrb pc, [sp, r7, ror #27] @ │ │ │ │ + ldrb pc, [sp, pc, lsr #27] @ │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - @ instruction: 0xffacf0c8 │ │ │ │ + @ instruction: 0xff74f0c8 │ │ │ │ vaba.s8 d30, d20, d25 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81027 │ │ │ │ - ldr pc, [lr, r3, lsr #31] │ │ │ │ + ldr pc, [lr, fp, ror #30] │ │ │ │ bfi r4, r8, #12, #17 │ │ │ │ - addeq r2, fp, ip, lsr #7 │ │ │ │ + strdeq r2, [fp], ip │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [lr], -ip, asr #16 │ │ │ │ ldrmi r4, [r2], r5, lsl #12 │ │ │ │ @ instruction: 0xf0c44699 │ │ │ │ - stccs 14, cr15, [pc], {105} @ 0x69 │ │ │ │ + stccs 14, cr15, [pc], {49} @ 0x31 │ │ │ │ @ instruction: 0xf0404680 │ │ │ │ @ instruction: 0xf895808f │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f514 │ │ │ │ + blcs 0x6f4c4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldmvs r4!, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - cdp2 0, 5, cr15, cr8, cr4, {6} │ │ │ │ + ldmvs r4!, {r0, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + cdp2 0, 2, cr15, cr0, cr4, {6} │ │ │ │ stccs 6, cr4, [pc], {7} │ │ │ │ addhi pc, sp, r0, asr #32 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 6, pc, cr6, cr10, {7} │ │ │ │ + mrc2 7, 7, pc, cr12, cr10, {7} │ │ │ │ svceq 0x0000f1ba │ │ │ │ addhi pc, fp, r0, asr #32 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - blx 0xa1bca0 │ │ │ │ - cdp2 0, 7, cr15, cr4, cr4, {6} │ │ │ │ + blx 0x139bc50 │ │ │ │ + cdp2 0, 3, cr15, cr12, cr4, {6} │ │ │ │ @ instruction: 0xf0c44604 │ │ │ │ - @ instruction: 0x4641fe71 │ │ │ │ + @ instruction: 0x4641fe39 │ │ │ │ strtmi r4, [r0], -r0, lsl #13 │ │ │ │ - @ instruction: 0xf96ef0ce │ │ │ │ + @ instruction: 0xf936f0ce │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - @ instruction: 0xf96af0ce │ │ │ │ + @ instruction: 0xf932f0ce │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf1b94620 │ │ │ │ subsle r0, r4, r0, lsl #30 │ │ │ │ - blx 0xff59a008 │ │ │ │ + blx 0xfe799fb8 │ │ │ │ ldrdhi pc, [ip], -r6 │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - cdp2 0, 2, cr15, cr6, cr4, {6} │ │ │ │ + stc2l 0, cr15, [lr, #784]! @ 0x310 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ cmnle r5, r7, lsl #12 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 5, pc, cr4, cr10, {7} @ │ │ │ │ - cdp2 0, 1, cr15, cr6, cr4, {6} │ │ │ │ + mcr2 7, 6, pc, cr10, cr10, {7} @ │ │ │ │ + ldc2l 0, cr15, [lr, #784] @ 0x310 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ cmple ip, r0, lsl #13 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 4, pc, cr4, cr10, {7} │ │ │ │ - cdp2 0, 3, cr15, cr10, cr4, {6} │ │ │ │ + mrc2 7, 5, pc, cr10, cr10, {7} │ │ │ │ + cdp2 0, 0, cr15, cr2, cr4, {6} │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0ce4607 │ │ │ │ - @ instruction: 0x463af971 │ │ │ │ + @ instruction: 0x463af939 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x1d9a068 │ │ │ │ + blx 0xf9a018 │ │ │ │ ldrdhi pc, [ip], -r6 │ │ │ │ @ instruction: 0xf0c46837 │ │ │ │ - @ instruction: 0x4621fdf7 │ │ │ │ + @ instruction: 0x4621fdbf │ │ │ │ @ instruction: 0xf0ce4606 │ │ │ │ - @ instruction: 0x4632f8bd │ │ │ │ + ldrtmi pc, [r2], -r5, lsl #17 @ │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0x141bd52 │ │ │ │ - stc2l 0, cr15, [ip, #784]! @ 0x310 │ │ │ │ + blx 0x141bd02 │ │ │ │ + ldc2 0, cr15, [r4, #784]! @ 0x310 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8ccf0ce │ │ │ │ + @ instruction: 0xf894f0ce │ │ │ │ strtmi r4, [r2], -r8, lsr #12 │ │ │ │ @ instruction: 0xf7fe4639 │ │ │ │ andcs pc, r1, r3, asr #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0cb87f0 │ │ │ │ - str pc, [r9, pc, asr #20]! │ │ │ │ + @ instruction: 0xe7a9fa17 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - cdp2 0, 15, cr15, cr4, cr8, {6} │ │ │ │ + cdp2 0, 11, cr15, cr12, cr8, {6} │ │ │ │ @ instruction: 0xf0c468b4 │ │ │ │ - strmi pc, [r7], -fp, asr #27 │ │ │ │ + @ instruction: 0x4607fd93 │ │ │ │ @ instruction: 0xf43f2c0f │ │ │ │ vrecps.f32 q13, q2, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81024 │ │ │ │ - @ instruction: 0xf1bafee5 │ │ │ │ + @ instruction: 0xf1bafead │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ andscs sl, r0, #468 @ 0x1d4 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf8e6f0ca │ │ │ │ + @ instruction: 0xf8aef0ca │ │ │ │ vabd.s8 q15, q2, q15 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81029 │ │ │ │ - sbfx pc, r3, #29, #4 │ │ │ │ + @ instruction: 0xe7a3fe9b │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - cdp2 0, 12, cr15, cr10, cr8, {6} │ │ │ │ + cdp2 0, 9, cr15, cr2, cr8, {6} │ │ │ │ svclt 0x0000e78a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb4ff8 │ │ │ │ + bl 0xfebb4fa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i q10, q10, d0[2] │ │ │ │ ldmdblt r4!, {r6, r7, sl} │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -79569,808 +79549,808 @@ │ │ │ │ ldrdcs r4, [r0], -r2 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ andlt fp, r2, r3, lsl #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ - b 0x1125e6c │ │ │ │ + b 0x1125e1c │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf0c468ae │ │ │ │ - @ instruction: 0x4607fd5b │ │ │ │ + strmi pc, [r7], -r3, lsr #26 │ │ │ │ cmnle lr, pc, lsl #28 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ + mcr2 7, 0, pc, cr0, cr10, {7} @ │ │ │ │ ldrdhi pc, [r4], -r5 │ │ │ │ - stc2l 0, cr15, [sl, #-784] @ 0xfffffcf0 │ │ │ │ + ldc2 0, cr15, [r2, #-784] @ 0xfffffcf0 │ │ │ │ @ instruction: 0xf1b84606 │ │ │ │ cmnle ip, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - blx 0xf1a1f2 │ │ │ │ + blx 0x11a1a2 │ │ │ │ @ instruction: 0xf0c52000 │ │ │ │ - @ instruction: 0xf8d5f9ed │ │ │ │ + @ instruction: 0xf8d5f9b5 │ │ │ │ strmi sl, [r0], ip │ │ │ │ - stc2 0, cr15, [lr, #-784]! @ 0xfffffcf0 │ │ │ │ + ldc2l 0, cr15, [r6], #784 @ 0x310 │ │ │ │ svceq 0x000ff1ba │ │ │ │ cmnle r2, r1, lsl #13 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [ip, #1000]! @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xff29a22c │ │ │ │ + blx 0xfe49a1dc │ │ │ │ ldrdge pc, [r0], -r5 │ │ │ │ - ldc2 0, cr15, [r4, #-784] @ 0xfffffcf0 │ │ │ │ + ldc2l 0, cr15, [ip], {196} @ 0xc4 │ │ │ │ @ instruction: 0xf1ba4681 │ │ │ │ teqle pc, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [r8, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xfec1a260 │ │ │ │ + blx 0x1e1a210 │ │ │ │ ldrtmi r6, [sl], -r9, ror #17 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0x4620fa59 │ │ │ │ ldrtmi r6, [r2], -r9, lsr #16 │ │ │ │ - blx 0x159bf44 │ │ │ │ + blx 0x159bef4 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s8 q12, q10, q8 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81026 │ │ │ │ - @ instruction: 0xf8d5fe07 │ │ │ │ + @ instruction: 0xf8d5fdcf │ │ │ │ @ instruction: 0xf0c48004 │ │ │ │ - @ instruction: 0x4606fcdd │ │ │ │ + strmi pc, [r6], -r5, lsr #25 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ vqadd.s8 d29, d20, d2 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81028 │ │ │ │ - @ instruction: 0xe793fdf7 │ │ │ │ + @ instruction: 0xe793fdbf │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - stc2l 0, cr15, [lr, #800]! @ 0x320 │ │ │ │ + ldc2 0, cr15, [r6, #800]! @ 0x320 │ │ │ │ vabd.s8 q15, q10, q0 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102a │ │ │ │ - ldr pc, [sp, r5, ror #27] │ │ │ │ + ldr pc, [sp, sp, lsr #27] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb51c0 │ │ │ │ + bl 0xfebb5170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ sbceq pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c4460e │ │ │ │ - strmi pc, [r5], -r7, lsr #25 │ │ │ │ + strmi pc, [r5], -pc, ror #24 │ │ │ │ tstle fp, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [r6, #-1000]! @ 0xfffffc18 │ │ │ │ + stc2l 7, cr15, [ip, #-1000] @ 0xfffffc18 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0xff91a332 │ │ │ │ + blx 0xfeb1a2e2 │ │ │ │ ldmdavs r1!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ strdcs pc, [r1], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - stc2 0, cr15, [r6, #800]! @ 0x320 │ │ │ │ + stc2l 0, cr15, [lr, #-800]! @ 0xfffffce0 │ │ │ │ svclt 0x0000e7e4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdcc pc, [r4], r0 │ │ │ │ stmdavs pc, {r0, r1, r7, ip, sp, pc} @ │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ stmdaeq r3, {r1, r6, r9, fp, sp, lr, pc} │ │ │ │ - stc2l 0, cr15, [ip], #-784 @ 0xfffffcf0 │ │ │ │ + ldc2 0, cr15, [r4], #-784 @ 0xfffffcf0 │ │ │ │ strmi r2, [r5], -pc, lsl #30 │ │ │ │ @ instruction: 0xf894d13c │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f8ec │ │ │ │ + blcs 0x6f89c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf0c4fceb │ │ │ │ - @ instruction: 0x4629fc5d │ │ │ │ + @ instruction: 0xf0c4fd11 │ │ │ │ + strtmi pc, [r9], -r5, lsr #24 │ │ │ │ @ instruction: 0xf0c84607 │ │ │ │ - @ instruction: 0xf8d6fd7f │ │ │ │ + @ instruction: 0xf8d6fd47 │ │ │ │ @ instruction: 0xf0c49008 │ │ │ │ - @ instruction: 0x4605fc55 │ │ │ │ + @ instruction: 0x4605fc1d │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d12d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f91c │ │ │ │ + blcs 0x6f8cc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - blmi 0x61d3f4 │ │ │ │ + blmi 0x61d43c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1576 @ 0xfffff9d8 │ │ │ │ ldmpl r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8cd2200 │ │ │ │ ldrtmi r8, [r9], #-0 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ strtmi r9, [sl], -r1, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xff80f0d2 │ │ │ │ + @ instruction: 0xff48f0d2 │ │ │ │ @ instruction: 0x462a6871 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - stc2l 0, cr15, [sl, #-800] @ 0xfffffce0 │ │ │ │ + ldc2 0, cr15, [r2, #-800] @ 0xfffffce0 │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81029 │ │ │ │ - ldrb pc, [r2, r1, asr #26] @ │ │ │ │ - addeq r1, fp, sl, lsr #29 │ │ │ │ + ldrb pc, [r2, r9, lsl #26] @ │ │ │ │ + strdeq r1, [fp], sl │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, sp, asr #17 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984691 │ │ │ │ - stc2 0, cr15, [r8], {196} @ 0xc4 │ │ │ │ + blx 0xff49a3e6 │ │ │ │ strmi r2, [r7], -pc, lsl #26 │ │ │ │ @ instruction: 0xf896d17b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f9f4 │ │ │ │ + blcs 0x6f9a4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d4fc87 │ │ │ │ + @ instruction: 0xf8d4fcad │ │ │ │ @ instruction: 0xf0c4a008 │ │ │ │ - @ instruction: 0x4605fbf7 │ │ │ │ + @ instruction: 0x4605fbbf │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf896d179 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fa18 │ │ │ │ + blcs 0x6f9c8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x462bfc75 │ │ │ │ + @ instruction: 0x462bfc9b │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf1b94638 │ │ │ │ andsle r0, r4, r0, lsl #30 │ │ │ │ - @ instruction: 0xf9e4f0ca │ │ │ │ + @ instruction: 0xf9acf0ca │ │ │ │ svceq 0x0000f1b8 │ │ │ │ stmdavs r3!, {r2, r4, r8, ip, lr, pc} │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ stmdavs r1!, {r0, r2, r4, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe47f0 │ │ │ │ @ instruction: 0xf0cab92d │ │ │ │ - @ instruction: 0xf1b8f9f3 │ │ │ │ + @ instruction: 0xf1b8f9bb │ │ │ │ rscle r0, sl, r0, lsl #30 │ │ │ │ @ instruction: 0x9010f8d4 │ │ │ │ - blx 0xff19a4be │ │ │ │ + blx 0xfe39a46e │ │ │ │ @ instruction: 0xf1b94680 │ │ │ │ cmple pc, pc, lsl #30 │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcrr2 7, 15, pc, r2, cr10 @ │ │ │ │ + stc2l 7, cr15, [r8], #-1000 @ 0xfffffc18 │ │ │ │ ldrdge pc, [r4], -r4 │ │ │ │ - blx 0xfed1a4e2 │ │ │ │ + blx 0x1f1a492 │ │ │ │ @ instruction: 0xf1ba4681 │ │ │ │ cmple sp, pc, lsl #30 │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [r0], #-1000 @ 0xfffffc18 │ │ │ │ + mrrc2 7, 15, pc, r6, cr10 @ │ │ │ │ ldrtmi r4, [sl], -fp, lsr #12 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf94cf0ca │ │ │ │ - blcs 0x7828c │ │ │ │ + @ instruction: 0xf914f0ca │ │ │ │ + blcs 0x7823c │ │ │ │ vqadd.s8 d29, d20, d30 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ @ instruction: 0x46290895 │ │ │ │ ldrdeq pc, [r4], #-136 @ 0xffffff78 │ │ │ │ - ldc2 0, cr15, [r6], #800 @ 0x320 │ │ │ │ + ldc2l 0, cr15, [lr], #-800 @ 0xfffffce0 │ │ │ │ ldrdeq pc, [r8], #-136 @ 0xffffff78 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ - cdp2 0, 8, cr15, cr4, cr8, {6} │ │ │ │ + cdp2 0, 4, cr15, cr12, cr8, {6} │ │ │ │ vabd.s8 d30, d20, d30 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81025 │ │ │ │ - @ instruction: 0xf8d4fca7 │ │ │ │ + @ instruction: 0xf8d4fc6f │ │ │ │ @ instruction: 0xf0c4a008 │ │ │ │ - @ instruction: 0x4605fb7d │ │ │ │ + strmi pc, [r5], -r5, asr #22 │ │ │ │ svceq 0x000ff1ba │ │ │ │ vhadd.s8 d29, d20, d5 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102a │ │ │ │ - @ instruction: 0xe786fc97 │ │ │ │ + @ instruction: 0xe786fc5f │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - stc2 0, cr15, [lr], {200} @ 0xc8 │ │ │ │ + mrrc2 0, 12, pc, r6, cr8 @ │ │ │ │ ldrdge pc, [r4], -r4 │ │ │ │ - blx 0x199a57e │ │ │ │ + blx 0xb9a52e │ │ │ │ @ instruction: 0xf1ba4681 │ │ │ │ adcsle r0, r1, pc, lsl #30 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - ldc2l 0, cr15, [lr], #-800 @ 0xfffffce0 │ │ │ │ + mcrr2 0, 12, pc, r6, cr8 @ │ │ │ │ svclt 0x0000e7b2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [sp], -pc, lsl #17 │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ - blx 0x129a5b6 │ │ │ │ + blx 0x49a566 │ │ │ │ strmi r2, [r4], -pc, lsl #30 │ │ │ │ @ instruction: 0xf896d12d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fb74 │ │ │ │ + blcs 0x6fb24 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d5fbc7 │ │ │ │ + @ instruction: 0xf8d5fbed │ │ │ │ @ instruction: 0xf0c4900c │ │ │ │ - @ instruction: 0x4607fb37 │ │ │ │ + @ instruction: 0x4607faff │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf896d12b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fb98 │ │ │ │ + blcs 0x6fb48 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463afbb5 │ │ │ │ + @ instruction: 0x463afbdb │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xd1a610 │ │ │ │ + @ instruction: 0xf9faf0c9 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ stmdavs fp!, {r0, r3, r5, r8, ip, lr, pc} │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ strtmi r6, [r2], -r9, ror #16 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe43f8 │ │ │ │ vtst.8 , q2, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81027 │ │ │ │ - @ instruction: 0xf8d5fc35 │ │ │ │ + @ instruction: 0xf8d5fbfd │ │ │ │ @ instruction: 0xf0c4900c │ │ │ │ - strmi pc, [r7], -fp, lsl #22 │ │ │ │ + @ instruction: 0x4607fad3 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81029 │ │ │ │ - ldrtmi pc, [sl], -r5, lsr #24 @ │ │ │ │ + ldrtmi pc, [sl], -sp, ror #23 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x29a664 │ │ │ │ + @ instruction: 0xf9d0f0c9 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8d5d0d5 │ │ │ │ @ instruction: 0xf0c48010 │ │ │ │ - @ instruction: 0x4607faf3 │ │ │ │ + @ instruction: 0x4607fabb │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf896d124 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fc20 │ │ │ │ + blcs 0x6fbd0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463afb71 │ │ │ │ + @ instruction: 0x463afb97 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - mcrr2 0, 12, pc, r6, cr8 @ │ │ │ │ - blcs 0x78424 │ │ │ │ + stc2 0, cr15, [lr], {200} @ 0xc8 │ │ │ │ + blcs 0x783d4 │ │ │ │ vqadd.s8 d29, d20, d30 │ │ │ │ vqdmlsl.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x46210795 │ │ │ │ @ instruction: 0xf0c86c78 │ │ │ │ - fldmiaxvs r8!, {d15-d139} @ Deprecated │ │ │ │ + fldmiaxvs r8!, {d15-d111} @ Deprecated │ │ │ │ @ instruction: 0xf0c84621 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - blx 0xffa9a6d2 │ │ │ │ + blx 0xfec9a682 │ │ │ │ svclt 0x0000e7db │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb55bc │ │ │ │ + bl 0xfebb556c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ andsle r2, r8, r1, lsl #22 │ │ │ │ andle r2, r7, r2, lsl #22 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ ldrle r0, [sl], #-1435 @ 0xfffffa65 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ - blvs 0x166fc78 │ │ │ │ + blvs 0x166fc28 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c84030 │ │ │ │ - @ instruction: 0xf890bbc1 │ │ │ │ + @ instruction: 0xf890bb89 │ │ │ │ stmdblt sl!, {r0, r4, r6, r7, sp} │ │ │ │ tstle r3, pc, lsl #18 │ │ │ │ ldrdcs pc, [r8], #128 @ 0x80 │ │ │ │ strle r0, [sp], #-1682 @ 0xfffff96e │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ @ instruction: 0xf06fbfeb │ │ │ │ strtmi r0, [r1], -r3, lsl #4 │ │ │ │ @ instruction: 0xf0c84620 │ │ │ │ - bfi pc, r7, #26, #4 @ │ │ │ │ + @ instruction: 0xe7ddfcdf │ │ │ │ mvnmi pc, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ sbcvs r2, r2, r3, lsl #4 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ - blvs 0xff283044 │ │ │ │ + blvs 0xff282ff4 │ │ │ │ @ instruction: 0xf0c84621 │ │ │ │ - blls 0xdd86c │ │ │ │ + blls 0xdd73c │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0c8461a │ │ │ │ - @ instruction: 0xf646fd03 │ │ │ │ + @ instruction: 0xf646fccb │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0x46202395 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf0ca6819 │ │ │ │ - @ instruction: 0xf04ffb8d │ │ │ │ + @ instruction: 0xf04ffb55 │ │ │ │ strvs r3, [fp, #1023]! @ 0x3ff │ │ │ │ svclt 0x0000e7b0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmiavs sp, {r0, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984691 │ │ │ │ ldrdlt pc, [r8], -sp @ │ │ │ │ - blx 0x149a7a4 │ │ │ │ + blx 0x69a754 │ │ │ │ strmi r2, [r7], -pc, lsl #26 │ │ │ │ @ instruction: 0xf896d130 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fd64 │ │ │ │ + blcs 0x6fd14 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldmib r4, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r2, [r3], -r4, lsl #2 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf8d4ff91 │ │ │ │ + @ instruction: 0xf8d4ffb7 │ │ │ │ @ instruction: 0xf0c4a008 │ │ │ │ - @ instruction: 0x4605fa39 │ │ │ │ + strmi pc, [r5], -r1, lsl #20 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf896d121 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fd94 │ │ │ │ + blcs 0x6fd44 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463afab7 │ │ │ │ + @ instruction: 0x463afadd │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ tstle pc, r0, lsl #30 │ │ │ │ ldrbmi r6, [fp], -r1, ror #16 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ smmlsr fp, r0, pc, r4 @ │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r5, r3, asr r8 @ │ │ │ │ - blx 0xf1a82e │ │ │ │ + blx 0x11a7de │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102a │ │ │ │ - @ instruction: 0x463afb31 │ │ │ │ + @ instruction: 0x463afaf9 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ sbcsle r0, pc, r0, lsl #30 │ │ │ │ strbmi pc, [r0, r4, asr #4]! @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-164 @ 0xffffff5c │ │ │ │ - blx 0x91a85e │ │ │ │ + blx 0xffb1a80c │ │ │ │ @ instruction: 0x46296cb8 │ │ │ │ - blx 0x81a866 │ │ │ │ + blx 0xffa1a814 │ │ │ │ svclt 0x0000e7d2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [lr], -sp, asr #17 │ │ │ │ ldrdge pc, [r0], -sp @ │ │ │ │ ldrmi r4, [r1], r7, lsl #12 │ │ │ │ @ instruction: 0xf0c44698 │ │ │ │ - @ instruction: 0x2d0ff9e5 │ │ │ │ + @ instruction: 0x2d0ff9ad │ │ │ │ tstle ip, r4, lsl #12 │ │ │ │ smullscc pc, r1, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x199c56c │ │ │ │ + blx 0xfe31c51c │ │ │ │ ldrdcs lr, [r4, -r6] │ │ │ │ strbmi r4, [r3], -r0, lsr #12 │ │ │ │ - @ instruction: 0xff26f7fb │ │ │ │ + @ instruction: 0xff4cf7fb │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ tstle pc, r0, lsl #30 │ │ │ │ @ instruction: 0x46536871 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ vabd.s8 d30, d4, d4 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81025 │ │ │ │ - strb pc, [r3, r3, ror #21]! @ │ │ │ │ + strb pc, [r3, fp, lsr #21]! @ │ │ │ │ strbmi pc, [r0, #580]! @ 0x244 @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ stclvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - blx 0xff71a8ec │ │ │ │ + blx 0xfe91a89c │ │ │ │ strtmi r6, [r1], -r8, lsr #25 │ │ │ │ - blx 0xff61a8f4 │ │ │ │ + blx 0xfe81a8a4 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdbvs pc, {r0, r7, ip, sp, pc} @ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984691 │ │ │ │ ldrdge pc, [r8], -sp @ │ │ │ │ - @ instruction: 0xf99cf0c4 │ │ │ │ + @ instruction: 0xf964f0c4 │ │ │ │ strmi r2, [r5], -pc, lsl #30 │ │ │ │ @ instruction: 0xf896d142 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fecc │ │ │ │ + blcs 0x6fe7c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d4fa1b │ │ │ │ + @ instruction: 0xf8d4fa41 │ │ │ │ @ instruction: 0xf0c4b00c │ │ │ │ - strmi pc, [r7], -fp, lsl #19 │ │ │ │ + @ instruction: 0x4607f953 │ │ │ │ svceq 0x000ff1bb │ │ │ │ @ instruction: 0xf896d140 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fef0 │ │ │ │ + blcs 0x6fea0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - strtmi pc, [sl], -r9, lsl #20 │ │ │ │ + strtmi pc, [sl], -pc, lsr #20 │ │ │ │ strbmi r6, [r3], -r1, ror #18 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf8d4ff83 │ │ │ │ + @ instruction: 0xf8d4ffa9 │ │ │ │ @ instruction: 0xf0c4b004 │ │ │ │ - @ instruction: 0x4605f973 │ │ │ │ + @ instruction: 0x4605f93b │ │ │ │ svceq 0x000ff1bb │ │ │ │ @ instruction: 0xf896d131 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6ff20 │ │ │ │ + blcs 0x6fed0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463af9f1 │ │ │ │ + @ instruction: 0x463afa17 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ @ instruction: 0xd12f0f00 │ │ │ │ ldrbmi r6, [r3], -r1, lsr #17 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ @ instruction: 0xe6954ff0 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0x1d9a9b8 │ │ │ │ + blx 0xf9a968 │ │ │ │ ldrdlt pc, [ip], -r4 │ │ │ │ - @ instruction: 0xf94af0c4 │ │ │ │ + @ instruction: 0xf912f0c4 │ │ │ │ @ instruction: 0xf1bb4607 │ │ │ │ adcsle r0, lr, pc, lsl #30 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, fp, r3, asr r8 @ │ │ │ │ - blx 0x199a9d8 │ │ │ │ + blx 0xb9a988 │ │ │ │ vaba.s8 d30, d20, d31 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102b │ │ │ │ - @ instruction: 0x463afa5b │ │ │ │ + ldrtmi pc, [sl], -r3, lsr #20 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ sbcle r0, pc, r0, lsl #30 │ │ │ │ strbmi pc, [r0, r4, asr #4]! @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-164 @ 0xffffff5c │ │ │ │ - blx 0x139aa08 │ │ │ │ + blx 0x59a9b8 │ │ │ │ @ instruction: 0x46296cb8 │ │ │ │ - blx 0x129aa10 │ │ │ │ + blx 0x49a9c0 │ │ │ │ svclt 0x0000e7c2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdbvs ip, {r0, r7, ip, sp, pc} │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x461f4691 │ │ │ │ ldrdlt pc, [r8], -sp @ │ │ │ │ - @ instruction: 0xf90ef0c4 │ │ │ │ + @ instruction: 0xf8d6f0c4 │ │ │ │ strmi r2, [r0], pc, lsl #24 │ │ │ │ @ instruction: 0xf896d12d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6ffe8 │ │ │ │ + blcs 0x6ff98 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d5f98d │ │ │ │ + @ instruction: 0xf8d5f9b3 │ │ │ │ @ instruction: 0xf0c4a00c │ │ │ │ - @ instruction: 0x4604f8fd │ │ │ │ + strmi pc, [r4], -r5, asr #17 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf896d12b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x7000c │ │ │ │ + blcs 0x6ffbc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmdbvs r9!, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r9!, {r0, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r4, [r2], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7fb463b │ │ │ │ - @ instruction: 0x4621fef5 │ │ │ │ + qadd16mi pc, r1, fp @ │ │ │ │ strbmi r4, [r8, r0, lsr #12] │ │ │ │ stmiavs r9!, {r0, r1, r2, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x4622465b │ │ │ │ andlt r4, r1, r0, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ vmin.s8 d30, d4, d12 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81024 │ │ │ │ - @ instruction: 0xf8d5f9fb │ │ │ │ + @ instruction: 0xf8d5f9c3 │ │ │ │ @ instruction: 0xf0c4a00c │ │ │ │ - @ instruction: 0x4604f8d1 │ │ │ │ + @ instruction: 0x4604f899 │ │ │ │ svceq 0x000ff1ba │ │ │ │ vqadd.s8 , q10, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102a │ │ │ │ - ldrb pc, [r4, fp, ror #19] @ │ │ │ │ + @ instruction: 0xe7d4f9b3 │ │ │ │ strbmi pc, [r0, r4, asr #4]! @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - @ instruction: 0xf9e2f0c8 │ │ │ │ + @ instruction: 0xf9aaf0c8 │ │ │ │ @ instruction: 0x46216cb8 │ │ │ │ - @ instruction: 0xf9def0c8 │ │ │ │ + @ instruction: 0xf9a6f0c8 │ │ │ │ svclt 0x0000e7d1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ movwne lr, #14801 @ 0x39d1 │ │ │ │ ldrmi fp, [r1], r1, lsl #1 │ │ │ │ @ instruction: 0xf0034606 │ │ │ │ svccs 0x0000021f │ │ │ │ - blcs 0x8e450 │ │ │ │ + blcs 0x8e400 │ │ │ │ ldrdge pc, [r8], -sp @ │ │ │ │ @ instruction: 0xf802fa61 │ │ │ │ @ instruction: 0xf8d5d137 │ │ │ │ @ instruction: 0xf0c4b004 │ │ │ │ - @ instruction: 0x4604f899 │ │ │ │ + strmi pc, [r4], -r1, ror #16 │ │ │ │ svceq 0x000ff1bb │ │ │ │ @ instruction: 0xf896d119 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x700d4 │ │ │ │ + blcs 0x70084 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x4640f917 │ │ │ │ - stc2l 0, cr15, [r2, #-784] @ 0xfffffcf0 │ │ │ │ + @ instruction: 0x4640f93d │ │ │ │ + stc2 0, cr15, [sl, #-784] @ 0xfffffcf0 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ strbmi r4, [r8, r0, lsr #12] │ │ │ │ stmiavs r9!, {r0, r1, r2, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x46224653 │ │ │ │ andlt r4, r1, r0, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ vqrshl.s8 d30, d26, d20 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102b │ │ │ │ - @ instruction: 0xe7e6f999 │ │ │ │ + strb pc, [r6, r1, ror #18]! @ │ │ │ │ strbmi pc, [r0, r4, asr #4]! @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - @ instruction: 0xf990f0c8 │ │ │ │ + @ instruction: 0xf958f0c8 │ │ │ │ @ instruction: 0x46216cb8 │ │ │ │ - @ instruction: 0xf98cf0c8 │ │ │ │ + @ instruction: 0xf954f0c8 │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ - b 0x141f6c8 │ │ │ │ + b 0x141f678 │ │ │ │ ldclvs 1, cr7, [r8], {216} @ 0xd8 │ │ │ │ - @ instruction: 0xf99cf0c8 │ │ │ │ + @ instruction: 0xf964f0c8 │ │ │ │ svclt 0x0000e7bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461e │ │ │ │ movwvc lr, #14801 @ 0x39d1 │ │ │ │ @ instruction: 0xf8dd4680 │ │ │ │ ldrmi r9, [r2], r0, lsr #32 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00182b00 │ │ │ │ - blx 0x1a2a0ac │ │ │ │ + blx 0x1a2a05c │ │ │ │ tstple r0, r1, lsl #14 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf840f0c4 │ │ │ │ + @ instruction: 0xf808f0c4 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r6], #784 @ 0x310 │ │ │ │ + ldc2 0, cr15, [lr], #784 @ 0x310 │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ - bllt 0x1f0804 │ │ │ │ + bllt 0x1f07b4 │ │ │ │ strbmi r6, [fp], -r1, lsr #17 │ │ │ │ strbmi r4, [r0], -sl, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ vqrshl.s8 q15, q8, q2 │ │ │ │ vmlsl.s q10, d16, d0[4] │ │ │ │ svceq 0x00f90695 │ │ │ │ @ instruction: 0xf0c86cf0 │ │ │ │ - @ instruction: 0xf0c4f969 │ │ │ │ - strmi pc, [r5], -r7, lsr #16 │ │ │ │ + @ instruction: 0xf0c3f931 │ │ │ │ + strmi pc, [r5], -pc, ror #31 │ │ │ │ @ instruction: 0xf0c44638 │ │ │ │ - @ instruction: 0x4601fcdd │ │ │ │ + strmi pc, [r1], -r5, lsr #25 │ │ │ │ ldrbmi r4, [r0, r8, lsr #12] │ │ │ │ @ instruction: 0x46296c70 │ │ │ │ - @ instruction: 0xf942f0c8 │ │ │ │ + @ instruction: 0xf90af0c8 │ │ │ │ @ instruction: 0x46296cb0 │ │ │ │ - @ instruction: 0xf93ef0c8 │ │ │ │ + @ instruction: 0xf906f0c8 │ │ │ │ vaba.s8 q15, q10, q7 │ │ │ │ vmlsl.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xe7f10695 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb5b18 │ │ │ │ + bl 0xfebb5ac8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ @ instruction: 0x460f4615 │ │ │ │ - @ instruction: 0xf806f0c4 │ │ │ │ + @ instruction: 0xffcef0c3 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ strtmi r6, [r0], -r3, ror #26 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ @ instruction: 0xf8941aed │ │ │ │ - blcs 0x6ac80 │ │ │ │ + blcs 0x6ac30 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ strtmi r2, [sl], #-516 @ 0xfffffdfc │ │ │ │ - @ instruction: 0xf882f7fa │ │ │ │ + @ instruction: 0xf8a8f7fa │ │ │ │ tstle r3, pc, lsl #30 │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ strle r0, [r6], #-1691 @ 0xfffff965 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ vadd.f32 , q2, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ andcs r0, r3, #1409286146 @ 0x54000002 │ │ │ │ ldrtmi r6, [r1], -r2, ror #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ @ instruction: 0xf0c86bd8 │ │ │ │ - andcs pc, r1, #454656 @ 0x6f000 │ │ │ │ + andcs pc, r1, #225280 @ 0x37000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0x1b1aca4 │ │ │ │ + blx 0xd1ac54 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmin.s8 d20, d0, d16 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - @ instruction: 0xf8f4f0ca │ │ │ │ + @ instruction: 0xf8bcf0ca │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andcs r6, r0, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb5bb8 │ │ │ │ + bl 0xfebb5b68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ sbceq pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c3460e │ │ │ │ - strmi pc, [r5], -fp, lsr #31 │ │ │ │ + @ instruction: 0x4605ff73 │ │ │ │ tstle ip, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf82af7fa │ │ │ │ + @ instruction: 0xf850f7fa │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0c92204 │ │ │ │ - strtmi pc, [r0], -r1, asr #29 │ │ │ │ + strtmi pc, [r0], -r9, lsl #29 │ │ │ │ @ instruction: 0x462a6831 │ │ │ │ ldc2l 7, cr15, [r4], #1012 @ 0x3f4 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q10, q12 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81027 │ │ │ │ - strb pc, [r3, r9, lsr #17]! @ │ │ │ │ + @ instruction: 0xe7e3f871 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb5c38 │ │ │ │ + bl 0xfebb5be8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ addne pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c3460e │ │ │ │ - strmi pc, [r5], -fp, ror #30 │ │ │ │ + @ instruction: 0x4605ff33 │ │ │ │ @ instruction: 0xd1292f0f │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffeaf7f9 │ │ │ │ + @ instruction: 0xf810f7fa │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ rscsmi pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ addseq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf602442b │ │ │ │ @ instruction: 0xf8d201dc │ │ │ │ @ instruction: 0x461a08dc │ │ │ │ - cdp2 0, 6, cr15, cr0, cr4, {6} │ │ │ │ + cdp2 0, 2, cr15, cr8, cr4, {6} │ │ │ │ ldmdavs r1!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd462a │ │ │ │ andcs pc, r1, r7, lsr #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf85cf0c8 │ │ │ │ + @ instruction: 0xf824f0c8 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ - ldrdeq r1, [fp], sl │ │ │ │ + addeq r1, fp, sl, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, fp, lsr #22 │ │ │ │ stmdbvc r0, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ @@ -80389,15 +80369,15 @@ │ │ │ │ strmi r9, [r4], -r1, lsl #22 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ ldmiblt r7!, {r0, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0x4632d018 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf886f0c8 │ │ │ │ + @ instruction: 0xf84ef0c8 │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r2], -r0, lsr #2 │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4ff0 │ │ │ │ @@ -80410,15 +80390,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf880f248 │ │ │ │ + @ instruction: 0xf848f248 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, fp, lsr #22 │ │ │ │ stmdbvc r0, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -80430,23 +80410,23 @@ │ │ │ │ ldrdge pc, [r8], -r1 │ │ │ │ ldrdhi pc, [ip], -r1 │ │ │ │ stmib sp, {r1, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf8cd7902 │ │ │ │ @ instruction: 0xf8cda010 │ │ │ │ @ instruction: 0xf8cd8014 │ │ │ │ @ instruction: 0x9607b018 │ │ │ │ - blx 0xfea1cbd6 │ │ │ │ + blx 0xfea1cb86 │ │ │ │ strmi r9, [r4], -r1, lsl #22 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7fd4628 │ │ │ │ ldmiblt r7!, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0x4632d018 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf824f0c8 │ │ │ │ + @ instruction: 0xffecf0c7 │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r2], -r0, lsr #2 │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4ff0 │ │ │ │ @@ -80459,155 +80439,155 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf81ef248 │ │ │ │ + @ instruction: 0xffe6f247 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ biccc pc, r0, #201326595 @ 0xc000003 │ │ │ │ push {r0, r1, r3, r4, r5, r7, r8, r9, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebb5e6c │ │ │ │ + bl 0xfebb5e1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs sp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf015460c │ │ │ │ svclt 0x00180801 │ │ │ │ andle r2, r6, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x460781f0 │ │ │ │ - blx 0x139cc8a │ │ │ │ + blx 0x139cc3a │ │ │ │ strmi r1, [r1], -fp, ror #24 │ │ │ │ strmi r6, [r6], -r2, lsr #18 │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ stmdavs r3!, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3!, {r0, r1, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ strbmi fp, [r2], -fp, asr #2 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xffcaf0c7 │ │ │ │ + @ instruction: 0xff92f0c7 │ │ │ │ ldrtmi r6, [r2], -r1, ror #17 │ │ │ │ @ instruction: 0xf7fd4638 │ │ │ │ mulcs r1, fp, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d468a3 │ │ │ │ - blcs 0x7ed38 │ │ │ │ + blcs 0x7ece8 │ │ │ │ @ instruction: 0xf1c8d1df │ │ │ │ ldrb r0, [ip, r0, lsl #16] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb5ef8 │ │ │ │ + bl 0xfebb5ea8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460fe8 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ umulllt r2, r3, r5, r3 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xf0c4681d │ │ │ │ - bmi 0x45d840 │ │ │ │ + bmi 0x45d710 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ andcs r0, r0, #1073741860 @ 0x40000024 │ │ │ │ ldrmi r4, [ip], #-1048 @ 0xfffffbe8 │ │ │ │ andmi lr, r0, sp, asr #19 │ │ │ │ @ instruction: 0xf501442b │ │ │ │ stmdavs r8, {r1, r2, r4, r8, sp, lr} │ │ │ │ - ldc2l 0, cr15, [r4, #-784] @ 0xfffffcf0 │ │ │ │ + ldc2 0, cr15, [ip, #-784] @ 0xfffffcf0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r1, fp, r0, asr #4 │ │ │ │ + umulleq r1, fp, r0, r2 │ │ │ │ ldmdblt r3!, {r0, r1, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ - blx 0xfe61b08c │ │ │ │ + blx 0x181b03c │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c96819 │ │ │ │ - movwcs pc, #3905 @ 0xf41 @ │ │ │ │ + movwcs pc, #3849 @ 0xf09 @ │ │ │ │ andcs r6, r0, r3, lsr #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb5fac │ │ │ │ + bl 0xfebb5f5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0xf0c34607 │ │ │ │ - @ instruction: 0x4605fdbd │ │ │ │ + strmi pc, [r5], -r5, lsl #27 │ │ │ │ rscsne pc, pc, pc, asr #32 │ │ │ │ - blx 0x1d1b0d4 │ │ │ │ + blx 0xf1b084 │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ strtmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xa9b0f0 │ │ │ │ + @ instruction: 0xf9f0f0c8 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ - @ instruction: 0xf0c84628 │ │ │ │ - @ instruction: 0x4632f81b │ │ │ │ + @ instruction: 0xf0c74628 │ │ │ │ + ldrtmi pc, [r2], -r3, ror #31 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf816f0c8 │ │ │ │ + @ instruction: 0xffdef0c7 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0c82208 │ │ │ │ - @ instruction: 0x462af9bb │ │ │ │ + strtmi pc, [sl], -r3, lsl #19 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - ldmlt r6, {r3, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmdalt lr, {r3, r6, r7, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb6004 │ │ │ │ + bl 0xfebb5fb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ sbceq pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c3460e │ │ │ │ - strmi pc, [r5], -r5, lsl #27 │ │ │ │ + strmi pc, [r5], -sp, asr #26 │ │ │ │ tstle fp, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 0, pc, cr4, cr9, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr10, cr9, {7} @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xffacf7ff │ │ │ │ ldmdavs r1!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd462a │ │ │ │ andcs pc, r1, pc, asr #21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - cdp2 0, 8, cr15, cr4, cr7, {6} │ │ │ │ + cdp2 0, 4, cr15, cr12, cr7, {6} │ │ │ │ svclt 0x0000e7e4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb6084 │ │ │ │ + bl 0xfebb6034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ stmdbcs pc, {r1, r2, r9, sl, lr} @ │ │ │ │ ldm pc, {r2, r4, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r7, -r1] │ │ │ │ eorscc r2, r0, r9, lsr #18 │ │ │ │ mrccc 7, 1, r3, cr14, cr7, {1} │ │ │ │ @@ -80638,568 +80618,568 @@ │ │ │ │ ubfx r6, r5, #24, #6 │ │ │ │ rscmi pc, r0, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldcvs 3, cr2, [r5, #-8] │ │ │ │ vaba.s8 q15, q10, q7 │ │ │ │ vqdmlsl.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf0c30795 │ │ │ │ - strmi pc, [r5], -fp, lsl #26 │ │ │ │ + @ instruction: 0x4605fcd3 │ │ │ │ @ instruction: 0xf0c76cf9 │ │ │ │ - ldcvs 15, cr15, [sl], #388 @ 0x184 │ │ │ │ + ldcvs 15, cr15, [sl], #164 @ 0xa4 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff70f0c7 │ │ │ │ + @ instruction: 0xff38f0c7 │ │ │ │ strb r2, [sp, r9, lsl #6] │ │ │ │ - ldc2l 0, cr15, [lr], #780 @ 0x30c │ │ │ │ + stc2l 0, cr15, [r6], {195} @ 0xc3 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ mrrcvs 6, 0, r4, sl, cr5 │ │ │ │ @ instruction: 0xf0c86d19 │ │ │ │ - movwcs pc, #14437 @ 0x3865 @ │ │ │ │ + movwcs pc, #14381 @ 0x382d @ │ │ │ │ vabd.s8 q15, q10, q0 │ │ │ │ vqdmlsl.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf0c30795 │ │ │ │ - strmi pc, [r5], -sp, ror #25 │ │ │ │ + @ instruction: 0x4605fcb5 │ │ │ │ ldcvs 12, cr6, [r9, #-488]! @ 0xfffffe18 │ │ │ │ - @ instruction: 0xf858f0c8 │ │ │ │ + @ instruction: 0xf820f0c8 │ │ │ │ @ instruction: 0x4629221f │ │ │ │ @ instruction: 0xf0c84628 │ │ │ │ - @ instruction: 0x6cb9f9b7 │ │ │ │ + @ instruction: 0x6cb9f97f │ │ │ │ strtmi r4, [r8], -sl, lsr #12 │ │ │ │ - ldc2 0, cr15, [r4, #800]! @ 0x320 │ │ │ │ + ldc2l 0, cr15, [ip, #-800]! @ 0xfffffce0 │ │ │ │ str r2, [r9, r9, lsl #6]! │ │ │ │ sbcsne pc, ip, r3, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf64e460b │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmlal.s q10, d16, d0[3] │ │ │ │ tstcs r1, sp, lsr #4 │ │ │ │ vadd.i8 d22, d7, d0 │ │ │ │ - @ instruction: 0xf7b1fcb7 │ │ │ │ - svclt 0x0000fd91 │ │ │ │ + @ instruction: 0xf7b1fc7f │ │ │ │ + svclt 0x0000fdb9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf8d0b087 │ │ │ │ - bmi 0x126b2e4 │ │ │ │ + bmi 0x126b294 │ │ │ │ strmi r2, [r6], -r0, lsl #10 │ │ │ │ strpl lr, [r3, #-2509] @ 0xfffff633 │ │ │ │ subne pc, r0, r3, asr #7 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ stmdbvs fp, {r3, r4, r5, r6, r8, ip, sp, pc} │ │ │ │ - blcs 0x3b0800 │ │ │ │ + blcs 0x3b07b0 │ │ │ │ stmvs fp, {r1, r3, ip, lr, pc} │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ andle r2, r5, sp, lsl #22 │ │ │ │ - blcs 0x3b900c │ │ │ │ + blcs 0x3b8fbc │ │ │ │ stmiavs fp, {r1, ip, lr, pc}^ │ │ │ │ - vstrle d2, [pc, #-52] @ 0x5efb4 │ │ │ │ - blmi 0xef088c │ │ │ │ - blls 0x1b9058 │ │ │ │ + vstrle d2, [pc, #-52] @ 0x5ef64 │ │ │ │ + blmi 0xef083c │ │ │ │ + blls 0x1b9008 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple pc, r0, lsl #6 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldc2 0, cr15, [r4], {195} @ 0xc3 │ │ │ │ + mrrc2 0, 12, pc, ip, cr3 @ │ │ │ │ @ instruction: 0xf0c34607 │ │ │ │ - stmdavs r3!, {r0, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blcs 0x430a18 │ │ │ │ + stmdavs r3!, {r0, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + blcs 0x4309c8 │ │ │ │ vhadd.s8 , q2, │ │ │ │ vmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x46380295 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - stc2 0, cr15, [sl, #796]! @ 0x31c │ │ │ │ - blcs 0x4394bc │ │ │ │ + ldc2l 0, cr15, [r2, #-796]! @ 0xfffffce4 │ │ │ │ + blcs 0x43946c │ │ │ │ vqadd.s8 d29, d4, d24 │ │ │ │ vmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x46400295 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - ldc2 0, cr15, [lr, #796] @ 0x31c │ │ │ │ - blcs 0x1391d4 │ │ │ │ + stc2l 0, cr15, [r6, #-796]! @ 0xfffffce4 │ │ │ │ + blcs 0x139184 │ │ │ │ ldm pc, {r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ strcs pc, [r6, #-3] │ │ │ │ strbmi r2, [r1], -r2 │ │ │ │ @ instruction: 0xf0c84640 │ │ │ │ - stmiavs r1!, {r0, r2, r3, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r2, r4, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ffa803 │ │ │ │ stcls 15, cr15, [r3, #-52] @ 0xffffffcc │ │ │ │ @ instruction: 0x9010f8dd │ │ │ │ @ instruction: 0xf0c42000 │ │ │ │ - @ instruction: 0x4639f91d │ │ │ │ + ldrtmi pc, [r9], -r5, ror #17 @ │ │ │ │ strbmi r4, [sl], -r3, lsl #12 │ │ │ │ @ instruction: 0xf8cd4628 │ │ │ │ strls r8, [r0, -r4] │ │ │ │ - @ instruction: 0xf9b6f0c9 │ │ │ │ + @ instruction: 0xf97ef0c9 │ │ │ │ stmiavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd463a │ │ │ │ @ instruction: 0x2001f9b5 │ │ │ │ strbmi lr, [r1], -sp, lsr #15 │ │ │ │ @ instruction: 0xf0c74640 │ │ │ │ - strb pc, [r0, r9, lsr #29]! @ │ │ │ │ + @ instruction: 0xe7e0fe71 │ │ │ │ strbmi r2, [r1], -r1, lsl #4 │ │ │ │ @ instruction: 0xf0c74640 │ │ │ │ - @ instruction: 0xe7dafdd3 │ │ │ │ + bfi pc, fp, (invalid: 27:26) @ │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ - stc2 0, cr15, [r4, #796] @ 0x31c │ │ │ │ + stc2l 0, cr15, [ip, #-796] @ 0xfffffce4 │ │ │ │ strtmi lr, [r9], -sl, asr #15 │ │ │ │ @ instruction: 0xf0c74638 │ │ │ │ - @ instruction: 0xe7b9fd7f │ │ │ │ - stc2l 2, cr15, [sl, #284]! @ 0x11c │ │ │ │ + ldr pc, [r9, r7, asr #26]! │ │ │ │ + ldc2 2, cr15, [r2, #284]! @ 0x11c │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vsra.s64 d20, d28, #64 │ │ │ │ - blmi 0x15f57c │ │ │ │ + vaddw.s8 q10, q0, d12 │ │ │ │ + blmi 0x15f52c │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1db4286 │ │ │ │ - svclt 0x0000fcb1 │ │ │ │ + svclt 0x0000fc79 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r8, r3, ip, ror #2 │ │ │ │ + ldrhteq r8, [r3], -ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb62e4 │ │ │ │ + bl 0xfebb6294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x5a306c │ │ │ │ + blmi 0x5a301c │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ cdpvs 3, 4, cr0, cr3, cr0, {0} │ │ │ │ cdpvs 1, 8, cr11, cr6, cr11, {5} │ │ │ │ smlabbeq r1, r5, r0, pc @ │ │ │ │ @ instruction: 0xf7ffa801 │ │ │ │ - blmi 0x3debf0 │ │ │ │ - blls 0x139178 │ │ │ │ + blmi 0x3deba0 │ │ │ │ + blls 0x139128 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ ldrdeq lr, [r1, -sp] │ │ │ │ andcs r4, r0, #53477376 @ 0x3300000 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c84070 │ │ │ │ - @ instruction: 0xf0bfb961 │ │ │ │ - stcvs 12, cr15, [r2, #764]! @ 0x2fc │ │ │ │ + @ instruction: 0xf0bfb929 │ │ │ │ + stcvs 12, cr15, [r2, #540]! @ 0x21c │ │ │ │ strmi r2, [r6], -r1, lsl #6 │ │ │ │ andseq lr, sl, #196, 18 @ 0x310000 │ │ │ │ strb r6, [r1, r3, ror #12]! │ │ │ │ - stc2 2, cr15, [r8, #284]! @ 0x11c │ │ │ │ + ldc2l 2, cr15, [r0, #-284]! @ 0xfffffee4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andcs r4, r0, #11534336 @ 0xb00000 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ - stmdblt lr, {r3, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r6, {r3, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb6358 │ │ │ │ + bl 0xfebb6308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x423100 │ │ │ │ + blmi 0x4230b0 │ │ │ │ strmi fp, [r2], -r4, lsl #1 │ │ │ │ stmdage r1, {r2, r3, r9, sl, lr} │ │ │ │ ldmdavs fp, {r0, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7ff0300 │ │ │ │ - blmi 0x2deb84 │ │ │ │ - blls 0x1391e4 │ │ │ │ + blmi 0x2deb34 │ │ │ │ + blls 0x139194 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ ldrdeq lr, [r1, -sp] │ │ │ │ andcs r4, r0, #36700160 @ 0x2300000 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c84010 │ │ │ │ - vmla.i8 d27, d7, d27 │ │ │ │ - svclt 0x0000fd7b │ │ │ │ + vtst.8 , , │ │ │ │ + svclt 0x0000fd43 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebb63a8 │ │ │ │ + bl 0xfebb6358 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00030ff8 │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ subsne r6, fp, r0, asr #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xf86ef0c4 │ │ │ │ + @ instruction: 0xf836f0c4 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ pop {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf0c94008 │ │ │ │ - svclt 0x0000bd17 │ │ │ │ + svclt 0x0000bcdf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb63ec │ │ │ │ + bl 0xfebb639c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x46040395 │ │ │ │ strtmi r4, [sl], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f96bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-140]! @ 0xffffff74 │ │ │ │ + stclvs 12, cr15, [r3, #-292]! @ 0xfffffedc │ │ │ │ strvs r4, [r3, #1067]! @ 0x42b │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ stmdale sp, {r0, r2, fp, sp} │ │ │ │ - @ instruction: 0x03a8f248 │ │ │ │ + mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ ldrsbeq pc, [ip], #131 @ 0x83 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebb6448 │ │ │ │ + bl 0xfebb63f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - addspl pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + rscmi pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0x41bcf64e │ │ │ │ + tstpmi ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, #3072 @ 0xc00 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ @ instruction: 0xf1db328b │ │ │ │ - svclt 0x0000fbe3 │ │ │ │ - eorseq r8, r3, r8, ror r1 │ │ │ │ + svclt 0x0000fbab │ │ │ │ + eorseq r8, r3, r8, asr #1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #26 │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ - blx 0x149b5a2 │ │ │ │ + blx 0x69b552 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - ldc2l 0, cr15, [r2], #-796 @ 0xfffffce4 │ │ │ │ + ldc2 0, cr15, [sl], #-796 @ 0xfffffce4 │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ stmdbpl r9, {r4, r5, r9, sl, lr}^ │ │ │ │ strcs r4, [r0], #-1057 @ 0xfffffbdf │ │ │ │ pop {r1, r2, sl, ip, pc} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000b941 │ │ │ │ - @ instruction: 0x008b0cbc │ │ │ │ + svclt 0x0000b909 │ │ │ │ + addeq r0, fp, ip, lsl #26 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #26 │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ - blx 0xb1b5ee │ │ │ │ + blx 0xffd1b59c │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - mcrr2 0, 12, pc, ip, cr7 @ │ │ │ │ + ldc2 0, cr15, [r4], {199} @ 0xc7 │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ stmdbpl r9, {r4, r5, r9, sl, lr}^ │ │ │ │ strcs r4, [r0], #-1057 @ 0xfffffbdf │ │ │ │ pop {r1, r2, sl, ip, pc} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000b91d │ │ │ │ - addeq r0, fp, r0, ror ip │ │ │ │ + svclt 0x0000b8e5 │ │ │ │ + addeq r0, fp, r0, asr #25 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #26 │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ - blx 0x19b63a │ │ │ │ + blx 0xff39b5e8 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - stc2 0, cr15, [r6], #-796 @ 0xfffffce4 │ │ │ │ + blx 0xffc1b602 │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ stmdbpl r9, {r4, r5, r9, sl, lr}^ │ │ │ │ strcs r4, [r0], #-1057 @ 0xfffffbdf │ │ │ │ pop {r1, r2, sl, ip, pc} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000b8f9 │ │ │ │ - addeq r0, fp, r4, lsr #24 │ │ │ │ + svclt 0x0000b8c1 │ │ │ │ + addeq r0, fp, r4, ror ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #26 │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ - blx 0xff81b684 │ │ │ │ + blx 0xfea1b634 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - stc2 0, cr15, [r0], {199} @ 0xc7 │ │ │ │ + blx 0xff29b64e │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ stmdbpl r9, {r4, r5, r9, sl, lr}^ │ │ │ │ strcs r4, [r0], #-1057 @ 0xfffffbdf │ │ │ │ pop {r1, r2, sl, ip, pc} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000b8d5 │ │ │ │ - ldrdeq r0, [fp], r8 │ │ │ │ + svclt 0x0000b89d │ │ │ │ + addeq r0, fp, r8, lsr #24 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf8904615 │ │ │ │ ldrmi r2, [r8], r0, ror #1 │ │ │ │ smullscc pc, r2, r0, r8 @ │ │ │ │ strmi r9, [pc], -r6, lsl #28 │ │ │ │ ldrdmi pc, [r4], r0 │ │ │ │ @ instruction: 0xb122025b │ │ │ │ svceq 0x00e0f016 │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ tstmi ip, #224, 12 @ 0xe000000 │ │ │ │ - blx 0xfeb9b6e8 │ │ │ │ + blx 0x1d9b698 │ │ │ │ mcrmi 3, 0, r4, cr10, cr4, {1} │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - blx 0xff39b706 │ │ │ │ + blx 0xfe59b6b6 │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ strls r5, [r6], #-2441 @ 0xfffff677 │ │ │ │ pop {r0, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000b89b │ │ │ │ - addeq r0, fp, r0, ror fp │ │ │ │ + svclt 0x0000b863 │ │ │ │ + addeq r0, fp, r0, asr #23 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r3, lr, asr #16 │ │ │ │ strmi r4, [r5], -r8, lsl #13 │ │ │ │ @ instruction: 0xf0c34691 │ │ │ │ - vmlacs.f32 s30, s31, s10 │ │ │ │ + vmlscs.f32 s30, s30, s26 │ │ │ │ cmple lr, r4, lsl #12 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ strbmi pc, [r0, r4, asr #4]! @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x9d432 │ │ │ │ + blx 0xa1d3e2 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf8d8d158 │ │ │ │ @ instruction: 0xf0c38000 │ │ │ │ - strmi pc, [r6], -sp, ror #20 │ │ │ │ + @ instruction: 0x4606fa35 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf895d15d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x70d0c │ │ │ │ + blcs 0x70cbc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - strtmi pc, [r2], -fp, ror #21 │ │ │ │ + @ instruction: 0x4622fb11 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0xff09b79e │ │ │ │ + blx 0xfe29b74e │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7ff030f │ │ │ │ strtmi pc, [r2], -r7, lsl #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xfec9b7be │ │ │ │ + blx 0x1e9b76e │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ @ instruction: 0x46284631 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff39d498 │ │ │ │ + blx 0xffd1d448 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0c74620 │ │ │ │ - @ instruction: 0xf895fba1 │ │ │ │ + @ instruction: 0xf895fb69 │ │ │ │ @ instruction: 0x462130d1 │ │ │ │ - blcs 0x70d48 │ │ │ │ + blcs 0x70cf8 │ │ │ │ @ instruction: 0xf06fbf0c │ │ │ │ @ instruction: 0xf06f0203 │ │ │ │ @ instruction: 0xf0c70201 │ │ │ │ - movwcs pc, #15553 @ 0x3cc1 @ │ │ │ │ + movwcs pc, #15497 @ 0x3c89 @ │ │ │ │ strtmi r6, [r1], -fp, ror #1 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strvs r6, [fp, #3064]! @ 0xbf8 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c743f0 │ │ │ │ - vqdmulh.s , q2, │ │ │ │ + vpadd.i8 d27, d4, d1 │ │ │ │ vqdmlsl.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8570795 │ │ │ │ @ instruction: 0xf0c71026 │ │ │ │ - @ instruction: 0xf1b9fb41 │ │ │ │ + @ instruction: 0xf1b9fb09 │ │ │ │ adcle r0, r6, r0, lsl #30 │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0c74620 │ │ │ │ - @ instruction: 0xf8d8fb79 │ │ │ │ + @ instruction: 0xf8d8fb41 │ │ │ │ @ instruction: 0xf0c38000 │ │ │ │ - strmi pc, [r6], -pc, lsl #20 │ │ │ │ + @ instruction: 0x4606f9d7 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf857d0a1 │ │ │ │ @ instruction: 0xf0c71028 │ │ │ │ - str pc, [r6, sp, lsr #22]! │ │ │ │ + @ instruction: 0xe7a6faf5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x46994690 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ - blcc 0x70d5c │ │ │ │ - beq 0x89b688 │ │ │ │ + blcc 0x70d0c │ │ │ │ + beq 0x89b638 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ svclt 0x00182a00 │ │ │ │ mrslt r2, (UNDEF: 115) │ │ │ │ stmvs r3, {r1, r3, r8, fp, sp, lr} │ │ │ │ - bne 0x173aa64 │ │ │ │ + bne 0x173aa14 │ │ │ │ svclt 0x00142b02 │ │ │ │ vst1.32 {d20-d22}, [r2 :64], r2 │ │ │ │ strtmi r7, [r1], -r0, lsl #21 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ @ instruction: 0x4606fedd │ │ │ │ - @ instruction: 0xf9def0c3 │ │ │ │ + @ instruction: 0xf9a6f0c3 │ │ │ │ strmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0x46074632 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ ldrbmi pc, [r2], -sp, lsl #30 @ │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0x49d578 │ │ │ │ + blx 0xe1d528 │ │ │ │ stmiblt fp, {r0, r1, r5, fp, sp, lr}^ │ │ │ │ stmdbvs r2!, {r0, r1, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x4631b1db │ │ │ │ @ instruction: 0xf0c74630 │ │ │ │ - stmiavs r1!, {r0, r4, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r3, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284632 │ │ │ │ @ instruction: 0xff22f7fc │ │ │ │ stmdbcs pc, {r0, r5, r8, fp, sp, lr} @ │ │ │ │ @ instruction: 0xf8d5d103 │ │ │ │ ldreq r3, [fp], #-200 @ 0xffffff38 │ │ │ │ ldrtmi sp, [sl], -sp, lsl #8 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x0014f7fc │ │ │ │ - blcs 0x7975c │ │ │ │ + blcs 0x7970c │ │ │ │ andcs sp, r0, #238 @ 0xee │ │ │ │ subsmi lr, r2, #59506688 @ 0x38c0000 │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ andcs r0, r3, #1409286146 @ 0x54000002 │ │ │ │ ldrtmi r6, [r9], -sl, ror #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ @ instruction: 0xf0c76bd8 │ │ │ │ - @ instruction: 0x4639fc33 │ │ │ │ + @ instruction: 0x4639fbfb │ │ │ │ andcs r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - stc2 0, cr15, [lr], #-796 @ 0xfffffce4 │ │ │ │ + blx 0xffe1b8ca │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmin.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - blx 0xfee9b934 │ │ │ │ + blx 0xfe09b8e4 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andlt r6, r2, fp, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1ae348 │ │ │ │ + blcs 0x1ae2f8 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x4593fc │ │ │ │ + blcs 0x4593ac │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb6874 │ │ │ │ + bl 0xfebb6824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #28267 @ 0x6e6b @ │ │ │ │ + movwcs pc, #28305 @ 0x6e91 @ │ │ │ │ ldrb r2, [r1, -r1, lsl #4] │ │ │ │ andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1870 @ 0x74e │ │ │ │ strb r2, [fp, -r1, lsl #4] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1ae3ac │ │ │ │ + blcs 0x1ae35c │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r8, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x459398 │ │ │ │ + blcs 0x459348 │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb68d8 │ │ │ │ + bl 0xfebb6888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #28217 @ 0x6e39 @ │ │ │ │ + movwcs pc, #28255 @ 0x6e5f @ │ │ │ │ ldr r2, [pc, -r8, lsl #4] │ │ │ │ andcs r2, r8, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1820 @ 0x71c │ │ │ │ ldr r2, [r9, -r8, lsl #4] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1ae410 │ │ │ │ + blcs 0x1ae3c0 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r9, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x459334 │ │ │ │ + blcs 0x4592e4 │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb693c │ │ │ │ + bl 0xfebb68ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #28167 @ 0x6e07 @ │ │ │ │ + movwcs pc, #28205 @ 0x6e2d @ │ │ │ │ strbt r2, [sp], r9, lsl #4 │ │ │ │ andcs r2, r9, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1770 @ 0x6ea │ │ │ │ strbt r2, [r7], r9, lsl #4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x46994690 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ - blcc 0x70f88 │ │ │ │ - beq 0x89b8b8 │ │ │ │ + blcc 0x70f38 │ │ │ │ + beq 0x89b868 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ svclt 0x00182a00 │ │ │ │ mrslt r2, (UNDEF: 115) │ │ │ │ stmvs r3, {r1, r3, r8, fp, sp, lr} │ │ │ │ - bne 0x173ac94 │ │ │ │ + bne 0x173ac44 │ │ │ │ svclt 0x00142b02 │ │ │ │ vst1.32 {d20-d22}, [r2 :64], r2 │ │ │ │ strtmi r7, [r9], -r0, lsl #21 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ strmi pc, [r7], -r5, lsl #18 │ │ │ │ - @ instruction: 0xf8c6f0c3 │ │ │ │ + @ instruction: 0xf88ef0c3 │ │ │ │ strmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0x4606463a │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x4652fdf5 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf8f8f7f9 │ │ │ │ + @ instruction: 0xf91ef7f9 │ │ │ │ ldrtmi r4, [sl], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ stmdbvs r9!, {r0, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ tstle r3, pc, lsl #18 │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ strle r0, [r6], #-1051 @ 0xfffffbe5 │ │ │ │ @ instruction: 0x46204632 │ │ │ │ @@ -81207,22 +81187,22 @@ │ │ │ │ @ instruction: 0xf7fc47f0 │ │ │ │ vceq.f32 d27, d4, d5 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ andcs r0, r3, #1409286146 @ 0x54000002 │ │ │ │ ldrtmi r6, [r1], -r2, ror #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ @ instruction: 0xf0c76bd8 │ │ │ │ - ldrtmi pc, [r1], -fp, lsr #22 @ │ │ │ │ + @ instruction: 0x4631faf3 │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - blx 0xa1bb2a │ │ │ │ + blx 0xffc1bad8 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmin.s8 d20, d0, d16 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - @ instruction: 0xf9b0f0c9 │ │ │ │ + @ instruction: 0xf978f0c9 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andlt r6, r2, r3, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -81235,77 +81215,77 @@ │ │ │ │ smullscc pc, r2, r0, r8 @ │ │ │ │ strmi r9, [pc], -r6, lsl #28 │ │ │ │ ldrdmi pc, [r4], r0 │ │ │ │ @ instruction: 0xb122025b │ │ │ │ svceq 0x00e0f016 │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ tstmi ip, #224, 12 @ 0xe000000 │ │ │ │ - @ instruction: 0xf860f0c3 │ │ │ │ + @ instruction: 0xf828f0c3 │ │ │ │ mcrmi 3, 0, r4, cr10, cr4, {1} │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf980f0c7 │ │ │ │ + @ instruction: 0xf948f0c7 │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ strls r5, [r6], #-2441 @ 0xfffff677 │ │ │ │ pop {r0, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0cf41f0 │ │ │ │ - svclt 0x0000be51 │ │ │ │ - ldrdeq r0, [fp], r8 │ │ │ │ + svclt 0x0000be19 │ │ │ │ + addeq r0, fp, r8, lsr #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x46994616 │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ - bcc 0x710d4 │ │ │ │ - beq 0xfe89ba04 │ │ │ │ + bcc 0x71084 │ │ │ │ + beq 0xfe89b9b4 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ svclt 0x00182b00 │ │ │ │ mrslt r2, (UNDEF: 106) │ │ │ │ stmvs r3, {r1, r3, r8, fp, sp, lr} │ │ │ │ - bne 0x173ade0 │ │ │ │ + bne 0x173ad90 │ │ │ │ svclt 0x00142b02 │ │ │ │ - beq 0xfe09b9ec │ │ │ │ - bvc 0xff09c9f0 │ │ │ │ + beq 0xfe09b99c │ │ │ │ + bvc 0xff09c9a0 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ stmiavs fp!, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ svclt 0x00082b0f │ │ │ │ eorle r2, r8, r0 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf856f7fc │ │ │ │ @ instruction: 0xb010f8d5 │ │ │ │ - @ instruction: 0xf0c34607 │ │ │ │ - @ instruction: 0xf1bbf815 │ │ │ │ + @ instruction: 0xf0c24607 │ │ │ │ + @ instruction: 0xf1bbffdd │ │ │ │ strmi r0, [r0], pc, lsl #30 │ │ │ │ @ instruction: 0xf894d123 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x7119c │ │ │ │ + blcs 0x7114c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - @ instruction: 0x464bf893 │ │ │ │ + @ instruction: 0x464bf8b9 │ │ │ │ ldrtmi r4, [sl], -r1, asr #12 │ │ │ │ strls r4, [r0], -r0, lsr #12 │ │ │ │ @ instruction: 0xff84f7ff │ │ │ │ @ instruction: 0x46314652 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - @ instruction: 0x4620f83b │ │ │ │ + strtmi pc, [r0], -r1, ror #16 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ stc2 7, cr15, [ip, #1008] @ 0x3f0 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrecps.f32 q12, q10, q8 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c7102b │ │ │ │ - ldrb pc, [ip, fp, lsl #18] @ │ │ │ │ + @ instruction: 0xe7dcf8d3 │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032202 │ │ │ │ ldr r0, [r5, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ str r0, [pc, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @@ -81314,63 +81294,63 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x46994617 │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ - bcc 0x711c4 │ │ │ │ - beq 0xfe89baf0 │ │ │ │ + bcc 0x71174 │ │ │ │ + beq 0xfe89baa0 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ svclt 0x00182b00 │ │ │ │ mrslt r2, (UNDEF: 106) │ │ │ │ stmvs r3, {r1, r3, r8, fp, sp, lr} │ │ │ │ - bne 0x173aecc │ │ │ │ + bne 0x173ae7c │ │ │ │ svclt 0x00142b02 │ │ │ │ - beq 0xfe09bad8 │ │ │ │ - bvc 0xff09cadc │ │ │ │ + beq 0xfe09ba88 │ │ │ │ + bvc 0xff09ca8c │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ stmiavs r3!, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ svclt 0x00082b0f │ │ │ │ eorsle r2, r2, r0 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2 7, cr15, [r0], #1008 @ 0x3f0 │ │ │ │ @ instruction: 0xb010f8d4 │ │ │ │ @ instruction: 0xf0c24606 │ │ │ │ - @ instruction: 0xf1bbff9f │ │ │ │ + @ instruction: 0xf1bbff67 │ │ │ │ strmi r0, [r0], pc, lsl #30 │ │ │ │ @ instruction: 0xf895d12d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x712a8 │ │ │ │ + blcs 0x71258 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - @ instruction: 0x464bf81d │ │ │ │ + strbmi pc, [fp], -r3, asr #16 @ │ │ │ │ ldrtmi r4, [r2], -r1, asr #12 │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ @ instruction: 0xff0ef7ff │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - stmdavs r3!, {r0, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r3!, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ stmdblt r3, {r1, r5, r6, r8, fp, sp, lr} │ │ │ │ @ instruction: 0x46314252 │ │ │ │ @ instruction: 0xf0c74630 │ │ │ │ - stmiavs r1!, {r0, r2, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r2, r3, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284632 │ │ │ │ ldc2l 7, cr15, [r6], {252} @ 0xfc │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrecps.f32 q12, q10, q8 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c7102b │ │ │ │ - ldrb pc, [r2, fp, lsl #17] @ │ │ │ │ - blcs 0x79bfc │ │ │ │ + @ instruction: 0xe7d2f853 │ │ │ │ + blcs 0x79bac │ │ │ │ andcs sp, r0, #234 @ 0xea │ │ │ │ svclt 0x0000e7df │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ str r0, [r5, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ @@ -81378,31 +81358,31 @@ │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032202 │ │ │ │ ldrb r0, [r9, -pc, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1ae7b8 │ │ │ │ + blcs 0x1ae768 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x45985c │ │ │ │ + blcs 0x45980c │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb6ce4 │ │ │ │ + bl 0xfebb6c94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #27699 @ 0x6c33 @ │ │ │ │ + movwcs pc, #27737 @ 0x6c59 @ │ │ │ │ strb r2, [sp, -r1, lsl #4] │ │ │ │ andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1866 @ 0x74a │ │ │ │ strb r2, [r7, -r1, lsl #4] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -81412,53 +81392,53 @@ │ │ │ │ smullscc pc, r2, r0, r8 @ │ │ │ │ strmi r9, [pc], -r6, lsl #28 │ │ │ │ ldrdmi pc, [r4], r0 │ │ │ │ @ instruction: 0xb122025b │ │ │ │ svceq 0x00e0f016 │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ tstmi ip, #224, 12 @ 0xe000000 │ │ │ │ - cdp2 0, 15, cr15, cr14, cr2, {6} │ │ │ │ + cdp2 0, 12, cr15, cr6, cr2, {6} │ │ │ │ mcrmi 3, 0, r4, cr10, cr4, {1} │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf81ef0c7 │ │ │ │ + @ instruction: 0xffe6f0c6 │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ strls r5, [r6], #-2441 @ 0xfffff677 │ │ │ │ pop {r0, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0cf41f0 │ │ │ │ - svclt 0x0000bcf1 │ │ │ │ - addeq r0, fp, r4, lsl r4 │ │ │ │ + svclt 0x0000bcb9 │ │ │ │ + addeq r0, fp, r4, ror #8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf8904615 │ │ │ │ ldrmi r2, [r8], r0, ror #1 │ │ │ │ smullscc pc, r2, r0, r8 @ │ │ │ │ strmi r9, [pc], -r6, lsl #28 │ │ │ │ ldrdmi pc, [r4], r0 │ │ │ │ @ instruction: 0xb122025b │ │ │ │ svceq 0x00e0f016 │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ tstmi ip, #224, 12 @ 0xe000000 │ │ │ │ - cdp2 0, 12, cr15, cr10, cr2, {6} │ │ │ │ + cdp2 0, 9, cr15, cr2, cr2, {6} │ │ │ │ mcrmi 3, 0, r4, cr10, cr4, {1} │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - @ instruction: 0xffeaf0c6 │ │ │ │ + @ instruction: 0xffb2f0c6 │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ strls r5, [r6], #-2441 @ 0xfffff677 │ │ │ │ pop {r0, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0cf41f0 │ │ │ │ - svclt 0x0000bcbf │ │ │ │ - addeq r0, fp, ip, lsr #7 │ │ │ │ + svclt 0x0000bc87 │ │ │ │ + strdeq r0, [fp], ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ movwcs pc, #57345 @ 0xe001 @ │ │ │ │ strmi fp, [ip], -r7, lsl #1 │ │ │ │ @ instruction: 0xf1b34605 │ │ │ │ @@ -81472,330 +81452,330 @@ │ │ │ │ tstmi r3, #112, 4 │ │ │ │ andspl pc, lr, #64, 4 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ @ instruction: 0xf5b382af │ │ │ │ vmax.f32 d6, d16, d0 │ │ │ │ @ instruction: 0xf5b383e8 │ │ │ │ vmax.f32 d7, d2, d6 │ │ │ │ - blcs 0x40b6c │ │ │ │ + blcs 0x40b1c │ │ │ │ adcshi pc, r4, #536870916 @ 0x20000004 │ │ │ │ orrvc pc, r0, #683671552 @ 0x28c00000 │ │ │ │ svcvc 0x008cf5b3 │ │ │ │ andge sp, r1, #14811136 @ 0xe20000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ + strheq r2, [r6], -r1 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + muleq r6, r3, r9 │ │ │ │ + ldrdeq r0, [r6], -r9 │ │ │ │ + andeq r0, r6, fp, lsl fp │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r0, r6, fp, asr #31 │ │ │ │ + andeq r1, r6, sp, lsr #5 │ │ │ │ + andeq r0, r6, sp, lsr #28 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + @ instruction: 0x000613b1 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r5, lsr r3 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r7, lsl #18 │ │ │ │ + andeq r2, r6, sp, ror r0 │ │ │ │ + ldrdeq r1, [r6], -pc @ │ │ │ │ + muleq r6, r5, r1 │ │ │ │ + andeq r0, r6, fp, lsl fp │ │ │ │ + andeq r1, r6, r1, lsl #2 │ │ │ │ + andeq r1, r6, r5, asr #8 │ │ │ │ + andeq r1, r6, r9, rrx │ │ │ │ + @ instruction: 0x00060dbf │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, pc, lsr r2 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r9, ror #9 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ andeq r2, r6, r1, lsl #2 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r3, ror #19 │ │ │ │ - andeq r0, r6, r9, lsr #30 │ │ │ │ - andeq r0, r6, fp, ror #22 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, fp, lsl r0 │ │ │ │ - strdeq r1, [r6], -sp │ │ │ │ - andeq r0, r6, sp, ror lr │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r1, lsl #8 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r5, lsl #7 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r7, asr r9 │ │ │ │ - andeq r2, r6, sp, asr #1 │ │ │ │ - andeq r2, r6, pc, lsr #32 │ │ │ │ - andeq r1, r6, r5, ror #3 │ │ │ │ - andeq r0, r6, fp, ror #22 │ │ │ │ - andeq r1, r6, r1, asr r1 │ │ │ │ - muleq r6, r5, r4 │ │ │ │ - strheq r1, [r6], -r9 │ │ │ │ - andeq r0, r6, pc, lsl #28 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, pc, lsl #5 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r9, lsr r5 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r2, r6, r1, asr r1 │ │ │ │ - strdeq r0, [r6], -pc @ │ │ │ │ - andeq r1, r6, r3, ror #19 │ │ │ │ - strdeq r0, [r6], -pc @ │ │ │ │ - andeq r0, r6, sp, ror #25 │ │ │ │ - strdeq r0, [r6], -pc @ │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq r0, [r6], -pc @ │ │ │ │ - andeq r0, r6, sp, ror lr │ │ │ │ - strdeq r0, [r6], -pc @ │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq r0, [r6], -pc @ │ │ │ │ - @ instruction: 0x000616bb │ │ │ │ - strdeq r0, [r6], -pc @ │ │ │ │ - andeq r1, r6, r5, asr #12 │ │ │ │ - strdeq r0, [r6], -pc @ │ │ │ │ - andeq r1, r6, r7, asr r9 │ │ │ │ - strdeq r0, [r6], -pc @ │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq r0, [r6], -pc @ │ │ │ │ - andeq r0, r6, sp, ror #25 │ │ │ │ - strdeq r0, [r6], -pc @ │ │ │ │ - @ instruction: 0x000615bb │ │ │ │ - strdeq r0, [r6], -pc @ │ │ │ │ - andeq r0, r6, pc, lsl #28 │ │ │ │ + andeq r0, r6, pc, lsr #19 │ │ │ │ + muleq r6, r3, r9 │ │ │ │ + andeq r0, r6, pc, lsr #19 │ │ │ │ + muleq r6, sp, ip │ │ │ │ + andeq r0, r6, pc, lsr #19 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r0, r6, pc, lsr #19 │ │ │ │ + andeq r0, r6, sp, lsr #28 │ │ │ │ + andeq r0, r6, pc, lsr #19 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r0, r6, pc, lsr #19 │ │ │ │ + andeq r1, r6, fp, ror #12 │ │ │ │ + andeq r0, r6, pc, lsr #19 │ │ │ │ + strdeq r1, [r6], -r5 │ │ │ │ + andeq r0, r6, pc, lsr #19 │ │ │ │ + andeq r1, r6, r7, lsl #18 │ │ │ │ + andeq r0, r6, pc, lsr #19 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r0, r6, pc, lsr #19 │ │ │ │ + muleq r6, sp, ip │ │ │ │ + andeq r0, r6, pc, lsr #19 │ │ │ │ + andeq r1, r6, fp, ror #10 │ │ │ │ + andeq r0, r6, pc, lsr #19 │ │ │ │ + @ instruction: 0x00060dbf │ │ │ │ cmnpvs pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ mvnvc pc, #192, 12 @ 0xc000000 │ │ │ │ vaddl.u8 q10, d1, d11 │ │ │ │ vmlal.u8 q10, d1, d3 │ │ │ │ @ instruction: 0xf1b33903 │ │ │ │ @ instruction: 0xf0006f44 │ │ │ │ @ instruction: 0xf0c280c2 │ │ │ │ - @ instruction: 0x4607fc3b │ │ │ │ - ldc2 0, cr15, [r8], #-776 @ 0xfffffcf8 │ │ │ │ + strmi pc, [r7], -r3, lsl #24 │ │ │ │ + stc2 0, cr15, [r0], {194} @ 0xc2 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf0404606 │ │ │ │ @ instruction: 0xf89580af │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x71978 │ │ │ │ + blcs 0x71928 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f82204 │ │ │ │ - stmibeq r3!, {r0, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmibeq r3!, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf003b2e2 │ │ │ │ vst2.8 {d0-d3}, [r4], r2 │ │ │ │ vst1.8 {d1-d2}, [r4], r0 │ │ │ │ mvneq r0, r0, lsl #22 │ │ │ │ vpmax.s8 d15, d3, d2 │ │ │ │ sbchi pc, sl, r0, asr #2 │ │ │ │ svceq 0x0000f1bb │ │ │ │ subsmi sp, r2, #0, 2 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - ldc2 0, cr15, [lr, #792] @ 0x318 │ │ │ │ + stc2l 0, cr15, [r6, #-792]! @ 0xfffffce8 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - ldc2 0, cr15, [r6, #-792]! @ 0xfffffce8 │ │ │ │ + ldc2l 0, cr15, [lr], #792 @ 0x318 │ │ │ │ svceq 0x0000f1ba │ │ │ │ msrhi CPSR_f, r0, asr #32 │ │ │ │ rsceq r0, r1, #35, 30 @ 0x8c │ │ │ │ teqphi ip, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002b0f │ │ │ │ vst3.16 {d8-d10}, [r4 :64], r2 │ │ │ │ strbeq r0, [r2, #1664]! @ 0x680 │ │ │ │ @@ -81810,83 +81790,83 @@ │ │ │ │ @ instruction: 0xf8d8030f │ │ │ │ @ instruction: 0xf7ff1040 │ │ │ │ @ instruction: 0xf646fcd3 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vcge.s8 d2, d25, d5 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ ldmdavs r9, {r6} │ │ │ │ - @ instruction: 0xf0c900d2 │ │ │ │ - add pc, r4, r5, lsr #16 │ │ │ │ + @ instruction: 0xf0c800d2 │ │ │ │ + add pc, r4, sp, ror #31 │ │ │ │ andsne pc, lr, #64, 12 @ 0x4000000 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ @ instruction: 0xf5b38091 │ │ │ │ @ instruction: 0xf0826f10 │ │ │ │ vqadd.s8 q12, q8, │ │ │ │ addsmi r7, r3, #-536870911 @ 0xe0000001 │ │ │ │ @ instruction: 0x83bcf200 │ │ │ │ andvc pc, r1, #64, 4 │ │ │ │ vqsub.s8 d4, d18, d3 │ │ │ │ vld1.32 {d24-d27}, [pc] │ │ │ │ strmi r6, [r3], #-192 @ 0xffffff40 │ │ │ │ @ instruction: 0xf63f2b1d │ │ │ │ - blcs 0x7cb654 │ │ │ │ + blcs 0x7cb604 │ │ │ │ stcge 6, cr15, [r8, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - @ instruction: 0x00060ab5 │ │ │ │ - andeq r1, r6, r3, ror #19 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, sp, ror #25 │ │ │ │ - @ instruction: 0x00060ab5 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, sp, ror lr │ │ │ │ - @ instruction: 0x00060ab5 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - @ instruction: 0x000616bb │ │ │ │ - @ instruction: 0x00060ab5 │ │ │ │ - andeq r1, r6, r5, asr #12 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, fp, ror #20 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, sp, ror #25 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - @ instruction: 0x000615bb │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, pc, lsl #28 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, pc, lsl #5 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r9, lsr r5 │ │ │ │ + andeq r0, r6, r5, ror #20 │ │ │ │ + muleq r6, r3, r9 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + muleq r6, sp, ip │ │ │ │ + andeq r0, r6, r5, ror #20 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r0, r6, sp, lsr #28 │ │ │ │ + andeq r0, r6, r5, ror #20 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, fp, ror #12 │ │ │ │ + andeq r0, r6, r5, ror #20 │ │ │ │ + strdeq r1, [r6], -r5 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, fp, lsl sl │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + muleq r6, sp, ip │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, fp, ror #10 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + @ instruction: 0x00060dbf │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, pc, lsr r2 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r9, ror #9 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - stc2 0, cr15, [r2], #792 @ 0x318 │ │ │ │ + stc2l 0, cr15, [sl], #-792 @ 0xfffffce8 │ │ │ │ @ instruction: 0xf001e751 │ │ │ │ vhsub.s8 d16, d4, d15 │ │ │ │ vmls.f d20, d16, d0[4] │ │ │ │ vqrshl.s8 d0, d5, d18 │ │ │ │ rsceq r2, r4, #-1342177280 @ 0xb0000000 │ │ │ │ strbeq lr, [r2], pc, asr #20 │ │ │ │ @ instruction: 0xf1406d68 │ │ │ │ @ instruction: 0xf646808f │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0x46322395 │ │ │ │ @ instruction: 0xf0c86819 │ │ │ │ - stclvs 15, cr15, [r9, #-36]! @ 0xffffffdc │ │ │ │ + stclvs 14, cr15, [r9, #-836]! @ 0xfffffcbc │ │ │ │ eoreq pc, r9, r5, asr r8 @ │ │ │ │ - cdp2 0, 2, cr15, cr10, cr11, {6} │ │ │ │ + ldc2l 0, cr15, [r2, #812]! @ 0x32c │ │ │ │ @ instruction: 0xf8556d69 │ │ │ │ @ instruction: 0xf0cb0028 │ │ │ │ - andcs pc, r0, pc, lsr lr @ │ │ │ │ + andcs pc, r0, r7, lsl #28 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf1bbd15c │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ @@ -81897,975 +81877,975 @@ │ │ │ │ @ instruction: 0xf0806f50 │ │ │ │ @ instruction: 0xf64082e5 │ │ │ │ addsmi r3, r3, #-536870911 @ 0xe0000001 │ │ │ │ @ instruction: 0x81b5f202 │ │ │ │ andcc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ vqsub.s8 d4, d18, d3 │ │ │ │ @ instruction: 0xf6a3824f │ │ │ │ - blcs 0x768ed4 │ │ │ │ + blcs 0x768e84 │ │ │ │ ldcge 6, cr15, [r6], {63} @ 0x3f │ │ │ │ @ instruction: 0xf63f2b1c │ │ │ │ andge sl, r1, #37632 @ 0x9300 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - @ instruction: 0x000618b1 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, sp, ror #25 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, sp, ror lr │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - @ instruction: 0x000616bb │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r5, asr #12 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r7, lsr #15 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, sp, ror #25 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - @ instruction: 0x000615bb │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, pc, lsl #28 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, pc, lsl #5 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r9, lsr r5 │ │ │ │ + andeq r1, r6, r1, ror #16 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + muleq r6, sp, ip │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r0, r6, sp, lsr #28 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, fp, ror #12 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + strdeq r1, [r6], -r5 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r7, asr r7 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + muleq r6, sp, ip │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, fp, ror #10 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + @ instruction: 0x00060dbf │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, pc, lsr r2 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r9, ror #9 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ @ instruction: 0xf0c69205 │ │ │ │ - bls 0x1df3a8 │ │ │ │ + bls 0x1df278 │ │ │ │ svceq 0x0000f1bb │ │ │ │ subsmi sp, r2, #0, 2 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - stc2l 0, cr15, [lr], #-792 @ 0xfffffce8 │ │ │ │ + ldc2 0, cr15, [r6], #-792 @ 0xfffffce8 │ │ │ │ @ instruction: 0x46414632 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ @ instruction: 0xe6d1f83f │ │ │ │ eorcs pc, r8, r5, asr r8 @ │ │ │ │ eorne pc, r9, r5, asr r8 @ │ │ │ │ - cdp2 0, 4, cr15, cr8, cr11, {6} │ │ │ │ + cdp2 0, 1, cr15, cr0, cr11, {6} │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrtmi r6, [r2], -r8, ror #26 │ │ │ │ @ instruction: 0xf0c86819 │ │ │ │ - @ instruction: 0xf7faff13 │ │ │ │ + @ instruction: 0xf7fafedb │ │ │ │ ldrb pc, [r0, -r3, ror #26]! @ │ │ │ │ @ instruction: 0xf0002b0f │ │ │ │ @ instruction: 0xf64682fd │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vcge.s8 d18, d20, d5 │ │ │ │ vmlsl.s q10, d16, d0[4] │ │ │ │ vmin.s8 d0, d25, d5 │ │ │ │ ldmdavs r9, {r0, r1, r3, r9, sp} │ │ │ │ sbcseq r6, r2, r0, lsr ip │ │ │ │ - cdp2 0, 5, cr15, cr14, cr8, {6} │ │ │ │ - blx 0xfee9c6cc │ │ │ │ + cdp2 0, 2, cr15, cr6, cr8, {6} │ │ │ │ + blx 0xfe09c67c │ │ │ │ @ instruction: 0x46806c31 │ │ │ │ streq pc, [r0], r4, lsl #8 │ │ │ │ @ instruction: 0xf14205e3 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr5, {5} │ │ │ │ @ instruction: 0x81b2f002 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ ldrtmi r2, [sl], -r3, lsl #8 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ strls r0, [r0], #-783 @ 0xfffffcf1 │ │ │ │ - blx 0xff01e3ea │ │ │ │ + blx 0xff01e39a │ │ │ │ vld1.16 {d30}, [pc], r7 │ │ │ │ @ instruction: 0xf2406c80 │ │ │ │ strbtmi r1, [r3], #-541 @ 0xfffffde3 │ │ │ │ @ instruction: 0xf63f4293 │ │ │ │ strdge sl, [r1, -pc] │ │ │ │ @ instruction: 0xf023f851 │ │ │ │ - andeq r0, r6, sp, lsl #27 │ │ │ │ - andeq r1, r6, r3, ror #19 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, fp, lsr ip │ │ │ │ - andeq r0, r6, sp, lsl #27 │ │ │ │ - andeq r1, r6, r9, lsr #14 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, sp, ror lr │ │ │ │ - andeq r0, r6, sp, lsl #27 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - @ instruction: 0x000616bb │ │ │ │ - andeq r0, r6, sp, lsl #27 │ │ │ │ - andeq r1, r6, r5, asr #12 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, fp, ror #20 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r2, r6, pc, lsr #32 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, fp, lsr ip │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - @ instruction: 0x000615bb │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, pc, lsl #28 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, pc, lsl #5 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, sp, asr #16 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r9, lsr r5 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r3, ror #19 │ │ │ │ - andeq r0, r6, r9, lsr #30 │ │ │ │ - andeq r0, r6, fp, ror #22 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, fp, lsl r0 │ │ │ │ + andeq r0, r6, sp, lsr sp │ │ │ │ + muleq r6, r3, r9 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r0, r6, fp, ror #23 │ │ │ │ + andeq r0, r6, sp, lsr sp │ │ │ │ + ldrdeq r1, [r6], -r9 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r0, r6, sp, lsr #28 │ │ │ │ + andeq r0, r6, sp, lsr sp │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, fp, ror #12 │ │ │ │ + andeq r0, r6, sp, lsr sp │ │ │ │ + strdeq r1, [r6], -r5 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, fp, lsl sl │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + ldrdeq r1, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r0, r6, fp, ror #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, fp, ror #10 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + @ instruction: 0x00060dbf │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, pc, lsr r2 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ strdeq r1, [r6], -sp │ │ │ │ - andeq r0, r6, sp, ror lr │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r1, lsl #8 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r5, lsl #7 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, fp, ror #20 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r2, r6, pc, lsr #32 │ │ │ │ - andeq r1, r6, r5, ror #3 │ │ │ │ - andeq r0, r6, fp, ror #22 │ │ │ │ - andeq r1, r6, r1, asr r1 │ │ │ │ - muleq r6, r5, r4 │ │ │ │ - strheq r1, [r6], -r9 │ │ │ │ - andeq r0, r6, pc, lsl #28 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, pc, lsl #5 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r9, lsr r5 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r9, ror #9 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + muleq r6, r3, r9 │ │ │ │ + ldrdeq r0, [r6], -r9 │ │ │ │ + andeq r0, r6, fp, lsl fp │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r0, r6, fp, asr #31 │ │ │ │ + andeq r1, r6, sp, lsr #5 │ │ │ │ + andeq r0, r6, sp, lsr #28 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + @ instruction: 0x000613b1 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r5, lsr r3 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, fp, lsl sl │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + ldrdeq r1, [r6], -pc @ │ │ │ │ + muleq r6, r5, r1 │ │ │ │ + andeq r0, r6, fp, lsl fp │ │ │ │ + andeq r1, r6, r1, lsl #2 │ │ │ │ + andeq r1, r6, r5, asr #8 │ │ │ │ + andeq r1, r6, r9, rrx │ │ │ │ + @ instruction: 0x00060dbf │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, pc, lsr r2 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r9, ror #9 │ │ │ │ cmppvs r0, #683671552 @ p-variant is OBSOLETE @ 0x28c00000 │ │ │ │ @ instruction: 0xf63f2b1e │ │ │ │ andge sl, r1, #3063808 @ 0x2ec000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - muleq r6, fp, pc @ │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, r9, lsr #30 │ │ │ │ - andeq r0, r6, fp, ror #22 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, fp, lsl r0 │ │ │ │ - strdeq r1, [r6], -sp │ │ │ │ - andeq r0, r6, sp, ror lr │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r1, lsl #8 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r5, lsl #7 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r5, ror #3 │ │ │ │ - andeq r0, r6, fp, ror #22 │ │ │ │ - andeq r1, r6, r1, asr r1 │ │ │ │ - muleq r6, r5, r4 │ │ │ │ - strheq r1, [r6], -r9 │ │ │ │ - andeq r0, r6, pc, lsl #28 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, pc, lsl #5 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r9, lsr r5 │ │ │ │ + andeq r0, r6, fp, asr #30 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + ldrdeq r0, [r6], -r9 │ │ │ │ + andeq r0, r6, fp, lsl fp │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r0, r6, fp, asr #31 │ │ │ │ + andeq r1, r6, sp, lsr #5 │ │ │ │ + andeq r0, r6, sp, lsr #28 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + @ instruction: 0x000613b1 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r5, lsr r3 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + muleq r6, r5, r1 │ │ │ │ + andeq r0, r6, fp, lsl fp │ │ │ │ + andeq r1, r6, r1, lsl #2 │ │ │ │ + andeq r1, r6, r5, asr #8 │ │ │ │ + andeq r1, r6, r9, rrx │ │ │ │ + @ instruction: 0x00060dbf │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, pc, lsr r2 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r9, ror #9 │ │ │ │ movwvs pc, #1443 @ 0x5a3 @ │ │ │ │ @ instruction: 0xf63f2b1e │ │ │ │ - blcs 0x80aee8 │ │ │ │ + blcs 0x80ae98 │ │ │ │ ldmdbge r2!, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - muleq r6, fp, pc @ │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - @ instruction: 0x000618b1 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, fp, lsr ip │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r9, lsr #14 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, sp, ror lr │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - @ instruction: 0x000616bb │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r5, asr #12 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r7, lsr #15 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, fp, lsr ip │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - @ instruction: 0x000615bb │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, pc, lsl #28 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, pc, lsl #5 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, sp, asr #16 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r9, lsr r5 │ │ │ │ - @ instruction: 0xffcaf0c1 │ │ │ │ + andeq r0, r6, fp, asr #30 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r1, ror #16 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r0, r6, fp, ror #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + ldrdeq r1, [r6], -r9 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r0, r6, sp, lsr #28 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, fp, ror #12 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + strdeq r1, [r6], -r5 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r7, asr r7 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r0, r6, fp, ror #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, fp, ror #10 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + @ instruction: 0x00060dbf │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, pc, lsr r2 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + strdeq r1, [r6], -sp │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r9, ror #9 │ │ │ │ + @ instruction: 0xff92f0c1 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ addvs pc, r7, #37748736 @ 0x2400000 │ │ │ │ strcs r4, [r2], -r4, lsl #12 │ │ │ │ ldmdavs r9, {r1, r4, r7} │ │ │ │ - @ instruction: 0xf8c0f0c8 │ │ │ │ + @ instruction: 0xf888f0c8 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ @ instruction: 0xff38f7fe │ │ │ │ @ instruction: 0xf0c1e457 │ │ │ │ - @ instruction: 0xf8d5ffb1 │ │ │ │ + @ instruction: 0xf8d5ff79 │ │ │ │ strmi r3, [r4], -r8, lsl #1 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ tstls r0, r2, lsl #2 │ │ │ │ @ instruction: 0xf7fe4621 │ │ │ │ @ instruction: 0xf646fcdd │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf5092395 │ │ │ │ strtmi r6, [r0], -r7, lsl #5 │ │ │ │ ldmdavs r9, {r1, r4, r7} │ │ │ │ - @ instruction: 0xf908f0c8 │ │ │ │ + @ instruction: 0xf8d0f0c8 │ │ │ │ @ instruction: 0xf006e43d │ │ │ │ @ instruction: 0xf004060f │ │ │ │ @ instruction: 0xf1bb0b0f │ │ │ │ svclt 0x00180f0f │ │ │ │ @ instruction: 0xf43f2e0f │ │ │ │ @ instruction: 0xf3c4a8f3 │ │ │ │ @ instruction: 0xf6461943 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ vaba.s8 d2, d25, d5 │ │ │ │ vmla.i8 d18, d4, d11 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ - b 0x1422c84 │ │ │ │ + b 0x1422c34 │ │ │ │ ldmdavs r9!, {r0, r3, r6, r7, r8, fp} │ │ │ │ @ instruction: 0xf8d8464a │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf0c1fb1f │ │ │ │ - shsub16mi pc, r2, r9 @ │ │ │ │ + @ instruction: 0xf0c1fae7 │ │ │ │ + ldrtmi pc, [r2], -r1, asr #30 @ │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7fb4631 │ │ │ │ @ instruction: 0xf0c1fc21 │ │ │ │ - @ instruction: 0x4682ff71 │ │ │ │ + @ instruction: 0x4682ff39 │ │ │ │ @ instruction: 0x4628465a │ │ │ │ @ instruction: 0xf7fb4651 │ │ │ │ vmov.i32 d31, #51711 @ 0x0000c9ff │ │ │ │ - blcs 0x271670 │ │ │ │ + blcs 0x271620 │ │ │ │ ldrhi pc, [r4], #2 │ │ │ │ addhi pc, r0, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - blmi 0xff10ad88 │ │ │ │ + blmi 0xff10ad38 │ │ │ │ svccs 0x0070ee1d │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpvs r1, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - bl 0x136dd8 │ │ │ │ + bl 0x136d88 │ │ │ │ ldrmi r0, [lr], #-522 @ 0xfffffdf6 │ │ │ │ strls r9, [r0], -r1, lsl #4 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - bleq 0x49eddc │ │ │ │ + bleq 0x49ed8c │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - cdp2 0, 10, cr15, cr0, cr2, {6} │ │ │ │ + cdp2 0, 6, cr15, cr8, cr2, {6} │ │ │ │ @ instruction: 0x464a6839 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - blx 0xfe21cdd2 │ │ │ │ + blx 0x141cd82 │ │ │ │ @ instruction: 0xf9d6f7fa │ │ │ │ - bllt 0xff95eab4 │ │ │ │ + bllt 0xff95ea64 │ │ │ │ biceq pc, r0, #4 │ │ │ │ @ instruction: 0xf43f2bc0 │ │ │ │ @ instruction: 0xf0c1a89d │ │ │ │ - @ instruction: 0x4601ff37 │ │ │ │ + @ instruction: 0x4601feff │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ strcs pc, [fp, #-517] @ 0xfffffdfb │ │ │ │ stmiami r0!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andeq pc, pc, #6 │ │ │ │ @ instruction: 0xf7fb00ed │ │ │ │ ldmdavs r9!, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0c8462a │ │ │ │ - vmull.u , d20, d1[0] │ │ │ │ - blcs 0xa5904 │ │ │ │ + vmlsl.u8 , d20, d9 │ │ │ │ + blcs 0xa58b4 │ │ │ │ andhi pc, ip, #2 │ │ │ │ @ instruction: 0xf0022b02 │ │ │ │ - blcs 0x812fc │ │ │ │ + blcs 0x812ac │ │ │ │ ldrthi pc, [r3], -r2, asr #32 @ │ │ │ │ strdeq r2, [r4], #15 @ │ │ │ │ - blx 0xff29ce22 │ │ │ │ + blx 0xfe49cdd2 │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ @ instruction: 0xf0c20038 │ │ │ │ - strmi pc, [r2], -r3, asr #23 │ │ │ │ + strmi pc, [r2], -fp, lsl #23 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ mrspl pc, (UNDEF: 108) @ │ │ │ │ ldrmi r4, [lr], #-1050 @ 0xfffffbe6 │ │ │ │ - bl 0x14534c │ │ │ │ + bl 0x1452fc │ │ │ │ strls r0, [r1], -r9, lsl #4 │ │ │ │ @ instruction: 0xf8d89200 │ │ │ │ @ instruction: 0xf8d02040 │ │ │ │ ldrmi r0, [r3], #-1356 @ 0xfffffab4 │ │ │ │ @ instruction: 0xf0c2461a │ │ │ │ - ldmdavs r9!, {r0, r1, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0c8462a │ │ │ │ - @ instruction: 0xf7fafb2b │ │ │ │ + @ instruction: 0xf7fafaf3 │ │ │ │ @ instruction: 0xf7fff97b │ │ │ │ @ instruction: 0xf414bb88 │ │ │ │ @ instruction: 0xf43f0f40 │ │ │ │ vmul.i q13, q2, d3[0] │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ sbcseq r0, r2, pc, lsl #20 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf0c1fa6f │ │ │ │ - strbeq pc, [r2, #3785]! @ 0xec9 @ │ │ │ │ + @ instruction: 0xf0c1fa37 │ │ │ │ + strbeq pc, [r2, #3729]! @ 0xe91 @ │ │ │ │ @ instruction: 0xf1424681 │ │ │ │ @ instruction: 0xf1aa8240 │ │ │ │ - blcs 0x1217d0 │ │ │ │ + blcs 0x121780 │ │ │ │ stmdage r4!, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ - cdp2 0, 11, cr15, cr14, cr1, {6} │ │ │ │ + cdp2 0, 8, cr15, cr6, cr1, {6} │ │ │ │ addvs pc, r7, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0x46056839 │ │ │ │ @ instruction: 0xf0c70092 │ │ │ │ - rscscs pc, pc, #740 @ 0x2e4 │ │ │ │ + rscscs pc, pc, #516 @ 0x204 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ - @ instruction: 0xf942f0c6 │ │ │ │ + @ instruction: 0xf90af0c6 │ │ │ │ strbmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xffd2f0c5 │ │ │ │ + @ instruction: 0xff9af0c5 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ stccs 8, cr6, [r2], {59} @ 0x3b │ │ │ │ strbhi pc, [r8], #-2 @ │ │ │ │ @ instruction: 0xf0022c03 │ │ │ │ stccs 4, cr8, [r1], {206} @ 0xce │ │ │ │ stmdbmi r4!, {r0, r2, r4, r8, ip, lr, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0xb6d04 │ │ │ │ + bl 0xb6cb4 │ │ │ │ strmi r0, [sl], #-9 │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ vshl.s8 d4, d11, d0 │ │ │ │ @ instruction: 0xf8d051dc │ │ │ │ @ instruction: 0xf0c205dc │ │ │ │ - @ instruction: 0xf006fde3 │ │ │ │ + @ instruction: 0xf006fdab │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0c800d2 │ │ │ │ - @ instruction: 0xf7fafac5 │ │ │ │ + @ instruction: 0xf7fafa8d │ │ │ │ @ instruction: 0xf7faf915 │ │ │ │ @ instruction: 0xf7fff8f3 │ │ │ │ @ instruction: 0xf414bb20 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf3c4afdb │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, fp} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf0c1fa07 │ │ │ │ - strbeq pc, [r1, #3681]! @ 0xe61 @ │ │ │ │ + @ instruction: 0xf0c1f9cf │ │ │ │ + strbeq pc, [r1, #3625]! @ 0xe29 @ │ │ │ │ @ instruction: 0xf1424681 │ │ │ │ @ instruction: 0xf1aa819e │ │ │ │ - blcs 0x1218a0 │ │ │ │ + blcs 0x121850 │ │ │ │ svcge 0x00bcf63e │ │ │ │ - cdp2 0, 5, cr15, cr6, cr1, {6} │ │ │ │ + cdp2 0, 1, cr15, cr14, cr1, {6} │ │ │ │ addvs pc, r7, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0x46056839 │ │ │ │ @ instruction: 0xf0c70092 │ │ │ │ - rscscs pc, pc, #324 @ 0x144 │ │ │ │ + rscscs pc, pc, #25, 30 @ 0x64 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ - @ instruction: 0xf8daf0c6 │ │ │ │ + @ instruction: 0xf8a2f0c6 │ │ │ │ strbmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff6af0c5 │ │ │ │ + @ instruction: 0xff32f0c5 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ stccs 8, cr6, [r2], {59} @ 0x3b │ │ │ │ ldrthi pc, [r6], #-2 @ │ │ │ │ @ instruction: 0xf0022c03 │ │ │ │ stccs 3, cr8, [r1], {245} @ 0xf5 │ │ │ │ ldmdbmi r1!, {r0, r2, r3, r5, r7, r8, ip, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0xb6dd4 │ │ │ │ + bl 0xb6d84 │ │ │ │ strmi r0, [sl], #-9 │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d0618a │ │ │ │ @ instruction: 0xf0c20450 │ │ │ │ - @ instruction: 0xe796fd7b │ │ │ │ + ldr pc, [r6, r3, asr #26] │ │ │ │ svceq 0x0040f414 │ │ │ │ svcge 0x0082f43e │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmiami r0!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - @ instruction: 0xf9b0f0c8 │ │ │ │ - cdp2 0, 0, cr15, cr10, cr1, {6} │ │ │ │ + @ instruction: 0xf978f0c8 │ │ │ │ + ldc2l 0, cr15, [r2, #772] @ 0x304 │ │ │ │ @ instruction: 0x460521ff │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf9a4f7fa │ │ │ │ @ instruction: 0xf47e2800 │ │ │ │ vqrdmlsh.s q13, q2, d1[5] │ │ │ │ @ instruction: 0xf8d85481 │ │ │ │ ldmdavs fp!, {r6, sp} │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ stccs 4, cr8, [r3], {121} @ 0x79 │ │ │ │ - ldrbhi pc, [pc], #-2 @ 0x60d48 @ │ │ │ │ + ldrbhi pc, [pc], #-2 @ 0x60cf8 @ │ │ │ │ @ instruction: 0xf47f2c01 │ │ │ │ stmdbmi pc, {r3, r5, r6, r8, r9, sl, fp, sp, pc} @ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 , q7, │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ strmi r0, [sl], #-145 @ 0xffffff6f │ │ │ │ stmib sp, {r0, r2, r3, sl, lr}^ │ │ │ │ strmi r2, [fp], #-1280 @ 0xfffffb00 │ │ │ │ teqpvc r1, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ sbceq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ - ldc2 0, cr15, [r6, #-776]! @ 0xfffffcf8 │ │ │ │ + ldc2l 0, cr15, [lr], #776 @ 0x308 │ │ │ │ svclt 0x0000e751 │ │ │ │ - ldrdeq pc, [sl], r8 │ │ │ │ - addeq pc, sl, r6, lsr #8 │ │ │ │ - addeq pc, sl, r0, ror #6 │ │ │ │ - umulleq pc, sl, r0, r2 @ │ │ │ │ - addeq pc, sl, r4, lsl #4 │ │ │ │ + addeq pc, sl, r8, lsr #10 │ │ │ │ + addeq pc, sl, r6, ror r4 @ │ │ │ │ + @ instruction: 0x008af3b0 │ │ │ │ + addeq pc, sl, r0, ror #5 │ │ │ │ + addeq pc, sl, r4, asr r2 @ │ │ │ │ biceq pc, r0, #4 │ │ │ │ @ instruction: 0xf43e2bc0 │ │ │ │ vrecps.f32 d26, d4, d17 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ @ instruction: 0xf0c10895 │ │ │ │ - @ instruction: 0xf006fdc7 │ │ │ │ + @ instruction: 0xf006fd8f │ │ │ │ strmi r0, [r6], -pc, lsl #4 │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ ldrtmi r4, [r1], -r8, lsr #12 │ │ │ │ strne pc, [r1], #964 @ 0x3c4 │ │ │ │ - blx 0x1b1eda8 │ │ │ │ + blx 0x1b1ed58 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0022c01 │ │ │ │ stccs 1, cr8, [r2], {10} │ │ │ │ tstphi fp, r2 @ p-variant is OBSOLETE │ │ │ │ - blmi 0xfee0f400 │ │ │ │ + blmi 0xfee0f3b0 │ │ │ │ svcne 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmibne fp, {r0, r3, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf500440a │ │ │ │ @ instruction: 0xf8d061ba │ │ │ │ @ instruction: 0xf0c205d0 │ │ │ │ - @ instruction: 0xf646fcb5 │ │ │ │ + @ instruction: 0xf646fc7d │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vcge.s8 d2, d23, d5 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ ldmdavs r9, {r6} │ │ │ │ @ instruction: 0xf0c800d2 │ │ │ │ - @ instruction: 0xf7faf9d9 │ │ │ │ + @ instruction: 0xf7faf9a1 │ │ │ │ @ instruction: 0xf7fff829 │ │ │ │ vmvn.i16 d27, #50688 @ 0xc600 │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ ldmdavs r9!, {r0, r1, sl, ip, lr} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0060040 │ │ │ │ @ instruction: 0xf0c8060f │ │ │ │ - @ instruction: 0x2c0bf91d │ │ │ │ + stccs 8, cr15, [fp], {229} @ 0xe5 │ │ │ │ mrcge 6, 6, APSR_nzcv, cr10, cr14, {1} │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f024 │ │ │ │ - andeq r1, r6, r9, ror #31 │ │ │ │ - andeq r1, r6, r3, lsr #31 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, sp, asr pc │ │ │ │ - andeq r1, r6, r7, ror #29 │ │ │ │ - andeq r1, r6, r1, lsr #29 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, fp, asr lr │ │ │ │ - andeq r1, r6, r5, lsl lr │ │ │ │ - andeq r1, r6, pc, asr #27 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq r1, [r6], -fp │ │ │ │ + muleq r6, r9, pc @ │ │ │ │ + andeq r1, r6, r3, asr pc │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, sp, lsl #30 │ │ │ │ + muleq r6, r7, lr │ │ │ │ + andeq r1, r6, r1, asr lr │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, fp, lsl #28 │ │ │ │ + andeq r1, r6, r5, asr #27 │ │ │ │ + andeq r1, r6, pc, ror sp │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, fp, lsr #21 │ │ │ │ @ instruction: 0xf57e02e2 │ │ │ │ @ instruction: 0xf414aebb │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf244aeb7 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ @ instruction: 0xf6460895 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ vqshl.u64 d18, d5, #4 │ │ │ │ @ instruction: 0xf0064103 │ │ │ │ @ instruction: 0xf8d8060f │ │ │ │ @ instruction: 0xf0040040 │ │ │ │ @ instruction: 0xf7f8050f │ │ │ │ - @ instruction: 0xf3c4fb2d │ │ │ │ + vorr.i16 , #49920 @ 0xc300 │ │ │ │ ldmdavs r9!, {r0, r7, r8, r9, ip, lr} │ │ │ │ @ instruction: 0xf0022b02 │ │ │ │ - blcs 0x141af4 │ │ │ │ + blcs 0x141aa4 │ │ │ │ cmnphi fp, #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xd1232b01 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x1421960 │ │ │ │ + b 0x1421910 │ │ │ │ @ instruction: 0xf14202c2 │ │ │ │ @ instruction: 0xf0c883eb │ │ │ │ - blmi 0x1d5f21c │ │ │ │ + blmi 0x1d5f0ec │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsvs pc, r1, lsl #10 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2l 0, cr15, [sl], #-776 @ 0xfffffcf8 │ │ │ │ + ldc2 0, cr15, [r2], #-776 @ 0xfffffcf8 │ │ │ │ strcs pc, [fp], -r6, lsl #4 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ rscseq r0, r2, r0, asr #32 │ │ │ │ - @ instruction: 0xf94ef0c8 │ │ │ │ + @ instruction: 0xf916f0c8 │ │ │ │ @ instruction: 0xff9ef7f9 │ │ │ │ @ instruction: 0xff7cf7f9 │ │ │ │ stmiblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf47e0722 │ │ │ │ @ instruction: 0xf404ae65 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf244ae5f │ │ │ │ vqdmlsl.s q10, d16, d0[4] │ │ │ │ vqshl.u64 d16, d5, #4 │ │ │ │ vaddw.u8 q10, q2, d3 │ │ │ │ ldcvs 4, cr5, [r8], #-516 @ 0xfffffdfc │ │ │ │ - blx 0xff79ef34 │ │ │ │ - stc2l 0, cr15, [lr], #772 @ 0x304 │ │ │ │ + blx 0x11eee6 │ │ │ │ + ldc2 0, cr15, [r6], #772 @ 0x304 │ │ │ │ strmi r2, [r0], r1, lsl #24 │ │ │ │ subhi pc, r8, #2 │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ ldmiblt r4, {r4, r5, r9, pc} │ │ │ │ @ instruction: 0xee1d4a51 │ │ │ │ ldcvs 15, cr1, [fp], #-448 @ 0xfffffe40 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r3], #-2186 @ 0xfffff776 │ │ │ │ vshl.s8 d20, d2, d13 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ @ instruction: 0xf6000091 │ │ │ │ @ instruction: 0xf8d001e8 │ │ │ │ @ instruction: 0xf0c208e8 │ │ │ │ - strbmi pc, [r2], -r7, ror #23 @ │ │ │ │ + strbmi pc, [r2], -pc, lsr #23 @ │ │ │ │ tstpeq pc, r6 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ @ instruction: 0xf7fffa2d │ │ │ │ vbic.i16 , #192 @ 0x00c0 │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ @ instruction: 0xf006050f │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf8d8f859 │ │ │ │ + @ instruction: 0xf8d8f821 │ │ │ │ vst4.16 {d0-d3}, [r4 :64], r8 │ │ │ │ strtmi r1, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1410262 │ │ │ │ - blcs 0x82208 │ │ │ │ + blcs 0x821b8 │ │ │ │ ldrbthi pc, [r0], -r1 @ │ │ │ │ - blx 0xfe59efc4 │ │ │ │ + blx 0xfef1ef74 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r2, r3, r5, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - ldmdavs r9!, {r0, r1, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #1610612736 @ 0x60000000 │ │ │ │ vrsubhn.i16 d30, q2, q2 │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r8, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ - @ instruction: 0xf0c80040 │ │ │ │ - vmov.i16 d31, #203 @ 0x00cb │ │ │ │ - blcs 0xf5e50 │ │ │ │ + @ instruction: 0xf0c70040 │ │ │ │ + vqrdmlsh.s , q10, d3[4] │ │ │ │ + blcs 0xf5e00 │ │ │ │ strbhi pc, [r7, #-1]! @ │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ vmla.f32 q5, , │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x142bc68 │ │ │ │ + b 0x142bc18 │ │ │ │ @ instruction: 0xf00102c2 │ │ │ │ adceq r8, r3, #243269632 @ 0xe800000 │ │ │ │ eorshi pc, lr, r2, asr #2 │ │ │ │ - @ instruction: 0xf804f0c8 │ │ │ │ + @ instruction: 0xffccf0c7 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r4, r5, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - ldr pc, [sl, #2975]! @ 0xb9f │ │ │ │ - addeq pc, sl, ip, ror r1 @ │ │ │ │ - addeq pc, sl, ip, rrx │ │ │ │ - addeq lr, sl, r8, ror #31 │ │ │ │ - addeq lr, sl, r6, ror #30 │ │ │ │ - ldrdeq lr, [sl], r6 │ │ │ │ + ldr pc, [sl, #2919]! @ 0xb67 │ │ │ │ + addeq pc, sl, ip, asr #3 │ │ │ │ + strheq pc, [sl], ip @ │ │ │ │ + addeq pc, sl, r8, lsr r0 @ │ │ │ │ + @ instruction: 0x008aefb6 │ │ │ │ + addeq lr, sl, r6, lsr #30 │ │ │ │ movweq pc, #33359 @ 0x824f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47e3f7c │ │ │ │ @ instruction: 0xf404ad97 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf646ad91 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ @ instruction: 0xf0c12795 │ │ │ │ - @ instruction: 0xf241fc27 │ │ │ │ + vqdmulh.s , , │ │ │ │ strmi r0, [r5], -ip, ror #5 │ │ │ │ @ instruction: 0xf0c76839 │ │ │ │ - @ instruction: 0xf3c4fd23 │ │ │ │ - blcs 0xb5efc │ │ │ │ + vqdmulh.s , q10, d3[6] │ │ │ │ + blcs 0xb5eac │ │ │ │ @ instruction: 0x81b4f002 │ │ │ │ @ instruction: 0xf0022b02 │ │ │ │ ldmdblt r3!, {r0, r1, r2, r5, r7, r8, pc} │ │ │ │ strtmi r0, [r9], -r2, lsr #1 │ │ │ │ andseq pc, ip, #2 │ │ │ │ @ instruction: 0xf0c64628 │ │ │ │ - strtmi pc, [r9], -r7, lsl #17 │ │ │ │ + strtmi pc, [r9], -pc, asr #16 │ │ │ │ @ instruction: 0x4628221c │ │ │ │ - @ instruction: 0xf824f0c6 │ │ │ │ + @ instruction: 0xffecf0c5 │ │ │ │ rsbsmi pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0xf0c2683e │ │ │ │ - bmi 0xff65f42c │ │ │ │ + bmi 0xff65f2fc │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrmi r0, [r8], #-401 @ 0xfffffe6f │ │ │ │ ldrtmi r4, [r3], #-1053 @ 0xfffffbe3 │ │ │ │ andpl lr, r0, sp, asr #19 │ │ │ │ @ instruction: 0xf5012200 │ │ │ │ stmdavs r8, {r1, r2, r4, r8, sp, lr} │ │ │ │ - blx 0x131d45a │ │ │ │ + blx 0x51d40a │ │ │ │ ldmlt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movweq pc, #62031 @ 0xf24f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47e3f7c │ │ │ │ @ instruction: 0xf404ad4b │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf646ad45 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ @ instruction: 0xf0c12795 │ │ │ │ - vpadd.i8 , , │ │ │ │ + vqdmulh.s d31, d17, d19 │ │ │ │ strmi r0, [r5], -ip, ror #5 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf0c76839 │ │ │ │ - @ instruction: 0xf0c1fcd5 │ │ │ │ - @ instruction: 0x4629fbd1 │ │ │ │ + @ instruction: 0xf0c1fc9d │ │ │ │ + @ instruction: 0x4629fb99 │ │ │ │ @ instruction: 0xf0c54606 │ │ │ │ - stccs 12, cr15, [r1], {243} @ 0xf3 │ │ │ │ + stccs 12, cr15, [r1], {187} @ 0xbb │ │ │ │ cmpphi r9, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ stmdblt r4!, {r1, r3, r4, r5, r8, pc}^ │ │ │ │ andcs r2, r4, #117440512 @ 0x7000000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xffd8f0c5 │ │ │ │ + @ instruction: 0xffa0f0c5 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c54628 │ │ │ │ - stccc 14, cr15, [r1], {181} @ 0xb5 │ │ │ │ + stccc 14, cr15, [r1], {125} @ 0x7d │ │ │ │ @ instruction: 0xf04fd1f3 │ │ │ │ ldmdavs ip!, {r4, r5, r6, lr} │ │ │ │ - @ instruction: 0xf86ef0c2 │ │ │ │ + @ instruction: 0xf836f0c2 │ │ │ │ vnmls.f32 s8, s27, s29 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrmi r4, [sp], #-1048 @ 0xfffffbe8 │ │ │ │ str r4, [fp, r3, lsr #8]! │ │ │ │ @@ -82875,34 +82855,34 @@ │ │ │ │ @ instruction: 0xf47e3f7c │ │ │ │ @ instruction: 0xf404ad01 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf646acfb │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ @ instruction: 0xf0c12795 │ │ │ │ - vpadd.i8 d31, d17, d1 │ │ │ │ + vpadd.i8 , , │ │ │ │ strmi r0, [r5], -ip, ror #5 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf0c76839 │ │ │ │ - @ instruction: 0xf0c1fc8b │ │ │ │ - strtmi pc, [r9], -r7, lsl #23 │ │ │ │ + @ instruction: 0xf0c1fc53 │ │ │ │ + strtmi pc, [r9], -pc, asr #22 │ │ │ │ @ instruction: 0xf0c54606 │ │ │ │ - stccs 12, cr15, [r1], {169} @ 0xa9 │ │ │ │ + stccs 12, cr15, [r1], {113} @ 0x71 │ │ │ │ orrshi pc, ip, r2 │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ stmdblt r4!, {r0, r2, r3, r7, r8, pc}^ │ │ │ │ andcs r2, r4, #117440512 @ 0x7000000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xff8ef0c5 │ │ │ │ + @ instruction: 0xff56f0c5 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c54628 │ │ │ │ - stccc 13, cr15, [r1], {223} @ 0xdf │ │ │ │ + stccc 13, cr15, [r1], {167} @ 0xa7 │ │ │ │ @ instruction: 0xf04fd1f3 │ │ │ │ ldmdavs ip!, {r4, r5, r6, lr} │ │ │ │ - @ instruction: 0xf824f0c2 │ │ │ │ + @ instruction: 0xffecf0c1 │ │ │ │ vnmls.f32 s8, s27, s20 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ @ instruction: 0xe7b46812 │ │ │ │ strvc pc, [r6, -pc, ror #8] │ │ │ │ ldmibne r9, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf012408a │ │ │ │ @ instruction: 0xf47f0f55 │ │ │ │ @@ -82919,1850 +82899,1850 @@ │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ ldmdavs r9!, {r0, r1, sl, ip, lr} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0060040 │ │ │ │ @ instruction: 0xf0c7060f │ │ │ │ - stccs 14, cr15, [fp], {221} @ 0xdd │ │ │ │ + stccs 14, cr15, [fp], {165} @ 0xa5 │ │ │ │ ldcge 6, cr15, [sl], {62} @ 0x3e │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f024 │ │ │ │ - andeq r1, r6, r3, asr #26 │ │ │ │ - strdeq r1, [r6], -sp │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - @ instruction: 0x00061cb9 │ │ │ │ - andeq r1, r6, r5, ror ip │ │ │ │ - andeq r1, r6, r1, lsr ip │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, sp, ror #23 │ │ │ │ - andeq r1, r6, r7, lsl #23 │ │ │ │ - andeq r1, r6, r1, asr #22 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r9, lsl #27 │ │ │ │ + strdeq r1, [r6], -r3 │ │ │ │ + andeq r1, r6, sp, lsr #25 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r9, ror #24 │ │ │ │ + andeq r1, r6, r5, lsr #24 │ │ │ │ + andeq r1, r6, r1, ror #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + muleq r6, sp, fp │ │ │ │ + andeq r1, r6, r7, lsr fp │ │ │ │ + strdeq r1, [r6], -r1 @ │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r9, lsr sp │ │ │ │ streq pc, [pc], -r6 │ │ │ │ @ instruction: 0xf43e2e0f │ │ │ │ @ instruction: 0xf404ac79 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ vmvn.i32 q13, #50175 @ 0x0000c3ff │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vcge.s8 d18, d20, d5 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ ldmdavs r9, {r0, r1, r3, r9, sp} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c70040 │ │ │ │ - @ instruction: 0xf0c1fea1 │ │ │ │ - @ instruction: 0xf3c4fafb │ │ │ │ + @ instruction: 0xf0c1fe69 │ │ │ │ + vmull.u , d20, d3[0] │ │ │ │ strmi r5, [r7], -r1, lsl #7 │ │ │ │ @ instruction: 0xf0012b01 │ │ │ │ - blcs 0x102e08 │ │ │ │ + blcs 0x102db8 │ │ │ │ ldrhi pc, [ip], r1 │ │ │ │ @ instruction: 0xf8d8b99b │ │ │ │ rsceq r1, r2, r0, asr #32 │ │ │ │ eorseq pc, r8, #2 │ │ │ │ @ instruction: 0xf0c84608 │ │ │ │ - @ instruction: 0xf8d8fb17 │ │ │ │ + @ instruction: 0xf8d8fadf │ │ │ │ ldrtmi r1, [r8], -r0, asr #32 │ │ │ │ - stc2 0, cr15, [lr, #808]! @ 0x328 │ │ │ │ + ldc2l 0, cr15, [r6, #-808]! @ 0xfffffcd8 │ │ │ │ @ instruction: 0xf1420723 │ │ │ │ @ instruction: 0x4639817e │ │ │ │ @ instruction: 0xf0c74638 │ │ │ │ - ldrtmi pc, [sl], -r1, lsr #19 @ │ │ │ │ + ldrtmi pc, [sl], -r9, ror #18 @ │ │ │ │ @ instruction: 0x46284631 │ │ │ │ @ instruction: 0xf838f7fb │ │ │ │ svclt 0x007bf7fe │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmiami r0!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - streq pc, [pc, #-4] @ 0x613a0 │ │ │ │ + streq pc, [pc, #-4] @ 0x61350 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - cdp2 0, 6, cr15, cr4, cr7, {6} │ │ │ │ + cdp2 0, 2, cr15, cr12, cr7, {6} │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stccs 4, cr8, [r3], {218} @ 0xda │ │ │ │ ldcge 4, cr15, [lr], {62} @ 0x3e │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ stccs 6, cr4, [r1], {41} @ 0x29 │ │ │ │ ldrthi pc, [r4], #1 @ │ │ │ │ - @ instruction: 0xf89ef7f8 │ │ │ │ + @ instruction: 0xf8c4f7f8 │ │ │ │ vnmls.f64 d4, d13, d31 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r5, r6, r7, r8, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - str pc, [ip], #-2545 @ 0xfffff60f │ │ │ │ + str pc, [ip], #-2489 @ 0xfffff647 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmiami r0!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - streq pc, [pc, #-4] @ 0x6141c │ │ │ │ + streq pc, [pc, #-4] @ 0x613cc │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - cdp2 0, 2, cr15, cr6, cr7, {6} │ │ │ │ + stc2l 0, cr15, [lr, #796]! @ 0x31c │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stccs 4, cr8, [r3], {10} │ │ │ │ - blge 0xff89e534 │ │ │ │ + blge 0xff89e4e4 │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ stccs 6, cr4, [r1], {41} @ 0x29 │ │ │ │ mvnhi pc, #1 │ │ │ │ - @ instruction: 0xf860f7f8 │ │ │ │ + @ instruction: 0xf886f7f8 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r4, r5, r6, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fff9b3 │ │ │ │ + @ instruction: 0xf7fff97b │ │ │ │ svclt 0x0000bbce │ │ │ │ - addeq lr, sl, ip, lsr #28 │ │ │ │ - addeq lr, sl, r6, lsl #27 │ │ │ │ - strdeq lr, [sl], r2 │ │ │ │ - addeq lr, sl, sl, ror fp │ │ │ │ - strdeq lr, [sl], lr @ │ │ │ │ + addeq lr, sl, ip, ror lr │ │ │ │ + ldrdeq lr, [sl], r6 │ │ │ │ + addeq lr, sl, r2, asr #26 │ │ │ │ + addeq lr, sl, sl, asr #23 │ │ │ │ + addeq lr, sl, lr, asr #22 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmiami r0!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - streq pc, [pc, #-4] @ 0x614b0 │ │ │ │ + streq pc, [pc, #-4] @ 0x61460 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - ldc2l 0, cr15, [lr, #796] @ 0x31c │ │ │ │ + stc2 0, cr15, [r6, #796]! @ 0x31c │ │ │ │ orrpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0012b02 │ │ │ │ - blcs 0x141fe0 │ │ │ │ - blge 0xfe61e5c8 │ │ │ │ + blcs 0x141f90 │ │ │ │ + blge 0xfe61e578 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ - blcs 0xa163c │ │ │ │ + blcs 0xa15ec │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ addshi pc, r8, #1 │ │ │ │ @ instruction: 0xf14102a3 │ │ │ │ @ instruction: 0xf0c785b2 │ │ │ │ - blmi 0xff4e0c0c │ │ │ │ + blmi 0xff4e0adc │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnseq pc, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf962f0c2 │ │ │ │ + @ instruction: 0xf92af0c2 │ │ │ │ andeq pc, pc, #6 │ │ │ │ vtst.8 d6, d2, d25 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ sbcseq r0, r2, r0, asr #32 │ │ │ │ - cdp2 0, 4, cr15, cr4, cr7, {6} │ │ │ │ + cdp2 0, 0, cr15, cr12, cr7, {6} │ │ │ │ ldc2 7, cr15, [r4], {249} @ 0xf9 │ │ │ │ mcrlt 7, 5, pc, cr1, cr14, {7} @ │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ andeq pc, pc, #8 │ │ │ │ strbmi pc, [r0, #580]! @ 0x244 @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ ldmeq r0!, {r3, ip, sp, lr, pc}^ │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ @ instruction: 0xf0c76c28 │ │ │ │ - @ instruction: 0xf004fd8b │ │ │ │ - b 0x12615a8 │ │ │ │ + @ instruction: 0xf004fd53 │ │ │ │ + b 0x1261558 │ │ │ │ @ instruction: 0xf0c10000 │ │ │ │ - blmi 0xfece0fe0 │ │ │ │ + blmi 0xfece0eb0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ vhadd.s8 d25, d15, d1 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ stcvs 0, cr0, [sl], #-580 @ 0xfffffdbc │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2105 @ 0xfffff7c7 │ │ │ │ teqpvc r4, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ sbcseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - @ instruction: 0xf922f0c2 │ │ │ │ + @ instruction: 0xf8eaf0c2 │ │ │ │ andeq pc, pc, #6 │ │ │ │ vtst.8 d6, d2, d25 │ │ │ │ stcvs 2, cr2, [r8], #-44 @ 0xffffffd4 │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - @ instruction: 0xf7f9fe05 │ │ │ │ + @ instruction: 0xf7f9fdcd │ │ │ │ @ instruction: 0xf7f9fc55 │ │ │ │ @ instruction: 0xf7fefc33 │ │ │ │ vqrdmlah.s , q2, d0[4] │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r8, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c70040 │ │ │ │ - vqrdmulh.s , q2, d3[2] │ │ │ │ - blcs 0xf63f0 │ │ │ │ + vmov.i32 d31, #12845055 @ 0x00c3ffff │ │ │ │ + blcs 0xf63a0 │ │ │ │ ldrthi pc, [r6], #-1 @ │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ vqdmulh.s d10, d5, d3 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x142c208 │ │ │ │ + b 0x142c1b8 │ │ │ │ @ instruction: 0xf00102c2 │ │ │ │ adceq r8, r3, #150994944 @ 0x9000000 │ │ │ │ strbhi pc, [r6], -r1, asr #2 @ │ │ │ │ - ldc2 0, cr15, [r4, #-796]! @ 0xfffffce4 │ │ │ │ + ldc2l 0, cr15, [ip], #796 @ 0x31c │ │ │ │ vnmls.f64 d4, d29, d9 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - strb pc, [fp, -pc, asr #17]! @ │ │ │ │ + @ instruction: 0xe76bf897 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmiami r0!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - stc2 0, cr15, [r8, #-796] @ 0xfffffce4 │ │ │ │ + ldc2l 0, cr15, [r0], {199} @ 0xc7 │ │ │ │ orrpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0012b02 │ │ │ │ - blcs 0x142064 │ │ │ │ - bge 0xff09e774 │ │ │ │ + blcs 0x142014 │ │ │ │ + bge 0xff09e724 │ │ │ │ @ instruction: 0xf0012b01 │ │ │ │ - blmi 0x1c41ec4 │ │ │ │ + blmi 0x1c41e74 │ │ │ │ svccs 0x0070ee1d │ │ │ │ vtst.8 d22, d13, d25 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ adceq r9, r1, #0, 4 │ │ │ │ @ instruction: 0xf600bf4b │ │ │ │ @ instruction: 0xf500518c │ │ │ │ @ instruction: 0xf8d06161 │ │ │ │ @ instruction: 0xf8d00d8c │ │ │ │ @ instruction: 0xf0c20e10 │ │ │ │ - @ instruction: 0xf7fff869 │ │ │ │ + @ instruction: 0xf7fff831 │ │ │ │ @ instruction: 0xf3c4bab0 │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c70040 │ │ │ │ - vqdmulh.s , q10, d1[3] │ │ │ │ - blcs 0xf64ec │ │ │ │ + @ instruction: 0xf3c4fc95 │ │ │ │ + blcs 0xf649c │ │ │ │ cmnphi sl, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - blcs 0xcc108 │ │ │ │ + blcs 0xcc0b8 │ │ │ │ cmpphi fp, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xee1d4b52 │ │ │ │ ldmdavs r9!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldrbtmi r0, [fp], #-672 @ 0xfffffd60 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf851bf4c │ │ │ │ @ instruction: 0xf8510d54 │ │ │ │ andls r0, r0, #48, 30 @ 0xc0 │ │ │ │ - @ instruction: 0xf832f0c2 │ │ │ │ - blt 0x1edf728 │ │ │ │ + @ instruction: 0xfffaf0c1 │ │ │ │ + blt 0x1edf6d8 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmiami r0!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - streq pc, [pc, #-4] @ 0x61744 │ │ │ │ + streq pc, [pc, #-4] @ 0x616f4 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - ldc2 0, cr15, [r2], {199} @ 0xc7 │ │ │ │ + mrrc2 0, 12, pc, sl, cr7 @ │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stccs 1, cr8, [r3], {59} @ 0x3b │ │ │ │ - bge 0x139e85c │ │ │ │ + bge 0x139e80c │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ stccs 6, cr4, [r1], {41} @ 0x29 │ │ │ │ tstphi r5, r1 @ p-variant is OBSOLETE │ │ │ │ - mcr2 7, 6, pc, cr12, cr7, {7} @ │ │ │ │ + mrc2 7, 7, pc, cr2, cr7, {7} │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r2, r4, r7, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ - @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fff81f │ │ │ │ + @ instruction: 0xf0c16808 │ │ │ │ + @ instruction: 0xf7ffffe7 │ │ │ │ @ instruction: 0xf004ba3a │ │ │ │ @ instruction: 0xf646020f │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf006220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c70040 │ │ │ │ - vmov.i32 , #50687 @ 0x0000c5ff │ │ │ │ + vmov.i32 d31, #52735 @ 0x0000cdff │ │ │ │ vhsub.s8 d4, d2, d3 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ ldmdavs r9!, {r3, r4, r6} │ │ │ │ - b 0x1422270 │ │ │ │ + b 0x1422220 │ │ │ │ @ instruction: 0xf14102c2 │ │ │ │ @ instruction: 0xf0c78068 │ │ │ │ - blmi 0x66090c │ │ │ │ + blmi 0x6607dc │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ mvnne pc, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xffb8f0c1 │ │ │ │ + @ instruction: 0xff80f0c1 │ │ │ │ andcs pc, fp, #1610612736 @ 0x60000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r0, asr #32 │ │ │ │ - stc2l 0, cr15, [r8], {199} @ 0xc7 │ │ │ │ - blx 0x69f816 │ │ │ │ + ldc2 0, cr15, [r0], {199} @ 0xc7 │ │ │ │ + blx 0x69f7c6 │ │ │ │ stclt 7, cr15, [r5, #-1016]! @ 0xfffffc08 │ │ │ │ - addeq lr, sl, ip, asr sl │ │ │ │ - addeq lr, sl, r0, ror #19 │ │ │ │ - addeq lr, sl, r6, lsr r9 │ │ │ │ - addeq lr, sl, r6, asr #17 │ │ │ │ - addeq lr, sl, r6, asr r8 │ │ │ │ - ldrdeq lr, [sl], r6 │ │ │ │ - addeq lr, sl, r0, ror #14 │ │ │ │ + addeq lr, sl, ip, lsr #21 │ │ │ │ + addeq lr, sl, r0, lsr sl │ │ │ │ + addeq lr, sl, r6, lsl #19 │ │ │ │ + addeq lr, sl, r6, lsl r9 │ │ │ │ + addeq lr, sl, r6, lsr #17 │ │ │ │ + addeq lr, sl, r6, lsr #16 │ │ │ │ + @ instruction: 0x008ae7b0 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmiami r0!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - stc2 0, cr15, [r2], {199} @ 0xc7 │ │ │ │ + blx 0xff31db46 │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stccs 3, cr8, [r3], {44} @ 0x2c │ │ │ │ ldmibge ip!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0012c01 │ │ │ │ - blmi 0xff4c24cc │ │ │ │ + blmi 0xff4c247c │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppvc ip, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ smmlseq ip, r0, r8, pc @ │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [r3], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf0c1461a │ │ │ │ - shsax pc, r5, r5 @ │ │ │ │ + shadd16 pc, r5, sp @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldmvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbmi pc, [r0, #580]! @ 0x244 @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ - blx 0xff51dbf6 │ │ │ │ - @ instruction: 0xf82cf0c1 │ │ │ │ + blx 0xfe71dba6 │ │ │ │ + @ instruction: 0xfff4f0c0 │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ addvs pc, r8, #8388608 @ 0x800000 │ │ │ │ @ instruction: 0xf8d84607 │ │ │ │ addseq r1, r2, r0 │ │ │ │ - @ instruction: 0xf924f0c7 │ │ │ │ + @ instruction: 0xf8ecf0c7 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf0c52207 │ │ │ │ - @ instruction: 0xf004faaf │ │ │ │ + @ instruction: 0xf004fa77 │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ stcvs 0, cr1, [r8] │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0xfece07ec │ │ │ │ + blmi 0xfece06bc │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrsvs pc, r9, r0, lsl #10 │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x61928 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x618d8 │ │ │ │ stcvs 7, cr9, [sl, #4]! │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ @ instruction: 0xf8d06c2a │ │ │ │ ldrmi r0, [r3], #-1224 @ 0xfffffb38 │ │ │ │ @ instruction: 0xf0c1461a │ │ │ │ - @ instruction: 0xf006ff53 │ │ │ │ + @ instruction: 0xf006ff1b │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ stcvs 0, cr1, [r8], #-0 │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - @ instruction: 0xf7f9fc35 │ │ │ │ + @ instruction: 0xf7f9fbfd │ │ │ │ @ instruction: 0xf7fefa85 │ │ │ │ @ instruction: 0xf3c4bc92 │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ @ instruction: 0xf006050f │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c70040 │ │ │ │ - @ instruction: 0xf8d8fb7b │ │ │ │ + @ instruction: 0xf8d8fb43 │ │ │ │ vst4.16 {d0-d3}, [r4 :64], r8 │ │ │ │ strtmi r1, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf14002a2 │ │ │ │ - blcs 0x8376c │ │ │ │ + blcs 0x8371c │ │ │ │ cmnphi r7, r1 @ p-variant is OBSOLETE │ │ │ │ - ldc2 7, cr15, [r6, #988]! @ 0x3dc │ │ │ │ + ldc2l 7, cr15, [ip, #988] @ 0x3dc │ │ │ │ vnmls.f64 d4, d29, d13 │ │ │ │ @ instruction: 0xf8d82f70 │ │ │ │ ldrbtmi r0, [fp], #-88 @ 0xffffffa8 │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf6010191 │ │ │ │ ldmpl r2, {r2, r3, r8, ip, sp, lr}^ │ │ │ │ ldrdcc pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf206fedf │ │ │ │ + vceq.f32 d15, d22, d23 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sl, sp} │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0c700f2 │ │ │ │ - @ instruction: 0xf7f9fbef │ │ │ │ + @ instruction: 0xf7f9fbb7 │ │ │ │ @ instruction: 0xf7fefa3f │ │ │ │ vqdmulh.s , q2, d0[3] │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmls.f d20, d16, d0[4] │ │ │ │ vqrshl.s8 d0, d5, d18 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ - blx 0xf1dd26 │ │ │ │ + blx 0x11dcd6 │ │ │ │ andeq pc, pc, #4 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8, #228]! @ 0xe4 │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - vbic.i16 d31, #49408 @ 0xc100 │ │ │ │ + @ instruction: 0xf3c4faf9 │ │ │ │ @ instruction: 0xf8d55001 │ │ │ │ stcvs 0, cr8, [ip], #-352 @ 0xfffffea0 │ │ │ │ - mcrr2 0, 12, pc, r0, cr1 @ │ │ │ │ + stc2 0, cr15, [r8], {193} @ 0xc1 │ │ │ │ vnmla.f64 d4, d13, d28 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r0], #-2323 @ 0xfffff6ed │ │ │ │ stmib sp, {r1, r6, sl, lr}^ │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ @ instruction: 0x461a0091 │ │ │ │ orrsvs pc, r9, r0, lsl #10 │ │ │ │ strbeq pc, [r8], #2256 @ 0x8d0 @ │ │ │ │ - cdp2 0, 12, cr15, cr8, cr1, {6} │ │ │ │ + cdp2 0, 9, cr15, cr0, cr1, {6} │ │ │ │ andeq pc, pc, #6 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8], #-228 @ 0xffffff1c │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - @ instruction: 0xf7f9fbab │ │ │ │ + @ instruction: 0xf7f9fb73 │ │ │ │ @ instruction: 0xf7fef9fb │ │ │ │ vmull.u8 , d4, d8 │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf006220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c70040 │ │ │ │ - @ instruction: 0xf004faf3 │ │ │ │ + @ instruction: 0xf004fabb │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x142253c │ │ │ │ + b 0x14224ec │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf0c78741 │ │ │ │ - blmi 0x1360648 │ │ │ │ + blmi 0x1360518 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8514402 │ │ │ │ andls r0, r0, #36, 30 @ 0x90 │ │ │ │ @ instruction: 0xf0c1461a │ │ │ │ - rsceq pc, r1, #1392 @ 0x570 │ │ │ │ + rsceq pc, r1, #496 @ 0x1f0 │ │ │ │ mrcge 5, 4, APSR_nzcv, cr12, cr15, {1} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf7f74631 │ │ │ │ - @ instruction: 0xf8d8fd0f │ │ │ │ + @ instruction: 0xf8d8fd35 │ │ │ │ @ instruction: 0xf8d81040 │ │ │ │ @ instruction: 0x46082058 │ │ │ │ - blx 0xfe59de1a │ │ │ │ + blx 0x179ddca │ │ │ │ vmax.s8 d14, d21, d14 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0xde05ec │ │ │ │ + blmi 0xde04bc │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpvc r4, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 0, 5, cr15, cr2, cr1, {6} │ │ │ │ + cdp2 0, 1, cr15, cr10, cr1, {6} │ │ │ │ stmiblt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - blx 0xfe59de70 │ │ │ │ + blx 0x179de20 │ │ │ │ vnmls.f64 d4, d13, d20 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r2, r5, r6, r7, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fffe2f │ │ │ │ + @ instruction: 0xf7fffdf7 │ │ │ │ vmla.i8 , , │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0x5a0560 │ │ │ │ + blmi 0x5a0430 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x71a2f501 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 0, 0, cr15, cr12, cr1, {6} │ │ │ │ + ldc2l 0, cr15, [r4, #772] @ 0x304 │ │ │ │ stmiblt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - addeq lr, sl, r0, asr #13 │ │ │ │ - addeq lr, sl, ip, lsr r6 │ │ │ │ - addeq lr, sl, lr, lsr #11 │ │ │ │ - addeq lr, sl, sl, lsr #10 │ │ │ │ - umulleq lr, sl, r8, r4 │ │ │ │ - addeq lr, sl, ip, lsr r4 │ │ │ │ - strdeq lr, [sl], r6 │ │ │ │ - @ instruction: 0x008ae3b0 │ │ │ │ + addeq lr, sl, r0, lsl r7 │ │ │ │ + addeq lr, sl, ip, lsl #13 │ │ │ │ + strdeq lr, [sl], lr @ │ │ │ │ + addeq lr, sl, sl, ror r5 │ │ │ │ + addeq lr, sl, r8, ror #9 │ │ │ │ + addeq lr, sl, ip, lsl #9 │ │ │ │ + addeq lr, sl, r6, asr #8 │ │ │ │ + addeq lr, sl, r0, lsl #8 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - blx 0x101df1c │ │ │ │ + blx 0x21decc │ │ │ │ vnmla.f64 d4, d29, d11 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ biccc r6, r0, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - ldc2l 0, cr15, [sl, #772] @ 0x304 │ │ │ │ + stc2 0, cr15, [r2, #772]! @ 0x304 │ │ │ │ stmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - blx 0x79df60 │ │ │ │ + @ instruction: 0xf9e4f0c7 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ teqcc ip, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - ldc2 0, cr15, [r8, #772]! @ 0x304 │ │ │ │ + stc2 0, cr15, [r0, #772] @ 0x304 │ │ │ │ stmdblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - @ instruction: 0xf9faf0c7 │ │ │ │ + @ instruction: 0xf9c2f0c7 │ │ │ │ vnmls.f64 d4, d29, d27 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ stmdbcc r8, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - ldc2 0, cr15, [r6, #772] @ 0x304 │ │ │ │ + ldc2l 0, cr15, [lr, #-772] @ 0xfffffcfc │ │ │ │ stmdblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - @ instruction: 0xf9d8f0c7 │ │ │ │ + @ instruction: 0xf9a0f0c7 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ stmibcc ip, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - ldc2l 0, cr15, [r4, #-772]! @ 0xfffffcfc │ │ │ │ + ldc2 0, cr15, [ip, #-772]! @ 0xfffffcfc │ │ │ │ stmdblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - @ instruction: 0xf9b6f0c7 │ │ │ │ + @ instruction: 0xf97ef0c7 │ │ │ │ vnmls.f64 d4, d29, d11 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r5, r7, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fffd51 │ │ │ │ + @ instruction: 0xf7fffd19 │ │ │ │ vadd.i8 , , │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0x1f603a4 │ │ │ │ + blmi 0x1f60274 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ msrvc R12_usr, r1 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2 0, cr15, [lr, #-772]! @ 0xfffffcfc │ │ │ │ + ldc2l 0, cr15, [r6], #772 @ 0x304 │ │ │ │ stmialt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - @ instruction: 0xf970f0c7 │ │ │ │ + @ instruction: 0xf938f0c7 │ │ │ │ vnmla.f64 d4, d13, d26 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r1, r4, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fffd0b │ │ │ │ + @ instruction: 0xf7fffcd3 │ │ │ │ vtst.8 d11, d21, d15 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0x1720318 │ │ │ │ + blmi 0x17201e8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bicsvs pc, lr, r1, lsl #10 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2l 0, cr15, [r8], #772 @ 0x304 │ │ │ │ + ldc2 0, cr15, [r0], #772 @ 0x304 │ │ │ │ ldmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - @ instruction: 0xf92af0c7 │ │ │ │ + @ instruction: 0xf8f2f0c7 │ │ │ │ vnmla.f64 d4, d13, d9 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ vtst.8 d6, d1, d11 │ │ │ │ ldmpl r0, {r2, r3, r5, r6, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fffcc5 │ │ │ │ + @ instruction: 0xf7fffc8d │ │ │ │ vtst.8 , , │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0xee028c │ │ │ │ + blmi 0xee015c │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x61bdf501 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2 0, cr15, [r2], #772 @ 0x304 │ │ │ │ + stc2l 0, cr15, [sl], #-772 @ 0xfffffcfc │ │ │ │ ldmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - @ instruction: 0xf8e4f0c7 │ │ │ │ + @ instruction: 0xf8acf0c7 │ │ │ │ vnmls.f64 d4, d13, d24 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ vtst.8 d6, d1, d11 │ │ │ │ ldmpl r0, {r2, r5, r6, r8, ip, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fffc7f │ │ │ │ + @ instruction: 0xf7fffc47 │ │ │ │ vtst.8 d11, d5, d3 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0x6a0200 │ │ │ │ + blmi 0x6a00d0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrsvs pc, ip, r1, lsl #10 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - mrrc2 0, 12, pc, ip, cr1 @ │ │ │ │ + stc2 0, cr15, [r4], #-772 @ 0xfffffcfc │ │ │ │ svclt 0x00f0f7fe │ │ │ │ - addeq lr, sl, sl, asr #6 │ │ │ │ - addeq lr, sl, r6, lsl #6 │ │ │ │ - addeq lr, sl, r2, asr #5 │ │ │ │ - addeq lr, sl, lr, ror r2 │ │ │ │ - addeq lr, sl, sl, lsr r2 │ │ │ │ - strdeq lr, [sl], r4 │ │ │ │ - addeq lr, sl, lr, lsr #3 │ │ │ │ - addeq lr, sl, r8, ror #2 │ │ │ │ - addeq lr, sl, r2, lsr #2 │ │ │ │ - ldrdeq lr, [sl], ip │ │ │ │ - umulleq lr, sl, r6, r0 │ │ │ │ - addeq lr, sl, r0, asr r0 │ │ │ │ + umulleq lr, sl, sl, r3 │ │ │ │ + addeq lr, sl, r6, asr r3 │ │ │ │ + addeq lr, sl, r2, lsl r3 │ │ │ │ + addeq lr, sl, lr, asr #5 │ │ │ │ + addeq lr, sl, sl, lsl #5 │ │ │ │ + addeq lr, sl, r4, asr #4 │ │ │ │ + strdeq lr, [sl], lr @ │ │ │ │ + @ instruction: 0x008ae1b8 │ │ │ │ + addeq lr, sl, r2, ror r1 │ │ │ │ + addeq lr, sl, ip, lsr #2 │ │ │ │ + addeq lr, sl, r6, ror #1 │ │ │ │ + addeq lr, sl, r0, lsr #1 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - @ instruction: 0xf886f0c7 │ │ │ │ + @ instruction: 0xf84ef0c7 │ │ │ │ @ instruction: 0xee1d4bdb │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ vtst.8 d6, d1, d11 │ │ │ │ ldmpl r0, {r2, r3, r4, r6, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fefc21 │ │ │ │ + @ instruction: 0xf7fefbe9 │ │ │ │ vrecps.f32 d11, d21, d21 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0xff360144 │ │ │ │ + blmi 0xff360014 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpvc r6, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0x1e2ee │ │ │ │ + blx 0xff21e29e │ │ │ │ svclt 0x0092f7fe │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - @ instruction: 0xf840f0c7 │ │ │ │ + @ instruction: 0xf808f0c7 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r2, r4, r6, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fefbdb │ │ │ │ + @ instruction: 0xf7fefba3 │ │ │ │ vqrdmlsh.s , q2, d3[7] │ │ │ │ @ instruction: 0xf6464203 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf006220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ - @ instruction: 0xf0c70040 │ │ │ │ - @ instruction: 0xf004f811 │ │ │ │ + @ instruction: 0xf0c60040 │ │ │ │ + @ instruction: 0xf004ffd9 │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x1422a00 │ │ │ │ + b 0x14229b0 │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ - @ instruction: 0xf0c78479 │ │ │ │ - blmi 0xfe7e0084 │ │ │ │ + @ instruction: 0xf0c68479 │ │ │ │ + blmi 0xfe7e1f54 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ tstpvs r4, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0x1d9e3aa │ │ │ │ + blx 0xf9e35a │ │ │ │ @ instruction: 0xf53f02e1 │ │ │ │ @ instruction: 0xf8d8abb9 │ │ │ │ @ instruction: 0x46310058 │ │ │ │ - blx 0xba0090 │ │ │ │ + blx 0x1520040 │ │ │ │ ldrsbne pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c84608 │ │ │ │ - @ instruction: 0xf8d8fa0f │ │ │ │ + @ instruction: 0xf8d8f9d7 │ │ │ │ @ instruction: 0xf8d81040 │ │ │ │ @ instruction: 0x46082058 │ │ │ │ - @ instruction: 0xf8acf0c7 │ │ │ │ - bllt 0xfea200cc │ │ │ │ + @ instruction: 0xf874f0c7 │ │ │ │ + bllt 0xfea2007c │ │ │ │ @ instruction: 0xf47d070a │ │ │ │ @ instruction: 0xf0c0ad93 │ │ │ │ - vmull.u8 , d4, d29 │ │ │ │ + @ instruction: 0xf3c4fbf5 │ │ │ │ @ instruction: 0xf6464403 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf5042395 │ │ │ │ strmi r6, [r7], -r7, lsl #9 │ │ │ │ adceq r6, r2, r9, lsl r8 │ │ │ │ - stc2 0, cr15, [r2, #-792]! @ 0xfffffce8 │ │ │ │ + stc2l 0, cr15, [sl], #792 @ 0x318 │ │ │ │ @ instruction: 0xf006463a │ │ │ │ strtmi r0, [r8], -pc, lsl #2 │ │ │ │ @ instruction: 0xf97af7fa │ │ │ │ poplt {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andeq pc, pc, #1 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ strbmi pc, [r0, #580]! @ 0x244 @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ @ instruction: 0xf0c66c28 │ │ │ │ - @ instruction: 0xf3c4ffab │ │ │ │ + @ instruction: 0xf3c4ff73 │ │ │ │ vhsub.s8 d4, d2, d3 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ sbcseq r6, r2, r8, lsr #27 │ │ │ │ - @ instruction: 0xffa2f0c6 │ │ │ │ + @ instruction: 0xff6af0c6 │ │ │ │ stcvs 12, cr6, [sl, #164]! @ 0xa4 │ │ │ │ @ instruction: 0xf0c74608 │ │ │ │ - @ instruction: 0xf7f7f941 │ │ │ │ - @ instruction: 0xf006fe53 │ │ │ │ + @ instruction: 0xf7f7f909 │ │ │ │ + @ instruction: 0xf006fe79 │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - blt 0xb60150 │ │ │ │ + blt 0xb60100 │ │ │ │ andeq pc, pc, #1 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ strbmi pc, [r0, #580]! @ 0x244 @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ @ instruction: 0xf0c66c28 │ │ │ │ - @ instruction: 0xf3c4ff83 │ │ │ │ + vqrdmlsh.s , q2, d3[2] │ │ │ │ ldmdavs r9!, {r0, r1, r9, lr} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r8, lsr #27 │ │ │ │ - @ instruction: 0xff7af0c6 │ │ │ │ + @ instruction: 0xff42f0c6 │ │ │ │ stcvs 12, cr6, [sl, #164]! @ 0xa4 │ │ │ │ @ instruction: 0xf0c74608 │ │ │ │ - ldrb pc, [r6, r9, lsr #17] @ │ │ │ │ + @ instruction: 0xe7d6f871 │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ - blcs 0x80d660 │ │ │ │ + blcs 0x80d610 │ │ │ │ stcge 6, cr15, [lr, #-244]! @ 0xffffff0c │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - muleq r6, fp, r2 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r3, ror #19 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, fp, lsr ip │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r9, lsr #14 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, sp, ror lr │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - @ instruction: 0x000616bb │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r5, asr #12 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r7, asr r9 │ │ │ │ - andeq r2, r6, r1, lsr #4 │ │ │ │ - andeq r2, r6, pc, lsr #32 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, fp, lsr ip │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - @ instruction: 0x000615bb │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, pc, lsl #28 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, pc, lsl #5 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, sp, asr #16 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r9, lsr r5 │ │ │ │ + andeq r2, r6, fp, asr #4 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + muleq r6, r3, r9 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r0, r6, fp, ror #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + ldrdeq r1, [r6], -r9 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r0, r6, sp, lsr #28 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, fp, ror #12 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + strdeq r1, [r6], -r5 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r7, lsl #18 │ │ │ │ + ldrdeq r2, [r6], -r1 │ │ │ │ + ldrdeq r1, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r0, r6, fp, ror #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, fp, ror #10 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + @ instruction: 0x00060dbf │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, pc, lsr r2 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + strdeq r1, [r6], -sp │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r9, ror #9 │ │ │ │ @ instruction: 0xf47d0721 │ │ │ │ vqdmulh.s q13, q10, d1[6] │ │ │ │ @ instruction: 0xf0064403 │ │ │ │ stccs 6, cr0, [fp], {15} │ │ │ │ stclge 6, cr15, [r2], #244 @ 0xf4 │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f024 │ │ │ │ - andeq r0, r6, fp, ror r2 │ │ │ │ - andeq r2, r6, sp, ror #5 │ │ │ │ - strdeq r2, [r6], -r1 │ │ │ │ - andeq r0, r6, fp, ror r2 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r2, r6, sp, ror #4 │ │ │ │ - andeq r2, r6, sp, ror #4 │ │ │ │ - andeq r2, r6, sp, ror #4 │ │ │ │ - andeq r2, r6, sp, ror #4 │ │ │ │ + andeq r0, r6, fp, lsr #4 │ │ │ │ + muleq r6, sp, r2 │ │ │ │ + andeq r2, r6, r1, lsr #5 │ │ │ │ + andeq r0, r6, fp, lsr #4 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r2, r6, sp, lsl r2 │ │ │ │ + andeq r2, r6, sp, lsl r2 │ │ │ │ + andeq r2, r6, sp, lsl r2 │ │ │ │ + andeq r2, r6, sp, lsl r2 │ │ │ │ ldc2l 7, cr15, [r6, #992] @ 0x3e0 │ │ │ │ strvs pc, [r7], #1284 @ 0x504 │ │ │ │ - blx 0x179e57e │ │ │ │ + blx 0x99e52e │ │ │ │ @ instruction: 0x46064632 │ │ │ │ ldrtmi r4, [r1], -r8, lsr #12 │ │ │ │ @ instruction: 0xf804f7fa │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ adceq r4, r2, r0, lsr r6 │ │ │ │ @ instruction: 0xf0c66819 │ │ │ │ - @ instruction: 0xf7fdfcbb │ │ │ │ + @ instruction: 0xf7fdfc83 │ │ │ │ @ instruction: 0xf001bff0 │ │ │ │ @ instruction: 0xf646020f │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmls.f d20, d16, d0[4] │ │ │ │ vqrshl.s8 d0, d5, d18 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ - cdp2 0, 13, cr15, cr14, cr6, {6} │ │ │ │ + cdp2 0, 10, cr15, cr6, cr6, {6} │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8, #228]! @ 0xe4 │ │ │ │ @ instruction: 0xf0c600d2 │ │ │ │ - stcvs 14, cr15, [r9], #-852 @ 0xfffffcac │ │ │ │ + stcvs 14, cr15, [r9], #-628 @ 0xfffffd8c │ │ │ │ strmi r6, [r8], -sl, lsr #27 │ │ │ │ - @ instruction: 0xf83cf0c7 │ │ │ │ + @ instruction: 0xf804f0c7 │ │ │ │ svclt 0x0000e731 │ │ │ │ - ldrdeq sp, [sl], sl │ │ │ │ - umulleq sp, sl, r4, pc @ │ │ │ │ - addeq sp, sl, lr, asr #30 │ │ │ │ - ldrdeq sp, [sl], r8 │ │ │ │ + addeq lr, sl, sl, lsr #32 │ │ │ │ + addeq sp, sl, r4, ror #31 │ │ │ │ + umulleq sp, sl, lr, pc @ │ │ │ │ + addeq sp, sl, r8, lsr #30 │ │ │ │ ldc2 7, cr15, [r6, #992] @ 0x3e0 │ │ │ │ strvs pc, [r7], #1284 @ 0x504 │ │ │ │ ldmvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x69e606 │ │ │ │ + blx 0xff89e5b4 │ │ │ │ strmi r0, [r7], -r4, lsr #1 │ │ │ │ @ instruction: 0xf8d84622 │ │ │ │ @ instruction: 0xf0c61000 │ │ │ │ - @ instruction: 0xf0c0fc13 │ │ │ │ - ldrtmi pc, [r2], -pc, lsl #22 @ │ │ │ │ + @ instruction: 0xf0c0fbdb │ │ │ │ + @ instruction: 0x4632fad7 │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7f94631 │ │ │ │ @ instruction: 0x4632ffb7 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0xff71e642 │ │ │ │ + blx 0xfe91e5f2 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ - stc2l 0, cr15, [ip], #-792 @ 0xfffffce8 │ │ │ │ + ldc2 0, cr15, [r4], #-792 @ 0xfffffce8 │ │ │ │ svclt 0x00a1f7fd │ │ │ │ tstpvs r0, #683671552 @ p-variant is OBSOLETE @ 0x28c00000 │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ andge sl, r1, #23296 @ 0x5b00 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - muleq r6, fp, pc @ │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - @ instruction: 0x000618b1 │ │ │ │ - andeq r0, r6, r9, lsr #30 │ │ │ │ - andeq r0, r6, fp, ror #22 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, fp, lsl r0 │ │ │ │ - strdeq r1, [r6], -sp │ │ │ │ - andeq r0, r6, sp, ror lr │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r1, lsl #8 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r5, lsl #7 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r5, ror #3 │ │ │ │ - andeq r0, r6, fp, ror #22 │ │ │ │ - andeq r1, r6, r1, asr r1 │ │ │ │ - muleq r6, r5, r4 │ │ │ │ - strheq r1, [r6], -r9 │ │ │ │ - andeq r0, r6, pc, lsl #28 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, pc, lsl #5 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r9, lsr r5 │ │ │ │ + andeq r0, r6, fp, asr #30 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r1, ror #16 │ │ │ │ + ldrdeq r0, [r6], -r9 │ │ │ │ + andeq r0, r6, fp, lsl fp │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r0, r6, fp, asr #31 │ │ │ │ + andeq r1, r6, sp, lsr #5 │ │ │ │ + andeq r0, r6, sp, lsr #28 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + @ instruction: 0x000613b1 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r5, lsr r3 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + muleq r6, r5, r1 │ │ │ │ + andeq r0, r6, fp, lsl fp │ │ │ │ + andeq r1, r6, r1, lsl #2 │ │ │ │ + andeq r1, r6, r5, asr #8 │ │ │ │ + andeq r1, r6, r9, rrx │ │ │ │ + @ instruction: 0x00060dbf │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, pc, lsr r2 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r9, ror #9 │ │ │ │ svcvc 0x0008f5b3 │ │ │ │ svcge 0x004ef4fe │ │ │ │ movtvc pc, #1443 @ 0x5a3 @ │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ - blcs 0x80d420 │ │ │ │ + blcs 0x80d3d0 │ │ │ │ stcge 6, cr15, [lr], {61} @ 0x3d │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r2, r6, sp, ror #9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r3, ror #19 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r2, r6, r1, ror #8 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, fp, lsl r0 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, sp, ror lr │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r7, asr r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r2, r6, r1, ror #8 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - muleq r6, r5, r4 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, pc, lsl #28 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, pc, lsl #5 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r9, lsr r5 │ │ │ │ + muleq r6, sp, r4 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + muleq r6, r3, r9 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r2, r6, r1, lsl r4 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r0, r6, fp, asr #31 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r0, r6, sp, lsr #28 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r7, lsl #18 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r2, r6, r1, lsl r4 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r5, asr #8 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + @ instruction: 0x00060dbf │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, pc, lsr r2 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r9, ror #9 │ │ │ │ svceq 0x0040f414 │ │ │ │ - blge 0xff29f560 │ │ │ │ + blge 0xff29f510 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmiami r0!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - ldc2l 0, cr15, [r6, #792]! @ 0x318 │ │ │ │ - blx 0x149e794 │ │ │ │ + ldc2 0, cr15, [lr, #792]! @ 0x318 │ │ │ │ + blx 0x69e744 │ │ │ │ orrpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - blcs 0xf3cb0 │ │ │ │ + blcs 0xf3c60 │ │ │ │ ldrbhi pc, [r6, -r0] @ │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ - blcs 0xc416c │ │ │ │ - blge 0xfeedf6a4 │ │ │ │ + blcs 0xc411c │ │ │ │ + blge 0xfeedf654 │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f8210f │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe89f6b0 │ │ │ │ + blge 0xfe89f660 │ │ │ │ vnmla.f64 d4, d29, d14 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1, #-1053] @ 0xfffffbe3 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2105 @ 0xfffff7c7 │ │ │ │ mvnvs pc, r0, lsl #10 │ │ │ │ @ instruction: 0x0768f8d0 │ │ │ │ - @ instruction: 0xf97cf0c1 │ │ │ │ - bllt 0xfe6604e8 │ │ │ │ + @ instruction: 0xf944f0c1 │ │ │ │ + bllt 0xfe660498 │ │ │ │ andeq pc, pc, #4 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ strbmi pc, [r0, #580]! @ 0x244 @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ @ instruction: 0xf0c66c28 │ │ │ │ - stcvs 13, cr15, [r9], #-724 @ 0xfffffd2c │ │ │ │ + stcvs 13, cr15, [r9], #-500 @ 0xfffffe0c │ │ │ │ @ instruction: 0xf0c74608 │ │ │ │ - @ instruction: 0xe62cf959 │ │ │ │ + strt pc, [ip], -r1, lsr #18 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ @ instruction: 0xf0c98113 │ │ │ │ - @ instruction: 0xf8d5fcd1 │ │ │ │ + @ instruction: 0xf8d5fc99 │ │ │ │ strcs r3, [r1], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf003463a │ │ │ │ strbmi r0, [r1], -pc, lsl #6 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf980f7fd │ │ │ │ mrclt 7, 4, APSR_nzcv, cr15, cr13, {7} │ │ │ │ andsvs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ @ instruction: 0xf6408159 │ │ │ │ addsmi r6, r3, #805306368 @ 0x30000000 │ │ │ │ - blge 0x159ff48 │ │ │ │ + blge 0x159fef8 │ │ │ │ movwvs pc, #18083 @ 0x46a3 @ │ │ │ │ @ instruction: 0xf63d2b1a │ │ │ │ andge sl, r1, #80896 @ 0x13c00 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r0, r6, sp, ror #25 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, sp, ror lr │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - @ instruction: 0x000616bb │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r5, asr #12 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, sp, ror #25 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - @ instruction: 0x000615bb │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, pc, lsl #28 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, pc, lsl #5 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r9, lsr r5 │ │ │ │ - @ instruction: 0xf9b0f0c0 │ │ │ │ + muleq r6, sp, ip │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r0, r6, sp, lsr #28 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, fp, ror #12 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + strdeq r1, [r6], -r5 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + muleq r6, sp, ip │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, fp, ror #10 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + @ instruction: 0x00060dbf │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, pc, lsr r2 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r9, ror #9 │ │ │ │ + @ instruction: 0xf978f0c0 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ tstcs r2, r4, lsl #12 │ │ │ │ tstls r0, sl, lsr r6 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ strtmi r0, [r1], -pc, lsl #6 │ │ │ │ mrc2 7, 6, pc, cr12, cr12, {7} │ │ │ │ stmiami r0!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d84621 │ │ │ │ @ instruction: 0xf0c90040 │ │ │ │ - @ instruction: 0xf7fdfc99 │ │ │ │ + @ instruction: 0xf7fdfc61 │ │ │ │ @ instruction: 0xf0c0bdac │ │ │ │ - @ instruction: 0xf8d5f997 │ │ │ │ + @ instruction: 0xf8d5f95f │ │ │ │ strmi r3, [r4], -r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ smlattcs r1, r9, r0, r8 │ │ │ │ tstls r0, sl, lsr r6 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ mcr2 7, 6, pc, cr0, cr12, {7} @ │ │ │ │ @ instruction: 0xf5a3e7e2 │ │ │ │ - blcs 0x7fb32c │ │ │ │ - bge 0xffa1ff24 │ │ │ │ + blcs 0x7fb2dc │ │ │ │ + bge 0xffa1fed4 │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ andge sl, r1, #929792 @ 0xe3000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - muleq r6, fp, pc @ │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, fp, lsr ip │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r9, lsr #14 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, sp, ror lr │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - @ instruction: 0x000616bb │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r5, asr #12 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, fp, lsr ip │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - @ instruction: 0x000615bb │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, pc, lsl #28 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, pc, lsl #5 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, sp, asr #16 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r9, lsr r5 │ │ │ │ + andeq r0, r6, fp, asr #30 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r0, r6, fp, ror #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + ldrdeq r1, [r6], -r9 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r0, r6, sp, lsr #28 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, fp, ror #12 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + strdeq r1, [r6], -r5 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r0, r6, fp, ror #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, fp, ror #10 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + @ instruction: 0x00060dbf │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, pc, lsr r2 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + strdeq r1, [r6], -sp │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r9, ror #9 │ │ │ │ movwvc pc, #8867 @ 0x22a3 @ │ │ │ │ @ instruction: 0xf63d2b1c │ │ │ │ andge sl, r1, #643072 @ 0x9d000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r1, r6, r3, ror #19 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r2, r6, r1, ror #8 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, fp, lsl r0 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, sp, ror lr │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, fp, ror #20 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r2, r6, r1, ror #8 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - muleq r6, r5, r4 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, pc, lsl #28 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, pc, lsl #5 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r9, lsr r5 │ │ │ │ - blx 0xff19ea66 │ │ │ │ + muleq r6, r3, r9 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r2, r6, r1, lsl r4 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r0, r6, fp, asr #31 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r0, r6, sp, lsr #28 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, fp, lsl sl │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r2, r6, r1, lsl r4 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r5, asr #8 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + @ instruction: 0x00060dbf │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, pc, lsr r2 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r9, ror #9 │ │ │ │ + blx 0xfe39ea16 │ │ │ │ @ instruction: 0xf8d52402 │ │ │ │ ldrbt r3, [r1], r8, lsl #1 │ │ │ │ - blx 0xff01ea72 │ │ │ │ + blx 0xfe21ea22 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ @ instruction: 0xf86ef7fd │ │ │ │ stclt 7, cr15, [sp, #1012] @ 0x3f4 │ │ │ │ movwcc pc, #9891 @ 0x26a3 @ │ │ │ │ @ instruction: 0xf63d2b1c │ │ │ │ andge sl, r1, #290816 @ 0x47000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - @ instruction: 0x000618b1 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r2, r6, r1, ror #8 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, fp, lsl r0 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, sp, ror lr │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r2, r6, r1, ror #8 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - muleq r6, r5, r4 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, pc, lsl #28 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, pc, lsl #5 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r9, lsr r5 │ │ │ │ + andeq r1, r6, r1, ror #16 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r2, r6, r1, lsl r4 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r0, r6, fp, asr #31 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r0, r6, sp, lsr #28 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r2, r6, r1, lsl r4 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r5, asr #8 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + @ instruction: 0x00060dbf │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, pc, lsr r2 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r9, ror #9 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ strls r4, [r0], -r1, lsr #12 │ │ │ │ ldc2l 7, cr15, [r8, #1008] @ 0x3f0 │ │ │ │ svclt 0x0000e6fa │ │ │ │ - addeq sp, sl, lr, lsl #21 │ │ │ │ + ldrdeq sp, [sl], lr │ │ │ │ movwvc pc, #18083 @ 0x46a3 @ │ │ │ │ @ instruction: 0xf63d2b1a │ │ │ │ - blcs 0x70cff4 │ │ │ │ + blcs 0x70cfa4 │ │ │ │ ldmibge r8!, {r0, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r2, r6, r1, ror #8 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, fp, lsl r0 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, sp, ror lr │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r2, r6, r1, ror #8 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - muleq r6, r5, r4 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r0, r6, pc, lsl #28 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, pc, lsl #5 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - strdeq pc, [r5], -r9 │ │ │ │ - andeq r1, r6, r9, lsr r5 │ │ │ │ + andeq r2, r6, r1, lsl r4 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r0, r6, fp, asr #31 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r0, r6, sp, lsr #28 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r2, r6, r1, lsl r4 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r5, asr #8 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + @ instruction: 0x00060dbf │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, pc, lsr r2 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq pc, r5, r9, lsr #23 │ │ │ │ + andeq r1, r6, r9, ror #9 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf7f6818e │ │ │ │ - blmi 0xff562190 │ │ │ │ + blmi 0xff5621d8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf8d858d4 │ │ │ │ strtmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ ldrmi r4, [sl], -r4, lsl #8 │ │ │ │ stcleq 8, cr15, [r4, #324]! @ 0x144 │ │ │ │ @ instruction: 0xf0c09400 │ │ │ │ - @ instruction: 0xf7ffff6b │ │ │ │ + @ instruction: 0xf7ffff33 │ │ │ │ @ instruction: 0xf0c6b88a │ │ │ │ - blmi 0xff26183c │ │ │ │ + blmi 0xff26170c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ msrcs (UNDEF: 104), r1 │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff50f0c0 │ │ │ │ + @ instruction: 0xff18f0c0 │ │ │ │ svclt 0x0096f7fe │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf7f68202 │ │ │ │ - blmi 0xfeee2120 │ │ │ │ + blmi 0xfeee2168 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpvc r0, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff5cf0c0 │ │ │ │ - bllt 0x1d60928 │ │ │ │ - blx 0xfe99ec4e │ │ │ │ + @ instruction: 0xff24f0c0 │ │ │ │ + bllt 0x1d608d8 │ │ │ │ + blx 0x1b9ebfe │ │ │ │ vnmls.f64 d4, d29, d27 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf8d8681b │ │ │ │ ldmpl r2, {r3, r4, r6}^ │ │ │ │ ldrdcc pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ svceq 0x00a8f851 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - @ instruction: 0xff16f0c0 │ │ │ │ + cdp2 0, 13, cr15, cr14, cr0, {6} │ │ │ │ poplt {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blx 0xfe31ec82 │ │ │ │ + blx 0x151ec32 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ @ instruction: 0xf8d82f70 │ │ │ │ ldrbtmi r0, [fp], #-88 @ 0xffffffa8 │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf6010191 │ │ │ │ ldmpl r2, {r3, r7, r8, sp, lr}^ │ │ │ │ ldrdcc pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fffefb │ │ │ │ + @ instruction: 0xf7fffec3 │ │ │ │ @ instruction: 0xf7f6bb85 │ │ │ │ - blmi 0xfe56207c │ │ │ │ + blmi 0xfe5620c4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bicsvc pc, r8, r1, lsl #10 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff0af0c0 │ │ │ │ + cdp2 0, 13, cr15, cr2, cr0, {6} │ │ │ │ stmdblt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf7f64629 │ │ │ │ - blmi 0xfe1a203c │ │ │ │ + blmi 0xfe1a2084 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvc sp, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 0, 14, cr15, cr10, cr0, {6} │ │ │ │ + cdp2 0, 11, cr15, cr2, cr0, {6} │ │ │ │ stmdblt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf14002a5 │ │ │ │ @ instruction: 0xf0c683cd │ │ │ │ - blmi 0x1de16dc │ │ │ │ + blmi 0x1de15ac │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsne pc, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 0, 12, cr15, cr10, cr0, {6} │ │ │ │ + cdp2 0, 9, cr15, cr2, cr0, {6} │ │ │ │ stcllt 7, cr15, [r6, #-1016]! @ 0xfffffc08 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ adceq r0, r4, #88 @ 0x58 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ mvnhi pc, #64, 2 │ │ │ │ - blx 0x29ed86 │ │ │ │ + blx 0xff49ed34 │ │ │ │ vnmla.f64 d4, d13, d18 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fefea3 │ │ │ │ - blmi 0x1611fa0 │ │ │ │ + @ instruction: 0xf7fefe6b │ │ │ │ + blmi 0x1611f50 │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ adceq r6, r5, #3735552 @ 0x390000 │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [sl], #-64 @ 0xffffffc0 │ │ │ │ strmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf600bf4b │ │ │ │ @ instruction: 0xf6006194 │ │ │ │ @ instruction: 0xf8d07118 │ │ │ │ @ instruction: 0xf8d00e94 │ │ │ │ @ instruction: 0xf0c00f18 │ │ │ │ - @ instruction: 0xf7fefe59 │ │ │ │ + @ instruction: 0xf7fefe21 │ │ │ │ adceq fp, r5, #160, 16 @ 0xa00000 │ │ │ │ orrhi pc, r5, #64, 2 │ │ │ │ - blx 0xff31ee00 │ │ │ │ + blx 0xfe51edb0 │ │ │ │ vnmla.f64 d4, d13, d5 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r5, r6, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fefe65 │ │ │ │ + @ instruction: 0xf7fefe2d │ │ │ │ vadd.i8 d11, d21, d0 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x14235bc │ │ │ │ + b 0x142356c │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf0c68398 │ │ │ │ - blmi 0xd615c4 │ │ │ │ + blmi 0xd61494 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrmi pc, r4, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 0, 3, cr15, cr14, cr0, {6} │ │ │ │ + cdp2 0, 0, cr15, cr6, cr0, {6} │ │ │ │ ldmdalt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vnmls.f64 d4, d13, d22 │ │ │ │ ldmdavs r9!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldrbtmi r0, [fp], #-676 @ 0xfffffd5c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ adchi pc, r7, #64, 2 │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf6009200 │ │ │ │ @ instruction: 0xf8d0719c │ │ │ │ @ instruction: 0xf0c00f9c │ │ │ │ - @ instruction: 0xf7fefdf7 │ │ │ │ + @ instruction: 0xf7fefdbf │ │ │ │ @ instruction: 0xf7f6b83e │ │ │ │ - blmi 0x6e1e74 │ │ │ │ + blmi 0x6e1ebc │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf8d858d4 │ │ │ │ strtmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ ldrmi r4, [sl], -r4, lsl #8 │ │ │ │ stcleq 8, cr15, [r0, #-324]! @ 0xfffffebc │ │ │ │ @ instruction: 0xf0c09400 │ │ │ │ - @ instruction: 0xf7fefddd │ │ │ │ + @ instruction: 0xf7fefda5 │ │ │ │ svclt 0x0000befc │ │ │ │ - addeq sp, sl, r0, asr #13 │ │ │ │ - umulleq sp, sl, r0, r6 │ │ │ │ - addeq sp, sl, r0, asr r6 │ │ │ │ - addeq sp, sl, r6, lsl r6 │ │ │ │ - addeq sp, sl, r6, ror #11 │ │ │ │ - addeq sp, sl, ip, lsr #11 │ │ │ │ - addeq sp, sl, ip, ror #10 │ │ │ │ - addeq sp, sl, ip, lsr #10 │ │ │ │ - ldrdeq sp, [sl], lr │ │ │ │ - addeq sp, sl, r8, lsr #9 │ │ │ │ - addeq sp, sl, r2, ror #8 │ │ │ │ - addeq sp, sl, r4, lsl r4 │ │ │ │ - addeq sp, sl, r2, ror #7 │ │ │ │ - addeq sp, sl, r4, lsr #7 │ │ │ │ - ldc2l 7, cr15, [ip], #-984 @ 0xfffffc28 │ │ │ │ + addeq sp, sl, r0, lsl r7 │ │ │ │ + addeq sp, sl, r0, ror #13 │ │ │ │ + addeq sp, sl, r0, lsr #13 │ │ │ │ + addeq sp, sl, r6, ror #12 │ │ │ │ + addeq sp, sl, r6, lsr r6 │ │ │ │ + strdeq sp, [sl], ip │ │ │ │ + @ instruction: 0x008ad5bc │ │ │ │ + addeq sp, sl, ip, ror r5 │ │ │ │ + addeq sp, sl, lr, lsr #10 │ │ │ │ + strdeq sp, [sl], r8 │ │ │ │ + @ instruction: 0x008ad4b2 │ │ │ │ + addeq sp, sl, r4, ror #8 │ │ │ │ + addeq sp, sl, r2, lsr r4 │ │ │ │ + strdeq sp, [sl], r4 │ │ │ │ + stc2 7, cr15, [r2], #984 @ 0x3d8 │ │ │ │ vnmla.f64 d4, d29, d8 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r5, r6, r7, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdfdcf │ │ │ │ + @ instruction: 0xf7fdfd97 │ │ │ │ @ instruction: 0xf8d8bfea │ │ │ │ @ instruction: 0x46290058 │ │ │ │ - mrrc2 7, 15, pc, ip, cr6 @ │ │ │ │ + stc2 7, cr15, [r2], {246} @ 0xf6 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r3, r4, r6, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdfdaf │ │ │ │ + @ instruction: 0xf7fdfd77 │ │ │ │ @ instruction: 0xf7f6bfca │ │ │ │ - blmi 0xfeba1d8c │ │ │ │ + blmi 0xfeba1dd4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ cmnpvs r9, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [r8, #-768]! @ 0xfffffd00 │ │ │ │ + ldc2 0, cr15, [r0, #-768]! @ 0xfffffd00 │ │ │ │ mcrlt 7, 4, pc, cr7, cr14, {7} @ │ │ │ │ - stc2 7, cr15, [r4], #-984 @ 0xfffffc28 │ │ │ │ + mcrr2 7, 15, pc, sl, cr6 @ │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r1, r2, r3, r6, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fefd77 │ │ │ │ + @ instruction: 0xf7fefd3f │ │ │ │ @ instruction: 0xf7f6b98e │ │ │ │ - blmi 0xfe521d1c │ │ │ │ + blmi 0xfe521d64 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppmi r4, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - ldc2l 0, cr15, [sl, #-768] @ 0xfffffd00 │ │ │ │ + stc2 0, cr15, [r2, #-768]! @ 0xfffffd00 │ │ │ │ ldmdblt r1!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blx 0xffb20d12 │ │ │ │ + ldc2 7, cr15, [r0], {246} @ 0xf6 │ │ │ │ vnmls.f64 d4, d29, d4 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r1, r2, r4, r5, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdfd3d │ │ │ │ + @ instruction: 0xf7fdfd05 │ │ │ │ @ instruction: 0xf8d8bf58 │ │ │ │ @ instruction: 0x46290058 │ │ │ │ - blx 0xff320d52 │ │ │ │ + blx 0xffca0d02 │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r4, r5, r6, r7, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdfd1d │ │ │ │ - blmi 0x1ad2a90 │ │ │ │ + @ instruction: 0xf7fdfce5 │ │ │ │ + blmi 0x1ad2a40 │ │ │ │ svccs 0x0070ee1d │ │ │ │ adceq r6, r5, #3735552 @ 0x390000 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [sl], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf140440b │ │ │ │ vrhadd.s8 q12, q15, q12 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ @ instruction: 0xf8510191 │ │ │ │ andls r0, r0, #180, 30 @ 0x2d0 │ │ │ │ - ldc2l 0, cr15, [r8], {192} @ 0xc0 │ │ │ │ + stc2 0, cr15, [r0], #768 @ 0x300 │ │ │ │ svclt 0x001ff7fd │ │ │ │ @ instruction: 0xee1d4b5d │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ ldmdavs r9!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmpl r3, {r2, r5, r7, r9}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ svclt 0x004b440b │ │ │ │ bicsvc pc, lr, r0, lsl #10 │ │ │ │ tstpvc r0, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x01bcf8d0 │ │ │ │ subeq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - ldc2 0, cr15, [sl], #768 @ 0x300 │ │ │ │ + stc2 0, cr15, [r2], {192} @ 0xc0 │ │ │ │ svclt 0x0001f7fd │ │ │ │ @ instruction: 0xf14002a5 │ │ │ │ @ instruction: 0xf0c68182 │ │ │ │ - blmi 0x13e12d4 │ │ │ │ + blmi 0x13e11a4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstppl r4, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2l 0, cr15, [r6], {192} @ 0xc0 │ │ │ │ - bllt 0x1920e54 │ │ │ │ + stc2 0, cr15, [lr], {192} @ 0xc0 │ │ │ │ + bllt 0x1920e04 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ adceq r0, r4, #88 @ 0x58 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ cmnphi r8, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf904f0c6 │ │ │ │ + @ instruction: 0xf8ccf0c6 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fefc9f │ │ │ │ - blmi 0xc11b98 │ │ │ │ + @ instruction: 0xf7fefc67 │ │ │ │ + blmi 0xc11b48 │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsvs pc, r0, lsl #10 │ │ │ │ ubfxeq pc, r0, #17, #1 │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [r3], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf0c0461a │ │ │ │ - @ instruction: 0xf7fefc45 │ │ │ │ - blmi 0x991b6c │ │ │ │ + @ instruction: 0xf7fefc0d │ │ │ │ + blmi 0x991b1c │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ msreq (UNDEF: 100), r0 │ │ │ │ stmdaeq r4!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [r3], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf0c0461a │ │ │ │ - @ instruction: 0xf7fefc2f │ │ │ │ + @ instruction: 0xf7fefbf7 │ │ │ │ @ instruction: 0xf04fbb0f │ │ │ │ strdeq r3, [r4, #-15]! │ │ │ │ - @ instruction: 0xf9cef0c0 │ │ │ │ + @ instruction: 0xf996f0c0 │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ @ instruction: 0xf0c00020 │ │ │ │ - strmi pc, [r2], -r9, asr #19 │ │ │ │ + @ instruction: 0x4602f991 │ │ │ │ mcrlt 7, 0, pc, cr4, cr13, {7} @ │ │ │ │ @ instruction: 0xf64f0124 │ │ │ │ @ instruction: 0xf0c070ff │ │ │ │ - strmi pc, [r6], -r1, asr #19 │ │ │ │ + strmi pc, [r6], -r9, lsl #19 │ │ │ │ eorseq pc, r0, r4 │ │ │ │ - @ instruction: 0xf9bcf0c0 │ │ │ │ + @ instruction: 0xf984f0c0 │ │ │ │ @ instruction: 0xf7fd4602 │ │ │ │ svclt 0x0000bdf7 │ │ │ │ - addeq sp, sl, r6, lsr r3 │ │ │ │ - strdeq sp, [sl], r6 │ │ │ │ - addeq sp, sl, r0, asr #5 │ │ │ │ - addeq sp, sl, r6, lsl #5 │ │ │ │ - addeq sp, sl, ip, asr #4 │ │ │ │ - addeq sp, sl, r2, lsl r2 │ │ │ │ - ldrdeq sp, [sl], r2 │ │ │ │ - addeq sp, sl, r0, lsr #3 │ │ │ │ - addeq sp, sl, sl, ror #2 │ │ │ │ - addeq sp, sl, r4, lsr #2 │ │ │ │ + addeq sp, sl, r6, lsl #7 │ │ │ │ + addeq sp, sl, r6, asr #6 │ │ │ │ + addeq sp, sl, r0, lsl r3 │ │ │ │ ldrdeq sp, [sl], r6 │ │ │ │ - addeq sp, sl, r0, lsr #1 │ │ │ │ - addeq sp, sl, r4, ror r0 │ │ │ │ - blcs 0x131ba0 │ │ │ │ + umulleq sp, sl, ip, r2 │ │ │ │ + addeq sp, sl, r2, ror #4 │ │ │ │ + addeq sp, sl, r2, lsr #4 │ │ │ │ + strdeq sp, [sl], r0 │ │ │ │ + @ instruction: 0x008ad1ba │ │ │ │ + addeq sp, sl, r4, ror r1 │ │ │ │ + addeq sp, sl, r6, lsr #2 │ │ │ │ + strdeq sp, [sl], r0 │ │ │ │ + addeq sp, sl, r4, asr #1 │ │ │ │ + blcs 0x131b50 │ │ │ │ mcrge 6, 2, pc, cr4, cr12, {1} @ │ │ │ │ @ instruction: 0xf10003e2 │ │ │ │ @ instruction: 0x03a383f8 │ │ │ │ mvnhi pc, #0, 2 │ │ │ │ @ instruction: 0xee1d4bd5 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ @@ -84771,228 +84751,228 @@ │ │ │ │ ldmpl r2, {r3, r4, r8, lr}^ │ │ │ │ movweq lr, #43778 @ 0xab02 │ │ │ │ movwls r4, #5142 @ 0x1416 │ │ │ │ @ instruction: 0xf8d89600 │ │ │ │ @ instruction: 0xf8d03040 │ │ │ │ ldrmi r0, [r3], #-3096 @ 0xfffff3e8 │ │ │ │ @ instruction: 0xf0c0461a │ │ │ │ - @ instruction: 0xf7fdfc19 │ │ │ │ + @ instruction: 0xf7fdfbe1 │ │ │ │ @ instruction: 0xf0bfbd77 │ │ │ │ - vfma.f32 d15, d26, d29 │ │ │ │ + @ instruction: 0xf20afc85 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ sbcseq r4, r2, r5, lsl #12 │ │ │ │ ldrsbeq pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ - @ instruction: 0xf858f0c6 │ │ │ │ + @ instruction: 0xf820f0c6 │ │ │ │ ldrsbne pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c84628 │ │ │ │ - @ instruction: 0xf7fdff79 │ │ │ │ - blmi 0xff092954 │ │ │ │ + @ instruction: 0xf7fdff41 │ │ │ │ + blmi 0xff092904 │ │ │ │ svcne 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmibne fp, {r0, r3, r6, r7, fp, ip, lr} │ │ │ │ vshl.s8 d4, d10, d0 │ │ │ │ @ instruction: 0xf8d06154 │ │ │ │ @ instruction: 0xf0c00654 │ │ │ │ - @ instruction: 0xf7fdfbaf │ │ │ │ - blmi 0xfee52be4 │ │ │ │ + @ instruction: 0xf7fdfb77 │ │ │ │ + blmi 0xfee52b94 │ │ │ │ svcne 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmibne fp, {r0, r3, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf500440a │ │ │ │ @ instruction: 0xf8d061db │ │ │ │ @ instruction: 0xf0c006d8 │ │ │ │ - @ instruction: 0xf7fdfb9b │ │ │ │ + @ instruction: 0xf7fdfb63 │ │ │ │ @ instruction: 0xf0bfbee4 │ │ │ │ - @ instruction: 0xf20afc83 │ │ │ │ + sha1c.32 , q5, │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ sbcseq r4, r2, r5, lsl #12 │ │ │ │ ldrsbeq pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ - @ instruction: 0xf81ef0c6 │ │ │ │ + @ instruction: 0xffe6f0c5 │ │ │ │ ldrsbne pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c84628 │ │ │ │ - @ instruction: 0xf7fdff3f │ │ │ │ - @ instruction: 0xf0c6bdbc │ │ │ │ - blmi 0xfe9a10a8 │ │ │ │ + @ instruction: 0xf7fdff07 │ │ │ │ + @ instruction: 0xf0c5bdbc │ │ │ │ + blmi 0xfe9a2f78 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpne r8, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0xfec9f386 │ │ │ │ - blt 0x13a1080 │ │ │ │ + blx 0x1e9f336 │ │ │ │ + blt 0x13a1030 │ │ │ │ ldrdne pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0020162 │ │ │ │ movwcs r0, #544 @ 0x220 │ │ │ │ @ instruction: 0xf0c64608 │ │ │ │ - @ instruction: 0xf8d8fc7b │ │ │ │ + @ instruction: 0xf8d8fc43 │ │ │ │ ldrtmi r1, [r8], -r0, asr #32 │ │ │ │ - @ instruction: 0xff12f0c8 │ │ │ │ + cdp2 0, 13, cr15, cr10, cr8, {6} │ │ │ │ stmdblt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdne pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0020122 │ │ │ │ movwcs r0, #560 @ 0x230 │ │ │ │ @ instruction: 0xf0c64608 │ │ │ │ - @ instruction: 0xf8d8fc6b │ │ │ │ + @ instruction: 0xf8d8fc33 │ │ │ │ ldrtmi r1, [r8], -r0, asr #32 │ │ │ │ - @ instruction: 0xff02f0c8 │ │ │ │ + cdp2 0, 12, cr15, cr10, cr8, {6} │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf1400724 │ │ │ │ @ instruction: 0xf0c582ca │ │ │ │ - @ instruction: 0xf7fefb09 │ │ │ │ + @ instruction: 0xf7fefad1 │ │ │ │ vmul.i8 , q7, q1 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ @ instruction: 0xf8510191 │ │ │ │ andls r0, r0, #216, 26 @ 0x3600 │ │ │ │ - blx 0x151f3ea │ │ │ │ + blx 0x71f39a │ │ │ │ ldclt 7, cr15, [r9, #1012] @ 0x3f4 │ │ │ │ - @ instruction: 0xffc6f0c5 │ │ │ │ + @ instruction: 0xff8ef0c5 │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r4, r5, r6, r7, r8, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdfb61 │ │ │ │ + @ instruction: 0xf7fdfb29 │ │ │ │ @ instruction: 0xf0c5bd7c │ │ │ │ - blmi 0x1ca2fd0 │ │ │ │ + blmi 0x1ca2ea0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrspl pc, r8, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0x119f45e │ │ │ │ + blx 0x39f40e │ │ │ │ stmiblt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xff8cf0c5 │ │ │ │ + @ instruction: 0xff54f0c5 │ │ │ │ vnmla.f64 d4, d13, d18 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r3, r5, r6, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fefb27 │ │ │ │ + @ instruction: 0xf7fefaef │ │ │ │ vmla.i8 , q15, │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ andls r0, r0, #145 @ 0x91 │ │ │ │ orrsvc pc, ip, r0, lsl #10 │ │ │ │ teqpeq r8, r0 @ @ p-variant is OBSOLETE │ │ │ │ - blx 0xffc1f4b0 │ │ │ │ + blx 0xfee1f460 │ │ │ │ ldclt 7, cr15, [r5, #-1012]! @ 0xfffffc0c │ │ │ │ - @ instruction: 0xff62f0c5 │ │ │ │ + @ instruction: 0xff2af0c5 │ │ │ │ vnmla.f64 d4, d13, d14 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r3, r5, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fefafd │ │ │ │ + @ instruction: 0xf7fefac5 │ │ │ │ @ instruction: 0xf0c5b999 │ │ │ │ - blmi 0x10e2f08 │ │ │ │ + blmi 0x10e2dd8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppvs r0, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0xff89f524 │ │ │ │ + blx 0xfea9f4d4 │ │ │ │ ldcllt 7, cr15, [fp], #1012 @ 0x3f4 │ │ │ │ - @ instruction: 0xff28f0c5 │ │ │ │ + cdp2 0, 15, cr15, cr0, cr5, {6} │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r7, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fefac3 │ │ │ │ + @ instruction: 0xf7fefa8b │ │ │ │ @ instruction: 0xf0c5b95f │ │ │ │ - blmi 0xa22e94 │ │ │ │ + blmi 0xa22d64 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstppl r8, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0xfea1f598 │ │ │ │ + blx 0x1c1f548 │ │ │ │ stcllt 7, cr15, [r1], {253} @ 0xfd │ │ │ │ - cdp2 0, 14, cr15, cr14, cr5, {6} │ │ │ │ + cdp2 0, 11, cr15, cr6, cr5, {6} │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r3, r6, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fefa89 │ │ │ │ + @ instruction: 0xf7fefa51 │ │ │ │ svclt 0x0000b925 │ │ │ │ - addeq ip, sl, sl, asr #31 │ │ │ │ - addeq ip, sl, r0, ror pc │ │ │ │ + addeq sp, sl, sl, lsl r0 │ │ │ │ + addeq ip, sl, r0, asr #31 │ │ │ │ + umulleq ip, sl, r8, pc @ │ │ │ │ addeq ip, sl, r8, asr #30 │ │ │ │ - strdeq ip, [sl], r8 │ │ │ │ - addeq ip, sl, sl, asr lr │ │ │ │ - addeq ip, sl, r0, lsr #28 │ │ │ │ - addeq ip, sl, r6, ror #27 │ │ │ │ - umulleq ip, sl, r2, sp │ │ │ │ - addeq ip, sl, r8, asr sp │ │ │ │ - addeq ip, sl, lr, lsl sp │ │ │ │ - addeq ip, sl, r4, ror #25 │ │ │ │ - addeq ip, sl, sl, lsr #25 │ │ │ │ + addeq ip, sl, sl, lsr #29 │ │ │ │ + addeq ip, sl, r0, ror lr │ │ │ │ + addeq ip, sl, r6, lsr lr │ │ │ │ + addeq ip, sl, r2, ror #27 │ │ │ │ + addeq ip, sl, r8, lsr #27 │ │ │ │ + addeq ip, sl, lr, ror #26 │ │ │ │ + addeq ip, sl, r4, lsr sp │ │ │ │ + strdeq ip, [sl], sl │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f7213f │ │ │ │ stmdacs r0, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r2], #-496 @ 0xfffffe10 │ │ │ │ @ instruction: 0xee1d4bd8 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ @@ -85000,15 +84980,15 @@ │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1, #-1053] @ 0xfffffbe3 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2105 @ 0xfffff7c7 │ │ │ │ tstpvs r7, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmdaeq r0!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0x141f648 │ │ │ │ + blx 0x61f5f8 │ │ │ │ stcllt 7, cr15, [r9], #-1012 @ 0xfffffc0c │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f7211f │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrrcge 4, 7, pc, r0, cr12 @ │ │ │ │ vnmla.f64 d4, d29, d8 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ @@ -85017,364 +84997,364 @@ │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1, #-1053] @ 0xfffffbe3 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2105 @ 0xfffff7c7 │ │ │ │ mvnvc pc, r0, lsl #4 │ │ │ │ ubfxeq pc, r0, #17, #13 │ │ │ │ - blx 0xb9f68c │ │ │ │ + @ instruction: 0xf9f4f0c0 │ │ │ │ mcrrlt 7, 15, pc, r7, cr13 @ │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ @ instruction: 0xf600681b │ │ │ │ ldmpl r3, {r2, r4, r7, r8, ip, sp}^ │ │ │ │ andeq lr, sl, #3072 @ 0xc00 │ │ │ │ andls r4, r1, #503316480 @ 0x1e000000 │ │ │ │ @ instruction: 0xf8d89600 │ │ │ │ @ instruction: 0xf8d02040 │ │ │ │ ldrmi r0, [r3], #-2964 @ 0xfffff46c │ │ │ │ @ instruction: 0xf0c0461a │ │ │ │ - @ instruction: 0xf7fdfa11 │ │ │ │ - bmi 0xfec92184 │ │ │ │ + @ instruction: 0xf7fdf9d9 │ │ │ │ + bmi 0xfec92134 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-3131 @ 0xfffff3c5 │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ tstpvs pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmibeq r0!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf9b8f0c0 │ │ │ │ - stcllt 7, cr15, [pc, #1012] @ 0x637e4 │ │ │ │ + @ instruction: 0xf980f0c0 │ │ │ │ + stcllt 7, cr15, [pc, #1012] @ 0x63794 │ │ │ │ vnmls.f32 s8, s27, s13 │ │ │ │ ldcvs 15, cr1, [fp], #-448 @ 0xfffffe40 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r3], #-2186 @ 0xfffff776 │ │ │ │ vshl.s8 d20, d2, d13 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ @ instruction: 0xf6000091 │ │ │ │ @ instruction: 0xf8d0116c │ │ │ │ @ instruction: 0xf0c0096c │ │ │ │ - @ instruction: 0xf7fdf9a3 │ │ │ │ + @ instruction: 0xf7fdf96b │ │ │ │ @ instruction: 0x4631bdba │ │ │ │ andscs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - cdp2 0, 10, cr15, cr0, cr3, {6} │ │ │ │ + cdp2 0, 6, cr15, cr8, cr3, {6} │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c34628 │ │ │ │ - @ instruction: 0xf7fdfd7d │ │ │ │ + @ instruction: 0xf7fdfd45 │ │ │ │ strcs fp, [r3], #-3784 @ 0xfffff138 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0c34630 │ │ │ │ - @ instruction: 0x4632fe93 │ │ │ │ + @ instruction: 0x4632fe5b │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - ldc2l 0, cr15, [r0, #-780]! @ 0xfffffcf4 │ │ │ │ + ldc2 0, cr15, [r8, #-780]! @ 0xfffffcf4 │ │ │ │ mvnsle r3, r1, lsl #24 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr9, cr13, {7} │ │ │ │ strtmi r0, [r9], -r2, lsr #2 │ │ │ │ andseq pc, r0, #2 │ │ │ │ andcc r4, ip, #40, 12 @ 0x2800000 │ │ │ │ - cdp2 0, 14, cr15, cr0, cr3, {6} │ │ │ │ + cdp2 0, 10, cr15, cr8, cr3, {6} │ │ │ │ mrclt 7, 2, APSR_nzcv, cr7, cr13, {7} │ │ │ │ strtmi r0, [r9], -r2, ror #1 │ │ │ │ andseq pc, r8, #2 │ │ │ │ andcc r4, r4, #40, 12 @ 0x2800000 │ │ │ │ - cdp2 0, 13, cr15, cr6, cr3, {6} │ │ │ │ + cdp2 0, 9, cr15, cr14, cr3, {6} │ │ │ │ mcrlt 7, 2, pc, cr13, cr13, {7} @ │ │ │ │ @ instruction: 0xee1d4985 │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ andeq lr, r9, r1, lsl #22 │ │ │ │ stmib sp, {r1, r3, sl, lr}^ │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ strmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ bicvs pc, ip, r0, lsl #10 │ │ │ │ @ instruction: 0x0660f8d0 │ │ │ │ - @ instruction: 0xf9a0f0c0 │ │ │ │ - bllt 0xfef6149c │ │ │ │ + @ instruction: 0xf968f0c0 │ │ │ │ + bllt 0xfef6144c │ │ │ │ @ instruction: 0xee1d497a │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ tsteq r9, r0, lsl #22 │ │ │ │ strmi r4, [r3], #-1026 @ 0xfffffbfe │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0x61abf500 │ │ │ │ ldrbeq pc, [r8, #-2256] @ 0xfffff730 @ │ │ │ │ - @ instruction: 0xf988f0c0 │ │ │ │ - bllt 0xfe9614cc │ │ │ │ + @ instruction: 0xf950f0c0 │ │ │ │ + bllt 0xfe96147c │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x1423f78 │ │ │ │ + b 0x1423f28 │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf0c5811d │ │ │ │ - blmi 0x1b22c0c │ │ │ │ + blmi 0x1b22adc │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvs r0, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf962f0c0 │ │ │ │ + @ instruction: 0xf92af0c0 │ │ │ │ ldcllt 7, cr15, [r6], #1012 @ 0x3f4 │ │ │ │ @ instruction: 0xee1d495d │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ andeq lr, r9, r1, lsl #22 │ │ │ │ stmib sp, {r1, r3, sl, lr}^ │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ strmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ bicsmi pc, r4, r0, lsl #4 │ │ │ │ ldrbeq pc, [r4], #2256 @ 0x8d0 @ │ │ │ │ - @ instruction: 0xf94af0c0 │ │ │ │ - bllt 0x19e1548 │ │ │ │ + @ instruction: 0xf912f0c0 │ │ │ │ + bllt 0x19e14f8 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0c32210 │ │ │ │ - ldrtmi pc, [r2], -r3, lsl #28 @ │ │ │ │ + ldrtmi pc, [r2], -fp, asr #27 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - mrrc2 0, 12, pc, r4, cr3 @ │ │ │ │ + ldc2 0, cr15, [ip], {195} @ 0xc3 │ │ │ │ mrclt 7, 3, APSR_nzcv, cr5, cr13, {7} │ │ │ │ andcs r2, r8, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - ldc2l 0, cr15, [r6, #780]! @ 0x30c │ │ │ │ + ldc2 0, cr15, [lr, #780]! @ 0x30c │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c34628 │ │ │ │ - stccc 12, cr15, [r1], {71} @ 0x47 │ │ │ │ + stccc 12, cr15, [r1], {15} │ │ │ │ @ instruction: 0xf7fdd1f3 │ │ │ │ stmdbmi r5, {r1, r2, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x79698 │ │ │ │ + bl 0x79648 │ │ │ │ strmi r0, [r2], #-265 @ 0xfffffef7 │ │ │ │ vshl.s8 d20, d3, d14 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ stmib sp, {r0, r4, r7}^ │ │ │ │ vrhadd.s8 d2, d0, d0 │ │ │ │ @ instruction: 0xf8d061e4 │ │ │ │ @ instruction: 0xf0c006e4 │ │ │ │ - @ instruction: 0xf7fdf917 │ │ │ │ + @ instruction: 0xf7fdf8df │ │ │ │ vpadd.i8 d11, d5, d18 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ adceq r0, r4, #88 @ 0x58 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ addhi pc, pc, r0, asr #2 │ │ │ │ - ldc2l 0, cr15, [r6, #-788] @ 0xfffffcec │ │ │ │ + ldc2 0, cr15, [lr, #-788] @ 0xfffffcec │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r8, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdf8f1 │ │ │ │ + @ instruction: 0xf7fdf8b9 │ │ │ │ stmdbmi r8!, {r0, r2, r7, sl, fp, ip, sp, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r5, [r2], #-2112 @ 0xfffff7c0 │ │ │ │ strmi r4, [r3], #-1029 @ 0xfffffbfb │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc r3, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ biceq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ - @ instruction: 0xf8daf0c0 │ │ │ │ - blt 0xffde1628 │ │ │ │ + @ instruction: 0xf8a2f0c0 │ │ │ │ + blt 0xffde15d8 │ │ │ │ @ instruction: 0xee1d491d │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strmi r4, [sp], #-1034 @ 0xfffffbf6 │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d07152 │ │ │ │ @ instruction: 0xf0c00348 │ │ │ │ - @ instruction: 0xf7fdf8c3 │ │ │ │ + @ instruction: 0xf7fdf88b │ │ │ │ @ instruction: 0xf64fbade │ │ │ │ @ instruction: 0xf0c372ff │ │ │ │ - @ instruction: 0xf7fdfbf7 │ │ │ │ + @ instruction: 0xf7fdfbbf │ │ │ │ rscscs fp, pc, #2144 @ 0x860 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0xffc9f986 │ │ │ │ + blx 0xfee9f936 │ │ │ │ mrclt 7, 3, APSR_nzcv, cr15, cr13, {7} │ │ │ │ - addeq ip, sl, r2, lsr ip │ │ │ │ - addeq ip, sl, lr, ror #23 │ │ │ │ - @ instruction: 0x008acbba │ │ │ │ - addeq ip, sl, sl, lsl #23 │ │ │ │ - addeq ip, sl, r0, ror #22 │ │ │ │ + addeq ip, sl, r2, lsl #25 │ │ │ │ + addeq ip, sl, lr, lsr ip │ │ │ │ + addeq ip, sl, sl, lsl #24 │ │ │ │ ldrdeq ip, [sl], sl │ │ │ │ - addeq ip, sl, sl, lsr #21 │ │ │ │ - addeq ip, sl, ip, asr sl │ │ │ │ - addeq ip, sl, lr, lsr #20 │ │ │ │ - addeq ip, sl, r8, asr #19 │ │ │ │ - addeq ip, sl, sl, ror r9 │ │ │ │ - addeq ip, sl, ip, asr #18 │ │ │ │ - addeq ip, sl, lr, lsl r9 │ │ │ │ - stc2l 0, cr15, [r4], #788 @ 0x314 │ │ │ │ + @ instruction: 0x008acbb0 │ │ │ │ + addeq ip, sl, sl, lsr #22 │ │ │ │ + strdeq ip, [sl], sl │ │ │ │ + addeq ip, sl, ip, lsr #21 │ │ │ │ + addeq ip, sl, lr, ror sl │ │ │ │ + addeq ip, sl, r8, lsl sl │ │ │ │ + addeq ip, sl, sl, asr #19 │ │ │ │ + umulleq ip, sl, ip, r9 │ │ │ │ + addeq ip, sl, lr, ror #18 │ │ │ │ + stc2 0, cr15, [ip], #788 @ 0x314 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r5, r6, r8}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdf87f │ │ │ │ + @ instruction: 0xf7fdf847 │ │ │ │ @ instruction: 0xf0c5bc13 │ │ │ │ - blmi 0xaa2a0c │ │ │ │ + blmi 0xaa28dc │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrcs pc, ip, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf862f0c0 │ │ │ │ - bllt 0xffe21718 │ │ │ │ - stc2 0, cr15, [sl], #788 @ 0x314 │ │ │ │ + @ instruction: 0xf82af0c0 │ │ │ │ + bllt 0xffe216c8 │ │ │ │ + ldc2l 0, cr15, [r2], #-788 @ 0xfffffcec │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r7, r8, ip}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdf845 │ │ │ │ + @ instruction: 0xf7fdf80d │ │ │ │ andscs fp, r0, #222208 @ 0x36400 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - ldc2l 0, cr15, [ip, #-780] @ 0xfffffcf4 │ │ │ │ + stc2 0, cr15, [r4, #-780]! @ 0xfffffcf4 │ │ │ │ andscs lr, r0, #167772160 @ 0xa000000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - ldc2l 0, cr15, [r6, #-780] @ 0xfffffcf4 │ │ │ │ + ldc2 0, cr15, [lr, #-780] @ 0xfffffcf4 │ │ │ │ andcs lr, r0, r1, lsl #8 │ │ │ │ - @ instruction: 0x41bcf64e │ │ │ │ + tstpmi ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ eorvc pc, ip, #64, 4 │ │ │ │ - @ instruction: 0xf954f1d7 │ │ │ │ - umulleq ip, sl, r6, r8 │ │ │ │ - addeq ip, sl, ip, asr r8 │ │ │ │ - addeq ip, sl, r2, lsr #16 │ │ │ │ - mlaseq r3, ip, r1, r8 │ │ │ │ + @ instruction: 0xf91cf1d7 │ │ │ │ + addeq ip, sl, r6, ror #17 │ │ │ │ + addeq ip, sl, ip, lsr #17 │ │ │ │ + addeq ip, sl, r2, ror r8 │ │ │ │ + eorseq r8, r3, ip, ror #1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ stmdals r6, {r2, r9, sl, lr} │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ @ instruction: 0xf0bf4615 │ │ │ │ - @ instruction: 0xf894fd77 │ │ │ │ + @ instruction: 0xf894fd3f │ │ │ │ @ instruction: 0x460730d0 │ │ │ │ ldrtmi fp, [sl], -r3, lsl #3 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - mcr2 7, 3, pc, cr6, cr5, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr12, cr5, {7} @ │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdblt r0!, {r5, r8, r9, sl, fp, sp, lr}^ │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf7f56bd9 │ │ │ │ - @ instruction: 0x6d63f929 │ │ │ │ + @ instruction: 0x6d63f94f │ │ │ │ strvs r4, [r3, #1091]! @ 0x443 │ │ │ │ svcvs 0x0063e7df │ │ │ │ - b 0x1067908 │ │ │ │ + b 0x10678b8 │ │ │ │ @ instruction: 0xf0bf1003 │ │ │ │ - @ instruction: 0xf646fd4d │ │ │ │ + @ instruction: 0xf646fd15 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf9f8f0c5 │ │ │ │ + @ instruction: 0xf9c0f0c5 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ ldmdavs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ push {r0, r3, r7, pc} │ │ │ │ vst1.64 {d20}, [pc :256], r0 │ │ │ │ - bl 0xfebbaa3c │ │ │ │ + bl 0xfebba9ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ rsbsle r2, r0, sp, lsl #22 │ │ │ │ strmi r6, [r4], -r1, lsl #30 │ │ │ │ cmnle ip, r0, lsl #18 │ │ │ │ - blcs 0x17db08 │ │ │ │ - blvs 0xfe55788c │ │ │ │ + blcs 0x17dab8 │ │ │ │ + blvs 0xfe55783c │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 6, sp, r3, cr5 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8d0d071 │ │ │ │ mcrcs 0, 0, r6, cr0, cr0, {4} │ │ │ │ @ instruction: 0xf0bbd174 │ │ │ │ - vmul.i8 d31, d4, d9 │ │ │ │ + vadd.i8 , q10, │ │ │ │ vmlsl.s q10, d16, d0[4] │ │ │ │ stmdavs fp!, {r0, r2, r4, r7, r9, sl} │ │ │ │ strmi r2, [r7], -r0, lsl #4 │ │ │ │ ldrsbls pc, [r8], #-132 @ 0xffffff7c @ │ │ │ │ eorne pc, r3, r6, asr r8 @ │ │ │ │ andcs r4, r8, r3, lsl #12 │ │ │ │ - stc2 0, cr15, [sl, #780]! @ 0x30c │ │ │ │ + ldc2l 0, cr15, [r2, #-780]! @ 0xfffffcf4 │ │ │ │ ldrdge pc, [r0], -r5 │ │ │ │ - @ instruction: 0xf84af0bf │ │ │ │ + @ instruction: 0xf812f0bf │ │ │ │ @ instruction: 0xf1ba4680 │ │ │ │ cmple r6, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8c8f7f5 │ │ │ │ + @ instruction: 0xf8eef7f5 │ │ │ │ @ instruction: 0x46416bb0 │ │ │ │ - @ instruction: 0xf95ef0c3 │ │ │ │ - blcs 0x17db74 │ │ │ │ + @ instruction: 0xf926f0c3 │ │ │ │ + blcs 0x17db24 │ │ │ │ @ instruction: 0x4620d010 │ │ │ │ - @ instruction: 0xff88f036 │ │ │ │ + @ instruction: 0xff5af036 │ │ │ │ suble r2, ip, r0, lsl #16 │ │ │ │ @ instruction: 0xf0bf68a8 │ │ │ │ - @ instruction: 0xf646fce7 │ │ │ │ + @ instruction: 0xf646fcaf │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r1, r3, r6, r9, sp, lr} │ │ │ │ - @ instruction: 0xf992f0c5 │ │ │ │ + @ instruction: 0xf95af0c5 │ │ │ │ andcs r6, r1, #6336 @ 0x18c0 │ │ │ │ strtmi r6, [r0], -r1, lsr #17 │ │ │ │ @ instruction: 0xf7f71ac9 │ │ │ │ ldrtmi pc, [r8], -r7, ror #24 @ │ │ │ │ - @ instruction: 0xf8c8f0c3 │ │ │ │ + @ instruction: 0xf890f0c3 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ subsls pc, r8, r4, asr #17 │ │ │ │ addsmi r2, r3, #0, 4 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr}^ │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [r9], #-772 @ 0xfffffcfc │ │ │ │ mrrc2 7, 15, pc, r6, cr7 @ │ │ │ │ @@ -85390,64 +85370,64 @@ │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46184770 │ │ │ │ @ instruction: 0xf856e7ee │ │ │ │ @ instruction: 0xf0c3102a │ │ │ │ - @ instruction: 0xe7adf911 │ │ │ │ + sbfx pc, r9, #17, #14 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x96002211 │ │ │ │ @ instruction: 0xff18f7ff │ │ │ │ @ instruction: 0xf64ee7d6 │ │ │ │ - vsra.s64 d20, d28, #64 │ │ │ │ + vaddw.s8 q10, q0, d12 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ - blmi 0xe3a44 │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ + blmi 0xe39f4 │ │ │ │ rsbscs pc, r9, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf9a6f20e │ │ │ │ - ldrhteq r8, [r3], -r0 │ │ │ │ + @ instruction: 0xf96ef20e │ │ │ │ + eorseq r8, r3, r0, lsl #2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebbab94 │ │ │ │ + bl 0xfebbab44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ smullscc pc, r0, r0, r8 @ │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ @ instruction: 0x4631b173 │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - movwcs pc, #10369 @ 0x2881 @ │ │ │ │ + movwcs pc, #10407 @ 0x28a7 @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ strmi r6, [pc], -r0, lsl #30 │ │ │ │ vmla.i8 , q2, q8 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x463a0395 │ │ │ │ - blvs 0xff6b5258 │ │ │ │ - @ instruction: 0xf838f7f5 │ │ │ │ + blvs 0xff6b5208 │ │ │ │ + @ instruction: 0xf85ef7f5 │ │ │ │ ldrtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ strb r6, [r0, r3, lsr #11]! │ │ │ │ subne r6, r0, r3, ror #30 │ │ │ │ andne lr, r3, r0, asr #20 │ │ │ │ - mrrc2 0, 11, pc, ip, cr15 @ │ │ │ │ + stc2 0, cr15, [r4], #-764 @ 0xfffffd04 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c56819 │ │ │ │ - strb pc, [r2, r7, lsl #18]! @ │ │ │ │ + strb pc, [r2, pc, asr #17]! @ │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbac24 │ │ │ │ + bl 0xfebbabd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0ff8 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xffacf7ff │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -85457,255 +85437,255 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdavs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmdble sl, {r1, r8, r9, fp, sp}^ │ │ │ │ strmi r6, [r4], -fp, lsl #16 │ │ │ │ - blcs 0x752a0 │ │ │ │ + blcs 0x75250 │ │ │ │ stmdavs r8, {r3, r4, r5, ip, lr, pc}^ │ │ │ │ cmple r2, r0, lsl #16 │ │ │ │ - blcs 0x7f704 │ │ │ │ + blcs 0x7f6b4 │ │ │ │ @ instruction: 0xf8d4d140 │ │ │ │ andcs r3, r1, #144 @ 0x90 │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ suble r2, r0, r0, lsl #22 │ │ │ │ stmdavs lr!, {r8, r9, sp}^ │ │ │ │ @ instruction: 0x6d22b97e │ │ │ │ @ instruction: 0xf4116b91 │ │ │ │ andle r6, sl, r0, ror pc │ │ │ │ @ instruction: 0xf4026c52 │ │ │ │ - bcs 0x7c460 │ │ │ │ + bcs 0x7c410 │ │ │ │ movwcs fp, #3852 @ 0xf0c │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stmdavs fp!, {r0, r2, r5, r7, pc} │ │ │ │ eorsle r2, r3, r0, lsl #22 │ │ │ │ smullsne pc, r1, r4, r8 @ │ │ │ │ stmiavs fp!, {r9, sp} │ │ │ │ addsmi r4, r1, #32, 12 @ 0x2000000 │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ - bne 0xff2abed8 │ │ │ │ - blx 0x2021aaa │ │ │ │ + bne 0xff2abe88 │ │ │ │ + blx 0x2021a5a │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdblt r1, {r0, r8, r9, sl, fp, sp, lr}^ │ │ │ │ - blcs 0x7dc94 │ │ │ │ - blvs 0xfe557e08 │ │ │ │ + blcs 0x7dc44 │ │ │ │ + blvs 0xfe557db8 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 0, sp, r3, cr3 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ andcs sp, r0, r5, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf89483f8 │ │ │ │ - bcs 0x6bde4 │ │ │ │ + bcs 0x6bd94 │ │ │ │ @ instruction: 0xf894d1bb │ │ │ │ @ instruction: 0xf08330b4 │ │ │ │ ldr r0, [r6, r1, lsl #6]! │ │ │ │ - @ instruction: 0xffc6f0ba │ │ │ │ + @ instruction: 0xff8ef0ba │ │ │ │ @ instruction: 0xf8d4686b │ │ │ │ @ instruction: 0x46069058 │ │ │ │ vqdmulh.s , q2, │ │ │ │ vqdmlsl.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x46030795 │ │ │ │ andcs r2, pc, r1, lsl #4 │ │ │ │ @ instruction: 0xf0c36bb9 │ │ │ │ - blvs 0xfeee2c9c │ │ │ │ + blvs 0xfeee2b6c │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf0c34608 │ │ │ │ - @ instruction: 0xf894f87f │ │ │ │ + @ instruction: 0xf894f847 │ │ │ │ @ instruction: 0x462020d1 │ │ │ │ - bcs 0x7de00 │ │ │ │ + bcs 0x7ddb0 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ - bne 0xff2abf70 │ │ │ │ - blx 0xd21b42 │ │ │ │ + bne 0xff2abf20 │ │ │ │ + blx 0xd21af2 │ │ │ │ @ instruction: 0xf0c24630 │ │ │ │ - @ instruction: 0xf8c4ff93 │ │ │ │ + @ instruction: 0xf8c4ff5b │ │ │ │ stmdavs fp!, {r3, r4, r6, ip, pc}^ │ │ │ │ cmnle r5, r0, lsl #22 │ │ │ │ andcs r6, r1, #10551296 @ 0xa10000 │ │ │ │ strtmi r6, [r0], -r3, ror #26 │ │ │ │ @ instruction: 0xf7f71ac9 │ │ │ │ str pc, [r3, r3, lsr #22]! │ │ │ │ - mrc2 0, 6, pc, cr6, cr14, {5} │ │ │ │ + mrc2 0, 4, pc, cr14, cr14, {5} │ │ │ │ @ instruction: 0xf0be4607 │ │ │ │ - @ instruction: 0xf646fed3 │ │ │ │ + @ instruction: 0xf646fe9b │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ strmi r6, [r0], sl, asr #4 │ │ │ │ @ instruction: 0xf0c46819 │ │ │ │ - andcs pc, r4, fp, asr #31 │ │ │ │ - blx 0xfe09fea6 │ │ │ │ + mulcs r4, r3, pc @ │ │ │ │ + blx 0x129fe56 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ stmiami r0!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0c34638 │ │ │ │ - andcs pc, r1, r1, lsl #17 │ │ │ │ - blx 0x1d9febe │ │ │ │ + andcs pc, r1, r9, asr #16 │ │ │ │ + blx 0xf9fe6e │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0c34638 │ │ │ │ - @ instruction: 0xf8d8faa9 │ │ │ │ + @ instruction: 0xf8d8fa71 │ │ │ │ @ instruction: 0x463a1038 │ │ │ │ andcs r4, pc, r3, lsr r6 @ │ │ │ │ - blx 0xfef9fee6 │ │ │ │ + blx 0xfe19fe96 │ │ │ │ ldrsbtne pc, [r8], -r8 @ │ │ │ │ @ instruction: 0x4608463a │ │ │ │ - @ instruction: 0xf86cf0c3 │ │ │ │ + @ instruction: 0xf834f0c3 │ │ │ │ @ instruction: 0xf036e7b1 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0045f47f │ │ │ │ @ instruction: 0xf8842301 │ │ │ │ @ instruction: 0xe769307c │ │ │ │ - @ instruction: 0xff58f0ba │ │ │ │ + @ instruction: 0xff20f0ba │ │ │ │ ldrsbls pc, [r8], #-132 @ 0xffffff7c @ │ │ │ │ @ instruction: 0xf0be4607 │ │ │ │ - @ instruction: 0xf646fe97 │ │ │ │ + @ instruction: 0xf646fe5f │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ pkhbtmi r2, r0, r5, lsl #7 │ │ │ │ subvs pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c46819 │ │ │ │ - ldrtmi pc, [fp], -pc, lsl #31 @ │ │ │ │ + shsaxmi pc, fp, r7 @ │ │ │ │ andcs r4, r4, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf0c32008 │ │ │ │ - ldrtmi pc, [r1], -r3, ror #23 @ │ │ │ │ + ldrtmi pc, [r1], -fp, lsr #23 @ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x46202212 │ │ │ │ mcr2 7, 5, pc, cr12, cr15, {7} @ │ │ │ │ @ instruction: 0xf0c24638 │ │ │ │ - @ instruction: 0xf8c4ff2b │ │ │ │ + @ instruction: 0xf8c4fef3 │ │ │ │ @ instruction: 0xe7369058 │ │ │ │ @ instruction: 0xf0bf2004 │ │ │ │ - @ instruction: 0xf646fb31 │ │ │ │ + @ instruction: 0xf646faf9 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r1, r3, r6, r9, sp, lr} │ │ │ │ - @ instruction: 0xffdcf0c4 │ │ │ │ + @ instruction: 0xffa4f0c4 │ │ │ │ svclt 0x0000e78c │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbae64 │ │ │ │ + bl 0xfebbae14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ stmdbcs sp, {r0, r3, fp, sp, lr} │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svcvs 0x0006dc11 │ │ │ │ stmiblt r6!, {r2, r9, sl, lr} │ │ │ │ - blx 0xc21c6c │ │ │ │ + blx 0xc21c1c │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ ldrtmi r6, [r2], -r9, ror #16 │ │ │ │ strtmi r2, [r0], -r0, lsl #22 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [r9], #-772 @ 0xfffffcfc │ │ │ │ - blx 0xfe6a1c74 │ │ │ │ + blx 0xfe6a1c24 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fbd70 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ ldrb pc, [r1, sp, ror #28]! @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf8d0461f │ │ │ │ strhlt r3, [r7], ip │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - blcs 0xb552c │ │ │ │ + blcs 0xb54dc │ │ │ │ sbchi pc, r8, r0 │ │ │ │ vmul.i8 d2, d0, d15 │ │ │ │ andcs r8, r1, #187 @ 0xbb │ │ │ │ smlabbcs r0, sl, r0, r4 │ │ │ │ orreq pc, pc, r8, asr #13 │ │ │ │ @ instruction: 0xf040420a │ │ │ │ ldccs 0, cr8, [sl, #-700] @ 0xfffffd44 │ │ │ │ adchi pc, r8, r0 │ │ │ │ @ instruction: 0xf0402d16 │ │ │ │ - blcs 0x143fb0 │ │ │ │ + blcs 0x143f60 │ │ │ │ adchi pc, sl, r0, asr #32 │ │ │ │ - mrc2 0, 0, pc, cr8, cr14, {5} │ │ │ │ + stc2l 0, cr15, [r0, #760]! @ 0x2f8 │ │ │ │ svcvs 0x00204680 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf64680c0 │ │ │ │ @ instruction: 0xf2c07990 │ │ │ │ vmul.i8 d18, d20, d5 │ │ │ │ vqdmull.s q10, d16, d0[4] │ │ │ │ andcs r0, r0, #152576 @ 0x25400 │ │ │ │ @ instruction: 0xf8db4620 │ │ │ │ @ instruction: 0xf7f4103c │ │ │ │ - stclvs 14, cr15, [r3, #-580]! @ 0xfffffdbc │ │ │ │ + stclvs 14, cr15, [r3, #-732]! @ 0xfffffd24 │ │ │ │ strtmi r6, [r8], -r3, lsr #11 │ │ │ │ ldrdge pc, [r0], -r9 │ │ │ │ - blx 0xfeea0034 │ │ │ │ + blx 0xfe09ffe4 │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ andls r6, r4, #1769472 @ 0x1b0000 │ │ │ │ - bl 0xfa090 │ │ │ │ + bl 0xfa040 │ │ │ │ vcgt.s8 d16, d15, d10 │ │ │ │ @ instruction: 0xf2c07ad8 │ │ │ │ ldrmi r0, [r0], #-2705 @ 0xfffff56f │ │ │ │ strbmi r9, [r2], #-0 │ │ │ │ orrsmi pc, ip, sl, lsl #12 │ │ │ │ ldceq 8, cr15, [ip], {218} @ 0xda │ │ │ │ - ldc2 0, cr15, [r4, #-764] @ 0xfffffd04 │ │ │ │ + ldc2l 0, cr15, [ip], {191} @ 0xbf │ │ │ │ vceq.f32 d2, d0, d3 │ │ │ │ - vqadd.s8 q12, q12, │ │ │ │ - vsubw.s8 q8, q8, d24 │ │ │ │ + @ instruction: 0xf64780d1 │ │ │ │ + vrsra.s64 , q12, #64 │ │ │ │ movwls r0, #21299 @ 0x5333 │ │ │ │ orreq lr, r6, #3072 @ 0xc00 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x2114f8d3 │ │ │ │ - @ instruction: 0xff62f0c2 │ │ │ │ - ldc2l 0, cr15, [r6, #760] @ 0x2f8 │ │ │ │ + @ instruction: 0xff2af0c2 │ │ │ │ + ldc2 0, cr15, [lr, #760] @ 0x2f8 │ │ │ │ ldrsbtne pc, [r8], -fp @ │ │ │ │ @ instruction: 0xf0c24683 │ │ │ │ - @ instruction: 0xf8d4fef7 │ │ │ │ + @ instruction: 0xf8d4febf │ │ │ │ ldrbmi r3, [r9], -r8, lsl #1 │ │ │ │ @ instruction: 0xf04f4642 │ │ │ │ @ instruction: 0xf0030be2 │ │ │ │ strtmi r0, [r0], -pc, lsl #6 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r8, #-1004] @ 0xfffffc14 │ │ │ │ - stc2l 0, cr15, [r2, #760] @ 0x2f8 │ │ │ │ + stc2 0, cr15, [sl, #760] @ 0x2f8 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ adcvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c49003 │ │ │ │ - andcs pc, r4, #3024 @ 0xbd0 │ │ │ │ + andcs pc, r4, #2128 @ 0x850 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xff40f0c2 │ │ │ │ + @ instruction: 0xff08f0c2 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ strbmi r9, [r2], -r3, lsl #18 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ @ instruction: 0xf0034620 │ │ │ │ @ instruction: 0xf7fb030f │ │ │ │ msrlt CPSR_sxc, #3008 @ 0xbc0 │ │ │ │ strbmi r3, [r1], -r1, lsl #28 │ │ │ │ strbmi r2, [r0], -r2, lsl #28 │ │ │ │ @ instruction: 0xf06fbf8f │ │ │ │ - blls 0x1a460c │ │ │ │ + blls 0x1a45bc │ │ │ │ orreq lr, r6, #3072 @ 0xc00 │ │ │ │ ldrdcs pc, [ip, -r3]! │ │ │ │ - @ instruction: 0xff26f0c2 │ │ │ │ + cdp2 0, 14, cr15, cr14, cr2, {6} │ │ │ │ @ instruction: 0xf8d94628 │ │ │ │ @ instruction: 0xf0bf5000 │ │ │ │ - bmi 0x12a274c │ │ │ │ - blls 0x175610 │ │ │ │ + bmi 0x12a261c │ │ │ │ + blls 0x1755c0 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stceq 8, cr15, [r0, #-872]! @ 0xfffffc98 │ │ │ │ - bl 0x13a084 │ │ │ │ + bl 0x13a034 │ │ │ │ ldrmi r0, [r9], #-520 @ 0xfffffdf8 │ │ │ │ strtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ andcs r9, r0, #0, 2 │ │ │ │ @ instruction: 0xf0bf4941 │ │ │ │ - movwcs pc, #19677 @ 0x4cdd @ │ │ │ │ + movwcs pc, #19621 @ 0x4ca5 @ │ │ │ │ andlt r6, r7, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdcs pc, [r8], #132 @ 0x84 │ │ │ │ @@ -85725,55 +85705,55 @@ │ │ │ │ stmiale r9!, {r0, r1, r2, r3, r4, r8, fp, sp}^ │ │ │ │ andcs r4, r0, #139 @ 0x8b │ │ │ │ addeq pc, pc, #200, 12 @ 0xc800000 │ │ │ │ rscle r4, r3, r3, lsl r2 │ │ │ │ svcvs 0x0063e738 │ │ │ │ ldmibvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - b 0x1067f9c │ │ │ │ + b 0x1067f4c │ │ │ │ @ instruction: 0xf0bf1003 │ │ │ │ - @ instruction: 0xf8d9fa03 │ │ │ │ + @ instruction: 0xf8d9f9cb │ │ │ │ vst4.8 {d17-d20}, [pc], r0 │ │ │ │ @ instruction: 0xf0c47208 │ │ │ │ - @ instruction: 0xe732feb1 │ │ │ │ + @ instruction: 0xe732fe79 │ │ │ │ @ instruction: 0xf0bf2003 │ │ │ │ - @ instruction: 0xf894f9f9 │ │ │ │ + @ instruction: 0xf894f9c1 │ │ │ │ @ instruction: 0x460530d0 │ │ │ │ strtmi fp, [sl], -r3, asr #2 │ │ │ │ tstpvc r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f52001 │ │ │ │ - movwcs pc, #10983 @ 0x2ae7 @ │ │ │ │ + movwcs pc, #11021 @ 0x2b0d @ │ │ │ │ str r6, [lr, r3, ror #1]! │ │ │ │ ldmdblt fp, {r0, r1, r5, r8, r9, sl, fp, sp, lr}^ │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f46bd9 │ │ │ │ - stclvs 13, cr15, [r3, #-716]! @ 0xfffffd34 │ │ │ │ + stclvs 13, cr15, [r3, #-868]! @ 0xfffffc9c │ │ │ │ strb r6, [r8, r3, lsr #11]! │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xf9d8f0bf │ │ │ │ + @ instruction: 0xf9a0f0bf │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c46819 │ │ │ │ - strb pc, [r3, r3, lsl #29]! @ │ │ │ │ + strb pc, [r3, fp, asr #28]! @ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vsra.s64 d20, d28, #64 │ │ │ │ - blmi 0x1e43cc │ │ │ │ + vaddw.s8 q10, q0, d12 │ │ │ │ + blmi 0x1e437c │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1d65285 │ │ │ │ - svclt 0x0000fd89 │ │ │ │ - addeq ip, sl, sl, lsl r2 │ │ │ │ - addeq ip, sl, ip, asr #2 │ │ │ │ + svclt 0x0000fd51 │ │ │ │ + addeq ip, sl, sl, ror #4 │ │ │ │ + umulleq ip, sl, ip, r1 │ │ │ │ @ instruction: 0x009204f8 │ │ │ │ - eorseq r8, r3, ip, asr #3 │ │ │ │ + eorseq r8, r3, ip, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbb13c │ │ │ │ + bl 0xfebbb0ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i q9, q9, d0[2] │ │ │ │ smlabtlt fp, r0, r3, r0 │ │ │ │ strle r0, [r6, #-1427] @ 0xfffffa6d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -85784,15 +85764,15 @@ │ │ │ │ @ instruction: 0xf7ff2301 │ │ │ │ andcs pc, r1, r3, lsr #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbb188 │ │ │ │ + bl 0xfebbb138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ tstlt r3, r0, asr #7 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -85802,15 +85782,15 @@ │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, fp, ror #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebbb1d0 │ │ │ │ + bl 0xfebbb180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ vmla.i q10, q10, d0[3] │ │ │ │ @ instruction: 0xb3b31340 │ │ │ │ ldrmi r6, [r5], -r3, lsl #26 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ tstle lr, r0, ror pc │ │ │ │ @@ -85825,15 +85805,15 @@ │ │ │ │ svcvs 0x0070f413 │ │ │ │ strbteq sp, [r3], ip, ror #1 │ │ │ │ stmdavs fp, {r1, r3, r5, r6, r7, r8, sl, ip, lr, pc} │ │ │ │ andeq pc, r2, #35 @ 0x23 │ │ │ │ rscle r2, r5, sp, lsl #20 │ │ │ │ @ instruction: 0xf0216849 │ │ │ │ addmi r0, fp, #536870912 @ 0x20000000 │ │ │ │ - bcs 0x3d3c8c │ │ │ │ + bcs 0x3d3c3c │ │ │ │ vqadd.s8 , q10, q7 │ │ │ │ vmla.i d20, d16, d0[4] │ │ │ │ @ instruction: 0xf6460095 │ │ │ │ @ instruction: 0xf2c07490 │ │ │ │ @ instruction: 0xf8502495 │ │ │ │ @ instruction: 0xf8502023 │ │ │ │ stmdavs r1!, {r0, r5, ip, sp} │ │ │ │ @@ -85846,97 +85826,97 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdcc pc, [ip], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, , q2 │ │ │ │ orrslt r1, r8, r0, asr #32 │ │ │ │ stmdavs sl, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ - bcs 0x4358b4 │ │ │ │ + bcs 0x435864 │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ stcvs 0, cr13, [r1, #-48]! @ 0xffffffd0 │ │ │ │ @ instruction: 0xf4106b88 │ │ │ │ tstle lr, r0, ror pc │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ andcs pc, r1, r7, ror ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ mcrrvs 15, 15, r8, r9, cr8 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - b 0x1c58468 │ │ │ │ + b 0x1c58418 │ │ │ │ @ instruction: 0xf0031313 │ │ │ │ - bcs 0x3a4cc4 │ │ │ │ + bcs 0x3a4c74 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ - blcs 0x64ccc │ │ │ │ + blcs 0x64c7c │ │ │ │ stmiavs fp!, {r1, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ tstpeq r2, r3, lsr #32 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0018429a │ │ │ │ sbcsle r2, fp, sp, lsl #18 │ │ │ │ addsmi r6, r3, #2752512 @ 0x2a0000 │ │ │ │ @ instruction: 0xf0bed0d8 │ │ │ │ - @ instruction: 0xf8d5fc5d │ │ │ │ + @ instruction: 0xf8d5fc25 │ │ │ │ strmi r8, [r7], -r0 │ │ │ │ - stc2 0, cr15, [r4], #-760 @ 0xfffffd08 │ │ │ │ + blx 0xffba0396 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ smlalbble r4, r2, r1, r6 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ - bmi 0xff8a0a0c │ │ │ │ - beq 0xfe5e0c00 │ │ │ │ - blcs 0x75908 │ │ │ │ + bmi 0xff8a09bc │ │ │ │ + beq 0xfe5e0bb0 │ │ │ │ + blcs 0x758b8 │ │ │ │ svclt 0x000c4620 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [lr], {244} @ 0xf4 │ │ │ │ + stc2l 7, cr15, [r4], {244} @ 0xf4 │ │ │ │ ldrdlt pc, [r4], -r5 │ │ │ │ - stc2 0, cr15, [lr], {190} @ 0xbe │ │ │ │ + blx 0xff6203c2 │ │ │ │ @ instruction: 0xf1bb4680 │ │ │ │ teqle r5, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [ip], {244} @ 0xf4 │ │ │ │ + ldc2 7, cr15, [r2], #976 @ 0x3d0 │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0c74638 │ │ │ │ - @ instruction: 0xf646ff6b │ │ │ │ + @ instruction: 0xf646ff33 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0x463a2395 │ │ │ │ ldmdavs r9, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf85a68ab │ │ │ │ ldrmi r3, [r0, r3, lsr #32]! │ │ │ │ @ instruction: 0x46484639 │ │ │ │ - cdp2 0, 11, cr15, cr6, cr7, {6} │ │ │ │ + cdp2 0, 7, cr15, cr14, cr7, {6} │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - cdp2 0, 12, cr15, cr12, cr7, {6} │ │ │ │ + cdp2 0, 9, cr15, cr4, cr7, {6} │ │ │ │ strbmi r6, [sl], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7f84620 │ │ │ │ stmdavs r9!, {r0, r1, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf93ef7f8 │ │ │ │ vaba.s8 d30, d20, d1 │ │ │ │ vmull.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf85a0a95 │ │ │ │ @ instruction: 0xf0c21028 │ │ │ │ - @ instruction: 0xe7c1fcfb │ │ │ │ + strb pc, [r1, r3, asr #25] @ │ │ │ │ eorne pc, fp, sl, asr r8 @ │ │ │ │ - ldc2l 0, cr15, [r6], #776 @ 0x308 │ │ │ │ + ldc2 0, cr15, [lr], #776 @ 0x308 │ │ │ │ svclt 0x0000e7ce │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebbb3a0 │ │ │ │ + bl 0xfebbb350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ vmla.i q10, q10, d0[3] │ │ │ │ cmnlt r3, #64, 6 │ │ │ │ ldrmi r6, [r5], -r3, lsl #26 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ tstle lr, r0, ror pc │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ - blx 0xff9221c6 │ │ │ │ + blx 0xff922176 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mrrcvs 13, 3, fp, fp, cr8 @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ strbteq sp, [r3], ip, ror #1 │ │ │ │ @@ -85957,105 +85937,105 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [ip], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, , q2 │ │ │ │ orrslt r1, r8, r0, asr #32 │ │ │ │ stmdavs sl, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ - bcs 0x435a70 │ │ │ │ + bcs 0x435a20 │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ stcvs 0, cr13, [r1, #-48]! @ 0xffffffd0 │ │ │ │ @ instruction: 0xf4106b88 │ │ │ │ tstle lr, r0, ror pc │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ mulcs r1, r9, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ mcrrvs 7, 15, r8, r9, cr0 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - b 0x1c58624 │ │ │ │ + b 0x1c585d4 │ │ │ │ @ instruction: 0xf0031313 │ │ │ │ - bcs 0x3a4e80 │ │ │ │ + bcs 0x3a4e30 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ - blcs 0x64e88 │ │ │ │ + blcs 0x64e38 │ │ │ │ stmiavs fp!, {r1, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0x2320b90b │ │ │ │ @ instruction: 0xf0be60ab │ │ │ │ - @ instruction: 0xf8d5fb85 │ │ │ │ + @ instruction: 0xf8d5fb4d │ │ │ │ strmi r8, [r7], -r0 │ │ │ │ - blx 0x13a0596 │ │ │ │ + blx 0x5a0546 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ teqle r8, r1, lsl #13 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff32228a │ │ │ │ + blx 0xffca223a │ │ │ │ ldrdge pc, [r4], -r5 │ │ │ │ - blx 0xf205ba │ │ │ │ + blx 0x12056a │ │ │ │ @ instruction: 0xf1ba4680 │ │ │ │ @ instruction: 0xd12f0f0f │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfeea22ae │ │ │ │ + blx 0xff82225e │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0c74638 │ │ │ │ - stmiavs sl!, {r0, r1, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r1, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46384639 │ │ │ │ sbfxmi r1, r3, #15, #17 │ │ │ │ @ instruction: 0x46484639 │ │ │ │ - stc2l 0, cr15, [r8, #796]! @ 0x31c │ │ │ │ + ldc2 0, cr15, [r0, #796]! @ 0x31c │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - ldc2l 0, cr15, [lr, #796]! @ 0x31c │ │ │ │ + stc2l 0, cr15, [r6, #796] @ 0x31c │ │ │ │ strbmi r6, [sl], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7f84620 │ │ │ │ stmdavs r9!, {r0, r2, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf870f7f8 │ │ │ │ vabd.s8 d30, d20, d17 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c21028 │ │ │ │ - strb pc, [r7, sp, lsr #24] @ │ │ │ │ + @ instruction: 0xe7c7fbf5 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - stc2 0, cr15, [r4], #-776 @ 0xfffffcf8 │ │ │ │ + blx 0xffba05f2 │ │ │ │ svclt 0x0000e7d0 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ suble r2, ip, r0, lsl #22 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [ip], -lr, asr #17 │ │ │ │ ldrdls pc, [r8], -r1 │ │ │ │ - bl 0x1f1b68 │ │ │ │ - blcs 0x864f8c │ │ │ │ + bl 0x1f1b18 │ │ │ │ + blcs 0x864f3c │ │ │ │ @ instruction: 0xf8d1dc2b │ │ │ │ strmi sl, [r5], -r4 │ │ │ │ @ instruction: 0xf0be4690 │ │ │ │ - @ instruction: 0xf1bafadf │ │ │ │ + @ instruction: 0xf1bafaa7 │ │ │ │ strmi r0, [r7], -pc, lsl #30 │ │ │ │ @ instruction: 0xf895d13b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x75c28 │ │ │ │ + blcs 0x75bd8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f42204 │ │ │ │ - @ instruction: 0x4633fb5d │ │ │ │ + ldrtmi pc, [r3], -r3, lsl #23 @ │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf1b84638 │ │ │ │ eorle r0, r7, r0, lsl #30 │ │ │ │ - cdp2 0, 10, cr15, cr8, cr3, {6} │ │ │ │ + cdp2 0, 7, cr15, cr0, cr3, {6} │ │ │ │ stmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f8463a │ │ │ │ andcs pc, r1, r3, lsr #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -86067,117 +86047,117 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - cdp2 0, 11, cr15, cr12, cr3, {6} │ │ │ │ + cdp2 0, 8, cr15, cr4, cr3, {6} │ │ │ │ vaba.s8 q15, q10, q3 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c2102a │ │ │ │ - @ instruction: 0xe7c4fbbd │ │ │ │ + strb pc, [r4, r5, lsl #23] @ │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ suble r2, r8, r0, lsl #22 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ movwhi lr, #10705 @ 0x29d1 │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ - blle 0x143593c │ │ │ │ + blle 0x14358ec │ │ │ │ movwcc r6, #6222 @ 0x184e │ │ │ │ - bl 0xfe935c4c │ │ │ │ + bl 0xfe935bfc │ │ │ │ cdpcs 7, 0, cr0, cr15, cr8, {0} │ │ │ │ @ instruction: 0xf0bed043 │ │ │ │ - vpmin.s8 , q2, │ │ │ │ + vpmax.s8 , q2, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ pkhbtmi r0, r1, r5, lsl #7 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - blx 0xfe62075e │ │ │ │ + blx 0x182070e │ │ │ │ ldrdge pc, [r0], -r4 │ │ │ │ - blx 0x1ba0754 │ │ │ │ + blx 0xda0704 │ │ │ │ @ instruction: 0xf1ba4606 │ │ │ │ @ instruction: 0xd1270f0f │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xffb22448 │ │ │ │ + blx 0x4a23fa │ │ │ │ strbmi r4, [sl], -r3, asr #12 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0c39700 │ │ │ │ - strtmi pc, [r8], -r1, asr #27 │ │ │ │ + strtmi pc, [r8], -r9, lsl #27 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xffb2f7f7 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - blx 0x18207ce │ │ │ │ + blx 0xa2077e │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ - mcr2 0, 7, pc, cr14, cr14, {5} @ │ │ │ │ + mrc2 0, 5, pc, cr6, cr14, {5} │ │ │ │ strb r4, [r1, r1, lsl #13] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ - blx 0x16a24d8 │ │ │ │ + blx 0x16a2488 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbb6fc │ │ │ │ + bl 0xfebbb6ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ strmi r3, [sp], -r8, asr #1 │ │ │ │ smlalbtcs pc, r0, r3, r3 @ │ │ │ │ stmdavs fp!, {r0, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ strmi fp, [r4], -r3, asr #22 │ │ │ │ - blx 0x420810 │ │ │ │ + @ instruction: 0xf9d6f0be │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0x46062f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64658d2 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0x51a4f600 │ │ │ │ stceq 8, cr15, [r4, #832]! @ 0x340 │ │ │ │ - @ instruction: 0xf90af0bf │ │ │ │ + @ instruction: 0xf8d2f0bf │ │ │ │ ldrtmi r6, [r2], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7f74620 │ │ │ │ andcs pc, r1, r1, asr pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ ldrb pc, [r0, pc, lsl #20]! @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq fp, sl, r8, lsr sl │ │ │ │ + addeq fp, sl, r8, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbb78c │ │ │ │ + bl 0xfebbb73c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ tstlt r3, r0, asr #6 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -86255,29 +86235,29 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [fp], pc, lsl #1 │ │ │ │ @ instruction: 0xf8904617 │ │ │ │ strmi r2, [lr], -pc, lsl #1 │ │ │ │ - blls 0x6f5ef4 │ │ │ │ + blls 0x6f5ea4 │ │ │ │ ldrdge pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ movwls r9, #40216 @ 0x9d18 │ │ │ │ biceq lr, fp, #274432 @ 0x43000 │ │ │ │ bicne lr, sl, #274432 @ 0x43000 │ │ │ │ ldrdeq pc, [r0], #128 @ 0x80 │ │ │ │ biccs lr, r5, #274432 @ 0x43000 │ │ │ │ - b 0x1149b14 │ │ │ │ + b 0x1149ac4 │ │ │ │ @ instruction: 0xf89d33c7 │ │ │ │ - b 0x11448b8 │ │ │ │ - b 0x1135310 │ │ │ │ - blls 0x780c18 │ │ │ │ - blls 0x7c9324 │ │ │ │ + b 0x1144868 │ │ │ │ + b 0x11352c0 │ │ │ │ + blls 0x780bc8 │ │ │ │ + blls 0x7c92d4 │ │ │ │ movwls r9, #33031 @ 0x8107 │ │ │ │ - @ instruction: 0xf94af7ea │ │ │ │ + @ instruction: 0xf972f7ea │ │ │ │ strmi r2, [r5], -lr, lsl #28 │ │ │ │ mrshi pc, (UNDEF: 8) @ │ │ │ │ @ instruction: 0xf0002e0f │ │ │ │ @ instruction: 0xf8d480cf │ │ │ │ cmpeq r8, r8, asr #1 │ │ │ │ @ instruction: 0xf04fbf5c │ │ │ │ movwls r7, #25344 @ 0x6300 │ │ │ │ @@ -86288,50 +86268,50 @@ │ │ │ │ cmpeq r2, r8, lsl #22 │ │ │ │ ldrbeq r4, [r8, fp, asr #1] │ │ │ │ rschi pc, r6, r0, asr #2 │ │ │ │ smullscc pc, pc, r4, r8 @ │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ ldmdblt fp, {r0, r8, r9} │ │ │ │ - blcs 0x7f714 │ │ │ │ + blcs 0x7f6c4 │ │ │ │ eorshi pc, r5, #0 │ │ │ │ stmdacs r0, {r5, r8, r9, sl, fp, sp, lr} │ │ │ │ eorhi pc, r0, #64 @ 0x40 │ │ │ │ ldmibvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f46bd9 │ │ │ │ - @ instruction: 0x6d63f95f │ │ │ │ + @ instruction: 0x6d63f985 │ │ │ │ @ instruction: 0xf0be65a3 │ │ │ │ - @ instruction: 0x4606f937 │ │ │ │ + @ instruction: 0x4606f8ff │ │ │ │ @ instruction: 0xf8d99807 │ │ │ │ @ instruction: 0xf0beb000 │ │ │ │ - strmi pc, [r1], r3, lsl #27 │ │ │ │ + strmi pc, [r1], fp, asr #26 │ │ │ │ @ instruction: 0xf0be9806 │ │ │ │ - @ instruction: 0x4682fd7f │ │ │ │ + strmi pc, [r2], r7, asr #26 │ │ │ │ @ instruction: 0xf0be4640 │ │ │ │ - bmi 0xfeba3da0 │ │ │ │ + bmi 0xfeba3c70 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2202 @ 0xfffff766 │ │ │ │ vhadd.s8 d25, d15, d2 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ - bl 0xe4a10 │ │ │ │ + bl 0xe49c0 │ │ │ │ tstls r1, sl, lsl #2 │ │ │ │ tsteq r9, r2, lsl #22 │ │ │ │ - bl 0x108bd8 │ │ │ │ + bl 0x108b88 │ │ │ │ @ instruction: 0xf500030b │ │ │ │ ldrtmi r6, [r2], #-371 @ 0xfffffe8d │ │ │ │ svceq 0x0030f8d0 │ │ │ │ - @ instruction: 0xf82cf0bf │ │ │ │ + @ instruction: 0xfff4f0be │ │ │ │ @ instruction: 0xf003692b │ │ │ │ - bcs 0xa502c │ │ │ │ - bcs 0x118970 │ │ │ │ + bcs 0xa4fdc │ │ │ │ + bcs 0x118920 │ │ │ │ sbchi pc, r1, r0 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf413844f │ │ │ │ @ instruction: 0xf0407a00 │ │ │ │ @ instruction: 0xf0038190 │ │ │ │ @ instruction: 0xf1b80310 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @@ -86342,61 +86322,61 @@ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrcs 3, 0, r8, cr0, cr0, {4} │ │ │ │ ldrhi pc, [r5], #-0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmibvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0be469b │ │ │ │ - bmi 0xfe322afc │ │ │ │ + bmi 0xfe3229cc │ │ │ │ bicseq pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @ instruction: 0xf85b4605 │ │ │ │ ldrmi r2, [r6], #-2 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ stcleq 8, cr15, [r0, #324] @ 0x144 │ │ │ │ @ instruction: 0xf0be9600 │ │ │ │ - @ instruction: 0xf0beff93 │ │ │ │ - strtmi pc, [r9], -r5, ror #16 │ │ │ │ + @ instruction: 0xf0beff5b │ │ │ │ + strtmi pc, [r9], -sp, lsr #16 │ │ │ │ @ instruction: 0xf0c74606 │ │ │ │ - ldrtmi pc, [r2], -fp, lsr #22 @ │ │ │ │ + @ instruction: 0x4632faf3 │ │ │ │ strtmi r9, [r0], -r4, lsl #18 │ │ │ │ ldc2 7, cr15, [ip, #988]! @ 0x3dc │ │ │ │ - @ instruction: 0xf85af0be │ │ │ │ + @ instruction: 0xf822f0be │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - blx 0xf20ba6 │ │ │ │ + blx 0x120b56 │ │ │ │ strtmi r9, [sl], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7f74620 │ │ │ │ @ instruction: 0xf1bafdb1 │ │ │ │ andle r0, ip, r0, lsl #30 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r6, [r0], -r5, lsr #17 │ │ │ │ - blvs 0xff6bfe30 │ │ │ │ + blvs 0xff6bfde0 │ │ │ │ @ instruction: 0xf7f41aaa │ │ │ │ - movwcs pc, #51407 @ 0xc8cf @ │ │ │ │ + movwcs pc, #51445 @ 0xc8f5 @ │ │ │ │ andlt r6, pc, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x144b4dc │ │ │ │ + b 0x144b48c │ │ │ │ @ instruction: 0xf894014a │ │ │ │ ldrsbeq r2, [fp, #-15] │ │ │ │ @ instruction: 0xf0402f00 │ │ │ │ stmdals r5, {r0, r7, pc} │ │ │ │ orrcs lr, r0, #274432 @ 0x43000 │ │ │ │ - b 0x114a908 │ │ │ │ - b 0x1125508 │ │ │ │ - b 0x11355ec │ │ │ │ + b 0x114a8b8 │ │ │ │ + b 0x11254b8 │ │ │ │ + b 0x113559c │ │ │ │ movwmi r3, #45963 @ 0xb38b │ │ │ │ cmnpvs lr, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ - bcs 0x89510 │ │ │ │ + bcs 0x894c0 │ │ │ │ tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1a09805 │ │ │ │ sbcslt r0, fp, #603979776 @ 0x24000000 │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ stccs 1, cr8, [r0, #-124] @ 0xffffff84 │ │ │ │ svcge 0x0019f47f │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ @@ -86404,117 +86384,117 @@ │ │ │ │ ldrbeq r6, [sp, #-2075] @ 0xfffff7e5 │ │ │ │ subshi pc, r8, #0, 2 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, pc, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - b 0x144b548 │ │ │ │ + b 0x144b4f8 │ │ │ │ cmpeq fp, sl, asr #4 │ │ │ │ eorsle r2, fp, r0, lsl #30 │ │ │ │ - b 0x110ad64 │ │ │ │ + b 0x110ad14 │ │ │ │ tstmi r3, #268435464 @ 0x10000008 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ movwmi lr, #47683 @ 0xba43 │ │ │ │ movtpl pc, #61507 @ 0xf043 @ │ │ │ │ movwne pc, #1091 @ 0x443 @ │ │ │ │ @ instruction: 0xf8949306 │ │ │ │ - blcs 0x70cdc │ │ │ │ + blcs 0x70c8c │ │ │ │ stmdacs r0, {r4, r6, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf8d4d051 │ │ │ │ - bl 0x270c5c │ │ │ │ + bl 0x270c0c │ │ │ │ stmdbvs r3, {r0, r1, r6, r9}^ │ │ │ │ @ instruction: 0x07db40d3 │ │ │ │ mrcge 5, 7, APSR_nzcv, cr6, cr15, {1} │ │ │ │ @ instruction: 0xf1b8e7d2 │ │ │ │ bicle r0, pc, r0, lsl #30 │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebb6210 │ │ │ │ + bne 0xfebb61c0 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - @ instruction: 0xf85af7f4 │ │ │ │ + @ instruction: 0xf880f7f4 │ │ │ │ andcs r6, r5, #6336 @ 0x18c0 │ │ │ │ strtmi r6, [fp], #-226 @ 0xffffff1e │ │ │ │ andlt r6, pc, r3, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x114add0 │ │ │ │ + b 0x114ad80 │ │ │ │ stmdbls r9, {r0, r7, r8, r9, sp} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ movtmi lr, #6723 @ 0x1a43 │ │ │ │ orrcc lr, fp, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0434313 │ │ │ │ movwls r5, #25535 @ 0x63bf │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xe799aeb4 │ │ │ │ - b 0x10caa00 │ │ │ │ + b 0x10ca9b0 │ │ │ │ movwmi r2, #45440 @ 0xb180 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ movwmi lr, #47683 @ 0xba43 │ │ │ │ orrspl pc, pc, #67 @ 0x43 │ │ │ │ - bcs 0x8960c │ │ │ │ + bcs 0x895bc │ │ │ │ tstphi r7, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcc 0x2cb610 │ │ │ │ - blcs 0x11156c │ │ │ │ + blcc 0x2cb5c0 │ │ │ │ + blcs 0x11151c │ │ │ │ adchi pc, r2, r0, asr #4 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xf24eae9c │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strle r0, [r3, #1369] @ 0x559 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - strbne pc, [ip, #588] @ 0x24c @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x64764 │ │ │ │ - bicsne pc, ip, ip, asr #4 │ │ │ │ + ldrne pc, [ip, #-588] @ 0xfffffdb4 │ │ │ │ + streq pc, [pc, #-704]! @ 0x64714 │ │ │ │ + msrne R12_fiq, ip │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ umullvc pc, pc, r4, r8 @ │ │ │ │ @ instruction: 0xf1b84632 │ │ │ │ svclt 0x00080f00 │ │ │ │ @ instruction: 0xf64e4629 │ │ │ │ - @ instruction: 0xf2c056b4 │ │ │ │ + vsubhn.i16 d21, q0, q2 │ │ │ │ @ instruction: 0xf64e062d │ │ │ │ - vshl.s64 d21, d24, #0 │ │ │ │ + vabal.s8 , d0, d8 │ │ │ │ svccs 0x0000052d │ │ │ │ shadd16mi fp, r5, r8 │ │ │ │ @ instruction: 0xf64e465b │ │ │ │ - vmla.i d21, d16, d0[5] │ │ │ │ + vmvn.i32 d21, #4 @ 0x00000004 │ │ │ │ strls r0, [r1, #-45] @ 0xffffffd3 │ │ │ │ - blx 0x6a0e2a │ │ │ │ + blx 0xff8a0dd8 │ │ │ │ svclt 0x0000e75e │ │ │ │ - addeq fp, sl, r0, lsr #15 │ │ │ │ - addeq fp, sl, r0, lsl r7 │ │ │ │ + strdeq fp, [sl], r0 │ │ │ │ + addeq fp, sl, r0, ror #14 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ svccs 0x0000af20 │ │ │ │ msrhi CPSR_fsx, r0 │ │ │ │ - @ instruction: 0xff90f0bd │ │ │ │ + @ instruction: 0xff58f0bd │ │ │ │ @ instruction: 0xf0bd4607 │ │ │ │ - blls 0x1a47e8 │ │ │ │ - blcs 0x436488 │ │ │ │ + blls 0x1a46b8 │ │ │ │ + blcs 0x436438 │ │ │ │ mvnshi pc, r0, asr #32 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffd6f7f3 │ │ │ │ - @ instruction: 0xff48f0bd │ │ │ │ + @ instruction: 0xfffcf7f3 │ │ │ │ + @ instruction: 0xff10f0bd │ │ │ │ strmi r9, [r1], r8, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89481e3 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x76338 │ │ │ │ + blcs 0x762e8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - strbmi pc, [sl], -r5, asr #31 @ │ │ │ │ + strbmi pc, [sl], -fp, ror #31 @ │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0xfe9a0de8 │ │ │ │ - blcs 0x7fc7c │ │ │ │ + blx 0x1ba0d98 │ │ │ │ + blcs 0x7fc2c │ │ │ │ subhi pc, r5, #0 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ mrc 2, 0, r8, cr13, cr11, {4} │ │ │ │ @ instruction: 0xf6463f70 │ │ │ │ @ instruction: 0xf2c07990 │ │ │ │ @ instruction: 0x469b2995 │ │ │ │ @ instruction: 0xf8d94ab5 │ │ │ │ @@ -86523,66 +86503,66 @@ │ │ │ │ andcs r3, r0, #2 │ │ │ │ ldrmi r4, [lr], #-1055 @ 0xfffffbe1 │ │ │ │ @ instruction: 0xf640440b │ │ │ │ vsra.s64 q8, q0, #64 │ │ │ │ @ instruction: 0xf8510192 │ │ │ │ stmib sp, {r3, r6, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf0be6700 │ │ │ │ - stmdbvs r9!, {r0, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r9!, {r0, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf53f064a │ │ │ │ @ instruction: 0xf3c1aebc │ │ │ │ strtmi r3, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf8bef7f5 │ │ │ │ + @ instruction: 0xf8e4f7f5 │ │ │ │ @ instruction: 0x4620e6b8 │ │ │ │ - blx 0xfe920cfe │ │ │ │ + blx 0x1b20cae │ │ │ │ strmi r6, [r2], fp, lsr #18 │ │ │ │ @ instruction: 0xf8d4e669 │ │ │ │ - blls 0x1ace28 │ │ │ │ + blls 0x1acdd8 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - blcc 0x2c4d58 │ │ │ │ - blcs 0x1116b0 │ │ │ │ + blcc 0x2c4d08 │ │ │ │ + blcs 0x111660 │ │ │ │ rscshi pc, fp, r0, lsl #4 │ │ │ │ mulscs r4, sp, r8 │ │ │ │ - @ instruction: 0x03a8f248 │ │ │ │ + mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ @ instruction: 0xf28afa5f │ │ │ │ teqpcc r6, r3 @ @ p-variant is OBSOLETE │ │ │ │ bfieq r4, r3, #2, #25 │ │ │ │ stclge 5, cr15, [sl, #508]! @ 0x1fc │ │ │ │ ldrsbtcs pc, [ip], r4 @ │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - bcs 0xc51c8 │ │ │ │ + bcs 0xc5178 │ │ │ │ stclge 4, cr15, [r2, #508]! @ 0x1fc │ │ │ │ ldmibvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d99806 │ │ │ │ @ instruction: 0xf0be9000 │ │ │ │ - blmi 0xfe4239c8 │ │ │ │ + blmi 0xfe423898 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #13828096 @ 0xd30000 │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0x61acf600 │ │ │ │ @ instruction: 0xf8d0444b │ │ │ │ @ instruction: 0xf0be0eac │ │ │ │ - strb pc, [r3, #3565] @ 0xded @ │ │ │ │ + strb pc, [r3, #3509] @ 0xdb5 @ │ │ │ │ @ instruction: 0xf6466f63 │ │ │ │ @ instruction: 0xf2c07990 │ │ │ │ umaalne r2, r0, r5, r9 │ │ │ │ andne lr, r3, r0, asr #20 │ │ │ │ - blx 0x1ca0ec2 │ │ │ │ + blx 0xea0e72 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf81ef0c4 │ │ │ │ + @ instruction: 0xffe6f0c3 │ │ │ │ stmibvs fp!, {r1, r4, r6, r7, r8, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf894b123 │ │ │ │ - blcs 0x70f7c │ │ │ │ + blcs 0x70f2c │ │ │ │ stclge 4, cr15, [r4, #508] @ 0x1fc │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ svclt 0x00cc2e0d │ │ │ │ strcs r2, [r1], -r0, lsl #12 │ │ │ │ @ instruction: 0x0653ea16 │ │ │ │ ldcge 4, cr15, [sl, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf413692b │ │ │ │ @@ -86590,331 +86570,331 @@ │ │ │ │ svcvs 0x0023adf4 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ vrhadd.s8 d24, d20, d0 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ strcs r4, [r0], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f36bd9 │ │ │ │ - stclvs 15, cr15, [r3, #-92]! @ 0xffffffa4 │ │ │ │ + stclvs 15, cr15, [r3, #-244]! @ 0xffffff0c │ │ │ │ stmdbvs fp!, {r0, r1, r5, r7, r8, sl, sp, lr} │ │ │ │ @ instruction: 0xf8d4e5e1 │ │ │ │ - bcs 0xacf1c │ │ │ │ - blls 0x1d8c60 │ │ │ │ + bcs 0xacecc │ │ │ │ + blls 0x1d8c10 │ │ │ │ sbcslt r3, fp, #9216 @ 0x2400 │ │ │ │ stmible r7, {r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ strbt sl, [r4], r4, lsl #27 │ │ │ │ @ instruction: 0xf47f2f00 │ │ │ │ strbt sl, [r3], -r2, ror #29 │ │ │ │ - blcs 0x176598 │ │ │ │ - blcs 0x4148b0 │ │ │ │ - blls 0x1d9238 │ │ │ │ + blcs 0x176548 │ │ │ │ + blcs 0x414860 │ │ │ │ + blls 0x1d91e8 │ │ │ │ sbcslt r3, fp, #9216 @ 0x2400 │ │ │ │ @ instruction: 0xf63f2b02 │ │ │ │ ldrb sl, [r3, -pc, ror #26]! │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stcvs 0, cr8, [fp], #-648 @ 0xfffffd78 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrcs 1, 0, r8, cr0, cr15, {2} │ │ │ │ orrhi pc, r9, r0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmibvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0bd469b │ │ │ │ - bmi 0x14a45e4 │ │ │ │ + bmi 0x14a44b4 │ │ │ │ bicseq pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @ instruction: 0xf85b4605 │ │ │ │ ldrmi r2, [r6], #-2 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldceq 8, cr15, [ip, #-324]! @ 0xfffffebc │ │ │ │ @ instruction: 0xf0be9600 │ │ │ │ - blls 0x1a426c │ │ │ │ + blls 0x1a413c │ │ │ │ @ instruction: 0xf0002b0f │ │ │ │ - blls 0x184f8c │ │ │ │ + blls 0x184f3c │ │ │ │ @ instruction: 0xf0002b0d │ │ │ │ - bls 0x185128 │ │ │ │ + bls 0x1850d8 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534629 │ │ │ │ @ instruction: 0xf0c10022 │ │ │ │ - ldrb pc, [lr, #3927] @ 0xf57 @ │ │ │ │ - mcr2 0, 1, pc, cr14, cr13, {5} @ │ │ │ │ + ldrb pc, [lr, #3871] @ 0xf1f @ │ │ │ │ + ldc2l 0, cr15, [r6, #756]! @ 0x2f4 │ │ │ │ strmi r9, [r7], -r4, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89480bf │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x7656c │ │ │ │ + blcs 0x7651c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - stclvs 14, cr15, [fp], #-684 @ 0xfffffd54 │ │ │ │ + stclvs 14, cr15, [fp], #-836 @ 0xfffffcbc │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrcs 1, 0, r8, cr0, cr10, {1} │ │ │ │ msrhi SPSR_xc, r0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmibvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - bmi 0xbf6780 │ │ │ │ + bmi 0xbf6730 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r2, fp, asr r8 @ │ │ │ │ - ldrmi r2, [pc], #-512 @ 0x64d24 │ │ │ │ + ldrmi r2, [pc], #-512 @ 0x64cd4 │ │ │ │ strmi r4, [fp], #-1054 @ 0xfffffbe2 │ │ │ │ bicseq pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ svceq 0x00ccf851 │ │ │ │ strvs lr, [r0, -sp, asr #19] │ │ │ │ - ldc2l 0, cr15, [r4, #-760] @ 0xfffffd08 │ │ │ │ + ldc2 0, cr15, [ip, #-760] @ 0xfffffd08 │ │ │ │ stccs 6, cr14, [r0, #-932] @ 0xfffffc5c │ │ │ │ stcge 4, cr15, [r1, #-508] @ 0xfffffe04 │ │ │ │ @ instruction: 0xf646e5e4 │ │ │ │ @ instruction: 0xf2c07990 │ │ │ │ movwls r2, #55701 @ 0xd995 │ │ │ │ - mcr2 0, 5, pc, cr12, cr9, {5} @ │ │ │ │ + mrc2 0, 3, pc, cr4, cr9, {5} │ │ │ │ movwls r6, #52643 @ 0xcda3 │ │ │ │ @ instruction: 0xf0bd900b │ │ │ │ - @ instruction: 0xf8d9fdeb │ │ │ │ + @ instruction: 0xf8d9fdb3 │ │ │ │ vst4.8 {d17-d20}, [pc], r0 │ │ │ │ andls r6, sl, r7, lsl #5 │ │ │ │ - cdp2 0, 14, cr15, cr6, cr3, {6} │ │ │ │ + cdp2 0, 10, cr15, cr14, cr3, {6} │ │ │ │ @ instruction: 0xf04f9b0d │ │ │ │ stmdbls sl, {r0, r8, fp} │ │ │ │ vpmax.s8 d15, d3, d9 │ │ │ │ @ instruction: 0xf0c24608 │ │ │ │ - andcs pc, r0, #7143424 @ 0x6d0000 │ │ │ │ + andcs pc, r0, #3473408 @ 0x350000 │ │ │ │ movwne lr, #43485 @ 0xa9dd │ │ │ │ @ instruction: 0xf0c22008 │ │ │ │ - @ instruction: 0x464afb31 │ │ │ │ + @ instruction: 0x464afaf9 │ │ │ │ tstcs r0, r2, lsl #6 │ │ │ │ movwls r4, #1568 @ 0x620 │ │ │ │ @ instruction: 0xf7fe9b06 │ │ │ │ movwcs pc, #3329 @ 0xd01 @ │ │ │ │ rscvs r9, r3, fp, lsl #16 │ │ │ │ - cdp2 0, 7, cr15, cr6, cr1, {6} │ │ │ │ + cdp2 0, 3, cr15, cr14, cr1, {6} │ │ │ │ strvs r9, [r3, #2828]! @ 0xb0c │ │ │ │ - bvs 0xfea9eaf8 │ │ │ │ - blx 0x1fa10a8 │ │ │ │ + bvs 0xfea9eaa8 │ │ │ │ + blx 0x11a1058 │ │ │ │ ldrb r4, [ip, -r5, lsl #12]! │ │ │ │ ldrdeq lr, [sl, -r5] │ │ │ │ - blx 0xfe4a10b4 │ │ │ │ + blx 0x16a1064 │ │ │ │ ldrb r4, [r2, #-1541] @ 0xfffff9fb │ │ │ │ - addeq fp, sl, sl, ror #8 │ │ │ │ - addeq fp, sl, r8, asr #7 │ │ │ │ - addeq fp, sl, r8, asr #5 │ │ │ │ - addeq fp, sl, r0, asr #4 │ │ │ │ + @ instruction: 0x008ab4ba │ │ │ │ + addeq fp, sl, r8, lsl r4 │ │ │ │ + addeq fp, sl, r8, lsl r3 │ │ │ │ + umulleq fp, sl, r0, r2 │ │ │ │ vqdmulh.s d25, d12, d9 │ │ │ │ - vmls.f d17, d16, d0[3] │ │ │ │ + vorr.i32 d17, #786432 @ 0x000c0000 │ │ │ │ stmdbls r5, {r0, r1, r2, r3, r5, r8, sl} │ │ │ │ movwge lr, #6605 @ 0x19cd │ │ │ │ tstls r0, r2, lsr r6 │ │ │ │ - bicsne pc, ip, ip, asr #4 │ │ │ │ + msrne R12_fiq, ip │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - ldrtpl pc, [r4], lr, asr #12 @ │ │ │ │ + strpl pc, [r4], -lr, asr #12 │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ umullvc pc, pc, r4, r8 @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ strtmi fp, [r9], -r8, lsl #30 │ │ │ │ - ldrpl pc, [r8, #1614]! @ 0x64e │ │ │ │ + strpl pc, [r8, #-1614] @ 0xfffff9b2 │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ svccs 0x0000465b │ │ │ │ shadd16mi fp, r5, r8 │ │ │ │ - eorsvs pc, r8, lr, asr #12 │ │ │ │ + addpl pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf0f29503 │ │ │ │ - ldrb pc, [pc, #-2361]! @ 0x644e7 @ │ │ │ │ + ldrb pc, [pc, #-2305]! @ 0x644cf @ │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbsmi pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0xf0be681e │ │ │ │ - bmi 0xfea23720 │ │ │ │ + bmi 0xfea235f0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #10158080 @ 0x9b0000 │ │ │ │ andls r4, r1, r8, lsl r4 │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ tstpvs r6, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d04433 │ │ │ │ @ instruction: 0xf0be0960 │ │ │ │ - ldr pc, [r8, #-3267] @ 0xfffff33d │ │ │ │ + ldr pc, [r8, #-3211] @ 0xfffff375 │ │ │ │ vpmax.s8 d25, d4, d4 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c11022 │ │ │ │ - strb pc, [r0, -r7, lsl #29] @ │ │ │ │ + strb pc, [r0, -pc, asr #28] @ │ │ │ │ vpmax.s8 d25, d4, d8 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c11022 │ │ │ │ - @ instruction: 0xe61cfe7d │ │ │ │ + ldr pc, [ip], -r5, asr #28 │ │ │ │ vpmax.s8 d25, d4, d4 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c11022 │ │ │ │ - @ instruction: 0xe601fe73 │ │ │ │ + @ instruction: 0xe601fe3b │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ @ instruction: 0xf57f011b │ │ │ │ stcvs 12, cr10, [r3, #-300]! @ 0xfffffed4 │ │ │ │ @ instruction: 0x3094f8d3 │ │ │ │ svceq 0x0070f413 │ │ │ │ mcrrge 4, 3, pc, r4, cr15 @ │ │ │ │ ldmibvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andls r9, sl, #393216 @ 0x60000 │ │ │ │ ldrdls pc, [r0], -r9 │ │ │ │ - @ instruction: 0xf9f0f0be │ │ │ │ + @ instruction: 0xf9b8f0be │ │ │ │ vnmls.f64 d4, d29, d1 │ │ │ │ - bls 0x2ecc90 │ │ │ │ + bls 0x2ecc40 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2251 @ 0xfffff735 │ │ │ │ vhadd.s8 d25, d15, d0 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf6000091 │ │ │ │ strbmi r6, [fp], #-296 @ 0xfffffed8 │ │ │ │ mcreq 8, 1, pc, cr8, cr0, {6} @ │ │ │ │ - mcrr2 0, 11, pc, lr, cr14 @ │ │ │ │ + ldc2 0, cr15, [r6], {190} @ 0xbe │ │ │ │ @ instruction: 0xf8d4e424 │ │ │ │ ldreq r3, [r9, #200] @ 0xc8 │ │ │ │ mcrge 5, 7, pc, cr1, cr15, {3} @ │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xffa8f0c1 │ │ │ │ + @ instruction: 0xff70f0c1 │ │ │ │ svcvs 0x0060e6d9 │ │ │ │ ldmibvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - b 0x1129084 │ │ │ │ + b 0x1129034 │ │ │ │ @ instruction: 0xf0be1000 │ │ │ │ - @ instruction: 0xf8d9f9c5 │ │ │ │ + @ instruction: 0xf8d9f98d │ │ │ │ vst4.8 {d17-d20}, [pc], r0 │ │ │ │ @ instruction: 0xf0c37208 │ │ │ │ - @ instruction: 0xe66efe73 │ │ │ │ + @ instruction: 0xe66efe3b │ │ │ │ @ instruction: 0xf0bd6b2d │ │ │ │ - @ instruction: 0xf646fd01 │ │ │ │ + @ instruction: 0xf646fcc9 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0x462a2395 │ │ │ │ ldmdavs r9, {r0, r2, r9, sl, lr} │ │ │ │ - ldc2l 0, cr15, [sl, #780]! @ 0x30c │ │ │ │ + stc2l 0, cr15, [r2, #780] @ 0x30c │ │ │ │ @ instruction: 0xf0bde6b3 │ │ │ │ - @ instruction: 0xf646fd29 │ │ │ │ + @ instruction: 0xf646fcf1 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ - blvs 0xaedda8 │ │ │ │ + blvs 0xaedd58 │ │ │ │ ldmdavs r9, {r0, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf890f0c4 │ │ │ │ + @ instruction: 0xf858f0c4 │ │ │ │ @ instruction: 0xf646e483 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ - blvs 0xaeddbc │ │ │ │ + blvs 0xaedd6c │ │ │ │ ldmdavs r9, {r3, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf926f0c4 │ │ │ │ + @ instruction: 0xf8eef0c4 │ │ │ │ @ instruction: 0xf646e5cf │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ - blvs 0xaeddd0 │ │ │ │ + blvs 0xaedd80 │ │ │ │ ldmdavs r9, {r3, r4, r5, r9, sl, lr} │ │ │ │ - cdp2 0, 4, cr15, cr6, cr3, {6} │ │ │ │ + cdp2 0, 0, cr15, cr14, cr3, {6} │ │ │ │ @ instruction: 0xf646e5c5 │ │ │ │ @ instruction: 0xf2c07990 │ │ │ │ @ instruction: 0xf0bd2995 │ │ │ │ - @ instruction: 0x4606fd39 │ │ │ │ + strmi pc, [r6], -r1, lsl #26 │ │ │ │ @ instruction: 0xf8d99807 │ │ │ │ @ instruction: 0xf0be5000 │ │ │ │ - bmi 0x13e35b4 │ │ │ │ + bmi 0x13e3484 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r4, [sl], #-1691 @ 0xfffff965 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf6001953 │ │ │ │ ldrtmi r7, [r2], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x00b4f8d0 │ │ │ │ - blx 0xff9212c2 │ │ │ │ + blx 0xfeb21272 │ │ │ │ @ instruction: 0xf646e65b │ │ │ │ @ instruction: 0xf2c07990 │ │ │ │ @ instruction: 0xf0bd2995 │ │ │ │ - @ instruction: 0x4606fd17 │ │ │ │ + @ instruction: 0x4606fcdf │ │ │ │ @ instruction: 0xf8d99807 │ │ │ │ @ instruction: 0xf0be8000 │ │ │ │ - blmi 0xfe3570 │ │ │ │ + blmi 0xfe3440 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ @ instruction: 0x71b4f600 │ │ │ │ @ instruction: 0xf8d04432 │ │ │ │ @ instruction: 0xf0be0fb4 │ │ │ │ - @ instruction: 0xe680fbbf │ │ │ │ + str pc, [r0], r7, lsl #23 │ │ │ │ ldmibvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldc2l 0, cr15, [r4], #756 @ 0x2f4 │ │ │ │ + ldc2 0, cr15, [ip], #756 @ 0x2f4 │ │ │ │ stmdals r7, {r1, r2, r9, sl, lr} │ │ │ │ ldrdhi pc, [r0], -r9 │ │ │ │ - @ instruction: 0xf940f0be │ │ │ │ + @ instruction: 0xf908f0be │ │ │ │ vnmls.f64 d4, d13, d28 │ │ │ │ @ instruction: 0x46932f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ vhadd.s8 d25, d15, d0 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ - bl 0xe5288 │ │ │ │ + bl 0xe5238 │ │ │ │ @ instruction: 0xf6000308 │ │ │ │ ldrtmi r7, [r2], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x00b4f8d0 │ │ │ │ - blx 0xfe7a134e │ │ │ │ + blx 0x19a12fe │ │ │ │ @ instruction: 0xf646e548 │ │ │ │ @ instruction: 0xf2c07990 │ │ │ │ @ instruction: 0xf0bd2995 │ │ │ │ - @ instruction: 0x4606fcd1 │ │ │ │ + @ instruction: 0x4606fc99 │ │ │ │ @ instruction: 0xf8d99807 │ │ │ │ @ instruction: 0xf0be5000 │ │ │ │ - blmi 0x7a34e4 │ │ │ │ + blmi 0x7a33b4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf6001953 │ │ │ │ ldrtmi r7, [r2], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x00b4f8d0 │ │ │ │ - blx 0x1f21392 │ │ │ │ - bllt 0xff463098 │ │ │ │ + blx 0x1121342 │ │ │ │ + bllt 0xff463048 │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vsra.s64 d20, d28, #64 │ │ │ │ - blmi 0x42555c │ │ │ │ + vaddw.s8 q10, q0, d12 │ │ │ │ + blmi 0x42550c │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1d5421c │ │ │ │ - @ instruction: 0xf64efcc1 │ │ │ │ - vsra.s64 d20, d28, #64 │ │ │ │ + @ instruction: 0xf64efc89 │ │ │ │ + vaddw.s8 q10, q0, d12 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ - blmi 0x2a5178 │ │ │ │ + vmov.i32 d21, #0 @ 0x00000000 │ │ │ │ + blmi 0x2a5128 │ │ │ │ adccc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - cdp2 2, 0, cr15, cr4, cr12, {0} │ │ │ │ - addeq fp, sl, r0, lsr #2 │ │ │ │ - addeq fp, sl, r8, lsl #1 │ │ │ │ - @ instruction: 0x008aafb2 │ │ │ │ - addeq sl, sl, lr, ror #30 │ │ │ │ - addeq sl, sl, r8, lsr #30 │ │ │ │ - addeq sl, sl, r2, ror #29 │ │ │ │ - ldrshteq r8, [r3], -r8 │ │ │ │ - eorseq r8, r3, r0, ror #3 │ │ │ │ + stc2l 2, cr15, [ip, #48] @ 0x30 │ │ │ │ + addeq fp, sl, r0, ror r1 │ │ │ │ + ldrdeq fp, [sl], r8 │ │ │ │ + addeq fp, sl, r2 │ │ │ │ + @ instruction: 0x008aafbe │ │ │ │ + addeq sl, sl, r8, ror pc │ │ │ │ + addeq sl, sl, r2, lsr pc │ │ │ │ + eorseq r8, r3, r8, asr #2 │ │ │ │ + eorseq r8, r3, r0, lsr r1 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ stmdavs r9, {r1, r3, r9, sl, lr} │ │ │ │ svceq 0x0002f013 │ │ │ │ stmdbcs r1, {r0, ip, lr, pc} │ │ │ │ @ instruction: 0xf013d92b │ │ │ │ andle r6, r2, r0, lsl #31 │ │ │ │ movtcs pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0xf1a1b31b │ │ │ │ - blcs 0x1a5d30 │ │ │ │ + blcs 0x1a5ce0 │ │ │ │ ldrlt sp, [r0, #-2337]! @ 0xfffff6df │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmib r2, {r0, r1, r2, r7, ip, sp, pc}^ │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strcs r3, [r0], #-1028 @ 0xfffffbfc │ │ │ │ @@ -86929,34 +86909,34 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbcs sp, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ ldrdcs sp, [r0], -sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbc36c │ │ │ │ + bl 0xfebbc31c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ strmi r2, [ip], r8, asr #1 │ │ │ │ stmdavs r9, {r1, r2, r7, ip, sp, pc} │ │ │ │ strle r0, [r1, #-1940] @ 0xfffff86c │ │ │ │ stmdble r5!, {r0, r8, fp, sp} │ │ │ │ strle r0, [r2, #-339] @ 0xfffffead │ │ │ │ subcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ @ instruction: 0xf1a1b1f2 │ │ │ │ - blcs 0x1a5db4 │ │ │ │ + blcs 0x1a5d64 │ │ │ │ @ instruction: 0xf8dcd91c │ │ │ │ strcs r3, [r1], #-16 │ │ │ │ @ instruction: 0xf8dc9305 │ │ │ │ movwls r3, #16396 @ 0x400c │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r3, #1026 @ 0x402 │ │ │ │ andcc lr, r1, #220, 18 @ 0x370000 │ │ │ │ strtmi r9, [r2], -r1, lsl #4 │ │ │ │ - blx 0xfe2231b4 │ │ │ │ + blx 0xfe223164 │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xdce2290d │ │ │ │ andlt r2, r6, r0 │ │ │ │ @@ -86966,255 +86946,255 @@ │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ strle r0, [r6, #-1435] @ 0xfffffa65 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ push {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebbc400 │ │ │ │ + bl 0xfebbc3b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r0, ror #31 │ │ │ │ ldmib r1, {r1, r7, ip, sp, pc}^ │ │ │ │ strmi r2, [r4], -r1, lsl #2 │ │ │ │ - blx 0x1da31e2 │ │ │ │ + blx 0xfe723192 │ │ │ │ strmi r6, [r0], lr, lsr #16 │ │ │ │ - blx 0xfe3a1512 │ │ │ │ + blx 0x15a14c2 │ │ │ │ strmi r2, [r7], -pc, lsl #28 │ │ │ │ @ instruction: 0xf894d11d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x76aac │ │ │ │ + blcs 0x76a5c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - stmdavs sp!, {r0, r1, r3, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs sp!, {r0, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi fp, [r0], -r5, ror #3 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ - blx 0xfe923242 │ │ │ │ + blx 0xfe9231f2 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q10, q8 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c11026 │ │ │ │ - stmdavs sp!, {r0, r3, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs sp!, {r0, r4, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ mvnle r2, r0, lsl #26 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs lr, {r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf812f0be │ │ │ │ + @ instruction: 0xffdaf0bd │ │ │ │ @ instruction: 0xee1d4916 │ │ │ │ qsub16mi r3, sl, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2139 @ 0xfffff7a5 │ │ │ │ vhadd.s8 d25, d12, d1 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ - ldrmi r0, [pc], #-145 @ 0x652a0 │ │ │ │ + ldrmi r0, [pc], #-145 @ 0x65250 │ │ │ │ ldrtmi r9, [r3], #-1792 @ 0xfffff900 │ │ │ │ tstpvs r6, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stmdbeq r0!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0xfe7215a8 │ │ │ │ + blx 0x1921558 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stclvs 8, cr6, [r2, #-660]! @ 0xfffffd6c │ │ │ │ - blvs 0xff6b6b40 │ │ │ │ + blvs 0xff6b6af0 │ │ │ │ @ instruction: 0xf7f31aaa │ │ │ │ - movwcs pc, #52163 @ 0xcbc3 @ │ │ │ │ + movwcs pc, #52201 @ 0xcbe9 @ │ │ │ │ rscvs r2, r3, r1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - addeq sl, sl, ip, asr #25 │ │ │ │ + addeq sl, sl, ip, lsl sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbc4ec │ │ │ │ + bl 0xfebbc49c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r2, lsl #4 │ │ │ │ ldrdvs lr, [r0, -r1] │ │ │ │ subseq r4, fp, r4, lsl #12 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf503fa62 │ │ │ │ @ instruction: 0xf7f34632 │ │ │ │ - @ instruction: 0x4607faf7 │ │ │ │ - blx 0x4a160a │ │ │ │ + @ instruction: 0x4607fb1d │ │ │ │ + blx 0xff6a15b8 │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - mcrr2 0, 12, pc, ip, cr1 @ │ │ │ │ + ldc2 0, cr15, [r4], {193} @ 0xc1 │ │ │ │ @ instruction: 0xf04fb14e │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe40f0 │ │ │ │ @ instruction: 0xf646bb2d │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0x46382395 │ │ │ │ @ instruction: 0xf0bd681f │ │ │ │ - ldmdbmi r6, {r0, r1, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r6, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ andls r4, r1, r8, lsl r4 │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ @ instruction: 0xf500443b │ │ │ │ @ instruction: 0xf8d06116 │ │ │ │ @ instruction: 0xf0be0960 │ │ │ │ - vpmin.s8 d31, d4, d27 │ │ │ │ + vpmax.s8 d31, d4, d3 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ strtmi r6, [r0], -r2, ror #26 │ │ │ │ - bne 0xfeb002e4 │ │ │ │ - blx 0x19a3352 │ │ │ │ + bne 0xfeb00294 │ │ │ │ + blx 0xfe323302 │ │ │ │ rscvs r2, r3, ip, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq sl, sl, lr, lsl #24 │ │ │ │ + addeq sl, sl, lr, asr ip │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ addvs pc, r0, r3, asr #7 │ │ │ │ eorsle r2, fp, r0, lsl #16 │ │ │ │ strmi r6, [sp], -pc, lsl #16 │ │ │ │ eorsle r2, pc, pc, lsl #30 │ │ │ │ - blcs 0x43f4f8 │ │ │ │ + blcs 0x43f4a8 │ │ │ │ vqadd.s8 d29, d4, d28 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ @ instruction: 0x46160895 │ │ │ │ - blx 0xfeba16d0 │ │ │ │ + blx 0x1da1680 │ │ │ │ @ instruction: 0xf8584681 │ │ │ │ @ instruction: 0xf0c11027 │ │ │ │ - @ instruction: 0xf8d5fbcd │ │ │ │ + @ instruction: 0xf8d5fb95 │ │ │ │ @ instruction: 0xf0bda004 │ │ │ │ - strmi pc, [r7], -r3, lsr #21 │ │ │ │ + strmi pc, [r7], -fp, ror #20 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf894d131 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x76c80 │ │ │ │ + blcs 0x76c30 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - eorcs pc, pc, r1, lsr #22 │ │ │ │ - blx 0x1ea1716 │ │ │ │ + eorcs pc, pc, r7, asr #22 │ │ │ │ + blx 0x10a16c6 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsceq pc, r0, r6, asr #32 │ │ │ │ strtmi r9, [r0], -r0 │ │ │ │ - blx 0x323410 │ │ │ │ + blx 0x3233c0 │ │ │ │ strtmi r6, [r0], -sl, ror #16 │ │ │ │ @ instruction: 0xf0424631 │ │ │ │ @ instruction: 0xf7f302c0 │ │ │ │ - @ instruction: 0x2001fabf │ │ │ │ + andcs pc, r1, r5, ror #21 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ mulcs r1, fp, sl │ │ │ │ @ instruction: 0xf858e7ee │ │ │ │ @ instruction: 0xf0c1102a │ │ │ │ - ldrb pc, [r2, pc, lsl #23] @ │ │ │ │ + @ instruction: 0xe7d2fb57 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ addvs pc, r0, r3, asr #7 │ │ │ │ stmdavs pc, {r3, r7, r8, r9, ip, sp, pc} @ │ │ │ │ svccs 0x000f460d │ │ │ │ stmdavs fp, {r0, r2, r4, r5, ip, lr, pc}^ │ │ │ │ eorsle r2, r2, pc, lsl #22 │ │ │ │ @ instruction: 0xf0bd4616 │ │ │ │ - vpmax.s8 , q2, │ │ │ │ + vpmin.s8 d31, d4, d7 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ pkhbtmi r0, r0, r5, lsl #7 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0x1ba17ae │ │ │ │ - blx 0x11a17a0 │ │ │ │ + blx 0xda175e │ │ │ │ + blx 0x3a1750 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ strmi r4, [r7], -r2, asr #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ mvneq pc, r6, asr #32 │ │ │ │ strmi r9, [r1], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ stmdavs sl!, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ subeq pc, r0, #66 @ 0x42 │ │ │ │ - blx 0x1ca34a0 │ │ │ │ + blx 0xfe623450 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f6463a │ │ │ │ eorcs pc, pc, fp, lsl #31 │ │ │ │ - blx 0x4217ea │ │ │ │ + blx 0xff621798 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf04f81f0 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0x11a34fc │ │ │ │ + blx 0x11a34ac │ │ │ │ svclt 0x0000e7ee │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, lr, asr #17 │ │ │ │ cdpcs 6, 0, cr4, cr0, cr7, {0} │ │ │ │ @ instruction: 0xf8d1d15d │ │ │ │ pkhbtmi r9, r8, r4 │ │ │ │ @ instruction: 0xf089fa1f │ │ │ │ subsle r2, r6, r0, lsl #16 │ │ │ │ - blcs 0x43f560 │ │ │ │ + blcs 0x43f510 │ │ │ │ vqadd.s8 , q1, │ │ │ │ - movwcs pc, #7389 @ 0x1cdd @ │ │ │ │ + movwcs pc, #7333 @ 0x1ca5 @ │ │ │ │ @ instruction: 0xf8874602 │ │ │ │ sxtab16mi r3, r3, ip │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ @ instruction: 0xf7f54634 │ │ │ │ @ instruction: 0xf8d7ff63 │ │ │ │ strmi r3, [r2], r8, lsl #1 │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0x12ca16c │ │ │ │ + blx 0x12ca11c │ │ │ │ ldrbeq pc, [sl, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf0bdd54f │ │ │ │ - mvncs pc, #3751936 @ 0x394000 │ │ │ │ + mvncs pc, #2834432 @ 0x2b4000 │ │ │ │ movwls r4, #1537 @ 0x601 │ │ │ │ - blls 0x136d88 │ │ │ │ + blls 0x136d38 │ │ │ │ @ instruction: 0x46384652 │ │ │ │ @ instruction: 0xff14f7f9 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ adcmi r3, r3, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0x462ad035 │ │ │ │ cmple r0, pc, lsl #24 │ │ │ │ ldrdcc pc, [r8], #135 @ 0x87 │ │ │ │ strble r0, [fp], #-1051 @ 0xfffffbe5 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xff2cf7f6 │ │ │ │ @ instruction: 0xd00445b3 │ │ │ │ ldrbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0c14650 │ │ │ │ - @ instruction: 0xf8d8fb4f │ │ │ │ + @ instruction: 0xf8d8fb17 │ │ │ │ @ instruction: 0xb12b3010 │ │ │ │ @ instruction: 0x4652465b │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ @ instruction: 0xf870f7f7 │ │ │ │ - blcs 0x8c1d0 │ │ │ │ + blcs 0x8c180 │ │ │ │ svcvs 0x00bbd155 │ │ │ │ cmple fp, r0, lsl #22 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -87222,53 +87202,53 @@ │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ ldrmi fp, [r3, #2509]! @ 0x9cd │ │ │ │ andcs sp, r4, #4 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - blx 0x9a1906 │ │ │ │ + blx 0xffba18b4 │ │ │ │ strls r2, [r5, #-769] @ 0xfffffcff │ │ │ │ strcc r9, [r1], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xd1a82c10 │ │ │ │ strtmi lr, [r1], -sp, asr #15 │ │ │ │ @ instruction: 0xf7f64638 │ │ │ │ ldrmi pc, [r3, #3823]! @ 0xeef │ │ │ │ strcc fp, [r1], #-3848 @ 0xfffff0f8 │ │ │ │ andcs sp, r4, #159 @ 0x9f │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf0c13401 │ │ │ │ - ldr pc, [r8, pc, lsl #22] │ │ │ │ + @ instruction: 0xe798fad7 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ rscsvs r2, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4629 │ │ │ │ - blvs 0xff665e44 │ │ │ │ - stc2 0, cr15, [sl], {193} @ 0xc1 │ │ │ │ + blvs 0xff665df4 │ │ │ │ + blx 0xff5218fa │ │ │ │ strtmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf0c14628 │ │ │ │ - @ instruction: 0xf646fc05 │ │ │ │ + @ instruction: 0xf646fbcd │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0x46282395 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf0c36819 │ │ │ │ - @ instruction: 0xf04ffa8f │ │ │ │ + @ instruction: 0xf04ffa57 │ │ │ │ ldrmi r3, [r3, #1023]! @ 0x3ff │ │ │ │ @ instruction: 0xd09e65bb │ │ │ │ @ instruction: 0xf8d8e798 │ │ │ │ ldrtmi r1, [r8], -r0 │ │ │ │ @ instruction: 0xf7f69a05 │ │ │ │ svcvs 0x00bbfebd │ │ │ │ adcle r2, r3, r0, lsl #22 │ │ │ │ @ instruction: 0xf0bd2000 │ │ │ │ - @ instruction: 0xf646fe11 │ │ │ │ + @ instruction: 0xf646fdd9 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ - blx 0xfefa19a4 │ │ │ │ + blx 0xfe1a1954 │ │ │ │ ldrvs r2, [fp, r0, lsl #6]! │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -87278,81 +87258,81 @@ │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, ip, asr #17 │ │ │ │ stccs 6, cr4, [r0], {6} │ │ │ │ @ instruction: 0xf8d1d159 │ │ │ │ pkhbtmi r8, sl, r4 │ │ │ │ @ instruction: 0xf088fa1f │ │ │ │ subsle r2, r2, r0, lsl #16 │ │ │ │ - blcs 0x43f70c │ │ │ │ + blcs 0x43f6bc │ │ │ │ vhadd.s8 , q1, │ │ │ │ - movwcs pc, #7175 @ 0x1c07 @ │ │ │ │ + movwcs pc, #7119 @ 0x1bcf @ │ │ │ │ @ instruction: 0xf8864602 │ │ │ │ sxtab16mi r3, r3, ip │ │ │ │ @ instruction: 0x46304651 │ │ │ │ @ instruction: 0xf7f54627 │ │ │ │ @ instruction: 0xf8d6fe8d │ │ │ │ strmi r3, [r1], r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vcgt.s8 d25, d4, d2 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ movwls r0, #13205 @ 0x3395 │ │ │ │ vpmax.u8 , q2, q4 │ │ │ │ ldrle r0, [lr, #-2011]! @ 0xfffff825 │ │ │ │ - @ instruction: 0xf90cf0bd │ │ │ │ + @ instruction: 0xf8d4f0bd │ │ │ │ strmi r3, [r5], -r1, lsl #14 │ │ │ │ teqle ip, pc, lsl #24 │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf98af7f3 │ │ │ │ - blls 0xedac4 │ │ │ │ + @ instruction: 0xf9b0f7f3 │ │ │ │ + blls 0xeda74 │ │ │ │ andls r4, r0, sl, asr #12 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf87af7fa │ │ │ │ @ instruction: 0xd00445bb │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0c14648 │ │ │ │ - @ instruction: 0xf8dafa79 │ │ │ │ + @ instruction: 0xf8dafa41 │ │ │ │ @ instruction: 0xb12b3010 │ │ │ │ @ instruction: 0x464a465b │ │ │ │ @ instruction: 0x46304651 │ │ │ │ @ instruction: 0xff9af7f6 │ │ │ │ - bllt 0xfe141638 │ │ │ │ + bllt 0xfe1415e8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04f8ff0 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ strcc fp, [r1], #-2299 @ 0xfffff705 │ │ │ │ @ instruction: 0xd1b92c10 │ │ │ │ - blls 0x15f70c │ │ │ │ + blls 0x15f6bc │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf9ecf0c1 │ │ │ │ + @ instruction: 0xf9b4f0c1 │ │ │ │ strtmi r2, [r9], -r2, ror #7 │ │ │ │ strbmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r2, lsl #22 │ │ │ │ @ instruction: 0xf842f7fa │ │ │ │ svclt 0x000845bb │ │ │ │ adcle r3, r7, r1, lsl #8 │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ strcc r4, [r1], #-1608 @ 0xfffff9b8 │ │ │ │ - blx 0x1021ad0 │ │ │ │ + blx 0x221a80 │ │ │ │ andcs lr, r0, r0, lsr #15 │ │ │ │ - stc2l 0, cr15, [sl, #-756]! @ 0xfffffd0c │ │ │ │ + ldc2 0, cr15, [r2, #-756]! @ 0xfffffd0c │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c36819 │ │ │ │ - movwcs pc, #2581 @ 0xa15 @ │ │ │ │ + movwcs pc, #2525 @ 0x9dd @ │ │ │ │ @ instruction: 0xb00567b3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -87362,135 +87342,135 @@ │ │ │ │ @ instruction: 0xf8d0461e │ │ │ │ strmi r3, [pc], -r8, asr #1 │ │ │ │ umulllt r4, r7, r1, r6 │ │ │ │ strmi r6, [r4], -sl, lsl #16 │ │ │ │ strle r0, [r1, #-345] @ 0xfffffea7 │ │ │ │ strble r0, [r4, #-1435]! @ 0xfffffa65 │ │ │ │ rsble r2, pc, pc, lsl #20 │ │ │ │ - blcs 0x43fa1c │ │ │ │ + blcs 0x43f9cc │ │ │ │ @ instruction: 0xf894d06c │ │ │ │ - bcs 0x6db7c │ │ │ │ - blcs 0x3d99bc │ │ │ │ + bcs 0x6db2c │ │ │ │ + blcs 0x3d996c │ │ │ │ @ instruction: 0xf1b9d066 │ │ │ │ tstle r6, r3, lsl #30 │ │ │ │ addsmi r6, sl, #12189696 @ 0xba0000 │ │ │ │ - bcs 0x4554ac │ │ │ │ - bcs 0x3d99c8 │ │ │ │ + bcs 0x45545c │ │ │ │ + bcs 0x3d9978 │ │ │ │ @ instruction: 0xf0bdd05c │ │ │ │ - ldmdavs fp!, {r0, r1, r2, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ - blcs 0x437070 │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + blcs 0x437020 │ │ │ │ @ instruction: 0xf894d160 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ @ instruction: 0x46010895 │ │ │ │ strtmi r2, [r0], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - ldmvs sl!, {r0, r3, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs sl!, {r0, r1, r2, r3, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9e2f0c1 │ │ │ │ - blge 0xdffe4 │ │ │ │ - @ instruction: 0xf854f0bd │ │ │ │ + @ instruction: 0xf9aaf0c1 │ │ │ │ + blge 0xdff94 │ │ │ │ + @ instruction: 0xf81cf0bd │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ strmi r2, [r7], -r1, lsl #4 │ │ │ │ svceq 0x0003f1b9 │ │ │ │ movweq lr, #14921 @ 0x3a49 │ │ │ │ sbcscs pc, r7, r4, lsl #17 │ │ │ │ mvneq pc, #67 @ 0x43 │ │ │ │ movwls sp, #69 @ 0x45 │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf8d44620 │ │ │ │ @ instruction: 0xf0033088 │ │ │ │ @ instruction: 0xf7f9030f │ │ │ │ @ instruction: 0xf8d8fd75 │ │ │ │ ldrtmi r0, [r9], -r0, rrx │ │ │ │ - blx 0xe21bde │ │ │ │ + blx 0x21b8c │ │ │ │ @ instruction: 0x46204651 │ │ │ │ @ instruction: 0xf7f6463a │ │ │ │ @ instruction: 0xf8d8fd93 │ │ │ │ @ instruction: 0x4629005c │ │ │ │ - blx 0xba1bf2 │ │ │ │ + blx 0xffda1ba0 │ │ │ │ cmple pc, r0, lsl #28 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bcs 0x4498b4 │ │ │ │ + bcs 0x449864 │ │ │ │ ldmdavs fp!, {r1, r3, ip, lr, pc}^ │ │ │ │ andle r2, r7, pc, lsl #22 │ │ │ │ svceq 0x0003f1b9 │ │ │ │ ldmvs sl!, {r0, r1, r2, r5, r7, r8, ip, lr, pc} │ │ │ │ svclt 0x00182a0f │ │ │ │ @ instruction: 0xd1a2429a │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmdalt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmiami r0!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ eorne pc, r3, r8, asr r8 @ │ │ │ │ - @ instruction: 0xf928f0c1 │ │ │ │ + @ instruction: 0xf8f0f0c1 │ │ │ │ movwls lr, #22435 @ 0x57a3 │ │ │ │ - @ instruction: 0xfffef0bc │ │ │ │ - @ instruction: 0xf0bd9003 │ │ │ │ - strmi pc, [r1], pc, lsr #16 │ │ │ │ - @ instruction: 0xfff8f0bc │ │ │ │ + @ instruction: 0xffc6f0bc │ │ │ │ + @ instruction: 0xf0bc9003 │ │ │ │ + @ instruction: 0x4681fff7 │ │ │ │ + @ instruction: 0xffc0f0bc │ │ │ │ andls r4, r4, r9, lsr #12 │ │ │ │ - @ instruction: 0xf91af0c1 │ │ │ │ + @ instruction: 0xf8e2f0c1 │ │ │ │ @ instruction: 0xee1d4916 │ │ │ │ - bls 0x169714 │ │ │ │ + bls 0x1696c4 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r2, [r1], #-0 │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ strbmi r9, [r8], -r0 │ │ │ │ andeq pc, pc, #2 │ │ │ │ - stc2l 0, cr15, [sl, #804]! @ 0x324 │ │ │ │ + ldc2 0, cr15, [r2, #804]! @ 0x324 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c34649 │ │ │ │ - @ instruction: 0xf8d4f993 │ │ │ │ + @ instruction: 0xf8d4f95b │ │ │ │ strbmi r3, [sl], -r4, lsl #1 │ │ │ │ svclt 0x000b2b10 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ stmdbls r3, {r0, r1, fp, ip, pc} │ │ │ │ - blx 0x1e21caa │ │ │ │ + blx 0x1021c5a │ │ │ │ ldrbmi r9, [r9], -r3, lsl #20 │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ ldr pc, [r3, sp, lsr #26] │ │ │ │ andlt r2, r7, pc, lsl r0 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - stmialt ip!, {r0, r6, r7, ip, sp, lr, pc} │ │ │ │ - addeq sl, sl, r4, lsl #12 │ │ │ │ + ldmdalt r4!, {r0, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + addeq sl, sl, r4, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbcbb4 │ │ │ │ + bl 0xfebbcb64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r4, r6, r7, lr}^ │ │ │ │ cmnlt ip, r2, lsr r2 │ │ │ │ - b 0x1127f34 │ │ │ │ + b 0x1127ee4 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x1127e50 │ │ │ │ + b 0x1127e00 │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, r5, lsl #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbcc10 │ │ │ │ + bl 0xfebbcbc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87498,38 +87478,38 @@ │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r5, ror #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbcc50 │ │ │ │ + bl 0xfebbcc00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r4, r6, r7, lr}^ │ │ │ │ cmnlt ip, r2, lsr r2 │ │ │ │ - b 0x1127fd0 │ │ │ │ + b 0x1127f80 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x1127eec │ │ │ │ + b 0x1127e9c │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ @ instruction: 0x2001feb7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbccac │ │ │ │ + bl 0xfebbcc5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87537,15 +87517,15 @@ │ │ │ │ @ instruction: 0xf7ff2200 │ │ │ │ mulcs r1, r7, lr │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbccec │ │ │ │ + bl 0xfebbcc9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r6, r7, r8, r9} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87553,15 +87533,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ andcs pc, r1, r7, ror lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbcd2c │ │ │ │ + bl 0xfebbccdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87576,203 +87556,203 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi r4, [r5], -r8, lsl #13 │ │ │ │ teqcs r2, r0 @ │ │ │ │ addlt r4, fp, r4, lsl #12 │ │ │ │ addvs pc, r0, r2, asr #7 │ │ │ │ - beq 0x1512028 │ │ │ │ + beq 0x1511fd8 │ │ │ │ sbcpl lr, r1, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ @ instruction: 0xf8d80001 │ │ │ │ stmdbcs pc, {r2, ip} @ │ │ │ │ @ instruction: 0xf8d8d010 │ │ │ │ - bcs 0x42dba0 │ │ │ │ + bcs 0x42db50 │ │ │ │ @ instruction: 0xf8d8d00c │ │ │ │ cdpcs 0, 0, cr6, cr15, cr8, {0} │ │ │ │ addsmi fp, r1, #24, 30 @ 0x60 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ adcsmi r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf042bf08 │ │ │ │ cmplt sl, r1, lsl #4 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 6, APSR_nzcv, cr14, cr13, {7} │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf89480a2 │ │ │ │ - bcs 0x6df20 │ │ │ │ + bcs 0x6ded0 │ │ │ │ addshi pc, sp, r0 │ │ │ │ svclt 0x0018290d │ │ │ │ rscle r2, r9, sp, lsl #28 │ │ │ │ @ instruction: 0xf0002d03 │ │ │ │ - blcs 0x85ff4 │ │ │ │ + blcs 0x85fa4 │ │ │ │ adchi pc, sl, r0, asr #32 │ │ │ │ - mrc2 0, 4, pc, cr14, cr12, {5} │ │ │ │ + mcr2 0, 3, pc, cr6, cr12, {5} @ │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ - blcs 0x43741c │ │ │ │ + blcs 0x4373cc │ │ │ │ addshi pc, r9, r0, asr #32 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strbtmi pc, [r0], r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ - blcs 0x77418 │ │ │ │ + blcs 0x773c8 │ │ │ │ svclt 0x000c4620 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff16f7f2 │ │ │ │ + @ instruction: 0xff3cf7f2 │ │ │ │ @ instruction: 0x2010f8d8 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf80ef0c1 │ │ │ │ + @ instruction: 0xffd6f0c0 │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ - bls 0xe0394 │ │ │ │ + bls 0xe0344 │ │ │ │ @ instruction: 0xf043432b │ │ │ │ movwls r0, #25568 @ 0x63e0 │ │ │ │ ldrdcc pc, [ip], -r8 │ │ │ │ @ instruction: 0xf0b89308 │ │ │ │ - andls pc, r5, r3, lsr pc @ │ │ │ │ - @ instruction: 0xff30f0b8 │ │ │ │ + strdls pc, [r5], -fp │ │ │ │ + mrc2 0, 7, pc, cr8, cr8, {5} │ │ │ │ @ instruction: 0xf0bc4680 │ │ │ │ - ldrtmi pc, [r9], -r5, lsr #29 @ │ │ │ │ + ldrtmi pc, [r9], -sp, ror #28 @ │ │ │ │ @ instruction: 0xf0c64683 │ │ │ │ - blls 0x1e4208 │ │ │ │ + blls 0x1e40d8 │ │ │ │ @ instruction: 0x46596df2 │ │ │ │ @ instruction: 0xf0c32009 │ │ │ │ - @ instruction: 0xf0bcff53 │ │ │ │ - ldrtmi pc, [r9], -r5, ror #28 @ │ │ │ │ + @ instruction: 0xf0bcff1b │ │ │ │ + ldrtmi pc, [r9], -sp, lsr #28 @ │ │ │ │ @ instruction: 0xf0c09007 │ │ │ │ - @ instruction: 0xf0bcff87 │ │ │ │ - @ instruction: 0x4607fe5f │ │ │ │ - mrc2 0, 2, pc, cr12, cr12, {5} │ │ │ │ + @ instruction: 0xf0bcff4f │ │ │ │ + strmi pc, [r7], -r7, lsr #28 │ │ │ │ + mcr2 0, 1, pc, cr4, cr12, {5} @ │ │ │ │ svceq 0x000ff1ba │ │ │ │ cmnle r5, r3, lsl #13 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 6, pc, cr10, cr2, {7} │ │ │ │ + @ instruction: 0xff00f7f2 │ │ │ │ subsle r2, lr, r3, lsl #26 │ │ │ │ - mcr2 0, 2, pc, cr10, cr12, {5} @ │ │ │ │ + mrc2 0, 0, pc, cr2, cr12, {5} │ │ │ │ @ instruction: 0x46056e31 │ │ │ │ - @ instruction: 0xf910f0c6 │ │ │ │ + @ instruction: 0xf8d8f0c6 │ │ │ │ @ instruction: 0xee1d4958 │ │ │ │ @ instruction: 0xf8d40f70 │ │ │ │ ldrbmi r2, [fp], -r8, lsl #1 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmdals r6, {r0, r6, fp, ip, lr} │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ - bls 0x2375a8 │ │ │ │ + bls 0x237558 │ │ │ │ andcs r4, r0, #285212672 @ 0x11000000 │ │ │ │ strtmi r9, [sl], -r2, lsl #4 │ │ │ │ - @ instruction: 0xf9d2f0ca │ │ │ │ + @ instruction: 0xf99af0ca │ │ │ │ ldrtmi r4, [sl], -fp, lsr #12 │ │ │ │ andcs r4, r9, r9, lsr r6 │ │ │ │ - blx 0xff721fe6 │ │ │ │ + blx 0xfe921f96 │ │ │ │ @ instruction: 0xf8564639 │ │ │ │ @ instruction: 0xf0c00029 │ │ │ │ - strbmi pc, [r0], -fp, asr #30 @ │ │ │ │ - cdp2 0, 13, cr15, cr6, cr0, {6} │ │ │ │ + @ instruction: 0x4640ff13 │ │ │ │ + cdp2 0, 9, cr15, cr14, cr0, {6} │ │ │ │ @ instruction: 0xf0c09805 │ │ │ │ - @ instruction: 0xf856fecd │ │ │ │ + @ instruction: 0xf856fe95 │ │ │ │ tstcs r1, r9, lsr #32 │ │ │ │ - @ instruction: 0xff5af0c0 │ │ │ │ + @ instruction: 0xff22f0c0 │ │ │ │ @ instruction: 0xf0c04640 │ │ │ │ - ldclvs 14, cr15, [r0, #788]! @ 0x314 │ │ │ │ + ldclvs 14, cr15, [r0, #564]! @ 0x234 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ - @ instruction: 0xf0c34ff0 │ │ │ │ - stccs 8, cr11, [r3, #-172] @ 0xffffff54 │ │ │ │ + @ instruction: 0xf0c24ff0 │ │ │ │ + stccs 15, cr11, [r3, #-972] @ 0xfffffc34 │ │ │ │ svcge 0x0067f47f │ │ │ │ ldrdcs pc, [ip], -r8 │ │ │ │ svclt 0x00182a0f │ │ │ │ @ instruction: 0xf43f4291 │ │ │ │ - blcs 0x91a4c │ │ │ │ + blcs 0x919fc │ │ │ │ svcge 0x0060f43f │ │ │ │ vhadd.s8 d30, d4, d8 │ │ │ │ vmlsl.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8560695 │ │ │ │ @ instruction: 0xf0c01023 │ │ │ │ - @ instruction: 0xe76bff1d │ │ │ │ + strb pc, [fp, -r5, ror #29]! @ │ │ │ │ @ instruction: 0xf0c0202f │ │ │ │ - smmls r1, r9, lr, pc @ │ │ │ │ + ldrb pc, [r1, -r1, lsr #29] @ │ │ │ │ eorne pc, sl, r6, asr r8 @ │ │ │ │ - @ instruction: 0xff14f0c0 │ │ │ │ + cdp2 0, 13, cr15, cr12, cr0, {6} │ │ │ │ @ instruction: 0xf0bce79e │ │ │ │ - @ instruction: 0x4605fe1f │ │ │ │ - mrc2 0, 0, pc, cr12, cr12, {5} │ │ │ │ + strmi pc, [r5], -r7, ror #27 │ │ │ │ + stc2l 0, cr15, [r4, #752]! @ 0x2f0 │ │ │ │ @ instruction: 0xf0bc4682 │ │ │ │ - bls 0x2a5500 │ │ │ │ + bls 0x2a53d0 │ │ │ │ teqle r7, pc, lsl #20 │ │ │ │ smullscs pc, r1, r4, r8 @ │ │ │ │ andls r4, r8, r1, lsl #12 │ │ │ │ - bcs 0x775fc │ │ │ │ + bcs 0x775ac │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f22204 │ │ │ │ - blls 0x2a5714 │ │ │ │ + blls 0x2a575c │ │ │ │ ldrdcs pc, [r4], r4 │ │ │ │ - bcs 0x4776d0 │ │ │ │ + bcs 0x477680 │ │ │ │ ldrmi fp, [r9], -fp, lsl #30 │ │ │ │ @ instruction: 0x465a461a │ │ │ │ @ instruction: 0xf0c64659 │ │ │ │ - ldmdbmi ip, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi ip, {r0, r1, r8, fp, ip, sp, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf0024653 │ │ │ │ stmdapl r1, {r0, r1, r2, r3, r9}^ │ │ │ │ stmib sp, {r1, r2, fp, ip, pc}^ │ │ │ │ strtmi r2, [r8], -r0 │ │ │ │ ldrmi r9, [r1], #-2567 @ 0xfffff5f9 │ │ │ │ andls r2, r2, #0, 4 │ │ │ │ @ instruction: 0xf0ca6e32 │ │ │ │ - @ instruction: 0x4629f95b │ │ │ │ + strtmi pc, [r9], -r3, lsr #18 │ │ │ │ andcs r6, r9, r3, lsr lr │ │ │ │ @ instruction: 0xf0c3462a │ │ │ │ - qsaxmi pc, r9, r7 @ │ │ │ │ + qadd16mi pc, r9, pc @ │ │ │ │ @ instruction: 0xf0c64638 │ │ │ │ - @ instruction: 0xe77ff875 │ │ │ │ + @ instruction: 0xe77ff83d │ │ │ │ andls r9, r9, r8, lsl #22 │ │ │ │ eorne pc, r3, r6, asr r8 @ │ │ │ │ - cdp2 0, 12, cr15, cr10, cr0, {6} │ │ │ │ + cdp2 0, 9, cr15, cr2, cr0, {6} │ │ │ │ strb r9, [fp, r9, lsl #22] │ │ │ │ ldrdcs pc, [ip], -r8 │ │ │ │ svclt 0x00182a0f │ │ │ │ @ instruction: 0xf43f4291 │ │ │ │ - bcs 0x3d197c │ │ │ │ + bcs 0x3d192c │ │ │ │ mrcge 4, 6, APSR_nzcv, cr12, cr15, {1} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xe79daef5 │ │ │ │ - addeq sl, sl, r4, lsr #5 │ │ │ │ - @ instruction: 0x008aa1b0 │ │ │ │ + strdeq sl, [sl], r4 │ │ │ │ + addeq sl, sl, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbd01c │ │ │ │ + bl 0xfebbcfcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r4, r6, r7, lr}^ │ │ │ │ cmnlt ip, r2, lsr r2 │ │ │ │ - b 0x112839c │ │ │ │ + b 0x112834c │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x11282b8 │ │ │ │ + b 0x1128268 │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, r3, lsl #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd078 │ │ │ │ + bl 0xfebbd028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87780,38 +87760,38 @@ │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r3, ror #28 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbd0b8 │ │ │ │ + bl 0xfebbd068 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r4, r6, r7, lr}^ │ │ │ │ cmnlt ip, r2, lsr r2 │ │ │ │ - b 0x1128438 │ │ │ │ + b 0x11283e8 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x1128354 │ │ │ │ + b 0x1128304 │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r5, lsr lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd114 │ │ │ │ + bl 0xfebbd0c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87819,15 +87799,15 @@ │ │ │ │ @ instruction: 0xf7ff2200 │ │ │ │ andcs pc, r1, r5, lsl lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd154 │ │ │ │ + bl 0xfebbd104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87835,15 +87815,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ strdcs pc, [r1], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd194 │ │ │ │ + bl 0xfebbd144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r6, r7, r8, r9} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87851,15 +87831,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ ldrdcs pc, [r1], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd1d4 │ │ │ │ + bl 0xfebbd184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r6, r8, r9, ip, sp} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87868,15 +87848,15 @@ │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ andcs pc, r1, r7, asr #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd218 │ │ │ │ + bl 0xfebbd1c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ tstlt r3, r0, lsl #6 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -87889,3570 +87869,3562 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ cmplt sl, sl, lsl #18 │ │ │ │ stmdbvs sl, {r4, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0x4122680c │ │ │ │ strle r0, [r5], #-2002 @ 0xfffff82e │ │ │ │ - blmi 0x1a41e0 │ │ │ │ - bllt 0x92406c │ │ │ │ - bllt 0x8a4070 │ │ │ │ - blmi 0x1a41ec │ │ │ │ + blmi 0x1a4190 │ │ │ │ + bllt 0x92401c │ │ │ │ + bllt 0x8a4020 │ │ │ │ + blmi 0x1a419c │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ stclt 7, cr15, [r4], {253} @ 0xfd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbd28c │ │ │ │ + bl 0xfebbd23c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs sl, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs fp, {r1, r7, ip, sp, pc} │ │ │ │ - bcs 0x437aac │ │ │ │ - bcs 0x3da0f4 │ │ │ │ + bcs 0x437a5c │ │ │ │ + bcs 0x3da0a4 │ │ │ │ strcs fp, [r2], #-3852 @ 0xfffff0f4 │ │ │ │ strbtmi r2, [r0], -r1, lsl #8 │ │ │ │ @ instruction: 0xf6469400 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ + vrshr.s64 d18, d29, #64 │ │ │ │ @ instruction: 0xf7f80212 │ │ │ │ andlt pc, r2, pc, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strcs fp, [r1], #-3344 @ 0xfffff2f0 │ │ │ │ rscle r2, sl, r0, lsl #22 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4010 │ │ │ │ svclt 0x0000bc55 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbd2ec │ │ │ │ + bl 0xfebbd29c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r2, r0, lsl #4 │ │ │ │ - bcs 0x437b0c │ │ │ │ - bcs 0x3da154 │ │ │ │ + bcs 0x437abc │ │ │ │ + bcs 0x3da104 │ │ │ │ strcs fp, [r2], #-3852 @ 0xfffff0f4 │ │ │ │ strbtmi r2, [r0], -r1, lsl #8 │ │ │ │ @ instruction: 0xf6469400 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ + vrshr.s64 d18, d29, #64 │ │ │ │ @ instruction: 0xf7f80212 │ │ │ │ andlt pc, r2, r9, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strcs fp, [r1], #-3344 @ 0xfffff2f0 │ │ │ │ rscle r2, sl, r0, lsl #22 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4010 │ │ │ │ svclt 0x0000bc25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbd34c │ │ │ │ + bl 0xfebbd2fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs ip, {r0, r1, r7, ip, sp, pc} │ │ │ │ - blcs 0x437b6c │ │ │ │ - blcs 0x3da1ec │ │ │ │ + blcs 0x437b1c │ │ │ │ + blcs 0x3da19c │ │ │ │ strcs fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ @ instruction: 0xf646d019 │ │ │ │ - vrshr.s64 d20, d25, #64 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf6490212 │ │ │ │ - vorr.i32 q11, #1280 @ 0x00000500 │ │ │ │ + vorr.i32 q11, #256 @ 0x00000100 │ │ │ │ stccs 3, cr0, [r0], {5} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ strbtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f89500 │ │ │ │ andlt pc, r3, r1, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs fp, {r4, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ svclt 0x000c2b0d │ │ │ │ strcs r2, [r1, #-1282] @ 0xfffffafe │ │ │ │ @ instruction: 0xf646e7df │ │ │ │ - vrshr.s64 d20, d25, #64 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ strcs r0, [r1, #-530] @ 0xfffffdee │ │ │ │ rscle r2, r3, r0, lsl #24 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ svclt 0x0000bbe3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbd3d0 │ │ │ │ + bl 0xfebbd380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r4, r3, r0, lsl #6 │ │ │ │ - blcs 0x437bf0 │ │ │ │ - blcs 0x3da270 │ │ │ │ + blcs 0x437ba0 │ │ │ │ + blcs 0x3da220 │ │ │ │ strcs fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ @ instruction: 0xf646d019 │ │ │ │ - vrshr.s64 d20, d25, #64 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf6490212 │ │ │ │ - vorr.i32 q11, #1280 @ 0x00000500 │ │ │ │ + vorr.i32 q11, #256 @ 0x00000100 │ │ │ │ stccs 3, cr0, [r0], {5} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ strbtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f89500 │ │ │ │ andlt pc, r3, r3, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmvs fp, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ svclt 0x000c2b0d │ │ │ │ strcs r2, [r1, #-1282] @ 0xfffffafe │ │ │ │ @ instruction: 0xf646e7df │ │ │ │ - vrshr.s64 d20, d25, #64 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ strcs r0, [r1, #-530] @ 0xfffffdee │ │ │ │ rscle r2, r3, r0, lsl #24 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ svclt 0x0000bba1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbd454 │ │ │ │ + bl 0xfebbd404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, lsr #31 │ │ │ │ - @ instruction: 0xb0914bbd │ │ │ │ + addslt r4, r1, r6, lsr #23 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ stmdage r6, {r1, r6, r9, sl, sp, lr} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0xff022b34 │ │ │ │ - blcs 0x1edc48 │ │ │ │ - ldrbhi pc, [r9, #513]! @ 0x201 @ │ │ │ │ + b 0xfe222ae4 │ │ │ │ + blcs 0x1edbf8 │ │ │ │ + ldrbhi pc, [pc, #513]! @ 0x66431 @ │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ - rsbeq r0, r2, fp, asr #32 │ │ │ │ - smlaleq r0, r0, r0, r0 @ │ │ │ │ - tsteq ip, r8, lsl #2 │ │ │ │ + rsbeq r0, r3, ip, asr #32 │ │ │ │ + smlaleq r0, r1, r1, r0 │ │ │ │ + tsteq sp, r9, lsl #2 │ │ │ │ mvneq r0, r7 │ │ │ │ strhi pc, [r3], #-256 @ 0xffffff00 │ │ │ │ vnmlacs.f32 s28, s8, s30 │ │ │ │ andsne pc, r0, #4 │ │ │ │ andcc pc, r3, r4, asr #7 │ │ │ │ - strmi pc, [r3], -r4, asr #7 │ │ │ │ - strbne pc, [r2, -r4, asr #7] @ │ │ │ │ + streq pc, [pc], -r4 │ │ │ │ tstpeq pc, lr @ p-variant is OBSOLETE │ │ │ │ - stceq 0, cr15, [pc], {4} │ │ │ │ + strmi pc, [r3, -r4, asr #7] │ │ │ │ movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ + mcrrne 3, 12, pc, r2, cr4 @ │ │ │ │ andls r2, fp, r0, lsl sl │ │ │ │ - strls r9, [sl, -r8, lsl #12] │ │ │ │ - @ instruction: 0xf8cd9106 │ │ │ │ - movwls ip, #28708 @ 0x7024 │ │ │ │ - bichi pc, r8, #0 │ │ │ │ + tstls r6, r9, lsl #12 │ │ │ │ + movwls r9, #30472 @ 0x7708 │ │ │ │ + eorgt pc, r8, sp, asr #17 │ │ │ │ + bichi pc, r7, #0 │ │ │ │ svcne 0x0010f1b2 │ │ │ │ - tstphi sl, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ + tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrdcs pc, [r8], #133 @ 0x85 │ │ │ │ svceq 0x0002f012 │ │ │ │ @ instruction: 0xf414d003 │ │ │ │ @ instruction: 0xf0006f60 │ │ │ │ - cmpeq r4, r1, lsl #2 │ │ │ │ + cmpeq r4, r2, lsl #2 │ │ │ │ ldreq sp, [r4, #1282] @ 0x502 │ │ │ │ strhi pc, [ip], -r0, asr #2 │ │ │ │ andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ svclt 0x00942a05 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - andcs r8, r0, #243 @ 0xf3 │ │ │ │ + andcs r8, r0, #244 @ 0xf4 │ │ │ │ andls r2, r4, r1, lsl #8 │ │ │ │ - strls r4, [r2, -r8, lsr #12] │ │ │ │ - @ instruction: 0x6c00e9cd │ │ │ │ - strls r9, [r3], #-517 @ 0xfffffdfb │ │ │ │ - @ instruction: 0xf9d6f7fe │ │ │ │ - vaddl.u8 q15, d20, d28 │ │ │ │ - blcc 0xbb02c │ │ │ │ - vqdmulh.s d2, d1, d14 │ │ │ │ - ldm pc, {r0, r1, r2, r3, r4, r5, r9, sl, pc}^ @ │ │ │ │ - eorseq pc, r8, #19 │ │ │ │ - sbcseq r0, r5, #1879048207 @ 0x7000000f │ │ │ │ - addeq r0, fp, #-805306358 @ 0xd000000a │ │ │ │ - ldrdeq r0, [lr, r0]! @ │ │ │ │ - cmpeq r5, lr, lsl r2 │ │ │ │ - cmneq r9, ip, lsl #4 │ │ │ │ - teqeq r4, r2 @ │ │ │ │ - subseq r0, r2, #268435463 @ 0x10000007 │ │ │ │ - @ instruction: 0x73a8f004 │ │ │ │ + @ instruction: 0xf8cd4628 │ │ │ │ + stmib sp, {r3, lr, pc}^ │ │ │ │ + andls r7, r5, #0, 12 │ │ │ │ + @ instruction: 0xf7fe9403 │ │ │ │ + ldrd pc, [ip], r5 @ │ │ │ │ + movtpl pc, #13252 @ 0x33c4 @ │ │ │ │ + blcs 0x3f4ed8 │ │ │ │ + strbhi pc, [r2], -r1, lsl #4 @ │ │ │ │ + @ instruction: 0xf013e8df │ │ │ │ + rscseq r0, r5, #1879048195 @ 0x70000003 │ │ │ │ + adceq r0, fp, #805306381 @ 0x3000000d │ │ │ │ + biceq r0, pc, r9, lsl #5 │ │ │ │ + andseq r0, sp, #1073741867 @ 0x4000002b │ │ │ │ + andeq r0, fp, #1073741845 @ 0x40000015 │ │ │ │ + mvnseq r0, r9, ror r1 │ │ │ │ + rsbeq r0, pc, #-1073741812 @ 0xc000000c │ │ │ │ + @ instruction: 0xf0040251 │ │ │ │ + @ instruction: 0xf1b373a8 │ │ │ │ + @ instruction: 0xf0007f80 │ │ │ │ + vshl.s8 d8, d16, d0 │ │ │ │ + @ instruction: 0xf5b382f2 │ │ │ │ + @ instruction: 0xf0000f80 │ │ │ │ + vqadd.s8 q4, q8, │ │ │ │ + blcs 0x871a8 │ │ │ │ + ldrbthi pc, [r6], #0 @ │ │ │ │ + smlabtcc r3, r4, r3, pc @ │ │ │ │ + streq pc, [fp], -r4, asr #7 │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + adceq r9, r7, #-2147483646 @ 0x80000002 │ │ │ │ + strbhi pc, [sp, #256] @ 0x100 @ │ │ │ │ + strtmi r9, [r8], -r9, lsl #6 │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + andls sl, r8, #98304 @ 0x18000 │ │ │ │ + @ instruction: 0xf0032202 │ │ │ │ + strcs r0, [r0], #-783 @ 0xfffffcf1 │ │ │ │ + strls r2, [fp], -r0, lsl #10 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf8c2f7f9 │ │ │ │ + andscs lr, r0, #103 @ 0x67 │ │ │ │ + subne pc, r0, #192, 4 │ │ │ │ + movweq lr, #10756 @ 0x2a04 │ │ │ │ svcvc 0x0080f1b3 │ │ │ │ - strthi pc, [r1], #-0 │ │ │ │ - rscshi pc, r4, #0, 4 │ │ │ │ + strhi pc, [sl], #-0 │ │ │ │ + rschi pc, r8, #0, 4 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - rscshi pc, ip, r0 │ │ │ │ - @ instruction: 0x83a5f200 │ │ │ │ + addshi pc, ip, r0 │ │ │ │ + orrshi pc, r4, #0, 4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - vsri.64 q12, , #60 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - stmib sp, {r0, r1, r8, ip, sp}^ │ │ │ │ - vaddw.u8 , q2, d9 │ │ │ │ - vsubl.u8 q8, d4, d11 │ │ │ │ - adceq r5, r7, #192, 12 @ 0xc000000 │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - strbhi pc, [fp, #256] @ 0x100 @ │ │ │ │ - andls r4, fp, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf003a906 │ │ │ │ - andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ - strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ - stmib sp, {r3, r9, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f94506 │ │ │ │ - rsb pc, r7, r3, asr #17 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - b 0x16acac │ │ │ │ - @ instruction: 0xf1b30302 │ │ │ │ - @ instruction: 0xf0007f80 │ │ │ │ - vshl.s8 d8, d11, d0 │ │ │ │ - @ instruction: 0xf5b382ea │ │ │ │ - @ instruction: 0xf0000f80 │ │ │ │ - vqadd.s8 d8, d16, d10 │ │ │ │ - blcs 0x8721c │ │ │ │ - ldrhi pc, [r7], #0 │ │ │ │ - vsubl.s8 q9, d0, d16 │ │ │ │ - b 0x166e54 │ │ │ │ - @ instruction: 0xf5b30302 │ │ │ │ - @ instruction: 0xf0010f00 │ │ │ │ - vrhadd.s8 d8, d16, d26 │ │ │ │ - @ instruction: 0xf5b38565 │ │ │ │ - @ instruction: 0xf0011f00 │ │ │ │ - vhsub.s8 d8, d0, d5 │ │ │ │ - blcs 0x88190 │ │ │ │ - eorhi pc, sp, #1 │ │ │ │ - rsbsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + eorcs r8, r0, #-1778384896 @ 0x96000000 │ │ │ │ + adceq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ - vst4.8 {d25,d27,d29,d31}, [pc], r8 │ │ │ │ - vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ - vorr.i32 d16, #192 @ 0x000000c0 │ │ │ │ - addmi r3, fp, #3 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-6 │ │ │ │ - @ instruction: 0x83aaf001 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - vst2. {d24-d27}, [pc], r5 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - stmdbge r6, {r1, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ - vmax.s8 d20, d9, d24 │ │ │ │ - vmlal.s , d0, d1[3] │ │ │ │ - @ instruction: 0xf7f60205 │ │ │ │ - ands pc, r8, r3, ror fp @ │ │ │ │ - addpl pc, r0, r4, asr #7 │ │ │ │ - movtpl pc, #964 @ 0x3c4 @ │ │ │ │ - vsubl.u8 , d20, d18 │ │ │ │ - andls r4, r9, r3, lsl #2 │ │ │ │ - sbcpl pc, r0, r4, asr #7 │ │ │ │ - andcc lr, sl, #3358720 @ 0x334000 │ │ │ │ - vaddl.u8 , d4, d7 │ │ │ │ - mrsls r6, (UNDEF: 6) │ │ │ │ - rsceq r9, r0, #8 │ │ │ │ - rschi pc, r8, #0, 2 │ │ │ │ + svceq 0x0000f5b3 │ │ │ │ + @ instruction: 0x81aff001 │ │ │ │ + strbhi pc, [r4, #-512]! @ 0xfffffe00 @ │ │ │ │ + svcne 0x0000f5b3 │ │ │ │ + andhi pc, sl, #1 │ │ │ │ + strbhi pc, [sp, -r0, lsl #4]! @ │ │ │ │ + @ instruction: 0xf0012b00 │ │ │ │ + vst1.8 {d24-d27}, [pc :256], r2 │ │ │ │ + vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + b 0x1727c0 │ │ │ │ + tstls r6, r2, lsl #6 │ │ │ │ + cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ + andeq pc, pc, r4 │ │ │ │ + vsubl.u8 q10, d20, d11 │ │ │ │ + andls r4, r8, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0019407 │ │ │ │ + addsmi r8, r3, #-1140850686 @ 0xbc000002 │ │ │ │ + bichi pc, sl, #1 │ │ │ │ + rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xd15a4293 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf920f7ff │ │ │ │ - blmi 0xe2e47c │ │ │ │ - blls 0x4404e4 │ │ │ │ - @ instruction: 0xf04f405a │ │ │ │ - @ instruction: 0xf0410300 │ │ │ │ - andslt r8, r1, r6, asr #7 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldcllt 12, cr0, [r0] │ │ │ │ - ldreq pc, [r7], -r4, asr #6 │ │ │ │ - smullscc pc, r1, r5, r8 @ │ │ │ │ - addvc pc, r0, #20 │ │ │ │ - streq lr, [r6], pc, asr #20 │ │ │ │ - @ instruction: 0xf0409606 │ │ │ │ - blcs 0x86f70 │ │ │ │ - svclt 0x000c4628 │ │ │ │ - tstcs r4, r8, lsl #2 │ │ │ │ - @ instruction: 0xf7f44431 │ │ │ │ - ldrb pc, [fp, r7, lsl #29] @ │ │ │ │ - movwpl pc, #17348 @ 0x43c4 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r2, r9, #4, 22 @ 0x1000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + subne pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + blx 0x1d243ce │ │ │ │ + vmov.i32 d30, #200 @ 0x000000c8 │ │ │ │ + vmlal.u , d20, d0[0] │ │ │ │ + vaddl.u8 q11, d4, d0 │ │ │ │ + @ instruction: 0xf3c45340 │ │ │ │ + andls r4, r7, #-1073741824 @ 0xc0000000 │ │ │ │ + andls fp, r8, r2, lsr #5 │ │ │ │ + addpl pc, r0, r4, asr #7 │ │ │ │ + andls r9, r9, sl, lsl #6 │ │ │ │ + smlattls r6, r0, r2, r0 │ │ │ │ + @ instruction: 0xf100920b │ │ │ │ + stmdbge r6, {r1, r2, r5, r6, r7, r9, pc} │ │ │ │ + @ instruction: 0xf7ff4628 │ │ │ │ + andcs pc, r1, pc, lsl r9 @ │ │ │ │ + ldmdavs sl, {r0, r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ + subsmi r9, sl, pc, lsl #22 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + bichi pc, fp, #65 @ 0x41 │ │ │ │ + tstcs r0, r1, lsl r0 │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + vmul.f32 , q10, q8 │ │ │ │ + @ instruction: 0xf8950617 │ │ │ │ + @ instruction: 0xf01430d1 │ │ │ │ + b 0x1442e54 │ │ │ │ + strls r0, [r6], -r6, lsl #13 │ │ │ │ + adchi pc, pc, #64 @ 0x40 │ │ │ │ + strtmi r2, [r8], -r0, lsl #22 │ │ │ │ + tstcs r8, ip, lsl #30 │ │ │ │ + ldrtmi r2, [r1], #-260 @ 0xfffffefc │ │ │ │ + mcr2 7, 4, pc, cr6, cr4, {7} @ │ │ │ │ + vqshl.u64 q15, , #4 │ │ │ │ + vsubw.u8 , q2, d4 │ │ │ │ + blcs 0x176c84 │ │ │ │ vsubl.u8 , d4, d10 │ │ │ │ - andls r2, r6, #805306368 @ 0x30000000 │ │ │ │ + andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - strne pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andmi lr, r7, #3358720 @ 0x334000 │ │ │ │ - adcshi pc, r7, #0 │ │ │ │ - andle r2, r1, r5, lsl #22 │ │ │ │ - strb r2, [r4, r0] │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - mrc2 7, 1, pc, cr8, cr14, {7} │ │ │ │ - vqshl.u64 d30, d31, #4 │ │ │ │ - vsubw.u8 , q2, d1 │ │ │ │ - vabdl.u8 , d4, d3 │ │ │ │ - vaddw.u8 q10, q2, d3 │ │ │ │ - vmlsl.u , d20, d0[1] │ │ │ │ - vmlal.u , d4, d1[0] │ │ │ │ - blcs 0xfa810 │ │ │ │ - streq pc, [pc], #-4 @ 0x66514 │ │ │ │ - stmib sp, {r0, r3, r8, ip, pc}^ │ │ │ │ - @ instruction: 0xf000740a │ │ │ │ - blcs 0x147cf4 │ │ │ │ - strbhi pc, [ip] @ │ │ │ │ - @ instruction: 0xf8d52b01 │ │ │ │ - @ instruction: 0xf04f3088 │ │ │ │ - andls r0, r8, r0, lsl #8 │ │ │ │ - strtmi r9, [r8], -sp, lsl #4 │ │ │ │ - @ instruction: 0xf04fa906 │ │ │ │ - @ instruction: 0xf0030500 │ │ │ │ - @ instruction: 0xf04f030f │ │ │ │ - strls r0, [ip], -r0, lsl #4 │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - ldrhi pc, [r4, #0]! │ │ │ │ - @ instruction: 0xf9aaf7f9 │ │ │ │ - svclt 0x0000e791 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + stmib sp, {r0, r1, sl, ip}^ │ │ │ │ + @ instruction: 0xf0002406 │ │ │ │ + blcs 0x1c6f6c │ │ │ │ + andcs sp, r0, r1 │ │ │ │ + stmdbge r6, {r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fe4628 │ │ │ │ + @ instruction: 0xe7bffe37 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - andcc pc, r3, r4, asr #7 │ │ │ │ + movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ + strbne pc, [r4, r4, asr #7] @ │ │ │ │ + strbne pc, [r1], -r4, asr #7 @ │ │ │ │ + smlabtcc r3, r4, r3, pc @ │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + andmi pc, r3, r4, asr #7 │ │ │ │ + @ instruction: 0xf0042b02 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + tstls sl, ip, lsl #12 │ │ │ │ + ldrbhi pc, [r8, #0]! @ │ │ │ │ + @ instruction: 0xf0002b03 │ │ │ │ + blcs 0xc7c18 │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + stmdbge r6, {r0, r3, ip, pc} │ │ │ │ + andls r4, r8, #40, 12 @ 0x2800000 │ │ │ │ + streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ + @ instruction: 0xf003940b │ │ │ │ + @ instruction: 0xf04f030f │ │ │ │ + @ instruction: 0xf04f0400 │ │ │ │ + stmib sp, {r9}^ │ │ │ │ + @ instruction: 0xf0004506 │ │ │ │ + @ instruction: 0xf7f985b7 │ │ │ │ + str pc, [pc, r7, lsr #19] │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ - streq pc, [fp], -r4, asr #7 │ │ │ │ - bicpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + andcc pc, r3, r4, asr #7 │ │ │ │ + movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ + strbpl pc, [r0], r4, asr #7 @ │ │ │ │ andne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ andne lr, r9, sp, asr #19 │ │ │ │ - ldrbthi pc, [r8], #64 @ 0x40 @ │ │ │ │ - stmdbge r6, {r3, r8, r9, ip, pc} │ │ │ │ + ldrbthi pc, [fp], #64 @ 0x40 @ │ │ │ │ + stmdbge r6, {r0, r1, r3, r8, r9, ip, pc} │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ strcs r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf0032500 │ │ │ │ - strls r0, [fp], -pc, lsl #6 │ │ │ │ + strls r0, [r8], -pc, lsl #6 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xa4574 │ │ │ │ - vbic.i32 q15, #-1056964608 @ 0xc1000000 │ │ │ │ - tstcs r0, r3, lsl #6 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - subseq r9, fp, r7, lsl #2 │ │ │ │ - movwls fp, #41697 @ 0xa2e1 │ │ │ │ - svccs 0x0070f414 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - movwls r9, #25096 @ 0x6208 │ │ │ │ - orrsle r9, r9, r9, lsl #2 │ │ │ │ - @ instruction: 0xf0012a0f │ │ │ │ - bcs 0x3c7084 │ │ │ │ - strcs fp, [r2], -r8, lsl #30 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rsbscc pc, sp, #73400320 @ 0x4600000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f89600 │ │ │ │ - smlsld pc, pc, r7, r9 @ │ │ │ │ - cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0004f70 │ │ │ │ - @ instruction: 0xf5b38612 │ │ │ │ - @ instruction: 0xf47f1f80 │ │ │ │ - movwcs sl, #8061 @ 0x1f7d │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stmdbge r6, {r9, sl, sp} │ │ │ │ - @ instruction: 0x4628409a │ │ │ │ + blx 0xa4524 │ │ │ │ + movwcs lr, #1906 @ 0x772 │ │ │ │ + vsubw.u8 , q2, d7 │ │ │ │ + vsubw.u8 q9, q2, d3 │ │ │ │ + @ instruction: 0xf4143203 │ │ │ │ + andls r2, r8, #112, 30 @ 0x1c0 │ │ │ │ + movteq lr, #14927 @ 0x3a4f │ │ │ │ + rsclt r9, r3, #671088640 @ 0x28000000 │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + movwls r5, #25344 @ 0x6300 │ │ │ │ + bcs 0x45abcc │ │ │ │ + adcshi pc, r7, #1 │ │ │ │ + svclt 0x00082a0d │ │ │ │ + stmdbge r6, {r1, r9, sl, sp} │ │ │ │ + @ instruction: 0xf6464628 │ │ │ │ + vrshr.s64 d18, d29, #64 │ │ │ │ + @ instruction: 0x96000212 │ │ │ │ + @ instruction: 0xf956f7f8 │ │ │ │ + vst1.16 {d30}, [pc] │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + ldrhi pc, [r7], -r0 │ │ │ │ + svcne 0x0080f5b3 │ │ │ │ + svcge 0x007df47f │ │ │ │ + vsubw.u8 q9, q2, d1 │ │ │ │ + stmdbge r6, {r0, r1, r9, sp} │ │ │ │ + addsmi r4, sl, r8, lsr #12 │ │ │ │ vsubl.u8 , d4, d10 │ │ │ │ - strls r4, [r0], -r3, lsl #4 │ │ │ │ - andls fp, r7, #228, 4 @ 0x4000000e │ │ │ │ - andseq pc, r1, #1879048196 @ 0x70000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - movwls r9, #26120 @ 0x6608 │ │ │ │ - @ instruction: 0xf7f89409 │ │ │ │ - @ instruction: 0xe72bf8d7 │ │ │ │ - cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0004f70 │ │ │ │ - @ instruction: 0xf5b38638 │ │ │ │ - @ instruction: 0xf47f1f80 │ │ │ │ - vmov.f32 q13, #-0.1953125 @ 0xbe480000 │ │ │ │ - rsclt r2, r2, #201326592 @ 0xc000000 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - subseq r2, fp, r0, lsl #2 │ │ │ │ - movwls r9, #41224 @ 0xa108 │ │ │ │ - blx 0x18eea50 │ │ │ │ - stmib sp, {r0, r1, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - andls r1, r9, #100663296 @ 0x6000000 │ │ │ │ - @ instruction: 0xf96ef0bc │ │ │ │ - strmi r2, [r7], -pc, lsl #24 │ │ │ │ - msrhi CPSR_s, r1, asr #32 │ │ │ │ + rsclt r4, r4, #805306368 @ 0x30000000 │ │ │ │ + andcs r9, r0, #1879048192 @ 0x70000000 │ │ │ │ + stmib sp, {r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf6462408 │ │ │ │ + vmov.i32 , #256 @ 0x00000100 │ │ │ │ + movwls r0, #25106 @ 0x6212 │ │ │ │ + @ instruction: 0xf8d6f7f8 │ │ │ │ + vst1.8 {d30}, [pc :128], fp │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + ldrthi pc, [sp], -r0 @ │ │ │ │ + svcne 0x0080f5b3 │ │ │ │ + svcge 0x0059f47f │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + vmlal.u , d20, d3[5] │ │ │ │ + tstcs r0, r3, lsl #8 │ │ │ │ + strls r0, [r7], #-91 @ 0xffffffa5 │ │ │ │ + movwvc lr, #39373 @ 0x99cd │ │ │ │ + bicsmi r9, pc, r8, lsl #2 │ │ │ │ + movwls r2, #25345 @ 0x6301 │ │ │ │ + @ instruction: 0xf936f0bc │ │ │ │ + strmi r2, [r6], -pc, lsl #24 │ │ │ │ + msrhi CPSR_fx, r1, asr #32 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9ecf7f2 │ │ │ │ - @ instruction: 0xf0bc4630 │ │ │ │ - @ instruction: 0x4639fe17 │ │ │ │ - ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - stc2l 7, cr15, [r6], #-972 @ 0xfffffc34 │ │ │ │ - vqshlu.s64 q15, q11, #4 │ │ │ │ + blx 0x5245ec │ │ │ │ + @ instruction: 0xf0bc4638 │ │ │ │ + @ instruction: 0x4631fddf │ │ │ │ + ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ + stc2 7, cr15, [ip], {243} @ 0xf3 │ │ │ │ + vqshlu.s64 q15, , #4 │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ - vrsubhn.i16 d21, q2, q0 │ │ │ │ - andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ - @ instruction: 0xf64a005b │ │ │ │ - vmlal.s , d16, d1[7] │ │ │ │ - movwls r0, #41477 @ 0xa205 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf64a9307 │ │ │ │ - vrsra.s64 d22, d13, #64 │ │ │ │ - rsclt r0, r4, #335544320 @ 0x14000000 │ │ │ │ + @ instruction: 0xf64a5600 │ │ │ │ + vrshr.s64 d21, d13, #64 │ │ │ │ + subseq r0, fp, r5, lsl #4 │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + movwls r4, #29443 @ 0x7303 │ │ │ │ + movwls fp, #37603 @ 0x92e3 │ │ │ │ + movtvs pc, #54858 @ 0xd64a @ │ │ │ │ + movweq pc, #21184 @ 0x52c0 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ svclt 0x00082e00 │ │ │ │ - strls r4, [r9], #-1562 @ 0xfffff9e6 │ │ │ │ + strls r4, [r8], #-1562 @ 0xfffff9e6 │ │ │ │ strcs sl, [r1], #-2310 @ 0xfffff6fa │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ strls r9, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf880f7f8 │ │ │ │ - vqshlu.s64 q15, q2, #4 │ │ │ │ + vqshlu.s64 q15, , #4 │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ - vrsubhn.i16 d21, q2, q0 │ │ │ │ - andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ - vqadd.s8 q8, q5, │ │ │ │ - vmlal.s q8, d16, d1[3] │ │ │ │ - movwls r0, #41477 @ 0xa205 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - vcgt.s8 d25, d10, d7 │ │ │ │ - vrsra.s64 d16, d9, #64 │ │ │ │ - rsclt r0, r4, #335544320 @ 0x14000000 │ │ │ │ + vmax.s8 d21, d10, d0 │ │ │ │ + vmlal.s q8, d16, d1[2] │ │ │ │ + subseq r0, fp, r5, lsl #4 │ │ │ │ + vsubw.u8 , q2, d10 │ │ │ │ + movwls r4, #29443 @ 0x7303 │ │ │ │ + movwls fp, #37603 @ 0x92e3 │ │ │ │ + orrseq pc, r5, #-1610612732 @ 0xa0000004 │ │ │ │ + movweq pc, #21184 @ 0x52c0 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ svclt 0x00082e00 │ │ │ │ - strls r4, [r9], #-1562 @ 0xfffff9e6 │ │ │ │ + strls r4, [r8], #-1562 @ 0xfffff9e6 │ │ │ │ strcs sl, [r1], #-2310 @ 0xfffff6fa │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ strls r9, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf85ef7f8 │ │ │ │ - vqshlu.s64 d30, d18, #4 │ │ │ │ + vqshlu.s64 d30, d19, #4 │ │ │ │ vsubl.u8 q9, d4, d3 │ │ │ │ - strtmi r5, [r8], -r0, lsl #6 │ │ │ │ - subseq sl, r2, r6, lsl #18 │ │ │ │ + stmdbge r6, {r8, r9, ip, lr} │ │ │ │ + subseq r4, r2, r8, lsr #12 │ │ │ │ vsubl.u8 , d4, d10 │ │ │ │ andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - eorvc pc, r5, #73400320 @ 0x4600000 │ │ │ │ + vmlal.u , d20, d2[4] │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + strcs r4, [r1], #-520 @ 0xfffffdf8 │ │ │ │ + rsbvs pc, r5, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - rsclt r9, r4, #402653184 @ 0x18000000 │ │ │ │ - strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ + movwls r9, #25600 @ 0x6400 │ │ │ │ @ instruction: 0xf844f7f8 │ │ │ │ - stceq 6, cr14, [r3], #-608 @ 0xfffffda0 │ │ │ │ + stceq 6, cr14, [r3], #-612 @ 0xfffffd9c │ │ │ │ @ instruction: 0xf10002e0 │ │ │ │ - tsteq fp, #-1728053248 @ 0x99000000 │ │ │ │ + tsteq fp, #-1627389952 @ 0x9f000000 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ vrshr.u64 d27, d11, #60 │ │ │ │ tstmi r3, #50331648 @ 0x3000000 │ │ │ │ movwmi lr, #27085 @ 0x69cd │ │ │ │ @ instruction: 0xf910f7f6 │ │ │ │ - stceq 6, cr14, [r3], #-540 @ 0xfffffde4 │ │ │ │ + stceq 6, cr14, [r3], #-544 @ 0xfffffde0 │ │ │ │ @ instruction: 0xf10002e7 │ │ │ │ - tsteq r8, #1778384896 @ 0x6a000000 │ │ │ │ + tsteq r8, #1845493760 @ 0x6e000000 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls fp, [r6], #-640 @ 0xfffffd80 │ │ │ │ @ instruction: 0x065e4310 │ │ │ │ @ instruction: 0xf57f9007 │ │ │ │ - @ instruction: 0xf0bcaeaf │ │ │ │ - strtmi pc, [r1], -sp, lsl #27 │ │ │ │ + @ instruction: 0xf0bcaeb0 │ │ │ │ + @ instruction: 0x4621fd55 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ mcr2 7, 1, pc, cr14, cr5, {7} @ │ │ │ │ - vmlsl.u q15, d4, d0[7] │ │ │ │ + vmlsl.u q15, d4, d1[7] │ │ │ │ vsubl.u8 q9, d4, d3 │ │ │ │ - strtmi r5, [r8], -r0, lsl #6 │ │ │ │ - subseq sl, r2, r6, lsl #18 │ │ │ │ + stmdbge r6, {r8, r9, ip, lr} │ │ │ │ + subseq r4, r2, r8, lsr #12 │ │ │ │ vsubl.u8 , d4, d10 │ │ │ │ andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - andseq pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + vmlal.u , d20, d2[4] │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + strcs r4, [r1], #-520 @ 0xfffffdf8 │ │ │ │ + subsvc pc, r1, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - rsclt r9, r4, #402653184 @ 0x18000000 │ │ │ │ - strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ + movwls r9, #25600 @ 0x6400 │ │ │ │ @ instruction: 0xfffef7f7 │ │ │ │ - vmov.i32 q15, #-1040187392 @ 0xc2000000 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - @ instruction: 0xf4143303 │ │ │ │ - movwls r2, #36720 @ 0x8f70 │ │ │ │ - subeq lr, r2, #323584 @ 0x4f000 │ │ │ │ + vmov.i32 q15, #-1023410176 @ 0xc3000000 │ │ │ │ + movwcs r2, #515 @ 0x203 │ │ │ │ + svccs 0x0070f414 │ │ │ │ + b 0x144b3a8 │ │ │ │ + rsclt r0, r3, #536870916 @ 0x20000004 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + movwls r3, #37379 @ 0x9203 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - @ instruction: 0xf04f920a │ │ │ │ - movwls r0, #25088 @ 0x6200 │ │ │ │ - rsclt r9, r2, #1879048192 @ 0x70000000 │ │ │ │ - @ instruction: 0xf47f9209 │ │ │ │ - strcs sl, [r1], #-3705 @ 0xfffff187 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rscseq pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + movwls r9, #25096 @ 0x6208 │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr11, cr15, {3} │ │ │ │ + stmdbge r6, {r0, sl, sp} │ │ │ │ + vmax.s8 d20, d7, d24 │ │ │ │ + vmvn.i32 d16, #256 @ 0x00000100 │ │ │ │ + strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ + @ instruction: 0xf83cf7f8 │ │ │ │ + vmvn.i32 d30, #-989855744 @ 0xc5000000 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + stmdbge r6, {r8, r9, ip, lr} │ │ │ │ + subseq r4, r2, r8, lsr #12 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ + vmlal.u , d20, d2[4] │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + strcs r4, [r1], #-520 @ 0xfffffdf8 │ │ │ │ + andscs pc, sp, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f89400 │ │ │ │ - @ instruction: 0xe633f83b │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - stmdbge r6, {r3, r5, r9, sl, lr} │ │ │ │ - andls r0, sl, #82 @ 0x52 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcs r9, r1, #1879048192 @ 0x70000000 │ │ │ │ - @ instruction: 0xf6479200 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ - vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ - movwls r3, #25859 @ 0x6503 │ │ │ │ - strls fp, [r8, #-740] @ 0xfffffd1c │ │ │ │ - @ instruction: 0xf7f79409 │ │ │ │ - ldr pc, [r9], -r5, asr #31 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - strpl pc, [r0], -r4, asr #7 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - subseq r9, fp, r8, lsl #4 │ │ │ │ - adcsvc pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ + movwls r9, #25600 @ 0x6400 │ │ │ │ + @ instruction: 0xffc6f7f7 │ │ │ │ + vmov.i32 d30, #-889192448 @ 0xcb000000 │ │ │ │ + vsubw.u8 q9, q2, d3 │ │ │ │ + @ instruction: 0xf6495600 │ │ │ │ + vrshr.s64 d23, d25, #64 │ │ │ │ + subseq r0, fp, r5, lsl #4 │ │ │ │ vsubw.u8 , q2, d10 │ │ │ │ movwls r4, #29443 @ 0x7303 │ │ │ │ - bicvs pc, r1, #76546048 @ 0x4900000 │ │ │ │ + movwls fp, #37603 @ 0x92e3 │ │ │ │ + @ instruction: 0x63bdf649 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - cdpcs 2, 0, cr11, cr0, cr4, {7} │ │ │ │ - ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r6, {r0, r3, sl, ip, pc} │ │ │ │ - strtmi r2, [r8], -r1, lsl #8 │ │ │ │ - strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - @ instruction: 0xf7f79606 │ │ │ │ - ldrb pc, [r7, #4003]! @ 0xfa3 @ │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - svclt 0x00082b0d │ │ │ │ - andls r2, r8, #53248 @ 0xd000 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + svclt 0x00082e00 │ │ │ │ + strls r4, [r8], #-1562 @ 0xfffff9e6 │ │ │ │ + strcs sl, [r1], #-2310 @ 0xfffff6fa │ │ │ │ + movwcs r4, #1576 @ 0x628 │ │ │ │ + strls r9, [r6], -r0, lsl #8 │ │ │ │ + @ instruction: 0xffa4f7f7 │ │ │ │ + vsli.64 q15, , #4 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + strtmi r4, [r8], -r3, lsl #6 │ │ │ │ + strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ + andls r0, sl, #82 @ 0x52 │ │ │ │ + vmlal.u , d20, d2[4] │ │ │ │ + blcs 0x3b3858 │ │ │ │ + stccs 15, cr11, [sp], {8} │ │ │ │ svclt 0x000c9307 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ - strpl pc, [r0], -r4, asr #7 │ │ │ │ - rsclt r3, r4, #67108864 @ 0x4000000 │ │ │ │ - movwls r0, #82 @ 0x52 │ │ │ │ - strls r2, [r9], #-768 @ 0xfffffd00 │ │ │ │ - ldrbtcc pc, [sp], #1606 @ 0x646 @ │ │ │ │ + andls r3, r9, #67108864 @ 0x4000000 │ │ │ │ + @ instruction: 0xf6499408 │ │ │ │ + vmlal.s , d0, d1[2] │ │ │ │ + movwls r0, #517 @ 0x205 │ │ │ │ + ldrtcc pc, [sp], #-1606 @ 0xfffff9ba @ │ │ │ │ ldreq pc, [r2], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0xf649920a │ │ │ │ - vmlal.s , d0, d1[3] │ │ │ │ - stmdbge r6, {r0, r2, r9} │ │ │ │ - addsmi r4, lr, #40, 12 @ 0x2800000 │ │ │ │ - strtmi fp, [r2], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf7f79606 │ │ │ │ - strb pc, [pc, #3963] @ 0x6784f @ │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - strpl pc, [r0], -r4, asr #7 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - subseq r9, fp, r8, lsl #4 │ │ │ │ - adcsvs pc, r9, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ + stmdbge r6, {r8, r9, sp} │ │ │ │ + svclt 0x0008429d │ │ │ │ + strls r4, [r6, #-1570] @ 0xfffff9de │ │ │ │ + @ instruction: 0xff7cf7f7 │ │ │ │ + vsli.64 q15, , #4 │ │ │ │ + vsubw.u8 q9, q2, d3 │ │ │ │ + @ instruction: 0xf6495600 │ │ │ │ + vrshr.s64 d22, d21, #64 │ │ │ │ + subseq r0, fp, r5, lsl #4 │ │ │ │ vsubw.u8 , q2, d10 │ │ │ │ movwls r4, #29443 @ 0x7303 │ │ │ │ - movtvs pc, #38473 @ 0x9649 @ │ │ │ │ + movwls fp, #37603 @ 0x92e3 │ │ │ │ + movtvs pc, #22089 @ 0x5649 @ │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - cdpcs 2, 0, cr11, cr0, cr4, {7} │ │ │ │ - ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r6, {r0, r3, sl, ip, pc} │ │ │ │ - strtmi r2, [r8], -r1, lsl #8 │ │ │ │ - strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - @ instruction: 0xf7f79606 │ │ │ │ - str pc, [sp, #3929]! @ 0xf59 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r0, r8, #91 @ 0x5b │ │ │ │ - vsubw.u8 , q2, d10 │ │ │ │ - vsubl.u8 , d4, d0 │ │ │ │ - rsclt r4, r4, #201326592 @ 0xc000000 │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xf7ff9409 │ │ │ │ - ldr pc, [r9, #3075] @ 0xc03 │ │ │ │ - svcvc 0x00a0f1b3 │ │ │ │ - eorhi pc, r6, #0 │ │ │ │ - svcvc 0x00a8f1b3 │ │ │ │ - msrhi SPSR_xc, r0 │ │ │ │ - svcvc 0x0088f1b3 │ │ │ │ - stclge 4, cr15, [r8, #508] @ 0x1fc │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - andcs r4, r2, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf003a906 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - strls r5, [r7, #-1344] @ 0xfffffac0 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcs r9, [r1, #-1290] @ 0xfffffaf6 │ │ │ │ - vabal.u8 , d4, d6 │ │ │ │ - strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ - strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ - streq pc, [fp], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [fp], #-1288 @ 0xfffffaf8 │ │ │ │ - stc2l 7, cr15, [lr, #992] @ 0x3e0 │ │ │ │ - @ instruction: 0xf1b3e572 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + svclt 0x00082e00 │ │ │ │ + strls r4, [r8], #-1562 @ 0xfffff9e6 │ │ │ │ + strcs sl, [r1], #-2310 @ 0xfffff6fa │ │ │ │ + movwcs r4, #1576 @ 0x628 │ │ │ │ + strls r9, [r6], -r0, lsl #8 │ │ │ │ + @ instruction: 0xff5af7f7 │ │ │ │ + vabal.u8 q15, d20, d31 │ │ │ │ + stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + subseq r4, fp, r3, lsl #4 │ │ │ │ + rsclt r9, r2, #1879048192 @ 0x70000000 │ │ │ │ + movwcs lr, #39373 @ 0x99cd │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r8], #-774 @ 0xfffffcfa │ │ │ │ + stc2 7, cr15, [r4], {255} @ 0xff │ │ │ │ + @ instruction: 0xf1b3e59b │ │ │ │ @ instruction: 0xf0007fa0 │ │ │ │ - addsmi r8, r3, #1073741859 @ 0x40000023 │ │ │ │ - cmpphi r8, r0 @ p-variant is OBSOLETE │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r1, r3, #0, 4 │ │ │ │ - stcge 4, cr15, [r0, #508]! @ 0x1fc │ │ │ │ - vqdmlal.s q9, d0, d0[4] │ │ │ │ - eormi r0, r3, r0, lsr #7 │ │ │ │ - @ instruction: 0xf0002b60 │ │ │ │ - vrshl.s8 d8, d10, d0 │ │ │ │ - blcs 0x8871e0 │ │ │ │ - strbthi pc, [fp], #0 @ │ │ │ │ - @ instruction: 0xf0002b40 │ │ │ │ - blcs 0x87cfc │ │ │ │ - stcge 4, cr15, [lr, #508] @ 0x1fc │ │ │ │ - vsubw.s8 q9, q8, d0 │ │ │ │ - eormi r0, r3, r0, lsl r3 │ │ │ │ - @ instruction: 0xf0012b00 │ │ │ │ - @ instruction: 0xf5b38048 │ │ │ │ - @ instruction: 0xf47f1f80 │ │ │ │ - @ instruction: 0xf404ad83 │ │ │ │ - vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ - @ instruction: 0xf5b32203 │ │ │ │ - andls r4, r8, #112, 30 @ 0x1c0 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0x669f8 │ │ │ │ - strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - ldclge 4, cr15, [r4, #-508]! @ 0xfffffe04 │ │ │ │ - stmdbge r6, {r9, sp} │ │ │ │ - @ instruction: 0xf7f74628 │ │ │ │ - ldr pc, [r4, #-2195]! @ 0xfffff76d │ │ │ │ - strtmi r6, [r8], -r9, ror #26 │ │ │ │ - bne 0x1500cbc │ │ │ │ - mvnmi pc, r4, asr #4 │ │ │ │ - orrseq pc, r5, r0, asr #5 │ │ │ │ - blvs 0xfe2b7688 │ │ │ │ - @ instruction: 0xf814f7f2 │ │ │ │ - smullscc pc, r1, r5, r8 @ │ │ │ │ - strtmi r2, [r8], -r0, lsl #4 │ │ │ │ - svclt 0x000c4293 │ │ │ │ - tstcs r4, r8, lsl #2 │ │ │ │ - @ instruction: 0xf7f44431 │ │ │ │ - ldr pc, [fp, #-3015] @ 0xfffff439 │ │ │ │ - ldrdeq pc, [r8], #133 @ 0x85 │ │ │ │ - cmpne r0, #77824 @ 0x13000 │ │ │ │ - addshi pc, fp, r0, asr #32 │ │ │ │ + @ instruction: 0xf1b38227 │ │ │ │ + @ instruction: 0xf0007fa8 │ │ │ │ + @ instruction: 0xf1b38164 │ │ │ │ + @ instruction: 0xf47f7f88 │ │ │ │ + @ instruction: 0xf8d5adca │ │ │ │ + strtmi r3, [r8], -r8, lsl #1 │ │ │ │ + stmdbge r6, {r1, r9, sp} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ + strcs r9, [r1, #-1287] @ 0xfffffaf9 │ │ │ │ + vabal.u8 , d4, d6 │ │ │ │ + strls r3, [sl, #-1283] @ 0xfffffafd │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d9 │ │ │ │ + vabal.u8 q8, d4, d11 │ │ │ │ + strls r5, [fp, #-1216] @ 0xfffffb40 │ │ │ │ + @ instruction: 0xf7f89408 │ │ │ │ + ldrb pc, [r4, #-3535]! @ 0xfffff231 @ │ │ │ │ + svcvc 0x00a0f1b3 │ │ │ │ + orrhi pc, lr, r0 │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + andscs r8, r0, #1073741846 @ 0x40000016 │ │ │ │ + andne pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47f4293 │ │ │ │ + cmncs r0, #10368 @ 0x2880 │ │ │ │ + moveq pc, #192, 4 │ │ │ │ + blcs 0x18769ec │ │ │ │ + ldrhi pc, [r1, #-0] │ │ │ │ + andhi pc, sl, #0, 4 │ │ │ │ + @ instruction: 0xf0002b20 │ │ │ │ + blcs 0x1087d38 │ │ │ │ + ldrbhi pc, [r4], #0 @ │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + orrcs sl, r0, #144, 26 @ 0x2400 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + blcs 0x76a10 │ │ │ │ + subhi pc, pc, r1 │ │ │ │ + svcne 0x0080f5b3 │ │ │ │ + stcge 4, cr15, [r5, #508] @ 0x1fc │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + andls r2, r6, #50331648 @ 0x3000000 │ │ │ │ + @ instruction: 0xf47f9408 │ │ │ │ + andcs sl, r0, #7552 @ 0x1d80 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2l 7, cr15, [ip, #-1016] @ 0xfffffc08 │ │ │ │ - stmdbge r6, {r4, r8, sl, sp, lr, pc} │ │ │ │ + @ instruction: 0xf894f7f7 │ │ │ │ + stclvs 5, cr14, [r9, #-216]! @ 0xffffff28 │ │ │ │ + stmiavs sl!, {r3, r5, r9, sl, lr} │ │ │ │ + vpmin.s8 , q2, q1 │ │ │ │ + vmla.f d20, d16, d0[4] │ │ │ │ + tstmi sl, #1073741861 @ 0x40000025 │ │ │ │ + @ instruction: 0xf7f26b89 │ │ │ │ + @ instruction: 0xf895f83b │ │ │ │ + andcs r3, r0, #209 @ 0xd1 │ │ │ │ + addsmi r4, r3, #40, 12 @ 0x2800000 │ │ │ │ + tstcs r8, ip, lsl #30 │ │ │ │ + ldrtmi r2, [r1], #-260 @ 0xfffffefc │ │ │ │ + blx 0xff2a49ba │ │ │ │ + @ instruction: 0xf8d5e51d │ │ │ │ + b 0x526d10 │ │ │ │ + @ instruction: 0xf0401350 │ │ │ │ + stmdbge r6, {r2, r3, r4, r7, pc} │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ - str pc, [ip, #-2889] @ 0xfffff4b7 │ │ │ │ - ldrdcs pc, [r8], #133 @ 0x85 │ │ │ │ - strle r0, [r3, #-1940] @ 0xfffff86c │ │ │ │ - svceq 0x000ef01e │ │ │ │ - ldcge 4, cr15, [lr, #-252]! @ 0xffffff04 │ │ │ │ - strle r0, [r2, #-340] @ 0xfffffeac │ │ │ │ - @ instruction: 0xf1400594 │ │ │ │ - @ instruction: 0xf1a1824f │ │ │ │ - bcs 0x1a729c │ │ │ │ - andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0x6f288 │ │ │ │ - ldcge 4, cr15, [r0, #-252]! @ 0xffffff04 │ │ │ │ - andls r2, r4, r0, lsl #4 │ │ │ │ - strtmi r9, [r8], -r2, lsl #14 │ │ │ │ - @ instruction: 0x6c00e9cd │ │ │ │ + ldr pc, [r2, #-3421] @ 0xfffff2a3 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0x1324a02 │ │ │ │ + @ instruction: 0xf8d5e50e │ │ │ │ + ldreq r2, [r4, r8, asr #1] │ │ │ │ + @ instruction: 0xf01ed503 │ │ │ │ + @ instruction: 0xf43f0f0e │ │ │ │ + cmpeq r4, r0, asr #26 │ │ │ │ + ldreq sp, [r4, #1282] @ 0x502 │ │ │ │ + subshi pc, r0, #64, 2 │ │ │ │ + andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ + svclt 0x00942a05 │ │ │ │ + andcs r2, r1, #0, 4 │ │ │ │ + @ instruction: 0xf43f2a00 │ │ │ │ + andcs sl, r0, #3200 @ 0xc80 │ │ │ │ + @ instruction: 0xf8cd9004 │ │ │ │ + strtmi ip, [r8], -r8 │ │ │ │ + strvc lr, [r0], -sp, asr #19 │ │ │ │ andls r9, r3, #1342177280 @ 0x50000000 │ │ │ │ mrc2 7, 0, pc, cr4, cr13, {7} │ │ │ │ - stmdbge r6, {r1, r3, r5, r6, r7, sl, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r3, r5, r6, r7, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf0244628 │ │ │ │ strls r4, [r6], #-1151 @ 0xfffffb81 │ │ │ │ mcr2 7, 7, pc, cr10, cr4, {7} @ │ │ │ │ - @ instruction: 0xf5b3e4e2 │ │ │ │ + @ instruction: 0xf5b3e4e3 │ │ │ │ @ instruction: 0xf47f0fa0 │ │ │ │ - vmov.i32 d26, #13238271 @ 0x00c9ffff │ │ │ │ - vaddl.u8 , d4, d3 │ │ │ │ + vmov.i32 d26, #13303807 @ 0x00caffff │ │ │ │ vaddw.u8 q10, q2, d3 │ │ │ │ - vrsubhn.i16 d16, q2, │ │ │ │ - @ instruction: 0xf41453c0 │ │ │ │ + vaddl.u8 , d4, d3 │ │ │ │ + vsubw.u8 q8, q2, d11 │ │ │ │ + @ instruction: 0xf41456c0 │ │ │ │ stmib sp, {r9, ip}^ │ │ │ │ @ instruction: 0xf0401009 │ │ │ │ - movwls r8, #33427 @ 0x8293 │ │ │ │ + movwls r8, #45719 @ 0xb297 │ │ │ │ @ instruction: 0xf8d54628 │ │ │ │ stmdbge r6, {r3, r7, ip, sp} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - stmib sp, {r0, r1, r3, r9, sl, ip, pc}^ │ │ │ │ + stmib sp, {r3, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f84506 │ │ │ │ - strb pc, [r1], #3357 @ 0xd1d @ │ │ │ │ + strb pc, [r2], #3357 @ 0xd1d @ │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #64, 4 │ │ │ │ - ldclge 4, cr15, [r6], #508 @ 0x1fc │ │ │ │ + ldclge 4, cr15, [r7], #508 @ 0x1fc │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ - b 0x167584 │ │ │ │ + b 0x167534 │ │ │ │ @ instruction: 0xf1b30302 │ │ │ │ @ instruction: 0xf0001f20 │ │ │ │ - vqshl.s8 d8, d6, d16 │ │ │ │ - blcs 0x8871ac │ │ │ │ - ldrhi pc, [sl, #-0]! │ │ │ │ + vqshl.s8 d8, d12, d16 │ │ │ │ + blcs 0x88715c │ │ │ │ + strbhi pc, [r0, #-0] @ │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - strhi pc, [r4, #-0] │ │ │ │ + strhi pc, [sl, #-0] │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf44face1 │ │ │ │ + @ instruction: 0xf44face2 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x91084293 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ + @ instruction: 0x91064293 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-262 @ 0xfffffefa │ │ │ │ - eorhi pc, r6, r1 │ │ │ │ + strls r9, [r7], #-264 @ 0xfffffef8 │ │ │ │ + eorhi pc, ip, r1 │ │ │ │ rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst4.8 {d24-d27}, [pc :64], r5 │ │ │ │ + vst4.8 {d24-d27}, [pc :64], fp │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - ldcge 4, cr15, [lr], #508 @ 0x1fc │ │ │ │ + ldcge 4, cr15, [pc], #508 @ 0x66d18 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rscscs pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + rsccs pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xffd6f7f5 │ │ │ │ - tstmi sl, fp, ror r4 │ │ │ │ + tstmi sl, ip, ror r4 │ │ │ │ @ instruction: 0xf57f07d7 │ │ │ │ - @ instruction: 0xf04faf61 │ │ │ │ + @ instruction: 0xf04faf60 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ mrc2 7, 7, pc, cr12, cr12, {7} │ │ │ │ - @ instruction: 0xf8d5e46e │ │ │ │ + @ instruction: 0xf8d5e46f │ │ │ │ andcs r3, r2, #136 @ 0x88 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ - vabal.u8 , d4, d7 │ │ │ │ + strcs r9, [r1, #-1287] @ 0xfffffaf9 │ │ │ │ + vabal.u8 , d4, d6 │ │ │ │ strls r3, [sl, #-1283] @ 0xfffffafd │ │ │ │ - strls r2, [r6, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ - vmls.f , q10, d0[0] │ │ │ │ - strls r0, [r8, #-1035] @ 0xfffffbf5 │ │ │ │ - @ instruction: 0xf7f8940b │ │ │ │ - ldrb pc, [r4], #-3811 @ 0xfffff11d @ │ │ │ │ + vabal.u8 q8, d4, d11 │ │ │ │ + strls r5, [fp, #-1216] @ 0xfffffb40 │ │ │ │ + @ instruction: 0xf7f89408 │ │ │ │ + ldrb pc, [r5], #-3811 @ 0xfffff11d @ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r7, #98304 @ 0x18000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, sl, #40, 12 @ 0x2800000 │ │ │ │ - andls r2, r6, #268435456 @ 0x10000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ + strtmi r2, [r8], -r1, lsl #4 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ andls r1, ip, #196, 4 @ 0x4000000c │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - andls r0, sp, #228, 4 @ 0x4000000e │ │ │ │ + vsubl.u8 , d4, d13 │ │ │ │ + andls r3, sl, #805306368 @ 0x30000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r5, r8, #192, 4 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls r0, fp, #228, 4 @ 0x4000000e │ │ │ │ andeq pc, r2, #79 @ 0x4f │ │ │ │ - rscshi pc, r2, #0, 2 │ │ │ │ + rscshi pc, r8, #0, 2 │ │ │ │ mcr2 7, 2, pc, cr8, cr8, {7} @ │ │ │ │ - @ instruction: 0xf8d5e42f │ │ │ │ + @ instruction: 0xf8d5e430 │ │ │ │ strtmi r3, [r8], -r8, lsl #1 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ - vabal.u8 , d4, d7 │ │ │ │ + strcs r9, [r1, #-1287] @ 0xfffffaf9 │ │ │ │ + vabal.u8 , d4, d6 │ │ │ │ strls r3, [sl, #-1283] @ 0xfffffafd │ │ │ │ - strls r2, [r6, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ - vmls.f , q10, d0[0] │ │ │ │ - strls r0, [r8, #-1035] @ 0xfffffbf5 │ │ │ │ - @ instruction: 0xf7f8940b │ │ │ │ - ldr pc, [r3], #-3183 @ 0xfffff391 │ │ │ │ + vabal.u8 q8, d4, d11 │ │ │ │ + strls r5, [fp, #-1216] @ 0xfffffb40 │ │ │ │ + @ instruction: 0xf7f89408 │ │ │ │ + ldr pc, [r4], #-3183 @ 0xfffff391 │ │ │ │ vmlal.s q9, d0, d0[4] │ │ │ │ - b 0x1676d4 │ │ │ │ - blcs 0x1867860 │ │ │ │ - bicshi pc, r2, #0 │ │ │ │ + b 0x167684 │ │ │ │ + blcs 0x1867810 │ │ │ │ + bicshi pc, r8, #0 │ │ │ │ rschi pc, r0, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b20 │ │ │ │ - blcs 0x10880d4 │ │ │ │ - ldrbthi pc, [sl], #0 @ │ │ │ │ + blcs 0x108809c │ │ │ │ + strhi pc, [r0, #-0] │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - orrcs sl, r0, #15104 @ 0x3b00 │ │ │ │ + orrcs sl, r0, #60, 24 @ 0x3c00 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r8, #35 @ 0x23 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls r4, r7, #35 @ 0x23 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ - @ instruction: 0xf0043203 │ │ │ │ - andls r0, r9, #251658240 @ 0xf000000 │ │ │ │ - blcs 0x8bcb0 │ │ │ │ - ldrhi pc, [r3, -r0] │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + stmib sp, {r0, r1, sl, sp}^ │ │ │ │ + blcs 0x77464 │ │ │ │ + ldrhi pc, [r9, -r0] │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - stcge 4, cr15, [r4], #-508 @ 0xfffffe04 │ │ │ │ + stcge 4, cr15, [r5], #-508 @ 0xfffffe04 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0x4628461a │ │ │ │ mrc2 7, 0, pc, cr8, cr6, {7} │ │ │ │ - bllt 0xff964cac │ │ │ │ + bllt 0xff9a4c5c │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ - andls r0, sl, #1006632960 @ 0x3c000000 │ │ │ │ - andls r2, r6, #268435456 @ 0x10000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ + andcs r9, r1, #1879048192 @ 0x70000000 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ andls r1, ip, #196, 4 @ 0x4000000c │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf414920d │ │ │ │ + vsubl.u8 , d4, d13 │ │ │ │ + andls r3, sl, #805306368 @ 0x30000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r5, r8, #192, 4 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + @ instruction: 0xf414920b │ │ │ │ @ instruction: 0xf0401280 │ │ │ │ - stmdbge r6, {r0, r1, r2, r7, r9, pc} │ │ │ │ + stmdbge r6, {r0, r2, r3, r7, r9, pc} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ @ instruction: 0xf7fffdd7 │ │ │ │ - @ instruction: 0xf3c4bbbe │ │ │ │ + @ instruction: 0xf3c4bbbf │ │ │ │ vsubl.u8 , d4, d1 │ │ │ │ - vmull.u8 , d4, d3 │ │ │ │ - vaddw.u8 q10, q2, d3 │ │ │ │ - @ instruction: 0xf3c417c4 │ │ │ │ - vmlsl.u , d4, d1[0] │ │ │ │ - bcs 0xfb014 │ │ │ │ - streq pc, [pc], #-4 @ 0x66d18 │ │ │ │ - stmib sp, {r0, r3, r8, ip, pc}^ │ │ │ │ - @ instruction: 0xf000c40a │ │ │ │ - bcs 0x147630 │ │ │ │ - andshi pc, sl, #0 │ │ │ │ + vqdmulh.s , q10, d0[1] │ │ │ │ + @ instruction: 0xf3c41741 │ │ │ │ + vaddw.u8 , q2, d3 │ │ │ │ + vmlsl.u , d20, d0[0] │ │ │ │ + bcs 0xf6cd0 │ │ │ │ + streq pc, [pc], #-4 @ 0x66cc8 │ │ │ │ + strgt lr, [ip, -sp, asr #19] │ │ │ │ + @ instruction: 0xf000910a │ │ │ │ + bcs 0x1475f8 │ │ │ │ + eorhi pc, r0, #0 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - @ instruction: 0xf04f2a01 │ │ │ │ - andls r0, r8, r0, lsl #8 │ │ │ │ + andls r2, r9, r1, lsl #20 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ - andeq pc, r2, #79 @ 0x4f │ │ │ │ - strls r9, [sp], -ip, lsl #14 │ │ │ │ + @ instruction: 0xf04f940b │ │ │ │ + @ instruction: 0xf04f0500 │ │ │ │ + @ instruction: 0xf0030400 │ │ │ │ + @ instruction: 0xf04f030f │ │ │ │ + strls r0, [r8], -r2, lsl #4 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - andhi pc, r2, #0 │ │ │ │ + andhi pc, r8, #0 │ │ │ │ stc2 7, cr15, [r8, #992]! @ 0x3e0 │ │ │ │ - bllt 0xfe464d54 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - andcc pc, r3, r4, asr #7 │ │ │ │ - andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ - andne lr, r9, sp, asr #19 │ │ │ │ - strbpl pc, [r0], r4, asr #7 @ │ │ │ │ - @ instruction: 0xf10002a1 │ │ │ │ - @ instruction: 0xf8d5811e │ │ │ │ - stmdbge r6, {r3, r7, ip, sp} │ │ │ │ - strtmi r9, [r8], -fp, lsl #4 │ │ │ │ + bllt 0xfe4a4d04 │ │ │ │ + smlabtcc r3, r4, r3, pc @ │ │ │ │ + streq pc, [fp], -r4, asr #7 │ │ │ │ + vaddw.u8 , q2, d10 │ │ │ │ + vmlal.u , d20, d0[0] │ │ │ │ + adceq r4, r1, #3 │ │ │ │ + msrhi CPSR_x, r0, lsl #2 │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + andls sl, r9, r6, lsl #18 │ │ │ │ + andls r4, r8, #40, 12 @ 0x2800000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r2, [r0], #-514 @ 0xfffffdfe │ │ │ │ - strls r2, [r8], -r0, lsl #10 │ │ │ │ + strls r2, [fp], -r0, lsl #10 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ mcr2 7, 0, pc, cr0, cr8, {7} @ │ │ │ │ - bllt 0x1ce4d90 │ │ │ │ + bllt 0x1d24d40 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ strls r5, [r7, #-1344] @ 0xfffffac0 │ │ │ │ + strls r2, [r6, #-1281] @ 0xfffffaff │ │ │ │ strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcs r9, [r1, #-1290] @ 0xfffffaf6 │ │ │ │ - vabal.u8 , d4, d6 │ │ │ │ + vabal.u8 , d4, d10 │ │ │ │ strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ - strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ - streq pc, [fp], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [fp], #-1288 @ 0xfffffaf8 │ │ │ │ + streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ + strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ + strls r9, [r8], #-1291 @ 0xfffffaf5 │ │ │ │ stc2l 7, cr15, [r4, #992]! @ 0x3e0 │ │ │ │ - bllt 0x15e4dc8 │ │ │ │ + bllt 0x1624d78 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ - ldrhi pc, [r6], #0 │ │ │ │ + ldrhi pc, [ip], #0 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ - ldrbthi pc, [sp], #-0 @ │ │ │ │ + strhi pc, [r3], #0 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - blge 0xfe0a3fe4 │ │ │ │ + blge 0xfe0e3f94 │ │ │ │ orreq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - addsmi r2, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - vaddw.u8 , q2, d8 │ │ │ │ - @ instruction: 0xf0044103 │ │ │ │ - tstls r6, pc, lsl #8 │ │ │ │ - @ instruction: 0xf47f9407 │ │ │ │ - andcs sl, r1, #109568 @ 0x1ac00 │ │ │ │ + @ instruction: 0xf0040210 │ │ │ │ + addsmi r0, r3, #-1073741821 @ 0xc0000003 │ │ │ │ + vaddw.u8 , q2, d7 │ │ │ │ + vaddw.u8 q10, q2, d3 │ │ │ │ + tstls r6, r3, lsl #8 │ │ │ │ + @ instruction: 0xf47f9408 │ │ │ │ + andcs sl, r1, #108, 22 @ 0x1b000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ mcr2 7, 4, pc, cr10, cr6, {7} @ │ │ │ │ - bllt 0xb64e1c │ │ │ │ + bllt 0xba4dcc │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ addmi r0, fp, #160, 2 @ 0x28 │ │ │ │ mvnhi pc, #0 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - @ instruction: 0xf5b383d7 │ │ │ │ + @ instruction: 0xf5b383dd │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r6, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r3, r4, r6, r8, r9, fp, sp, pc} │ │ │ │ vrsubhn.i16 d20, q2, q12 │ │ │ │ - vsubl.u8 q10, d4, d4 │ │ │ │ - andls r3, r9, #201326592 @ 0xc000000 │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + andls r4, r6, #4, 6 @ 0x10000000 │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ @ instruction: 0xf00413c4 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ @ instruction: 0xf7fd4307 │ │ │ │ @ instruction: 0xf7fffad7 │ │ │ │ - @ instruction: 0xf5b3bb0c │ │ │ │ + @ instruction: 0xf5b3bb0d │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ - addsmi r8, r3, #72, 6 @ 0x20000001 │ │ │ │ - tstphi r5, #0 @ p-variant is OBSOLETE │ │ │ │ + addsmi r8, r3, #939524097 @ 0x38000001 │ │ │ │ + tstphi fp, #0 @ p-variant is OBSOLETE │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - blge 0xea4074 │ │ │ │ + blge 0xee4024 │ │ │ │ cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf0044023 │ │ │ │ - blcs 0x10676c4 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ - addcs pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + vaddl.u8 q10, d4, d19 │ │ │ │ + blcs 0x1073644 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + andls r2, r9, #268435464 @ 0x10000008 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-521 @ 0xfffffdf7 │ │ │ │ - blge 0x9a409c │ │ │ │ + andmi lr, r7, #3358720 @ 0x334000 │ │ │ │ + blge 0x9e404c │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xff924e7e │ │ │ │ - blt 0xff9e4ea8 │ │ │ │ + blx 0xff924e2e │ │ │ │ + blt 0xffa24e58 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - strhi pc, [r7], #0 │ │ │ │ + strhi pc, [sp], #0 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - eorcs r8, r0, #84, 8 @ 0x54000000 │ │ │ │ + eorcs r8, r0, #1509949440 @ 0x5a000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - @ instruction: 0xf44fab11 │ │ │ │ + @ instruction: 0xf44fab12 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ - @ instruction: 0xf5b38629 │ │ │ │ + @ instruction: 0xf5b3862f │ │ │ │ @ instruction: 0xf47f7f60 │ │ │ │ - @ instruction: 0xf404ab05 │ │ │ │ - @ instruction: 0xf0046340 │ │ │ │ - @ instruction: 0xf5b3020f │ │ │ │ - andls r6, r8, #64, 30 @ 0x100 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf404ab06 │ │ │ │ + @ instruction: 0xf3c46340 │ │ │ │ + @ instruction: 0xf5b33203 │ │ │ │ + andls r6, r6, #64, 30 @ 0x100 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - bge 0xffe240f8 │ │ │ │ + andmi lr, r7, #3358720 @ 0x334000 │ │ │ │ + bge 0xffe640a8 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xffc6f7f5 │ │ │ │ - blt 0xfee64f04 │ │ │ │ + blt 0xfeea4eb4 │ │ │ │ svclt 0x0094290d │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ ldmiblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x0094290d │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ - @ instruction: 0x2000e5b1 │ │ │ │ - blcs 0x6af324 │ │ │ │ - andls r9, fp, #8, 12 @ 0x800000 │ │ │ │ - smlabteq r6, sp, r9, lr │ │ │ │ - orrhi pc, r7, #64, 4 │ │ │ │ - subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ - vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0x1107744 │ │ │ │ - vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r2, r8, sl, pc}^ @ │ │ │ │ - movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bleq 0x32a380 │ │ │ │ - andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xffaa4f38 │ │ │ │ - blt 0xfe3a4f58 │ │ │ │ - ldrb r2, [r6, r6, lsl #6]! │ │ │ │ - ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - ldrdcs pc, [r8], r5 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - bcs 0x6cbb90 │ │ │ │ - stmib sp, {r0, r1, r3, r9, sl, ip, pc}^ │ │ │ │ + movwls lr, #38320 @ 0x95b0 │ │ │ │ + @ instruction: 0xf8d52000 │ │ │ │ + smlabbcs r0, r8, r0, r3 │ │ │ │ + blcs 0x6cc708 │ │ │ │ + stmib sp, {r3, r9, ip, pc}^ │ │ │ │ vrhadd.s8 d16, d0, d6 │ │ │ │ - @ instruction: 0xf1a28352 │ │ │ │ - blcs 0x227c80 │ │ │ │ - bicshi pc, sp, r0, lsl #4 │ │ │ │ - bcs 0x1b5890 │ │ │ │ - strbthi pc, [r2], #512 @ 0x200 @ │ │ │ │ - @ instruction: 0xf002e8df │ │ │ │ + @ instruction: 0xf1a3838a │ │ │ │ + bcs 0x2277ec │ │ │ │ + andhi pc, r5, #0, 4 │ │ │ │ + blcs 0x1b5bfc │ │ │ │ + strhi pc, [r7, #-512] @ 0xfffffe00 │ │ │ │ + @ instruction: 0xf003e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ - stmdbge r6, {r9, sp} │ │ │ │ + stmdbge r6, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffcf7 │ │ │ │ - movwcs fp, #27240 @ 0x6a68 │ │ │ │ + @ instruction: 0xf7fffae5 │ │ │ │ + movwcs fp, #27274 @ 0x6a8a │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ @ instruction: 0xf8d5e7f4 │ │ │ │ - strcs r1, [r0, -r8, lsl #1] │ │ │ │ - strcs r9, [r0], -r8, lsl #12 │ │ │ │ - andls r2, fp, #409600 @ 0x64000 │ │ │ │ + andcs r2, r0, r8, lsl #1 │ │ │ │ + movwls r2, #45312 @ 0xb100 │ │ │ │ + @ instruction: 0x96082a19 │ │ │ │ + smlabteq r6, sp, r9, lr │ │ │ │ + cmpphi r5, #64, 4 @ p-variant is OBSOLETE │ │ │ │ + movteq pc, #418 @ 0x1a2 @ │ │ │ │ + vqdmulh.s d2, d0, d7 │ │ │ │ + bcc 0x11076bc │ │ │ │ + vpmax.s8 d2, d0, d5 │ │ │ │ + ldm pc, {r0, r2, r5, r6, r7, sl, pc}^ @ │ │ │ │ + movweq pc, #12290 @ 0x3002 @ │ │ │ │ + bleq 0x32a380 │ │ │ │ + andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + ldc2l 7, cr15, [r4], #992 @ 0x3e0 │ │ │ │ + blt 0x1a24f58 │ │ │ │ + ldrb r2, [r6, r6, lsl #6]! │ │ │ │ + ldrb r2, [r4, r4, lsl #6]! │ │ │ │ + ldrdne pc, [r8], r5 │ │ │ │ + strls r2, [fp], -r0, lsl #14 │ │ │ │ + ldmdbcs r9, {r9, sl, sp} │ │ │ │ + andls r9, r8, #9 │ │ │ │ strvs lr, [r6, -sp, asr #19] │ │ │ │ - @ instruction: 0x81bff240 │ │ │ │ + bichi pc, r1, r0, asr #4 │ │ │ │ movteq pc, #417 @ 0x1a1 @ │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ - stmdbcc r2, {r3, r4, r5, r7, r8, pc}^ │ │ │ │ + stmdbcc r2, {r1, r3, r4, r5, r7, r8, pc}^ │ │ │ │ vmla.i8 d2, d0, d5 │ │ │ │ - ldm pc, {r0, r2, r4, r7, r8, r9, sl, pc}^ @ │ │ │ │ + ldm pc, {r0, r1, r2, r4, r7, r8, r9, sl, pc}^ @ │ │ │ │ movweq pc, #12289 @ 0x3001 @ │ │ │ │ - bleq 0x32a414 │ │ │ │ + bleq 0x32a3cc │ │ │ │ andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ - blt 0x1164fec │ │ │ │ + stc2l 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ + blt 0x10a4fa4 │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ ldrdcs pc, [r8], r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ - bcs 0x6cbc24 │ │ │ │ - stmib sp, {r0, r1, r3, r9, sl, ip, pc}^ │ │ │ │ + bcs 0x6cbbe8 │ │ │ │ + stmib sp, {r3, r9, sl, ip, pc}^ │ │ │ │ vrhadd.s8 d16, d0, d6 │ │ │ │ - @ instruction: 0xf1a2818a │ │ │ │ - blcs 0x227d14 │ │ │ │ - orrshi pc, r3, r0, lsl #4 │ │ │ │ - bcs 0x1b5924 │ │ │ │ - ldrhi pc, [r2], #512 @ 0x200 │ │ │ │ + @ instruction: 0xf1a2818c │ │ │ │ + blcs 0x227ccc │ │ │ │ + orrshi pc, r5, r0, lsl #4 │ │ │ │ + bcs 0x1b58dc │ │ │ │ + ldrhi pc, [r4], #512 @ 0x200 │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffa79 │ │ │ │ - movwcs fp, #27165 @ 0x6a1d │ │ │ │ + @ instruction: 0xf7fffa75 │ │ │ │ + movwcs fp, #27162 @ 0x6a1a │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ - rsclt lr, r2, #244, 14 @ 0x3d00000 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - movwls r2, #29187 @ 0x7203 │ │ │ │ - tstcs r0, r1, lsl #6 │ │ │ │ - ldrbtmi pc, [r0], #-1044 @ 0xfffffbec @ │ │ │ │ - vpmax.s8 d15, d3, d2 │ │ │ │ - movwls r9, #24840 @ 0x6108 │ │ │ │ - @ instruction: 0xf47f920a │ │ │ │ - stmdbge r6, {r0, r6, r9, fp, sp, pc} │ │ │ │ + vqshl.u64 q15, q10, #4 │ │ │ │ + @ instruction: 0xf0032203 │ │ │ │ + rsclt r0, r1, #1006632960 @ 0x3c000000 │ │ │ │ + @ instruction: 0xf4149307 │ │ │ │ + b 0x14381cc │ │ │ │ + tstls r9, r2, asr #6 │ │ │ │ + andeq pc, r0, #79 @ 0x4f │ │ │ │ + @ instruction: 0xf04f930a │ │ │ │ + andls r0, r8, #67108864 @ 0x4000000 │ │ │ │ + @ instruction: 0xf47f9306 │ │ │ │ + stmdbge r6, {r2, r3, r4, r5, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vsubl.s8 q11, d0, d13 │ │ │ │ + vmlal.s , d0, d1[3] │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - blx 0xfeaa5056 │ │ │ │ - ldmiblt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfe925012 │ │ │ │ + ldmiblt r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - movwls r2, #28929 @ 0x7101 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - mrsls r2, LR_usr │ │ │ │ - andls r4, r8, #139 @ 0x8b │ │ │ │ - rsclt r9, r2, #671088640 @ 0x28000000 │ │ │ │ - cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ - @ instruction: 0xf47f9209 │ │ │ │ - stmdbge r6, {r0, r2, r5, r9, fp, sp, pc} │ │ │ │ + movwls fp, #29409 @ 0x72e1 │ │ │ │ + subseq r9, r3, r9, lsl #2 │ │ │ │ + movwls r2, #41472 @ 0xa200 │ │ │ │ + movwcs r9, #4616 @ 0x1208 │ │ │ │ + @ instruction: 0xf4149306 │ │ │ │ + @ instruction: 0xf47f4370 │ │ │ │ + stmdbge r6, {r5, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ - vmov.i32 q11, #1280 @ 0x00000500 │ │ │ │ + vmov.i32 q11, #256 @ 0x00000100 │ │ │ │ movwls r0, #517 @ 0x205 │ │ │ │ - blx 0xfe3a508e │ │ │ │ - stmiblt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blx 0x14a509a │ │ │ │ - ldmiblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfe22504a │ │ │ │ + ldmiblt fp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x1325056 │ │ │ │ + ldmiblt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - andls r2, r8, r0, lsl #2 │ │ │ │ - blcs 0x6af0c8 │ │ │ │ - andvs lr, ip, #3358720 @ 0x334000 │ │ │ │ + andls r2, r9, r0, lsl #2 │ │ │ │ + blcs 0x6af084 │ │ │ │ + strls r9, [fp], #-520 @ 0xfffffdf8 │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ strthi pc, [r7], #-576 @ 0xfffffdc0 │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0x11075a0 │ │ │ │ + blcc 0x110755c │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ ldm pc, {r0, r4, r5, r7, sl, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bleq 0x32a524 │ │ │ │ + bleq 0x32a4e0 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xc250de │ │ │ │ - ldmiblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xaa509a │ │ │ │ + ldmiblt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - andls r2, r8, r0, lsl #2 │ │ │ │ - blcs 0x6af114 │ │ │ │ - andvs lr, ip, #3358720 @ 0x334000 │ │ │ │ + andls r2, r9, r0, lsl #2 │ │ │ │ + blcs 0x6af0d0 │ │ │ │ + strls r9, [fp], #-520 @ 0xfffffdf8 │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ mvnshi pc, #64, 4 │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0x1107554 │ │ │ │ + blcc 0x1107510 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ ldm pc, {r3, r7, sl, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bleq 0x32a570 │ │ │ │ + bleq 0x32a52c │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xfec2512a │ │ │ │ - ldmiblt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfeaa50e6 │ │ │ │ + ldmiblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - blx 0xa513a │ │ │ │ - stmiblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfff250f4 │ │ │ │ + stmiblt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - andls r2, r8, r0, lsl #2 │ │ │ │ - blcs 0x6af168 │ │ │ │ - strvc lr, [ip], -sp, asr #19 │ │ │ │ + andls r2, r9, r0, lsl #2 │ │ │ │ + blcs 0x6af124 │ │ │ │ + strls r9, [fp], #-1544 @ 0xfffff9f8 │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ @ instruction: 0x83a4f240 │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0x1107500 │ │ │ │ + blcc 0x11074bc │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ ldm pc, {r0, r2, r7, sl, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bleq 0x32a5c4 │ │ │ │ + bleq 0x32a580 │ │ │ │ andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xff82517c │ │ │ │ - stmdblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xff6a5138 │ │ │ │ + stmdblt r5!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ ldrdcs pc, [r8], r5 │ │ │ │ - andls r2, r8, r0, lsl #2 │ │ │ │ - bcs 0x6af1b4 │ │ │ │ - strls r9, [sp], -ip, lsl #14 │ │ │ │ + stmib sp, {r8, sp}^ │ │ │ │ + andcs r6, r0, r8 │ │ │ │ + strls r2, [fp], #-2585 @ 0xfffff5e7 │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ orrhi pc, pc, #64, 4 │ │ │ │ movteq pc, #418 @ 0x1a2 @ │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ - bcc 0x11074b4 │ │ │ │ + bcc 0x1107470 │ │ │ │ vpmax.s8 d2, d0, d5 │ │ │ │ - ldm pc, {r2, r8, r9, sl, pc}^ @ │ │ │ │ + ldm pc, {r1, r8, r9, sl, pc}^ @ │ │ │ │ movweq pc, #12290 @ 0x3002 @ │ │ │ │ - bleq 0x32a610 │ │ │ │ + bleq 0x32a5cc │ │ │ │ andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x18251ca │ │ │ │ - stmdblt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x16a5186 │ │ │ │ + stmdblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - blx 0xfeca51d8 │ │ │ │ - ldmdblt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfeb25194 │ │ │ │ + ldmdblt r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffaa9 │ │ │ │ - @ instruction: 0xf414b935 │ │ │ │ + @ instruction: 0xf7fffaa3 │ │ │ │ + @ instruction: 0xf414b930 │ │ │ │ @ instruction: 0xf0402f70 │ │ │ │ @ instruction: 0xf0148476 │ │ │ │ @ instruction: 0xf47f0fec │ │ │ │ - @ instruction: 0xf004a92d │ │ │ │ - blcc 0xa7e6c │ │ │ │ + @ instruction: 0xf004a928 │ │ │ │ + blcc 0xa7e28 │ │ │ │ @ instruction: 0xf63f2b0f │ │ │ │ - andge sl, r1, #638976 @ 0x9c000 │ │ │ │ + andge sl, r1, #557056 @ 0x88000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - muleq r6, r1, r2 │ │ │ │ - andeq r7, r6, r7, lsl #5 │ │ │ │ - andeq r7, r6, r3, ror r2 │ │ │ │ - andeq r6, r6, r1, ror r4 │ │ │ │ - andeq r6, r6, r1, ror r4 │ │ │ │ - andeq r6, r6, r1, ror r4 │ │ │ │ - andeq r6, r6, r1, ror r4 │ │ │ │ - andeq r6, r6, r1, ror r4 │ │ │ │ - andeq r6, r6, r1, ror r4 │ │ │ │ - andeq r6, r6, r1, ror r4 │ │ │ │ - andeq r6, r6, r1, ror r4 │ │ │ │ - andeq r6, r6, r1, ror r4 │ │ │ │ - andeq r6, r6, r1, ror r4 │ │ │ │ - andeq r6, r6, r1, ror r4 │ │ │ │ - andeq r6, r6, r1, ror r4 │ │ │ │ - andeq r7, r6, r9, ror #4 │ │ │ │ + andeq r7, r6, sp, asr #4 │ │ │ │ + andeq r7, r6, r3, asr #4 │ │ │ │ + andeq r7, r6, pc, lsr #4 │ │ │ │ + andeq r6, r6, r3, lsr #8 │ │ │ │ + andeq r6, r6, r3, lsr #8 │ │ │ │ + andeq r6, r6, r3, lsr #8 │ │ │ │ + andeq r6, r6, r3, lsr #8 │ │ │ │ + andeq r6, r6, r3, lsr #8 │ │ │ │ + andeq r6, r6, r3, lsr #8 │ │ │ │ + andeq r6, r6, r3, lsr #8 │ │ │ │ + andeq r6, r6, r3, lsr #8 │ │ │ │ + andeq r6, r6, r3, lsr #8 │ │ │ │ + andeq r6, r6, r3, lsr #8 │ │ │ │ + andeq r6, r6, r3, lsr #8 │ │ │ │ + andeq r6, r6, r3, lsr #8 │ │ │ │ + andeq r7, r6, r5, lsr #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fffb15 │ │ │ │ - stclvs 8, cr11, [fp, #-1020]! @ 0xfffffc04 │ │ │ │ + @ instruction: 0xf7fffb35 │ │ │ │ + stclvs 8, cr11, [fp, #-1000]! @ 0xfffffc18 │ │ │ │ stmiavs r9!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f71ac9 │ │ │ │ - movwcs pc, #24497 @ 0x5fb1 @ │ │ │ │ + movwcs pc, #24491 @ 0x5fab @ │ │ │ │ @ instruction: 0xf7ff60eb │ │ │ │ - @ instruction: 0x4628b8f5 │ │ │ │ - mcr2 7, 6, pc, cr6, cr3, {7} @ │ │ │ │ - ldmlt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0x4628b8f0 │ │ │ │ + mcr2 7, 6, pc, cr0, cr3, {7} @ │ │ │ │ + stmialt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fffe95 │ │ │ │ - stmdbge r6, {r0, r1, r3, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fffe8f │ │ │ │ + stmdbge r6, {r1, r2, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ vrsubhn.i16 d20, q2, q12 │ │ │ │ rsclt r4, r3, #805306368 @ 0x30000000 │ │ │ │ vsubl.u8 , d4, d7 │ │ │ │ movwls r2, #37891 @ 0x9403 │ │ │ │ strls r2, [r8], #-769 @ 0xfffffcff │ │ │ │ @ instruction: 0xf7fe9306 │ │ │ │ - @ instruction: 0xf7fff815 │ │ │ │ - @ instruction: 0xf1b3b8db │ │ │ │ + @ instruction: 0xf7fff80f │ │ │ │ + @ instruction: 0xf1b3b8d6 │ │ │ │ @ instruction: 0xf47f1f20 │ │ │ │ - vst2.8 {d26,d28}, [pc :64], r1 │ │ │ │ + vst2.8 {d26,d28}, [pc], ip │ │ │ │ vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - @ instruction: 0xf0040210 │ │ │ │ - b 0x167710 │ │ │ │ - tstls r8, r2, lsl #6 │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + b 0x17369c │ │ │ │ + tstls r6, r2, lsl #6 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andcc pc, r3, r4, asr #7 │ │ │ │ + andeq pc, pc, r4 │ │ │ │ vsubl.u8 q10, d20, d11 │ │ │ │ - andls r4, r6, r3, lsl #8 │ │ │ │ + andls r4, r8, r3, lsl #8 │ │ │ │ @ instruction: 0xf0009407 │ │ │ │ vrshl.s8 d8, d18, d16 │ │ │ │ @ instruction: 0xf5b383d0 │ │ │ │ @ instruction: 0xf0006f74 │ │ │ │ @ instruction: 0xf5b385b0 │ │ │ │ @ instruction: 0xf0006f7c │ │ │ │ @ instruction: 0xf5b385a2 │ │ │ │ @ instruction: 0xf47f6f70 │ │ │ │ - stmdbge r6, {r0, r2, r3, r5, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r3, r5, r6, r7, fp, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vmov.i32 q11, #3328 @ 0x00000d00 │ │ │ │ + vmov.i32 q11, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fffc87 │ │ │ │ - bcs 0x4555cc │ │ │ │ + @ instruction: 0xf7fffc81 │ │ │ │ + bcs 0x455574 │ │ │ │ movwcs sp, #6411 @ 0x190b │ │ │ │ @ instruction: 0xf4134093 │ │ │ │ @ instruction: 0xf0400faa │ │ │ │ @ instruction: 0xf0138309 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ - @ instruction: 0xf7f3ae77 │ │ │ │ - stmdbcs pc, {r0, r3, fp, ip, sp, lr, pc} @ │ │ │ │ + @ instruction: 0xf7f3ae75 │ │ │ │ + stmdbcs pc, {r0, r3, r5, fp, ip, sp, lr, pc} @ │ │ │ │ andcs sp, r1, #4112384 @ 0x3ec000 │ │ │ │ @ instruction: 0xf412408a │ │ │ │ @ instruction: 0xf47f0faa │ │ │ │ - @ instruction: 0xf012ae48 │ │ │ │ + @ instruction: 0xf012ae46 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ - strb sl, [lr, r2, asr #28]! │ │ │ │ + strb sl, [lr, r0, asr #28]! │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - eormi r2, r3, r3, lsl #4 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ + @ instruction: 0xf0040310 │ │ │ │ + eormi r0, r3, pc, lsl #4 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0x6737c │ │ │ │ - strls r9, [r7], #-521 @ 0xfffffdf7 │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - movwcs sl, #6321 @ 0x18b1 │ │ │ │ + movwcs sl, #6316 @ 0x18ac │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fff9d3 │ │ │ │ - orrcs fp, r0, #112, 16 @ 0x700000 │ │ │ │ + @ instruction: 0xf7fff9cd │ │ │ │ + orrcs fp, r0, #7012352 @ 0x6b0000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r8, #35 @ 0x23 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls r4, r7, #35 @ 0x23 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ - @ instruction: 0xf0043203 │ │ │ │ - andls r0, r9, #251658240 @ 0xf000000 │ │ │ │ - blcs 0x8c3d4 │ │ │ │ - ldmge r6, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + stmib sp, {r0, r1, sl, sp}^ │ │ │ │ + blcs 0x77b94 │ │ │ │ + ldmge r1, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fff9b9 │ │ │ │ - orrcs fp, r0, #5636096 @ 0x560000 │ │ │ │ + @ instruction: 0xf7fff9b3 │ │ │ │ + orrcs fp, r0, #5308416 @ 0x510000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r8, #35 @ 0x23 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls r4, r7, #35 @ 0x23 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ - @ instruction: 0xf0043203 │ │ │ │ - andls r0, r9, #251658240 @ 0xf000000 │ │ │ │ - blcs 0x8c408 │ │ │ │ - ldmdage ip!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + stmib sp, {r0, r1, sl, sp}^ │ │ │ │ + blcs 0x77bc8 │ │ │ │ + ldmdage r7!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4628461a │ │ │ │ - @ instruction: 0xf99ef7f6 │ │ │ │ - ldmdalt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf998f7f6 │ │ │ │ + ldmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ + @ instruction: 0xf0040310 │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - andls r4, r7, #28 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r8, #28 │ │ │ │ adcshi pc, sl, #0 │ │ │ │ @ instruction: 0xf47f429c │ │ │ │ - movwcs sl, #6239 @ 0x185f │ │ │ │ + movwcs sl, #6234 @ 0x185a │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fffa53 │ │ │ │ - vst2.8 {d27-d28}, [pc :64], lr │ │ │ │ + @ instruction: 0xf7fffa4d │ │ │ │ + vst2.8 {d27-d28}, [pc :64], r9 │ │ │ │ vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - @ instruction: 0xf0040210 │ │ │ │ - b 0x167884 │ │ │ │ - tstls r8, r2, lsl #6 │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + b 0x173810 │ │ │ │ + tstls r6, r2, lsl #6 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andcc pc, r3, r4, asr #7 │ │ │ │ + andeq pc, pc, r4 │ │ │ │ vsubl.u8 q10, d20, d11 │ │ │ │ - andls r4, r6, r3, lsl #8 │ │ │ │ + andls r4, r8, r3, lsl #8 │ │ │ │ @ instruction: 0xf0009407 │ │ │ │ vqshl.s8 q4, q13, q0 │ │ │ │ @ instruction: 0xf5b382c0 │ │ │ │ @ instruction: 0xf0006f74 │ │ │ │ @ instruction: 0xf5b38488 │ │ │ │ @ instruction: 0xf0006f7c │ │ │ │ @ instruction: 0xf5b3847a │ │ │ │ @ instruction: 0xf47f6f70 │ │ │ │ - stmdbge r6, {r0, r1, r4, r5, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r2, r3, r5, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ - vmov.i32 d18, #3328 @ 0x00000d00 │ │ │ │ + vmov.i32 d18, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fefbcd │ │ │ │ - @ instruction: 0xf44fbff0 │ │ │ │ + @ instruction: 0xf7fefbc7 │ │ │ │ + @ instruction: 0xf44fbfeb │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ subcs r0, r0, #16, 6 @ 0x40000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ bichi pc, pc, #0 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ subhi pc, pc, #0, 4 │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ @ instruction: 0xf5b383ac │ │ │ │ @ instruction: 0xf47f7f40 │ │ │ │ - vst2.8 {d10-d11}, [r4 :64], r1 │ │ │ │ - movwcs r6, #576 @ 0x240 │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ - movwcc lr, #39373 @ 0x99cd │ │ │ │ - svcvs 0x0040f5b2 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vaddw.u8 , q2, d6 │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - @ instruction: 0xf47e3407 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + movwcs sl, #2060 @ 0x80c │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + stmib sp, {r1, r3, r8, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf0042308 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + vst2.8 {d3-d6}, [r4], r3 │ │ │ │ + @ instruction: 0xf5b46440 │ │ │ │ + stmib sp, {r6, r8, r9, sl, fp, sp, lr}^ │ │ │ │ + @ instruction: 0xf47e3206 │ │ │ │ + stmdbge r6, {r1, r3, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fefb07 │ │ │ │ - stmdbge r6, {r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefb01 │ │ │ │ + stmdbge r6, {r0, r1, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vmov.i32 q8, #256 @ 0x00000100 │ │ │ │ + vmlal.s q8, d0, d1[3] │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ - movwls r3, #25347 @ 0x6303 │ │ │ │ + movwls r4, #33540 @ 0x8304 │ │ │ │ orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf004930a │ │ │ │ movwls r0, #29455 @ 0x730f │ │ │ │ - movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ - strbne pc, [r4], #964 @ 0x3c4 @ │ │ │ │ - strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x1e254f8 │ │ │ │ - svclt 0x00a7f7fe │ │ │ │ + bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-777 @ 0xfffffcf7 │ │ │ │ + blx 0x1ca54b4 │ │ │ │ + svclt 0x00a2f7fe │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf0040210 │ │ │ │ - addsmi r0, r3, #-1073741821 @ 0xc0000003 │ │ │ │ - vaddw.u8 , q2, d8 │ │ │ │ - vaddw.u8 , q2, d3 │ │ │ │ - tstls r6, r3, lsl #8 │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + addsmi r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ + @ instruction: 0xf0049106 │ │ │ │ + vaddw.u8 q8, q2, d15 │ │ │ │ + tstls r8, r3, lsl #8 │ │ │ │ @ instruction: 0xf0009407 │ │ │ │ vst2. {d24-d27}, [pc :256], r0 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ adcshi pc, r7, #0, 4 │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ ldrbhi pc, [r3], #-0 @ │ │ │ │ svcvs 0x0078f5b3 │ │ │ │ strbhi pc, [r5], #-0 @ │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - svcge 0x00b8f47e │ │ │ │ + svcge 0x00b3f47e │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rsbsne pc, sp, #76546048 @ 0x4900000 │ │ │ │ + rsbsne pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - blx 0x152555e │ │ │ │ - svclt 0x0075f7fe │ │ │ │ + blx 0x13a551a │ │ │ │ + svclt 0x0070f7fe │ │ │ │ rsbsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + smlabtcc r3, r4, r3, pc @ │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ - vst4.8 {d25,d27,d29,d31}, [pc], r8 │ │ │ │ + vst4.8 {d25,d27,d29,d31}, [pc], r6 │ │ │ │ vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ - vorr.i32 d16, #192 @ 0x000000c0 │ │ │ │ - addmi r3, fp, #3 │ │ │ │ + @ instruction: 0xf0040110 │ │ │ │ + addmi r0, fp, #15 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-6 │ │ │ │ + strls r9, [r7], #-8 │ │ │ │ tstphi r0, #0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst2.8 {d24-d27}, [pc], r3 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - svcge 0x008ef47e │ │ │ │ + svcge 0x0089f47e │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - subcc pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + subcc pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - blx 0xfea255b0 │ │ │ │ - svclt 0x004bf7fe │ │ │ │ + blx 0xfe8a556c │ │ │ │ + svclt 0x0046f7fe │ │ │ │ vsubw.s8 q9, , d0 │ │ │ │ addcs r0, r0, #16, 6 @ 0x40000000 │ │ │ │ andseq pc, r0, #-536870900 @ 0xe000000c │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ - svcge 0x007af47e │ │ │ │ - blt 0xff2655f4 │ │ │ │ + svcge 0x0075f47e │ │ │ │ + blt 0xff0e55b0 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ vrsubhn.i16 d20, q2, q12 │ │ │ │ movwls r3, #25347 @ 0x6303 │ │ │ │ - bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049308 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - movwls r4, #29700 @ 0x7404 │ │ │ │ - @ instruction: 0xf7fc9409 │ │ │ │ - @ instruction: 0xf7fefe91 │ │ │ │ - bcs 0x4572d0 │ │ │ │ + movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + @ instruction: 0xf00413c4 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + @ instruction: 0xf7fc4307 │ │ │ │ + @ instruction: 0xf7fefe8b │ │ │ │ + bcs 0x457278 │ │ │ │ mcrge 6, 4, pc, cr13, cr15, {3} @ │ │ │ │ addsmi r2, r3, r1, lsl #6 │ │ │ │ svceq 0x00aaf413 │ │ │ │ orrshi pc, r0, r0, asr #32 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - stcge 4, cr15, [lr], #508 @ 0x1fc │ │ │ │ - blcs 0x46103c │ │ │ │ + stcge 4, cr15, [fp], #508 @ 0x1fc │ │ │ │ + blcs 0x460ff8 │ │ │ │ mrcge 6, 3, APSR_nzcv, cr13, cr15, {3} │ │ │ │ - blx 0xefe4c │ │ │ │ + blx 0xefe08 │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ @ instruction: 0xf0400faa │ │ │ │ @ instruction: 0xf013817c │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ - @ instruction: 0xe66eac78 │ │ │ │ + @ instruction: 0xe66eac75 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ + @ instruction: 0xf0040310 │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - b 0x58be9c │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + b 0x58be5c │ │ │ │ @ instruction: 0xf0000203 │ │ │ │ addsmi r8, sl, #228, 2 @ 0x39 │ │ │ │ - svcge 0x002ef47e │ │ │ │ + svcge 0x0029f47e │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf922f7f6 │ │ │ │ - mcrlt 7, 7, pc, cr13, cr14, {7} @ │ │ │ │ + @ instruction: 0xf91cf7f6 │ │ │ │ + mcrlt 7, 7, pc, cr8, cr14, {7} @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - eormi r2, r3, r3, lsl #4 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ + @ instruction: 0xf0040310 │ │ │ │ + eormi r0, r3, pc, lsl #4 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0x676b8 │ │ │ │ - strls r9, [r7], #-521 @ 0xfffffdf7 │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf5b381cd │ │ │ │ @ instruction: 0xf47e1f80 │ │ │ │ - movwcs sl, #3855 @ 0xf0f │ │ │ │ + movwcs sl, #3850 @ 0xf0a │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fef903 │ │ │ │ - andcs fp, r0, #3296 @ 0xce0 │ │ │ │ + @ instruction: 0xf7fef8fd │ │ │ │ + andcs fp, r0, #3216 @ 0xc90 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ - movwls r1, #33732 @ 0x83c4 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r9], #-775 @ 0xfffffcf9 │ │ │ │ - mcr2 7, 1, pc, cr0, cr12, {7} @ │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr11, cr14, {7} │ │ │ │ + movwls r4, #37636 @ 0x9304 │ │ │ │ + bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0x676b0 │ │ │ │ + movwmi lr, #31181 @ 0x79cd │ │ │ │ + mrc2 7, 0, pc, cr10, cr12, {7} │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr6, cr14, {7} │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - eormi r2, r3, r3, lsl #4 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ + @ instruction: 0xf0040310 │ │ │ │ + eormi r0, r3, pc, lsl #4 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0x6771c │ │ │ │ - strls r9, [r7], #-521 @ 0xfffffdf7 │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ - stmdbge r6, {r0, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r3, r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fef97b │ │ │ │ - vmull.p8 , d20, d18 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - andls r1, r6, #128, 6 │ │ │ │ - @ instruction: 0xf00402e6 │ │ │ │ - movwls r0, #41487 @ 0xa20f │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ - bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf53e9309 │ │ │ │ - stmdbge r6, {r0, r3, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7fef975 │ │ │ │ + @ instruction: 0xf3c4be9d │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + andls r1, r7, #196, 6 @ 0x10000003 │ │ │ │ + vmlal.u q8, d20, d2[5] │ │ │ │ + movwls r3, #37379 @ 0x9203 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + movwls r1, #41856 @ 0xa380 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + @ instruction: 0xf53e9308 │ │ │ │ + stmdbge r6, {r2, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fef877 │ │ │ │ - @ instruction: 0xf44fbe8a │ │ │ │ + @ instruction: 0xf7fef871 │ │ │ │ + @ instruction: 0xf44fbe85 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ subcs r0, r0, #16, 6 @ 0x40000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ addhi pc, r3, #0 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ tstphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ @ instruction: 0xf5b38294 │ │ │ │ @ instruction: 0xf47e7f40 │ │ │ │ - @ instruction: 0xf404aeab │ │ │ │ - movwcs r6, #576 @ 0x240 │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ - movwcc lr, #39373 @ 0x99cd │ │ │ │ - svcvs 0x0040f5b2 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vaddw.u8 , q2, d6 │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - @ instruction: 0xf47e3407 │ │ │ │ - stmdbge r6, {r0, r3, r4, r7, r9, sl, fp, sp, pc} │ │ │ │ + movwcs sl, #3750 @ 0xea6 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + stmib sp, {r1, r3, r8, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf0042308 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + vst2.8 {d3-d6}, [r4], r3 │ │ │ │ + @ instruction: 0xf5b46440 │ │ │ │ + stmib sp, {r6, r8, r9, sl, fp, sp, lr}^ │ │ │ │ + @ instruction: 0xf47e3206 │ │ │ │ + stmdbge r6, {r2, r4, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fef98d │ │ │ │ - stmdbge r6, {r1, r3, r4, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef987 │ │ │ │ + stmdbge r6, {r0, r2, r4, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6484628 │ │ │ │ - vsubl.s8 , d16, d25 │ │ │ │ + vsubl.s8 , d16, d21 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ - movwls r3, #25347 @ 0x6303 │ │ │ │ + movwls r4, #33540 @ 0x8304 │ │ │ │ orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf004930a │ │ │ │ movwls r0, #29455 @ 0x730f │ │ │ │ - movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ - strbne pc, [r4], #964 @ 0x3c4 @ │ │ │ │ - strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf910f7f5 │ │ │ │ - mcrlt 7, 2, pc, cr1, cr14, {7} @ │ │ │ │ + bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-777 @ 0xfffffcf7 │ │ │ │ + @ instruction: 0xf90af7f5 │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr12, cr14, {7} │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf0040210 │ │ │ │ - addsmi r0, r3, #-1073741821 @ 0xc0000003 │ │ │ │ - vaddw.u8 , q2, d8 │ │ │ │ - vaddw.u8 , q2, d3 │ │ │ │ - tstls r6, r3, lsl #8 │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + addsmi r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ + @ instruction: 0xf0049106 │ │ │ │ + vaddw.u8 q8, q2, d15 │ │ │ │ + tstls r8, r3, lsl #8 │ │ │ │ @ instruction: 0xf0009407 │ │ │ │ vqsub.s8 q4, q8, q0 │ │ │ │ @ instruction: 0xf5b380f8 │ │ │ │ @ instruction: 0xf0006f74 │ │ │ │ @ instruction: 0xf5b382c0 │ │ │ │ @ instruction: 0xf0006f78 │ │ │ │ @ instruction: 0xf5b382b2 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r6, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r4, r6, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vrshr.s64 d21, d29, #64 │ │ │ │ + vrshr.s64 d21, d25, #64 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fef9f1 │ │ │ │ - @ instruction: 0xf44fbe14 │ │ │ │ + @ instruction: 0xf7fef9eb │ │ │ │ + @ instruction: 0xf44fbe0f │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x91084293 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ + @ instruction: 0x91064293 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-262 @ 0xfffffefa │ │ │ │ + strls r9, [r7], #-264 @ 0xfffffef8 │ │ │ │ cmnphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :128], r3 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - mcrge 4, 1, pc, cr10, cr14, {3} @ │ │ │ │ + mcrge 4, 1, pc, cr5, cr14, {3} @ │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rscseq pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + rscseq pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf942f7f5 │ │ │ │ - stcllt 7, cr15, [r7, #1016]! @ 0x3f8 │ │ │ │ + @ instruction: 0xf93cf7f5 │ │ │ │ + stcllt 7, cr15, [r2, #1016]! @ 0x3f8 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf964f0bf │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr12, cr14, {7} │ │ │ │ + @ instruction: 0xf926f0bf │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr6, cr14, {7} │ │ │ │ @ instruction: 0xf67f2b0f │ │ │ │ andcs sl, r1, #3968 @ 0xf80 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ rschi pc, r0, r0, asr #32 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ mrrcge 4, 7, pc, fp, cr15 @ │ │ │ │ - bcs 0x460d9c │ │ │ │ + bcs 0x460d58 │ │ │ │ stcge 6, cr15, [sp, #-508]! @ 0xfffffe04 │ │ │ │ - blx 0xafcec │ │ │ │ + blx 0xafca8 │ │ │ │ pldw [r2], #-514 @ 0xfffffdfe │ │ │ │ @ instruction: 0xf47f0faa │ │ │ │ @ instruction: 0xf012ac76 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ ldr sl, [lr, #-3184] @ 0xfffff390 │ │ │ │ @ instruction: 0xf67f2b0f │ │ │ │ andcs sl, r1, #28, 26 @ 0x700 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ addshi pc, r7, r0, asr #32 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ stcge 4, cr15, [pc], {127} @ 0x7f │ │ │ │ - blcs 0x460d58 │ │ │ │ + blcs 0x460d14 │ │ │ │ stcge 6, cr15, [fp, #-508] @ 0xfffffe04 │ │ │ │ - blx 0xf0130 │ │ │ │ + blx 0xf00ec │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ @ instruction: 0xf0400faa │ │ │ │ @ instruction: 0xf0138089 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ ldrbt sl, [ip], #3032 @ 0xbd8 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - movwcs fp, #2929 @ 0xb71 │ │ │ │ - blt 0x6594c │ │ │ │ + movwcs fp, #2927 @ 0xb6f │ │ │ │ + blt 0xfffa5908 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - @ instruction: 0xf44fbb21 │ │ │ │ + @ instruction: 0xf44fbb1e │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ bichi pc, r1, r0 │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf44fadbb │ │ │ │ + @ instruction: 0xf44fadb6 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ - @ instruction: 0xf004030f │ │ │ │ - andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ - vsubw.u8 q10, q10, d19 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ - stcge 4, cr15, [lr, #504]! @ 0x1f8 │ │ │ │ + @ instruction: 0xf00443a3 │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ + stcge 4, cr15, [r9, #504]! @ 0x1f8 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf80ef7f7 │ │ │ │ - stcllt 7, cr15, [pc, #-1016]! @ 0x675a0 │ │ │ │ + @ instruction: 0xf808f7f7 │ │ │ │ + stcllt 7, cr15, [sl, #-1016]! @ 0xfffffc08 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4628461a │ │ │ │ - blx 0xa2597c │ │ │ │ - stcllt 7, cr15, [r7, #-1016]! @ 0xfffffc08 │ │ │ │ + blx 0x8a5938 │ │ │ │ + stcllt 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4.32 {d24,d26,d28,d30}, [pc :128], fp │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - ldcge 4, cr15, [r2, #504] @ 0x1f8 │ │ │ │ + stcge 4, cr15, [sp, #504] @ 0x1f8 │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - @ instruction: 0x43a39207 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf47e9206 │ │ │ │ - stmdbge r6, {r0, r2, r7, r8, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0x43a39206 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + @ instruction: 0xf47e9207 │ │ │ │ + stmdbge r6, {r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fefa0b │ │ │ │ - @ instruction: 0xf44fbd46 │ │ │ │ + @ instruction: 0xf7fefa05 │ │ │ │ + @ instruction: 0xf44fbd41 │ │ │ │ vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ addmi r0, fp, #16, 2 │ │ │ │ mvnhi pc, r0 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r6, {r0, r2, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ - vsubl.s8 , d0, d13 │ │ │ │ + vsubl.s8 , d0, d9 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fef90f │ │ │ │ - @ instruction: 0xf44fbd32 │ │ │ │ + @ instruction: 0xf7fef909 │ │ │ │ + @ instruction: 0xf44fbd2d │ │ │ │ vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ mvnhi pc, r0 │ │ │ │ rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r3, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vmlal.s , d0, d1[7] │ │ │ │ + vmlal.s , d0, d1[6] │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fef8f7 │ │ │ │ - movwcs fp, #3354 @ 0xd1a │ │ │ │ - bllt 0x1f65a44 │ │ │ │ + @ instruction: 0xf7fef8f1 │ │ │ │ + movwcs fp, #3349 @ 0xd15 │ │ │ │ + bllt 0x1f65a00 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ movwcs fp, #6994 @ 0x1b52 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf9ccf7f6 │ │ │ │ - stclt 7, cr15, [sp, #-1016] @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf9c6f7f6 │ │ │ │ + stclt 7, cr15, [r8, #-1016] @ 0xfffffc08 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fef9c5 │ │ │ │ - @ instruction: 0xf3c4bd06 │ │ │ │ - stmdbge r6, {r0, r1, r9, sp} │ │ │ │ - strtmi r9, [r8], -r8, lsl #4 │ │ │ │ + @ instruction: 0xf7fef9bf │ │ │ │ + @ instruction: 0xf004bd01 │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r9} │ │ │ │ + strtmi r9, [r8], -r7, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ - @ instruction: 0xf004461a │ │ │ │ - strls r0, [r7], #-1039 @ 0xfffffbf1 │ │ │ │ - mrc2 7, 2, pc, cr6, cr5, {7} │ │ │ │ - ldcllt 7, cr15, [r3], #1016 @ 0x3f8 │ │ │ │ + vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ + strls r2, [r8], #-1027 @ 0xfffffbfd │ │ │ │ + mrc2 7, 2, pc, cr0, cr5, {7} │ │ │ │ + stcllt 7, cr15, [lr], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ @ instruction: 0xf44fbb7e │ │ │ │ vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ addmi r0, fp, #16, 2 │ │ │ │ cmpphi r1, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r4, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r3, r4, r8, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vmlal.s , d0, d1[3] │ │ │ │ + vmlal.s , d0, d1[2] │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fef8b9 │ │ │ │ - movwcs fp, #3292 @ 0xcdc │ │ │ │ + @ instruction: 0xf7fef8b3 │ │ │ │ + movwcs fp, #3287 @ 0xcd7 │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fef993 │ │ │ │ - @ instruction: 0xf44fbcd4 │ │ │ │ + @ instruction: 0xf7fef98d │ │ │ │ + @ instruction: 0xf44fbccf │ │ │ │ vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ @ instruction: 0x81a3f000 │ │ │ │ rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r3, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ - vsubl.s8 , d0, d29 │ │ │ │ + vsubl.s8 , d0, d25 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fef899 │ │ │ │ - stmdbge r6, {r2, r3, r4, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef893 │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ vrsubhn.i16 d20, q2, q12 │ │ │ │ rsclt r4, r3, #805306368 @ 0x30000000 │ │ │ │ vsubl.u8 , d4, d7 │ │ │ │ movwls r2, #37891 @ 0x9403 │ │ │ │ strls r2, [r8], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf7fd9306 │ │ │ │ - @ instruction: 0xf7fefbe5 │ │ │ │ - blcs 0x96dcc │ │ │ │ - stclge 4, cr15, [lr, #-248] @ 0xffffff08 │ │ │ │ - stmdalt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + @ instruction: 0xf7fefbdf │ │ │ │ + blcs 0x96d74 │ │ │ │ + stclge 4, cr15, [r9, #-248] @ 0xffffff08 │ │ │ │ + stmdalt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #25096 @ 0x6208 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ orrcs pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + movwls r9, #37382 @ 0x9206 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-777 @ 0xfffffcf7 │ │ │ │ - ldc2l 7, cr15, [sl, #-976]! @ 0xfffffc30 │ │ │ │ - ldclt 7, cr15, [r5], {254} @ 0xfe │ │ │ │ + movwmi lr, #31181 @ 0x79cd │ │ │ │ + ldc2l 7, cr15, [r4, #-976]! @ 0xfffffc30 │ │ │ │ + ldclt 7, cr15, [r0], {254} @ 0xfe │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - adceq pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + adceq pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xffe6f7f4 │ │ │ │ - stclt 7, cr15, [fp], {254} @ 0xfe │ │ │ │ + @ instruction: 0xffe0f7f4 │ │ │ │ + stclt 7, cr15, [r6], {254} @ 0xfe │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - subcs pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xffdcf7f4 │ │ │ │ - stclt 7, cr15, [r1], {254} @ 0xfe │ │ │ │ + @ instruction: 0xffd6f7f4 │ │ │ │ + ldcllt 7, cr15, [ip], #-1016 @ 0xfffffc08 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rscsne pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + rscsne pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xffd2f7f4 │ │ │ │ - ldcllt 7, cr15, [r7], #-1016 @ 0xfffffc08 │ │ │ │ + @ instruction: 0xffccf7f4 │ │ │ │ + ldcllt 7, cr15, [r2], #-1016 @ 0xfffffc08 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - addscs pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + addscs pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xffc8f7f4 │ │ │ │ - stcllt 7, cr15, [sp], #-1016 @ 0xfffffc08 │ │ │ │ + @ instruction: 0xffc2f7f4 │ │ │ │ + stcllt 7, cr15, [r8], #-1016 @ 0xfffffc08 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - submi pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + eorsmi pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xffbef7f4 │ │ │ │ - stcllt 7, cr15, [r3], #-1016 @ 0xfffffc08 │ │ │ │ + @ instruction: 0xffb8f7f4 │ │ │ │ + mrrclt 7, 15, pc, lr, cr14 @ │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - adcne pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + addsne pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xffb4f7f4 │ │ │ │ - mrrclt 7, 15, pc, r9, cr14 @ │ │ │ │ + @ instruction: 0xffaef7f4 │ │ │ │ + mrrclt 7, 15, pc, r4, cr14 @ │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - addscc pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + addscc pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xffaaf7f4 │ │ │ │ - mcrrlt 7, 15, pc, pc, cr14 @ │ │ │ │ + @ instruction: 0xffa4f7f4 │ │ │ │ + mcrrlt 7, 15, pc, sl, cr14 @ │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rsccc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xffa0f7f4 │ │ │ │ - mcrrlt 7, 15, pc, r5, cr14 @ │ │ │ │ + @ instruction: 0xff9af7f4 │ │ │ │ + mcrrlt 7, 15, pc, r0, cr14 @ │ │ │ │ movwvc pc, #63055 @ 0xf64f @ │ │ │ │ movteq pc, #62144 @ 0xf2c0 @ │ │ │ │ vsubl.s8 q9, d0, d14 │ │ │ │ eormi r0, r3, r0, asr #4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - blmi 0xff552dd0 │ │ │ │ - blls 0x441c70 │ │ │ │ + blmi 0xff552d78 │ │ │ │ + blls 0x441c2c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0010300 │ │ │ │ - vqrshl.s64 d8, d1, d31 │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + vqrshl.s64 q4, , q7 │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + vbic.i32 d19, #3328 @ 0x00000d00 │ │ │ │ vcge.s8 d16, d8, d2 │ │ │ │ - vsubl.s8 , d0, d9 │ │ │ │ - @ instruction: 0xf0040212 │ │ │ │ - strls r0, [r8, #-1295] @ 0xfffffaf1 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d6 │ │ │ │ - vabal.u8 q9, d20, d1 │ │ │ │ - strls r4, [r9, #-1027] @ 0xfffffbfd │ │ │ │ + vmlal.s q11, d0, d1[2] │ │ │ │ + vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ + strls r3, [r6, #-1283] @ 0xfffffafd │ │ │ │ + strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ + @ instruction: 0xf0049509 │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + strls r4, [r8, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f49407 │ │ │ │ - @ instruction: 0xf7fefc9b │ │ │ │ - stmdbge r6, {r1, r2, r4, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefc95 │ │ │ │ + stmdbge r6, {r0, r4, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + vbic.i32 d19, #3328 @ 0x00000d00 │ │ │ │ vcge.s8 d16, d8, d2 │ │ │ │ - vmov.i32 , #2304 @ 0x00000900 │ │ │ │ - @ instruction: 0xf0040212 │ │ │ │ - strls r0, [r8, #-1295] @ 0xfffffaf1 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d6 │ │ │ │ - vabal.u8 q9, d20, d1 │ │ │ │ - strls r4, [r9, #-1027] @ 0xfffffbfd │ │ │ │ + vrshr.s64 d22, d9, #64 │ │ │ │ + vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ + strls r3, [r6, #-1283] @ 0xfffffafd │ │ │ │ + strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ + @ instruction: 0xf0049509 │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + strls r4, [r8, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f49407 │ │ │ │ - @ instruction: 0xf7fefc81 │ │ │ │ - stmdbge r6, {r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefc7b │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + vbic.i32 d19, #3328 @ 0x00000d00 │ │ │ │ vcge.s8 d16, d8, d2 │ │ │ │ - vmlal.s q11, d16, d1[4] │ │ │ │ - @ instruction: 0xf0040212 │ │ │ │ - strls r0, [r8, #-1295] @ 0xfffffaf1 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d6 │ │ │ │ - vabal.u8 q9, d20, d1 │ │ │ │ - strls r4, [r9, #-1027] @ 0xfffffbfd │ │ │ │ + vsubl.s8 q11, d0, d17 │ │ │ │ + vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ + strls r3, [r6, #-1283] @ 0xfffffafd │ │ │ │ + strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ + @ instruction: 0xf0049509 │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + strls r4, [r8, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f49407 │ │ │ │ - @ instruction: 0xf7fefc67 │ │ │ │ - stmdbge r6, {r1, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefc61 │ │ │ │ + stmdbge r6, {r0, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + vbic.i32 d19, #3328 @ 0x00000d00 │ │ │ │ vcge.s8 d16, d8, d2 │ │ │ │ - vrshr.s64 d22, d25, #64 │ │ │ │ - @ instruction: 0xf0040212 │ │ │ │ - strls r0, [r8, #-1295] @ 0xfffffaf1 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d6 │ │ │ │ - vabal.u8 q9, d20, d1 │ │ │ │ - strls r4, [r9, #-1027] @ 0xfffffbfd │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ + strls r3, [r6, #-1283] @ 0xfffffafd │ │ │ │ + strcs pc, [r1, #964] @ 0x3c4 │ │ │ │ + @ instruction: 0xf0049509 │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + strls r4, [r8, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f49407 │ │ │ │ - @ instruction: 0xf7fefc4d │ │ │ │ - @ instruction: 0xf44fbbc8 │ │ │ │ + @ instruction: 0xf7fefc47 │ │ │ │ + @ instruction: 0xf44fbbc3 │ │ │ │ vqdmlal.s q11, d0, d0[0] │ │ │ │ - @ instruction: 0xf004030f │ │ │ │ - andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ - vsubw.u8 q10, q10, d19 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ - blge 0xffda4ef8 │ │ │ │ + @ instruction: 0xf00443a3 │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ + blge 0xffc64eb4 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - mrc2 7, 4, pc, cr4, cr6, {7} │ │ │ │ - bllt 0xfede5d04 │ │ │ │ + mcr2 7, 4, pc, cr14, cr6, {7} @ │ │ │ │ + bllt 0xfeca5cc0 │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - @ instruction: 0x43a39207 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf47e9206 │ │ │ │ - stmdbge r6, {r0, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0x43a39206 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + @ instruction: 0xf47e9207 │ │ │ │ + stmdbge r6, {r2, r3, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fef945 │ │ │ │ - stmdbge r6, {r1, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef93f │ │ │ │ + stmdbge r6, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ - vmlal.s , d16, d1[3] │ │ │ │ + vmlal.s , d16, d1[2] │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff75 │ │ │ │ - stmdbge r6, {r3, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff6f │ │ │ │ + stmdbge r6, {r0, r1, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vmlal.s , d16, d1[7] │ │ │ │ + vmlal.s , d16, d1[6] │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff6b │ │ │ │ - stmdbge r6, {r1, r2, r3, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff65 │ │ │ │ + stmdbge r6, {r0, r3, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ - vmlal.s q9, d0, d1[7] │ │ │ │ + vmlal.s q9, d0, d1[6] │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff61 │ │ │ │ - stmdbge r6, {r2, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff5b │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ - vrshr.s64 d18, d29, #64 │ │ │ │ + vrshr.s64 d18, d25, #64 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff57 │ │ │ │ - stmdbge r6, {r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff51 │ │ │ │ + stmdbge r6, {r0, r2, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ - vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ + vmov.i32 , #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff4d │ │ │ │ - stmdbge r6, {r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff47 │ │ │ │ + stmdbge r6, {r0, r1, r3, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vmov.i32 d21, #3328 @ 0x00000d00 │ │ │ │ + vmov.i32 d21, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff43 │ │ │ │ - stmdbge r6, {r1, r2, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff3d │ │ │ │ + stmdbge r6, {r0, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ - vmvn.i32 d16, #3328 @ 0x00000d00 │ │ │ │ + vmvn.i32 d16, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff39 │ │ │ │ - stmdbge r6, {r2, r3, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff33 │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vsubl.s8 q11, d0, d13 │ │ │ │ + vsubl.s8 q11, d0, d9 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff2f │ │ │ │ - stmdbge r6, {r1, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff29 │ │ │ │ + stmdbge r6, {r0, r2, r3, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ - vsubl.s8 , d16, d29 │ │ │ │ + vsubl.s8 , d16, d25 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff25 │ │ │ │ - stmdbge r6, {r3, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff1f │ │ │ │ + stmdbge r6, {r0, r1, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ - vsubl.s8 q8, d16, d13 │ │ │ │ + vsubl.s8 q8, d16, d9 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff1b │ │ │ │ - stmdbge r6, {r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff15 │ │ │ │ + stmdbge r6, {r0, r3, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ + vrshr.s64 q8, , #64 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff11 │ │ │ │ - stmdbge r6, {r2, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff0b │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff07 │ │ │ │ - stmdbge r6, {r1, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff01 │ │ │ │ + stmdbge r6, {r0, r2, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ - vmlal.s q10, d0, d1[3] │ │ │ │ + vmlal.s q10, d0, d1[2] │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7fefefd │ │ │ │ - stmdbge r6, {r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefef7 │ │ │ │ + stmdbge r6, {r0, r1, r3, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vsubl.s8 q11, d16, d29 │ │ │ │ + vsubl.s8 q11, d16, d25 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7fefef3 │ │ │ │ - stmdbge r6, {r1, r2, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefeed │ │ │ │ + stmdbge r6, {r0, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vrshr.s64 q11, , #64 │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7fefee9 │ │ │ │ - stmdbge r6, {r2, r3, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefee3 │ │ │ │ + stmdbge r6, {r0, r1, r2, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vrshr.s64 d23, d13, #64 │ │ │ │ + vrshr.s64 d23, d9, #64 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7fefedf │ │ │ │ - tstcs r0, #2048 @ 0x800 │ │ │ │ + @ instruction: 0xf7fefed9 │ │ │ │ + tstcs r0, #1036288 @ 0xfd000 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcvc 0x0080f1b2 │ │ │ │ vhadd.s8 , q0, │ │ │ │ - bcs 0x8813c │ │ │ │ - rscshi pc, r0, r0 │ │ │ │ + bcs 0x880f0 │ │ │ │ + rschi pc, lr, r0 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ - b 0x168814 │ │ │ │ + b 0x1687d0 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0000f80 │ │ │ │ - vand q4, q0, │ │ │ │ - @ instruction: 0xf5b381a4 │ │ │ │ + vand q4, q0, q6 │ │ │ │ + @ instruction: 0xf5b381a1 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ - vrhadd.s8 q4, q8, │ │ │ │ - blcs 0x887a4 │ │ │ │ - subshi pc, r9, #0 │ │ │ │ + vrhadd.s8 q4, q8, q6 │ │ │ │ + blcs 0x88754 │ │ │ │ + subshi pc, r6, #0 │ │ │ │ strbne pc, [r1], -r4, asr #7 @ │ │ │ │ @ instruction: 0xf0002e02 │ │ │ │ - cdpcs 2, 0, cr8, cr3, cr14, {4} │ │ │ │ - adchi pc, sl, #0 │ │ │ │ + cdpcs 2, 0, cr8, cr3, cr11, {4} │ │ │ │ + adchi pc, r7, #0 │ │ │ │ @ instruction: 0xf0002e01 │ │ │ │ - @ instruction: 0xf41482c1 │ │ │ │ + @ instruction: 0xf41482be │ │ │ │ @ instruction: 0xf0410200 │ │ │ │ - vaddl.u8 q12, d20, d4 │ │ │ │ - andls r4, sl, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf0049307 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - andls r5, r8, #0, 6 │ │ │ │ + @ instruction: 0xf0048077 │ │ │ │ + andls r0, sl, #1006632960 @ 0x3c000000 │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + andls r5, r9, #0, 6 │ │ │ │ @ instruction: 0xf4149306 │ │ │ │ vmvn.i32 q10, #49152 @ 0x0000c000 │ │ │ │ - movwls r2, #37635 @ 0x9303 │ │ │ │ - bge 0xfff250ec │ │ │ │ + movwls r4, #29443 @ 0x7303 │ │ │ │ + bge 0xffde50a8 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf9c6f7f6 │ │ │ │ - blt 0xfef25ef8 │ │ │ │ + @ instruction: 0xf9c0f7f6 │ │ │ │ + blt 0xfede5eb4 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - vst2.16 {d11-d12}, [r4 :128], lr │ │ │ │ + vst2.16 {d11-d12}, [r4 :128], ip │ │ │ │ @ instruction: 0xf5b30320 │ │ │ │ eorle r0, r1, r0, lsl #30 │ │ │ │ - rscshi pc, lr, #0, 4 │ │ │ │ + rscshi pc, fp, #0, 4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - stmdbeq r3!, {r0, r1, r4, r7, r8, r9, pc}^ │ │ │ │ + stmdbeq r3!, {r0, r1, r2, r3, r7, r8, r9, pc}^ │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf003816e │ │ │ │ - blcc 0xa8b44 │ │ │ │ + @ instruction: 0xf0038159 │ │ │ │ + blcc 0xa8b00 │ │ │ │ vqdmulh.s d2, d1, d6 │ │ │ │ - andge r8, r1, #-872415231 @ 0xcc000001 │ │ │ │ + andge r8, r1, #96, 6 @ 0x80000001 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r9, r6, r7, ror #11 │ │ │ │ - andeq r9, r6, pc, lsr #13 │ │ │ │ - andeq r7, r6, r9, ror #23 │ │ │ │ - andeq r9, r6, r7, ror #13 │ │ │ │ - andeq r9, r6, r9, lsr #11 │ │ │ │ - andeq r9, r6, r5, ror r1 │ │ │ │ - andeq r9, r6, r7, lsr #2 │ │ │ │ + andeq r9, r6, sp, ror r5 │ │ │ │ + andeq r9, r6, pc, lsr r6 │ │ │ │ + andeq r7, r6, r5, lsr #23 │ │ │ │ + andeq r9, r6, r7, ror r6 │ │ │ │ + andeq r9, r6, r1, asr #10 │ │ │ │ + andeq r9, r6, r7, lsl #2 │ │ │ │ + andeq r9, r6, r9, asr #1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svceq 0x0080f414 │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004920b │ │ │ │ - andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ - sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - andls r3, r8, #201326592 @ 0xc000000 │ │ │ │ - svclt 0x00089307 │ │ │ │ - eorvc pc, r5, #73400320 @ 0x4600000 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r9, #33291 @ 0x820b │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - @ instruction: 0xf647bf18 │ │ │ │ - @ instruction: 0xf04f22dd │ │ │ │ - svclt 0x000c0401 │ │ │ │ + andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf004920a │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r9} │ │ │ │ + @ instruction: 0xf04f9209 │ │ │ │ + svclt 0x000b0401 │ │ │ │ + rsbvs pc, r5, #73400320 @ 0x4600000 │ │ │ │ + andscs pc, sp, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - movwls r9, #25600 @ 0x6400 │ │ │ │ - blx 0x1aa5f78 │ │ │ │ - blt 0x1aa5f9c │ │ │ │ + strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ + blx 0x19a5f30 │ │ │ │ + blt 0x19e5f54 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - stmdbge r6, {r3, r5, r9, sl, lr} │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ andls r0, sl, #82 @ 0x52 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcs r9, r1, #1879048192 @ 0x70000000 │ │ │ │ - @ instruction: 0xf6469200 │ │ │ │ - vsubl.s8 q11, d0, d13 │ │ │ │ - vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ - movwls r3, #25859 @ 0x6503 │ │ │ │ - strls fp, [r8, #-740] @ 0xfffffd1c │ │ │ │ - @ instruction: 0xf7f69409 │ │ │ │ - @ instruction: 0xf7fefbf9 │ │ │ │ - movwcs fp, #2637 @ 0xa4d │ │ │ │ - ldmlt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + rsclt r9, r2, #1879048192 @ 0x70000000 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf6462401 │ │ │ │ + vmlal.s , d0, d1[3] │ │ │ │ + strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ + @ instruction: 0xf7f69306 │ │ │ │ + @ instruction: 0xf7fefbf5 │ │ │ │ + movwcs fp, #2634 @ 0xa4a │ │ │ │ + stmdblt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf47e429a │ │ │ │ - addcs sl, r0, #528384 @ 0x81000 │ │ │ │ + addcs sl, r0, #516096 @ 0x7e000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - sbcshi pc, ip, #0 │ │ │ │ - strhi pc, [r8, #-512] @ 0xfffffe00 │ │ │ │ + sbcshi pc, sl, #0 │ │ │ │ + strhi pc, [r2, #-512] @ 0xfffffe00 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - vst3.8 {d24,d26,d28}, [pc :128], r5 │ │ │ │ + vst3.8 {d24,d26,d28}, [pc :64] │ │ │ │ vbic.i32 q11, #1536 @ 0x00000600 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - strbhi pc, [r4, #-0]! @ │ │ │ │ - strbhi pc, [r1, #576]! @ 0x240 @ │ │ │ │ + ldrbhi pc, [lr, #-0] @ │ │ │ │ + ldrbhi pc, [sl, #576] @ 0x240 @ │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vmin.s8 d8, d16, d11 │ │ │ │ - subcs r8, r0, #4, 14 @ 0x100000 │ │ │ │ + vmin.s8 d8, d16, d2 │ │ │ │ + subcs r8, r0, #265289728 @ 0xfd00000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - rsbcs r8, r0, #26476544 @ 0x1940000 │ │ │ │ + rsbcs r8, r0, #23592960 @ 0x1680000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - eorcs r8, r0, #116, 14 @ 0x1d00000 │ │ │ │ + eorcs r8, r0, #27525120 @ 0x1a40000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - strtmi sl, [r1], -sp, asr #20 │ │ │ │ + strtmi sl, [r1], -sl, asr #20 │ │ │ │ @ instruction: 0xf7f2a806 │ │ │ │ - @ instruction: 0xf8d5fd5b │ │ │ │ + @ instruction: 0xf8d5fd77 │ │ │ │ andcs r3, r1, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - blx 0x1ea6046 │ │ │ │ - blt 0x1a6064 │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - vsubw.u8 , q2, d11 │ │ │ │ - @ instruction: 0xf0045342 │ │ │ │ - blcc 0xa84b8 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + blx 0x1da5ffe │ │ │ │ + blt 0xe601c │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + vmlal.u , d4, d2[0] │ │ │ │ + bcc 0xb8c40 │ │ │ │ strpl pc, [r0], -r4, asr #7 │ │ │ │ - andls r9, r7, #1073741826 @ 0x40000002 │ │ │ │ - bicne pc, r4, r4, asr #7 │ │ │ │ - vrsubhn.i16 d25, q2, q3 │ │ │ │ - tstls sl, r3, lsl #8 │ │ │ │ - blcs 0x20d0b8 │ │ │ │ - rsbshi pc, r7, #0, 4 │ │ │ │ - @ instruction: 0xf013e8df │ │ │ │ - addeq r0, r2, #104, 4 @ 0x80000006 │ │ │ │ - strdeq r0, [r3], #-21 @ 0xffffffeb │ │ │ │ + smlabtcc r3, r4, r3, pc @ │ │ │ │ + sbcne pc, r4, r4, asr #7 │ │ │ │ + @ instruction: 0xf0049308 │ │ │ │ + strls r0, [r6], -pc, lsl #8 │ │ │ │ + andls r9, sl, r7, lsl #2 │ │ │ │ + bcs 0x20d074 │ │ │ │ + rsbshi pc, r5, #0, 4 │ │ │ │ + @ instruction: 0xf012e8df │ │ │ │ + addeq r0, r0, #1610612742 @ 0x60000006 │ │ │ │ + strdeq r0, [r3], #-20 @ 0xffffffec │ │ │ │ andseq r0, fp, pc, lsr #32 │ │ │ │ @ instruction: 0xf64a0007 │ │ │ │ - vrshr.s64 d22, d13, #64 │ │ │ │ + vmlal.s q11, d0, d1[3] │ │ │ │ @ instruction: 0xf64a0205 │ │ │ │ - vqdmlal.s , d16, d1[7] │ │ │ │ + vrsra.s64 d21, d13, #64 │ │ │ │ cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef9cf │ │ │ │ - vmla.i8 , q13, │ │ │ │ - vrshr.s64 d16, d9, #64 │ │ │ │ + @ instruction: 0xf7fef9cb │ │ │ │ + vmla.i8 , q13, q6 │ │ │ │ + vrshr.s64 d16, d5, #64 │ │ │ │ vhsub.s8 d16, d10, d5 │ │ │ │ - vqdmlal.s q8, d16, d1[3] │ │ │ │ + vqdmlal.s q8, d16, d1[2] │ │ │ │ cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef9bb │ │ │ │ - @ instruction: 0xf649b9bb │ │ │ │ - vmlal.s q11, d16, d1[0] │ │ │ │ + @ instruction: 0xf7fef9b7 │ │ │ │ + @ instruction: 0xf649b9b8 │ │ │ │ + vrshr.s64 d22, d29, #64 │ │ │ │ @ instruction: 0xf6490205 │ │ │ │ - vrsra.s64 d23, d29, #64 │ │ │ │ + vrsra.s64 d23, d25, #64 │ │ │ │ cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ - @ instruction: 0xf7fef9a7 │ │ │ │ - @ instruction: 0x2c0db9a7 │ │ │ │ - bcs 0x3d7d4c │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - @ instruction: 0xf6462400 │ │ │ │ - vqshl.s64 , , #0 │ │ │ │ - @ instruction: 0xf6490712 │ │ │ │ - vmlal.s , d0, d1[3] │ │ │ │ - strcc r0, [r1], #-517 @ 0xfffffdfb │ │ │ │ + @ instruction: 0xf7fef9a3 │ │ │ │ + blcs 0x3d6770 │ │ │ │ + stmdbcs sp, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + ldrtcc pc, [sp], #-1606 @ 0xfffff9ba @ │ │ │ │ + ldreq pc, [r2], #-704 @ 0xfffffd40 │ │ │ │ + movwcs fp, #7948 @ 0x1f0c │ │ │ │ + @ instruction: 0xf6492300 │ │ │ │ + vmlal.s , d0, d1[2] │ │ │ │ + movwcc r0, #4613 @ 0x1205 │ │ │ │ + movwcs r9, #768 @ 0x300 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ svclt 0x0008429e │ │ │ │ - strls r4, [r0], #-1594 @ 0xfffff9c6 │ │ │ │ - @ instruction: 0xf98cf7f6 │ │ │ │ - stmiblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - andcs pc, r3, r4, asr #7 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - smlabtpl r0, r4, r3, pc @ │ │ │ │ - @ instruction: 0xf004920b │ │ │ │ - andls r0, sl, pc, lsl #4 │ │ │ │ - andls r0, r9, #32, 4 │ │ │ │ + @ instruction: 0xf7f64622 │ │ │ │ + @ instruction: 0xf7fef989 │ │ │ │ + @ instruction: 0xf3c4b98a │ │ │ │ + vmlal.u , d4, d1[0] │ │ │ │ + @ instruction: 0xf0042303 │ │ │ │ + stmib sp, {r0, r1, r2, r3}^ │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + vaddw.u8 , q2, d0 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + andls r3, r9, r3, lsl #6 │ │ │ │ + andne lr, r6, #3358720 @ 0x334000 │ │ │ │ + movwls r0, #33312 @ 0x8220 │ │ │ │ + blcs 0x45d190 │ │ │ │ + blcs 0x3dc1dc │ │ │ │ + bcs 0x3d7d64 │ │ │ │ + movwcs fp, #7948 @ 0x1f0c │ │ │ │ + mrrcne 3, 0, r2, ip, cr0 │ │ │ │ + @ instruction: 0xf649b319 │ │ │ │ + vmov.i32 q11, #256 @ 0x00000100 │ │ │ │ + movwcs r0, #517 @ 0x205 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf7f69400 │ │ │ │ + @ instruction: 0xf7fefa13 │ │ │ │ + vmla.i8 , q5, q8 │ │ │ │ + vrshr.s64 d16, d5, #64 │ │ │ │ + vhsub.s8 d16, d10, d5 │ │ │ │ + vqdmlal.s q8, d16, d1[2] │ │ │ │ + stmdbcs r0, {r0, r2, r8, r9} │ │ │ │ + sadd16mi fp, sl, r8 │ │ │ │ + stmdbge r6, {r0, sl, sp} │ │ │ │ + movwcs r4, #1576 @ 0x628 │ │ │ │ + @ instruction: 0xf7f69400 │ │ │ │ + @ instruction: 0xf7fef9ff │ │ │ │ + stmdbcs r0, {r2, r3, r6, r8, fp, ip, sp, pc} │ │ │ │ + ldclge 4, cr15, [r1], {126} @ 0x7e │ │ │ │ + @ instruction: 0xf6462401 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + bfi r0, r2, #4, #23 │ │ │ │ + svceq 0x00c0f5b3 │ │ │ │ + addsmi sp, r3, #95 @ 0x5f │ │ │ │ + cmpphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ + vsubl.s8 q9, d16, d0 │ │ │ │ + addsmi r0, r3, #64, 4 │ │ │ │ + ldmdbge r1!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + strbne pc, [r1], -r4, asr #7 @ │ │ │ │ + @ instruction: 0xf0002e02 │ │ │ │ + cdpcs 6, 0, cr8, cr3, cr9, {7} │ │ │ │ + strhi pc, [r9, -r0] │ │ │ │ + @ instruction: 0xf0002e01 │ │ │ │ + eoreq r8, r7, #4718592 @ 0x480000 │ │ │ │ + ldrhi pc, [r1, -r0, lsl #2]! │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + stmib sp, {r1, r2, r5, r6, r7, r9}^ │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf53e3208 │ │ │ │ + stmdbge r6, {r2, r4, r6, r8, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fefdf1 │ │ │ │ + vorr.i16 d27, #197 @ 0x00c5 │ │ │ │ + vmlal.u , d4, d1[0] │ │ │ │ + eoreq r2, r6, #201326592 @ 0xc000000 │ │ │ │ + andcc lr, sl, #3358720 @ 0x334000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - tstls r6, r8, lsl #6 │ │ │ │ - ldrle r9, [r5], #-519 @ 0xfffffdf9 │ │ │ │ - eorle r2, r7, pc, lsl #22 │ │ │ │ - svclt 0x00082b0d │ │ │ │ - svclt 0x000c2a0d │ │ │ │ - movwcs r2, #769 @ 0x301 │ │ │ │ - tstlt r9, #92, 24 @ 0x5c00 │ │ │ │ - subsvs pc, r5, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - stmdbge r6, {r8, r9, sp} │ │ │ │ - strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - blx 0x626184 │ │ │ │ - stmdblt r2!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - addseq pc, r9, #-1610612732 @ 0xa0000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - biceq pc, sp, #-1610612732 @ 0xa0000004 │ │ │ │ - movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - svclt 0x00182900 │ │ │ │ - strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ + andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ + strcs sp, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - blx 0x1261ac │ │ │ │ - stmdblt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf47e2900 │ │ │ │ - strcs sl, [r1], #-3284 @ 0xfffff32c │ │ │ │ - adcsmi pc, r9, #73400320 @ 0x4600000 │ │ │ │ + subsvc pc, r1, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf5b3e7da │ │ │ │ - subsle r0, pc, r0, asr #31 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - addcs r8, r0, #-2147483625 @ 0x80000017 │ │ │ │ - subeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf7f69400 │ │ │ │ + @ instruction: 0xf7fef9a7 │ │ │ │ + @ instruction: 0xf649b8f4 │ │ │ │ + vsra.s64 d22, d29, #64 │ │ │ │ + @ instruction: 0xf6490105 │ │ │ │ + vrshr.s64 d23, d25, #64 │ │ │ │ + blcs 0x68a64 │ │ │ │ + strmi fp, [sl], -r8, lsl #30 │ │ │ │ + stmdbge r6, {r0, sl, sp} │ │ │ │ + movwcs r4, #1576 @ 0x628 │ │ │ │ + @ instruction: 0xf7f69400 │ │ │ │ + @ instruction: 0xf7fef993 │ │ │ │ + vmul.i , q10, d0[4] │ │ │ │ + vsubw.u8 q9, q2, d3 │ │ │ │ + vmlal.u , d4, d1[0] │ │ │ │ + stmib sp, {r9, sl, ip, lr}^ │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ + vsubw.u8 q11, q2, d6 │ │ │ │ + movwls r3, #33539 @ 0x8303 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + @ instruction: 0xf4149309 │ │ │ │ + tstle r2, r0, lsl #6 │ │ │ │ + strbvs pc, [r5, -r9, asr #12] @ │ │ │ │ + streq pc, [r5, -r0, asr #5] │ │ │ │ + adcsvs pc, r5, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmdbge r6, {r0, sl, sp} │ │ │ │ + cdpcs 6, 0, cr4, cr0, cr8, {1} │ │ │ │ + ldrtmi fp, [sl], -r8, lsl #30 │ │ │ │ + @ instruction: 0xf7f69400 │ │ │ │ + @ instruction: 0xf7fef96b │ │ │ │ + @ instruction: 0xf64ab8b8 │ │ │ │ + vmlal.s q11, d0, d1[3] │ │ │ │ + @ instruction: 0xf64a0205 │ │ │ │ + vrsra.s64 d21, d13, #64 │ │ │ │ + cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ + sadd16mi fp, sl, r8 │ │ │ │ + stmdbge r6, {r0, sl, sp} │ │ │ │ + movwcs r4, #1576 @ 0x628 │ │ │ │ + @ instruction: 0xf7f69400 │ │ │ │ + @ instruction: 0xf7fef957 │ │ │ │ + addcs fp, r0, #164, 16 @ 0xa40000 │ │ │ │ + eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - vbic.i16 q13, #195 @ 0x00c3 │ │ │ │ - cdpcs 6, 0, cr1, cr2, cr1, {2} │ │ │ │ - ldrbthi pc, [r3], r0 @ │ │ │ │ + @ instruction: 0xf3c4a8d8 │ │ │ │ + strtmi r1, [r1], -r1, asr #12 │ │ │ │ + cdpcs 8, 0, cr10, cr2, cr6, {0} │ │ │ │ + rsbshi pc, ip, #0 │ │ │ │ @ instruction: 0xf0002e03 │ │ │ │ - mcrcs 7, 0, r8, cr1, cr3, {0} │ │ │ │ - ldrhi pc, [ip, -r0] │ │ │ │ - @ instruction: 0xf1000227 │ │ │ │ - vbic.i32 d24, #-889192448 @ 0xcb000000 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - andls r4, r8, #201326592 @ 0xc000000 │ │ │ │ - vmlal.u q8, d20, d2[5] │ │ │ │ - movwls r3, #25091 @ 0x6203 │ │ │ │ - @ instruction: 0xf0049209 │ │ │ │ - movwls r0, #29455 @ 0x730f │ │ │ │ - ldmdbge r6, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + mcrcs 2, 0, r8, cr1, cr6, {4} │ │ │ │ + adchi pc, pc, #0 │ │ │ │ + blx 0xff9262d2 │ │ │ │ + @ instruction: 0xf1000224 │ │ │ │ + andcs r8, r1, #-1677721600 @ 0x9c000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r4, #980]! @ 0x3d4 │ │ │ │ - ldmdblt r7, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - eoreq r9, r6, #8, 4 @ 0x80000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - andls r9, r9, #738197504 @ 0x2c000000 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r7, #402653184 @ 0x18000000 │ │ │ │ + @ instruction: 0xff90f7f5 │ │ │ │ + stmlt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + strpl pc, [r0], -r4, asr #7 │ │ │ │ + andeq pc, pc, r4 │ │ │ │ + eoreq r9, r7, #-1342177280 @ 0xb0000000 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strle r9, [fp], #-522 @ 0xfffffdf6 │ │ │ │ - stmdbge r6, {r0, sl, sp} │ │ │ │ - vmax.s8 d20, d7, d24 │ │ │ │ - vmov.i32 d16, #256 @ 0x00000100 │ │ │ │ - strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - @ instruction: 0xf9aaf7f6 │ │ │ │ - ldmlt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - bicvs pc, r1, r9, asr #12 │ │ │ │ - smlabteq r5, r0, r2, pc @ │ │ │ │ - adcsvc pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - svclt 0x00082b00 │ │ │ │ - strcs r4, [r1], #-1546 @ 0xfffff9f6 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - @ instruction: 0xf996f7f6 │ │ │ │ - stmialt r2!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ + andls r9, sl, #-1073741823 @ 0xc0000001 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strpl pc, [r0], -r4, asr #7 │ │ │ │ - andls r9, r8, #738197504 @ 0x2c000000 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - movwls r9, #38406 @ 0x9606 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d7 │ │ │ │ - movwls r2, #41731 @ 0xa303 │ │ │ │ - movweq pc, #1044 @ 0x414 @ │ │ │ │ - @ instruction: 0xf649d112 │ │ │ │ - vqdmlsl.s q11, d0, d1[2] │ │ │ │ - @ instruction: 0xf6490705 │ │ │ │ - vrshr.s64 d22, d25, #64 │ │ │ │ - strcs r0, [r1], #-517 @ 0xfffffdfb │ │ │ │ + andls r9, r8, #6291456 @ 0x600000 │ │ │ │ + strle r9, [ip], #-9 │ │ │ │ + ldrtmi r2, [r3], -r1, lsl #8 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - svclt 0x00082e00 │ │ │ │ - strls r4, [r0], #-1594 @ 0xfffff9c6 │ │ │ │ - @ instruction: 0xf96ef7f6 │ │ │ │ - ldmlt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - addsvs pc, sp, #77594624 @ 0x4a00000 │ │ │ │ + subpl pc, sp, #73400320 @ 0x4600000 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + @ instruction: 0xf7f69400 │ │ │ │ + @ instruction: 0xf7fef917 │ │ │ │ + bcs 0x3d64f0 │ │ │ │ + stmdbcs sp, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + ldrtcc pc, [sp], #-1606 @ 0xfffff9ba @ │ │ │ │ + ldreq pc, [r2], #-704 @ 0xfffffd40 │ │ │ │ + andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ + stmdbge r6, {r9, sp} │ │ │ │ + andls r3, r0, #268435456 @ 0x10000000 │ │ │ │ + subvc pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mvnpl pc, #77594624 @ 0x4a00000 │ │ │ │ - movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - svclt 0x00182e00 │ │ │ │ - strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - @ instruction: 0xf95af7f6 │ │ │ │ - stmialt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - vsubl.s8 q9, d16, d0 │ │ │ │ - addsmi r0, r3, #32, 4 │ │ │ │ - ldmge sl, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - strbne pc, [r1], -r4, asr #7 @ │ │ │ │ + cdpcs 6, 0, cr4, cr0, cr8, {1} │ │ │ │ + strtmi fp, [r2], -r8, lsl #30 │ │ │ │ + @ instruction: 0xf8fef7f6 │ │ │ │ + stmdalt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf0002e02 │ │ │ │ - cdpcs 2, 0, cr8, cr3, cr1, {4} │ │ │ │ - addshi pc, fp, #0 │ │ │ │ - @ instruction: 0xf0002e01 │ │ │ │ - @ instruction: 0xf7f282b4 │ │ │ │ - eoreq pc, r4, #201728 @ 0x31400 │ │ │ │ - msrhi CPSR_fs, #0, 2 │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7feff93 │ │ │ │ - vmlal.u8 , d20, d7 │ │ │ │ - vmla.f , q2, d1[0] │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ - vrsubhn.i16 d21, q2, q0 │ │ │ │ - tstls fp, r3 │ │ │ │ - @ instruction: 0xf0040227 │ │ │ │ - andls r0, r8, #-1073741821 @ 0xc0000003 │ │ │ │ - vaddw.u8 , q2, d9 │ │ │ │ - strls r4, [r6], -r3, lsl #2 │ │ │ │ - andls r9, sl, r7, lsl #2 │ │ │ │ - strcs sp, [r1], #-1036 @ 0xfffffbf4 │ │ │ │ - stmdbge r6, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf6464628 │ │ │ │ - vsubl.s8 q11, d0, d13 │ │ │ │ - strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - @ instruction: 0xf91af7f6 │ │ │ │ - stmdalt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - svclt 0x00082a0d │ │ │ │ - @ instruction: 0xf646290d │ │ │ │ - @ instruction: 0xf2c034fd │ │ │ │ - svclt 0x000c0412 │ │ │ │ - andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ - andcc sl, r1, #98304 @ 0x18000 │ │ │ │ - @ instruction: 0xf6499200 │ │ │ │ - vmlal.s , d0, d1[3] │ │ │ │ - strtmi r0, [r8], -r5, lsl #4 │ │ │ │ - svclt 0x00082e00 │ │ │ │ - @ instruction: 0xf7f64622 │ │ │ │ - @ instruction: 0xf7fef901 │ │ │ │ - strtmi fp, [r1], -sp, asr #16 │ │ │ │ + blx 0xff426362 │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andle r4, lr, r3, lsr #32 │ │ │ │ + svcne 0x0080f5b3 │ │ │ │ + ldmdage r7!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + stmdbge r6, {r3, r9, sp} │ │ │ │ + @ instruction: 0xf0034628 │ │ │ │ + @ instruction: 0xf7f7030f │ │ │ │ + @ instruction: 0xf7fef9a5 │ │ │ │ + stmdbge r6, {r1, r4, r5, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fc4628 │ │ │ │ + @ instruction: 0xf7fef8d9 │ │ │ │ + strtmi fp, [r1], -sp, lsr #16 │ │ │ │ + @ instruction: 0xf7f2a806 │ │ │ │ + @ instruction: 0xf44ffbaf │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ + addshi pc, sl, r0 │ │ │ │ + svcne 0x0080f5b3 │ │ │ │ + ldmdage r7, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + stmdbge r6, {r0, r3, r9, sp} │ │ │ │ + @ instruction: 0xf0034628 │ │ │ │ + @ instruction: 0xf7f7030f │ │ │ │ + @ instruction: 0xf7fef985 │ │ │ │ + @ instruction: 0x4621b812 │ │ │ │ @ instruction: 0xf7f2a806 │ │ │ │ - @ instruction: 0xf44ffbb1 │ │ │ │ + @ instruction: 0xf44ffb95 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf5b3d00e │ │ │ │ @ instruction: 0xf47e1f80 │ │ │ │ - @ instruction: 0xf8d5a879 │ │ │ │ - andcs r3, r8, #136 @ 0x88 │ │ │ │ + @ instruction: 0xf8d5a83e │ │ │ │ + ldrtmi r3, [r2], -r8, lsl #1 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf9a8f7f7 │ │ │ │ - ldmdalt r4!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf96cf7f7 │ │ │ │ + svclt 0x00f9f7fd │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf8dcf7fc │ │ │ │ - stmdalt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfe5263ea │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf0004023 │ │ │ │ - @ instruction: 0xf5b3809b │ │ │ │ - @ instruction: 0xf47e1f80 │ │ │ │ - @ instruction: 0xf8d5a859 │ │ │ │ - andcs r3, r9, #136 @ 0x88 │ │ │ │ + blx 0x1e26418 │ │ │ │ + svclt 0x00f4f7fd │ │ │ │ + subvs pc, r5, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0x63b5f649 │ │ │ │ + movweq pc, #21184 @ 0x52c0 @ │ │ │ │ + svclt 0x00182e00 │ │ │ │ + strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf988f7f7 │ │ │ │ - ldmdalt r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x1ea641e │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andle r4, lr, r3, lsr #32 │ │ │ │ - svcne 0x0080f5b3 │ │ │ │ - stmdage r0, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r6, {r1, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf0034628 │ │ │ │ - @ instruction: 0xf7f7030f │ │ │ │ - @ instruction: 0xf7fdf96f │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fdfa79 │ │ │ │ - @ instruction: 0xf649bff6 │ │ │ │ - vmlal.s q11, d0, d1[2] │ │ │ │ - @ instruction: 0xf6490205 │ │ │ │ - vrsra.s64 d22, d25, #64 │ │ │ │ - cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ - sadd16mi fp, sl, r8 │ │ │ │ - stmdbge r6, {r0, sl, sp} │ │ │ │ - movwcs r4, #1576 @ 0x628 │ │ │ │ - @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fdffe1 │ │ │ │ - vqrdmlsh.s , q10, d1[4] │ │ │ │ - blcs 0xed1bc │ │ │ │ - blcs 0x15c530 │ │ │ │ + strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ + @ instruction: 0xffdef7f5 │ │ │ │ + svclt 0x00dff7fd │ │ │ │ + movtne pc, #5060 @ 0x13c4 @ │ │ │ │ + andsle r2, sp, r2, lsl #22 │ │ │ │ + @ instruction: 0xf0002b03 │ │ │ │ + blcs 0xc9960 │ │ │ │ strbhi pc, [r4, #-0] @ │ │ │ │ - @ instruction: 0xf0002b01 │ │ │ │ - eoreq r8, r2, #327155712 @ 0x13800000 │ │ │ │ - ldrbhi pc, [fp, #-256] @ 0xffffff00 @ │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - movwls r3, #25091 @ 0x6203 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - movwls r9, #29193 @ 0x7209 │ │ │ │ - @ instruction: 0xf53d02e3 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdfe39 │ │ │ │ - strtmi fp, [r1], -r0, asr #31 │ │ │ │ - @ instruction: 0xf7f2a806 │ │ │ │ - rsceq pc, r6, #91136 @ 0x16400 │ │ │ │ - svcge 0x00f2f57d │ │ │ │ + @ instruction: 0xf1000222 │ │ │ │ + @ instruction: 0xf0048551 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + vsubw.u8 q9, q2, d3 │ │ │ │ + stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ + rsceq r3, r3, #8, 4 @ 0x80000000 │ │ │ │ + svcge 0x00fdf53d │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf8c2f7f7 │ │ │ │ - svclt 0x00b2f7fd │ │ │ │ - svceq 0x0020f5b3 │ │ │ │ - svcge 0x00e8f47d │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + mrc2 7, 1, pc, cr6, cr4, {7} │ │ │ │ + svclt 0x00bef7fd │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + blx 0x1e2647e │ │ │ │ + @ instruction: 0xf57d02e6 │ │ │ │ + stmdbge r6, {r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f74628 │ │ │ │ + @ instruction: 0xf7fdf8bf │ │ │ │ + @ instruction: 0xf5b3bfb0 │ │ │ │ + @ instruction: 0xf47d0f20 │ │ │ │ + vqrdmlsh.s q13, q10, d2[5] │ │ │ │ + vmlal.u , d4, d1[0] │ │ │ │ + movwcs r1, #452 @ 0x1c4 │ │ │ │ + movwls r9, #33291 @ 0x820b │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - tstls r9, fp, lsl #6 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - bicne pc, r4, r4, asr #7 │ │ │ │ - tstls sl, r7, lsl #4 │ │ │ │ - ldreq pc, [lr], #1044 @ 0x414 │ │ │ │ - tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - tstls r8, r6, lsl #6 │ │ │ │ - strhi pc, [fp, #-0]! │ │ │ │ + stmib sp, {r1, r3, r8, ip, pc}^ │ │ │ │ + @ instruction: 0xf0043206 │ │ │ │ + @ instruction: 0xf414010f │ │ │ │ + @ instruction: 0x9109049e │ │ │ │ + strhi pc, [r2, #-0]! │ │ │ │ svceq 0x0080f5b4 │ │ │ │ - svcge 0x00cef47d │ │ │ │ + svcge 0x00cdf47d │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ vmax.s8 d20, d7, d24 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ + vmvn.i32 d16, #256 @ 0x00000100 │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - @ instruction: 0xfff4f7f5 │ │ │ │ - svclt 0x0088f7fd │ │ │ │ + @ instruction: 0xfff2f7f5 │ │ │ │ + svclt 0x0087f7fd │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf86ef7fc │ │ │ │ - svclt 0x0083f7fd │ │ │ │ + @ instruction: 0xf86cf7fc │ │ │ │ + svclt 0x0082f7fd │ │ │ │ ldrtmi r2, [r3], -r1, lsl #8 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - andseq pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + subsvc pc, r1, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fdff75 │ │ │ │ - strcs fp, [r1], #-3957 @ 0xfffff08b │ │ │ │ + @ instruction: 0xf7fdff73 │ │ │ │ + strcs fp, [r1], #-3956 @ 0xfffff08c │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vsubl.s8 q11, d0, d13 │ │ │ │ + vmlal.s , d0, d1[3] │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - @ instruction: 0xff68f7f5 │ │ │ │ - svclt 0x0068f7fd │ │ │ │ + @ instruction: 0xff66f7f5 │ │ │ │ + svclt 0x0067f7fd │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - mcr2 7, 0, pc, cr14, cr13, {7} @ │ │ │ │ - svclt 0x0062f7fd │ │ │ │ + mcr2 7, 0, pc, cr12, cr13, {7} @ │ │ │ │ + svclt 0x0061f7fd │ │ │ │ msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ vhadd.s8 d13, d0, d20 │ │ │ │ - blcs 0x89b9c │ │ │ │ - ldrhi pc, [sl] │ │ │ │ + blcs 0x89b2c │ │ │ │ + ldrhi pc, [r1] │ │ │ │ @ instruction: 0xf10002e3 │ │ │ │ - vst1.32 {d8-d10}, [r4], r0 │ │ │ │ - blcs 0x18813a8 │ │ │ │ - ldrhi pc, [sl], r0 │ │ │ │ + vst1.16 {d8-d10}, [r4 :128] │ │ │ │ + blcs 0x188135c │ │ │ │ + strhi pc, [r9], r0 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - strthi pc, [fp], r0 │ │ │ │ + ldrhi pc, [sl], r0 │ │ │ │ @ instruction: 0xf47d2b40 │ │ │ │ - movwcs sl, #8067 @ 0x1f83 │ │ │ │ + movwcs sl, #8066 @ 0x1f82 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ - @ instruction: 0xf0044628 │ │ │ │ - strls r0, [r8, #-1295] @ 0xfffffaf1 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + strls r3, [r6, #-1283] @ 0xfffffafd │ │ │ │ + streq pc, [pc, #-4] @ 0x685a4 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ - blx 0xfe3a65d2 │ │ │ │ - svclt 0x0039f7fd │ │ │ │ + strls r9, [r7], #-1288 @ 0xfffffaf8 │ │ │ │ + blx 0xfe326586 │ │ │ │ + svclt 0x0038f7fd │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r8, #40, 12 @ 0x2800000 │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, fp, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf3c4a906 │ │ │ │ - andls r1, fp, #268435460 @ 0x10000004 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - sbcscs pc, sp, #74448896 @ 0x4700000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - streq pc, [pc, #-4] @ 0x68624 │ │ │ │ - strls r9, [r9, #-774] @ 0xfffffcfa │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [sl], #-1287 @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xffcef7f5 │ │ │ │ - svclt 0x001af7fd │ │ │ │ + andls r2, sl, #805306368 @ 0x30000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andcs r9, r1, #1879048192 @ 0x70000000 │ │ │ │ + @ instruction: 0xf6479200 │ │ │ │ + vmov.i32 d18, #3328 @ 0x00000d00 │ │ │ │ + vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ + movwls r3, #25859 @ 0x6503 │ │ │ │ + streq pc, [pc], #-4 @ 0x685e8 │ │ │ │ + strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xffccf7f5 │ │ │ │ + svclt 0x0019f7fd │ │ │ │ rsceq r0, r0, #1605632 @ 0x188000 │ │ │ │ @ instruction: 0xf002d418 │ │ │ │ - bcs 0x228e68 │ │ │ │ - svcge 0x004cf63d │ │ │ │ + bcs 0x228e1c │ │ │ │ + svcge 0x004bf63d │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f022 │ │ │ │ - andeq r8, r6, r3, lsl #16 │ │ │ │ - andeq r6, r6, r5, ror #9 │ │ │ │ - @ instruction: 0x000687bf │ │ │ │ - andeq r6, r6, r5, ror #9 │ │ │ │ - andeq r8, r6, pc, asr r7 │ │ │ │ - andeq r8, r6, r3, lsr #14 │ │ │ │ - strdeq r8, [r6], -r5 │ │ │ │ - @ instruction: 0x000686bf │ │ │ │ + andeq r8, r6, pc, lsr #15 │ │ │ │ + muleq r6, r7, r4 │ │ │ │ + andeq r8, r6, fp, ror #14 │ │ │ │ + muleq r6, r7, r4 │ │ │ │ + andeq r8, r6, sp, lsl #14 │ │ │ │ + ldrdeq r8, [r6], -r3 │ │ │ │ + andeq r8, r6, r5, lsr #13 │ │ │ │ + andeq r8, r6, r3, ror r6 │ │ │ │ andeq pc, r3, #2 │ │ │ │ - vst1.8 {d25-d28}, [pc], fp │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ + sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + vst1.8 {d25-d28}, [pc], sl │ │ │ │ vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ stmib sp, {r0, sp}^ │ │ │ │ @ instruction: 0xf0040106 │ │ │ │ - tstls r9, pc, lsl #2 │ │ │ │ - bicne pc, r4, r4, asr #7 │ │ │ │ - vaddw.u8 , q2, d10 │ │ │ │ - andsmi r4, r4, r3, lsl #2 │ │ │ │ - rsbsle r9, r8, r8, lsl #2 │ │ │ │ + andsmi r0, r4, pc, lsl #2 │ │ │ │ + rsbsle r9, r4, r9, lsl #2 │ │ │ │ svceq 0x0080f5b4 │ │ │ │ - svcge 0x001ef47d │ │ │ │ + svcge 0x001df47d │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - subsvs pc, r5, #76546048 @ 0x4900000 │ │ │ │ + subsvs pc, r1, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f59300 │ │ │ │ - @ instruction: 0xf7fdfed9 │ │ │ │ - @ instruction: 0xf3c4bed9 │ │ │ │ - movwls r4, #25347 @ 0x6303 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - movwcs r9, #4871 @ 0x1307 │ │ │ │ - vmlal.u q8, d4, d1[4] │ │ │ │ - svclt 0x00582203 │ │ │ │ - andls sl, r8, #98304 @ 0x18000 │ │ │ │ - stmdbge r6, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r9, #40, 12 @ 0x2800000 │ │ │ │ - ssaxmi fp, sl, r4 │ │ │ │ - movwls r2, #514 @ 0x202 │ │ │ │ + @ instruction: 0xf7fdfed7 │ │ │ │ + @ instruction: 0xf004bed8 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ + movwcs r3, #4616 @ 0x1208 │ │ │ │ + strtmi r0, [r8], -r1, ror #4 │ │ │ │ + stmdbge r6, {r0, r3, r4, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + andcs r4, r2, #27262976 @ 0x1a00000 │ │ │ │ + movwls sl, #2310 @ 0x906 │ │ │ │ mcr2 7, 7, pc, cr8, cr4, {7} @ │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr15, cr13, {7} │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + mcrlt 7, 6, pc, cr0, cr13, {7} @ │ │ │ │ + andeq pc, pc, #4 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - movwls r3, #25091 @ 0x6203 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - movwls r9, #29193 @ 0x7209 │ │ │ │ + andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ orreq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - andcs sp, r1, #-1073741806 @ 0xc0000012 │ │ │ │ + andcs sp, r1, #1073741842 @ 0x40000012 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f49200 │ │ │ │ @ instruction: 0xf7fdfed1 │ │ │ │ - vmull.p8 , d20, d24 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - andls r4, r8, #201326592 @ 0xc000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049306 │ │ │ │ - @ instruction: 0xf414030f │ │ │ │ - movwls r0, #29824 @ 0x7480 │ │ │ │ - movwcs fp, #7944 @ 0x1f08 │ │ │ │ - svclt 0x00139209 │ │ │ │ - stmdbge r6, {sl, sp} │ │ │ │ - movwcs r4, #5658 @ 0x161a │ │ │ │ - andcs fp, r2, #28, 30 @ 0x70 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf7f49400 │ │ │ │ - @ instruction: 0xf7fdfeb3 │ │ │ │ - vmull.p8 , d20, d10 │ │ │ │ - movwls r4, #25347 @ 0x6303 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - @ instruction: 0xf4149307 │ │ │ │ - vsubw.u8 q8, q10, d0 │ │ │ │ - svclt 0x00182203 │ │ │ │ - andls r2, r8, #0, 6 │ │ │ │ - @ instruction: 0xf3c4a906 │ │ │ │ - strtmi r3, [r8], -r3, lsl #4 │ │ │ │ - movwls r9, #521 @ 0x209 │ │ │ │ - andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - @ instruction: 0xf7f42202 │ │ │ │ - @ instruction: 0xf7fdfe99 │ │ │ │ - movwcs fp, #7792 @ 0x1e70 │ │ │ │ + @ instruction: 0xf004bea9 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + vsubw.u8 q9, q2, d3 │ │ │ │ + @ instruction: 0xf4143203 │ │ │ │ + stmib sp, {r7, sl}^ │ │ │ │ + svclt 0x00093208 │ │ │ │ + strcs r2, [r0], #-769 @ 0xfffffcff │ │ │ │ + ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ + movwcs fp, #7966 @ 0x1f1e │ │ │ │ + stmdbge r6, {r1, r9, sp} │ │ │ │ + strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ + mrc2 7, 5, pc, cr4, cr4, {7} │ │ │ │ + mcrlt 7, 4, pc, cr12, cr13, {7} @ │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ + orreq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + svclt 0x0016a906 │ │ │ │ + andcs r2, r1, #0, 6 │ │ │ │ + strtmi r2, [r8], -r2, lsl #4 │ │ │ │ + @ instruction: 0xf7f49300 │ │ │ │ + @ instruction: 0xf7fdfe9b │ │ │ │ + movwcs fp, #7795 @ 0x1e73 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - andvs pc, sp, #73400320 @ 0x4600000 │ │ │ │ + subpl pc, sp, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fdfe63 │ │ │ │ - strcs fp, [r1], #-3683 @ 0xfffff19d │ │ │ │ + @ instruction: 0xf7fdfe65 │ │ │ │ + strcs fp, [r1], #-3686 @ 0xfffff19a │ │ │ │ andcs r2, r2, #0, 6 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ - @ instruction: 0xf7fdfe83 │ │ │ │ - @ instruction: 0xf44fbe5a │ │ │ │ + @ instruction: 0xf7fdfe85 │ │ │ │ + @ instruction: 0xf44fbe5d │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, asr #6 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - vsubl.u8 , d4, d3 │ │ │ │ + @ instruction: 0xf0049206 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - eorle r2, r7, r6, lsl #8 │ │ │ │ + eorle r4, r7, r7, lsl #4 │ │ │ │ mvnhi pc, #0, 4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0xf5b3841e │ │ │ │ + @ instruction: 0xf5b38419 │ │ │ │ @ instruction: 0xf47d7f00 │ │ │ │ - movwcs sl, #3705 @ 0xe79 │ │ │ │ + movwcs sl, #3708 @ 0xe7c │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdfc1d │ │ │ │ - @ instruction: 0xf640be38 │ │ │ │ + @ instruction: 0xf7fdfc1f │ │ │ │ + @ instruction: 0xf640be3b │ │ │ │ eormi r6, r3, pc, lsl #6 │ │ │ │ - strbthi pc, [r2], #0 @ │ │ │ │ + ldrbhi pc, [r5], #0 @ │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - mcrge 4, 3, pc, cr8, cr13, {3} @ │ │ │ │ + mcrge 4, 3, pc, cr11, cr13, {3} @ │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmibge r5!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibge sp!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ andslt r4, r1, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - stmialt r8!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmialt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x26812 │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr9, cr13, {7} │ │ │ │ - @ instruction: 0xf97ef7f2 │ │ │ │ + stc2 7, cr15, [r0], {244} @ 0xf4 │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr12, cr13, {7} │ │ │ │ + @ instruction: 0xf9a0f7f2 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47d1f80 │ │ │ │ - @ instruction: 0xf8d5ae47 │ │ │ │ - blcs 0x6b4a80 │ │ │ │ + @ instruction: 0xf8d5ae4a │ │ │ │ + blcs 0x6b4a2c │ │ │ │ @ instruction: 0xf1a3d976 │ │ │ │ - bcs 0x229168 │ │ │ │ - stclge 6, cr15, [r9, #-248]! @ 0xffffff08 │ │ │ │ - blcs 0x1b7578 │ │ │ │ + bcs 0x229114 │ │ │ │ + ldclge 6, cr15, [r1, #-248]! @ 0xffffff08 │ │ │ │ + blcs 0x1b7524 │ │ │ │ adcshi pc, sl, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ strhgt fp, [r0], #204 @ 0xcc │ │ │ │ @ instruction: 0xf7f2bebe │ │ │ │ - vst2.16 {d31,d33}, [pc :128], r1 │ │ │ │ + vst2.32 {d31,d33}, [pc], r3 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - mcrge 4, 1, pc, cr10, cr13, {3} @ │ │ │ │ + mcrge 4, 1, pc, cr13, cr13, {3} @ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ ldmdble fp!, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf63e2a07 │ │ │ │ - blcc 0x1113dd8 │ │ │ │ + blcc 0x1113da4 │ │ │ │ stmdale sp, {r0, r2, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdami r8, {r1, r3, r6, r9, fp, lr}^ │ │ │ │ @ instruction: 0xf7f24e4e │ │ │ │ - vst2.16 {d31,d33}, [pc], r5 │ │ │ │ + vst2.16 {d31,d33}, [pc :128], r7 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf5b3d015 │ │ │ │ @ instruction: 0xf47d1f80 │ │ │ │ - @ instruction: 0xf8d5ae0d │ │ │ │ - blcs 0x6b4af4 │ │ │ │ + @ instruction: 0xf8d5ae10 │ │ │ │ + blcs 0x6b4aa0 │ │ │ │ @ instruction: 0xf1a3d974 │ │ │ │ - bcs 0x2291dc │ │ │ │ - stcge 6, cr15, [pc, #-248]! @ 0x687e8 │ │ │ │ - blcs 0x1b75ec │ │ │ │ + bcs 0x229188 │ │ │ │ + ldcge 6, cr15, [r7, #-248]! @ 0xffffff08 │ │ │ │ + blcs 0x1b7598 │ │ │ │ addhi pc, ip, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmhi r8, {r2, r3, r7, sl, fp, pc} │ │ │ │ @ instruction: 0xf8d58e8e │ │ │ │ - bcs 0x6b0b18 │ │ │ │ + bcs 0x6b0ac4 │ │ │ │ @ instruction: 0xf1a2d94a │ │ │ │ - blcs 0x229600 │ │ │ │ - ldcge 6, cr15, [sp, #-248] @ 0xffffff08 │ │ │ │ - bcs 0x1b7210 │ │ │ │ + blcs 0x2295ac │ │ │ │ + stcge 6, cr15, [r5, #-248]! @ 0xffffff08 │ │ │ │ + bcs 0x1b71bc │ │ │ │ ldm pc, {r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ svccc 0x003ff002 │ │ │ │ svcvs 0x006f3737 │ │ │ │ @ instruction: 0xf67e2b0f │ │ │ │ - andcs sl, r1, #1152 @ 0x480 │ │ │ │ + andcs sl, r1, #1664 @ 0x680 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d110 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf43e2308 │ │ │ │ - andcs sl, r9, #384 @ 0x180 │ │ │ │ + andcs sl, r9, #896 @ 0x380 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff0ef7f6 │ │ │ │ - ldclt 7, cr15, [sl, #1012] @ 0x3f4 │ │ │ │ + @ instruction: 0xff10f7f6 │ │ │ │ + ldclt 7, cr15, [sp, #1012] @ 0x3f4 │ │ │ │ ldrb r2, [r6, r4, lsl #6]! │ │ │ │ ldrb r2, [r4, r2, lsl #6]! │ │ │ │ ldrb r2, [r2, r0, lsl #6]! │ │ │ │ ldrb r2, [r0, r6, lsl #6]! │ │ │ │ @ instruction: 0xf67e2b0f │ │ │ │ - andcs sl, r1, #244, 24 @ 0xf400 │ │ │ │ + andcs sl, r1, #252, 24 @ 0xfc00 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d142 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf43e2308 │ │ │ │ - andcs sl, r8, #232, 24 @ 0xe800 │ │ │ │ + andcs sl, r8, #240, 24 @ 0xf000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - mrc2 7, 7, pc, cr0, cr6, {7} │ │ │ │ - ldcllt 7, cr15, [ip, #-1012]! @ 0xfffffc0c │ │ │ │ + mrc2 7, 7, pc, cr2, cr6, {7} │ │ │ │ + ldcllt 7, cr15, [pc, #-1012]! @ 0x68534 │ │ │ │ andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff8ef7f6 │ │ │ │ - ldcllt 7, cr15, [r5, #-1012]! @ 0xfffffc0c │ │ │ │ + @ instruction: 0xff90f7f6 │ │ │ │ + ldcllt 7, cr15, [r8, #-1012]! @ 0xfffffc0c │ │ │ │ ldrb r2, [r6, r2, lsl #6]! │ │ │ │ @ instruction: 0xf67e2a0f │ │ │ │ - @ instruction: 0x4096acd4 │ │ │ │ + @ instruction: 0x4096acdc │ │ │ │ svceq 0x00aaf416 │ │ │ │ @ instruction: 0xf016d1ef │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnle r2, r8, lsl #6 │ │ │ │ - stcllt 7, cr15, [r9], {254} @ 0xfe │ │ │ │ + ldcllt 7, cr15, [r1], {254} @ 0xfe │ │ │ │ strb r2, [r6, r0, lsl #6]! │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4628461a │ │ │ │ - blx 0xfe9a6992 │ │ │ │ - ldcllt 7, cr15, [sl, #-1012] @ 0xfffffc0c │ │ │ │ + blx 0xfea2693e │ │ │ │ + ldcllt 7, cr15, [sp, #-1012] @ 0xfffffc0c │ │ │ │ @ instruction: 0xf67e2b0f │ │ │ │ - @ instruction: 0x409eacbc │ │ │ │ + addsmi sl, lr, r4, asr #25 │ │ │ │ svceq 0x00aaf416 │ │ │ │ @ instruction: 0xf016d118 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf43e2308 │ │ │ │ - andcs sl, r1, #45568 @ 0xb200 │ │ │ │ + andcs sl, r1, #47616 @ 0xba00 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - mrc2 7, 5, pc, cr10, cr6, {7} │ │ │ │ - stcllt 7, cr15, [r6, #-1012] @ 0xfffffc0c │ │ │ │ + mrc2 7, 5, pc, cr12, cr6, {7} │ │ │ │ + stcllt 7, cr15, [r9, #-1012] @ 0xfffffc0c │ │ │ │ strb r2, [r0, r0, lsl #6] │ │ │ │ strb r2, [r6, r6, lsl #6] │ │ │ │ ldr r2, [ip, r2, lsl #6]! │ │ │ │ ldr r2, [sl, r6, lsl #6]! │ │ │ │ ldr r2, [r8, r4, lsl #6]! │ │ │ │ strb r2, [ip, r4, lsl #6]! │ │ │ │ strb r2, [sl, r0, lsl #6]! │ │ │ │ strb r2, [r8, r2, lsl #6]! │ │ │ │ strb r2, [r6, r6, lsl #6]! │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - cmncs r0, #6848 @ 0x1ac0 │ │ │ │ + cmncs r0, #7040 @ 0x1b80 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcne 0x0080f5b2 │ │ │ │ - ldrhi pc, [pc], #-0 @ 0x68a24 │ │ │ │ - ldrhi pc, [r7], #512 @ 0x200 │ │ │ │ + ldrhi pc, [r2], #-0 │ │ │ │ + strhi pc, [sl], #512 @ 0x200 │ │ │ │ @ instruction: 0xf0002a40 │ │ │ │ - vshl.s8 q4, q3, q8 │ │ │ │ - bcs 0x89dec │ │ │ │ - ldrbthi pc, [r8], #0 @ │ │ │ │ + vqshl.s8 d8, d25, d16 │ │ │ │ + bcs 0x89d64 │ │ │ │ + strbthi pc, [lr], #0 @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf89cf7f2 │ │ │ │ + @ instruction: 0xf8bef7f2 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf81ef7f7 │ │ │ │ - ldclt 7, cr15, [r5, #-1012] @ 0xfffffc0c │ │ │ │ + @ instruction: 0xf820f7f7 │ │ │ │ + ldclt 7, cr15, [r8, #-1012] @ 0xfffffc0c │ │ │ │ eoreq pc, r0, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x0000f5b2 │ │ │ │ - ldmdale r0!, {r0, r5, ip, lr, pc}^ │ │ │ │ + stmdale pc!, {r0, r5, ip, lr, pc}^ @ │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - vaddl.u8 q12, d20, d12 │ │ │ │ + vaddl.u8 q12, d20, d11 │ │ │ │ @ instruction: 0xf0041341 │ │ │ │ rsceq r0, r1, #-268435456 @ 0xf0000000 │ │ │ │ - orrshi pc, r2, r0, lsl #2 │ │ │ │ + orrhi pc, pc, r0, lsl #2 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x14911c │ │ │ │ - @ instruction: 0x81b9f000 │ │ │ │ + blcs 0x1490c4 │ │ │ │ + @ instruction: 0x81b8f000 │ │ │ │ andls r2, r6, #1024 @ 0x400 │ │ │ │ cmnpmi pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ - @ instruction: 0x81bcf000 │ │ │ │ + @ instruction: 0x81bbf000 │ │ │ │ @ instruction: 0xf47d43a3 │ │ │ │ - stmdbge r6, {r0, r2, r3, r5, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r4, r5, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - @ instruction: 0xf7fdfd37 │ │ │ │ - vqdmulh.s , q10, d2[7] │ │ │ │ + @ instruction: 0xf7fdfd39 │ │ │ │ + @ instruction: 0xf3c4bcf1 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ - strtmi r3, [r8], -r3, lsl #4 │ │ │ │ - stmdbge r6, {r3, r9, ip, pc} │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - andcs r9, r1, #-1342177280 @ 0xb0000000 │ │ │ │ - @ instruction: 0xf6469200 │ │ │ │ - vsubl.s8 , d0, d21 │ │ │ │ - @ instruction: 0xf0040212 │ │ │ │ - movwls r0, #25871 @ 0x650f │ │ │ │ - vabal.u8 , d4, d9 │ │ │ │ - vabal.u8 q10, d4, d3 │ │ │ │ - strls r2, [r7, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7f5940a │ │ │ │ - @ instruction: 0xf7fdfd83 │ │ │ │ - svclt 0x0000bccf │ │ │ │ + strtmi r1, [r8], -r1, asr #4 │ │ │ │ + stmdbge r6, {r0, r1, r3, r9, ip, pc} │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + rsbvs pc, r5, #73400320 @ 0x4600000 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf0049306 │ │ │ │ + strls r0, [r8, #-1039] @ 0xfffffbf1 │ │ │ │ + @ instruction: 0xf7f59409 │ │ │ │ + @ instruction: 0xf7fdfd85 │ │ │ │ + svclt 0x0000bcd2 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - streq pc, [pc], -r4 │ │ │ │ - strcc lr, [r7], -sp, asr #19 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r2, #25103 @ 0x620f │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vsubw.u8 q9, q2, d9 │ │ │ │ + movwls r3, #29443 @ 0x7303 │ │ │ │ msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r2, r6, #-1073741821 @ 0xc0000003 │ │ │ │ - svceq 0x0000f5b3 │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ - andne lr, r9, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf5b3d015 │ │ │ │ - @ instruction: 0xf47d0f20 │ │ │ │ - @ instruction: 0xf8d5acef │ │ │ │ - ldrbeq r3, [fp], r8, asr #1 │ │ │ │ - stclge 5, cr15, [sl], #500 @ 0x1f4 │ │ │ │ - movweq pc, #4116 @ 0x1014 @ │ │ │ │ - ldmdage r5!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stmdbge r6, {r0, r1, r9, sp} │ │ │ │ - strcc r4, [r1], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf7fd9609 │ │ │ │ - @ instruction: 0xf7fdf81d │ │ │ │ - stmdbge r6, {r0, r1, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fd4628 │ │ │ │ - @ instruction: 0xf7fdfa2b │ │ │ │ - @ instruction: 0xf5b2bc9e │ │ │ │ - @ instruction: 0xf47d0f20 │ │ │ │ - @ instruction: 0xf3c4acd3 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - movwls r3, #28931 @ 0x7103 │ │ │ │ - svccs 0x0070f414 │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - stmib sp, {r3, r8, ip, pc}^ │ │ │ │ - vsubw.u8 q9, q2, d10 │ │ │ │ - @ instruction: 0xf0045200 │ │ │ │ - andls r0, r6, #1006632960 @ 0x3c000000 │ │ │ │ - @ instruction: 0xf47d9309 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r4, r5, r7, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7fd4628 │ │ │ │ - @ instruction: 0xf7fdfa89 │ │ │ │ - vmvn.i32 , #53247 @ 0x0000cfff │ │ │ │ - rsceq r1, r0, #67108865 @ 0x4000001 │ │ │ │ - adcshi pc, sp, r0, lsl #2 │ │ │ │ - @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x148ee4 │ │ │ │ - stcge 4, cr15, [lr], #500 @ 0x1f4 │ │ │ │ - @ instruction: 0xf8950a23 │ │ │ │ - @ instruction: 0xf00420d1 │ │ │ │ - tsteq fp, pc, lsl #8 │ │ │ │ - svclt 0x000c2a00 │ │ │ │ - rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - addslt r2, fp, #60, 4 @ 0xc0000003 │ │ │ │ - movwls r4, #25379 @ 0x6323 │ │ │ │ - @ instruction: 0xf47d4293 │ │ │ │ - svcvs 0x002bafec │ │ │ │ - @ instruction: 0xf0402b00 │ │ │ │ - vrhadd.s8 d24, d4, d30 │ │ │ │ - vqdmlal.s q10, d16, d0[4] │ │ │ │ - andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - blvs 0xff6ba464 │ │ │ │ - @ instruction: 0xff42f7ef │ │ │ │ - strvs r6, [fp, #3435]! @ 0xd6b │ │ │ │ - @ instruction: 0xf7f12010 │ │ │ │ - movwcs pc, #11221 @ 0x2bd5 @ │ │ │ │ - @ instruction: 0xf7fd60eb │ │ │ │ - blcs 0x1897d10 │ │ │ │ - stmdale r4!, {r0, r1, r3, r4, ip, lr, pc} │ │ │ │ - rsbsle r2, r0, r0, lsr #22 │ │ │ │ - rsbsle r2, lr, r0, asr #22 │ │ │ │ - @ instruction: 0xf47d2b00 │ │ │ │ - @ instruction: 0xf004ac7d │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - @ instruction: 0xf4143203 │ │ │ │ - stmib sp, {r5, r8, r9, sl, fp}^ │ │ │ │ - vsubw.u8 q9, q2, d7 │ │ │ │ - movwls r4, #25347 @ 0x6303 │ │ │ │ - ldclge 4, cr15, [r0], #-500 @ 0xfffffe0c │ │ │ │ - stmdbge r6, {r1, r5, r6, r7, r9, sp} │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fdfa13 │ │ │ │ - strtmi fp, [r1], -pc, lsr #24 │ │ │ │ - @ instruction: 0xf7f1a806 │ │ │ │ - stmdbge r6, {r0, r1, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdfd11 │ │ │ │ - @ instruction: 0xf5b3bc26 │ │ │ │ - eorle r6, sp, r0, asr #30 │ │ │ │ - svcvs 0x0060f5b3 │ │ │ │ - mrrcge 4, 7, pc, r8, cr13 @ │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ streq pc, [pc], -r4 │ │ │ │ - strcc lr, [r7], -sp, asr #19 │ │ │ │ - msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf5b39206 │ │ │ │ - @ instruction: 0xf04f0f00 │ │ │ │ - stmib sp, {r9}^ │ │ │ │ - eorsle ip, ip, r9, lsl #4 │ │ │ │ + svceq 0x0000f5b3 │ │ │ │ + andsle r9, r5, r8, lsl #12 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - mcrrge 4, 7, pc, r0, cr13 @ │ │ │ │ + ldclge 4, cr15, [r3], #500 @ 0x1f4 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ - @ instruction: 0xf57d015f │ │ │ │ - @ instruction: 0x07e0ac3b │ │ │ │ - svcge 0x0087f53d │ │ │ │ - andcs r2, r3, #67108864 @ 0x4000000 │ │ │ │ + @ instruction: 0xf57d06db │ │ │ │ + @ instruction: 0xf014acee │ │ │ │ + @ instruction: 0xf47e0301 │ │ │ │ + andcs sl, r3, #56, 16 @ 0x380000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0x9609441e │ │ │ │ - @ instruction: 0xff6ef7fc │ │ │ │ - bllt 0xffda6c80 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - movwls r2, #29199 @ 0x720f │ │ │ │ + strls r3, [r9], -r1, lsl #12 │ │ │ │ + @ instruction: 0xf820f7fd │ │ │ │ + stclt 7, cr15, [r7], #1012 @ 0x3f4 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0xc26ad4 │ │ │ │ + stclt 7, cr15, [r2], #1012 @ 0x3f4 │ │ │ │ + svceq 0x0020f5b2 │ │ │ │ + ldclge 4, cr15, [r7], {125} @ 0x7d │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + andls r9, fp, #469762048 @ 0x1c000000 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf4149306 │ │ │ │ + @ instruction: 0xf3c42f70 │ │ │ │ + andls r3, sl, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf0049308 │ │ │ │ + movwls r0, #37647 @ 0x930f │ │ │ │ + stclge 4, cr15, [r3], {125} @ 0x7d │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0xfe3a6b10 │ │ │ │ + stclt 7, cr15, [r3], {253} @ 0xfd │ │ │ │ + movtne pc, #5060 @ 0x13c4 @ │ │ │ │ + @ instruction: 0xf10002e0 │ │ │ │ + blcs 0x108e18 │ │ │ │ + sbcshi pc, r5, r0 │ │ │ │ + @ instruction: 0xf47d2b03 │ │ │ │ + beq 0x953e00 │ │ │ │ + smullscs pc, r1, r5, r8 @ │ │ │ │ + streq pc, [pc], #-4 @ 0x68b40 │ │ │ │ + bcs 0x68fb0 │ │ │ │ + @ instruction: 0xf44fbf0c │ │ │ │ + eorscs r4, ip, #112, 4 │ │ │ │ + @ instruction: 0x4323b29b │ │ │ │ + addsmi r9, r3, #402653184 @ 0x18000000 │ │ │ │ + svcge 0x00eff47d │ │ │ │ + blcs 0x84808 │ │ │ │ + msrhi CPSR_fsx, r0, asr #32 │ │ │ │ + mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ + orrseq pc, r5, #192, 4 │ │ │ │ + strtmi r2, [r8], -r0, lsl #4 │ │ │ │ + @ instruction: 0xf7ef6bd9 │ │ │ │ + stclvs 15, cr15, [fp, #-428]! @ 0xfffffe54 │ │ │ │ + andscs r6, r0, fp, lsr #11 │ │ │ │ + blx 0x26b42 │ │ │ │ + rscvs r2, fp, r2, lsl #6 │ │ │ │ + mrrclt 7, 15, pc, r1, cr13 @ │ │ │ │ + andsle r2, fp, r0, ror #22 │ │ │ │ + blcs 0x89ec1c │ │ │ │ + blcs 0x109cd48 │ │ │ │ + blcs 0x9cd84 │ │ │ │ + stcge 4, cr15, [r1], {125} @ 0x7d │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + svceq 0x0020f414 │ │ │ │ + andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf47d9306 │ │ │ │ + rsccs sl, r2, #116, 24 @ 0x7400 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0x626b90 │ │ │ │ + ldclt 7, cr15, [r3], #-1012 @ 0xfffffc0c │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xff9af7f1 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + ldc2 7, cr15, [r4, #-1004] @ 0xfffffc14 │ │ │ │ + stclt 7, cr15, [sl], #-1012 @ 0xfffffc0c │ │ │ │ + svcvs 0x0040f5b3 │ │ │ │ + @ instruction: 0xf5b3d02b │ │ │ │ + @ instruction: 0xf47d6f60 │ │ │ │ + vmov.i32 q13, #52479 @ 0x0000ccff │ │ │ │ + strcs r4, [pc, -r3, lsl #6] │ │ │ │ + movwcs r9, #774 @ 0x306 │ │ │ │ + movwvc lr, #39373 @ 0x99cd │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + vst2.8 {d9-d12}, [r4], r7 │ │ │ │ + @ instruction: 0xf0040320 │ │ │ │ + @ instruction: 0xf5b3060f │ │ │ │ + strls r0, [r8], -r0, lsl #30 │ │ │ │ + @ instruction: 0xf5b3d03c │ │ │ │ + @ instruction: 0xf47d0f20 │ │ │ │ + @ instruction: 0xf8d5ac46 │ │ │ │ + cmpeq r8, r8, asr #1 │ │ │ │ + mcrrge 5, 7, pc, r1, cr13 @ │ │ │ │ + @ instruction: 0xf53d07e1 │ │ │ │ + movwcs sl, #8076 @ 0x1f8c │ │ │ │ + stmdbge r6, {r0, r1, r9, sp} │ │ │ │ + ldrmi r4, [lr], #-1576 @ 0xfffff9d8 │ │ │ │ + @ instruction: 0xf7fc9609 │ │ │ │ + @ instruction: 0xf7fdff73 │ │ │ │ + andcs fp, pc, #256000 @ 0x3e800 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vst2.8 {d18-d21}, [pc], r8 │ │ │ │ vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ vst2.32 {d16-d19}, [pc :128], r0 │ │ │ │ vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #5 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ vrshr.u64 d20, d3, #60 │ │ │ │ - strls r4, [r6], #-1027 @ 0xfffffbfd │ │ │ │ - ldcge 4, cr15, [r8], {125} @ 0x7d │ │ │ │ - stmdbge r6, {r1, r9, sp} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdfb6f │ │ │ │ - @ instruction: 0x4621bbd8 │ │ │ │ - @ instruction: 0xf7f1a806 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfe51 │ │ │ │ - stmdbge r6, {r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fd4628 │ │ │ │ - @ instruction: 0xf7fdf935 │ │ │ │ - strtmi fp, [r1], -r8, asr #23 │ │ │ │ - @ instruction: 0xf7f1a806 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdfc6b │ │ │ │ - andcs fp, r0, #194560 @ 0x2f800 │ │ │ │ - andls r9, r8, #738197504 @ 0x2c000000 │ │ │ │ - @ instruction: 0xf0042301 │ │ │ │ - movwls r0, #25103 @ 0x620f │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - ldrbtmi pc, [r0], #-1044 @ 0xfffffbec @ │ │ │ │ - @ instruction: 0xf47d920a │ │ │ │ - stmdbge r6, {r0, r2, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6464628 │ │ │ │ - vsubl.s8 q11, d0, d13 │ │ │ │ - strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - mrrc2 7, 15, pc, r4, cr5 @ │ │ │ │ - bllt 0xfe8a6d28 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ - andls r4, r8, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf4149307 │ │ │ │ - @ instruction: 0xf47d6370 │ │ │ │ - andcs sl, r1, #209920 @ 0x33400 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xffe0f7f3 │ │ │ │ - bllt 0xfe3e6d50 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r2, #29199 @ 0x720f │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - movwcs r2, #62216 @ 0xf308 │ │ │ │ - moveq pc, #192, 4 │ │ │ │ - addeq pc, r0, #192, 4 │ │ │ │ - vaddl.u8 q10, d4, d19 │ │ │ │ - addsmi r4, r3, #50331648 @ 0x3000000 │ │ │ │ + tstls r7, r3, lsl #8 │ │ │ │ @ instruction: 0xf47d9406 │ │ │ │ - andcs sl, r2, #183296 @ 0x2cc00 │ │ │ │ + andcs sl, r2, #7680 @ 0x1e00 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x1ba6d7e │ │ │ │ - bllt 0x1d66d84 │ │ │ │ - movwcs r9, #779 @ 0x30b │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - movwls r4, #33283 @ 0x8203 │ │ │ │ - andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ + blx 0x1da6c5a │ │ │ │ + bllt 0xff826c60 │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xff44f7f1 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + mrc2 7, 2, pc, cr6, cr6, {7} │ │ │ │ + bllt 0xff5a6c74 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf93af7fd │ │ │ │ + bllt 0xff426c80 │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xff34f7f1 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + ldc2l 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ + bllt 0xff1a6c94 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf4149306 │ │ │ │ - andls r4, sl, #112, 8 @ 0x70000000 │ │ │ │ - blge 0xfe7a5fa4 │ │ │ │ + movwcs lr, #43469 @ 0xa9cd │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + stmib sp, {r0, r8, r9, sp}^ │ │ │ │ + andcs r3, r0, #1610612736 @ 0x60000000 │ │ │ │ + @ instruction: 0xf0049208 │ │ │ │ + @ instruction: 0xf414020f │ │ │ │ + andls r4, r9, #112, 8 @ 0x70000000 │ │ │ │ + blge 0xffb65eb8 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - andseq pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + subpl pc, sp, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fdfc0b │ │ │ │ - vorr.i16 , #50944 @ 0xc700 │ │ │ │ - andls r3, r8, #201326592 @ 0xc000000 │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ - movwls r4, #29443 @ 0x7303 │ │ │ │ + @ instruction: 0xf7fdfc59 │ │ │ │ + @ instruction: 0xf004bba6 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + movwls r3, #33283 @ 0x8203 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r9, #29190 @ 0x7206 │ │ │ │ cmnpvs r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ - blge 0xfe225fd0 │ │ │ │ - stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ + blge 0xff565ee8 │ │ │ │ + stmdbge r6, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fdff99 │ │ │ │ - beq 0x957b04 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - addslt r0, fp, #-1073741818 @ 0xc0000006 │ │ │ │ - movwls r4, #25363 @ 0x6313 │ │ │ │ - stc2l 7, cr15, [r2], {242} @ 0xf2 │ │ │ │ - bllt 0xf66df4 │ │ │ │ - @ instruction: 0xf47d43a3 │ │ │ │ - stmdbge r6, {r0, r4, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f24628 │ │ │ │ - @ instruction: 0xf7fdfbcf │ │ │ │ - svcvs 0x0068bb32 │ │ │ │ - b 0x112cf84 │ │ │ │ - @ instruction: 0xf0ba1000 │ │ │ │ - @ instruction: 0xf646fa45 │ │ │ │ - vrsra.s64 d23, d0, #64 │ │ │ │ - vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ - ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ - mrc2 0, 7, pc, cr0, cr15, {5} │ │ │ │ - vst1.64 {d30-d32}, [pc], r1 │ │ │ │ - vmlal.s q11, d0, d0[4] │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - vst4.8 {d29-d32}, [pc :256], r0 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - blge 0x1426040 │ │ │ │ - blvc 0xff2644cc │ │ │ │ - vsubl.s8 q9, d0, d15 │ │ │ │ - andcs r0, pc, r0, lsr #5 │ │ │ │ - addeq pc, r0, r0, asr #5 │ │ │ │ - tsteq r2, r4, lsl #20 │ │ │ │ - strcc pc, [r3], -r4, asr #7 │ │ │ │ - addmi r0, r1, #35840 @ 0x8c00 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-1543 @ 0xfffff9f9 │ │ │ │ - blvc 0x2a44a8 │ │ │ │ - addsmi sp, r1, #83 @ 0x53 │ │ │ │ - blge 0xe26070 │ │ │ │ - ldrdcs pc, [r8], #133 @ 0x85 │ │ │ │ - @ instruction: 0xf57d06d0 │ │ │ │ - @ instruction: 0xf013ab31 │ │ │ │ - @ instruction: 0xf47d0301 │ │ │ │ - andcs sl, r3, #124, 28 @ 0x7c0 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - strls r3, [r8], -r1, lsl #12 │ │ │ │ - ldc2 7, cr15, [r2], #1008 @ 0x3f0 │ │ │ │ - blt 0xffb26e94 │ │ │ │ - blvc 0xfed24520 │ │ │ │ - vsubw.s8 q9, q0, d15 │ │ │ │ - smlatbcs pc, r0, r3, r0 @ │ │ │ │ - orreq pc, r0, r0, asr #5 │ │ │ │ - andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ - strcc pc, [r3], -r4, asr #7 │ │ │ │ - addmi r0, sl, #32, 22 @ 0x8000 │ │ │ │ + @ instruction: 0xf7fdffe5 │ │ │ │ + andcs fp, pc, #150528 @ 0x24c00 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + movwcs r2, #62216 @ 0xf308 │ │ │ │ + moveq pc, #192, 4 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ + vaddl.u8 q10, d4, d19 │ │ │ │ + addsmi r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-1543 @ 0xfffff9f9 │ │ │ │ - blvc 0x2a44fc │ │ │ │ - addsmi sp, sl, #20 │ │ │ │ - blge 0x3a60c4 │ │ │ │ - ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ - @ instruction: 0xf57d015f │ │ │ │ - strbeq sl, [r4, r7, lsl #22] │ │ │ │ - mrcge 5, 2, APSR_nzcv, cr3, cr13, {1} │ │ │ │ - andcs r2, r3, #67108864 @ 0x4000000 │ │ │ │ + strls r9, [r6], #-263 @ 0xfffffef9 │ │ │ │ + blge 0xfeee5f1c │ │ │ │ + stmdbge r6, {r1, r9, sp} │ │ │ │ + @ instruction: 0xf7fc4628 │ │ │ │ + @ instruction: 0xf7fdfb71 │ │ │ │ + andls fp, r9, #123904 @ 0x1e400 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d11 │ │ │ │ + andls r4, sl, #201326592 @ 0xc000000 │ │ │ │ + ldrbtmi pc, [r0], #-1044 @ 0xfffffbec @ │ │ │ │ + andeq pc, r0, #79 @ 0x4f │ │ │ │ + andls r9, r8, #469762048 @ 0x1c000000 │ │ │ │ + movweq pc, #4175 @ 0x104f @ │ │ │ │ + @ instruction: 0xf47d9306 │ │ │ │ + stmdbge r6, {r5, r7, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6464628 │ │ │ │ + vmov.i32 , #256 @ 0x00000100 │ │ │ │ + strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ + stc2 7, cr15, [lr], {245} @ 0xf5 │ │ │ │ + bllt 0x1766d64 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + smlabtcc r3, r4, r3, pc @ │ │ │ │ + stmib sp, {r3, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf4141306 │ │ │ │ + @ instruction: 0xf47d6370 │ │ │ │ + ldrmi sl, [sl], -sl, lsl #23 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0x9608441e │ │ │ │ - stc2 7, cr15, [r8], {252} @ 0xfc │ │ │ │ - blt 0xff0a6ee8 │ │ │ │ + @ instruction: 0xff9cf7f3 │ │ │ │ + bllt 0x1326d88 │ │ │ │ + stmdbge r6, {r0, r1, r5, r9, fp} │ │ │ │ + tsteq fp, r8, lsr #12 │ │ │ │ + tstmi r3, #-1342177271 @ 0xb0000009 │ │ │ │ + @ instruction: 0xf7f29306 │ │ │ │ + @ instruction: 0xf7fdfcc5 │ │ │ │ + @ instruction: 0x43a3bb3f │ │ │ │ + blge 0x1de5fa4 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - mrc2 7, 0, pc, cr4, cr12, {7} │ │ │ │ - blt 0xfef66ef4 │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - mcr2 7, 0, pc, cr2, cr1, {7} @ │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r6, {r3, r9, sp} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfc1f │ │ │ │ - stmdbge r6, {r0, r1, r3, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ + blx 0xff526d82 │ │ │ │ + bllt 0xe26db0 │ │ │ │ + subsne r6, fp, r8, ror #30 │ │ │ │ + andne lr, r0, r3, asr #20 │ │ │ │ + blx 0x4a50b0 │ │ │ │ + orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ + orrscs pc, r5, #192, 4 │ │ │ │ + andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ + @ instruction: 0xf0bf6819 │ │ │ │ + @ instruction: 0xe6c1febb │ │ │ │ + rsbvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + mlale lr, r3, r2, r4 │ │ │ │ + rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47d4293 │ │ │ │ + andcs sl, pc, #83968 @ 0x14800 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vsubw.s8 q9, q0, d8 │ │ │ │ + vsubl.u8 q8, d20, d16 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + tstcs pc, r3, lsl #12 │ │ │ │ + orreq pc, r0, r0, asr #5 │ │ │ │ + strcc lr, [r6], -sp, asr #19 │ │ │ │ + andsmi r0, r4, r3, lsr #22 │ │ │ │ + subsle r4, r1, ip, lsl #5 │ │ │ │ + @ instruction: 0xf47d4294 │ │ │ │ + @ instruction: 0xf8d5ab3c │ │ │ │ + ldrbeq r2, [r0], r8, asr #1 │ │ │ │ + blge 0xe66420 │ │ │ │ + movweq pc, #4115 @ 0x1013 @ │ │ │ │ + mcrge 4, 4, pc, cr1, cr13, {3} @ │ │ │ │ + stmdbge r6, {r0, r1, r9, sp} │ │ │ │ + strcc r4, [r1], -r8, lsr #12 │ │ │ │ + @ instruction: 0xf7fc9608 │ │ │ │ + @ instruction: 0xf7fdfcb7 │ │ │ │ + andcs fp, pc, #240, 20 @ 0xf0000 │ │ │ │ + vsubw.u8 q9, q2, d0 │ │ │ │ + stmib sp, {r0, r1, r9, sl, ip, sp}^ │ │ │ │ + vsubw.u8 q9, q2, d8 │ │ │ │ + stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ + movwcs r3, #62982 @ 0xf606 │ │ │ │ + moveq pc, #192, 4 │ │ │ │ + vqdmlsl.s q8, d0, d17 │ │ │ │ + andsmi r0, ip, r0, lsl #5 │ │ │ │ + mulsle r4, r4, r2 │ │ │ │ + @ instruction: 0xf47d429c │ │ │ │ + @ instruction: 0xf8d5ab14 │ │ │ │ + cmpeq pc, r8, asr #1 │ │ │ │ + blge 0x466470 │ │ │ │ + @ instruction: 0xf53d07cc │ │ │ │ + movwcs sl, #7770 @ 0x1e5a │ │ │ │ + stmdbge r6, {r0, r1, r9, sp} │ │ │ │ + ldrmi r4, [lr], #-1576 @ 0xfffff9d8 │ │ │ │ + @ instruction: 0xf7fc9608 │ │ │ │ + @ instruction: 0xf7fdfc8f │ │ │ │ + stmdbge r6, {r3, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdfddf │ │ │ │ - strtmi fp, [r1], -r6, lsr #21 │ │ │ │ + @ instruction: 0xf7fdfe1b │ │ │ │ + strtmi fp, [r1], -r3, asr #21 │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - @ instruction: 0xf8d5fded │ │ │ │ - andcs r3, r9, #136 @ 0x88 │ │ │ │ + @ instruction: 0xf8d5fe29 │ │ │ │ + andcs r3, r8, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - stc2 7, cr15, [sl], {246} @ 0xf6 │ │ │ │ - blt 0xfe626f3c │ │ │ │ + stc2 7, cr15, [r6], #-984 @ 0xfffffc28 │ │ │ │ + blt 0xfed66eb4 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + stc2l 7, cr15, [r6, #1008]! @ 0x3f0 │ │ │ │ + blt 0xfec26ec0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - mrc2 7, 1, pc, cr0, cr1, {7} │ │ │ │ - @ instruction: 0xf57d02e4 │ │ │ │ - stmdbge r6, {r0, r3, r6, r7, r9, fp, sp, pc} │ │ │ │ + mrc2 7, 0, pc, cr4, cr1, {7} │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + stmdbge r6, {r0, r3, r9, sp} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfbcb │ │ │ │ - strtmi fp, [r1], -r9, lsl #21 │ │ │ │ - @ instruction: 0xf7f1a806 │ │ │ │ - stmdbge r6, {r0, r1, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - rsceq r4, r7, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf7f6d403 │ │ │ │ - @ instruction: 0xf7fdfd93 │ │ │ │ - @ instruction: 0xf7f6ba7e │ │ │ │ - @ instruction: 0xf7fdfb57 │ │ │ │ - @ instruction: 0x4621ba79 │ │ │ │ - @ instruction: 0xf7f1a806 │ │ │ │ - movwcs pc, #7593 @ 0x1da9 @ │ │ │ │ - stmdbge r6, {r9, sp} │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fdf8b7 │ │ │ │ - bcs 0x457950 │ │ │ │ - bcs 0x3dd0a0 │ │ │ │ - strcs fp, [r2], #-3852 @ 0xfffff0f4 │ │ │ │ - stmdbge r6, {r0, sl, sp} │ │ │ │ - @ instruction: 0xf6464628 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ - strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - blx 0xff2a6f8c │ │ │ │ - blt 0x17a6fb0 │ │ │ │ - andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - subeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47d4293 │ │ │ │ - movwcs sl, #10895 @ 0x2a8f │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdf833 │ │ │ │ - strtmi fp, [r1], -lr, asr #20 │ │ │ │ + @ instruction: 0xf7fdfc11 │ │ │ │ + @ instruction: 0x4621ba9e │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - movwcs pc, #3453 @ 0xd7d @ │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fdf88b │ │ │ │ - stmdage r6, {r0, r6, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7f14621 │ │ │ │ - rsceq pc, r0, #14016 @ 0x36c0 │ │ │ │ - stmdbge r6, {r0, r2, sl, ip, lr, pc} │ │ │ │ - @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fdfbd7 │ │ │ │ - @ instruction: 0xf8d5ba36 │ │ │ │ - andcs r3, r8, #136 @ 0x88 │ │ │ │ + rsceq pc, r4, #1392 @ 0x570 │ │ │ │ + bge 0xff4e64ec │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0xfe226ff4 │ │ │ │ - blt 0xb27014 │ │ │ │ - @ instruction: 0xf47d2b00 │ │ │ │ - strcs sl, [r1], #-3504 @ 0xfffff250 │ │ │ │ - @ instruction: 0x461ae7bd │ │ │ │ + blx 0xff526eda │ │ │ │ + blt 0xfe4e6ef8 │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + mcr2 7, 2, pc, cr10, cr1, {7} @ │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf804f7f4 │ │ │ │ - blt 0x86702c │ │ │ │ + strle r0, [r3], #-743 @ 0xfffffd19 │ │ │ │ + ldc2 7, cr15, [sl, #984] @ 0x3d8 │ │ │ │ + blt 0xfe226f10 │ │ │ │ + blx 0x1826efa │ │ │ │ + blt 0xfe0e6f18 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r8, #964]! @ 0x3c4 │ │ │ │ - ldrle r0, [ip], #-737 @ 0xfffffd1f │ │ │ │ + ldc2l 7, cr15, [r0, #964] @ 0x3c4 │ │ │ │ + andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - mcr2 7, 0, pc, cr6, cr5, {7} @ │ │ │ │ - blt 0x567044 │ │ │ │ + @ instruction: 0xf8bef7f5 │ │ │ │ + blt 0x1de6f30 │ │ │ │ + suble r2, r0, pc, lsl #20 │ │ │ │ + svclt 0x000c2a0d │ │ │ │ + strcs r2, [r1], #-1026 @ 0xfffffbfe │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + adcscs pc, sp, #73400320 @ 0x4600000 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + @ instruction: 0xf7f59400 │ │ │ │ + @ instruction: 0xf7fdfacf │ │ │ │ + vst1.16 {d27-d28}, [pc :128], r4 │ │ │ │ + vsubl.s8 , d0, d0 │ │ │ │ + addsmi r0, r3, #64, 4 │ │ │ │ + bge 0xfe666160 │ │ │ │ + andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf83af7f4 │ │ │ │ + blt 0x1626f70 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [ip, #964]! @ 0x3c4 │ │ │ │ - strle r0, [r5], #-740 @ 0xfffffd1c │ │ │ │ + stc2 7, cr15, [r4, #964]! @ 0x3c4 │ │ │ │ + andcs r2, r1, #0, 6 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2 7, cr15, [r0, #-984] @ 0xfffffc28 │ │ │ │ - blt 0x26705c │ │ │ │ + @ instruction: 0xf892f7f5 │ │ │ │ + blt 0x12e6f88 │ │ │ │ + strtmi sl, [r1], -r6, lsl #16 │ │ │ │ + mcr2 7, 0, pc, cr2, cr1, {7} @ │ │ │ │ + strle r0, [r5], #-736 @ 0xfffffd20 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0xff826f76 │ │ │ │ + blt 0x1026fa0 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r6, {r1, r4, r5, r9, sl, lr} │ │ │ │ + stmdbge r6, {r3, r9, sp} │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7f6030f │ │ │ │ - @ instruction: 0xf7fdfa57 │ │ │ │ - @ instruction: 0xf8d5b9fb │ │ │ │ - andcs r3, r9, #136 @ 0x88 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0x13a7068 │ │ │ │ - ldmiblt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r0, #-964]! @ 0xfffffc3c │ │ │ │ - ldrmi r2, [sl], -r0, lsl #6 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf82ef7f5 │ │ │ │ - stmiblt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - svceq 0x0020f5b3 │ │ │ │ - bge 0x7262a8 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - @ instruction: 0xf4149208 │ │ │ │ - @ instruction: 0xf0042f70 │ │ │ │ - movwls r0, #45583 @ 0xb20f │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - @ instruction: 0xf04f5300 │ │ │ │ - movwls r0, #25088 @ 0x6200 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - andls r2, sl, #805306368 @ 0x30000000 │ │ │ │ - bge 0x1a62d4 │ │ │ │ - stmdbge r6, {r0, sl, sp} │ │ │ │ - vmax.s8 d20, d7, d24 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ - strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - blx 0xa70ca │ │ │ │ - ldmiblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf10002e1 │ │ │ │ - bcs 0x109ba0 │ │ │ │ - sbchi pc, r0, #0 │ │ │ │ - @ instruction: 0xf47d2a03 │ │ │ │ - blmi 0x6d38c4 │ │ │ │ - blls 0x44317c │ │ │ │ - @ instruction: 0xf04f405a │ │ │ │ - @ instruction: 0xf47e0300 │ │ │ │ - @ instruction: 0x4628ad7a │ │ │ │ - pop {r0, r4, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fb40f0 │ │ │ │ - vmlsl.u8 , d4, d29 │ │ │ │ - movwls r4, #25347 @ 0x6303 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vst2.8 {d25-d28}, [pc], r7 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf3c40340 │ │ │ │ - tstcs r0, r3, lsl #4 │ │ │ │ - b 0x58d968 │ │ │ │ - tstls r9, r3, lsl #4 │ │ │ │ - @ instruction: 0xf5b2d02e │ │ │ │ - @ instruction: 0xf47d0f80 │ │ │ │ - movwcs sl, #6601 @ 0x19c9 │ │ │ │ - strtmi r4, [r8], -sl, lsl #12 │ │ │ │ - movwls sl, #2310 @ 0x906 │ │ │ │ - @ instruction: 0xf9b0f7f4 │ │ │ │ - stmiblt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - andhi pc, r0, pc, lsr #7 │ │ │ │ - andeq r0, r0, pc │ │ │ │ - andeq r0, r0, r0 │ │ │ │ - addseq lr, r0, r0, lsr r5 │ │ │ │ - smlabtcs r3, r4, r3, pc @ │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - rsbeq r9, r6, #8, 2 │ │ │ │ - movwls sp, #25879 @ 0x6517 │ │ │ │ - andls r2, r7, #0, 6 │ │ │ │ - @ instruction: 0xf4149309 │ │ │ │ - @ instruction: 0xf47d4370 │ │ │ │ - strcs sl, [r1], -r7, lsr #19 │ │ │ │ + @ instruction: 0xf7fdfa8d │ │ │ │ + blcs 0x9788c │ │ │ │ + ldcge 4, cr15, [r7, #500]! @ 0x1f4 │ │ │ │ + ldr r2, [sp, r1, lsl #8]! │ │ │ │ stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ - strls r4, [r0], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf98ef7f4 │ │ │ │ - stmdblt r5!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdfadf │ │ │ │ - movwls fp, #26974 @ 0x695e │ │ │ │ - andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ + @ instruction: 0xf7fdf80b │ │ │ │ + strtmi fp, [r1], -r7, lsr #20 │ │ │ │ + @ instruction: 0xf7f1a806 │ │ │ │ + rsceq pc, r1, #14272 @ 0x37c0 │ │ │ │ + stmdbge r6, {r2, r3, r4, sl, ip, lr, pc} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fdfe0d │ │ │ │ + @ instruction: 0x4621ba1b │ │ │ │ + @ instruction: 0xf7f1a806 │ │ │ │ + rsceq pc, r4, #13504 @ 0x34c0 │ │ │ │ + stmdbge r6, {r0, r2, sl, ip, lr, pc} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fdfd17 │ │ │ │ + @ instruction: 0xf8d5ba0f │ │ │ │ + ldrtmi r3, [r2], -r8, lsl #1 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ - strls r3, [r9], #-1027 @ 0xfffffbfd │ │ │ │ - blx 0xff5271a0 │ │ │ │ - ldmdblt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ - vaddl.u8 q10, d4, d19 │ │ │ │ - @ instruction: 0xf5b33203 │ │ │ │ - @ instruction: 0xf3c42f70 │ │ │ │ - stmib sp, {r7, sl, ip, lr}^ │ │ │ │ - @ instruction: 0xf47d2406 │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r5, r6, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdf97d │ │ │ │ - @ instruction: 0xf003b93c │ │ │ │ - andcs r0, r1, #201326592 @ 0xc000000 │ │ │ │ - movwcs r9, #779 @ 0x30b │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - movteq pc, #704 @ 0x2c0 @ │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + blx 0x1826ff4 │ │ │ │ + blt 0x167014 │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + stmdbge r6, {r0, r3, r9, sp} │ │ │ │ + @ instruction: 0xf0034628 │ │ │ │ + @ instruction: 0xf7f6030f │ │ │ │ + @ instruction: 0xf7fdfa53 │ │ │ │ + @ instruction: 0x4621b9f8 │ │ │ │ + @ instruction: 0xf7f1a806 │ │ │ │ + movwcs pc, #3399 @ 0xd47 @ │ │ │ │ + stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fdf835 │ │ │ │ + @ instruction: 0xf5b3b9ec │ │ │ │ + @ instruction: 0xf47d0f20 │ │ │ │ + vmlsl.u8 q13, d4, d18 │ │ │ │ + vmlal.u , d4, d1[0] │ │ │ │ + @ instruction: 0xf4142303 │ │ │ │ + stmib sp, {r4, r5, r6, r8, r9, sl, fp, sp}^ │ │ │ │ + @ instruction: 0xf04f320a │ │ │ │ + vsubl.u8 q8, d4, d0 │ │ │ │ + stmib sp, {r8, r9, ip, lr}^ │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andls r1, sl, #196, 4 @ 0x4000000c │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r8, #28 │ │ │ │ - @ instruction: 0xf5b4d00f │ │ │ │ - @ instruction: 0xf47d0f80 │ │ │ │ - movwcs sl, #2395 @ 0x95b │ │ │ │ + @ instruction: 0xf47d9209 │ │ │ │ + strcs sl, [r1], #-2572 @ 0xfffff5f4 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - subvc pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf7f59300 │ │ │ │ - @ instruction: 0xf7fdf915 │ │ │ │ - movwcs fp, #6421 @ 0x1915 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - andseq pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fdf909 │ │ │ │ - @ instruction: 0xf3c4b909 │ │ │ │ - andcs r3, pc, #201326592 @ 0xc000000 │ │ │ │ - movwcs r9, #775 @ 0x307 │ │ │ │ + @ instruction: 0xf7fdfb07 │ │ │ │ + vmul.f , q10, d2[1] │ │ │ │ + rsceq r1, r1, #268435460 @ 0x10000004 │ │ │ │ + addshi pc, lr, #0, 2 │ │ │ │ + @ instruction: 0xf0002a02 │ │ │ │ + bcs 0x149b88 │ │ │ │ + ldmibge r5!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdavs sl, {r1, r6, r7, r8, r9, fp, lr} │ │ │ │ + subsmi r9, sl, pc, lsl #22 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + stcge 4, cr15, [r7, #504] @ 0x1f8 │ │ │ │ + andslt r4, r1, r8, lsr #12 │ │ │ │ + ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ + blt 0xda70b8 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + stmib sp, {r8, sp}^ │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ + vst4.8 {d19,d21,d23,d25}, [pc], r8 │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + b 0x569dec │ │ │ │ + eorle r0, r6, r3, lsl #4 │ │ │ │ + svceq 0x0080f5b2 │ │ │ │ + ldmibge r1, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + strmi r2, [sl], -r1, lsl #6 │ │ │ │ + stmdbge r6, {r3, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7f49300 │ │ │ │ + @ instruction: 0xf7fdf9b7 │ │ │ │ + @ instruction: 0xf004b98f │ │ │ │ + vaddw.u8 q8, q2, d15 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + tstls r7, r3, lsl #4 │ │ │ │ + ldrle r0, [r7, #-614] @ 0xfffffd9a │ │ │ │ + movwcs r9, #774 @ 0x306 │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ + ldmibge r7!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldrmi r2, [sl], -r1, lsl #12 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf7f49600 │ │ │ │ + @ instruction: 0xf7fdf99d │ │ │ │ + movwcs fp, #6517 @ 0x1975 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0xffc27118 │ │ │ │ + stmdblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + movwcs r9, #4870 @ 0x1306 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ + strtmi r2, [r8], -r8, lsl #8 │ │ │ │ + @ instruction: 0xf7f4461a │ │ │ │ + @ instruction: 0xf7fdfae1 │ │ │ │ + vst2.16 {d27,d29}, [pc :128], r1 │ │ │ │ + vsubw.s8 , q8, d0 │ │ │ │ + eormi r0, r3, pc, lsl #6 │ │ │ │ + addpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + andmi lr, r6, #3358720 @ 0x334000 │ │ │ │ + stmibge fp, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf98cf7fb │ │ │ │ + stmdblt ip, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movweq pc, #12291 @ 0x3003 @ │ │ │ │ + andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ + vsubw.u8 , q2, d11 │ │ │ │ + movwls r1, #41924 @ 0xa3c4 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vst2.8 {d18-d21}, [pc], r6 │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf0040340 │ │ │ │ + andsmi r0, ip, pc, lsl #4 │ │ │ │ + andle r9, pc, r9, lsl #4 │ │ │ │ + svceq 0x0080f5b4 │ │ │ │ + stmdbge fp!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbge r6, {r8, r9, sp} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vmlal.s , d0, d1[2] │ │ │ │ + movwls r0, #517 @ 0x205 │ │ │ │ + @ instruction: 0xf924f7f5 │ │ │ │ + stmdblt r5!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0xf6464628 │ │ │ │ + vmov.i32 , #256 @ 0x00000100 │ │ │ │ + strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ + @ instruction: 0xf918f7f5 │ │ │ │ + ldmdblt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + movwcs r2, #527 @ 0x20f │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ moveq pc, #192, 4 │ │ │ │ andmi pc, pc, #64, 12 @ 0x4000000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ - addsmi r4, r3, #35 @ 0x23 │ │ │ │ + vaddl.u8 q10, d4, d19 │ │ │ │ + addsmi r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf0009406 │ │ │ │ - @ instruction: 0xf640808f │ │ │ │ - vhsub.s8 d6, d0, d15 │ │ │ │ - vaddl.s8 q12, d16, d27 │ │ │ │ - addsmi r0, r3, #128, 4 │ │ │ │ - mrshi pc, (UNDEF: 2) @ │ │ │ │ - andvc pc, pc, #64, 12 @ 0x4000000 │ │ │ │ + strls r9, [r6], #-263 @ 0xfffffef9 │ │ │ │ + addhi pc, pc, r0 │ │ │ │ + andvs pc, pc, #64, 12 @ 0x4000000 │ │ │ │ + adchi pc, fp, r0, lsl #4 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - @ instruction: 0xf640812d │ │ │ │ - vsubl.s8 q10, d0, d15 │ │ │ │ + @ instruction: 0xf6408105 │ │ │ │ + vsubl.s8 , d0, d15 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - ldmdbge r6, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stmdbge r6, {r9, sp} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdf8cf │ │ │ │ - @ instruction: 0xf3c4b8d6 │ │ │ │ - movwcs r1, #577 @ 0x241 │ │ │ │ - andcs r9, r1, #-1342177280 @ 0xb0000000 │ │ │ │ - @ instruction: 0xf0049308 │ │ │ │ - andls r0, r6, #1006632960 @ 0x3c000000 │ │ │ │ + teqphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ + andmi pc, pc, #64, 12 @ 0x4000000 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47d4293 │ │ │ │ + andcs sl, r0, #622592 @ 0x98000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf8def7fc │ │ │ │ + stmialt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + andcc lr, sl, #3358720 @ 0x334000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - andls r2, r7, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf414930a │ │ │ │ - @ instruction: 0xf47d4370 │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r5, r6, r7, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6494628 │ │ │ │ - vmlal.s , d0, d1[3] │ │ │ │ - movwls r0, #517 @ 0x205 │ │ │ │ - @ instruction: 0xf96af7f5 │ │ │ │ - ldmlt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - svccs 0x007ff414 │ │ │ │ - @ instruction: 0xf47d9306 │ │ │ │ - blmi 0xff1936bc │ │ │ │ - blls 0x443384 │ │ │ │ - @ instruction: 0xf04f405a │ │ │ │ - @ instruction: 0xf47e0300 │ │ │ │ - @ instruction: 0x4628ac76 │ │ │ │ - pop {r0, r4, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fc40f0 │ │ │ │ - @ instruction: 0xf404be6f │ │ │ │ - @ instruction: 0xf0042370 │ │ │ │ - @ instruction: 0xf5b3020f │ │ │ │ - @ instruction: 0xf3c42f70 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf47d4206 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r6, r7, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fdfe35 │ │ │ │ - @ instruction: 0x2140b890 │ │ │ │ - tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andsle r4, r6, sl, lsl #5 │ │ │ │ - mlasle r4, sl, r2, r4 │ │ │ │ - vsubw.s8 q9, q0, d16 │ │ │ │ - addsmi r0, sl, #16, 6 @ 0x40000000 │ │ │ │ - ldmge ip!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmib sp, {r0, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf0043206 │ │ │ │ + andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ + stmdbge fp, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + subvc pc, r9, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f59300 │ │ │ │ + @ instruction: 0xf7fdf979 │ │ │ │ + @ instruction: 0xf004b8c6 │ │ │ │ + @ instruction: 0xf414030f │ │ │ │ + movwls r2, #28543 @ 0x6f7f │ │ │ │ + ldmge r9!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdavs sl, {r2, r6, r8, r9, fp, lr} │ │ │ │ + subsmi r9, sl, pc, lsl #22 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + stcge 4, cr15, [fp], {126} @ 0x7e │ │ │ │ + andslt r4, r1, r8, lsr #12 │ │ │ │ + ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr14, cr12, {7} │ │ │ │ + cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + streq pc, [pc], #-4 @ 0x692d4 │ │ │ │ + strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + ldmge pc, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + mcr2 7, 2, pc, cr4, cr3, {7} @ │ │ │ │ + stmialt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + vmla.f d18, d0, d0[0] │ │ │ │ + addmi r0, sl, #16, 2 │ │ │ │ + addsmi sp, sl, #22 │ │ │ │ + @ instruction: 0x2320d034 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47d429a │ │ │ │ + strtmi sl, [r1], -ip, asr #17 │ │ │ │ + @ instruction: 0xf7f1a806 │ │ │ │ + @ instruction: 0xf8d5fc2f │ │ │ │ + andcs r3, r1, #136 @ 0x88 │ │ │ │ + @ instruction: 0xf003a906 │ │ │ │ + strtmi r0, [r8], -pc, lsl #6 │ │ │ │ + @ instruction: 0xf8def7f6 │ │ │ │ + stmlt r3, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r0], {241} @ 0xf1 │ │ │ │ + stc2 7, cr15, [r0], #-964 @ 0xfffffc3c │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ + stmdbge r6, {r3, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ @ instruction: 0xf7fdf8cf │ │ │ │ - @ instruction: 0x4621b873 │ │ │ │ - @ instruction: 0xf7f1a806 │ │ │ │ - @ instruction: 0xf8d5fbf1 │ │ │ │ - andcs r3, r8, #136 @ 0x88 │ │ │ │ - @ instruction: 0xf003a906 │ │ │ │ - strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf8c0f7f6 │ │ │ │ + andcs fp, r1, #116, 16 @ 0x740000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf866f7fc │ │ │ │ + stmdalt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + stc2 7, cr15, [sl], {241} @ 0xf1 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0x1a7328 │ │ │ │ stmdalt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdf857 │ │ │ │ - @ instruction: 0x4621b85e │ │ │ │ - @ instruction: 0xf7f1a806 │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fdf9f5 │ │ │ │ - @ instruction: 0x4621b854 │ │ │ │ - @ instruction: 0xf7f1a806 │ │ │ │ - @ instruction: 0xf8d5fbd1 │ │ │ │ - andcs r3, r9, #136 @ 0x88 │ │ │ │ - @ instruction: 0xf003a906 │ │ │ │ - strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf8a0f7f6 │ │ │ │ - stmdalt r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xd05d4293 │ │ │ │ - andvc pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47d4293 │ │ │ │ - stmdbge r6, {r0, r1, r4, r5, r6, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdfad1 │ │ │ │ - bcs 0x18974e0 │ │ │ │ - stmdage sl!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfec273e2 │ │ │ │ + stc2 7, cr15, [r0], {241} @ 0xf1 │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + stmdbge r6, {r0, r3, r9, sp} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fdf8af │ │ │ │ + vmov.i16 , #4 @ 0x0004 │ │ │ │ + addsmi r0, r3, #160, 4 │ │ │ │ + @ instruction: 0xf640d060 │ │ │ │ + vsubl.s8 , d0, d15 │ │ │ │ + addsmi r0, r3, #160, 4 │ │ │ │ + stmge r3, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2 7, cr15, [sl], {245} @ 0xf5 │ │ │ │ - stmdalt r7!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xff8a738c │ │ │ │ + stmdalt r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf47d2a60 │ │ │ │ + @ instruction: 0x4621a87a │ │ │ │ + @ instruction: 0xf7f1a806 │ │ │ │ + stmdbge r6, {r0, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fdfc29 │ │ │ │ + svclt 0x0000b837 │ │ │ │ + addseq lr, r0, r0, lsr r5 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ asreq pc, r0, #5 @ │ │ │ │ rsbsvs pc, r0, pc, asr #8 │ │ │ │ addeq pc, r0, r0, asr #5 │ │ │ │ movweq lr, #6660 @ 0x1a04 │ │ │ │ andsle r4, pc, r3, lsl #5 │ │ │ │ vst2.8 {d29-d30}, [pc :256], ip │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ addmi r0, fp, #128, 2 │ │ │ │ vst4.16 {d29-d32}, [pc :256], r4 │ │ │ │ vmla.f d22, d0, d0[4] │ │ │ │ addmi r0, fp, #128, 2 │ │ │ │ addhi pc, r4, r0 │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r6, {r0, r1, r6, fp, sp, pc} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - movwls r3, #29443 @ 0x7303 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ + stmdbge r6, {r4, r6, fp, sp, pc} │ │ │ │ + @ instruction: 0xf0044628 │ │ │ │ + movwls r0, #33551 @ 0x830f │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-776 @ 0xfffffcf8 │ │ │ │ - ldc2l 7, cr15, [lr, #976] @ 0x3d0 │ │ │ │ - svclt 0x00faf7fc │ │ │ │ + movwmi lr, #27085 @ 0x69cd │ │ │ │ + stc2l 7, cr15, [sl, #976]! @ 0x3d0 │ │ │ │ + stmdalt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #29194 @ 0x720a │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubw.u8 q9, q2, d15 │ │ │ │ - andls r4, r8, #50331648 @ 0x3000000 │ │ │ │ - movwls r9, #37894 @ 0x9406 │ │ │ │ - stc2 7, cr15, [r8, #-1008] @ 0xfffffc10 │ │ │ │ - svclt 0x00e9f7fc │ │ │ │ + streq pc, [pc, #-4] @ 0x69420 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andcs r4, pc, #50331648 @ 0x3000000 │ │ │ │ + strls r9, [r6], #-1288 @ 0xfffffaf8 │ │ │ │ + movwls r9, #29193 @ 0x7209 │ │ │ │ + ldc2 7, cr15, [r4, #-1008] @ 0xfffffc10 │ │ │ │ + svclt 0x00f6f7fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xfffa749c │ │ │ │ - svclt 0x00e3f7fc │ │ │ │ + blx 0x2a7436 │ │ │ │ + svclt 0x00f0f7fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xfeaa74a8 │ │ │ │ - svclt 0x00ddf7fc │ │ │ │ + blx 0xfeda7440 │ │ │ │ + svclt 0x00eaf7fc │ │ │ │ rsbvs pc, r0, pc, asr #8 │ │ │ │ adceq pc, r0, r0, asr #5 │ │ │ │ eorle r4, r5, r3, lsl #5 │ │ │ │ subsle r4, sp, fp, lsl #5 │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - @ instruction: 0xf004a807 │ │ │ │ - andcs r0, pc, #1006632960 @ 0x3c000000 │ │ │ │ - movwcs r9, #775 @ 0x307 │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf47c9406 │ │ │ │ - andcs sl, r1, #988 @ 0x3dc │ │ │ │ + andcs sl, pc, #20, 16 @ 0x140000 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vst2.8 {d2-d5}, [r4], r8 │ │ │ │ + @ instruction: 0xf0044370 │ │ │ │ + @ instruction: 0xf5b3020f │ │ │ │ + @ instruction: 0xf3c44f70 │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + @ instruction: 0xf47d4206 │ │ │ │ + andcs sl, r1, #4, 16 @ 0x40000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff4ef7fb │ │ │ │ - svclt 0x00b7f7fc │ │ │ │ + @ instruction: 0xff5af7fb │ │ │ │ + svclt 0x00c4f7fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xfe7a7500 │ │ │ │ - svclt 0x00b1f7fc │ │ │ │ + blx 0xfeaa7498 │ │ │ │ + svclt 0x00bef7fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #29194 @ 0x720a │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubw.u8 q9, q2, d15 │ │ │ │ - andls r4, r8, #50331648 @ 0x3000000 │ │ │ │ - movwls r9, #37894 @ 0x9406 │ │ │ │ - ldc2 7, cr15, [lr], {252} @ 0xfc │ │ │ │ - svclt 0x009ff7fc │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vst2.8 {d9-d12}, [r4], r7 │ │ │ │ - andcs r4, pc, r0, ror r3 @ │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf5b32100 │ │ │ │ - strls r4, [r6], #-3952 @ 0xfffff090 │ │ │ │ + streq pc, [pc, #-4] @ 0x694b4 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andcs r4, pc, #50331648 @ 0x3000000 │ │ │ │ + strls r9, [r6], #-1288 @ 0xfffffaf8 │ │ │ │ + movwls r9, #29193 @ 0x7209 │ │ │ │ + stc2 7, cr15, [sl], #1008 @ 0x3f0 │ │ │ │ + svclt 0x00acf7fc │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + andcs r2, pc, r0, lsl #2 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ smlabteq r8, sp, r9, lr │ │ │ │ - svcge 0x00c8f47c │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-263 @ 0xfffffef9 │ │ │ │ + svcge 0x00d5f47c │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff20f7fb │ │ │ │ - svclt 0x0089f7fc │ │ │ │ + @ instruction: 0xff2cf7fb │ │ │ │ + svclt 0x0096f7fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #29194 @ 0x720a │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubw.u8 q9, q2, d15 │ │ │ │ - andls r4, r8, #50331648 @ 0x3000000 │ │ │ │ - movwls r9, #37894 @ 0x9406 │ │ │ │ - stc2l 7, cr15, [r4], {252} @ 0xfc │ │ │ │ - svclt 0x0077f7fc │ │ │ │ + streq pc, [pc, #-4] @ 0x69504 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andcs r4, pc, #50331648 @ 0x3000000 │ │ │ │ + strls r9, [r6], #-1288 @ 0xfffffaf8 │ │ │ │ + movwls r9, #29193 @ 0x7209 │ │ │ │ + ldc2l 7, cr15, [r0], {252} @ 0xfc │ │ │ │ + svclt 0x0084f7fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - movwls r9, #29194 @ 0x720a │ │ │ │ + streq pc, [pc, #-4] @ 0x69528 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andcs r4, pc, #50331648 @ 0x3000000 │ │ │ │ + strls r9, [r6], #-1288 @ 0xfffffaf8 │ │ │ │ + movwls r9, #29193 @ 0x7209 │ │ │ │ + mcrr2 7, 15, pc, r2, cr12 @ │ │ │ │ + svclt 0x0072f7fc │ │ │ │ andeq pc, pc, #4 │ │ │ │ - vsubw.u8 q9, q2, d15 │ │ │ │ - andls r4, r8, #50331648 @ 0x3000000 │ │ │ │ - movwls r9, #37894 @ 0x9406 │ │ │ │ - ldc2 7, cr15, [r6], #-1008 @ 0xfffffc10 │ │ │ │ - svclt 0x0065f7fc │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049306 │ │ │ │ - movwls r0, #29455 @ 0x730f │ │ │ │ - cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - movteq pc, #704 @ 0x2c0 @ │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r8, #35 @ 0x23 │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ - @ instruction: 0xf0009209 │ │ │ │ - @ instruction: 0xf5b380b7 │ │ │ │ - @ instruction: 0xf47c0f80 │ │ │ │ - movwcs sl, #8071 @ 0x1f87 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf7f39200 │ │ │ │ - @ instruction: 0xf7fcff6f │ │ │ │ - @ instruction: 0xf44fbf46 │ │ │ │ - vbic.i32 q10, #3840 @ 0x00000f00 │ │ │ │ - eormi r0, r3, pc, asr #6 │ │ │ │ - rsbsmi pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ - andeq pc, pc, #192, 4 │ │ │ │ - streq pc, [pc], #-4 @ 0x69600 │ │ │ │ - strls r4, [r6], #-659 @ 0xfffffd6d │ │ │ │ - svcge 0x0070f47c │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf82cf7f2 │ │ │ │ - svclt 0x0031f7fc │ │ │ │ - movtcs pc, #25540 @ 0x63c4 @ │ │ │ │ - andle r2, r7, r8, ror fp │ │ │ │ - @ instruction: 0xf43f2b79 │ │ │ │ - @ instruction: 0xf7fca8fb │ │ │ │ - svclt 0x0000bf61 │ │ │ │ - addseq lr, r0, r0, lsr r5 │ │ │ │ - orrpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + stmib sp, {r9, sp}^ │ │ │ │ + vst1.8 {d19-d22}, [pc], r8 │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, asr #6 │ │ │ │ + adcshi pc, r4, r0 │ │ │ │ + svceq 0x0080f5b3 │ │ │ │ + svcge 0x0095f47c │ │ │ │ + stmdbge r6, {r0, r8, r9, sp} │ │ │ │ + andls r4, r0, #40, 12 @ 0x2800000 │ │ │ │ + @ instruction: 0xff7cf7f3 │ │ │ │ + svclt 0x0054f7fc │ │ │ │ + cmnpmi pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + movteq pc, #62144 @ 0xf2c0 @ │ │ │ │ + vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ + vmvn.i32 q10, #3840 @ 0x00000f00 │ │ │ │ + @ instruction: 0xf004020f │ │ │ │ + addsmi r0, r3, #251658240 @ 0xf000000 │ │ │ │ + @ instruction: 0xf47c9406 │ │ │ │ + stmdbge r6, {r1, r2, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f24628 │ │ │ │ + @ instruction: 0xf7fcf839 │ │ │ │ + @ instruction: 0xf3c4bf3f │ │ │ │ + blcs 0x1e722c8 │ │ │ │ + blcs 0x1edd5c4 │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x006ff7fc │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + addpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ stmib sp, {r0, r1, r2, r5, r6, r7, r8, sl}^ │ │ │ │ - @ instruction: 0xf0043207 │ │ │ │ + @ instruction: 0xf0042307 │ │ │ │ movwls r0, #25359 @ 0x630f │ │ │ │ - svcge 0x0052f53c │ │ │ │ + svcge 0x0063f53c │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - stc2l 7, cr15, [sl, #1004] @ 0x3ec │ │ │ │ - svclt 0x0013f7fc │ │ │ │ - andcs r9, r1, #-1342177280 @ 0xb0000000 │ │ │ │ - vsubw.u8 , q2, d8 │ │ │ │ - andls r4, r6, #201326592 @ 0xc000000 │ │ │ │ + ldc2l 7, cr15, [sl, #1004] @ 0x3ec │ │ │ │ + svclt 0x0024f7fc │ │ │ │ + smlabtcs r3, r4, r3, pc @ │ │ │ │ + movwls r9, #33291 @ 0x820b │ │ │ │ andeq pc, pc, #4 │ │ │ │ - vsubw.u8 , q2, d7 │ │ │ │ - andls r2, r9, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf414930a │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r9, #28938 @ 0x710a │ │ │ │ + andls r2, r9, #67108864 @ 0x4000000 │ │ │ │ + @ instruction: 0xf4149306 │ │ │ │ @ instruction: 0xf47c4370 │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r3, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ - vmov.i32 q11, #1280 @ 0x00000500 │ │ │ │ + vmov.i32 q11, #256 @ 0x00000100 │ │ │ │ movwls r0, #517 @ 0x205 │ │ │ │ - @ instruction: 0xffaaf7f4 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr6, cr12, {7} │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf4149306 │ │ │ │ + @ instruction: 0xffbaf7f4 │ │ │ │ + svclt 0x0007f7fc │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf4149308 │ │ │ │ @ instruction: 0xf3c46f70 │ │ │ │ - andls r4, r8, #201326592 @ 0xc000000 │ │ │ │ + andls r4, r6, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf47c9307 │ │ │ │ - movwcs sl, #7971 @ 0x1f23 │ │ │ │ + movwcs sl, #7988 @ 0x1f34 │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fcfb35 │ │ │ │ - @ instruction: 0xf44fbee2 │ │ │ │ + @ instruction: 0xf7fcfb45 │ │ │ │ + @ instruction: 0xf44fbef3 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf0040340 │ │ │ │ - andls r0, r8, #-268435456 @ 0xf0000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ + @ instruction: 0xf3c40340 │ │ │ │ + andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ @ instruction: 0xf5b2d03d │ │ │ │ @ instruction: 0xf47c7f00 │ │ │ │ - movwcs sl, #7943 @ 0x1f07 │ │ │ │ + movwcs sl, #7960 @ 0x1f18 │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fcfcab │ │ │ │ - vqrdmlah.s , q10, d2[1] │ │ │ │ - vaddw.u8 q10, q2, d3 │ │ │ │ - @ instruction: 0xf0042003 │ │ │ │ - @ instruction: 0xf414020f │ │ │ │ - andls r0, r8, r0, lsl #7 │ │ │ │ - andle r9, lr, r6, lsl #2 │ │ │ │ - andls r2, r7, #0, 6 │ │ │ │ - @ instruction: 0xf4149309 │ │ │ │ + @ instruction: 0xf7fcfcbb │ │ │ │ + @ instruction: 0xf3c4bed7 │ │ │ │ + @ instruction: 0xf0044103 │ │ │ │ + vaddl.u8 q8, d4, d15 │ │ │ │ + @ instruction: 0xf4142203 │ │ │ │ + stmib sp, {r7, r8, r9}^ │ │ │ │ + andle r1, lr, r6 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf4142308 │ │ │ │ @ instruction: 0xf47c4370 │ │ │ │ - ldrmi sl, [sl], -sp, ror #29 │ │ │ │ + @ instruction: 0x461aaefe │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f39300 │ │ │ │ - @ instruction: 0xf7fcfed5 │ │ │ │ - andls fp, r7, #172, 28 @ 0xac0 │ │ │ │ + @ instruction: 0xf7fcfee5 │ │ │ │ + andls fp, r8, #3024 @ 0xbd0 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ strls r3, [r9], #-1027 @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf822f7f4 │ │ │ │ - mcrlt 7, 5, pc, cr1, cr12, {7} @ │ │ │ │ + @ instruction: 0xf832f7f4 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr2, cr12, {7} │ │ │ │ andslt r4, r1, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - mcrrlt 7, 15, pc, r6, cr12 @ │ │ │ │ + mrrclt 7, 15, pc, r6, cr12 @ │ │ │ │ stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fcf815 │ │ │ │ - movwcs fp, #7828 @ 0x1e94 │ │ │ │ + @ instruction: 0xf7fcf825 │ │ │ │ + movwcs fp, #7845 @ 0x1ea5 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r2], #-972 @ 0xfffffc34 │ │ │ │ - mcrlt 7, 4, pc, cr13, cr12, {7} @ │ │ │ │ + stc2 7, cr15, [r2], {243} @ 0xf3 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr14, cr12, {7} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xb08a4bba │ │ │ │ strmi r6, [r4], -r5, lsl #17 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7f10300 │ │ │ │ - stmdacs r0, {r0, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, pc, r0, asr #32 │ │ │ │ @ instruction: 0xf04007aa │ │ │ │ stmiavs r3!, {r1, r5, r7, pc} │ │ │ │ @ instruction: 0xf1131d2e │ │ │ │ vmax.f32 d1, d0, d1 │ │ │ │ @ instruction: 0xf507813b │ │ │ │ @ instruction: 0xf8d45008 │ │ │ │ strtmi r7, [sl], -r0, lsl #1 │ │ │ │ andscc r6, r0, r5, ror #10 │ │ │ │ @ instruction: 0xf06f4621 │ │ │ │ - @ instruction: 0x4605fffb │ │ │ │ + @ instruction: 0x4605ffd3 │ │ │ │ @ instruction: 0xf0402f00 │ │ │ │ @ instruction: 0xf8d480cb │ │ │ │ strtvs r0, [r5], -r8, asr #1 │ │ │ │ vaddl.u8 q11, d16, d22 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ msrhi CPSR_fxc, r0, asr #32 │ │ │ │ smlalcc pc, r1, r4, r8 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ svceq 0x0029812e │ │ │ │ @ instruction: 0xf000290f │ │ │ │ stmdbcs lr, {r0, r1, r3, r4, r5, r7, pc} │ │ │ │ strtmi sp, [r0], -r2 │ │ │ │ - ldc2l 7, cr15, [ip], #-980 @ 0xfffffc2c │ │ │ │ + stc2 7, cr15, [ip], {245} @ 0xf5 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - ldc2 7, cr15, [r0, #-1008]! @ 0xfffffc10 │ │ │ │ + stc2l 7, cr15, [r0, #-1008] @ 0xfffffc10 │ │ │ │ cmnle r0, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - stc2l 0, cr15, [ip], #-196 @ 0xffffff3c │ │ │ │ + mcrr2 0, 3, pc, r6, cr1 @ │ │ │ │ cmple sl, r0, lsl #16 │ │ │ │ ldrdcs pc, [r8], #132 @ 0x84 │ │ │ │ @ instruction: 0xf1400793 │ │ │ │ vst4. {d24-d27}, [pc :256]! │ │ │ │ @ instruction: 0xf6c06360 │ │ │ │ eormi r4, fp, r0, lsl #6 │ │ │ │ svcvs 0x0040f1b3 │ │ │ │ @@ -91483,49 +91455,49 @@ │ │ │ │ stmdacc r3, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ ldclvs 2, cr0, [r0, #-940]! @ 0xfffffc54 │ │ │ │ subshi pc, r1, #64, 2 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ subseq pc, r8, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf0bf6819 │ │ │ │ - fldmdbxvs r1!, {d31-d152} @ Deprecated │ │ │ │ + fldmdbxvs r1!, {d31-d132} @ Deprecated │ │ │ │ eoreq pc, r8, r6, asr r8 @ │ │ │ │ - blx 0x625ba6 │ │ │ │ + blx 0xffc25b34 │ │ │ │ @ instruction: 0xf8566d71 │ │ │ │ @ instruction: 0xf0c20027 │ │ │ │ - @ instruction: 0xf856fb2b │ │ │ │ + @ instruction: 0xf856fb03 │ │ │ │ rscscs r1, pc, #39 @ 0x27 │ │ │ │ @ instruction: 0xf0bd4608 │ │ │ │ - @ instruction: 0x6e63fad3 │ │ │ │ + vmulvs.f32 s31, s7, s23 │ │ │ │ stmiavs r3!, {r0, r1, r5, r7, r8, r9, ip, sp, pc}^ │ │ │ │ ldmdale r1!, {r0, r8, r9, fp, sp} │ │ │ │ cdpvs 13, 14, cr6, cr2, cr5, {5} │ │ │ │ @ instruction: 0xf0404295 │ │ │ │ mcrvs 0, 5, r8, cr0, cr11, {5} │ │ │ │ - @ instruction: 0xf8e2f0bd │ │ │ │ + @ instruction: 0xf8baf0bd │ │ │ │ strbtvs r2, [r3], -r0, lsl #6 │ │ │ │ stmdbvs r3!, {r1, r2, r5, sp, lr, pc} │ │ │ │ @ instruction: 0xf0402b01 │ │ │ │ @ instruction: 0xf646829b │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0x46062395 │ │ │ │ strcc r4, [r3, #-1576] @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf0b9681f │ │ │ │ - ldmdbmi fp, {r0, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdbmi fp, {r0, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svccc 0x0070ee1d │ │ │ │ @ instruction: 0xf0254632 │ │ │ │ ldrbtmi r0, [r9], #-1283 @ 0xfffffafd │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf500443b │ │ │ │ @ instruction: 0xf8d071a8 │ │ │ │ @ instruction: 0xf0b90150 │ │ │ │ - movwcs pc, #12089 @ 0x2f39 @ │ │ │ │ + movwcs pc, #12049 @ 0x2f11 @ │ │ │ │ movwpl lr, #10692 @ 0x29c4 │ │ │ │ ldmdavs sl, {r0, r2, r3, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrshi pc, r0, r0, asr #32 │ │ │ │ andcs fp, r0, sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -91536,77 +91508,77 @@ │ │ │ │ strb r6, [r9, r5, lsr #1]! │ │ │ │ ldr fp, [r2, -r5, lsl #20]! │ │ │ │ sbccc pc, r0, #192, 6 │ │ │ │ subsle r2, r3, r0, lsl #20 │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - blcc 0x1e6d314 │ │ │ │ + blcc 0x1e6d2a4 │ │ │ │ ldmdale r5, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ mulseq r4, r1, r0 │ │ │ │ ldrsbteq r0, [r8], #-0 │ │ │ │ strdeq r0, [r6], -lr │ │ │ │ andseq pc, r7, #335544321 @ 0x14000001 │ │ │ │ movwvs pc, #965 @ 0x3c5 @ │ │ │ │ strtmi sl, [r0], -r3, lsl #18 │ │ │ │ movteq lr, #10819 @ 0x2a43 │ │ │ │ movwls r0, #12379 @ 0x305b │ │ │ │ - ldc2l 7, cr15, [r4], #-964 @ 0xfffffc3c │ │ │ │ + stc2 7, cr15, [r4], {241} @ 0xf1 │ │ │ │ orrle r2, ip, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff2af030 │ │ │ │ + @ instruction: 0xff0cf030 │ │ │ │ orrle r2, r6, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff38f025 │ │ │ │ + @ instruction: 0xff0cf025 │ │ │ │ orrle r2, r0, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9c0f02b │ │ │ │ + @ instruction: 0xf992f02b │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ qsub16mi sl, r9, sl │ │ │ │ @ instruction: 0xf02b4620 │ │ │ │ - stmdacs r0, {r0, r1, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0073f47f │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwvs pc, #1728 @ 0x6c0 @ │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #192, 12 @ 0xc000000 │ │ │ │ addsmi r4, r3, #43 @ 0x2b │ │ │ │ @ instruction: 0xf8d4d10e │ │ │ │ ldrbeq r3, [r9, -r8, asr #1] │ │ │ │ @ instruction: 0xf8d4d50a │ │ │ │ @ instruction: 0x079a30f8 │ │ │ │ strtmi sp, [r9], -r6, lsl #10 │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0059f43f │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - @ instruction: 0xe750ffbf │ │ │ │ + ldrb pc, [r0, -pc, asr #31] @ │ │ │ │ @ instruction: 0xf7f02009 │ │ │ │ - movwcs pc, #11443 @ 0x2cb3 @ │ │ │ │ + movwcs pc, #11497 @ 0x2ce9 @ │ │ │ │ movwvs lr, #10692 @ 0x29c4 │ │ │ │ @ instruction: 0xf04fe780 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xffb0f7f9 │ │ │ │ + @ instruction: 0xffc0f7f9 │ │ │ │ @ instruction: 0xf04fe741 │ │ │ │ andcs r5, r1, #104, 6 @ 0xa0000001 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - ldr pc, [sl, -r9, lsr #31]! │ │ │ │ + @ instruction: 0xe73affb9 │ │ │ │ mvnmi pc, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0x46201b55 │ │ │ │ - blvs 0xff2bb2f4 │ │ │ │ - @ instruction: 0xfffef7ee │ │ │ │ + blvs 0xff2bb284 │ │ │ │ + @ instruction: 0xf834f7ef │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ ldr r6, [r6, -r3, lsr #11]! │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r6, sl, lr, asr r6 │ │ │ │ + addeq r6, sl, lr, asr #13 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ eormi r1, fp, r0, ror r3 │ │ │ │ svcvc 0x0088f1b3 │ │ │ │ adchi pc, r3, r0 │ │ │ │ adchi pc, fp, r0, lsl #4 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ adchi pc, r3, r0 │ │ │ │ @@ -91641,15 +91613,15 @@ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d071ea │ │ │ │ @ instruction: 0xf0b901d4 │ │ │ │ - movwcs pc, #20009 @ 0x4e29 @ │ │ │ │ + movwcs pc, #19969 @ 0x4e01 @ │ │ │ │ ldrb r6, [r0], r3, ror #1 │ │ │ │ @ instruction: 0x73b8f005 │ │ │ │ svcvc 0x0088f1b3 │ │ │ │ stmible fp!, {r0, r2, r3, r6, ip, lr, pc} │ │ │ │ svcvc 0x00a8f1b3 │ │ │ │ @ instruction: 0xf1b3d057 │ │ │ │ @ instruction: 0xf47f7fb8 │ │ │ │ @@ -91665,15 +91637,15 @@ │ │ │ │ addhi pc, r2, r0 │ │ │ │ subeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ pkhbteq sl, r0, sp, lsl #30 │ │ │ │ svcge 0x001af57f │ │ │ │ @ instruction: 0xf0bc203f │ │ │ │ - strt pc, [r2], fp, asr #31 │ │ │ │ + strt pc, [r2], r3, lsr #31 │ │ │ │ mvnvc pc, #82837504 @ 0x4f00000 │ │ │ │ cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ addsmi r4, r3, #43 @ 0x2b │ │ │ │ vst4.8 {d29-d32}, [pc :256], r8 │ │ │ │ vsubl.s8 q11, d16, d16 │ │ │ │ @@ -91683,116 +91655,116 @@ │ │ │ │ svccs 0x0050f5b3 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr14, cr15, {3} │ │ │ │ @ instruction: 0xf57f0700 │ │ │ │ @ instruction: 0xf3c5aefb │ │ │ │ @ instruction: 0xf3c55340 │ │ │ │ @ instruction: 0xf00552c1 │ │ │ │ @ instruction: 0x4620011f │ │ │ │ - @ instruction: 0xf880f7fa │ │ │ │ + @ instruction: 0xf890f7fa │ │ │ │ vst1.16 {d14-d16}, [r5 :256]! │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47f4f70 │ │ │ │ strbeq sl, [r7], #3819 @ 0xeeb │ │ │ │ mcrge 5, 7, pc, cr8, cr15, {3} @ │ │ │ │ @ instruction: 0xf1b3e673 │ │ │ │ @ instruction: 0xf47f7fa8 │ │ │ │ @ instruction: 0xf405aee3 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47f4f70 │ │ │ │ - bcs 0x95754 │ │ │ │ + bcs 0x956e4 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr10, cr15, {1} │ │ │ │ streq lr, [fp, #1637]! @ 0x665 │ │ │ │ mrcge 5, 6, APSR_nzcv, cr6, cr15, {1} │ │ │ │ @ instruction: 0xf53f0707 │ │ │ │ ldrb sl, [r1], r0, ror #28 │ │ │ │ tstpeq pc, r5, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ mcrge 4, 6, pc, cr14, cr15, {3} @ │ │ │ │ @ instruction: 0xf57f0706 │ │ │ │ @ instruction: 0xf04faecb │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - @ instruction: 0xe650febf │ │ │ │ + ldrb pc, [r0], -pc, asr #29 @ │ │ │ │ rsbeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ mlale r7, r3, r2, r4 │ │ │ │ rsbseq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ @ instruction: 0x072aaeb7 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr4, cr15, {3} │ │ │ │ ldmibvs fp, {r0, r1, r5, r8, sl, fp, sp, lr} │ │ │ │ svcmi 0x0070f413 │ │ │ │ mcrge 4, 5, pc, cr14, cr15, {1} @ │ │ │ │ @ instruction: 0xf0bc203f │ │ │ │ - mcrvs 15, 3, pc, cr3, cr15, {2} @ │ │ │ │ + mcrvs 15, 3, pc, cr3, cr7, {1} @ │ │ │ │ rscvs r2, r2, r1, lsl #4 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xe667ae37 │ │ │ │ - @ instruction: 0xf81ef23d │ │ │ │ + @ instruction: 0xfff6f23c │ │ │ │ movweq pc, #61445 @ 0xf005 @ │ │ │ │ @ instruction: 0xf47f2b0f │ │ │ │ @ instruction: 0x4620ae9d │ │ │ │ - ldc2l 7, cr15, [r4, #960]! @ 0x3c0 │ │ │ │ + mcr2 7, 1, pc, cr10, cr0, {7} @ │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xe622ae97 │ │ │ │ @ instruction: 0xf57f0681 │ │ │ │ @ instruction: 0xe7e6ae93 │ │ │ │ svceq 0x00e0f015 │ │ │ │ mcrge 4, 6, pc, cr2, cr15, {3} @ │ │ │ │ strcc pc, [r3, -r5, asr #7] │ │ │ │ - mrc2 0, 2, pc, cr8, cr8, {5} │ │ │ │ + mrc2 0, 1, pc, cr0, cr8, {5} │ │ │ │ strmi r2, [r6], -pc, lsl #30 │ │ │ │ adchi pc, r5, r0, asr #32 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - cdp2 7, 13, cr15, cr6, cr14, {7} │ │ │ │ + @ instruction: 0xff0cf7ee │ │ │ │ stmdaeq pc, {r0, r2, ip, sp, lr, pc} @ │ │ │ │ - mcr2 0, 2, pc, cr6, cr8, {5} @ │ │ │ │ + mrc2 0, 0, pc, cr14, cr8, {5} │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf0404607 │ │ │ │ @ instruction: 0xf8948089 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x7b53c │ │ │ │ + blcs 0x7b4cc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7ee2204 │ │ │ │ - vqrdmlah.s , , d3[0] │ │ │ │ - blcs 0x27a8d8 │ │ │ │ + @ instruction: 0xf3c5fef9 │ │ │ │ + blcs 0x27a868 │ │ │ │ ldmdale r9!, {r1, r2, r3, r4, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - blmi 0x129572c │ │ │ │ + blmi 0x12956bc │ │ │ │ svccs 0x0070ee1d │ │ │ │ strbmi pc, [r0, #580]! @ 0x244 @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vtst.8 , , │ │ │ │ vrshr.s64 , q4, #64 │ │ │ │ - ldrmi r0, [pc], #-657 @ 0x69cf4 │ │ │ │ + ldrmi r0, [pc], #-657 @ 0x69c84 │ │ │ │ smladls r1, lr, r4, r4 │ │ │ │ stcvs 6, cr9, [r9], #-0 │ │ │ │ - bleq 0x4a8048 │ │ │ │ + bleq 0x4a7fd8 │ │ │ │ @ instruction: 0xf502440b │ │ │ │ @ instruction: 0x461a6131 │ │ │ │ - stc2l 0, cr15, [ip, #-740]! @ 0xfffffd1c │ │ │ │ + stc2l 0, cr15, [r4, #-740] @ 0xfffffd1c │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf2416c28 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9} │ │ │ │ - blx 0x142601c │ │ │ │ + blx 0xa25fac │ │ │ │ @ instruction: 0xf856e5c7 │ │ │ │ @ instruction: 0xf8562027 │ │ │ │ @ instruction: 0xf0c21028 │ │ │ │ - @ instruction: 0xf646f973 │ │ │ │ + @ instruction: 0xf646f94b │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldclvs 3, cr2, [r0, #-596]! @ 0xfffffdac │ │ │ │ subseq pc, r8, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf0bf6819 │ │ │ │ - ldr pc, [r6, #2621]! @ 0xa3d │ │ │ │ - blcs 0x138978 │ │ │ │ + ldr pc, [r6, #2581]! @ 0xa15 │ │ │ │ + blcs 0x138908 │ │ │ │ mrcge 6, 2, APSR_nzcv, cr10, cr15, {1} │ │ │ │ ldrble r0, [r9], #-1000 @ 0xfffffc18 │ │ │ │ strble r0, [r9], #-937 @ 0xfffffc57 │ │ │ │ vnmls.f64 d4, d13, d25 │ │ │ │ vrecps.f32 q9, q2, q8 │ │ │ │ vmls.f d20, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-1429 @ 0xfffffa6b │ │ │ │ @@ -91801,1171 +91773,1172 @@ │ │ │ │ addseq pc, r1, #192, 4 │ │ │ │ ldrmi r4, [lr], #-1055 @ 0xfffffbe1 │ │ │ │ strls r9, [r0], -r1, lsl #14 │ │ │ │ @ instruction: 0xf8d26c29 │ │ │ │ strmi r0, [fp], #-3096 @ 0xfffff3e8 │ │ │ │ tstpmi r8, r2, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0b9461a │ │ │ │ - ldr pc, [pc, sp, lsr #26]! │ │ │ │ + ldr pc, [pc, r5, lsl #26]! │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q2, q8 │ │ │ │ vmls.f d20, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-1429 @ 0xfffffa6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ sbcsvc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ addseq pc, r1, #192, 4 │ │ │ │ ldrmi r4, [lr], #-1055 @ 0xfffffbe1 │ │ │ │ strls r9, [r0], -r1, lsl #14 │ │ │ │ @ instruction: 0xf8d26c29 │ │ │ │ strmi r0, [fp], #-2964 @ 0xfffff46c │ │ │ │ orrscc pc, r4, r2, lsl #12 │ │ │ │ @ instruction: 0xf0b9461a │ │ │ │ - @ instruction: 0xe7a3fd11 │ │ │ │ + str pc, [r3, r9, ror #25]! │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - mrc2 0, 6, pc, cr6, cr12, {5} │ │ │ │ + mcr2 0, 5, pc, cr14, cr12, {5} @ │ │ │ │ vaba.s8 q15, q2, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0bc1027 │ │ │ │ - ldrb pc, [fp, -sp, asr #29] @ │ │ │ │ + ldrb pc, [fp, -r5, lsr #29] @ │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf0bd4638 │ │ │ │ - @ instruction: 0xe7affa17 │ │ │ │ - addeq r6, sl, ip, ror #8 │ │ │ │ - addeq r6, sl, r4, ror r2 │ │ │ │ - strdeq r6, [sl], r6 @ │ │ │ │ - @ instruction: 0x008a61be │ │ │ │ + str pc, [pc, pc, ror #19]! │ │ │ │ + ldrdeq r6, [sl], ip │ │ │ │ + addeq r6, sl, r4, ror #5 │ │ │ │ + addeq r6, sl, r6, ror #4 │ │ │ │ + addeq r6, sl, lr, lsr #4 │ │ │ │ @ instruction: 0x46312210 │ │ │ │ @ instruction: 0xf0bd4630 │ │ │ │ - ldr pc, [pc, r9, lsl #20] │ │ │ │ - @ instruction: 0x41bcf64e │ │ │ │ + ldr pc, [pc, r1, ror #19] │ │ │ │ + tstpmi ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorspl pc, r8, lr, asr #12 │ │ │ │ + addmi pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b02 │ │ │ │ vqsub.s8 q3, , │ │ │ │ - svclt 0x0000ff55 │ │ │ │ - eorseq r8, r3, r8, lsl #4 │ │ │ │ + svclt 0x0000ff2d │ │ │ │ + eorseq r8, r3, r8, asr r1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0xb0914bbb │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ eorcs r4, r0, #6291456 @ 0x600000 │ │ │ │ stmdage r6, {r0, r3, r5, r9, sl, lr} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stcl 2, cr15, [ip], {43} @ 0x2b │ │ │ │ + stc 2, cr15, [r4], #172 @ 0xac │ │ │ │ strtmi r0, [r8], r3, ror #29 │ │ │ │ - blcs 0x7fb720 │ │ │ │ - blcs 0x85dee0 │ │ │ │ - blcs 0x7ddeb4 │ │ │ │ + blcs 0x7fb6b0 │ │ │ │ + blcs 0x85de70 │ │ │ │ + blcs 0x7dde44 │ │ │ │ andcs sp, r0, r4, asr #32 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - strbhi pc, [r3, #67] @ 0x43 @ │ │ │ │ + strbhi pc, [r5, #67] @ 0x43 @ │ │ │ │ tstcs r0, r1, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andvs pc, r2, #196, 6 @ 0x10000003 │ │ │ │ stmiale sl!, {r0, r1, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ strdeq r0, [r1], #1 │ │ │ │ mlseq r1, r5, r0, r0 │ │ │ │ ldrtle r0, [sp], #-1059 @ 0xfffffbdd │ │ │ │ stmibpl r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svceq 0x000ff1b9 │ │ │ │ movwge sp, #6365 @ 0x18dd │ │ │ │ @ instruction: 0xf029f853 │ │ │ │ - andeq sl, r6, r9, ror #11 │ │ │ │ - @ instruction: 0x0006a5b7 │ │ │ │ - andeq sl, r6, r1, lsl #11 │ │ │ │ - andeq r9, r6, fp, ror #28 │ │ │ │ - andeq sl, r6, fp, lsr #10 │ │ │ │ - strdeq sl, [r6], -r5 │ │ │ │ - andeq sl, r6, pc, asr #9 │ │ │ │ - muleq r6, r9, r4 │ │ │ │ - andeq sl, r6, pc, lsr r4 │ │ │ │ - andeq sl, r6, fp, lsl #8 │ │ │ │ - andeq sl, r6, r3, asr #7 │ │ │ │ - andeq sl, r6, r9, ror r6 │ │ │ │ - andeq sl, r6, pc, lsl r6 │ │ │ │ - andeq sl, r6, r7, asr #6 │ │ │ │ - andeq sl, r6, pc, ror #5 │ │ │ │ - andeq sl, r6, r9, lsl #7 │ │ │ │ + andeq sl, r6, fp, ror r5 │ │ │ │ + andeq sl, r6, r9, asr #10 │ │ │ │ + andeq sl, r6, r3, lsl r5 │ │ │ │ + strdeq r9, [r6], -fp │ │ │ │ + @ instruction: 0x0006a4bd │ │ │ │ + andeq sl, r6, r7, lsl #9 │ │ │ │ + andeq sl, r6, r1, ror #8 │ │ │ │ + andeq sl, r6, fp, lsr #8 │ │ │ │ + ldrdeq sl, [r6], -r1 │ │ │ │ + muleq r6, sp, r3 │ │ │ │ + andeq sl, r6, r5, asr r3 │ │ │ │ + andeq sl, r6, fp, lsl #12 │ │ │ │ + @ instruction: 0x0006a5b1 │ │ │ │ + ldrdeq sl, [r6], -r9 │ │ │ │ + andeq sl, r6, r1, lsl #5 │ │ │ │ + andeq sl, r6, fp, lsl r3 │ │ │ │ movwvs pc, #9156 @ 0x23c4 @ │ │ │ │ ldmle r6!, {r1, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - muleq r6, r5, r0 │ │ │ │ - ldrdeq sl, [r6], -r7 │ │ │ │ - strdeq sl, [r6], -pc @ │ │ │ │ - andeq sl, r6, r1, lsr r1 │ │ │ │ - andeq sl, r6, r7, lsr #3 │ │ │ │ - andeq r9, r6, fp, ror #28 │ │ │ │ - ldrdeq sl, [r6], -pc @ │ │ │ │ + andeq sl, r6, r5, lsr #32 │ │ │ │ + andeq sl, r6, r7, rrx │ │ │ │ + andeq sl, r6, pc, lsl #1 │ │ │ │ + andeq sl, r6, r1, asr #1 │ │ │ │ + andeq sl, r6, r7, lsr r1 │ │ │ │ + strdeq r9, [r6], -fp │ │ │ │ + andeq sl, r6, pc, ror #2 │ │ │ │ movmi pc, #4, 8 @ 0x4000000 │ │ │ │ svcmi 0x0080f5b3 │ │ │ │ - ldrbthi pc, [r5], r0 @ │ │ │ │ - orrshi pc, r0, r0, lsl #4 │ │ │ │ + ldrbthi pc, [r6], r0 @ │ │ │ │ + orrshi pc, r1, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0x46218736 │ │ │ │ + @ instruction: 0x46218737 │ │ │ │ @ instruction: 0xf7f0a806 │ │ │ │ - @ instruction: 0xf896fd8d │ │ │ │ - blls 0x1ee28c │ │ │ │ + @ instruction: 0xf896fdbf │ │ │ │ + blls 0x1ee21c │ │ │ │ stmdbcs r0, {r1, r3, r5, r9, sl, lr} │ │ │ │ svclt 0x000c4630 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f14419 │ │ │ │ - andcs pc, r1, r7, lsr r9 @ │ │ │ │ + andcs pc, r1, r7, asr #18 │ │ │ │ @ instruction: 0xf004e788 │ │ │ │ @ instruction: 0xf5b313f0 │ │ │ │ @ instruction: 0xf0000fe0 │ │ │ │ - vqrshl.s8 q4, , q8 │ │ │ │ - @ instruction: 0xf5b3866a │ │ │ │ + vqrshl.s8 q4, q4, q8 │ │ │ │ + @ instruction: 0xf5b3866b │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - vcgt.s8 q4, q0, q9 │ │ │ │ - eorcs r8, r0, #57409536 @ 0x36c0000 │ │ │ │ + vcgt.s8 q4, q0, q10 │ │ │ │ + eorcs r8, r0, #57933824 @ 0x3740000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vcge.s8 d8, d1, d17 │ │ │ │ - @ instruction: 0xf5b382d8 │ │ │ │ + vcge.s8 d8, d1, d19 │ │ │ │ + @ instruction: 0xf5b382da │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ - vshl.s8 d8, d25, d18 │ │ │ │ - blcs 0x8a9d8 │ │ │ │ - rscshi pc, r1, #2 │ │ │ │ + vshl.s8 d8, d27, d18 │ │ │ │ + blcs 0x8a970 │ │ │ │ + rscshi pc, r3, #2 │ │ │ │ @ instruction: 0xf47f2b10 │ │ │ │ stmdbge r6, {r1, r2, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ movwls r4, #25091 @ 0x6203 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r9], #-775 @ 0xfffffcf9 │ │ │ │ - @ instruction: 0xf8d0f7f3 │ │ │ │ + @ instruction: 0xf8e0f7f3 │ │ │ │ vaba.s8 q15, , q2 │ │ │ │ vqdmlal.s q8, d16, d0[0] │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ cmnpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf000428b │ │ │ │ - vcgt.s8 q4, q0, q8 │ │ │ │ - @ instruction: 0xf5b38663 │ │ │ │ + vcgt.s8 q4, q0, │ │ │ │ + @ instruction: 0xf5b38664 │ │ │ │ @ instruction: 0xf0014f70 │ │ │ │ - vqadd.s8 q12, , q2 │ │ │ │ + vqadd.s8 q12, , q3 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ svcge 0x003df47f │ │ │ │ movwpl pc, #9156 @ 0x23c4 @ │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ andeq pc, pc, #4 │ │ │ │ andcs pc, r3, r4, asr #7 │ │ │ │ strne pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf63f2b05 │ │ │ │ ldm pc, {r4, r5, r8, r9, sl, fp, sp, pc}^ @ │ │ │ │ - @ instruction: 0x0605f013 │ │ │ │ - ldrbeq r0, [r7, #1522] @ 0x5f2 │ │ │ │ - streq r0, [r9, #1468]! @ 0x5bc │ │ │ │ - vsli.64 d16, d6, #4 │ │ │ │ - blcs 0xbec2c │ │ │ │ - teqphi r9, r0 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x0606f013 │ │ │ │ + ldrbeq r0, [r8, #1523] @ 0x5f3 │ │ │ │ + streq r0, [sl, #1469]! @ 0x5bd │ │ │ │ + vsli.64 d16, d7, #4 │ │ │ │ + blcs 0xbebbc │ │ │ │ + teqphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f2b03 │ │ │ │ @ instruction: 0xf404af20 │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - @ instruction: 0xf41481ab │ │ │ │ + @ instruction: 0xf41481ad │ │ │ │ @ instruction: 0xf0010200 │ │ │ │ - vst4. {d8,d10,d12,d14}, [r4], r7 │ │ │ │ + vst4. {d8,d10,d12,d14}, [r4], r9 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ addle r4, r6, r0, ror pc │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x1628050 │ │ │ │ + blx 0x1a27fe0 │ │ │ │ @ instruction: 0xf3c4e76d │ │ │ │ - blcs 0x1bec8c │ │ │ │ + blcs 0x1bec1c │ │ │ │ mrcge 6, 7, APSR_nzcv, cr3, cr15, {1} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ - cmneq r4, #1207959554 @ 0x48000002 │ │ │ │ - strteq r0, [r2], #-823 @ 0xfffffcc9 │ │ │ │ - mvneq r0, #-67108862 @ 0xfc000002 │ │ │ │ + cmneq r5, #1275068418 @ 0x4c000002 │ │ │ │ + strteq r0, [r3], #-824 @ 0xfffffcc8 │ │ │ │ + mvneq r0, #192, 6 │ │ │ │ adceq pc, r0, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x0080f5b2 │ │ │ │ - subhi pc, fp, r1 │ │ │ │ - strhi pc, [r8, r0, lsl #4]! │ │ │ │ + subhi pc, sp, r1 │ │ │ │ + strhi pc, [sl, r0, lsl #4]! │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ - adclt r8, r7, #112 @ 0x70 │ │ │ │ + adclt r8, r7, #114 @ 0x72 │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf5b78447 │ │ │ │ + @ instruction: 0xf5b78449 │ │ │ │ @ instruction: 0xf47f4f40 │ │ │ │ - blmi 0x795c20 │ │ │ │ - blls 0x44412c │ │ │ │ + blmi 0x795bb0 │ │ │ │ + blls 0x4440bc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0430300 │ │ │ │ - @ instruction: 0x4630849c │ │ │ │ + @ instruction: 0x4630849e │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f943f0 │ │ │ │ - @ instruction: 0xf404bf53 │ │ │ │ + @ instruction: 0xf404bf63 │ │ │ │ @ instruction: 0xf5b303a0 │ │ │ │ @ instruction: 0xf0010f80 │ │ │ │ - vhadd.s8 d8, d16, d15 │ │ │ │ - blcs 0x8be3c │ │ │ │ - rsbhi pc, lr, r1 │ │ │ │ + vqadd.s8 d8, d16, d1 │ │ │ │ + blcs 0x8bdd4 │ │ │ │ + rsbshi pc, r0, r1 │ │ │ │ eoreq fp, r7, #805306378 @ 0x3000000a │ │ │ │ - ldrbhi pc, [r6], #-321 @ 0xfffffebf @ │ │ │ │ + ldrbhi pc, [r8], #-321 @ 0xfffffebf @ │ │ │ │ svcmi 0x0040f5b3 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr7, cr15, {3} │ │ │ │ vqshl.u64 q15, , #4 │ │ │ │ - blcs 0x1fee10 │ │ │ │ + blcs 0x1feda0 │ │ │ │ mrcge 6, 5, APSR_nzcv, cr1, cr15, {1} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - @ instruction: 0x0006aabb │ │ │ │ - ldrdeq sl, [r6], -r5 │ │ │ │ - andeq sl, r6, pc, ror r9 │ │ │ │ - andeq sl, r6, r5, lsr #18 │ │ │ │ - andeq sl, r6, r1, ror #20 │ │ │ │ - andeq r9, r6, fp, ror #28 │ │ │ │ - andeq sl, r6, pc, lsl sl │ │ │ │ + andeq sl, r6, sp, asr #20 │ │ │ │ + andeq sl, r6, r7, ror #18 │ │ │ │ + andeq sl, r6, r1, lsl r9 │ │ │ │ + @ instruction: 0x0006a8b7 │ │ │ │ + strdeq sl, [r6], -r3 │ │ │ │ + strdeq r9, [r6], -fp │ │ │ │ + @ instruction: 0x0006a9b1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ mvneq pc, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0010fc0 │ │ │ │ - vqadd.s8 q4, q0, q14 │ │ │ │ - blcs 0x8baa4 │ │ │ │ - adchi pc, r1, r1 │ │ │ │ + vqadd.s8 q4, q0, q15 │ │ │ │ + blcs 0x8ba38 │ │ │ │ + adchi pc, r3, r1 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ mcrge 4, 4, pc, cr11, cr15, {3} @ │ │ │ │ - strpl pc, [r0, -r4, asr #7] │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - beq 0xfe9bba24 │ │ │ │ - @ instruction: 0xf6499309 │ │ │ │ - vmlsl.s q11, d16, d1[0] │ │ │ │ - movwcs r0, #5637 @ 0x1605 │ │ │ │ - adcsvc pc, sp, #76546048 @ 0x4900000 │ │ │ │ + vmlsl.u8 q8, d20, d18 │ │ │ │ + @ instruction: 0xf0021581 │ │ │ │ + @ instruction: 0xf004021c │ │ │ │ + @ instruction: 0x432a030f │ │ │ │ + movwls r4, #38448 @ 0x9630 │ │ │ │ + strpl pc, [r0], -r4, asr #7 │ │ │ │ + andls r2, sl, #67108864 @ 0x4000000 │ │ │ │ + @ instruction: 0xf6499300 │ │ │ │ + vshl.s64 d22, d29, #0 │ │ │ │ + movwcs r0, #1285 @ 0x505 │ │ │ │ + adcsvc pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - movwcs r9, #768 @ 0x300 │ │ │ │ - svclt 0x0008429f │ │ │ │ - stmdbge r6, {r1, r4, r5, r9, sl, lr} │ │ │ │ - strne pc, [r1], r4, asr #7 │ │ │ │ - ldreq pc, [ip, #-5] │ │ │ │ - smladxls r6, r5, r3, r4 │ │ │ │ - vabal.u8 , d4, d10 │ │ │ │ - strls r2, [r7, #-1283] @ 0xfffffafd │ │ │ │ + svclt 0x0008429e │ │ │ │ + stmdbge r6, {r1, r3, r5, r9, sl, lr} │ │ │ │ strne pc, [r1, #-964] @ 0xfffffc3c │ │ │ │ + strls r9, [fp, #-1542] @ 0xfffff9fa │ │ │ │ + strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r8], #-1291 @ 0xfffffaf5 │ │ │ │ - @ instruction: 0xf964f7f4 │ │ │ │ + strls r9, [r8], #-1287 @ 0xfffffaf9 │ │ │ │ + @ instruction: 0xf974f7f4 │ │ │ │ vqshlu.s64 q15, , #4 │ │ │ │ - vsubw.u8 , q2, d3 │ │ │ │ - vabal.u8 , d4, d3 │ │ │ │ - vaddw.u8 q9, q2, d3 │ │ │ │ - @ instruction: 0xf0044203 │ │ │ │ - blcs 0x16bdfc │ │ │ │ - strne pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strbhi pc, [r9], -r0 @ │ │ │ │ + @ instruction: 0xf0045303 │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + vaddw.u8 , q2, d3 │ │ │ │ + vaddl.u8 q9, d4, d3 │ │ │ │ + blcs 0x17695c │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strbhi pc, [sl], -r0 @ │ │ │ │ @ instruction: 0xf47f2b05 │ │ │ │ stmib sp, {r4, r6, r9, sl, fp, sp, pc}^ │ │ │ │ - ldrtmi r1, [r0], -r6, lsl #8 │ │ │ │ - stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ - andls r7, sl, #8, 10 @ 0x2000000 │ │ │ │ - @ instruction: 0xffc2f7fa │ │ │ │ - beq 0x8a3afc │ │ │ │ + stmdbge r6, {r1, r2, r8} │ │ │ │ + stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ + strls r5, [sl], #-520 @ 0xfffffdf8 │ │ │ │ + @ instruction: 0xffd2f7fa │ │ │ │ + beq 0x8a3a8c │ │ │ │ andsne pc, r0, #4 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + streq pc, [pc, #-4] @ 0x6a178 │ │ │ │ + movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ - mrseq pc, CPSR @ │ │ │ │ mcrrne 3, 12, pc, r2, cr4 @ │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr4, {0} │ │ │ │ - movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ + mrseq pc, CPSR @ │ │ │ │ + cdpcc 3, 0, cr15, cr3, cr4, {6} │ │ │ │ @ instruction: 0xf0002a10 │ │ │ │ - @ instruction: 0xf1b28635 │ │ │ │ + @ instruction: 0xf1b28636 │ │ │ │ @ instruction: 0xf47f1f10 │ │ │ │ @ instruction: 0xf8d6ae30 │ │ │ │ ldreq r2, [r0, r8, asr #1] │ │ │ │ @ instruction: 0xf414d503 │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ cmpeq r4, r8, lsr #28 │ │ │ │ ldreq sp, [r0, #1282] @ 0x502 │ │ │ │ - strhi pc, [fp, r1, asr #2] │ │ │ │ + strhi pc, [sp, r1, asr #2] │ │ │ │ andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ svclt 0x00942a05 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ andcs sl, r0, #416 @ 0x1a0 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #8 │ │ │ │ - @ instruction: 0xf8cd9504 │ │ │ │ - stmib sp, {r3, lr, pc}^ │ │ │ │ - andls r7, r5, #0, 28 │ │ │ │ - @ instruction: 0xf7fa9403 │ │ │ │ - @ instruction: 0xe682fa39 │ │ │ │ - svcmi 0x00a0f5b3 │ │ │ │ - mcrge 4, 0, pc, cr9, cr15, {3} @ │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfffa8226 │ │ │ │ - ldmvs r1!, {r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ - mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ - orrseq pc, r5, #192, 4 │ │ │ │ - smullscs pc, r1, r6, r8 @ │ │ │ │ - ldrtmi r1, [r0], -r9, lsl #20 │ │ │ │ - stcls 3, cr4, [r6], {10} │ │ │ │ - @ instruction: 0xf7ee6b99 │ │ │ │ - @ instruction: 0xf896fbe5 │ │ │ │ - @ instruction: 0x462a30d1 │ │ │ │ - blcs 0x7bb4c │ │ │ │ - tstcs r8, ip, lsl #30 │ │ │ │ - strtmi r2, [r1], #-260 @ 0xfffffefc │ │ │ │ - @ instruction: 0xff98f7f0 │ │ │ │ - vst1.16 {d14-d16}, [r4 :64] │ │ │ │ - @ instruction: 0xf5b22270 │ │ │ │ - @ instruction: 0xf0012f70 │ │ │ │ - eoreq r8, r5, #81 @ 0x51 │ │ │ │ - sbchi pc, r4, r1, asr #2 │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d6d104 │ │ │ │ - ldreq r3, [r8], r8, asr #1 │ │ │ │ - mcrge 5, 2, pc, cr13, cr15, {1} @ │ │ │ │ - ldrdcc pc, [r8], r6 │ │ │ │ - andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, fp, #98304 @ 0x18000 │ │ │ │ - @ instruction: 0xf0034630 │ │ │ │ - andcs r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ - strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ - strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf91cf7f5 │ │ │ │ - @ instruction: 0x2320e633 │ │ │ │ - tstpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47f421c │ │ │ │ - vmla.f32 d26, d23, d24 │ │ │ │ - vqdmlal.s q8, d16, d0[0] │ │ │ │ - eormi r0, r3, r0, lsr #6 │ │ │ │ - strmi pc, [r3, -r4, asr #7] │ │ │ │ - stmdacs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - ldreq pc, [pc, #-4] @ 0x6a310 │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - ldrbhi pc, [lr], r1 @ │ │ │ │ - vmlsl.u8 q8, d20, d19 │ │ │ │ - @ instruction: 0xf0031281 │ │ │ │ - stmdbge r6, {r2, r3, r4, r8, r9} │ │ │ │ - @ instruction: 0x46304313 │ │ │ │ - subseq pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - andshi pc, r8, sp, asr #17 │ │ │ │ - strls r9, [r8, #-1799] @ 0xfffff8f9 │ │ │ │ - strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x19a8312 │ │ │ │ - @ instruction: 0x2320e592 │ │ │ │ - teqpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ - mvnshi pc, r1 │ │ │ │ - svcne 0x0000f5b2 │ │ │ │ - stcge 4, cr15, [r7, #508] @ 0x1fc │ │ │ │ - vmlsl.u8 q8, d20, d19 │ │ │ │ - stmdbge r6, {r0, r1, r9, sp} │ │ │ │ - ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ + ands pc, r0, sp, asr #17 │ │ │ │ + andgt pc, r8, sp, asr #17 │ │ │ │ + strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ + strls r9, [r3], #-517 @ 0xfffffdfb │ │ │ │ + blx 0x12a81cc │ │ │ │ + @ instruction: 0xf5b3e681 │ │ │ │ + @ instruction: 0xf47f4fa0 │ │ │ │ + strtmi sl, [r1], -r8, lsl #28 │ │ │ │ + @ instruction: 0xf7f0a806 │ │ │ │ + ldclvs 12, cr15, [r0, #-180]! @ 0xffffff4c │ │ │ │ + vtst.8 d22, d20, d17 │ │ │ │ + vqdmlal.s q10, d16, d0[4] │ │ │ │ + @ instruction: 0xf8960395 │ │ │ │ + bne 0x2b254c │ │ │ │ + movwmi r4, #42544 @ 0xa630 │ │ │ │ + blvs 0xfe6d1228 │ │ │ │ + ldc2 7, cr15, [sl], {238} @ 0xee │ │ │ │ + smullscc pc, r1, r6, r8 @ │ │ │ │ + ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ + svclt 0x000c2b00 │ │ │ │ + tstcs r4, r8, lsl #2 │ │ │ │ + @ instruction: 0xf7f04421 │ │ │ │ + ldrb pc, [lr], -r7, lsr #31 @ │ │ │ │ + rsbscs pc, r0, #4, 8 @ 0x4000000 │ │ │ │ + svccs 0x0070f5b2 │ │ │ │ + subshi pc, r2, r1 │ │ │ │ + @ instruction: 0xf1410225 │ │ │ │ + vst4. {d8-d11}, [r4], r5 │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ + @ instruction: 0xf53f0698 │ │ │ │ + @ instruction: 0xf8d6ae4c │ │ │ │ + vaddl.u8 , d20, d8 │ │ │ │ + stmdbge r6, {r0, r1, r3, r9} │ │ │ │ + ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + strcs r2, [r1, #-520] @ 0xfffffdf8 │ │ │ │ + vabal.u8 , d4, d8 │ │ │ │ + vabal.u8 q10, d4, d3 │ │ │ │ + strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ + strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ + stmib sp, {r0, sl, sp}^ │ │ │ │ + @ instruction: 0xf7f54506 │ │ │ │ + ldrt pc, [r2], -fp, lsr #18 @ │ │ │ │ + vsubw.s8 q9, q0, d16 │ │ │ │ + andsmi r4, ip, #16, 6 @ 0x40000000 │ │ │ │ + ldcge 4, cr15, [r7, #508]! @ 0x1fc │ │ │ │ + biceq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + msreq CPSR_, #192, 4 │ │ │ │ + vaddl.u8 q10, d4, d19 │ │ │ │ + vabdl.u8 q10, d4, d3 │ │ │ │ + @ instruction: 0xf0042803 │ │ │ │ + @ instruction: 0xf5b3051f │ │ │ │ + @ instruction: 0xf0011f00 │ │ │ │ + beq 0xfe94be2c │ │ │ │ addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - tstmi r3, #41943040 @ 0x2800000 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - ldreq pc, [pc], #-4 @ 0x6a380 │ │ │ │ - stmib sp, {r0, r1, r2, r8, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7fa3408 │ │ │ │ - ldrb pc, [r1, #-2111]! @ 0xfffff7c1 @ │ │ │ │ + tstmi r3, #98304 @ 0x18000 │ │ │ │ + vmin.s8 d20, d9, d16 │ │ │ │ + vmlal.s q8, d0, d1[3] │ │ │ │ + vsubl.u8 q8, d4, d5 │ │ │ │ + @ instruction: 0xf8cd5440 │ │ │ │ + smladls r7, r8, r0, r8 │ │ │ │ + stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f23409 │ │ │ │ + ldr pc, [r1, #2931] @ 0xb73 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ - andsmi r4, ip, #48, 6 @ 0xc0000000 │ │ │ │ - stclge 4, cr15, [fp, #-508]! @ 0xfffffe04 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ - movwls r4, #29443 @ 0x7303 │ │ │ │ - strls r0, [sl, #-2723] @ 0xfffff55d │ │ │ │ - vsubl.u8 q9, d4, d1 │ │ │ │ - stmdbge r6, {r0, r7, r8, sl, ip} │ │ │ │ - @ instruction: 0xf0034630 │ │ │ │ - @ instruction: 0xf004031c │ │ │ │ - @ instruction: 0x432b041f │ │ │ │ - strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xffbcf7f9 │ │ │ │ - vst3.16 {d14,d16,d18}, [r4 :64], r4 │ │ │ │ - @ instruction: 0xf5b31340 │ │ │ │ + b 0x57afa4 │ │ │ │ + @ instruction: 0xf0010203 │ │ │ │ + @ instruction: 0xf5b281f2 │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ - stmdbeq r3!, {r1, r2, r3, r6, r8, sl, fp, sp, pc} │ │ │ │ - vst1.64 {d11-d14}, [r3 :128], r2 │ │ │ │ - @ instruction: 0xf3c463e0 │ │ │ │ - tstmi r3, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf4020be2 │ │ │ │ - subsmi r6, sl, r0, lsl #4 │ │ │ │ - cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svccs 0x0070f5b3 │ │ │ │ - ldrbhi pc, [r5, #2] @ │ │ │ │ - ldrtmi r9, [r0], -r8, lsl #2 │ │ │ │ - movwcs sl, #2310 @ 0x906 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-521 @ 0xfffffdf7 │ │ │ │ - movwls r9, #41734 @ 0xa306 │ │ │ │ - mrc2 7, 4, pc, cr12, cr11, {7} │ │ │ │ - stmdage r6, {r0, r2, r5, r7, r8, sl, sp, lr, pc} │ │ │ │ - strls r4, [r8, #-1569] @ 0xfffff9df │ │ │ │ - strls r9, [sl, #-1289] @ 0xfffffaf7 │ │ │ │ - blx 0xfefa83dc │ │ │ │ - svcne 0x0040f414 │ │ │ │ - stcge 4, cr15, [r5, #-508]! @ 0xfffffe04 │ │ │ │ - ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ - @ instruction: 0xf57f0659 │ │ │ │ - ldmib sp, {r5, r8, sl, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf0b84006 │ │ │ │ - @ instruction: 0x4602ff39 │ │ │ │ - @ instruction: 0x46214630 │ │ │ │ - @ instruction: 0xffdaf7f1 │ │ │ │ - @ instruction: 0xf414e58b │ │ │ │ - @ instruction: 0xf47f1340 │ │ │ │ - stmdbeq r2!, {r1, r4, r8, sl, fp, sp, pc} │ │ │ │ - vst1.64 {d11-d14}, [r2 :128], r1 │ │ │ │ - vmlal.u q11, d20, d0[4] │ │ │ │ - movwmi r2, #42243 @ 0xa503 │ │ │ │ - @ instruction: 0xf4010be1 │ │ │ │ - submi r6, sl, r0, lsl #2 │ │ │ │ - cmnpcs r0, r4, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - svccs 0x0070f5b1 │ │ │ │ - ldrhi pc, [r5], -r1 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - svclt 0x00082c0d │ │ │ │ - andls r2, r9, #832 @ 0x340 │ │ │ │ - strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - strcc r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - rscscc pc, sp, #73400320 @ 0x4600000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - strls r9, [r8, #-1024] @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf7f4930a │ │ │ │ - ldrb pc, [lr, #-2455] @ 0xfffff669 @ │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfe9a8466 │ │ │ │ - movwne pc, #1044 @ 0x414 @ │ │ │ │ - stclge 4, cr15, [r1], #508 @ 0x1fc │ │ │ │ - @ instruction: 0xf6499d06 │ │ │ │ - vmls.i d22, d0, d1[2] │ │ │ │ - @ instruction: 0xf6490405 │ │ │ │ - vrshr.s64 d22, d25, #64 │ │ │ │ - stmdbge r6, {r0, r2, r9} │ │ │ │ - svclt 0x00082d00 │ │ │ │ - ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - strls r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ - @ instruction: 0xf97cf7f4 │ │ │ │ - adceq lr, r0, #281018368 @ 0x10c00000 │ │ │ │ - stclge 5, cr15, [fp], {127} @ 0x7f │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf00143a3 │ │ │ │ - @ instruction: 0xf7f08658 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fb4630 │ │ │ │ - ldr pc, [r0, #-3623]! @ 0xfffff1d9 │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x1e284c2 │ │ │ │ - @ instruction: 0xf4149f06 │ │ │ │ - @ instruction: 0xf0411300 │ │ │ │ - @ instruction: 0xf6498104 │ │ │ │ - vmls.f d22, d16, d1[0] │ │ │ │ - @ instruction: 0xf6490505 │ │ │ │ - vrshr.s64 d23, d29, #64 │ │ │ │ - strcs r0, [r1], #-517 @ 0xfffffdfb │ │ │ │ + beq 0xfe95590c │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls sl, r6, #98304 @ 0x18000 │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + @ instruction: 0xf0031281 │ │ │ │ + strls r0, [sl, #-796] @ 0xfffffce4 │ │ │ │ + vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ + @ instruction: 0xf0044503 │ │ │ │ + strls r0, [r7, #-1055] @ 0xfffffbe1 │ │ │ │ + strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xf84ef7fa │ │ │ │ + @ instruction: 0x2320e570 │ │ │ │ + teqpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47f421c │ │ │ │ + vqrdmulh.s q13, q2, d2[6] │ │ │ │ + movwls r2, #25347 @ 0x6303 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + beq 0xfe94ef54 │ │ │ │ + andcs r9, r1, #41943040 @ 0x2800000 │ │ │ │ + strne pc, [r1, #964] @ 0x3c4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - svclt 0x00082f00 │ │ │ │ - strls r4, [r0], #-1578 @ 0xfffff9d6 │ │ │ │ - @ instruction: 0xf94ef7f4 │ │ │ │ - adceq lr, r5, #88080384 @ 0x5400000 │ │ │ │ - ldcge 5, cr15, [sp], {63} @ 0x3f │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf00143a3 │ │ │ │ - @ instruction: 0xf7f08608 │ │ │ │ - blls 0x2a9290 │ │ │ │ - blcs 0x3d0968 │ │ │ │ - movwcs fp, #7960 @ 0x1f18 │ │ │ │ - blls 0x25e968 │ │ │ │ - svclt 0x000c2b0d │ │ │ │ - movwcs r2, #4866 @ 0x1302 │ │ │ │ - @ instruction: 0xf6499300 │ │ │ │ - vmlal.s , d0, d1[3] │ │ │ │ - @ instruction: 0xf6460205 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ - @ instruction: 0x46300312 │ │ │ │ - svclt 0x00082900 │ │ │ │ - stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7f42300 │ │ │ │ - strbt pc, [sl], #2339 @ 0x923 @ │ │ │ │ - strne pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ - ldclge 4, cr15, [r1], #-508 @ 0xfffffe04 │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf00143a3 │ │ │ │ - @ instruction: 0xf7f08620 │ │ │ │ - strcs pc, [r1], #-2853 @ 0xfffff4db │ │ │ │ - stmdbge r6, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ - vmin.s8 d20, d7, d16 │ │ │ │ - vmov.i32 d16, #256 @ 0x00000100 │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + ldreq pc, [pc], #-4 @ 0x6a34c │ │ │ │ + stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ + @ instruction: 0xf7f93408 │ │ │ │ + ldrb pc, [r3, #-4043] @ 0xfffff035 @ │ │ │ │ + movtne pc, #1028 @ 0x404 @ │ │ │ │ + svcne 0x0000f5b3 │ │ │ │ + stclge 4, cr15, [sp, #-508] @ 0xfffffe04 │ │ │ │ + rsclt r0, r2, #573440 @ 0x8c000 │ │ │ │ + mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ + smlabtcs r3, r4, r3, pc @ │ │ │ │ + bleq 0xff8fafc0 │ │ │ │ + andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ + vst4.16 {d4-d7}, [r4 :64], sl │ │ │ │ + @ instruction: 0xf5b32370 │ │ │ │ + @ instruction: 0xf0022f70 │ │ │ │ + ldrdls r8, [r8, -r6] │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ + vsubw.u8 q9, q2, d0 │ │ │ │ + andls r4, r9, #50331648 @ 0x3000000 │ │ │ │ + movwls r9, #25607 @ 0x6407 │ │ │ │ + @ instruction: 0xf7fb930a │ │ │ │ + str pc, [r4, #3755]! @ 0xeab │ │ │ │ + strtmi sl, [r1], -r6, lsl #16 │ │ │ │ + strls r9, [r9, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf7f0950a │ │ │ │ + pldw [r4], #-2797 @ 0xfffff513 │ │ │ │ + @ instruction: 0xf47f1f40 │ │ │ │ + @ instruction: 0xf8d6ad24 │ │ │ │ + ldrbeq r3, [r9], -r8, asr #1 │ │ │ │ + ldcge 5, cr15, [pc, #-508] @ 0x6a1c4 │ │ │ │ + ldrdmi lr, [r6], -sp │ │ │ │ + @ instruction: 0xff10f0b8 │ │ │ │ + ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ + @ instruction: 0xf7f14621 │ │ │ │ + str pc, [sl, #4073] @ 0xfe9 │ │ │ │ + movtne pc, #1044 @ 0x414 @ │ │ │ │ + ldcge 4, cr15, [r1, #-508] @ 0xfffffe04 │ │ │ │ + rsclt r0, r1, #557056 @ 0x88000 │ │ │ │ + rscvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ + strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + bleq 0xff8bb014 │ │ │ │ + tstpvs r0, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ + vst4.16 {d4-d7}, [r4], sl │ │ │ │ + @ instruction: 0xf5b12170 │ │ │ │ + @ instruction: 0xf0012f70 │ │ │ │ + vmov.i32 d24, #-973078528 @ 0xc6000000 │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + stccs 4, cr3, [sp], {6} │ │ │ │ + stccs 15, cr11, [sp, #-32] @ 0xffffffe0 │ │ │ │ + svclt 0x000c9209 │ │ │ │ + strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ + stmdbge r6, {r0, sl, ip, sp} │ │ │ │ + @ instruction: 0xf6464630 │ │ │ │ + vmvn.i32 d19, #3328 @ 0x00000d00 │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - @ instruction: 0xf908f7f4 │ │ │ │ - vst3. {d14-d16}, [r4] │ │ │ │ - @ instruction: 0x46212370 │ │ │ │ - adceq sl, r7, #393216 @ 0x60000 │ │ │ │ - addshi pc, r2, r1, lsl #2 │ │ │ │ - svccs 0x0070f5b3 │ │ │ │ - andshi pc, r7, #1 │ │ │ │ - blx 0x3a8596 │ │ │ │ - blls 0x1f35dc │ │ │ │ + movwls r9, #42248 @ 0xa508 │ │ │ │ + @ instruction: 0xf9a6f7f4 │ │ │ │ + @ instruction: 0x4621e55d │ │ │ │ + @ instruction: 0xf7f0a806 │ │ │ │ + pldw [r4], #-3025 @ 0xfffff42f │ │ │ │ + @ instruction: 0xf47f1300 │ │ │ │ + stcls 12, cr10, [r6, #-896] @ 0xfffffc80 │ │ │ │ + strbvs pc, [r5], #-1609 @ 0xfffff9b7 @ │ │ │ │ + streq pc, [r5], #-704 @ 0xfffffd40 │ │ │ │ + adcsvs pc, r5, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0x2d00a906 │ │ │ │ + strtmi fp, [r2], -r8, lsl #30 │ │ │ │ + strcs r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ + @ instruction: 0xf7f49400 │ │ │ │ + strb pc, [r2, #-2443] @ 0xfffff675 @ │ │ │ │ + @ instruction: 0xf57f02a0 │ │ │ │ + @ instruction: 0xf44facca │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0x46210310 │ │ │ │ + @ instruction: 0x43a3a806 │ │ │ │ + ldrbhi pc, [r9], -r1 @ │ │ │ │ + blx 0xfeba8442 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - eorvc pc, r5, #73400320 @ 0x4600000 │ │ │ │ + mrc2 7, 1, pc, cr6, cr11, {7} │ │ │ │ + strtmi lr, [r1], -pc, lsr #10 │ │ │ │ + @ instruction: 0xf7f0a806 │ │ │ │ + svcls 0x0006fba3 │ │ │ │ + movwne pc, #1044 @ 0x414 @ │ │ │ │ + tstphi r5, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ + ldrvs pc, [sp, #1609]! @ 0x649 │ │ │ │ + streq pc, [r5, #-704] @ 0xfffffd40 │ │ │ │ + adcsvc pc, r9, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + stmdbge r6, {r0, sl, sp} │ │ │ │ + svccs 0x00004630 │ │ │ │ + strtmi fp, [sl], -r8, lsl #30 │ │ │ │ + @ instruction: 0xf7f49400 │ │ │ │ + ldr pc, [r4, #-2397] @ 0xfffff6a3 │ │ │ │ + @ instruction: 0xf53f02a5 │ │ │ │ + @ instruction: 0xf44fac9c │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0x46210310 │ │ │ │ + @ instruction: 0x43a3a806 │ │ │ │ + strhi pc, [r9], -r1 │ │ │ │ + blx 0x202849e │ │ │ │ + stmdbls r6, {r3, r8, r9, fp, ip, pc} │ │ │ │ + svclt 0x00182b0d │ │ │ │ + tstle r4, r1, lsl #6 │ │ │ │ + blcs 0x3d1108 │ │ │ │ + movwcs fp, #12044 @ 0x2f0c │ │ │ │ + movwls r2, #769 @ 0x301 │ │ │ │ + subvc pc, r9, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + teqpcc sp, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ + tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + stmdbcs r0, {r4, r5, r9, sl, lr} │ │ │ │ + ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ + movwcs sl, #2310 @ 0x906 │ │ │ │ + @ instruction: 0xf932f7f4 │ │ │ │ + @ instruction: 0xf414e4e9 │ │ │ │ + @ instruction: 0xf47f1500 │ │ │ │ + @ instruction: 0xf44fac70 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0x46210310 │ │ │ │ + @ instruction: 0x43a3a806 │ │ │ │ + strthi pc, [r1], -r1 │ │ │ │ + blx 0x15284f6 │ │ │ │ + blls 0x1f353c │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + subsvc pc, r1, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ - ldrt pc, [r6], #2287 @ 0x8ef @ │ │ │ │ - strne pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ - strthi pc, [fp], #-66 @ 0xffffffbe │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + strb pc, [lr], #2327 @ 0x917 @ │ │ │ │ + cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf00143a3 │ │ │ │ - @ instruction: 0xf7f080c4 │ │ │ │ - strcs pc, [r1], #-2801 @ 0xfffff50f │ │ │ │ + setend be │ │ │ │ + @ instruction: 0xf5b38093 │ │ │ │ + @ instruction: 0xf0012f70 │ │ │ │ + @ instruction: 0xf7f08218 │ │ │ │ + strcs pc, [r1], #-2873 @ 0xfffff4c7 │ │ │ │ stmdbge r6, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6464630 │ │ │ │ - vsubl.s8 q11, d0, d13 │ │ │ │ + vmlal.s q11, d0, d1[5] │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - @ instruction: 0xf8d4f7f4 │ │ │ │ - @ instruction: 0x2320e49b │ │ │ │ - tstpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47f421c │ │ │ │ - @ instruction: 0xf247ac20 │ │ │ │ - vqdmlal.s q8, d16, d0[0] │ │ │ │ - eormi r0, r3, r0, lsr #6 │ │ │ │ - strmi pc, [r3, -r4, asr #7] │ │ │ │ - stmdacs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - ldreq pc, [pc, #-4] @ 0x6a640 │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - strhi pc, [fp, #-1]! │ │ │ │ - vmlsl.u8 q8, d20, d19 │ │ │ │ - @ instruction: 0xf0031281 │ │ │ │ - stmdbge r6, {r2, r3, r4, r8, r9} │ │ │ │ - @ instruction: 0x46304313 │ │ │ │ - adcvc pc, r9, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0xf8fef7f4 │ │ │ │ + @ instruction: 0xf414e4b5 │ │ │ │ + @ instruction: 0xf0421500 │ │ │ │ + vst3.8 {d24-d26}, [pc :128], ip │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0x46210310 │ │ │ │ + @ instruction: 0x43a3a806 │ │ │ │ + sbchi pc, r5, r1 │ │ │ │ + blx 0x82855e │ │ │ │ + blls 0x1f35a4 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + subpl pc, sp, #73400320 @ 0x4600000 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + @ instruction: 0xf7f49400 │ │ │ │ + ldr pc, [sl], #2275 @ 0x8e3 │ │ │ │ + vsubw.s8 q9, q0, d16 │ │ │ │ + andsmi r4, ip, #16, 6 @ 0x40000000 │ │ │ │ + ldcge 4, cr15, [pc], {127} @ 0x7f │ │ │ │ + biceq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + msreq CPSR_, #192, 4 │ │ │ │ + vaddl.u8 q10, d4, d19 │ │ │ │ + vabdl.u8 q10, d4, d3 │ │ │ │ + @ instruction: 0xf0042803 │ │ │ │ + @ instruction: 0xf5b3051f │ │ │ │ + @ instruction: 0xf0011f00 │ │ │ │ + beq 0xfe94ba90 │ │ │ │ + addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + tstmi r3, #98304 @ 0x18000 │ │ │ │ + @ instruction: 0xf6484630 │ │ │ │ + vsubl.s8 , d16, d21 │ │ │ │ + vsubl.u8 q8, d4, d5 │ │ │ │ + @ instruction: 0xf8cd5440 │ │ │ │ + smladls r7, r8, r0, r8 │ │ │ │ + stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f23409 │ │ │ │ + @ instruction: 0xf7fff9db │ │ │ │ + @ instruction: 0x4621bbf9 │ │ │ │ + stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ + strls r5, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf9b6f7f0 │ │ │ │ + svcne 0x0040f414 │ │ │ │ + blge 0xffbe7820 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf984f7f2 │ │ │ │ + bllt 0xffaa862c │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ + eormi r0, r2, r0, ror r2 │ │ │ │ + stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ + streq pc, [pc, -r4] │ │ │ │ + svceq 0x0080f5b2 │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + bicshi pc, ip, r3 │ │ │ │ + strbhi pc, [sp, r0, lsl #4]! @ │ │ │ │ + svcne 0x0010f1b2 │ │ │ │ + orrhi pc, r1, r3 │ │ │ │ + strbhi pc, [r5], #513 @ 0x201 @ │ │ │ │ + @ instruction: 0xf0032a20 │ │ │ │ + vhadd.s8 q4, q9, │ │ │ │ + bcs 0x8c480 │ │ │ │ + cmpphi r7, r3 @ p-variant is OBSOLETE │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + andspl pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - andshi pc, r8, sp, asr #17 │ │ │ │ - strls r9, [r8, #-1799] @ 0xfffff8f9 │ │ │ │ - strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9ccf7f2 │ │ │ │ - bllt 0xfff28678 │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f0950a │ │ │ │ - pldw [r4], #-2437 @ 0xfffff67b │ │ │ │ - @ instruction: 0xf47f1f40 │ │ │ │ - stmdbge r6, {r1, r2, r3, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f24630 │ │ │ │ - @ instruction: 0xf7fff975 │ │ │ │ - eorscs fp, r0, #238592 @ 0x3a400 │ │ │ │ - rsbseq pc, r0, #192, 4 │ │ │ │ - vaddl.u8 q10, d4, d18 │ │ │ │ - @ instruction: 0xf0044c03 │ │ │ │ - @ instruction: 0xf5b2070f │ │ │ │ - @ instruction: 0xf3c40f80 │ │ │ │ - @ instruction: 0xf0032403 │ │ │ │ - vand q4, q8, │ │ │ │ - @ instruction: 0xf1b287ec │ │ │ │ - @ instruction: 0xf0031f10 │ │ │ │ - vrhadd.s8 d8, d17, d0 │ │ │ │ - bcs 0x88b9dc │ │ │ │ - sbchi pc, r4, r3 │ │ │ │ - strhi pc, [r5, r2, lsl #4] │ │ │ │ - @ instruction: 0xf0032a00 │ │ │ │ - stmdbge r6, {r1, r2, r6, r8, pc} │ │ │ │ - vmin.s8 d20, d9, d16 │ │ │ │ - vmov.i32 d21, #3328 @ 0x00000d00 │ │ │ │ - strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ - andsgt pc, ip, sp, asr #17 │ │ │ │ - strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f2950a │ │ │ │ - @ instruction: 0xf7fffa9b │ │ │ │ - @ instruction: 0xf414bbbb │ │ │ │ - @ instruction: 0xf0420200 │ │ │ │ - vst2.8 {d8-d11}, [r4 :64], r6 │ │ │ │ - @ instruction: 0xf5b36310 │ │ │ │ - @ instruction: 0xf0026f00 │ │ │ │ - @ instruction: 0xf5b382f5 │ │ │ │ - @ instruction: 0xf0026f10 │ │ │ │ - blcs 0x8adf4 │ │ │ │ - blge 0xfeae7918 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf414930d │ │ │ │ - @ instruction: 0xf3c46fd8 │ │ │ │ - stmib sp, {r0, r8, r9, ip}^ │ │ │ │ - @ instruction: 0xf47f230b │ │ │ │ - stmdbge r6, {r1, r2, r3, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ - andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d6 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - @ instruction: 0xf914f7f5 │ │ │ │ - bllt 0xfe428750 │ │ │ │ - cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svccs 0x0070f5b3 │ │ │ │ - sbchi pc, lr, r1 │ │ │ │ - streq pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ - eorhi pc, r1, r1 │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d6d104 │ │ │ │ - ldreq r3, [sl], #-200 @ 0xffffff38 │ │ │ │ - blge 0xffc67c78 │ │ │ │ - ldrdcc pc, [r8], r6 │ │ │ │ - andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, fp, #98304 @ 0x18000 │ │ │ │ - @ instruction: 0xf0034630 │ │ │ │ - andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ - strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ - strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mrc2 7, 5, pc, cr14, cr4, {7} │ │ │ │ - bllt 0xff5e87ac │ │ │ │ + @ instruction: 0xf8cd9406 │ │ │ │ + stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + blx 0xfeb28650 │ │ │ │ + bllt 0xfef28688 │ │ │ │ andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - rsbhi pc, ip, #66 @ 0x42 │ │ │ │ + tstphi r7, #66 @ p-variant is OBSOLETE @ 0x42 │ │ │ │ tstpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ - eorshi pc, r1, #2 │ │ │ │ + rscshi pc, r6, #2 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - rsbshi pc, ip, #2 │ │ │ │ + @ instruction: 0x81b8f002 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf004ab4e │ │ │ │ + @ instruction: 0xf004aba8 │ │ │ │ movwls r0, #53775 @ 0xd20f │ │ │ │ svcvs 0x00d8f414 │ │ │ │ movwne pc, #5060 @ 0x13c4 @ │ │ │ │ movwcs lr, #47565 @ 0xb9cd │ │ │ │ - blge 0x11679e4 │ │ │ │ + blge 0xfe7e78c0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7f5940a │ │ │ │ - @ instruction: 0xf7fff8bf │ │ │ │ - @ instruction: 0xf414bb33 │ │ │ │ + @ instruction: 0xf7fff923 │ │ │ │ + @ instruction: 0xf404bb8d │ │ │ │ + @ instruction: 0xf5b32370 │ │ │ │ + @ instruction: 0xf0012f70 │ │ │ │ + @ instruction: 0xf41480cf │ │ │ │ + @ instruction: 0xf0010500 │ │ │ │ + vst4.8 {d8-d11}, [r4 :128], r2 │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ + @ instruction: 0xf53f041a │ │ │ │ + @ instruction: 0xf8d6abee │ │ │ │ + vaddl.u8 , d20, d8 │ │ │ │ + stmdbge r6, {r0, r1, r3, r9} │ │ │ │ + ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + strcs r2, [r1, #-512] @ 0xfffffe00 │ │ │ │ + vabal.u8 , d4, d8 │ │ │ │ + vabal.u8 q10, d4, d3 │ │ │ │ + strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ + strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ + stmib sp, {r0, sl, sp}^ │ │ │ │ + @ instruction: 0xf7f44506 │ │ │ │ + @ instruction: 0xf7fffecd │ │ │ │ + @ instruction: 0xf414bbd4 │ │ │ │ @ instruction: 0xf0420200 │ │ │ │ - vst4.32 {d8,d10,d12,d14}, [r4 :128], r3 │ │ │ │ + vst1.16 {d8-d11}, [r4 :128]! │ │ │ │ @ instruction: 0xf5b36310 │ │ │ │ @ instruction: 0xf0026f00 │ │ │ │ - @ instruction: 0xf5b38168 │ │ │ │ + @ instruction: 0xf5b38232 │ │ │ │ @ instruction: 0xf0026f10 │ │ │ │ - blcs 0x8ad4c │ │ │ │ - blge 0x8e7a28 │ │ │ │ + blcs 0x8b154 │ │ │ │ + blge 0x13e7960 │ │ │ │ andeq pc, pc, #4 │ │ │ │ @ instruction: 0xf414930d │ │ │ │ @ instruction: 0xf3c46fd8 │ │ │ │ stmib sp, {r0, r8, r9, ip}^ │ │ │ │ @ instruction: 0xf47f230b │ │ │ │ - stmdbge r6, {r1, r2, r4, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r6, r8, r9, fp, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - @ instruction: 0xf886f7f5 │ │ │ │ - bllt 0x228860 │ │ │ │ - cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svccs 0x0070f5b3 │ │ │ │ - strhi pc, [r6], #-2 │ │ │ │ + @ instruction: 0xf8cef7f5 │ │ │ │ + bllt 0xd28798 │ │ │ │ andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - rsbshi pc, sp, #66 @ 0x42 │ │ │ │ - tstpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - orreq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0026f10 │ │ │ │ - vst3. {d24-d26}, [pc :128], r2 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl #7 │ │ │ │ - svcvs 0x0040f5b3 │ │ │ │ - ldrhi pc, [ip, #-2] │ │ │ │ - svcvs 0x0060f5b3 │ │ │ │ - ldrthi pc, [fp], -r2 @ │ │ │ │ - cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - orreq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47f421c │ │ │ │ - @ instruction: 0x4621aade │ │ │ │ - @ instruction: 0xf7f0a806 │ │ │ │ - @ instruction: 0xf8d6f89f │ │ │ │ - andcs r3, r2, #136 @ 0x88 │ │ │ │ - @ instruction: 0xf003a906 │ │ │ │ - ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - @ instruction: 0xff46f7f4 │ │ │ │ - bllt 0x11e88cc │ │ │ │ - cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svccs 0x0070f5b3 │ │ │ │ - ldrbhi pc, [r3, r0] @ │ │ │ │ - @ instruction: 0xf1400220 │ │ │ │ - vst1.32 {d8}, [r4 :64], sl │ │ │ │ - @ instruction: 0xf5b34370 │ │ │ │ - tstle r4, r0, ror pc │ │ │ │ - ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ - @ instruction: 0xf53f04d9 │ │ │ │ - @ instruction: 0xf8d6ab32 │ │ │ │ - vaddl.u8 , d20, d8 │ │ │ │ - stmdbge r6, {r0, r1, r3, r9} │ │ │ │ - ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ - @ instruction: 0xf0032201 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - andls r4, r8, #12582912 @ 0xc00000 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs r9, [r0, #-1289] @ 0xfffffaf7 │ │ │ │ - strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 7, 0, pc, cr2, cr4, {7} @ │ │ │ │ - bllt 0x6e8924 │ │ │ │ - tstpmi r0, r4, lsl r4 @ p-variant is OBSOLETE │ │ │ │ - bge 0xfe867b2c │ │ │ │ - vmlsl.u8 q8, d20, d21 │ │ │ │ - @ instruction: 0xf0051381 │ │ │ │ - vst3.8 {d0,d2,d4}, [r4 :64], ip │ │ │ │ - vmvn.i32 q9, #49152 @ 0x0000c000 │ │ │ │ - tstmi sp, #256 @ 0x100 │ │ │ │ - andcs pc, r3, r4, asr #7 │ │ │ │ - streq pc, [pc, -r4] │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - svccs 0x0070f5b2 │ │ │ │ - eorgt pc, ip, sp, asr #17 │ │ │ │ - @ instruction: 0xf0029007 │ │ │ │ - andcs r8, r1, #1409286145 @ 0x54000001 │ │ │ │ - andls sl, r0, #98304 @ 0x18000 │ │ │ │ - @ instruction: 0xf6474630 │ │ │ │ - vmov.i32 d20, #1280 @ 0x00000500 │ │ │ │ - vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ - strls r4, [r9, -r3, lsl #8] │ │ │ │ - movwls r9, #25608 @ 0x6408 │ │ │ │ - @ instruction: 0xf7f3950a │ │ │ │ - @ instruction: 0xf7fffd79 │ │ │ │ - vpmax.s8 , q8, q14 │ │ │ │ - vsubw.s8 , q0, d13 │ │ │ │ - @ instruction: 0x43a30310 │ │ │ │ - ldrbhi pc, [r3], #-1 @ │ │ │ │ - cmnpcs r8, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svccs 0x0070f5b3 │ │ │ │ - strbthi pc, [fp], #2 @ │ │ │ │ - @ instruction: 0xf1410425 │ │ │ │ - vst3.32 {d8-d10}, [r4 :256], fp │ │ │ │ - @ instruction: 0xf5b31386 │ │ │ │ - @ instruction: 0xf47f1f84 │ │ │ │ - stmdbge r6, {r5, r6, r9, fp, sp, pc} │ │ │ │ - vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - stmib sp, {r0, r8, r9, ip, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d6 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - @ instruction: 0xf0041303 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - blx 0xff9a89a4 │ │ │ │ - blt 0x13a89d4 │ │ │ │ - movwne pc, #5060 @ 0x13c4 @ │ │ │ │ - movwls r0, #46119 @ 0xb427 │ │ │ │ - bge 0x11e7ee0 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049208 │ │ │ │ - andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ - @ instruction: 0xf0020aa2 │ │ │ │ - vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ - tstmi r4, #-2130706432 @ 0x81000000 │ │ │ │ - andcs sl, r1, #98304 @ 0x18000 │ │ │ │ - andls r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - sbcscs pc, sp, #74448896 @ 0x4700000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f3940a │ │ │ │ - @ instruction: 0xf7fffd29 │ │ │ │ - vpmin.s8 d27, d24, d12 │ │ │ │ - vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl r3 │ │ │ │ + @ instruction: 0x81a4f042 │ │ │ │ + tstpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svcvs 0x0000f5b3 │ │ │ │ + msrhi SPSR_fc, r2 │ │ │ │ + svcvs 0x0010f5b3 │ │ │ │ + cmpphi sl, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - beq 0xfe9552ac │ │ │ │ - strne pc, [r1, #964] @ 0x3c4 │ │ │ │ - tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf004ab20 │ │ │ │ + movwls r0, #53775 @ 0xd20f │ │ │ │ + svcvs 0x00d8f414 │ │ │ │ + movwne pc, #5060 @ 0x13c4 @ │ │ │ │ + movwcs lr, #47565 @ 0xb9cd │ │ │ │ + blge 0x5e79d0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r6, #-1409286144 @ 0xac000000 │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - @ instruction: 0xf0041340 │ │ │ │ - movwls r0, #41999 @ 0xa40f │ │ │ │ - strcs lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - mrc2 7, 7, pc, cr6, cr1, {7} │ │ │ │ - blt 0x228a60 │ │ │ │ - strmi pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ - bge 0xe7c68 │ │ │ │ + movwcs r2, #513 @ 0x201 │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + @ instruction: 0xf7f5940a │ │ │ │ + @ instruction: 0xf7fff895 │ │ │ │ + @ instruction: 0xf404bb05 │ │ │ │ + @ instruction: 0xf5b32370 │ │ │ │ + @ instruction: 0xf0022f70 │ │ │ │ + @ instruction: 0xf4148407 │ │ │ │ + @ instruction: 0xf0420200 │ │ │ │ + vst1.16 {d24-d27}, [pc :256], lr │ │ │ │ + vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl #7 │ │ │ │ + svcvs 0x0010f5b3 │ │ │ │ + strbthi pc, [r3], #2 @ │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf5b34023 │ │ │ │ + @ instruction: 0xf0026f40 │ │ │ │ + @ instruction: 0xf5b3851d │ │ │ │ + @ instruction: 0xf0026f60 │ │ │ │ + vst1.8 {d24-d26}, [pc :256], ip │ │ │ │ + vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + andsmi r0, ip, #128, 6 │ │ │ │ + bge 0xff7e7a40 │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf8d0f7f0 │ │ │ │ + ldrdcc pc, [r8], r6 │ │ │ │ + stmdbge r6, {r1, r9, sp} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + @ instruction: 0xf7f44630 │ │ │ │ + @ instruction: 0xf7ffff55 │ │ │ │ + @ instruction: 0xf404bb44 │ │ │ │ + @ instruction: 0xf5b32370 │ │ │ │ + @ instruction: 0xf0002f70 │ │ │ │ + eoreq r8, r0, #212, 14 @ 0x3500000 │ │ │ │ + ldrhi pc, [fp, r0, asr #2] │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + @ instruction: 0xf8d6d104 │ │ │ │ + ldrbeq r3, [r9], #200 @ 0xc8 │ │ │ │ + blge 0xce7d84 │ │ │ │ + ldrdcc pc, [r8], r6 │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls sl, fp, #98304 @ 0x18000 │ │ │ │ + andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ + strls r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ + stmib sp, {r0, sl, sp}^ │ │ │ │ + @ instruction: 0xf7f44506 │ │ │ │ + @ instruction: 0xf7fffe11 │ │ │ │ + @ instruction: 0xf414bb18 │ │ │ │ + @ instruction: 0xf47f4100 │ │ │ │ + beq 0xfe9d533c │ │ │ │ + orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + ldreq pc, [ip, #-5] │ │ │ │ + rsbscs pc, r0, #4, 8 @ 0x4000000 │ │ │ │ + stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ + vorr.i32 d20, #52480 @ 0x0000cd00 │ │ │ │ + @ instruction: 0xf0042003 │ │ │ │ + vabdl.u8 q8, d4, d15 │ │ │ │ + @ instruction: 0xf5b25300 │ │ │ │ + @ instruction: 0xf8cd2f70 │ │ │ │ + andls ip, r7, ip, lsr #32 │ │ │ │ + cmpphi r6, #2 @ p-variant is OBSOLETE │ │ │ │ + stmdbge r6, {r0, r9, sp} │ │ │ │ + ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ + subscc pc, r5, #74448896 @ 0x4700000 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r8], #-1801 @ 0xfffff8f7 │ │ │ │ + strls r9, [sl, #-774] @ 0xfffffcfa │ │ │ │ + stc2 7, cr15, [r8, #972] @ 0x3cc │ │ │ │ + blt 0xffb68910 │ │ │ │ + movwne pc, #53824 @ 0xd240 @ │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf00243a3 │ │ │ │ - vrshr.u64 q12, , #60 │ │ │ │ - andls r1, fp, #268435456 @ 0x10000000 │ │ │ │ + @ instruction: 0xf00143a3 │ │ │ │ + vst3.16 {d8-d10}, [r4 :64], r4 │ │ │ │ + @ instruction: 0xf5b32378 │ │ │ │ + @ instruction: 0xf0022f70 │ │ │ │ + strteq r8, [r5], #-1260 @ 0xfffffb14 │ │ │ │ + ldrthi pc, [ip], #321 @ 0x141 @ │ │ │ │ + orrne pc, r6, #4, 8 @ 0x4000000 │ │ │ │ + svcne 0x0084f5b3 │ │ │ │ + bge 0x1867b3c │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwcc pc, #5060 @ 0x13c4 @ │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ + movwne pc, #13252 @ 0x33c4 @ │ │ │ │ + streq pc, [pc], #-4 @ 0x6a95c │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + @ instruction: 0xf7f4940a │ │ │ │ + @ instruction: 0xf7fffaf3 │ │ │ │ + vmull.u , d4, d3[2] │ │ │ │ + strteq r1, [r7], #-769 @ 0xfffffcff │ │ │ │ + @ instruction: 0xf53f930b │ │ │ │ + vmull.u q13, d4, d0[1] │ │ │ │ + vsubw.u8 , q2, d0 │ │ │ │ + stmib sp, {r0, r1, r9, sp}^ │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - beq 0xfe90f2b8 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + beq 0xfe90f1b4 │ │ │ │ andseq pc, ip, #2 │ │ │ │ strne pc, [r1], #964 @ 0x3c4 │ │ │ │ stmdbge r6, {r2, r4, r8, r9, lr} │ │ │ │ ldrtmi r2, [r0], -r1, lsl #4 │ │ │ │ - vhsub.s8 d25, d7, d0 │ │ │ │ - vmov.i32 d16, #256 @ 0x00000100 │ │ │ │ - movwls r0, #25106 @ 0x6212 │ │ │ │ - @ instruction: 0xf7f3940a │ │ │ │ - @ instruction: 0xf7fffcdb │ │ │ │ - @ instruction: 0xf414ba4e │ │ │ │ + @ instruction: 0xf6479200 │ │ │ │ + vmov.i32 d18, #3328 @ 0x00000d00 │ │ │ │ + strls r0, [sl], #-530 @ 0xfffffdee │ │ │ │ + ldc2 7, cr15, [r8, #-972]! @ 0xfffffc34 │ │ │ │ + blt 0xfe7689b0 │ │ │ │ + tstpeq r0, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + blcs 0x7aa4c │ │ │ │ + bge 0x7e7bc0 │ │ │ │ + vmlsl.u8 q8, d20, d19 │ │ │ │ + @ instruction: 0xf0031581 │ │ │ │ + stmdbge r6, {r2, r3, r4, r8, r9} │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + @ instruction: 0x432b2203 │ │ │ │ + movwls r9, #37382 @ 0x9206 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movtne pc, #964 @ 0x3c4 @ │ │ │ │ + streq pc, [pc], #-4 @ 0x6a9e8 │ │ │ │ + stmib sp, {r1, r3, r8, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f12407 │ │ │ │ + @ instruction: 0xf7ffff05 │ │ │ │ + @ instruction: 0xf414ba05 │ │ │ │ @ instruction: 0xf47f4500 │ │ │ │ - vst2. {d26,d28}, [pc :64], r4 │ │ │ │ + vst1.8 {d26-d27}, [pc], r0 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x43a30310 │ │ │ │ - addhi pc, r0, #2 │ │ │ │ + sbcshi pc, r8, #2 │ │ │ │ andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - andls r2, r7, #805306368 @ 0x30000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049208 │ │ │ │ - andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ + beq 0xfe90f240 │ │ │ │ + strne pc, [r1, #964] @ 0x3c4 │ │ │ │ + andseq pc, ip, #2 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + stmdbge r6, {r1, r3, r5, r8, r9, lr} │ │ │ │ + ldrtmi r9, [r0], -sl, lsl #4 │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + subsvc pc, r1, #73400320 @ 0x4600000 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strls r9, [r7, #-774] @ 0xfffffcfa │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + streq pc, [pc], #-4 @ 0x6aa44 │ │ │ │ + strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ + stc2l 7, cr15, [sl], #972 @ 0x3cc │ │ │ │ + blt 0x13e8a4c │ │ │ │ + strmi pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ + ldmibge r3, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf00243a3 │ │ │ │ + vsubl.u8 q12, d20, d1 │ │ │ │ + andls r1, fp, #268435456 @ 0x10000000 │ │ │ │ vmlsl.u8 q8, d20, d18 │ │ │ │ - @ instruction: 0xf0025300 │ │ │ │ + @ instruction: 0xf0021581 │ │ │ │ vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ - tstmi r4, #-2130706432 @ 0x81000000 │ │ │ │ - andcs sl, r1, #98304 @ 0x18000 │ │ │ │ - andls r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - andvs pc, sp, #73400320 @ 0x4600000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - strls r9, [sl], #-774 @ 0xfffffcfa │ │ │ │ - stc2 7, cr15, [lr], #972 @ 0x3cc │ │ │ │ - blt 0x8e8b14 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049306 │ │ │ │ - strls r0, [sl, #-783] @ 0xfffffcf1 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs lr, #31181 @ 0x79cd │ │ │ │ - @ instruction: 0xf7f29409 │ │ │ │ - @ instruction: 0xf7ffff75 │ │ │ │ - stmib sp, {r0, r3, r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0xf6460106 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ - andls r0, r8, #1207959552 @ 0x48000000 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - andvc pc, r9, #72, 4 @ 0x80000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [lr, #-964] @ 0xfffffc3c │ │ │ │ - stmiblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0x432a5300 │ │ │ │ + andls sl, sl, #98304 @ 0x18000 │ │ │ │ + andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ + @ instruction: 0xf6469200 │ │ │ │ + vmlal.s , d0, d1[3] │ │ │ │ + vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ + movwls r2, #25859 @ 0x6503 │ │ │ │ + vabal.u8 , d4, d7 │ │ │ │ + @ instruction: 0xf0044503 │ │ │ │ + strls r0, [r8, #-1039] @ 0xfffffbf1 │ │ │ │ + @ instruction: 0xf7f39409 │ │ │ │ + @ instruction: 0xf7fffcbd │ │ │ │ + stmdbge r6, {r5, r9, fp, ip, sp, pc} │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + vsubw.u8 q9, q2, d3 │ │ │ │ + movwls r4, #25091 @ 0x6203 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vabal.u8 , d4, d10 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + strls r2, [r9], #-775 @ 0xfffffcf9 │ │ │ │ + @ instruction: 0xff84f7f2 │ │ │ │ + ldmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ - mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ + teqpcc sp, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stmdbge r6, {r3, r9, ip, pc} │ │ │ │ vmin.s8 d20, d8, d16 │ │ │ │ - vrshr.s64 d22, d25, #64 │ │ │ │ + vmlal.s q11, d0, d1[2] │ │ │ │ stmib sp, {r1, r4, r9}^ │ │ │ │ @ instruction: 0xf7f14509 │ │ │ │ - @ instruction: 0xf7fffcfb │ │ │ │ - @ instruction: 0xf896b973 │ │ │ │ - ldrdlt r3, [r3, -r1]! │ │ │ │ - ldrdcc pc, [ip], #134 @ 0x86 │ │ │ │ - @ instruction: 0xf57f07df │ │ │ │ - stmib sp, {r1, r3, r5, r6, r8, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf6490106 │ │ │ │ - vqdmlal.s q11, d16, d1[7] │ │ │ │ - andls r0, r8, #335544320 @ 0x14000000 │ │ │ │ + @ instruction: 0xf7fffd1d │ │ │ │ + stmib sp, {r0, r2, r7, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf6460106 │ │ │ │ + vbic.i32 d19, #3328 @ 0x00000d00 │ │ │ │ + andls r0, r8, #1207959552 @ 0x48000000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - adcspl pc, r9, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ + rscspl pc, r9, #72, 4 @ 0x80000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - stc2l 7, cr15, [r0], #964 @ 0x3c4 │ │ │ │ - ldmdblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2 7, cr15, [sl, #-964] @ 0xfffffc3c │ │ │ │ + ldmdblt r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ @ instruction: 0xf8d6b123 │ │ │ │ - ldrbeq r3, [fp, ip, asr #1] │ │ │ │ - stmdbge pc, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ @ │ │ │ │ + ldrbeq r3, [pc, ip, asr #1] │ │ │ │ + stmdbge r9!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ mvnvs pc, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ stmdbge r6, {r3, r9, ip, pc} │ │ │ │ @ instruction: 0xf6494630 │ │ │ │ - vsubl.s8 , d16, d9 │ │ │ │ + vrshr.s64 d21, d21, #64 │ │ │ │ stmib sp, {r0, r2, r9}^ │ │ │ │ @ instruction: 0xf7f14509 │ │ │ │ - @ instruction: 0xf7fffcc5 │ │ │ │ - stmib sp, {r0, r2, r3, r4, r5, r8, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0xf6460106 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ - andls r0, r8, #1207959552 @ 0x48000000 │ │ │ │ + @ instruction: 0xf7fffcef │ │ │ │ + @ instruction: 0xf896b957 │ │ │ │ + ldrdlt r3, [r3, -r1]! │ │ │ │ + ldrdcc pc, [ip], #134 @ 0x86 │ │ │ │ + @ instruction: 0xf57f07db │ │ │ │ + stmib sp, {r1, r2, r3, r6, r8, fp, sp, pc}^ │ │ │ │ + @ instruction: 0xf6490106 │ │ │ │ + vqdmlal.s q11, d16, d1[6] │ │ │ │ + andls r0, r8, #335544320 @ 0x14000000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - subsvc pc, r9, #72, 4 @ 0x80000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ + addpl pc, r5, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [r2], #964 @ 0x3c4 │ │ │ │ - stmdblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2l 7, cr15, [r4], {241} @ 0xf1 │ │ │ │ + ldmdblt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ - mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ + teqpcc sp, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stmdbge r6, {r3, r9, ip, pc} │ │ │ │ vmin.s8 d20, d8, d16 │ │ │ │ - vmlal.s q11, d16, d1[4] │ │ │ │ + vrshr.s64 d22, d9, #64 │ │ │ │ stmib sp, {r1, r4, r9}^ │ │ │ │ @ instruction: 0xf7f14509 │ │ │ │ - @ instruction: 0xf7fffc9f │ │ │ │ - adccs fp, r0, #376832 @ 0x5c000 │ │ │ │ - sbceq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - vmax.s8 d8, d0, d14 │ │ │ │ - rscscs r8, r0, #-2147483636 @ 0x8000000c │ │ │ │ - adcseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - vmax.s8 d8, d0, d27 │ │ │ │ - rscscs r8, r0, #1191182336 @ 0x47000000 │ │ │ │ - addseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf5b38598 │ │ │ │ - @ instruction: 0xf0010f20 │ │ │ │ - @ instruction: 0xf5b3857f │ │ │ │ - @ instruction: 0xf47f0f00 │ │ │ │ - movwcs sl, #2296 @ 0x8f8 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ - ldrtmi r3, [r0], -r6, lsl #4 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049208 │ │ │ │ - andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ - vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ - strls r3, [sl], #-1027 @ 0xfffffbfd │ │ │ │ - blx 0xca8c70 │ │ │ │ - ldmdblt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - subeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ - addeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - vqsub.s8 d24, d15, d4 │ │ │ │ - vsubl.s8 q8, d16, d0 │ │ │ │ + @ instruction: 0xf7fffcc1 │ │ │ │ + stmib sp, {r0, r3, r5, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf6460106 │ │ │ │ + vbic.i32 d19, #3328 @ 0x00000d00 │ │ │ │ + andls r0, r8, #1207959552 @ 0x48000000 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + eorvs pc, r1, #72, 4 @ 0x80000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ + stc2 7, cr15, [lr], #964 @ 0x3c4 │ │ │ │ + ldmdblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + vsubl.s8 q9, d16, d16 │ │ │ │ + addsmi r0, r3, #192, 4 │ │ │ │ + strhi pc, [pc], -r1 │ │ │ │ + teqphi r3, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + vrshr.s64 q9, q8, #64 │ │ │ │ + addsmi r0, r3, #176, 4 │ │ │ │ + strthi pc, [ip], -r1 │ │ │ │ + strbhi pc, [r8], #-512 @ 0xfffffe00 @ │ │ │ │ + vrshr.s64 q9, q8, #64 │ │ │ │ + addsmi r0, r3, #144, 4 │ │ │ │ + ldrhi pc, [r9, #1] │ │ │ │ + svceq 0x0020f5b3 │ │ │ │ + strhi pc, [r0, #1] │ │ │ │ + svceq 0x0000f5b3 │ │ │ │ + ldmge r7!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + vsubw.u8 q9, q2, d0 │ │ │ │ + stmdbge r6, {r0, r1, r9, sp} │ │ │ │ + andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + ldrmi r9, [sl], -r9, lsl #4 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf7f3940a │ │ │ │ + @ instruction: 0xf7fffa3f │ │ │ │ + vmul.i8 , , q4 │ │ │ │ + vmlal.s q8, d0, d0[0] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - ldmge r5, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, ror r3 │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - msrhi CPSR_fxc, #2 │ │ │ │ - ldrthi pc, [sl], #512 @ 0x200 @ │ │ │ │ - svcne 0x0080f5b3 │ │ │ │ - strhi pc, [lr, #-2]! │ │ │ │ - bichi pc, sl, #268435456 @ 0x10000000 │ │ │ │ - @ instruction: 0xf0022b20 │ │ │ │ - vcgt.s8 d8, d2, d13 │ │ │ │ - blcs 0x8b724 │ │ │ │ - bichi pc, r7, #2 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ - movwls r4, #29443 @ 0x7303 │ │ │ │ - stmdbge r6, {r0, r8, r9, sp} │ │ │ │ - @ instruction: 0x461a4630 │ │ │ │ - streq pc, [pc], #-4 @ 0x6ad0c │ │ │ │ - strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ - @ instruction: 0xf7f2950a │ │ │ │ - @ instruction: 0xf7fff801 │ │ │ │ - strtmi fp, [r1], -fp, lsr #17 │ │ │ │ - stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ - stmib sp, {r0, r1, r2, r8, sl, ip, lr}^ │ │ │ │ - @ instruction: 0xf7ef5509 │ │ │ │ - stmdbge r6, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7f04630 │ │ │ │ - stmdacs r0, {r0, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldmdbge r1, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf57f07e2 │ │ │ │ - @ instruction: 0xf3c4a898 │ │ │ │ - strteq r5, [r3], #195 @ 0xc3 │ │ │ │ - rschi pc, r7, r1, lsl #2 │ │ │ │ - ldmdavs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ - movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ - vqdmulh.s d18, d2, d2 │ │ │ │ - stmdacs r0, {r0, r2, pc} │ │ │ │ - ldmge pc!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ - movwpl pc, #1103 @ 0x44f @ │ │ │ │ - movteq pc, #704 @ 0x2c0 @ │ │ │ │ + andshi pc, r5, #0 │ │ │ │ + addeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47f4293 │ │ │ │ + teqcs r0, #212, 16 @ 0xd40000 │ │ │ │ + cmnpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0020f80 │ │ │ │ - vabdl.u8 q12, d20, d16 │ │ │ │ - vrshl.s8 q9, q0, q8 │ │ │ │ - strdmi r7, [r3], -lr @ │ │ │ │ - tstmi sp, #2496 @ 0x9c0 │ │ │ │ - cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svccs 0x0070f5b3 │ │ │ │ - strbeq lr, [r5, #-2639] @ 0xfffff5b1 │ │ │ │ - adchi pc, r2, r3 │ │ │ │ + @ instruction: 0xf0021f00 │ │ │ │ + vcgt.s8 d8, d0, d28 │ │ │ │ + @ instruction: 0xf5b384bb │ │ │ │ + @ instruction: 0xf0021f80 │ │ │ │ + vrshl.s8 d8, d31, d1 │ │ │ │ + blcs 0x88bba4 │ │ │ │ + movwhi pc, #57346 @ 0xe002 @ │ │ │ │ + addhi pc, lr, #536870912 @ 0x20000000 │ │ │ │ + @ instruction: 0xf0022b00 │ │ │ │ + @ instruction: 0xf3c483c8 │ │ │ │ + movwls r2, #25347 @ 0x6303 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwcs r9, #4871 @ 0x1307 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - streq pc, [r3, -r7] │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f89708 │ │ │ │ - @ instruction: 0xf7fffd41 │ │ │ │ - @ instruction: 0xf004b865 │ │ │ │ - @ instruction: 0xf1b37360 │ │ │ │ - @ instruction: 0xf0007f60 │ │ │ │ - movwcs r8, #325 @ 0x145 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ - stmdbeq r3!, {r0, r3, r8, r9, ip, lr}^ │ │ │ │ - andeq pc, sl, #196, 6 @ 0x10000003 │ │ │ │ - mvnscc pc, #50331648 @ 0x3000000 │ │ │ │ - @ instruction: 0x01224313 │ │ │ │ - andcc pc, r0, #33554432 @ 0x2000000 │ │ │ │ - subsmi sl, sl, r6, lsl #18 │ │ │ │ - vst4. {d0,d2,d4,d6}, [r3 :128], r3 │ │ │ │ - ldrtmi r2, [r0], -r0, lsl #7 │ │ │ │ - vmov.i32 q10, #195 @ 0x000000c3 │ │ │ │ - vhsub.u8 d21, d20, d3 │ │ │ │ - strls r6, [r8, -r0, lsl #9] │ │ │ │ - b 0x114f600 │ │ │ │ - subseq r4, fp, r4, asr #7 │ │ │ │ - @ instruction: 0xf7f89307 │ │ │ │ - @ instruction: 0xf7ffff35 │ │ │ │ - @ instruction: 0xf5b3b83d │ │ │ │ - @ instruction: 0xf0000f20 │ │ │ │ - @ instruction: 0xf5b38282 │ │ │ │ - @ instruction: 0xf47f0f40 │ │ │ │ - vmvn.i16 d26, #196 @ 0x00c4 │ │ │ │ - @ instruction: 0xf0045700 │ │ │ │ - ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - movwls r0, #39589 @ 0x9aa5 │ │ │ │ - strbvs pc, [r9], -r9, asr #12 @ │ │ │ │ - streq pc, [r5], -r0, asr #5 │ │ │ │ - @ instruction: 0xf6492301 │ │ │ │ - vrshr.s64 d22, d25, #64 │ │ │ │ - movwls r0, #517 @ 0x205 │ │ │ │ - addsmi r2, pc, #0, 6 │ │ │ │ - ldrtmi fp, [r2], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf3c4a906 │ │ │ │ - @ instruction: 0xf0051681 │ │ │ │ - teqmi r5, #28, 10 @ 0x7000000 │ │ │ │ - strls r9, [sl, #-1798] @ 0xfffff8fa │ │ │ │ + @ instruction: 0xf004461a │ │ │ │ + strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ + strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ + @ instruction: 0xf810f7f2 │ │ │ │ + stmialt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ + strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ + cdp2 7, 12, cr15, cr10, cr15, {7} │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + blx 0xfeda8c84 │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + @ instruction: 0x07e2a910 │ │ │ │ + ldmge r7, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + sbcpl pc, r3, r4, asr #7 │ │ │ │ + @ instruction: 0xf10104a3 │ │ │ │ + ldcvs 0, cr8, [r3, #-928]! @ 0xfffffc60 │ │ │ │ + vmov.i16 d22, #187 @ 0x00bb │ │ │ │ + blcs 0xf78f0 │ │ │ │ + andhi pc, r6, r2, asr #4 │ │ │ │ + @ instruction: 0xf47f2800 │ │ │ │ + vst2. {d26-d27}, [pc :256], lr │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ + eormi r0, r3, r0, asr #6 │ │ │ │ + svceq 0x0080f5b3 │ │ │ │ + strhi pc, [r1, r2]! │ │ │ │ + strbcs pc, [r0, #964] @ 0x3c4 @ │ │ │ │ + mvnsvc pc, #64, 4 │ │ │ │ + stceq 0, cr4, [r7, #-140]! @ 0xffffff74 │ │ │ │ + vst2.8 {d4-d7}, [r4 :64]! │ │ │ │ + @ instruction: 0xf5b32370 │ │ │ │ + b 0x1436ad8 │ │ │ │ + @ instruction: 0xf0030545 │ │ │ │ + stmdbge r6, {r0, r1, r5, r7, pc} │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + @ instruction: 0xf0074403 │ │ │ │ + stmib sp, {r0, r1, r8, r9, sl}^ │ │ │ │ + strls r4, [r8, -r6, lsl #10] │ │ │ │ + ldc2l 7, cr15, [r0, #-992] @ 0xfffffc20 │ │ │ │ + stmdalt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + msrvc SPSR_, #4 │ │ │ │ + svcvc 0x0060f1b3 │ │ │ │ + mrshi pc, (UNDEF: 70) @ │ │ │ │ + ldrmi r2, [pc], -r0, lsl #6 │ │ │ │ + movwpl lr, #39373 @ 0x99cd │ │ │ │ + vmul.f q8, q2, d3[4] │ │ │ │ + vst1.8 {d0-d3}, [r3], sl │ │ │ │ + tstmi r3, #252, 6 @ 0xf0000003 │ │ │ │ + vst4.8 {d0,d2,d4,d6}, [r2 :128], r2 │ │ │ │ + stmdbge r6, {r9, ip, sp} │ │ │ │ + mvneq r4, sl, asr r0 │ │ │ │ + orrcs pc, r0, #50331648 @ 0x3000000 │ │ │ │ + subsmi r4, r3, r0, lsr r6 │ │ │ │ + addpl pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strvs pc, [r0], #836 @ 0x344 │ │ │ │ + andls r9, r6, #8, 14 @ 0x200000 │ │ │ │ + bicmi lr, r4, #274432 @ 0x43000 │ │ │ │ + movwls r0, #28763 @ 0x705b │ │ │ │ + @ instruction: 0xff44f7f8 │ │ │ │ + ldmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svceq 0x0020f5b3 │ │ │ │ + addhi pc, r3, #0 │ │ │ │ + svceq 0x0040f5b3 │ │ │ │ + ldmdage r3!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + vmlsl.u8 q8, d20, d18 │ │ │ │ + @ instruction: 0xf0021581 │ │ │ │ + @ instruction: 0xf004021c │ │ │ │ + @ instruction: 0x432a030f │ │ │ │ + movwls r4, #38448 @ 0x9630 │ │ │ │ + strpl pc, [r0], -r4, asr #7 │ │ │ │ + andls r2, sl, #67108864 @ 0x4000000 │ │ │ │ + @ instruction: 0xf6499300 │ │ │ │ + vmls.f d22, d0, d1[1] │ │ │ │ + movwcs r0, #1285 @ 0x505 │ │ │ │ + adcsvs pc, r5, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + svclt 0x0008429e │ │ │ │ + stmdbge r6, {r1, r3, r5, r9, sl, lr} │ │ │ │ + strne pc, [r1, #-964] @ 0xfffffc3c │ │ │ │ + strls r9, [fp, #-1542] @ 0xfffff9fa │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d7 │ │ │ │ - vabal.u8 , d4, d1 │ │ │ │ - strls r4, [fp, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7f39408 │ │ │ │ - @ instruction: 0xf7fffb0d │ │ │ │ - stmib sp, {r7, fp, ip, sp, pc}^ │ │ │ │ - ldrtmi r1, [r0], -r6, lsl #8 │ │ │ │ - stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ - andls r7, sl, #8, 10 @ 0x2000000 │ │ │ │ - @ instruction: 0xf940f7fa │ │ │ │ - stmdalt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ - strle r0, [r3, #-1940] @ 0xfffff86c │ │ │ │ - svceq 0x000ef010 │ │ │ │ - svcge 0x00f7f43e │ │ │ │ - strle r0, [r2, #-336] @ 0xfffffeb0 │ │ │ │ - @ instruction: 0xf1410594 │ │ │ │ - @ instruction: 0xf1a18160 │ │ │ │ - bcs 0x1ab6b0 │ │ │ │ - andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0x7369c │ │ │ │ - svcge 0x00e9f43e │ │ │ │ - ldrtmi r2, [r0], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf8cd9504 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r8], #-1287 @ 0xfffffaf9 │ │ │ │ + blx 0x7a8db6 │ │ │ │ + ldmdalt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + smlabteq r6, sp, r9, lr │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + andpl lr, r8, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf7fa940a │ │ │ │ + @ instruction: 0xf7fef94f │ │ │ │ + @ instruction: 0xf8d6bfff │ │ │ │ + ldreq r2, [r4, r8, asr #1] │ │ │ │ + @ instruction: 0xf010d503 │ │ │ │ + @ instruction: 0xf43e0f0e │ │ │ │ + ldrsheq sl, [r0, #-246] @ 0xffffff0a │ │ │ │ + ldreq sp, [r4, #1282] @ 0x502 │ │ │ │ + msrhi SPSR_c, r1, asr #2 │ │ │ │ + andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ + svclt 0x00942a05 │ │ │ │ + andcs r2, r1, #0, 4 │ │ │ │ + @ instruction: 0xf43e2a00 │ │ │ │ + andcs sl, r0, #232, 30 @ 0x3a0 │ │ │ │ + @ instruction: 0xf8cd4630 │ │ │ │ + @ instruction: 0xf8cde010 │ │ │ │ stmib sp, {r3, lr, pc}^ │ │ │ │ - andls r7, r5, #0, 28 │ │ │ │ + andls r7, r5, #0, 10 │ │ │ │ @ instruction: 0xf7f99203 │ │ │ │ - @ instruction: 0xf7fffc09 │ │ │ │ - sbccs fp, r0, #5373952 @ 0x520000 │ │ │ │ + @ instruction: 0xf7fffc17 │ │ │ │ + sbccs fp, r0, #80, 16 @ 0x500000 │ │ │ │ sbcseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vshl.s8 d8, d6, d16 │ │ │ │ @ instruction: 0xf1b382ed │ │ │ │ @ instruction: 0xf0011fc0 │ │ │ │ sbcscs r8, r0, #180, 8 @ 0xb4000000 │ │ │ │ sbceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ adcscs r8, r0, #148, 8 @ 0x94000000 │ │ │ │ sbceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf896afc4 │ │ │ │ + @ instruction: 0xf896afc2 │ │ │ │ @ instruction: 0xf8d610d1 │ │ │ │ @ instruction: 0xf8d630c8 │ │ │ │ stmdbcs r0, {r2, r3, r6, r7, sp} │ │ │ │ tstphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0x6bb04 │ │ │ │ - svcge 0x00b5f47e │ │ │ │ + blcs 0x6ba98 │ │ │ │ + svcge 0x00b3f47e │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r6, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf3c4a906 │ │ │ │ ldrtmi r4, [r0], -r3, lsl #4 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ movwls r0, #527 @ 0x20f │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [sl, #-514] @ 0xfffffdfe │ │ │ │ - @ instruction: 0xf9a2f7f2 │ │ │ │ - ldmdalt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf9b0f7f2 │ │ │ │ + ldmdalt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svceq 0x00a0f5b3 │ │ │ │ movwhi pc, #57345 @ 0xe001 @ │ │ │ │ teqphi r8, #0, 4 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0080f5b3 │ │ │ │ mvnshi pc, #1 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #64, 4 │ │ │ │ bicshi pc, lr, #1 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ - svcge 0x0089f47e │ │ │ │ + svcge 0x0087f47e │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ stmdami r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ streq pc, [pc, -r4] │ │ │ │ + stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ movwhi pc, #2 @ │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmib sp, {r3, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f24509 │ │ │ │ - @ instruction: 0xf7fefbf3 │ │ │ │ - @ instruction: 0xf5b3bf6f │ │ │ │ + @ instruction: 0xf7fefc01 │ │ │ │ + @ instruction: 0xf5b3bf6d │ │ │ │ @ instruction: 0xf47e0fa0 │ │ │ │ - adceq sl, r3, #424 @ 0x1a8 │ │ │ │ + adceq sl, r3, #104, 30 @ 0x1a0 │ │ │ │ ldrhi pc, [r5], #320 @ 0x140 │ │ │ │ cmnpmi pc, #36 @ p-variant is OBSOLETE @ 0x24 │ │ │ │ rsbsne pc, pc, #81788928 @ 0x4e00000 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ mvneq pc, #587202560 @ 0x23000000 │ │ │ │ @ instruction: 0xd1084293 │ │ │ │ ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ @@ -92979,211 +92952,211 @@ │ │ │ │ andcs r2, r1, #738197504 @ 0x2c000000 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vmlal.u , d20, d0[0] │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - ldc2l 7, cr15, [r0, #972] @ 0x3cc │ │ │ │ - svclt 0x00b1f7fe │ │ │ │ + ldc2l 7, cr15, [lr, #972] @ 0x3cc │ │ │ │ + svclt 0x00aff7fe │ │ │ │ svceq 0x00a0f5b2 │ │ │ │ - svcge 0x0037f47e │ │ │ │ + svcge 0x0035f47e │ │ │ │ @ instruction: 0xf10202a3 │ │ │ │ eoreq r8, r7, #93 @ 0x5d │ │ │ │ strthi pc, [r4], -r0, lsl #2 │ │ │ │ cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - svcge 0x002bf47e │ │ │ │ + svcge 0x0029f47e │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ rsclt r9, r3, #402653184 @ 0x18000000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ addseq r2, fp, pc, lsl #4 │ │ │ │ stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ movwls r4, #37383 @ 0x9207 │ │ │ │ - ldc2l 7, cr15, [r6, #-1000] @ 0xfffffc18 │ │ │ │ - svclt 0x001af7fe │ │ │ │ + stc2l 7, cr15, [r4, #-1000]! @ 0xfffffc18 │ │ │ │ + svclt 0x0018f7fe │ │ │ │ movwpl pc, #1103 @ 0x44f @ │ │ │ │ msrmi SPSR_, #192, 4 │ │ │ │ streq lr, [r3, -r4, lsl #20] │ │ │ │ svceq 0x00c0f5b7 │ │ │ │ strthi pc, [fp], r1 │ │ │ │ orrhi pc, sl, #0, 4 │ │ │ │ svcne 0x0000f5b7 │ │ │ │ ldrhi pc, [ip, -r1]! │ │ │ │ svceq 0x0080f5b7 │ │ │ │ strhi pc, [pc, -r1] │ │ │ │ @ instruction: 0xf47f2f00 │ │ │ │ - @ instruction: 0xf004aea4 │ │ │ │ - blcs 0x86c02c │ │ │ │ + @ instruction: 0xf004aea3 │ │ │ │ + blcs 0x86bfc0 │ │ │ │ ldrhi pc, [r6, #2] │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ ldmibeq pc!, {r2, r4, ip, sp, lr, pc}^ @ │ │ │ │ strhi pc, [r8, #-2] │ │ │ │ movtvc pc, #1103 @ 0x44f @ │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf002421c │ │ │ │ movwcs r8, #1408 @ 0x580 │ │ │ │ - vqshlu.s64 d30, d1, #4 │ │ │ │ + vqshlu.s64 d30, d0, #4 │ │ │ │ @ instruction: 0xf0145341 │ │ │ │ movwls r0, #48944 @ 0xbf30 │ │ │ │ - mcrge 4, 7, pc, cr7, cr14, {3} @ │ │ │ │ + mcrge 4, 7, pc, cr5, cr14, {3} @ │ │ │ │ smlabtcs r3, r4, r3, pc @ │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ svclt 0x0018290d │ │ │ │ stmdbcs pc, {r0, r9, sp} @ │ │ │ │ tstphi sl, r2 @ p-variant is OBSOLETE │ │ │ │ ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r9, r9, #8, 2 │ │ │ │ @ instruction: 0xf646a906 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ + vrshr.s64 d18, d29, #64 │ │ │ │ @ instruction: 0xf0040212 │ │ │ │ movwls r0, #25615 @ 0x640f │ │ │ │ strcs r9, [r0], #-1034 @ 0xfffffbf6 │ │ │ │ @ instruction: 0xf7f39407 │ │ │ │ - @ instruction: 0xf7fefb0d │ │ │ │ - eorscs fp, r0, #62, 30 @ 0xf8 │ │ │ │ + @ instruction: 0xf7fefb1b │ │ │ │ + eorscs fp, r0, #60, 30 @ 0xf0 │ │ │ │ rsbseq pc, r0, #192, 4 │ │ │ │ vaddl.u8 q10, d4, d18 │ │ │ │ @ instruction: 0xf0044c03 │ │ │ │ @ instruction: 0xf5b2070f │ │ │ │ @ instruction: 0xf3c40f80 │ │ │ │ @ instruction: 0xf0022403 │ │ │ │ vqshl.s8 d8, d11, d16 │ │ │ │ @ instruction: 0xf1b2827c │ │ │ │ @ instruction: 0xf0021f10 │ │ │ │ vqshl.s8 q4, q14, q8 │ │ │ │ - bcs 0x88cf14 │ │ │ │ + bcs 0x88cea8 │ │ │ │ strhi pc, [fp], #-2 │ │ │ │ subhi pc, r0, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0022a00 │ │ │ │ stmdbge r6, {r1, r2, r4, r5, sl, pc} │ │ │ │ @ instruction: 0xf6494630 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ + vrshr.s64 q8, , #64 │ │ │ │ strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fefd7b │ │ │ │ - adceq fp, r7, #2480 @ 0x9b0 │ │ │ │ + @ instruction: 0xf7fefd89 │ │ │ │ + adceq fp, r7, #2448 @ 0x990 │ │ │ │ strbhi pc, [lr, r1, lsl #2] @ │ │ │ │ movweq pc, #1044 @ 0x414 @ │ │ │ │ ldrbthi pc, [r2], #-64 @ 0xffffffc0 @ │ │ │ │ vpmax.s8 d16, d15, d17 │ │ │ │ eormi r0, r3, pc, lsr r3 │ │ │ │ ldrdeq pc, [r8], #134 @ 0x86 │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ - streq pc, [pc, #-1] @ 0x6b15b │ │ │ │ + streq pc, [pc, #-1] @ 0x6b0ef │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ ldrhi pc, [r4, #-1] │ │ │ │ @ instruction: 0xf57e0701 │ │ │ │ - ldrtmi sl, [r0], -r2, lsl #29 │ │ │ │ + ldrtmi sl, [r0], -r0, lsl #29 │ │ │ │ movwcs fp, #62182 @ 0xf2e6 │ │ │ │ movwls sl, #39174 @ 0x9906 │ │ │ │ movwcs r2, #514 @ 0x202 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0x970600b6 │ │ │ │ strpl lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fa960a │ │ │ │ - @ instruction: 0xf7fefced │ │ │ │ - stcleq 14, cr11, [r3, #-920]! @ 0xfffffc68 │ │ │ │ + @ instruction: 0xf7fefcfb │ │ │ │ + stcleq 14, cr11, [r3, #-912]! @ 0xfffffc70 │ │ │ │ setend be │ │ │ │ @ instruction: 0xf64f8759 │ │ │ │ vmlal.s , d16, d0[4] │ │ │ │ eormi r0, r2, pc, lsl #4 │ │ │ │ svccs 0x005cf5b2 │ │ │ │ - mcrge 4, 3, pc, cr3, cr14, {3} @ │ │ │ │ + mcrge 4, 3, pc, cr1, cr14, {3} @ │ │ │ │ ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57e0711 │ │ │ │ - ldreq sl, [r7, #3678] @ 0xe5e │ │ │ │ - mrcge 5, 2, APSR_nzcv, cr11, cr14, {1} │ │ │ │ + ldreq sl, [r7, #3676] @ 0xe5c │ │ │ │ + mrcge 5, 2, APSR_nzcv, cr9, cr14, {1} │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf0042202 │ │ │ │ @ instruction: 0x4630011f │ │ │ │ - ldc2l 7, cr15, [r6, #-992]! @ 0xfffffc20 │ │ │ │ - mcrlt 7, 6, pc, cr7, cr14, {7} @ │ │ │ │ + stc2 7, cr15, [r4, #992] @ 0x3e0 │ │ │ │ + mcrlt 7, 6, pc, cr5, cr14, {7} @ │ │ │ │ subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf1400221 │ │ │ │ @ instruction: 0xf64f83fe │ │ │ │ vqdmlal.s , d16, d0[4] │ │ │ │ eormi r0, r3, pc, lsl #6 │ │ │ │ svccs 0x005cf5b3 │ │ │ │ - mcrge 4, 2, pc, cr3, cr14, {3} @ │ │ │ │ + mcrge 4, 2, pc, cr1, cr14, {3} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - ldreq pc, [pc], #-4 @ 0x6b1f0 │ │ │ │ + ldreq pc, [pc], #-4 @ 0x6b184 │ │ │ │ andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ stmib sp, {r1, r2, sl, ip, pc}^ │ │ │ │ strls r3, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - mrc2 7, 4, pc, cr10, cr8, {7} │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr6, cr14, {7} │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - rsclt r9, r3, #738197504 @ 0x2c000000 │ │ │ │ - bicpl pc, r0, r4, asr #7 │ │ │ │ - tstls r8, r0, lsr r6 │ │ │ │ - @ instruction: 0xf3c4a906 │ │ │ │ - addseq r3, fp, r3, lsl #4 │ │ │ │ - vsubw.u8 , q2, d12 │ │ │ │ - adceq r4, r4, #201326592 @ 0xc000000 │ │ │ │ - andcc lr, r9, #3358720 @ 0x334000 │ │ │ │ + mcr2 7, 5, pc, cr8, cr8, {7} @ │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr4, cr14, {7} │ │ │ │ + stmdbge r6, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + addseq r3, fp, r3, lsl #10 │ │ │ │ + vsubl.u8 , d4, d11 │ │ │ │ + movwls r5, #49856 @ 0xc2c0 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + adceq r9, r4, #8, 4 @ 0x80000000 │ │ │ │ + strcc lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ movwcs fp, #3924 @ 0xf54 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f32306 │ │ │ │ - @ instruction: 0xf7fefc4b │ │ │ │ - vmull.p8 , d20, d14 │ │ │ │ - @ instruction: 0xf0045700 │ │ │ │ - ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - movwls r0, #39589 @ 0x9aa5 │ │ │ │ - ldreq pc, [r9], sl, asr #4 │ │ │ │ - streq pc, [r5], -r0, asr #5 │ │ │ │ - vcgt.s8 d18, d10, d1 │ │ │ │ - vmlal.s q8, d16, d1[3] │ │ │ │ - movwls r0, #517 @ 0x205 │ │ │ │ - addsmi r2, pc, #0, 6 │ │ │ │ - ldrtmi fp, [r2], -r8, lsl #30 │ │ │ │ + @ instruction: 0xf7fefc59 │ │ │ │ + beq 0xfe91ac04 │ │ │ │ + strne pc, [r1, #964] @ 0x3c4 │ │ │ │ + andseq pc, ip, #2 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + ldrtmi r4, [r0], -sl, lsr #6 │ │ │ │ + vsubw.u8 , q2, d9 │ │ │ │ + movwcs r5, #5632 @ 0x1600 │ │ │ │ + movwls r9, #522 @ 0x20a │ │ │ │ + ldreq pc, [r5, #586] @ 0x24a │ │ │ │ + streq pc, [r5, #-704] @ 0xfffffd40 │ │ │ │ + vcgt.s8 d18, d10, d0 │ │ │ │ + vmlal.s q8, d16, d1[2] │ │ │ │ + addsmi r0, lr, #1342177280 @ 0x50000000 │ │ │ │ + strtmi fp, [sl], -r8, lsl #30 │ │ │ │ @ instruction: 0xf3c4a906 │ │ │ │ - @ instruction: 0xf0051681 │ │ │ │ - teqmi r5, #28, 10 @ 0x7000000 │ │ │ │ - strls r9, [sl, #-1798] @ 0xfffff8fa │ │ │ │ - strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d7 │ │ │ │ - vabal.u8 , d4, d1 │ │ │ │ - strls r4, [fp, #-1027] @ 0xfffffbfd │ │ │ │ + strls r1, [r6], -r1, lsl #10 │ │ │ │ + vabal.u8 , d4, d11 │ │ │ │ + vabal.u8 q9, d4, d3 │ │ │ │ + strls r4, [r7, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f39408 │ │ │ │ - @ instruction: 0xf7fef8f1 │ │ │ │ - beq 0xfe91ac24 │ │ │ │ + @ instruction: 0xf7fef8ff │ │ │ │ + beq 0xfe91abb0 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andseq pc, ip, #2 │ │ │ │ addne pc, r1, r4, asr #7 │ │ │ │ stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ streq lr, [r0, #-2626] @ 0xfffff5be │ │ │ │ streq pc, [pc, -r4] │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf8cd43a1 │ │ │ │ @ instruction: 0xf000c02c │ │ │ │ stmib sp, {r3, r9, sl, pc}^ │ │ │ │ vabal.u8 , d4, d9 │ │ │ │ stccs 5, cr2, [sp, #-12] │ │ │ │ - bcs 0x3daeec │ │ │ │ + bcs 0x3dae80 │ │ │ │ svclt 0x000c9208 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ strpl pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ strls r3, [r7, #-513] @ 0xfffffdff │ │ │ │ - ldrbcc pc, [sp, #1606]! @ 0x646 @ │ │ │ │ + ldrcc pc, [sp, #-1606]! @ 0xfffff9ba │ │ │ │ ldreq pc, [r2, #-704] @ 0xfffffd40 │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vmlal.s , d0, d1[3] │ │ │ │ + vmlal.s , d0, d1[2] │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ stccs 6, cr4, [r0], {48} @ 0x30 │ │ │ │ strtmi fp, [sl], -r8, lsl #30 │ │ │ │ @ instruction: 0xf7f39406 │ │ │ │ - @ instruction: 0xf7fef8b9 │ │ │ │ - beq 0xfe95abb4 │ │ │ │ + @ instruction: 0xf7fef8c7 │ │ │ │ + beq 0xfe95ab40 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ strne pc, [r1, -r4, asr #7] │ │ │ │ andmi pc, r3, r4, asr #7 │ │ │ │ @ instruction: 0xf004431a │ │ │ │ @@ -93191,2695 +93164,2695 @@ │ │ │ │ andls r9, r8, fp, lsl #14 │ │ │ │ strbhi pc, [r3, #0]! @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ andpl lr, r9, #3358720 @ 0x334000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff42f7fa │ │ │ │ - mcrlt 7, 0, pc, cr9, cr14, {7} @ │ │ │ │ + @ instruction: 0xff50f7fa │ │ │ │ + mcrlt 7, 0, pc, cr7, cr14, {7} @ │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldreq r3, [pc], r8, asr #1 │ │ │ │ - ldclge 5, cr15, [pc, #248]! @ 0x6b454 │ │ │ │ + ldclge 5, cr15, [sp, #248]! @ 0xf8 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ - strcs r2, [pc], #-1280 @ 0x6b380 │ │ │ │ + strcs r2, [pc], #-1280 @ 0x6b314 │ │ │ │ strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8cef7f4 │ │ │ │ - stcllt 7, cr15, [r5, #1016]! @ 0x3f8 │ │ │ │ + @ instruction: 0xf8dcf7f4 │ │ │ │ + stcllt 7, cr15, [r3, #1016]! @ 0x3f8 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - ldclge 4, cr15, [pc, #248] @ 0x6b494 │ │ │ │ + ldclge 4, cr15, [sp, #248] @ 0xf8 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ - strcs r2, [pc], #-1280 @ 0x6b3c0 │ │ │ │ + strcs r2, [pc], #-1280 @ 0x6b354 │ │ │ │ strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8aef7f4 │ │ │ │ - stcllt 7, cr15, [r5, #1016] @ 0x3f8 │ │ │ │ + @ instruction: 0xf8bcf7f4 │ │ │ │ + stcllt 7, cr15, [r3, #1016] @ 0x3f8 │ │ │ │ tstpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0016f10 │ │ │ │ vst1.8 {d24}, [pc], r4 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ strhi pc, [r3, -r0] │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ subshi pc, lr, #2 │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e421c │ │ │ │ - @ instruction: 0xf404ad32 │ │ │ │ + @ instruction: 0xf404ad30 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf43e4f70 │ │ │ │ - strtmi sl, [r1], -r2, lsr #27 │ │ │ │ + strtmi sl, [r1], -r0, lsr #27 │ │ │ │ @ instruction: 0xf7efa806 │ │ │ │ - @ instruction: 0xf8d6faed │ │ │ │ + @ instruction: 0xf8d6fb1d │ │ │ │ andcs r3, r9, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf994f7f4 │ │ │ │ - ldclt 7, cr15, [r3, #1016] @ 0x3f8 │ │ │ │ + @ instruction: 0xf9a2f7f4 │ │ │ │ + ldclt 7, cr15, [r1, #1016] @ 0x3f8 │ │ │ │ andsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b24022 │ │ │ │ @ instruction: 0xf0016f10 │ │ │ │ vst1.8 {d24}, [pc :64], r3 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r2, r0, lsl #5 │ │ │ │ svcvs 0x0040f5b2 │ │ │ │ strbhi pc, [sp, r0]! @ │ │ │ │ svcvs 0x0060f5b2 │ │ │ │ sbcshi pc, r5, #2 │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e421c │ │ │ │ - @ instruction: 0xf404ad00 │ │ │ │ + @ instruction: 0xf404acfe │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf53e069a │ │ │ │ - strtmi sl, [r1], -ip, ror #26 │ │ │ │ + strtmi sl, [r1], -sl, ror #26 │ │ │ │ @ instruction: 0xf7efa806 │ │ │ │ - @ instruction: 0xf8d6fab7 │ │ │ │ + @ instruction: 0xf8d6fae7 │ │ │ │ andcs r3, r8, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf95ef7f4 │ │ │ │ - ldcllt 7, cr15, [sp, #-1016] @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf96cf7f4 │ │ │ │ + ldcllt 7, cr15, [fp, #-1016] @ 0xfffffc08 │ │ │ │ svceq 0x0060f5b3 │ │ │ │ tstphi ip, r1 @ p-variant is OBSOLETE │ │ │ │ vmlal.s q9, d0, d0[4] │ │ │ │ addsmi r0, r3, #224, 4 │ │ │ │ tstphi r3, r1 @ p-variant is OBSOLETE │ │ │ │ svcne 0x00d0f1b3 │ │ │ │ - ldclge 4, cr15, [r9], {126} @ 0x7e │ │ │ │ + ldclge 4, cr15, [r7], {126} @ 0x7e │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57e071b │ │ │ │ - movwcs sl, #7380 @ 0x1cd4 │ │ │ │ + movwcs sl, #7378 @ 0x1cd2 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [sl, #-1562] @ 0xfffff9e6 │ │ │ │ - blx 0xfeba94b6 │ │ │ │ - ldclt 7, cr15, [r5, #-1016]! @ 0xfffffc08 │ │ │ │ + blx 0xfef2944a │ │ │ │ + ldclt 7, cr15, [r3, #-1016]! @ 0xfffffc08 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #192, 4 │ │ │ │ rsbhi pc, r0, #1 │ │ │ │ vrshr.s64 d18, d0, #64 │ │ │ │ addsmi r0, r3, #192, 4 │ │ │ │ adcshi pc, r4, r1 │ │ │ │ svceq 0x0040f5b3 │ │ │ │ - stcge 4, cr15, [pc], #504 @ 0x6b708 │ │ │ │ + stcge 4, cr15, [sp], #504 @ 0x1f8 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwls r4, #33539 @ 0x8303 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ movwcs r9, #4873 @ 0x1309 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7f2940a │ │ │ │ - @ instruction: 0xf7fefde7 │ │ │ │ - @ instruction: 0xf5b3bd10 │ │ │ │ + @ instruction: 0xf7fefdf5 │ │ │ │ + @ instruction: 0xf5b3bd0e │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ andscs r8, r0, #1073741886 @ 0x4000003e │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ eorscs r8, r0, #51 @ 0x33 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf404ac8a │ │ │ │ + @ instruction: 0xf404ac88 │ │ │ │ vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ - vmlal.u8 q10, d4, d3 │ │ │ │ - @ instruction: 0xf0042903 │ │ │ │ - @ instruction: 0xf5b3070f │ │ │ │ + @ instruction: 0xf0044803 │ │ │ │ + vabdl.u8 q8, d4, d15 │ │ │ │ + @ instruction: 0xf5b32903 │ │ │ │ @ instruction: 0xf0014f70 │ │ │ │ @ instruction: 0xf8968765 │ │ │ │ ldmib r6, {r0, r4, r6, r7, ip}^ │ │ │ │ stmdbcs r0, {r1, r4, r5, r9, ip, sp} │ │ │ │ ldrbhi pc, [sl, #1]! @ │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0x6c18c │ │ │ │ - ldclge 4, cr15, [r1], #-504 @ 0xfffffe08 │ │ │ │ + blcs 0x6c120 │ │ │ │ + stclge 4, cr15, [pc], #-504 @ 0x6b328 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 7, 3, pc, cr4, cr1, {7} @ │ │ │ │ - ldcllt 7, cr15, [r7], {254} @ 0xfe │ │ │ │ + mrc2 7, 3, pc, cr2, cr1, {7} │ │ │ │ + ldcllt 7, cr15, [r5], {254} @ 0xfe │ │ │ │ svceq 0x00c0f5b3 │ │ │ │ mvnhi pc, r1 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #96, 4 │ │ │ │ bicshi pc, r4, r1 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #80, 4 │ │ │ │ - mrrcge 4, 7, pc, r1, cr14 @ │ │ │ │ + mcrrge 4, 7, pc, pc, cr14 @ │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r4, #515 @ 0x203 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, r1, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0xf7f2950a │ │ │ │ - @ instruction: 0xf7fef975 │ │ │ │ - @ instruction: 0x2320bc3d │ │ │ │ + @ instruction: 0xf7fef983 │ │ │ │ + @ instruction: 0x2320bc3b │ │ │ │ cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf002429a │ │ │ │ vrhadd.s8 d8, d17, d18 │ │ │ │ @ instruction: 0xf5b2821f │ │ │ │ @ instruction: 0xf0020fa0 │ │ │ │ @ instruction: 0xf04f8105 │ │ │ │ vcge.s8 d0, d2, d0 │ │ │ │ vmvn.i32 q12, #14 @ 0x0000000e │ │ │ │ addsmi r0, sl, #64, 6 │ │ │ │ tstphi ip, r2 @ p-variant is OBSOLETE │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #64, 6 │ │ │ │ - stcge 4, cr15, [r1], #-504 @ 0xfffffe08 │ │ │ │ + ldcge 4, cr15, [pc], {126} @ 0x7e │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - andcc pc, sp, #76546048 @ 0x4900000 │ │ │ │ + andcc pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8cd9406 │ │ │ │ stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xffd2960c │ │ │ │ - ldclt 7, cr15, [r2], {254} @ 0xfe │ │ │ │ + blx 0xa95a2 │ │ │ │ + ldclt 7, cr15, [r0], {254} @ 0xfe │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #64, 4 │ │ │ │ strthi pc, [r8], r1 │ │ │ │ ldrbhi pc, [r9, -r0, lsl #4] @ │ │ │ │ svceq 0x0080f5b3 │ │ │ │ strbhi pc, [r8], r1 @ │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #64, 4 │ │ │ │ strthi pc, [pc], r1 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - blge 0xfff68870 │ │ │ │ + blge 0xffee8804 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6b688 │ │ │ │ + streq pc, [pc], #-4 @ 0x6b61c │ │ │ │ stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f13406 │ │ │ │ - @ instruction: 0xf7fefc95 │ │ │ │ - @ instruction: 0x2320bbed │ │ │ │ + @ instruction: 0xf7fefca3 │ │ │ │ + @ instruction: 0x2320bbeb │ │ │ │ cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf002429a │ │ │ │ vand q4, , │ │ │ │ @ instruction: 0xf5b281af │ │ │ │ @ instruction: 0xf0020fa0 │ │ │ │ @ instruction: 0xf04f8056 │ │ │ │ vcge.s8 d0, d1, d0 │ │ │ │ vqshl.s64 q12, , #0 │ │ │ │ addsmi r0, sl, #64, 6 │ │ │ │ msrhi CPSR_xc, r2 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #64, 6 │ │ │ │ - blge 0xff4e88c4 │ │ │ │ + blge 0xff468858 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - subvc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + subvc pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8cd9406 │ │ │ │ stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xfe9296ac │ │ │ │ - bllt 0xff1296e4 │ │ │ │ + blx 0xfeca9640 │ │ │ │ + bllt 0xff0a9678 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ orrshi pc, ip, #1 │ │ │ │ - blx 0x1f296b4 │ │ │ │ - blls 0x1f4700 │ │ │ │ + blx 0xfea29648 │ │ │ │ + blls 0x1f4694 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - andsmi pc, r5, #74448896 @ 0x4700000 │ │ │ │ + subscc pc, r5, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f39400 │ │ │ │ - @ instruction: 0xf7fef85d │ │ │ │ - @ instruction: 0xf24abc24 │ │ │ │ - vrsra.s64 d16, d9, #64 │ │ │ │ + @ instruction: 0xf7fef86b │ │ │ │ + @ instruction: 0xf24abc22 │ │ │ │ + vrsra.s64 d16, d5, #64 │ │ │ │ vcgt.s8 d16, d10, d5 │ │ │ │ - vmlal.s q8, d16, d1[3] │ │ │ │ + vmlal.s q8, d16, d1[2] │ │ │ │ svccs 0x00000205 │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf7f39400 │ │ │ │ - @ instruction: 0xf7fef849 │ │ │ │ - beq 0xfe95a77c │ │ │ │ + @ instruction: 0xf7fef857 │ │ │ │ + beq 0xfe95a708 │ │ │ │ stmdbge r6, {r1, r3, r8, sl, ip, pc} │ │ │ │ strne pc, [r1, #964] @ 0x3c4 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ @ instruction: 0x432b031c │ │ │ │ @ instruction: 0xf0049308 │ │ │ │ movwls r0, #37663 @ 0x931f │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - stc2l 7, cr15, [ip, #992]! @ 0x3e0 │ │ │ │ - bllt 0xfe1a9760 │ │ │ │ + ldc2l 7, cr15, [sl, #992]! @ 0x3e0 │ │ │ │ + bllt 0xfe1296f4 │ │ │ │ svcvs 0x008cf1b7 │ │ │ │ cmnphi lr, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f429f │ │ │ │ - rsceq sl, r1, #30720 @ 0x7800 │ │ │ │ - blge 0x768d78 │ │ │ │ + rsceq sl, r1, #29696 @ 0x7400 │ │ │ │ + blge 0x728d0c │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7f84630 │ │ │ │ - @ instruction: 0xf7fef901 │ │ │ │ - @ instruction: 0xf7efbbe6 │ │ │ │ - movwcs pc, #7077 @ 0x1ba5 @ │ │ │ │ + @ instruction: 0xf7fef90f │ │ │ │ + @ instruction: 0xf7efbbe4 │ │ │ │ + movwcs pc, #7091 @ 0x1bb3 @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - andvs pc, sp, #73400320 @ 0x4600000 │ │ │ │ + subpl pc, sp, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f39500 │ │ │ │ - @ instruction: 0xf7fef811 │ │ │ │ - @ instruction: 0xf44fbbd8 │ │ │ │ + @ instruction: 0xf7fef81f │ │ │ │ + @ instruction: 0xf44fbbd6 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ eorhi pc, r3, #2 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ @ instruction: 0xf5b384a9 │ │ │ │ @ instruction: 0xf0026f60 │ │ │ │ vst1.64 {d24-d27}, [pc], r9 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ andsmi r0, ip, #128, 6 │ │ │ │ - blge 0x11e89dc │ │ │ │ + blge 0x1168970 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ - ldreq r3, [pc], #-200 @ 0x6b7f4 │ │ │ │ - blge 0xfece8cf0 │ │ │ │ + ldreq r3, [pc], #-200 @ 0x6b788 │ │ │ │ + blge 0xfec68c84 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8fcf7ef │ │ │ │ + @ instruction: 0xf92cf7ef │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ - @ instruction: 0xf7feffa3 │ │ │ │ - @ instruction: 0xf44fbba2 │ │ │ │ + @ instruction: 0xf7feffb1 │ │ │ │ + @ instruction: 0xf44fbba0 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ @ instruction: 0x81a4f002 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ @ instruction: 0xf5b384b5 │ │ │ │ @ instruction: 0xf0026f60 │ │ │ │ vst1.32 {d24-d27}, [pc], r0 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ andsmi r0, ip, #128, 6 │ │ │ │ - blge 0x468a48 │ │ │ │ + blge 0x3e89dc │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldrbeq r3, [fp], #200 @ 0xc8 │ │ │ │ - blge 0x1f68d5c │ │ │ │ + blge 0x1ee8cf0 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8c6f7ef │ │ │ │ + @ instruction: 0xf8f6f7ef │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ - @ instruction: 0xf7feff6d │ │ │ │ - @ instruction: 0xf404bb6c │ │ │ │ + @ instruction: 0xf7feff7b │ │ │ │ + @ instruction: 0xf404bb6a │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf53e041d │ │ │ │ - @ instruction: 0xf8d6ab62 │ │ │ │ + @ instruction: 0xf8d6ab60 │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ stmdbge r6, {r0, r1, r3, r9} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ strls r3, [r8, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ strls r2, [r9], #-1039 @ 0xfffffbf1 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f34506 │ │ │ │ - @ instruction: 0xf7fefe31 │ │ │ │ - rsclt fp, r3, #72, 22 @ 0x12000 │ │ │ │ + @ instruction: 0xf7fefe3f │ │ │ │ + rsclt fp, r3, #71680 @ 0x11800 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmib sp, {r0, r1, r3, r4, r7}^ │ │ │ │ andcs r2, r1, #738197504 @ 0x2c000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vmlal.u , d20, d0[0] │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - @ instruction: 0xf94ef7f3 │ │ │ │ - bllt 0xc698f4 │ │ │ │ + @ instruction: 0xf95cf7f3 │ │ │ │ + bllt 0xbe9888 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldreq r3, [r9], #-200 @ 0xffffff38 │ │ │ │ - blge 0x9e8e08 │ │ │ │ + blge 0x968d9c │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ - strcs r2, [pc], #-1280 @ 0x6b934 │ │ │ │ + strcs r2, [pc], #-1280 @ 0x6b8c8 │ │ │ │ strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - ldc2l 7, cr15, [r4, #972]! @ 0x3cc │ │ │ │ - bllt 0x36993c │ │ │ │ + mcr2 7, 0, pc, cr2, cr3, {7} @ │ │ │ │ + bllt 0x2e98d0 │ │ │ │ teqpne ip, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ bicshi pc, pc, #64 @ 0x40 │ │ │ │ - blvs 0xfe746e20 │ │ │ │ + blvs 0xfe746db4 │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ strteq r8, [r0], #984 @ 0x3d8 │ │ │ │ bicshi pc, r5, #0, 2 │ │ │ │ @ instruction: 0xf587fab7 │ │ │ │ svccs 0x0000096d │ │ │ │ bichi pc, pc, #0 │ │ │ │ strtmi r2, [r8], -r1, lsl #6 │ │ │ │ rsbscc pc, ip, r6, lsl #17 │ │ │ │ stmibmi r0!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldc2 0, cr15, [r2], {183} @ 0xb7 │ │ │ │ + stc2l 0, cr15, [r8], #-732 @ 0xfffffd24 │ │ │ │ and r4, r3, r0, lsl #13 │ │ │ │ - stccs 5, cr3, [pc, #-4] @ 0x6b988 │ │ │ │ + stccs 5, cr3, [pc, #-4] @ 0x6b91c │ │ │ │ tstphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ vpmax.s8 d15, d5, d23 │ │ │ │ ldrble r0, [r7, #2001]! @ 0x7d1 │ │ │ │ eoreq pc, r5, r9, asr r8 @ │ │ │ │ @ instruction: 0xf0bb4641 │ │ │ │ - ldrb pc, [r1, pc, ror #17]! @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + ldrb pc, [r1, r5, asr #17]! @ │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ vsubw.u8 , q2, d11 │ │ │ │ - tstlt ip, r0, asr #8 │ │ │ │ - bfieq r4, r3, #2, #28 │ │ │ │ + tstlt sl, r3, lsl #8 │ │ │ │ + ldrbeq r4, [sp, r3, lsr #2] │ │ │ │ mcrge 5, 7, pc, cr2, cr15, {1} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - andls r2, r6, #0, 6 │ │ │ │ - andcs r9, r1, #167772160 @ 0xa000000 │ │ │ │ + andls r2, sl, #0, 6 │ │ │ │ + andcs r9, r1, #100663296 @ 0x6000000 │ │ │ │ stmib sp, {r0, r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93207 │ │ │ │ - @ instruction: 0xf7fefd9d │ │ │ │ - vmull.u , d20, d0[1] │ │ │ │ - adclt r4, r4, #12582912 @ 0xc00000 │ │ │ │ - tstlt sl, fp, lsl #8 │ │ │ │ - strbeq r4, [r3, ip, lsr #2]! │ │ │ │ + @ instruction: 0xf7fefdab │ │ │ │ + adclt fp, r3, #794624 @ 0xc2000 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + tstlt sl, fp, lsl #6 │ │ │ │ + ldrbeq r4, [fp, r3, lsr #2] │ │ │ │ mcrge 5, 6, pc, cr12, cr15, {1} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andls r2, sl, #0, 6 │ │ │ │ - andcs r9, r1, #25165824 @ 0x1800000 │ │ │ │ + andcs r9, r1, #100663296 @ 0x6000000 │ │ │ │ stmib sp, {r0, r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93207 │ │ │ │ - @ instruction: 0xf7fefe5d │ │ │ │ - @ instruction: 0xf7efbaae │ │ │ │ - bls 0x2aa4a0 │ │ │ │ - bcs 0x452620 │ │ │ │ + @ instruction: 0xf7fefe6b │ │ │ │ + @ instruction: 0xf7efbaac │ │ │ │ + bls 0x2aa46c │ │ │ │ + bcs 0x4525b4 │ │ │ │ cmnphi r6, #1 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00082a0d │ │ │ │ stmdbeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - rsbscc pc, sp, #73400320 @ 0x4600000 │ │ │ │ + adcscs pc, sp, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff2cf7f2 │ │ │ │ - blt 0xfe669a24 │ │ │ │ + @ instruction: 0xff3af7f2 │ │ │ │ + blt 0xfe5e99b8 │ │ │ │ movwne pc, #13252 @ 0x33c4 @ │ │ │ │ - blcs 0x33a644 │ │ │ │ - bge 0x769330 │ │ │ │ + blcs 0x33a5d8 │ │ │ │ + bge 0x6e92c4 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq fp, r6, pc, lsl ip │ │ │ │ - andeq fp, r6, sp, ror #23 │ │ │ │ - andeq r9, r6, fp, ror #28 │ │ │ │ - andeq fp, r6, r3, asr #23 │ │ │ │ - muleq r6, r5, fp │ │ │ │ - andeq fp, r6, r7, ror #22 │ │ │ │ - andeq fp, r6, r9, lsr fp │ │ │ │ - andeq r9, r6, fp, ror #28 │ │ │ │ - andeq fp, r6, r7, lsl #22 │ │ │ │ - ldrdeq fp, [r6], -r5 │ │ │ │ - andeq fp, r6, r3, lsr #21 │ │ │ │ - andeq fp, r6, sp, ror #20 │ │ │ │ + @ instruction: 0x0006bbb3 │ │ │ │ + andeq fp, r6, r1, lsl #23 │ │ │ │ + strdeq r9, [r6], -fp │ │ │ │ + andeq fp, r6, r7, asr fp │ │ │ │ + andeq fp, r6, r9, lsr #22 │ │ │ │ + strdeq fp, [r6], -fp @ │ │ │ │ + andeq fp, r6, sp, asr #21 │ │ │ │ + strdeq r9, [r6], -fp │ │ │ │ + muleq r6, fp, sl │ │ │ │ + andeq fp, r6, r9, ror #20 │ │ │ │ + andeq fp, r6, r7, lsr sl │ │ │ │ + andeq fp, r6, r1, lsl #20 │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57e015a │ │ │ │ - movwcs sl, #6650 @ 0x19fa │ │ │ │ + movwcs sl, #6648 @ 0x19f8 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ strls r4, [r6, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0x6ba88 │ │ │ │ + streq pc, [pc, #-4] @ 0x6ba1c │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vabal.u8 , d4, d3 │ │ │ │ strls r2, [r8, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0], #-1033 @ 0xfffffbf7 │ │ │ │ @ instruction: 0xf7fa940a │ │ │ │ - @ instruction: 0xf7fef861 │ │ │ │ - vst1.16 {d11-d12}, [r4 :64], sl │ │ │ │ + @ instruction: 0xf7fef86f │ │ │ │ + vst1.16 {d11-d12}, [r4 :64], r8 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r6, {r1, r2, r3, r4, r6, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r3, r4, r6, r7, r8, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #402653184 @ 0x18000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #41480 @ 0xa208 │ │ │ │ - blx 0xfa9abc │ │ │ │ - stmiblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x1329a50 │ │ │ │ + stmiblt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - stmibge r5, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge r3, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7fa930a │ │ │ │ - @ instruction: 0xf7fef9b5 │ │ │ │ - vst2.32 {d11,d13}, [r4 :256], r3 │ │ │ │ + @ instruction: 0xf7fef9c3 │ │ │ │ + vst2.32 {d11,d13}, [r4 :256], r1 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r6, {r2, r3, r5, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r3, r5, r7, r8, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #402653184 @ 0x18000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #41480 @ 0xa208 │ │ │ │ - @ instruction: 0xf9eaf7fa │ │ │ │ - ldmiblt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf9f8f7fa │ │ │ │ + ldmiblt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r2, #148, 18 @ 0x250000 │ │ │ │ + andcs sl, r2, #2392064 @ 0x248000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f94508 │ │ │ │ - @ instruction: 0xf7fefc1d │ │ │ │ - @ instruction: 0xf640b983 │ │ │ │ + @ instruction: 0xf7fefc2b │ │ │ │ + @ instruction: 0xf640b981 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - ldmdbge sp!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbge fp!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ strls r4, [sl, #-771] @ 0xfffffcfd │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ - strcs r3, [pc], #-1030 @ 0x6bb8c │ │ │ │ + strcs r3, [pc], #-1030 @ 0x6bb20 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [r6], {249} @ 0xf9 │ │ │ │ - stmdblt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [r4], {249} @ 0xf9 │ │ │ │ + stmdblt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r0, #1671168 @ 0x198000 │ │ │ │ + andcs sl, r0, #100, 18 @ 0x190000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f94508 │ │ │ │ - @ instruction: 0xf7fefbef │ │ │ │ - vorr.i16 , #197 @ 0x00c5 │ │ │ │ + @ instruction: 0xf7fefbfd │ │ │ │ + vorr.i16 , #195 @ 0x00c3 │ │ │ │ movwcs r4, #515 @ 0x203 │ │ │ │ stmdbge r6, {r1, r2, r9, ip, pc} │ │ │ │ andeq pc, pc, #4 │ │ │ │ andls r4, r7, #48, 12 @ 0x3000000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andcs r9, r3, #8, 4 @ 0x80000000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r9], #-778 @ 0xfffffcf6 │ │ │ │ - @ instruction: 0xffbcf7f9 │ │ │ │ - ldmiblt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xffcaf7f9 │ │ │ │ + ldmiblt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - ldmdbge r9!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge r7!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7fa930a │ │ │ │ - @ instruction: 0xf7fef8fb │ │ │ │ - vst2.8 {d11,d13}, [r4 :128], r7 │ │ │ │ + @ instruction: 0xf7fef909 │ │ │ │ + vst2.8 {d11,d13}, [r4 :128], r5 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r6, {r5, r8, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r2, r3, r4, r8, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #402653184 @ 0x18000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #41480 @ 0xa208 │ │ │ │ - @ instruction: 0xf930f7fa │ │ │ │ - stmdblt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf93ef7fa │ │ │ │ + stmdblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwne pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf63e2b0f │ │ │ │ - andge sl, r1, #8, 18 @ 0x20000 │ │ │ │ + andge sl, r1, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - muleq r6, pc, lr @ │ │ │ │ - andeq fp, r6, r3, ror lr │ │ │ │ - andeq r9, r6, fp, ror #28 │ │ │ │ - andeq r9, r6, fp, ror #28 │ │ │ │ - andeq fp, r6, r7, asr #28 │ │ │ │ - andeq fp, r6, fp, lsl lr │ │ │ │ - andeq r9, r6, fp, ror #28 │ │ │ │ - andeq fp, r6, fp, ror #27 │ │ │ │ - @ instruction: 0x0006bdbd │ │ │ │ - andeq fp, r6, pc, lsl #27 │ │ │ │ - andeq fp, r6, r1, ror #26 │ │ │ │ - andeq r9, r6, fp, ror #28 │ │ │ │ - andeq fp, r6, r5, lsr sp │ │ │ │ - andeq fp, r6, r9, lsl #26 │ │ │ │ - ldrdeq fp, [r6], -sp │ │ │ │ - andeq fp, r6, r1, lsr #25 │ │ │ │ + andeq fp, r6, r3, lsr lr │ │ │ │ + andeq fp, r6, r7, lsl #28 │ │ │ │ + strdeq r9, [r6], -fp │ │ │ │ + strdeq r9, [r6], -fp │ │ │ │ + ldrdeq fp, [r6], -fp @ │ │ │ │ + andeq fp, r6, pc, lsr #27 │ │ │ │ + strdeq r9, [r6], -fp │ │ │ │ + andeq fp, r6, pc, ror sp │ │ │ │ + andeq fp, r6, r1, asr sp │ │ │ │ + andeq fp, r6, r3, lsr #26 │ │ │ │ + strdeq fp, [r6], -r5 │ │ │ │ + strdeq r9, [r6], -fp │ │ │ │ + andeq fp, r6, r9, asr #25 │ │ │ │ + muleq r6, sp, ip │ │ │ │ + andeq fp, r6, r1, ror ip │ │ │ │ + andeq fp, r6, r5, lsr ip │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47e2b0f │ │ │ │ - @ instruction: 0xf8d6a8e0 │ │ │ │ + @ instruction: 0xf8d6a8de │ │ │ │ cmpeq r8, r8, asr #1 │ │ │ │ - ldmge fp, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r9, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r3, #4611 @ 0x1203 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ andcs r9, r0, #1879048192 @ 0x70000000 │ │ │ │ andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ strls r2, [sl, #-515] @ 0xfffffdfd │ │ │ │ - ldc2 7, cr15, [r2, #996] @ 0x3e4 │ │ │ │ - ldmdblt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2 7, cr15, [r0, #996]! @ 0x3e4 │ │ │ │ + ldmdblt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r6, {r1, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r6, r7, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl, #-774] @ 0xfffffcfa │ │ │ │ strls r2, [r7], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff0ef7f9 │ │ │ │ - ldmlt r2!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff1cf7f9 │ │ │ │ + ldmlt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r6, {r2, r3, r5, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r3, r5, r7, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl, #-774] @ 0xfffffcfa │ │ │ │ strls r2, [r7], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ - mcr2 7, 3, pc, cr10, cr9, {7} @ │ │ │ │ - ldmlt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrc2 7, 3, pc, cr8, cr9, {7} │ │ │ │ + ldmlt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r6, {r1, r2, r4, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r4, r7, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl, #-774] @ 0xfffffcfa │ │ │ │ strls r2, [r7], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ - mcr2 7, 5, pc, cr2, cr9, {7} @ │ │ │ │ - stmlt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrc2 7, 5, pc, cr0, cr9, {7} │ │ │ │ + stmlt r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r2, #128, 16 @ 0x800000 │ │ │ │ + andcs sl, r2, #8257536 @ 0x7e0000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f94508 │ │ │ │ - @ instruction: 0xf7fefb6b │ │ │ │ - @ instruction: 0xf640b86f │ │ │ │ + @ instruction: 0xf7fefb79 │ │ │ │ + @ instruction: 0xf640b86d │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmdage r9!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r7!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ strls r4, [sl, #-771] @ 0xfffffcfd │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ - strcs r3, [pc], #-1030 @ 0x6bdb4 │ │ │ │ + strcs r3, [pc], #-1030 @ 0x6bd48 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x15a9da2 │ │ │ │ - ldmdalt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x1929d36 │ │ │ │ + ldmdalt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r0, #5373952 @ 0x520000 │ │ │ │ + andcs sl, r0, #80, 16 @ 0x500000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f94508 │ │ │ │ - @ instruction: 0xf7fefb3d │ │ │ │ - @ instruction: 0xf004b841 │ │ │ │ - blcs 0x42ca30 │ │ │ │ - ldmdage fp!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fefb4b │ │ │ │ + @ instruction: 0xf004b83f │ │ │ │ + blcs 0x42c9c4 │ │ │ │ + ldmdage r9!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r6, {r1, r2, r8, r9, ip, pc} │ │ │ │ andls r2, r7, #0, 6 │ │ │ │ andcs r4, r3, #48, 12 @ 0x3000000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwls r9, #38154 @ 0x950a │ │ │ │ @ instruction: 0xf7f99408 │ │ │ │ - @ instruction: 0xf7fefcf3 │ │ │ │ - @ instruction: 0xf640b89e │ │ │ │ + @ instruction: 0xf7fefd01 │ │ │ │ + @ instruction: 0xf640b89c │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmdage r3!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdage r1!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d15 │ │ │ │ movwls r3, #25603 @ 0x6403 │ │ │ │ movwcs r9, #1290 @ 0x50a │ │ │ │ stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f92308 │ │ │ │ - @ instruction: 0xf7fefdb3 │ │ │ │ - @ instruction: 0xf640b813 │ │ │ │ + @ instruction: 0xf7fefdc1 │ │ │ │ + @ instruction: 0xf640b811 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmdage sp, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdage fp, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d15 │ │ │ │ movwls r3, #25603 @ 0x6403 │ │ │ │ movwcs r9, #1290 @ 0x50a │ │ │ │ stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f92308 │ │ │ │ - @ instruction: 0xf7fdfdeb │ │ │ │ - @ instruction: 0xf404bffd │ │ │ │ + @ instruction: 0xf7fdfdf9 │ │ │ │ + @ instruction: 0xf404bffb │ │ │ │ @ instruction: 0xf5b3437f │ │ │ │ @ instruction: 0xf47d4f70 │ │ │ │ - stmdbge r6, {r1, r2, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6be94 │ │ │ │ + streq pc, [pc], #-4 @ 0x6be28 │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f34507 │ │ │ │ - @ instruction: 0xf7fefab7 │ │ │ │ - vst2.16 {d11-d12}, [r4 :64], ip │ │ │ │ + @ instruction: 0xf7fefac5 │ │ │ │ + vst2.16 {d11-d12}, [r4 :64], sl │ │ │ │ @ instruction: 0xf5b3437f │ │ │ │ @ instruction: 0xf47d4f70 │ │ │ │ - stmdbge r6, {r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6bec0 │ │ │ │ + streq pc, [pc], #-4 @ 0x6be54 │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f34507 │ │ │ │ - @ instruction: 0xf7fefaa1 │ │ │ │ - andls fp, r8, #4587520 @ 0x460000 │ │ │ │ + @ instruction: 0xf7fefaaf │ │ │ │ + andls fp, r8, #68, 16 @ 0x440000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf6499300 │ │ │ │ - vmlal.s , d0, d1[3] │ │ │ │ + vmlal.s , d0, d1[2] │ │ │ │ strcs r0, [r1], #-517 @ 0xfffffdfb │ │ │ │ strls r9, [r9, -sl, lsl #10] │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24506 │ │ │ │ - @ instruction: 0xf7fefac1 │ │ │ │ - stmib sp, {r2, r4, r5, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fefacf │ │ │ │ + stmib sp, {r1, r4, r5, fp, ip, sp, pc}^ │ │ │ │ movwcs r5, #521 @ 0x209 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf6499300 │ │ │ │ - vmov.i32 q11, #1280 @ 0x00000500 │ │ │ │ + vmov.i32 q11, #256 @ 0x00000100 │ │ │ │ strcs r0, [r1], #-517 @ 0xfffffdfb │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24506 │ │ │ │ - @ instruction: 0xf7fefaaf │ │ │ │ - rsbeq fp, r7, #2228224 @ 0x220000 │ │ │ │ + @ instruction: 0xf7fefabd │ │ │ │ + rsbeq fp, r7, #32, 16 @ 0x200000 │ │ │ │ @ instruction: 0x81b7f101 │ │ │ │ ldmdavs sl, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ andcc pc, r3, #134217731 @ 0x8000003 │ │ │ │ vpmax.s8 d18, d1, d2 │ │ │ │ stmdacs r0, {r1, r3, r4, r5, r6, r7, r8, sl, pc} │ │ │ │ - ldmdage r5, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage r3, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ smlalbteq pc, sl, r4, r3 @ │ │ │ │ @ instruction: 0xf0012900 │ │ │ │ @ instruction: 0xf5b187b9 │ │ │ │ @ instruction: 0xf47d6f80 │ │ │ │ - blvs 0xfe717d9c │ │ │ │ + blvs 0xfe717d28 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - svcge 0x0091f43d │ │ │ │ - b 0x14470bc │ │ │ │ + svcge 0x008ff43d │ │ │ │ + b 0x1447050 │ │ │ │ @ instruction: 0xf4134914 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - @ instruction: 0xf009af8a │ │ │ │ + @ instruction: 0xf009af88 │ │ │ │ @ instruction: 0xf1a7070d │ │ │ │ submi r0, r7, #13 │ │ │ │ svccs 0x00004147 │ │ │ │ - svcge 0x0081f47d │ │ │ │ + svcge 0x007ff47d │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00f1f43d │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00eff43d │ │ │ │ @ instruction: 0xf02e4630 │ │ │ │ - stmdacs r0, {r0, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00ebf43d │ │ │ │ - ldc2l 0, cr15, [r6], {182} @ 0xb6 │ │ │ │ + stmdacs r0, {r0, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00e9f43d │ │ │ │ + stc2 0, cr15, [ip], #728 @ 0x2d8 │ │ │ │ @ instruction: 0xf0b64680 │ │ │ │ - @ instruction: 0x4605fcd3 │ │ │ │ + strmi pc, [r5], -r9, lsr #25 │ │ │ │ andeq pc, pc, #9 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf978f7f0 │ │ │ │ + @ instruction: 0xf986f7f0 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0bb4640 │ │ │ │ - @ instruction: 0xf1c4f8dd │ │ │ │ + @ instruction: 0xf1c4f8b3 │ │ │ │ andcs r0, r1, r4, lsl #8 │ │ │ │ @ instruction: 0xf0b740a0 │ │ │ │ - @ instruction: 0x4604f979 │ │ │ │ + strmi pc, [r4], -pc, asr #18 │ │ │ │ @ instruction: 0xf0b72010 │ │ │ │ - @ instruction: 0x4623f975 │ │ │ │ + strtmi pc, [r3], -fp, asr #18 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andhi lr, r0, sp, asr #19 │ │ │ │ @ instruction: 0xf0bc200f │ │ │ │ - blmi 0xff12a80c │ │ │ │ + blmi 0xff12a6f8 │ │ │ │ svcne 0x0070ee1d │ │ │ │ addsvc pc, r0, r6, asr #12 │ │ │ │ addscs pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl fp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ @ instruction: 0xf6406801 │ │ │ │ vshr.s64 q8, q0, #64 │ │ │ │ strmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ cmnpvc r9, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ mvneq pc, #208, 16 @ 0xd00000 │ │ │ │ - blx 0xff2282de │ │ │ │ + blx 0xfe7a8272 │ │ │ │ ldrtmi r2, [r0], -sp, lsl #6 │ │ │ │ @ instruction: 0xf01560f3 │ │ │ │ - @ instruction: 0xf7fdfa03 │ │ │ │ - tstcs r0, #664 @ 0x298 │ │ │ │ + @ instruction: 0xf7fdf9cb │ │ │ │ + tstcs r0, #164, 30 @ 0x290 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ vshl.s8 q4, q3, │ │ │ │ @ instruction: 0x23208257 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001429a │ │ │ │ @ instruction: 0xf5b284de │ │ │ │ @ instruction: 0xf47d1f00 │ │ │ │ - stmdbge r6, {r1, r2, r3, r4, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r3, r4, r8, r9, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d9, d16 │ │ │ │ - vmlal.s , d0, d1[1] │ │ │ │ + vmlal.s , d0, d1[0] │ │ │ │ strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f0950a │ │ │ │ - @ instruction: 0xf7fdfd6d │ │ │ │ - tstcs r0, #15, 30 @ 0x3c │ │ │ │ + @ instruction: 0xf7fdfd7b │ │ │ │ + tstcs r0, #13, 30 @ 0x34 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ vcgt.s8 d8, d17, d14 │ │ │ │ @ instruction: 0x23208344 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001429a │ │ │ │ @ instruction: 0xf5b283c5 │ │ │ │ @ instruction: 0xf47d1f00 │ │ │ │ - stmdbge r6, {r2, r3, r4, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r3, r4, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d9, d16 │ │ │ │ - vmlal.s , d0, d1[3] │ │ │ │ + vmlal.s , d0, d1[2] │ │ │ │ strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f0950a │ │ │ │ - @ instruction: 0xf7fdfd4b │ │ │ │ - strtmi fp, [r9], -sp, ror #29 │ │ │ │ + @ instruction: 0xf7fdfd59 │ │ │ │ + strtmi fp, [r9], -fp, ror #29 │ │ │ │ @ instruction: 0xf7f24630 │ │ │ │ - @ instruction: 0xf7fdfc39 │ │ │ │ - @ instruction: 0xf896bf5c │ │ │ │ + @ instruction: 0xf7fdfc47 │ │ │ │ + @ instruction: 0xf896bf5a │ │ │ │ ldrdlt r3, [r3, -r1]! │ │ │ │ ldrdcc pc, [ip], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57e07da │ │ │ │ - @ instruction: 0xf648aacd │ │ │ │ - vmov.i32 , #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0xf648aacc │ │ │ │ + vmov.i32 , #256 @ 0x00000100 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ strhi lr, [r6, -sp, asr #19] │ │ │ │ stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f03309 │ │ │ │ - stmdacs r0, {r0, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfefa91cc │ │ │ │ - svclt 0x0041f7fd │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xfef69160 │ │ │ │ + svclt 0x003ff7fd │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ @ instruction: 0xf8d6b123 │ │ │ │ ldrbeq r3, [fp, ip, asr #1] │ │ │ │ - ldmdbge sl, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - rscsvc pc, sp, #72, 12 @ 0x4800000 │ │ │ │ + ldmdbge r9, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + rscsvc pc, r9, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ strls r8, [r8, #-1798] @ 0xfffff8fa │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - stc2 7, cr15, [r6], {240} @ 0xf0 │ │ │ │ + ldc2 7, cr15, [r4], {240} @ 0xf0 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fda909 │ │ │ │ - @ instruction: 0xf3c4bf26 │ │ │ │ - strls r4, [fp, -r3, lsl #4] │ │ │ │ - strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - blx 0x12585ac │ │ │ │ - ldrbeq pc, [fp, r2, lsl #6] @ │ │ │ │ - blge 0xba9620 │ │ │ │ + @ instruction: 0xf7fda908 │ │ │ │ + @ instruction: 0xf3c4bf24 │ │ │ │ + strls r5, [fp, -r0, asr #4] │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + blx 0x1258538 │ │ │ │ + ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ + blge 0xba95b4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strcs r2, [r1, #-768] @ 0xfffffd00 │ │ │ │ - stmib sp, {r1, r3, sl, ip, pc}^ │ │ │ │ - stmib sp, {r1, r2, r8, sl, sp}^ │ │ │ │ + stmib sp, {r1, r3, r9, ip, pc}^ │ │ │ │ + stmib sp, {r1, r2, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf7f93308 │ │ │ │ - @ instruction: 0xf7fdf9e7 │ │ │ │ - stmdbcs sp, {r1, r2, r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdf9f5 │ │ │ │ + stmdbcs sp, {r2, r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ - stmdbcs sp, {r0, r2, r4, r5, r6, fp, ip, sp, pc} │ │ │ │ + stmdbcs sp, {r0, r1, r4, r5, r6, fp, ip, sp, pc} │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ - @ instruction: 0xf7eebea0 │ │ │ │ - svcls 0x0007fec1 │ │ │ │ + @ instruction: 0xf7eebe9f │ │ │ │ + svcls 0x0007fecf │ │ │ │ movwpl lr, #39389 @ 0x99dd │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0b641dd │ │ │ │ - svccs 0x000ffbe5 │ │ │ │ + svccs 0x000ffbbb │ │ │ │ @ instruction: 0xf0404604 │ │ │ │ @ instruction: 0xf8968741 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x7da3c │ │ │ │ + blcs 0x7d9d0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7ec2204 │ │ │ │ - strtmi pc, [r8], -r3, ror #24 │ │ │ │ - @ instruction: 0xf88ef0b7 │ │ │ │ + @ instruction: 0x4628fc97 │ │ │ │ + @ instruction: 0xf864f0b7 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ - @ instruction: 0xf7fdfedd │ │ │ │ - @ instruction: 0xf7eebee0 │ │ │ │ - svcls 0x0007fe9f │ │ │ │ + @ instruction: 0xf7fdff11 │ │ │ │ + @ instruction: 0xf7eebede │ │ │ │ + svcls 0x0007fead │ │ │ │ movwpl lr, #39389 @ 0x99dd │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0b641dd │ │ │ │ - svccs 0x000ffbc3 │ │ │ │ + svccs 0x000ffb99 │ │ │ │ @ instruction: 0xf0404604 │ │ │ │ @ instruction: 0xf8968705 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x7da80 │ │ │ │ + blcs 0x7da14 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7ec2204 │ │ │ │ - strtmi pc, [r8], -r1, asr #24 │ │ │ │ - @ instruction: 0xf86cf0b7 │ │ │ │ + @ instruction: 0x4628fc75 │ │ │ │ + @ instruction: 0xf842f0b7 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ - @ instruction: 0xf7fdfe3f │ │ │ │ - @ instruction: 0xf7eebebe │ │ │ │ - movwcs pc, #7805 @ 0x1e7d @ │ │ │ │ + @ instruction: 0xf7fdfe73 │ │ │ │ + @ instruction: 0xf7eebebc │ │ │ │ + movwcs pc, #7819 @ 0x1e8b @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - andseq pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + subsvc pc, r1, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f29500 │ │ │ │ - @ instruction: 0xf7fdfae9 │ │ │ │ - @ instruction: 0xf404beb0 │ │ │ │ + @ instruction: 0xf7fdfaf7 │ │ │ │ + @ instruction: 0xf404beae │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf43d4f70 │ │ │ │ - @ instruction: 0xf8d6aeaa │ │ │ │ + @ instruction: 0xf8d6aea8 │ │ │ │ stmdbge r6, {r3, r7, ip, sp} │ │ │ │ ldrtmi r9, [r0], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0032209 │ │ │ │ rsclt r0, r5, #1006632960 @ 0x3c000000 │ │ │ │ vabal.u8 , d4, d11 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ strls r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f34506 │ │ │ │ - @ instruction: 0xf7fdf97b │ │ │ │ - @ instruction: 0xf004be92 │ │ │ │ - blcs 0x8ecf04 │ │ │ │ + @ instruction: 0xf7fdf989 │ │ │ │ + @ instruction: 0xf004be90 │ │ │ │ + blcs 0x8ece98 │ │ │ │ ldrthi pc, [ip], #-513 @ 0xfffffdff @ │ │ │ │ @ instruction: 0xf63e2b22 │ │ │ │ - andge sl, r1, #168960 @ 0x29400 │ │ │ │ + andge sl, r1, #164, 22 @ 0x29000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - @ instruction: 0x0006c3b3 │ │ │ │ - andeq sl, r6, sp, lsl #19 │ │ │ │ - andeq ip, r6, r5, ror r3 │ │ │ │ - andeq sl, r6, sp, lsl #19 │ │ │ │ - andeq sl, r6, sp, lsl #19 │ │ │ │ - andeq sl, r6, sp, lsl #19 │ │ │ │ - andeq sl, r6, sp, lsl #19 │ │ │ │ - andeq sl, r6, sp, lsl #19 │ │ │ │ - andeq sl, r6, sp, lsl #19 │ │ │ │ - andeq sl, r6, sp, lsl #19 │ │ │ │ - andeq sl, r6, sp, lsl #19 │ │ │ │ - andeq sl, r6, sp, lsl #19 │ │ │ │ - andeq sl, r6, sp, lsl #19 │ │ │ │ - andeq sl, r6, sp, lsl #19 │ │ │ │ - andeq sl, r6, sp, lsl #19 │ │ │ │ - andeq sl, r6, sp, lsl #19 │ │ │ │ - andeq sl, r6, sp, lsl #19 │ │ │ │ - andeq sl, r6, sp, lsl #19 │ │ │ │ - andeq ip, r6, r7, lsr r3 │ │ │ │ - andeq sl, r6, sp, lsl #19 │ │ │ │ - andeq sl, r6, sp, lsl #19 │ │ │ │ - andeq sl, r6, sp, lsl #19 │ │ │ │ - andeq sl, r6, sp, lsl #19 │ │ │ │ - andeq sl, r6, sp, lsl #19 │ │ │ │ - andeq sl, r6, sp, lsl #19 │ │ │ │ - andeq sl, r6, sp, lsl #19 │ │ │ │ - andeq sl, r6, sp, lsl #19 │ │ │ │ - andeq sl, r6, sp, lsl #19 │ │ │ │ - andeq sl, r6, sp, lsl #19 │ │ │ │ - andeq sl, r6, sp, lsl #19 │ │ │ │ - andeq sl, r6, sp, lsl #19 │ │ │ │ - andeq sl, r6, sp, lsl #19 │ │ │ │ - strdeq ip, [r6], -r1 │ │ │ │ - andeq sl, r6, sp, lsl #19 │ │ │ │ - ldrdeq ip, [r6], -r9 │ │ │ │ - addeq r3, sl, ip, ror pc │ │ │ │ + andeq ip, r6, r7, asr #6 │ │ │ │ + andeq sl, r6, pc, lsl r9 │ │ │ │ + andeq ip, r6, r9, lsl #6 │ │ │ │ + andeq sl, r6, pc, lsl r9 │ │ │ │ + andeq sl, r6, pc, lsl r9 │ │ │ │ + andeq sl, r6, pc, lsl r9 │ │ │ │ + andeq sl, r6, pc, lsl r9 │ │ │ │ + andeq sl, r6, pc, lsl r9 │ │ │ │ + andeq sl, r6, pc, lsl r9 │ │ │ │ + andeq sl, r6, pc, lsl r9 │ │ │ │ + andeq sl, r6, pc, lsl r9 │ │ │ │ + andeq sl, r6, pc, lsl r9 │ │ │ │ + andeq sl, r6, pc, lsl r9 │ │ │ │ + andeq sl, r6, pc, lsl r9 │ │ │ │ + andeq sl, r6, pc, lsl r9 │ │ │ │ + andeq sl, r6, pc, lsl r9 │ │ │ │ + andeq sl, r6, pc, lsl r9 │ │ │ │ + andeq sl, r6, pc, lsl r9 │ │ │ │ + andeq ip, r6, fp, asr #5 │ │ │ │ + andeq sl, r6, pc, lsl r9 │ │ │ │ + andeq sl, r6, pc, lsl r9 │ │ │ │ + andeq sl, r6, pc, lsl r9 │ │ │ │ + andeq sl, r6, pc, lsl r9 │ │ │ │ + andeq sl, r6, pc, lsl r9 │ │ │ │ + andeq sl, r6, pc, lsl r9 │ │ │ │ + andeq sl, r6, pc, lsl r9 │ │ │ │ + andeq sl, r6, pc, lsl r9 │ │ │ │ + andeq sl, r6, pc, lsl r9 │ │ │ │ + andeq sl, r6, pc, lsl r9 │ │ │ │ + andeq sl, r6, pc, lsl r9 │ │ │ │ + andeq sl, r6, pc, lsl r9 │ │ │ │ + andeq sl, r6, pc, lsl r9 │ │ │ │ + andeq ip, r6, r5, lsl #7 │ │ │ │ + andeq sl, r6, pc, lsl r9 │ │ │ │ + andeq ip, r6, sp, ror #4 │ │ │ │ + addeq r3, sl, r8, ror #31 │ │ │ │ @ instruction: 0xf53e0423 │ │ │ │ - @ instruction: 0xf404ab60 │ │ │ │ + @ instruction: 0xf404ab5f │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ @ instruction: 0xf0016f60 │ │ │ │ strtmi r8, [r1], -sp, ror #13 │ │ │ │ @ instruction: 0xf8cda806 │ │ │ │ mvneq r8, #36 @ 0x24 │ │ │ │ @ instruction: 0xf101970a │ │ │ │ @ instruction: 0xf7ee8605 │ │ │ │ - @ instruction: 0xf649fb31 │ │ │ │ - vmlal.s q9, d0, d1[2] │ │ │ │ + @ instruction: 0xf649fb61 │ │ │ │ + vsubl.s8 , d16, d9 │ │ │ │ stmdbge r6, {r1, r4, r9} │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ - stmdacs r0, {r0, r1, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 1, pc, cr1, cr13, {3} @ │ │ │ │ + stmdacs r0, {r0, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr15, cr13, {3} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xffbaa2d8 │ │ │ │ - blls 0x1f5328 │ │ │ │ + blx 0x8aa26e │ │ │ │ + blls 0x1f52bc │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - eorvc pc, r5, #73400320 @ 0x4600000 │ │ │ │ + rsbvs pc, r5, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f29400 │ │ │ │ - @ instruction: 0xf7fdf89d │ │ │ │ - strteq fp, [r3], #-3600 @ 0xfffff1f0 │ │ │ │ - blge 0xce9838 │ │ │ │ + @ instruction: 0xf7fdf8ab │ │ │ │ + strteq fp, [r3], #-3598 @ 0xfffff1f2 │ │ │ │ + blge 0xca97cc │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ ldrbthi pc, [r1], -r1 @ │ │ │ │ strtmi r9, [r1], -sl, lsl #14 │ │ │ │ @ instruction: 0xf8cda806 │ │ │ │ mvneq r8, #36 @ 0x24 │ │ │ │ ldrbhi pc, [fp, #-257] @ 0xfffffeff @ │ │ │ │ - blx 0x12a31a │ │ │ │ - addne pc, sp, #76546048 @ 0x4900000 │ │ │ │ + blx 0xd2a2ae │ │ │ │ + sbceq pc, sp, #76546048 @ 0x4900000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff54f7f7 │ │ │ │ + @ instruction: 0xff62f7f7 │ │ │ │ sbcsle r2, r1, r0, lsl #16 │ │ │ │ - ldcllt 7, cr15, [r1, #1012]! @ 0x3f4 │ │ │ │ + stcllt 7, cr15, [pc, #1012]! @ 0x6c700 │ │ │ │ @ instruction: 0xf53e0421 │ │ │ │ - @ instruction: 0xf404ab12 │ │ │ │ + @ instruction: 0xf404ab11 │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ @ instruction: 0xf0016f60 │ │ │ │ @ instruction: 0x46218715 │ │ │ │ @ instruction: 0xf8cda806 │ │ │ │ mvneq r8, #36 @ 0x24 │ │ │ │ @ instruction: 0xf101970a │ │ │ │ @ instruction: 0xf7ee85c6 │ │ │ │ - @ instruction: 0xf649fae3 │ │ │ │ - vsubl.s8 q8, d16, d29 │ │ │ │ + vpadd.i8 d31, d9, d3 │ │ │ │ + vmlal.s , d16, d1[7] │ │ │ │ stmdbge r6, {r1, r4, r9} │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fdd0b2 │ │ │ │ - @ instruction: 0xf3c4bdd2 │ │ │ │ + @ instruction: 0xf3c4bdd0 │ │ │ │ @ instruction: 0xf0141381 │ │ │ │ @ instruction: 0xf0010fc0 │ │ │ │ - blcs 0x10d8a0 │ │ │ │ - bge 0xff9a95c0 │ │ │ │ + blcs 0x10d834 │ │ │ │ + bge 0xff969554 │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ strls r9, [sl, #-1289] @ 0xfffffaf7 │ │ │ │ - blx 0xfedaa38c │ │ │ │ + blx 0xff9aa320 │ │ │ │ @ instruction: 0xf57e03e0 │ │ │ │ - @ instruction: 0xf648aae1 │ │ │ │ - vmov.i32 d20, #256 @ 0x00000100 │ │ │ │ + @ instruction: 0xf648aae0 │ │ │ │ + vsubl.s8 q10, d0, d13 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff4a94e8 │ │ │ │ - ldclt 7, cr15, [r3, #1012]! @ 0x3f4 │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff46947c │ │ │ │ + ldclt 7, cr15, [r1, #1012]! @ 0x3f4 │ │ │ │ orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svceq 0x00c0f014 │ │ │ │ strhi pc, [r5, #1]! │ │ │ │ @ instruction: 0xf47e2b02 │ │ │ │ - strtmi sl, [r1], -r5, asr #21 │ │ │ │ + strtmi sl, [r1], -r4, asr #21 │ │ │ │ strls sl, [r9, #-2054] @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7ee950a │ │ │ │ - mvneq pc, #610304 @ 0x95000 │ │ │ │ - bge 0xff129a10 │ │ │ │ - eorsvs pc, r1, #72, 12 @ 0x4800000 │ │ │ │ + mvneq pc, #806912 @ 0xc5000 │ │ │ │ + bge 0xff0e99a4 │ │ │ │ + eorvs pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mrc2 7, 0, pc, cr10, cr7, {7} │ │ │ │ + mcr2 7, 1, pc, cr8, cr7, {7} @ │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fdaab1 │ │ │ │ - @ instruction: 0xf404bd94 │ │ │ │ + @ instruction: 0xf7fdaab0 │ │ │ │ + @ instruction: 0xf404bd92 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf53d0699 │ │ │ │ - @ instruction: 0xf8d6ad8a │ │ │ │ + @ instruction: 0xf8d6ad88 │ │ │ │ rsclt r3, r2, #136 @ 0x88 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [r8, #-1280] @ 0xfffffb00 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf85af7f3 │ │ │ │ - ldcllt 7, cr15, [r1, #-1012]! @ 0xfffffc0c │ │ │ │ + @ instruction: 0xf868f7f3 │ │ │ │ + stcllt 7, cr15, [pc, #-1012]! @ 0x6c018 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ rschi pc, r9, r1 │ │ │ │ vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ sbcshi pc, r4, r1 │ │ │ │ svcne 0x0010f1b3 │ │ │ │ - stclge 4, cr15, [fp], #500 @ 0x1f4 │ │ │ │ + stclge 4, cr15, [r9], #500 @ 0x1f4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6c4a8 │ │ │ │ + streq pc, [pc], #-4 @ 0x6c43c │ │ │ │ stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f23406 │ │ │ │ - @ instruction: 0xf7fdfca5 │ │ │ │ - @ instruction: 0xf1b3bcdd │ │ │ │ + @ instruction: 0xf7fdfcb3 │ │ │ │ + @ instruction: 0xf1b3bcdb │ │ │ │ @ instruction: 0xf47d1f10 │ │ │ │ - @ instruction: 0xf404acd8 │ │ │ │ + @ instruction: 0xf404acd6 │ │ │ │ vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ - vmlal.u8 q10, d4, d3 │ │ │ │ - @ instruction: 0xf0042903 │ │ │ │ - @ instruction: 0xf5b3070f │ │ │ │ + @ instruction: 0xf0044803 │ │ │ │ + vabdl.u8 q8, d4, d15 │ │ │ │ + @ instruction: 0xf5b32903 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ @ instruction: 0xf89687c4 │ │ │ │ ldmib r6, {r0, r4, r6, r7, ip}^ │ │ │ │ stmdbcs r0, {r1, r4, r5, r9, ip, sp} │ │ │ │ ldrbhi pc, [r0], -r0 @ │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0x6d0f0 │ │ │ │ - ldcge 4, cr15, [pc], #500 @ 0x6c6e4 │ │ │ │ + blcs 0x6d084 │ │ │ │ + ldcge 4, cr15, [sp], #500 @ 0x1f4 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ andls r4, r0, #48, 12 @ 0x3000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strls r9, [sl, #-1800] @ 0xfffff8f8 │ │ │ │ @ instruction: 0xf7f09409 │ │ │ │ - @ instruction: 0xf7fdfeb3 │ │ │ │ - andscs fp, r0, #2432 @ 0x980 │ │ │ │ + @ instruction: 0xf7fdfec1 │ │ │ │ + andscs fp, r0, #36, 26 @ 0x900 │ │ │ │ subseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ eorcs r8, r0, #213 @ 0xd5 │ │ │ │ subseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ @ instruction: 0xf5b380bc │ │ │ │ @ instruction: 0xf47d0fa0 │ │ │ │ - vmull.u8 q13, d20, d16 │ │ │ │ + @ instruction: 0xf3c4ac9e │ │ │ │ stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #29185 @ 0x7201 │ │ │ │ @ instruction: 0xf0042300 │ │ │ │ strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - ldc2l 7, cr15, [r6, #-960]! @ 0xfffffc40 │ │ │ │ - stclt 7, cr15, [lr], {253} @ 0xfd │ │ │ │ + stc2 7, cr15, [r4, #960] @ 0x3c0 │ │ │ │ + stclt 7, cr15, [ip], {253} @ 0xfd │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -r8, lsl #8 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fdf9b1 │ │ │ │ - @ instruction: 0xf404bc79 │ │ │ │ + @ instruction: 0xf7fdf9bf │ │ │ │ + @ instruction: 0xf404bc77 │ │ │ │ vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 q9, q2, d3 │ │ │ │ tstls r7, r3, lsl #4 │ │ │ │ - streq pc, [pc, #-4] @ 0x6c58c │ │ │ │ + streq pc, [pc, #-4] @ 0x6c520 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ eorshi pc, r5, r1 │ │ │ │ andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r5, #25609 @ 0x6409 │ │ │ │ - mcr2 7, 3, pc, cr12, cr1, {7} @ │ │ │ │ - ldcllt 7, cr15, [r3], {253} @ 0xfd │ │ │ │ + mrc2 7, 3, pc, cr10, cr1, {7} │ │ │ │ + ldcllt 7, cr15, [r1], {253} @ 0xfd │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57d071a │ │ │ │ - vmov.i32 q13, #51455 @ 0x0000c8ff │ │ │ │ + vmov.i32 q13, #50943 @ 0x0000c6ff │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r7, #0, 6 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [sl, #-513] @ 0xfffffdff │ │ │ │ - @ instruction: 0xffa0f7f0 │ │ │ │ - ldclt 7, cr15, [r9], #1012 @ 0x3f4 │ │ │ │ + @ instruction: 0xffaef7f0 │ │ │ │ + ldclt 7, cr15, [r7], #1012 @ 0x3f4 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ stmdami r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ streq pc, [pc, -r4] │ │ │ │ + stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ ldrbhi pc, [lr, r0] @ │ │ │ │ smullsne pc, r1, r6, r8 @ │ │ │ │ eorscc lr, r2, #3506176 @ 0x358000 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ bicsmi r8, r2, #817889280 @ 0x30c00000 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - movwls sl, #3114 @ 0xc2a │ │ │ │ + movwls sl, #3112 @ 0xc28 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmib sp, {r3, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f04509 │ │ │ │ - @ instruction: 0xf7fdfe1d │ │ │ │ - @ instruction: 0xf404bc90 │ │ │ │ + @ instruction: 0xf7fdfe2b │ │ │ │ + @ instruction: 0xf404bc8e │ │ │ │ vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ - vmlal.u8 q10, d4, d3 │ │ │ │ - @ instruction: 0xf0042903 │ │ │ │ - @ instruction: 0xf5b3070f │ │ │ │ + @ instruction: 0xf0044803 │ │ │ │ + vabdl.u8 q8, d4, d15 │ │ │ │ + @ instruction: 0xf5b32903 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ stmdbge r6, {r0, r1, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf884f7f1 │ │ │ │ - stclt 7, cr15, [r0], {253} @ 0xfd │ │ │ │ + @ instruction: 0xf892f7f1 │ │ │ │ + bllt 0x2a5f8 │ │ │ │ smullsne pc, r1, r6, r8 @ │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ ldrdcs pc, [ip], #134 @ 0x86 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ bicsmi r8, r2, #-184549376 @ 0xf5000000 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - andcs sl, r1, #240, 22 @ 0x3c000 │ │ │ │ + andcs sl, r1, #243712 @ 0x3b800 │ │ │ │ andls sl, r0, #98304 @ 0x18000 │ │ │ │ andcs r4, r2, #48, 12 @ 0x3000000 │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strls r2, [r6, #-1283] @ 0xfffffafd │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0xf0049507 │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ strls r3, [r8, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f09409 │ │ │ │ - @ instruction: 0xf7fdfddd │ │ │ │ - stmdbge r6, {r4, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdfdeb │ │ │ │ + stmdbge r6, {r1, r2, r3, r6, sl, fp, ip, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ movwls r4, #25091 @ 0x6203 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r9], #-775 @ 0xfffffcf9 │ │ │ │ - blx 0xfeaaa6a2 │ │ │ │ - bllt 0xff2aa6d4 │ │ │ │ + blx 0xfee2a636 │ │ │ │ + bllt 0xff22a668 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4630461a │ │ │ │ strls r2, [r6, #-1280] @ 0xfffffb00 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ strls r4, [r8, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0x6c6f8 │ │ │ │ + streq pc, [pc, #-4] @ 0x6c68c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ - ldc2l 7, cr15, [lr], #964 @ 0x3c4 │ │ │ │ - stclt 7, cr15, [r7], #-1012 @ 0xfffffc0c │ │ │ │ + stc2 7, cr15, [ip, #-964] @ 0xfffffc3c │ │ │ │ + stclt 7, cr15, [r5], #-1012 @ 0xfffffc0c │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57d071f │ │ │ │ - movwcs sl, #7084 @ 0x1bac │ │ │ │ + movwcs sl, #7082 @ 0x1baa │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [sl, #-1562] @ 0xfffff9e6 │ │ │ │ - mrc2 7, 7, pc, cr4, cr0, {7} │ │ │ │ - stclt 7, cr15, [sp], {253} @ 0xfd │ │ │ │ + @ instruction: 0xff02f7f0 │ │ │ │ + stclt 7, cr15, [fp], {253} @ 0xfd │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57d071b │ │ │ │ - @ instruction: 0xf3c4ab92 │ │ │ │ + @ instruction: 0xf3c4ab90 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [sl, #-512] @ 0xfffffe00 │ │ │ │ - mrc2 7, 6, pc, cr10, cr0, {7} │ │ │ │ - bllt 0xffd6a768 │ │ │ │ + mcr2 7, 7, pc, cr8, cr0, {7} @ │ │ │ │ + bllt 0xffcea6fc │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ andcs r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7f1940a │ │ │ │ - @ instruction: 0xf7fdfcb5 │ │ │ │ - @ instruction: 0xf404bbde │ │ │ │ + @ instruction: 0xf7fdfcc3 │ │ │ │ + @ instruction: 0xf404bbdc │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47d4f70 │ │ │ │ - stmdbge r6, {r1, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r5, r6, r8, r9, fp, sp, pc} │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf004950a │ │ │ │ movwls r0, #29711 @ 0x740f │ │ │ │ @ instruction: 0xf7f19408 │ │ │ │ - @ instruction: 0xf7fdf9b3 │ │ │ │ - @ instruction: 0xf8d6bb51 │ │ │ │ + @ instruction: 0xf7fdf9c1 │ │ │ │ + @ instruction: 0xf8d6bb4f │ │ │ │ ldreq r3, [sl, -r8, asr #1] │ │ │ │ - blge 0x1369dcc │ │ │ │ + blge 0x12e9d60 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r4, #4611 @ 0x1203 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, r0, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fdfa23 │ │ │ │ - @ instruction: 0xf8d6bbac │ │ │ │ + @ instruction: 0xf7fdfa31 │ │ │ │ + @ instruction: 0xf8d6bbaa │ │ │ │ ldreq r3, [r9, -r8, asr #1] │ │ │ │ - blge 0xce9e00 │ │ │ │ + blge 0xc69d94 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r4, #515 @ 0x203 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, r1, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fdfa09 │ │ │ │ - @ instruction: 0xf8d6bb92 │ │ │ │ + @ instruction: 0xf7fdfa17 │ │ │ │ + @ instruction: 0xf8d6bb90 │ │ │ │ ldreq r3, [r8, -r8, asr #1] │ │ │ │ - blge 0x669e34 │ │ │ │ + blge 0x5e9dc8 │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -r8, lsl #8 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fdf9ef │ │ │ │ - @ instruction: 0xf896bb78 │ │ │ │ + @ instruction: 0xf7fdf9fd │ │ │ │ + @ instruction: 0xf896bb76 │ │ │ │ @ instruction: 0xf8d610d1 │ │ │ │ @ instruction: 0xf8d630c8 │ │ │ │ stmdbcs r0, {r2, r3, r6, r7, sp} │ │ │ │ ldrhi pc, [sl], #-0 │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0x6d488 │ │ │ │ - bge 0xffd69a7c │ │ │ │ + blcs 0x6d41c │ │ │ │ + bge 0xffce9a10 │ │ │ │ andcs r9, r2, #0, 6 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ strls r4, [sl, #-1584] @ 0xfffff9d0 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ strls r4, [r7, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0x6c8a0 │ │ │ │ + streq pc, [pc, #-4] @ 0x6c834 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ - stc2l 7, cr15, [r0], #960 @ 0x3c0 │ │ │ │ - bllt 0x156a8a8 │ │ │ │ + stc2l 7, cr15, [lr], #960 @ 0x3c0 │ │ │ │ + bllt 0x14ea83c │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - bge 0xff669ab4 │ │ │ │ + bge 0xff5e9a48 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ strls r2, [r9, #-771] @ 0xfffffcfd │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r4, [sl, #-771] @ 0xfffffcfd │ │ │ │ - streq pc, [pc], #-4 @ 0x6c8d8 │ │ │ │ + streq pc, [pc], #-4 @ 0x6c86c │ │ │ │ strls r9, [r8], #-775 @ 0xfffffcf9 │ │ │ │ - @ instruction: 0xf928f7f1 │ │ │ │ - blt 0xff22a8d8 │ │ │ │ + @ instruction: 0xf936f7f1 │ │ │ │ + blt 0xff1aa86c │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ stmdami r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ streq pc, [pc, -r4] │ │ │ │ + stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - strhi pc, [pc] @ 0x6c8fc │ │ │ │ + strhi pc, [pc] @ 0x6c890 │ │ │ │ smullsne pc, r1, r6, r8 @ │ │ │ │ eorscc lr, r2, #3506176 @ 0x358000 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ bicsmi r8, r2, #754974720 @ 0x2d000000 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r6, {r2, r3, r5, r7, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r3, r5, r7, r9, fp, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ strls r9, [r9], #-1290 @ 0xfffffaf6 │ │ │ │ - stc2 7, cr15, [r0], #960 @ 0x3c0 │ │ │ │ - bllt 0x56a928 │ │ │ │ + stc2 7, cr15, [lr], #960 @ 0x3c0 │ │ │ │ + bllt 0x4ea8bc │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57d0719 │ │ │ │ - movwcs sl, #2712 @ 0xa98 │ │ │ │ + movwcs sl, #2710 @ 0xa96 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [sl, #-1562] @ 0xfffff9e6 │ │ │ │ - stc2l 7, cr15, [r0, #960]! @ 0x3c0 │ │ │ │ - blt 0xffeea95c │ │ │ │ + stc2l 7, cr15, [lr, #960]! @ 0x3c0 │ │ │ │ + blt 0xffe6a8f0 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -r8, lsl #8 │ │ │ │ @ instruction: 0xf7f0950a │ │ │ │ - @ instruction: 0xf7fdffa7 │ │ │ │ - vmull.u , d4, d3[7] │ │ │ │ + @ instruction: 0xf7fdffb5 │ │ │ │ + vmull.u , d4, d1[7] │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [sl, #-512] @ 0xfffffe00 │ │ │ │ - @ instruction: 0xff92f7f0 │ │ │ │ - blt 0x172a9b0 │ │ │ │ + @ instruction: 0xffa0f7f0 │ │ │ │ + blt 0x16aa944 │ │ │ │ smullsne pc, r1, r6, r8 @ │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ ldrdcs pc, [ip], #134 @ 0x86 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ bicsmi r8, r2, #-2013265918 @ 0x88000002 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r6, {r1, r3, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r3, r6, r9, fp, sp, pc} │ │ │ │ andcs r4, r2, #48, 12 @ 0x3000000 │ │ │ │ strls r9, [sl, #-768] @ 0xfffffd00 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ strls r4, [r7, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0x6c9f0 │ │ │ │ + streq pc, [pc, #-4] @ 0x6c984 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ - ldc2 7, cr15, [r8], #-960 @ 0xfffffc40 │ │ │ │ - blt 0xfeb6a9f8 │ │ │ │ + mcrr2 7, 15, pc, r6, cr0 @ │ │ │ │ + blt 0xfeaea98c │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ strbhi pc, [r4, -r0] @ │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ strhi pc, [lr, -r0]! │ │ │ │ svceq 0x00c0f5b2 │ │ │ │ - bge 0x9e9c18 │ │ │ │ + bge 0x969bac │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - subcs pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + subcs pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8cd9406 │ │ │ │ stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf874f7f0 │ │ │ │ - blt 0x62aa38 │ │ │ │ + @ instruction: 0xf882f7f0 │ │ │ │ + blt 0x5aa9cc │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ addhi pc, r0, r1 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ rsbhi pc, sl, r1 │ │ │ │ svceq 0x00c0f5b2 │ │ │ │ - bge 0x1e9c58 │ │ │ │ + bge 0x169bec │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - submi pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + eorsmi pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8cd9406 │ │ │ │ stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf854f7f0 │ │ │ │ - ldmiblt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf862f7f0 │ │ │ │ + ldmiblt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r2, r7, #128, 10 @ 0x20000000 │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ strls r2, [r8, #-1344] @ 0xfffffac0 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ - @ instruction: 0xff6ef7f2 │ │ │ │ - ldmiblt ip, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff7cf7f2 │ │ │ │ + ldmiblt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vsubl.u8 q9, d4, d2 │ │ │ │ strls r2, [r6, #-1408] @ 0xfffffa80 │ │ │ │ strls r2, [r7, #-1281] @ 0xfffffaff │ │ │ │ strbcs pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f2940a │ │ │ │ - @ instruction: 0xf7fdff53 │ │ │ │ - vmul.f , q10, d1[0] │ │ │ │ - blcs 0xf57f8 │ │ │ │ + @ instruction: 0xf7fdff61 │ │ │ │ + @ instruction: 0xf3c4b9bf │ │ │ │ + blcs 0xf578c │ │ │ │ strthi pc, [sl], #-0 │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - @ instruction: 0xf8d6a9b8 │ │ │ │ - rsclt r3, r1, #136 @ 0x88 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vaddw.u8 , q2, d11 │ │ │ │ - blcs 0x6bdb1c │ │ │ │ + rsclt sl, r3, #2981888 @ 0x2d8000 │ │ │ │ + @ instruction: 0xf8d6930b │ │ │ │ + vaddl.u8 , d20, d8 │ │ │ │ + vabal.u8 , d4, d3 │ │ │ │ + blcs 0x6bdab0 │ │ │ │ tstphi r7, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d1, d7 │ │ │ │ - blcc 0x110cf20 │ │ │ │ + blcc 0x110ceb4 │ │ │ │ vqdmulh.s d2, d1, d5 │ │ │ │ ldm pc, {r0, r1, r2, r3, r9, pc}^ @ │ │ │ │ tstpne r3, #3 @ p-variant is OBSOLETE │ │ │ │ ldrne r0, [r5, #-771] @ 0xfffffcfd │ │ │ │ andcs r2, r2, #4, 6 @ 0x10000000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r9, [sl, #-1033] @ 0xfffffbf7 │ │ │ │ strcs r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff22f7f2 │ │ │ │ - ldmiblt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff30f7f2 │ │ │ │ + stmiblt lr, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strb r2, [lr, r2, lsl #6]! │ │ │ │ strb r2, [ip, r6, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff04f7f2 │ │ │ │ - ldmdblt r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff12f7f2 │ │ │ │ + ldmdblt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ movwmi pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf47e4383 │ │ │ │ @ instruction: 0xf001aae5 │ │ │ │ stmdbcs sp, {r0, r2, r3, r8} │ │ │ │ stclge 4, cr15, [ip, #248]! @ 0xf8 │ │ │ │ @ instruction: 0xf43e2f0f │ │ │ │ vqrdmulh.s q13, q10, d1[6] │ │ │ │ strteq r1, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf896d504 │ │ │ │ - blcs 0x78e7c │ │ │ │ + blcs 0x78e10 │ │ │ │ stclge 4, cr15, [r0, #248]! @ 0xf8 │ │ │ │ - mrc2 0, 5, pc, cr10, cr5, {5} │ │ │ │ + mrc2 0, 4, pc, cr0, cr5, {5} │ │ │ │ @ instruction: 0x4601463a │ │ │ │ ldrtmi r4, [r0], -r0, lsl #13 │ │ │ │ - blx 0x192ab8a │ │ │ │ - mrc2 0, 5, pc, cr2, cr5, {5} │ │ │ │ + blx 0x1caab1e │ │ │ │ + mcr2 0, 4, pc, cr8, cr5, {5} @ │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ ldrmi r1, [ip], -r0, lsl #1 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ subeq lr, r9, r0, asr #20 │ │ │ │ @ instruction: 0xf0b6681f │ │ │ │ - bmi 0xff3eb968 │ │ │ │ + bmi 0xff3eb854 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2202 @ 0xfffff766 │ │ │ │ @ instruction: 0xf6409001 │ │ │ │ vshr.s64 q8, q0, #64 │ │ │ │ - bl 0xece4c │ │ │ │ + bl 0xecde0 │ │ │ │ tstls r0, r8, lsl #2 │ │ │ │ @ instruction: 0xf50019d3 │ │ │ │ strtmi r7, [r2], #-311 @ 0xfffffec9 │ │ │ │ sbcseq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ - stc2l 0, cr15, [r6, #728]! @ 0x2d8 │ │ │ │ + ldc2 0, cr15, [ip, #728]! @ 0x2d8 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ef4630 │ │ │ │ - @ instruction: 0xf7fdfbe9 │ │ │ │ - @ instruction: 0xf3c4b99a │ │ │ │ - blcs 0xf5930 │ │ │ │ + @ instruction: 0xf7fdfbf7 │ │ │ │ + @ instruction: 0xf3c4b998 │ │ │ │ + blcs 0xf58c4 │ │ │ │ strbthi pc, [r2], #-0 @ │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - @ instruction: 0xf8d6a91c │ │ │ │ - rsclt r3, r1, #136 @ 0x88 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vaddw.u8 , q2, d11 │ │ │ │ - blcs 0x6bdc54 │ │ │ │ + rsclt sl, r3, #425984 @ 0x68000 │ │ │ │ + @ instruction: 0xf8d6930b │ │ │ │ + vaddl.u8 , d20, d8 │ │ │ │ + vabal.u8 , d4, d3 │ │ │ │ + blcs 0x6bdbe8 │ │ │ │ subshi pc, sl, r1, asr #4 │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d1, d7 │ │ │ │ - blcc 0x110cde8 │ │ │ │ + blcc 0x110cd7c │ │ │ │ vqdmulh.s d2, d1, d5 │ │ │ │ ldm pc, {r1, r4, r6, r8, pc}^ @ │ │ │ │ tstpne r3, #3 @ p-variant is OBSOLETE │ │ │ │ ldrne r0, [r5, #-771] @ 0xfffffcfd │ │ │ │ andcs r2, r0, #4, 6 @ 0x10000000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r9, [sl, #-1033] @ 0xfffffbf7 │ │ │ │ strcs r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 7, 4, pc, cr6, cr2, {7} @ │ │ │ │ - ldmlt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 4, pc, cr4, cr2, {7} │ │ │ │ + ldmlt r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strb r2, [lr, r2, lsl #6]! │ │ │ │ strb r2, [ip, r6, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 7, 3, pc, cr8, cr2, {7} @ │ │ │ │ - ldmlt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 3, pc, cr6, cr2, {7} │ │ │ │ + ldmlt r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwls fp, #45795 @ 0xb2e3 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strcs pc, [r0, #964] @ 0x3c4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r9, [r1, #-1286] @ 0xfffffafa │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ strls r2, [r8, #-1344] @ 0xfffffac0 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ - mcr2 7, 2, pc, cr14, cr2, {7} @ │ │ │ │ - ldmlt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrc2 7, 2, pc, cr12, cr2, {7} │ │ │ │ + ldmlt sl!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movtcs pc, #5060 @ 0x13c4 @ │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x14dc4c │ │ │ │ - ldmge r3!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + blcs 0x14dbe0 │ │ │ │ + ldmge r1!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andcs fp, r1, #805306382 @ 0x3000000e │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7f2940a │ │ │ │ - @ instruction: 0xf7fdfeb9 │ │ │ │ - @ instruction: 0xf8d6b8a1 │ │ │ │ + @ instruction: 0xf7fdfec7 │ │ │ │ + @ instruction: 0xf8d6b89f │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ stmdbge r6, {r0, r1, r3, r9} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r4, r8, #12582912 @ 0xc00000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1289] @ 0xfffffaf7 │ │ │ │ strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mrc2 7, 0, pc, cr10, cr2, {7} │ │ │ │ - stmlt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcr2 7, 1, pc, cr8, cr2, {7} @ │ │ │ │ + stmlt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r7, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47d2b01 │ │ │ │ - @ instruction: 0xf7fda880 │ │ │ │ - @ instruction: 0xf8d6bff5 │ │ │ │ + @ instruction: 0xf7fda87e │ │ │ │ + @ instruction: 0xf8d6bff4 │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ stmdbge r6, {r0, r1, r3, r9} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r2, [r1, #-514] @ 0xfffffdfe │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24506 │ │ │ │ - @ instruction: 0xf7fdfbc3 │ │ │ │ - @ instruction: 0xf004b8da │ │ │ │ - blcs 0x86dd68 │ │ │ │ + @ instruction: 0xf7fdfbd1 │ │ │ │ + @ instruction: 0xf004b8d8 │ │ │ │ + blcs 0x86dcfc │ │ │ │ qadd16mi fp, pc, r8 @ │ │ │ │ ldrhi pc, [sl, -r0] │ │ │ │ mvnsne pc, #4 │ │ │ │ cmnpeq r0, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ strhi pc, [ip, r0] │ │ │ │ mvnsne pc, #4, 8 @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ ldmdbge pc, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ movtcs pc, #962 @ 0x3c2 @ │ │ │ │ @ instruction: 0xf57d0592 │ │ │ │ - @ instruction: 0xf0b5afec │ │ │ │ - @ instruction: 0xf646fda9 │ │ │ │ + @ instruction: 0xf0b5afeb │ │ │ │ + @ instruction: 0xf646fd7f │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0x46052395 │ │ │ │ ldmdavs pc, {r5, r6, r7, r9, ip, sp, pc} @ │ │ │ │ - blx 0x17290cc │ │ │ │ + blx 0xca9060 │ │ │ │ vnmla.f32 s8, s26, s22 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf50019d3 │ │ │ │ strtmi r7, [sl], #-344 @ 0xfffffea8 │ │ │ │ msreq SPSR_, #208, 16 @ 0xd00000 │ │ │ │ - ldc2 0, cr15, [r8], #728 @ 0x2d8 │ │ │ │ + stc2 0, cr15, [lr], {182} @ 0xb6 │ │ │ │ vrsubhn.i16 d20, q2, q13 │ │ │ │ ldrtmi r2, [r0], -r3, lsl #2 │ │ │ │ - blx 0xffa2ade4 │ │ │ │ - ldmlt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf890f7ee │ │ │ │ - blls 0x1f5e38 │ │ │ │ + blx 0xffdaad78 │ │ │ │ + ldmlt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf89ef7ee │ │ │ │ + blls 0x1f5dcc │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - rscseq pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f19400 │ │ │ │ - @ instruction: 0xf7fdfd1d │ │ │ │ - strtmi fp, [r1], -r8, lsl #17 │ │ │ │ + @ instruction: 0xf7fdfd2b │ │ │ │ + strtmi fp, [r1], -r6, lsl #17 │ │ │ │ @ instruction: 0xf7eda806 │ │ │ │ - strcs pc, [r1], #-3789 @ 0xfffff133 │ │ │ │ + strcs pc, [r1], #-3833 @ 0xfffff107 │ │ │ │ stmdbge r6, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6474630 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ + vmov.i32 d18, #3328 @ 0x00000d00 │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - ldc2 7, cr15, [r0], #964 @ 0x3c4 │ │ │ │ - ldmdalt r7!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [lr], #964 @ 0x3c4 │ │ │ │ + ldmdalt r5!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf10002e0 │ │ │ │ ldrtmi r8, [r0], -r1, ror #3 │ │ │ │ - blx 0xfe22ae56 │ │ │ │ + blx 0xfe5aadea │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fdaf9a │ │ │ │ - vst2.16 {d27-d28}, [pc :128], ip │ │ │ │ + @ instruction: 0xf7fdaf99 │ │ │ │ + vst2.16 {d27-d28}, [pc :128], sl │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - b 0x16dacc │ │ │ │ + b 0x16da60 │ │ │ │ @ instruction: 0xf5b20203 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ addsmi r8, sl, #36, 10 @ 0x9000000 │ │ │ │ - svcge 0x008bf47d │ │ │ │ + svcge 0x008af47d │ │ │ │ cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svccs 0x0060f5b3 │ │ │ │ - svcge 0x0085f47d │ │ │ │ + svcge 0x0084f47d │ │ │ │ stmdblt ip!, {r2, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ - ldmdage r1, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdage pc, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ smullscc pc, r0, r6, r8 @ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ @ instruction: 0xf04f80f2 │ │ │ │ andcs r7, r1, r0, lsl #2 │ │ │ │ - ldc2l 7, cr15, [r2, #940]! @ 0x3ac │ │ │ │ + cdp2 7, 2, cr15, cr6, cr11, {7} │ │ │ │ rscsvs r2, r3, r2, lsl #6 │ │ │ │ - stmdalt r3, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvs pc, #1103 @ 0x44f @ │ │ │ │ tstpeq pc, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0002f70 │ │ │ │ vst3.16 {d24-d26}, [pc :64], sl │ │ │ │ vsubl.s8 q11, d0, d0 │ │ │ │ addsmi r0, r3, #-268435455 @ 0xf0000001 │ │ │ │ - svcge 0x005ff47d │ │ │ │ + svcge 0x005ef47d │ │ │ │ movwne pc, #25540 @ 0x63c4 @ │ │ │ │ - blcs 0x1bbcc4 │ │ │ │ - svcge 0x0059f63d │ │ │ │ + blcs 0x1bbc58 │ │ │ │ + svcge 0x0058f63d │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq ip, r6, r1, lsl #31 │ │ │ │ - andeq sl, r6, pc, lsr #27 │ │ │ │ - andeq ip, r6, pc, ror #30 │ │ │ │ - andeq ip, r6, sp, asr pc │ │ │ │ - andeq ip, r6, r5, asr #30 │ │ │ │ - andeq ip, r6, r5, lsr #30 │ │ │ │ - addeq r3, sl, r8, ror #6 │ │ │ │ - addeq r3, sl, lr, asr r1 │ │ │ │ + andeq ip, r6, r5, lsl pc │ │ │ │ + andeq sl, r6, r1, asr #26 │ │ │ │ + andeq ip, r6, r3, lsl #30 │ │ │ │ + strdeq ip, [r6], -r1 │ │ │ │ + ldrdeq ip, [r6], -r9 │ │ │ │ + @ instruction: 0x0006ceb9 │ │ │ │ + ldrdeq r3, [sl], r4 │ │ │ │ + addeq r3, sl, sl, asr #3 │ │ │ │ @ instruction: 0xf47d0721 │ │ │ │ - ldcvs 15, cr10, [r3, #-264]! @ 0xfffffef8 │ │ │ │ + ldcvs 15, cr10, [r3, #-260]! @ 0xfffffefc │ │ │ │ @ instruction: 0xf413699b │ │ │ │ @ instruction: 0xf43d4f70 │ │ │ │ - eorscs sl, pc, ip, lsr pc @ │ │ │ │ - stc2l 0, cr15, [r0, #740]! @ 0x2e4 │ │ │ │ + eorscs sl, pc, fp, lsr pc @ │ │ │ │ + ldc2 0, cr15, [r6, #740]! @ 0x2e4 │ │ │ │ rscsvs r2, r3, r1, lsl #6 │ │ │ │ - stmdalt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdalt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ - b 0x112f89c │ │ │ │ + b 0x112f830 │ │ │ │ @ instruction: 0x07d81352 │ │ │ │ - svcge 0x002df57d │ │ │ │ + svcge 0x002cf57d │ │ │ │ rscsvs r2, r3, r1, lsl #6 │ │ │ │ - svclt 0x00fdf7fc │ │ │ │ + svclt 0x00fbf7fc │ │ │ │ teqeq r2, r6 @ │ │ │ │ - mrrc2 7, 14, pc, ip, cr13 @ │ │ │ │ + ldc2 7, cr15, [r0], {237} @ 0xed │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaf22 │ │ │ │ - ldmib r6, {r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcaf21 │ │ │ │ + ldmib r6, {r1, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7ed0132 │ │ │ │ - stmdacs r0, {r0, r1, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0019f43d │ │ │ │ - svclt 0x00ebf7fc │ │ │ │ + stmdacs r0, {r0, r1, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0018f43d │ │ │ │ + svclt 0x00e9f7fc │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47d2b0f │ │ │ │ - shadd16mi sl, r0, r2 │ │ │ │ - mrrc2 7, 14, pc, ip, cr13 @ │ │ │ │ + shadd16mi sl, r0, r1 │ │ │ │ + ldc2 7, cr15, [r0], {237} @ 0xed │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaf0c │ │ │ │ - subsmi fp, r2, #888 @ 0x378 │ │ │ │ + @ instruction: 0xf7fcaf0b │ │ │ │ + subsmi fp, r2, #220, 30 @ 0x370 │ │ │ │ @ instruction: 0xf7f14630 │ │ │ │ - @ instruction: 0xf7fcfcb5 │ │ │ │ - @ instruction: 0xf896bfd8 │ │ │ │ - blcs 0x79274 │ │ │ │ - svcge 0x00d3f43c │ │ │ │ + @ instruction: 0xf7fcfcc3 │ │ │ │ + @ instruction: 0xf896bfd6 │ │ │ │ + blcs 0x79208 │ │ │ │ + svcge 0x00d1f43c │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ tstcs ip, #3244032 @ 0x318000 │ │ │ │ - svclt 0x00cdf7fc │ │ │ │ + svclt 0x00cbf7fc │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - ldc2l 0, cr15, [r8, #740] @ 0x2e4 │ │ │ │ + stc2 0, cr15, [lr, #740]! @ 0x2e4 │ │ │ │ ldmlt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r2, #-948]! @ 0xfffffc4c │ │ │ │ + ldc2 7, cr15, [r2, #948] @ 0x3b4 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf6464630 │ │ │ │ - vsubl.s8 q11, d0, d13 │ │ │ │ + vmlal.s , d0, d1[3] │ │ │ │ strls r0, [r0, #-530] @ 0xfffffdee │ │ │ │ - blx 0x10aafb4 │ │ │ │ - svclt 0x00b3f7fc │ │ │ │ + blx 0x142af48 │ │ │ │ + svclt 0x00b1f7fc │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - ldc2 0, cr15, [lr, #740]! @ 0x2e4 │ │ │ │ + ldc2 0, cr15, [r4, #740] @ 0x2e4 │ │ │ │ ldmlt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ tstls r8, r1, lsl #4 │ │ │ │ stmdbge r6, {r9, ip, pc} │ │ │ │ vmin.s8 d20, d7, d16 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ + vmvn.i32 d16, #256 @ 0x00000100 │ │ │ │ movwls r0, #25106 @ 0x6212 │ │ │ │ strls r9, [sl, #-1801] @ 0xfffff8f7 │ │ │ │ - blx 0xfe52afe8 │ │ │ │ - svclt 0x0099f7fc │ │ │ │ + blx 0xfe8aaf7c │ │ │ │ + svclt 0x0097f7fc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2 7, cr15, [r8, #-948]! @ 0xfffffc4c │ │ │ │ + stc2l 7, cr15, [r8, #-948]! @ 0xfffffc4c │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ - vmin.s8 d20, d7, d16 │ │ │ │ - vmov.i32 d16, #256 @ 0x00000100 │ │ │ │ + @ instruction: 0xf6464630 │ │ │ │ + vmov.i32 , #256 @ 0x00000100 │ │ │ │ strls r0, [r0, #-530] @ 0xfffffdee │ │ │ │ - blx 0x62b008 │ │ │ │ - svclt 0x0089f7fc │ │ │ │ + blx 0x9aaf9c │ │ │ │ + svclt 0x0087f7fc │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs lr, r8, #3358720 @ 0x334000 │ │ │ │ adclt r9, r2, #671088640 @ 0x28000000 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ andls r4, fp, #50331648 @ 0x3000000 │ │ │ │ movwmi lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xfff8f7f8 │ │ │ │ - svclt 0x0077f7fc │ │ │ │ - b 0x112ffdc │ │ │ │ + @ instruction: 0xf806f7f9 │ │ │ │ + svclt 0x0075f7fc │ │ │ │ + b 0x112ff70 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bllt 0x22b078 │ │ │ │ + bllt 0x22b00c │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ - strcs r2, [pc], #-1280 @ 0x6d0a0 │ │ │ │ + strcs r2, [pc], #-1280 @ 0x6d034 │ │ │ │ strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x102b074 │ │ │ │ - svclt 0x0055f7fc │ │ │ │ - b 0x1130020 │ │ │ │ + blx 0x13ab008 │ │ │ │ + svclt 0x0053f7fc │ │ │ │ + b 0x112ffb4 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bllt 0xff8eb0bc │ │ │ │ + bllt 0xff8eb050 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r0], {237} @ 0xed │ │ │ │ + ldc2 7, cr15, [r0], #948 @ 0x3b4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - ldc2l 7, cr15, [lr, #-964] @ 0xfffffc3c │ │ │ │ - svclt 0x003ff7fc │ │ │ │ + stc2l 7, cr15, [ip, #-964]! @ 0xfffffc3c │ │ │ │ + svclt 0x003df7fc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [r2], #-948 @ 0xfffffc4c │ │ │ │ + stc2 7, cr15, [r2], #948 @ 0x3b4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - stc2l 7, cr15, [lr], #964 @ 0x3c4 │ │ │ │ - svclt 0x0031f7fc │ │ │ │ + ldc2l 7, cr15, [ip], #964 @ 0x3c4 │ │ │ │ + svclt 0x002ff7fc │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf7feac8b │ │ │ │ - bleq 0xff75bdf8 │ │ │ │ + bleq 0xff75bd8c │ │ │ │ movtmi lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ @ instruction: 0xf7fd0301 │ │ │ │ - bleq 0xff75ccec │ │ │ │ + bleq 0xff75cc80 │ │ │ │ movtmi lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ ldrb r0, [r9], #-769 @ 0xfffffcff │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldreq r3, [fp], #-200 @ 0xffffff38 │ │ │ │ - svcge 0x0013f53c │ │ │ │ + svcge 0x0011f53c │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r4, r8, #12582912 @ 0xc00000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1289] @ 0xfffffaf7 │ │ │ │ strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9e4f7f2 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr11, cr12, {7} │ │ │ │ - b 0x11300d4 │ │ │ │ + @ instruction: 0xf9f2f7f2 │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr9, cr12, {7} │ │ │ │ + b 0x1130068 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bllt 0xff42b170 │ │ │ │ - b 0x11300e4 │ │ │ │ + bllt 0xff42b104 │ │ │ │ + b 0x1130078 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - blt 0xeb17c │ │ │ │ - b 0x11300f4 │ │ │ │ + blt 0xeb110 │ │ │ │ + b 0x1130088 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ stmiblt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - b 0x1130104 │ │ │ │ + b 0x1130098 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - blt 0xeab1a0 │ │ │ │ + blt 0xeab134 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldrbeq r3, [sl], #200 @ 0xc8 │ │ │ │ - mrcge 5, 6, APSR_nzcv, cr1, cr12, {1} │ │ │ │ + mcrge 5, 6, pc, cr15, cr12, {1} @ │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r2, [r0, #-513] @ 0xfffffdff │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24506 │ │ │ │ - @ instruction: 0xf7fcf9a1 │ │ │ │ - @ instruction: 0x4621beb8 │ │ │ │ + @ instruction: 0xf7fcf9af │ │ │ │ + @ instruction: 0x4621beb6 │ │ │ │ @ instruction: 0xf7eda806 │ │ │ │ - @ instruction: 0xf8d6fc1d │ │ │ │ + @ instruction: 0xf8d6fc4d │ │ │ │ andcs r3, r9, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf992f7f2 │ │ │ │ - mcrlt 7, 5, pc, cr9, cr12, {7} @ │ │ │ │ + @ instruction: 0xf9a0f7f2 │ │ │ │ + mcrlt 7, 5, pc, cr7, cr12, {7} @ │ │ │ │ @ instruction: 0xf47c2b30 │ │ │ │ - vmov.i64 d26, #0xffff000000000000 │ │ │ │ + vmull.p8 q13, d4, d30 │ │ │ │ stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #29184 @ 0x7200 │ │ │ │ @ instruction: 0xf0042301 │ │ │ │ strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - ldc2l 7, cr15, [r4, #-956]! @ 0xfffffc44 │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr14, cr12, {7} │ │ │ │ + stc2 7, cr15, [r2, #956] @ 0x3bc │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr12, cr12, {7} │ │ │ │ movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - @ instruction: 0x4630adba │ │ │ │ - mcr2 7, 7, pc, cr6, cr8, {7} @ │ │ │ │ + @ instruction: 0x4630adb9 │ │ │ │ + mrc2 7, 7, pc, cr4, cr8, {7} │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcadb4 │ │ │ │ - strtmi fp, [r1], -r6, lsl #29 │ │ │ │ + @ instruction: 0xf7fcadb3 │ │ │ │ + strtmi fp, [r1], -r4, lsl #29 │ │ │ │ @ instruction: 0xf7eda806 │ │ │ │ - @ instruction: 0xf8d6fbeb │ │ │ │ + @ instruction: 0xf8d6fc1b │ │ │ │ andcs r3, r2, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf960f7f2 │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr7, cr12, {7} │ │ │ │ + @ instruction: 0xf96ef7f2 │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr5, cr12, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xff7ab22a │ │ │ │ + stc2 7, cr15, [ip], {237} @ 0xed │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r3, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f24630 │ │ │ │ - @ instruction: 0xf7fcf951 │ │ │ │ - adceq fp, r5, #104, 28 @ 0x680 │ │ │ │ + @ instruction: 0xf7fcf95f │ │ │ │ + adceq fp, r5, #1632 @ 0x660 │ │ │ │ strhi pc, [r7, #256] @ 0x100 │ │ │ │ ldmdavs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r6, r9, sl, pc} │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr11, cr12, {3} │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr9, cr12, {3} │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47c421c │ │ │ │ - stmdbge r6, {r1, r2, r3, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r3, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r4, #17411 @ 0x4403 │ │ │ │ movwmi lr, #27085 @ 0x69cd │ │ │ │ - mcrr2 7, 14, pc, r4, cr14 @ │ │ │ │ - ldcllt 7, cr15, [r4, #1008] @ 0x3f0 │ │ │ │ + mrrc2 7, 14, pc, r2, cr14 @ │ │ │ │ + ldcllt 7, cr15, [r2, #1008] @ 0x3f0 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ andcs sl, r1, #356352 @ 0x57000 │ │ │ │ mrclt 7, 7, APSR_nzcv, cr0, cr13, {7} │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andls sl, r8, #98304 @ 0x18000 │ │ │ │ andcs r4, r2, #48, 12 @ 0x3000000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls fp, [fp, #-741] @ 0xfffffd1b │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1289] @ 0xfffffaf7 │ │ │ │ strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf914f7f2 │ │ │ │ - mcrlt 7, 1, pc, cr11, cr12, {7} @ │ │ │ │ + @ instruction: 0xf922f7f2 │ │ │ │ + mcrlt 7, 1, pc, cr9, cr12, {7} @ │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ movwls r4, #29443 @ 0x7303 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d31c │ │ │ │ + streq pc, [pc], #-4 @ 0x6d2b0 │ │ │ │ strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfcf9 │ │ │ │ - stmdbge r6, {r0, r1, r5, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfd07 │ │ │ │ + stmdbge r6, {r0, r5, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ strls r2, [r9, #-771] @ 0xfffffcfd │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r4, [sl, #-771] @ 0xfffffcfd │ │ │ │ - streq pc, [pc], #-4 @ 0x6d340 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d2d4 │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [r4, #956]! @ 0x3bc │ │ │ │ - ldclt 7, cr15, [r2, #1008] @ 0x3f0 │ │ │ │ + ldc2 7, cr15, [r2, #956]! @ 0x3bc │ │ │ │ + ldclt 7, cr15, [r0, #1008] @ 0x3f0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andls fp, r8, #805306382 @ 0x3000000e │ │ │ │ andcs r9, r1, #738197504 @ 0x2c000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf7f23409 │ │ │ │ - @ instruction: 0xf7fcfb91 │ │ │ │ - beq 0xfe95c970 │ │ │ │ + @ instruction: 0xf7fcfb9f │ │ │ │ + beq 0xfe95c8fc │ │ │ │ strne pc, [r1, #964] @ 0x3c4 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ andls r4, fp, #-1409286144 @ 0xac000000 │ │ │ │ vsubw.u8 , q2, d10 │ │ │ │ movwcs r5, #512 @ 0x200 │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ @ instruction: 0xf0042203 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ strls r2, [r9], #-775 @ 0xfffffcf9 │ │ │ │ - mcr2 7, 5, pc, cr0, cr8, {7} @ │ │ │ │ - ldcllt 7, cr15, [r9, #1008] @ 0x3f0 │ │ │ │ + mcr2 7, 5, pc, cr14, cr8, {7} @ │ │ │ │ + ldcllt 7, cr15, [r7, #1008] @ 0x3f0 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls sl, #26886 @ 0x6906 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, r0, #201326592 @ 0xc000000 │ │ │ │ movwcs r9, #8967 @ 0x2307 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d3c0 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d354 │ │ │ │ strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfe39 │ │ │ │ - vmov.i32 , #12713983 @ 0x00c1ffff │ │ │ │ + @ instruction: 0xf7fcfe47 │ │ │ │ + vqrdmulh.s , q2, d3[3] │ │ │ │ stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #29184 @ 0x7200 │ │ │ │ @ instruction: 0xf0042301 │ │ │ │ strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - cdp2 7, 2, cr15, cr6, cr15, {7} │ │ │ │ - ldclt 7, cr15, [lr, #-1008]! @ 0xfffffc10 │ │ │ │ + cdp2 7, 3, cr15, cr4, cr15, {7} │ │ │ │ + ldclt 7, cr15, [ip, #-1008]! @ 0xfffffc10 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ movwls r4, #29443 @ 0x7303 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d40c │ │ │ │ + streq pc, [pc], #-4 @ 0x6d3a0 │ │ │ │ strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfe13 │ │ │ │ - movwcs fp, #3371 @ 0xd2b │ │ │ │ + @ instruction: 0xf7fcfe21 │ │ │ │ + movwcs fp, #3369 @ 0xd29 │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strls r9, [sl, #-1800] @ 0xfffff8f8 │ │ │ │ @ instruction: 0xf7f09309 │ │ │ │ - stmdacs r0, {r0, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x192a534 │ │ │ │ - stclt 7, cr15, [pc, #1008] @ 0x6d82c │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x192a4c8 │ │ │ │ + stclt 7, cr15, [sp, #1008] @ 0x3f0 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmib sp, {r8, r9, ip, pc}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ andls r9, r9, #41943040 @ 0x2800000 │ │ │ │ - @ instruction: 0xf838f7f0 │ │ │ │ + @ instruction: 0xf846f7f0 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fca88c │ │ │ │ - movwcs fp, #3454 @ 0xd7e │ │ │ │ + movwcs fp, #3452 @ 0xd7c │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ stmib sp, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ movwls r9, #38154 @ 0x950a │ │ │ │ - @ instruction: 0xf826f7f0 │ │ │ │ + @ instruction: 0xf834f7f0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7fca82c │ │ │ │ - stmdbge r6, {r2, r3, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ + stmdbge r6, {r1, r3, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ @ instruction: 0xf0044503 │ │ │ │ strls r0, [r7, #-1039] @ 0xfffffbf1 │ │ │ │ @ instruction: 0xf7ef9408 │ │ │ │ - @ instruction: 0xf7fcfc3b │ │ │ │ - stmdbge r6, {r0, r2, r5, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfc49 │ │ │ │ + stmdbge r6, {r0, r1, r5, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ rsclt r4, r3, #48, 12 @ 0x3000000 │ │ │ │ movwls r9, #45576 @ 0xb208 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xff82b490 │ │ │ │ - ldcllt 7, cr15, [r2], {252} @ 0xfc │ │ │ │ + blx 0xffbab424 │ │ │ │ + ldcllt 7, cr15, [r0], {252} @ 0xfc │ │ │ │ svcne 0x0020f1b2 │ │ │ │ - stclge 4, cr15, [sp], {124} @ 0x7c │ │ │ │ + stclge 4, cr15, [fp], {124} @ 0x7c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - rsbcs pc, sp, #76546048 @ 0x4900000 │ │ │ │ + rsbcs pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8cd9406 │ │ │ │ stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xfe82b4ae │ │ │ │ - ldclt 7, cr15, [lr], #1008 @ 0x3f0 │ │ │ │ + blx 0xfebab442 │ │ │ │ + ldclt 7, cr15, [ip], #1008 @ 0x3f0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andls fp, r8, #805306382 @ 0x3000000e │ │ │ │ andcs r9, r1, #738197504 @ 0x2c000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf7f23409 │ │ │ │ - @ instruction: 0xf7fcfab1 │ │ │ │ - @ instruction: 0xf8d6bcab │ │ │ │ - rsclt r3, r1, #136 @ 0x88 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vaddw.u8 , q2, d11 │ │ │ │ - blcs 0x6be538 │ │ │ │ - ldrbhi pc, [pc], #-576 @ 0x6d530 @ │ │ │ │ + @ instruction: 0xf7fcfabf │ │ │ │ + rsclt fp, r3, #43264 @ 0xa900 │ │ │ │ + @ instruction: 0xf8d6930b │ │ │ │ + vaddl.u8 , d20, d8 │ │ │ │ + vabal.u8 , d4, d3 │ │ │ │ + blcs 0x6be4cc │ │ │ │ + ldrbhi pc, [pc], #-576 @ 0x6d4c4 @ │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0x110e504 │ │ │ │ + blcc 0x110e498 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ ldm pc, {r0, r2, r5, r6, sl, pc}^ @ │ │ │ │ tstpne r3, #3 @ p-variant is OBSOLETE │ │ │ │ ldrne r0, [r5, #-771] @ 0xfffffcfd │ │ │ │ andcs r2, r2, #4, 6 @ 0x10000000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r9, [sl, #-1033] @ 0xfffffbf7 │ │ │ │ strcs r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xffe0f7f1 │ │ │ │ - ldcllt 7, cr15, [r7], #1008 @ 0x3f0 │ │ │ │ + @ instruction: 0xffeef7f1 │ │ │ │ + ldcllt 7, cr15, [r5], #1008 @ 0x3f0 │ │ │ │ strb r2, [lr, r2, lsl #6]! │ │ │ │ strb r2, [ip, r6, lsl #6]! │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strls r9, [sl, #-1800] @ 0xfffff8f8 │ │ │ │ @ instruction: 0xf7f09209 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r8, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r2], #244 @ 0xf4 │ │ │ │ - stcllt 7, cr15, [r3], #1008 @ 0x3f0 │ │ │ │ + stcllt 7, cr15, [r1], #1008 @ 0x3f0 │ │ │ │ svcne 0x0080f5b2 │ │ │ │ - stclge 4, cr15, [r9], #-496 @ 0xfffffe10 │ │ │ │ + stclge 4, cr15, [r7], #-496 @ 0xfffffe10 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - rscscs pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + rsccs pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8cd9406 │ │ │ │ stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xfeeab574 │ │ │ │ - mrrclt 7, 15, pc, sl, cr12 @ │ │ │ │ + blx 0xff22b508 │ │ │ │ + mrrclt 7, 15, pc, r8, cr12 @ │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmib sp, {r9, ip, pc}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ andls r9, r9, #41943040 @ 0x2800000 │ │ │ │ - @ instruction: 0xff78f7ef │ │ │ │ + @ instruction: 0xff86f7ef │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7fca813 │ │ │ │ - @ instruction: 0xf5b2bcbe │ │ │ │ + @ instruction: 0xf5b2bcbc │ │ │ │ @ instruction: 0xf47c1f80 │ │ │ │ - stmdbge r6, {r2, r6, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r6, sl, fp, sp, pc} │ │ │ │ vmin.s8 d20, d9, d16 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ + vrshr.s64 q8, , #64 │ │ │ │ strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfa93 │ │ │ │ - stmib sp, {r0, r2, r4, r5, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfaa1 │ │ │ │ + stmib sp, {r0, r1, r4, r5, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #8, 10 @ 0x2000000 │ │ │ │ andls r9, sl, #1610612736 @ 0x60000000 │ │ │ │ - mrc2 7, 1, pc, cr10, cr0, {7} │ │ │ │ - stclt 7, cr15, [r1], #1008 @ 0x3f0 │ │ │ │ + mcr2 7, 2, pc, cr8, cr0, {7} @ │ │ │ │ + ldclt 7, cr15, [pc], {252} @ 0xfc │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0x4630461a │ │ │ │ stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strls r9, [sl, #-1800] @ 0xfffff8f8 │ │ │ │ @ instruction: 0xf7f09309 │ │ │ │ - stmdacs r0, {r0, r1, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ stmdage pc, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} @ │ │ │ │ - ldclt 7, cr15, [r1], {252} @ 0xfc │ │ │ │ + stclt 7, cr15, [pc], {252} @ 0xfc │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d648 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d5dc │ │ │ │ stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f13406 │ │ │ │ - @ instruction: 0xf7fcf9af │ │ │ │ - stmdbge r6, {r0, r2, r3, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcf9bd │ │ │ │ + stmdbge r6, {r0, r1, r3, sl, fp, ip, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0045508 │ │ │ │ strls r0, [sl, #-1039] @ 0xfffffbf1 │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9e0f7f1 │ │ │ │ - bllt 0x2b664 │ │ │ │ + @ instruction: 0xf9eef7f1 │ │ │ │ + bllt 0xfffab5f8 │ │ │ │ cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47c429a │ │ │ │ - stmdbge r6, {r3, r4, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r2, r4, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ vmin.s8 d20, d9, d16 │ │ │ │ - vrshr.s64 d23, d13, #64 │ │ │ │ + vrshr.s64 d23, d9, #64 │ │ │ │ strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfac9 │ │ │ │ - @ instruction: 0xf3c4bbe9 │ │ │ │ + @ instruction: 0xf7fcfad7 │ │ │ │ + @ instruction: 0xf3c4bbe7 │ │ │ │ stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #29185 @ 0x7201 │ │ │ │ @ instruction: 0xf0042302 │ │ │ │ strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - ldc2 7, cr15, [lr], #956 @ 0x3bc │ │ │ │ - bllt 0xff62b6b4 │ │ │ │ + stc2l 7, cr15, [ip], {239} @ 0xef │ │ │ │ + bllt 0xff5ab648 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ movwls r4, #29443 @ 0x7303 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d6dc │ │ │ │ + streq pc, [pc], #-4 @ 0x6d670 │ │ │ │ strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfcab │ │ │ │ - @ instruction: 0xf1b2bbc3 │ │ │ │ + @ instruction: 0xf7fcfcb9 │ │ │ │ + @ instruction: 0xf1b2bbc1 │ │ │ │ @ instruction: 0xf47c1f20 │ │ │ │ - stmdbge r6, {r1, r2, r3, r4, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r3, r4, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ vmin.s8 d20, d9, d16 │ │ │ │ - vsubl.s8 q11, d16, d29 │ │ │ │ + vsubl.s8 q11, d16, d25 │ │ │ │ strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfa8f │ │ │ │ - vqdmlsl.s , d16, d31 │ │ │ │ + @ instruction: 0xf7fcfa9d │ │ │ │ + vqdmlsl.s , d16, d29 │ │ │ │ addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ - blge 0xfeaea90c │ │ │ │ + blge 0xfea6a8a0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - subscc pc, sp, #76546048 @ 0x4900000 │ │ │ │ + subscc pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8cd9406 │ │ │ │ stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0x1f2b6f4 │ │ │ │ - bllt 0xfe72b72c │ │ │ │ + blx 0xfe2ab688 │ │ │ │ + bllt 0xfe6ab6c0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d74c │ │ │ │ + streq pc, [pc], #-4 @ 0x6d6e0 │ │ │ │ stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f03406 │ │ │ │ - @ instruction: 0xf7fcfc31 │ │ │ │ - stmdbge r6, {r0, r1, r3, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfc3f │ │ │ │ + stmdbge r6, {r0, r3, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ vmin.s8 d20, d9, d16 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf9d9 │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcf9e7 │ │ │ │ + stmdbge r6, {r0, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ vmin.s8 d20, d9, d16 │ │ │ │ - vmov.i32 q11, #3328 @ 0x00000d00 │ │ │ │ + vmov.i32 q11, #2304 @ 0x00000900 │ │ │ │ strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfa4b │ │ │ │ - vqdmulh.s , q0, │ │ │ │ + @ instruction: 0xf7fcfa59 │ │ │ │ + vqdmulh.s , q0, │ │ │ │ andsmi r7, ip, #236, 6 @ 0xb0000003 │ │ │ │ movwhi pc, #57408 @ 0xe040 @ │ │ │ │ tstpeq r3, #4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x43c3b0 │ │ │ │ - blge 0xff5eb0a0 │ │ │ │ + blcs 0x43c344 │ │ │ │ + blge 0xff56b034 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq lr, r6, pc, lsr r1 │ │ │ │ - andeq lr, r6, sp, asr r1 │ │ │ │ - andeq lr, r6, r9, asr #2 │ │ │ │ - andeq r9, r6, r7, asr pc │ │ │ │ - andeq r9, r6, r7, asr pc │ │ │ │ - andeq r9, r6, r7, asr pc │ │ │ │ - andeq r9, r6, r7, asr pc │ │ │ │ - andeq r9, r6, r7, asr pc │ │ │ │ - andeq r9, r6, r7, asr pc │ │ │ │ - andeq r9, r6, r7, asr pc │ │ │ │ - andeq r9, r6, r7, asr pc │ │ │ │ - andeq r9, r6, r7, asr pc │ │ │ │ - andeq r9, r6, r7, asr pc │ │ │ │ - andeq r9, r6, r7, asr pc │ │ │ │ - andeq r9, r6, r7, asr pc │ │ │ │ - muleq r6, r9, r0 │ │ │ │ + ldrdeq lr, [r6], -r3 │ │ │ │ + strdeq lr, [r6], -r1 │ │ │ │ + ldrdeq lr, [r6], -sp │ │ │ │ + andeq r9, r6, r7, ror #29 │ │ │ │ + andeq r9, r6, r7, ror #29 │ │ │ │ + andeq r9, r6, r7, ror #29 │ │ │ │ + andeq r9, r6, r7, ror #29 │ │ │ │ + andeq r9, r6, r7, ror #29 │ │ │ │ + andeq r9, r6, r7, ror #29 │ │ │ │ + andeq r9, r6, r7, ror #29 │ │ │ │ + andeq r9, r6, r7, ror #29 │ │ │ │ + andeq r9, r6, r7, ror #29 │ │ │ │ + andeq r9, r6, r7, ror #29 │ │ │ │ + andeq r9, r6, r7, ror #29 │ │ │ │ + andeq r9, r6, r7, ror #29 │ │ │ │ + andeq lr, r6, sp, lsr #32 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - andvs pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + andvs pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8cd9406 │ │ │ │ stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0x3ab7d0 │ │ │ │ - bllt 0xbab808 │ │ │ │ + blx 0x72b764 │ │ │ │ + bllt 0xb2b79c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - rsccc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8cd9406 │ │ │ │ stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf97af7ef │ │ │ │ - bllt 0x7ab828 │ │ │ │ + @ instruction: 0xf988f7ef │ │ │ │ + bllt 0x72b7bc │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - adcscs pc, sp, #76546048 @ 0x4900000 │ │ │ │ + adcscs pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8cd9406 │ │ │ │ stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf9ecf7ef │ │ │ │ - bllt 0x3ab848 │ │ │ │ + @ instruction: 0xf9faf7ef │ │ │ │ + bllt 0x32b7dc │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - rsbpl pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + rsbpl pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8cd9406 │ │ │ │ stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf9dcf7ef │ │ │ │ - blt 0xfffab868 │ │ │ │ + @ instruction: 0xf9eaf7ef │ │ │ │ + blt 0xfff2b7fc │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - addeq pc, sp, #76546048 @ 0x4900000 │ │ │ │ + addeq pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8cd9406 │ │ │ │ stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf9ccf7ef │ │ │ │ - blt 0xffbab888 │ │ │ │ + @ instruction: 0xf9daf7ef │ │ │ │ + blt 0xffb2b81c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - eorseq pc, sp, #76546048 @ 0x4900000 │ │ │ │ + eorseq pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8cd9406 │ │ │ │ stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf9bcf7ef │ │ │ │ - blt 0xff7ab8a8 │ │ │ │ + @ instruction: 0xf9caf7ef │ │ │ │ + blt 0xff72b83c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andcs fp, r1, #805306382 @ 0x3000000e │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7f1940a │ │ │ │ - @ instruction: 0xf7fcff0d │ │ │ │ - rsclt fp, r3, #63488 @ 0xf800 │ │ │ │ + @ instruction: 0xf7fcff1b │ │ │ │ + rsclt fp, r3, #60, 22 @ 0xf000 │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r6, {r1, r2, r5, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r2, r5, r6, r9, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ stmib sp, {r3, r8, sl, ip, lr}^ │ │ │ │ strls r3, [sl, #-1286] @ 0xfffffafa │ │ │ │ - cdp2 7, 11, cr15, cr6, cr13, {7} │ │ │ │ + cdp2 7, 12, cr15, cr4, cr13, {7} │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaa58 │ │ │ │ - stmdbge r6, {r1, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcaa57 │ │ │ │ + stmdbge r6, {r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ vmin.s8 d20, d9, d16 │ │ │ │ - vrshr.s64 q11, , #64 │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf985 │ │ │ │ - stmdbge r6, {r0, r2, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcf993 │ │ │ │ + stmdbge r6, {r0, r1, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6494630 │ │ │ │ - vsubl.s8 , d0, d29 │ │ │ │ + vsubl.s8 , d0, d25 │ │ │ │ strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf975 │ │ │ │ - stmdbge r6, {r0, r2, r4, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcf983 │ │ │ │ + stmdbge r6, {r0, r1, r4, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6494630 │ │ │ │ - vsubl.s8 , d16, d29 │ │ │ │ + vsubl.s8 , d16, d25 │ │ │ │ strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf965 │ │ │ │ - stmdbge r6, {r0, r2, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcf973 │ │ │ │ + stmdbge r6, {r0, r1, r7, r9, fp, ip, sp, pc} │ │ │ │ vmin.s8 d20, d9, d16 │ │ │ │ - vsubl.s8 q8, d16, d21 │ │ │ │ + vsubl.s8 q8, d16, d17 │ │ │ │ strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf8d3 │ │ │ │ - stmdbge r6, {r0, r2, r4, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcf8e1 │ │ │ │ + stmdbge r6, {r0, r1, r4, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ vmin.s8 d20, d9, d16 │ │ │ │ - vrshr.s64 d18, d13, #64 │ │ │ │ + vrshr.s64 d18, d9, #64 │ │ │ │ strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf8c3 │ │ │ │ - stmdbge r6, {r0, r2, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcf8d1 │ │ │ │ + stmdbge r6, {r0, r1, r5, r6, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6494630 │ │ │ │ - vmov.i32 d18, #3328 @ 0x00000d00 │ │ │ │ + vmov.i32 d18, #2304 @ 0x00000900 │ │ │ │ strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf935 │ │ │ │ - stmdbge r6, {r0, r2, r4, r6, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcf943 │ │ │ │ + stmdbge r6, {r0, r1, r4, r6, r9, fp, ip, sp, pc} │ │ │ │ vmin.s8 d20, d9, d16 │ │ │ │ - vrshr.s64 d21, d29, #64 │ │ │ │ + vrshr.s64 d21, d25, #64 │ │ │ │ strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf925 │ │ │ │ - stmdbge r6, {r0, r2, r6, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcf933 │ │ │ │ + stmdbge r6, {r0, r1, r6, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6494630 │ │ │ │ - vmlal.s , d16, d1[3] │ │ │ │ + vmlal.s , d16, d1[2] │ │ │ │ strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf915 │ │ │ │ - vpmin.s d11, d9, d21 │ │ │ │ - stmdbge r6, {r0, r1, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fcf923 │ │ │ │ + vpmin.s d11, d9, d19 │ │ │ │ + stmdbge r6, {r0, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ rsclt r9, r3, #8, 6 @ 0x20000000 │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - mrc2 7, 1, pc, cr2, cr1, {7} │ │ │ │ - blt 0xfe5eba20 │ │ │ │ + mcr2 7, 2, pc, cr0, cr1, {7} @ │ │ │ │ + blt 0xfe56b9b4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - addscc pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + addscc pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8cd9406 │ │ │ │ stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf86ef7ef │ │ │ │ - blt 0x4aba40 │ │ │ │ + @ instruction: 0xf87cf7ef │ │ │ │ + blt 0x42b9d4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - rscvc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + rscvc pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8cd9406 │ │ │ │ stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf8e0f7ef │ │ │ │ - blt 0xaba60 │ │ │ │ + @ instruction: 0xf8eef7ef │ │ │ │ + ldmiblt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - adcne pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + addsne pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8cd9406 │ │ │ │ stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf84ef7ef │ │ │ │ - ldmiblt r0!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf85cf7ef │ │ │ │ + stmiblt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movweq pc, #61448 @ 0xf008 @ │ │ │ │ strcs pc, [r3, -r4, asr #7] │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ stmib sp, {r8, r9, ip, lr}^ │ │ │ │ strls r5, [r8, -r9, lsl #10] │ │ │ │ @ instruction: 0xf7f79307 │ │ │ │ - stmdacs r0, {r0, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xffa2aba8 │ │ │ │ - blt 0x14ebaa8 │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xffa2ab3c │ │ │ │ + blt 0x146ba3c │ │ │ │ @ instruction: 0xf47c2b32 │ │ │ │ - strteq sl, [r2], #-3945 @ 0xfffff097 │ │ │ │ - svcge 0x006ff53c │ │ │ │ + strteq sl, [r2], #-3944 @ 0xfffff098 │ │ │ │ + svcge 0x006ef53c │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ sbchi pc, fp, #0 │ │ │ │ @ instruction: 0xf57e03e3 │ │ │ │ strtmi sl, [r1], -r1, lsr #24 │ │ │ │ @ instruction: 0xf8cda806 │ │ │ │ strls r8, [sl, -r4, lsr #32] │ │ │ │ - @ instruction: 0xff40f7ec │ │ │ │ - rscvs pc, sp, #72, 12 @ 0x4800000 │ │ │ │ + @ instruction: 0xff70f7ec │ │ │ │ + rscvs pc, r9, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - blx 0xfe52bace │ │ │ │ + blx 0xfe8aba62 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fcaf4b │ │ │ │ - stmdbge r6, {r1, r2, r3, r5, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcaf4a │ │ │ │ + stmdbge r6, {r2, r3, r5, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf6494630 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ + vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ strls r0, [r6], #-517 @ 0xfffffdfb │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf889 │ │ │ │ - smlatbcs r1, r9, r9, fp │ │ │ │ + @ instruction: 0xf7fcf897 │ │ │ │ + smlatbcs r1, r7, r9, fp │ │ │ │ orrvc pc, r0, r0, asr #5 │ │ │ │ stmdbcs r1, {r0, r5, lr} │ │ │ │ - stmibge r1!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - blt 0xabb28 │ │ │ │ + ldmibge pc, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ + blt 0xababc │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - submi pc, sp, #76546048 @ 0x4900000 │ │ │ │ + submi pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8cd9406 │ │ │ │ stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf870f7ef │ │ │ │ - ldmiblt r0, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf87ef7ef │ │ │ │ + stmiblt lr, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - rscscc pc, sp, #76546048 @ 0x4900000 │ │ │ │ + rscscc pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8cd9406 │ │ │ │ stmib sp, {r2, r3, r4, lr, pc}^ │ │ │ │ strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf860f7ef │ │ │ │ - stmiblt r0, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf86ef7ef │ │ │ │ + ldmdblt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff5af7ec │ │ │ │ + @ instruction: 0xff8af7ec │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f14630 │ │ │ │ - @ instruction: 0xf7fcfccf │ │ │ │ - @ instruction: 0xf8d6b9e6 │ │ │ │ + @ instruction: 0xf7fcfcdd │ │ │ │ + @ instruction: 0xf8d6b9e4 │ │ │ │ vmla.i q9, q9, d0[2] │ │ │ │ ldreq r2, [r0, #832] @ 0x340 │ │ │ │ strbmi sp, [pc], -r2, asr #8 │ │ │ │ - stmdblt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdblt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f54630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmibge r7, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmibge r5, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strcs pc, [r3, -r4, asr #7] │ │ │ │ tstpeq r0, #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fd431f │ │ │ │ strteq fp, [r2], #-2653 @ 0xfffff5a3 │ │ │ │ cmpphi r5, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x89a90 │ │ │ │ - stmibge r9, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x89a24 │ │ │ │ + stmibge r7, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0b52000 │ │ │ │ - @ instruction: 0xf646fb6d │ │ │ │ + @ instruction: 0xf646fb43 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf818f0bb │ │ │ │ + @ instruction: 0xffeef0ba │ │ │ │ ldrvs r2, [r3, r0, lsl #6]! │ │ │ │ - ldmiblt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmiblt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f54630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmibge r3!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmibge r1!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ tstpeq r0, #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff431f │ │ │ │ @ instruction: 0x4621b8d9 │ │ │ │ @ instruction: 0xf7eca806 │ │ │ │ - @ instruction: 0xf8d6ff11 │ │ │ │ + @ instruction: 0xf8d6ff41 │ │ │ │ strtmi r3, [sl], -r8, lsl #1 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - stc2 7, cr15, [r6], {241} @ 0xf1 │ │ │ │ - ldmiblt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2 7, cr15, [r4], {241} @ 0xf1 │ │ │ │ + ldmiblt fp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq pc, {r3, ip, sp, lr, pc} @ │ │ │ │ rscsmi pc, pc, r0, asr #12 │ │ │ │ @ instruction: 0xf0b54020 │ │ │ │ - @ instruction: 0x4605fb3d │ │ │ │ - mcr2 0, 4, pc, cr0, cr4, {5} @ │ │ │ │ + @ instruction: 0x4605fb13 │ │ │ │ + mrc2 0, 2, pc, cr6, cr4, {5} │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf0404604 │ │ │ │ @ instruction: 0xf8968159 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vqdmlsl.s q10, d16, d0[4] │ │ │ │ @ instruction: 0x46010795 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7ea2204 │ │ │ │ - blmi 0xff2ed840 │ │ │ │ + blmi 0xff2ed8a4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrsvc pc, r0, r6, asr #12 │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ andcs r5, r0, #13828096 @ 0xd30000 │ │ │ │ ldrmi r4, [sp], #-1052 @ 0xfffffbe4 │ │ │ │ strls r9, [r0, #-1025] @ 0xfffffbff │ │ │ │ strmi r6, [fp], #-2057 @ 0xfffff7f7 │ │ │ │ tstpvc r6, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subseq pc, r8, #208, 16 @ 0xd00000 │ │ │ │ - stc2 0, cr15, [sl, #724]! @ 0x2d4 │ │ │ │ + stc2 0, cr15, [r0, #724] @ 0x2d4 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf804f7ec │ │ │ │ + @ instruction: 0xf838f7ec │ │ │ │ ldmvs r2!, {r0, r1, r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ - blvs 0xffebf560 │ │ │ │ + blvs 0xffebf4f4 │ │ │ │ @ instruction: 0xf7ea1ad2 │ │ │ │ - movwcs pc, #52947 @ 0xced3 @ │ │ │ │ + movwcs pc, #52999 @ 0xcf07 @ │ │ │ │ @ instruction: 0xf7fc60f3 │ │ │ │ - @ instruction: 0xf414b956 │ │ │ │ + @ instruction: 0xf414b954 │ │ │ │ @ instruction: 0xf47c1f40 │ │ │ │ - @ instruction: 0xf3c4a8dc │ │ │ │ + @ instruction: 0xf3c4a8da │ │ │ │ vcgt.s8 q9, q8, q0 │ │ │ │ strdmi r7, [r2], -lr @ │ │ │ │ tstmi r3, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, r4, #50331648 @ 0x3000000 │ │ │ │ andls r0, r8, #91 @ 0x5b │ │ │ │ movwmi lr, #27085 @ 0x69cd │ │ │ │ - stc2 7, cr15, [r6, #980]! @ 0x3d4 │ │ │ │ - stmialt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [r4, #980]! @ 0x3d4 │ │ │ │ + stmialt r8, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r5, [sl, #-768] @ 0xfffffd00 │ │ │ │ @ instruction: 0xf7f69307 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdage r4!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - pushlt {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdblt fp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdble ip, {r0, r1, r2, r3, r8, r9, fp, sp} │ │ │ │ - blx 0xb610c │ │ │ │ + blx 0xb60a0 │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ @ instruction: 0xf0400faa │ │ │ │ @ instruction: 0xf01380f8 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47e2308 │ │ │ │ @ instruction: 0xf7ecafa6 │ │ │ │ - blcs 0x46c988 │ │ │ │ + blcs 0x46c9ec │ │ │ │ strdcs sp, [r1, -fp] │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ svceq 0x00aaf413 │ │ │ │ tstphi r8, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr9, cr14, {3} │ │ │ │ @@ -95887,353 +95860,353 @@ │ │ │ │ rsclt r4, r3, #48, 12 @ 0x3000000 │ │ │ │ movwls r2, #45569 @ 0xb201 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - stc2l 7, cr15, [r4], #-964 @ 0xfffffc3c │ │ │ │ - ldmlt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2l 7, cr15, [r2], #-964 @ 0xfffffc3c │ │ │ │ + ldmlt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + movwls fp, #45795 @ 0xb2e3 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ - vmlal.u , d20, d2[4] │ │ │ │ - andls r3, fp, #786432 @ 0xc0000 │ │ │ │ + strcc pc, [r3, -r4, asr #7] │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ vpadd.i8 d18, d0, d9 │ │ │ │ @ instruction: 0xf1a3810e │ │ │ │ - bcs 0x22e684 │ │ │ │ - blcc 0x11240b4 │ │ │ │ + bcs 0x22e618 │ │ │ │ + blcc 0x1124048 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ ldm pc, {r1, r2, r3, r6, r8, pc}^ @ │ │ │ │ cmppeq sl, r3, lsl r0 @ p-variant is OBSOLETE │ │ │ │ cmpeq r6, sl, asr #2 │ │ │ │ cmpeq r8, r6, asr #2 │ │ │ │ @ instruction: 0xf6400148 │ │ │ │ andsmi r7, ip, #-134217725 @ 0xf8000003 │ │ │ │ - stmdage r3!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r1!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdavs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ @ instruction: 0xf67c2b02 │ │ │ │ - stmdacc r0, {r2, r3, r4, r6, fp, sp, pc} │ │ │ │ + stmdacc r0, {r1, r3, r4, r6, fp, sp, pc} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ - ldmdalt r8, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvs 0x00e0f414 │ │ │ │ - stmiage r9, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - subne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf8d6920b │ │ │ │ - vmla.i q9, q10, d0[2] │ │ │ │ - vsubw.u8 , q10, d0 │ │ │ │ - vmls.f , q10, d0[0] │ │ │ │ - ldreq r2, [r1, -r0, lsl #14] │ │ │ │ - svcge 0x00e9f57c │ │ │ │ + stmiage r7, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ + movtne pc, #964 @ 0x3c4 @ │ │ │ │ + strbne pc, [r0, #964] @ 0x3c4 @ │ │ │ │ + vsubw.u8 , q2, d11 │ │ │ │ + vabdl.u8 q9, d4, d0 │ │ │ │ + ldreq r1, [r1, -r0, lsl #7] │ │ │ │ + svcge 0x00e8f57c │ │ │ │ @ instruction: 0xf53c0592 │ │ │ │ - @ instruction: 0xf7fcafe6 │ │ │ │ - blcs 0x45c0c8 │ │ │ │ + @ instruction: 0xf7fcafe5 │ │ │ │ + blcs 0x45c054 │ │ │ │ @ instruction: 0x2101d995 │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d106 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ str sl, [r8, r2, lsr #23] │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ @ instruction: 0xf7ecbb9e │ │ │ │ - vadd.f32 d31, d19, d23 │ │ │ │ + vmla.f32 , , │ │ │ │ vmlal.s , d0, d1[7] │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r2, #240]! @ 0xf0 │ │ │ │ - ldmlt r5, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r1, #240]! @ 0xf0 │ │ │ │ + ldmlt r3, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ @ instruction: 0x81a6f000 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ eorhi pc, r4, sp, asr #17 │ │ │ │ strls r0, [sl, -r5, ror #7] │ │ │ │ orrhi pc, pc, r0, lsl #2 │ │ │ │ - ldc2l 7, cr15, [r6, #-944]! @ 0xfffffc50 │ │ │ │ - rsbcc pc, r9, #72, 12 @ 0x4800000 │ │ │ │ + stc2 7, cr15, [r6, #944]! @ 0x3b0 │ │ │ │ + rsbcc pc, r5, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf8fef7f6 │ │ │ │ + @ instruction: 0xf90cf7f6 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fcad9b │ │ │ │ - @ instruction: 0xf646b878 │ │ │ │ + @ instruction: 0xf7fcad9a │ │ │ │ + @ instruction: 0xf646b876 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs ip, {r6, sp, lr} │ │ │ │ - blx 0x62a150 │ │ │ │ + @ instruction: 0xf9ecf0b5 │ │ │ │ vnmla.f32 s8, s26, s2 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf5009201 │ │ │ │ strtmi r7, [r3], #-278 @ 0xfffffeea │ │ │ │ subseq pc, r8, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf0b52200 │ │ │ │ - pkhbt pc, r9, sp, lsl #25 @ │ │ │ │ + sxtab16 pc, r9, r3, ror #24 @ │ │ │ │ cmnpne ip, r4, lsl #8 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0070f5b1 │ │ │ │ msrhi CPSR_s, r0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - cdp2 7, 4, cr15, cr0, cr13, {7} │ │ │ │ - svclt 0x00d0f7fb │ │ │ │ + cdp2 7, 4, cr15, cr14, cr13, {7} │ │ │ │ + svclt 0x00cef7fb │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movtpl pc, #964 @ 0x3c4 @ │ │ │ │ movwls r9, #25864 @ 0x6508 │ │ │ │ movweq pc, #4103 @ 0x1007 @ │ │ │ │ @ instruction: 0xf7f59307 │ │ │ │ - stmdacs r0, {r0, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0050f43c │ │ │ │ - ldmdalt r5!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x004ff43c │ │ │ │ + ldmdalt r3!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strbmi pc, [r0, r4, asr #4]! @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ eorne pc, r8, r7, asr r8 @ │ │ │ │ - mcr2 0, 2, pc, cr0, cr8, {5} @ │ │ │ │ + mrc2 0, 0, pc, cr6, cr8, {5} │ │ │ │ movwcs lr, #1707 @ 0x6ab │ │ │ │ mrclt 7, 5, APSR_nzcv, cr1, cr14, {7} │ │ │ │ - stc2 7, cr15, [ip, #-944]! @ 0xfffffc50 │ │ │ │ + ldc2l 7, cr15, [ip, #-944] @ 0xfffffc50 │ │ │ │ eorpl pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf97ef7f6 │ │ │ │ + @ instruction: 0xf98cf7f6 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fcad37 │ │ │ │ - @ instruction: 0xf7ecb81a │ │ │ │ - @ instruction: 0xf648fd1d │ │ │ │ - vmlal.s q10, d16, d1[3] │ │ │ │ + @ instruction: 0xf7fcad36 │ │ │ │ + @ instruction: 0xf7ecb818 │ │ │ │ + @ instruction: 0xf648fd4d │ │ │ │ + vmlal.s q10, d16, d1[2] │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r8, #-240]! @ 0xffffff10 │ │ │ │ - stmdalt fp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r7, #-240]! @ 0xffffff10 │ │ │ │ + stmdalt r9, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe2300 │ │ │ │ @ instruction: 0xf404bdf4 │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ suble r6, pc, r0, ror #30 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ eorhi pc, r4, sp, asr #17 │ │ │ │ strls r0, [sl, -r5, ror #7] │ │ │ │ @ instruction: 0xf7ecd439 │ │ │ │ - @ instruction: 0xf648fceb │ │ │ │ - vsubl.s8 , d16, d9 │ │ │ │ + @ instruction: 0xf648fd1b │ │ │ │ + vsubl.s8 , d16, d5 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r0, #-240] @ 0xffffff10 │ │ │ │ - svclt 0x00edf7fb │ │ │ │ - strdeq r2, [sl], r0 │ │ │ │ - ldrdeq r2, [sl], r6 │ │ │ │ + stmdacs r0, {r0, r7, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [pc, #-240] @ 0x6de20 │ │ │ │ + svclt 0x00ebf7fb │ │ │ │ + addeq r2, sl, ip, asr r3 │ │ │ │ + addeq r2, sl, r2, asr #2 │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r7, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47b2b01 │ │ │ │ - @ instruction: 0xf7ffaf6c │ │ │ │ - blcs 0x45c5b0 │ │ │ │ + @ instruction: 0xf7ffaf6a │ │ │ │ + blcs 0x45c544 │ │ │ │ mrcge 6, 5, APSR_nzcv, cr15, cr15, {3} │ │ │ │ - blx 0xf67a8 │ │ │ │ + blx 0xf673c │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ teqle lr, sl, lsr #31 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr3, cr15, {1} │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ strcs r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ strls r9, [r8], #-1802 @ 0xfffff8f6 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f14506 │ │ │ │ - @ instruction: 0xf7fbfaab │ │ │ │ - @ instruction: 0xf7ecbfc2 │ │ │ │ - @ instruction: 0xf648fcb1 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0xf7fbfab9 │ │ │ │ + @ instruction: 0xf7ecbfc0 │ │ │ │ + @ instruction: 0xf648fce1 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [r0], {60} @ 0x3c │ │ │ │ - svclt 0x00b3f7fb │ │ │ │ - eorspl pc, r5, #72, 12 @ 0x4800000 │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [pc], {60} @ 0x3c │ │ │ │ + svclt 0x00b1f7fb │ │ │ │ + eorspl pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r3, [sl, #-771] @ 0xfffffcfd │ │ │ │ @ instruction: 0xf7f59307 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fbd09c │ │ │ │ - movwcs fp, #20382 @ 0x4f9e │ │ │ │ + movwcs fp, #20380 @ 0x4f9c │ │ │ │ movwcs lr, #26570 @ 0x67ca │ │ │ │ movwcs lr, #10184 @ 0x27c8 │ │ │ │ movwcs lr, #1990 @ 0x7c6 │ │ │ │ @ instruction: 0xf3c4e7c4 │ │ │ │ movwls r4, #25347 @ 0x6303 │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0031181 │ │ │ │ @ instruction: 0xf646031c │ │ │ │ vmlal.s , d16, d1[5] │ │ │ │ movwmi r0, #45573 @ 0xb205 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ movwls r5, #29961 @ 0x7509 │ │ │ │ - @ instruction: 0xf8a0f7f6 │ │ │ │ + @ instruction: 0xf8aef7f6 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - ldmib sp, {r1, r2, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmib sp, {r2, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7fe8709 │ │ │ │ vbic.i16 , #195 @ 0x00c3 │ │ │ │ movwls r4, #25347 @ 0x6303 │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0031181 │ │ │ │ @ instruction: 0xf648031c │ │ │ │ - vsubl.s8 q11, d16, d5 │ │ │ │ + vsubl.s8 q11, d16, d1 │ │ │ │ movwmi r0, #45573 @ 0xb205 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ movwls r5, #29961 @ 0x7509 │ │ │ │ - @ instruction: 0xf884f7f6 │ │ │ │ + @ instruction: 0xf892f7f6 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - ldmib sp, {r1, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmib sp, {r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ ldr r8, [r9, #-1801] @ 0xfffff8f7 │ │ │ │ @ instruction: 0xf7ec4630 │ │ │ │ - @ instruction: 0xf7fbfbfd │ │ │ │ - svcvs 0x0033bf5a │ │ │ │ + @ instruction: 0xf7fbfc31 │ │ │ │ + svcvs 0x0033bf58 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ vqadd.s8 d24, d20, d15 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - blvs 0xff6bf97c │ │ │ │ - stc2l 7, cr15, [r6], {234} @ 0xea │ │ │ │ + blvs 0xff6bf910 │ │ │ │ + ldc2l 7, cr15, [sl], #936 @ 0x3a8 │ │ │ │ ldrvs r6, [r3, #3443]! @ 0xd73 │ │ │ │ mrclt 7, 7, APSR_nzcv, cr13, cr14, {7} │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe952ce8 │ │ │ │ + beq 0xfe952c7c │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ rsbcc pc, sp, #73400320 @ 0x4600000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [r8, #-2310] @ 0xfffff6fa │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f69307 │ │ │ │ - stmdacs r0, {r0, r1, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0031f47b │ │ │ │ + stmdacs r0, {r0, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x002ff47b │ │ │ │ @ instruction: 0x8709e9dd │ │ │ │ ldmlt r7!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf67f2a02 │ │ │ │ - blvs 0xfe719c6c │ │ │ │ + blvs 0xfe719c00 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr4, cr15, {1} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldrtmi sl, [r0], -pc, asr #29 │ │ │ │ - blx 0x18aa1d2 │ │ │ │ + blx 0x10aa166 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - andcs sl, r4, sl, lsl pc │ │ │ │ - @ instruction: 0xf8bef0b5 │ │ │ │ + andcs sl, r4, r8, lsl pc │ │ │ │ + @ instruction: 0xf894f0b5 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ subvs pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0ba6819 │ │ │ │ - @ instruction: 0xf7fbfd69 │ │ │ │ - ldrtmi fp, [r0], -ip, lsl #30 │ │ │ │ - @ instruction: 0xff3ef7ec │ │ │ │ - svclt 0x0007f7fb │ │ │ │ + @ instruction: 0xf7fbfd3f │ │ │ │ + ldrtmi fp, [r0], -sl, lsl #30 │ │ │ │ + @ instruction: 0xff4cf7ec │ │ │ │ + svclt 0x0005f7fb │ │ │ │ @ instruction: 0x46306d73 │ │ │ │ - bne 0xff2c8418 │ │ │ │ - @ instruction: 0xf846f7f1 │ │ │ │ + bne 0xff2c83ac │ │ │ │ + @ instruction: 0xf854f7f1 │ │ │ │ rscsvs r2, r3, r5, lsl #6 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr13, cr11, {7} │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr11, cr11, {7} │ │ │ │ @ instruction: 0xf7ec4630 │ │ │ │ - @ instruction: 0xf7fbff5b │ │ │ │ - @ instruction: 0xf7ecbef8 │ │ │ │ - @ instruction: 0xf648fbe7 │ │ │ │ - vrshr.s64 d19, d29, #64 │ │ │ │ + @ instruction: 0xf7fbff69 │ │ │ │ + @ instruction: 0xf7ecbef6 │ │ │ │ + @ instruction: 0xf648fc17 │ │ │ │ + vrshr.s64 d19, d25, #64 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f54630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r6], {60} @ 0x3c │ │ │ │ - mcrlt 7, 7, pc, cr9, cr11, {7} @ │ │ │ │ - andscc pc, r5, #72, 12 @ 0x4800000 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r5], {60} @ 0x3c │ │ │ │ + mcrlt 7, 7, pc, cr7, cr11, {7} @ │ │ │ │ + andscc pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r3, [sl, #-771] @ 0xfffffcfd │ │ │ │ @ instruction: 0xf7f59307 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 2, pc, cr6, cr15, {1} @ │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr3, cr11, {7} │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr1, cr11, {7} │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe952dd4 │ │ │ │ + beq 0xfe952d68 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - rsbmi pc, r5, #72, 12 @ 0x4800000 │ │ │ │ + rsbmi pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [r8, #-2310] @ 0xfffff6fa │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f59307 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr11, cr11, {3} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr9, cr11, {3} │ │ │ │ @ instruction: 0x8709e9dd │ │ │ │ stmialt pc, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ subsne r6, fp, r0, ror pc │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - @ instruction: 0xf858f0b5 │ │ │ │ + @ instruction: 0xf82ef0b5 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0ba6819 │ │ │ │ - ldrb pc, [r0, -r3, lsl #26] @ │ │ │ │ + smmls r0, r9, ip, pc @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r6, sp, r7, lsl #17 │ │ │ │ ldrbeq r4, [sl, r9, lsr #23]! │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - msrhi CPSR_xc, r1, lsl #2 │ │ │ │ + msrhi CPSR_sxc, r1, lsl #2 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - ldc2 7, cr15, [r2, #-944]! @ 0xfffffc50 │ │ │ │ + stc2l 7, cr15, [r0, #-944] @ 0xfffffc50 │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ tstphi lr, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf11368a3 │ │ │ │ vmax.f32 d1, d0, d1 │ │ │ │ @ instruction: 0xf8d48104 │ │ │ │ @ instruction: 0xf5056080 │ │ │ │ ldrcc r5, [r0, #-1288] @ 0xfffffaf8 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ strbvs r4, [r7, #-1576]! @ 0xfffff9d8 │ │ │ │ - blx 0x182a40c │ │ │ │ + blx 0xdaa3a0 │ │ │ │ tstlt lr, r1, lsl #13 │ │ │ │ @ instruction: 0xf990fa90 │ │ │ │ @ instruction: 0xf989fa1f │ │ │ │ ldcne 6, cr4, [sl], #312 @ 0x138 │ │ │ │ svcmi 0x0068f5b9 │ │ │ │ sbcscs lr, r6, pc, asr #20 │ │ │ │ @ instruction: 0xf8d4d30a │ │ │ │ - beq 0x16ba5a0 │ │ │ │ + beq 0x16ba534 │ │ │ │ orrsne lr, r3, #266240 @ 0x41000 │ │ │ │ @ instruction: 0xf10007db │ │ │ │ ldmdacs lr, {r0, r1, r3, r5, r8, pc} │ │ │ │ msrhi CPSR_, r0 │ │ │ │ smlalcc pc, r1, r4, r8 @ │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtvs r6, [r6], -r2, lsr #1 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ svcvs 0x00a78132 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ - blmi 0xfe29a868 │ │ │ │ + blmi 0xfe29a7fc │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbls pc, [r8], #-132 @ 0xffffff7c @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf50358d3 │ │ │ │ @ instruction: 0xf8d343a0 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, ip, sp}^ │ │ │ │ svcvs 0x0023681f │ │ │ │ @@ -96245,157 +96218,157 @@ │ │ │ │ addsmi r2, sl, #128, 6 │ │ │ │ cmpphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ cmnpne pc, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ cmnpne pc, #216006656 @ p-variant is OBSOLETE @ 0xce00000 │ │ │ │ @ instruction: 0xf000429e │ │ │ │ svcvs 0x0061819e │ │ │ │ vmla.i8 d18, d0, d13 │ │ │ │ - @ instruction: 0xf1b883cd │ │ │ │ + @ instruction: 0xf1b883cf │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0xf8d480c2 │ │ │ │ ldrmi r3, [sl], r8, asr #1 │ │ │ │ @ instruction: 0xf140059a │ │ │ │ ldreq r8, [r8], r1, lsr #2 │ │ │ │ tstphi pc, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ msrmi SPSR_f, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #1743 @ 0x6cf @ │ │ │ │ vst4.8 {d20-d23}, [pc :256], r3 │ │ │ │ vmlal.s q10, d15, d0[6] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - ldrbhi pc, [pc], #0 @ 0x6e32c @ │ │ │ │ + strbthi pc, [r1], #0 @ │ │ │ │ svceq 0x0040f01a │ │ │ │ @ instruction: 0x4631d035 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - bllt 0xfeeac6b0 │ │ │ │ + bllt 0xfeeac64c │ │ │ │ msrmi SPSR_fsxc, #6 │ │ │ │ svcmi 0x006ff1b3 │ │ │ │ - strbhi pc, [r1], #0 @ │ │ │ │ + strbhi pc, [r3], #0 @ │ │ │ │ @ instruction: 0xf6cf2300 │ │ │ │ eorsmi r7, r3, r0, lsl r3 │ │ │ │ svcmi 0x0079f1b3 │ │ │ │ @ instruction: 0xf026d107 │ │ │ │ @ instruction: 0x4620417f │ │ │ │ cmnpmi r4, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ - stc2l 0, cr15, [sl], #152 @ 0x98 │ │ │ │ + ldc2 0, cr15, [sl], #152 @ 0x98 │ │ │ │ @ instruction: 0x4631bb10 │ │ │ │ @ instruction: 0xf7fb4620 │ │ │ │ - stmiblt r8!, {r0, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r8!, {r0, r1, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0x102a428 │ │ │ │ + blx 0x82a3bc │ │ │ │ ldrtmi fp, [r1], -r0, asr #19 │ │ │ │ @ instruction: 0xf0264620 │ │ │ │ - ldmiblt r8, {r0, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf86ef013 │ │ │ │ + @ instruction: 0xf836f013 │ │ │ │ svceq 0x0033b970 │ │ │ │ tstle r4, lr, lsl #22 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - cdp2 0, 9, cr15, cr10, cr12, {1} │ │ │ │ + cdp2 0, 7, cr15, cr2, cr12, {1} │ │ │ │ @ instruction: 0xf04fb930 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0xffcac380 │ │ │ │ + blx 0x2c314 │ │ │ │ cmnlt r3, r3, lsr #30 │ │ │ │ subseq r6, r9, r2, ror #30 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ movwne pc, #963 @ 0x3c3 @ │ │ │ │ andeq pc, lr, #2 │ │ │ │ - b 0x10f87c4 │ │ │ │ + b 0x10f8758 │ │ │ │ svclt 0x00080203 │ │ │ │ stmib r4, {r1, r3, r9, sl, lr}^ │ │ │ │ svcvs 0x00a3121c │ │ │ │ @ instruction: 0xf894b123 │ │ │ │ mcrcs 0, 0, r6, cr0, cr12, {3} │ │ │ │ sbchi pc, sl, r0 │ │ │ │ cmnlt r3, r3, ror #28 │ │ │ │ - blcs 0xc8770 │ │ │ │ + blcs 0xc8704 │ │ │ │ stcvs 8, cr13, [r6, #240]! @ 0xf0 │ │ │ │ addsmi r6, r6, #3616 @ 0xe20 │ │ │ │ msrhi SPSR_xc, r0, asr #32 │ │ │ │ @ instruction: 0xf0b86ea0 │ │ │ │ - movwcs pc, #2893 @ 0xb4d @ │ │ │ │ + movwcs pc, #2851 @ 0xb23 @ │ │ │ │ stmiavs r3!, {r0, r1, r5, r6, r9, sl, sp, lr}^ │ │ │ │ stmiavs r2!, {r0, r1, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - bne 0xff549b90 │ │ │ │ + bne 0xff549b24 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ @ instruction: 0xf640d220 │ │ │ │ addmi r7, fp, #252, 2 @ 0x3f │ │ │ │ strtmi sp, [r8], -r6, lsr #18 │ │ │ │ ldrdpl pc, [r0], r4 │ │ │ │ @ instruction: 0xf06b4621 │ │ │ │ - tstplt sp, pc, ror r9 @ p-variant is OBSOLETE │ │ │ │ + tstplt sp, r5, asr r9 @ p-variant is OBSOLETE │ │ │ │ addlt fp, r0, #64, 20 @ 0x40000 │ │ │ │ @ instruction: 0xf5b00ac1 │ │ │ │ tstle r9, #104, 30 @ 0x1a0 │ │ │ │ ldrdcs pc, [r8], #132 @ 0x84 │ │ │ │ - b 0x1130d80 │ │ │ │ + b 0x1130d14 │ │ │ │ bfieq r1, r2, #7, #20 │ │ │ │ ldmdbcs lr, {r3, sl, ip, lr, pc} │ │ │ │ stmiavs r3!, {r4, r8, ip, lr, pc} │ │ │ │ rscsvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ - bne 0x1749bcc │ │ │ │ + bne 0x1749b60 │ │ │ │ stmdale r9, {r0, r1, r4, r7, r9, lr} │ │ │ │ rscvs r2, r3, r1, lsl #6 │ │ │ │ andcs lr, r9, r6 │ │ │ │ - @ instruction: 0xff92f7eb │ │ │ │ + @ instruction: 0xffc6f7eb │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ adcvs r3, r7, r2, lsl #14 │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldrthi pc, [r8], -r0, asr #32 @ │ │ │ │ + ldrthi pc, [ip], -r0, asr #32 @ │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf10d8ff0 │ │ │ │ - blx 0x830cac │ │ │ │ + blx 0x830c40 │ │ │ │ eorcs pc, r0, #8781824 @ 0x860000 │ │ │ │ ldrbmi r2, [r0], -r0, lsl #2 │ │ │ │ - stmib lr!, {r0, r1, r2, r5, r9, ip, sp, lr, pc} │ │ │ │ + stmib r4, {r0, r1, r2, r5, r9, ip, sp, lr, pc} │ │ │ │ tstcc r8, #323584 @ 0x4f000 │ │ │ │ - blcs 0x3fd0a4 │ │ │ │ - ldrhi pc, [r4, r0, lsl #4]! │ │ │ │ + blcs 0x3fd038 │ │ │ │ + ldrhi pc, [r8, r0, lsl #4]! │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ cmpeq r5, r4, lsl r2 │ │ │ │ - subseq r0, r0, #805306374 @ 0x30000006 │ │ │ │ - orreq r0, pc, r7, lsl #5 │ │ │ │ - ldrsheq r0, [pc, #25] @ 0x6e4d1 │ │ │ │ + subseq r0, r2, #1342177286 @ 0x50000006 │ │ │ │ + orreq r0, pc, r9, lsl #5 │ │ │ │ + ldrsheq r0, [pc, #25] @ 0x6e465 │ │ │ │ asrseq r0, r2, #3 │ │ │ │ teqeq pc, pc, lsl #1 │ │ │ │ sbcseq r0, sp, r7, lsr #2 │ │ │ │ svclt 0x00000173 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r1, sl, r4, lsr #25 │ │ │ │ + addeq r1, sl, r0, lsl sp │ │ │ │ stmiavs r3!, {r0, r5, r6, r7, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf6401a5b │ │ │ │ addmi r7, fp, #252, 2 @ 0x3f │ │ │ │ mrcge 6, 6, APSR_nzcv, cr8, cr15, {1} │ │ │ │ ldrdvs pc, [r0], r4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf918f06b │ │ │ │ - blt 0x109a928 │ │ │ │ + @ instruction: 0xf8eef06b │ │ │ │ + blt 0x109a8bc │ │ │ │ @ instruction: 0xf894b280 │ │ │ │ - b 0x107a87c │ │ │ │ + b 0x107a810 │ │ │ │ ldcne 6, cr4, [sl, #-36]! @ 0xffffffdc │ │ │ │ adcvs r6, r2, r6, lsr #12 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - blmi 0xff25a040 │ │ │ │ - blls 0x348574 │ │ │ │ + blmi 0xff259fd4 │ │ │ │ + blls 0x348508 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - @ instruction: 0xf04f85e5 │ │ │ │ + @ instruction: 0xf04f85e9 │ │ │ │ andcs r5, r1, #104, 6 @ 0xa0000001 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r0, r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54ff0 │ │ │ │ - @ instruction: 0xf01aba31 │ │ │ │ + @ instruction: 0xf01aba3f │ │ │ │ @ instruction: 0xf47f0f20 │ │ │ │ - bmi 0xfefda128 │ │ │ │ + bmi 0xfefda0bc │ │ │ │ tstpeq r8, r2, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf852468c │ │ │ │ @ instruction: 0xf8513b04 │ │ │ │ eorsmi r0, r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf43f4283 │ │ │ │ strbmi sl, [r2, #-3828]! @ 0xfffff10c │ │ │ │ @ instruction: 0xe726d1f5 │ │ │ │ @@ -96404,202 +96377,202 @@ │ │ │ │ vst4.8 {d20-d23}, [pc :256], r2 │ │ │ │ vmla.f d20, d15, d0[6] │ │ │ │ addmi r0, sl, #0, 2 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr15, cr15, {1} │ │ │ │ @ instruction: 0xf57f0659 │ │ │ │ usat sl, #5, r8, lsl #30 │ │ │ │ @ instruction: 0xf0b64638 │ │ │ │ - @ instruction: 0xf04ffd0b │ │ │ │ + @ instruction: 0xf04ffce1 │ │ │ │ ldrtmi r7, [r1], -r0, lsl #6 │ │ │ │ @ instruction: 0x46202212 │ │ │ │ subsls pc, r8, r4, asr #17 │ │ │ │ @ instruction: 0xf7f56666 │ │ │ │ - str pc, [r7, -r1, lsl #20]! │ │ │ │ + str pc, [r7, -pc, lsl #20]! │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ addvs pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vshr.u64 d24, d12, #61 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ - @ instruction: 0x83b8f000 │ │ │ │ + @ instruction: 0x83baf000 │ │ │ │ stmdbcs sp, {r0, r5, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ - rsbshi pc, r4, #64, 4 │ │ │ │ + rsbshi pc, r6, #64, 4 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ mcrge 4, 5, pc, cr9, cr15, {1} @ │ │ │ │ - beq 0x2aa9ec │ │ │ │ + beq 0x2aa980 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ - blx 0x83ff00 │ │ │ │ + blx 0x83fe94 │ │ │ │ vadd.i32 d15, d23, d6 │ │ │ │ - @ instruction: 0xf418e918 │ │ │ │ + @ instruction: 0xf418e8ee │ │ │ │ @ instruction: 0xf0406f80 │ │ │ │ - @ instruction: 0xf418861f │ │ │ │ + @ instruction: 0xf4188623 │ │ │ │ @ instruction: 0xf0407280 │ │ │ │ - vst3.8 {d8,d10,d12}, [r8 :64], r4 │ │ │ │ + vst3.8 {d8,d10,d12}, [r8 :64], r8 │ │ │ │ @ instruction: 0xf5b36328 │ │ │ │ @ instruction: 0xf0007f20 │ │ │ │ - vqshl.s8 d8, d3, d16 │ │ │ │ - blcs 0xfe08f7a4 │ │ │ │ - ldrbthi pc, [r8], #0 @ │ │ │ │ + vqshl.s8 d8, d7, d16 │ │ │ │ + blcs 0xfe08f748 │ │ │ │ + ldrbthi pc, [ip], #0 @ │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - ldrbhi pc, [r3], #0 @ │ │ │ │ + ldrbhi pc, [r7], #0 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf008aed2 │ │ │ │ andcs r0, r2, #8323072 @ 0x7f0000 │ │ │ │ andls r4, r0, #84934656 @ 0x5100000 │ │ │ │ - rscscc pc, sp, #73400320 @ 0x4600000 │ │ │ │ + eorscc pc, sp, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ stmeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cd9306 │ │ │ │ @ instruction: 0x46208014 │ │ │ │ @ instruction: 0xf04f260d │ │ │ │ @ instruction: 0xf04f0a00 │ │ │ │ strls r0, [r4], -sp, lsl #22 │ │ │ │ - blge 0x128d5c │ │ │ │ - @ instruction: 0xf8cef7f0 │ │ │ │ + blge 0x128cf0 │ │ │ │ + @ instruction: 0xf8dcf7f0 │ │ │ │ @ instruction: 0xf8d4e6be │ │ │ │ vst4. {d26-d29}, [pc], r8 │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ ldrbmi r4, [r3], -r0, lsl #4 │ │ │ │ andeq lr, sl, #204800 @ 0x32000 │ │ │ │ - bicshi pc, ip, r0 │ │ │ │ + bicshi pc, lr, r0 │ │ │ │ stmdbcs sp, {r0, r5, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ - eorhi pc, r4, #64, 4 │ │ │ │ + eorhi pc, r6, #64, 4 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr9, cr15, {1} │ │ │ │ ldmdane pc!, {r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ eorcs r2, r0, #0, 2 │ │ │ │ vadd.i32 d10, d7, d2 │ │ │ │ - @ instruction: 0xf418e8ca │ │ │ │ + @ instruction: 0xf418e8a0 │ │ │ │ @ instruction: 0xf0406200 │ │ │ │ - @ instruction: 0xf89483ec │ │ │ │ + @ instruction: 0xf89483ee │ │ │ │ vqadd.u8 , q11, │ │ │ │ strtmi r0, [r0], -sl, lsl #2 │ │ │ │ svclt 0x000c2b00 │ │ │ │ movwcs r2, #17160 @ 0x4308 │ │ │ │ cmpeq r1, r3, lsl #22 │ │ │ │ - stc2 7, cr15, [r2, #944]! @ 0x3b0 │ │ │ │ + ldc2 7, cr15, [r0, #944]! @ 0x3b0 │ │ │ │ @ instruction: 0xf1b8e692 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ - @ instruction: 0xf10d8337 │ │ │ │ + @ instruction: 0xf10d8339 │ │ │ │ eorcs r0, r0, #8, 20 @ 0x8000 │ │ │ │ ldrbmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf886fa1f │ │ │ │ - stmia sl!, {r0, r1, r2, r5, r9, ip, sp, lr, pc} │ │ │ │ + stm r0, {r0, r1, r2, r5, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46204651 │ │ │ │ @ instruction: 0xf388fa5f │ │ │ │ @ instruction: 0xf7ed9302 │ │ │ │ - stmdacs r0, {r0, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr5, cr15, {1} │ │ │ │ vmin.s8 q15, q2, q13 │ │ │ │ vmla.f d20, d16, d0[4] │ │ │ │ - blne 0xfe5eed14 │ │ │ │ + blne 0xfe5eeca8 │ │ │ │ ldrtmi r4, [r2], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7ea6bc9 │ │ │ │ - @ instruction: 0x6d63f9c1 │ │ │ │ + @ instruction: 0x6d63f9f5 │ │ │ │ strvs r4, [r3, #1075]! @ 0x433 │ │ │ │ svcvs 0x0061e68e │ │ │ │ vmla.i8 d18, d0, d13 │ │ │ │ - @ instruction: 0xf1b881dd │ │ │ │ + @ instruction: 0xf1b881df │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xf10dae12 │ │ │ │ ldrmi r0, [r1], -r8, lsl #20 │ │ │ │ eorcs r4, r0, #80, 12 @ 0x5000000 │ │ │ │ @ instruction: 0xf886fa1f │ │ │ │ - stm r0, {r0, r1, r2, r5, r9, ip, sp, lr, pc} │ │ │ │ + ldmda r6, {r0, r1, r2, r5, r9, ip, sp, lr, pc}^ │ │ │ │ vst1.16 {d14}, [r8 :128], r7 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ ldrbmi sl, [r1], -lr, asr #28 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - @ instruction: 0x83a3f000 │ │ │ │ + @ instruction: 0x83a5f000 │ │ │ │ @ instruction: 0x4620b273 │ │ │ │ strcs pc, [r3], -r6, asr #7 │ │ │ │ subseq r9, fp, r2, lsl #12 │ │ │ │ @ instruction: 0xf7f59303 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 1, APSR_nzcv, cr13, cr15, {1} │ │ │ │ - movwcs lr, #5698 @ 0x1642 │ │ │ │ + movwcs lr, #1602 @ 0x642 │ │ │ │ strcs pc, [r2], -r6, asr #7 │ │ │ │ - @ instruction: 0xf4189303 │ │ │ │ - movwls r6, #28416 @ 0x6f00 │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - stmib sp, {r1, r9, sl, ip, pc}^ │ │ │ │ - blx 0x183b350 │ │ │ │ + movwcc lr, #18893 @ 0x49cd │ │ │ │ + svcvs 0x0000f418 │ │ │ │ + movweq pc, #4175 @ 0x104f @ │ │ │ │ + movwls r9, #26114 @ 0x6602 │ │ │ │ + blx 0x18532e0 │ │ │ │ movwls pc, #29576 @ 0x7388 @ │ │ │ │ - cmpphi r8, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ + cmpphi sl, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ @ instruction: 0x46204651 │ │ │ │ - @ instruction: 0xffb2f7f6 │ │ │ │ + @ instruction: 0xffc0f7f6 │ │ │ │ vrsubhn.i16 d30, q3, q14 │ │ │ │ - blx 0x1837f60 │ │ │ │ - movwcs pc, #2952 @ 0xb88 @ │ │ │ │ + movwcs r2, #1538 @ 0x602 │ │ │ │ + blx 0xfe2ad06e │ │ │ │ svcvs 0x0000f418 │ │ │ │ strvs lr, [r3], -sp, asr #19 │ │ │ │ - andslt pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xf0409306 │ │ │ │ - svcvs 0x00238303 │ │ │ │ + @ instruction: 0xf8cd9306 │ │ │ │ + @ instruction: 0xf040b014 │ │ │ │ + svcvs 0x00238305 │ │ │ │ ldrbmi r2, [r1], -r1, lsl #4 │ │ │ │ - blx 0xfed52f78 │ │ │ │ + blx 0xfed52f0c │ │ │ │ strtmi pc, [r0], -r3, lsl #7 │ │ │ │ - rsbscc pc, sp, #73400320 @ 0x4600000 │ │ │ │ + adcscs pc, sp, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ movwls r0, #10587 @ 0x295b │ │ │ │ - @ instruction: 0xf87af7f0 │ │ │ │ + @ instruction: 0xf888f7f0 │ │ │ │ @ instruction: 0xf418e60e │ │ │ │ @ instruction: 0xf0406f00 │ │ │ │ - @ instruction: 0xf8d4831a │ │ │ │ + @ instruction: 0xf8d4831c │ │ │ │ vhadd.u8 , q11, q4 │ │ │ │ ldrbeq r0, [r8], -sl, lsl #4 │ │ │ │ - strhi pc, [r9], -r0, lsl #2 │ │ │ │ + strhi pc, [sp], -r0, lsl #2 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ - blcs 0x8002c │ │ │ │ + blcs 0x7ffc0 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ svclt 0x000c6b99 │ │ │ │ movwcs r2, #17160 @ 0x4308 │ │ │ │ andcc lr, r2, #3072 @ 0xc00 │ │ │ │ - @ instruction: 0xf944f7ea │ │ │ │ + @ instruction: 0xf978f7ea │ │ │ │ vsli.64 q15, q9, #6 │ │ │ │ @ instruction: 0xf8d41284 │ │ │ │ andcs r3, r1, r8, lsl #1 │ │ │ │ addseq r2, r2, r0, lsl #2 │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ strbeq pc, [r2], r6, asr #7 @ │ │ │ │ @ instruction: 0xf0039207 │ │ │ │ @ instruction: 0xf008030f │ │ │ │ ldrbmi r0, [r1], -r7, lsl #4 │ │ │ │ strtmi r9, [r0], -r6, lsl #4 │ │ │ │ @ instruction: 0xf4182201 │ │ │ │ andls r6, r4, #0, 30 │ │ │ │ @ instruction: 0xf04f9605 │ │ │ │ teqle r1, r2, lsl #4 │ │ │ │ - @ instruction: 0xf8c8f7f1 │ │ │ │ + @ instruction: 0xf8d6f7f1 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldrb sl, [r1, #3532] @ 0xdcc │ │ │ │ @ instruction: 0xf388fa5f │ │ │ │ smlabtcs r2, r6, r3, pc @ │ │ │ │ svcvs 0x0000f418 │ │ │ │ addeq lr, r3, #323584 @ 0x4f000 │ │ │ │ - sbchi pc, r1, #64 @ 0x40 │ │ │ │ + sbchi pc, r3, #64 @ 0x40 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - strb pc, [r3, #2167] @ 0x877 @ │ │ │ │ + strb pc, [r3, #2181] @ 0x885 @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r8, r3, r0, ror r2 │ │ │ │ + eorseq r8, r3, r0, asr #3 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ @ instruction: 0xf288fa5f │ │ │ │ strcs pc, [r2], -r6, asr #7 │ │ │ │ addseq r2, r2, r1 │ │ │ │ strls r2, [r6], -r0, lsl #2 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ andls r2, r7, #13631488 @ 0xd00000 │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ andls r4, r4, #32, 12 @ 0x2000000 │ │ │ │ svcvs 0x0000f418 │ │ │ │ andeq pc, r2, #79 @ 0x4f │ │ │ │ sbcle r9, sp, r5, lsl #12 │ │ │ │ - mcr2 7, 3, pc, cr2, cr0, {7} @ │ │ │ │ + mrc2 7, 3, pc, cr0, cr0, {7} │ │ │ │ vabal.u8 q15, d22, d18 │ │ │ │ @ instruction: 0xf8d41284 │ │ │ │ andcs r3, r1, r8, lsl #1 │ │ │ │ subseq r2, r2, r0, lsl #2 │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ strbeq pc, [r2], r6, asr #7 @ │ │ │ │ @ instruction: 0xf0039207 │ │ │ │ @@ -96608,841 +96581,843 @@ │ │ │ │ strtmi r9, [r0], -r6, lsl #4 │ │ │ │ @ instruction: 0xf4182201 │ │ │ │ strls r6, [r5], -r0, lsl #30 │ │ │ │ adcsle r9, r1, r4, lsl #4 │ │ │ │ @ instruction: 0xf8d4e7e2 │ │ │ │ @ instruction: 0xf0083088 │ │ │ │ andls r0, r6, #1879048192 @ 0x70000000 │ │ │ │ - sbceq pc, r2, #402653187 @ 0x18000003 │ │ │ │ - tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ - strne pc, [r4], r6, asr #7 │ │ │ │ - andls r2, r5, #0, 6 │ │ │ │ - andcs r9, r1, #7340032 @ 0x700000 │ │ │ │ - andcs r9, r1, #4, 4 @ 0x40000000 │ │ │ │ + @ instruction: 0xf0032201 │ │ │ │ + andls r0, r4, #-1073741821 @ 0xc0000003 │ │ │ │ + vsubw.u8 q9, q3, d0 │ │ │ │ + vsubl.u8 , d22, d4 │ │ │ │ + andls r0, r7, #203423744 @ 0xc200000 │ │ │ │ + andcs r9, r1, #5242880 @ 0x500000 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ @ instruction: 0xf418460b │ │ │ │ ldrbmi r6, [r1], -r0, lsl #4 │ │ │ │ - sbchi pc, r0, #64 @ 0x40 │ │ │ │ + sbchi pc, r2, #64 @ 0x40 │ │ │ │ ldr r4, [r5, r0, lsr #12] │ │ │ │ - @ instruction: 0xf3c66f20 │ │ │ │ - @ instruction: 0xf00801c2 │ │ │ │ - vsubl.u8 q8, d6, d7 │ │ │ │ - blx 0xfec74304 │ │ │ │ - pldw [r8], #-896 @ 0xfffffc80 │ │ │ │ - b 0x144a4e8 │ │ │ │ - @ instruction: 0xf0001353 │ │ │ │ - vrshr.u64 d24, d5, #56 │ │ │ │ - @ instruction: 0xf0062841 │ │ │ │ - @ instruction: 0xf1b80607 │ │ │ │ - movwls r0, #12034 @ 0x2f02 │ │ │ │ - adcshi pc, r6, #0 │ │ │ │ + adcslt r6, r6, #32, 30 @ 0x80 │ │ │ │ + stceq 0, cr15, [r7], {8} │ │ │ │ + svcvs 0x0000f418 │ │ │ │ + @ instruction: 0xf380fab0 │ │ │ │ + addsne lr, r6, #323584 @ 0x4f000 │ │ │ │ + strbeq pc, [r2], r6, asr #7 @ │ │ │ │ + cmpne r3, #323584 @ 0x4f000 │ │ │ │ + addshi pc, r6, #0 │ │ │ │ + stmdacs r1, {r3, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ + andeq pc, r7, #2 │ │ │ │ + svceq 0x0002f1b8 │ │ │ │ + adcshi pc, r8, #0 │ │ │ │ svceq 0x0003f1b8 │ │ │ │ - sbcshi pc, r3, #0 │ │ │ │ - smlabtcs r3, sp, r9, lr │ │ │ │ - svceq 0x0001f1b8 │ │ │ │ - @ instruction: 0x96054651 │ │ │ │ - sbchi pc, r2, #0 │ │ │ │ - mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ + sbcshi pc, r6, #0 │ │ │ │ + @ instruction: 0xf1b84651 │ │ │ │ + @ instruction: 0xf8cd0f01 │ │ │ │ + andls ip, r5, #12 │ │ │ │ + strls r9, [r4], -r2, lsl #6 │ │ │ │ + sbchi pc, r3, #0 │ │ │ │ + teqpcc sp, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - subvc pc, sp, #76546048 @ 0x4900000 │ │ │ │ + subvc pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ svclt 0x00182800 │ │ │ │ movwcs r4, #5658 @ 0x161a │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ @ instruction: 0xf04f0a00 │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ @ instruction: 0xf7efab06 │ │ │ │ - ldr pc, [r1, #-3477]! @ 0xfffff26b │ │ │ │ + str pc, [pc, #-3489]! @ 0x6db3f │ │ │ │ svcvs 0x0000f418 │ │ │ │ - sbchi pc, r3, #64 @ 0x40 │ │ │ │ + sbchi pc, r5, #64 @ 0x40 │ │ │ │ movwcs pc, #9160 @ 0x23c8 @ │ │ │ │ - blcs 0x1fd55c │ │ │ │ - ldrhi pc, [sl, #-512]! @ 0xfffffe00 │ │ │ │ + blcs 0x1fd4f4 │ │ │ │ + ldrhi pc, [ip, #-512]! @ 0xfffffe00 │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ smulbbeq r3, sp, r1 │ │ │ │ tsteq sp, sp, lsr #2 │ │ │ │ ldrsheq r0, [r2], #1 │ │ │ │ svcvs 0x0020014d │ │ │ │ + vsubw.u8 q9, q3, d0 │ │ │ │ + movwls r2, #26114 @ 0x6602 │ │ │ │ + @ instruction: 0xf280fab0 │ │ │ │ @ instruction: 0xf388fa5f │ │ │ │ - strcs pc, [r2], -r6, asr #7 │ │ │ │ - blx 0xfec93590 │ │ │ │ - movwcs pc, #640 @ 0x280 @ │ │ │ │ - movwls r4, #26193 @ 0x6651 │ │ │ │ + movwls r4, #22097 @ 0x5651 │ │ │ │ @ instruction: 0xf4180952 │ │ │ │ stmib sp, {r8, r9, sp, lr}^ │ │ │ │ andls r6, r2, #3145728 @ 0x300000 │ │ │ │ eorshi pc, sp, #64 @ 0x40 │ │ │ │ - ldrbtcc pc, [sp], r6, asr #12 @ │ │ │ │ + ldrtcc pc, [sp], -r6, asr #12 @ │ │ │ │ ldreq pc, [r2], -r0, asr #5 │ │ │ │ - subvc pc, sp, #76546048 @ 0x4900000 │ │ │ │ + subvc pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ svclt 0x00182800 │ │ │ │ andcs r4, r1, r2, lsr r6 │ │ │ │ strtmi r9, [r0], -r0 │ │ │ │ - @ instruction: 0xff0af7ef │ │ │ │ - @ instruction: 0xf8d4e4fa │ │ │ │ + @ instruction: 0xff16f7ef │ │ │ │ + @ instruction: 0xf8d4e4f8 │ │ │ │ vaddl.u8 , d24, d8 │ │ │ │ - bcc 0xb72c8 │ │ │ │ + bcc 0xb7260 │ │ │ │ tstpeq r7, r8 @ p-variant is OBSOLETE │ │ │ │ mrsls r2, (UNDEF: 6) │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - biceq pc, r2, r6, asr #7 │ │ │ │ - strne pc, [r2], r6, asr #7 │ │ │ │ - strls r9, [r7], -r5, lsl #2 │ │ │ │ tstls r4, r1, lsl #2 │ │ │ │ + orrne pc, r2, r6, asr #7 │ │ │ │ + strbeq pc, [r2], r6, asr #7 @ │ │ │ │ + strls r9, [r5], -r7, lsl #2 │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ andcs r0, r1, r8, lsl #2 │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ - bcs 0x1eedf4 │ │ │ │ - ldrbhi pc, [r0, #-512] @ 0xfffffe00 @ │ │ │ │ + bcs 0x1eed8c │ │ │ │ + ldrbhi pc, [r2, #-512] @ 0xfffffe00 @ │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ - bvs 0x1c8c3f4 │ │ │ │ + bvs 0x1c8c38c │ │ │ │ subseq r5, r8, r4, ror #28 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - ldcge 4, cr15, [r3, #252] @ 0xfc │ │ │ │ + ldcge 4, cr15, [r1, #252] @ 0xfc │ │ │ │ ldrbtne pc, [pc], -r0, asr #4 @ │ │ │ │ eorcs r2, r0, #0, 2 │ │ │ │ vadd.i32 d10, d6, d2 │ │ │ │ - @ instruction: 0xf01aeef2 │ │ │ │ + @ instruction: 0xf01aeec6 │ │ │ │ strls r0, [r2], -r0, asr #30 │ │ │ │ - ldrthi pc, [r3], #64 @ 0x40 @ │ │ │ │ + ldrthi pc, [r5], #64 @ 0x40 @ │ │ │ │ svcmi 0x0000f41a │ │ │ │ - ldcge 4, cr15, [sp], #252 @ 0xfc │ │ │ │ + ldcge 4, cr15, [fp], #252 @ 0xfc │ │ │ │ stmiami r0!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff82f0b3 │ │ │ │ + @ instruction: 0xff56f0b3 │ │ │ │ @ instruction: 0x46060072 │ │ │ │ ldrsbtne pc, [r8], -r8 @ │ │ │ │ - @ instruction: 0xf906f0b8 │ │ │ │ + @ instruction: 0xf8daf0b8 │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0x2aad28 │ │ │ │ + @ instruction: 0xf9dcf0b8 │ │ │ │ strtmi r6, [r0], -r3, lsr #17 │ │ │ │ @ instruction: 0xf8d86d62 │ │ │ │ - bne 0xfe6f2b34 │ │ │ │ + bne 0xfe6f2acc │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ - @ instruction: 0xfff8f7e9 │ │ │ │ + @ instruction: 0xf82af7ea │ │ │ │ rscvs r2, r3, r3, lsl #6 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ @ instruction: 0xf8d84631 │ │ │ │ @ instruction: 0xf0b8003c │ │ │ │ - andcs pc, r1, #4014080 @ 0x3d4000 │ │ │ │ + andcs pc, r1, #3293184 @ 0x324000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf9f0f0b8 │ │ │ │ + @ instruction: 0xf9c4f0b8 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmin.s8 d20, d0, d16 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - @ instruction: 0xf87af0ba │ │ │ │ + @ instruction: 0xf84ef0ba │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ - str r6, [fp], #1443 @ 0x5a3 │ │ │ │ + str r6, [r9], #1443 @ 0x5a3 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - @ instruction: 0xf1b8fb21 │ │ │ │ + @ instruction: 0xf1b8fb2d │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ - strt sl, [lr], #-3314 @ 0xfffff30e │ │ │ │ + strt sl, [ip], #-3312 @ 0xfffff310 │ │ │ │ andcs r4, r9, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - ldrbt pc, [sp], #-3669 @ 0xfffff1ab @ │ │ │ │ + ldrbt pc, [fp], #-3681 @ 0xfffff19f @ │ │ │ │ andcs r4, r0, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - ldrbt pc, [r7], #-3663 @ 0xfffff1b1 @ │ │ │ │ + ldrbt pc, [r5], #-3675 @ 0xfffff1a5 @ │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - ldrbt pc, [r1], #-3657 @ 0xfffff1b7 @ │ │ │ │ + strbt pc, [pc], #-3669 @ 0x6ea60 @ │ │ │ │ andcs r4, r2, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - strbt pc, [fp], #-3651 @ 0xfffff1bd @ │ │ │ │ + strbt pc, [r9], #-3663 @ 0xfffff1b1 @ │ │ │ │ andcs r4, r8, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - strbt pc, [r5], #-3645 @ 0xfffff1c3 @ │ │ │ │ + strbt pc, [r3], #-3657 @ 0xfffff1b7 @ │ │ │ │ andcs r4, r0, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrrcge 4, 3, pc, r7, cr15 @ │ │ │ │ - @ instruction: 0x4651e45c │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrrcge 4, 3, pc, r5, cr15 @ │ │ │ │ + @ instruction: 0x4651e45a │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - mrc2 7, 6, pc, cr4, cr0, {7} │ │ │ │ + mcr2 7, 7, pc, cr0, cr0, {7} @ │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - ldrb sl, [r3], #-3150 @ 0xfffff3b2 │ │ │ │ + ldrb sl, [r1], #-3148 @ 0xfffff3b4 │ │ │ │ @ instruction: 0xf008b2b6 │ │ │ │ movwcs r0, #2055 @ 0x807 │ │ │ │ ldmdbeq r2!, {r0, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ vsubl.u8 q8, d6, d8 │ │ │ │ - b 0xfe0f0628 │ │ │ │ - andls r0, r4, #8, 4 @ 0x80000000 │ │ │ │ - andls r2, r3, #53248 @ 0xd000 │ │ │ │ + b 0xfe0f05c0 │ │ │ │ + andls r0, r3, #8, 4 @ 0x80000000 │ │ │ │ + andls r2, r4, #53248 @ 0xd000 │ │ │ │ andcs fp, r2, #12, 30 @ 0x30 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - rsbscc pc, sp, #73400320 @ 0x4600000 │ │ │ │ + adcscs pc, sp, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ strls r9, [r5], -r2, lsl #6 │ │ │ │ - stc2 7, cr15, [r4, #-956] @ 0xfffffc44 │ │ │ │ - adcslt lr, r6, #52, 8 @ 0x34000000 │ │ │ │ + ldc2 7, cr15, [r0, #-956] @ 0xfffffc44 │ │ │ │ + adcslt lr, r6, #838860800 @ 0x32000000 │ │ │ │ stmdaeq r7, {r3, ip, sp, lr, pc} │ │ │ │ ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ @ instruction: 0x46200932 │ │ │ │ andeq pc, r8, #2 │ │ │ │ - b 0xfe113758 │ │ │ │ + b 0xfe1136f0 │ │ │ │ stmib sp, {r3, r9}^ │ │ │ │ @ instruction: 0xf6492203 │ │ │ │ - vmov.i32 q11, #1280 @ 0x00000500 │ │ │ │ + vmov.i32 q11, #256 @ 0x00000100 │ │ │ │ vsubl.u8 q8, d6, d5 │ │ │ │ stmib sp, {r0, r1, r6, r7, r9, sl}^ │ │ │ │ strls r3, [r5], -r6, lsl #6 │ │ │ │ strls r2, [r2], -r1, lsl #12 │ │ │ │ - ldc2l 7, cr15, [ip], #-956 @ 0xfffffc44 │ │ │ │ - adcslt lr, r6, #24, 8 @ 0x18000000 │ │ │ │ + stc2 7, cr15, [r8], {239} @ 0xef │ │ │ │ + adcslt lr, r6, #369098752 @ 0x16000000 │ │ │ │ stmdaeq r7, {r3, ip, sp, lr, pc} │ │ │ │ ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ @ instruction: 0x46200932 │ │ │ │ andeq pc, r8, #2 │ │ │ │ strbeq pc, [r3], r6, asr #7 @ │ │ │ │ andeq lr, r8, #532480 @ 0x82000 │ │ │ │ - bcs 0x3d33a8 │ │ │ │ - svclt 0x00149203 │ │ │ │ + bcs 0x3d333c │ │ │ │ + svclt 0x00149204 │ │ │ │ andcs r2, r2, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf6469200 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vmvn.i32 d19, #3328 @ 0x00000d00 │ │ │ │ stmib sp, {r1, r4, r9}^ │ │ │ │ movwls r3, #8966 @ 0x2306 │ │ │ │ @ instruction: 0xf7ef9605 │ │ │ │ - @ instruction: 0xf7fffc5d │ │ │ │ - svcvs 0x0023bbf9 │ │ │ │ + @ instruction: 0xf7fffc69 │ │ │ │ + svcvs 0x0023bbf7 │ │ │ │ orrne pc, r1, r8, asr #7 │ │ │ │ strbeq pc, [r2], r6, asr #7 @ │ │ │ │ andeq pc, r7, #8 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x1438fd8 │ │ │ │ + b 0x1438f70 │ │ │ │ @ instruction: 0xf0001353 │ │ │ │ - stmdbcs r3, {r0, r3, r4, r5, r6, r9, pc} │ │ │ │ - rsbhi pc, r0, #0 │ │ │ │ + stmdbcs r3, {r0, r1, r3, r4, r5, r6, r9, pc} │ │ │ │ + rsbhi pc, r2, #0 │ │ │ │ @ instruction: 0xf0002901 │ │ │ │ - stmib sp, {r0, r4, r6, r9, pc}^ │ │ │ │ + stmib sp, {r0, r1, r4, r6, r9, pc}^ │ │ │ │ ldrbmi r2, [r1], -r3, lsl #4 │ │ │ │ strls r2, [r5], -r1, lsl #4 │ │ │ │ @ instruction: 0xf6469200 │ │ │ │ - vsubl.s8 , d0, d21 │ │ │ │ + vmlal.s q11, d0, d1[5] │ │ │ │ movwls r0, #8722 @ 0x2212 │ │ │ │ @ instruction: 0xf008e69c │ │ │ │ vsubw.u8 q8, q11, d7 │ │ │ │ - blcs 0xfe070710 │ │ │ │ + blcs 0xfe0706a8 │ │ │ │ @ instruction: 0xf0009602 │ │ │ │ - @ instruction: 0xf63f82f8 │ │ │ │ - blcs 0x99b30 │ │ │ │ - blge 0xff1ebe10 │ │ │ │ + @ instruction: 0xf63f82fa │ │ │ │ + blcs 0x99ac0 │ │ │ │ + blge 0xff16bda8 │ │ │ │ @ instruction: 0x46204651 │ │ │ │ - ldc2l 7, cr15, [r4], #-944 @ 0xfffffc50 │ │ │ │ + stc2 7, cr15, [r0], {236} @ 0xec │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffabbe │ │ │ │ - @ instruction: 0xf3c8bbc3 │ │ │ │ + @ instruction: 0xf7ffabbc │ │ │ │ + @ instruction: 0xf3c8bbc1 │ │ │ │ vsubl.u8 , d22, d1 │ │ │ │ @ instruction: 0xf00806c2 │ │ │ │ - bcs 0xef850 │ │ │ │ - rsbshi pc, sp, #0 │ │ │ │ + bcs 0xef7e8 │ │ │ │ + rsbshi pc, pc, #0 │ │ │ │ @ instruction: 0xf0002a03 │ │ │ │ - bcs 0xcf600 │ │ │ │ - subshi pc, r0, #0 │ │ │ │ + bcs 0xcf5a0 │ │ │ │ + subshi pc, r2, #0 │ │ │ │ strcc lr, [r4], -sp, asr #19 │ │ │ │ - andvs pc, sp, #73400320 @ 0x4600000 │ │ │ │ + subpl pc, sp, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ @ instruction: 0xf04f0a01 │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ @ instruction: 0xf04fab02 │ │ │ │ @ instruction: 0xf04f0a00 │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ @ instruction: 0xf7efab06 │ │ │ │ - @ instruction: 0xf7fffbfd │ │ │ │ - svcvs 0x0020bb99 │ │ │ │ + @ instruction: 0xf7fffc09 │ │ │ │ + svcvs 0x0020bb97 │ │ │ │ orrne pc, r1, r8, asr #7 │ │ │ │ strbeq pc, [r2], r6, asr #7 @ │ │ │ │ andeq pc, r7, #8 │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ - b 0x1439098 │ │ │ │ + b 0x1439030 │ │ │ │ @ instruction: 0xf0001353 │ │ │ │ - stmdbcs r3, {r0, r7, r9, pc} │ │ │ │ - rsbhi pc, fp, #0 │ │ │ │ + stmdbcs r3, {r0, r1, r7, r9, pc} │ │ │ │ + rsbhi pc, sp, #0 │ │ │ │ @ instruction: 0xf0002901 │ │ │ │ - stmib sp, {r4, r7, r9, pc}^ │ │ │ │ + stmib sp, {r1, r4, r7, r9, pc}^ │ │ │ │ ldrbmi r2, [r1], -r4, lsl #4 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ @ instruction: 0xf6469200 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ + vrshr.s64 d18, d29, #64 │ │ │ │ @ instruction: 0x96060212 │ │ │ │ strcs r9, [r0], -r2, lsl #6 │ │ │ │ strcs r9, [r2], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7ef9607 │ │ │ │ - @ instruction: 0xf7fffd17 │ │ │ │ - ldmdbeq r1!, {r0, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fffd23 │ │ │ │ + ldmdbeq r1!, {r0, r1, r2, r3, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ mvnpl pc, #38 @ 0x26 │ │ │ │ orrvc pc, r0, r1 │ │ │ │ tstmi r9, #32, 12 @ 0x2000000 │ │ │ │ orrpl pc, r0, r1, asr #32 │ │ │ │ - ldc2 0, cr15, [lr, #128] @ 0x80 │ │ │ │ + stc2l 0, cr15, [lr, #-128]! @ 0xffffff80 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffab40 │ │ │ │ - ldrtmi fp, [r1], -r1, ror #22 │ │ │ │ + @ instruction: 0xf7ffab3e │ │ │ │ + @ instruction: 0x4631bb5f │ │ │ │ @ instruction: 0xf0014620 │ │ │ │ stmdacs r0, {r0, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xe6bdf4 │ │ │ │ - bllt 0x16accf8 │ │ │ │ + blge 0xdebd8c │ │ │ │ + bllt 0x162cc90 │ │ │ │ ldrdge pc, [r8], #132 @ 0x84 │ │ │ │ svcvc 0x0000f41a │ │ │ │ - ldcge 4, cr15, [r1], {127} @ 0x7f │ │ │ │ + stcge 4, cr15, [pc], {127} @ 0x7f │ │ │ │ svceq 0x0040f01a │ │ │ │ - blge 0xb6bf0c │ │ │ │ - bllt 0x11ecd10 │ │ │ │ + blge 0xaebea4 │ │ │ │ + bllt 0x116cca8 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ adchi pc, r3, r0 │ │ │ │ - beq 0x2ab154 │ │ │ │ + beq 0x2ab0ec │ │ │ │ ldrbmi r2, [r0], -r0, lsr #4 │ │ │ │ @ instruction: 0xf886fa1f │ │ │ │ - stcl 2, cr15, [r4, #-152]! @ 0xffffff68 │ │ │ │ - bleq 0x10aad90 │ │ │ │ - orrshi pc, r9, r0, asr #32 │ │ │ │ + ldc 2, cr15, [r8, #-152]! @ 0xffffff68 │ │ │ │ + bleq 0x10aad28 │ │ │ │ + orrshi pc, fp, r0, asr #32 │ │ │ │ smullscs pc, r1, r4, r8 @ │ │ │ │ teqpeq pc, #8 @ p-variant is OBSOLETE │ │ │ │ - bcs 0x93948 │ │ │ │ - blge 0xbebe40 │ │ │ │ + bcs 0x938e0 │ │ │ │ + blge 0xb6bdd8 │ │ │ │ @ instruction: 0xf47f2b3c │ │ │ │ - strtmi sl, [r0], -sl, lsr #22 │ │ │ │ - blx 0xaacd10 │ │ │ │ + strtmi sl, [r0], -r8, lsr #22 │ │ │ │ + blx 0xdacca8 │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4620465a │ │ │ │ @ instruction: 0xf7e96bd9 │ │ │ │ - stclvs 14, cr15, [r3, #-468]! @ 0xfffffe2c │ │ │ │ + stclvs 14, cr15, [r3, #-668]! @ 0xfffffd64 │ │ │ │ andscs r6, r0, r3, lsr #11 │ │ │ │ - blx 0x2acd1a │ │ │ │ + blx 0xf2ccb2 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ - bllt 0x7acd70 │ │ │ │ - ldc2l 0, cr15, [lr, #716] @ 0x2cc │ │ │ │ + bllt 0x72cd08 │ │ │ │ + ldc2 0, cr15, [r2, #716]! @ 0x2cc │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534680 │ │ │ │ @ instruction: 0xf0b71026 │ │ │ │ - @ instruction: 0x4658fefb │ │ │ │ - blx 0xfe3ab060 │ │ │ │ + ldrbmi pc, [r8], -pc, asr #29 @ │ │ │ │ + blx 0x18aaff8 │ │ │ │ strmi r4, [r2], -r1, asr #12 │ │ │ │ @ instruction: 0xf7eb4640 │ │ │ │ - @ instruction: 0xf7fff85f │ │ │ │ - stmib sp, {r0, r1, r2, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fff891 │ │ │ │ + stmib sp, {r0, r2, r8, r9, fp, ip, sp, pc}^ │ │ │ │ movwcs r1, #516 @ 0x204 │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - rscscc pc, sp, #73400320 @ 0x4600000 │ │ │ │ + eorscc pc, sp, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - beq 0xaaef4 │ │ │ │ - bleq 0x3eaef8 │ │ │ │ + beq 0xaae8c │ │ │ │ + bleq 0x3eae90 │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7efab02 │ │ │ │ - @ instruction: 0xf7fffd01 │ │ │ │ - @ instruction: 0xf0b3baf1 │ │ │ │ - @ instruction: 0xf8d4fdb3 │ │ │ │ + @ instruction: 0xf7fffd0d │ │ │ │ + @ instruction: 0xf0b3baef │ │ │ │ + @ instruction: 0xf8d4fd87 │ │ │ │ vmla.i , q12, d0[2] │ │ │ │ strmi r0, [r6], -sl, lsl #16 │ │ │ │ @ instruction: 0xf1000659 │ │ │ │ - b 0x144f95c │ │ │ │ + b 0x144f8fc │ │ │ │ @ instruction: 0xf0480848 │ │ │ │ vhsub.s8 d16, d4, d1 │ │ │ │ vmul.i d20, d16, d0[4] │ │ │ │ @ instruction: 0xf8d80895 │ │ │ │ @ instruction: 0xf0b71038 │ │ │ │ - strt pc, [r7], -r9, lsr #30 │ │ │ │ + @ instruction: 0xe627fefd │ │ │ │ @ instruction: 0x46514133 │ │ │ │ @ instruction: 0x462043db │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf7f69306 │ │ │ │ - @ instruction: 0xf7fffb7f │ │ │ │ - strtmi fp, [r0], -pc, asr #21 │ │ │ │ - @ instruction: 0xf998f7f7 │ │ │ │ - blt 0xff32ce14 │ │ │ │ - strtmi r9, [r0], -r5, lsl #2 │ │ │ │ - andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ - andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ + @ instruction: 0xf7fffb8b │ │ │ │ + strtmi fp, [r0], -sp, asr #21 │ │ │ │ + @ instruction: 0xf9a4f7f7 │ │ │ │ + blt 0xff2acdac │ │ │ │ + andseq pc, pc, #2 │ │ │ │ + andls r4, r6, #84934656 @ 0x5100000 │ │ │ │ + andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf6469200 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ - @ instruction: 0xf0060212 │ │ │ │ - movwls r0, #9759 @ 0x261f │ │ │ │ - strcs r9, [r2], -r6, lsl #12 │ │ │ │ + vrshr.s64 d18, d29, #64 │ │ │ │ + @ instruction: 0x96050212 │ │ │ │ + stmib sp, {r1, r9, sl, sp}^ │ │ │ │ + movwls ip, #11267 @ 0x2c03 │ │ │ │ @ instruction: 0xf7ef9607 │ │ │ │ - @ instruction: 0xf7fffb85 │ │ │ │ - @ instruction: 0xf8d4bab5 │ │ │ │ + @ instruction: 0xf7fffb91 │ │ │ │ + @ instruction: 0xf8d4bab3 │ │ │ │ vmla.i q13, q12, d0[2] │ │ │ │ strb r0, [r2, #1546]! @ 0x60a │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - strtmi lr, [r0], -r6, lsl #10 │ │ │ │ + strtmi lr, [r0], -r4, lsl #10 │ │ │ │ @ instruction: 0xf388fa5f │ │ │ │ @ instruction: 0xf7ec9302 │ │ │ │ - @ instruction: 0xf7fffd11 │ │ │ │ - ldrbeq fp, [fp], -r5, lsr #21 │ │ │ │ - bge 0x1cac364 │ │ │ │ - blt 0xfe6ece68 │ │ │ │ + @ instruction: 0xf7fffd1d │ │ │ │ + ldrbeq fp, [fp], -r3, lsr #21 │ │ │ │ + bge 0x1c2c2fc │ │ │ │ + blt 0xfe66ce00 │ │ │ │ + strcc lr, [r2], -sp, asr #19 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - strls r1, [r5], -r3, lsl #4 │ │ │ │ - subvc pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - ldrbtcc pc, [sp], r6, asr #12 @ │ │ │ │ - ldreq pc, [r2], -r0, asr #5 │ │ │ │ - addsmi r4, r8, #84934656 @ 0x5100000 │ │ │ │ - shadd16mi fp, r2, r8 │ │ │ │ - andls r2, r0, r1 │ │ │ │ - movwls r4, #26144 @ 0x6620 │ │ │ │ - ldc2 7, cr15, [r8], {239} @ 0xef │ │ │ │ - blt 0xfe2ace98 │ │ │ │ - andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ + @ instruction: 0xf646c204 │ │ │ │ + vmvn.i32 d19, #218103808 @ 0x0d000000 │ │ │ │ + @ instruction: 0xf6490612 │ │ │ │ + vmlal.s , d0, d1[2] │ │ │ │ + ldrbmi r0, [r1], -r5, lsl #4 │ │ │ │ + svclt 0x00184298 │ │ │ │ + andcs r4, r1, r2, lsr r6 │ │ │ │ + strtmi r9, [r0], -r0 │ │ │ │ + @ instruction: 0xf7ef9306 │ │ │ │ + @ instruction: 0xf7fffca3 │ │ │ │ + strtmi fp, [r0], -r5, lsl #21 │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ + @ instruction: 0xf99af7f7 │ │ │ │ + blt 0x1face44 │ │ │ │ + @ instruction: 0x46204651 │ │ │ │ + strcc lr, [r2], -sp, asr #19 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf7f72306 │ │ │ │ - @ instruction: 0xf7fff98f │ │ │ │ - stmib sp, {r0, r1, r2, r3, r4, r5, r6, r9, fp, ip, sp, pc}^ │ │ │ │ - strtmi r1, [r0], -r3, lsl #4 │ │ │ │ - movwcs r4, #1617 @ 0x651 │ │ │ │ - movwls r9, #26117 @ 0x6605 │ │ │ │ - @ instruction: 0xf942f7f7 │ │ │ │ - blt 0x1dacec0 │ │ │ │ + movwls ip, #25092 @ 0x6204 │ │ │ │ + @ instruction: 0xf94cf7f7 │ │ │ │ + blt 0x1cace5c │ │ │ │ svcvs 0x0020f5b3 │ │ │ │ @ instruction: 0xf5b3d03f │ │ │ │ @ instruction: 0xf43f6f28 │ │ │ │ - @ instruction: 0xf7ffaf2d │ │ │ │ - blx 0x185d868 │ │ │ │ + @ instruction: 0xf7ffaf2b │ │ │ │ + blx 0x185d7f4 │ │ │ │ ldrbmi pc, [r1], -r8, lsl #7 @ │ │ │ │ strtmi r2, [r0], -r2, lsl #4 │ │ │ │ movwls r0, #28827 @ 0x709b │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ strcs pc, [r2], -r6, asr #7 │ │ │ │ strcs r9, [r1], -r6, lsl #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls r9, [r2], -r4, lsl #12 │ │ │ │ strls r2, [r3], -r0, lsl #12 │ │ │ │ strls r2, [r5], -pc, lsl #12 │ │ │ │ - blx 0x52cec6 │ │ │ │ - blt 0x152cf04 │ │ │ │ + blx 0x7ace62 │ │ │ │ + blt 0x142cea0 │ │ │ │ svceq 0x0040f018 │ │ │ │ @ instruction: 0xf0089205 │ │ │ │ ldrbmi r0, [r1], -r7, lsl #6 │ │ │ │ vmax.f32 d27, d8, d11 │ │ │ │ - vqsub.s8 , q4, │ │ │ │ - vsubl.s8 , d0, d9 │ │ │ │ + vqsub.s8 d22, d24, d9 │ │ │ │ + vmlal.s q11, d0, d1[2] │ │ │ │ vmov.i32 d16, #512 @ 0x00000200 │ │ │ │ movwls r0, #8722 @ 0x2212 │ │ │ │ movwcs r4, #63008 @ 0xf620 │ │ │ │ @ instruction: 0xf6469303 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + vbic.i32 d19, #3328 @ 0x00000d00 │ │ │ │ vorr.i32 d16, #57856 @ 0x0000e200 │ │ │ │ strls r0, [r4], -r2, asr #13 │ │ │ │ - blx 0x82cef6 │ │ │ │ + blx 0xaace92 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffaa2c │ │ │ │ - @ instruction: 0xf8d4ba31 │ │ │ │ + @ instruction: 0xf7ffaa28 │ │ │ │ + @ instruction: 0xf8d4ba2d │ │ │ │ vmla.i , q11, d0[2] │ │ │ │ @ instruction: 0xf0180ac2 │ │ │ │ @ instruction: 0xf0080f40 │ │ │ │ @ instruction: 0xf8cd0607 │ │ │ │ vaddl.u8 q13, d3, d12 │ │ │ │ strls r0, [r2], -r0, asr #7 │ │ │ │ rschi pc, pc, r0, asr #32 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - @ instruction: 0xf0b3aa18 │ │ │ │ - sha1c.32 , q10, │ │ │ │ + @ instruction: 0xf0b3aa14 │ │ │ │ + vfma.f32 d31, d20, d19 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ pkhbtmi r0, r0, r5, lsl #7 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - ldc2l 0, cr15, [lr, #732]! @ 0x2dc │ │ │ │ + ldc2l 0, cr15, [r0, #732] @ 0x2dc │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - stc2 0, cr15, [r0], #-740 @ 0xfffffd1c │ │ │ │ + blx 0xffd2b20e │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ - @ instruction: 0xf7fffa2f │ │ │ │ - @ instruction: 0xf018ba09 │ │ │ │ + @ instruction: 0xf7fffa39 │ │ │ │ + @ instruction: 0xf018ba05 │ │ │ │ andls r0, r5, #64, 30 @ 0x100 │ │ │ │ movweq pc, #28680 @ 0x7008 @ │ │ │ │ svclt 0x000b4651 │ │ │ │ - rscvs pc, r1, #72, 4 @ 0x80000004 │ │ │ │ - adcsvs pc, r9, #72, 4 @ 0x80000004 │ │ │ │ + eorvs pc, r1, #72, 4 @ 0x80000004 │ │ │ │ + rscspl pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ strtmi r9, [r0], -r2, lsl #6 │ │ │ │ movwls r2, #13071 @ 0x330f │ │ │ │ - mvnscc pc, #73400320 @ 0x4600000 │ │ │ │ + teqpcc sp, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strbeq pc, [r2], r6, asr #7 @ │ │ │ │ @ instruction: 0xf7ed9604 │ │ │ │ - stmdacs r0, {r0, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - stmibge r3!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - stmiblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmibge pc, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ + stmiblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq pc!, {r3, ip, sp, lr, pc}^ @ │ │ │ │ andls r4, r6, #19922944 @ 0x1300000 │ │ │ │ andcs r4, r2, #84934656 @ 0x5100000 │ │ │ │ stmeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf6469200 │ │ │ │ - vrshr.s64 d20, d25, #64 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf8cd0212 │ │ │ │ @ instruction: 0xf7ff8014 │ │ │ │ - adcslt fp, r6, #12, 22 @ 0x3000 │ │ │ │ + adcslt fp, r6, #8, 22 @ 0x2000 │ │ │ │ stmdaeq r7, {r3, ip, sp, lr, pc} │ │ │ │ andhi pc, ip, sp, asr #17 │ │ │ │ vbic.i16 d16, #227 @ 0x00e3 │ │ │ │ @ instruction: 0xf00302c4 │ │ │ │ vsubw.u8 q8, q3, d16 │ │ │ │ tstmi r3, #192, 20 @ 0xc0000 │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0x9604005e │ │ │ │ - stc2 0, cr15, [r8], {179} @ 0xb3 │ │ │ │ + mrrc2 0, 11, pc, sl, cr3 @ │ │ │ │ mvnmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534683 │ │ │ │ @ instruction: 0xf0b71028 │ │ │ │ - cdpvs 13, 6, cr15, cr3, cr5, {5} │ │ │ │ + mcrvs 13, 3, pc, cr3, cr7, {3} @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0x465980d6 │ │ │ │ @ instruction: 0xf1ca6ea3 │ │ │ │ andcs r0, r0, #9 │ │ │ │ - @ instruction: 0xf9d0f0b8 │ │ │ │ + @ instruction: 0xf9a2f0b8 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ svclt 0x000c2b00 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7ec4431 │ │ │ │ - @ instruction: 0xf7fff8b3 │ │ │ │ - ldrbmi fp, [r1], -r3, lsr #19 │ │ │ │ + @ instruction: 0xf7fff8bd │ │ │ │ + @ instruction: 0x4651b99f │ │ │ │ @ instruction: 0xf0084620 │ │ │ │ vsubw.u8 q8, q3, d7 │ │ │ │ movwls r0, #9922 @ 0x26c2 │ │ │ │ @ instruction: 0xf7ef9603 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmibge pc, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} @ │ │ │ │ - ldmiblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmibge fp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmiblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrbmi r9, [r1], -r3, lsl #4 │ │ │ │ strtmi r9, [r0], -r5, lsl #4 │ │ │ │ movwls r2, #8704 @ 0x2200 │ │ │ │ andls r9, r6, #4, 12 @ 0x400000 │ │ │ │ - @ instruction: 0xf8f8f7ef │ │ │ │ - stmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf902f7ef │ │ │ │ + stmiblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmib sp, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ strtmi r2, [r0], -r3, lsl #4 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - rscseq pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + eorseq pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - beq 0xab1f0 │ │ │ │ - bleq 0xab1f4 │ │ │ │ + beq 0xab18c │ │ │ │ + bleq 0xab190 │ │ │ │ movwls r9, #9733 @ 0x2605 │ │ │ │ - blge 0x2297f4 │ │ │ │ - blx 0x112d080 │ │ │ │ - ldmdblt r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blge 0x229790 │ │ │ │ + blx 0x13ad01c │ │ │ │ + stmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ andls r9, r0, #5242880 @ 0x500000 │ │ │ │ - sbcscs pc, sp, #74448896 @ 0x4700000 │ │ │ │ + andscs pc, sp, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - strt r9, [r9], #-770 @ 0xfffffcfe │ │ │ │ - ldc2l 2, cr15, [r6, #220] @ 0xdc │ │ │ │ + strt r9, [r7], #-770 @ 0xfffffcfe │ │ │ │ + stc2 2, cr15, [r8, #220]! @ 0xdc │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ - vmla.i d22, d0, d1[2] │ │ │ │ + vmla.i d22, d0, d1[1] │ │ │ │ stmib sp, {r0, r2}^ │ │ │ │ svcvs 0x00236303 │ │ │ │ @ instruction: 0xf6494651 │ │ │ │ - vrshr.s64 d22, d25, #64 │ │ │ │ - blcs 0x6f914 │ │ │ │ + vrshr.s64 d22, d21, #64 │ │ │ │ + blcs 0x6f8b0 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4602bf18 │ │ │ │ svclt 0x000c4620 │ │ │ │ ldrmi r2, [lr], -r1, lsl #12 │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ @ instruction: 0xf7ef9602 │ │ │ │ - @ instruction: 0xf7fffb57 │ │ │ │ - stmib sp, {r0, r1, r2, r6, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fffb61 │ │ │ │ + stmib sp, {r0, r1, r6, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf6493604 │ │ │ │ - vmlal.s , d0, d1[3] │ │ │ │ + vmlal.s , d0, d1[2] │ │ │ │ movwcs r0, #517 @ 0x205 │ │ │ │ movwls r4, #1617 @ 0x651 │ │ │ │ - stmib sp, {r1, r4, r7, r8, sl, sp, lr, pc}^ │ │ │ │ + stmib sp, {r4, r7, r8, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6493604 │ │ │ │ - vmov.i32 q11, #1280 @ 0x00000500 │ │ │ │ + vmov.i32 q11, #256 @ 0x00000100 │ │ │ │ movwcs r0, #517 @ 0x205 │ │ │ │ movwls r4, #1617 @ 0x651 │ │ │ │ - blcs 0xa8768 │ │ │ │ - stmdbge r9!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blx 0xffd2b41e │ │ │ │ + blcs 0xa86fc │ │ │ │ + stmdbge r5!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xff1ab3ba │ │ │ │ pkhtbmi r4, r0, r2, asr #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf89af7ed │ │ │ │ + @ instruction: 0xf8a4f7ed │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - cdp2 7, 2, cr15, cr0, cr15, {7} │ │ │ │ + cdp2 7, 2, cr15, cr10, cr15, {7} │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ - @ instruction: 0xf7fff943 │ │ │ │ - stmib sp, {r0, r2, r3, r4, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fff94d │ │ │ │ + stmib sp, {r0, r3, r4, r8, fp, ip, sp, pc}^ │ │ │ │ ldrbmi r6, [r1], -r6, lsl #2 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ movwls r2, #8705 @ 0x2201 │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ - rsbscc pc, sp, #73400320 @ 0x4600000 │ │ │ │ + adcscs pc, sp, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ strls r2, [r3], -r0, lsl #12 │ │ │ │ - blx 0xfecad150 │ │ │ │ - stmdblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfef2d0ec │ │ │ │ + stmdblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vcgt.s8 d25, d10, d2 │ │ │ │ - vqdmlal.s q8, d16, d1[3] │ │ │ │ + vqdmlal.s q8, d16, d1[2] │ │ │ │ stmib sp, {r0, r2, r8, r9}^ │ │ │ │ vhsub.s8 d18, d10, d3 │ │ │ │ - vrshr.s64 d16, d9, #64 │ │ │ │ + vrshr.s64 d16, d5, #64 │ │ │ │ stmdacs r0, {r0, r2, r9} │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ movwcs r4, #5713 @ 0x1651 │ │ │ │ movwls r9, #1541 @ 0x605 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - movwls fp, #11193 @ 0x2bb9 │ │ │ │ - @ instruction: 0x73bdf649 │ │ │ │ + movwls fp, #11191 @ 0x2bb7 │ │ │ │ + @ instruction: 0x73b9f649 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ - sbcvs pc, r1, #76546048 @ 0x4900000 │ │ │ │ + adcsvs pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ svclt 0x00082800 │ │ │ │ tstls r0, sl, lsl r6 │ │ │ │ ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7ff9605 │ │ │ │ - @ instruction: 0xf0afbba5 │ │ │ │ - stcvs 12, cr15, [r3, #380]! @ 0x17c │ │ │ │ + @ instruction: 0xf0afbba3 │ │ │ │ + stcvs 12, cr15, [r3, #196]! @ 0xc4 │ │ │ │ movwcs r6, #5859 @ 0x16e3 │ │ │ │ strbtvs r6, [r3], -r0, lsr #13 │ │ │ │ ldrbmi lr, [r1], -r1, lsr #14 │ │ │ │ @ instruction: 0xf7ec4620 │ │ │ │ - stmdacs r0, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stmiage fp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmlt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiage r7, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmialt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ msrvs CPSR_, #8, 8 @ 0x8000000 │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ ldmdble r6!, {r1, r3, r4, ip, lr, pc} │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ - b 0x1463810 │ │ │ │ + b 0x14637ac │ │ │ │ ldrbmi r1, [r1], -r8, asr #7 │ │ │ │ @ instruction: 0xf888fa5f │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x1140ab0 │ │ │ │ + b 0x1140a4c │ │ │ │ movwls r0, #29448 @ 0x7308 │ │ │ │ - movwls r2, #13057 @ 0x3301 │ │ │ │ - movwcs r9, #774 @ 0x306 │ │ │ │ - movwcc lr, #18893 @ 0x49cd │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + movwcs r3, #4868 @ 0x1304 │ │ │ │ + movwls r9, #25347 @ 0x6303 │ │ │ │ movwls r2, #8973 @ 0x230d │ │ │ │ - @ instruction: 0xf960f7f6 │ │ │ │ - ldmlt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf96af7f6 │ │ │ │ + stmialt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movtne pc, #13256 @ 0x33c8 @ │ │ │ │ eorle r2, pc, r2, lsl #22 │ │ │ │ @ instruction: 0xf47f2b03 │ │ │ │ - @ instruction: 0xf018a8a2 │ │ │ │ + @ instruction: 0xf018a89e │ │ │ │ @ instruction: 0xf47f0f08 │ │ │ │ - @ instruction: 0xf8d4a89e │ │ │ │ + @ instruction: 0xf8d4a89a │ │ │ │ streq r0, [r3, -r8, asr #1] │ │ │ │ streq sp, [r6, #1282] @ 0x502 │ │ │ │ - ldmge lr, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + ldmge sl, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ svceq 0x0004f018 │ │ │ │ - ldmge r3, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmge pc, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffa88e │ │ │ │ - b 0x145d4d4 │ │ │ │ + @ instruction: 0xf7ffa88a │ │ │ │ + b 0x145d460 │ │ │ │ ldrbmi r1, [r1], -r8, lsl #7 │ │ │ │ @ instruction: 0xf888fa5f │ │ │ │ orrmi pc, r0, #50331648 @ 0x3000000 │ │ │ │ - b 0x1140b18 │ │ │ │ + b 0x1140ab4 │ │ │ │ movwls r0, #29448 @ 0x7308 │ │ │ │ - movwls r2, #13056 @ 0x3300 │ │ │ │ - movwcs r9, #4869 @ 0x1305 │ │ │ │ + movwls r2, #21248 @ 0x5300 │ │ │ │ + movwcs r9, #4867 @ 0x1303 │ │ │ │ movwls r9, #25348 @ 0x6304 │ │ │ │ movwls r2, #8973 @ 0x230d │ │ │ │ - blx 0x12d288 │ │ │ │ - ldmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x3ad224 │ │ │ │ + ldmdalt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r7, {r3, ip, sp, lr, pc} │ │ │ │ strbeq pc, [r0], r6, asr #7 @ │ │ │ │ svceq 0x0010f1b8 │ │ │ │ @ instruction: 0xf47f9602 │ │ │ │ - @ instruction: 0xf8d4a86c │ │ │ │ + @ instruction: 0xf8d4a868 │ │ │ │ ldreq r3, [r9, -r8, asr #1] │ │ │ │ - stmdage r7!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r3!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ andseq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ cmpmi r3, r3, asr r2 │ │ │ │ @ instruction: 0xf43f429e │ │ │ │ - blmi 0xfe099478 │ │ │ │ + blmi 0xfe099404 │ │ │ │ svccs 0x0070ee1d │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64658d1 │ │ │ │ vrshr.s64 d23, d0, #64 │ │ │ │ ldmdavs r3, {r0, r2, r4, r7, r9, sp} │ │ │ │ strmi r2, [fp], #-512 @ 0xfffffe00 │ │ │ │ mvnvc pc, r0, lsl #10 │ │ │ │ ldrsbeq pc, [r4, #128] @ 0x80 @ │ │ │ │ - blx 0xa2b5e0 │ │ │ │ + @ instruction: 0xf9f8f0b4 │ │ │ │ rscvs r2, r3, r4, lsl #6 │ │ │ │ - stmdalt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvs 0x0020f5b3 │ │ │ │ - ldmdage pc!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ + ldmdage fp!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ svcvc 0x0080f418 │ │ │ │ - ldmibge ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmibge r8!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ svceq 0x000ff018 │ │ │ │ @ instruction: 0xf008d115 │ │ │ │ @ instruction: 0xf1b808f0 │ │ │ │ andsle r0, pc, r0, lsl pc @ │ │ │ │ svceq 0x0020f1b8 │ │ │ │ @ instruction: 0xf1b8d017 │ │ │ │ @ instruction: 0xf47f0f30 │ │ │ │ - stclvs 8, cr10, [r3, #-204]! @ 0xffffff34 │ │ │ │ + stclvs 8, cr10, [r3, #-188]! @ 0xffffff44 │ │ │ │ stmiavs r1!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef1ac9 │ │ │ │ - movwcs pc, #24393 @ 0x5f49 @ │ │ │ │ + movwcs pc, #24403 @ 0x5f53 @ │ │ │ │ @ instruction: 0xf7ff60e3 │ │ │ │ - vmlal.u8 , d8, d25 │ │ │ │ + vmlal.u8 , d8, d21 │ │ │ │ @ instruction: 0xf0081303 │ │ │ │ @ instruction: 0xf003021f │ │ │ │ strvs r0, [r2, -lr, lsl #6]! │ │ │ │ @ instruction: 0xf7ff6763 │ │ │ │ - @ instruction: 0x4620b81f │ │ │ │ - cdp2 7, 5, cr15, cr4, cr11, {7} │ │ │ │ - ldmdalt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0x4620b81b │ │ │ │ + cdp2 7, 5, cr15, cr14, cr11, {7} │ │ │ │ + ldmdalt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7eb4620 │ │ │ │ - @ instruction: 0xf7fffe23 │ │ │ │ - @ instruction: 0xf64eb815 │ │ │ │ - vsra.s64 d20, d28, #64 │ │ │ │ + @ instruction: 0xf7fffe2d │ │ │ │ + @ instruction: 0xf64eb811 │ │ │ │ + vaddw.s8 q10, q0, d12 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vshr.s64 d22, d16, #64 │ │ │ │ - blmi 0x15af448 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ + blmi 0x15af3e4 │ │ │ │ rscsne pc, r9, #68157440 @ 0x4100000 │ │ │ │ - ldc2 2, cr15, [ip], {2} │ │ │ │ - @ instruction: 0x41bcf64e │ │ │ │ + stc2l 2, cr15, [lr], #-8 │ │ │ │ + tstpmi ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsvs pc, r0, lr, asr #12 │ │ │ │ + andvs pc, r0, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b4f │ │ │ │ vhsub.s8 , q9, q15 │ │ │ │ - @ instruction: 0xf64efc8f │ │ │ │ - vsra.s64 d20, d28, #64 │ │ │ │ + @ instruction: 0xf64efc61 │ │ │ │ + vaddw.s8 q10, q0, d12 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vshr.s64 d22, d16, #64 │ │ │ │ - blmi 0x12ef47c │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ + blmi 0x12ef418 │ │ │ │ rscne pc, r5, #68157440 @ 0x4100000 │ │ │ │ - stc2 2, cr15, [r2], {2} │ │ │ │ + mrrc2 2, 0, pc, r4, cr2 @ │ │ │ │ @ instruction: 0xf3c86f23 │ │ │ │ vaddw.u8 , q11, d1 │ │ │ │ @ instruction: 0xf00806c2 │ │ │ │ - blx 0xfed2fbfc │ │ │ │ + blx 0xfed2fb98 │ │ │ │ stmdbcs r2, {r0, r1, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ stmdbcs r3, {r1, r4, r5, ip, lr, pc} │ │ │ │ stmdbcs r1, {r0, r2, r5, r6, ip, lr, pc} │ │ │ │ stmib sp, {r2, r3, r5, r6, ip, lr, pc}^ │ │ │ │ ldrbmi r2, [r1], -r3, lsl #4 │ │ │ │ strls r2, [r5], -r1, lsl #4 │ │ │ │ @ instruction: 0xf6469200 │ │ │ │ - vsubl.s8 q11, d0, d13 │ │ │ │ + vmlal.s , d0, d1[3] │ │ │ │ movwls r0, #8722 @ 0x2212 │ │ │ │ - blt 0xfe5ad408 │ │ │ │ - b 0x144b09c │ │ │ │ + blt 0xfe52d3a4 │ │ │ │ + b 0x144b038 │ │ │ │ @ instruction: 0xf00822d8 │ │ │ │ - bcs 0xaf834 │ │ │ │ + bcs 0xaf7d0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ smlabtne r3, sp, r9, lr │ │ │ │ - orrne pc, r4, r6, asr #7 │ │ │ │ - strbeq pc, [r2], r6, asr #7 @ │ │ │ │ + biceq pc, r2, r6, asr #7 │ │ │ │ + strne pc, [r4], r6, asr #7 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ - movwls r9, #8454 @ 0x2106 │ │ │ │ - @ instruction: 0x96054651 │ │ │ │ + movwls r9, #8453 @ 0x2105 │ │ │ │ + @ instruction: 0x96064651 │ │ │ │ andcs sp, r1, #54 @ 0x36 │ │ │ │ andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - rsbscc pc, sp, #73400320 @ 0x4600000 │ │ │ │ + adcscs pc, sp, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ strls r2, [r7], -r0, lsl #12 │ │ │ │ - @ instruction: 0xf87ef7ef │ │ │ │ - svclt 0x00aef7fe │ │ │ │ + @ instruction: 0xf888f7ef │ │ │ │ + svclt 0x00aaf7fe │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - rsbscc pc, sp, #73400320 @ 0x4600000 │ │ │ │ + adcscs pc, sp, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ movwls r9, #9734 @ 0x2606 │ │ │ │ strls r2, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0xf7ef9607 │ │ │ │ - @ instruction: 0xf7fef941 │ │ │ │ - @ instruction: 0xf64ebf9b │ │ │ │ - vsra.s64 d20, d28, #64 │ │ │ │ + @ instruction: 0xf7fef94b │ │ │ │ + @ instruction: 0xf64ebf97 │ │ │ │ + vaddw.s8 q10, q0, d12 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vshr.s64 d22, d4, #64 │ │ │ │ - blmi 0x72f53c │ │ │ │ + vmla.i d21, d16, d0[5] │ │ │ │ + blmi 0x72f4d8 │ │ │ │ sbcvs pc, sp, #68157440 @ 0x4100000 │ │ │ │ - stc2 2, cr15, [r2], #-8 │ │ │ │ + blx 0xffdabc36 │ │ │ │ andcs r4, r2, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - stmdacs r0, {r0, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x007ff43e │ │ │ │ - svclt 0x0084f7fe │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x007bf43e │ │ │ │ + svclt 0x0080f7fe │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf6469207 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ + vrshr.s64 d18, d29, #64 │ │ │ │ @ instruction: 0xf7ef0212 │ │ │ │ - @ instruction: 0xf7fef849 │ │ │ │ - stmib sp, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fef853 │ │ │ │ + stmib sp, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ ldrbmi r2, [r1], -r4, lsl #4 │ │ │ │ strls r2, [r6], -r1, lsl #4 │ │ │ │ andls r9, r0, #134217728 @ 0x8000000 │ │ │ │ ldrb r9, [sl], -r7, lsl #4 │ │ │ │ ldrbmi r9, [r1], -r0, lsl #2 │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ - andseq pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + subsvc pc, r1, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ movwls r9, #9733 @ 0x2605 │ │ │ │ - blt 0xaad4e0 │ │ │ │ - addeq r0, sl, r8, ror #24 │ │ │ │ - eorseq r8, r3, r8, lsr r2 │ │ │ │ - eorseq r8, r3, r0, ror #4 │ │ │ │ - eorseq r8, r3, ip, asr #4 │ │ │ │ - eorseq r8, r3, r0, lsr #4 │ │ │ │ + blt 0xa2d47c │ │ │ │ + addeq r0, sl, ip, asr #25 │ │ │ │ + eorseq r8, r3, r8, lsl #3 │ │ │ │ + ldrhteq r8, [r3], -r0 │ │ │ │ + mlaseq r3, ip, r1, r8 │ │ │ │ + eorseq r8, r3, r0, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc6700 │ │ │ │ + bl 0xfebc669c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0x460430d0 │ │ │ │ @ instruction: 0xf04fb17b │ │ │ │ andcs r7, r1, r0, lsl #2 │ │ │ │ - blx 0xff3ad4bc │ │ │ │ + blx 0xfffad458 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcvs 0x0003bd10 │ │ │ │ vmul.i8 , q2, │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - blvs 0xff6c0dc0 │ │ │ │ - blx 0xfe1ad4e8 │ │ │ │ + blvs 0xff6c0d5c │ │ │ │ + blx 0xfedad484 │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ svcvs 0x0040e7e1 │ │ │ │ - b 0x11336bc │ │ │ │ + b 0x1133658 │ │ │ │ @ instruction: 0xf0b31000 │ │ │ │ - @ instruction: 0xf646fea9 │ │ │ │ + @ instruction: 0xf646fe7b │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ - blx 0x15ab84e │ │ │ │ + blx 0xa2b7ea │ │ │ │ svclt 0x0000e7e3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc6774 │ │ │ │ + bl 0xfebc6710 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ stclvs 3, cr0, [r2, #-596] @ 0xfffffdac │ │ │ │ - blvs 0xff6c0d98 │ │ │ │ - bne 0xfe709798 │ │ │ │ - blx 0x182d534 │ │ │ │ + blvs 0xff6c0d34 │ │ │ │ + bne 0xfe709734 │ │ │ │ + blx 0xfe42d4d0 │ │ │ │ rscvs r2, r3, ip, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ movweq pc, #4128 @ 0x1020 @ │ │ │ │ @@ -97456,23 +97431,23 @@ │ │ │ │ andeq pc, r1, r0 │ │ │ │ addsmi r4, r1, r8, lsl r4 │ │ │ │ sbceq lr, r0, r1, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ cmplt r8, fp, asr #16 │ │ │ │ @ instruction: 0xf00133ce │ │ │ │ - bl 0x6f5ec │ │ │ │ + bl 0x6f588 │ │ │ │ sbceq r0, r0, r3, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf003088a │ │ │ │ sbccc r0, lr, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0000088 │ │ │ │ - bl 0x12f614 │ │ │ │ - bl 0x70310 │ │ │ │ + bl 0x12f5b0 │ │ │ │ + bl 0x702ac │ │ │ │ smlabtcs r0, r3, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ stceq 0, cr15, [r1], {33} @ 0x21 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ stclvc 5, cr15, [lr], {12} │ │ │ │ @ instruction: 0xf003448c │ │ │ │ @@ -97482,182 +97457,181 @@ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbcs r6, {r0, r2, r3, r8, r9, fp, ip} │ │ │ │ stmdbcs r9!, {r0, r3, r5, r8, fp, sp} │ │ │ │ andeq r1, r6, r2, lsr #8 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - @ instruction: 0xf646ba75 │ │ │ │ + @ instruction: 0xf646ba47 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - ldmiblt lr, {r0, r3, r4, r5, r7, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r0!, {r0, r3, r4, r5, r7, ip, sp, lr, pc} │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - @ instruction: 0xf646ba43 │ │ │ │ + @ instruction: 0xf646ba15 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - blt 0x6ab95c │ │ │ │ + stmiblt sl!, {r0, r3, r4, r5, r7, ip, sp, lr, pc}^ │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - strlt fp, [r0, #-2541] @ 0xfffff613 │ │ │ │ + strlt fp, [r0, #-2495] @ 0xfffff641 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - @ instruction: 0x41bcf64e │ │ │ │ + tstpmi ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0x900042b7 │ │ │ │ - @ instruction: 0xf9c4f1cb │ │ │ │ - eorseq r8, r3, r0, lsr #5 │ │ │ │ + @ instruction: 0xf996f1cb │ │ │ │ + ldrshteq r8, [r3], -r0 │ │ │ │ stceq 0, cr15, [r1], {33} @ 0x21 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ stclvc 5, cr15, [lr], {12} │ │ │ │ strmi r2, [ip], #2819 @ 0xb03 │ │ │ │ tstpeq r7, r3 @ p-variant is OBSOLETE │ │ │ │ vpmax.s8 d15, d1, d2 │ │ │ │ sbceq lr, ip, #2048 @ 0x800 │ │ │ │ - blcs 0x323714 │ │ │ │ - blcs 0x1236f4 │ │ │ │ + blcs 0x3236b0 │ │ │ │ + blcs 0x123690 │ │ │ │ @ instruction: 0xf646d114 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - mrrclt 0, 11, pc, lr, cr9 @ │ │ │ │ + ldclt 0, cr15, [r0], #-740 @ 0xfffffd1c │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - @ instruction: 0xf646bc8f │ │ │ │ + @ instruction: 0xf646bc61 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - ldclt 0, cr15, [lr], #740 @ 0x2e4 │ │ │ │ + ldclt 0, cr15, [r0], {185} @ 0xb9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebc6908 │ │ │ │ + bl 0xfebc68a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vsra.s64 d20, d28, #64 │ │ │ │ - blmi 0x12fbd0 │ │ │ │ + vaddw.s8 q10, q0, d12 │ │ │ │ + blmi 0x12fb6c │ │ │ │ sbcmi pc, sl, #64, 4 │ │ │ │ @ instruction: 0xf1cb9000 │ │ │ │ - svclt 0x0000f987 │ │ │ │ - ldrhteq r8, [r3], -r4 │ │ │ │ + svclt 0x0000f959 │ │ │ │ + eorseq r8, r3, r4, lsl #4 │ │ │ │ stceq 0, cr15, [r1], {33} @ 0x21 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ stclvc 5, cr15, [lr], {12} │ │ │ │ strmi r2, [ip], #2817 @ 0xb01 │ │ │ │ tstpeq r7, r3 @ p-variant is OBSOLETE │ │ │ │ vpmax.s8 d15, d1, d2 │ │ │ │ sbceq lr, ip, #2048 @ 0x800 │ │ │ │ - blcs 0x12378c │ │ │ │ + blcs 0x123728 │ │ │ │ stmiblt r3!, {r0, r1, r2, ip, lr, pc} │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - @ instruction: 0xf646ba11 │ │ │ │ + @ instruction: 0xf646b9e3 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - blt 0x152ba50 │ │ │ │ + blt 0x9ab9ec │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - strlt fp, [r0, #-2599] @ 0xfffff5d9 │ │ │ │ + strlt fp, [r0, #-2553] @ 0xfffff607 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - @ instruction: 0x41bcf64e │ │ │ │ + tstpmi ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ ldrdls r4, [r0], -sp │ │ │ │ - @ instruction: 0xf94af1cb │ │ │ │ - eorseq r8, r3, r8, asr #5 │ │ │ │ + @ instruction: 0xf91cf1cb │ │ │ │ + eorseq r8, r3, r8, lsl r2 │ │ │ │ stceq 0, cr15, [r1], {33} @ 0x21 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ stclvc 5, cr15, [lr], {12} │ │ │ │ strmi r2, [ip], #2818 @ 0xb02 │ │ │ │ tstpeq r7, r3 @ p-variant is OBSOLETE │ │ │ │ vpmax.s8 d15, d1, d2 │ │ │ │ sbceq lr, ip, #2048 @ 0x800 │ │ │ │ - blcs 0x1637e4 │ │ │ │ + blcs 0x163780 │ │ │ │ @ instruction: 0xf646d10d │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - ldcllt 0, cr15, [r4], #740 @ 0x2e4 │ │ │ │ + stcllt 0, cr15, [r6], {185} @ 0xb9 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - strlt fp, [r0, #-3273] @ 0xfffff337 │ │ │ │ + strlt fp, [r0, #-3227] @ 0xfffff365 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - @ instruction: 0x41bcf64e │ │ │ │ + tstpmi ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ andls r4, r0, sp, ror #5 │ │ │ │ - @ instruction: 0xf916f1cb │ │ │ │ - eorseq r8, r3, r0, ror #5 │ │ │ │ + @ instruction: 0xf8e8f1cb │ │ │ │ + eorseq r8, r3, r0, lsr r2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r6, asr #1 │ │ │ │ @ instruction: 0x46054b1b │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movtls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8ddab04 │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :256], r0 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ vmin.s32 d4, d5, d8 │ │ │ │ - @ instruction: 0xf8cdefda │ │ │ │ + @ instruction: 0xf8cdefac │ │ │ │ andls r8, r2, r0 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stmiavs r4!, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf4144632 │ │ │ │ stcmi 15, cr0, [pc], {-0} │ │ │ │ ldreq pc, [r8, #-420] @ 0xfffffe5c │ │ │ │ strtmi fp, [ip], -r8, lsl #30 │ │ │ │ @ instruction: 0xf0699401 │ │ │ │ - blmi 0x32ed0c │ │ │ │ - blls 0x11c98d4 │ │ │ │ + blmi 0x32ebf0 │ │ │ │ + blls 0x11c9870 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r6, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vorn q4, , q8 │ │ │ │ - svclt 0x0000fa01 │ │ │ │ + svclt 0x0000f9d3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r8, r3, r0, lsl r3 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ + eorseq r8, r3, r0, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebc6aa4 │ │ │ │ + bl 0xfebc6a3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ stmvs ip, {r1, r3, r6, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf0b34605 │ │ │ │ - @ instruction: 0x4622f83f │ │ │ │ + @ instruction: 0x4622f813 │ │ │ │ strtmi r4, [r1], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ec4628 │ │ │ │ - strtmi pc, [r0], -r7, ror #25 │ │ │ │ + @ instruction: 0x4620fcf3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc6ad8 │ │ │ │ + bl 0xfebc6a70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #-992] @ 0xfffffc20 │ │ │ │ stcvs 6, cr4, [r3], #-8 │ │ │ │ ldcleq 0, cr15, [r0], #76 @ 0x4c │ │ │ │ - blvs 0xfe963d4c │ │ │ │ + blvs 0xfe963ce4 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ stclvs 0, cr13, [r0], #-108 @ 0xffffff94 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ stmdbcs pc, {r0, r1, r2, r4, ip, lr, pc} @ │ │ │ │ stmdbcs r0, {r1, r2, r4, r5, r6, sl, fp, ip, lr, pc} │ │ │ │ mcrne 13, 2, sp, cr11, cr8, {3} │ │ │ │ stmdale pc, {r1, r2, r3, r8, r9, fp, sp} @ │ │ │ │ @@ -97673,34 +97647,34 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbcs r0, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mcrne 13, 2, sp, cr11, cr6, {7} │ │ │ │ ldmle r3!, {r1, r2, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf850a001 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq pc, r6, sp, lsl #19 │ │ │ │ - andeq pc, r6, r1, lsl #19 │ │ │ │ - andeq pc, r6, r5, lsr #18 │ │ │ │ - andeq pc, r6, r5, lsr #18 │ │ │ │ - andeq pc, r6, r5, lsr #18 │ │ │ │ - andeq pc, r6, r5, lsr #18 │ │ │ │ - andeq pc, r6, r5, lsr #18 │ │ │ │ - andeq pc, r6, r5, lsr #18 │ │ │ │ andeq pc, r6, r5, lsr #18 │ │ │ │ - andeq pc, r6, r5, lsr #18 │ │ │ │ - andeq pc, r6, r5, lsr #18 │ │ │ │ - andeq pc, r6, sp, asr #19 │ │ │ │ - andeq pc, r6, sp, asr #19 │ │ │ │ - andeq pc, r6, r5, lsr #19 │ │ │ │ - andeq pc, r6, r5, lsr #19 │ │ │ │ + andeq pc, r6, r9, lsl r9 @ │ │ │ │ + @ instruction: 0x0006f8bd │ │ │ │ + @ instruction: 0x0006f8bd │ │ │ │ + @ instruction: 0x0006f8bd │ │ │ │ + @ instruction: 0x0006f8bd │ │ │ │ + @ instruction: 0x0006f8bd │ │ │ │ + @ instruction: 0x0006f8bd │ │ │ │ + @ instruction: 0x0006f8bd │ │ │ │ + @ instruction: 0x0006f8bd │ │ │ │ + @ instruction: 0x0006f8bd │ │ │ │ + andeq pc, r6, r5, ror #18 │ │ │ │ + andeq pc, r6, r5, ror #18 │ │ │ │ + andeq pc, r6, sp, lsr r9 @ │ │ │ │ + andeq pc, r6, sp, lsr r9 @ │ │ │ │ ldrdcc pc, [ip], #130 @ 0x82 │ │ │ │ subne pc, r0, r3, asr #7 │ │ │ │ sbcle r2, ip, r0, lsl #16 │ │ │ │ @ instruction: 0xf02a4610 │ │ │ │ - andcc pc, r1, r5, lsr #30 │ │ │ │ + andcc pc, r1, r3, lsl #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdcc pc, [ip], #130 @ 0x82 │ │ │ │ subne pc, r0, r3, asr #7 │ │ │ │ adcsle r2, sl, r0, lsl #16 │ │ │ │ @@ -97731,329 +97705,329 @@ │ │ │ │ addlt r4, r3, lr, lsl r6 │ │ │ │ movwhi lr, #10705 @ 0x29d1 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ stmdblt fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ stmdaeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r1, r2, r3, r8, fp, ip, sp, pc} │ │ │ │ stmdavs r7!, {r0, r1, r8, r9, ip, sp, pc} │ │ │ │ - @ instruction: 0xff80f0b2 │ │ │ │ + @ instruction: 0xff54f0b2 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - stc2 7, cr15, [r8], #-944 @ 0xfffffc50 │ │ │ │ - bllt 0xfe149fd0 │ │ │ │ + ldc2 7, cr15, [r4], #-944 @ 0xfffffc50 │ │ │ │ + bllt 0xfe149f68 │ │ │ │ umlalscc pc, r2, r5, r8 @ │ │ │ │ stmdavs r3!, {r0, r1, r4, r8, ip, sp, pc} │ │ │ │ andle r2, ip, sp, lsl #22 │ │ │ │ stmdbvs r3!, {r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r5, r6, r8, ip, sp, pc}^ │ │ │ │ stmdavs r1!, {r0, r1, r3, r4, r6, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0x4628463a │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ec43f0 │ │ │ │ - stmdbvs r3!, {r0, r2, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ + stmdbvs r3!, {r0, r4, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ stmdblt r6, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf8d583f0 │ │ │ │ strbmi r3, [r9], -r8, lsl #1 │ │ │ │ ldrdcs pc, [r4], r5 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf042030f │ │ │ │ andls r0, r0, #536870926 @ 0x2000000e │ │ │ │ @ instruction: 0xf7ef463a │ │ │ │ - stmdbvs r3!, {r0, r1, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r1, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ bicsle r2, r8, r0, lsl #22 │ │ │ │ strbmi lr, [r2], -r4, ror #15 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf8ccf0b7 │ │ │ │ + @ instruction: 0xf8a0f0b7 │ │ │ │ strbmi lr, [r2], -r8, asr #15 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf8c6f0b7 │ │ │ │ - blmi 0x3a99f4 │ │ │ │ + @ instruction: 0xf89af0b7 │ │ │ │ + blmi 0x3a998c │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf64658d2 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrtmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - mcrcs 14, 0, pc, cr0, cr1, {2} @ │ │ │ │ + cdpcs 14, 0, cr15, cr0, cr5, {1} │ │ │ │ @ instruction: 0xe7c8d0b1 │ │ │ │ - addeq r0, sl, ip, lsl #9 │ │ │ │ + strdeq r0, [sl], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc6cfc │ │ │ │ + bl 0xfebc6c94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r0, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r2, r2, lsr r2 │ │ │ │ ldrle r0, [r3, #-1436]! @ 0xfffffa64 │ │ │ │ - blcs 0x349b3c │ │ │ │ + blcs 0x349ad4 │ │ │ │ ldreq sp, [r2], r9 │ │ │ │ @ instruction: 0xf1a3d514 │ │ │ │ @ instruction: 0xf1a30208 │ │ │ │ stccs 4, cr0, [r1], {14} │ │ │ │ - bcs 0xdf944 │ │ │ │ + bcs 0xdf8dc │ │ │ │ movwcs sp, #43020 @ 0xa80c │ │ │ │ @ instruction: 0xf8d0600b │ │ │ │ stmiblt ip, {r4, r7, lr}^ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ rscsle r2, r2, sl, lsl #22 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl r2 │ │ │ │ - @ instruction: 0xff1ef7f3 │ │ │ │ + @ instruction: 0xff2af7f3 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl r2 │ │ │ │ @ instruction: 0xf7f39400 │ │ │ │ - @ instruction: 0xe7edfe15 │ │ │ │ - msrcc CPSR_f, #72, 4 @ 0x80000004 │ │ │ │ + strb pc, [sp, r1, lsr #28]! @ │ │ │ │ + cmnpcs r8, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x21a8f644 │ │ │ │ + mvnsne pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccs pc, ip, r4, asr #12 │ │ │ │ + andscs pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ sbcscs pc, lr, #64, 4 │ │ │ │ - @ instruction: 0xf8a0f202 │ │ │ │ + @ instruction: 0xf874f202 │ │ │ │ stmvs r9, {r0, r1, r3, r6, r8, ip, sp, pc} │ │ │ │ andle r2, r1, pc, lsl #18 │ │ │ │ - stclt 7, cr15, [sl], #-944 @ 0xfffffc50 │ │ │ │ + ldclt 7, cr15, [r6], #-944 @ 0xfffffc50 │ │ │ │ cmnpmi r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ef4610 │ │ │ │ - andcs fp, r0, r3, lsr #17 │ │ │ │ + andcs fp, r0, pc, lsr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movwhi lr, #10705 @ 0x29d1 │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ ldrmi r4, [r5], -r7, lsl #12 │ │ │ │ @ instruction: 0xf1c8b90b │ │ │ │ stmdblt sp, {fp} │ │ │ │ movtlt r6, #47395 @ 0xb923 │ │ │ │ @ instruction: 0xf0b26826 │ │ │ │ - ldrtmi pc, [r2], -r7, lsr #29 @ │ │ │ │ + @ instruction: 0x4632fe7b │ │ │ │ ldrtmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ec4638 │ │ │ │ - stmdbvs r3!, {r0, r1, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r3!, {r0, r1, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ teqle r9, r0, lsl #22 │ │ │ │ umlalscc pc, r2, r7, r8 @ │ │ │ │ - bllt 0x7de28c │ │ │ │ + bllt 0x7de224 │ │ │ │ teqlt r3, r3, lsr #18 │ │ │ │ @ instruction: 0xb3bb6963 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7ec4638 │ │ │ │ - @ instruction: 0x4628fbf1 │ │ │ │ + @ instruction: 0x4628fbfd │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blcs 0x3c9cb8 │ │ │ │ + blcs 0x3c9c50 │ │ │ │ stmdbvs r3!, {r0, r1, r2, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdblt sp, {r0, r1, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ strtmi r2, [r8], -r0, lsl #10 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - mrc2 0, 3, pc, cr4, cr2, {5} │ │ │ │ + mcr2 0, 2, pc, cr8, cr2, {5} @ │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ ldrdcs pc, [r4], r7 │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsceq pc, r2, #66 @ 0x42 │ │ │ │ andls r4, r0, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf7ef4632 │ │ │ │ - bfi pc, sp, (invalid: 23:9) @ │ │ │ │ + strb pc, [r9, r9, lsr #23] @ │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0b64630 │ │ │ │ - ldr pc, [pc, r9, ror #31]! │ │ │ │ + @ instruction: 0xe7bfffbd │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0b64630 │ │ │ │ - strb pc, [r1, r3, ror #31] @ │ │ │ │ + @ instruction: 0xe7c1ffb7 │ │ │ │ vnmls.f64 d4, d13, d11 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [lr, #-716]! @ 0xfffffd34 │ │ │ │ + stc2l 0, cr15, [r2, #-716] @ 0xfffffd34 │ │ │ │ svclt 0x0000e7a5 │ │ │ │ - addeq r0, sl, r6, asr #5 │ │ │ │ + addeq r0, sl, lr, lsr #6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf0b24607 │ │ │ │ - @ instruction: 0xf640fe2f │ │ │ │ + @ instruction: 0xf640fe03 │ │ │ │ strmi r4, [r5], -r4, lsl #5 │ │ │ │ @ instruction: 0xf0b86831 │ │ │ │ - @ instruction: 0xf0b2ff2b │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0b2feff │ │ │ │ + ldmdavs r1!, {r0, r1, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b84604 │ │ │ │ - strtmi pc, [r9], -r3, lsr #30 │ │ │ │ + @ instruction: 0x4629fef7 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf0b74200 │ │ │ │ - strtmi pc, [r9], -sp, lsr #17 │ │ │ │ + strtmi pc, [r9], -r1, lsl #17 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf0b74200 │ │ │ │ - strtmi pc, [r1], -r9, lsr #19 │ │ │ │ + @ instruction: 0x4621f97d │ │ │ │ andcs r4, r4, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf8a2f0b7 │ │ │ │ + @ instruction: 0xf876f0b7 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0b74620 │ │ │ │ - ldrtmi pc, [fp], -r5, lsl #18 @ │ │ │ │ + @ instruction: 0x463bf8d9 │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf0b72009 │ │ │ │ - svclt 0x0000bb5f │ │ │ │ - blvs 0xfe54b13c │ │ │ │ + svclt 0x0000bb33 │ │ │ │ + blvs 0xfe54b0d4 │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ push {r1, r3, r7, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebc6f48 │ │ │ │ + bl 0xfebc6ee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ addlt r3, r2, ip, asr #1 │ │ │ │ ldrbeq r4, [sp], r4, lsl #12 │ │ │ │ @ instruction: 0xf890d56d │ │ │ │ - blcs 0x7c024 │ │ │ │ + blcs 0x7bfbc │ │ │ │ movwcs sp, #4201 @ 0x1069 │ │ │ │ rsbscc pc, ip, r0, lsl #17 │ │ │ │ @ instruction: 0x07186c13 │ │ │ │ adchi pc, r8, r0 │ │ │ │ ldrvc pc, [r0, #1606] @ 0x646 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf0b2460f │ │ │ │ - @ instruction: 0xf640fddb │ │ │ │ + @ instruction: 0xf640fdaf │ │ │ │ strmi r4, [r6], -r8, lsl #5 │ │ │ │ @ instruction: 0xf0b86829 │ │ │ │ - @ instruction: 0xf0b2fed7 │ │ │ │ - stmdavs r9!, {r0, r1, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0b2feab │ │ │ │ + stmdavs r9!, {r0, r1, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b84605 │ │ │ │ - @ instruction: 0xf04ffecf │ │ │ │ + @ instruction: 0xf04ffea3 │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0b74630 │ │ │ │ - @ instruction: 0xf04ff859 │ │ │ │ + @ instruction: 0xf04ff82d │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0b74630 │ │ │ │ - @ instruction: 0x4629f955 │ │ │ │ + strtmi pc, [r9], -r9, lsr #18 │ │ │ │ andcs r4, r8, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf84ef0b7 │ │ │ │ + @ instruction: 0xf822f0b7 │ │ │ │ ldrtmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0b74628 │ │ │ │ - @ instruction: 0x4620f8b1 │ │ │ │ - blx 0x72dd7c │ │ │ │ + strtmi pc, [r0], -r5, lsl #17 │ │ │ │ + blx 0xa2dd14 │ │ │ │ cdpvs 6, 10, cr4, cr3, cr9, {1} │ │ │ │ andcs r2, r8, r0, lsl #4 │ │ │ │ - blx 0x32c0b6 │ │ │ │ + blx 0xff82c04c │ │ │ │ @ instruction: 0x5090f8d4 │ │ │ │ cmnle sp, r0, lsl #26 │ │ │ │ strvs lr, [r0, #-2519] @ 0xfffff629 │ │ │ │ strtmi r6, [lr], #-2235 @ 0xfffff745 │ │ │ │ - blcs 0x13f5f0 │ │ │ │ + blcs 0x13f588 │ │ │ │ mrccs 0, 1, sp, cr15, cr14, {0} │ │ │ │ cdpcs 12, 1, cr13, cr15, cr1, {1} │ │ │ │ ldrbeq sp, [r2, r7, lsl #26]! │ │ │ │ stcvs 5, cr13, [r3, #-116]! @ 0xffffff8c │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ svclt 0x00080f0e │ │ │ │ @ instruction: 0x4620261f │ │ │ │ - stc2l 0, cr15, [sl], #168 @ 0xa8 │ │ │ │ + stc2l 0, cr15, [r8], {42} @ 0x2a │ │ │ │ @ instruction: 0x2000b1b0 │ │ │ │ @ instruction: 0xf0b32100 │ │ │ │ - strbeq pc, [fp, r3, ror #20]! @ │ │ │ │ + @ instruction: 0x07ebfa37 │ │ │ │ strle r4, [sp, #-1664]! @ 0xfffff980 │ │ │ │ movwcs r2, #8705 @ 0x2201 │ │ │ │ @ instruction: 0xf102fa45 │ │ │ │ @ instruction: 0xf7ff4415 │ │ │ │ - strht pc, [r5], -sp @ │ │ │ │ + strht pc, [r5], -pc @ │ │ │ │ rsbeq r0, sp, r6, ror r0 │ │ │ │ cdpcs 6, 3, cr3, cr15, cr1, {0} │ │ │ │ @ instruction: 0x4620dd14 │ │ │ │ - blx 0x182de3a │ │ │ │ + blx 0x18addd2 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stclle 14, cr2, [sl], {31} │ │ │ │ @ instruction: 0xf02a4620 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r0, r6, ror #1 │ │ │ │ @ instruction: 0xf0b32100 │ │ │ │ - @ instruction: 0x4680fa33 │ │ │ │ + strmi pc, [r0], r7, lsl #20 │ │ │ │ adcsmi r1, r7, #28416 @ 0x6f00 │ │ │ │ strtmi sp, [pc], -sl, lsl #24 │ │ │ │ movwcs r1, #12393 @ 0x3069 │ │ │ │ strbmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff3703 │ │ │ │ - strcc pc, [r2, #-3211] @ 0xfffff375 │ │ │ │ + strcc pc, [r2, #-3213] @ 0xfffff373 │ │ │ │ ldclle 2, cr4, [r4, #732]! @ 0x2dc │ │ │ │ strhtle r4, [sl], -r5 │ │ │ │ adcmi r3, lr, #1048576 @ 0x100000 │ │ │ │ stcvs 1, cr13, [r3, #-188]! @ 0xffffff44 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ andle r6, fp, r0, ror pc │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ andle r6, r7, r0, ror pc │ │ │ │ @ instruction: 0xf0b32000 │ │ │ │ - andcs pc, r4, #4079616 @ 0x3e4000 │ │ │ │ + andcs pc, r4, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0x41a4f640 │ │ │ │ - @ instruction: 0xf9c0f7ec │ │ │ │ + @ instruction: 0xf9ccf7ec │ │ │ │ @ instruction: 0xf7ee4620 │ │ │ │ - andcs pc, r1, r7, asr #30 │ │ │ │ + andcs pc, r1, r3, asr pc @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl r2 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - mrrc2 7, 15, pc, r8, cr3 @ │ │ │ │ + stc2l 7, cr15, [r4], #-972 @ 0xfffffc34 │ │ │ │ rsbne lr, r9, r6, lsr #15 │ │ │ │ movwcs r4, #9792 @ 0x2640 │ │ │ │ ldrtmi r2, [sp], -r0, lsl #4 │ │ │ │ - mrrc2 7, 15, pc, r4, cr15 @ │ │ │ │ + mrrc2 7, 15, pc, r6, cr15 @ │ │ │ │ @ instruction: 0xf644e7cc │ │ │ │ - vaddw.s8 q9, q8, d24 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q9, q8, #64 │ │ │ │ - blmi 0xeffc8 │ │ │ │ + vmla.i d18, d0, d0[0] │ │ │ │ + blmi 0xeff60 │ │ │ │ vqsub.s8 d2, d17, d25 │ │ │ │ - svclt 0x0000fedf │ │ │ │ - eorseq r8, r3, r4, lsr r3 │ │ │ │ + svclt 0x0000feb3 │ │ │ │ + eorseq r8, r3, r4, lsl #5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ @@ -98071,140 +98045,140 @@ │ │ │ │ rscseq r0, sl, r8, asr r0 │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ eorseq r0, r1, r3, asr r0 │ │ │ │ adcseq r0, r8, pc │ │ │ │ - ldc2 0, cr15, [r4, #696] @ 0x2b8 │ │ │ │ + stc2l 0, cr15, [r8, #-696]! @ 0xfffffd48 │ │ │ │ @ instruction: 0xf0ae4604 │ │ │ │ - pkhbtmi pc, r0, r1, lsl #27 @ │ │ │ │ + strmi pc, [r0], r5, ror #26 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x4639fe93 │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0x464047b0 │ │ │ │ - ldc2l 0, cr15, [lr, #-728]! @ 0xfffffd28 │ │ │ │ + ldc2l 0, cr15, [r2, #-728] @ 0xfffffd28 │ │ │ │ @ instruction: 0xf0b64620 │ │ │ │ - tstpcs r1, r5, ror sp @ p-variant is OBSOLETE │ │ │ │ + tstpcs r1, r9, asr #26 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0274628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r1, r0, asr #32 │ │ │ │ @ instruction: 0xf1b860e8 │ │ │ │ sbcle r0, r1, r0, lsl #30 │ │ │ │ @ instruction: 0xf0b64640 │ │ │ │ - ldr pc, [sp, r7, ror #26]! │ │ │ │ + @ instruction: 0xe7bdfd3b │ │ │ │ ldrtmi r2, [r9], -r1, lsl #4 │ │ │ │ ldrmi r4, [r0, r8, lsr #12]! │ │ │ │ @ instruction: 0xf0b24606 │ │ │ │ - @ instruction: 0xf646fcb1 │ │ │ │ + @ instruction: 0xf646fc85 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ adcmi pc, r4, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b86819 │ │ │ │ - movwcs pc, #3497 @ 0xda9 @ │ │ │ │ + movwcs pc, #3453 @ 0xd7d @ │ │ │ │ @ instruction: 0x46322110 │ │ │ │ tstls r0, r0, lsr #12 │ │ │ │ - @ instruction: 0xf0b84621 │ │ │ │ - andcs pc, r4, #589824 @ 0x90000 │ │ │ │ + @ instruction: 0xf0b74621 │ │ │ │ + andcs pc, r4, #884 @ 0x374 │ │ │ │ @ instruction: 0xf6404620 │ │ │ │ @ instruction: 0xf7ec41a4 │ │ │ │ - movwcs pc, #55583 @ 0xd91f @ │ │ │ │ + movwcs pc, #55595 @ 0xd92b @ │ │ │ │ ldr r6, [fp, fp, ror #1] │ │ │ │ ldrtmi r2, [r9], -r0, lsl #4 │ │ │ │ ldrmi r4, [r0, r8, lsr #12]! │ │ │ │ andcs lr, r1, #39321600 @ 0x2580000 │ │ │ │ ldrtmi r4, [r9], -r8, lsr #12 │ │ │ │ stcvs 7, cr4, [fp, #-704]! @ 0xfffffd40 │ │ │ │ - blvs 0xfe701834 │ │ │ │ + blvs 0xfe7017cc │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 1, sp, fp, cr3 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf0b2d00f │ │ │ │ - @ instruction: 0xf04ffc81 │ │ │ │ + @ instruction: 0xf04ffc55 │ │ │ │ strtmi r6, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0b64604 │ │ │ │ - tstpcs r0, #13, 30 @ p-variant is OBSOLETE @ 0x34 │ │ │ │ + tstpcs r0, #3600 @ p-variant is OBSOLETE @ 0xe10 │ │ │ │ msrvs SPSR_fsx, pc, asr #8 │ │ │ │ andcs r4, r2, sl, lsl r6 │ │ │ │ @ instruction: 0xf0c79400 │ │ │ │ - strtmi pc, [r9], -r7, asr #25 │ │ │ │ + @ instruction: 0x4629fc9b │ │ │ │ rsbsmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf0b64628 │ │ │ │ - @ instruction: 0xf0b2feff │ │ │ │ - @ instruction: 0xf646fc6b │ │ │ │ + @ instruction: 0xf0b2fed3 │ │ │ │ + @ instruction: 0xf646fc3f │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ rscsvs pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b86819 │ │ │ │ - strtmi pc, [r1], -r3, ror #26 │ │ │ │ + @ instruction: 0x4621fd37 │ │ │ │ @ instruction: 0xf06f4620 │ │ │ │ @ instruction: 0xf0b64270 │ │ │ │ - strtmi pc, [sl], -sp, ror #29 │ │ │ │ + strtmi pc, [sl], -r1, asr #29 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff50f0b6 │ │ │ │ + @ instruction: 0xff24f0b6 │ │ │ │ strtmi r2, [r0], -r4, lsl #4 │ │ │ │ mvnsvs pc, r0, asr #12 │ │ │ │ - @ instruction: 0xf8d6f7ec │ │ │ │ + @ instruction: 0xf8e2f7ec │ │ │ │ @ instruction: 0x4639e754 │ │ │ │ strtmi r2, [r8], -r1, lsl #4 │ │ │ │ - bmi 0xd41f60 │ │ │ │ + bmi 0xd41ef8 │ │ │ │ svcne 0x0070ee1d │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmpl fp, {r2, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0x21bcf24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strtmi r9, [r3], #-0 │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - strtmi pc, [r8], -r1, ror #22 │ │ │ │ - blx 0x142e0cc │ │ │ │ + @ instruction: 0x4628fb35 │ │ │ │ + blx 0x14ae064 │ │ │ │ @ instruction: 0xf04fe736 │ │ │ │ ldrtmi r0, [r9], -r0, lsl #16 │ │ │ │ strtmi r2, [r8], -r1, lsl #4 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ @ instruction: 0x460447b0 │ │ │ │ - stc2 0, cr15, [r4], #-712 @ 0xfffffd38 │ │ │ │ + blx 0xffeac34e │ │ │ │ andscs r4, pc, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf0b74681 │ │ │ │ - @ instruction: 0xf0b2f895 │ │ │ │ - ldmdavs r9!, {r0, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0b2f869 │ │ │ │ + ldmdavs r9!, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6404606 │ │ │ │ @ instruction: 0xf0b84208 │ │ │ │ - @ instruction: 0x464afd19 │ │ │ │ + strbmi pc, [sl], -sp, ror #25 @ │ │ │ │ ldrtmi r2, [r1], -r1, lsl #6 │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf0b72303 │ │ │ │ - shsub16mi pc, r0, r9 @ │ │ │ │ + ldrtmi pc, [r0], -sp, asr #30 @ │ │ │ │ @ instruction: 0xf6402204 │ │ │ │ @ instruction: 0xf7ec4108 │ │ │ │ - strtmi pc, [r1], -pc, lsl #17 │ │ │ │ + @ instruction: 0x4621f89b │ │ │ │ @ instruction: 0xf06f4620 │ │ │ │ @ instruction: 0xf0b64270 │ │ │ │ - bmi 0x4afb84 │ │ │ │ + bmi 0x4afa6c │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-2105 @ 0xfffff7c7 │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ ldrmi r2, [ip], #-512 @ 0xfffffe00 │ │ │ │ vshl.s8 d20, d11, d12 │ │ │ │ vsra.s64 d18, d28, #64 │ │ │ │ strls r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andcs pc, sp, sp, lsl fp @ │ │ │ │ + strdcs pc, [sp], -r1 │ │ │ │ andcs lr, r0, lr, lsr #14 │ │ │ │ - @ instruction: 0x21a8f644 │ │ │ │ + mvnsne pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ ldrdls r7, [r0], -r2 │ │ │ │ - stc2l 1, cr15, [r4], #-808 @ 0xfffffcd8 │ │ │ │ - addeq pc, r9, ip, lsr #29 │ │ │ │ - addeq pc, r9, r2, lsr #28 │ │ │ │ - eorseq r8, r3, r4, asr #6 │ │ │ │ + ldc2 1, cr15, [r8], #-808 @ 0xfffffcd8 │ │ │ │ + addeq pc, r9, r4, lsl pc @ │ │ │ │ + addeq pc, r9, sl, lsl #29 │ │ │ │ + mlaseq r3, r4, r2, r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -r5, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ @ instruction: 0xf7ff460f │ │ │ │ @@ -98221,213 +98195,213 @@ │ │ │ │ subseq r0, ip, ip, asr r0 │ │ │ │ subseq r0, ip, ip, asr r0 │ │ │ │ subseq r0, ip, ip, asr r0 │ │ │ │ rscseq r0, pc, r2, lsl r1 @ │ │ │ │ ldrdeq r0, [r7], #-3 @ │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ @ instruction: 0xd148429f │ │ │ │ - blx 0xfebac4a6 │ │ │ │ + blx 0xfe0ac43e │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf6404607 │ │ │ │ ldmdavs r9, {r3, r4, r5, r6, r7, r9, sp, lr} │ │ │ │ - stc2 0, cr15, [r4], #736 @ 0x2e0 │ │ │ │ + ldc2l 0, cr15, [r8], #-736 @ 0xfffffd20 │ │ │ │ rsbsmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - mcr2 0, 1, pc, cr14, cr6, {5} @ │ │ │ │ + mcr2 0, 0, pc, cr2, cr6, {5} @ │ │ │ │ ldrtmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ andcs r4, r1, r8, lsr #15 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blvs 0xfe70b6ac │ │ │ │ + blvs 0xfe70b644 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 13, sp, fp, cr8 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf0b2d0d4 │ │ │ │ - blmi 0xfeaef038 │ │ │ │ + blmi 0xfeaeef20 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - blx 0xfe0ac528 │ │ │ │ + blx 0x15ac4c0 │ │ │ │ rsbsmi pc, r8, #79 @ 0x4f │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - ldc2l 0, cr15, [r8, #728]! @ 0x2d8 │ │ │ │ + stc2l 0, cr15, [ip, #728] @ 0x2d8 │ │ │ │ andcs lr, r0, r8, asr #15 │ │ │ │ - @ instruction: 0x21a8f644 │ │ │ │ + mvnsne pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ mulls r0, r9, fp │ │ │ │ eorscs pc, r1, #64, 4 │ │ │ │ - blx 0xff72c9aa │ │ │ │ - blx 0x16ac54e │ │ │ │ + blx 0xfec2c942 │ │ │ │ + blx 0xbac4e6 │ │ │ │ @ instruction: 0xf0b24607 │ │ │ │ - blmi 0xfe5eefe0 │ │ │ │ + blmi 0xfe5eeec8 │ │ │ │ svclt 0x0070ee1d │ │ │ │ ldmvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r9, [r2], r2, lsl #14 │ │ │ │ andcc pc, r3, fp, asr r8 @ │ │ │ │ ldmibne sl, {r3, fp, sp, lr}^ │ │ │ │ ldrdvc pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0b3443b │ │ │ │ - svcls 0x0002fa51 │ │ │ │ + svcls 0x0002fa25 │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - stc2l 0, cr15, [r8, #728] @ 0x2d8 │ │ │ │ - blx 0xdac596 │ │ │ │ + ldc2 0, cr15, [ip, #728] @ 0x2d8 │ │ │ │ + blx 0x2ac52e │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf6404681 │ │ │ │ @ instruction: 0xf0b84208 │ │ │ │ - andcs pc, r8, #12032 @ 0x2f00 │ │ │ │ + andcs pc, r8, #768 @ 0x300 │ │ │ │ ldrbmi r4, [r0], -r9, asr #12 │ │ │ │ - ldc2 0, cr15, [sl, #728]! @ 0x2d8 │ │ │ │ + stc2 0, cr15, [lr, #728] @ 0x2d8 │ │ │ │ @ instruction: 0x4651221c │ │ │ │ @ instruction: 0xf0b64650 │ │ │ │ - uasxmi pc, r2, fp @ │ │ │ │ + ldrbmi pc, [r2], -pc, lsl #30 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - mrc2 0, 0, pc, cr8, cr6, {5} │ │ │ │ + stc2l 0, cr15, [ip, #728]! @ 0x2d8 │ │ │ │ ldrtmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf06f47a8 │ │ │ │ strbmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0b64648 │ │ │ │ - andcs pc, r4, #10560 @ 0x2940 │ │ │ │ + andcs pc, r4, #7744 @ 0x1e40 │ │ │ │ tstpmi r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7eb4648 │ │ │ │ - @ instruction: 0xf0b2ff93 │ │ │ │ - @ instruction: 0xf8d8fb0b │ │ │ │ + @ instruction: 0xf0b2ff9f │ │ │ │ + @ instruction: 0xf8d8fadf │ │ │ │ @ instruction: 0xf6401000 │ │ │ │ strmi r4, [r5], -ip, lsl #5 │ │ │ │ - stc2 0, cr15, [r6], {184} @ 0xb8 │ │ │ │ + blx 0xff72c5a6 │ │ │ │ vpmax.s8 q10, q6, │ │ │ │ vsra.s64 d18, d28, #64 │ │ │ │ ldrbtmi r0, [sl], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf8d86812 │ │ │ │ @ instruction: 0xf85b0000 │ │ │ │ andcs r3, r0, #2 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0x82c61c │ │ │ │ + @ instruction: 0xf9f2f0b3 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ - ldrb pc, [r6, -fp, lsl #18] @ │ │ │ │ + ldrb pc, [r6, -sp, lsl #18] @ │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ - blx 0xfe9ac61e │ │ │ │ + blx 0x1eac5b6 │ │ │ │ @ instruction: 0xf7ff4681 │ │ │ │ @ instruction: 0xf0b2fca7 │ │ │ │ - ldmdavs r9!, {r0, r1, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6404680 │ │ │ │ @ instruction: 0xf0b8428c │ │ │ │ - @ instruction: 0x4642fbdf │ │ │ │ + @ instruction: 0x4642fbb3 │ │ │ │ movwcs r4, #5681 @ 0x1631 │ │ │ │ strmi r4, [r8, r0, lsr #12]! │ │ │ │ - blx 0xfe52c642 │ │ │ │ + blx 0x1a2c5da │ │ │ │ @ instruction: 0xf0b64680 │ │ │ │ - strbmi pc, [r8], -r7, lsl #23 @ │ │ │ │ - blx 0x202c66e │ │ │ │ + @ instruction: 0x4648fb5b │ │ │ │ + blx 0x152c606 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - cdp2 0, 9, cr15, cr4, cr6, {1} │ │ │ │ + cdp2 0, 7, cr15, cr2, cr6, {1} │ │ │ │ teqle r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf1b860e0 │ │ │ │ sbcsle r0, r3, r0, lsl #30 │ │ │ │ @ instruction: 0xf0b64640 │ │ │ │ - @ instruction: 0xe7cffb71 │ │ │ │ - blx 0xff0ac67c │ │ │ │ + strb pc, [pc, r5, asr #22] @ │ │ │ │ + blx 0xfe5ac614 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf6404607 │ │ │ │ ldmdavs r9, {r2, r5, r7, r9, lr} │ │ │ │ - blx 0xfeeac6aa │ │ │ │ + blx 0xfe3ac642 │ │ │ │ andcs r2, r0, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - mrc2 0, 4, pc, cr0, cr7, {5} │ │ │ │ + mcr2 0, 3, pc, cr4, cr7, {5} @ │ │ │ │ movwcs lr, #1810 @ 0x712 │ │ │ │ @ instruction: 0x461a4631 │ │ │ │ strmi r4, [r8, r0, lsr #12]! │ │ │ │ @ instruction: 0xf0b2e711 │ │ │ │ - blmi 0x10aee84 │ │ │ │ + blmi 0x10aed6c │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - @ instruction: 0xf9a6f0b3 │ │ │ │ + @ instruction: 0xf97af0b3 │ │ │ │ @ instruction: 0xf0b2e6f4 │ │ │ │ - strmi pc, [r3], pc, lsl #21 │ │ │ │ - blx 0xfe3ac6e4 │ │ │ │ + strmi pc, [r3], r3, ror #20 │ │ │ │ + blx 0x18ac67c │ │ │ │ @ instruction: 0xf0b24682 │ │ │ │ - blmi 0xd2ee48 │ │ │ │ + blmi 0xd2ed30 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r9, [r1], r2, lsl #4 │ │ │ │ ldmdavs fp!, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - strbmi pc, [r9], -fp, lsl #19 @ │ │ │ │ + @ instruction: 0x4649f95f │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0xf0b64658 │ │ │ │ - @ instruction: 0xf0b2fd03 │ │ │ │ - ldmdavs r9!, {r0, r1, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0b2fcd7 │ │ │ │ + ldmdavs r9!, {r0, r1, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ andmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b89003 │ │ │ │ - stmdbls r3, {r0, r1, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r8, #80, 12 @ 0x5000000 │ │ │ │ - ldc2l 0, cr15, [r6], #728 @ 0x2d8 │ │ │ │ + stc2l 0, cr15, [sl], {182} @ 0xb6 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf0b6221c │ │ │ │ - @ instruction: 0x4652fe77 │ │ │ │ + ldrbmi pc, [r2], -fp, asr #28 @ │ │ │ │ @ instruction: 0x46584659 │ │ │ │ - ldc2l 0, cr15, [r4, #-728] @ 0xfffffd28 │ │ │ │ + stc2 0, cr15, [r8, #-728]! @ 0xfffffd28 │ │ │ │ ldrbmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf0b247a8 │ │ │ │ - ldmdavs r9!, {r0, r1, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ addmi pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b84605 │ │ │ │ - andcs pc, r0, pc, asr #22 │ │ │ │ - @ instruction: 0xff04f0b2 │ │ │ │ + andcs pc, r0, r3, lsr #22 │ │ │ │ + mrc2 0, 6, pc, cr8, cr2, {5} │ │ │ │ @ instruction: 0x46034652 │ │ │ │ andcs r4, r8, r9, asr #12 │ │ │ │ @ instruction: 0xf8cd9500 │ │ │ │ @ instruction: 0xf0b79004 │ │ │ │ - bmi 0x470328 │ │ │ │ + bmi 0x470210 │ │ │ │ ldrbtmi r9, [sl], #-2818 @ 0xfffff4fe │ │ │ │ ldmdavs r9!, {r1, r4, fp, sp, lr} │ │ │ │ - bl 0x14672c │ │ │ │ + bl 0x1466c4 │ │ │ │ strmi r0, [fp], #-521 @ 0xfffffdf7 │ │ │ │ @ instruction: 0x21bcf24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - @ instruction: 0xe764f95b │ │ │ │ - addeq pc, r9, r8, lsl sp @ │ │ │ │ - eorseq r8, r3, ip, asr r3 │ │ │ │ - addeq pc, r9, r0, asr #25 │ │ │ │ - addeq pc, r9, r2, lsr #24 │ │ │ │ - addeq pc, r9, r4, ror #22 │ │ │ │ - addeq pc, r9, r8, lsr #22 │ │ │ │ - addeq pc, r9, r2, lsr #21 │ │ │ │ + strb pc, [r4, -pc, lsr #18]! @ │ │ │ │ + addeq pc, r9, r0, lsl #27 │ │ │ │ + eorseq r8, r3, ip, lsr #5 │ │ │ │ + addeq pc, r9, r8, lsr #26 │ │ │ │ + addeq pc, r9, sl, lsl #25 │ │ │ │ + addeq pc, r9, ip, asr #23 │ │ │ │ + umulleq pc, r9, r0, fp @ │ │ │ │ + addeq pc, r9, sl, lsl #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf001b08d │ │ │ │ strmi r6, [ip], -r0, asr #4 │ │ │ │ movwcs r4, #2465 @ 0x9a1 │ │ │ │ @@ -98437,15 +98411,15 @@ │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ ldmdavs sl, {r0, r3, r4, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - addshi pc, r0, #64 @ 0x40 │ │ │ │ + addshi pc, r4, #64 @ 0x40 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ cmnpvc pc, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ mvncc pc, #-268435444 @ 0xf000000c │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -98477,14088 +98451,14090 @@ │ │ │ │ addsmi r4, lr, #38 @ 0x26 │ │ │ │ rschi pc, ip, r0 │ │ │ │ ldrbpl pc, [ip, pc, asr #8]! @ │ │ │ │ ldrcc pc, [r0, -r0, asr #5]! │ │ │ │ vst4.8 {d20-d23}, [pc :128], r7 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, pc, #48, 6 @ 0xc0000000 │ │ │ │ - orrshi pc, ip, r0 │ │ │ │ + movhi pc, r0 │ │ │ │ cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf000429e │ │ │ │ - vst4. {d24,d26,d28,d30}, [pc], r4 │ │ │ │ + vst4. {d24,d26,d28,d30}, [pc], r8 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, pc, #32, 6 @ 0x80000000 │ │ │ │ - msrhi SPSR_c, r0 │ │ │ │ + msrhi SPSR_sc, r0 │ │ │ │ strbtmi pc, [r3], -r4 @ │ │ │ │ svcmi 0x0062f1b6 │ │ │ │ - orrshi pc, pc, r0 │ │ │ │ + @ instruction: 0x81a3f000 │ │ │ │ msrmi SPSR_x, #4 │ │ │ │ svcmi 0x0060f1b3 │ │ │ │ - bichi pc, r6, r0 │ │ │ │ + bichi pc, sl, r0 │ │ │ │ svcmi 0x0063f1b6 │ │ │ │ @ instruction: 0xf8d5d189 │ │ │ │ andcs r3, sl, #204 @ 0xcc │ │ │ │ ldreq r9, [fp], r4, lsl #4 │ │ │ │ stmdbge r4, {r0, r1, r7, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ ldrb pc, [pc, -r5, ror #20]! @ │ │ │ │ ldrdcs pc, [r8], #128 @ 0x80 │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ movwmi pc, #704 @ 0x2c0 @ │ │ │ │ andpl pc, r0, r4, asr #7 │ │ │ │ - strmi pc, [r3], -r4, asr #7 │ │ │ │ bicne pc, r0, r4, asr #7 │ │ │ │ + strmi pc, [r3], -r4, asr #7 │ │ │ │ orrsmi r9, r3, #4 │ │ │ │ ldrdeq pc, [ip], #133 @ 0x85 │ │ │ │ smlabtvs r5, sp, r9, lr │ │ │ │ stmdbcs r0, {r3, r7, r8, ip, lr, pc} │ │ │ │ mvnhi pc, r0 │ │ │ │ strble r0, [r9, #-1666] @ 0xfffff97e │ │ │ │ umlalscc pc, r1, r5, r8 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - stcvs 1, cr8, [fp, #-936]! @ 0xfffffc58 │ │ │ │ + stcvs 1, cr8, [fp, #-952]! @ 0xfffffc48 │ │ │ │ @ instruction: 0xf8852201 │ │ │ │ ldcvs 0, cr2, [fp], {124} @ 0x7c │ │ │ │ svcvs 0x007ff413 │ │ │ │ - mvnhi pc, r0 │ │ │ │ - @ instruction: 0xf95cf0b2 │ │ │ │ + mvnshi pc, r0 │ │ │ │ + @ instruction: 0xf930f0b2 │ │ │ │ @ instruction: 0x46014632 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ - cdp2 7, 0, cr15, cr4, cr11, {7} │ │ │ │ + cdp2 7, 1, cr15, cr0, cr11, {7} │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ vsra.s64 d23, d0, #64 │ │ │ │ ldrbtmi r2, [fp], #-405 @ 0xfffffe6b │ │ │ │ stmdavs r9, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmdane r3, {r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ - bls 0x1816f4 │ │ │ │ + bls 0x18168c │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - vrhadd.s8 q12, q14, q6 │ │ │ │ + vand q12, q14, q0 │ │ │ │ vsra.s64 q11, q6, #64 │ │ │ │ strls r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf868f0b3 │ │ │ │ + @ instruction: 0xf83cf0b3 │ │ │ │ @ instruction: 0xf7ee4628 │ │ │ │ - movwcs pc, #19273 @ 0x4b49 @ │ │ │ │ - rsc r6, r1, fp, ror #1 │ │ │ │ + movwcs pc, #19285 @ 0x4b55 @ │ │ │ │ + rsc r6, r5, fp, ror #1 │ │ │ │ vmull.u8 q8, d20, d19 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ - stmdbge r4, {r4, r8, r9} │ │ │ │ - tstmi r3, #40, 12 @ 0x2800000 │ │ │ │ - subeq pc, r6, #196, 6 @ 0x10000003 │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ - movwls r2, #25347 @ 0x6303 │ │ │ │ - blx 0x9ae6e6 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + @ instruction: 0xf0030146 │ │ │ │ + tstls r4, r0, lsl r3 │ │ │ │ + stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ + andcs r4, r3, #1275068416 @ 0x4c000000 │ │ │ │ + andls r9, r6, #335544320 @ 0x14000000 │ │ │ │ + blx 0x9ae67e │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - sbc sl, sp, r7, asr #30 │ │ │ │ + sbcs sl, r1, r7, asr #30 │ │ │ │ movwvc pc, #5696 @ 0x1640 @ │ │ │ │ @ instruction: 0x33bff2cf │ │ │ │ eorsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addseq pc, pc, #-536870900 @ 0xe000000c │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ vst4. {d29-d32}, [pc :128], r0 │ │ │ │ vrsra.s8 q11, q8, #1 │ │ │ │ vst2.32 {d19-d22}, [pc :256] │ │ │ │ vsubl.s8 q11, d14, d16 │ │ │ │ mlami r3, pc, r2, r0 @ │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - beq 0xff95c43c │ │ │ │ + beq 0xff95c3d4 │ │ │ │ addpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - rsclt r4, r2, #1275068416 @ 0x4c000000 │ │ │ │ - movwcs lr, #18893 @ 0x49cd │ │ │ │ - movwls r2, #25346 @ 0x6302 │ │ │ │ - blx 0xfff2e738 │ │ │ │ + @ instruction: 0xf003b2e1 │ │ │ │ + tstls r4, lr, lsl r3 │ │ │ │ + stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ + andcs r4, r2, #1275068416 @ 0x4c000000 │ │ │ │ + andls r9, r6, #335544320 @ 0x14000000 │ │ │ │ + blx 0xfff2e6d0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - adc sl, r3, r9, lsr #30 │ │ │ │ + adc sl, r7, r9, lsr #30 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ tstpeq pc, r8 @ p-variant is OBSOLETE │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - movwls r2, #27407 @ 0x6b0f │ │ │ │ - andls r9, r4, #1073741825 @ 0x40000001 │ │ │ │ - addshi pc, r8, r0 │ │ │ │ + tstls r5, pc, lsl #22 │ │ │ │ + andls r9, r4, #402653184 @ 0x18000000 │ │ │ │ + addshi pc, ip, r0 │ │ │ │ strtmi sl, [r8], -r4, lsl #22 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ - @ instruction: 0xf64f8140 │ │ │ │ - vrshr.s64 d16, d9, #64 │ │ │ │ + @ instruction: 0xf64f8144 │ │ │ │ + vmvn.i32 d16, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7ff0206 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - addhi pc, r8, r0, asr #32 │ │ │ │ + addhi pc, ip, r0, asr #32 │ │ │ │ ldrbtpl pc, [ip], pc, asr #8 @ │ │ │ │ ldrcc pc, [r0], -r0, asr #5 │ │ │ │ ldrbpl pc, [ip, pc, asr #8]! @ │ │ │ │ ldrcc pc, [r0, -r0, asr #5]! │ │ │ │ eormi r4, r7, r6, lsr #32 │ │ │ │ svclt 0x0000e724 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq pc, r9, r2, asr #17 │ │ │ │ + addeq pc, r9, sl, lsr #18 │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq pc, {r3, ip, sp, lr, pc} @ │ │ │ │ ldrdcc pc, [ip], #133 @ 0x85 │ │ │ │ - beq 0x46ce4c │ │ │ │ - blx 0xfeef3b34 │ │ │ │ + beq 0x46cde4 │ │ │ │ + blx 0xfeef3acc │ │ │ │ @ instruction: 0xf004fa8a │ │ │ │ - b 0x1c32db4 │ │ │ │ + b 0x1c32d4c │ │ │ │ vorr.i32 , #49920 @ 0x0000c300 │ │ │ │ @ instruction: 0xf0013242 │ │ │ │ @ instruction: 0xf0030108 │ │ │ │ - b 0x14313cc │ │ │ │ + b 0x1431364 │ │ │ │ tstmi r1, #368640 @ 0x5a000 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ andls r5, r9, #192, 22 @ 0x30000 │ │ │ │ movweq lr, #14938 @ 0x3a5a │ │ │ │ subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ andsls pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd9105 │ │ │ │ andls fp, r8, #28 │ │ │ │ - sbcshi pc, pc, r0 │ │ │ │ + rschi pc, r3, r0 │ │ │ │ ldrbpl pc, [ip, pc, asr #8]! @ │ │ │ │ ldrcc pc, [r0, -r0, asr #5]! │ │ │ │ vst4.8 {d20-d23}, [pc :128], r7 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, pc, #48, 6 @ 0xc0000000 │ │ │ │ mcrge 4, 7, pc, cr15, cr15, {3} @ │ │ │ │ ldrbtvs pc, [r8], -pc, asr #8 @ │ │ │ │ ldrne pc, [r0], -r0, asr #5 │ │ │ │ ldrdcc pc, [ip], #133 @ 0x85 │ │ │ │ - blvc 0xfe52be98 │ │ │ │ - smlabthi r4, sp, r9, lr │ │ │ │ + blvc 0xfe5abe30 │ │ │ │ + stmdbne r5, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ cmpne r3, #454656 @ 0x6f000 │ │ │ │ - blls 0x22af5c │ │ │ │ + andshi pc, r0, sp, asr #17 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - blvc 0x2abe64 │ │ │ │ + andslt pc, ip, sp, asr #17 │ │ │ │ movweq lr, #14938 @ 0x3a5a │ │ │ │ - sbchi pc, fp, r0 │ │ │ │ + blvc 0x2abe04 │ │ │ │ + sbchi pc, sp, r0 │ │ │ │ cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf47f429e │ │ │ │ - @ instruction: 0xf44faed9 │ │ │ │ + @ instruction: 0xf44faed7 │ │ │ │ vbic.i32 q11, #134217728 @ 0x08000000 │ │ │ │ @ instruction: 0xf8d50730 │ │ │ │ andcs r3, r1, #204 @ 0xcc │ │ │ │ - andshi pc, r0, sp, asr #17 │ │ │ │ + andsls pc, r8, sp, asr #17 │ │ │ │ vsubl.u8 , d4, d9 │ │ │ │ - b 0x1c45160 │ │ │ │ - stmib sp, {r0, r1, r4, r6, r8, r9, ip}^ │ │ │ │ - @ instruction: 0xf0039b06 │ │ │ │ - tstls r5, r1, lsl #6 │ │ │ │ - movweq lr, #14938 @ 0x3a5a │ │ │ │ + b 0x1c450fc │ │ │ │ + @ instruction: 0xf8cd1353 │ │ │ │ + @ instruction: 0xf0038010 │ │ │ │ + @ instruction: 0xf8cd0301 │ │ │ │ + b 0x171c87c │ │ │ │ + tstls r5, r3, lsl #6 │ │ │ │ @ instruction: 0xf47f9208 │ │ │ │ - @ instruction: 0xf64faeba │ │ │ │ - vsubl.s8 q9, d0, d1 │ │ │ │ - blge 0x171098 │ │ │ │ + @ instruction: 0xf64faeb6 │ │ │ │ + vrshr.s64 d17, d9, #64 │ │ │ │ + blge 0x171038 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 5, pc, cr15, cr15, {1} @ │ │ │ │ - strb r2, [sp], -r1 │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 5, pc, cr11, cr15, {1} @ │ │ │ │ + strb r2, [r9], -r1 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ - stmdbcs r1, {r0, r4, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ - mcrge 4, 5, pc, cr14, cr15, {3} @ │ │ │ │ + stmdbcs r1, {r0, r2, r3, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ + mcrge 4, 5, pc, cr10, cr15, {3} @ │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ - addscc pc, r1, #82837504 @ 0x4f00000 │ │ │ │ + eorcc pc, r9, #82837504 @ 0x4f00000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7ff9105 │ │ │ │ - stmdacs r0, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 5, pc, cr0, cr15, {1} @ │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr12, cr15, {1} │ │ │ │ stcleq 7, cr14, [r1], #928 @ 0x3a0 │ │ │ │ movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf8d54319 │ │ │ │ - stmib sp, {r2, r3, r6, r7, ip, sp}^ │ │ │ │ - strcs r2, [r1], -r4, lsl #2 │ │ │ │ - stmib sp, {r8, r9, sl, sp}^ │ │ │ │ - b 0x1c4a4fc │ │ │ │ - @ instruction: 0xf0031353 │ │ │ │ - bcs 0x4314e8 │ │ │ │ + @ instruction: 0xf0044319 │ │ │ │ + @ instruction: 0x2601037f │ │ │ │ + addseq r2, fp, r0, lsl #14 │ │ │ │ + @ instruction: 0xf8d59306 │ │ │ │ + andls r3, r4, #204 @ 0xcc │ │ │ │ + b 0x1c54c94 │ │ │ │ + stmib sp, {r0, r1, r4, r6, r8, r9, ip}^ │ │ │ │ + @ instruction: 0xf0036708 │ │ │ │ + bcs 0x431490 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ - @ instruction: 0xf0040301 │ │ │ │ - addseq r0, r2, pc, ror r2 │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ + vsubw.u8 q8, q2, d1 │ │ │ │ andls r5, r7, #192, 4 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf64fae7d │ │ │ │ - vsubl.s8 q9, d0, d1 │ │ │ │ - blge 0x171120 │ │ │ │ + @ instruction: 0xf64fae79 │ │ │ │ + vrshr.s64 d17, d9, #64 │ │ │ │ + blge 0x1710c0 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xe671d1bc │ │ │ │ + stmdacs r0, {r0, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xe66dd1bc │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq pc, {r3, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf1a80ce1 │ │ │ │ @ instruction: 0xf0040a0f │ │ │ │ - blx 0xfeef2f24 │ │ │ │ + blx 0xfeef2ec4 │ │ │ │ @ instruction: 0xf001fa8a │ │ │ │ vaddw.u8 q8, q2, d8 │ │ │ │ - b 0x143d63c │ │ │ │ + b 0x143d5dc │ │ │ │ tstmi r9, #2244608 @ 0x224000 │ │ │ │ - bne 0x172b278 │ │ │ │ - blpl 0xff0ad850 │ │ │ │ - stmdbge r4, {r3, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ + bne 0x172b218 │ │ │ │ + blpl 0xff0ad7f0 │ │ │ │ + stmdbge r4, {r2, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ vrsubhn.i16 d20, q2, q12 │ │ │ │ strls r2, [r4], -r3, lsl #12 │ │ │ │ - @ instruction: 0xf8d2f7ff │ │ │ │ + @ instruction: 0xf8cef7ff │ │ │ │ orrsle r2, fp, r0, lsl #16 │ │ │ │ strbtmi pc, [r2], #-4 @ │ │ │ │ svcmi 0x0060f1b4 │ │ │ │ - stclge 4, cr15, [r5, #508]! @ 0x1fc │ │ │ │ + stclge 4, cr15, [r1, #508]! @ 0x1fc │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7ff9604 │ │ │ │ - stmdacs r0, {r0, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [sp, #252] @ 0xfc │ │ │ │ + stmdacs r0, {r0, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldclge 4, cr15, [r9, #252] @ 0xfc │ │ │ │ vabdl.u8 q15, d20, d12 │ │ │ │ stcleq 8, cr4, [r1], #12 │ │ │ │ - beq 0x46d01c │ │ │ │ + beq 0x46cfbc │ │ │ │ ldmdbeq pc!, {r2, ip, sp, lr, pc}^ @ │ │ │ │ - blx 0xfe32f46c │ │ │ │ + blx 0xfe32f40c │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x14415f8 │ │ │ │ + b 0x1441598 │ │ │ │ vmov.i16 , #51712 @ 0xca00 │ │ │ │ - ldrb r5, [r8, -r0, asr #23] │ │ │ │ + ldrb r5, [r6, -r0, asr #23] │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7ff9404 │ │ │ │ - stmdacs r0, {r0, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 1, APSR_nzcv, cr0, cr15, {1} │ │ │ │ - blge 0x1aa764 │ │ │ │ + stmdacs r0, {r0, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 1, pc, cr12, cr15, {1} @ │ │ │ │ + blge 0x1aa704 │ │ │ │ @ instruction: 0xf64f4628 │ │ │ │ - vrshr.s64 d19, d21, #64 │ │ │ │ + vmlal.s , d0, d1[3] │ │ │ │ tstls r3, r6, lsl #4 │ │ │ │ - blx 0xfebae9c0 │ │ │ │ + blx 0xfeaae960 │ │ │ │ stmdacs r0, {r0, r1, r8, fp, ip, pc} │ │ │ │ svcge 0x0060f47f │ │ │ │ - blge 0x1aa618 │ │ │ │ + blge 0x1aa5a8 │ │ │ │ @ instruction: 0xf64f4628 │ │ │ │ - vrshr.s64 d19, d21, #64 │ │ │ │ + vmlal.s , d0, d1[3] │ │ │ │ tstls r3, r6, lsl #4 │ │ │ │ - blx 0xfe82e9dc │ │ │ │ + blx 0xfe72e97c │ │ │ │ stmdacs r0, {r0, r1, r8, fp, ip, pc} │ │ │ │ svcge 0x0052f47f │ │ │ │ - @ instruction: 0xf64fe726 │ │ │ │ - vrshr.s64 d19, d1, #64 │ │ │ │ + @ instruction: 0xf64fe724 │ │ │ │ + vsubl.s8 , d0, d25 │ │ │ │ @ instruction: 0xf7ff0206 │ │ │ │ - stmdacs r0, {r0, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0048f47f │ │ │ │ ldrbtpl pc, [ip], pc, asr #8 @ │ │ │ │ ldrcc pc, [r0], -r0, asr #5 │ │ │ │ vst4.8 {d20-d23}, [pc :128], r6 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r1, lr, #16, 6 @ 0x40000000 │ │ │ │ - mcrge 4, 6, pc, cr6, cr15, {1} @ │ │ │ │ + mcrge 4, 6, pc, cr2, cr15, {1} @ │ │ │ │ ldrbpl pc, [ip, pc, asr #8]! @ │ │ │ │ ldrcc pc, [r0, -r0, asr #5]! │ │ │ │ vst4.8 {d20-d23}, [pc :128], r7 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, pc, #48, 6 @ 0xc0000000 │ │ │ │ - ldclge 4, cr15, [pc, #508] @ 0x70c28 │ │ │ │ + ldclge 4, cr15, [fp, #508] @ 0x1fc │ │ │ │ stcvs 7, cr14, [fp, #-464]! @ 0xfffffe30 │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ @ instruction: 0xf43f0f0e │ │ │ │ - @ instruction: 0x4628ae11 │ │ │ │ - ldc2l 7, cr15, [ip, #-1016] @ 0xfffffc08 │ │ │ │ + strtmi sl, [r8], -sp, lsl #28 │ │ │ │ + ldc2l 7, cr15, [sl, #-1016] @ 0xfffffc08 │ │ │ │ vabd.s8 d30, d12, d20 │ │ │ │ vmla.f d23, d0, d0[4] │ │ │ │ strls r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - @ instruction: 0xe633fe9d │ │ │ │ + strt pc, [pc], -sp, ror #28 │ │ │ │ @ instruction: 0xf7ee4628 │ │ │ │ - @ instruction: 0xe717f97d │ │ │ │ - @ instruction: 0xf918f236 │ │ │ │ + ldr pc, [r7, -r5, lsl #19] │ │ │ │ + @ instruction: 0xf8e8f236 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc7c74 │ │ │ │ + bl 0xfebc7c14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - @ instruction: 0xffc2f0b1 │ │ │ │ + @ instruction: 0xff92f0b1 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ sbceq pc, lr, #4, 2 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf0b60112 │ │ │ │ - @ instruction: 0x4620f8d9 │ │ │ │ + strtmi pc, [r0], -r9, lsr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7cb0 │ │ │ │ + bl 0xfebc7c50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, r4, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, pc, lsr #29 │ │ │ │ + andlt pc, r5, pc, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq pc, r9, sl, r4 @ │ │ │ │ + strdeq pc, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7d04 │ │ │ │ + bl 0xfebc7ca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r5, lsl #29 │ │ │ │ + andlt pc, r5, r5, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r6, asr #8 │ │ │ │ + addeq pc, r9, r6, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7d58 │ │ │ │ + bl 0xfebc7cf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicspl pc, r4, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, fp, asr lr @ │ │ │ │ + andlt pc, r5, fp, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq pc, [r9], r2 │ │ │ │ + addeq pc, r9, r2, asr r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7dac │ │ │ │ + bl 0xfebc7d4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r1, lsr lr @ │ │ │ │ + andlt pc, r5, r1, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq pc, r9, lr, r3 @ │ │ │ │ + strdeq pc, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7e00 │ │ │ │ + bl 0xfebc7da0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrmi pc, ip, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r7, lsl #28 │ │ │ │ + ldrdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, sl, asr #6 │ │ │ │ + addeq pc, r9, sl, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7e54 │ │ │ │ + bl 0xfebc7df4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - ldrdlt pc, [r5], -sp │ │ │ │ + andlt pc, r5, sp, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq pc, [r9], r6 │ │ │ │ + addeq pc, r9, r6, asr r3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7ea8 │ │ │ │ + bl 0xfebc7e48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnmi pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - @ instruction: 0xb005fdb3 │ │ │ │ + andlt pc, r5, r3, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r2, lsr #5 │ │ │ │ + addeq pc, r9, r2, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7efc │ │ │ │ + bl 0xfebc7e9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl (UNDEF: 108), r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, lsl #27 │ │ │ │ + andlt pc, r5, r9, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, lr, asr #4 │ │ │ │ + addeq pc, r9, lr, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7f50 │ │ │ │ + bl 0xfebc7ef0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, pc, asr sp @ │ │ │ │ + andlt pc, r5, pc, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq pc, [r9], sl │ │ │ │ + addeq pc, r9, sl, asr r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7fa4 │ │ │ │ + bl 0xfebc7f44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvs r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r5, lsr sp @ │ │ │ │ + andlt pc, r5, r5, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r6, lsr #3 │ │ │ │ + addeq pc, r9, r6, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7ff8 │ │ │ │ + bl 0xfebc7f98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrne pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, fp, lsl #26 │ │ │ │ + ldrdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r2, asr r1 @ │ │ │ │ + @ instruction: 0x0089f1b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc804c │ │ │ │ + bl 0xfebc7fec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r1, ror #25 │ │ │ │ + @ instruction: 0xb005fcb1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq pc, [r9], lr │ │ │ │ + addeq pc, r9, lr, asr r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc80a0 │ │ │ │ + bl 0xfebc8040 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscs pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - @ instruction: 0xb005fcb7 │ │ │ │ + andlt pc, r5, r7, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, sl, lsr #1 │ │ │ │ + addeq pc, r9, sl, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc80f4 │ │ │ │ + bl 0xfebc8094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, lsl #25 │ │ │ │ + andlt pc, r5, sp, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r6, asr r0 @ │ │ │ │ + strheq pc, [r9], r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8148 │ │ │ │ + bl 0xfebc80e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r3, ror #24 │ │ │ │ + andlt pc, r5, r3, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r2 │ │ │ │ + addeq pc, r9, r2, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc819c │ │ │ │ + bl 0xfebc813c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi R8_usr, r5 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, lsr ip @ │ │ │ │ + andlt pc, r5, r9, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsr #31 │ │ │ │ + addeq pc, r9, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc81f0 │ │ │ │ + bl 0xfebc8190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41a4f245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, pc, lsl #24 │ │ │ │ + ldrdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, asr pc │ │ │ │ + @ instruction: 0x0089efba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8244 │ │ │ │ + bl 0xfebc81e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r5, ror #23 │ │ │ │ + @ instruction: 0xb005fbb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, lsl #30 │ │ │ │ + addeq lr, r9, r6, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8298 │ │ │ │ + bl 0xfebc8238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - @ instruction: 0xb005fbbb │ │ │ │ + andlt pc, r5, fp, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089eeb2 │ │ │ │ + addeq lr, r9, r2, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc82ec │ │ │ │ + bl 0xfebc828c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - mullt r5, r1, fp │ │ │ │ + andlt pc, r5, r1, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, asr lr │ │ │ │ + @ instruction: 0x0089eebe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8340 │ │ │ │ + bl 0xfebc82e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicne pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r7, ror #22 │ │ │ │ + andlt pc, r5, r7, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, lsl #28 │ │ │ │ + addeq lr, r9, sl, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8394 │ │ │ │ + bl 0xfebc8334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvs pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, lsr fp @ │ │ │ │ + andlt pc, r5, sp, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089edb6 │ │ │ │ + addeq lr, r9, r6, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc83e8 │ │ │ │ + bl 0xfebc8388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r3, lsl fp @ │ │ │ │ + andlt pc, r5, r3, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, ror #26 │ │ │ │ + addeq lr, r9, r2, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc843c │ │ │ │ + bl 0xfebc83dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, ror #21 │ │ │ │ + @ instruction: 0xb005fab9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsl #26 │ │ │ │ + addeq lr, r9, lr, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8490 │ │ │ │ + bl 0xfebc8430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orreq pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - @ instruction: 0xb005fabf │ │ │ │ + andlt pc, r5, pc, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089ecba │ │ │ │ + addeq lr, r9, sl, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc84e4 │ │ │ │ + bl 0xfebc8484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl R8_fiq, r5 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - mullt r5, r5, sl │ │ │ │ + andlt pc, r5, r5, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, ror #24 │ │ │ │ + addeq lr, r9, r6, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8538 │ │ │ │ + bl 0xfebc84d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x51acf245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, fp, ror #20 │ │ │ │ + andlt pc, r5, fp, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsl ip │ │ │ │ + addeq lr, r9, r2, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc858c │ │ │ │ + bl 0xfebc852c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r1, asr #20 │ │ │ │ + andlt pc, r5, r1, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089ebbe │ │ │ │ + addeq lr, r9, lr, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc85e0 │ │ │ │ + bl 0xfebc8580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61b4f245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r7, lsl sl @ │ │ │ │ + andlt pc, r5, r7, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, ror #22 │ │ │ │ + addeq lr, r9, sl, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8634 │ │ │ │ + bl 0xfebc85d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, ror #19 │ │ │ │ + @ instruction: 0xb005f9bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, lsl fp │ │ │ │ + addeq lr, r9, r6, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8688 │ │ │ │ + bl 0xfebc8628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71bcf245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r3, asr #19 │ │ │ │ + mullt r5, r3, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, asr #21 │ │ │ │ + addeq lr, r9, r2, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc86dc │ │ │ │ + bl 0xfebc867c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - mullt r5, r9, r9 │ │ │ │ + andlt pc, r5, r9, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, ror #20 │ │ │ │ + addeq lr, r9, lr, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8730 │ │ │ │ + bl 0xfebc86d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, r4, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, pc, ror #18 │ │ │ │ + andlt pc, r5, pc, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, lsl sl │ │ │ │ + addeq lr, r9, sl, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8784 │ │ │ │ + bl 0xfebc8724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r5, asr #18 │ │ │ │ + andlt pc, r5, r5, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, asr #19 │ │ │ │ + addeq lr, r9, r6, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc87d8 │ │ │ │ + bl 0xfebc8778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicmi pc, ip, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, fp, lsl r9 @ │ │ │ │ + andlt pc, r5, fp, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, ror r9 │ │ │ │ + ldrdeq lr, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc882c │ │ │ │ + bl 0xfebc87cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - strdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, r1, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsl r9 │ │ │ │ + addeq lr, r9, lr, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8880 │ │ │ │ + bl 0xfebc8820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r7, asr #17 │ │ │ │ + mullt r5, r7, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, asr #17 │ │ │ │ + addeq lr, r9, sl, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc88d4 │ │ │ │ + bl 0xfebc8874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - mullt r5, sp, r8 │ │ │ │ + andlt pc, r5, sp, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, ror r8 │ │ │ │ + ldrdeq lr, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8928 │ │ │ │ + bl 0xfebc88c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r3, ror r8 @ │ │ │ │ + andlt pc, r5, r3, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsr #16 │ │ │ │ + addeq lr, r9, r2, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc897c │ │ │ │ + bl 0xfebc891c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi (UNDEF: 100), r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, asr #16 │ │ │ │ + andlt pc, r5, r9, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, asr #15 │ │ │ │ + addeq lr, r9, lr, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc89d0 │ │ │ │ + bl 0xfebc8970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r8, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, pc, lsl r8 @ │ │ │ │ + @ instruction: 0xf0b16808 │ │ │ │ + andlt pc, r5, pc, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, ror r7 │ │ │ │ + ldrdeq lr, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8a24 │ │ │ │ + bl 0xfebc89c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - strdlt pc, [r5], -r5 │ │ │ │ + andlt pc, r5, r5, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, lsr #14 │ │ │ │ + addeq lr, r9, r6, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8a78 │ │ │ │ + bl 0xfebc8a18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11b4f24b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, asr #31 │ │ │ │ + mullt r5, fp, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq lr, [r9], r2 │ │ │ │ + addeq lr, r9, r2, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8acc │ │ │ │ + bl 0xfebc8a6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r1, lsr #31 │ │ │ │ + andlt pc, r5, r1, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, ror r6 │ │ │ │ + ldrdeq lr, [r9], lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8b20 │ │ │ │ + bl 0xfebc8ac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, ror pc @ │ │ │ │ + andlt pc, r5, r7, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, lsr #12 │ │ │ │ + addeq lr, r9, sl, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8b74 │ │ │ │ + bl 0xfebc8b14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, ip, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, sp, asr #30 │ │ │ │ + andlt pc, r5, sp, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq lr, [r9], r6 │ │ │ │ + addeq lr, r9, r6, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8bc8 │ │ │ │ + bl 0xfebc8b68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq (UNDEF: 96), sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, lsr #30 │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsl #11 │ │ │ │ + addeq lr, r9, r2, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8c1c │ │ │ │ + bl 0xfebc8bbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R8_fiq, sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - strdlt pc, [r5], -r9 │ │ │ │ + andlt pc, r5, r9, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsr #10 │ │ │ │ + addeq lr, r9, lr, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8c70 │ │ │ │ + bl 0xfebc8c10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11acf24d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, asr #29 │ │ │ │ + mullt r5, pc, lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq lr, [r9], sl │ │ │ │ + addeq lr, r9, sl, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8cc4 │ │ │ │ + bl 0xfebc8c64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r5, lsr #29 │ │ │ │ + andlt pc, r5, r5, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, lsl #9 │ │ │ │ + addeq lr, r9, r6, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8d18 │ │ │ │ + bl 0xfebc8cb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x01acf24b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, ror lr @ │ │ │ │ + andlt pc, r5, fp, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsr r4 │ │ │ │ + umulleq lr, r9, r2, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8d6c │ │ │ │ + bl 0xfebc8d0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpne r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r1, asr lr @ │ │ │ │ + andlt pc, r5, r1, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq lr, [r9], lr @ │ │ │ │ + addeq lr, r9, lr, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8dc0 │ │ │ │ + bl 0xfebc8d60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, lsr #28 │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, lsl #7 │ │ │ │ + addeq lr, r9, sl, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8e14 │ │ │ │ + bl 0xfebc8db4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicmi pc, r4, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - strdlt pc, [r5], -sp │ │ │ │ + andlt pc, r5, sp, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, lsr r3 │ │ │ │ + umulleq lr, r9, r6, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8e68 │ │ │ │ + bl 0xfebc8e08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - ldrdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, r3, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, ror #5 │ │ │ │ + addeq lr, r9, r2, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8ebc │ │ │ │ + bl 0xfebc8e5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r9, lsr #27 │ │ │ │ + andlt pc, r5, r9, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsl #5 │ │ │ │ + addeq lr, r9, lr, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8f10 │ │ │ │ + bl 0xfebc8eb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvs pc, r4, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, ror sp @ │ │ │ │ + andlt pc, r5, pc, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, lsr r2 │ │ │ │ + umulleq lr, r9, sl, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8f64 │ │ │ │ + bl 0xfebc8f04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r5, asr sp @ │ │ │ │ + andlt pc, r5, r5, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, ror #3 │ │ │ │ + addeq lr, r9, r6, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8fb8 │ │ │ │ + bl 0xfebc8f58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71a4f64a │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, lsr #26 │ │ │ │ + strdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq lr, r9, r2, r1 │ │ │ │ + strdeq lr, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc900c │ │ │ │ + bl 0xfebc8fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R8_fiq, fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r1, lsl #26 │ │ │ │ + ldrdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsr r1 │ │ │ │ + umulleq lr, r9, lr, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9060 │ │ │ │ + bl 0xfebc9000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, ip, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - ldrdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, r7, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, ror #1 │ │ │ │ + addeq lr, r9, sl, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc90b4 │ │ │ │ + bl 0xfebc9054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, sp, lsr #25 │ │ │ │ + andlt pc, r5, sp, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq lr, r9, r6, r0 │ │ │ │ + strdeq lr, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9108 │ │ │ │ + bl 0xfebc90a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvs pc, r4, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, lsl #25 │ │ │ │ + andlt pc, r5, r3, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, asr #32 │ │ │ │ + addeq lr, r9, r2, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc915c │ │ │ │ + bl 0xfebc90fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, ip, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r9, asr ip @ │ │ │ │ + andlt pc, r5, r9, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, ror #31 │ │ │ │ + addeq lr, r9, lr, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc91b0 │ │ │ │ + bl 0xfebc9150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R8_usr, sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, lsr #24 │ │ │ │ + strdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sp, r9, sl, pc @ │ │ │ │ + strdeq sp, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9204 │ │ │ │ + bl 0xfebc91a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x01a4f24d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r5, lsl #24 │ │ │ │ + ldrdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, asr #30 │ │ │ │ + addeq sp, r9, r6, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9258 │ │ │ │ + bl 0xfebc91f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvs pc, ip, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - ldrdlt pc, [r5], -fp │ │ │ │ + andlt pc, r5, fp, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sp, [r9], r2 │ │ │ │ + addeq sp, r9, r2, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc92ac │ │ │ │ + bl 0xfebc924c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc R8_usr, sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - @ instruction: 0xb005fbb1 │ │ │ │ + andlt pc, r5, r1, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sp, r9, lr, lr │ │ │ │ + strdeq sp, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9300 │ │ │ │ + bl 0xfebc92a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21b4f24d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, lsl #23 │ │ │ │ + andlt pc, r5, r7, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, asr #28 │ │ │ │ + addeq sp, r9, sl, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9354 │ │ │ │ + bl 0xfebc92f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, sp, asr fp @ │ │ │ │ + andlt pc, r5, sp, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sp, [r9], r6 │ │ │ │ + addeq sp, r9, r6, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc93a8 │ │ │ │ + bl 0xfebc9348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31bcf24d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, lsr fp @ │ │ │ │ + andlt pc, r5, r3, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, lsr #27 │ │ │ │ + addeq sp, r9, r2, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc93fc │ │ │ │ + bl 0xfebc939c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrmi pc, r4, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r9, lsl #22 │ │ │ │ + ldrdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, asr #26 │ │ │ │ + addeq sp, r9, lr, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9450 │ │ │ │ + bl 0xfebc93f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - ldrdlt pc, [r5], -pc @ │ │ │ │ + andlt pc, r5, pc, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sp, [r9], sl │ │ │ │ + addeq sp, r9, sl, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc94a4 │ │ │ │ + bl 0xfebc9444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, ip, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - @ instruction: 0xb005fab5 │ │ │ │ + andlt pc, r5, r5, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, lsr #25 │ │ │ │ + addeq sp, r9, r6, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc94f8 │ │ │ │ + bl 0xfebc9498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, lsl #21 │ │ │ │ + andlt pc, r5, fp, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, asr ip │ │ │ │ + @ instruction: 0x0089dcb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc954c │ │ │ │ + bl 0xfebc94ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r1, ror #20 │ │ │ │ + andlt pc, r5, r1, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sp, [r9], lr │ │ │ │ + addeq sp, r9, lr, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc95a0 │ │ │ │ + bl 0xfebc9540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, lsr sl @ │ │ │ │ + andlt pc, r5, r7, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsr #23 │ │ │ │ + addeq sp, r9, sl, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc95f4 │ │ │ │ + bl 0xfebc9594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, r4, pc, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, sp, lsl #20 │ │ │ │ + ldrdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, asr fp │ │ │ │ + @ instruction: 0x0089dbb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9648 │ │ │ │ + bl 0xfebc95e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, ror #19 │ │ │ │ + @ instruction: 0xb005f9b3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, lsl #22 │ │ │ │ + addeq sp, r9, r2, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc969c │ │ │ │ + bl 0xfebc963c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31b4f24f │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - @ instruction: 0xb005f9b9 │ │ │ │ + andlt pc, r5, r9, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, lsr #21 │ │ │ │ + addeq sp, r9, lr, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc96f0 │ │ │ │ + bl 0xfebc9690 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, lsl #19 │ │ │ │ + andlt pc, r5, pc, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, asr sl │ │ │ │ + @ instruction: 0x0089daba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9744 │ │ │ │ + bl 0xfebc96e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41bcf24f │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r5, ror #18 │ │ │ │ + andlt pc, r5, r5, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, lsl #20 │ │ │ │ + addeq sp, r9, r6, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9798 │ │ │ │ + bl 0xfebc9738 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, lsr r9 @ │ │ │ │ + andlt pc, r5, fp, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089d9b2 │ │ │ │ + addeq sp, r9, r2, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc97ec │ │ │ │ + bl 0xfebc978c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc (UNDEF: 108), r0 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r1, lsl r9 @ │ │ │ │ + andlt pc, r5, r1, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, asr r9 │ │ │ │ + @ instruction: 0x0089d9be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9840 │ │ │ │ + bl 0xfebc97e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, ror #17 │ │ │ │ + @ instruction: 0xb005f8b7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsl #18 │ │ │ │ + addeq sp, r9, sl, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9894 │ │ │ │ + bl 0xfebc9834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvc pc, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - @ instruction: 0xb005f8bd │ │ │ │ + andlt pc, r5, sp, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089d8b6 │ │ │ │ + addeq sp, r9, r6, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc98e8 │ │ │ │ + bl 0xfebc9888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq (UNDEF: 104), fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - mullt r5, r3, r8 │ │ │ │ + andlt pc, r5, r3, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, ror #16 │ │ │ │ + addeq sp, r9, r2, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc993c │ │ │ │ + bl 0xfebc98dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r9, ror #16 │ │ │ │ + andlt pc, r5, r9, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, lsl #16 │ │ │ │ + addeq sp, r9, lr, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9990 │ │ │ │ + bl 0xfebc9930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, lsr r8 @ │ │ │ │ + andlt pc, r5, pc, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089d7ba │ │ │ │ + addeq sp, r9, sl, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc99e4 │ │ │ │ + bl 0xfebc9984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 100), r0 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r5, lsl r8 @ │ │ │ │ + @ instruction: 0xf0b06808 │ │ │ │ + andlt pc, r5, r5, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, ror #14 │ │ │ │ + addeq sp, r9, r6, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9a38 │ │ │ │ + bl 0xfebc99d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, ip, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, fp, ror #31 │ │ │ │ + @ instruction: 0xb005ffbb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, lsl r7 │ │ │ │ + addeq sp, r9, r2, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9a8c │ │ │ │ + bl 0xfebc9a2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, r4, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, asr #31 │ │ │ │ + mullt r5, r1, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089d6be │ │ │ │ + addeq sp, r9, lr, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9ae0 │ │ │ │ + bl 0xfebc9a80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R8_fiq, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - mullt r5, r7, pc @ │ │ │ │ + andlt pc, r5, r7, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, ror #12 │ │ │ │ + addeq sp, r9, sl, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9b34 │ │ │ │ + bl 0xfebc9ad4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21acf24f │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, ror #30 │ │ │ │ + andlt pc, r5, sp, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, lsl r6 │ │ │ │ + addeq sp, r9, r6, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9b88 │ │ │ │ + bl 0xfebc9b28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r3, asr #30 │ │ │ │ + andlt pc, r5, r3, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, asr #11 │ │ │ │ + addeq sp, r9, r2, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9bdc │ │ │ │ + bl 0xfebc9b7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, ip, pc, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, lsl pc @ │ │ │ │ + andlt pc, r5, r9, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, ror #10 │ │ │ │ + addeq sp, r9, lr, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9c30 │ │ │ │ + bl 0xfebc9bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R8_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, pc, ror #29 │ │ │ │ + @ instruction: 0xb005febf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsl r5 │ │ │ │ + addeq sp, r9, sl, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9c84 │ │ │ │ + bl 0xfebc9c24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11a4f24f │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, asr #29 │ │ │ │ + mullt r5, r5, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, asr #9 │ │ │ │ + addeq sp, r9, r6, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9cd8 │ │ │ │ + bl 0xfebc9c78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - mullt r5, fp, lr │ │ │ │ + andlt pc, r5, fp, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, ror r4 │ │ │ │ + ldrdeq sp, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9d2c │ │ │ │ + bl 0xfebc9ccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, ror lr @ │ │ │ │ + andlt pc, r5, r1, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, lsl r4 │ │ │ │ + addeq sp, r9, lr, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9d80 │ │ │ │ + bl 0xfebc9d20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, r8, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r7, asr #28 │ │ │ │ + andlt pc, r5, r7, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, asr #7 │ │ │ │ + addeq sp, r9, sl, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9dd4 │ │ │ │ + bl 0xfebc9d74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvs pc, ip, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, lsl lr @ │ │ │ │ + andlt pc, r5, sp, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, ror r3 │ │ │ │ + ldrdeq sp, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9e28 │ │ │ │ + bl 0xfebc9dc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc (UNDEF: 96), fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - strdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, r3, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, lsr #6 │ │ │ │ + addeq sp, r9, r2, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9e7c │ │ │ │ + bl 0xfebc9e1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, asr #27 │ │ │ │ + mullt r5, r9, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, asr #5 │ │ │ │ + addeq sp, r9, lr, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9ed0 │ │ │ │ + bl 0xfebc9e70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicvs pc, r8, r0, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - mullt r5, pc, sp @ │ │ │ │ + andlt pc, r5, pc, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, ror r2 │ │ │ │ + ldrdeq sp, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9f24 │ │ │ │ + bl 0xfebc9ec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, ror sp @ │ │ │ │ + andlt pc, r5, r5, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, lsr #4 │ │ │ │ + addeq sp, r9, r6, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9f78 │ │ │ │ + bl 0xfebc9f18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsmi pc, r4, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, fp, asr #26 │ │ │ │ + andlt pc, r5, fp, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq sp, [r9], r2 │ │ │ │ + addeq sp, r9, r2, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9fcc │ │ │ │ + bl 0xfebc9f6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, lsr #26 │ │ │ │ + strdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, ror r1 │ │ │ │ + ldrdeq sp, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca020 │ │ │ │ + bl 0xfebc9fc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, ip, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - strdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, r7, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsr #2 │ │ │ │ + addeq sp, r9, sl, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca074 │ │ │ │ + bl 0xfebca014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs R8_usr, r8 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, asr #25 │ │ │ │ + mullt r5, sp, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq sp, [r9], r6 │ │ │ │ + addeq sp, r9, r6, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca0c8 │ │ │ │ + bl 0xfebca068 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61a4f648 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r3, lsr #25 │ │ │ │ + andlt pc, r5, r3, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, lsl #1 │ │ │ │ + addeq sp, r9, r2, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca11c │ │ │ │ + bl 0xfebca0bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc R8_fiq, r8 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, ror ip @ │ │ │ │ + andlt pc, r5, r9, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, lsr #32 │ │ │ │ + addeq sp, r9, lr, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca170 │ │ │ │ + bl 0xfebca110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, pc, asr #24 │ │ │ │ + andlt pc, r5, pc, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq ip, [r9], sl │ │ │ │ + addeq sp, r9, sl, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca1c4 │ │ │ │ + bl 0xfebca164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, lsr #24 │ │ │ │ + strdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsl #31 │ │ │ │ + addeq ip, r9, r6, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca218 │ │ │ │ + bl 0xfebca1b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcs pc, r4, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - strdlt pc, [r5], -fp │ │ │ │ + andlt pc, r5, fp, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsr pc │ │ │ │ + umulleq ip, r9, r2, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca26c │ │ │ │ + bl 0xfebca20c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - ldrdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, r1, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq ip, [r9], lr │ │ │ │ + addeq ip, r9, lr, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca2c0 │ │ │ │ + bl 0xfebca260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, ip, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r7, lsr #23 │ │ │ │ + andlt pc, r5, r7, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, lsl #29 │ │ │ │ + addeq ip, r9, sl, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca314 │ │ │ │ + bl 0xfebca2b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, ror fp @ │ │ │ │ + andlt pc, r5, sp, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsr lr │ │ │ │ + umulleq ip, r9, r6, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca368 │ │ │ │ + bl 0xfebca308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r3, asr fp @ │ │ │ │ + andlt pc, r5, r3, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, ror #27 │ │ │ │ + addeq ip, r9, r2, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca3bc │ │ │ │ + bl 0xfebca35c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsmi pc, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, lsr #22 │ │ │ │ + strdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, lsl #27 │ │ │ │ + addeq ip, r9, lr, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca410 │ │ │ │ + bl 0xfebca3b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpne r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + andlt pc, r5, pc, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, lsr sp │ │ │ │ + umulleq ip, r9, sl, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca464 │ │ │ │ + bl 0xfebca404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11bcf249 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - ldrdlt pc, [r5], -r5 │ │ │ │ + andlt pc, r5, r5, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, ror #25 │ │ │ │ + addeq ip, r9, r6, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca4b8 │ │ │ │ + bl 0xfebca458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, fp, lsr #21 │ │ │ │ + andlt pc, r5, fp, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq ip, r9, r2, ip │ │ │ │ + strdeq ip, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca50c │ │ │ │ + bl 0xfebca4ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnppl r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, lsl #21 │ │ │ │ + andlt pc, r5, r1, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, lsr ip │ │ │ │ + umulleq ip, r9, lr, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca560 │ │ │ │ + bl 0xfebca500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r7, asr sl @ │ │ │ │ + andlt pc, r5, r7, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, ror #23 │ │ │ │ + addeq ip, r9, sl, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca5b4 │ │ │ │ + bl 0xfebca554 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvc pc, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, lsr #20 │ │ │ │ + strdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq ip, r9, r6, fp │ │ │ │ + strdeq ip, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca608 │ │ │ │ + bl 0xfebca5a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpeq r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r3, lsl #20 │ │ │ │ + ldrdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, asr #22 │ │ │ │ + addeq ip, r9, r2, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca65c │ │ │ │ + bl 0xfebca5fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnseq pc, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - ldrdlt pc, [r5], -r9 │ │ │ │ + andlt pc, r5, r9, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, ror #21 │ │ │ │ + addeq ip, r9, lr, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca6b0 │ │ │ │ + bl 0xfebca650 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs (UNDEF: 96), r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, pc, lsr #19 │ │ │ │ + andlt pc, r5, pc, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq ip, r9, sl, sl │ │ │ │ + strdeq ip, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca704 │ │ │ │ + bl 0xfebca6a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvs pc, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, lsl #19 │ │ │ │ + andlt pc, r5, r5, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, asr #20 │ │ │ │ + addeq ip, r9, r6, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca758 │ │ │ │ + bl 0xfebca6f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc (UNDEF: 104), r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, fp, asr r9 @ │ │ │ │ + andlt pc, r5, fp, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq ip, [r9], r2 │ │ │ │ + addeq ip, r9, r2, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca7ac │ │ │ │ + bl 0xfebca74c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc (UNDEF: 104), r1 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, lsr r9 @ │ │ │ │ + andlt pc, r5, r1, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq ip, r9, lr, r9 │ │ │ │ + strdeq ip, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca800 │ │ │ │ + bl 0xfebca7a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r7, lsl #18 │ │ │ │ + ldrdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, asr #18 │ │ │ │ + addeq ip, r9, sl, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca854 │ │ │ │ + bl 0xfebca7f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71acf648 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - ldrdlt pc, [r5], -sp │ │ │ │ + andlt pc, r5, sp, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq ip, [r9], r6 │ │ │ │ + addeq ip, r9, r6, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca8a8 │ │ │ │ + bl 0xfebca848 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpeq r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - @ instruction: 0xb005f8b3 │ │ │ │ + andlt pc, r5, r3, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsr #17 │ │ │ │ + addeq ip, r9, r2, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca8fc │ │ │ │ + bl 0xfebca89c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x01b4f249 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, lsl #17 │ │ │ │ + andlt pc, r5, r9, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, asr #16 │ │ │ │ + addeq ip, r9, lr, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca950 │ │ │ │ + bl 0xfebca8f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, pc, asr r8 @ │ │ │ │ + andlt pc, r5, pc, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq ip, [r9], sl │ │ │ │ + addeq ip, r9, sl, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca9a4 │ │ │ │ + bl 0xfebca944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r0, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, lsr r8 @ │ │ │ │ + andlt pc, r5, r5, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsr #15 │ │ │ │ + addeq ip, r9, r6, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca9f8 │ │ │ │ + bl 0xfebca998 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, fp, lsl #16 │ │ │ │ + @ instruction: 0xf0af6808 │ │ │ │ + ldrdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, asr r7 │ │ │ │ + @ instruction: 0x0089c7b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaa4c │ │ │ │ + bl 0xfebca9ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscs pc, r0, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r1, ror #31 │ │ │ │ + @ instruction: 0xb005ffb1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq ip, [r9], lr │ │ │ │ + addeq ip, r9, lr, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaaa0 │ │ │ │ + bl 0xfebcaa40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - @ instruction: 0xb005ffb7 │ │ │ │ + andlt pc, r5, r7, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, lsr #13 │ │ │ │ + addeq ip, r9, sl, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaaf4 │ │ │ │ + bl 0xfebcaa94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, r8, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, lsl #31 │ │ │ │ + andlt pc, r5, sp, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, asr r6 │ │ │ │ + @ instruction: 0x0089c6b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcab48 │ │ │ │ + bl 0xfebcaae8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, ror #30 │ │ │ │ + andlt pc, r5, r3, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsl #12 │ │ │ │ + addeq ip, r9, r2, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcab9c │ │ │ │ + bl 0xfebcab3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71b8f645 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r9, lsr pc @ │ │ │ │ + andlt pc, r5, r9, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, lsr #11 │ │ │ │ + addeq ip, r9, lr, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcabf0 │ │ │ │ + bl 0xfebcab90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, pc, lsl #30 │ │ │ │ + ldrdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, asr r5 │ │ │ │ + @ instruction: 0x0089c5ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcac44 │ │ │ │ + bl 0xfebcabe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r5, ror #29 │ │ │ │ + @ instruction: 0xb005feb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsl #10 │ │ │ │ + addeq ip, r9, r6, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcac98 │ │ │ │ + bl 0xfebcac38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvc pc, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - @ instruction: 0xb005febb │ │ │ │ + andlt pc, r5, fp, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089c4b2 │ │ │ │ + addeq ip, r9, r2, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcacec │ │ │ │ + bl 0xfebcac8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orreq pc, r0, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - mullt r5, r1, lr │ │ │ │ + andlt pc, r5, r1, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, asr r4 │ │ │ │ + @ instruction: 0x0089c4be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcad40 │ │ │ │ + bl 0xfebcace0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicspl pc, r8, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, ror #28 │ │ │ │ + andlt pc, r5, r7, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, lsl #8 │ │ │ │ + addeq ip, r9, sl, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcad94 │ │ │ │ + bl 0xfebcad34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, lsr lr @ │ │ │ │ + andlt pc, r5, sp, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089c3b6 │ │ │ │ + addeq ip, r9, r6, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcade8 │ │ │ │ + bl 0xfebcad88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvs pc, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, lsl lr @ │ │ │ │ + andlt pc, r5, r3, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, ror #6 │ │ │ │ + addeq ip, r9, r2, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcae3c │ │ │ │ + bl 0xfebcaddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r0, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r9, ror #27 │ │ │ │ + @ instruction: 0xb005fdb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, lsl #6 │ │ │ │ + addeq ip, r9, lr, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcae90 │ │ │ │ + bl 0xfebcae30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - @ instruction: 0xb005fdbf │ │ │ │ + andlt pc, r5, pc, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089c2ba │ │ │ │ + addeq ip, r9, sl, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaee4 │ │ │ │ + bl 0xfebcae84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicne pc, r8, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - mullt r5, r5, sp │ │ │ │ + andlt pc, r5, r5, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, ror #4 │ │ │ │ + addeq ip, r9, r6, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaf38 │ │ │ │ + bl 0xfebcaed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, ror #26 │ │ │ │ + andlt pc, r5, fp, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsl r2 │ │ │ │ + addeq ip, r9, r2, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaf8c │ │ │ │ + bl 0xfebcaf2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrne pc, r8, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r1, asr #26 │ │ │ │ + andlt pc, r5, r1, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089c1be │ │ │ │ + addeq ip, r9, lr, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcafe0 │ │ │ │ + bl 0xfebcaf80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, lsl sp @ │ │ │ │ + andlt pc, r5, r7, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, ror #2 │ │ │ │ + addeq ip, r9, sl, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb034 │ │ │ │ + bl 0xfebcafd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x51a8f645 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, ror #25 │ │ │ │ + @ instruction: 0xb005fcbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsl r1 │ │ │ │ + addeq ip, r9, r6, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb088 │ │ │ │ + bl 0xfebcb028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs R12_fiq, r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, asr #25 │ │ │ │ + mullt r5, r3, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, asr #1 │ │ │ │ + addeq ip, r9, r2, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb0dc │ │ │ │ + bl 0xfebcb07c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrsvs pc, r5, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - mullt r5, r9, ip │ │ │ │ + andlt pc, r5, r9, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, rrx │ │ │ │ + addeq ip, r9, lr, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb130 │ │ │ │ + bl 0xfebcb0d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnpl pc, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, pc, ror #24 │ │ │ │ + andlt pc, r5, pc, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, lsl r0 │ │ │ │ + addeq ip, r9, sl, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb184 │ │ │ │ + bl 0xfebcb124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r5, asr #24 │ │ │ │ + andlt pc, r5, r5, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, asr #31 │ │ │ │ + addeq ip, r9, r6, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb1d8 │ │ │ │ + bl 0xfebcb178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvs pc, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, lsl ip @ │ │ │ │ + andlt pc, r5, fp, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, ror pc │ │ │ │ + ldrdeq fp, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb22c │ │ │ │ + bl 0xfebcb1cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsmi pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - strdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, r1, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsl pc │ │ │ │ + addeq fp, r9, lr, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb280 │ │ │ │ + bl 0xfebcb220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, asr #23 │ │ │ │ + mullt r5, r7, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, asr #29 │ │ │ │ + addeq fp, r9, sl, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb2d4 │ │ │ │ + bl 0xfebcb274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicspl pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - mullt r5, sp, fp │ │ │ │ + andlt pc, r5, sp, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, ror lr │ │ │ │ + ldrdeq fp, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb328 │ │ │ │ + bl 0xfebcb2c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvs pc, r8, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, ror fp @ │ │ │ │ + andlt pc, r5, r3, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, lsr #28 │ │ │ │ + addeq fp, r9, r2, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb37c │ │ │ │ + bl 0xfebcb31c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r9, asr #22 │ │ │ │ + andlt pc, r5, r9, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, asr #27 │ │ │ │ + addeq fp, r9, lr, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb3d0 │ │ │ │ + bl 0xfebcb370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x01a8f24c │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, pc, lsl fp @ │ │ │ │ + andlt pc, r5, pc, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, ror sp │ │ │ │ + ldrdeq fp, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb424 │ │ │ │ + bl 0xfebcb3c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R12_fiq, ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - strdlt pc, [r5], -r5 │ │ │ │ + andlt pc, r5, r5, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, lsr #26 │ │ │ │ + addeq fp, r9, r6, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb478 │ │ │ │ + bl 0xfebcb418 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrsne pc, ip, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, asr #21 │ │ │ │ + mullt r5, fp, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq fp, [r9], r2 │ │ │ │ + addeq fp, r9, r2, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb4cc │ │ │ │ + bl 0xfebcb46c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r1, lsr #21 │ │ │ │ + andlt pc, r5, r1, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, ror ip │ │ │ │ + ldrdeq fp, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb520 │ │ │ │ + bl 0xfebcb4c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrvc pc, fp, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, ror sl @ │ │ │ │ + andlt pc, r5, r7, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsr #24 │ │ │ │ + addeq fp, r9, sl, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb574 │ │ │ │ + bl 0xfebcb514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R12_usr, ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, asr #20 │ │ │ │ + andlt pc, r5, sp, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq fp, [r9], r6 │ │ │ │ + addeq fp, r9, r6, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb5c8 │ │ │ │ + bl 0xfebcb568 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicspl pc, r0, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, lsr #20 │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, lsl #23 │ │ │ │ + addeq fp, r9, r2, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb61c │ │ │ │ + bl 0xfebcb5bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - strdlt pc, [r5], -r9 │ │ │ │ + andlt pc, r5, r9, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsr #22 │ │ │ │ + addeq fp, r9, lr, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb670 │ │ │ │ + bl 0xfebcb610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccc pc, r0, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, pc, asr #19 │ │ │ │ + mullt r5, pc, r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq fp, [r9], sl │ │ │ │ + addeq fp, r9, sl, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb6c4 │ │ │ │ + bl 0xfebcb664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r5, lsr #19 │ │ │ │ + andlt pc, r5, r5, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, lsl #21 │ │ │ │ + addeq fp, r9, r6, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb718 │ │ │ │ + bl 0xfebcb6b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicmi pc, r8, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, ror r9 @ │ │ │ │ + andlt pc, r5, fp, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, lsr sl │ │ │ │ + umulleq fp, r9, r2, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb76c │ │ │ │ + bl 0xfebcb70c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r1, asr r9 @ │ │ │ │ + andlt pc, r5, r1, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq fp, [r9], lr │ │ │ │ + addeq fp, r9, lr, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb7c0 │ │ │ │ + bl 0xfebcb760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21b8f24c │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, lsr #18 │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsl #19 │ │ │ │ + addeq fp, r9, sl, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb814 │ │ │ │ + bl 0xfebcb7b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - strdlt pc, [r5], -sp │ │ │ │ + andlt pc, r5, sp, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, lsr r9 │ │ │ │ + umulleq fp, r9, r6, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb868 │ │ │ │ + bl 0xfebcb808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - ldrdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, r3, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, ror #17 │ │ │ │ + addeq fp, r9, r2, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb8bc │ │ │ │ + bl 0xfebcb85c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r9, lsr #17 │ │ │ │ + andlt pc, r5, r9, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsl #17 │ │ │ │ + addeq fp, r9, lr, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb910 │ │ │ │ + bl 0xfebcb8b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcs r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, pc, ror r8 @ │ │ │ │ + andlt pc, r5, pc, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsr r8 │ │ │ │ + umulleq fp, r9, sl, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb964 │ │ │ │ + bl 0xfebcb904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r5, asr r8 @ │ │ │ │ + andlt pc, r5, r5, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, ror #15 │ │ │ │ + addeq fp, r9, r6, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb9b8 │ │ │ │ + bl 0xfebcb958 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsne pc, ip, r1, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, lsr #16 │ │ │ │ + @ instruction: 0xf0ae6808 │ │ │ │ + strdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq fp, r9, r2, r7 │ │ │ │ + strdeq fp, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcba0c │ │ │ │ + bl 0xfebcb9ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvc pc, r8, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r1, lsl #16 │ │ │ │ + @ instruction: 0xf0ae6808 │ │ │ │ + ldrdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsr r7 │ │ │ │ + umulleq fp, r9, lr, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcba60 │ │ │ │ + bl 0xfebcba00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - ldrdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, r7, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, ror #13 │ │ │ │ + addeq fp, r9, sl, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbab4 │ │ │ │ + bl 0xfebcba54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, sp, lsr #31 │ │ │ │ + andlt pc, r5, sp, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq fp, r9, r6, r6 │ │ │ │ + strdeq fp, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbb08 │ │ │ │ + bl 0xfebcbaa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsmi pc, r0, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r3, lsl #31 │ │ │ │ + andlt pc, r5, r3, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, asr #12 │ │ │ │ + addeq fp, r9, r2, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbb5c │ │ │ │ + bl 0xfebcbafc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r9, asr pc @ │ │ │ │ + andlt pc, r5, r9, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, ror #11 │ │ │ │ + addeq fp, r9, lr, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbbb0 │ │ │ │ + bl 0xfebcbb50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccs pc, r0, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, pc, lsr #30 │ │ │ │ + strdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq fp, r9, sl, r5 │ │ │ │ + strdeq fp, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbc04 │ │ │ │ + bl 0xfebcbba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r5, lsl #30 │ │ │ │ + ldrdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, asr #10 │ │ │ │ + addeq fp, r9, r6, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbc58 │ │ │ │ + bl 0xfebcbbf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccc pc, r8, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - ldrdlt pc, [r5], -fp │ │ │ │ + andlt pc, r5, fp, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq fp, [r9], r2 │ │ │ │ + addeq fp, r9, r2, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbcac │ │ │ │ + bl 0xfebcbc4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - @ instruction: 0xb005feb1 │ │ │ │ + andlt pc, r5, r1, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq fp, r9, lr, r4 │ │ │ │ + strdeq fp, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbd00 │ │ │ │ + bl 0xfebcbca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrvs pc, r9, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r7, lsl #29 │ │ │ │ + andlt pc, r5, r7, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, asr #8 │ │ │ │ + addeq fp, r9, sl, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbd54 │ │ │ │ + bl 0xfebcbcf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc R12_usr, r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, sp, asr lr @ │ │ │ │ + andlt pc, r5, sp, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq fp, [r9], r6 │ │ │ │ + addeq fp, r9, r6, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbda8 │ │ │ │ + bl 0xfebcbd48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsmi pc, r0, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r3, lsr lr @ │ │ │ │ + andlt pc, r5, r3, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, lsr #7 │ │ │ │ + addeq fp, r9, r2, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbdfc │ │ │ │ + bl 0xfebcbd9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r9, lsl #28 │ │ │ │ + ldrdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, asr #6 │ │ │ │ + addeq fp, r9, lr, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbe50 │ │ │ │ + bl 0xfebcbdf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, r8, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - ldrdlt pc, [r5], -pc @ │ │ │ │ + andlt pc, r5, pc, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq fp, [r9], sl │ │ │ │ + addeq fp, r9, sl, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbea4 │ │ │ │ + bl 0xfebcbe44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccc pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - @ instruction: 0xb005fdb5 │ │ │ │ + andlt pc, r5, r5, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, lsr #5 │ │ │ │ + addeq fp, r9, r6, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbef8 │ │ │ │ + bl 0xfebcbe98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, fp, lsl #27 │ │ │ │ + andlt pc, r5, fp, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, asr r2 │ │ │ │ + @ instruction: 0x0089b2b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbf4c │ │ │ │ + bl 0xfebcbeec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, r0, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r1, ror #26 │ │ │ │ + andlt pc, r5, r1, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq fp, [r9], lr │ │ │ │ + addeq fp, r9, lr, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbfa0 │ │ │ │ + bl 0xfebcbf40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r7, lsr sp @ │ │ │ │ + andlt pc, r5, r7, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsr #3 │ │ │ │ + addeq fp, r9, sl, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbff4 │ │ │ │ + bl 0xfebcbf94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpne r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, sp, lsl #26 │ │ │ │ + ldrdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, asr r1 │ │ │ │ + @ instruction: 0x0089b1b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc048 │ │ │ │ + bl 0xfebcbfe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11b8f24a │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r3, ror #25 │ │ │ │ + @ instruction: 0xb005fcb3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, lsl #2 │ │ │ │ + addeq fp, r9, r2, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc09c │ │ │ │ + bl 0xfebcc03c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - @ instruction: 0xb005fcb9 │ │ │ │ + andlt pc, r5, r9, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsr #1 │ │ │ │ + addeq fp, r9, lr, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc0f0 │ │ │ │ + bl 0xfebcc090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71a8f649 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, pc, lsl #25 │ │ │ │ + andlt pc, r5, pc, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, asr r0 │ │ │ │ + strheq fp, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc144 │ │ │ │ + bl 0xfebcc0e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R12_fiq, sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r5, ror #24 │ │ │ │ + andlt pc, r5, r5, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6 │ │ │ │ + addeq fp, r9, r6, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc198 │ │ │ │ + bl 0xfebcc138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrseq pc, sl, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, fp, lsr ip @ │ │ │ │ + andlt pc, r5, fp, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089afb2 │ │ │ │ + addeq fp, r9, r2, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc1ec │ │ │ │ + bl 0xfebcc18c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r1, lsl ip @ │ │ │ │ + andlt pc, r5, r1, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, lr, asr pc │ │ │ │ + @ instruction: 0x0089afbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc240 │ │ │ │ + bl 0xfebcc1e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, r8, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r7, ror #23 │ │ │ │ + @ instruction: 0xb005fbb7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, sl, lsl #30 │ │ │ │ + addeq sl, r9, sl, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc294 │ │ │ │ + bl 0xfebcc234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - @ instruction: 0xb005fbbd │ │ │ │ + andlt pc, r5, sp, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089aeb6 │ │ │ │ + addeq sl, r9, r6, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc2e8 │ │ │ │ + bl 0xfebcc288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - mullt r5, r3, fp │ │ │ │ + andlt pc, r5, r3, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r2, ror #28 │ │ │ │ + addeq sl, r9, r2, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc33c │ │ │ │ + bl 0xfebcc2dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsne pc, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r9, ror #22 │ │ │ │ + andlt pc, r5, r9, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, lr, lsl #28 │ │ │ │ + addeq sl, r9, lr, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc390 │ │ │ │ + bl 0xfebcc330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcs pc, r0, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, pc, lsr fp @ │ │ │ │ + andlt pc, r5, pc, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089adba │ │ │ │ + addeq sl, r9, sl, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc3e4 │ │ │ │ + bl 0xfebcc384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccs pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r5, lsl fp @ │ │ │ │ + andlt pc, r5, r5, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r6, ror #26 │ │ │ │ + addeq sl, r9, r6, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc438 │ │ │ │ + bl 0xfebcc3d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, fp, ror #21 │ │ │ │ + @ instruction: 0xb005fabb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r2, lsl sp │ │ │ │ + addeq sl, r9, r2, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc48c │ │ │ │ + bl 0xfebcc42c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnseq pc, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r1, asr #21 │ │ │ │ + mullt r5, r1, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089acbe │ │ │ │ + addeq sl, r9, lr, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc4e0 │ │ │ │ + bl 0xfebcc480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - mullt r5, r7, sl │ │ │ │ + andlt pc, r5, r7, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, sl, ror #24 │ │ │ │ + addeq sl, r9, sl, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc534 │ │ │ │ + bl 0xfebcc4d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsne pc, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, sp, ror #20 │ │ │ │ + andlt pc, r5, sp, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r6, lsl ip │ │ │ │ + addeq sl, r9, r6, ror ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc588 │ │ │ │ + bl 0xfebcc528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vbic.i32 d22, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0x1131674 │ │ │ │ + blx 0x531614 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, asr #23 │ │ │ │ + addeq sl, r9, r2, lsr #24 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc5dc │ │ │ │ + bl 0xfebcc57c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 d22, d28, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0x6b16c8 │ │ │ │ + @ instruction: 0xf9e8f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, ror #22 │ │ │ │ + addeq sl, r9, lr, asr #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc630 │ │ │ │ + bl 0xfebcc5d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d23, d0, d0[0] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf9eef0ae │ │ │ │ + @ instruction: 0xf9bef0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, lsl fp │ │ │ │ + addeq sl, r9, sl, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc684 │ │ │ │ + bl 0xfebcc624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc (UNDEF: 100), sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r5, asr #19 │ │ │ │ + mullt r5, r5, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r6, asr #21 │ │ │ │ + addeq sl, r9, r6, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc6d8 │ │ │ │ + bl 0xfebcc678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvc pc, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - mullt r5, fp, r9 │ │ │ │ + andlt pc, r5, fp, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r2, ror sl │ │ │ │ + ldrdeq sl, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc72c │ │ │ │ + bl 0xfebcc6cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq (UNDEF: 108), sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r1, ror r9 @ │ │ │ │ + andlt pc, r5, r1, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, lr, lsl sl │ │ │ │ + addeq sl, r9, lr, ror sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc780 │ │ │ │ + bl 0xfebcc720 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d23, d0, d0[7] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf946f0ae │ │ │ │ + @ instruction: 0xf916f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, asr #19 │ │ │ │ + addeq sl, r9, sl, lsr #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc7d4 │ │ │ │ + bl 0xfebcc774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6481863 │ │ │ │ vbic.i32 q8, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf91cf0ae │ │ │ │ + @ instruction: 0xf8ecf0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, ror r9 │ │ │ │ + ldrdeq sl, [r9], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc828 │ │ │ │ + bl 0xfebcc7c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vsra.s64 , q8, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf8f2f0ae │ │ │ │ + @ instruction: 0xf8c2f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, lsr #18 │ │ │ │ + addeq sl, r9, r2, lsl #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc87c │ │ │ │ + bl 0xfebcc81c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6481863 │ │ │ │ vsra.s64 q8, q12, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf8c8f0ae │ │ │ │ + @ instruction: 0xf898f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, asr #17 │ │ │ │ + addeq sl, r9, lr, lsr #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc8d0 │ │ │ │ + bl 0xfebcc870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf89ef0ae │ │ │ │ + @ instruction: 0xf86ef0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, ror r8 │ │ │ │ + ldrdeq sl, [r9], sl @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc924 │ │ │ │ + bl 0xfebcc8c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vorr.i32 , #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf874f0ae │ │ │ │ + @ instruction: 0xf844f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, lsr #16 │ │ │ │ + addeq sl, r9, r6, lsl #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc978 │ │ │ │ + bl 0xfebcc918 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vsra.s64 q10, q4, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf84af0ae │ │ │ │ + @ instruction: 0xf81af0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r9], r2 │ │ │ │ + addeq sl, r9, r2, lsr r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc9cc │ │ │ │ + bl 0xfebcc96c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d21, d16, d0[4] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf820f0ae │ │ │ │ + @ instruction: 0xfff0f0ad │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, ror r7 │ │ │ │ + ldrdeq sl, [r9], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcca20 │ │ │ │ + bl 0xfebcc9c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d22, d0, d0[5] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xfff6f0ad │ │ │ │ + @ instruction: 0xffc6f0ad │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, lsr #14 │ │ │ │ + addeq sl, r9, sl, lsl #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcca74 │ │ │ │ + bl 0xfebcca14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d22, d16, d0[6] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xffccf0ad │ │ │ │ + @ instruction: 0xff9cf0ad │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r9], r6 │ │ │ │ + addeq sl, r9, r6, lsr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccac8 │ │ │ │ + bl 0xfebcca68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 q9, q0, d4 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xffa2f0ad │ │ │ │ + @ instruction: 0xff72f0ad │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, lsl #13 │ │ │ │ + addeq sl, r9, r2, ror #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccb1c │ │ │ │ + bl 0xfebccabc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vorr.i32 d21, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xff78f0ad │ │ │ │ + @ instruction: 0xff48f0ad │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, lsr #12 │ │ │ │ + addeq sl, r9, lr, lsl #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccb70 │ │ │ │ + bl 0xfebccb10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 q9, q8, d8 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xff4ef0ad │ │ │ │ + @ instruction: 0xff1ef0ad │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r9], sl @ │ │ │ │ + addeq sl, r9, sl, lsr r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccbc4 │ │ │ │ + bl 0xfebccb64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xff24f0ad │ │ │ │ + cdp2 0, 15, cr15, cr4, cr13, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, lsl #11 │ │ │ │ + addeq sl, r9, r6, ror #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccc18 │ │ │ │ + bl 0xfebccbb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 15, cr15, cr10, cr13, {5} │ │ │ │ + cdp2 0, 12, cr15, cr10, cr13, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, lsr r5 │ │ │ │ + umulleq sl, r9, r2, r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccc6c │ │ │ │ + bl 0xfebccc0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 13, cr15, cr0, cr13, {5} │ │ │ │ + cdp2 0, 10, cr15, cr0, cr13, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r9], lr │ │ │ │ + addeq sl, r9, lr, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcccc0 │ │ │ │ + bl 0xfebccc60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d17, d16, d0[0] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 10, cr15, cr6, cr13, {5} │ │ │ │ + cdp2 0, 7, cr15, cr6, cr13, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, lsl #9 │ │ │ │ + addeq sl, r9, sl, ror #9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccd14 │ │ │ │ + bl 0xfebcccb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d18, d0, d0[1] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 7, cr15, cr12, cr13, {5} │ │ │ │ + cdp2 0, 4, cr15, cr12, cr13, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, lsr r4 │ │ │ │ + umulleq sl, r9, r6, r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccd68 │ │ │ │ + bl 0xfebccd08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d19, d0, d0[3] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 5, cr15, cr2, cr13, {5} │ │ │ │ + cdp2 0, 2, cr15, cr2, cr13, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, ror #7 │ │ │ │ + addeq sl, r9, r2, asr #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccdbc │ │ │ │ + bl 0xfebccd5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vsra.s64 , q0, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 2, cr15, cr8, cr13, {5} │ │ │ │ + ldc2l 0, cr15, [r8, #692]! @ 0x2b4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, lsl #7 │ │ │ │ + addeq sl, r9, lr, ror #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcce10 │ │ │ │ + bl 0xfebccdb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d18, d16, d0[2] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2l 0, cr15, [lr, #692]! @ 0x2b4 │ │ │ │ + stc2l 0, cr15, [lr, #692] @ 0x2b4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, lsr r3 │ │ │ │ + umulleq sl, r9, sl, r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcce64 │ │ │ │ + bl 0xfebcce04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vsra.s64 q11, q8, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2l 0, cr15, [r4, #692] @ 0x2b4 │ │ │ │ + stc2 0, cr15, [r4, #692]! @ 0x2b4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, ror #5 │ │ │ │ + addeq sl, r9, r6, asr #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcceb8 │ │ │ │ + bl 0xfebcce58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vbic.i32 , #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2 0, cr15, [sl, #692]! @ 0x2b4 │ │ │ │ + ldc2l 0, cr15, [sl, #-692]! @ 0xfffffd4c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r9, r2, r2 │ │ │ │ + strdeq sl, [r9], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccf0c │ │ │ │ + bl 0xfebcceac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vsra.s64 , q12, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2 0, cr15, [r0, #692] @ 0x2b4 │ │ │ │ + ldc2l 0, cr15, [r0, #-692] @ 0xfffffd4c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, lsr r2 │ │ │ │ + umulleq sl, r9, lr, r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccf60 │ │ │ │ + bl 0xfebccf00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vsra.s64 d19, d0, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2l 0, cr15, [r6, #-692] @ 0xfffffd4c │ │ │ │ + stc2 0, cr15, [r6, #-692]! @ 0xfffffd4c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, ror #3 │ │ │ │ + addeq sl, r9, sl, asr #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccfb4 │ │ │ │ + bl 0xfebccf54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2 0, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ + ldc2l 0, cr15, [ip], #692 @ 0x2b4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r9, r6, r1 │ │ │ │ + strdeq sl, [r9], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd008 │ │ │ │ + bl 0xfebccfa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2 0, cr15, [r2, #-692] @ 0xfffffd4c │ │ │ │ + ldc2l 0, cr15, [r2], {173} @ 0xad │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, asr #2 │ │ │ │ + addeq sl, r9, r2, lsr #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd05c │ │ │ │ + bl 0xfebccffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vsra.s64 d16, d24, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2l 0, cr15, [r8], {173} @ 0xad │ │ │ │ + stc2 0, cr15, [r8], #692 @ 0x2b4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, ror #1 │ │ │ │ + addeq sl, r9, lr, asr #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd0b0 │ │ │ │ + bl 0xfebcd050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vsra.s64 d20, d8, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2 0, cr15, [lr], #692 @ 0x2b4 │ │ │ │ + ldc2l 0, cr15, [lr], #-692 @ 0xfffffd4c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq sl, r9, sl, r0 │ │ │ │ + strdeq sl, [r9], sl @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd104 │ │ │ │ + bl 0xfebcd0a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2 0, cr15, [r4], {173} @ 0xad │ │ │ │ + mrrc2 0, 10, pc, r4, cr13 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, asr #32 │ │ │ │ + addeq sl, r9, r6, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd158 │ │ │ │ + bl 0xfebcd0f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - mrrc2 0, 10, pc, sl, cr13 @ │ │ │ │ + stc2 0, cr15, [sl], #-692 @ 0xfffffd4c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r9, [r9], r2 │ │ │ │ + addeq sl, r9, r2, asr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd1ac │ │ │ │ + bl 0xfebcd14c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2 0, cr15, [r0], #-692 @ 0xfffffd4c │ │ │ │ + stc2 0, cr15, [r0], {173} @ 0xad │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r9, r9, lr, pc @ │ │ │ │ + strdeq r9, [r9], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd200 │ │ │ │ + bl 0xfebcd1a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vmla.f d22, d0, d0[7] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2 0, cr15, [r6], {173} @ 0xad │ │ │ │ + blx 0xff63228a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r9, r9, sl, asr #30 │ │ │ │ + addeq r9, r9, sl, lsr #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd254 │ │ │ │ + bl 0xfebcd1f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 q11, q8, d24 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xff7b233e │ │ │ │ + blx 0xfebb22de │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r9, [r9], r6 │ │ │ │ + addeq r9, r9, r6, asr pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd2a8 │ │ │ │ + bl 0xfebcd248 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xfed32392 │ │ │ │ + blx 0xfe132332 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r9, r9, r2, lsr #29 │ │ │ │ + addeq r9, r9, r2, lsl #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd2fc │ │ │ │ + bl 0xfebcd29c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vsra.s64 d23, d16, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xfe2b23e6 │ │ │ │ + blx 0x16b2386 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r9, r9, lr, asr #28 │ │ │ │ + addeq r9, r9, lr, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd350 │ │ │ │ + bl 0xfebcd2f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrne pc, ip, r4, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, pc, asr fp @ │ │ │ │ + andlt pc, r5, pc, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r9, [r9], sl │ │ │ │ + addeq r9, r9, sl, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd3a4 │ │ │ │ + bl 0xfebcd344 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r5, lsr fp @ │ │ │ │ + andlt pc, r5, r5, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, lsr #27 │ │ │ │ + addeq r9, r9, r6, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd3f8 │ │ │ │ + bl 0xfebcd398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, fp, lsl #22 │ │ │ │ + ldrdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, asr sp │ │ │ │ + @ instruction: 0x00899db2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd44c │ │ │ │ + bl 0xfebcd3ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r1, ror #21 │ │ │ │ + @ instruction: 0xb005fab1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r9, [r9], lr │ │ │ │ + addeq r9, r9, lr, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd4a0 │ │ │ │ + bl 0xfebcd440 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl (UNDEF: 108), r4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - @ instruction: 0xb005fab7 │ │ │ │ + andlt pc, r5, r7, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, lsr #25 │ │ │ │ + addeq r9, r9, sl, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd4f4 │ │ │ │ + bl 0xfebcd494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, sp, lsl #21 │ │ │ │ + andlt pc, r5, sp, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, asr ip │ │ │ │ + @ instruction: 0x00899cb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd548 │ │ │ │ + bl 0xfebcd4e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x51acf644 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r3, ror #20 │ │ │ │ + andlt pc, r5, r3, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, lsl #24 │ │ │ │ + addeq r9, r9, r2, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd59c │ │ │ │ + bl 0xfebcd53c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r9, lsr sl @ │ │ │ │ + andlt pc, r5, r9, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, lsr #23 │ │ │ │ + addeq r9, r9, lr, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd5f0 │ │ │ │ + bl 0xfebcd590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orreq pc, r4, r4, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, pc, lsl #20 │ │ │ │ + ldrdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, asr fp │ │ │ │ + @ instruction: 0x00899bba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd644 │ │ │ │ + bl 0xfebcd5e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r5, ror #19 │ │ │ │ + @ instruction: 0xb005f9b5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, lsl #22 │ │ │ │ + addeq r9, r9, r6, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd698 │ │ │ │ + bl 0xfebcd638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - @ instruction: 0xb005f9bb │ │ │ │ + andlt pc, r5, fp, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00899ab2 │ │ │ │ + addeq r9, r9, r2, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd6ec │ │ │ │ + bl 0xfebcd68c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r8, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - mullt r5, r1, r9 │ │ │ │ + andlt pc, r5, r1, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, asr sl │ │ │ │ + @ instruction: 0x00899abe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd740 │ │ │ │ + bl 0xfebcd6e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi (UNDEF: 100), r4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r7, ror #18 │ │ │ │ + andlt pc, r5, r7, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, lsl #20 │ │ │ │ + addeq r9, r9, sl, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd794 │ │ │ │ + bl 0xfebcd734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnmi pc, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, sp, lsr r9 @ │ │ │ │ + andlt pc, r5, sp, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008999b6 │ │ │ │ + addeq r9, r9, r6, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd7e8 │ │ │ │ + bl 0xfebcd788 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41a4f644 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r3, lsl r9 @ │ │ │ │ + andlt pc, r5, r3, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, ror #18 │ │ │ │ + addeq r9, r9, r2, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd83c │ │ │ │ + bl 0xfebcd7dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl R8_fiq, r4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r9, ror #17 │ │ │ │ + @ instruction: 0xb005f8b9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, lsl #18 │ │ │ │ + addeq r9, r9, lr, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd890 │ │ │ │ + bl 0xfebcd830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnmi pc, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - @ instruction: 0xb005f8bf │ │ │ │ + andlt pc, r5, pc, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008998ba │ │ │ │ + addeq r9, r9, sl, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd8e4 │ │ │ │ + bl 0xfebcd884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl (UNDEF: 104), r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - mullt r5, r5, r8 │ │ │ │ + andlt pc, r5, r5, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, ror #16 │ │ │ │ + addeq r9, r9, r6, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd938 │ │ │ │ + bl 0xfebcd8d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, fp, ror #16 │ │ │ │ + andlt pc, r5, fp, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, lsl r8 │ │ │ │ + addeq r9, r9, r2, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd98c │ │ │ │ + bl 0xfebcd92c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r1, asr #16 │ │ │ │ + andlt pc, r5, r1, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008997be │ │ │ │ + addeq r9, r9, lr, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd9e0 │ │ │ │ + bl 0xfebcd980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r7, lsl r8 @ │ │ │ │ + @ instruction: 0xf0ac6808 │ │ │ │ + andlt pc, r5, r7, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, ror #14 │ │ │ │ + addeq r9, r9, sl, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcda34 │ │ │ │ + bl 0xfebcd9d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, sp, ror #31 │ │ │ │ + @ instruction: 0xb005ffbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, lsl r7 │ │ │ │ + addeq r9, r9, r6, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcda88 │ │ │ │ + bl 0xfebcda28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, asr #31 │ │ │ │ + mullt r5, r3, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, asr #13 │ │ │ │ + addeq r9, r9, r2, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdadc │ │ │ │ + bl 0xfebcda7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsne pc, r0, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - mullt r5, r9, pc @ │ │ │ │ + andlt pc, r5, r9, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, ror #12 │ │ │ │ + addeq r9, r9, lr, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdb30 │ │ │ │ + bl 0xfebcdad0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc ip, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, ror #30 │ │ │ │ + andlt pc, r5, pc, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, lsl r6 │ │ │ │ + addeq r9, r9, sl, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdb84 │ │ │ │ + bl 0xfebcdb24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicvc pc, r0, r3, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r5, asr #30 │ │ │ │ + andlt pc, r5, r5, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, asr #11 │ │ │ │ + addeq r9, r9, r6, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdbd8 │ │ │ │ + bl 0xfebcdb78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, ip, r4, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, lsl pc @ │ │ │ │ + andlt pc, r5, fp, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, ror r5 │ │ │ │ + ldrdeq r9, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdc2c │ │ │ │ + bl 0xfebcdbcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi R8_usr, r4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - strdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, r1, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, lsl r5 │ │ │ │ + addeq r9, r9, lr, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdc80 │ │ │ │ + bl 0xfebcdc20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvs r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, asr #29 │ │ │ │ + mullt r5, r7, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, asr #9 │ │ │ │ + addeq r9, r9, sl, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdcd4 │ │ │ │ + bl 0xfebcdc74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvs pc, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - mullt r5, sp, lr │ │ │ │ + andlt pc, r5, sp, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, ror r4 │ │ │ │ + ldrdeq r9, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdd28 │ │ │ │ + bl 0xfebcdcc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, ror lr @ │ │ │ │ + andlt pc, r5, r3, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, lsr #8 │ │ │ │ + addeq r9, r9, r2, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdd7c │ │ │ │ + bl 0xfebcdd1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r8, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r9, asr #28 │ │ │ │ + andlt pc, r5, r9, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, asr #7 │ │ │ │ + addeq r9, r9, lr, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcddd0 │ │ │ │ + bl 0xfebcdd70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvs r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, lsl lr @ │ │ │ │ + andlt pc, r5, pc, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, ror r3 │ │ │ │ + ldrdeq r9, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcde24 │ │ │ │ + bl 0xfebcddc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61b8f643 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - strdlt pc, [r5], -r5 │ │ │ │ + andlt pc, r5, r5, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, lsr #6 │ │ │ │ + addeq r9, r9, r6, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcde78 │ │ │ │ + bl 0xfebcde18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscs pc, r4, r4, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, asr #27 │ │ │ │ + mullt r5, fp, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r9, [r9], r2 │ │ │ │ + addeq r9, r9, r2, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdecc │ │ │ │ + bl 0xfebcde6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r1, lsr #27 │ │ │ │ + andlt pc, r5, r1, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, ror r2 │ │ │ │ + ldrdeq r9, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdf20 │ │ │ │ + bl 0xfebcdec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscc pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, ror sp @ │ │ │ │ + andlt pc, r5, r7, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, lsr #4 │ │ │ │ + addeq r9, r9, sl, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdf74 │ │ │ │ + bl 0xfebcdf14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi (UNDEF: 96), r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, sp, asr #26 │ │ │ │ + andlt pc, r5, sp, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r9, [r9], r6 │ │ │ │ + addeq r9, r9, r6, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdfc8 │ │ │ │ + bl 0xfebcdf68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicne pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, lsr #26 │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, lsl #3 │ │ │ │ + addeq r9, r9, r2, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce01c │ │ │ │ + bl 0xfebcdfbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - strdlt pc, [r5], -r9 │ │ │ │ + andlt pc, r5, r9, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, lsr #2 │ │ │ │ + addeq r9, r9, lr, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce070 │ │ │ │ + bl 0xfebce010 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, asr #25 │ │ │ │ + mullt r5, pc, ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r9, [r9], sl │ │ │ │ + addeq r9, r9, sl, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce0c4 │ │ │ │ + bl 0xfebce064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r5, lsr #25 │ │ │ │ + andlt pc, r5, r5, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, lsl #1 │ │ │ │ + addeq r9, r9, r6, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce118 │ │ │ │ + bl 0xfebce0b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, ror ip @ │ │ │ │ + andlt pc, r5, fp, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, lsr r0 │ │ │ │ + umulleq r9, r9, r2, r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce16c │ │ │ │ + bl 0xfebce10c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r1, asr ip @ │ │ │ │ + andlt pc, r5, r1, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r9], lr │ │ │ │ + addeq r9, r9, lr, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce1c0 │ │ │ │ + bl 0xfebce160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 108), ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, lsr #24 │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsl #31 │ │ │ │ + addeq r8, r9, sl, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce214 │ │ │ │ + bl 0xfebce1b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsne pc, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - strdlt pc, [r5], -sp │ │ │ │ + andlt pc, r5, sp, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsr pc │ │ │ │ + umulleq r8, r9, r6, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce268 │ │ │ │ + bl 0xfebce208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - ldrdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, r3, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, ror #29 │ │ │ │ + addeq r8, r9, r2, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce2bc │ │ │ │ + bl 0xfebce25c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, ip, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r9, lsr #23 │ │ │ │ + andlt pc, r5, r9, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, lsl #29 │ │ │ │ + addeq r8, r9, lr, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce310 │ │ │ │ + bl 0xfebce2b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 96), pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, ror fp @ │ │ │ │ + andlt pc, r5, pc, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsr lr │ │ │ │ + umulleq r8, r9, sl, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce364 │ │ │ │ + bl 0xfebce304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31b8f24e │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r5, asr fp @ │ │ │ │ + andlt pc, r5, r5, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, ror #27 │ │ │ │ + addeq r8, r9, r6, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce3b8 │ │ │ │ + bl 0xfebce358 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, lsr #22 │ │ │ │ + strdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r9, r2, sp │ │ │ │ + strdeq r8, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce40c │ │ │ │ + bl 0xfebce3ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicmi pc, r0, lr, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r1, lsl #22 │ │ │ │ + ldrdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, lsr sp │ │ │ │ + umulleq r8, r9, lr, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce460 │ │ │ │ + bl 0xfebce400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asreq pc, lr, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - ldrdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, r7, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, ror #25 │ │ │ │ + addeq r8, r9, sl, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce4b4 │ │ │ │ + bl 0xfebce454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R12_usr, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, sp, lsr #21 │ │ │ │ + andlt pc, r5, sp, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r9, r6, ip │ │ │ │ + strdeq r8, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce508 │ │ │ │ + bl 0xfebce4a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11a8f24e │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, lsl #21 │ │ │ │ + andlt pc, r5, r3, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, asr #24 │ │ │ │ + addeq r8, r9, r2, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce55c │ │ │ │ + bl 0xfebce4fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41b8f240 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r9, asr sl @ │ │ │ │ + andlt pc, r5, r9, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, ror #23 │ │ │ │ + addeq r8, r9, lr, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce5b0 │ │ │ │ + bl 0xfebce550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqppl ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, lsr #20 │ │ │ │ + strdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r9, sl, fp │ │ │ │ + strdeq r8, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce604 │ │ │ │ + bl 0xfebce5a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r5, lsl #20 │ │ │ │ + ldrdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, asr #22 │ │ │ │ + addeq r8, r9, r6, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce658 │ │ │ │ + bl 0xfebce5f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, r8, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - ldrdlt pc, [r5], -fp │ │ │ │ + andlt pc, r5, fp, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r9], r2 │ │ │ │ + addeq r8, r9, r2, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce6ac │ │ │ │ + bl 0xfebce64c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - @ instruction: 0xb005f9b1 │ │ │ │ + andlt pc, r5, r1, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r9, lr, sl │ │ │ │ + strdeq r8, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce700 │ │ │ │ + bl 0xfebce6a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, r0, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, lsl #19 │ │ │ │ + andlt pc, r5, r7, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, asr #20 │ │ │ │ + addeq r8, r9, sl, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce754 │ │ │ │ + bl 0xfebce6f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvc pc, ip, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, sp, asr r9 @ │ │ │ │ + andlt pc, r5, sp, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r9], r6 │ │ │ │ + addeq r8, r9, r6, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce7a8 │ │ │ │ + bl 0xfebce748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, lsr r9 @ │ │ │ │ + andlt pc, r5, r3, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, lsr #19 │ │ │ │ + addeq r8, r9, r2, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce7fc │ │ │ │ + bl 0xfebce79c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, r4, r1, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r9, lsl #18 │ │ │ │ + ldrdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, asr #18 │ │ │ │ + addeq r8, r9, lr, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce850 │ │ │ │ + bl 0xfebce7f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - ldrdlt pc, [r5], -pc @ │ │ │ │ + andlt pc, r5, pc, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r9], sl │ │ │ │ + addeq r8, r9, sl, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce8a4 │ │ │ │ + bl 0xfebce844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, r4, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - @ instruction: 0xb005f8b5 │ │ │ │ + andlt pc, r5, r5, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsr #17 │ │ │ │ + addeq r8, r9, r6, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce8f8 │ │ │ │ + bl 0xfebce898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, lsl #17 │ │ │ │ + andlt pc, r5, fp, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, asr r8 │ │ │ │ + @ instruction: 0x008988b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce94c │ │ │ │ + bl 0xfebce8ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r1, ror #16 │ │ │ │ + andlt pc, r5, r1, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r9], lr │ │ │ │ + addeq r8, r9, lr, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce9a0 │ │ │ │ + bl 0xfebce940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvs pc, r8, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, lsr r8 @ │ │ │ │ + andlt pc, r5, r7, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsr #15 │ │ │ │ + addeq r8, r9, sl, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce9f4 │ │ │ │ + bl 0xfebce994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, sp, lsl #16 │ │ │ │ + @ instruction: 0xf0ab6808 │ │ │ │ + ldrdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, asr r7 │ │ │ │ + @ instruction: 0x008987b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcea48 │ │ │ │ + bl 0xfebce9e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, r0, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r3, ror #31 │ │ │ │ + @ instruction: 0xb005ffb3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, lsl #14 │ │ │ │ + addeq r8, r9, r2, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcea9c │ │ │ │ + bl 0xfebcea3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - @ instruction: 0xb005ffb9 │ │ │ │ + andlt pc, r5, r9, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, lsr #13 │ │ │ │ + addeq r8, r9, lr, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceaf0 │ │ │ │ + bl 0xfebcea90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 104), pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, lsl #31 │ │ │ │ + andlt pc, r5, pc, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, asr r6 │ │ │ │ + @ instruction: 0x008986ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceb44 │ │ │ │ + bl 0xfebceae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, ror #30 │ │ │ │ + andlt pc, r5, r5, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsl #12 │ │ │ │ + addeq r8, r9, r6, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceb98 │ │ │ │ + bl 0xfebceb38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, fp, lsr pc @ │ │ │ │ + andlt pc, r5, fp, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008985b2 │ │ │ │ + addeq r8, r9, r2, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcebec │ │ │ │ + bl 0xfebceb8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvc pc, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, lsl pc @ │ │ │ │ + andlt pc, r5, r1, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, asr r5 │ │ │ │ + @ instruction: 0x008985be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcec40 │ │ │ │ + bl 0xfebcebe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq (UNDEF: 100), ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r7, ror #29 │ │ │ │ + @ instruction: 0xb005feb7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsl #10 │ │ │ │ + addeq r8, r9, sl, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcec94 │ │ │ │ + bl 0xfebcec34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicvs pc, ip, pc, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - @ instruction: 0xb005febd │ │ │ │ + andlt pc, r5, sp, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008984b6 │ │ │ │ + addeq r8, r9, r6, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcece8 │ │ │ │ + bl 0xfebcec88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - mullt r5, r3, lr │ │ │ │ + andlt pc, r5, r3, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, ror #8 │ │ │ │ + addeq r8, r9, r2, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebced3c │ │ │ │ + bl 0xfebcecdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, r4, pc, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, ror #28 │ │ │ │ + andlt pc, r5, r9, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, lsl #8 │ │ │ │ + addeq r8, r9, lr, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebced90 │ │ │ │ + bl 0xfebced30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, lsr lr @ │ │ │ │ + andlt pc, r5, pc, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008983ba │ │ │ │ + addeq r8, r9, sl, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcede4 │ │ │ │ + bl 0xfebced84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrscs pc, lr, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, lsl lr @ │ │ │ │ + andlt pc, r5, r5, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, ror #6 │ │ │ │ + addeq r8, r9, r6, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcee38 │ │ │ │ + bl 0xfebcedd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, fp, ror #27 │ │ │ │ + @ instruction: 0xb005fdbb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, lsl r3 │ │ │ │ + addeq r8, r9, r2, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcee8c │ │ │ │ + bl 0xfebcee2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, asr #27 │ │ │ │ + mullt r5, r1, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008982be │ │ │ │ + addeq r8, r9, lr, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceee0 │ │ │ │ + bl 0xfebcee80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - mullt r5, r7, sp │ │ │ │ + andlt pc, r5, r7, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, ror #4 │ │ │ │ + addeq r8, r9, sl, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcef34 │ │ │ │ + bl 0xfebceed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, ror #26 │ │ │ │ + andlt pc, r5, sp, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsl r2 │ │ │ │ + addeq r8, r9, r6, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcef88 │ │ │ │ + bl 0xfebcef28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc R12_fiq, r0 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r3, asr #26 │ │ │ │ + andlt pc, r5, r3, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, asr #3 │ │ │ │ + addeq r8, r9, r2, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcefdc │ │ │ │ + bl 0xfebcef7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrscc pc, r0, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, lsl sp @ │ │ │ │ + andlt pc, r5, r9, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, ror #2 │ │ │ │ + addeq r8, r9, lr, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf030 │ │ │ │ + bl 0xfebcefd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, ror #25 │ │ │ │ + @ instruction: 0xb005fcbf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsl r1 │ │ │ │ + addeq r8, r9, sl, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf084 │ │ │ │ + bl 0xfebcf024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsmi pc, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, asr #25 │ │ │ │ + mullt r5, r5, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, asr #1 │ │ │ │ + addeq r8, r9, r6, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf0d8 │ │ │ │ + bl 0xfebcf078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, r0, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - mullt r5, fp, ip │ │ │ │ + andlt pc, r5, fp, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, ror r0 │ │ │ │ + ldrdeq r8, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf12c │ │ │ │ + bl 0xfebcf0cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r4, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, ror ip @ │ │ │ │ + andlt pc, r5, r1, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, lsl r0 │ │ │ │ + addeq r8, r9, lr, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf180 │ │ │ │ + bl 0xfebcf120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r7, asr #24 │ │ │ │ + andlt pc, r5, r7, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, asr #31 │ │ │ │ + addeq r8, r9, sl, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf1d4 │ │ │ │ + bl 0xfebcf174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, r4, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, lsl ip @ │ │ │ │ + andlt pc, r5, sp, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, ror pc │ │ │ │ + ldrdeq r7, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf228 │ │ │ │ + bl 0xfebcf1c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - strdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, r3, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsr #30 │ │ │ │ + addeq r7, r9, r2, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf27c │ │ │ │ + bl 0xfebcf21c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, asr #23 │ │ │ │ + mullt r5, r9, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, asr #29 │ │ │ │ + addeq r7, r9, lr, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf2d0 │ │ │ │ + bl 0xfebcf270 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - mullt r5, pc, fp @ │ │ │ │ + andlt pc, r5, pc, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, ror lr │ │ │ │ + ldrdeq r7, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf324 │ │ │ │ + bl 0xfebcf2c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, ror fp @ │ │ │ │ + andlt pc, r5, r5, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, lsr #28 │ │ │ │ + addeq r7, r9, r6, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf378 │ │ │ │ + bl 0xfebcf318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, fp, asr #22 │ │ │ │ + andlt pc, r5, fp, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r7, [r9], r2 │ │ │ │ + addeq r7, r9, r2, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf3cc │ │ │ │ + bl 0xfebcf36c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, r0, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, lsr #22 │ │ │ │ + strdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, ror sp │ │ │ │ + ldrdeq r7, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf420 │ │ │ │ + bl 0xfebcf3c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - strdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, r7, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, lsr #26 │ │ │ │ + addeq r7, r9, sl, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf474 │ │ │ │ + bl 0xfebcf414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 108), lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, asr #21 │ │ │ │ + mullt r5, sp, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r7, [r9], r6 │ │ │ │ + addeq r7, r9, r6, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf4c8 │ │ │ │ + bl 0xfebcf468 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r3, lsr #21 │ │ │ │ + andlt pc, r5, r3, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsl #25 │ │ │ │ + addeq r7, r9, r2, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf51c │ │ │ │ + bl 0xfebcf4bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, ror sl @ │ │ │ │ + andlt pc, r5, r9, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsr #24 │ │ │ │ + addeq r7, r9, lr, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf570 │ │ │ │ + bl 0xfebcf510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31acf241 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, asr #20 │ │ │ │ + andlt pc, r5, pc, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r7, [r9], sl │ │ │ │ + addeq r7, r9, sl, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf5c4 │ │ │ │ + bl 0xfebcf564 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc R8_fiq, r1 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, lsr #20 │ │ │ │ + strdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, lsl #23 │ │ │ │ + addeq r7, r9, r6, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf618 │ │ │ │ + bl 0xfebcf5b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21a4f241 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - strdlt pc, [r5], -fp │ │ │ │ + andlt pc, r5, fp, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsr fp │ │ │ │ + umulleq r7, r9, r2, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf66c │ │ │ │ + bl 0xfebcf60c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvs pc, r0, lr, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - ldrdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, r1, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r7, [r9], lr │ │ │ │ + addeq r7, r9, lr, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf6c0 │ │ │ │ + bl 0xfebcf660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r7, lsr #19 │ │ │ │ + andlt pc, r5, r7, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, lsl #21 │ │ │ │ + addeq r7, r9, sl, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf714 │ │ │ │ + bl 0xfebcf6b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, r8, lr, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, ror r9 @ │ │ │ │ + andlt pc, r5, sp, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, lsr sl │ │ │ │ + umulleq r7, r9, r6, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf768 │ │ │ │ + bl 0xfebcf708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r3, asr r9 @ │ │ │ │ + andlt pc, r5, r3, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, ror #19 │ │ │ │ + addeq r7, r9, r2, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf7bc │ │ │ │ + bl 0xfebcf75c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, lsr #18 │ │ │ │ + strdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsl #19 │ │ │ │ + addeq r7, r9, lr, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf810 │ │ │ │ + bl 0xfebcf7b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvs pc, r0, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + andlt pc, r5, pc, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, lsr r9 │ │ │ │ + umulleq r7, r9, sl, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf864 │ │ │ │ + bl 0xfebcf804 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - ldrdlt pc, [r5], -r5 │ │ │ │ + andlt pc, r5, r5, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, ror #17 │ │ │ │ + addeq r7, r9, r6, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf8b8 │ │ │ │ + bl 0xfebcf858 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, fp, lsr #17 │ │ │ │ + andlt pc, r5, fp, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r7, r9, r2, r8 │ │ │ │ + strdeq r7, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf90c │ │ │ │ + bl 0xfebcf8ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, lsl #17 │ │ │ │ + andlt pc, r5, r1, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsr r8 │ │ │ │ + umulleq r7, r9, lr, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf960 │ │ │ │ + bl 0xfebcf900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrne pc, r0, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r7, asr r8 @ │ │ │ │ + andlt pc, r5, r7, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, ror #15 │ │ │ │ + addeq r7, r9, sl, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf9b4 │ │ │ │ + bl 0xfebcf954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R12_usr, r0 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, lsr #16 │ │ │ │ + @ instruction: 0xf0aa6808 │ │ │ │ + strdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r7, r9, r6, r7 │ │ │ │ + strdeq r7, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfa08 │ │ │ │ + bl 0xfebcf9a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21a8f240 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r3, lsl #16 │ │ │ │ + @ instruction: 0xf0aa6808 │ │ │ │ + ldrdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, asr #14 │ │ │ │ + addeq r7, r9, r2, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfa5c │ │ │ │ + bl 0xfebcf9fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - ldrdlt pc, [r5], -r9 │ │ │ │ + andlt pc, r5, r9, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, ror #13 │ │ │ │ + addeq r7, r9, lr, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfab0 │ │ │ │ + bl 0xfebcfa50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsmi pc, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, pc, lsr #31 │ │ │ │ + andlt pc, r5, pc, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r7, r9, sl, r6 │ │ │ │ + strdeq r7, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfb04 │ │ │ │ + bl 0xfebcfaa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnppl ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r5, lsl #31 │ │ │ │ + andlt pc, r5, r5, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, asr #12 │ │ │ │ + addeq r7, r9, r6, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfb58 │ │ │ │ + bl 0xfebcfaf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccc pc, r4, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, fp, asr pc @ │ │ │ │ + andlt pc, r5, fp, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r7, [r9], r2 │ │ │ │ + addeq r7, r9, r2, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfbac │ │ │ │ + bl 0xfebcfb4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r1, lsr pc @ │ │ │ │ + andlt pc, r5, r1, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r7, r9, lr, r5 │ │ │ │ + strdeq r7, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfc00 │ │ │ │ + bl 0xfebcfba0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21bcf24b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r7, lsl #30 │ │ │ │ + ldrdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, asr #10 │ │ │ │ + addeq r7, r9, sl, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfc54 │ │ │ │ + bl 0xfebcfbf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - ldrdlt pc, [r5], -sp │ │ │ │ + andlt pc, r5, sp, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r7, [r9], r6 │ │ │ │ + addeq r7, r9, r6, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfca8 │ │ │ │ + bl 0xfebcfc48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - @ instruction: 0xb005feb3 │ │ │ │ + andlt pc, r5, r3, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsr #9 │ │ │ │ + addeq r7, r9, r2, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfcfc │ │ │ │ + bl 0xfebcfc9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r9, lsl #29 │ │ │ │ + andlt pc, r5, r9, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, asr #8 │ │ │ │ + addeq r7, r9, lr, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfd50 │ │ │ │ + bl 0xfebcfcf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 100), lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, pc, asr lr @ │ │ │ │ + andlt pc, r5, pc, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r7, [r9], sl │ │ │ │ + addeq r7, r9, sl, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfda4 │ │ │ │ + bl 0xfebcfd44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R8_usr, r1 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r5, lsr lr @ │ │ │ │ + andlt pc, r5, r5, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, lsr #7 │ │ │ │ + addeq r7, r9, r6, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfdf8 │ │ │ │ + bl 0xfebcfd98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, fp, lsl #28 │ │ │ │ + ldrdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, asr r3 │ │ │ │ + @ instruction: 0x008973b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfe4c │ │ │ │ + bl 0xfebcfdec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, r8, lr, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r1, ror #27 │ │ │ │ + @ instruction: 0xb005fdb1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r7, [r9], lr │ │ │ │ + addeq r7, r9, lr, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfea0 │ │ │ │ + bl 0xfebcfe40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - @ instruction: 0xb005fdb7 │ │ │ │ + andlt pc, r5, r7, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, lsr #5 │ │ │ │ + addeq r7, r9, sl, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfef4 │ │ │ │ + bl 0xfebcfe94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, sp, lsl #27 │ │ │ │ + andlt pc, r5, sp, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, asr r2 │ │ │ │ + @ instruction: 0x008972b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcff48 │ │ │ │ + bl 0xfebcfee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrmi pc, r0, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r3, ror #26 │ │ │ │ + andlt pc, r5, r3, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsl #4 │ │ │ │ + addeq r7, r9, r2, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcff9c │ │ │ │ + bl 0xfebcff3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r9, lsr sp @ │ │ │ │ + andlt pc, r5, r9, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsr #3 │ │ │ │ + addeq r7, r9, lr, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfff0 │ │ │ │ + bl 0xfebcff90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, pc, lsl #26 │ │ │ │ + ldrdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, asr r1 │ │ │ │ + @ instruction: 0x008971ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0044 │ │ │ │ + bl 0xfebcffe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 104), sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r5, ror #25 │ │ │ │ + @ instruction: 0xb005fcb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, lsl #2 │ │ │ │ + addeq r7, r9, r6, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0098 │ │ │ │ + bl 0xfebd0038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - @ instruction: 0xb005fcbb │ │ │ │ + andlt pc, r5, fp, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strheq r7, [r9], r2 │ │ │ │ + addeq r7, r9, r2, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd00ec │ │ │ │ + bl 0xfebd008c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - mullt r5, r1, ip │ │ │ │ + andlt pc, r5, r1, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, asr r0 │ │ │ │ + strheq r7, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0140 │ │ │ │ + bl 0xfebd00e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, r8, r0, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r7, ror #24 │ │ │ │ + andlt pc, r5, r7, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl │ │ │ │ + addeq r7, r9, sl, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0194 │ │ │ │ + bl 0xfebd0134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, sp, lsr ip @ │ │ │ │ + andlt pc, r5, sp, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00896fb6 │ │ │ │ + addeq r7, r9, r6, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd01e8 │ │ │ │ + bl 0xfebd0188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r3, lsl ip @ │ │ │ │ + andlt pc, r5, r3, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, ror #30 │ │ │ │ + addeq r6, r9, r2, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd023c │ │ │ │ + bl 0xfebd01dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrmi pc, r8, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r9, ror #23 │ │ │ │ + @ instruction: 0xb005fbb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, lsl #30 │ │ │ │ + addeq r6, r9, lr, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0290 │ │ │ │ + bl 0xfebd0230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsne pc, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - @ instruction: 0xb005fbbf │ │ │ │ + andlt pc, r5, pc, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00896eba │ │ │ │ + addeq r6, r9, sl, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd02e4 │ │ │ │ + bl 0xfebd0284 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - mullt r5, r5, fp │ │ │ │ + andlt pc, r5, r5, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, ror #28 │ │ │ │ + addeq r6, r9, r6, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0338 │ │ │ │ + bl 0xfebd02d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, fp, ror #22 │ │ │ │ + andlt pc, r5, fp, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, lsl lr │ │ │ │ + addeq r6, r9, r2, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd038c │ │ │ │ + bl 0xfebd032c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r1, asr #22 │ │ │ │ + andlt pc, r5, r1, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00896dbe │ │ │ │ + addeq r6, r9, lr, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd03e0 │ │ │ │ + bl 0xfebd0380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r7, lsl fp @ │ │ │ │ + andlt pc, r5, r7, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, ror #26 │ │ │ │ + addeq r6, r9, sl, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0434 │ │ │ │ + bl 0xfebd03d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvc pc, r8, r1, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, sp, ror #21 │ │ │ │ + @ instruction: 0xb005fabd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, lsl sp │ │ │ │ + addeq r6, r9, r6, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0488 │ │ │ │ + bl 0xfebd0428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq ip, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r3, asr #21 │ │ │ │ + mullt r5, r3, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, asr #25 │ │ │ │ + addeq r6, r9, r2, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd04dc │ │ │ │ + bl 0xfebd047c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, r0, r2, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - mullt r5, r9, sl │ │ │ │ + andlt pc, r5, r9, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, ror #24 │ │ │ │ + addeq r6, r9, lr, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0530 │ │ │ │ + bl 0xfebd04d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, r4, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, pc, ror #20 │ │ │ │ + andlt pc, r5, pc, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, lsl ip │ │ │ │ + addeq r6, r9, sl, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0584 │ │ │ │ + bl 0xfebd0524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r5, asr #20 │ │ │ │ + andlt pc, r5, r5, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, asr #23 │ │ │ │ + addeq r6, r9, r6, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd05d8 │ │ │ │ + bl 0xfebd0578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, fp, lsl sl @ │ │ │ │ + andlt pc, r5, fp, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, ror fp │ │ │ │ + ldrdeq r6, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd062c │ │ │ │ + bl 0xfebd05cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 96), r1 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - strdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, r1, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, lsl fp │ │ │ │ + addeq r6, r9, lr, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0680 │ │ │ │ + bl 0xfebd0620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicvc pc, ip, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r7, asr #19 │ │ │ │ + mullt r5, r7, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, asr #21 │ │ │ │ + addeq r6, r9, sl, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd06d4 │ │ │ │ + bl 0xfebd0674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsne pc, ip, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - mullt r5, sp, r9 │ │ │ │ + andlt pc, r5, sp, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, ror sl │ │ │ │ + ldrdeq r6, [r9], r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0728 │ │ │ │ + bl 0xfebd06c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r3, ror r9 @ │ │ │ │ + andlt pc, r5, r3, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, lsr #20 │ │ │ │ + addeq r6, r9, r2, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd077c │ │ │ │ + bl 0xfebd071c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r9, asr #18 │ │ │ │ + andlt pc, r5, r9, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, asr #19 │ │ │ │ + addeq r6, r9, lr, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd07d0 │ │ │ │ + bl 0xfebd0770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, pc, lsl r9 @ │ │ │ │ + andlt pc, r5, pc, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, ror r9 │ │ │ │ + ldrdeq r6, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0824 │ │ │ │ + bl 0xfebd07c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - strdlt pc, [r5], -r5 │ │ │ │ + andlt pc, r5, r5, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, lsr #18 │ │ │ │ + addeq r6, r9, r6, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0878 │ │ │ │ + bl 0xfebd0818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, fp, asr #17 │ │ │ │ + mullt r5, fp, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r6, [r9], r2 │ │ │ │ + addeq r6, r9, r2, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd08cc │ │ │ │ + bl 0xfebd086c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61b4f644 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r1, lsr #17 │ │ │ │ + andlt pc, r5, r1, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, ror r8 │ │ │ │ + ldrdeq r6, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0920 │ │ │ │ + bl 0xfebd08c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r7, ror r8 @ │ │ │ │ + andlt pc, r5, r7, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, lsr #16 │ │ │ │ + addeq r6, r9, sl, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0974 │ │ │ │ + bl 0xfebd0914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71bcf644 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, sp, asr #16 │ │ │ │ + andlt pc, r5, sp, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r6, [r9], r6 @ │ │ │ │ + addeq r6, r9, r6, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd09c8 │ │ │ │ + bl 0xfebd0968 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r3, lsr #16 │ │ │ │ + @ instruction: 0xf0a96808 │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, lsl #15 │ │ │ │ + addeq r6, r9, r2, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0a1c │ │ │ │ + bl 0xfebd09bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrmi pc, r5, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0a96808 │ │ │ │ - strdlt pc, [r5], -r9 │ │ │ │ + andlt pc, r5, r9, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, lsr #14 │ │ │ │ + addeq r6, r9, lr, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0a70 │ │ │ │ + bl 0xfebd0a10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl R12_usr, r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0a96808 │ │ │ │ - andlt pc, r5, pc, asr #31 │ │ │ │ + mullt r5, pc, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r6, [r9], sl │ │ │ │ + addeq r6, r9, sl, lsr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0ac4 │ │ │ │ + bl 0xfebd0a64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q8 │ │ │ │ - vbic.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 q8, q8, d12 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdavc r8, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - stc2l 0, cr15, [r4], #676 @ 0x2a4 │ │ │ │ + ldc2 0, cr15, [r4], #676 @ 0x2a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a96808 │ │ │ │ - mullt r4, fp, pc @ │ │ │ │ + andlt pc, r4, fp, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r6, r9, sl, ror #12 │ │ │ │ + addeq r6, r9, sl, asr #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0b2c │ │ │ │ + bl 0xfebd0acc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q8 │ │ │ │ - vbic.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 q8, q8, d12 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdavc r8, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - ldc2 0, cr15, [r0], #676 @ 0x2a4 │ │ │ │ + stc2 0, cr15, [r0], {169} @ 0xa9 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a96808 │ │ │ │ - andlt pc, r4, r7, ror #30 │ │ │ │ + andlt pc, r4, r7, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r6, r9, r2, lsl #12 │ │ │ │ + addeq r6, r9, r2, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0b94 │ │ │ │ + bl 0xfebd0b34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmvn.i32 q11, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff0ef0a9 │ │ │ │ + cdp2 0, 13, cr15, cr14, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008965b6 │ │ │ │ + addeq r6, r9, r6, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0be8 │ │ │ │ + bl 0xfebd0b88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c06cfc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 14, cr15, cr4, cr9, {5} │ │ │ │ + cdp2 0, 11, cr15, cr4, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r2, ror #10 │ │ │ │ + addeq r6, r9, r2, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0c3c │ │ │ │ + bl 0xfebd0bdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 , d16, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 11, cr15, cr10, cr9, {5} │ │ │ │ + cdp2 0, 8, cr15, cr10, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, lr, lsl #10 │ │ │ │ + addeq r6, r9, lr, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0c90 │ │ │ │ + bl 0xfebd0c30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 q8, d0, d4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 9, cr15, cr0, cr9, {5} │ │ │ │ + cdp2 0, 6, cr15, cr0, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008964ba │ │ │ │ + addeq r6, r9, sl, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0ce4 │ │ │ │ + bl 0xfebd0c84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 q8, d16, d8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 6, cr15, cr6, cr9, {5} │ │ │ │ + cdp2 0, 3, cr15, cr6, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r6, ror #8 │ │ │ │ + addeq r6, r9, r6, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0d38 │ │ │ │ + bl 0xfebd0cd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 , d0, d12 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 3, cr15, cr12, cr9, {5} │ │ │ │ + cdp2 0, 0, cr15, cr12, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r2, lsl r4 │ │ │ │ + addeq r6, r9, r2, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0d8c │ │ │ │ + bl 0xfebd0d2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d16, d0, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 1, cr15, cr2, cr9, {5} │ │ │ │ + stc2l 0, cr15, [r2, #676]! @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008963be │ │ │ │ + addeq r6, r9, lr, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0de0 │ │ │ │ + bl 0xfebd0d80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d16, d16, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r8, #676]! @ 0x2a4 │ │ │ │ + ldc2 0, cr15, [r8, #676]! @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, sl, ror #6 │ │ │ │ + addeq r6, r9, sl, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0e34 │ │ │ │ + bl 0xfebd0dd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmov.i32 , #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [lr, #676]! @ 0x2a4 │ │ │ │ + stc2 0, cr15, [lr, #676] @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r6, lsl r3 │ │ │ │ + addeq r6, r9, r6, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0e88 │ │ │ │ + bl 0xfebd0e28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c01cd4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r4, #676] @ 0x2a4 │ │ │ │ + stc2l 0, cr15, [r4, #-676]! @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r2, asr #5 │ │ │ │ + addeq r6, r9, r2, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0edc │ │ │ │ + bl 0xfebd0e7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmov.i32 q9, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [sl, #-676]! @ 0xfffffd5c │ │ │ │ + ldc2 0, cr15, [sl, #-676]! @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, lr, ror #4 │ │ │ │ + addeq r6, r9, lr, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0f30 │ │ │ │ + bl 0xfebd0ed0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c02cdc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r0, #-676] @ 0xfffffd5c │ │ │ │ + ldc2 0, cr15, [r0, #-676] @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, sl, lsl r2 │ │ │ │ + addeq r6, r9, sl, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0f84 │ │ │ │ + bl 0xfebd0f24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d19, d0, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r6, #-676] @ 0xfffffd5c │ │ │ │ + stc2l 0, cr15, [r6], #676 @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r6, asr #3 │ │ │ │ + addeq r6, r9, r6, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0fd8 │ │ │ │ + bl 0xfebd0f78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d19, d16, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [ip], #676 @ 0x2a4 │ │ │ │ + ldc2 0, cr15, [ip], #676 @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r2, ror r1 │ │ │ │ + ldrdeq r6, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd102c │ │ │ │ + bl 0xfebd0fcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d20, d0, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r2], {169} @ 0xa9 │ │ │ │ + ldc2 0, cr15, [r2], {169} @ 0xa9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, lr, lsl r1 │ │ │ │ + addeq r6, r9, lr, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1080 │ │ │ │ + bl 0xfebd1020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d20, d16, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r8], {169} @ 0xa9 │ │ │ │ + stc2l 0, cr15, [r8], #-676 @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, sl, asr #1 │ │ │ │ + addeq r6, r9, sl, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd10d4 │ │ │ │ + bl 0xfebd1074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmvn.i32 , #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [lr], #-676 @ 0xfffffd5c │ │ │ │ + ldc2 0, cr15, [lr], #-676 @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r6, ror r0 │ │ │ │ + ldrdeq r6, [r9], r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1128 │ │ │ │ + bl 0xfebd10c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c05cf4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcrr2 0, 10, pc, r4, cr9 @ │ │ │ │ + ldc2 0, cr15, [r4], {169} @ 0xa9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r2, lsr #32 │ │ │ │ + addeq r6, r9, r2, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd117c │ │ │ │ + bl 0xfebd111c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vqdmulh.s d23, d16, d0[0] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [sl], {169} @ 0xa9 │ │ │ │ + blx 0xffb361f6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, asr #31 │ │ │ │ + addeq r6, r9, lr, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd11d0 │ │ │ │ + bl 0xfebd1170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vqdmulh.s d16, d0, d0[1] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xffcb62aa │ │ │ │ + blx 0xff0b624a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, ror pc │ │ │ │ + ldrdeq r5, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1224 │ │ │ │ + bl 0xfebd11c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vqdmulh.s d16, d16, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff2362fe │ │ │ │ + blx 0xfe63629e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsr #30 │ │ │ │ + addeq r5, r9, r6, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1278 │ │ │ │ + bl 0xfebd1218 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vqdmulh.s d17, d0, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe7b6352 │ │ │ │ + blx 0x1bb62f2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r9], r2 │ │ │ │ + addeq r5, r9, r2, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd12cc │ │ │ │ + bl 0xfebd126c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ @ instruction: 0xf2c01cd0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1d363a6 │ │ │ │ + blx 0x1136346 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, ror lr │ │ │ │ + ldrdeq r5, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1320 │ │ │ │ + bl 0xfebd12c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vmov.i32 q9, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x12b63fa │ │ │ │ + blx 0x6b639a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, lsr #28 │ │ │ │ + addeq r5, r9, sl, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1374 │ │ │ │ + bl 0xfebd1314 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ @ instruction: 0xf2c01c90 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x83644e │ │ │ │ + blx 0xffc363ec │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r9], r6 │ │ │ │ + addeq r5, r9, r6, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd13c8 │ │ │ │ + bl 0xfebd1368 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmov.i32 d18, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xffdb64a0 │ │ │ │ + blx 0xff1b6440 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, lsl #27 │ │ │ │ + addeq r5, r9, r2, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd141c │ │ │ │ + bl 0xfebd13bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ @ instruction: 0xf2c02c98 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff3364f4 │ │ │ │ + blx 0xfe736494 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, lsr #26 │ │ │ │ + addeq r5, r9, lr, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1470 │ │ │ │ + bl 0xfebd1410 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe8b6548 │ │ │ │ + blx 0x1cb64e8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r9], sl │ │ │ │ + addeq r5, r9, sl, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd14c4 │ │ │ │ + bl 0xfebd1464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 , d16, d16 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1e3659c │ │ │ │ + blx 0x123653c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsl #25 │ │ │ │ + addeq r5, r9, r6, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1518 │ │ │ │ + bl 0xfebd14b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 q10, d0, d20 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x13b65f0 │ │ │ │ + blx 0x7b6590 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, lsr ip │ │ │ │ + umulleq r5, r9, r2, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd156c │ │ │ │ + bl 0xfebd150c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 q10, d16, d24 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x936644 │ │ │ │ + @ instruction: 0xf9f2f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r9], lr │ │ │ │ + addeq r5, r9, lr, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd15c0 │ │ │ │ + bl 0xfebd1560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 , d0, d28 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9f8f0a9 │ │ │ │ + @ instruction: 0xf9c8f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, lsl #23 │ │ │ │ + addeq r5, r9, sl, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1614 │ │ │ │ + bl 0xfebd15b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ @ instruction: 0xf2c05cb0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9cef0a9 │ │ │ │ + @ instruction: 0xf99ef0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsr fp │ │ │ │ + umulleq r5, r9, r6, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1668 │ │ │ │ + bl 0xfebd1608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmvn.i32 d22, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9a4f0a9 │ │ │ │ + @ instruction: 0xf974f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, ror #21 │ │ │ │ + addeq r5, r9, r2, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd16bc │ │ │ │ + bl 0xfebd165c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ @ instruction: 0xf2c06cb8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf97af0a9 │ │ │ │ + @ instruction: 0xf94af0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, lsl #21 │ │ │ │ + addeq r5, r9, lr, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1710 │ │ │ │ + bl 0xfebd16b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmvn.i32 d23, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf950f0a9 │ │ │ │ + @ instruction: 0xf920f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, lsr sl │ │ │ │ + umulleq r5, r9, sl, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1764 │ │ │ │ + bl 0xfebd1704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vqdmulh.s d21, d0, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf926f0a9 │ │ │ │ + @ instruction: 0xf8f6f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, ror #19 │ │ │ │ + addeq r5, r9, r6, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd17b8 │ │ │ │ + bl 0xfebd1758 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vmvn.i32 q11, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8fcf0a9 │ │ │ │ + @ instruction: 0xf8ccf0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r9, r2, r9 │ │ │ │ + strdeq r5, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd180c │ │ │ │ + bl 0xfebd17ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vmov.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8d2f0a9 │ │ │ │ + @ instruction: 0xf8a2f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, lsr r9 │ │ │ │ + umulleq r5, r9, lr, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1860 │ │ │ │ + bl 0xfebd1800 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vqdmulh.s d20, d16, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8a8f0a9 │ │ │ │ + @ instruction: 0xf878f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, ror #17 │ │ │ │ + addeq r5, r9, sl, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd18b4 │ │ │ │ + bl 0xfebd1854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vqdmulh.s d21, d16, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf87ef0a9 │ │ │ │ + @ instruction: 0xf84ef0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r9, r6, r8 │ │ │ │ + strdeq r5, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1908 │ │ │ │ + bl 0xfebd18a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ @ instruction: 0xf2c02cd4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf854f0a9 │ │ │ │ + @ instruction: 0xf824f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, asr #16 │ │ │ │ + addeq r5, r9, r2, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd195c │ │ │ │ + bl 0xfebd18fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ @ instruction: 0xf2c03cdc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf82af0a9 │ │ │ │ + @ instruction: 0xfffaf0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, ror #15 │ │ │ │ + addeq r5, r9, lr, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd19b0 │ │ │ │ + bl 0xfebd1950 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vqdmulh.s d20, d0, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf800f0a9 │ │ │ │ + @ instruction: 0xffd0f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r9, sl, r7 │ │ │ │ + strdeq r5, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1a04 │ │ │ │ + bl 0xfebd19a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vmov.i32 q9, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffd6f0a8 │ │ │ │ + @ instruction: 0xffa6f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, asr #14 │ │ │ │ + addeq r5, r9, r6, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1a58 │ │ │ │ + bl 0xfebd19f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmull.s8 q8, d16, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffacf0a8 │ │ │ │ + @ instruction: 0xff7cf0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r9], r2 │ │ │ │ + addeq r5, r9, r2, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1aac │ │ │ │ + bl 0xfebd1a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ @ instruction: 0xf2c06cf4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff82f0a8 │ │ │ │ + @ instruction: 0xff52f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r9, lr, r6 │ │ │ │ + strdeq r5, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1b00 │ │ │ │ + bl 0xfebd1aa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff58f0a8 │ │ │ │ + @ instruction: 0xff28f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, asr #12 │ │ │ │ + addeq r5, r9, sl, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1b54 │ │ │ │ + bl 0xfebd1af4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff2ef0a8 │ │ │ │ + cdp2 0, 15, cr15, cr14, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r9], r6 │ │ │ │ + addeq r5, r9, r6, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1ba8 │ │ │ │ + bl 0xfebd1b48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff04f0a8 │ │ │ │ + cdp2 0, 13, cr15, cr4, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, lsr #11 │ │ │ │ + addeq r5, r9, r2, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1bfc │ │ │ │ + bl 0xfebd1b9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ @ instruction: 0xf2c07cfc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 13, cr15, cr10, cr8, {5} │ │ │ │ + cdp2 0, 10, cr15, cr10, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, asr #10 │ │ │ │ + addeq r5, r9, lr, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1c50 │ │ │ │ + bl 0xfebd1bf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 q11, d16, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 11, cr15, cr0, cr8, {5} │ │ │ │ + cdp2 0, 8, cr15, cr0, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r9], sl │ │ │ │ + addeq r5, r9, sl, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1ca4 │ │ │ │ + bl 0xfebd1c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c01cdc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 8, cr15, cr6, cr8, {5} │ │ │ │ + cdp2 0, 5, cr15, cr6, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsr #9 │ │ │ │ + addeq r5, r9, r6, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1cf8 │ │ │ │ + bl 0xfebd1c98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d18, d0, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 5, cr15, cr12, cr8, {5} │ │ │ │ + cdp2 0, 2, cr15, cr12, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, asr r4 │ │ │ │ + @ instruction: 0x008954b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1d4c │ │ │ │ + bl 0xfebd1cec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vqdmulh.s d23, d16, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 3, cr15, cr2, cr8, {5} │ │ │ │ + cdp2 0, 0, cr15, cr2, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r9], lr │ │ │ │ + addeq r5, r9, lr, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1da0 │ │ │ │ + bl 0xfebd1d40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmov.i32 q8, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 0, cr15, cr8, cr8, {5} │ │ │ │ + ldc2l 0, cr15, [r8, #672] @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, lsr #7 │ │ │ │ + addeq r5, r9, sl, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1df4 │ │ │ │ + bl 0xfebd1d94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 q9, d16, d16 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [lr, #672] @ 0x2a0 │ │ │ │ + stc2 0, cr15, [lr, #672]! @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, asr r3 │ │ │ │ + @ instruction: 0x008953b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1e48 │ │ │ │ + bl 0xfebd1de8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r4, #672]! @ 0x2a0 │ │ │ │ + stc2 0, cr15, [r4, #672] @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, lsl #6 │ │ │ │ + addeq r5, r9, r2, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1e9c │ │ │ │ + bl 0xfebd1e3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [sl, #672] @ 0x2a0 │ │ │ │ + ldc2l 0, cr15, [sl, #-672] @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, lsr #5 │ │ │ │ + addeq r5, r9, lr, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1ef0 │ │ │ │ + bl 0xfebd1e90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r0, #-672]! @ 0xfffffd60 │ │ │ │ + ldc2 0, cr15, [r0, #-672]! @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, asr r2 │ │ │ │ + @ instruction: 0x008952ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1f44 │ │ │ │ + bl 0xfebd1ee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d19, d16, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r6, #-672]! @ 0xfffffd60 │ │ │ │ + stc2 0, cr15, [r6, #-672] @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsl #4 │ │ │ │ + addeq r5, r9, r6, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1f98 │ │ │ │ + bl 0xfebd1f38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmvn.i32 q10, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [ip, #-672] @ 0xfffffd60 │ │ │ │ + ldc2l 0, cr15, [ip], {168} @ 0xa8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008951b2 │ │ │ │ + addeq r5, r9, r2, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1fec │ │ │ │ + bl 0xfebd1f8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ @ instruction: 0xf2c05cbc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r2], #672 @ 0x2a0 │ │ │ │ + ldc2 0, cr15, [r2], #672 @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, asr r1 │ │ │ │ + @ instruction: 0x008951be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2040 │ │ │ │ + bl 0xfebd1fe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vqdmulh.s d22, d0, d0[0] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r8], #672 @ 0x2a0 │ │ │ │ + stc2 0, cr15, [r8], {168} @ 0xa8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, lsl #2 │ │ │ │ + addeq r5, r9, sl, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2094 │ │ │ │ + bl 0xfebd2034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c05cfc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [lr], {168} @ 0xa8 │ │ │ │ + mrrc2 0, 10, pc, lr, cr8 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strheq r5, [r9], r6 │ │ │ │ + addeq r5, r9, r6, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd20e8 │ │ │ │ + bl 0xfebd2088 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c00cd4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r4], #-672 @ 0xfffffd60 │ │ │ │ + ldc2 0, cr15, [r4], #-672 @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, rrx │ │ │ │ + addeq r5, r9, r2, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd213c │ │ │ │ + bl 0xfebd20dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmov.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [sl], #-672 @ 0xfffffd60 │ │ │ │ + stc2 0, cr15, [sl], {168} @ 0xa8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr │ │ │ │ + addeq r5, r9, lr, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2190 │ │ │ │ + bl 0xfebd2130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vqdmulh.s d22, d16, d0[1] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r0], {168} @ 0xa8 │ │ │ │ + blx 0xff8b7206 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00894fba │ │ │ │ + addeq r5, r9, sl, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd21e4 │ │ │ │ + bl 0xfebd2184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vqdmulh.s d23, d0, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xffa372ba │ │ │ │ + blx 0xfee3725a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, ror #30 │ │ │ │ + addeq r4, r9, r6, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2238 │ │ │ │ + bl 0xfebd21d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 d17, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfefb730e │ │ │ │ + blx 0xfe3b72ae │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsl pc │ │ │ │ + addeq r4, r9, r2, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd228c │ │ │ │ + bl 0xfebd222c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c01c98 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe537362 │ │ │ │ + blx 0x1937302 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00894ebe │ │ │ │ + addeq r4, r9, lr, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd22e0 │ │ │ │ + bl 0xfebd2280 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1ab73b6 │ │ │ │ + blx 0xeb7356 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, ror #28 │ │ │ │ + addeq r4, r9, sl, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2334 │ │ │ │ + bl 0xfebd22d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c04cf4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x103740a │ │ │ │ + blx 0x4373aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, lsl lr │ │ │ │ + addeq r4, r9, r6, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2388 │ │ │ │ + bl 0xfebd2328 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d18, d16, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x5b745e │ │ │ │ + blx 0xff9b73fc │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, asr #27 │ │ │ │ + addeq r4, r9, r2, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd23dc │ │ │ │ + bl 0xfebd237c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d19, d0, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xffb374b0 │ │ │ │ + blx 0xfef37450 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, ror #26 │ │ │ │ + addeq r4, r9, lr, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2430 │ │ │ │ + bl 0xfebd23d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ @ instruction: 0xf2c04cb4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff0b7504 │ │ │ │ + blx 0xfe4b74a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsl sp │ │ │ │ + addeq r4, r9, sl, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2484 │ │ │ │ + bl 0xfebd2424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vmvn.i32 d21, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe637558 │ │ │ │ + blx 0x1a374f8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, asr #25 │ │ │ │ + addeq r4, r9, r6, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd24d8 │ │ │ │ + bl 0xfebd2478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d19, d16, d0[6] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1bb75ac │ │ │ │ + blx 0xfb754c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, ror ip │ │ │ │ + ldrdeq r4, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd252c │ │ │ │ + bl 0xfebd24cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d20, d0, d0[7] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1137600 │ │ │ │ + blx 0x5375a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsl ip │ │ │ │ + addeq r4, r9, lr, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2580 │ │ │ │ + bl 0xfebd2520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 q10, d0, d20 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x6b7654 │ │ │ │ + @ instruction: 0xf9e8f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, asr #23 │ │ │ │ + addeq r4, r9, sl, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd25d4 │ │ │ │ + bl 0xfebd2574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 q10, d16, d24 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9eef0a8 │ │ │ │ + @ instruction: 0xf9bef0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, ror fp │ │ │ │ + ldrdeq r4, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2628 │ │ │ │ + bl 0xfebd25c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 , d0, d28 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9c4f0a8 │ │ │ │ + @ instruction: 0xf994f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsr #22 │ │ │ │ + addeq r4, r9, r2, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd267c │ │ │ │ + bl 0xfebd261c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d18, d16, d0[4] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf99af0a8 │ │ │ │ + @ instruction: 0xf96af0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, asr #21 │ │ │ │ + addeq r4, r9, lr, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd26d0 │ │ │ │ + bl 0xfebd2670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d19, d0, d0[5] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf970f0a8 │ │ │ │ + @ instruction: 0xf940f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, ror sl │ │ │ │ + ldrdeq r4, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2724 │ │ │ │ + bl 0xfebd26c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c02c98 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf946f0a8 │ │ │ │ + @ instruction: 0xf916f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, lsr #20 │ │ │ │ + addeq r4, r9, r6, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2778 │ │ │ │ + bl 0xfebd2718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf91cf0a8 │ │ │ │ + @ instruction: 0xf8ecf0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r9], r2 │ │ │ │ + addeq r4, r9, r2, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd27cc │ │ │ │ + bl 0xfebd276c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 , d16, d16 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8f2f0a8 │ │ │ │ + @ instruction: 0xf8c2f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, ror r9 │ │ │ │ + ldrdeq r4, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2820 │ │ │ │ + bl 0xfebd27c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c01cd8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8c8f0a8 │ │ │ │ + @ instruction: 0xf898f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsr #18 │ │ │ │ + addeq r4, r9, sl, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2874 │ │ │ │ + bl 0xfebd2814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 q9, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf89ef0a8 │ │ │ │ + @ instruction: 0xf86ef0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r9], r6 │ │ │ │ + addeq r4, r9, r6, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd28c8 │ │ │ │ + bl 0xfebd2868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c05cf4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf874f0a8 │ │ │ │ + @ instruction: 0xf844f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsl #17 │ │ │ │ + addeq r4, r9, r2, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd291c │ │ │ │ + bl 0xfebd28bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmvn.i32 q11, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf84af0a8 │ │ │ │ + @ instruction: 0xf81af0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsr #16 │ │ │ │ + addeq r4, r9, lr, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2970 │ │ │ │ + bl 0xfebd2910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c06cfc │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf820f0a8 │ │ │ │ + @ instruction: 0xfff0f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r9], sl │ │ │ │ + addeq r4, r9, sl, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd29c4 │ │ │ │ + bl 0xfebd2964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c00cd0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xfff6f0a7 │ │ │ │ + @ instruction: 0xffc6f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, lsl #15 │ │ │ │ + addeq r4, r9, r6, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2a18 │ │ │ │ + bl 0xfebd29b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffccf0a7 │ │ │ │ + @ instruction: 0xff9cf0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsr r7 │ │ │ │ + umulleq r4, r9, r2, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2a6c │ │ │ │ + bl 0xfebd2a0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d20, d0, d0[6] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffa2f0a7 │ │ │ │ + @ instruction: 0xff72f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r9], lr │ │ │ │ + addeq r4, r9, lr, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2ac0 │ │ │ │ + bl 0xfebd2a60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d20, d16, d0[7] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff78f0a7 │ │ │ │ + @ instruction: 0xff48f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsl #13 │ │ │ │ + addeq r4, r9, sl, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2b14 │ │ │ │ + bl 0xfebd2ab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmvn.i32 , #255 @ 0x000000ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff4ef0a7 │ │ │ │ + @ instruction: 0xff1ef0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, lsr r6 │ │ │ │ + umulleq r4, r9, r6, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2b68 │ │ │ │ + bl 0xfebd2b08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 , d0, d12 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff24f0a7 │ │ │ │ + cdp2 0, 15, cr15, cr4, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, ror #11 │ │ │ │ + addeq r4, r9, r2, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2bbc │ │ │ │ + bl 0xfebd2b5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c01c90 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 15, cr15, cr10, cr7, {5} │ │ │ │ + cdp2 0, 12, cr15, cr10, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsl #11 │ │ │ │ + addeq r4, r9, lr, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2c10 │ │ │ │ + bl 0xfebd2bb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmov.i32 d18, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 13, cr15, cr0, cr7, {5} │ │ │ │ + cdp2 0, 10, cr15, cr0, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsr r5 │ │ │ │ + umulleq r4, r9, sl, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2c64 │ │ │ │ + bl 0xfebd2c04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmull.s8 , d16, d0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 10, cr15, cr6, cr7, {5} │ │ │ │ + cdp2 0, 7, cr15, cr6, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, ror #9 │ │ │ │ + addeq r4, r9, r6, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2cb8 │ │ │ │ + bl 0xfebd2c58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 q8, d0, d4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 7, cr15, cr12, cr7, {5} │ │ │ │ + cdp2 0, 4, cr15, cr12, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r4, r9, r2, r4 │ │ │ │ + strdeq r4, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2d0c │ │ │ │ + bl 0xfebd2cac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 q8, d16, d8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 5, cr15, cr2, cr7, {5} │ │ │ │ + cdp2 0, 2, cr15, cr2, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsr r4 │ │ │ │ + umulleq r4, r9, lr, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2d60 │ │ │ │ + bl 0xfebd2d00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d23, d16, d0[2] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 2, cr15, cr8, cr7, {5} │ │ │ │ + ldc2l 0, cr15, [r8, #668]! @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, ror #7 │ │ │ │ + addeq r4, r9, sl, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2db4 │ │ │ │ + bl 0xfebd2d54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d16, d0, d0[3] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [lr, #668]! @ 0x29c │ │ │ │ + stc2l 0, cr15, [lr, #668] @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r4, r9, r6, r3 │ │ │ │ + strdeq r4, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2e08 │ │ │ │ + bl 0xfebd2da8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c02cdc │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r4, #668] @ 0x29c │ │ │ │ + stc2 0, cr15, [r4, #668]! @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, asr #6 │ │ │ │ + addeq r4, r9, r2, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2e5c │ │ │ │ + bl 0xfebd2dfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d19, d0, d0[4] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [sl, #668]! @ 0x29c │ │ │ │ + ldc2l 0, cr15, [sl, #-668]! @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, ror #5 │ │ │ │ + addeq r4, r9, lr, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2eb0 │ │ │ │ + bl 0xfebd2e50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d19, d16, d0[5] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r0, #668] @ 0x29c │ │ │ │ + ldc2l 0, cr15, [r0, #-668] @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r4, r9, sl, r2 │ │ │ │ + strdeq r4, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2f04 │ │ │ │ + bl 0xfebd2ea4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d22, d16, d0[0] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r6, #-668] @ 0xfffffd64 │ │ │ │ + stc2 0, cr15, [r6, #-668]! @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, asr #4 │ │ │ │ + addeq r4, r9, r6, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2f58 │ │ │ │ + bl 0xfebd2ef8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d23, d0, d0[1] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [ip, #-668]! @ 0xfffffd64 │ │ │ │ + ldc2l 0, cr15, [ip], #668 @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r4, [r9], r2 │ │ │ │ + addeq r4, r9, r2, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2fac │ │ │ │ + bl 0xfebd2f4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmov.i32 , #255 @ 0x000000ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r2, #-668] @ 0xfffffd64 │ │ │ │ + ldc2l 0, cr15, [r2], {167} @ 0xa7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r4, r9, lr, r1 │ │ │ │ + strdeq r4, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3000 │ │ │ │ + bl 0xfebd2fa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c01cd4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r8], {167} @ 0xa7 │ │ │ │ + stc2 0, cr15, [r8], #668 @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, asr #2 │ │ │ │ + addeq r4, r9, sl, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3054 │ │ │ │ + bl 0xfebd2ff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmov.i32 q9, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [lr], #668 @ 0x29c │ │ │ │ + ldc2l 0, cr15, [lr], #-668 @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r4, [r9], r6 │ │ │ │ + addeq r4, r9, r6, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd30a8 │ │ │ │ + bl 0xfebd3048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c05cb8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r4], {167} @ 0xa7 │ │ │ │ + mrrc2 0, 10, pc, r4, cr7 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsr #1 │ │ │ │ + addeq r4, r9, r2, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd30fc │ │ │ │ + bl 0xfebd309c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmvn.i32 d22, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrrc2 0, 10, pc, sl, cr7 @ │ │ │ │ + stc2 0, cr15, [sl], #-668 @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, asr #32 │ │ │ │ + addeq r4, r9, lr, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3150 │ │ │ │ + bl 0xfebd30f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d23, d16, d0[1] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r0], #-668 @ 0xfffffd64 │ │ │ │ + stc2 0, cr15, [r0], {167} @ 0xa7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r3, [r9], sl │ │ │ │ + addeq r4, r9, sl, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd31a4 │ │ │ │ + bl 0xfebd3144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d16, d0, d0[2] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r6], {167} @ 0xa7 │ │ │ │ + blx 0xff638216 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, lsr #31 │ │ │ │ + addeq r4, r9, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd31f8 │ │ │ │ + bl 0xfebd3198 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d16, d16, d0[3] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff7b82ca │ │ │ │ + blx 0xfebb826a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, asr pc │ │ │ │ + @ instruction: 0x00893fb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd324c │ │ │ │ + bl 0xfebd31ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c04cb0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfed3831e │ │ │ │ + blx 0xfe1382be │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r3, [r9], lr │ │ │ │ + addeq r3, r9, lr, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd32a0 │ │ │ │ + bl 0xfebd3240 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmvn.i32 d21, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe2b8372 │ │ │ │ + blx 0x16b8312 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, lsr #29 │ │ │ │ + addeq r3, r9, sl, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd32f4 │ │ │ │ + bl 0xfebd3294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmvn.i32 d22, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x18383c6 │ │ │ │ + blx 0xc38366 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, asr lr │ │ │ │ + @ instruction: 0x00893eb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3348 │ │ │ │ + bl 0xfebd32e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c06cbc │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xdb841a │ │ │ │ + blx 0x1b83ba │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, lsl #28 │ │ │ │ + addeq r3, r9, r2, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd339c │ │ │ │ + bl 0xfebd333c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d23, d0, d0[0] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x33846e │ │ │ │ + blx 0xff73840c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, lsr #27 │ │ │ │ + addeq r3, r9, lr, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd33f0 │ │ │ │ + bl 0xfebd3390 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 q10, d16, d28 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff8b84c0 │ │ │ │ + blx 0xfecb8460 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, asr sp │ │ │ │ + @ instruction: 0x00893dba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3444 │ │ │ │ + bl 0xfebd33e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmvn.i32 d21, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfee38514 │ │ │ │ + blx 0xfe2384b4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, lsl #26 │ │ │ │ + addeq r3, r9, r6, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3498 │ │ │ │ + bl 0xfebd3438 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c05cb4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe3b8568 │ │ │ │ + blx 0x17b8508 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00893cb2 │ │ │ │ + addeq r3, r9, r2, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd34ec │ │ │ │ + bl 0xfebd348c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 , d0, d16 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x19385bc │ │ │ │ + blx 0xd3855c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, asr ip │ │ │ │ + @ instruction: 0x00893cbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3540 │ │ │ │ + bl 0xfebd34e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xeb8610 │ │ │ │ + blx 0x2b85b0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, lsl #24 │ │ │ │ + addeq r3, r9, sl, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3594 │ │ │ │ + bl 0xfebd3534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 q10, d0, d24 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x438664 │ │ │ │ + @ instruction: 0xf9def0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00893bb6 │ │ │ │ + addeq r3, r9, r6, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd35e8 │ │ │ │ + bl 0xfebd3588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9e4f0a7 │ │ │ │ + @ instruction: 0xf9b4f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, ror #22 │ │ │ │ + addeq r3, r9, r2, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd363c │ │ │ │ + bl 0xfebd35dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 q10, d0, d28 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9baf0a7 │ │ │ │ + @ instruction: 0xf98af0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, lsl #22 │ │ │ │ + addeq r3, r9, lr, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3690 │ │ │ │ + bl 0xfebd3630 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c01c94 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf990f0a7 │ │ │ │ + @ instruction: 0xf960f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00893aba │ │ │ │ + addeq r3, r9, sl, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd36e4 │ │ │ │ + bl 0xfebd3684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmov.i32 d18, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf966f0a7 │ │ │ │ + @ instruction: 0xf936f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, ror #20 │ │ │ │ + addeq r3, r9, r6, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3738 │ │ │ │ + bl 0xfebd36d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c02c9c │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf93cf0a7 │ │ │ │ + @ instruction: 0xf90cf0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, lsl sl │ │ │ │ + addeq r3, r9, r2, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd378c │ │ │ │ + bl 0xfebd372c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 q9, d16, d16 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf912f0a7 │ │ │ │ + @ instruction: 0xf8e2f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008939be │ │ │ │ + addeq r3, r9, lr, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd37e0 │ │ │ │ + bl 0xfebd3780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8e8f0a7 │ │ │ │ + @ instruction: 0xf8b8f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, ror #18 │ │ │ │ + addeq r3, r9, sl, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3834 │ │ │ │ + bl 0xfebd37d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 q8, d0, d8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8bef0a7 │ │ │ │ + @ instruction: 0xf88ef0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, lsl r9 │ │ │ │ + addeq r3, r9, r6, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3888 │ │ │ │ + bl 0xfebd3828 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 q8, d16, d12 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf894f0a7 │ │ │ │ + @ instruction: 0xf864f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, asr #17 │ │ │ │ + addeq r3, r9, r2, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd38dc │ │ │ │ + bl 0xfebd387c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmov.i32 d17, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf86af0a7 │ │ │ │ + @ instruction: 0xf83af0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, ror #16 │ │ │ │ + addeq r3, r9, lr, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3930 │ │ │ │ + bl 0xfebd38d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c01c98 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf840f0a7 │ │ │ │ + @ instruction: 0xf810f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, lsl r8 │ │ │ │ + addeq r3, r9, sl, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3984 │ │ │ │ + bl 0xfebd3924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf816f0a7 │ │ │ │ + @ instruction: 0xffe6f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, asr #15 │ │ │ │ + addeq r3, r9, r6, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd39d8 │ │ │ │ + bl 0xfebd3978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 q11, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffecf0a6 │ │ │ │ + @ instruction: 0xffbcf0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, ror r7 │ │ │ │ + ldrdeq r3, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3a2c │ │ │ │ + bl 0xfebd39cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffc2f0a6 │ │ │ │ + @ instruction: 0xff92f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, lsl r7 │ │ │ │ + addeq r3, r9, lr, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3a80 │ │ │ │ + bl 0xfebd3a20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 , d16, d4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff98f0a6 │ │ │ │ + @ instruction: 0xff68f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, asr #13 │ │ │ │ + addeq r3, r9, sl, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3ad4 │ │ │ │ + bl 0xfebd3a74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c00c90 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff6ef0a6 │ │ │ │ + @ instruction: 0xff3ef0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, ror r6 │ │ │ │ + ldrdeq r3, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3b28 │ │ │ │ + bl 0xfebd3ac8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmov.i32 d17, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff44f0a6 │ │ │ │ + @ instruction: 0xff14f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, lsr #12 │ │ │ │ + addeq r3, r9, r2, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3b7c │ │ │ │ + bl 0xfebd3b1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c04cf0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff1af0a6 │ │ │ │ + cdp2 0, 14, cr15, cr10, cr6, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, asr #11 │ │ │ │ + addeq r3, r9, lr, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3bd0 │ │ │ │ + bl 0xfebd3b70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 15, cr15, cr0, cr6, {5} │ │ │ │ + cdp2 0, 12, cr15, cr0, cr6, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, ror r5 │ │ │ │ + ldrdeq r3, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3c24 │ │ │ │ + bl 0xfebd3bc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c05cf8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 12, cr15, cr6, cr6, {5} │ │ │ │ + cdp2 0, 9, cr15, cr6, cr6, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, lsr #10 │ │ │ │ + addeq r3, r9, r6, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3c78 │ │ │ │ + bl 0xfebd3c18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d18, d0, d0[2] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - mullt r3, pc, lr @ │ │ │ │ + andlt pc, r3, pc, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r3, [r9], r2 │ │ │ │ + addeq r3, r9, r2, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3cc8 │ │ │ │ + bl 0xfebd3c68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d18, d16, d0[3] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r7, ror lr @ │ │ │ │ + andlt pc, r3, r7, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, r2, lsl #9 │ │ │ │ + addeq r3, r9, r2, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3d18 │ │ │ │ + bl 0xfebd3cb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, pc, asr #28 │ │ │ │ + andlt pc, r3, pc, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, r2, lsr r4 │ │ │ │ + umulleq r3, r9, r2, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3d68 │ │ │ │ + bl 0xfebd3d08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 , q8, d20 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r7, lsr #28 │ │ │ │ + strdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, r2, ror #7 │ │ │ │ + addeq r3, r9, r2, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3db8 │ │ │ │ + bl 0xfebd3d58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 q11, q0, d24 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - strdlt pc, [r3], -pc @ │ │ │ │ + andlt pc, r3, pc, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r3, r9, r2, r3 │ │ │ │ + strdeq r3, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3e08 │ │ │ │ + bl 0xfebd3da8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 q11, q8, d28 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - ldrdlt pc, [r3], -r7 │ │ │ │ + andlt pc, r3, r7, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, r2, asr #6 │ │ │ │ + addeq r3, r9, r2, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3e58 │ │ │ │ + bl 0xfebd3df8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d21, d0, d0[4] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, pc, lsr #27 │ │ │ │ + andlt pc, r3, pc, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r3, [r9], r2 │ │ │ │ + addeq r3, r9, r2, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3ea8 │ │ │ │ + bl 0xfebd3e48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d21, d16, d0[5] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r7, lsl #27 │ │ │ │ + andlt pc, r3, r7, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, r2, lsr #5 │ │ │ │ + addeq r3, r9, r2, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3ef8 │ │ │ │ + bl 0xfebd3e98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d22, d0, d0[6] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, pc, asr sp @ │ │ │ │ + andlt pc, r3, pc, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, r2, asr r2 │ │ │ │ + @ instruction: 0x008932b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3f48 │ │ │ │ + bl 0xfebd3ee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 d16, d28, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r7, lsr sp @ │ │ │ │ + andlt pc, r3, r7, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, r2, lsl #4 │ │ │ │ + addeq r3, r9, r2, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3f98 │ │ │ │ + bl 0xfebd3f38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d17, d0, d0[0] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, pc, lsl #26 │ │ │ │ + ldrdlt pc, [r3], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008931b2 │ │ │ │ + addeq r3, r9, r2, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3fe8 │ │ │ │ + bl 0xfebd3f88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d17, d16, d0[1] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r7, ror #25 │ │ │ │ + @ instruction: 0xb003fcb7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, r2, ror #2 │ │ │ │ + addeq r3, r9, r2, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4038 │ │ │ │ + bl 0xfebd3fd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 q9, q8, d12 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - @ instruction: 0xb003fcbf │ │ │ │ + andlt pc, r3, pc, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, r2, lsl r1 │ │ │ │ + addeq r3, r9, r2, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4088 │ │ │ │ + bl 0xfebd4028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - mullt r3, r7, ip │ │ │ │ + andlt pc, r3, r7, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, r2, asr #1 │ │ │ │ + addeq r3, r9, r2, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd40d8 │ │ │ │ + bl 0xfebd4078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, pc, ror #24 │ │ │ │ + andlt pc, r3, pc, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, r2, ror r0 │ │ │ │ + ldrdeq r3, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4128 │ │ │ │ + bl 0xfebd40c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r7, asr #24 │ │ │ │ + andlt pc, r3, r7, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, r2, lsr #32 │ │ │ │ + addeq r3, r9, r2, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4178 │ │ │ │ + bl 0xfebd4118 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vsra.s64 d20, d12, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, pc, lsl ip @ │ │ │ │ + andlt pc, r3, pc, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r2, [r9], r2 @ │ │ │ │ + addeq r3, r9, r2, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd41c8 │ │ │ │ + bl 0xfebd4168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - strdlt pc, [r3], -r7 │ │ │ │ + andlt pc, r3, r7, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, r2, lsl #31 │ │ │ │ + addeq r2, r9, r2, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4218 │ │ │ │ + bl 0xfebd41b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vsra.s64 d19, d4, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, pc, asr #23 │ │ │ │ + mullt r3, pc, fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, r2, lsr pc │ │ │ │ + umulleq r2, r9, r2, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4268 │ │ │ │ + bl 0xfebd4208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r7, lsr #23 │ │ │ │ + andlt pc, r3, r7, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, r2, ror #29 │ │ │ │ + addeq r2, r9, r2, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd42b8 │ │ │ │ + bl 0xfebd4258 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, pc, ror fp @ │ │ │ │ + andlt pc, r3, pc, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r2, r9, r2, lr │ │ │ │ + strdeq r2, [r9], r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4308 │ │ │ │ + bl 0xfebd42a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r7, asr fp @ │ │ │ │ + andlt pc, r3, r7, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, r2, asr #28 │ │ │ │ + addeq r2, r9, r2, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4358 │ │ │ │ + bl 0xfebd42f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 q10, q6, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, pc, lsr #22 │ │ │ │ + strdlt pc, [r3], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r2, [r9], r2 @ │ │ │ │ + addeq r2, r9, r2, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd43a8 │ │ │ │ + bl 0xfebd4348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r7, lsl #22 │ │ │ │ + ldrdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, r2, lsr #27 │ │ │ │ + addeq r2, r9, r2, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd43f8 │ │ │ │ + bl 0xfebd4398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vsra.s64 d23, d20, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - ldrdlt pc, [r3], -pc @ │ │ │ │ + andlt pc, r3, pc, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, r2, asr sp │ │ │ │ + @ instruction: 0x00892db2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4448 │ │ │ │ + bl 0xfebd43e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - @ instruction: 0xb003fab7 │ │ │ │ + andlt pc, r3, r7, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, r2, lsl #26 │ │ │ │ + addeq r2, r9, r2, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4498 │ │ │ │ + bl 0xfebd4438 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d22, d16, d0[7] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, pc, lsl #21 │ │ │ │ + andlt pc, r3, pc, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00892cb2 │ │ │ │ + addeq r2, r9, r2, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd44e8 │ │ │ │ + bl 0xfebd4488 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r7, ror #20 │ │ │ │ + andlt pc, r3, r7, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, r2, ror #24 │ │ │ │ + addeq r2, r9, r2, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4538 │ │ │ │ + bl 0xfebd44d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, pc, lsr sl @ │ │ │ │ + andlt pc, r3, pc, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, r2, lsl ip │ │ │ │ + addeq r2, r9, r2, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4588 │ │ │ │ + bl 0xfebd4528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r7, lsl sl @ │ │ │ │ + andlt pc, r3, r7, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, r2, asr #23 │ │ │ │ + addeq r2, r9, r2, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd45d8 │ │ │ │ + bl 0xfebd4578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vsra.s64 q8, q14, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, pc, ror #19 │ │ │ │ + @ instruction: 0xb003f9bf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, r2, ror fp │ │ │ │ + ldrdeq r2, [r9], r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4628 │ │ │ │ + bl 0xfebd45c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r7, asr #19 │ │ │ │ + mullt r3, r7, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, r2, lsr #22 │ │ │ │ + addeq r2, r9, r2, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4678 │ │ │ │ + bl 0xfebd4618 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c04cf0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf99cf0a6 │ │ │ │ + @ instruction: 0xf96cf0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r9], r2 @ │ │ │ │ + addeq r2, r9, r2, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd46cc │ │ │ │ + bl 0xfebd466c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf972f0a6 │ │ │ │ + @ instruction: 0xf942f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, ror sl │ │ │ │ + ldrdeq r2, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4720 │ │ │ │ + bl 0xfebd46c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c05cf8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf948f0a6 │ │ │ │ + @ instruction: 0xf918f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, lsr #20 │ │ │ │ + addeq r2, r9, sl, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4774 │ │ │ │ + bl 0xfebd4714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmvn.i32 q11, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf91ef0a6 │ │ │ │ + @ instruction: 0xf8eef0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r9], r6 │ │ │ │ + addeq r2, r9, r6, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd47c8 │ │ │ │ + bl 0xfebd4768 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8f4f0a6 │ │ │ │ + @ instruction: 0xf8c4f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, lsl #19 │ │ │ │ + addeq r2, r9, r2, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd481c │ │ │ │ + bl 0xfebd47bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 , d16, d4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8caf0a6 │ │ │ │ + @ instruction: 0xf89af0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, lsr #18 │ │ │ │ + addeq r2, r9, lr, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4870 │ │ │ │ + bl 0xfebd4810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c01c94 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8a0f0a6 │ │ │ │ + @ instruction: 0xf870f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r9], sl │ │ │ │ + addeq r2, r9, sl, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd48c4 │ │ │ │ + bl 0xfebd4864 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmov.i32 d18, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf876f0a6 │ │ │ │ + @ instruction: 0xf846f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, lsl #17 │ │ │ │ + addeq r2, r9, r6, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4918 │ │ │ │ + bl 0xfebd48b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c02c9c │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf84cf0a6 │ │ │ │ + @ instruction: 0xf81cf0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, lsr r8 │ │ │ │ + umulleq r2, r9, r2, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd496c │ │ │ │ + bl 0xfebd490c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmull.s8 q8, d0, d8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf822f0a6 │ │ │ │ + @ instruction: 0xfff2f0a5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r9], lr │ │ │ │ + addeq r2, r9, lr, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd49c0 │ │ │ │ + bl 0xfebd4960 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmull.s8 q8, d16, d12 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xfff8f0a5 │ │ │ │ + @ instruction: 0xffc8f0a5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, lsl #15 │ │ │ │ + addeq r2, r9, sl, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4a14 │ │ │ │ + bl 0xfebd49b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmov.i32 d17, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffcef0a5 │ │ │ │ + @ instruction: 0xff9ef0a5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, lsr r7 │ │ │ │ + umulleq r2, r9, r6, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4a68 │ │ │ │ + bl 0xfebd4a08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d20, d0, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffa4f0a5 │ │ │ │ + @ instruction: 0xff74f0a5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, ror #13 │ │ │ │ + addeq r2, r9, r2, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4abc │ │ │ │ + bl 0xfebd4a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c05cb8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff7af0a5 │ │ │ │ + @ instruction: 0xff4af0a5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, lsl #13 │ │ │ │ + addeq r2, r9, lr, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4b10 │ │ │ │ + bl 0xfebd4ab0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 d22, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff50f0a5 │ │ │ │ + @ instruction: 0xff20f0a5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, lsr r6 │ │ │ │ + umulleq r2, r9, sl, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4b64 │ │ │ │ + bl 0xfebd4b04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d22, d16, d0[0] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff26f0a5 │ │ │ │ + cdp2 0, 15, cr15, cr6, cr5, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, ror #11 │ │ │ │ + addeq r2, r9, r6, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4bb8 │ │ │ │ + bl 0xfebd4b58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 q10, d0, d28 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 15, cr15, cr12, cr5, {5} │ │ │ │ + cdp2 0, 12, cr15, cr12, cr5, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r9, r2, r5 │ │ │ │ + strdeq r2, [r9], r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4c0c │ │ │ │ + bl 0xfebd4bac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c04cb0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 13, cr15, cr2, cr5, {5} │ │ │ │ + cdp2 0, 10, cr15, cr2, cr5, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, lsr r5 │ │ │ │ + umulleq r2, r9, lr, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4c60 │ │ │ │ + bl 0xfebd4c00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 d21, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 10, cr15, cr8, cr5, {5} │ │ │ │ + cdp2 0, 7, cr15, cr8, cr5, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, ror #9 │ │ │ │ + addeq r2, r9, sl, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4cb4 │ │ │ │ + bl 0xfebd4c54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d18, d16, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 7, cr15, cr14, cr5, {5} │ │ │ │ + cdp2 0, 4, cr15, cr14, cr5, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r9, r6, r4 │ │ │ │ + strdeq r2, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4d08 │ │ │ │ + bl 0xfebd4ca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d19, d0, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 5, cr15, cr4, cr5, {5} │ │ │ │ + cdp2 0, 2, cr15, cr4, cr5, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, asr #8 │ │ │ │ + addeq r2, r9, r2, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4d5c │ │ │ │ + bl 0xfebd4cfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d19, d16, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 2, cr15, cr10, cr5, {5} │ │ │ │ + ldc2l 0, cr15, [sl, #660]! @ 0x294 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, ror #7 │ │ │ │ + addeq r2, r9, lr, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4db0 │ │ │ │ + bl 0xfebd4d50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d16, d0, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 0, cr15, cr0, cr5, {5} │ │ │ │ + ldc2l 0, cr15, [r0, #660] @ 0x294 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r9, sl, r3 │ │ │ │ + strdeq r2, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4e04 │ │ │ │ + bl 0xfebd4da4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c00cd0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r6, #660] @ 0x294 │ │ │ │ + stc2 0, cr15, [r6, #660]! @ 0x294 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, asr #6 │ │ │ │ + addeq r2, r9, r6, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4e58 │ │ │ │ + bl 0xfebd4df8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [ip, #660]! @ 0x294 │ │ │ │ + ldc2l 0, cr15, [ip, #-660]! @ 0xfffffd6c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r2, [r9], r2 @ │ │ │ │ + addeq r2, r9, r2, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4eac │ │ │ │ + bl 0xfebd4e4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c01cd8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r2, #660] @ 0x294 │ │ │ │ + ldc2l 0, cr15, [r2, #-660] @ 0xfffffd6c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r2, r9, lr, r2 │ │ │ │ + strdeq r2, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4f00 │ │ │ │ + bl 0xfebd4ea0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmov.i32 q9, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r8, #-660] @ 0xfffffd6c │ │ │ │ + stc2 0, cr15, [r8, #-660]! @ 0xfffffd6c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, asr #4 │ │ │ │ + addeq r2, r9, sl, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4f54 │ │ │ │ + bl 0xfebd4ef4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d23, d0, d0[1] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [lr, #-660]! @ 0xfffffd6c │ │ │ │ + ldc2l 0, cr15, [lr], #660 @ 0x294 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r2, [r9], r6 │ │ │ │ + addeq r2, r9, r6, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4fa8 │ │ │ │ + bl 0xfebd4f48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d23, d16, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r4, #-660] @ 0xfffffd6c │ │ │ │ + ldc2l 0, cr15, [r4], {165} @ 0xa5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, lsr #3 │ │ │ │ + addeq r2, r9, r2, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4ffc │ │ │ │ + bl 0xfebd4f9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6403004 │ │ │ │ vmvn.i32 d21, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [sl], {165} @ 0xa5 │ │ │ │ + stc2 0, cr15, [sl], #660 @ 0x294 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, asr #2 │ │ │ │ + addeq r2, r9, lr, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd5050 │ │ │ │ + bl 0xfebd4ff0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6403004 │ │ │ │ @ instruction: 0xf2c05cbc │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r0], #660 @ 0x294 │ │ │ │ + stc2 0, cr15, [r0], {165} @ 0xa5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r2, [r9], sl │ │ │ │ + addeq r2, r9, sl, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd50a4 │ │ │ │ + bl 0xfebd5044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vqdmulh.s d20, d16, d0[4] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r6], {165} @ 0xa5 │ │ │ │ + mrrc2 0, 10, pc, r6, cr5 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, lsr #1 │ │ │ │ + addeq r2, r9, r6, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd50f8 │ │ │ │ + bl 0xfebd5098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ @ instruction: 0xf2c03cd8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrrc2 0, 10, pc, ip, cr5 @ │ │ │ │ + stc2 0, cr15, [ip], #-660 @ 0xfffffd6c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, asr r0 │ │ │ │ + strheq r2, [r9], r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd514c │ │ │ │ + bl 0xfebd50ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmov.i32 q10, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r2], #-660 @ 0xfffffd6c │ │ │ │ + stc2 0, cr15, [r2], {165} @ 0xa5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r1, [r9], lr │ │ │ │ + addeq r2, r9, lr, asr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd51a0 │ │ │ │ + bl 0xfebd5140 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vaddw.s8 q10, q8, d28 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a59403 │ │ │ │ - andlt pc, r4, r3, ror #24 │ │ │ │ + andlt pc, r4, r3, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, sl, lsr #31 │ │ │ │ + addeq r2, r9, sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd51fc │ │ │ │ + bl 0xfebd519c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a59403 │ │ │ │ - andlt pc, r4, r5, lsr ip @ │ │ │ │ + andlt pc, r4, r5, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, lr, asr #30 │ │ │ │ + addeq r1, r9, lr, lsr #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5258 │ │ │ │ + bl 0xfebd51f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 d21, d20, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a59403 │ │ │ │ - andlt pc, r4, r7, lsl #24 │ │ │ │ + ldrdlt pc, [r4], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - strdeq r1, [r9], r2 │ │ │ │ + addeq r1, r9, r2, asr pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd52b4 │ │ │ │ + bl 0xfebd5254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a59403 │ │ │ │ - ldrdlt pc, [r4], -r9 │ │ │ │ + andlt pc, r4, r9, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - umulleq r1, r9, r6, lr │ │ │ │ + strdeq r1, [r9], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5310 │ │ │ │ + bl 0xfebd52b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vaddw.s8 , q8, d20 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a59403 │ │ │ │ - andlt pc, r4, fp, lsr #23 │ │ │ │ + andlt pc, r4, fp, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, sl, lsr lr │ │ │ │ + umulleq r1, r9, sl, lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd536c │ │ │ │ + bl 0xfebd530c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vaddw.s8 q10, q0, d24 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a59403 │ │ │ │ - andlt pc, r4, sp, ror fp @ │ │ │ │ + andlt pc, r4, sp, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - ldrdeq r1, [r9], lr │ │ │ │ + addeq r1, r9, lr, lsr lr │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdacs r0, {r2, r7, ip, sp, pc} │ │ │ │ streq pc, [r1], #-256 @ 0xffffff00 │ │ │ │ ldrcs fp, [r0, #-3860] @ 0xfffff0ec │ │ │ │ @@ -112567,1542 +112543,1511 @@ │ │ │ │ @ instruction: 0xf8dd4620 │ │ │ │ @ instruction: 0x460f903c │ │ │ │ ldrsbtge pc, [r0], -sp @ │ │ │ │ strls r9, [r0, #-3597] @ 0xfffff1f3 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ andls pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf0ba9301 │ │ │ │ - bl 0xfedfd178 │ │ │ │ + bl 0xfedfd058 │ │ │ │ strtmi r0, [r0], -sl, lsl #10 │ │ │ │ - bl 0x1a0faf4 │ │ │ │ + bl 0x1a0fa94 │ │ │ │ ldrtmi r0, [r9], -r6, asr #12 │ │ │ │ eorsls pc, ip, sp, asr #17 │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ strpl lr, [ip], -sp, asr #19 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0ba47f0 │ │ │ │ - svclt 0x0000bcdf │ │ │ │ + svclt 0x0000bcaf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldmib sp, {r3, r8, r9, sp}^ │ │ │ │ addmi r6, r3, r6, lsl #14 │ │ │ │ @ instruction: 0xce08e9dd │ │ │ │ - b 0x144ec10 │ │ │ │ + b 0x144ebb0 │ │ │ │ stmib sp, {r0, r1, r5, r6, r7, fp, ip, sp, lr}^ │ │ │ │ - bl 0x1a71a64 │ │ │ │ + bl 0x1a71a04 │ │ │ │ strmi r0, [r0, #1095]! @ 0x447 │ │ │ │ adcmi fp, fp, #8, 30 │ │ │ │ mvnsmi fp, #4, 30 │ │ │ │ stmib sp, {r2, r3, r4, r5, r6, r7, r8, r9, lr}^ │ │ │ │ pop {r1, r2, sl, ip, lr} │ │ │ │ @ instruction: 0xf0ba41f0 │ │ │ │ - svclt 0x0000bcc3 │ │ │ │ + svclt 0x0000bc93 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ - beq 0xfa678 │ │ │ │ + beq 0xfa618 │ │ │ │ strvc lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ stmdbhi lr, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - b 0x166a784 │ │ │ │ + b 0x166a724 │ │ │ │ eorle r0, r8, r5, lsl #6 │ │ │ │ @ instruction: 0xf6cf2000 │ │ │ │ @ instruction: 0x261070ff │ │ │ │ and r2, r9, r0, lsl #2 │ │ │ │ movweq lr, #23127 @ 0x5a57 │ │ │ │ andcs fp, r8, r4, lsl #30 │ │ │ │ andsle r2, lr, r0, lsl #2 │ │ │ │ vst1.8 {d18-d20}, [pc], r8 │ │ │ │ tstcs r0, pc, ror r0 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ stmdbhi r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x1d3a5a0 │ │ │ │ + blx 0x113a540 │ │ │ │ @ instruction: 0x46501bf6 │ │ │ │ - bl 0x19cfb48 │ │ │ │ + bl 0x19cfae8 │ │ │ │ strtmi r0, [r1], -r5, asr #10 │ │ │ │ eorsls pc, ip, sp, asr #17 │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ strvs lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0ba47f0 │ │ │ │ - andscs fp, r0, r5, lsl #25 │ │ │ │ + andscs fp, r0, r5, asr ip │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ strtmi r0, [r1], -ip, lsl #2 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ @ instruction: 0xf8cd903c │ │ │ │ andlt r8, r4, r8, lsr r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - ldcllt 0, cr15, [r6], #-744 @ 0xfffffd18 │ │ │ │ + mcrrlt 0, 11, pc, r6, cr10 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ ldmib sp, {r1, r2, r6, sl, fp, ip}^ │ │ │ │ ldmib sp, {r2, r3, r8, fp, pc}^ │ │ │ │ lslslt r5, lr, #14 │ │ │ │ @ instruction: 0xf64f2100 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, ip, sp, lr}^ │ │ │ │ strtmi r0, [r1], -r0, lsl #2 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0ba5702 │ │ │ │ - @ instruction: 0x4630fa37 │ │ │ │ + ldrtmi pc, [r0], -r7, lsl #20 @ │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ strls r9, [lr, #-1807] @ 0xfffff8f1 │ │ │ │ stmdbhi ip, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0ba43f0 │ │ │ │ - rscscs fp, pc, fp, lsr fp @ │ │ │ │ + rscscs fp, pc, fp, lsl #22 │ │ │ │ strb r2, [r8, r0, lsl #2]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ - beq 0xfa764 │ │ │ │ + beq 0xfa704 │ │ │ │ strvc lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ stmdbhi lr, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - b 0x166a870 │ │ │ │ + b 0x166a810 │ │ │ │ eorle r0, r8, r5, lsl #6 │ │ │ │ @ instruction: 0xf6cf2000 │ │ │ │ @ instruction: 0x261070ff │ │ │ │ and r2, r9, r0, lsl #2 │ │ │ │ movweq lr, #23127 @ 0x5a57 │ │ │ │ andcs fp, r8, r4, lsl #30 │ │ │ │ andsle r2, lr, r0, lsl #2 │ │ │ │ vst1.8 {d18-d20}, [pc], r8 │ │ │ │ tstcs r0, pc, ror r0 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ stmdbhi r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9fcf0ba │ │ │ │ + @ instruction: 0xf9ccf0ba │ │ │ │ @ instruction: 0x46501bf6 │ │ │ │ - bl 0x19cfc34 │ │ │ │ + bl 0x19cfbd4 │ │ │ │ strtmi r0, [r1], -r5, asr #10 │ │ │ │ eorsls pc, ip, sp, asr #17 │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ strvs lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0ba47f0 │ │ │ │ - andscs fp, r0, r5, ror #22 │ │ │ │ + andscs fp, r0, r5, lsr fp │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ strtmi r0, [r1], -ip, lsl #2 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ @ instruction: 0xf8cd903c │ │ │ │ andlt r8, r4, r8, lsr r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x163a6cc │ │ │ │ + bllt 0xa3a66c │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ - ldcllt 0, cr15, [r8], #740 @ 0x2e4 │ │ │ │ + stcllt 0, cr15, [r8], {185} @ 0xb9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebd55f4 │ │ │ │ + bl 0xfebd5594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d8, d0 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ @ instruction: 0xf6440333 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ addcs r0, ip, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1bc9000 │ │ │ │ - svclt 0x0000fb0f │ │ │ │ + svclt 0x0000fadf │ │ │ │ @ instruction: 0xf04fb570 │ │ │ │ - blls 0x181440 │ │ │ │ - blx 0x3a5838 │ │ │ │ + blls 0x1813e0 │ │ │ │ + blx 0x3a57d8 │ │ │ │ subsmi pc, ip, #0, 24 │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ strbeq lr, [r5, #-2917] @ 0xfffff49b │ │ │ │ movwvs lr, #27101 @ 0x69dd │ │ │ │ svclt 0x000845ae │ │ │ │ andle r4, r5, r4, lsr #11 │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x9ba730 │ │ │ │ + blt 0xffdba6d0 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ pop {r2, r8, sl, lr} │ │ │ │ @ instruction: 0xf0b94070 │ │ │ │ - svclt 0x0000bcc1 │ │ │ │ + svclt 0x0000bc91 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5664 │ │ │ │ + bl 0xfebd5604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ - blx 0x18ba704 │ │ │ │ + blx 0xcba6a4 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ adcmi pc, r4, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ - blx 0x16ba732 │ │ │ │ - blcs 0x11a358 │ │ │ │ + blx 0xaba6d2 │ │ │ │ + blcs 0x11a2f8 │ │ │ │ ldcle 0, cr13, [r6], {26} │ │ │ │ stmdale r3!, {r0, r8, r9, fp, sp} │ │ │ │ andne lr, r5, r5, asr #20 │ │ │ │ @ instruction: 0xf0a42508 │ │ │ │ - tstpcs r0, #5, 30 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, #3408 @ p-variant is OBSOLETE @ 0xd50 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - stc2 0, cr15, [lr, #676]! @ 0x2a4 │ │ │ │ + ldc2l 0, cr15, [lr, #-676]! @ 0xfffffd5c │ │ │ │ strtmi r2, [r0], -r4, lsl #4 │ │ │ │ @ instruction: 0x41a4f640 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7dd4070 │ │ │ │ - blcc 0x1adfc4 │ │ │ │ + blcc 0x1adf84 │ │ │ │ stmdale fp, {r0, r8, r9, fp, sp} │ │ │ │ strcs r4, [r4, #-1576] @ 0xfffff9d8 │ │ │ │ - cdp2 0, 14, cr15, cr14, cr4, {5} │ │ │ │ + cdp2 0, 11, cr15, cr14, cr4, {5} │ │ │ │ @ instruction: 0x46022314 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0a99500 │ │ │ │ - @ instruction: 0xe7e7fd97 │ │ │ │ + strb pc, [r7, r7, ror #26]! @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ - blmi 0x13e9a0 │ │ │ │ + vorr.i32 q9, #8 @ 0x00000008 │ │ │ │ + blmi 0x13e940 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1bc5243 │ │ │ │ - svclt 0x0000faa1 │ │ │ │ - eorseq r8, r3, r8, lsl #7 │ │ │ │ + svclt 0x0000fa71 │ │ │ │ + ldrsbteq r8, [r3], -r8 │ │ │ │ + vsubl.u8 q9, d1, d1 │ │ │ │ + ldrlt r3, [r0], #-834 @ 0xfffffcbe │ │ │ │ + addsmi r2, r3, r0, lsl #8 │ │ │ │ + vaddl.u8 q11, d17, d4 │ │ │ │ + subvs r5, r3, r2, lsl #8 │ │ │ │ + bl 0x1008dc │ │ │ │ + @ instruction: 0xf0030244 │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + andvs r0, r2, r2, asr #8 │ │ │ │ + vaddw.u8 q11, , d4 │ │ │ │ + vsubl.u8 , d1, d0 │ │ │ │ + vmls.i , , d0[0] │ │ │ │ + movwmi r4, #45378 @ 0xb142 │ │ │ │ + sbcvs r6, r3, r4, lsl #3 │ │ │ │ + blmi 0x1bc648 │ │ │ │ + andcs r6, r0, r2, asr #2 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs fp, r1, #16, 8 @ 0x10000000 │ │ │ │ - addvs r2, r4, r0, lsl #8 │ │ │ │ strbcc pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ addsmi r0, r4, fp, lsl #18 │ │ │ │ vmla.i q11, , d0[1] │ │ │ │ - orrvs r1, r4, r0, asr #8 │ │ │ │ - strbeq pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + @ instruction: 0xf0035402 │ │ │ │ + bl 0xff118 │ │ │ │ + vmlal.u q8, d1, d0[1] │ │ │ │ + andvs r0, r2, r2, asr #8 │ │ │ │ + andcc pc, r0, #67108867 @ 0x4000003 │ │ │ │ vaddw.u8 q11, , d4 │ │ │ │ - cmpvs r4, r0, lsl #8 │ │ │ │ - strpl pc, [r2], #-961 @ 0xfffffc3f │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlalbtmi pc, r2, r1, r3 @ │ │ │ │ - subeq lr, r4, #2048 @ 0x800 │ │ │ │ - @ instruction: 0xf85d430b │ │ │ │ - sbcvs r4, r3, r4, lsl #22 │ │ │ │ - andcs r6, r0, r2 │ │ │ │ + stmib r0, {r6, sl, ip}^ │ │ │ │ + vraddhn.i16 d18, , │ │ │ │ + vmlal.u q10, d1, d2[0] │ │ │ │ + tstmi r3, #0, 2 │ │ │ │ + @ instruction: 0xf85d3101 │ │ │ │ + stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ + andcs r1, r0, r2, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - stmdbeq fp, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf003b410 │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - @ instruction: 0x43234442 │ │ │ │ - blx 0x396864 │ │ │ │ - vsubw.u8 , , d2 │ │ │ │ - subvs r5, r3, r2, lsl #24 │ │ │ │ - movwmi pc, #961 @ 0x3c1 @ │ │ │ │ - strbne pc, [r0], #-961 @ 0xfffffc3f @ │ │ │ │ - bl 0x10b170 │ │ │ │ - orrvs r0, r4, ip, asr #4 │ │ │ │ - vaddl.u8 q11, d17, d3 │ │ │ │ - @ instruction: 0xf85d0342 │ │ │ │ - @ instruction: 0xf3c14b04 │ │ │ │ - andvs r3, r2, r0, lsl #2 │ │ │ │ - smlabtcc r4, r0, r9, lr │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ @ instruction: 0xf3c1090b │ │ │ │ @ instruction: 0xf0034242 │ │ │ │ ldrlt r0, [r0], #-776 @ 0xfffffcf8 │ │ │ │ vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ strcs r3, [r0], #-578 @ 0xfffffdbe │ │ │ │ subvs r6, r4, r3, lsl #1 │ │ │ │ vmov.i32 q8, #147 @ 0x00000093 │ │ │ │ - vmls.i , , d0[0] │ │ │ │ - cmpvs r4, r2, asr #4 │ │ │ │ + vmls.i q8, , d2[0] │ │ │ │ + sbcvs r1, r4, r0, asr #4 │ │ │ │ smlabtcc r0, r1, r3, pc @ │ │ │ │ - blmi 0x1bc734 │ │ │ │ + blmi 0x1bc6cc │ │ │ │ stmib r0, {r0, r1, sp, lr}^ │ │ │ │ - andcs r2, r0, r3, lsl #2 │ │ │ │ + andcs r1, r0, r4, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ stmeq sl, {r0, r1, r3, r6, r7, sl, fp} │ │ │ │ mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ smlalbteq pc, r2, r1, r3 @ │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ andvs r4, r3, sl, lsl #6 │ │ │ │ movwcs lr, #6592 @ 0x19c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stmeq ip, {r4, sl, ip, sp, pc} │ │ │ │ - andeq pc, r1, #1 │ │ │ │ - movteq pc, #9153 @ 0x23c1 @ │ │ │ │ + stcleq 4, cr11, [ip], {48} @ 0x30 │ │ │ │ + subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ streq pc, [r8], #-4 │ │ │ │ - stmdbeq sl, {r1, r6, r8, sp, lr}^ │ │ │ │ - @ instruction: 0xf002431c │ │ │ │ - vsubl.u8 q8, d1, d2 │ │ │ │ - subvs r1, r4, r0, lsl #6 │ │ │ │ - stcleq 3, cr4, [fp], {26} │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - vaddw.u8 q11, , d2 │ │ │ │ - @ instruction: 0xf85d3242 │ │ │ │ - tstmi r3, #4, 22 @ 0x1000 │ │ │ │ - sbcne pc, r1, #67108867 @ 0x4000003 │ │ │ │ - vaddl.u8 q11, d1, d3 │ │ │ │ - stmib r0, {r0, r1, r8, lr}^ │ │ │ │ - andcs r1, r0, r2, lsl #4 │ │ │ │ + movweq pc, #4097 @ 0x1001 @ │ │ │ │ + stmeq sl, {r2, r4, r8, r9, lr} │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + andvs r6, r4, r3, asr #2 │ │ │ │ + vmul.f q8, , d3[2] │ │ │ │ + @ instruction: 0xf0030442 │ │ │ │ + @ instruction: 0x43220302 │ │ │ │ + strne pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ + strbne pc, [r1, #961] @ 0x3c1 @ │ │ │ │ + vsubw.u8 q10, , d19 │ │ │ │ + sbcvs r4, r5, r3, lsl #2 │ │ │ │ + ldclt 0, cr6, [r0], #-516 @ 0xfffffdfc │ │ │ │ + tstvs r3, r2, asr #32 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + svclt 0x00004770 │ │ │ │ + strlt r0, [r0, #-2443] @ 0xfffff675 │ │ │ │ + movweq pc, #8195 @ 0x2003 @ │ │ │ │ + cdpeq 0, 0, cr15, cr1, cr1, {0} │ │ │ │ + stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ + movweq lr, #59971 @ 0xea43 │ │ │ │ + @ instruction: 0xf0020cca │ │ │ │ + blx 0x37ee20 │ │ │ │ + tstpvs r3, r3, lsl #6 @ p-variant is OBSOLETE │ │ │ │ + movteq pc, #9153 @ 0x23c1 @ │ │ │ │ + movteq lr, #15116 @ 0x3b0c │ │ │ │ + vaddl.u8 q11, d17, d3 │ │ │ │ + blx 0x14f31c │ │ │ │ + subvs pc, r3, ip, lsl #6 │ │ │ │ + movtcc pc, #9153 @ 0x23c1 @ │ │ │ │ + smlabtpl r1, r1, r3, pc @ │ │ │ │ + sbcvs r4, r1, r3, lsl r3 │ │ │ │ + andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + @ instruction: 0xf85d0c00 │ │ │ │ + svclt 0x0000fb04 │ │ │ │ @ instruction: 0xf001098b │ │ │ │ @ instruction: 0xf0030c01 │ │ │ │ ldrlt r0, [r0], #-770 @ 0xfffffcfe │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ vsubl.u8 q9, d1, d1 │ │ │ │ - vmls.i q8, , d2[0] │ │ │ │ - bl 0x111770 │ │ │ │ - addsmi r0, sl, r4, asr #8 │ │ │ │ - addvs r0, r4, fp, asr #25 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - strbcc pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - vsubw.u8 q10, , d19 │ │ │ │ - andvs r5, r3, r1, lsl #2 │ │ │ │ - movteq lr, #51791 @ 0xca4f │ │ │ │ - blmi 0x1bc7fc │ │ │ │ - sbcvs r6, r1, r2, lsl #2 │ │ │ │ - andcs r6, r0, r3, asr #32 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldrtlt r0, [r0], #-2442 @ 0xfffff676 │ │ │ │ - andeq pc, r2, #2 │ │ │ │ - streq pc, [r1, #-1] │ │ │ │ - @ instruction: 0x432a2401 │ │ │ │ + b 0x114f754 │ │ │ │ + addsmi r0, r4, ip, lsl #6 │ │ │ │ + addsmi r6, sl, r4, asr #32 │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ - @ instruction: 0xf0035501 │ │ │ │ - addsmi r0, r4, r8, lsl #6 │ │ │ │ - submi pc, r2, #67108867 @ 0x4000003 │ │ │ │ - smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - movwmi r6, #45189 @ 0xb085 │ │ │ │ - sbcvs r0, r4, r2, asr r0 │ │ │ │ - ldclt 0, cr6, [r0], #-12 │ │ │ │ - andcs r6, r0, r2, asr #32 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ - stcleq 4, cr11, [sl], {16} │ │ │ │ - @ instruction: 0xf1c32401 │ │ │ │ - stmib r0, {r4, r8, r9}^ │ │ │ │ - stmeq fp, {r1, sl, ip, sp} │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - @ instruction: 0xf85d430b │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ + @ instruction: 0xf0033442 │ │ │ │ + @ instruction: 0x43230308 │ │ │ │ + smlabtpl r1, r1, r3, pc @ │ │ │ │ + blmi 0x1bc7dc │ │ │ │ + andvs r6, r3, r2, asr #1 │ │ │ │ + andcs r6, r0, r1, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - strcs fp, [r2], #-1040 @ 0xfffffbf0 │ │ │ │ - movwmi pc, #17345 @ 0x43c1 @ │ │ │ │ - @ instruction: 0xf1c30cca │ │ │ │ - stmib r0, {r5, r8, r9}^ │ │ │ │ - blx 0x8cb734 │ │ │ │ - vsubw.u8 , , d4 │ │ │ │ - @ instruction: 0xf0023c42 │ │ │ │ - @ instruction: 0xf0030208 │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - b 0x10fec48 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - blmi 0x1bc8bc │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ ldrlt r0, [r0], #-3275 @ 0xfffff335 │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ + subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - andeq pc, pc, #1 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ + streq pc, [pc], #-1 @ 0x7e68c │ │ │ │ + subvs r4, r4, r3, lsl r3 │ │ │ │ + submi pc, r2, #67108867 @ 0x4000003 │ │ │ │ + blmi 0x1bc80c │ │ │ │ smlabtpl r1, r1, r3, pc @ │ │ │ │ - sbcvs r6, r3, r4 │ │ │ │ - blmi 0x1bc8f4 │ │ │ │ - smlabtcs r1, r0, r9, lr │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ + andvs r6, r2, r3, asr #1 │ │ │ │ + andcs r6, r0, r1, lsl #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0033c42 │ │ │ │ @ instruction: 0xf0010308 │ │ │ │ - b 0x113efe0 │ │ │ │ + b 0x113eef8 │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ sbcvs r4, r3, r2, asr #2 │ │ │ │ subvs r6, r2, r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stcleq 4, cr11, [sl], {16} │ │ │ │ + ldrlt r0, [r0], #-3274 @ 0xfffff336 │ │ │ │ vmlal.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0027400 │ │ │ │ - @ instruction: 0xf1c40208 │ │ │ │ - @ instruction: 0xf0030402 │ │ │ │ - addvs r0, r4, r8, lsl #6 │ │ │ │ - strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - vmla.i q11, , d0[1] │ │ │ │ - vmls.i , , d2[0] │ │ │ │ - @ instruction: 0x43220142 │ │ │ │ - @ instruction: 0xf85d430b │ │ │ │ - sbcvs r4, r2, r4, lsl #22 │ │ │ │ - andcs r6, r0, r3 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - stcleq 8, cr0, [fp], {138} @ 0x8a │ │ │ │ + @ instruction: 0xf0023442 │ │ │ │ + @ instruction: 0x43220208 │ │ │ │ mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - b 0x112b84c │ │ │ │ - vsubl.u8 q8, d1, d12 │ │ │ │ - @ instruction: 0xf0034442 │ │ │ │ - stmib r0, {r3, r8, r9}^ │ │ │ │ - vraddhn.i16 d18, , q0 │ │ │ │ - @ instruction: 0xf85d3242 │ │ │ │ - tstmi r3, #4, 22 @ 0x1000 │ │ │ │ - smlabtpl r1, r1, r3, pc @ │ │ │ │ - movwne lr, #10688 @ 0x29c0 │ │ │ │ + strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + smlabtvc r0, r1, r3, pc @ │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + smlabteq r2, r1, r1, pc @ │ │ │ │ + sbcvs r6, r2, r4, asr #32 │ │ │ │ + blmi 0x1bc87c │ │ │ │ + addvs r6, r1, r3 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + stmeq fp, {r1, r3, r6, r7, sl, fp} │ │ │ │ + vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ + vqdmulh.s q8, , d2[0] │ │ │ │ + @ instruction: 0xf0023442 │ │ │ │ + @ instruction: 0xf0030208 │ │ │ │ + @ instruction: 0x43220308 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + subvs r5, r4, r1, lsl #2 │ │ │ │ + @ instruction: 0xf85d6003 │ │ │ │ + addvs r4, r1, r4, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0033c42 │ │ │ │ @ instruction: 0xf0010308 │ │ │ │ - b 0x113f088 │ │ │ │ + b 0x113efa8 │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ stmib r0, {r0, r7, r8, lr}^ │ │ │ │ addvs r3, r1, r0, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ - ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ - stmdbeq fp, {r1, r3, r4, r8, r9, lr} │ │ │ │ - streq pc, [pc], #-1 @ 0x7e87c │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlalbtmi pc, r2, r1, r3 @ │ │ │ │ - addvs r4, r4, fp, lsl #6 │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ - blmi 0x1bca04 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - svclt 0x00004770 │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ - ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ - stmdbeq fp, {r1, r3, r4, r8, r9, lr} │ │ │ │ - mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - streq pc, [pc], #-1 @ 0x7e8b8 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - smlabtpl r1, r1, r3, pc @ │ │ │ │ - stmib r0, {r2, r7, sp, lr}^ │ │ │ │ - @ instruction: 0xf85d2300 │ │ │ │ - sbcvs r4, r1, r4, lsl #22 │ │ │ │ + movweq pc, #61441 @ 0xf001 @ │ │ │ │ + addvs r0, r3, sl, lsl #18 │ │ │ │ + vqdmulh.s q8, , d3[2] │ │ │ │ + @ instruction: 0xf0024c42 │ │ │ │ + vsubl.u8 q8, d1, d8 │ │ │ │ + @ instruction: 0xf0033142 │ │ │ │ + b 0x10ff3c4 │ │ │ │ + movwmi r0, #45580 @ 0xb20c │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stcleq 4, cr11, [ip], {48} @ 0x30 │ │ │ │ + @ instruction: 0xf001090a │ │ │ │ + vsubw.u8 q8, , d15 │ │ │ │ + @ instruction: 0xf0024c42 │ │ │ │ + addvs r0, r3, r8, lsl #4 │ │ │ │ + b 0x1101afc │ │ │ │ + @ instruction: 0xf003020c │ │ │ │ + subvs r0, r2, r8, lsl #6 │ │ │ │ + subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ + vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ + andvs r5, r3, r1, lsl #2 │ │ │ │ + andcs r6, r0, r1, asr #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + stmdbeq ip, {r4, r5, sl, ip, sp, pc} │ │ │ │ strvc pc, [r0, #-961] @ 0xfffffc3f │ │ │ │ - stmeq fp, {r1, r3, r8, fp} │ │ │ │ + stcleq 8, cr0, [fp], {138} @ 0x8a │ │ │ │ @ instruction: 0xf0043501 │ │ │ │ sbcvs r0, r5, r8, lsl #8 │ │ │ │ - strbcc pc, [r2, #-961] @ 0xfffffc3f @ │ │ │ │ + strbmi pc, [r2, #-961] @ 0xfffffc3f @ │ │ │ │ @ instruction: 0xf002432c │ │ │ │ @ instruction: 0xf0030208 │ │ │ │ - andvs r0, r4, r8, lsl #6 │ │ │ │ - strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ + addvs r0, r4, r8, lsl #6 │ │ │ │ + strbeq pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ movwmi r4, #45858 @ 0xb322 │ │ │ │ stmib r0, {r4, r5, sl, fp, ip, sp, pc}^ │ │ │ │ - andcs r3, r0, r1, lsl #4 │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - stcleq 4, cr11, [ip], {16} │ │ │ │ - @ instruction: 0xf3c1090a │ │ │ │ - @ instruction: 0xf0043c42 │ │ │ │ - stmeq fp, {r3, sl} │ │ │ │ + stmdbeq ip, {r4, sl, ip, sp, pc} │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0044c42 │ │ │ │ + stcleq 4, cr0, [fp], {8} │ │ │ │ streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ andeq pc, r8, #2 │ │ │ │ - vaddl.u8 q11, d1, d4 │ │ │ │ - @ instruction: 0xf0034442 │ │ │ │ + vmla.i q11, , d0[1] │ │ │ │ + @ instruction: 0xf0030442 │ │ │ │ @ instruction: 0x43220308 │ │ │ │ - strbeq pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + strbcc pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ vsubw.u8 q10, , d19 │ │ │ │ @ instruction: 0xf85d5101 │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - sbcvs r2, r1, r1, lsl #6 │ │ │ │ + addvs r4, r2, r4, lsl #22 │ │ │ │ + sbcvs r6, r1, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stcleq 4, cr11, [ip], {16} │ │ │ │ - movtcc pc, #9153 @ 0x23c1 @ │ │ │ │ + stmdbeq ip, {r4, sl, ip, sp, pc} │ │ │ │ + movtmi pc, #9153 @ 0x23c1 @ │ │ │ │ @ instruction: 0xf0042200 │ │ │ │ sbcvs r0, r2, r8, lsl #8 │ │ │ │ - tstmi ip, #163840 @ 0x28000 │ │ │ │ + tstmi ip, #9043968 @ 0x8a0000 │ │ │ │ andeq pc, r8, #2 │ │ │ │ - movtmi pc, #9153 @ 0x23c1 @ │ │ │ │ - tstmi sl, #4 │ │ │ │ - @ instruction: 0xf003088b │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - movwmi r0, #45378 @ 0xb142 │ │ │ │ - blmi 0x1bcb08 │ │ │ │ - andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ + movteq pc, #9153 @ 0x23c1 @ │ │ │ │ + stcleq 3, cr4, [fp], {26} │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ + andvs r2, r3, r1, lsl #8 │ │ │ │ + blmi 0x1bca24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - stcleq 4, cr11, [ip], {48} @ 0x30 │ │ │ │ + stmdbeq ip, {r4, r5, sl, ip, sp, pc} │ │ │ │ strpl pc, [r0, #-961] @ 0xfffffc3f │ │ │ │ - stmeq fp, {r1, r3, r8, fp} │ │ │ │ + stcleq 8, cr0, [fp], {138} @ 0x8a │ │ │ │ @ instruction: 0xf0043501 │ │ │ │ sbcvs r0, r5, r8, lsl #8 │ │ │ │ - strbcc pc, [r2, #-961] @ 0xfffffc3f @ │ │ │ │ + strbmi pc, [r2, #-961] @ 0xfffffc3f @ │ │ │ │ @ instruction: 0xf002432c │ │ │ │ @ instruction: 0xf0030208 │ │ │ │ - andvs r0, r4, r8, lsl #6 │ │ │ │ - strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ + addvs r0, r4, r8, lsl #6 │ │ │ │ + strbeq pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ movwmi r4, #45858 @ 0xb322 │ │ │ │ stmib r0, {r4, r5, sl, fp, ip, sp, pc}^ │ │ │ │ - andcs r3, r0, r1, lsl #4 │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - movwvc pc, #961 @ 0x3c1 @ │ │ │ │ - stcleq 4, cr11, [sl], {16} │ │ │ │ - streq pc, [pc], #-1 @ 0x7e9f0 │ │ │ │ - movweq pc, #8643 @ 0x21c3 @ │ │ │ │ - movwmi lr, #10688 @ 0x29c0 │ │ │ │ @ instruction: 0xf3c1090b │ │ │ │ - @ instruction: 0xf0023c42 │ │ │ │ - @ instruction: 0xf0030208 │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - b 0x110ef14 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - blmi 0x1bcb88 │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - stcleq 4, cr11, [ip], {48} @ 0x30 │ │ │ │ + @ instruction: 0xf0034c42 │ │ │ │ + @ instruction: 0xf0010308 │ │ │ │ + b 0x113f148 │ │ │ │ + subvs r0, r3, ip, lsl #6 │ │ │ │ + addvs r0, r2, fp, asr #25 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + andvc pc, r0, #67108867 @ 0x4000003 │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + andeq pc, r2, #-2147483600 @ 0x80000030 │ │ │ │ + sbcvs r4, r2, fp, lsl #6 │ │ │ │ + andcs r6, r0, r3 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + stmdbeq ip, {r4, r5, sl, ip, sp, pc} │ │ │ │ strpl pc, [r0, #-961] @ 0xfffffc3f │ │ │ │ - stmeq fp, {r1, r3, r8, fp} │ │ │ │ + stcleq 8, cr0, [fp], {138} @ 0x8a │ │ │ │ streq pc, [r2, #-453] @ 0xfffffe3b │ │ │ │ streq pc, [r8], #-4 │ │ │ │ vmla.i q11, , d1[1] │ │ │ │ - @ instruction: 0x432c3542 │ │ │ │ + @ instruction: 0x432c4542 │ │ │ │ andeq pc, r8, #2 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - vaddl.u8 q11, d1, d4 │ │ │ │ - vmls.i q10, , d2[0] │ │ │ │ - @ instruction: 0x43220142 │ │ │ │ + vaddl.u8 q11, d17, d4 │ │ │ │ + vmls.i q8, , d2[0] │ │ │ │ + @ instruction: 0x43223142 │ │ │ │ ldclt 3, cr4, [r0], #-44 @ 0xffffffd4 │ │ │ │ - andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - stcleq 4, cr11, [ip], {16} │ │ │ │ - vmlal.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0043c42 │ │ │ │ - stmdbeq fp, {r3, sl} │ │ │ │ + stmeq ip, {r4, sl, ip, sp, pc} │ │ │ │ + @ instruction: 0xf3c1090a │ │ │ │ + @ instruction: 0xf0040c42 │ │ │ │ + stcleq 4, cr0, [fp], {8} │ │ │ │ streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ andeq pc, r8, #2 │ │ │ │ - vaddl.u8 q11, d1, d4 │ │ │ │ - @ instruction: 0xf0030442 │ │ │ │ + vmla.i q11, , d0[1] │ │ │ │ + @ instruction: 0xf0034442 │ │ │ │ @ instruction: 0x43220308 │ │ │ │ - strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + strbcc pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ vsubw.u8 q10, , d19 │ │ │ │ @ instruction: 0xf85d5101 │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - sbcvs r2, r1, r1, lsl #6 │ │ │ │ + addvs r4, r2, r4, lsl #22 │ │ │ │ + sbcvs r6, r1, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stcleq 4, cr11, [sl], {16} │ │ │ │ - vraddhn.i16 d18, , q1 │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ - tstmi sl, #8, 4 @ 0x80000000 │ │ │ │ - vpmax.u8 d15, d4, d17 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - vmla.i q11, , d0[1] │ │ │ │ - vraddhn.i16 d20, , q2 │ │ │ │ - @ instruction: 0xf1c40142 │ │ │ │ - movwmi r0, #46112 @ 0xb420 │ │ │ │ - andseq lr, ip, r0, lsl #17 │ │ │ │ - blmi 0x1bcc58 │ │ │ │ + strcs fp, [r2], #-1040 @ 0xfffffbf0 │ │ │ │ + movwmi pc, #17345 @ 0x43c1 @ │ │ │ │ + vpmax.s8 d15, d4, d17 │ │ │ │ + msreq CPSR_, #-1073741776 @ 0xc0000030 │ │ │ │ + strcc lr, [r2], #-2496 @ 0xfffff640 │ │ │ │ + vqdmulh.s q8, , d3[2] │ │ │ │ + @ instruction: 0xf0020c42 │ │ │ │ + @ instruction: 0xf0030208 │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + b 0x110aef4 │ │ │ │ + movwmi r0, #45580 @ 0xb20c │ │ │ │ + blmi 0x1bcb68 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ - ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ - stmeq fp, {r1, r3, r4, r8, r9, lr} │ │ │ │ - @ instruction: 0xf0032401 │ │ │ │ - sbcvs r0, r4, r8, lsl #6 │ │ │ │ - strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - ldreq pc, [r0], #-452 @ 0xfffffe3c │ │ │ │ - stm r0, {r0, r1, r3, r8, r9, lr} │ │ │ │ - @ instruction: 0xf85d001c │ │ │ │ - andcs r4, r0, r4, lsl #22 │ │ │ │ + movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ + stmeq sl, {r4, sl, ip, sp, pc} │ │ │ │ + @ instruction: 0xf1c32401 │ │ │ │ + stmib r0, {r4, r8, r9}^ │ │ │ │ + stcleq 4, cr3, [fp], {2} │ │ │ │ + mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + @ instruction: 0xf85d430b │ │ │ │ + stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ - ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ - stmeq fp, {r1, r3, r4, r8, r9, lr} │ │ │ │ - @ instruction: 0xf0032400 │ │ │ │ - sbcvs r0, r4, r8, lsl #6 │ │ │ │ - strmi pc, [r2], #-961 @ 0xfffffc3f │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - streq pc, [r8], #-452 @ 0xfffffe3c │ │ │ │ - stm r0, {r0, r1, r3, r8, r9, lr} │ │ │ │ - @ instruction: 0xf85d001c │ │ │ │ - andcs r4, r0, r4, lsl #22 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + movwmi pc, #9153 @ 0x23c1 @ │ │ │ │ + stmeq sl, {r4, sl, ip, sp, pc} │ │ │ │ + @ instruction: 0xf1c32400 │ │ │ │ + stmib r0, {r3, r8, r9}^ │ │ │ │ + stcleq 4, cr3, [fp], {2} │ │ │ │ + mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + @ instruction: 0xf85d430b │ │ │ │ + stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - andscs fp, r0, #16, 8 @ 0x10000000 │ │ │ │ - addvs r0, r2, fp, asr #25 │ │ │ │ - vmlal.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ - @ instruction: 0xf0020308 │ │ │ │ - vsubl.u8 q8, d1, d8 │ │ │ │ - strcs r0, [r1], #-322 @ 0xfffffebe │ │ │ │ - b 0x114f7a8 │ │ │ │ - sbcvs r0, r4, ip, lsl #6 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + movwcs fp, #5136 @ 0x1410 │ │ │ │ + stmeq sl, {r4, sl, sp} │ │ │ │ + movwmi lr, #10688 @ 0x29c0 │ │ │ │ + vqdmulh.s q8, , d3[2] │ │ │ │ + @ instruction: 0xf0020c42 │ │ │ │ + @ instruction: 0xf0030208 │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + b 0x110afb0 │ │ │ │ + movwmi r0, #45580 @ 0xb20c │ │ │ │ + blmi 0x1bcc24 │ │ │ │ andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ - blmi 0x1bcd00 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - andcs fp, r8, #16, 8 @ 0x10000000 │ │ │ │ - addvs r0, r2, fp, asr #25 │ │ │ │ - vmlal.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ - @ instruction: 0xf0020308 │ │ │ │ - vsubl.u8 q8, d1, d8 │ │ │ │ - strcs r0, [r0], #-322 @ 0xfffffebe │ │ │ │ - b 0x114f7e4 │ │ │ │ - sbcvs r0, r4, ip, lsl #6 │ │ │ │ + movwcs fp, #1040 @ 0x410 │ │ │ │ + stmeq sl, {r3, sl, sp} │ │ │ │ + movwmi lr, #10688 @ 0x29c0 │ │ │ │ + eormi r0, r2, fp, asr #25 │ │ │ │ + mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + vaddl.u8 q10, d1, d19 │ │ │ │ + b 0x110afe8 │ │ │ │ + movwmi r0, #45580 @ 0xb20c │ │ │ │ + blmi 0x1bcc5c │ │ │ │ andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ - blmi 0x1bcd3c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stcleq 2, cr2, [fp], {2} │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - b 0x116bc28 │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - andvs r4, r3, r4, lsl #8 │ │ │ │ + vsubl.u8 q9, d1, d2 │ │ │ │ + ldrlt r0, [r0], #-3138 @ 0xfffff3be │ │ │ │ + strmi pc, [r4], #-961 @ 0xfffffc3f │ │ │ │ vpmax.u8 d15, d2, d17 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - subvs r4, r3, r2, lsl #4 │ │ │ │ - blmi 0x1bcd7c │ │ │ │ + andmi lr, r2, #192, 18 @ 0x300000 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stcleq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + blmi 0x1bcc9c │ │ │ │ + andvs r4, r3, fp, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vqdmulh.s q8, , d3[2] │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ + vmlal.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0030c42 │ │ │ │ ldrlt r0, [r0], #-776 @ 0xfffffcf8 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - stmeq fp, {r0, r1, sp, lr} │ │ │ │ + stcleq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ movwmi r2, #45569 @ 0xb201 │ │ │ │ andmi lr, r2, #192, 18 @ 0x300000 │ │ │ │ - @ instruction: 0xf85d6043 │ │ │ │ + @ instruction: 0xf85d6003 │ │ │ │ andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vqdmulh.s q8, , d3[2] │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ + vmlal.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0030c42 │ │ │ │ ldrlt r0, [r0], #-776 @ 0xfffffcf8 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - stmeq fp, {r0, r1, sp, lr} │ │ │ │ + stcleq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ strmi pc, [r2], #-961 @ 0xfffffc3f │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ movwmi r2, #45568 @ 0xb200 │ │ │ │ andmi lr, r2, #192, 18 @ 0x300000 │ │ │ │ - @ instruction: 0xf85d6043 │ │ │ │ + @ instruction: 0xf85d6003 │ │ │ │ andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0020342 │ │ │ │ ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ - stmeq fp, {r1, r3, r4, r8, r9, lr} │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ + stcleq 3, cr4, [fp], {26} │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ movwmi r2, #46080 @ 0xb400 │ │ │ │ stmib r0, {r2, r7, sp, lr}^ │ │ │ │ - @ instruction: 0xf85d2300 │ │ │ │ + @ instruction: 0xf85d3200 │ │ │ │ andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - stmeq fp, {r1, r6, sl, fp, ip, sp} │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ + stcleq 12, cr0, [fp], {66} @ 0x42 │ │ │ │ andeq pc, r8, #2 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ orrmi pc, r1, r1, asr #7 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stmib r0, {r0, r7, sp, lr}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5efc │ │ │ │ + bl 0xfebd5e20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - blx 0xff3bafa0 │ │ │ │ + blx 0xff73aec4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 q8, q2, #64 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, r3, lsl #27 │ │ │ │ + mullt r4, r1, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, sl, lsr r2 │ │ │ │ + addeq r1, r9, r6, lsl r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5f5c │ │ │ │ + bl 0xfebd5e80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - blx 0xfe7bb000 │ │ │ │ + blx 0xfeb3af24 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d18, d16, d0[5] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, r3, asr sp @ │ │ │ │ + andlt pc, r4, r1, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - ldrdeq r1, [r9], sl │ │ │ │ + @ instruction: 0x008912b6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5fbc │ │ │ │ + bl 0xfebd5ee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - blx 0x1bbb060 │ │ │ │ + blx 0x1f3af84 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, r3, lsr #26 │ │ │ │ + andlt pc, r4, r1, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, sl, ror r1 │ │ │ │ + addeq r1, r9, r6, asr r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd601c │ │ │ │ + bl 0xfebd5f40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - blx 0xfbb0c0 │ │ │ │ + blx 0x133afe4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d18, d0, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - strdlt pc, [r4], -r3 │ │ │ │ + andlt pc, r4, r1, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, sl, lsl r1 │ │ │ │ + strdeq r1, [r9], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd607c │ │ │ │ + bl 0xfebd5fa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - blx 0x3bb120 │ │ │ │ + blx 0x73b044 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d23, d16, d0[3] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, r3, asr #25 │ │ │ │ + ldrdlt pc, [r4], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - strheq r1, [r9], sl │ │ │ │ + umulleq r1, r9, r6, r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd60dc │ │ │ │ + bl 0xfebd6000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xf9dcf0a4 │ │ │ │ + @ instruction: 0xf9eaf0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q6, #64 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - mullt r4, r3, ip │ │ │ │ + andlt pc, r4, r1, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, sl, asr r0 │ │ │ │ + addeq r1, r9, r6, lsr r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd613c │ │ │ │ + bl 0xfebd6060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xf9acf0a4 │ │ │ │ + @ instruction: 0xf9baf0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d23, d0, d0[2] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, r3, ror #24 │ │ │ │ + andlt pc, r4, r1, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - strdeq r0, [r9], sl │ │ │ │ + ldrdeq r1, [r9], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd619c │ │ │ │ + bl 0xfebd60c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xf97cf0a4 │ │ │ │ + @ instruction: 0xf98af0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vorr.i32 , #8 @ 0x00000008 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, r3, lsr ip @ │ │ │ │ + andlt pc, r4, r1, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - umulleq r0, r9, sl, pc @ │ │ │ │ + addeq r1, r9, r6, ror r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd61fc │ │ │ │ + bl 0xfebd6120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q8 │ │ │ │ - vbic.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 q8, q8, d12 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdavc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf948f0a4 │ │ │ │ + @ instruction: 0xf956f0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - strdlt pc, [r4], -pc @ │ │ │ │ + andlt pc, r4, sp, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, r2, lsr pc │ │ │ │ + addeq r1, r9, lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6264 │ │ │ │ + bl 0xfebd6188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q8 │ │ │ │ - vbic.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 q8, q8, d12 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdavc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf914f0a4 │ │ │ │ + @ instruction: 0xf922f0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, fp, asr #23 │ │ │ │ + ldrdlt pc, [r4], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, sl, asr #29 │ │ │ │ + addeq r0, r9, r6, lsr #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd62cc │ │ │ │ + bl 0xfebd61f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q8 │ │ │ │ - vbic.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 q8, q8, d12 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdbvc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8e0f0a4 │ │ │ │ + @ instruction: 0xf8eef0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - mullt r4, r7, fp │ │ │ │ + andlt pc, r4, r5, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, r2, ror #28 │ │ │ │ + addeq r0, r9, lr, lsr pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6334 │ │ │ │ + bl 0xfebd6258 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q8 │ │ │ │ - vbic.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 q8, q8, d12 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdbvc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8acf0a4 │ │ │ │ + @ instruction: 0xf8baf0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, r3, ror #22 │ │ │ │ + andlt pc, r4, r1, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - strdeq r0, [r9], sl │ │ │ │ + ldrdeq r0, [r9], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd639c │ │ │ │ + bl 0xfebd62c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q8 │ │ │ │ - vbic.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 q8, q8, d12 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmvc r8, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf878f0a4 │ │ │ │ + @ instruction: 0xf886f0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, pc, lsr #22 │ │ │ │ + andlt pc, r4, sp, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - umulleq r0, r9, r2, sp │ │ │ │ + addeq r0, r9, lr, ror #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6404 │ │ │ │ + bl 0xfebd6328 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q8 │ │ │ │ - vbic.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 q8, q8, d12 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmvc r8, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf844f0a4 │ │ │ │ + @ instruction: 0xf852f0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - strdlt pc, [r4], -fp │ │ │ │ + andlt pc, r4, r9, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, sl, lsr #26 │ │ │ │ + addeq r0, r9, r6, lsl #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd646c │ │ │ │ + bl 0xfebd6390 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q8 │ │ │ │ - vbic.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 q8, q8, d12 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmvc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf810f0a4 │ │ │ │ + @ instruction: 0xf81ef0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, r7, asr #21 │ │ │ │ + ldrdlt pc, [r4], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, r2, asr #25 │ │ │ │ + umulleq r0, r9, lr, sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd64d4 │ │ │ │ + bl 0xfebd63f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q8 │ │ │ │ - vbic.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 q8, q8, d12 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmvc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xffdcf0a3 │ │ │ │ + @ instruction: 0xffeaf0a3 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - mullt r4, r3, sl │ │ │ │ + andlt pc, r4, r1, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, sl, asr ip │ │ │ │ + addeq r0, r9, r6, lsr sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ stmvs fp, {r1, r3, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf023460e │ │ │ │ - blcs 0x3bff5c │ │ │ │ + blcs 0x3bfe80 │ │ │ │ svcvs 0x0083d017 │ │ │ │ strmi r2, [r5], -r1, lsl #4 │ │ │ │ rsbscs pc, ip, r0, lsl #17 │ │ │ │ @ instruction: 0xdc192b02 │ │ │ │ - blle 0x709f68 │ │ │ │ + blle 0x709e8c │ │ │ │ @ instruction: 0xf01b4628 │ │ │ │ - ldmiblt r8!, {r0, r3, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r8!, {r0, r4, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blcs 0xcdfac │ │ │ │ + blcs 0xcded0 │ │ │ │ strtmi sp, [r8], -r4, ror #19 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ - blx 0xffcbd33c │ │ │ │ + blx 0xe3d262 │ │ │ │ strb r2, [r0, r1]! │ │ │ │ @ instruction: 0xf6466837 │ │ │ │ @ instruction: 0xf2c07990 │ │ │ │ @ instruction: 0xf0a32995 │ │ │ │ - @ instruction: 0xf107fb23 │ │ │ │ + @ instruction: 0xf107fb31 │ │ │ │ strmi r0, [r2], lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - @ instruction: 0xf8d6fc3d │ │ │ │ + @ instruction: 0xf8d6fc4b │ │ │ │ @ instruction: 0xf0a38004 │ │ │ │ - strmi pc, [r7], -pc, lsr #21 │ │ │ │ + @ instruction: 0x4607fabd │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - @ instruction: 0xf8d6ff57 │ │ │ │ + @ instruction: 0xf8d6ff9d │ │ │ │ @ instruction: 0xf0a3b008 │ │ │ │ - strmi pc, [r1], -r5, lsr #21 │ │ │ │ + @ instruction: 0x4601fab3 │ │ │ │ pkhtbmi r4, r0, sl, asr #12 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - @ instruction: 0xf8d9ff4d │ │ │ │ + @ instruction: 0xf8d9ff93 │ │ │ │ ldmdbvs r0!, {ip, pc} │ │ │ │ - @ instruction: 0xff54f0a3 │ │ │ │ + @ instruction: 0xff62f0a3 │ │ │ │ @ instruction: 0x4652463b │ │ │ │ stmib sp, {r0, r3, r6, r9, sl, lr}^ │ │ │ │ ldrtmi r8, [r8], -r0 │ │ │ │ ldmdavs r1!, {r5, r7, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0x4628463a │ │ │ │ - @ instruction: 0xffeef7dc │ │ │ │ - blcs 0x9b2c8 │ │ │ │ + @ instruction: 0xf834f7dd │ │ │ │ + blcs 0x9b1ec │ │ │ │ @ instruction: 0xf1a3d0a8 │ │ │ │ - blx 0xfed40038 │ │ │ │ + blx 0xfed3ff5c │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ str r6, [r1, fp, lsr #15]! │ │ │ │ @ instruction: 0xf023680b │ │ │ │ - blcs 0x3c003c │ │ │ │ + blcs 0x3bff60 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r3, lsl #31 │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ strmi r2, [r4], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldcle 0, cr2, [r0], {124} @ 0x7c │ │ │ │ - blle 0x4ca06c │ │ │ │ + blle 0x4c9f90 │ │ │ │ @ instruction: 0xf01b4620 │ │ │ │ - ldmiblt r8!, {r0, r1, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r8!, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcc 0x1a344c │ │ │ │ + blcc 0x1a3370 │ │ │ │ stmible sp!, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7e42100 │ │ │ │ - andcs pc, r1, r7, ror sl @ │ │ │ │ + @ instruction: 0x2001fabd │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf64668f7 │ │ │ │ @ instruction: 0xf2c07890 │ │ │ │ @ instruction: 0xf0a32895 │ │ │ │ - @ instruction: 0xf107faa1 │ │ │ │ + @ instruction: 0xf107faaf │ │ │ │ strmi r0, [r2], lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - ldmdbvs r7!, {r0, r1, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfe63b764 │ │ │ │ + ldmdbvs r7!, {r0, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xfe9bb688 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ tsteq r2, r3, lsl #13 │ │ │ │ - blx 0xfecbb786 │ │ │ │ - blx 0x16bb778 │ │ │ │ + blx 0xff03b6aa │ │ │ │ + blx 0x1a3b69c │ │ │ │ @ instruction: 0x460769b3 │ │ │ │ svcvs 0x00a3b953 │ │ │ │ mcrrle 11, 0, r2, ip, cr2 │ │ │ │ @ instruction: 0xdc052b00 │ │ │ │ tstcs r0, ip, asr #2 │ │ │ │ @ instruction: 0xf0a32000 │ │ │ │ - ands pc, sl, fp, ror #29 │ │ │ │ + @ instruction: 0xe01afef9 │ │ │ │ ldrdls pc, [r4], -r6 │ │ │ │ - blx 0x53b79c │ │ │ │ + blx 0x8bb6c0 │ │ │ │ strmi r4, [r1], sl, asr #12 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ - mrc2 7, 5, pc, cr10, cr12, {6} │ │ │ │ + @ instruction: 0xff00f7dc │ │ │ │ andls r6, r3, #3276800 @ 0x320000 │ │ │ │ - blx 0x2bb7b0 │ │ │ │ + blx 0x63b6d4 │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ strtmi r9, [r0], -r3 │ │ │ │ - mrc2 7, 5, pc, cr0, cr12, {6} │ │ │ │ + mrc2 7, 7, pc, cr6, cr12, {6} │ │ │ │ ldrtmi r9, [r8], -r3, lsl #18 │ │ │ │ strbmi r4, [r9], -sl, lsl #12 │ │ │ │ - stc2l 0, cr15, [ip, #-688]! @ 0xfffffd50 │ │ │ │ + ldc2l 0, cr15, [sl, #-688]! @ 0xfffffd50 │ │ │ │ andls r4, r0, r8, lsr r6 │ │ │ │ @ instruction: 0x4652465b │ │ │ │ @ instruction: 0xf8d84638 │ │ │ │ strmi r1, [r8, r0]! │ │ │ │ - @ instruction: 0xf9f2f0a3 │ │ │ │ + blx 0xbb700 │ │ │ │ @ instruction: 0xf0a34680 │ │ │ │ - ldrtmi pc, [r9], -pc, ror #19 @ │ │ │ │ + @ instruction: 0x4639f9fd │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - ldc2 0, cr15, [r4], #688 @ 0x2b0 │ │ │ │ + stc2l 0, cr15, [r2], {172} @ 0xac │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - stc2l 0, cr15, [sl], {172} @ 0xac │ │ │ │ + ldc2l 0, cr15, [r8], {172} @ 0xac │ │ │ │ @ instruction: 0x46426871 │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ - ldmdavs r1!, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - @ instruction: 0xff3cf7dc │ │ │ │ - blcs 0x9b40c │ │ │ │ + @ instruction: 0xff82f7dc │ │ │ │ + blcs 0x9b330 │ │ │ │ svcge 0x0078f43f │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ - blcc 0x1b9354 │ │ │ │ + blcc 0x1b9278 │ │ │ │ ldmible r7!, {r0, r8, r9, fp, sp} │ │ │ │ - @ instruction: 0xff28f7fe │ │ │ │ + @ instruction: 0xff66f7fe │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-608] @ 0xfffffda0 │ │ │ │ - blvs 0xfe690dc8 │ │ │ │ + blvs 0xfe690cec │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ mrrcvs 0, 3, sp, r8, cr11 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ - blx 0xfed336a0 │ │ │ │ + blx 0xfed335c4 │ │ │ │ stmdavs fp, {r1, r7, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ - blcs 0x241ad0 │ │ │ │ + blcs 0x2419f4 │ │ │ │ @ instruction: 0xf040bfc8 │ │ │ │ - bllt 0xfe67f5dc │ │ │ │ - blcs 0x3d9708 │ │ │ │ - blcs 0x4736e8 │ │ │ │ + bllt 0xfe67f500 │ │ │ │ + blcs 0x3d962c │ │ │ │ + blcs 0x47360c │ │ │ │ movwcs sp, #4135 @ 0x1027 │ │ │ │ rsbscc pc, ip, r5, lsl #17 │ │ │ │ - blcs 0x11b498 │ │ │ │ - blcc 0x1b6ab0 │ │ │ │ + blcs 0x11b3bc │ │ │ │ + blcc 0x1b69d4 │ │ │ │ stmdale pc!, {r0, r8, r9, fp, sp} @ │ │ │ │ @ instruction: 0xf01b4628 │ │ │ │ - strdlt pc, [r8, #131] @ 0x83 │ │ │ │ + biclt pc, r8, fp, lsl #18 │ │ │ │ @ instruction: 0xf0a36874 │ │ │ │ - @ instruction: 0x4622f999 │ │ │ │ + strtmi pc, [r2], -r7, lsr #19 │ │ │ │ strtmi r4, [r1], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - @ instruction: 0xf646fe41 │ │ │ │ + @ instruction: 0xf646fe87 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldmdavs r0!, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrdls pc, [r0], -r3 │ │ │ │ - cdp2 0, 4, cr15, cr4, cr3, {5} │ │ │ │ + cdp2 0, 5, cr15, cr2, cr3, {5} │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ ldrmi r4, [r8, r8, asr #12]! │ │ │ │ - bllt 0x1d59af8 │ │ │ │ + bllt 0x1d59a1c │ │ │ │ stmiblt fp!, {r0, r1, r3, r5, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ble 0xff44a254 │ │ │ │ + ble 0xff44a178 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e44628 │ │ │ │ - @ instruction: 0xe7e5f995 │ │ │ │ - blcs 0x99a94 │ │ │ │ + ubfx pc, fp, #19, #6 │ │ │ │ + blcs 0x999b8 │ │ │ │ @ instruction: 0xe7e2d0bb │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #12 │ │ │ │ @ instruction: 0xf0a30118 │ │ │ │ - andcs pc, r4, #336 @ 0x150 │ │ │ │ + andcs pc, r4, #560 @ 0x230 │ │ │ │ tstpvc r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - ldc2l 7, cr15, [ip, #880] @ 0x370 │ │ │ │ + mcr2 7, 1, pc, cr2, cr12, {6} @ │ │ │ │ @ instruction: 0x4642e7d2 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xff73b930 │ │ │ │ + blx 0xffabb854 │ │ │ │ @ instruction: 0x46226871 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - strb pc, [r5, fp, lsr #29] @ │ │ │ │ + @ instruction: 0xe7c5fef1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-92] @ 0xffffffa4 │ │ │ │ addlt r4, r3, r5, lsl #12 │ │ │ │ @ instruction: 0xf4106b90 │ │ │ │ andsle r6, r0, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c50 │ │ │ │ andle r6, ip, r0, ror r0 │ │ │ │ andcs r4, r0, lr, lsl #12 │ │ │ │ ldrdcs lr, [r0, -r1] │ │ │ │ - blx 0xfee50318 │ │ │ │ + blx 0xfee5023c │ │ │ │ ldmdbeq r2, {r0, r1, r2, r7, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00c82907 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andlt fp, r3, sl, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ andcs r8, r1, #240, 6 @ 0xc0000003 │ │ │ │ rsbscs pc, ip, r5, lsl #17 │ │ │ │ - bcs 0x11b5a4 │ │ │ │ - bcs 0xb67dc │ │ │ │ + bcs 0x11b4c8 │ │ │ │ + bcs 0xb6700 │ │ │ │ @ instruction: 0x4628db38 │ │ │ │ @ instruction: 0xf01b9301 │ │ │ │ - blls 0xfd8b8 │ │ │ │ + blls 0xfd83c │ │ │ │ ldmdbvs r2!, {r3, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf803fa02 │ │ │ │ @ instruction: 0xb3ab68b3 │ │ │ │ @ instruction: 0xf0a36834 │ │ │ │ - @ instruction: 0x4681f973 │ │ │ │ + strmi pc, [r1], r1, lsl #19 │ │ │ │ sbceq pc, lr, #4, 2 │ │ │ │ ldrvc pc, [r0], #1606 @ 0x646 │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ stmdavs r1!, {r1, r4, r8} │ │ │ │ - blx 0xfe33b9d0 │ │ │ │ + blx 0xfe6bb8f4 │ │ │ │ @ instruction: 0xf0a36876 │ │ │ │ - stmdavs r1!, {r0, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ tsteq r2, r6, lsl #12 │ │ │ │ - blx 0xfe0bb9e4 │ │ │ │ + blx 0xfe43b908 │ │ │ │ strbmi r6, [r0], -r4, lsr #16 │ │ │ │ - stc2 0, cr15, [ip, #652]! @ 0x28c │ │ │ │ + ldc2 0, cr15, [sl, #652]! @ 0x28c │ │ │ │ @ instruction: 0x46034632 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ svcvs 0x00ab47b8 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed40378 │ │ │ │ + blx 0xfed4029c │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, fp, lsr #15 │ │ │ │ - bcc 0x1b9654 │ │ │ │ + bcc 0x1b9578 │ │ │ │ stmible r6, {r0, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e44628 │ │ │ │ - ldrb pc, [r2, r5, lsl #18]! @ │ │ │ │ + ldrb pc, [r2, fp, asr #18]! @ │ │ │ │ stmdaeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7c6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ - blvs 0xfe550fb4 │ │ │ │ + blvs 0xfe550ed8 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 0, sp, r3, cr10 │ │ │ │ cmnpvs r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00182d00 │ │ │ │ svclt 0x000a2b00 │ │ │ │ andcs r2, r0, r1 │ │ │ │ mrsle r2, (UNDEF: 6) │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs fp, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ - blcs 0x3d100c │ │ │ │ + blcs 0x3d0f30 │ │ │ │ svcvs 0x00a3d0f4 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x1079d0 │ │ │ │ - blcs 0xb6820 │ │ │ │ + blcs 0x1078f4 │ │ │ │ + blcs 0xb6744 │ │ │ │ @ instruction: 0x4620db10 │ │ │ │ - @ instruction: 0xfffaf01a │ │ │ │ + @ instruction: 0xf812f01b │ │ │ │ andcs fp, r1, r0, lsr #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcc 0x1a17c4 │ │ │ │ + blcc 0x1a16e8 │ │ │ │ stmible lr!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e44620 │ │ │ │ - @ instruction: 0xe7eaf8bb │ │ │ │ + strb pc, [sl, r1, lsl #18]! @ │ │ │ │ @ instruction: 0xf0a36837 │ │ │ │ - @ instruction: 0x4681f8f3 │ │ │ │ + strmi pc, [r1], r1, lsl #18 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ ldmdavs r9!, {r1, r4, r8} │ │ │ │ - blx 0x33bad0 │ │ │ │ + blx 0x6bb9f4 │ │ │ │ ldrdge pc, [r4], -r6 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf0a3d019 │ │ │ │ - @ instruction: 0x4652f879 │ │ │ │ + ldrbmi pc, [r2], -r7, lsl #17 @ │ │ │ │ strmi r4, [r1], -r0, lsl #13 │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ - strbmi pc, [r9], -r1, lsr #26 @ │ │ │ │ + strbmi pc, [r9], -r7, ror #26 @ │ │ │ │ @ instruction: 0x46426838 │ │ │ │ ldmvs r1!, {r3, r5, r7, r8, r9, sl, lr}^ │ │ │ │ svcvs 0x00a3b981 │ │ │ │ rscvs r2, r2, sp, lsl #4 │ │ │ │ sbcle r2, r4, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ @ instruction: 0x2000e7bd │ │ │ │ - ldc2 0, cr15, [r8, #-652] @ 0xfffffd74 │ │ │ │ + stc2 0, cr15, [r6, #-652]! @ 0xfffffd74 │ │ │ │ strb r4, [r8, r0, lsl #13]! │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ - strb pc, [sl, sp, ror #27]! @ │ │ │ │ + strb pc, [sl, fp, lsr #28]! @ │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ vadd.i8 d22, d24, d10 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x1524b8 │ │ │ │ - bvs 0x7006b4 │ │ │ │ + bl 0x1523dc │ │ │ │ + bvs 0x7005d8 │ │ │ │ andcs lr, r0, lr, ror #14 │ │ │ │ - blmi 0x1bda28 │ │ │ │ + blmi 0x1bd94c │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ vadd.i8 d22, d24, d10 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x1524f4 │ │ │ │ - blvs 0x7006f0 │ │ │ │ + bl 0x152418 │ │ │ │ + blvs 0x700614 │ │ │ │ andcs lr, r0, r0, asr r7 │ │ │ │ - blmi 0x1bda64 │ │ │ │ + blmi 0x1bd988 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ vadd.i8 d22, d24, d10 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x152530 │ │ │ │ + bl 0x152454 │ │ │ │ ldcvs 3, cr0, [sl], {130} @ 0x82 │ │ │ │ andcs lr, r0, r2, lsr r7 │ │ │ │ - blmi 0x1bdaa0 │ │ │ │ + blmi 0x1bd9c4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ vadd.i8 d22, d24, d10 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x15256c │ │ │ │ + bl 0x152490 │ │ │ │ ldcvs 3, cr0, [sl, #-520] @ 0xfffffdf8 │ │ │ │ andcs lr, r0, r4, lsl r7 │ │ │ │ - blmi 0x1bdadc │ │ │ │ + blmi 0x1bda00 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ vadd.i8 d22, d24, d10 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x1525a8 │ │ │ │ + bl 0x1524cc │ │ │ │ cdpvs 3, 1, cr0, cr10, cr2, {4} │ │ │ │ strdcs lr, [r0], -r6 │ │ │ │ - blmi 0x1bdb18 │ │ │ │ + blmi 0x1bda3c │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ vadd.i8 d22, d24, d10 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x1525e4 │ │ │ │ + bl 0x152508 │ │ │ │ svcvs 0x001a0382 │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ - blmi 0x1bdb54 │ │ │ │ + blmi 0x1bda78 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -114118,104 +114063,104 @@ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcs fp, r0, fp, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svcvs 0x00a383f8 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x107c30 │ │ │ │ - blcs 0xb6a60 │ │ │ │ + blcs 0x107b54 │ │ │ │ + blcs 0xb6984 │ │ │ │ strtmi sp, [r0], -r8, lsl #22 │ │ │ │ - mcr2 0, 6, pc, cr10, cr10, {0} @ │ │ │ │ + mcr2 0, 7, pc, cr2, cr10, {0} @ │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x1b99fc │ │ │ │ + blcc 0x1b9920 │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34620 │ │ │ │ - @ instruction: 0xe7f2ff93 │ │ │ │ + ubfx pc, r9, #31, #19 │ │ │ │ @ instruction: 0xf0a2687d │ │ │ │ - strmi pc, [r0], fp, asr #31 │ │ │ │ + pkhtbmi pc, r0, r9, asr #31 @ │ │ │ │ sbceq pc, lr, #1073741825 @ 0x40000001 │ │ │ │ ldrvc pc, [r0, #1606] @ 0x646 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ stmdavs r9!, {r1, r4, r8} │ │ │ │ - @ instruction: 0xf8e2f0a7 │ │ │ │ + @ instruction: 0xf8f0f0a7 │ │ │ │ ldrdls pc, [r0], -r7 │ │ │ │ - @ instruction: 0xffbcf0a2 │ │ │ │ + @ instruction: 0xffcaf0a2 │ │ │ │ @ instruction: 0xf1096829 │ │ │ │ strmi r0, [r1], lr, asr #5 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - @ instruction: 0x4641f8d7 │ │ │ │ + strbmi pc, [r1], -r5, ror #17 @ │ │ │ │ strbmi r6, [sl], -r8, lsr #16 │ │ │ │ ldmvs r9!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ svcvs 0x00a3b959 │ │ │ │ rscvs r2, r2, sp, lsl #4 │ │ │ │ sbcle r2, lr, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ strtmi lr, [r0], -r7, asr #15 │ │ │ │ - stc2l 7, cr15, [ip], {254} @ 0xfe │ │ │ │ + stc2 7, cr15, [sl, #-1016] @ 0xfffffc08 │ │ │ │ svclt 0x0000e7ef │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r1, #-52] @ 0xffffffcc │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b8b │ │ │ │ andsle r6, r7, r0, ror r0 │ │ │ │ @ instruction: 0xf4136c4b │ │ │ │ andsle r6, fp, r0, ror r3 │ │ │ │ - blcs 0x259ba0 │ │ │ │ + blcs 0x259ac4 │ │ │ │ stmiavs fp!, {r3, r4, sl, fp, ip, lr, pc} │ │ │ │ andsle r2, r5, r3, lsl #22 │ │ │ │ ldrmi r6, [r6], -r3, lsr #31 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x107cf8 │ │ │ │ - blcs 0xb6b68 │ │ │ │ + blcs 0x107c1c │ │ │ │ + blcs 0xb6a8c │ │ │ │ @ instruction: 0x4620db18 │ │ │ │ - mcr2 0, 3, pc, cr6, cr10, {0} @ │ │ │ │ + mrc2 0, 3, pc, cr14, cr10, {0} │ │ │ │ andcs fp, r1, r0, ror #19 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcc 0x1a1afc │ │ │ │ + blcc 0x1a1a20 │ │ │ │ stmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34620 │ │ │ │ - @ instruction: 0xe7e2ff1f │ │ │ │ + strb pc, [r2, r5, ror #30]! @ │ │ │ │ @ instruction: 0xf646682f │ │ │ │ @ instruction: 0xf2c07890 │ │ │ │ @ instruction: 0xf0a22895 │ │ │ │ - @ instruction: 0xf107ff53 │ │ │ │ + @ instruction: 0xf107ff61 │ │ │ │ strmi r0, [r1], lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - @ instruction: 0xf8d5f86d │ │ │ │ + @ instruction: 0xf8d5f87b │ │ │ │ @ instruction: 0xf0a2a004 │ │ │ │ - @ instruction: 0x4607fedf │ │ │ │ + strmi pc, [r7], -sp, ror #29 │ │ │ │ ldrbmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ - @ instruction: 0xf8d8fb87 │ │ │ │ + @ instruction: 0xf8d8fbcd │ │ │ │ stmiavs r8!, {pc}^ │ │ │ │ - blx 0xfe43be1a │ │ │ │ + blx 0xfe7bbd3e │ │ │ │ @ instruction: 0x464a463b │ │ │ │ andls r4, r0, r1, asr #12 │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ - svcvs 0x00a3fc29 │ │ │ │ + svcvs 0x00a3fc6f │ │ │ │ adcsle r2, r6, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ svclt 0x0000e7af │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -114227,727 +114172,727 @@ │ │ │ │ andsle r6, r1, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c58 │ │ │ │ andle r6, sp, r0, ror r0 │ │ │ │ @ instruction: 0x460e4617 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ tstmi sl, #0 │ │ │ │ @ instruction: 0xf387fab7 │ │ │ │ - bcs 0x242160 │ │ │ │ + bcs 0x242084 │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ teqlt fp, r1, lsl #6 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ svcvs 0x00ab307c │ │ │ │ @ instruction: 0xdc222b02 │ │ │ │ - blle 0x94a81c │ │ │ │ + blle 0x94a740 │ │ │ │ @ instruction: 0xf01a4628 │ │ │ │ - ldrsblt pc, [r0, #223] @ 0xdf @ │ │ │ │ + ldrshlt pc, [r0, #215] @ 0xd7 @ │ │ │ │ biccc r6, lr, #3342336 @ 0x330000 │ │ │ │ @ instruction: 0xf1b8011c │ │ │ │ eorle r0, r1, r0, lsl #30 │ │ │ │ ldmiblt fp!, {r0, r1, r3, r5, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ smlalcc pc, r6, r5, r8 @ │ │ │ │ ldmib r6, {r0, r1, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ strtmi r3, [r1], -r1 │ │ │ │ tsteq sl, lr, asr #7 │ │ │ │ movwls r2, #784 @ 0x310 │ │ │ │ svcvs 0x00ab47c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed40868 │ │ │ │ + blx 0xfed4078c │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, fp, lsr #15 │ │ │ │ - blcc 0x1b9b98 │ │ │ │ + blcc 0x1b9abc │ │ │ │ ldmible fp, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - ldrb pc, [r2, sp, lsl #29]! @ │ │ │ │ - cdp2 0, 12, cr15, cr6, cr2, {5} │ │ │ │ + ubfx pc, r3, #29, #19 │ │ │ │ + cdp2 0, 13, cr15, cr4, cr2, {5} │ │ │ │ @ instruction: 0xf6464622 │ │ │ │ @ instruction: 0xf2c07490 │ │ │ │ pkhbtmi r2, r0, r5, lsl #9 │ │ │ │ @ instruction: 0xf0a66821 │ │ │ │ - ldmdavs r6!, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - cdp2 0, 11, cr15, cr10, cr2, {5} │ │ │ │ + ldmdavs r6!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + cdp2 0, 12, cr15, cr8, cr2, {5} │ │ │ │ @ instruction: 0xf1066821 │ │ │ │ strmi r0, [r6], -lr, asr #5 │ │ │ │ @ instruction: 0xf0a60112 │ │ │ │ - stmdavs r0!, {r0, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0!, {r0, r1, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46414632 │ │ │ │ @ instruction: 0xe7d047b8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-92] @ 0xffffffa4 │ │ │ │ - blvs 0xfe4914d4 │ │ │ │ + blvs 0xfe4913f8 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ mrrcvs 0, 1, sp, r0, cr11 │ │ │ │ rsbvs pc, r0, r0, lsl r4 @ │ │ │ │ @ instruction: 0x460ed017 │ │ │ │ vadd.i8 d22, d24, d9 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ andcs r0, r0, r3, lsr r2 │ │ │ │ movteq lr, #6915 @ 0x1b03 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d26833 │ │ │ │ ldmdavs r2!, {r7, lr}^ │ │ │ │ - blx 0xfed90958 │ │ │ │ + blx 0xfed9087c │ │ │ │ ldmdbeq fp, {r2, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00c82a07 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ tstcs r0, r3, lsr r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ svcvs 0x00ab307c │ │ │ │ @ instruction: 0xdc072b02 │ │ │ │ - blle 0x28a91c │ │ │ │ + blle 0x28a840 │ │ │ │ @ instruction: 0xf01a4628 │ │ │ │ - stmdblt r0!, {r0, r1, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r1, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strb r2, [sl, r1]! │ │ │ │ - blcs 0xce93c │ │ │ │ + blcs 0xce860 │ │ │ │ @ instruction: 0xf04fd9f6 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - cdp2 7, 2, cr15, cr8, cr3, {7} │ │ │ │ + cdp2 7, 6, cr15, cr14, cr3, {7} │ │ │ │ @ instruction: 0xf8d6e7f2 │ │ │ │ @ instruction: 0xf0a28000 │ │ │ │ - pkhtbmi pc, r1, pc, asr #28 @ │ │ │ │ + strmi pc, [r1], sp, ror #28 │ │ │ │ sbceq pc, lr, #8, 2 │ │ │ │ ldmvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d80112 │ │ │ │ @ instruction: 0xf0a61000 │ │ │ │ - ldmdavs r6!, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - cdp2 0, 5, cr15, cr0, cr2, {5} │ │ │ │ + ldmdavs r6!, {r0, r1, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + cdp2 0, 5, cr15, cr14, cr2, {5} │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ sbceq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ tsteq r2, r6, lsl #12 │ │ │ │ - @ instruction: 0xff6af0a6 │ │ │ │ - teqpne ip, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ + @ instruction: 0xff78f0a6 │ │ │ │ + orreq pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrdhi pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a35dd8 │ │ │ │ - @ instruction: 0x4632fa91 │ │ │ │ + @ instruction: 0x4632fa9f │ │ │ │ strbmi r4, [r9], -r3, lsl #12 │ │ │ │ strmi r4, [r0, r0, asr #12]! │ │ │ │ - blcs 0x9bc40 │ │ │ │ + blcs 0x9bb64 │ │ │ │ @ instruction: 0xf1a3d0c6 │ │ │ │ - blx 0xfed409b0 │ │ │ │ + blx 0xfed408d4 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ ldr r6, [pc, fp, lsr #15]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-92] @ 0xffffffa4 │ │ │ │ addlt r4, r2, r5, lsl #12 │ │ │ │ @ instruction: 0xf4106b90 │ │ │ │ rsble r6, r0, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c50 │ │ │ │ subsle r6, ip, r0, ror r0 │ │ │ │ @ instruction: 0xf087fab7 │ │ │ │ strmi r6, [lr], -sl, asr #16 │ │ │ │ - bcs 0x2422d8 │ │ │ │ + bcs 0x2421fc │ │ │ │ @ instruction: 0xf040bfc8 │ │ │ │ stmdacs r0, {r0} │ │ │ │ stmdavs sl, {r0, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ suble r2, lr, pc, lsl #20 │ │ │ │ tstle r2, sp, lsl #20 │ │ │ │ - bcs 0x9a318 │ │ │ │ + bcs 0x9a23c │ │ │ │ andcs sp, r1, #1073741842 @ 0x40000012 │ │ │ │ rsbscs pc, ip, r5, lsl #17 │ │ │ │ - bcs 0x11bca4 │ │ │ │ - bcc 0x1b7350 │ │ │ │ + bcs 0x11bbc8 │ │ │ │ + bcc 0x1b7274 │ │ │ │ ldmdale r3, {r0, r9, fp, sp}^ │ │ │ │ movwls r4, #5672 @ 0x1628 │ │ │ │ - stc2l 0, cr15, [sl], #104 @ 0x68 │ │ │ │ + stc2 0, cr15, [r2, #-104] @ 0xffffff98 │ │ │ │ stmdacs r0, {r0, r8, r9, fp, ip, pc} │ │ │ │ ldmvs r2!, {r3, r4, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf903fa02 │ │ │ │ stmdblt fp, {r0, r1, r4, r5, r8, fp, sp, lr} │ │ │ │ stmdbeq r0, {r0, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0a26834 │ │ │ │ - strtmi pc, [r2], -r7, lsl #27 │ │ │ │ + @ instruction: 0x4622fd95 │ │ │ │ strtmi r4, [r1], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - ldmvs r3!, {r0, r1, r2, r3, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r3!, {r0, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ cmple r1, r0, lsl #22 │ │ │ │ ldrdhi pc, [r4], -r6 │ │ │ │ - stc2l 0, cr15, [r2, #648]! @ 0x288 │ │ │ │ + ldc2l 0, cr15, [r0, #648]! @ 0x288 │ │ │ │ @ instruction: 0xf1084682 │ │ │ │ @ instruction: 0xf64602ce │ │ │ │ @ instruction: 0xf2c07890 │ │ │ │ @ instruction: 0x01122895 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ - cdp2 0, 15, cr15, cr8, cr6, {5} │ │ │ │ + @ instruction: 0xff06f0a6 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ ldmdbvs r3!, {r3, r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ ldmvs r3!, {r0, r1, r4, r5, r8, ip, sp, pc}^ │ │ │ │ ldmdavs r1!, {r0, r1, r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ - blx 0xff0bdde4 │ │ │ │ + blx 0x23dd0a │ │ │ │ @ instruction: 0xb12b6fab │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #12 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ble 0xfeb4a6ac │ │ │ │ + ble 0xfeb4a5d0 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - strb pc, [r3, r9, ror #26]! @ │ │ │ │ + strb pc, [r3, pc, lsr #27]! @ │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0a64620 │ │ │ │ - ldr pc, [r7, r1, asr #29]! │ │ │ │ + ldr pc, [r7, pc, asr #29]! │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0a64620 │ │ │ │ - @ instruction: 0xe7cafebb │ │ │ │ + strb pc, [sl, r9, asr #29] @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-92] @ 0xffffffa4 │ │ │ │ addlt r4, r7, r5, lsl #12 │ │ │ │ @ instruction: 0xf4106b90 │ │ │ │ andsle r6, r0, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c50 │ │ │ │ andle r6, ip, r0, ror r0 │ │ │ │ andcs r4, r0, lr, lsl #12 │ │ │ │ ldrdcs lr, [r0, -r1] │ │ │ │ - blx 0xfee50b4c │ │ │ │ + blx 0xfee50a70 │ │ │ │ ldmdbeq r2, {r0, r1, r2, r7, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00c82907 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andlt fp, r7, sl, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svcvs 0x00aa83f0 │ │ │ │ ldmvs r4!, {r0, r8, sp} │ │ │ │ @ instruction: 0xf8852a02 │ │ │ │ stcle 0, cr1, [sl], #-496 @ 0xfffffe10 │ │ │ │ - blle 0xb4a738 │ │ │ │ + blle 0xb4a65c │ │ │ │ movwls r4, #22056 @ 0x5628 │ │ │ │ - mrrc2 0, 1, pc, r0, cr10 @ │ │ │ │ + stc2l 0, cr15, [r8], #-104 @ 0xffffff98 │ │ │ │ movwlt r9, #2821 @ 0xb05 │ │ │ │ ldmdavs r3!, {r0, r1, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ - b 0x144ce84 │ │ │ │ - blls 0x405f5c │ │ │ │ + b 0x144cda8 │ │ │ │ + blls 0x405e80 │ │ │ │ svcvs 0x00abb343 │ │ │ │ @ instruction: 0xf895bb33 │ │ │ │ tstlt fp, #230 @ 0xe6 │ │ │ │ @ instruction: 0x46416873 │ │ │ │ biccc r6, lr, #240, 16 @ 0xf00000 │ │ │ │ strbne r9, [r4, r0, lsl #8]! │ │ │ │ tsteq sl, r1, lsl #8 │ │ │ │ stmib sp, {r4, r8, r9, sp}^ │ │ │ │ - blls 0x40cb7c │ │ │ │ + blls 0x40caa0 │ │ │ │ svcvs 0x00ab4798 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed40b94 │ │ │ │ + blx 0xfed40ab8 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, fp, lsr #15 │ │ │ │ - bcc 0x1b9ea0 │ │ │ │ + bcc 0x1b9dc4 │ │ │ │ ldmible r3, {r0, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - udf #12231 @ 0x2fc7 │ │ │ │ + @ instruction: 0xe7f2fd3d │ │ │ │ ldrb r4, [r0, r4, ror #4] │ │ │ │ - stc2 0, cr15, [lr, #-648]! @ 0xfffffd78 │ │ │ │ + ldc2 0, cr15, [ip, #-648]! @ 0xfffffd78 │ │ │ │ @ instruction: 0xf6464642 │ │ │ │ @ instruction: 0xf2c07890 │ │ │ │ pkhbtmi r2, r1, r5, lsl #17 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ - cdp2 0, 4, cr15, cr6, cr6, {5} │ │ │ │ + cdp2 0, 5, cr15, cr4, cr6, {5} │ │ │ │ @ instruction: 0xf0a26876 │ │ │ │ - @ instruction: 0xf8d8fd21 │ │ │ │ + @ instruction: 0xf8d8fd2f │ │ │ │ @ instruction: 0xf1061000 │ │ │ │ strmi r0, [r6], -lr, asr #5 │ │ │ │ @ instruction: 0xf0a60112 │ │ │ │ - @ instruction: 0x4620fe3b │ │ │ │ + strtmi pc, [r0], -r9, asr #28 │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ - @ instruction: 0xf966f0a3 │ │ │ │ + @ instruction: 0xf974f0a3 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xe7c647b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd71f0 │ │ │ │ + bl 0xfebd7114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20a0 │ │ │ │ andlt pc, r2, r1, ror #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd722c │ │ │ │ + bl 0xfebd7150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20a8 │ │ │ │ andlt pc, r2, r3, asr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7268 │ │ │ │ + bl 0xfebd718c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20b0 │ │ │ │ andlt pc, r2, r5, lsr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd72a4 │ │ │ │ + bl 0xfebd71c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20b8 │ │ │ │ andlt pc, r2, r7, lsl #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd72e0 │ │ │ │ + bl 0xfebd7204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20c0 │ │ │ │ andlt pc, r2, r9, ror #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd731c │ │ │ │ + bl 0xfebd7240 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20c8 │ │ │ │ andlt pc, r2, fp, asr #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7358 │ │ │ │ + bl 0xfebd727c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20d0 │ │ │ │ andlt pc, r2, sp, lsr #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7394 │ │ │ │ + bl 0xfebd72b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20d8 │ │ │ │ andlt pc, r2, pc, lsl #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd73d0 │ │ │ │ + bl 0xfebd72f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20e0 │ │ │ │ andlt pc, r2, r1, ror lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd740c │ │ │ │ + bl 0xfebd7330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20e8 │ │ │ │ andlt pc, r2, r3, asr lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7448 │ │ │ │ + bl 0xfebd736c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20f0 │ │ │ │ andlt pc, r2, r5, lsr lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7484 │ │ │ │ + bl 0xfebd73a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20f8 │ │ │ │ andlt pc, r2, r7, lsl lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd74c0 │ │ │ │ + bl 0xfebd73e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ strdlt pc, [r2], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd74fc │ │ │ │ + bl 0xfebd7420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2108 │ │ │ │ ldrdlt pc, [r2], -fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7538 │ │ │ │ + bl 0xfebd745c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2110 │ │ │ │ @ instruction: 0xb002fdbd │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7574 │ │ │ │ + bl 0xfebd7498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2118 │ │ │ │ mullt r2, pc, sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd75b0 │ │ │ │ + bl 0xfebd74d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vrsra.s64 d17, d29, #64 │ │ │ │ - bl 0x100fe8 │ │ │ │ + vorr.i32 , #3328 @ 0x00000d00 │ │ │ │ + bl 0x100f0c │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2120 │ │ │ │ andlt pc, r2, sp, ror sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd75f4 │ │ │ │ + bl 0xfebd7518 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vorr.i32 q9, #3328 @ 0x00000d00 │ │ │ │ - bl 0x10102c │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ + bl 0x100f50 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2128 │ │ │ │ andlt pc, r2, fp, asr sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7638 │ │ │ │ + bl 0xfebd755c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vrsra.s64 q9, , #64 │ │ │ │ - bl 0x101070 │ │ │ │ + vrsra.s64 d18, d5, #64 │ │ │ │ + bl 0x100f94 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2130 │ │ │ │ andlt pc, r2, r9, lsr sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd767c │ │ │ │ + bl 0xfebd75a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vqdmlal.s , d0, d1[2] │ │ │ │ - bl 0x1010b4 │ │ │ │ + vqdmlal.s q9, d16, d1[6] │ │ │ │ + bl 0x100fd8 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2138 │ │ │ │ andlt pc, r2, r7, lsl sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd76c0 │ │ │ │ + bl 0xfebd75e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vsubw.s8 q9, q0, d21 │ │ │ │ - bl 0x1010f8 │ │ │ │ + vqdmlal.s , d16, d1[1] │ │ │ │ + bl 0x10101c │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22301 │ │ │ │ @ instruction: 0xf7ff2140 │ │ │ │ strdlt pc, [r2], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7704 │ │ │ │ + bl 0xfebd7628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ ldrsbcs pc, [r0, #-130] @ 0xffffff7e @ │ │ │ │ ldc2l 7, cr15, [r6], {255} @ 0xff │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7744 │ │ │ │ + bl 0xfebd7668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf648b082 │ │ │ │ - vrsra.s64 d17, d25, #64 │ │ │ │ - bl 0x1011ac │ │ │ │ + vrsra.s64 q8, , #64 │ │ │ │ + bl 0x1010d0 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2160 │ │ │ │ @ instruction: 0xb002fcb3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7788 │ │ │ │ + bl 0xfebd76ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2170 │ │ │ │ mullt r2, r5, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd77c4 │ │ │ │ + bl 0xfebd76e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vrshr.s64 q10, q2, #64 │ │ │ │ + vsubl.s8 q10, d0, d20 │ │ │ │ addlt r0, r2, r3, lsr r2 │ │ │ │ vadd.i8 q11, q15, q6 │ │ │ │ - vorr.i32 d20, #1280 @ 0x00000500 │ │ │ │ + vrsra.s64 d19, d21, #64 │ │ │ │ @ instruction: 0xf8520307 │ │ │ │ movwls r2, #36 @ 0x24 │ │ │ │ @ instruction: 0xf7ff2301 │ │ │ │ andlt pc, r2, r5, ror ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7804 │ │ │ │ + bl 0xfebd7728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ ldrdcs pc, [r0, r2] │ │ │ │ mrrc2 7, 15, pc, r6, cr15 @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7844 │ │ │ │ + bl 0xfebd7768 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vrsra.s64 q11, , #64 │ │ │ │ - bl 0x101274 │ │ │ │ + bl 0x101198 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2190 │ │ │ │ andlt pc, r2, r3, lsr ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7888 │ │ │ │ + bl 0xfebd77ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf647b082 │ │ │ │ vsubw.s8 q8, q0, d9 │ │ │ │ - bl 0x1012b8 │ │ │ │ + bl 0x1011dc │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff21a0 │ │ │ │ andlt pc, r2, r1, lsl ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd78cc │ │ │ │ + bl 0xfebd77f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff21b0 │ │ │ │ strdlt pc, [r2], -r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7908 │ │ │ │ + bl 0xfebd782c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff21c0 │ │ │ │ ldrdlt pc, [r2], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -114962,79 +114907,79 @@ │ │ │ │ addlt r4, r3, r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b8b │ │ │ │ andle r6, lr, r0, ror r0 │ │ │ │ @ instruction: 0xf4136c4b │ │ │ │ andle r6, r9, r0, ror r3 │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ stmiavs sl!, {r1, r2, r4, r9, sl, lr} │ │ │ │ - bcs 0x242cdc │ │ │ │ + bcs 0x242c00 │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ cmplt r3, r1, lsl #6 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svcvs 0x00a38ff0 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x108984 │ │ │ │ - blcs 0xb77b4 │ │ │ │ + blcs 0x1088a8 │ │ │ │ + blcs 0xb76d8 │ │ │ │ strtmi sp, [r0], -r8, lsl #22 │ │ │ │ - @ instruction: 0xf820f01a │ │ │ │ + @ instruction: 0xf838f01a │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x1ba74c │ │ │ │ + blcc 0x1ba670 │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34620 │ │ │ │ - ldrb pc, [r2, r9, ror #17]! @ │ │ │ │ + ldrb pc, [r2, pc, lsr #18]! @ │ │ │ │ @ instruction: 0xf0a268af │ │ │ │ - strmi pc, [r1], r1, lsr #18 │ │ │ │ + strmi pc, [r1], pc, lsr #18 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ ldmdavs r9!, {r1, r4, r8} │ │ │ │ - blx 0xebca70 │ │ │ │ + blx 0x123c994 │ │ │ │ ldrdhi pc, [ip], -r5 │ │ │ │ - @ instruction: 0xf912f0a2 │ │ │ │ + @ instruction: 0xf920f0a2 │ │ │ │ @ instruction: 0xf1086839 │ │ │ │ strmi r0, [r2], lr, asr #5 │ │ │ │ @ instruction: 0xf0a60112 │ │ │ │ - stmdbvs fp!, {r0, r2, r3, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs fp!, {r0, r1, r3, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svcvs 0x00a0bb0b │ │ │ │ stcle 8, cr2, [sl], #-8 │ │ │ │ ldcle 8, cr2, [ip], {-0} │ │ │ │ @ instruction: 0xf0a2d12a │ │ │ │ - pkhtbmi pc, r0, r3, asr #26 @ │ │ │ │ - @ instruction: 0xf896f0a2 │ │ │ │ + strmi pc, [r0], r1, ror #26 │ │ │ │ + @ instruction: 0xf8a4f0a2 │ │ │ │ @ instruction: 0xf8cd4683 │ │ │ │ ldrbmi r8, [r3], -r0 │ │ │ │ @ instruction: 0x464a6839 │ │ │ │ sbfxmi r4, r8, #12, #17 │ │ │ │ ldrbmi r6, [sl], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - svcvs 0x00a3fde9 │ │ │ │ + svcvs 0x00a3fe2f │ │ │ │ adcsle r2, ip, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ @ instruction: 0xf8d5e7b5 │ │ │ │ @ instruction: 0xf0a28000 │ │ │ │ - @ instruction: 0x4642f87b │ │ │ │ + strbmi pc, [r2], -r9, lsl #17 @ │ │ │ │ strbmi r4, [r1], -r0, lsl #13 │ │ │ │ strbmi r4, [r3], r0, lsr #12 │ │ │ │ - stc2 7, cr15, [r2, #-876]! @ 0xfffffc94 │ │ │ │ + stc2l 7, cr15, [r8, #-876]! @ 0xfffffc94 │ │ │ │ stmdacc r4, {r0, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldmible r0!, {r0, fp, sp}^ │ │ │ │ - stc2l 7, cr15, [sl, #1012] @ 0x3f4 │ │ │ │ + mcr2 7, 0, pc, cr8, cr13, {7} @ │ │ │ │ vqshl.s8 d27, d0, d8 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ stmdavs ip, {r0, r1, r4, r5, r8, r9}^ │ │ │ │ - bl 0x11ac90 │ │ │ │ + bl 0x11abb4 │ │ │ │ @ instruction: 0xf85d0244 │ │ │ │ - bl 0x153480 │ │ │ │ + bl 0x1533a4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe76121d0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-608] @ 0xfffffda0 │ │ │ │ @@ -115044,160 +114989,160 @@ │ │ │ │ @ instruction: 0xf4106c58 │ │ │ │ andle r6, pc, r0, ror r0 @ │ │ │ │ stmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ strmi r6, [lr], -sl, lsl #17 │ │ │ │ tstmi r3, #0 │ │ │ │ tstmi sl, #4849664 @ 0x4a0000 │ │ │ │ @ instruction: 0xf387fab7 │ │ │ │ - bcs 0x242e24 │ │ │ │ + bcs 0x242d48 │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ teqlt fp, r1, lsl #6 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ svcvs 0x00ab307c │ │ │ │ @ instruction: 0xdc262b02 │ │ │ │ - blle 0xa4b4e0 │ │ │ │ + blle 0xa4b404 │ │ │ │ @ instruction: 0xf0194628 │ │ │ │ - mvnslt pc, sp, ror pc @ │ │ │ │ + @ instruction: 0xb1f0ff95 │ │ │ │ biccc r6, lr, #3342336 @ 0x330000 │ │ │ │ @ instruction: 0xf1b8011c │ │ │ │ eorle r0, r5, r0, lsl #30 │ │ │ │ - bllt 0x75c7a4 │ │ │ │ + bllt 0x75c6c8 │ │ │ │ smlalcc pc, r6, r5, r8 @ │ │ │ │ ldmib r6, {r0, r1, r8, r9, ip, sp, pc}^ │ │ │ │ strtmi r2, [r1], -r2 │ │ │ │ ldrcs r6, [r0], #-2163 @ 0xfffff78d │ │ │ │ stmib sp, {r1, r2, r3, r6, r7, r9, ip, sp}^ │ │ │ │ biccc r4, lr, #0, 8 │ │ │ │ tsteq fp, r2, lsl r1 │ │ │ │ svcvs 0x00ab47c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed41534 │ │ │ │ + blx 0xfed41458 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, fp, lsr #15 │ │ │ │ - blcc 0x1ba854 │ │ │ │ + blcc 0x1ba778 │ │ │ │ ldmible r7, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - ldrb pc, [r2, r7, lsr #16]! @ │ │ │ │ - @ instruction: 0xf860f0a2 │ │ │ │ + ldrb pc, [r2, sp, ror #16]! @ │ │ │ │ + @ instruction: 0xf86ef0a2 │ │ │ │ @ instruction: 0xf6464622 │ │ │ │ @ instruction: 0xf2c07490 │ │ │ │ pkhbtmi r2, r0, r5, lsl #9 │ │ │ │ @ instruction: 0xf0a66821 │ │ │ │ - @ instruction: 0xf8d6f979 │ │ │ │ + @ instruction: 0xf8d6f987 │ │ │ │ @ instruction: 0xf0a2a008 │ │ │ │ - stmdavs r1!, {r0, r1, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483646 @ 0x80000002 │ │ │ │ tsteq r2, r1, lsl #13 │ │ │ │ - @ instruction: 0xf96ef0a6 │ │ │ │ + @ instruction: 0xf97cf0a6 │ │ │ │ @ instruction: 0xf0a26876 │ │ │ │ - stmdavs r1!, {r0, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ tsteq r2, r6, lsl #12 │ │ │ │ - @ instruction: 0xf964f0a6 │ │ │ │ + @ instruction: 0xf972f0a6 │ │ │ │ ldrtmi r6, [r3], -r0, lsr #16 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xe7c447b8 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andsle r6, r0, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, ip, r0, ror #30 │ │ │ │ vadd.i8 q11, q12, q6 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ - blmi 0x1beb28 │ │ │ │ + blmi 0x1bea4c │ │ │ │ ldrsbcs pc, [r0, #130]! @ 0x82 @ │ │ │ │ andcs lr, r0, lr, asr r7 │ │ │ │ - blmi 0x1beb34 │ │ │ │ + blmi 0x1bea58 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andsle r6, r0, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, ip, r0, ror #30 │ │ │ │ vadd.i8 q11, q12, q6 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ - blmi 0x1beb68 │ │ │ │ + blmi 0x1bea8c │ │ │ │ andcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ andcs lr, r0, lr, lsr r7 │ │ │ │ - blmi 0x1beb74 │ │ │ │ + blmi 0x1bea98 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ - blvs 0xfe552234 │ │ │ │ + blvs 0xfe552158 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 5, sp, r3, cr0 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmib r1, {r0, r1, r4, r6, ip, lr, pc}^ │ │ │ │ strmi r3, [lr], -r0, lsl #4 │ │ │ │ - blx 0xfedd16a4 │ │ │ │ + blx 0xfedd15c8 │ │ │ │ ldmdbeq fp, {r0, r2, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00d42a07 │ │ │ │ @ instruction: 0xf0434618 │ │ │ │ stmdacs r0, {r0} │ │ │ │ stmvs fp, {r0, r2, r6, r8, ip, lr, pc} │ │ │ │ eorsle r2, fp, pc, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vstrle d18, [r4, #-8] │ │ │ │ - blcs 0xcf674 │ │ │ │ + blcs 0xcf598 │ │ │ │ strtmi sp, [r0], -r3, asr #16 │ │ │ │ - mrc2 0, 5, pc, cr10, cr9, {0} │ │ │ │ + mrc2 0, 6, pc, cr2, cr9, {0} │ │ │ │ ldmvs r7!, {r3, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ - @ instruction: 0xff60f0a1 │ │ │ │ + @ instruction: 0xff6ef0a1 │ │ │ │ strtmi r4, [r0], -r0, lsl #13 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ - stc2 7, cr15, [r8], {219} @ 0xdb │ │ │ │ + mcrr2 7, 13, pc, lr, cr11 @ │ │ │ │ @ instruction: 0xf0a16837 │ │ │ │ - selmi pc, r1, pc @ │ │ │ │ + strmi pc, [r1], sp, asr #31 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ ldmdavs r9!, {r1, r4, r8} │ │ │ │ - @ instruction: 0xf8d6f0a6 │ │ │ │ + @ instruction: 0xf8e4f0a6 │ │ │ │ @ instruction: 0xf0a16876 │ │ │ │ - ldmdavs r9!, {r0, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ tsteq r2, r6, lsl #12 │ │ │ │ - @ instruction: 0xf8ccf0a6 │ │ │ │ + @ instruction: 0xf8daf0a6 │ │ │ │ ldmdavs r8!, {r0, r1, r6, r9, sl, lr} │ │ │ │ @ instruction: 0x46494632 │ │ │ │ svcvs 0x00a347a8 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed416d8 │ │ │ │ + blx 0xfed415fc │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r3, lsr #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r8 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xa1acc │ │ │ │ + blcs 0xa19f0 │ │ │ │ @ instruction: 0xf04fdabb │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xff48f7e2 │ │ │ │ + @ instruction: 0xff8ef7e2 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [r4], -r5, lsl #26 │ │ │ │ @ instruction: 0xf4136bab │ │ │ │ @@ -115209,918 +115154,917 @@ │ │ │ │ ldrmi r6, [r6], -fp, asr #16 │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ svclt 0x00182a00 │ │ │ │ eorsle r2, r9, sp, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vldmdble fp!, {d2} │ │ │ │ - blcs 0xcf75c │ │ │ │ + blcs 0xcf680 │ │ │ │ @ instruction: 0x4620d83a │ │ │ │ - mcr2 0, 2, pc, cr6, cr9, {0} @ │ │ │ │ + mrc2 0, 2, pc, cr14, cr9, {0} │ │ │ │ ldmdavs sp!, {r5, r8, r9, ip, sp, pc} │ │ │ │ - @ instruction: 0xff54f0a1 │ │ │ │ + @ instruction: 0xff62f0a1 │ │ │ │ @ instruction: 0xf1054680 │ │ │ │ @ instruction: 0xf64602ce │ │ │ │ vshl.s64 d23, d0, #0 │ │ │ │ @ instruction: 0x01122595 │ │ │ │ @ instruction: 0xf0a66829 │ │ │ │ - @ instruction: 0xf8d7f86b │ │ │ │ + @ instruction: 0xf8d7f879 │ │ │ │ @ instruction: 0xf0a19004 │ │ │ │ - @ instruction: 0x4601fedd │ │ │ │ + strmi pc, [r1], -fp, ror #29 │ │ │ │ strbmi r4, [sl], -r7, lsl #12 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - ldrtmi pc, [fp], -r5, lsl #23 @ │ │ │ │ + ldrtmi pc, [fp], -fp, asr #23 @ │ │ │ │ strbmi r6, [r2], -r8, lsr #16 │ │ │ │ ldrmi r4, [r0, r1, asr #12]! │ │ │ │ @ instruction: 0xb12b6fa3 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ble 0xff18b7c4 │ │ │ │ + ble 0xff18b6e8 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24620 │ │ │ │ - ubfx pc, sp, #29, #6 │ │ │ │ + strb pc, [r5, r3, lsr #30]! @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-88] @ 0xffffffa8 │ │ │ │ - blvs 0xfe5523fc │ │ │ │ + blvs 0xfe552320 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 4, sp, r0, cr14 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ - blx 0xfee34d24 │ │ │ │ + blx 0xfee34c48 │ │ │ │ stmdavs sl, {r1, r2, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq fp, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ svclt 0x00d42a07 │ │ │ │ @ instruction: 0xf0434618 │ │ │ │ stmdacs r0, {r0} │ │ │ │ stmdavs fp, {r0, r2, r6, r8, ip, lr, pc}^ │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ eorsle r2, r9, sp, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vstrle d18, [r2, #-8] │ │ │ │ - blcs 0xcf83c │ │ │ │ + blcs 0xcf760 │ │ │ │ strtmi sp, [r0], -r1, asr #16 │ │ │ │ - ldc2l 0, cr15, [r6, #100] @ 0x64 │ │ │ │ + stc2l 0, cr15, [lr, #100]! @ 0x64 │ │ │ │ stmdavs pc!, {r3, r4, r6, r8, r9, ip, sp, pc} @ │ │ │ │ ldmvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - cdp2 0, 14, cr15, cr0, cr1, {5} │ │ │ │ + cdp2 0, 14, cr15, cr14, cr1, {5} │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf8d84681 │ │ │ │ tsteq r2, r0 │ │ │ │ - @ instruction: 0xfffaf0a5 │ │ │ │ + @ instruction: 0xf808f0a6 │ │ │ │ ldrdge pc, [r4], -r5 │ │ │ │ - cdp2 0, 6, cr15, cr12, cr1, {5} │ │ │ │ + cdp2 0, 7, cr15, cr10, cr1, {5} │ │ │ │ strmi r4, [r1], -r7, lsl #12 │ │ │ │ @ instruction: 0x46204652 │ │ │ │ - blx 0x5bebd6 │ │ │ │ + blx 0x173eafa │ │ │ │ @ instruction: 0xf8d8463b │ │ │ │ strbmi r1, [sl], -r0 │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - svcvs 0x00a3fbbb │ │ │ │ + svcvs 0x00a3fc01 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed4189c │ │ │ │ + blx 0xfed417c0 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r3, lsr #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xa2c70 │ │ │ │ + blcs 0xa2b94 │ │ │ │ @ instruction: 0xf04fdabd │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - cdp2 7, 6, cr15, cr6, cr2, {7} │ │ │ │ + cdp2 7, 10, cr15, cr12, cr2, {7} │ │ │ │ svclt 0x0000e7e5 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ vadd.i8 d22, d24, d10 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x1538f8 │ │ │ │ + bl 0x15381c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe7712210 │ │ │ │ @ instruction: 0xf85d2000 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ vadd.i8 d22, d24, d10 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x153938 │ │ │ │ + bl 0x15385c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ ldrb r2, [r1, -r0, lsr #4] │ │ │ │ @ instruction: 0xf85d2000 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ vadd.i8 d22, d24, d10 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x153978 │ │ │ │ + bl 0x15389c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe7312230 │ │ │ │ @ instruction: 0xf85d2000 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ vadd.i8 d22, d24, d10 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x1539b8 │ │ │ │ + bl 0x1538dc │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ ldr r2, [r1, -r0, asr #4] │ │ │ │ @ instruction: 0xf85d2000 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r6, [r4], -r2, lsl #26 │ │ │ │ - blvs 0xfe56cfe8 │ │ │ │ + blvs 0xfe56cf0c │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 0, sp, r3, cr10 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmiavs fp, {r0, r2, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf023460d │ │ │ │ - blcs 0x3c19fc │ │ │ │ + blcs 0x3c1920 │ │ │ │ andcs sp, r0, r8, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ @ instruction: 0xdc072b02 │ │ │ │ - blle 0x28ba18 │ │ │ │ + blle 0x28b93c │ │ │ │ @ instruction: 0xf0194620 │ │ │ │ - stmdblt r0!, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strb r2, [r9, r1]! │ │ │ │ - blcs 0xcfa38 │ │ │ │ + blcs 0xcf95c │ │ │ │ @ instruction: 0xf04fd9f6 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - stc2 7, cr15, [sl, #904]! @ 0x388 │ │ │ │ + ldc2l 7, cr15, [r0, #904]! @ 0x388 │ │ │ │ @ instruction: 0xf0a1e7f2 │ │ │ │ - stmdavs fp!, {r0, r1, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x9265c │ │ │ │ + stmdavs fp!, {r0, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x92580 │ │ │ │ svcvs 0x00a3d154 │ │ │ │ @ instruction: 0xdc732b02 │ │ │ │ mcrrle 11, 0, r2, pc, cr0 │ │ │ │ andcs sp, r0, r3, ror r1 │ │ │ │ @ instruction: 0xf0a22100 │ │ │ │ - strmi pc, [r1], r1, asr #20 │ │ │ │ + strmi pc, [r1], pc, asr #20 │ │ │ │ @ instruction: 0xf64668af │ │ │ │ @ instruction: 0xf2c07890 │ │ │ │ @ instruction: 0xf0a12895 │ │ │ │ - @ instruction: 0xf107fdcd │ │ │ │ + @ instruction: 0xf107fddb │ │ │ │ strmi r0, [r7], -lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a50112 │ │ │ │ - bmi 0xd00a18 │ │ │ │ + bmi 0xd00974 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-2088 @ 0xfffff7d8 │ │ │ │ @ instruction: 0xf8d86812 │ │ │ │ stmpl sl, {ip, sp} │ │ │ │ - bl 0x111eec │ │ │ │ + bl 0x111e10 │ │ │ │ ldrmi r0, [r3], #-265 @ 0xfffffef7 │ │ │ │ smlabtvc r0, sp, r9, lr │ │ │ │ stmdacs r0, {r1, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf646d042 │ │ │ │ vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ stmdavs r8, {r1, r4, r7, r8} │ │ │ │ - ldc2 0, cr15, [ip], {162} @ 0xa2 │ │ │ │ - stc2l 0, cr15, [r2, #-644] @ 0xfffffd7c │ │ │ │ + stc2 0, cr15, [sl], #648 @ 0x288 │ │ │ │ + ldc2l 0, cr15, [r0, #-644] @ 0xfffffd7c │ │ │ │ @ instruction: 0xf0a14680 │ │ │ │ - @ instruction: 0x4631fd3f │ │ │ │ + ldrtmi pc, [r1], -sp, asr #26 @ │ │ │ │ strbmi r4, [r0], -r7, lsl #12 │ │ │ │ - @ instruction: 0xf804f0ab │ │ │ │ + @ instruction: 0xf812f0ab │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - @ instruction: 0xf81af0ab │ │ │ │ + @ instruction: 0xf828f0ab │ │ │ │ strbmi r6, [r2], -r9, lsr #18 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - stmiavs r9!, {r0, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r9!, {r0, r1, r2, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - blx 0xfe3bee48 │ │ │ │ - blcs 0x9cd6c │ │ │ │ + blx 0xff53ed6c │ │ │ │ + blcs 0x9cc90 │ │ │ │ @ instruction: 0xf1a3d09e │ │ │ │ - blx 0xfed41afc │ │ │ │ + blx 0xfed41a20 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ ldr r6, [r7, r3, lsr #15] │ │ │ │ @ instruction: 0xf0a1692f │ │ │ │ - @ instruction: 0x463afd1f │ │ │ │ + ldrtmi pc, [sl], -sp, lsr #26 @ │ │ │ │ ldrtmi r4, [r9], -r7, lsl #12 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - @ instruction: 0xf8d5f9c7 │ │ │ │ + @ instruction: 0xf8d5fa0d │ │ │ │ @ instruction: 0xf0a1900c │ │ │ │ - @ instruction: 0x4601fd15 │ │ │ │ + strmi pc, [r1], -r3, lsr #26 │ │ │ │ strmi r4, [r0], sl, asr #12 │ │ │ │ ldrtmi r4, [r1], r0, lsr #12 │ │ │ │ - @ instruction: 0xf9bcf7db │ │ │ │ + blx 0x13eda8 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0ab4630 │ │ │ │ - @ instruction: 0xe79bf879 │ │ │ │ + ldr pc, [fp, r7, lsl #17] │ │ │ │ tstpne r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf0a26808 │ │ │ │ - sbfx pc, r9, #24, #28 │ │ │ │ - blcs 0xcfb48 │ │ │ │ + ldr pc, [fp, r7, ror #24]! │ │ │ │ + blcs 0xcfa6c │ │ │ │ @ instruction: 0xf7fdd9da │ │ │ │ - svclt 0x0000fa57 │ │ │ │ - ldrdeq pc, [r8], r6 │ │ │ │ + svclt 0x0000fa95 │ │ │ │ + @ instruction: 0x0088f1b2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, fp, lsl #17 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldrle r0, [sp, #-2010]! @ 0xfffff826 │ │ │ │ @ instruction: 0xdc362b0b │ │ │ │ vadd.i8 q11, q12, q5 │ │ │ │ - vrsra.s64 d23, d9, #64 │ │ │ │ + vrsra.s64 q11, , #64 │ │ │ │ @ instruction: 0xf6480313 │ │ │ │ - vorr.i32 d17, #150994944 @ 0x09000000 │ │ │ │ - bcs 0x82bc4 │ │ │ │ + vorr.i32 q8, #150994944 @ 0x09000000 │ │ │ │ + bcs 0x82ae8 │ │ │ │ svclt 0x00186d2a │ │ │ │ @ instruction: 0xf64d461f │ │ │ │ - vqdmlal.s , d0, d1[0] │ │ │ │ + vqdmlal.s q11, d16, d1[4] │ │ │ │ @ instruction: 0xf64d0307 │ │ │ │ - vmlsl.s q11, d16, d1[7] │ │ │ │ + vsubhn.i16 d22, q8, │ │ │ │ svclt 0x00180607 │ │ │ │ - blvs 0xfe55280c │ │ │ │ + blvs 0xfe552730 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 1, sp, r3, cr3 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmdavs r3!, {r0, r2, r3, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xdc2a2b07 │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ svcvs 0x00ab307c │ │ │ │ @ instruction: 0xdc2d2b02 │ │ │ │ - blle 0xc0bbb8 │ │ │ │ + blle 0xc0badc │ │ │ │ @ instruction: 0xf0194628 │ │ │ │ - bllt 0xfe4c0004 │ │ │ │ + bllt 0xfe4bff88 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0x461f94 │ │ │ │ + blcs 0x461eb8 │ │ │ │ stmiavs fp, {r1, r8, ip, lr, pc}^ │ │ │ │ andsle r2, r0, r1, lsl #22 │ │ │ │ vadd.f32 d22, d14, d26 │ │ │ │ - vqdmlsl.s , d16, d1[4] │ │ │ │ + vabdl.s8 , d16, d1 │ │ │ │ @ instruction: 0xf64d0707 │ │ │ │ - @ instruction: 0xf2c06699 │ │ │ │ - blvs 0xfe54280c │ │ │ │ + vmvn.i32 d22, #150994944 @ 0x09000000 │ │ │ │ + blvs 0xfe542730 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 14, sp, r3, cr5 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldrdcs sp, [r0], -r1 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blcs 0xcfc24 │ │ │ │ + blcs 0xcfb48 │ │ │ │ @ instruction: 0xf04fd9d0 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldc2 7, cr15, [r4], #904 @ 0x388 │ │ │ │ + ldc2l 7, cr15, [sl], #904 @ 0x388 │ │ │ │ ldmib r4, {r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdavs r0!, {r1, r9, ip}^ │ │ │ │ - @ instruction: 0xf85cf7db │ │ │ │ + @ instruction: 0xf8a2f7db │ │ │ │ svcvs 0x00ab6824 │ │ │ │ strbcc r4, [lr], #1665 @ 0x681 │ │ │ │ smlawbeq r4, r8, r6, r4 │ │ │ │ @ instruction: 0xf895b9b3 │ │ │ │ orrslt r3, fp, r6, ror #1 │ │ │ │ andls r2, r0, r0, lsl r3 │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8cd2003 │ │ │ │ stmib sp, {r2, pc}^ │ │ │ │ ldrmi r3, [r8, r2, lsl #6]! │ │ │ │ - blcs 0x9cf08 │ │ │ │ + blcs 0x9ce2c │ │ │ │ @ instruction: 0xf1a3d0b0 │ │ │ │ - blx 0xfed41c78 │ │ │ │ + blx 0xfed41b9c │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ str r6, [r9, fp, lsr #15]! │ │ │ │ - stc2l 0, cr15, [sl], {161} @ 0xa1 │ │ │ │ + ldc2l 0, cr15, [r8], {161} @ 0xa1 │ │ │ │ @ instruction: 0xf6464622 │ │ │ │ @ instruction: 0xf2c07490 │ │ │ │ @ instruction: 0x46072495 │ │ │ │ @ instruction: 0xf0a56821 │ │ │ │ - stmdavs r4!, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -r1, asr #12 │ │ │ │ - @ instruction: 0xf928f0a2 │ │ │ │ + @ instruction: 0xf936f0a2 │ │ │ │ @ instruction: 0x46024639 │ │ │ │ ldrmi r4, [r0, r0, lsr #12]! │ │ │ │ svclt 0x0000e7e0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ - blvs 0xfe5528c0 │ │ │ │ + blvs 0xfe5527e4 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 5, sp, r3, cr4 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmib r1, {r0, r1, r2, r4, r6, ip, lr, pc}^ │ │ │ │ strmi r3, [lr], -r0, lsl #4 │ │ │ │ - blx 0xfedd1d30 │ │ │ │ + blx 0xfedd1c54 │ │ │ │ ldmdbeq fp, {r0, r2, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00d42a07 │ │ │ │ @ instruction: 0xf0434618 │ │ │ │ stmdacs r0, {r0} │ │ │ │ stmvs fp, {r0, r3, r6, r8, ip, lr, pc} │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ eorsle r2, sp, sp, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vstrle d18, [r6, #-8] │ │ │ │ - blcs 0xcfd04 │ │ │ │ + blcs 0xcfc28 │ │ │ │ strtmi sp, [r0], -r5, asr #16 │ │ │ │ - blx 0x1d3d162 │ │ │ │ + blx 0xfe33d086 │ │ │ │ ldmdavs r7!, {r3, r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ - stc2 0, cr15, [r0], {161} @ 0xa1 │ │ │ │ + stc2 0, cr15, [lr], {161} @ 0xa1 │ │ │ │ @ instruction: 0xf1074680 │ │ │ │ @ instruction: 0xf64602ce │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ @ instruction: 0x01122795 │ │ │ │ @ instruction: 0xf0a56839 │ │ │ │ - @ instruction: 0xf8d6fd97 │ │ │ │ + @ instruction: 0xf8d6fda5 │ │ │ │ @ instruction: 0xf0a1a004 │ │ │ │ - ldmdavs r9!, {r0, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483646 @ 0x80000002 │ │ │ │ tsteq r2, r1, lsl #13 │ │ │ │ - stc2 0, cr15, [ip, #660] @ 0x294 │ │ │ │ + ldc2 0, cr15, [sl, #660] @ 0x294 │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - blx 0x3d3be │ │ │ │ + stc2 0, cr15, [ip], {161} @ 0xa1 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0x46204652 │ │ │ │ - @ instruction: 0xf8a6f7db │ │ │ │ + @ instruction: 0xf8ecf7db │ │ │ │ ldmdavs r8!, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ svcvs 0x00a347a8 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed41d6c │ │ │ │ + blx 0xfed41c90 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r3, lsr #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xa3140 │ │ │ │ + blcs 0xa3064 │ │ │ │ @ instruction: 0xf04fdab9 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0x3f11a │ │ │ │ + mcrr2 7, 14, pc, r4, cr2 @ │ │ │ │ svclt 0x0000e7e5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-88] @ 0xffffffa8 │ │ │ │ addlt r4, r3, r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ subsle r6, ip, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c50 │ │ │ │ subsle r6, r8, r0, ror r0 │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ tstmi sl, #13631488 @ 0xd00000 │ │ │ │ @ instruction: 0xf386fab6 │ │ │ │ - bcs 0x243738 │ │ │ │ + bcs 0x24365c │ │ │ │ @ instruction: 0x4618bfd4 │ │ │ │ andeq pc, r1, r3, asr #32 │ │ │ │ cmple r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf023688b │ │ │ │ - blcs 0x3c1de8 │ │ │ │ + blcs 0x3c1d0c │ │ │ │ svcvs 0x00a3d045 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x1093dc │ │ │ │ - blcc 0x1b8730 │ │ │ │ + blcs 0x109300 │ │ │ │ + blcc 0x1b8654 │ │ │ │ stmdale pc, {r0, r8, r9, fp, sp}^ @ │ │ │ │ @ instruction: 0xf0194620 │ │ │ │ - @ instruction: 0xb3b8faf3 │ │ │ │ + @ instruction: 0xb3b8fb0b │ │ │ │ @ instruction: 0xf646686f │ │ │ │ @ instruction: 0xf2c07890 │ │ │ │ @ instruction: 0xf0a12895 │ │ │ │ - @ instruction: 0xf107fbfd │ │ │ │ + @ instruction: 0xf107fc0b │ │ │ │ strmi r0, [r2], lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a50112 │ │ │ │ - stmdavs pc!, {r0, r1, r2, r4, r8, sl, fp, ip, sp, lr, pc} @ │ │ │ │ - blx 0xffd3d4a6 │ │ │ │ + stmdavs pc!, {r0, r2, r5, r8, sl, fp, ip, sp, lr, pc} @ │ │ │ │ + stc2 0, cr15, [r0], {161} @ 0xa1 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ tsteq r2, r1, lsl #13 │ │ │ │ - stc2 0, cr15, [ip, #-660] @ 0xfffffd6c │ │ │ │ + ldc2 0, cr15, [sl, #-660] @ 0xfffffd6c │ │ │ │ ldrdlt pc, [r8], -r5 │ │ │ │ - blx 0x203d4be │ │ │ │ + blx 0xfe3bd3e2 │ │ │ │ strmi r4, [r1], -r7, lsl #12 │ │ │ │ @ instruction: 0x4620465a │ │ │ │ - @ instruction: 0xf826f7db │ │ │ │ + @ instruction: 0xf86cf7db │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0x464a4653 │ │ │ │ smladxls r0, r8, r6, r4 │ │ │ │ stmiavs r9!, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - @ instruction: 0xf8ccf7db │ │ │ │ + @ instruction: 0xf912f7db │ │ │ │ @ instruction: 0xb12b6fa3 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ble 0xfec4be94 │ │ │ │ + ble 0xfec4bdb8 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24620 │ │ │ │ - @ instruction: 0xe7e3fb75 │ │ │ │ + @ instruction: 0xe7e3fbbb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [r4], -r2, lsl #26 │ │ │ │ - blvs 0xfe56d4c4 │ │ │ │ + blvs 0xfe56d3e8 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 3, sp, r3, cr10 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmdavs fp, {r1, r2, r3, r4, r5, ip, lr, pc} │ │ │ │ - blcs 0x252b04 │ │ │ │ + blcs 0x252a28 │ │ │ │ stmdavs fp, {r1, r3, r4, r5, sl, fp, ip, lr, pc}^ │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ eorsle r2, r5, sp, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vldmdble r8!, {d2} │ │ │ │ - blcs 0xcfefc │ │ │ │ + blcs 0xcfe20 │ │ │ │ @ instruction: 0x4620d837 │ │ │ │ - blx 0x1e3d358 │ │ │ │ + blx 0xfe43d27c │ │ │ │ stmdavs lr!, {r3, r4, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ - blx 0x7bd582 │ │ │ │ + blx 0xb3d4a6 │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ - @ instruction: 0xffc4f7da │ │ │ │ + @ instruction: 0xf80af7db │ │ │ │ svcvs 0x00a2682b │ │ │ │ tsteq pc, lr, asr #7 │ │ │ │ @ instruction: 0xf894bb6a │ │ │ │ cmplt r3, #230 @ 0xe6 │ │ │ │ stmiavs r8!, {r4, r8, r9, sp} │ │ │ │ @ instruction: 0x461a4639 │ │ │ │ @ instruction: 0xf0b69600 │ │ │ │ - svcvs 0x00a3fb5b │ │ │ │ + svcvs 0x00a3fb69 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed41f44 │ │ │ │ + blx 0xfed41e68 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r3, lsr #15 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xa1b1c │ │ │ │ + blcs 0xa1a40 │ │ │ │ @ instruction: 0xf04fdac7 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0x4bf2f6 │ │ │ │ + blx 0x163f21a │ │ │ │ @ instruction: 0xf646e7e3 │ │ │ │ @ instruction: 0xf2c07890 │ │ │ │ @ instruction: 0xf0a12895 │ │ │ │ - ldrtmi pc, [sl], -r5, asr #22 @ │ │ │ │ + @ instruction: 0x463afb53 │ │ │ │ @ instruction: 0xf8d84607 │ │ │ │ @ instruction: 0xf0a51000 │ │ │ │ - stmiavs r8!, {r0, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r8!, {r0, r1, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46314632 │ │ │ │ - stc2l 0, cr15, [r0], #720 @ 0x2d0 │ │ │ │ + stc2l 0, cr15, [lr], #720 @ 0x2d0 │ │ │ │ vnmls.f32 s8, s26, s20 │ │ │ │ @ instruction: 0xf8d83f70 │ │ │ │ ldrbtmi r1, [sl], #-0 │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ ldrmi r2, [lr], #-512 @ 0xfffffe00 │ │ │ │ strmi r4, [fp], #-1055 @ 0xfffffbe1 │ │ │ │ bicvc pc, r4, r3, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ strls r9, [r0, -r1, lsl #12] │ │ │ │ @ instruction: 0xf0a26808 │ │ │ │ - @ instruction: 0xe7b4fa15 │ │ │ │ - @ instruction: 0x0088ebbe │ │ │ │ + ldr pc, [r4, r3, lsr #20]! │ │ │ │ + umulleq lr, r8, sl, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebd85c8 │ │ │ │ + bl 0xfebd84ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00820ff8 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ - bcs 0x10d5c8 │ │ │ │ - bcs 0xb83fc │ │ │ │ + bcs 0x10d4ec │ │ │ │ + bcs 0xb8320 │ │ │ │ ldrmi sp, [r8], -r9, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - bcs 0xcfc00 │ │ │ │ + bcs 0xcfb24 │ │ │ │ @ instruction: 0xf04fd9f5 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7e22100 │ │ │ │ - andcs pc, r0, r7, asr #21 │ │ │ │ + andcs pc, r0, sp, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ smlawblt fp, r3, pc, r6 @ │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0x6783095b │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebd8630 │ │ │ │ + bl 0xfebd8554 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00830ff8 │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0x6783095b │ │ │ │ @ instruction: 0xf0a10118 │ │ │ │ - andcs pc, r4, #39, 30 @ 0x9c │ │ │ │ + andcs pc, r4, #53, 30 @ 0xd4 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ tstpvc r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - mcrlt 7, 7, pc, cr12, cr10, {6} @ │ │ │ │ + svclt 0x0032f7da │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, pc, r6, lsr #23 │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ eorcs r4, r4, #6291456 @ 0x600000 │ │ │ │ stmdage r4, {r0, r3, r5, r9, sl, lr} │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmib r0!, {r2, r4, r9, ip, sp, lr, pc} │ │ │ │ + ldmib lr!, {r2, r4, r9, ip, sp, lr, pc} │ │ │ │ msrmi SPSR_fsxc, #4 │ │ │ │ svcmi 0x006ef1b3 │ │ │ │ addshi pc, r0, r0 │ │ │ │ @ instruction: 0xf1b3d827 │ │ │ │ @ instruction: 0xf0004f6c │ │ │ │ @ instruction: 0xf1b380e0 │ │ │ │ @ instruction: 0xf0404f6d │ │ │ │ vorr.i32 d24, #207 @ 0x000000cf │ │ │ │ - blcc 0x28a0c8 │ │ │ │ + blcc 0x289fec │ │ │ │ vpadd.i8 d2, d0, d7 │ │ │ │ ldm pc, {r0, r3, r4, r8, pc}^ @ │ │ │ │ - moveq pc, #19 │ │ │ │ + orrseq pc, lr, #19 │ │ │ │ tsteq r7, r7, lsl r1 │ │ │ │ tsteq r7, r7, lsl r1 │ │ │ │ - ldrteq r0, [sl], #-279 @ 0xfffffee9 │ │ │ │ - @ instruction: 0x011703d6 │ │ │ │ + ldrteq r0, [r8], #-279 @ 0xfffffee9 │ │ │ │ + @ instruction: 0x011703d4 │ │ │ │ tsteq r7, r7, lsl r1 │ │ │ │ tsteq r7, r7, lsl r1 │ │ │ │ tsteq r7, r7, lsl r1 │ │ │ │ tsteq r7, r7, lsl r1 │ │ │ │ tsteq r7, r7, lsl r1 │ │ │ │ tsteq r7, r7, lsl r1 │ │ │ │ - streq r0, [r9], #-279 @ 0xfffffee9 │ │ │ │ - @ instruction: 0xf1b30371 │ │ │ │ + streq r0, [r7], #-279 @ 0xfffffee9 │ │ │ │ + @ instruction: 0xf1b3036f │ │ │ │ @ instruction: 0xf0404f6f │ │ │ │ vqadd.s8 q12, , │ │ │ │ vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - eorhi pc, ip, #0 │ │ │ │ + eorhi pc, sl, #0 │ │ │ │ rschi pc, r8, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ - blcs 0x14a2758 │ │ │ │ + blcs 0x14a2674 │ │ │ │ rschi pc, r8, r0, asr #32 │ │ │ │ strvc pc, [r1, -r0, asr #12] │ │ │ │ streq pc, [r1, -r1, asr #5] │ │ │ │ @ instruction: 0xf1b74027 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ - vqsub.s8 q4, q8, q10 │ │ │ │ - @ instruction: 0xf5b7861c │ │ │ │ + vqsub.s8 q4, q8, q9 │ │ │ │ + @ instruction: 0xf5b7861a │ │ │ │ @ instruction: 0xf0026fa0 │ │ │ │ - vqsub.s8 d8, d17, d2 │ │ │ │ - @ instruction: 0xf5b781a1 │ │ │ │ + vqsub.s8 d8, d17, d0 │ │ │ │ + @ instruction: 0xf5b7819f │ │ │ │ @ instruction: 0xf0027f00 │ │ │ │ - vqsub.s8 q4, , │ │ │ │ - svccs 0x0000874d │ │ │ │ - adcshi pc, r5, #2 │ │ │ │ + vhsub.s8 q4, , │ │ │ │ + svccs 0x0000874b │ │ │ │ + adcshi pc, r3, #2 │ │ │ │ svcvc 0x0080f5b7 │ │ │ │ sbchi pc, sl, r0, asr #32 │ │ │ │ @ instruction: 0xf3c40921 │ │ │ │ @ instruction: 0xf0014042 │ │ │ │ stcleq 1, cr0, [r2], #32 │ │ │ │ - b 0x10c37f8 │ │ │ │ + b 0x10c371c │ │ │ │ @ instruction: 0xf0020700 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ movwmi r3, #41282 @ 0xa142 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ smlalbteq pc, r2, r4, r3 @ │ │ │ │ strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ ldrtmi r4, [r0], -fp, lsl #6 │ │ │ │ @ instruction: 0x2c02a904 │ │ │ │ movwls r9, #20996 @ 0x5204 │ │ │ │ - sbchi pc, r7, r4 │ │ │ │ + sbchi pc, r5, r4 │ │ │ │ @ instruction: 0xf0042c03 │ │ │ │ - stccs 0, cr8, [r1], {230} @ 0xe6 │ │ │ │ - sbcshi pc, r2, r4 │ │ │ │ + stccs 0, cr8, [r1], {228} @ 0xe4 │ │ │ │ + sbcshi pc, r0, r4 │ │ │ │ vhsub.s8 d18, d8, d0 │ │ │ │ - vbic.i32 d20, #1280 @ 0x00000500 │ │ │ │ + vbic.i32 , #1280 @ 0x00000500 │ │ │ │ stmib sp, {r0, r1, r4, r8, r9}^ │ │ │ │ vhsub.s8 d23, d8, d6 │ │ │ │ - vmov.i32 d19, #256 @ 0x00000100 │ │ │ │ + vrshr.s64 d18, d17, #64 │ │ │ │ stmib sp, {r0, r1, r2, r9}^ │ │ │ │ @ instruction: 0xf7ff5508 │ │ │ │ adds pc, r8, sp, asr r9 @ │ │ │ │ cmnpvs r5, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vmvn.i32 d22, #256 @ 0x00000100 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - addhi pc, lr, #0 │ │ │ │ - rscshi pc, sl, r0, lsl #4 │ │ │ │ + addhi pc, ip, #0 │ │ │ │ + rscshi pc, r8, r0, lsl #4 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - strhi pc, [r0, #-0] │ │ │ │ - ldrbhi pc, [ip], #-512 @ 0xfffffe00 @ │ │ │ │ + ldrbthi pc, [lr], #0 @ │ │ │ │ + ldrbhi pc, [sl], #-512 @ 0xfffffe00 @ │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - andshi pc, r1, #0 │ │ │ │ + andhi pc, pc, #0 │ │ │ │ svcvs 0x0064f5b3 │ │ │ │ vst4.16 {d29,d31,d33,d35}, [pc :256], ip │ │ │ │ vsubw.s8 , q8, d1 │ │ │ │ eormi r0, r3, r1, lsl #6 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ - subshi pc, fp, r2 │ │ │ │ - ldrhi pc, [ip, r0, lsl #4] │ │ │ │ + subshi pc, r9, r2 │ │ │ │ + ldrhi pc, [sl, r0, lsl #4] │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ - cmnphi ip, r2 @ p-variant is OBSOLETE │ │ │ │ - ldrbhi pc, [r4], -r1, lsl #4 @ │ │ │ │ + cmnphi sl, r2 @ p-variant is OBSOLETE │ │ │ │ + ldrbhi pc, [r2], -r1, lsl #4 @ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ - rsceq r8, r3, r0, lsl #14 │ │ │ │ + strdeq r8, [r3], #110 @ 0x6e @ │ │ │ │ vmls.i , q2, d2[5] │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #32 │ │ │ │ vcgt.s8 d25, d8, d9 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r4, r5, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ ldc2 7, cr15, [r8, #-1020] @ 0xfffffc04 │ │ │ │ vmla.i q15, q2, d3[0] │ │ │ │ - blcs 0x24a37c │ │ │ │ - blcs 0x4757bc │ │ │ │ - rscshi pc, pc, r0 │ │ │ │ + blcs 0x24a2a0 │ │ │ │ + blcs 0x4756e0 │ │ │ │ + rscshi pc, sp, r0 │ │ │ │ teqle r9, r4, lsl #22 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf98ef7fd │ │ │ │ + @ instruction: 0xf988f7fd │ │ │ │ cmppne r1, #64, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x03a1f2c1 │ │ │ │ subcs r4, r0, #35 @ 0x23 │ │ │ │ addeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ addsmi r9, r3, #114688 @ 0x1c000 │ │ │ │ - cmnphi sl, #0 @ p-variant is OBSOLETE │ │ │ │ + cmnphi r8, #0 @ p-variant is OBSOLETE │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ - ldrbhi pc, [sl, #0]! @ │ │ │ │ + ldrbhi pc, [r8, #0]! @ │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ ldcvs 1, cr13, [r3, #-112]! @ 0xffffff90 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ andsle r6, r7, r0, ror pc │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ andsle r6, r3, r0, ror #30 │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf7ff2250 │ │ │ │ and pc, r6, fp, asr #17 │ │ │ │ vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - mrshi pc, (UNDEF: 4) @ │ │ │ │ - blmi 0x2896f4 │ │ │ │ - blls 0x3db760 │ │ │ │ + mrshi pc, (UNDEF: 2) @ │ │ │ │ + blmi 0x289618 │ │ │ │ + blls 0x3db684 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0440300 │ │ │ │ - ldrdlt r8, [pc], -r8 @ │ │ │ │ + ldrdlt r8, [pc], -r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @ instruction: 0xf10002a7 │ │ │ │ - movwcs r8, #852 @ 0x354 │ │ │ │ + movwcs r8, #850 @ 0x352 │ │ │ │ orrseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svceq 0x0000f5b2 │ │ │ │ - rschi pc, r3, r1 │ │ │ │ - strbhi pc, [sl, #-512]! @ 0xfffffe00 @ │ │ │ │ + rschi pc, r1, r1 │ │ │ │ + strbhi pc, [r8, #-512]! @ 0xfffffe00 @ │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ - vst4. {d8-d11}, [r4 :256], r7 │ │ │ │ + vst4. {d8-d11}, [r4 :256], r5 │ │ │ │ @ instruction: 0xf5b373f0 │ │ │ │ bicsle r7, r5, r0, lsl #31 │ │ │ │ - blvs 0xfe71cc14 │ │ │ │ + blvs 0xfe71cb38 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 13, sp, fp, cr0 │ │ │ │ - stcleq 12, cr0, [r5], #156 @ 0x9c │ │ │ │ - tstpeq sp, r7 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0070c27 │ │ │ │ + stcleq 2, cr0, [r5], #52 @ 0x34 │ │ │ │ cmnpvs r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ - subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - svclt 0x0018290d │ │ │ │ - @ instruction: 0xf0052b00 │ │ │ │ - b 0x11c2b8c │ │ │ │ - svclt 0x00080502 │ │ │ │ - @ instruction: 0xf0042301 │ │ │ │ - svclt 0x0018020d │ │ │ │ - bcs 0x3ca37c │ │ │ │ + streq pc, [r8, #-5] │ │ │ │ + svclt 0x00182a0d │ │ │ │ + @ instruction: 0xf3c42b00 │ │ │ │ + svclt 0x000c3242 │ │ │ │ + movwcs r2, #769 @ 0x301 │ │ │ │ + @ instruction: 0xf0044315 │ │ │ │ + bcs 0x3c1ed0 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ - blcs 0x82388 │ │ │ │ - stccs 1, cr13, [r7, #-720] @ 0xfffffd30 │ │ │ │ - @ instruction: 0x4630d8b2 │ │ │ │ - mrc2 7, 0, pc, cr8, cr15, {7} │ │ │ │ + blcs 0x822a8 │ │ │ │ + stccs 1, cr13, [r7, #-728] @ 0xfffffd28 │ │ │ │ + @ instruction: 0x4630d8b4 │ │ │ │ + mrc2 7, 0, pc, cr10, cr15, {7} │ │ │ │ ldrtmi fp, [r0], -r0, ror #3 │ │ │ │ - @ instruction: 0xf824f019 │ │ │ │ + @ instruction: 0xf83ef019 │ │ │ │ vmla.f , q10, d0[0] │ │ │ │ rsbeq r1, sp, r0, lsl #16 │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x173d812 │ │ │ │ + blx 0x1bbd732 │ │ │ │ @ instruction: 0xf0052800 │ │ │ │ strcc r8, [r1, #-677] @ 0xfffffd5b │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x14bd826 │ │ │ │ + blx 0x193d746 │ │ │ │ @ instruction: 0xf0052800 │ │ │ │ ldrtmi r8, [r0], -sl, lsl #5 │ │ │ │ - mcr2 7, 1, pc, cr14, cr15, {7} @ │ │ │ │ - ldr r2, [r0, r1] │ │ │ │ + mrc2 7, 1, pc, cr0, cr15, {7} │ │ │ │ + ldr r2, [r2, r1] │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst2.32 {d24-d27}, [pc :256]! │ │ │ │ vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ mrshi pc, (UNDEF: 72) @ │ │ │ │ rsbvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - movwcs sl, #8059 @ 0x1f7b │ │ │ │ + movwcs sl, #8061 @ 0x1f7d │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcpl 0x0080f1b2 │ │ │ │ adcshi pc, r5, #1 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ vst1.32 {d8-d11}, [r4], r2 │ │ │ │ - bcs 0x82798 │ │ │ │ + bcs 0x826b8 │ │ │ │ subhi pc, pc, #1 │ │ │ │ svceq 0x00e0f5b3 │ │ │ │ ldrhi pc, [r0, #2]! │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - mcr2 7, 4, pc, cr10, cr12, {7} @ │ │ │ │ - blvs 0xfe71ccfc │ │ │ │ + mcr2 7, 6, pc, cr10, cr12, {7} @ │ │ │ │ + blvs 0xfe71cc1c │ │ │ │ svcvs 0x0070f412 │ │ │ │ - svcge 0x005cf43f │ │ │ │ + svcge 0x005ef43f │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - stmdbls r6, {r0, r1, r2, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + stmdbls r6, {r0, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x128074 │ │ │ │ + bl 0x127f94 │ │ │ │ stmdbls r7, {r0, r6, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0xff0bfba8 │ │ │ │ + blcs 0xff0bfac8 │ │ │ │ tstmi r9, #8, 22 @ 0x2000 │ │ │ │ @ instruction: 0xf73f2907 │ │ │ │ - bcs 0xad57c │ │ │ │ - svcge 0x0042f43f │ │ │ │ + bcs 0xad4a4 │ │ │ │ + svcge 0x0044f43f │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [ip, #1012] @ 0x3f4 │ │ │ │ - stcleq 7, cr14, [r3], #244 @ 0xf4 │ │ │ │ + ldc2l 7, cr15, [lr, #1012] @ 0x3f4 │ │ │ │ + stcleq 7, cr14, [r3], #252 @ 0xfc │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ tsteq r2, r3, asr #20 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ cmpphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ addcs r4, r0, r2, lsr #32 │ │ │ │ eoreq pc, r0, r0, asr #5 │ │ │ │ strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ - ldcleq 0, cr15, [pc], #-16 @ 0x81898 │ │ │ │ + ldcleq 0, cr15, [pc], #-16 @ 0x817b8 │ │ │ │ movwls r4, #49794 @ 0xc282 │ │ │ │ @ instruction: 0xf000950b │ │ │ │ vst1.8 {d24}, [pc], lr │ │ │ │ vaddl.s8 , d16, d0 │ │ │ │ addmi r0, r2, #32 │ │ │ │ strbthi pc, [sp], r0 @ │ │ │ │ svcne 0x0000f5b2 │ │ │ │ - svcge 0x0014f47f │ │ │ │ + svcge 0x0016f47f │ │ │ │ andls r2, r9, #268435456 @ 0x10000000 │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ smlabtvc r4, sp, r9, lr │ │ │ │ stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ ldrtcs pc, [r0], #-2258 @ 0xfffff72e @ │ │ │ │ stmib sp, {r1, r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fe3407 │ │ │ │ - usat pc, #28, r7, asr #20 @ │ │ │ │ + usat pc, #30, r9, asr #20 @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ eormi r0, r3, r0, lsr #6 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf5b384a6 │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ - @ instruction: 0xf640aef1 │ │ │ │ + @ instruction: 0xf640aef3 │ │ │ │ vsubw.s8 , , d1 │ │ │ │ eormi r0, r3, r0, lsl #6 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ vmin.s8 q4, , │ │ │ │ @ instruction: 0xf5b38080 │ │ │ │ @ instruction: 0xf0036f40 │ │ │ │ vmin.s8 q4, , q6 │ │ │ │ @ instruction: 0xf5b384f1 │ │ │ │ @ instruction: 0xf0036fa0 │ │ │ │ vmin.s8 d8, d3, d28 │ │ │ │ - blcs 0xa2940 │ │ │ │ + blcs 0xa2860 │ │ │ │ ldrhi pc, [r1, #3] │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr0, cr15, {3} │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr2, cr15, {3} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fd9309 │ │ │ │ - stmdbge r4, {r0, r1, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - strb pc, [r4], fp, asr #27 @ │ │ │ │ + strb pc, [r6], sp, asr #27 @ │ │ │ │ orrvc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ teqpeq r3, #268435468 @ p-variant is OBSOLETE @ 0x1000000c │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vrshr.s64 d22, d16, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ ldrbhi pc, [sl, r2] @ │ │ │ │ msrhi SPSR_fxc, #0, 4 │ │ │ │ @@ -116138,325 +116082,325 @@ │ │ │ │ addshi pc, r0, r3 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ andcs r8, r0, #102 @ 0x66 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - strls sl, [r7, #-3729] @ 0xfffff16f │ │ │ │ + strls sl, [r7, #-3731] @ 0xfffff16d │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - @ instruction: 0xf8d4f7fe │ │ │ │ - vmax.s8 q15, , │ │ │ │ + @ instruction: 0xf8d6f7fe │ │ │ │ + vmin.s8 q15, , │ │ │ │ vsubw.s8 q8, q0, d1 │ │ │ │ - b 0x182620 │ │ │ │ + b 0x182540 │ │ │ │ @ instruction: 0xf5b70703 │ │ │ │ @ instruction: 0xf0013f80 │ │ │ │ vmax.s8 d8, d0, d27 │ │ │ │ @ instruction: 0xf5b78540 │ │ │ │ @ instruction: 0xf0015f80 │ │ │ │ vabd.s8 q4, , │ │ │ │ svccs 0x0000841f │ │ │ │ ldrhi pc, [ip, #-1] │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ addhi pc, ip, r4 │ │ │ │ - ldrbcc pc, [r4, #-584]! @ 0xfffffdb8 @ │ │ │ │ + strbcs pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf0142300 │ │ │ │ movwls r5, #34688 @ 0x8780 │ │ │ │ eorshi pc, r1, #67 @ 0x43 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7fd9309 │ │ │ │ - bls 0x27fa74 │ │ │ │ + @ instruction: 0xf7fc9309 │ │ │ │ + bls 0x281974 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - bl 0x1d3330 │ │ │ │ + bl 0x1d3250 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fe25e0 │ │ │ │ - @ instruction: 0xe63afeff │ │ │ │ + ldrt pc, [ip], -r1, lsl #30 @ │ │ │ │ orrpl pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ msreq CPSR_, #268435468 @ 0x1000000c │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ mvnhi pc, #2 │ │ │ │ strhi pc, [sp], #512 @ 0x200 │ │ │ │ svcpl 0x0084f5b3 │ │ │ │ @ instruction: 0x83acf002 │ │ │ │ movwhi pc, #4609 @ 0x1201 @ │ │ │ │ @ instruction: 0xf0022b80 │ │ │ │ @ instruction: 0xf5b3842c │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ - blcs 0xa2a78 │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr12, cr15, {3} │ │ │ │ + blcs 0xa2998 │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr14, cr15, {3} │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x182300 │ │ │ │ + b 0x182220 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0041f80 │ │ │ │ addsmi r8, r3, #1577058304 @ 0x5e000000 │ │ │ │ strbhi pc, [lr], #-4 @ │ │ │ │ @ instruction: 0xf0042b00 │ │ │ │ strtmi r8, [r1], -r7, lsr #9 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ @ instruction: 0xf822f7fd │ │ │ │ @ instruction: 0xf57f0327 │ │ │ │ - stmdbge r4, {r0, r1, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - ldrb pc, [lr, #2713]! @ 0xa99 @ │ │ │ │ + @ instruction: 0xe600fa9b │ │ │ │ @ instruction: 0x232f0922 │ │ │ │ cmnpeq r1, #268435468 @ p-variant is OBSOLETE @ 0x1000000c │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ @ instruction: 0xf0024023 │ │ │ │ movwmi r0, #41480 @ 0xa208 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ svcne 0x0020f1b3 │ │ │ │ eorhi pc, r5, r1 │ │ │ │ svceq 0x00c0f5b3 │ │ │ │ ldrhi pc, [r4, r0]! │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - stclge 4, cr15, [r6, #508]! @ 0x1fc │ │ │ │ + stclge 4, cr15, [r8, #508]! @ 0x1fc │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ andls r2, r4, #134217728 @ 0x8000000 │ │ │ │ movwmi lr, #22989 @ 0x59cd │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ff9509 │ │ │ │ - ldrb pc, [sl, #2997] @ 0xbb5 @ │ │ │ │ + ldrb pc, [ip, #2999] @ 0xbb7 @ │ │ │ │ vorr.i32 d18, #3840 @ 0x00000f00 │ │ │ │ mlami r3, r0, r3, r0 │ │ │ │ + sbcne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ subpl pc, r0, r4, asr #7 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svceq 0x0010f5b3 │ │ │ │ - strbne pc, [r1], #964 @ 0x3c4 @ │ │ │ │ + strbne pc, [r1], #-964 @ 0xfffffc3c @ │ │ │ │ tstphi r3, #1 @ p-variant is OBSOLETE │ │ │ │ andhi pc, lr, r1, lsl #4 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ msrhi CPSR_f, #1 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ stceq 2, cr15, [r0], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf47f4563 │ │ │ │ - stmdbcs r4, {r0, r1, r2, r3, r4, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ - ldcge 6, cr15, [ip, #252]! @ 0xfc │ │ │ │ - bl 0x1a6b94 │ │ │ │ - andls r0, r7, #-2113929216 @ 0x82000000 │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ - eorseq pc, r3, #192, 4 │ │ │ │ + stmdbcs r4, {r0, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + ldcge 6, cr15, [lr, #252]! @ 0xfc │ │ │ │ + bl 0x1262b4 │ │ │ │ + strls r0, [r7], #-644 @ 0xfffffd7c │ │ │ │ + strbcs pc, [r4], #584 @ 0x248 @ │ │ │ │ + ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strne lr, [r4, -sp, asr #19] │ │ │ │ - addeq lr, r4, #2048 @ 0x800 │ │ │ │ + streq lr, [r2], #2820 @ 0xb04 │ │ │ │ stmdbge r4, {r3, ip, pc} │ │ │ │ movtcs r4, #1584 @ 0x630 │ │ │ │ - @ instruction: 0xf8d29509 │ │ │ │ + @ instruction: 0xf8d49509 │ │ │ │ @ instruction: 0xf7fd2490 │ │ │ │ - str pc, [r6, #3325]! @ 0xcfd │ │ │ │ + str pc, [r8, #3327]! @ 0xcff │ │ │ │ vqdmulh.s q8, q10, d3[4] │ │ │ │ @ instruction: 0xf0033242 │ │ │ │ @ instruction: 0xf0040308 │ │ │ │ tstmi r3, #33292288 @ 0x1fc0000 │ │ │ │ addpl pc, r0, #20 │ │ │ │ @ instruction: 0x83b4f040 │ │ │ │ strteq r9, [r1], -ip, lsl #4 │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf53f920b │ │ │ │ - movwls sl, #23955 @ 0x5d93 │ │ │ │ + movwls sl, #23957 @ 0x5d95 │ │ │ │ movwls r2, #29441 @ 0x7301 │ │ │ │ bicpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r5, #37696 @ 0x9340 │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x16bff8 │ │ │ │ + bl 0x16bf18 │ │ │ │ ldrtmi r0, [r0], -r2, lsl #7 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r4], #-1798 @ 0xfffff8fa │ │ │ │ strbcs pc, [r0], #-2259 @ 0xfffff72d @ │ │ │ │ movwls r2, #41730 @ 0xa302 │ │ │ │ - @ instruction: 0xf8d2f7fe │ │ │ │ - @ instruction: 0x4621e577 │ │ │ │ + @ instruction: 0xf8d4f7fe │ │ │ │ + @ instruction: 0x4621e579 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7fc5508 │ │ │ │ - cmppcs r1, #3248 @ p-variant is OBSOLETE @ 0xcb0 │ │ │ │ + cmppcs r1, #3184 @ p-variant is OBSOLETE @ 0xc70 │ │ │ │ @ instruction: 0x03a1f2c1 │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ eormi r0, r3, r0, lsl #5 │ │ │ │ addsmi r9, r3, #114688 @ 0x1c000 │ │ │ │ strhi pc, [r1, #-0]! │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ strhi pc, [r1, #-0] │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ - ldclge 4, cr15, [sl, #-508] @ 0xfffffe04 │ │ │ │ - blvs 0xfe71d10c │ │ │ │ + ldclge 4, cr15, [ip, #-508] @ 0xfffffe04 │ │ │ │ + blvs 0xfe71d02c │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldclge 4, cr15, [r4, #-252] @ 0xffffff04 │ │ │ │ + ldclge 4, cr15, [r6, #-252] @ 0xffffff04 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - vadd.f32 q13, q4, │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ - bl 0x142928 │ │ │ │ + vmla.f32 q13, q4, │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ + bl 0x142848 │ │ │ │ ldrtmi r0, [r0], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ ldrbcs pc, [r0, #-2258] @ 0xfffff72e @ │ │ │ │ - mcr2 7, 0, pc, cr6, cr14, {7} @ │ │ │ │ - orrcs lr, r0, #272629760 @ 0x10400000 │ │ │ │ + mcr2 7, 0, pc, cr8, cr14, {7} @ │ │ │ │ + orrcs lr, r0, #281018368 @ 0x10c00000 │ │ │ │ movteq pc, #33472 @ 0x82c0 @ │ │ │ │ smlabtvc r0, r4, r3, pc @ │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - ldrbeq pc, [pc, #-4]! @ 0x81c7c @ │ │ │ │ + strmi pc, [r2, -r4, asr #7] │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ - vabdl.u8 q10, d4, d2 │ │ │ │ - stmib sp, {r1, r6, ip, sp}^ │ │ │ │ - blcs 0x8a0bc │ │ │ │ + @ instruction: 0xf0043042 │ │ │ │ + tstls ip, pc, ror r5 │ │ │ │ + blcs 0xa63dc │ │ │ │ cmnphi r2, #0 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0000f5b3 │ │ │ │ - stcge 4, cr15, [sl, #-508]! @ 0xfffffe04 │ │ │ │ + stcge 4, cr15, [ip, #-508]! @ 0xfffffe04 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ vrshl.s8 d25, d6, d8 │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ - bl 0x1c3178 │ │ │ │ + vmls.f d18, d16, d0[1] │ │ │ │ + bl 0x1c3098 │ │ │ │ movwcs r0, #5506 @ 0x1582 │ │ │ │ andvc lr, r4, sp, asr #19 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf8d59307 │ │ │ │ strcs r2, [r2, #-1056] @ 0xfffffbe0 │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ strls r5, [r8, #-1088] @ 0xfffffbc0 │ │ │ │ @ instruction: 0xf7fe9409 │ │ │ │ - str pc, [lr, #-2153] @ 0xfffff797 │ │ │ │ + ldr pc, [r0, #-2155] @ 0xfffff795 │ │ │ │ vqdmulh.s q8, q10, d3[4] │ │ │ │ @ instruction: 0xf0033242 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ tstmi sl, #64, 14 @ 0x1000000 │ │ │ │ cdppl 3, 12, cr15, cr0, cr4, {6} │ │ │ │ - ldcleq 0, cr15, [pc], #-16 @ 0x81cdc │ │ │ │ + ldcleq 0, cr15, [pc], #-16 @ 0x81bfc │ │ │ │ orrpl pc, r0, #20 │ │ │ │ rscshi pc, r0, #64 @ 0x40 │ │ │ │ strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ @ instruction: 0xf014930c │ │ │ │ strls r0, [fp, #-896] @ 0xfffffc80 │ │ │ │ andne lr, r4, #3358720 @ 0x334000 │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ strbhi pc, [r0, #64]! @ 0x40 @ │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf8cd2401 │ │ │ │ @ instruction: 0xf8d2e020 │ │ │ │ stmib sp, {r4, r5, sl, sp}^ │ │ │ │ strls r7, [r7], #-777 @ 0xfffffcf7 │ │ │ │ - @ instruction: 0xf838f7fe │ │ │ │ - orrcs lr, r0, #-587202560 @ 0xdd000000 │ │ │ │ + @ instruction: 0xf83af7fe │ │ │ │ + orrcs lr, r0, #-553648128 @ 0xdf000000 │ │ │ │ movteq pc, #33472 @ 0x82c0 @ │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ vaddw.u8 , q2, d0 │ │ │ │ - blcs 0xfe096548 │ │ │ │ + blcs 0xfe096468 │ │ │ │ smlabtcs fp, sp, r9, lr │ │ │ │ - ldclge 4, cr15, [r0], {127} @ 0x7f │ │ │ │ + ldclge 4, cr15, [r2], {127} @ 0x7f │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ movwmi pc, #9156 @ 0x23c4 @ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwls r3, #21314 @ 0x5342 │ │ │ │ cmnpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ @ instruction: 0xf3c453c0 │ │ │ │ strls r5, [r9], #-1088 @ 0xfffffbc0 │ │ │ │ - ldrbtcc pc, [r4], #-584 @ 0xfffffdb8 @ │ │ │ │ + strbcs pc, [r4], #584 @ 0x248 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ stmdbge r4, {r3, r8, r9, ip, pc} │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ strcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ strls r2, [sl], #-1025 @ 0xfffffbff │ │ │ │ @ instruction: 0xf7fe9407 │ │ │ │ - strt pc, [lr], #2057 @ 0x809 │ │ │ │ - blvs 0xfe71d264 │ │ │ │ + ldrt pc, [r0], #2059 @ 0x80b @ │ │ │ │ + blvs 0xfe71d184 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stcge 4, cr15, [r8], #252 @ 0xfc │ │ │ │ + stcge 4, cr15, [sl], #252 @ 0xfc │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - @ instruction: 0xf248aca3 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ - bl 0x142a80 │ │ │ │ + @ instruction: 0xf248aca5 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ + bl 0x1429a0 │ │ │ │ ldrtmi r0, [r0], -r1, lsl #5 │ │ │ │ stmdbge r4, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ rsbcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - ldc2l 7, cr15, [sl, #-1016] @ 0xfffffc08 │ │ │ │ - vst3.32 {d30-d32}, [pc :64], r5 │ │ │ │ + ldc2l 7, cr15, [ip, #-1016] @ 0xfffffc08 │ │ │ │ + vst3.32 {d30-d32}, [pc :64], r7 │ │ │ │ vqdmlal.s , d16, d0[0] │ │ │ │ eormi r0, r3, r8, asr #6 │ │ │ │ smlabtvc r0, r4, r3, pc @ │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - ldrbeq pc, [pc, #-4]! @ 0x81dd8 @ │ │ │ │ stcmi 3, cr15, [r2], {196} @ 0xc4 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ + ldrbeq pc, [pc, #-4]! @ 0x81d00 @ │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ andls r9, fp, #12, 2 │ │ │ │ cmnphi pc, #1 @ p-variant is OBSOLETE │ │ │ │ addvc pc, r0, pc, asr #8 │ │ │ │ andeq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf0014283 │ │ │ │ - blcs 0xfe0a2b70 │ │ │ │ - ldclge 4, cr15, [r6], #-508 @ 0xfffffe04 │ │ │ │ + blcs 0xfe0a2a90 │ │ │ │ + ldclge 4, cr15, [r8], #-508 @ 0xfffffe04 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vshl.s8 d19, d7, d8 │ │ │ │ - vmvn.i32 , #262144 @ 0x00040000 │ │ │ │ - bl 0x182ee8 │ │ │ │ + vmls.i d18, d16, d0[1] │ │ │ │ + bl 0x182e08 │ │ │ │ stmdbge r4, {r1, r7, sl} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls ip, [r6, #-1796] @ 0xfffff8fc │ │ │ │ strcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7fd4409 │ │ │ │ - ldrb pc, [ip], #-4023 @ 0xfffff049 @ │ │ │ │ + ldrb pc, [lr], #-4025 @ 0xfffff047 @ │ │ │ │ strvc pc, [r1, #-1600] @ 0xfffff9c0 │ │ │ │ streq pc, [r1, #-705] @ 0xfffffd3f │ │ │ │ @ instruction: 0xf1b54025 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ vqadd.s8 q4, q0, │ │ │ │ @ instruction: 0xf5b58159 │ │ │ │ @ instruction: 0xf0026fc0 │ │ │ │ vhadd.s8 d8, d0, d17 │ │ │ │ @ instruction: 0xf5b58453 │ │ │ │ @ instruction: 0xf0027f00 │ │ │ │ vqadd.s8 d8, d17, d24 │ │ │ │ stccs 0, cr8, [r0, #-252] @ 0xffffff04 │ │ │ │ strbhi pc, [r8, r1]! @ │ │ │ │ svcvc 0x0080f5b5 │ │ │ │ - ldcge 4, cr15, [lr], #-508 @ 0xfffffe04 │ │ │ │ + mcrrge 4, 7, pc, r0, cr15 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - stmdals r7, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe2cc8 │ │ │ │ - strt pc, [r8], #-3309 @ 0xfffff313 │ │ │ │ + strt pc, [sl], #-3311 @ 0xfffff311 │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ - stcge 4, cr15, [r4], #-508 @ 0xfffffe04 │ │ │ │ + stcge 4, cr15, [r6], #-508 @ 0xfffffe04 │ │ │ │ addpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ strthi pc, [ip], #-1 │ │ │ │ orrhi pc, r1, #0, 4 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ @@ -116465,107 +116409,107 @@ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ stmdbeq r3!, {r0, r1, r2, r5, r7, r8, r9, pc} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ movwmi r0, #48354 @ 0xbce2 │ │ │ │ andeq pc, r8, #2 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ - ldrbcc pc, [r4, #-584]! @ 0xfffffdb8 @ │ │ │ │ + strbcs pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ @ instruction: 0xf0045101 │ │ │ │ stmib sp, {r0, r1, r2, r3}^ │ │ │ │ rsceq r2, r7, r4, lsl #6 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ orreq lr, r1, r5, lsl #22 │ │ │ │ ldrbhi pc, [r1], r2, lsl #2 @ │ │ │ │ - bcs 0xc025c │ │ │ │ + bcs 0xc017c │ │ │ │ stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8bcf7ff │ │ │ │ + @ instruction: 0xf8bef7ff │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf404ac53 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf47f1f40 │ │ │ │ - @ instruction: 0x4621abdf │ │ │ │ + strtmi sl, [r1], -r1, ror #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ ldc2 7, cr15, [r4], {252} @ 0xfc │ │ │ │ - bl 0x1cab48 │ │ │ │ + bl 0x1caa68 │ │ │ │ stmdbge r4, {r0, r1, r7, r8, sl} │ │ │ │ movwls r4, #30256 @ 0x7630 │ │ │ │ - bcs 0x8c02a4 │ │ │ │ - @ instruction: 0xf8a2f7ff │ │ │ │ - bllt 0xff3fff54 │ │ │ │ + bcs 0x8c01c4 │ │ │ │ + @ instruction: 0xf8a4f7ff │ │ │ │ + bllt 0xff47fe74 │ │ │ │ movwne pc, #4100 @ 0x1004 @ │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ @ instruction: 0xf5b385ca │ │ │ │ @ instruction: 0xf0003f80 │ │ │ │ - blcs 0xa35d0 │ │ │ │ - blge 0xff0bf16c │ │ │ │ + blcs 0xa34f0 │ │ │ │ + blge 0xff13f08c │ │ │ │ mvnseq pc, #4, 8 @ 0x4000000 │ │ │ │ @ instruction: 0xf10200e7 │ │ │ │ @ instruction: 0xf5b3805a │ │ │ │ @ instruction: 0xf0020fd8 │ │ │ │ vst1.16 {d8-d10}, [r4 :64], r7 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0030fc0 │ │ │ │ @ instruction: 0xf5b382e4 │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ strtmi r8, [r1], -r7, lsr #14 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - vldmdbvs r3!, {s30-s202} │ │ │ │ + vldmdbvs r3!, {s30-s266} │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - mrrcvs 11, 10, sl, fp, cr3 │ │ │ │ + mrrcvs 11, 10, sl, fp, cr5 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0xfe83f0b0 │ │ │ │ + blge 0xfe8befd0 │ │ │ │ vpmax.s8 d25, d8, d9 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ stmdbls r7, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ mcrrcs 8, 13, pc, r8, cr3 @ │ │ │ │ tstmi r9, #8, 22 @ 0x2000 │ │ │ │ @ instruction: 0xf73f2907 │ │ │ │ - bcs 0xace10 │ │ │ │ - blge 0xfe3bf0d4 │ │ │ │ + bcs 0xacd38 │ │ │ │ + blge 0xfe43eff4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xa3ffd4 │ │ │ │ - bllt 0xfe27ffe0 │ │ │ │ + blx 0xabfef4 │ │ │ │ + bllt 0xfe2fff00 │ │ │ │ movwne pc, #4100 @ 0x1004 @ │ │ │ │ svccc 0x0080f5b3 │ │ │ │ ldrhi pc, [r8, -r0] │ │ │ │ svcne 0x0001f1b3 │ │ │ │ strbthi pc, [pc], r0 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0x46218633 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - stc2l 7, cr15, [r8], #-1008 @ 0xfffffc10 │ │ │ │ + stc2l 7, cr15, [r4], #-1008 @ 0xfffffc10 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r3, r4, lr}^ │ │ │ │ @ instruction: 0xf5b41504 │ │ │ │ ldmib sp, {r6, r8, r9, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf0020206 │ │ │ │ addsmi r8, ip, #536870917 @ 0x20000005 │ │ │ │ - blge 0x193f228 │ │ │ │ + blge 0x19bf148 │ │ │ │ tstle r5, r2, lsl #20 │ │ │ │ @ instruction: 0xf43f42a9 │ │ │ │ - addmi sl, r1, #95232 @ 0x17400 │ │ │ │ - blge 0x173f138 │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + addmi sl, r1, #97280 @ 0x17c00 │ │ │ │ + blge 0x17bf058 │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2308 @ 0x904 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe28e0 │ │ │ │ - @ instruction: 0xf7fffc11 │ │ │ │ - @ instruction: 0xf44fbb4c │ │ │ │ + @ instruction: 0xf7fffc13 │ │ │ │ + @ instruction: 0xf44fbb4e │ │ │ │ vsubl.s8 , d1, d16 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ subhi pc, r8, #2 │ │ │ │ cmnphi r2, #0, 4 @ p-variant is OBSOLETE │ │ │ │ vsubl.s8 q9, d17, d0 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ msrhi SPSR_fsxc, #2 │ │ │ │ @@ -116575,38 +116519,38 @@ │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ andcs r8, r0, #692060160 @ 0x29400000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst3.8 {d24-d26}, [pc :256], r3 │ │ │ │ vrshr.s64 q11, q0, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - blge 0xa3f2a0 │ │ │ │ - blvs 0xfe71d574 │ │ │ │ + blge 0xabf1c0 │ │ │ │ + blvs 0xfe71d494 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x8bf1ac │ │ │ │ + blge 0x93f0cc │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - strls sl, [r7, #-2843] @ 0xfffff4e5 │ │ │ │ + strls sl, [r7, #-2845] @ 0xfffff4e3 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r4, r5, r6, r7, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - ldc2l 7, cr15, [lr, #-1012] @ 0xfffffc0c │ │ │ │ - blt 0xfff000fc │ │ │ │ + stc2l 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ + blt 0xfff8001c │ │ │ │ bicvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ vabd.s8 d8, d0, d3 │ │ │ │ vst2.16 {d24-d27}, [pc :64], r9 │ │ │ │ vsubw.s8 q11, , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ @@ -116614,27 +116558,27 @@ │ │ │ │ ldrbhi pc, [r3, #513] @ 0x201 @ │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ vst1.8 {d24}, [pc :256], r9 │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - bge 0xff6bf33c │ │ │ │ + bge 0xff73f25c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - stmdals r7, {r0, r1, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r1, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe2d88 │ │ │ │ - @ instruction: 0xf7fffb87 │ │ │ │ - vst1.64 {d27-d28}, [pc], r2 │ │ │ │ + @ instruction: 0xf7fffb89 │ │ │ │ + vst1.64 {d27-d28}, [pc], r4 │ │ │ │ vsubw.s8 q11, , d16 │ │ │ │ addsmi r0, pc, #0, 6 │ │ │ │ strhi pc, [sl], #1 │ │ │ │ movvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ vqsub.s8 d4, d16, d15 │ │ │ │ vst2.16 {d24-d27}, [pc], lr │ │ │ │ @@ -116643,55 +116587,55 @@ │ │ │ │ strbhi pc, [lr], #-1 @ │ │ │ │ orrvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429f │ │ │ │ vst3.8 {d24-d26}, [pc :256], r0 │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, pc, #0, 6 │ │ │ │ - bge 0xfe83f3b0 │ │ │ │ + bge 0xfe8bf2d0 │ │ │ │ movtne pc, #1044 @ 0x414 @ │ │ │ │ - bge 0xfe73f3b8 │ │ │ │ + bge 0xfe7bf2d8 │ │ │ │ stcleq 6, cr4, [r6], #192 @ 0xc0 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0060922 │ │ │ │ @ instruction: 0xf0020608 │ │ │ │ teqmi lr, #8, 4 @ 0x80000000 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ stmiaeq r5!, {r2, r9, sl, ip, pc} │ │ │ │ strbeq pc, [r2], -r4, asr #7 @ │ │ │ │ strbmi pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movwls r4, #29460 @ 0x7314 │ │ │ │ @ instruction: 0xf005a904 │ │ │ │ vrshl.s8 d16, d8, d8 │ │ │ │ - vbic.i32 d21, #1280 @ 0x00000500 │ │ │ │ + vbic.i32 q10, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf6480313 │ │ │ │ - vrshr.s64 d19, d9, #64 │ │ │ │ + vmvn.i32 d19, #2304 @ 0x00000900 │ │ │ │ teqmi r5, #1879048192 @ 0x70000000 │ │ │ │ strls r9, [r5, #-1030] @ 0xfffffbfa │ │ │ │ - blx 0xf401fe │ │ │ │ - blt 0x1e00204 │ │ │ │ + blx 0xfc011e │ │ │ │ + blt 0x1e80124 │ │ │ │ svceq 0x0010f5b2 │ │ │ │ mvnhi pc, #0 │ │ │ │ @ instruction: 0xf47f429a │ │ │ │ - strtmi sl, [r1], -sp, ror #20 │ │ │ │ + strtmi sl, [r1], -pc, ror #20 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - ldmib sp, {r0, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r3, sl, #4, 4 @ 0x40000000 │ │ │ │ - bge 0x19bf324 │ │ │ │ + bge 0x1a3f244 │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0xe8a54 │ │ │ │ + bl 0xe8974 │ │ │ │ stmdbge r4, {r7, sl} │ │ │ │ - bl 0x113b00 │ │ │ │ - bl 0x142c54 │ │ │ │ + bl 0x113a20 │ │ │ │ + bl 0x142b74 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fe2380 │ │ │ │ - @ instruction: 0xf7fffbdf │ │ │ │ - rsceq fp, r5, #80, 20 @ 0x50000 │ │ │ │ + @ instruction: 0xf7fffbe1 │ │ │ │ + rsceq fp, r5, #335872 @ 0x52000 │ │ │ │ ldrbhi pc, [lr], #256 @ 0x100 @ │ │ │ │ movwcs pc, #1044 @ 0x414 @ │ │ │ │ strthi pc, [sp], #64 @ 0x40 │ │ │ │ fstmdbxeq r2!, {d16-d33} @ Deprecated │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ ldrbeq pc, [r0, #-5]! @ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @@ -116701,198 +116645,198 @@ │ │ │ │ ldrtmi r9, [r0], -r5, lsl #4 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ vmlal.u , d4, d0[0] │ │ │ │ andls r3, r7, #1107296256 @ 0x42000000 │ │ │ │ movwls r4, #17187 @ 0x4323 │ │ │ │ - mrc2 7, 2, pc, cr4, cr14, {7} │ │ │ │ - blt 0xb0029c │ │ │ │ - blvs 0xfe71d770 │ │ │ │ + mrc2 7, 2, pc, cr6, cr14, {7} │ │ │ │ + blt 0xb801bc │ │ │ │ + blvs 0xfe71d690 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0x93f3a8 │ │ │ │ + bge 0x9bf2c8 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - vpmin.s8 d26, d8, d13 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ - bl 0x142f8c │ │ │ │ + vpmin.s8 d26, d8, d15 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ + bl 0x142eac │ │ │ │ ldrtmi r0, [r0], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ rsbscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - blx 0xff5c02c8 │ │ │ │ - blt 0x4802d0 │ │ │ │ + blx 0xff6401e8 │ │ │ │ + blt 0x5001f0 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ @ instruction: 0xf0034142 │ │ │ │ @ instruction: 0xf4140308 │ │ │ │ - b 0x1147504 │ │ │ │ + b 0x1147424 │ │ │ │ @ instruction: 0xf0000301 │ │ │ │ @ instruction: 0xf5b486a5 │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - addsmi sl, r3, #4177920 @ 0x3fc000 │ │ │ │ - ldmibge ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + addsmi sl, r3, #4096 @ 0x1000 │ │ │ │ + ldmibge lr!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x12c718 │ │ │ │ + bl 0x12c638 │ │ │ │ ldrtmi r0, [r0], -r7, lsl #5 │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ stmib sp, {r3, r4, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8d27c07 │ │ │ │ strls r2, [r9, #-1416] @ 0xfffffa78 │ │ │ │ - @ instruction: 0xf9c0f7fd │ │ │ │ - stmiblt r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf9c2f7fd │ │ │ │ + stmiblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf3c40922 │ │ │ │ @ instruction: 0xf0024142 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ movwmi r5, #44096 @ 0xac40 │ │ │ │ bicpl pc, r0, r4, asr #7 │ │ │ │ strne pc, [r8], #1044 @ 0x414 │ │ │ │ strbthi pc, [r5], -r0 @ │ │ │ │ svcne 0x0080f5b4 │ │ │ │ - ldmibge r4, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibge r6, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43f429a │ │ │ │ - stmib sp, {r0, r4, r6, r7, r8, fp, sp, pc}^ │ │ │ │ + stmib sp, {r0, r1, r4, r6, r7, r8, fp, sp, pc}^ │ │ │ │ vhsub.s8 d19, d8, d4 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ tstls r6, r3, lsr r2 │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8d2c707 │ │ │ │ strls r2, [r9, #-1432] @ 0xfffffa68 │ │ │ │ - @ instruction: 0xf996f7fd │ │ │ │ - ldmiblt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf998f7fd │ │ │ │ + ldmiblt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ vrshl.s8 d25, d6, d8 │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ - bl 0x1c3854 │ │ │ │ + vmls.f d18, d16, d0[1] │ │ │ │ + bl 0x1c3774 │ │ │ │ stmib sp, {r1, r7, r8, sl}^ │ │ │ │ stmdbge r4, {r2, ip, sp, lr} │ │ │ │ @ instruction: 0xf8d54630 │ │ │ │ strcs r2, [r2, #-1040] @ 0xfffffbf0 │ │ │ │ strcs r9, [r1, #-1290] @ 0xfffffaf6 │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ strls r5, [r8, #-1088] @ 0xfffffbc0 │ │ │ │ @ instruction: 0xf7fd9409 │ │ │ │ - @ instruction: 0xf7fffcfb │ │ │ │ - vst2.32 {d27,d29}, [pc :128], r0 │ │ │ │ + @ instruction: 0xf7fffcfd │ │ │ │ + vst2.32 {d27,d29}, [pc :128], r2 │ │ │ │ vsubl.s8 , d17, d4 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrthi pc, [pc], r1 @ │ │ │ │ strbhi pc, [lr], -r0, lsl #4 @ │ │ │ │ vsubl.s8 q9, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrbthi pc, [r5], r1 @ │ │ │ │ svccs 0x0010f1b3 │ │ │ │ ldrbhi pc, [r2], r1 @ │ │ │ │ svcpl 0x0080f1b3 │ │ │ │ - stmibge r8, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmibge sl, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x182c28 │ │ │ │ + b 0x182b48 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0031f80 │ │ │ │ addsmi r8, r3, #4980736 @ 0x4c0000 │ │ │ │ strhi pc, [r3, -r3] │ │ │ │ @ instruction: 0xf0042b00 │ │ │ │ strtmi r8, [r1], -sl, lsl #1 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfe4403fe │ │ │ │ + blx 0xfe44031e │ │ │ │ @ instruction: 0xf57f0322 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r5, r6, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r4, r5, r6, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ - @ instruction: 0xf7fffef5 │ │ │ │ - vst2.16 {d27,d29}, [pc :128], sl │ │ │ │ + @ instruction: 0xf7fffef7 │ │ │ │ + vst2.16 {d27,d29}, [pc :128], ip │ │ │ │ vrshr.s64 q11, q8, #63 │ │ │ │ addsmi r0, r3, #268435459 @ 0x10000003 │ │ │ │ addhi pc, r3, r2 │ │ │ │ ldrbhi pc, [r9, #-512]! @ 0xfffffe00 @ │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r1, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4. {d24-d27}, [pc :64], r6 │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #268435459 @ 0x10000003 │ │ │ │ adchi pc, r1, r2 │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r1, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - movwcs sl, #2379 @ 0x94b │ │ │ │ + movwcs sl, #2381 @ 0x94d │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ ldrmi r4, [sl], -r1, lsl #11 │ │ │ │ vhsub.s8 d25, d8, d9 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ strls r0, [r6, #-563] @ 0xfffffdcd │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ @ instruction: 0xf0053742 │ │ │ │ movwls r0, #34056 @ 0x8508 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf0062f78 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ vshl.s8 q8, q1, q4 │ │ │ │ - vorr.i32 d20, #256 @ 0x00000100 │ │ │ │ + vorr.i32 , #256 @ 0x00000100 │ │ │ │ teqmi lr, #1275068416 @ 0x4c000000 │ │ │ │ strls r4, [r4], -ip, lsr #6 │ │ │ │ @ instruction: 0xf7fd9405 │ │ │ │ - @ instruction: 0xf7fffb89 │ │ │ │ - @ instruction: 0xf5b7b924 │ │ │ │ + @ instruction: 0xf7fffb8b │ │ │ │ + @ instruction: 0xf5b7b926 │ │ │ │ @ instruction: 0xf0013f88 │ │ │ │ addsmi r8, pc, #-2147483593 @ 0x80000037 │ │ │ │ orrshi pc, r9, r1 │ │ │ │ svcne 0x0001f1b7 │ │ │ │ - ldmdbge r8, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge sl, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ - b 0x1829c0 │ │ │ │ + b 0x1828e0 │ │ │ │ @ instruction: 0xf0140201 │ │ │ │ @ instruction: 0xf0425780 │ │ │ │ @ instruction: 0xf5b285ef │ │ │ │ @ instruction: 0xf0031f78 │ │ │ │ addmi r8, sl, #244318208 @ 0xe900000 │ │ │ │ strthi pc, [r5], #3 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ ldrhi pc, [r6, r3] │ │ │ │ svcne 0x0050f5b2 │ │ │ │ strhi pc, [r1, r3] │ │ │ │ orrcs r2, r0, #0, 14 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ - b 0x1829c0 │ │ │ │ + b 0x1828e0 │ │ │ │ addmi r0, sl, #805306368 @ 0x30000000 │ │ │ │ subhi pc, pc, r4 │ │ │ │ svcne 0x0048f5b2 │ │ │ │ sbchi pc, r3, r4 │ │ │ │ @ instruction: 0xf003429a │ │ │ │ vqshl.s8 d24, d10, d24 │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d16, d0[1] │ │ │ │ @ instruction: 0x46210533 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfe8c051c │ │ │ │ + blx 0xfe6c043c │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x26c0f8d2 │ │ │ │ - @ instruction: 0xf99cf7fe │ │ │ │ - ldmlt r7, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf99ef7fe │ │ │ │ + ldmlt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svccc 0x0088f5b3 │ │ │ │ eorshi pc, pc, r1 │ │ │ │ addpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ eorcs r8, r0, #60293120 @ 0x3980000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - vst2. {d10-d11}, [r4], r5 │ │ │ │ + vst2. {d10-d11}, [r4], r7 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ vcgt.s8 q12, q4, │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d16, d0[1] │ │ │ │ stmdbeq r3!, {r0, r1, r4, r5, r8, sl} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ @ instruction: 0xf0030ce2 │ │ │ │ @ instruction: 0xf0020308 │ │ │ │ movwmi r0, #45576 @ 0xb208 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ andeq pc, pc, r4 │ │ │ │ @@ -116902,298 +116846,298 @@ │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ ldrtmi r9, [r0], -r6 │ │ │ │ stmdbge r4, {r0, r1, r2, r8, ip, pc} │ │ │ │ ldmdacs r0, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fe9309 │ │ │ │ - @ instruction: 0xf7fffd6d │ │ │ │ - @ instruction: 0xf5b3b898 │ │ │ │ + @ instruction: 0xf7fffd6f │ │ │ │ + @ instruction: 0xf5b3b89a │ │ │ │ @ instruction: 0xf0013f88 │ │ │ │ addsmi r8, r3, #1073741874 @ 0x40000032 │ │ │ │ sbcshi pc, r6, r1 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ - stmge sl, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmge ip, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf10300e7 │ │ │ │ @ instruction: 0xf0048180 │ │ │ │ - blcs 0x403220 │ │ │ │ + blcs 0x403140 │ │ │ │ strbhi pc, [ip, -r2] @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9509 │ │ │ │ - ldcvs 8, cr15, [r3, #-172]! @ 0xffffff54 │ │ │ │ + ldcvs 8, cr15, [r3, #-412]! @ 0xfffffe64 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - mrrcvs 8, 7, sl, fp, cr7 │ │ │ │ + mrrcvs 8, 7, sl, fp, cr9 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - ldmdage r2!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x269220 │ │ │ │ - stmdage lr!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r4!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x269140 │ │ │ │ + ldmdage r0!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vpmax.s8 d25, d8, d7 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x153ee4 │ │ │ │ + bl 0x153e04 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fc2ad0 │ │ │ │ - @ instruction: 0xf7fffe83 │ │ │ │ - ldcvs 8, cr11, [r3, #-384]! @ 0xfffffe80 │ │ │ │ + @ instruction: 0xf7fffe85 │ │ │ │ + ldcvs 8, cr11, [r3, #-392]! @ 0xfffffe78 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - mrrcvs 8, 5, sl, fp, cr9 │ │ │ │ + mrrcvs 8, 5, sl, fp, cr11 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmdage r4, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + ldmdage r6, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf7fe2570 │ │ │ │ - @ instruction: 0xf7fff90b │ │ │ │ - ldcvs 8, cr11, [r3, #-280]! @ 0xfffffee8 │ │ │ │ + @ instruction: 0xf7fff90d │ │ │ │ + ldcvs 8, cr11, [r3, #-288]! @ 0xfffffee0 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - mrrcvs 8, 3, sl, fp, cr15 │ │ │ │ + mrrcvs 8, 4, sl, fp, cr1 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmdage sl!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + ldmdage ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf7fe2560 │ │ │ │ - @ instruction: 0xf7fff8f1 │ │ │ │ - vmlal.u8 , d4, d28 │ │ │ │ + @ instruction: 0xf7fff8f3 │ │ │ │ + vmlal.u8 , d4, d30 │ │ │ │ movwls r5, #29888 @ 0x74c0 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ vcgt.s8 d20, d8, d8 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ - bl 0x14337c │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ + bl 0x14329c │ │ │ │ stmib sp, {r0, r2, r7, r8, r9}^ │ │ │ │ ldrtmi r7, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf8cda904 │ │ │ │ @ instruction: 0xf8d3c018 │ │ │ │ movwcs r2, #9280 @ 0x2440 │ │ │ │ @ instruction: 0xf7fd930a │ │ │ │ - @ instruction: 0xf7fffb6d │ │ │ │ - vmov.i16 d27, #194 @ 0x00c2 │ │ │ │ + @ instruction: 0xf7fffb6f │ │ │ │ + vmov.i16 d27, #196 @ 0x00c4 │ │ │ │ stmib sp, {r6, r7, sl, ip, lr}^ │ │ │ │ vshl.s8 d19, d7, d8 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ - bl 0x1433ac │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ + bl 0x1432cc │ │ │ │ stmib sp, {r0, r2, r7, r8, r9}^ │ │ │ │ ldrtmi r7, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf8cda904 │ │ │ │ @ instruction: 0xf8d3c018 │ │ │ │ movwcs r2, #5176 @ 0x1438 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - blx 0x15c06f2 │ │ │ │ - svclt 0x00f9f7fe │ │ │ │ + blx 0x1640612 │ │ │ │ + svclt 0x00fbf7fe │ │ │ │ svcvs 0x0030f5b5 │ │ │ │ cmpphi r5, #1 @ p-variant is OBSOLETE │ │ │ │ rscshi pc, sp, #268435456 @ 0x10000000 │ │ │ │ svcvs 0x00e0f5b5 │ │ │ │ msrhi SPSR_sx, #1 │ │ │ │ svcvs 0x0000f5b5 │ │ │ │ - svcge 0x00eaf47e │ │ │ │ + svcge 0x00ecf47e │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - bls 0x280db0 │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + bls 0x280cb0 │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - orrvc pc, r1, #74448896 @ 0x4700000 │ │ │ │ + bicvs pc, r1, #74448896 @ 0x4700000 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stccs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ - @ instruction: 0xf896f7fe │ │ │ │ - svclt 0x00d1f7fe │ │ │ │ + @ instruction: 0xf898f7fe │ │ │ │ + svclt 0x00d3f7fe │ │ │ │ sbcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vand d8, d0, d9 │ │ │ │ vst1.8 {d24-d26}, [pc], r7 │ │ │ │ vmlal.s , d1, d0[4] │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ eorshi pc, lr, r2 │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4.8 {d24-d27}, [pc], r9 │ │ │ │ vmlal.s , d1, d0[0] │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - svcge 0x00b2f47e │ │ │ │ + svcge 0x00b4f47e │ │ │ │ stcleq 5, cr9, [r5], #28 │ │ │ │ ldrtmi r0, [r0], -r2, lsr #17 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ @ instruction: 0xf0024335 │ │ │ │ strls r0, [r4, #-520] @ 0xfffffdf8 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ movwcs r4, #810 @ 0x32a │ │ │ │ stmdbge r4, {r0, r2, r9, ip, pc} │ │ │ │ vsubl.u8 q9, d4, d2 │ │ │ │ stmib sp, {r0, r7, sl, lr}^ │ │ │ │ strls r3, [r6], #-776 @ 0xfffffcf8 │ │ │ │ - blx 0x1dc07b4 │ │ │ │ - svclt 0x0097f7fe │ │ │ │ + blx 0x1e406d4 │ │ │ │ + svclt 0x0099f7fe │ │ │ │ teqpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ vqshl.s8 d8, d7, d1 │ │ │ │ vst1.64 {d24-d27}, [pc], r2 │ │ │ │ vqdmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ bichi pc, r9, #1 │ │ │ │ movwvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47e429d │ │ │ │ - qsub16mi sl, r1, pc @ │ │ │ │ + strtmi sl, [r1], -r1, lsl #31 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf936f7fc │ │ │ │ + @ instruction: 0xf92ef7fc │ │ │ │ vpmax.s8 d25, d8, d7 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x1540d0 │ │ │ │ + bl 0x153ff0 │ │ │ │ vhsub.s8 d16, d24, d2 │ │ │ │ - vrsra.s64 d17, d1, #64 │ │ │ │ + vrsra.s64 q8, , #64 │ │ │ │ @ instruction: 0xf8d20313 │ │ │ │ @ instruction: 0xf7fe2dd8 │ │ │ │ - @ instruction: 0xf7fef82b │ │ │ │ - @ instruction: 0xf44fbf66 │ │ │ │ + @ instruction: 0xf7fef82d │ │ │ │ + @ instruction: 0xf44fbf68 │ │ │ │ vorr.i32 q11, #4096 @ 0x00001000 │ │ │ │ addsmi r0, pc, #0, 6 │ │ │ │ movshi pc, r1 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429f │ │ │ │ vst4.32 {d24,d26,d28,d30}, [pc], r3 │ │ │ │ vqdmlal.s q11, d17, d0[0] │ │ │ │ addsmi r0, pc, #0, 6 │ │ │ │ - svcge 0x0050f47e │ │ │ │ + svcge 0x0052f47e │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - bls 0x280c7c │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + bls 0x280b7c │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - tstpcc r5, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + cmppcs r5, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrcs 8, 6, pc, cr8, cr2, {6} @ │ │ │ │ - @ instruction: 0xfffcf7fd │ │ │ │ - svclt 0x0037f7fe │ │ │ │ + @ instruction: 0xfffef7fd │ │ │ │ + svclt 0x0039f7fe │ │ │ │ svcvs 0x0010f5b7 │ │ │ │ bichi pc, pc, r1 │ │ │ │ svcvs 0x0040f5b7 │ │ │ │ @ instruction: 0x81a5f001 │ │ │ │ svcvs 0x00c0f5b7 │ │ │ │ - svcge 0x002af47e │ │ │ │ + svcge 0x002cf47e │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - bls 0x280c30 │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + bls 0x280b30 │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - mvncs pc, #72, 4 @ 0x80000004 │ │ │ │ + msrcs CPSR_fsc, #72, 4 @ 0x80000004 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrcs 8, 2, pc, cr8, cr2, {6} @ │ │ │ │ - @ instruction: 0xffd6f7fd │ │ │ │ - svclt 0x0011f7fe │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + @ instruction: 0xffd8f7fd │ │ │ │ + svclt 0x0013f7fe │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r5, #3072 @ 0xc00 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ str lr, [r8, -sp, asr #19] │ │ │ │ ldrtcs pc, [r8], #-2259 @ 0xfffff72d @ │ │ │ │ movwls r2, #41729 @ 0xa301 │ │ │ │ @ instruction: 0xf7fd9307 │ │ │ │ - @ instruction: 0xf7fefa59 │ │ │ │ - @ instruction: 0x4621befe │ │ │ │ + @ instruction: 0xf7fefa5b │ │ │ │ + strtmi fp, [r1], -r0, lsl #30 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - bls 0x282304 │ │ │ │ + bls 0x282314 │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r0], #2817 @ 0xb01 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ addcs pc, r0, #13828096 @ 0xd30000 │ │ │ │ - @ instruction: 0xf874f7fe │ │ │ │ - mcrlt 7, 7, pc, cr5, cr14, {7} @ │ │ │ │ + @ instruction: 0xf876f7fe │ │ │ │ + mcrlt 7, 7, pc, cr7, cr14, {7} @ │ │ │ │ mvnsvc pc, #4, 8 @ 0x4000000 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr14, cr14, {3} │ │ │ │ - blvs 0xfe71de04 │ │ │ │ + mcrge 4, 7, pc, cr0, cr14, {3} @ │ │ │ │ + blvs 0xfe71dd24 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr8, cr14, {1} │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr10, cr14, {1} │ │ │ │ stceq 12, cr6, [r2], #-364 @ 0xfffffe94 │ │ │ │ andeq pc, sp, #2 │ │ │ │ @ instruction: 0xf4030ce5 │ │ │ │ @ instruction: 0xf0046370 │ │ │ │ - bcs 0x3c4990 │ │ │ │ - blcs 0xb25b8 │ │ │ │ + bcs 0x3c48b0 │ │ │ │ + blcs 0xb24d8 │ │ │ │ andeq pc, sp, #4 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - bcs 0x3cb564 │ │ │ │ + bcs 0x3cb484 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ @ instruction: 0xf0050301 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ - vmlal.u , d4, d2[0] │ │ │ │ - tstmi r5, #786432 @ 0xc0000 │ │ │ │ - svclt 0x000845b8 │ │ │ │ - movweq pc, #4163 @ 0x1043 @ │ │ │ │ + vabdl.u8 q10, d4, d3 │ │ │ │ + ldrmi r3, [r8, #578]! @ 0x242 │ │ │ │ + @ instruction: 0xf043bf08 │ │ │ │ + tstmi r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ - stccs 14, cr10, [r7, #-724] @ 0xfffffd2c │ │ │ │ - mrcge 6, 5, APSR_nzcv, cr2, cr14, {1} │ │ │ │ + stccs 14, cr10, [r7, #-732] @ 0xfffffd24 │ │ │ │ + mrcge 6, 5, APSR_nzcv, cr4, cr14, {1} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x001af43e │ │ │ │ @ instruction: 0xf0174630 │ │ │ │ - stmdacs r0, {r0, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0014f43e │ │ │ │ strne pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ movwcs r0, #8301 @ 0x206d │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0184630 │ │ │ │ - stmdacs r0, {r0, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ cmnphi r1, r4 @ p-variant is OBSOLETE │ │ │ │ movwcs r3, #9473 @ 0x2501 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0184630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr11, cr14, {3} │ │ │ │ - @ instruction: 0xffb0f09f │ │ │ │ + @ instruction: 0xffc0f09f │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ movwcs r4, #9732 @ 0x2604 │ │ │ │ - cdp2 7, 1, cr15, cr10, cr12, {7} │ │ │ │ + cdp2 7, 5, cr15, cr8, cr12, {7} │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7d94630 │ │ │ │ - @ instruction: 0xf7fefd05 │ │ │ │ + @ instruction: 0xf7fefd4d │ │ │ │ strtmi fp, [r1], -ip, ror #29 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - ldmib sp, {r0, r2, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r3, sl, #4, 4 @ 0x40000000 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr8, cr14, {1} │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr10, cr14, {1} │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0xe922c │ │ │ │ + bl 0xe914c │ │ │ │ stmdbge r4, {r7, sl} │ │ │ │ - bl 0x1142d8 │ │ │ │ - bl 0x14342c │ │ │ │ + bl 0x1141f8 │ │ │ │ + bl 0x14334c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fd2300 │ │ │ │ - @ instruction: 0xf7fefff3 │ │ │ │ - @ instruction: 0xf44fbe64 │ │ │ │ + @ instruction: 0xf7fefff5 │ │ │ │ + @ instruction: 0xf44fbe66 │ │ │ │ vmlal.s q11, d1, d0[0] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrbthi pc, [r8], #2 @ │ │ │ │ tstphi r1, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ @@ -117201,99 +117145,99 @@ │ │ │ │ vst3.32 {d24-d26}, [pc :64], lr │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrbhi pc, [r0, #-2]! @ │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - strtmi sl, [r1], -r3, asr #28 │ │ │ │ + strtmi sl, [r1], -r5, asr #28 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf8b0f7fc │ │ │ │ + @ instruction: 0xf8b2f7fc │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 0, pc, cr0, cr13, {7} @ │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr7, cr14, {7} │ │ │ │ + mcr2 7, 0, pc, cr2, cr13, {7} @ │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr9, cr14, {7} │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strcs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [r6], {254} @ 0xfe │ │ │ │ - mcrlt 7, 1, pc, cr11, cr14, {7} @ │ │ │ │ + stc2 7, cr15, [r8], {254} @ 0xfe │ │ │ │ + mcrlt 7, 1, pc, cr13, cr14, {7} @ │ │ │ │ orrpl pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #8896 @ 0x22c0 @ │ │ │ │ @ instruction: 0xf47e421c │ │ │ │ - @ instruction: 0xf404ae23 │ │ │ │ + @ instruction: 0xf404ae25 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ vst1.32 {d8-d10}, [r4 :256] │ │ │ │ @ instruction: 0xf5b32340 │ │ │ │ @ instruction: 0xf47e2f00 │ │ │ │ - vmov.i8 d26, #199 @ 0xc7 │ │ │ │ + vmov.i8 d26, #201 @ 0xc9 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ strls r1, [r9, #-576] @ 0xfffffdc0 │ │ │ │ strpl pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ - bl 0x103bec │ │ │ │ + bl 0x103b0c │ │ │ │ subseq r0, fp, r5, asr #4 │ │ │ │ stmib sp, {r1, r2, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7fe2307 │ │ │ │ - @ instruction: 0xf7fef969 │ │ │ │ - @ instruction: 0xf004bdfe │ │ │ │ + @ instruction: 0xf7fef96b │ │ │ │ + @ instruction: 0xf004be00 │ │ │ │ @ instruction: 0xf1b35382 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ vqadd.s8 q4, , q12 │ │ │ │ - blcs 0xa36c4 │ │ │ │ + blcs 0xa35e4 │ │ │ │ @ instruction: 0x81b5f002 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - stclge 4, cr15, [ip, #504]! @ 0x1f8 │ │ │ │ + stclge 4, cr15, [lr, #504]! @ 0x1f8 │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x167348 │ │ │ │ + bl 0x167268 │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ andls r1, r9, #64, 4 │ │ │ │ strls sl, [r5, #-2308] @ 0xfffff6fc │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf3c42b60 │ │ │ │ @ instruction: 0xf3c43342 │ │ │ │ subseq r4, fp, r2, asr #10 │ │ │ │ stmdbeq r3!, {r2, r8, r9, ip, pc} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3406 │ │ │ │ - @ instruction: 0xf7fefdf1 │ │ │ │ - stmdbge r4, {r1, r3, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefdf3 │ │ │ │ + stmdbge r4, {r2, r3, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ stmib sp, {r2, r9, ip, pc}^ │ │ │ │ stmib sp, {r0, r2, r8, r9, lr}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - blx 0xfe6c0b6e │ │ │ │ - ldclt 7, cr15, [sp, #1016]! @ 0x3f8 │ │ │ │ + blx 0xfe740a8e │ │ │ │ + ldclt 7, cr15, [pc, #1016]! @ 0x82e90 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ ldceq 2, cr15, [r0], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf47e4563 │ │ │ │ - stmdbcs r4, {r0, r2, r4, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ - ldcge 6, cr15, [r2, #248]! @ 0xf8 │ │ │ │ - bl 0x1a7ba8 │ │ │ │ - andls r0, r7, #-2113929216 @ 0x82000000 │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ - eorseq pc, r3, #192, 4 │ │ │ │ + stmdbcs r4, {r0, r1, r2, r4, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ + ldcge 6, cr15, [r4, #248]! @ 0xf8 │ │ │ │ + bl 0x1272c8 │ │ │ │ + strls r0, [r7], #-644 @ 0xfffffd7c │ │ │ │ + strbcs pc, [r4], #584 @ 0x248 @ │ │ │ │ + ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strne lr, [r4, -sp, asr #19] │ │ │ │ - addeq lr, r4, #2048 @ 0x800 │ │ │ │ + streq lr, [r2], #2820 @ 0xb04 │ │ │ │ stmdbge r4, {r3, ip, pc} │ │ │ │ movtcs r4, #1584 @ 0x630 │ │ │ │ - @ instruction: 0xf8d29509 │ │ │ │ + @ instruction: 0xf8d49509 │ │ │ │ @ instruction: 0xf7fc2510 │ │ │ │ - @ instruction: 0xf7fefcf3 │ │ │ │ - @ instruction: 0xf640bd9c │ │ │ │ + @ instruction: 0xf7fefcf5 │ │ │ │ + @ instruction: 0xf640bd9e │ │ │ │ vsubw.s8 , , d1 │ │ │ │ eormi r0, r3, r0, lsl #6 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :64], r6 │ │ │ │ vsubl.s8 , d1, d0 │ │ │ │ @@ -117301,602 +117245,602 @@ │ │ │ │ subshi pc, lr, #268435456 @ 0x10000000 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ orrshi pc, r6, r3 │ │ │ │ @ instruction: 0x81a7f202 │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ @ instruction: 0xf5b38178 │ │ │ │ @ instruction: 0xf47e7f00 │ │ │ │ - @ instruction: 0x4621ad7b │ │ │ │ + @ instruction: 0x4621ad7d │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ @ instruction: 0xff90f7fb │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r6], #-1012 @ 0xfffffc0c │ │ │ │ - stcllt 7, cr15, [pc, #-1016]! @ 0x8281c │ │ │ │ + ldc2l 7, cr15, [r8], #-1012 @ 0xfffffc0c │ │ │ │ + ldcllt 7, cr15, [r1, #-1016]! @ 0xfffffc08 │ │ │ │ andvc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ vaddw.s8 , , d0 │ │ │ │ addmi r0, sl, #0, 2 │ │ │ │ msrhi SPSR_f, r3 │ │ │ │ cmpphi lr, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ teqphi r0, r3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x81b3f202 │ │ │ │ @ instruction: 0xf0032a00 │ │ │ │ @ instruction: 0xf5b280cd │ │ │ │ @ instruction: 0xf47e7f00 │ │ │ │ - @ instruction: 0x4621ad53 │ │ │ │ + @ instruction: 0x4621ad55 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff4cf7fb │ │ │ │ + @ instruction: 0xff48f7fb │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcrr2 7, 15, pc, lr, cr13 @ │ │ │ │ - stcllt 7, cr15, [r7, #-1016] @ 0xfffffc08 │ │ │ │ + mrrc2 7, 15, pc, r0, cr13 @ │ │ │ │ + stcllt 7, cr15, [r9, #-1016] @ 0xfffffc08 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ setend le │ │ │ │ @ instruction: 0xf5b28365 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ addsmi r8, sl, #830472192 @ 0x31800000 │ │ │ │ ldrhi pc, [r7, #-1]! │ │ │ │ strpl pc, [r0, #1044] @ 0x414 │ │ │ │ strbhi pc, [lr, #-65] @ 0xffffffbf @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdals r7, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2890 │ │ │ │ - @ instruction: 0xf7fefde1 │ │ │ │ - @ instruction: 0xf5b3bd1c │ │ │ │ + @ instruction: 0xf7fefde3 │ │ │ │ + @ instruction: 0xf5b3bd1e │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ strtmi r8, [r1], -ip, lsl #7 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - ldcvs 12, cr15, [r3, #-236]! @ 0xffffff14 │ │ │ │ + ldcvs 12, cr15, [r3, #-492]! @ 0xfffffe14 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - mrrcvs 13, 0, sl, fp, cr13 │ │ │ │ + mrrcvs 13, 0, sl, fp, cr15 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - stcge 4, cr15, [r8, #-248] @ 0xffffff08 │ │ │ │ + stcge 4, cr15, [sl, #-248] @ 0xffffff08 │ │ │ │ vmla.i8 d25, d8, d6 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ - bls 0x2c39b8 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ + bls 0x2c38d8 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ - bl 0x169110 │ │ │ │ + bl 0x169030 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ - blls 0x28dafc │ │ │ │ + blls 0x28da1c │ │ │ │ stmdbcs r7, {r0, r3, r4, r8, r9, lr} │ │ │ │ - ldclge 7, cr15, [r6], #248 @ 0xf8 │ │ │ │ + ldclge 7, cr15, [r8], #248 @ 0xf8 │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ - stmdbge r4, {r0, r1, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - @ instruction: 0xf7fefb8d │ │ │ │ - mvneq fp, #60928 @ 0xee00 │ │ │ │ - stclge 5, cr15, [sl], #248 @ 0xf8 │ │ │ │ + @ instruction: 0xf7fefb8f │ │ │ │ + mvneq fp, #240, 24 @ 0xf000 │ │ │ │ + stclge 5, cr15, [ip], #248 @ 0xf8 │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00e0f5b3 │ │ │ │ eorshi pc, ip, #2 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xff9c0d1e │ │ │ │ - blvs 0xfe71e200 │ │ │ │ + stc2 7, cr15, [r4], #-1004 @ 0xfffffc14 │ │ │ │ + blvs 0xfe71e120 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldclge 4, cr15, [sl], {62} @ 0x3e │ │ │ │ + ldclge 4, cr15, [ip], {62} @ 0x3e │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - bls 0x2ee09c │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + bls 0x2edfc4 │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x169170 │ │ │ │ + bl 0x169090 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ - blls 0x28dd5c │ │ │ │ + blls 0x28dc7c │ │ │ │ stmdbcs r7, {r0, r3, r4, r8, r9, lr} │ │ │ │ - stclge 7, cr15, [r6], {62} @ 0x3e │ │ │ │ + stclge 7, cr15, [r8], {62} @ 0x3e │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ - stmdbge r4, {r0, r1, r6, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r6, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - @ instruction: 0xf7fefb5d │ │ │ │ - @ instruction: 0xf404bcbe │ │ │ │ + @ instruction: 0xf7fefb5f │ │ │ │ + @ instruction: 0xf404bcc0 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ @ instruction: 0x46218357 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - fldmdbxvs r3!, {d15-d123} @ Deprecated │ │ │ │ + ldcvs 12, cr15, [r3, #-108]! @ 0xffffff94 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - mrrcvs 12, 10, sl, fp, cr13 │ │ │ │ + mrrcvs 12, 10, sl, fp, cr15 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - stcge 4, cr15, [r8], #248 @ 0xf8 │ │ │ │ + stcge 4, cr15, [sl], #248 @ 0xf8 │ │ │ │ vmla.i8 d25, d8, d6 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ - bls 0x2c3a78 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ + bls 0x2c3998 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ - bl 0x1691d0 │ │ │ │ + bl 0x1690f0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ - blls 0x28dd3c │ │ │ │ + blls 0x28dc5c │ │ │ │ stmdbcs r7, {r0, r3, r4, r8, r9, lr} │ │ │ │ - ldcge 7, cr15, [r6], {62} @ 0x3e │ │ │ │ + ldcge 7, cr15, [r8], {62} @ 0x3e │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ - stmdbge r4, {r0, r1, r4, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - @ instruction: 0xf7fefb2d │ │ │ │ - strbteq fp, [r7], #3214 @ 0xc8e │ │ │ │ + @ instruction: 0xf7fefb2f │ │ │ │ + strbteq fp, [r7], #3216 @ 0xc90 │ │ │ │ cmpphi r5, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf57e00e5 │ │ │ │ - @ instruction: 0xf404ac87 │ │ │ │ + @ instruction: 0xf404ac89 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ movwcs r8, #929 @ 0x3a1 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ @ instruction: 0xf1020624 │ │ │ │ @ instruction: 0xf7fb838e │ │ │ │ - bls 0x2421f8 │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + bls 0x242118 │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - stc2l 7, cr15, [r8, #1008]! @ 0x3f0 │ │ │ │ - stcllt 7, cr15, [r9], #-1016 @ 0xfffffc08 │ │ │ │ + stc2l 7, cr15, [sl, #1008]! @ 0x3f0 │ │ │ │ + stcllt 7, cr15, [fp], #-1016 @ 0xfffffc08 │ │ │ │ orrpl pc, r4, #4, 8 @ 0x4000000 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ addshi pc, ip, r2 │ │ │ │ strbhi pc, [r3, #-513] @ 0xfffffdff @ │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ vst4. {d8-d11}, [r4], fp │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ rsceq r8, r1, r2, ror r4 │ │ │ │ - mrrcge 5, 7, pc, r4, cr14 @ │ │ │ │ + mrrcge 5, 7, pc, r6, cr14 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x2421a4 │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + bls 0x2420c4 │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - ldc2 7, cr15, [lr, #1008]! @ 0x3f0 │ │ │ │ - ldclt 7, cr15, [pc], #-1016 @ 0x82a7c │ │ │ │ + stc2l 7, cr15, [r0, #1008] @ 0x3f0 │ │ │ │ + mcrrlt 7, 15, pc, r1, cr14 @ │ │ │ │ adcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst3. {d24-d26}, [pc :256], r6 │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ strbhi pc, [ip], #1 @ │ │ │ │ addsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - strls sl, [r7, #-3113] @ 0xfffff3d7 │ │ │ │ + strls sl, [r7, #-3115] @ 0xfffff3d5 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r6, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - mcr2 7, 3, pc, cr12, cr12, {7} @ │ │ │ │ - stclt 7, cr15, [r7], {254} @ 0xfe │ │ │ │ + mcr2 7, 3, pc, cr14, cr12, {7} @ │ │ │ │ + stclt 7, cr15, [r9], {254} @ 0xfe │ │ │ │ svcvs 0x0080f5b5 │ │ │ │ ldrhi pc, [r1, r0] │ │ │ │ svcvs 0x00a0f5b5 │ │ │ │ - blge 0x400ec │ │ │ │ + stcge 4, cr15, [r0], {126} @ 0x7e │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdals r7, {r0, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2cf8 │ │ │ │ - @ instruction: 0xf7fefcad │ │ │ │ - @ instruction: 0xf44fbbe8 │ │ │ │ + @ instruction: 0xf7fefcaf │ │ │ │ + @ instruction: 0xf44fbbea │ │ │ │ vrshr.s64 d22, d0, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ @ instruction: 0x83b3f001 │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r2, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst2.16 {d24-d27}, [pc :256], lr │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - blge 0xff540144 │ │ │ │ - blvs 0xfe71e41c │ │ │ │ + blge 0xff5c0064 │ │ │ │ + blvs 0xfe71e33c │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0xff3c0050 │ │ │ │ + blge 0xff43ff70 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - strls sl, [r7, #-3015] @ 0xfffff439 │ │ │ │ + strls sl, [r7, #-3017] @ 0xfffff437 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r4, r5, r7, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - mcr2 7, 0, pc, cr10, cr12, {7} @ │ │ │ │ - bllt 0xfea00fa0 │ │ │ │ + mcr2 7, 0, pc, cr12, cr12, {7} @ │ │ │ │ + bllt 0xfea80ec0 │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst3. {d24,d26,d28}, [pc], lr │ │ │ │ vsubl.s8 , d1, d0 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ strhi pc, [fp, #1]! │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - strls sl, [r7, #-2959] @ 0xfffff471 │ │ │ │ + strls sl, [r7, #-2961] @ 0xfffff46f │ │ │ │ stmiaeq r2!, {r0, r2, r5, r6, r7, sl, fp} │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ movwcs r3, #1602 @ 0x642 │ │ │ │ @ instruction: 0xf0024335 │ │ │ │ strls r0, [r4, #-520] @ 0xfffffdf8 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432aa904 │ │ │ │ ldrmi r9, [sl], -r5, lsl #4 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7fc9406 │ │ │ │ - @ instruction: 0xf7fefe51 │ │ │ │ - stmib sp, {r2, r4, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fefe53 │ │ │ │ + stmib sp, {r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ vhsub.s8 d19, d8, d4 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ tstls r6, r3, lsr r2 │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8d2c707 │ │ │ │ strls r2, [r9, #-1424] @ 0xfffffa70 │ │ │ │ - blx 0xec1022 │ │ │ │ - bllt 0x188102c │ │ │ │ + blx 0xf40f42 │ │ │ │ + bllt 0x1900f4c │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x12d454 │ │ │ │ + bl 0x12d374 │ │ │ │ ldrtmi r0, [r0], -r7, lsl #5 │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ stmib sp, {r3, r4, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8d27c07 │ │ │ │ strls r2, [r9, #-1408] @ 0xfffffa80 │ │ │ │ - blx 0x94104e │ │ │ │ - bllt 0x1301058 │ │ │ │ + blx 0x9c0f6e │ │ │ │ + bllt 0x1380f78 │ │ │ │ svcpl 0x0081f1b3 │ │ │ │ teqphi r5, r1 @ p-variant is OBSOLETE │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eoreq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - movwcs sl, #6973 @ 0x1b3d │ │ │ │ + movwcs sl, #6975 @ 0x1b3f │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x9310c │ │ │ │ + blcs 0x9302c │ │ │ │ ldrhi pc, [r0, #2]! │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - blge 0xd40284 │ │ │ │ + blge 0xdc01a4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ - @ instruction: 0xf7fef9e9 │ │ │ │ - @ instruction: 0xf5b3bb26 │ │ │ │ + @ instruction: 0xf7fef9eb │ │ │ │ + @ instruction: 0xf5b3bb28 │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ addcs r8, r0, #196 @ 0xc4 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - ssateq sl, #6, fp, lsl #22 │ │ │ │ - blge 0x6c05b8 │ │ │ │ - blvs 0xfe71e590 │ │ │ │ + ssateq sl, #6, sp, lsl #22 │ │ │ │ + blge 0x7404d8 │ │ │ │ + blvs 0xfe71e4b0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x5401c4 │ │ │ │ + blge 0x5c00e4 │ │ │ │ stcleq 12, cr6, [r5], #364 @ 0x16c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf4134315 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - vstrcs d10, [r7, #-28] @ 0xffffffe4 │ │ │ │ - blge 0x1c09e0 │ │ │ │ + vstrcs d10, [r7, #-36] @ 0xffffffdc │ │ │ │ + blge 0x240900 │ │ │ │ movweq pc, #53252 @ 0xd004 @ │ │ │ │ @ instruction: 0xf43e2b0d │ │ │ │ - @ instruction: 0x4630aaff │ │ │ │ - @ instruction: 0xf964f7fe │ │ │ │ + ldrtmi sl, [r0], -r1, lsl #22 │ │ │ │ + @ instruction: 0xf966f7fe │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ ldrtmi sl, [r0], -r7, ror #22 │ │ │ │ - blx 0x1c3f162 │ │ │ │ + blx 0xfe2bf082 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf004ab61 │ │ │ │ strtmi r0, [r8], -pc, lsl #16 │ │ │ │ - stc2 7, cr15, [ip], #948 @ 0x3b4 │ │ │ │ + stc2l 7, cr15, [ip], #948 @ 0x3b4 │ │ │ │ @ instruction: 0xf09f4607 │ │ │ │ - strbmi pc, [r2], -sp, lsl #24 @ │ │ │ │ + @ instruction: 0x4642fc1d │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7d94630 │ │ │ │ - @ instruction: 0xf646f8b5 │ │ │ │ + @ instruction: 0xf646f8fd │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ vrsra.u64 d18, d5, #60 │ │ │ │ ldmdavs ip, {r2, lr} │ │ │ │ - @ instruction: 0xf8b8f0a0 │ │ │ │ + @ instruction: 0xf8c8f0a0 │ │ │ │ vnmla.f32 s8, s27, s26 │ │ │ │ @ instruction: 0xf6433f70 │ │ │ │ vsra.s64 d21, d16, #64 │ │ │ │ ldrbtmi r0, [sl], #-402 @ 0xfffffe6e │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ ldrmi r1, [r0], #-2323 @ 0xfffff6ed │ │ │ │ andls r4, r2, r7, lsl r4 │ │ │ │ strls r4, [r0, -sl, lsr #8] │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - blx 0x1cbf3e2 │ │ │ │ + blx 0xfe0bf302 │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7d94630 │ │ │ │ - svcvs 0x00b3f945 │ │ │ │ + svcvs 0x00b3f98d │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ svcne 0x005cab2d │ │ │ │ cmnmi r3, r3, ror #4 │ │ │ │ @ instruction: 0xf7fe67b3 │ │ │ │ stmdbcs r6, {r0, r1, r2, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ - bge 0xfee40a7c │ │ │ │ - bl 0x1a81a0 │ │ │ │ - andls r0, r7, #-2113929216 @ 0x82000000 │ │ │ │ - andls r2, r9, #0, 4 │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ - eorseq pc, r3, #192, 4 │ │ │ │ + bge 0xfeec099c │ │ │ │ + bl 0x1278c0 │ │ │ │ + strls r0, [r7], #-644 @ 0xfffffd7c │ │ │ │ + strls r2, [r9], #-1024 @ 0xfffffc00 │ │ │ │ + strbcs pc, [r4], #584 @ 0x248 @ │ │ │ │ + ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strne lr, [r4, -sp, asr #19] │ │ │ │ - addeq lr, r4, #2048 @ 0x800 │ │ │ │ + streq lr, [r2], #2820 @ 0xb04 │ │ │ │ stmdbge r4, {r3, ip, pc} │ │ │ │ @ instruction: 0x23204630 │ │ │ │ - ldrbcs pc, [r0], #2258 @ 0x8d2 @ │ │ │ │ - @ instruction: 0xf9f6f7fc │ │ │ │ - blt 0xfe8811ac │ │ │ │ + ldrbcs pc, [r0], #2260 @ 0x8d4 @ │ │ │ │ + @ instruction: 0xf9f8f7fc │ │ │ │ + blt 0xfe9010cc │ │ │ │ @ instruction: 0xf63e2906 │ │ │ │ - strls sl, [r6], #-2715 @ 0xfffff565 │ │ │ │ - streq lr, [r2], #2820 @ 0xb04 │ │ │ │ - vhsub.s8 d25, d8, d7 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ - stmib sp, {r0, r1, r4, r5, r9}^ │ │ │ │ - bl 0x108de0 │ │ │ │ - andls r0, r8, r4, lsl #5 │ │ │ │ + andls sl, r6, #643072 @ 0x9d000 │ │ │ │ + addeq lr, r4, #2048 @ 0x800 │ │ │ │ + vshl.s8 d25, d7, d8 │ │ │ │ + vmls.i d18, d16, d0[1] │ │ │ │ + stmib sp, {r0, r1, r4, r5, sl}^ │ │ │ │ + bl 0x188d00 │ │ │ │ + andls r0, r8, r2, lsl #9 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strls r2, [r9, #-800] @ 0xfffffce0 │ │ │ │ - ldrbcs pc, [r0], #-2258 @ 0xfffff72e @ │ │ │ │ - @ instruction: 0xf9dcf7fc │ │ │ │ - blt 0xfe2011e0 │ │ │ │ + ldrbcs pc, [r0], #-2260 @ 0xfffff72c @ │ │ │ │ + @ instruction: 0xf9def7fc │ │ │ │ + blt 0xfe281100 │ │ │ │ svcpl 0x0081f5b3 │ │ │ │ - bge 0xfe0c03e8 │ │ │ │ + bge 0xfe140308 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ @ instruction: 0xf0034142 │ │ │ │ stcleq 3, cr0, [r2], #32 │ │ │ │ @ instruction: 0xf002430b │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ vrhadd.s8 , q4, q1 │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d16, d0[1] │ │ │ │ movwmi r0, #42291 @ 0xa533 │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ andeq pc, pc, r4 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - bl 0x1c363c │ │ │ │ + bl 0x1c355c │ │ │ │ stmib sp, {r0, r7, r8}^ │ │ │ │ rsceq r3, r0, r8, lsl #6 │ │ │ │ strhi pc, [r5, #-257]! @ 0xfffffeff │ │ │ │ - bcs 0x18c1578 │ │ │ │ + bcs 0x18c1498 │ │ │ │ stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff2ef7fd │ │ │ │ + @ instruction: 0xff30f7fd │ │ │ │ @ instruction: 0xf47e2800 │ │ │ │ vst1.64 {d10-d11}, [r4], r5 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf47e1f40 │ │ │ │ - @ instruction: 0x4621aa51 │ │ │ │ + @ instruction: 0x4621aa53 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x24124a │ │ │ │ - bl 0x1cbe64 │ │ │ │ + blx 0x24116a │ │ │ │ + bl 0x1cbd84 │ │ │ │ stmdbge r4, {r0, r1, r7, r8, sl} │ │ │ │ movwls r4, #30256 @ 0x7630 │ │ │ │ - bcs 0xfe0c15c0 │ │ │ │ - @ instruction: 0xff14f7fd │ │ │ │ - blt 0x108126c │ │ │ │ + bcs 0xfe0c14e0 │ │ │ │ + @ instruction: 0xff16f7fd │ │ │ │ + blt 0x110118c │ │ │ │ movweq pc, #4673 @ 0x1241 @ │ │ │ │ @ instruction: 0xf47e429f │ │ │ │ - vst1.8 {d10-d11}, [r4 :256], r9 │ │ │ │ + vst1.8 {d10-d11}, [r4 :256], fp │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ vcge.s8 d24, d24, d22 │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d16, d0[1] │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ usad8pl r0, r4, r0 │ │ │ │ @ instruction: 0xf0419308 │ │ │ │ @ instruction: 0x46218570 │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - blx 0xff941296 │ │ │ │ + blx 0xff7411b6 │ │ │ │ ldrtmi r9, [fp], -r7, lsl #20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2640f8d2 │ │ │ │ - blx 0xff8412b0 │ │ │ │ - blt 0x7012b8 │ │ │ │ + blx 0xff8c11d0 │ │ │ │ + blt 0x7811d8 │ │ │ │ svcpl 0x0081f5b3 │ │ │ │ - bge 0x5c04c0 │ │ │ │ + bge 0x6403e0 │ │ │ │ @ instruction: 0xf53e00e5 │ │ │ │ - vmov.i16 d26, #49408 @ 0xc100 │ │ │ │ + vmov.i16 d26, #49920 @ 0xc300 │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #32 │ │ │ │ vcgt.s8 d25, d8, d9 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r4, r6, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - mcr2 7, 6, pc, cr2, cr13, {7} @ │ │ │ │ - stmiblt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mcr2 7, 6, pc, cr4, cr13, {7} @ │ │ │ │ + stmiblt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ orrhi pc, r6, r2 │ │ │ │ ldrbhi pc, [r7, -r1, lsl #4] @ │ │ │ │ svcvs 0x0050f5b3 │ │ │ │ orrshi pc, lr, r2 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - ldmibge lr, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge r0!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - @ instruction: 0x6d33f9eb │ │ │ │ + fldmdbxvs r3!, {d15-d102} @ Deprecated │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - mrrcvs 9, 13, sl, fp, cr1 @ │ │ │ │ + mrrcvs 9, 13, sl, fp, cr3 @ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmibge ip, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge lr, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ - eorcc pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + sbccs pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ - ldc2 7, cr15, [r4, #1008]! @ 0x3f0 │ │ │ │ - stmiblt r1, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [r6, #1008]! @ 0x3f0 │ │ │ │ + stmiblt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst2.8 {d24-d27}, [pc :256], r7 │ │ │ │ vrshr.s64 q11, q8, #63 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - ldmibge r2!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe71e85c │ │ │ │ + ldmibge r4!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + blvs 0xfe71e77c │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stmibge ip!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmibge lr!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - strls sl, [r7, #-2471] @ 0xfffff659 │ │ │ │ + strls sl, [r7, #-2473] @ 0xfffff657 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rsbmi pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + adcscc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r4, {r4, r5, r7, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - blx 0xffb413d6 │ │ │ │ - stmiblt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xffbc12f6 │ │ │ │ + stmiblt r7, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svcvs 0x0080f5b7 │ │ │ │ - stmibge r0, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmibge r2, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdals r7, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r1, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2e28 │ │ │ │ - @ instruction: 0xf7fefa2f │ │ │ │ - rsceq fp, r2, sl, ror #18 │ │ │ │ - stmdbge r6!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7fefa31 │ │ │ │ + rsceq fp, r2, ip, ror #18 │ │ │ │ + stmdbge r8!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ movwls r0, #40165 @ 0x9ce5 │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x167c58 │ │ │ │ + bl 0x167b78 │ │ │ │ ldrtmi r0, [r0], -r2, lsl #7 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ stmdbge r4, {r0, r2, r4, r5, r8, r9, lr} │ │ │ │ sbfxcs pc, r3, #17, #1 │ │ │ │ strls r0, [r4, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0x83460 │ │ │ │ + streq pc, [pc], #-4 @ 0x83380 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3405 │ │ │ │ - @ instruction: 0xf7fefe17 │ │ │ │ - svclt 0x0000b942 │ │ │ │ - addeq ip, r8, r2, lsl lr │ │ │ │ + @ instruction: 0xf7fefe19 │ │ │ │ + svclt 0x0000b944 │ │ │ │ + strdeq ip, [r8], r2 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ addshi pc, r6, #2 │ │ │ │ - ldrbcc pc, [r4, #-584]! @ 0xfffffdb8 @ │ │ │ │ + strbcs pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf0142300 │ │ │ │ movwls r5, #34688 @ 0x8780 │ │ │ │ strbthi pc, [r4], #-65 @ 0xffffffbf @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x28203c │ │ │ │ + bls 0x281f3c │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - bl 0x1d4d68 │ │ │ │ + bl 0x1d4c88 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd25b0 │ │ │ │ - @ instruction: 0xf7fef9e3 │ │ │ │ - bl 0x131930 │ │ │ │ + @ instruction: 0xf7fef9e5 │ │ │ │ + bl 0x131858 │ │ │ │ vmlal.u q8, d4, d1[0] │ │ │ │ movwcs r5, #1216 @ 0x4c0 │ │ │ │ movwcs r9, #4871 @ 0x1307 │ │ │ │ movwmi lr, #35277 @ 0x89cd │ │ │ │ - ldrbtcc pc, [r4], #-584 @ 0xfffffdb8 @ │ │ │ │ + strbcs pc, [r4], #584 @ 0x248 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strgt lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf8d49506 │ │ │ │ strcs r2, [r2], #-1056 @ 0xfffffbe0 │ │ │ │ @ instruction: 0xf7fc940a │ │ │ │ - @ instruction: 0xf7fefc5d │ │ │ │ - bl 0x1318f8 │ │ │ │ + @ instruction: 0xf7fefc5f │ │ │ │ + bl 0x131820 │ │ │ │ vmlal.u q8, d4, d1[0] │ │ │ │ movwcs r5, #1216 @ 0x4c0 │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [r9], #-1025 @ 0xfffffbff │ │ │ │ - ldrbtcc pc, [r4], #-584 @ 0xfffffdb8 @ │ │ │ │ + strbcs pc, [r4], #584 @ 0x248 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strgt lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf8d49506 │ │ │ │ strcs r2, [r2], #-1040 @ 0xfffffbf0 │ │ │ │ @ instruction: 0xf7fc940a │ │ │ │ - @ instruction: 0xf7fefc41 │ │ │ │ - addcs fp, r0, #15073280 @ 0xe60000 │ │ │ │ + @ instruction: 0xf7fefc43 │ │ │ │ + addcs fp, r0, #232, 16 @ 0xe80000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ setend le │ │ │ │ @ instruction: 0xf5b3865f │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ @ instruction: 0xf5b385f1 │ │ │ │ @ instruction: 0xf0021f48 │ │ │ │ @@ -117906,42 +117850,42 @@ │ │ │ │ addsmi r8, r3, #216, 8 @ 0xd8000000 │ │ │ │ strbthi pc, [fp], #65 @ 0x41 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ @ instruction: 0xf96af7fb │ │ │ │ vqdmulh.s d25, d8, d6 │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d16, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d4e38 │ │ │ │ + bl 0x1d4d58 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fd2860 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdbge r2!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ movwls r5, #29441 @ 0x7301 │ │ │ │ - bl 0x1d4e58 │ │ │ │ + bl 0x1d4d78 │ │ │ │ stcleq 3, cr0, [r5], #524 @ 0x20c │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ streq pc, [r8, #-5] │ │ │ │ stmdbge r4, {r0, r2, r4, r5, r8, r9, lr} │ │ │ │ ldmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strls r0, [r4, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0x835bc │ │ │ │ + streq pc, [pc], #-4 @ 0x834dc │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3405 │ │ │ │ - @ instruction: 0xf7fefd69 │ │ │ │ - vst2.32 {d11-d12}, [r4 :64], r4 │ │ │ │ + @ instruction: 0xf7fefd6b │ │ │ │ + vst2.32 {d11-d12}, [r4 :64], r6 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ vmin.s8 d24, d24, d2 │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d16, d0[1] │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ ldrtmi r9, [r0], -r7, lsl #6 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ @ instruction: 0xf0053642 │ │ │ │ @@ -117949,60 +117893,60 @@ │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r4, r5, fp, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [lr, #-1012]! @ 0xfffffc0c │ │ │ │ - stmdalt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2l 7, cr15, [r0, #-1012] @ 0xfffffc0c │ │ │ │ + stmdalt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ teqphi r5, #2 @ p-variant is OBSOLETE │ │ │ │ - ldrbcc pc, [r4, #-584]! @ 0xfffffdb8 @ │ │ │ │ + strbcs pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ stcleq 1, cr4, [r2], #264 @ 0x108 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ @ instruction: 0xf0043142 │ │ │ │ movwmi r0, #40975 @ 0xa00f │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ setend le │ │ │ │ - bl 0x1e460c │ │ │ │ + bl 0x1e452c │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r6, r4, lsl #6 │ │ │ │ tstls r7, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a904 │ │ │ │ movwcs r2, #2528 @ 0x9e0 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [r0, #-1012] @ 0xfffffc0c │ │ │ │ - ldmdalt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2 7, cr15, [r2, #-1012] @ 0xfffffc0c │ │ │ │ + ldmdalt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ cmpphi fp, r2 @ p-variant is OBSOLETE │ │ │ │ - ldrbcc pc, [r4, #-584]! @ 0xfffffdb8 @ │ │ │ │ + strbcs pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf0142300 │ │ │ │ movwls r5, #34688 @ 0x8780 │ │ │ │ movthi pc, #61505 @ 0xf041 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x281e34 │ │ │ │ + bls 0x281d34 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - bl 0x1d4f70 │ │ │ │ + bl 0x1d4e90 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd2670 │ │ │ │ - @ instruction: 0xf7fef8df │ │ │ │ - vst2.8 {d11-d12}, [r4 :64], sl │ │ │ │ + @ instruction: 0xf7fef8e1 │ │ │ │ + vst2.8 {d11-d12}, [r4 :64], ip │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ vmin.s8 d24, d8, d28 │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d16, d0[1] │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ ldrtmi r9, [r0], -r7, lsl #6 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ @ instruction: 0xf0053642 │ │ │ │ @@ -118010,70 +117954,70 @@ │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r5, r6, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - stc2l 7, cr15, [r4], {253} @ 0xfd │ │ │ │ - svclt 0x00eff7fd │ │ │ │ + stc2l 7, cr15, [r6], {253} @ 0xfd │ │ │ │ + svclt 0x00f1f7fd │ │ │ │ setend le │ │ │ │ orrcs r8, r0, #-1761607680 @ 0x97000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strhi pc, [lr, #2]! │ │ │ │ @ instruction: 0xf002429a │ │ │ │ vaddw.u8 q12, q10, d7 │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #32 │ │ │ │ vcgt.s8 d25, d8, d9 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r4, r7, r9, fp, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [r0], {253} @ 0xfd │ │ │ │ - svclt 0x00bbf7fd │ │ │ │ + ldc2 7, cr15, [r2], {253} @ 0xfd │ │ │ │ + svclt 0x00bdf7fd │ │ │ │ setend le │ │ │ │ orrcs r8, r0, #68, 8 @ 0x44000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strbthi pc, [r6], #2 @ │ │ │ │ @ instruction: 0xf002429a │ │ │ │ @ instruction: 0xf004850f │ │ │ │ - blcs 0x4043d8 │ │ │ │ + blcs 0x4042f8 │ │ │ │ cmnphi r4, r2 @ p-variant is OBSOLETE │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9509 │ │ │ │ - ldcvs 15, cr15, [r3, #-316]! @ 0xfffffec4 │ │ │ │ + ldcvs 15, cr15, [r3, #-556]! @ 0xfffffdd4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 15, 9, sl, fp, cr11 │ │ │ │ + mrrcvs 15, 9, sl, fp, cr13 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - svcge 0x0096f43d │ │ │ │ - blcs 0x26a3d8 │ │ │ │ - svcge 0x0092f73d │ │ │ │ + svcge 0x0098f43d │ │ │ │ + blcs 0x26a2f8 │ │ │ │ + svcge 0x0094f73d │ │ │ │ vpmax.s8 d25, d8, d7 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x15509c │ │ │ │ + bl 0x154fbc │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fb2b30 │ │ │ │ - @ instruction: 0xf7fdfda7 │ │ │ │ - orrcs fp, r0, r4, lsl #31 │ │ │ │ + @ instruction: 0xf7fdfda9 │ │ │ │ + orrcs fp, r0, r6, lsl #31 │ │ │ │ teqpeq lr, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r1, #4, 20 @ 0x4000 │ │ │ │ usad8pl r0, r4, r0 │ │ │ │ ldrhi pc, [r7, #-65]! @ 0xffffffbf │ │ │ │ svcne 0x0078f5b2 │ │ │ │ ldrbhi pc, [sp, #-2]! @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ @@ -118087,1290 +118031,1290 @@ │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ @ instruction: 0xf003428a │ │ │ │ @ instruction: 0xf5b2804a │ │ │ │ @ instruction: 0xf0031f48 │ │ │ │ addsmi r8, sl, #88 @ 0x58 │ │ │ │ rsbshi pc, lr, #2 │ │ │ │ - ldrbcc pc, [r4, #-584]! @ 0xfffffdb8 @ │ │ │ │ + strbcs pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x281c84 │ │ │ │ + bls 0x281b84 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1d5120 │ │ │ │ + bl 0x1d5040 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd2760 │ │ │ │ - @ instruction: 0xf7fdf807 │ │ │ │ - @ instruction: 0xf404bf42 │ │ │ │ + @ instruction: 0xf7fdf809 │ │ │ │ + @ instruction: 0xf404bf44 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ vand q12, q4, │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d16, d0[1] │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ usad8pl r0, r4, r0 │ │ │ │ @ instruction: 0xf0419308 │ │ │ │ strtmi r8, [r1], -r9, lsr #6 │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - @ instruction: 0xf8eaf7fb │ │ │ │ + @ instruction: 0xf8e2f7fb │ │ │ │ ldrtmi r9, [fp], -r7, lsl #20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2710f8d2 │ │ │ │ - @ instruction: 0xffe6f7fc │ │ │ │ - svclt 0x0021f7fd │ │ │ │ + @ instruction: 0xffe8f7fc │ │ │ │ + svclt 0x0023f7fd │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ tstphi r2, r2 @ p-variant is OBSOLETE │ │ │ │ - ldrbcc pc, [r4, #-584]! @ 0xfffffdb8 @ │ │ │ │ + strbcs pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ stcleq 1, cr4, [r2], #264 @ 0x108 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ @ instruction: 0xf0043142 │ │ │ │ movwmi r0, #40975 @ 0xa00f │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ setend le │ │ │ │ - bl 0x1e43c0 │ │ │ │ + bl 0x1e42e0 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r6, r4, lsl #6 │ │ │ │ tstls r7, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a904 │ │ │ │ movwcs r2, #2624 @ 0xa40 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xff2c18fe │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr3, cr13, {7} │ │ │ │ + blx 0xff34181e │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr5, cr13, {7} │ │ │ │ @ instruction: 0xf53d00e7 │ │ │ │ - vqrdmlah.s q13, q10, d3[7] │ │ │ │ + @ instruction: 0xf3c4aef1 │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #32 │ │ │ │ vcgt.s8 d25, d8, d9 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r6, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xfe8c194e │ │ │ │ - mcrlt 7, 6, pc, cr11, cr13, {7} @ │ │ │ │ + blx 0xfe94186e │ │ │ │ + mcrlt 7, 6, pc, cr13, cr13, {7} @ │ │ │ │ setend le │ │ │ │ orrcs r8, r0, #0, 8 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ @ instruction: 0xf00243a3 │ │ │ │ @ instruction: 0xf5b28460 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ vmla.i q12, q10, d3[1] │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #32 │ │ │ │ vcgt.s8 d25, d8, d9 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x1bc19b6 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr7, cr13, {7} │ │ │ │ + blx 0x1c418d6 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr9, cr13, {7} │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ teqphi lr, r2 @ p-variant is OBSOLETE │ │ │ │ - ldrbcc pc, [r4, #-584]! @ 0xfffffdb8 @ │ │ │ │ + strbcs pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf0142300 │ │ │ │ movwls r5, #34688 @ 0x8780 │ │ │ │ mvnhi pc, r1, asr #32 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x281aec │ │ │ │ + bls 0x2819ec │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - bl 0x1d52b8 │ │ │ │ + bl 0x1d51d8 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fc2610 │ │ │ │ - @ instruction: 0xf7fdff3b │ │ │ │ - @ instruction: 0x4621be76 │ │ │ │ + @ instruction: 0xf7fdff3d │ │ │ │ + @ instruction: 0x4621be78 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff84f7fa │ │ │ │ + @ instruction: 0xff80f7fa │ │ │ │ vadd.i8 d25, d8, d7 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12de34 │ │ │ │ + bl 0x12dd54 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mcrcs 8, 5, pc, cr8, cr2, {6} @ │ │ │ │ - @ instruction: 0xff24f7fc │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr15, cr13, {7} │ │ │ │ + @ instruction: 0xff26f7fc │ │ │ │ + mcrlt 7, 3, pc, cr1, cr13, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdals r7, {r0, r2, r4, fp, ip, sp, lr, pc} │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e98 │ │ │ │ - @ instruction: 0xf7fdff0d │ │ │ │ - strtmi fp, [r1], -r8, asr #28 │ │ │ │ + @ instruction: 0xf7fdff0f │ │ │ │ + strtmi fp, [r1], -sl, asr #28 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff56f7fa │ │ │ │ + @ instruction: 0xff52f7fa │ │ │ │ vadd.i8 d25, d8, d7 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12de90 │ │ │ │ + bl 0x12ddb0 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mrccs 8, 1, APSR_nzcv, cr8, cr2, {6} │ │ │ │ - mrc2 7, 7, pc, cr6, cr12, {7} │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr1, cr13, {7} │ │ │ │ + mrc2 7, 7, pc, cr8, cr12, {7} │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr3, cr13, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2eb8 │ │ │ │ - @ instruction: 0xf7fdfedf │ │ │ │ - @ instruction: 0x4621be1a │ │ │ │ + @ instruction: 0xf7fdfee1 │ │ │ │ + @ instruction: 0x4621be1c │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xffd0f7fa │ │ │ │ + @ instruction: 0xffc8f7fa │ │ │ │ vadd.i8 d25, d8, d7 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ @ instruction: 0x463b0233 │ │ │ │ - bl 0x12deec │ │ │ │ + bl 0x12de0c │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mcrcs 8, 0, pc, cr8, cr2, {6} @ │ │ │ │ - mcr2 7, 6, pc, cr8, cr12, {7} @ │ │ │ │ - mcrlt 7, 0, pc, cr3, cr13, {7} @ │ │ │ │ + mcr2 7, 6, pc, cr10, cr12, {7} @ │ │ │ │ + mcrlt 7, 0, pc, cr5, cr13, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e18 │ │ │ │ - @ instruction: 0xf7fdfeb1 │ │ │ │ - strtmi fp, [r1], -ip, ror #27 │ │ │ │ + @ instruction: 0xf7fdfeb3 │ │ │ │ + strtmi fp, [r1], -lr, ror #27 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xffa2f7fa │ │ │ │ + @ instruction: 0xff9af7fa │ │ │ │ vadd.i8 d25, d8, d7 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12df48 │ │ │ │ + bl 0x12de68 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mcrcs 8, 4, pc, cr8, cr2, {6} @ │ │ │ │ - mrc2 7, 4, pc, cr10, cr12, {7} │ │ │ │ - ldcllt 7, cr15, [r5, #1012] @ 0x3f4 │ │ │ │ + mrc2 7, 4, pc, cr12, cr12, {7} │ │ │ │ + ldcllt 7, cr15, [r7, #1012] @ 0x3f4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - ldcvs 15, cr15, [r1, #-420]! @ 0xfffffe5c │ │ │ │ - blvs 0xfe369b78 │ │ │ │ + ldcvs 15, cr15, [r1, #-388]! @ 0xfffffe7c │ │ │ │ + blvs 0xfe369a98 │ │ │ │ rsbsvs pc, r0, #50331648 @ 0x3000000 │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ strthi pc, [r5], #-65 @ 0xffffffbf │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - mcrrvs 13, 12, sl, sl, cr1 │ │ │ │ + mcrrvs 13, 12, sl, sl, cr3 │ │ │ │ svcvs 0x0060f412 │ │ │ │ - ldcge 4, cr15, [ip, #244]! @ 0xf4 │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + ldcge 4, cr15, [lr, #244]! @ 0xf4 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mcrcs 8, 7, pc, cr8, cr2, {6} @ │ │ │ │ - mrc2 7, 3, pc, cr4, cr12, {7} │ │ │ │ - stclt 7, cr15, [pc, #1012]! @ 0x83f88 │ │ │ │ + mrc2 7, 3, pc, cr6, cr12, {7} │ │ │ │ + ldclt 7, cr15, [r1, #1012]! @ 0x3f4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - pldw [r4], #-3907 @ 0xfffff0bd │ │ │ │ + pldw [r4], #-3899 @ 0xfffff0c5 │ │ │ │ @ instruction: 0xf47d1300 │ │ │ │ - ldcvs 13, cr10, [r2, #-652]! @ 0xfffffd74 │ │ │ │ + ldcvs 13, cr10, [r2, #-660]! @ 0xfffffd6c │ │ │ │ @ instruction: 0xf4116b91 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 13, 9, sl, r2, cr13 │ │ │ │ + mrrcvs 13, 9, sl, r2, cr15 │ │ │ │ svcvs 0x0060f412 │ │ │ │ - ldcge 4, cr15, [r8, #244] @ 0xf4 │ │ │ │ + ldcge 4, cr15, [sl, #244] @ 0xf4 │ │ │ │ @ instruction: 0xf2489c07 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r9} │ │ │ │ - bl 0x115490 │ │ │ │ + bl 0x1153b0 │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fc2ed8 │ │ │ │ - @ instruction: 0xf7fdfe4f │ │ │ │ - strtmi fp, [r1], -sl, lsl #27 │ │ │ │ + @ instruction: 0xf7fdfe51 │ │ │ │ + strtmi fp, [r1], -ip, lsl #27 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff1ef7fa │ │ │ │ + @ instruction: 0xff16f7fa │ │ │ │ stmdals r7, {r0, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf4036b8b │ │ │ │ @ instruction: 0xf4146270 │ │ │ │ @ instruction: 0xf0411300 │ │ │ │ - bcs 0xa4bc4 │ │ │ │ - ldclge 4, cr15, [r6, #-244]! @ 0xffffff0c │ │ │ │ + bcs 0xa4ae4 │ │ │ │ + ldclge 4, cr15, [r8, #-244]! @ 0xffffff0c │ │ │ │ @ instruction: 0xf4126c4a │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - vmla.f32 q13, q4, │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ - bl 0x1044e4 │ │ │ │ + vmla.f32 q13, q4, │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ + bl 0x104404 │ │ │ │ stmdbge r4, {r7, r9} │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e68 │ │ │ │ - @ instruction: 0xf7fdfe29 │ │ │ │ - strtmi fp, [r1], -r4, ror #26 │ │ │ │ + @ instruction: 0xf7fdfe2b │ │ │ │ + strtmi fp, [r1], -r6, ror #26 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff1af7fa │ │ │ │ + @ instruction: 0xff12f7fa │ │ │ │ vpmax.s8 d25, d8, d7 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x155508 │ │ │ │ + bl 0x155428 │ │ │ │ vhsub.s8 d16, d24, d2 │ │ │ │ - vrsra.s64 d17, d25, #64 │ │ │ │ + vrsra.s64 q8, , #64 │ │ │ │ @ instruction: 0xf8d20313 │ │ │ │ @ instruction: 0xf7fc2e58 │ │ │ │ - @ instruction: 0xf7fdfe0f │ │ │ │ - @ instruction: 0xf44fbd4a │ │ │ │ + @ instruction: 0xf7fdfe11 │ │ │ │ + @ instruction: 0xf44fbd4c │ │ │ │ vmlal.s q11, d1, d0[4] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrhi pc, [sp, #-1]! │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst3.8 {d24,d26,d28}, [pc :64], r8 │ │ │ │ vmov.i32 q11, #4096 @ 0x00001000 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - ldcge 4, cr15, [r4, #-500]! @ 0xfffffe0c │ │ │ │ + ldcge 4, cr15, [r6, #-500]! @ 0xfffffe0c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - rsceq pc, r3, #2112 @ 0x840 │ │ │ │ - stcge 5, cr15, [sl, #-500]! @ 0xfffffe0c │ │ │ │ - blvs 0xfe71f16c │ │ │ │ + rsceq pc, r3, #41, 30 @ 0xa4 │ │ │ │ + stcge 5, cr15, [ip, #-500]! @ 0xfffffe0c │ │ │ │ + blvs 0xfe71f08c │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stcge 4, cr15, [r4, #-244]! @ 0xffffff0c │ │ │ │ + stcge 4, cr15, [r6, #-244]! @ 0xffffff0c │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - movwcs sl, #3359 @ 0xd1f │ │ │ │ + movwcs sl, #3361 @ 0xd21 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vmvn.i32 , #256 @ 0x00000100 │ │ │ │ + vmov.i32 d21, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7fc0207 │ │ │ │ - @ instruction: 0xf7fdf907 │ │ │ │ - @ instruction: 0xf44fbd14 │ │ │ │ + @ instruction: 0xf7fdf909 │ │ │ │ + @ instruction: 0xf44fbd16 │ │ │ │ vsubw.s8 q11, , d16 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - stcge 4, cr15, [ip, #-500] @ 0xfffffe0c │ │ │ │ + stcge 4, cr15, [lr, #-500] @ 0xfffffe0c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r1, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2da8 │ │ │ │ - @ instruction: 0xf7fdfdbb │ │ │ │ - @ instruction: 0xf5b5bcf6 │ │ │ │ + @ instruction: 0xf7fdfdbd │ │ │ │ + @ instruction: 0xf5b5bcf8 │ │ │ │ @ instruction: 0xf47d6f50 │ │ │ │ - @ instruction: 0x4621acf1 │ │ │ │ + @ instruction: 0x4621acf3 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mcr2 7, 4, pc, cr6, cr10, {7} @ │ │ │ │ + mrc2 7, 3, pc, cr14, cr10, {7} │ │ │ │ @ instruction: 0xf4146d31 │ │ │ │ stmdals r7, {r8, r9, ip} │ │ │ │ @ instruction: 0xf4026b8a │ │ │ │ @ instruction: 0xf0416270 │ │ │ │ - bcs 0xa528c │ │ │ │ - ldclge 4, cr15, [lr], {61} @ 0x3d │ │ │ │ + bcs 0xa51ac │ │ │ │ + stclge 4, cr15, [r0], #244 @ 0xf4 │ │ │ │ @ instruction: 0xf4126c4a │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - vfma.f32 q13, q12, │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ - bl 0x104614 │ │ │ │ + vfma.f32 q13, q12, │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ + bl 0x104534 │ │ │ │ stmdbge r4, {r7, r9} │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d48 │ │ │ │ - @ instruction: 0xf7fdfd91 │ │ │ │ - @ instruction: 0xf44fbccc │ │ │ │ + @ instruction: 0xf7fdfd93 │ │ │ │ + @ instruction: 0xf44fbcce │ │ │ │ vorr.i32 q11, #4096 @ 0x00001000 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - stclge 4, cr15, [r4], {125} @ 0x7d │ │ │ │ + stclge 4, cr15, [r6], {125} @ 0x7d │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - adceq pc, r7, #1424 @ 0x590 │ │ │ │ - ldcge 5, cr15, [sl], #500 @ 0x1f4 │ │ │ │ - blvs 0xfe71f24c │ │ │ │ + adceq pc, r7, #1296 @ 0x510 │ │ │ │ + ldcge 5, cr15, [ip], #500 @ 0x1f4 │ │ │ │ + blvs 0xfe71f16c │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldcge 4, cr15, [r4], #244 @ 0xf4 │ │ │ │ + ldcge 4, cr15, [r6], #244 @ 0xf4 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - stcls 12, cr10, [r7], {175} @ 0xaf │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stcls 12, cr10, [r7], {177} @ 0xb1 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x115664 │ │ │ │ + bl 0x115584 │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fc2df8 │ │ │ │ - @ instruction: 0xf7fdfd65 │ │ │ │ - strtmi fp, [r1], -r0, lsr #25 │ │ │ │ + @ instruction: 0xf7fdfd67 │ │ │ │ + strtmi fp, [r1], -r2, lsr #25 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mrc2 7, 2, pc, cr6, cr10, {7} │ │ │ │ + mcr2 7, 2, pc, cr14, cr10, {7} @ │ │ │ │ vadd.i8 d25, d8, d7 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e1e0 │ │ │ │ + bl 0x12e100 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ - stc2l 7, cr15, [lr, #-1008] @ 0xfffffc10 │ │ │ │ - stclt 7, cr15, [r9], {253} @ 0xfd │ │ │ │ + ldc2l 7, cr15, [r0, #-1008] @ 0xfffffc10 │ │ │ │ + stclt 7, cr15, [fp], {253} @ 0xfd │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r1, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d18 │ │ │ │ - @ instruction: 0xf7fdfd37 │ │ │ │ - @ instruction: 0x4621bc72 │ │ │ │ + @ instruction: 0xf7fdfd39 │ │ │ │ + @ instruction: 0x4621bc74 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2 7, cr15, [r0, #1000] @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [ip, #-1000]! @ 0xfffffc18 │ │ │ │ vadd.i8 d25, d8, d7 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e23c │ │ │ │ + bl 0x12e15c │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stclcs 8, cr15, [r8], #840 @ 0x348 │ │ │ │ - stc2 7, cr15, [r0, #-1008]! @ 0xfffffc10 │ │ │ │ - mrrclt 7, 15, pc, fp, cr13 @ │ │ │ │ + stc2 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ + mrrclt 7, 15, pc, sp, cr13 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2cb8 │ │ │ │ - @ instruction: 0xf7fdfd09 │ │ │ │ - strtmi fp, [r1], -r4, asr #24 │ │ │ │ + @ instruction: 0xf7fdfd0b │ │ │ │ + strtmi fp, [r1], -r6, asr #24 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2l 7, cr15, [r2, #-1000] @ 0xfffffc18 │ │ │ │ + stc2l 7, cr15, [lr, #-1000] @ 0xfffffc18 │ │ │ │ vadd.i8 d25, d8, d7 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e298 │ │ │ │ + bl 0x12e1b8 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ - ldc2l 7, cr15, [r2], #1008 @ 0x3f0 │ │ │ │ - stclt 7, cr15, [sp], #-1012 @ 0xfffffc0c │ │ │ │ + ldc2l 7, cr15, [r4], #1008 @ 0x3f0 │ │ │ │ + stclt 7, cr15, [pc], #-1012 @ 0x839c4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa3308 │ │ │ │ - bls 0x283634 │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + bls 0x283534 │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - teqpcc sp, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + cmnpcs sp, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stccs 8, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ - ldc2l 7, cr15, [r8], {252} @ 0xfc │ │ │ │ - ldclt 7, cr15, [r3], {253} @ 0xfd │ │ │ │ + ldc2l 7, cr15, [sl], {252} @ 0xfc │ │ │ │ + ldclt 7, cr15, [r5], {253} @ 0xfd │ │ │ │ bicvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429a │ │ │ │ vaba.s8 d8, d17, d11 │ │ │ │ vst3. {d24,d26,d28}, [pc], r3 │ │ │ │ vsubw.s8 q11, , d0 │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ strhi pc, [r5, r1] │ │ │ │ movvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47d429a │ │ │ │ - @ instruction: 0x4621abfb │ │ │ │ + @ instruction: 0x4621abfd │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mcr2 7, 4, pc, cr8, cr10, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr10, cr10, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfeec1f02 │ │ │ │ - bllt 0xffc81f08 │ │ │ │ + blx 0xfef41e22 │ │ │ │ + bllt 0xffd01e28 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa3308 │ │ │ │ - bls 0x2835b8 │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + bls 0x2834b8 │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - msrcc SPSR_sc, #72, 4 @ 0x80000004 │ │ │ │ + @ instruction: 0x23a5f248 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldccs 8, cr15, [r8, #840]! @ 0x348 │ │ │ │ - ldc2 7, cr15, [sl], {252} @ 0xfc │ │ │ │ - bllt 0xff601f3c │ │ │ │ + ldc2 7, cr15, [ip], {252} @ 0xfc │ │ │ │ + bllt 0xff681e5c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa3308 │ │ │ │ - stmdals r7, {r0, r1, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r1, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d68 │ │ │ │ - @ instruction: 0xf7fdfc83 │ │ │ │ - @ instruction: 0x4621bbbe │ │ │ │ + @ instruction: 0xf7fdfc85 │ │ │ │ + strtmi fp, [r1], -r0, asr #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2l 7, cr15, [r4, #-1000]! @ 0xfffffc18 │ │ │ │ + stc2l 7, cr15, [ip, #-1000]! @ 0xfffffc18 │ │ │ │ vadd.i8 d25, d8, d7 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e3a4 │ │ │ │ + bl 0x12e2c4 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stclcs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ - stc2l 7, cr15, [ip], #-1008 @ 0xfffffc10 │ │ │ │ - bllt 0xfea81f98 │ │ │ │ + stc2l 7, cr15, [lr], #-1008 @ 0xfffffc10 │ │ │ │ + bllt 0xfeb01eb8 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d78 │ │ │ │ - @ instruction: 0xf7fdfc55 │ │ │ │ - @ instruction: 0x4621bb90 │ │ │ │ + @ instruction: 0xf7fdfc57 │ │ │ │ + @ instruction: 0x4621bb92 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [r6, #-1000] @ 0xfffffc18 │ │ │ │ + ldc2 7, cr15, [lr, #-1000]! @ 0xfffffc18 │ │ │ │ vadd.i8 d25, d8, d7 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e400 │ │ │ │ + bl 0x12e320 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldclcs 8, cr15, [r8], {210} @ 0xd2 │ │ │ │ - ldc2 7, cr15, [lr], #-1008 @ 0xfffffc10 │ │ │ │ - bllt 0x1f01ff4 │ │ │ │ + mcrr2 7, 15, pc, r0, cr12 @ │ │ │ │ + bllt 0x1f81f14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r1, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r1, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2de8 │ │ │ │ - @ instruction: 0xf7fdfc27 │ │ │ │ - @ instruction: 0xf5b3bb62 │ │ │ │ + @ instruction: 0xf7fdfc29 │ │ │ │ + @ instruction: 0xf5b3bb64 │ │ │ │ @ instruction: 0xf0010fd8 │ │ │ │ vst2.32 {d8-d11}, [r4 :128], r9 │ │ │ │ @ instruction: 0xf5b303e4 │ │ │ │ @ instruction: 0xf0020fc4 │ │ │ │ vst1.8 {d8-d11}, [r4 :128], r9 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ @ instruction: 0x46218492 │ │ │ │ @ instruction: 0xf7faa804 │ │ │ │ - vldmdbvs r3!, {s30-s110} │ │ │ │ + vldmdbvs r3!, {s30-s174} │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 11, 4, sl, fp, cr7 │ │ │ │ + mrrcvs 11, 4, sl, fp, cr9 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0x1141160 │ │ │ │ + blge 0x11c1080 │ │ │ │ vpmax.s8 d25, d8, d9 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ stmdbls r7, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldclcs 8, cr15, [r0], #-844 @ 0xfffffcb4 │ │ │ │ tstmi r9, #8, 22 @ 0x2000 │ │ │ │ @ instruction: 0xf73d2907 │ │ │ │ - bcs 0xaed58 │ │ │ │ - blge 0xcc1184 │ │ │ │ + bcs 0xaec80 │ │ │ │ + blge 0xd410a4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf9caf7fb │ │ │ │ - bllt 0xb82090 │ │ │ │ + @ instruction: 0xf9ccf7fb │ │ │ │ + bllt 0xc01fb0 │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vmin.s8 q4, , │ │ │ │ vst3.8 {d24-d26}, [pc :256], r4 │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strhi pc, [r3], r1 │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - @ instruction: 0x4621ab13 │ │ │ │ + @ instruction: 0x4621ab15 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [r0, #1000] @ 0x3e8 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xff4c20d0 │ │ │ │ - bllt 0x2820d8 │ │ │ │ + blx 0xff541ff0 │ │ │ │ + bllt 0x301ff8 │ │ │ │ svcpl 0x0082f1b3 │ │ │ │ - blge 0x1412e0 │ │ │ │ + blge 0x1c1200 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - bge 0xfffc12ec │ │ │ │ + bge 0x4120c │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x168928 │ │ │ │ + bl 0x168848 │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ andls r1, r9, #64, 4 │ │ │ │ strls sl, [r5, #-2308] @ 0xfffff6fc │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ vsra.u64 q9, q0, #60 │ │ │ │ @ instruction: 0xf3c43342 │ │ │ │ subseq r4, fp, r2, asr #10 │ │ │ │ stmdbeq r3!, {r2, r8, r9, ip, pc} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3406 │ │ │ │ - @ instruction: 0xf7fdfb01 │ │ │ │ - andcs fp, r1, #892928 @ 0xda000 │ │ │ │ + @ instruction: 0xf7fdfb03 │ │ │ │ + andcs fp, r1, #220, 20 @ 0xdc000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ addshi pc, r0, r2 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xa4358 │ │ │ │ + blcs 0xa4278 │ │ │ │ strbhi pc, [r1, -r1] @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ msreq CPSR_c, #57088 @ 0xdf00 │ │ │ │ - bge 0xff0c1764 │ │ │ │ + bge 0xff141684 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf8faf7fc │ │ │ │ - blt 0xfef82170 │ │ │ │ + @ instruction: 0xf8fcf7fc │ │ │ │ + blt 0xff002090 │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1849c4 │ │ │ │ + b 0x1848e4 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0011f80 │ │ │ │ addsmi r8, r3, #21757952 @ 0x14c0000 │ │ │ │ strbhi pc, [r3, -r1] @ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ @ instruction: 0x46218731 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ stc2l 7, cr15, [r0], {250} @ 0xfa │ │ │ │ @ instruction: 0xf57d0324 │ │ │ │ - stmdbge r4, {r0, r5, r7, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r5, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - @ instruction: 0xf7fdf89f │ │ │ │ - andcs fp, r1, #156, 20 @ 0x9c000 │ │ │ │ + @ instruction: 0xf7fdf8a1 │ │ │ │ + andcs fp, r1, #647168 @ 0x9e000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ cmpphi r7, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xa46f0 │ │ │ │ + blcs 0xa4610 │ │ │ │ teqphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ msreq CPSR_sxc, #41216 @ 0xa100 │ │ │ │ - bge 0xfe1417e0 │ │ │ │ + bge 0xfe1c1700 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf844f7fc │ │ │ │ - blt 0x20021ec │ │ │ │ + @ instruction: 0xf846f7fc │ │ │ │ + blt 0x208210c │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x184a40 │ │ │ │ + b 0x184960 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0011f80 │ │ │ │ addsmi r8, r3, #231735296 @ 0xdd00000 │ │ │ │ strbhi pc, [sp], r1 @ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ @ instruction: 0x462186bb │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ stc2 7, cr15, [r2], {250} @ 0xfa │ │ │ │ @ instruction: 0xf57d0323 │ │ │ │ - stmdbge r4, {r0, r1, r5, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r2, r5, r6, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fdffad │ │ │ │ - movwcs fp, #6750 @ 0x1a5e │ │ │ │ + @ instruction: 0xf7fdffaf │ │ │ │ + movwcs fp, #6752 @ 0x1a60 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x942cc │ │ │ │ + blcs 0x941ec │ │ │ │ @ instruction: 0x83a4f001 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - bge 0x1541440 │ │ │ │ + bge 0x15c1360 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - @ instruction: 0xf7fdf8a3 │ │ │ │ - movwcs fp, #6726 @ 0x1a46 │ │ │ │ + @ instruction: 0xf7fdf8a5 │ │ │ │ + movwcs fp, #6728 @ 0x1a48 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x942fc │ │ │ │ + blcs 0x9421c │ │ │ │ ldrhi pc, [r5, #-1]! │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - bge 0xf41470 │ │ │ │ + bge 0xfc1390 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - stc2l 7, cr15, [r8], {250} @ 0xfa │ │ │ │ + stc2l 7, cr15, [sl], {250} @ 0xfa │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf8aef7fc │ │ │ │ - blt 0xc82288 │ │ │ │ + @ instruction: 0xf8b0f7fc │ │ │ │ + blt 0xd021a8 │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x184adc │ │ │ │ + b 0x1849fc │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ addsmi r8, r3, #138 @ 0x8a │ │ │ │ rsbshi pc, sl, r2 │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ @ instruction: 0x46218091 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ ldc2 7, cr15, [r4], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf57d0321 │ │ │ │ - stmdbge r4, {r0, r2, r4, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fdff23 │ │ │ │ - movwcs fp, #6672 @ 0x1a10 │ │ │ │ + @ instruction: 0xf7fdff25 │ │ │ │ + movwcs fp, #6674 @ 0x1a12 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x94368 │ │ │ │ + blcs 0x94288 │ │ │ │ strhi pc, [lr, #-1] │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - bge 0x1c14dc │ │ │ │ + bge 0x2413fc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdbge r4, {r0, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - @ instruction: 0xf7fdf899 │ │ │ │ - andcs fp, r1, #248, 18 @ 0x3e0000 │ │ │ │ + @ instruction: 0xf7fdf89b │ │ │ │ + andcs fp, r1, #4096000 @ 0x3e8000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ strbhi pc, [lr], r1 @ │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - blcs 0xa5e14 │ │ │ │ + blcs 0xa5d34 │ │ │ │ ldrbhi pc, [r5], r1 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ msreq CPSR_s, #259072 @ 0x3f400 │ │ │ │ - ldmibge lr, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge r0!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 5, pc, cr0, cr11, {7} │ │ │ │ - ldmiblt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 5, pc, cr2, cr11, {7} │ │ │ │ + ldmiblt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strhi pc, [sp], -r1 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ @ instruction: 0xf41480b4 │ │ │ │ @ instruction: 0xf0415580 │ │ │ │ strtmi r8, [r1], -fp, asr #1 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfe1c234e │ │ │ │ + blx 0x1fc226e │ │ │ │ vadd.i8 d25, d8, d7 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ @ instruction: 0x462b0233 │ │ │ │ - bl 0x12e784 │ │ │ │ + bl 0x12e6a4 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldmcs r0!, {r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1fc2370 │ │ │ │ - ldmiblt r7!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x2042290 │ │ │ │ + ldmiblt r9!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwcc pc, #964 @ 0x3c4 @ │ │ │ │ movwls r3, #33281 @ 0x8201 │ │ │ │ stmdbeq r1!, {r0, r2, r9, ip, pc} │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ subseq r4, r2, r0, lsr r6 │ │ │ │ vhsub.s8 d25, d8, d4 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ - bl 0x104c7c │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ + bl 0x104b9c │ │ │ │ vsubl.u8 q8, d20, d3 │ │ │ │ movwmi r4, #45890 @ 0xb342 │ │ │ │ movwls sl, #26884 @ 0x6904 │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ - blcs 0xfe8c270c │ │ │ │ + blcs 0xfe8c262c │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ movwls r1, #37696 @ 0x9340 │ │ │ │ - @ instruction: 0xf9b6f7fc │ │ │ │ + @ instruction: 0xf9b8f7fc │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fdaa27 │ │ │ │ @ instruction: 0xf3c4b9f9 │ │ │ │ vsubl.u8 q10, d4, d0 │ │ │ │ andcc r3, r1, #0, 6 │ │ │ │ andls r9, r5, #8, 6 @ 0x20000000 │ │ │ │ - bl 0x146870 │ │ │ │ + bl 0x146790 │ │ │ │ @ instruction: 0xf3c40342 │ │ │ │ @ instruction: 0xf0013242 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ andls r0, r4, #82 @ 0x52 │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movtmi pc, #9156 @ 0x23c4 @ │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ @ instruction: 0xf8d20342 │ │ │ │ movwls r2, #31584 @ 0x7b60 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - stmdacs r0, {r0, r1, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mcrrge 4, 3, pc, fp, cr14 @ │ │ │ │ stmiblt lr, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andmi pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwcc pc, #964 @ 0x3c4 @ │ │ │ │ movwls r3, #33281 @ 0x8201 │ │ │ │ stmdbeq r1!, {r0, r2, r9, ip, pc} │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ subseq r4, r2, r0, lsr r6 │ │ │ │ vhsub.s8 d25, d8, d4 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ - bl 0x104d28 │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ + bl 0x104c48 │ │ │ │ vsubl.u8 q8, d20, d3 │ │ │ │ movwmi r4, #45890 @ 0xb342 │ │ │ │ movwls sl, #26884 @ 0x6904 │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ ldrsbcs pc, [r0, #130] @ 0x82 @ │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ movwls r1, #37696 @ 0x9340 │ │ │ │ - @ instruction: 0xf960f7fc │ │ │ │ + @ instruction: 0xf962f7fc │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fdac80 │ │ │ │ vst2.32 {d11,d13}, [r4 :128], r3 │ │ │ │ strteq r1, [r2], -r0, asr #6 │ │ │ │ orrhi pc, sp, #1073741824 @ 0x40000000 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ tstphi r1, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf57d00e7 │ │ │ │ - strtmi sl, [r1], -r9, lsr #18 │ │ │ │ + strtmi sl, [r1], -fp, lsr #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ @ instruction: 0xf9a8f7fa │ │ │ │ vpmax.s8 d25, d8, d6 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x155d7c │ │ │ │ + bl 0x155c9c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fb29a0 │ │ │ │ - @ instruction: 0xf7fdfa93 │ │ │ │ - bcs 0x13291c │ │ │ │ + @ instruction: 0xf7fdfa95 │ │ │ │ + bcs 0x132844 │ │ │ │ adcmi sp, r9, #1073741825 @ 0x40000001 │ │ │ │ - stmdbge lr, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge r0, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43d4281 │ │ │ │ - vmla.i8 d26, d8, d11 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ - bl 0x1451b0 │ │ │ │ + vmla.i8 d26, d8, d13 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ + bl 0x1450d0 │ │ │ │ stmdbge r4, {r1, r7, r9} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ ldmcs r0, {r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf9c2f7fc │ │ │ │ - ldmlt sp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf9c4f7fc │ │ │ │ + ldmlt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ stmiaeq r2!, {r0, r2, r5, r6, r7, sl, fp} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r3, #1602 @ 0x642 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #37639 @ 0x9307 │ │ │ │ andeq pc, r8, #2 │ │ │ │ strls r2, [r4, #-769] @ 0xfffffcff │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432aa904 │ │ │ │ ldrmi r9, [sl], -r5, lsl #4 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9406 │ │ │ │ - @ instruction: 0xf7fdfbbd │ │ │ │ - ldcvs 8, cr11, [r3, #-896]! @ 0xfffffc80 │ │ │ │ + @ instruction: 0xf7fdfbbf │ │ │ │ + ldcvs 8, cr11, [r3, #-904]! @ 0xfffffc78 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 8, 13, sl, fp, cr9 │ │ │ │ + mrrcvs 8, 13, sl, fp, cr11 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmge r4, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r6, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vrshl.s8 d20, d1, d24 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ - bl 0x104e24 │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ + bl 0x104d44 │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00a8f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ - @ instruction: 0xf7fdfb17 │ │ │ │ - ldcvs 8, cr11, [r3, #-712]! @ 0xfffffd38 │ │ │ │ + @ instruction: 0xf7fdfb19 │ │ │ │ + ldcvs 8, cr11, [r3, #-720]! @ 0xfffffd30 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 8, 10, sl, fp, cr11 │ │ │ │ + mrrcvs 8, 10, sl, fp, cr13 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmiage r6!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmiage r8!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vrshl.s8 d20, d1, d24 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ - bl 0x104e80 │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ + bl 0x104da0 │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0098f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ - @ instruction: 0xf7fdfae9 │ │ │ │ - movwcs fp, #2180 @ 0x884 │ │ │ │ + @ instruction: 0xf7fdfaeb │ │ │ │ + movwcs fp, #2182 @ 0x886 │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ ldrmi r4, [sl], -r1, lsl #11 │ │ │ │ vhsub.s8 d25, d8, d9 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ strls r0, [r6, #-563] @ 0xfffffdcd │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ @ instruction: 0xf0053742 │ │ │ │ movwls r0, #34056 @ 0x8508 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf0062f88 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ vshl.s8 q8, q1, q4 │ │ │ │ - vqdmlal.s , d16, d1[7] │ │ │ │ + vsubw.s8 , q0, d29 │ │ │ │ teqmi lr, #1275068416 @ 0x4c000000 │ │ │ │ strls r4, [r4], -ip, lsr #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ - @ instruction: 0xf7fdfac1 │ │ │ │ - ldcvs 8, cr11, [r3, #-368]! @ 0xfffffe90 │ │ │ │ + @ instruction: 0xf7fdfac3 │ │ │ │ + ldcvs 8, cr11, [r3, #-376]! @ 0xfffffe88 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 8, 5, sl, fp, cr5 │ │ │ │ + mrrcvs 8, 5, sl, fp, cr7 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmdage r0, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r2, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vrshl.s8 d20, d1, d24 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ - bl 0x104f2c │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ + bl 0x104e4c │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00d8f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ - @ instruction: 0xf7fdfa93 │ │ │ │ - ldcvs 8, cr11, [r3, #-184]! @ 0xffffff48 │ │ │ │ + @ instruction: 0xf7fdfa95 │ │ │ │ + ldcvs 8, cr11, [r3, #-192]! @ 0xffffff40 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 8, 2, sl, fp, cr7 │ │ │ │ + mrrcvs 8, 2, sl, fp, cr9 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmdage r2!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmdage r4!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vrshl.s8 d20, d1, d24 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ - bl 0x104f88 │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ + bl 0x104ea8 │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00c8f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ - @ instruction: 0xf7fdfa65 │ │ │ │ - strtmi fp, [r1], -r0, lsl #16 │ │ │ │ + @ instruction: 0xf7fdfa67 │ │ │ │ + strtmi fp, [r1], -r2, lsl #16 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf932f7fa │ │ │ │ - blcs 0x1205d0 │ │ │ │ + @ instruction: 0xf92ef7fa │ │ │ │ + blcs 0x1204f0 │ │ │ │ ldrhi pc, [sl, #-769] @ 0xfffffcff │ │ │ │ vqrdmulh.s d2, d1, d0 │ │ │ │ @ instruction: 0xf042851b │ │ │ │ vqsub.s8 d24, d4, d31 │ │ │ │ - vmvn.i32 , #256 @ 0x00000100 │ │ │ │ + vmov.i32 d17, #256 @ 0x00000100 │ │ │ │ stmdbge r4, {r0, r1, r2, r9} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldmdage r2, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r1, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r1, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc28a0 │ │ │ │ - @ instruction: 0xf7fcf893 │ │ │ │ - stcleq 15, cr11, [r5], #824 @ 0x338 │ │ │ │ + @ instruction: 0xf7fcf895 │ │ │ │ + stcleq 15, cr11, [r5], #832 @ 0x340 │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #10 │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ strls r4, [r4, #-821] @ 0xfffffccb │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a2300 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ stmdbge r4, {r0, r3, r8, r9, ip, pc} │ │ │ │ movwcs r9, #4613 @ 0x1205 │ │ │ │ vsubl.u8 q9, d4, d4 │ │ │ │ strls r4, [r6], #-1153 @ 0xfffffb7f │ │ │ │ - blx 0xfe442778 │ │ │ │ - svclt 0x00b1f7fc │ │ │ │ - blvs 0xfe71fc60 │ │ │ │ + blx 0xfe4c2698 │ │ │ │ + svclt 0x00b3f7fc │ │ │ │ + blvs 0xfe71fb80 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - svcge 0x00aaf43c │ │ │ │ + svcge 0x00acf43c │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - strls sl, [r7, #-4005] @ 0xfffff05b │ │ │ │ + strls sl, [r7, #-4007] @ 0xfffff059 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rsbmi pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + adcscc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r4, {r5, r6, r7, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - @ instruction: 0xf9e8f7fb │ │ │ │ - svclt 0x0083f7fc │ │ │ │ + @ instruction: 0xf9eaf7fb │ │ │ │ + svclt 0x0085f7fc │ │ │ │ strls r2, [r7, #-768] @ 0xfffffd00 │ │ │ │ ldrmi r0, [sl], -r5, ror #25 │ │ │ │ andls r4, r9, #48, 12 @ 0x3000000 │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ @ instruction: 0xf0020508 │ │ │ │ teqmi r5, #8, 4 @ 0x80000000 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ movwls r0, #34114 @ 0x8542 │ │ │ │ stmdbge r4, {r1, r3, r5, r8, r9, lr} │ │ │ │ movwcs r9, #4613 @ 0x1205 │ │ │ │ vsubl.u8 q9, d4, d2 │ │ │ │ strls r4, [r6], #-1153 @ 0xfffffb7f │ │ │ │ - blx 0x1142810 │ │ │ │ - svclt 0x0065f7fc │ │ │ │ + blx 0x11c2730 │ │ │ │ + svclt 0x0067f7fc │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vrshl.s8 d20, d1, d24 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ - bl 0x105104 │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ + bl 0x105024 │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0058f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ - @ instruction: 0xf7fcf9a7 │ │ │ │ - @ instruction: 0xf414bf42 │ │ │ │ + @ instruction: 0xf7fcf9a9 │ │ │ │ + @ instruction: 0xf414bf44 │ │ │ │ @ instruction: 0xf47c2340 │ │ │ │ - stmiaeq r2!, {r0, r2, r3, r4, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmiaeq r2!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ andeq pc, r8, #2 │ │ │ │ ldrtmi r9, [r0], -r9, lsl #10 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ vmlsl.u , d4, d2[0] │ │ │ │ tstmi r4, #1107296256 @ 0x42000000 │ │ │ │ stmdbge r4, {r1, r2, r8, r9, ip, pc} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - tstpvs r1, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ + cmpppl r1, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - subseq pc, sp, #80740352 @ 0x4d00000 │ │ │ │ + rscsvc pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ strls r4, [r5], #-821 @ 0xfffffccb │ │ │ │ @ instruction: 0xf7fb9504 │ │ │ │ - @ instruction: 0xf7fcf983 │ │ │ │ - @ instruction: 0xf5b3bf1e │ │ │ │ + @ instruction: 0xf7fcf985 │ │ │ │ + @ instruction: 0xf5b3bf20 │ │ │ │ @ instruction: 0xf47c5f84 │ │ │ │ - @ instruction: 0xf404af19 │ │ │ │ + @ instruction: 0xf404af1b │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ rsceq r8, r3, sl, asr #12 │ │ │ │ - svcge 0x0010f57c │ │ │ │ + svcge 0x0012f57c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x24471c │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + bls 0x24463c │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf87af7fb │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr11, cr12, {7} │ │ │ │ + @ instruction: 0xf87cf7fb │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr13, cr12, {7} │ │ │ │ stcleq 5, cr9, [r5], #28 │ │ │ │ ldrtmi r0, [r0], -r2, lsr #17 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ @ instruction: 0xf0024335 │ │ │ │ strls r0, [r4, #-520] @ 0xfffffdf8 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ movwcs r4, #810 @ 0x32a │ │ │ │ stmdbge r4, {r0, r2, r9, ip, pc} │ │ │ │ vsubl.u8 q9, d4, d4 │ │ │ │ stmib sp, {r0, r7, sl, lr}^ │ │ │ │ strls r3, [r6], #-776 @ 0xfffffcf8 │ │ │ │ - @ instruction: 0xf9bcf7fb │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr15, cr12, {7} │ │ │ │ - blvs 0xfe71fe04 │ │ │ │ + @ instruction: 0xf9bef7fb │ │ │ │ + mcrlt 7, 7, pc, cr1, cr12, {7} @ │ │ │ │ + blvs 0xfe71fd24 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr8, cr12, {1} │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr10, cr12, {1} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - @ instruction: 0xf3c4aed3 │ │ │ │ + @ instruction: 0xf3c4aed5 │ │ │ │ vrshl.s8 d20, d1, d24 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ strls r0, [r6, #-563] @ 0xfffffdcd │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ movwcs r0, #3302 @ 0xce6 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00e8f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #37639 @ 0x9307 │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - @ instruction: 0xf916f7fb │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr1, cr12, {7} │ │ │ │ - blvs 0xfe71fe60 │ │ │ │ + @ instruction: 0xf918f7fb │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr3, cr12, {7} │ │ │ │ + blvs 0xfe71fd80 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mcrge 4, 5, pc, cr10, cr12, {1} @ │ │ │ │ + mcrge 4, 5, pc, cr12, cr12, {1} @ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - strls sl, [r7, #-3749] @ 0xfffff15b │ │ │ │ + strls sl, [r7, #-3751] @ 0xfffff159 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rsbmi pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + adcscc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r4, {r4, r6, r7, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - @ instruction: 0xf8e8f7fb │ │ │ │ - mcrlt 7, 4, pc, cr3, cr12, {7} @ │ │ │ │ - blvs 0xfe71febc │ │ │ │ + @ instruction: 0xf8eaf7fb │ │ │ │ + mcrlt 7, 4, pc, cr5, cr12, {7} @ │ │ │ │ + blvs 0xfe71fddc │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr12, cr12, {1} │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr14, cr12, {1} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - strls sl, [r7, #-3703] @ 0xfffff189 │ │ │ │ + strls sl, [r7, #-3705] @ 0xfffff187 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rsbmi pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + adcscc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r4, {r6, r7, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - @ instruction: 0xf8baf7fb │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr5, cr12, {7} │ │ │ │ + @ instruction: 0xf8bcf7fb │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr7, cr12, {7} │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x129e70 │ │ │ │ + bl 0x129d90 │ │ │ │ ldrtmi r0, [r0], -r5, lsl #5 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ @ instruction: 0xf0053742 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r4, r5, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ strls r9, [r4], -r9, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ - @ instruction: 0xf7fcf897 │ │ │ │ - strls fp, [r7, #-3634] @ 0xfffff1ce │ │ │ │ + @ instruction: 0xf7fcf899 │ │ │ │ + strls fp, [r7, #-3636] @ 0xfffff1cc │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r5, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - @ instruction: 0xf874f7fb │ │ │ │ - mcrlt 7, 0, pc, cr15, cr12, {7} @ │ │ │ │ + @ instruction: 0xf876f7fb │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr1, cr12, {7} │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vrshl.s8 d20, d1, d24 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ - bl 0x1053b0 │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ + bl 0x1052d0 │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0018f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ - @ instruction: 0xf7fcf851 │ │ │ │ - strls fp, [r7, #-3564] @ 0xfffff214 │ │ │ │ + @ instruction: 0xf7fcf853 │ │ │ │ + strls fp, [r7, #-3566] @ 0xfffff212 │ │ │ │ stmiaeq r2!, {r0, r2, r5, r6, r7, sl, fp} │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ andeq pc, r8, #2 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ @ instruction: 0x432a0542 │ │ │ │ andls r2, r5, #0, 6 │ │ │ │ andcs sl, r1, #4, 18 @ 0x10000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7fb9406 │ │ │ │ - @ instruction: 0xf7fcf8ad │ │ │ │ - movwcs fp, #3536 @ 0xdd0 │ │ │ │ + @ instruction: 0xf7fcf8af │ │ │ │ + movwcs fp, #3538 @ 0xdd2 │ │ │ │ stcleq 5, cr9, [r5], #28 │ │ │ │ @ instruction: 0x4630461a │ │ │ │ vsubl.u8 , d4, d9 │ │ │ │ stmiaeq r2!, {r1, r6, r9, sl, ip, sp} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ andeq pc, r8, #2 │ │ │ │ strls r4, [r4, #-821] @ 0xfffffccb │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a9308 │ │ │ │ andls sl, r5, #4, 18 @ 0x10000 │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9406 │ │ │ │ - @ instruction: 0xf7fcf88f │ │ │ │ - @ instruction: 0xf3c4bdb2 │ │ │ │ + @ instruction: 0xf7fcf891 │ │ │ │ + @ instruction: 0xf3c4bdb4 │ │ │ │ vrshl.s8 d20, d1, d24 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ strls r0, [r6, #-563] @ 0xfffffdcd │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ movwcs r0, #3302 @ 0xce6 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0068f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #37639 @ 0x9307 │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - @ instruction: 0xfff4f7fa │ │ │ │ - stclt 7, cr15, [pc, #1008] @ 0x84fc4 │ │ │ │ - blvs 0xfe7200a4 │ │ │ │ + @ instruction: 0xfff6f7fa │ │ │ │ + ldclt 7, cr15, [r1, #1008] @ 0x3f0 │ │ │ │ + blvs 0xfe71ffc4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stcge 4, cr15, [r8, #240] @ 0xf0 │ │ │ │ + stcge 4, cr15, [sl, #240] @ 0xf0 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - strls sl, [r7, #-3459] @ 0xfffff27d │ │ │ │ + strls sl, [r7, #-3461] @ 0xfffff27b │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - rsbmi pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + adcscc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r4, {r4, r5, r6, r7, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - @ instruction: 0xffc6f7fa │ │ │ │ - stcllt 7, cr15, [r1, #-1008]! @ 0xfffffc10 │ │ │ │ + @ instruction: 0xffc8f7fa │ │ │ │ + stcllt 7, cr15, [r3, #-1008]! @ 0xfffffc10 │ │ │ │ addcs r0, r0, #10682368 @ 0xa30000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ smlalbteq pc, r2, r4, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ movwmi r4, #45090 @ 0xb022 │ │ │ │ svccc 0x0000f5b2 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ @@ -119378,261 +119322,261 @@ │ │ │ │ teqphi r1, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ stmib sp, {r0, r3, r6, r7, r8, sl, pc}^ │ │ │ │ ldrtmi r3, [r0], -r4, lsl #2 │ │ │ │ movwcs sl, #10500 @ 0x2904 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ - @ instruction: 0xf84af7fc │ │ │ │ + @ instruction: 0xf84cf7fc │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fca986 │ │ │ │ @ instruction: 0xf8d1bda9 │ │ │ │ @ instruction: 0x46302a70 │ │ │ │ @ instruction: 0xf7fca904 │ │ │ │ - stmdacs r0, {r0, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r0, #496]! @ 0x1f0 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - stcge 4, cr15, [ip, #-496]! @ 0xfffffe10 │ │ │ │ + stcge 4, cr15, [lr, #-496]! @ 0xfffffe10 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ ldmib sp, {r0, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r2, sl, #4, 6 @ 0x10000000 │ │ │ │ - stcge 4, cr15, [r0, #-240]! @ 0xffffff10 │ │ │ │ + stcge 4, cr15, [r2, #-240]! @ 0xffffff10 │ │ │ │ @ instruction: 0xf7fe2302 │ │ │ │ @ instruction: 0xf8d1bad4 │ │ │ │ @ instruction: 0x46302a10 │ │ │ │ @ instruction: 0xf7fca904 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r2, #496] @ 0x1f0 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - stcge 4, cr15, [lr, #-496] @ 0xfffffe10 │ │ │ │ + ldcge 4, cr15, [r0, #-496] @ 0xfffffe10 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ ldmib sp, {r0, r1, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r2, sl, #4, 6 @ 0x10000000 │ │ │ │ - stcge 4, cr15, [r2, #-240] @ 0xffffff10 │ │ │ │ + stcge 4, cr15, [r4, #-240] @ 0xffffff10 │ │ │ │ @ instruction: 0xf7fd2302 │ │ │ │ @ instruction: 0xf3c4b928 │ │ │ │ vhsub.s8 d21, d8, d1 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, r9}^ │ │ │ │ - bl 0x14e120 │ │ │ │ + bl 0x14e040 │ │ │ │ strls r0, [r9, #-898] @ 0xfffffc7e │ │ │ │ ldrtmi r0, [r0], -r5, lsr #18 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbmi pc, [r2], -r4, asr #7 @ │ │ │ │ stccs 8, cr15, [r8], {211} @ 0xd3 │ │ │ │ teqmi r5, #10682368 @ 0xa30000 │ │ │ │ strls sl, [r4, #-2308] @ 0xfffff6fc │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3405 │ │ │ │ - @ instruction: 0xf7fcfa2f │ │ │ │ - @ instruction: 0x4621bcdc │ │ │ │ + @ instruction: 0xf7fcfa31 │ │ │ │ + @ instruction: 0x4621bcde │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - mrc2 7, 4, pc, cr4, cr9, {7} │ │ │ │ + mcr2 7, 4, pc, cr12, cr9, {7} @ │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ pkhtbcs pc, r0, r2, asr #17 @ │ │ │ │ - ldc2 7, cr15, [r0, #1004] @ 0x3ec │ │ │ │ - stcllt 7, cr15, [fp], {252} @ 0xfc │ │ │ │ + ldc2 7, cr15, [r2, #1004] @ 0x3ec │ │ │ │ + stcllt 7, cr15, [sp], {252} @ 0xfc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x284774 │ │ │ │ + bls 0x284674 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1d6630 │ │ │ │ + bl 0x1d6550 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb25c0 │ │ │ │ - @ instruction: 0xf7fcfd7f │ │ │ │ - @ instruction: 0x4621bcba │ │ │ │ + @ instruction: 0xf7fcfd81 │ │ │ │ + @ instruction: 0x4621bcbc │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - mrc2 7, 3, pc, cr2, cr9, {7} │ │ │ │ + mcr2 7, 3, pc, cr10, cr9, {7} @ │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2650f8d2 │ │ │ │ - stc2l 7, cr15, [lr, #-1004]! @ 0xfffffc14 │ │ │ │ - stclt 7, cr15, [r9], #1008 @ 0x3f0 │ │ │ │ + ldc2l 7, cr15, [r0, #-1004]! @ 0xfffffc14 │ │ │ │ + stclt 7, cr15, [fp], #1008 @ 0x3f0 │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ ldrtmi r9, [r0], -r6 │ │ │ │ stmdbge r4, {r0, r1, r2, r8, ip, pc} │ │ │ │ stmdacs r0!, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - @ instruction: 0xf7fcf96d │ │ │ │ - @ instruction: 0x4621bc98 │ │ │ │ + @ instruction: 0xf7fcf96f │ │ │ │ + @ instruction: 0x4621bc9a │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - mrc2 7, 2, pc, cr0, cr9, {7} │ │ │ │ + mcr2 7, 2, pc, cr8, cr9, {7} @ │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2620f8d2 │ │ │ │ - stc2l 7, cr15, [ip, #-1004] @ 0xfffffc14 │ │ │ │ - stclt 7, cr15, [r7], {252} @ 0xfc │ │ │ │ + stc2l 7, cr15, [lr, #-1004] @ 0xfffffc14 │ │ │ │ + stclt 7, cr15, [r9], {252} @ 0xfc │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x169614 │ │ │ │ + bl 0x169534 │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ vmlal.u , d4, d2[0] │ │ │ │ ldrtmi r4, [r0], -r2, asr #2 │ │ │ │ andls r0, r4, #82 @ 0x52 │ │ │ │ - blcs 0x18c3154 │ │ │ │ + blcs 0x18c3074 │ │ │ │ movwls r2, #21248 @ 0x5300 │ │ │ │ @ instruction: 0xf0030923 │ │ │ │ movwmi r0, #45832 @ 0xb308 │ │ │ │ movwls sl, #26884 @ 0x6904 │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ movwls r1, #37696 @ 0x9340 │ │ │ │ - stc2 7, cr15, [sl], {251} @ 0xfb │ │ │ │ + stc2 7, cr15, [ip], {251} @ 0xfb │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fca8b4 │ │ │ │ - bl 0x1f4168 │ │ │ │ + bl 0x1f4088 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r6, r4, lsl #6 │ │ │ │ tstls r7, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a904 │ │ │ │ movwcs r2, #2544 @ 0x9f0 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf924f7fc │ │ │ │ - mcrrlt 7, 15, pc, pc, cr12 @ │ │ │ │ + @ instruction: 0xf926f7fc │ │ │ │ + mrrclt 7, 15, pc, r1, cr12 @ │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ ldrtmi r9, [r0], -r6 │ │ │ │ stmdbge r4, {r0, r1, r2, r8, ip, pc} │ │ │ │ - bcs 0x14c31bc │ │ │ │ + bcs 0x14c30dc │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - @ instruction: 0xf7fcf913 │ │ │ │ - vmvn.i32 d27, #52991 @ 0x0000ceff │ │ │ │ + @ instruction: 0xf7fcf915 │ │ │ │ + vqdmulh.s , q2, d0[0] │ │ │ │ movwls r5, #37377 @ 0x9201 │ │ │ │ movwcs lr, #31181 @ 0x79cd │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x147320 │ │ │ │ + bl 0x147240 │ │ │ │ ldrtmi r0, [r0], -r2, lsl #7 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbmi pc, [r2], -r4, asr #7 @ │ │ │ │ stmdbge r4, {r0, r2, r4, r5, r8, r9, lr} │ │ │ │ ldclcs 8, cr15, [r8], #-844 @ 0xfffffcb4 │ │ │ │ strls r0, [r4, #-2211] @ 0xfffff75d │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3405 │ │ │ │ - @ instruction: 0xf7fcf96d │ │ │ │ - @ instruction: 0x4621bc1a │ │ │ │ + @ instruction: 0xf7fcf96f │ │ │ │ + @ instruction: 0x4621bc1c │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - ldc2l 7, cr15, [r2, #996] @ 0x3e4 │ │ │ │ + stc2l 7, cr15, [sl, #996] @ 0x3e4 │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ ldrbcs pc, [r0, #2258]! @ 0x8d2 @ │ │ │ │ - stc2l 7, cr15, [lr], {251} @ 0xfb │ │ │ │ - stclt 7, cr15, [r9], {252} @ 0xfc │ │ │ │ + ldc2l 7, cr15, [r0], {251} @ 0xfb │ │ │ │ + stclt 7, cr15, [fp], {252} @ 0xfc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x2845f0 │ │ │ │ + bls 0x2844f0 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1d67b4 │ │ │ │ + bl 0x1d66d4 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2720 │ │ │ │ - @ instruction: 0xf7fcfcbd │ │ │ │ - @ instruction: 0x4621bbf8 │ │ │ │ + @ instruction: 0xf7fcfcbf │ │ │ │ + @ instruction: 0x4621bbfa │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93307 │ │ │ │ vfma.f32 d31, d24, d5 │ │ │ │ - vqdmlal.s q10, d16, d0[5] │ │ │ │ - bls 0x205be8 │ │ │ │ + vbic.i32 d20, #1024 @ 0x00000400 │ │ │ │ + bls 0x205b08 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ - stc2l 7, cr15, [ip, #1004]! @ 0x3ec │ │ │ │ + stc2l 7, cr15, [lr, #1004]! @ 0x3ec │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ sha1c.32 q13, q4, │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d16, d0[1] │ │ │ │ @ instruction: 0xf7fe0533 │ │ │ │ @ instruction: 0xf5b3bb27 │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ @ instruction: 0xf1b38003 │ │ │ │ @ instruction: 0xf47c5f80 │ │ │ │ - @ instruction: 0x4621abd3 │ │ │ │ + @ instruction: 0x4621abd5 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ stc2l 7, cr15, [r8, #996]! @ 0x3e4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xc42f4e │ │ │ │ - bllt 0xff282f54 │ │ │ │ + blx 0xcc2e6e │ │ │ │ + bllt 0xff302e74 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ ldrhi pc, [sl], #-1 │ │ │ │ @ instruction: 0xf57c00e2 │ │ │ │ - @ instruction: 0x4621abbd │ │ │ │ + @ instruction: 0x4621abbf │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ ldc2 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ vpmax.s8 d25, d8, d6 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x156854 │ │ │ │ + bl 0x156774 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2940 │ │ │ │ - @ instruction: 0xf7fcfd27 │ │ │ │ - @ instruction: 0xf5b2bba8 │ │ │ │ + @ instruction: 0xf7fcfd29 │ │ │ │ + @ instruction: 0xf5b2bbaa │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ @ instruction: 0xf1b287c2 │ │ │ │ @ instruction: 0xf47c5f80 │ │ │ │ - @ instruction: 0x4621ab9f │ │ │ │ + strtmi sl, [r1], -r1, lsr #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [r8, #996] @ 0x3e4 │ │ │ │ + ldc2 7, cr15, [r4, #996] @ 0x3e4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfff42fb4 │ │ │ │ - bllt 0xfe582fbc │ │ │ │ + blx 0xfffc2ed4 │ │ │ │ + bllt 0xfe602edc │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ msrhi CPSR_fxc, #1 │ │ │ │ @ instruction: 0xf57c00e0 │ │ │ │ - strtmi sl, [r1], -r9, lsl #23 │ │ │ │ + strtmi sl, [r1], -fp, lsl #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ stc2 7, cr15, [r8], {249} @ 0xf9 │ │ │ │ vpmax.s8 d25, d8, d6 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x1568bc │ │ │ │ + bl 0x1567dc │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2900 │ │ │ │ - @ instruction: 0xf7fcfcf3 │ │ │ │ - @ instruction: 0xf404bb74 │ │ │ │ + @ instruction: 0xf7fcfcf5 │ │ │ │ + @ instruction: 0xf404bb76 │ │ │ │ strteq r1, [r2], -r0, asr #6 │ │ │ │ adcshi pc, r8, r1, lsl #2 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ strbhi pc, [r3], #-1 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x243e90 │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + bls 0x243db0 │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0x10c338c │ │ │ │ - blx 0xfe9c302e │ │ │ │ - bllt 0x1603038 │ │ │ │ + blcs 0x10c32ac │ │ │ │ + blx 0xfea42f4e │ │ │ │ + bllt 0x1682f58 │ │ │ │ @ instruction: 0xf1010623 │ │ │ │ vhadd.s8 q12, q7, │ │ │ │ vsubw.s8 q8, q0, d15 │ │ │ │ eormi r0, r3, lr, ror r3 │ │ │ │ vsubl.s8 q9, d0, d13 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ ldrbthi pc, [r9], #1 @ │ │ │ │ @@ -119643,22 +119587,22 @@ │ │ │ │ strhi pc, [r6, #-1]! │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ teqphi pc, #1 @ p-variant is OBSOLETE │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x243e28 │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + bls 0x243d48 │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - bcs 0xfe8c33f4 │ │ │ │ - blx 0x1cc3096 │ │ │ │ - bllt 0x9030a0 │ │ │ │ + bcs 0xfe8c3314 │ │ │ │ + blx 0x1d42fb6 │ │ │ │ + bllt 0x982fc0 │ │ │ │ svcne 0x0078f5b2 │ │ │ │ strthi pc, [fp], #-1 │ │ │ │ @ instruction: 0xf001428a │ │ │ │ @ instruction: 0xf5b28141 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0xf5b28456 │ │ │ │ @ instruction: 0xf0011f50 │ │ │ │ @@ -119668,108 +119612,108 @@ │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ @ instruction: 0xf5b3857d │ │ │ │ @ instruction: 0xf0411f48 │ │ │ │ @ instruction: 0x4621813b │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - stc2l 7, cr15, [r4, #996]! @ 0x3e4 │ │ │ │ + stc2l 7, cr15, [r6, #996]! @ 0x3e4 │ │ │ │ vqdmulh.s d25, d8, d6 │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ - bl 0x1c65d0 │ │ │ │ + vmls.f d18, d16, d0[1] │ │ │ │ + bl 0x1c64f0 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1760 @ 0x6e0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r2, #-1000] @ 0xfffffc18 │ │ │ │ + ldc2l 7, cr15, [r4, #-1000] @ 0xfffffc18 │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ @ instruction: 0x4621ab59 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2 7, cr15, [r2], #996 @ 0x3e4 │ │ │ │ + ldc2 7, cr15, [sl], {249} @ 0xf9 │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ usatcs pc, #16, r2, asr #17 @ │ │ │ │ - blx 0xfe84312a │ │ │ │ - blt 0xff703130 │ │ │ │ + blx 0xfe8c304a │ │ │ │ + blt 0xff783050 │ │ │ │ svcvs 0x00e0f5b3 │ │ │ │ - bge 0xff5c2338 │ │ │ │ + bge 0xff642258 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdbge r4, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fcfa11 │ │ │ │ - vst1.64 {d11-d12}, [r4], r8 │ │ │ │ + @ instruction: 0xf7fcfa13 │ │ │ │ + vst1.64 {d11-d12}, [r4], sl │ │ │ │ strteq r1, [r0], -r0, asr #6 │ │ │ │ @ instruction: 0x81b9f101 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ eorhi pc, sl, #1 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x243d38 │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + bls 0x243c58 │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0x4c34e4 │ │ │ │ - blx 0xffec3184 │ │ │ │ - blt 0xfeb03190 │ │ │ │ + blcs 0x4c3404 │ │ │ │ + blx 0xfff430a4 │ │ │ │ + blt 0xfeb830b0 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9f6f7f9 │ │ │ │ - bls 0x2ab5c0 │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + blx 0xd430ac │ │ │ │ + bls 0x2ab4e0 │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x116a78 │ │ │ │ + bl 0x116998 │ │ │ │ stmdbge r4, {r0, r6, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0xfe8c3510 │ │ │ │ - blx 0xfef431b4 │ │ │ │ + blcs 0xfe8c3430 │ │ │ │ + blx 0xfefc30d4 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fcadad │ │ │ │ @ instruction: 0xf1b3bafd │ │ │ │ @ instruction: 0xf47c5f80 │ │ │ │ - strtmi sl, [r1], -fp, lsl #21 │ │ │ │ + strtmi sl, [r1], -sp, lsl #21 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [r6], #-996 @ 0xfffffc1c │ │ │ │ + mrrc2 7, 15, pc, lr, cr9 @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf9e6f7fb │ │ │ │ - blt 0x20831e4 │ │ │ │ + @ instruction: 0xf9e8f7fb │ │ │ │ + blt 0xfe103104 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ movwhi pc, #32769 @ 0x8001 @ │ │ │ │ svcne 0x0048f5b3 │ │ │ │ ldrhi pc, [r6, #0]! │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ addmi r0, fp, #48, 2 │ │ │ │ mvnhi pc, #1 │ │ │ │ @ instruction: 0xf0404293 │ │ │ │ strtmi r8, [r1], -r3, asr #11 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93307 │ │ │ │ - blls 0x243e54 │ │ │ │ - ldrbcc pc, [r4, #-584]! @ 0xfffffdb8 @ │ │ │ │ + blls 0x243d74 │ │ │ │ + strbcs pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ldmdacs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - stc2l 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ + stc2l 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ strtmi sl, [r1], -r3, asr #21 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x9c323a │ │ │ │ + blx 0x9c315a │ │ │ │ stmdbge r4, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x1d6b1c │ │ │ │ + bl 0x1d6a3c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2880 │ │ │ │ - @ instruction: 0xf7fcff19 │ │ │ │ - @ instruction: 0xf5b2ba44 │ │ │ │ + @ instruction: 0xf7fcff1b │ │ │ │ + @ instruction: 0xf5b2ba46 │ │ │ │ @ instruction: 0xf0011f78 │ │ │ │ addmi r8, sl, #1073741871 @ 0x4000002f │ │ │ │ strbthi pc, [fp], r0 @ │ │ │ │ svcne 0x0040f5b2 │ │ │ │ ldrbthi pc, [r5], #1 @ │ │ │ │ svcne 0x0050f5b2 │ │ │ │ strbthi pc, [r0], #1 @ │ │ │ │ @@ -119779,1742 +119723,1742 @@ │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ @ instruction: 0x83b9f001 │ │ │ │ svcne 0x0048f5b3 │ │ │ │ strbthi pc, [r5], r0, asr #32 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f99509 │ │ │ │ - blls 0x2446d0 │ │ │ │ - ldrbcc pc, [r4, #-584]! @ 0xfffffdb8 @ │ │ │ │ + blls 0x2445f8 │ │ │ │ + strbcs pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2780f8d3 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x1fc24c4 │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x1fc23e4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x2841f8 │ │ │ │ + bls 0x2840f8 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1d6bac │ │ │ │ + bl 0x1d6acc │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2790 │ │ │ │ - @ instruction: 0xf7fcfac1 │ │ │ │ - @ instruction: 0x4621b9fc │ │ │ │ + @ instruction: 0xf7fcfac3 │ │ │ │ + @ instruction: 0x4621b9fe │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0x1c432ee │ │ │ │ - blvs 0xfe7207d8 │ │ │ │ + blx 0x1b4320e │ │ │ │ + blvs 0xfe7206f8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ stmdbge r1!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - blls 0x26f890 │ │ │ │ - ldrbcc pc, [r4, #-584]! @ 0xfffffdb8 @ │ │ │ │ + blls 0x26f7b0 │ │ │ │ + strbcs pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - mrc2 7, 5, pc, cr0, cr11, {7} │ │ │ │ + mrc2 7, 5, pc, cr2, cr11, {7} │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ @ instruction: 0xf7feaa47 │ │ │ │ strtmi fp, [r1], -lr, asr #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0x1343336 │ │ │ │ - blvs 0xfe720820 │ │ │ │ + blx 0x1243256 │ │ │ │ + blvs 0xfe720740 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmibge r7!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - blls 0x26fa30 │ │ │ │ - ldrbcc pc, [r4, #-584]! @ 0xfffffdb8 @ │ │ │ │ + blls 0x26f950 │ │ │ │ + strbcs pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ubfxcs pc, r3, #17, #17 │ │ │ │ - mcr2 7, 4, pc, cr12, cr11, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr14, cr11, {7} @ │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ @ instruction: 0xf7feaa23 │ │ │ │ vst2.32 {d27,d29}, [pc :128], r4 │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - stmibge ip!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmibge lr!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdbge r4, {r0, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fcf9a9 │ │ │ │ - bcs 0xb3a34 │ │ │ │ - ldmibge ip, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fcf9ab │ │ │ │ + bcs 0xb395c │ │ │ │ + ldmibge lr, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c4b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - vmul.i8 d26, d24, d7 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ - bl 0x146098 │ │ │ │ + vmul.i8 d26, d24, d9 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ + bl 0x145fb8 │ │ │ │ stmdbge r4, {r7, r9} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr2, {6} │ │ │ │ - blx 0x14433c8 │ │ │ │ - stmiblt r9, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x14c32e8 │ │ │ │ + stmiblt fp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43c2a00 │ │ │ │ - mcrrvs 9, 8, sl, fp, cr5 @ │ │ │ │ + mcrrvs 9, 8, sl, fp, cr7 @ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmibge r0, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + stmibge r2, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r0, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2308 @ 0x904 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb2e78 │ │ │ │ - @ instruction: 0xf7fcfa37 │ │ │ │ - @ instruction: 0x4621b972 │ │ │ │ + @ instruction: 0xf7fcfa39 │ │ │ │ + @ instruction: 0x4621b974 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xff843402 │ │ │ │ + blx 0xff8c3322 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf950f7fb │ │ │ │ - stmdblt r5!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf952f7fb │ │ │ │ + stmdblt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - rsceq pc, r2, #1327104 @ 0x144000 │ │ │ │ - ldmdbge sl, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 0xfe72090c │ │ │ │ + rsceq pc, r2, #91136 @ 0x16400 │ │ │ │ + ldmdbge ip, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + blvs 0xfe72082c │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdbge r4, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbge r6, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2383 @ 0x94f │ │ │ │ + movwcs sl, #2385 @ 0x951 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vsubl.s8 q10, d0, d17 │ │ │ │ + vmlal.s , d16, d1[0] │ │ │ │ @ instruction: 0xf7fa0207 │ │ │ │ - @ instruction: 0xf7fcfd37 │ │ │ │ - strtmi fp, [r1], -r4, asr #18 │ │ │ │ + @ instruction: 0xf7fcfd39 │ │ │ │ + strtmi fp, [r1], -r6, asr #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x84345e │ │ │ │ + blx 0x64337e │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf81cf7fb │ │ │ │ - ldmdblt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf81ef7fb │ │ │ │ + ldmdblt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f93308 │ │ │ │ - bls 0x2438a8 │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + bls 0x2438c0 │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - bcs 0xff0c37f4 │ │ │ │ - blx 0x443496 │ │ │ │ + bcs 0xff0c3714 │ │ │ │ + blx 0x4c33b6 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fca89d │ │ │ │ strtmi fp, [r1], -fp, lsl #19 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0x14c34a8 │ │ │ │ - blcs 0x121394 │ │ │ │ + blx 0x13c33c8 │ │ │ │ + blcs 0x1212b4 │ │ │ │ cmpphi pc, #67108864 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ vqrdmulh.s d2, d1, d0 │ │ │ │ @ instruction: 0xf041834e │ │ │ │ vcge.s8 q12, q2, │ │ │ │ - vmov.i32 d20, #256 @ 0x00000100 │ │ │ │ + vrshr.s64 d19, d17, #64 │ │ │ │ stmdbge r4, {r0, r1, r2, r9} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - stmdacs r0, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldmdbge r0!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdals r7, {r0, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb28c0 │ │ │ │ - @ instruction: 0xf7fcf9b1 │ │ │ │ - @ instruction: 0xf7f9b8ec │ │ │ │ - bls 0x243adc │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + @ instruction: 0xf7fcf9b3 │ │ │ │ + @ instruction: 0xf7f9b8ee │ │ │ │ + bls 0x2439fc │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1743520 │ │ │ │ - ldmlt fp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x17c3440 │ │ │ │ + ldmlt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdbge r4, {r0, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fcf875 │ │ │ │ - stmiaeq r2!, {r1, r2, r3, r6, r7, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcf877 │ │ │ │ + stmiaeq r2!, {r4, r6, r7, fp, ip, sp, pc} │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ vaddl.u8 q8, d4, d2 │ │ │ │ @ instruction: 0xf0020342 │ │ │ │ - b 0x185d88 │ │ │ │ + b 0x185ca8 │ │ │ │ tstmi sl, #0, 14 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ orrmi pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svccc 0x0000f5b7 │ │ │ │ andhi pc, r3, #1 │ │ │ │ rscshi pc, r7, r1, lsl #4 │ │ │ │ @ instruction: 0xf0012f00 │ │ │ │ stmib sp, {r2, r3, r4, r6, r7, r9, pc}^ │ │ │ │ andcs r2, r0, #4, 2 │ │ │ │ stmdbge r4, {r3, r9, ip, pc} │ │ │ │ vhsub.s8 d25, d8, d9 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ @ instruction: 0x46300233 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movwls r9, #25863 @ 0x6507 │ │ │ │ ldccs 8, cr15, [r8], {210} @ 0xd2 │ │ │ │ - blx 0x5c359a │ │ │ │ + blx 0x6434ba │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fcacf2 │ │ │ │ strtmi fp, [r1], -fp, lsl #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x3435aa │ │ │ │ + blx 0x3c34ca │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xffb8f7fa │ │ │ │ - ldmlt r1, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xffbaf7fa │ │ │ │ + ldmlt r3, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f93308 │ │ │ │ - stmdbge r4, {r0, r1, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fcf80b │ │ │ │ - stmdage r4, {r2, r7, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcf80d │ │ │ │ + stmdage r4, {r1, r2, r7, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf870f7f9 │ │ │ │ + blx 0x1ec34fc │ │ │ │ @ instruction: 0xf57c02e0 │ │ │ │ - ldcvs 8, cr10, [r3, #-484]! @ 0xfffffe1c │ │ │ │ + ldcvs 8, cr10, [r3, #-492]! @ 0xfffffe14 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - mrrcvs 8, 7, sl, fp, cr3 │ │ │ │ + mrrcvs 8, 7, sl, fp, cr5 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmdage lr!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r0!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ - rsbscc pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + andscc pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ - mrrc2 7, 15, pc, r6, cr10 @ │ │ │ │ - stmdalt r3!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrrc2 7, 15, pc, r8, cr10 @ │ │ │ │ + stmdalt r5!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - ldcvs 8, cr15, [r3, #-444]! @ 0xfffffe44 │ │ │ │ + vldmdbvs r3!, {s30-s82} │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - mrrcvs 8, 5, sl, fp, cr5 │ │ │ │ + mrrcvs 8, 5, sl, fp, cr7 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmdage r0, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r2, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ - rsbsmi pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + andsmi pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ - ldc2 7, cr15, [r8], #-1000 @ 0xfffffc18 │ │ │ │ - stmdalt r5, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [sl], #-1000 @ 0xfffffc18 │ │ │ │ + stmdalt r7, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - rsceq pc, r1, #3211264 @ 0x310000 │ │ │ │ - ldmdage sl!, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe720b4c │ │ │ │ + rsceq pc, r1, #233472 @ 0x39000 │ │ │ │ + ldmdage ip!, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + blvs 0xfe720a6c │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdage r4!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage r6!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2095 @ 0x82f │ │ │ │ + movwcs sl, #2097 @ 0x831 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vmlal.s q10, d16, d1[2] │ │ │ │ + vmlal.s q10, d0, d1[6] │ │ │ │ @ instruction: 0xf7fa0207 │ │ │ │ - @ instruction: 0xf7fcfc17 │ │ │ │ - strtmi fp, [r1], -r4, lsr #16 │ │ │ │ + @ instruction: 0xf7fcfc19 │ │ │ │ + strtmi fp, [r1], -r6, lsr #16 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf830f7f9 │ │ │ │ - blvs 0xfe720b88 │ │ │ │ + @ instruction: 0xf9f6f7f9 │ │ │ │ + blvs 0xfe720aa8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdage r6, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage r8, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2065 @ 0x811 │ │ │ │ + movwcs sl, #2067 @ 0x813 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vmov.i32 d21, #3328 @ 0x00000d00 │ │ │ │ + vrshr.s64 d20, d29, #64 │ │ │ │ @ instruction: 0xf7fa0207 │ │ │ │ - @ instruction: 0xf7fcfbf9 │ │ │ │ - strtmi fp, [r1], -r6, lsl #16 │ │ │ │ + @ instruction: 0xf7fcfbfb │ │ │ │ + strtmi fp, [r1], -r8, lsl #16 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf812f7f9 │ │ │ │ - blvs 0xfe720bc4 │ │ │ │ + @ instruction: 0xf9d8f7f9 │ │ │ │ + blvs 0xfe720ae4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - svcge 0x00f8f43b │ │ │ │ + svcge 0x00faf43b │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43b6f60 │ │ │ │ - movwcs sl, #4083 @ 0xff3 │ │ │ │ + movwcs sl, #4085 @ 0xff5 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vmlal.s , d16, d1[3] │ │ │ │ + vmlal.s , d0, d1[7] │ │ │ │ @ instruction: 0xf7fa0207 │ │ │ │ - @ instruction: 0xf7fbfbdb │ │ │ │ - andcs fp, r0, #232, 30 @ 0x3a0 │ │ │ │ - @ instruction: 0x43b5f248 │ │ │ │ + @ instruction: 0xf7fbfbdd │ │ │ │ + andcs fp, r0, #936 @ 0x3a8 │ │ │ │ + mvnscc pc, #72, 4 @ 0x80000004 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andvc lr, r6, #3358720 @ 0x334000 │ │ │ │ - adcscc pc, r9, #72, 4 @ 0x80000004 │ │ │ │ + subscc pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf89cf7fb │ │ │ │ - svclt 0x00d7f7fb │ │ │ │ + @ instruction: 0xf89ef7fb │ │ │ │ + svclt 0x00d9f7fb │ │ │ │ vhsub.s8 d18, d8, d0 │ │ │ │ - vrsra.s64 d21, d13, #64 │ │ │ │ + vrsra.s64 q10, , #64 │ │ │ │ stmib sp, {r0, r1, r4, r8, r9}^ │ │ │ │ vhsub.s8 d23, d8, d6 │ │ │ │ - vmlal.s , d0, d1[5] │ │ │ │ + vsubl.s8 , d0, d5 │ │ │ │ stmib sp, {r0, r1, r2, r9}^ │ │ │ │ @ instruction: 0xf7fb5508 │ │ │ │ - @ instruction: 0xf7fbf88b │ │ │ │ - andcs fp, r0, #792 @ 0x318 │ │ │ │ - movwvs pc, #21064 @ 0x5248 @ │ │ │ │ + @ instruction: 0xf7fbf88d │ │ │ │ + andcs fp, r0, #200, 30 @ 0x320 │ │ │ │ + movtpl pc, #21064 @ 0x5248 @ │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andvc lr, r6, #3358720 @ 0x334000 │ │ │ │ - andmi pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + adccc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf87af7fb │ │ │ │ - svclt 0x00b5f7fb │ │ │ │ + @ instruction: 0xf87cf7fb │ │ │ │ + svclt 0x00b7f7fb │ │ │ │ orrcs r0, r0, r7, ror #18 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ strdmi r0, [r1], -sl @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ ldmdbeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x145640c │ │ │ │ + b 0x145632c │ │ │ │ vmov.i16 d19, #196 @ 0x00c4 │ │ │ │ @ instruction: 0xf5b13303 │ │ │ │ @ instruction: 0xf0013f00 │ │ │ │ vrhadd.s8 d8, d1, d0 │ │ │ │ stmdbcs r0, {r0, r3, r4, r5, pc} │ │ │ │ tstphi r9, r1 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf7fb9306 │ │ │ │ - stmdacs r0, {r0, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [pc], #-248 @ 0x856e0 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [pc], #-248 @ 0x85600 │ │ │ │ svclt 0x00f8f7fb │ │ │ │ @ instruction: 0xf43b2a00 │ │ │ │ - mcrrvs 15, 8, sl, fp, cr7 │ │ │ │ + mcrrvs 15, 8, sl, fp, cr9 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - svcge 0x0082f43b │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + svcge 0x0084f43b │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r0, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2308 @ 0x904 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb2d58 │ │ │ │ - @ instruction: 0xf7fbf839 │ │ │ │ - qsub16mi fp, r1, r4 │ │ │ │ + @ instruction: 0xf7fbf83b │ │ │ │ + qsub16mi fp, r1, r6 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf8a6f7f9 │ │ │ │ - andsne pc, sp, #68, 4 @ 0x40000004 │ │ │ │ + @ instruction: 0xf8a2f7f9 │ │ │ │ + adcseq pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xb42924 │ │ │ │ + stmdacs r0, {r0, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xb42844 │ │ │ │ svclt 0x00ccf7fb │ │ │ │ - blvs 0xfe720d04 │ │ │ │ + blvs 0xfe720c24 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdbge fp!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ vbic.i16 d26, #198 @ 0x00c6 │ │ │ │ - @ instruction: 0xf1b94981 │ │ │ │ + @ instruction: 0xf1b84881 │ │ │ │ @ instruction: 0xf43b0f03 │ │ │ │ - ldrtmi sl, [r0], -sp, asr #30 │ │ │ │ - ldc2 7, cr15, [r2, #1004]! @ 0x3ec │ │ │ │ + ldrtmi sl, [r0], -pc, asr #30 │ │ │ │ + ldc2 7, cr15, [r4, #1004]! @ 0x3ec │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0x4630afb5 │ │ │ │ - @ instruction: 0xffbcf014 │ │ │ │ + @ instruction: 0xffd6f014 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf3c4afaf │ │ │ │ strteq r3, [r2], r2, asr #14 │ │ │ │ strbeq lr, [r7, -pc, asr #20] │ │ │ │ eorhi pc, r4, #1073741824 @ 0x40000000 │ │ │ │ stmdacs r2, {r4, r5, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ andshi pc, ip, #67108864 @ 0x4000000 │ │ │ │ vsub.i8 d2, d1, d0 │ │ │ │ @ instruction: 0xf041821d │ │ │ │ @ instruction: 0xf09d8181 │ │ │ │ - strmi pc, [r5], -fp, lsl #26 │ │ │ │ - @ instruction: 0xf84ef09d │ │ │ │ - vrsubhn.i16 d20, q10, q0 │ │ │ │ + pkhbtmi pc, r1, fp, lsl #26 @ │ │ │ │ + @ instruction: 0xf85ef09d │ │ │ │ + vrsubhn.i16 d20, q2, │ │ │ │ vmla.i q8, q2, d2[0] │ │ │ │ - bl 0x1a28a4 │ │ │ │ - @ instruction: 0xf7eb0449 │ │ │ │ - vadd.i8 , q12, │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ - bl 0xc5d80 │ │ │ │ + bl 0x1a27c4 │ │ │ │ + @ instruction: 0xf7eb0448 │ │ │ │ + vmla.i8 d31, d8, d17 │ │ │ │ + vmla.f d18, d16, d0[1] │ │ │ │ + bl 0xc5ca0 │ │ │ │ strmi r0, [r2], -r4, lsl #3 │ │ │ │ - strbmi r4, [r0], -fp, lsr #12 │ │ │ │ + strtmi r4, [r8], -fp, asr #12 │ │ │ │ ldcmi 8, cr15, [r8], {209} @ 0xd1 │ │ │ │ orrsvc pc, r0, r6, asr #12 │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ strmi r6, [r0, r9, lsl #16]! │ │ │ │ - ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ + ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7d64630 │ │ │ │ - svcvs 0x00b3fd8f │ │ │ │ + svcvs 0x00b3fdd7 │ │ │ │ @ instruction: 0xf43b2b00 │ │ │ │ @ instruction: 0xf7fdaf77 │ │ │ │ strtmi fp, [r1], -r8, asr #24 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ @ instruction: 0xff36f7f8 │ │ │ │ vpmax.s8 d25, d8, d6 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ @ instruction: 0x46300333 │ │ │ │ stmdbge r4, {r1, r2, r5, r9, sl} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8d3bf54 │ │ │ │ @ instruction: 0xf8d32ae0 │ │ │ │ @ instruction: 0xf7f92af0 │ │ │ │ - @ instruction: 0xf7fbff3d │ │ │ │ - @ instruction: 0xf44fbeee │ │ │ │ + @ instruction: 0xf7fbff3f │ │ │ │ + @ instruction: 0xf44fbef0 │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - mcrge 4, 7, pc, cr6, cr11, {3} @ │ │ │ │ + mcrge 4, 7, pc, cr8, cr11, {3} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdbge r4, {r0, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfee3 │ │ │ │ - @ instruction: 0x4621beda │ │ │ │ + @ instruction: 0xf7fbfee5 │ │ │ │ + @ instruction: 0x4621bedc │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xffc8f7f8 │ │ │ │ + @ instruction: 0xffc4f7f8 │ │ │ │ vqdmulh.s d25, d8, d7 │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d16, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d721c │ │ │ │ + bl 0x1d713c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1632 @ 0x660 │ │ │ │ - @ instruction: 0xff88f7fa │ │ │ │ + @ instruction: 0xff8af7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbae91 │ │ │ │ strtmi fp, [r1], -sp, lsr #30 │ │ │ │ @ instruction: 0xf7f8a804 │ │ │ │ - stmdbge r4, {r0, r2, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1982a80 │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x19829a0 │ │ │ │ svclt 0x0020f7fb │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - msreq CPSR_sxc, #1523712 @ 0x174000 │ │ │ │ - mcrge 5, 5, pc, cr8, cr11, {3} @ │ │ │ │ + msreq CPSR_sxc, #1556480 @ 0x17c000 │ │ │ │ + mcrge 5, 5, pc, cr10, cr11, {3} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [r0, #-1000] @ 0xfffffc18 │ │ │ │ - mcrlt 7, 5, pc, cr3, cr11, {7} @ │ │ │ │ + stc2 7, cr15, [r2, #-1000] @ 0xfffffc18 │ │ │ │ + mcrlt 7, 5, pc, cr5, cr11, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 15, cr15, [r3, #-580]! @ 0xfffffdbc │ │ │ │ + ldcvs 15, cr15, [r3, #-564]! @ 0xfffffdcc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ mrrcvs 13, 5, sl, fp, cr13 │ │ │ │ svcvs 0x0060f413 │ │ │ │ ldclge 4, cr15, [r8, #-244] @ 0xffffff0c │ │ │ │ vpmax.s8 d25, d8, d7 │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d16, d0[1] │ │ │ │ @ instruction: 0x463b0533 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ strcs pc, [r0, #2258]! @ 0x8d2 │ │ │ │ - @ instruction: 0xff46f7fa │ │ │ │ + @ instruction: 0xff48f7fa │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fdaeed │ │ │ │ strtmi fp, [r1], -r9, asr #26 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff6cf7f8 │ │ │ │ - blvs 0xfe720ed4 │ │ │ │ + @ instruction: 0xff68f7f8 │ │ │ │ + blvs 0xfe720df4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldcge 4, cr15, [sp], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - blls 0x270afc │ │ │ │ - ldrbcc pc, [r4, #-584]! @ 0xfffffdb8 @ │ │ │ │ + blls 0x270a1c │ │ │ │ + strbcs pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2630f8d3 │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ - stmdacs r0, {r0, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 6, pc, cr8, cr11, {3} @ │ │ │ │ stclt 7, cr15, [r9], #-1012 @ 0xfffffc0c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 3, pc, cr9, cr13, {1} @ │ │ │ │ mrclt 7, 5, APSR_nzcv, cr4, cr11, {7} │ │ │ │ mvnvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47b429a │ │ │ │ - @ instruction: 0x4621ae3f │ │ │ │ + strtmi sl, [r1], -r1, asr #28 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf8ccf7f9 │ │ │ │ + @ instruction: 0xf8cef7f9 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 1, pc, cr12, cr10, {7} │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr3, cr11, {7} │ │ │ │ + mrc2 7, 1, pc, cr14, cr10, {7} │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr5, cr11, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - bls 0x2452a0 │ │ │ │ - teqpvs r4, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + bls 0x2452b8 │ │ │ │ + orrpl pc, r4, #72, 12 @ 0x4800000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ subsmi r9, fp, #7168 @ 0x1c00 │ │ │ │ @ instruction: 0xf7fa9307 │ │ │ │ - stmdacs r0, {r0, r3, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr4, cr13, {1} │ │ │ │ mcrlt 7, 4, pc, cr6, cr11, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 15, cr15, [r3, #-556]! @ 0xfffffdd4 │ │ │ │ + ldcvs 15, cr15, [r3, #-540]! @ 0xfffffde4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ mrrcvs 14, 15, sl, fp, cr1 │ │ │ │ svcvs 0x0060f413 │ │ │ │ mcrge 4, 7, pc, cr12, cr13, {1} @ │ │ │ │ vqdmulh.s d25, d8, d7 │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d16, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d73b4 │ │ │ │ + bl 0x1d72d4 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2a30 │ │ │ │ - stmdacs r0, {r0, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 3, pc, cr4, cr11, {3} @ │ │ │ │ mrclt 7, 6, APSR_nzcv, cr14, cr13, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0029f43d │ │ │ │ mrclt 7, 2, APSR_nzcv, cr0, cr11, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - blls 0x285680 │ │ │ │ - ldrbcc pc, [r4, #-584]! @ 0xfffffdb8 @ │ │ │ │ + blls 0x285590 │ │ │ │ + strbcs pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2700f8d3 │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ - stmdacs r0, {r0, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr3, cr13, {1} │ │ │ │ mrclt 7, 1, APSR_nzcv, cr6, cr11, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 14, cr15, [r3, #-732]! @ 0xfffffd24 │ │ │ │ + ldcvs 14, cr15, [r3, #-716]! @ 0xfffffd34 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43b6f70 │ │ │ │ mrrcvs 15, 6, sl, fp, cr7 │ │ │ │ svcvs 0x0060f413 │ │ │ │ svcge 0x0062f43b │ │ │ │ vqdmulh.s d25, d8, d7 │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d16, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d7454 │ │ │ │ + bl 0x1d7374 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1488 @ 0x5d0 │ │ │ │ - mcr2 7, 3, pc, cr12, cr10, {7} @ │ │ │ │ + mcr2 7, 3, pc, cr14, cr10, {7} @ │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbae13 │ │ │ │ @ instruction: 0xf5b3bf53 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ rsceq r8, r5, r7, lsr #32 │ │ │ │ - ldcge 5, cr15, [ip, #492] @ 0x1ec │ │ │ │ + ldcge 5, cr15, [lr, #492] @ 0x1ec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - bls 0x245434 │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + bls 0x245354 │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xff06f7f9 │ │ │ │ - stclt 7, cr15, [r7, #1004] @ 0x3ec │ │ │ │ + @ instruction: 0xff08f7f9 │ │ │ │ + stclt 7, cr15, [r9, #1004] @ 0x3ec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - msreq CPSR_xc, #3211264 @ 0x310000 │ │ │ │ - ldclge 5, cr15, [ip, #-492]! @ 0xfffffe14 │ │ │ │ + msreq CPSR_xc, #3342336 @ 0x330000 │ │ │ │ + ldclge 5, cr15, [lr, #-492]! @ 0xfffffe14 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2 7, cr15, [sl], #-1000 @ 0xfffffc18 │ │ │ │ - ldcllt 7, cr15, [r7, #-1004]! @ 0xfffffc14 │ │ │ │ + ldc2 7, cr15, [ip], #-1000 @ 0xfffffc18 │ │ │ │ + ldcllt 7, cr15, [r9, #-1004]! @ 0xfffffc14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 14, cr15, [r3, #-932]! @ 0xfffffc5c │ │ │ │ + ldcvs 14, cr15, [r3, #-916]! @ 0xfffffc6c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ mrrcvs 12, 10, sl, fp, cr10 │ │ │ │ svcvs 0x0060f413 │ │ │ │ stcge 4, cr15, [r5], #240 @ 0xf0 │ │ │ │ vqdmulh.s d25, d8, d7 │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d16, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d74f8 │ │ │ │ + bl 0x1d7418 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2800 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r2, #492] @ 0x1ec │ │ │ │ ldclt 7, cr15, [r7], {252} @ 0xfc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 14, cr15, [r3, #-260]! @ 0xfffffefc │ │ │ │ + ldcvs 14, cr15, [r3, #-244]! @ 0xffffff0c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ mrrcvs 14, 11, sl, fp, cr5 │ │ │ │ svcvs 0x0060f413 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr0, cr13, {1} │ │ │ │ vqdmulh.s d25, d8, d7 │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d16, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d7540 │ │ │ │ + bl 0x1d7460 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1536 @ 0x600 │ │ │ │ - ldc2l 7, cr15, [r6, #1000]! @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [r8, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fdad9d │ │ │ │ strtmi fp, [r1], -r1, lsr #29 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - mcr2 7, 5, pc, cr0, cr8, {7} @ │ │ │ │ - blvs 0xfe721174 │ │ │ │ + mrc2 7, 4, pc, cr12, cr8, {7} │ │ │ │ + blvs 0xfe721094 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldcge 4, cr15, [lr], #244 @ 0xf4 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - blls 0x270fa0 │ │ │ │ - ldrbcc pc, [r4, #-584]! @ 0xfffffdb8 @ │ │ │ │ + blls 0x270ec0 │ │ │ │ + strbcs pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ldmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf9e2f7fb │ │ │ │ + @ instruction: 0xf9e4f7fb │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fdad79 │ │ │ │ stmdage r4, {r0, r1, r3, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - msreq CPSR_, #724 @ 0x2d4 │ │ │ │ - stcge 5, cr15, [r0, #-492] @ 0xfffffe14 │ │ │ │ + msreq CPSR_, #732 @ 0x2dc │ │ │ │ + stcge 5, cr15, [r2, #-492] @ 0xfffffe14 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0x1f43ce2 │ │ │ │ - ldcllt 7, cr15, [fp], #1004 @ 0x3ec │ │ │ │ + blx 0x1fc3c02 │ │ │ │ + ldcllt 7, cr15, [sp], #1004 @ 0x3ec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - msreq CPSR_x, #660 @ 0x294 │ │ │ │ - ldclge 5, cr15, [r0], #492 @ 0x1ec │ │ │ │ + msreq CPSR_x, #668 @ 0x29c │ │ │ │ + ldclge 5, cr15, [r2], #492 @ 0x1ec │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfe3c3d02 │ │ │ │ - stcllt 7, cr15, [fp], #1004 @ 0x3ec │ │ │ │ + blx 0xfe443c22 │ │ │ │ + stcllt 7, cr15, [sp], #1004 @ 0x3ec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ smladxcs r2, r0, r6, r4 │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - stmdacs r0, {r0, r1, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r8, #-492] @ 0xfffffe14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strvc lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f89509 │ │ │ │ - blls 0x245c38 │ │ │ │ - ldrbcc pc, [r4, #-584]! @ 0xfffffdb8 @ │ │ │ │ + blls 0x245b60 │ │ │ │ + strbcs pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smmlscs r0, r3, r8, pc @ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - stmdacs r0, {r0, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [lr, #-244]! @ 0xffffff0c │ │ │ │ stclt 7, cr15, [lr, #-1004]! @ 0xfffffc14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ ldc2l 7, cr15, [lr, #-992] @ 0xfffffc20 │ │ │ │ - mvnsmi pc, #72, 4 @ 0x80000004 │ │ │ │ + movtmi pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stmdbge r4, {r1, r2, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8534630 │ │ │ │ @ instruction: 0xf7fa2022 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r8, #-492] @ 0xfffffe14 │ │ │ │ - ldrbcc pc, [r4, #-584]! @ 0xfffffdb8 @ │ │ │ │ + strbcs pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - blt 0x1483da4 │ │ │ │ + blt 0x1483cc4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfc83 │ │ │ │ - @ instruction: 0x4621bc98 │ │ │ │ + @ instruction: 0xf7fbfc85 │ │ │ │ + @ instruction: 0x4621bc9a │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ mcr2 7, 5, pc, cr12, cr8, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2 7, cr15, [r2], #-1000 @ 0xfffffc18 │ │ │ │ - stclt 7, cr15, [fp], {251} @ 0xfb │ │ │ │ + ldc2 7, cr15, [r4], #-1000 @ 0xfffffc18 │ │ │ │ + stclt 7, cr15, [sp], {251} @ 0xfb │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfb63 │ │ │ │ - @ instruction: 0x4621bc7e │ │ │ │ + @ instruction: 0xf7fbfb65 │ │ │ │ + strtmi fp, [r1], -r0, lsl #25 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mrc2 7, 3, pc, cr6, cr8, {7} │ │ │ │ + mrc2 7, 3, pc, cr2, cr8, {7} │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2 7, cr15, [r8], {250} @ 0xfa │ │ │ │ - ldcllt 7, cr15, [r1], #-1004 @ 0xfffffc14 │ │ │ │ + ldc2 7, cr15, [sl], {250} @ 0xfa │ │ │ │ + ldcllt 7, cr15, [r3], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfc4f │ │ │ │ - strtmi fp, [r1], -r4, ror #24 │ │ │ │ + @ instruction: 0xf7fbfc51 │ │ │ │ + strtmi fp, [r1], -r6, ror #24 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0xff3c3e1a │ │ │ │ + stc2 7, cr15, [r8], {248} @ 0xf8 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strls r2, [r7, -r2, lsl #14] │ │ │ │ - stc2 7, cr15, [r4, #1000]! @ 0x3e8 │ │ │ │ + stc2 7, cr15, [r6, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ strtmi sl, [r1], -r1, asr #25 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xff34f7f8 │ │ │ │ + @ instruction: 0xff36f7f8 │ │ │ │ vqdmulh.s d25, d8, d6 │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ - bl 0x1c7330 │ │ │ │ + vmls.f d18, d16, d0[1] │ │ │ │ + bl 0x1c7250 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1712 @ 0x6b0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 5, pc, cr2, cr9, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr4, cr9, {7} @ │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fbab52 │ │ │ │ strtmi fp, [r1], -r7, lsr #25 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ mcr2 7, 2, pc, cr14, cr8, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfedc3e7e │ │ │ │ - stclt 7, cr15, [sp], #-1004 @ 0xfffffc14 │ │ │ │ + blx 0xfee43d9e │ │ │ │ + stclt 7, cr15, [pc], #-1004 @ 0x859cc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfb47 │ │ │ │ - @ instruction: 0xf220bc20 │ │ │ │ - addcs pc, r0, sp, ror #29 │ │ │ │ + @ instruction: 0xf7fbfb49 │ │ │ │ + @ instruction: 0xf220bc22 │ │ │ │ + strdcs pc, [r0], sp │ │ │ │ andeq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf47c4282 │ │ │ │ stmib sp, {r5, r6, fp, sp, pc}^ │ │ │ │ ldrtmi r3, [r0], -r4, lsl #2 │ │ │ │ movwcs sl, #10500 @ 0x2904 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ - @ instruction: 0xff56f7fa │ │ │ │ + @ instruction: 0xff58f7fa │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fba852 │ │ │ │ @ instruction: 0x4621bc75 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ mrc2 7, 0, pc, cr12, cr8, {7} │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xff8c3ee0 │ │ │ │ - bllt 0xfff83ee8 │ │ │ │ + blx 0xff943e00 │ │ │ │ + bllt 0x3e08 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - ldc2l 7, cr15, [r4, #992]! @ 0x3e0 │ │ │ │ + ldc2l 7, cr15, [r0, #992]! @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0x1e43efa │ │ │ │ - bllt 0xffc83f00 │ │ │ │ + blx 0x1ec3e1a │ │ │ │ + bllt 0xffd03e20 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfb09 │ │ │ │ - strtmi fp, [r1], -r2, ror #23 │ │ │ │ + @ instruction: 0xf7fbfb0b │ │ │ │ + strtmi fp, [r1], -r4, ror #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mcr2 7, 3, pc, cr14, cr8, {7} @ │ │ │ │ + mrc2 7, 3, pc, cr0, cr8, {7} │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0x843f2e │ │ │ │ - bllt 0xff603f34 │ │ │ │ + blx 0x8c3e4e │ │ │ │ + bllt 0xff683e54 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfb11 │ │ │ │ - strtmi fp, [r1], -r8, asr #23 │ │ │ │ + @ instruction: 0xf7fbfb13 │ │ │ │ + strtmi fp, [r1], -sl, asr #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - ldc2l 7, cr15, [sl], #992 @ 0x3e0 │ │ │ │ - adcscc pc, sp, #68, 4 @ 0x40000004 │ │ │ │ + ldc2l 7, cr15, [r6], #992 @ 0x3e0 │ │ │ │ + subscc pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stmibge r3!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stclt 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ stc2l 7, cr15, [r8, #992] @ 0x3e0 │ │ │ │ @ instruction: 0xf57b0322 │ │ │ │ - stmdbge r4, {r0, r3, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbf8d5 │ │ │ │ - strtmi fp, [r1], -r4, lsr #23 │ │ │ │ + @ instruction: 0xf7fbf8d7 │ │ │ │ + strtmi fp, [r1], -r6, lsr #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [ip, #992] @ 0x3e0 │ │ │ │ + ldc2 7, cr15, [r8, #992] @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf8e6f7fa │ │ │ │ - bllt 0xfe683fb0 │ │ │ │ + @ instruction: 0xf8e8f7fa │ │ │ │ + bllt 0xfe703ed0 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbf8bb │ │ │ │ - stmdage r4, {r1, r3, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbf8bd │ │ │ │ + stmdage r4, {r2, r3, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ movwls r4, #34337 @ 0x8621 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ msreq CPSR_, #10176 @ 0x27c0 │ │ │ │ - blge 0xfe0c35dc │ │ │ │ + blge 0xfe1434fc │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf99cf7fa │ │ │ │ - bllt 0x1f83fe8 │ │ │ │ + @ instruction: 0xf99ef7fa │ │ │ │ + bllt 0x2003f08 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ ldc2 7, cr15, [r0, #992] @ 0x3e0 │ │ │ │ @ instruction: 0xf57b0325 │ │ │ │ - stmdbge r4, {r0, r4, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r4, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbf951 │ │ │ │ - strtmi fp, [r1], -ip, ror #22 │ │ │ │ + @ instruction: 0xf7fbf953 │ │ │ │ + strtmi fp, [r1], -lr, ror #22 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [r4, #-992]! @ 0xfffffc20 │ │ │ │ + stc2l 7, cr15, [r0, #-992]! @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf962f7fa │ │ │ │ - bllt 0x1884020 │ │ │ │ + @ instruction: 0xf964f7fa │ │ │ │ + bllt 0x1903f40 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbf937 │ │ │ │ - @ instruction: 0x4621bb52 │ │ │ │ + @ instruction: 0xf7fbf939 │ │ │ │ + @ instruction: 0x4621bb54 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0xfef4403c │ │ │ │ + blx 0xffe43f5c │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #29441 @ 0x7301 │ │ │ │ - ldc2 7, cr15, [r2], #1000 @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [r4], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ vqdmulh.s d26, d24, d31 │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ + vmls.f d18, d16, d0[1] │ │ │ │ @ instruction: 0xf7ff0533 │ │ │ │ strtmi fp, [r1], -sp, lsr #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83307 │ │ │ │ vpadd.i8 , q12, │ │ │ │ - vqdmlal.s q10, d16, d0[1] │ │ │ │ + vorr.i32 d20, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf7fe0333 │ │ │ │ strtmi fp, [r1], -r2, asr #30 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2 7, cr15, [r6, #-992]! @ 0xfffffc20 │ │ │ │ + stc2 7, cr15, [r2, #-992]! @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xfff8f7f9 │ │ │ │ - bllt 0x90409c │ │ │ │ + @ instruction: 0xfffaf7f9 │ │ │ │ + bllt 0x983fbc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbffcd │ │ │ │ - @ instruction: 0x4621bb14 │ │ │ │ + @ instruction: 0xf7fbffcf │ │ │ │ + @ instruction: 0x4621bb16 │ │ │ │ movwls sl, #34820 @ 0x8804 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ msreq CPSR_sc, #2624 @ 0xa40 │ │ │ │ - blge 0x3436c8 │ │ │ │ + blge 0x3c35e8 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xffbef7f9 │ │ │ │ - bllt 0x2040d4 │ │ │ │ + @ instruction: 0xffc0f7f9 │ │ │ │ + bllt 0x283ff4 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - ldrhi pc, [pc], #0 @ 0x860f4 │ │ │ │ + ldrhi pc, [pc], #0 @ 0x86014 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - bls 0x244db8 │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + bls 0x244cd8 │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - bcs 0xfecc4464 │ │ │ │ - blx 0xec4102 │ │ │ │ - blt 0xffb0410c │ │ │ │ + bcs 0xfecc4384 │ │ │ │ + blx 0xf44022 │ │ │ │ + blt 0xffb8402c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - blx 0xfe244112 │ │ │ │ - @ instruction: 0x43b4f248 │ │ │ │ + blx 0xfe244032 │ │ │ │ + movwmi pc, #16968 @ 0x4248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrlt 7, 7, pc, cr15, cr14, {7} @ │ │ │ │ - blcs 0xd4d50 │ │ │ │ + blcs 0xd4c70 │ │ │ │ strhi pc, [r6, #-512]! @ 0xfffffe00 │ │ │ │ - andsne pc, sp, #68, 4 @ 0x40000004 │ │ │ │ + adcseq pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xffa43254 │ │ │ │ - bllt 0xe4414c │ │ │ │ + stmdacs r0, {r0, r1, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xffa43174 │ │ │ │ + bllt 0xe4406c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x403274 │ │ │ │ - bllt 0x9c4170 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x403194 │ │ │ │ + bllt 0x9c4090 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ strhi pc, [r4, #-0] │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - bls 0x244d20 │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + bls 0x244c40 │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0x14c44fc │ │ │ │ - blx 0xffbc4198 │ │ │ │ - blt 0xfe8041a4 │ │ │ │ + blcs 0x14c441c │ │ │ │ + blx 0xffc440b8 │ │ │ │ + blt 0xfe8840c4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff9032cc │ │ │ │ - blt 0xffec41c8 │ │ │ │ + stmdacs r0, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff9031ec │ │ │ │ + blt 0xffec40e8 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svcls 0x00074630 │ │ │ │ - @ instruction: 0xf8fcf7fa │ │ │ │ + @ instruction: 0xf8fef7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbab11 │ │ │ │ strtmi fp, [r1], -r7, ror #21 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2l 7, cr15, [r2], #-992 @ 0xfffffc20 │ │ │ │ + stc2l 7, cr15, [lr], #-992 @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xfff8f7f9 │ │ │ │ - blt 0x1c04204 │ │ │ │ + @ instruction: 0xfffaf7f9 │ │ │ │ + blt 0x1c84124 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbffcd │ │ │ │ - strtmi fp, [r1], -r0, ror #20 │ │ │ │ + @ instruction: 0xf7fbffcf │ │ │ │ + strtmi fp, [r1], -r2, ror #20 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0xfeb44220 │ │ │ │ + blx 0xfea44140 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #25346 @ 0x6302 │ │ │ │ - blx 0x1e44232 │ │ │ │ + blx 0x1ec4152 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbab94 │ │ │ │ @ instruction: 0x4621babb │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mcrr2 7, 15, pc, r6, cr8 @ │ │ │ │ + mcrr2 7, 15, pc, r2, cr8 @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf880f7fa │ │ │ │ - blt 0x110425c │ │ │ │ + @ instruction: 0xf882f7fa │ │ │ │ + blt 0x118417c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [sl], #-992 @ 0xfffffc20 │ │ │ │ + ldc2 7, cr15, [r6], #-992 @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf856f7fa │ │ │ │ - blt 0xe04274 │ │ │ │ + @ instruction: 0xf858f7fa │ │ │ │ + blt 0xe84194 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x120339c │ │ │ │ - blt 0xfe4c4298 │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x12032bc │ │ │ │ + blt 0xfe4c41b8 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - stc2l 7, cr15, [sl], #992 @ 0x3e0 │ │ │ │ - blvs 0xfe72178c │ │ │ │ + stc2l 7, cr15, [ip], #992 @ 0x3e0 │ │ │ │ + blvs 0xfe7216ac │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdbge r4, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ @ instruction: 0xf64aa90f │ │ │ │ - vmlal.s q9, d0, d1[1] │ │ │ │ + vmlal.s , d16, d1[5] │ │ │ │ ldrtmi r0, [fp], -r7, lsl #4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [sl], #-996 @ 0xfffffc1c │ │ │ │ + stc2l 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fcaa71 │ │ │ │ strtmi fp, [r1], -r1, lsl #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - mrrc2 7, 15, pc, r0, cr8 @ │ │ │ │ + mrrc2 7, 15, pc, r4, cr8 @ │ │ │ │ @ instruction: 0x4621e775 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83307 │ │ │ │ - ldcvs 12, cr15, [r3, #-772]! @ 0xfffffcfc │ │ │ │ + ldcvs 12, cr15, [r3, #-780]! @ 0xfffffcf4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ mrrcvs 10, 8, sl, fp, cr0 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0x1f83418 │ │ │ │ - addvs pc, r9, #77594624 @ 0x4a00000 │ │ │ │ + bge 0x1f83338 │ │ │ │ + eorvs pc, r9, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - stmdacs r0, {r0, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x12c3528 │ │ │ │ - blt 0x1c04334 │ │ │ │ + stmdacs r0, {r0, r1, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x12c3448 │ │ │ │ + blt 0x1c04254 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7fa9307 │ │ │ │ - stmdacs r0, {r0, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xe4354c │ │ │ │ - ldrbcc pc, [r4, #-584]! @ 0xfffffdb8 @ │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xe4346c │ │ │ │ + strbcs pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ mrclt 7, 6, APSR_nzcv, cr7, cr14, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfe51 │ │ │ │ - @ instruction: 0x4621b9b6 │ │ │ │ + @ instruction: 0xf7fbfe53 │ │ │ │ + @ instruction: 0x4621b9b8 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfec44376 │ │ │ │ + blx 0xfeb44296 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 1, pc, cr6, cr9, {7} @ │ │ │ │ - stmiblt r9!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcr2 7, 1, pc, cr8, cr9, {7} @ │ │ │ │ + stmiblt fp!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfeaf │ │ │ │ - @ instruction: 0x4621b99c │ │ │ │ + @ instruction: 0xf7fbfeb1 │ │ │ │ + @ instruction: 0x4621b99e │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfe5c43aa │ │ │ │ + blx 0xfe4c42ca │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 4, pc, cr4, cr9, {7} @ │ │ │ │ - stmiblt pc, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + mcr2 7, 4, pc, cr6, cr9, {7} @ │ │ │ │ + ldmiblt r1, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r1], -r4, lsl #16 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfe9c43c2 │ │ │ │ + blx 0xfe9c42e2 │ │ │ │ @ instruction: 0xf57b0320 │ │ │ │ - stmdbge r4, {r0, r2, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r7, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfe75 │ │ │ │ - strtmi fp, [r1], -r0, lsl #19 │ │ │ │ + @ instruction: 0xf7fbfe77 │ │ │ │ + strtmi fp, [r1], -r2, lsl #19 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0xfecc43e2 │ │ │ │ + blx 0xfedc4302 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7f99f07 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmdage r1!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldmiblt ip, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - @ instruction: 0xe7edfbbd │ │ │ │ + strb pc, [sp, r1, asr #23]! @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x1fc4412 │ │ │ │ + blx 0x1fc4332 │ │ │ │ @ instruction: 0xf57b0323 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r6, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r6, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfdd5 │ │ │ │ - @ instruction: 0x4621b958 │ │ │ │ + @ instruction: 0xf7fbfdd7 │ │ │ │ + @ instruction: 0x4621b95a │ │ │ │ movwls sl, #34820 @ 0x8804 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ msreq CPSR_xc, #111616 @ 0x1b400 │ │ │ │ - stmdbge lr, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbge r0, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 7, pc, cr2, cr9, {7} │ │ │ │ - stmdblt r9, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 7, pc, cr4, cr9, {7} │ │ │ │ + stmdblt fp, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbff03 │ │ │ │ - @ instruction: 0x4621b93c │ │ │ │ + @ instruction: 0xf7fbff05 │ │ │ │ + @ instruction: 0x4621b93e │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xdc446a │ │ │ │ + blx 0xcc438a │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 6, pc, cr8, cr9, {7} │ │ │ │ - stmdblt pc!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + mrc2 7, 6, pc, cr10, cr9, {7} │ │ │ │ + ldmdblt r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vmlal.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0030242 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ tstmi r3, #-1073741824 @ 0xc0000000 │ │ │ │ vrsubhn.i16 d16, q2, q8 │ │ │ │ @ instruction: 0xf1004281 │ │ │ │ stmib sp, {r1, r5, r6, r7, r8, pc}^ │ │ │ │ movwcs r3, #260 @ 0x104 │ │ │ │ stmdbge r4, {r3, r8, r9, ip, pc} │ │ │ │ vcgt.s8 d25, d8, d9 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ andls r0, r6, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strls r4, [r7, #-1584] @ 0xfffff9d0 │ │ │ │ mrrccs 8, 13, pc, r0, cr3 @ │ │ │ │ - blx 0xfe0c44be │ │ │ │ + blx 0xfe1443de │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbadb4 │ │ │ │ @ instruction: 0xf5b3b977 │ │ │ │ @ instruction: 0xf0001f40 │ │ │ │ strtmi r8, [r1], -r9, ror #6 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ @ instruction: 0xf934f7f8 │ │ │ │ vpmax.s8 d25, d8, d6 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x157dc4 │ │ │ │ + bl 0x157ce4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92b20 │ │ │ │ - @ instruction: 0xf7fbf93f │ │ │ │ - @ instruction: 0x4621b8f0 │ │ │ │ + @ instruction: 0xf7fbf941 │ │ │ │ + @ instruction: 0x4621b8f2 │ │ │ │ movwls sl, #34820 @ 0x8804 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ msreq CPSR_c, #5120 @ 0x1400 │ │ │ │ - stmiage r6!, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiage r8!, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 2, pc, cr14, cr9, {7} @ │ │ │ │ - stmialt r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 2, pc, cr0, cr9, {7} │ │ │ │ + stmialt r3!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - movwcs pc, #55827 @ 0xda13 @ │ │ │ │ - adcvc pc, sp, #68, 4 @ 0x40000004 │ │ │ │ + movwcs pc, #55823 @ 0xda0f @ │ │ │ │ + subvc pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r6, r7, sp, lr} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ - @ instruction: 0xf992f7fa │ │ │ │ + @ instruction: 0xf994f7fa │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fbac4a │ │ │ │ @ instruction: 0x4621b937 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf92af7f8 │ │ │ │ - blvs 0xfe721a3c │ │ │ │ + @ instruction: 0xf926f7f8 │ │ │ │ + blvs 0xfe72195c │ │ │ │ svcvs 0x0070f412 │ │ │ │ stmibge r9!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - bls 0x230c14 │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + bls 0x230b34 │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0xac4580 │ │ │ │ + blx 0xb444a0 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fea915 │ │ │ │ @ instruction: 0x4621b992 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - blx 0xfe244596 │ │ │ │ + blx 0xfe2c44b6 │ │ │ │ vqdmulh.s d25, d8, d6 │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ - bl 0x1c7a8c │ │ │ │ + vmls.f d18, d16, d0[1] │ │ │ │ + bl 0x1c79ac │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ ldrb r2, [r0], #-1680 @ 0xfffff970 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ - stmdacs r0, {r0, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r6, #248] @ 0xf8 │ │ │ │ ldmlt r0!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - blx 0x13445de │ │ │ │ - blvs 0xfe721acc │ │ │ │ + blx 0x13c44fe │ │ │ │ + blvs 0xfe7219ec │ │ │ │ svcvs 0x0070f412 │ │ │ │ mcrge 4, 2, pc, cr0, cr14, {1} @ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ @ instruction: 0xf24bae3b │ │ │ │ - vsubl.s8 , d0, d25 │ │ │ │ + vmlal.s q8, d16, d1[2] │ │ │ │ movwcs r0, #519 @ 0x207 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xff344608 │ │ │ │ + blx 0xff3c4528 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fea8d1 │ │ │ │ strtmi fp, [r1], -sp, lsr #28 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf8c2f7f8 │ │ │ │ - blvs 0xfe721b0c │ │ │ │ + @ instruction: 0xf8bef7f8 │ │ │ │ + blvs 0xfe721a2c │ │ │ │ svcvs 0x0070f412 │ │ │ │ stclge 4, cr15, [r8], {62} @ 0x3e │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - bls 0x231960 │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + bls 0x231880 │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf9c0f7f9 │ │ │ │ + @ instruction: 0xf9c2f7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fea8ad │ │ │ │ stmib sp, {r0, r4, r5, r7, sl, fp, ip, sp, pc}^ │ │ │ │ ldrtmi r3, [r0], -r4, lsl #2 │ │ │ │ movwcs sl, #10500 @ 0x2904 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ - blx 0x17c4676 │ │ │ │ + blx 0x1844596 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbac78 │ │ │ │ @ instruction: 0x4621b89b │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - blx 0x444686 │ │ │ │ + blx 0x4c45a6 │ │ │ │ vqdmulh.s d25, d8, d6 │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ - bl 0x1c7b7c │ │ │ │ + vmls.f d18, d16, d0[1] │ │ │ │ + bl 0x1c7a9c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff26a0 │ │ │ │ @ instruction: 0x4621bbd8 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf87cf7f8 │ │ │ │ - blvs 0xfe721b98 │ │ │ │ + @ instruction: 0xf878f7f8 │ │ │ │ + blvs 0xfe721ab8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mcrge 4, 7, pc, cr2, cr13, {1} @ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - bls 0x232254 │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + bls 0x232174 │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf97af7f9 │ │ │ │ + @ instruction: 0xf97cf7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fda867 │ │ │ │ strtmi fp, [r1], -fp, asr #29 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf842f7f8 │ │ │ │ + @ instruction: 0xf83ef7f8 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #25345 @ 0x6301 │ │ │ │ - @ instruction: 0xf8b4f7f9 │ │ │ │ + @ instruction: 0xf8b6f7f9 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbacb1 │ │ │ │ @ instruction: 0x4621b853 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf846f7f8 │ │ │ │ - blvs 0xfe721c04 │ │ │ │ + @ instruction: 0xf842f7f8 │ │ │ │ + blvs 0xfe721b24 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0xfe103830 │ │ │ │ + blge 0xfe103750 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - bls 0x23153c │ │ │ │ - cmnpcc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + bls 0x23145c │ │ │ │ + biccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf944f7f9 │ │ │ │ + @ instruction: 0xf946f7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fca831 │ │ │ │ addmi fp, r7, #108544 @ 0x1a800 │ │ │ │ ldcge 4, cr15, [r1], {123} @ 0x7b │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ andls r2, r8, #0, 4 │ │ │ │ andls sl, r9, #4, 18 @ 0x10000 │ │ │ │ - rsbscc pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbccs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x11804c │ │ │ │ + bl 0x117f6c │ │ │ │ strls r0, [r7, #-643] @ 0xfffffd7d │ │ │ │ @ instruction: 0xf8d29306 │ │ │ │ @ instruction: 0xf7fa2c38 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfff8388c │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xfff837ac │ │ │ │ ldmdalt r4, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 8, cr15, [r3, #-28]! @ 0xffffffe4 │ │ │ │ + ldcvs 8, cr15, [r3, #-12]! │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ mrrcvs 11, 13, sl, fp, cr9 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - blge 0xff5c38c0 │ │ │ │ + blge 0xff5c37e0 │ │ │ │ vpmax.s8 d25, d8, d6 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x158098 │ │ │ │ + bl 0x157fb8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92930 │ │ │ │ - stmdacs r0, {r0, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x00f2f47a │ │ │ │ - bllt 0xff1447e4 │ │ │ │ + bllt 0xff144704 │ │ │ │ smlabtcc r4, sp, r9, lr │ │ │ │ stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf7fa9306 │ │ │ │ - stmdacs r0, {r0, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff0038f4 │ │ │ │ + stmdacs r0, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xff003814 │ │ │ │ svclt 0x00e0f7fa │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ @ instruction: 0xf810f7f8 │ │ │ │ - bicsmi pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + msrmi CPSR_s, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blt 0xfecc4824 │ │ │ │ + blt 0xfecc4744 │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ addmi r0, r1, #2 │ │ │ │ stcge 4, cr15, [r1], {125} @ 0x7d │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf7fa9306 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x00bef47a │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00c4f5b3 │ │ │ │ - blge 0xffd83a50 │ │ │ │ + blge 0xffd83970 │ │ │ │ @ instruction: 0xf00900fb │ │ │ │ @ instruction: 0xf0030907 │ │ │ │ @ instruction: 0xf0080308 │ │ │ │ - b 0x1146ca8 │ │ │ │ + b 0x1146bc8 │ │ │ │ vsubw.u8 q8, q2, d9 │ │ │ │ stmib sp, {r0, r7, r9, lr}^ │ │ │ │ movwcs r3, #260 @ 0x104 │ │ │ │ stmdbge r4, {r3, r8, r9, ip, pc} │ │ │ │ vcgt.s8 d25, d8, d9 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ andls r0, r6, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strls r4, [r7, #-1584] @ 0xfffff9d0 │ │ │ │ stclcs 8, cr15, [r0], #-844 @ 0xfffffcb4 │ │ │ │ - @ instruction: 0xf99ef7fa │ │ │ │ + @ instruction: 0xf9a0f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7faabd2 │ │ │ │ qadd8mi fp, r1, r5 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff72f7f7 │ │ │ │ + @ instruction: 0xff6ef7f7 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #25345 @ 0x6301 │ │ │ │ - @ instruction: 0xf85cf7f9 │ │ │ │ + @ instruction: 0xf85ef7f9 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7faabad │ │ │ │ strtmi fp, [r1], -r3, lsl #31 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xf9f6f7f8 │ │ │ │ + @ instruction: 0xf9f8f7f8 │ │ │ │ vqdmulh.s d25, d8, d6 │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ - bl 0x1c7dac │ │ │ │ + vmls.f d18, d16, d0[1] │ │ │ │ + bl 0x1c7ccc │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff2730 │ │ │ │ @ instruction: 0x4621ba39 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xf9e4f7f8 │ │ │ │ + @ instruction: 0xf9e6f7f8 │ │ │ │ vqdmulh.s d25, d8, d6 │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ - bl 0x1c7dd0 │ │ │ │ + vmls.f d18, d16, d0[1] │ │ │ │ + bl 0x1c7cf0 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff2740 │ │ │ │ strtmi fp, [r1], -r7, lsr #20 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83307 │ │ │ │ - @ instruction: 0x6d33f9b9 │ │ │ │ + @ instruction: 0x6d33f9bb │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ mrrcvs 11, 13, sl, fp, cr2 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - blge 0xff403a2c │ │ │ │ - rscmi pc, r5, #77594624 @ 0x4a00000 │ │ │ │ + blge 0xff40394c │ │ │ │ + addmi pc, r5, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0040f47a │ │ │ │ - bllt 0xff084948 │ │ │ │ + bllt 0xff084868 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ stcls 6, cr4, [r7, #-192] @ 0xffffff40 │ │ │ │ - stc2l 7, cr15, [r4, #-996]! @ 0xfffffc1c │ │ │ │ + stc2l 7, cr15, [r6, #-996]! @ 0xfffffc1c │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7faabb0 │ │ │ │ strtmi fp, [r1], -sp, lsr #30 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf90ef7f8 │ │ │ │ + @ instruction: 0xf912f7f8 │ │ │ │ stmib sp, {r0, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ andcs r2, r0, #4, 2 │ │ │ │ stmdbge r4, {r3, r9, ip, pc} │ │ │ │ vhsub.s8 d25, d8, d9 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ @ instruction: 0x46300233 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movwls r9, #25863 @ 0x6507 │ │ │ │ stccs 8, cr15, [r8], #-840 @ 0xfffffcb8 │ │ │ │ - @ instruction: 0xf916f7fa │ │ │ │ + @ instruction: 0xf918f7fa │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7faaaf4 │ │ │ │ stmdbge r4, {r0, r2, r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ movwcs r2, #4868 @ 0x1304 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ - @ instruction: 0xf9bef7fa │ │ │ │ + @ instruction: 0xf9c0f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7faab34 │ │ │ │ @ instruction: 0x4621befd │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f73307 │ │ │ │ vmax.f32 d31, d8, d29 │ │ │ │ - vbic.i32 d21, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 q10, q8, d4 │ │ │ │ @ instruction: 0xf7ff0333 │ │ │ │ stmdbge r4, {r0, r2, r3, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ movwcs r2, #4868 @ 0x1304 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ strcc lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf960f7fa │ │ │ │ + @ instruction: 0xf962f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7faab1c │ │ │ │ @ instruction: 0x4621bedf │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xf952f7f8 │ │ │ │ + @ instruction: 0xf954f7f8 │ │ │ │ vqdmulh.s d25, d8, d6 │ │ │ │ - vbic.i32 , #262144 @ 0x00040000 │ │ │ │ - bl 0x1c7ef4 │ │ │ │ + vmls.f d18, d16, d0[1] │ │ │ │ + bl 0x1c7e14 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fe2770 │ │ │ │ strtmi fp, [r1], -r9, asr #24 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - mcr2 7, 5, pc, cr10, cr7, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr6, cr7, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #25345 @ 0x6301 │ │ │ │ - @ instruction: 0xff3af7f8 │ │ │ │ + @ instruction: 0xff3cf7f8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7faab51 │ │ │ │ ldcvs 14, cr11, [r3, #-748]! @ 0xfffffd14 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ mrrcvs 11, 0, sl, fp, cr11 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0x243b64 │ │ │ │ + blge 0x243a84 │ │ │ │ andcs r6, r1, #716 @ 0x2cc │ │ │ │ rsbscs pc, ip, r6, lsl #17 │ │ │ │ vqrdmulh.s d2, d0, d2 │ │ │ │ - blcs 0xa6eb0 │ │ │ │ + blcs 0xa6dd0 │ │ │ │ smlabthi r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0134630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 5, pc, cr0, cr10, {1} @ │ │ │ │ vnmls.f32 s8, s27, s9 │ │ │ │ @ instruction: 0xf6460f70 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ vtst.8 d22, d1, d2 │ │ │ │ vorr.i32 d17, #8 @ 0x00000008 │ │ │ │ ldmdavs fp, {r0, r1, r4, r7, r8} │ │ │ │ stmdavs r8, {r1, r7, fp, ip, lr} │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ - mrc2 0, 2, pc, cr4, cr12, {4} │ │ │ │ + mcr2 0, 3, pc, cr4, cr12, {4} @ │ │ │ │ andcs r6, sp, #716 @ 0x2cc │ │ │ │ - blcs 0x9ee84 │ │ │ │ + blcs 0x9eda4 │ │ │ │ mcrge 4, 4, pc, cr6, cr10, {1} @ │ │ │ │ - bllt 0x1684ab4 │ │ │ │ - blvs 0xfe721f94 │ │ │ │ + bllt 0x16849d4 │ │ │ │ + blvs 0xfe721eb4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0xff5c3bc8 │ │ │ │ + bge 0xff5c3ae8 │ │ │ │ stcleq 12, cr6, [r5], #364 @ 0x16c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf4134315 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ vstrcs s20, [r0, #-804] @ 0xfffffcdc │ │ │ │ - bge 0xff243be4 │ │ │ │ + bge 0xff243b04 │ │ │ │ andcs r6, r1, #716 @ 0x2cc │ │ │ │ rsbscs pc, ip, r6, lsl #17 │ │ │ │ vqrdmulh.s d2, d0, d2 │ │ │ │ - blcs 0xa6dfc │ │ │ │ + blcs 0xa6d1c │ │ │ │ sbchi pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf0134630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 3, pc, cr0, cr10, {1} @ │ │ │ │ @ instruction: 0x46294630 │ │ │ │ - stc2 7, cr15, [r4], #988 @ 0x3dc │ │ │ │ + stc2l 7, cr15, [r4], #988 @ 0x3dc │ │ │ │ stmdacs r0, {r4, r5, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ mrcge 4, 2, APSR_nzcv, cr8, cr10, {1} │ │ │ │ stceq 1, cr15, [r5], {160} @ 0xa0 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ andeq lr, ip, r0, asr #22 │ │ │ │ @ instruction: 0x010067b0 │ │ │ │ - blx 0xfefc2da2 │ │ │ │ + blx 0xff3c2cc2 │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf7d57108 │ │ │ │ - @ instruction: 0xf7fafb83 │ │ │ │ + @ instruction: 0xf7fafbcb │ │ │ │ stmib sp, {r0, r1, r2, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #4, 2 │ │ │ │ stmdbge r4, {r3, r9, ip, pc} │ │ │ │ vhsub.s8 d25, d8, d9 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d16, d0[1] │ │ │ │ @ instruction: 0x46300233 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movwls r9, #25863 @ 0x6507 │ │ │ │ stccs 8, cr15, [r8], {210} @ 0xd2 │ │ │ │ - @ instruction: 0xf838f7fa │ │ │ │ + @ instruction: 0xf83af7fa │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7faaa16 │ │ │ │ vceq.f32 d27, d4, d31 │ │ │ │ - vrshr.s64 d19, d29, #64 │ │ │ │ + vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ movwcs r0, #519 @ 0x207 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 3, pc, cr12, cr9, {7} │ │ │ │ + mrc2 7, 3, pc, cr14, cr9, {7} │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7faacb3 │ │ │ │ - blcc 0x1b6410 │ │ │ │ + blcc 0x1b6330 │ │ │ │ stmible lr!, {r0, r8, r9, fp, sp}^ │ │ │ │ - stc2 7, cr15, [ip], #-988 @ 0xfffffc24 │ │ │ │ + stc2l 7, cr15, [ip], #-988 @ 0xfffffc24 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f73308 │ │ │ │ - stmdbge r4, {r0, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f89306 │ │ │ │ - stmdacs r0, {r0, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xffbc3cb0 │ │ │ │ + stmdacs r0, {r0, r1, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xffbc3bd0 │ │ │ │ mcrlt 7, 0, pc, cr10, cr10, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f73308 │ │ │ │ - stmdbge r4, {r0, r1, r2, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f89306 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r7], {63} @ 0x3f │ │ │ │ ldcllt 7, cr15, [r8, #1000]! @ 0x3e8 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f89509 │ │ │ │ - blls 0x244d98 │ │ │ │ - ldrbcc pc, [r4, #-584]! @ 0xfffffdb8 @ │ │ │ │ + blls 0x244cc0 │ │ │ │ + strbcs pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x26d0f8d3 │ │ │ │ - blt 0xfe204bf8 │ │ │ │ + blt 0xfe204b18 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f73308 │ │ │ │ - ldcvs 13, cr15, [r3, #-868]! @ 0xfffffc9c │ │ │ │ + ldcvs 13, cr15, [r3, #-852]! @ 0xfffffcac │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ mrrcvs 15, 12, sl, fp, cr12 │ │ │ │ svcvs 0x0060f413 │ │ │ │ svcge 0x00c7f43e │ │ │ │ vpmax.s8 d25, d8, d6 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x1584f4 │ │ │ │ + bl 0x158414 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f829b0 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r4, #488] @ 0x1e8 │ │ │ │ svclt 0x00b5f7fe │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f73308 │ │ │ │ - stmdbge r4, {r0, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcls 6, cr4, [r7, #-192] @ 0xffffff40 │ │ │ │ - stc2 7, cr15, [sl], {249} @ 0xf9 │ │ │ │ + stc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7faab11 │ │ │ │ @ instruction: 0x4621bdb1 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff92f7f7 │ │ │ │ - blcc 0x1c0c30 │ │ │ │ + @ instruction: 0xff96f7f7 │ │ │ │ + blcc 0x1c0b50 │ │ │ │ @ instruction: 0xf67f2b01 │ │ │ │ @ instruction: 0xf04faf3f │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - mrc2 7, 3, pc, cr14, cr12, {6} │ │ │ │ + mcr2 7, 6, pc, cr6, cr12, {6} @ │ │ │ │ ldclt 7, cr15, [ip, #1000] @ 0x3e8 │ │ │ │ - blcs 0xd58a8 │ │ │ │ + blcs 0xd57c8 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr2, cr15, {3} │ │ │ │ @ instruction: 0xf09be7f1 │ │ │ │ - strtmi pc, [r2], -r9, asr #28 │ │ │ │ + @ instruction: 0x4622fe59 │ │ │ │ strtmi r4, [r9], -r1, lsl #13 │ │ │ │ @ instruction: 0xf7e82302 │ │ │ │ - @ instruction: 0x464afcb3 │ │ │ │ + @ instruction: 0x464afcf1 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xfe844c0e │ │ │ │ + blx 0xffa44b2e │ │ │ │ mcrlt 7, 4, pc, cr0, cr11, {7} @ │ │ │ │ stmdacs r1, {r2, fp, ip, sp} │ │ │ │ svcge 0x0066f63f │ │ │ │ - mrc2 0, 1, pc, cr6, cr11, {4} │ │ │ │ - @ instruction: 0x4605463a │ │ │ │ + mcr2 0, 2, pc, cr6, cr11, {4} @ │ │ │ │ + @ instruction: 0x4681463a │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf7d546a8 │ │ │ │ - @ instruction: 0xf7fefadd │ │ │ │ + @ instruction: 0xf7d5464d │ │ │ │ + @ instruction: 0xf7fefb25 │ │ │ │ @ instruction: 0xf09bbde0 │ │ │ │ - @ instruction: 0xf007fe2b │ │ │ │ + @ instruction: 0xf007fe3b │ │ │ │ strmi r0, [r4], -pc, lsl #4 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xff544c40 │ │ │ │ + blx 0x744b62 │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - ldc2 7, cr15, [sl, #-928] @ 0xfffffc60 │ │ │ │ + ldc2l 7, cr15, [r8, #-928] @ 0xfffffc60 │ │ │ │ stcllt 7, cr15, [r5, #-1000]! @ 0xfffffc18 │ │ │ │ - mrc2 0, 0, pc, cr10, cr11, {4} │ │ │ │ + mcr2 0, 1, pc, cr10, cr11, {4} @ │ │ │ │ andeq pc, pc, #4 │ │ │ │ strmi r4, [r1], -r1, lsl #13 │ │ │ │ @ instruction: 0xf7d54630 │ │ │ │ - strbmi pc, [r8], -r1, asr #21 @ │ │ │ │ + strbmi pc, [r8], -r9, lsl #22 @ │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e84629 │ │ │ │ - @ instruction: 0xf7fafd09 │ │ │ │ + @ instruction: 0xf7fafd47 │ │ │ │ svclt 0x0000bd4a │ │ │ │ - @ instruction: 0x008894be │ │ │ │ + umulleq r9, r8, lr, r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ movweq lr, #10705 @ 0x29d1 │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ stmdbeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - stc2 7, cr15, [ip], #-928 @ 0xfffffc60 │ │ │ │ + stc2l 7, cr15, [sl], #-928 @ 0xfffffc60 │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ - stc2 7, cr15, [r8], #-928 @ 0xfffffc60 │ │ │ │ + stc2l 7, cr15, [r6], #-928 @ 0xfffffc60 │ │ │ │ stmdavs r0!, {r7, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r4], #-928 @ 0xfffffc60 │ │ │ │ + stc2l 7, cr15, [r2], #-928 @ 0xfffffc60 │ │ │ │ ldrdpl pc, [r8], #138 @ 0x8a │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ orrslt r2, r8, r0 │ │ │ │ ldrsbcc pc, [r0], #-138 @ 0xffffff76 @ │ │ │ │ ldcvs 8, cr6, [sp], {34} @ 0x22 │ │ │ │ movwne lr, #6612 @ 0x19d4 │ │ │ │ streq pc, [lr, #-21] @ 0xffffffeb │ │ │ │ movweq lr, #6723 @ 0x1a43 │ │ │ │ - b 0x117b190 │ │ │ │ + b 0x117b0b0 │ │ │ │ strbeq r0, [r9], r2, lsl #2 │ │ │ │ tstmi r3, #50331648 @ 0x3000000 │ │ │ │ andsmi r6, r3, #14811136 @ 0xe20000 │ │ │ │ andcs sp, r0, sl │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf0134650 │ │ │ │ - teqplt r0, r9, lsl sp @ p-variant is OBSOLETE │ │ │ │ + teqplt r0, r3, lsr sp @ p-variant is OBSOLETE │ │ │ │ ldrbmi r6, [fp], -r0, lsr #18 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ stmdbls r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x200147b0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -121526,31 +121470,31 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #17 │ │ │ │ addlt r4, r3, r5, lsl #12 │ │ │ │ stmdavs r8, {r8, r9, fp, sp} │ │ │ │ svclt 0x000c4616 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xff5c4da2 │ │ │ │ + ldc2 7, cr15, [r2], {232} @ 0xe8 │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ - blx 0xff4c4daa │ │ │ │ + stc2 7, cr15, [lr], {232} @ 0xe8 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ mvnslt r2, r0 │ │ │ │ ldcvs 13, cr6, [fp], {43} @ 0x2b │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r4, {r2, r8, ip, lr, pc}^ │ │ │ │ movwmi r2, #41216 @ 0xa100 │ │ │ │ ldrle r0, [lr], #-1747 @ 0xfffff92d │ │ │ │ - blcs 0x1611b8 │ │ │ │ + blcs 0x1610d8 │ │ │ │ ldmib r4, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ tstmi r3, #0, 4 │ │ │ │ andsmi r6, r3, #10616832 @ 0xa20000 │ │ │ │ @ instruction: 0x4628d115 │ │ │ │ - ldc2l 0, cr15, [r0], {19} │ │ │ │ + stc2l 0, cr15, [sl], #76 @ 0x4c │ │ │ │ stmiavs r0!, {r4, r5, r8, ip, sp, pc}^ │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf8cd4643 │ │ │ │ ldrmi r8, [r0, r0]! │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -121568,17 +121512,17 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ movweq lr, #6609 @ 0x19d1 │ │ │ │ ldrmi fp, [r6], -r5, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xfe0c4e4a │ │ │ │ + blx 0xff044d6a │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - blx 0x1fc4e52 │ │ │ │ + blx 0xfef44d72 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ cmnlt r8, r0 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ ldcvs 1, cr2, [fp], {-0} │ │ │ │ @ instruction: 0xf0134311 │ │ │ │ tstle r1, lr, lsl #6 │ │ │ │ @@ -121587,2851 +121531,2851 @@ │ │ │ │ andcs sp, r0, sl │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf0134628 │ │ │ │ - hvclt 36807 @ 0x8fc7 │ │ │ │ + @ instruction: 0xb148fc91 │ │ │ │ stmdahi r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ ldrdcc lr, [r3], -r4 │ │ │ │ ldrbne r9, [fp, r0, lsl #6] │ │ │ │ ldrmi r9, [r0, r1, lsl #6]! │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde128 │ │ │ │ + bl 0xfebde048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ - bls 0x2188c4 │ │ │ │ + bls 0x2187e4 │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b22006 │ │ │ │ - andlt pc, r4, r1, lsl r8 @ │ │ │ │ + andlt pc, r4, r1, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde168 │ │ │ │ + bl 0xfebde088 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ - bls 0x218904 │ │ │ │ + bls 0x218824 │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ - @ instruction: 0xf0b1200e │ │ │ │ - strdlt pc, [r4], -r1 │ │ │ │ + @ instruction: 0xf0b2200e │ │ │ │ + andlt pc, r4, r1, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde1a8 │ │ │ │ + bl 0xfebde0c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ - bls 0x218944 │ │ │ │ + bls 0x218864 │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b12003 │ │ │ │ - ldrdlt pc, [r4], -r1 │ │ │ │ + andlt pc, r4, r1, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde1e8 │ │ │ │ + bl 0xfebde108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ - bls 0x218984 │ │ │ │ + bls 0x2188a4 │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b1200b │ │ │ │ - @ instruction: 0xb004ffb1 │ │ │ │ + andlt pc, r4, r1, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde228 │ │ │ │ + bl 0xfebde148 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ - bls 0x2189c4 │ │ │ │ + bls 0x2188e4 │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b12008 │ │ │ │ - mullt r4, r1, pc @ │ │ │ │ + andlt pc, r4, r1, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde268 │ │ │ │ + bl 0xfebde188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - @ instruction: 0xf2c024f5 │ │ │ │ - blls 0x2480a0 │ │ │ │ + vmov.i32 d18, #327680 @ 0x00050000 │ │ │ │ + blls 0x247fc0 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - andlt pc, r4, pc, lsl #24 │ │ │ │ + andlt pc, r4, pc, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde2ac │ │ │ │ + bl 0xfebde1cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - vmls.i d19, d0, d1[2] │ │ │ │ - blls 0x2480e4 │ │ │ │ + vmls.i d18, d0, d1[6] │ │ │ │ + blls 0x248004 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - andlt pc, r4, sp, ror #23 │ │ │ │ + strdlt pc, [r4], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde2f0 │ │ │ │ + bl 0xfebde210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - @ instruction: 0xf2c0349d │ │ │ │ - blls 0x248128 │ │ │ │ + @ instruction: 0xf2c024bd │ │ │ │ + blls 0x248048 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - andlt pc, r4, fp, asr #23 │ │ │ │ + ldrdlt pc, [r4], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde334 │ │ │ │ + bl 0xfebde254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - @ instruction: 0xf2c034f1 │ │ │ │ - blls 0x24816c │ │ │ │ + vmov.i32 d19, #65536 @ 0x00010000 │ │ │ │ + blls 0x24808c │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - andlt pc, r4, r9, lsr #23 │ │ │ │ + @ instruction: 0xb004fbb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde378 │ │ │ │ + bl 0xfebde298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - vmls.i d20, d0, d1[1] │ │ │ │ - blls 0x2481b0 │ │ │ │ + vmls.i d19, d0, d1[5] │ │ │ │ + blls 0x2480d0 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - andlt pc, r4, r7, lsl #23 │ │ │ │ + mullt r4, r7, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde3bc │ │ │ │ + bl 0xfebde2dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - @ instruction: 0xf2c04499 │ │ │ │ - blls 0x2481f4 │ │ │ │ + @ instruction: 0xf2c034b9 │ │ │ │ + blls 0x248114 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - andlt pc, r4, r5, ror #22 │ │ │ │ + andlt pc, r4, r5, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde400 │ │ │ │ + bl 0xfebde320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - vmls.i d20, d16, d1[7] │ │ │ │ - blls 0x248238 │ │ │ │ + vaddhn.i16 d20, q0, │ │ │ │ + blls 0x248158 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - andlt pc, r4, r3, asr #22 │ │ │ │ + andlt pc, r4, r3, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde444 │ │ │ │ + bl 0xfebde364 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - vmls.i d21, d0, d1[0] │ │ │ │ - blls 0x24827c │ │ │ │ + vmls.i d20, d0, d1[4] │ │ │ │ + blls 0x24819c │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - andlt pc, r4, r1, lsr #22 │ │ │ │ + andlt pc, r4, r1, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde488 │ │ │ │ + bl 0xfebde3a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r6], {8} │ │ │ │ strcs r9, [r0], #-1024 @ 0xfffffc00 │ │ │ │ vshl.s8 d25, d1, d7 │ │ │ │ - @ instruction: 0xf2c05495 │ │ │ │ + @ instruction: 0xf2c044b5 │ │ │ │ strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x143562 │ │ │ │ + blx 0x543482 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde4c4 │ │ │ │ + bl 0xfebde3e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r6], {8} │ │ │ │ strcs r9, [r0], #-1024 @ 0xfffffc00 │ │ │ │ vshl.s8 d25, d1, d7 │ │ │ │ - vmls.i d21, d16, d1[6] │ │ │ │ + vaddhn.i16 d21, q0, │ │ │ │ strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xff9c359c │ │ │ │ + blx 0xffdc34bc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde500 │ │ │ │ + bl 0xfebde420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc (UNDEF: 104), r2 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r7, lsl #21 │ │ │ │ + mullt r5, r7, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, asr #24 │ │ │ │ + addeq r8, r8, sl, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde554 │ │ │ │ + bl 0xfebde474 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, sp, asr sl @ │ │ │ │ + andlt pc, r5, sp, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r8], r6 │ │ │ │ + ldrdeq r8, [r8], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde5a8 │ │ │ │ + bl 0xfebde4c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 96), r2 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r3, lsr sl @ │ │ │ │ + andlt pc, r5, r3, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, lsr #23 │ │ │ │ + addeq r8, r8, r2, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde5fc │ │ │ │ + bl 0xfebde51c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r9, lsl #20 │ │ │ │ + andlt pc, r5, r9, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, asr #22 │ │ │ │ + addeq r8, r8, lr, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde650 │ │ │ │ + bl 0xfebde570 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, r4, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - ldrdlt pc, [r5], -pc @ │ │ │ │ + andlt pc, r5, pc, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r8], sl │ │ │ │ + ldrdeq r8, [r8], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde6a4 │ │ │ │ + bl 0xfebde5c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - @ instruction: 0xb005f9b5 │ │ │ │ + andlt pc, r5, r5, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, lsr #21 │ │ │ │ + addeq r8, r8, r6, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde6f8 │ │ │ │ + bl 0xfebde618 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, fp, lsl #19 │ │ │ │ + mullt r5, fp, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, asr sl │ │ │ │ + addeq r8, r8, r2, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde74c │ │ │ │ + bl 0xfebde66c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrseq pc, sl, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r1, ror #18 │ │ │ │ + andlt pc, r5, r1, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r8], lr │ │ │ │ + ldrdeq r8, [r8], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde7a0 │ │ │ │ + bl 0xfebde6c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r7, lsr r9 @ │ │ │ │ + andlt pc, r5, r7, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, lsr #19 │ │ │ │ + addeq r8, r8, sl, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde7f4 │ │ │ │ + bl 0xfebde714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnppl r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, sp, lsl #18 │ │ │ │ + andlt pc, r5, sp, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, asr r9 │ │ │ │ + addeq r8, r8, r6, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde848 │ │ │ │ + bl 0xfebde768 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41bcf64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r3, ror #17 │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, lsl #18 │ │ │ │ + addeq r8, r8, r2, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde89c │ │ │ │ + bl 0xfebde7bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31b4f64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - @ instruction: 0xb005f8b9 │ │ │ │ + andlt pc, r5, r9, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, lsr #17 │ │ │ │ + addeq r8, r8, lr, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde8f0 │ │ │ │ + bl 0xfebde810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, pc, lsl #17 │ │ │ │ + mullt r5, pc, r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, asr r8 │ │ │ │ + addeq r8, r8, sl, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde944 │ │ │ │ + bl 0xfebde864 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r5, ror #16 │ │ │ │ + andlt pc, r5, r5, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, lsl #16 │ │ │ │ + addeq r8, r8, r6, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde998 │ │ │ │ + bl 0xfebde8b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, fp, lsr r8 @ │ │ │ │ + andlt pc, r5, fp, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008887b2 │ │ │ │ + umulleq r8, r8, r2, r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde9ec │ │ │ │ + bl 0xfebde90c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r1, lsl r8 @ │ │ │ │ + andlt pc, r5, r1, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, asr r7 │ │ │ │ + addeq r8, r8, lr, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdea40 │ │ │ │ + bl 0xfebde960 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 108), pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r7, ror #31 │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, lsl #14 │ │ │ │ + addeq r8, r8, sl, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdea94 │ │ │ │ + bl 0xfebde9b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - @ instruction: 0xb005ffbd │ │ │ │ + andlt pc, r5, sp, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008886b6 │ │ │ │ + umulleq r8, r8, r6, r7 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdeae8 │ │ │ │ + bl 0xfebdea08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - mullt r5, r3, pc @ │ │ │ │ + andlt pc, r5, r3, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, ror #12 │ │ │ │ + addeq r8, r8, r2, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdeb3c │ │ │ │ + bl 0xfebdea5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 100), pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r9, ror #30 │ │ │ │ + andlt pc, r5, r9, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, lsl #12 │ │ │ │ + addeq r8, r8, lr, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdeb90 │ │ │ │ + bl 0xfebdeab0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, pc, lsr pc @ │ │ │ │ + andlt pc, r5, pc, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008885ba │ │ │ │ + umulleq r8, r8, sl, r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdebe4 │ │ │ │ + bl 0xfebdeb04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, r8, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r5, lsl pc @ │ │ │ │ + andlt pc, r5, r5, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, ror #10 │ │ │ │ + addeq r8, r8, r6, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdec38 │ │ │ │ + bl 0xfebdeb58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, r8, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, fp, ror #29 │ │ │ │ + strdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, lsl r5 │ │ │ │ + strdeq r8, [r8], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdec8c │ │ │ │ + bl 0xfebdebac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r1, asr #29 │ │ │ │ + ldrdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008884be │ │ │ │ + umulleq r8, r8, lr, r5 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdece0 │ │ │ │ + bl 0xfebdec00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R8_fiq, pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - mullt r5, r7, lr │ │ │ │ + andlt pc, r5, r7, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, ror #8 │ │ │ │ + addeq r8, r8, sl, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebded34 │ │ │ │ + bl 0xfebdec54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21acf64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, sp, ror #28 │ │ │ │ + andlt pc, r5, sp, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, lsl r4 │ │ │ │ + strdeq r8, [r8], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebded88 │ │ │ │ + bl 0xfebdeca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R8_usr, pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r3, asr #28 │ │ │ │ + andlt pc, r5, r3, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, asr #7 │ │ │ │ + addeq r8, r8, r2, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdeddc │ │ │ │ + bl 0xfebdecfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11a4f64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r9, lsl lr @ │ │ │ │ + andlt pc, r5, r9, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, ror #6 │ │ │ │ + addeq r8, r8, lr, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdee30 │ │ │ │ + bl 0xfebded50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, pc, ror #27 │ │ │ │ + strdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, lsl r3 │ │ │ │ + strdeq r8, [r8], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdee84 │ │ │ │ + bl 0xfebdeda4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, ip, pc, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r5, asr #27 │ │ │ │ + ldrdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, asr #5 │ │ │ │ + addeq r8, r8, r6, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdeed8 │ │ │ │ + bl 0xfebdedf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - mullt r5, fp, sp │ │ │ │ + andlt pc, r5, fp, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, ror r2 │ │ │ │ + addeq r8, r8, r2, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdef2c │ │ │ │ + bl 0xfebdee4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, ip, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r1, ror sp @ │ │ │ │ + andlt pc, r5, r1, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, lsl r2 │ │ │ │ + strdeq r8, [r8], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdef80 │ │ │ │ + bl 0xfebdeea0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r7, asr #26 │ │ │ │ + andlt pc, r5, r7, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, asr #3 │ │ │ │ + addeq r8, r8, sl, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdefd4 │ │ │ │ + bl 0xfebdeef4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, sp, lsl sp @ │ │ │ │ + andlt pc, r5, sp, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, ror r1 │ │ │ │ + addeq r8, r8, r6, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf028 │ │ │ │ + bl 0xfebdef48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, r8, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - strdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, r3, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, lsr #2 │ │ │ │ + addeq r8, r8, r2, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf07c │ │ │ │ + bl 0xfebdef9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r9, asr #25 │ │ │ │ + ldrdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, asr #1 │ │ │ │ + addeq r8, r8, lr, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf0d0 │ │ │ │ + bl 0xfebdeff0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - mullt r5, pc, ip @ │ │ │ │ + andlt pc, r5, pc, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, ror r0 │ │ │ │ + addeq r8, r8, sl, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf124 │ │ │ │ + bl 0xfebdf044 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r5, ror ip @ │ │ │ │ + andlt pc, r5, r5, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, lsr #32 │ │ │ │ + addeq r8, r8, r6, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf178 │ │ │ │ + bl 0xfebdf098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, fp, asr #24 │ │ │ │ + andlt pc, r5, fp, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r7, [r8], r2 │ │ │ │ + strheq r8, [r8], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf1cc │ │ │ │ + bl 0xfebdf0ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsmi pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r1, lsr #24 │ │ │ │ + andlt pc, r5, r1, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, lr, ror pc │ │ │ │ + addeq r8, r8, lr, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf220 │ │ │ │ + bl 0xfebdf140 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R12_fiq, sl │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - strdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, r7, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, sl, lsr #30 │ │ │ │ + addeq r8, r8, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf274 │ │ │ │ + bl 0xfebdf194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71a8f24a │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, sp, asr #23 │ │ │ │ + ldrdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r7, [r8], r6 │ │ │ │ + @ instruction: 0x00887fb6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf2c8 │ │ │ │ + bl 0xfebdf1e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q2, │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xfe94436a │ │ │ │ + blx 0xfed4428a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsl #29 │ │ │ │ + addeq r7, r8, r2, ror #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf31c │ │ │ │ + bl 0xfebdf23c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6441863 │ │ │ │ vaddw.s8 q8, q0, d4 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0x1ec43be │ │ │ │ + blx 0xfe2c42de │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, lr, lsr #28 │ │ │ │ + addeq r7, r8, lr, lsl #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf370 │ │ │ │ + bl 0xfebdf290 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q2, │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0x1444412 │ │ │ │ + blx 0x1844332 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r8], sl │ │ │ │ + @ instruction: 0x00887eba │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf3c4 │ │ │ │ + bl 0xfebdf2e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q2, │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0x9c4466 │ │ │ │ + blx 0xdc4386 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r6, lsl #27 │ │ │ │ + addeq r7, r8, r6, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf418 │ │ │ │ + bl 0xfebdf338 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - strdlt pc, [r5], -fp │ │ │ │ + andlt pc, r5, fp, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, r2, lsr sp │ │ │ │ + addeq r7, r8, r2, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf46c │ │ │ │ + bl 0xfebdf38c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, ip, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - ldrdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, r1, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r7, [r8], lr │ │ │ │ + @ instruction: 0x00887dbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf4c0 │ │ │ │ + bl 0xfebdf3e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r7, lsr #21 │ │ │ │ + @ instruction: 0xb005fab7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, sl, lsl #25 │ │ │ │ + addeq r7, r8, sl, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf514 │ │ │ │ + bl 0xfebdf434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, sp, ror sl @ │ │ │ │ + andlt pc, r5, sp, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, r6, lsr ip │ │ │ │ + addeq r7, r8, r6, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf568 │ │ │ │ + bl 0xfebdf488 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 96), r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r3, asr sl @ │ │ │ │ + andlt pc, r5, r3, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, r2, ror #23 │ │ │ │ + addeq r7, r8, r2, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf5bc │ │ │ │ + bl 0xfebdf4dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r9, lsr #20 │ │ │ │ + andlt pc, r5, r9, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, lr, lsl #23 │ │ │ │ + addeq r7, r8, lr, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf610 │ │ │ │ + bl 0xfebdf530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + andlt pc, r5, pc, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, sl, lsr fp │ │ │ │ + addeq r7, r8, sl, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf664 │ │ │ │ + bl 0xfebdf584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 104), r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - ldrdlt pc, [r5], -r5 │ │ │ │ + andlt pc, r5, r5, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, r6, ror #21 │ │ │ │ + addeq r7, r8, r6, asr #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf6b8 │ │ │ │ + bl 0xfebdf5d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9d8f09b │ │ │ │ + @ instruction: 0xf9e8f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r8, r2, sl │ │ │ │ + addeq r7, r8, r2, ror fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf710 │ │ │ │ + bl 0xfebdf630 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vmla.f d20, d16, d0[0] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9acf09b │ │ │ │ + @ instruction: 0xf9bcf09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsr sl │ │ │ │ + addeq r7, r8, sl, lsl fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf768 │ │ │ │ + bl 0xfebdf688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vsra.s64 d18, d16, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf980f09b │ │ │ │ + @ instruction: 0xf990f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, ror #19 │ │ │ │ + addeq r7, r8, r2, asr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf7c0 │ │ │ │ + bl 0xfebdf6e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vbic.i32 d19, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf954f09b │ │ │ │ + @ instruction: 0xf964f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsl #19 │ │ │ │ + addeq r7, r8, sl, ror #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf818 │ │ │ │ + bl 0xfebdf738 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vaddw.s8 q10, q8, d0 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf928f09b │ │ │ │ + @ instruction: 0xf938f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsr r9 │ │ │ │ + addeq r7, r8, r2, lsl sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf870 │ │ │ │ + bl 0xfebdf790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vaddw.s8 , q0, d4 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8fcf09b │ │ │ │ + @ instruction: 0xf90cf09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r8], sl │ │ │ │ + @ instruction: 0x008879ba │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf8c8 │ │ │ │ + bl 0xfebdf7e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vmla.f d20, d16, d0[1] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8d0f09b │ │ │ │ + @ instruction: 0xf8e0f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsl #17 │ │ │ │ + addeq r7, r8, r2, ror #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf920 │ │ │ │ + bl 0xfebdf840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vmla.f d21, d0, d0[2] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8a4f09b │ │ │ │ + @ instruction: 0xf8b4f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsr #16 │ │ │ │ + addeq r7, r8, sl, lsl #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf978 │ │ │ │ + bl 0xfebdf898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf878f09b │ │ │ │ + @ instruction: 0xf888f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r8], r2 │ │ │ │ + @ instruction: 0x008878b2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf9d0 │ │ │ │ + bl 0xfebdf8f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vsra.s64 d19, d28, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf84cf09b │ │ │ │ + @ instruction: 0xf85cf09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, ror r7 │ │ │ │ + addeq r7, r8, sl, asr r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfa28 │ │ │ │ + bl 0xfebdf948 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d7, d0 │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf820f09b │ │ │ │ + @ instruction: 0xf830f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsr #14 │ │ │ │ + addeq r7, r8, r2, lsl #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfa80 │ │ │ │ + bl 0xfebdf9a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d7, d0 │ │ │ │ vaddw.s8 q9, q8, d12 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xfff4f09a │ │ │ │ + @ instruction: 0xf804f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, asr #13 │ │ │ │ + addeq r7, r8, sl, lsr #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfad8 │ │ │ │ + bl 0xfebdf9f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vsra.s64 d23, d8, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xffc8f09a │ │ │ │ + @ instruction: 0xffd8f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, ror r6 │ │ │ │ + addeq r7, r8, r2, asr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfb30 │ │ │ │ + bl 0xfebdfa50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vorr.i32 d16, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff9cf09a │ │ │ │ + @ instruction: 0xffacf09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsl r6 │ │ │ │ + strdeq r7, [r8], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfb88 │ │ │ │ + bl 0xfebdfaa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vsra.s64 q9, q10, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff70f09a │ │ │ │ + @ instruction: 0xff80f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, asr #11 │ │ │ │ + addeq r7, r8, r2, lsr #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfbe0 │ │ │ │ + bl 0xfebdfb00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vbic.i32 , #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff44f09a │ │ │ │ + @ instruction: 0xff54f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, ror #10 │ │ │ │ + addeq r7, r8, sl, asr #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfc38 │ │ │ │ + bl 0xfebdfb58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d17, d0, d0[6] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff18f09a │ │ │ │ + @ instruction: 0xff28f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsl r5 │ │ │ │ + strdeq r7, [r8], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfc90 │ │ │ │ + bl 0xfebdfbb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d17, d16, d0[7] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 7, pc, cr12, cr10, {4} @ │ │ │ │ + mrc2 0, 7, pc, cr12, cr10, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008874ba │ │ │ │ + umulleq r7, r8, sl, r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfce8 │ │ │ │ + bl 0xfebdfc08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d7, d0 │ │ │ │ vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 6, pc, cr0, cr10, {4} @ │ │ │ │ + mrc2 0, 6, pc, cr0, cr10, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, ror #8 │ │ │ │ + addeq r7, r8, r2, asr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfd40 │ │ │ │ + bl 0xfebdfc60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d7, d0 │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 4, pc, cr4, cr10, {4} │ │ │ │ + mcr2 0, 5, pc, cr4, cr10, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsl #8 │ │ │ │ + addeq r7, r8, sl, ror #9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfd98 │ │ │ │ + bl 0xfebdfcb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6469100 │ │ │ │ vsra.s64 q11, q8, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 3, pc, cr8, cr10, {4} @ │ │ │ │ + mrc2 0, 3, pc, cr8, cr10, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008873b2 │ │ │ │ + umulleq r7, r8, r2, r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfdf0 │ │ │ │ + bl 0xfebdfd10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6469100 │ │ │ │ vbic.i32 , #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 1, pc, cr12, cr10, {4} │ │ │ │ + mcr2 0, 2, pc, cr12, cr10, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, asr r3 │ │ │ │ + addeq r7, r8, sl, lsr r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfe48 │ │ │ │ + bl 0xfebdfd68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 0, pc, cr0, cr10, {4} │ │ │ │ + mcr2 0, 1, pc, cr0, cr10, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsl #6 │ │ │ │ + addeq r7, r8, r2, ror #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfea0 │ │ │ │ + bl 0xfebdfdc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vsra.s64 q9, q12, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [r4, #616]! @ 0x268 │ │ │ │ + ldc2l 0, cr15, [r4, #616]! @ 0x268 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsr #5 │ │ │ │ + addeq r7, r8, sl, lsl #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfef8 │ │ │ │ + bl 0xfebdfe18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vmla.f d16, d16, d0[6] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [r8, #616]! @ 0x268 │ │ │ │ + stc2l 0, cr15, [r8, #616] @ 0x268 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, asr r2 │ │ │ │ + addeq r7, r8, r2, lsr r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdff50 │ │ │ │ + bl 0xfebdfe70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vmla.f d17, d0, d0[7] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [ip, #616] @ 0x268 │ │ │ │ + ldc2 0, cr15, [ip, #616] @ 0x268 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r8], sl │ │ │ │ + ldrdeq r7, [r8], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdffa8 │ │ │ │ + bl 0xfebdfec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vaddw.s8 q10, q8, d4 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [r0, #-616]! @ 0xfffffd98 │ │ │ │ + ldc2l 0, cr15, [r0, #-616]! @ 0xfffffd98 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsr #3 │ │ │ │ + addeq r7, r8, r2, lsl #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0000 │ │ │ │ + bl 0xfebdff20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [r4, #-616]! @ 0xfffffd98 │ │ │ │ + stc2l 0, cr15, [r4, #-616] @ 0xfffffd98 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, asr #2 │ │ │ │ + addeq r7, r8, sl, lsr #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0058 │ │ │ │ + bl 0xfebdff78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vbic.i32 , #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [r8, #-616] @ 0xfffffd98 │ │ │ │ + ldc2 0, cr15, [r8, #-616] @ 0xfffffd98 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r8], r2 │ │ │ │ + ldrdeq r7, [r8], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe00b0 │ │ │ │ + bl 0xfebdffd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vaddw.s8 q10, q0, d0 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [ip], {154} @ 0x9a │ │ │ │ + stc2l 0, cr15, [ip], #616 @ 0x268 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r8, sl, r0 │ │ │ │ + addeq r7, r8, sl, ror r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0108 │ │ │ │ + bl 0xfebe0028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vsra.s64 d22, d4, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [r0], #616 @ 0x268 │ │ │ │ + stc2l 0, cr15, [r0], {154} @ 0x9a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, asr #32 │ │ │ │ + addeq r7, r8, r2, lsr #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0160 │ │ │ │ + bl 0xfebe0080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [r4], {154} @ 0x9a │ │ │ │ + ldc2 0, cr15, [r4], {154} @ 0x9a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, ror #31 │ │ │ │ + addeq r7, r8, sl, asr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe01b8 │ │ │ │ + bl 0xfebe00d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrrc2 0, 9, pc, r8, cr10 @ │ │ │ │ + stc2l 0, cr15, [r8], #-616 @ 0xfffffd98 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r6, r8, r2, pc @ │ │ │ │ + addeq r7, r8, r2, ror r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0210 │ │ │ │ + bl 0xfebe0130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [ip], #-616 @ 0xfffffd98 │ │ │ │ + ldc2 0, cr15, [ip], #-616 @ 0xfffffd98 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, lsr pc │ │ │ │ + addeq r7, r8, sl, lsl r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0268 │ │ │ │ + bl 0xfebe0188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [r0], {154} @ 0x9a │ │ │ │ + ldc2 0, cr15, [r0], {154} @ 0x9a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, ror #29 │ │ │ │ + addeq r6, r8, r2, asr #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe02c0 │ │ │ │ + bl 0xfebe01e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vaddw.s8 , q8, d24 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff5c5362 │ │ │ │ + blx 0xff9c5282 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, lsl #29 │ │ │ │ + addeq r6, r8, sl, ror #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0318 │ │ │ │ + bl 0xfebe0238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vsra.s64 , q6, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfeac53ba │ │ │ │ + blx 0xfeec52da │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsr lr │ │ │ │ + addeq r6, r8, r2, lsl pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0370 │ │ │ │ + bl 0xfebe0290 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d16, d0, d0[4] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1fc5412 │ │ │ │ + blx 0xfe3c5332 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [r8], sl │ │ │ │ + @ instruction: 0x00886eba │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe03c8 │ │ │ │ + bl 0xfebe02e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x14c546a │ │ │ │ + blx 0x18c538a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsl #27 │ │ │ │ + addeq r6, r8, r2, ror #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0420 │ │ │ │ + bl 0xfebe0340 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vsra.s64 q11, q2, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x9c54c2 │ │ │ │ + blx 0xdc53e2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, lsr #26 │ │ │ │ + addeq r6, r8, sl, lsl #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0478 │ │ │ │ + bl 0xfebe0398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vaddw.s8 , q8, d28 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xffec5518 │ │ │ │ + blx 0x2c543a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [r8], r2 │ │ │ │ + @ instruction: 0x00886db2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe04d0 │ │ │ │ + bl 0xfebe03f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff3c5570 │ │ │ │ + blx 0xff7c5490 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, ror ip │ │ │ │ + addeq r6, r8, sl, asr sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0528 │ │ │ │ + bl 0xfebe0448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vaddw.s8 q8, q0, d16 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe8c55c8 │ │ │ │ + blx 0xfecc54e8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsr #24 │ │ │ │ + addeq r6, r8, r2, lsl #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0580 │ │ │ │ + bl 0xfebe04a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vaddw.s8 q8, q8, d20 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1dc5620 │ │ │ │ + blx 0xfe1c5540 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, asr #23 │ │ │ │ + addeq r6, r8, sl, lsr #25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe05d8 │ │ │ │ + bl 0xfebe04f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vsra.s64 d18, d24, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x12c5678 │ │ │ │ + blx 0x16c5598 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, ror fp │ │ │ │ + addeq r6, r8, r2, asr ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0630 │ │ │ │ + bl 0xfebe0550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x7c56d0 │ │ │ │ + blx 0xbc55f0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, lsl fp │ │ │ │ + strdeq r6, [r8], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0688 │ │ │ │ + bl 0xfebe05a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vsra.s64 d17, d16, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9f0f09a │ │ │ │ + blx 0xc5648 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, asr #21 │ │ │ │ + addeq r6, r8, r2, lsr #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe06e0 │ │ │ │ + bl 0xfebe0600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vbic.i32 d18, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9c4f09a │ │ │ │ + @ instruction: 0xf9d4f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, ror #20 │ │ │ │ + addeq r6, r8, sl, asr #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0738 │ │ │ │ + bl 0xfebe0658 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vmla.f d20, d0, d0[1] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf998f09a │ │ │ │ + @ instruction: 0xf9a8f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsl sl │ │ │ │ + strdeq r6, [r8], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0790 │ │ │ │ + bl 0xfebe06b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vmla.f d20, d16, d0[2] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf96cf09a │ │ │ │ + @ instruction: 0xf97cf09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008869ba │ │ │ │ + umulleq r6, r8, sl, sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe07e8 │ │ │ │ + bl 0xfebe0708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vsra.s64 d19, d16, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf940f09a │ │ │ │ + @ instruction: 0xf950f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, ror #18 │ │ │ │ + addeq r6, r8, r2, asr #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0840 │ │ │ │ + bl 0xfebe0760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf914f09a │ │ │ │ + @ instruction: 0xf924f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, lsl #18 │ │ │ │ + addeq r6, r8, sl, ror #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0898 │ │ │ │ + bl 0xfebe07b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vaddw.s8 q8, q0, d24 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8e8f09a │ │ │ │ + @ instruction: 0xf8f8f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008868b2 │ │ │ │ + umulleq r6, r8, r2, r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe08f0 │ │ │ │ + bl 0xfebe0810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vmla.f d18, d16, d0[3] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8bcf09a │ │ │ │ + @ instruction: 0xf8ccf09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, asr r8 │ │ │ │ + addeq r6, r8, sl, lsr r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0948 │ │ │ │ + bl 0xfebe0868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vmla.f d17, d16, d0[1] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf890f09a │ │ │ │ + @ instruction: 0xf8a0f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsl #16 │ │ │ │ + addeq r6, r8, r2, ror #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe09a0 │ │ │ │ + bl 0xfebe08c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vmla.f d18, d0, d0[2] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf864f09a │ │ │ │ + @ instruction: 0xf874f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, lsr #15 │ │ │ │ + addeq r6, r8, sl, lsl #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe09f8 │ │ │ │ + bl 0xfebe0918 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vmla.f d17, d16, d0[4] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf838f09a │ │ │ │ + @ instruction: 0xf848f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, asr r7 │ │ │ │ + addeq r6, r8, r2, lsr r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0a50 │ │ │ │ + bl 0xfebe0970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vsra.s64 , q0, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf80cf09a │ │ │ │ + @ instruction: 0xf81cf09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [r8], sl │ │ │ │ + ldrdeq r6, [r8], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0aa8 │ │ │ │ + bl 0xfebe09c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vorr.i32 , #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xffe0f099 │ │ │ │ + @ instruction: 0xfff0f099 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsr #13 │ │ │ │ + addeq r6, r8, r2, lsl #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0b00 │ │ │ │ + bl 0xfebe0a20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xffb4f099 │ │ │ │ + @ instruction: 0xffc4f099 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, asr #12 │ │ │ │ + addeq r6, r8, sl, lsr #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0b58 │ │ │ │ + bl 0xfebe0a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vmla.f d23, d0, d0[3] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff88f099 │ │ │ │ + @ instruction: 0xff98f099 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [r8], r2 │ │ │ │ + ldrdeq r6, [r8], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0bb0 │ │ │ │ + bl 0xfebe0ad0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vsra.s64 d20, d24, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff5cf099 │ │ │ │ + @ instruction: 0xff6cf099 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r6, r8, sl, r5 │ │ │ │ + addeq r6, r8, sl, ror r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0c08 │ │ │ │ + bl 0xfebe0b28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vmla.f d22, d16, d0[2] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff30f099 │ │ │ │ + @ instruction: 0xff40f099 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, asr #10 │ │ │ │ + addeq r6, r8, r2, lsr #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0c60 │ │ │ │ + bl 0xfebe0b80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vbic.i32 d21, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff04f099 │ │ │ │ + @ instruction: 0xff14f099 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, ror #9 │ │ │ │ + addeq r6, r8, sl, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe0cb8 │ │ │ │ + bl 0xfebe0bd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strls r9, [r1], #-3078 @ 0xfffff3fa │ │ │ │ movwls r9, #3079 @ 0xc07 │ │ │ │ strls r4, [r2], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf0af460a │ │ │ │ - andlt pc, r4, pc, lsr sp @ │ │ │ │ + andlt pc, r4, pc, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe0cf0 │ │ │ │ + bl 0xfebe0c10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ stcls 6, cr4, [r6], {99} @ 0x63 │ │ │ │ stcls 4, cr9, [r7], {1} │ │ │ │ strls r9, [r2], #-256 @ 0xffffff00 │ │ │ │ - stc2 0, cr15, [r2, #-700]! @ 0xfffffd44 │ │ │ │ + ldc2 0, cr15, [r2, #-700]! @ 0xfffffd44 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe0d28 │ │ │ │ + bl 0xfebe0c48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x460b469c │ │ │ │ strls r9, [r1], #-3078 @ 0xfffff3fa │ │ │ │ andls r9, r0, #1792 @ 0x700 │ │ │ │ strls r4, [r2], #-1634 @ 0xfffff99e │ │ │ │ - stc2 0, cr15, [r6, #-700] @ 0xfffffd44 │ │ │ │ + ldc2 0, cr15, [r6, #-700] @ 0xfffffd44 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ @@ -124443,383 +124387,383 @@ │ │ │ │ strmi r6, [ip], -r3, lsl #26 │ │ │ │ andne lr, r3, #3424256 @ 0x344000 │ │ │ │ stmiavs r5!, {r0, r1, r3, r4, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf013430a │ │ │ │ tstle r3, lr, lsl #6 │ │ │ │ tsteq r5, r2, asr #20 │ │ │ │ strble r0, [r5], #-1737 @ 0xfffff937 │ │ │ │ - b 0x1123d18 │ │ │ │ + b 0x1123c38 │ │ │ │ andmi r0, fp, r5, lsl #6 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ stmdavs r5!, {r4, r5, r8, ip, lr, pc} │ │ │ │ svclt 0x00d42d07 │ │ │ │ strcs r2, [r1, #-1280] @ 0xfffffb00 │ │ │ │ svclt 0x00182900 │ │ │ │ - bllt 0xfebd2fb0 │ │ │ │ - mrc2 0, 0, pc, cr6, cr0, {0} │ │ │ │ + bllt 0xfebd2ed0 │ │ │ │ + mrc2 0, 1, pc, cr0, cr0, {0} │ │ │ │ stmdavs r6!, {r3, r4, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf098bbc6 │ │ │ │ - strmi pc, [r0], pc, ror #29 │ │ │ │ - mcr2 0, 7, pc, cr12, cr8, {4} @ │ │ │ │ + @ instruction: 0x4680feff │ │ │ │ + mrc2 0, 7, pc, cr12, cr8, {4} │ │ │ │ @ instruction: 0xf0984607 │ │ │ │ - stmiavs r1!, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #13829 @ 0x3605 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ - stc2l 7, cr15, [ip, #-916]! @ 0xfffffc6c │ │ │ │ + stc2 7, cr15, [sl, #916]! @ 0x394 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ @ instruction: 0x46404632 │ │ │ │ - stc2l 7, cr15, [r6, #-916]! @ 0xfffffc6c │ │ │ │ + stc2 7, cr15, [r4, #916]! @ 0x394 │ │ │ │ strbmi r6, [r2], -r3, lsr #16 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ @ instruction: 0xf0a100db │ │ │ │ - stmdbvs r1!, {r0, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r2], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7e54628 │ │ │ │ - ldrdcs pc, [r1], -r3 │ │ │ │ + andcs pc, r1, r1, lsl lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - mrc2 0, 5, pc, cr6, cr8, {4} │ │ │ │ + mcr2 0, 6, pc, cr6, cr8, {4} @ │ │ │ │ @ instruction: 0xf0984681 │ │ │ │ - @ instruction: 0x4606feb3 │ │ │ │ - mrc2 0, 5, pc, cr0, cr8, {4} │ │ │ │ + strmi pc, [r6], -r3, asr #29 │ │ │ │ + mcr2 0, 6, pc, cr0, cr8, {4} @ │ │ │ │ @ instruction: 0xf0984682 │ │ │ │ - strmi pc, [r7], -sp, lsr #29 │ │ │ │ - mcr2 0, 5, pc, cr10, cr8, {4} @ │ │ │ │ + @ instruction: 0x4607febd │ │ │ │ + mrc2 0, 5, pc, cr10, cr8, {4} │ │ │ │ stmiavs r1!, {r0, r1, r5, fp, sp, lr}^ │ │ │ │ - blcs 0x25b650 │ │ │ │ + blcs 0x25b570 │ │ │ │ movweq pc, #12367 @ 0x304f @ │ │ │ │ andcs sp, r1, #44, 26 @ 0xb00 │ │ │ │ @ instruction: 0xf7e54650 │ │ │ │ - stmiavs r1!, {r0, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r1, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #13866 @ 0x362a │ │ │ │ @ instruction: 0xf7e54630 │ │ │ │ - stmdavs r3!, {r0, r1, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46324651 │ │ │ │ strbmi r3, [r0], -r8, lsl #22 │ │ │ │ @ instruction: 0xf0a100db │ │ │ │ - stmiavs r1!, {r0, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7e54648 │ │ │ │ - stmdavs r3!, {r0, r2, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ ldrtmi r3, [r8], -r8, lsl #22 │ │ │ │ @ instruction: 0xf0a100db │ │ │ │ - stmdbvs r1!, {r0, r1, r2, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r1, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #13888 @ 0x3640 │ │ │ │ @ instruction: 0xf7e52200 │ │ │ │ - stmdbvs r1!, {r0, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r1, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7e54638 │ │ │ │ - @ instruction: 0xe7a6fd7b │ │ │ │ + @ instruction: 0xe7a6fdb9 │ │ │ │ ldrbmi r4, [r0], -sl, lsr #12 │ │ │ │ - ldc2l 7, cr15, [ip], #916 @ 0x394 │ │ │ │ + ldc2 7, cr15, [sl, #-916]! @ 0xfffffc6c │ │ │ │ ldrtmi r6, [r0], -r1, ror #17 │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - ldc2l 7, cr15, [r6], #916 @ 0x394 │ │ │ │ + ldc2 7, cr15, [r4, #-916]! @ 0xfffffc6c │ │ │ │ ldrbmi r6, [r1], -r3, lsr #16 │ │ │ │ @ instruction: 0x46404632 │ │ │ │ @ instruction: 0xf0a100db │ │ │ │ - stmiavs r1!, {r0, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7e52303 │ │ │ │ - stmdavs r3!, {r0, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ sbcseq r4, fp, r8, lsr r6 │ │ │ │ - stc2l 0, cr15, [ip, #644]! @ 0x284 │ │ │ │ + ldc2l 0, cr15, [ip, #644]! @ 0x284 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0ef8 │ │ │ │ + bl 0xfebe0e18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ - vaddhn.i16 d22, q0, │ │ │ │ + vmls.i d21, d0, d1[3] │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ - blls 0x22ed18 │ │ │ │ + blls 0x22ec38 │ │ │ │ @ instruction: 0xf0ab9500 │ │ │ │ - andlt pc, r3, pc, asr sp @ │ │ │ │ + andlt pc, r3, pc, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0f38 │ │ │ │ + bl 0xfebe0e58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ - vaddhn.i16 d22, q8, │ │ │ │ + vaddhn.i16 d21, q8, │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ - blls 0x22ed58 │ │ │ │ + blls 0x22ec78 │ │ │ │ @ instruction: 0xf0ab9500 │ │ │ │ - andlt pc, r3, pc, lsr sp @ │ │ │ │ + andlt pc, r3, pc, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0f78 │ │ │ │ + bl 0xfebe0e98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ - @ instruction: 0xf2c064d5 │ │ │ │ + @ instruction: 0xf2c054f5 │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ - blls 0x22ed98 │ │ │ │ + blls 0x22ecb8 │ │ │ │ @ instruction: 0xf0ab9500 │ │ │ │ - andlt pc, r3, pc, lsl sp @ │ │ │ │ + andlt pc, r3, pc, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0fb8 │ │ │ │ + bl 0xfebe0ed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ - vaddhn.i16 d23, q0, │ │ │ │ + vmls.i d22, d0, d1[2] │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ - blls 0x22edd8 │ │ │ │ + blls 0x22ecf8 │ │ │ │ @ instruction: 0xf0ab9500 │ │ │ │ - strdlt pc, [r3], -pc @ │ │ │ │ + andlt pc, r3, pc, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0ff8 │ │ │ │ + bl 0xfebe0f18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ - vmvn.i32 , #851968 @ 0x000d0000 │ │ │ │ + @ instruction: 0xf2c0649d │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ - blls 0x22ee18 │ │ │ │ + blls 0x22ed38 │ │ │ │ @ instruction: 0xf0ab9500 │ │ │ │ - ldrdlt pc, [r3], -pc @ │ │ │ │ + andlt pc, r3, pc, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1038 │ │ │ │ + bl 0xfebe0f58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c04cf4 │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [ip], #612 @ 0x264 │ │ │ │ + stc2l 0, cr15, [ip], {153} @ 0x99 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsl r1 │ │ │ │ + strdeq r6, [r8], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe108c │ │ │ │ + bl 0xfebe0fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 q10, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r2], {153} @ 0x99 │ │ │ │ + stc2 0, cr15, [r2], #612 @ 0x264 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strheq r6, [r8], lr │ │ │ │ + umulleq r6, r8, lr, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe10e0 │ │ │ │ + bl 0xfebe1000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c01cdc │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r8], #-612 @ 0xfffffd9c │ │ │ │ + ldc2l 0, cr15, [r8], #-612 @ 0xfffffd9c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, rrx │ │ │ │ + addeq r6, r8, sl, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1134 │ │ │ │ + bl 0xfebe1054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [lr], #-612 @ 0xfffffd9c │ │ │ │ + mcrr2 0, 9, pc, lr, cr9 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r6, lsl r0 │ │ │ │ + strdeq r6, [r8], r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1188 │ │ │ │ + bl 0xfebe10a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d23, d16, d0[3] │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r4], {153} @ 0x99 │ │ │ │ + stc2 0, cr15, [r4], #-612 @ 0xfffffd9c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r2, asr #31 │ │ │ │ + addeq r6, r8, r2, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe11dc │ │ │ │ + bl 0xfebe10fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x54dfa4 │ │ │ │ + blmi 0x54dec4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ @ instruction: 0xf2c07c90 │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ mvnsvs pc, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0xffa4627e │ │ │ │ + blx 0xffe4619e │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, lr, ror #30 │ │ │ │ + addeq r6, r8, lr, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe123c │ │ │ │ + bl 0xfebe115c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x54e004 │ │ │ │ + blmi 0x54df24 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ @ instruction: 0xf2c07c90 │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ tstpne ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0xfee462de │ │ │ │ + blx 0xff2461fe │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, lr, lsl #30 │ │ │ │ + addeq r5, r8, lr, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe129c │ │ │ │ + bl 0xfebe11bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x54e064 │ │ │ │ + blmi 0x54df84 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ @ instruction: 0xf2c07c90 │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ cmnpvs r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0xfe24633e │ │ │ │ + blx 0xfe64625e │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, lr, lsr #29 │ │ │ │ + addeq r5, r8, lr, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe12fc │ │ │ │ + bl 0xfebe121c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x54e0c4 │ │ │ │ + blmi 0x54dfe4 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ @ instruction: 0xf2c07c90 │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ orreq pc, r8, r4, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - blx 0x164639e │ │ │ │ + blx 0x1a462be │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, lr, asr #28 │ │ │ │ + addeq r5, r8, lr, lsr #30 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ strcs pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ strmi fp, [sp], -ip, ror #3 │ │ │ │ @@ -124828,107 +124772,107 @@ │ │ │ │ @ instruction: 0xf0144313 │ │ │ │ tstle r1, lr, lsl #8 │ │ │ │ ldrle r0, [r2], #-1754 @ 0xfffff926 │ │ │ │ andsmi r6, ip, ip, lsr #17 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ stmiavs fp!, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ andle r2, sl, r3, lsl #22 │ │ │ │ - blx 0x9c61da │ │ │ │ + blx 0x10460fa │ │ │ │ andcs fp, r1, r8, ror r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x462087f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf09887f0 │ │ │ │ - @ instruction: 0x4607fbbb │ │ │ │ - blx 0xfeec6426 │ │ │ │ + strmi pc, [r7], -fp, asr #23 │ │ │ │ + blx 0xff2c6346 │ │ │ │ strmi r6, [r6], -fp, ror #17 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ @ instruction: 0xf04f8093 │ │ │ │ @ instruction: 0xf6cf0900 │ │ │ │ strd r7, [r2], #-159 @ 0xffffff61 │ │ │ │ - blx 0xfebc643e │ │ │ │ + blx 0xfefc635e │ │ │ │ @ instruction: 0xf0984680 │ │ │ │ - andcs pc, r8, #173056 @ 0x2a400 │ │ │ │ + andcs pc, r8, #189440 @ 0x2e400 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #13 │ │ │ │ @ instruction: 0xf09c4640 │ │ │ │ - @ instruction: 0xf04fffbb │ │ │ │ + @ instruction: 0xf04fffcb │ │ │ │ @ instruction: 0x464122ff │ │ │ │ @ instruction: 0xf09c4640 │ │ │ │ - @ instruction: 0xf04ffe2f │ │ │ │ + @ instruction: 0xf04ffe3f │ │ │ │ @ instruction: 0x463112ff │ │ │ │ @ instruction: 0xf09c4650 │ │ │ │ - ldrbmi pc, [r2], -r9, lsr #28 @ │ │ │ │ + @ instruction: 0x4652fe39 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - mcr2 0, 4, pc, cr12, cr12, {4} @ │ │ │ │ + mrc2 0, 4, pc, cr12, cr12, {4} │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf09d4630 │ │ │ │ - @ instruction: 0xf04ff803 │ │ │ │ + @ instruction: 0xf04ff813 │ │ │ │ @ instruction: 0x463112ff │ │ │ │ @ instruction: 0xf09c4630 │ │ │ │ - @ instruction: 0xf04ffe19 │ │ │ │ + @ instruction: 0xf04ffe29 │ │ │ │ @ instruction: 0x463922ff │ │ │ │ @ instruction: 0xf09c4650 │ │ │ │ - @ instruction: 0x4652fe13 │ │ │ │ + ldrbmi pc, [r2], -r3, lsr #28 @ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - mrc2 0, 3, pc, cr6, cr12, {4} │ │ │ │ + mcr2 0, 4, pc, cr6, cr12, {4} @ │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - ldc2 0, cr15, [lr], {156} @ 0x9c │ │ │ │ + stc2 0, cr15, [lr], #624 @ 0x270 │ │ │ │ stmdavs r9!, {r1, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - blx 0x1c481e4 │ │ │ │ + blx 0xfebc8104 │ │ │ │ strcc r4, [r1], #-1570 @ 0xfffff9de │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ @ instruction: 0xf7e54638 │ │ │ │ - stmiavs sl!, {r0, r1, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r8], -r2, lsl #6 │ │ │ │ strtmi r2, [r2], -r0, lsl #20 │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, ip, #4, 2 │ │ │ │ stmdavs r9!, {r0, r1, r4, r7, r9, fp, ip, lr, pc}^ │ │ │ │ - @ instruction: 0xf9cef7e5 │ │ │ │ + blx 0x3c812c │ │ │ │ stmdavs r9!, {r1, r8, r9, sp} │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf9c8f7e5 │ │ │ │ - blcs 0xa4634 │ │ │ │ + blx 0x248138 │ │ │ │ + blcs 0xa4554 │ │ │ │ @ instruction: 0xf098d0a6 │ │ │ │ - pkhtbmi pc, r0, r3, asr #22 @ │ │ │ │ - blx 0x14c64f6 │ │ │ │ + strmi pc, [r0], r3, ror #22 │ │ │ │ + blx 0x18c6416 │ │ │ │ pkhbtmi r2, r2, r0, lsl #4 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - @ instruction: 0xff62f09c │ │ │ │ + @ instruction: 0xff72f09c │ │ │ │ @ instruction: 0x46504631 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - ldc2l 0, cr15, [r6, #624] @ 0x270 │ │ │ │ + stc2l 0, cr15, [r6, #624]! @ 0x270 │ │ │ │ @ instruction: 0x46414652 │ │ │ │ @ instruction: 0xf09c4640 │ │ │ │ - andscs pc, r0, #912 @ 0x390 │ │ │ │ + andscs pc, r0, #1168 @ 0x490 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xffb0f09c │ │ │ │ + @ instruction: 0xffc0f09c │ │ │ │ ldr r4, [r2, sl, asr #12]! │ │ │ │ stmdaeq r1, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7e56869 │ │ │ │ - stmdavs r9!, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e54630 │ │ │ │ - @ instruction: 0x4622f99d │ │ │ │ + @ instruction: 0x4622f9db │ │ │ │ stmdavs r9!, {r1, sl, ip, sp}^ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - blx 0x94827c │ │ │ │ + blx 0x18c819c │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ ldrtmi r4, [r8], -r2, asr #12 │ │ │ │ - blx 0x7c8288 │ │ │ │ + blx 0x17481a8 │ │ │ │ movwcs r6, #10409 @ 0x28a9 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ svclt 0x000c2900 │ │ │ │ tstcs r4, r9, lsl r6 │ │ │ │ - blle 0xff7dad38 │ │ │ │ + blle 0xff7dac58 │ │ │ │ svclt 0x0000e747 │ │ │ │ ldmibvs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldrblt sp, [r0, #47]! @ 0x2f │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -124942,1173 +124886,1173 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf012bdf0 │ │ │ │ mvnsle r0, r0, lsl r1 │ │ │ │ tstlt fp, r3, ror #18 │ │ │ │ strbteq r6, [r9], r5, ror #17 │ │ │ │ strb sp, [ip, pc, ror #9]! │ │ │ │ - blx 0x10c63a0 │ │ │ │ + blx 0x17462c0 │ │ │ │ andcs fp, r1, r0, lsl #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4618bdf0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strne lr, [r4, #-2516] @ 0xfffff62c │ │ │ │ strmi r2, [r5], #-1 │ │ │ │ - @ instruction: 0xf926f7e5 │ │ │ │ + @ instruction: 0xf964f7e5 │ │ │ │ strmi r6, [r6], -r3, ror #18 │ │ │ │ rsceq r6, sp, r1, ror #17 │ │ │ │ svclt 0x00181e18 │ │ │ │ @ instruction: 0xf7e52001 │ │ │ │ - stmdbvs r3!, {r0, r2, r3, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r3!, {r0, r1, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ stmiavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ svclt 0x00181e18 │ │ │ │ @ instruction: 0xf7e52001 │ │ │ │ - stmib sp, {r0, r2, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r5, [r2], -r0, lsl #10 │ │ │ │ ldmib r4, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6493500 │ │ │ │ - @ instruction: 0xf2c004f5 │ │ │ │ + vmov.i32 d16, #327680 @ 0x00050000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - b 0x115bc8c │ │ │ │ + b 0x115bbac │ │ │ │ movwls r0, #9093 @ 0x2385 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0ab681b │ │ │ │ - andcs pc, r1, r1, ror #22 │ │ │ │ + andcs pc, r1, r1, ror fp @ │ │ │ │ svclt 0x0000e7c0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe15ec │ │ │ │ + bl 0xfebe150c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e3b4 │ │ │ │ + bmi 0x44e2d4 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmov.i32 d17, #1279 @ 0x000004ff │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9b8f099 │ │ │ │ + @ instruction: 0xf9c8f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, r6, asr fp │ │ │ │ + addeq r5, r8, r6, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe163c │ │ │ │ + bl 0xfebe155c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e404 │ │ │ │ + bmi 0x44e324 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ @ instruction: 0xf2c01c98 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf990f099 │ │ │ │ + @ instruction: 0xf9a0f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, r6, lsl #22 │ │ │ │ + addeq r5, r8, r6, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe168c │ │ │ │ + bl 0xfebe15ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e454 │ │ │ │ + bmi 0x44e374 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf968f099 │ │ │ │ + @ instruction: 0xf978f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - @ instruction: 0x00885ab6 │ │ │ │ + umulleq r5, r8, r6, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe16dc │ │ │ │ + bl 0xfebe15fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e4a4 │ │ │ │ + bmi 0x44e3c4 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.s8 q9, d16, d16 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf940f099 │ │ │ │ + @ instruction: 0xf950f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, r6, ror #20 │ │ │ │ + addeq r5, r8, r6, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe172c │ │ │ │ + bl 0xfebe164c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e4f4 │ │ │ │ + bmi 0x44e414 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf918f099 │ │ │ │ + @ instruction: 0xf928f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, r6, lsl sl │ │ │ │ + strdeq r5, [r8], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe177c │ │ │ │ + bl 0xfebe169c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e544 │ │ │ │ + bmi 0x44e464 │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d18, d3 │ │ │ │ vmull.s8 q11, d16, d0 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8f0f099 │ │ │ │ + @ instruction: 0xf900f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, r6, asr #19 │ │ │ │ + addeq r5, r8, r6, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe17cc │ │ │ │ + bl 0xfebe16ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e594 │ │ │ │ + bmi 0x44e4b4 │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d18, d3 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8c8f099 │ │ │ │ + @ instruction: 0xf8d8f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, r6, ror r9 │ │ │ │ + addeq r5, r8, r6, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe181c │ │ │ │ + bl 0xfebe173c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e5e4 │ │ │ │ + bmi 0x44e504 │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d18, d3 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8a0f099 │ │ │ │ + @ instruction: 0xf8b0f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, r6, lsr #18 │ │ │ │ + addeq r5, r8, r6, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe186c │ │ │ │ + bl 0xfebe178c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e634 │ │ │ │ + bmi 0x44e554 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.s8 q8, d0, d12 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf878f099 │ │ │ │ + @ instruction: 0xf888f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - ldrdeq r5, [r8], r6 │ │ │ │ + @ instruction: 0x008859b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe18bc │ │ │ │ + bl 0xfebe17dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e684 │ │ │ │ + bmi 0x44e5a4 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ @ instruction: 0xf2c00c90 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf850f099 │ │ │ │ + @ instruction: 0xf860f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, r6, lsl #17 │ │ │ │ + addeq r5, r8, r6, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe190c │ │ │ │ + bl 0xfebe182c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ biceq pc, ip, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf82af099 │ │ │ │ + @ instruction: 0xf83af099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, ip, lsr r8 │ │ │ │ + addeq r5, r8, ip, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1958 │ │ │ │ + bl 0xfebe1878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppcs r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf804f099 │ │ │ │ + @ instruction: 0xf814f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r8], r0 │ │ │ │ + ldrdeq r5, [r8], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe19a4 │ │ │ │ + bl 0xfebe18c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ mvncc pc, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xffdef098 │ │ │ │ + @ instruction: 0xffeef098 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r4, lsr #15 │ │ │ │ + addeq r5, r8, r4, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe19f0 │ │ │ │ + bl 0xfebe1910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicvc pc, r4, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xffb8f098 │ │ │ │ + @ instruction: 0xffc8f098 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r8, asr r7 │ │ │ │ + addeq r5, r8, r8, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1a3c │ │ │ │ + bl 0xfebe195c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppne r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xff92f098 │ │ │ │ + @ instruction: 0xffa2f098 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, ip, lsl #14 │ │ │ │ + addeq r5, r8, ip, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1a88 │ │ │ │ + bl 0xfebe19a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicscs pc, ip, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xff6cf098 │ │ │ │ + @ instruction: 0xff7cf098 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r0, asr #13 │ │ │ │ + addeq r5, r8, r0, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1ad4 │ │ │ │ + bl 0xfebe19f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppeq r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xff46f098 │ │ │ │ + @ instruction: 0xff56f098 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r4, ror r6 │ │ │ │ + addeq r5, r8, r4, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1b20 │ │ │ │ + bl 0xfebe1a40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicsne pc, r4, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xff20f098 │ │ │ │ + @ instruction: 0xff30f098 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r8, lsr #12 │ │ │ │ + addeq r5, r8, r8, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1b6c │ │ │ │ + bl 0xfebe1a8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ msrcc (UNDEF: 96), r4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - mrc2 0, 7, pc, cr10, cr8, {4} │ │ │ │ + @ instruction: 0xff0af098 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r8], ip │ │ │ │ + @ instruction: 0x008856bc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1bb8 │ │ │ │ + bl 0xfebe1ad8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b082 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ bicsne pc, r8, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0986808 │ │ │ │ - andlt pc, r2, pc, asr #29 │ │ │ │ + ldrdlt pc, [r2], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r5, r8, sl, lsl #11 │ │ │ │ + addeq r5, r8, sl, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1c10 │ │ │ │ + bl 0xfebe1b30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b082 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ cmppcs ip, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0986808 │ │ │ │ - andlt pc, r2, r3, lsr #29 │ │ │ │ + @ instruction: 0xb002feb3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r5, r8, r2, lsr r5 │ │ │ │ + addeq r5, r8, r2, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1c68 │ │ │ │ + bl 0xfebe1b88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b082 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ mvncs pc, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0986808 │ │ │ │ - andlt pc, r2, r7, ror lr @ │ │ │ │ + andlt pc, r2, r7, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq r5, [r8], sl │ │ │ │ + @ instruction: 0x008855ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1cc0 │ │ │ │ + bl 0xfebe1be0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b082 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ bicvc pc, r8, r2, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0986808 │ │ │ │ - andlt pc, r2, fp, asr #28 │ │ │ │ + andlt pc, r2, fp, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r5, r8, r2, lsl #9 │ │ │ │ + addeq r5, r8, r2, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1d18 │ │ │ │ + bl 0xfebe1c38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b082 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ cmppeq ip, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0986808 │ │ │ │ - andlt pc, r2, pc, lsl lr @ │ │ │ │ + andlt pc, r2, pc, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r5, r8, sl, lsr #8 │ │ │ │ + addeq r5, r8, sl, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1d70 │ │ │ │ + bl 0xfebe1c90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf646b082 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ bicseq pc, r0, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0986808 │ │ │ │ - strdlt pc, [r2], -r3 │ │ │ │ + andlt pc, r2, r3, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrdeq r5, [r8], r2 │ │ │ │ + @ instruction: 0x008854b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1dc8 │ │ │ │ + bl 0xfebe1ce8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x61b8f644 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2l 0, cr15, [ip, #608] @ 0x260 │ │ │ │ + ldc2l 0, cr15, [ip, #608] @ 0x260 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r0, lsl #7 │ │ │ │ + addeq r5, r8, r0, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1e14 │ │ │ │ + bl 0xfebe1d34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ biceq pc, r8, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2 0, cr15, [r6, #608]! @ 0x260 │ │ │ │ + ldc2 0, cr15, [r6, #608]! @ 0x260 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r4, lsr r3 │ │ │ │ + addeq r5, r8, r4, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1e60 │ │ │ │ + bl 0xfebe1d80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ msrmi (UNDEF: 108), r3 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2 0, cr15, [r0, #608] @ 0x260 │ │ │ │ + ldc2 0, cr15, [r0, #608] @ 0x260 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r8, ror #5 │ │ │ │ + addeq r5, r8, r8, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1eac │ │ │ │ + bl 0xfebe1dcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - ldc2l 0, cr15, [sl, #-608] @ 0xfffffda0 │ │ │ │ + stc2l 0, cr15, [sl, #-608]! @ 0xfffffda0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r8, ip, r2 │ │ │ │ + addeq r5, r8, ip, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1ef8 │ │ │ │ + bl 0xfebe1e18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicvc pc, r0, r4, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - ldc2 0, cr15, [r4, #-608]! @ 0xfffffda0 │ │ │ │ + stc2l 0, cr15, [r4, #-608] @ 0xfffffda0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r0, asr r2 │ │ │ │ + addeq r5, r8, r0, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1f44 │ │ │ │ + bl 0xfebe1e64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpvs ip, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2 0, cr15, [lr, #-608] @ 0xfffffda0 │ │ │ │ + ldc2 0, cr15, [lr, #-608] @ 0xfffffda0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r4, lsl #4 │ │ │ │ + addeq r5, r8, r4, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1f90 │ │ │ │ + bl 0xfebe1eb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ orrvc pc, r4, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2l 0, cr15, [r8], #608 @ 0x260 │ │ │ │ + ldc2l 0, cr15, [r8], #608 @ 0x260 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008851b8 │ │ │ │ + umulleq r5, r8, r8, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1fdc │ │ │ │ + bl 0xfebe1efc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ orreq pc, ip, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2l 0, cr15, [r2], {152} @ 0x98 │ │ │ │ + ldc2l 0, cr15, [r2], {152} @ 0x98 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, ip, ror #2 │ │ │ │ + addeq r5, r8, ip, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2028 │ │ │ │ + bl 0xfebe1f48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvc r0, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - ldc2 0, cr15, [ip], {152} @ 0x98 │ │ │ │ + stc2 0, cr15, [ip], #608 @ 0x260 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r0, lsr #2 │ │ │ │ + addeq r5, r8, r0, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2074 │ │ │ │ + bl 0xfebe1f94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpeq r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - ldc2l 0, cr15, [r6], #-608 @ 0xfffffda0 │ │ │ │ + stc2 0, cr15, [r6], {152} @ 0x98 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r8], r4 │ │ │ │ + @ instruction: 0x008851b4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe20c0 │ │ │ │ + bl 0xfebe1fe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpne r0, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - mrrc2 0, 9, pc, r0, cr8 @ │ │ │ │ + stc2l 0, cr15, [r0], #-608 @ 0xfffffda0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r8, lsl #1 │ │ │ │ + addeq r5, r8, r8, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe210c │ │ │ │ + bl 0xfebe202c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnppl r4, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2 0, cr15, [sl], #-608 @ 0xfffffda0 │ │ │ │ + ldc2 0, cr15, [sl], #-608 @ 0xfffffda0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, ip, lsr r0 │ │ │ │ + addeq r5, r8, ip, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2158 │ │ │ │ + bl 0xfebe2078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnspl pc, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2 0, cr15, [r4], {152} @ 0x98 │ │ │ │ + ldc2 0, cr15, [r4], {152} @ 0x98 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r4, [r8], r0 │ │ │ │ + ldrdeq r5, [r8], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe21a4 │ │ │ │ + bl 0xfebe20c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppcc r4, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0xff847232 │ │ │ │ + blx 0xffc47152 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r8, r4, lsr #31 │ │ │ │ + addeq r5, r8, r4, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe21f0 │ │ │ │ + bl 0xfebe2110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppne r4, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0xfeec727e │ │ │ │ + blx 0xff2c719e │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r8, r8, asr pc │ │ │ │ + addeq r5, r8, r8, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe223c │ │ │ │ + bl 0xfebe215c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicscs pc, r0, r7, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0xfe5472ca │ │ │ │ + blx 0xfe9471ea │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r8, ip, lsl #30 │ │ │ │ + addeq r4, r8, ip, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2288 │ │ │ │ + bl 0xfebe21a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ biceq pc, r0, r7, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0x1bc7316 │ │ │ │ + blx 0x1fc7236 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r8, r0, asr #29 │ │ │ │ + addeq r4, r8, r0, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe22d4 │ │ │ │ + bl 0xfebe21f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpeq ip, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0x1247362 │ │ │ │ + blx 0x1647282 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r8, r4, ror lr │ │ │ │ + addeq r4, r8, r4, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2320 │ │ │ │ + bl 0xfebe2240 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x71b8f646 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0x8c73ae │ │ │ │ + blx 0xcc72ce │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r8, r8, lsr #28 │ │ │ │ + addeq r4, r8, r8, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe236c │ │ │ │ + bl 0xfebe228c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpvc r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0xfff473f8 │ │ │ │ + blx 0x34731a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r8], ip │ │ │ │ + @ instruction: 0x00884ebc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe23b8 │ │ │ │ + bl 0xfebe22d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ asrsvs pc, r6, #12 @ │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0xff5c7444 │ │ │ │ + blx 0xff9c7364 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r4, r8, r0, sp │ │ │ │ + addeq r4, r8, r0, ror lr │ │ │ │ @ instruction: 0xf09f4611 │ │ │ │ - svclt 0x0000b96d │ │ │ │ + svclt 0x0000b97d │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr12, [r8], {112} @ 0x70 │ │ │ │ msrmi (UNDEF: 104), r4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andmi pc, r4, ip, asr r8 @ │ │ │ │ stmdane r2!, {r0, r1, r5, r7, fp, ip} │ │ │ │ @ instruction: 0xf85d6808 │ │ │ │ @ instruction: 0xf0984b04 │ │ │ │ - svclt 0x0000ba99 │ │ │ │ - addeq r4, r8, r4, asr #26 │ │ │ │ + svclt 0x0000baa9 │ │ │ │ + addeq r4, r8, r4, lsr #28 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr12, [r8], {112} @ 0x70 │ │ │ │ mvnmi pc, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andmi pc, r4, ip, asr r8 @ │ │ │ │ stmdane r2!, {r0, r1, r5, r7, fp, ip} │ │ │ │ @ instruction: 0xf85d6808 │ │ │ │ @ instruction: 0xf0984b04 │ │ │ │ - svclt 0x0000ba83 │ │ │ │ - addeq r4, r8, r8, lsl sp │ │ │ │ + svclt 0x0000ba93 │ │ │ │ + strdeq r4, [r8], r8 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stcmi 6, cr15, [r8], #-268 @ 0xfffffef4 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000ba6b │ │ │ │ - addeq r4, r8, ip, ror #25 │ │ │ │ + svclt 0x0000ba7b │ │ │ │ + addeq r4, r8, ip, asr #27 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldcpl 6, cr15, [r0], #-268 @ 0xfffffef4 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000ba53 │ │ │ │ - @ instruction: 0x00884cbc │ │ │ │ + svclt 0x0000ba63 │ │ │ │ + umulleq r4, r8, ip, sp │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stccc 6, cr15, [r4], #268 @ 0x10c │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000ba3b │ │ │ │ - addeq r4, r8, ip, lsl #25 │ │ │ │ + svclt 0x0000ba4b │ │ │ │ + addeq r4, r8, ip, ror #26 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stcmi 6, cr15, [ip], #268 @ 0x10c │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000ba23 │ │ │ │ - addeq r4, r8, ip, asr ip │ │ │ │ + svclt 0x0000ba33 │ │ │ │ + addeq r4, r8, ip, lsr sp │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldcvs 6, cr15, [ip], #268 @ 0x10c │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000ba0b │ │ │ │ - addeq r4, r8, ip, lsr #24 │ │ │ │ + svclt 0x0000ba1b │ │ │ │ + addeq r4, r8, ip, lsl #26 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ mcrrvc 6, 4, pc, r0, cr3 @ │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000b9f3 │ │ │ │ - strdeq r4, [r8], ip │ │ │ │ + svclt 0x0000ba03 │ │ │ │ + ldrdeq r4, [r8], ip │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldcpl 6, cr15, [r4], #268 @ 0x10c │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000b9db │ │ │ │ - addeq r4, r8, ip, asr #23 │ │ │ │ + svclt 0x0000b9eb │ │ │ │ + addeq r4, r8, ip, lsr #25 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldcvs 6, cr15, [r8], #-268 @ 0xfffffef4 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000b9c3 │ │ │ │ - umulleq r4, r8, ip, fp │ │ │ │ + svclt 0x0000b9d3 │ │ │ │ + addeq r4, r8, ip, ror ip │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ stcvs 1, cr11, [r3, #-780] @ 0xfffffcf4 │ │ │ │ stmdavs sp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ tstle r3, lr, lsl #6 │ │ │ │ @ instruction: 0x43296849 │ │ │ │ strle r0, [sp], #-1739 @ 0xfffff935 │ │ │ │ vadd.i8 q11, , │ │ │ │ - vqdmlal.s , d16, d0[3] │ │ │ │ + vorr.i32 d19, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0050333 │ │ │ │ @ instruction: 0xf8530501 │ │ │ │ svccs 0x00007021 │ │ │ │ @ instruction: 0xf045bf08 │ │ │ │ teqlt sp, r1, lsl #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0xf9d2f00f │ │ │ │ + @ instruction: 0xf9ecf00f │ │ │ │ andcs fp, r1, r8, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf09783f8 │ │ │ │ - strmi pc, [r6], -r3, lsr #21 │ │ │ │ - blx 0x1bc76b8 │ │ │ │ + @ instruction: 0x4606fab3 │ │ │ │ + blx 0x1fc75d8 │ │ │ │ @ instruction: 0xf0974680 │ │ │ │ - stmdavs r1!, {r0, r3, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #9857 @ 0x2681 │ │ │ │ strtmi r4, [sl], -r0, asr #12 │ │ │ │ - @ instruction: 0xf8d2f7e4 │ │ │ │ + @ instruction: 0xf910f7e4 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ strbmi r6, [r8], -r1, ror #16 │ │ │ │ - @ instruction: 0xf8ccf7e4 │ │ │ │ + @ instruction: 0xf90af7e4 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmiavs r2!, {r3, r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ vpmax.s8 d15, d2, d8 │ │ │ │ @ instruction: 0xf09e17d3 │ │ │ │ - strtmi pc, [sl], -sp, lsl #20 │ │ │ │ + @ instruction: 0x462afa1d │ │ │ │ stmdavs r1!, {r0, r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7e44630 │ │ │ │ - strbmi pc, [r9], -r1, lsl #19 @ │ │ │ │ + @ instruction: 0x4649f9bf │ │ │ │ @ instruction: 0x47b84630 │ │ │ │ ldrtmi r6, [r1], -r3, ror #17 │ │ │ │ - blx 0x29cd70 │ │ │ │ + blx 0x29cc90 │ │ │ │ ldrbne pc, [r3, r3, lsl #4] @ │ │ │ │ - @ instruction: 0xf9fcf09e │ │ │ │ + blx 0x3c7650 │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf970f7e4 │ │ │ │ + @ instruction: 0xf9aef7e4 │ │ │ │ ldr r2, [fp, r1]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebe26d0 │ │ │ │ + bl 0xfebe25f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ - blx 0xb4773c │ │ │ │ + blx 0xf4765c │ │ │ │ @ instruction: 0xf0974604 │ │ │ │ - strtmi pc, [fp], -r7, lsr #20 │ │ │ │ + @ instruction: 0x462bfa37 │ │ │ │ @ instruction: 0x4605463a │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf848f09d │ │ │ │ + @ instruction: 0xf858f09d │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a040f8 │ │ │ │ - svclt 0x0000bd89 │ │ │ │ + svclt 0x0000bd99 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebe270c │ │ │ │ + bl 0xfebe262c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ - blx 0x3c7778 │ │ │ │ + blx 0x7c7698 │ │ │ │ @ instruction: 0xf0974604 │ │ │ │ - strtmi pc, [fp], -r9, lsl #20 │ │ │ │ + @ instruction: 0x462bfa19 │ │ │ │ @ instruction: 0x4605463a │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf806f09d │ │ │ │ + @ instruction: 0xf816f09d │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a040f8 │ │ │ │ - svclt 0x0000bd6b │ │ │ │ + svclt 0x0000bd7b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebe2748 │ │ │ │ + bl 0xfebe2668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf09e4608 │ │ │ │ - @ instruction: 0x4621f855 │ │ │ │ + strtmi pc, [r1], -r5, ror #16 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a04038 │ │ │ │ - svclt 0x0000bcc9 │ │ │ │ + svclt 0x0000bcd9 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0xf0ac2003 │ │ │ │ - svclt 0x0000bc33 │ │ │ │ + svclt 0x0000bc43 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ strcs pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0x4616b174 │ │ │ │ @@ -126119,97 +126063,97 @@ │ │ │ │ tstmi sl, #655360 @ 0xa0000 │ │ │ │ strle r0, [r1], #-1746 @ 0xfffff92e │ │ │ │ strle r0, [r7, #-2011] @ 0xfffff825 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - @ instruction: 0xf90ef00f │ │ │ │ + @ instruction: 0xf928f00f │ │ │ │ subsle r2, sl, r0, lsl #16 │ │ │ │ - blcs 0xa5978 │ │ │ │ + blcs 0xa5898 │ │ │ │ stmdbvs r8!, {r0, r5, r6, ip, lr, pc} │ │ │ │ svclt 0x00d82801 │ │ │ │ streq pc, [r1, -r7, asr #32] │ │ │ │ teqlt r7, #195035136 @ 0xba00000 │ │ │ │ @ instruction: 0xf04f2208 │ │ │ │ strdmi r3, [r2], pc @ │ │ │ │ @ instruction: 0xf1c23001 │ │ │ │ @ instruction: 0xf1a20c40 │ │ │ │ - bne 0xff54d270 │ │ │ │ + bne 0xff54d190 │ │ │ │ eoreq pc, r0, #-2147483600 @ 0x80000030 │ │ │ │ @ instruction: 0xf707fa04 │ │ │ │ @ instruction: 0xf10cfa24 │ │ │ │ vpmax.s8 d15, d2, d20 │ │ │ │ - blx 0x99c2e8 │ │ │ │ + blx 0x99c208 │ │ │ │ tstpmi r1, #12, 8 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ eoreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ - blx 0x19b974 │ │ │ │ + blx 0x19b894 │ │ │ │ tstpmi r1, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ eoreq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.u8 d15, d3, d20 │ │ │ │ vpmax.s8 d15, d2, d20 │ │ │ │ @ instruction: 0xf0aa430a │ │ │ │ - strmi pc, [r7], -r1, asr #22 │ │ │ │ + @ instruction: 0x4607fb51 │ │ │ │ @ instruction: 0xf097468a │ │ │ │ - strmi pc, [r1], r3, lsl #19 │ │ │ │ - @ instruction: 0xf980f097 │ │ │ │ + pkhbtmi pc, r1, r3, lsl #19 @ │ │ │ │ + @ instruction: 0xf990f097 │ │ │ │ strmi r6, [r0], r9, lsr #16 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ - @ instruction: 0xf7e34648 │ │ │ │ - andcs pc, r1, #932 @ 0x3a4 │ │ │ │ + @ instruction: 0xf7e44648 │ │ │ │ + andcs pc, r1, #2555904 @ 0x270000 │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ - @ instruction: 0xf7e34640 │ │ │ │ - @ instruction: 0xf097ffe3 │ │ │ │ - strbmi pc, [r9], -r5, lsr #19 @ │ │ │ │ + @ instruction: 0xf7e44640 │ │ │ │ + @ instruction: 0xf097f821 │ │ │ │ + @ instruction: 0x4649f9b5 │ │ │ │ ldrmi r4, [r0, r4, lsl #12]! │ │ │ │ - bllt 0x1525a04 │ │ │ │ + bllt 0x1525924 │ │ │ │ stmdavs r9!, {r9, sp}^ │ │ │ │ strtmi r2, [r0], -r3, lsl #6 │ │ │ │ - @ instruction: 0xf89ef7e4 │ │ │ │ + @ instruction: 0xf8dcf7e4 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ stmiavs sl!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ stmdavs r9!, {r1, r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7e44620 │ │ │ │ - mulcs r1, r3, r8 │ │ │ │ + ldrdcs pc, [r1], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461f87f0 │ │ │ │ bfi r4, sl, (invalid: 13:8) │ │ │ │ @ instruction: 0x462117d3 │ │ │ │ @ instruction: 0xf09e4620 │ │ │ │ - mvnsmi pc, #114688 @ 0x1c000 │ │ │ │ + mvnsmi pc, #376832 @ 0x5c000 │ │ │ │ movweq lr, #43631 @ 0xaa6f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8bef09e │ │ │ │ + @ instruction: 0xf8cef09e │ │ │ │ @ instruction: 0x17d3e7df │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8faf09e │ │ │ │ - b 0x1c5c6a8 │ │ │ │ + @ instruction: 0xf90af09e │ │ │ │ + b 0x1c5c5c8 │ │ │ │ strtmi r0, [r1], -sl, lsl #6 │ │ │ │ @ instruction: 0xf09e4620 │ │ │ │ - @ instruction: 0xe7c7f8b1 │ │ │ │ + strb pc, [r7, r1, asr #17] @ │ │ │ │ vqshl.s8 d27, d0, d9 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmov.i32 d19, #3072 @ 0x00000c00 │ │ │ │ stmdbvs ip, {r0, r1, r4, r5, r9} │ │ │ │ - bl 0x1142dc │ │ │ │ + bl 0x1141fc │ │ │ │ @ instruction: 0xf85d0284 │ │ │ │ ldmdbvs r2, {r2, r8, r9, fp, lr} │ │ │ │ svclt 0x0000e748 │ │ │ │ vqshl.s8 d27, d0, d9 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmov.i32 d19, #3072 @ 0x00000c00 │ │ │ │ stmdbvs ip, {r0, r1, r4, r5, r9} │ │ │ │ - bl 0x1142fc │ │ │ │ + bl 0x11421c │ │ │ │ @ instruction: 0xf85d0284 │ │ │ │ ldmibvs r2, {r2, r8, r9, fp, lr}^ │ │ │ │ svclt 0x0000e73a │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe290c │ │ │ │ + bl 0xfebe282c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126217,23 +126161,23 @@ │ │ │ │ @ instruction: 0xf6401500 │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ stmiane r6!, {r2, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - ldrdlt pc, [r6], -sp │ │ │ │ + andlt pc, r6, sp, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, lr, lsr r8 │ │ │ │ + addeq r4, r8, lr, lsl r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe296c │ │ │ │ + bl 0xfebe288c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126241,23 +126185,23 @@ │ │ │ │ @ instruction: 0xf6401500 │ │ │ │ vaddw.s8 q9, q8, d24 │ │ │ │ stmiane r6!, {r2, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, sp, lsr #17 │ │ │ │ + @ instruction: 0xb006f8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - ldrdeq r4, [r8], lr │ │ │ │ + @ instruction: 0x008848be │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe29cc │ │ │ │ + bl 0xfebe28ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126265,23 +126209,23 @@ │ │ │ │ vrshl.s8 d17, d0, d7 │ │ │ │ vsra.s64 d23, d20, #64 │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, sp, ror r8 @ │ │ │ │ + andlt pc, r6, sp, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, lr, ror r7 │ │ │ │ + addeq r4, r8, lr, asr r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2a2c │ │ │ │ + bl 0xfebe294c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126289,23 +126233,23 @@ │ │ │ │ @ instruction: 0xf6471500 │ │ │ │ vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, sp, asr #16 │ │ │ │ + andlt pc, r6, sp, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, lr, lsl r7 │ │ │ │ + strdeq r4, [r8], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2a8c │ │ │ │ + bl 0xfebe29ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126313,23 +126257,23 @@ │ │ │ │ @ instruction: 0xf6471500 │ │ │ │ vmla.f d17, d0, d0[0] │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, sp, lsl r8 @ │ │ │ │ + andlt pc, r6, sp, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - @ instruction: 0x008846be │ │ │ │ + umulleq r4, r8, lr, r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2aec │ │ │ │ + bl 0xfebe2a0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126337,23 +126281,23 @@ │ │ │ │ @ instruction: 0xf6401500 │ │ │ │ vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ stmiane r6!, {r2, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0979404 │ │ │ │ - andlt pc, r6, sp, ror #31 │ │ │ │ + strdlt pc, [r6], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, lr, asr r6 │ │ │ │ + addeq r4, r8, lr, lsr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2b4c │ │ │ │ + bl 0xfebe2a6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126361,23 +126305,23 @@ │ │ │ │ @ instruction: 0xf6401500 │ │ │ │ vaddw.s8 q9, q0, d20 │ │ │ │ stmiane r6!, {r2, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0979404 │ │ │ │ - @ instruction: 0xb006ffbd │ │ │ │ + andlt pc, r6, sp, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - strdeq r4, [r8], lr │ │ │ │ + ldrdeq r4, [r8], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2bac │ │ │ │ + bl 0xfebe2acc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126385,23 +126329,23 @@ │ │ │ │ vrshl.s8 d17, d0, d7 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0979404 │ │ │ │ - andlt pc, r6, sp, lsl #31 │ │ │ │ + mullt r6, sp, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - umulleq r4, r8, lr, r5 │ │ │ │ + addeq r4, r8, lr, ror r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2c0c │ │ │ │ + bl 0xfebe2b2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126409,21 +126353,21 @@ │ │ │ │ @ instruction: 0xf6471500 │ │ │ │ vsra.s64 d16, d28, #64 │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0979404 │ │ │ │ - andlt pc, r6, sp, asr pc @ │ │ │ │ + andlt pc, r6, sp, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, lr, lsr r5 │ │ │ │ + addeq r4, r8, lr, lsl r6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r6, lsl #1 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ teqmi fp, #12, 30 @ 0x30 │ │ │ │ @@ -126438,38 +126382,38 @@ │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ andle r4, r8, r3, lsr r2 │ │ │ │ andlt r2, r6, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00e81f0 │ │ │ │ - msrlt SPSR_, #2320 @ 0x910 │ │ │ │ + msrlt SPSR_, #2736 @ 0xab0 │ │ │ │ strtmi r2, [r1], -r0, lsl #28 │ │ │ │ andeq pc, r1, pc, asr #32 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0808 │ │ │ │ @ instruction: 0xf7e30810 │ │ │ │ - strtmi pc, [r9], -r3, lsl #27 │ │ │ │ + strtmi pc, [r9], -r1, asr #27 │ │ │ │ andcs r4, r1, r5, lsl #12 │ │ │ │ - ldc2l 7, cr15, [lr, #-908]! @ 0xfffffc74 │ │ │ │ + ldc2 7, cr15, [ip, #908]! @ 0x38c │ │ │ │ @ instruction: 0x46064639 │ │ │ │ @ instruction: 0xf7e32001 │ │ │ │ - @ instruction: 0x4621fd79 │ │ │ │ + @ instruction: 0x4621fdb7 │ │ │ │ andcs r4, r1, r4, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r4, #-908]! @ 0xfffffc74 │ │ │ │ + ldc2 7, cr15, [r2, #908]! @ 0x38c │ │ │ │ stcls 6, cr4, [lr], {34} @ 0x22 │ │ │ │ strls r4, [r4], #-1539 @ 0xfffff9fd │ │ │ │ stcls 6, cr4, [sp], {49} @ 0x31 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6468402 │ │ │ │ @ instruction: 0xf2c07490 │ │ │ │ @ instruction: 0xf8cd2495 │ │ │ │ stmdavs r4!, {r2, pc} │ │ │ │ @ instruction: 0xf0aa9400 │ │ │ │ - andcs pc, r1, r9, lsl #16 │ │ │ │ + andcs pc, r1, r9, lsl r8 @ │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -126489,45 +126433,45 @@ │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ andle r4, r8, r3, lsr r2 │ │ │ │ andlt r2, r4, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00e81f0 │ │ │ │ - teqplt r0, #688 @ p-variant is OBSOLETE @ 0x2b0 │ │ │ │ + teqplt r0, #1104 @ p-variant is OBSOLETE @ 0x450 │ │ │ │ strtmi r2, [r1], -r0, lsl #28 │ │ │ │ andeq pc, r1, pc, asr #32 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0808 │ │ │ │ @ instruction: 0xf7e30810 │ │ │ │ - @ instruction: 0x4629fd1d │ │ │ │ + @ instruction: 0x4629fd5b │ │ │ │ andcs r4, r1, r5, lsl #12 │ │ │ │ - ldc2 7, cr15, [r8, #-908] @ 0xfffffc74 │ │ │ │ + ldc2l 7, cr15, [r6, #-908] @ 0xfffffc74 │ │ │ │ @ instruction: 0x46064639 │ │ │ │ @ instruction: 0xf7e32001 │ │ │ │ - @ instruction: 0x4621fd13 │ │ │ │ + @ instruction: 0x4621fd51 │ │ │ │ andcs r4, r1, r4, lsl #12 │ │ │ │ - stc2 7, cr15, [lr, #-908] @ 0xfffffc74 │ │ │ │ + stc2l 7, cr15, [ip, #-908] @ 0xfffffc74 │ │ │ │ stcls 6, cr4, [ip], {34} @ 0x22 │ │ │ │ strls r4, [r3], #-1539 @ 0xfffff9fd │ │ │ │ stcls 6, cr4, [fp], {49} @ 0x31 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd8401 │ │ │ │ @ instruction: 0xf0a98000 │ │ │ │ - andcs pc, r1, fp, lsr #29 │ │ │ │ + @ instruction: 0x2001febb │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ push {r0, r1, r3, r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ vst1.64 {d20}, [pc :256], r0 │ │ │ │ - bl 0xfebe2e04 │ │ │ │ + bl 0xfebe2d24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r3, #-896] @ 0xfffffc80 │ │ │ │ stmdavs lr, {r2, r3, r9, sl, lr}^ │ │ │ │ ldcvs 6, cr4, [fp], {21} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ stmdavs sl, {r0, r1, r8, ip, lr, pc} │ │ │ │ @ instruction: 0x06d34332 │ │ │ │ @@ -126535,48 +126479,48 @@ │ │ │ │ stccs 6, cr0, [r0, #-4] │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ teqlt lr, r1, lsl #12 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - stc2l 0, cr15, [lr, #56] @ 0x38 │ │ │ │ + stc2l 0, cr15, [r8, #56]! @ 0x38 │ │ │ │ andcs fp, r1, r0, lsl #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - bvc 0xfe4c9584 │ │ │ │ - bcs 0xfe608770 │ │ │ │ - mrc2 0, 4, pc, cr4, cr6, {4} │ │ │ │ + bvc 0xfe4c94a4 │ │ │ │ + bcs 0xfe608690 │ │ │ │ + mcr2 0, 5, pc, cr4, cr6, {4} @ │ │ │ │ @ instruction: 0xf0964607 │ │ │ │ - pkhbtmi pc, r1, r1, lsl #29 @ │ │ │ │ - mcr2 0, 4, pc, cr14, cr6, {4} @ │ │ │ │ + strmi pc, [r1], r1, lsr #29 │ │ │ │ + mrc2 0, 4, pc, cr14, cr6, {4} │ │ │ │ strmi r2, [r0], r3, lsl #6 │ │ │ │ ldrtmi r6, [r2], -r1, ror #16 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - @ instruction: 0xf8dafd11 │ │ │ │ + @ instruction: 0xf8dafd4f │ │ │ │ ldrtmi r1, [sl], -r0 │ │ │ │ strmi r4, [r8, r8, asr #12]! │ │ │ │ stmdavs r1!, {r0, r1, r8, r9, sp}^ │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - stc2 7, cr15, [r6, #-908] @ 0xfffffc74 │ │ │ │ + stc2l 7, cr15, [r4, #-908] @ 0xfffffc74 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ @ instruction: 0x4640463a │ │ │ │ stmdavs r1!, {r3, r5, r7, r8, r9, sl, lr} │ │ │ │ ldrtmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e34648 │ │ │ │ - @ instruction: 0x4640fd75 │ │ │ │ + @ instruction: 0x4640fdb3 │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ @ instruction: 0xf7e32201 │ │ │ │ - andcs pc, r1, pc, ror #26 │ │ │ │ + andcs pc, r1, sp, lsr #27 │ │ │ │ svclt 0x0000e7be │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r1, #-52] @ 0xffffffcc │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @@ -126584,88 +126528,88 @@ │ │ │ │ tstle r6, lr, lsl #8 │ │ │ │ movwcs lr, #6613 @ 0x19d5 │ │ │ │ stmdavs sl!, {r0, r1, r4, r8, r9, lr} │ │ │ │ @ instruction: 0x06db4313 │ │ │ │ mcrcs 4, 0, sp, cr0, cr4, {2} │ │ │ │ stmiavs ip!, {r1, r4, r6, ip, lr, pc} │ │ │ │ streq pc, [r1], #-20 @ 0xffffffec │ │ │ │ - blls 0x2c0240 │ │ │ │ + blls 0x2c0160 │ │ │ │ cmple r3, r3, lsl #22 │ │ │ │ ldrbeq r6, [ip, fp, ror #16] │ │ │ │ @ instruction: 0xf00ed448 │ │ │ │ - stmdacs r0, {r0, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf096d03a │ │ │ │ - @ instruction: 0x4681fe3f │ │ │ │ - mrc2 0, 1, pc, cr12, cr6, {4} │ │ │ │ + strmi pc, [r1], pc, asr #28 │ │ │ │ + mcr2 0, 2, pc, cr12, cr6, {4} @ │ │ │ │ @ instruction: 0xf0964680 │ │ │ │ - @ instruction: 0x4682fe39 │ │ │ │ + strmi pc, [r2], r9, asr #28 │ │ │ │ andcs r6, r0, #6881280 @ 0x690000 │ │ │ │ strbmi r9, [r8], -r8, lsl #22 │ │ │ │ - ldc2 7, cr15, [ip], #908 @ 0x38c │ │ │ │ + ldc2l 7, cr15, [sl], #908 @ 0x38c │ │ │ │ mrrcne 11, 0, r9, r8, cr9 │ │ │ │ stmdavs r9!, {r1, r2, r3, r5, r6, ip, lr, pc} │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ - ldc2 7, cr15, [r4], #908 @ 0x38c │ │ │ │ + ldc2l 7, cr15, [r2], #908 @ 0x38c │ │ │ │ ldrbmi r4, [r2], -r9, asr #12 │ │ │ │ ldrmi r4, [r0, r8, asr #12]! │ │ │ │ mrrcne 11, 0, r9, r9, cr8 @ │ │ │ │ stmdavs r9!, {r1, r2, r4, r6, ip, lr, pc}^ │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ - stc2 7, cr15, [r8], #908 @ 0x38c │ │ │ │ + stc2l 7, cr15, [r6], #908 @ 0x38c │ │ │ │ mrrcne 11, 0, r9, sl, cr9 │ │ │ │ stmdavs r9!, {r1, r6, ip, lr, pc} │ │ │ │ ldrbmi r2, [r0], -r1, lsl #4 │ │ │ │ - stc2 7, cr15, [r0], #908 @ 0x38c │ │ │ │ + ldc2l 7, cr15, [lr], {227} @ 0xe3 │ │ │ │ stmiavs r9!, {r0, r1, r8, r9, sp} │ │ │ │ andcs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ - ldc2 7, cr15, [r4, #-908] @ 0xfffffc74 │ │ │ │ + ldc2l 7, cr15, [r2, #-908] @ 0xfffffc74 │ │ │ │ @ instruction: 0x46414652 │ │ │ │ ldrmi r4, [r0, r0, asr #12]! │ │ │ │ movwcs r6, #14505 @ 0x38a9 │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ - stc2 7, cr15, [sl, #-908] @ 0xfffffc74 │ │ │ │ + stc2l 7, cr15, [r8, #-908] @ 0xfffffc74 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldc2 0, cr15, [r4, #-56] @ 0xffffffc8 │ │ │ │ + stc2 0, cr15, [lr, #-56]! @ 0xffffffc8 │ │ │ │ rscle r2, r9, r0, lsl #16 │ │ │ │ - stc2l 0, cr15, [lr, #600]! @ 0x258 │ │ │ │ + ldc2l 0, cr15, [lr, #600]! @ 0x258 │ │ │ │ @ instruction: 0xf0964681 │ │ │ │ - strmi pc, [r0], fp, ror #27 │ │ │ │ - stc2l 0, cr15, [r8, #600]! @ 0x258 │ │ │ │ + @ instruction: 0x4680fdfb │ │ │ │ + ldc2l 0, cr15, [r8, #600]! @ 0x258 │ │ │ │ strmi r9, [r2], r8, lsl #22 │ │ │ │ @ instruction: 0xd1ab3301 │ │ │ │ - stc2 0, cr15, [lr, #600]! @ 0x258 │ │ │ │ + ldc2 0, cr15, [lr, #600]! @ 0x258 │ │ │ │ strtmi r6, [r2], -r9, ror #16 │ │ │ │ strmi r2, [r4], -r2, lsl #6 │ │ │ │ - ldc2 7, cr15, [r8], {227} @ 0xe3 │ │ │ │ + mrrc2 7, 14, pc, r6, cr3 @ │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xe7a547b8 │ │ │ │ - stc2 0, cr15, [r2, #600]! @ 0x258 │ │ │ │ + ldc2 0, cr15, [r2, #600]! @ 0x258 │ │ │ │ strmi r6, [r4], -r9, lsr #16 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - stc2 7, cr15, [ip], {227} @ 0xe3 │ │ │ │ + mcrr2 7, 14, pc, sl, cr3 @ │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xe7b547b8 │ │ │ │ - ldc2 0, cr15, [r6, #600] @ 0x258 │ │ │ │ + stc2 0, cr15, [r6, #600]! @ 0x258 │ │ │ │ strmi r6, [r4], -r9, ror #16 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - stc2 7, cr15, [r0], {227} @ 0xe3 │ │ │ │ + ldc2 7, cr15, [lr], #-908 @ 0xfffffc74 │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xe7a147b8 │ │ │ │ - stc2 0, cr15, [sl, #600] @ 0x258 │ │ │ │ + ldc2 0, cr15, [sl, #600] @ 0x258 │ │ │ │ strmi r6, [r4], -r9, lsr #16 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ - blx 0xffdc9dba │ │ │ │ + ldc2 7, cr15, [r2], #-908 @ 0xfffffc74 │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xe78947b8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ @@ -126678,95 +126622,95 @@ │ │ │ │ tstlt sp, r4, lsl #8 │ │ │ │ @ instruction: 0xf01268a2 │ │ │ │ andle r0, r7, r1, lsl #14 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f8e8bd │ │ │ │ - ldc2 0, cr15, [r0], #56 @ 0x38 │ │ │ │ + stc2l 0, cr15, [sl], {14} │ │ │ │ andcs fp, r1, r8, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0968ff8 │ │ │ │ - strmi pc, [r3], r1, lsl #27 │ │ │ │ - ldc2l 0, cr15, [lr, #-600]! @ 0xfffffda8 │ │ │ │ + pkhbtmi pc, r3, r1, lsl #27 @ │ │ │ │ + stc2 0, cr15, [lr, #600] @ 0x258 │ │ │ │ @ instruction: 0xf0964682 │ │ │ │ - strmi pc, [r0], r7, asr #26 │ │ │ │ - stc2l 0, cr15, [r4, #-600] @ 0xfffffda8 │ │ │ │ + pkhtbmi pc, r0, r7, asr #26 @ │ │ │ │ + ldc2l 0, cr15, [r4, #-600] @ 0xfffffda8 │ │ │ │ strmi r6, [r1], r1, ror #16 │ │ │ │ ldrtmi r2, [sl], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - movwcs pc, #11181 @ 0x2bad @ │ │ │ │ + movwcs pc, #11243 @ 0x2beb @ │ │ │ │ ldrtmi r6, [sl], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7e34648 │ │ │ │ - strbmi pc, [sl], -r7, lsr #23 @ │ │ │ │ + strbmi pc, [sl], -r5, ror #23 @ │ │ │ │ ldrbmi r4, [r8], -r1, asr #12 │ │ │ │ stmdavs r1!, {r3, r5, r7, r8, r9, sl, lr}^ │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strbmi r2, [r8], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7e32302 │ │ │ │ - @ instruction: 0x464afb97 │ │ │ │ + @ instruction: 0x464afbd5 │ │ │ │ ldrbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xb1ae47a8 │ │ │ │ - ldc2l 0, cr15, [r4, #-600] @ 0xfffffda8 │ │ │ │ + stc2l 0, cr15, [r4, #-600]! @ 0xfffffda8 │ │ │ │ strmi r2, [r5], -r3, lsl #6 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #17 │ │ │ │ - blx 0xff6c9e8e │ │ │ │ + ldc2 7, cr15, [r6], {227} @ 0xe3 │ │ │ │ @ instruction: 0x4629465a │ │ │ │ sbfxmi r4, r8, #12, #17 │ │ │ │ andcs r6, r1, #10551296 @ 0xa10000 │ │ │ │ movwcs r4, #13864 @ 0x3628 │ │ │ │ - blx 0xff449ea2 │ │ │ │ + stc2 7, cr15, [ip], {227} @ 0xe3 │ │ │ │ @ instruction: 0x46294652 │ │ │ │ sbfxmi r4, r0, #12, #17 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ - ldc2 7, cr15, [lr], #-908 @ 0xfffffc74 │ │ │ │ + ldc2l 7, cr15, [ip], #-908 @ 0xfffffc74 │ │ │ │ stmiavs r1!, {r4, r6, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - ldc2 7, cr15, [r8], #-908 @ 0xfffffc74 │ │ │ │ + ldc2l 7, cr15, [r6], #-908 @ 0xfffffc74 │ │ │ │ str r2, [r5, r1]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebe3140 │ │ │ │ + bl 0xfebe3060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ mvnslt r2, r0, lsl #6 │ │ │ │ strmi r6, [ip], -r3, lsl #26 │ │ │ │ ldcvs 6, cr4, [fp], {22} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r1, {r2, r8, ip, lr, pc}^ │ │ │ │ movwmi r2, #41216 @ 0xa100 │ │ │ │ ldrle r0, [r2], #-1747 @ 0xfffff92d │ │ │ │ ldmib r4, {r1, r2, r3, r7, r8, ip, sp, pc}^ │ │ │ │ tstmi sp, #0, 6 │ │ │ │ andsmi r6, sp, r3, lsr #17 │ │ │ │ @ instruction: 0xf00ed10b │ │ │ │ - ldmdblt r8!, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8!, {r0, r2, r3, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - stc2l 0, cr15, [sl], {150} @ 0x96 │ │ │ │ + ldc2l 0, cr15, [sl], {150} @ 0x96 │ │ │ │ and r4, ip, r7, lsl #12 │ │ │ │ @ instruction: 0xf7e36861 │ │ │ │ - @ instruction: 0x4639fb35 │ │ │ │ + @ instruction: 0x4639fb73 │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ strcc r4, [r1, #-1578] @ 0xfffff9d6 │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - stmiavs r1!, {r0, r1, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r2, lsl #6 │ │ │ │ stmdbcs r0, {r3, r4, r5, r9, sl, lr} │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, sp, #4, 2 │ │ │ │ andcs sp, r1, r8, ror #23 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -126788,55 +126732,55 @@ │ │ │ │ tstmi sl, #0, 4 │ │ │ │ streq pc, [r1], #-18 @ 0xffffffee │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f8e8bd │ │ │ │ @ instruction: 0xf00e4660 │ │ │ │ - stmiblt r8, {r0, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r8, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f8e8bd │ │ │ │ - ldc2 0, cr15, [lr], {150} @ 0x96 │ │ │ │ + stc2 0, cr15, [lr], #600 @ 0x258 │ │ │ │ @ instruction: 0xf0964680 │ │ │ │ - pkhbtmi pc, r1, fp, lsl #25 @ │ │ │ │ - stc2l 0, cr15, [r4], #-600 @ 0xfffffda8 │ │ │ │ + strmi pc, [r1], fp, lsr #25 │ │ │ │ + ldc2l 0, cr15, [r4], #-600 @ 0xfffffda8 │ │ │ │ @ instruction: 0xf0964683 │ │ │ │ - stmdavs r9!, {r0, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #13954 @ 0x3682 │ │ │ │ strbmi r4, [r0], -r2, lsr #12 │ │ │ │ - blx 0x6ca00e │ │ │ │ + blx 0x1649f2e │ │ │ │ stmdavs r9!, {r0, r1, r8, r9, sp} │ │ │ │ strbmi r4, [r8], -r2, lsr #12 │ │ │ │ - blx 0x54a01a │ │ │ │ + blx 0x14c9f3a │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ ldrmi r4, [r8, r0, asr #12]! │ │ │ │ ldrbmi r4, [r8], -r1, asr #12 │ │ │ │ stmdavs r9!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - movwcs pc, #15109 @ 0x3b05 @ │ │ │ │ + movwcs pc, #15171 @ 0x3b43 @ │ │ │ │ andcs r6, r1, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf7e34648 │ │ │ │ - @ instruction: 0x464afaff │ │ │ │ + @ instruction: 0x464afb3d │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x464147b8 │ │ │ │ sbfxmi r4, r0, #12, #17 │ │ │ │ movwcs r6, #10409 @ 0x28a9 │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ - blx 0xcca05a │ │ │ │ + blx 0x1c49f7a │ │ │ │ stmiavs r9!, {r4, r6, r9, sl, lr} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blx 0xb4a066 │ │ │ │ + blx 0x1ac9f86 │ │ │ │ str r2, [lr, r1]! │ │ │ │ ldmibvs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldrblt sp, [r0, #39]! @ 0x27 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -126846,45 +126790,45 @@ │ │ │ │ ldrbeq sp, [r3], r1, lsl #2 │ │ │ │ stmdbvs r3!, {r1, sl, ip, lr, pc} │ │ │ │ andle r4, r7, sl, lsl r2 │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - blx 0x18c815a │ │ │ │ + blx 0x1f4807a │ │ │ │ andcs fp, r1, r0, lsl #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4618bdf0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strne lr, [r3, #-2516] @ 0xfffff62c │ │ │ │ strmi r2, [r5], #-1 │ │ │ │ - blx 0x124a0dc │ │ │ │ + blx 0xfe1c9ffc │ │ │ │ strmi r6, [r7], -r3, lsr #18 │ │ │ │ rsceq r6, sp, r1, lsr #17 │ │ │ │ svclt 0x00181e18 │ │ │ │ @ instruction: 0xf7e32001 │ │ │ │ - stmdbvs r3!, {r0, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r1, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r1, r2, r9, sl, lr}^ │ │ │ │ svclt 0x00181e18 │ │ │ │ @ instruction: 0xf7e32001 │ │ │ │ - stmdavs r3!, {r0, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6469302 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ stmib sp, {r0, r2, r4, r7, r8, r9, sp}^ │ │ │ │ vrshl.s8 d21, d0, d9 │ │ │ │ - vaddhn.i16 d22, q8, │ │ │ │ + vaddhn.i16 d21, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ ldrtmi r4, [r1], -r2, lsl #12 │ │ │ │ ldmdavs fp, {r3, r4, r5, r9, sl, lr} │ │ │ │ - stc2 0, cr15, [r4], {169} @ 0xa9 │ │ │ │ + ldc2 0, cr15, [r4], {169} @ 0xa9 │ │ │ │ strb r2, [r3, r1] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @@ -126896,83 +126840,83 @@ │ │ │ │ tstlt r5, r3, lsl #8 │ │ │ │ ldrbeq r6, [fp, r3, lsr #17] │ │ │ │ andcs sp, r0, r7, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00e83f8 │ │ │ │ - stmdblt r8, {r0, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r8, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ ldrdls pc, [ip], -r4 │ │ │ │ - blx 0xfe648462 │ │ │ │ - b 0x145da28 │ │ │ │ + blx 0xfea48382 │ │ │ │ + b 0x145d948 │ │ │ │ @ instruction: 0xf1b91228 │ │ │ │ suble r0, r3, r1, lsl #30 │ │ │ │ tstpeq pc, r8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7e32302 │ │ │ │ - @ instruction: 0xf096f9fb │ │ │ │ - movwcs pc, #11145 @ 0x2b89 @ │ │ │ │ + @ instruction: 0xf096fa39 │ │ │ │ + movwcs pc, #11161 @ 0x2b99 @ │ │ │ │ stmdavs r1!, {r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7e32200 │ │ │ │ - @ instruction: 0xf096f9f3 │ │ │ │ - @ instruction: 0x463afbb5 │ │ │ │ + @ instruction: 0xf096fa31 │ │ │ │ + ldrtmi pc, [sl], -r5, asr #23 @ │ │ │ │ strmi r4, [r1], r1, asr #12 │ │ │ │ stmdavs r1!, {r3, r5, r7, r8, r9, sl, lr}^ │ │ │ │ movwcs r2, #8705 @ 0x2201 │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - @ instruction: 0xf096f9e7 │ │ │ │ - ldrtmi pc, [sl], -r9, lsr #23 @ │ │ │ │ + @ instruction: 0xf096fa25 │ │ │ │ + @ instruction: 0x463afbb9 │ │ │ │ strmi r4, [r7], -r1, asr #12 │ │ │ │ @ instruction: 0xb1ae47a8 │ │ │ │ - blx 0xfe9484b2 │ │ │ │ + blx 0xfed483d2 │ │ │ │ strmi r2, [r5], -r3, lsl #6 │ │ │ │ andcs r6, r0, #10551296 @ 0xa10000 │ │ │ │ - blx 0xa4a1f0 │ │ │ │ + blx 0x19ca110 │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ ldrmi r4, [r0, r8, asr #12]! │ │ │ │ andcs r6, r1, #10551296 @ 0xa10000 │ │ │ │ movwcs r4, #13864 @ 0x3628 │ │ │ │ - blx 0x7ca204 │ │ │ │ + blx 0x174a124 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ strbmi r2, [r8], -r0, lsl #4 │ │ │ │ - blx 0xfe3ca218 │ │ │ │ + blx 0xff34a138 │ │ │ │ stmiavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - blx 0xfe24a224 │ │ │ │ + blx 0xff1ca144 │ │ │ │ str r2, [r6, r1]! │ │ │ │ @ instruction: 0xf0082302 │ │ │ │ @ instruction: 0xf7e30107 │ │ │ │ - @ instruction: 0xf018f9b7 │ │ │ │ + @ instruction: 0xf018f9f5 │ │ │ │ andsle r0, r4, r8, lsl #30 │ │ │ │ - blx 0x114850a │ │ │ │ + blx 0x154842a │ │ │ │ @ instruction: 0x46804639 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x463872ff │ │ │ │ - stc2l 0, cr15, [ip, #616] @ 0x268 │ │ │ │ + ldc2l 0, cr15, [ip, #616] @ 0x268 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ @ instruction: 0xf09a2210 │ │ │ │ - strbmi pc, [r2], -fp, lsr #31 @ │ │ │ │ + @ instruction: 0x4642ffbb │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - mcr2 0, 1, pc, cr10, cr10, {4} @ │ │ │ │ + mrc2 0, 1, pc, cr10, cr10, {4} │ │ │ │ @ instruction: 0xf096e7a3 │ │ │ │ - ldrtmi pc, [r9], -sp, lsr #22 @ │ │ │ │ + @ instruction: 0x4639fb3d │ │ │ │ ldrtmi r4, [r8], -r0, lsl #13 │ │ │ │ - blx 0xfc8554 │ │ │ │ + blx 0x13c8474 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ @ instruction: 0xf09a2210 │ │ │ │ - @ instruction: 0x4642ff3b │ │ │ │ + strbmi pc, [r2], -fp, asr #30 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - mrc2 0, 0, pc, cr8, cr10, {4} │ │ │ │ + mcr2 0, 1, pc, cr8, cr10, {4} @ │ │ │ │ svclt 0x0000e791 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ ldrblt fp, [r0, #-851]! @ 0xfffffcad │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -126984,34 +126928,34 @@ │ │ │ │ strle r0, [r2], #-1739 @ 0xfffff935 │ │ │ │ andsmi r6, sl, #6488064 @ 0x630000 │ │ │ │ andcs sp, r0, r7 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf00ebd70 │ │ │ │ - stmiblt r0, {r0, r2, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r1, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib r4, {r4, r5, r6, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7e30603 │ │ │ │ - stmdbvs r2!, {r0, r1, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r2!, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e368a0 │ │ │ │ - stmdavs r3!, {r0, r1, r2, r3, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #22 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ movwls r2, #784 @ 0x310 │ │ │ │ - blx 0x19c8642 │ │ │ │ + blx 0x1dc8562 │ │ │ │ ldrb r2, [r8, r1] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d0461e │ │ │ │ addlt r3, r3, r8, asr #1 │ │ │ │ @@ -127024,69 +126968,69 @@ │ │ │ │ @ instruction: 0x06c94311 │ │ │ │ ldrbeq sp, [r3, r1, lsl #8] │ │ │ │ andcs sp, r0, r8, lsl #10 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9fcf00e │ │ │ │ + blx 0x648340 │ │ │ │ rsble r2, r8, r0, lsl #16 │ │ │ │ movweq lr, #14804 @ 0x39d4 │ │ │ │ - blcs 0xdccf4 │ │ │ │ + blcs 0xdcc14 │ │ │ │ streq fp, [r3], #-3844 @ 0xfffff0fc │ │ │ │ @ instruction: 0xf080fa13 │ │ │ │ - @ instruction: 0xff54f096 │ │ │ │ + @ instruction: 0xff64f096 │ │ │ │ @ instruction: 0xf0964681 │ │ │ │ - pkhbtmi pc, r2, r7, lsl #21 @ │ │ │ │ - blx 0xfe5c8664 │ │ │ │ + strmi pc, [r2], r7, lsr #21 │ │ │ │ + blx 0xfe9c8584 │ │ │ │ @ instruction: 0xf0964683 │ │ │ │ - pkhbtmi pc, r0, r1, lsl #21 @ │ │ │ │ - blx 0xfe448670 │ │ │ │ + strmi pc, [r0], r1, lsr #21 │ │ │ │ + blx 0xfe848590 │ │ │ │ strmi r6, [r7], -r1, lsr #16 │ │ │ │ ldrbmi r2, [r0], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e32200 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e34658 │ │ │ │ - movwcs pc, #10481 @ 0x28f1 @ │ │ │ │ + movwcs pc, #10543 @ 0x292f @ │ │ │ │ stmdavs r1!, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - movwcs pc, #10475 @ 0x28eb @ │ │ │ │ + movwcs pc, #10537 @ 0x2929 @ │ │ │ │ andcs r6, r3, #2162688 @ 0x210000 │ │ │ │ smladxls r1, r8, r6, r4 │ │ │ │ - @ instruction: 0xf8e4f7e3 │ │ │ │ - blx 0xfea486a8 │ │ │ │ + @ instruction: 0xf922f7e3 │ │ │ │ + blx 0xfee485c8 │ │ │ │ strmi r4, [r7], -sl, asr #12 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ strbmi r4, [sl], -r8, lsr #15 │ │ │ │ @ instruction: 0x46584659 │ │ │ │ ldrbmi r4, [r1], -r8, lsr #15 │ │ │ │ - bvc 0xfe4c9d80 │ │ │ │ - bcs 0xfe608f6c │ │ │ │ + bvc 0xfe4c9ca0 │ │ │ │ + bcs 0xfe608e8c │ │ │ │ @ instruction: 0x4638465a │ │ │ │ - ldc2l 0, cr15, [r0, #636] @ 0x27c │ │ │ │ + stc2l 0, cr15, [r0, #636]! @ 0x27c │ │ │ │ @ instruction: 0xf8da463a │ │ │ │ ldrtmi r1, [r8], -r0 │ │ │ │ movwcs r4, #10160 @ 0x27b0 │ │ │ │ andcs r6, r0, #6356992 @ 0x610000 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - strbmi pc, [sl], -sp, lsl #19 @ │ │ │ │ + strbmi pc, [sl], -fp, asr #19 @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ strbmi r4, [sl], -r8, lsr #15 │ │ │ │ ldrdls pc, [r4], -sp │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ strbmi r4, [sl], -r8, lsr #15 │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - ldc2 0, cr15, [r6, #636]! @ 0x27c │ │ │ │ + stc2l 0, cr15, [r6, #636] @ 0x27c │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ @ instruction: 0x4638463a │ │ │ │ stmdavs r1!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - andcs pc, r1, r3, ror r9 @ │ │ │ │ + @ instruction: 0x2001f9b1 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -127103,338 +127047,344 @@ │ │ │ │ strle r0, [r2], #-1755 @ 0xfffff925 │ │ │ │ streq pc, [r1], #-18 @ 0xffffffee │ │ │ │ andcs sp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00e8ff8 │ │ │ │ - stmdblt r8, {r0, r1, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r8, {r0, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ submi r6, r0, #232, 16 @ 0xe80000 │ │ │ │ @ instruction: 0xf09617c1 │ │ │ │ - strmi pc, [r3], sp, asr #29 │ │ │ │ - blx 0xb487a0 │ │ │ │ + pkhtbmi pc, r3, sp, asr #29 @ │ │ │ │ + blx 0xf486c0 │ │ │ │ @ instruction: 0xf0964682 │ │ │ │ - strmi pc, [r1], r7, lsr #20 │ │ │ │ - blx 0x9c87ac │ │ │ │ + @ instruction: 0x4681fa37 │ │ │ │ + blx 0xdc86cc │ │ │ │ strmi r6, [r0], r9, lsr #16 │ │ │ │ ldrbmi r2, [r0], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7e34622 │ │ │ │ - movwcs pc, #14503 @ 0x38a7 @ │ │ │ │ + movwcs pc, #14565 @ 0x38e5 @ │ │ │ │ andcs r6, r1, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf7e34648 │ │ │ │ - ldrbmi pc, [r1], -r1, lsr #17 @ │ │ │ │ + @ instruction: 0x4651f8df │ │ │ │ @ instruction: 0x465a4650 │ │ │ │ @ instruction: 0x465247b8 │ │ │ │ - bvc 0xfe4c9e94 │ │ │ │ - bcs 0xfe609080 │ │ │ │ + bvc 0xfe4c9db4 │ │ │ │ + bcs 0xfe608fa0 │ │ │ │ @ instruction: 0xf8da4640 │ │ │ │ ldrmi r1, [r0, r0]! │ │ │ │ stmdavs r9!, {r1, r8, r9, sp}^ │ │ │ │ strbmi r4, [r0], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf908f7e3 │ │ │ │ + @ instruction: 0xf946f7e3 │ │ │ │ @ instruction: 0x4649465a │ │ │ │ ldrmi r4, [r8, r8, asr #12]! │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ @ instruction: 0x464047b0 │ │ │ │ movwcs r6, #10345 @ 0x2869 │ │ │ │ @ instruction: 0xf7e32201 │ │ │ │ - strdcs pc, [r1], -r9 │ │ │ │ + andcs pc, r1, r7, lsr r9 @ │ │ │ │ svclt 0x0000e7b7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - @ instruction: 0xf9b0f096 │ │ │ │ + @ instruction: 0xf9c0f096 │ │ │ │ @ instruction: 0x46014632 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ - cdp2 7, 5, cr15, cr8, cr15, {6} │ │ │ │ + cdp2 7, 10, cr15, cr0, cr15, {6} │ │ │ │ andsle r2, r3, sp, lsl #30 │ │ │ │ - @ instruction: 0xf9a6f096 │ │ │ │ + @ instruction: 0xf9b6f096 │ │ │ │ @ instruction: 0x4680463a │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ - cdp2 7, 4, cr15, cr14, cr15, {6} │ │ │ │ + cdp2 7, 9, cr15, cr6, cr15, {6} │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf09a4620 │ │ │ │ - strtmi pc, [r2], -r1, lsl #22 │ │ │ │ + @ instruction: 0x4622fb11 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - cdplt 7, 15, cr15, cr4, cr15, {6} │ │ │ │ + svclt 0x003cf7cf │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf09a4620 │ │ │ │ - @ instruction: 0x4622fb19 │ │ │ │ + strtmi pc, [r2], -r9, lsr #22 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - cdplt 7, 14, cr15, cr8, cr15, {6} │ │ │ │ + svclt 0x0030f7cf │ │ │ │ @ instruction: 0xf001084b │ │ │ │ - @ instruction: 0xf0030c0f │ │ │ │ - ldrlt r0, [r0], #-784 @ 0xfffffcf0 │ │ │ │ + stceq 12, cr0, [sl], {15} │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - strne pc, [r0], #961 @ 0x3c1 │ │ │ │ - stmib r0, {r1, r3, r6, r7, fp}^ │ │ │ │ - stceq 3, cr4, [fp], {0} │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + stmiaeq fp, {r0, r1, r6, sp, lr}^ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - @ instruction: 0xf85d430b │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - andcs r2, r0, r2, lsl #6 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + orrne pc, r0, r1, asr #7 │ │ │ │ + andvs r6, r1, r2, asr #1 │ │ │ │ + andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vmul.i q8, , d2[2] │ │ │ │ - @ instruction: 0xf0024303 │ │ │ │ - ldrtlt r0, [r0], #-528 @ 0xfffffdf0 │ │ │ │ - andvs r4, r2, sl, lsl r3 │ │ │ │ - @ instruction: 0xf001084a │ │ │ │ - stceq 4, cr0, [fp], {15} │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - strpl pc, [r1, #-961] @ 0xfffffc3f │ │ │ │ - @ instruction: 0xf0034322 │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - vraddhn.i16 d17, , q0 │ │ │ │ - movwmi r3, #45315 @ 0xb103 │ │ │ │ - sbcvs r6, r4, r5, lsl #2 │ │ │ │ - movwcs lr, #6592 @ 0x19c0 │ │ │ │ - andcs fp, r0, r0, lsr ip │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - @ instruction: 0xf001084a │ │ │ │ - @ instruction: 0xf002030f │ │ │ │ - vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - tstmi sl, #768 @ 0x300 │ │ │ │ - @ instruction: 0xf0030c8b │ │ │ │ + @ instruction: 0xf001084b │ │ │ │ + @ instruction: 0xf0030c0f │ │ │ │ ldrlt r0, [r0], #-784 @ 0xfffffcf0 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - stmiaeq fp, {r0, r1, r7, sp, lr}^ │ │ │ │ - @ instruction: 0xf0032400 │ │ │ │ + subvs r0, r3, sl, lsl #25 │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + vraddhn.i16 d17, , q0 │ │ │ │ + @ instruction: 0xf0024c03 │ │ │ │ + @ instruction: 0xf0030210 │ │ │ │ sbcvs r0, r4, r0, lsl r3 │ │ │ │ strpl pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - movwmi r6, #45316 @ 0xb104 │ │ │ │ - blmi 0x1ca85c │ │ │ │ - subvs r6, r3, r2 │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + b 0x115d1e4 │ │ │ │ + tstvs r4, ip, lsl #6 │ │ │ │ + @ instruction: 0xf85d6082 │ │ │ │ + andvs r4, r3, r4, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - ldrlt r0, [r0], #-2122 @ 0xfffff7b6 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - streq pc, [pc], #-1 @ 0x8c708 │ │ │ │ - @ instruction: 0x43222300 │ │ │ │ - stmiaeq sl, {r1, sp, lr}^ │ │ │ │ + vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ + @ instruction: 0xf0015401 │ │ │ │ + tstvs r4, pc, lsl #24 │ │ │ │ + andcs r0, r0, #76, 16 @ 0x4c0000 │ │ │ │ + @ instruction: 0xf00408cb │ │ │ │ + sbcvs r0, r2, r0, lsl r4 │ │ │ │ + b 0x118f81c │ │ │ │ + @ instruction: 0xf003040c │ │ │ │ + @ instruction: 0xf0020310 │ │ │ │ + andvs r0, r4, r0, lsl r2 │ │ │ │ strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + movwmi r4, #41763 @ 0xa323 │ │ │ │ + blmi 0x1ca784 │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ + strcs r1, [r0], #-640 @ 0xfffffd80 │ │ │ │ + strcs lr, [r3], #-2496 @ 0xfffff640 │ │ │ │ + @ instruction: 0xf001084c │ │ │ │ + stmiaeq fp, {r0, r1, r2, r3, sl, fp}^ │ │ │ │ + @ instruction: 0xf0040c8a │ │ │ │ + b 0x118d680 │ │ │ │ + @ instruction: 0xf003040c │ │ │ │ + @ instruction: 0xf0020310 │ │ │ │ + andvs r0, r4, r0, lsl r2 │ │ │ │ + strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + movwmi r4, #41763 @ 0xa323 │ │ │ │ + blmi 0x1ca7d0 │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + vmul.i q8, , d2[2] │ │ │ │ + @ instruction: 0xf0025300 │ │ │ │ + stmdaeq sl, {r4, sl, fp}^ │ │ │ │ + @ instruction: 0xf1c3b510 │ │ │ │ + @ instruction: 0xf0010302 │ │ │ │ + strcs r0, [r0], #-3599 @ 0xfffff1f1 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - stceq 1, cr6, [fp], {3} │ │ │ │ - @ instruction: 0xf0034322 │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - vraddhn.i16 d17, , q0 │ │ │ │ - subvs r3, r2, r3, lsl #2 │ │ │ │ + movwmi lr, #14784 @ 0x39c0 │ │ │ │ + b 0x110f8c0 │ │ │ │ + @ instruction: 0xf003020e │ │ │ │ + andvs r0, r2, r0, lsl r3 │ │ │ │ + andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + andeq lr, r2, #76, 20 @ 0x4c000 │ │ │ │ stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf85d3402 │ │ │ │ - andcs r4, r0, r4, lsl #22 │ │ │ │ + andcs r2, r0, r1, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - @ instruction: 0xf001084b │ │ │ │ - @ instruction: 0xf003020f │ │ │ │ - ldrlt r0, [r0], #-784 @ 0xfffffcf0 │ │ │ │ - strcs r4, [r0], #-787 @ 0xfffffced │ │ │ │ - sbcvs r0, r4, sl, lsl #25 │ │ │ │ - strpl pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ - stmiaeq fp, {r0, r1, sp, lr}^ │ │ │ │ - streq pc, [r2], #-452 @ 0xfffffe3c │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldclt 12, cr0, [r0, #-0] │ │ │ │ + vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ + vsubw.u8 , , d0 │ │ │ │ + sbcvs r1, r4, r0, lsl #9 │ │ │ │ + @ instruction: 0xf001084c │ │ │ │ + stmiaeq sl, {r0, r1, r2, r3, sl, fp}^ │ │ │ │ + movweq pc, #8643 @ 0x21c3 @ │ │ │ │ + ldreq pc, [r0], #-4 │ │ │ │ + stceq 1, cr6, [fp], {3} │ │ │ │ + streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - vaddw.u8 q11, , d4 │ │ │ │ - vraddhn.i16 d19, , │ │ │ │ - @ instruction: 0x43224103 │ │ │ │ - @ instruction: 0xf85d430b │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - andcs r3, r0, r1, lsl #4 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - ldrlt r0, [r0], #-2123 @ 0xfffff7b5 │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ - vmull.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0035400 │ │ │ │ - @ instruction: 0xf1c40310 │ │ │ │ - b 0x114d7a8 │ │ │ │ - @ instruction: 0xf002030c │ │ │ │ - andvs r0, r3, r0, lsl r2 │ │ │ │ - smlabtvs r4, fp, r8, r0 │ │ │ │ - strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - @ instruction: 0xf0034322 │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + vaddl.u8 q11, d1, d4 │ │ │ │ vraddhn.i16 d20, , │ │ │ │ - @ instruction: 0x43231180 │ │ │ │ - @ instruction: 0xf85d60c1 │ │ │ │ + @ instruction: 0x43223103 │ │ │ │ + @ instruction: 0xf85d430b │ │ │ │ stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - andcs r3, r0, r1, lsl #4 │ │ │ │ + andcs r2, r0, r1, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldrlt r0, [r0], #-2123 @ 0xfffff7b5 │ │ │ │ - @ instruction: 0xf0010c8a │ │ │ │ - @ instruction: 0xf003040f │ │ │ │ - @ instruction: 0x43230310 │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stmiaeq fp, {r0, r1, sp, lr}^ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - strpl pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - orrne pc, r0, r1, asr #7 │ │ │ │ - stmib r0, {r2, r8, sp, lr}^ │ │ │ │ - @ instruction: 0xf85d3201 │ │ │ │ - sbcvs r4, r1, r4, lsl #22 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - @ instruction: 0xf001084b │ │ │ │ - stmiaeq sl, {r0, r1, r2, r3, sl, fp}^ │ │ │ │ + ldrlt r0, [r0], #-2251 @ 0xfffff735 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + addne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + sbcvs r4, r2, r3, lsr #6 │ │ │ │ + stceq 0, cr6, [sl], {67} @ 0x43 │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0015401 │ │ │ │ + @ instruction: 0xf0020c0f │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + @ instruction: 0xf0033103 │ │ │ │ + movwmi r0, #41744 @ 0xa310 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - stceq 0, cr6, [fp], {3} │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - smlabtpl r1, r1, r3, pc @ │ │ │ │ - stmib r0, {r1, r6, sp, lr}^ │ │ │ │ - andcs r3, r0, r2, lsl #2 │ │ │ │ + addvs r6, r2, r4, lsl #2 │ │ │ │ + blmi 0x1ca8bc │ │ │ │ + andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf001084a │ │ │ │ - @ instruction: 0xf002030f │ │ │ │ - vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - tstmi sl, #768 @ 0x300 │ │ │ │ - @ instruction: 0xf0030c8b │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ ldrlt r0, [r0], #-784 @ 0xfffffcf0 │ │ │ │ + vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ + stmiaeq sl, {r0, sl, ip, lr}^ │ │ │ │ + strcc lr, [r2], #-2496 @ 0xfffff640 │ │ │ │ + @ instruction: 0xf001084b │ │ │ │ + @ instruction: 0xf0020c0f │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + @ instruction: 0xf0034103 │ │ │ │ + movwmi r0, #41744 @ 0xa310 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - stmiaeq fp, {r0, r1, r7, sp, lr}^ │ │ │ │ - @ instruction: 0xf0032400 │ │ │ │ - tstvs r4, r0, lsl r3 │ │ │ │ - strpl pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - movwmi r6, #45252 @ 0xb0c4 │ │ │ │ - blmi 0x1caa18 │ │ │ │ - subvs r6, r3, r2 │ │ │ │ + blmi 0x1ca900 │ │ │ │ + andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - ldrlt r0, [r0], #-2123 @ 0xfffff7b5 │ │ │ │ - @ instruction: 0xf0010c8a │ │ │ │ - @ instruction: 0xf003040f │ │ │ │ - @ instruction: 0x43230310 │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stmiaeq fp, {r0, r1, sp, lr}^ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - strpl pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - smlabtvs r0, r1, r3, pc @ │ │ │ │ - stmib r0, {r2, r6, r7, sp, lr}^ │ │ │ │ - @ instruction: 0xf85d3201 │ │ │ │ - tstvs r1, r4, lsl #22 │ │ │ │ + vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ + @ instruction: 0xf0015401 │ │ │ │ + sbcvs r0, r4, pc, lsl #24 │ │ │ │ + andcs r0, r0, #76, 16 @ 0x4c0000 │ │ │ │ + @ instruction: 0xf00408cb │ │ │ │ + tstvs r2, r0, lsl r4 │ │ │ │ + b 0x118f9e4 │ │ │ │ + @ instruction: 0xf003040c │ │ │ │ + @ instruction: 0xf0020310 │ │ │ │ + andvs r0, r4, r0, lsl r2 │ │ │ │ + strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + movwmi r4, #41763 @ 0xa323 │ │ │ │ + blmi 0x1ca94c │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - strcs fp, [r1], #-1040 @ 0xfffffbf0 │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - vpmax.s8 d15, d4, d17 │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + ldrlt r0, [r0], #-2251 @ 0xfffff735 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + andvs pc, r0, #67108867 @ 0x4000003 │ │ │ │ + tstvs r2, r3, lsr #6 │ │ │ │ + stceq 0, cr6, [sl], {67} @ 0x43 │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0015401 │ │ │ │ + @ instruction: 0xf0020c0f │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + @ instruction: 0xf0033103 │ │ │ │ + movwmi r0, #41744 @ 0xa310 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + addvs r6, r2, r4, asr #1 │ │ │ │ + blmi 0x1ca99c │ │ │ │ + andcs r6, r0, r3 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + ldrlt r2, [r0], #-769 @ 0xfffffcff │ │ │ │ + addvs r0, r3, sl, lsl #25 │ │ │ │ + vpmax.u8 d15, d3, d17 │ │ │ │ + strmi pc, [r1], #961 @ 0x3c1 │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ andseq pc, r0, #2 │ │ │ │ - tstmi sl, #132 @ 0x84 │ │ │ │ - @ instruction: 0xf0030c8b │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x115cf30 │ │ │ │ - @ instruction: 0xf85d030c │ │ │ │ - subvs r4, r2, r4, lsl #22 │ │ │ │ - andvs r6, r3, r1, asr #1 │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + b 0x115d484 │ │ │ │ + sbcvs r0, r4, ip, lsl #6 │ │ │ │ + movwcs lr, #2496 @ 0x9c0 │ │ │ │ + blmi 0x1ca9dc │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - @ instruction: 0xf001084a │ │ │ │ - @ instruction: 0xf002030f │ │ │ │ - ldrlt r0, [r0], #-528 @ 0xfffffdf0 │ │ │ │ - stceq 3, cr4, [fp], {26} │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - vraddhn.i16 d18, , q0 │ │ │ │ - b 0x115cf6c │ │ │ │ - addvs r0, r4, ip, lsl #6 │ │ │ │ - @ instruction: 0xf85d6042 │ │ │ │ - sbcvs r4, r1, r4, lsl #22 │ │ │ │ - andcs r6, r0, r3 │ │ │ │ + movwcs fp, #1040 @ 0x410 │ │ │ │ + addvs r0, r3, sl, lsl #25 │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0014481 │ │ │ │ + @ instruction: 0xf0020c0f │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + @ instruction: 0xf0033103 │ │ │ │ + movwmi r0, #41744 @ 0xa310 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stmib r0, {r2, r6, r7, sp, lr}^ │ │ │ │ + @ instruction: 0xf85d2300 │ │ │ │ + andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldrlt r0, [r0], #-2122 @ 0xfffff7b6 │ │ │ │ - @ instruction: 0xf0010c8b │ │ │ │ - @ instruction: 0xf002040f │ │ │ │ - @ instruction: 0x43220210 │ │ │ │ + @ instruction: 0xf001b410 │ │ │ │ + vsubl.u8 q8, d1, d15 │ │ │ │ + stceq 4, cr1, [fp], {128} @ 0x80 │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + vaddl.u8 q11, d17, d4 │ │ │ │ + stmdaeq r9, {r0, r7, sl, lr}^ │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - vmla.i q11, , d2[0] │ │ │ │ - vsubl.u8 , d1, d3 │ │ │ │ - tstmi r3, #-2130706432 @ 0x81000000 │ │ │ │ - orrne pc, r0, r1, asr #7 │ │ │ │ - addvs r6, r1, r4, asr #1 │ │ │ │ - blmi 0x1cab24 │ │ │ │ - andcs r6, r0, r3 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + sbcvs r4, r4, r1, lsl r3 │ │ │ │ + smlabtcc r0, r0, r9, lr │ │ │ │ + blmi 0x1caa58 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf8d04605 │ │ │ │ addlt r0, r7, r8, asr #1 │ │ │ │ andcs pc, r0, r0, asr #7 │ │ │ │ stcvs 1, cr11, [fp, #-672]! @ 0xfffffd60 │ │ │ │ stmibvs lr, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0106c18 │ │ │ │ tstle r1, lr │ │ │ │ strle r0, [ip], #-1777 @ 0xfffff90f │ │ │ │ @ instruction: 0xf10368a3 │ │ │ │ - blcs 0x14f5f8 │ │ │ │ + blcs 0x14f530 │ │ │ │ tstphi r8, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stceq 7, cr5, [r2, #-284] @ 0xfffffee4 │ │ │ │ cmnlt r2, r2, lsr #18 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmibvs r2!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf0002a02 │ │ │ │ - bvs 0x92cdbc │ │ │ │ + bvs 0x92ccf4 │ │ │ │ movwvs pc, #15106 @ 0x3b02 @ │ │ │ │ fstmiaxle sp!, {d18-d32} @ Deprecated │ │ │ │ @ instruction: 0xf00d4628 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, sl, r0 │ │ │ │ smlalne pc, r0, r5, r8 @ │ │ │ │ smullscc pc, r2, r5, r8 @ │ │ │ │ @ instruction: 0xf8d569e0 │ │ │ │ subseq r7, fp, #132 @ 0x84 │ │ │ │ @ instruction: 0xb1214602 │ │ │ │ svceq 0x00e0f010 │ │ │ │ @@ -127445,1443 +127395,1443 @@ │ │ │ │ svceq 0x0002f1bb │ │ │ │ sbchi pc, r9, r0 │ │ │ │ svceq 0x0004f1bb │ │ │ │ @ instruction: 0xf1bbd026 │ │ │ │ svclt 0x00080f01 │ │ │ │ eorle r2, r7, r0, ror #1 │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ - blmi 0x1c8cf38 │ │ │ │ + vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ + blmi 0x1c8ce70 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1ad22ee │ │ │ │ - bvs 0x94c9e0 │ │ │ │ + bvs 0x94c928 │ │ │ │ @ instruction: 0xd1b92a01 │ │ │ │ stmibvs r1!, {r0, r1, r2, r5, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf001fa47 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ stmdbcs r2, {r1, r4, r5, r7, r8, ip, lr, pc} │ │ │ │ svccc 0x0001d1be │ │ │ │ ldmle fp!, {r0, r8, r9, sl, fp, sp} │ │ │ │ stmibvs r2!, {r0, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xd1b62a02 │ │ │ │ ldreq r6, [r2, r2, lsr #18] │ │ │ │ @ instruction: 0xe7a5d5b3 │ │ │ │ svclt 0x000c2802 │ │ │ │ mulcc r2, r8, ip │ │ │ │ - blx 0xfec4aa0e │ │ │ │ + blx 0xffb4a946 │ │ │ │ strbeq pc, [r0, r7, lsr #32]! @ │ │ │ │ @ instruction: 0xf0954307 │ │ │ │ - @ instruction: 0x4682ff33 │ │ │ │ - @ instruction: 0xff30f095 │ │ │ │ + @ instruction: 0x4682ff37 │ │ │ │ + @ instruction: 0xff34f095 │ │ │ │ strmi r6, [r1], -r2, ror #16 │ │ │ │ strtmi r4, [r8], -r0, lsl #13 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xff64aa22 │ │ │ │ + ldc2 7, cr15, [r2], {207} @ 0xcf │ │ │ │ orrsvc pc, r0, r6, asr #12 │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ ldrbmi r9, [r3], r4, lsl #2 │ │ │ │ smladxls r0, r0, r0, lr │ │ │ │ ldrbmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf8d54628 │ │ │ │ @ instruction: 0xf0033088 │ │ │ │ @ instruction: 0xf7d2030f │ │ │ │ - @ instruction: 0xf8d4fbb5 │ │ │ │ + @ instruction: 0xf8d4fbf1 │ │ │ │ stmiavs r1!, {r2, r3, r4, sp, pc}^ │ │ │ │ @ instruction: 0x46524630 │ │ │ │ - ldc2l 7, cr15, [r2, #-904] @ 0xfffffc78 │ │ │ │ + stc2 7, cr15, [r4, #904] @ 0x388 │ │ │ │ svceq 0x0001f1ba │ │ │ │ suble r4, r6, r2, lsl #12 │ │ │ │ svceq 0x0002f1ba │ │ │ │ @ instruction: 0xf1bad03d │ │ │ │ cmnle r3, r0, lsl #30 │ │ │ │ ldrbmi r9, [r8], -r4, lsl #22 │ │ │ │ @ instruction: 0xf09c6819 │ │ │ │ - stmibvs r2!, {r0, r2, r5, fp, ip, sp, lr, pc}^ │ │ │ │ + stmibvs r2!, {r0, r3, r5, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1094640 │ │ │ │ @ instruction: 0xf0270901 │ │ │ │ - blx 0x14eac8 │ │ │ │ - bvs 0x989354 │ │ │ │ + blx 0x14ea00 │ │ │ │ + bvs 0x98928c │ │ │ │ @ instruction: 0xf09a441e │ │ │ │ - blls 0x18ad40 │ │ │ │ + blls 0x18ac88 │ │ │ │ ldcle 5, cr4, [ip, #-300]! @ 0xfffffed4 │ │ │ │ ldrdge pc, [r0], -r4 │ │ │ │ svceq 0x0000f1ba │ │ │ │ stmibvs r3!, {r0, r3, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmiavs r1!, {r4, r5, r9, sl, lr}^ │ │ │ │ andeq pc, r7, #3 │ │ │ │ @ instruction: 0xf7e29305 │ │ │ │ blls 0x20c008 │ │ │ │ - blcs 0xde380 │ │ │ │ - blcs 0x140c10 │ │ │ │ - blcs 0xc0bf4 │ │ │ │ - blls 0x1c1078 │ │ │ │ + blcs 0xde2b8 │ │ │ │ + blcs 0x140b48 │ │ │ │ + blcs 0xc0b2c │ │ │ │ + blls 0x1c0fb0 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xff46f09b │ │ │ │ + @ instruction: 0xff4af09b │ │ │ │ strbmi r9, [r2], -r0, lsl #14 │ │ │ │ @ instruction: 0x46284659 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0xfe4caaea │ │ │ │ - blls 0x1c6ac8 │ │ │ │ + blx 0xff3caa22 │ │ │ │ + blls 0x1c6a00 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf832f09c │ │ │ │ - blls 0x1c6abc │ │ │ │ + @ instruction: 0xf836f09c │ │ │ │ + blls 0x1c69f4 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf808f09c │ │ │ │ - blls 0x1c6ab0 │ │ │ │ + @ instruction: 0xf80cf09c │ │ │ │ + blls 0x1c69e8 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xffbaf09b │ │ │ │ - blls 0x1c6b50 │ │ │ │ + @ instruction: 0xffbef09b │ │ │ │ + blls 0x1c6a88 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xff6cf09b │ │ │ │ + @ instruction: 0xff70f09b │ │ │ │ stmdbvs r1!, {r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdbcs pc, {r0, r1, r3, r4, r7, r9, sl, lr} @ │ │ │ │ stmibvs r3!, {r1, r2, ip, lr, pc}^ │ │ │ │ stmdavs r2!, {r3, r5, r9, sl, lr}^ │ │ │ │ vpmax.u8 d15, d3, d11 │ │ │ │ - stc2l 7, cr15, [r8], #1020 @ 0x3fc │ │ │ │ + ldc2l 7, cr15, [ip], {255} @ 0xff │ │ │ │ str r2, [ip, -r1] │ │ │ │ - bcs 0x167078 │ │ │ │ + bcs 0x166fb0 │ │ │ │ svcge 0x0015f47f │ │ │ │ andcc lr, r1, r6, lsl #14 │ │ │ │ - blx 0x54ab46 │ │ │ │ + blx 0x144aa7e │ │ │ │ @ instruction: 0xf644e762 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ - blmi 0x44d0c0 │ │ │ │ + vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ + blmi 0x44cff8 │ │ │ │ @ instruction: 0x46502236 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff10f1ad │ │ │ │ + @ instruction: 0xff14f1ad │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ - blmi 0x30d0d8 │ │ │ │ + vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ + blmi 0x30d010 │ │ │ │ andls r2, r0, pc, asr r2 │ │ │ │ - @ instruction: 0xff06f1ad │ │ │ │ + @ instruction: 0xff0af1ad │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vaddw.s8 , q0, d24 │ │ │ │ - blmi 0x14d0ec │ │ │ │ + vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ + blmi 0x14d024 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1ad22c2 │ │ │ │ - svclt 0x0000fefb │ │ │ │ - eorseq r9, r3, r0, lsl #8 │ │ │ │ - eorseq r9, r3, r8, lsr #8 │ │ │ │ - eorseq r9, r3, r4, lsl r4 │ │ │ │ + svclt 0x0000feff │ │ │ │ + eorseq r9, r3, r0, asr r3 │ │ │ │ + eorseq r9, r3, r8, ror r3 │ │ │ │ + eorseq r9, r3, r4, ror #6 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ push {r0, r1, r4, r7, r8, r9, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebe3e60 │ │ │ │ + bl 0xfebe3d98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ ldmib r1, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ tstmi r9, #0, 6 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ strbeq sp, [fp], r1, lsl #2 │ │ │ │ stmiavs r3!, {r0, r3, sl, ip, lr, pc} │ │ │ │ - blx 0xfeddcce8 │ │ │ │ + blx 0xfeddcc20 │ │ │ │ ldmdbeq fp, {r0, r2, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00182900 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcs fp, r0, fp, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00d81f0 │ │ │ │ - stmiblt r0, {r0, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r1, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf6464770 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ stmdavs r6!, {r0, r2, r4, r7, r8, r9, sl, sp} │ │ │ │ - mrc2 0, 4, pc, cr6, cr5, {4} │ │ │ │ + mrc2 0, 4, pc, cr10, cr5, {4} │ │ │ │ ldrdhi pc, [r0], -r7 │ │ │ │ @ instruction: 0x46064631 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - @ instruction: 0x4641fc7b │ │ │ │ + strbmi pc, [r1], -sp, lsr #25 @ │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xffacf099 │ │ │ │ + @ instruction: 0xffb0f099 │ │ │ │ @ instruction: 0xf0956864 │ │ │ │ - ldmdavs pc!, {r0, r1, r2, r7, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ + ldmdavs pc!, {r0, r1, r3, r7, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - ldrtmi pc, [r9], -sp, ror #24 @ │ │ │ │ + @ instruction: 0x4639fc9f │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff9ef099 │ │ │ │ + @ instruction: 0xffa2f099 │ │ │ │ @ instruction: 0x46214630 │ │ │ │ andcs r4, r1, r8, lsr #15 │ │ │ │ svclt 0x0000e7c9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe3f20 │ │ │ │ + bl 0xfebe3e58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdpmi 15, 1, cr0, cr8, cr8, {7} │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdane r3, {r3, r5, r7, r8, fp, ip, lr}^ │ │ │ │ msrmi (UNDEF: 108), r3 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - stc2 0, cr15, [r0, #-600]! @ 0xfffffda8 │ │ │ │ + stc2 0, cr15, [r4, #-600]! @ 0xfffffda8 │ │ │ │ @ instruction: 0xf6464a0f │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf6436812 │ │ │ │ vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ ldmdavs r8, {r2, r4, r7, r8} │ │ │ │ ldmdbne sl, {r0, r1, r3, r5, r7, fp, ip, lr} │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ - ldc2 0, cr15, [r8, #-600]! @ 0xfffffda8 │ │ │ │ + ldc2 0, cr15, [ip, #-600]! @ 0xfffffda8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r8, r8, lsr #4 │ │ │ │ - addeq r3, r8, r2, lsl #4 │ │ │ │ + strdeq r3, [r8], r0 │ │ │ │ + addeq r3, r8, sl, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe3f98 │ │ │ │ + bl 0xfebe3ed0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x550d60 │ │ │ │ + blmi 0x550c98 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ @ instruction: 0xf2c07c90 │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ orrsne pc, r4, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - stc2 0, cr15, [r8, #-600] @ 0xfffffda8 │ │ │ │ + stc2 0, cr15, [ip, #-600] @ 0xfffffda8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - @ instruction: 0x008831b2 │ │ │ │ + addeq r3, r8, sl, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe3ff8 │ │ │ │ + bl 0xfebe3f30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x550dc0 │ │ │ │ + blmi 0x550cf8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ @ instruction: 0xf6463003 │ │ │ │ @ instruction: 0xf2c07c90 │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ tstpcs r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - ldc2l 0, cr15, [r8], {150} @ 0x96 │ │ │ │ + ldc2l 0, cr15, [ip], {150} @ 0x96 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r3, r8, r2, asr r1 │ │ │ │ + addeq r3, r8, sl, lsl r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4058 │ │ │ │ + bl 0xfebe3f90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @ instruction: 0x46114610 │ │ │ │ @ instruction: 0xf09c4614 │ │ │ │ - blmi 0x50c12c │ │ │ │ + blmi 0x50c074 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrsvc pc, r0, r6, asr #12 │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [ip], #-2259 @ 0xfffff72d │ │ │ │ ldrmi r9, [sp], #-1025 @ 0xfffffbff │ │ │ │ stmdavs r9, {r1, r3, r4, r7, r8, fp, ip} │ │ │ │ strmi r9, [fp], #-1280 @ 0xfffffb00 │ │ │ │ orrsne pc, r4, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf0966808 │ │ │ │ - andlt pc, r2, r3, lsr #25 │ │ │ │ + andlt pc, r2, r7, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - ldrdeq r3, [r8], ip │ │ │ │ + addeq r3, r8, r4, lsr #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe40c0 │ │ │ │ + bl 0xfebe3ff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x6d0e48 │ │ │ │ + blmi 0x6d0d80 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ vmax.s8 d20, d3, d13 │ │ │ │ vmla.f d19, d0, d0[5] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ addlt r6, r3, fp, lsl r8 │ │ │ │ ldrmi r4, [r4], -r7, lsl #12 │ │ │ │ stmdavs r8, {r0, r1, r4, r5, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - ldc2 0, cr15, [r8], #-600 @ 0xfffffda8 │ │ │ │ + ldc2 0, cr15, [ip], #-600 @ 0xfffffda8 │ │ │ │ @ instruction: 0xf6464b10 │ │ │ │ vsra.s64 d23, d0, #64 │ │ │ │ ldrbtmi r2, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1], #-1052 @ 0xfffffbe4 │ │ │ │ ldmibne sl, {r0, r2, r3, r4, sl, lr}^ │ │ │ │ strls r6, [r0, #-2057] @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf643440b │ │ │ │ vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - stc2l 0, cr15, [r6], #-600 @ 0xfffffda8 │ │ │ │ + stc2l 0, cr15, [sl], #-600 @ 0xfffffda8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq r3, r8, r2, lsl #1 │ │ │ │ - addeq r3, r8, r2, rrx │ │ │ │ + addeq r3, r8, sl, asr #2 │ │ │ │ + addeq r3, r8, sl, lsr #2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe413c │ │ │ │ + bl 0xfebe4074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf0954604 │ │ │ │ - @ instruction: 0x4605fcf3 │ │ │ │ - ldc2l 0, cr15, [r0], #596 @ 0x254 │ │ │ │ + @ instruction: 0x4605fcf7 │ │ │ │ + ldc2l 0, cr15, [r4], #596 @ 0x254 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ strmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf09b4628 │ │ │ │ - @ instruction: 0x4632fb11 │ │ │ │ + @ instruction: 0x4632fb15 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf854f09f │ │ │ │ + @ instruction: 0xf858f09f │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6460f70 │ │ │ │ vrshr.s64 d23, d0, #64 │ │ │ │ ldrbtmi r2, [fp], #-661 @ 0xfffffd6b │ │ │ │ @ instruction: 0xf643681b │ │ │ │ vsra.s64 d17, d4, #64 │ │ │ │ stmiapl r3, {r2, r4, r7, r8}^ │ │ │ │ ldmdbne sl, {r4, fp, sp, lr} │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ - stc2 0, cr15, [r6], #-600 @ 0xfffffda8 │ │ │ │ + stc2 0, cr15, [sl], #-600 @ 0xfffffda8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldrdeq r2, [r8], lr │ │ │ │ + addeq r3, r8, r6, lsr #1 │ │ │ │ + vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ + bl 0xfebe40f0 │ │ │ │ + @ instruction: 0xf8cc0c0c │ │ │ │ + ldrdlt r0, [r5], r8 │ │ │ │ + ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ + @ instruction: 0xf095461e │ │ │ │ + @ instruction: 0xf646fd21 │ │ │ │ + vrsra.s64 d23, d0, #64 │ │ │ │ + @ instruction: 0xf6402395 │ │ │ │ + @ instruction: 0x460772d4 │ │ │ │ + @ instruction: 0xf0996819 │ │ │ │ + blls 0x38c7fc │ │ │ │ + stcls 6, cr4, [sl], {32} │ │ │ │ + ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ + ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ + strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ + vshl.s8 d25, d2, d8 │ │ │ │ + vmls.i d19, d16, d1[3] │ │ │ │ + strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ + ldc2l 0, cr15, [r4, #-672] @ 0xfffffd60 │ │ │ │ + andcs fp, r0, r5 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + @ instruction: 0xf04f0c00 │ │ │ │ + ldcllt 14, cr0, [r0] │ │ │ │ + vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ + bl 0xfebe4154 │ │ │ │ + @ instruction: 0xf8cc0c0c │ │ │ │ + ldrdlt r0, [r5], r8 │ │ │ │ + ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ + @ instruction: 0xf095461e │ │ │ │ + @ instruction: 0xf646fcef │ │ │ │ + vrsra.s64 d23, d0, #64 │ │ │ │ + @ instruction: 0xf6402395 │ │ │ │ + strmi r7, [r7], -r6, ror #5 │ │ │ │ + @ instruction: 0xf0996819 │ │ │ │ + blls 0x38c798 │ │ │ │ + stcls 6, cr4, [sl], {32} │ │ │ │ + ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ + ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ + strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ + vshl.s8 d25, d2, d8 │ │ │ │ + vaddhn.i16 d20, q0, │ │ │ │ + strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ + stc2 0, cr15, [r2, #-672]! @ 0xfffffd60 │ │ │ │ + andcs fp, r0, r5 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + @ instruction: 0xf04f0c00 │ │ │ │ + ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe41b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646fd1d │ │ │ │ + @ instruction: 0xf646fcbd │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c8b4 │ │ │ │ + blls 0x38c734 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vaddhn.i16 d20, q8, │ │ │ │ + vmvn.i32 q10, #851968 @ 0x000d0000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2l 0, cr15, [r0, #-672] @ 0xfffffd60 │ │ │ │ + ldc2l 0, cr15, [r0], #672 @ 0x2a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe421c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646fceb │ │ │ │ + @ instruction: 0xf646fc8b │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c850 │ │ │ │ + blls 0x38c6d0 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vaddhn.i16 d21, q0, │ │ │ │ + @ instruction: 0xf2c044d5 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2 0, cr15, [lr, #-672] @ 0xfffffd60 │ │ │ │ + ldc2 0, cr15, [lr], #672 @ 0x2a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4280 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646fcb9 │ │ │ │ + @ instruction: 0xf646fc59 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c7ec │ │ │ │ + blls 0x38c66c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmov.i32 , #851968 @ 0x000d0000 │ │ │ │ + vaddhn.i16 d21, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2l 0, cr15, [ip], #672 @ 0x2a0 │ │ │ │ + stc2 0, cr15, [ip], {168} @ 0xa8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe42e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646fc87 │ │ │ │ + @ instruction: 0xf646fc27 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c788 │ │ │ │ + blls 0x38c608 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - @ instruction: 0xf2c054b5 │ │ │ │ + vaddhn.i16 d21, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2 0, cr15, [sl], #672 @ 0x2a0 │ │ │ │ + mrrc2 0, 10, pc, sl, cr8 @ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646fc55 │ │ │ │ + @ instruction: 0xf646fbf5 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c724 │ │ │ │ + blls 0x38c5a4 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vaddhn.i16 d22, q0, │ │ │ │ + @ instruction: 0xf2c054dd │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2 0, cr15, [r8], {168} @ 0xa8 │ │ │ │ + stc2 0, cr15, [r8], #-672 @ 0xfffffd60 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe43ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646fc23 │ │ │ │ + @ instruction: 0xf646fbc3 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c6c0 │ │ │ │ + blls 0x38c540 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmls.i d22, d0, d1[5] │ │ │ │ + vmvn.i32 d22, #327680 @ 0x00050000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - mrrc2 0, 10, pc, r6, cr8 @ │ │ │ │ + blx 0xffe49496 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4410 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646fbf1 │ │ │ │ + @ instruction: 0xf646fb91 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c65c │ │ │ │ + blls 0x38c4dc │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - @ instruction: 0xf2c064bd │ │ │ │ + vaddhn.i16 d22, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2 0, cr15, [r4], #-672 @ 0xfffffd60 │ │ │ │ + blx 0xff1c94fa │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4474 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646fbbf │ │ │ │ + @ instruction: 0xf646fb5f │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c5f8 │ │ │ │ + blls 0x38c478 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmov.i32 d23, #327680 @ 0x00050000 │ │ │ │ + vmls.i d22, d16, d1[5] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xffd4955e │ │ │ │ + blx 0xfe54955e │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe44d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646fb8d │ │ │ │ + @ instruction: 0xf646fb2d │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c594 │ │ │ │ + blls 0x38c414 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmls.i d23, d0, d1[7] │ │ │ │ + vmvn.i32 d23, #851968 @ 0x000d0000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xff0c95c2 │ │ │ │ + blx 0x18c95c2 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe453c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646fb5b │ │ │ │ + @ instruction: 0xf646fafb │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c530 │ │ │ │ + blls 0x38c3b0 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmls.i d23, d16, d1[1] │ │ │ │ + @ instruction: 0xf2c07495 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfe449626 │ │ │ │ + blx 0xc49626 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe45a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646fb29 │ │ │ │ + @ instruction: 0xf646fac9 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c4cc │ │ │ │ + blls 0x38c34c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf6489402 │ │ │ │ - vmov.i32 d16, #851968 @ 0x000d0000 │ │ │ │ + vshl.s8 d25, d2, d8 │ │ │ │ + vmls.i d23, d16, d1[7] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x17c968a │ │ │ │ + blx 0xfffc9688 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646faf7 │ │ │ │ + @ instruction: 0xf646fa97 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c468 │ │ │ │ + blls 0x38c2e8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmvn.i32 q8, #327680 @ 0x00050000 │ │ │ │ + vmls.i d16, d0, d1[1] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xb496ee │ │ │ │ + blx 0xff3496ec │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646fac5 │ │ │ │ + @ instruction: 0xf646fa65 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c404 │ │ │ │ + blls 0x38c284 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmls.i d16, d16, d1[3] │ │ │ │ + @ instruction: 0xf2c0049d │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xffec9750 │ │ │ │ + blx 0xfe6c9750 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe46cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646fa93 │ │ │ │ + @ instruction: 0xf646fa33 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c3a0 │ │ │ │ + blls 0x38c220 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d17, q0, │ │ │ │ + @ instruction: 0xf2c004f5 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xff2497b4 │ │ │ │ + blx 0x1a497b4 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646fa61 │ │ │ │ + @ instruction: 0xf646fa01 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c33c │ │ │ │ + blls 0x38c1bc │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmvn.i32 , #851968 @ 0x000d0000 │ │ │ │ + vmls.i d17, d0, d1[3] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfe5c9818 │ │ │ │ + blx 0xdc9818 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646fa2f │ │ │ │ + @ instruction: 0xf646f9cf │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c2d8 │ │ │ │ + blls 0x38c158 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c014d5 │ │ │ │ + vaddhn.i16 d17, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x194987c │ │ │ │ + blx 0x14987c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe47f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646f9fd │ │ │ │ + @ instruction: 0xf646f99d │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c274 │ │ │ │ + blls 0x38c0f4 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d18, q0, │ │ │ │ + @ instruction: 0xf2c014fd │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xcc98e0 │ │ │ │ + @ instruction: 0xf9d0f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe485c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646f9cb │ │ │ │ + @ instruction: 0xf646f96b │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c210 │ │ │ │ + blls 0x38c090 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d18, q8, │ │ │ │ + vmov.i32 q9, #327680 @ 0x00050000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf9fef0a8 │ │ │ │ + @ instruction: 0xf99ef0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe48c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646f999 │ │ │ │ + @ instruction: 0xf646f939 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c1ac │ │ │ │ + blls 0x38c02c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c024dd │ │ │ │ + vaddhn.i16 d18, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf9ccf0a8 │ │ │ │ + @ instruction: 0xf96cf0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646f967 │ │ │ │ + @ instruction: 0xf646f907 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c148 │ │ │ │ + blls 0x38bfc8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmvn.i32 d19, #327680 @ 0x00050000 │ │ │ │ + vaddhn.i16 d19, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf99af0a8 │ │ │ │ + @ instruction: 0xf93af0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646f935 │ │ │ │ + @ instruction: 0xf646f8d5 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c0e4 │ │ │ │ + blls 0x38bf64 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d19, q8, │ │ │ │ + vmov.i32 , #851968 @ 0x000d0000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf968f0a8 │ │ │ │ + @ instruction: 0xf908f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe49ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646f903 │ │ │ │ + @ instruction: 0xf646f8a3 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c080 │ │ │ │ + blls 0x38bf00 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmls.i d19, d16, d1[5] │ │ │ │ + @ instruction: 0xf2c034b5 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf936f0a8 │ │ │ │ + @ instruction: 0xf8d6f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4a50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646f8d1 │ │ │ │ + @ instruction: 0xf646f871 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c01c │ │ │ │ + blls 0x38be9c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmvn.i32 d20, #851968 @ 0x000d0000 │ │ │ │ + vaddhn.i16 d20, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf904f0a8 │ │ │ │ + @ instruction: 0xf8a4f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4ab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646f89f │ │ │ │ + @ instruction: 0xf646f83f │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38bfb8 │ │ │ │ + blls 0x38be38 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c04495 │ │ │ │ + vmls.i d20, d0, d1[5] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf8d2f0a8 │ │ │ │ + @ instruction: 0xf872f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4b18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646f86d │ │ │ │ + @ instruction: 0xf646f80d │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38bf54 │ │ │ │ + blls 0x38bdd4 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmls.i d20, d16, d1[7] │ │ │ │ + @ instruction: 0xf2c044bd │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf8a0f0a8 │ │ │ │ + @ instruction: 0xf840f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4b7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646f83b │ │ │ │ + @ instruction: 0xf094461e │ │ │ │ + @ instruction: 0xf646ffdb │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38bef0 │ │ │ │ + blls 0x38bd70 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmls.i d21, d0, d1[1] │ │ │ │ + vmov.i32 d21, #327680 @ 0x00050000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf86ef0a8 │ │ │ │ + @ instruction: 0xf80ef0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4be0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf646f809 │ │ │ │ + @ instruction: 0xf094461e │ │ │ │ + @ instruction: 0xf646ffa9 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38be8c │ │ │ │ + blls 0x38bd0c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c0549d │ │ │ │ + vmls.i d21, d0, d1[7] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf83cf0a8 │ │ │ │ + @ instruction: 0xffdcf0a7 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646ffd7 │ │ │ │ + @ instruction: 0xf646ff77 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38be28 │ │ │ │ + blls 0x38bca8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c054f5 │ │ │ │ + vmls.i d21, d16, d1[1] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf80af0a8 │ │ │ │ + @ instruction: 0xffaaf0a7 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4ca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646ffa5 │ │ │ │ + @ instruction: 0xf646ff45 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38bdc4 │ │ │ │ + blls 0x38bc44 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmls.i d22, d0, d1[3] │ │ │ │ + vmov.i32 d22, #851968 @ 0x000d0000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xffd8f0a7 │ │ │ │ + @ instruction: 0xff78f0a7 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4d0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646ff73 │ │ │ │ + @ instruction: 0xf646ff13 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38bd60 │ │ │ │ + blls 0x38bbe0 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d22, q8, │ │ │ │ + vmvn.i32 q11, #327680 @ 0x00050000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xffa6f0a7 │ │ │ │ + @ instruction: 0xff46f0a7 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4d70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646ff41 │ │ │ │ + @ instruction: 0xf646fee1 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ - @ instruction: 0xf0996819 │ │ │ │ - blls 0x38bcfc │ │ │ │ + @ instruction: 0xf0986819 │ │ │ │ + blls 0x38db7c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c064fd │ │ │ │ + vmls.i d22, d16, d1[3] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xff74f0a7 │ │ │ │ + @ instruction: 0xff14f0a7 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4dd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646ff0f │ │ │ │ + @ instruction: 0xf646feaf │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ - @ instruction: 0xf0996819 │ │ │ │ - blls 0x38bc98 │ │ │ │ + @ instruction: 0xf0986819 │ │ │ │ + blls 0x38db18 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmov.i32 , #327680 @ 0x00050000 │ │ │ │ + vaddhn.i16 d23, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xff42f0a7 │ │ │ │ + cdp2 0, 14, cr15, cr2, cr7, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4e38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646fedd │ │ │ │ + @ instruction: 0xf646fe7d │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - blls 0x38dc34 │ │ │ │ + blls 0x38dab4 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d23, q8, │ │ │ │ + vmvn.i32 , #851968 @ 0x000d0000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xff10f0a7 │ │ │ │ + cdp2 0, 11, cr15, cr0, cr7, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4e9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646feab │ │ │ │ + @ instruction: 0xf646fe4b │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - blls 0x38dbd0 │ │ │ │ + blls 0x38da50 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ - vshl.s8 d25, d2, d9 │ │ │ │ - vaddhn.i16 d16, q0, │ │ │ │ + @ instruction: 0xf6489402 │ │ │ │ + @ instruction: 0xf2c074d5 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 13, cr15, cr14, cr7, {5} │ │ │ │ + cdp2 0, 7, cr15, cr14, cr7, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4f00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646fe79 │ │ │ │ + @ instruction: 0xf646fe19 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - blls 0x38db6c │ │ │ │ + blls 0x38d9ec │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vmov.i32 q8, #851968 @ 0x000d0000 │ │ │ │ + vaddhn.i16 d16, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 10, cr15, cr12, cr7, {5} │ │ │ │ + cdp2 0, 4, cr15, cr12, cr7, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4f64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646fe47 │ │ │ │ + @ instruction: 0xf646fde7 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - blls 0x38db08 │ │ │ │ + blls 0x38d988 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - @ instruction: 0xf2c004b5 │ │ │ │ + vaddhn.i16 d16, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 7, cr15, cr10, cr7, {5} │ │ │ │ + cdp2 0, 1, cr15, cr10, cr7, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe4fc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646fe15 │ │ │ │ + @ instruction: 0xf646fdb5 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - blls 0x38daa4 │ │ │ │ + blls 0x38d924 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vaddhn.i16 d17, q0, │ │ │ │ + @ instruction: 0xf2c004dd │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 4, cr15, cr8, cr7, {5} │ │ │ │ + stc2l 0, cr15, [r8, #668]! @ 0x29c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe502c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646fde3 │ │ │ │ + @ instruction: 0xf646fd83 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - blls 0x38da40 │ │ │ │ + blls 0x38d8c0 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vmls.i d17, d0, d1[5] │ │ │ │ + vmvn.i32 d17, #327680 @ 0x00050000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 1, cr15, cr6, cr7, {5} │ │ │ │ + ldc2 0, cr15, [r6, #668]! @ 0x29c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe5090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646fdb1 │ │ │ │ + @ instruction: 0xf646fd51 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - blls 0x38d9dc │ │ │ │ + blls 0x38d85c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - @ instruction: 0xf2c014bd │ │ │ │ + vaddhn.i16 d17, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2l 0, cr15, [r4, #668]! @ 0x29c │ │ │ │ + stc2 0, cr15, [r4, #668] @ 0x29c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe50f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646fd7f │ │ │ │ + @ instruction: 0xf646fd1f │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - blls 0x38d978 │ │ │ │ + blls 0x38d7f8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vmov.i32 d18, #327680 @ 0x00050000 │ │ │ │ + vmls.i d17, d16, d1[5] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2 0, cr15, [r2, #668]! @ 0x29c │ │ │ │ + ldc2l 0, cr15, [r2, #-668] @ 0xfffffd64 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe5158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646fd4d │ │ │ │ + @ instruction: 0xf646fced │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - blls 0x38d914 │ │ │ │ + blls 0x38d794 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vmls.i d18, d0, d1[7] │ │ │ │ + vmvn.i32 d18, #851968 @ 0x000d0000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2 0, cr15, [r0, #668] @ 0x29c │ │ │ │ + stc2 0, cr15, [r0, #-668]! @ 0xfffffd64 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebe51bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646fd1b │ │ │ │ - vrsra.s64 d23, d0, #64 │ │ │ │ - @ instruction: 0xf6402395 │ │ │ │ - strmi r7, [r7], -r6, ror #5 │ │ │ │ - @ instruction: 0xf0986819 │ │ │ │ - blls 0x38d8b0 │ │ │ │ - stcls 6, cr4, [sl], {32} │ │ │ │ - ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ - ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ - strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ - vshl.s8 d25, d2, d9 │ │ │ │ - vmls.i d18, d16, d1[1] │ │ │ │ - strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2l 0, cr15, [lr, #-668] @ 0xfffffd64 │ │ │ │ - andcs fp, r0, r5 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - @ instruction: 0xf04f0c00 │ │ │ │ - ldcllt 14, cr0, [r0] │ │ │ │ - vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe5220 │ │ │ │ - @ instruction: 0xf8cc0c0c │ │ │ │ - ldrdlt r0, [r5], r8 │ │ │ │ - ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646fce9 │ │ │ │ - vrsra.s64 d23, d0, #64 │ │ │ │ - @ instruction: 0xf6402395 │ │ │ │ - @ instruction: 0x460772d4 │ │ │ │ - @ instruction: 0xf0986819 │ │ │ │ - blls 0x38d84c │ │ │ │ - stcls 6, cr4, [sl], {32} │ │ │ │ - ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ - ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ - strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ - vshl.s8 d25, d2, d9 │ │ │ │ - vmov.i32 d19, #851968 @ 0x000d0000 │ │ │ │ - strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2 0, cr15, [ip, #-668] @ 0xfffffd64 │ │ │ │ - andcs fp, r0, r5 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - @ instruction: 0xf04f0c00 │ │ │ │ - ldcllt 14, cr0, [r0] │ │ │ │ - vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe5284 │ │ │ │ - @ instruction: 0xf8cc0c0c │ │ │ │ - ldrdlt r0, [r5], r8 │ │ │ │ - ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf646fcb7 │ │ │ │ + @ instruction: 0xf646fcbb │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - blls 0x38d7e8 │ │ │ │ + blls 0x38d730 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vmvn.i32 , #327680 @ 0x00050000 │ │ │ │ + @ instruction: 0xf2c02495 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2l 0, cr15, [sl], #668 @ 0x29c │ │ │ │ + stc2l 0, cr15, [lr], #668 @ 0x29c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -128889,29 +128839,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - ldc2l 0, cr15, [ip], #-592 @ 0xfffffdb0 │ │ │ │ + stc2 0, cr15, [r0], {148} @ 0x94 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vmla.f32 d31, d25, d5 │ │ │ │ - vqdmulh.s d19, d16, d0[3] │ │ │ │ - blls 0x3111f4 │ │ │ │ + vmla.f32 d31, d25, d9 │ │ │ │ + vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ + blls 0x31112c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-112 @ 0xffffff90 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - stc2 0, cr15, [ip], #668 @ 0x29c │ │ │ │ + ldc2 0, cr15, [r0], #668 @ 0x29c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -128920,29 +128870,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - ldc2 0, cr15, [lr], #-592 @ 0xfffffdb0 │ │ │ │ + mcrr2 0, 9, pc, r2, cr4 @ │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vmla.f32 , , │ │ │ │ - vqdmulh.s d19, d16, d0[3] │ │ │ │ - blls 0x311270 │ │ │ │ + vmla.f32 , , │ │ │ │ + vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ + blls 0x3111a8 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-128 @ 0xffffff80 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - stc2l 0, cr15, [lr], #-668 @ 0xfffffd64 │ │ │ │ + ldc2l 0, cr15, [r2], #-668 @ 0xfffffd64 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -128951,29 +128901,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - stc2 0, cr15, [r0], {148} @ 0x94 │ │ │ │ + stc2 0, cr15, [r4], {148} @ 0x94 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vmla.f32 d31, d9, d9 │ │ │ │ - vqdmulh.s d19, d16, d0[3] │ │ │ │ - blls 0x3112ec │ │ │ │ + vmla.f32 d31, d9, d13 │ │ │ │ + vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ + blls 0x311224 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-144 @ 0xffffff70 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - ldc2 0, cr15, [r0], #-668 @ 0xfffffd64 │ │ │ │ + ldc2 0, cr15, [r4], #-668 @ 0xfffffd64 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -128982,29 +128932,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0xff14a4d2 │ │ │ │ + blx 0xff24a40a │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vfma.f32 , , │ │ │ │ - vqdmulh.s d19, d16, d0[3] │ │ │ │ - blls 0x311368 │ │ │ │ + vfma.f32 , , │ │ │ │ + vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ + blls 0x3112a0 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-160 @ 0xffffff60 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xffd4a556 │ │ │ │ + blx 0xffe4a48e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129013,29 +128963,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0xfe1ca54e │ │ │ │ + blx 0xfe2ca486 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vfma.f32 d31, d25, d13 │ │ │ │ - vqdmulh.s d19, d16, d0[3] │ │ │ │ - blls 0x3113e4 │ │ │ │ + @ instruction: 0xf249fca1 │ │ │ │ + vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ + blls 0x31131c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-176 @ 0xffffff50 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xfedca5d2 │ │ │ │ + blx 0xfeeca50a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129044,29 +128994,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0x124a5ca │ │ │ │ + blx 0x134a502 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vfma.f32 , , │ │ │ │ - vqdmulh.s d19, d16, d0[3] │ │ │ │ - blls 0x311460 │ │ │ │ + sha1c.32 , , │ │ │ │ + vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ + blls 0x311398 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-192 @ 0xffffff40 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0x1e4a64e │ │ │ │ + blx 0x1f4a586 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129075,29 +129025,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0x2ca646 │ │ │ │ + blx 0x3ca57e │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf249fc21 │ │ │ │ - vqdmulh.s d19, d16, d0[3] │ │ │ │ - blls 0x3114dc │ │ │ │ + @ instruction: 0xf249fc25 │ │ │ │ + vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ + blls 0x311414 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-208 @ 0xffffff30 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xeca6ca │ │ │ │ + blx 0xfca602 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129106,29 +129056,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0xff34a6c0 │ │ │ │ + blx 0xff44a5f8 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vqdmulh.s , , │ │ │ │ - vqdmulh.s d19, d16, d0[3] │ │ │ │ - blls 0x311558 │ │ │ │ + vqdmulh.s , , │ │ │ │ + vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ + blls 0x311490 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-224 @ 0xffffff20 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xfff4a744 │ │ │ │ + blx 0x4a67c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129137,29 +129087,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0xfe3ca73c │ │ │ │ + blx 0xfe4ca674 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vqdmulh.s d31, d25, d21 │ │ │ │ - vqdmulh.s d19, d16, d0[3] │ │ │ │ - blls 0x3115d4 │ │ │ │ + vqdmulh.s d31, d25, d25 │ │ │ │ + vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ + blls 0x31150c │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-240 @ 0xffffff10 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xfefca7c0 │ │ │ │ + blx 0xff0ca6f8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129168,29 +129118,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0x144a7b8 │ │ │ │ + blx 0x154a6f0 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vqdmulh.s , , │ │ │ │ - vqdmulh.s d19, d16, d0[3] │ │ │ │ - blls 0x311650 │ │ │ │ + vqdmulh.s , , │ │ │ │ + vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ + blls 0x311588 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-256 @ 0xffffff00 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0x204a83c │ │ │ │ + blx 0xfe14a774 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129199,29 +129149,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0x4ca834 │ │ │ │ + blx 0x5ca76c │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vqdmulh.s d31, d9, d25 │ │ │ │ - vqdmulh.s d19, d16, d0[3] │ │ │ │ - blls 0x3116cc │ │ │ │ + vqdmulh.s d31, d9, d29 │ │ │ │ + vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ + blls 0x311604 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-272 @ 0xfffffef0 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0x10ca8b8 │ │ │ │ + blx 0x11ca7f0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129230,29 +129180,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf9d2f094 │ │ │ │ + @ instruction: 0xf9d6f094 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vpmax.s8 , , │ │ │ │ - vqdmulh.s d19, d16, d0[3] │ │ │ │ - blls 0x311748 │ │ │ │ + vpmax.s8 , , │ │ │ │ + vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ + blls 0x311680 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-288 @ 0xfffffee0 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0x14a934 │ │ │ │ + blx 0x24a86c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129261,31 +129211,31 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf994f094 │ │ │ │ + @ instruction: 0xf998f094 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vpmax.s8 d31, d25, d29 │ │ │ │ - vqdmulh.s d19, d16, d0[3] │ │ │ │ - blls 0x3117c4 │ │ │ │ + vpmin.s8 d31, d25, d17 │ │ │ │ + vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ + blls 0x3116fc │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-304 @ 0xfffffed0 │ │ │ │ - ldrtne pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + streq pc, [ip], #588 @ 0x24c │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2340 @ 0xfffff6dc │ │ │ │ - @ instruction: 0xf9c0f0a7 │ │ │ │ + @ instruction: 0xf9c4f0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129294,31 +129244,31 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf952f094 │ │ │ │ + @ instruction: 0xf956f094 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vpmax.s8 , , │ │ │ │ - vqdmulh.s d19, d16, d0[3] │ │ │ │ - blls 0x311848 │ │ │ │ + vpmax.s8 , , │ │ │ │ + vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ + blls 0x311780 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-320 @ 0xfffffec0 │ │ │ │ - ldrtne pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + streq pc, [ip], #588 @ 0x24c │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2340 @ 0xfffff6dc │ │ │ │ - @ instruction: 0xf97ef0a7 │ │ │ │ + @ instruction: 0xf982f0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129327,30 +129277,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf910f094 │ │ │ │ + @ instruction: 0xf914f094 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vpmax.s8 d31, d9, d25 │ │ │ │ - @ instruction: 0xf2c04cfc │ │ │ │ - blls 0x3118cc │ │ │ │ + vpmax.s8 d31, d9, d29 │ │ │ │ + vqdmulh.s d20, d0, d0[3] │ │ │ │ + blls 0x311804 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - ldrtne pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + streq pc, [ip], #588 @ 0x24c │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2084 @ 0xfffff7dc │ │ │ │ - @ instruction: 0xf93ef0a7 │ │ │ │ + @ instruction: 0xf942f0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129359,30 +129309,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf8d0f094 │ │ │ │ + @ instruction: 0xf8d4f094 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vmla.i8 , , │ │ │ │ - vmull.s8 , d0, d12 │ │ │ │ - blls 0x31194c │ │ │ │ + vmla.i8 , , │ │ │ │ + vmov.i32 q10, #3327 @ 0x00000cff │ │ │ │ + blls 0x311884 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - ldrtne pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + streq pc, [ip], #588 @ 0x24c │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2084 @ 0xfffff7dc │ │ │ │ - @ instruction: 0xf8fef0a7 │ │ │ │ + @ instruction: 0xf902f0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129391,30 +129341,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf890f094 │ │ │ │ + @ instruction: 0xf894f094 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vmla.i8 d31, d25, d25 │ │ │ │ - @ instruction: 0xf2c04cfc │ │ │ │ - blls 0x3119cc │ │ │ │ + vmla.i8 d31, d25, d29 │ │ │ │ + vqdmulh.s d20, d0, d0[3] │ │ │ │ + blls 0x311904 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - ldrtne pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + streq pc, [ip], #588 @ 0x24c │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2148 @ 0xfffff79c │ │ │ │ - @ instruction: 0xf8bef0a7 │ │ │ │ + @ instruction: 0xf8c2f0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129423,30 +129373,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf850f094 │ │ │ │ + @ instruction: 0xf854f094 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vmla.i8 , , │ │ │ │ - vmull.s8 , d0, d12 │ │ │ │ - blls 0x311a4c │ │ │ │ + vmla.i8 , , │ │ │ │ + vmov.i32 q10, #3327 @ 0x00000cff │ │ │ │ + blls 0x311984 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - ldrtne pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + streq pc, [ip], #588 @ 0x24c │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2148 @ 0xfffff79c │ │ │ │ - @ instruction: 0xf87ef0a7 │ │ │ │ + @ instruction: 0xf882f0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129455,30 +129405,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf810f094 │ │ │ │ + @ instruction: 0xf814f094 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vmla.i8 d31, d9, d25 │ │ │ │ - @ instruction: 0xf2c04cfc │ │ │ │ - blls 0x311acc │ │ │ │ + vmla.i8 d31, d9, d29 │ │ │ │ + vqdmulh.s d20, d0, d0[3] │ │ │ │ + blls 0x311a04 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - ldrtne pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + streq pc, [ip], #588 @ 0x24c │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2212 @ 0xfffff75c │ │ │ │ - @ instruction: 0xf83ef0a7 │ │ │ │ + @ instruction: 0xf842f0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129487,30 +129437,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xffd0f093 │ │ │ │ + @ instruction: 0xffd4f093 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vadd.i8 , , │ │ │ │ - vmull.s8 , d0, d12 │ │ │ │ - blls 0x311b4c │ │ │ │ + vadd.i8 , , │ │ │ │ + vmov.i32 q10, #3327 @ 0x00000cff │ │ │ │ + blls 0x311a84 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - ldrtne pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + streq pc, [ip], #588 @ 0x24c │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2212 @ 0xfffff75c │ │ │ │ - @ instruction: 0xfffef0a6 │ │ │ │ + @ instruction: 0xf802f0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129519,31 +129469,31 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xff90f093 │ │ │ │ + @ instruction: 0xff94f093 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vadd.i8 d31, d25, d25 │ │ │ │ - vqdmulh.s d19, d16, d0[3] │ │ │ │ - blls 0x311bcc │ │ │ │ + vadd.i8 d31, d25, d29 │ │ │ │ + vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ + blls 0x311b04 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-336 @ 0xfffffeb0 │ │ │ │ - ldrtne pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + streq pc, [ip], #588 @ 0x24c │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2084 @ 0xfffff7dc │ │ │ │ - @ instruction: 0xffbcf0a6 │ │ │ │ + @ instruction: 0xffc0f0a6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129552,30 +129502,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xff4ef093 │ │ │ │ + @ instruction: 0xff52f093 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vadd.i8 , , │ │ │ │ - vmov.i32 d21, #3327 @ 0x00000cff │ │ │ │ - blls 0x311c50 │ │ │ │ + vadd.i8 , , │ │ │ │ + vqdmulh.s d20, d0, d0[7] │ │ │ │ + blls 0x311b88 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - ldrtne pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + streq pc, [ip], #588 @ 0x24c │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2340 @ 0xfffff6dc │ │ │ │ - @ instruction: 0xff7cf0a6 │ │ │ │ + @ instruction: 0xff80f0a6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129584,30 +129534,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xff0ef093 │ │ │ │ + @ instruction: 0xff12f093 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vadd.i8 d31, d9, d23 │ │ │ │ - vmov.i32 d21, #3327 @ 0x00000cff │ │ │ │ - blls 0x311cd0 │ │ │ │ + vadd.i8 d31, d9, d27 │ │ │ │ + vqdmulh.s d20, d0, d0[7] │ │ │ │ + blls 0x311c08 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - ldrtne pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + streq pc, [ip], #588 @ 0x24c │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2276 @ 0xfffff71c │ │ │ │ - @ instruction: 0xff3cf0a6 │ │ │ │ + @ instruction: 0xff40f0a6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129616,30 +129566,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - mcr2 0, 6, pc, cr14, cr3, {4} @ │ │ │ │ + mrc2 0, 6, pc, cr2, cr3, {4} │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0976819 │ │ │ │ - vmax.f32 , , │ │ │ │ - vmov.i32 d21, #3327 @ 0x00000cff │ │ │ │ - blls 0x311d50 │ │ │ │ + vmax.f32 , , │ │ │ │ + vqdmulh.s d20, d0, d0[7] │ │ │ │ + blls 0x311c88 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - ldrtne pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + streq pc, [ip], #588 @ 0x24c │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2212 @ 0xfffff75c │ │ │ │ - cdp2 0, 15, cr15, cr12, cr6, {5} │ │ │ │ + @ instruction: 0xff00f0a6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129648,30 +129598,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - mcr2 0, 4, pc, cr14, cr3, {4} @ │ │ │ │ + mrc2 0, 4, pc, cr2, cr3, {4} │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0976819 │ │ │ │ - vmax.f32 d31, d25, d23 │ │ │ │ - vmov.i32 d21, #3327 @ 0x00000cff │ │ │ │ - blls 0x311dd0 │ │ │ │ + vmax.f32 d31, d25, d27 │ │ │ │ + vqdmulh.s d20, d0, d0[7] │ │ │ │ + blls 0x311d08 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - ldrtne pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + streq pc, [ip], #588 @ 0x24c │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2148 @ 0xfffff79c │ │ │ │ - cdp2 0, 11, cr15, cr12, cr6, {5} │ │ │ │ + cdp2 0, 12, cr15, cr0, cr6, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -129688,78 +129638,78 @@ │ │ │ │ stmdavs r1!, {r1, r3, r8, r9, lr} │ │ │ │ ldrbeq r4, [r1], sl, lsl #6 │ │ │ │ @ instruction: 0xb1a7d415 │ │ │ │ @ instruction: 0xb1236923 │ │ │ │ movwcs lr, #6612 @ 0x19d4 │ │ │ │ bfieq r4, r3, #6, #21 │ │ │ │ @ instruction: 0xf00bd40d │ │ │ │ - ldmiblt r8, {r0, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r1, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stmiavs r6!, {r0, r2, r5, fp, sp, lr}^ │ │ │ │ - ldc2 0, cr15, [lr, #588]! @ 0x24c │ │ │ │ + stc2l 0, cr15, [r2, #588] @ 0x24c │ │ │ │ smlawbne sl, r1, r6, r4 │ │ │ │ eorsle r2, r4, r1, lsl #28 │ │ │ │ tstpeq pc, r5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7e02302 │ │ │ │ - @ instruction: 0xf093fc25 │ │ │ │ - @ instruction: 0xf646fdb3 │ │ │ │ + @ instruction: 0xf093fc57 │ │ │ │ + @ instruction: 0xf646fdb7 │ │ │ │ @ instruction: 0xf2c07a90 │ │ │ │ pkhbtmi r2, r0, r5, lsl #21 │ │ │ │ @ instruction: 0xf0932500 │ │ │ │ - strmi pc, [r6], -fp, lsr #27 │ │ │ │ + strmi pc, [r6], -pc, lsr #27 │ │ │ │ stmdavs r1!, {r1, r2, r4, sp, lr, pc}^ │ │ │ │ - ldc2 7, cr15, [r6], {224} @ 0xe0 │ │ │ │ + mcrr2 7, 14, pc, r8, cr0 @ │ │ │ │ stmiavs r1!, {r1, r3, r5, r9, sl, lr} │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - ldc2 7, cr15, [r0], {224} @ 0xe0 │ │ │ │ + mcrr2 7, 14, pc, r2, cr0 @ │ │ │ │ strbmi r9, [fp], -r0, lsl #12 │ │ │ │ @ instruction: 0xf8da4642 │ │ │ │ ldrtmi r1, [r0], -r0 │ │ │ │ @ instruction: 0x462a47b8 │ │ │ │ stmiavs r1!, {r0, r8, sl, ip, sp} │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - stc2 7, cr15, [lr], {224} @ 0xe0 │ │ │ │ + stc2l 7, cr15, [r0], {224} @ 0xe0 │ │ │ │ movwcs r6, #10529 @ 0x2921 │ │ │ │ strbmi r4, [r0], -sl, lsr #12 │ │ │ │ svclt 0x000c2900 │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ strbmi r0, [r5, #-3076]! @ 0xfffff3fc │ │ │ │ ldrdcs sp, [r1], -sp @ │ │ │ │ movwcs lr, #10159 @ 0x27af │ │ │ │ tstpeq r7, r5 @ p-variant is OBSOLETE │ │ │ │ - blx 0xffcccdb6 │ │ │ │ + stc2 7, cr15, [r2], #-896 @ 0xfffffc80 │ │ │ │ ldrle r0, [r4, #-1835] @ 0xfffff8d5 │ │ │ │ - ldc2l 0, cr15, [ip, #-588]! @ 0xfffffdb4 │ │ │ │ + stc2 0, cr15, [r0, #588] @ 0x24c │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x464872ff │ │ │ │ - @ instruction: 0xf806f098 │ │ │ │ + @ instruction: 0xf80af098 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ - strtmi pc, [sl], -r5, ror #19 │ │ │ │ + strtmi pc, [sl], -r9, ror #19 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf864f098 │ │ │ │ + @ instruction: 0xf868f098 │ │ │ │ @ instruction: 0xf093e7b3 │ │ │ │ - strbmi pc, [r9], -r7, ror #26 @ │ │ │ │ + strbmi pc, [r9], -fp, ror #26 @ │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r6], #-612 @ 0xfffffd9c │ │ │ │ + ldc2l 0, cr15, [sl], #-612 @ 0xfffffd9c │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ - @ instruction: 0x462af975 │ │ │ │ + @ instruction: 0x462af979 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf852f098 │ │ │ │ + @ instruction: 0xf856f098 │ │ │ │ svclt 0x0000e7a1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf8d0460c │ │ │ │ vmla.i , , d0[2] │ │ │ │ @@ -129771,77 +129721,77 @@ │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ tstmi r3, #2228224 @ 0x220000 │ │ │ │ ldrle r0, [r4], #-1753 @ 0xfffff927 │ │ │ │ stmdbvs r3!, {r0, r1, r2, r3, r4, r7, r8, ip, sp, pc} │ │ │ │ ldmib r4, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strle r0, [ip], #-2010 @ 0xfffff826 │ │ │ │ - stc2 0, cr15, [r6], {11} │ │ │ │ + ldc2 0, cr15, [r4], {11} │ │ │ │ andcs fp, r1, r8, lsl #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r5!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldrdhi pc, [ip], -r4 │ │ │ │ - ldc2 0, cr15, [r8, #-588] @ 0xfffffdb4 │ │ │ │ + ldc2 0, cr15, [ip, #-588] @ 0xfffffdb4 │ │ │ │ smlawbne sl, r1, r6, r4 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf005d031 │ │ │ │ movwcs r0, #8463 @ 0x210f │ │ │ │ - blx 0x204ce9a │ │ │ │ - stc2 0, cr15, [ip, #-588] @ 0xfffffdb4 │ │ │ │ + blx 0xfecccdd2 │ │ │ │ + ldc2 0, cr15, [r0, #-588] @ 0xfffffdb4 │ │ │ │ strmi r2, [r0], r0, lsl #10 │ │ │ │ stmdavs r1!, {r0, r1, r3, r4, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7e04640 │ │ │ │ - @ instruction: 0x464afb75 │ │ │ │ + strbmi pc, [sl], -r7, lsr #23 @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ ldrhlt r4, [lr, #-120] @ 0xffffff88 │ │ │ │ - ldc2l 0, cr15, [lr], #588 @ 0x24c │ │ │ │ + stc2 0, cr15, [r2, #-588] @ 0xfffffdb4 │ │ │ │ strmi r6, [r2], r1, lsr #17 │ │ │ │ movwcs r4, #9770 @ 0x262a │ │ │ │ - blx 0x1accec6 │ │ │ │ + blx 0xfe74cdfe │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ ldrmi r4, [r0, r0, asr #12]! │ │ │ │ strcc r4, [r1, #-1578] @ 0xfffff9d6 │ │ │ │ movwcs r6, #10401 @ 0x28a1 │ │ │ │ @ instruction: 0xf7e04640 │ │ │ │ - stmdbvs r1!, {r0, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r1, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r2, lsl #6 │ │ │ │ svclt 0x000c2900 │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ strbmi r0, [r5, #-3076]! @ 0xfffff3fc │ │ │ │ ldrdcs sp, [r1], -r9 │ │ │ │ movwcs lr, #10162 @ 0x27b2 │ │ │ │ tstpeq r7, r5 @ p-variant is OBSOLETE │ │ │ │ - blx 0x13ccefe │ │ │ │ + blx 0x204ce36 │ │ │ │ ldrle r0, [r4, #-1835] @ 0xfffff8d5 │ │ │ │ - ldc2l 0, cr15, [r8], {147} @ 0x93 │ │ │ │ + ldc2l 0, cr15, [ip], {147} @ 0x93 │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x464872ff │ │ │ │ - @ instruction: 0xff62f097 │ │ │ │ + @ instruction: 0xff66f097 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ - strtmi pc, [sl], -r1, asr #18 │ │ │ │ + strtmi pc, [sl], -r5, asr #18 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xffc0f097 │ │ │ │ + @ instruction: 0xffc4f097 │ │ │ │ @ instruction: 0xf093e7b6 │ │ │ │ - strbmi pc, [r9], -r3, asr #25 @ │ │ │ │ + strbmi pc, [r9], -r7, asr #25 @ │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0xff54b21e │ │ │ │ + blx 0xff64b156 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ - @ instruction: 0x462af8d1 │ │ │ │ + @ instruction: 0x462af8d5 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xffaef097 │ │ │ │ + @ instruction: 0xffb2f097 │ │ │ │ svclt 0x0000e7a4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [sp], -r7, lsl #1 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @@ -129857,81 +129807,81 @@ │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ andle r4, r8, r3, lsr r2 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00b83f0 │ │ │ │ - @ instruction: 0xb3b8fbdb │ │ │ │ + @ instruction: 0xb3b8fbe9 │ │ │ │ svclt 0x000c2e00 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - stc2l 0, cr15, [r4], #588 @ 0x24c │ │ │ │ + stc2l 0, cr15, [r8], #588 @ 0x24c │ │ │ │ andscs r9, r2, #16, 22 @ 0x4000 │ │ │ │ - blx 0x120a4a │ │ │ │ + blx 0x120982 │ │ │ │ @ instruction: 0xf646f203 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6022395 │ │ │ │ ldmdavs r9, {r3, r5, r6, r9, ip, sp, lr} │ │ │ │ - ldc2l 0, cr15, [r8, #604]! @ 0x25c │ │ │ │ + ldc2l 0, cr15, [ip, #604]! @ 0x25c │ │ │ │ andcs r4, r1, r1, lsr #12 │ │ │ │ - blx 0xff04cfe0 │ │ │ │ + blx 0xffcccf18 │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7e02001 │ │ │ │ - @ instruction: 0x4639fab9 │ │ │ │ + ldrtmi pc, [r9], -fp, ror #21 @ │ │ │ │ andcs r4, r1, r6, lsl #12 │ │ │ │ - blx 0xfedccff4 │ │ │ │ + blx 0xffa4cf2c │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7e02001 │ │ │ │ - strtmi pc, [r2], -pc, lsr #21 │ │ │ │ + strtmi pc, [r2], -r1, ror #21 │ │ │ │ @ instruction: 0x46039c11 │ │ │ │ ldrtmi r9, [r1], -r4, lsl #8 │ │ │ │ strtmi r9, [r8], -pc, lsl #24 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ strhi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - stc2l 0, cr15, [r8, #-664] @ 0xfffffd68 │ │ │ │ + stc2l 0, cr15, [ip, #-664] @ 0xfffffd68 │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ stcvs 6, cr4, [r1, #-40] @ 0xffffffd8 │ │ │ │ svceq 0x001b694b │ │ │ │ ldrlt sp, [r0, #-77]! @ 0xffffffb3 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r5, r3, lsl r8 │ │ │ │ - b 0x1169324 │ │ │ │ + b 0x116925c │ │ │ │ ldmibvs r3, {r2, r7, sl} │ │ │ │ @ instruction: 0xd1262b01 │ │ │ │ strmi r6, [r4], fp, lsl #23 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mcrrvs 0, 4, sp, fp, cr0 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldrmi fp, [r8], -r8, lsl #30 │ │ │ │ strls sp, [r1], #-44 @ 0xffffffd4 │ │ │ │ strcs r2, [r7], #-262 @ 0xfffffefa │ │ │ │ ldmdavs r3, {r5, r6, r9, sl, lr}^ │ │ │ │ strls r6, [r0, #-2261] @ 0xfffff72b │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - movtne pc, #5707 @ 0x164b @ │ │ │ │ + msreq SPSR_c, #78643200 @ 0x4b00000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ movwmi lr, #10701 @ 0x29cd │ │ │ │ andcc lr, r4, #3440640 @ 0x348000 │ │ │ │ @ instruction: 0xff5cf7ff │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strls fp, [r1], #-3376 @ 0xfffff2d0 │ │ │ │ @ instruction: 0xf64b2106 │ │ │ │ - vqdmlal.s q8, d16, d1[4] │ │ │ │ + vsubw.s8 q8, q0, d1 │ │ │ │ ldmdavs r4, {r3, r8, r9}^ │ │ │ │ movwls r9, #12546 @ 0x3102 │ │ │ │ @ instruction: 0xf101fb04 │ │ │ │ movwmi lr, #14802 @ 0x39d2 │ │ │ │ strls r6, [r0], #-2386 @ 0xfffff6ae │ │ │ │ @ instruction: 0xff42f7ff │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -129954,45 +129904,45 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r1, lsl #13 │ │ │ │ movweq lr, #6609 @ 0x19d1 │ │ │ │ ldrmi fp, [r7], -r5, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9fcf7e0 │ │ │ │ + blx 0xc4d068 │ │ │ │ stmdavs r0!, {r0, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9f8f7e0 │ │ │ │ + blx 0xb4d070 │ │ │ │ ldrdcc pc, [r8], #137 @ 0x89 │ │ │ │ vrsubhn.i16 d20, , q3 │ │ │ │ orrslt r2, r0, #0 │ │ │ │ @ instruction: 0xf8d96923 │ │ │ │ - blcs 0xd730c │ │ │ │ + blcs 0xd7244 │ │ │ │ ldcvs 0, cr13, [r3], {68} @ 0x44 │ │ │ │ andne lr, r0, #212, 18 @ 0x350000 │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ stmiavs r3!, {r0, r1, r2, r3, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xd12e421a │ │ │ │ @ instruction: 0xf00b4648 │ │ │ │ - strdlt pc, [r8, #171]! @ 0xab │ │ │ │ + mvnlt pc, r9, lsl #22 │ │ │ │ @ instruction: 0xf6406923 │ │ │ │ @ instruction: 0xf64072e6 │ │ │ │ - blcs 0xed948 │ │ │ │ + blcs 0xed880 │ │ │ │ ldrmi fp, [r1], r8, lsl #30 │ │ │ │ - stc2 0, cr15, [r2], {147} @ 0x93 │ │ │ │ + stc2 0, cr15, [r6], {147} @ 0x93 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strmi r4, [r1], sl, asr #12 │ │ │ │ @ instruction: 0xf0976819 │ │ │ │ - smuadls r2, fp, sp │ │ │ │ + smuadls r2, pc, sp @ │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ strtmi r6, [r8], -r3, ror #17 │ │ │ │ strbmi r9, [r3], -r1, lsl #6 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - ldc2 0, cr15, [sl], #-664 @ 0xfffffd68 │ │ │ │ + ldc2 0, cr15, [lr], #-664 @ 0xfffffd68 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x06d383f0 │ │ │ │ andcs sp, r0, sp, asr #11 │ │ │ │ @@ -130015,32 +129965,32 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #18 │ │ │ │ addlt r4, r4, r1, lsl #13 │ │ │ │ stmvs r8, {r8, r9, fp, sp} │ │ │ │ svclt 0x000c4615 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf982f7e0 │ │ │ │ + @ instruction: 0xf9b4f7e0 │ │ │ │ stmdavs r0!, {r1, r2, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf97ef7e0 │ │ │ │ + @ instruction: 0xf9b0f7e0 │ │ │ │ ldrdcc pc, [r8], #137 @ 0x89 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ biclt r2, r8, r0 │ │ │ │ ldrsbcc pc, [r0], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ tstle r6, lr, lsl #6 │ │ │ │ andne lr, r1, #212, 18 @ 0x350000 │ │ │ │ stmdavs r1!, {r1, r3, r8, r9, lr} │ │ │ │ ldrbeq r4, [r2], sl, lsl #6 │ │ │ │ @ instruction: 0xb1add416 │ │ │ │ @ instruction: 0xb1236923 │ │ │ │ movwcs lr, #6612 @ 0x19d4 │ │ │ │ bfieq r4, r3, #6, #22 │ │ │ │ strbmi sp, [r8], -lr, lsl #8 │ │ │ │ - blx 0x1fcb314 │ │ │ │ + blx 0xfe34b24c │ │ │ │ andcs fp, r1, r8, lsr #19 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andlt r2, r4, r0 │ │ │ │ @@ -130048,38 +129998,38 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmiavs r3!, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ movwcc r6, #10274 @ 0x2822 │ │ │ │ @ instruction: 0xf1c3d42f │ │ │ │ stmdbcs r1, {r5, r8} │ │ │ │ - blx 0x9467d4 │ │ │ │ + blx 0x94670c │ │ │ │ @ instruction: 0xf009f903 │ │ │ │ teqlt r3, #49152 @ 0xc000 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - bvc 0xff5ccc38 │ │ │ │ + bvc 0xff5ccb70 │ │ │ │ andsmi r4, r0, r8, asr #1 │ │ │ │ @ instruction: 0xf7e06020 │ │ │ │ - stmiavs r2!, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r2!, {r0, r2, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ mvnvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bcs 0xe0b5c │ │ │ │ + bcs 0xe0a94 │ │ │ │ ldrmi fp, [sl], r8, lsl #30 │ │ │ │ - blx 0x16cb5a2 │ │ │ │ + blx 0x17cb4da │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ pkhtbmi r4, r2, r2, asr #12 │ │ │ │ @ instruction: 0xf0976819 │ │ │ │ - @ instruction: 0x4630fc71 │ │ │ │ + @ instruction: 0x4630fc75 │ │ │ │ @ instruction: 0x46224653 │ │ │ │ stmib sp, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf0a68800 │ │ │ │ - mulcs r1, r3, fp │ │ │ │ + mulcs r1, r7, fp │ │ │ │ @ instruction: 0xf780e7b6 │ │ │ │ - svclt 0x0000ff4f │ │ │ │ + svclt 0x0000ffb3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r3, lsl #26 │ │ │ │ @ instruction: 0xf414699c │ │ │ │ andsle r0, r1, r0, ror r4 │ │ │ │ @@ -130093,60 +130043,60 @@ │ │ │ │ stmiavs lr!, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ andle r2, r8, r1, lsl #28 │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00b8ff0 │ │ │ │ - stmdacs r0, {r0, r1, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf093d051 │ │ │ │ - @ instruction: 0xf646fb11 │ │ │ │ + @ instruction: 0xf646fb15 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ pkhtbmi r7, r1, r4, asr #5 │ │ │ │ svclt 0x0070ee1d │ │ │ │ strvc pc, [r8, sl, asr #12]! │ │ │ │ ldreq pc, [r4, r0, asr #5] │ │ │ │ @ instruction: 0xf0976819 │ │ │ │ - @ instruction: 0xf093fc23 │ │ │ │ - strmi pc, [r0], fp, asr #21 │ │ │ │ - blx 0xfe5cb658 │ │ │ │ + @ instruction: 0xf093fc27 │ │ │ │ + strmi pc, [r0], pc, asr #21 │ │ │ │ + blx 0xfe6cb590 │ │ │ │ @ instruction: 0xf0934682 │ │ │ │ - stmdavs r9!, {r0, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r2, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r2, [r2], -r3, lsl #6 │ │ │ │ strbmi r9, [r0], -r3 │ │ │ │ - @ instruction: 0xf948f7e0 │ │ │ │ + @ instruction: 0xf97af7e0 │ │ │ │ @ instruction: 0x46394b19 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, fp, asr r8 @ │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldmdavs r8!, {r8, r9, ip, pc} │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ @ instruction: 0xf0944452 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r2, [r2], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7e04640 │ │ │ │ blmi 0x4cd918 │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf85b681b │ │ │ │ - bl 0x117464 │ │ │ │ + bl 0x11739c │ │ │ │ movwls r0, #777 @ 0x309 │ │ │ │ - bl 0x129540 │ │ │ │ + bl 0x129478 │ │ │ │ strmi r0, [sl], #-776 @ 0xfffffcf8 │ │ │ │ @ instruction: 0xf0944639 │ │ │ │ - stmdavs r9!, {r0, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi r4, [r0], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7e02302 │ │ │ │ - stmdavs r9!, {r0, r1, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs r9, #10243 @ 0x2803 │ │ │ │ @ instruction: 0xf7e04632 │ │ │ │ - andcs pc, r1, r5, asr r9 @ │ │ │ │ + andcs pc, r1, r7, lsl #19 │ │ │ │ svclt 0x0000e79f │ │ │ │ - addeq r0, r8, r4, lsr fp │ │ │ │ - addeq r0, r8, sl, lsl #22 │ │ │ │ + strdeq r0, [r8], ip │ │ │ │ + ldrdeq r0, [r8], r2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ vaddl.u8 , d20, d5 │ │ │ │ @ instruction: 0xb1b42400 │ │ │ │ @@ -130162,103 +130112,103 @@ │ │ │ │ mrsle r2, (UNDEF: 3) │ │ │ │ cdpcs 8, 0, cr6, cr1, cr14, {7} │ │ │ │ strtmi sp, [r0], -r8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf978f00b │ │ │ │ + @ instruction: 0xf986f00b │ │ │ │ andcs fp, r1, r8, lsl #18 │ │ │ │ @ instruction: 0xf646e7f2 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ @ instruction: 0xf0932795 │ │ │ │ - @ instruction: 0xf640fa81 │ │ │ │ + @ instruction: 0xf640fa85 │ │ │ │ ldrdls r7, [r2], -r4 │ │ │ │ @ instruction: 0xf0976839 │ │ │ │ - @ instruction: 0xf093fb9d │ │ │ │ - ldmdavs r9!, {r0, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf093fba1 │ │ │ │ + ldmdavs r9!, {r0, r2, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ vst1.32 {d20-d22}, [pc], r0 │ │ │ │ @ instruction: 0xf0996270 │ │ │ │ - ldrtmi pc, [r3], -sp, lsl #22 @ │ │ │ │ + @ instruction: 0x4633fb11 │ │ │ │ andscs r4, sl, #68157440 @ 0x4100000 │ │ │ │ vmax.s8 q10, q4, q0 │ │ │ │ vqdmlsl.s , d0, d0[4] │ │ │ │ @ instruction: 0xf0980794 │ │ │ │ - @ instruction: 0xf093fde1 │ │ │ │ - @ instruction: 0x4682f9ff │ │ │ │ - @ instruction: 0xf9fcf093 │ │ │ │ + @ instruction: 0xf093fde5 │ │ │ │ + strmi pc, [r2], r3, lsl #20 │ │ │ │ + blx 0xcb6c0 │ │ │ │ @ instruction: 0xf0934681 │ │ │ │ - stmdavs r9!, {r0, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #9762 @ 0x2622 │ │ │ │ @ instruction: 0xf7e04683 │ │ │ │ - ldrtmi pc, [r2], -r3, ror #16 @ │ │ │ │ + @ instruction: 0x4632f895 │ │ │ │ movwcs r6, #10345 @ 0x2869 │ │ │ │ @ instruction: 0xf7e04648 │ │ │ │ - @ instruction: 0x4659f85d │ │ │ │ + ldrbmi pc, [r9], -pc, lsl #17 @ │ │ │ │ @ instruction: 0xf0994650 │ │ │ │ - blmi 0xe8d958 │ │ │ │ + blmi 0xe8d8a0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r1, r9, ip, pc}^ │ │ │ │ tsteq r8, r2, lsl #22 │ │ │ │ stmdbls r2, {r0, r8, ip, pc} │ │ │ │ movweq lr, #43778 @ 0xab02 │ │ │ │ andls r4, r0, #167772160 @ 0xa000000 │ │ │ │ @ instruction: 0x461a6838 │ │ │ │ @ instruction: 0xf0944639 │ │ │ │ - stmdavs r9!, {r0, r2, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9762 @ 0x2622 │ │ │ │ @ instruction: 0xf7e04650 │ │ │ │ - ldrbmi pc, [r9], -fp, asr #17 @ │ │ │ │ + @ instruction: 0x4659f8fd │ │ │ │ andscs r4, r0, #88, 12 @ 0x5800000 │ │ │ │ - mcr2 0, 2, pc, cr0, cr7, {4} @ │ │ │ │ - bls 0x162244 │ │ │ │ + mcr2 0, 2, pc, cr4, cr7, {4} @ │ │ │ │ + bls 0x16217c │ │ │ │ ldrbtmi r4, [fp], #-1593 @ 0xfffff9c7 │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x1258f8 │ │ │ │ + bl 0x125830 │ │ │ │ strls r0, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ - bl 0x1365c0 │ │ │ │ + bl 0x1364f8 │ │ │ │ strtmi r0, [r2], #-779 @ 0xfffffcf5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf910f094 │ │ │ │ + @ instruction: 0xf914f094 │ │ │ │ stmdavs r9!, {r1, r4, r5, r9, sl, lr} │ │ │ │ movwcs r4, #9816 @ 0x2658 │ │ │ │ - @ instruction: 0xf8aef7e0 │ │ │ │ + @ instruction: 0xf8e0f7e0 │ │ │ │ ldrbmi r4, [r0], -r9, asr #12 │ │ │ │ - @ instruction: 0xf8c2f099 │ │ │ │ + @ instruction: 0xf8c6f099 │ │ │ │ vmovls.32 d3[0], r4 │ │ │ │ ldrbtmi r4, [fp], #-1593 @ 0xfffff9c7 │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x1259b0 │ │ │ │ + bl 0x1258e8 │ │ │ │ strls r0, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ - bl 0x1365f8 │ │ │ │ + bl 0x136530 │ │ │ │ strtmi r0, [r2], #-778 @ 0xfffffcf6 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf8f4f094 │ │ │ │ + @ instruction: 0xf8f8f094 │ │ │ │ ldrmi r2, [sl], -r2, lsl #6 │ │ │ │ ldrbmi r6, [r0], -r9, lsr #16 │ │ │ │ - @ instruction: 0xf892f7e0 │ │ │ │ + @ instruction: 0xf8c4f7e0 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0972210 │ │ │ │ - blmi 0x44ee30 │ │ │ │ + blmi 0x44ed78 │ │ │ │ ldrbtmi r4, [fp], #-1593 @ 0xfffff9c7 │ │ │ │ ldmpl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ ldmdbne sl, {r0, r9, ip, pc} │ │ │ │ andls r4, r0, #1258291200 @ 0x4b000000 │ │ │ │ ldmdavs r8!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8daf094 │ │ │ │ + @ instruction: 0xf8def094 │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ strbmi r2, [r8], -r3, lsl #4 │ │ │ │ - @ instruction: 0xf878f7e0 │ │ │ │ + @ instruction: 0xf8aaf7e0 │ │ │ │ svclt 0x0000e759 │ │ │ │ - strdeq r0, [r8], r0 @ │ │ │ │ - @ instruction: 0x008809b2 │ │ │ │ - addeq r0, r8, sl, ror r9 │ │ │ │ - addeq r0, r8, r2, asr #18 │ │ │ │ + @ instruction: 0x00880ab8 │ │ │ │ + addeq r0, r8, sl, ror sl │ │ │ │ + addeq r0, r8, r2, asr #20 │ │ │ │ + addeq r0, r8, sl, lsl #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ vaddl.u8 , d20, d5 │ │ │ │ @ instruction: 0xb1b42400 │ │ │ │ @@ -130274,106 +130224,106 @@ │ │ │ │ mrsle r2, (UNDEF: 3) │ │ │ │ cdpcs 8, 0, cr6, cr1, cr14, {7} │ │ │ │ strtmi sp, [r0], -r8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf898f00b │ │ │ │ + @ instruction: 0xf8a6f00b │ │ │ │ andcs fp, r1, r8, lsl #18 │ │ │ │ @ instruction: 0xf646e7f2 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ @ instruction: 0xf0932795 │ │ │ │ - @ instruction: 0xf640f9a1 │ │ │ │ + @ instruction: 0xf640f9a5 │ │ │ │ pkhtbmi r7, r1, r4, asr #5 │ │ │ │ @ instruction: 0xf0976839 │ │ │ │ - @ instruction: 0xf093fabd │ │ │ │ - ldmdavs r9!, {r0, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf093fac1 │ │ │ │ + ldmdavs r9!, {r0, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ vst1.32 {d20-d22}, [pc], r0 │ │ │ │ @ instruction: 0xf0996270 │ │ │ │ - ldrtmi pc, [r3], -sp, lsr #20 @ │ │ │ │ + @ instruction: 0x4633fa31 │ │ │ │ andscs r4, sl, #68157440 @ 0x4100000 │ │ │ │ strbmi r4, [pc], -r0, asr #12 │ │ │ │ - stc2 0, cr15, [r4, #-608] @ 0xfffffda0 │ │ │ │ - @ instruction: 0xf922f093 │ │ │ │ + stc2 0, cr15, [r8, #-608] @ 0xfffffda0 │ │ │ │ + @ instruction: 0xf926f093 │ │ │ │ strtmi r6, [r2], -r9, ror #16 │ │ │ │ strmi r2, [r3], r2, lsl #6 │ │ │ │ - @ instruction: 0xff8cf7df │ │ │ │ + @ instruction: 0xffbef7df │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vshr.s64 q10, q6, #64 │ │ │ │ ldrbtmi r0, [fp], #-148 @ 0xffffff6c │ │ │ │ andls r6, r2, #1769472 @ 0x1b0000 │ │ │ │ - bl 0x125a5c │ │ │ │ - bl 0x110344 │ │ │ │ + bl 0x125994 │ │ │ │ + bl 0x11027c │ │ │ │ strbmi r0, [sl], #-264 @ 0xfffffef8 │ │ │ │ andls r9, r0, #1073741824 @ 0x40000000 │ │ │ │ ldrmi r4, [sl], -r1, lsl #12 │ │ │ │ stmdavs r0, {r0, r3, r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xf85cf094 │ │ │ │ - @ instruction: 0xf902f093 │ │ │ │ + @ instruction: 0xf860f094 │ │ │ │ + @ instruction: 0xf906f093 │ │ │ │ ldrtmi r6, [r2], -r9, ror #16 │ │ │ │ strmi r2, [r2], r2, lsl #6 │ │ │ │ - @ instruction: 0xff6cf7df │ │ │ │ + @ instruction: 0xff9ef7df │ │ │ │ @ instruction: 0x46494b34 │ │ │ │ ldrbtmi r9, [fp], #-2562 @ 0xfffff5fe │ │ │ │ @ instruction: 0xf8d9681b │ │ │ │ ldmpl r2, {}^ @ │ │ │ │ vmlaeq.f64 d14, d10, d2 │ │ │ │ @ instruction: 0x0c08eb02 │ │ │ │ @ instruction: 0xf8cd4673 │ │ │ │ ldrtmi ip, [sl], #-4 │ │ │ │ ldrbtmi r9, [r2], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf840f094 │ │ │ │ + @ instruction: 0xf844f094 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf0972210 │ │ │ │ - @ instruction: 0x465afcfb │ │ │ │ + @ instruction: 0x465afcff │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - blx 0xff6cb9d6 │ │ │ │ + blx 0xff7cb90e │ │ │ │ stmdavs r9!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0x4658461a │ │ │ │ - @ instruction: 0xff48f7df │ │ │ │ - bls 0x122414 │ │ │ │ + @ instruction: 0xff7af7df │ │ │ │ + bls 0x12234c │ │ │ │ ldrbtmi r4, [fp], #-1609 @ 0xfffff9b7 │ │ │ │ @ instruction: 0xf8d9681b │ │ │ │ @ instruction: 0xf8cd0000 │ │ │ │ ldmpl r2, {r2, r3, ip, pc}^ │ │ │ │ movweq lr, #47874 @ 0xbb02 │ │ │ │ @ instruction: 0x0c08eb02 │ │ │ │ @ instruction: 0xf8cd443a │ │ │ │ andls ip, r0, #4 │ │ │ │ @ instruction: 0xf094461a │ │ │ │ - @ instruction: 0xf093f81b │ │ │ │ - stmdavs r9!, {r0, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf093f81f │ │ │ │ + stmdavs r9!, {r0, r2, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r3, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7df4681 │ │ │ │ - stmdavs r9!, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi r4, [r0], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7df2302 │ │ │ │ blmi 0x58f690 │ │ │ │ ldrbtmi r9, [fp], #-2562 @ 0xfffff5fe │ │ │ │ stmdbls r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x165b24 │ │ │ │ + bl 0x165a5c │ │ │ │ andls r0, r1, #8, 4 @ 0x80000000 │ │ │ │ andls r1, r0, #3571712 @ 0x368000 │ │ │ │ ldrmi r4, [sl], -fp, asr #8 │ │ │ │ - @ instruction: 0xf0936808 │ │ │ │ - @ instruction: 0x4649fffd │ │ │ │ + @ instruction: 0xf0946808 │ │ │ │ + strbmi pc, [r9], -r1, lsl #16 @ │ │ │ │ andscs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ - ldc2 0, cr15, [r8], #604 @ 0x25c │ │ │ │ + ldc2 0, cr15, [ip], #604 @ 0x25c │ │ │ │ @ instruction: 0x4649465a │ │ │ │ @ instruction: 0xf0974648 │ │ │ │ - stmdavs r9!, {r0, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7df4648 │ │ │ │ - @ instruction: 0xe752ff91 │ │ │ │ - addeq r0, r8, lr, asr #16 │ │ │ │ - addeq r0, r8, r6, lsl r8 │ │ │ │ - addeq r0, r8, lr, asr #15 │ │ │ │ - addeq r0, r8, sl, lsl #15 │ │ │ │ + ldrb pc, [r2, -r3, asr #31] @ │ │ │ │ + addeq r0, r8, r6, lsl r9 │ │ │ │ + ldrdeq r0, [r8], lr │ │ │ │ + umulleq r0, r8, r6, r8 │ │ │ │ + addeq r0, r8, r2, asr r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ tstcs r0, #180, 20 @ 0xb4000 │ │ │ │ orrvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ andmi fp, fp, sl, lsl #1 │ │ │ │ @@ -130390,189 +130340,189 @@ │ │ │ │ vst4.32 {d24-d27}, [pc], r6 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ andmi r1, fp, r0, lsl #6 │ │ │ │ svcvc 0x0080f1b3 │ │ │ │ mvnhi pc, #0 │ │ │ │ orrhi pc, r2, r0, lsl #4 │ │ │ │ svcvs 0x00e0f5b3 │ │ │ │ - rschi pc, r4, #1 │ │ │ │ + rschi pc, r2, #1 │ │ │ │ subshi pc, r7, #64, 4 │ │ │ │ svcvs 0x0030f5b3 │ │ │ │ - addshi pc, fp, #1 │ │ │ │ + addshi pc, r9, #1 │ │ │ │ strhi pc, [lr, #-512]! @ 0xfffffe00 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - rscshi pc, sp, #1 │ │ │ │ + rscshi pc, fp, #1 │ │ │ │ svcvs 0x0020f5b3 │ │ │ │ - rschi pc, r5, #1 │ │ │ │ + rschi pc, r3, #1 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ stmdage r4, {r0, r1, r5, r6, r8, ip, lr, pc} │ │ │ │ - @ instruction: 0xff96f7fc │ │ │ │ - blcs 0x1764d0 │ │ │ │ + @ instruction: 0xff94f7fc │ │ │ │ + blcs 0x176408 │ │ │ │ stmdbge r4, {r0, r2, r3, r4, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f70205 │ │ │ │ - subs pc, r5, r1, lsr sl @ │ │ │ │ + subs pc, r5, r5, lsr #20 │ │ │ │ vrshr.s8 d18, d0, #1 │ │ │ │ addsmi r2, r3, #128, 4 │ │ │ │ @ instruction: 0xf011d14f │ │ │ │ @ instruction: 0xf0400280 │ │ │ │ addeq r8, lr, #-1073741819 @ 0xc0000005 │ │ │ │ mvnhi pc, #0, 2 │ │ │ │ addne pc, r0, #285212672 @ 0x11000000 │ │ │ │ strbhi pc, [r3], #-64 @ 0xffffffc0 @ │ │ │ │ @ instruction: 0xf1400321 │ │ │ │ vst2.16 {d24-d27}, [pc :64], r5 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r1, r3, r0, lsl #6 │ │ │ │ svccs 0x0001f1b3 │ │ │ │ - ldrthi pc, [r5], #-3 @ │ │ │ │ + ldrthi pc, [r3], #-3 @ │ │ │ │ ldrbhi pc, [lr, -r0, lsl #4] @ │ │ │ │ svcvs 0x00e0f5b3 │ │ │ │ - ldrbhi pc, [sl, #-3]! @ │ │ │ │ - ldrhi pc, [r4, #513] @ 0x201 │ │ │ │ + ldrbhi pc, [r8, #-3]! @ │ │ │ │ + ldrhi pc, [r2, #513] @ 0x201 │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - rscshi pc, ip, #3 │ │ │ │ - movwhi pc, #57858 @ 0xe202 @ │ │ │ │ + rscshi pc, sl, #3 │ │ │ │ + movwhi pc, #49666 @ 0xc202 @ │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ - stmdaeq r2!, {r3, r4, r8, r9, pc}^ │ │ │ │ + stmdaeq r2!, {r1, r2, r4, r8, r9, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ eorspl pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0xfe4cd938 │ │ │ │ + blx 0xfe1cd870 │ │ │ │ svcge 0x0004e008 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff82f7fc │ │ │ │ + @ instruction: 0xff80f7fc │ │ │ │ @ instruction: 0xf14001e4 │ │ │ │ @ instruction: 0x200082be │ │ │ │ ldmdavs sl, {r0, r1, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bicshi pc, r8, r4, asr #32 │ │ │ │ + bicshi pc, r6, r4, asr #32 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ movtne pc, #1025 @ 0x401 @ │ │ │ │ @ instruction: 0xf5b32600 │ │ │ │ rsbsle r1, r0, r0, asr #30 │ │ │ │ cmnpvs r4, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x00e8f5b3 │ │ │ │ @ instruction: 0xf5b3d0db │ │ │ │ vmax.f32 q3, q8, q12 │ │ │ │ @ instruction: 0xf5b38159 │ │ │ │ @ instruction: 0xf0017f50 │ │ │ │ - vmax.s8 q4, q0, q4 │ │ │ │ + vmax.s8 q4, q0, q3 │ │ │ │ @ instruction: 0xf5b38207 │ │ │ │ @ instruction: 0xf0027fa0 │ │ │ │ - vqadd.s8 d8, d0, d1 │ │ │ │ - blcs 0x10b1270 │ │ │ │ - strhi pc, [r5], r1 │ │ │ │ + vhadd.s8 d8, d0, d15 │ │ │ │ + blcs 0x10b11a8 │ │ │ │ + strhi pc, [r3], r1 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ - ldrbhi pc, [r8], -r1 @ │ │ │ │ + ldrbhi pc, [r6], -r1 @ │ │ │ │ bicle r2, sl, r0, lsl #22 │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0x96084638 │ │ │ │ - @ instruction: 0xff22f7fc │ │ │ │ + @ instruction: 0xff1ef7fc │ │ │ │ @ instruction: 0xf8d59a07 │ │ │ │ mvneq r3, r8, asr #1 │ │ │ │ - ldrbhi pc, [r2, #258] @ 0x102 @ │ │ │ │ + ldrbhi pc, [r0, #258] @ 0x102 @ │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x8f9f8 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x8f930 @ │ │ │ │ ldrbeq r2, [r8, #1034] @ 0x40a │ │ │ │ vqrshl.s8 d29, d23, d25 │ │ │ │ - vqdmlal.s , d16, d0[3] │ │ │ │ - bl 0x1506d4 │ │ │ │ + vorr.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + bl 0x15060c │ │ │ │ ldrtmi r0, [r9], -r2, lsl #5 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8d24400 │ │ │ │ @ instruction: 0xf8d23200 │ │ │ │ @ instruction: 0xf7fc2210 │ │ │ │ - sbfx pc, r7, #18, #8 │ │ │ │ + str pc, [r7, fp, asr #18]! │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf1b3400b │ │ │ │ @ instruction: 0xf0007f80 │ │ │ │ vcgt.s8 d8, d0, d24 │ │ │ │ @ instruction: 0xf5b380e1 │ │ │ │ @ instruction: 0xf0016f00 │ │ │ │ - vcge.s8 q4, q0, │ │ │ │ + vcge.s8 q4, q0, │ │ │ │ @ instruction: 0xf5b38372 │ │ │ │ @ instruction: 0xf0006f80 │ │ │ │ vcge.s8 d8, d0, d0 │ │ │ │ @ instruction: 0xf5b38518 │ │ │ │ @ instruction: 0xf0017f00 │ │ │ │ - vcge.s8 d8, d17, d14 │ │ │ │ - blcs 0xafc30 │ │ │ │ + vcge.s8 d8, d17, d12 │ │ │ │ + blcs 0xafb60 │ │ │ │ mvnhi pc, #1 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - blls 0x2cf54c │ │ │ │ + blls 0x2cf47c │ │ │ │ addle r2, r0, r3, lsl #22 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ adcscs pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf954f7f7 │ │ │ │ + @ instruction: 0xf948f7f7 │ │ │ │ biceq lr, pc, r8, ror r7 @ │ │ │ │ andhi pc, r7, #64, 2 │ │ │ │ orrcs pc, r1, #67108867 @ 0x4000003 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x171a0c │ │ │ │ + blcs 0x171944 │ │ │ │ strhi pc, [lr, r0]! │ │ │ │ @ instruction: 0xf44f2b01 │ │ │ │ vqdmlal.s , d0, d0[4] │ │ │ │ - b 0x1506ac │ │ │ │ + b 0x1505e4 │ │ │ │ @ instruction: 0xf0000301 │ │ │ │ @ instruction: 0xf5b38778 │ │ │ │ @ instruction: 0xf0043f00 │ │ │ │ - vrhadd.s8 q4, q1, │ │ │ │ - @ instruction: 0xf5b38183 │ │ │ │ + vand q4, q1, │ │ │ │ + @ instruction: 0xf5b38181 │ │ │ │ @ instruction: 0xf0043f80 │ │ │ │ - vhsub.s8 d8, d18, d15 │ │ │ │ - @ instruction: 0xf5b383f5 │ │ │ │ + vhsub.s8 d8, d18, d13 │ │ │ │ + @ instruction: 0xf5b383f3 │ │ │ │ @ instruction: 0xf0047f00 │ │ │ │ - vqsub.s8 d8, d3, d16 │ │ │ │ - blcs 0xfe0b1568 │ │ │ │ - sbcshi pc, r1, #4 │ │ │ │ + vhsub.s8 d8, d3, d30 │ │ │ │ + blcs 0xfe0b1498 │ │ │ │ + sbchi pc, pc, #4 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ - orrhi pc, r8, #4 │ │ │ │ + orrhi pc, r6, #4 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ stmdage r4, {r0, r1, r2, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - vmax.f32 , q4, │ │ │ │ + vmax.f32 , q4, │ │ │ │ vrshr.s64 d21, d17, #64 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0050f43f │ │ │ │ ldr r2, [r7, -r1]! │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf1b3400b │ │ │ │ @ instruction: 0xf0022f01 │ │ │ │ - vhadd.s8 d8, d0, d31 │ │ │ │ + vhadd.s8 d8, d0, d29 │ │ │ │ @ instruction: 0xf5b381ff │ │ │ │ @ instruction: 0xf0027f40 │ │ │ │ - vhadd.s8 d8, d0, d8 │ │ │ │ + vhadd.s8 d8, d0, d6 │ │ │ │ @ instruction: 0xf5b385de │ │ │ │ @ instruction: 0xf0017f80 │ │ │ │ - @ instruction: 0xf5b387e1 │ │ │ │ + @ instruction: 0xf5b387df │ │ │ │ @ instruction: 0xf0017f00 │ │ │ │ - blcs 0xb1a28 │ │ │ │ + blcs 0xb1958 │ │ │ │ svcge 0x0019f47f │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @@ -130581,212 +130531,212 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #13632 @ 0x3540 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f79308 │ │ │ │ - ldrbt pc, [r9], r1, lsl #19 @ │ │ │ │ + @ instruction: 0xe6f9f975 │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vhadd.s8 d8, d16, d31 │ │ │ │ + vhadd.s8 d8, d16, d29 │ │ │ │ vst4.32 {d24-d27}, [pc :128], r4 │ │ │ │ vsubl.s8 q11, d16, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - strbhi pc, [r9, r0]! @ │ │ │ │ + strbhi pc, [r7, r0]! @ │ │ │ │ mvnhi pc, #0, 4 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst4.32 {d24,d26,d28,d30}, [pc :64], r4 │ │ │ │ + vst4.32 {d24,d26,d28,d30}, [pc :64], r2 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - cmnphi ip, r1 @ p-variant is OBSOLETE │ │ │ │ + cmnphi sl, r1 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0001f1b3 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr5, cr15, {3} │ │ │ │ vmlal.u8 q13, d4, d4 │ │ │ │ @ instruction: 0xf7fc5401 │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stccs 6, cr4, [r2], {40} @ 0x28 │ │ │ │ - ldrthi pc, [ip], -r2 @ │ │ │ │ + ldrthi pc, [sl], -r2 @ │ │ │ │ @ instruction: 0xf0022c03 │ │ │ │ - stccs 6, cr8, [r1], {49} @ 0x31 │ │ │ │ + stccs 6, cr8, [r1], {47} @ 0x2f │ │ │ │ vrecps.f32 d27, d8, d5 │ │ │ │ - @ instruction: 0xf6495235 │ │ │ │ - vsubl.s8 q9, d16, d29 │ │ │ │ + @ instruction: 0xf6494275 │ │ │ │ + vmlal.s , d16, d1[3] │ │ │ │ vmov.i32 d16, #768 @ 0x00000300 │ │ │ │ @ instruction: 0xf7f70208 │ │ │ │ - ssat pc, #28, r7, lsl #17 @ │ │ │ │ + ldrt pc, [fp], fp, lsl #17 @ │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vcge.s8 d8, d16, d7 │ │ │ │ + vcge.s8 d8, d16, d5 │ │ │ │ vst4.32 {d24-d27}, [pc :256], r1 │ │ │ │ vsubl.s8 q11, d16, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - orrhi pc, r1, #1 │ │ │ │ + cmnphi pc, #1 @ p-variant is OBSOLETE │ │ │ │ bicshi pc, r3, #0, 4 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst1.8 {d24-d27}, [pc], r6 │ │ │ │ + vst1.8 {d24-d27}, [pc], r4 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ mvnhi pc, r1 │ │ │ │ svccs 0x0001f1b3 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr7, cr15, {3} │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - blls 0x2cf36c │ │ │ │ + blls 0x2cf29c │ │ │ │ @ instruction: 0xf43f2b03 │ │ │ │ stmdbge r4, {r4, r7, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ vmov.i32 d19, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f70205 │ │ │ │ - str pc, [r7], r3, ror #16 │ │ │ │ + pkhtb pc, r7, r7, asr #16 @ │ │ │ │ svcvs 0x0034f5b3 │ │ │ │ - strbhi pc, [ip, #1]! @ │ │ │ │ + strbhi pc, [sl, #1]! @ │ │ │ │ svcvs 0x0034f5b3 │ │ │ │ rschi pc, r1, r0, lsl #4 │ │ │ │ svcvs 0x0014f5b3 │ │ │ │ - strbhi pc, [r2], #1 @ │ │ │ │ + strbhi pc, [r0], #1 @ │ │ │ │ strbhi pc, [sl], #-512 @ 0xfffffe00 @ │ │ │ │ svcvs 0x0004f5b3 │ │ │ │ - ldrbhi pc, [r5], r1 @ │ │ │ │ + ldrbhi pc, [r3], r1 @ │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - ldrthi pc, [r6], -r1 @ │ │ │ │ + ldrthi pc, [r4], -r1 @ │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ mcrge 4, 3, pc, cr13, cr15, {3} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - @ instruction: 0xf8d5fdc5 │ │ │ │ + @ instruction: 0xf8d5fdc1 │ │ │ │ mvneq r3, r8, asr #1 │ │ │ │ vmlsl.u8 , d3, d7 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ - blcs 0xb0c04 │ │ │ │ + blcs 0xb0b34 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr13, cr15, {1} │ │ │ │ - bicpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + tstppl ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strvc pc, [ip], #-585 @ 0xfffffdb7 │ │ │ │ + ldrbvs pc, [ip], #-585 @ 0xfffffdb7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - @ instruction: 0xf8b0f7fc │ │ │ │ + @ instruction: 0xf8a4f7fc │ │ │ │ vst1.16 {d30-d32}, [pc], ip │ │ │ │ vmlal.s q11, d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - strbhi pc, [r9, r0]! @ │ │ │ │ + strbhi pc, [r7, r0]! @ │ │ │ │ sbchi pc, r9, #0, 4 │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst4.32 {d24-d27}, [pc :64], r5 │ │ │ │ + vst4.32 {d24-d27}, [pc :64], r3 │ │ │ │ vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - rsbshi pc, r6, r1 │ │ │ │ + rsbshi pc, r4, r1 │ │ │ │ andsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdage r4, {r1, r2, r3, r5, r9, sl, fp, sp, pc} │ │ │ │ - stc2l 7, cr15, [r0, #-1008]! @ 0xfffffc10 │ │ │ │ - blcs 0xb693c │ │ │ │ + ldc2l 7, cr15, [lr, #-1008] @ 0xfffffc10 │ │ │ │ + blcs 0xb6874 │ │ │ │ mcrge 4, 1, pc, cr7, cr15, {3} @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - eorscs pc, r9, #1879048196 @ 0x70000004 │ │ │ │ + subsne pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xfffaf7f6 │ │ │ │ + @ instruction: 0xffeef7f6 │ │ │ │ @ instruction: 0xf5b3e61e │ │ │ │ @ instruction: 0xf0017f40 │ │ │ │ - vhadd.s8 d8, d0, d10 │ │ │ │ + vhadd.s8 d8, d0, d8 │ │ │ │ @ instruction: 0xf5b38307 │ │ │ │ @ instruction: 0xf0017f80 │ │ │ │ - @ instruction: 0xf5b38023 │ │ │ │ + @ instruction: 0xf5b38021 │ │ │ │ @ instruction: 0xf0017f00 │ │ │ │ - blcs 0xafd98 │ │ │ │ + blcs 0xafcc8 │ │ │ │ mcrge 4, 0, pc, cr13, cr15, {3} @ │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vmlal.s , d16, d1[5] │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - @ instruction: 0xe601ffdd │ │ │ │ + @ instruction: 0xe601ffd1 │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vqsub.s8 d8, d16, d2 │ │ │ │ + vqsub.s8 d8, d16, d0 │ │ │ │ vst2.16 {d24-d27}, [pc], r4 │ │ │ │ vsubl.s8 q11, d0, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - cmnphi r8, r1 @ p-variant is OBSOLETE │ │ │ │ + cmnphi r6, r1 @ p-variant is OBSOLETE │ │ │ │ eorsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst4.16 {d24,d26,d28,d30}, [pc :64] │ │ │ │ + vst4.16 {d24,d26,d28,d30}, [pc :64]! │ │ │ │ vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ stclge 4, cr15, [r3, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - blls 0x2cf204 │ │ │ │ + blls 0x2cf134 │ │ │ │ @ instruction: 0xf43f2b03 │ │ │ │ stmdbge r4, {r2, r3, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vmov.i32 , #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - ldrb pc, [r3, #4015] @ 0xfaf @ │ │ │ │ + ldrb pc, [r3, #4003] @ 0xfa3 @ │ │ │ │ svcvs 0x00a8f5b3 │ │ │ │ - @ instruction: 0x83a5f001 │ │ │ │ + @ instruction: 0x83a3f001 │ │ │ │ ldrbhi pc, [r9], #-512 @ 0xfffffe00 @ │ │ │ │ svcvs 0x0088f5b3 │ │ │ │ - ldrhi pc, [r9, #-1] │ │ │ │ + ldrhi pc, [r7, #-1] │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ - ldrbthi pc, [r3], #1 @ │ │ │ │ + ldrbthi pc, [r1], #1 @ │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ stclge 4, cr15, [r1, #508] @ 0x1fc │ │ │ │ strtmi sl, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - @ instruction: 0xf8d5fd19 │ │ │ │ + @ instruction: 0xf8d5fd15 │ │ │ │ mvneq r3, r8, asr #1 │ │ │ │ vmlsl.u8 , d3, d7 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ - blcs 0xb0f5c │ │ │ │ + blcs 0xb0e8c │ │ │ │ ldcge 4, cr15, [r1, #252]! @ 0xfc │ │ │ │ - biccc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + tstpcc ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - strbpl pc, [ip], #585 @ 0x249 @ │ │ │ │ + ldrpl pc, [ip], #-585 @ 0xfffffdb7 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - @ instruction: 0xf8d4f7fc │ │ │ │ + @ instruction: 0xf8c8f7fc │ │ │ │ @ instruction: 0xf5b3e59e │ │ │ │ @ instruction: 0xf0016f54 │ │ │ │ - vrshl.s8 d8, d1, d16 │ │ │ │ + vqrshl.s8 q4, , q0 │ │ │ │ @ instruction: 0xf5b38397 │ │ │ │ @ instruction: 0xf0016f44 │ │ │ │ - @ instruction: 0xf5b384ae │ │ │ │ + @ instruction: 0xf5b384ac │ │ │ │ @ instruction: 0xf0016f50 │ │ │ │ - @ instruction: 0xf5b3848d │ │ │ │ + @ instruction: 0xf5b3848b │ │ │ │ @ instruction: 0xf47f6f40 │ │ │ │ strtmi sl, [r1], -ip, lsl #27 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - stc2l 7, cr15, [r4], #1008 @ 0x3f0 │ │ │ │ + stc2l 7, cr15, [r0], #1008 @ 0x3f0 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf3c39907 │ │ │ │ @ instruction: 0xf0142200 │ │ │ │ @ instruction: 0xf0427380 │ │ │ │ - bcs 0xb0d30 │ │ │ │ + bcs 0xb0c60 │ │ │ │ ldclge 4, cr15, [fp, #-252]! @ 0xffffff04 │ │ │ │ - sbccc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + andscc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ movtcs pc, #2258 @ 0x8d2 @ │ │ │ │ - @ instruction: 0xffd2f7fb │ │ │ │ + @ instruction: 0xffc6f7fb │ │ │ │ stceq 5, cr14, [lr], {110} @ 0x6e │ │ │ │ movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ @ instruction: 0xf006084a │ │ │ │ tstmi lr, #16, 12 @ 0x1000000 │ │ │ │ andseq pc, r0, #2 │ │ │ │ movwcs pc, #13249 @ 0x33c1 @ │ │ │ │ movwls sl, #20228 @ 0x4f04 │ │ │ │ @@ -130794,45 +130744,45 @@ │ │ │ │ stmiaeq fp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ ldrtmi r4, [r9], -sl, lsl #6 │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ tstmi r3, #805306368 @ 0x30000000 │ │ │ │ movwls r9, #30216 @ 0x7608 │ │ │ │ - mcr2 7, 2, pc, cr4, cr9, {7} @ │ │ │ │ + mrc2 7, 1, pc, cr8, cr9, {7} │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf404ae13 │ │ │ │ @ instruction: 0xf5b36374 │ │ │ │ @ instruction: 0xf47f6fe8 │ │ │ │ strtmi sl, [r1], -r2, ror #26 │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ - @ instruction: 0xf8d5fcc1 │ │ │ │ + @ instruction: 0xf8d5fcbf │ │ │ │ ldrbeq r3, [r8, #200] @ 0xc8 │ │ │ │ ldcge 5, cr15, [sp, #-508]! @ 0xfffffe04 │ │ │ │ @ instruction: 0xf2499c07 │ │ │ │ - vrsra.s64 q11, q14, #64 │ │ │ │ + vqdmlal.s q11, d0, d0[3] │ │ │ │ vcge.s8 d16, d9, d19 │ │ │ │ - vmvn.i32 d23, #3072 @ 0x00000c00 │ │ │ │ + vsubl.s8 q11, d16, d12 │ │ │ │ @ instruction: 0x46390233 │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8523024 │ │ │ │ @ instruction: 0xf7fc2024 │ │ │ │ - str pc, [fp, #-2371]! @ 0xfffff6bd │ │ │ │ + str pc, [fp, #-2359]! @ 0xfffff6c9 │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vmax.s8 q4, q8, q5 │ │ │ │ + vmax.s8 q4, q8, q4 │ │ │ │ vst3.32 {d24-d26}, [pc] │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - strthi pc, [r0], r1 │ │ │ │ + ldrhi pc, [lr], r1 │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst1.16 {d24-d26}, [pc :256], r8 │ │ │ │ + vst1.16 {d24-d26}, [pc :256], r6 │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ stcge 4, cr15, [sp, #-508] @ 0xfffffe04 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ @@ -130843,98 +130793,98 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmlal.s q11, d0, d1[4] │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #13632 @ 0x3540 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f69308 │ │ │ │ - strbt pc, [sp], #3957 @ 0xf75 @ │ │ │ │ + strbt pc, [sp], #3945 @ 0xf69 @ │ │ │ │ vmlsl.u8 q8, d4, d19 │ │ │ │ @ instruction: 0xf0031940 │ │ │ │ @ instruction: 0xf1b8080f │ │ │ │ svclt 0x008c0f0b │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ - blcs 0x90bb0 │ │ │ │ - ldrhi pc, [ip, #64]! @ 0x40 │ │ │ │ + blcs 0x90ae8 │ │ │ │ + ldrhi pc, [sl, #64]! @ 0x40 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ movwcs fp, #3860 @ 0xf14 │ │ │ │ movweq pc, #4105 @ 0x1009 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ vfma.f32 q13, , q3 │ │ │ │ - vqdmlsl.s , d0, d1[6] │ │ │ │ + vabdl.s8 q10, d16, d9 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ ldrbeq r3, [sl, #200] @ 0xc8 │ │ │ │ stclge 5, cr15, [sp], {127} @ 0x7f │ │ │ │ stceq 13, cr6, [r6], #172 @ 0xac │ │ │ │ ldreq pc, [r0], -r6 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldcvs 3, cr4, [fp], {22} │ │ │ │ svceq 0x000ef013 │ │ │ │ ldrbteq sp, [r3], r2, lsl #2 │ │ │ │ - ldcge 5, cr15, [pc], #252 @ 0x900ec │ │ │ │ - bne 0xfe0ccf04 │ │ │ │ + ldcge 5, cr15, [pc], #252 @ 0x90024 │ │ │ │ + bne 0xfe0cce3c │ │ │ │ svceq 0x0006ea1a │ │ │ │ ldcge 4, cr15, [r9], #508 @ 0x1fc │ │ │ │ @ instruction: 0xf00a4628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [sl, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ bleq 0x98eb44 │ │ │ │ @ instruction: 0xf0034605 │ │ │ │ @ instruction: 0xf0040370 │ │ │ │ @ instruction: 0xf1ba000f │ │ │ │ - b 0x1153c20 │ │ │ │ - b 0x1450c24 │ │ │ │ + b 0x1153b58 │ │ │ │ + b 0x1450b5c │ │ │ │ @ instruction: 0xf0004054 │ │ │ │ strbmi r0, [sl], -r0, lsl #1 │ │ │ │ - b 0x10a1934 │ │ │ │ + b 0x10a186c │ │ │ │ svclt 0x000c0003 │ │ │ │ ldrcs r2, [r0], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf856f7cc │ │ │ │ + @ instruction: 0xf892f7cc │ │ │ │ strmi r4, [r0], sl, lsr #12 │ │ │ │ andcs r4, r3, r9, lsl #13 │ │ │ │ stmib sp, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ ldrmi r8, [r8, r0, lsl #18]! │ │ │ │ stmdage r4, {r2, r4, r6, r8, sl, sp, lr, pc} │ │ │ │ - blx 0xff0ce04a │ │ │ │ + blx 0xff04df82 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ andpl pc, sp, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 2, pc, cr14, cr6, {7} │ │ │ │ + mrc2 7, 2, pc, cr2, cr6, {7} │ │ │ │ stmdage r4, {r1, r7, sl, sp, lr, pc} │ │ │ │ - blx 0x4e060 │ │ │ │ + blx 0xffccdf98 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ sbcne pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 2, pc, cr2, cr6, {7} │ │ │ │ + mcr2 7, 2, pc, cr6, cr6, {7} @ │ │ │ │ stmdage r4, {r1, r2, r4, r5, r6, sl, sp, lr, pc} │ │ │ │ - blx 0xfeace07a │ │ │ │ - blcs 0x176cac │ │ │ │ - stclge 4, cr15, [pc], #-252 @ 0x8ff94 │ │ │ │ + blx 0xfea4dfb2 │ │ │ │ + blcs 0x176be4 │ │ │ │ + stclge 4, cr15, [pc], #-252 @ 0x8fecc │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ sbcsne pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 2, pc, cr2, cr6, {7} @ │ │ │ │ + mrc2 7, 1, pc, cr6, cr6, {7} │ │ │ │ vst3.16 {d30-d32}, [pc :128], r6 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ andmi r1, fp, r0, lsl #6 │ │ │ │ svccs 0x0001f1b3 │ │ │ │ - strhi pc, [r6], -r2 │ │ │ │ + strhi pc, [r4], -r2 │ │ │ │ addshi pc, r4, r0, lsl #4 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - ldrbhi pc, [lr], #2 @ │ │ │ │ + ldrbhi pc, [ip], #2 @ │ │ │ │ mvnshi pc, #0, 4 │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ - ldrthi pc, [r7], #2 @ │ │ │ │ - strbhi pc, [r3], #513 @ 0x201 @ │ │ │ │ + ldrthi pc, [r5], #2 @ │ │ │ │ + strbhi pc, [r1], #513 @ 0x201 @ │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ - ldrbthi pc, [r7], -r2 @ │ │ │ │ + ldrbthi pc, [r5], -r2 @ │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - ldrbhi pc, [r2], -r2 @ │ │ │ │ + ldrbhi pc, [r0], -r2 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ stmdaeq sl, {r2, r6, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ @@ -130943,84 +130893,84 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ sbcsmi pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mcr2 7, 5, pc, cr12, cr6, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr0, cr6, {7} @ │ │ │ │ @ instruction: 0xf5b3e424 │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ - vhadd.s8 q4, q0, │ │ │ │ + vhadd.s8 q4, q0, │ │ │ │ @ instruction: 0xf5b381bf │ │ │ │ @ instruction: 0xf0006f20 │ │ │ │ - @ instruction: 0xf5b38737 │ │ │ │ + @ instruction: 0xf5b38735 │ │ │ │ @ instruction: 0xf0006f30 │ │ │ │ - @ instruction: 0xf5b38721 │ │ │ │ + @ instruction: 0xf5b3871f │ │ │ │ @ instruction: 0xf47f6f10 │ │ │ │ stmdage r4, {r1, r4, sl, fp, sp, pc} │ │ │ │ - blx 0x11ce142 │ │ │ │ - blcs 0x176d74 │ │ │ │ + blx 0x114e07a │ │ │ │ + blcs 0x176cac │ │ │ │ stcge 4, cr15, [fp], {63} @ 0x3f │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorne pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - ldc2l 7, cr15, [lr, #984] @ 0x3d8 │ │ │ │ + ldc2l 7, cr15, [r2, #984] @ 0x3d8 │ │ │ │ vst3.8 {d30-d32}, [pc], r2 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ andmi r1, fp, r0, lsl #6 │ │ │ │ svccs 0x0001f1b3 │ │ │ │ - adchi pc, r3, r3 │ │ │ │ + adchi pc, r1, r3 │ │ │ │ sbcshi pc, sp, #0, 4 │ │ │ │ svcvs 0x00e0f5b3 │ │ │ │ - sbcshi pc, sp, r3 │ │ │ │ - tstphi pc, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + sbcshi pc, fp, r3 │ │ │ │ + tstphi sp, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - strbhi pc, [r0, -r2]! @ │ │ │ │ - ldrbthi pc, [r6], r1, lsl #4 @ │ │ │ │ + ldrbhi pc, [lr, -r2] @ │ │ │ │ + ldrbthi pc, [r4], r1, lsl #4 @ │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ - stmdaeq sl, {r1, r2, r4, r7, r9, sl, pc}^ │ │ │ │ + stmdaeq sl, {r2, r4, r7, r9, sl, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ eorspl pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mrc2 7, 2, pc, cr0, cr6, {7} │ │ │ │ - bllt 0xff2ce1dc │ │ │ │ + mcr2 7, 2, pc, cr4, cr6, {7} @ │ │ │ │ + bllt 0xff2ce114 │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428b │ │ │ │ - vcge.s8 q4, q8, │ │ │ │ + vcge.s8 q4, q8, │ │ │ │ vst2.32 {d24-d27}, [pc], r8 │ │ │ │ vsubl.s8 q11, d16, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - strhi pc, [r2, #2]! │ │ │ │ + strhi pc, [r0, #2]! │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ vqsub.s8 d4, d17, d3 │ │ │ │ - vst1.8 {d24-d26}, [pc]! │ │ │ │ + vst1.8 {d24-d26}, [pc], fp │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldrbthi pc, [r8], #-2 @ │ │ │ │ + ldrbthi pc, [r6], #-2 @ │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vst3.16 {d24-d26}, [pc :64], r0 │ │ │ │ + vst3.16 {d24-d26}, [pc], lr │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - blge 0xfe78d434 │ │ │ │ + blge 0xfe78d36c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ @@ -131028,332 +130978,332 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmlal.s q11, d0, d1[4] │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f69308 │ │ │ │ - @ instruction: 0xf7fffe03 │ │ │ │ + @ instruction: 0xf7fffdf7 │ │ │ │ @ instruction: 0xf44fbb7b │ │ │ │ vmlal.s q11, d0, d0[4] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldrbthi pc, [r3], #0 @ │ │ │ │ + ldrbthi pc, [r1], #0 @ │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vst3. {d24-d26}, [pc], r1 │ │ │ │ + vst3.32 {d24-d26}, [pc :256] │ │ │ │ vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - blge 0x1a0d4a0 │ │ │ │ + blge 0x1a0d3d8 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - blx 0x1c4e29c │ │ │ │ + blx 0x1bce1d4 │ │ │ │ @ instruction: 0xf53f02a4 │ │ │ │ - blls 0x2bb02c │ │ │ │ + blls 0x2baf64 │ │ │ │ @ instruction: 0xf0432b01 │ │ │ │ - stcvs 1, cr8, [fp, #-652]! @ 0xfffffd74 │ │ │ │ + stcvs 1, cr8, [fp, #-644]! @ 0xfffffd7c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0036f70 │ │ │ │ - mrrcvs 4, 5, r8, fp, cr13 │ │ │ │ + mrrcvs 4, 5, r8, fp, cr11 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x98ed8 │ │ │ │ - blge 0x138d3d4 │ │ │ │ + blcs 0x98e10 │ │ │ │ + blge 0x138d30c │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - subspl pc, r9, #80740352 @ 0x4d00000 │ │ │ │ + addsmi pc, r1, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - ldc2 7, cr15, [lr, #-984] @ 0xfffffc28 │ │ │ │ - bllt 0x114e2e8 │ │ │ │ + ldc2 7, cr15, [r2, #-984] @ 0xfffffc28 │ │ │ │ + bllt 0x114e220 │ │ │ │ svcvs 0x0050f5b3 │ │ │ │ - strbthi pc, [lr], #-0 @ │ │ │ │ + strbthi pc, [ip], #-0 @ │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - strbhi pc, [r6], #-0 @ │ │ │ │ + strbhi pc, [r4], #-0 @ │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - blge 0xe0d500 │ │ │ │ + blge 0xe0d438 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - blx 0x104e2fc │ │ │ │ + blx 0xfce234 │ │ │ │ adceq r9, r0, #8, 22 @ 0x2000 │ │ │ │ - strbhi pc, [r1, -r1, lsl #2] @ │ │ │ │ + ldrhi pc, [pc, -r1, lsl #2]! │ │ │ │ @ instruction: 0xf0412b01 │ │ │ │ - stcvs 7, cr8, [fp, #-472]! @ 0xfffffe28 │ │ │ │ + stcvs 7, cr8, [fp, #-464]! @ 0xfffffe30 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0036f70 │ │ │ │ - mrrcvs 1, 4, r8, fp, cr5 │ │ │ │ + mrrcvs 1, 4, r8, fp, cr3 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x98f38 │ │ │ │ - blge 0x78d434 │ │ │ │ + blcs 0x98e70 │ │ │ │ + blge 0x78d36c │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - adceq pc, r9, #80740352 @ 0x4d00000 │ │ │ │ + rscvc pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - stc2l 7, cr15, [lr], #984 @ 0x3d8 │ │ │ │ - bllt 0x54e348 │ │ │ │ + stc2l 7, cr15, [r2], #984 @ 0x3d8 │ │ │ │ + bllt 0x54e280 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ - ldrbhi pc, [pc] @ 0x90354 @ │ │ │ │ + ldrbhi pc, [sp] @ │ │ │ │ svcvs 0x00c0f5b3 │ │ │ │ - strbhi pc, [sl] @ │ │ │ │ + strbhi pc, [r8] @ │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ - blge 0x20d560 │ │ │ │ + blge 0x20d498 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - stmdbge r4, {r0, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vsubl.s8 q9, d16, d9 │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - @ instruction: 0xf7fffcd5 │ │ │ │ + @ instruction: 0xf7fffcc9 │ │ │ │ vst1.64 {d27-d28}, [pc :256], r9 │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldrbhi pc, [r0], #0 @ │ │ │ │ + strbhi pc, [lr], #0 @ │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vst3.32 {d24-d26}, [pc :256], r8 │ │ │ │ + vst3.32 {d24-d26}, [pc :256], r6 │ │ │ │ vsubl.s8 q11, d16, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0xff98d5a4 │ │ │ │ + bge 0xff98d4dc │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vrshr.s64 d19, d1, #64 │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - @ instruction: 0xf7fffcb3 │ │ │ │ + @ instruction: 0xf7fffca7 │ │ │ │ vst1.64 {d27-d28}, [pc :64], r7 │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldrbthi pc, [fp], -r0 @ │ │ │ │ + ldrbthi pc, [r9], -r0 @ │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vst1.16 {d24-d26}, [pc :128], r3 │ │ │ │ + vst1.16 {d24-d26}, [pc :128], r1 │ │ │ │ vsubl.s8 q11, d16, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0xff10d5e8 │ │ │ │ + bge 0xff10d520 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vmvn.i32 d18, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - @ instruction: 0xf7fffc91 │ │ │ │ + @ instruction: 0xf7fffc85 │ │ │ │ vst1.32 {d27-d28}, [pc :256], r5 │ │ │ │ vmlal.s q11, d0, d0[4] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - strhi pc, [r1, -r0]! │ │ │ │ + ldrhi pc, [pc, -r0] │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vst3.32 {d24,d26,d28}, [pc], r5 │ │ │ │ + vst3.32 {d24,d26,d28}, [pc], r3 │ │ │ │ vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0xfe88d62c │ │ │ │ + bge 0xfe88d564 │ │ │ │ addeq sl, lr, #4, 30 │ │ │ │ @ instruction: 0xf1014638 │ │ │ │ - @ instruction: 0xf7fc863b │ │ │ │ - strbteq pc, [r1], -r1, lsl #19 @ │ │ │ │ - bge 0xfe60d940 │ │ │ │ - blcs 0xf7068 │ │ │ │ - movwhi pc, #16451 @ 0x4043 @ │ │ │ │ - blvs 0xfe72b8fc │ │ │ │ + @ instruction: 0xf7fc8639 │ │ │ │ + @ instruction: 0x0661f97d │ │ │ │ + bge 0xfe60d878 │ │ │ │ + blcs 0xf6fa0 │ │ │ │ + movwhi pc, #8259 @ 0x2043 @ │ │ │ │ + blvs 0xfe72b834 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrbhi pc, [sp], r3 @ │ │ │ │ + ldrbhi pc, [fp], r3 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x91220 │ │ │ │ + blcc 0x91158 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ ldrtmi sl, [r9], -r2, lsl #21 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vmvn.i32 d19, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fffc55 │ │ │ │ + @ instruction: 0xf7fffc49 │ │ │ │ @ instruction: 0xf5b3ba79 │ │ │ │ @ instruction: 0xf0006fc0 │ │ │ │ - @ instruction: 0xf5b385b6 │ │ │ │ + @ instruction: 0xf5b385b4 │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ - @ instruction: 0xf5b385a1 │ │ │ │ + @ instruction: 0xf5b3859f │ │ │ │ @ instruction: 0xf47f6fa0 │ │ │ │ stmdage r4, {r2, r3, r5, r6, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf8e8f7fc │ │ │ │ + @ instruction: 0xf8daf7fc │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rscsne pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - ldc2 7, cr15, [ip], #-984 @ 0xfffffc28 │ │ │ │ - blt 0x18ce4ac │ │ │ │ + ldc2 7, cr15, [r0], #-984 @ 0xfffffc28 │ │ │ │ + blt 0x18ce3e4 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - strbhi pc, [r9], -r0 @ │ │ │ │ + strbhi pc, [r7], -r0 @ │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - strthi pc, [r1], -r0 │ │ │ │ + ldrhi pc, [pc], -r0 │ │ │ │ svcvs 0x0050f5b3 │ │ │ │ - bge 0x158d6c4 │ │ │ │ + bge 0x158d5fc │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - @ instruction: 0xf95cf7fc │ │ │ │ + @ instruction: 0xf95af7fc │ │ │ │ adceq r9, r0, #8, 22 @ 0x2000 │ │ │ │ - strhi pc, [fp], -r1, lsl #2 │ │ │ │ + strhi pc, [r9], -r1, lsl #2 │ │ │ │ @ instruction: 0xf0412b01 │ │ │ │ - stcvs 6, cr8, [fp, #-672]! @ 0xfffffd60 │ │ │ │ + stcvs 6, cr8, [fp, #-664]! @ 0xfffffd68 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0036f70 │ │ │ │ - mrrcvs 0, 13, r8, fp, cr11 │ │ │ │ + mrrcvs 0, 13, r8, fp, cr9 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x990fc │ │ │ │ - bge 0xf0d5f8 │ │ │ │ + blcs 0x99034 │ │ │ │ + bge 0xf0d530 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - andseq pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ + subvc pc, r9, #76, 12 @ 0x4c00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - stc2 7, cr15, [ip], {246} @ 0xf6 │ │ │ │ - blt 0xcce50c │ │ │ │ + stc2 7, cr15, [r0], {246} @ 0xf6 │ │ │ │ + blt 0xcce444 │ │ │ │ svcvs 0x0024f5b3 │ │ │ │ - subhi pc, r8, #1 │ │ │ │ + subhi pc, r6, #1 │ │ │ │ svcvs 0x0030f5b3 │ │ │ │ - eorhi pc, r2, #1 │ │ │ │ + eorhi pc, r0, #1 │ │ │ │ svcvs 0x0020f5b3 │ │ │ │ - bge 0x98d724 │ │ │ │ + bge 0x98d65c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - @ instruction: 0xf8d5f97b │ │ │ │ + @ instruction: 0xf8d5f977 │ │ │ │ mvneq r3, r8, asr #1 │ │ │ │ vmlsl.u8 , d3, d7 │ │ │ │ @ instruction: 0xf1012300 │ │ │ │ - blcs 0xb24d0 │ │ │ │ - bge 0x58d644 │ │ │ │ - tstpvs ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + blcs 0xb2400 │ │ │ │ + bge 0x58d57c │ │ │ │ + msrpl SPSR_fs, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strvc pc, [ip], #-585 @ 0xfffffdb7 │ │ │ │ + ldrbvs pc, [ip], #-585 @ 0xfffffdb7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - stc2l 7, cr15, [r6], #-1004 @ 0xfffffc14 │ │ │ │ - blt 0x14e568 │ │ │ │ + mrrc2 7, 15, pc, sl, cr11 @ │ │ │ │ + blt 0x14e4a0 │ │ │ │ svcvs 0x0064f5b3 │ │ │ │ - rschi pc, r2, r1 │ │ │ │ + rschi pc, r0, r1 │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ - sbchi pc, r6, r1 │ │ │ │ + sbchi pc, r4, r1 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ ldmibge r5!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - mvneq pc, sp, asr #18 │ │ │ │ + mvneq pc, r9, asr #18 │ │ │ │ stmibge sp!, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57f05dc │ │ │ │ @ instruction: 0x6d2aa9e8 │ │ │ │ stmdavc r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ mcrls 12, 0, r6, cr6, cr3, {0} │ │ │ │ svceq 0x000ef013 │ │ │ │ - b 0x12849c4 │ │ │ │ + b 0x12848fc │ │ │ │ teqmi r3, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf53f06d8 │ │ │ │ ubfxeq sl, sl, #19, #18 │ │ │ │ ldmibge r7, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xb71e0 │ │ │ │ - eorshi pc, r7, r4 │ │ │ │ + blcs 0xb7118 │ │ │ │ + eorshi pc, r5, r4 │ │ │ │ @ instruction: 0xf47f2b02 │ │ │ │ ldmdbvs r3, {r4, r6, r7, r8, fp, sp, pc}^ │ │ │ │ svceq 0x00e0f013 │ │ │ │ stmibge fp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - ldreq pc, [r5], #-584 @ 0xfffffdb8 │ │ │ │ + ldrtvc pc, [r5], #-1607 @ 0xfffff9b9 @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf00a4628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe2cd6e8 │ │ │ │ - @ instruction: 0xf7de4630 │ │ │ │ - @ instruction: 0x4605ffdb │ │ │ │ - @ instruction: 0xf7de4640 │ │ │ │ - @ instruction: 0x4606ffd7 │ │ │ │ - @ instruction: 0xf7de4638 │ │ │ │ - tstpcs r0, #844 @ p-variant is OBSOLETE @ 0x34c │ │ │ │ + stmdacs r0, {r0, r1, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xfe2cd620 │ │ │ │ + @ instruction: 0xf7df4630 │ │ │ │ + strmi pc, [r5], -sp, lsl #16 │ │ │ │ + @ instruction: 0xf7df4640 │ │ │ │ + strmi pc, [r6], -r9, lsl #16 │ │ │ │ + @ instruction: 0xf7df4638 │ │ │ │ + tstpcs r0, #327680 @ p-variant is OBSOLETE @ 0x50000 │ │ │ │ tstcs r0, r2, lsl #12 │ │ │ │ tstls r1, r8, lsr #12 │ │ │ │ ldrtmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0a59300 │ │ │ │ - @ instruction: 0xf7fff94b │ │ │ │ + @ instruction: 0xf7fff94f │ │ │ │ @ instruction: 0xf5b3ba71 │ │ │ │ @ instruction: 0xf0007f10 │ │ │ │ - @ instruction: 0xf5b387ca │ │ │ │ + @ instruction: 0xf5b387c8 │ │ │ │ @ instruction: 0xf0007f40 │ │ │ │ - @ instruction: 0xf5b3879d │ │ │ │ + @ instruction: 0xf5b3879b │ │ │ │ @ instruction: 0xf47f7f00 │ │ │ │ svcge 0x0004a99e │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - bls 0x28ea14 │ │ │ │ + bls 0x28e93c │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ setend le │ │ │ │ - bcs 0x132470 │ │ │ │ + bcs 0x1323a0 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ strcs r3, [sl], #-1279 @ 0xfffffb01 │ │ │ │ @ instruction: 0xf57f05d9 │ │ │ │ vmla.i8 d26, d25, d10 │ │ │ │ - vqdmlal.s , d16, d0[3] │ │ │ │ - bl 0x151330 │ │ │ │ + vorr.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + bl 0x151268 │ │ │ │ stmib sp, {r1, r7, r8, r9}^ │ │ │ │ vshl.s8 d20, d0, d9 │ │ │ │ - @ instruction: 0xf2c054dc │ │ │ │ + vaddhn.i16 d21, q0, q14 │ │ │ │ @ instruction: 0x46390433 │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ @ instruction: 0xf8543250 │ │ │ │ @ instruction: 0xf7fb2022 │ │ │ │ - @ instruction: 0xf7fffb25 │ │ │ │ + @ instruction: 0xf7fffb19 │ │ │ │ @ instruction: 0xf5b3b975 │ │ │ │ @ instruction: 0xf0016fc8 │ │ │ │ - @ instruction: 0xf5b38112 │ │ │ │ + @ instruction: 0xf5b38110 │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ - @ instruction: 0xf5b380ef │ │ │ │ + @ instruction: 0xf5b380ed │ │ │ │ @ instruction: 0xf47f6fc0 │ │ │ │ strtmi sl, [r1], -r8, ror #18 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - @ instruction: 0xf8c0f7fc │ │ │ │ + @ instruction: 0xf8bcf7fc │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ - bls 0x250e4c │ │ │ │ + bls 0x250d84 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ - strbhi pc, [r7, r1, lsl #2]! @ │ │ │ │ + strbhi pc, [r5, r1, lsl #2]! @ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ vmul.i8 q13, , q4 │ │ │ │ - vbic.i32 d22, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 , q8, d12 │ │ │ │ vcge.s8 d16, d9, d19 │ │ │ │ - vmov.i32 d22, #786432 @ 0x000c0000 │ │ │ │ + vmls.i d21, d0, d0[7] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7fb2022 │ │ │ │ - @ instruction: 0xf7fffc7d │ │ │ │ + @ instruction: 0xf7fffc71 │ │ │ │ @ instruction: 0xf5b3b947 │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ - @ instruction: 0xf1b38287 │ │ │ │ + @ instruction: 0xf1b38285 │ │ │ │ @ instruction: 0xf0017f80 │ │ │ │ - @ instruction: 0xf5b38262 │ │ │ │ + @ instruction: 0xf5b38260 │ │ │ │ @ instruction: 0xf47f6fa0 │ │ │ │ stmdaeq sl, {r1, r3, r4, r5, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ - b 0x1110b44 │ │ │ │ + b 0x1110a7c │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0xf6484313 │ │ │ │ - vrshr.s64 d17, d25, #64 │ │ │ │ + vrshr.s64 q8, , #64 │ │ │ │ vmov.i32 d16, #49920 @ 0x0000c300 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #13317 @ 0x3405 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f69308 │ │ │ │ - @ instruction: 0xf7fffba3 │ │ │ │ + @ instruction: 0xf7fffb97 │ │ │ │ vst2.8 {d27,d29}, [pc :64], fp │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldrbhi pc, [lr, #2] @ │ │ │ │ - strhi pc, [r1], -r0, lsl #4 │ │ │ │ + ldrbhi pc, [ip, #2] @ │ │ │ │ + ldrbhi pc, [pc, #512]! @ 0x90884 @ │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vqrshl.s8 d8, d3, d18 │ │ │ │ - vst4.32 {d24-d27}, [pc :256], r5 │ │ │ │ + vqrshl.s8 d8, d1, d18 │ │ │ │ + vst4.32 {d24-d27}, [pc :256], r3 │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldrhi pc, [sp, #-2] │ │ │ │ + ldrhi pc, [fp, #-2] │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdaeq sl, {r1, r3, r4, r5, r6, r7, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ @@ -131364,31 +131314,31 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ adcsvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x194e792 │ │ │ │ + blx 0x164e6ca │ │ │ │ ldmlt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vst1.8 {d24-d26}, [pc :256], r9 │ │ │ │ + vst1.8 {d24-d26}, [pc :256], r7 │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - strbthi pc, [r3], -r0, lsl #4 @ │ │ │ │ + strbthi pc, [r1], -r0, lsl #4 @ │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vrshl.s8 q4, q13, │ │ │ │ - vst1.64 {d24}, [pc :64] │ │ │ │ + vrshl.s8 q4, q12, │ │ │ │ + vst1.64 {d24}, [pc :64]! │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - strhi pc, [r3, #-2]! │ │ │ │ + strhi pc, [r1, #-2]! │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdaeq r2!, {r2, r4, r5, r7, fp, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ @@ -131399,20 +131349,20 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ adcsvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x7ce81e │ │ │ │ + blx 0x4ce756 │ │ │ │ ldmlt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vst1.16 {d24-d27}, [pc :64], r1 │ │ │ │ + vst1.16 {d24-d27}, [pc] │ │ │ │ vmlal.s q11, d16, d0[4] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ stmge r5, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ @@ -131422,23 +131372,23 @@ │ │ │ │ eormi pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r5], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r3, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - blx 0xffc4e878 │ │ │ │ + blx 0xff94e7b0 │ │ │ │ stmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - orrshi pc, sl, r2 │ │ │ │ - tstphi r9, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ + orrshi pc, r8, r2 │ │ │ │ + tstphi r7, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - msrhi SPSR_fsxc, r2 │ │ │ │ + msrhi SPSR_fsc, r2 │ │ │ │ svcvs 0x0050f5b3 │ │ │ │ - cmpphi r7, r2 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x0020f5b3 │ │ │ │ ldmdage r3, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ cmppeq r0, r1, lsl r0 @ p-variant is OBSOLETE │ │ │ │ stmdage pc, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ @ instruction: 0xf002030f │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ @@ -131446,631 +131396,630 @@ │ │ │ │ smlatbls r6, r3, ip, r0 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4323a904 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa5307 │ │ │ │ - @ instruction: 0xf7fffee7 │ │ │ │ + @ instruction: 0xf7fffedb │ │ │ │ vst2.8 {d27-d28}, [pc :256], r7 │ │ │ │ vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - rsbshi pc, ip, #2 │ │ │ │ + rsbshi pc, sl, #2 │ │ │ │ subsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ vqsub.s8 d4, d17, d3 │ │ │ │ - vst1.32 {d24-d27}, [pc :256], r3 │ │ │ │ + vst1.32 {d24-d27}, [pc :256], r1 │ │ │ │ vsubl.s8 q11, d0, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - adcshi pc, r2, #2 │ │ │ │ + adcshi pc, r0, #2 │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vst4.16 {d24-d27}, [pc :64], ip │ │ │ │ + vst4.16 {d24-d27}, [pc :64], sl │ │ │ │ vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldmdage r3, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf0040866 │ │ │ │ - stceq 3, cr0, [r2], #60 @ 0x3c │ │ │ │ - ldreq pc, [r0], -r6 │ │ │ │ - strmi pc, [r4, -r4, asr #7] │ │ │ │ + vmull.u8 q8, d20, d18 │ │ │ │ + stmdaeq r6!, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - vorr.i32 d20, #52736 @ 0x0000ce00 │ │ │ │ - @ instruction: 0xf1c73303 │ │ │ │ - tstmi sl, #32, 14 @ 0x800000 │ │ │ │ + strmi pc, [r4, -r4, asr #7] │ │ │ │ + ldreq pc, [r0], -r6 │ │ │ │ + @ instruction: 0xf004431a │ │ │ │ + @ instruction: 0xf1c7030f │ │ │ │ + tstmi lr, #32, 14 @ 0x800000 │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ - orrhi pc, r3, r3, asr #32 │ │ │ │ + orrhi pc, r1, r3, asr #32 │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf64aa904 │ │ │ │ - vqdmlal.s q8, d16, d1[2] │ │ │ │ + vmla.i8 d26, d10, d4 │ │ │ │ + vqdmlal.s , d16, d1[6] │ │ │ │ vcgt.s8 d16, d4, d8 │ │ │ │ vrshr.s64 q11, , #64 │ │ │ │ strcs r0, [r3, #-517] @ 0xfffffdfb │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7fb9707 │ │ │ │ - @ instruction: 0xf7fefda1 │ │ │ │ + @ instruction: 0xf7fefd95 │ │ │ │ @ instruction: 0xf5b3bfed │ │ │ │ @ instruction: 0xf0033f00 │ │ │ │ - vrhadd.s8 q4, , │ │ │ │ - @ instruction: 0xf5b381ca │ │ │ │ + vrhadd.s8 q4, , │ │ │ │ + @ instruction: 0xf5b381c8 │ │ │ │ @ instruction: 0xf0037f60 │ │ │ │ - vhsub.s8 d8, d17, d24 │ │ │ │ - @ instruction: 0xf5b3844a │ │ │ │ + vhsub.s8 d8, d17, d22 │ │ │ │ + @ instruction: 0xf5b38448 │ │ │ │ @ instruction: 0xf0037fc0 │ │ │ │ - vrshl.s8 d8, d9, d2 │ │ │ │ - blcs 0xfe0b2870 │ │ │ │ - ldrhi pc, [r2, #-3]! │ │ │ │ + vrshl.s8 d8, d7, d2 │ │ │ │ + blcs 0xfe0b27a0 │ │ │ │ + ldrhi pc, [r0, #-3]! │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ - ldrhi pc, [r6], #3 │ │ │ │ + ldrhi pc, [r4], #3 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ stmdage r4, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb9608 │ │ │ │ - vrecps.f32 , q12, │ │ │ │ + vrecps.f32 , q12, │ │ │ │ vmvn.i32 , #256 @ 0x00000100 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x00d8f43e │ │ │ │ stmlt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ msrvc SPSR_, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ @ instruction: 0xf001400b │ │ │ │ - @ instruction: 0xf5b382eb │ │ │ │ + @ instruction: 0xf5b382e9 │ │ │ │ @ instruction: 0xf47e3f80 │ │ │ │ stmdaeq sl, {r0, r1, r3, r6, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ movtmi pc, #9153 @ 0x23c1 @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ vsubw.u8 , , d4 │ │ │ │ movwls r1, #21376 @ 0x5380 │ │ │ │ @ instruction: 0xf0010c8b │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ stmdbge r4, {r1, r2, r9, ip, pc} │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #8, 12 @ 0x800000 │ │ │ │ @ instruction: 0xf7fb9307 │ │ │ │ - stmdacs r0, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdage r0!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpvs r4, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x00e8f5b3 │ │ │ │ ldmdbge r0, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x00b1f7fe │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ vmull.u8 q8, d17, d14 │ │ │ │ @ instruction: 0xf0063203 │ │ │ │ tstmi r6, #16, 12 @ 0x1000000 │ │ │ │ @ instruction: 0xf14105d9 │ │ │ │ - stmdaeq r3!, {r0, r1, r3, r4, r6, r7, r8, pc}^ │ │ │ │ - andeq pc, pc, #4 │ │ │ │ + stmiaeq r3!, {r0, r3, r4, r6, r7, r8, pc}^ │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - ldmeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r2, -r3, asr #20] │ │ │ │ - @ instruction: 0xf0086d03 │ │ │ │ - vmov.i16 d16, #192 @ 0x00c0 │ │ │ │ - b 0x12a128c │ │ │ │ - ldcvs 8, cr0, [fp], {2} │ │ │ │ - svceq 0x000ef013 │ │ │ │ - b 0x1284ea4 │ │ │ │ - b 0x11516a8 │ │ │ │ - ldrbeq r0, [sl], r8, lsl #6 │ │ │ │ - bichi pc, r0, r1, lsl #2 │ │ │ │ - stmdbcs r1, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - movweq pc, #4361 @ 0x1109 @ │ │ │ │ - blcs 0x8a1bb0 │ │ │ │ - @ instruction: 0x81b8f301 │ │ │ │ - @ instruction: 0xf0094628 │ │ │ │ - stmdacs r0, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmdage r4!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - addeq lr, r8, r9, asr #20 │ │ │ │ - blx 0xffe4cd06 │ │ │ │ - @ instruction: 0xf0914605 │ │ │ │ - strbteq pc, [r3], -sp, ror #30 @ │ │ │ │ - @ instruction: 0xf1424680 │ │ │ │ - movwcs r8, #14271 @ 0x37bf │ │ │ │ - ldrtmi r2, [r1], -r0, lsl #4 │ │ │ │ - stc2l 7, cr15, [lr, #888]! @ 0x378 │ │ │ │ - @ instruction: 0xff62f091 │ │ │ │ - movwcs r4, #13881 @ 0x3639 │ │ │ │ - strmi r2, [r4], -r0, lsl #4 │ │ │ │ - stc2l 7, cr15, [r6, #888]! @ 0x378 │ │ │ │ - vnmla.f64 d4, d29, d1 │ │ │ │ - @ instruction: 0xf6472f70 │ │ │ │ - vsra.s64 d20, d12, #64 │ │ │ │ - ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ - ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - movweq lr, #35586 @ 0x8b02 │ │ │ │ - @ instruction: 0xf6469302 │ │ │ │ + stmdaeq r3!, {r1, r8, sl, fp, sp, lr}^ │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + b 0x116ba00 │ │ │ │ + @ instruction: 0xf0120801 │ │ │ │ + tstle r6, lr, lsl #30 │ │ │ │ + movweq lr, #27207 @ 0x6a47 │ │ │ │ + movweq lr, #35395 @ 0x8a43 │ │ │ │ + @ instruction: 0xf10106da │ │ │ │ + vsra.u64 d24, d31, #60 │ │ │ │ + @ instruction: 0xf1092901 │ │ │ │ + ldrtmi r0, [fp], #-769 @ 0xfffffcff │ │ │ │ + vqrdmulh.s d2, d1, d16 │ │ │ │ + @ instruction: 0x462881b7 │ │ │ │ + cdp2 0, 10, cr15, cr8, cr9, {0} │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + b 0x12faa80 │ │ │ │ + @ instruction: 0xf0920087 │ │ │ │ + @ instruction: 0x4605fbfb │ │ │ │ + @ instruction: 0xff72f091 │ │ │ │ + strmi r0, [r7], -r3, ror #12 │ │ │ │ + ldrhi pc, [lr, r2, asr #2]! │ │ │ │ + andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf7de4631 │ │ │ │ + @ instruction: 0xf091fe21 │ │ │ │ + strbmi pc, [r1], -r7, ror #30 @ │ │ │ │ + andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf7de4604 │ │ │ │ + blmi 0xff110280 │ │ │ │ + svccs 0x0070ee1d │ │ │ │ + orrsmi pc, ip, r7, asr #12 │ │ │ │ + orrseq pc, r4, r0, asr #5 │ │ │ │ + ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ + @ instruction: 0xf64658d2 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ - ldrmi r2, [r5], #-917 @ 0xfffffc6b │ │ │ │ + ldrmi r2, [r7], #-917 @ 0xfffffc6b │ │ │ │ + smladls r2, r5, r4, r4 │ │ │ │ ldmdavs fp, {r8, sl, ip, pc} │ │ │ │ strtmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - mrc2 0, 4, pc, cr4, cr2, {4} │ │ │ │ + mrc2 0, 4, pc, cr10, cr2, {4} │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - mcr2 7, 2, pc, cr0, cr14, {6} @ │ │ │ │ - svclt 0x00eaf7fe │ │ │ │ - ldrne pc, [r9, -r8, asr #12] │ │ │ │ + mrc2 7, 3, pc, cr4, cr14, {6} │ │ │ │ + svclt 0x00ecf7fe │ │ │ │ + ldrbeq pc, [r9, -r8, asr #12] @ │ │ │ │ ldreq pc, [r3, -r0, asr #5] │ │ │ │ - orrsvc pc, r9, #72, 4 @ 0x80000004 │ │ │ │ + bicsvs pc, r9, #72, 4 @ 0x80000004 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0000f1b9 │ │ │ │ sadd16mi fp, pc, r8 @ │ │ │ │ - blt 0x118eb40 │ │ │ │ + blt 0x120ea74 │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ - svcge 0x0011f47e │ │ │ │ + svcge 0x0013f47e │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d0460 │ │ │ │ + blls 0x2d0394 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r1, r3, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r2, r3, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vmov.i32 d23, #3328 @ 0x00000d00 │ │ │ │ + vmvn.i32 d22, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fef8dd │ │ │ │ - stmdage r4, {r0, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - ldc2l 7, cr15, [ip, #-1004]! @ 0xfffffc14 │ │ │ │ + @ instruction: 0xf7fef8d3 │ │ │ │ + stmdage r4, {r0, r1, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + ldc2l 7, cr15, [r0, #-1004]! @ 0xfffffc14 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsccs pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8d0f7f6 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr4, cr14, {7} │ │ │ │ + @ instruction: 0xf8c6f7f6 │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr6, cr14, {7} │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ ldc2l 7, cr15, [ip, #1004]! @ 0x3ec │ │ │ │ adceq r9, r2, #8, 22 @ 0x2000 │ │ │ │ rschi pc, r3, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf0412b01 │ │ │ │ stcvs 3, cr8, [fp, #-248]! @ 0xffffff08 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ mrrcvs 5, 0, r8, fp, cr13 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x997bc │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr9, cr14, {1} │ │ │ │ + blcs 0x996f0 │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr11, cr14, {1} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - sbccc pc, r9, #80740352 @ 0x4d00000 │ │ │ │ + andcc pc, r1, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf8acf7f6 │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr0, cr14, {7} │ │ │ │ + @ instruction: 0xf8a2f7f6 │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr2, cr14, {7} │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ ldc2l 7, cr15, [r8, #1004] @ 0x3ec │ │ │ │ adceq r9, r1, #8, 22 @ 0x2000 │ │ │ │ adchi pc, r3, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf0412b01 │ │ │ │ stcvs 3, cr8, [fp, #-752]! @ 0xfffffd10 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ mrrcvs 4, 15, r8, fp, cr13 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x99804 │ │ │ │ - mrcge 4, 5, APSR_nzcv, cr5, cr14, {1} │ │ │ │ + blcs 0x99738 │ │ │ │ + mrcge 4, 5, APSR_nzcv, cr7, cr14, {1} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - eorscs pc, r9, #80740352 @ 0x4d00000 │ │ │ │ + rsbsne pc, r1, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf888f7f6 │ │ │ │ - mcrlt 7, 5, pc, cr12, cr14, {7} @ │ │ │ │ + @ instruction: 0xf87ef7f6 │ │ │ │ + mcrlt 7, 5, pc, cr14, cr14, {7} @ │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ ldc2 7, cr15, [r4, #1004]! @ 0x3ec │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ adceq r9, r1, #8, 20 @ 0x8000 │ │ │ │ orrvs pc, r0, #201326595 @ 0xc000003 │ │ │ │ eorhi pc, r1, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - bcs 0xfc6a8 │ │ │ │ + bcs 0xfc5e4 │ │ │ │ strhi pc, [r2], #66 @ 0x42 │ │ │ │ - blvs 0xfe72c0ec │ │ │ │ + blvs 0xfe72c020 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strbthi pc, [r6], r2 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x91a10 │ │ │ │ + blcc 0x91944 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - ldrtmi sl, [r9], -sl, lsl #29 │ │ │ │ + ldrtmi sl, [r9], -ip, lsl #29 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vrshr.s64 d23, d17, #64 │ │ │ │ + vmlal.s q11, d16, d1[6] │ │ │ │ @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fef85d │ │ │ │ - svcge 0x0004be81 │ │ │ │ + @ instruction: 0xf7fef853 │ │ │ │ + svcge 0x0004be83 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - blls 0x2d029c │ │ │ │ + blls 0x2d01d0 │ │ │ │ setend be │ │ │ │ - blcs 0xf1388 │ │ │ │ + blcs 0xf12bc │ │ │ │ msrhi SPSR_xc, #65 @ 0x41 │ │ │ │ - blvs 0xfe72c134 │ │ │ │ + blvs 0xfe72c068 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strthi pc, [r4], #2 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x91a58 │ │ │ │ + blcc 0x9198c │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - ldrtmi sl, [r9], -r6, ror #28 │ │ │ │ + ldrtmi sl, [r9], -r8, ror #28 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vsubl.s8 q11, d0, d17 │ │ │ │ + vmov.i32 , #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fef839 │ │ │ │ - svcge 0x0004be5d │ │ │ │ + @ instruction: 0xf7fef82f │ │ │ │ + svcge 0x0004be5f │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ stcvs 13, cr15, [fp, #-564]! @ 0xfffffdcc │ │ │ │ @ instruction: 0xf013695b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blls 0x2bc614 │ │ │ │ - blcs 0xdf8d4 │ │ │ │ - mcrge 6, 2, pc, cr13, cr14, {1} @ │ │ │ │ + blls 0x2bc550 │ │ │ │ + blcs 0xdf808 │ │ │ │ + mcrge 6, 2, pc, cr15, cr14, {1} @ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ sbcscs pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf820f7f6 │ │ │ │ - mcrlt 7, 2, pc, cr4, cr14, {7} @ │ │ │ │ + @ instruction: 0xf816f7f6 │ │ │ │ + mcrlt 7, 2, pc, cr6, cr14, {7} @ │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d02c4 │ │ │ │ + blls 0x2d01f8 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r2, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d7, d24 │ │ │ │ - vmov.i32 d16, #3328 @ 0x00000d00 │ │ │ │ + stmdbge r4, {r1, r2, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6464628 │ │ │ │ + vmvn.i32 d23, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fef80f │ │ │ │ - stmdage r4, {r0, r1, r4, r5, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fef805 │ │ │ │ + stmdage r4, {r0, r2, r4, r5, r9, sl, fp, ip, sp, pc} │ │ │ │ stc2l 7, cr15, [r4, #-1004]! @ 0xfffffc14 │ │ │ │ - blcs 0x177934 │ │ │ │ - mcrge 4, 1, pc, cr11, cr14, {1} @ │ │ │ │ + blcs 0x177868 │ │ │ │ + mcrge 4, 1, pc, cr13, cr14, {1} @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ andeq pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xfffef7f5 │ │ │ │ - mcrlt 7, 1, pc, cr2, cr14, {7} @ │ │ │ │ + @ instruction: 0xfff4f7f5 │ │ │ │ + mcrlt 7, 1, pc, cr4, cr14, {7} @ │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d0280 │ │ │ │ + blls 0x2d01b4 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r1, r3, r4, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r2, r3, r4, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ - vmov.i32 d19, #1280 @ 0x00000500 │ │ │ │ + vmov.i32 q9, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7feffed │ │ │ │ - svcge 0x0004be11 │ │ │ │ + @ instruction: 0xf7feffe3 │ │ │ │ + svcge 0x0004be13 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - blls 0x2d025c │ │ │ │ + blls 0x2d0190 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - ldrtmi sl, [r9], -r8, lsl #28 │ │ │ │ + ldrtmi sl, [r9], -sl, lsl #28 │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vrshr.s64 d23, d13, #64 │ │ │ │ + vrshr.s64 d22, d29, #64 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7feffdb │ │ │ │ - stmdage r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feffd1 │ │ │ │ + stmdage r4, {r0, r9, sl, fp, ip, sp, pc} │ │ │ │ ldc2 7, cr15, [r0, #-1004]! @ 0xfffffc14 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ subsvc pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xffcef7f5 │ │ │ │ - ldcllt 7, cr15, [r2, #1016]! @ 0x3f8 │ │ │ │ + @ instruction: 0xffc4f7f5 │ │ │ │ + ldcllt 7, cr15, [r4, #1016]! @ 0x3f8 │ │ │ │ vmlal.u8 q13, d4, d4 │ │ │ │ @ instruction: 0xf7fb5401 │ │ │ │ - stmdbge r4, {r0, r1, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stccs 6, cr4, [r2], {40} @ 0x28 │ │ │ │ strbhi pc, [r8, #-1]! @ │ │ │ │ @ instruction: 0xf0012c03 │ │ │ │ stccs 5, cr8, [r1], {93} @ 0x5d │ │ │ │ vrecps.f32 d27, d8, d5 │ │ │ │ - vqsub.s8 d20, d8, d21 │ │ │ │ - vrshr.s64 d21, d13, #64 │ │ │ │ + vqsub.s8 , q4, │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ vmov.i32 d16, #768 @ 0x00000300 │ │ │ │ @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7feffb3 │ │ │ │ - svcge 0x0004bdd7 │ │ │ │ + @ instruction: 0xf7feffa9 │ │ │ │ + svcge 0x0004bdd9 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0x0664fc73 │ │ │ │ - stclge 5, cr15, [pc, #248] @ 0x90ec8 │ │ │ │ - blcs 0x1779f4 │ │ │ │ - stclge 4, cr15, [fp, #248] @ 0xf8 │ │ │ │ + strbteq pc, [r4], -sp, ror #24 @ │ │ │ │ + ldclge 5, cr15, [r1, #248] @ 0xf8 │ │ │ │ + blcs 0x177928 │ │ │ │ + stclge 4, cr15, [sp, #248] @ 0xf8 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ eorseq pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff9ef7f5 │ │ │ │ - stcllt 7, cr15, [r2, #1016] @ 0x3f8 │ │ │ │ - addeq pc, r7, r6, ror #8 │ │ │ │ + @ instruction: 0xff94f7f5 │ │ │ │ + stcllt 7, cr15, [r4, #1016] @ 0x3f8 │ │ │ │ + addeq pc, r7, r0, lsr r5 @ │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ stcvs 12, cr15, [fp, #-964]! @ 0xfffffc3c │ │ │ │ @ instruction: 0xf013695b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blls 0x2bc4dc │ │ │ │ - blcs 0xdfa0c │ │ │ │ - ldcge 6, cr15, [r1, #248]! @ 0xf8 │ │ │ │ + blls 0x2bc418 │ │ │ │ + blcs 0xdf940 │ │ │ │ + ldcge 6, cr15, [r3, #248]! @ 0xf8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ subscs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff84f7f5 │ │ │ │ - stclt 7, cr15, [r8, #1016]! @ 0x3f8 │ │ │ │ + @ instruction: 0xff7af7f5 │ │ │ │ + stclt 7, cr15, [sl, #1016]! @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - strbteq pc, [r6], -r5, asr #24 @ │ │ │ │ - stcge 5, cr15, [r1, #248]! @ 0xf8 │ │ │ │ - blcs 0x177a50 │ │ │ │ - ldcge 4, cr15, [sp, #248] @ 0xf8 │ │ │ │ + @ instruction: 0x0666fc3f │ │ │ │ + stcge 5, cr15, [r3, #248]! @ 0xf8 │ │ │ │ + blcs 0x177984 │ │ │ │ + ldcge 4, cr15, [pc, #248] @ 0x90e60 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbne pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff70f7f5 │ │ │ │ - ldclt 7, cr15, [r4, #1016] @ 0x3f8 │ │ │ │ + @ instruction: 0xff66f7f5 │ │ │ │ + ldclt 7, cr15, [r6, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d0164 │ │ │ │ + blls 0x2d0098 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r2, r3, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r2, r3, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vmlal.s , d16, d1[5] │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7feff5f │ │ │ │ - stmdage r4, {r0, r1, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - stc2 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ + @ instruction: 0xf7feff55 │ │ │ │ + stmdage r4, {r0, r2, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + ldc2 7, cr15, [sl], {251} @ 0xfb │ │ │ │ @ instruction: 0xf53e0666 │ │ │ │ - blls 0x2bc468 │ │ │ │ + blls 0x2bc3a4 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r3, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r3, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ vmlal.s q8, d16, d1[3] │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7feff4b │ │ │ │ - stmdage r4, {r0, r1, r2, r3, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff41 │ │ │ │ + stmdage r4, {r0, r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ stc2 7, cr15, [r0], #1004 @ 0x3ec │ │ │ │ - blcs 0x177abc │ │ │ │ - stclge 4, cr15, [r7, #-248]! @ 0xffffff08 │ │ │ │ + blcs 0x1779f0 │ │ │ │ + stclge 4, cr15, [r9, #-248]! @ 0xffffff08 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - adcsne pc, r9, #72, 4 @ 0x80000004 │ │ │ │ + rscseq pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - @ instruction: 0xff3af7f5 │ │ │ │ - ldcllt 7, cr15, [lr, #-1016] @ 0xfffffc08 │ │ │ │ + @ instruction: 0xff30f7f5 │ │ │ │ + stcllt 7, cr15, [r0, #-1016]! @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d00f8 │ │ │ │ + blls 0x2d002c │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r1, r2, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r3, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7feff29 │ │ │ │ - stmdage r4, {r0, r2, r3, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff1f │ │ │ │ + stmdage r4, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ ldc2l 7, cr15, [lr], #-1004 @ 0xfffffc14 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbsvs pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff1cf7f5 │ │ │ │ - stcllt 7, cr15, [r0, #-1016] @ 0xfffffc08 │ │ │ │ + @ instruction: 0xff12f7f5 │ │ │ │ + stcllt 7, cr15, [r2, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d00bc │ │ │ │ + blls 0x2cfff0 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r3, r4, r5, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r3, r4, r5, r8, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ - vmlal.s q9, d16, d1[7] │ │ │ │ + vsubl.s8 q9, d0, d29 │ │ │ │ @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7feff0b │ │ │ │ - stmdage r4, {r0, r1, r2, r3, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfeb4ef06 │ │ │ │ + @ instruction: 0xf7feff01 │ │ │ │ + stmdage r4, {r0, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ + blx 0xfe84ee3a │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorscc pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 7, pc, cr14, cr5, {7} │ │ │ │ - stclt 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ + mrc2 7, 7, pc, cr4, cr5, {7} │ │ │ │ + stclt 7, cr15, [r4, #-1016]! @ 0xfffffc08 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - stc2 7, cr15, [r6], {251} @ 0xfb │ │ │ │ + stc2 7, cr15, [r4], {251} @ 0xfb │ │ │ │ vqdmlal.s q9, d0, d0[0] │ │ │ │ - bls 0x291bbc │ │ │ │ - blcs 0xa0fcc │ │ │ │ + bls 0x291af0 │ │ │ │ + blcs 0xa0f00 │ │ │ │ mvnhi pc, r1 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - ldcge 4, cr15, [r1, #-504] @ 0xfffffe08 │ │ │ │ + ldcge 4, cr15, [r3, #-504] @ 0xfffffe08 │ │ │ │ @ instruction: 0xf0422a01 │ │ │ │ stcvs 3, cr8, [fp, #-548]! @ 0xfffffddc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ mrrcvs 5, 11, r8, fp, cr7 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x99b70 │ │ │ │ - ldclge 4, cr15, [pc], #248 @ 0x91068 │ │ │ │ + blcs 0x99aa4 │ │ │ │ + stcge 4, cr15, [r1, #-248] @ 0xffffff08 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rscvc pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ + andsvc pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - mrc2 7, 6, pc, cr2, cr5, {7} │ │ │ │ - ldcllt 7, cr15, [r6], #1016 @ 0x3f8 │ │ │ │ + mcr2 7, 6, pc, cr8, cr5, {7} @ │ │ │ │ + ldcllt 7, cr15, [r8], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d0028 │ │ │ │ - blcs 0xdfb94 │ │ │ │ - stclge 6, cr15, [sp], #248 @ 0xf8 │ │ │ │ + blls 0x2cff5c │ │ │ │ + blcs 0xdfac8 │ │ │ │ + stclge 6, cr15, [pc], #248 @ 0x90fc0 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbsne pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 6, pc, cr0, cr5, {7} @ │ │ │ │ - stcllt 7, cr15, [r4], #1016 @ 0x3f8 │ │ │ │ + mrc2 7, 5, pc, cr6, cr5, {7} │ │ │ │ + stcllt 7, cr15, [r6], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - strbteq pc, [r4], -r1, lsl #23 @ │ │ │ │ - ldclge 5, cr15, [sp], {62} @ 0x3e │ │ │ │ - blcs 0x177bd8 │ │ │ │ - ldclge 4, cr15, [r9], {62} @ 0x3e │ │ │ │ + @ instruction: 0x0664fb7b │ │ │ │ + ldclge 5, cr15, [pc], {62} @ 0x3e │ │ │ │ + blcs 0x177b0c │ │ │ │ + ldclge 4, cr15, [fp], {62} @ 0x3e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ addeq pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 5, pc, cr12, cr5, {7} @ │ │ │ │ - ldcllt 7, cr15, [r0], {254} @ 0xfe │ │ │ │ + mcr2 7, 5, pc, cr2, cr5, {7} @ │ │ │ │ + ldcllt 7, cr15, [r2], {254} @ 0xfe │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cffdc │ │ │ │ + blls 0x2cff10 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r3, r6, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r3, r6, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vrshr.s64 d23, d5, #64 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fefe9b │ │ │ │ - stmdage r4, {r0, r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xffccefe6 │ │ │ │ - blcs 0x177c1c │ │ │ │ - ldcge 4, cr15, [r7], #248 @ 0xf8 │ │ │ │ + @ instruction: 0xf7fefe91 │ │ │ │ + stmdage r4, {r0, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ + blx 0xffccef1a │ │ │ │ + blcs 0x177b50 │ │ │ │ + ldcge 4, cr15, [r9], #248 @ 0xf8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - eorscc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + rsbscs pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - mcr2 7, 4, pc, cr10, cr5, {7} @ │ │ │ │ - stclt 7, cr15, [lr], #1016 @ 0x3f8 │ │ │ │ + mcr2 7, 4, pc, cr0, cr5, {7} @ │ │ │ │ + ldclt 7, cr15, [r0], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cff98 │ │ │ │ + blls 0x2cfecc │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r1, r2, r5, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r3, r5, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ + vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7fefe79 │ │ │ │ - stmdage r4, {r0, r2, r3, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xff44f02a │ │ │ │ - blcs 0x177c60 │ │ │ │ - ldcge 4, cr15, [r5], {62} @ 0x3e │ │ │ │ + @ instruction: 0xf7fefe6f │ │ │ │ + stmdage r4, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ + blx 0xff44ef5e │ │ │ │ + blcs 0x177b94 │ │ │ │ + ldcge 4, cr15, [r7], {62} @ 0x3e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ subscs pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 3, pc, cr8, cr5, {7} @ │ │ │ │ - stclt 7, cr15, [ip], {254} @ 0xfe │ │ │ │ + mrc2 7, 2, pc, cr14, cr5, {7} │ │ │ │ + stclt 7, cr15, [lr], {254} @ 0xfe │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cff54 │ │ │ │ - blcs 0xdfc68 │ │ │ │ - stcge 6, cr15, [r3], {62} @ 0x3e │ │ │ │ + blls 0x2cfe88 │ │ │ │ + blcs 0xdfb9c │ │ │ │ + stcge 6, cr15, [r5], {62} @ 0x3e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rscne pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 2, pc, cr6, cr5, {7} │ │ │ │ - ldcllt 7, cr15, [sl], #-1016 @ 0xfffffc08 │ │ │ │ + mcr2 7, 2, pc, cr12, cr5, {7} @ │ │ │ │ + ldcllt 7, cr15, [ip], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - @ instruction: 0x0667fb17 │ │ │ │ - ldclge 5, cr15, [r3], #-248 @ 0xffffff08 │ │ │ │ - blcs 0x177cac │ │ │ │ - stclge 4, cr15, [pc], #-248 @ 0x90f98 │ │ │ │ + @ instruction: 0x0667fb11 │ │ │ │ + ldclge 5, cr15, [r5], #-248 @ 0xffffff08 │ │ │ │ + blcs 0x177be0 │ │ │ │ + ldclge 4, cr15, [r1], #-248 @ 0xffffff08 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ andsne pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 2, pc, cr2, cr5, {7} @ │ │ │ │ - stcllt 7, cr15, [r6], #-1016 @ 0xfffffc08 │ │ │ │ + mrc2 7, 1, pc, cr8, cr5, {7} │ │ │ │ + stcllt 7, cr15, [r8], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cff08 │ │ │ │ + blls 0x2cfe3c │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r1, r2, r3, r4, r6, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r5, r6, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vrshr.s64 d23, d29, #64 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fefe31 │ │ │ │ - stmdage r4, {r0, r2, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfe24f0ba │ │ │ │ - blcs 0x177cf0 │ │ │ │ - mcrrge 4, 3, pc, sp, cr14 @ │ │ │ │ + @ instruction: 0xf7fefe27 │ │ │ │ + stmdage r4, {r0, r1, r2, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ + blx 0xfe24efee │ │ │ │ + blcs 0x177c24 │ │ │ │ + mcrrge 4, 3, pc, pc, cr14 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - rsbcc pc, r5, #72, 4 @ 0x80000004 │ │ │ │ + adccs pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - mcr2 7, 1, pc, cr0, cr5, {7} @ │ │ │ │ - mcrrlt 7, 15, pc, r4, cr14 @ │ │ │ │ + mrc2 7, 0, pc, cr6, cr5, {7} │ │ │ │ + mcrrlt 7, 15, pc, r6, cr14 @ │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ stmdbge r4, {r0, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ - vsubl.s8 , d16, d1 │ │ │ │ + vmlal.s q11, d16, d1[0] │ │ │ │ @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7fefe13 │ │ │ │ - svcge 0x0004bc37 │ │ │ │ + @ instruction: 0xf7fefe09 │ │ │ │ + svcge 0x0004bc39 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - blls 0x2cfe08 │ │ │ │ + blls 0x2cfd3c │ │ │ │ @ instruction: 0xf10002a2 │ │ │ │ - blcs 0xf2f64 │ │ │ │ + blcs 0xf2e98 │ │ │ │ orrshi pc, r6, r1, asr #32 │ │ │ │ - blvs 0xfe72c5c8 │ │ │ │ + blvs 0xfe72c4fc │ │ │ │ svcvs 0x0070f412 │ │ │ │ movwhi pc, #40962 @ 0xa002 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x91eec │ │ │ │ + blcc 0x91e20 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0x4639ac1c │ │ │ │ + @ instruction: 0x4639ac1e │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmlal.s q9, d0, d1[6] │ │ │ │ + vsubl.s8 , d16, d17 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7fefdef │ │ │ │ - svcge 0x0004bc13 │ │ │ │ + @ instruction: 0xf7fefde5 │ │ │ │ + svcge 0x0004bc15 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ adceq pc, r1, #27648 @ 0x6c00 │ │ │ │ - stcge 5, cr15, [fp], {62} @ 0x3e │ │ │ │ - blcs 0xf7d7c │ │ │ │ + stcge 5, cr15, [sp], {62} @ 0x3e │ │ │ │ + blcs 0xf7cb0 │ │ │ │ rschi pc, r2, #66 @ 0x42 │ │ │ │ - blvs 0xfe72c610 │ │ │ │ + blvs 0xfe72c544 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strthi pc, [r6], #2 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x91f34 │ │ │ │ + blcc 0x91e68 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0x4639abf8 │ │ │ │ + @ instruction: 0x4639abfa │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vsubl.s8 , d16, d17 │ │ │ │ + vrshr.s64 q8, , #64 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7fefdcb │ │ │ │ - stmdage r4, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - blx 0x8cf186 │ │ │ │ - blcs 0x177dbc │ │ │ │ - blge 0xffa8e298 │ │ │ │ + @ instruction: 0xf7fefdc1 │ │ │ │ + stmdage r4, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + blx 0x8cf0ba │ │ │ │ + blcs 0x177cf0 │ │ │ │ + blge 0xffb0e1cc │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ andcs pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - ldc2 7, cr15, [sl, #980]! @ 0x3d4 │ │ │ │ - bllt 0xff84f1ac │ │ │ │ + ldc2 7, cr15, [r0, #980]! @ 0x3d4 │ │ │ │ + bllt 0xff8cf0e0 │ │ │ │ vmull.u8 q8, d20, d11 │ │ │ │ @ instruction: 0xf0033203 │ │ │ │ @ instruction: 0xf0040310 │ │ │ │ - b 0x1151200 │ │ │ │ + b 0x1151134 │ │ │ │ stmiaeq r2!, {r1, r8, r9, sl}^ │ │ │ │ vqdmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0xf0020330 │ │ │ │ eormi r0, r3, r0, lsl r2 │ │ │ │ vmul.i q8, q2, d1[2] │ │ │ │ @ instruction: 0xf0014403 │ │ │ │ tstmi r4, #16, 2 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ - b 0x10d1a68 │ │ │ │ + b 0x10d199c │ │ │ │ addsmi r0, r3, #0, 12 │ │ │ │ @ instruction: 0x81b2f002 │ │ │ │ rsbshi pc, r5, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf0022b40 │ │ │ │ subcs r8, r0, #196, 2 @ 0x31 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - vstmdbvs fp!, {d10-} │ │ │ │ + vstmdbvs fp!, {d10-} │ │ │ │ @ instruction: 0xf413695b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - stmdbge r4, {r1, r2, r3, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d7, d24 │ │ │ │ - vsubl.s8 q8, d16, d17 │ │ │ │ + stmdbge r4, {r4, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6464628 │ │ │ │ + vmlal.s , d16, d1[0] │ │ │ │ movwcs r0, #4616 @ 0x1208 │ │ │ │ strvs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ movwls r9, #34566 @ 0x8706 │ │ │ │ - ldc2l 7, cr15, [sl, #-980]! @ 0xfffffc2c │ │ │ │ - bllt 0xfe84f22c │ │ │ │ + ldc2l 7, cr15, [r0, #-980]! @ 0xfffffc2c │ │ │ │ + bllt 0xfe8cf160 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cfd78 │ │ │ │ + blls 0x2cfcac │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - stmdbge r4, {r1, r2, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r3, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ vrshr.s64 d17, d17, #64 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fefd69 │ │ │ │ - svcge 0x0004bb8d │ │ │ │ + @ instruction: 0xf7fefd5f │ │ │ │ + svcge 0x0004bb8f │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - blls 0x2cfcb4 │ │ │ │ + blls 0x2cfbe8 │ │ │ │ @ instruction: 0xf10002a2 │ │ │ │ - blcs 0xf3138 │ │ │ │ + blcs 0xf306c │ │ │ │ subhi pc, r9, r1, asr #32 │ │ │ │ - blvs 0xfe72c71c │ │ │ │ + blvs 0xfe72c650 │ │ │ │ svcvs 0x0070f412 │ │ │ │ subhi pc, r2, #2 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92040 │ │ │ │ + blcc 0x91f74 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0x4639ab72 │ │ │ │ + @ instruction: 0x4639ab74 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vsubl.s8 , d16, d9 │ │ │ │ + vmlal.s q10, d16, d1[0] │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7fefd45 │ │ │ │ - fstmiaxeq fp, {d11-d62} @ Deprecated │ │ │ │ + @ instruction: 0xf7fefd3b │ │ │ │ + fstmiaxeq fp, {d11-d63} @ Deprecated │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andeq pc, pc, r4 │ │ │ │ streq lr, [r2, -r3, asr #20] │ │ │ │ movtcs r0, #2274 @ 0x8e2 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r0, #2 │ │ │ │ @@ -132080,529 +132029,529 @@ │ │ │ │ subcs r4, r0, #20, 6 @ 0x50000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ streq lr, [r0], -r1, asr #20 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ subcs r8, r0, #220, 8 @ 0xdc000000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - blcs 0x10b25e4 │ │ │ │ - blge 0x110e4e4 │ │ │ │ + blcs 0x10b2518 │ │ │ │ + blge 0x118e418 │ │ │ │ ldmdbvs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ svcmi 0x0070f413 │ │ │ │ - blge 0xf8e3f0 │ │ │ │ + blge 0x100e324 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - rsbne pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + addeq pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r6, #29700 @ 0x7404 │ │ │ │ strls r2, [r6, -r0, lsl #6] │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fefd07 │ │ │ │ - stmdage r4, {r0, r1, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf9a6f7fb │ │ │ │ + @ instruction: 0xf7fefcfd │ │ │ │ + stmdage r4, {r0, r2, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf99af7fb │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ adcne pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - ldc2l 7, cr15, [sl], #980 @ 0x3d4 │ │ │ │ - bllt 0x84f32c │ │ │ │ + ldc2l 7, cr15, [r0], #980 @ 0x3d4 │ │ │ │ + bllt 0x8cf260 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ stmdbge r4, {r0, r1, r2, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ - vrshr.s64 d17, d1, #64 │ │ │ │ + vrshr.s64 q8, , #64 │ │ │ │ @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7fefced │ │ │ │ - @ instruction: 0xf44fbb11 │ │ │ │ + @ instruction: 0xf7fefce3 │ │ │ │ + @ instruction: 0xf44fbb13 │ │ │ │ vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldrthi pc, [r5], -r1 @ │ │ │ │ addshi pc, r0, #268435456 @ 0x10000000 │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst1.16 {d24-d26}, [pc :64], r3 │ │ │ │ vsubl.s8 q11, d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0xfff0e574 │ │ │ │ - @ instruction: 0xf001084e │ │ │ │ - stceq 3, cr0, [sl], {15} │ │ │ │ - ldreq pc, [r0], -r6 │ │ │ │ + bge 0xfff8e4a8 │ │ │ │ + vmull.u8 q8, d17, d10 │ │ │ │ + stmdaeq lr, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - vorr.i32 d20, #40448 @ 0x00009e00 │ │ │ │ - vabdl.u8 q10, d1, d3 │ │ │ │ - @ instruction: 0xf1c73303 │ │ │ │ - tstmi sl, #16, 14 @ 0x400000 │ │ │ │ + strmi pc, [r3, -r1, asr #7] │ │ │ │ + ldreq pc, [r0], -r6 │ │ │ │ + @ instruction: 0xf001431a │ │ │ │ + @ instruction: 0xf1c7030f │ │ │ │ + tstmi lr, #16, 14 @ 0x400000 │ │ │ │ strbeq pc, [r0], #-17 @ 0xffffffef @ │ │ │ │ strbhi pc, [r1], #-66 @ 0xffffffbe @ │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ vmla.i8 d26, d10, d4 │ │ │ │ - vqdmlal.s , d0, d1[3] │ │ │ │ + vqdmlal.s q11, d0, d1[7] │ │ │ │ @ instruction: 0xf6450308 │ │ │ │ vrshr.s64 d19, d21, #64 │ │ │ │ strcs r0, [r2, #-517] @ 0xfffffdfb │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - @ instruction: 0xf7feffe9 │ │ │ │ - @ instruction: 0xf5b3bad3 │ │ │ │ + @ instruction: 0xf7feffdf │ │ │ │ + @ instruction: 0xf5b3bad5 │ │ │ │ @ instruction: 0xf0016f20 │ │ │ │ vaba.s8 q4, , │ │ │ │ @ instruction: 0xf5b381c4 │ │ │ │ @ instruction: 0xf0026f00 │ │ │ │ @ instruction: 0xf5b3804f │ │ │ │ @ instruction: 0xf47e6f10 │ │ │ │ - stmdaeq lr, {r2, r6, r7, r9, fp, sp, pc}^ │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - @ instruction: 0xf0060c8a │ │ │ │ - @ instruction: 0xf0020610 │ │ │ │ - tstmi lr, #16, 4 │ │ │ │ - strmi pc, [r3, -r1, asr #7] │ │ │ │ + vstmiaeq sl, {s20-s217} │ │ │ │ movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ + @ instruction: 0xf002084e │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + @ instruction: 0xf0064703 │ │ │ │ + tstmi sl, #16, 12 @ 0x1000000 │ │ │ │ + movweq pc, #61441 @ 0xf001 @ │ │ │ │ ldreq pc, [r0, -r7, asr #3] │ │ │ │ - @ instruction: 0xf011431a │ │ │ │ + @ instruction: 0xf011431e │ │ │ │ @ instruction: 0xf0420440 │ │ │ │ stmib sp, {r0, r6, r8, r9, pc}^ │ │ │ │ stmdbge r4, {r0, r2, sl, sp} │ │ │ │ - teqpeq r1, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + cmppvc r1, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ adcscc pc, r5, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strls r2, [r4], -r2, lsl #10 │ │ │ │ strls r9, [r7, -r8, lsl #10] │ │ │ │ - @ instruction: 0xffb4f7fa │ │ │ │ - blt 0xfe84f42c │ │ │ │ + @ instruction: 0xffaaf7fa │ │ │ │ + blt 0xfe8cf360 │ │ │ │ svcvs 0x0020f5b3 │ │ │ │ strhi pc, [r9, #1]! │ │ │ │ bicshi pc, fp, r1, lsl #4 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ subhi pc, r1, r2 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - bge 0xfe48e648 │ │ │ │ - @ instruction: 0xf0040866 │ │ │ │ - stceq 3, cr0, [r2], #60 @ 0x3c │ │ │ │ - ldreq pc, [r0], -r6 │ │ │ │ - strmi pc, [r2, -r4, asr #7] │ │ │ │ + bge 0xfe50e57c │ │ │ │ + vmull.u8 q8, d20, d18 │ │ │ │ + stmdaeq r6!, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - vorr.i32 d20, #52736 @ 0x0000ce00 │ │ │ │ - @ instruction: 0xf1c73303 │ │ │ │ - tstmi sl, #8, 14 @ 0x200000 │ │ │ │ + strmi pc, [r2, -r4, asr #7] │ │ │ │ + ldreq pc, [r0], -r6 │ │ │ │ + @ instruction: 0xf004431a │ │ │ │ + @ instruction: 0xf1c7030f │ │ │ │ + tstmi lr, #8, 14 @ 0x200000 │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ strthi pc, [r0], #-66 @ 0xffffffbe │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf64aa904 │ │ │ │ - vbic.i32 q8, #3328 @ 0x00000d00 │ │ │ │ - vcgt.s8 d16, d11, d8 │ │ │ │ - vmvn.i32 d16, #256 @ 0x00000100 │ │ │ │ + vmla.i8 d26, d10, d4 │ │ │ │ + vrsra.s64 d23, d13, #64 │ │ │ │ + @ instruction: 0xf64a0308 │ │ │ │ + vmov.i32 , #256 @ 0x00000100 │ │ │ │ strcs r0, [r1, #-520] @ 0xfffffdf8 │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - @ instruction: 0xf7feff7f │ │ │ │ - vst1.16 {d27-d28}, [pc :128], r9 │ │ │ │ + @ instruction: 0xf7feff75 │ │ │ │ + vst1.16 {d27-d28}, [pc :128], fp │ │ │ │ vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldrhi pc, [r6], -r1 │ │ │ │ teqphi r4, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst1.8 {d24-d26}, [pc :256], r4 │ │ │ │ vsubl.s8 q11, d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0x150e6c4 │ │ │ │ - @ instruction: 0xf0040866 │ │ │ │ - stceq 3, cr0, [r2], #60 @ 0x3c │ │ │ │ - ldreq pc, [r0], -r6 │ │ │ │ - strmi pc, [r2, -r4, asr #7] │ │ │ │ + bge 0x158e5f8 │ │ │ │ + vmull.u8 q8, d20, d18 │ │ │ │ + stmdaeq r6!, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - vorr.i32 d20, #52736 @ 0x0000ce00 │ │ │ │ - @ instruction: 0xf1c73303 │ │ │ │ - tstmi sl, #8, 14 @ 0x200000 │ │ │ │ + strmi pc, [r2, -r4, asr #7] │ │ │ │ + ldreq pc, [r0], -r6 │ │ │ │ + @ instruction: 0xf004431a │ │ │ │ + @ instruction: 0xf1c7030f │ │ │ │ + tstmi lr, #8, 14 @ 0x200000 │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ movwhi pc, #41026 @ 0xa042 @ │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ vmla.i8 d26, d10, d4 │ │ │ │ - vrsra.s64 d23, d9, #64 │ │ │ │ - vcgt.s8 d16, d11, d8 │ │ │ │ - vmvn.i32 d16, #256 @ 0x00000100 │ │ │ │ + vrsra.s64 d22, d25, #64 │ │ │ │ + @ instruction: 0xf64a0308 │ │ │ │ + vmov.i32 , #256 @ 0x00000100 │ │ │ │ strcs r0, [r1, #-520] @ 0xfffffdf8 │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - @ instruction: 0xf7feff41 │ │ │ │ - svcge 0x0004ba2b │ │ │ │ + @ instruction: 0xf7feff37 │ │ │ │ + svcge 0x0004ba2d │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf9caf7fb │ │ │ │ - bcs 0xf7d44 │ │ │ │ + bcs 0xf7c78 │ │ │ │ stcvs 1, cr13, [fp, #-56]! @ 0xffffffc8 │ │ │ │ @ instruction: 0xf4116b99 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ mrrcvs 7, 15, r8, fp, cr1 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9a148 │ │ │ │ - bge 0x58e640 │ │ │ │ - biccc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + blcs 0x9a07c │ │ │ │ + bge 0x60e574 │ │ │ │ + tstpcc ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ adccs pc, r0, #13828096 @ 0xd30000 │ │ │ │ - mcr2 7, 4, pc, cr12, cr13, {7} @ │ │ │ │ - blt 0x24f55c │ │ │ │ + mcr2 7, 4, pc, cr14, cr13, {7} @ │ │ │ │ + blt 0x2cf490 │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0x96084638 │ │ │ │ - @ instruction: 0xf95cf7fb │ │ │ │ + @ instruction: 0xf95af7fb │ │ │ │ mvneq r9, r7, lsl #20 │ │ │ │ strhi pc, [r5, r0, lsl #2] │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ svclt 0x00142a02 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ ldrbeq r2, [r8, #266] @ 0x10a │ │ │ │ - ldmibge r1!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - tstpvs ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + ldmibge r3!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + msrpl SPSR_fs, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldrbpl pc, [ip], #585 @ 0x249 @ │ │ │ │ + strtpl pc, [ip], #-585 @ 0xfffffdb7 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi r9, [r8], -r1, lsl #2 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8544639 │ │ │ │ strcs r2, [r3], #-34 @ 0xffffffde │ │ │ │ @ instruction: 0xf7fa9400 │ │ │ │ - @ instruction: 0xf7fefb8d │ │ │ │ - @ instruction: 0x4621b9dd │ │ │ │ + @ instruction: 0xf7fefb83 │ │ │ │ + @ instruction: 0x4621b9df │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ @ instruction: 0xf8d5f957 │ │ │ │ - bls 0x25d8e4 │ │ │ │ + bls 0x25d818 │ │ │ │ vmla.f q8, , d2[5] │ │ │ │ @ instruction: 0xf1012300 │ │ │ │ - blcs 0xb1670 │ │ │ │ - stmibge sp, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - biccc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + blcs 0xb15a4 │ │ │ │ + stmibge pc, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ + tstpcc ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - ldrbvs pc, [ip], #585 @ 0x249 @ │ │ │ │ + strtvs pc, [ip], #-585 @ 0xfffffdb7 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbcc pc, r0, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ - ldmiblt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2l 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ + ldmiblt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - bls 0x28fb6c │ │ │ │ + bls 0x28faa0 │ │ │ │ tstle lr, r1, lsl #20 │ │ │ │ - blvs 0xfe6ecabc │ │ │ │ + blvs 0xfe6ec9f0 │ │ │ │ svcvs 0x0070f411 │ │ │ │ strhi pc, [r9], -r1 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x923e0 │ │ │ │ + blcc 0x92314 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - vmla.i8 d26, d25, d18 │ │ │ │ - vqdmlal.s , d16, d0[3] │ │ │ │ - bl 0x152300 │ │ │ │ + vmla.i8 d26, d25, d20 │ │ │ │ + vorr.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + bl 0x152234 │ │ │ │ ldrtmi r0, [r9], -r2, lsl #7 │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ @ instruction: 0xf7fd2300 │ │ │ │ - @ instruction: 0xf7fefe1b │ │ │ │ - @ instruction: 0x4621b995 │ │ │ │ + @ instruction: 0xf7fefe1d │ │ │ │ + @ instruction: 0x4621b997 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ mvneq pc, pc, lsl #18 │ │ │ │ - stmibge sp, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ + stmibge pc, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} @ │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05dc │ │ │ │ - @ instruction: 0x9c07a988 │ │ │ │ - @ instruction: 0x63bcf249 │ │ │ │ + @ instruction: 0x9c07a98a │ │ │ │ + movwvs pc, #49737 @ 0xc249 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - eorsvc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + addvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ - stc2 7, cr15, [lr, #1000] @ 0x3e8 │ │ │ │ - ldmdblt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2 7, cr15, [r4, #1000] @ 0x3e8 │ │ │ │ + ldmdblt r8!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0x96084638 │ │ │ │ - @ instruction: 0xf8ccf7fb │ │ │ │ + @ instruction: 0xf8caf7fb │ │ │ │ mvneq r9, r7, lsl #20 │ │ │ │ ldrbhi pc, [r8, r0, lsl #2] @ │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ svclt 0x00142a02 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ ldrbeq r2, [lr, #266] @ 0x10a │ │ │ │ - stmdbge r1!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - bicpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + stmdbge r3!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + tstppl ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldrbpl pc, [ip], #585 @ 0x249 @ │ │ │ │ + strtpl pc, [ip], #-585 @ 0xfffffdb7 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi r9, [r8], -r1, lsl #2 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8544639 │ │ │ │ strcs r2, [r3], #-34 @ 0xffffffde │ │ │ │ @ instruction: 0xf7fa9400 │ │ │ │ - @ instruction: 0xf7fefafd │ │ │ │ - strtmi fp, [r1], -sp, asr #18 │ │ │ │ + @ instruction: 0xf7fefaf3 │ │ │ │ + strtmi fp, [r1], -pc, asr #18 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ stcls 8, cr15, [r7], {237} @ 0xed │ │ │ │ - biccc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + tstpcc ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - adcvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + rscspl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ eorscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xff14f6fa │ │ │ │ - ldmdblt r4!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xff1cf62e │ │ │ │ + ldmdblt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8d4f7fb │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05df │ │ │ │ - bls 0x27bbc4 │ │ │ │ - biccc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + bls 0x27bb00 │ │ │ │ + tstpcc ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ movcs pc, #13828096 @ 0xd30000 │ │ │ │ - blx 0x1cf72a │ │ │ │ - ldmdblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x24f65e │ │ │ │ + ldmdblt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8bcf7fb │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05db │ │ │ │ - bls 0x27bb94 │ │ │ │ - biccc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + bls 0x27bad0 │ │ │ │ + tstpcc ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ orrscs pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xffbcf758 │ │ │ │ - stmdblt r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xffc4f68c │ │ │ │ + stmdblt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9608 │ │ │ │ - @ instruction: 0xf014f85b │ │ │ │ + @ instruction: 0xf014f859 │ │ │ │ @ instruction: 0xf47e7380 │ │ │ │ - @ instruction: 0xf8d5a8fa │ │ │ │ + @ instruction: 0xf8d5a8fc │ │ │ │ ldrbeq r2, [r7, #200] @ 0xc8 │ │ │ │ - ldmge r5!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r7!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf2499c07 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmov.i32 d19, #3072 @ 0x00000c00 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r9} │ │ │ │ - bl 0x123034 │ │ │ │ + bl 0x122f68 │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fa2370 │ │ │ │ - @ instruction: 0xf7fefb4b │ │ │ │ - strtmi fp, [r1], -r7, ror #17 │ │ │ │ + @ instruction: 0xf7fefb41 │ │ │ │ + strtmi fp, [r1], -r9, ror #17 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ stmdals r7, {r0, r1, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ - sbccc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + andscc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24628 │ │ │ │ @ instruction: 0xf7fd2360 │ │ │ │ - @ instruction: 0xf7fefb61 │ │ │ │ - @ instruction: 0x4621b8d3 │ │ │ │ + @ instruction: 0xf7fefb63 │ │ │ │ + @ instruction: 0x4621b8d5 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - @ instruction: 0xf82af7fb │ │ │ │ + @ instruction: 0xf828f7fb │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ - bls 0x251f60 │ │ │ │ + bls 0x251e94 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ strthi pc, [r7], r0, lsl #2 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - vadd.i8 q13, , q1 │ │ │ │ - vqdmlal.s , d16, d0[3] │ │ │ │ + vadd.i8 q13, , q2 │ │ │ │ + vorr.i32 d21, #3072 @ 0x00000c00 │ │ │ │ vcge.s8 d16, d9, d19 │ │ │ │ - vaddhn.i16 d22, q8, q6 │ │ │ │ + @ instruction: 0xf2c054dc │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7fa2022 │ │ │ │ - @ instruction: 0xf7fefb15 │ │ │ │ - @ instruction: 0x4621b8b1 │ │ │ │ + @ instruction: 0xf7fefb0b │ │ │ │ + @ instruction: 0x4621b8b3 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ stcls 8, cr15, [r7], {81} @ 0x51 │ │ │ │ - biccc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + tstpcc ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - adcvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + rscspl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xa4f832 │ │ │ │ - ldmlt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xacf766 │ │ │ │ + ldmlt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf812f7fb │ │ │ │ orrvc pc, r0, #20 │ │ │ │ - stmge pc, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ + ldmge r1, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrdcs pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05d2 │ │ │ │ - stcls 8, cr10, [r7], {138} @ 0x8a │ │ │ │ - eorsvc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + stcls 8, cr10, [r7], {140} @ 0x8c │ │ │ │ + addvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ - ldc2 7, cr15, [r6], {250} @ 0xfa │ │ │ │ - ldmdalt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2 7, cr15, [ip], {250} @ 0xfa │ │ │ │ + stmlt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9608 │ │ │ │ - @ instruction: 0xf8d5ffd5 │ │ │ │ + @ instruction: 0xf8d5ffd3 │ │ │ │ stmdbls r7, {r3, r6, r7, ip, sp} │ │ │ │ andcs pc, r0, #201326595 @ 0xc000003 │ │ │ │ orrvc pc, r0, #20 │ │ │ │ strthi pc, [sl], -r0, asr #32 │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ - vadd.i8 q13, , q14 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ - bl 0x11216c │ │ │ │ + vadd.i8 q13, , q15 │ │ │ │ + vmov.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + bl 0x1120a0 │ │ │ │ strtmi r0, [r8], -r1, lsl #5 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf7fa22c0 │ │ │ │ - @ instruction: 0xf7fefac3 │ │ │ │ - @ instruction: 0x4621b85f │ │ │ │ + @ instruction: 0xf7fefab9 │ │ │ │ + strtmi fp, [r1], -r1, ror #16 │ │ │ │ @ instruction: 0xf7faa804 │ │ │ │ @ instruction: 0xf8d5ffd9 │ │ │ │ - bls 0x25dbe0 │ │ │ │ + bls 0x25db14 │ │ │ │ vmla.f q8, , d2[5] │ │ │ │ @ instruction: 0xf1002300 │ │ │ │ - blcs 0xb3320 │ │ │ │ - stmdage pc, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ - biccc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + blcs 0xb3254 │ │ │ │ + ldmdage r1, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + tstpcc ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - ldrbvs pc, [ip], #585 @ 0x249 @ │ │ │ │ + strtvs pc, [ip], #-585 @ 0xfffffdb7 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ adcscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - mrrc2 7, 15, pc, r4, cr10 @ │ │ │ │ - ldmdalt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcrr2 7, 15, pc, sl, cr10 @ │ │ │ │ + ldmdalt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9608 │ │ │ │ - strexheq pc, r3, [r7] @ │ │ │ │ - ldmdage r3!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ + strexheq pc, r1, [r7] @ │ │ │ │ + ldmdage r5!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05de │ │ │ │ - stcls 8, cr10, [r7], {46} @ 0x2e │ │ │ │ - biccc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + stcls 8, cr10, [r7], {48} @ 0x30 │ │ │ │ + tstpcc ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - eorsvc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + addvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x17bd38 │ │ │ │ + bl 0x17bc6c │ │ │ │ strtmi r0, [r8], -r4, lsl #7 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ rscscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0x204f920 │ │ │ │ - ldmdalt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x1dcf854 │ │ │ │ + ldmdalt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xffbaf7fa │ │ │ │ vadd.i8 d25, d9, d7 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmov.i32 d19, #3072 @ 0x00000c00 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x13bd64 │ │ │ │ + bl 0x13bc98 │ │ │ │ strtmi r0, [r8], -r0, lsl #5 │ │ │ │ orrcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - blx 0xfe5cf954 │ │ │ │ - stmdalt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfe64f888 │ │ │ │ + stmdalt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf7fa9608 │ │ │ │ - mvneq pc, sp, asr pc @ │ │ │ │ - svcge 0x00fdf53d │ │ │ │ + mvneq pc, fp, asr pc @ │ │ │ │ + svcge 0x00fff53d │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57d05d9 │ │ │ │ - stcls 15, cr10, [r7], {248} @ 0xf8 │ │ │ │ - biccc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + stcls 15, cr10, [r7], {250} @ 0xfa │ │ │ │ + tstpcc ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - eorsvc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + addvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x17bda4 │ │ │ │ + bl 0x17bcd8 │ │ │ │ strtmi r0, [r8], -r4, lsl #7 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ teqpcc r0, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ - blx 0x12cf98c │ │ │ │ - svclt 0x00e4f7fd │ │ │ │ + blx 0x104f8c0 │ │ │ │ + svclt 0x00e6f7fd │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff5ef7fa │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf3c39907 │ │ │ │ @ instruction: 0xf0142200 │ │ │ │ @ instruction: 0xf0407380 │ │ │ │ - bcs 0xb2fc0 │ │ │ │ - svcge 0x00d3f43d │ │ │ │ - sbccc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + bcs 0xb2ef4 │ │ │ │ + svcge 0x00d5f43d │ │ │ │ + andscc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ tstpcs r0, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ - blx 0xff84f9ca │ │ │ │ - svclt 0x00c6f7fd │ │ │ │ + blx 0xff5cf8fe │ │ │ │ + svclt 0x00c8f7fd │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ - bls 0x291784 │ │ │ │ + bls 0x2916b8 │ │ │ │ tstle lr, r1, lsl #20 │ │ │ │ - blvs 0xfe6ecea4 │ │ │ │ + blvs 0xfe6ecdd8 │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldrhi pc, [r6, #1] │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x927c8 │ │ │ │ + blcc 0x926fc │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - vmax.f32 d26, d25, d30 │ │ │ │ - vqdmlal.s , d16, d0[3] │ │ │ │ - bl 0x1526e8 │ │ │ │ + vrecps.f32 d26, d25, d16 │ │ │ │ + vorr.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + bl 0x15261c │ │ │ │ ldrtmi r0, [r9], -r2, lsl #7 │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ @ instruction: 0xf7fd2240 │ │ │ │ - @ instruction: 0xf7fdfc27 │ │ │ │ - strtmi fp, [r1], -r1, lsr #31 │ │ │ │ + @ instruction: 0xf7fdfc29 │ │ │ │ + strtmi fp, [r1], -r3, lsr #31 │ │ │ │ @ instruction: 0xf7faa804 │ │ │ │ stmdals r7, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - sbccc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + andscc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24628 │ │ │ │ @ instruction: 0xf7fd22e0 │ │ │ │ - @ instruction: 0xf7fdfa1b │ │ │ │ - @ instruction: 0xf5b3bf8d │ │ │ │ + @ instruction: 0xf7fdfa1d │ │ │ │ + @ instruction: 0xf5b3bf8f │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ @ instruction: 0xf5b38783 │ │ │ │ @ instruction: 0xf0006f00 │ │ │ │ @ instruction: 0xf5b38758 │ │ │ │ @ instruction: 0xf47d6fa0 │ │ │ │ - stmdaeq sl, {r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + stmdaeq sl, {r1, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ - b 0x1111eb8 │ │ │ │ + b 0x1111dec │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0xf6484313 │ │ │ │ - vrshr.s64 d17, d25, #64 │ │ │ │ + vrshr.s64 q8, , #64 │ │ │ │ vmov.i32 d16, #49920 @ 0x0000c300 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #9220 @ 0x2404 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fdf9e9 │ │ │ │ - stmdaeq sl, {r0, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdf9df │ │ │ │ + stmdaeq sl, {r0, r1, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r5, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ sbcpl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf9c8f7f5 │ │ │ │ - svclt 0x0040f7fd │ │ │ │ + @ instruction: 0xf9bef7f5 │ │ │ │ + svclt 0x0042f7fd │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46341 @ 0xb505 │ │ │ │ @@ -132610,32 +132559,32 @@ │ │ │ │ eorspl pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r9, sl, sp}^ │ │ │ │ strls r3, [r8], -r5, lsl #8 │ │ │ │ @ instruction: 0xf7f59507 │ │ │ │ - @ instruction: 0xf7fdf9a7 │ │ │ │ - stmdaeq sl, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdf99d │ │ │ │ + stmdaeq sl, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r5, #-964] @ 0xfffffc3c │ │ │ │ andls r4, r4, #738197504 @ 0x2c000000 │ │ │ │ vmla.i8 d26, d7, d4 │ │ │ │ vmov.i32 d22, #1280 @ 0x00000500 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ strcs r0, [r3], -r0, asr #10 │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strls r9, [r7, #-1544] @ 0xfffff9f8 │ │ │ │ - @ instruction: 0xf986f7f5 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr14, cr13, {7} │ │ │ │ + @ instruction: 0xf97cf7f5 │ │ │ │ + svclt 0x0000f7fd │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46341 @ 0xb505 │ │ │ │ @@ -132643,64 +132592,64 @@ │ │ │ │ rsbspl pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r9, sl, sp}^ │ │ │ │ strls r3, [r8], -r5, lsl #8 │ │ │ │ @ instruction: 0xf7f59507 │ │ │ │ - @ instruction: 0xf7fdf965 │ │ │ │ - stmdaeq sl, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdf95b │ │ │ │ + stmdaeq sl, {r0, r1, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r5, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscsmi pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf944f7f5 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr12, cr13, {7} │ │ │ │ + @ instruction: 0xf93af7f5 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr14, cr13, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ andls r3, r4, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf647430b │ │ │ │ vmlal.s , d16, d1[6] │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0, #964] @ 0x3c4 │ │ │ │ vsubw.u8 , q2, d5 │ │ │ │ movwcs r4, #13317 @ 0x3405 │ │ │ │ strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fdf925 │ │ │ │ - stmdaeq sl, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdf91b │ │ │ │ + stmdaeq sl, {r0, r1, r2, r3, r4, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r5, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ sbcsvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf904f7f5 │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr12, cr13, {7} │ │ │ │ + @ instruction: 0xf8faf7f5 │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr14, cr13, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46341 @ 0xb505 │ │ │ │ @@ -132708,79 +132657,79 @@ │ │ │ │ adcsvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r9, sl, sp}^ │ │ │ │ strls r3, [r8], -r5, lsl #8 │ │ │ │ @ instruction: 0xf7f59507 │ │ │ │ - @ instruction: 0xf7fdf8e3 │ │ │ │ - stmdaeq sl, {r0, r1, r3, r4, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fdf8d9 │ │ │ │ + stmdaeq sl, {r0, r2, r3, r4, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ movwmi r9, #45572 @ 0xb204 │ │ │ │ andeq pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf3c4a904 │ │ │ │ movwls r1, #21888 @ 0x5580 │ │ │ │ strmi pc, [r5], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6, #-771] @ 0xfffffcfd │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xf8c4f7f5 │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr12, cr13, {7} │ │ │ │ + @ instruction: 0xf8baf7f5 │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr14, cr13, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ andls r3, r4, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf647430b │ │ │ │ vmov.i32 q10, #2304 @ 0x00000900 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0, #964] @ 0x3c4 │ │ │ │ vsubw.u8 , q2, d5 │ │ │ │ movwcs r4, #13317 @ 0x3405 │ │ │ │ strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fdf8a5 │ │ │ │ - @ instruction: 0xf5b3be1d │ │ │ │ + @ instruction: 0xf7fdf89b │ │ │ │ + @ instruction: 0xf5b3be1f │ │ │ │ @ instruction: 0xf0023f40 │ │ │ │ vst2.32 {d24-d27}, [pc :256], fp │ │ │ │ vhsub.s8 d7, d0, d0 │ │ │ │ vorr.i32 d24, #1536 @ 0x00000600 │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ sbchi pc, r2, #2 │ │ │ │ - ldrbhi pc, [pc, #-513]! @ 0x91b53 @ │ │ │ │ + ldrbhi pc, [pc, #-513]! @ 0x91a87 @ │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :128], sl │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ cmpphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr0, cr13, {3} │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr2, cr13, {3} │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ - @ instruction: 0xf8d5fdff │ │ │ │ + @ instruction: 0xf8d5fdfd │ │ │ │ cmpeq fp, r8, asr #1 │ │ │ │ - mcrge 5, 0, pc, cr6, cr13, {3} @ │ │ │ │ - blcs 0xf89b0 │ │ │ │ + mcrge 5, 0, pc, cr8, cr13, {3} @ │ │ │ │ + blcs 0xf88e4 │ │ │ │ ldrbhi pc, [r6], r2 @ │ │ │ │ @ instruction: 0xf47d2b02 │ │ │ │ - vmla.f32 q13, q15, │ │ │ │ - vmlal.s , d0, d1[2] │ │ │ │ + vceq.f32 d26, d14, d1 │ │ │ │ + vsubl.s8 q9, d16, d1 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - stmdacs r0, {r0, r1, r4, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 5, pc, cr4, cr13, {3} @ │ │ │ │ - ldcllt 7, cr15, [r2, #1012]! @ 0x3f4 │ │ │ │ + stmdacs r0, {r0, r3, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 5, pc, cr6, cr13, {3} @ │ │ │ │ + ldcllt 7, cr15, [r4, #1012]! @ 0x3f4 │ │ │ │ svccc 0x0040f5b3 │ │ │ │ ldrhi pc, [sp], #-2 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movwhi pc, #20992 @ 0x5200 @ │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vhsub.s8 q4, , q12 │ │ │ │ @@ -132790,850 +132739,850 @@ │ │ │ │ eorhi pc, fp, r2 │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ addcs r8, r0, #11 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - stmdage r4, {r0, r1, r2, r3, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdage r4, {r0, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9608 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - stmdacs r0, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [r4, #244] @ 0xf4 │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr2, cr13, {7} │ │ │ │ + stmdacs r0, {r0, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r6, #244] @ 0xf4 │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr4, cr13, {7} │ │ │ │ cmnpvs r4, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x00e8f5b3 │ │ │ │ - stclge 4, cr15, [r1, #500] @ 0x1f4 │ │ │ │ - stclt 7, cr15, [r3, #1012]! @ 0x3f4 │ │ │ │ + stclge 4, cr15, [r3, #500] @ 0x1f4 │ │ │ │ + stclt 7, cr15, [r5, #1012]! @ 0x3f4 │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst4.8 {d24-d27}, [pc]! │ │ │ │ vmlal.s q11, d16, d0[4] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - ldcge 4, cr15, [r5, #500] @ 0x1f4 │ │ │ │ + ldcge 4, cr15, [r7, #500] @ 0x1f4 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ eormi pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r2, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xfffef7f4 │ │ │ │ - ldcllt 7, cr15, [r6, #-1012]! @ 0xfffffc0c │ │ │ │ + @ instruction: 0xfff4f7f4 │ │ │ │ + ldcllt 7, cr15, [r8, #-1012]! @ 0xfffffc0c │ │ │ │ rsbvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst1.64 {d24-d26}, [pc], r8 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - stclge 4, cr15, [r7, #-500]! @ 0xfffffe0c │ │ │ │ + stclge 4, cr15, [r9, #-500]! @ 0xfffffe0c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ vcgt.s8 d18, d8, d4 │ │ │ │ - vmov.i32 q10, #2304 @ 0x00000900 │ │ │ │ + vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fd9308 │ │ │ │ - @ instruction: 0xf7fdf953 │ │ │ │ - @ instruction: 0xf5b3bd47 │ │ │ │ + @ instruction: 0xf7fdf955 │ │ │ │ + @ instruction: 0xf5b3bd49 │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ @ instruction: 0xf1b3870c │ │ │ │ @ instruction: 0xf47d7f80 │ │ │ │ - stmdaeq sl, {r1, r2, r3, r4, r5, r8, sl, fp, sp, pc}^ │ │ │ │ + stmdaeq sl, {r6, r8, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscsmi pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xffa6f7f4 │ │ │ │ - ldclt 7, cr15, [lr, #-1012] @ 0xfffffc0c │ │ │ │ + @ instruction: 0xff9cf7f4 │ │ │ │ + stclt 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ adchi pc, sp, r1 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ - ldcge 4, cr15, [r5, #-500] @ 0xfffffe0c │ │ │ │ + ldcge 4, cr15, [r7, #-500] @ 0xfffffe0c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ - adcsne pc, r9, #72, 12 @ 0x4800000 │ │ │ │ + rscseq pc, r9, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r2], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r0, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xff7ef7f4 │ │ │ │ - ldcllt 7, cr15, [r6], #1012 @ 0x3f4 │ │ │ │ + @ instruction: 0xff74f7f4 │ │ │ │ + ldcllt 7, cr15, [r8], #1012 @ 0x3f4 │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ msrhi CPSR_fsx, r1 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ - stclge 4, cr15, [sp], #500 @ 0x1f4 │ │ │ │ + stclge 4, cr15, [pc], #500 @ 0x920bc │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ - adcsne pc, r9, #72, 12 @ 0x4800000 │ │ │ │ + rscseq pc, r9, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r1, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xff56f7f4 │ │ │ │ - stcllt 7, cr15, [lr], {253} @ 0xfd │ │ │ │ - @ instruction: 0xf001084b │ │ │ │ - @ instruction: 0xf003020f │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - tstmi r3, #3145728 @ 0x300000 │ │ │ │ - @ instruction: 0xf0020ca2 │ │ │ │ + @ instruction: 0xff4cf7f4 │ │ │ │ + ldcllt 7, cr15, [r0], {253} @ 0xfd │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ + @ instruction: 0xf0040310 │ │ │ │ + tstmi r3, #15728640 @ 0xf00000 │ │ │ │ + @ instruction: 0xf0020862 │ │ │ │ vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ teqmi r2, #128, 2 │ │ │ │ setend be │ │ │ │ cmneq r7, #2080374785 @ 0x7c000001 │ │ │ │ ldrhi pc, [r6, #-257] @ 0xfffffeff │ │ │ │ @ instruction: 0xf7fe2602 │ │ │ │ - blcs 0x101478 │ │ │ │ + blcs 0x1013b4 │ │ │ │ movthi pc, #8257 @ 0x2041 @ │ │ │ │ - blvs 0xfe72d4b8 │ │ │ │ + blvs 0xfe72d3ec │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrbhi pc, [pc, #1]! @ 0x92015 @ │ │ │ │ + ldrbhi pc, [pc, #1]! @ 0x91f49 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92ddc │ │ │ │ + blcc 0x92d10 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - ldrtmi sl, [r9], -r4, lsr #25 │ │ │ │ + ldrtmi sl, [r9], -r6, lsr #25 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmlal.s q11, d16, d1[6] │ │ │ │ + vsubl.s8 q11, d0, d17 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfe77 │ │ │ │ - blcs 0x1012a8 │ │ │ │ + @ instruction: 0xf7fdfe6d │ │ │ │ + blcs 0x1011e4 │ │ │ │ msrhi SPSR_f, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d4f0 │ │ │ │ + blvs 0xfe72d424 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrhi pc, [r0, #1] │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92e14 │ │ │ │ + blcc 0x92d48 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - ldrtmi sl, [r9], -r8, lsl #25 │ │ │ │ + ldrtmi sl, [r9], -sl, lsl #25 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmvn.i32 d19, #256 @ 0x00000100 │ │ │ │ + vmlal.s q9, d0, d1[6] │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfe5b │ │ │ │ - blcs 0xc1270 │ │ │ │ - ldclge 4, cr15, [fp], #-244 @ 0xffffff0c │ │ │ │ + @ instruction: 0xf7fdfe51 │ │ │ │ + blcs 0xc11ac │ │ │ │ + ldclge 4, cr15, [sp], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ stcvs 4, cr8, [fp, #-772]! @ 0xfffffcfc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ mrrcvs 6, 4, r8, fp, cr9 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9ac9c │ │ │ │ - stclge 4, cr15, [r9], #-244 @ 0xffffff0c │ │ │ │ + blcs 0x9abd0 │ │ │ │ + stclge 4, cr15, [fp], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rsbseq pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ + adcsvc pc, r1, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - mrc2 7, 1, pc, cr12, cr4, {7} │ │ │ │ - stcllt 7, cr15, [r0], #-1012 @ 0xfffffc0c │ │ │ │ - blx 0x1b5009e │ │ │ │ - blcs 0xf8cd8 │ │ │ │ + mrc2 7, 1, pc, cr2, cr4, {7} │ │ │ │ + stcllt 7, cr15, [r2], #-1012 @ 0xfffffc0c │ │ │ │ + blx 0x1b4ffd2 │ │ │ │ + blcs 0xf8c0c │ │ │ │ sbchi pc, sl, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d56c │ │ │ │ + blvs 0xfe72d4a0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strthi pc, [r0], -r1 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92e90 │ │ │ │ + blcc 0x92dc4 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - ldrtmi sl, [r9], -sl, asr #24 │ │ │ │ + ldrtmi sl, [r9], -ip, asr #24 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmlal.s q10, d16, d1[0] │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfe1d │ │ │ │ - blcs 0x1011f4 │ │ │ │ + @ instruction: 0xf7fdfe13 │ │ │ │ + blcs 0x101130 │ │ │ │ rscshi pc, r0, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d5a4 │ │ │ │ + blvs 0xfe72d4d8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strbhi pc, [fp, #-1]! @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92ec8 │ │ │ │ + blcc 0x92dfc │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - ldrtmi sl, [r9], -lr, lsr #24 │ │ │ │ + @ instruction: 0x4639ac30 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ + vmov.i32 d16, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfe01 │ │ │ │ - blcs 0x1011bc │ │ │ │ + @ instruction: 0xf7fdfdf7 │ │ │ │ + blcs 0x1010f8 │ │ │ │ rsbshi pc, lr, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d5dc │ │ │ │ + blvs 0xfe72d510 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrbhi pc, [r4], #1 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92f00 │ │ │ │ + blcc 0x92e34 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4639ac12 │ │ │ │ + @ instruction: 0x4639ac14 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vsubl.s8 , d0, d1 │ │ │ │ + vmvn.i32 d18, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfde5 │ │ │ │ - blcs 0x101184 │ │ │ │ + @ instruction: 0xf7fdfddb │ │ │ │ + blcs 0x1010c0 │ │ │ │ sbchi pc, r2, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d614 │ │ │ │ + blvs 0xfe72d548 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrhi pc, [sp, #-1]! │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92f38 │ │ │ │ + blcc 0x92e6c │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4639abf6 │ │ │ │ + @ instruction: 0x4639abf8 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vrshr.s64 d20, d1, #64 │ │ │ │ + vmlal.s , d16, d1[2] │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfdc9 │ │ │ │ - blcs 0x10114c │ │ │ │ + @ instruction: 0xf7fdfdbf │ │ │ │ + blcs 0x101088 │ │ │ │ eorshi pc, ip, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d64c │ │ │ │ + blvs 0xfe72d580 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrbhi pc, [r8], #1 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92f70 │ │ │ │ + blcc 0x92ea4 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4639abda │ │ │ │ + @ instruction: 0x4639abdc │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmvn.i32 , #256 @ 0x00000100 │ │ │ │ + vsubl.s8 q8, d16, d25 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfdad │ │ │ │ - blcs 0x101114 │ │ │ │ + @ instruction: 0xf7fdfda3 │ │ │ │ + blcs 0x101050 │ │ │ │ eorshi pc, r4, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d684 │ │ │ │ + blvs 0xfe72d5b8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strhi pc, [sl], #1 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92fa8 │ │ │ │ + blcc 0x92edc │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4639abbe │ │ │ │ + ldrtmi sl, [r9], -r0, asr #23 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmov.i32 q11, #256 @ 0x00000100 │ │ │ │ - @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd91 │ │ │ │ - @ instruction: 0x4639bbb5 │ │ │ │ - @ instruction: 0xf64d4628 │ │ │ │ - vmlal.s q8, d0, d1[1] │ │ │ │ + vsubl.s8 , d16, d9 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ @ instruction: 0xf7fdfd87 │ │ │ │ - ldrtmi fp, [r9], -fp, lsr #23 │ │ │ │ - @ instruction: 0xf64d4628 │ │ │ │ - vmlal.s , d0, d1[5] │ │ │ │ + @ instruction: 0x4639bbb7 │ │ │ │ + vmax.s8 d20, d13, d24 │ │ │ │ + vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ @ instruction: 0xf7fdfd7d │ │ │ │ - ldrtmi fp, [r9], -r1, lsr #23 │ │ │ │ - @ instruction: 0xf64c4628 │ │ │ │ - vsubl.s8 , d16, d29 │ │ │ │ + ldrtmi fp, [r9], -sp, lsr #23 │ │ │ │ + @ instruction: 0xf64d4628 │ │ │ │ + vrshr.s64 d18, d13, #64 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ @ instruction: 0xf7fdfd73 │ │ │ │ - @ instruction: 0xf44fbb97 │ │ │ │ + ldrtmi fp, [r9], -r3, lsr #23 │ │ │ │ + @ instruction: 0xf64c4628 │ │ │ │ + vmlal.s q11, d16, d1[5] │ │ │ │ + @ instruction: 0xf7f40208 │ │ │ │ + @ instruction: 0xf7fdfd69 │ │ │ │ + @ instruction: 0xf44fbb99 │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0x81bcf002 │ │ │ │ cmnphi sp, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ strhi pc, [sp], r1 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ @ instruction: 0xf5b3866d │ │ │ │ @ instruction: 0xf47d3f80 │ │ │ │ - svcge 0x0004ab93 │ │ │ │ + svcge 0x0004ab95 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xfe15026a │ │ │ │ - blcs 0xf8ea0 │ │ │ │ + blx 0xfe0d019e │ │ │ │ + blcs 0xf8dd4 │ │ │ │ bichi pc, r7, #2 │ │ │ │ @ instruction: 0xf47d2b02 │ │ │ │ - vqdmulh.s d26, d30, d7 │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ + vqdmulh.s d26, d30, d9 │ │ │ │ + vmov.i32 d16, #1280 @ 0x00000500 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [ip], #-500 @ 0xfffffe0c │ │ │ │ - bllt 0x1f5029c │ │ │ │ + stmdacs r0, {r0, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [lr], #-500 @ 0xfffffe0c │ │ │ │ + bllt 0x1fd01d0 │ │ │ │ svccc 0x0081f5b3 │ │ │ │ strbhi pc, [r3, -r1] @ │ │ │ │ subhi pc, ip, #268435456 @ 0x10000000 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :256], r1 │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ ldrbhi pc, [fp, -r1]! @ │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ - blge 0x18cf4d0 │ │ │ │ + blge 0x194f404 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x14d02ce │ │ │ │ + blx 0x1450202 │ │ │ │ rsccc pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r0, #-976]! @ 0xfffffc30 │ │ │ │ + stc2l 7, cr15, [r6, #-976]! @ 0xfffffc30 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fdab51 │ │ │ │ - @ instruction: 0x4639bbff │ │ │ │ + @ instruction: 0xf7fdab53 │ │ │ │ + ldrtmi fp, [r9], -r1, lsl #24 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vsubl.s8 , d0, d21 │ │ │ │ + vmov.i32 q10, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd0b │ │ │ │ - bcs 0x100fd0 │ │ │ │ + @ instruction: 0xf7fdfd01 │ │ │ │ + bcs 0x100f0c │ │ │ │ asrshi pc, r1, #32 @ │ │ │ │ - blvs 0xfe72d7c8 │ │ │ │ + blvs 0xfe72d6fc │ │ │ │ svcvs 0x0070f412 │ │ │ │ strbthi pc, [sp], #-1 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x930ec │ │ │ │ + blcc 0x93020 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - @ instruction: 0x4639ab1c │ │ │ │ + @ instruction: 0x4639ab1e │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmov.i32 d23, #2304 @ 0x00000900 │ │ │ │ - @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfcef │ │ │ │ - @ instruction: 0x4639bb13 │ │ │ │ - @ instruction: 0xf64d4628 │ │ │ │ - vrshr.s64 d21, d29, #64 │ │ │ │ + vmov.i32 q11, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ @ instruction: 0xf7fdfce5 │ │ │ │ - ldrtmi fp, [r9], -r9, lsl #22 │ │ │ │ + @ instruction: 0x4639bb15 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vrshr.s64 q10, , #64 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ @ instruction: 0xf7fdfcdb │ │ │ │ - @ instruction: 0xf2c0baff │ │ │ │ + ldrtmi fp, [r9], -fp, lsl #22 │ │ │ │ + @ instruction: 0xf64d4628 │ │ │ │ + vsubl.s8 , d0, d13 │ │ │ │ + @ instruction: 0xf7f40208 │ │ │ │ + @ instruction: 0xf7fdfcd1 │ │ │ │ + vqdmlsl.s , d0, d1 │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ ldrbhi pc, [r8, #-1]! @ │ │ │ │ addshi pc, ip, #268435456 @ 0x10000000 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4.8 {d24-d27}, [pc :256], r2 │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ ldrbthi pc, [ip], r1 @ │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ - bge 0xfff4f59c │ │ │ │ + bge 0xfffcf4d0 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xffb50398 │ │ │ │ - blcs 0x138fd0 │ │ │ │ - bge 0xffd4f5ac │ │ │ │ + blx 0xffad02cc │ │ │ │ + blcs 0x138f04 │ │ │ │ + bge 0xffdcf4e0 │ │ │ │ addseq pc, r5, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [r6, #-976] @ 0xfffffc30 │ │ │ │ + ldc2l 7, cr15, [ip], #976 @ 0x3d0 │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ - @ instruction: 0xf7fdab97 │ │ │ │ - vmull.s , d16, d1[5] │ │ │ │ + @ instruction: 0xf7fdab99 │ │ │ │ + vmull.s , d16, d3[5] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ ldrthi pc, [lr], r1 @ │ │ │ │ mvnhi pc, r1, lsl #4 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst1.32 {d24}, [pc :256], r6 │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ ldrhi pc, [r1, r1] │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ - bge 0xff34f5fc │ │ │ │ + bge 0xff3cf530 │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ - @ instruction: 0xf8d5fab9 │ │ │ │ + @ instruction: 0xf8d5fab7 │ │ │ │ cmpeq fp, r8, asr #1 │ │ │ │ - bge 0xff0cfa10 │ │ │ │ - blcs 0xf903c │ │ │ │ + bge 0xff14f944 │ │ │ │ + blcs 0xf8f70 │ │ │ │ bicshi pc, ip, r2 │ │ │ │ @ instruction: 0xf47d2b02 │ │ │ │ - vpmin.s8 d26, d30, d25 │ │ │ │ - vmvn.i32 d23, #256 @ 0x00000100 │ │ │ │ + vpmin.s8 d26, d30, d27 │ │ │ │ + vmlal.s q11, d0, d1[6] │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x184f634 │ │ │ │ - blt 0xfebd0438 │ │ │ │ + stmdacs r0, {r0, r1, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x18cf568 │ │ │ │ + blt 0xfec5036c │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - andcs pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ + eorsne pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - stc2l 7, cr15, [r8], #-976 @ 0xfffffc30 │ │ │ │ - blt 0xfe3d044c │ │ │ │ + mrrc2 7, 15, pc, lr, cr4 @ │ │ │ │ + blt 0xfe450380 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - vpmax.s8 d26, d25, d8 │ │ │ │ - vqdmlal.s , d16, d0[3] │ │ │ │ + vpmax.s8 d26, d25, d10 │ │ │ │ + vorr.i32 d21, #3072 @ 0x00000c00 │ │ │ │ vcge.s8 d16, d9, d19 │ │ │ │ - vmov.i32 d23, #786432 @ 0x000c0000 │ │ │ │ + vmls.i d22, d0, d0[7] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7f92022 │ │ │ │ - @ instruction: 0xf7fdfcdb │ │ │ │ - @ instruction: 0xf8d5ba77 │ │ │ │ - bcs 0x1167a8 │ │ │ │ + @ instruction: 0xf7fdfcd1 │ │ │ │ + @ instruction: 0xf8d5ba79 │ │ │ │ + bcs 0x1166dc │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ movwcs r3, #9215 @ 0x23ff │ │ │ │ @ instruction: 0xf57d05c9 │ │ │ │ - movwls sl, #6764 @ 0x1a6c │ │ │ │ - strbtpl pc, [ip], #585 @ 0x249 @ │ │ │ │ + movwls sl, #6766 @ 0x1a6e │ │ │ │ + ldrtpl pc, [ip], #-585 @ 0xfffffdb7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ - tstpvs ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + msrpl SPSR_fs, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x46284639 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ strls r2, [r0], #-1027 @ 0xfffffbfd │ │ │ │ - stc2 7, cr15, [r8], {249} @ 0xf9 │ │ │ │ - blt 0x16d04b4 │ │ │ │ + blx 0x503d6 │ │ │ │ + blt 0x17503e8 │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - vpmin.s8 q13, , q2 │ │ │ │ - vqdmlal.s , d16, d0[3] │ │ │ │ - bl 0x15319c │ │ │ │ + vpmin.s8 q13, , q3 │ │ │ │ + vorr.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + bl 0x1530d0 │ │ │ │ strtmi r0, [r8], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ msrcs CPSR_, #13762560 @ 0xd20000 │ │ │ │ - mrc2 7, 2, pc, cr14, cr9, {7} │ │ │ │ - blt 0x12504d8 │ │ │ │ + mrc2 7, 2, pc, cr4, cr9, {7} │ │ │ │ + blt 0x12d040c │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - vpmax.s8 q13, , q1 │ │ │ │ - vqdmlal.s , d16, d0[3] │ │ │ │ - bl 0x1531c0 │ │ │ │ + vpmax.s8 q13, , q2 │ │ │ │ + vorr.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + bl 0x1530f4 │ │ │ │ strtmi r0, [r8], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ sbcscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - ldc2 7, cr15, [r8], {249} @ 0xf9 │ │ │ │ - blt 0xdd04fc │ │ │ │ + stc2 7, cr15, [lr], {249} @ 0xf9 │ │ │ │ + blt 0xe50430 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - vpmin.s8 d26, d9, d16 │ │ │ │ - vorr.i32 d22, #3072 @ 0x00000c00 │ │ │ │ + vpmin.s8 d26, d9, d18 │ │ │ │ + vqdmlal.s , d0, d0[7] │ │ │ │ vcge.s8 d16, d9, d19 │ │ │ │ - vmov.i32 d23, #786432 @ 0x000c0000 │ │ │ │ + vmls.i d22, d0, d0[7] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7f92022 │ │ │ │ - @ instruction: 0xf7fdfc83 │ │ │ │ - blcs 0xc0db0 │ │ │ │ - bge 0x78f62c │ │ │ │ - bicpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + @ instruction: 0xf7fdfc79 │ │ │ │ + blcs 0xc0cec │ │ │ │ + bge 0x80f560 │ │ │ │ + tstppl ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldrvs pc, [ip], #585 @ 0x249 │ │ │ │ + strbtpl pc, [ip], #585 @ 0x249 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - stc2l 7, cr15, [lr], #-996 @ 0xfffffc1c │ │ │ │ - blt 0x350550 │ │ │ │ + stc2l 7, cr15, [r4], #-996 @ 0xfffffc1c │ │ │ │ + blt 0x3d0484 │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x92564 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x92498 @ │ │ │ │ ldrbeq r2, [fp, #1026] @ 0x402 │ │ │ │ - bge 0x10fb60 │ │ │ │ + bge 0x18fa94 │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - tstpvs ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + msrpl SPSR_fs, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strbtpl pc, [ip], #585 @ 0x249 @ │ │ │ │ + ldrtpl pc, [ip], #-585 @ 0xfffffdb7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - blx 0xfe850576 │ │ │ │ - stmiblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfe5d04aa │ │ │ │ + ldmiblt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x9259c @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x924d0 @ │ │ │ │ ldrbeq r2, [r9, #1026] @ 0x402 │ │ │ │ - stmibge r5!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge r7!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - strbcc pc, [ip], #585 @ 0x249 @ │ │ │ │ + ldrcc pc, [ip], #-585 @ 0xfffffdb7 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ - bicpl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + tstppl ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - blx 0xfe0d05b2 │ │ │ │ - ldmiblt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x1e504e6 │ │ │ │ + ldmiblt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - vmla.i8 q13, , q6 │ │ │ │ - vqdmlal.s , d16, d0[3] │ │ │ │ - bl 0x1532ac │ │ │ │ + vmla.i8 q13, , q7 │ │ │ │ + vorr.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + bl 0x1531e0 │ │ │ │ strtmi r0, [r8], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ cmppcs r0, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ - stc2 7, cr15, [r2], #-996 @ 0xfffffc1c │ │ │ │ - ldmiblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2 7, cr15, [r8], {249} @ 0xf9 │ │ │ │ + stmiblt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - vmul.i8 d26, d25, d26 │ │ │ │ - vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + vmul.i8 d26, d25, d28 │ │ │ │ + vqdmlal.s , d16, d0[3] │ │ │ │ vcge.s8 d16, d9, d19 │ │ │ │ - vmls.i d22, d16, d0[7] │ │ │ │ + vmvn.i32 d22, #786432 @ 0x000c0000 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7f92022 │ │ │ │ - @ instruction: 0xf7fdfdc1 │ │ │ │ - blcs 0xc0cc4 │ │ │ │ - stmibge r5!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - msrvs CPSR_fs, #-1879048188 @ 0x90000004 │ │ │ │ + @ instruction: 0xf7fdfdb7 │ │ │ │ + blcs 0xc0c00 │ │ │ │ + stmibge r7!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + cmnppl ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strbtvs pc, [ip], #585 @ 0x249 @ │ │ │ │ + ldrtvs pc, [ip], #-585 @ 0xfffffdb7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - stc2 7, cr15, [ip, #996]! @ 0x3e4 │ │ │ │ - ldmiblt r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stc2 7, cr15, [r2, #996]! @ 0x3e4 │ │ │ │ + ldmiblt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [r8], #133 @ 0x85 │ │ │ │ svclt 0x00142a02 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strbeq r2, [ip, #770] @ 0x302 │ │ │ │ - stmibge r9, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + stmibge fp, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ vcgt.s8 d25, d9, d1 │ │ │ │ - vmls.i d21, d16, d0[7] │ │ │ │ + vmvn.i32 d21, #786432 @ 0x000c0000 │ │ │ │ vqshl.s8 d16, d19, d9 │ │ │ │ - vqdmlal.s , d16, d0[3] │ │ │ │ + vorr.i32 d21, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x46390333 │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ strcs r2, [r3], #-34 @ 0xffffffde │ │ │ │ @ instruction: 0xf7f99400 │ │ │ │ - @ instruction: 0xf7fdfb25 │ │ │ │ - blcs 0xc0c5c │ │ │ │ - ldmdbge r1!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - movtvs pc, #49737 @ 0xc249 @ │ │ │ │ + @ instruction: 0xf7fdfb1b │ │ │ │ + blcs 0xc0b98 │ │ │ │ + ldmdbge r3!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + orrspl pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldrvs pc, [ip], #-585 @ 0xfffffdb7 │ │ │ │ + strbtpl pc, [ip], #-585 @ 0xfffffdb7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - ldc2 7, cr15, [r6], {249} @ 0xf9 │ │ │ │ - stmdblt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ + stmdblt r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ - vmul.i8 q13, , q6 │ │ │ │ - vqdmlal.s , d16, d0[3] │ │ │ │ - bl 0x15338c │ │ │ │ + vmul.i8 q13, , q7 │ │ │ │ + vorr.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + bl 0x1532c0 │ │ │ │ vcgt.s8 d16, d25, d2 │ │ │ │ - vmls.i d21, d16, d0[3] │ │ │ │ + vmov.i32 d21, #786432 @ 0x000c0000 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ @ instruction: 0xf8543280 │ │ │ │ @ instruction: 0xf7f92022 │ │ │ │ - @ instruction: 0xf7fdfc7f │ │ │ │ - subcs fp, r0, #1196032 @ 0x124000 │ │ │ │ + @ instruction: 0xf7fdfc75 │ │ │ │ + subcs fp, r0, #1228800 @ 0x12c000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - @ instruction: 0x6d2ba942 │ │ │ │ + @ instruction: 0x6d2ba944 │ │ │ │ @ instruction: 0xf413695b │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - stmdbge r4, {r2, r3, r4, r5, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r2, r3, r4, r5, r8, fp, sp, pc} │ │ │ │ vmax.s8 d20, d7, d24 │ │ │ │ - vsubl.s8 , d0, d25 │ │ │ │ + vmlal.s q8, d0, d1[2] │ │ │ │ movwcs r0, #4616 @ 0x1208 │ │ │ │ strvs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ movwls r9, #34566 @ 0x8706 │ │ │ │ - blx 0x2d06e6 │ │ │ │ - stmdblt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x50618 │ │ │ │ + stmdblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - @ instruction: 0xf014a924 │ │ │ │ + @ instruction: 0xf014a926 │ │ │ │ @ instruction: 0xf47d0140 │ │ │ │ - stmdaeq r2!, {r5, r8, fp, sp, pc}^ │ │ │ │ + stmdaeq r2!, {r1, r5, r8, fp, sp, pc}^ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstmi sl, #-2147483647 @ 0x80000001 │ │ │ │ andls r0, r4, #41728 @ 0xa300 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r4, {r3, r8, ip, pc} │ │ │ │ vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ movwls r4, #21506 @ 0x5402 │ │ │ │ @ instruction: 0xf7f89407 │ │ │ │ - @ instruction: 0xf7fdffc7 │ │ │ │ - @ instruction: 0xf1b3b909 │ │ │ │ + @ instruction: 0xf7fdffbd │ │ │ │ + @ instruction: 0xf1b3b90b │ │ │ │ @ instruction: 0xf47d7f80 │ │ │ │ - stmdaeq sl, {r2, r8, fp, sp, pc}^ │ │ │ │ + stmdaeq sl, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscsmi pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x1bd0776 │ │ │ │ - stmialt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x19506aa │ │ │ │ + stmialt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - stmdaeq r2!, {r2, r3, r4, r6, r7, fp, sp, pc}^ │ │ │ │ + stmdaeq r2!, {r1, r2, r3, r4, r6, r7, fp, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ - b 0x1113004 │ │ │ │ + b 0x1112f38 │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0xf6474313 │ │ │ │ vsubl.s8 q8, d0, d9 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #1026 @ 0x402 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fdfb45 │ │ │ │ - @ instruction: 0xf1b3b8bd │ │ │ │ + @ instruction: 0xf7fdfb3b │ │ │ │ + @ instruction: 0xf1b3b8bf │ │ │ │ @ instruction: 0xf47d7f80 │ │ │ │ - stmdaeq r2!, {r3, r4, r5, r7, fp, sp, pc}^ │ │ │ │ + stmdaeq r2!, {r1, r3, r4, r5, r7, fp, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscsmi pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x8d080e │ │ │ │ - ldmlt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - andscc pc, sp, #76546048 @ 0x4900000 │ │ │ │ + blx 0x650742 │ │ │ │ + ldmlt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + eorscs pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1bd081c │ │ │ │ - ldmlt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - rsccs pc, r5, #76546048 @ 0x4900000 │ │ │ │ + blx 0x1950750 │ │ │ │ + ldmlt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + andcs pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x19d082c │ │ │ │ - stmlt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - andvs pc, r5, #72, 4 @ 0x80000004 │ │ │ │ + blx 0x1750760 │ │ │ │ + stmlt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + subpl pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - blx 0x17d083c │ │ │ │ - stmlt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - adcsmi pc, r5, #72, 4 @ 0x80000004 │ │ │ │ + blx 0x1550770 │ │ │ │ + stmlt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + rscscc pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - blx 0x15d084c │ │ │ │ - ldmdalt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x1350780 │ │ │ │ + ldmdalt sl!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - @ instruction: 0xf011a870 │ │ │ │ + @ instruction: 0xf011a872 │ │ │ │ @ instruction: 0xf47d0140 │ │ │ │ - stmdaeq r2!, {r2, r3, r5, r6, fp, sp, pc}^ │ │ │ │ + stmdaeq r2!, {r1, r2, r3, r5, r6, fp, sp, pc}^ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ stceq 3, cr4, [r3], #104 @ 0x68 │ │ │ │ vaddw.u8 , q2, d6 │ │ │ │ @ instruction: 0xf0033403 │ │ │ │ stmdbge r4, {r4, r8, r9} │ │ │ │ stmib sp, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ movwcs r2, #4868 @ 0x1304 │ │ │ │ movwpl lr, #31181 @ 0x79cd │ │ │ │ - @ instruction: 0xff12f7f8 │ │ │ │ - ldmdalt r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff08f7f8 │ │ │ │ + ldmdalt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - stmdaeq sl, {r2, r3, r6, fp, sp, pc}^ │ │ │ │ + stmdaeq sl, {r1, r2, r3, r6, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ - b 0x1112d20 │ │ │ │ + b 0x1112c54 │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0xf6474313 │ │ │ │ vsubl.s8 q8, d0, d9 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #5123 @ 0x1403 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fdfab5 │ │ │ │ - stmdaeq lr, {r0, r2, r3, r5, fp, ip, sp, pc}^ │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - @ instruction: 0xf0060c8a │ │ │ │ - @ instruction: 0xf0020610 │ │ │ │ - tstmi lr, #16, 4 │ │ │ │ - strmi pc, [r4, -r1, asr #7] │ │ │ │ + @ instruction: 0xf7fdfaab │ │ │ │ + stceq 8, cr11, [sl], {47} @ 0x2f │ │ │ │ movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ + @ instruction: 0xf002084e │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + @ instruction: 0xf0064704 │ │ │ │ + tstmi sl, #16, 12 @ 0x1000000 │ │ │ │ + movweq pc, #61441 @ 0xf001 @ │ │ │ │ streq pc, [r0, -r7, asr #3]! │ │ │ │ - @ instruction: 0xf011431a │ │ │ │ + @ instruction: 0xf011431e │ │ │ │ @ instruction: 0xf0410440 │ │ │ │ stmib sp, {r3, r4, r5, r8, pc}^ │ │ │ │ stmdbge r4, {r0, r2, sl, sp} │ │ │ │ - mvnsne pc, #-1342177276 @ 0xb0000004 │ │ │ │ + tstpne r9, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ sbcsvs pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strls r2, [r4], -r3, lsl #10 │ │ │ │ strls r9, [r7, -r8, lsl #10] │ │ │ │ - ldc2 7, cr15, [sl, #996]! @ 0x3e4 │ │ │ │ - stmdalt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2 7, cr15, [r0, #996]! @ 0x3e4 │ │ │ │ + stmdalt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ rsccc pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r2, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - blx 0x1c50970 │ │ │ │ - svclt 0x00e6f7fc │ │ │ │ - @ instruction: 0xf0040863 │ │ │ │ - stceq 1, cr0, [r5], #60 @ 0x3c │ │ │ │ + blx 0x19d08a4 │ │ │ │ + svclt 0x00e8f7fc │ │ │ │ + vmull.u8 q8, d20, d21 │ │ │ │ + stmdaeq r3!, {r0, r1, r8, ip, sp}^ │ │ │ │ + ldreq pc, [r0, #-5] │ │ │ │ + strmi pc, [r4], -r4, asr #7 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - vsubw.u8 q10, q2, d11 │ │ │ │ - vrsubhn.i16 d20, q2, q2 │ │ │ │ - @ instruction: 0xf0053103 │ │ │ │ - movwmi r0, #54544 @ 0xd510 │ │ │ │ - @ instruction: 0xf1c69304 │ │ │ │ - vmax.s8 d16, d10, d16 │ │ │ │ - vsubw.s8 , q0, d1 │ │ │ │ - stmdbge r4, {r3, r8, r9} │ │ │ │ + @ instruction: 0xf004430d │ │ │ │ + movwmi r0, #45327 @ 0xb10f │ │ │ │ + strteq pc, [r0], -r6, asr #3 │ │ │ │ + stmdbge r4, {r2, r8, r9, ip, pc} │ │ │ │ + msrvs CPSR_c, #-1610612732 @ 0xa0000004 │ │ │ │ + movweq pc, #33472 @ 0x82c0 @ │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ msrhi SPSR_xc, r1, asr #32 │ │ │ │ andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ subsmi pc, r9, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strpl lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f99607 │ │ │ │ - @ instruction: 0xf7fcfd73 │ │ │ │ - rsceq fp, r2, #764 @ 0x2fc │ │ │ │ - svcge 0x00bbf57c │ │ │ │ + @ instruction: 0xf7fcfd69 │ │ │ │ + rsceq fp, r2, #772 @ 0x304 │ │ │ │ + svcge 0x00bdf57c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ vcgt.s8 d18, d8, d4 │ │ │ │ - vmov.i32 , #3328 @ 0x00000d00 │ │ │ │ + vmvn.i32 q9, #3328 @ 0x00000d00 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fc9308 │ │ │ │ - @ instruction: 0xf7fcfba7 │ │ │ │ - stmdaeq sl, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfba9 │ │ │ │ + stmdaeq sl, {r0, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ andsvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x150a48 │ │ │ │ - svclt 0x007af7fc │ │ │ │ - stceq 8, cr0, [r5], #300 @ 0x12c │ │ │ │ - tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf9f8f7f4 │ │ │ │ + svclt 0x007cf7fc │ │ │ │ + vmull.u8 q8, d17, d13 │ │ │ │ + stmdaeq fp, {r2, r9, sl, lr}^ │ │ │ │ + ldreq pc, [r0, #-5] │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - vsubw.u8 q10, q2, d11 │ │ │ │ - vrsubhn.i16 d20, q2, q2 │ │ │ │ - @ instruction: 0xf0053103 │ │ │ │ - movwmi r0, #54544 @ 0xd510 │ │ │ │ - @ instruction: 0xf1c69304 │ │ │ │ - vmax.s8 d16, d10, d16 │ │ │ │ - vqdmlal.s , d16, d1[5] │ │ │ │ - stmdbge r4, {r3, r8, r9} │ │ │ │ + @ instruction: 0xf004430d │ │ │ │ + movwmi r0, #45327 @ 0xb10f │ │ │ │ + strteq pc, [r0], -r6, asr #3 │ │ │ │ + stmdbge r4, {r2, r8, r9, ip, pc} │ │ │ │ + movwvc pc, #21066 @ 0x524a @ │ │ │ │ + movweq pc, #33472 @ 0x82c0 @ │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ rsbshi pc, r2, r1, asr #32 │ │ │ │ andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ subsmi pc, r9, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strpl lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f99607 │ │ │ │ - @ instruction: 0xf7fcfd07 │ │ │ │ - stmdaeq r2!, {r0, r1, r4, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfcfd │ │ │ │ + stmdaeq r2!, {r0, r2, r4, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ sbcsvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf9baf7f4 │ │ │ │ - svclt 0x0032f7fc │ │ │ │ + @ instruction: 0xf9b0f7f4 │ │ │ │ + svclt 0x0034f7fc │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ @@ -133641,108 +133590,108 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vrshr.s64 d22, d21, #64 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fcf999 │ │ │ │ - rsceq fp, r1, #17, 30 @ 0x44 │ │ │ │ - svcge 0x000df57c │ │ │ │ + @ instruction: 0xf7fcf98f │ │ │ │ + rsceq fp, r1, #19, 30 @ 0x4c │ │ │ │ + svcge 0x000ff57c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ vcgt.s8 d18, d8, d4 │ │ │ │ - vmlal.s q9, d0, d1[4] │ │ │ │ + vsubl.s8 , d16, d1 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fc9308 │ │ │ │ - @ instruction: 0xf7fcfaf9 │ │ │ │ - sbceq fp, r8, #3792 @ 0xed0 │ │ │ │ - mcrge 5, 7, pc, cr9, cr12, {3} @ │ │ │ │ + @ instruction: 0xf7fcfafb │ │ │ │ + sbceq fp, r8, #3824 @ 0xef0 │ │ │ │ + mcrge 5, 7, pc, cr11, cr12, {3} @ │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ strtmi r3, [r8], -r3, lsl #2 │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ stmib sp, {r0, r1, r8, sl, lr}^ │ │ │ │ stmdbge r4, {r2, r8, r9, sp} │ │ │ │ - andcs pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + eorne pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0xff5d0bcc │ │ │ │ - mcrlt 7, 6, pc, cr8, cr12, {7} @ │ │ │ │ + blx 0xff650b00 │ │ │ │ + mcrlt 7, 6, pc, cr10, cr12, {7} @ │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ vcgt.s8 d18, d8, d4 │ │ │ │ - vrshr.s64 d18, d21, #64 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fc9308 │ │ │ │ - @ instruction: 0xf7fcfab3 │ │ │ │ - stmdaeq r2!, {r0, r1, r2, r5, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfab5 │ │ │ │ + stmdaeq r2!, {r0, r3, r5, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - andmi pc, r5, #72, 4 @ 0x80000004 │ │ │ │ + eorcc pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0xfe550c50 │ │ │ │ - mcrlt 7, 4, pc, cr6, cr12, {7} @ │ │ │ │ + blx 0xfe5d0b84 │ │ │ │ + mcrlt 7, 4, pc, cr8, cr12, {7} @ │ │ │ │ ldmdbvs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ svcmi 0x0070f413 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr15, cr12, {1} │ │ │ │ + mcrge 4, 4, pc, cr1, cr12, {1} @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - rscsne pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + andsne pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r6, #29700 @ 0x7404 │ │ │ │ strls r2, [r6, -r0, lsl #6] │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fcf84b │ │ │ │ - stcvs 14, cr11, [fp, #-444]! @ 0xfffffe44 │ │ │ │ + @ instruction: 0xf7fcf841 │ │ │ │ + stcvs 14, cr11, [fp, #-452]! @ 0xfffffe3c │ │ │ │ @ instruction: 0xf413695b │ │ │ │ @ instruction: 0xf43c4f70 │ │ │ │ - stmdbge r4, {r3, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r3, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d7, d24 │ │ │ │ - vrshr.s64 d17, d17, #64 │ │ │ │ + vrshr.s64 q8, , #64 │ │ │ │ movwcs r0, #4616 @ 0x1208 │ │ │ │ strvs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ movwls r9, #34566 @ 0x8706 │ │ │ │ - @ instruction: 0xf834f7f4 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr8, cr12, {7} │ │ │ │ + @ instruction: 0xf82af7f4 │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr10, cr12, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ @@ -133750,48 +133699,48 @@ │ │ │ │ rsbspl pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r9, sl, sp}^ │ │ │ │ strls r3, [r8], -r5, lsl #8 │ │ │ │ @ instruction: 0xf7f49507 │ │ │ │ - @ instruction: 0xf7fcf8bf │ │ │ │ - stmdaeq sl, {r0, r1, r2, r4, r5, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf8b5 │ │ │ │ + stmdaeq sl, {r0, r3, r4, r5, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - andcc pc, r9, #72, 4 @ 0x80000004 │ │ │ │ + eorcs pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x950d30 │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr6, cr12, {7} │ │ │ │ + blx 0x9d0c64 │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr8, cr12, {7} │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ andeq pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r2, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xf87ef7f4 │ │ │ │ - ldcllt 7, cr15, [r6, #1008]! @ 0x3f0 │ │ │ │ + @ instruction: 0xf874f7f4 │ │ │ │ + ldcllt 7, cr15, [r8, #1008]! @ 0x3f0 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ @@ -133799,97 +133748,97 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmlal.s , d16, d1[1] │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fcf85d │ │ │ │ - stmdaeq sl, {r0, r2, r4, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf853 │ │ │ │ + stmdaeq sl, {r0, r1, r2, r4, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ eorspl pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf83cf7f4 │ │ │ │ - ldclt 7, cr15, [r4, #1008]! @ 0x3f0 │ │ │ │ + @ instruction: 0xf832f7f4 │ │ │ │ + ldclt 7, cr15, [r6, #1008]! @ 0x3f0 │ │ │ │ @ instruction: 0xf57c02e3 │ │ │ │ - stmdaeq r2!, {r4, r5, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + stmdaeq r2!, {r1, r4, r5, r7, r8, sl, fp, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - adcscc pc, r1, #72, 4 @ 0x80000004 │ │ │ │ + sbcscs pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf99cf7fc │ │ │ │ - ldclt 7, cr15, [r0, #1008] @ 0x3f0 │ │ │ │ + @ instruction: 0xf99ef7fc │ │ │ │ + ldclt 7, cr15, [r2, #1008] @ 0x3f0 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ subsmi pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r2, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xfff8f7f3 │ │ │ │ - ldcllt 7, cr15, [r0, #-1008]! @ 0xfffffc10 │ │ │ │ + @ instruction: 0xffeef7f3 │ │ │ │ + ldcllt 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ cmppeq r0, r4, lsl r0 @ p-variant is OBSOLETE │ │ │ │ - stclge 4, cr15, [fp, #-496]! @ 0xfffffe10 │ │ │ │ + stclge 4, cr15, [sp, #-496]! @ 0xfffffe10 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ @ instruction: 0xf002030f │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ tstmi sl, #4, 10 @ 0x1000000 │ │ │ │ smlatbls r6, r3, ip, r0 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4323a904 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f85307 │ │ │ │ - @ instruction: 0xf7fcfc11 │ │ │ │ - stmdaeq sl, {r0, r1, r4, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfc07 │ │ │ │ + stmdaeq sl, {r0, r2, r4, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ sbcsmi pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xffbaf7f3 │ │ │ │ - ldclt 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ + @ instruction: 0xffb0f7f3 │ │ │ │ + ldclt 7, cr15, [r4, #-1008]! @ 0xfffffc10 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46338 @ 0xb502 │ │ │ │ @@ -133897,81 +133846,81 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmlal.s , d16, d1[1] │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #1288 @ 0x508 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcff99 │ │ │ │ - stmdaeq r1!, {r0, r4, r8, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcff8f │ │ │ │ + stmdaeq r1!, {r0, r1, r4, r8, sl, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #4 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tstmi r1, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf0020ca2 │ │ │ │ tstls r4, r0, lsl r3 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ vcgt.s8 d20, d7, d11 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39507 │ │ │ │ - @ instruction: 0xf7fcff79 │ │ │ │ - @ instruction: 0xf014bcf1 │ │ │ │ + @ instruction: 0xf7fcff6f │ │ │ │ + @ instruction: 0xf014bcf3 │ │ │ │ @ instruction: 0xf47c0140 │ │ │ │ - stmdaeq r2!, {r2, r3, r5, r6, r7, sl, fp, sp, pc}^ │ │ │ │ + stmdaeq r2!, {r1, r2, r3, r5, r6, r7, sl, fp, sp, pc}^ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstmi sl, #-2147483647 @ 0x80000001 │ │ │ │ andls r0, r4, #41728 @ 0xa300 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r4, {r3, r8, ip, pc} │ │ │ │ vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ movwls r4, #21506 @ 0x5402 │ │ │ │ @ instruction: 0xf7f89407 │ │ │ │ - @ instruction: 0xf7fcfb85 │ │ │ │ - stmdaeq lr, {r0, r2, r4, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - @ instruction: 0xf0060c8a │ │ │ │ - @ instruction: 0xf0020610 │ │ │ │ - tstmi lr, #16, 4 │ │ │ │ - strmi pc, [r3, -r1, asr #7] │ │ │ │ + @ instruction: 0xf7fcfb7b │ │ │ │ + stceq 12, cr11, [sl], {215} @ 0xd7 │ │ │ │ movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ + @ instruction: 0xf002084e │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + @ instruction: 0xf0064703 │ │ │ │ + tstmi sl, #16, 12 @ 0x1000000 │ │ │ │ + movweq pc, #61441 @ 0xf001 @ │ │ │ │ ldreq pc, [r0, -r7, asr #3] │ │ │ │ - @ instruction: 0xf011431a │ │ │ │ + @ instruction: 0xf011431e │ │ │ │ @ instruction: 0xf0400440 │ │ │ │ stmib sp, {r4, r5, r9, sl, pc}^ │ │ │ │ stmdbge r4, {r0, r2, sl, sp} │ │ │ │ - tstpne r5, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + teqpeq r5, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ addpl pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strls r2, [r4], -r2, lsl #10 │ │ │ │ strls r9, [r7, -r8, lsl #10] │ │ │ │ - @ instruction: 0xf9c4f7f9 │ │ │ │ - stclt 7, cr15, [lr], #1008 @ 0x3f0 │ │ │ │ + @ instruction: 0xf9baf7f9 │ │ │ │ + ldclt 7, cr15, [r0], #1008 @ 0x3f0 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ eormi pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r1, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xff16f7f3 │ │ │ │ - stclt 7, cr15, [lr], {252} @ 0xfc │ │ │ │ + @ instruction: 0xff0cf7f3 │ │ │ │ + ldclt 7, cr15, [r0], {252} @ 0xfc │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ @@ -133979,100 +133928,100 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmlal.s , d16, d1[1] │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfef5 │ │ │ │ - stmdaeq r2!, {r0, r2, r3, r5, r6, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfeeb │ │ │ │ + stmdaeq r2!, {r0, r1, r2, r3, r5, r6, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ andsvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mrc2 7, 6, pc, cr4, cr3, {7} │ │ │ │ - mcrrlt 7, 15, pc, ip, cr12 @ │ │ │ │ - @ instruction: 0xf0040866 │ │ │ │ - stceq 3, cr0, [r2], #60 @ 0x3c │ │ │ │ - ldreq pc, [r0], -r6 │ │ │ │ - strmi pc, [r2, -r4, asr #7] │ │ │ │ + mcr2 7, 6, pc, cr10, cr3, {7} @ │ │ │ │ + mcrrlt 7, 15, pc, lr, cr12 @ │ │ │ │ + vmull.u8 q8, d20, d18 │ │ │ │ + stmdaeq r6!, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - vorr.i32 d20, #52736 @ 0x0000ce00 │ │ │ │ - @ instruction: 0xf1c73303 │ │ │ │ - tstmi sl, #8, 14 @ 0x200000 │ │ │ │ + strmi pc, [r2, -r4, asr #7] │ │ │ │ + ldreq pc, [r0], -r6 │ │ │ │ + @ instruction: 0xf004431a │ │ │ │ + @ instruction: 0xf1c7030f │ │ │ │ + tstmi lr, #8, 14 @ 0x200000 │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ ldrhi pc, [r8, #-64] @ 0xffffffc0 │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf64aa904 │ │ │ │ - vqdmlal.s , d0, d1[4] │ │ │ │ + vsubw.s8 q8, q8, d1 │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vrshr.s64 d23, d9, #64 │ │ │ │ + vrshr.s64 d22, d25, #64 │ │ │ │ strcs r0, [r1, #-520] @ 0xfffffdf8 │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7f99707 │ │ │ │ - @ instruction: 0xf7fcf93b │ │ │ │ - stmdaeq r2!, {r0, r2, r5, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf931 │ │ │ │ + stmdaeq r2!, {r0, r1, r2, r5, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ - b 0x1113974 │ │ │ │ + b 0x11138a8 │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0xf6474313 │ │ │ │ vsubl.s8 q10, d0, d17 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #1026 @ 0x402 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfe8d │ │ │ │ - stmdaeq r1!, {r0, r2, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfe83 │ │ │ │ + stmdaeq r1!, {r0, r1, r2, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ stceq 3, cr4, [r3], #100 @ 0x64 │ │ │ │ @ instruction: 0xf0039104 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ andls r3, r8, #-1073741824 @ 0xc0000000 │ │ │ │ vcgt.s8 d20, d7, d11 │ │ │ │ vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39507 │ │ │ │ - @ instruction: 0xf7fcfe6d │ │ │ │ - stmdaeq sl, {r0, r2, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfe63 │ │ │ │ + stmdaeq sl, {r0, r1, r2, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rsbvs pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mcr2 7, 2, pc, cr12, cr3, {7} @ │ │ │ │ - bllt 0xff1d11d8 │ │ │ │ + mcr2 7, 2, pc, cr2, cr3, {7} @ │ │ │ │ + bllt 0xff25110c │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ @@ -134080,18 +134029,18 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmov.i32 d22, #1280 @ 0x00000500 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfe2b │ │ │ │ - @ instruction: 0xf893bba3 │ │ │ │ + @ instruction: 0xf7fcfe21 │ │ │ │ + @ instruction: 0xf893bba5 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x113e70 │ │ │ │ + blcs 0x113da4 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ stmdaeq r2!, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @@ -134101,16 +134050,16 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rsbvs pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mcr2 7, 0, pc, cr0, cr3, {7} @ │ │ │ │ - bllt 0x1ed1270 │ │ │ │ + ldc2l 7, cr15, [r6, #972]! @ 0x3cc │ │ │ │ + bllt 0x1f511a4 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ @@ -134118,301 +134067,301 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vrshr.s64 q11, , #64 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfddf │ │ │ │ - stmdaeq sl, {r0, r1, r2, r4, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfdd5 │ │ │ │ + stmdaeq sl, {r0, r3, r4, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ andls r4, r4, #738197504 @ 0x2c000000 │ │ │ │ vmla.i8 d26, d7, d4 │ │ │ │ vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ @ instruction: 0x26010510 │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strls r9, [r7, #-1544] @ 0xfffff9f8 │ │ │ │ - ldc2 7, cr15, [lr, #972]! @ 0x3cc │ │ │ │ - bllt 0xe512f4 │ │ │ │ + ldc2 7, cr15, [r4, #972]! @ 0x3cc │ │ │ │ + bllt 0xed1228 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ andls r3, r4, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf647430b │ │ │ │ vmov.i32 q10, #2304 @ 0x00000900 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0, #964] @ 0x3c4 │ │ │ │ vsubw.u8 , q2, d5 │ │ │ │ movwcs r4, #5123 @ 0x1403 │ │ │ │ strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfd9f │ │ │ │ - stmdaeq sl, {r0, r1, r2, r4, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcfd95 │ │ │ │ + stmdaeq sl, {r0, r3, r4, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ movwmi r9, #45572 @ 0xb204 │ │ │ │ rsccc pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf3c4a904 │ │ │ │ movwls r1, #21888 @ 0x5580 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6, #-769] @ 0xfffffcff │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - stc2 7, cr15, [r0, #972] @ 0x3cc │ │ │ │ - blt 0xffed1370 │ │ │ │ + ldc2l 7, cr15, [r6, #-972]! @ 0xfffffc34 │ │ │ │ + blt 0xfff512a4 │ │ │ │ cmppeq r0, r1, lsl r0 @ p-variant is OBSOLETE │ │ │ │ - bge 0xffd90578 │ │ │ │ + bge 0xffe104ac │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ @ instruction: 0xf002030f │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ tstmi sl, #12582912 @ 0xc00000 │ │ │ │ smlatbls r6, r3, ip, r0 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4323a904 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f85307 │ │ │ │ - @ instruction: 0xf7fcf98b │ │ │ │ - stmdaeq r2!, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcf981 │ │ │ │ + stmdaeq r2!, {r0, r2, r3, r4, r6, r7, r9, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ sbcsvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - stc2l 7, cr15, [r2, #-972] @ 0xfffffc34 │ │ │ │ - blt 0xfef513ec │ │ │ │ + ldc2 7, cr15, [r8, #-972]! @ 0xfffffc34 │ │ │ │ + blt 0xfefd1320 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ rsccc pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r2], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r0, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - stc2 7, cr15, [r2, #-972]! @ 0xfffffc34 │ │ │ │ - blt 0xfe75142c │ │ │ │ + ldc2 7, cr15, [r8, #-972] @ 0xfffffc34 │ │ │ │ + blt 0xfe7d1360 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ subsmi pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r2], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r0, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - stc2 7, cr15, [r2, #-972] @ 0xfffffc34 │ │ │ │ - blt 0x1f5146c │ │ │ │ - @ instruction: 0xf001084e │ │ │ │ - stceq 3, cr0, [sl], {15} │ │ │ │ - ldreq pc, [r0], -r6 │ │ │ │ + ldc2l 7, cr15, [r8], #972 @ 0x3cc │ │ │ │ + blt 0x1fd13a0 │ │ │ │ + vmull.u8 q8, d17, d10 │ │ │ │ + stmdaeq lr, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - vorr.i32 d20, #40448 @ 0x00009e00 │ │ │ │ - vabdl.u8 q10, d1, d3 │ │ │ │ - @ instruction: 0xf1c73303 │ │ │ │ - tstmi sl, #16, 14 @ 0x400000 │ │ │ │ + strmi pc, [r3, -r1, asr #7] │ │ │ │ + ldreq pc, [r0], -r6 │ │ │ │ + @ instruction: 0xf001431a │ │ │ │ + @ instruction: 0xf1c7030f │ │ │ │ + tstmi lr, #16, 14 @ 0x400000 │ │ │ │ strbeq pc, [r0], #-17 @ 0xffffffef @ │ │ │ │ ldrhi pc, [lr], #-64 @ 0xffffffc0 │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ vmla.i8 d26, d11, d4 │ │ │ │ - vsubw.s8 q9, q0, d1 │ │ │ │ + vsubw.s8 , q0, d17 │ │ │ │ vcgt.s8 d16, d4, d8 │ │ │ │ vsubl.s8 , d16, d13 │ │ │ │ strcs r0, [r2, #-517] @ 0xfffffdfb │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7f89707 │ │ │ │ - @ instruction: 0xf7fcff69 │ │ │ │ - stmdaeq r6!, {r0, r1, r4, r6, r9, fp, ip, sp, pc}^ │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - @ instruction: 0xf0060ca2 │ │ │ │ - vmov.i32 d16, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf0024702 │ │ │ │ - tstmi lr, #16, 4 │ │ │ │ + @ instruction: 0xf7fcff5f │ │ │ │ + vstmiaeq r2!, {s22-s106} │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf0020866 │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + @ instruction: 0xf0064702 │ │ │ │ + tstmi sl, #16, 12 @ 0x1000000 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ streq pc, [r8, -r7, asr #3] │ │ │ │ - @ instruction: 0xf014431a │ │ │ │ + @ instruction: 0xf014431e │ │ │ │ @ instruction: 0xf0400440 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r7, r9, pc}^ │ │ │ │ stmdbge r4, {r0, r2, sl, sp} │ │ │ │ - msrcs CPSR_fsc, #-1342177276 @ 0xb0000004 │ │ │ │ + movtne pc, #53835 @ 0xd24b @ │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - addsvc pc, r9, #77594624 @ 0x4a00000 │ │ │ │ + adcsvs pc, r9, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strls r2, [r4], -r1, lsl #10 │ │ │ │ strls r9, [r7, -r8, lsl #10] │ │ │ │ - @ instruction: 0xff42f7f8 │ │ │ │ - blt 0xbd1508 │ │ │ │ + @ instruction: 0xff38f7f8 │ │ │ │ + blt 0xc5143c │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ stmdalt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0x1a51538 │ │ │ │ + blt 0x1a5146c │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - subvc pc, sp, #80740352 @ 0x4d00000 │ │ │ │ + addvs pc, r5, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0xffb5151e │ │ │ │ - blt 0x451544 │ │ │ │ + blx 0xff8d1452 │ │ │ │ + blt 0x4d1478 │ │ │ │ ldmdbvs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - bge 0x290650 │ │ │ │ + bge 0x310584 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - rsceq pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + andeq pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r6, #29700 @ 0x7404 │ │ │ │ strls r2, [r6, -r0, lsl #6] │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfbd3 │ │ │ │ - @ instruction: 0x6d2bb9f7 │ │ │ │ + @ instruction: 0xf7fcfbc9 │ │ │ │ + @ instruction: 0x6d2bb9f9 │ │ │ │ @ instruction: 0xf413695b │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - stmdbge r4, {r4, r5, r6, r7, r8, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d7, d24 │ │ │ │ - vmov.i32 q8, #3328 @ 0x00000d00 │ │ │ │ + stmdbge r4, {r1, r4, r5, r6, r7, r8, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6464628 │ │ │ │ + vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ movwcs r0, #4616 @ 0x1208 │ │ │ │ strvs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ movwls r9, #34566 @ 0x8706 │ │ │ │ - blx 0xfefd157a │ │ │ │ - stmiblt r0!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfed514ae │ │ │ │ + stmiblt r2!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr7, cr12, {7} │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr9, cr12, {7} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0xffc915cc │ │ │ │ + blt 0xffc91500 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0x16d15e0 │ │ │ │ + bllt 0x16d1514 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0x915f4 │ │ │ │ + blt 0x91528 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rscsmi pc, r5, #80740352 @ 0x4d00000 │ │ │ │ + eormi pc, sp, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0xfe3515de │ │ │ │ - stmiblt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfe0d1512 │ │ │ │ + ldmiblt r0!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - andne pc, sp, #80740352 @ 0x4d00000 │ │ │ │ + subeq pc, r5, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0xfe0d15f2 │ │ │ │ - stmiblt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x1e51526 │ │ │ │ + stmiblt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - addscs pc, sp, #80740352 @ 0x4d00000 │ │ │ │ + sbcsne pc, r5, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1e51606 │ │ │ │ - ldmiblt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x1bd153a │ │ │ │ + ldmiblt ip, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rscpl pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ + eorpl pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1bd161a │ │ │ │ - ldmiblt r0, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x195154e │ │ │ │ + ldmiblt r2, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - subsmi pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ + addscc pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x195162e │ │ │ │ - stmiblt r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x16d1562 │ │ │ │ + stmiblt r8, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rsbsvc pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ + adcsvs pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x16d1642 │ │ │ │ - ldmdblt ip!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x1451576 │ │ │ │ + ldmdblt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - adcsvs pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ + rscpl pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1451656 │ │ │ │ - ldmdblt r2!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x11d158a │ │ │ │ + ldmdblt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - addvs pc, r5, #80740352 @ 0x4d00000 │ │ │ │ + adcspl pc, sp, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x11d166a │ │ │ │ - stmdblt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xf5159e │ │ │ │ + stmdblt sl!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - svclt 0x0021f7fc │ │ │ │ - movwne lr, #22989 @ 0x59cd │ │ │ │ + svclt 0x0023f7fc │ │ │ │ + andne lr, r5, #3358720 @ 0x334000 │ │ │ │ strcs sl, [r1], -r4, lsl #18 │ │ │ │ + strcc lr, [r7], -sp, asr #19 │ │ │ │ orrmi pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - strcs lr, [r7], -sp, asr #19 │ │ │ │ @ instruction: 0xf7f89304 │ │ │ │ - stmdacs r0, {r0, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldmibge r6!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blt 0x5d16c4 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmibge r8!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + blt 0x6515f8 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rsbseq pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ + adcvc pc, sp, #76, 12 @ 0x4c00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x8d16b2 │ │ │ │ - stmdblt r4, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x6515e6 │ │ │ │ + stmdblt r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - eormi pc, sp, #80740352 @ 0x4d00000 │ │ │ │ + rsbcc pc, r5, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x6516c6 │ │ │ │ - ldmdblt sl!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x3d15fa │ │ │ │ + ldmdblt ip!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldclt 7, cr15, [sl, #1012]! @ 0x3f4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - sbccs pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ + andcs pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1516ee │ │ │ │ - stmdblt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xffed1620 │ │ │ │ + stmdblt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - eorsne pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ + rsbseq pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0xffed1700 │ │ │ │ - ldmdblt ip, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xffc51634 │ │ │ │ + ldmdblt lr, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldcllt 7, cr15, [r2], #1012 @ 0x3f4 │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @@ -134420,1863 +134369,1866 @@ │ │ │ │ vst1.64 {d24-d26}, [pc :64], r4 │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ ldrthi pc, [ip], r0 @ │ │ │ │ eorvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf47c4293 │ │ │ │ - stmdage r4, {r0, r1, r4, r8, fp, sp, pc} │ │ │ │ + stmdage r4, {r0, r2, r4, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f99608 │ │ │ │ - strbteq pc, [r7], -r5, asr #17 @ │ │ │ │ - stmdbge ip, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + strbteq pc, [r7], -r3, asr #17 @ │ │ │ │ + stmdbge lr, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ ldmdbvs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - stmdbge r6, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0x13a3b0 │ │ │ │ - stmdbge r2, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - rsbpl pc, sp, #76546048 @ 0x4900000 │ │ │ │ + stmdbge r8, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + blcs 0x13a2e4 │ │ │ │ + stmdbge r4, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + addmi pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x651776 │ │ │ │ + blx 0x3d16aa │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ - @ instruction: 0xf7fca9a7 │ │ │ │ - vst2. {d27-d28}, [pc :256], r5 │ │ │ │ + @ instruction: 0xf7fca9a9 │ │ │ │ + vst2. {d27-d28}, [pc :256], r7 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ strhi pc, [ip], #0 │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst3.16 {d24-d26}, [pc :128], r7 │ │ │ │ vsubl.s8 , d0, d16 │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ - stmiage r0!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiage r2!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f94638 │ │ │ │ - @ instruction: 0xf8d5f8cf │ │ │ │ + @ instruction: 0xf8d5f8cd │ │ │ │ cmpeq fp, r8, asr #1 │ │ │ │ - ldmge r6, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xfa410 │ │ │ │ + ldmge r8, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xfa344 │ │ │ │ andhi pc, r3, r1 │ │ │ │ @ instruction: 0xf47c2b02 │ │ │ │ - @ instruction: 0xf64ea8cf │ │ │ │ - vmvn.i32 d17, #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0xf64ea8d1 │ │ │ │ + vmlal.s q8, d0, d1[7] │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r1, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldmdbge r4!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmialt r2, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbge r6!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmialt r4, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ strhi pc, [r2, #-0]! │ │ │ │ svcvc 0x0060f5b3 │ │ │ │ - ldrbthi pc, [pc], #0 @ 0x93828 @ │ │ │ │ + ldrbthi pc, [pc], #0 @ 0x9375c @ │ │ │ │ svcvc 0x0020f5b3 │ │ │ │ - ldmge r6!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmge r8!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - @ instruction: 0xf8a6f7f9 │ │ │ │ + @ instruction: 0xf8a4f7f9 │ │ │ │ rscvs pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xff251814 │ │ │ │ + blx 0xfefd1748 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fca8a7 │ │ │ │ - vst2.16 {d27,d29}, [pc :64], r5 │ │ │ │ + @ instruction: 0xf7fca8a9 │ │ │ │ + vst2.16 {d27,d29}, [pc :64], r7 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ teqphi sp, #0 @ p-variant is OBSOLETE │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst2.8 {d24-d27}, [pc :64], r8 │ │ │ │ vsubl.s8 , d0, d16 │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ - ldmge r0, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmge r2, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f94638 │ │ │ │ - @ instruction: 0xf8d5f87f │ │ │ │ + @ instruction: 0xf8d5f87d │ │ │ │ cmpeq fp, r8, asr #1 │ │ │ │ - stmge r6, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0xfa4b0 │ │ │ │ + stmge r8, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + blcs 0xfa3e4 │ │ │ │ strbhi pc, [fp, -r0] @ │ │ │ │ @ instruction: 0xf47c2b02 │ │ │ │ - @ instruction: 0xf64ea87f │ │ │ │ - vmvn.i32 d20, #2304 @ 0x00000900 │ │ │ │ + @ instruction: 0xf64ea881 │ │ │ │ + vmvn.i32 , #256 @ 0x00000100 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - stmdbge r4!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - ldmdalt r2!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst1.16 {d24-d26}, [pc :128], r8 │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ strbhi pc, [r9], -r0 @ │ │ │ │ eorvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf47c4293 │ │ │ │ - svcge 0x0004a85d │ │ │ │ + svcge 0x0004a85f │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - @ instruction: 0xf84cf7f9 │ │ │ │ - blcs 0xfa50c │ │ │ │ + @ instruction: 0xf84af7f9 │ │ │ │ + blcs 0xfa440 │ │ │ │ subhi pc, pc, r1 │ │ │ │ @ instruction: 0xf47c2b02 │ │ │ │ - vtst.8 q13, q7, │ │ │ │ - vmvn.i32 d21, #2304 @ 0x00000900 │ │ │ │ + vtst.8 q13, q7, │ │ │ │ + vmvn.i32 q10, #256 @ 0x00000100 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - ldmge r6!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdalt r4, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmge r8!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvc 0x0020f5b3 │ │ │ │ mvnshi pc, #0 │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ movthi pc, #16384 @ 0x4000 @ │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - ldmdage r8!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage sl!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - @ instruction: 0xf828f7f9 │ │ │ │ + @ instruction: 0xf826f7f9 │ │ │ │ addvs pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x12d1910 │ │ │ │ + blx 0x1051844 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fca829 │ │ │ │ - vst2. {d27-d28}, [pc :64], r7 │ │ │ │ + @ instruction: 0xf7fca82b │ │ │ │ + vst2. {d27-d28}, [pc :64], r9 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ ldrbhi pc, [r5, #-0]! @ │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ @ instruction: 0xf5b38516 │ │ │ │ @ instruction: 0xf47c3f81 │ │ │ │ - svcge 0x0004a815 │ │ │ │ + svcge 0x0004a817 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - @ instruction: 0xf804f7f9 │ │ │ │ - blcs 0xfa59c │ │ │ │ + @ instruction: 0xf802f7f9 │ │ │ │ + blcs 0xfa4d0 │ │ │ │ strhi pc, [r1, r0] │ │ │ │ @ instruction: 0xf47c2b02 │ │ │ │ - vadd.i8 d26, d14, d9 │ │ │ │ - vmlal.s q9, d16, d1[3] │ │ │ │ + vadd.i8 d26, d14, d11 │ │ │ │ + vsubl.s8 q9, d0, d5 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ - stmiage lr!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - svclt 0x00fcf7fb │ │ │ │ + stmdacs r0, {r0, r1, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmge r0!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x00fef7fb │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst3. {d24,d26,d28}, [pc], sl │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ ldrbhi pc, [ip, #-0] @ │ │ │ │ eorvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf47b4293 │ │ │ │ - stmdage r4, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdage r4, {r0, r3, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - bls 0x2938bc │ │ │ │ - biccc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + bls 0x2937e8 │ │ │ │ + tstpcc ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strbteq sl, [r7], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strbthi pc, [lr], r0, lsl #2 @ │ │ │ │ ldrdcs pc, [r0, #131] @ 0x83 │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00d0f43b │ │ │ │ - ldmdalt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00d2f43b │ │ │ │ + stmlt r0, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - andseq pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ + subvc pc, sp, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf98af7f3 │ │ │ │ - svclt 0x00aef7fb │ │ │ │ + @ instruction: 0xf980f7f3 │ │ │ │ + svclt 0x00b0f7fb │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldmdblt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - movwne lr, #22989 @ 0x59cd │ │ │ │ - movwcs sl, #10500 @ 0x2904 │ │ │ │ - movwcs lr, #31181 @ 0x79cd │ │ │ │ + andne lr, r5, #3358720 @ 0x334000 │ │ │ │ + andcs sl, r2, #4, 18 @ 0x10000 │ │ │ │ + andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ bicmi pc, r0, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf7f89304 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff7d0b3c │ │ │ │ - ldmdalt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r2, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff7d0a70 │ │ │ │ + ldmdalt ip, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - @ instruction: 0xf990f095 │ │ │ │ - stmdalt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf996f095 │ │ │ │ + stmdalt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - addscc pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ + sbccs pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf960f7f3 │ │ │ │ - svclt 0x0084f7fb │ │ │ │ + @ instruction: 0xf956f7f3 │ │ │ │ + svclt 0x0086f7fb │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d11, d4 │ │ │ │ - vsubw.s8 q9, q0, d29 │ │ │ │ + vqdmlal.s , d0, d1[3] │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vmlal.s , d16, d1[5] │ │ │ │ + vsubl.s8 , d0, d5 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ - stc2 7, cr15, [r6], {248} @ 0xf8 │ │ │ │ - svclt 0x0070f7fb │ │ │ │ + ldc2l 7, cr15, [ip], #-992 @ 0xfffffc20 │ │ │ │ + svclt 0x0072f7fb │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf64aa904 │ │ │ │ - vbic.i32 d16, #256 @ 0x00000100 │ │ │ │ + vmla.i8 d26, d10, d4 │ │ │ │ + vorr.i32 , #256 @ 0x00000100 │ │ │ │ vcgt.s8 d16, d11, d8 │ │ │ │ - vmov.i32 d17, #1280 @ 0x00000500 │ │ │ │ + vmvn.i32 d16, #1280 @ 0x00000500 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1026 @ 0xfffffbfe │ │ │ │ - ldc2l 7, cr15, [r2], #-992 @ 0xfffffc20 │ │ │ │ - svclt 0x005cf7fb │ │ │ │ + stc2l 7, cr15, [r8], #-992 @ 0xfffffc20 │ │ │ │ + svclt 0x005ef7fb │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0x1651ac0 │ │ │ │ + bllt 0x16519f4 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0x1211ad4 │ │ │ │ + blt 0x1211a08 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0xad1aec │ │ │ │ + bllt 0xad1a20 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0x1d51b00 │ │ │ │ + bllt 0x1d51a34 │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d10, d4 │ │ │ │ - vrsra.s64 d23, d9, #64 │ │ │ │ - vcgt.s8 d16, d11, d8 │ │ │ │ - vmvn.i32 q8, #3328 @ 0x00000d00 │ │ │ │ + vrsra.s64 d22, d25, #64 │ │ │ │ + @ instruction: 0xf64a0308 │ │ │ │ + vrshr.s64 d23, d13, #64 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ - ldc2 7, cr15, [r6], #-992 @ 0xfffffc20 │ │ │ │ - svclt 0x0020f7fb │ │ │ │ + stc2 7, cr15, [ip], #-992 @ 0xfffffc20 │ │ │ │ + svclt 0x0022f7fb │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf64aa904 │ │ │ │ - vqdmlal.s , d0, d1[4] │ │ │ │ + vsubw.s8 q8, q8, d1 │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vmlal.s , d16, d1[5] │ │ │ │ + vsubl.s8 , d0, d5 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ - stc2 7, cr15, [r2], #-992 @ 0xfffffc20 │ │ │ │ - svclt 0x000cf7fb │ │ │ │ + ldc2 7, cr15, [r8], {248} @ 0xf8 │ │ │ │ + svclt 0x000ef7fb │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0x9d1b64 │ │ │ │ + bllt 0x9d1a98 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0x1bd1b78 │ │ │ │ + blt 0x1bd1aac │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0xfe891b84 │ │ │ │ + bllt 0xfe911ab8 │ │ │ │ andpl lr, r5, #3358720 @ 0x334000 │ │ │ │ - adcne pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ + sbceq pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strls r2, [r7], -r3, lsl #8 │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfc95 │ │ │ │ - stmib sp, {r0, r5, r6, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbfc8b │ │ │ │ + stmib sp, {r0, r1, r5, r6, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r9, sp, lr} │ │ │ │ - mvnsne pc, #-1342177276 @ 0xb0000004 │ │ │ │ + tstpne r9, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - rsbne pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ + addeq pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ strcs r4, [r3], #-1798 @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfc81 │ │ │ │ - @ instruction: 0xf893becd │ │ │ │ + @ instruction: 0xf7fbfc77 │ │ │ │ + @ instruction: 0xf893becf │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11481c │ │ │ │ + blcs 0x114750 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ @ instruction: 0xf893ba91 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x114830 │ │ │ │ + blcs 0x114764 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ @ instruction: 0xf893babf │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x114844 │ │ │ │ + blcs 0x114778 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ @ instruction: 0xf893bb8f │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x114858 │ │ │ │ + blcs 0x11478c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ stmib sp, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r9, sp, lr} │ │ │ │ - movtvc pc, #53834 @ 0xd24a @ │ │ │ │ + msrvs SPSR_fsc, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - andsne pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ + eorseq pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ strcs r4, [r2], #-1798 @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfba7 │ │ │ │ - stmib sp, {r0, r4, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbfb9d │ │ │ │ + stmib sp, {r0, r1, r4, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r9, sp, lr} │ │ │ │ - tstpne r5, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + teqpeq r5, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - sbceq pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ + rscvc pc, r9, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ strcs r4, [r2], #-1798 @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfb93 │ │ │ │ - stmib sp, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbfb89 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r9, sp, lr} │ │ │ │ - biceq pc, r9, #77594624 @ 0x4a00000 │ │ │ │ + mvnvc pc, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - rsbne pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ + addeq pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ strcs r4, [r3], #-1798 @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfc1d │ │ │ │ - stmib sp, {r0, r3, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fbfc13 │ │ │ │ + stmib sp, {r0, r1, r3, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ vhsub.s8 d21, d11, d5 │ │ │ │ - vsubl.s8 , d16, d29 │ │ │ │ + vmlal.s q8, d16, d1[3] │ │ │ │ strcs r0, [r3], #-520 @ 0xfffffdf8 │ │ │ │ strls r9, [r8], #-1543 @ 0xfffff9f9 │ │ │ │ - ldc2 7, cr15, [r0], {248} @ 0xf8 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr12, cr11, {7} │ │ │ │ + stc2 7, cr15, [r6], {248} @ 0xf8 │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr14, cr11, {7} │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf64aa904 │ │ │ │ - vbic.i32 q8, #3328 @ 0x00000d00 │ │ │ │ - vcgt.s8 d16, d11, d8 │ │ │ │ - vmvn.i32 q8, #3328 @ 0x00000d00 │ │ │ │ + vmla.i8 d26, d10, d4 │ │ │ │ + vrsra.s64 d23, d13, #64 │ │ │ │ + @ instruction: 0xf64a0308 │ │ │ │ + vrshr.s64 d23, d13, #64 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ - blx 0x1851cbe │ │ │ │ - mcrlt 7, 2, pc, cr8, cr11, {7} @ │ │ │ │ + blx 0x15d1bf2 │ │ │ │ + mcrlt 7, 2, pc, cr10, cr11, {7} @ │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d11, d4 │ │ │ │ - vsubw.s8 q9, q0, d1 │ │ │ │ - vcgt.s8 d16, d11, d8 │ │ │ │ - vmlal.s q8, d16, d1[2] │ │ │ │ + vsubw.s8 , q0, d17 │ │ │ │ + @ instruction: 0xf64a0308 │ │ │ │ + vmlal.s , d16, d1[6] │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1026 @ 0xfffffbfe │ │ │ │ - blx 0x1351ce6 │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr4, cr11, {7} │ │ │ │ + blx 0x10d1c1a │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr6, cr11, {7} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldmiblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldmiblt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xffaef212 │ │ │ │ + @ instruction: 0xffb4f212 │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - @ instruction: 0xf8d5fe23 │ │ │ │ + @ instruction: 0xf8d5fe21 │ │ │ │ cmpeq sl, r8, asr #1 │ │ │ │ - mcrge 5, 1, pc, cr10, cr11, {3} @ │ │ │ │ - blcs 0xfa968 │ │ │ │ + mcrge 5, 1, pc, cr12, cr11, {3} @ │ │ │ │ + blcs 0xfa89c │ │ │ │ ldrbhi pc, [lr], #0 @ │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf64eae23 │ │ │ │ - vrshr.s64 d18, d21, #64 │ │ │ │ + @ instruction: 0xf64eae25 │ │ │ │ + vmlal.s , d16, d1[7] │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 6, pc, cr8, cr11, {3} @ │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr6, cr11, {7} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 6, pc, cr10, cr11, {3} @ │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr8, cr11, {7} │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - mcr2 7, 0, pc, cr6, cr8, {7} @ │ │ │ │ + mcr2 7, 0, pc, cr4, cr8, {7} @ │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b05d8 │ │ │ │ - stcvs 14, cr10, [fp, #-52]! @ 0xffffffcc │ │ │ │ + stcvs 14, cr10, [fp, #-60]! @ 0xffffffc4 │ │ │ │ stmdbhi r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ - b 0x12979c8 │ │ │ │ + b 0x12978fc │ │ │ │ tstle r2, r9, lsl #6 │ │ │ │ @ instruction: 0xf53b06d9 │ │ │ │ - @ instruction: 0xf8ddae01 │ │ │ │ - bls 0x27be00 │ │ │ │ + @ instruction: 0xf8ddae03 │ │ │ │ + bls 0x27bd34 │ │ │ │ movweq lr, #43523 @ 0xaa03 │ │ │ │ smlsdeq r2, r3, sl, lr │ │ │ │ - ldclge 4, cr15, [r8, #492]! @ 0x1ec │ │ │ │ + ldclge 4, cr15, [sl, #492]! @ 0x1ec │ │ │ │ @ instruction: 0xf0064628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 5, pc, cr2, cr11, {1} @ │ │ │ │ - ldc2l 0, cr15, [r0, #568]! @ 0x238 │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 5, pc, cr4, cr11, {1} @ │ │ │ │ + ldc2l 0, cr15, [r6, #568]! @ 0x238 │ │ │ │ @ instruction: 0xf08e4605 │ │ │ │ - @ instruction: 0xf1bafded │ │ │ │ + @ instruction: 0xf1bafdf3 │ │ │ │ strmi r0, [r4], -r0, lsl #30 │ │ │ │ @ instruction: 0x2602bf14 │ │ │ │ ldrtmi r2, [sl], -r1, lsl #12 │ │ │ │ strbmi r2, [r9], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7db4628 │ │ │ │ - ldrtmi pc, [sl], -fp, ror #24 @ │ │ │ │ + @ instruction: 0x463afc9f │ │ │ │ strbmi r2, [r1], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - ldrtmi pc, [sl], -r5, ror #24 @ │ │ │ │ + @ instruction: 0x463afc99 │ │ │ │ strbmi r2, [r1], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7db4628 │ │ │ │ - @ instruction: 0x463afcd9 │ │ │ │ + ldrtmi pc, [sl], -sp, lsl #26 @ │ │ │ │ strbmi r2, [r9], -r3, lsl #6 │ │ │ │ strcc r4, [r1, -r0, lsr #12] │ │ │ │ - ldc2l 7, cr15, [r2], {219} @ 0xdb │ │ │ │ + stc2 7, cr15, [r6, #-876] @ 0xfffffc94 │ │ │ │ strhle r4, [r4, #39]! @ 0x27 │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr10, cr11, {7} │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr12, cr11, {7} │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - ldc2 7, cr15, [sl, #992]! @ 0x3e0 │ │ │ │ - biccc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + ldc2 7, cr15, [r8, #992]! @ 0x3e0 │ │ │ │ + tstpcc ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ - bl 0x114638 │ │ │ │ + bl 0x11456c │ │ │ │ strtmi r0, [r8], -r0, lsl #5 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrdcs pc, [r0, r3] │ │ │ │ - @ instruction: 0xff0ef7f8 │ │ │ │ + @ instruction: 0xff10f7f8 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbadb3 │ │ │ │ - stmdage r4, {r0, r5, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbadb5 │ │ │ │ + stmdage r4, {r0, r1, r5, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - vadd.f32 d31, d25, d17 │ │ │ │ - vqdmlal.s , d16, d0[3] │ │ │ │ + vmla.f32 d31, d25, d15 │ │ │ │ + vorr.i32 d19, #3072 @ 0x00000c00 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ andeq lr, r6, #3620864 @ 0x374000 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ - bl 0x1656f8 │ │ │ │ + bl 0x16562c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f82160 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [sl, #236] @ 0xec │ │ │ │ - mcrlt 7, 2, pc, cr8, cr11, {7} @ │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [ip, #236] @ 0xec │ │ │ │ + mcrlt 7, 2, pc, cr10, cr11, {7} @ │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x293494 │ │ │ │ + blls 0x2933c0 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x135530 │ │ │ │ - stcge 4, cr15, [ip, #492] @ 0x1ec │ │ │ │ - adcsmi pc, sp, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x135464 │ │ │ │ + stcge 4, cr15, [lr, #492] @ 0x1ec │ │ │ │ + rscscc pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xffa0f7f2 │ │ │ │ + @ instruction: 0xff96f7f2 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbae31 │ │ │ │ - svcge 0x0004bd7f │ │ │ │ + @ instruction: 0xf7fbae33 │ │ │ │ + svcge 0x0004bd81 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - stc2l 7, cr15, [lr, #-992]! @ 0xfffffc20 │ │ │ │ + stc2l 7, cr15, [ip, #-992]! @ 0xfffffc20 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0158 │ │ │ │ - blls 0x27f488 │ │ │ │ + blls 0x27f3c4 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x135534 │ │ │ │ - stclge 4, cr15, [lr, #-492]! @ 0xfffffe14 │ │ │ │ - adcsmi pc, r9, #81788928 @ 0x4e00000 │ │ │ │ + blcs 0x135468 │ │ │ │ + ldclge 4, cr15, [r0, #-492]! @ 0xfffffe14 │ │ │ │ + rscscc pc, r1, #81788928 @ 0x4e00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xff82f7f2 │ │ │ │ + @ instruction: 0xff78f7f2 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbae13 │ │ │ │ - stmdage r4, {r0, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbae15 │ │ │ │ + stmdage r4, {r0, r1, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - @ instruction: 0x0667fd33 │ │ │ │ - ldclge 5, cr15, [sl, #-236] @ 0xffffff14 │ │ │ │ + @ instruction: 0x0667fd31 │ │ │ │ + ldclge 5, cr15, [ip, #-236] @ 0xffffff14 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xff4d1edc │ │ │ │ + blx 0xff551e10 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbad53 │ │ │ │ - stmdage r4, {r0, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbad55 │ │ │ │ + stmdage r4, {r0, r1, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - bls 0x293408 │ │ │ │ - biccc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + bls 0x293334 │ │ │ │ + tstpcc ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrsbcs pc, [r0, #131]! @ 0x83 @ │ │ │ │ - @ instruction: 0xf80ef7f8 │ │ │ │ + @ instruction: 0xf804f7f8 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbad3d │ │ │ │ - stmdage r4, {r0, r1, r3, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbad3f │ │ │ │ + stmdage r4, {r0, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - vadd.f32 d31, d8, d27 │ │ │ │ + vadd.f32 d31, d8, d25 │ │ │ │ vmvn.i32 d22, #2304 @ 0x00000900 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [ip, #-236]! @ 0xffffff14 │ │ │ │ - ldcllt 7, cr15, [sl, #1004] @ 0x3ec │ │ │ │ + stmdacs r0, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [lr, #-236]! @ 0xffffff14 │ │ │ │ + ldcllt 7, cr15, [ip, #1004] @ 0x3ec │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x2933b8 │ │ │ │ + blls 0x2932e4 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134d6c │ │ │ │ - ldcge 4, cr15, [lr, #-492] @ 0xfffffe14 │ │ │ │ - sbcsne pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x134ca0 │ │ │ │ + stcge 4, cr15, [r0, #-492]! @ 0xfffffe14 │ │ │ │ + andne pc, sp, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xff32f7f2 │ │ │ │ + @ instruction: 0xff28f7f2 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbadc3 │ │ │ │ - svcge 0x0004bd11 │ │ │ │ + @ instruction: 0xf7fbadc5 │ │ │ │ + svcge 0x0004bd13 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - stc2 7, cr15, [r0, #-992] @ 0xfffffc20 │ │ │ │ - blcs 0xfaba4 │ │ │ │ + ldc2l 7, cr15, [lr], #992 @ 0x3e0 │ │ │ │ + blcs 0xfaad8 │ │ │ │ strthi pc, [r1], #0 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - vadd.f32 d26, d14, d5 │ │ │ │ - vmov.i32 , #2304 @ 0x00000900 │ │ │ │ + vadd.f32 d26, d14, d7 │ │ │ │ + vrshr.s64 d16, d1, #64 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [sl, #492]! @ 0x1ec │ │ │ │ - ldcllt 7, cr15, [r8], #1004 @ 0x3ec │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [ip, #492]! @ 0x1ec │ │ │ │ + ldcllt 7, cr15, [sl], #1004 @ 0x3ec │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - stc2l 7, cr15, [r8], #992 @ 0x3e0 │ │ │ │ + stc2l 7, cr15, [r6], #992 @ 0x3e0 │ │ │ │ vpmax.s8 d25, d9, d7 │ │ │ │ - vqdmlal.s , d16, d0[3] │ │ │ │ + vorr.i32 d19, #3072 @ 0x00000c00 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x165864 │ │ │ │ + bl 0x165798 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f721e0 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [r4], #236 @ 0xec │ │ │ │ - ldclt 7, cr15, [r2, #1004] @ 0x3ec │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [r6], #236 @ 0xec │ │ │ │ + ldclt 7, cr15, [r4, #1004] @ 0x3ec │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - ldc2l 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ + ldc2l 7, cr15, [r0], {248} @ 0xf8 │ │ │ │ addmi pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrc2 7, 7, pc, cr2, cr2, {7} │ │ │ │ + mcr2 7, 7, pc, cr8, cr2, {7} @ │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbacd3 │ │ │ │ - svcge 0x0004bd81 │ │ │ │ + @ instruction: 0xf7fbacd5 │ │ │ │ + svcge 0x0004bd83 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - stc2l 7, cr15, [r0], {248} @ 0xf8 │ │ │ │ + ldc2 7, cr15, [lr], #992 @ 0x3e0 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0159 │ │ │ │ - blls 0x27f32c │ │ │ │ + blls 0x27f268 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x135070 │ │ │ │ - stclge 4, cr15, [r0], {123} @ 0x7b │ │ │ │ - adcscc pc, r9, #81788928 @ 0x4e00000 │ │ │ │ + blcs 0x134fa4 │ │ │ │ + stclge 4, cr15, [r2], {123} @ 0x7b │ │ │ │ + rscscs pc, r1, #81788928 @ 0x4e00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - mrc2 7, 6, pc, cr4, cr2, {7} │ │ │ │ + mcr2 7, 6, pc, cr10, cr2, {7} @ │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbad65 │ │ │ │ - svcge 0x0004bcb3 │ │ │ │ + @ instruction: 0xf7fbad67 │ │ │ │ + svcge 0x0004bcb5 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - stc2 7, cr15, [r2], #992 @ 0x3e0 │ │ │ │ + stc2 7, cr15, [r0], #992 @ 0x3e0 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0158 │ │ │ │ - blls 0x27f2f0 │ │ │ │ + blls 0x27f22c │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134ff0 │ │ │ │ - stcge 4, cr15, [r2], #492 @ 0x1ec │ │ │ │ - eorscc pc, r9, #81788928 @ 0x4e00000 │ │ │ │ + blcs 0x134f24 │ │ │ │ + stcge 4, cr15, [r4], #492 @ 0x1ec │ │ │ │ + rsbscs pc, r1, #81788928 @ 0x4e00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - mrc2 7, 5, pc, cr6, cr2, {7} │ │ │ │ + mcr2 7, 5, pc, cr12, cr2, {7} @ │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbad47 │ │ │ │ - stmdage r4, {r0, r2, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbad49 │ │ │ │ + stmdage r4, {r0, r1, r2, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - blls 0x293290 │ │ │ │ + blls 0x2931bc │ │ │ │ @ instruction: 0xf63b2b01 │ │ │ │ - @ instruction: 0xf248ac8d │ │ │ │ + @ instruction: 0xf248ac8f │ │ │ │ vmvn.i32 d21, #3328 @ 0x00000d00 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r2, #-492]! @ 0xfffffe14 │ │ │ │ - stclt 7, cr15, [r0], {251} @ 0xfb │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r4, #-492]! @ 0xfffffe14 │ │ │ │ + stclt 7, cr15, [r2], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - @ instruction: 0xf8d5fc6f │ │ │ │ + @ instruction: 0xf8d5fc6d │ │ │ │ cmpeq r9, r8, asr #1 │ │ │ │ - ldclge 5, cr15, [r6], #-492 @ 0xfffffe14 │ │ │ │ - blcs 0xfacd0 │ │ │ │ + ldclge 5, cr15, [r8], #-492 @ 0xfffffe14 │ │ │ │ + blcs 0xfac04 │ │ │ │ bicshi pc, r6, #0 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf64eac6f │ │ │ │ - vmvn.i32 d18, #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0xf64eac71 │ │ │ │ + vmlal.s , d0, d1[7] │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r4, #-492] @ 0xfffffe14 │ │ │ │ - stcllt 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r6, #-492] @ 0xfffffe14 │ │ │ │ + stcllt 7, cr15, [r4], #-1004 @ 0xfffffc14 │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - @ instruction: 0xf8d5fc51 │ │ │ │ + @ instruction: 0xf8d5fc4f │ │ │ │ cmpeq r8, r8, asr #1 │ │ │ │ - mrrcge 5, 7, pc, r8, cr11 @ │ │ │ │ - blcs 0xfad0c │ │ │ │ + mrrcge 5, 7, pc, sl, cr11 @ │ │ │ │ + blcs 0xfac40 │ │ │ │ mvnshi pc, #0 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf64eac51 │ │ │ │ - vrshr.s64 d17, d21, #64 │ │ │ │ + @ instruction: 0xf64eac53 │ │ │ │ + vmlal.s q8, d16, d1[7] │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [r6], #492 @ 0x1ec │ │ │ │ - mcrrlt 7, 15, pc, r4, cr11 @ │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldclge 4, cr15, [r8], #492 @ 0x1ec │ │ │ │ + mcrrlt 7, 15, pc, r6, cr11 @ │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - ldc2 7, cr15, [r4], #-992 @ 0xfffffc20 │ │ │ │ + ldc2 7, cr15, [r2], #-992 @ 0xfffffc20 │ │ │ │ eorsvc pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrc2 7, 2, pc, cr4, cr2, {7} │ │ │ │ + mcr2 7, 2, pc, cr10, cr2, {7} @ │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbac35 │ │ │ │ - stmdage r4, {r0, r1, r5, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbac37 │ │ │ │ + stmdage r4, {r0, r2, r5, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - @ instruction: 0xf247fc23 │ │ │ │ + @ instruction: 0xf247fc21 │ │ │ │ vmvn.i32 d20, #256 @ 0x00000100 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r4], #-236 @ 0xffffff14 │ │ │ │ - ldcllt 7, cr15, [r2], {251} @ 0xfb │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r6], #-236 @ 0xffffff14 │ │ │ │ + ldcllt 7, cr15, [r4], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - @ instruction: 0xf8d5fc11 │ │ │ │ + @ instruction: 0xf8d5fc0f │ │ │ │ cmpeq sl, r8, asr #1 │ │ │ │ - ldcge 5, cr15, [r8], {123} @ 0x7b │ │ │ │ - blcs 0xfad8c │ │ │ │ + ldcge 5, cr15, [sl], {123} @ 0x7b │ │ │ │ + blcs 0xfacc0 │ │ │ │ addhi pc, r8, #0 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf64eac11 │ │ │ │ - vrshr.s64 d16, d21, #64 │ │ │ │ + vfma.f32 d26, d14, d3 │ │ │ │ + vmlal.s , d16, d1[7] │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [r6], #492 @ 0x1ec │ │ │ │ - stclt 7, cr15, [r4], {251} @ 0xfb │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r8], #492 @ 0x1ec │ │ │ │ + stclt 7, cr15, [r6], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x29316c │ │ │ │ + blls 0x293098 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134bec │ │ │ │ - blge 0xffed1398 │ │ │ │ - submi pc, r1, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x134b20 │ │ │ │ + blge 0xfff512cc │ │ │ │ + rsbscc pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - mcr2 7, 0, pc, cr12, cr2, {7} @ │ │ │ │ + mcr2 7, 0, pc, cr2, cr2, {7} @ │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbac9d │ │ │ │ - stmdage r4, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbac9f │ │ │ │ + stmdage r4, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - vpadd.i8 , , │ │ │ │ + vpadd.i8 , , │ │ │ │ vrshr.s64 d19, d1, #64 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff7d12d0 │ │ │ │ - stclt 7, cr15, [sl], {251} @ 0xfb │ │ │ │ + stmdacs r0, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xff851204 │ │ │ │ + stclt 7, cr15, [ip], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xff3521d2 │ │ │ │ - blcs 0xbae10 │ │ │ │ - blge 0xff5513e4 │ │ │ │ + blx 0xff2d2106 │ │ │ │ + blcs 0xbad44 │ │ │ │ + blge 0xff5d1318 │ │ │ │ sbcsmi pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [r6, #968]! @ 0x3c8 │ │ │ │ + ldc2l 7, cr15, [ip, #968] @ 0x3c8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbac77 │ │ │ │ - @ instruction: 0xf893bbc5 │ │ │ │ + @ instruction: 0xf7fbac79 │ │ │ │ + @ instruction: 0xf893bbc7 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x114e58 │ │ │ │ + blcs 0x114d8c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fc2301 │ │ │ │ - stmdage r4, {r0, r1, r2, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ + stmdage r4, {r0, r5, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - fstmdbxvs fp!, {d15-d68} @ Deprecated │ │ │ │ + fstmdbxvs fp!, {d15-d67} @ Deprecated │ │ │ │ strbteq r9, [r1], -r7, lsl #20 │ │ │ │ @ instruction: 0xf003695b │ │ │ │ @ instruction: 0xf10003f0 │ │ │ │ - blcs 0xb4cc4 │ │ │ │ - blge 0xfebd1330 │ │ │ │ + blcs 0xb4bf8 │ │ │ │ + blge 0xfec51264 │ │ │ │ @ instruction: 0xf47b2a00 │ │ │ │ - @ instruction: 0xf649aba9 │ │ │ │ - vmlal.s q10, d16, d1[7] │ │ │ │ + @ instruction: 0xf649abab │ │ │ │ + vsubl.s8 q10, d0, d13 │ │ │ │ stmdbge r4, {r3, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrrge 4, 7, pc, lr, cr11 @ │ │ │ │ - bllt 0xfe7d2250 │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + mrrcge 4, 7, pc, r0, cr11 @ │ │ │ │ + bllt 0xfe852184 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x145224e │ │ │ │ - bls 0x26f71c │ │ │ │ + blx 0x13d2182 │ │ │ │ + bls 0x26f650 │ │ │ │ ldmdbvs fp, {r5, r6, r9, sl}^ │ │ │ │ mvnseq pc, #3 │ │ │ │ tstphi r6, #0, 2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43b2b00 │ │ │ │ - bcs 0xbf0b8 │ │ │ │ - blge 0xfe351474 │ │ │ │ - rsbscs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + bcs 0xbeff4 │ │ │ │ + blge 0xfe3d13a8 │ │ │ │ + addsne pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2 7, cr15, [lr, #968] @ 0x3c8 │ │ │ │ + ldc2 7, cr15, [r4, #968] @ 0x3c8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbac2f │ │ │ │ - stmdage r4, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbac31 │ │ │ │ + stmdage r4, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - bls 0x292fe8 │ │ │ │ - biccc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + bls 0x292f14 │ │ │ │ + tstpcc ip, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x17e6c8 │ │ │ │ + bl 0x17e5fc │ │ │ │ strbteq r0, [r2], -r2, lsl #7 │ │ │ │ msrhi CPSR_fc, #0, 2 │ │ │ │ ldrdcs pc, [r0, r3]! │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - stmdacs r0, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1a513bc │ │ │ │ - ldclt 7, cr15, [r4], {251} @ 0xfb │ │ │ │ + stmdacs r0, {r0, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1ad12f0 │ │ │ │ + ldclt 7, cr15, [r6], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xe522be │ │ │ │ + blx 0xdd21f2 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ @ instruction: 0xf1000662 │ │ │ │ @ instruction: 0xf7fb8235 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x16513dc │ │ │ │ - stclt 7, cr15, [r4], {251} @ 0xfb │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x16d1310 │ │ │ │ + stclt 7, cr15, [r6], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x11d22de │ │ │ │ - blcs 0xbaf1c │ │ │ │ - blge 0x13d14f0 │ │ │ │ + blx 0x1152212 │ │ │ │ + blcs 0xbae50 │ │ │ │ + blge 0x1451424 │ │ │ │ andsmi pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [r0, #-968]! @ 0xfffffc38 │ │ │ │ + ldc2l 7, cr15, [r6, #-968] @ 0xfffffc38 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbabf1 │ │ │ │ - svcge 0x0004bb3f │ │ │ │ + @ instruction: 0xf7fbabf3 │ │ │ │ + svcge 0x0004bb41 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xc5230a │ │ │ │ + blx 0xbd223e │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0159 │ │ │ │ - blls 0x27f008 │ │ │ │ + blls 0x27ef44 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134c14 │ │ │ │ - blge 0xc5152c │ │ │ │ - eorseq pc, r5, #81788928 @ 0x4e00000 │ │ │ │ + blcs 0x134b48 │ │ │ │ + blge 0xcd1460 │ │ │ │ + rsbvc pc, sp, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - stc2l 7, cr15, [r2, #-968] @ 0xfffffc38 │ │ │ │ + ldc2 7, cr15, [r8, #-968]! @ 0xfffffc38 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbabd3 │ │ │ │ - svcge 0x0004bb21 │ │ │ │ + @ instruction: 0xf7fbabd5 │ │ │ │ + svcge 0x0004bb23 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0x4d2346 │ │ │ │ + blx 0x45227a │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0158 │ │ │ │ - blls 0x27efcc │ │ │ │ + blls 0x27ef08 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x1349d8 │ │ │ │ - blge 0x4d1568 │ │ │ │ - adcsvc pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x13490c │ │ │ │ + blge 0x55149c │ │ │ │ + rscvs pc, sp, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - stc2 7, cr15, [r4, #-968]! @ 0xfffffc38 │ │ │ │ + ldc2 7, cr15, [sl, #-968] @ 0xfffffc38 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbabb5 │ │ │ │ - svcge 0x0004bb03 │ │ │ │ + @ instruction: 0xf7fbabb7 │ │ │ │ + svcge 0x0004bb05 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xffd52380 │ │ │ │ - blcs 0xfafc0 │ │ │ │ + blx 0xffcd22b4 │ │ │ │ + blcs 0xfaef4 │ │ │ │ movwhi pc, #24576 @ 0x6000 @ │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - vpmin.s8 q13, q12, │ │ │ │ + vpmin.s8 q13, q12, │ │ │ │ vmlal.s , d16, d1[5] │ │ │ │ ldrtmi r0, [r9], -r5, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe7d15b0 │ │ │ │ - blt 0xffb523b4 │ │ │ │ + stmdacs r0, {r0, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xfe8514e4 │ │ │ │ + blt 0xffbd22e8 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xff7523b0 │ │ │ │ - blcs 0xbaff0 │ │ │ │ - bge 0xff9515c4 │ │ │ │ - andsvs pc, r1, #74448896 @ 0x4700000 │ │ │ │ + blx 0xff6d22e4 │ │ │ │ + blcs 0xbaf24 │ │ │ │ + bge 0xff9d14f8 │ │ │ │ + subspl pc, r1, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r6], #968 @ 0x3c8 │ │ │ │ + stc2l 7, cr15, [ip], #968 @ 0x3c8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbab87 │ │ │ │ - svcge 0x0004bad5 │ │ │ │ + @ instruction: 0xf7fbab89 │ │ │ │ + svcge 0x0004bad7 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xff1d23dc │ │ │ │ - blcs 0xfb01c │ │ │ │ + blx 0xff152310 │ │ │ │ + blcs 0xfaf50 │ │ │ │ @ instruction: 0x81adf000 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - vpmax.s8 q13, q15, │ │ │ │ - vmlal.s , d16, d1[1] │ │ │ │ + vpmax.s8 q13, q15, │ │ │ │ + vrshr.s64 q9, , #64 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1c5160c │ │ │ │ - blt 0xfefd2410 │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1cd1540 │ │ │ │ + blt 0xff052344 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xfebd240c │ │ │ │ + blx 0xfeb52340 │ │ │ │ sbccc pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [ip], {242} @ 0xf2 │ │ │ │ + stc2l 7, cr15, [r2], {242} @ 0xf2 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbaaad │ │ │ │ - svcge 0x0004bb5b │ │ │ │ + @ instruction: 0xf7fbaaaf │ │ │ │ + svcge 0x0004bb5d │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xfe752430 │ │ │ │ - blcs 0xfb070 │ │ │ │ + blx 0xfe6d2364 │ │ │ │ + blcs 0xfafa4 │ │ │ │ mrshi pc, (UNDEF: 73) @ │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - vpmin.s8 d26, d24, d15 │ │ │ │ + vpmax.s8 d26, d24, d17 │ │ │ │ vsubl.s8 , d16, d9 │ │ │ │ ldrtmi r0, [r9], -r5, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x11d1660 │ │ │ │ - blt 0xfe552464 │ │ │ │ + stmdacs r0, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1251594 │ │ │ │ + blt 0xfe5d2398 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x11d2460 │ │ │ │ - blls 0x26f92c │ │ │ │ + blx 0x1152394 │ │ │ │ + blls 0x26f860 │ │ │ │ ldmdbvs r2, {r0, r5, r6, r9, sl}^ │ │ │ │ subshi pc, lr, #0, 2 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0xfe1d1580 │ │ │ │ + bge 0xfe2514b4 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf649aa81 │ │ │ │ - vsubl.s8 , d16, d29 │ │ │ │ + @ instruction: 0xf649aa83 │ │ │ │ + vmlal.s q10, d16, d1[3] │ │ │ │ stmdbge r4, {r3, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xa5169c │ │ │ │ - blt 0x1dd24a0 │ │ │ │ + stmdacs r0, {r0, r1, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xad15d0 │ │ │ │ + blt 0x1e523d4 │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x292e4c │ │ │ │ + blls 0x292d78 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf648aa6b │ │ │ │ + @ instruction: 0xf648aa6d │ │ │ │ vmvn.i32 d16, #1280 @ 0x00000500 │ │ │ │ ldrtmi r0, [r9], -r5, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x4d16c8 │ │ │ │ - blt 0x18524cc │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x5515fc │ │ │ │ + blt 0x18d2400 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x14524c8 │ │ │ │ - rsccc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + blx 0x13d23fc │ │ │ │ + eorcc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [lr], #-968 @ 0xfffffc38 │ │ │ │ + stc2l 7, cr15, [r4], #-968 @ 0xfffffc38 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbaa4f │ │ │ │ - stmdage r4, {r0, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbaa51 │ │ │ │ + stmdage r4, {r0, r1, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - vpmin.s8 d31, d8, d29 │ │ │ │ - vmov.i32 d20, #256 @ 0x00000100 │ │ │ │ + vpmin.s8 d31, d8, d27 │ │ │ │ + vmov.i32 , #256 @ 0x00000100 │ │ │ │ stmdbge r4, {r0, r1, r4, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x105160c │ │ │ │ - blt 0xffbd2510 │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x10d1540 │ │ │ │ + blt 0xffc52444 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xbd250c │ │ │ │ + blx 0xb52440 │ │ │ │ subcc pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcrr2 7, 15, pc, ip, cr2 @ │ │ │ │ + mcrr2 7, 15, pc, r2, cr2 @ │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbaa2d │ │ │ │ - stmdage r4, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbaa2f │ │ │ │ + stmdage r4, {r0, r2, r3, r4, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - @ instruction: 0x0660f9fd │ │ │ │ - bge 0x9d1a40 │ │ │ │ + @ instruction: 0x0660f9fb │ │ │ │ + bge 0xa51974 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff40f7f6 │ │ │ │ + @ instruction: 0xff36f7f6 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fbaa1d │ │ │ │ - svcge 0x0004bacb │ │ │ │ + @ instruction: 0xf7fbaa1f │ │ │ │ + svcge 0x0004bacd │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0x352550 │ │ │ │ - blcs 0xfb190 │ │ │ │ - blcs 0x14870c │ │ │ │ - bge 0x4d1768 │ │ │ │ - eorsvs pc, r1, #-536870908 @ 0xe0000004 │ │ │ │ + blx 0x2d2484 │ │ │ │ + blcs 0xfb0c4 │ │ │ │ + blcs 0x148640 │ │ │ │ + bge 0x55169c │ │ │ │ + rsbpl pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - stc2 7, cr15, [r4], #-968 @ 0xfffffc38 │ │ │ │ + ldc2 7, cr15, [sl], {242} @ 0xf2 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaab5 │ │ │ │ - svcge 0x0004ba03 │ │ │ │ + @ instruction: 0xf7fbaab7 │ │ │ │ + svcge 0x0004ba05 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - @ instruction: 0xf9f2f7f8 │ │ │ │ - blcs 0xfb1c0 │ │ │ │ + @ instruction: 0xf9f0f7f8 │ │ │ │ + blcs 0xfb0f4 │ │ │ │ @ instruction: 0x81bff000 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - vmul.i8 q13, q15, │ │ │ │ - vrshr.s64 d21, d21, #64 │ │ │ │ + vmul.i8 q13, q15, │ │ │ │ + vmlal.s q10, d16, d1[7] │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe7d17b0 │ │ │ │ - stmiblt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xfe8516e4 │ │ │ │ + stmiblt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x292d38 │ │ │ │ + blls 0x292c64 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134d08 │ │ │ │ - ldmibge lr, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - subscs pc, r1, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x134c3c │ │ │ │ + stmibge r0!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + addne pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - blx 0xffd525ba │ │ │ │ + blx 0xffad24ee │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaa83 │ │ │ │ - svcge 0x0004b9d1 │ │ │ │ + @ instruction: 0xf7fbaa85 │ │ │ │ + svcge 0x0004b9d3 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - @ instruction: 0xf9c0f7f8 │ │ │ │ + @ instruction: 0xf9bef7f8 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b015a │ │ │ │ - blls 0x27ed2c │ │ │ │ + blls 0x27ec68 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134e5c │ │ │ │ - stmibge r0, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - adcvs pc, sp, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x134d90 │ │ │ │ + stmibge r2, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + rscpl pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - blx 0xff5d25f6 │ │ │ │ + blx 0xff35252a │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fbaa65 │ │ │ │ - vmul.i8 d27, d24, d19 │ │ │ │ - vmls.i d16, d0, d1[6] │ │ │ │ + @ instruction: 0xf7fbaa67 │ │ │ │ + @ instruction: 0xf647b9b5 │ │ │ │ + vaddhn.i16 d23, q8, │ │ │ │ @ instruction: 0xf7fb0408 │ │ │ │ - stcvs 15, cr11, [fp, #-828]! @ 0xfffffcc4 │ │ │ │ + stcvs 15, cr11, [fp, #-836]! @ 0xfffffcbc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 3, 6, r8, fp, cr8 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d260 │ │ │ │ + blcs 0x9d194 │ │ │ │ @ instruction: 0xf7fbd18e │ │ │ │ - @ instruction: 0x6d2bb99d │ │ │ │ + @ instruction: 0x6d2bb99f │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 3, 0, r8, fp, cr10 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d280 │ │ │ │ + blcs 0x9d1b4 │ │ │ │ ldclge 4, cr15, [r0], #-508 @ 0xfffffe04 │ │ │ │ - stmiblt ip, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72fb34 │ │ │ │ + stmiblt lr, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvs 0xfe72fa68 │ │ │ │ svcvs 0x0070f412 │ │ │ │ rsbhi pc, sl, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95458 │ │ │ │ + blcc 0x9538c │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbad6c │ │ │ │ - @ instruction: 0x6d2bb97b │ │ │ │ + @ instruction: 0x6d2bb97d │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 2, r8, fp, cr15 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d2c4 │ │ │ │ + blcs 0x9d1f8 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr12, cr15, {3} │ │ │ │ - stmdblt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 0xfe72fb78 │ │ │ │ + stmdblt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blvs 0xfe72faac │ │ │ │ svcvs 0x0070f412 │ │ │ │ addhi pc, r9, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9549c │ │ │ │ + blcc 0x953d0 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbad63 │ │ │ │ - @ instruction: 0x6d2bb959 │ │ │ │ + @ instruction: 0x6d2bb95b │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 10, r8, fp, cr12 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d308 │ │ │ │ + blcs 0x9d23c │ │ │ │ mcrge 4, 5, pc, cr11, cr15, {3} @ │ │ │ │ - stmdblt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 0xfe72fbbc │ │ │ │ + stmdblt sl, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blvs 0xfe72faf0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ andhi pc, r9, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x954e0 │ │ │ │ + blcc 0x95414 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbab16 │ │ │ │ - @ instruction: 0x6d2bb937 │ │ │ │ + @ instruction: 0x6d2bb939 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 13, r8, fp, cr1 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d34c │ │ │ │ + blcs 0x9d280 │ │ │ │ stmiage r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stmdblt r6!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - mrc2 7, 0, pc, cr8, cr10, {7} │ │ │ │ + stmdblt r8!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrc2 7, 0, pc, cr10, cr10, {7} │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fba921 │ │ │ │ - @ instruction: 0x6d2bb9cf │ │ │ │ + @ instruction: 0xf7fba923 │ │ │ │ + @ instruction: 0x6d2bb9d1 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 12, r8, fp, cr6 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d37c │ │ │ │ + blcs 0x9d2b0 │ │ │ │ mcrge 4, 2, pc, cr7, cr15, {3} @ │ │ │ │ - stmdblt lr, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdblt r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43b2b00 │ │ │ │ - bcs 0xbebb4 │ │ │ │ - stmdbge r8, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - eorpl pc, sp, #76546048 @ 0x4900000 │ │ │ │ + bcs 0xbeaf0 │ │ │ │ + stmdbge sl, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + submi pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x7d2766 │ │ │ │ + blx 0x55269a │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fba9ad │ │ │ │ - stcvs 8, cr11, [fp, #-1004]! @ 0xfffffc14 │ │ │ │ + @ instruction: 0xf7fba9af │ │ │ │ + stcvs 8, cr11, [fp, #-1012]! @ 0xfffffc0c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 10, r8, fp, cr9 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d3c4 │ │ │ │ + blcs 0x9d2f8 │ │ │ │ ldcge 4, cr15, [lr, #508]! @ 0x1fc │ │ │ │ - stmialt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmialt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbcs pc, [r0, #131] @ 0x83 @ │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ - stmiage r2!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmiblt r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72fc8c │ │ │ │ + stmdacs r0, {r0, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiage r4!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r2, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvs 0xfe72fbc0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ andhi pc, ip, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x955b0 │ │ │ │ + blcc 0x954e4 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ @ instruction: 0xf7fbae18 │ │ │ │ - stcvs 8, cr11, [fp, #-828]! @ 0xfffffcc4 │ │ │ │ + stcvs 8, cr11, [fp, #-836]! @ 0xfffffcbc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 6, r8, fp, cr3 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d41c │ │ │ │ + blcs 0x9d350 │ │ │ │ svcge 0x00f1f47e │ │ │ │ - ldmlt lr!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72fcd0 │ │ │ │ + stmialt r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blvs 0xfe72fc04 │ │ │ │ svcvs 0x0070f412 │ │ │ │ subshi pc, pc, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x955f4 │ │ │ │ + blcc 0x95528 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbac0d │ │ │ │ - stcvs 8, cr11, [fp, #-692]! @ 0xfffffd4c │ │ │ │ + stcvs 8, cr11, [fp, #-700]! @ 0xfffffd44 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 2, r8, fp, cr7 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d460 │ │ │ │ - blge 0xff851a5c │ │ │ │ - ldmlt ip, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72fd14 │ │ │ │ + blcs 0x9d394 │ │ │ │ + blge 0xff851990 │ │ │ │ + ldmlt lr, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvs 0xfe72fc48 │ │ │ │ svcvs 0x0070f412 │ │ │ │ eorhi pc, r3, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95638 │ │ │ │ + blcc 0x9556c │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbac1e │ │ │ │ - stcvs 8, cr11, [fp, #-556]! @ 0xfffffdd4 │ │ │ │ + stcvs 8, cr11, [fp, #-564]! @ 0xfffffdcc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 14, r8, fp, cr11 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d4a4 │ │ │ │ + blcs 0x9d3d8 │ │ │ │ ldmdage r3!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmdalt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43b2b00 │ │ │ │ - bcs 0xbea8c │ │ │ │ - ldmdage r4!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - adcscs pc, r9, #1879048196 @ 0x70000004 │ │ │ │ + bcs 0xbe9c8 │ │ │ │ + ldmdage r6!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + sbcsne pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xfe2d288c │ │ │ │ + blx 0x20527c0 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - @ instruction: 0xf7fba919 │ │ │ │ - stcvs 8, cr11, [fp, #-412]! @ 0xfffffe64 │ │ │ │ + @ instruction: 0xf7fba91b │ │ │ │ + stcvs 8, cr11, [fp, #-420]! @ 0xfffffe5c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 5, r8, fp, cr15 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d4ec │ │ │ │ - blge 0x1591ae8 │ │ │ │ - ldmdalt r6, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 0xfe72fda0 │ │ │ │ + blcs 0x9d420 │ │ │ │ + blge 0x1591a1c │ │ │ │ + ldmdalt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blvs 0xfe72fcd4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ sbchi pc, r9, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x956c4 │ │ │ │ + blcc 0x955f8 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbabf6 │ │ │ │ - @ instruction: 0xf8d3b845 │ │ │ │ + @ instruction: 0xf8d3b847 │ │ │ │ @ instruction: 0x462821b0 │ │ │ │ - @ instruction: 0xf96af7f7 │ │ │ │ + @ instruction: 0xf960f7f7 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - @ instruction: 0xf7fba83d │ │ │ │ - stcvs 8, cr11, [fp, #-940]! @ 0xfffffc54 │ │ │ │ + @ instruction: 0xf7fba83f │ │ │ │ + stcvs 8, cr11, [fp, #-948]! @ 0xfffffc4c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 4, r8, fp, cr0 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d544 │ │ │ │ + blcs 0x9d478 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr5, cr15, {3} │ │ │ │ - stmdalt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdalt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svcmi 0x0070f412 │ │ │ │ - stmdage r6!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmdage r8!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf649a823 │ │ │ │ - vmlal.s , d16, d1[7] │ │ │ │ + @ instruction: 0xf649a825 │ │ │ │ + vsubl.s8 , d0, d13 │ │ │ │ stmdbge r4, {r3, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - stmiage r8, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmdalt r6, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72fe20 │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiage sl, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blvs 0xfe72fd54 │ │ │ │ svcvs 0x0070f412 │ │ │ │ msrhi CPSR_f, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95744 │ │ │ │ + blcc 0x95678 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbae29 │ │ │ │ - stcvs 8, cr11, [fp, #-20]! @ 0xffffffec │ │ │ │ + stcvs 8, cr11, [fp, #-28]! @ 0xffffffe4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 0, 8, r8, fp, cr5 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d5b0 │ │ │ │ + blcs 0x9d4e4 │ │ │ │ svcge 0x00a5f47e │ │ │ │ - svclt 0x00f4f7fa │ │ │ │ - blvs 0xfe72fe64 │ │ │ │ + svclt 0x00f6f7fa │ │ │ │ + blvs 0xfe72fd98 │ │ │ │ svcvs 0x0070f412 │ │ │ │ addhi pc, r1, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95788 │ │ │ │ + blcc 0x956bc │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faacee │ │ │ │ - stcvs 15, cr11, [fp, #-908]! @ 0xfffffc74 │ │ │ │ + stcvs 15, cr11, [fp, #-916]! @ 0xfffffc6c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ suble r6, r9, r0, ror pc │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x957a8 │ │ │ │ + blcc 0x956dc │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faaa49 │ │ │ │ - stcvs 15, cr11, [fp, #-844]! @ 0xfffffcb4 │ │ │ │ + stcvs 15, cr11, [fp, #-852]! @ 0xfffffcac │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ eorle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x957c8 │ │ │ │ + blcc 0x956fc │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faaa57 │ │ │ │ - stcvs 15, cr11, [fp, #-780]! @ 0xfffffcf4 │ │ │ │ + stcvs 15, cr11, [fp, #-788]! @ 0xfffffcec │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 0, 15, r8, fp, cr12 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d634 │ │ │ │ + blcs 0x9d568 │ │ │ │ stcge 4, cr15, [sp], #-500 @ 0xfffffe0c │ │ │ │ - svclt 0x00b2f7fa │ │ │ │ - blvs 0xfe72fee8 │ │ │ │ + svclt 0x00b4f7fa │ │ │ │ + blvs 0xfe72fe1c │ │ │ │ svcvs 0x0070f412 │ │ │ │ rscshi pc, r8, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9580c │ │ │ │ + blcc 0x95740 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faade3 │ │ │ │ - @ instruction: 0xf893bfa1 │ │ │ │ + @ instruction: 0xf893bfa3 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1156a0 │ │ │ │ + blcs 0x1155d4 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d670 │ │ │ │ - bge 0xad1c6c │ │ │ │ - svclt 0x0094f7fa │ │ │ │ + blcs 0x9d5a4 │ │ │ │ + bge 0xad1ba0 │ │ │ │ + svclt 0x0096f7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faa9fd │ │ │ │ - @ instruction: 0xf893bf87 │ │ │ │ + @ instruction: 0xf893bf89 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1156d4 │ │ │ │ + blcs 0x115608 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d6a4 │ │ │ │ - blge 0xb91ca0 │ │ │ │ - svclt 0x007af7fa │ │ │ │ + blcs 0x9d5d8 │ │ │ │ + blge 0xb91bd4 │ │ │ │ + svclt 0x007cf7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf7faaf1e │ │ │ │ - @ instruction: 0xf893bf6d │ │ │ │ + @ instruction: 0xf893bf6f │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115708 │ │ │ │ + blcs 0x11563c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d6d8 │ │ │ │ + blcs 0x9d60c │ │ │ │ stclge 4, cr15, [fp], #-508 @ 0xfffffe04 │ │ │ │ - svclt 0x0060f7fa │ │ │ │ + svclt 0x0062f7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf7faaed6 │ │ │ │ - @ instruction: 0xf893bf53 │ │ │ │ + @ instruction: 0xf893bf55 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11573c │ │ │ │ + blcs 0x115670 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d70c │ │ │ │ - ldclge 4, cr15, [pc], #-508 @ 0x94910 │ │ │ │ - svclt 0x0046f7fa │ │ │ │ + blcs 0x9d640 │ │ │ │ + ldclge 4, cr15, [pc], #-508 @ 0x94844 │ │ │ │ + svclt 0x0048f7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faac2b │ │ │ │ - @ instruction: 0xf893bf39 │ │ │ │ + @ instruction: 0xf893bf3b │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115770 │ │ │ │ + blcs 0x1156a4 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d740 │ │ │ │ + blcs 0x9d674 │ │ │ │ stmdbge fp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - svclt 0x002cf7fa │ │ │ │ - blvs 0xfe72fff4 │ │ │ │ + svclt 0x002ef7fa │ │ │ │ + blvs 0xfe72ff28 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 1, sp, fp, cr7 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d760 │ │ │ │ + blcs 0x9d694 │ │ │ │ ldmdbge pc, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ - svclt 0x001cf7fa │ │ │ │ + svclt 0x001ef7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faab00 │ │ │ │ - @ instruction: 0xf893bf0f │ │ │ │ + @ instruction: 0xf893bf11 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1157c4 │ │ │ │ + blcs 0x1156f8 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d794 │ │ │ │ + blcs 0x9d6c8 │ │ │ │ stmdbge r5, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - svclt 0x0002f7fa │ │ │ │ + svclt 0x0004f7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faa9f2 │ │ │ │ - @ instruction: 0xf893bef5 │ │ │ │ + @ instruction: 0xf893bef7 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1157f8 │ │ │ │ + blcs 0x11572c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d7c8 │ │ │ │ + blcs 0x9d6fc │ │ │ │ ldclge 4, cr15, [r3], #508 @ 0x1fc │ │ │ │ - mcrlt 7, 7, pc, cr8, cr10, {7} @ │ │ │ │ + mcrlt 7, 7, pc, cr10, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faacff │ │ │ │ - @ instruction: 0xf893bedb │ │ │ │ + @ instruction: 0xf893bedd │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11582c │ │ │ │ + blcs 0x115760 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d7fc │ │ │ │ - bge 0xff6d1df8 │ │ │ │ - mcrlt 7, 6, pc, cr14, cr10, {7} @ │ │ │ │ + blcs 0x9d730 │ │ │ │ + bge 0xff6d1d2c │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr0, cr10, {7} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ @ instruction: 0xf7faac0a │ │ │ │ - @ instruction: 0xf893bec1 │ │ │ │ + @ instruction: 0xf893bec3 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115860 │ │ │ │ + blcs 0x115794 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d830 │ │ │ │ - blge 0xc91e24 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr4, cr10, {7} │ │ │ │ + blcs 0x9d764 │ │ │ │ + blge 0xc91d58 │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr6, cr10, {7} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faace9 │ │ │ │ - @ instruction: 0xf893bea7 │ │ │ │ + @ instruction: 0xf893bea9 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115894 │ │ │ │ + blcs 0x1157c8 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d864 │ │ │ │ - blge 0x11e60 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr10, cr10, {7} │ │ │ │ + blcs 0x9d798 │ │ │ │ + blge 0x11d94 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr12, cr10, {7} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf7faae86 │ │ │ │ - @ instruction: 0xf893be8d │ │ │ │ + @ instruction: 0xf893be8f │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1158c8 │ │ │ │ + blcs 0x1157fc │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d898 │ │ │ │ + blcs 0x9d7cc │ │ │ │ stmdbge r4!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - mcrlt 7, 4, pc, cr0, cr10, {7} @ │ │ │ │ + mcrlt 7, 4, pc, cr2, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faa9b5 │ │ │ │ - @ instruction: 0xf893be73 │ │ │ │ + @ instruction: 0xf893be75 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1158fc │ │ │ │ + blcs 0x115830 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d8cc │ │ │ │ + blcs 0x9d800 │ │ │ │ ldmibge r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - mcrlt 7, 3, pc, cr6, cr10, {7} @ │ │ │ │ + mcrlt 7, 3, pc, cr8, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf7faad8c │ │ │ │ - @ instruction: 0xf893be59 │ │ │ │ + @ instruction: 0xf893be5b │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115930 │ │ │ │ + blcs 0x115864 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d900 │ │ │ │ + blcs 0x9d834 │ │ │ │ stmibge ip!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - mcrlt 7, 2, pc, cr12, cr10, {7} @ │ │ │ │ + mcrlt 7, 2, pc, cr14, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faab13 │ │ │ │ - @ instruction: 0xf893be3f │ │ │ │ + @ instruction: 0xf893be41 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115964 │ │ │ │ + blcs 0x115898 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d934 │ │ │ │ + blcs 0x9d868 │ │ │ │ stcge 4, cr15, [r4], #-508 @ 0xfffffe04 │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr2, cr10, {7} │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr4, cr10, {7} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ - blmi 0xfee40fc0 │ │ │ │ + blmi 0xfee80ef4 │ │ │ │ eorcs r4, r4, #12, 12 @ 0xc00000 │ │ │ │ andls r2, r3, r0, lsl #2 │ │ │ │ ldmdavs fp, {r1, r4, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f931b │ │ │ │ vcgt.s8 d0, d0, d0 │ │ │ │ - movwcs lr, #3402 @ 0xd4a │ │ │ │ + movwcs lr, #3408 @ 0xd50 │ │ │ │ orrsvc pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf1b34023 │ │ │ │ - suble r4, r1, r4, ror pc │ │ │ │ + suble r4, r2, r4, ror pc │ │ │ │ svcvs 0x0038f113 │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ - ldmdavs sl, {r1, r3, r5, r7, r8, r9, fp, lr} │ │ │ │ + ldmdavs sl, {r0, r1, r3, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - adchi pc, r3, #64 @ 0x40 │ │ │ │ + adchi pc, sl, #64 @ 0x40 │ │ │ │ tstcs r0, sp, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vmull.u8 q8, d20, d21 │ │ │ │ vsubl.u8 , d4, d3 │ │ │ │ @ instruction: 0xf0052381 │ │ │ │ tstmi r5, #16, 10 @ 0x4000000 │ │ │ │ - ldmdbne r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ strcs pc, [r1], -r4, asr #7 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + ldmdbne r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x17522c │ │ │ │ - blcs 0x108fa8 │ │ │ │ - ldrhi lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - msrhi CPSR_fsx, r0 │ │ │ │ + blcs 0x175164 │ │ │ │ + blcs 0x108ee0 │ │ │ │ + subshi pc, ip, sp, asr #17 │ │ │ │ + teqphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ ldmdbge r2, {r0, r1, fp, ip, pc} │ │ │ │ movweq pc, #4105 @ 0x1009 @ │ │ │ │ - tstls r6, #20, 12 @ 0x1400000 │ │ │ │ - movtpl pc, #964 @ 0x3c4 @ │ │ │ │ - vmov.i32 d25, #49920 @ 0x0000c300 │ │ │ │ - tstls r2, #1107296256 @ 0x42000000 │ │ │ │ - ldrls r2, [r5], #-769 @ 0xfffffcff │ │ │ │ - stmib sp, {sl, sp}^ │ │ │ │ - @ instruction: 0xf7f74319 │ │ │ │ - strb pc, [r1, r5, ror #27] @ │ │ │ │ - movtpl pc, #964 @ 0x3c4 @ │ │ │ │ - tstls r2, #4, 6 @ 0x10000000 │ │ │ │ - blls 0x158084 │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - andcc pc, r3, r4, asr #7 │ │ │ │ - strne pc, [r1, -r4, asr #7] │ │ │ │ - streq lr, [r0, #-2625] @ 0xfffff5bf │ │ │ │ - @ instruction: 0xf8d30a21 │ │ │ │ - vmla.i q9, q10, d0[2] │ │ │ │ - vsubw.u8 , q10, d1 │ │ │ │ + andsls r9, r3, #24, 10 @ 0x6000000 │ │ │ │ + strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ + vsubl.u8 q9, d4, d0 │ │ │ │ + andsls r1, r9, #1107296256 @ 0x42000000 │ │ │ │ + ldrls r2, [r4], -r1, lsl #4 │ │ │ │ + ldrls r9, [r2, #-1045] @ 0xfffffbeb │ │ │ │ + tstls r6, #-1610612735 @ 0xa0000001 │ │ │ │ + stc2l 7, cr15, [r6, #988]! @ 0x3dc │ │ │ │ + stceq 7, cr14, [r2], #768 @ 0x300 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + strne pc, [r1, #964] @ 0x3c4 │ │ │ │ + bls 0x165988 │ │ │ │ + vmlsl.u8 q8, d4, d17 │ │ │ │ @ instruction: 0xf0044003 │ │ │ │ - andls r0, sp, pc, lsl #12 │ │ │ │ - mulsls r3, r8, r6 │ │ │ │ - @ instruction: 0xf00105d2 │ │ │ │ - ldrls r0, [r6, -pc] │ │ │ │ - tstls r5, #24117248 @ 0x1700000 │ │ │ │ - ldrls r9, [r8, #-1287] @ 0xfffffaf9 │ │ │ │ + vrsubhn.i16 d16, q2, │ │ │ │ + @ instruction: 0xf8d21701 │ │ │ │ + strtmi r2, [r8], r8, asr #1 │ │ │ │ + andsls r9, r3, sp │ │ │ │ + subpl pc, r0, r4, asr #7 │ │ │ │ + ldrbeq r9, [r2, #1284] @ 0x504 │ │ │ │ + andsls r9, r2, r5 │ │ │ │ + andeq pc, pc, r1 │ │ │ │ + ldrls r9, [r5, #-1559] @ 0xfffff9e9 │ │ │ │ + @ instruction: 0x97169318 │ │ │ │ ldrle r9, [ip, #20] │ │ │ │ vldrvs s18, [r2, #-12] │ │ │ │ @ instruction: 0xf0126c12 │ │ │ │ - eorsle r0, r2, lr, lsl #30 │ │ │ │ + eorsle r0, r3, lr, lsl #30 │ │ │ │ ldmle r4, {r1, r3, fp, sp} │ │ │ │ tstpeq ip, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002904 │ │ │ │ - stmdbcs r8, {r1, r2, r3, r4, r6, r7, r8, pc} │ │ │ │ - @ instruction: 0x81b8f000 │ │ │ │ + stmdbcs r8, {r0, r5, r6, r7, r8, pc} │ │ │ │ + @ instruction: 0x81bcf000 │ │ │ │ vrhadd.s8 d18, d9, d12 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ - blcs 0x155734 │ │ │ │ - blx 0xf9a82 │ │ │ │ - stmdals r3, {r9, sp} │ │ │ │ - ldrdpl pc, [r8], r0 │ │ │ │ - movsne pc, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf8d29110 │ │ │ │ - @ instruction: 0xf8d213b4 │ │ │ │ - @ instruction: 0x910fb3b8 │ │ │ │ - rschi pc, r5, r0, asr #32 │ │ │ │ - andeq lr, fp, #266240 @ 0x41000 │ │ │ │ - @ instruction: 0xf47f2a01 │ │ │ │ - @ instruction: 0xf005af72 │ │ │ │ - blls 0x21412c │ │ │ │ + vmov.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + movwls r0, #25139 @ 0x6233 │ │ │ │ + andcs pc, r0, #1024 @ 0x400 │ │ │ │ + @ instruction: 0xf8d09803 │ │ │ │ + @ instruction: 0xf8d25088 │ │ │ │ + @ instruction: 0xf8d213b0 │ │ │ │ + @ instruction: 0x9110b3b8 │ │ │ │ + @ instruction: 0x13b4f8d2 │ │ │ │ + tstls pc, r4, lsl #20 │ │ │ │ + @ instruction: 0xf0402a03 │ │ │ │ + b 0x10f515c │ │ │ │ + bcs 0xd55f0 │ │ │ │ + svcge 0x0071f47f │ │ │ │ + ldc2 0, cr15, [r4], #20 │ │ │ │ + stmdacs r0, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ + orrshi pc, r8, r0 │ │ │ │ + @ instruction: 0xf8d29a03 │ │ │ │ + blx 0xfeda4fec │ │ │ │ + b 0x14933f0 │ │ │ │ + rsc r1, r0, r9, asr r9 │ │ │ │ + @ instruction: 0xf53f06dd │ │ │ │ + strb sl, [r7, r0, ror #30] │ │ │ │ + strne pc, [r1, r4, asr #7] │ │ │ │ + stmdbeq r1, {r0, r3, ip, sp, lr, pc} │ │ │ │ + bne 0x10d1d08 │ │ │ │ + ldmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ + adceq r9, r3, #19922944 @ 0x1300000 │ │ │ │ + andsls r9, r2, #24, 10 @ 0x6000000 │ │ │ │ + @ instruction: 0xf8cd9714 │ │ │ │ + smlsdls r5, r4, r0, sl │ │ │ │ + svcge 0x004df57f │ │ │ │ + @ instruction: 0xf8d19903 │ │ │ │ + ldrbeq r3, [r8, #200] @ 0xc8 │ │ │ │ + svcge 0x0047f57f │ │ │ │ + ldcvs 13, cr6, [fp], {11} │ │ │ │ + svceq 0x000ef013 │ │ │ │ + strbteq sp, [fp], r2, lsl #2 │ │ │ │ + svcge 0x003ff53f │ │ │ │ + svccs 0x00033601 │ │ │ │ + bicshi pc, r4, r0 │ │ │ │ + svceq 0x0000f1b9 │ │ │ │ + @ instruction: 0x81bbf000 │ │ │ │ + @ instruction: 0xf43f2e03 │ │ │ │ + mcrcs 15, 0, sl, cr4, cr4, {1} │ │ │ │ + mvnshi pc, r0 │ │ │ │ + @ instruction: 0xf0002e02 │ │ │ │ + svccs 0x000081e3 │ │ │ │ + svcge 0x002bf43f │ │ │ │ + andls r9, r4, #196608 @ 0x30000 │ │ │ │ + stc2l 0, cr15, [ip], #-20 @ 0xffffffec │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x1754f4 │ │ │ │ - ldrdmi pc, [r4], r2 │ │ │ │ - @ instruction: 0xf984fab4 │ │ │ │ - ldmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - usateq lr, #13, sp, asr #1 │ │ │ │ - svcge 0x0061f53f │ │ │ │ - @ instruction: 0xf3c4e7c8 │ │ │ │ - @ instruction: 0xf0091781 │ │ │ │ - @ instruction: 0xf3c40901 │ │ │ │ - stmib sp, {r6, r9, fp, ip}^ │ │ │ │ - ldrls r9, [r8, #-2070] @ 0xfffff7ea │ │ │ │ - stmib sp, {r0, r1, r5, r7, r9}^ │ │ │ │ - @ instruction: 0x97142612 │ │ │ │ - subsge pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xf57f9705 │ │ │ │ - stmdbls r3, {r1, r2, r3, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - ldrdcc pc, [r8], #129 @ 0x81 │ │ │ │ - @ instruction: 0xf57f05d8 │ │ │ │ - stcvs 15, cr10, [fp, #-288] @ 0xfffffee0 │ │ │ │ - @ instruction: 0xf0136c1b │ │ │ │ - tstle r2, lr, lsl #30 │ │ │ │ - @ instruction: 0xf53f06eb │ │ │ │ - strcc sl, [r1], -r0, asr #30 │ │ │ │ - @ instruction: 0xf0002f03 │ │ │ │ - @ instruction: 0xf1b981ce │ │ │ │ - @ instruction: 0xf0000f00 │ │ │ │ - mcrcs 1, 0, r8, cr3, cr5, {5} │ │ │ │ - svcge 0x0035f43f │ │ │ │ - @ instruction: 0xf0002e04 │ │ │ │ - mcrcs 1, 0, r8, cr2, cr6, {7} │ │ │ │ - bicshi pc, sp, r0 │ │ │ │ - @ instruction: 0xf43f2f00 │ │ │ │ - stmdals r3, {r2, r3, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf0059204 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrshi pc, (UNDEF: 78) @ │ │ │ │ - @ instruction: 0xf10a9a04 │ │ │ │ - @ instruction: 0xf0470a01 │ │ │ │ - @ instruction: 0xf1aa09e0 │ │ │ │ - movwcs r0, #5122 @ 0x1402 │ │ │ │ - vst3.32 @ instruction: 0xf484fab4 │ │ │ │ - biceq lr, sl, pc, asr #20 │ │ │ │ - strhls r4, [r4, -fp] │ │ │ │ - movwls r0, #47460 @ 0xb964 │ │ │ │ - @ instruction: 0xf08d9208 │ │ │ │ - strdls pc, [r6], -r1 │ │ │ │ - stc2l 0, cr15, [lr], #564 @ 0x234 │ │ │ │ - strmi r9, [r1], -r8, lsl #20 │ │ │ │ - stmdals r3, {r0, r1, r2, ip, pc} │ │ │ │ - @ instruction: 0xf7c7920a │ │ │ │ - movwcs pc, #2453 @ 0x995 @ │ │ │ │ - stmib sp, {r1, r3, r9, fp, ip, pc}^ │ │ │ │ - blls 0x362f90 │ │ │ │ - @ instruction: 0x46984693 │ │ │ │ - @ instruction: 0xf7dae017 │ │ │ │ - blls 0x253bd8 │ │ │ │ - strmi r9, [r1], -r0, lsl #6 │ │ │ │ - ldrtmi r9, [r8], -r4, lsl #22 │ │ │ │ - @ instruction: 0xf0a2461a │ │ │ │ - stmdbls r7, {r0, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldrbmi r4, [r5], #-1602 @ 0xfffff9be │ │ │ │ - stmibeq r0!, {r0, r3, r5, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf0914608 │ │ │ │ - blls 0x2d48f8 │ │ │ │ - movwls r3, #33537 @ 0x8301 │ │ │ │ - vqsub.u8 d20, d16, d14 │ │ │ │ - stmdals r3, {r0, r1, r2, r4, r6, r8, pc} │ │ │ │ - andls pc, r0, sp, asr #17 │ │ │ │ - andne lr, r6, #3620864 @ 0x374000 │ │ │ │ - ldrdcc pc, [r8], r0 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf9f4f7ca │ │ │ │ - eormi r4, r5, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf7dad0d9 │ │ │ │ - blls 0x253b8c │ │ │ │ - movwcs r9, #33536 @ 0x8300 │ │ │ │ - ldrmi r4, [sl], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf0a24638 │ │ │ │ - stclne 13, cr15, [r8], #-12 │ │ │ │ - blx 0xffa52f44 │ │ │ │ - strtmi r9, [r8], -sl │ │ │ │ - blx 0xff952f4c │ │ │ │ - strmi r2, [r2], -r8, lsl #6 │ │ │ │ - andcs r9, r0, sl, lsl #18 │ │ │ │ - @ instruction: 0xf0a29300 │ │ │ │ - @ instruction: 0xe7cafcbd │ │ │ │ - ldmdbge r2, {r0, r3, r4, r8, r9, ip, pc} │ │ │ │ - movweq pc, #12297 @ 0x3009 @ │ │ │ │ - tstls r6, #196608 @ 0x30000 │ │ │ │ - orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - stmib sp, {r0, r8, r9, ip, sp}^ │ │ │ │ - tstls sl, #96468992 @ 0x5c00000 │ │ │ │ - movtpl pc, #964 @ 0x3c4 @ │ │ │ │ - vmov.i32 d25, #-1006632960 @ 0xc4000000 │ │ │ │ - andsls r1, r3, #192, 8 @ 0xc0000000 │ │ │ │ - tstls r2, #352321536 @ 0x15000000 │ │ │ │ + bls 0x1b53a8 │ │ │ │ + beq 0x111290 │ │ │ │ + stmibeq r0!, {r0, r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ + streq pc, [r2], #-426 @ 0xfffffe56 │ │ │ │ + blx 0xfed9da78 │ │ │ │ + b 0x1492088 │ │ │ │ + adcsmi r0, fp, sl, asr #3 │ │ │ │ + stmdbeq r4!, {r2, r8, ip, pc}^ │ │ │ │ + andls r9, r8, #738197504 @ 0x2c000000 │ │ │ │ + ldc2l 0, cr15, [r6], #564 @ 0x234 │ │ │ │ + @ instruction: 0xf08d9006 │ │ │ │ + bls 0x2d425c │ │ │ │ + andls r4, r7, r1, lsl #12 │ │ │ │ + andls r9, sl, #196608 @ 0x30000 │ │ │ │ + @ instruction: 0xf9d2f7c7 │ │ │ │ + bls 0x31daa0 │ │ │ │ + stmdacc r8, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ + ldrmi r9, [r3], fp, lsl #22 │ │ │ │ + muls r7, r8, r6 │ │ │ │ + blx 0x1352e1a │ │ │ │ + movwls r9, #2822 @ 0xb06 │ │ │ │ + blls 0x1a66bc │ │ │ │ + @ instruction: 0x461a4638 │ │ │ │ + stc2 0, cr15, [lr, #-648]! @ 0xfffffd78 │ │ │ │ + strbmi r9, [r2], -r7, lsl #18 │ │ │ │ + @ instruction: 0xf0294455 │ │ │ │ + strmi r0, [r8], -r0, ror #19 │ │ │ │ + mrc2 0, 2, pc, cr12, cr1, {4} │ │ │ │ + movwcc r9, #6920 @ 0x1b08 │ │ │ │ + addsmi r9, lr, #8, 6 @ 0x20000000 │ │ │ │ + cmpphi sp, r0, asr #6 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf8cd9803 │ │ │ │ + ldmib sp, {ip, pc}^ │ │ │ │ + @ instruction: 0xf8d01206 │ │ │ │ + @ instruction: 0xf0033088 │ │ │ │ + @ instruction: 0xf7ca030f │ │ │ │ + @ instruction: 0x4628fa31 │ │ │ │ + sbcsle r4, r9, r5, lsr #4 │ │ │ │ + blx 0x9d2e66 │ │ │ │ + movwls r9, #2822 @ 0xb06 │ │ │ │ + strmi r2, [r1], -r8, lsl #6 │ │ │ │ + @ instruction: 0x4638461a │ │ │ │ + stc2 0, cr15, [r8, #-648] @ 0xfffffd78 │ │ │ │ + @ instruction: 0xf7da1c68 │ │ │ │ + andls pc, sl, r9, lsl fp @ │ │ │ │ + @ instruction: 0xf7da4628 │ │ │ │ + movwcs pc, #35605 @ 0x8b15 @ │ │ │ │ + stmdbls sl, {r1, r9, sl, lr} │ │ │ │ + movwls r2, #0 │ │ │ │ + stc2l 0, cr15, [r2], {162} @ 0xa2 │ │ │ │ + tstls r9, #52953088 @ 0x3280000 │ │ │ │ + @ instruction: 0xf009a912 │ │ │ │ + stmdals r3, {r0, r1, r8, r9} │ │ │ │ + vorr.i32 d25, #50688 @ 0x0000c600 │ │ │ │ + movwcc r1, #4992 @ 0x1380 │ │ │ │ + @ instruction: 0xf8cd9213 │ │ │ │ + vmov.i32 q12, #204 @ 0x000000cc │ │ │ │ + ldrls r5, [r4], -r0, asr #4 │ │ │ │ + strbne pc, [r0], #964 @ 0x3c4 @ │ │ │ │ + andsls r9, r2, #24, 10 @ 0x6000000 │ │ │ │ + tstls sl, #352321536 @ 0x15000000 │ │ │ │ stc2l 7, cr15, [lr], {247} @ 0xf7 │ │ │ │ - svclt 0x0000e6aa │ │ │ │ + svclt 0x0000e6a8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldmdbge r2, {r0, r3, r4, r8, r9, ip, pc} │ │ │ │ movweq pc, #4105 @ 0x1009 @ │ │ │ │ tstls r6, #196608 @ 0x30000 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ - ldrls r3, [r4], -r1, lsl #6 │ │ │ │ - vorr.i32 d25, #51712 @ 0x0000ca00 │ │ │ │ - andsls r5, r3, #64, 6 │ │ │ │ + andsls r3, r3, #67108864 @ 0x4000000 │ │ │ │ + vmov.i32 d25, #-1006632960 @ 0xc4000000 │ │ │ │ + ldrls r5, [r8, #-576] @ 0xfffffdc0 │ │ │ │ strne pc, [r1], #964 @ 0x3c4 │ │ │ │ - ldrls r9, [r5], #-786 @ 0xfffffcee │ │ │ │ - ldc2 7, cr15, [r6], #988 @ 0x3dc │ │ │ │ - stmdals r3, {r1, r4, r7, r9, sl, sp, lr, pc} │ │ │ │ - blx 0xff1d106e │ │ │ │ - stmdacs r0, {r0, r7, r9, sl, lr} │ │ │ │ - adcshi pc, r4, r0 │ │ │ │ - ldrmi r9, [ip], -r5, lsl #22 │ │ │ │ - @ instruction: 0xf47f2b00 │ │ │ │ - bls 0x480cd4 │ │ │ │ + ldrls r9, [r5], #-530 @ 0xfffffdee │ │ │ │ + @ instruction: 0xf7f7931a │ │ │ │ + @ instruction: 0xe68ffcb5 │ │ │ │ + @ instruction: 0xf0059803 │ │ │ │ + pkhtbmi pc, r1, r1, asr #23 @ │ │ │ │ + @ instruction: 0xf0002800 │ │ │ │ + bls 0x1b5270 │ │ │ │ + @ instruction: 0x9c049b06 │ │ │ │ + @ instruction: 0xf47f2a00 │ │ │ │ + bls 0x480c04 │ │ │ │ svclt 0x00142a01 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r1, {r0, r3, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0402f00 │ │ │ │ - bls 0x1753b8 │ │ │ │ + bls 0x1752f0 │ │ │ │ smlalcs pc, r0, r2, r8 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ - @ instruction: 0xf1b980d2 │ │ │ │ - svclt 0x001c0f00 │ │ │ │ - @ instruction: 0xf04f2303 │ │ │ │ - movwls r0, #22531 @ 0x5803 │ │ │ │ + @ instruction: 0xf1b980d1 │ │ │ │ + bls 0x198bcc │ │ │ │ + @ instruction: 0xf04fbf1c │ │ │ │ + andcs r0, r3, #196608 @ 0x30000 │ │ │ │ + movwls r9, #33284 @ 0x8204 │ │ │ │ stc2 0, cr15, [r0], {141} @ 0x8d │ │ │ │ @ instruction: 0xf08d4681 │ │ │ │ - bls 0x4141c8 │ │ │ │ + bls 0x414108 │ │ │ │ strmi r4, [r7], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7c79803 │ │ │ │ - blls 0x213474 │ │ │ │ - b 0x117b4f4 │ │ │ │ - stmdbcs r0, {r2} │ │ │ │ - @ instruction: 0xf005dd7a │ │ │ │ + blls 0x1d3494 │ │ │ │ + andeq lr, r4, r3, asr #20 │ │ │ │ + blcs 0xbbc38 │ │ │ │ + @ instruction: 0xf005dd78 │ │ │ │ @ instruction: 0xf04f020f │ │ │ │ - andls r0, r5, #4096 @ 0x1000 │ │ │ │ - @ instruction: 0xf6462208 │ │ │ │ - @ instruction: 0xf2c07c90 │ │ │ │ - blx 0x1120324 │ │ │ │ - andls pc, ip, #8, 4 @ 0x80000000 │ │ │ │ - vpmax.s8 d15, d8, d10 │ │ │ │ - bls 0x2798f4 │ │ │ │ - ldrsbtge pc, [ip], -sp @ │ │ │ │ - eorgt pc, r4, sp, asr #17 │ │ │ │ - pkhbtmi r4, r4, r6, lsl #13 │ │ │ │ - stmib sp, {r0, r2, r3, r7, fp, ip}^ │ │ │ │ - ldrls fp, [r1], -r7, lsl #6 │ │ │ │ - @ instruction: 0xf1ba950e │ │ │ │ + andls r0, r6, #4096 @ 0x1000 │ │ │ │ + strmi r2, [r6], r8, lsl #4 │ │ │ │ + ldcvc 6, cr15, [r0], {70} @ 0x46 │ │ │ │ + ldccs 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ + vpmax.s8 , q4, q1 │ │ │ │ + blx 0x339848 │ │ │ │ + @ instruction: 0xf8ddf208 │ │ │ │ + andls sl, r7, #60 @ 0x3c │ │ │ │ + blls 0x2a688c │ │ │ │ + ldmne r5, {r0, r4, r9, sl, ip, pc}^ │ │ │ │ + eorlt pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xf8cd950e │ │ │ │ + @ instruction: 0xf1bac024 │ │ │ │ svclt 0x00dc0f00 │ │ │ │ - bls 0x39dcfc │ │ │ │ - @ instruction: 0xf04fdd4f │ │ │ │ - @ instruction: 0xf8cd0b00 │ │ │ │ - cdpls 0, 0, cr14, cr11, cr12, {1} │ │ │ │ - strcs r4, [r0], #-1637 @ 0xfffff99b │ │ │ │ - eorgt pc, r8, sp, asr #17 │ │ │ │ - blls 0x20d1ac │ │ │ │ - stmdals r3, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - strls r4, [r0, #-1609] @ 0xfffff9b7 │ │ │ │ - @ instruction: 0xf8f6f7ca │ │ │ │ - ldrbmi r9, [r9], -r8, lsl #20 │ │ │ │ - @ instruction: 0xf7da4630 │ │ │ │ - blls 0x313a50 │ │ │ │ - @ instruction: 0xf1b84602 │ │ │ │ - strbmi r0, [r8], -r2, lsl #30 │ │ │ │ - subsle r6, ip, r9, lsl r8 │ │ │ │ - svceq 0x0003f1b8 │ │ │ │ - @ instruction: 0xf1b8d056 │ │ │ │ - subsle r0, r0, r1, lsl #30 │ │ │ │ - @ instruction: 0xffcef093 │ │ │ │ - ldrtmi r9, [r9], -r6, lsl #20 │ │ │ │ - strcc r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ - ldc2l 0, cr15, [sl, #-580]! @ 0xfffffdbc │ │ │ │ - @ instruction: 0xf0259b07 │ │ │ │ - strmi r0, [r2, #1504]! @ 0x5e0 │ │ │ │ - suble r4, fp, lr, lsl r4 │ │ │ │ - blcs 0xbbd74 │ │ │ │ - bls 0x2c98bc │ │ │ │ + stmdbls ip, {r9, sp} │ │ │ │ + @ instruction: 0xf04fdd4e │ │ │ │ + movwls r0, #47872 @ 0xbb00 │ │ │ │ + ldrbtmi r9, [r5], -fp, lsl #28 │ │ │ │ + @ instruction: 0xf8cd2400 │ │ │ │ + eor lr, r6, r8, lsr #32 │ │ │ │ + ldrtmi r9, [sl], -r6, lsl #22 │ │ │ │ + strbmi r9, [r9], -r3, lsl #16 │ │ │ │ + @ instruction: 0xf7ca9500 │ │ │ │ + bls 0x1d351c │ │ │ │ @ instruction: 0x46304659 │ │ │ │ - blx 0xa530d8 │ │ │ │ + blx 0x1ed2fd0 │ │ │ │ strmi r9, [r2], -r9, lsl #22 │ │ │ │ svceq 0x0002f1b8 │ │ │ │ ldmdavs r9, {r3, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf1b8d030 │ │ │ │ - eorle r0, sl, r3, lsl #30 │ │ │ │ + @ instruction: 0xf1b8d05b │ │ │ │ + subsle r0, r5, r3, lsl #30 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ - @ instruction: 0xf093d024 │ │ │ │ - blls 0x214a44 │ │ │ │ - stmdals r3, {r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - strls r4, [r0, #-1609] @ 0xfffff9b7 │ │ │ │ - @ instruction: 0xf8def7ca │ │ │ │ - movwcc lr, #6100 @ 0x17d4 │ │ │ │ - @ instruction: 0xd1fc4293 │ │ │ │ - @ instruction: 0xf10e9b0e │ │ │ │ - ldrbmi r0, [r3, #-3585]! @ 0xfffff1ff │ │ │ │ - cdpls 1, 1, cr13, cr1, cr1, {5} │ │ │ │ + @ instruction: 0xf093d04f │ │ │ │ + bls 0x294fc4 │ │ │ │ + @ instruction: 0x46384639 │ │ │ │ + @ instruction: 0xf0913401 │ │ │ │ + blls 0x2d4680 │ │ │ │ + strbeq pc, [r0, #37]! @ 0x25 @ │ │ │ │ + ldrmi r4, [lr], #-1442 @ 0xfffffa5e │ │ │ │ + blls 0x2091c8 │ │ │ │ + bicsle r2, r5, r0, lsl #22 │ │ │ │ + ldrbmi r9, [r9], -r4, lsl #20 │ │ │ │ + @ instruction: 0xf7da4630 │ │ │ │ + blls 0x313a04 │ │ │ │ + @ instruction: 0xf1b84602 │ │ │ │ + strbmi r0, [r8], -r2, lsl #30 │ │ │ │ + eorle r6, pc, r9, lsl r8 @ │ │ │ │ + svceq 0x0003f1b8 │ │ │ │ + @ instruction: 0xf1b8d029 │ │ │ │ + eorle r0, r3, r1, lsl #30 │ │ │ │ + mcr2 0, 1, pc, cr14, cr3, {4} @ │ │ │ │ + ldrtmi r9, [sl], -r6, lsl #22 │ │ │ │ + strbmi r9, [r9], -r3, lsl #16 │ │ │ │ + @ instruction: 0xf7ca9500 │ │ │ │ + bfi pc, r7, #18, #3 @ │ │ │ │ + addmi r3, sl, #268435456 @ 0x10000000 │ │ │ │ + bls 0x4498d4 │ │ │ │ + addsmi r3, sl, #67108864 @ 0x4000000 │ │ │ │ + cdpls 1, 1, cr13, cr1, cr3, {5} │ │ │ │ andle r2, r9, pc, lsl #28 │ │ │ │ movwcs lr, #63965 @ 0xf9dd │ │ │ │ stmdals r3, {r0, r4, r5, r9, sl, lr} │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ sbcseq r9, fp, sp, lsl #20 │ │ │ │ - @ instruction: 0xf9f8f7f7 │ │ │ │ - ldrb r2, [r5, #1] │ │ │ │ + @ instruction: 0xf9eaf7f7 │ │ │ │ + ldrb r2, [r1, #1] │ │ │ │ @ instruction: 0xf47f2f03 │ │ │ │ - ldrb sl, [r0, #3653] @ 0xe45 │ │ │ │ - mrc2 0, 3, pc, cr6, cr3, {4} │ │ │ │ - @ instruction: 0xf093e7d9 │ │ │ │ - ldrb pc, [r6, pc, asr #30] @ │ │ │ │ - mrc2 0, 6, pc, cr14, cr3, {4} │ │ │ │ - @ instruction: 0xf093e7d3 │ │ │ │ - str pc, [sp, r1, lsr #31]! │ │ │ │ - @ instruction: 0xffe6f093 │ │ │ │ - @ instruction: 0xf093e7aa │ │ │ │ - @ instruction: 0xe7a7ffbf │ │ │ │ - ldrdgt pc, [r8], -sp @ │ │ │ │ - bleq 0x11162c │ │ │ │ - @ instruction: 0xf02c9b0c │ │ │ │ - ldrbmi r0, [fp, #-3296] @ 0xfffff320 │ │ │ │ - svcge 0x007df47f │ │ │ │ - ldrd pc, [ip], -sp @ │ │ │ │ - strteq lr, [r2], r8, asr #15 │ │ │ │ - mcrge 5, 1, pc, cr2, cr15, {3} @ │ │ │ │ - ldcne 5, cr14, [r8], #692 @ 0x2b4 │ │ │ │ - @ instruction: 0xf7c99305 │ │ │ │ - blls 0x215220 │ │ │ │ + strb sl, [ip, #3649] @ 0xe41 │ │ │ │ + mrc2 0, 3, pc, cr8, cr3, {4} │ │ │ │ + @ instruction: 0xf093e7da │ │ │ │ + @ instruction: 0xe7d7ff51 │ │ │ │ + mcr2 0, 7, pc, cr0, cr3, {4} @ │ │ │ │ + @ instruction: 0xf093e7d4 │ │ │ │ + str pc, [lr, r3, lsr #31]! │ │ │ │ + @ instruction: 0xffe8f093 │ │ │ │ + @ instruction: 0xf093e7ab │ │ │ │ + str pc, [r8, r1, asr #31]! │ │ │ │ + ldrd pc, [r8], -sp @ │ │ │ │ + bleq 0x111568 │ │ │ │ + @ instruction: 0xf02e9b0c │ │ │ │ + ldrbmi r0, [fp, #-3808] @ 0xfffff120 │ │ │ │ + svcge 0x007ef47f │ │ │ │ + strb r9, [sl, fp, lsl #22] │ │ │ │ + @ instruction: 0xf57f06a2 │ │ │ │ + str sl, [sl, #3615]! @ 0xe1f │ │ │ │ + movwls r1, #27832 @ 0x6cb8 │ │ │ │ + @ instruction: 0xf83af7ca │ │ │ │ + @ instruction: 0xf1b99b06 │ │ │ │ + tstle r7, r0, lsl #30 │ │ │ │ + ldr r4, [r6, -r4, lsl #6]! │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - movwmi sp, #16647 @ 0x4107 │ │ │ │ - @ instruction: 0xf1b9e733 │ │ │ │ - tstle r8, r0, lsl #30 │ │ │ │ - strbteq pc, [r0], #68 @ 0x44 @ │ │ │ │ - stmiacs r0!, {r0, r2, r3, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - movwcs sp, #12291 @ 0x3003 │ │ │ │ + @ instruction: 0xf044d109 │ │ │ │ + ldr r0, [r0, -r0, ror #9]! │ │ │ │ + andle r2, r4, r0, ror #17 │ │ │ │ + movwmi r2, #16899 @ 0x4203 │ │ │ │ + andls r4, r4, #144, 12 @ 0x9000000 │ │ │ │ + stmdals r4, {r0, r3, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7ca9306 │ │ │ │ + movwcs pc, #14371 @ 0x3823 @ │ │ │ │ ldrmi r4, [r8], r4, lsl #6 │ │ │ │ - ldrmi lr, [r8], -r7, lsr #14 │ │ │ │ - @ instruction: 0xffeaf7c9 │ │ │ │ - movwmi r2, #17155 @ 0x4303 │ │ │ │ - @ instruction: 0xe7204698 │ │ │ │ - ldrdhi pc, [r4], -sp @ │ │ │ │ - @ instruction: 0xf1b8465a │ │ │ │ - adcsle r0, r3, pc, lsl #30 │ │ │ │ - strbmi r9, [r1], -r5, lsl #22 │ │ │ │ - blx 0x23b274 │ │ │ │ - @ instruction: 0xf7f7f303 │ │ │ │ - str pc, [fp, r5, lsr #19]! │ │ │ │ - andls r9, r4, #196608 @ 0x30000 │ │ │ │ - blx 0xfedd128c │ │ │ │ - adcle r2, r5, r0, lsl #16 │ │ │ │ - bls 0x1a0a84 │ │ │ │ - beq 0x1116ac │ │ │ │ - ldrtmi fp, [r9], r8, lsl #30 │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr5, cr15, {1} │ │ │ │ - strbmi r2, [ip], -r1, lsl #6 │ │ │ │ - ldrtmi r2, [r9], r8, lsl #2 │ │ │ │ - strhls r4, [r4, -fp] │ │ │ │ - @ instruction: 0xf089e657 │ │ │ │ - cdpcs 4, 0, cr0, cr4, cr1, {0} │ │ │ │ - @ instruction: 0xf044bf18 │ │ │ │ - stccs 4, cr0, [r0], {1} │ │ │ │ - stclge 4, cr15, [r5, #-508]! @ 0xfffffe04 │ │ │ │ - andls r9, r6, #196608 @ 0x30000 │ │ │ │ - blx 0xfe6512c8 │ │ │ │ - addle r2, r7, r0, lsl #16 │ │ │ │ - strcs r2, [r2, -r8, lsl #4] │ │ │ │ - @ instruction: 0xf10a9204 │ │ │ │ - bls 0x217ac8 │ │ │ │ - @ instruction: 0xf04f2304 │ │ │ │ - strls r0, [r5, -r2, lsl #19] │ │ │ │ - vmin.s16 d14, d1, d29 │ │ │ │ - ldclne 12, cr15, [r8], #-892 @ 0xfffffc84 │ │ │ │ - @ instruction: 0xf7c99204 │ │ │ │ - strmi pc, [r1], r3, lsr #31 │ │ │ │ - @ instruction: 0xf0059803 │ │ │ │ - bls 0x1d3ce0 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - movwcs sl, #8047 @ 0x1f6f │ │ │ │ - @ instruction: 0xf10a2108 │ │ │ │ - b 0x1257af8 │ │ │ │ - adcsmi r0, fp, r9, lsl #18 │ │ │ │ - tstls r4, r0, lsl #8 │ │ │ │ - svccs 0x0002e625 │ │ │ │ - ldcne 0, cr13, [r8], #84 @ 0x54 │ │ │ │ - @ instruction: 0xf7c99206 │ │ │ │ - strmi pc, [r1], fp, lsl #31 │ │ │ │ - @ instruction: 0xf0059803 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0058f43f │ │ │ │ - andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ - beq 0x111748 │ │ │ │ - b 0x1279b34 │ │ │ │ - bls 0x21774c │ │ │ │ + blls 0x239da4 │ │ │ │ + @ instruction: 0xf8dde71f │ │ │ │ + ldrbmi r8, [sl], -r4, lsr #32 │ │ │ │ + svceq 0x000ff1b8 │ │ │ │ + blls 0x209464 │ │ │ │ + stmdals r3, {r0, r6, r9, sl, lr} │ │ │ │ + vpmax.u8 d15, d3, d6 │ │ │ │ + @ instruction: 0xf994f7f7 │ │ │ │ + stmdals r3, {r3, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0059204 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + cdpcs 0, 0, cr13, cr1, cr2, {5} │ │ │ │ + @ instruction: 0xf10a9a04 │ │ │ │ + svclt 0x00080a01 │ │ │ │ + @ instruction: 0xf43f46b9 │ │ │ │ + movwcs sl, #7759 @ 0x1e4f │ │ │ │ + tstcs r8, ip, asr #12 │ │ │ │ + ldrhtmi r4, [fp], r9 │ │ │ │ + ldrb r9, [r1], -r4, lsl #2 │ │ │ │ + streq pc, [r1], #-137 @ 0xffffff77 │ │ │ │ + svclt 0x00182e04 │ │ │ │ + streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ + @ instruction: 0xf47f2c00 │ │ │ │ + stmdals r3, {r1, r2, r3, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf0059206 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + andcs sp, r8, #132 @ 0x84 │ │ │ │ + andls r2, r4, #524288 @ 0x80000 │ │ │ │ + beq 0x11162c │ │ │ │ + movwcs r9, #18950 @ 0x4a06 │ │ │ │ + stmibeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ + ldrt r9, [r7], -r5, lsl #14 │ │ │ │ + ldc2l 2, cr15, [lr], {17} │ │ │ │ + andls r1, r4, #120, 24 @ 0x7800 │ │ │ │ + @ instruction: 0xffdaf7c9 │ │ │ │ + stmdals r3, {r0, r7, r9, sl, lr} │ │ │ │ + blx 0xfe2d1238 │ │ │ │ + stmdacs r0, {r2, r9, fp, ip, pc} │ │ │ │ + svcge 0x006cf43f │ │ │ │ + tstcs r8, r1, lsl #6 │ │ │ │ + beq 0x11165c │ │ │ │ + stmdbeq r9, {r0, r1, r2, r6, r9, fp, sp, lr, pc} │ │ │ │ strcs r4, [r0], #-187 @ 0xffffff45 │ │ │ │ - andcs lr, r3, sp, lsl #12 │ │ │ │ - @ instruction: 0xf7c99204 │ │ │ │ - @ instruction: 0x4681ff75 │ │ │ │ - @ instruction: 0xf0059803 │ │ │ │ - bls 0x1d3c84 │ │ │ │ - @ instruction: 0xf43f2800 │ │ │ │ - tstcs r8, r1, asr #30 │ │ │ │ - beq 0x111774 │ │ │ │ - stmdbeq r2, {r0, r3, r6, ip, sp, lr, pc} │ │ │ │ - strcs r4, [r0], #-1587 @ 0xfffff9cd │ │ │ │ - tstls r4, r5, lsl #14 │ │ │ │ - svclt 0x0000e5f7 │ │ │ │ + ldr r9, [pc], -r4, lsl #2 │ │ │ │ + andsle r2, r5, r2, lsl #30 │ │ │ │ + andls r1, r6, #184, 24 @ 0xb800 │ │ │ │ + @ instruction: 0xffc2f7c9 │ │ │ │ + stmdals r3, {r0, r7, r9, sl, lr} │ │ │ │ + blx 0x1cd1268 │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + movwcs sl, #8021 @ 0x1f55 │ │ │ │ + @ instruction: 0xf10a2208 │ │ │ │ + andls r0, r4, #4096 @ 0x1000 │ │ │ │ + stmdbeq r9, {r0, r1, r2, r6, r9, fp, sp, lr, pc} │ │ │ │ + adcsmi r9, fp, r6, lsl #20 │ │ │ │ + str r2, [r7], -r0, lsl #8 │ │ │ │ + andls r2, r4, #3 │ │ │ │ + @ instruction: 0xffacf7c9 │ │ │ │ + stmdals r3, {r0, r7, r9, sl, lr} │ │ │ │ + blx 0x1751294 │ │ │ │ + stmdacs r0, {r2, r9, fp, ip, pc} │ │ │ │ + svcge 0x003ef43f │ │ │ │ + @ instruction: 0xf10a2108 │ │ │ │ + @ instruction: 0xf0490a01 │ │ │ │ + ldrtmi r0, [r3], -r2, lsl #18 │ │ │ │ + strls r2, [r5, -r0, lsl #8] │ │ │ │ + ldrb r9, [r1, #260]! @ 0x104 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ - addlt r4, ip, r9, asr #21 │ │ │ │ + addlt r4, ip, lr, lsl #21 │ │ │ │ cmnpvs r1, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwvs pc, #1743 @ 0x6cf @ │ │ │ │ andls r6, fp, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ vst4.8 {d20-d23}, [pc], fp │ │ │ │ @ instruction: 0xf6cf6251 │ │ │ │ strcs r4, [r0, #-512] @ 0xfffffe00 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ stmib sp, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ stmib sp, {r2, r8, sl, ip, lr}^ │ │ │ │ stmib sp, {r1, r2, r8, sl, ip, lr}^ │ │ │ │ strls r5, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - andshi pc, sp, #0 │ │ │ │ + eorhi pc, r0, #0 │ │ │ │ vst2.8 {d29-d30}, [pc :256], lr │ │ │ │ @ instruction: 0xf6cf6240 │ │ │ │ addsmi r4, r3, #0, 4 │ │ │ │ - bicshi pc, lr, r0 │ │ │ │ + mvnhi pc, r0 │ │ │ │ addhi pc, r2, r0, lsl #4 │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vst4. {d24-d27}, [pc :256], r0 │ │ │ │ + vst4. {d24-d27}, [pc :256], r3 │ │ │ │ @ instruction: 0xf6cf6201 │ │ │ │ addsmi r4, r3, #0, 4 │ │ │ │ sbcshi pc, r8, r0, asr #32 │ │ │ │ orrsvc pc, r8, #1 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - addhi pc, r2, #0 │ │ │ │ + addhi pc, r5, #0 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ sbchi pc, lr, r0, asr #32 │ │ │ │ @ instruction: 0xf7f7a804 │ │ │ │ - eoreq pc, r2, #442368 @ 0x6c000 │ │ │ │ + eoreq pc, r2, #180224 @ 0x2c000 │ │ │ │ sbchi pc, r8, r0, lsl #2 │ │ │ │ ldmibvs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x0070f413 │ │ │ │ sbchi pc, r2, r0 │ │ │ │ strne lr, [r4], #-2525 @ 0xfffff623 │ │ │ │ tstls r1, r6, lsl #10 │ │ │ │ - blls 0x226ccc │ │ │ │ + blls 0x226c0c │ │ │ │ vrhadd.s8 d18, d11, d7 │ │ │ │ - vmlal.s , d16, d1[0] │ │ │ │ + vmlal.s q11, d16, d1[4] │ │ │ │ strls r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ andpl lr, r2, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7f99a07 │ │ │ │ - ldrsbt pc, [r0], r7 @ │ │ │ │ + ldrsbt pc, [r0], r3 @ │ │ │ │ subsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vrhadd.s8 q4, q0, │ │ │ │ - vst4.8 {d24,d26,d28,d30}, [pc :256], r1 │ │ │ │ + vrhadd.s8 q4, q0, │ │ │ │ + vst4.8 {d24,d26,d28,d30}, [pc :256], r2 │ │ │ │ @ instruction: 0xf6cf6200 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ vst4.16 {d29-d32}, [pc :128]! │ │ │ │ @ instruction: 0xf6cf6201 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ addshi pc, sl, r0, asr #32 │ │ │ │ bicsvc pc, r0, #17 │ │ │ │ - addhi pc, sl, #0 │ │ │ │ + addhi pc, pc, #0 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ addshi pc, r2, r0, asr #32 │ │ │ │ vmull.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0023303 │ │ │ │ tstmi sl, #16, 4 │ │ │ │ andls r0, r8, #-1342177268 @ 0xb000000c │ │ │ │ addhi pc, r8, r0, asr #2 │ │ │ │ @@ -136290,834 +136242,837 @@ │ │ │ │ vabal.u8 q8, d4, d2 │ │ │ │ vmla.f q8, q10, d0[0] │ │ │ │ movwmi r1, #54912 @ 0xd680 │ │ │ │ streq pc, [r7], #-4 │ │ │ │ strls r2, [r0], #-262 @ 0xfffffefa │ │ │ │ strbeq lr, [r5, #-2630] @ 0xfffff5ba │ │ │ │ strls r9, [r1, #-258] @ 0xfffffefe │ │ │ │ - strtne pc, [r1], #1611 @ 0x64b │ │ │ │ + strbeq pc, [r1], #1611 @ 0x64b @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f99403 │ │ │ │ - rsb pc, r4, fp, lsl #27 │ │ │ │ + rsb pc, r4, r7, lsl #27 │ │ │ │ subvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xd0534293 │ │ │ │ subsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xd1574293 │ │ │ │ @ instruction: 0xf004a804 │ │ │ │ @ instruction: 0xf7f774d8 │ │ │ │ - @ instruction: 0xf5b4f8a3 │ │ │ │ + @ instruction: 0xf5b4f893 │ │ │ │ ldmib sp, {r8, r9, sl, fp, ip}^ │ │ │ │ ldmib sp, {r2, r8, r9, sl, ip}^ │ │ │ │ @ instruction: 0xf0003206 │ │ │ │ - @ instruction: 0xf5b4828d │ │ │ │ + @ instruction: 0xf5b48294 │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ - stccs 1, cr8, [r0], {166} @ 0xa6 │ │ │ │ + stccs 1, cr8, [r0], {169} @ 0xa9 │ │ │ │ ldcvs 1, cr13, [r0, #-272]! @ 0xfffffef0 │ │ │ │ @ instruction: 0xf4106980 │ │ │ │ eorsle r0, pc, r0, ror pc @ │ │ │ │ - bl 0xff0fa50c │ │ │ │ + bl 0xff0fa44c │ │ │ │ ldrtmi r0, [r0], -r1, asr #3 │ │ │ │ - @ instruction: 0xf64b9700 │ │ │ │ - vaddhn.i16 d16, q8, │ │ │ │ + vabd.s8 d25, d11, d0 │ │ │ │ + vaddhn.i16 d23, q8, │ │ │ │ strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfe9d34f4 │ │ │ │ + blx 0xfe5d3434 │ │ │ │ vmvn.i32 d30, #147 @ 0x00000093 │ │ │ │ - blcs 0xaa428 │ │ │ │ - andhi pc, r2, #0 │ │ │ │ + blcs 0xaa368 │ │ │ │ + andhi pc, r7, #0 │ │ │ │ @ instruction: 0xd12b2b01 │ │ │ │ - andcs r0, r2, #4915200 @ 0x4b0000 │ │ │ │ - @ instruction: 0xf0039506 │ │ │ │ - @ instruction: 0xf0010310 │ │ │ │ - andls r0, sl, #62914560 @ 0x3c00000 │ │ │ │ - @ instruction: 0x432b08e2 │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ + strls r0, [r6, #-784] @ 0xfffffcf0 │ │ │ │ + stceq 3, cr4, [r2], #76 @ 0x4c │ │ │ │ + movwls r2, #34050 @ 0x8502 │ │ │ │ + stmdaeq r3!, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ - vsubw.u8 , q2, d7 │ │ │ │ - stmdbge r4, {r0, r1, r8, r9, lr} │ │ │ │ - stceq 3, cr4, [r3], #104 @ 0x68 │ │ │ │ - @ instruction: 0xf0039208 │ │ │ │ + stmdbge r4, {r1, r3, r5, r8, r9, lr} │ │ │ │ + @ instruction: 0xf0039209 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - tstmi r3, #805306368 @ 0x30000000 │ │ │ │ - andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - stmib sp, {r7, sl, ip}^ │ │ │ │ - @ instruction: 0xf7f92404 │ │ │ │ - and pc, sl, r3, lsr #27 │ │ │ │ + andls r5, r4, #268435456 @ 0x10000000 │ │ │ │ + addne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0x954a4 │ │ │ │ + andls r4, r5, #-1946157056 @ 0x8c000000 │ │ │ │ + @ instruction: 0xf7f99307 │ │ │ │ + mul sl, pc, sp @ │ │ │ │ vqdmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0x400b13b0 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ - rsbhi pc, sl, #0 │ │ │ │ - blmi 0x115d588 │ │ │ │ - blls 0x36f5f4 │ │ │ │ + rsbshi pc, r1, #0 │ │ │ │ + blmi 0x29d4c8 │ │ │ │ + blls 0x36f534 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - andlt r8, ip, r4, ror #5 │ │ │ │ + andlt r8, ip, sl, ror #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - stmdaeq sl, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ - strpl pc, [r0, -r1, asr #7] │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - b 0x14578e0 │ │ │ │ - @ instruction: 0xf0014891 │ │ │ │ - @ instruction: 0xf003010f │ │ │ │ - b 0x1116200 │ │ │ │ - vabal.u8 q8, d4, d1 │ │ │ │ - @ instruction: 0xf0084203 │ │ │ │ - b 0x115760c │ │ │ │ - @ instruction: 0xf3c40902 │ │ │ │ - b 0x12a21e0 │ │ │ │ - strcc r0, [r1, -r3, lsl #16] │ │ │ │ - bne 0xfe0d24ec │ │ │ │ - strhi lr, [r8, -sp, asr #19] │ │ │ │ - @ instruction: 0xf10002a3 │ │ │ │ - eoreq r8, r0, #-2147483627 @ 0x80000015 │ │ │ │ - ldcvs 5, cr13, [r2, #-816]! @ 0xfffffcd0 │ │ │ │ - svceq 0x001b6953 │ │ │ │ - svccs 0x0001d0c8 │ │ │ │ - addshi pc, r9, #0 │ │ │ │ - b 0x12f0644 │ │ │ │ - b 0x1156214 │ │ │ │ - @ instruction: 0xf0120308 │ │ │ │ - tstle r1, lr, lsl #30 │ │ │ │ - ldrtle r0, [fp], #1753 @ 0x6d9 │ │ │ │ - svceq 0x0003ea1a │ │ │ │ - @ instruction: 0x4630d1b8 │ │ │ │ - @ instruction: 0xf8e4f005 │ │ │ │ - @ instruction: 0xf08db3d0 │ │ │ │ - @ instruction: 0xf1c7f9f3 │ │ │ │ - tstcs r2, #8, 4 @ 0x80000000 │ │ │ │ - streq pc, [r1], -sl, lsl #2 │ │ │ │ - vrsubhn.i16 d20, q10, q1 │ │ │ │ - rscseq r6, r6, r0, lsl #8 │ │ │ │ - vqdmulh.s d15, d2, d3 │ │ │ │ - orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ - orrscs pc, r5, #192, 4 │ │ │ │ - rsbvc pc, r8, #2097152 @ 0x200000 │ │ │ │ - @ instruction: 0xf0916819 │ │ │ │ - strbmi pc, [r1], -r1, lsl #22 @ │ │ │ │ - vhadd.s8 d18, d9, d1 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ - vhsub.s8 d16, d9, d8 │ │ │ │ - vbic.i32 d22, #1280 @ 0x00000500 │ │ │ │ - addmi r0, r7, #8, 6 @ 0x20000000 │ │ │ │ - @ instruction: 0x4690bf14 │ │ │ │ - @ instruction: 0xf7d94698 │ │ │ │ - @ instruction: 0x4649ffbb │ │ │ │ - andcs r4, r1, r7, lsl #12 │ │ │ │ - @ instruction: 0xffb6f7d9 │ │ │ │ - strmi r4, [r5], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf7d92001 │ │ │ │ - @ instruction: 0x4653ffb1 │ │ │ │ - strtmi r4, [r9], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf8cd4638 │ │ │ │ - strls r8, [r2], #-12 │ │ │ │ - strvs lr, [r0], -sp, asr #19 │ │ │ │ - blx 0x2d1910 │ │ │ │ - ldrb r2, [r8, -r1]! │ │ │ │ + svclt 0x000087f0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - subsvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ - andvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ - @ instruction: 0xf47f4293 │ │ │ │ - stmiaeq r3!, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf0030ca2 │ │ │ │ - @ instruction: 0xf0020310 │ │ │ │ - @ instruction: 0x432b0210 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc, -r4] │ │ │ │ - @ instruction: 0xf004432a │ │ │ │ - stmibeq r9, {r3, r4, r6, r7, r8, sl, ip, sp, lr} │ │ │ │ - strbne pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - svcne 0x0000f5b5 │ │ │ │ + vmul.i q8, , d2[2] │ │ │ │ + @ instruction: 0xf0025700 │ │ │ │ + stmiaeq fp, {r4, r9}^ │ │ │ │ + ldmmi r1, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ + tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + ldmdaeq r0, {r3, ip, sp, lr, pc} │ │ │ │ + stmdbeq r2, {r0, r1, r6, r9, fp, sp, lr, pc} │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ + vabdl.u8 , d4, d1 │ │ │ │ + stmib sp, {r7, r9, fp, ip}^ │ │ │ │ + adceq r8, r3, #8, 14 @ 0x200000 │ │ │ │ + cmpphi r6, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ + strble r0, [r9, #544] @ 0x220 │ │ │ │ + ldmdbvs r3, {r1, r4, r5, r8, sl, fp, sp, lr}^ │ │ │ │ + sbcle r0, r5, fp, lsl pc │ │ │ │ + @ instruction: 0xf0002f01 │ │ │ │ + ldcvs 2, cr8, [r2], {156} @ 0x9c │ │ │ │ + movweq lr, #23113 @ 0x5a49 │ │ │ │ + movweq lr, #35395 @ 0x8a43 │ │ │ │ + svceq 0x000ef012 │ │ │ │ + ldrbeq sp, [r9], r1, lsl #2 │ │ │ │ + b 0x74a834 │ │ │ │ + @ instruction: 0xd1b50f03 │ │ │ │ + @ instruction: 0xf0054630 │ │ │ │ + bicslt pc, r0, #15400960 @ 0xeb0000 │ │ │ │ + @ instruction: 0xf9f0f08d │ │ │ │ + andeq pc, r8, #-1073741775 @ 0xc0000031 │ │ │ │ + @ instruction: 0xf10a2312 │ │ │ │ + strmi r0, [r2], r1, lsl #12 │ │ │ │ + strvs pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ + blx 0x155952 │ │ │ │ + @ instruction: 0xf646f202 │ │ │ │ + vrsra.s64 d23, d0, #64 │ │ │ │ + @ instruction: 0xf6022395 │ │ │ │ + ldmdavs r9, {r3, r5, r6, r9, ip, sp, lr} │ │ │ │ + blx 0x517d0 │ │ │ │ + andcs r4, r1, r1, asr #12 │ │ │ │ + rscsmi pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r8, #192, 4 │ │ │ │ + cmpppl r5, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ + movweq pc, #33472 @ 0x82c0 @ │ │ │ │ + svclt 0x00144287 │ │ │ │ + @ instruction: 0x46984690 │ │ │ │ + @ instruction: 0xffe6f7d9 │ │ │ │ + strmi r4, [r7], -r9, asr #12 │ │ │ │ + @ instruction: 0xf7d92001 │ │ │ │ + strtmi pc, [r9], -r1, ror #31 │ │ │ │ + andcs r4, r1, r5, lsl #12 │ │ │ │ + @ instruction: 0xffdcf7d9 │ │ │ │ + @ instruction: 0x46024653 │ │ │ │ + ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ + andhi pc, ip, sp, asr #17 │ │ │ │ + stmib sp, {r1, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf0a06600 │ │ │ │ + andcs pc, r1, r5, lsl #20 │ │ │ │ + vst1.16 {d30}, [pc :256], r5 │ │ │ │ + @ instruction: 0xf6cf6251 │ │ │ │ + addsmi r6, r3, #0, 4 │ │ │ │ + svcge 0x006ef47f │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + tstmi r3, #64, 14 @ 0x1000000 │ │ │ │ + @ instruction: 0xf0020c8a │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + movwmi r3, #41219 @ 0xa103 │ │ │ │ + bicsvc pc, r8, r4 │ │ │ │ + streq pc, [pc, #-4] @ 0x95608 │ │ │ │ + svcne 0x0000f5b1 │ │ │ │ + ldrne lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0xf0009208 │ │ │ │ - @ instruction: 0xf5b58172 │ │ │ │ + @ instruction: 0xf5b18177 │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ - stcvs 15, cr10, [r5, #-332] @ 0xfffffeb4 │ │ │ │ - @ instruction: 0xf01569ad │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - @ instruction: 0xf001af4d │ │ │ │ - strls r0, [r1], #-257 @ 0xfffffeff │ │ │ │ - @ instruction: 0xf6499700 │ │ │ │ - vmov.i32 q9, #327680 @ 0x00050000 │ │ │ │ - bl 0xd671c │ │ │ │ - strls r0, [r2], #-321 @ 0xfffffebf │ │ │ │ - @ instruction: 0xf7f60049 │ │ │ │ - udiv lr, r5, sl │ │ │ │ - stceq 8, cr0, [sl], {203} @ 0xcb │ │ │ │ - @ instruction: 0xf001098d │ │ │ │ - @ instruction: 0xf003070f │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - @ instruction: 0xf0024103 │ │ │ │ - movwmi r0, #45584 @ 0xb210 │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0xf004430a │ │ │ │ - @ instruction: 0xf5b171d8 │ │ │ │ - @ instruction: 0xf3c41f00 │ │ │ │ - andls r1, r8, #64, 8 @ 0x40000000 │ │ │ │ - cmnphi fp, r0 @ p-variant is OBSOLETE │ │ │ │ - svceq 0x0000f5b1 │ │ │ │ - addshi pc, r4, r0 │ │ │ │ - @ instruction: 0xf47f2900 │ │ │ │ - stcvs 15, cr10, [r1, #-124] @ 0xffffff84 │ │ │ │ - @ instruction: 0xf4116989 │ │ │ │ - @ instruction: 0xf43f0f70 │ │ │ │ - @ instruction: 0xf005af19 │ │ │ │ - strls r0, [r1], #-1281 @ 0xfffffaff │ │ │ │ - @ instruction: 0xf64b9700 │ │ │ │ - vaddhn.i16 d18, q0, │ │ │ │ - bl 0x1d6784 │ │ │ │ - strls r0, [r2], #-1349 @ 0xfffffabb │ │ │ │ - @ instruction: 0xf7f60069 │ │ │ │ - smusdx sl, fp, r9 │ │ │ │ - stmiaeq r3!, {r0, r3, r6, fp}^ │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - stceq 0, cr15, [pc], {4} │ │ │ │ - @ instruction: 0xf0030ca2 │ │ │ │ - smlaldcs r0, r0, r0, r3 @ │ │ │ │ - ldrne pc, [r0, r0, asr #5]! │ │ │ │ - @ instruction: 0x0c0cea41 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0xf0024027 │ │ │ │ - movwmi r0, #45584 @ 0xb210 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ - @ instruction: 0x43220120 │ │ │ │ - @ instruction: 0xf000428f │ │ │ │ - cmpcs r0, sp, lsl r1 │ │ │ │ - asreq pc, r0, #5 @ │ │ │ │ - eorsle r4, r4, pc, lsl #5 │ │ │ │ - @ instruction: 0xf47f2f40 │ │ │ │ - stcvs 14, cr10, [r1, #-916] @ 0xfffffc6c │ │ │ │ - @ instruction: 0xf4116989 │ │ │ │ - @ instruction: 0xf43f0f70 │ │ │ │ - ldrdcs sl, [r7, -pc] │ │ │ │ - @ instruction: 0xf8cd9501 │ │ │ │ - @ instruction: 0xf64bc000 │ │ │ │ - vaddhn.i16 d16, q0, │ │ │ │ - strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf944f7f6 │ │ │ │ - stmdage r4, {r0, r1, r4, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ - ldrbvc pc, [r8], #4 @ │ │ │ │ - @ instruction: 0xff1ef7f6 │ │ │ │ - svcne 0x0000f5b4 │ │ │ │ - mcrge 4, 6, pc, cr10, cr15, {3} @ │ │ │ │ - ldmibvs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ - svceq 0x00f0f013 │ │ │ │ - mcrge 4, 6, pc, cr4, cr15, {1} @ │ │ │ │ - strne lr, [r4], #-2525 @ 0xfffff623 │ │ │ │ - blls 0x2270c4 │ │ │ │ - addseq pc, sp, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r8, #192, 4 │ │ │ │ - stmib sp, {sl, ip, pc}^ │ │ │ │ - bl 0xff0ea018 │ │ │ │ - bls 0x255f1c │ │ │ │ - @ instruction: 0xf98af7f6 │ │ │ │ - stcvs 6, cr14, [r1, #-716] @ 0xfffffd34 │ │ │ │ + stcvs 15, cr10, [r1, #-324] @ 0xfffffebc │ │ │ │ @ instruction: 0xf0116989 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - smlatbcs r7, sp, lr, sl │ │ │ │ - @ instruction: 0xf8cd9501 │ │ │ │ - vhadd.s8 d28, d9, d0 │ │ │ │ - vmvn.i32 d23, #851968 @ 0x000d0000 │ │ │ │ - strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf978f7f6 │ │ │ │ - ldcvs 6, cr14, [r0, #-644]! @ 0xfffffd7c │ │ │ │ - @ instruction: 0xf0106980 │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - bl 0xff1012bc │ │ │ │ - ldrtmi r0, [r0], -r1, asr #3 │ │ │ │ - @ instruction: 0xf6499501 │ │ │ │ - vmls.i d16, d0, d1[1] │ │ │ │ - strls r0, [r0, -r8, lsl #8] │ │ │ │ + @ instruction: 0xf004af4b │ │ │ │ + strls r0, [r1, -r1, lsl #8] │ │ │ │ + bl 0x1baa38 │ │ │ │ + rsbeq r0, r1, r4, asr #8 │ │ │ │ + ldrbtne pc, [r5], #-1609 @ 0xfffff9b7 @ │ │ │ │ + streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f69402 │ │ │ │ - str pc, [lr], r5, ror #18 │ │ │ │ + ldr pc, [ip, -r3, lsl #20]! │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + tstmi r3, #64, 14 @ 0x1000000 │ │ │ │ + @ instruction: 0xf0020c8a │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + movwmi r3, #41219 @ 0xa103 │ │ │ │ + bicsvc pc, r8, r4 │ │ │ │ + streq pc, [pc, #-4] @ 0x9566c │ │ │ │ + svcne 0x0000f5b1 │ │ │ │ + ldrne lr, [r4], #2639 @ 0xa4f │ │ │ │ + @ instruction: 0xf0009208 │ │ │ │ + @ instruction: 0xf5b1817f │ │ │ │ + @ instruction: 0xf0000f00 │ │ │ │ + stmdbcs r0, {r2, r4, r7, pc} │ │ │ │ + svcge 0x001cf47f │ │ │ │ stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ - svcvs 0x0070f011 │ │ │ │ - mcrge 4, 4, pc, cr8, cr15, {1} @ │ │ │ │ - streq pc, [r1, #-5] │ │ │ │ - strls r9, [r0, -r1, lsl #8] │ │ │ │ - strtne pc, [r5], #1609 @ 0x649 │ │ │ │ - streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ - strbeq lr, [r5, #-2821] @ 0xfffff4fb │ │ │ │ - rsbeq r9, r9, r2, lsl #8 │ │ │ │ - @ instruction: 0xf950f7f6 │ │ │ │ - stcvs 6, cr14, [r2, #-484] @ 0xfffffe1c │ │ │ │ - svceq 0x001b6953 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr4, cr15, {1} │ │ │ │ - strbpl pc, [r1], #964 @ 0x3c4 @ │ │ │ │ - @ instruction: 0xf0402f01 │ │ │ │ - blvs 0xfe575d4c │ │ │ │ - svcvs 0x0070f413 │ │ │ │ - teqphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf4036c53 │ │ │ │ - blcc 0x96678 │ │ │ │ - movwcs fp, #7960 @ 0x1f18 │ │ │ │ - @ instruction: 0xf43f2b00 │ │ │ │ - strls sl, [r1], #-3681 @ 0xfffff19f │ │ │ │ - strcs r4, [r7], #-1611 @ 0xfffff9b5 │ │ │ │ - strls r4, [r2], #-1602 @ 0xfffff9be │ │ │ │ - biceq lr, sl, sl, asr #23 │ │ │ │ - strls r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ - strbtvc pc, [r1], #-587 @ 0xfffffdb5 @ │ │ │ │ + svceq 0x0070f411 │ │ │ │ + svcge 0x0016f43f │ │ │ │ + streq pc, [r1], #-4 │ │ │ │ + strls r9, [r0, #-1793] @ 0xfffff8ff │ │ │ │ + strbeq lr, [r4], #-2820 @ 0xfffff4fc │ │ │ │ + @ instruction: 0xf64b0061 │ │ │ │ + vaddhn.i16 d17, q0, │ │ │ │ + strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ + @ instruction: 0xf968f7f6 │ │ │ │ + stmdaeq r9, {r0, r1, r2, r8, r9, sl, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf0010ca2 │ │ │ │ + @ instruction: 0xf0040110 │ │ │ │ + stmiaeq r3!, {r0, r1, r2, r3, sl, fp}^ │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + vqdmlsl.s q9, d0, d0[0] │ │ │ │ + b 0x10db590 │ │ │ │ + vmull.u8 q8, d4, d12 │ │ │ │ + eormi r3, r7, r3, lsl #2 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + vsubw.u8 q10, q2, d10 │ │ │ │ + cmpcs r0, r3, lsl #8 │ │ │ │ + smlawteq r0, r0, r2, pc @ │ │ │ │ + addmi r4, pc, #-1946157056 @ 0x8c000000 │ │ │ │ + msrhi CPSR_c, r0 │ │ │ │ + vmla.f d18, d0, d0[0] │ │ │ │ + addmi r0, pc, #160, 2 @ 0x28 │ │ │ │ + svccs 0x0040d034 │ │ │ │ + mcrge 4, 7, pc, cr2, cr15, {3} @ │ │ │ │ + stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ + svceq 0x0070f411 │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr12, cr15, {1} │ │ │ │ + strls r2, [r1, #-263] @ 0xfffffef9 │ │ │ │ + andgt pc, r0, sp, asr #17 │ │ │ │ + strbvc pc, [r1], #-587 @ 0xfffffdb5 @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0xf7f99403 │ │ │ │ - @ instruction: 0xe650fb77 │ │ │ │ - vmull.u8 q8, d20, d18 │ │ │ │ - @ instruction: 0xf0023303 │ │ │ │ - vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - tstmi sl, #192, 12 @ 0xc000000 │ │ │ │ - @ instruction: 0x0c230949 │ │ │ │ - @ instruction: 0xf01409e5 │ │ │ │ - @ instruction: 0xf0400740 │ │ │ │ - andls r8, r7, #206 @ 0xce │ │ │ │ - @ instruction: 0xf0010062 │ │ │ │ - subseq r0, fp, r1, lsl #2 │ │ │ │ - andseq pc, lr, #2 │ │ │ │ - streq pc, [r1, #-5] │ │ │ │ - @ instruction: 0xf003430a │ │ │ │ - stmdbge r4, {r1, r2, r3, r4, r8, r9} │ │ │ │ - strls r4, [r8, -fp, lsr #6] │ │ │ │ - stmib sp, {r2, r9, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f62305 │ │ │ │ - @ instruction: 0xe62cfbd9 │ │ │ │ - vmul.i q8, , d2[2] │ │ │ │ - @ instruction: 0xf0024303 │ │ │ │ - stmdbge r4, {r4, r9} │ │ │ │ - stceq 3, cr4, [r3], #104 @ 0x68 │ │ │ │ - @ instruction: 0xf0039208 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - tstmi r3, #805306368 @ 0x30000000 │ │ │ │ - stmib sp, {r0, r9, sp}^ │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - vsubl.u8 , d4, d1 │ │ │ │ - stmib sp, {r7, r8, r9, ip}^ │ │ │ │ - vsubw.u8 q9, q2, d4 │ │ │ │ - @ instruction: 0xf0041340 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - @ instruction: 0xf7f93406 │ │ │ │ - str pc, [ip], -r5, lsr #23 │ │ │ │ - vmull.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0023303 │ │ │ │ - vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - vabdl.u8 , d1, d0 │ │ │ │ - tstmi sl, #192, 12 @ 0xc000000 │ │ │ │ - @ instruction: 0x0c230949 │ │ │ │ - @ instruction: 0xf01409e5 │ │ │ │ - @ instruction: 0xf0400c40 │ │ │ │ - mlseq r4, lr, r0, r8 │ │ │ │ - tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf004005b │ │ │ │ - movwmi r0, #50190 @ 0xc40e │ │ │ │ - streq pc, [r1, #-5] │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x432ba904 │ │ │ │ - @ instruction: 0x2c08e9cd │ │ │ │ - strvc lr, [r4], -sp, asr #19 │ │ │ │ - movwmi lr, #27085 @ 0x69cd │ │ │ │ - stc2 7, cr15, [sl], #976 @ 0x3d0 │ │ │ │ - stcvs 5, cr14, [r5, #-916] @ 0xfffffc6c │ │ │ │ - @ instruction: 0xf01569ad │ │ │ │ + @ instruction: 0xf7f69402 │ │ │ │ + @ instruction: 0xe6d0f931 │ │ │ │ + @ instruction: 0xf004a804 │ │ │ │ + @ instruction: 0xf7f674d8 │ │ │ │ + @ instruction: 0xf5b4ff0b │ │ │ │ + @ instruction: 0xf47f1f00 │ │ │ │ + ldcvs 14, cr10, [r3, #-796]! @ 0xfffffce4 │ │ │ │ + @ instruction: 0xf013699b │ │ │ │ @ instruction: 0xf43f0ff0 │ │ │ │ - @ instruction: 0xf001addf │ │ │ │ - strls r0, [r1], #-257 @ 0xfffffeff │ │ │ │ - @ instruction: 0xf6499700 │ │ │ │ - @ instruction: 0xf2c014fd │ │ │ │ - bl 0xd69f8 │ │ │ │ - strls r0, [r2], #-321 @ 0xfffffebf │ │ │ │ - @ instruction: 0xf7f60049 │ │ │ │ - ldrb pc, [r0, #2215] @ 0x8a7 @ │ │ │ │ + ldmib sp, {r0, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ + ldrtmi r1, [r0], -r4, lsl #8 │ │ │ │ + vqdmulh.s d25, d9, d6 │ │ │ │ + vrshr.s64 d23, d29, #64 │ │ │ │ + strls r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ + andpl lr, r1, #3358720 @ 0x334000 │ │ │ │ + biceq lr, r1, r1, asr #23 │ │ │ │ + @ instruction: 0xf7f69a07 │ │ │ │ + @ instruction: 0xe6b0f977 │ │ │ │ stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0070f011 │ │ │ │ - stclge 4, cr15, [sl, #252] @ 0xfc │ │ │ │ + mcrge 4, 5, pc, cr10, cr15, {1} @ │ │ │ │ strls r2, [r1, #-263] @ 0xfffffef9 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - strbtvs pc, [r5], #585 @ 0x249 @ │ │ │ │ + ldrbvs pc, [sp], #-585 @ 0xfffffdb7 @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f69402 │ │ │ │ - ldr pc, [lr, #2197]! @ 0x895 │ │ │ │ + ldr pc, [lr], r5, ror #18 │ │ │ │ stmibvs r0, {r4, r5, r8, sl, fp, sp, lr} │ │ │ │ - svceq 0x00f0f010 │ │ │ │ - ldcge 4, cr15, [r8, #252]! @ 0xfc │ │ │ │ + svcvs 0x0070f010 │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr8, cr15, {1} │ │ │ │ biceq lr, r1, r1, asr #23 │ │ │ │ strls r4, [r1, #-1584] @ 0xfffff9d0 │ │ │ │ - strbtvc pc, [sp], #585 @ 0x249 @ │ │ │ │ + strbtvc pc, [r5], #-585 @ 0xfffffdb7 @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ strls r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ - @ instruction: 0xf882f7f6 │ │ │ │ - stcvs 5, cr14, [r1, #-684] @ 0xfffffd54 │ │ │ │ + @ instruction: 0xf952f7f6 │ │ │ │ + stcvs 6, cr14, [r1, #-556] @ 0xfffffdd4 │ │ │ │ @ instruction: 0xf0116989 │ │ │ │ - @ instruction: 0xf43f0ff0 │ │ │ │ - @ instruction: 0xf005ada5 │ │ │ │ - strls r0, [r1], #-1281 @ 0xfffffaff │ │ │ │ - @ instruction: 0xf6499700 │ │ │ │ - vmls.i d17, d0, d1[3] │ │ │ │ - bl 0x1d6a6c │ │ │ │ - strls r0, [r2], #-1349 @ 0xfffffabb │ │ │ │ - @ instruction: 0xf7f60069 │ │ │ │ - ldr pc, [r6, #2157] @ 0x86d │ │ │ │ - ldmibvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ - svcvs 0x0070f013 │ │ │ │ - ldcge 4, cr15, [r0, #252] @ 0xfc │ │ │ │ - stceq 8, cr0, [sl], {203} @ 0xcb │ │ │ │ + @ instruction: 0xf43f6f70 │ │ │ │ + @ instruction: 0xf004ae85 │ │ │ │ + strls r0, [r1, -r1, lsl #8] │ │ │ │ + bl 0x1babc4 │ │ │ │ + rsbeq r0, r1, r4, asr #8 │ │ │ │ + strbeq pc, [r5], #1609 @ 0x649 @ │ │ │ │ + streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ + @ instruction: 0xf7f69402 │ │ │ │ + @ instruction: 0xe676f93d │ │ │ │ + ldmdbvs r3, {r1, r8, sl, fp, sp, lr}^ │ │ │ │ + @ instruction: 0xf43f0f1b │ │ │ │ + vmov.i64 q13, #0xffff0000000000ff │ │ │ │ + svccs 0x000154c1 │ │ │ │ + msrhi CPSR_fs, r0, asr #32 │ │ │ │ + @ instruction: 0xf4136b93 │ │ │ │ + @ instruction: 0xf0006f70 │ │ │ │ + mrrcvs 1, 3, r8, r3, cr7 │ │ │ │ + cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ + svclt 0x00183b00 │ │ │ │ + blcs 0x9e408 │ │ │ │ + mrcge 4, 2, APSR_nzcv, cr14, cr15, {1} │ │ │ │ + strbmi r9, [fp], -r1, lsl #8 │ │ │ │ + strbmi r2, [r2], -r7, lsl #8 │ │ │ │ + bl 0xff33a81c │ │ │ │ + ldrtmi r0, [r0], -sl, asr #3 │ │ │ │ + vrshl.s8 d25, d0, d11 │ │ │ │ + vaddhn.i16 d22, q8, │ │ │ │ + strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ + blx 0x1cd380e │ │ │ │ + stceq 6, cr14, [fp], {77} @ 0x4d │ │ │ │ + andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - stmdaeq r1!, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf0029501 │ │ │ │ - vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - @ instruction: 0xf0043503 │ │ │ │ - @ instruction: 0x432a040f │ │ │ │ - tstcs r7, ip, lsl #6 │ │ │ │ - vshl.s8 d25, d0, d9 │ │ │ │ - @ instruction: 0xf2c07495 │ │ │ │ + strbpl pc, [r0], r1, asr #7 @ │ │ │ │ + tstmi r3, #3328 @ 0xd00 │ │ │ │ + smlaldeq pc, r0, r4, r0 @ │ │ │ │ + sbcsne lr, r1, #323584 @ 0x4f000 │ │ │ │ + cmpne r1, pc, asr #20 │ │ │ │ + sbcshi pc, r0, r0, asr #32 │ │ │ │ + @ instruction: 0xf0010064 │ │ │ │ + movwls r0, #28929 @ 0x7101 │ │ │ │ + ldreq pc, [lr], #-4 │ │ │ │ + movwmi r0, #49259 @ 0xc06b │ │ │ │ + andeq pc, r1, #2 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + tstmi r3, #4, 18 @ 0x10000 │ │ │ │ + strls r9, [r4], -r8, lsl #14 │ │ │ │ + movwmi lr, #22989 @ 0x59cd │ │ │ │ + blx 0xff1d384e │ │ │ │ + stmiaeq sl, {r0, r1, r2, r5, r9, sl, sp, lr, pc}^ │ │ │ │ + movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + tstmi sl, #4, 18 @ 0x10000 │ │ │ │ + andls r0, r8, #41728 @ 0xa300 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + tstmi r3, #4194304 @ 0x400000 │ │ │ │ + vabal.u8 , d4, d10 │ │ │ │ + movwls r5, #37377 @ 0x9201 │ │ │ │ + vsubl.u8 , d4, d4 │ │ │ │ + @ instruction: 0xf3c41340 │ │ │ │ + @ instruction: 0xf0041280 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + strls r2, [r7], #-773 @ 0xfffffcfb │ │ │ │ + blx 0xfe7d389a │ │ │ │ + stceq 6, cr14, [sl], {7} │ │ │ │ + movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + strpl pc, [r0, -r1, asr #7] │ │ │ │ + vorr.i32 d20, #39424 @ 0x00009a00 │ │ │ │ + stceq 6, cr0, [fp], {192} @ 0xc0 │ │ │ │ + @ instruction: 0xf01409cd │ │ │ │ + b 0x14589d4 │ │ │ │ + andls r1, r8, #1073741844 @ 0x40000014 │ │ │ │ + addshi pc, lr, r0, asr #32 │ │ │ │ + @ instruction: 0xf0010064 │ │ │ │ + subseq r0, fp, r1, lsl #2 │ │ │ │ + streq pc, [lr], #-4 │ │ │ │ + @ instruction: 0xf005430c │ │ │ │ + @ instruction: 0xf0030501 │ │ │ │ + stmdbge r4, {r1, r2, r3, r4, r8, r9} │ │ │ │ + @ instruction: 0xf8cd432b │ │ │ │ + stmib sp, {r2, r5, lr, pc}^ │ │ │ │ + stmib sp, {r2, r9, sl, ip, sp, lr}^ │ │ │ │ + @ instruction: 0xf7f44306 │ │ │ │ + ldrb pc, [lr, #3219] @ 0xc93 @ │ │ │ │ + stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ + svceq 0x00f0f011 │ │ │ │ + ldclge 4, cr15, [r8, #252] @ 0xfc │ │ │ │ + streq pc, [r1], #-4 │ │ │ │ + strls r9, [r0, #-1793] @ 0xfffff8ff │ │ │ │ + strbeq lr, [r4], #-2820 @ 0xfffff4fc │ │ │ │ + @ instruction: 0xf6490061 │ │ │ │ + vmov.i32 d17, #851968 @ 0x000d0000 │ │ │ │ strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf84af7f6 │ │ │ │ - andls lr, r7, #482344960 @ 0x1cc00000 │ │ │ │ - @ instruction: 0xf004010a │ │ │ │ - @ instruction: 0x0129040f │ │ │ │ + @ instruction: 0xf890f7f6 │ │ │ │ + stcvs 5, cr14, [r1, #-804] @ 0xfffffcdc │ │ │ │ + @ instruction: 0xf0116989 │ │ │ │ + @ instruction: 0xf43f6f70 │ │ │ │ + smlabtcs r7, r3, sp, sl │ │ │ │ + @ instruction: 0xf8cd9501 │ │ │ │ + vhadd.s8 d28, d9, d0 │ │ │ │ + vaddhn.i16 d22, q0, │ │ │ │ + strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ + @ instruction: 0xf87ef7f6 │ │ │ │ + ldcvs 5, cr14, [r0, #-732]! @ 0xfffffd24 │ │ │ │ + @ instruction: 0xf0106980 │ │ │ │ + @ instruction: 0xf43f0ff0 │ │ │ │ + bl 0xff101028 │ │ │ │ + ldrtmi r0, [r0], -r1, asr #3 │ │ │ │ + vrshl.s8 d25, d1, d9 │ │ │ │ + vaddhn.i16 d23, q0, │ │ │ │ + strls r0, [r0, -r8, lsl #8] │ │ │ │ + @ instruction: 0xf7f69402 │ │ │ │ + str pc, [r4, #2155]! @ 0x86b │ │ │ │ + stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ + svceq 0x00f0f011 │ │ │ │ + ldcge 4, cr15, [lr, #252] @ 0xfc │ │ │ │ + streq pc, [r1], #-4 │ │ │ │ + strls r9, [r0, #-1793] @ 0xfffff8ff │ │ │ │ + strbeq lr, [r4], #-2820 @ 0xfffff4fc │ │ │ │ + @ instruction: 0xf6490061 │ │ │ │ + vmls.i d16, d0, d1[7] │ │ │ │ + strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ + @ instruction: 0xf856f7f6 │ │ │ │ + stcvs 5, cr14, [r3, #-572] @ 0xfffffdc4 │ │ │ │ + @ instruction: 0xf013699b │ │ │ │ + @ instruction: 0xf43f6f70 │ │ │ │ + stmiaeq fp, {r0, r3, r7, r8, sl, fp, sp, pc}^ │ │ │ │ + @ instruction: 0xf0030c8a │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + movwmi r4, #45315 @ 0xb103 │ │ │ │ + @ instruction: 0xf0010861 │ │ │ │ + strls r0, [r1, #-272] @ 0xfffffef0 │ │ │ │ andseq pc, r0, #2 │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + streq pc, [pc], #-4 @ 0x959d4 │ │ │ │ + movwmi r4, #49962 @ 0xc32a │ │ │ │ + strls r2, [r0], #-263 @ 0xfffffef9 │ │ │ │ + ldrtvs pc, [r5], #585 @ 0x249 @ │ │ │ │ + streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ + @ instruction: 0xf7f69402 │ │ │ │ + strb pc, [ip, #-2099]! @ 0xfffff7cd @ │ │ │ │ + tsteq r2, r7, lsl #6 │ │ │ │ + @ instruction: 0xf004010b │ │ │ │ + @ instruction: 0xf005040f │ │ │ │ + @ instruction: 0xf003050f │ │ │ │ + @ instruction: 0xf0020310 │ │ │ │ + stmdbge r4, {r4, r9} │ │ │ │ + @ instruction: 0x432a4323 │ │ │ │ + stmib sp, {r2, r9, sl, ip, pc}^ │ │ │ │ + movwcs r3, #4613 @ 0x1205 │ │ │ │ + @ instruction: 0xf7f69308 │ │ │ │ + ldrb pc, [r6, #-2803] @ 0xfffff50d @ │ │ │ │ + @ instruction: 0x0129004a │ │ │ │ + andeq pc, r2, #2 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf0014322 │ │ │ │ - stmdbge r4, {r4, sl} │ │ │ │ - strls r4, [r4], -r3, lsr #6 │ │ │ │ - movwcs lr, #22989 @ 0x59cd │ │ │ │ - movwls r2, #33537 @ 0x8301 │ │ │ │ - blx 0x353aa2 │ │ │ │ - andls lr, r8, #390070272 @ 0x17400000 │ │ │ │ - @ instruction: 0xf002004a │ │ │ │ - @ instruction: 0x01290202 │ │ │ │ - @ instruction: 0xf0034332 │ │ │ │ - andls r0, r5, #1006632960 @ 0x3c000000 │ │ │ │ + andls r4, r5, #-939524096 @ 0xc8000000 │ │ │ │ andseq pc, r0, #1 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ streq pc, [r7], #-4 │ │ │ │ stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ movwcs r4, #4870 @ 0x1306 │ │ │ │ @ instruction: 0xf7f49309 │ │ │ │ - strb pc, [r6, #-3083] @ 0xfffff3f5 @ │ │ │ │ + strb pc, [r0, #-3061] @ 0xfffff40b @ │ │ │ │ strbmi r9, [fp], -r1, lsl #8 │ │ │ │ strbmi r2, [r2], -r6, lsl #8 │ │ │ │ - bl 0xff33ab0c │ │ │ │ + bl 0xff33aa58 │ │ │ │ strls r0, [r0, #-458] @ 0xfffffe36 │ │ │ │ - strvc pc, [r1], #-587 @ 0xfffffdb5 │ │ │ │ + strtvs pc, [r1], #-587 @ 0xfffffdb5 │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f99403 │ │ │ │ - ldr pc, [r6, #-2653]! @ 0xfffff5a3 │ │ │ │ + ldr pc, [r0, #-2643]! @ 0xfffff5ad │ │ │ │ umaalcc pc, r7, r2, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blvs 0xfe58f64c │ │ │ │ + blvs 0xfe58f58c │ │ │ │ svcvs 0x0070f413 │ │ │ │ mrrcvs 0, 0, sp, r3, cr9 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9e744 │ │ │ │ - ldclge 4, cr15, [sl, #-508] @ 0xfffffe04 │ │ │ │ - @ instruction: 0xf892e51e │ │ │ │ + blcs 0x9e690 │ │ │ │ + ldclge 4, cr15, [r7, #-508] @ 0xfffffe04 │ │ │ │ + @ instruction: 0xf892e518 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11678c │ │ │ │ + blcs 0x1166d8 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9e75c │ │ │ │ - stclge 4, cr15, [lr, #-508] @ 0xfffffe04 │ │ │ │ - vqrshl.s16 d14, d2, d1 │ │ │ │ - svclt 0x0000f897 │ │ │ │ + blcs 0x9e6a8 │ │ │ │ + stclge 4, cr15, [fp, #-508] @ 0xfffffe04 │ │ │ │ + vrshl.s16 d14, d12, d1 │ │ │ │ + svclt 0x0000f891 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebecd6c │ │ │ │ + bl 0xfebeccb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ ldmdavs sp, {sp} │ │ │ │ - stc2 7, cr15, [ip, #-868]! @ 0xfffffc9c │ │ │ │ + ldc2l 7, cr15, [r4, #-868] @ 0xfffffc9c │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ pop {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0924038 │ │ │ │ - svclt 0x0000bfd3 │ │ │ │ + svclt 0x0000bfcd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebecd9c │ │ │ │ + bl 0xfebecce8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ ldmdavs sp, {sp} │ │ │ │ - ldc2 7, cr15, [r4, #-868] @ 0xfffffc9c │ │ │ │ + ldc2 7, cr15, [ip, #-868]! @ 0xfffffc9c │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ pop {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0934038 │ │ │ │ - svclt 0x0000b827 │ │ │ │ + svclt 0x0000b821 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecdcc │ │ │ │ + bl 0xfebecd18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - strdlt pc, [r3], -r5 │ │ │ │ + andlt pc, r3, pc, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, lr, ror r3 │ │ │ │ + addeq sl, r7, r2, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebece1c │ │ │ │ + bl 0xfebecd68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, sp, asr #27 │ │ │ │ + andlt pc, r3, r7, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, lr, lsr #6 │ │ │ │ + addeq sl, r7, r2, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebece6c │ │ │ │ + bl 0xfebecdb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vaddw.s8 q8, q8, d28 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r5, lsr #27 │ │ │ │ + mullt r3, pc, sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq sl, [r7], lr │ │ │ │ + umulleq sl, r7, r2, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecebc │ │ │ │ + bl 0xfebece08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vsra.s64 d21, d4, #64 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, sp, ror sp @ │ │ │ │ + andlt pc, r3, r7, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, lr, lsl #5 │ │ │ │ + addeq sl, r7, r2, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecf0c │ │ │ │ + bl 0xfebece58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vsra.s64 d22, d12, #64 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r5, asr sp @ │ │ │ │ + andlt pc, r3, pc, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, lr, lsr r2 │ │ │ │ + strdeq sl, [r7], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecf5c │ │ │ │ + bl 0xfebecea8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vsra.s64 d17, d20, #64 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, sp, lsr #26 │ │ │ │ + andlt pc, r3, r7, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, lr, ror #3 │ │ │ │ + addeq sl, r7, r2, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecfac │ │ │ │ + bl 0xfebecef8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vaddw.s8 q8, q0, d24 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r5, lsl #26 │ │ │ │ + strdlt pc, [r3], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sl, r7, lr, r1 │ │ │ │ + addeq sl, r7, r2, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecffc │ │ │ │ + bl 0xfebecf48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - ldrdlt pc, [r3], -sp │ │ │ │ + ldrdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, lr, asr #2 │ │ │ │ + addeq sl, r7, r2, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed04c │ │ │ │ + bl 0xfebecf98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - @ instruction: 0xb003fcb5 │ │ │ │ + andlt pc, r3, pc, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sl, [r7], lr │ │ │ │ + @ instruction: 0x0087a1b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed09c │ │ │ │ + bl 0xfebecfe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, sp, lsl #25 │ │ │ │ + andlt pc, r3, r7, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, lr, lsr #1 │ │ │ │ + addeq sl, r7, r2, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed0ec │ │ │ │ + bl 0xfebed038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vaddw.s8 q10, q8, d12 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r5, ror #24 │ │ │ │ + andlt pc, r3, pc, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, lr, asr r0 │ │ │ │ + addeq sl, r7, r2, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed13c │ │ │ │ + bl 0xfebed088 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vaddw.s8 , q8, d20 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, sp, lsr ip @ │ │ │ │ + andlt pc, r3, r7, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, lr │ │ │ │ + addeq sl, r7, r2, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed18c │ │ │ │ + bl 0xfebed0d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vsra.s64 q8, q8, #64 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r5, lsl ip @ │ │ │ │ + andlt pc, r3, pc, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00879fbe │ │ │ │ + addeq sl, r7, r2, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed1dc │ │ │ │ + bl 0xfebed128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d23, d0, d0[5] │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, sp, ror #23 │ │ │ │ + andlt pc, r3, r7, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r7, lr, ror #30 │ │ │ │ + addeq sl, r7, r2, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed22c │ │ │ │ + bl 0xfebed178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vmla.f d16, d0, d0[7] │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r5, asr #23 │ │ │ │ + @ instruction: 0xb003fbbf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r7, lr, lsl pc │ │ │ │ + ldrdeq r9, [r7], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed27c │ │ │ │ + bl 0xfebed1c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - mullt r3, sp, fp │ │ │ │ + mullt r3, r7, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r7, lr, asr #29 │ │ │ │ + addeq r9, r7, r2, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed2cc │ │ │ │ + bl 0xfebed218 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d23, d16, d0[6] │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r5, ror fp @ │ │ │ │ + andlt pc, r3, pc, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r7, lr, ror lr │ │ │ │ + addeq r9, r7, r2, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed31c │ │ │ │ + bl 0xfebed268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, sp, asr #22 │ │ │ │ + andlt pc, r3, r7, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r7, lr, lsr #28 │ │ │ │ + addeq r9, r7, r2, ror #29 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - svclt 0x0078f090 │ │ │ │ + svclt 0x0072f090 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ - mrclt 0, 3, APSR_nzcv, cr2, cr0, {4} │ │ │ │ + mcrlt 0, 3, pc, cr12, cr0, {4} @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebed37c │ │ │ │ + bl 0xfebed2c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ umulllt r4, r2, r0, r0 │ │ │ │ @ instruction: 0xf890bb4c │ │ │ │ ldmdblt sl, {r2, r5, r6, r7, sp}^ │ │ │ │ umlalcs pc, r4, r0, r8 @ │ │ │ │ eorsle r4, r2, r1, lsl r3 │ │ │ │ @@ -137128,766 +137083,768 @@ │ │ │ │ strtmi r6, [r1], -r3, asr #26 │ │ │ │ strcs r6, [r1], #-2178 @ 0xfffff77e │ │ │ │ strvs pc, [r0], #-711 @ 0xfffffd39 │ │ │ │ movwcs r1, #6866 @ 0x1ad2 │ │ │ │ movwmi pc, #711 @ 0x2c7 @ │ │ │ │ svclt 0x00182a02 │ │ │ │ andcs r4, r1, #36700160 @ 0x2300000 │ │ │ │ - blx 0xff9540fe │ │ │ │ + ldc2 7, cr15, [r4], {205} @ 0xcd │ │ │ │ strmi r2, [r8], -r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ movwcs r1, #41160 @ 0xa0c8 │ │ │ │ mvnvc pc, #202375168 @ 0xc100000 │ │ │ │ @ instruction: 0xf0112201 │ │ │ │ strls r6, [r0], #-3968 @ 0xfffff080 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ strdcs r5, [r0, -pc] │ │ │ │ - blx 0xff4d4130 │ │ │ │ + blx 0x15407e │ │ │ │ @ instruction: 0xf8d0e7e4 │ │ │ │ ldreq r3, [fp, #200] @ 0xc8 │ │ │ │ @ instruction: 0xf7d9d402 │ │ │ │ - @ instruction: 0xe7ddf977 │ │ │ │ - movweq pc, #1609 @ 0x649 @ │ │ │ │ + bfc pc, #19, #11 @ │ │ │ │ + cmppvc r0, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppcc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrscs pc, r8, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbcc pc, r8, r4, asr #12 │ │ │ │ + adcscs pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf1db22fa │ │ │ │ - svclt 0x0000fd55 │ │ │ │ + svclt 0x0000fd4f │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf0934300 │ │ │ │ - svclt 0x0000bb27 │ │ │ │ + svclt 0x0000bb21 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - blt 0xffdd2490 │ │ │ │ - strlt r0, [r0, #-2762] @ 0xfffff536 │ │ │ │ - mcrreq 10, 4, lr, r1, cr15 │ │ │ │ + blt 0xffc523dc │ │ │ │ + ldrlt r0, [r0], #-75 @ 0xffffffb5 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + strbne pc, [r0], #-961 @ 0xfffffc3f @ │ │ │ │ + tstmi ip, #827392 @ 0xca000 │ │ │ │ @ instruction: 0xf3c10bcb │ │ │ │ - @ instruction: 0xf0025e80 │ │ │ │ - @ instruction: 0xf00c021e │ │ │ │ - b 0x11192d4 │ │ │ │ - @ instruction: 0xf003020e │ │ │ │ - addvs r0, r2, lr, lsl r3 │ │ │ │ - subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - bicne pc, r0, r1, asr #7 │ │ │ │ + @ instruction: 0xf0025c80 │ │ │ │ + @ instruction: 0xf003021e │ │ │ │ + vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ + b 0x111a8b4 │ │ │ │ + movwmi r0, #45580 @ 0xb20c │ │ │ │ + stmib r0, {r2, sp, lr}^ │ │ │ │ + @ instruction: 0xf85d3201 │ │ │ │ + andcs r4, r0, r4, lsl #22 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + @ instruction: 0xf001084b │ │ │ │ + @ instruction: 0xf0030c0f │ │ │ │ + stceq 3, cr0, [sl], {16} │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stmiaeq fp, {r0, r1, sp, lr}^ │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ + andcs r3, r0, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - @ instruction: 0xf85d0c00 │ │ │ │ - svclt 0x0000fb04 │ │ │ │ - vmull.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ - @ instruction: 0xf0010310 │ │ │ │ - tstmi r3, #3840 @ 0xf00 │ │ │ │ - addvs r0, r3, sl, asr #16 │ │ │ │ - @ instruction: 0xf00208cb │ │ │ │ - @ instruction: 0xf0030210 │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - b 0x11266b8 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + mcrreq 10, 4, lr, r1, cr15 │ │ │ │ + vmull.u q8, d17, d3[2] │ │ │ │ + @ instruction: 0xf00c1240 │ │ │ │ + @ instruction: 0xf0030c1e │ │ │ │ + vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ + b 0x112a824 │ │ │ │ movwmi r0, #45580 @ 0xb20c │ │ │ │ movwcs lr, #2496 @ 0x9c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - subeq r0, sl, fp, asr #21 │ │ │ │ - stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - smlalbtne pc, r0, r1, r3 @ │ │ │ │ + beq 0xff31836c │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andseq pc, lr, #2 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - stmib r0, {r0, r4, r8, r9, lr}^ │ │ │ │ - andcs r1, r0, r0, lsl #6 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - andeq pc, pc, #1 │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - stmdaeq r9, {r7, sl, fp, ip, lr}^ │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - stmib r0, {r0, r4, r8, r9, lr}^ │ │ │ │ - andcs r1, r0, r0, lsl #6 │ │ │ │ + orrpl pc, r0, r1, asr #7 │ │ │ │ + b 0x1166e7c │ │ │ │ + stmib r0, {r2, r3, r8, r9}^ │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - andeq pc, pc, #1 │ │ │ │ - vmull.u8 q8, d17, d11 │ │ │ │ - stmdaeq r9, {r0, r1, sl, fp, ip, sp}^ │ │ │ │ + stceq 8, cr0, [sl], {75} @ 0x4b │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - stmib r0, {r0, r4, r8, r9, lr}^ │ │ │ │ - andcs r1, r0, r0, lsl #6 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - b 0x146ad50 │ │ │ │ - @ instruction: 0xf0030c41 │ │ │ │ - ldrlt r0, [r0], #-798 @ 0xfffffce2 │ │ │ │ - @ instruction: 0xf00c4313 │ │ │ │ - vmov.i32 d16, #40703 @ 0x00009eff │ │ │ │ - vmlal.u , d1, d0[0] │ │ │ │ - b 0x1127368 │ │ │ │ - vsubl.u8 q8, d1, d12 │ │ │ │ - andvs r1, r4, r0, asr #3 │ │ │ │ - @ instruction: 0xf85d6083 │ │ │ │ - sbcvs r4, r2, r4, lsl #22 │ │ │ │ - andcs r6, r0, r1, asr #32 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + b 0x1166ea8 │ │ │ │ + stmib r0, {r2, r3, r8, r9}^ │ │ │ │ + andcs r3, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldrlt r0, [r0], #-2762 @ 0xfffff536 │ │ │ │ mcrreq 10, 4, lr, r1, cr15 │ │ │ │ - strpl pc, [r0], #961 @ 0x3c1 │ │ │ │ - andseq pc, lr, #2 │ │ │ │ - bleq 0xff367024 │ │ │ │ + vmull.u q8, d17, d3[2] │ │ │ │ + @ instruction: 0xf00c1240 │ │ │ │ + ldrlt r0, [r0], #-3102 @ 0xfffff3e2 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + strbne pc, [r0], #961 @ 0x3c1 @ │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + smlabtmi r0, r1, r3, pc @ │ │ │ │ + sbcvs r6, r2, r4, asr #32 │ │ │ │ + blmi 0x1d4438 │ │ │ │ + addvs r6, r3, r1 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ + ldrlt r0, [r0], #-3019 @ 0xfffff435 │ │ │ │ + vmull.u8 q8, d1, d10 │ │ │ │ + @ instruction: 0xf00314c0 │ │ │ │ + @ instruction: 0x43230302 │ │ │ │ + andeq pc, r4, #2 │ │ │ │ + b 0x1466458 │ │ │ │ + beq 0xff3593f8 │ │ │ │ strbne pc, [r0], #-961 @ 0xfffffc3f @ │ │ │ │ ldceq 0, cr15, [lr], {12} │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, r0, r1, asr #7 │ │ │ │ streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ - movweq pc, #8195 @ 0x2003 @ │ │ │ │ - strcs lr, [r0], #-2496 @ 0xfffff640 │ │ │ │ - sbcne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - tstmi r3, #2304 @ 0x900 │ │ │ │ - tstpeq r4, r1 @ p-variant is OBSOLETE │ │ │ │ - blmi 0x1d4534 │ │ │ │ - addvs r4, r1, r9, asr r0 │ │ │ │ + addvs r4, r2, fp, lsl #6 │ │ │ │ + strcc lr, [r0], #-2496 @ 0xfffff640 │ │ │ │ + blmi 0x1d4488 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ + mcrreq 10, 4, lr, r1, cr15 │ │ │ │ vmull.u q8, d17, d3[2] │ │ │ │ - b 0x146addc │ │ │ │ - @ instruction: 0xf0030c41 │ │ │ │ - tstmi r3, #2013265920 @ 0x78000000 │ │ │ │ - ldceq 0, cr15, [lr], {12} │ │ │ │ - subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + @ instruction: 0xf00c1240 │ │ │ │ + b 0x11193ac │ │ │ │ + @ instruction: 0xf003020c │ │ │ │ + vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ + addvs r5, r2, r0, lsl #25 │ │ │ │ bicne pc, r0, r1, asr #7 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ movwne lr, #2496 @ 0x9c0 │ │ │ │ - andcs r6, r0, r2, lsl #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ mcrreq 10, 4, lr, r1, cr15 │ │ │ │ - ldrlt r0, [r0], #-2763 @ 0xfffff535 │ │ │ │ - subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - strbne pc, [r0], #961 @ 0x3c1 @ │ │ │ │ - ldceq 0, cr15, [lr], {12} │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - orrpl pc, r0, r1, asr #7 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - andvs r4, r4, fp, lsl #6 │ │ │ │ - @ instruction: 0xf85d6082 │ │ │ │ - subvs r4, r3, r4, lsl #22 │ │ │ │ + vmull.u q8, d17, d3[2] │ │ │ │ + @ instruction: 0xf00c1240 │ │ │ │ + b 0x11193e4 │ │ │ │ + @ instruction: 0xf003020c │ │ │ │ + vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ + addvs r5, r2, r0, lsl #25 │ │ │ │ + bicne pc, r0, r1, asr #7 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + movwne lr, #2496 @ 0x9c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ + mcrreq 10, 4, lr, r1, cr15 │ │ │ │ vmull.u q8, d17, d3[2] │ │ │ │ - b 0x146ae4c │ │ │ │ - @ instruction: 0xf0030c41 │ │ │ │ - ldrlt r0, [r0], #-798 @ 0xfffffce2 │ │ │ │ - @ instruction: 0xf00c4313 │ │ │ │ - vmov.i32 d16, #40703 @ 0x00009eff │ │ │ │ - vmlal.u , d1, d0[0] │ │ │ │ - b 0x1127464 │ │ │ │ - vsubl.u8 q8, d1, d12 │ │ │ │ - stmib r0, {r6, r7, r8, ip}^ │ │ │ │ - stmib r0, {r1, r9, ip, sp}^ │ │ │ │ - @ instruction: 0xf85d4100 │ │ │ │ - andcs r4, r0, r4, lsl #22 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + @ instruction: 0xf00c1240 │ │ │ │ + ldrlt r0, [r0], #-3102 @ 0xfffff3e2 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + strbne pc, [r0], #961 @ 0x3c1 @ │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + smlabtmi r0, r1, r3, pc @ │ │ │ │ + sbcvs r6, r2, r4, asr #32 │ │ │ │ + blmi 0x1d4538 │ │ │ │ + addvs r6, r3, r1 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed68c │ │ │ │ + bl 0xfebed5e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - stcmi 15, cr0, [pc, #-928] @ 0x960f4 │ │ │ │ + stcmi 15, cr0, [pc, #-928] @ 0x96048 │ │ │ │ cdp 6, 1, cr4, cr13, cr4, {0} │ │ │ │ addlt r0, r3, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r5, [r3], #-2368 @ 0xfffff6c0 │ │ │ │ stmdane r3, {r0, r8, r9, ip, pc}^ │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strls r1, [r0, #-2181] @ 0xfffff77b │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - @ instruction: 0xf994f08d │ │ │ │ + @ instruction: 0xf98af08d │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0904030 │ │ │ │ - svclt 0x0000bdc7 │ │ │ │ - @ instruction: 0x00879abc │ │ │ │ + svclt 0x0000bdbd │ │ │ │ + addeq r9, r7, r8, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed6dc │ │ │ │ + bl 0xfebed630 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - stcmi 15, cr0, [pc, #-928] @ 0x96144 │ │ │ │ + stcmi 15, cr0, [pc, #-928] @ 0x96098 │ │ │ │ cdp 6, 1, cr4, cr13, cr4, {0} │ │ │ │ addlt r0, r3, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r5, [r3], #-2368 @ 0xfffff6c0 │ │ │ │ stmdane r3, {r0, r8, r9, ip, pc}^ │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strls r1, [r0, #-2181] @ 0xfffff77b │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - @ instruction: 0xf96cf08d │ │ │ │ + @ instruction: 0xf962f08d │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0904030 │ │ │ │ - svclt 0x0000bd9f │ │ │ │ - addeq r9, r7, ip, ror #20 │ │ │ │ + svclt 0x0000bd95 │ │ │ │ + addeq r9, r7, r8, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed72c │ │ │ │ + bl 0xfebed680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - stcmi 15, cr0, [pc, #-928] @ 0x96194 │ │ │ │ + stcmi 15, cr0, [pc, #-928] @ 0x960e8 │ │ │ │ cdp 6, 1, cr4, cr13, cr4, {0} │ │ │ │ addlt r0, r3, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r5, [r3], #-2368 @ 0xfffff6c0 │ │ │ │ stmdane r3, {r0, r8, r9, ip, pc}^ │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strls r1, [r0, #-2181] @ 0xfffff77b │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - @ instruction: 0xf944f08d │ │ │ │ + @ instruction: 0xf93af08d │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ strtmi r4, [r1], -r0, lsl #6 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stmiblt sl, {r0, r1, r4, r7, ip, sp, lr, pc} │ │ │ │ - addeq r9, r7, ip, lsl sl │ │ │ │ + stmiblt r0, {r0, r1, r4, r7, ip, sp, lr, pc} │ │ │ │ + addeq r9, r7, r8, asr #21 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x714cd8 │ │ │ │ + blmi 0x714c04 │ │ │ │ svchi 0x0070ee1d │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - blmi 0x494a0c │ │ │ │ + blmi 0x494938 │ │ │ │ teqpcs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1044 @ 0xfffffbec │ │ │ │ strvc lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1993 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r1, lsl #18 │ │ │ │ + strdlt pc, [r3], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0x008799b8 │ │ │ │ - umulleq r9, r7, r0, r9 │ │ │ │ + addeq r9, r7, r4, ror #20 │ │ │ │ + addeq r9, r7, ip, lsr sl │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x714c4c │ │ │ │ + blmi 0x714b78 │ │ │ │ svchi 0x0070ee1d │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - blmi 0x494980 │ │ │ │ + blmi 0x4948ac │ │ │ │ @ instruction: 0x11b4f24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1044 @ 0xfffffbec │ │ │ │ strvc lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1993 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - @ instruction: 0xb003f8bb │ │ │ │ + @ instruction: 0xb003f8b1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, ip, lsr #18 │ │ │ │ - addeq r9, r7, r4, lsl #18 │ │ │ │ + ldrdeq r9, [r7], r8 │ │ │ │ + @ instruction: 0x008799b0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x714c90 │ │ │ │ + blmi 0x714bbc │ │ │ │ svchi 0x0070ee1d │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - blmi 0x4948f4 │ │ │ │ + blmi 0x494820 │ │ │ │ teqpne r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1044 @ 0xfffffbec │ │ │ │ strvc lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1993 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r5, ror r8 @ │ │ │ │ + andlt pc, r3, fp, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r0, lsr #17 │ │ │ │ - addeq r9, r7, r8, ror r8 │ │ │ │ + addeq r9, r7, ip, asr #18 │ │ │ │ + addeq r9, r7, r4, lsr #18 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4616 │ │ │ │ - blmi 0x7d4b34 │ │ │ │ + blmi 0x7d4a60 │ │ │ │ svchi 0x0070ee1d │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r6, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1536 @ 0xfffffa00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - strtmi pc, [r1], -r1, asr #16 │ │ │ │ + @ instruction: 0x4621f837 │ │ │ │ vst1.8 {d20-d22}, [pc :128], r0 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - blmi 0x49594c │ │ │ │ + blmi 0x495878 │ │ │ │ teqpcs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1045 @ 0xfffffbeb │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r9, lsr #16 │ │ │ │ + andlt pc, r3, pc, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r4, lsl r8 │ │ │ │ - addeq r9, r7, r0, ror #15 │ │ │ │ + addeq r9, r7, r0, asr #17 │ │ │ │ + addeq r9, r7, ip, lsl #17 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x7d4a9c │ │ │ │ + blmi 0x7d49c8 │ │ │ │ svchi 0x0070ee1d │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - shsub8mi pc, r1, r5 @ │ │ │ │ + ldrtmi pc, [r1], -fp, ror #31 @ │ │ │ │ vst1.8 {d20-d22}, [pc :256], r0 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - blmi 0x4958b4 │ │ │ │ + blmi 0x4957e0 │ │ │ │ teqpcs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1044 @ 0xfffffbec │ │ │ │ strvs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a19d3 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - ldrdlt pc, [r3], -sp │ │ │ │ + ldrdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, ip, ror r7 │ │ │ │ - addeq r9, r7, r8, asr #14 │ │ │ │ + addeq r9, r7, r8, lsr #16 │ │ │ │ + strdeq r9, [r7], r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4616 │ │ │ │ - blmi 0x7d4a04 │ │ │ │ + blmi 0x7d4930 │ │ │ │ svchi 0x0070ee1d │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r6, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1536 @ 0xfffffa00 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - strtmi pc, [r1], -r9, lsr #31 │ │ │ │ + qadd8mi pc, r1, pc @ │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - blmi 0x49581c │ │ │ │ + blmi 0x495748 │ │ │ │ @ instruction: 0x11b4f24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1045 @ 0xfffffbeb │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - mullt r3, r1, pc @ │ │ │ │ + andlt pc, r3, r7, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r4, ror #13 │ │ │ │ - @ instruction: 0x008796b0 │ │ │ │ + umulleq r9, r7, r0, r7 │ │ │ │ + addeq r9, r7, ip, asr r7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x7d496c │ │ │ │ + blmi 0x7d4898 │ │ │ │ svchi 0x0070ee1d │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - shsaxmi pc, r1, sp @ │ │ │ │ + shsaxmi pc, r1, r3 @ │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - blmi 0x495784 │ │ │ │ + blmi 0x4956b0 │ │ │ │ @ instruction: 0x11b4f24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1044 @ 0xfffffbec │ │ │ │ strvs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a19d3 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - andlt pc, r3, r5, asr #30 │ │ │ │ + andlt pc, r3, fp, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, ip, asr #12 │ │ │ │ - addeq r9, r7, r8, lsl r6 │ │ │ │ + strdeq r9, [r7], r8 │ │ │ │ + addeq r9, r7, r4, asr #13 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ - @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x8149a4 │ │ │ │ + @ instruction: 0xf08b4615 │ │ │ │ + blmi 0x8168d0 │ │ │ │ svchi 0x0070ee1d │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - shadd16mi pc, r1, r1 @ │ │ │ │ + ldrtmi pc, [r1], -r7, lsl #30 @ │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xff5af092 │ │ │ │ + @ instruction: 0xff50f092 │ │ │ │ vqdmulh.s d20, d12, d15 │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf858681b │ │ │ │ ldrmi r2, [r4], #-3 │ │ │ │ stmib sp, {r1, r2, r4, sl, lr}^ │ │ │ │ ldmibne r3, {sl, sp, lr}^ │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 15, cr15, cr8, cr12, {4} │ │ │ │ + cdp2 0, 14, cr15, cr14, cr12, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ - @ instruction: 0x008795b4 │ │ │ │ - addeq r9, r7, lr, ror r5 │ │ │ │ + addeq r9, r7, r0, ror #12 │ │ │ │ + addeq r9, r7, sl, lsr #12 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08b4616 │ │ │ │ - blmi 0x816908 │ │ │ │ + blmi 0x816834 │ │ │ │ svchi 0x0070ee1d │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r6, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1536 @ 0xfffffa00 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - strtmi pc, [r1], -r3, asr #29 │ │ │ │ + @ instruction: 0x4621feb9 │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xff0cf092 │ │ │ │ + @ instruction: 0xff02f092 │ │ │ │ vqdmulh.s d20, d12, d15 │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf858681b │ │ │ │ ldrmi r2, [r5], #-3 │ │ │ │ stmib sp, {r0, r1, r2, r4, sl, lr}^ │ │ │ │ ldmdbne r3, {r8, sl, ip, sp, lr} │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 10, cr15, cr10, cr12, {4} │ │ │ │ + cdp2 0, 10, cr15, cr0, cr12, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ - addeq r9, r7, r8, lsl r5 │ │ │ │ - addeq r9, r7, r2, ror #9 │ │ │ │ + addeq r9, r7, r4, asr #11 │ │ │ │ + addeq r9, r7, lr, lsl #11 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08b4617 │ │ │ │ - blmi 0x89679c │ │ │ │ + blmi 0x8966c8 │ │ │ │ svchi 0x0070ee1d │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r7, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - @ instruction: 0x4631fe75 │ │ │ │ + ldrtmi pc, [r1], -fp, ror #28 @ │ │ │ │ vst1.8 {d20-d22}, [pc :256], r0 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - strtmi pc, [r1], -fp, lsr #21 │ │ │ │ + strtmi pc, [r1], -r1, lsr #21 │ │ │ │ vst1.8 {d20-d22}, [pc :128], r0 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - blmi 0x4955a8 │ │ │ │ + blmi 0x4954d4 │ │ │ │ teqpcs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - andlt pc, r3, r7, asr lr @ │ │ │ │ + andlt pc, r3, sp, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, ip, ror r4 │ │ │ │ - addeq r9, r7, ip, lsr r4 │ │ │ │ + addeq r9, r7, r8, lsr #10 │ │ │ │ + addeq r9, r7, r8, ror #9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08b4617 │ │ │ │ - blmi 0x8966f8 │ │ │ │ + blmi 0x896624 │ │ │ │ svchi 0x0070ee1d │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r7, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - ldrtmi pc, [r1], -r3, lsr #28 @ │ │ │ │ + @ instruction: 0x4631fe19 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - @ instruction: 0x4621fa59 │ │ │ │ + strtmi pc, [r1], -pc, asr #20 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - blmi 0x495504 │ │ │ │ + blmi 0x495430 │ │ │ │ @ instruction: 0x11b4f24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - andlt pc, r3, r5, lsl #28 │ │ │ │ + strdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldrdeq r9, [r7], r8 │ │ │ │ - umulleq r9, r7, r8, r3 │ │ │ │ + addeq r9, r7, r4, lsl #9 │ │ │ │ + addeq r9, r7, r4, asr #8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08b4617 │ │ │ │ - blmi 0x8d6724 │ │ │ │ + blmi 0x8d6650 │ │ │ │ svchi 0x0070ee1d │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r7, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - @ instruction: 0x4631fdd1 │ │ │ │ + ldrtmi pc, [r1], -r7, asr #27 @ │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - mrc2 0, 0, pc, cr10, cr2, {4} │ │ │ │ + mrc2 0, 0, pc, cr0, cr2, {4} │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf0924300 │ │ │ │ - blmi 0x4964ac │ │ │ │ + blmi 0x4963d8 │ │ │ │ teqpne r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - @ instruction: 0xb003fdb1 │ │ │ │ + andlt pc, r3, r7, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r4, lsr r3 │ │ │ │ - strdeq r9, [r7], r0 │ │ │ │ + addeq r9, r7, r0, ror #7 │ │ │ │ + umulleq r9, r7, ip, r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebedea8 │ │ │ │ + bl 0xfebeddfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - cdp2 0, 10, cr15, cr6, cr11, {4} │ │ │ │ + cdp2 0, 9, cr15, cr12, cr11, {4} │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xffbef08f │ │ │ │ + @ instruction: 0xffb4f08f │ │ │ │ vnmls.f64 d4, d13, d13 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [r4], #-2056 @ 0xfffff7f8 │ │ │ │ strls r1, [r0], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf08c442a │ │ │ │ - andlt pc, r2, pc, asr #26 │ │ │ │ + andlt pc, r2, r5, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r9, r7, lr, ror r2 │ │ │ │ + addeq r9, r7, sl, lsr #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebedf10 │ │ │ │ + bl 0xfebede64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - cdp2 0, 7, cr15, cr2, cr11, {4} │ │ │ │ + cdp2 0, 6, cr15, cr8, cr11, {4} │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xff8af08f │ │ │ │ + @ instruction: 0xff80f08f │ │ │ │ vnmls.f64 d4, d13, d13 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 q10, q0, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [r4], #-2056 @ 0xfffff7f8 │ │ │ │ strls r1, [r0], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf08c442a │ │ │ │ - andlt pc, r2, fp, lsl sp @ │ │ │ │ + andlt pc, r2, r1, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r9, r7, r6, lsl r2 │ │ │ │ + addeq r9, r7, r2, asr #5 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movtcs pc, #963 @ 0x3c3 @ │ │ │ │ push {r0, r1, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebedf84 │ │ │ │ + bl 0xfebeded8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-896] @ 0xfffffc80 │ │ │ │ addlt r4, r2, sp, lsl #12 │ │ │ │ ldcvs 6, cr4, [r2], {4} │ │ │ │ mvnseq pc, r2, lsl r0 @ │ │ │ │ stmdavs r8!, {r0, r2, r3, ip, lr, pc}^ │ │ │ │ stmdacs r1, {r3, r4, r6, r7, r8, ip, sp, pc} │ │ │ │ @@ -137904,168 +137861,168 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0124770 │ │ │ │ svclt 0x00080fe0 │ │ │ │ mvnle r2, r1, lsl #2 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ - teqplt r8, #3260416 @ p-variant is OBSOLETE @ 0x31c000 │ │ │ │ + teqplt r8, #3194880 @ p-variant is OBSOLETE @ 0x30c000 │ │ │ │ @ instruction: 0x3600e9d5 │ │ │ │ cdpcs 3, 0, cr11, cr10, cr3, {2} │ │ │ │ ldm pc, {r2, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ stmdbvs r6, {r1, r2, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x06535353 │ │ │ │ - bleq 0x358618 │ │ │ │ + bleq 0x35856c │ │ │ │ @ instruction: 0xf8d4000b │ │ │ │ - blcs 0xe30f8 │ │ │ │ + blcs 0xe304c │ │ │ │ sbcshi pc, r0, r0 │ │ │ │ ldmvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbcc pc, [r2], r6, lsl #4 @ │ │ │ │ - stc2 0, cr15, [ip, #556] @ 0x22c │ │ │ │ + stc2 0, cr15, [r2, #556] @ 0x22c │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ adcseq r4, r2, r7, lsl #12 │ │ │ │ - mcr2 0, 4, pc, cr8, cr1, {4} @ │ │ │ │ + mrc2 0, 3, pc, cr14, cr1, {4} │ │ │ │ stmdbcs pc, {r0, r3, r5, r7, fp, sp, lr} @ │ │ │ │ adchi pc, r5, r0 │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - blx 0xff854d4c │ │ │ │ + blx 0x3d4ca2 │ │ │ │ ldr r2, [r4, r1]! │ │ │ │ bfi r4, r9, #12, #4 │ │ │ │ ldmdale r6!, {r1, r3, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f026 │ │ │ │ - andeq r6, r9, r5, lsr lr │ │ │ │ - strdeq r6, [r9], -fp │ │ │ │ - andeq r6, r9, pc, lsr #29 │ │ │ │ - andeq r6, r9, pc, lsr #29 │ │ │ │ - andeq r6, r9, pc, lsr #29 │ │ │ │ - andeq r6, r9, r5, lsr lr │ │ │ │ - andeq r6, r9, r5, lsr lr │ │ │ │ - andeq r6, r9, r5, lsr lr │ │ │ │ - andeq r6, r9, r1, asr #30 │ │ │ │ - andeq r6, r9, r5, ror lr │ │ │ │ - andeq r6, r9, r5, ror lr │ │ │ │ + andeq r6, r9, r9, lsl #27 │ │ │ │ + andeq r6, r9, pc, asr #28 │ │ │ │ + andeq r6, r9, r3, lsl #28 │ │ │ │ + andeq r6, r9, r3, lsl #28 │ │ │ │ + andeq r6, r9, r3, lsl #28 │ │ │ │ + andeq r6, r9, r9, lsl #27 │ │ │ │ + andeq r6, r9, r9, lsl #27 │ │ │ │ + andeq r6, r9, r9, lsl #27 │ │ │ │ + muleq r9, r5, lr │ │ │ │ + andeq r6, r9, r9, asr #27 │ │ │ │ + andeq r6, r9, r9, asr #27 │ │ │ │ @ instruction: 0xf08b68ae │ │ │ │ - @ instruction: 0x4632fd5b │ │ │ │ + @ instruction: 0x4632fd51 │ │ │ │ ldrtmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7c54620 │ │ │ │ - stmdavs fp!, {r0, r1, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r2, [r0], -r4, lsl #4 │ │ │ │ biccc pc, r2, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf7c50099 │ │ │ │ - @ instruction: 0xe7cdf9d3 │ │ │ │ + strb pc, [sp, r1, lsl #20] @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ - blmi 0x1617360 │ │ │ │ + vsra.s64 d18, d8, #64 │ │ │ │ + blmi 0x16172b4 │ │ │ │ subsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a39000 │ │ │ │ - andcs pc, r0, r1, asr #27 │ │ │ │ - cmppcc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x2000fdb7 │ │ │ │ + orrscs pc, r8, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r0, asr fp │ │ │ │ rsbscc pc, r3, #64, 4 │ │ │ │ - ldc2 1, cr15, [r6, #652]! @ 0x28c │ │ │ │ - blcs 0x471178 │ │ │ │ + stc2 1, cr15, [ip, #652]! @ 0x28c │ │ │ │ + blcs 0x4710cc │ │ │ │ @ instruction: 0xf08bd05b │ │ │ │ - blmi 0x13d6398 │ │ │ │ + blmi 0x13d62c4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - ldc2 0, cr15, [r0], #-560 @ 0xfffffdd0 │ │ │ │ + stc2 0, cr15, [r6], #-560 @ 0xfffffdd0 │ │ │ │ stmiavs sp!, {r2, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - ldc2 0, cr15, [r8, #-556] @ 0xfffffdd4 │ │ │ │ + stc2 0, cr15, [lr, #-556] @ 0xfffffdd4 │ │ │ │ strmi r4, [r5], -sl, lsr #12 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9c0f7c5 │ │ │ │ + @ instruction: 0xf9eef7c5 │ │ │ │ @ instruction: 0xee1d4a3d │ │ │ │ @ instruction: 0xf6461f70 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ ldmdavs r8, {r1, r4, fp, sp, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 d18, d28, #64 │ │ │ │ andcs r0, r0, #148, 2 @ 0x25 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - stc2 0, cr15, [r8], #-560 @ 0xfffffdd0 │ │ │ │ + ldc2 0, cr15, [lr], {140} @ 0x8c │ │ │ │ @ instruction: 0xf7d84620 │ │ │ │ - @ instruction: 0xe779fb15 │ │ │ │ + @ instruction: 0xe779fb39 │ │ │ │ @ instruction: 0xf08b68ae │ │ │ │ - @ instruction: 0x4601fcf5 │ │ │ │ + strmi pc, [r1], -fp, ror #25 │ │ │ │ @ instruction: 0x46064632 │ │ │ │ @ instruction: 0xf7c54620 │ │ │ │ - @ instruction: 0x4631f99d │ │ │ │ + ldrtmi pc, [r1], -fp, asr #19 @ │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf08f4280 │ │ │ │ - stmdavs fp!, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r4, r4, #48, 12 @ 0x3000000 │ │ │ │ biccc pc, r2, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf7c50099 │ │ │ │ - strtmi pc, [r0], -r7, ror #18 │ │ │ │ - blx 0xfff54ed8 │ │ │ │ + @ instruction: 0x4620f995 │ │ │ │ + blx 0x854e2e │ │ │ │ @ instruction: 0xf04fe75e │ │ │ │ @ instruction: 0x46384170 │ │ │ │ - cdp2 7, 11, cr15, cr6, cr7, {6} │ │ │ │ + cdp2 7, 14, cr15, cr4, cr7, {6} │ │ │ │ @ instruction: 0xf08be758 │ │ │ │ - @ instruction: 0xf646fcd5 │ │ │ │ + @ instruction: 0xf646fccb │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0x46072395 │ │ │ │ rscsvs pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0916819 │ │ │ │ - @ instruction: 0xf04ffdcd │ │ │ │ + @ instruction: 0xf04ffdc3 │ │ │ │ @ instruction: 0x46394270 │ │ │ │ @ instruction: 0xf08f4638 │ │ │ │ - @ instruction: 0xe73dff57 │ │ │ │ + ldr pc, [sp, -sp, asr #30]! │ │ │ │ @ instruction: 0xf6464620 │ │ │ │ @ instruction: 0xf2c07890 │ │ │ │ @ instruction: 0xf7c82895 │ │ │ │ - strdcs pc, [r0, -r3] │ │ │ │ + tstpcs r0, r1, lsr #18 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7c84620 │ │ │ │ - stmiavs r8!, {r0, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r8!, {r0, r1, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrdvc pc, [r0], -r8 │ │ │ │ - @ instruction: 0xf96ef08c │ │ │ │ + @ instruction: 0xf964f08c │ │ │ │ stmdavs r8!, {r1, r2, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf96af08c │ │ │ │ + @ instruction: 0xf960f08c │ │ │ │ vnmls.f32 s8, s26, s26 │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vsra.s64 , q12, #64 │ │ │ │ ldrbtmi r0, [sl], #-404 @ 0xfffffe6c │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ andls r4, r1, lr, lsl r4 │ │ │ │ @ instruction: 0x9600443b │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - stmdavs lr!, {r0, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs lr!, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svclt 0x0000e70a │ │ │ │ - eorseq r9, r3, r4, lsl r8 │ │ │ │ - addeq r9, r7, r8, ror r0 │ │ │ │ - addeq r9, r7, sl, lsr r0 │ │ │ │ - addeq r8, r7, r6, ror pc │ │ │ │ + eorseq r9, r3, r4, ror #14 │ │ │ │ + addeq r9, r7, r4, lsr #2 │ │ │ │ + addeq r9, r7, r6, ror #1 │ │ │ │ + addeq r9, r7, r2, lsr #32 │ │ │ │ eorle r2, sp, r2, lsl #16 │ │ │ │ andsle r2, r6, r3, lsl #16 │ │ │ │ teqle pc, r1, lsl #16 │ │ │ │ svceq 0x0040f011 │ │ │ │ sbcsne lr, r1, #323584 @ 0x4f000 │ │ │ │ teqpeq pc, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst4.32 {d20-d23}, [pc], r0 │ │ │ │ tstcs r0, r0, asr #32 │ │ │ │ sbccc lr, r2, r0, asr #20 │ │ │ │ addne lr, r3, r0, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0114770 │ │ │ │ - b 0x145ad4c │ │ │ │ + b 0x145aca0 │ │ │ │ svclt 0x000c12d1 │ │ │ │ orrmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ cmnppl pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ biccc lr, r2, #274432 @ 0x43000 │ │ │ │ teqpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r0, r9, lsl r3 │ │ │ │ andcs r0, r0, #150994944 @ 0x9000000 │ │ │ │ @@ -138079,144 +138036,144 @@ │ │ │ │ tstcs r0, r8, ror r0 │ │ │ │ sbccc lr, r2, r0, asr #20 │ │ │ │ sbceq lr, r3, r0, asr #20 │ │ │ │ andcs r0, r0, #0, 8 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebee2a4 │ │ │ │ + bl 0xfebee1f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ - blmi 0x117570 │ │ │ │ + vsra.s64 d18, d8, #64 │ │ │ │ + blmi 0x1174c4 │ │ │ │ andls r2, r0, r5, asr r2 │ │ │ │ - ldc2 1, cr15, [sl], #652 @ 0x28c │ │ │ │ - eorseq r9, r3, r4, lsr #16 │ │ │ │ + ldc2 1, cr15, [r0], #652 @ 0x28c │ │ │ │ + eorseq r9, r3, r4, ror r7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebee2cc │ │ │ │ + bl 0xfebee220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ umulllt r5, r3, r0, r0 │ │ │ │ cmple r6, r0, lsl #26 │ │ │ │ umlalscc pc, r5, r0, r8 @ │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ stmdbcs r0, {r0, r1, r3, r6, r8, fp, ip, sp, pc} │ │ │ │ andcs sp, r1, r5, rrx │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf042bdf0 │ │ │ │ - @ instruction: 0xb108f8b9 │ │ │ │ + smlatblt r8, pc, r8, pc @ │ │ │ │ rscvs r2, r3, r4, lsl #6 │ │ │ │ vnmla.f64 d4, d13, d22 │ │ │ │ @ instruction: 0xf6467f70 │ │ │ │ vshl.s64 d23, d0, #0 │ │ │ │ ldrbtmi r2, [fp], #-1429 @ 0xfffffa6b │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vmla.f d23, d16, d0[5] │ │ │ │ ldmpl sl!, {r2, r4, r7, r8}^ │ │ │ │ stmdavs r8, {r0, r1, r3, r5, fp, sp, lr} │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ - blx 0x6d335e │ │ │ │ + blx 0x4532b2 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ mcrcs 0, 0, r3, cr0, cr5, {5} │ │ │ │ @ instruction: 0xf894d13a │ │ │ │ @ instruction: 0xf89420b4 │ │ │ │ - bcs 0xa340c │ │ │ │ + bcs 0xa3360 │ │ │ │ addhi pc, r4, r0, asr #32 │ │ │ │ @ instruction: 0xf884220d │ │ │ │ rscvs r6, r2, r6, ror #1 │ │ │ │ sbcle r2, ip, r0, lsl #22 │ │ │ │ - blx 0xffcd3382 │ │ │ │ + blx 0xffa532d6 │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r4, [r5], -r8, lsl #5 │ │ │ │ - stc2l 0, cr15, [ip], #580 @ 0x244 │ │ │ │ + stc2l 0, cr15, [r2], #580 @ 0x244 │ │ │ │ umlalscc pc, r1, r4, r8 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf06f8094 │ │ │ │ strtmi r0, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf08f4628 │ │ │ │ - andcs pc, r4, #1808 @ 0x710 │ │ │ │ + andcs pc, r4, #1648 @ 0x670 │ │ │ │ @ instruction: 0xf6404628 │ │ │ │ @ instruction: 0xf7c54188 │ │ │ │ - movwcs pc, #2143 @ 0x85f @ │ │ │ │ + movwcs pc, #2189 @ 0x88d @ │ │ │ │ adcscc pc, r3, r4, lsl #17 │ │ │ │ @ instruction: 0xf04fe01d │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ strls r2, [r0, #-256] @ 0xffffff00 │ │ │ │ - blx 0x1550ca │ │ │ │ + blx 0xcd501e │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf884220d │ │ │ │ rscvs r3, r2, r6, ror #1 │ │ │ │ @ instruction: 0xf890e799 │ │ │ │ @ instruction: 0xf64630b3 │ │ │ │ vshl.s64 d23, d0, #0 │ │ │ │ - blcs 0xa0818 │ │ │ │ + blcs 0xa076c │ │ │ │ @ instruction: 0xf894d1c4 │ │ │ │ - blcs 0xa349c │ │ │ │ + blcs 0xa33f0 │ │ │ │ @ instruction: 0xf646d08d │ │ │ │ vshl.s64 d23, d0, #0 │ │ │ │ mrc 5, 0, r2, cr13, cr5, {4} │ │ │ │ @ instruction: 0xf8947f70 │ │ │ │ @ instruction: 0xf08b60b1 │ │ │ │ - stmdavs r9!, {r0, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strtcc pc, [r3], -r6, lsl #4 │ │ │ │ @ instruction: 0x463200b6 │ │ │ │ @ instruction: 0xf0914606 │ │ │ │ - blmi 0xbd6480 │ │ │ │ + blmi 0xbd63ac │ │ │ │ @ instruction: 0x21bcf24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl fp!, {r1, r3, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0x9600441e │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - vstmdbvs r3!, {s30-s218} │ │ │ │ + vstmdbvs r3!, {s30-s208} │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ andsle r6, sl, r0, ror pc │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ andle r6, pc, r0, ror r3 @ │ │ │ │ @ instruction: 0xf08c2000 │ │ │ │ - andcs pc, r4, #4128768 @ 0x3f0000 │ │ │ │ + andcs pc, r4, #3473408 @ 0x350000 │ │ │ │ @ instruction: 0x41a4f640 │ │ │ │ - @ instruction: 0xf806f7c5 │ │ │ │ - blvs 0xfe7326c4 │ │ │ │ + @ instruction: 0xf834f7c5 │ │ │ │ + blvs 0xfe732618 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 0, sp, fp, cr9 │ │ │ │ cmnpvs r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ and r2, r3, r1, lsl #6 │ │ │ │ sbcle r2, r4, r0, lsl #22 │ │ │ │ movwcs lr, #1918 @ 0x77e │ │ │ │ umlalscs pc, r1, r4, r8 @ │ │ │ │ rsccc pc, r6, r4, lsl #17 │ │ │ │ svclt 0x00142a00 │ │ │ │ strcs r2, [r4], -ip, lsl #12 │ │ │ │ - blx 0x1a53496 │ │ │ │ + blx 0x17d33ea │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r4, [r5], -r8, lsl #4 │ │ │ │ - stc2l 0, cr15, [r2], #-580 @ 0xfffffdbc │ │ │ │ + mrrc2 0, 9, pc, r8, cr1 @ │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf08f4628 │ │ │ │ - andcs pc, r4, #1936 @ 0x790 │ │ │ │ + andcs pc, r4, #1776 @ 0x6f0 │ │ │ │ @ instruction: 0xf6404628 │ │ │ │ - @ instruction: 0xf7c44108 │ │ │ │ - movwcs pc, #4059 @ 0xfdb @ │ │ │ │ + @ instruction: 0xf7c54108 │ │ │ │ + movwcs pc, #2057 @ 0x809 @ │ │ │ │ adcscc pc, r4, r4, lsl #17 │ │ │ │ andcs lr, r4, #11272192 @ 0xac0000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - cdp2 0, 6, cr15, cr10, cr15, {4} │ │ │ │ + cdp2 0, 6, cr15, cr0, cr15, {4} │ │ │ │ svclt 0x0000e76b │ │ │ │ - addeq r8, r7, r6, asr #28 │ │ │ │ - addeq r8, r7, ip, asr sp │ │ │ │ + strdeq r8, [r7], r2 │ │ │ │ + addeq r8, r7, r8, lsl #28 │ │ │ │ ldcvs 13, cr6, [r2], {2} │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ stmdale r6, {r1, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ @@ -138227,46 +138184,46 @@ │ │ │ │ addlt r1, r3, r8, asr #1 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ orrslt pc, r8, #3824 @ 0xef0 │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - blx 0x8d3522 │ │ │ │ + blx 0x653476 │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - @ instruction: 0xf96ef7d8 │ │ │ │ + @ instruction: 0xf992f7d8 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914639 │ │ │ │ - @ instruction: 0xf08bfc17 │ │ │ │ - ldmdavs r1!, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bfc0d │ │ │ │ + ldmdavs r1!, {r0, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08f4607 │ │ │ │ - blmi 0x5d6578 │ │ │ │ + blmi 0x5d64a4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpcs r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x97330 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x97284 │ │ │ │ strtmi r9, [fp], #-1792 @ 0xfffff900 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - blx 0xad356c │ │ │ │ + blx 0x8534c0 │ │ │ │ ldmdavs r4!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d82000 │ │ │ │ - strmi pc, [r2], -fp, asr #18 │ │ │ │ + strmi pc, [r2], -pc, ror #18 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - stc2l 0, cr15, [r0], #-580 @ 0xfffffdbc │ │ │ │ + mrrc2 0, 9, pc, r6, cr1 @ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xff06f7fe │ │ │ │ + @ instruction: 0xff02f7fe │ │ │ │ svclt 0x0000e7bd │ │ │ │ - addeq r8, r7, r0, lsr ip │ │ │ │ + ldrdeq r8, [r7], ip │ │ │ │ ldcvs 13, cr6, [r2], {2} │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ stmdale r6, {r1, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ @@ -138277,213 +138234,213 @@ │ │ │ │ addlt r1, r3, r8, asr #1 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ orrslt pc, r8, #2224 @ 0x8b0 │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - blx 0xfefd35e8 │ │ │ │ + blx 0xfed5353c │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - @ instruction: 0xf90af7d8 │ │ │ │ + @ instruction: 0xf92ef7d8 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914639 │ │ │ │ - @ instruction: 0xf08bfbb3 │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bfba9 │ │ │ │ + ldmdavs r1!, {r0, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08f4607 │ │ │ │ - blmi 0x5d64b0 │ │ │ │ + blmi 0x5d63dc │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrscc pc, r4, r7, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x973f8 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x9734c │ │ │ │ strtmi r9, [fp], #-1792 @ 0xfffff900 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - @ instruction: 0xf9c4f08c │ │ │ │ + @ instruction: 0xf9baf08c │ │ │ │ ldmdavs r4!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d82000 │ │ │ │ - strmi pc, [r2], -r7, ror #17 │ │ │ │ + strmi pc, [r2], -fp, lsl #18 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xfffd365e │ │ │ │ + blx 0xffd535b2 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - mcr2 7, 5, pc, cr2, cr14, {7} @ │ │ │ │ + mrc2 7, 4, pc, cr14, cr14, {7} │ │ │ │ svclt 0x0000e7bd │ │ │ │ - addeq r8, r7, r8, ror #22 │ │ │ │ + addeq r8, r7, r4, lsl ip │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r5, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebee64c │ │ │ │ + bl 0xfebee5a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r0, ror #31 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #16 │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ @ instruction: 0xf8d0d443 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r5, asr #32 │ │ │ │ mcr2 7, 1, pc, cr6, cr15, {7} @ │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ ldrvc pc, [r0, #1606] @ 0x646 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ - blx 0x16536b4 │ │ │ │ + blx 0x13d3608 │ │ │ │ @ instruction: 0xf08b4680 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r7], -lr, lsr #16 │ │ │ │ @ instruction: 0xf7d82000 │ │ │ │ - ldrtmi pc, [r1], -r1, lsr #17 @ │ │ │ │ + ldrtmi pc, [r1], -r5, asr #17 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x13536ea │ │ │ │ - blx 0xfec536d4 │ │ │ │ + blx 0x10d363e │ │ │ │ + blx 0xfe9d3628 │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r7, [r6], -r8, ror #4 │ │ │ │ - blx 0xff3536f2 │ │ │ │ + blx 0xff0d3646 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x96004416 │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ stmdavs r8, {r1, r3, r4, r5, sl, lr} │ │ │ │ - @ instruction: 0xf95af08c │ │ │ │ + @ instruction: 0xf950f08c │ │ │ │ stmdavs ip!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d82001 │ │ │ │ - @ instruction: 0x4602f87d │ │ │ │ + strmi pc, [r2], -r1, lsr #17 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - mcr2 0, 3, pc, cr8, cr1, {4} @ │ │ │ │ + mrc2 0, 2, pc, cr14, cr1, {4} │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - @ instruction: 0xe7b9fe39 │ │ │ │ + @ instruction: 0xe7b9fe35 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - umulleq r8, r7, r6, sl │ │ │ │ + addeq r8, r7, r2, asr #22 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r5, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebee72c │ │ │ │ + bl 0xfebee680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r0, ror #31 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, lsl #16 │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ @ instruction: 0xf8d0d443 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r5, asr #32 │ │ │ │ ldc2 7, cr15, [r6, #1020]! @ 0x3fc │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ ldrvc pc, [r0, #1606] @ 0x646 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ - @ instruction: 0xf9e6f08b │ │ │ │ + @ instruction: 0xf9dcf08b │ │ │ │ @ instruction: 0xf08b4607 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r0], lr, lsr #16 │ │ │ │ @ instruction: 0xf7d82001 │ │ │ │ - @ instruction: 0x4631f831 │ │ │ │ + @ instruction: 0x4631f855 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2l 0, cr15, [ip, #-580]! @ 0xfffffdbc │ │ │ │ - blx 0x10537b4 │ │ │ │ + ldc2l 0, cr15, [r2, #-580]! @ 0xfffffdbc │ │ │ │ + blx 0xdd3708 │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r7, [r6], -r8, ror #4 │ │ │ │ - blx 0x17537d2 │ │ │ │ + blx 0x14d3726 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 d16, d16, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x96004416 │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ stmdavs r8, {r1, r3, r4, r5, sl, lr} │ │ │ │ - @ instruction: 0xf8eaf08c │ │ │ │ + @ instruction: 0xf8e0f08c │ │ │ │ stmdavs ip!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d82000 │ │ │ │ - strmi pc, [r2], -sp, lsl #16 │ │ │ │ + @ instruction: 0x4602f831 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x953812 │ │ │ │ + blx 0x6d3766 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - ldr pc, [r9, r9, asr #27]! │ │ │ │ + ldr pc, [r9, r5, asr #27]! │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - @ instruction: 0x008789b6 │ │ │ │ + addeq r8, r7, r2, ror #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebee800 │ │ │ │ + bl 0xfebee754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-896] @ 0xfffffc80 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ suble r6, fp, r0, ror r3 │ │ │ │ @ instruction: 0xf4136c53 │ │ │ │ suble r0, sp, r0, ror r3 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, pc, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ orrslt pc, r8, #4800 @ 0x12c0 │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - @ instruction: 0xf97cf08b │ │ │ │ + @ instruction: 0xf972f08b │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - @ instruction: 0xffcaf7d7 │ │ │ │ + @ instruction: 0xffeef7d7 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914639 │ │ │ │ - @ instruction: 0xf08bfa2b │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bfa21 │ │ │ │ + ldmdavs r1!, {r0, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08f4607 │ │ │ │ - blmi 0x796230 │ │ │ │ + blmi 0x79615c │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpmi r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x97678 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x975cc │ │ │ │ strtmi r9, [fp], #-1792 @ 0xfffff900 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - @ instruction: 0xf884f08c │ │ │ │ + @ instruction: 0xf87af08c │ │ │ │ ldmdavs r4!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - strmi pc, [r2], -r7, lsr #31 │ │ │ │ + strmi pc, [r2], -fp, asr #31 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xfefd38dc │ │ │ │ + blx 0xfed53830 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmle r1!, {r1, r9, fp, sp} │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - ldc2l 7, cr15, [r4, #-1016] @ 0xfffffc08 │ │ │ │ + ldc2l 7, cr15, [r0, #-1016] @ 0xfffffc08 │ │ │ │ svclt 0x0000e7af │ │ │ │ - addeq r8, r7, r8, ror #17 │ │ │ │ + umulleq r8, r7, r4, r9 │ │ │ │ mrrcvs 13, 0, r6, fp, cr3 │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -138495,58 +138452,58 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, sl, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d04a │ │ │ │ @ instruction: 0xf2c07690 │ │ │ │ @ instruction: 0xf08b2695 │ │ │ │ - @ instruction: 0xf640f971 │ │ │ │ + @ instruction: 0xf640f967 │ │ │ │ strmi r7, [r0], r8, ror #4 │ │ │ │ @ instruction: 0xf08f6831 │ │ │ │ - @ instruction: 0xf08bfa8d │ │ │ │ - ldmdavs r1!, {r0, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bfa83 │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ @ instruction: 0xf0916270 │ │ │ │ - andscs pc, sl, #4145152 @ 0x3f4000 │ │ │ │ + andscs pc, sl, #3981312 @ 0x3cc000 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - @ instruction: 0xf08bfcd5 │ │ │ │ - @ instruction: 0xf8d4f8f3 │ │ │ │ + @ instruction: 0xf08bfccb │ │ │ │ + @ instruction: 0xf8d4f8e9 │ │ │ │ stmiavs r1!, {sp, pc} │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - @ instruction: 0xff3ef7d7 │ │ │ │ + @ instruction: 0xff62f7d7 │ │ │ │ @ instruction: 0xf1ba4602 │ │ │ │ @ instruction: 0xd12f0f00 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf99cf091 │ │ │ │ + @ instruction: 0xf992f091 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vmla.f d21, d0, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ andls r4, r0, #486539264 @ 0x1d000000 │ │ │ │ strls r4, [r1, #-1083] @ 0xfffffbc5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf826f08c │ │ │ │ + @ instruction: 0xf81cf08c │ │ │ │ ldmdavs r4!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - @ instruction: 0x4602ff1d │ │ │ │ + strmi pc, [r2], -r1, asr #30 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xd539f0 │ │ │ │ + blx 0xad3944 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe87f0 │ │ │ │ - sbfx pc, r7, #25, #5 │ │ │ │ + sbfx pc, r3, #25, #5 │ │ │ │ strb r3, [sp, r2, lsl #4] │ │ │ │ - ldrdeq r8, [r7], sl │ │ │ │ + addeq r8, r7, r6, lsl #17 │ │ │ │ mrrcvs 13, 0, r6, fp, cr3 │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -138558,70 +138515,70 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d047 │ │ │ │ @ instruction: 0xf2c07690 │ │ │ │ @ instruction: 0xf08b2695 │ │ │ │ - @ instruction: 0xf640f8f3 │ │ │ │ + @ instruction: 0xf640f8e9 │ │ │ │ strmi r7, [r0], r8, ror #4 │ │ │ │ @ instruction: 0xf08f6831 │ │ │ │ - @ instruction: 0xf08bfa0f │ │ │ │ - ldmdavs r1!, {r0, r1, r7, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bfa05 │ │ │ │ + ldmdavs r1!, {r0, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ @ instruction: 0xf0916270 │ │ │ │ - movwcs pc, #6527 @ 0x197f @ │ │ │ │ + movwcs pc, #6517 @ 0x1975 @ │ │ │ │ @ instruction: 0x4629221a │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - @ instruction: 0xf08bfc57 │ │ │ │ - @ instruction: 0xf8d6f875 │ │ │ │ + @ instruction: 0xf08bfc4d │ │ │ │ + @ instruction: 0xf8d6f86b │ │ │ │ stmiavs r1!, {ip, pc} │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ - mcr2 7, 6, pc, cr2, cr7, {6} @ │ │ │ │ + mcr2 7, 7, pc, cr6, cr7, {6} @ │ │ │ │ strmi r4, [r2], -r9, asr #12 │ │ │ │ @ instruction: 0xf0914638 │ │ │ │ - blmi 0x6d5e10 │ │ │ │ + blmi 0x6d5d3c │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsmi pc, ip, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [sp], #-2259 @ 0xfffff72d │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ ldrtmi r9, [fp], #-1281 @ 0xfffffaff │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r1, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r0, r4, lsr #16 │ │ │ │ @ instruction: 0xf7d76835 │ │ │ │ - strmi pc, [r2], -r3, lsr #29 │ │ │ │ + strmi pc, [r2], -r7, asr #29 │ │ │ │ strtmi fp, [r9], -ip, lsl #19 │ │ │ │ @ instruction: 0xf0914638 │ │ │ │ - mulcs r1, r3, r9 │ │ │ │ + andcs pc, r1, r9, lsl #19 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - mrrc2 7, 15, pc, ip, cr14 @ │ │ │ │ + mrrc2 7, 15, pc, r8, cr14 @ │ │ │ │ andcc lr, r2, #43778048 @ 0x29c0000 │ │ │ │ svclt 0x0000e7eb │ │ │ │ - addeq r8, r7, r8, ror #13 │ │ │ │ + umulleq r8, r7, r4, r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ @ instruction: 0xf8d0b083 │ │ │ │ strmi r5, [r7], -r8, lsr #1 │ │ │ │ ldcvs 6, cr4, [r8], {20} │ │ │ │ @ instruction: 0xf0109101 │ │ │ │ tstle r6, r0, ror r0 │ │ │ │ cmple fp, r0, lsl #26 │ │ │ │ ldrdcc pc, [ip], r7 @ │ │ │ │ - blcs 0xa919c │ │ │ │ + blcs 0xa90f0 │ │ │ │ @ instruction: 0xf8d7d156 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ qaddcs sp, r8, r0 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r0, #-292] @ 0xfffffedc │ │ │ │ @@ -138631,67 +138588,67 @@ │ │ │ │ svceq 0x0018f016 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf1030a00 │ │ │ │ movwls r0, #769 @ 0x301 │ │ │ │ @ instruction: 0x469abf18 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ - @ instruction: 0xfff8f08a │ │ │ │ + @ instruction: 0xffeef08a │ │ │ │ @ instruction: 0xf08a4681 │ │ │ │ - shsub8mi pc, r1, r5 @ │ │ │ │ + ldrtmi pc, [r1], -fp, ror #31 @ │ │ │ │ @ instruction: 0xf8d74680 │ │ │ │ andcs fp, r0, r0 │ │ │ │ @ instruction: 0xf024e00a │ │ │ │ @ instruction: 0xf8d70207 │ │ │ │ stccc 0, cr11, [r1, #-0] │ │ │ │ vmin.u32 d20, d3, d17 │ │ │ │ @ instruction: 0xf1ba0402 │ │ │ │ eorle r0, pc, r0, lsl #30 │ │ │ │ - mrc2 7, 1, pc, cr6, cr7, {6} │ │ │ │ + mrc2 7, 2, pc, cr10, cr7, {6} │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf0914648 │ │ │ │ - blls 0x115cf8 │ │ │ │ + blls 0x115c24 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf8d74798 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - ldrbmi pc, [r9], -r7, lsr #28 @ │ │ │ │ + ldrbmi pc, [r9], -fp, asr #28 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf93cf091 │ │ │ │ - bl 0x33e59c │ │ │ │ + @ instruction: 0xf932f091 │ │ │ │ + bl 0x33e4f0 │ │ │ │ andcs r0, r0, r6, lsl #4 │ │ │ │ vsub.i32 , q9, │ │ │ │ stccs 6, cr0, [r0, #-8] │ │ │ │ ldrdcs sp, [r1], -r5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - sbfx pc, r9, #23, #7 │ │ │ │ + sbfx pc, r5, #23, #7 │ │ │ │ @ instruction: 0xf0249b00 │ │ │ │ stmiane r3!, {r0, r1, r2, r9}^ │ │ │ │ movweq pc, #28675 @ 0x7003 @ │ │ │ │ - b 0x1171acc │ │ │ │ + b 0x1171a20 │ │ │ │ andcs r0, r0, r2, lsl #8 │ │ │ │ @ instruction: 0xf7d74621 │ │ │ │ - @ instruction: 0x4631fdff │ │ │ │ + ldrtmi pc, [r1], -r3, lsr #28 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf914f091 │ │ │ │ + @ instruction: 0xf90af091 │ │ │ │ rscle r3, fp, #1, 26 @ 0x40 │ │ │ │ ldrb r2, [sp, r1] │ │ │ │ @ instruction: 0x469a461d │ │ │ │ ldr r9, [pc, r0, lsl #6] │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ @ instruction: 0xe79b469a │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r0, r5, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebeec14 │ │ │ │ + bl 0xfebeeb68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r0, ror #31 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #16 │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ @ instruction: 0xf8d0d409 │ │ │ │ @@ -138700,340 +138657,340 @@ │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdblt r0!, {r0, r1, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d0f2 │ │ │ │ @ instruction: 0xf2c07690 │ │ │ │ @ instruction: 0xf08a2695 │ │ │ │ - strmi pc, [r5], -r7, ror #30 │ │ │ │ - @ instruction: 0xff98f08a │ │ │ │ + @ instruction: 0x4605ff5d │ │ │ │ + @ instruction: 0xff8ef08a │ │ │ │ ldmdavs r7!, {r0, r5, r7, fp, sp, lr} │ │ │ │ andcs r4, r0, r0, lsl #13 │ │ │ │ - ldc2 7, cr15, [r2, #860]! @ 0x35c │ │ │ │ + ldc2l 7, cr15, [r6, #860] @ 0x35c │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf0914628 │ │ │ │ - @ instruction: 0xf08af85b │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08af851 │ │ │ │ + ldmdavs r1!, {r0, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08f4607 │ │ │ │ - blmi 0x655e00 │ │ │ │ + blmi 0x655d2c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2081 @ 0xfffff7df │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmdbne r3, {r0, r1, r2, r4, sl, lr}^ │ │ │ │ strbmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf64ab9c1 │ │ │ │ vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - cdp2 0, 6, cr15, cr10, cr11, {4} │ │ │ │ + cdp2 0, 6, cr15, cr0, cr11, {4} │ │ │ │ andcs r6, r1, r1, ror #16 │ │ │ │ @ instruction: 0xf7d76834 │ │ │ │ - strmi pc, [r2], -sp, lsl #27 │ │ │ │ + @ instruction: 0x4602fdb1 │ │ │ │ strtmi r4, [r1], -r0, asr #12 │ │ │ │ - blx 0x1ed3d12 │ │ │ │ + blx 0x1c53c66 │ │ │ │ @ instruction: 0x4610e7b8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ orrsmi pc, r0, sl, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - ubfx pc, r1, #28, #6 │ │ │ │ - @ instruction: 0x008784be │ │ │ │ + strb pc, [r5, r7, asr #28]! @ │ │ │ │ + addeq r8, r7, sl, ror #10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebeecf8 │ │ │ │ + bl 0xfebeec4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-896] @ 0xfffffc80 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ suble r6, sp, r0, ror r3 │ │ │ │ @ instruction: 0xf4136c53 │ │ │ │ suble r0, pc, r0, ror r3 @ │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ @ instruction: 0xb3a8facf │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - @ instruction: 0xff00f08a │ │ │ │ + cdp2 0, 15, cr15, cr6, cr10, {4} │ │ │ │ strmi r6, [r5], -r1, lsr #17 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - stc2l 7, cr15, [lr, #-860] @ 0xfffffca4 │ │ │ │ + ldc2l 7, cr15, [r2, #-860]! @ 0xfffffca4 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0904639 │ │ │ │ - @ instruction: 0xf08afff7 │ │ │ │ - @ instruction: 0xf640ff5b │ │ │ │ + @ instruction: 0xf08affed │ │ │ │ + @ instruction: 0xf640ff51 │ │ │ │ ldmdavs r1!, {r2, r3, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf08f4607 │ │ │ │ - blmi 0x8d5d38 │ │ │ │ + blmi 0x8d5c64 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdavs r2!, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ strtmi r4, [fp], #-1055 @ 0xfffffbe1 │ │ │ │ - bllt 0x193d770 │ │ │ │ + bllt 0x193d6c4 │ │ │ │ msrvc R12_usr, sl │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 0, cr15, cr6, cr11, {4} │ │ │ │ + ldc2l 0, cr15, [ip, #556]! @ 0x22c │ │ │ │ andcs r6, r0, r1, ror #16 │ │ │ │ @ instruction: 0xf7d76834 │ │ │ │ - strmi pc, [r2], -r9, lsr #26 │ │ │ │ + strmi pc, [r2], -sp, asr #26 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf83ef091 │ │ │ │ + @ instruction: 0xf834f091 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale pc!, {r1, r9, fp, sp} @ │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - blx 0xff655bc0 │ │ │ │ + blx 0xff555b14 │ │ │ │ @ instruction: 0xf64ae7ad │ │ │ │ vsra.s64 d21, d8, #64 │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - @ instruction: 0xe7d1fdd9 │ │ │ │ - strdeq r8, [r7], r8 @ │ │ │ │ + ldrb pc, [r1, pc, asr #27] @ │ │ │ │ + addeq r8, r7, r4, lsr #9 │ │ │ │ ldcvs 13, cr6, [r2], {2} │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ stmdale r6, {r1, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ push {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ vst1.64 {d20}, [pc :256], r0 │ │ │ │ - bl 0xfebeee04 │ │ │ │ + bl 0xfebeed58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd8 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ vaddl.u8 , d17, d2 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r1, ror r0 │ │ │ │ - blx 0x1555c1c │ │ │ │ + blx 0x1555b70 │ │ │ │ rsble r2, r1, r0, lsl #16 │ │ │ │ ldmvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - cdp2 0, 8, cr15, cr2, cr10, {4} │ │ │ │ + cdp2 0, 7, cr15, cr8, cr10, {4} │ │ │ │ strmi r6, [r7], -r1, lsr #16 │ │ │ │ @ instruction: 0xf8d82000 │ │ │ │ @ instruction: 0xf7d75000 │ │ │ │ - strmi pc, [r2], -pc, asr #25 │ │ │ │ + @ instruction: 0x4602fcf3 │ │ │ │ @ instruction: 0x46294638 │ │ │ │ svcge 0x0070ee1d │ │ │ │ - @ instruction: 0xff76f090 │ │ │ │ - cdp2 0, 13, cr15, cr10, cr10, {4} │ │ │ │ + @ instruction: 0xff6cf090 │ │ │ │ + cdp2 0, 13, cr15, cr0, cr10, {4} │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08e4681 │ │ │ │ - vrecps.f32 , q14, │ │ │ │ - vbic.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + vmax.f32 , q14, │ │ │ │ + vsubw.s8 q8, q8, d12 │ │ │ │ ldmvc r8, {r0, r1, r4, r5, r8, r9}^ │ │ │ │ - blx 0x853e9a │ │ │ │ + blx 0x5d3dee │ │ │ │ @ instruction: 0xf08a4606 │ │ │ │ - blmi 0x9d75f8 │ │ │ │ + blmi 0x9d7524 │ │ │ │ ldrbtmi r4, [fp], #-1541 @ 0xfffff9fb │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ ldmibne r3, {r0, r1, sp} │ │ │ │ strbtpl pc, [r4], r8, asr #4 @ │ │ │ │ ldreq pc, [r4], r0, asr #5 │ │ │ │ tsteq r9, r2, lsl #22 │ │ │ │ strmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ ldmdavs r0!, {r0, r4, r5, r9, sl, lr} │ │ │ │ - ldc2l 0, cr15, [sl, #-556]! @ 0xfffffdd4 │ │ │ │ + ldc2l 0, cr15, [r0, #-556]! @ 0xfffffdd4 │ │ │ │ @ instruction: 0xf6474b1b │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ ldmibne r3, {r0, r1, sp}^ │ │ │ │ andls r4, r0, #1241513984 @ 0x4a000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [sl, #-556]! @ 0xfffffdd4 │ │ │ │ + stc2l 0, cr15, [r0, #-556]! @ 0xfffffdd4 │ │ │ │ @ instruction: 0x46314b14 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ strbmi r1, [sl], #-2387 @ 0xfffff6ad │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08b6830 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - @ instruction: 0x4602fc7f │ │ │ │ + strmi pc, [r2], -r3, lsr #25 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff94f090 │ │ │ │ + @ instruction: 0xff8af090 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe87f0 │ │ │ │ - @ instruction: 0xe78dfa39 │ │ │ │ - addeq r8, r7, r2, ror #5 │ │ │ │ - @ instruction: 0x008782b6 │ │ │ │ - umulleq r8, r7, ip, r2 │ │ │ │ + @ instruction: 0xe78dfa35 │ │ │ │ + addeq r8, r7, lr, lsl #7 │ │ │ │ + addeq r8, r7, r2, ror #6 │ │ │ │ + addeq r8, r7, r8, asr #6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r2, lsl #26 │ │ │ │ - blvs 0xfe569558 │ │ │ │ + blvs 0xfe5694ac │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 5, sp, r3, cr6 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmdavs r3!, {r3, r4, r6, ip, lr, pc} │ │ │ │ stmiavs r3!, {r0, r1, r4, r8, ip, sp, pc}^ │ │ │ │ cmple r3, r0, lsl #22 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r6, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d037 │ │ │ │ @ instruction: 0xf2c07690 │ │ │ │ @ instruction: 0xf08a2695 │ │ │ │ - strmi pc, [r5], -r9, ror #27 │ │ │ │ - stc2l 0, cr15, [r6, #552]! @ 0x228 │ │ │ │ + @ instruction: 0x4605fddf │ │ │ │ + ldc2l 0, cr15, [ip, #552] @ 0x228 │ │ │ │ @ instruction: 0xf8d668a1 │ │ │ │ strmi r8, [r7], -r0 │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - @ instruction: 0x4641fc33 │ │ │ │ + @ instruction: 0x4641fc57 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - mrc2 0, 4, pc, cr4, cr0, {4} │ │ │ │ + mcr2 0, 4, pc, cr10, cr0, {4} @ │ │ │ │ stmdacs r0, {r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf8d6d13c │ │ │ │ stmiavs r1!, {pc}^ │ │ │ │ - stc2 7, cr15, [r6], #-860 @ 0xfffffca4 │ │ │ │ + mcrr2 7, 13, pc, sl, cr7 @ │ │ │ │ strmi r4, [r2], -r1, asr #12 │ │ │ │ @ instruction: 0xf0904638 │ │ │ │ - blmi 0x9177b8 │ │ │ │ + blmi 0x9176e4 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2146 @ 0xfffff79e │ │ │ │ ldmdavs r0!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ stmdbne fp, {r0, r3, r6, r7, fp, ip, lr}^ │ │ │ │ strmi r4, [r8], #-1039 @ 0xfffffbf1 │ │ │ │ vcge.s8 , , q5 │ │ │ │ vmla.f d18, d16, d0[0] │ │ │ │ stmib sp, {r2, r4, r7, r8}^ │ │ │ │ andcs r7, r0, #0 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - andcs pc, r1, pc, lsl #26 │ │ │ │ + andcs pc, r1, r5, lsl #26 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale r6!, {r1, r9, fp, sp} │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - @ instruction: 0xe7a8f9bb │ │ │ │ + @ instruction: 0xe7a8f9b7 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - cdp2 0, 13, cr15, cr6, cr14, {4} │ │ │ │ + cdp2 0, 12, cr15, cr12, cr14, {4} │ │ │ │ vabd.s8 q15, , │ │ │ │ vmla.f d20, d0, d0[3] │ │ │ │ mulls r1, r4, r1 │ │ │ │ strls r6, [r0, -r8, lsl #16] │ │ │ │ - stc2l 0, cr15, [r4], #556 @ 0x22c │ │ │ │ + ldc2l 0, cr15, [sl], {139} @ 0x8b │ │ │ │ ldrb r2, [r3, r1] │ │ │ │ - @ instruction: 0x008781b6 │ │ │ │ + addeq r8, r7, r2, ror #4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r2, lsl #26 │ │ │ │ - blvs 0xfe56966c │ │ │ │ + blvs 0xfe5695c0 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 7, sp, r3, cr12 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8d0d07e │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ addhi pc, r1, r0 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d061 │ │ │ │ @ instruction: 0xf2c07890 │ │ │ │ @ instruction: 0xf08a2895 │ │ │ │ - stmdavs r1!, {r0, r1, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ ldrdpl pc, [r0], -r8 │ │ │ │ - blx 0xfecd5dda │ │ │ │ + blx 0xff5d5d2e │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ cdp 6, 1, cr4, cr13, cr9, {1} │ │ │ │ @ instruction: 0xf090af70 │ │ │ │ - @ instruction: 0xf08afe0f │ │ │ │ - @ instruction: 0xf8d8fdbb │ │ │ │ + @ instruction: 0xf08afe05 │ │ │ │ + @ instruction: 0xf8d8fdb1 │ │ │ │ @ instruction: 0xf6401000 │ │ │ │ strmi r7, [r1], ip, lsl #5 │ │ │ │ - cdp2 0, 13, cr15, cr6, cr14, {4} │ │ │ │ - teqpne ip, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ + cdp2 0, 12, cr15, cr12, cr14, {4} │ │ │ │ + orreq pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf08b78d8 │ │ │ │ - @ instruction: 0x4606f9ff │ │ │ │ - stc2l 0, cr15, [r2, #-552] @ 0xfffffdd8 │ │ │ │ + @ instruction: 0x4606f9f5 │ │ │ │ + ldc2 0, cr15, [r8, #-552]! @ 0xfffffdd8 │ │ │ │ strmi r4, [r5], -fp, lsr #22 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ vmul.i8 d17, d24, d3 │ │ │ │ vmlsl.s , d16, d0[5] │ │ │ │ - bl 0x119918 │ │ │ │ + bl 0x11986c │ │ │ │ tstls r0, r9, lsl #2 │ │ │ │ ldrtmi r4, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf08b6830 │ │ │ │ - blmi 0x997044 │ │ │ │ + blmi 0x996f70 │ │ │ │ orrcs pc, ip, r7, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ strbmi r1, [sl], #-2515 @ 0xfffff62d │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - blmi 0x7d7024 │ │ │ │ + blmi 0x7d6f50 │ │ │ │ ldrbtmi r4, [fp], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ ldmdbne r3, {r0, r1, sp}^ │ │ │ │ andls r4, r0, #1241513984 @ 0x4a000000 │ │ │ │ ldmdavs r0!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2 0, cr15, [lr], #-556 @ 0xfffffdd4 │ │ │ │ + ldc2 0, cr15, [r4], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0xf8d86861 │ │ │ │ andcs r4, r0, r0 │ │ │ │ - blx 0x18d5e7a │ │ │ │ + blx 0xfe1d5dce │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0904638 │ │ │ │ - andcs pc, r1, r5, ror lr @ │ │ │ │ + andcs pc, r1, fp, ror #28 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmle r0, {r1, r9, fp, sp} │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe87f0 │ │ │ │ - ldrb pc, [lr, -fp, lsl #18]! @ │ │ │ │ - addeq r8, r7, r4, lsr #1 │ │ │ │ - addeq r8, r7, r8, ror r0 │ │ │ │ - addeq r8, r7, lr, asr r0 │ │ │ │ + ldrb pc, [lr, -r7, lsl #18]! @ │ │ │ │ + addeq r8, r7, r0, asr r1 │ │ │ │ + addeq r8, r7, r4, lsr #2 │ │ │ │ + addeq r8, r7, sl, lsl #2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r4, lsl #26 │ │ │ │ @ instruction: 0xf4126c22 │ │ │ │ subsle r6, r0, r0, ror r3 │ │ │ │ @@ -139046,49 +139003,49 @@ │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r8, asr #32 │ │ │ │ @ instruction: 0xf88af7ff │ │ │ │ @ instruction: 0xf646b380 │ │ │ │ @ instruction: 0xf2c07490 │ │ │ │ @ instruction: 0xf08a2495 │ │ │ │ - strmi pc, [r7], -pc, ror #25 │ │ │ │ - ldc2 0, cr15, [r8], #552 @ 0x228 │ │ │ │ + strmi pc, [r7], -r5, ror #25 │ │ │ │ + stc2 0, cr15, [lr], #552 @ 0x228 │ │ │ │ @ instruction: 0xf8d46829 │ │ │ │ strmi r8, [r6], -r0 │ │ │ │ @ instruction: 0xf7d72001 │ │ │ │ - strbmi pc, [r1], -r5, lsl #22 @ │ │ │ │ + strbmi pc, [r1], -r9, lsr #22 @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf850f091 │ │ │ │ + @ instruction: 0xf846f091 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdavs r0!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpne r0, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ ldmibne r3, {ip, pc}^ │ │ │ │ stmdavs r8, {r1, r4, r5, sl, lr} │ │ │ │ - blx 0xff25422e │ │ │ │ + blx 0xfefd4182 │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - strtmi pc, [r1], -r9, ror #21 │ │ │ │ + strtmi pc, [r1], -sp, lsl #22 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2l 0, cr15, [lr, #576]! @ 0x240 │ │ │ │ + ldc2l 0, cr15, [r4, #576]! @ 0x240 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - @ instruction: 0xf89af7fe │ │ │ │ + @ instruction: 0xf896f7fe │ │ │ │ svclt 0x0000e7b6 │ │ │ │ - addeq r7, r7, r4, ror pc │ │ │ │ + addeq r8, r7, r0, lsr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ ldrdmi pc, [r8], r0 @ │ │ │ │ addlt r4, r5, r7, lsl #12 │ │ │ │ @@ -139096,15 +139053,15 @@ │ │ │ │ @ instruction: 0xf0134615 │ │ │ │ tstle r2, lr │ │ │ │ @ instruction: 0x06d24332 │ │ │ │ @ instruction: 0xf013d464 │ │ │ │ tstle r6, r0, ror r0 │ │ │ │ cmple pc, r0, lsl #24 │ │ │ │ ldrdcc pc, [ip], r7 @ │ │ │ │ - blcs 0xa9908 │ │ │ │ + blcs 0xa985c │ │ │ │ @ instruction: 0xf8d7d15a │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ qaddcs sp, ip, r0 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stmdacs r0, {r0, r1, r4, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r0], {77} @ 0x4d │ │ │ │ @@ -139114,60 +139071,60 @@ │ │ │ │ svceq 0x000cf016 │ │ │ │ cmneq r3, #323584 @ 0x4f000 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ svclt 0x00089303 │ │ │ │ movwls r2, #4864 @ 0x1300 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ - stc2l 0, cr15, [r6], #-552 @ 0xfffffdd8 │ │ │ │ + mrrc2 0, 8, pc, ip, cr10 @ │ │ │ │ @ instruction: 0xf08a4681 │ │ │ │ - ldrtmi pc, [r1], -r3, ror #24 @ │ │ │ │ + @ instruction: 0x4631fc59 │ │ │ │ ldrdge pc, [r0], -r7 │ │ │ │ andcs r4, r1, r0, lsl #13 │ │ │ │ - blx 0x1fd6040 │ │ │ │ + blx 0xfe8d5f94 │ │ │ │ @ instruction: 0x46024651 │ │ │ │ @ instruction: 0xf0904648 │ │ │ │ - blls 0x11800c │ │ │ │ + blls 0x117f38 │ │ │ │ ldrtmi r4, [r3], #-1706 @ 0xfffff956 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ and r9, sp, r2, lsl #6 │ │ │ │ @ instruction: 0x3c019a01 │ │ │ │ cmnlt sl, #3997696 @ 0x3d0000 │ │ │ │ - b 0x113e910 │ │ │ │ + b 0x113e864 │ │ │ │ @ instruction: 0xf7d70a03 │ │ │ │ - strtmi pc, [r9], -r7, ror #20 │ │ │ │ + strtmi pc, [r9], -fp, lsl #21 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xffb2f090 │ │ │ │ + @ instruction: 0xffa8f090 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ ldmdavs sp!, {r3, r4, r6, r7, r8, r9, sl, lr} │ │ │ │ andcs r4, r1, r1, asr r6 │ │ │ │ - blx 0x1756084 │ │ │ │ + blx 0x2055fd8 │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0914640 │ │ │ │ - andcs pc, r1, r5, asr #16 │ │ │ │ + andcs pc, r1, fp, lsr r8 @ │ │ │ │ movweq pc, #12326 @ 0x3026 @ │ │ │ │ stccs 6, cr4, [r0], {49} @ 0x31 │ │ │ │ ldrdcs sp, [r1], -lr │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - str pc, [r2, pc, lsl #16]! │ │ │ │ + str pc, [r2, fp, lsl #16]! │ │ │ │ movwls r4, #13852 @ 0x361c │ │ │ │ ldr r9, [r1, r1, lsl #6]! │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ - bl 0x1e9abc │ │ │ │ + bl 0x1e9a10 │ │ │ │ ldmdavs lr!, {r0, r3, r8, r9} │ │ │ │ vhadd.u32 d18, d3, d1 │ │ │ │ strtmi r0, [r9], -r1, lsl #10 │ │ │ │ - blx 0xd560d4 │ │ │ │ + blx 0x1656028 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf0914640 │ │ │ │ - stccc 8, cr15, [r1], {29} │ │ │ │ + stccc 8, cr15, [r1], {19} │ │ │ │ andcs sp, r1, pc, ror #5 │ │ │ │ movwcs lr, #2010 @ 0x7da │ │ │ │ movwls r9, #4867 @ 0x1303 │ │ │ │ svclt 0x0000e798 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ mvnseq pc, #19 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ @@ -139183,67 +139140,67 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r8, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d038 │ │ │ │ @ instruction: 0xf2c07690 │ │ │ │ @ instruction: 0xf08a2695 │ │ │ │ - @ instruction: 0xf640fc11 │ │ │ │ + @ instruction: 0xf640fc07 │ │ │ │ strmi r7, [r7], -r8, ror #4 │ │ │ │ @ instruction: 0xf08e6831 │ │ │ │ - @ instruction: 0xf08afd2d │ │ │ │ - @ instruction: 0xf8d6fba1 │ │ │ │ + @ instruction: 0xf08afd23 │ │ │ │ + @ instruction: 0xf8d6fb97 │ │ │ │ strmi r8, [r5], -r0 │ │ │ │ andcs r6, r0, r1, ror #17 │ │ │ │ - @ instruction: 0xf9eef7d7 │ │ │ │ + blx 0x5560b0 │ │ │ │ strmi r4, [r2], -r1, asr #12 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - blmi 0x9d7468 │ │ │ │ + blmi 0x9d7394 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2146 @ 0xfffff79e │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - ldrmi r6, [pc], #-2081 @ 0x9821c │ │ │ │ + ldrmi r6, [pc], #-2081 @ 0x98170 │ │ │ │ strls r4, [r0, -fp, lsr #8] │ │ │ │ movtlt fp, #43777 @ 0xab01 │ │ │ │ mvnsne pc, sl, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfebd4460 │ │ │ │ + blx 0xfe9543b4 │ │ │ │ andcs r6, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf7d76834 │ │ │ │ - strmi pc, [r2], -pc, asr #19 │ │ │ │ + @ instruction: 0x4602f9f3 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ - stc2l 0, cr15, [r4], #576 @ 0x240 │ │ │ │ + ldc2l 0, cr15, [sl], {144} @ 0x90 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fd81f0 │ │ │ │ - ldr pc, [r6, r9, lsl #31]! │ │ │ │ + ldr pc, [r6, r5, lsl #31]! │ │ │ │ vrhadd.s8 d27, d26, d10 │ │ │ │ vmla.f d22, d16, d0[5] │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - ldrb pc, [sp, fp, lsl #21] @ │ │ │ │ + ldrb pc, [sp, r1, lsl #21] @ │ │ │ │ orrcc pc, r8, sl, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfe1544b4 │ │ │ │ + blx 0x1ed4408 │ │ │ │ @ instruction: 0xf64ae7d4 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - @ instruction: 0xe7cbfa79 │ │ │ │ - addeq r7, r7, r6, asr #26 │ │ │ │ + strb pc, [fp, pc, ror #20] @ │ │ │ │ + strdeq r7, [r7], r2 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r2, r5, r6, ip, lr, pc} │ │ │ │ vst2. {d20-d23}, [pc :256], r0 │ │ │ │ - bl 0xfebef4b4 │ │ │ │ + bl 0xfebef408 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r3], r8 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #17 │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ @ instruction: 0xf8d0d409 │ │ │ │ @@ -139252,65 +139209,65 @@ │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdblt r0!, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fd83f0 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d0f2 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ @ instruction: 0xf08a2795 │ │ │ │ - @ instruction: 0xf640fb7f │ │ │ │ + @ instruction: 0xf640fb75 │ │ │ │ strmi r7, [r6], -r8, ror #4 │ │ │ │ @ instruction: 0xf08e6839 │ │ │ │ - @ instruction: 0xf08afc9b │ │ │ │ - strmi pc, [r5], -r3, asr #22 │ │ │ │ - blx 0x3d4546 │ │ │ │ + @ instruction: 0xf08afc91 │ │ │ │ + @ instruction: 0x4605fb39 │ │ │ │ + blx 0x15449a │ │ │ │ ldrdls pc, [r0], -r7 │ │ │ │ strmi r6, [r0], r1, ror #17 │ │ │ │ @ instruction: 0xf7d72001 │ │ │ │ - @ instruction: 0x4649f959 │ │ │ │ + @ instruction: 0x4649f97d │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - mcr2 0, 5, pc, cr4, cr0, {4} @ │ │ │ │ + mrc2 0, 4, pc, cr10, cr0, {4} │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmib r4, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmpl r2, {ip}^ │ │ │ │ ldmdbne r3, {r1, r2, r4, sl, lr}^ │ │ │ │ strbmi r9, [r2], #-1536 @ 0xfffffa00 │ │ │ │ movwlt fp, #35273 @ 0x89c9 │ │ │ │ cmnpne r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - stmiavs r1!, {r0, r1, r2, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmdavs ip!, {sp} │ │ │ │ - @ instruction: 0xf93af7d7 │ │ │ │ + @ instruction: 0xf95ef7d7 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0904621 │ │ │ │ - ldr pc, [r5, pc, asr #24]! │ │ │ │ + ldr pc, [r5, r5, asr #24]! │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cmnlt r8, r0, ror r7 │ │ │ │ msrvs (UNDEF: 96), sl │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - @ instruction: 0xe7e4f9fd │ │ │ │ + @ instruction: 0xe7e4f9f3 │ │ │ │ tstpcc r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - @ instruction: 0xe7dcf9f5 │ │ │ │ + ldrb pc, [ip, fp, ror #19] @ │ │ │ │ mvnvc pc, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - ldrb pc, [r4, sp, ror #19] @ │ │ │ │ - addeq r7, r7, lr, lsl ip │ │ │ │ + ldrb pc, [r4, r3, ror #19] @ │ │ │ │ + addeq r7, r7, sl, asr #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebef5c0 │ │ │ │ + bl 0xfebef514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #-896] @ 0xfffffc80 │ │ │ │ stcvs 0, cr11, [r3], #-524 @ 0xfffffdf4 │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ stcvs 0, cr13, [r2], #348 @ 0x15c │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ ldmdble r2, {r1, r9, fp, sp}^ │ │ │ │ @@ -139323,51 +139280,51 @@ │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r9, asr #32 │ │ │ │ mcr2 7, 3, pc, cr0, cr14, {7} @ │ │ │ │ @ instruction: 0xf646b398 │ │ │ │ @ instruction: 0xf2c07690 │ │ │ │ @ instruction: 0xf08a2695 │ │ │ │ - stmdavs r9!, {r0, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf7d76837 │ │ │ │ - @ instruction: 0x4602f8df │ │ │ │ + strmi pc, [r2], -r3, lsl #18 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ - mcr2 0, 1, pc, cr10, cr0, {4} @ │ │ │ │ - blx 0xffbd4654 │ │ │ │ + mcr2 0, 1, pc, cr0, cr0, {4} @ │ │ │ │ + blx 0xff9545a8 │ │ │ │ @ instruction: 0xf6406831 │ │ │ │ strmi r7, [r7], -r8, ror #4 │ │ │ │ - stc2 0, cr15, [r8], {142} @ 0x8e │ │ │ │ + blx 0x545c6 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf6472f70 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ smladls r0, pc, r4, r4 @ │ │ │ │ stmdavs r8, {r0, r1, r5, sl, lr} │ │ │ │ @ instruction: 0xf08b461a │ │ │ │ - stmdavs r9!, {r0, r3, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r5, lsr r8 │ │ │ │ - @ instruction: 0xf8bcf7d7 │ │ │ │ + @ instruction: 0xf8e0f7d7 │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0904620 │ │ │ │ - andcs pc, r1, r7, lsr #29 │ │ │ │ + mulcs r1, sp, lr │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fdbdf0 │ │ │ │ - ldr pc, [r5, pc, ror #28]! │ │ │ │ - addeq r7, r7, r2, lsl fp │ │ │ │ + ldr pc, [r5, fp, ror #28]! │ │ │ │ + @ instruction: 0x00877bbe │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebef6a4 │ │ │ │ + bl 0xfebef5f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #-896] @ 0xfffffc80 │ │ │ │ stcvs 0, cr11, [r3], #-524 @ 0xfffffdf4 │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ stcvs 0, cr13, [r2], #348 @ 0x15c │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ ldmdble r2, {r1, r9, fp, sp}^ │ │ │ │ @@ -139380,127 +139337,127 @@ │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r9, asr #32 │ │ │ │ stc2l 7, cr15, [lr, #1016]! @ 0x3f8 │ │ │ │ @ instruction: 0xf646b398 │ │ │ │ @ instruction: 0xf2c07690 │ │ │ │ @ instruction: 0xf08a2695 │ │ │ │ - stmdavs r9!, {r0, r1, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf7d76837 │ │ │ │ - strmi pc, [r2], -sp, ror #16 │ │ │ │ + @ instruction: 0x4602f891 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ - ldc2 0, cr15, [r8, #576]! @ 0x240 │ │ │ │ - blx 0x1f54738 │ │ │ │ + stc2 0, cr15, [lr, #576]! @ 0x240 │ │ │ │ + blx 0x1cd468c │ │ │ │ @ instruction: 0xf6406831 │ │ │ │ strmi r7, [r7], -r8, ror #4 │ │ │ │ - blx 0xfe654756 │ │ │ │ + blx 0xfe3d46aa │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf6472f70 │ │ │ │ vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ smladls r0, pc, r4, r4 @ │ │ │ │ stmdavs r8, {r0, r1, r5, sl, lr} │ │ │ │ @ instruction: 0xf08b461a │ │ │ │ - stmdavs r9!, {r0, r1, r2, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r2, r3, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r5, lsr r8 │ │ │ │ - @ instruction: 0xf84af7d7 │ │ │ │ + @ instruction: 0xf86ef7d7 │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0904620 │ │ │ │ - andcs pc, r1, r5, lsr lr @ │ │ │ │ + andcs pc, r1, fp, lsr #28 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fdbdf0 │ │ │ │ - @ instruction: 0xe7b5fdfd │ │ │ │ - addeq r7, r7, lr, lsr #20 │ │ │ │ + @ instruction: 0xe7b5fdf9 │ │ │ │ + ldrdeq r7, [r7], sl │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r2, lsl #26 │ │ │ │ - blvs 0xfe569dc8 │ │ │ │ + blvs 0xfe569d1c │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 5, sp, r3, cr2 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8d0d054 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ qaddcs sp, r7, r0 │ │ │ │ stc2 7, cr15, [r6, #1016] @ 0x3f8 │ │ │ │ eorsle r2, r8, r0, lsl #16 │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - blx 0x8547f0 │ │ │ │ + blx 0x5d4744 │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - blx 0xf5480e │ │ │ │ - @ instruction: 0xf9aef08a │ │ │ │ + blx 0xcd4762 │ │ │ │ + @ instruction: 0xf9a4f08a │ │ │ │ ldrdhi pc, [r0], -r6 │ │ │ │ stmiavs r1!, {r0, r2, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf7d62000 │ │ │ │ - @ instruction: 0x4641fffb │ │ │ │ + @ instruction: 0xf7d72000 │ │ │ │ + @ instruction: 0x4641f81f │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0x17d4830 │ │ │ │ + blx 0x1554784 │ │ │ │ vnmls.f64 d4, d13, d27 │ │ │ │ stmdavs r2!, {r4, r5, r6, r8, r9, sl, fp, ip}^ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdavs r1!, {r0, r1, r3, r6, r7, fp, ip, lr} │ │ │ │ strtmi r4, [fp], #-1055 @ 0xfffffbe1 │ │ │ │ - bllt 0x1efe208 │ │ │ │ + bllt 0x1efe15c │ │ │ │ @ instruction: 0xf64ab3c2 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - stmiavs r1!, {r0, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r1, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldmdavs r4!, {sp} │ │ │ │ - @ instruction: 0xffdcf7d6 │ │ │ │ + @ instruction: 0xf800f7d7 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0904621 │ │ │ │ - strdcs pc, [r1], -r1 │ │ │ │ + andcs pc, r1, r7, ror #21 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale sl!, {r1, r9, fp, sp} │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fd81f0 │ │ │ │ - str pc, [r7, r7, lsl #27]! │ │ │ │ + str pc, [r7, r3, lsl #27]! │ │ │ │ vrhadd.s8 d27, d26, d10 │ │ │ │ vmla.f d23, d0, d0[6] │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - strb pc, [lr, r9, lsl #17] @ │ │ │ │ + @ instruction: 0xe7cef87f │ │ │ │ tstpmi ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf880f08b │ │ │ │ + @ instruction: 0xf876f08b │ │ │ │ @ instruction: 0xf64ae7c5 │ │ │ │ vsra.s64 q8, q10, #64 │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - @ instruction: 0xe7bcf877 │ │ │ │ - addeq r7, r7, r0, ror #18 │ │ │ │ + ldr pc, [ip, sp, ror #16]! │ │ │ │ + addeq r7, r7, ip, lsl #20 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r0, r2, r5, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebef8b8 │ │ │ │ + bl 0xfebef80c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs sl, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ stmiavs sl, {r1, r4, r8, ip, sp, pc}^ │ │ │ │ cmnle r0, r0, lsl #20 │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r4, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ @@ -139511,64 +139468,64 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, sp, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d038 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ @ instruction: 0xf08a2795 │ │ │ │ - strmi pc, [r6], -sp, asr #18 │ │ │ │ - @ instruction: 0xf94af08a │ │ │ │ + strmi pc, [r6], -r3, asr #18 │ │ │ │ + @ instruction: 0xf940f08a │ │ │ │ @ instruction: 0xf8d768a1 │ │ │ │ strmi r8, [r5], -r0 │ │ │ │ @ instruction: 0xf7d62001 │ │ │ │ - strbmi pc, [r1], -r3, ror #30 @ │ │ │ │ + strbmi pc, [r1], -r7, lsl #31 @ │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2 0, cr15, [lr], #576 @ 0x240 │ │ │ │ - blcs 0xb27b0 │ │ │ │ + stc2 0, cr15, [r4], #576 @ 0x240 │ │ │ │ + blcs 0xb2704 │ │ │ │ @ instruction: 0xf8d7d13c │ │ │ │ andcs r8, r1, r0 │ │ │ │ @ instruction: 0xf7d668e1 │ │ │ │ - @ instruction: 0x4641ff55 │ │ │ │ + @ instruction: 0x4641ff79 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - stc2 0, cr15, [r0], #576 @ 0x240 │ │ │ │ + ldc2 0, cr15, [r6], {144} @ 0x90 │ │ │ │ vnmls.f64 d4, d13, d17 │ │ │ │ stmdavs r2!, {r4, r5, r6, r8, r9, sl, fp, ip}^ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl r9, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ strmi r1, [sp], #-2443 @ 0xfffff675 │ │ │ │ cmplt sl, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0x11b8f24b │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andpl lr, r0, sp, asr #19 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf83ef08b │ │ │ │ + @ instruction: 0xf834f08b │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461081f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldc2l 7, cr15, [r4], #1012 @ 0x3f4 │ │ │ │ + ldc2l 7, cr15, [r0], #1012 @ 0x3f4 │ │ │ │ @ instruction: 0x2000e7b1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - strb pc, [r7, r3, ror #21] @ │ │ │ │ + @ instruction: 0xe7c7fad9 │ │ │ │ cmppcc r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ @ instruction: 0xf08b9500 │ │ │ │ - andcs pc, r1, r3, lsl r8 @ │ │ │ │ + andcs pc, r1, r9, lsl #16 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ - addeq r7, r7, r4, lsl r8 │ │ │ │ + addeq r7, r7, r0, asr #17 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r4, lsl #26 │ │ │ │ @ instruction: 0xf4126c22 │ │ │ │ andsle r6, lr, r0, ror r3 │ │ │ │ @@ -139588,57 +139545,57 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldc2 7, cr15, [lr], {253} @ 0xfd │ │ │ │ + ldc2 7, cr15, [sl], {253} @ 0xfd │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - @ instruction: 0xf8def08a │ │ │ │ + @ instruction: 0xf8d4f08a │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9faf08e │ │ │ │ - @ instruction: 0xf86ef08a │ │ │ │ + @ instruction: 0xf9f0f08e │ │ │ │ + @ instruction: 0xf864f08a │ │ │ │ @ instruction: 0x46046831 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf96af090 │ │ │ │ + @ instruction: 0xf960f090 │ │ │ │ movwcs r2, #4634 @ 0x121a │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - mcrr2 0, 8, pc, r2, cr15 @ │ │ │ │ - @ instruction: 0xf860f08a │ │ │ │ + ldc2 0, cr15, [r8], #-572 @ 0xfffffdc4 │ │ │ │ + @ instruction: 0xf856f08a │ │ │ │ ldrdge pc, [r0], -r5 │ │ │ │ strmi r6, [r1], r9, lsr #17 │ │ │ │ @ instruction: 0xf8d62000 │ │ │ │ @ instruction: 0xf7d68000 │ │ │ │ - strmi pc, [r2], -fp, lsr #29 │ │ │ │ + strmi pc, [r2], -pc, asr #29 │ │ │ │ svceq 0x0000f1ba │ │ │ │ andcc sp, r2, #0 │ │ │ │ strbmi r4, [r8], -r1, asr #12 │ │ │ │ - @ instruction: 0xf908f090 │ │ │ │ - @ instruction: 0xf880f08a │ │ │ │ + @ instruction: 0xf8fef090 │ │ │ │ + @ instruction: 0xf876f08a │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ pkhbtmi r6, r0, fp, lsl #16 │ │ │ │ ldrmi r5, [r4], #-2258 @ 0xfffff72e │ │ │ │ strls r4, [r1], #-1047 @ 0xfffffbe9 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ strmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - ldmdavs r4!, {r0, r1, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r4!, {r0, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r1, r9, ror #16 │ │ │ │ - mcr2 7, 4, pc, cr6, cr6, {6} @ │ │ │ │ + mcr2 7, 5, pc, cr10, cr6, {6} @ │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0904640 │ │ │ │ - @ instruction: 0xe797fc71 │ │ │ │ - addeq r7, r7, lr, lsr #13 │ │ │ │ + ldr pc, [r7, r7, ror #24] │ │ │ │ + addeq r7, r7, sl, asr r7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r4, lsl #26 │ │ │ │ @ instruction: 0xf4126c22 │ │ │ │ andsle r6, lr, r0, ror r3 │ │ │ │ @@ -139658,56 +139615,56 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldc2 7, cr15, [r2], {253} @ 0xfd │ │ │ │ + stc2 7, cr15, [lr], {253} @ 0xfd │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - @ instruction: 0xf852f08a │ │ │ │ + @ instruction: 0xf848f08a │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf96ef08e │ │ │ │ - @ instruction: 0xffe2f089 │ │ │ │ + @ instruction: 0xf964f08e │ │ │ │ + @ instruction: 0xffd8f089 │ │ │ │ @ instruction: 0x46046831 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf8def090 │ │ │ │ + @ instruction: 0xf8d4f090 │ │ │ │ andscs r2, sl, #67108864 @ 0x4000000 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xfee54bc6 │ │ │ │ - @ instruction: 0xffd4f089 │ │ │ │ - @ instruction: 0xf08a4680 │ │ │ │ - @ instruction: 0xf8d6f805 │ │ │ │ + blx 0xfebd4b1a │ │ │ │ + @ instruction: 0xffcaf089 │ │ │ │ + @ instruction: 0xf0894680 │ │ │ │ + @ instruction: 0xf8d6fffb │ │ │ │ stmiavs r9!, {sp, pc} │ │ │ │ andcs r4, r1, r1, lsl #13 │ │ │ │ - mrc2 7, 0, pc, cr14, cr6, {6} │ │ │ │ + mcr2 7, 2, pc, cr2, cr6, {6} @ │ │ │ │ @ instruction: 0x46024651 │ │ │ │ @ instruction: 0xf0904648 │ │ │ │ - blmi 0x517750 │ │ │ │ + blmi 0x51767c │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicscc pc, r4, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r4], #-2258 @ 0xfffff72e │ │ │ │ strls r4, [r1], #-1047 @ 0xfffffbe9 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ strbmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - stmdavs r9!, {r0, r3, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r0, sp, lsr #16 │ │ │ │ @ instruction: 0xf7d66834 │ │ │ │ - @ instruction: 0x4602fdff │ │ │ │ + strmi pc, [r2], -r3, lsr #28 │ │ │ │ andcc fp, r2, #1073741825 @ 0x40000001 │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8eef090 │ │ │ │ + @ instruction: 0xf8e4f090 │ │ │ │ svclt 0x0000e79a │ │ │ │ - addeq r7, r7, r0, lsr #11 │ │ │ │ + addeq r7, r7, ip, asr #12 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r4, lsl #26 │ │ │ │ @ instruction: 0xf4136c23 │ │ │ │ @ instruction: 0xf0006270 │ │ │ │ @@ -139724,75 +139681,75 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsbsle r2, sl, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d061 │ │ │ │ @ instruction: 0xf2c07890 │ │ │ │ @ instruction: 0xf0892895 │ │ │ │ - stmdavs r9!, {r0, r1, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r7, lsl #12 │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ - ldc2 7, cr15, [ip, #856]! @ 0x358 │ │ │ │ + stc2l 7, cr15, [r0, #856]! @ 0x358 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ cdp 6, 1, cr4, cr13, cr1, {1} │ │ │ │ @ instruction: 0xf090af70 │ │ │ │ - @ instruction: 0xf089fb05 │ │ │ │ - @ instruction: 0xf8d8ffc7 │ │ │ │ + @ instruction: 0xf089fafb │ │ │ │ + @ instruction: 0xf8d8ffbd │ │ │ │ @ instruction: 0xf6401000 │ │ │ │ strmi r7, [r1], r8, ror #4 │ │ │ │ - @ instruction: 0xf8e2f08e │ │ │ │ - teqpne ip, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ + @ instruction: 0xf8d8f08e │ │ │ │ + orreq pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf08a78d8 │ │ │ │ - strmi pc, [r6], -fp, lsl #24 │ │ │ │ - @ instruction: 0xff4ef089 │ │ │ │ + strmi pc, [r6], -r1, lsl #24 │ │ │ │ + @ instruction: 0xff44f089 │ │ │ │ strmi r4, [r4], -r8, lsr #22 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ vmul.i8 d17, d24, d3 │ │ │ │ vmlsl.s , d16, d0[5] │ │ │ │ - bl 0x11a500 │ │ │ │ + bl 0x11a454 │ │ │ │ tstls r0, r9, lsl #2 │ │ │ │ ldrtmi r4, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf08a6830 │ │ │ │ - blmi 0x8d845c │ │ │ │ + blmi 0x8d8388 │ │ │ │ orrne pc, r4, r7, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ strbmi r1, [sl], #-2515 @ 0xfffff62d │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - blmi 0x71843c │ │ │ │ + blmi 0x718368 │ │ │ │ ldrbtmi r4, [fp], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ ldmdbne r3, {r0, r1, sp} │ │ │ │ andls r4, r0, #1241513984 @ 0x4a000000 │ │ │ │ ldmdavs r0!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 4, cr15, cr10, cr10, {4} │ │ │ │ + cdp2 0, 4, cr15, cr0, cr10, {4} │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ andcs r6, r1, r9, ror #16 │ │ │ │ - stc2l 7, cr15, [ip, #-856]! @ 0xfffffca8 │ │ │ │ + ldc2 7, cr15, [r0, #856] @ 0x358 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0904638 │ │ │ │ - andcs pc, r1, r7, asr fp @ │ │ │ │ + andcs pc, r1, sp, asr #22 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fd87f0 │ │ │ │ - usad8 r4, sp, fp │ │ │ │ - @ instruction: 0x008774bc │ │ │ │ - umulleq r7, r7, r0, r4 @ │ │ │ │ - addeq r7, r7, r6, ror r4 │ │ │ │ + usad8 r4, r9, fp │ │ │ │ + addeq r7, r7, r8, ror #10 │ │ │ │ + addeq r7, r7, ip, lsr r5 │ │ │ │ + addeq r7, r7, r2, lsr #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldrmi fp, [r4], -r7, lsl #1 │ │ │ │ ldcvs 6, cr4, [fp], {7} │ │ │ │ @@ -139801,101 +139758,101 @@ │ │ │ │ andls r9, r3, #-2147483648 @ 0x80000000 │ │ │ │ adchi pc, sp, r0 │ │ │ │ ldrdvs pc, [r8], r7 @ │ │ │ │ rsbsvs pc, r0, r3, lsl r0 @ │ │ │ │ cdpcs 1, 0, cr13, cr0, cr8, {0} │ │ │ │ adchi pc, r5, r0, asr #32 │ │ │ │ ldrdcc pc, [ip], r7 @ │ │ │ │ - blcs 0xaa44c │ │ │ │ + blcs 0xaa3a0 │ │ │ │ addshi pc, pc, r0, asr #32 │ │ │ │ ldrdne pc, [r8], #135 @ 0x87 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ smlatbcs r0, r0, r0, r8 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r0, r0 │ │ │ │ svclt 0x00dc2e00 │ │ │ │ - beq 0xd4cf0 │ │ │ │ + beq 0xd4c44 │ │ │ │ andsge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf014dd0e │ │ │ │ @ instruction: 0xf0000318 │ │ │ │ @ instruction: 0xf8d78092 │ │ │ │ - bls 0x4a4e78 │ │ │ │ - beq 0x114fd8 │ │ │ │ + bls 0x4a4dcc │ │ │ │ + beq 0x114f2c │ │ │ │ svceq 0x0018f012 │ │ │ │ uadd16mi fp, r3, r4 │ │ │ │ movwls r2, #17152 @ 0x4300 │ │ │ │ ldrvc pc, [r0, r6, asr #12] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ - cdp2 0, 10, cr15, cr8, cr9, {4} │ │ │ │ + cdp2 0, 9, cr15, cr14, cr9, {4} │ │ │ │ @ instruction: 0xf0894681 │ │ │ │ - andls pc, r1, r5, lsr #29 │ │ │ │ - cdp2 0, 10, cr15, cr2, cr9, {4} │ │ │ │ + mulls r1, fp, lr │ │ │ │ + cdp2 0, 9, cr15, cr8, cr9, {4} │ │ │ │ @ instruction: 0xf0894680 │ │ │ │ - @ instruction: 0xf640ff07 │ │ │ │ + @ instruction: 0xf640fefd │ │ │ │ ldmdavs r9!, {r3, r5, r6, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf08e9005 │ │ │ │ - @ instruction: 0xf8d7f823 │ │ │ │ + @ instruction: 0xf8d7f819 │ │ │ │ strtmi fp, [r9], -r0 │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - ldrbmi pc, [r9], -r7, ror #25 @ │ │ │ │ + ldrbmi pc, [r9], -fp, lsl #26 @ │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff90f08f │ │ │ │ + @ instruction: 0xff86f08f │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r9, r0, r0, lsl r9 │ │ │ │ - ldc2l 7, cr15, [ip], {214} @ 0xd6 │ │ │ │ + stc2 7, cr15, [r0, #-856] @ 0xfffffca8 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f9801 │ │ │ │ - strls pc, [r0], -r5, lsl #31 │ │ │ │ - blcs 0xbf840 │ │ │ │ - blls 0x20d130 │ │ │ │ - bls 0xea560 │ │ │ │ + @ instruction: 0x9600ff7b │ │ │ │ + blcs 0xbf794 │ │ │ │ + blls 0x20d084 │ │ │ │ + bls 0xea4b4 │ │ │ │ cdpls 6, 0, cr4, cr2, cr0, {2} │ │ │ │ @ instruction: 0xf8d747b0 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - ldrbmi pc, [r9], -r7, asr #25 @ │ │ │ │ + ldrbmi pc, [r9], -fp, ror #25 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xffdcf08f │ │ │ │ - blcs 0xbf85c │ │ │ │ - blcc 0x10cd38 │ │ │ │ - bl 0x33d864 │ │ │ │ + @ instruction: 0xffd2f08f │ │ │ │ + blcs 0xbf7b0 │ │ │ │ + blcc 0x10cc8c │ │ │ │ + bl 0x33d7b8 │ │ │ │ @ instruction: 0xf8d70305 │ │ │ │ andcs fp, r0, r0 │ │ │ │ streq pc, [r2, #-867] @ 0xfffffc9d │ │ │ │ movweq lr, #19210 @ 0x4b0a │ │ │ │ vmax.u32 d20, d3, d25 │ │ │ │ @ instruction: 0xf7d60402 │ │ │ │ - ldrbmi pc, [r9], -pc, lsr #25 @ │ │ │ │ + @ instruction: 0x4659fcd3 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff58f08f │ │ │ │ - blcs 0xbf89c │ │ │ │ - bls 0x4ccfd0 │ │ │ │ + @ instruction: 0xff4ef08f │ │ │ │ + blcs 0xbf7f0 │ │ │ │ + bls 0x4ccf24 │ │ │ │ @ instruction: 0xf8d72000 │ │ │ │ ldrmi fp, [r3], #-0 │ │ │ │ andeq pc, r2, #-1946157055 @ 0x8c000001 │ │ │ │ @ instruction: 0x46119210 │ │ │ │ - ldc2 7, cr15, [ip], {214} @ 0xd6 │ │ │ │ + stc2l 7, cr15, [r0], {214} @ 0xd6 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f9801 │ │ │ │ - blls 0x1989c4 │ │ │ │ + blls 0x1988f0 │ │ │ │ sbcle r2, r0, r0, lsl #22 │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r0, r1, lsr #12 │ │ │ │ - stc2 7, cr15, [lr], {214} @ 0xd6 │ │ │ │ + ldc2 7, cr15, [r2], #856 @ 0x358 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f4640 │ │ │ │ - @ instruction: 0xe7b4ff37 │ │ │ │ + ldr pc, [r4, sp, lsr #30]! │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ shsub8mi r8, r8, r0 │ │ │ │ - blx 0x12d6cd8 │ │ │ │ + blx 0x11d6c2c │ │ │ │ @ instruction: 0x461ee75f │ │ │ │ movwls r4, #18074 @ 0x469a │ │ │ │ svclt 0x0000e774 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @@ -139919,93 +139876,93 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ qsub8mi r8, r8, r0 │ │ │ │ - blx 0x2d6d58 │ │ │ │ + blx 0x1d6cac │ │ │ │ rscle r2, r6, r0, lsl #16 │ │ │ │ andcs r6, r0, #10551296 @ 0xa10000 │ │ │ │ @ instruction: 0xf7c34628 │ │ │ │ - stmdbvs r3!, {r0, r1, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xaa778 │ │ │ │ + stmdbvs r3!, {r0, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xaa6cc │ │ │ │ @ instruction: 0xf895d15a │ │ │ │ ldrhlt r3, [r3, -r2] │ │ │ │ - blcs 0x3f3010 │ │ │ │ + blcs 0x3f2f64 │ │ │ │ @ instruction: 0xf089d05b │ │ │ │ - mcrcs 13, 0, pc, cr0, cr5, {6} @ │ │ │ │ + cdpcs 13, 0, cr15, cr0, cr11, {6} │ │ │ │ stclle 6, cr4, [r2, #-516] @ 0xfffffdfc │ │ │ │ - bvc 0xfe4d66ac │ │ │ │ - bcs 0xfe615898 │ │ │ │ + bvc 0xfe4d6600 │ │ │ │ + bcs 0xfe6157ec │ │ │ │ @ instruction: 0xf04f2700 │ │ │ │ ands r0, lr, r2, ror #23 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0xffed6ccc │ │ │ │ + blx 0xa56c22 │ │ │ │ @ instruction: 0xf8da6921 │ │ │ │ andcs r3, r0, r0 │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - stc2 7, cr15, [ip], {214} @ 0xd6 │ │ │ │ + ldc2 7, cr15, [r0], #-856 @ 0xfffffca8 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf08f4648 │ │ │ │ - andcs pc, r4, #33, 30 @ 0x84 │ │ │ │ + andcs pc, r4, #23, 30 @ 0x5c │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf08d3701 │ │ │ │ - adcsmi pc, lr, #55, 30 @ 0xdc │ │ │ │ + adcsmi pc, lr, #45, 30 @ 0xb4 │ │ │ │ stmdavs r0!, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ stmdacs r0, {r1, r6, r9, sl, lr} │ │ │ │ stmdbvs r1!, {r2, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - blx 0xffdd6d4e │ │ │ │ + ldc2 7, cr15, [r8], {214} @ 0xd6 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf08f4648 │ │ │ │ - @ instruction: 0xf8cdfe9d │ │ │ │ + @ instruction: 0xf8cdfe93 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ @ instruction: 0xf8d54649 │ │ │ │ strtmi r3, [r8], -r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - ldc2 7, cr15, [r4, #-792] @ 0xfffffce8 │ │ │ │ + stc2l 7, cr15, [r2, #-792] @ 0xfffffce8 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r4, r5, r8, ip, sp, pc}^ │ │ │ │ stmiavs r1!, {r0, r1, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ - blx 0xffa56d34 │ │ │ │ + blx 0x5d6c8a │ │ │ │ @ instruction: 0xf7c54628 │ │ │ │ - @ instruction: 0xe782ff93 │ │ │ │ + str pc, [r2, r1, asr #31] │ │ │ │ strmi r6, [r1], -r2, ror #17 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - @ instruction: 0xff06f08d │ │ │ │ + cdp2 0, 15, cr15, cr12, cr13, {4} │ │ │ │ stmdavs r3!, {r0, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ adcle r2, r0, r0, lsl #22 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ @ instruction: 0xf2c07a90 │ │ │ │ ldrbtmi r2, [fp], #-2709 @ 0xfffff56b │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldmpl r2, {r0, r4, r7, r8}^ │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ strbmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - str pc, [r8, sp, lsl #25] │ │ │ │ + str pc, [r8, r3, lsl #25] │ │ │ │ @ instruction: 0x464100b2 │ │ │ │ @ instruction: 0x46404252 │ │ │ │ - cdp2 0, 14, cr15, cr4, cr13, {4} │ │ │ │ + cdp2 0, 13, cr15, cr10, cr13, {4} │ │ │ │ svclt 0x0000e7cd │ │ │ │ - addeq r7, r7, r6, lsl #2 │ │ │ │ + @ instruction: 0x008771b2 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r0, r2, r4, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebf009c │ │ │ │ + bl 0xfebefff0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r0, ror #31 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r1], sl, lsl #16 │ │ │ │ @ instruction: 0xf8d0d44c │ │ │ │ vmla.i , , d0[2] │ │ │ │ @@ -140014,146 +139971,146 @@ │ │ │ │ orrlt pc, r8, #16384 @ 0x4000 │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ svclt 0x004c07d2 │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - ldc2l 0, cr15, [lr, #-548] @ 0xfffffddc │ │ │ │ + ldc2l 0, cr15, [r4, #-548] @ 0xfffffddc │ │ │ │ @ instruction: 0x46056837 │ │ │ │ andcs r6, r1, r1, lsr #16 │ │ │ │ - blx 0x1ed6e46 │ │ │ │ + blx 0xfe7d6d9a │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - @ instruction: 0xf089f8c3 │ │ │ │ - ldmdavs r1!, {r0, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf089f8b9 │ │ │ │ + ldmdavs r1!, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08d4607 │ │ │ │ - strbmi pc, [r0], -r1, lsr #29 @ │ │ │ │ - @ instruction: 0xf9cef08a │ │ │ │ - blcs 0x27319c │ │ │ │ + @ instruction: 0x4640fe97 │ │ │ │ + @ instruction: 0xf9c4f08a │ │ │ │ + blcs 0x2730f0 │ │ │ │ sbchi pc, pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stclvc 5, cr5, [r9, #-260]! @ 0xfffffefc │ │ │ │ @ instruction: 0x23b9a591 │ │ │ │ - @ instruction: 0xf928f7fd │ │ │ │ + @ instruction: 0xf924f7fd │ │ │ │ bicle r2, sp, r0, lsl #16 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461081f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blmi 0x1739720 │ │ │ │ + blmi 0x1739674 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x71acf649 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ andls r4, r0, pc, lsl r4 │ │ │ │ strls r4, [r1, -fp, lsr #8] │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2 0, cr15, [r0], #-552 @ 0xfffffdd8 │ │ │ │ + stc2 0, cr15, [r6], #-552 @ 0xfffffdd8 │ │ │ │ andcs r6, r1, r1, lsr #16 │ │ │ │ @ instruction: 0xf7d66834 │ │ │ │ - strmi pc, [r2], -r7, lsr #22 │ │ │ │ + strmi pc, [r2], -fp, asr #22 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf912f090 │ │ │ │ - blmi 0x13d2eb4 │ │ │ │ + @ instruction: 0xf908f090 │ │ │ │ + blmi 0x13d2e08 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpcs r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98fb0 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98f04 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2 0, cr15, [r2], {138} @ 0x8a │ │ │ │ - blmi 0x1192f44 │ │ │ │ + stc2 0, cr15, [r8], {138} @ 0x8a │ │ │ │ + blmi 0x1192e98 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrne pc, r0, r8, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98fd8 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98f2c │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0x55212 │ │ │ │ - blmi 0xf52f1c │ │ │ │ + blx 0xffdd5166 │ │ │ │ + blmi 0xf52e70 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnseq pc, r8, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x99000 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98f54 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xffb5523a │ │ │ │ - blmi 0xd12ef4 │ │ │ │ + blx 0xff8d518e │ │ │ │ + blmi 0xd12e48 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpeq r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x99028 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98f7c │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xff655262 │ │ │ │ - blmi 0xad2ecc │ │ │ │ + blx 0xff3d51b6 │ │ │ │ + blmi 0xad2e20 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x11bcf24a │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x99050 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98fa4 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xff15528a │ │ │ │ - blmi 0x892ea4 │ │ │ │ + blx 0xfeed51de │ │ │ │ + blmi 0x892df8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x99078 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98fcc │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfec552b2 │ │ │ │ - blmi 0x652e7c │ │ │ │ + blx 0xfe9d5206 │ │ │ │ + blmi 0x652dd0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpeq r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x990a0 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98ff4 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfe7552da │ │ │ │ + blx 0xfe4d522e │ │ │ │ andcs lr, r0, r8, ror #14 │ │ │ │ - cmppcc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrscs pc, r8, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ adcsmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - ldc2 1, cr15, [r6], #644 @ 0x284 │ │ │ │ - addeq r6, r7, ip, ror #31 │ │ │ │ - @ instruction: 0x00876fb0 │ │ │ │ - addeq r6, r7, r8, lsl #31 │ │ │ │ - addeq r6, r7, r0, ror #30 │ │ │ │ - addeq r6, r7, r8, lsr pc │ │ │ │ - addeq r6, r7, r0, lsl pc │ │ │ │ - addeq r6, r7, r8, ror #29 │ │ │ │ - addeq r6, r7, r0, asr #29 │ │ │ │ - eorseq r9, r3, r4, lsr r8 │ │ │ │ + stc2 1, cr15, [ip], #644 @ 0x284 │ │ │ │ + umulleq r7, r7, r8, r0 @ │ │ │ │ + addeq r7, r7, ip, asr r0 │ │ │ │ + addeq r7, r7, r4, lsr r0 │ │ │ │ + addeq r7, r7, ip │ │ │ │ + addeq r6, r7, r4, ror #31 │ │ │ │ + @ instruction: 0x00876fbc │ │ │ │ + umulleq r6, r7, r4, pc @ │ │ │ │ + addeq r6, r7, ip, ror #30 │ │ │ │ + eorseq r9, r3, r4, lsl #15 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ mvneq pc, #19 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -140168,149 +140125,149 @@ │ │ │ │ ldmib r4, {r3, r7, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf6463201 │ │ │ │ vshl.s64 d23, d0, #0 │ │ │ │ bfieq r2, r5, #11, #8 │ │ │ │ @ instruction: 0xf1c3bf4c │ │ │ │ @ instruction: 0xf1c30820 │ │ │ │ @ instruction: 0xf0890810 │ │ │ │ - stmdavs pc!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} @ │ │ │ │ + stmdavs pc!, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} @ │ │ │ │ stmdavs r1!, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - ldrtmi pc, [r9], -r5, asr #20 @ │ │ │ │ + ldrtmi pc, [r9], -r9, ror #20 @ │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2l 0, cr15, [lr], #572 @ 0x23c │ │ │ │ - mrrc2 0, 8, pc, r2, cr9 @ │ │ │ │ + stc2l 0, cr15, [r4], #572 @ 0x23c │ │ │ │ + mcrr2 0, 8, pc, r8, cr9 @ │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r7, [r7], -r8, ror #4 │ │ │ │ - stc2l 0, cr15, [lr, #-564]! @ 0xfffffdcc │ │ │ │ + stc2l 0, cr15, [r4, #-564]! @ 0xfffffdcc │ │ │ │ @ instruction: 0xf08a4640 │ │ │ │ - stmiavs r3!, {r0, r1, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ ldm pc, {r0, r3, r6, r7, pc}^ @ │ │ │ │ svcmi 0x003bf003 │ │ │ │ svcls 0x008b7763 │ │ │ │ @ instruction: 0xf7fc13b3 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r1, sp, asr #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xee1d4b5f │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - ldrmi r4, [pc], #-1048 @ 0x991bc │ │ │ │ + ldrmi r4, [pc], #-1048 @ 0x99110 │ │ │ │ ldrtmi r9, [r3], #-0 │ │ │ │ ldrmi r9, [sl], -r1, lsl #14 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs ip!, {sp} │ │ │ │ - blx 0x1d712c │ │ │ │ + blx 0xad7080 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08f4621 │ │ │ │ - andcs pc, r1, r9, lsl sp @ │ │ │ │ + andcs pc, r1, pc, lsl #26 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmla.f64 d4, d13, d12 │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - ldrb pc, [r6, r5, ror #21] @ │ │ │ │ + @ instruction: 0xe7d6fadb │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vsra.s64 d19, d0, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - @ instruction: 0xe7c2fad1 │ │ │ │ + strb pc, [r2, r7, asr #21] @ │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - @ instruction: 0xe7aefabd │ │ │ │ + @ instruction: 0xe7aefab3 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vaddw.s8 q9, q8, d8 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - ldr pc, [sl, r9, lsr #21] │ │ │ │ + @ instruction: 0xe79afa9f │ │ │ │ vnmls.f64 d4, d13, d24 │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d19, d16, d0[3] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - @ instruction: 0xe786fa95 │ │ │ │ + str pc, [r6, fp, lsl #21] │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d19, d0, d0[2] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - ldrb pc, [r2, -r1, lsl #21]! @ │ │ │ │ + @ instruction: 0xe772fa77 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d18, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - ldrb pc, [lr, -sp, ror #20] @ │ │ │ │ + ldrb pc, [lr, -r3, ror #20] @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vmla.f d19, d0, d0[2] │ │ │ │ - blmi 0x3597d0 │ │ │ │ + vsra.s64 d18, d8, #64 │ │ │ │ + blmi 0x359724 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1a1427a │ │ │ │ - svclt 0x0000fb89 │ │ │ │ - addeq r6, r7, r6, lsr #27 │ │ │ │ - addeq r6, r7, r6, asr sp │ │ │ │ - addeq r6, r7, lr, lsr #26 │ │ │ │ - addeq r6, r7, r6, lsl #26 │ │ │ │ - ldrdeq r6, [r7], lr │ │ │ │ - @ instruction: 0x00876cb6 │ │ │ │ - addeq r6, r7, lr, lsl #25 │ │ │ │ - addeq r6, r7, r6, ror #24 │ │ │ │ - eorseq r9, r3, r8, asr #16 │ │ │ │ + svclt 0x0000fb7f │ │ │ │ + addeq r6, r7, r2, asr lr │ │ │ │ + addeq r6, r7, r2, lsl #28 │ │ │ │ + ldrdeq r6, [r7], sl │ │ │ │ + @ instruction: 0x00876db2 │ │ │ │ + addeq r6, r7, sl, lsl #27 │ │ │ │ + addeq r6, r7, r2, ror #26 │ │ │ │ + addeq r6, r7, sl, lsr sp │ │ │ │ + addeq r6, r7, r2, lsl sp │ │ │ │ + mlaseq r3, r8, r7, r9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r2, lsl #26 │ │ │ │ - blvs 0xfe56ab90 │ │ │ │ + blvs 0xfe56aae4 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 3, sp, r3, cr12 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8d0d03e │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r1, asr #32 │ │ │ │ @@ -140318,318 +140275,318 @@ │ │ │ │ suble r2, r0, r0, lsl #16 │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ ldrvc pc, [r0, #1606] @ 0x646 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ svclt 0x004c07d2 │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xff3555c4 │ │ │ │ + blx 0xff0d5518 │ │ │ │ strmi r6, [r6], -pc, lsr #16 │ │ │ │ andcs r6, r0, r1, lsr #16 │ │ │ │ - @ instruction: 0xf918f7d6 │ │ │ │ + @ instruction: 0xf93cf7d6 │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf08f4630 │ │ │ │ - @ instruction: 0xf089fbc1 │ │ │ │ - stmdavs r9!, {r0, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf089fbb7 │ │ │ │ + stmdavs r9!, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08d4607 │ │ │ │ - strbmi pc, [r0], -r1, asr #24 @ │ │ │ │ - @ instruction: 0xff6ef089 │ │ │ │ - blcs 0x27365c │ │ │ │ + @ instruction: 0x4640fc37 │ │ │ │ + @ instruction: 0xff64f089 │ │ │ │ + blcs 0x2735b0 │ │ │ │ sbchi pc, pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stclvc 5, cr5, [r9, #-260]! @ 0xfffffefc │ │ │ │ adcscs sl, r9, #608174080 @ 0x24400000 │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale r0, {r1, r9, fp, sp}^ │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fc81f0 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x2001d1be │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xee1d4b5a │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vorr.i32 q10, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - ldrmi r4, [pc], #-1048 @ 0x99434 │ │ │ │ + ldrmi r4, [pc], #-1048 @ 0x99388 │ │ │ │ ldrtmi r9, [r3], #-0 │ │ │ │ ldrmi r9, [sl], -r1, lsl #14 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - stmdavs r1!, {r0, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdavs ip!, {sp} │ │ │ │ - @ instruction: 0xf8c8f7d6 │ │ │ │ + @ instruction: 0xf8ecf7d6 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08f4621 │ │ │ │ - ldrdcs pc, [r1], -sp │ │ │ │ - blmi 0x13d33b4 │ │ │ │ + ldrdcs pc, [r1], -r3 │ │ │ │ + blmi 0x13d3308 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnsvc pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x99470 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x993c4 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9b2f08a │ │ │ │ - blmi 0x1193400 │ │ │ │ + @ instruction: 0xf9a8f08a │ │ │ │ + blmi 0x1193354 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x99498 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x993ec │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf99ef08a │ │ │ │ - blmi 0xf533d8 │ │ │ │ + @ instruction: 0xf994f08a │ │ │ │ + blmi 0xf5332c │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpvc r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x994c0 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99414 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf98af08a │ │ │ │ - blmi 0xd133b0 │ │ │ │ + @ instruction: 0xf980f08a │ │ │ │ + blmi 0xd13304 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrvs (UNDEF: 104), r8 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x994e8 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x9943c │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf976f08a │ │ │ │ - blmi 0xad3388 │ │ │ │ + @ instruction: 0xf96cf08a │ │ │ │ + blmi 0xad32dc │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicspl pc, ip, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x99510 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99464 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf962f08a │ │ │ │ - blmi 0x893360 │ │ │ │ + @ instruction: 0xf958f08a │ │ │ │ + blmi 0x8932b4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmpppl r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x99538 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x9948c │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf94ef08a │ │ │ │ - blmi 0x653338 │ │ │ │ + @ instruction: 0xf944f08a │ │ │ │ + blmi 0x65328c │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsmi pc, r4, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x99560 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x994b4 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf93af08a │ │ │ │ + @ instruction: 0xf930f08a │ │ │ │ andcs lr, r0, r7, ror #14 │ │ │ │ - cmppcc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrscs pc, r8, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ submi pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x1655c0c │ │ │ │ - addeq r6, r7, lr, lsr #22 │ │ │ │ - strdeq r6, [r7], r0 │ │ │ │ - addeq r6, r7, r8, asr #21 │ │ │ │ - addeq r6, r7, r0, lsr #21 │ │ │ │ - addeq r6, r7, r8, ror sl │ │ │ │ - addeq r6, r7, r0, asr sl │ │ │ │ - addeq r6, r7, r8, lsr #20 │ │ │ │ - addeq r6, r7, r0, lsl #20 │ │ │ │ - eorseq r9, r3, ip, asr r8 │ │ │ │ + blx 0x13d5b60 │ │ │ │ + ldrdeq r6, [r7], sl │ │ │ │ + umulleq r6, r7, ip, fp │ │ │ │ + addeq r6, r7, r4, ror fp │ │ │ │ + addeq r6, r7, ip, asr #22 │ │ │ │ + addeq r6, r7, r4, lsr #22 │ │ │ │ + strdeq r6, [r7], ip │ │ │ │ + ldrdeq r6, [r7], r4 │ │ │ │ + addeq r6, r7, ip, lsr #21 │ │ │ │ + eorseq r9, r3, ip, lsr #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ addlt r4, r5, ip, lsl r6 │ │ │ │ mcrls 12, 0, r6, cr14, cr3, {4} │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ mcrcs 0, 0, r8, cr3, cr6, {5} │ │ │ │ addshi pc, sp, r0 │ │ │ │ @ instruction: 0xf0002e01 │ │ │ │ - @ instruction: 0xf64980bc │ │ │ │ - vsubw.s8 q8, q0, d0 │ │ │ │ + vqadd.s8 d24, d25, d28 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ strmi r0, [fp], #-819 @ 0xfffffccd │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ @ instruction: 0x7070f893 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ smlatbcs r0, fp, r0, r8 │ │ │ │ stc2l 7, cr15, [r2, #-1012]! @ 0xfffffc0c │ │ │ │ rsbsle r2, fp, r0, lsl #16 │ │ │ │ @ instruction: 0xf0002e01 │ │ │ │ @ instruction: 0xf64680e0 │ │ │ │ @ instruction: 0xf2c07a90 │ │ │ │ @ instruction: 0xf0892a95 │ │ │ │ - @ instruction: 0xf640f9f7 │ │ │ │ + @ instruction: 0xf640f9ed │ │ │ │ strmi r7, [r1], r8, ror #4 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ - blx 0x55585a │ │ │ │ + blx 0x2d57ae │ │ │ │ vmax.f32 d2, d0, d5 │ │ │ │ vhadd.s8 q12, q14, │ │ │ │ - vbic.i32 d17, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 q8, q8, d12 │ │ │ │ mrc 3, 0, r0, cr13, cr3, {1} │ │ │ │ ldclpl 15, cr11, [r8, #448] @ 0x1c0 │ │ │ │ - cdp2 0, 3, cr15, cr6, cr9, {4} │ │ │ │ + cdp2 0, 2, cr15, cr12, cr9, {4} │ │ │ │ @ instruction: 0xf0894680 │ │ │ │ - blmi 0x1dd7c28 │ │ │ │ + blmi 0x1dd7b54 │ │ │ │ ldrbtmi r4, [fp], #-1543 @ 0xfffff9f9 │ │ │ │ @ instruction: 0xf85b681b │ │ │ │ - bl 0x12165c │ │ │ │ + bl 0x1215b0 │ │ │ │ vcgt.s8 d16, d8, d8 │ │ │ │ vmul.i d21, d16, d0[5] │ │ │ │ - bl 0x11b8ac │ │ │ │ + bl 0x11b800 │ │ │ │ tstls r0, r9, lsl #2 │ │ │ │ strbmi r4, [r1], -r2, lsl #8 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ - @ instruction: 0xf890f08a │ │ │ │ + @ instruction: 0xf886f08a │ │ │ │ rsbsle r2, sp, r3, lsl #28 │ │ │ │ - @ instruction: 0xf960f089 │ │ │ │ + @ instruction: 0xf956f089 │ │ │ │ @ instruction: 0xf0899002 │ │ │ │ - @ instruction: 0xf8daf95d │ │ │ │ + @ instruction: 0xf8daf953 │ │ │ │ strtmi r2, [r9], -r0 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ @ instruction: 0xf7d59203 │ │ │ │ - strmi pc, [r2], -r9, lsr #31 │ │ │ │ + strmi pc, [r2], -sp, asr #31 │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ - blx 0x15558d0 │ │ │ │ + blx 0x12d5824 │ │ │ │ vmlscs.f64 d4, d1, d16 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andne pc, r3, fp, asr r8 @ │ │ │ │ - bl 0x1002ac │ │ │ │ + bl 0x100200 │ │ │ │ strmi r0, [fp], #-517 @ 0xfffffdfb │ │ │ │ tstls r0, r9, asr #8 │ │ │ │ @ instruction: 0xf647bf0b │ │ │ │ @ instruction: 0xf647218c │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ vsra.s64 d16, d4, #64 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xf864f08a │ │ │ │ + @ instruction: 0xf85af08a │ │ │ │ @ instruction: 0xf8da4621 │ │ │ │ andcs r4, r0, r0 │ │ │ │ - @ instruction: 0xff86f7d5 │ │ │ │ + @ instruction: 0xffaaf7d5 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08f4628 │ │ │ │ - blmi 0x14d8148 │ │ │ │ + blmi 0x14d8074 │ │ │ │ mvnpl pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andmi pc, r3, fp, asr r8 @ │ │ │ │ strbmi r1, [ip], #-2531 @ 0xfffff61d │ │ │ │ strls r4, [r0], #-1562 @ 0xfffff9e6 │ │ │ │ - @ instruction: 0xf848f08a │ │ │ │ + @ instruction: 0xf83ef08a │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldcvs 15, cr8, [r2], {240} @ 0xf0 │ │ │ │ cmnpvs r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ @ instruction: 0xf012d008 │ │ │ │ @ instruction: 0xf47f030e │ │ │ │ - b 0x120549c │ │ │ │ + b 0x12053f0 │ │ │ │ ldrbeq r0, [r2], r4, lsl #4 │ │ │ │ svcge 0x0059f57f │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 7, cr15, [r0, #-1008] @ 0xfffffc10 │ │ │ │ - blvs 0xfe5934a8 │ │ │ │ + stc2 7, cr15, [ip, #-1008] @ 0xfffffc10 │ │ │ │ + blvs 0xfe5933fc │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 4, sp, r3, cr3 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ svcge 0x003bf47f │ │ │ │ @ instruction: 0xe7e04618 │ │ │ │ - @ instruction: 0xf916f089 │ │ │ │ + @ instruction: 0xf90cf089 │ │ │ │ @ instruction: 0xf0894606 │ │ │ │ - @ instruction: 0xf8daf913 │ │ │ │ + @ instruction: 0xf8daf909 │ │ │ │ strtmi r3, [r9], -r0 │ │ │ │ andcs r4, r1, r5, lsl #12 │ │ │ │ @ instruction: 0xf7d59302 │ │ │ │ - stmdbls r2, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r2, {r0, r1, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r6], #-572 @ 0xfffffdc4 │ │ │ │ + stc2l 0, cr15, [ip], #-572 @ 0xfffffdc4 │ │ │ │ @ instruction: 0xf6474b23 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf85b681b │ │ │ │ - bl 0x1217b0 │ │ │ │ + bl 0x121704 │ │ │ │ andls r0, r0, r9 │ │ │ │ strtmi r1, [sl], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf0896808 │ │ │ │ - strtmi pc, [r1], -sp, ror #31 │ │ │ │ + strtmi pc, [r1], -r3, ror #31 │ │ │ │ ldrdmi pc, [r0], -sl │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - strmi pc, [r2], -pc, lsl #30 │ │ │ │ + @ instruction: 0x4602ff33 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2l 0, cr15, [sl], #572 @ 0x23c │ │ │ │ + ldc2l 0, cr15, [r0], #572 @ 0x23c │ │ │ │ @ instruction: 0xf646e787 │ │ │ │ @ instruction: 0xf2c07a90 │ │ │ │ @ instruction: 0xf0892a95 │ │ │ │ - @ instruction: 0xf640f917 │ │ │ │ + @ instruction: 0xf640f90d │ │ │ │ strmi r7, [r1], ip, lsl #5 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ - blx 0xd55a18 │ │ │ │ + blx 0xad596c │ │ │ │ @ instruction: 0xf892e71e │ │ │ │ @ instruction: 0xf0022047 │ │ │ │ - bcs 0x11a02c │ │ │ │ + bcs 0x119f80 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr5, cr15, {1} │ │ │ │ @ instruction: 0xe79a4618 │ │ │ │ - tstpcs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addcc pc, ip, r4, asr #12 │ │ │ │ + sbcscs pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d6 │ │ │ │ @ instruction: 0xf1d81287 │ │ │ │ - svclt 0x0000fa61 │ │ │ │ - addeq r6, r7, r2, lsl r9 │ │ │ │ - addeq r6, r7, r0, asr #17 │ │ │ │ - addeq r6, r7, r0, ror r8 │ │ │ │ - @ instruction: 0x008767be │ │ │ │ - eorseq r9, r3, r4, ror r8 │ │ │ │ + svclt 0x0000fa57 │ │ │ │ + @ instruction: 0x008769be │ │ │ │ + addeq r6, r7, ip, ror #18 │ │ │ │ + addeq r6, r7, ip, lsl r9 │ │ │ │ + addeq r6, r7, sl, ror #16 │ │ │ │ + eorseq r9, r3, r4, asr #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldrmi fp, [r4], -r7, lsl #1 │ │ │ │ ldcvs 6, cr4, [fp], {7} │ │ │ │ umaalcs pc, r4, sp, r8 @ │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ andls r9, r3, #-2147483648 @ 0x80000000 │ │ │ │ adcshi pc, r8, r0 │ │ │ │ andeq pc, lr, r3, lsl r0 @ │ │ │ │ - bls 0x4cdc70 │ │ │ │ + bls 0x4cdbc4 │ │ │ │ @ instruction: 0x4322432a │ │ │ │ @ instruction: 0xf10006d2 │ │ │ │ @ instruction: 0xf8d780af │ │ │ │ @ instruction: 0xf01360a8 │ │ │ │ tstle r8, r0, ror r0 │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf8d780a7 │ │ │ │ @@ -140645,108 +140602,108 @@ │ │ │ │ mcrcs 0, 0, r8, cr0, cr2, {4} │ │ │ │ @ instruction: 0xf04fbfdc │ │ │ │ @ instruction: 0xf8cd0a00 │ │ │ │ ldcle 0, cr10, [r0, #-64] @ 0xffffffc0 │ │ │ │ movweq pc, #49172 @ 0xc014 @ │ │ │ │ addshi pc, r4, r0 │ │ │ │ ldrdcc pc, [ip], r7 @ │ │ │ │ - b 0x14800fc │ │ │ │ + b 0x1480050 │ │ │ │ @ instruction: 0xf0120a63 │ │ │ │ @ instruction: 0xf10a0f0c │ │ │ │ svclt 0x000c0a01 │ │ │ │ ldrbmi r2, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6469304 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ @ instruction: 0xf0892795 │ │ │ │ - strmi pc, [r1], r1, ror #16 │ │ │ │ - @ instruction: 0xf85ef089 │ │ │ │ + pkhtbmi pc, r1, r7, asr #16 @ │ │ │ │ + @ instruction: 0xf854f089 │ │ │ │ @ instruction: 0xf0899001 │ │ │ │ - pkhtbmi pc, r0, fp, asr #16 @ │ │ │ │ - @ instruction: 0xf88cf089 │ │ │ │ + pkhtbmi pc, r0, r1, asr #16 @ │ │ │ │ + @ instruction: 0xf882f089 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ andls r6, r5, r9, lsr r8 │ │ │ │ - @ instruction: 0xf9a8f08d │ │ │ │ + @ instruction: 0xf99ef08d │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r1, r9, lsr #12 │ │ │ │ - mcr2 7, 3, pc, cr12, cr5, {6} @ │ │ │ │ + mrc2 7, 4, pc, cr0, cr5, {6} │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f4648 │ │ │ │ - @ instruction: 0xf8d7fbb7 │ │ │ │ + @ instruction: 0xf8d7fbad │ │ │ │ ldmdbls r0, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - ldrbmi pc, [r9], -r1, ror #28 @ │ │ │ │ + ldrbmi pc, [r9], -r5, lsl #29 @ │ │ │ │ stmdals r1, {r1, r9, sl, lr} │ │ │ │ - blx 0xfebd5b62 │ │ │ │ - blls 0x17f128 │ │ │ │ + blx 0xfe955ab6 │ │ │ │ + blls 0x17f07c │ │ │ │ teqle lr, r0, lsl #22 │ │ │ │ strbmi r9, [r9], -r5, lsl #22 │ │ │ │ strbmi r9, [r0], -r1, lsl #20 │ │ │ │ ldrmi r9, [r0, r2, lsl #28]! │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r1, r1, lsr #12 │ │ │ │ - mcr2 7, 2, pc, cr12, cr5, {6} @ │ │ │ │ + mrc2 7, 3, pc, cr0, cr5, {6} │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f4640 │ │ │ │ - blls 0xd8a2c │ │ │ │ + blls 0xd8958 │ │ │ │ eorsle r2, r6, r0, lsl #22 │ │ │ │ movwls r3, #2817 @ 0xb01 │ │ │ │ movweq lr, #23306 @ 0x5b0a │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ vhadd.u32 d18, d3, d1 │ │ │ │ - bl 0x31ad6c │ │ │ │ + bl 0x31acc0 │ │ │ │ strtmi r0, [r9], -r4, lsl #6 │ │ │ │ streq pc, [r1], #-867 @ 0xfffffc9d │ │ │ │ - mrc2 7, 1, pc, cr4, cr5, {6} │ │ │ │ + mrc2 7, 2, pc, cr8, cr5, {6} │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f4648 │ │ │ │ - blls 0x1d877c │ │ │ │ + blls 0x1d86a8 │ │ │ │ sbcsle r2, r0, r0, lsl #22 │ │ │ │ andcs r9, r1, r0, lsl sl │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ vqshl.u32 d20, d3, d3 │ │ │ │ andsls r0, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf7d54611 │ │ │ │ - ldrbmi pc, [r9], -r1, lsr #28 @ │ │ │ │ + ldrbmi pc, [r9], -r5, asr #28 @ │ │ │ │ stmdals r1, {r1, r9, sl, lr} │ │ │ │ - blx 0x1bd5be2 │ │ │ │ - blcs 0xc05b4 │ │ │ │ + blx 0x1955b36 │ │ │ │ + blcs 0xc0508 │ │ │ │ @ instruction: 0xf8d7d0c0 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4659fe13 │ │ │ │ + @ instruction: 0x4659fe37 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x1855bfe │ │ │ │ + blx 0x15d5b52 │ │ │ │ @ instruction: 0x2001e7b4 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ - ldrb pc, [sp, -sp, asr #23] @ │ │ │ │ + ldrb pc, [sp, -r9, asr #23] @ │ │ │ │ @ instruction: 0x469a461e │ │ │ │ ldrb r9, [r4, -r4, lsl #6]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcvs 6, cr4, [r1, #-52] @ 0xffffffcc │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ - blvs 0xfe32b46c │ │ │ │ + blvs 0xfe32b3c0 │ │ │ │ mlasge r4, sp, r8, pc @ │ │ │ │ rsbsvs pc, r0, #301989888 @ 0x12000000 │ │ │ │ mcrrvs 0, 1, sp, sl, cr13 │ │ │ │ rsbseq pc, r0, #301989888 @ 0x12000000 │ │ │ │ @ instruction: 0xf8d0d01f │ │ │ │ - bllt 0xb21cb8 │ │ │ │ + bllt 0xb21c0c │ │ │ │ ldrdvs pc, [ip], r0 @ │ │ │ │ @ instruction: 0xf8d0b9ce │ │ │ │ vmla.i , , d0[2] │ │ │ │ teqlt r1, #64, 2 │ │ │ │ @ instruction: 0xf7fd4631 │ │ │ │ - bllt 0xcd875c │ │ │ │ + bllt 0xcd86b0 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8918ff0 │ │ │ │ @ instruction: 0xf0011047 │ │ │ │ @@ -140757,139 +140714,139 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fc8ff0 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d0d8 │ │ │ │ @ instruction: 0xf2c07690 │ │ │ │ @ instruction: 0xf0882695 │ │ │ │ - pkhtbmi pc, r0, r5, asr #30 @ │ │ │ │ - @ instruction: 0xff52f088 │ │ │ │ + strmi pc, [r0], fp, asr #30 │ │ │ │ + @ instruction: 0xff48f088 │ │ │ │ @ instruction: 0xf0884681 │ │ │ │ - strmi pc, [r7], -pc, asr #30 │ │ │ │ - @ instruction: 0xffb4f088 │ │ │ │ + strmi pc, [r7], -r5, asr #30 │ │ │ │ + @ instruction: 0xffaaf088 │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ andls r6, r1, r1, lsr r8 │ │ │ │ - @ instruction: 0xf8d0f08d │ │ │ │ + @ instruction: 0xf8c6f08d │ │ │ │ @ instruction: 0xf8d64659 │ │ │ │ andcs fp, r0, r0 │ │ │ │ - ldc2 7, cr15, [r4, #852] @ 0x354 │ │ │ │ + ldc2 7, cr15, [r8, #852]! @ 0x354 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08e4640 │ │ │ │ - @ instruction: 0xf8d6fff5 │ │ │ │ + @ instruction: 0xf8d6ffeb │ │ │ │ stmdbls ip, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - ldrbmi pc, [r9], -r9, lsl #27 @ │ │ │ │ + ldrbmi pc, [r9], -sp, lsr #27 @ │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xffeaf08e │ │ │ │ + @ instruction: 0xffe0f08e │ │ │ │ svceq 0x0000f1ba │ │ │ │ strbmi sp, [sl], -pc, lsl #2 │ │ │ │ strbmi r9, [r1], -r1, lsl #22 │ │ │ │ @ instruction: 0x47a84638 │ │ │ │ ldmdavs r4!, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4602fd77 │ │ │ │ + @ instruction: 0x4602fd9b │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf88cf08f │ │ │ │ + @ instruction: 0xf882f08f │ │ │ │ @ instruction: 0xf8d6e79a │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - ldrbmi pc, [r9], -fp, ror #26 @ │ │ │ │ + ldrbmi pc, [r9], -pc, lsl #27 @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xffccf08e │ │ │ │ + @ instruction: 0xffc2f08e │ │ │ │ svclt 0x0000e7e3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-80] @ 0xffffffb0 │ │ │ │ ldrmi fp, [fp], r7, lsl #1 │ │ │ │ ldcls 12, cr6, [r1, #-588] @ 0xfffffdb4 │ │ │ │ mvneq pc, #19 │ │ │ │ adchi pc, r8, r0 │ │ │ │ @ instruction: 0xf0002d03 │ │ │ │ stccs 0, cr8, [r1, #-644] @ 0xfffffd7c │ │ │ │ sbchi pc, r1, r0 │ │ │ │ - movweq pc, #1609 @ 0x649 @ │ │ │ │ + cmppvc r0, #-1879048188 @ p-variant is OBSOLETE @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d0440b │ │ │ │ @ instruction: 0xf89310c8 │ │ │ │ vmvn.i32 q11, #144 @ 0x00000090 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ adchi pc, r6, r0 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r1, #-508] @ 0xfffffe04 │ │ │ │ adcshi pc, r5, r0 │ │ │ │ ldmvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff44f088 │ │ │ │ + @ instruction: 0xff3af088 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf8d84607 │ │ │ │ @ instruction: 0xf08d1000 │ │ │ │ - andcs pc, r0, pc, asr r8 @ │ │ │ │ - blx 0xfe3d5db6 │ │ │ │ + andcs pc, r0, r5, asr r8 @ │ │ │ │ + blx 0xfe155d0a │ │ │ │ andls r2, r3, r5, lsl #28 │ │ │ │ rscshi pc, sp, r0, lsl #4 │ │ │ │ - teqpne ip, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ + orreq pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svcls 0x0070ee1d │ │ │ │ @ instruction: 0xf0895d98 │ │ │ │ - @ instruction: 0x4606fb7f │ │ │ │ - cdp2 0, 12, cr15, cr2, cr8, {4} │ │ │ │ + @ instruction: 0x4606fb75 │ │ │ │ + cdp2 0, 11, cr15, cr8, cr8, {4} │ │ │ │ @ instruction: 0x46824b7e │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r9, asr r8 @ │ │ │ │ vmul.i8 d17, d24, d3 │ │ │ │ vmlsl.s , d16, d0[5] │ │ │ │ ldmibne r1, {r2, r4, r7, r9, sl}^ │ │ │ │ strmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ ldmdavs r0!, {r0, r4, r5, r9, sl, lr} │ │ │ │ - ldc2l 0, cr15, [ip, #548] @ 0x224 │ │ │ │ + ldc2l 0, cr15, [r2, #548] @ 0x224 │ │ │ │ @ instruction: 0xf0002d03 │ │ │ │ @ instruction: 0xf088808e │ │ │ │ - andls pc, r4, fp, lsr #29 │ │ │ │ - cdp2 0, 10, cr15, cr8, cr8, {4} │ │ │ │ + andls pc, r4, r1, lsr #29 │ │ │ │ + cdp2 0, 9, cr15, cr14, cr8, {4} │ │ │ │ ldrdcs pc, [r0], -r8 │ │ │ │ pkhtbmi r4, r3, r9, asr #12 │ │ │ │ andls r2, r5, #0 │ │ │ │ - ldc2l 7, cr15, [r4], #852 @ 0x354 │ │ │ │ + ldc2 7, cr15, [r8, #-852] @ 0xfffffcac │ │ │ │ ldmib sp, {r1, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf08e0104 │ │ │ │ - blmi 0x1bd9a74 │ │ │ │ + blmi 0x1bd99a0 │ │ │ │ stmdals r3, {r0, r8, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andne pc, r3, r9, asr r8 @ │ │ │ │ strmi r9, [r8], #-2820 @ 0xfffff4fc │ │ │ │ andeq lr, fp, #1024 @ 0x400 │ │ │ │ ldrtmi r4, [r9], #-1035 @ 0xfffffbf5 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ stccs 0, cr13, [r0], {73} @ 0x49 │ │ │ │ addshi pc, pc, r0 │ │ │ │ tstpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf0896808 │ │ │ │ - @ instruction: 0xf8d8fdd9 │ │ │ │ + @ instruction: 0xf8d8fdcf │ │ │ │ andcs r4, r0, r0 │ │ │ │ @ instruction: 0xf7d59910 │ │ │ │ - strtmi pc, [r1], -pc, asr #25 │ │ │ │ + @ instruction: 0x4621fcf3 │ │ │ │ ldrbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xffe4f08e │ │ │ │ + @ instruction: 0xffdaf08e │ │ │ │ ldmdavs r0!, {r1, r3, r4, r6, r8, r9, fp, lr} │ │ │ │ mvnpl pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r9, asr r8 @ │ │ │ │ movweq lr, #43778 @ 0xab02 │ │ │ │ @ instruction: 0x461a4417 │ │ │ │ @ instruction: 0xf0899700 │ │ │ │ - mulcs r1, r1, sp │ │ │ │ + andcs pc, r1, r7, lsl #27 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf4126c12 │ │ │ │ tstle r8, r0, ror r3 │ │ │ │ @@ -140898,83 +140855,83 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf0128ff0 │ │ │ │ @ instruction: 0xf47f030e │ │ │ │ @ instruction: 0xf01baf51 │ │ │ │ @ instruction: 0xf43f0f10 │ │ │ │ strb sl, [sp, sp, asr #30]! │ │ │ │ - blx 0x1957ca0 │ │ │ │ + blx 0x1857bf4 │ │ │ │ stccs 7, cr14, [r0], {89} @ 0x59 │ │ │ │ @ instruction: 0xf649d065 │ │ │ │ vorr.i32 d21, #8 @ 0x00000008 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - ldc2 0, cr15, [r0, #548] @ 0x224 │ │ │ │ - blvs 0xfe593b9c │ │ │ │ + stc2 0, cr15, [r6, #548] @ 0x224 │ │ │ │ + blvs 0xfe593af0 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 4, sp, r3, cr2 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ svcge 0x0036f47f │ │ │ │ @ instruction: 0xf646e7d6 │ │ │ │ @ instruction: 0xf2c07890 │ │ │ │ @ instruction: 0xf0882895 │ │ │ │ - @ instruction: 0xf640fe8f │ │ │ │ + @ instruction: 0xf640fe85 │ │ │ │ strmi r7, [r7], -ip, lsl #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ - @ instruction: 0xffaaf08c │ │ │ │ + @ instruction: 0xffa0f08c │ │ │ │ @ instruction: 0xf088e749 │ │ │ │ - andls pc, r4, r1, asr lr @ │ │ │ │ - cdp2 0, 4, cr15, cr14, cr8, {4} │ │ │ │ + andls pc, r4, r7, asr #28 │ │ │ │ + cdp2 0, 4, cr15, cr4, cr8, {4} │ │ │ │ @ instruction: 0xf0884605 │ │ │ │ - @ instruction: 0xf8d8fe17 │ │ │ │ + @ instruction: 0xf8d8fe0d │ │ │ │ ldrbmi r2, [r9], -r0 │ │ │ │ andcs r4, r1, r3, lsl #13 │ │ │ │ @ instruction: 0xf7d59205 │ │ │ │ - strmi pc, [r2], -r3, ror #24 │ │ │ │ + strmi pc, [r2], -r7, lsl #25 │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ - @ instruction: 0xf9aef08f │ │ │ │ + @ instruction: 0xf9a4f08f │ │ │ │ stmdals r3, {r0, r2, r5, r8, r9, fp, lr} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andne pc, r3, r9, asr r8 @ │ │ │ │ strmi r9, [r8], #-2820 @ 0xfffff4fc │ │ │ │ strmi r1, [fp], #-2378 @ 0xfffff6b6 │ │ │ │ stmib sp, {r0, r3, r4, r5, sl, lr}^ │ │ │ │ bicslt r0, r4, r0, lsl #2 │ │ │ │ mvnsvc pc, r9, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf0896808 │ │ │ │ - strtmi pc, [r9], -sp, asr #26 │ │ │ │ + strtmi pc, [r9], -r3, asr #26 │ │ │ │ @ instruction: 0xf0924658 │ │ │ │ - @ instruction: 0xe76ef8bb │ │ │ │ + @ instruction: 0xe76ef8b1 │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmible r3, {r1, r9, fp, sp} │ │ │ │ @ instruction: 0xf649e6f0 │ │ │ │ vbic.i32 , #12 @ 0x0000000c │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - ldc2 0, cr15, [sl, #-548]! @ 0xfffffddc │ │ │ │ + ldc2 0, cr15, [r0, #-548]! @ 0xfffffddc │ │ │ │ vaba.s8 q15, , │ │ │ │ vmla.f d22, d0, d0[5] │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - ldc2 0, cr15, [r2, #-548]! @ 0xfffffddc │ │ │ │ + stc2 0, cr15, [r8, #-548]! @ 0xfffffddc │ │ │ │ @ instruction: 0xf649e7e3 │ │ │ │ vsra.s64 d21, d12, #64 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - stc2 0, cr15, [sl, #-548]! @ 0xfffffddc │ │ │ │ + stc2 0, cr15, [r0, #-548]! @ 0xfffffddc │ │ │ │ vabd.s8 q15, , │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[4] │ │ │ │ @ instruction: 0xf644012d │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ - blmi 0x219e5c │ │ │ │ + vshr.s64 q9, q6, #64 │ │ │ │ + blmi 0x219db0 │ │ │ │ addne pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xff94f1d7 │ │ │ │ - addeq r6, r7, r4, lsr #7 │ │ │ │ - addeq r6, r7, r4, asr r3 │ │ │ │ - addeq r6, r7, r4, lsl #6 │ │ │ │ - addeq r6, r7, r4, lsr r2 │ │ │ │ - eorseq r9, r3, r4, ror r8 │ │ │ │ + @ instruction: 0xff8af1d7 │ │ │ │ + addeq r6, r7, r0, asr r4 │ │ │ │ + addeq r6, r7, r0, lsl #8 │ │ │ │ + @ instruction: 0x008763b0 │ │ │ │ + addeq r6, r7, r0, ror #5 │ │ │ │ + eorseq r9, r3, r4, asr #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r1, #-556] @ 0xfffffdd4 │ │ │ │ stcvs 0, cr11, [sl], {135} @ 0x87 │ │ │ │ rscseq pc, r0, #18 │ │ │ │ @@ -140988,196 +140945,196 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ smlabbcs r0, r2, r0, r8 │ │ │ │ @ instruction: 0xf95ef7fd │ │ │ │ rsbsle r2, r1, r0, lsl #16 │ │ │ │ stccs 0, cr2, [r3], {-0} │ │ │ │ addhi pc, r6, r0 │ │ │ │ - blx 0x12d603c │ │ │ │ + blx 0x1055f90 │ │ │ │ @ instruction: 0xf0889003 │ │ │ │ - strmi pc, [r1], fp, lsl #27 │ │ │ │ - stc2 0, cr15, [r8, #544] @ 0x220 │ │ │ │ + strmi pc, [r1], r1, lsl #27 │ │ │ │ + ldc2l 0, cr15, [lr, #-544]! @ 0xfffffde0 │ │ │ │ @ instruction: 0xf0884680 │ │ │ │ - strtmi pc, [r9], -r5, lsl #27 │ │ │ │ + @ instruction: 0x4629fd7b │ │ │ │ ldrvc pc, [r0, #1606] @ 0x646 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ movwls r6, #10283 @ 0x282b │ │ │ │ - blx 0xff457d96 │ │ │ │ + blx 0xffd57cea │ │ │ │ strmi r9, [r2], -r2, lsl #18 │ │ │ │ @ instruction: 0xf08e4648 │ │ │ │ - @ instruction: 0x4639fe77 │ │ │ │ + ldrtmi pc, [r9], -sp, ror #28 @ │ │ │ │ andcs r6, r0, pc, lsr #16 │ │ │ │ - blx 0xff1d7daa │ │ │ │ + blx 0xffad7cfe │ │ │ │ ldrtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08e4640 │ │ │ │ - @ instruction: 0xf8dbfe6d │ │ │ │ - blcs 0x165e64 │ │ │ │ + @ instruction: 0xf8dbfe63 │ │ │ │ + blcs 0x165db8 │ │ │ │ ldm pc, {r0, r1, r2, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ rscseq pc, r4, r3, lsl r0 @ │ │ │ │ andseq r0, pc, r1, lsl #2 │ │ │ │ stcvs 0, cr0, [r9], {205} @ 0xcd │ │ │ │ rsbsvs pc, r0, #285212672 @ 0x11000000 │ │ │ │ ldrmi sp, [r0], -r8, lsl #2 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strvc lr, [r1, #-2523] @ 0xfffff625 │ │ │ │ andeq pc, lr, #17 │ │ │ │ ldrdge pc, [ip], -fp │ │ │ │ - b 0x128e54c │ │ │ │ - b 0x10da2b4 │ │ │ │ + b 0x128e4a0 │ │ │ │ + b 0x10da208 │ │ │ │ strbeq r0, [fp], sl, lsl #2 │ │ │ │ str sp, [r5, r9, ror #9]! │ │ │ │ - stc2l 0, cr15, [r4, #-544] @ 0xfffffde0 │ │ │ │ + ldc2 0, cr15, [sl, #-544]! @ 0xfffffde0 │ │ │ │ msrpl CPSR_s, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs sl, {r0, r1, r2, r9, sl, lr} │ │ │ │ teqppl r0, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf08d6819 │ │ │ │ - blls 0x198164 │ │ │ │ + blls 0x198090 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ @ instruction: 0xf08e9800 │ │ │ │ - @ instruction: 0x2c01fa8b │ │ │ │ + @ instruction: 0x2c01fa81 │ │ │ │ sbcshi pc, r5, r0 │ │ │ │ ldrbmi r6, [r1], -ip, lsr #16 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4621fb7b │ │ │ │ + @ instruction: 0x4621fb9f │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - cdp2 0, 9, cr15, cr0, cr14, {4} │ │ │ │ + cdp2 0, 8, cr15, cr6, cr14, {4} │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fc8ff0 │ │ │ │ - @ instruction: 0xe77df935 │ │ │ │ + @ instruction: 0xe77df931 │ │ │ │ @ instruction: 0xf4126b8a │ │ │ │ rsble r6, pc, r0, ror r2 @ │ │ │ │ @ instruction: 0xf4126c4a │ │ │ │ @ instruction: 0xf47f0270 │ │ │ │ str sl, [ip, r7, ror #30]! │ │ │ │ @ instruction: 0xf0892100 │ │ │ │ - ldrdls pc, [r5], -fp │ │ │ │ - ldc2 0, cr15, [r8, #-544]! @ 0xfffffde0 │ │ │ │ + ldrdls pc, [r5], -r1 │ │ │ │ + stc2 0, cr15, [lr, #-544]! @ 0xfffffde0 │ │ │ │ @ instruction: 0xf0884680 │ │ │ │ - @ instruction: 0x4606fd35 │ │ │ │ - ldc2 0, cr15, [r2, #-544]! @ 0xfffffde0 │ │ │ │ + strmi pc, [r6], -fp, lsr #26 │ │ │ │ + stc2 0, cr15, [r8, #-544]! @ 0xfffffde0 │ │ │ │ @ instruction: 0xf0884604 │ │ │ │ - andls pc, r2, pc, lsr #26 │ │ │ │ - stc2 0, cr15, [ip, #-544]! @ 0xfffffde0 │ │ │ │ + andls pc, r2, r5, lsr #26 │ │ │ │ + stc2 0, cr15, [r2, #-544]! @ 0xfffffde0 │ │ │ │ @ instruction: 0xf0889003 │ │ │ │ - vadd.f32 d31, d4, d25 │ │ │ │ + vmla.f32 d31, d4, d15 │ │ │ │ vsubl.s8 , d0, d24 │ │ │ │ pkhbtmi r0, r1, r5, lsl #5 │ │ │ │ ldmdavs r1, {r1, fp, ip, pc} │ │ │ │ - @ instruction: 0xffeaf091 │ │ │ │ + @ instruction: 0xffe0f091 │ │ │ │ eorpl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdavs r1, {r0, r1, fp, ip, pc} │ │ │ │ - @ instruction: 0xf81af092 │ │ │ │ + @ instruction: 0xf810f092 │ │ │ │ eorspl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdavs r1, {r3, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf812f092 │ │ │ │ + @ instruction: 0xf808f092 │ │ │ │ @ instruction: 0xf6464629 │ │ │ │ vshl.s64 d23, d0, #0 │ │ │ │ mulcs r1, r5, r5 │ │ │ │ movwls r6, #18475 @ 0x482b │ │ │ │ - blx 0xa57ee6 │ │ │ │ + blx 0x1357e3a │ │ │ │ strmi r9, [r2], -r4, lsl #18 │ │ │ │ @ instruction: 0xf08f4640 │ │ │ │ - @ instruction: 0x4639f871 │ │ │ │ + ldrtmi pc, [r9], -r7, ror #16 @ │ │ │ │ andcs r6, r1, pc, lsr #16 │ │ │ │ - blx 0x7d7efa │ │ │ │ + blx 0x10d7e4e │ │ │ │ ldrtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08f4630 │ │ │ │ - @ instruction: 0xf8dbf867 │ │ │ │ - blcs 0x165fb4 │ │ │ │ + @ instruction: 0xf8dbf85d │ │ │ │ + blcs 0x165f08 │ │ │ │ ldm pc, {r1, r4, fp, ip, lr, pc}^ @ │ │ │ │ ldmhi r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0886d02 │ │ │ │ - bls 0x199378 │ │ │ │ + bls 0x1992a4 │ │ │ │ strbmi r4, [r9], -r7, lsl #12 │ │ │ │ - @ instruction: 0xf9fcf08f │ │ │ │ + @ instruction: 0xf9f2f08f │ │ │ │ ldrtmi r9, [sl], -r5, lsl #22 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ strhi lr, [r0], -sp, asr #19 │ │ │ │ - ldc2l 0, cr15, [r0], {145} @ 0x91 │ │ │ │ + stc2l 0, cr15, [r6], {145} @ 0x91 │ │ │ │ ldrbmi r6, [r1], -sp, lsr #16 │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4629fafb │ │ │ │ + @ instruction: 0x4629fb1f │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf8e6f08f │ │ │ │ + @ instruction: 0xf8dcf08f │ │ │ │ ldrb r2, [lr, -r1]! │ │ │ │ umaalne pc, r7, r1, r8 @ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf67f2902 │ │ │ │ @ instruction: 0xe6f3af3c │ │ │ │ msrpl CPSR_f, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dd4631 │ │ │ │ andcs r9, r9, ip │ │ │ │ @ instruction: 0x464b681a │ │ │ │ - @ instruction: 0xf9e6f08e │ │ │ │ - stc2 0, cr15, [r8], {136} @ 0x88 │ │ │ │ + @ instruction: 0xf9dcf08e │ │ │ │ + ldc2l 0, cr15, [lr], #-544 @ 0xfffffde0 │ │ │ │ msrpl CPSR_s, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs sl, {r0, r1, r2, r9, sl, lr} │ │ │ │ teqppl r0, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf08c6819 │ │ │ │ - strbmi pc, [fp], -fp, ror #31 @ │ │ │ │ + strbmi pc, [fp], -r1, ror #31 @ │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf8cd2003 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ - @ instruction: 0xf9cef08e │ │ │ │ + @ instruction: 0xf9c4f08e │ │ │ │ vabd.s8 q15, q2, │ │ │ │ vsubl.s8 , d0, d24 │ │ │ │ stmib sp, {r0, r2, r4, r7, r9}^ │ │ │ │ ldrtmi r9, [r1], -r0, lsl #16 │ │ │ │ andcs r9, r8, r3, lsl #22 │ │ │ │ @ instruction: 0xf08e6812 │ │ │ │ - ldr pc, [r4, -r1, asr #19]! │ │ │ │ + @ instruction: 0xe734f9b7 │ │ │ │ eorspl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blls 0x16b940 │ │ │ │ + blls 0x16b894 │ │ │ │ ldmdavs r2, {r1, sp} │ │ │ │ - @ instruction: 0xf9b4f08e │ │ │ │ + @ instruction: 0xf9aaf08e │ │ │ │ ldrtmi lr, [r1], -r7, lsr #14 │ │ │ │ @ instruction: 0xf64f4630 │ │ │ │ @ instruction: 0xf08c72ff │ │ │ │ - str pc, [r3, -r3, ror #29]! │ │ │ │ + @ instruction: 0xe723fed9 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8dd4621 │ │ │ │ andcs r8, r9, r4, lsl r0 │ │ │ │ strbmi r9, [r3], -r2, lsl #20 │ │ │ │ @ instruction: 0xf0919601 │ │ │ │ - @ instruction: 0xf088fc69 │ │ │ │ - bls 0x19928c │ │ │ │ + @ instruction: 0xf088fc5f │ │ │ │ + bls 0x1991b8 │ │ │ │ strbmi r4, [r9], -r7, lsl #12 │ │ │ │ - @ instruction: 0xf986f08f │ │ │ │ + @ instruction: 0xf97cf08f │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ strls r9, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - mrrc2 0, 9, pc, sl, cr1 @ │ │ │ │ - blls 0x213eec │ │ │ │ + mrrc2 0, 9, pc, r0, cr1 @ │ │ │ │ + blls 0x213e40 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ stmib sp, {r1, sp}^ │ │ │ │ @ instruction: 0xf0918600 │ │ │ │ - @ instruction: 0xe77ffc51 │ │ │ │ + ldrb pc, [pc, -r7, asr #24]! @ │ │ │ │ strtmi r9, [r1], -r5, lsl #22 │ │ │ │ andcs r9, r8, r2, lsl #20 │ │ │ │ strhi lr, [r0], -sp, asr #19 │ │ │ │ - mcrr2 0, 9, pc, r8, cr1 @ │ │ │ │ + ldc2 0, cr15, [lr], #-580 @ 0xfffffdbc │ │ │ │ svclt 0x0000e776 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ mrrcvs 0, 8, fp, ip, cr5 │ │ │ │ @@ -141197,72 +141154,72 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsble r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4619 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d057 │ │ │ │ @ instruction: 0xf2c07490 │ │ │ │ @ instruction: 0xf0882495 │ │ │ │ - strmi pc, [r2], sp, ror #23 │ │ │ │ - blx 0xffb56382 │ │ │ │ + strmi pc, [r2], r3, ror #23 │ │ │ │ + blx 0xff8d62d6 │ │ │ │ @ instruction: 0xf0884680 │ │ │ │ - @ instruction: 0xf8d4fbe7 │ │ │ │ + @ instruction: 0xf8d4fbdd │ │ │ │ stmdavs r9!, {ip, sp, pc}^ │ │ │ │ andcs r4, r0, r1, lsl #13 │ │ │ │ - blx 0xdd80c8 │ │ │ │ + blx 0x16d801c │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08e4650 │ │ │ │ - @ instruction: 0xf8d4fcdd │ │ │ │ + @ instruction: 0xf8d4fcd3 │ │ │ │ stmdavs r9!, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - ldrbmi pc, [r9], -r9, lsr #20 @ │ │ │ │ + ldrbmi pc, [r9], -sp, asr #20 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r2], {142} @ 0x8e │ │ │ │ + stc2l 0, cr15, [r8], {142} @ 0x8e │ │ │ │ cmple r7, r0, lsl #30 │ │ │ │ andcs r6, r0, r7, lsr #16 │ │ │ │ @ instruction: 0xf7d568a9 │ │ │ │ - @ instruction: 0x4639fa1d │ │ │ │ + ldrtmi pc, [r9], -r1, asr #20 @ │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - stc2l 0, cr15, [r6], {142} @ 0x8e │ │ │ │ + ldc2 0, cr15, [ip], #568 @ 0x238 │ │ │ │ @ instruction: 0xf088bbae │ │ │ │ - stmdavs r1!, {r0, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08c4606 │ │ │ │ - blmi 0x8596d4 │ │ │ │ + blmi 0x859600 │ │ │ │ svccs 0x0070ee1d │ │ │ │ biccs pc, ip, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x13051c │ │ │ │ + bl 0x130470 │ │ │ │ ldrmi r0, [r6], #-776 @ 0xfffffcf8 │ │ │ │ - bl 0x13eddc │ │ │ │ + bl 0x13ed30 │ │ │ │ strls r0, [r2], -sl, lsl #6 │ │ │ │ andls r4, r1, #1241513984 @ 0x4a000000 │ │ │ │ @ instruction: 0xf0896808 │ │ │ │ - stmdavs r4!, {r0, r1, r3, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, lsr #17 │ │ │ │ - @ instruction: 0xf9f4f7d5 │ │ │ │ + blx 0x6d809c │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf08e4648 │ │ │ │ - andcs pc, r1, r9, lsl #26 │ │ │ │ + strdcs pc, [r1], -pc @ │ │ │ │ mulcs r0, r0, r7 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffaef7fb │ │ │ │ + @ instruction: 0xffaaf7fb │ │ │ │ @ instruction: 0xf04fe797 │ │ │ │ strbmi r4, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08c4648 │ │ │ │ - bfi pc, fp, (invalid: 30:2) @ │ │ │ │ + bfi pc, r1, (invalid: 30:2) @ │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - @ instruction: 0xff14f08c │ │ │ │ + @ instruction: 0xff0af08c │ │ │ │ svclt 0x0000e7b0 │ │ │ │ - addeq r5, r7, ip, lsl #27 │ │ │ │ - blvs 0xfe575648 │ │ │ │ + addeq r5, r7, r8, lsr lr │ │ │ │ + blvs 0xfe57559c │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 0, sp, r3, cr10 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ andcs sp, r0, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -141270,823 +141227,819 @@ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmible r2!, {r1, r9, fp, sp}^ │ │ │ │ ldrdcc pc, [r8], r0 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldrdcs pc, [ip], r0 @ │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf1480 │ │ │ │ + bl 0xfebf13d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r5, r3, r0, lsl #8 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4611 │ │ │ │ orrslt pc, r8, #19, 30 @ 0x4c │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - blx 0x11d64ce │ │ │ │ + blx 0xf56422 │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - @ instruction: 0xf992f7d5 │ │ │ │ + @ instruction: 0xf9b6f7d5 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08e4639 │ │ │ │ - @ instruction: 0xf088fbf3 │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf088fbe9 │ │ │ │ + ldmdavs r1!, {r0, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08c4607 │ │ │ │ - blmi 0x5d95c0 │ │ │ │ + blmi 0x5d94ec │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicspl pc, r8, fp, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x9a2e8 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x9a23c │ │ │ │ strtmi r9, [fp], #-1792 @ 0xfffff900 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - blx 0x13d6518 │ │ │ │ + blx 0x115646c │ │ │ │ ldmdavs r4!, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - strmi pc, [r2], -pc, ror #18 │ │ │ │ + @ instruction: 0x4602f993 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - stc2 0, cr15, [r4], {142} @ 0x8e │ │ │ │ + ldc2l 0, cr15, [sl], #-568 @ 0xfffffdc8 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xff2af7fb │ │ │ │ + @ instruction: 0xff26f7fb │ │ │ │ svclt 0x0000e7bd │ │ │ │ - addeq r5, r7, r8, ror ip │ │ │ │ + addeq r5, r7, r4, lsr #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ addlt r4, r5, r7, lsl r6 │ │ │ │ - b 0x18754ac │ │ │ │ + b 0x1875400 │ │ │ │ rsbsle r7, sp, r2, lsl ip │ │ │ │ @ instruction: 0xf4136c1b │ │ │ │ @ instruction: 0xf0006470 │ │ │ │ @ instruction: 0xf8d08082 │ │ │ │ stccs 0, cr4, [r0], {168} @ 0xa8 │ │ │ │ @ instruction: 0xf8d0d174 │ │ │ │ - bcs 0xa2610 │ │ │ │ + bcs 0xa2564 │ │ │ │ @ instruction: 0x460dd170 │ │ │ │ streq pc, [lr], #-19 @ 0xffffffed │ │ │ │ ldmib r1, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ tstmi r3, #655360 @ 0xa0000 │ │ │ │ strbtle r0, [lr], #-1755 @ 0xfffff925 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsbsle r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf646d058 │ │ │ │ @ instruction: 0xf2c07490 │ │ │ │ @ instruction: 0xf0882495 │ │ │ │ - strmi pc, [r2], r1, lsl #22 │ │ │ │ - blx 0x565c0 │ │ │ │ + @ instruction: 0x4682faf7 │ │ │ │ + blx 0xffdd6514 │ │ │ │ @ instruction: 0xf0884680 │ │ │ │ - @ instruction: 0xf8d4fafb │ │ │ │ + @ instruction: 0xf8d4faf1 │ │ │ │ stmdavs r9!, {ip, sp, pc}^ │ │ │ │ andcs r4, r1, r1, lsl #13 │ │ │ │ - @ instruction: 0xf914f7d5 │ │ │ │ + @ instruction: 0xf938f7d5 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08e4650 │ │ │ │ - @ instruction: 0xf8d4fe5f │ │ │ │ + @ instruction: 0xf8d4fe55 │ │ │ │ stmdavs r9!, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - ldrbmi pc, [r9], -r9, lsl #18 @ │ │ │ │ + ldrbmi pc, [r9], -sp, lsr #18 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - cdp2 0, 5, cr15, cr4, cr14, {4} │ │ │ │ + cdp2 0, 4, cr15, cr10, cr14, {4} │ │ │ │ cmple r2, r0, lsl #30 │ │ │ │ andcs r6, r1, r7, lsr #16 │ │ │ │ @ instruction: 0xf7d568a9 │ │ │ │ - @ instruction: 0x4639f8fd │ │ │ │ + ldrtmi pc, [r9], -r1, lsr #18 @ │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - cdp2 0, 4, cr15, cr8, cr14, {4} │ │ │ │ + cdp2 0, 3, cr15, cr14, cr14, {4} │ │ │ │ teqle lr, r0, lsl #28 │ │ │ │ - blx 0x2d6616 │ │ │ │ + blx 0x56568 │ │ │ │ @ instruction: 0xf6406821 │ │ │ │ strmi r7, [r6], -r8, ror #4 │ │ │ │ - stc2 0, cr15, [r4], #-560 @ 0xfffffdd0 │ │ │ │ + ldc2 0, cr15, [sl], {140} @ 0x8c │ │ │ │ vnmls.f64 d4, d13, d19 │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ movwls r4, #1046 @ 0x416 │ │ │ │ movweq lr, #43778 @ 0xab02 │ │ │ │ strbmi r9, [sl], #-1538 @ 0xfffff9fe │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - blx 0x356650 │ │ │ │ + blx 0xd65a4 │ │ │ │ stmiavs r9!, {r2, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4621f8d3 │ │ │ │ + @ instruction: 0x4621f8f7 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - cdp2 0, 11, cr15, cr14, cr14, {4} │ │ │ │ + cdp2 0, 11, cr15, cr4, cr14, {4} │ │ │ │ and r2, r0, r1 │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ qsub8mi r8, r0, r0 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 7, 4, pc, cr4, cr11, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr0, cr11, {7} @ │ │ │ │ strbmi lr, [r9], -sp, lsl #15 │ │ │ │ andcs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - blx 0x1d66b8 │ │ │ │ + @ instruction: 0xf9faf08f │ │ │ │ @ instruction: 0x4651e7b8 │ │ │ │ andcs r4, r0, #80, 12 @ 0x5000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf9fcf08f │ │ │ │ + @ instruction: 0xf9f2f08f │ │ │ │ svclt 0x0000e7a4 │ │ │ │ - addeq r5, r7, sl, asr #22 │ │ │ │ + strdeq r5, [r7], r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r1, #-52] @ 0xffffffcc │ │ │ │ @ instruction: 0x4617461e │ │ │ │ - blvs 0xfe3866c4 │ │ │ │ + blvs 0xfe386618 │ │ │ │ @ instruction: 0xf4136c4a │ │ │ │ rsbsle r6, r6, r0, ror ip │ │ │ │ cmnpeq r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ svceq 0x0014d077 │ │ │ │ stcvs 0, cr13, [ip], {126} @ 0x7e │ │ │ │ ldrbteq pc, [r0], #20 @ │ │ │ │ @ instruction: 0xf8d0d07a │ │ │ │ stccs 0, cr4, [r0], {168} @ 0xa8 │ │ │ │ @ instruction: 0xf8d0d16d │ │ │ │ - blcs 0xa6788 │ │ │ │ + blcs 0xa66dc │ │ │ │ @ instruction: 0xf8d0d172 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ @ instruction: 0x4619d075 │ │ │ │ stc2l 7, cr15, [ip, #1008]! @ 0x3f0 │ │ │ │ subsle r2, r8, r0, lsl #16 │ │ │ │ ldrvc pc, [r0], #1606 @ 0x646 │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ - blx 0x7d671c │ │ │ │ + blx 0x556670 │ │ │ │ @ instruction: 0xf0884682 │ │ │ │ - pkhbtmi pc, r0, r9, lsl #20 @ │ │ │ │ - blx 0x656728 │ │ │ │ + strmi pc, [r0], pc, lsl #20 │ │ │ │ + blx 0x3d667c │ │ │ │ ldrdlt pc, [r0], -r4 │ │ │ │ strmi r6, [r1], r9, ror #16 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - ldrbmi pc, [r9], -r3, ror #16 @ │ │ │ │ + ldrbmi pc, [r9], -r7, lsl #17 @ │ │ │ │ ldrbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xff1d6758 │ │ │ │ + blx 0xfef566ac │ │ │ │ ldrdlt pc, [r0], -r4 │ │ │ │ andcs r6, r0, r9, lsr #16 │ │ │ │ - @ instruction: 0xf858f7d5 │ │ │ │ + @ instruction: 0xf87cf7d5 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08e4640 │ │ │ │ - svccs 0x0000fab9 │ │ │ │ + svccs 0x0000faaf │ │ │ │ stmdavs r7!, {r0, r2, r4, r6, r8, ip, lr, pc} │ │ │ │ stmiavs r9!, {sp} │ │ │ │ - @ instruction: 0xf84cf7d5 │ │ │ │ + @ instruction: 0xf870f7d5 │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf08e4648 │ │ │ │ - vmlacs.f32 s30, s1, s27 │ │ │ │ + vmlacs.f32 s30, s1, s7 │ │ │ │ @ instruction: 0xf088d142 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08c4606 │ │ │ │ - blmi 0x9d9330 │ │ │ │ + blmi 0x9d925c │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcs r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x1308c0 │ │ │ │ + bl 0x130814 │ │ │ │ ldrmi r0, [r6], #-776 @ 0xfffffcf8 │ │ │ │ - bl 0x13f180 │ │ │ │ + bl 0x13f0d4 │ │ │ │ strls r0, [r2], -sl, lsl #6 │ │ │ │ andls r4, r1, #1241513984 @ 0x4a000000 │ │ │ │ @ instruction: 0xf0896808 │ │ │ │ - stmdavs r4!, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, lsr #17 │ │ │ │ - @ instruction: 0xf822f7d5 │ │ │ │ + @ instruction: 0xf846f7d5 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf08e4648 │ │ │ │ - andcs pc, r1, r7, lsr fp @ │ │ │ │ + andcs pc, r1, sp, lsr #22 │ │ │ │ vaddl.u8 q15, d2, d4 │ │ │ │ - blcs 0x1331b8 │ │ │ │ + blcs 0x13310c │ │ │ │ andcs sp, r0, r7, lsl #17 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fb8ff0 │ │ │ │ - str pc, [r9, pc, asr #27] │ │ │ │ + str pc, [r9, fp, asr #27] │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - ldc2 0, cr15, [ip, #-560]! @ 0xfffffdd0 │ │ │ │ + ldc2 0, cr15, [r2, #-560]! @ 0xfffffdd0 │ │ │ │ vst1.32 {d30}, [pc :256], r5 │ │ │ │ ldrbmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08c4650 │ │ │ │ - @ instruction: 0xe7a2fd35 │ │ │ │ - addeq r5, r7, r8, ror #19 │ │ │ │ + str pc, [r2, fp, lsr #26]! │ │ │ │ + umulleq r5, r7, r4, sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi r6, [ip], -r3, lsl #26 │ │ │ │ strmi fp, [r5], -r5, lsl #1 │ │ │ │ @ instruction: 0xf0116c19 │ │ │ │ strdle r0, [r7, -r0] │ │ │ │ @ instruction: 0xf4106b98 │ │ │ │ andsle r6, r0, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c58 │ │ │ │ andle r6, ip, r0, ror r0 │ │ │ │ rsbsne r6, r6, r6, ror #17 │ │ │ │ stmdbvs r2!, {r3, ip, lr, pc} │ │ │ │ - bcs 0x8ab6fc │ │ │ │ + bcs 0x8ab650 │ │ │ │ mrccs 15, 0, fp, cr0, cr8, {6} │ │ │ │ andcs fp, r1, ip, asr #31 │ │ │ │ stcle 0, cr2, [r8, #-0] │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmiavs r3!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ andsle r2, sp, pc, lsl #22 │ │ │ │ tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfece4ea0 │ │ │ │ - b 0x1497468 │ │ │ │ + blx 0xfece4df4 │ │ │ │ + b 0x14973bc │ │ │ │ svclt 0x00d81353 │ │ │ │ - blcs 0xa326c │ │ │ │ + blcs 0xa31c0 │ │ │ │ @ instruction: 0xf8d5d1e9 │ │ │ │ andcs r1, r1, #200 @ 0xc8 │ │ │ │ rsbscs pc, ip, r5, lsl #17 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0x4619b131 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ stmdblt r8, {r0, r1, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrb r2, [sl, r1] │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xe7f8fd71 │ │ │ │ - blcs 0xb4724 │ │ │ │ + ldrb pc, [r8, sp, ror #26]! @ │ │ │ │ + blcs 0xb4678 │ │ │ │ @ instruction: 0xe7d2d0de │ │ │ │ andcs r6, r0, #10551296 @ 0xa10000 │ │ │ │ @ instruction: 0xf7c14628 │ │ │ │ - stmdbvs r3!, {r0, r3, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xac0ac │ │ │ │ + stmdbvs r3!, {r0, r1, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xac000 │ │ │ │ @ instruction: 0xf895d17e │ │ │ │ - blcs 0xa697c │ │ │ │ + blcs 0xa68d0 │ │ │ │ @ instruction: 0xf088d15c │ │ │ │ - @ instruction: 0x2e00f971 │ │ │ │ + @ instruction: 0x2e00f967 │ │ │ │ svclt 0x00c14681 │ │ │ │ @ instruction: 0xf6462700 │ │ │ │ @ instruction: 0xf04f7a90 │ │ │ │ vqdmull.s q8, d0, d3[0] │ │ │ │ @ instruction: 0xdc202a95 │ │ │ │ @ instruction: 0xf8cde078 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0x3d85fc │ │ │ │ + blx 0xf58550 │ │ │ │ @ instruction: 0xf8da6921 │ │ │ │ andcs r3, r1, r0 │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - @ instruction: 0xff72f7d4 │ │ │ │ + @ instruction: 0xff96f7d4 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf08e4648 │ │ │ │ - andcs pc, r8, #5952 @ 0x1740 │ │ │ │ + andcs pc, r8, #5312 @ 0x14c0 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf08c3701 │ │ │ │ - adcsmi pc, lr, #643072 @ 0x9d000 │ │ │ │ + adcsmi pc, lr, #602112 @ 0x93000 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ bicsle r2, ip, r0, lsl #22 │ │ │ │ andcs r6, r1, r1, lsr #18 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - @ instruction: 0xff5af7d4 │ │ │ │ + @ instruction: 0xff7ef7d4 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf08e4648 │ │ │ │ - @ instruction: 0xf8cdfca5 │ │ │ │ + @ instruction: 0xf8cdfc9b │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ @ instruction: 0xf8d54649 │ │ │ │ strtmi r3, [r8], -r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0x4d865c │ │ │ │ + blx 0x10585b0 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r5, r6, r8, ip, sp, pc}^ │ │ │ │ smlalseq fp, r3, fp, r3 │ │ │ │ @ instruction: 0x4641425a │ │ │ │ @ instruction: 0xf08c4640 │ │ │ │ - stmiavs r1!, {r0, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r1, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ - cdp2 7, 4, cr15, cr6, cr1, {6} │ │ │ │ + cdp2 7, 7, cr15, cr4, cr1, {6} │ │ │ │ @ instruction: 0xf7c44628 │ │ │ │ - @ instruction: 0xe78bfaf3 │ │ │ │ - blcs 0x3f4a00 │ │ │ │ + str pc, [fp, r1, lsr #22] │ │ │ │ + blcs 0x3f4954 │ │ │ │ stmdavs r3!, {r0, r1, r2, r3, r4, r7, r8, ip, lr, pc} │ │ │ │ addsle r2, ip, r0, lsl #22 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf6462f70 │ │ │ │ @ instruction: 0xf2c07a90 │ │ │ │ ldrbtmi r2, [fp], #-2709 @ 0xfffff56b │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldmpl r2, {r0, r4, r7, r8}^ │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ strbmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf0886808 │ │ │ │ - @ instruction: 0xe784fff1 │ │ │ │ + str pc, [r4, r7, ror #31] │ │ │ │ strmi r6, [r1], -r2, ror #17 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - blx 0x12d69e8 │ │ │ │ + blx 0x105693c │ │ │ │ stmiavs r3!, {r0, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ strble r0, [lr, #2011] @ 0x7db │ │ │ │ strb r2, [r8, r4, lsl #4] │ │ │ │ - blcs 0xb4854 │ │ │ │ + blcs 0xb47a8 │ │ │ │ stmdbvs r3!, {r1, r2, r3, r6, r7, ip, lr, pc}^ │ │ │ │ rscsle r2, r4, r0, lsl #22 │ │ │ │ rsbsmi r0, r2, #246 @ 0xf6 │ │ │ │ sbcle r2, r2, r0, lsl #28 │ │ │ │ svclt 0x0000e7bd │ │ │ │ - addeq r5, r7, lr, asr #15 │ │ │ │ + addeq r5, r7, sl, ror r8 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ tstcs r0, r1, lsl r1 │ │ │ │ stcllt 7, cr15, [sl], #-1008 @ 0xfffffc10 │ │ │ │ - stcllt 7, cr15, [r0], {251} @ 0xfb │ │ │ │ + ldclt 7, cr15, [ip], #1004 @ 0x3ec │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - bmi 0xff186a30 │ │ │ │ + bmi 0xff386984 │ │ │ │ cmnpvs r5, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orrvc pc, r0, #217055232 @ 0xcf00000 │ │ │ │ strmi r4, [ip], fp │ │ │ │ tstpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orrvs pc, r0, pc, asr #13 │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ andcs r4, r0, #140509184 @ 0x8600000 │ │ │ │ stmib sp, {r0, r1, r3, r7, r9, lr}^ │ │ │ │ stmib sp, {r2, r9, sp}^ │ │ │ │ andls r2, r8, #1610612736 @ 0x60000000 │ │ │ │ - orrshi pc, r2, r0 │ │ │ │ + orrhi pc, r0, r0 │ │ │ │ eorsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addhi pc, sp, r0, asr #4 │ │ │ │ addvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vand d8, d16, d16 │ │ │ │ - vst4.8 {d24,d26,d28,d30}, [pc], sl │ │ │ │ + vand d8, d16, d13 │ │ │ │ + vst4.8 {d24,d26,d28,d30}, [pc], r1 │ │ │ │ @ instruction: 0xf6cf6220 │ │ │ │ addsmi r6, r3, #128, 4 │ │ │ │ - rschi pc, r5, r0 │ │ │ │ + sbcshi pc, ip, r0 │ │ │ │ eorvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ addvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0404293 │ │ │ │ - vshr.u64 q12, q13, #52 │ │ │ │ + vshr.u64 q12, , #52 │ │ │ │ stmdbcs r0, {r0, r8, ip, lr} │ │ │ │ - andshi pc, sl, #0 │ │ │ │ + andhi pc, r6, #0 │ │ │ │ @ instruction: 0xf0402903 │ │ │ │ - vshr.u64 q12, q9, #52 │ │ │ │ - blcs 0x12b684 │ │ │ │ - addshi pc, r0, #0 │ │ │ │ + vmla.i q12, q14, d1[6] │ │ │ │ + blcs 0x12b5d8 │ │ │ │ + addhi pc, r5, #0 │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ - blcs 0xbb260 │ │ │ │ - rschi pc, r7, r0, asr #32 │ │ │ │ + blcs 0xbb188 │ │ │ │ + sbcshi pc, lr, r0, asr #32 │ │ │ │ movteq lr, #51791 @ 0xca4f │ │ │ │ ldrbcs lr, [ip], #2639 @ 0xa4f │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ strbne pc, [r0, #-972] @ 0xfffffc34 @ │ │ │ │ @ instruction: 0xf004431d │ │ │ │ vsri.8 d16, d14, #4 │ │ │ │ orrcs r5, r0, #128, 4 │ │ │ │ movweq pc, #12992 @ 0x32c0 @ │ │ │ │ - b 0x3ab504 │ │ │ │ + b 0x3ab458 │ │ │ │ strls r0, [r4], #-771 @ 0xfffffcfd │ │ │ │ - blcs 0xbfcd0 │ │ │ │ - addhi pc, lr, #0 │ │ │ │ + blcs 0xbfc24 │ │ │ │ + addhi pc, r5, #0 │ │ │ │ @ instruction: 0xf0402b80 │ │ │ │ - stcvs 0, cr8, [r3, #-816] @ 0xfffffcd0 │ │ │ │ + stcvs 0, cr8, [r3, #-780] @ 0xfffffcf4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ - mrrcvs 2, 11, r8, fp, cr12 │ │ │ │ + mrrcvs 2, 11, r8, fp, cr3 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0xa34e4 │ │ │ │ - adcshi pc, sp, r0 │ │ │ │ + blcs 0xa3438 │ │ │ │ + adcshi pc, r4, r0 │ │ │ │ ldrdcc pc, [r8], lr @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - @ instruction: 0xf8de80b8 │ │ │ │ + @ instruction: 0xf8de80af │ │ │ │ @ instruction: 0xf1b880ac │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ - @ instruction: 0x467080b2 │ │ │ │ + ldrbtmi r8, [r0], -r9, lsr #1 │ │ │ │ @ instruction: 0xff70f7ff │ │ │ │ @ instruction: 0xf646b348 │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ @ instruction: 0xf0882795 │ │ │ │ - @ instruction: 0x4606f813 │ │ │ │ - @ instruction: 0xf810f088 │ │ │ │ + strmi pc, [r6], -r9, lsl #16 │ │ │ │ + @ instruction: 0xf806f088 │ │ │ │ ldmdavs fp!, {r0, r3, r5, r9, sl, lr} │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7d49303 │ │ │ │ - stmdbls r3, {r0, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf8bef08e │ │ │ │ + @ instruction: 0xf8b4f08e │ │ │ │ @ instruction: 0x4621683f │ │ │ │ @ instruction: 0xf7d44640 │ │ │ │ - @ instruction: 0x4639fe53 │ │ │ │ + @ instruction: 0x4639fe77 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf8b4f08e │ │ │ │ + @ instruction: 0xf8aaf08e │ │ │ │ @ instruction: 0x46292310 │ │ │ │ ldrtmi r4, [r2], -r8, lsr #12 │ │ │ │ @ instruction: 0xf08d9300 │ │ │ │ - @ instruction: 0x4621fb5d │ │ │ │ + @ instruction: 0x4621fb53 │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - andcs pc, r1, pc, lsl r9 @ │ │ │ │ - @ instruction: 0xf6cfe033 │ │ │ │ + andcs pc, r1, fp, lsl r9 @ │ │ │ │ + @ instruction: 0xf6cfe032 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ - sbcshi pc, sl, r0 │ │ │ │ + sbchi pc, lr, r0 │ │ │ │ andsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - adchi pc, r6, r0, lsl #4 │ │ │ │ + addshi pc, sp, r0, lsl #4 │ │ │ │ andvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ - mlasle r6, r3, r2, r4 │ │ │ │ + mlasle r5, r3, r2, r4 │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ - @ instruction: 0xd16e4293 │ │ │ │ + @ instruction: 0xd1654293 │ │ │ │ + cmpeq ip, pc, asr #20 │ │ │ │ sbcscc lr, ip, #323584 @ 0x4f000 │ │ │ │ - bicne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - andseq pc, lr, #2 │ │ │ │ - strpl pc, [r1], #-972 @ 0xfffffc34 │ │ │ │ - b 0x146b5fc │ │ │ │ - andls r2, r6, #220, 6 @ 0x70000003 │ │ │ │ - subeq lr, ip, #323584 @ 0x4f000 │ │ │ │ + tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ + movtne pc, #972 @ 0x3cc @ │ │ │ │ + vsubw.u8 q10, q6, d11 │ │ │ │ + @ instruction: 0xf00214c0 │ │ │ │ + movwls r0, #21022 @ 0x521e │ │ │ │ + bicscs lr, ip, #323584 @ 0x4f000 │ │ │ │ + stmdbge r4, {r1, r5, r8, r9, lr} │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - andseq pc, lr, #2 │ │ │ │ - stmdbge r4, {r2, sl, ip, pc} │ │ │ │ strpl pc, [r0], #972 @ 0x3cc │ │ │ │ - mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ - b 0x13ab640 │ │ │ │ - movwls r0, #29186 @ 0x7202 │ │ │ │ - andls r2, r5, #134217728 @ 0x8000000 │ │ │ │ - @ instruction: 0xf7ff9308 │ │ │ │ - blmi 0x15d91c0 │ │ │ │ - blls 0x2f4a30 │ │ │ │ - @ instruction: 0xf04f405a │ │ │ │ - @ instruction: 0xf0400300 │ │ │ │ - andlt r8, sl, r5, asr #4 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - pop {sl, fp} │ │ │ │ - b 0x147b1a4 │ │ │ │ - vrshr.u64 , q6, #52 │ │ │ │ - @ instruction: 0xf00213c0 │ │ │ │ - vrshr.u8 d16, d14, #4 │ │ │ │ - tstmi sl, #16777216 @ 0x1000000 │ │ │ │ + andcs r9, r2, #1610612736 @ 0x60000000 │ │ │ │ + vsubl.u8 , d12, d8 │ │ │ │ + @ instruction: 0x43235201 │ │ │ │ + movwls r9, #29188 @ 0x7204 │ │ │ │ + blx 0xd8910 │ │ │ │ + ldmdavs sl, {r2, r3, r4, r6, r8, r9, fp, lr} │ │ │ │ + subsmi r9, sl, r9, lsl #22 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + eorshi pc, sp, #64 @ 0x40 │ │ │ │ + tstcs r0, sl │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ + cmpeq ip, pc, asr #20 │ │ │ │ + sbcscc lr, ip, #323584 @ 0x4f000 │ │ │ │ + tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ + movtne pc, #972 @ 0x3cc @ │ │ │ │ + vsubw.u8 q10, q6, d11 │ │ │ │ + @ instruction: 0xf00214c0 │ │ │ │ + movwls r0, #21022 @ 0x521e │ │ │ │ bicscs lr, ip, #323584 @ 0x4f000 │ │ │ │ - b 0x147f214 │ │ │ │ - strls r0, [r4], #-588 @ 0xfffffdb4 │ │ │ │ - @ instruction: 0xf3cca904 │ │ │ │ - @ instruction: 0xf0035480 │ │ │ │ + stmdbge r4, {r1, r5, r8, r9, lr} │ │ │ │ + @ instruction: 0xf0039206 │ │ │ │ + andcs r0, r1, #2013265920 @ 0x78000000 │ │ │ │ + strpl pc, [r0], #972 @ 0x3cc │ │ │ │ + strb r9, [lr, r8, lsl #4] │ │ │ │ + sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ + orrpl pc, r0, #204, 6 @ 0x30000003 │ │ │ │ + andseq pc, lr, #2 │ │ │ │ + smlalbtne pc, r0, ip, r3 @ │ │ │ │ + b 0x146b5e4 │ │ │ │ + @ instruction: 0xf003034c │ │ │ │ vrsra.u8 d16, d14, #4 │ │ │ │ - @ instruction: 0xf0021c40 │ │ │ │ - @ instruction: 0x4323021e │ │ │ │ - andeq lr, r2, #76, 20 @ 0x4c000 │ │ │ │ - movwcs r9, #4871 @ 0x1307 │ │ │ │ - movwls r9, #33285 @ 0x8205 │ │ │ │ - @ instruction: 0xf9cef7ff │ │ │ │ - b 0x149495c │ │ │ │ + tstmi r9, #192, 8 @ 0xc0000000 │ │ │ │ + bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x43239206 │ │ │ │ + @ instruction: 0xf41c9104 │ │ │ │ + movwls r1, #21568 @ 0x5440 │ │ │ │ + mrshi pc, (UNDEF: 67) @ │ │ │ │ + ldr r2, [r7, r0]! │ │ │ │ + eorsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ + addvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ + @ instruction: 0xd1f74293 │ │ │ │ + strpl pc, [r1], #-972 @ 0xfffffc34 │ │ │ │ + @ instruction: 0xf0002c00 │ │ │ │ + stccs 0, cr8, [r3], {186} @ 0xba │ │ │ │ + vsra.u64 , q8, #52 │ │ │ │ + stmdbcs r2, {r0, r7, r8, lr} │ │ │ │ + cmpphi ip, r0 @ p-variant is OBSOLETE │ │ │ │ + mvnle r2, r3, lsl #18 │ │ │ │ + cmpeq ip, #323584 @ 0x4f000 │ │ │ │ + ldrbcs lr, [ip], #2639 @ 0xa4f │ │ │ │ + andeq pc, pc, #12 │ │ │ │ + @ instruction: 0xf0039101 │ │ │ │ + vrsra.u8 d16, d0, #4 │ │ │ │ + @ instruction: 0xf0045180 │ │ │ │ + tstmi r3, #503316480 @ 0x1e000000 │ │ │ │ + vsubw.u8 q10, q6, d12 │ │ │ │ + vmlal.u , d28, d0[0] │ │ │ │ + strls r4, [r0], #-257 @ 0xfffffeff │ │ │ │ + @ instruction: 0xf838f7ff │ │ │ │ + @ instruction: 0xf6cfe78c │ │ │ │ + addsmi r6, r3, #128, 4 │ │ │ │ + b 0x148f13c │ │ │ │ vrshr.u64 q9, q6, #52 │ │ │ │ @ instruction: 0xf0025380 │ │ │ │ vrshr.u8 d16, d14, #4 │ │ │ │ - tstmi sl, #192, 2 @ 0x30 │ │ │ │ - bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ + tstmi sl, #64, 2 │ │ │ │ + movteq lr, #51791 @ 0xca4f │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - strbeq lr, [ip], #-2639 @ 0xfffff5b1 │ │ │ │ - ldreq pc, [lr], #-4 │ │ │ │ - vsubw.u8 q10, q6, d11 │ │ │ │ - andls r1, r6, #64, 2 │ │ │ │ - movwls r4, #21281 @ 0x5321 │ │ │ │ + strbne pc, [r0], #972 @ 0x3cc @ │ │ │ │ + b 0x146b688 │ │ │ │ + @ instruction: 0xf00333dc │ │ │ │ + andls r0, r6, #2013265920 @ 0x78000000 │ │ │ │ + tstls r4, r3, lsr #6 │ │ │ │ strbne pc, [r0], #-1052 @ 0xfffffbe4 @ │ │ │ │ - @ instruction: 0xf0009104 │ │ │ │ - andcs r8, r0, pc, asr #2 │ │ │ │ - vst1.32 {d30}, [pc :128] │ │ │ │ - @ instruction: 0xf6cf6234 │ │ │ │ - addsmi r6, r3, #128, 4 │ │ │ │ - vsra.u64 , , #52 │ │ │ │ - stccs 4, cr5, [r0], {1} │ │ │ │ - sbchi pc, r4, r0 │ │ │ │ - mvnsle r2, r3, lsl #24 │ │ │ │ - orrmi pc, r1, ip, asr #7 │ │ │ │ - @ instruction: 0xf0002902 │ │ │ │ - stmdbcs r3, {r0, r1, r2, r5, r6, r8, pc} │ │ │ │ - b 0x148f230 │ │ │ │ - b 0x145b800 │ │ │ │ - @ instruction: 0xf00c24dc │ │ │ │ - tstls r1, pc, lsl #4 │ │ │ │ + @ instruction: 0xd1b39305 │ │ │ │ + stcvs 13, cr6, [sp], #20 │ │ │ │ + svceq 0x00c0f015 │ │ │ │ + stmib sp, {r1, r2, r3, r5, r7, ip, lr, pc}^ │ │ │ │ + @ instruction: 0xf6451400 │ │ │ │ + vmla.f d22, d16, d1[3] │ │ │ │ + @ instruction: 0xf7fe0109 │ │ │ │ + @ instruction: 0xe75fff73 │ │ │ │ + cmpeq ip, #323584 @ 0x4f000 │ │ │ │ + andeq pc, pc, #12 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + strmi pc, [r3], #-972 @ 0xfffffc34 │ │ │ │ + b 0x146b6b4 │ │ │ │ + @ instruction: 0xf00202dc │ │ │ │ + movwls r0, #21008 @ 0x5210 │ │ │ │ + orrsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ + stmdbge r4, {r1, r5, r8, r9, lr} │ │ │ │ + @ instruction: 0xf0039206 │ │ │ │ + andcs r0, r3, #16, 6 @ 0x40000000 │ │ │ │ + strcc pc, [r3], #-972 @ 0xfffffc34 │ │ │ │ + ldr r9, [lr, -r8, lsl #4]! │ │ │ │ + addseq lr, r0, r0, lsr r5 │ │ │ │ + smlabtpl r1, ip, r3, pc @ │ │ │ │ + rsbsle r2, r6, r0, lsl #18 │ │ │ │ + orrle r2, r3, r3, lsl #18 │ │ │ │ + orrmi pc, r1, #204, 6 @ 0x30000003 │ │ │ │ + @ instruction: 0xf0002b02 │ │ │ │ + blcs 0x17ade8 │ │ │ │ + svcge 0x007cf47f │ │ │ │ + movteq lr, #51791 @ 0xca4f │ │ │ │ + ldrbcs lr, [ip], #2639 @ 0xa4f │ │ │ │ + subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ orrpl pc, r0, ip, asr #7 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ - movwmi r4, #49939 @ 0xc313 │ │ │ │ - sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ + tstmi r3, #12, 6 @ 0x30000000 │ │ │ │ + vraddhn.i16 d25, q6, q0 │ │ │ │ + strcs r1, [r1], #-704 @ 0xfffffd40 │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ - @ instruction: 0xf7ff9400 │ │ │ │ - str pc, [r4, pc, lsr #16] │ │ │ │ - addvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ - @ instruction: 0xd1ce4293 │ │ │ │ - sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ - orrpl pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - andseq pc, lr, #2 │ │ │ │ - bicne pc, r0, ip, asr #7 │ │ │ │ - b 0x146b73c │ │ │ │ - @ instruction: 0xf00333dc │ │ │ │ - b 0x145b754 │ │ │ │ - @ instruction: 0xf004044c │ │ │ │ - movwmi r0, #46110 @ 0xb41e │ │ │ │ - smlalbtne pc, r0, ip, r3 @ │ │ │ │ - @ instruction: 0x43219206 │ │ │ │ - @ instruction: 0xf41c9305 │ │ │ │ - tstls r4, r0, asr #8 │ │ │ │ - stcvs 1, cr13, [r5, #-716] @ 0xfffffd34 │ │ │ │ - @ instruction: 0xf0156cad │ │ │ │ - adcle r0, lr, r0, asr #31 │ │ │ │ - strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - orrvc pc, r1, r5, asr #12 │ │ │ │ - smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff6af7fe │ │ │ │ - svclt 0x0000e757 │ │ │ │ - addseq lr, r0, r0, lsr r5 │ │ │ │ - bicseq lr, ip, #323584 @ 0x4f000 │ │ │ │ - andmi pc, r3, #204, 6 @ 0x30000003 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - strpl pc, [r1], #-972 @ 0xfffffc34 │ │ │ │ - b 0x146b778 │ │ │ │ - movwls r4, #25244 @ 0x629c │ │ │ │ - cmpeq ip, #323584 @ 0x4f000 │ │ │ │ - stmdbge r4, {r2, sl, ip, pc} │ │ │ │ - strcc pc, [r3], #-972 @ 0xfffffc34 │ │ │ │ + @ instruction: 0xf7fe9401 │ │ │ │ + ldr pc, [sp, -r9, asr #31] │ │ │ │ + addsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ + movwcc pc, #13260 @ 0x33cc @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - stceq 0, cr15, [pc], {12} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - b 0x116b7d4 │ │ │ │ - andls r0, r7, #12, 6 @ 0x30000000 │ │ │ │ - movwls r2, #20995 @ 0x5203 │ │ │ │ - @ instruction: 0xf7ff9208 │ │ │ │ - @ instruction: 0xe732f933 │ │ │ │ - smlabtpl r1, ip, r3, pc @ │ │ │ │ - rsbsle r2, r7, r0, lsl #18 │ │ │ │ - @ instruction: 0xf47f2903 │ │ │ │ - @ instruction: 0xf3ccaf7a │ │ │ │ - blcs 0x12b974 │ │ │ │ - sbcshi pc, r3, r0 │ │ │ │ - @ instruction: 0xf47f2b03 │ │ │ │ - b 0x1486944 │ │ │ │ - b 0x145b8b0 │ │ │ │ - vsri.64 q9, q6, #52 │ │ │ │ - vmlal.u , d12, d0[0] │ │ │ │ - @ instruction: 0xf0035180 │ │ │ │ - @ instruction: 0xf004031e │ │ │ │ - movwmi r0, #50206 @ 0xc41e │ │ │ │ - strls r4, [r0], #-787 @ 0xfffffced │ │ │ │ - sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - vraddhn.i16 d18, q6, │ │ │ │ - strls r4, [r1], #-257 @ 0xfffffeff │ │ │ │ - @ instruction: 0xffb6f7fe │ │ │ │ - b 0x14947d8 │ │ │ │ - vrshr.u64 d20, d12, #52 │ │ │ │ - @ instruction: 0xf0023303 │ │ │ │ - vrshr.u8 d16, d0, #4 │ │ │ │ - tstmi sl, #50331648 @ 0x3000000 │ │ │ │ - bicseq lr, ip, #323584 @ 0x4f000 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ - @ instruction: 0xf0014323 │ │ │ │ - @ instruction: 0xf00c0110 │ │ │ │ - andls r0, r6, #251658240 @ 0xf000000 │ │ │ │ - movwls r4, #21281 @ 0x5321 │ │ │ │ - strbne pc, [r0], #-1052 @ 0xfffffbe4 @ │ │ │ │ - @ instruction: 0xf47f9104 │ │ │ │ - stcvs 15, cr10, [r5, #-248] @ 0xffffff08 │ │ │ │ - @ instruction: 0xf0156cad │ │ │ │ - @ instruction: 0xf43f0fc0 │ │ │ │ - stmib sp, {r3, r4, r5, r8, r9, sl, fp, sp, pc}^ │ │ │ │ - vshl.s8 d17, d0, d6 │ │ │ │ - vmla.f d16, d16, d1[0] │ │ │ │ - @ instruction: 0xf7fe0109 │ │ │ │ - usat pc, #0, r5, lsl #28 @ │ │ │ │ - b 0x1476010 │ │ │ │ - vrshr.u64 d20, d12, #52 │ │ │ │ - b 0x146a418 │ │ │ │ - @ instruction: 0xf002015c │ │ │ │ - @ instruction: 0xf0010210 │ │ │ │ - ldcvs 1, cr0, [sp], {16} │ │ │ │ - bicseq lr, ip, #323584 @ 0x4f000 │ │ │ │ - andeq lr, lr, #270336 @ 0x42000 │ │ │ │ + @ instruction: 0xf00c431a │ │ │ │ + @ instruction: 0xf001040f │ │ │ │ + b 0x145af34 │ │ │ │ + @ instruction: 0x432103dc │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - cdpmi 3, 0, cr15, cr3, cr12, {6} │ │ │ │ - stceq 0, cr15, [pc], {12} │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - tsteq ip, r1, asr #20 │ │ │ │ + strmi pc, [r3], #-972 @ 0xfffffc34 │ │ │ │ + @ instruction: 0x43239206 │ │ │ │ + @ instruction: 0xf41c9104 │ │ │ │ + movwls r1, #21568 @ 0x5440 │ │ │ │ + svcge 0x0048f47f │ │ │ │ + stcvs 13, cr6, [sp], #20 │ │ │ │ svceq 0x00c0f015 │ │ │ │ - stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf43f1304 │ │ │ │ - stmib sp, {r1, r2, r3, r8, r9, sl, fp, sp, pc}^ │ │ │ │ - vshl.s8 d17, d0, d6 │ │ │ │ - vorr.i32 d17, #1 @ 0x00000001 │ │ │ │ - @ instruction: 0xf7fe0109 │ │ │ │ - ldrt pc, [r6], fp, ror #27 @ │ │ │ │ - b 0x1476064 │ │ │ │ - vrshr.u64 q9, q6, #52 │ │ │ │ - b 0x1472660 │ │ │ │ - @ instruction: 0xf002044c │ │ │ │ - @ instruction: 0xf004021e │ │ │ │ - ldcvs 4, cr0, [sp], {30} │ │ │ │ - bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ - andeq lr, lr, #270336 @ 0x42000 │ │ │ │ + svcge 0x0042f43f │ │ │ │ + strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ + tstpeq sp, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + smlabteq r9, r0, r2, pc @ │ │ │ │ + mcr2 7, 1, pc, cr8, cr14, {7} @ │ │ │ │ + stcvs 6, cr14, [r3, #-968] @ 0xfffffc38 │ │ │ │ + addsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ + cdpcc 3, 0, cr15, cr3, cr12, {6} │ │ │ │ + cmpeq ip, pc, asr #20 │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + b 0x1475dbc │ │ │ │ + b 0x111babc │ │ │ │ + @ instruction: 0xf003020e │ │ │ │ + @ instruction: 0xf00c0310 │ │ │ │ + vmull.p8 q8, d12, d15 │ │ │ │ + b 0x10edb68 │ │ │ │ + b 0x115af98 │ │ │ │ + @ instruction: 0xf015030c │ │ │ │ + andls r0, r6, #192, 30 @ 0x300 │ │ │ │ + movwne lr, #18893 @ 0x49cd │ │ │ │ + svcge 0x0018f43f │ │ │ │ + strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ + cmppeq sp, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + smlabteq r9, r0, r2, pc @ │ │ │ │ + ldc2l 7, cr15, [lr, #1016]! @ 0x3f8 │ │ │ │ + stcvs 6, cr14, [r3, #-800] @ 0xfffffce0 │ │ │ │ + sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ + strpl pc, [r0], #972 @ 0x3cc │ │ │ │ + vmlseq.f32 s29, s24, s30 │ │ │ │ + andseq pc, lr, #2 │ │ │ │ + cdpeq 0, 1, cr15, cr14, cr14, {0} │ │ │ │ + b 0x1475e10 │ │ │ │ + @ instruction: 0x432233dc │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - cdpne 3, 12, cr15, cr0, cr12, {6} │ │ │ │ - mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - streq lr, [r4], #-2636 @ 0xfffff5b4 │ │ │ │ + strbne pc, [r0], #-972 @ 0xfffffc34 @ │ │ │ │ + stclne 3, cr15, [r0], {204} @ 0xcc │ │ │ │ + streq lr, [lr], #-2628 @ 0xfffff5bc │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ svceq 0x00c0f015 │ │ │ │ stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf43f4304 │ │ │ │ - stmib sp, {r2, r5, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf6454100 │ │ │ │ - vsra.s64 , , #64 │ │ │ │ + vorr.i32 d23, #13 @ 0x0000000d │ │ │ │ @ instruction: 0xf7fe0109 │ │ │ │ - pkhbt pc, ip, pc, lsl #29 @ │ │ │ │ - b 0x14760b8 │ │ │ │ + @ instruction: 0xe69ffeb3 │ │ │ │ + b 0x1475fe4 │ │ │ │ vrshr.u64 q9, q6, #52 │ │ │ │ - b 0x14726b4 │ │ │ │ - @ instruction: 0xf002044c │ │ │ │ - @ instruction: 0xf004021e │ │ │ │ - ldcvs 4, cr0, [sp], {30} │ │ │ │ + b 0x146fde0 │ │ │ │ + @ instruction: 0xf0020e4c │ │ │ │ + @ instruction: 0xf00e021e │ │ │ │ + ldcvs 14, cr0, [sp], {30} │ │ │ │ bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ - andeq lr, lr, #270336 @ 0x42000 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - cdpne 3, 12, cr15, cr0, cr12, {6} │ │ │ │ - mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - streq lr, [r4], #-2636 @ 0xfffff5b4 │ │ │ │ - svceq 0x00c0f015 │ │ │ │ - stmib sp, {r1, r2, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf43f4304 │ │ │ │ - stmib sp, {r1, r3, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ - vrhadd.s8 d20, d6, d0 │ │ │ │ - vbic.i32 q8, #1 @ 0x00000001 │ │ │ │ - @ instruction: 0xf7fd0109 │ │ │ │ - strbt pc, [r2], -r7, lsr #30 @ │ │ │ │ - stcvs 13, cr6, [sp], #20 │ │ │ │ - svceq 0x00c0f015 │ │ │ │ - mcrge 4, 5, pc, cr11, cr15, {1} @ │ │ │ │ - strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - msreq R9_usr, r6 │ │ │ │ + @ instruction: 0xf0034322 │ │ │ │ + vrsra.u8 d16, d14, #4 │ │ │ │ + vmls.i , q6, d0[0] │ │ │ │ + b 0x11a1f00 │ │ │ │ + b 0x115bc3c │ │ │ │ + @ instruction: 0xf015030c │ │ │ │ + andls r0, r6, #192, 30 @ 0x300 │ │ │ │ + movwmi lr, #18893 @ 0x49cd │ │ │ │ + mcrge 4, 6, pc, cr6, cr15, {1} @ │ │ │ │ + smlabtmi r0, sp, r9, lr │ │ │ │ + @ instruction: 0x71bdf645 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff18f7fd │ │ │ │ - strcs lr, [r1], #-1619 @ 0xfffff9ad │ │ │ │ + @ instruction: 0xff3cf7fd │ │ │ │ + stcvs 6, cr14, [r5, #-472] @ 0xfffffe28 │ │ │ │ + @ instruction: 0xf0156cad │ │ │ │ + @ instruction: 0xf43f0fc0 │ │ │ │ + stmib sp, {r0, r1, r2, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ + @ instruction: 0xf6451400 │ │ │ │ + vmla.f d23, d0, d1[7] │ │ │ │ + @ instruction: 0xf7fd0109 │ │ │ │ + strbt pc, [r7], -sp, lsr #30 @ │ │ │ │ + strbeq lr, [ip], #-2639 @ 0xfffff5b1 │ │ │ │ bicscs lr, ip, #323584 @ 0x4f000 │ │ │ │ - orrpl pc, r0, ip, asr #7 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - blx 0x3ab958 │ │ │ │ - vaddw.u8 , q6, d4 │ │ │ │ - @ instruction: 0xf0011240 │ │ │ │ - stmib sp, {r1, r2, r3, r4, r8}^ │ │ │ │ - movwmi r3, #41990 @ 0xa406 │ │ │ │ + ldreq pc, [lr], #-4 │ │ │ │ + subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ + @ instruction: 0xf0034322 │ │ │ │ + vrsra.u8 d16, d14, #4 │ │ │ │ + vraddhn.i16 d21, q14, q0 │ │ │ │ + @ instruction: 0x43234101 │ │ │ │ svceq 0x0080f01c │ │ │ │ - smlabtmi r1, ip, r3, pc @ │ │ │ │ - tstls r4, r5, lsl #4 │ │ │ │ - mcrge 4, 4, pc, cr9, cr15, {3} @ │ │ │ │ + streq pc, [r1], #-79 @ 0xffffffb1 │ │ │ │ + andne lr, r4, #3358720 @ 0x334000 │ │ │ │ + strls r9, [r7], #-774 @ 0xfffffcfa │ │ │ │ + mrcge 4, 4, APSR_nzcv, cr4, cr15, {3} │ │ │ │ @ instruction: 0xf7fe9400 │ │ │ │ - ldrt pc, [r6], -sp, lsr #24 @ │ │ │ │ - orrsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ - andcc pc, r3, #204, 6 @ 0x30000003 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - tstpeq pc, ip @ p-variant is OBSOLETE │ │ │ │ - b 0x146b9b4 │ │ │ │ - @ instruction: 0xf002025c │ │ │ │ - strls r0, [r7], #-528 @ 0xfffffdf0 │ │ │ │ - strb r9, [r2, r6, lsl #6]! │ │ │ │ - movteq lr, #51791 @ 0xca4f │ │ │ │ - ldrbcs lr, [ip], #2639 @ 0xa4f │ │ │ │ - subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ - orrpl pc, r0, ip, asr #7 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - ldreq pc, [lr], #-4 │ │ │ │ - tstmi r3, #12, 6 @ 0x30000000 │ │ │ │ - vraddhn.i16 d25, q6, q0 │ │ │ │ - strcs r1, [r2], #-704 @ 0xfffffd40 │ │ │ │ - smlabtmi r1, ip, r3, pc @ │ │ │ │ - @ instruction: 0xf7fe9401 │ │ │ │ - @ instruction: 0xe60efeb9 │ │ │ │ - sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ - addpl pc, r0, ip, asr #7 │ │ │ │ - andseq pc, lr, #2 │ │ │ │ - b 0x113f9d0 │ │ │ │ - b 0x145b9b8 │ │ │ │ - vmlal.u q8, d12, d0[3] │ │ │ │ - @ instruction: 0xf0021140 │ │ │ │ - movwmi r0, #41502 @ 0xa21e │ │ │ │ + strb pc, [r9], -r1, asr #24 @ │ │ │ │ + subseq lr, ip, #323584 @ 0x4f000 │ │ │ │ + movweq pc, #61452 @ 0xf00c @ │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + strcc pc, [r3, #-972] @ 0xfffffc34 │ │ │ │ + b 0x146b8fc │ │ │ │ + @ instruction: 0xf003439c │ │ │ │ + vrsra.u8 d16, d0, #4 │ │ │ │ + @ instruction: 0x432b4101 │ │ │ │ svceq 0x0080f01c │ │ │ │ - smlabtmi r1, ip, r3, pc @ │ │ │ │ - stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ - @ instruction: 0xf47f1204 │ │ │ │ - strcs sl, [r2], #-3652 @ 0xfffff1bc │ │ │ │ - @ instruction: 0xe7b74670 │ │ │ │ - blvs 0xfe7361ec │ │ │ │ - svcvs 0x0070f412 │ │ │ │ - mrrcvs 0, 2, sp, fp, cr8 │ │ │ │ - cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ - svclt 0x00183b00 │ │ │ │ - blcs 0xa39f8 │ │ │ │ - mrcge 4, 1, APSR_nzcv, cr3, cr15, {1} │ │ │ │ - ldrdcc pc, [r8], lr @ │ │ │ │ + andne lr, r4, #3358720 @ 0x334000 │ │ │ │ + movwls r9, #25607 @ 0x6407 │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr8, cr15, {3} │ │ │ │ + b 0x1494c3c │ │ │ │ + b 0x145b9e8 │ │ │ │ + vsri.64 q9, q6, #52 │ │ │ │ + vmlal.u , d12, d0[0] │ │ │ │ + @ instruction: 0xf0035180 │ │ │ │ + @ instruction: 0xf004031e │ │ │ │ + movwmi r0, #50206 @ 0xc41e │ │ │ │ + strls r4, [r0], #-787 @ 0xfffffced │ │ │ │ + sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ + vraddhn.i16 d18, q6, q1 │ │ │ │ + strls r4, [r1], #-257 @ 0xfffffeff │ │ │ │ + mcr2 7, 6, pc, cr4, cr14, {7} @ │ │ │ │ + b 0x1494544 │ │ │ │ + vmla.i q8, q6, d0[3] │ │ │ │ + @ instruction: 0xf0001240 │ │ │ │ + movwls r0, #28702 @ 0x701e │ │ │ │ + bicscs lr, ip, #323584 @ 0x4f000 │ │ │ │ + @ instruction: 0xf0034302 │ │ │ │ + vrsra.u8 d16, d14, #4 │ │ │ │ + vaddl.u8 , d28, d0 │ │ │ │ + movwmi r4, #12545 @ 0x3101 │ │ │ │ + svceq 0x0080f01c │ │ │ │ + andne lr, r4, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf47f9306 │ │ │ │ + strcs sl, [r2], #-3655 @ 0xfffff1b9 │ │ │ │ + strls r4, [r0], #-1648 @ 0xfffff990 │ │ │ │ + blx 0xffd58d16 │ │ │ │ + stcvs 5, cr14, [r3, #-1000] @ 0xfffffc18 │ │ │ │ + @ instruction: 0xf4126b9a │ │ │ │ + eorle r6, r8, r0, ror pc │ │ │ │ + @ instruction: 0xf4036c5b │ │ │ │ + blcc 0x9baf0 │ │ │ │ + movwcs fp, #7960 @ 0x1f18 │ │ │ │ + @ instruction: 0xf43f2b00 │ │ │ │ + @ instruction: 0xf8deae33 │ │ │ │ + blcs 0xa6fe0 │ │ │ │ + mcrge 4, 1, pc, cr14, cr15, {3} @ │ │ │ │ + ldrdcc pc, [ip], lr @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf8deae2e │ │ │ │ - blcs 0xa70b8 │ │ │ │ - mcrge 4, 1, pc, cr9, cr15, {3} @ │ │ │ │ - @ instruction: 0xf7ff4670 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [pc, #252] @ 0x9af14 │ │ │ │ - stc2 0, cr15, [ip, #540] @ 0x21c │ │ │ │ - strmi r4, [r5], -r9, lsr #12 │ │ │ │ - mcr2 7, 5, pc, cr0, cr10, {7} @ │ │ │ │ - strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf08c2210 │ │ │ │ - @ instruction: 0x4621f9f9 │ │ │ │ - @ instruction: 0xf7fa4628 │ │ │ │ - str pc, [lr, #3759] @ 0xeaf │ │ │ │ + ldrbtmi sl, [r0], -r9, lsr #28 │ │ │ │ + ldc2l 7, cr15, [r0], #1020 @ 0x3fc │ │ │ │ + @ instruction: 0xf43f2800 │ │ │ │ + @ instruction: 0xf087ada8 │ │ │ │ + strtmi pc, [r9], -fp, lsl #27 │ │ │ │ + @ instruction: 0xf7fa4605 │ │ │ │ + strtmi pc, [r9], -r5, lsr #29 │ │ │ │ + andscs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ + @ instruction: 0xf9f8f08c │ │ │ │ + strtmi r4, [r8], -r1, lsr #12 │ │ │ │ + mrc2 7, 5, pc, cr4, cr10, {7} │ │ │ │ + @ instruction: 0xf893e597 │ │ │ │ + @ instruction: 0xf0033047 │ │ │ │ + blcs 0x11b9c0 │ │ │ │ + movwcs fp, #3988 @ 0xf94 │ │ │ │ + ldrb r2, [r3, r1, lsl #6] │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - @ instruction: 0xf893e7d3 │ │ │ │ - @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11ba90 │ │ │ │ - movwcs fp, #3988 @ 0xf94 │ │ │ │ - strb r2, [r0, #-769] @ 0xfffffcff │ │ │ │ - @ instruction: 0xff18f20b │ │ │ │ + vrshl.s8 q7, , │ │ │ │ + svclt 0x0000ff17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebf2068 │ │ │ │ + bl 0xfebf1fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #-960] @ 0xfffffc40 │ │ │ │ addlt r4, r2, r4, lsl #13 │ │ │ │ @ instruction: 0xf4106ba0 │ │ │ │ andsle r6, r5, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c60 │ │ │ │ andsle r6, r1, r0, ror r0 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ ldrsbteq pc, [r8], #-140 @ 0xffffff74 @ │ │ │ │ - bl 0x12b0f8 │ │ │ │ + bl 0x12b03c │ │ │ │ stmdacs r5, {r0, r6, r7, r9} │ │ │ │ ldm pc, {r0, r1, r3, r4, fp, ip, lr, pc}^ @ │ │ │ │ tstpne r8, #0 @ p-variant is OBSOLETE │ │ │ │ movweq r1, #14862 @ 0x3a0e │ │ │ │ svclt 0x00cc2a0b │ │ │ │ andcs r2, r1, r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bcs 0x28a2f8 │ │ │ │ + bcs 0x28a23c │ │ │ │ andcs fp, r0, ip, asr #31 │ │ │ │ ldrb r2, [r3, r1]! │ │ │ │ svclt 0x00cc2a03 │ │ │ │ andcs r2, r1, r0 │ │ │ │ andcs lr, r0, lr, ror #15 │ │ │ │ andcs lr, r0, ip, ror #15 │ │ │ │ - cmppcc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrscs pc, r8, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rsbcs pc, r7, #64, 4 │ │ │ │ - stc2 1, cr15, [r8, #636]! @ 0x27c │ │ │ │ - eorseq r9, r3, r4, lsl #17 │ │ │ │ + stc2 1, cr15, [r6, #636]! @ 0x27c │ │ │ │ + ldrsbteq r9, [r3], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf20f0 │ │ │ │ + bl 0xfebf2034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-960] @ 0xfffffc40 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ andsle r6, r5, r0, ror r3 │ │ │ │ @ instruction: 0xf4116c51 │ │ │ │ andsle r6, r1, r0, ror pc │ │ │ │ @ instruction: 0xf0106c10 │ │ │ │ tstle r2, lr │ │ │ │ ldrbeq r6, [fp], fp, ror #16 │ │ │ │ strtmi sp, [r0], -r4, lsl #8 │ │ │ │ - blx 0x14d8eb8 │ │ │ │ + blx 0x10d8dfc │ │ │ │ andcs fp, r1, r0, asr #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r2, {r0, r3, r5, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xf8d4d02d │ │ │ │ strbeq r1, [r8, #200] @ 0xc8 │ │ │ │ @@ -142096,57 +142049,57 @@ │ │ │ │ stmdavs r9!, {r1, r8, ip, lr, pc}^ │ │ │ │ strbtle r0, [r9], #1737 @ 0x6c9 │ │ │ │ teqle ip, r0, lsl #22 │ │ │ │ ldrdne pc, [r8], #132 @ 0x84 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ tstcs r0, r9, lsl r3 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldmib r5, {r0, r1, r3, r4, r6, r7, ip, lr, pc}^ │ │ │ │ strtmi r3, [r0], -r2, lsl #4 │ │ │ │ @ instruction: 0xf7ff6869 │ │ │ │ bicslt pc, r0, r5, ror pc @ │ │ │ │ - blvs 0xfe736408 │ │ │ │ + blvs 0xfe73634c │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 12, sp, fp, cr15 │ │ │ │ svcvs 0x0070f413 │ │ │ │ strtmi sp, [r0], -fp, asr #1 │ │ │ │ - blx 0x13d8f28 │ │ │ │ + blx 0xfd8e6c │ │ │ │ ldcvs 7, cr14, [r1], {199} @ 0xc7 │ │ │ │ rscseq pc, r0, r1, lsl r0 @ │ │ │ │ ldrdcs sp, [r0, -r4] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4620bd70 │ │ │ │ - @ instruction: 0xf8e4f7fb │ │ │ │ + @ instruction: 0xf8e8f7fb │ │ │ │ stmdavs lr!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - stc2l 0, cr15, [r0], {135} @ 0x87 │ │ │ │ + ldc2 0, cr15, [lr], #540 @ 0x21c │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf968f7c1 │ │ │ │ + @ instruction: 0xf99ef7c1 │ │ │ │ ldmib r5, {r0, r3, r5, r6, fp, sp, lr}^ │ │ │ │ ldrtmi r3, [r0], -r2, lsl #4 │ │ │ │ - blx 0xfecd8f1e │ │ │ │ + blx 0xff7d8e62 │ │ │ │ mrrcvs 7, 13, lr, r3, cr4 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xe7a0d0be │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf21e0 │ │ │ │ + bl 0xfebf2124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-960] @ 0xfffffc40 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ andsle r6, r5, r0, ror r3 │ │ │ │ @ instruction: 0xf4116c51 │ │ │ │ andsle r6, r1, r0, ror pc │ │ │ │ @ instruction: 0xf0106c10 │ │ │ │ tstle r2, lr │ │ │ │ ldrbeq r6, [fp], fp, lsr #17 │ │ │ │ strtmi sp, [r0], -r4, lsl #8 │ │ │ │ - @ instruction: 0xf9d8f7e6 │ │ │ │ + @ instruction: 0xf9c8f7e6 │ │ │ │ andcs fp, r1, r0, asr #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r2, {r0, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xf8d4d02d │ │ │ │ strbeq r1, [r8, #200] @ 0xc8 │ │ │ │ @@ -142156,42 +142109,42 @@ │ │ │ │ stmiavs r9!, {r1, r8, ip, lr, pc} │ │ │ │ strbtle r0, [r9], #1737 @ 0x6c9 │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ ldrdne pc, [r8], #132 @ 0x84 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ tstcs r0, r9, lsl r3 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ ldmib r5, {r0, r1, r3, r4, r6, r7, ip, lr, pc}^ │ │ │ │ strtmi r3, [r0], -r3, lsl #4 │ │ │ │ @ instruction: 0xf7ff68a9 │ │ │ │ ldrshlt pc, [r0, #237] @ 0xed @ │ │ │ │ - blvs 0xfe7364f8 │ │ │ │ + blvs 0xfe73643c │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 12, sp, fp, cr15 │ │ │ │ svcvs 0x0070f413 │ │ │ │ strtmi sp, [r0], -fp, asr #1 │ │ │ │ - @ instruction: 0xf9d4f7e6 │ │ │ │ + @ instruction: 0xf9c4f7e6 │ │ │ │ ldcvs 7, cr14, [r1], {199} @ 0xc7 │ │ │ │ rscseq pc, r0, r1, lsl r0 @ │ │ │ │ ldrdcs sp, [r0, -r4] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4620bd70 │ │ │ │ - @ instruction: 0xf86cf7fb │ │ │ │ + @ instruction: 0xf870f7fb │ │ │ │ @ instruction: 0xf087e7db │ │ │ │ - stmdavs fp!, {r0, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r1, r2, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r6], -sl, ror #17 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ldmdbeq fp, {r0, r3, r5, r7, fp, sp, lr}^ │ │ │ │ biceq lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf7d4692a │ │ │ │ - stmdavs r9!, {r0, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204632 │ │ │ │ - @ instruction: 0xf998f7c1 │ │ │ │ + @ instruction: 0xf9cef7c1 │ │ │ │ mrrcvs 7, 13, lr, r3, cr0 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xe79cd0ba │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @@ -142250,52 +142203,52 @@ │ │ │ │ andmi r0, fp, r0, lsr #7 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ ldrbhi pc, [lr], #-0 @ │ │ │ │ andhi pc, fp, #0, 4 │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ vqsub.s8 q4, q0, q4 │ │ │ │ - blcs 0xbc11c │ │ │ │ + blcs 0xbc060 │ │ │ │ ldrbthi pc, [r0], #-0 @ │ │ │ │ vsubw.s8 q9, q0, d31 │ │ │ │ andmi r0, fp, r0, asr #6 │ │ │ │ bicle r2, r0, r0, lsl #22 │ │ │ │ - blvs 0xfe7365f0 │ │ │ │ + blvs 0xfe736534 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strbhi pc, [sp, r0]! @ │ │ │ │ @ instruction: 0xf4046c5c │ │ │ │ stccc 4, cr0, [r0], {112} @ 0x70 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strcc pc, [r3, -r5, asr #7] │ │ │ │ streq pc, [r1], #-132 @ 0xffffff7c │ │ │ │ svclt 0x00082f0f │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0xd1aa2c00 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mrshi pc, (UNDEF: 14) @ │ │ │ │ ldmcc r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ bicne pc, r0, #335544323 @ 0x14000003 │ │ │ │ ldmdaeq lr, {r3, ip, sp, lr, pc} │ │ │ │ - b 0x129bdc8 │ │ │ │ + b 0x129bd0c │ │ │ │ @ instruction: 0xf1410803 │ │ │ │ @ instruction: 0xf0878187 │ │ │ │ - strmi pc, [r3], -r1, lsl #23 │ │ │ │ + @ instruction: 0x4603fb7f │ │ │ │ ldrmi r4, [ip], -r0, lsr #12 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs sp, {r0, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9caf7d4 │ │ │ │ + @ instruction: 0xf9f6f7d4 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08d4629 │ │ │ │ - strtmi pc, [r2], -fp, lsr #24 │ │ │ │ + strtmi pc, [r2], -r9, lsr #24 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xf8ccf7c1 │ │ │ │ + @ instruction: 0xf902f7c1 │ │ │ │ vmla.i q15, , d2[6] │ │ │ │ - bleq 0x46d270 │ │ │ │ + bleq 0x46d1b4 │ │ │ │ @ instruction: 0xf1000208 │ │ │ │ bicscs r8, r0, #1610612747 @ 0x6000000b │ │ │ │ msreq SPSR_, #192, 4 │ │ │ │ andscs r4, r0, #11 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ ldcvs 15, cr10, [r3, #-456]! @ 0xfffffe38 │ │ │ │ @@ -142303,347 +142256,347 @@ │ │ │ │ strdle r0, [r9, -r0] │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 15, 6, sl, fp, cr8 │ │ │ │ svcvs 0x0070f413 │ │ │ │ svcge 0x0063f43f │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ sbchi pc, r6, r0 │ │ │ │ vmla.i q8, , d3[6] │ │ │ │ @ instruction: 0xf0031440 │ │ │ │ @ instruction: 0xf007031e │ │ │ │ tstmi ip, #3932160 @ 0x3c0000 │ │ │ │ @ instruction: 0xf10402e9 │ │ │ │ @ instruction: 0xf1400901 │ │ │ │ @ instruction: 0xf0878340 │ │ │ │ - @ instruction: 0x4621fb37 │ │ │ │ + @ instruction: 0x4621fb35 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ - strtmi pc, [r2], -fp, asr #24 │ │ │ │ + strtmi pc, [r2], -pc, asr #24 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xf88ef7c1 │ │ │ │ - blx 0xbd74fa │ │ │ │ + @ instruction: 0xf8c4f7c1 │ │ │ │ + blx 0xb5743e │ │ │ │ strmi r4, [r4], -r9, asr #12 │ │ │ │ - mcrr2 7, 15, pc, r0, cr10 @ │ │ │ │ + mcrr2 7, 15, pc, r4, cr10 @ │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7c14630 │ │ │ │ - adc pc, r1, r3, lsl #17 │ │ │ │ + strht pc, [r1], r9 @ │ │ │ │ ldrne pc, [r0, -r1] │ │ │ │ svcne 0x0080f5b7 │ │ │ │ sbcshi pc, r6, #0 │ │ │ │ addhi pc, r9, #0, 4 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ movwcs r8, #61842 @ 0xf192 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ - blcs 0xab33c │ │ │ │ - strhi pc, [pc], #0 @ 0x9b314 │ │ │ │ + blcs 0xab280 │ │ │ │ + strhi pc, [pc], #0 @ 0x9b258 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ svcge 0x0023f47f │ │ │ │ vmul.i q8, , d0[3] │ │ │ │ @ instruction: 0xf0044303 │ │ │ │ @ instruction: 0x064a0410 │ │ │ │ streq lr, [r3], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0xf53f9408 │ │ │ │ @ instruction: 0xf8d0af18 │ │ │ │ ldrbeq r3, [fp, #200] @ 0xc8 │ │ │ │ svcge 0x0013f57f │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ svceq 0x000ef013 │ │ │ │ strbteq sp, [r7], r2, lsl #2 │ │ │ │ svcge 0x000bf53f │ │ │ │ - strbpl pc, [r0, -r5, asr #7] @ │ │ │ │ movtne pc, #965 @ 0x3c5 @ │ │ │ │ + strbpl pc, [r0, -r5, asr #7] @ │ │ │ │ @ instruction: 0xf1410268 │ │ │ │ - blcs 0xbb568 │ │ │ │ + blcs 0xbb4ac │ │ │ │ svcge 0x0001f47f │ │ │ │ @ instruction: 0xf0012f00 │ │ │ │ @ instruction: 0xf0148204 │ │ │ │ @ instruction: 0xf47f0701 │ │ │ │ @ instruction: 0xf04faefa │ │ │ │ @ instruction: 0x46300910 │ │ │ │ - blx 0xdd9374 │ │ │ │ + blx 0xfd92b8 │ │ │ │ subsle r2, fp, r0, lsl #16 │ │ │ │ - blx 0xff75759c │ │ │ │ + blx 0xff6d74e0 │ │ │ │ vrsubhn.i16 d20, , q0 │ │ │ │ strbmi r3, [r1], -r3, lsl #4 │ │ │ │ @ instruction: 0xf7c04630 │ │ │ │ - strtmi pc, [r0], -r1, lsl #31 │ │ │ │ - @ instruction: 0xf90af7d4 │ │ │ │ + @ instruction: 0x4620ffb7 │ │ │ │ + @ instruction: 0xf936f7d4 │ │ │ │ strmi r4, [r1], -fp, asr #12 │ │ │ │ ldrtmi r4, [r8], -sl, asr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - blx 0x7d7616 │ │ │ │ + blx 0x75755a │ │ │ │ svclt 0x0000e046 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andpl pc, r0, #192, 12 @ 0xc000000 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - beq 0xff486f10 │ │ │ │ + beq 0xff486e54 │ │ │ │ orrpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ ldreq pc, [lr, -r7] │ │ │ │ stmdami r3, {r0, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ addeq r4, fp, #2080374784 @ 0x7c000000 │ │ │ │ mvnhi pc, r0, lsl #2 │ │ │ │ strls r6, [r8, -r3, lsl #26] │ │ │ │ @ instruction: 0xf0126c1a │ │ │ │ strdle r0, [r9, -r0] │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 14, 12, sl, fp, cr0 │ │ │ │ svcvs 0x0070f413 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr11, cr15, {1} │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - ldrshlt pc, [r8, #151]! @ 0x97 @ │ │ │ │ + ldrshlt pc, [r8, #159]! @ 0x9f @ │ │ │ │ eoreq r0, r8, #170 @ 0xaa │ │ │ │ rsbsvc pc, pc, #33554432 @ 0x2000000 │ │ │ │ svclt 0x00584641 │ │ │ │ @ instruction: 0x46304252 │ │ │ │ - @ instruction: 0xff58f7c0 │ │ │ │ + @ instruction: 0xff8ef7c0 │ │ │ │ @ instruction: 0xf0874680 │ │ │ │ - rsceq pc, r9, #602112 @ 0x93000 │ │ │ │ + rsceq pc, r9, #593920 @ 0x91000 │ │ │ │ @ instruction: 0xf1404604 │ │ │ │ @ instruction: 0xf8d682f4 │ │ │ │ ldrtmi r3, [r0], -r8, lsl #1 │ │ │ │ strbmi r2, [r2], -r2, ror #3 │ │ │ │ @ instruction: 0xf0039100 │ │ │ │ strtmi r0, [r1], -pc, lsl #6 │ │ │ │ - @ instruction: 0xffbcf7c3 │ │ │ │ + @ instruction: 0xfff2f7c3 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ - blx 0xfecd941e │ │ │ │ + blx 0xfedd9362 │ │ │ │ ldr r2, [r5], r1 │ │ │ │ vmull.u8 q8, d17, d15 │ │ │ │ @ instruction: 0xf0073303 │ │ │ │ vorr.i32 d16, #-1879048192 @ 0x90000000 │ │ │ │ tstmi pc, #196608 @ 0x30000 │ │ │ │ @ instruction: 0xf100028b │ │ │ │ stcvs 1, cr8, [r3, #-480] @ 0xfffffe20 │ │ │ │ ldcvs 7, cr9, [sl], {8} │ │ │ │ svceq 0x00f0f012 │ │ │ │ sbcshi pc, ip, r0 │ │ │ │ svceq 0x000ef012 │ │ │ │ ldrbteq sp, [r8], r2, lsl #2 │ │ │ │ mrcge 5, 3, APSR_nzcv, cr13, cr15, {1} │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ adceq sp, sl, r0, ror #1 │ │ │ │ vst1.8 {d0-d3}, [r2 :128], r9 │ │ │ │ @ instruction: 0x4641727f │ │ │ │ subsmi fp, r2, #88, 30 @ 0x160 │ │ │ │ @ instruction: 0xf7c04630 │ │ │ │ - pkhbtmi pc, r0, r9, lsl #30 @ │ │ │ │ - blx 0xfe2d76a8 │ │ │ │ + strmi pc, [r0], pc, asr #30 │ │ │ │ + blx 0xfe2575ec │ │ │ │ strmi r0, [r4], -fp, ror #5 │ │ │ │ sbchi pc, r4, #64, 2 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ ldrtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf0032143 │ │ │ │ tstls r0, pc, lsl #6 │ │ │ │ @ instruction: 0xf7c44621 │ │ │ │ - @ instruction: 0xf646fb2b │ │ │ │ + @ instruction: 0xf646fb61 │ │ │ │ vrsra.s64 d23, d0, #64 │ │ │ │ @ instruction: 0x46392395 │ │ │ │ ldmdavs sp, {r0, sp} │ │ │ │ - @ instruction: 0xf890f7d4 │ │ │ │ + @ instruction: 0xf8bcf7d4 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08d4629 │ │ │ │ - @ instruction: 0xe7b5fe7b │ │ │ │ + @ instruction: 0xe7b5fe79 │ │ │ │ vmull.u q8, d17, d0[3] │ │ │ │ @ instruction: 0xf0045380 │ │ │ │ addeq r0, r8, #503316480 @ 0x1e000000 │ │ │ │ streq lr, [r3], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0xf53f9408 │ │ │ │ ldcvs 14, cr10, [r3, #-264]! @ 0xfffffef8 │ │ │ │ @ instruction: 0xf0126c1a │ │ │ │ strdle r0, [r9, -r0] │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 14, 3, sl, fp, cr8 │ │ │ │ svcvs 0x0070f413 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr3, cr15, {1} │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ mlseq sl, r6, r0, sp │ │ │ │ vst1.8 {d0-d3}, [r2 :128], r9 │ │ │ │ vrshr.u64 , , #59 │ │ │ │ svclt 0x00584103 │ │ │ │ @ instruction: 0x46304252 │ │ │ │ - cdp2 7, 12, cr15, cr14, cr0, {6} │ │ │ │ + @ instruction: 0xff04f7c0 │ │ │ │ @ instruction: 0xf0874680 │ │ │ │ - rsceq pc, sl, #36864 @ 0x9000 │ │ │ │ + rsceq pc, sl, #28672 @ 0x7000 │ │ │ │ @ instruction: 0xf1404607 │ │ │ │ @ instruction: 0xf8d683c4 │ │ │ │ ldrtmi r3, [r0], -r8, lsl #1 │ │ │ │ mvncs r4, r2, asr #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ ldrtmi r9, [r9], -r0, lsl #2 │ │ │ │ - @ instruction: 0xff32f7c3 │ │ │ │ + @ instruction: 0xff68f7c3 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xa59532 │ │ │ │ + blx 0xb59476 │ │ │ │ cmpcs r0, #116, 14 @ 0x1d00000 │ │ │ │ moveq pc, #192, 4 │ │ │ │ @ instruction: 0xf5b3400b │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ vhsub.s8 q4, q8, │ │ │ │ - blcs 0x10bb89c │ │ │ │ + blcs 0x10bb7e0 │ │ │ │ adcshi pc, r3, r0 │ │ │ │ cmnphi sp, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0x232f82f9 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ - blcs 0xab5a4 │ │ │ │ + blcs 0xab4e8 │ │ │ │ ldclge 4, cr15, [r3, #508]! @ 0x1fc │ │ │ │ ldcvs 13, cr6, [sl], {3} │ │ │ │ svceq 0x00f0f012 │ │ │ │ - blvs 0xfe74f9ac │ │ │ │ + blvs 0xfe74f8f0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ stclge 4, cr15, [r9, #252]! @ 0xfc │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldrtmi sl, [r0], -r4, ror #27 │ │ │ │ - @ instruction: 0xf920f7ff │ │ │ │ + @ instruction: 0xf928f7ff │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - bleq 0xffbc72c4 │ │ │ │ + bleq 0xffbc7208 │ │ │ │ bicne pc, r0, #335544323 @ 0x14000003 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ strcc pc, [r3, -r5, asr #7] │ │ │ │ rsceq r4, fp, #28, 6 @ 0x70000000 │ │ │ │ strhi pc, [r4, r0, asr #2] │ │ │ │ - @ instruction: 0xf9baf087 │ │ │ │ + @ instruction: 0xf9b8f087 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - blx 0xff4595b0 │ │ │ │ + blx 0xff5594f4 │ │ │ │ @ instruction: 0xf0012f0f │ │ │ │ strtmi r8, [r2], -lr, asr #2 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xff0ef7c0 │ │ │ │ + @ instruction: 0xff44f7c0 │ │ │ │ @ instruction: 0xf5b3e72c │ │ │ │ rsble r0, r5, r0, lsr #30 │ │ │ │ mvnhi pc, r0, lsl #4 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ eorshi pc, r2, #0 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ ldcge 4, cr15, [r5, #508]! @ 0x1fc │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - mcr2 7, 1, pc, cr2, cr10, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr6, cr10, {7} @ │ │ │ │ @ instruction: 0xf57f02eb │ │ │ │ movwcs sl, #7598 @ 0x1dae │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - str pc, [r7, #3905]! @ 0xf41 │ │ │ │ + str pc, [r7, #3913]! @ 0xf49 │ │ │ │ @ instruction: 0xf4116b99 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 13, 10, sl, fp, cr2 │ │ │ │ svcvs 0x0070f413 │ │ │ │ ldcge 4, cr15, [sp, #252] @ 0xfc │ │ │ │ stmdage r4, {r3, r4, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - cmppcs r0, fp, lsr #28 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r0, sp, lsr #28 @ p-variant is OBSOLETE │ │ │ │ asreq pc, r0, #5 @ │ │ │ │ vmla.i d18, d0, d0[0] │ │ │ │ eormi r0, r9, r0, lsr #32 │ │ │ │ addmi r9, r1, #4, 24 @ 0x400 │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ ldrthi pc, [sp], #0 @ │ │ │ │ adcshi pc, lr, #0, 4 │ │ │ │ @ instruction: 0xf0002940 │ │ │ │ @ instruction: 0xf5b184ac │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ stmdbcs r0, {r2, r3, r4, r7, sl, pc} │ │ │ │ - ldclge 4, cr15, [pc, #-508]! @ 0x9b468 │ │ │ │ + ldclge 4, cr15, [pc, #-508]! @ 0x9b3ac │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ - orrvs pc, r9, r6, asr #4 │ │ │ │ + bicspl pc, sp, r6, asr #4 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8d8f7fe │ │ │ │ + @ instruction: 0xf8e0f7fe │ │ │ │ stmdage r4, {r2, r4, r5, r6, r8, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - strcs pc, [r1], #-3553 @ 0xfffff21f │ │ │ │ + strcs pc, [r1], #-3557 @ 0xfffff21b │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - bls 0x21c234 │ │ │ │ + bls 0x21c178 │ │ │ │ vrecps.f32 , q3, q2 │ │ │ │ - @ instruction: 0xf64671ad │ │ │ │ - ldrtmi r2, [r0], -sp, lsr #3 │ │ │ │ + @ instruction: 0xf6467101 │ │ │ │ + ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ vmov.f32 , #2.5 @ 0x40200000 │ │ │ │ vaddw.s8 q8, q0, d9 │ │ │ │ @ instruction: 0xf7fe0109 │ │ │ │ - ldrb pc, [fp, #-2461] @ 0xfffff663 @ │ │ │ │ + ldrb pc, [fp, #-2469] @ 0xfffff65b @ │ │ │ │ strne pc, [r0], #1041 @ 0x411 │ │ │ │ @ instruction: 0x83a7f040 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - stc2l 7, cr15, [r4, #1000] @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ strtmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 7, pc, cr6, cr14, {7} @ │ │ │ │ + mcr2 7, 7, pc, cr14, cr14, {7} @ │ │ │ │ stmdage r4, {r2, r3, r6, r8, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - rsceq pc, sp, #11840 @ 0x2e40 │ │ │ │ + rsceq pc, sp, #12096 @ 0x2f40 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ streq pc, [r1], #-79 @ 0xffffffb1 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #20 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf646bf55 │ │ │ │ - @ instruction: 0xf64601dd │ │ │ │ - vorr.i32 , #1 @ 0x00000001 │ │ │ │ + @ instruction: 0xf6460131 │ │ │ │ + vaddw.s8 q9, q8, d21 │ │ │ │ vaddw.s8 q8, q0, d9 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - ldr pc, [r3, #-2599]! @ 0xfffff5d9 │ │ │ │ + ldr pc, [r3, #-2607]! @ 0xfffff5d1 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ mvnshi pc, r0 │ │ │ │ subeq pc, r0, #79 @ 0x4f │ │ │ │ msrhi (UNDEF: 98), r0 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ @ instruction: 0xf5b381e7 │ │ │ │ @ instruction: 0xf47f0f20 │ │ │ │ sbceq sl, sl, #32, 26 @ 0x800 │ │ │ │ bichi pc, r5, #0, 2 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - stc2 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ + stc2 7, cr15, [lr, #1000] @ 0x3e8 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0x4630461a │ │ │ │ - ldc2l 7, cr15, [sl], {254} @ 0xfe │ │ │ │ + stc2l 7, cr15, [r2], #1016 @ 0x3f8 │ │ │ │ movwcs lr, #5394 @ 0x1512 │ │ │ │ - strls r9, [sl], #-1800 @ 0xfffff8f8 │ │ │ │ + strls r9, [r8, -sl, lsl #8] │ │ │ │ movwls r0, #37390 @ 0x920e │ │ │ │ stcge 5, cr15, [fp, #-252] @ 0xffffff04 │ │ │ │ movwls sl, #18692 @ 0x4904 │ │ │ │ movwpl pc, #965 @ 0x3c5 @ │ │ │ │ stmib sp, {r0, r2, r3, r5, r6, r7, r9, ip, sp, pc}^ │ │ │ │ strls r3, [r7, #-2053] @ 0xfffff7fb │ │ │ │ - @ instruction: 0xff4cf7fe │ │ │ │ + @ instruction: 0xff54f7fe │ │ │ │ rsclt lr, fp, #0, 10 │ │ │ │ stceq 3, cr9, [fp], #28 │ │ │ │ @ instruction: 0xf003a904 │ │ │ │ andcs r0, r1, #16, 6 @ 0x40000000 │ │ │ │ strls r4, [r9], #-827 @ 0xfffffcc5 │ │ │ │ vsubw.u8 , , d8 │ │ │ │ @ instruction: 0xf8cd5340 │ │ │ │ vmov.i32 d24, #216 @ 0x000000d8 │ │ │ │ andls r5, sl, #0, 10 │ │ │ │ strcc lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff36f7fe │ │ │ │ + @ instruction: 0xff3ef7fe │ │ │ │ movwcs lr, #5354 @ 0x14ea │ │ │ │ - strls r9, [sl], #-1800 @ 0xfffff8f8 │ │ │ │ + strls r9, [r8, -sl, lsl #8] │ │ │ │ movwls r0, #37386 @ 0x920a │ │ │ │ stclge 5, cr15, [r3], #252 @ 0xfc │ │ │ │ ldcvs 13, cr6, [sl], {3} │ │ │ │ svceq 0x00f0f012 │ │ │ │ - blvs 0xfe74fbcc │ │ │ │ + blvs 0xfe74fb10 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldclge 4, cr15, [r9], {63} @ 0x3f │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ stmdbge r4, {r2, r4, r6, r7, sl, fp, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf8cdb2eb │ │ │ │ vmov.i32 d24, #216 @ 0x000000d8 │ │ │ │ movwls r5, #29952 @ 0x7500 │ │ │ │ strcs lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xfe4597c8 │ │ │ │ + blx 0xfe65970c │ │ │ │ ldcvs 4, cr14, [r2, #-792]! @ 0xfffffce8 │ │ │ │ vmvn.i32 q8, #159 @ 0x0000009f │ │ │ │ @ instruction: 0xf0075380 │ │ │ │ teqmi fp, #7864320 @ 0x780000 │ │ │ │ ldcvs 3, cr9, [r3], {8} │ │ │ │ strls r2, [r9], #-257 @ 0xfffffeff │ │ │ │ svceq 0x00f0f013 │ │ │ │ @@ -142655,622 +142608,622 @@ │ │ │ │ stcge 4, cr15, [sp], #252 @ 0xfc │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ subpl pc, r0, #335544323 @ 0x14000003 │ │ │ │ @ instruction: 0xf1b7e7d6 │ │ │ │ @ instruction: 0xf47f1f10 │ │ │ │ movwcs sl, #64676 @ 0xfca4 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ - blcs 0xab850 │ │ │ │ + blcs 0xab794 │ │ │ │ eorhi pc, r4, #0 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ ldcge 4, cr15, [r9], {127} @ 0x7f │ │ │ │ vqdmulh.s q8, , d2[2] │ │ │ │ @ instruction: 0xf0021341 │ │ │ │ stmdbge r4, {r2, r9} │ │ │ │ stmiaeq fp!, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf0039208 │ │ │ │ vorr.i32 d16, #53248 @ 0x0000d000 │ │ │ │ strls r4, [r7], #-515 @ 0xfffffdfd │ │ │ │ vorr.i32 d20, #54016 @ 0x0000d300 │ │ │ │ movwls r5, #25792 @ 0x64c0 │ │ │ │ strcc pc, [r3, #-965] @ 0xfffffc3b │ │ │ │ strls r9, [r5, #-1028] @ 0xfffffbfc │ │ │ │ - blx 0xfefd985e │ │ │ │ + blx 0xfefd97a2 │ │ │ │ @ instruction: 0xf5b3e480 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ subcs r8, r0, #1073741861 @ 0x40000025 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdage r4, {r1, r2, r4, r5, r6, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - strcs pc, [r0], #-3299 @ 0xfffff31d │ │ │ │ + strcs pc, [r0], #-3303 @ 0xfffff319 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - bls 0x21c43c │ │ │ │ + bls 0x21c380 │ │ │ │ vrecps.f32 , q3, q2 │ │ │ │ - @ instruction: 0xf64541d1 │ │ │ │ - ldrtmi r5, [r0], -r1, lsr #3 │ │ │ │ + @ instruction: 0xf6454125 │ │ │ │ + ldrtmi r4, [r0], -sp, ror #3 │ │ │ │ vmov.f32 , #2.5 @ 0x40200000 │ │ │ │ vaddw.s8 q8, q0, d9 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - ldrb pc, [sp], #-2385 @ 0xfffff6af @ │ │ │ │ + ldrb pc, [sp], #-2393 @ 0xfffff6a7 @ │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ - b 0xdc330 │ │ │ │ + b 0xdc274 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ vcgt.s8 d8, d16, d17 │ │ │ │ @ instruction: 0xf5b381a1 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ vshl.s8 q4, q6, q0 │ │ │ │ - blcs 0xbc604 │ │ │ │ + blcs 0xbc548 │ │ │ │ ldrbhi pc, [r8], #-0 @ │ │ │ │ strcs sl, [r1], #-2052 @ 0xfffff7fc │ │ │ │ - ldc2l 7, cr15, [r8], {250} @ 0xfa │ │ │ │ + ldc2l 7, cr15, [sl], {250} @ 0xfa │ │ │ │ stmib sp, {r2, r8, fp, ip, pc}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #8 │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ - mvnscc pc, r6, asr #12 │ │ │ │ + cmppcc r9, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff9cf7fd │ │ │ │ + @ instruction: 0xffa4f7fd │ │ │ │ stcvs 4, cr14, [r3, #-224] @ 0xffffff20 │ │ │ │ @ instruction: 0xf0126c1a │ │ │ │ strdle r0, [r9, -r0] │ │ │ │ @ instruction: 0xf4116b99 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 12, 2, sl, fp, cr14 │ │ │ │ svcvs 0x0070f413 │ │ │ │ stcge 4, cr15, [r9], #-252 @ 0xffffff04 │ │ │ │ @ instruction: 0xf005086c │ │ │ │ @ instruction: 0xf004030f │ │ │ │ @ instruction: 0xf0120410 │ │ │ │ - b 0x119f558 │ │ │ │ + b 0x119f49c │ │ │ │ tstle r2, r3, lsl #8 │ │ │ │ @ instruction: 0xf53f06e3 │ │ │ │ @ instruction: 0x4630ac1c │ │ │ │ - @ instruction: 0xff58f7fe │ │ │ │ + @ instruction: 0xff60f7fe │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ rsbeq sl, r4, pc, ror sp │ │ │ │ @ instruction: 0xf10402ed │ │ │ │ @ instruction: 0xf53f0901 │ │ │ │ @ instruction: 0xf086acc0 │ │ │ │ - shsub8mi pc, sl, r7 @ │ │ │ │ + shsub8mi pc, sl, r5 @ │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7c04630 │ │ │ │ - @ instruction: 0x4621fc9f │ │ │ │ + @ instruction: 0x4621fcd5 │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf086f91d │ │ │ │ - strmi pc, [r4], -fp, ror #31 │ │ │ │ + @ instruction: 0xf086f921 │ │ │ │ + strmi pc, [r4], -r9, ror #31 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7c04642 │ │ │ │ - @ instruction: 0x4649fc93 │ │ │ │ + strbmi pc, [r9], -r9, asr #25 @ │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ - ldrb pc, [pc, #-2321] @ 0x9b063 @ │ │ │ │ + ldrb pc, [pc, #-2325] @ 0x9afa3 @ │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - blge 0xffd98b78 │ │ │ │ + blge 0xffd98abc │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - stc2l 7, cr15, [r0], #-1000 @ 0xfffffc18 │ │ │ │ + stc2l 7, cr15, [r4], #-1000 @ 0xfffffc18 │ │ │ │ ldmib sp, {r1, r2, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf4151304 │ │ │ │ @ instruction: 0xf0401580 │ │ │ │ stmib sp, {r2, r3, r4, r5, r6, r9, pc}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #10 │ │ │ │ - biccc pc, r1, r5, asr #12 │ │ │ │ + tstpcc sp, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf820f7fe │ │ │ │ - bllt 0xff8599a4 │ │ │ │ + @ instruction: 0xf828f7fe │ │ │ │ + bllt 0xff8598e8 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ - blge 0xff698bb0 │ │ │ │ + blge 0xff698af4 │ │ │ │ usad8ne r0, r1, r4 │ │ │ │ orrhi pc, fp, r0, asr #32 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - mcrr2 7, 15, pc, r0, cr10 @ │ │ │ │ + mcrr2 7, 15, pc, r4, cr10 @ │ │ │ │ andcs r4, r1, #61865984 @ 0x3b00000 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ - bllt 0xff2d99d0 │ │ │ │ + stc2l 7, cr15, [sl, #-1016]! @ 0xfffffc08 │ │ │ │ + bllt 0xff2d9914 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ @ instruction: 0xf411abc2 │ │ │ │ @ instruction: 0xf0401780 │ │ │ │ stmdage r4, {r1, r2, r5, r6, r7, r8, pc} │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - ldrtmi pc, [fp], -fp, lsr #24 @ │ │ │ │ + ldrtmi pc, [fp], -pc, lsr #24 @ │ │ │ │ stmdbge r4, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fffb7b │ │ │ │ + @ instruction: 0xf7fffb83 │ │ │ │ @ instruction: 0x4639bbb3 │ │ │ │ @ instruction: 0xf7fa25e2 │ │ │ │ - @ instruction: 0xf8d6f8af │ │ │ │ + @ instruction: 0xf8d6f8b3 │ │ │ │ strbmi r3, [r2], -r8, lsl #1 │ │ │ │ @ instruction: 0xf0034621 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7c39500 │ │ │ │ - str pc, [fp, #-3857] @ 0xfffff0ef │ │ │ │ + str pc, [fp, #-3911] @ 0xfffff0b9 │ │ │ │ orrsvc pc, r0, #73400320 @ 0x4600000 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andcs r4, r1, r9, lsr r6 │ │ │ │ @ instruction: 0xf7d3681d │ │ │ │ - @ instruction: 0x4602fdd7 │ │ │ │ + strmi pc, [r2], -r3, lsl #28 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0xf08d2543 │ │ │ │ - @ instruction: 0xf8d6fb21 │ │ │ │ + @ instruction: 0xf8d6fb1f │ │ │ │ strbmi r3, [r2], -r8, lsl #1 │ │ │ │ @ instruction: 0xf0034621 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7c49500 │ │ │ │ - ldrbt pc, [r1], #2189 @ 0x88d @ │ │ │ │ + ldrbt pc, [r1], #2243 @ 0x8c3 @ │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xffe59a42 │ │ │ │ + blx 0xfff59986 │ │ │ │ strne pc, [r0, #1045] @ 0x415 │ │ │ │ bichi pc, r9, r0, asr #32 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #20 │ │ │ │ - @ instruction: 0x41b1f645 │ │ │ │ + mvnscc pc, r5, asr #12 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffb6f7fd │ │ │ │ - bllt 0x1dd9a78 │ │ │ │ + @ instruction: 0xffbef7fd │ │ │ │ + bllt 0x1dd99bc │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xff8d9a6e │ │ │ │ + blx 0xff9d99b2 │ │ │ │ strne pc, [r0, #1045] @ 0x415 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ stmib sp, {r0, r1, r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r8, sl, ip}^ │ │ │ │ vshl.s8 d17, d0, d6 │ │ │ │ - @ instruction: 0xf6454181 │ │ │ │ - bls 0x22c024 │ │ │ │ + @ instruction: 0xf64531d5 │ │ │ │ + bls 0x228098 │ │ │ │ svclt 0x000c4630 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff9af7fd │ │ │ │ - bllt 0x16d9ab0 │ │ │ │ + @ instruction: 0xffa2f7fd │ │ │ │ + bllt 0x16d99f4 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xff1d9aa6 │ │ │ │ + blx 0xff2d99ea │ │ │ │ ldmib sp, {r0, sl, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip}^ │ │ │ │ rsceq r1, ip, #0, 8 │ │ │ │ svclt 0x00549a06 │ │ │ │ - cmnppl r1, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ - tstpvc r5, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicmi pc, r5, r6, asr #4 │ │ │ │ + msrvs (UNDEF: 105), r6 │ │ │ │ svclt 0x00544630 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff80f7fd │ │ │ │ - bllt 0x1059ae4 │ │ │ │ + @ instruction: 0xff88f7fd │ │ │ │ + bllt 0x1059a28 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xfeb59ada │ │ │ │ + blx 0xfec59a1e │ │ │ │ @ instruction: 0xf57f02e9 │ │ │ │ movwcs sl, #6966 @ 0x1b36 │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fffaf7 │ │ │ │ + @ instruction: 0xf7fffaff │ │ │ │ @ instruction: 0x23afbb2f │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf5b3400b │ │ │ │ @ instruction: 0xf47f0f80 │ │ │ │ stmdbge r4, {r1, r2, r5, r8, r9, fp, sp, pc} │ │ │ │ movwpl pc, #965 @ 0x3c5 @ │ │ │ │ movwls r9, #17415 @ 0x4407 │ │ │ │ movwmi pc, #13253 @ 0x33c5 @ │ │ │ │ strcc pc, [r3, #-965] @ 0xfffffc3b │ │ │ │ strcc lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf920f7fb │ │ │ │ - bllt 0x6d9b30 │ │ │ │ + @ instruction: 0xf928f7fb │ │ │ │ + bllt 0x6d9a74 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xfe1d9b26 │ │ │ │ + blx 0xfe2d9a6a │ │ │ │ strne pc, [r0, #1045] @ 0x415 │ │ │ │ @ instruction: 0x81aff040 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #20 │ │ │ │ - mvnspl pc, r5, asr #12 │ │ │ │ + teqppl sp, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xfff6f7fc │ │ │ │ - bllt 0x159b5c │ │ │ │ + @ instruction: 0xfffef7fc │ │ │ │ + bllt 0x159aa0 │ │ │ │ movwls sl, #30724 @ 0x7804 │ │ │ │ - blx 0x1c59b52 │ │ │ │ + blx 0x1d59a96 │ │ │ │ ldmib sp, {r0, sl, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip}^ │ │ │ │ rsceq r1, r9, #0, 8 │ │ │ │ svclt 0x00549a06 │ │ │ │ - mvnspl pc, r6, asr #4 │ │ │ │ - cmppeq r5, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmpppl r1, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, r9, r6, asr #4 │ │ │ │ svclt 0x00544630 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffdcf7fc │ │ │ │ - blt 0xffad9b90 │ │ │ │ + @ instruction: 0xffe4f7fc │ │ │ │ + blt 0xffad9ad4 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0x15d9b86 │ │ │ │ + blx 0x16d9aca │ │ │ │ strne pc, [r0, #1045] @ 0x415 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ stmib sp, {r0, r1, r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r8, sl, ip}^ │ │ │ │ @ instruction: 0xf6451400 │ │ │ │ - @ instruction: 0xf6455101 │ │ │ │ - bls 0x2300fc │ │ │ │ + @ instruction: 0xf645414d │ │ │ │ + bls 0x22c170 │ │ │ │ svclt 0x000c4630 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffc0f7fc │ │ │ │ - blt 0xff3d9bc8 │ │ │ │ + @ instruction: 0xffc8f7fc │ │ │ │ + blt 0xff3d9b0c │ │ │ │ svceq 0x0020f5b1 │ │ │ │ andhi pc, ip, #0 │ │ │ │ vmla.i d18, d0, d0[0] │ │ │ │ addmi r0, r1, #160 @ 0xa0 │ │ │ │ mvnshi pc, r0 │ │ │ │ svceq 0x0000f5b1 │ │ │ │ - bge 0xff018de4 │ │ │ │ + bge 0xff018d28 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ - mvnvs pc, r5, asr #12 │ │ │ │ + msrvs SP_fiq, r5 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - mrc2 7, 0, pc, cr6, cr13, {7} │ │ │ │ - blt 0xfed59bfc │ │ │ │ + mrc2 7, 0, pc, cr14, cr13, {7} │ │ │ │ + blt 0xfed59b40 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ eorshi pc, r6, #0 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ subcs r8, r0, #805306368 @ 0x30000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdage r4, {r2, r5, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - movwcs pc, #6963 @ 0x1b33 @ │ │ │ │ + movwcs pc, #6965 @ 0x1b35 @ │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fffb7d │ │ │ │ + @ instruction: 0xf7fffb85 │ │ │ │ stmiaeq sl, {r0, r3, r4, r7, r9, fp, ip, sp, pc}^ │ │ │ │ smlabtmi r3, r1, r3, pc @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - movwmi r0, #44396 @ 0xad6c │ │ │ │ strcc pc, [r3, -r5, asr #7] │ │ │ │ + stcleq 3, cr4, [ip, #-40]! @ 0xffffffd8 │ │ │ │ @ instruction: 0xf1000269 │ │ │ │ ssateq r8, #9, r6, asr #5 │ │ │ │ adchi pc, sl, #0, 2 │ │ │ │ @ instruction: 0xf53f0669 │ │ │ │ stmdbge r4, {r1, r2, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf0044630 │ │ │ │ movwcs r0, #9217 @ 0x2401 │ │ │ │ stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ strls r2, [r7], #-773 @ 0xfffffcfb │ │ │ │ @ instruction: 0xf93ef7ff │ │ │ │ - blt 0x1f59c6c │ │ │ │ + blt 0x1f59bb0 │ │ │ │ vmul.i q8, , d3[2] │ │ │ │ @ instruction: 0xf0034203 │ │ │ │ vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ tstmi r3, #50331648 @ 0x3000000 │ │ │ │ strteq r0, [r9], sl, asr #26 │ │ │ │ subshi pc, r8, #0, 2 │ │ │ │ andeq pc, r1, #2 │ │ │ │ subcs r9, r0, #8, 4 @ 0x80000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ - bcs 0xabd40 │ │ │ │ - bge 0x1998e98 │ │ │ │ + bcs 0xabc84 │ │ │ │ + bge 0x1998ddc │ │ │ │ strcs sl, [r0, #-2308] @ 0xfffff6fc │ │ │ │ strls r2, [r5], #-514 @ 0xfffffdfe │ │ │ │ stmib sp, {r2, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff3206 │ │ │ │ @ instruction: 0xf7fff995 │ │ │ │ @ instruction: 0x4621ba59 │ │ │ │ @ instruction: 0xf7f924e1 │ │ │ │ - @ instruction: 0xf8d6ff55 │ │ │ │ + @ instruction: 0xf8d6ff59 │ │ │ │ strbmi r3, [r2], -r8, lsl #1 │ │ │ │ @ instruction: 0xf0034639 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7c39400 │ │ │ │ - @ instruction: 0xf7fffdb7 │ │ │ │ + @ instruction: 0xf7fffded │ │ │ │ @ instruction: 0xf401bbb1 │ │ │ │ @ instruction: 0xf5b32320 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ vhsub.s8 d8, d16, d25 │ │ │ │ - blcs 0xbc6d4 │ │ │ │ + blcs 0xbc618 │ │ │ │ adcshi pc, r4, #0 │ │ │ │ movcs pc, #16777216 @ 0x1000000 │ │ │ │ svccs 0x0080f5b3 │ │ │ │ strbhi pc, [sl], #0 @ │ │ │ │ svccs 0x00a0f5b3 │ │ │ │ ldrthi pc, [r2], #0 @ │ │ │ │ svccc 0x0080f5b3 │ │ │ │ - bge 0xc98f00 │ │ │ │ + bge 0xc98e44 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0x2059cf6 │ │ │ │ + blx 0xfe259c3a │ │ │ │ ldmibvs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x0070f413 │ │ │ │ - bge 0xa18e14 │ │ │ │ + bge 0xa18d58 │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0x5704e9dd │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ smlalbtcs pc, r0, r3, r3 @ │ │ │ │ @ instruction: 0xf1400598 │ │ │ │ tstcs r0, r8, asr #12 │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1fd8e38 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1fd8d7c │ │ │ │ ldmibvc r0, {r1, r2, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - cdp2 0, 5, cr15, cr14, cr6, {4} │ │ │ │ + cdp2 0, 5, cr15, cr12, cr6, {4} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf8d94604 │ │ │ │ @ instruction: 0xf08a1000 │ │ │ │ - @ instruction: 0xf086ff79 │ │ │ │ - strbmi pc, [r1], -sp, ror #27 @ │ │ │ │ + @ instruction: 0xf086ff77 │ │ │ │ + strbmi pc, [r1], -fp, ror #27 @ │ │ │ │ ldrdhi pc, [r0], -r9 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - ldc2 7, cr15, [sl], #-844 @ 0xfffffcb4 │ │ │ │ + stc2l 7, cr15, [r6], #-844 @ 0xfffffcb4 │ │ │ │ strmi r4, [r2], -r1, asr #12 │ │ │ │ @ instruction: 0xf08c4630 │ │ │ │ - blmi 0xff09b900 │ │ │ │ + blmi 0xff09b83c │ │ │ │ svccs 0x0070ee1d │ │ │ │ msreq R12_fiq, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [ip], #-2259 @ 0xfffff72d │ │ │ │ ldrtmi r9, [r3], #-1024 @ 0xfffffc00 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - ldc2l 0, cr15, [ip], #540 @ 0x21c │ │ │ │ + ldc2l 0, cr15, [sl], #540 @ 0x21c │ │ │ │ ldrtmi r2, [r9], -r0 │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ - ldc2 7, cr15, [lr], {211} @ 0xd3 │ │ │ │ + mcrr2 7, 13, pc, sl, cr3 @ │ │ │ │ tstlt r5, r2, lsl #12 │ │ │ │ strtmi r3, [r1], -r2, lsl #4 │ │ │ │ @ instruction: 0xf08c4630 │ │ │ │ - @ instruction: 0xf7ffff0d │ │ │ │ + @ instruction: 0xf7ffff0b │ │ │ │ @ instruction: 0xf401bb41 │ │ │ │ @ instruction: 0xf5b72720 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ vhsub.s8 d8, d16, d20 │ │ │ │ svccs 0x00008229 │ │ │ │ rscshi pc, sl, #0 │ │ │ │ movcs pc, #16777216 @ 0x1000000 │ │ │ │ svccs 0x0080f5b3 │ │ │ │ ldrthi pc, [r9], #0 @ │ │ │ │ - strthi pc, [pc], #-512 @ 0x9bdd8 │ │ │ │ + strthi pc, [pc], #-512 @ 0x9bd1c │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ stmdage r4, {r1, r3, r5, r7, sl, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - stmdbge r4, {r0, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fffcf1 │ │ │ │ + @ instruction: 0xf7fffcf9 │ │ │ │ movwcs fp, #6585 @ 0x19b9 │ │ │ │ stmdbge r4, {r9, sp} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fffb4b │ │ │ │ + @ instruction: 0xf7fffb53 │ │ │ │ @ instruction: 0xf011b9b1 │ │ │ │ @ instruction: 0xf47f0fa0 │ │ │ │ @ instruction: 0x6d03a9ac │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 3, 3, r8, fp, cr1 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0xa4a28 │ │ │ │ + blcs 0xa496c │ │ │ │ ldmibge sp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r6 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf8d6a998 │ │ │ │ - blcs 0xa80e8 │ │ │ │ + blcs 0xa802c │ │ │ │ ldmibge r3, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xffe58f44 │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xffe58e88 │ │ │ │ @ instruction: 0xf0050b2a │ │ │ │ @ instruction: 0xf002030f │ │ │ │ tstmi r3, #240, 4 │ │ │ │ svceq 0x0040f012 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ sbcsne lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst4.32 {d20-d23}, [pc], r0 │ │ │ │ orrseq r5, fp, r0, asr #32 │ │ │ │ biccc lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0874318 │ │ │ │ - beq 0xffb9a6dc │ │ │ │ + beq 0xffb9a618 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ orrpl pc, r0, r5, asr #7 │ │ │ │ @ instruction: 0xf7f94319 │ │ │ │ - @ instruction: 0xf7fffe87 │ │ │ │ + @ instruction: 0xf7fffe8b │ │ │ │ strcs fp, [r0], #-2773 @ 0xfffff52b │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6451400 │ │ │ │ - vorr.i32 d20, #1 @ 0x00000001 │ │ │ │ + vorr.i32 , #13 @ 0x0000000d │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - @ instruction: 0xf7fffda3 │ │ │ │ + @ instruction: 0xf7fffdab │ │ │ │ movwcs fp, #6497 @ 0x1961 │ │ │ │ stmdbge r4, {r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fff921 │ │ │ │ + @ instruction: 0xf7fff929 │ │ │ │ @ instruction: 0xf011b959 │ │ │ │ @ instruction: 0xf47f08a0 │ │ │ │ @ instruction: 0x6d03a954 │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ @ instruction: 0xf43f0fe0 │ │ │ │ - beq 0xff486400 │ │ │ │ + beq 0xff486344 │ │ │ │ addpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ ldreq pc, [lr, -r7] │ │ │ │ ldrdls pc, [r8], r0 @ │ │ │ │ @ instruction: 0xf0134317 │ │ │ │ @ instruction: 0xf0406f70 │ │ │ │ @ instruction: 0xf1b9844c │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ @ instruction: 0xf8d0a93e │ │ │ │ - blcs 0xa819c │ │ │ │ + blcs 0xa80e0 │ │ │ │ ldmdbge r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - ldc2l 7, cr15, [r6], #-1016 @ 0xfffffc08 │ │ │ │ + ldc2l 7, cr15, [lr], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf04faa9d │ │ │ │ - bleq 0xb5e300 │ │ │ │ + bleq 0xb5e244 │ │ │ │ andeq pc, pc, r5 │ │ │ │ mvnseq pc, #3 │ │ │ │ ldrvc pc, [r0], #1606 @ 0x646 │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ @ instruction: 0xf0004318 │ │ │ │ @ instruction: 0xf013003f │ │ │ │ - b 0x145fc1c │ │ │ │ - b 0x1460e6c │ │ │ │ - b 0x109c224 │ │ │ │ + b 0x145fb60 │ │ │ │ + b 0x1460db0 │ │ │ │ + b 0x109c168 │ │ │ │ svclt 0x000c30c3 │ │ │ │ orrmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ cmnppl r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ streq r4, [r0], #-792 @ 0xfffffce8 │ │ │ │ - @ instruction: 0xf9b8f087 │ │ │ │ + @ instruction: 0xf9b6f087 │ │ │ │ and r4, r5, r5, lsl #12 │ │ │ │ movweq lr, #31496 @ 0x7b08 │ │ │ │ ldmibcc pc!, {r0, r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ streq pc, [r2, -r3, ror #6] │ │ │ │ ldrtmi r6, [r9], -r6, lsr #16 │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - ldrtmi pc, [r1], -r5, asr #22 @ │ │ │ │ + @ instruction: 0x4631fb71 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - cdp2 0, 5, cr15, cr10, cr12, {4} │ │ │ │ + cdp2 0, 5, cr15, cr8, cr12, {4} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf7ffd1ec │ │ │ │ subcs fp, r0, #421888 @ 0x67000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdage r4, {r3, r4, r5, r6, r7, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa2400 │ │ │ │ - stmdbls r4, {r0, r1, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r4, {r0, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6453205 │ │ │ │ - vbic.i32 d23, #1 @ 0x00000001 │ │ │ │ + vbic.i32 q11, #13 @ 0x0000000d │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - @ instruction: 0xf7fffc4b │ │ │ │ + @ instruction: 0xf7fffc53 │ │ │ │ smlattcs r0, r7, r8, fp │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6454100 │ │ │ │ - vmla.f d22, d0, d1[0] │ │ │ │ + vaddw.s8 , q8, d13 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - @ instruction: 0xf7fffc3f │ │ │ │ + @ instruction: 0xf7fffc47 │ │ │ │ ldrdcs fp, [r1, -fp] │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6464100 │ │ │ │ - vbic.i32 , #5 @ 0x00000005 │ │ │ │ + vmla.f d16, d16, d1[2] │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - @ instruction: 0xf7fffc33 │ │ │ │ + @ instruction: 0xf7fffc3b │ │ │ │ ldrtmi fp, [r0], -pc, asr #17 │ │ │ │ strmi lr, [r0, -sp, asr #19] │ │ │ │ - msrpl R9_usr, r6 │ │ │ │ + cmnpmi r5, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - stc2 7, cr15, [r8], #-1012 @ 0xfffffc0c │ │ │ │ + ldc2 7, cr15, [r0], #-1012 @ 0xfffffc0c │ │ │ │ stmialt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf9a0f7fe │ │ │ │ + @ instruction: 0xf9a8f7fe │ │ │ │ ldmlt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0x4630461a │ │ │ │ - @ instruction: 0xf998f7fe │ │ │ │ + @ instruction: 0xf9a0f7fe │ │ │ │ ldmlt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xf942f7fa │ │ │ │ + @ instruction: 0xf944f7fa │ │ │ │ strtmi r2, [r2], -r1, lsl #6 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf98cf7fe │ │ │ │ + @ instruction: 0xf994f7fe │ │ │ │ stmialt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ msrcs CPSR_, #16777216 @ 0x1000000 │ │ │ │ svccs 0x0000f5b3 │ │ │ │ eorshi pc, r5, #0 │ │ │ │ mvnshi pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ vst1.16 {d8-d11}, [r1 :64], fp │ │ │ │ @ instruction: 0xf5b323a0 │ │ │ │ @ instruction: 0xf0002f80 │ │ │ │ vqshl.s8 d8, d15, d16 │ │ │ │ - blcs 0xbd5c8 │ │ │ │ + blcs 0xbd50c │ │ │ │ strthi pc, [r8], #0 │ │ │ │ bicne pc, r0, #335544323 @ 0x14000003 │ │ │ │ movwls r0, #19178 @ 0x4aea │ │ │ │ strls r0, [r7], #-2155 @ 0xfffff795 │ │ │ │ @ instruction: 0xf3c5a904 │ │ │ │ @ instruction: 0xf0025480 │ │ │ │ @ instruction: 0xf005021e │ │ │ │ @ instruction: 0xf003050f │ │ │ │ @ instruction: 0x43220310 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc2305 │ │ │ │ - @ instruction: 0xf7fffc3b │ │ │ │ + @ instruction: 0xf7fffc43 │ │ │ │ svclt 0x0000b87b │ │ │ │ - ldrdeq r4, [r7], r8 │ │ │ │ + umulleq r4, r7, r4, r2 │ │ │ │ stmiaeq r0!, {r0, r4, ip, sp, lr, pc} │ │ │ │ ldmdage r3!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ svcvs 0x0060f413 │ │ │ │ stmdage sp!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vmull.u8 q8, d17, d15 │ │ │ │ @ instruction: 0xf0073203 │ │ │ │ @ instruction: 0xf0130710 │ │ │ │ - b 0x125fcd0 │ │ │ │ + b 0x125fc14 │ │ │ │ tstle r2, r2, lsl #14 │ │ │ │ @ instruction: 0xf53f06fa │ │ │ │ @ instruction: 0xf8d6a860 │ │ │ │ @ instruction: 0xf01390a8 │ │ │ │ @ instruction: 0xf0406f70 │ │ │ │ @ instruction: 0xf1b983ea │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ @ instruction: 0xf8d6a856 │ │ │ │ - blcs 0xa836c │ │ │ │ + blcs 0xa82b0 │ │ │ │ ldmdage r1, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmibge r4!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0050b2b │ │ │ │ @ instruction: 0xf003020f │ │ │ │ strdcs r0, [r0], -r0 @ │ │ │ │ svceq 0x0040f013 │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ bicsne lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst4.32 {d20,d22,d24,d26}, [pc], r0 │ │ │ │ @ instruction: 0xf002517f │ │ │ │ - b 0x10dc9f4 │ │ │ │ + b 0x10dc938 │ │ │ │ @ instruction: 0xf64631c3 │ │ │ │ @ instruction: 0xf2c07490 │ │ │ │ tstmi r1, #-1795162112 @ 0x95000000 │ │ │ │ @ instruction: 0xf0870409 │ │ │ │ - strmi pc, [r5], -r9, ror #17 │ │ │ │ - bl 0x2d4124 │ │ │ │ + strmi pc, [r5], -r7, ror #17 │ │ │ │ + bl 0x2d4068 │ │ │ │ @ instruction: 0xf1090307 │ │ │ │ vmul.p32 , , │ │ │ │ stmdavs r6!, {r0, r8, r9, sl} │ │ │ │ andcs r4, r1, r9, lsr r6 │ │ │ │ - blx 0x17da070 │ │ │ │ + blx 0xfe2d9fb4 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf08d4628 │ │ │ │ - @ instruction: 0xf1b9f847 │ │ │ │ + @ instruction: 0xf1b9f845 │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ ldmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r0, #24658 @ 0x6052 │ │ │ │ andeq pc, r2, #2 │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ vsubw.u8 , , d7 │ │ │ │ strls r1, [r5], #-896 @ 0xfffffc80 │ │ │ │ vorr.i32 d20, #54016 @ 0x0000d300 │ │ │ │ movwls r5, #34240 @ 0x85c0 │ │ │ │ @ instruction: 0xf7fe9504 │ │ │ │ @ instruction: 0xf7ffff3f │ │ │ │ stmdage r4, {r0, r1, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf892f7fa │ │ │ │ + @ instruction: 0xf894f7fa │ │ │ │ ldmib sp, {r1, r2, r9, fp, ip, pc}^ │ │ │ │ stmib sp, {r2, r8, r9, ip}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #8 │ │ │ │ - orrsvs pc, r1, r5, asr #12 │ │ │ │ + bicspl pc, sp, r5, asr #12 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - blx 0x165a172 │ │ │ │ + blx 0x185a0b6 │ │ │ │ svclt 0x00f2f7fe │ │ │ │ strcs sl, [r1], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xf880f7fa │ │ │ │ + @ instruction: 0xf882f7fa │ │ │ │ stmib sp, {r2, r8, fp, ip, pc}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #8 │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ - tstpcs r1, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 101), r6 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - blx 0x11da196 │ │ │ │ + blx 0x13da0da │ │ │ │ svclt 0x00e0f7fe │ │ │ │ vmla.i q8, , d3[4] │ │ │ │ @ instruction: 0xf0031580 │ │ │ │ stmdbge r4, {r1, r8, r9} │ │ │ │ @ instruction: 0x432b4630 │ │ │ │ andcs r9, r1, #1342177280 @ 0x50000000 │ │ │ │ stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ @@ -143281,155 +143234,155 @@ │ │ │ │ stccs 4, cr0, [r2], {15} │ │ │ │ strcs fp, [r0], #-3988 @ 0xfffff06c │ │ │ │ @ instruction: 0xf7ff2401 │ │ │ │ @ instruction: 0xf5b3b80f │ │ │ │ @ instruction: 0xf47e2f20 │ │ │ │ stmdage r4, {r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ - @ instruction: 0xf7fef8ab │ │ │ │ + @ instruction: 0xf7fef8b3 │ │ │ │ stmib sp, {r0, r1, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ adceq r7, r2, r4, lsl #4 │ │ │ │ strbne pc, [r1, #-965] @ 0xfffffc3b @ │ │ │ │ andeq pc, r4, #2 │ │ │ │ @ instruction: 0x432aa904 │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ mcr2 7, 3, pc, cr12, cr14, {7} @ │ │ │ │ svclt 0x00a8f7fe │ │ │ │ svccs 0x0020f5b7 │ │ │ │ svcge 0x00a3f47e │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xf8b2f7fa │ │ │ │ + @ instruction: 0xf8b8f7fa │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff60f7fc │ │ │ │ + @ instruction: 0xff68f7fc │ │ │ │ svclt 0x009af7fe │ │ │ │ @ instruction: 0xf100034f │ │ │ │ stmdage r4, {r0, r1, r2, r4, r7, r8, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - mvneq pc, #13303808 @ 0xcb0000 │ │ │ │ + mvneq pc, #13697024 @ 0xd10000 │ │ │ │ svcge 0x008ff53e │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrrc2 7, 15, pc, r2, cr11 @ │ │ │ │ + mrrc2 7, 15, pc, sl, cr11 @ │ │ │ │ svclt 0x008af7fe │ │ │ │ @ instruction: 0xf100034f │ │ │ │ stmdage r4, {r4, r7, r8, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf832f7fa │ │ │ │ + @ instruction: 0xf834f7fa │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ andsmi r0, sp, r1, lsl #6 │ │ │ │ strvc lr, [r4], #-2525 @ 0xfffff623 │ │ │ │ svccc 0x0080f5b5 │ │ │ │ adchi pc, sp, #0 │ │ │ │ @ instruction: 0xf000429d │ │ │ │ stccs 2, cr8, [r0, #464] @ 0x1d0 │ │ │ │ svcge 0x0071f47e │ │ │ │ - blvs 0xfe737750 │ │ │ │ + blvs 0xfe737694 │ │ │ │ svcvs 0x0070f412 │ │ │ │ movthi pc, #45056 @ 0xb000 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9d054 │ │ │ │ + blcc 0x9cf98 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf8d6af62 │ │ │ │ - blcs 0xa8544 │ │ │ │ + blcs 0xa8488 │ │ │ │ svcge 0x005df47e │ │ │ │ ldrdhi pc, [ip], r6 @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ svcge 0x0057f47e │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmge sl!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ ldrvc pc, [r0], r6, asr #12 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - blx 0xdd84e6 │ │ │ │ + blx 0xd5842a │ │ │ │ @ instruction: 0x46054639 │ │ │ │ ldmdavs r7!, {r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf982f7d3 │ │ │ │ + @ instruction: 0xf9aef7d3 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08c4639 │ │ │ │ - strtmi pc, [r9], -r3, ror #23 │ │ │ │ + strtmi pc, [r9], -r1, ror #23 │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ @ instruction: 0xf08a72ff │ │ │ │ - @ instruction: 0x4621fdb5 │ │ │ │ + @ instruction: 0x4621fdb3 │ │ │ │ @ instruction: 0x46406834 │ │ │ │ - @ instruction: 0xf972f7d3 │ │ │ │ + @ instruction: 0xf99ef7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf08c4628 │ │ │ │ - @ instruction: 0xf7fffc87 │ │ │ │ + @ instruction: 0xf7fffc85 │ │ │ │ stmdage r4, {r0, r1, r2, r4, r7, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf100034f │ │ │ │ strls r8, [r7], #-317 @ 0xfffffec3 │ │ │ │ - @ instruction: 0xf860f7fa │ │ │ │ + @ instruction: 0xf866f7fa │ │ │ │ orrcc pc, r0, r5, lsl r4 @ │ │ │ │ svcge 0x0023f47e │ │ │ │ ldcvs 13, cr6, [fp], {51} @ 0x33 │ │ │ │ svceq 0x00f0f013 │ │ │ │ svcge 0x001df43e │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0x8704e9dd │ │ │ │ @ instruction: 0xf3c39d06 │ │ │ │ ldreq r2, [r8, #576] @ 0x240 │ │ │ │ addshi pc, lr, #64, 2 │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmdage r6!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldrvc pc, [r0], #1606 @ 0x646 │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ - blx 0xffcd856c │ │ │ │ + blx 0xffc584b0 │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ stmdavs r5!, {sp} │ │ │ │ - @ instruction: 0xf93ef7d3 │ │ │ │ + @ instruction: 0xf96af7d3 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08c4629 │ │ │ │ - @ instruction: 0xf086fbe7 │ │ │ │ - @ instruction: 0xf640fb4b │ │ │ │ + @ instruction: 0xf086fbe5 │ │ │ │ + @ instruction: 0xf640fb49 │ │ │ │ stmdavs r1!, {r3, r5, r6, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf08a4605 │ │ │ │ - blmi 0xff0db518 │ │ │ │ + blmi 0xff0db454 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [sp], #-2259 @ 0xfffff72d │ │ │ │ @ instruction: 0x461a4433 │ │ │ │ @ instruction: 0xf1b89500 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf64a83ca │ │ │ │ vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xf9f4f087 │ │ │ │ + @ instruction: 0xf9f2f087 │ │ │ │ ldrtmi r6, [r9], -r4, lsr #16 │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - @ instruction: 0x4621f917 │ │ │ │ + strtmi pc, [r1], -r3, asr #18 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2 0, cr15, [ip], #-560 @ 0xfffffdd0 │ │ │ │ + stc2 0, cr15, [sl], #-560 @ 0xfffffdd0 │ │ │ │ ldmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movteq sl, #47108 @ 0xb804 │ │ │ │ rschi pc, ip, r0, lsl #2 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff7cf7f9 │ │ │ │ + @ instruction: 0xff7ef7f9 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ andmi r0, sp, r1, lsl #2 │ │ │ │ - bls 0x202fe8 │ │ │ │ + bls 0x202f2c │ │ │ │ svccc 0x0080f5b5 │ │ │ │ cmpphi r6, #0 @ p-variant is OBSOLETE │ │ │ │ eorhi pc, sp, #0, 4 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldcvs 2, cr8, [r1, #-676]! @ 0xfffffd5c │ │ │ │ @ instruction: 0xf0116c09 │ │ │ │ @ instruction: 0xf43e0ff0 │ │ │ │ stmibmi r2!, {r1, r2, r4, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ stmdbls fp, {r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4048 │ │ │ │ @ instruction: 0xf0400100 │ │ │ │ vhadd.s8 q12, q11, │ │ │ │ - vmla.f d17, d0, d1[6] │ │ │ │ + vsra.s64 d16, d21, #64 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #2 │ │ │ │ pop {r0, r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb43f0 │ │ │ │ - @ instruction: 0xf5b3ba57 │ │ │ │ + @ instruction: 0xf5b3ba5f │ │ │ │ @ instruction: 0xf47e2f20 │ │ │ │ strls sl, [r7], #-3744 @ 0xfffff160 │ │ │ │ @ instruction: 0xf3c10bcc │ │ │ │ stceq 3, cr1, [sl], #-768 @ 0xfffffd00 │ │ │ │ streq pc, [r2], #-4 │ │ │ │ andeq pc, r4, #2 │ │ │ │ stceq 3, cr4, [fp], {28} │ │ │ │ @@ -143437,15 +143390,15 @@ │ │ │ │ @ instruction: 0xf0039206 │ │ │ │ vorr.i32 d16, #53248 @ 0x0000d000 │ │ │ │ @ instruction: 0xf0063203 │ │ │ │ tstmi r3, #31457280 @ 0x1e00000 │ │ │ │ @ instruction: 0xf3c5a904 │ │ │ │ teqmi r2, #64, 4 │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ - ldc2 7, cr15, [r6, #-1008] @ 0xfffffc10 │ │ │ │ + ldc2 7, cr15, [lr, #-1008] @ 0xfffffc10 │ │ │ │ mcrlt 7, 4, pc, cr2, cr14, {7} @ │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ @ instruction: 0x07e180fa │ │ │ │ mrcge 5, 3, APSR_nzcv, cr11, cr14, {1} │ │ │ │ ldmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ streq pc, [r2, -r3, asr #3] │ │ │ │ svclt 0x007df7fe │ │ │ │ @@ -143462,499 +143415,498 @@ │ │ │ │ rsbeq r0, ip, r0, lsl r3 │ │ │ │ vsubl.u8 , d5, d4 │ │ │ │ @ instruction: 0xf0043203 │ │ │ │ tstmi r3, #503316480 @ 0x1e000000 │ │ │ │ @ instruction: 0xf3c5a904 │ │ │ │ @ instruction: 0x43221240 │ │ │ │ andcc lr, r5, #3358720 @ 0x334000 │ │ │ │ - blx 0xfe8da4ac │ │ │ │ + blx 0xfeada3f0 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr0, cr14, {7} │ │ │ │ - blx 0xe586e0 │ │ │ │ + blx 0xdd8624 │ │ │ │ @ instruction: 0x4605463a │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - mrc2 7, 6, pc, cr14, cr15, {5} │ │ │ │ + @ instruction: 0xff14f7bf │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x17da4c2 │ │ │ │ + blx 0x18da406 │ │ │ │ svclt 0x00aaf7fe │ │ │ │ @ instruction: 0xf100034f │ │ │ │ stmdage r4, {r0, r1, r3, r4, r6, r8, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff16f7f9 │ │ │ │ + @ instruction: 0xff1af7f9 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ - blls 0x19c8fc │ │ │ │ - bls 0x1ec530 │ │ │ │ + blls 0x19c840 │ │ │ │ + bls 0x1ec474 │ │ │ │ svccc 0x0080f5b5 │ │ │ │ rsbhi pc, r2, #0 │ │ │ │ addshi pc, r4, #0, 4 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldcvs 2, cr8, [r1, #-448]! @ 0xfffffe40 │ │ │ │ @ instruction: 0xf4116c09 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdbmi r9, {r2, r5, r9, sl, fp, sp, pc}^ │ │ │ │ stmdbls fp, {r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4048 │ │ │ │ teqle r7, r0, lsl #2 │ │ │ │ - teqpcs r5, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrne pc, r1, r6, asr #4 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ andlt r4, sp, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - stclt 7, cr15, [r6, #1004] @ 0x3ec │ │ │ │ - @ instruction: 0xf9faf086 │ │ │ │ + stclt 7, cr15, [lr, #1004] @ 0x3ec │ │ │ │ + @ instruction: 0xf9f8f086 │ │ │ │ @ instruction: 0x4604463a │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - mcr2 7, 5, pc, cr2, cr15, {5} @ │ │ │ │ + mrc2 7, 6, pc, cr8, cr15, {5} │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - stc2 0, cr15, [r0], {138} @ 0x8a │ │ │ │ + ldc2l 0, cr15, [lr], #-552 @ 0xfffffdd8 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0x75a546 │ │ │ │ + blx 0x85a48a │ │ │ │ svclt 0x0068f7fe │ │ │ │ @ instruction: 0xf7f9a804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - @ instruction: 0xf7fef807 │ │ │ │ + @ instruction: 0xf7fef80f │ │ │ │ stmdage r4, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xff64f7f9 │ │ │ │ + @ instruction: 0xff6af7f9 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xff25a572 │ │ │ │ + blx 0xff45a4b6 │ │ │ │ stcllt 7, cr15, [lr, #1016]! @ 0x3f8 │ │ │ │ - mrc2 7, 6, pc, cr14, cr9, {7} │ │ │ │ + mcr2 7, 7, pc, cr2, cr9, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 0, pc, cr0, cr11, {7} @ │ │ │ │ + mcr2 7, 0, pc, cr8, cr11, {7} @ │ │ │ │ stcllt 7, cr15, [r6, #1016]! @ 0x3f8 │ │ │ │ - blx 0x1f58dc6 │ │ │ │ - @ instruction: 0xff52f7f9 │ │ │ │ + blx 0x1ed8d0a │ │ │ │ + @ instruction: 0xff58f7f9 │ │ │ │ ldcvs 13, cr6, [fp], {51} @ 0x33 │ │ │ │ svceq 0x00f0f013 │ │ │ │ ldclge 4, cr15, [fp, #248] @ 0xf8 │ │ │ │ ldmib sp, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8dd8405 │ │ │ │ - blcs 0xc0628 │ │ │ │ + blcs 0xc056c │ │ │ │ orrhi pc, sp, r0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - stclge 4, cr15, [pc, #504] @ 0x9c7bc │ │ │ │ + stclge 4, cr15, [pc, #504] @ 0x9c700 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0032f43e │ │ │ │ - @ instruction: 0xf9b0f086 │ │ │ │ + @ instruction: 0xf9aef086 │ │ │ │ @ instruction: 0xf0864606 │ │ │ │ - strtmi pc, [r1], -sp, lsr #19 │ │ │ │ + strtmi pc, [r1], -fp, lsr #19 │ │ │ │ ldrvc pc, [r0], #1606 @ 0x646 │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ ldrdls pc, [r0], -r4 │ │ │ │ - @ instruction: 0xfff6f7d2 │ │ │ │ + @ instruction: 0xf822f7d3 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08c4649 │ │ │ │ - @ instruction: 0x4639fa9f │ │ │ │ + @ instruction: 0x4639fa9d │ │ │ │ @ instruction: 0xf08a4628 │ │ │ │ - blmi 0x8db168 │ │ │ │ + blmi 0x8db0a4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2080 @ 0xfffff7e0 │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r5], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf1b84410 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ vhsub.s8 d24, d27, d14 │ │ │ │ vbic.i32 d18, #12 @ 0x0000000c │ │ │ │ stmib sp, {r2, r4, r7, r8}^ │ │ │ │ andcs r5, r0, #0 │ │ │ │ @ instruction: 0xf0876808 │ │ │ │ - @ instruction: 0xf7fef8d9 │ │ │ │ + @ instruction: 0xf7fef8d7 │ │ │ │ @ instruction: 0xf5b3beff │ │ │ │ @ instruction: 0xf47e2fa0 │ │ │ │ @ instruction: 0x060bad92 │ │ │ │ teqphi r4, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fefe8d │ │ │ │ + @ instruction: 0xf7fefe95 │ │ │ │ @ instruction: 0xf04fbd85 │ │ │ │ str r0, [r7, -r8, lsl #18] │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - strteq pc, [fp], -sp, lsr #28 │ │ │ │ + strteq pc, [fp], -pc, lsr #28 │ │ │ │ ldclge 5, cr15, [r9, #-248]! @ 0xffffff08 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xffc0f7fa │ │ │ │ + @ instruction: 0xffc8f7fa │ │ │ │ ldcllt 7, cr15, [r4, #-1016]! @ 0xfffffc08 │ │ │ │ - ldrdeq r3, [r7], r8 │ │ │ │ + umulleq r3, r7, r4, ip │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r3, r7, lr, asr #18 │ │ │ │ + addeq r3, r7, sl, lsl #20 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - @ instruction: 0x0629fe19 │ │ │ │ + @ instruction: 0x0629fe1b │ │ │ │ mvnhi pc, r0, lsl #2 │ │ │ │ - blvs 0xfe737b68 │ │ │ │ + blvs 0xfe737aac │ │ │ │ svcvs 0x0070f412 │ │ │ │ bicshi pc, ip, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9d46c │ │ │ │ + blcc 0x9d3b0 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf8d6ad56 │ │ │ │ ldmib sp, {r3, r6, r7, ip, sp}^ │ │ │ │ vabal.u8 q10, d3, d4 │ │ │ │ ldreq r2, [sl, #320] @ 0x140 │ │ │ │ eorhi pc, sp, #64, 2 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - ldc2l 7, cr15, [sl], #1000 @ 0x3e8 │ │ │ │ + stc2 7, cr15, [r2, #-1000] @ 0xfffffc18 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf646aeaf │ │ │ │ vqshl.s64 d23, d0, #0 │ │ │ │ @ instruction: 0xf0862795 │ │ │ │ - strtmi pc, [r1], -r9, lsr #18 │ │ │ │ + strtmi pc, [r1], -r7, lsr #18 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ @ instruction: 0xf7d2683c │ │ │ │ - @ instruction: 0x4602ff77 │ │ │ │ + strmi pc, [r2], -r3, lsr #31 │ │ │ │ @ instruction: 0x46214630 │ │ │ │ - @ instruction: 0xf9d8f08c │ │ │ │ - @ instruction: 0xf984f086 │ │ │ │ + @ instruction: 0xf9d6f08c │ │ │ │ + @ instruction: 0xf982f086 │ │ │ │ @ instruction: 0xf6406839 │ │ │ │ strmi r7, [r4], -ip, lsl #5 │ │ │ │ - blx 0xfe8d8930 │ │ │ │ + blx 0xfe858874 │ │ │ │ vnmla.f64 d4, d29, d7 │ │ │ │ @ instruction: 0xf6472f70 │ │ │ │ vaddw.s8 q9, q8, d12 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r0], #-1052 @ 0xfffffbe4 │ │ │ │ stmdavs r8, {r0, r1, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf087461a │ │ │ │ - ldmdavs ip!, {r0, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs ip!, {r0, r1, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r9], -r0 │ │ │ │ stmdage r4, {r0, r1, r3, r4, r5, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f99407 │ │ │ │ - stmdbge r4, {r0, r1, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7feffc9 │ │ │ │ + @ instruction: 0xf7feffd1 │ │ │ │ stmdage r4, {r0, r1, r2, r3, r8, sl, fp, ip, sp, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [sl, #996]! @ 0x3e4 │ │ │ │ + ldc2 7, cr15, [ip, #996]! @ 0x3e4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf100062a │ │ │ │ @ instruction: 0xf7fa80ed │ │ │ │ - @ instruction: 0xf7fefda5 │ │ │ │ + @ instruction: 0xf7fefdad │ │ │ │ stmdbge r4, {r0, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ - @ instruction: 0xf7fefd69 │ │ │ │ + @ instruction: 0xf7fefd71 │ │ │ │ @ instruction: 0xf04fbcfb │ │ │ │ @ instruction: 0xf7fe0908 │ │ │ │ @ instruction: 0xf7febdfe │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 2, APSR_nzcv, cr10, cr14, {1} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - blge 0xfef9a584 │ │ │ │ + blge 0xfef9a4c8 │ │ │ │ svceq 0x0018f017 │ │ │ │ - blge 0xfee1988c │ │ │ │ + blge 0xfee197d0 │ │ │ │ ldrdcc pc, [ip], r6 @ │ │ │ │ stmdaeq r1, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ - bllt 0xfed1a798 │ │ │ │ + bllt 0xfed1a6dc │ │ │ │ vmull.u8 q8, d17, d11 │ │ │ │ @ instruction: 0xf0033403 │ │ │ │ vorr.i32 d16, #53248 @ 0x0000d000 │ │ │ │ @ instruction: 0x43234200 │ │ │ │ stmdaeq fp!, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ stmdbge r4, {r2, r9, ip, pc} │ │ │ │ sbcne pc, r0, #335544323 @ 0x14000003 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - streq pc, [pc, #-5] @ 0x9c7bb │ │ │ │ + streq pc, [pc, #-5] @ 0x9c6ff │ │ │ │ andls r4, r5, #-1409286144 @ 0xac000000 │ │ │ │ @ instruction: 0xf7fb9307 │ │ │ │ - @ instruction: 0xf7feff6d │ │ │ │ + @ instruction: 0xf7feff75 │ │ │ │ ldcvs 12, cr11, [r3, #-812]! @ 0xfffffcd4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 5, r8, fp, cr0 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0xa53ec │ │ │ │ + blcs 0xa5330 │ │ │ │ ldcge 4, cr15, [fp], #248 @ 0xf8 │ │ │ │ ldrdcc pc, [r8], r6 @ │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf8d6acb6 │ │ │ │ @ instruction: 0xf1b880ac │ │ │ │ @ instruction: 0xf47e0f00 │ │ │ │ @ instruction: 0x4630acb0 │ │ │ │ - @ instruction: 0xffecf7fd │ │ │ │ + @ instruction: 0xfff4f7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf646ae13 │ │ │ │ @ instruction: 0xf2c07690 │ │ │ │ @ instruction: 0xf0862695 │ │ │ │ - ldrtmi pc, [r9], -sp, lsl #17 @ │ │ │ │ + ldrtmi pc, [r9], -fp, lsl #17 @ │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7d26837 │ │ │ │ - @ instruction: 0x4602fedb │ │ │ │ + strmi pc, [r2], -r7, lsl #30 │ │ │ │ ldrtmi r4, [r9], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf93cf08c │ │ │ │ + @ instruction: 0xf93af08c │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - ldc2 0, cr15, [r0], {138} @ 0x8a │ │ │ │ + stc2 0, cr15, [lr], {138} @ 0x8a │ │ │ │ addmi lr, sp, #364904448 @ 0x15c00000 │ │ │ │ stcge 4, cr15, [pc], {126} @ 0x7e │ │ │ │ stcvs 13, cr6, [r9], {49} @ 0x31 │ │ │ │ svceq 0x00f0f011 │ │ │ │ stcge 4, cr15, [r9], {62} @ 0x3e │ │ │ │ stmdavs r8, {r1, r2, r4, r5, r6, r8, fp, lr} │ │ │ │ submi r9, r8, fp, lsl #18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ mrcge 4, 4, APSR_nzcv, cr12, cr15, {3} │ │ │ │ - orrsmi pc, sp, r6, asr #12 │ │ │ │ + mvnscc pc, r6, asr #12 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ @ instruction: 0xf04fe5d1 │ │ │ │ @ instruction: 0x46204170 │ │ │ │ - blx 0x105a77c │ │ │ │ + blx 0x1dda6c0 │ │ │ │ ldcllt 7, cr15, [lr, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0x46304611 │ │ │ │ - ldc2l 7, cr15, [sl], #-996 @ 0xfffffc1c │ │ │ │ + ldc2l 7, cr15, [lr], #-996 @ 0xfffffc1c │ │ │ │ @ instruction: 0x4630e55f │ │ │ │ - @ instruction: 0xffacf7fd │ │ │ │ + @ instruction: 0xffb4f7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf1b9add3 │ │ │ │ @ instruction: 0xf77f0f00 │ │ │ │ @ instruction: 0xf017ac1d │ │ │ │ @ instruction: 0xf43f0f0c │ │ │ │ @ instruction: 0xf8d6ac17 │ │ │ │ - b 0x147cb54 │ │ │ │ + b 0x147ca98 │ │ │ │ @ instruction: 0xf1080868 │ │ │ │ ldr r0, [r1], #-2049 @ 0xfffff7ff │ │ │ │ vmla.i q8, , d3[6] │ │ │ │ @ instruction: 0xf0031240 │ │ │ │ stmdbge r4, {r1, r2, r3, r4, r8, r9} │ │ │ │ stceq 3, cr4, [fp], #104 @ 0x68 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ strcc pc, [r3, #-965] @ 0xfffffc3b │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ stmib sp, {r1, r2, sl, lr}^ │ │ │ │ @ instruction: 0xf7fa2304 │ │ │ │ - @ instruction: 0xf7fefdb3 │ │ │ │ + @ instruction: 0xf7fefdbb │ │ │ │ ldrtmi fp, [r0], -r7, asr #24 │ │ │ │ - @ instruction: 0xff82f7fd │ │ │ │ + @ instruction: 0xff8af7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf086ada9 │ │ │ │ - strmi pc, [r6], -r7, lsr #16 │ │ │ │ - @ instruction: 0xf824f086 │ │ │ │ + strmi pc, [r6], -r5, lsr #16 │ │ │ │ + @ instruction: 0xf822f086 │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ @ instruction: 0xf2c07490 │ │ │ │ @ instruction: 0x46052495 │ │ │ │ stmdavs r3!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d29303 │ │ │ │ - stmdbls r3, {r0, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf916f08c │ │ │ │ + @ instruction: 0xf914f08c │ │ │ │ stmdavs r7!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d24649 │ │ │ │ - strmi pc, [r2], -r3, ror #28 │ │ │ │ + strmi pc, [r2], -pc, lsl #29 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xf90cf08c │ │ │ │ + @ instruction: 0xf90af08c │ │ │ │ @ instruction: 0xf893e66f │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11d568 │ │ │ │ + blcs 0x11d4ac │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ ldrt r2, [r1], #769 @ 0x301 │ │ │ │ - @ instruction: 0xf954f7fb │ │ │ │ + @ instruction: 0xf95cf7fb │ │ │ │ ldclt 7, cr15, [r4], {254} @ 0xfe │ │ │ │ stcvs 13, cr6, [r8], {49} @ 0x31 │ │ │ │ svceq 0x00f0f010 │ │ │ │ - blvs 0xfe2d0d6c │ │ │ │ + blvs 0xfe2d0cb0 │ │ │ │ svcvs 0x0070f410 │ │ │ │ stcge 4, cr15, [r9], {62} @ 0x3e │ │ │ │ @ instruction: 0xf4116c49 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdbmi r4!, {r2, sl, fp, sp, pc} │ │ │ │ stmdbls fp, {r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4048 │ │ │ │ @ instruction: 0xf47f0100 │ │ │ │ @ instruction: 0xf646ae17 │ │ │ │ - vbic.i32 , #13 @ 0x0000000d │ │ │ │ + vsra.s64 d18, d29, #64 │ │ │ │ strb r0, [ip, #-274] @ 0xfffffeee │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x062c4630 │ │ │ │ rschi pc, r5, r0, lsl #2 │ │ │ │ - ldc2 7, cr15, [r6, #-1004] @ 0xfffffc14 │ │ │ │ - bllt 0xffb5a988 │ │ │ │ + ldc2 7, cr15, [lr, #-1004] @ 0xfffffc14 │ │ │ │ + bllt 0xffb5a8cc │ │ │ │ vmull.u8 q8, d21, d27 │ │ │ │ strls r1, [r7], #-704 @ 0xfffffd40 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andls r0, r4, #108 @ 0x6c │ │ │ │ andcc pc, r3, #335544323 @ 0x14000003 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ stmdbge r4, {r0, r1, r4, r8, r9, lr} │ │ │ │ subne pc, r0, #335544323 @ 0x14000003 │ │ │ │ stmib sp, {r1, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fb3205 │ │ │ │ - @ instruction: 0xf7feff07 │ │ │ │ + @ instruction: 0xf7feff0f │ │ │ │ @ instruction: 0x4630bbd3 │ │ │ │ - blx 0xff6da9aa │ │ │ │ + blx 0xff7da8ee │ │ │ │ ldmiblt r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stcvs 13, cr6, [r9], {49} @ 0x31 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - blge 0xff299acc │ │ │ │ + blge 0xff299a10 │ │ │ │ stmdavs r8, {r0, r2, r4, r8, fp, lr} │ │ │ │ submi r9, r8, fp, lsl #18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldclge 4, cr15, [sl, #508] @ 0x1fc │ │ │ │ - msrcs R9_fiq, r6 │ │ │ │ + cmnpne r5, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ ldcvs 5, cr14, [r1, #-640]! @ 0xfffffd80 │ │ │ │ @ instruction: 0xf4106c08 │ │ │ │ tstle r9, r0, ror pc │ │ │ │ @ instruction: 0xf4106b88 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ mcrrvs 11, 11, sl, r9, cr0 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - blge 0xfeb99b04 │ │ │ │ + blge 0xfeb99a48 │ │ │ │ stmdavs r8, {r0, r1, r2, r8, fp, lr} │ │ │ │ submi r9, r8, fp, lsl #18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldcge 4, cr15, [lr, #508]! @ 0x1fc │ │ │ │ - orrsmi pc, sp, r8, asr #12 │ │ │ │ + bicscc pc, sp, r8, asr #12 │ │ │ │ tstpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0000e584 │ │ │ │ - addeq r3, r7, r2, asr #16 │ │ │ │ + strdeq r3, [r7], lr │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @ instruction: 0xf47e428d │ │ │ │ vldmdbvs r1!, {d10-d20} │ │ │ │ @ instruction: 0xf4116c09 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ stmdbmi sl, {r4, r7, r8, r9, fp, sp, pc}^ │ │ │ │ stmdbls fp, {r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4048 │ │ │ │ @ instruction: 0xf47f0100 │ │ │ │ @ instruction: 0xf646ada3 │ │ │ │ - vaddw.s8 , q0, d5 │ │ │ │ + vorr.i32 q10, #9 @ 0x00000009 │ │ │ │ strb r0, [r9, #-265]! @ 0xfffffef7 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ stmdbge r4, {r5, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fef9d7 │ │ │ │ + @ instruction: 0xf7fef9df │ │ │ │ @ instruction: 0xf893bb75 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11d6c0 │ │ │ │ + blcs 0x11d604 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ strt r2, [ip], r1, lsl #6 │ │ │ │ stcvs 13, cr6, [r9], {49} @ 0x31 │ │ │ │ svceq 0x00f0f011 │ │ │ │ - blge 0x1a19b90 │ │ │ │ + blge 0x1a19ad4 │ │ │ │ stmdavs r8, {r2, r4, r5, r8, fp, lr} │ │ │ │ submi r9, r8, fp, lsl #18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldclge 4, cr15, [r8, #-508]! @ 0xfffffe04 │ │ │ │ - msrne (UNDEF: 97), r6 │ │ │ │ + @ instruction: 0x01adf246 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ stmdage r4, {r0, r2, r3, r5, r7, sl, sp, lr, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [sl], {249} @ 0xf9 │ │ │ │ + ldc2 7, cr15, [lr], {249} @ 0xf9 │ │ │ │ @ instruction: 0xf57e0628 │ │ │ │ stmdbge r4, {r4, r6, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fefa51 │ │ │ │ - beq 0xff38b7fc │ │ │ │ + @ instruction: 0xf7fefa59 │ │ │ │ + beq 0xff38b740 │ │ │ │ strpl pc, [r0], #961 @ 0x3c1 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, #335544323 @ 0x14000003 │ │ │ │ movwls r4, #25379 @ 0x6323 │ │ │ │ andls r0, r4, #7012352 @ 0x6b0000 │ │ │ │ @ instruction: 0xf3c5a904 │ │ │ │ @ instruction: 0xf00312c0 │ │ │ │ @ instruction: 0xf0050310 │ │ │ │ @ instruction: 0x432b050f │ │ │ │ movwls r9, #29189 @ 0x7205 │ │ │ │ - blx 0xff55aaea │ │ │ │ - bllt 0xd5aaf8 │ │ │ │ + blx 0xff75aa2e │ │ │ │ + bllt 0xd5aa3c │ │ │ │ svccs 0x00a0f5b3 │ │ │ │ - blge 0xc19d00 │ │ │ │ + blge 0xc19c44 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ streq r4, [sl], -r6, lsl #8 │ │ │ │ @ instruction: 0xf7f9d423 │ │ │ │ - stmdbge r4, {r0, r1, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fefcbf │ │ │ │ + @ instruction: 0xf7fefcc7 │ │ │ │ ldrtmi fp, [r0], -r1, lsr #22 │ │ │ │ - blx 0xa5ab0e │ │ │ │ + blx 0xb5aa52 │ │ │ │ @ instruction: 0xf64ae5d2 │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - cdp2 0, 2, cr15, cr10, cr6, {4} │ │ │ │ + cdp2 0, 2, cr15, cr8, cr6, {4} │ │ │ │ vqshl.s8 d30, d20, d11 │ │ │ │ vmla.f d19, d16, d0[2] │ │ │ │ mulls r1, r4, r1 │ │ │ │ stmdavs r8, {r1, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0869500 │ │ │ │ - @ instruction: 0xf7fefe4b │ │ │ │ + @ instruction: 0xf7fefe49 │ │ │ │ @ instruction: 0xf7fbbc71 │ │ │ │ - @ instruction: 0xf7feff4f │ │ │ │ + @ instruction: 0xf7feff57 │ │ │ │ @ instruction: 0xf7f9bb05 │ │ │ │ - stmdbge r4, {r0, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fefcd9 │ │ │ │ + @ instruction: 0xf7fefce1 │ │ │ │ svclt 0x0000bafd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ vmlal.u , d17, d2[2] │ │ │ │ stmdbcs r2, {r0, r8, sp} │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ ldmdbcs r0, {r0, r4, r9, sl, lr} │ │ │ │ andscc sp, r0, r1, lsl r1 │ │ │ │ stmdble r7, {r4, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f2a18 │ │ │ │ svclt 0x00380100 │ │ │ │ - bcc 0x4a5404 │ │ │ │ + bcc 0x4a5344 │ │ │ │ stclt 2, cr15, [r6], #244 @ 0xf4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - orrseq pc, r8, #76546048 @ 0x4900000 │ │ │ │ + mvnvc pc, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - biccc pc, r0, r4, asr #12 │ │ │ │ + tstpcc r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsccc pc, r0, r4, asr #12 │ │ │ │ + eorscc pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf1d5222c │ │ │ │ svclt 0x0000f879 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x146fcb4 │ │ │ │ + b 0x146fbf4 │ │ │ │ addlt r0, r6, r7, asr #15 │ │ │ │ - b 0x148c874 │ │ │ │ + b 0x148c7b4 │ │ │ │ stmdavs r4!, {r3, r6, r7, fp} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ svclt 0x00080400 │ │ │ │ @ instruction: 0x460446b9 │ │ │ │ ldrtmi fp, [r8], ip, lsl #30 │ │ │ │ strmi r4, [sl], r1, asr #13 │ │ │ │ strcs r4, [r0, #-1558] @ 0xfffff9ea │ │ │ │ @ instruction: 0x463346d4 │ │ │ │ - beq 0x4d9060 │ │ │ │ + beq 0x4d8fa0 │ │ │ │ ldmdavs sl, {r4, r9, sl, ip, sp} │ │ │ │ ldrdne pc, [r0], -ip │ │ │ │ andls r4, r0, #74 @ 0x4a │ │ │ │ @ instruction: 0xf8dc685a │ │ │ │ subsmi r0, r0, r4 │ │ │ │ - bmi 0x740c54 │ │ │ │ + bmi 0x740b94 │ │ │ │ ldrdne pc, [r8], -ip │ │ │ │ ldrd pc, [r8], -r3 │ │ │ │ ldrdeq pc, [ip], -ip │ │ │ │ ldrsbmi r6, [r8], #-139 @ 0xffffff75 │ │ │ │ movweq lr, #60033 @ 0xea81 │ │ │ │ strbtmi r9, [r9], -r3 │ │ │ │ ldrcc r1, [r0, #-2400] @ 0xfffff6a0 │ │ │ │ @@ -143973,42 +143925,42 @@ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xffeef209 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r9, r3, r8, lsr #17 │ │ │ │ + ldrshteq r9, [r3], -r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x146fd8c │ │ │ │ + b 0x146fccc │ │ │ │ addlt r0, r6, r7, asr #15 │ │ │ │ - b 0x148c94c │ │ │ │ + b 0x148c88c │ │ │ │ stmdavs r4!, {r3, r6, r7, fp} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ svclt 0x00080400 │ │ │ │ @ instruction: 0x460446b9 │ │ │ │ ldrtmi fp, [r8], ip, lsl #30 │ │ │ │ strmi r4, [sl], r1, asr #13 │ │ │ │ strcs r4, [r0, #-1558] @ 0xfffff9ea │ │ │ │ @ instruction: 0x463346d4 │ │ │ │ - beq 0x4d9138 │ │ │ │ + beq 0x4d9078 │ │ │ │ ldmdavs sl, {r4, r9, sl, ip, sp} │ │ │ │ ldrdne pc, [r0], -ip │ │ │ │ andls r4, r0, #74 @ 0x4a │ │ │ │ @ instruction: 0xf8dc685a │ │ │ │ subsmi r0, r0, r4 │ │ │ │ - bmi 0x740d2c │ │ │ │ + bmi 0x740c6c │ │ │ │ ldrdne pc, [r8], -ip │ │ │ │ ldrd pc, [r8], -r3 │ │ │ │ ldrdeq pc, [ip], -ip │ │ │ │ ldrsbmi r6, [r8], #-139 @ 0xffffff75 │ │ │ │ movweq lr, #60033 @ 0xea81 │ │ │ │ strbtmi r9, [r9], -r3 │ │ │ │ ldrcc r1, [r0, #-2400] @ 0xfffff6a0 │ │ │ │ @@ -144027,63 +143979,63 @@ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xff82f209 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r9, r3, r8, lsr #17 │ │ │ │ + ldrshteq r9, [r3], -r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x1255b0 │ │ │ │ + bcs 0x1254f0 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0x146e5cc │ │ │ │ + b 0x146e50c │ │ │ │ strmi r0, [r8], r7, asr #15 │ │ │ │ sbcseq fp, r6, r3, lsl pc │ │ │ │ @ instruction: 0x463e46b9 │ │ │ │ strcs r4, [r0], #-1713 @ 0xfffff94f │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ ldrcc r1, [r0], #-2344 @ 0xfffff6d8 │ │ │ │ ldc2 0, cr15, [r6], {193} @ 0xc1 │ │ │ │ - blle 0xffe6e308 │ │ │ │ + blle 0xffe6e248 │ │ │ │ adcsmi r1, r7, #168, 18 @ 0x2a0000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xd261e4 │ │ │ │ + bne 0xd26124 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, pc, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x125620 │ │ │ │ + bcs 0x125560 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0x146e63c │ │ │ │ + b 0x146e57c │ │ │ │ strmi r0, [r8], r7, asr #15 │ │ │ │ sbcseq fp, r6, r3, lsl pc │ │ │ │ @ instruction: 0x463e46b9 │ │ │ │ strcs r4, [r0], #-1713 @ 0xfffff94f │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ ldrcc r1, [r0], #-2344 @ 0xfffff6d8 │ │ │ │ @ instruction: 0xff1ef0c1 │ │ │ │ - blle 0xffe6e378 │ │ │ │ + blle 0xffe6e2b8 │ │ │ │ adcsmi r1, r7, #168, 18 @ 0x2a0000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xd26254 │ │ │ │ + bne 0xd26194 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, pc, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -144103,44 +144055,44 @@ │ │ │ │ ldcllt 0, cr6, [r0], #268 @ 0x10c │ │ │ │ svclt 0x0000e664 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, fp, ip, lsl #12 │ │ │ │ - blmi 0x92e728 │ │ │ │ + blmi 0x92e668 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ cdpeq 1, 2, cr15, cr0, cr13, {0} │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmib r2, {r0, r1, r2, r5, fp, sp, lr}^ │ │ │ │ stmib sp, {r1, r8, sl, lr}^ │ │ │ │ ldmib r2, {r1, r2, r8, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmdavs r5, {r2, r8, r9, sp}^ │ │ │ │ strvs lr, [r2], #-2512 @ 0xfffff630 │ │ │ │ @ instruction: 0xf85c6802 │ │ │ │ ldrmi r3, [r0], r4, lsl #22 │ │ │ │ - bl 0x16e6c8 │ │ │ │ - b 0xfe1b76c4 │ │ │ │ - b 0x11d718 │ │ │ │ - b 0x145d718 │ │ │ │ - b 0xfe11dddc │ │ │ │ + bl 0x16e608 │ │ │ │ + b 0xfe1b7604 │ │ │ │ + b 0x11d658 │ │ │ │ + b 0x145d658 │ │ │ │ + b 0xfe11dd1c │ │ │ │ strbmi r0, [r5], -r4, lsl #4 │ │ │ │ ldrtmi r4, [sl], #-1098 @ 0xfffffbb6 │ │ │ │ andle r4, r2, r7, lsr #12 │ │ │ │ @ instruction: 0x461e4634 │ │ │ │ stmib sp, {r0, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r1, r9, sl, ip, sp}^ │ │ │ │ ldmib sp, {fp, sp}^ │ │ │ │ stmib r0, {r1, r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ - blmi 0x225b34 │ │ │ │ - blls 0x2f6fa0 │ │ │ │ + blmi 0x225a74 │ │ │ │ + blls 0x2f6ee0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_svc │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xe61543f0 │ │ │ │ cdp2 2, 10, cr15, cr2, cr9, {0} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -144155,31 +144107,31 @@ │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf10d680f │ │ │ │ stmdavs r4, {r4, r9, sl, fp}^ │ │ │ │ @ instruction: 0x5602e9d0 │ │ │ │ stmdbhi r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrdgt pc, [r0], -r0 │ │ │ │ stmdaeq r0!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ - blls 0x1db10c │ │ │ │ + blls 0x1db04c │ │ │ │ andeq lr, r4, #548864 @ 0x86000 │ │ │ │ - b 0x146d144 │ │ │ │ + b 0x146d084 │ │ │ │ strbmi r0, [sl], #-436 @ 0xfffffe4c │ │ │ │ - bl 0x12e934 │ │ │ │ + bl 0x12e874 │ │ │ │ strbmi r6, [r6, #764] @ 0x2fc │ │ │ │ @ instruction: 0x0c07eb02 │ │ │ │ andle r4, r2, r7, lsr r6 │ │ │ │ strmi r4, [sp], -lr, lsr #12 │ │ │ │ stmib sp, {r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r1, r8, sl, ip}^ │ │ │ │ ldmib sp, {sl, lr, pc}^ │ │ │ │ stmib r0, {r1, r8, sl, lr}^ │ │ │ │ ldmib sp, {r1, r8, sl, lr}^ │ │ │ │ stmib r0, {r8, sl, lr}^ │ │ │ │ - bmi 0x26e3d0 │ │ │ │ - bls 0x2f7018 │ │ │ │ + bmi 0x26e310 │ │ │ │ + bls 0x2f6f58 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, R12_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vrshl.s8 q7, q3, │ │ │ │ svclt 0x0000fe53 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @@ -144197,79 +144149,79 @@ │ │ │ │ stmdavs r4, {r4, sl, fp}^ │ │ │ │ @ instruction: 0x5602e9d0 │ │ │ │ stmdbhi r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf10d6802 │ │ │ │ @ instruction: 0xf85c0820 │ │ │ │ ldrmi r1, [r6], r4, lsl #22 │ │ │ │ stmdbeq r5, {r2, r9, fp, sp, lr, pc} │ │ │ │ - bl 0xee74c │ │ │ │ - b 0x11b5808 │ │ │ │ - b 0x11d858 │ │ │ │ - b 0x111d860 │ │ │ │ - b 0x145d870 │ │ │ │ + bl 0xee68c │ │ │ │ + b 0x11b5748 │ │ │ │ + b 0x11d798 │ │ │ │ + b 0x111d7a0 │ │ │ │ + b 0x145d7b0 │ │ │ │ strmi r0, [sl], #-2484 @ 0xfffff64c │ │ │ │ ldrtmi r4, [sl], #-1652 @ 0xfffff98c │ │ │ │ andle r4, r2, r7, lsr r6 │ │ │ │ strbmi r4, [sp], -lr, lsr #12 │ │ │ │ stmib sp, {r0, r1, r2, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r1, r8, sl, ip, pc}^ │ │ │ │ ldmib sp, {r9, sl, fp, sp}^ │ │ │ │ stmib r0, {r1, r8, sl, lr}^ │ │ │ │ ldmib sp, {r1, r8, sl, lr}^ │ │ │ │ stmib r0, {r8, sl, lr}^ │ │ │ │ - bmi 0x26e478 │ │ │ │ - bls 0x2f70c0 │ │ │ │ + bmi 0x26e3b8 │ │ │ │ + bls 0x2f7000 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, R12_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vqrshl.s8 q7, q9, │ │ │ │ svclt 0x0000fdff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebf42a0 │ │ │ │ + bl 0xfebf41e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ - blmi 0x5260ac │ │ │ │ + blmi 0x525fec │ │ │ │ stmdavs ip, {r0, sl, ip, pc} │ │ │ │ - bmi 0x4ae8f8 │ │ │ │ + bmi 0x4ae838 │ │ │ │ ldrteq lr, [r4], #2639 @ 0xa4f │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldc 4, cr9, [sp] │ │ │ │ vstr d7, [r0] │ │ │ │ - vldr d7, [pc] @ 0x9d0cc │ │ │ │ + vldr d7, [pc] @ 0x9d00c │ │ │ │ vstr d7, [r0, #32] │ │ │ │ ldmdavs sl, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r3, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ vrshl.s8 q7, q3, │ │ │ │ svclt 0x0000fdd3 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4300 │ │ │ │ + bl 0xfebf4240 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd8 │ │ │ │ addlt r4, r7, r9, lsl fp │ │ │ │ ldmdavs fp, {r0, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdavs r2, {r8, r9} │ │ │ │ ldmib r4, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ subsmi r5, r3, r2, lsl #8 │ │ │ │ - b 0x147722c │ │ │ │ + b 0x147716c │ │ │ │ movwls r7, #1011 @ 0x3f3 │ │ │ │ stmvs r2, {r0, r2, r4, r6, lr} │ │ │ │ stmiavs r2, {r2, r4, r6, lr}^ │ │ │ │ ldrbvc lr, [r5, #2639]! @ 0xa4f │ │ │ │ subsmi r9, r3, r1, lsl #10 │ │ │ │ ldrbtvc lr, [r4], #2639 @ 0xa4f │ │ │ │ - b 0x1482148 │ │ │ │ + b 0x1482088 │ │ │ │ movwls r7, #13299 @ 0x33f3 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ movwcs lr, #2496 @ 0x9c0 │ │ │ │ ldmdavs sl, {r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ @@ -144289,28 +144241,28 @@ │ │ │ │ @ instruction: 0xf04f940b │ │ │ │ @ instruction: 0xf10d0400 │ │ │ │ ldmib r2, {r3, r4, r9, sl, fp}^ │ │ │ │ stmib sp, {r1, r8, sl, lr}^ │ │ │ │ ldmib r2, {r3, r8, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmdavs ip, {r1, r2, r8, r9, sp} │ │ │ │ - bleq 0xad95e4 │ │ │ │ + bleq 0xad9524 │ │ │ │ andvc lr, r1, #3424256 @ 0x344000 │ │ │ │ ldm r0, {r0, ip, pc} │ │ │ │ - b 0xfe121344 │ │ │ │ - b 0x145dddc │ │ │ │ + b 0xfe121284 │ │ │ │ + b 0x145dd1c │ │ │ │ strdmi r2, [r3], -r4 @ │ │ │ │ adcsne lr, r4, r0, lsl #21 │ │ │ │ - b 0xfe0ad318 │ │ │ │ + b 0xfe0ad258 │ │ │ │ ldrmi r6, [r8], #-116 @ 0xffffff8c │ │ │ │ - blcc 0x1db34c │ │ │ │ - b 0x146e238 │ │ │ │ + blcc 0x1db28c │ │ │ │ + b 0x146e178 │ │ │ │ strbmi r0, [r0], #-945 @ 0xfffffc4f │ │ │ │ - b 0x11eec20 │ │ │ │ - bl 0x9d9e8 │ │ │ │ + b 0x11eeb60 │ │ │ │ + bl 0x9d928 │ │ │ │ eorsmi r0, r2, ip, lsl #20 │ │ │ │ @ instruction: 0x0c01ea05 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ cmncc r1, #536576 @ 0x83000 │ │ │ │ @ instruction: 0x53b1ea83 │ │ │ │ ldrmi r4, [r3], #-1026 @ 0xfffffbfe │ │ │ │ ldrbmi r4, [lr, #1716] @ 0x6b4 │ │ │ │ @@ -144320,29 +144272,29 @@ │ │ │ │ @ instruction: 0xe7d44654 │ │ │ │ stmib sp, {r0, fp, ip, pc}^ │ │ │ │ stmib sp, {r2, r9, sl, ip, lr}^ │ │ │ │ ldmib sp, {r1, r8, ip, sp}^ │ │ │ │ stmib r0, {r2, r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib r0, {r1, r8, r9, sp}^ │ │ │ │ - blmi 0x265e2c │ │ │ │ - blls 0x377298 │ │ │ │ + blmi 0x265d6c │ │ │ │ + blls 0x3771d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_abt │ │ │ │ andlt r4, sp, r9, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ vqshl.s8 d14, d8, d25 │ │ │ │ svclt 0x0000fd25 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, pc, ip, lsl #12 │ │ │ │ - blmi 0xaaeac8 │ │ │ │ + blmi 0xaaea08 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr13, {0} │ │ │ │ ldmdaeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x6702e9d4 │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strmi lr, [r0, #-2516] @ 0xfffff62c │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ @@ -144350,15 +144302,15 @@ │ │ │ │ strvs lr, [r6, -sp, asr #19] │ │ │ │ strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ ldmib r0, {r2, r4, r5, r6, r7, r9, sl, lr}^ │ │ │ │ stmvs r5, {r9, sl, lr} │ │ │ │ ldmib r2, {r0, r1, r2, r6, r7, fp, sp, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf85c2308 │ │ │ │ - b 0xfe2046b4 │ │ │ │ + b 0xfe2045f4 │ │ │ │ @ instruction: 0xf85e0206 │ │ │ │ eormi r3, r2, r4, lsl #22 │ │ │ │ strbmi r4, [r0, #106]! @ 0x6a │ │ │ │ ldrmi r4, [sl], #-1099 @ 0xfffffbb5 │ │ │ │ @ instruction: 0x13b4ea4f │ │ │ │ mvnscs lr, #536576 @ 0x83000 │ │ │ │ cmnvs r4, #536576 @ 0x83000 │ │ │ │ @@ -144377,37 +144329,37 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, pc, r3, lsl #2 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vqshl.s8 d14, d26, d9 │ │ │ │ svclt 0x0000fcc7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4510 │ │ │ │ + bl 0xfebf4450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs pc, {r4, r6, r7, r8, r9, sl, fp} @ │ │ │ │ stcmi 0, cr11, [r0], #-540 @ 0xfffffde4 │ │ │ │ ldrdvs lr, [r1, -r0] │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrbtne lr, [r7], #2639 @ 0xa4f │ │ │ │ - b 0xfe1b7644 │ │ │ │ - blmi 0x72e610 │ │ │ │ + b 0xfe1b7584 │ │ │ │ + blmi 0x72e550 │ │ │ │ ldrbeq lr, [r7], #2692 @ 0xa84 │ │ │ │ strtmi r6, [ip], #-2055 @ 0xfffff7f9 │ │ │ │ - b 0x148234c │ │ │ │ - b 0xfe1ae61c │ │ │ │ - b 0xfe1a2720 │ │ │ │ + b 0x148228c │ │ │ │ + b 0xfe1ae55c │ │ │ │ + b 0xfe1a2660 │ │ │ │ ldrtmi r0, [ip], #-1238 @ 0xfffffb2a │ │ │ │ - b 0x1482350 │ │ │ │ - b 0xfe1ae618 │ │ │ │ - b 0xfe1a271c │ │ │ │ + b 0x1482290 │ │ │ │ + b 0xfe1ae558 │ │ │ │ + b 0xfe1a265c │ │ │ │ ldrtmi r0, [r4], #-1233 @ 0xfffffb2f │ │ │ │ - b 0x1482364 │ │ │ │ - b 0xfe1ae638 │ │ │ │ - b 0xfe1a273c │ │ │ │ + b 0x14822a4 │ │ │ │ + b 0xfe1ae578 │ │ │ │ + b 0xfe1a267c │ │ │ │ strmi r0, [ip], #-1237 @ 0xfffffb2b │ │ │ │ ldmib sp, {r1, sl, ip, pc}^ │ │ │ │ stmib r0, {r1, r8, sl, lr}^ │ │ │ │ ldmib sp, {r1, r8, sl, lr}^ │ │ │ │ stmib r0, {r8, sl, lr}^ │ │ │ │ ldmdavs r9, {r8, sl, lr} │ │ │ │ subsmi r9, r9, r5, lsl #22 │ │ │ │ @@ -144415,98 +144367,98 @@ │ │ │ │ ldrmi sp, [r1], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vqdmulh.s , , │ │ │ │ svclt 0x0000fc7b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf45a8 │ │ │ │ + bl 0xfebf44e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd0 │ │ │ │ addlt r4, r7, r5, lsr #18 │ │ │ │ @ instruction: 0x7602e9d2 │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldmdavs r3, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0x2c01e9d4 │ │ │ │ stmdavs r4, {r0, r2, r5, r6, r7, fp, sp, lr} │ │ │ │ stmdavs r4, {r1, r5, sl, lr}^ │ │ │ │ - b 0x146e664 │ │ │ │ - b 0xfe1ae7b4 │ │ │ │ - b 0xfe1ae5b8 │ │ │ │ + b 0x146e5a4 │ │ │ │ + b 0xfe1ae6f4 │ │ │ │ + b 0xfe1ae4f8 │ │ │ │ ldrmi r2, [r4], #-1175 @ 0xfffffb69 │ │ │ │ rscsmi lr, r6, #323584 @ 0x4f000 │ │ │ │ rsbsmi lr, r6, #532480 @ 0x82000 │ │ │ │ - b 0xfe1423ec │ │ │ │ + b 0xfe14232c │ │ │ │ stmvs r6, {r1, r2, r4, r7, r9, sp} │ │ │ │ - b 0x146e57c │ │ │ │ - b 0xfe3b07c8 │ │ │ │ + b 0x146e4bc │ │ │ │ + b 0xfe3b0708 │ │ │ │ ldrtmi r4, [r5], #-3188 @ 0xfffff38c │ │ │ │ ldrcs lr, [r4], #2700 @ 0xa8c │ │ │ │ strtmi r6, [ip], #-2246 @ 0xfffff73a │ │ │ │ - b 0x1482410 │ │ │ │ + b 0x1482350 │ │ │ │ andls r4, r1, #1912602624 @ 0x72000000 │ │ │ │ ldrbtmi lr, [r2], #2692 @ 0xa84 │ │ │ │ - b 0xfe1ae4e0 │ │ │ │ + b 0xfe1ae420 │ │ │ │ ldrmi r2, [sl], #-658 @ 0xfffffd6e │ │ │ │ ldmib sp, {r0, r1, r9, ip, pc}^ │ │ │ │ stmib r0, {r1, r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ - blmi 0x26602c │ │ │ │ - blls 0x1f7498 │ │ │ │ + blmi 0x265f6c │ │ │ │ + blls 0x1f73d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_abt │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vpadd.i8 d11, d25, d9 │ │ │ │ svclt 0x0000fc25 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ ldrmi r4, [r9], -ip, lsl #13 │ │ │ │ strvs lr, [r2], #-2514 @ 0xfffff62e │ │ │ │ - bvc 0x117bcc │ │ │ │ + bvc 0x117b0c │ │ │ │ vfnmacc.f32 s28, s12, s30 │ │ │ │ - b 0x1160730 │ │ │ │ - b 0x142a278 │ │ │ │ + b 0x1160670 │ │ │ │ + b 0x142a1b8 │ │ │ │ @ instruction: 0xf8dc4e84 │ │ │ │ - b 0xfe43d470 │ │ │ │ + b 0xfe43d3b0 │ │ │ │ @ instruction: 0xf8dc0e03 │ │ │ │ - bleq 0xfe9814a8 │ │ │ │ + bleq 0xfe9813e8 │ │ │ │ vldmiami r4, {s28-s106} │ │ │ │ orrmi lr, r6, #274432 @ 0x43000 │ │ │ │ vstmiacc r6, {s28-s103} │ │ │ │ - bleq 0x3d7e94 │ │ │ │ + bleq 0x3d7dd4 │ │ │ │ vstmiapl r6, {s29-s107} │ │ │ │ mrrccs 10, 4, lr, r4, cr12 │ │ │ │ - b 0xfe4376a0 │ │ │ │ - b 0x1460cc8 │ │ │ │ - b 0x13b47ac │ │ │ │ - bl 0x8285f8 │ │ │ │ - b 0xfe360cb0 │ │ │ │ - b 0xfe29e0d8 │ │ │ │ - b 0x3a04d4 │ │ │ │ - b 0xfe3a04c8 │ │ │ │ - b 0xfe2204dc │ │ │ │ + b 0xfe4375e0 │ │ │ │ + b 0x1460c08 │ │ │ │ + b 0x13b46ec │ │ │ │ + bl 0x828538 │ │ │ │ + b 0xfe360bf0 │ │ │ │ + b 0xfe29e018 │ │ │ │ + b 0x3a0414 │ │ │ │ + b 0xfe3a0408 │ │ │ │ + b 0xfe22041c │ │ │ │ stmiavs r6, {r3, r9, fp}^ │ │ │ │ movweq lr, #27459 @ 0x6b43 │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ vmlaeq.f32 s28, s19, s14 │ │ │ │ vmlaeq.f32 s28, s8, s28 │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ vmlaeq.f32 s28, s19, s28 │ │ │ │ movweq lr, #60227 @ 0xeb43 │ │ │ │ and lr, r0, #3440640 @ 0x348000 │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ - bl 0x7b57ec │ │ │ │ - bl 0x116051c │ │ │ │ - b 0x31e0f0 │ │ │ │ + bl 0x7b572c │ │ │ │ + bl 0x116045c │ │ │ │ + b 0x31e030 │ │ │ │ andsmi r0, ip, ip, lsl #28 │ │ │ │ addscc lr, ip, #323584 @ 0x4f000 │ │ │ │ - b 0x146d6e4 │ │ │ │ + b 0x146d624 │ │ │ │ stmdavs r7, {r2, r3, r4, r7, r9, sl, lr} │ │ │ │ strcc lr, [r3], r6, asr #20 │ │ │ │ vmlaeq.f32 s28, s17, s28 │ │ │ │ addmi lr, r3, #270336 @ 0x42000 │ │ │ │ vmoveq.32 d7[0], lr │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ ldrmi lr, [r3, pc, asr #20] │ │ │ │ @@ -144516,67 +144468,67 @@ │ │ │ │ streq lr, [r7], -r6, lsl #21 │ │ │ │ strbpl lr, [ip, pc, asr #20] │ │ │ │ ldrbcs lr, [r3, -r7, asr #20] │ │ │ │ bicpl lr, r3, #323584 @ 0x4f000 │ │ │ │ cmpcs ip, #274432 @ 0x43000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ - bl 0x11b7654 │ │ │ │ - bl 0x51e558 │ │ │ │ - bl 0x119dd7c │ │ │ │ + bl 0x11b7594 │ │ │ │ + bl 0x51e498 │ │ │ │ + bl 0x119dcbc │ │ │ │ stmib r0, {r0, r1, sl}^ │ │ │ │ pop {sl, sp} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ svclt 0x0000bb11 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ ldrmi r4, [r9], -ip, lsl #13 │ │ │ │ strpl lr, [r0], #-2514 @ 0xfffff62e │ │ │ │ @ instruction: 0x7602e9d2 │ │ │ │ ldmdavc r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x115f418 │ │ │ │ - b 0x129e3c0 │ │ │ │ - b 0xfe2a3584 │ │ │ │ + b 0x115f358 │ │ │ │ + b 0x129e300 │ │ │ │ + b 0xfe2a34c4 │ │ │ │ streq r0, [r2, r3, lsl #16]! │ │ │ │ - b 0x1121208 │ │ │ │ - b 0x115dfd4 │ │ │ │ + b 0x1121148 │ │ │ │ + b 0x115df14 │ │ │ │ subsmi r1, r3, r5, lsl #6 │ │ │ │ - b 0x111ef30 │ │ │ │ - b 0xfe2a20dc │ │ │ │ + b 0x111ee70 │ │ │ │ + b 0xfe2a201c │ │ │ │ stmvs r2, {r1, fp} │ │ │ │ @ instruction: 0x9c00e9dc │ │ │ │ stmdaeq r2, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ subvs lr, r4, #323584 @ 0x4f000 │ │ │ │ sbcsne lr, r5, #270336 @ 0x42000 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ andeq lr, r7, #299008 @ 0x49000 │ │ │ │ andeq lr, r5, #8192 @ 0x2000 │ │ │ │ stmdbeq r7, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ stmdbeq r9, {r1, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x11778c0 │ │ │ │ - b 0x139e1c4 │ │ │ │ + bl 0x1177800 │ │ │ │ + b 0x139e104 │ │ │ │ eormi r0, r2, r6, lsl #4 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ stmdaeq r8, {r0, r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0cea42 │ │ │ │ movweq lr, #52035 @ 0xcb43 │ │ │ │ @ instruction: 0x0c08ea05 │ │ │ │ - bvc 0x6d7f14 │ │ │ │ + bvc 0x6d7e54 │ │ │ │ addvc lr, r8, #323584 @ 0x4f000 │ │ │ │ addseq lr, r3, #270336 @ 0x42000 │ │ │ │ - bne 0x197f0c │ │ │ │ - beq 0x158010 │ │ │ │ + bne 0x197e4c │ │ │ │ + beq 0x157f50 │ │ │ │ ldmdbvc r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x12df458 │ │ │ │ - b 0x1123a14 │ │ │ │ + b 0x12df398 │ │ │ │ + b 0x1123954 │ │ │ │ smullvs r0, r3, r8, r2 │ │ │ │ stmdbeq r2, {r0, r3, r7, r9, fp, sp, lr, pc} │ │ │ │ subvs lr, r8, #323584 @ 0x4f000 │ │ │ │ sbcsne lr, r3, #270336 @ 0x42000 │ │ │ │ andhi pc, r8, r0, asr #17 │ │ │ │ - beq 0x158034 │ │ │ │ + beq 0x157f74 │ │ │ │ andeq lr, r8, #282624 @ 0x45000 │ │ │ │ eorsmi r0, sl, sp, asr r6 │ │ │ │ ldrbne lr, [r8, #2629] @ 0xa45 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmdbeq r5, {r0, r3, r7, r9, fp, sp, lr, pc} │ │ │ │ streq lr, [r3, #-2628] @ 0xfffff5bc │ │ │ │ eormi r4, r3, r5, lsr r0 │ │ │ │ @@ -144590,48 +144542,48 @@ │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ svclt 0x0000ba95 │ │ │ │ push {r0, r1, r3, r9, sl, lr} │ │ │ │ stmvs r6, {r4, r5, r6, r7, r8, lr} │ │ │ │ stmdavs r2, {r0, r4, r9, sl, lr} │ │ │ │ @ instruction: 0x5700e9d3 │ │ │ │ vnmlaeq.f32 s29, s12, s30 │ │ │ │ - b 0x1477970 │ │ │ │ - b 0x13a86c0 │ │ │ │ - b 0x1438678 │ │ │ │ - b 0xfe43d17c │ │ │ │ - b 0x1460ea4 │ │ │ │ - b 0x14676c4 │ │ │ │ - b 0x12a07c8 │ │ │ │ - b 0x13b7698 │ │ │ │ - b 0xfe3bc99c │ │ │ │ - b 0x14606a8 │ │ │ │ - b 0x12a39e4 │ │ │ │ - b 0xfe3b779c │ │ │ │ - b 0xfe4249e0 │ │ │ │ - bl 0x820eb8 │ │ │ │ + b 0x14778b0 │ │ │ │ + b 0x13a8600 │ │ │ │ + b 0x14385b8 │ │ │ │ + b 0xfe43d0bc │ │ │ │ + b 0x1460de4 │ │ │ │ + b 0x1467604 │ │ │ │ + b 0x12a0708 │ │ │ │ + b 0x13b75d8 │ │ │ │ + b 0xfe3bc8dc │ │ │ │ + b 0x14605e8 │ │ │ │ + b 0x12a3924 │ │ │ │ + b 0xfe3b76dc │ │ │ │ + b 0xfe424920 │ │ │ │ + bl 0x820df8 │ │ │ │ andvs r0, r2, r2, lsl #4 │ │ │ │ - bl 0x11377a8 │ │ │ │ - b 0x145ded4 │ │ │ │ + bl 0x11376e8 │ │ │ │ + b 0x145de14 │ │ │ │ subvs r0, r2, r5, asr ip │ │ │ │ - b 0x111ff54 │ │ │ │ - b 0x13b5ecc │ │ │ │ - b 0xfe13c9d0 │ │ │ │ - b 0x1460ee8 │ │ │ │ + b 0x111fe94 │ │ │ │ + b 0x13b5e0c │ │ │ │ + b 0xfe13c910 │ │ │ │ + b 0x1460e28 │ │ │ │ ldmdaeq sl!, {r0, r1, r2, r4, sl, fp, sp}^ │ │ │ │ @ instruction: 0x6c05ea4c │ │ │ │ sbcvc lr, r5, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x0c02ea8c │ │ │ │ - b 0x111fe74 │ │ │ │ - b 0xfe3b5fec │ │ │ │ - b 0xfe424a30 │ │ │ │ + b 0x111fdb4 │ │ │ │ + b 0xfe3b5f2c │ │ │ │ + b 0xfe424970 │ │ │ │ ldmibne r2, {r1, r9} │ │ │ │ - bl 0x11758e4 │ │ │ │ + bl 0x1175824 │ │ │ │ sbcvs r0, r3, ip, lsl #6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x125b6e4 │ │ │ │ + blt 0x125b624 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stmdavs r6, {r0, r2, r3, r9, sl, lr} │ │ │ │ ldmdavs r3, {r0, r3, r4, r9, sl, lr} │ │ │ │ str lr, [r0], #-2517 @ 0xfffff62b │ │ │ │ stmdaeq r6, {r0, r1, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ ldrbmi lr, [lr, pc, asr #20] │ │ │ │ biceq lr, lr, #323584 @ 0x4f000 │ │ │ │ @@ -144641,67 +144593,67 @@ │ │ │ │ strbeq lr, [r4], pc, asr #20 │ │ │ │ bicsmi lr, r4, #323584 @ 0x4f000 │ │ │ │ ldrbvc lr, [lr], -r6, asr #20 │ │ │ │ movtcc lr, #59971 @ 0xea43 │ │ │ │ vfnmane.f32 s28, s28, s30 │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ @ instruction: 0x6e84ea4e │ │ │ │ - b 0xfe177848 │ │ │ │ + b 0xfe177788 │ │ │ │ ldmdavs r4, {r2, r4, r7, r8, r9, ip}^ │ │ │ │ streq lr, [lr, -r7, lsl #21] │ │ │ │ streq lr, [r6], #-2884 @ 0xfffff4bc │ │ │ │ smladeq r8, r7, fp, lr │ │ │ │ movweq lr, #19267 @ 0x4b43 │ │ │ │ movwvc lr, #2496 @ 0x9c0 │ │ │ │ ldmib r5, {r0, r1, r7, fp, sp, lr}^ │ │ │ │ ldmvs r5, {r1, r9, sl, lr} │ │ │ │ ldmvs r3, {r0, r2, r3, r5, r6, r7, fp, ip}^ │ │ │ │ - bl 0x1177a60 │ │ │ │ + bl 0x11779a0 │ │ │ │ rsceq r0, r2, r2, lsl #28 │ │ │ │ - b 0x1120aec │ │ │ │ - b 0x117a0bc │ │ │ │ - b 0xfe12a480 │ │ │ │ + b 0x1120a2c │ │ │ │ + b 0x1179ffc │ │ │ │ + b 0xfe12a3c0 │ │ │ │ rscseq r0, r3, r3, lsl #14 │ │ │ │ - b 0x1160b38 │ │ │ │ - b 0x113a4c4 │ │ │ │ + b 0x1160a78 │ │ │ │ + b 0x113a404 │ │ │ │ subsmi r3, r3, r4, asr #4 │ │ │ │ - b 0x111fe04 │ │ │ │ - b 0xfe176198 │ │ │ │ + b 0x111fd44 │ │ │ │ + b 0xfe1760d8 │ │ │ │ @ instruction: 0x407a1396 │ │ │ │ addvs r1, r2, r2, asr r9 │ │ │ │ movweq lr, #60227 @ 0xeb43 │ │ │ │ pop {r0, r1, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ svclt 0x0000b9ef │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf49a0 │ │ │ │ + bl 0xfebf48e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd8 │ │ │ │ - blmi 0xa6f010 │ │ │ │ + blmi 0xa6ef50 │ │ │ │ ldmdavs r5, {r1, r2, r7, ip, sp, pc}^ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmiavs r6!, {r0, r1, r5, fp, sp, lr}^ │ │ │ │ cmnmi r5, #536576 @ 0x83000 │ │ │ │ - b 0xfe1777d8 │ │ │ │ + b 0xfe177718 │ │ │ │ ldmib r4, {r0, r2, r9, sl, fp}^ │ │ │ │ ldmvs r4, {r0, r8, r9, ip, lr} │ │ │ │ - b 0xfe1f7b18 │ │ │ │ - b 0x146eda4 │ │ │ │ - b 0xfe16e9d0 │ │ │ │ - b 0xfe1ae5a4 │ │ │ │ + b 0xfe1f7a58 │ │ │ │ + b 0x146ece4 │ │ │ │ + b 0xfe16e910 │ │ │ │ + b 0xfe1ae4e4 │ │ │ │ stmiavs r2, {r1, r2, r3, r4, r5, r6, sl, sp}^ │ │ │ │ streq lr, [lr], #-2692 @ 0xfffff57c │ │ │ │ rsbsmi r9, r2, r0, lsl #8 │ │ │ │ rsbsmi lr, r4, #532480 @ 0x82000 │ │ │ │ - b 0xfe1f7900 │ │ │ │ + b 0xfe1f7840 │ │ │ │ stmvs r4, {r2, r9, sl, fp} │ │ │ │ - b 0x146d984 │ │ │ │ - b 0xfe1ae9f4 │ │ │ │ - b 0xfe1a69f8 │ │ │ │ + b 0x146d8c4 │ │ │ │ + b 0xfe1ae934 │ │ │ │ + b 0xfe1a6938 │ │ │ │ strls r0, [r1], #-1038 @ 0xfffffbf2 │ │ │ │ ldrbtcs lr, [r3], #-2639 @ 0xfffff5b1 │ │ │ │ ldrbtmi lr, [r3], #-2692 @ 0xfffff57c │ │ │ │ strls r4, [r2], #-92 @ 0xffffffa4 │ │ │ │ ldrbtcs lr, [r2], #-2639 @ 0xfffff5b1 │ │ │ │ ldrbtmi lr, [r2], #-2692 @ 0xfffff57c │ │ │ │ andls r4, r3, #98 @ 0x62 │ │ │ │ @@ -144711,37 +144663,37 @@ │ │ │ │ movwcs lr, #2496 @ 0x9c0 │ │ │ │ ldmdavs sl, {r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r4, lsl #2 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blx 0x9da06c │ │ │ │ + blx 0x9d9fac │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4a54 │ │ │ │ + bl 0xfebf4994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0fd8 │ │ │ │ addlt r4, r6, sp, lsl r9 │ │ │ │ stmdavs r9, {r1, r2, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ ldrmi r0, [r9], -r0, lsl #2 │ │ │ │ stmiavs ip!, {r0, r1, r3, r5, fp, sp, lr}^ │ │ │ │ vaddvs.f32 s29, s13, s6 │ │ │ │ - b 0xfe1b7bc4 │ │ │ │ + b 0xfe1b7b04 │ │ │ │ stmiavs r3, {r0, r1, r4, r5, r6, sl, sp, lr}^ │ │ │ │ - b 0xfe1ad9f0 │ │ │ │ - b 0xfe1aea7c │ │ │ │ - b 0xfe19eb80 │ │ │ │ + b 0xfe1ad930 │ │ │ │ + b 0xfe1ae9bc │ │ │ │ + b 0xfe19eac0 │ │ │ │ strls r6, [r3], #-1214 @ 0xfffffb42 │ │ │ │ strcc lr, [r1], #-2517 @ 0xfffff62b │ │ │ │ ldmdavs r2, {r0, r2, r4, r7, fp, sp, lr}^ │ │ │ │ ldrbtvs lr, [r5], #-2692 @ 0xfffff57c │ │ │ │ cmnvs r2, #536576 @ 0x83000 │ │ │ │ - b 0xfe4378a8 │ │ │ │ + b 0xfe4377e8 │ │ │ │ andvs r0, r2, r2, lsl #4 │ │ │ │ rsbmi r6, r2, r2, lsl #17 │ │ │ │ stmdavs r2, {r1, r9, ip, pc}^ │ │ │ │ subvs r4, r2, sl, asr r0 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ ldmdavs sl, {r1, r2, r8, r9, fp, lr} │ │ │ │ @@ -144749,121 +144701,121 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r4, lsl #2 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdblt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf9def209 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4ae0 │ │ │ │ + bl 0xfebf4a20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], r0, asr #31 │ │ │ │ - bmi 0xa09b18 │ │ │ │ + bmi 0xa09a58 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ @ instruction: 0x6700e9d0 │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blvc 0x158f78 │ │ │ │ + blvc 0x158eb8 │ │ │ │ ldmib r0, {r1, r3, r6, r7, fp, sp, lr}^ │ │ │ │ stc 4, cr1, [sp, #8] │ │ │ │ vldr d7, [lr, #24] │ │ │ │ vstr d7, [sp] │ │ │ │ eorle r7, r8, #4, 22 @ 0x1000 │ │ │ │ strls r1, [r2], #-669 @ 0xfffffd63 │ │ │ │ eorspl lr, r4, #532480 @ 0x82000 │ │ │ │ - bl 0x3eda50 │ │ │ │ + bl 0x3ed990 │ │ │ │ rsbsmi r0, ip, r5, lsl #11 │ │ │ │ mvnspl lr, pc, asr #20 │ │ │ │ tstls r1, r0, lsl #14 │ │ │ │ - bl 0x1f7de4 │ │ │ │ + bl 0x1f7d24 │ │ │ │ ldrbtmi r0, [r4], #-3590 @ 0xfffff1fa │ │ │ │ andls r4, r3, #570425344 @ 0x22000000 │ │ │ │ strmi lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r2, #-2496] @ 0xfffff640 │ │ │ │ strmi lr, [r0, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r0, #-2496] @ 0xfffff640 │ │ │ │ ldmdavs r1, {r0, r2, r3, r9, fp, lr} │ │ │ │ subsmi r9, r1, r9, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vmla.i8 d11, d9, d9 │ │ │ │ @ instruction: 0xf644f995 │ │ │ │ - vmla.f d19, d16, d0[0] │ │ │ │ + vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ - blmi 0x15da30 │ │ │ │ + vmla.i d19, d0, d0[0] │ │ │ │ + blmi 0x15d970 │ │ │ │ eorcs pc, r9, #64, 4 │ │ │ │ @ instruction: 0xf9aaf1d4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrhteq r9, [r3], -r8 │ │ │ │ + eorseq r9, r3, r8, lsl #16 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4b90 │ │ │ │ + bl 0xfebf4ad0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ - blvc 0x158fe4 │ │ │ │ + blvc 0x158f24 │ │ │ │ @ instruction: 0xf5b34c25 │ │ │ │ stmiavs lr, {r7, r8, r9, sl, fp, ip, lr}^ │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blvc 0x258fe4 │ │ │ │ - blvc 0xd8ffc │ │ │ │ + blvc 0x258f24 │ │ │ │ + blvc 0xd8f3c │ │ │ │ ldrdvc lr, [r0, -r0] │ │ │ │ strpl lr, [r2], #-2512 @ 0xfffff630 │ │ │ │ - blvc 0x1d8ff4 │ │ │ │ - b 0x1492270 │ │ │ │ + blvc 0x1d8f34 │ │ │ │ + b 0x14921b0 │ │ │ │ strls r2, [r2], #-3747 @ 0xfffff15d │ │ │ │ - bl 0x401dcc │ │ │ │ - b 0xfe21e408 │ │ │ │ + bl 0x401d0c │ │ │ │ + b 0xfe21e348 │ │ │ │ ldmdbvs r2, {r2, r4, r5, r9, sl, fp, ip, lr} │ │ │ │ ldrmi r4, [r6], #1082 @ 0x43a │ │ │ │ andeq lr, r5, #68, 20 @ 0x44000 │ │ │ │ eormi r4, ip, sl │ │ │ │ - b 0x146e66c │ │ │ │ + b 0x146e5ac │ │ │ │ ldrbtmi r5, [r2], #-1525 @ 0xfffffa0b │ │ │ │ strls r9, [r1, #-515] @ 0xfffffdfd │ │ │ │ strmi lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r2, #-2496] @ 0xfffff640 │ │ │ │ strmi lr, [r0, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r0, #-2496] @ 0xfffff640 │ │ │ │ ldmdavs r1, {r0, r2, r3, r9, fp, lr} │ │ │ │ subsmi r9, r1, r9, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vadd.i8 d11, d25, d31 │ │ │ │ @ instruction: 0xf644f93b │ │ │ │ - vmla.f d19, d16, d0[0] │ │ │ │ + vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ - blmi 0x15dae4 │ │ │ │ + vmla.i d19, d0, d0[0] │ │ │ │ + blmi 0x15da24 │ │ │ │ eorcs pc, r9, #64, 4 │ │ │ │ @ instruction: 0xf950f1d4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrhteq r9, [r3], -r8 │ │ │ │ + eorseq r9, r3, r8, lsl #16 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4c44 │ │ │ │ + bl 0xfebf4b84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ - blvc 0x159098 │ │ │ │ + blvc 0x158fd8 │ │ │ │ @ instruction: 0xf5b34c26 │ │ │ │ stmiavs lr, {r7, r8, r9, sl, fp, ip, lr}^ │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blvc 0x259098 │ │ │ │ - blvc 0xd90b0 │ │ │ │ + blvc 0x258fd8 │ │ │ │ + blvc 0xd8ff0 │ │ │ │ @ instruction: 0x5700e9d0 │ │ │ │ strne lr, [r2], #-2512 @ 0xfffff630 │ │ │ │ - blvc 0x1d90a8 │ │ │ │ - b 0x149232c │ │ │ │ - b 0xfe1a9508 │ │ │ │ + blvc 0x1d8fe8 │ │ │ │ + b 0x149226c │ │ │ │ + b 0xfe1a9448 │ │ │ │ strls r0, [r2], #-513 @ 0xfffffdff │ │ │ │ - bl 0x3edc6c │ │ │ │ - b 0x14614c0 │ │ │ │ + bl 0x3edbac │ │ │ │ + b 0x1461400 │ │ │ │ tstls r1, r1, ror r1 │ │ │ │ @ instruction: 0xf8de9700 │ │ │ │ ldrtmi r4, [r4], #-16 │ │ │ │ strtmi r4, [r2], #-1068 @ 0xfffffbd4 │ │ │ │ mvnscc lr, pc, asr #20 │ │ │ │ mvnspl lr, r1, lsl #21 │ │ │ │ andls r4, r3, #74 @ 0x4a │ │ │ │ @@ -144875,121 +144827,121 @@ │ │ │ │ subsmi r9, r1, r9, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vtst.8 , , │ │ │ │ @ instruction: 0xf644f8df │ │ │ │ - vmla.f d19, d16, d0[0] │ │ │ │ + vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vshr.s64 , q8, #64 │ │ │ │ - blmi 0x15db9c │ │ │ │ + vmla.i d19, d0, d0[0] │ │ │ │ + blmi 0x15dadc │ │ │ │ eorcs pc, r9, #64, 4 │ │ │ │ @ instruction: 0xf8f4f1d4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrhteq r9, [r3], -r8 │ │ │ │ + eorseq r9, r3, r8, lsl #16 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4cfc │ │ │ │ + bl 0xfebf4c3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ - blvc 0x159150 │ │ │ │ + blvc 0x159090 │ │ │ │ @ instruction: 0xf5b34c27 │ │ │ │ stmiavs pc, {r7, r8, r9, sl, fp, ip, lr}^ @ │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blvc 0x259150 │ │ │ │ - blvc 0xd9168 │ │ │ │ + blvc 0x259090 │ │ │ │ + blvc 0xd90a8 │ │ │ │ strvs lr, [r0], #-2512 @ 0xfffff630 │ │ │ │ strne lr, [r2, #-2512] @ 0xfffff630 │ │ │ │ - blvc 0x1d9160 │ │ │ │ - b 0x14923e8 │ │ │ │ + blvc 0x1d90a0 │ │ │ │ + b 0x1492328 │ │ │ │ strls r2, [r2, #-3747] @ 0xfffff15d │ │ │ │ - bl 0x402b38 │ │ │ │ + bl 0x402a78 │ │ │ │ ldmdbvs r2, {r1, r2, r3, r7, r9} │ │ │ │ vmlaeq.f64 d14, d7, d2 │ │ │ │ andeq lr, r4, #528384 @ 0x81000 │ │ │ │ ldrtmi r4, [r6], #42 @ 0x2a │ │ │ │ - b 0x146dcd4 │ │ │ │ + b 0x146dc14 │ │ │ │ ldrbtmi r3, [r2], #-369 @ 0xfffffe8f │ │ │ │ - b 0x1481f58 │ │ │ │ - b 0xfe0ea320 │ │ │ │ + b 0x1481e98 │ │ │ │ + b 0xfe0ea260 │ │ │ │ strdmi r5, [sl], #-18 @ 0xffffffee │ │ │ │ ldmib sp, {r0, r1, r9, ip, pc}^ │ │ │ │ stmib r0, {r1, r8, sl, lr}^ │ │ │ │ ldmib sp, {r1, r8, sl, lr}^ │ │ │ │ stmib r0, {r8, sl, lr}^ │ │ │ │ - bmi 0x42ef70 │ │ │ │ - bls 0x2f7bb8 │ │ │ │ + bmi 0x42eeb0 │ │ │ │ + bls 0x2f7af8 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x00f6f7fe │ │ │ │ @ instruction: 0xf882f209 │ │ │ │ - biccc pc, r0, r4, asr #12 │ │ │ │ + tstpcc r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscscc pc, r0, r4, asr #12 │ │ │ │ + subcc pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ @ instruction: 0xf1d42229 │ │ │ │ svclt 0x0000f897 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrhteq r9, [r3], -r8 │ │ │ │ + eorseq r9, r3, r8, lsl #16 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ vmov.i32 q10, #48127 @ 0x0000bbff │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ sbcslt fp, fp, #143 @ 0x8f │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ streq pc, [r1], #-259 @ 0xfffffefd │ │ │ │ - bvc 0xffedb51c │ │ │ │ - bvc 0x9b720 │ │ │ │ - b 0x146f3f4 │ │ │ │ + bvc 0xffedb45c │ │ │ │ + bvc 0x9b660 │ │ │ │ + b 0x146f334 │ │ │ │ svclt 0x001504c4 │ │ │ │ strtmi r0, [r3], r8, ror #1 │ │ │ │ strtmi r4, [r0], -r3, lsl #13 │ │ │ │ - cdpvc 6, 2, cr15, cr4, cr11, {2} │ │ │ │ + cdpvs 6, 7, cr15, cr4, cr11, {2} │ │ │ │ cdpeq 2, 3, cr15, cr4, cr0, {6} │ │ │ │ andlt lr, r1, sp, asr #19 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ - beq 0x198ab0 │ │ │ │ + beq 0x1989f0 │ │ │ │ stmdbeq r8, {r0, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r8, {r1, r8, ip, sp, lr, pc} │ │ │ │ streq pc, [r8, #-259] @ 0xfffffefd │ │ │ │ strls r4, [r3], #-1691 @ 0xfffff965 │ │ │ │ - blvc 0x159278 │ │ │ │ + blvc 0x1591b8 │ │ │ │ stceq 1, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ tstcs r0, r4, lsl #24 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - blvc 0x259260 │ │ │ │ - blvc 0x159094 │ │ │ │ - blvc 0x1d9268 │ │ │ │ - blvc 0x159290 │ │ │ │ - blvc 0x359270 │ │ │ │ - blvc 0x1590a0 │ │ │ │ - blvc 0x2d9278 │ │ │ │ + blvc 0x2591a0 │ │ │ │ + blvc 0x158fd4 │ │ │ │ + blvc 0x1d91a8 │ │ │ │ + blvc 0x1591d0 │ │ │ │ + blvc 0x3591b0 │ │ │ │ + blvc 0x158fe0 │ │ │ │ + blvc 0x2d91b8 │ │ │ │ tstcc r1, fp, lsl #12 │ │ │ │ movwcc r1, #15514 @ 0x3c9a │ │ │ │ andeq pc, r3, #2 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bl 0x3e8068 │ │ │ │ - bl 0x3de664 │ │ │ │ + bl 0x3e7fa8 │ │ │ │ + bl 0x3de5a4 │ │ │ │ ldmdbvs r2, {r0, r1, r7, r8, r9} │ │ │ │ - b 0xfe1780d0 │ │ │ │ + b 0xfe178010 │ │ │ │ @ instruction: 0xf0010302 │ │ │ │ - bl 0x3de478 │ │ │ │ + bl 0x3de3b8 │ │ │ │ ldmdbvs r2, {r1, r7, r9} │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ - blcc 0x1dbde8 │ │ │ │ + blcc 0x1dbd28 │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ - b 0x1477d0c │ │ │ │ + b 0x1477c4c │ │ │ │ @ instruction: 0xf81e6012 │ │ │ │ sbcslt r8, r0, #0 │ │ │ │ andeq pc, r0, lr, lsl r8 @ │ │ │ │ andvs lr, r8, r0, asr #20 │ │ │ │ stmdacs r7, {r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ andmi pc, r7, #134217731 @ 0x8000003 │ │ │ │ andhi pc, r8, lr, lsl r8 @ │ │ │ │ @@ -144997,24 +144949,24 @@ │ │ │ │ stmdacs r8, {r6, r9, fp, sp, lr, pc} │ │ │ │ andmi lr, r2, #72, 20 @ 0x48000 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ @ instruction: 0x73b2ea83 │ │ │ │ @ instruction: 0x53b2ea83 │ │ │ │ @ instruction: 0x33b2ea83 │ │ │ │ teqcs r2, #536576 @ 0x83000 │ │ │ │ - blcc 0x1dbdd0 │ │ │ │ + blcc 0x1dbd10 │ │ │ │ ldc 1, cr13, [sp, #768] @ 0x300 │ │ │ │ strtmi r6, [fp], -r4, lsl #22 │ │ │ │ - blvc 0x259340 │ │ │ │ + blvc 0x259280 │ │ │ │ @ instruction: 0xf8dd3510 │ │ │ │ ldrcc r8, [r0, -r0] │ │ │ │ ldrcc r9, [r0], -r1, lsl #20 │ │ │ │ - blvs 0x2590f0 │ │ │ │ + blvs 0x259030 │ │ │ │ ldmdbeq r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - blvc 0xd92f0 │ │ │ │ + blvc 0xd9230 │ │ │ │ movweq lr, #23306 @ 0x5b0a │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldcle 2, cr4, [r3], {154} @ 0x9a │ │ │ │ streq lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi r4, [r3], #-1627 @ 0xfffff9a5 │ │ │ │ stmdble r7, {r2, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ @@ -145036,90 +144988,90 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2, #-876] @ 0xfffffc94 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ mrrcmi 0, 8, fp, r5, cr15 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ - bvc 0xffedb698 │ │ │ │ - bvc 0x9b89c │ │ │ │ + bvc 0xffedb5d8 │ │ │ │ + bvc 0x9b7dc │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strbeq lr, [r3], #2639 @ 0xa4f │ │ │ │ rsceq fp, fp, r5, lsl pc │ │ │ │ ldrmi r4, [fp], r3, lsr #13 │ │ │ │ @ instruction: 0xf64b4623 │ │ │ │ - vmull.p8 , d0, d20 │ │ │ │ + vmov.i64 q11, #0x0000000000ff0000 │ │ │ │ stmib sp, {r2, r4, r5, r9, sl, fp}^ │ │ │ │ strmi fp, [pc], -r1, lsl #6 │ │ │ │ - bl 0xfeb2f5e0 │ │ │ │ + bl 0xfeb2f520 │ │ │ │ @ instruction: 0xf1010a00 │ │ │ │ @ instruction: 0xf1020908 │ │ │ │ @ instruction: 0xf1000808 │ │ │ │ strmi r0, [r3], r8, lsl #10 │ │ │ │ ldc 4, cr9, [r9, #-12] │ │ │ │ @ instruction: 0xf10d7b02 │ │ │ │ stcge 12, cr0, [r4], {32} │ │ │ │ strls r2, [r0, -r0, lsl #2] │ │ │ │ - blvc 0x1d93e0 │ │ │ │ - blvc 0x15940c │ │ │ │ - blvc 0x2593e8 │ │ │ │ - blvc 0x159410 │ │ │ │ - blvc 0x3593f0 │ │ │ │ - blvc 0x159220 │ │ │ │ - blvc 0x2d93f8 │ │ │ │ + blvc 0x1d9320 │ │ │ │ + blvc 0x15934c │ │ │ │ + blvc 0x259328 │ │ │ │ + blvc 0x159350 │ │ │ │ + blvc 0x359330 │ │ │ │ + blvc 0x159160 │ │ │ │ + blvc 0x2d9338 │ │ │ │ tstcc r1, fp, lsl #12 │ │ │ │ movwcc r1, #15514 @ 0x3c9a │ │ │ │ andeq pc, r3, #2 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bl 0x3e81e8 │ │ │ │ - bl 0x3de7e4 │ │ │ │ + bl 0x3e8128 │ │ │ │ + bl 0x3de724 │ │ │ │ ldmdbvs r2, {r0, r1, r7, r8, r9} │ │ │ │ - b 0xfe138250 │ │ │ │ + b 0xfe138190 │ │ │ │ @ instruction: 0xf0010203 │ │ │ │ - bl 0x3de9f8 │ │ │ │ + bl 0x3de938 │ │ │ │ ldmdbvs fp, {r0, r1, r7, r8, r9} │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ - blcs 0x1dbf68 │ │ │ │ + blcs 0x1dbea8 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ - b 0x1477e88 │ │ │ │ + b 0x1477dc8 │ │ │ │ @ instruction: 0xf81e6013 │ │ │ │ sbcslt r7, r8, #0 │ │ │ │ andeq pc, r0, lr, lsl r8 @ │ │ │ │ andvs lr, r7, r0, asr #20 │ │ │ │ strcs pc, [r7, -r3, asr #7] │ │ │ │ movwmi pc, #29635 @ 0x73c3 @ │ │ │ │ andvc pc, r7, lr, lsl r8 @ │ │ │ │ andcc pc, r3, lr, lsl r8 @ │ │ │ │ strcs lr, [r7, -r0, asr #20] │ │ │ │ movwmi lr, #14919 @ 0x3a47 │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ rscsmi lr, r3, #532480 @ 0x82000 │ │ │ │ rsbscs lr, r3, #532480 @ 0x82000 │ │ │ │ - blcs 0x1dbf48 │ │ │ │ + blcs 0x1dbe88 │ │ │ │ strtmi sp, [fp], -r4, asr #3 │ │ │ │ - blvc 0x2594b4 │ │ │ │ - blvs 0x1d94b8 │ │ │ │ + blvc 0x2593f4 │ │ │ │ + blvs 0x1d93f8 │ │ │ │ svcls 0x00003510 │ │ │ │ @ instruction: 0xf1093610 │ │ │ │ @ instruction: 0xf1080910 │ │ │ │ stc 8, cr0, [r5, #-64] @ 0xffffffc0 │ │ │ │ - bl 0x338a70 │ │ │ │ + bl 0x3389b0 │ │ │ │ stc 2, cr0, [r3, #20] │ │ │ │ ldrcc r7, [r0, -r0, lsl #22] │ │ │ │ addsmi r9, r3, #1024 @ 0x400 │ │ │ │ ldmib sp, {r0, r3, r4, r7, sl, fp, ip, lr, pc}^ │ │ │ │ ldrbmi r3, [r8], -r2, lsl #8 │ │ │ │ addsmi r4, ip, #24, 8 @ 0x18000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x767a78 │ │ │ │ + bne 0x7679b8 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, r4, #12713984 @ 0xc20000 │ │ │ │ - blmi 0x31426c │ │ │ │ - blls 0x3f7ef0 │ │ │ │ + blmi 0x3141ac │ │ │ │ + blls 0x3f7e30 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrecps.f32 q4, q12, q8 │ │ │ │ @@ -145136,83 +145088,83 @@ │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ qadd16mi fp, pc, r2 @ │ │ │ │ strtmi r4, [r5], -r7, lsr #12 │ │ │ │ ldmib ip, {r0, r1, r2, r3, sl, lr}^ │ │ │ │ @ instruction: 0xf10c6a02 │ │ │ │ ldmib r1, {r3, sl, fp}^ │ │ │ │ tstcc r8, r0, lsl #16 │ │ │ │ - b 0x145e0b4 │ │ │ │ - b 0x111ec18 │ │ │ │ - b 0x117aa5c │ │ │ │ - b 0xfe13ae50 │ │ │ │ + b 0x145dff4 │ │ │ │ + b 0x111eb58 │ │ │ │ + b 0x117a99c │ │ │ │ + b 0xfe13ad90 │ │ │ │ @ instruction: 0xf84e0209 │ │ │ │ - b 0xfe169b20 │ │ │ │ + b 0xfe169a60 │ │ │ │ adcsmi r0, r9, #8, 6 @ 0x20000000 │ │ │ │ andcc pc, r4, lr, asr #17 │ │ │ │ strtmi sp, [r8], #-487 @ 0xfffffe19 │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebf5138 │ │ │ │ + bl 0xfebf5078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ @ instruction: 0xf8d35380 │ │ │ │ svceq 0x00e443e4 │ │ │ │ @ instruction: 0x4605d01d │ │ │ │ @ instruction: 0xdd112901 │ │ │ │ orrpl pc, sp, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ - blcs 0xacf7c │ │ │ │ + blcs 0xacebc │ │ │ │ @ instruction: 0xf505da03 │ │ │ │ stclvc 5, cr5, [fp], #516 @ 0x204 │ │ │ │ @ instruction: 0x462009dc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - stc2 7, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ + stc2 7, cr15, [ip, #692] @ 0x2b4 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ orrpl pc, r1, #20971520 @ 0x1400000 │ │ │ │ - blcs 0xb7ff0 │ │ │ │ + blcs 0xb7f30 │ │ │ │ strcs sp, [r0], #-3044 @ 0xfffff41c │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebf51a0 │ │ │ │ + bl 0xfebf50e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ strcs pc, [r9], #-866 @ 0xfffffc9e │ │ │ │ strne pc, [r7], #-867 @ 0xfffffc9d │ │ │ │ - cdp2 7, 2, cr15, cr6, cr7, {5} │ │ │ │ - b 0x11c8bcc │ │ │ │ + cdp2 7, 8, cr15, cr6, cr7, {5} │ │ │ │ + b 0x11c8b0c │ │ │ │ strls r0, [r4], #-1088 @ 0xfffffbc0 │ │ │ │ muleq r3, r3, r8 │ │ │ │ andeq lr, r3, r5, lsl #17 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf51e4 │ │ │ │ + bl 0xfebf5124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vqdmlal.s q8, d16, d0[2] │ │ │ │ + vorr.i32 d16, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d13, d19 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[4] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ andls r6, r0, r8, lsl #5 │ │ │ │ ldc2 1, cr15, [r6, #-624] @ 0xfffffd90 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @@ -145227,37 +145179,37 @@ │ │ │ │ @ instruction: 0xf0002d1a │ │ │ │ stccs 1, cr8, [r2, #-420]! @ 0xfffffe5c │ │ │ │ andhi pc, lr, #0, 4 │ │ │ │ vadd.f32 d18, d0, d15 │ │ │ │ @ instruction: 0xf1a58212 │ │ │ │ movwcs r0, #4624 @ 0x1210 │ │ │ │ vorr.i32 d18, #5 @ 0x00000005 │ │ │ │ - blx 0x15e474 │ │ │ │ + blx 0x15e3b4 │ │ │ │ andsmi pc, r1, r2, lsl #4 │ │ │ │ @ instruction: 0xf012b949 │ │ │ │ @ instruction: 0xf0400f6a │ │ │ │ @ instruction: 0xf412819b │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf0002303 │ │ │ │ cmncc fp, #-2147483585 @ 0x8000003f │ │ │ │ sbceq lr, r3, #4, 22 @ 0x1000 │ │ │ │ eorsls pc, r3, r4, asr r8 @ │ │ │ │ ldrdge pc, [r4], -r2 │ │ │ │ @ instruction: 0xf5044620 │ │ │ │ @ instruction: 0xf7ad5780 │ │ │ │ - @ instruction: 0x462afc9f │ │ │ │ + @ instruction: 0x462afcff │ │ │ │ strbmi r9, [r8], -r5, lsl #2 │ │ │ │ @ instruction: 0xf7b04651 │ │ │ │ - strtmi pc, [sl], -fp, ror #29 │ │ │ │ + strtmi pc, [sl], -fp, asr #30 │ │ │ │ ldrbmi r4, [r1], -r0, lsl #13 │ │ │ │ @ instruction: 0xf7b04648 │ │ │ │ - @ instruction: 0xf008ff03 │ │ │ │ - b 0xa9ecb4 │ │ │ │ + @ instruction: 0xf008ff63 │ │ │ │ + b 0xa9ebf4 │ │ │ │ @ instruction: 0xf00b0b00 │ │ │ │ - b 0x1360cbc │ │ │ │ + b 0x1360bfc │ │ │ │ @ instruction: 0xf8d73b03 │ │ │ │ @ instruction: 0x071b339c │ │ │ │ rscshi pc, r9, r0, asr #32 │ │ │ │ movcc pc, #14090240 @ 0xd70000 │ │ │ │ svcvs 0x0070f013 │ │ │ │ tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d42e00 │ │ │ │ @@ -145277,32 +145229,32 @@ │ │ │ │ vst4.8 {d29-d32}, [pc], r7 │ │ │ │ @ instruction: 0xf6cc5200 │ │ │ │ andsmi r0, r1, #0, 4 │ │ │ │ vst4. {d11[0],d12[0],d13[0],d14[0]}, [fp :256], r8 │ │ │ │ ldreq r7, [r8, -r0, lsl #23] │ │ │ │ cdpcs 0, 0, cr13, cr0, cr8, {0} │ │ │ │ andscs fp, r0, #20, 30 @ 0x50 │ │ │ │ - b 0x526940 │ │ │ │ + b 0x526880 │ │ │ │ svclt 0x00180f0e │ │ │ │ - blvc 0xdb354 │ │ │ │ + blvc 0xdb294 │ │ │ │ @ instruction: 0x23bcf8d7 │ │ │ │ andle r0, r3, r7, lsl r7 │ │ │ │ svclt 0x00480648 │ │ │ │ - blmi 0xfe0da364 │ │ │ │ + blmi 0xfe0da2a4 │ │ │ │ ldrdeq pc, [r8, #-132] @ 0xffffff7c │ │ │ │ strne pc, [r0, r0, lsl #8] │ │ │ │ - strle r0, [pc], #-514 @ 0x9e144 │ │ │ │ + strle r0, [pc], #-514 @ 0x9e084 │ │ │ │ andseq pc, r2, #1073741865 @ 0x40000029 │ │ │ │ stmdale fp, {r0, r1, r9, fp, sp} │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ strdeq r0, [r4], -r6 │ │ │ │ strdeq r0, [r4], -r6 │ │ │ │ @ instruction: 0x23a8f8d4 │ │ │ │ strle r0, [r1, #-274] @ 0xfffffeee │ │ │ │ - blmi 0xfe0db390 │ │ │ │ + blmi 0xfe0db2d0 │ │ │ │ cmnle r0, r0, lsl #30 │ │ │ │ rsble r2, r4, r1, lsl #28 │ │ │ │ svcvs 0x0060f413 │ │ │ │ mcrcs 0, 0, sp, cr2, cr3, {1} │ │ │ │ rscshi pc, sp, r0, asr #6 │ │ │ │ vst1.8 {d18-d21}, [pc], r0 │ │ │ │ andmi r6, sl, r0, lsl #6 │ │ │ │ @@ -145315,28 +145267,28 @@ │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf01e816a │ │ │ │ rsbsle r0, r8, r0, asr #31 │ │ │ │ orrscs pc, r0, #-1962934272 @ 0x8b000000 │ │ │ │ svcmi 0x0080f41b │ │ │ │ @ instruction: 0x469bbf18 │ │ │ │ cmpphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x12db3e4 │ │ │ │ + blcs 0x12db324 │ │ │ │ svcmi 0x0080f41b │ │ │ │ teqphi pc, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ strmi lr, [fp, -fp, lsl #21] │ │ │ │ strmi pc, [r0, -r7] │ │ │ │ - bleq 0x398be8 │ │ │ │ + bleq 0x398b28 │ │ │ │ ldrbmi r4, [r1], -r8, asr #12 │ │ │ │ @ instruction: 0xf7b0462a │ │ │ │ - vcgt.f32 d31, d16, d7 │ │ │ │ + vcgt.f32 , q8, │ │ │ │ @ instruction: 0xf8d44b11 │ │ │ │ ldrbeq r3, [fp, -r0, lsl #30] │ │ │ │ @ instruction: 0xf41bd503 │ │ │ │ @ instruction: 0xf0400f80 │ │ │ │ - blls 0x17e574 │ │ │ │ + blls 0x17e4b4 │ │ │ │ stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ strtmi r3, [fp], -r6, lsl #22 │ │ │ │ stmdbgt r3, {r2, r9, fp, ip, pc} │ │ │ │ andeq lr, r3, sp, lsl #17 │ │ │ │ strtmi r9, [r1], -r2, lsl #16 │ │ │ │ mcr2 7, 6, pc, cr10, cr15, {7} @ │ │ │ │ ldmdavs sl, {r0, r6, r8, r9, fp, lr} │ │ │ │ @@ -145344,18 +145296,18 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cmpphi r8, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ andlt r9, fp, r2, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x1821ec │ │ │ │ + bls 0x18212c │ │ │ │ vst3. {d2[0],d3[0],d4[0]}, [r2], r1 │ │ │ │ andls r6, r3, #0, 4 │ │ │ │ - bls 0x2128a0 │ │ │ │ + bls 0x2127e0 │ │ │ │ addvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ vst4.32 {d8-d11}, [r3], ip │ │ │ │ tstmi r3, #96, 6 @ 0x80000001 │ │ │ │ @ instruction: 0xf504d0c7 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ @@ -145366,48 +145318,48 @@ │ │ │ │ svcmi 0x0080f41b │ │ │ │ @ instruction: 0xf1b8d0aa │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf1400180 │ │ │ │ @ instruction: 0xf50480e0 │ │ │ │ ldrbmi r5, [pc], -sp, lsl #7 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ - blcs 0xad2a4 │ │ │ │ + blcs 0xad1e4 │ │ │ │ addshi pc, sp, r0, asr #5 │ │ │ │ svcvs 0x0080f41e │ │ │ │ addshi pc, lr, r0 │ │ │ │ - blmi 0xda6b0 │ │ │ │ + blmi 0xda5f0 │ │ │ │ ldrbteq lr, [fp], #-1946 @ 0xfffff866 │ │ │ │ ssatmi fp, #28, r8, asr #30 │ │ │ │ @ instruction: 0xf504d590 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ - ble 0xffbe8eac │ │ │ │ + ble 0xffbe8dec │ │ │ │ ldrtmi lr, [r1], -r9, lsl #1 │ │ │ │ @ instruction: 0xf7ad4620 │ │ │ │ - blls 0x1dd12c │ │ │ │ + blls 0x1dd1ec │ │ │ │ cmnle sp, r0, lsl #22 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf00080b1 │ │ │ │ - b 0xfe35e2d4 │ │ │ │ + b 0xfe35e214 │ │ │ │ @ instruction: 0xf8d70080 │ │ │ │ @ instruction: 0xf00033a0 │ │ │ │ - b 0xfe09e304 │ │ │ │ + b 0xfe09e244 │ │ │ │ @ instruction: 0xf0130b0b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ @ instruction: 0x4631aef5 │ │ │ │ @ instruction: 0xf7ad4620 │ │ │ │ - @ instruction: 0xf8d4fb87 │ │ │ │ + @ instruction: 0xf8d4fbe7 │ │ │ │ vqsub.u32 d18, d0, d16 │ │ │ │ @ instruction: 0xf0025b15 │ │ │ │ stmdacs r0, {r0, r8, r9} │ │ │ │ - blcs 0xd24a8 │ │ │ │ - b 0xfe3928ec │ │ │ │ + blcs 0xd23e8 │ │ │ │ + b 0xfe39282c │ │ │ │ @ instruction: 0xf8d75282 │ │ │ │ vst2.32 {d3-d6}, [r2 :128], r0 │ │ │ │ - b 0xfe11eb08 │ │ │ │ + b 0xfe11ea48 │ │ │ │ ldrb r0, [sp], fp, lsl #22 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ orreq pc, r0, #13697024 @ 0xd10000 │ │ │ │ ldmdbpl ip!, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq pc!, {r6, r7, r9, ip, sp, lr, pc}^ @ │ │ │ │ orrcs pc, r4, #13697024 @ 0xd10000 │ │ │ │ ldrsbcc lr, [lr, #145] @ 0x91 │ │ │ │ @@ -145420,24 +145372,24 @@ │ │ │ │ vst1.8 {d9-d10}, [r2], r5 │ │ │ │ @ instruction: 0xf5b26240 │ │ │ │ @ instruction: 0xf47f6f40 │ │ │ │ tstlt pc, fp, lsl #30 │ │ │ │ vst3.32 {d9[0],d10[0],d11[0]}, [r2], r3 │ │ │ │ andls r6, r3, #0, 4 │ │ │ │ @ instruction: 0xf47f2e01 │ │ │ │ - bls 0x209f80 │ │ │ │ - blpl 0xda58c │ │ │ │ + bls 0x209ec0 │ │ │ │ + blpl 0xda4cc │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ andpl pc, r0, #33554432 @ 0x2000000 │ │ │ │ cmple r8, r0, lsl #20 │ │ │ │ @ instruction: 0xf43f431a │ │ │ │ @ instruction: 0xf504af34 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ - ble 0x1a8f80 │ │ │ │ + ble 0x1a8ec0 │ │ │ │ @ instruction: 0x33b8f8d4 │ │ │ │ @ instruction: 0xf57f015f │ │ │ │ cdpcs 15, 0, cr10, cr0, cr13, {3} │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf44fbf14 │ │ │ │ vst2.8 {d22-d25}, [pc], r0 │ │ │ │ ldrbt r6, [r0], r0, lsl #7 │ │ │ │ @@ -145452,43 +145404,43 @@ │ │ │ │ stcle 0, cr2, [r2], {0} │ │ │ │ @ instruction: 0xf8d4e77f │ │ │ │ ldrheq r3, [sl, #-56] @ 0xffffffc8 │ │ │ │ svcge 0x005ef53f │ │ │ │ @ instruction: 0xe6fd46bb │ │ │ │ ldrtmi r2, [r1], -r1, lsl #4 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ - blx 0x45c292 │ │ │ │ + blx 0x1c5c1d2 │ │ │ │ @ instruction: 0xf0009b03 │ │ │ │ vhadd.u32 d16, d0, d15 │ │ │ │ cmnlt fp, fp, lsl fp │ │ │ │ andne lr, r0, fp, lsl #21 │ │ │ │ rscseq pc, r0, r0 │ │ │ │ - bleq 0x398df4 │ │ │ │ + bleq 0x398d34 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldc2 7, cr15, [sl, #1020] @ 0x3fc │ │ │ │ andeq pc, r1, r0, lsl #1 │ │ │ │ - bleq 0xfe0db630 │ │ │ │ - blvc 0x7db188 │ │ │ │ + bleq 0xfe0db570 │ │ │ │ + blvc 0x7db0c8 │ │ │ │ eorscs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ movcc pc, #14090240 @ 0xd70000 │ │ │ │ addpl lr, r2, #569344 @ 0x8b000 │ │ │ │ andeq pc, r0, #33554432 @ 0x2000000 │ │ │ │ - bleq 0x398e24 │ │ │ │ - blcs 0xd7d70 │ │ │ │ + bleq 0x398d64 │ │ │ │ + blcs 0xd7cb0 │ │ │ │ ldrb sp, [sl], r7, lsr #3 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0x95c2e2 │ │ │ │ - blne 0x29b1b0 │ │ │ │ + blx 0xfe15c222 │ │ │ │ + blne 0x29b0f0 │ │ │ │ strb r9, [r8, -r4, lsl #16] │ │ │ │ @ instruction: 0xf01e469b │ │ │ │ @ instruction: 0xf43f0fc0 │ │ │ │ @ instruction: 0xf504af1c │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ - ble 0x6e904c │ │ │ │ + ble 0x6e8f8c │ │ │ │ @ instruction: 0x33b8f8d4 │ │ │ │ strle r0, [r2, #-345] @ 0xfffffea7 │ │ │ │ svcvs 0x0080f41e │ │ │ │ @ instruction: 0x465fd116 │ │ │ │ @ instruction: 0xe6b546bb │ │ │ │ movteq pc, #421 @ 0x1a5 @ │ │ │ │ svclt 0x00982b07 │ │ │ │ @@ -145500,36 +145452,36 @@ │ │ │ │ @ instruction: 0xe69fd4db │ │ │ │ svcvs 0x0080f41e │ │ │ │ mcrge 4, 5, pc, cr2, cr15, {1} @ │ │ │ │ strcs pc, [r0, -fp, asr #8] │ │ │ │ vst4.16 {d14[0],d15[0],d16[0],d17[0]}, [fp], r0 │ │ │ │ @ instruction: 0xf41b2390 │ │ │ │ bicle r4, sp, r0, lsl #31 │ │ │ │ - blcs 0x12db6c8 │ │ │ │ + blcs 0x12db608 │ │ │ │ svcmi 0x0080f41b │ │ │ │ str sp, [sp], r9, asr #3 │ │ │ │ - blx 0xffddacca │ │ │ │ + blx 0xffddac0a │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf56b0 │ │ │ │ + bl 0xfebf55f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], r0, ror #31 │ │ │ │ strmi fp, [r5], -r4, lsl #1 │ │ │ │ @ instruction: 0xf8dc4922 │ │ │ │ stmdavs r9, {r3, r5, r7, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ cdpls 1, 0, cr0, cr8, cr0, {0} │ │ │ │ streq r9, [r4], -r9, lsl #18 │ │ │ │ @ instruction: 0xf8dcd42d │ │ │ │ streq r0, [r0, #344] @ 0x158 │ │ │ │ @ instruction: 0xf50cd42b │ │ │ │ stmvs r4, {r0, r2, r3, r7, ip, lr} │ │ │ │ svclt 0x00a82c00 │ │ │ │ - ble 0x1274ec │ │ │ │ + ble 0x12742c │ │ │ │ strbvs pc, [r0], #964 @ 0x3c4 @ │ │ │ │ - b 0xfe10b180 │ │ │ │ + b 0xfe10b0c0 │ │ │ │ strls r2, [r8], -r4, lsl #9 │ │ │ │ strvs pc, [r0], #1028 @ 0x404 │ │ │ │ stmdbge r8, {r2, r3, r6, lr} │ │ │ │ stmdbgt r3, {r0, r3, sl, ip, pc} │ │ │ │ andeq lr, r3, sp, lsl #17 │ │ │ │ strtmi r4, [r8], -r1, ror #12 │ │ │ │ stc2l 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ @@ -145546,15 +145498,15 @@ │ │ │ │ ldrb r0, [r0, r8, lsl #12] │ │ │ │ @ instruction: 0x43b8f8dc │ │ │ │ streq pc, [r1], #-4 │ │ │ │ vaba.s8 q7, q12, │ │ │ │ svclt 0x0000fba5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5754 │ │ │ │ + bl 0xfebf5694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ pkhtbmi r0, ip, r0, asr #31 │ │ │ │ @ instruction: 0xf50c4605 │ │ │ │ stmdbmi r6!, {r0, r2, r3, r7, sl, ip, lr} │ │ │ │ ldrcc fp, [r0], #-135 @ 0xffffff79 │ │ │ │ mrrcvs 8, 13, pc, r8, cr12 @ │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ @@ -145563,30 +145515,30 @@ │ │ │ │ stc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ addeq lr, r6, ip, lsl #22 │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf8542101 │ │ │ │ @ instruction: 0xf01e4c04 │ │ │ │ @ instruction: 0xf8d06f80 │ │ │ │ vmull.u8 , d7, d12 │ │ │ │ - b 0x145e898 │ │ │ │ + b 0x145e7d8 │ │ │ │ andle r2, r4, r0, lsl #1 │ │ │ │ svceq 0x0002f013 │ │ │ │ @ instruction: 0xf081d124 │ │ │ │ vaddw.u8 q8, q2, d2 │ │ │ │ andls r0, r2, r0, asr #29 │ │ │ │ svclt 0x000c2e00 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr14, {0} │ │ │ │ orrne lr, lr, r1, lsl #21 │ │ │ │ stmdbge r2, {r0, r1, r8, ip, pc} │ │ │ │ stm sp, {r0, r1, r8, fp, lr, pc} │ │ │ │ strbtmi r0, [r1], -r3 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - blmi 0x39e384 │ │ │ │ - blls 0x1f863c │ │ │ │ + blmi 0x39e2c4 │ │ │ │ + blls 0x1f857c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrble r0, [sl], #1407 @ 0x57f │ │ │ │ @@ -145595,61 +145547,61 @@ │ │ │ │ svclt 0x0000fb4b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strpl pc, [sp], r1, lsl #10 │ │ │ │ - blmi 0x17b007c │ │ │ │ + blmi 0x17affbc │ │ │ │ ldrcc fp, [r0], -r9, lsl #1 │ │ │ │ @ instruction: 0xf856460c │ │ │ │ strmi r5, [r7], -r8, lsl #24 │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ vsubw.u8 q8, , d0 │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf891d160 │ │ │ │ - blcs 0xaab6c │ │ │ │ + blcs 0xaaaac │ │ │ │ @ instruction: 0xf8d1d157 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x49f2c4 │ │ │ │ + blcc 0x49f204 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf6492501 │ │ │ │ - vmlal.s q8, d16, d0[2] │ │ │ │ - bl 0x11ef24 │ │ │ │ + vmov.i32 d16, #2048 @ 0x00000800 │ │ │ │ + bl 0x11ee64 │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0x462968d5 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - @ instruction: 0xf856fbd9 │ │ │ │ + @ instruction: 0xf856fc39 │ │ │ │ vmull.u8 , d1, d8 │ │ │ │ - b 0x1876970 │ │ │ │ - blx 0x187e1b8 │ │ │ │ + b 0x18768b0 │ │ │ │ + blx 0x187e0f8 │ │ │ │ svclt 0x0008fc80 │ │ │ │ bicne lr, ip, #323584 @ 0x4f000 │ │ │ │ strmi sp, [r3], -pc │ │ │ │ @ instruction: 0xf8d4b168 │ │ │ │ vst2.32 {d3-d6}, [r3 :256], r8 │ │ │ │ - bcs 0xb708c │ │ │ │ + bcs 0xb6fcc │ │ │ │ @ instruction: 0xf003d142 │ │ │ │ tstmi r6, #1048576 @ 0x100000 │ │ │ │ vmov.i32 , #159 @ 0x0000009f │ │ │ │ - blcs 0xbb49c │ │ │ │ + blcs 0xbb3dc │ │ │ │ @ instruction: 0xf894d163 │ │ │ │ vorr.i32 q11, #234 @ 0x000000ea │ │ │ │ rscseq r1, r6, #0, 12 │ │ │ │ @ instruction: 0xf8d4b91d │ │ │ │ @ instruction: 0x07d22230 │ │ │ │ stmdbge r4, {r1, r4, r5, sl, ip, lr, pc} │ │ │ │ movwvs lr, #18893 @ 0x49cd │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ stm sp, {r0, r1, r8, fp, lr, pc} │ │ │ │ strtmi r0, [r1], -r3 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ - blmi 0xc9e288 │ │ │ │ - blls 0x278738 │ │ │ │ + blmi 0xc9e1c8 │ │ │ │ + blls 0x278678 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r5, r0, lsl #6 │ │ │ │ andlt r4, r9, r8, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -145672,80 +145624,80 @@ │ │ │ │ subeq sp, r9, r7, lsr #10 │ │ │ │ @ instruction: 0xf504d5bf │ │ │ │ @ instruction: 0xf8d25280 │ │ │ │ @ instruction: 0xf4122398 │ │ │ │ @ instruction: 0xd1b86f60 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7ff9303 │ │ │ │ - blls 0x19d718 │ │ │ │ + blls 0x19d658 │ │ │ │ lslsle r2, r0, #16 │ │ │ │ movwvs pc, #1155 @ 0x483 @ │ │ │ │ vabdl.u8 q15, d19, d29 │ │ │ │ bicseq r4, fp, r0, lsl #7 │ │ │ │ @ instruction: 0xf1bce79f │ │ │ │ adcle r0, r6, r0, lsl #30 │ │ │ │ @ instruction: 0xf504e7ec │ │ │ │ @ instruction: 0xf8d35380 │ │ │ │ vst2.32 {d3-d6}, [r3 :64], r8 │ │ │ │ tstmi r3, #96, 6 @ 0x80000001 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ bicseq r2, fp, r0, lsl #6 │ │ │ │ cmpeq r2, #37486592 @ 0x23c0000 │ │ │ │ bfi sp, r7, #11, #19 │ │ │ │ - blx 0xfe1dafa8 │ │ │ │ + blx 0xfe1daee8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ addpl pc, sp, #0, 10 │ │ │ │ andscc r4, r0, #3145728 @ 0x300000 │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ ldrdle r0, [sl], -r0 @ │ │ │ │ strle r0, [r7], #-274 @ 0xfffffeee │ │ │ │ @ instruction: 0x03b8f8d3 │ │ │ │ @ instruction: 0xf00043c0 │ │ │ │ andcs r0, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf59c0 │ │ │ │ + bl 0xfebf5900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fd0 │ │ │ │ - blmi 0xef4200 │ │ │ │ + blmi 0xef4140 │ │ │ │ ldrcc fp, [r0], -r7, lsl #1 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8564604 │ │ │ │ vmull.u8 , d5, d8 │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf890d14a │ │ │ │ - blcs 0xaad1c │ │ │ │ + blcs 0xaac5c │ │ │ │ @ instruction: 0xf8d0d13e │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x49f474 │ │ │ │ + blcc 0x49f3b4 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf6492501 │ │ │ │ - vmlal.s q8, d16, d0[2] │ │ │ │ - bl 0x11f0d4 │ │ │ │ + vmov.i32 d16, #2048 @ 0x00000800 │ │ │ │ + bl 0x11f014 │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0x462968d5 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - @ instruction: 0x4629fedf │ │ │ │ + qasxmi pc, r9, pc @ │ │ │ │ strtmi r4, [r0], -r7, lsl #12 │ │ │ │ - @ instruction: 0xff0ef7b0 │ │ │ │ + @ instruction: 0xff6ef7b0 │ │ │ │ @ instruction: 0x314cf894 │ │ │ │ @ instruction: 0xf856bbc3 │ │ │ │ cdpge 12, 0, cr3, cr3, cr8, {0} │ │ │ │ @ instruction: 0x4621463a │ │ │ │ svcvc 0x0000f413 │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7ffd01d │ │ │ │ @ instruction: 0xf504fe87 │ │ │ │ - blmi 0x77bae4 │ │ │ │ + blmi 0x77ba24 │ │ │ │ muleq r3, r6, r8 │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ - blls 0x1f88b8 │ │ │ │ + blls 0x1f87f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1280300 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @@ -145759,80 +145711,80 @@ │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stcpl 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ @ instruction: 0xf00543ed │ │ │ │ ldr r0, [sl, r1, lsl #10]! │ │ │ │ andls sl, r0, r3, lsl #28 │ │ │ │ @ instruction: 0x462a463b │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xfecdc8a6 │ │ │ │ + blx 0xfecdc7e6 │ │ │ │ vabd.s8 q7, q12, │ │ │ │ svclt 0x0000f9f1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5abc │ │ │ │ + bl 0xfebf59fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xc22844 │ │ │ │ + blmi 0xc22784 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf3c5689d │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf890d13d │ │ │ │ - bllt 0xfeb6ae14 │ │ │ │ + bllt 0xfeb6ad54 │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x32d530 │ │ │ │ + blcs 0x32d470 │ │ │ │ strcs fp, [r1, #-3983] @ 0xfffff071 │ │ │ │ - sbceq pc, r8, #76546048 @ 0x4900000 │ │ │ │ + andseq pc, r8, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmvs r5, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - mcr2 7, 3, pc, cr4, cr0, {5} @ │ │ │ │ + mcr2 7, 6, pc, cr4, cr0, {5} @ │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - @ instruction: 0x4621fe93 │ │ │ │ + @ instruction: 0x4621fef3 │ │ │ │ strtvc pc, [r8], #1284 @ 0x504 │ │ │ │ ldrtmi r4, [r2], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7ff4668 │ │ │ │ - blmi 0x61e174 │ │ │ │ + blmi 0x61e0b4 │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ - blls 0x17899c │ │ │ │ + blls 0x1788dc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle ip, r0, lsl #6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdpl pc, [r8, #-128] @ 0xffffff80 │ │ │ │ streq pc, [r1, #965] @ 0x3c5 │ │ │ │ @ instruction: 0xf8d0e7d4 │ │ │ │ - blcs 0xada60 │ │ │ │ + blcs 0xad9a0 │ │ │ │ @ instruction: 0xf8d0d1d0 │ │ │ │ - bl 0xadac8 │ │ │ │ + bl 0xada08 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ mvnmi r5, #4, 24 @ 0x400 │ │ │ │ streq pc, [r1, #-5] │ │ │ │ vabd.s8 q7, q12, q3 │ │ │ │ svclt 0x0000f98b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5b88 │ │ │ │ + bl 0xfebf5ac8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x662910 │ │ │ │ + blmi 0x662850 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7b00300 │ │ │ │ - @ instruction: 0x4629fe19 │ │ │ │ + @ instruction: 0x4629fe79 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ - mcr2 7, 2, pc, cr8, cr0, {5} @ │ │ │ │ + mcr2 7, 5, pc, cr8, cr0, {5} @ │ │ │ │ @ instruction: 0xf5044621 │ │ │ │ strmi r7, [r3], -r8, lsr #9 │ │ │ │ @ instruction: 0x46684632 │ │ │ │ stc2l 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ stm r4, {r8} │ │ │ │ ldmdavs sl, {r0, r1} │ │ │ │ @@ -145843,75 +145795,75 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q4, q8 │ │ │ │ svclt 0x0000f953 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5bf8 │ │ │ │ + bl 0xfebf5b38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xc22980 │ │ │ │ + blmi 0xc228c0 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf3c5689d │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf890d13d │ │ │ │ - bllt 0xfeb6af50 │ │ │ │ + bllt 0xfeb6ae90 │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x32d66c │ │ │ │ + blcs 0x32d5ac │ │ │ │ strcs fp, [r1, #-3983] @ 0xfffff071 │ │ │ │ - sbceq pc, r8, #76546048 @ 0x4900000 │ │ │ │ + andseq pc, r8, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmvs r5, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - stc2l 7, cr15, [r6, #704] @ 0x2c0 │ │ │ │ + mcr2 7, 1, pc, cr6, cr0, {5} @ │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - @ instruction: 0x4621fdf5 │ │ │ │ + @ instruction: 0x4621fe55 │ │ │ │ strtvc pc, [r8], #1284 @ 0x504 │ │ │ │ ldrtmi r4, [r2], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7ff4668 │ │ │ │ - blmi 0x61e1a0 │ │ │ │ + blmi 0x61e0e0 │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ - blls 0x178ad8 │ │ │ │ + blls 0x178a18 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle ip, r0, lsl #6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdpl pc, [r8, #-128] @ 0xffffff80 │ │ │ │ streq pc, [r1, #965] @ 0x3c5 │ │ │ │ @ instruction: 0xf8d0e7d4 │ │ │ │ - blcs 0xadb9c │ │ │ │ + blcs 0xadadc │ │ │ │ @ instruction: 0xf8d0d1d0 │ │ │ │ - bl 0xadc04 │ │ │ │ + bl 0xadb44 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ mvnmi r5, #4, 24 @ 0x400 │ │ │ │ streq pc, [r1, #-5] │ │ │ │ vabd.s8 q7, q12, q3 │ │ │ │ svclt 0x0000f8ed │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5cc4 │ │ │ │ + bl 0xfebf5c04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x662a4c │ │ │ │ + blmi 0x66298c │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7b00300 │ │ │ │ - @ instruction: 0x4629fd7b │ │ │ │ + @ instruction: 0x4629fddb │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ - stc2 7, cr15, [sl, #704]! @ 0x2c0 │ │ │ │ + mcr2 7, 0, pc, cr10, cr0, {5} @ │ │ │ │ @ instruction: 0xf5044621 │ │ │ │ strmi r7, [r3], -r8, lsr #9 │ │ │ │ @ instruction: 0x46684632 │ │ │ │ stc2 7, cr15, [r4, #1020] @ 0x3fc │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ stm r4, {r8} │ │ │ │ ldmdavs sl, {r0, r1} │ │ │ │ @@ -145922,29 +145874,29 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q4, q8 │ │ │ │ svclt 0x0000f8b5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5d34 │ │ │ │ + bl 0xfebf5c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x6a2a7c │ │ │ │ + blmi 0x6a29bc │ │ │ │ strmi fp, [r4], -r7, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ cdpge 3, 0, cr0, cr2, cr0, {0} │ │ │ │ - stc2l 7, cr15, [r2, #-704] @ 0xfffffd40 │ │ │ │ + stc2 7, cr15, [r2, #704]! @ 0x2c0 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - @ instruction: 0x4621fd71 │ │ │ │ + @ instruction: 0x4621fdd1 │ │ │ │ strtvc pc, [r8], #1284 @ 0x504 │ │ │ │ @ instruction: 0x462a463b │ │ │ │ ldrtmi r9, [r0], -r0 │ │ │ │ - blx 0x145cb68 │ │ │ │ + blx 0x145caa8 │ │ │ │ ldm r6, {r0, r1, r3, r8, r9, fp, lr} │ │ │ │ stm r4, {r0, r1} │ │ │ │ ldmdavs sl, {r0, r1} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -145959,90 +145911,90 @@ │ │ │ │ andgt pc, r2, r0, lsl fp @ │ │ │ │ vpadd.i d15, d3, d1 │ │ │ │ tstpcs r3, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4c12ea4f │ │ │ │ - blx 0x88bfc8 │ │ │ │ + blx 0x88bf08 │ │ │ │ stceq 14, cr15, [r0], {128} @ 0x80 │ │ │ │ - blx 0xfe8cb61a │ │ │ │ - blx 0xffc21c06 │ │ │ │ + blx 0xfe8cb55a │ │ │ │ + blx 0xffc21b46 │ │ │ │ stceq 12, cr0, [sl], {2} │ │ │ │ vnmlami.f32 s28, s6, s30 │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ - blx 0xfe94b652 │ │ │ │ - blx 0xffba6422 │ │ │ │ + blx 0xfe94b592 │ │ │ │ + blx 0xffba6362 │ │ │ │ andcs r1, r0, #3, 28 @ 0x30 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ sbclt fp, r0, #212, 4 @ 0x4000000d │ │ │ │ @ instruction: 0x0c04ebb0 │ │ │ │ stmdbne r0, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ strcs pc, [r7], #-962 @ 0xfffffc3e │ │ │ │ @ instruction: 0xf1c0bf48 │ │ │ │ vmull.u8 q8, d14, d0 │ │ │ │ - blne 0x1e6c34 │ │ │ │ + blne 0x1e6b74 │ │ │ │ stmdbne r0, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ strmi pc, [r7], #-962 @ 0xfffffc3e │ │ │ │ submi fp, r5, #72, 30 @ 0x120 │ │ │ │ andmi pc, r7, lr, asr #7 │ │ │ │ - blne 0x1efedc │ │ │ │ + blne 0x1efe1c │ │ │ │ stmdbne r0, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ vnmlavs.f32 s28, s28, s30 │ │ │ │ andsvs lr, r2, #323584 @ 0x4f000 │ │ │ │ submi fp, r5, #72, 30 @ 0x120 │ │ │ │ streq lr, [r2], #-3006 @ 0xfffff442 │ │ │ │ andeq lr, r5, ip, lsl #22 │ │ │ │ ldrmi fp, [r6], #3912 @ 0xf48 │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ svclt 0x0048b2ca │ │ │ │ streq pc, [r0], #-462 @ 0xfffffe32 │ │ │ │ - bl 0xfed2fcd8 │ │ │ │ + bl 0xfed2fc18 │ │ │ │ svclt 0x0048040c │ │ │ │ vmls.i q10, , d2[4] │ │ │ │ svclt 0x00482c07 │ │ │ │ vmov.i32 q10, #37888 @ 0x00009400 │ │ │ │ strtmi r2, [r0], #-519 @ 0xfffffdf9 │ │ │ │ streq lr, [ip], #-2994 @ 0xfffff44e │ │ │ │ strbtmi fp, [r2], #-3912 @ 0xfffff0b8 │ │ │ │ stcmi 3, cr15, [r7], {195} @ 0xc3 │ │ │ │ subsmi fp, r4, #72, 30 @ 0x120 │ │ │ │ andmi pc, r7, #67108867 @ 0x4000003 │ │ │ │ - bl 0xfed2fd04 │ │ │ │ - b 0x145fcb8 │ │ │ │ + bl 0xfed2fc44 │ │ │ │ + b 0x145fbf8 │ │ │ │ svclt 0x00486111 │ │ │ │ - b 0x146fe18 │ │ │ │ + b 0x146fd58 │ │ │ │ svclt 0x00486313 │ │ │ │ - bne 0xff32f5e8 │ │ │ │ + bne 0xff32f528 │ │ │ │ svclt 0x00444420 │ │ │ │ submi r1, sl, #13172736 @ 0xc90000 │ │ │ │ bfine r4, r0, (invalid: 8:1) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ - blx 0x88c0f4 │ │ │ │ + blx 0x88c034 │ │ │ │ addslt pc, r4, #128, 28 @ 0x800 │ │ │ │ @ instruction: 0x0c04ebbe │ │ │ │ andsmi lr, r0, pc, asr #20 │ │ │ │ strtmi fp, [r6], #3912 @ 0xf48 │ │ │ │ andsmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf1cebf48 │ │ │ │ - bne 0xfe1a1cd0 │ │ │ │ + bne 0xfe1a1c10 │ │ │ │ stmne r0, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ svclt 0x0048b28a │ │ │ │ stceq 2, cr4, [r9], {68} @ 0x44 │ │ │ │ andeq lr, r4, ip, lsl #22 │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ streq lr, [ip], #-2994 @ 0xfffff44e │ │ │ │ tstmi r3, #323584 @ 0x4f000 │ │ │ │ strbtmi fp, [r2], #-3908 @ 0xfffff0bc │ │ │ │ - bne 0xff32f644 │ │ │ │ + bne 0xff32f584 │ │ │ │ stmiane r9, {r3, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ svclt 0x00484420 │ │ │ │ ldrmi r4, [r0], #-586 @ 0xfffffdb6 │ │ │ │ andcs r1, r0, #50593792 @ 0x3040000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldc2 11, cr15, [r3], #-68 @ 0xffffffbc @ │ │ │ │ @@ -146063,80 +146015,80 @@ │ │ │ │ tstmi r1, ip, asr #20 │ │ │ │ andeq pc, pc, pc, ror #6 │ │ │ │ andsmi lr, r3, r0, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stc2 10, cr15, [r0], {31} @ │ │ │ │ - blx 0x88c168 │ │ │ │ + blx 0x88c0a8 │ │ │ │ stceq 14, cr15, [r0], {130} @ 0x82 │ │ │ │ - blx 0xfeba1dba │ │ │ │ - blx 0xfe8d25ae │ │ │ │ + blx 0xfeba1cfa │ │ │ │ + blx 0xfe8d24ee │ │ │ │ addlt r0, sl, #536870912 @ 0x20000000 │ │ │ │ - blx 0x861da0 │ │ │ │ - b 0x13ddfb0 │ │ │ │ - blx 0x86ed84 │ │ │ │ + blx 0x861ce0 │ │ │ │ + b 0x13ddef0 │ │ │ │ + blx 0x86ecc4 │ │ │ │ ldceq 12, cr15, [fp], {131} @ 0x83 │ │ │ │ @ instruction: 0x2c0cfba2 │ │ │ │ movwne pc, #15265 @ 0x3ba1 @ │ │ │ │ - b 0x114b7dc │ │ │ │ + b 0x114b71c │ │ │ │ andcs r4, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stc2 10, cr15, [r0], {31} @ │ │ │ │ - b 0x148c1ac │ │ │ │ + b 0x148c0ec │ │ │ │ ldceq 14, cr4, [r0], {16} │ │ │ │ - blx 0xfec4b7fe │ │ │ │ - blx 0xfebd6dba │ │ │ │ + blx 0xfec4b73e │ │ │ │ + blx 0xfebd6cfa │ │ │ │ stceq 2, cr12, [sl], {2} │ │ │ │ vhsub.u32 d27, d31, d9 │ │ │ │ - b 0x1422600 │ │ │ │ - b 0x146ee38 │ │ │ │ + b 0x1422540 │ │ │ │ + b 0x146ed78 │ │ │ │ addslt r4, fp, #4864 @ 0x1300 │ │ │ │ @ instruction: 0x2c0cfba2 │ │ │ │ movwne pc, #15265 @ 0x3ba1 @ │ │ │ │ andeq pc, pc, #-1140850687 @ 0xbc000001 │ │ │ │ tstmi r1, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dcf5e │ │ │ │ - blx 0x4f081e │ │ │ │ - blx 0x4db2be │ │ │ │ - blx 0x4a32be │ │ │ │ + blx 0x1dce9e │ │ │ │ + blx 0x4f075e │ │ │ │ + blx 0x4db1fe │ │ │ │ + blx 0x4a31fe │ │ │ │ tstcs r0, r2 │ │ │ │ andeq pc, r3, ip, lsl fp @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0x148c24c │ │ │ │ - blx 0x871e54 │ │ │ │ + b 0x148c18c │ │ │ │ + blx 0x871d94 │ │ │ │ ldceq 14, cr15, [r9], {129} @ 0x81 │ │ │ │ stceq 2, cr11, [r0], {132} @ 0x84 │ │ │ │ - blx 0x10b88a │ │ │ │ + blx 0x10b7ca │ │ │ │ addslt pc, r1, #12, 24 @ 0xc00 │ │ │ │ - blx 0xe1e6e │ │ │ │ + blx 0xe1dae │ │ │ │ tstcs r0, r4, lsl #24 │ │ │ │ andgt pc, r0, r2, lsl #22 │ │ │ │ andeq pc, lr, r3, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ - blls 0x136044 │ │ │ │ - ldrbteq pc, [pc], #2 @ 0x9ee48 @ │ │ │ │ + blls 0x135f84 │ │ │ │ + ldrbteq pc, [pc], #2 @ 0x9ed88 @ │ │ │ │ cdpmi 3, 0, cr15, cr7, cr2, {6} │ │ │ │ andseq r0, r8, #69632 @ 0x11000 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4320b280 │ │ │ │ - b 0x10a16cc │ │ │ │ + b 0x10a160c │ │ │ │ andseq r6, r4, #4 │ │ │ │ - ldrbteq pc, [pc], #-1028 @ 0x9ee64 @ │ │ │ │ + ldrbteq pc, [pc], #-1028 @ 0x9eda4 @ │ │ │ │ rsbsmi pc, pc, #3 │ │ │ │ - beq 0x7afaec │ │ │ │ + beq 0x7afa2c │ │ │ │ cmnpmi pc, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x007ff410 │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ tstne r0, #323584 @ 0x4f000 │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ tsteq r2, r1, asr #20 │ │ │ │ @@ -146160,121 +146112,121 @@ │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ rscseq pc, pc, #0 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf4102200 │ │ │ │ - b 0x1162ce8 │ │ │ │ + b 0x1162c28 │ │ │ │ svclt 0x000c1382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svcmi 0x007ff010 │ │ │ │ orrcs lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf4112200 │ │ │ │ - b 0x1172d04 │ │ │ │ + b 0x1172c44 │ │ │ │ @ instruction: 0xf0013382 │ │ │ │ - blx 0xfed1fb0c │ │ │ │ - b 0x149b91c │ │ │ │ - b 0x1163860 │ │ │ │ + blx 0xfed1fa4c │ │ │ │ + b 0x149b85c │ │ │ │ + b 0x11637a0 │ │ │ │ svclt 0x000c4382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ cdpeq 2, 0, cr2, cr12, cr0, {0} │ │ │ │ orrvs lr, r2, #274432 @ 0x43000 │ │ │ │ andmi pc, r0, #1 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1167744 │ │ │ │ + b 0x1167684 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf5009b00 │ │ │ │ addslt r5, r0, #128, 24 @ 0x8000 │ │ │ │ - b 0x10a1fc4 │ │ │ │ + b 0x10a1f04 │ │ │ │ @ instruction: 0xf4104003 │ │ │ │ - b 0x1462d64 │ │ │ │ - b 0x146f370 │ │ │ │ - b 0x10e3bb0 │ │ │ │ - b 0x146f3bc │ │ │ │ + b 0x1462ca4 │ │ │ │ + b 0x146f2b0 │ │ │ │ + b 0x10e3af0 │ │ │ │ + b 0x146f2fc │ │ │ │ @ instruction: 0xf0024210 │ │ │ │ @ instruction: 0xf0030280 │ │ │ │ - b 0x115fba0 │ │ │ │ - b 0x145fb8c │ │ │ │ + b 0x115fae0 │ │ │ │ + b 0x145facc │ │ │ │ vst1.8 {d1-d4}, [r2], r1 │ │ │ │ - b 0x117778c │ │ │ │ - b 0x145fb98 │ │ │ │ + b 0x11776cc │ │ │ │ + b 0x145fad8 │ │ │ │ vst1.8 {d2-d5}, [r2 :64], r1 │ │ │ │ - b 0x116f798 │ │ │ │ + b 0x116f6d8 │ │ │ │ @ instruction: 0xf0000302 │ │ │ │ - blx 0xfed1fb9c │ │ │ │ - b 0x149b9ac │ │ │ │ - b 0x11638f0 │ │ │ │ + blx 0xfed1fadc │ │ │ │ + b 0x149b8ec │ │ │ │ + b 0x1163830 │ │ │ │ svclt 0x000c0382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff411 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcs lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x11677d0 │ │ │ │ + b 0x1167710 │ │ │ │ @ instruction: 0xf8cc3382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xfed4c3e4 │ │ │ │ + blx 0xfed4c324 │ │ │ │ stmdbls r1, {r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ movwmi pc, #1 @ │ │ │ │ - b 0x1170838 │ │ │ │ - b 0x146be34 │ │ │ │ - blx 0xfecf2848 │ │ │ │ + b 0x1170778 │ │ │ │ + b 0x146bd74 │ │ │ │ + blx 0xfecf2788 │ │ │ │ vst1.32 {d15-d18}, [lr], r1 │ │ │ │ - b 0x1172808 │ │ │ │ + b 0x1172748 │ │ │ │ ldmdbeq r2, {r1, r2, r3, r8, r9}^ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dd196 │ │ │ │ - b 0x148c424 │ │ │ │ + blx 0x1dd0d6 │ │ │ │ + b 0x148c364 │ │ │ │ @ instruction: 0xf5002c02 │ │ │ │ @ instruction: 0xf0025e80 │ │ │ │ vst4. {d0-d3}, [ip :256] │ │ │ │ - blx 0xfeca2230 │ │ │ │ - b 0x13dbe38 │ │ │ │ - blx 0xfef9f03c │ │ │ │ + blx 0xfeca2170 │ │ │ │ + b 0x13dbd78 │ │ │ │ + blx 0xfef9ef7c │ │ │ │ vmull.u8 , d18, d12 │ │ │ │ ldmdbeq fp, {r0, r1, r2, r8, lr}^ │ │ │ │ - b 0x1461890 │ │ │ │ + b 0x14617d0 │ │ │ │ @ instruction: 0xf4021c5c │ │ │ │ orrseq r0, fp, pc, ror r2 │ │ │ │ orrcc lr, ip, #274432 @ 0x43000 │ │ │ │ stc2 10, cr15, [r1], {177} @ 0xb1 @ │ │ │ │ - blx 0xfed2fca0 │ │ │ │ - b 0x149ba68 │ │ │ │ + blx 0xfed2fbe0 │ │ │ │ + b 0x149b9a8 │ │ │ │ ldmdbeq r2, {r2, r3, r4, r6, sl, fp, ip}^ │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dd1f2 │ │ │ │ + blx 0x1dd132 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldceq 2, cr11, [r1], {144} @ 0x90 │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ @ instruction: 0xf281fab1 │ │ │ │ ldmdbeq r2, {r0, r1, r3, r4, r6, r8, fp}^ │ │ │ │ - b 0x115ff00 │ │ │ │ + b 0x115fe40 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldrmi r2, [r0], -r0, lsl #2 │ │ │ │ @@ -146283,58 +146235,58 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ vqsub.u8 , q1, q0 │ │ │ │ vcgt.u8 d18, d2, d7 │ │ │ │ addlt r4, r0, #-1073741823 @ 0xc0000001 │ │ │ │ - b 0x10a4920 │ │ │ │ + b 0x10a4860 │ │ │ │ addlt r4, r9, #3 │ │ │ │ tstmi r2, r1, asr #20 │ │ │ │ - beq 0x18c4e4 │ │ │ │ + beq 0x18c424 │ │ │ │ @ instruction: 0xf0030c02 │ │ │ │ vst2.32 {d0-d3}, [r2], r0 │ │ │ │ - b 0x186f8f0 │ │ │ │ - b 0x1172938 │ │ │ │ - b 0x145fd00 │ │ │ │ + b 0x186f830 │ │ │ │ + b 0x1172878 │ │ │ │ + b 0x145fc40 │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x115f900 │ │ │ │ + b 0x115f840 │ │ │ │ addlt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4bb50 │ │ │ │ - b 0x149bb34 │ │ │ │ - b 0x1163a78 │ │ │ │ + blx 0xfed4ba90 │ │ │ │ + b 0x149ba74 │ │ │ │ + b 0x11639b8 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x116f938 │ │ │ │ + b 0x116f878 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1dd2ce │ │ │ │ + blx 0x1dd20e │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldrne fp, [r1], #-528 @ 0xfffffdf0 │ │ │ │ movwmi pc, #2 @ │ │ │ │ @ instruction: 0xf280fab0 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi pc, r0, #33554432 @ 0x2000000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1167984 │ │ │ │ + b 0x11678c4 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf00217d1 │ │ │ │ @ instruction: 0xf5004c00 │ │ │ │ ldrmi r5, [r0], -r0, lsl #7 │ │ │ │ @@ -146342,163 +146294,163 @@ │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ addvc lr, r2, #76, 20 @ 0x4c000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ - bls 0x1763c4 │ │ │ │ - ldrbteq pc, [pc], #3 @ 0x9f1c8 @ │ │ │ │ + bls 0x176304 │ │ │ │ + ldrbteq pc, [pc], #3 @ 0x9f108 @ │ │ │ │ vnmlavs.f32 s28, s6, s30 │ │ │ │ smlabtmi r7, r3, r3, pc @ │ │ │ │ addlt r0, r0, #16, 4 │ │ │ │ - beq 0x5afe58 │ │ │ │ + beq 0x5afd98 │ │ │ │ andvs lr, r4, r0, asr #20 │ │ │ │ vst1.8 {d0-d3}, [r4 :64], ip │ │ │ │ @ instruction: 0xf002047f │ │ │ │ @ instruction: 0x4320437f │ │ │ │ vst1.8 {d0-d1}, [r4 :64], r4 │ │ │ │ @ instruction: 0xf410427f │ │ │ │ - b 0x1172ff0 │ │ │ │ - b 0x145fe00 │ │ │ │ - b 0x1163a3c │ │ │ │ + b 0x1172f30 │ │ │ │ + b 0x145fd40 │ │ │ │ + b 0x116397c │ │ │ │ @ instruction: 0xf002430e │ │ │ │ - b 0x10dfa24 │ │ │ │ - b 0x145f614 │ │ │ │ + b 0x10df964 │ │ │ │ + b 0x145f554 │ │ │ │ @ instruction: 0xf0032310 │ │ │ │ - b 0x1120010 │ │ │ │ - b 0x145fa20 │ │ │ │ + b 0x111ff50 │ │ │ │ + b 0x145f960 │ │ │ │ vst2.8 {d3-d6}, [r3 :64], r0 │ │ │ │ - b 0x1137e1c │ │ │ │ - b 0x145fa2c │ │ │ │ + b 0x1137d5c │ │ │ │ + b 0x145f96c │ │ │ │ vst2.8 {d4-d7}, [r3 :64], r0 │ │ │ │ - b 0x112fe28 │ │ │ │ - b 0x145fa38 │ │ │ │ + b 0x112fd68 │ │ │ │ + b 0x145f978 │ │ │ │ vst2.8 {d3-d6}, [r3], r1 │ │ │ │ - b 0x1127e34 │ │ │ │ - b 0x145fa44 │ │ │ │ + b 0x1127d74 │ │ │ │ + b 0x145f984 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x111fe40 │ │ │ │ - b 0x145fa50 │ │ │ │ + b 0x111fd80 │ │ │ │ + b 0x145f990 │ │ │ │ @ instruction: 0xf0031301 │ │ │ │ - b 0x1137e4c │ │ │ │ + b 0x1137d8c │ │ │ │ @ instruction: 0xf0000203 │ │ │ │ - blx 0xfed60250 │ │ │ │ - b 0x149c064 │ │ │ │ - b 0x1123fa8 │ │ │ │ + blx 0xfed60190 │ │ │ │ + b 0x149bfa4 │ │ │ │ + b 0x1123ee8 │ │ │ │ svclt 0x000c0283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff410 │ │ │ │ addne lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf0102300 │ │ │ │ - b 0x1133074 │ │ │ │ + b 0x1132fb4 │ │ │ │ svclt 0x000c2283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff411 │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ mvnseq pc, #1 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x11230a0 │ │ │ │ + b 0x1122fe0 │ │ │ │ svclt 0x000c5283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ - b 0x1122ae0 │ │ │ │ + b 0x1122a20 │ │ │ │ @ instruction: 0xf0016283 │ │ │ │ - b 0x112feb8 │ │ │ │ + b 0x112fdf8 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf5009a01 │ │ │ │ addslt r5, r8, #128, 24 @ 0x8000 │ │ │ │ - b 0x10a2324 │ │ │ │ + b 0x10a2264 │ │ │ │ @ instruction: 0xf4104002 │ │ │ │ - b 0x14630e4 │ │ │ │ - b 0x146f6f0 │ │ │ │ - b 0x10e3b30 │ │ │ │ - b 0x146f740 │ │ │ │ + b 0x1463024 │ │ │ │ + b 0x146f630 │ │ │ │ + b 0x10e3a70 │ │ │ │ + b 0x146f680 │ │ │ │ @ instruction: 0xf0034310 │ │ │ │ @ instruction: 0xf0020380 │ │ │ │ - b 0x111fb20 │ │ │ │ - b 0x145fb10 │ │ │ │ + b 0x111fa60 │ │ │ │ + b 0x145fa50 │ │ │ │ vst2.8 {d1-d4}, [r3], r1 │ │ │ │ - b 0x1137f0c │ │ │ │ - b 0x145fb1c │ │ │ │ + b 0x1137e4c │ │ │ │ + b 0x145fa5c │ │ │ │ vst2.8 {d2-d5}, [r3 :64], r1 │ │ │ │ - b 0x112ff18 │ │ │ │ + b 0x112fe58 │ │ │ │ @ instruction: 0xf0000203 │ │ │ │ - blx 0xfed6031c │ │ │ │ - b 0x149c130 │ │ │ │ - b 0x1124074 │ │ │ │ + blx 0xfed6025c │ │ │ │ + b 0x149c070 │ │ │ │ + b 0x1123fb4 │ │ │ │ svclt 0x000c0283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addne lr, r3, #270336 @ 0x42000 │ │ │ │ mvnseq pc, #1 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcs lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1127f50 │ │ │ │ + b 0x1127e90 │ │ │ │ @ instruction: 0xf8cc3283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xfed8c764 │ │ │ │ + blx 0xfed8c6a4 │ │ │ │ stmdbls r2, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ andmi pc, r0, #1 │ │ │ │ - b 0x1130bd8 │ │ │ │ - b 0x146bdb4 │ │ │ │ + b 0x1130b18 │ │ │ │ + b 0x146bcf4 │ │ │ │ @ instruction: 0xf40e4e13 │ │ │ │ - b 0x1132b84 │ │ │ │ - blx 0xfecdffc0 │ │ │ │ + b 0x1132ac4 │ │ │ │ + blx 0xfecdff00 │ │ │ │ ldmdbeq r2, {r0, r7, r9, ip, sp, lr, pc}^ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dd516 │ │ │ │ - b 0x148c7a4 │ │ │ │ + blx 0x1dd456 │ │ │ │ + b 0x148c6e4 │ │ │ │ @ instruction: 0xf5002c03 │ │ │ │ @ instruction: 0xf0035e80 │ │ │ │ vst4. {d0-d3}, [ip :256] │ │ │ │ - blx 0xfeca25b0 │ │ │ │ - b 0x10dbdb8 │ │ │ │ - blx 0xfef9f3ec │ │ │ │ + blx 0xfeca24f0 │ │ │ │ + b 0x10dbcf8 │ │ │ │ + blx 0xfef9f32c │ │ │ │ vmull.u8 , d19, d12 │ │ │ │ ldmdbeq r2, {r0, r1, r2, r8, lr}^ │ │ │ │ - b 0x1462c34 │ │ │ │ + b 0x1462b74 │ │ │ │ orrseq r1, r2, ip, asr ip │ │ │ │ addcc lr, ip, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r1], {177} @ 0xb1 @ │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ - b 0x1121950 │ │ │ │ - b 0x1133e18 │ │ │ │ + b 0x1121890 │ │ │ │ + b 0x1133d58 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldceq 2, cr11, [r9], {152} @ 0x98 │ │ │ │ @ instruction: 0xf280fab0 │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ ldmdbeq fp, {r1, r4, r6, r8, fp}^ │ │ │ │ - b 0x112025c │ │ │ │ + b 0x112019c │ │ │ │ @ instruction: 0xf8cc7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf283fab3 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ @@ -146507,18 +146459,18 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ addpl pc, r0, #0, 10 │ │ │ │ vqsub.u8 , , q4 │ │ │ │ @ instruction: 0xf3432c07 │ │ │ │ addlt r4, r0, #-1073741823 @ 0xc0000001 │ │ │ │ - b 0x10a4cc4 │ │ │ │ + b 0x10a4c04 │ │ │ │ addlt r4, r9, #12 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ - beq 0x18c864 │ │ │ │ + beq 0x18c7a4 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ orreq pc, r0, #3 │ │ │ │ stcmi 4, cr15, [r0], {12} │ │ │ │ @ instruction: 0x4e11ea5f │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ stceq 4, cr15, [r0], {12} │ │ │ │ @@ -146536,15 +146488,15 @@ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ stcmi 0, cr15, [r0], {1} │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ - b 0x11624cc │ │ │ │ + b 0x116240c │ │ │ │ @ instruction: 0xf8c2738c │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ @@ -146553,15 +146505,15 @@ │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r3, #270336 @ 0x42000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi pc, r0, #33554432 @ 0x2000000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1167d10 │ │ │ │ + b 0x1167c50 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf00317d9 │ │ │ │ @ instruction: 0xf5004c00 │ │ │ │ ldrmi r5, [r8], -r0, lsl #5 │ │ │ │ @@ -146584,35 +146536,35 @@ │ │ │ │ tstcs r0, r1, lsl #12 │ │ │ │ vsli.64 d20, d22, #12 │ │ │ │ vmull.p8 q10, d5, d7 │ │ │ │ svclt 0x00084607 │ │ │ │ rsbsmi pc, pc, r0, asr #8 │ │ │ │ ldrmi r0, [r6, #3629]! @ 0xe2d │ │ │ │ @ instruction: 0xf440bf08 │ │ │ │ - bl 0xfeddf788 │ │ │ │ + bl 0xfeddf6c8 │ │ │ │ sbcslt r6, sp, #28, 30 @ 0x70 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf040bf08 │ │ │ │ strbmi r4, [r5, #-127]! @ 0xffffff81 │ │ │ │ mvnscs fp, r8, lsl #30 │ │ │ │ strcs pc, [r7, #-963] @ 0xfffffc3d │ │ │ │ stccs 3, cr15, [r7], {196} @ 0xc4 │ │ │ │ vmls.f q10, , d1[5] │ │ │ │ vabal.u8 q10, d4, d7 │ │ │ │ svclt 0x00084c07 │ │ │ │ cmnpmi pc, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ strbmi r0, [r5, #-3620]! @ 0xfffff1dc │ │ │ │ @ instruction: 0xf441bf08 │ │ │ │ - bl 0xfed9fbc0 │ │ │ │ - b 0x147b214 │ │ │ │ - b 0x146420c │ │ │ │ + bl 0xfed9fb00 │ │ │ │ + b 0x147b154 │ │ │ │ + b 0x146414c │ │ │ │ @ instruction: 0xf0042410 │ │ │ │ @ instruction: 0xf0030480 │ │ │ │ - b 0x11601f8 │ │ │ │ - b 0x14601ec │ │ │ │ + b 0x1160138 │ │ │ │ + b 0x146012c │ │ │ │ vst3.8 {d3-d5}, [r4 :64], r0 │ │ │ │ svclt 0x00086400 │ │ │ │ cmnpmi pc, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ stceq 3, cr4, [r4], {35} @ 0x23 │ │ │ │ strmi pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ svcmi 0x007ff410 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ @@ -146621,73 +146573,73 @@ │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strne lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ strvs pc, [r0], #-4 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ - ldrbteq pc, [pc], #0 @ 0x9f620 @ │ │ │ │ + ldrbteq pc, [pc], #0 @ 0x9f560 @ │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ ldrbne lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ orreq lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4102400 │ │ │ │ - b 0x1163434 │ │ │ │ + b 0x1163374 │ │ │ │ svclt 0x000c1384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svcmi 0x007ff010 │ │ │ │ orrcs lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4112400 │ │ │ │ - b 0x1173450 │ │ │ │ + b 0x1173390 │ │ │ │ @ instruction: 0xf0013384 │ │ │ │ - blx 0xfeda0a58 │ │ │ │ - b 0x149c870 │ │ │ │ - b 0x11647b4 │ │ │ │ + blx 0xfeda0998 │ │ │ │ + b 0x149c7b0 │ │ │ │ + b 0x11646f4 │ │ │ │ svclt 0x000c4384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ cdpeq 4, 0, cr2, cr13, cr0, {0} │ │ │ │ orrvs lr, r4, #274432 @ 0x43000 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x1168690 │ │ │ │ + b 0x11685d0 │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ ldmib sp, {r4, r7, r9, ip, sp, pc}^ │ │ │ │ - blx 0x8746b8 │ │ │ │ + blx 0x8745f8 │ │ │ │ adclt pc, r9, #2096 @ 0x830 │ │ │ │ addmi r0, r8, #11520 @ 0x2d00 │ │ │ │ andcs fp, r0, r3, lsl pc │ │ │ │ @ instruction: 0xf64f2100 │ │ │ │ @ instruction: 0x460170ff │ │ │ │ svcmi 0x0012ebb5 │ │ │ │ svclt 0x0008b2a5 │ │ │ │ andmi lr, r0, pc, ror #20 │ │ │ │ ldrmi lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - b 0x1c8f2f8 │ │ │ │ + b 0x1c8f238 │ │ │ │ strmi r4, [lr, #16]! │ │ │ │ ldrmi fp, [r1], -r8, lsl #30 │ │ │ │ svcmi 0x0013ebb4 │ │ │ │ - b 0x1c8f308 │ │ │ │ - b 0x146faf0 │ │ │ │ - b 0x1468330 │ │ │ │ + b 0x1c8f248 │ │ │ │ + b 0x146fa30 │ │ │ │ + b 0x1468270 │ │ │ │ @ instruction: 0xf0034210 │ │ │ │ vst2.32 {d0-d3}, [r2], r0 │ │ │ │ svclt 0x00084200 │ │ │ │ tstmi r1, pc, ror #20 │ │ │ │ @ instruction: 0xf50c4313 │ │ │ │ - blx 0x874108 │ │ │ │ + blx 0x874048 │ │ │ │ andeq pc, ip, #128, 24 @ 0x8000 │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ stceq 3, cr4, [ip], {35} @ 0x23 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ orrne lr, ip, #274432 @ 0x43000 │ │ │ │ @@ -146698,28 +146650,28 @@ │ │ │ │ orrcc lr, ip, #274432 @ 0x43000 │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x1168754 │ │ │ │ + b 0x1168694 │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldmib sp, {r4, r8, sl, ip, sp, pc}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ andcs r3, r0, #-268435441 @ 0xf000000f │ │ │ │ svclt 0x000c428b │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf1022100 │ │ │ │ @ instruction: 0xf5000e01 │ │ │ │ - b 0x1474588 │ │ │ │ + b 0x14744c8 │ │ │ │ @ instruction: 0x46104c12 │ │ │ │ stcmi 4, cr15, [r0], {12} │ │ │ │ addcc lr, lr, #76, 20 @ 0x4c000 │ │ │ │ stcmi 0, cr15, [r0], {1} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r1], {1} │ │ │ │ addvc lr, ip, #270336 @ 0x42000 │ │ │ │ @@ -146739,35 +146691,35 @@ │ │ │ │ tstcs r0, r1, lsl #12 │ │ │ │ vqrshl.u8 d20, d22, d28 │ │ │ │ vcge.f32 d20, d5, d7 │ │ │ │ svclt 0x00c84607 │ │ │ │ rsbsmi pc, pc, r0, asr #8 │ │ │ │ ldrmi r1, [r6, #1581]! @ 0x62d │ │ │ │ @ instruction: 0xf440bfc8 │ │ │ │ - bl 0xfeddf9f4 │ │ │ │ + bl 0xfeddf934 │ │ │ │ subslt r6, sp, #44, 30 @ 0xb0 │ │ │ │ stc2 10, cr15, [r4], {79} @ 0x4f @ │ │ │ │ @ instruction: 0xf040bfb8 │ │ │ │ strbmi r4, [r5, #-127]! @ 0xffffff81 │ │ │ │ mvnscs fp, r8, asr #31 │ │ │ │ strcs pc, [r7, #-835] @ 0xfffffcbd │ │ │ │ stccs 3, cr15, [r7], {68} @ 0x44 │ │ │ │ vrshl.u8 q10, , │ │ │ │ vrshl.u8 d20, d7, d4 │ │ │ │ svclt 0x00c84c07 │ │ │ │ cmnpmi pc, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ strbmi r1, [r5, #-1572]! @ 0xfffff9dc │ │ │ │ @ instruction: 0xf441bfc8 │ │ │ │ - bl 0xfed9fe2c │ │ │ │ - b 0x147b4c0 │ │ │ │ - b 0x1464478 │ │ │ │ + bl 0xfed9fd6c │ │ │ │ + b 0x147b400 │ │ │ │ + b 0x14643b8 │ │ │ │ @ instruction: 0xf0042410 │ │ │ │ @ instruction: 0xf0030480 │ │ │ │ - b 0x1160464 │ │ │ │ - b 0x1460458 │ │ │ │ + b 0x11603a4 │ │ │ │ + b 0x1460398 │ │ │ │ vst3.8 {d3-d5}, [r4 :64], r0 │ │ │ │ svclt 0x00b86400 │ │ │ │ cmnpmi pc, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ stceq 3, cr4, [r4], {35} @ 0x23 │ │ │ │ strmi pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ svcmi 0x007ff410 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ @@ -146776,73 +146728,73 @@ │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strne lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ strvs pc, [r0], #-4 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ - ldrbteq pc, [pc], #0 @ 0x9f88c @ │ │ │ │ + ldrbteq pc, [pc], #0 @ 0x9f7cc @ │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ ldrbne lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ orreq lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4102400 │ │ │ │ - b 0x11636a0 │ │ │ │ + b 0x11635e0 │ │ │ │ svclt 0x000c1384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svcmi 0x007ff010 │ │ │ │ orrcs lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4112400 │ │ │ │ - b 0x11736bc │ │ │ │ + b 0x11735fc │ │ │ │ @ instruction: 0xf0013384 │ │ │ │ - blx 0xfeda0cc4 │ │ │ │ - b 0x149cadc │ │ │ │ - b 0x1164a20 │ │ │ │ + blx 0xfeda0c04 │ │ │ │ + b 0x149ca1c │ │ │ │ + b 0x1164960 │ │ │ │ svclt 0x000c4384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ cdpeq 4, 0, cr2, cr13, cr0, {0} │ │ │ │ orrvs lr, r4, #274432 @ 0x43000 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x11688fc │ │ │ │ + b 0x116883c │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ ldmib sp, {r4, r9, ip, sp, pc}^ │ │ │ │ - blx 0x474924 │ │ │ │ + blx 0x474864 │ │ │ │ eorlt pc, r9, #2096 @ 0x830 │ │ │ │ addmi r1, r8, #754974720 @ 0x2d000000 │ │ │ │ ldrdcs fp, [r0], -r3 │ │ │ │ @ instruction: 0xf64f2100 │ │ │ │ @ instruction: 0x460170ff │ │ │ │ svcmi 0x0022ebb5 │ │ │ │ svclt 0x00b8b225 │ │ │ │ andmi lr, r0, pc, ror #20 │ │ │ │ strtmi lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - b 0x1c8f824 │ │ │ │ + b 0x1c8f764 │ │ │ │ strmi r4, [lr, #16]! │ │ │ │ ldrmi fp, [r1], -r8, asr #31 │ │ │ │ svcmi 0x0023ebb4 │ │ │ │ - b 0x1c8f834 │ │ │ │ - b 0x146fd5c │ │ │ │ - b 0x146859c │ │ │ │ + b 0x1c8f774 │ │ │ │ + b 0x146fc9c │ │ │ │ + b 0x14684dc │ │ │ │ @ instruction: 0xf0034210 │ │ │ │ vst2.32 {d0-d3}, [r2], r0 │ │ │ │ svclt 0x00b84200 │ │ │ │ tstmi r1, pc, ror #20 │ │ │ │ @ instruction: 0xf50c4313 │ │ │ │ - blx 0x874374 │ │ │ │ + blx 0x8742b4 │ │ │ │ andeq pc, ip, #128, 24 @ 0x8000 │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ stceq 3, cr4, [ip], {35} @ 0x23 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ orrne lr, ip, #274432 @ 0x43000 │ │ │ │ @@ -146853,28 +146805,28 @@ │ │ │ │ orrcc lr, ip, #274432 @ 0x43000 │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x11689c0 │ │ │ │ + b 0x1168900 │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldmib sp, {r4, r8, sl, ip, sp, pc}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04fbfcc │ │ │ │ andcs r3, r0, #-268435441 @ 0xf000000f │ │ │ │ svclt 0x00cc428b │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf1022100 │ │ │ │ @ instruction: 0xf5000e01 │ │ │ │ - b 0x14747f4 │ │ │ │ + b 0x1474734 │ │ │ │ @ instruction: 0x46104c12 │ │ │ │ stcmi 4, cr15, [r0], {12} │ │ │ │ addcc lr, lr, #76, 20 @ 0x4c000 │ │ │ │ stcmi 0, cr15, [r0], {1} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r1], {1} │ │ │ │ addvc lr, ip, #270336 @ 0x42000 │ │ │ │ @@ -146894,35 +146846,35 @@ │ │ │ │ tstcs r0, r1, lsl #12 │ │ │ │ vsli.64 d20, d22, #12 │ │ │ │ vmull.p8 q10, d5, d7 │ │ │ │ svclt 0x00884607 │ │ │ │ rsbsmi pc, pc, r0, asr #8 │ │ │ │ ldrmi r0, [r6, #3629]! @ 0xe2d │ │ │ │ @ instruction: 0xf440bf88 │ │ │ │ - bl 0xfeddfc60 │ │ │ │ + bl 0xfeddfba0 │ │ │ │ sbcslt r6, sp, #28, 30 @ 0x70 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf040bf38 │ │ │ │ strbmi r4, [r5, #-127]! @ 0xffffff81 │ │ │ │ mvnscs fp, r8, lsl #31 │ │ │ │ strcs pc, [r7, #-963] @ 0xfffffc3d │ │ │ │ stccs 3, cr15, [r7], {196} @ 0xc4 │ │ │ │ vmls.f q10, , d1[5] │ │ │ │ vabal.u8 q10, d4, d7 │ │ │ │ svclt 0x00884c07 │ │ │ │ cmnpmi pc, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ strbmi r0, [r5, #-3620]! @ 0xfffff1dc │ │ │ │ @ instruction: 0xf441bf88 │ │ │ │ - bl 0xfeda0098 │ │ │ │ - b 0x147b6ec │ │ │ │ - b 0x14646e4 │ │ │ │ + bl 0xfed9ffd8 │ │ │ │ + b 0x147b62c │ │ │ │ + b 0x1464624 │ │ │ │ @ instruction: 0xf0042410 │ │ │ │ @ instruction: 0xf0030480 │ │ │ │ - b 0x11606d0 │ │ │ │ - b 0x14606c4 │ │ │ │ + b 0x1160610 │ │ │ │ + b 0x1460604 │ │ │ │ vst3.8 {d3-d5}, [r4 :64], r0 │ │ │ │ svclt 0x00386400 │ │ │ │ cmnpmi pc, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ stceq 3, cr4, [r4], {35} @ 0x23 │ │ │ │ strmi pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ svcmi 0x007ff410 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ @@ -146931,73 +146883,73 @@ │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strne lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ strvs pc, [r0], #-4 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ - ldrbteq pc, [pc], #0 @ 0x9faf8 @ │ │ │ │ + ldrbteq pc, [pc], #0 @ 0x9fa38 @ │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ ldrbne lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ orreq lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4102400 │ │ │ │ - b 0x116390c │ │ │ │ + b 0x116384c │ │ │ │ svclt 0x000c1384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svcmi 0x007ff010 │ │ │ │ orrcs lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4112400 │ │ │ │ - b 0x1173928 │ │ │ │ + b 0x1173868 │ │ │ │ @ instruction: 0xf0013384 │ │ │ │ - blx 0xfeda0f30 │ │ │ │ - b 0x149cd48 │ │ │ │ - b 0x1164c8c │ │ │ │ + blx 0xfeda0e70 │ │ │ │ + b 0x149cc88 │ │ │ │ + b 0x1164bcc │ │ │ │ svclt 0x000c4384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ cdpeq 4, 0, cr2, cr13, cr0, {0} │ │ │ │ orrvs lr, r4, #274432 @ 0x43000 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x1168b68 │ │ │ │ + b 0x1168aa8 │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ ldmib sp, {r4, r7, r9, ip, sp, pc}^ │ │ │ │ - blx 0x874b90 │ │ │ │ + blx 0x874ad0 │ │ │ │ adclt pc, r9, #2096 @ 0x830 │ │ │ │ addmi r0, r8, #11520 @ 0x2d00 │ │ │ │ mulcs r0, r3, pc @ │ │ │ │ @ instruction: 0xf64f2100 │ │ │ │ @ instruction: 0x460170ff │ │ │ │ svcmi 0x0012ebb5 │ │ │ │ svclt 0x0038b2a5 │ │ │ │ andmi lr, r0, pc, ror #20 │ │ │ │ ldrmi lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - b 0x1c8f890 │ │ │ │ + b 0x1c8f7d0 │ │ │ │ strmi r4, [lr, #16]! │ │ │ │ ldrmi fp, [r1], -r8, lsl #31 │ │ │ │ svcmi 0x0013ebb4 │ │ │ │ - b 0x1c8f8a0 │ │ │ │ - b 0x146ffc8 │ │ │ │ - b 0x1468808 │ │ │ │ + b 0x1c8f7e0 │ │ │ │ + b 0x146ff08 │ │ │ │ + b 0x1468748 │ │ │ │ @ instruction: 0xf0034210 │ │ │ │ vst2.32 {d0-d3}, [r2], r0 │ │ │ │ svclt 0x00384200 │ │ │ │ tstmi r1, pc, ror #20 │ │ │ │ @ instruction: 0xf50c4313 │ │ │ │ - blx 0x8745e0 │ │ │ │ + blx 0x874520 │ │ │ │ andeq pc, ip, #128, 24 @ 0x8000 │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ stceq 3, cr4, [ip], {35} @ 0x23 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ orrne lr, ip, #274432 @ 0x43000 │ │ │ │ @@ -147008,28 +146960,28 @@ │ │ │ │ orrcc lr, ip, #274432 @ 0x43000 │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x1168c2c │ │ │ │ + b 0x1168b6c │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldmib sp, {r4, r8, sl, ip, sp, pc}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04fbf8c │ │ │ │ andcs r3, r0, #-268435441 @ 0xf000000f │ │ │ │ svclt 0x008c428b │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf1022100 │ │ │ │ @ instruction: 0xf5000e01 │ │ │ │ - b 0x1474a60 │ │ │ │ + b 0x14749a0 │ │ │ │ @ instruction: 0x46104c12 │ │ │ │ stcmi 4, cr15, [r0], {12} │ │ │ │ addcc lr, lr, #76, 20 @ 0x4c000 │ │ │ │ stcmi 0, cr15, [r0], {1} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r1], {1} │ │ │ │ addvc lr, ip, #270336 @ 0x42000 │ │ │ │ @@ -147040,58 +146992,58 @@ │ │ │ │ subslt fp, r5, #48, 10 @ 0xc000000 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf50e4103 │ │ │ │ rsblt r5, r0, #128, 28 @ 0x800 │ │ │ │ vhsub.u8 d20, d18, d5 │ │ │ │ vhadd.u8 d18, d4, d7 │ │ │ │ svclt 0x00b42507 │ │ │ │ - ldcleq 0, cr15, [pc], #8 @ 0x9fcb4 │ │ │ │ - ldcleq 0, cr15, [pc], #16 @ 0x9fcc0 │ │ │ │ + ldcleq 0, cr15, [pc], #8 @ 0x9fbf4 │ │ │ │ + ldcleq 0, cr15, [pc], #16 @ 0x9fc00 │ │ │ │ svclt 0x00b442a8 │ │ │ │ rsbsmi pc, pc, r2, lsl #8 │ │ │ │ rsbsmi pc, pc, r4, lsl #8 │ │ │ │ strmi pc, [r7, #-836] @ 0xfffffcbc │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ andmi pc, r7, r2, asr #6 │ │ │ │ svclt 0x00b442a8 │ │ │ │ rsbseq pc, pc, r2, lsl #8 │ │ │ │ rsbseq pc, pc, r4, lsl #8 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - bl 0xfeca555c │ │ │ │ + bl 0xfeca549c │ │ │ │ svclt 0x00d46f22 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ rsbsmi pc, pc, #2 │ │ │ │ andeq lr, r2, ip, asr #20 │ │ │ │ subslt fp, sl, #76, 4 @ 0xc0000004 │ │ │ │ stccs 3, cr15, [r7], {65} @ 0x41 │ │ │ │ vhsub.u8 d20, d19, d18 │ │ │ │ svclt 0x00ac2407 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ rscseq pc, pc, #3 │ │ │ │ vrshl.u8 q10, q10, │ │ │ │ svclt 0x00ac4c07 │ │ │ │ - ldrbtmi pc, [pc], #-1025 @ 0x9fd10 @ │ │ │ │ - ldrbtmi pc, [pc], #-1027 @ 0x9fd14 @ │ │ │ │ + ldrbtmi pc, [pc], #-1025 @ 0x9fc50 @ │ │ │ │ + ldrbtmi pc, [pc], #-1027 @ 0x9fc54 @ │ │ │ │ vcgt.u8 d20, d3, d18 │ │ │ │ strbmi r4, [r4, #-1031]! @ 0xfffffbf9 │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf401bfac │ │ │ │ vst3.16 {d0-d2}, [r3 :256] │ │ │ │ @ instruction: 0x4322047f │ │ │ │ - bl 0xfeda5560 │ │ │ │ + bl 0xfeda54a0 │ │ │ │ @ instruction: 0xf00c6f23 │ │ │ │ svclt 0x00c80c08 │ │ │ │ cmnpmi pc, r3 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #3 │ │ │ │ @ instruction: 0xf001bfd8 │ │ │ │ - b 0x13b0348 │ │ │ │ - bleq 0x162d5c │ │ │ │ + b 0x13b0288 │ │ │ │ + bleq 0x162c9c │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13b099c │ │ │ │ + b 0x13b08dc │ │ │ │ stceq 12, cr0, [r3], {3} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ movwcc lr, #10831 @ 0x2a4f │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ andcs lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -147103,54 +147055,54 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a3ba4 │ │ │ │ + b 0x13a3ae4 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1133bc0 │ │ │ │ + b 0x1133b00 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed60dc8 │ │ │ │ - b 0x149cbdc │ │ │ │ - b 0x1124b20 │ │ │ │ + blx 0xfed60d08 │ │ │ │ + b 0x149cb1c │ │ │ │ + b 0x1124a60 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1128a00 │ │ │ │ + b 0x1128940 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x48d254 │ │ │ │ + blx 0x48d194 │ │ │ │ strmi pc, [r6], r2, lsl #25 │ │ │ │ strne lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi fp, [r4, #520] @ 0x208 │ │ │ │ @ instruction: 0x4c21ea4f │ │ │ │ addslt fp, r0, #180, 30 @ 0x2d0 │ │ │ │ - bl 0xfefcc84c │ │ │ │ + bl 0xfefcc78c │ │ │ │ svclt 0x00d84f22 │ │ │ │ eorlt r0, r1, #2560 @ 0xa00 │ │ │ │ vpmin.f32 , , q6 │ │ │ │ ldreq r0, [r2], #-527 @ 0xfffffdf1 │ │ │ │ andslt r4, sl, #16, 6 @ 0x40000000 │ │ │ │ - b 0x147086c │ │ │ │ + b 0x14707ac │ │ │ │ svclt 0x00b44224 │ │ │ │ adclt fp, r1, #-1879048183 @ 0x90000009 │ │ │ │ svcmi 0x0023ebb2 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ stceq 15, cr11, [r3], #-864 @ 0xfffffca0 │ │ │ │ andscs lr, r0, #323584 @ 0x4f000 │ │ │ │ vpmin.f32 , , q4 │ │ │ │ @@ -147159,105 +147111,105 @@ │ │ │ │ @ instruction: 0xf002041b │ │ │ │ tstmi r9, #128, 4 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ orrpl pc, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ @ instruction: 0xf40c0c0c │ │ │ │ @ instruction: 0xf0010c00 │ │ │ │ - b 0x1130e88 │ │ │ │ - blx 0x8606bc │ │ │ │ - blx 0xfefdf090 │ │ │ │ - b 0x149f0c4 │ │ │ │ - b 0x1127008 │ │ │ │ - b 0x14648cc │ │ │ │ - b 0x1472ee0 │ │ │ │ - blx 0xfefb2ed4 │ │ │ │ - b 0x149f0d8 │ │ │ │ - b 0x112701c │ │ │ │ - blx 0x86c8e0 │ │ │ │ - blx 0xfefdf0b8 │ │ │ │ - b 0x149f0e8 │ │ │ │ - b 0x112702c │ │ │ │ - b 0x11348f0 │ │ │ │ + b 0x1130dc8 │ │ │ │ + blx 0x8605fc │ │ │ │ + blx 0xfefdefd0 │ │ │ │ + b 0x149f004 │ │ │ │ + b 0x1126f48 │ │ │ │ + b 0x146480c │ │ │ │ + b 0x1472e20 │ │ │ │ + blx 0xfefb2e14 │ │ │ │ + b 0x149f018 │ │ │ │ + b 0x1126f5c │ │ │ │ + blx 0x86c820 │ │ │ │ + blx 0xfefdeff8 │ │ │ │ + b 0x149f028 │ │ │ │ + b 0x1126f6c │ │ │ │ + b 0x1134830 │ │ │ │ svclt 0x000c0204 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ addvc lr, r4, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ strtmi fp, [r2], -r8, lsr #31 │ │ │ │ - blx 0xfed30954 │ │ │ │ + blx 0xfed30894 │ │ │ │ svclt 0x00a8f482 │ │ │ │ - blx 0xfecf175c │ │ │ │ + blx 0xfecf169c │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ stmdbeq r4!, {sl, fp, lr}^ │ │ │ │ ldmdbeq fp, {r4, r9, sl, lr}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b0710 │ │ │ │ - b 0x13a2f1c │ │ │ │ + b 0x13b0650 │ │ │ │ + b 0x13a2e5c │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ sbcslt fp, r5, #48, 10 @ 0xc000000 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf50e4103 │ │ │ │ rsclt r5, r0, #128, 28 @ 0x800 │ │ │ │ vsubl.u8 q10, d18, d5 │ │ │ │ vaddl.u8 q9, d4, d7 │ │ │ │ svclt 0x00342507 │ │ │ │ - ldcleq 0, cr15, [pc], #8 @ 0x9ff4c │ │ │ │ - ldcleq 0, cr15, [pc], #16 @ 0x9ff58 │ │ │ │ + ldcleq 0, cr15, [pc], #8 @ 0x9fe8c │ │ │ │ + ldcleq 0, cr15, [pc], #16 @ 0x9fe98 │ │ │ │ svclt 0x003442a8 │ │ │ │ rsbsmi pc, pc, r2, lsl #8 │ │ │ │ rsbsmi pc, pc, r4, lsl #8 │ │ │ │ strmi pc, [r7, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ andmi pc, r7, r2, asr #7 │ │ │ │ svclt 0x003442a8 │ │ │ │ rsbseq pc, pc, r2, lsl #8 │ │ │ │ rsbseq pc, pc, r4, lsl #8 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - bl 0xfeca37f4 │ │ │ │ + bl 0xfeca3734 │ │ │ │ svclt 0x00946f12 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ rsbsmi pc, pc, #2 │ │ │ │ andeq lr, r2, ip, asr #20 │ │ │ │ sbcslt fp, sl, #204, 4 @ 0xc000000c │ │ │ │ stccs 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ vsubl.u8 q10, d19, d18 │ │ │ │ svclt 0x002c2407 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ rscseq pc, pc, #3 │ │ │ │ vmls.f q10, , d0[5] │ │ │ │ svclt 0x002c4c07 │ │ │ │ - ldrbtmi pc, [pc], #-1025 @ 0x9ffa8 @ │ │ │ │ - ldrbtmi pc, [pc], #-1027 @ 0x9ffac @ │ │ │ │ + ldrbtmi pc, [pc], #-1025 @ 0x9fee8 @ │ │ │ │ + ldrbtmi pc, [pc], #-1027 @ 0x9feec @ │ │ │ │ vsubw.u8 q10, , d18 │ │ │ │ strbmi r4, [r4, #-1031]! @ 0xfffffbf9 │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf401bf2c │ │ │ │ vst3.16 {d0-d2}, [r3 :256] │ │ │ │ @ instruction: 0x4322047f │ │ │ │ - bl 0xfeda37f8 │ │ │ │ + bl 0xfeda3738 │ │ │ │ @ instruction: 0xf00c6f13 │ │ │ │ svclt 0x00880c08 │ │ │ │ cmnpmi pc, r3 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #3 │ │ │ │ @ instruction: 0xf001bf98 │ │ │ │ - b 0x13b05e0 │ │ │ │ - bleq 0x162ff4 │ │ │ │ + b 0x13b0520 │ │ │ │ + bleq 0x162f34 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13b0c34 │ │ │ │ + b 0x13b0b74 │ │ │ │ stceq 12, cr0, [r3], {3} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ movwcc lr, #10831 @ 0x2a4f │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ andcs lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -147269,42 +147221,42 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a3e3c │ │ │ │ + b 0x13a3d7c │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1133e58 │ │ │ │ + b 0x1133d98 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed61060 │ │ │ │ - b 0x149ce74 │ │ │ │ - b 0x1124db8 │ │ │ │ + blx 0xfed60fa0 │ │ │ │ + b 0x149cdb4 │ │ │ │ + b 0x1124cf8 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1128c98 │ │ │ │ + b 0x1128bd8 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x88d4ec │ │ │ │ + blx 0x88d42c │ │ │ │ strmi pc, [r6], r2, lsl #25 │ │ │ │ strne lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi fp, [r4, #648] @ 0x288 │ │ │ │ uqasxmi fp, r0, r8 │ │ │ │ @ instruction: 0x4c11ea4f │ │ │ │ addlt fp, r8, #40, 30 @ 0xa0 │ │ │ │ svcmi 0x0012ebbc │ │ │ │ @@ -147316,115 +147268,115 @@ │ │ │ │ sasxmi fp, r1, r8 │ │ │ │ andsmi lr, r4, #323584 @ 0x4f000 │ │ │ │ adclt fp, r1, #40, 30 @ 0xa0 │ │ │ │ svcmi 0x0013ebb2 │ │ │ │ stceq 15, cr11, [r3], #-608 @ 0xfffffda0 │ │ │ │ andscs lr, r0, #323584 @ 0x4f000 │ │ │ │ vpmin.f32 d27, d31, d8 │ │ │ │ - b 0x1460d38 │ │ │ │ + b 0x1460c78 │ │ │ │ svclt 0x00984c10 │ │ │ │ vst3.8 {d0-d2}, [ip :64], fp │ │ │ │ tstmi r9, #0, 24 │ │ │ │ addeq pc, r0, #2 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ orrpl pc, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ @ instruction: 0xf40c0c0c │ │ │ │ @ instruction: 0xf0010c00 │ │ │ │ - b 0x1131124 │ │ │ │ - blx 0x860958 │ │ │ │ - blx 0xfefdf32c │ │ │ │ - b 0x149f360 │ │ │ │ - b 0x11272a4 │ │ │ │ - b 0x1464b68 │ │ │ │ - b 0x147317c │ │ │ │ - blx 0xfefb3170 │ │ │ │ - b 0x149f374 │ │ │ │ - b 0x11272b8 │ │ │ │ - blx 0x86cb7c │ │ │ │ - blx 0xfefdf354 │ │ │ │ - b 0x149f384 │ │ │ │ - b 0x11272c8 │ │ │ │ - b 0x1134b8c │ │ │ │ + b 0x1131064 │ │ │ │ + blx 0x860898 │ │ │ │ + blx 0xfefdf26c │ │ │ │ + b 0x149f2a0 │ │ │ │ + b 0x11271e4 │ │ │ │ + b 0x1464aa8 │ │ │ │ + b 0x14730bc │ │ │ │ + blx 0xfefb30b0 │ │ │ │ + b 0x149f2b4 │ │ │ │ + b 0x11271f8 │ │ │ │ + blx 0x86cabc │ │ │ │ + blx 0xfefdf294 │ │ │ │ + b 0x149f2c4 │ │ │ │ + b 0x1127208 │ │ │ │ + b 0x1134acc │ │ │ │ svclt 0x000c0204 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ addvc lr, r4, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ strtmi fp, [r2], -r8, lsr #30 │ │ │ │ - blx 0xfed30bf0 │ │ │ │ + blx 0xfed30b30 │ │ │ │ svclt 0x0028f482 │ │ │ │ - blx 0xfecf19f8 │ │ │ │ + blx 0xfecf1938 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ stmdbeq r4!, {sl, fp, lr}^ │ │ │ │ ldmdbeq fp, {r4, r9, sl, lr}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b09ac │ │ │ │ - b 0x13a31b8 │ │ │ │ + b 0x13b08ec │ │ │ │ + b 0x13a30f8 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ subslt fp, r5, #48, 10 @ 0xc000000 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf50e4103 │ │ │ │ rsblt r5, r0, #128, 28 @ 0x800 │ │ │ │ vhsub.u8 d20, d18, d5 │ │ │ │ vhadd.u8 d18, d4, d7 │ │ │ │ svclt 0x00cc2507 │ │ │ │ - ldcleq 0, cr15, [pc], #8 @ 0xa01e8 │ │ │ │ - ldcleq 0, cr15, [pc], #16 @ 0xa01f4 │ │ │ │ + ldcleq 0, cr15, [pc], #8 @ 0xa0128 │ │ │ │ + ldcleq 0, cr15, [pc], #16 @ 0xa0134 │ │ │ │ svclt 0x00cc42a8 │ │ │ │ rsbsmi pc, pc, r2, lsl #8 │ │ │ │ rsbsmi pc, pc, r4, lsl #8 │ │ │ │ strmi pc, [r7, #-836] @ 0xfffffcbc │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ andmi pc, r7, r2, asr #6 │ │ │ │ svclt 0x00cc42a8 │ │ │ │ rsbseq pc, pc, r2, lsl #8 │ │ │ │ rsbseq pc, pc, r4, lsl #8 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - bl 0xfeca5a90 │ │ │ │ + bl 0xfeca59d0 │ │ │ │ svclt 0x00ac6f22 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ rsbsmi pc, pc, #2 │ │ │ │ andeq lr, r2, ip, asr #20 │ │ │ │ subslt fp, sl, #76, 4 @ 0xc0000004 │ │ │ │ stccs 3, cr15, [r7], {65} @ 0x41 │ │ │ │ vhsub.u8 d20, d19, d18 │ │ │ │ svclt 0x00d42407 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ rscseq pc, pc, #3 │ │ │ │ vrshl.u8 q10, q10, │ │ │ │ svclt 0x00d44c07 │ │ │ │ - ldrbtmi pc, [pc], #-1025 @ 0xa0244 @ │ │ │ │ - ldrbtmi pc, [pc], #-1027 @ 0xa0248 @ │ │ │ │ + ldrbtmi pc, [pc], #-1025 @ 0xa0184 @ │ │ │ │ + ldrbtmi pc, [pc], #-1027 @ 0xa0188 @ │ │ │ │ vcgt.u8 d20, d3, d18 │ │ │ │ strbmi r4, [r4, #-1031]! @ 0xfffffbf9 │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf401bfd4 │ │ │ │ vst3.16 {d0-d2}, [r3 :256] │ │ │ │ @ instruction: 0x4322047f │ │ │ │ - bl 0xfeda5a94 │ │ │ │ + bl 0xfeda59d4 │ │ │ │ @ instruction: 0xf00c6f23 │ │ │ │ svclt 0x00b80c08 │ │ │ │ cmnpmi pc, r3 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #3 │ │ │ │ @ instruction: 0xf001bfa8 │ │ │ │ - b 0x13b087c │ │ │ │ - bleq 0x163290 │ │ │ │ + b 0x13b07bc │ │ │ │ + bleq 0x1631d0 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13b0ed0 │ │ │ │ + b 0x13b0e10 │ │ │ │ stceq 12, cr0, [r3], {3} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ movwcc lr, #10831 @ 0x2a4f │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ andcs lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -147436,54 +147388,54 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a40d8 │ │ │ │ + b 0x13a4018 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x11340f4 │ │ │ │ + b 0x1134034 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed612fc │ │ │ │ - b 0x149d110 │ │ │ │ - b 0x1125054 │ │ │ │ + blx 0xfed6123c │ │ │ │ + b 0x149d050 │ │ │ │ + b 0x1124f94 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1128f34 │ │ │ │ + b 0x1128e74 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x48d788 │ │ │ │ + blx 0x48d6c8 │ │ │ │ strmi pc, [r6], r2, lsl #25 │ │ │ │ strne lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi fp, [r4, #520] @ 0x208 │ │ │ │ @ instruction: 0x4c21ea4f │ │ │ │ addslt fp, r0, #204, 30 @ 0x330 │ │ │ │ - bl 0xfefccd80 │ │ │ │ + bl 0xfefcccc0 │ │ │ │ svclt 0x00a84f22 │ │ │ │ eorlt r0, r1, #2560 @ 0xa00 │ │ │ │ vminnm.f32 d27, d31, d20 │ │ │ │ ldreq r0, [r2], #-527 @ 0xfffffdf1 │ │ │ │ andslt r4, sl, #16, 6 @ 0x40000000 │ │ │ │ - b 0x1470da0 │ │ │ │ + b 0x1470ce0 │ │ │ │ svclt 0x00cc4224 │ │ │ │ adclt fp, r1, #-1879048183 @ 0x90000009 │ │ │ │ svcmi 0x0023ebb2 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ stceq 15, cr11, [r3], #-672 @ 0xfffffd60 │ │ │ │ andscs lr, r0, #323584 @ 0x4f000 │ │ │ │ vminnm.f32 d27, d31, d24 │ │ │ │ @@ -147492,105 +147444,105 @@ │ │ │ │ @ instruction: 0xf002041b │ │ │ │ tstmi r9, #128, 4 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ orrpl pc, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ @ instruction: 0xf40c0c0c │ │ │ │ @ instruction: 0xf0010c00 │ │ │ │ - b 0x11313bc │ │ │ │ - blx 0x860bf0 │ │ │ │ - blx 0xfefdf5c4 │ │ │ │ - b 0x149f5f8 │ │ │ │ - b 0x112753c │ │ │ │ - b 0x1464e00 │ │ │ │ - b 0x1473414 │ │ │ │ - blx 0xfefb3408 │ │ │ │ - b 0x149f60c │ │ │ │ - b 0x1127550 │ │ │ │ - blx 0x86ce14 │ │ │ │ - blx 0xfefdf5ec │ │ │ │ - b 0x149f61c │ │ │ │ - b 0x1127560 │ │ │ │ - b 0x1134e24 │ │ │ │ + b 0x11312fc │ │ │ │ + blx 0x860b30 │ │ │ │ + blx 0xfefdf504 │ │ │ │ + b 0x149f538 │ │ │ │ + b 0x112747c │ │ │ │ + b 0x1464d40 │ │ │ │ + b 0x1473354 │ │ │ │ + blx 0xfefb3348 │ │ │ │ + b 0x149f54c │ │ │ │ + b 0x1127490 │ │ │ │ + blx 0x86cd54 │ │ │ │ + blx 0xfefdf52c │ │ │ │ + b 0x149f55c │ │ │ │ + b 0x11274a0 │ │ │ │ + b 0x1134d64 │ │ │ │ svclt 0x000c0204 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ addvc lr, r4, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0x4622bfb8 │ │ │ │ - blx 0xfed30e88 │ │ │ │ + blx 0xfed30dc8 │ │ │ │ svclt 0x00b8f482 │ │ │ │ - blx 0xfecf1c90 │ │ │ │ + blx 0xfecf1bd0 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ stmdbeq r4!, {sl, fp, lr}^ │ │ │ │ ldmdbeq fp, {r4, r9, sl, lr}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b0c44 │ │ │ │ - b 0x13a3450 │ │ │ │ + b 0x13b0b84 │ │ │ │ + b 0x13a3390 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ sbcslt fp, r5, #48, 10 @ 0xc000000 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf50e4103 │ │ │ │ rsclt r5, r0, #128, 28 @ 0x800 │ │ │ │ vsubl.u8 q10, d18, d5 │ │ │ │ vaddl.u8 q9, d4, d7 │ │ │ │ svclt 0x008c2507 │ │ │ │ - ldcleq 0, cr15, [pc], #8 @ 0xa0480 │ │ │ │ - ldcleq 0, cr15, [pc], #16 @ 0xa048c │ │ │ │ + ldcleq 0, cr15, [pc], #8 @ 0xa03c0 │ │ │ │ + ldcleq 0, cr15, [pc], #16 @ 0xa03cc │ │ │ │ svclt 0x008c42a8 │ │ │ │ rsbsmi pc, pc, r2, lsl #8 │ │ │ │ rsbsmi pc, pc, r4, lsl #8 │ │ │ │ strmi pc, [r7, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ andmi pc, r7, r2, asr #7 │ │ │ │ svclt 0x008c42a8 │ │ │ │ rsbseq pc, pc, r2, lsl #8 │ │ │ │ rsbseq pc, pc, r4, lsl #8 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - bl 0xfeca3d28 │ │ │ │ + bl 0xfeca3c68 │ │ │ │ svclt 0x002c6f12 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ rsbsmi pc, pc, #2 │ │ │ │ andeq lr, r2, ip, asr #20 │ │ │ │ sbcslt fp, sl, #204, 4 @ 0xc000000c │ │ │ │ stccs 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ vsubl.u8 q10, d19, d18 │ │ │ │ svclt 0x00942407 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ rscseq pc, pc, #3 │ │ │ │ vmls.f q10, , d0[5] │ │ │ │ svclt 0x00944c07 │ │ │ │ - ldrbtmi pc, [pc], #-1025 @ 0xa04dc @ │ │ │ │ - ldrbtmi pc, [pc], #-1027 @ 0xa04e0 @ │ │ │ │ + ldrbtmi pc, [pc], #-1025 @ 0xa041c @ │ │ │ │ + ldrbtmi pc, [pc], #-1027 @ 0xa0420 @ │ │ │ │ vsubw.u8 q10, , d18 │ │ │ │ strbmi r4, [r4, #-1031]! @ 0xfffffbf9 │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf401bf94 │ │ │ │ vst3.16 {d0-d2}, [r3 :256] │ │ │ │ @ instruction: 0x4322047f │ │ │ │ - bl 0xfeda3d2c │ │ │ │ + bl 0xfeda3c6c │ │ │ │ @ instruction: 0xf00c6f13 │ │ │ │ svclt 0x00380c08 │ │ │ │ cmnpmi pc, r3 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #3 │ │ │ │ @ instruction: 0xf001bf28 │ │ │ │ - b 0x13b0b14 │ │ │ │ - bleq 0x163528 │ │ │ │ + b 0x13b0a54 │ │ │ │ + bleq 0x163468 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13b1168 │ │ │ │ + b 0x13b10a8 │ │ │ │ stceq 12, cr0, [r3], {3} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ movwcc lr, #10831 @ 0x2a4f │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ andcs lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -147602,42 +147554,42 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a4370 │ │ │ │ + b 0x13a42b0 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x113438c │ │ │ │ + b 0x11342cc │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed61594 │ │ │ │ - b 0x149d3a8 │ │ │ │ - b 0x11252ec │ │ │ │ + blx 0xfed614d4 │ │ │ │ + b 0x149d2e8 │ │ │ │ + b 0x112522c │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x11291cc │ │ │ │ + b 0x112910c │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x88da20 │ │ │ │ + blx 0x88d960 │ │ │ │ strmi pc, [r6], r2, lsl #25 │ │ │ │ strne lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi fp, [r4, #648] @ 0x288 │ │ │ │ strbtmi fp, [r0], -r8, lsl #31 │ │ │ │ @ instruction: 0x4c11ea4f │ │ │ │ addlt fp, r8, #152, 30 @ 0x260 │ │ │ │ svcmi 0x0012ebbc │ │ │ │ @@ -147649,95 +147601,95 @@ │ │ │ │ ldrmi fp, [r1], -r8, lsl #31 │ │ │ │ andsmi lr, r4, #323584 @ 0x4f000 │ │ │ │ adclt fp, r1, #152, 30 @ 0x260 │ │ │ │ svcmi 0x0013ebb2 │ │ │ │ stceq 15, cr11, [r3], #-160 @ 0xffffff60 │ │ │ │ andscs lr, r0, #323584 @ 0x4f000 │ │ │ │ vminnm.f32 d27, d15, d24 │ │ │ │ - b 0x146126c │ │ │ │ + b 0x14611ac │ │ │ │ svclt 0x00284c10 │ │ │ │ vst3.8 {d0-d2}, [ip :64], fp │ │ │ │ tstmi r9, #0, 24 │ │ │ │ addeq pc, r0, #2 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ orrpl pc, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ @ instruction: 0xf40c0c0c │ │ │ │ @ instruction: 0xf0010c00 │ │ │ │ - b 0x1131658 │ │ │ │ - blx 0x860e8c │ │ │ │ - blx 0xfefdf860 │ │ │ │ - b 0x149f894 │ │ │ │ - b 0x11277d8 │ │ │ │ - b 0x146509c │ │ │ │ - b 0x14736b0 │ │ │ │ - blx 0xfefb36a4 │ │ │ │ - b 0x149f8a8 │ │ │ │ - b 0x11277ec │ │ │ │ - blx 0x86d0b0 │ │ │ │ - blx 0xfefdf888 │ │ │ │ - b 0x149f8b8 │ │ │ │ - b 0x11277fc │ │ │ │ - b 0x11350c0 │ │ │ │ + b 0x1131598 │ │ │ │ + blx 0x860dcc │ │ │ │ + blx 0xfefdf7a0 │ │ │ │ + b 0x149f7d4 │ │ │ │ + b 0x1127718 │ │ │ │ + b 0x1464fdc │ │ │ │ + b 0x14735f0 │ │ │ │ + blx 0xfefb35e4 │ │ │ │ + b 0x149f7e8 │ │ │ │ + b 0x112772c │ │ │ │ + blx 0x86cff0 │ │ │ │ + blx 0xfefdf7c8 │ │ │ │ + b 0x149f7f8 │ │ │ │ + b 0x112773c │ │ │ │ + b 0x1135000 │ │ │ │ svclt 0x000c0204 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ addvc lr, r4, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ qasxmi fp, r2, r8 │ │ │ │ - blx 0xfed31124 │ │ │ │ + blx 0xfed31064 │ │ │ │ svclt 0x0038f482 │ │ │ │ - blx 0xfecf1f2c │ │ │ │ + blx 0xfecf1e6c │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ stmdbeq r4!, {sl, fp, lr}^ │ │ │ │ ldmdbeq fp, {r4, r9, sl, lr}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b0ee0 │ │ │ │ - b 0x13a36ec │ │ │ │ + b 0x13b0e20 │ │ │ │ + b 0x13a362c │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vmull.p8 , d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ vaddw.u8 q10, q1, d3 │ │ │ │ vmull.u8 q10, d4, d7 │ │ │ │ - bne 0xbe8728 │ │ │ │ + bne 0xbe8668 │ │ │ │ andmi pc, r7, r4, asr #7 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ eoreq r1, sp, #16, 22 @ 0x4000 │ │ │ │ - b 0x1463fac │ │ │ │ + b 0x1463eec │ │ │ │ sbclt r4, r0, #12, 24 @ 0xc00 │ │ │ │ - bl 0xff1cd1d8 │ │ │ │ + bl 0xff1cd118 │ │ │ │ vst1.8 {d6-d9}, [ip :64], r2 │ │ │ │ @ instruction: 0x43280c7f │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ strcs pc, [r7], #-963 @ 0xfffffc3d │ │ │ │ andvs lr, r2, r0, asr #20 │ │ │ │ andcs pc, r7, #67108867 @ 0x4000003 │ │ │ │ vmov.i16 , #40192 @ 0x9d00 │ │ │ │ - bne 0xfe9b3760 │ │ │ │ + bne 0xfe9b36a0 │ │ │ │ vmull.p8 q8, d3, d9 │ │ │ │ - bl 0xff0f0f68 │ │ │ │ - bl 0xfe93939c │ │ │ │ + bl 0xff0f0ea8 │ │ │ │ + bl 0xfe9392dc │ │ │ │ @ instruction: 0xf005020c │ │ │ │ eoreq r0, r4, #1069547520 @ 0x3fc00000 │ │ │ │ movwvs lr, #14917 @ 0x3a45 │ │ │ │ - ldrbtmi pc, [pc], #-1028 @ 0xa0760 @ │ │ │ │ + ldrbtmi pc, [pc], #-1028 @ 0xa06a0 @ │ │ │ │ @ instruction: 0x43230411 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x14713d0 │ │ │ │ - beq 0x1677b0 │ │ │ │ + b 0x1471310 │ │ │ │ + beq 0x1676f0 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ orreq pc, r0, #3 │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ tstcc r0, #323584 @ 0x4f000 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ @@ -147755,91 +147707,91 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a45d4 │ │ │ │ + b 0x13a4514 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x11345f0 │ │ │ │ + b 0x1134530 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed617f8 │ │ │ │ - b 0x149d60c │ │ │ │ - b 0x1125550 │ │ │ │ + blx 0xfed61738 │ │ │ │ + b 0x149d54c │ │ │ │ + b 0x1125490 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1129430 │ │ │ │ + b 0x1129370 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - bne 0x14a5854 │ │ │ │ - bl 0xff0e3874 │ │ │ │ + bne 0x14a5794 │ │ │ │ + bl 0xff0e37b4 │ │ │ │ addlt r4, r0, #536870913 @ 0x20000001 │ │ │ │ @ instruction: 0x0c241b19 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ tstmi r3, #196, 22 @ 0x31000 │ │ │ │ - b 0x110d288 │ │ │ │ - b 0x1470c74 │ │ │ │ + b 0x110d1c8 │ │ │ │ + b 0x1470bb4 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a38a0 │ │ │ │ - b 0x1463888 │ │ │ │ + b 0x13a37e0 │ │ │ │ + b 0x14637c8 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1484 │ │ │ │ + b 0x13a13c4 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8d2d8 │ │ │ │ - b 0x149d6bc │ │ │ │ - b 0x1125600 │ │ │ │ + blx 0xfed8d218 │ │ │ │ + b 0x149d5fc │ │ │ │ + b 0x1125540 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x11314bc │ │ │ │ + b 0x11313fc │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - blne 0x530cec │ │ │ │ - blx 0xfed2724c │ │ │ │ - blx 0xfed1daf4 │ │ │ │ + blne 0x530c2c │ │ │ │ + blx 0xfed2718c │ │ │ │ + blx 0xfed1da34 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b1104 │ │ │ │ - b 0x13a3910 │ │ │ │ + b 0x13b1044 │ │ │ │ + b 0x13a3850 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vmull.p8 , d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ @@ -147848,32 +147800,32 @@ │ │ │ │ strmi r2, [r5], #-7 │ │ │ │ andmi pc, r7, r4, asr #7 │ │ │ │ ldmdbne r0, {r2, r7, sl, lr} │ │ │ │ cdpeq 2, 2, cr0, cr4, cr13, {1} │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ adclt fp, sp, #192, 4 │ │ │ │ andsvs lr, r2, #4, 22 @ 0x1000 │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xa091c │ │ │ │ - b 0x10b15f0 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xa085c │ │ │ │ + b 0x10b1530 │ │ │ │ vaddl.u8 q8, d3, d12 │ │ │ │ - b 0x10a9974 │ │ │ │ + b 0x10a98b4 │ │ │ │ vaddl.u8 q11, d1, d2 │ │ │ │ stmiane sp, {r0, r1, r2, r9, sp}^ │ │ │ │ stcmi 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ mcreq 4, 0, r4, cr9, cr4, {0} │ │ │ │ andmi pc, r7, #201326595 @ 0xc000003 │ │ │ │ tstvs r3, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf0054462 │ │ │ │ eoreq r0, r4, #1069547520 @ 0x3fc00000 │ │ │ │ movwvs lr, #14917 @ 0x3a45 │ │ │ │ - ldrbtmi pc, [pc], #-1028 @ 0xa0980 @ │ │ │ │ + ldrbtmi pc, [pc], #-1028 @ 0xa08c0 @ │ │ │ │ @ instruction: 0x43230411 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x14715f0 │ │ │ │ - beq 0x1679d0 │ │ │ │ + b 0x1471530 │ │ │ │ + beq 0x167910 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ orreq pc, r0, #3 │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ tstcc r0, #323584 @ 0x4f000 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ @@ -147891,126 +147843,126 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a47f4 │ │ │ │ + b 0x13a4734 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1134810 │ │ │ │ + b 0x1134750 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed61a18 │ │ │ │ - b 0x149d82c │ │ │ │ - b 0x1125770 │ │ │ │ + blx 0xfed61958 │ │ │ │ + b 0x149d76c │ │ │ │ + b 0x11256b0 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1129650 │ │ │ │ + b 0x1129590 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ ldmdane r0, {r1, sl, ip}^ │ │ │ │ - bl 0xe3a94 │ │ │ │ + bl 0xe39d4 │ │ │ │ addlt r4, r0, #536870913 @ 0x20000001 │ │ │ │ stceq 8, cr1, [r4], #-900 @ 0xfffffc7c │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ tstmi r3, #4, 22 @ 0x1000 │ │ │ │ - b 0x110d4a8 │ │ │ │ - b 0x1470e94 │ │ │ │ + b 0x110d3e8 │ │ │ │ + b 0x1470dd4 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a3ac0 │ │ │ │ - b 0x1463aa8 │ │ │ │ + b 0x13a3a00 │ │ │ │ + b 0x14639e8 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a16a4 │ │ │ │ + b 0x13a15e4 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8d4f8 │ │ │ │ - b 0x149d8dc │ │ │ │ - b 0x1125820 │ │ │ │ + blx 0xfed8d438 │ │ │ │ + b 0x149d81c │ │ │ │ + b 0x1125760 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x11316dc │ │ │ │ + b 0x113161c │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ strtmi r4, [r2], #-258 @ 0xfffffefe │ │ │ │ - blx 0xfed31b6c │ │ │ │ - blx 0xfed1dd14 │ │ │ │ + blx 0xfed31aac │ │ │ │ + blx 0xfed1dc54 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b1324 │ │ │ │ - b 0x13a3b30 │ │ │ │ + b 0x13b1264 │ │ │ │ + b 0x13a3a70 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vmull.p8 , d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ vaddw.u8 q10, q1, d3 │ │ │ │ vmull.u8 q10, d4, d7 │ │ │ │ - bne 0xbe8b6c │ │ │ │ + bne 0xbe8aac │ │ │ │ andmi pc, r7, r4, asr #7 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ eoreq r1, sp, #16, 22 @ 0x4000 │ │ │ │ - b 0x14643f0 │ │ │ │ + b 0x1464330 │ │ │ │ sbclt r4, r0, #12, 24 @ 0xc00 │ │ │ │ - bl 0xff1cd61c │ │ │ │ + bl 0xff1cd55c │ │ │ │ vst1.8 {d6-d9}, [ip :64], r2 │ │ │ │ @ instruction: 0x43280c7f │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ strcs pc, [r7], #-963 @ 0xfffffc3d │ │ │ │ andvs lr, r2, r0, asr #20 │ │ │ │ andcs pc, r7, #67108867 @ 0x4000003 │ │ │ │ vmov.i16 , #40192 @ 0x9d00 │ │ │ │ - bne 0xfe9b3ba4 │ │ │ │ + bne 0xfe9b3ae4 │ │ │ │ vmull.p8 q8, d3, d9 │ │ │ │ - bl 0xff0f13ac │ │ │ │ - bl 0xfe9397e0 │ │ │ │ + bl 0xff0f12ec │ │ │ │ + bl 0xfe939720 │ │ │ │ @ instruction: 0xf005020c │ │ │ │ eoreq r0, r4, #1069547520 @ 0x3fc00000 │ │ │ │ movwvs lr, #14917 @ 0x3a45 │ │ │ │ - ldrbtmi pc, [pc], #-1028 @ 0xa0ba4 @ │ │ │ │ + ldrbtmi pc, [pc], #-1028 @ 0xa0ae4 @ │ │ │ │ @ instruction: 0x43230411 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x1471814 │ │ │ │ - beq 0x167bf4 │ │ │ │ + b 0x1471754 │ │ │ │ + beq 0x167b34 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ orreq pc, r0, #3 │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ tstcc r0, #323584 @ 0x4f000 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ @@ -148028,91 +147980,91 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a4a18 │ │ │ │ + b 0x13a4958 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1134a34 │ │ │ │ + b 0x1134974 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed61c3c │ │ │ │ - b 0x149da50 │ │ │ │ - b 0x1125994 │ │ │ │ + blx 0xfed61b7c │ │ │ │ + b 0x149d990 │ │ │ │ + b 0x11258d4 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1129874 │ │ │ │ + b 0x11297b4 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - bne 0x14a5c98 │ │ │ │ - bl 0xff0e3cb8 │ │ │ │ + bne 0x14a5bd8 │ │ │ │ + bl 0xff0e3bf8 │ │ │ │ addlt r4, r0, #536870913 @ 0x20000001 │ │ │ │ @ instruction: 0x0c241b19 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ tstmi r3, #196, 22 @ 0x31000 │ │ │ │ - b 0x110d6cc │ │ │ │ - b 0x14710b8 │ │ │ │ + b 0x110d60c │ │ │ │ + b 0x1470ff8 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a3ce4 │ │ │ │ - b 0x1463ccc │ │ │ │ + b 0x13a3c24 │ │ │ │ + b 0x1463c0c │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a18c8 │ │ │ │ + b 0x13a1808 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8d71c │ │ │ │ - b 0x149db00 │ │ │ │ - b 0x1125a44 │ │ │ │ + blx 0xfed8d65c │ │ │ │ + b 0x149da40 │ │ │ │ + b 0x1125984 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131900 │ │ │ │ + b 0x1131840 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - blne 0x531130 │ │ │ │ - blx 0xfed27690 │ │ │ │ - blx 0xfed1df38 │ │ │ │ + blne 0x531070 │ │ │ │ + blx 0xfed275d0 │ │ │ │ + blx 0xfed1de78 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b1548 │ │ │ │ - b 0x13a3d54 │ │ │ │ + b 0x13b1488 │ │ │ │ + b 0x13a3c94 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vmull.p8 , d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ @@ -148121,32 +148073,32 @@ │ │ │ │ strmi r2, [r5], #-7 │ │ │ │ andmi pc, r7, r4, asr #7 │ │ │ │ ldmdbne r0, {r2, r7, sl, lr} │ │ │ │ cdpeq 2, 2, cr0, cr4, cr13, {1} │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ adclt fp, sp, #192, 4 │ │ │ │ andsvs lr, r2, #4, 22 @ 0x1000 │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xa0d60 │ │ │ │ - b 0x10b1a34 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xa0ca0 │ │ │ │ + b 0x10b1974 │ │ │ │ vaddl.u8 q8, d3, d12 │ │ │ │ - b 0x10a9db8 │ │ │ │ + b 0x10a9cf8 │ │ │ │ vaddl.u8 q11, d1, d2 │ │ │ │ stmiane sp, {r0, r1, r2, r9, sp}^ │ │ │ │ stcmi 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ mcreq 4, 0, r4, cr9, cr4, {0} │ │ │ │ andmi pc, r7, #201326595 @ 0xc000003 │ │ │ │ tstvs r3, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf0054462 │ │ │ │ eoreq r0, r4, #1069547520 @ 0x3fc00000 │ │ │ │ movwvs lr, #14917 @ 0x3a45 │ │ │ │ - ldrbtmi pc, [pc], #-1028 @ 0xa0dc4 @ │ │ │ │ + ldrbtmi pc, [pc], #-1028 @ 0xa0d04 @ │ │ │ │ @ instruction: 0x43230411 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x1471a34 │ │ │ │ - beq 0x167e14 │ │ │ │ + b 0x1471974 │ │ │ │ + beq 0x167d54 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ orreq pc, r0, #3 │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ tstcc r0, #323584 @ 0x4f000 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ @@ -148164,229 +148116,229 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a4c38 │ │ │ │ + b 0x13a4b78 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1134c54 │ │ │ │ + b 0x1134b94 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed61e5c │ │ │ │ - b 0x149dc70 │ │ │ │ - b 0x1125bb4 │ │ │ │ + blx 0xfed61d9c │ │ │ │ + b 0x149dbb0 │ │ │ │ + b 0x1125af4 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1129a94 │ │ │ │ + b 0x11299d4 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ ldmdane r0, {r1, sl, ip}^ │ │ │ │ - bl 0xe3ed8 │ │ │ │ + bl 0xe3e18 │ │ │ │ addlt r4, r0, #536870913 @ 0x20000001 │ │ │ │ stceq 8, cr1, [r4], #-900 @ 0xfffffc7c │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ tstmi r3, #4, 22 @ 0x1000 │ │ │ │ - b 0x110d8ec │ │ │ │ - b 0x14712d8 │ │ │ │ + b 0x110d82c │ │ │ │ + b 0x1471218 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a3f04 │ │ │ │ - b 0x1463eec │ │ │ │ + b 0x13a3e44 │ │ │ │ + b 0x1463e2c │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1ae8 │ │ │ │ + b 0x13a1a28 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8d93c │ │ │ │ - b 0x149dd20 │ │ │ │ - b 0x1125c64 │ │ │ │ + blx 0xfed8d87c │ │ │ │ + b 0x149dc60 │ │ │ │ + b 0x1125ba4 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131b20 │ │ │ │ + b 0x1131a60 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ strtmi r4, [r2], #-258 @ 0xfffffefe │ │ │ │ - blx 0xfed31fb0 │ │ │ │ - blx 0xfed1e158 │ │ │ │ + blx 0xfed31ef0 │ │ │ │ + blx 0xfed1e098 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b1768 │ │ │ │ - b 0x13a3f74 │ │ │ │ + b 0x13b16a8 │ │ │ │ + b 0x13a3eb4 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vcge.f32 d21, d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ vrhadd.u8 d20, d2, d3 │ │ │ │ @ instruction: 0xf3444c07 │ │ │ │ - bne 0xbe8fb0 │ │ │ │ + bne 0xbe8ef0 │ │ │ │ andmi pc, r7, r4, asr #6 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ eoreq r1, sp, #16, 22 @ 0x4000 │ │ │ │ - b 0x1466834 │ │ │ │ + b 0x1466774 │ │ │ │ @ instruction: 0xf0004c0c │ │ │ │ adclt r0, sp, #255 @ 0xff │ │ │ │ eorvs lr, r2, #196, 22 @ 0x31000 │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xa0f84 │ │ │ │ - b 0x10b1c58 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xa0ec4 │ │ │ │ + b 0x10b1b98 │ │ │ │ vhadd.u8 d16, d3, d12 │ │ │ │ - b 0x10a9fdc │ │ │ │ + b 0x10a9f1c │ │ │ │ vhadd.u8 d22, d1, d2 │ │ │ │ - bne 0x17e97e4 │ │ │ │ + bne 0x17e9724 │ │ │ │ stcmi 3, cr15, [r7], {65} @ 0x41 │ │ │ │ strne r1, [r9], -r4, lsr #21 │ │ │ │ andmi pc, r7, #201326593 @ 0xc000001 │ │ │ │ @ instruction: 0x6323ebc1 │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ - ldrbeq pc, [pc, #5]! @ 0xa0fe5 @ │ │ │ │ - b 0x11e1874 │ │ │ │ + ldrbeq pc, [pc, #5]! @ 0xa0f25 @ │ │ │ │ + b 0x11e17b4 │ │ │ │ vst2.8 {d6-d9}, [r4], r3 │ │ │ │ ldreq r4, [r1], #-1151 @ 0xfffffb81 │ │ │ │ vst2.8 {d4-d7}, [r1 :128], r3 │ │ │ │ tstmi r9, #-1073741793 @ 0xc000001f │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf00c0a03 │ │ │ │ @ instruction: 0xf0030c08 │ │ │ │ @ instruction: 0xf4100380 │ │ │ │ - b 0x13b4e04 │ │ │ │ - b 0x1464018 │ │ │ │ + b 0x13b4d44 │ │ │ │ + b 0x1463f58 │ │ │ │ vst2.8 {d3-d6}, [r3 :64], r0 │ │ │ │ - b 0x13b9c14 │ │ │ │ - b 0x1464024 │ │ │ │ + b 0x13b9b54 │ │ │ │ + b 0x1463f64 │ │ │ │ vst2.8 {d4-d7}, [r3 :64], r0 │ │ │ │ - b 0x13b1c20 │ │ │ │ - b 0x1464030 │ │ │ │ + b 0x13b1b60 │ │ │ │ + b 0x1463f70 │ │ │ │ vst2.8 {d3-d6}, [r3], r1 │ │ │ │ - b 0x13a9c2c │ │ │ │ - b 0x146403c │ │ │ │ + b 0x13a9b6c │ │ │ │ + b 0x1463f7c │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1c38 │ │ │ │ - b 0x1464048 │ │ │ │ + b 0x13a1b78 │ │ │ │ + b 0x1463f88 │ │ │ │ @ instruction: 0xf0031301 │ │ │ │ - b 0x13b9c44 │ │ │ │ + b 0x13b9b84 │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ - blx 0xfed62048 │ │ │ │ - b 0x149de5c │ │ │ │ - b 0x13a5da0 │ │ │ │ + blx 0xfed61f88 │ │ │ │ + b 0x149dd9c │ │ │ │ + b 0x13a5ce0 │ │ │ │ svclt 0x000c0c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff410 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf0102300 │ │ │ │ - b 0x13b4e6c │ │ │ │ + b 0x13b4dac │ │ │ │ svclt 0x000c2283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff411 │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ mvnseq pc, #1 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1124e98 │ │ │ │ + b 0x1124dd8 │ │ │ │ svclt 0x000c5283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ - b 0x11248d8 │ │ │ │ + b 0x1124818 │ │ │ │ @ instruction: 0xf0016283 │ │ │ │ - b 0x1131cb0 │ │ │ │ + b 0x1131bf0 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - bne 0x14a60e0 │ │ │ │ - bl 0xff0e6100 │ │ │ │ + bne 0x14a6020 │ │ │ │ + bl 0xff0e6040 │ │ │ │ addlt r4, r0, #536870914 @ 0x20000002 │ │ │ │ strtne r1, [r4], #-2841 @ 0xfffff4e7 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ @ instruction: 0x4323ebc4 │ │ │ │ - b 0x110db14 │ │ │ │ - b 0x1471500 │ │ │ │ + b 0x110da54 │ │ │ │ + b 0x1471440 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a412c │ │ │ │ - b 0x1464114 │ │ │ │ + b 0x13a406c │ │ │ │ + b 0x1464054 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1d10 │ │ │ │ + b 0x13a1c50 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8db64 │ │ │ │ - b 0x149df48 │ │ │ │ - b 0x1125e8c │ │ │ │ + blx 0xfed8daa4 │ │ │ │ + b 0x149de88 │ │ │ │ + b 0x1125dcc │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131d48 │ │ │ │ + b 0x1131c88 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - blne 0x531578 │ │ │ │ - blx 0xfed27ad8 │ │ │ │ - blx 0xfed1e380 │ │ │ │ + blne 0x5314b8 │ │ │ │ + blx 0xfed27a18 │ │ │ │ + blx 0xfed1e2c0 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b1990 │ │ │ │ - b 0x13a419c │ │ │ │ + b 0x13b18d0 │ │ │ │ + b 0x13a40dc │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vcge.f32 d21, d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ @@ -148394,206 +148346,206 @@ │ │ │ │ @ instruction: 0xf3444c07 │ │ │ │ strmi r2, [r5], #-7 │ │ │ │ andmi pc, r7, r4, asr #6 │ │ │ │ stmiane r0!, {r2, r7, sl, lr} │ │ │ │ strtne r0, [r4], -sp, lsr #4 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ rscseq pc, pc, r0 │ │ │ │ - bl 0x1cdc88 │ │ │ │ + bl 0x1cdbc8 │ │ │ │ vst1.8 {d6-d9}, [ip :128], r2 │ │ │ │ @ instruction: 0x43280c7f │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ strcs pc, [r7], #-835 @ 0xfffffcbd │ │ │ │ andvs lr, r2, r0, asr #20 │ │ │ │ andcs pc, r7, #67108865 @ 0x4000001 │ │ │ │ vsub.i8 , , │ │ │ │ ldrmi r4, [r4], #-3079 @ 0xfffff3f9 │ │ │ │ vmax.u8 d17, d3, d9 │ │ │ │ - bl 0xf1a18 │ │ │ │ + bl 0xf1958 │ │ │ │ strbtmi r6, [r2], #-803 @ 0xfffffcdd │ │ │ │ - ldrbeq pc, [pc, #5]! @ 0xa1209 @ │ │ │ │ - b 0x11e1a98 │ │ │ │ + ldrbeq pc, [pc, #5]! @ 0xa1149 @ │ │ │ │ + b 0x11e19d8 │ │ │ │ vst2.8 {d6-d9}, [r4], r3 │ │ │ │ ldreq r4, [r1], #-1151 @ 0xfffffb81 │ │ │ │ vst2.8 {d4-d7}, [r1 :128], r3 │ │ │ │ tstmi r9, #-1073741793 @ 0xc000001f │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf00c0a03 │ │ │ │ @ instruction: 0xf0030c08 │ │ │ │ @ instruction: 0xf4100380 │ │ │ │ - b 0x13b5028 │ │ │ │ - b 0x146423c │ │ │ │ + b 0x13b4f68 │ │ │ │ + b 0x146417c │ │ │ │ vst2.8 {d3-d6}, [r3 :64], r0 │ │ │ │ - b 0x13b9e38 │ │ │ │ - b 0x1464248 │ │ │ │ + b 0x13b9d78 │ │ │ │ + b 0x1464188 │ │ │ │ vst2.8 {d4-d7}, [r3 :64], r0 │ │ │ │ - b 0x13b1e44 │ │ │ │ - b 0x1464254 │ │ │ │ + b 0x13b1d84 │ │ │ │ + b 0x1464194 │ │ │ │ vst2.8 {d3-d6}, [r3], r1 │ │ │ │ - b 0x13a9e50 │ │ │ │ - b 0x1464260 │ │ │ │ + b 0x13a9d90 │ │ │ │ + b 0x14641a0 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1e5c │ │ │ │ - b 0x146426c │ │ │ │ + b 0x13a1d9c │ │ │ │ + b 0x14641ac │ │ │ │ @ instruction: 0xf0031301 │ │ │ │ - b 0x13b9e68 │ │ │ │ + b 0x13b9da8 │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ - blx 0xfed6226c │ │ │ │ - b 0x149e080 │ │ │ │ - b 0x13a5fc4 │ │ │ │ + blx 0xfed621ac │ │ │ │ + b 0x149dfc0 │ │ │ │ + b 0x13a5f04 │ │ │ │ svclt 0x000c0c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff410 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf0102300 │ │ │ │ - b 0x13b5090 │ │ │ │ + b 0x13b4fd0 │ │ │ │ svclt 0x000c2283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff411 │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ mvnseq pc, #1 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x11250bc │ │ │ │ + b 0x1124ffc │ │ │ │ svclt 0x000c5283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ - b 0x1124afc │ │ │ │ + b 0x1124a3c │ │ │ │ @ instruction: 0xf0016283 │ │ │ │ - b 0x1131ed4 │ │ │ │ + b 0x1131e14 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ stmne r8, {r1, sl, ip} │ │ │ │ - bl 0xe6324 │ │ │ │ + bl 0xe6264 │ │ │ │ addlt r4, r0, #536870914 @ 0x20000002 │ │ │ │ strtne r1, [r4], #-2273 @ 0xfffff71f │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ @ instruction: 0x4323eb04 │ │ │ │ - b 0x110dd38 │ │ │ │ - b 0x1471724 │ │ │ │ + b 0x110dc78 │ │ │ │ + b 0x1471664 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a4350 │ │ │ │ - b 0x1464338 │ │ │ │ + b 0x13a4290 │ │ │ │ + b 0x1464278 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1f34 │ │ │ │ + b 0x13a1e74 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8dd88 │ │ │ │ - b 0x149e16c │ │ │ │ - b 0x11260b0 │ │ │ │ + blx 0xfed8dcc8 │ │ │ │ + b 0x149e0ac │ │ │ │ + b 0x1125ff0 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131f6c │ │ │ │ + b 0x1131eac │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ strtmi r4, [r2], #-258 @ 0xfffffefe │ │ │ │ - blx 0xfed323fc │ │ │ │ - blx 0xfed1e5a4 │ │ │ │ + blx 0xfed3233c │ │ │ │ + blx 0xfed1e4e4 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b1bb4 │ │ │ │ - b 0x13a43c0 │ │ │ │ + b 0x13b1af4 │ │ │ │ + b 0x13a4300 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ smlabtmi r7, r3, r3, pc @ │ │ │ │ cdppl 5, 8, cr15, cr0, cr0, {0} │ │ │ │ @ instruction: 0x9608e9dd │ │ │ │ stccs 3, cr15, [r7], {194} @ 0xc2 │ │ │ │ - ldrbeq pc, [pc, #9]! @ 0xa13e9 @ │ │ │ │ + ldrbeq pc, [pc, #9]! @ 0xa1329 @ │ │ │ │ andmi pc, r7, r6, asr #7 │ │ │ │ stmdane r9, {r2, r4, r5, r9, sl, fp} │ │ │ │ stmdbne r0, {r3, r4, r9, sl, fp} │ │ │ │ - ldrbteq pc, [pc], #2 @ 0xa13f0 @ │ │ │ │ + ldrbteq pc, [pc], #2 @ 0xa1330 @ │ │ │ │ vmul.f , , d0[5] │ │ │ │ @ instruction: 0xf04f2707 │ │ │ │ - b 0x14627fc │ │ │ │ - bl 0x11e1540 │ │ │ │ - bl 0x7a3c18 │ │ │ │ - bl 0x11e4424 │ │ │ │ + b 0x146273c │ │ │ │ + bl 0x11e1480 │ │ │ │ + bl 0x7a3b58 │ │ │ │ + bl 0x11e4364 │ │ │ │ stmdaeq r4!, {r0, r2, fp}^ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ strbvc lr, [sl], #2628 @ 0xa44 │ │ │ │ vstmiavc r8, {s29-s104} │ │ │ │ - beq 0x175bd58 │ │ │ │ + beq 0x175bc98 │ │ │ │ ldmdaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bvs 0xdbd4c │ │ │ │ + bvs 0xdbc8c │ │ │ │ strmi pc, [r7, -r2, asr #7] │ │ │ │ @ instruction: 0xf3c90e10 │ │ │ │ - b 0x1471c4c │ │ │ │ + b 0x1471b8c │ │ │ │ ldmne pc!, {r3, fp, sp} @ │ │ │ │ ldmdavs ip, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcs lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0x0c05eb45 │ │ │ │ - b 0x1463640 │ │ │ │ - b 0x127b8ac │ │ │ │ - b 0x147f37c │ │ │ │ - bl 0x4a45c0 │ │ │ │ - b 0x1321478 │ │ │ │ - b 0x1461c78 │ │ │ │ - b 0x11b448c │ │ │ │ - b 0x13b247c │ │ │ │ - bl 0x11f44c0 │ │ │ │ + b 0x1463580 │ │ │ │ + b 0x127b7ec │ │ │ │ + b 0x147f2bc │ │ │ │ + bl 0x4a4500 │ │ │ │ + b 0x13213b8 │ │ │ │ + b 0x1461bb8 │ │ │ │ + b 0x11b43cc │ │ │ │ + b 0x13b23bc │ │ │ │ + bl 0x11f4400 │ │ │ │ stmdaeq r0, {r0, r2, r8, r9, sl}^ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ sbcvc lr, r7, r0, asr #20 │ │ │ │ @ instruction: 0xf006087f │ │ │ │ @ instruction: 0xf3c60cff │ │ │ │ ldrteq r2, [pc], -r7, lsl #12 │ │ │ │ - b 0x12635a4 │ │ │ │ - b 0x11ab0c4 │ │ │ │ + b 0x12634e4 │ │ │ │ + b 0x11ab004 │ │ │ │ teqmi sl, #0 │ │ │ │ ldrbeq pc, [pc, r3]! @ │ │ │ │ smladeq ip, r7, fp, lr │ │ │ │ movwcs pc, #29635 @ 0x73c3 @ │ │ │ │ stmdaeq r5, {r0, r2, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c06eb13 │ │ │ │ - b 0x126369c │ │ │ │ - b 0x147f3c4 │ │ │ │ + b 0x12635dc │ │ │ │ + b 0x147f304 │ │ │ │ teqmi sl, #92, 24 @ 0x5c00 │ │ │ │ movwcs lr, #51778 @ 0xca42 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ rsbsmi pc, pc, #4, 8 @ 0x4000000 │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ - ldrbteq pc, [pc], #-1028 @ 0xa14c0 @ │ │ │ │ + ldrbteq pc, [pc], #-1028 @ 0xa1400 @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ - b 0x1163a14 │ │ │ │ - b 0x14718d4 │ │ │ │ + b 0x1163954 │ │ │ │ + b 0x1471814 │ │ │ │ stmdbeq r4!, {r2, r3, r7, sl, fp}^ │ │ │ │ vstmiane r2, {s28-s103} │ │ │ │ rsbsmi pc, pc, #0 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ vstmiacs r4, {s28-s103} │ │ │ │ vst1.64 {d11-d14}, [r3 :64], ip │ │ │ │ ldmdbeq r2, {r0, r1, r2, r3, r4, r5, r6, r8, r9, lr}^ │ │ │ │ @@ -148606,15 +148558,15 @@ │ │ │ │ orrmi lr, r4, #76, 20 @ 0x4c000 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ rsbseq pc, pc, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrvs lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1169d24 │ │ │ │ + b 0x1169c64 │ │ │ │ @ instruction: 0xf8ce7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ cdppl 5, 8, cr15, cr0, cr0, {0} │ │ │ │ @@ -148633,133 +148585,133 @@ │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ strcs pc, [r7, #-968] @ 0xfffffc38 │ │ │ │ strcc r0, [r1, #-2166] @ 0xfffff78a │ │ │ │ strbvc lr, [ip], r6, asr #20 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ @ instruction: 0x6c00ea4c │ │ │ │ andcs pc, r7, r2, asr #7 │ │ │ │ - b 0x1467644 │ │ │ │ + b 0x1467584 │ │ │ │ @ instruction: 0xf04f6018 │ │ │ │ @ instruction: 0xf1070800 │ │ │ │ @ instruction: 0xf1480701 │ │ │ │ stmdaeq sp!, {fp}^ │ │ │ │ stmdaeq r9, {r0, ip, sp}^ │ │ │ │ strbvc lr, [r8, #2629] @ 0xa45 │ │ │ │ ldmdaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdacs r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcs lr, [r5], -r6, asr #20 │ │ │ │ ldmdavs r5, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strmi pc, [r7, #-962] @ 0xfffffc3e │ │ │ │ @ instruction: 0xf04f197f │ │ │ │ @ instruction: 0xf1450500 │ │ │ │ - b 0x13a29c8 │ │ │ │ + b 0x13a2908 │ │ │ │ ldmdaeq pc!, {r3, sl, fp}^ @ │ │ │ │ - b 0x1264e18 │ │ │ │ + b 0x1264d58 │ │ │ │ stmdaeq sp!, {r0, r2, r6, r7, r8, r9, sl, ip, sp, lr}^ │ │ │ │ - b 0x14677d8 │ │ │ │ - b 0x12329f0 │ │ │ │ - b 0x11f1dfc │ │ │ │ - b 0x1472a40 │ │ │ │ - b 0x13a1728 │ │ │ │ + b 0x1467718 │ │ │ │ + b 0x1232930 │ │ │ │ + b 0x11f1d3c │ │ │ │ + b 0x1472980 │ │ │ │ + b 0x13a1668 │ │ │ │ @ instruction: 0xf04f0c05 │ │ │ │ @ instruction: 0xf1450500 │ │ │ │ @ instruction: 0xf0030500 │ │ │ │ vqshlu.s64 q8, , #3 │ │ │ │ - b 0x10aa218 │ │ │ │ + b 0x10aa158 │ │ │ │ stmdaeq sp!, {r0, r2, r6, r7, ip, sp, lr}^ │ │ │ │ - b 0x11e2eb8 │ │ │ │ - b 0x112aa48 │ │ │ │ - b 0x13b960c │ │ │ │ + b 0x11e2df8 │ │ │ │ + b 0x112a988 │ │ │ │ + b 0x13b954c │ │ │ │ @ instruction: 0xf0040c05 │ │ │ │ strcc r0, [r1, #-1535] @ 0xfffffa01 │ │ │ │ strcs pc, [r7], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf10419ad │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ @ instruction: 0xf1460600 │ │ │ │ stmiane r4!, {r9, sl}^ │ │ │ │ @ instruction: 0xf412086d │ │ │ │ - b 0x147542c │ │ │ │ - b 0x11e2784 │ │ │ │ - b 0x13bed50 │ │ │ │ - b 0x13a4650 │ │ │ │ - blx 0x186a250 │ │ │ │ - blx 0xfefe084c │ │ │ │ + b 0x147536c │ │ │ │ + b 0x11e26c4 │ │ │ │ + b 0x13bec90 │ │ │ │ + b 0x13a4590 │ │ │ │ + blx 0x186a190 │ │ │ │ + blx 0xfefe078c │ │ │ │ svclt 0x000cfc8c │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svceq 0x007ff412 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ - blx 0xfed4e1c0 │ │ │ │ - b 0x119e064 │ │ │ │ - b 0x1471a64 │ │ │ │ - b 0x13a4894 │ │ │ │ + blx 0xfed4e100 │ │ │ │ + b 0x119dfa4 │ │ │ │ + b 0x14719a4 │ │ │ │ + b 0x13a47d4 │ │ │ │ svclt 0x000c1c84 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svcmi 0x007ff010 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ vstmiacs r4, {s28-s103} │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4132400 │ │ │ │ - b 0x13b5480 │ │ │ │ - b 0x116e498 │ │ │ │ + b 0x13b53c0 │ │ │ │ + b 0x116e3d8 │ │ │ │ svclt 0x000c4382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ cdpeq 2, 0, cr2, cr12, cr0, {0} │ │ │ │ orrvs lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1169eac │ │ │ │ + b 0x1169dec │ │ │ │ @ instruction: 0xf8ce7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ addslt fp, r9, #240, 10 @ 0x3c000000 │ │ │ │ cdppl 5, 8, cr15, cr0, cr0, {0} │ │ │ │ strpl lr, [r5], #-2525 @ 0xfffff623 │ │ │ │ adclt r0, r0, #6912 @ 0x1b00 │ │ │ │ @ instruction: 0x4c14ea4f │ │ │ │ @ instruction: 0xf04f1809 │ │ │ │ adclt r0, lr, #0, 8 │ │ │ │ - bl 0x11ce120 │ │ │ │ - bl 0x5632f4 │ │ │ │ + bl 0x11ce060 │ │ │ │ + bl 0x563234 │ │ │ │ stmibne r0, {r2, r3, r8, r9} │ │ │ │ ldrmi lr, [r5, #-2639] @ 0xfffff5b1 │ │ │ │ @ instruction: 0x0c04eb44 │ │ │ │ ldmdbne r2, {r1, r4, sl, fp}^ │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ subseq lr, r0, pc, asr #20 │ │ │ │ cmpeq r1, pc, asr #20 │ │ │ │ sbcvc lr, ip, r0, asr #20 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ @ instruction: 0x4c03ea4c │ │ │ │ cmpeq r2, #323584 @ 0x4f000 │ │ │ │ andeq lr, r4, #68, 22 @ 0x11000 │ │ │ │ bicvc lr, r7, r1, asr #20 │ │ │ │ bicvc lr, r2, #274432 @ 0x43000 │ │ │ │ - b 0x10a3868 │ │ │ │ + b 0x10a37a8 │ │ │ │ ldreq r4, [r2], #-3 │ │ │ │ andsmi lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ addlt r0, r3, #512 @ 0x200 │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ - blx 0xfed62780 │ │ │ │ - blx 0xfed5e548 │ │ │ │ - b 0x15de148 │ │ │ │ - b 0x1472788 │ │ │ │ - b 0x1466494 │ │ │ │ - b 0x1466094 │ │ │ │ - b 0x116655c │ │ │ │ + blx 0xfed626c0 │ │ │ │ + blx 0xfed5e488 │ │ │ │ + b 0x15de088 │ │ │ │ + b 0x14726c8 │ │ │ │ + b 0x14663d4 │ │ │ │ + b 0x1465fd4 │ │ │ │ + b 0x116649c │ │ │ │ addlt r3, sl, #134217730 @ 0x8000002 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1169f68 │ │ │ │ + b 0x1169ea8 │ │ │ │ @ instruction: 0xf8ce7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ addslt r5, r8, #128, 28 @ 0x800 │ │ │ │ strmi lr, [r3, #-2525] @ 0xfffff623 │ │ │ │ @@ -148772,104 +148724,104 @@ │ │ │ │ andcc r0, r1, r0, lsl #10 │ │ │ │ @ instruction: 0x0c03eb1c │ │ │ │ stceq 2, cr11, [r4], #-588 @ 0xfffffdb4 │ │ │ │ @ instruction: 0xf04f18c0 │ │ │ │ @ instruction: 0xf1430300 │ │ │ │ ldceq 3, cr0, [r2], {-0} │ │ │ │ stmdaeq r0, {r0, sl, ip, sp}^ │ │ │ │ - b 0x10a7a4c │ │ │ │ - b 0x147dacc │ │ │ │ + b 0x10a798c │ │ │ │ + b 0x147da0c │ │ │ │ @ instruction: 0xf04f0253 │ │ │ │ @ instruction: 0xf1430300 │ │ │ │ stmdaeq r4!, {r8, r9}^ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x11a38f8 │ │ │ │ + b 0x11a3838 │ │ │ │ ldmdaeq fp, {r0, r1, r6, r7, sl, ip, sp, lr}^ │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ bicvc lr, r5, r1, asr #20 │ │ │ │ - b 0x10a2850 │ │ │ │ - b 0x11717f8 │ │ │ │ + b 0x10a2790 │ │ │ │ + b 0x1171738 │ │ │ │ tstmi sl, #20, 6 @ 0x50000000 │ │ │ │ tstmi r1, #805306376 @ 0x30000008 │ │ │ │ - blx 0xfed647fc │ │ │ │ + blx 0xfed6473c │ │ │ │ ldreq pc, [r2], #-899 @ 0xfffffc7d │ │ │ │ - blx 0xfed2482c │ │ │ │ - b 0x149e208 │ │ │ │ - b 0x1466550 │ │ │ │ - b 0x1466150 │ │ │ │ - b 0x1166618 │ │ │ │ + blx 0xfed2476c │ │ │ │ + b 0x149e148 │ │ │ │ + b 0x1466490 │ │ │ │ + b 0x1466090 │ │ │ │ + b 0x1166558 │ │ │ │ addlt r3, sl, #134217730 @ 0x8000002 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x116a024 │ │ │ │ + b 0x1169f64 │ │ │ │ @ instruction: 0xf8ce7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stcls 5, cr11, [r2], {16} │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ strteq pc, [r0], #-460 @ 0xfffffe34 │ │ │ │ cdpeq 1, 4, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0xf00cfa20 │ │ │ │ vst1.8 {d15-d16}, [r4], r1 │ │ │ │ @ instruction: 0xf1cc4320 │ │ │ │ - blx 0x1628d4 │ │ │ │ - blx 0x15e490 │ │ │ │ + blx 0x162814 │ │ │ │ + blx 0x15e3d0 │ │ │ │ msrmi CPSR_xc, #4, 8 @ 0x4000000 │ │ │ │ strteq pc, [r0], #-428 @ 0xfffffe54 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r1 │ │ │ │ @ instruction: 0xf10cfa21 │ │ │ │ stceq 1, cr15, [r0], #-688 @ 0xfffffd50 │ │ │ │ - blx 0x9324f4 │ │ │ │ - b 0x14608a8 │ │ │ │ - b 0x116187c │ │ │ │ + blx 0x932434 │ │ │ │ + b 0x14607e8 │ │ │ │ + b 0x11617bc │ │ │ │ tstmi r9, #12, 6 @ 0x30000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andsmi fp, sl, r0, lsl r5 │ │ │ │ @ instruction: 0xf1a49c02 │ │ │ │ @ instruction: 0xf1c40c20 │ │ │ │ - blx 0x16511c │ │ │ │ - blx 0x9a08d0 │ │ │ │ - b 0x13e10dc │ │ │ │ + blx 0x16505c │ │ │ │ + blx 0x9a0810 │ │ │ │ + b 0x13e101c │ │ │ │ adcmi r0, r3, lr, lsl #24 │ │ │ │ tsteq ip, r1, lsr #20 │ │ │ │ andeq lr, r3, r0, lsr #20 │ │ │ │ stceq 1, cr15, [r0], #-784 @ 0xfffffcf0 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ vst1.8 {d15-d16}, [r4], r2 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ - blx 0x932544 │ │ │ │ - b 0x11a08f8 │ │ │ │ + blx 0x932484 │ │ │ │ + b 0x11a0838 │ │ │ │ tstmi r9, #12, 6 @ 0x30000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf0014308 │ │ │ │ svclt 0x000c4100 │ │ │ │ andcs r2, r0, r1 │ │ │ │ addvc lr, r0, r1, asr #20 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ tstpcc r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blx 0x10e402 │ │ │ │ - blx 0xfe99d906 │ │ │ │ + blx 0x10e342 │ │ │ │ + blx 0xfe99d846 │ │ │ │ strmi r3, [r1], #-257 @ 0xfffffeff │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ streq fp, [r0], #-642 @ 0xfffffd7e │ │ │ │ @ instruction: 0xf04f1883 │ │ │ │ @ instruction: 0xf1410100 │ │ │ │ ldreq r0, [r8], #-256 @ 0xffffff00 │ │ │ │ stmne r0, {r0, r3, sl} │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x10e2944 │ │ │ │ + b 0x10e2884 │ │ │ │ streq r4, [r0], #-272 @ 0xfffffef0 │ │ │ │ @ instruction: 0xf1411880 │ │ │ │ andcs r0, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrbmi r4, [r0, -r1, lsl #12]! │ │ │ │ @ instruction: 0x6c11ea4f │ │ │ │ mvnseq pc, #0 │ │ │ │ @@ -148885,190 +148837,190 @@ │ │ │ │ movweq pc, #322 @ 0x142 @ │ │ │ │ rscseq pc, pc, #1 │ │ │ │ andeq lr, ip, r0, lsl fp │ │ │ │ stccs 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ @ instruction: 0xf1431880 │ │ │ │ vsubw.u8 q8, , d0 │ │ │ │ - bl 0x4b219c │ │ │ │ + bl 0x4b20dc │ │ │ │ @ instruction: 0xf143000c │ │ │ │ stmne r0, {r8} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dfb0e │ │ │ │ + blx 0x1dfa4e │ │ │ │ @ instruction: 0x4c11ea4f │ │ │ │ - bl 0x58e3ac │ │ │ │ + bl 0x58e2ec │ │ │ │ @ instruction: 0xf04f030c │ │ │ │ - b 0x14621a8 │ │ │ │ - bl 0x11319ec │ │ │ │ + b 0x14620e8 │ │ │ │ + bl 0x113192c │ │ │ │ addlt r0, sl, #512 @ 0x200 │ │ │ │ @ instruction: 0xf14c1818 │ │ │ │ stmne r0, {r8} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf04f1840 │ │ │ │ mrsmi r0, (UNDEF: 89) │ │ │ │ svclt 0x00004770 │ │ │ │ vldmiacc r0, {s28-s106} │ │ │ │ bicne pc, r0, #192, 6 │ │ │ │ stceq 0, cr15, [r2], {12} │ │ │ │ - b 0x1164eec │ │ │ │ + b 0x1164e2c │ │ │ │ @ instruction: 0xf002030c │ │ │ │ svceq 0x00000204 │ │ │ │ @ instruction: 0xf0004313 │ │ │ │ stmiaeq sl, {r3}^ │ │ │ │ @ instruction: 0xf0024303 │ │ │ │ - beq 0xfe2a223c │ │ │ │ + beq 0xfe2a217c │ │ │ │ @ instruction: 0xf0004313 │ │ │ │ mcrreq 0, 2, r0, sl, cr0 │ │ │ │ @ instruction: 0xf0024303 │ │ │ │ cdpeq 2, 0, cr0, cr8, cr0, {2} │ │ │ │ @ instruction: 0xf0004313 │ │ │ │ tstmi r8, #128 @ 0x80 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf3c00f82 │ │ │ │ @ instruction: 0xf00233c0 │ │ │ │ - bleq 0x1321a34 │ │ │ │ + bleq 0x1321974 │ │ │ │ @ instruction: 0xf0024303 │ │ │ │ stceq 2, cr0, [r9, #-16] │ │ │ │ @ instruction: 0xf0014313 │ │ │ │ tstmi r8, #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf0010f89 │ │ │ │ - b 0x10e1e54 │ │ │ │ + b 0x10e1d94 │ │ │ │ ldrdcs r7, [r0, -r0] │ │ │ │ svclt 0x00004770 │ │ │ │ ldceq 4, cr11, [r1], {16} │ │ │ │ streq r9, [r9], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0xf500b292 │ │ │ │ rscmi r5, r1, r0, lsl #25 │ │ │ │ vhadd.u32 q10, , q9 │ │ │ │ - b 0x10e1ea8 │ │ │ │ + b 0x10e1de8 │ │ │ │ ldceq 0, cr0, [r9], {2} │ │ │ │ streq fp, [r9], #-667 @ 0xfffffd65 │ │ │ │ rscmi r0, r3, r2, lsl #24 │ │ │ │ andmi pc, r0, #33554432 @ 0x2000000 │ │ │ │ vhadd.u32 q10, , │ │ │ │ - beq 0x161ec0 │ │ │ │ + beq 0x161e00 │ │ │ │ orreq pc, r0, #3 │ │ │ │ andeq r4, sl, #1275068416 @ 0x4c000000 │ │ │ │ andeq pc, r0, #33554432 @ 0x2000000 │ │ │ │ - b 0x1164ac4 │ │ │ │ + b 0x1164a04 │ │ │ │ addlt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4e4e4 │ │ │ │ - b 0x149e4c8 │ │ │ │ - b 0x116640c │ │ │ │ + blx 0xfed4e424 │ │ │ │ + b 0x149e408 │ │ │ │ + b 0x116634c │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x11722cc │ │ │ │ + b 0x117220c │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ - blmi 0x1dfc54 │ │ │ │ + blmi 0x1dfb94 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf5009900 │ │ │ │ - blx 0x938cf4 │ │ │ │ - blx 0x99dafc │ │ │ │ - blx 0xfecddf00 │ │ │ │ + blx 0x938c34 │ │ │ │ + blx 0x99da3c │ │ │ │ + blx 0xfecdde40 │ │ │ │ @ instruction: 0xf001f380 │ │ │ │ ldmdbeq fp, {r9, lr}^ │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf4030c03 │ │ │ │ tstmi sl, #0, 6 │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ - b 0x1124084 │ │ │ │ + b 0x1123fc4 │ │ │ │ @ instruction: 0xf8cc7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf500b500 │ │ │ │ stmdbls r1, {r7, sl, fp, ip, lr} │ │ │ │ cdpeq 1, 2, cr15, cr0, cr1, {6} │ │ │ │ eoreq pc, r0, r1, lsr #3 │ │ │ │ - blx 0x171e64 │ │ │ │ - blx 0x9a1378 │ │ │ │ - b 0x115db44 │ │ │ │ + blx 0x171da4 │ │ │ │ + blx 0x9a12b8 │ │ │ │ + b 0x115da84 │ │ │ │ movwmi r0, #8718 @ 0x220e │ │ │ │ @ instruction: 0xf101fa23 │ │ │ │ andeq lr, r1, r2, asr sl │ │ │ │ svclt 0x000c4610 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dfce6 │ │ │ │ + blx 0x1dfc26 │ │ │ │ addslt fp, r9, #16, 8 @ 0x10000000 │ │ │ │ @ instruction: 0xf36f9c01 │ │ │ │ @ instruction: 0xf500030f │ │ │ │ adcmi r5, r1, r0, lsl #25 │ │ │ │ addlt r4, r9, #163 @ 0xa3 │ │ │ │ stceq 3, cr4, [fp], {25} │ │ │ │ vqsub.u32 d27, d31, d3 │ │ │ │ - blx 0x1623cc │ │ │ │ - blx 0x15e7a4 │ │ │ │ + blx 0x16230c │ │ │ │ + blx 0x15e6e4 │ │ │ │ vhadd.u32 d31, d3, d4 │ │ │ │ - b 0x1461bd8 │ │ │ │ - b 0x146a7e0 │ │ │ │ + b 0x1461b18 │ │ │ │ + b 0x146a720 │ │ │ │ vst1.8 {d4-d7}, [r2 :64], r0 │ │ │ │ @ instruction: 0xf0034200 │ │ │ │ - b 0x11629ac │ │ │ │ - b 0x14627b8 │ │ │ │ + b 0x11628ec │ │ │ │ + b 0x14626f8 │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x11623b8 │ │ │ │ + b 0x11622f8 │ │ │ │ addlt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4e608 │ │ │ │ - b 0x149e5ec │ │ │ │ - b 0x1166530 │ │ │ │ + blx 0xfed4e548 │ │ │ │ + b 0x149e52c │ │ │ │ + b 0x1166470 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x11723f0 │ │ │ │ + b 0x1172330 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ - blmi 0x1dfd78 │ │ │ │ + blmi 0x1dfcb8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf5009900 │ │ │ │ - blx 0x138e18 │ │ │ │ - blx 0x19dc20 │ │ │ │ - blx 0xfecde024 │ │ │ │ + blx 0x138d58 │ │ │ │ + blx 0x19db60 │ │ │ │ + blx 0xfecddf64 │ │ │ │ @ instruction: 0xf001f380 │ │ │ │ ldmdbeq fp, {r9, lr}^ │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf4030c03 │ │ │ │ tstmi sl, #0, 6 │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ - b 0x11241a8 │ │ │ │ + b 0x11240e8 │ │ │ │ @ instruction: 0xf8cc7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcls 4, cr11, [r1], {16} │ │ │ │ stceq 1, cr15, [r0], #-656 @ 0xfffffd70 │ │ │ │ @ instruction: 0xf104fa03 │ │ │ │ @@ -149078,94 +149030,94 @@ │ │ │ │ stceq 1, cr15, [r0], #-784 @ 0xfffffcf0 │ │ │ │ @ instruction: 0xf004fa02 │ │ │ │ stc2 10, cr15, [ip], {34} @ 0x22 @ │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andeq lr, r1, #80, 20 @ 0x50000 │ │ │ │ andmi pc, r0, #1 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x112ac84 │ │ │ │ + b 0x112abc4 │ │ │ │ @ instruction: 0xf8c37284 │ │ │ │ @ instruction: 0xf85d20ec │ │ │ │ andcs r4, r0, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf500b410 │ │ │ │ stcls 12, cr5, [r1], {128} @ 0x80 │ │ │ │ andslt fp, r0, #-1879048191 @ 0x90000001 │ │ │ │ ldrne r1, [r2], #-1051 @ 0xfffffbe5 │ │ │ │ rscmi r4, r0, r1, ror #1 │ │ │ │ addlt r4, r9, #227 @ 0xe3 │ │ │ │ addlt r4, r0, #226 @ 0xe2 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ - b 0x1464cec │ │ │ │ - b 0x1472504 │ │ │ │ + b 0x1464c2c │ │ │ │ + b 0x1472444 │ │ │ │ vst2.8 {d2-d5}, [r2 :64], r0 │ │ │ │ @ instruction: 0xf0034200 │ │ │ │ - b 0x1162ad0 │ │ │ │ - b 0x14628dc │ │ │ │ + b 0x1162a10 │ │ │ │ + b 0x146281c │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x11624dc │ │ │ │ + b 0x116241c │ │ │ │ addlt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4e72c │ │ │ │ - b 0x149e710 │ │ │ │ - b 0x1166654 │ │ │ │ + blx 0xfed4e66c │ │ │ │ + b 0x149e650 │ │ │ │ + b 0x1166594 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x1172514 │ │ │ │ + b 0x1172454 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ - blmi 0x1dfe9c │ │ │ │ + blmi 0x1dfddc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0x148f178 │ │ │ │ + b 0x148f0b8 │ │ │ │ stcls 14, cr7, [r2], {226} @ 0xe2 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ @ instruction: 0xf1c417d8 │ │ │ │ rscmi r0, r2, r0, lsr #2 │ │ │ │ @ instruction: 0xf101fa0e │ │ │ │ @ instruction: 0xf1a4430a │ │ │ │ - blx 0xc221d4 │ │ │ │ + blx 0xc22114 │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ @ instruction: 0xf104fa23 │ │ │ │ msreq CPSR_, #196, 2 @ 0x31 │ │ │ │ - b 0x1470de4 │ │ │ │ - blx 0xb55b0 │ │ │ │ + b 0x1470d24 │ │ │ │ + blx 0xb54f0 │ │ │ │ vst2.8 {d15-d18}, [lr], r3 │ │ │ │ - blx 0x8b5570 │ │ │ │ + blx 0x8b54b0 │ │ │ │ tstpmi r9, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ @ instruction: 0xf082fab2 │ │ │ │ - blx 0xfecf2a00 │ │ │ │ + blx 0xfecf2940 │ │ │ │ @ instruction: 0xf001f481 │ │ │ │ stmdbeq r0, {r8, r9, lr}^ │ │ │ │ - b 0x1164318 │ │ │ │ + b 0x1164258 │ │ │ │ ldrmi r3, [r0], -r0, lsl #7 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ orrvc lr, r4, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf1c19900 │ │ │ │ sbcmi r0, sl, r0, lsr #24 │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r0], #-708 @ 0xfffffd3c │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ - blx 0x1191b20 │ │ │ │ + blx 0x1191a60 │ │ │ │ @ instruction: 0xf003fc0c │ │ │ │ svclt 0x00584300 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ andeq lr, r1, r2, asr sl │ │ │ │ svclt 0x000c4610 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @@ -149174,81 +149126,81 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ addslt fp, r4, #48, 10 @ 0xc000000 │ │ │ │ vmls.i32 d25, d15, d3 │ │ │ │ @ instruction: 0xf500020f │ │ │ │ @ instruction: 0xf1c15c80 │ │ │ │ - blx 0x863244 │ │ │ │ - blx 0x9e1814 │ │ │ │ + blx 0x863184 │ │ │ │ + blx 0x9e1754 │ │ │ │ vhadd.u32 d31, d15, d1 │ │ │ │ adcmi r0, ip, pc, lsl #6 │ │ │ │ - blx 0x932a24 │ │ │ │ + blx 0x932964 │ │ │ │ adcmi pc, sl, r1 │ │ │ │ - blx 0xc32a5c │ │ │ │ - blx 0x45e624 │ │ │ │ - blx 0x9a1638 │ │ │ │ - b 0x115e22c │ │ │ │ + blx 0xc3299c │ │ │ │ + blx 0x45e564 │ │ │ │ + blx 0x9a1578 │ │ │ │ + b 0x115e16c │ │ │ │ adcmi r0, fp, lr, lsl #4 │ │ │ │ andeq pc, pc, r4, ror #6 │ │ │ │ - beq 0x172a98 │ │ │ │ + beq 0x1729d8 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {0} @ │ │ │ │ tstpeq pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ orreq pc, r0, #3 │ │ │ │ mcr2 10, 4, pc, cr14, cr14, {5} @ │ │ │ │ - b 0x1464e70 │ │ │ │ + b 0x1464db0 │ │ │ │ vst1.8 {d4-d7}, [r2 :64], r0 │ │ │ │ - b 0x1472650 │ │ │ │ - b 0x116ae58 │ │ │ │ - b 0x1462a60 │ │ │ │ - b 0x147269c │ │ │ │ + b 0x1472590 │ │ │ │ + b 0x116ad98 │ │ │ │ + b 0x14629a0 │ │ │ │ + b 0x14725dc │ │ │ │ @ instruction: 0xf4041e5e │ │ │ │ - b 0x1462e64 │ │ │ │ - b 0x1172670 │ │ │ │ - blx 0xfed22a7c │ │ │ │ - b 0x119e878 │ │ │ │ - b 0x1466cac │ │ │ │ - b 0x11667c0 │ │ │ │ + b 0x1462da4 │ │ │ │ + b 0x11725b0 │ │ │ │ + blx 0xfed229bc │ │ │ │ + b 0x119e7b8 │ │ │ │ + b 0x1466bec │ │ │ │ + b 0x1166700 │ │ │ │ addlt r3, sl, #134217730 @ 0x8000002 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andmi pc, r0, #1 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x116a698 │ │ │ │ + b 0x116a5d8 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b500 │ │ │ │ stmdbls r1, {r7, sl, fp, ip, lr} │ │ │ │ cdpeq 1, 2, cr15, cr0, cr1, {6} │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ vpmax.s8 d15, d14, d2 │ │ │ │ - blx 0x972b00 │ │ │ │ - blx 0x19e2c8 │ │ │ │ - blx 0xfecdeb00 │ │ │ │ + blx 0x972a40 │ │ │ │ + blx 0x19e208 │ │ │ │ + blx 0xfecdea40 │ │ │ │ tstpmi r9, #128, 28 @ p-variant is OBSOLETE @ 0x800 │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ @ instruction: 0xf281fab1 │ │ │ │ movwmi pc, #1 @ │ │ │ │ orrcc lr, lr, #274432 @ 0x43000 │ │ │ │ vnmlami.f32 s28, s0, s30 │ │ │ │ vst2.16 {d0,d2}, [lr :64], r2 │ │ │ │ - b 0x11756e8 │ │ │ │ - b 0x1162b24 │ │ │ │ + b 0x1175628 │ │ │ │ + b 0x1162a64 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @ instruction: 0xf500b5f0 │ │ │ │ stmdbls r5, {r7, sl, ip, lr} │ │ │ │ - ldceq 0, cr15, [pc], #-4 @ 0xa1f08 │ │ │ │ + ldceq 0, cr15, [pc], #-4 @ 0xa1e48 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ cdpeq 1, 0, cr15, cr0, cr12, {6} │ │ │ │ strteq pc, [r0], -ip, asr #3 │ │ │ │ cdpeq 0, 3, cr15, cr15, cr14, {0} │ │ │ │ streq pc, [r0, #-428]! @ 0xfffffe54 │ │ │ │ streq pc, [r0, -lr, lsr #3]! │ │ │ │ eoreq pc, r0, lr, asr #3 │ │ │ │ @@ -149261,338 +149213,338 @@ │ │ │ │ @ instruction: 0xf505fa23 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ @ instruction: 0xf00efa02 │ │ │ │ tsteq r3, r1, asr #20 │ │ │ │ stc2 10, cr15, [ip], {34} @ 0x22 @ │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf0012200 │ │ │ │ - b 0x13b2b60 │ │ │ │ - b 0x1164f7c │ │ │ │ + b 0x13b2aa0 │ │ │ │ + b 0x1164ebc │ │ │ │ @ instruction: 0xf8c47382 │ │ │ │ - b 0x13ae31c │ │ │ │ - b 0x13a4f84 │ │ │ │ + b 0x13ae25c │ │ │ │ + b 0x13a4ec4 │ │ │ │ andcs r0, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @ instruction: 0xf500b5f0 │ │ │ │ stcls 12, cr5, [r5], {128} @ 0x80 │ │ │ │ teqpeq r0, r4 @ p-variant is OBSOLETE │ │ │ │ - b 0x146240c │ │ │ │ + b 0x146234c │ │ │ │ @ instruction: 0xf0000e84 │ │ │ │ @ instruction: 0xf00e0030 │ │ │ │ @ instruction: 0xf1c00e30 │ │ │ │ @ instruction: 0xf1a00720 │ │ │ │ - blx 0x923420 │ │ │ │ + blx 0x923360 │ │ │ │ @ instruction: 0xf1cef000 │ │ │ │ - blx 0x163828 │ │ │ │ + blx 0x163768 │ │ │ │ stmiaeq r4!, {r0, r1, r2, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf505fa23 │ │ │ │ @ instruction: 0x43284338 │ │ │ │ streq pc, [r0, #-430]! @ 0xfffffe52 │ │ │ │ @ instruction: 0xf606fa03 │ │ │ │ ldrteq pc, [r0], #-4 @ │ │ │ │ vseleq.f32 s30, s28, s5 │ │ │ │ - blx 0x98e9c8 │ │ │ │ - b 0x145f3e0 │ │ │ │ - b 0x14257e8 │ │ │ │ + blx 0x98e908 │ │ │ │ + b 0x145f320 │ │ │ │ + b 0x1425728 │ │ │ │ @ instruction: 0xf1a10e05 │ │ │ │ - b 0x10a3458 │ │ │ │ + b 0x10a3398 │ │ │ │ @ instruction: 0xf1c1400e │ │ │ │ - blx 0x925860 │ │ │ │ - blx 0x19e3e8 │ │ │ │ - blx 0x9a1820 │ │ │ │ - b 0x111f400 │ │ │ │ + blx 0x9257a0 │ │ │ │ + blx 0x19e328 │ │ │ │ + blx 0x9a1760 │ │ │ │ + b 0x111f340 │ │ │ │ @ instruction: 0x4329010e │ │ │ │ streq pc, [r0, #-452]! @ 0xfffffe3c │ │ │ │ cdpeq 1, 2, cr15, cr0, cr4, {5} │ │ │ │ - blx 0x172384 │ │ │ │ + blx 0x1722c4 │ │ │ │ addlt pc, r9, #20971520 @ 0x1400000 │ │ │ │ vseleq.f32 s30, s28, s7 │ │ │ │ - b 0x1132cb0 │ │ │ │ - beq 0x162844 │ │ │ │ + b 0x1132bf0 │ │ │ │ + beq 0x162784 │ │ │ │ orreq pc, r0, #3 │ │ │ │ - b 0x110ea24 │ │ │ │ - blx 0xfedb2420 │ │ │ │ + b 0x110e964 │ │ │ │ + blx 0xfedb2360 │ │ │ │ stceq 4, cr15, [sl], {132} @ 0x84 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi pc, r0, #33554432 @ 0x2000000 │ │ │ │ vmlscs.f32 s28, s2, s30 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ ldrbne lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ cdpeq 4, 0, cr15, cr0, cr14, {0} │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ orrne lr, r4, #274432 @ 0x43000 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4ea7c │ │ │ │ - b 0x149ea60 │ │ │ │ - b 0x11669a4 │ │ │ │ + blx 0xfed4e9bc │ │ │ │ + b 0x149e9a0 │ │ │ │ + b 0x11668e4 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x1172864 │ │ │ │ + b 0x11727a4 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - b 0x148f4c4 │ │ │ │ + b 0x148f404 │ │ │ │ @ instruction: 0xf5002e12 │ │ │ │ ldmib sp, {r7, sl, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf0024102 │ │ │ │ vst4. {d0-d3}, [lr :256] │ │ │ │ tstmi r0, #-268435449 @ 0xf0000007 │ │ │ │ - b 0x1463104 │ │ │ │ + b 0x1463044 │ │ │ │ ldceq 14, cr4, [fp], {17} │ │ │ │ rsbseq pc, pc, #33554432 @ 0x2000000 │ │ │ │ tstmi r0, #150994944 @ 0x9000000 │ │ │ │ rsbseq pc, pc, #16777216 @ 0x1000000 │ │ │ │ mvnseq pc, r4 │ │ │ │ - b 0x10a4944 │ │ │ │ + b 0x10a4884 │ │ │ │ vst4.8 {d6-d9}, [r4], r3 │ │ │ │ - b 0x10f32b8 │ │ │ │ + b 0x10f31f8 │ │ │ │ @ instruction: 0xf410610e │ │ │ │ - b 0x10f5ec0 │ │ │ │ - b 0x14624d8 │ │ │ │ - b 0x10e6d0c │ │ │ │ - b 0x14624d8 │ │ │ │ + b 0x10f5e00 │ │ │ │ + b 0x1462418 │ │ │ │ + b 0x10e6c4c │ │ │ │ + b 0x1462418 │ │ │ │ @ instruction: 0xf0022210 │ │ │ │ @ instruction: 0xf0030280 │ │ │ │ - b 0x1162cfc │ │ │ │ - b 0x1462ce8 │ │ │ │ + b 0x1162c3c │ │ │ │ + b 0x1462c28 │ │ │ │ vst1.8 {d3-d6}, [r2 :64], r0 │ │ │ │ - b 0x117a8e8 │ │ │ │ - b 0x1462cf4 │ │ │ │ + b 0x117a828 │ │ │ │ + b 0x1462c34 │ │ │ │ vst1.8 {d4-d7}, [r2 :64], r0 │ │ │ │ - b 0x11728f4 │ │ │ │ - b 0x1462d00 │ │ │ │ + b 0x1172834 │ │ │ │ + b 0x1462c40 │ │ │ │ vst1.8 {d3-d6}, [r2], r1 │ │ │ │ - b 0x116a900 │ │ │ │ - b 0x1462d0c │ │ │ │ + b 0x116a840 │ │ │ │ + b 0x1462c4c │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x116290c │ │ │ │ - b 0x1462d18 │ │ │ │ + b 0x116284c │ │ │ │ + b 0x1462c58 │ │ │ │ @ instruction: 0xf0021201 │ │ │ │ - b 0x117a918 │ │ │ │ + b 0x117a858 │ │ │ │ @ instruction: 0xf0000302 │ │ │ │ - blx 0xfed22d1c │ │ │ │ - b 0x149eb2c │ │ │ │ - b 0x1166a70 │ │ │ │ + blx 0xfed22c5c │ │ │ │ + b 0x149ea6c │ │ │ │ + b 0x11669b0 │ │ │ │ svclt 0x000c0382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff410 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf0102200 │ │ │ │ - b 0x1175f40 │ │ │ │ + b 0x1175e80 │ │ │ │ svclt 0x000c2382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svcmi 0x007ff411 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrmi lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf4112200 │ │ │ │ - b 0x1165f6c │ │ │ │ + b 0x1165eac │ │ │ │ svclt 0x000c5382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ - b 0x11659ac │ │ │ │ + b 0x11658ec │ │ │ │ @ instruction: 0xf0016382 │ │ │ │ - b 0x1172984 │ │ │ │ + b 0x11728c4 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ addslt fp, r2, #0, 10 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ @ instruction: 0x1004f8bd │ │ │ │ andmi lr, r3, r2, asr #20 │ │ │ │ - beq 0x148dbc │ │ │ │ + beq 0x148cfc │ │ │ │ addeq pc, r0, #2 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ @ instruction: 0xf4030c03 │ │ │ │ tstmi sl, #0, 6 │ │ │ │ vst1.8 {d0-d3}, [r3], fp │ │ │ │ - b 0x1862dcc │ │ │ │ - b 0x1135a14 │ │ │ │ + b 0x1862d0c │ │ │ │ + b 0x1135954 │ │ │ │ addlt r0, r3, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addne lr, r3, #270336 @ 0x42000 │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r3, #270336 @ 0x42000 │ │ │ │ - blx 0xfed4ec20 │ │ │ │ - b 0x149ec04 │ │ │ │ - b 0x1166b48 │ │ │ │ + blx 0xfed4eb60 │ │ │ │ + b 0x149eb44 │ │ │ │ + b 0x1166a88 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x1172a08 │ │ │ │ + b 0x1172948 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1e039e │ │ │ │ - blx 0xfed4f62c │ │ │ │ + blx 0x1e02de │ │ │ │ + blx 0xfed4f56c │ │ │ │ stmdbls r1, {r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ movwmi pc, #1 @ │ │ │ │ - b 0x1173a80 │ │ │ │ - b 0x146f07c │ │ │ │ - blx 0xfecf5a90 │ │ │ │ + b 0x11739c0 │ │ │ │ + b 0x146efbc │ │ │ │ + blx 0xfecf59d0 │ │ │ │ vst1.32 {d15-d18}, [lr], r1 │ │ │ │ - b 0x1175a50 │ │ │ │ + b 0x1175990 │ │ │ │ ldmdbeq r2, {r1, r2, r3, r8, r9}^ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1e03de │ │ │ │ - b 0x148f6ac │ │ │ │ + blx 0x1e031e │ │ │ │ + b 0x148f5ec │ │ │ │ @ instruction: 0xf5002e12 │ │ │ │ ldmib sp, {r7, sl, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf0024102 │ │ │ │ vst4. {d0-d3}, [lr :256] │ │ │ │ tstmi r0, #-268435449 @ 0xf0000007 │ │ │ │ - b 0x14632ec │ │ │ │ + b 0x146322c │ │ │ │ ldceq 14, cr4, [fp], {17} │ │ │ │ rsbseq pc, pc, #33554432 @ 0x2000000 │ │ │ │ tstmi r0, #150994944 @ 0x9000000 │ │ │ │ rsbseq pc, pc, #16777216 @ 0x1000000 │ │ │ │ mvnseq pc, r4 │ │ │ │ - b 0x10a4b2c │ │ │ │ + b 0x10a4a6c │ │ │ │ vst4.8 {d6-d9}, [r4], r3 │ │ │ │ - b 0x10f34a0 │ │ │ │ + b 0x10f33e0 │ │ │ │ @ instruction: 0xf410610e │ │ │ │ - b 0x10f60a8 │ │ │ │ - b 0x14626c0 │ │ │ │ - b 0x10e6ef4 │ │ │ │ - b 0x14626c0 │ │ │ │ + b 0x10f5fe8 │ │ │ │ + b 0x1462600 │ │ │ │ + b 0x10e6e34 │ │ │ │ + b 0x1462600 │ │ │ │ @ instruction: 0xf0022210 │ │ │ │ @ instruction: 0xf0030280 │ │ │ │ - b 0x1162ee4 │ │ │ │ - b 0x1462ed0 │ │ │ │ + b 0x1162e24 │ │ │ │ + b 0x1462e10 │ │ │ │ vst1.8 {d3-d6}, [r2 :64], r0 │ │ │ │ - b 0x117aad0 │ │ │ │ - b 0x1462edc │ │ │ │ + b 0x117aa10 │ │ │ │ + b 0x1462e1c │ │ │ │ vst1.8 {d4-d7}, [r2 :64], r0 │ │ │ │ - b 0x1172adc │ │ │ │ - b 0x1462ee8 │ │ │ │ + b 0x1172a1c │ │ │ │ + b 0x1462e28 │ │ │ │ vst1.8 {d3-d6}, [r2], r1 │ │ │ │ - b 0x116aae8 │ │ │ │ - b 0x1462ef4 │ │ │ │ + b 0x116aa28 │ │ │ │ + b 0x1462e34 │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x1162af4 │ │ │ │ - b 0x1462f00 │ │ │ │ + b 0x1162a34 │ │ │ │ + b 0x1462e40 │ │ │ │ @ instruction: 0xf0021201 │ │ │ │ - b 0x117ab00 │ │ │ │ + b 0x117aa40 │ │ │ │ @ instruction: 0xf0000302 │ │ │ │ - blx 0xfed22f04 │ │ │ │ - b 0x149ed14 │ │ │ │ - b 0x1166c58 │ │ │ │ + blx 0xfed22e44 │ │ │ │ + b 0x149ec54 │ │ │ │ + b 0x1166b98 │ │ │ │ svclt 0x000c0382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff410 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf0102200 │ │ │ │ - b 0x1176128 │ │ │ │ + b 0x1176068 │ │ │ │ svclt 0x000c2382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svcmi 0x007ff411 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrmi lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf4112200 │ │ │ │ - b 0x1166154 │ │ │ │ + b 0x1166094 │ │ │ │ svclt 0x000c5382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ - b 0x1165b94 │ │ │ │ + b 0x1165ad4 │ │ │ │ @ instruction: 0xf0016382 │ │ │ │ - b 0x1172b6c │ │ │ │ + b 0x1172aac │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ addslt fp, r2, #0, 10 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ @ instruction: 0x1004f8bd │ │ │ │ andmi lr, r3, r2, asr #20 │ │ │ │ - beq 0x148fa4 │ │ │ │ + beq 0x148ee4 │ │ │ │ addeq pc, r0, #2 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ @ instruction: 0xf4030c03 │ │ │ │ tstmi sl, #0, 6 │ │ │ │ vst1.8 {d0-d3}, [r3], fp │ │ │ │ - b 0x1862fb4 │ │ │ │ - b 0x1135bfc │ │ │ │ + b 0x1862ef4 │ │ │ │ + b 0x1135b3c │ │ │ │ addlt r0, r3, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addne lr, r3, #270336 @ 0x42000 │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r3, #270336 @ 0x42000 │ │ │ │ - blx 0xfed4ee08 │ │ │ │ - b 0x149edec │ │ │ │ - b 0x1166d30 │ │ │ │ + blx 0xfed4ed48 │ │ │ │ + b 0x149ed2c │ │ │ │ + b 0x1166c70 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x1172bf0 │ │ │ │ + b 0x1172b30 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1e0586 │ │ │ │ - blx 0xfed4f814 │ │ │ │ + blx 0x1e04c6 │ │ │ │ + blx 0xfed4f754 │ │ │ │ stmdbls r1, {r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ movwmi pc, #1 @ │ │ │ │ - b 0x1173c68 │ │ │ │ - b 0x146f264 │ │ │ │ - blx 0xfecf5c78 │ │ │ │ + b 0x1173ba8 │ │ │ │ + b 0x146f1a4 │ │ │ │ + blx 0xfecf5bb8 │ │ │ │ vst1.32 {d15-d18}, [lr], r1 │ │ │ │ - b 0x1175c38 │ │ │ │ + b 0x1175b78 │ │ │ │ ldmdbeq r2, {r1, r2, r3, r8, r9}^ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1e05c6 │ │ │ │ + blx 0x1e0506 │ │ │ │ vqdmulh.s d15, d2, d3 │ │ │ │ - bl 0x10e8498 │ │ │ │ + bl 0x10e83d8 │ │ │ │ andcs r7, r0, #-2147483592 @ 0x80000038 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ orreq pc, r3, r2, asr #23 │ │ │ │ @ instruction: 0x4c12ea4f │ │ │ │ - blx 0xff3a54da │ │ │ │ + blx 0xff3a541a │ │ │ │ andcs r0, r0, #-1073741792 @ 0xc0000020 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ orreq pc, r3, r2, asr #23 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ addeq lr, r1, #0, 22 │ │ │ │ @@ -149653,93 +149605,93 @@ │ │ │ │ svceq 0x0001f013 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf8d04278 │ │ │ │ @ instruction: 0xf8d04208 │ │ │ │ @ instruction: 0xf8d03210 │ │ │ │ @ instruction: 0xf0031220 │ │ │ │ @ instruction: 0xf8904300 │ │ │ │ - b 0x119aab4 │ │ │ │ + b 0x119a9f4 │ │ │ │ @ instruction: 0xf8d07344 │ │ │ │ - b 0x1172de8 │ │ │ │ + b 0x1172d28 │ │ │ │ @ instruction: 0xf8d063c4 │ │ │ │ - b 0x1172e00 │ │ │ │ + b 0x1172d40 │ │ │ │ @ instruction: 0xf8d04304 │ │ │ │ @ instruction: 0x43234c40 │ │ │ │ andmi pc, ip, #208, 16 @ 0xd00000 │ │ │ │ andseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ vldmiaeq r4, {s29-s107} │ │ │ │ stcpl 0, cr15, [r0], {12} │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stc2 10, cr15, [r0], {176} @ 0xb0 @ │ │ │ │ andvs lr, lr, r3, asr #20 │ │ │ │ vmlsvs.f32 s29, s2, s30 │ │ │ │ @ instruction: 0xf00e020b │ │ │ │ vst4. {d6,d8,d10,d12}, [r3], r0 │ │ │ │ movwmi r4, #33660 @ 0x837c │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ - b 0x10b322c │ │ │ │ + b 0x10b316c │ │ │ │ andsmi r7, r0, ip, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf97f4 │ │ │ │ + bl 0xfebf9734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6440333 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ rsbcs r0, sp, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1989000 │ │ │ │ svclt 0x0000fa0f │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf9820 │ │ │ │ + bl 0xfebf9760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ - blmi 0x122aec │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ + blmi 0x122a2c │ │ │ │ andls r2, r0, r3, ror r2 │ │ │ │ @ instruction: 0xf9fcf198 │ │ │ │ - eorseq r9, r3, r0, lsl r9 │ │ │ │ + eorseq r9, r3, r0, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf9848 │ │ │ │ + bl 0xfebf9788 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ - blmi 0x122b14 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ + blmi 0x122a54 │ │ │ │ andls r2, r0, r9, ror r2 │ │ │ │ @ instruction: 0xf9e8f198 │ │ │ │ - eorseq r9, r3, r4, lsr #18 │ │ │ │ + eorseq r9, r3, r4, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf9870 │ │ │ │ + bl 0xfebf97b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ - blmi 0x122b3c │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ + blmi 0x122a7c │ │ │ │ andls r2, r0, pc, ror r2 │ │ │ │ @ instruction: 0xf9d4f198 │ │ │ │ - eorseq r9, r3, r4, asr #18 │ │ │ │ + mlaseq r3, r4, r8, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf9898 │ │ │ │ + bl 0xfebf97d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ - blmi 0x122b64 │ │ │ │ + vmla.f d19, d0, d0[3] │ │ │ │ + blmi 0x122aa4 │ │ │ │ andls r2, r0, r5, lsl #5 │ │ │ │ @ instruction: 0xf9c0f198 │ │ │ │ - eorseq r9, r3, r8, asr r9 │ │ │ │ + eorseq r9, r3, r8, lsr #17 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldrbmi r2, [r0, -r0, asr #32]! │ │ │ │ @ instruction: 0xf8d0401a │ │ │ │ addsmi r3, r9, #88, 24 @ 0x5800 │ │ │ │ @ instruction: 0xb12ad00c │ │ │ │ eorsvs pc, pc, r0, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -149749,23 +149701,23 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ mcrrcc 8, 13, pc, r0, cr0 @ │ │ │ │ movwcs fp, #331 @ 0x14b │ │ │ │ svclt 0x000c429a │ │ │ │ @ instruction: 0xf6003034 │ │ │ │ smlattcs r0, r8, r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bl 0xb44c0 │ │ │ │ + bl 0xb4400 │ │ │ │ @ instruction: 0xf8910181 │ │ │ │ vmull.u8 , d3, d4 │ │ │ │ strb r0, [pc, r0, asr #6]! │ │ │ │ tstle r7, r3, lsl #14 │ │ │ │ stmdacs r5, {r8, fp} │ │ │ │ ldm pc, {r2, r5, fp, ip, lr, pc}^ @ │ │ │ │ - blne 0x19e71c │ │ │ │ - bleq 0x36b36c │ │ │ │ + blne 0x19e65c │ │ │ │ + bleq 0x36b2ac │ │ │ │ rscsvc pc, pc, pc, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rsbsmi pc, r0, pc, asr #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -149775,43 +149727,43 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rscsvc pc, r0, pc, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf9968 │ │ │ │ + bl 0xfebf98a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vqdmlal.s , d0, d0[7] │ │ │ │ + vrsra.s64 d16, d28, #64 │ │ │ │ @ instruction: 0xf6440333 │ │ │ │ - vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[6] │ │ │ │ eorscs r0, r8, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1989000 │ │ │ │ svclt 0x0000f955 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf9994 │ │ │ │ + bl 0xfebf98d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ strmi r5, [r4], -r0, lsr #4 │ │ │ │ stcvs 8, cr15, [r4], #832 @ 0x340 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ @ instruction: 0x072bffb1 │ │ │ │ @ instruction: 0xf1a5d107 │ │ │ │ - blx 0xfede3cf4 │ │ │ │ + blx 0xfede3c34 │ │ │ │ stmdbeq sp!, {r0, r2, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8c4012d │ │ │ │ @ instruction: 0xf4165220 │ │ │ │ andsle r0, pc, pc, ror pc @ │ │ │ │ smlabtmi r3, r6, r3, pc @ │ │ │ │ andpl pc, r3, #402653187 @ 0x18000003 │ │ │ │ svclt 0x00942908 │ │ │ │ cmnpmi pc, #0, 8 @ p-variant is OBSOLETE │ │ │ │ - bcs 0x2b3fe4 │ │ │ │ + bcs 0x2b3f24 │ │ │ │ sbcslt fp, fp, #152, 30 @ 0x260 │ │ │ │ svceq 0x00f0f010 │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ strbeq sp, [r9], #-6 │ │ │ │ msrcs SPSR_, r1, lsl #8 │ │ │ │ vst4.16 {d4-d7}, [r1 :64], r9 │ │ │ │ submi r2, fp, r0, ror r1 │ │ │ │ @@ -149821,40 +149773,40 @@ │ │ │ │ stccc 8, cr15, [r4], #784 @ 0x310 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf9a20 │ │ │ │ + bl 0xfebf9960 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ strmi r2, [r3], -r4, lsr #25 │ │ │ │ @ instruction: 0xf412b083 │ │ │ │ addslt r2, r0, #112, 30 @ 0x1c0 │ │ │ │ stcne 8, cr15, [r0], #844 @ 0x34c │ │ │ │ @ instruction: 0xf040bf08 │ │ │ │ @ instruction: 0xf41200ff │ │ │ │ svclt 0x00080f70 │ │ │ │ rsbsmi pc, pc, r0, asr #8 │ │ │ │ ldmdale lr, {r0, r1, r8, fp, sp} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr1, {6} │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - blx 0x3bd6c0 │ │ │ │ + blx 0x3bd600 │ │ │ │ strbmi pc, [r2, #-3086]! @ 0xfffff3f2 @ │ │ │ │ addmi sp, sl, r5, lsl r8 │ │ │ │ stmdale sp, {r4, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf04fb38a │ │ │ │ @ instruction: 0xf1c23cff │ │ │ │ @ instruction: 0xf1a20140 │ │ │ │ @ instruction: 0xf1c20e20 │ │ │ │ - blx 0xba30f8 │ │ │ │ - blx 0x3dec80 │ │ │ │ - b 0x11220b8 │ │ │ │ - blx 0xba2cbc │ │ │ │ + blx 0xba3038 │ │ │ │ + blx 0x3debc0 │ │ │ │ + b 0x1121ff8 │ │ │ │ + blx 0xba2bfc │ │ │ │ tstpmi r1, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ @ instruction: 0xf8d34008 │ │ │ │ ldreq r3, [sl, -r0, lsr #4] │ │ │ │ ldmdbeq fp, {r0, r3, r8, ip, lr, pc} │ │ │ │ stmdale r6!, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ strcs r1, [r3, #-2309] @ 0xfffff6fb │ │ │ │ @@ -149872,27 +149824,27 @@ │ │ │ │ @ instruction: 0xf020e7dd │ │ │ │ streq r0, [r0], #-15 │ │ │ │ andlt r0, r3, r0, lsl #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ andcs pc, r0, r4, lsl #22 │ │ │ │ - msrne SPSR_fs, #76546048 @ 0x4900000 │ │ │ │ + @ instruction: 0x03bcf649 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpmi r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 104), r4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r2, r0, r8, lsr r2 │ │ │ │ @ instruction: 0xf89af198 │ │ │ │ - tstpmi r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 104), r4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsmi pc, r4, r4, asr #12 │ │ │ │ + addcc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbcs r4, r1, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf9def1cf │ │ │ │ - eorseq r9, r3, ip, ror r9 │ │ │ │ + eorseq r9, r3, ip, asr #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ ldrmi r4, [sl], sp, lsl #12 │ │ │ │ @ instruction: 0xf7ff4606 │ │ │ │ @@ -149901,43 +149853,43 @@ │ │ │ │ andmi r1, r2, r1, lsl r2 │ │ │ │ movweq pc, #16810 @ 0x41aa @ │ │ │ │ svclt 0x00182a00 │ │ │ │ stmdbeq r1, {r0, r3, r6, ip, sp, lr, pc} │ │ │ │ andeq pc, ip, #8, 2 │ │ │ │ strvc lr, [ip], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xf6491f29 │ │ │ │ - @ instruction: 0xf2c07a90 │ │ │ │ + vmull.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf1a80a33 │ │ │ │ srsia sp, #4 │ │ │ │ @ instruction: 0xf04f9004 │ │ │ │ ldrmi r0, [r3], r0, lsl #16 │ │ │ │ @ instruction: 0xf8594699 │ │ │ │ - b 0xfe272588 │ │ │ │ + b 0xfe2724c8 │ │ │ │ @ instruction: 0xf8550c03 │ │ │ │ - bl 0x7b2590 │ │ │ │ + bl 0x7b24d0 │ │ │ │ sbclt r0, r3, #768 @ 0x300 │ │ │ │ vmlseq.f64 d14, d8, d8 │ │ │ │ @ instruction: 0x0c04eb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svceq 0x0001f010 │ │ │ │ eorscs pc, r3, sl, asr r8 @ │ │ │ │ uhadd16mi fp, r4, r8 │ │ │ │ svccc 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe174054 │ │ │ │ - b 0x3a59dc │ │ │ │ - b 0xfe3a59b8 │ │ │ │ + b 0xfe173f94 │ │ │ │ + b 0x3a591c │ │ │ │ + b 0xfe3a58f8 │ │ │ │ andvs r0, fp, r3, lsl #6 │ │ │ │ @ instruction: 0xf8ddd1dd │ │ │ │ @ instruction: 0xf1b99004 │ │ │ │ andle r0, sl, r0, lsl #30 │ │ │ │ mrccc 8, 7, APSR_nzcv, cr8, cr6, {6} │ │ │ │ @ instruction: 0xf8c62100 │ │ │ │ @ instruction: 0xf0231efc │ │ │ │ - b 0x1173790 │ │ │ │ + b 0x11736d0 │ │ │ │ @ instruction: 0xf8c67344 │ │ │ │ @ instruction: 0x46303ef8 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xe6d54ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -149954,48 +149906,48 @@ │ │ │ │ @ instruction: 0x46051fdd │ │ │ │ ldmibvc r4, {r0, r1, r3, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmeq r0, {r3, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0880076 │ │ │ │ tstls r1, r1, lsl #16 │ │ │ │ @ instruction: 0xf388fa5f │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @ instruction: 0xf88b3018 │ │ │ │ @ instruction: 0x072a3fdd │ │ │ │ strbeq sp, [fp, r6, lsr #32]! │ │ │ │ strbmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d90c08 │ │ │ │ @ instruction: 0xf8d92008 │ │ │ │ @ instruction: 0xf8d9300c │ │ │ │ @ instruction: 0xf8d90000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x122aac │ │ │ │ + bge 0x1229ec │ │ │ │ @ instruction: 0x3010f8b9 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eoreq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf78d9900 │ │ │ │ - blx 0x1222398 │ │ │ │ + blx 0x1222458 │ │ │ │ sbcslt pc, fp, #402653184 @ 0x18000000 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ eorcc pc, r4, r7, lsr r8 @ │ │ │ │ - b 0x972ad4 │ │ │ │ + b 0x972a14 │ │ │ │ movwmi r0, #13058 @ 0x3302 │ │ │ │ eorcc pc, r4, r7, lsr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ stmdbls r1, {r0, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88b4658 │ │ │ │ @ instruction: 0xf7ff1fdd │ │ │ │ - blmi 0x362468 │ │ │ │ - blls 0x27cb20 │ │ │ │ + blmi 0x3623a8 │ │ │ │ + blls 0x27ca60 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -150016,48 +149968,48 @@ │ │ │ │ stmdbeq r4, {r0, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04fb224 │ │ │ │ @ instruction: 0xf89b0a01 │ │ │ │ @ instruction: 0x46051fdf │ │ │ │ streq pc, [r0], r6, asr #7 │ │ │ │ @ instruction: 0xf0860064 │ │ │ │ @ instruction: 0xf60b0601 │ │ │ │ - blx 0x340a7c │ │ │ │ + blx 0x3409bc │ │ │ │ tstpls r1, r4, lsl #20 @ p-variant is OBSOLETE │ │ │ │ movwls fp, #755 @ 0x2f3 │ │ │ │ @ instruction: 0xf6492300 │ │ │ │ - @ instruction: 0xf2c07690 │ │ │ │ + vmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x461c0633 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ svccc 0x00dff88b │ │ │ │ andsle r0, pc, fp, lsr #14 │ │ │ │ svceq 0x000aea15 │ │ │ │ shadd16mi fp, sl, r8 │ │ │ │ @ instruction: 0xf10dd10b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x122bac │ │ │ │ + bge 0x122aec │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ stmdbls r0, {r2, r5} │ │ │ │ - ldc2l 7, cr15, [ip], #564 @ 0x234 │ │ │ │ + ldc2l 7, cr15, [ip, #-564] @ 0xfffffdcc │ │ │ │ @ instruction: 0xf856b2eb │ │ │ │ @ instruction: 0xf8582033 │ │ │ │ subsmi r3, r8, r4, lsr #32 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ stmdbls r1, {r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88b4658 │ │ │ │ @ instruction: 0xf7ff1fdf │ │ │ │ - blmi 0x362370 │ │ │ │ - blls 0x27cc18 │ │ │ │ + blmi 0x3622b0 │ │ │ │ + blls 0x27cb58 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -150073,20 +150025,20 @@ │ │ │ │ mrc2 7, 0, pc, cr2, cr15, {7} │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ stc2 7, cr15, [r6, #1020] @ 0x3fc │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ andcc pc, r4, sl, lsl #16 │ │ │ │ ldccs 4, cr3, [r0], {1} │ │ │ │ - blx 0x1216c50 │ │ │ │ - blx 0x125f424 │ │ │ │ + blx 0x1216b90 │ │ │ │ + blx 0x125f364 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d5f6 │ │ │ │ rscsle r0, r1, r1, lsl #6 │ │ │ │ - bl 0x2b454c │ │ │ │ + bl 0x2b448c │ │ │ │ ldrtmi r0, [r8], -r4, lsl #2 │ │ │ │ stc2l 0, cr15, [sl], #228 @ 0xe4 │ │ │ │ strb fp, [r9, r3, asr #5]! │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ str r4, [r9, #2032]! @ 0x7f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -150097,20 +150049,20 @@ │ │ │ │ stc2l 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ ldc2l 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ andcc pc, r4, sl, lsr #16 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ - blx 0x1216cb0 │ │ │ │ - blx 0x125f484 │ │ │ │ + blx 0x1216bf0 │ │ │ │ + blx 0x125f3c4 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d5f6 │ │ │ │ rscsle r0, r1, r1, lsl #6 │ │ │ │ - bl 0x2b45ac │ │ │ │ + bl 0x2b44ec │ │ │ │ ldrtmi r0, [r8], -r4, lsl #2 │ │ │ │ stc2 0, cr15, [r6, #-228]! @ 0xffffff1c │ │ │ │ strb fp, [r9, r3, lsl #5]! │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ ldrb r4, [r9, #-2032]! @ 0xfffff810 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -150118,24 +150070,24 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r1], r6, lsl #12 │ │ │ │ ldrmi r4, [r0], pc, lsl #12 │ │ │ │ ldc2 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ @ instruction: 0xf8d64682 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ stc2 7, cr15, [r6, #-1020]! @ 0xfffffc04 │ │ │ │ - blx 0x11f44d8 │ │ │ │ - blx 0x135f4d8 │ │ │ │ + blx 0x11f4418 │ │ │ │ + blx 0x135f418 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d503 │ │ │ │ tstle r7, r1, lsl #6 │ │ │ │ strcc r5, [r4], #-315 @ 0xfffffec5 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ ldrb r4, [r3, #-2032] @ 0xfffff810 │ │ │ │ - bl 0x2b4610 │ │ │ │ + bl 0x2b4550 │ │ │ │ ldrtmi r0, [r0], -r4, lsl #2 │ │ │ │ stc2 0, cr15, [r2, #-228]! @ 0xffffff1c │ │ │ │ strb r4, [pc, r3, lsl #12]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -150184,15 +150136,15 @@ │ │ │ │ @ instruction: 0xf7ff4617 │ │ │ │ @ instruction: 0x4605fd33 │ │ │ │ stc2 10, cr15, [r4], {69} @ 0x45 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ strcc sp, [r4], #-262 @ 0xfffffefa │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ - ldrb r4, [pc], #1016 @ 0xa2dcc │ │ │ │ + ldrb r4, [pc], #1016 @ 0xa2d0c │ │ │ │ andcs pc, r4, r8, asr r8 @ │ │ │ │ ldmdbne r9!, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0394630 │ │ │ │ ubfx pc, r9, #26, #17 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -150203,16 +150155,16 @@ │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ stc2 7, cr15, [r4], {255} @ 0xff │ │ │ │ and r4, r6, r5, lsl #12 │ │ │ │ andcc pc, r4, r9, lsr #16 │ │ │ │ @ instruction: 0xf10a3402 │ │ │ │ @ instruction: 0x2c100a01 │ │ │ │ - blx 0x1216e54 │ │ │ │ - blx 0x125f62c │ │ │ │ + blx 0x1216d94 │ │ │ │ + blx 0x125f56c │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d5f4 │ │ │ │ rscle r0, pc, r1, lsl #6 │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0394638 │ │ │ │ andlt pc, r3, #259072 @ 0x3f400 │ │ │ │ ldrtmi lr, [r8], -r8, ror #15 │ │ │ │ @@ -150224,21 +150176,21 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r0], r6, lsl #12 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ ldc2l 7, cr15, [lr], {255} @ 0xff │ │ │ │ @ instruction: 0xf8d64681 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ mrrc2 7, 15, pc, r2, cr15 @ │ │ │ │ - blx 0x11f4680 │ │ │ │ - blx 0x131fa80 │ │ │ │ + blx 0x11f45c0 │ │ │ │ + blx 0x131f9c0 │ │ │ │ ldrbeq pc, [fp, r4, lsl #24] @ │ │ │ │ @ instruction: 0xf01cd503 │ │ │ │ tstle r9, r1 │ │ │ │ strcc r5, [r4], #-312 @ 0xfffffec8 │ │ │ │ - beq 0x11f2ac │ │ │ │ + beq 0x11f1ec │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ ldrbt r4, [sp], #-2032 @ 0xfffff810 │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0394630 │ │ │ │ strb pc, [pc, r9, asr #23]! @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -150251,16 +150203,16 @@ │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ stc2 7, cr15, [r4], #-1020 @ 0xfffffc04 │ │ │ │ and r4, r6, r5, lsl #12 │ │ │ │ andcc pc, r4, r9, lsr #16 │ │ │ │ @ instruction: 0xf10a3402 │ │ │ │ @ instruction: 0x2c100a01 │ │ │ │ - blx 0x1216f14 │ │ │ │ - blx 0x125f6ec │ │ │ │ + blx 0x1216e54 │ │ │ │ + blx 0x125f62c │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d5f4 │ │ │ │ rscle r0, pc, r1, lsl #6 │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0394638 │ │ │ │ addlt pc, r3, #138240 @ 0x21c00 │ │ │ │ ldrtmi lr, [r8], -r8, ror #15 │ │ │ │ @@ -150271,22 +150223,22 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r0], r6, lsl #12 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ ldc2l 7, cr15, [lr], #-1020 @ 0xfffffc04 │ │ │ │ @ instruction: 0xf8d64681 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ - blx 0xffd60f26 │ │ │ │ - blx 0x11f4740 │ │ │ │ - blx 0x131f740 │ │ │ │ + blx 0xffd60e66 │ │ │ │ + blx 0x11f4680 │ │ │ │ + blx 0x131f680 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d503 │ │ │ │ tstle r9, r1, lsl #6 │ │ │ │ strcc r5, [r4], #-315 @ 0xfffffec5 │ │ │ │ - beq 0x11f36c │ │ │ │ + beq 0x11f2ac │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ ldr r4, [sp], #-2032 @ 0xfffff810 │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0394630 │ │ │ │ @ instruction: 0x4603fb53 │ │ │ │ svclt 0x0000e7ee │ │ │ │ @@ -150295,64 +150247,64 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r0], r6, lsl #12 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ mcrr2 7, 15, pc, lr, cr15 @ │ │ │ │ @ instruction: 0xf8d64681 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ - blx 0xff160f86 │ │ │ │ - blx 0x11f47a0 │ │ │ │ - blx 0x131fba0 │ │ │ │ + blx 0xff160ec6 │ │ │ │ + blx 0x11f46e0 │ │ │ │ + blx 0x131fae0 │ │ │ │ ldrbeq pc, [fp, r4, lsl #24] @ │ │ │ │ @ instruction: 0xf01cd503 │ │ │ │ tstle sl, r1 │ │ │ │ strcc r5, [r4], #-312 @ 0xfffffec8 │ │ │ │ - beq 0x15f3cc │ │ │ │ + beq 0x15f30c │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ strbmi fp, [r2], -sp, ror #23 │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - blx 0xfe9df0a2 │ │ │ │ + blx 0xfe9defe2 │ │ │ │ svclt 0x0000e7ee │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r0], r6, lsl #12 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ ldc2 7, cr15, [lr], {255} @ 0xff │ │ │ │ @ instruction: 0xf8d64681 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ - blx 0xfe560fe6 │ │ │ │ - blx 0x11f4800 │ │ │ │ - blx 0x131f800 │ │ │ │ + blx 0xfe560f26 │ │ │ │ + blx 0x11f4740 │ │ │ │ + blx 0x131f740 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d503 │ │ │ │ tstle sl, r1, lsl #6 │ │ │ │ strcc r5, [r4], #-315 @ 0xfffffec5 │ │ │ │ - beq 0x15f42c │ │ │ │ + beq 0x15f36c │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ @ instruction: 0x4642bbbd │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - blx 0x185f102 │ │ │ │ + blx 0x185f042 │ │ │ │ strb r4, [sp, r3, lsl #12]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r2, [r1], r0, lsl #8 │ │ │ │ strmi r4, [r8], r7, lsl #12 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ strmi pc, [r6], -sp, ror #23 │ │ │ │ strcc lr, [r2], #-3 │ │ │ │ ldccs 5, cr3, [r0], {1} │ │ │ │ - blx 0x1257084 │ │ │ │ + blx 0x1256fc4 │ │ │ │ ldrbeq pc, [r3, r4, lsl #4] @ │ │ │ │ @ instruction: 0xf938d5f7 │ │ │ │ strtmi r2, [r9], -r4 │ │ │ │ ldrtmi r4, [r8], -fp, asr #12 │ │ │ │ @ instruction: 0xf0393402 │ │ │ │ strcc pc, [r1, #-2937] @ 0xfffff487 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ @@ -150372,15 +150324,15 @@ │ │ │ │ strcc r3, [r1, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff43f8 │ │ │ │ @ instruction: 0xf858bb6f │ │ │ │ strbmi r2, [fp], -r4 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0x13df1a2 │ │ │ │ + blx 0x13df0e2 │ │ │ │ svclt 0x0000e7ee │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r2, [r1], r0, lsl #8 │ │ │ │ strmi r4, [r8], r7, lsl #12 │ │ │ │ @@ -150391,143 +150343,143 @@ │ │ │ │ strcc r3, [r2, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff43f8 │ │ │ │ @ instruction: 0xf858bb49 │ │ │ │ strbmi r2, [fp], -r4 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0xfea5f1ee │ │ │ │ + blx 0xfea5f12e │ │ │ │ svclt 0x0000e7ee │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r2], r7, lsl #12 │ │ │ │ ldrmi r4, [r1], fp, lsl #13 │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ @ instruction: 0x4605fb77 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0xffbe1130 │ │ │ │ + blx 0xffbe1070 │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf82be008 │ │ │ │ strcc ip, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xa3509 │ │ │ │ + streq pc, [pc, #965] @ 0xa3449 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, lr, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ stceq 0, cr15, [r1], {21} │ │ │ │ @ instruction: 0xf839d0f1 │ │ │ │ @ instruction: 0x46521014 │ │ │ │ strbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0x19df248 │ │ │ │ + blx 0x19df188 │ │ │ │ stc2 10, cr15, [r0], {15} @ │ │ │ │ ldrtmi lr, [r8], -r7, ror #15 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - bllt 0x3e1170 │ │ │ │ + bllt 0x3e10b0 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4699 │ │ │ │ strmi pc, [r5], -r3, asr #22 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0xfeee1198 │ │ │ │ + blx 0xfeee10d8 │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2def │ │ │ │ + strne pc, [pc, #-965] @ 0xa2d2f │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85abae3 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0xbdf2b8 │ │ │ │ + blx 0xbdf1f8 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4699 │ │ │ │ @ instruction: 0x4605fb11 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0xfe2611fc │ │ │ │ + blx 0xfe26113c │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2e53 │ │ │ │ + strne pc, [pc, #-965] @ 0xa2d93 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85abab1 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0x1a5f31c │ │ │ │ + blx 0x1a5f25c │ │ │ │ svclt 0x0000e7e9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [ip], -r0, lsl #13 │ │ │ │ @ instruction: 0x461746f2 │ │ │ │ @ instruction: 0xf7ff4699 │ │ │ │ @ instruction: 0x4605fadf │ │ │ │ eoreq pc, r0, #216, 16 @ 0xd80000 │ │ │ │ - blx 0x15e1260 │ │ │ │ - bleq 0x4df678 │ │ │ │ + blx 0x15e11a0 │ │ │ │ + bleq 0x4df5b8 │ │ │ │ ldrbeq r4, [r3, r6, lsl #12]! │ │ │ │ @ instruction: 0xf015d503 │ │ │ │ tstle sp, r1 │ │ │ │ strcc r7, [r1], #-32 @ 0xffffffe0 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xa2eb7 @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xa2df7 @ │ │ │ │ strbeq pc, [pc], -r6, asr #7 @ │ │ │ │ ldrbmi r3, [ip, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0x4640d1f1 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - blt 0x206128c │ │ │ │ + blt 0x20611cc │ │ │ │ @ instruction: 0x46527839 │ │ │ │ strbmi r4, [r9], #-1600 @ 0xfffff9c0 │ │ │ │ @ instruction: 0xf9b2f039 │ │ │ │ strb fp, [r9, r0, asr #5]! │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r2], r7, lsl #12 │ │ │ │ ldrmi r4, [r1], fp, lsl #13 │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ strmi pc, [r5], -sp, lsr #21 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0x9612c4 │ │ │ │ + blx 0x961204 │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf82be008 │ │ │ │ strcc ip, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xa369d │ │ │ │ + streq pc, [pc, #965] @ 0xa35dd │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, lr, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ stceq 0, cr15, [r1], {21} │ │ │ │ @ instruction: 0xf839d0f1 │ │ │ │ @ instruction: 0x46521014 │ │ │ │ strbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ @ instruction: 0xf984f039 │ │ │ │ stc2 10, cr15, [r0], {31} @ │ │ │ │ ldrtmi lr, [r8], -r7, ror #15 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - blt 0x1161304 │ │ │ │ + blt 0x1161244 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4699 │ │ │ │ @@ -150535,15 +150487,15 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf9eef7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2f83 │ │ │ │ + strne pc, [pc, #-965] @ 0xa2ec3 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85aba19 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ @@ -150558,15 +150510,15 @@ │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ strmi pc, [r5], -r7, asr #20 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf9bcf7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf82be008 │ │ │ │ strcc ip, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xa3769 │ │ │ │ + streq pc, [pc, #965] @ 0xa36a9 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, lr, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ stceq 0, cr15, [r1], {21} │ │ │ │ @ instruction: 0xf839d0f1 │ │ │ │ @ instruction: 0x46521014 │ │ │ │ strbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ @@ -150586,15 +150538,15 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf988f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa304f │ │ │ │ + strne pc, [pc, #-965] @ 0xa2f8f │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab9b3 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ @@ -150611,15 +150563,15 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf956f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa30b3 │ │ │ │ + strne pc, [pc, #-965] @ 0xa2ff3 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab981 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ @@ -150636,24 +150588,24 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf924f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa3117 │ │ │ │ + strne pc, [pc, #-965] @ 0xa3057 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf024b94f │ │ │ │ ldrbmi r0, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0xf85a4638 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x2e4104 │ │ │ │ + bl 0x2e4044 │ │ │ │ ldrmi r0, [r9], #-899 @ 0xfffffc7d │ │ │ │ @ instruction: 0xf916f039 │ │ │ │ svclt 0x0000e7e3 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -150664,22 +150616,22 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8ecf7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa3187 │ │ │ │ + strne pc, [pc, #-965] @ 0xa30c7 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab917 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ - bl 0x2f4e48 │ │ │ │ + bl 0x2f4d88 │ │ │ │ @ instruction: 0xf0390141 │ │ │ │ strb pc, [r8, fp, asr #17]! @ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r2], r7, lsl #12 │ │ │ │ @@ -150687,24 +150639,24 @@ │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ strmi pc, [r5], -r5, asr #18 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8baf7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf82be008 │ │ │ │ strcc ip, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xa396d │ │ │ │ + streq pc, [pc, #965] @ 0xa38ad │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, pc, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ stceq 0, cr15, [r1], {21} │ │ │ │ @ instruction: 0xf839d0f1 │ │ │ │ @ instruction: 0x46521014 │ │ │ │ - bl 0x2b4ea4 │ │ │ │ + bl 0x2b4de4 │ │ │ │ @ instruction: 0xf0390141 │ │ │ │ - blx 0x8a17e8 │ │ │ │ + blx 0x8a1728 │ │ │ │ strb pc, [r6, r0, lsl #25]! @ │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ svclt 0x0000b8d9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -150716,22 +150668,22 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf884f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa3257 │ │ │ │ + strne pc, [pc, #-965] @ 0xa3197 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab8af │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ - bl 0x2f4f18 │ │ │ │ + bl 0x2f4e58 │ │ │ │ @ instruction: 0xf0390141 │ │ │ │ strb pc, [r8, sp, asr #16]! @ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ @@ -150741,22 +150693,22 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf852f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa32bb │ │ │ │ + strne pc, [pc, #-965] @ 0xa31fb │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab87d │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ - bl 0x2f4f7c │ │ │ │ + bl 0x2f4ebc │ │ │ │ @ instruction: 0xf0390181 │ │ │ │ strb pc, [r8, r9, asr #16]! @ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ @@ -150766,25 +150718,25 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf820f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa331f │ │ │ │ + strne pc, [pc, #-965] @ 0xa325f │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf024b84b │ │ │ │ ldrbmi r0, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0xf85a4638 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x2e430c │ │ │ │ - bl 0x164518 │ │ │ │ + bl 0x2e424c │ │ │ │ + bl 0x164458 │ │ │ │ @ instruction: 0xf03901c1 │ │ │ │ @ instruction: 0xe7e2f811 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r4], -r1, lsl #13 │ │ │ │ @@ -150817,25 +150769,25 @@ │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ strmi pc, [r6], -r1, asr #16 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xffb6f7fe │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3b75 │ │ │ │ + streq pc, [pc, #965] @ 0xa3ab5 │ │ │ │ andsle r2, r3, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf83a465b │ │ │ │ @ instruction: 0x46382014 │ │ │ │ strcc r4, [r1], #-1089 @ 0xfffffbbf │ │ │ │ @ instruction: 0xffc2f038 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3b9d │ │ │ │ + streq pc, [pc, #965] @ 0xa3add │ │ │ │ mvnle r2, r8, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4ff8 │ │ │ │ svclt 0x0000bfd3 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -150869,25 +150821,25 @@ │ │ │ │ @ instruction: 0xf7fe4698 │ │ │ │ @ instruction: 0x4606ffd9 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xff4ef7fe │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3c45 │ │ │ │ + streq pc, [pc, #965] @ 0xa3b85 │ │ │ │ andsle r2, r3, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf83a465b │ │ │ │ @ instruction: 0x46382014 │ │ │ │ strcc r4, [r1], #-1089 @ 0xfffffbbf │ │ │ │ @ instruction: 0xffdaf038 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3c6d │ │ │ │ + streq pc, [pc, #965] @ 0xa3bad │ │ │ │ mvnle r2, r8, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4ff8 │ │ │ │ svclt 0x0000bf6b │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -150955,15 +150907,15 @@ │ │ │ │ @ instruction: 0x4638d1f4 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ mcrlt 7, 7, pc, cr4, cr14, {7} @ │ │ │ │ movweq pc, #4132 @ 0x1024 @ │ │ │ │ eorcs pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf8594638 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x2a45dc │ │ │ │ + bl 0x2a451c │ │ │ │ ldrmi r0, [r9], #-899 @ 0xfffffc7d │ │ │ │ @ instruction: 0xf038465b │ │ │ │ ubfx pc, r5, #30, #4 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -150972,23 +150924,23 @@ │ │ │ │ @ instruction: 0xf7fe4698 │ │ │ │ strmi pc, [r6], -fp, lsl #30 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ mcr2 7, 4, pc, cr0, cr14, {7} @ │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3de1 │ │ │ │ + streq pc, [pc, #965] @ 0xa3d21 │ │ │ │ andsle r2, r4, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf83a465b │ │ │ │ @ instruction: 0x46382014 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ - bl 0x2a5478 │ │ │ │ + bl 0x2a53b8 │ │ │ │ vmla.f q8, , d1[0] │ │ │ │ @ instruction: 0xf038058f │ │ │ │ stccs 15, cr15, [r8], {7} │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ mrclt 7, 4, APSR_nzcv, cr12, cr14, {7} │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -151060,16 +151012,16 @@ │ │ │ │ @ instruction: 0x4638d1f4 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ mrclt 7, 0, APSR_nzcv, cr2, cr14, {7} │ │ │ │ movweq pc, #4132 @ 0x1024 @ │ │ │ │ eorcs pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf8594638 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x2a4780 │ │ │ │ - bl 0x16498c │ │ │ │ + bl 0x2a46c0 │ │ │ │ + bl 0x1648cc │ │ │ │ ldrbmi r0, [fp], -r1, asr #3 │ │ │ │ mcr2 0, 4, pc, cr2, cr8, {1} @ │ │ │ │ svclt 0x0000e7e2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @@ -151109,40 +151061,40 @@ │ │ │ │ @ instruction: 0xf7fe0220 │ │ │ │ strcs pc, [r0], #-3443 @ 0xfffff28d │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0xf02446ca │ │ │ │ @ instruction: 0xf0040901 │ │ │ │ ldrbeq r0, [r2, r1, lsl #16]! │ │ │ │ @ instruction: 0xf85ad518 │ │ │ │ - bl 0x16bce4 │ │ │ │ + bl 0x16bc24 │ │ │ │ @ instruction: 0xf0150788 │ │ │ │ ldrmi r0, [r7], #-1 │ │ │ │ svccc 0x0004d125 │ │ │ │ eoreq pc, r4, fp, asr #16 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vorr.i32 d29, #226 @ 0x000000e2 │ │ │ │ strcc r1, [r1], #-1551 @ 0xfffff9f1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa389b │ │ │ │ + strne pc, [pc, #-965] @ 0xa37db │ │ │ │ stmdbeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r2, ip, sp, lr, pc} │ │ │ │ strbtle r0, [r6], #2034 @ 0x7f2 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ vaddl.u8 , d6, d9 │ │ │ │ ldrb r1, [r8, pc, lsl #12] │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ eorvc pc, r9, sl, asr #16 │ │ │ │ stmdals r1, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ - bls 0x153284 │ │ │ │ + bls 0x1531c4 │ │ │ │ stmdals r1, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0389303 │ │ │ │ - blls 0x1a31c8 │ │ │ │ + blls 0x1a3108 │ │ │ │ svclt 0x0000e7d1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r0, lsl #13 │ │ │ │ @ instruction: 0x469946f3 │ │ │ │ @@ -151152,25 +151104,25 @@ │ │ │ │ @ instruction: 0xf1040220 │ │ │ │ @ instruction: 0xf7fe0a10 │ │ │ │ @ instruction: 0xf8cdfd1b │ │ │ │ strmi fp, [r5], -r4 │ │ │ │ ldrtmi r4, [r1], fp, asr #13 │ │ │ │ strle r0, [r4, #-2026] @ 0xfffff816 │ │ │ │ ldrbeq r6, [fp, r6, lsr #16]! │ │ │ │ - strle r4, [pc], #-1118 @ 0xa3cec │ │ │ │ + strle r4, [pc], #-1118 @ 0xa3c2c │ │ │ │ strcc r6, [r4], #-38 @ 0xffffffda │ │ │ │ strne pc, [pc, -r7, asr #7] │ │ │ │ - strne pc, [pc, #-965] @ 0xa3933 │ │ │ │ + strne pc, [pc, #-965] @ 0xa3873 │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ andlt r4, r3, r0, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stcllt 7, cr15, [r0, #-1016] @ 0xfffffc08 │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ - blls 0xf55d8 │ │ │ │ + blls 0xf5518 │ │ │ │ @ instruction: 0xf0384640 │ │ │ │ @ instruction: 0xe7e7fdb9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r2, lsl #13 │ │ │ │ @@ -151188,15 +151140,15 @@ │ │ │ │ eorcc pc, r9, fp, asr r8 @ │ │ │ │ streq lr, [r8, sl, lsl #22] │ │ │ │ @ instruction: 0x07eb441f │ │ │ │ svccc 0x0004d422 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vorr.i32 d29, #226 @ 0x000000e2 │ │ │ │ strcc r1, [r1], #-1551 @ 0xfffff9f1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa39b7 │ │ │ │ + strne pc, [pc, #-965] @ 0xa38f7 │ │ │ │ stmdbeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r2, ip, sp, lr, pc} │ │ │ │ strbtle r0, [r9], #2034 @ 0x7f2 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ vaddl.u8 , d6, d9 │ │ │ │ ldrb r1, [fp, pc, lsl #12] │ │ │ │ @@ -151204,313 +151156,313 @@ │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ eorvc pc, r9, fp, asr #16 │ │ │ │ strdlt sp, [r5], -r5 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stcllt 7, cr15, [lr], #1016 @ 0x3f8 │ │ │ │ ldrtmi r9, [r9], -r1, lsl #22 │ │ │ │ @ instruction: 0xf8539003 │ │ │ │ - blls 0x12be4c │ │ │ │ + blls 0x12bd8c │ │ │ │ stc2l 0, cr15, [r6, #-224]! @ 0xffffff20 │ │ │ │ ldrb r9, [r2, r3, lsl #16] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r9, lsl #13 │ │ │ │ @ instruction: 0x46074c1b │ │ │ │ stmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdaeq r0, {r0, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - bleq 0x1dff28 │ │ │ │ + bleq 0x1dfe68 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andls r4, r0, #184, 8 @ 0xb8000000 │ │ │ │ - beq 0x39ea08 │ │ │ │ + beq 0x39e948 │ │ │ │ stc2 7, cr15, [r8], {254} @ 0xfe │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3a43 │ │ │ │ + strne pc, [pc, #-965] @ 0xa3983 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blls 0xb5708 │ │ │ │ - blx 0x24a632 │ │ │ │ + blls 0xb5648 │ │ │ │ + blx 0x24a572 │ │ │ │ @ instruction: 0xf038310b │ │ │ │ - bl 0x323038 │ │ │ │ + bl 0x322f78 │ │ │ │ ldrtmi r0, [r3], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf8834446 │ │ │ │ tstcc r0, #224, 24 @ 0xe000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dcd1f9 │ │ │ │ - mlaseq r3, r0, r9, r9 │ │ │ │ + eorseq r9, r3, r0, ror #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r9, lsl #13 │ │ │ │ @ instruction: 0x46074c1b │ │ │ │ stmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdaeq r0, {r0, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - bleq 0x1dffb0 │ │ │ │ + bleq 0x1dfef0 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andls r4, r0, #184, 8 @ 0xb8000000 │ │ │ │ - beq 0x39ea90 │ │ │ │ + beq 0x39e9d0 │ │ │ │ mcrr2 7, 15, pc, r4, cr14 @ │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3acb │ │ │ │ + strne pc, [pc, #-965] @ 0xa3a0b │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blls 0xb5790 │ │ │ │ - blx 0x24a6ba │ │ │ │ + blls 0xb56d0 │ │ │ │ + blx 0x24a5fa │ │ │ │ @ instruction: 0xf038310b │ │ │ │ - bl 0x322fb0 │ │ │ │ + bl 0x322ef0 │ │ │ │ ldrtmi r0, [r3], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf8834446 │ │ │ │ tstcc r0, #224, 24 @ 0xe000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dcd1f9 │ │ │ │ - mlaseq r3, r4, r9, r9 │ │ │ │ + eorseq r9, r3, r4, ror #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r9, lsl #13 │ │ │ │ @ instruction: 0x46074c1b │ │ │ │ stmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdaeq r0, {r0, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - bleq 0x1e0038 │ │ │ │ + bleq 0x1dff78 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andls r4, r0, #184, 8 @ 0xb8000000 │ │ │ │ - beq 0x39eb18 │ │ │ │ + beq 0x39ea58 │ │ │ │ stc2 7, cr15, [r0], {254} @ 0xfe │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3b53 │ │ │ │ + strne pc, [pc, #-965] @ 0xa3a93 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blls 0xb5818 │ │ │ │ - blx 0x24a742 │ │ │ │ + blls 0xb5758 │ │ │ │ + blx 0x24a682 │ │ │ │ @ instruction: 0xf038310b │ │ │ │ - bl 0x322f28 │ │ │ │ + bl 0x322e68 │ │ │ │ ldrtmi r0, [r3], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf8834446 │ │ │ │ tstcc r0, #224, 24 @ 0xe000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dcd1f9 │ │ │ │ - mlaseq r3, r8, r9, r9 │ │ │ │ + eorseq r9, r3, r8, ror #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r9, lsl #13 │ │ │ │ @ instruction: 0x46074c1b │ │ │ │ stmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdaeq r0, {r0, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - bleq 0x1e00c0 │ │ │ │ + bleq 0x1e0000 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andls r4, r0, #184, 8 @ 0xb8000000 │ │ │ │ - beq 0x39eba0 │ │ │ │ - blx 0xfefe1f8e │ │ │ │ + beq 0x39eae0 │ │ │ │ + blx 0xfefe1ece │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3bdb │ │ │ │ + strne pc, [pc, #-965] @ 0xa3b1b │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blls 0xb58a0 │ │ │ │ - blx 0x24a7ca │ │ │ │ + blls 0xb57e0 │ │ │ │ + blx 0x24a70a │ │ │ │ @ instruction: 0xf038310b │ │ │ │ - bl 0x322ea0 │ │ │ │ + bl 0x322de0 │ │ │ │ ldrtmi r0, [r3], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf8834446 │ │ │ │ tstcc r0, #224, 24 @ 0xe000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dcd1f9 │ │ │ │ - mlaseq r3, ip, r9, r9 │ │ │ │ + eorseq r9, r3, ip, ror #17 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ strbmi r9, [ip], -r1, lsl #4 │ │ │ │ - blx 0xfe0e2006 │ │ │ │ - bleq 0x2e014c │ │ │ │ + blx 0xfe0e1f46 │ │ │ │ + bleq 0x2e008c │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ strbmi r0, [r2], -r1, lsl #2 │ │ │ │ ldrle r0, [r5, #-2035] @ 0xfffff80d │ │ │ │ ldrmi r2, [r8], -r4, lsl #6 │ │ │ │ - blx 0x50ac2a │ │ │ │ - blmi 0x4f0428 │ │ │ │ + blx 0x50ab6a │ │ │ │ + blmi 0x4f0368 │ │ │ │ stclpl 6, cr4, [r5], #224 @ 0xe0 │ │ │ │ tstpne fp, r5, lsl #22 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #-2823] @ 0xfffff4f9 │ │ │ │ - blx 0x206011a │ │ │ │ + blx 0x206005a │ │ │ │ andeq lr, sl, #9216 @ 0x2400 │ │ │ │ tsteq r2, lr, asr #5 │ │ │ │ ldrmi r5, [r5], #-680 @ 0xfffffd58 │ │ │ │ eorhi r0, r8, #0, 24 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf089160f │ │ │ │ @ instruction: 0x2c040902 │ │ │ │ ldrdlt sp, [r3], -sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - eorseq r9, r3, r0, lsr #19 │ │ │ │ + ldrshteq r9, [r3], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ strbmi r9, [ip], -r1, lsl #4 │ │ │ │ - blx 0xf62092 │ │ │ │ - bleq 0x2e01d8 │ │ │ │ + blx 0xf61fd2 │ │ │ │ + bleq 0x2e0118 │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ strbmi r0, [r2], -r1, lsl #2 │ │ │ │ ldrle r0, [r5, #-2035] @ 0xfffff80d │ │ │ │ ldrmi r2, [r8], -r4, lsl #6 │ │ │ │ - blx 0x50acb6 │ │ │ │ - blmi 0x4f04b4 │ │ │ │ + blx 0x50abf6 │ │ │ │ + blmi 0x4f03f4 │ │ │ │ stclpl 6, cr4, [r5], #224 @ 0xe0 │ │ │ │ tstpne fp, r5, lsl #22 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #-2823] @ 0xfffff4f9 │ │ │ │ - blx 0xee01a6 │ │ │ │ + blx 0xee00e6 │ │ │ │ andeq lr, sl, #9216 @ 0x2400 │ │ │ │ tsteq r2, lr, asr #5 │ │ │ │ ldrmi r5, [r5], #-680 @ 0xfffffd58 │ │ │ │ eorhi r0, r8, #0, 24 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf089160f │ │ │ │ @ instruction: 0x2c040902 │ │ │ │ ldrdlt sp, [r3], -sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - eorseq r9, r3, r4, lsr #19 │ │ │ │ + ldrshteq r9, [r3], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ strbmi r9, [ip], -r1, lsl #4 │ │ │ │ - blx 0xffde211c │ │ │ │ - bleq 0x2e0264 │ │ │ │ + blx 0xffde205c │ │ │ │ + bleq 0x2e01a4 │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ strbmi r0, [r2], -r1, lsl #2 │ │ │ │ ldrle r0, [r5, #-2035] @ 0xfffff80d │ │ │ │ ldrmi r2, [r8], -r4, lsl #6 │ │ │ │ - blx 0x50ad42 │ │ │ │ - blmi 0x4f0540 │ │ │ │ + blx 0x50ac82 │ │ │ │ + blmi 0x4f0480 │ │ │ │ stclpl 6, cr4, [r5], #224 @ 0xe0 │ │ │ │ tstpne fp, r5, lsl #22 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #-2823] @ 0xfffff4f9 │ │ │ │ - blx 0xffd60230 │ │ │ │ + blx 0xffd60170 │ │ │ │ andeq lr, sl, #9216 @ 0x2400 │ │ │ │ tsteq r2, lr, asr #5 │ │ │ │ ldrmi r5, [r5], #-680 @ 0xfffffd58 │ │ │ │ eorhi r0, r8, #0, 24 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf089160f │ │ │ │ @ instruction: 0x2c040902 │ │ │ │ ldrdlt sp, [r3], -sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - eorseq r9, r3, r8, lsr #19 │ │ │ │ + ldrshteq r9, [r3], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ strbmi r9, [ip], -r1, lsl #4 │ │ │ │ - blx 0xfec621a8 │ │ │ │ - bleq 0x2e02f0 │ │ │ │ + blx 0xfec620e8 │ │ │ │ + bleq 0x2e0230 │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ strbmi r0, [r2], -r1, lsl #2 │ │ │ │ ldrle r0, [r5, #-2035] @ 0xfffff80d │ │ │ │ ldrmi r2, [r8], -r4, lsl #6 │ │ │ │ - blx 0x50adce │ │ │ │ - blmi 0x4f05cc │ │ │ │ + blx 0x50ad0e │ │ │ │ + blmi 0x4f050c │ │ │ │ stclpl 6, cr4, [r5], #224 @ 0xe0 │ │ │ │ tstpne fp, r5, lsl #22 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #-2823] @ 0xfffff4f9 │ │ │ │ - blx 0xfebe02bc │ │ │ │ + blx 0xfebe01fc │ │ │ │ andeq lr, sl, #9216 @ 0x2400 │ │ │ │ tsteq r2, lr, asr #5 │ │ │ │ ldrmi r5, [r5], #-680 @ 0xfffffd58 │ │ │ │ eorhi r0, r8, #0, 24 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf089160f │ │ │ │ @ instruction: 0x2c040902 │ │ │ │ ldrdlt sp, [r3], -sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - eorseq r9, r3, ip, lsr #19 │ │ │ │ + ldrshteq r9, [r3], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ strmi r3, [r0], lr, asr #11 │ │ │ │ - bleq 0x1e036c │ │ │ │ + bleq 0x1e02ac │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - ldrne pc, [r0], #1609 @ 0x649 │ │ │ │ + strbteq pc, [r0], #1609 @ 0x649 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ andls r4, r1, #252706816 @ 0xf100000 │ │ │ │ strne lr, [r5, #-2824] @ 0xfffff4f8 │ │ │ │ - blx 0x1962240 │ │ │ │ - beq 0x39ee5c │ │ │ │ + blx 0x1962180 │ │ │ │ + beq 0x39ed9c │ │ │ │ strbmi r4, [sl], -r6, lsl #12 │ │ │ │ ldrbeq r4, [r3, r0, asr #12]! │ │ │ │ stmdavc r7!, {r3, r8, sl, ip, lr, pc} │ │ │ │ - blx 0x28ae62 │ │ │ │ + blx 0x28ada2 │ │ │ │ ldmeq pc!, {r0, r1, r3, r8, ip, sp} @ │ │ │ │ - blx 0x1ae0344 │ │ │ │ + blx 0x1ae0284 │ │ │ │ eoreq pc, r7, r5, asr #16 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ ldrcc r1, [r0, #-1551] @ 0xfffff9f1 │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -151520,56 +151472,56 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ - ldrne pc, [r4, r9, asr #12] │ │ │ │ + strbeq pc, [r4, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r9, [r2], #-513 @ 0xfffffdff │ │ │ │ - blx 0xb622b0 │ │ │ │ - bleq 0x1e03f8 │ │ │ │ + blx 0xb621f0 │ │ │ │ + bleq 0x1e0338 │ │ │ │ strbmi r4, [r2], -r5, lsl #12 │ │ │ │ strbeq r4, [fp, r8, asr #12]! │ │ │ │ ldmdavc lr!, {r0, r1, r2, r3, r8, sl, ip, lr, pc} │ │ │ │ - blx 0x24aed2 │ │ │ │ + blx 0x24ae12 │ │ │ │ @ instruction: 0xf006310b │ │ │ │ @ instruction: 0xf03806fc │ │ │ │ @ instruction: 0xf004fa2f │ │ │ │ ldrbmi r0, [r2], #-515 @ 0xfffffdfd │ │ │ │ - bl 0x230e18 │ │ │ │ + bl 0x230d58 │ │ │ │ @ instruction: 0xf8491602 │ │ │ │ strcc r0, [r1], #-6 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3f27 │ │ │ │ + strne pc, [pc, #-965] @ 0xa3e67 │ │ │ │ stccs 7, cr3, [r6], {1} │ │ │ │ andlt sp, r3, r5, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ strmi r3, [r0], lr, asr #11 │ │ │ │ - bleq 0x1e0460 │ │ │ │ + bleq 0x1e03a0 │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - ldrne pc, [r8], #1609 @ 0x649 │ │ │ │ + strbteq pc, [r8], #1609 @ 0x649 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ andls r4, r1, #252706816 @ 0xf100000 │ │ │ │ strne lr, [r5, #-2824] @ 0xfffff4f8 │ │ │ │ @ instruction: 0xf9e8f7fe │ │ │ │ - beq 0x39ef50 │ │ │ │ + beq 0x39ee90 │ │ │ │ strbmi r4, [sl], -r6, lsl #12 │ │ │ │ ldrbeq r4, [r3, r0, asr #12]! │ │ │ │ stmdavc r7!, {r3, r8, sl, ip, lr, pc} │ │ │ │ - blx 0x28af56 │ │ │ │ + blx 0x28ae96 │ │ │ │ ldmeq pc!, {r0, r1, r3, r8, ip, sp} @ │ │ │ │ @ instruction: 0xf9eef038 │ │ │ │ eoreq pc, r7, r5, asr #16 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ ldrcc r1, [r0, #-1551] @ 0xfffff9f1 │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ @@ -151581,31 +151533,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ - ldrne pc, [ip, r9, asr #12] │ │ │ │ + strbeq pc, [ip, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r9, [r2], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf9b0f7fe │ │ │ │ - bleq 0x1e04ec │ │ │ │ + bleq 0x1e042c │ │ │ │ strbmi r4, [r2], -r5, lsl #12 │ │ │ │ strbeq r4, [fp, r8, asr #12]! │ │ │ │ ldmdavc lr!, {r0, r1, r2, r3, r8, sl, ip, lr, pc} │ │ │ │ - blx 0x24afc6 │ │ │ │ + blx 0x24af06 │ │ │ │ @ instruction: 0xf006310b │ │ │ │ @ instruction: 0xf03806fc │ │ │ │ @ instruction: 0xf004f9b5 │ │ │ │ ldrbmi r0, [r2], #-515 @ 0xfffffdfd │ │ │ │ - bl 0x230f0c │ │ │ │ + bl 0x230e4c │ │ │ │ @ instruction: 0xf8491602 │ │ │ │ strcc r0, [r1], #-6 │ │ │ │ - strne pc, [pc, #-965] @ 0xa401b │ │ │ │ + strne pc, [pc, #-965] @ 0xa3f5b │ │ │ │ stccs 7, cr3, [r6], {1} │ │ │ │ andlt sp, r3, r5, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -151617,150 +151569,150 @@ │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ strmi r0, [pc], -r0, lsr #4 │ │ │ │ @ instruction: 0xf8cd4691 │ │ │ │ @ instruction: 0xf04fe004 │ │ │ │ @ instruction: 0xf7fe0b02 │ │ │ │ @ instruction: 0xf104f973 │ │ │ │ strmi r0, [r5], -r4, lsl #20 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4430 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4370 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r2, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulhi r0, r4, r8 │ │ │ │ - bls 0xf5d18 │ │ │ │ + bls 0xf5c58 │ │ │ │ tstpls fp, r8, lsl #22 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf96af038 │ │ │ │ @ instruction: 0xf0012100 │ │ │ │ - bl 0x2a4c6c │ │ │ │ + bl 0x2a4bac │ │ │ │ ldrtmi r0, [sl], #-3169 @ 0xfffff39f │ │ │ │ sbccc r3, lr, #1073741824 @ 0x40000000 │ │ │ │ - bl 0x22e884 │ │ │ │ + bl 0x22e7c4 │ │ │ │ @ instruction: 0xf80c1202 │ │ │ │ - b 0x1464484 │ │ │ │ + b 0x14643c4 │ │ │ │ mvnsle r2, r0, lsl r0 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ - ldrhteq r9, [r3], -r0 │ │ │ │ + eorseq r9, r3, r0, lsl #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldcmi 0, cr11, [sp], {131} @ 0x83 │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ strmi r0, [pc], -r0, lsr #4 │ │ │ │ @ instruction: 0xf8cd4691 │ │ │ │ @ instruction: 0xf04fe004 │ │ │ │ @ instruction: 0xf7fe0b02 │ │ │ │ @ instruction: 0xf104f92d │ │ │ │ strmi r0, [r5], -r4, lsl #20 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa44bc │ │ │ │ + strle r0, [pc], #-2027 @ 0xa43fc │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r2, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulhi r0, r4, r8 │ │ │ │ - bls 0xf5da4 │ │ │ │ + bls 0xf5ce4 │ │ │ │ tstpls fp, r8, lsl #22 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf924f038 │ │ │ │ @ instruction: 0xf0012100 │ │ │ │ - bl 0x2a4cf8 │ │ │ │ + bl 0x2a4c38 │ │ │ │ ldrtmi r0, [sl], #-3169 @ 0xfffff39f │ │ │ │ sbccc r3, lr, #1073741824 @ 0x40000000 │ │ │ │ - bl 0x22e910 │ │ │ │ + bl 0x22e850 │ │ │ │ @ instruction: 0xf80c1202 │ │ │ │ - b 0x1464510 │ │ │ │ + b 0x1464450 │ │ │ │ mvnsle r2, r0, lsl r0 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ - ldrhteq r9, [r3], -r4 │ │ │ │ + eorseq r9, r3, r4, lsl #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl #12 │ │ │ │ ldcmi 6, cr3, [sl], {206} @ 0xce │ │ │ │ @ instruction: 0xf8d04607 │ │ │ │ teqeq r6, r0, lsr #4 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldmdbeq r0, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ ldrtmi r9, [lr], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf8e4f7fe │ │ │ │ @ instruction: 0x460544b9 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - bleq 0x1e068c │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4554 │ │ │ │ + bleq 0x1e05cc │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4494 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulge r0, r4, r8 │ │ │ │ - blls 0xb5e5c │ │ │ │ - blx 0x34ad86 │ │ │ │ + blls 0xb5d9c │ │ │ │ + blx 0x34acc6 │ │ │ │ @ instruction: 0xf038310b │ │ │ │ @ instruction: 0xf826f8d7 │ │ │ │ stceq 0, cr0, [r0], {26} │ │ │ │ andseq pc, sl, r9, lsr #16 │ │ │ │ svclt 0x0000e7e0 │ │ │ │ - ldrhteq r9, [r3], -r8 │ │ │ │ + eorseq r9, r3, r8, lsl #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl #12 │ │ │ │ ldcmi 6, cr3, [sl], {206} @ 0xce │ │ │ │ @ instruction: 0xf8d04607 │ │ │ │ teqeq r6, r0, lsr #4 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldmdbeq r0, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ ldrtmi r9, [lr], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf8a2f7fe │ │ │ │ @ instruction: 0x460544b9 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - bleq 0x1e0710 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa45d8 │ │ │ │ + bleq 0x1e0650 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4518 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulge r0, r4, r8 │ │ │ │ - blls 0xb5ee0 │ │ │ │ - blx 0x34ae0a │ │ │ │ + blls 0xb5e20 │ │ │ │ + blx 0x34ad4a │ │ │ │ @ instruction: 0xf038310b │ │ │ │ @ instruction: 0xf826f895 │ │ │ │ stceq 0, cr0, [r0], {26} │ │ │ │ andseq pc, sl, r9, lsr #16 │ │ │ │ svclt 0x0000e7e0 │ │ │ │ - ldrhteq r9, [r3], -ip │ │ │ │ + eorseq r9, r3, ip, lsl #18 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbge pc, [ip], #-143 @ 0xffffff71 @ │ │ │ │ @ instruction: 0xf8d04683 │ │ │ │ ldrbtmi r0, [r7], -r0, lsr #4 │ │ │ │ ldrmi r4, [r0], r9, lsl #13 │ │ │ │ @ instruction: 0xf7fe2500 │ │ │ │ strmi pc, [r6], -r5, ror #16 │ │ │ │ @ instruction: 0x4658463a │ │ │ │ - strle r0, [pc, #-2035] @ 0xa3e59 │ │ │ │ + strle r0, [pc, #-2035] @ 0xa3d99 │ │ │ │ andmi pc, sl, r5, lsl r8 @ │ │ │ │ tsteq r8, r4, lsl #22 │ │ │ │ @ instruction: 0xf86ef038 │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ strbmi r0, [fp], #-2276 @ 0xfffff71c │ │ │ │ adceq r3, r4, lr, asr #7 │ │ │ │ strne lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @@ -151769,27 +151721,27 @@ │ │ │ │ stccs 6, cr1, [r4, #-60] @ 0xffffffc4 │ │ │ │ andcs sp, r0, r6, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ - eorseq r9, r3, r0, asr #19 │ │ │ │ + eorseq r9, r3, r0, lsl r9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbge pc, [ip], #-143 @ 0xffffff71 @ │ │ │ │ @ instruction: 0xf8d04683 │ │ │ │ ldrbtmi r0, [r7], -r0, lsr #4 │ │ │ │ ldrmi r4, [r0], r9, lsl #13 │ │ │ │ @ instruction: 0xf7fe2500 │ │ │ │ strmi pc, [r6], -fp, lsr #16 │ │ │ │ @ instruction: 0x4658463a │ │ │ │ - strle r0, [pc, #-2035] @ 0xa3ecd │ │ │ │ + strle r0, [pc, #-2035] @ 0xa3e0d │ │ │ │ andmi pc, sl, r5, lsl r8 @ │ │ │ │ tsteq r8, r4, lsl #22 │ │ │ │ @ instruction: 0xf834f038 │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ strbmi r0, [fp], #-2276 @ 0xfffff71c │ │ │ │ adceq r3, r4, lr, asr #7 │ │ │ │ strne lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @@ -151798,190 +151750,190 @@ │ │ │ │ stccs 6, cr1, [r4, #-60] @ 0xffffffc4 │ │ │ │ andcs sp, r0, r6, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ - eorseq r9, r3, r4, asr #19 │ │ │ │ + eorseq r9, r3, r4, lsl r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, sl, lsl #13 │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ - b 0x1467330 │ │ │ │ + b 0x1467270 │ │ │ │ @ instruction: 0xf8d01a0a │ │ │ │ @ instruction: 0xf1aa0220 │ │ │ │ @ instruction: 0xf6490840 │ │ │ │ - @ instruction: 0xf2c01490 │ │ │ │ + vmls.i d16, d16, d0[4] │ │ │ │ @ instruction: 0x46910433 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd44b0 │ │ │ │ - bl 0x1e46dc │ │ │ │ + bl 0x1e461c │ │ │ │ strmi r0, [r5], -fp, lsl #14 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4748 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4688 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bl 0x2427f0 │ │ │ │ + bl 0x242730 │ │ │ │ andcs r0, r0, #671088640 @ 0x28000000 │ │ │ │ - bl 0x2b57a0 │ │ │ │ - blx 0x4e7f7e │ │ │ │ + bl 0x2b56e0 │ │ │ │ + blx 0x4e7ebe │ │ │ │ @ instruction: 0xf893910b │ │ │ │ - blcc 0x4a7bc0 │ │ │ │ - b 0x10b5dfc │ │ │ │ + blcc 0x4a7b00 │ │ │ │ + b 0x10b5d3c │ │ │ │ mvnsle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xf87ef038 │ │ │ │ svclt 0x0000e7da │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, sl, lsl #13 │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ - b 0x14673c0 │ │ │ │ + b 0x1467300 │ │ │ │ @ instruction: 0xf8d01a0a │ │ │ │ @ instruction: 0xf1aa0220 │ │ │ │ @ instruction: 0xf6490840 │ │ │ │ - @ instruction: 0xf2c01494 │ │ │ │ + vmls.i d16, d16, d0[5] │ │ │ │ @ instruction: 0x46910433 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd44b0 │ │ │ │ - bl 0x1e464c │ │ │ │ + bl 0x1e458c │ │ │ │ strmi r0, [r5], -fp, lsl #14 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa47d8 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4718 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bl 0x242880 │ │ │ │ + bl 0x2427c0 │ │ │ │ andcs r0, r0, #671088640 @ 0x28000000 │ │ │ │ - bl 0x2b5830 │ │ │ │ - blx 0x4e800e │ │ │ │ + bl 0x2b5770 │ │ │ │ + blx 0x4e7f4e │ │ │ │ @ instruction: 0xf893910b │ │ │ │ - blcc 0x4a7c50 │ │ │ │ - b 0x10b5e8c │ │ │ │ + blcc 0x4a7b90 │ │ │ │ + b 0x10b5dcc │ │ │ │ mvnsle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xf836f038 │ │ │ │ svclt 0x0000e7da │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, sl, lsl #13 │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ - b 0x1467450 │ │ │ │ + b 0x1467390 │ │ │ │ @ instruction: 0xf8d01a0a │ │ │ │ @ instruction: 0xf1aa0220 │ │ │ │ @ instruction: 0xf6490840 │ │ │ │ - @ instruction: 0xf2c01498 │ │ │ │ + vmls.i d16, d16, d0[6] │ │ │ │ @ instruction: 0x46910433 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd44b0 │ │ │ │ - bl 0x1e45bc │ │ │ │ + bl 0x1e44fc │ │ │ │ strmi r0, [r5], -fp, lsl #14 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4868 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa47a8 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bl 0x242910 │ │ │ │ + bl 0x242850 │ │ │ │ andcs r0, r0, #671088640 @ 0x28000000 │ │ │ │ - bl 0x2b58c0 │ │ │ │ - blx 0x4e809e │ │ │ │ + bl 0x2b5800 │ │ │ │ + blx 0x4e7fde │ │ │ │ @ instruction: 0xf893910b │ │ │ │ - blcc 0x4a7ce0 │ │ │ │ - b 0x10b5f1c │ │ │ │ + blcc 0x4a7c20 │ │ │ │ + b 0x10b5e5c │ │ │ │ mvnsle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xffeef037 │ │ │ │ svclt 0x0000e7da │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, sl, lsl #13 │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ - b 0x14674e0 │ │ │ │ + b 0x1467420 │ │ │ │ @ instruction: 0xf8d01a0a │ │ │ │ @ instruction: 0xf1aa0220 │ │ │ │ @ instruction: 0xf6490840 │ │ │ │ - @ instruction: 0xf2c0149c │ │ │ │ + vmls.i d16, d16, d0[7] │ │ │ │ @ instruction: 0x46910433 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd44b0 │ │ │ │ - bl 0x1e452c │ │ │ │ + bl 0x1e446c │ │ │ │ strmi r0, [r5], -fp, lsl #14 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa48f8 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4838 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bl 0x2429a0 │ │ │ │ + bl 0x2428e0 │ │ │ │ andcs r0, r0, #671088640 @ 0x28000000 │ │ │ │ - bl 0x2b5950 │ │ │ │ - blx 0x4e812e │ │ │ │ + bl 0x2b5890 │ │ │ │ + blx 0x4e806e │ │ │ │ @ instruction: 0xf893910b │ │ │ │ - blcc 0x4a7d70 │ │ │ │ - b 0x10b5fac │ │ │ │ + blcc 0x4a7cb0 │ │ │ │ + b 0x10b5eec │ │ │ │ mvnsle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xffa6f037 │ │ │ │ svclt 0x0000e7da │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d02600 │ │ │ │ strmi r0, [r8], r0, lsr #4 │ │ │ │ - stmibne r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibeq r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldrtmi r9, [r4], -r0, lsl #4 │ │ │ │ mcr2 7, 6, pc, cr12, cr13, {7} @ │ │ │ │ - bleq 0x1e0ab4 │ │ │ │ + bleq 0x1e09f4 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - bl 0x2271a0 │ │ │ │ + bl 0x2270e0 │ │ │ │ @ instruction: 0xf0150308 │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ andsle r0, r6, lr, asr #7 │ │ │ │ @ instruction: 0xf0049800 │ │ │ │ @ instruction: 0xf8190101 │ │ │ │ tsteq fp, r4 │ │ │ │ tstpeq fp, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ - blx 0x136282 │ │ │ │ - bl 0x268dcc │ │ │ │ - bl 0x1252b0 │ │ │ │ - bpl 0xff5679b8 │ │ │ │ + blx 0x1361c2 │ │ │ │ + bl 0x268d0c │ │ │ │ + bl 0x1251f0 │ │ │ │ + bpl 0xff5678f8 │ │ │ │ @ instruction: 0x2010f8bc │ │ │ │ andmi lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0379b01 │ │ │ │ strcc pc, [r1], #-3945 @ 0xfffff097 │ │ │ │ - strne pc, [pc, #-965] @ 0xa45fb │ │ │ │ + strne pc, [pc, #-965] @ 0xa453b │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r2, sl, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -151989,38 +151941,38 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d02600 │ │ │ │ strmi r0, [r8], r0, lsr #4 │ │ │ │ - stmibne r4!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibeq r4!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldrtmi r9, [r4], -r0, lsl #4 │ │ │ │ mrc2 7, 3, pc, cr14, cr13, {7} │ │ │ │ - bleq 0x1e0b50 │ │ │ │ + bleq 0x1e0a90 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - bl 0x22723c │ │ │ │ + bl 0x22717c │ │ │ │ @ instruction: 0xf0150308 │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ andsle r0, r6, lr, asr #7 │ │ │ │ @ instruction: 0xf0049800 │ │ │ │ @ instruction: 0xf8190101 │ │ │ │ tsteq fp, r4 │ │ │ │ tstpeq fp, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ - blx 0x13631e │ │ │ │ - bl 0x268e68 │ │ │ │ - bl 0x12534c │ │ │ │ - bpl 0xff567a54 │ │ │ │ + blx 0x13625e │ │ │ │ + bl 0x268da8 │ │ │ │ + bl 0x12528c │ │ │ │ + bpl 0xff567994 │ │ │ │ @ instruction: 0x2010f8bc │ │ │ │ andmi lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0379b01 │ │ │ │ strcc pc, [r1], #-3867 @ 0xfffff0e5 │ │ │ │ - strne pc, [pc, #-965] @ 0xa4697 │ │ │ │ + strne pc, [pc, #-965] @ 0xa45d7 │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r2, sl, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -152028,38 +151980,38 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d02600 │ │ │ │ strmi r0, [r8], r0, lsr #4 │ │ │ │ - stmibne r8!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibeq r8!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldrtmi r9, [r4], -r0, lsl #4 │ │ │ │ mrc2 7, 1, pc, cr0, cr13, {7} │ │ │ │ - bleq 0x1e0bec │ │ │ │ + bleq 0x1e0b2c │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - bl 0x2272d8 │ │ │ │ + bl 0x227218 │ │ │ │ @ instruction: 0xf0150308 │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ andsle r0, r6, lr, asr #7 │ │ │ │ @ instruction: 0xf0049800 │ │ │ │ @ instruction: 0xf8190101 │ │ │ │ tsteq fp, r4 │ │ │ │ tstpeq fp, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ - blx 0x1363ba │ │ │ │ - bl 0x268f04 │ │ │ │ - bl 0x1253e8 │ │ │ │ - bpl 0xff567af0 │ │ │ │ + blx 0x1362fa │ │ │ │ + bl 0x268e44 │ │ │ │ + bl 0x125328 │ │ │ │ + bpl 0xff567a30 │ │ │ │ @ instruction: 0x2010f8bc │ │ │ │ andmi lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0379b01 │ │ │ │ strcc pc, [r1], #-3789 @ 0xfffff133 │ │ │ │ - strne pc, [pc, #-965] @ 0xa4733 │ │ │ │ + strne pc, [pc, #-965] @ 0xa4673 │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r2, sl, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -152067,38 +152019,38 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d02600 │ │ │ │ strmi r0, [r8], r0, lsr #4 │ │ │ │ - stmibne ip!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmibeq ip!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldrtmi r9, [r4], -r0, lsl #4 │ │ │ │ stc2l 7, cr15, [r2, #1012]! @ 0x3f4 │ │ │ │ - bleq 0x1e0c88 │ │ │ │ + bleq 0x1e0bc8 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - bl 0x227374 │ │ │ │ + bl 0x2272b4 │ │ │ │ @ instruction: 0xf0150308 │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ andsle r0, r6, lr, asr #7 │ │ │ │ @ instruction: 0xf0049800 │ │ │ │ @ instruction: 0xf8190101 │ │ │ │ tsteq fp, r4 │ │ │ │ tstpeq fp, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ - blx 0x136456 │ │ │ │ - bl 0x268fa0 │ │ │ │ - bl 0x125484 │ │ │ │ - bpl 0xff567b8c │ │ │ │ + blx 0x136396 │ │ │ │ + bl 0x268ee0 │ │ │ │ + bl 0x1253c4 │ │ │ │ + bpl 0xff567acc │ │ │ │ @ instruction: 0x2010f8bc │ │ │ │ andmi lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0379b01 │ │ │ │ strcc pc, [r1], #-3711 @ 0xfffff181 │ │ │ │ - strne pc, [pc, #-965] @ 0xa47cf │ │ │ │ + strne pc, [pc, #-965] @ 0xa470f │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r2, sl, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -152107,19 +152059,19 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0xf8d035ce │ │ │ │ @ instruction: 0xf04f0220 │ │ │ │ @ instruction: 0xf6490b04 │ │ │ │ - @ instruction: 0xf2c01490 │ │ │ │ + vmls.i d16, d16, d0[4] │ │ │ │ @ instruction: 0x46f00433 │ │ │ │ - bl 0x276624 │ │ │ │ + bl 0x276564 │ │ │ │ @ instruction: 0xf7fd1505 │ │ │ │ - bl 0x1e4234 │ │ │ │ + bl 0x1e4174 │ │ │ │ strmi r0, [r6], -fp, lsl #20 │ │ │ │ ldrtmi r4, [r8], -r3, asr #12 │ │ │ │ strle r0, [r7, #-2034] @ 0xfffff80e │ │ │ │ stmeq sl, {r0, r5, fp, ip, sp, lr} │ │ │ │ tstpls fp, r1, lsl #22 @ p-variant is OBSOLETE │ │ │ │ eorcs pc, r2, r5, asr r8 @ │ │ │ │ mcr2 0, 2, pc, cr4, cr7, {1} @ │ │ │ │ @@ -152134,26 +152086,26 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8d04607 │ │ │ │ ldrbtmi r0, [r1], r0, lsr #4 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ - ldrne pc, [r4], r9, asr #12 │ │ │ │ + strbteq pc, [r4], r9, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ stc2l 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ strmi r2, [r5], -r2, lsl #8 │ │ │ │ - bleq 0x1e0d90 │ │ │ │ + bleq 0x1e0cd0 │ │ │ │ andeq pc, r3, #4 │ │ │ │ strbmi r4, [r2], #-1611 @ 0xfffff9b5 │ │ │ │ sbccc r4, lr, #56, 12 @ 0x3800000 │ │ │ │ strle r0, [r9, #-2025] @ 0xfffff817 │ │ │ │ @ instruction: 0xf0017831 │ │ │ │ - bl 0x3a805c │ │ │ │ - blx 0xe947a │ │ │ │ + bl 0x3a7f9c │ │ │ │ + blx 0xe93ba │ │ │ │ ldmpl sl!, {r0, r1, r3, r8, sp, pc} │ │ │ │ mcr2 0, 0, pc, cr10, cr7, {1} @ │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r1], -pc, lsl #10 │ │ │ │ mvnle r2, r6, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -152164,19 +152116,19 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0xf8d035ce │ │ │ │ @ instruction: 0xf04f0220 │ │ │ │ @ instruction: 0xf6490b04 │ │ │ │ - @ instruction: 0xf2c01498 │ │ │ │ + vmls.i d16, d16, d0[6] │ │ │ │ @ instruction: 0x46f00433 │ │ │ │ - bl 0x276708 │ │ │ │ + bl 0x276648 │ │ │ │ @ instruction: 0xf7fd1505 │ │ │ │ - bl 0x1e4150 │ │ │ │ + bl 0x1e4090 │ │ │ │ strmi r0, [r6], -fp, lsl #20 │ │ │ │ ldrtmi r4, [r8], -r3, asr #12 │ │ │ │ strle r0, [r7, #-2034] @ 0xfffff80e │ │ │ │ stmeq sl, {r0, r5, fp, ip, sp, lr} │ │ │ │ tstpls fp, r1, lsl #22 @ p-variant is OBSOLETE │ │ │ │ eorcs pc, r2, r5, asr r8 @ │ │ │ │ ldc2l 0, cr15, [r2, #220] @ 0xdc │ │ │ │ @@ -152191,51 +152143,51 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8d04607 │ │ │ │ ldrbtmi r0, [r1], r0, lsr #4 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ - ldrne pc, [ip], r9, asr #12 │ │ │ │ + strbteq pc, [ip], r9, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ stc2l 7, cr15, [lr], #1012 @ 0x3f4 │ │ │ │ strmi r2, [r5], -r2, lsl #8 │ │ │ │ - bleq 0x1e0e74 │ │ │ │ + bleq 0x1e0db4 │ │ │ │ andeq pc, r3, #4 │ │ │ │ strbmi r4, [r2], #-1611 @ 0xfffff9b5 │ │ │ │ sbccc r4, lr, #56, 12 @ 0x3800000 │ │ │ │ strle r0, [r9, #-2025] @ 0xfffff817 │ │ │ │ @ instruction: 0xf0017831 │ │ │ │ - bl 0x3a8140 │ │ │ │ - blx 0xe955e │ │ │ │ + bl 0x3a8080 │ │ │ │ + blx 0xe949e │ │ │ │ ldmpl sl!, {r0, r1, r3, r8, sp, pc} │ │ │ │ ldc2 0, cr15, [r8, #220] @ 0xdc │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r1], -pc, lsl #10 │ │ │ │ mvnle r2, r6, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - ldrtne pc, [r0], #1609 @ 0x649 @ │ │ │ │ + strne pc, [r0], #-1609 @ 0xfffff9b7 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ ldrbtmi r0, [r2], r0, lsr #4 │ │ │ │ ldrmi r4, [r1], pc, lsl #12 │ │ │ │ - bleq 0x160ee0 │ │ │ │ + bleq 0x160e20 │ │ │ │ ldc2 7, cr15, [r2], #1012 @ 0x3f4 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1038 @ 0xfffffbf2 │ │ │ │ - strne pc, [pc, #-965] @ 0xa49f3 │ │ │ │ + strne pc, [pc, #-965] @ 0xa4933 │ │ │ │ mvnsle r4, r0, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ mulgt r0, r4, r8 │ │ │ │ @@ -152251,25 +152203,25 @@ │ │ │ │ @ instruction: 0x4653d2f0 │ │ │ │ @ instruction: 0xf0374630 │ │ │ │ ldrb pc, [r6, r5, asr #26] @ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - ldrtne pc, [r4], #1609 @ 0x649 @ │ │ │ │ + strne pc, [r4], #-1609 @ 0xfffff9b7 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ ldrbtmi r0, [r2], r0, lsr #4 │ │ │ │ ldrmi r4, [r1], pc, lsl #12 │ │ │ │ - bleq 0x160f68 │ │ │ │ + bleq 0x160ea8 │ │ │ │ stc2l 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1038 @ 0xfffffbf2 │ │ │ │ - strne pc, [pc, #-965] @ 0xa4a7b │ │ │ │ + strne pc, [pc, #-965] @ 0xa49bb │ │ │ │ mvnsle r4, r0, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ mulgt r0, r4, r8 │ │ │ │ @@ -152287,15 +152239,15 @@ │ │ │ │ ldrb pc, [r6, r1, lsl #26] @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl #12 │ │ │ │ strmi r3, [r2], pc, asr #13 │ │ │ │ - ldrtne pc, [r8], #1609 @ 0x649 @ │ │ │ │ + strne pc, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf8d00136 │ │ │ │ @ instruction: 0xf1a60220 │ │ │ │ @ instruction: 0x46770910 │ │ │ │ ldrbmi r9, [r1], #512 @ 0x200 │ │ │ │ stc2 7, cr15, [r6], #-1012 @ 0xfffffc0c │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ @@ -152320,21 +152272,21 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl #12 │ │ │ │ strmi r3, [r2], pc, asr #13 │ │ │ │ - ldrtne pc, [ip], #1609 @ 0x649 @ │ │ │ │ + strne pc, [ip], #-1609 @ 0xfffff9b7 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf8d00136 │ │ │ │ @ instruction: 0xf1a60220 │ │ │ │ @ instruction: 0x46770910 │ │ │ │ ldrbmi r9, [r1], #512 @ 0x200 │ │ │ │ - blx 0xff9e2f3a │ │ │ │ + blx 0xff9e2e7a │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ ldrbmi r0, [r6], #-2820 @ 0xfffff4fc │ │ │ │ ldrtmi r9, [fp], -r1, lsl #12 │ │ │ │ strle r0, [sp, #-2026] @ 0xfffff816 │ │ │ │ ldrbmi r7, [r0], -r1, lsr #16 │ │ │ │ vmlals.f32 s18, s0, s2 │ │ │ │ @@ -152354,26 +152306,26 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ ldrbtmi r0, [r0], r0, lsr #4 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ - stmibne r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbne r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfeae2fb2 │ │ │ │ + blx 0xfeae2ef2 │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ ldrtmi r4, [ip], #1603 @ 0x643 │ │ │ │ @ instruction: 0xf10c4630 │ │ │ │ strbeq r0, [sl, lr, asr #25]! │ │ │ │ @ instruction: 0xf819d50a │ │ │ │ - bl 0x12cfe8 │ │ │ │ + bl 0x12cf28 │ │ │ │ ldmeq r2, {r1, r3, r8}^ │ │ │ │ - bl 0x125228 │ │ │ │ + bl 0x125168 │ │ │ │ ldmpl r2!, {r2, r3, r9, ip} │ │ │ │ mrrc2 0, 3, pc, r2, cr7 @ │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ andcs sp, r0, r6, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -152383,116 +152335,116 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ ldrbtmi r0, [r0], r0, lsr #4 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ - stmibne r4, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbne r4, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1c63026 │ │ │ │ + blx 0x1c62f66 │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ ldrtmi r4, [ip], #1603 @ 0x643 │ │ │ │ @ instruction: 0xf10c4630 │ │ │ │ strbeq r0, [sl, lr, asr #25]! │ │ │ │ @ instruction: 0xf819d50a │ │ │ │ - bl 0x12d05c │ │ │ │ + bl 0x12cf9c │ │ │ │ ldmeq r2, {r1, r3, r8}^ │ │ │ │ - bl 0x12529c │ │ │ │ + bl 0x1251dc │ │ │ │ ldmpl r2!, {r2, r3, r9, ip} │ │ │ │ ldc2 0, cr15, [r8], {55} @ 0x37 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ andcs sp, r0, r6, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc284 │ │ │ │ + bl 0xfebfc1c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0xff063092 │ │ │ │ + blx 0xff062fd2 │ │ │ │ stceq 1, cr15, [r4], {165} @ 0xa5 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcpl 0x0004f85c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movweq lr, #23174 @ 0x5a86 │ │ │ │ @ instruction: 0xf8574561 │ │ │ │ - b 0x16d1b4 │ │ │ │ - b 0xfe165cc8 │ │ │ │ + b 0x16d0f4 │ │ │ │ + b 0xfe165c08 │ │ │ │ @ instruction: 0xf8cc0305 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000bb5d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc2dc │ │ │ │ + bl 0xfebfc21c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - blx 0xfe6630e2 │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa5108 │ │ │ │ + blx 0xfe663022 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa5048 │ │ │ │ @ instruction: 0xf1064629 │ │ │ │ @ instruction: 0xf10c020f │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ @ instruction: 0xf99cd507 │ │ │ │ - b 0xfe171104 │ │ │ │ - blx 0xfed82094 │ │ │ │ - blcc 0x721f18 │ │ │ │ + b 0xfe171044 │ │ │ │ + blx 0xfed81fd4 │ │ │ │ + blcc 0x721e58 │ │ │ │ vaddl.u8 , d0, d11 │ │ │ │ tstcc r1, pc, asr #32 │ │ │ │ @ instruction: 0xd1ee4594 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000bb35 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc32c │ │ │ │ + bl 0xfebfc26c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0x1c63132 │ │ │ │ + blx 0x1c63072 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf649350e │ │ │ │ - @ instruction: 0xf2c07690 │ │ │ │ + vmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf93e0633 │ │ │ │ sbclt r3, r1, #2, 30 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - b 0xfe176734 │ │ │ │ + b 0xfe176674 │ │ │ │ @ instruction: 0xf85673e3 │ │ │ │ - blx 0xfed6922c │ │ │ │ + blx 0xfed6916c │ │ │ │ @ instruction: 0xf1a3f383 │ │ │ │ - b 0x925db4 │ │ │ │ - b 0xe5978 │ │ │ │ - b 0x1125584 │ │ │ │ + b 0x925cf4 │ │ │ │ + b 0xe58b8 │ │ │ │ + b 0x11254c4 │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000bb01 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc394 │ │ │ │ + bl 0xfebfc2d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ - blx 0xf6319a │ │ │ │ + blx 0xf630da │ │ │ │ cdpeq 1, 0, cr15, cr4, cr5, {5} │ │ │ │ andeq pc, ip, #1073741825 @ 0x40000001 │ │ │ │ @ instruction: 0xf6491f31 │ │ │ │ - vshl.s64 d23, d0, #0 │ │ │ │ + vmls.f d22, d16, d0[4] │ │ │ │ @ instruction: 0xf85e0533 │ │ │ │ - blx 0x1874dcc │ │ │ │ + blx 0x1874d0c │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorsvc pc, ip, r5, asr r8 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ mvnscc pc, #-1073741824 @ 0xc0000000 │ │ │ │ @@ -152500,176 +152452,176 @@ │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000bacd │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc3fc │ │ │ │ + bl 0xfebfc33c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ - blx 0x263202 │ │ │ │ + blx 0x263142 │ │ │ │ cdpne 6, 7, cr4, cr2, cr1, {1} │ │ │ │ andcc r3, r1, #16, 8 @ 0x10000000 │ │ │ │ @ instruction: 0xf10107c3 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ - blx 0xfed83270 │ │ │ │ - blcc 0x6e2034 │ │ │ │ + blx 0xfed831b0 │ │ │ │ + blcc 0x6e1f74 │ │ │ │ stccc 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r1, lsr #5 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000baa9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc444 │ │ │ │ + bl 0xfebfc384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xff963248 │ │ │ │ + blx 0xff963188 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf649350e │ │ │ │ - @ instruction: 0xf2c07690 │ │ │ │ + vmlsl.s q11, d16, d0[4] │ │ │ │ sbclt r0, r1, #53477376 @ 0x3300000 │ │ │ │ svccs 0x0002f83e │ │ │ │ svccc 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ @ instruction: 0xf8564575 │ │ │ │ @ instruction: 0xf1a21031 │ │ │ │ - b 0x965ac4 │ │ │ │ - b 0xe5e8c │ │ │ │ - b 0x1165694 │ │ │ │ + b 0x965a04 │ │ │ │ + b 0xe5dcc │ │ │ │ + b 0x11655d4 │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000ba77 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc4a8 │ │ │ │ + bl 0xfebfc3e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xfece32ac │ │ │ │ + blx 0xfece31ec │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf6490e04 │ │ │ │ - @ instruction: 0xf2c07690 │ │ │ │ + vmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf1050633 │ │ │ │ - blx 0x1865afc │ │ │ │ + blx 0x1865a3c │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ - blx 0xfed69318 │ │ │ │ + blx 0xfed69258 │ │ │ │ ldrbmi pc, [r2, #-899]! @ 0xfffffc7d @ │ │ │ │ eorsvc pc, ip, r6, asr r8 @ │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000ba47 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc508 │ │ │ │ + bl 0xfebfc448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xfe0e330c │ │ │ │ + blx 0xfe0e324c │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf649350e │ │ │ │ - @ instruction: 0xf2c07690 │ │ │ │ + vmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf83e0633 │ │ │ │ sbclt r3, r1, #2, 30 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ ldrbmi fp, [r5, #-2651]! @ 0xfffff5a5 │ │ │ │ eorsne pc, r1, r6, asr r8 @ │ │ │ │ - b 0x951db0 │ │ │ │ - b 0x165b4c │ │ │ │ - b 0x1165f50 │ │ │ │ + b 0x951cf0 │ │ │ │ + b 0x165a8c │ │ │ │ + b 0x1165e90 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000ba17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc568 │ │ │ │ + bl 0xfebfc4a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0x14e336c │ │ │ │ + blx 0x14e32ac │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf6490e04 │ │ │ │ - @ instruction: 0xf2c07690 │ │ │ │ + vmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf1050633 │ │ │ │ - blx 0x1865bbc │ │ │ │ + blx 0x1865afc │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ - blt 0x7693d8 │ │ │ │ + blt 0x769318 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - b 0xfe181494 │ │ │ │ - b 0x165fbc │ │ │ │ - b 0xfe165fc8 │ │ │ │ + b 0xfe1813d4 │ │ │ │ + b 0x165efc │ │ │ │ + b 0xfe165f08 │ │ │ │ andvs r0, fp, r5, lsl #6 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmiblt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc5c4 │ │ │ │ + bl 0xfebfc504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x8633d0 │ │ │ │ + blx 0x863310 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr5, {5} │ │ │ │ @ instruction: 0xf1051f31 │ │ │ │ - blx 0x1865c18 │ │ │ │ + blx 0x1865b58 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf85e5f04 │ │ │ │ @ instruction: 0xf3c03f04 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ ldrbmi r6, [r2, #-60]! @ 0xffffffc4 │ │ │ │ teqmi r3, #544768 @ 0x85000 │ │ │ │ movweq lr, #27139 @ 0x6a03 │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000b9bb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc620 │ │ │ │ + bl 0xfebfc560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf9f4f7fd │ │ │ │ @ instruction: 0xf6494601 │ │ │ │ - @ instruction: 0xf2c07c90 │ │ │ │ + vqdmulh.s d22, d16, d0[4] │ │ │ │ stmdavs fp!, {r0, r1, r4, r5, sl, fp} │ │ │ │ sbclt r4, lr, #48, 12 @ 0x3000000 │ │ │ │ stmdavs fp!, {r1, r3, r4, r9, fp, ip, sp, pc}^ │ │ │ │ strbeq lr, [r6, ip, lsl #22] │ │ │ │ smlabtcs pc, r1, r3, pc @ │ │ │ │ eors pc, r6, ip, asr r8 @ │ │ │ │ stmdavs r6!, {r0, r1, r3, r4, r9, fp, ip, sp, pc} │ │ │ │ rsbsmi r6, r3, pc, ror r8 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ stmdavs r6!, {r0, r1, r4, r5, r6, lr}^ │ │ │ │ - b 0xfe23d4f0 │ │ │ │ + b 0xfe23d430 │ │ │ │ eorsmi r0, fp, r2, lsl #6 │ │ │ │ eorsvc pc, r1, ip, asr r8 @ │ │ │ │ rsbvs r4, r3, r3, ror r0 │ │ │ │ biceq lr, r1, #12, 22 @ 0x3000 │ │ │ │ ldmdavs lr, {r0, r5, r7, fp, sp, lr}^ │ │ │ │ andcc lr, r2, #3489792 @ 0x354000 │ │ │ │ - blt 0x793cc8 │ │ │ │ + blt 0x793c08 │ │ │ │ eorsmi r4, sl, sl, asr #32 │ │ │ │ adcvs r4, r2, sl, asr #32 │ │ │ │ subsmi r6, r3, r2, ror #17 │ │ │ │ subsmi r4, r3, r3, lsr r0 │ │ │ │ pop {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000b979 │ │ │ │ @@ -152677,114 +152629,114 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ ldrmi r4, [r2], r6, lsl #12 │ │ │ │ @ instruction: 0xf9b0f7fd │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ - ldrvc pc, [r0], #1609 @ 0x649 │ │ │ │ + strbtvs pc, [r0], #1609 @ 0x649 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf6cf2500 │ │ │ │ @ instruction: 0xf1aa75ff │ │ │ │ strtmi r0, [r4], r8, lsl #28 │ │ │ │ ldrbtmi r9, [r0], r1, lsl #12 │ │ │ │ svcmi 0x0008f85e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svcvc 0x0008f851 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ - bl 0x3b6bf0 │ │ │ │ - b 0x1466010 │ │ │ │ + bl 0x3b6b30 │ │ │ │ + b 0x1465f50 │ │ │ │ @ instruction: 0xf8de4304 │ │ │ │ @ instruction: 0xf85c6004 │ │ │ │ @ instruction: 0xf8d29039 │ │ │ │ - b 0x119150c │ │ │ │ - b 0x1f6158 │ │ │ │ - b 0x176d1c │ │ │ │ - b 0x1125d1c │ │ │ │ + b 0x119144c │ │ │ │ + b 0x1f6098 │ │ │ │ + b 0x176c5c │ │ │ │ + b 0x1125c5c │ │ │ │ addslt r4, fp, #20, 4 @ 0x40000001 │ │ │ │ - b 0x117f640 │ │ │ │ - b 0xfe16612c │ │ │ │ - b 0xfe126134 │ │ │ │ - b 0x165d2c │ │ │ │ - b 0x126144 │ │ │ │ - b 0xfe165d50 │ │ │ │ - b 0xfe126144 │ │ │ │ + b 0x117f580 │ │ │ │ + b 0xfe16606c │ │ │ │ + b 0xfe126074 │ │ │ │ + b 0x165c6c │ │ │ │ + b 0x126084 │ │ │ │ + b 0xfe165c90 │ │ │ │ + b 0xfe126084 │ │ │ │ andvs r0, fp, r4, lsl #4 │ │ │ │ bicsle r6, r0, sl, asr #32 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #28 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4ff0 │ │ │ │ svclt 0x0000b927 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc748 │ │ │ │ + bl 0xfebfc688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf960f7fd │ │ │ │ @ instruction: 0xf6494603 │ │ │ │ - vrshr.s64 d23, d0, #64 │ │ │ │ + vmlal.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x46280233 │ │ │ │ stmdavs r7!, {r0, r2, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ vmvn.i16 d22, #177 @ 0x00b1 │ │ │ │ - bl 0x12e1ac │ │ │ │ + bl 0x12e0ec │ │ │ │ @ instruction: 0xf8520cc5 │ │ │ │ ldmdavs r5!, {r0, r2, r4, r5, sp, lr, pc}^ │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ - b 0x1f5774 │ │ │ │ + b 0x1f56b4 │ │ │ │ rsbsmi r0, sp, lr, lsl #10 │ │ │ │ stmdavs r5!, {r0, r2, r5, sp, lr}^ │ │ │ │ eorsvc pc, r3, r2, asr r8 @ │ │ │ │ - b 0xf5734 │ │ │ │ + b 0xf5674 │ │ │ │ rsbmi r0, r9, ip, lsl #2 │ │ │ │ - bl 0x13d71c │ │ │ │ + bl 0x13d65c │ │ │ │ ldmib r6, {r0, r1, r6, r7, r8}^ │ │ │ │ @ instruction: 0xf8d12302 │ │ │ │ ldmib r4, {r2, lr, pc}^ │ │ │ │ rsbmi r1, sl, r2, lsl #10 │ │ │ │ eorsmi r4, fp, fp, asr #32 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ submi r4, fp, sl, rrx │ │ │ │ adcvs r6, r3, r2, ror #1 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmialt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc7c8 │ │ │ │ + bl 0xfebfc708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf920f7fd │ │ │ │ @ instruction: 0xf6494603 │ │ │ │ - @ instruction: 0xf2c07c90 │ │ │ │ + vqdmulh.s d22, d16, d0[4] │ │ │ │ stmdavs r7!, {r0, r1, r4, r5, sl, fp} │ │ │ │ stmdavs sl!, {r0, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ vmvn.i32 d20, #-1342177280 @ 0xb0000000 │ │ │ │ - bl 0x3ae22c │ │ │ │ + bl 0x3ae16c │ │ │ │ rsbsmi r0, sl, r1, asr #13 │ │ │ │ eorsne pc, r1, ip, asr r8 @ │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ rsbsmi r6, r9, r2, ror r8 │ │ │ │ stmdavs r7!, {r1, r2, r3, r5, r6, fp, sp, lr}^ │ │ │ │ - b 0xfe27d68c │ │ │ │ - b 0x925a24 │ │ │ │ - bl 0x3a5e14 │ │ │ │ + b 0xfe27d5cc │ │ │ │ + b 0x925964 │ │ │ │ + bl 0x3a5d54 │ │ │ │ rsbsmi r0, sl, r3, asr #3 │ │ │ │ @ instruction: 0xf85c6062 │ │ │ │ ldmib r4, {r0, r1, r4, r5, sp}^ │ │ │ │ stmdavs fp, {r1, r8, r9, sl, lr, pc}^ │ │ │ │ ldrdvs lr, [r2, -r5] │ │ │ │ streq lr, [r6, #-2700] @ 0xfffff574 │ │ │ │ - b 0x935810 │ │ │ │ - b 0x965e44 │ │ │ │ + b 0x935750 │ │ │ │ + b 0x965d84 │ │ │ │ rsbsmi r0, fp, r1, lsl #6 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ movwcs lr, #10692 @ 0x29c4 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmialt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc84c │ │ │ │ + bl 0xfebfc78c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf8def7fd │ │ │ │ cdpne 6, 6, cr4, cr11, cr1, {1} │ │ │ │ movwcc r3, #5136 @ 0x1410 │ │ │ │ strle r0, [r5, #-1986] @ 0xfffff83e │ │ │ │ @@ -152793,23 +152745,23 @@ │ │ │ │ andvc r4, sl, r2, asr r2 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcmi r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0x4630d1f1 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmlt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc890 │ │ │ │ + bl 0xfebfc7d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xf8bcf7fd │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf649350e │ │ │ │ - @ instruction: 0xf2c07690 │ │ │ │ + vmlsl.s q11, d16, d0[4] │ │ │ │ sbclt r0, r1, #53477376 @ 0x3300000 │ │ │ │ svccc 0x0002f93e │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8562b00 │ │ │ │ svclt 0x00b81031 │ │ │ │ ldrbmi r4, [r5, #-603]! @ 0xfffffda5 │ │ │ │ @@ -152817,49 +152769,49 @@ │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdalt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc8f0 │ │ │ │ + bl 0xfebfc830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xf88cf7fd │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf6490e04 │ │ │ │ - @ instruction: 0xf2c07690 │ │ │ │ + vmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf1050633 │ │ │ │ @ instruction: 0xf85e020c │ │ │ │ - blx 0x1875328 │ │ │ │ + blx 0x1875268 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ - blcs 0xa9760 │ │ │ │ + blcs 0xa96a0 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsvc pc, ip, r6, asr r8 @ │ │ │ │ ldrbmi r4, [r2, #-107]! @ 0xffffff95 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000b823 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc950 │ │ │ │ + bl 0xfebfc890 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf85cf7fd │ │ │ │ @ instruction: 0xf6494602 │ │ │ │ - @ instruction: 0xf2c07c90 │ │ │ │ + vqdmulh.s d22, d16, d0[4] │ │ │ │ stmdavs fp!, {r0, r1, r4, r5, sl, fp} │ │ │ │ sbcslt r4, r6, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf0236827 │ │ │ │ - bl 0x3add78 │ │ │ │ + bl 0x3adcb8 │ │ │ │ @ instruction: 0xf3c203c6 │ │ │ │ @ instruction: 0xf85c220f │ │ │ │ rsbsmi r6, r9, r6, lsr r0 │ │ │ │ ldmdavs lr, {r0, r4, r5, lr}^ │ │ │ │ rsbsmi r6, r9, fp, ror #16 │ │ │ │ stmdavs r1!, {r0, r5, sp, lr}^ │ │ │ │ orrcs pc, r0, #35 @ 0x23 │ │ │ │ @@ -152875,25 +152827,25 @@ │ │ │ │ adcvs r4, r2, sl, asr #32 │ │ │ │ subsmi r6, r3, r2, ror #17 │ │ │ │ subsmi r4, r3, r3, lsr r0 │ │ │ │ pop {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fc40f8 │ │ │ │ svclt 0x0000bfdf │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc9d8 │ │ │ │ + bl 0xfebfc918 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf818f7fd │ │ │ │ @ instruction: 0xf6494602 │ │ │ │ - @ instruction: 0xf2c07c90 │ │ │ │ + vqdmulh.s d22, d16, d0[4] │ │ │ │ stmdavs fp!, {r0, r1, r4, r5, sl, fp} │ │ │ │ sbcslt r4, r6, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf0236827 │ │ │ │ - bl 0x3b5c00 │ │ │ │ + bl 0x3b5b40 │ │ │ │ @ instruction: 0xf3c203c6 │ │ │ │ @ instruction: 0xf85c220f │ │ │ │ rsbsmi r6, r9, r6, lsr r0 │ │ │ │ ldmdavs lr, {r0, r4, r5, lr}^ │ │ │ │ rsbsmi r6, r9, fp, ror #16 │ │ │ │ stmdavs r1!, {r0, r5, sp, lr}^ │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ @@ -152909,15 +152861,15 @@ │ │ │ │ adcvs r4, r2, sl, asr #32 │ │ │ │ subsmi r6, r3, r2, ror #17 │ │ │ │ subsmi r4, r3, r3, lsr r0 │ │ │ │ pop {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fc40f8 │ │ │ │ svclt 0x0000bf9b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfca60 │ │ │ │ + bl 0xfebfc9a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xffd4f7fc │ │ │ │ cdpne 6, 6, cr4, cr11, cr1, {1} │ │ │ │ movwcc r3, #5136 @ 0x1410 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ @@ -152926,188 +152878,188 @@ │ │ │ │ subsmi r7, r2, #1703936 @ 0x1a0000 │ │ │ │ stccs 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r1, lsr #5 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000bf79 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfcaa4 │ │ │ │ + bl 0xfebfc9e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xffb2f7fc │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf649350e │ │ │ │ - @ instruction: 0xf2c07690 │ │ │ │ + vmlsl.s q11, d16, d0[4] │ │ │ │ sbclt r0, r1, #53477376 @ 0x3300000 │ │ │ │ svccc 0x0002f83e │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ ldrbmi r4, [r5, #-603]! @ 0xfffffda5 │ │ │ │ eorsne pc, r1, r6, asr r8 @ │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x004af7fc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfcb00 │ │ │ │ + bl 0xfebfca40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xff84f7fc │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ @ instruction: 0xf6490e04 │ │ │ │ - @ instruction: 0xf2c07690 │ │ │ │ + vmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf1050633 │ │ │ │ - blx 0x1866154 │ │ │ │ + blx 0x1866094 │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ subsmi r1, fp, #15 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - b 0xfe181a2c │ │ │ │ - b 0x166554 │ │ │ │ - b 0xfe166560 │ │ │ │ + b 0xfe18196c │ │ │ │ + b 0x166494 │ │ │ │ + b 0xfe1664a0 │ │ │ │ andvs r0, fp, r5, lsl #6 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x001cf7fc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfcb5c │ │ │ │ + bl 0xfebfca9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xff56f7fc │ │ │ │ @ instruction: 0xf6494602 │ │ │ │ - @ instruction: 0xf2c07c90 │ │ │ │ + vqdmulh.s d22, d16, d0[4] │ │ │ │ @ instruction: 0x46300c33 │ │ │ │ stmdavs fp!, {r1, r2, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ vmlal.u8 q11, d2, d23 │ │ │ │ - b 0xfe26e1c0 │ │ │ │ - bl 0x3a5d94 │ │ │ │ + b 0xfe26e100 │ │ │ │ + bl 0x3a5cd4 │ │ │ │ @ instruction: 0xf85c03c6 │ │ │ │ @ instruction: 0xf0816036 │ │ │ │ eorsmi r2, r1, r0, lsl #3 │ │ │ │ rsbsmi r6, r9, lr, asr r8 │ │ │ │ eorvs r6, r1, fp, ror #16 │ │ │ │ submi r6, fp, r1, ror #16 │ │ │ │ orrcs pc, r0, #131 @ 0x83 │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - bl 0x3bdb38 │ │ │ │ + bl 0x3bda78 │ │ │ │ @ instruction: 0xf85c03c2 │ │ │ │ ldmib r4, {r1, r4, r5, lr, pc}^ │ │ │ │ ldmdavs pc, {r1, r8, sp, lr}^ @ │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ submi r4, fp, r2, ror r0 │ │ │ │ addcs pc, r0, #130 @ 0x82 │ │ │ │ orrcs pc, r0, #131 @ 0x83 │ │ │ │ - b 0x135ab8 │ │ │ │ + b 0x1359f8 │ │ │ │ rsbsmi r0, r2, ip, lsl #4 │ │ │ │ stmib r4, {r0, r1, r3, r6, lr}^ │ │ │ │ pop {r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7fc40f8 │ │ │ │ svclt 0x0000bed7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfcbe8 │ │ │ │ + bl 0xfebfcb28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xff10f7fc │ │ │ │ @ instruction: 0xf6494602 │ │ │ │ - @ instruction: 0xf2c07c90 │ │ │ │ + vqdmulh.s d22, d16, d0[4] │ │ │ │ @ instruction: 0x46300c33 │ │ │ │ stmdavs fp!, {r1, r2, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ vmlal.u8 q11, d2, d23 │ │ │ │ - b 0xfe26e24c │ │ │ │ - bl 0x3a5e20 │ │ │ │ + b 0xfe26e18c │ │ │ │ + bl 0x3a5d60 │ │ │ │ @ instruction: 0xf85c03c6 │ │ │ │ @ instruction: 0xf1016036 │ │ │ │ eorsmi r4, r1, r0, lsl #2 │ │ │ │ rsbsmi r6, r9, lr, asr r8 │ │ │ │ eorvs r6, r1, fp, ror #16 │ │ │ │ submi r6, fp, r1, ror #16 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - bl 0x3bdbc4 │ │ │ │ + bl 0x3bdb04 │ │ │ │ @ instruction: 0xf85c03c2 │ │ │ │ ldmib r4, {r1, r4, r5, lr, pc}^ │ │ │ │ ldmdavs pc, {r1, r8, sp, lr}^ @ │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ submi r4, fp, r2, ror r0 │ │ │ │ andmi pc, r0, #-2147483648 @ 0x80000000 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ - b 0x135b44 │ │ │ │ + b 0x135a84 │ │ │ │ rsbsmi r0, r2, ip, lsl #4 │ │ │ │ stmib r4, {r0, r1, r3, r6, lr}^ │ │ │ │ pop {r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7fc40f8 │ │ │ │ svclt 0x0000be91 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ mcr2 7, 6, pc, cr8, cr12, {7} @ │ │ │ │ @ instruction: 0xf6494603 │ │ │ │ - vrshr.s64 d23, d0, #64 │ │ │ │ + vmlal.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x46380233 │ │ │ │ vrshr.u64 , , #61 │ │ │ │ ldmib r4, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ - bl 0x145ea0 │ │ │ │ + bl 0x145de0 │ │ │ │ @ instruction: 0xf8520cc7 │ │ │ │ - bl 0x14db84 │ │ │ │ + bl 0x14dac4 │ │ │ │ @ instruction: 0xf85207c3 │ │ │ │ - b 0xfe249b7c │ │ │ │ + b 0xfe249abc │ │ │ │ ldmib r4, {r3, r8, r9}^ │ │ │ │ - b 0x19e2c0 │ │ │ │ + b 0x19e200 │ │ │ │ ldmdavs pc!, {r1, r3, r8, r9}^ @ │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ streq lr, [lr], -r6, lsl #21 │ │ │ │ - b 0xfe1fdb58 │ │ │ │ + b 0xfe1fda98 │ │ │ │ subsmi r0, r5, r1, lsl #6 │ │ │ │ streq lr, [r9], -r6, lsl #20 │ │ │ │ - b 0x175bcc │ │ │ │ - b 0xfe22670c │ │ │ │ + b 0x175b0c │ │ │ │ + b 0xfe22664c │ │ │ │ subsmi r0, r5, lr, lsl #12 │ │ │ │ adcvs r4, r6, fp, asr #32 │ │ │ │ rscvs r6, r5, r3, rrx │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mcrlt 7, 2, pc, cr14, cr12, {7} @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ mcr2 7, 4, pc, cr6, cr12, {7} @ │ │ │ │ @ instruction: 0xf6494603 │ │ │ │ - vrshr.s64 d23, d0, #64 │ │ │ │ + vmlal.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x46380233 │ │ │ │ vrshr.u64 , , #61 │ │ │ │ ldmib r4, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ - bl 0x145f24 │ │ │ │ + bl 0x145e64 │ │ │ │ @ instruction: 0xf8520cc7 │ │ │ │ - bl 0x14dc08 │ │ │ │ + bl 0x14db48 │ │ │ │ @ instruction: 0xf85207c3 │ │ │ │ - b 0xac9c00 │ │ │ │ + b 0xac9b40 │ │ │ │ ldmib r4, {r1, r2, r8, r9}^ │ │ │ │ - b 0x19e344 │ │ │ │ + b 0x19e284 │ │ │ │ ldmdavs pc!, {r1, r3, r8, r9}^ @ │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ streq lr, [r6], -lr, lsr #20 │ │ │ │ - b 0x8fdbdc │ │ │ │ - b 0x926768 │ │ │ │ - b 0x226f6c │ │ │ │ + b 0x8fdb1c │ │ │ │ + b 0x9266a8 │ │ │ │ + b 0x226eac │ │ │ │ eorsmi r0, sp, r9, lsl #12 │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ streq lr, [lr], -r6, lsl #21 │ │ │ │ submi r4, fp, r5, asr r0 │ │ │ │ rsbvs r6, r3, r6, lsr #1 │ │ │ │ pop {r0, r2, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fc47f0 │ │ │ │ @@ -153116,32 +153068,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ mcr2 7, 2, pc, cr2, cr12, {7} @ │ │ │ │ @ instruction: 0xf6494603 │ │ │ │ - vrshr.s64 d23, d0, #64 │ │ │ │ + vmlal.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x46380233 │ │ │ │ vrshr.u64 , , #61 │ │ │ │ ldmib r4, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ - bl 0x145fac │ │ │ │ + bl 0x145eec │ │ │ │ @ instruction: 0xf8520cc7 │ │ │ │ - bl 0x14dc90 │ │ │ │ + bl 0x14dbd0 │ │ │ │ @ instruction: 0xf85207c3 │ │ │ │ - b 0xa49c88 │ │ │ │ + b 0xa49bc8 │ │ │ │ ldmib r4, {r3, r8, r9}^ │ │ │ │ - b 0x19e3cc │ │ │ │ + b 0x19e30c │ │ │ │ ldmdavs pc!, {r1, r3, r8, r9}^ @ │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ streq lr, [lr], -r6, lsr #20 │ │ │ │ - b 0x9fdc64 │ │ │ │ - b 0x9e67e0 │ │ │ │ - b 0x226fe8 │ │ │ │ + b 0x9fdba4 │ │ │ │ + b 0x9e6720 │ │ │ │ + b 0x226f28 │ │ │ │ eorsmi r0, sp, r9, lsl #12 │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ streq lr, [lr], -r6, lsl #21 │ │ │ │ submi r4, fp, r5, asr r0 │ │ │ │ rsbvs r6, r3, r6, lsr #1 │ │ │ │ pop {r0, r2, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fc47f0 │ │ │ │ @@ -153149,189 +153101,189 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2l 7, cr15, [lr, #1008]! @ 0x3f0 │ │ │ │ - addsvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + rscvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e45b2 │ │ │ │ + blx 0xfe0e44f2 │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ - bl 0x151864 │ │ │ │ + bl 0x1517a4 │ │ │ │ eormi r0, r5, fp, asr #19 │ │ │ │ eorslt pc, fp, r2, asr r8 @ │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ @ instruction: 0xf8d94577 │ │ │ │ - b 0x1c9c80 │ │ │ │ - b 0xfe1a6c9c │ │ │ │ + b 0x1c9bc0 │ │ │ │ + b 0xfe1a6bdc │ │ │ │ andvs r0, sp, r8, lsl #8 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r5, ip, asr #32 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4ff8 │ │ │ │ svclt 0x0000bd7f │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2 7, cr15, [r6, #1008]! @ 0x3f0 │ │ │ │ - addsvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + rscvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e4642 │ │ │ │ + blx 0xfe0e4582 │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ @ instruction: 0xf3c09f08 │ │ │ │ - b 0x9edd14 │ │ │ │ - bl 0x1270ec │ │ │ │ + b 0x9edc54 │ │ │ │ + bl 0x12702c │ │ │ │ @ instruction: 0xf85204cb │ │ │ │ - b 0xfe211dd0 │ │ │ │ + b 0xfe211d10 │ │ │ │ @ instruction: 0xf8d30509 │ │ │ │ ldrbmi sl, [r7, #-4]! │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ streq lr, [r9, #-2693] @ 0xfffff57b │ │ │ │ ldrdls pc, [r4], -r4 │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ - b 0x9bdd38 │ │ │ │ - b 0xfe1a6d30 │ │ │ │ - b 0x1a6d2c │ │ │ │ - b 0xfe1a6d34 │ │ │ │ + b 0x9bdc78 │ │ │ │ + b 0xfe1a6c70 │ │ │ │ + b 0x1a6c6c │ │ │ │ + b 0xfe1a6c74 │ │ │ │ subvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4630d1d4 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ ldclt 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ stc2l 7, cr15, [lr, #-1008]! @ 0xfffffc10 │ │ │ │ - addsvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + rscvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e46d2 │ │ │ │ + blx 0xfe0e4612 │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ - bl 0x151984 │ │ │ │ + bl 0x1518c4 │ │ │ │ @ instruction: 0x432509cb │ │ │ │ eorslt pc, fp, r2, asr r8 @ │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ @ instruction: 0xf8d94577 │ │ │ │ - b 0x11c9da0 │ │ │ │ - b 0xfe1a6dbc │ │ │ │ + b 0x11c9ce0 │ │ │ │ + b 0xfe1a6cfc │ │ │ │ andvs r0, sp, r8, lsl #8 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r5, ip, asr #32 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4ff8 │ │ │ │ svclt 0x0000bcef │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ stc2 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ - addsvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + rscvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e4762 │ │ │ │ + blx 0xfe0e46a2 │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ @ instruction: 0xf3c09f08 │ │ │ │ - b 0x19ede34 │ │ │ │ - bl 0x12720c │ │ │ │ + b 0x19edd74 │ │ │ │ + bl 0x12714c │ │ │ │ @ instruction: 0xf85204cb │ │ │ │ - b 0xfe211ef0 │ │ │ │ + b 0xfe211e30 │ │ │ │ @ instruction: 0xf8d30509 │ │ │ │ ldrbmi sl, [r7, #-4]! │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ streq lr, [r9, #-2693] @ 0xfffff57b │ │ │ │ ldrdls pc, [r4], -r4 │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ - b 0x19bde58 │ │ │ │ - b 0xfe1a6e50 │ │ │ │ - b 0x1a6e4c │ │ │ │ - b 0xfe1a6e54 │ │ │ │ + b 0x19bdd98 │ │ │ │ + b 0xfe1a6d90 │ │ │ │ + b 0x1a6d8c │ │ │ │ + b 0xfe1a6d94 │ │ │ │ subvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4630d1d4 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ stclt 7, cr15, [r6], #1008 @ 0x3f0 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2l 7, cr15, [lr], {252} @ 0xfc │ │ │ │ - addsvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + rscvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e47f2 │ │ │ │ + blx 0xfe0e4732 │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ - bl 0x151aa4 │ │ │ │ + bl 0x1519e4 │ │ │ │ rsbmi r0, r5, fp, asr #19 │ │ │ │ eorslt pc, fp, r2, asr r8 @ │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ @ instruction: 0xf8d94577 │ │ │ │ - b 0xfe1c9ec0 │ │ │ │ - b 0xfe1a6edc │ │ │ │ + b 0xfe1c9e00 │ │ │ │ + b 0xfe1a6e1c │ │ │ │ andvs r0, sp, r8, lsl #8 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r5, ip, asr #32 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4ff8 │ │ │ │ svclt 0x0000bc5f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfd0d8 │ │ │ │ + bl 0xfebfd018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fc4606 │ │ │ │ mcrne 12, 3, pc, cr11, cr7, {4} @ │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -153351,39 +153303,39 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3d02 │ │ │ │ @ instruction: 0xf1a7fc6f │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf8353f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ - b 0x177074 │ │ │ │ - b 0x926b70 │ │ │ │ - b 0x1166774 │ │ │ │ + b 0x176fb4 │ │ │ │ + b 0x926ab0 │ │ │ │ + b 0x11666b4 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000bc05 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [ip], #-1008 @ 0xfffffc10 │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrvc pc, [r0], r9, asr #12 │ │ │ │ + strbtvs pc, [r0], r9, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcmi 0x0004f85e │ │ │ │ svchi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @@ -153394,15 +153346,15 @@ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000bbd1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfd1f4 │ │ │ │ + bl 0xfebfd134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fc4606 │ │ │ │ cdpne 12, 6, cr15, cr11, cr9, {0} │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -153411,69 +153363,69 @@ │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ ldmdavc pc, {r2, r4, fp, ip, sp, lr} @ │ │ │ │ @ instruction: 0xf8011be4 │ │ │ │ adcmi r4, r9, #256 @ 0x100 │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xfeb64028 │ │ │ │ + bllt 0xfeb63f68 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3d02 │ │ │ │ @ instruction: 0xf1a7fbe1 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf8353f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #35747 @ 0x8ba3 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1e64090 │ │ │ │ + bllt 0x1e63fd0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0xfec640ae │ │ │ │ + blx 0xfec63fee │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrvc pc, [r0], r9, asr #12 │ │ │ │ + strbtvs pc, [r0], r9, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcmi 0x0004f85e │ │ │ │ svchi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - bl 0xfe9d61dc │ │ │ │ - b 0xfe1a7110 │ │ │ │ - b 0x1a7110 │ │ │ │ - b 0xfe1a7128 │ │ │ │ + bl 0xfe9d611c │ │ │ │ + b 0xfe1a7050 │ │ │ │ + b 0x1a7050 │ │ │ │ + b 0xfe1a7068 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x11640f8 │ │ │ │ + bllt 0x1164038 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfd310 │ │ │ │ + bl 0xfebfd250 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fc4606 │ │ │ │ vmovne.8 d11[7], pc │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -153494,64 +153446,64 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3d02 │ │ │ │ @ instruction: 0xf1a7fb51 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svccc 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c1 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ vqrdmlah.s d15, d8, d3 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xffa641b0 │ │ │ │ + blt 0xffa640f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0x8641ce │ │ │ │ + blx 0x86410e │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrvc pc, [r0], r9, asr #12 │ │ │ │ + strbtvs pc, [r0], r9, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - blx 0x2d62fe │ │ │ │ - b 0xfe1e3220 │ │ │ │ - b 0x1a7230 │ │ │ │ - b 0xfe1a7248 │ │ │ │ + blx 0x2d623e │ │ │ │ + b 0xfe1e3160 │ │ │ │ + b 0x1a7170 │ │ │ │ + b 0xfe1a7188 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfed64218 │ │ │ │ + blt 0xfed64158 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461e │ │ │ │ - blx 0xffb64234 │ │ │ │ - addsvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + blx 0xffb64174 │ │ │ │ + rscvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf04f1eab │ │ │ │ @ instruction: 0xf9170c00 │ │ │ │ sbclt r1, r5, #28 │ │ │ │ andshi pc, ip, r6, lsl r9 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svc 0x0002f833 │ │ │ │ @@ -153568,76 +153520,76 @@ │ │ │ │ svclt 0x0000ba7f │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [lr], -ip, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ - blx 0xfee6429c │ │ │ │ - orrsvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + blx 0xfee641dc │ │ │ │ + mvnvs pc, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f1f21 │ │ │ │ @ instruction: 0xf8370c00 │ │ │ │ - blx 0x1876370 │ │ │ │ + blx 0x18762b0 │ │ │ │ @ instruction: 0xf836fe80 │ │ │ │ @ instruction: 0xf10c802c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ @ instruction: 0xf1bce03e │ │ │ │ - blx 0x5a9eee │ │ │ │ - b 0xfe1e3300 │ │ │ │ - b 0x1a72ec │ │ │ │ - b 0xfe1a7320 │ │ │ │ + blx 0x5a9e2e │ │ │ │ + b 0xfe1e3240 │ │ │ │ + b 0x1a722c │ │ │ │ + b 0xfe1a7260 │ │ │ │ andvs r0, ip, r2, lsl #8 │ │ │ │ strtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x13642e8 │ │ │ │ + blt 0x1364228 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ - blx 0xfe164304 │ │ │ │ + blx 0xfe164244 │ │ │ │ stmdavs r9!, {r2, r7, r9, sl, lr} │ │ │ │ ldmdavs r3!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf78cfa5f │ │ │ │ - cdpvc 6, 9, cr15, cr0, cr9, {2} │ │ │ │ + cdpvs 6, 14, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ - bl 0x4403b4 │ │ │ │ + bl 0x4402f4 │ │ │ │ vmul.i q8, q14, d3[1] │ │ │ │ - blx 0xfe0f1372 │ │ │ │ + blx 0xfe0f12b2 │ │ │ │ @ instruction: 0xf85e1303 │ │ │ │ subsmi r7, r1, r7, lsr r0 │ │ │ │ @ instruction: 0xf8d84039 │ │ │ │ subsmi r7, r1, r4 │ │ │ │ eorvs r6, r1, r2, ror #16 │ │ │ │ smlabbeq r2, r3, sl, lr │ │ │ │ subsmi r4, r1, r9, lsr r0 │ │ │ │ - bl 0x43e4d8 │ │ │ │ + bl 0x43e418 │ │ │ │ ldmvs r2!, {r2, r3, r6, r7, r8} │ │ │ │ stmdavs sp, {r0, r1, r3, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf85e68a1 │ │ │ │ - blx 0xfe13e456 │ │ │ │ + blx 0xfe13e396 │ │ │ │ submi r2, sl, r3, lsl #6 │ │ │ │ submi r4, sl, r2, lsr r0 │ │ │ │ stmiavs r2!, {r1, r5, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ rscvs r4, r3, r3, asr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x264370 │ │ │ │ + blt 0x2642b0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461e │ │ │ │ - blx 0x106438c │ │ │ │ - addsvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + blx 0x10642cc │ │ │ │ + rscvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf04f1eab │ │ │ │ @ instruction: 0xf8170c00 │ │ │ │ sbclt r1, r5, #28 │ │ │ │ andshi pc, ip, r6, lsl r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svc 0x0002f833 │ │ │ │ @@ -153654,61 +153606,61 @@ │ │ │ │ svclt 0x0000b9d3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [lr], -ip, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ - blx 0x3643f4 │ │ │ │ - orrsvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + blx 0x364334 │ │ │ │ + mvnvs pc, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f1f21 │ │ │ │ @ instruction: 0xf8370c00 │ │ │ │ - blx 0x18764c8 │ │ │ │ + blx 0x1876408 │ │ │ │ @ instruction: 0xf836fe80 │ │ │ │ @ instruction: 0xf10c802c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ @ instruction: 0xf1bce03e │ │ │ │ - blx 0x2aa046 │ │ │ │ - b 0xfe1e3448 │ │ │ │ - b 0x1a7444 │ │ │ │ - b 0xfe1a7478 │ │ │ │ + blx 0x2a9f86 │ │ │ │ + b 0xfe1e3388 │ │ │ │ + b 0x1a7384 │ │ │ │ + b 0xfe1a73b8 │ │ │ │ andvs r0, ip, r2, lsl #8 │ │ │ │ strtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmiblt lr, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf9d6f7fc │ │ │ │ stmdavs r9!, {r2, r7, r9, sl, lr} │ │ │ │ ldmdavs r3!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf78cfa5f │ │ │ │ - cdpvc 6, 9, cr15, cr0, cr9, {2} │ │ │ │ + cdpvs 6, 14, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ - bl 0x44050c │ │ │ │ + bl 0x44044c │ │ │ │ vmul.i q8, q14, d3[1] │ │ │ │ - blx 0xfe8f14ca │ │ │ │ + blx 0xfe8f140a │ │ │ │ @ instruction: 0xf85e1303 │ │ │ │ subsmi r7, r1, r7, lsr r0 │ │ │ │ @ instruction: 0xf8d84039 │ │ │ │ subsmi r7, r1, r4 │ │ │ │ eorvs r6, r1, r2, ror #16 │ │ │ │ smlabbeq r2, r3, sl, lr │ │ │ │ subsmi r4, r1, r9, lsr r0 │ │ │ │ - bl 0x43e630 │ │ │ │ + bl 0x43e570 │ │ │ │ ldmvs r2!, {r2, r3, r6, r7, r8} │ │ │ │ stmdavs sp, {r0, r1, r3, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf85e68a1 │ │ │ │ - blx 0xfe93e5ae │ │ │ │ + blx 0xfe93e4ee │ │ │ │ submi r2, sl, r3, lsl #6 │ │ │ │ submi r4, sl, r2, lsr r0 │ │ │ │ stmiavs r2!, {r1, r5, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ rscvs r4, r3, r3, asr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -153718,85 +153670,85 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3601 │ │ │ │ strcc pc, [r1, #-2449] @ 0xfffff66f │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf6492200 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf9160733 │ │ │ │ - blx 0x1872554 │ │ │ │ + blx 0x1872494 │ │ │ │ @ instruction: 0xf915fc80 │ │ │ │ andcc r8, r1, #18 │ │ │ │ svcne 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ - blx 0x570d46 │ │ │ │ - b 0x923148 │ │ │ │ - b 0x16695c │ │ │ │ - b 0x1167160 │ │ │ │ + blx 0x570c86 │ │ │ │ + b 0x923088 │ │ │ │ + b 0x16689c │ │ │ │ + b 0x11670a0 │ │ │ │ @ instruction: 0xf8ae0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000b925 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ @ instruction: 0xf95cf7fc │ │ │ │ svcne 0x00391cb2 │ │ │ │ - ldrvc pc, [r0], r9, asr #12 │ │ │ │ + strbtvs pc, [r0], r9, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf04f1ca3 │ │ │ │ @ instruction: 0xf8320c00 │ │ │ │ - blx 0x1876628 │ │ │ │ + blx 0x1876568 │ │ │ │ @ instruction: 0xf833fe80 │ │ │ │ @ instruction: 0xf10c802c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ @ instruction: 0xf1bce03e │ │ │ │ - blx 0x5aa1a6 │ │ │ │ - b 0xfe1e35b8 │ │ │ │ - b 0x1a75b8 │ │ │ │ - b 0xfe1a75d8 │ │ │ │ + blx 0x5aa0e6 │ │ │ │ + b 0xfe1e34f8 │ │ │ │ + b 0x1a74f8 │ │ │ │ + b 0xfe1a7518 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmialt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf926f7fc │ │ │ │ ldmdavs r1!, {r2, r7, r9, sl, lr}^ │ │ │ │ stmdavs fp!, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf78cfa5f │ │ │ │ - cdpvc 6, 9, cr15, cr0, cr9, {2} │ │ │ │ + cdpvs 6, 14, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ - bl 0x44066c │ │ │ │ + bl 0x4405ac │ │ │ │ vmul.i q8, q14, d3[1] │ │ │ │ - blx 0xfe0f162a │ │ │ │ + blx 0xfe0f156a │ │ │ │ @ instruction: 0xf85e1303 │ │ │ │ subsmi r7, r1, r7, lsr r0 │ │ │ │ @ instruction: 0xf8d84039 │ │ │ │ subsmi r7, r1, r4 │ │ │ │ eorvs r6, r1, r2, ror #16 │ │ │ │ smlabbeq r2, r3, sl, lr │ │ │ │ subsmi r4, r1, r9, lsr r0 │ │ │ │ - bl 0x43e790 │ │ │ │ + bl 0x43e6d0 │ │ │ │ ldmvs r2!, {r2, r3, r6, r7, r8}^ │ │ │ │ stmdavs sp, {r0, r1, r3, r5, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf85e68a1 │ │ │ │ - blx 0xfe13e70e │ │ │ │ + blx 0xfe13e64e │ │ │ │ submi r2, sl, r3, lsl #6 │ │ │ │ submi r4, sl, r2, lsr r0 │ │ │ │ stmiavs r2!, {r1, r5, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ rscvs r4, r3, r3, asr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmialt sl!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -153806,99 +153758,99 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3601 │ │ │ │ strcc pc, [r1, #-2273] @ 0xfffff71f │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf6492200 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf8160733 │ │ │ │ - blx 0x18726b4 │ │ │ │ + blx 0x18725f4 │ │ │ │ @ instruction: 0xf815fc80 │ │ │ │ andcc r8, r1, #18 │ │ │ │ svcne 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ - blx 0x570ea6 │ │ │ │ - b 0x9232a8 │ │ │ │ - b 0x166abc │ │ │ │ - b 0x11672c0 │ │ │ │ + blx 0x570de6 │ │ │ │ + b 0x9231e8 │ │ │ │ + b 0x1669fc │ │ │ │ + b 0x1167200 │ │ │ │ @ instruction: 0xf8ae0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000b875 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ @ instruction: 0xf8acf7fc │ │ │ │ svcne 0x00391cb2 │ │ │ │ - ldrvc pc, [r0], r9, asr #12 │ │ │ │ + strbtvs pc, [r0], r9, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf04f1ca3 │ │ │ │ @ instruction: 0xf8320c00 │ │ │ │ - blx 0x1876788 │ │ │ │ + blx 0x18766c8 │ │ │ │ @ instruction: 0xf833fe80 │ │ │ │ @ instruction: 0xf10c802c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ @ instruction: 0xf1bce03e │ │ │ │ - blx 0x2aa306 │ │ │ │ - b 0xfe1e3708 │ │ │ │ - b 0x1a7718 │ │ │ │ - b 0xfe1a7738 │ │ │ │ + blx 0x2aa246 │ │ │ │ + b 0xfe1e3648 │ │ │ │ + b 0x1a7658 │ │ │ │ + b 0xfe1a7678 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdalt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf876f7fc │ │ │ │ ldmdavs r1!, {r2, r7, r9, sl, lr}^ │ │ │ │ stmdavs fp!, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf78cfa5f │ │ │ │ - cdpvc 6, 9, cr15, cr0, cr9, {2} │ │ │ │ + cdpvs 6, 14, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ - bl 0x4407cc │ │ │ │ + bl 0x44070c │ │ │ │ vmul.i q8, q14, d3[1] │ │ │ │ - blx 0xfe8f178a │ │ │ │ + blx 0xfe8f16ca │ │ │ │ @ instruction: 0xf85e1303 │ │ │ │ subsmi r7, r1, r7, lsr r0 │ │ │ │ @ instruction: 0xf8d84039 │ │ │ │ subsmi r7, r1, r4 │ │ │ │ eorvs r6, r1, r2, ror #16 │ │ │ │ smlabbeq r2, r3, sl, lr │ │ │ │ subsmi r4, r1, r9, lsr r0 │ │ │ │ - bl 0x43e8f0 │ │ │ │ + bl 0x43e830 │ │ │ │ ldmvs r2!, {r2, r3, r6, r7, r8}^ │ │ │ │ stmdavs sp, {r0, r1, r3, r5, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf85e68a1 │ │ │ │ - blx 0xfe93e86e │ │ │ │ + blx 0xfe93e7ae │ │ │ │ submi r2, sl, r3, lsl #6 │ │ │ │ submi r4, sl, r2, lsr r0 │ │ │ │ stmiavs r2!, {r1, r5, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ rscvs r4, r3, r3, asr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00faf7fb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ pkhbtmi r4, r2, sp, lsl #12 │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf82ef7fc │ │ │ │ strmi r3, [r6], -r8, lsl #26 │ │ │ │ @ instruction: 0xf1a93c08 │ │ │ │ ldmib r5!, {r3, r8, r9, sl}^ │ │ │ │ ldrtmi r2, [fp], r2, lsl #6 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ @@ -153909,27 +153861,27 @@ │ │ │ │ sbceq lr, r3, #8, 22 @ 0x2000 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ ldmdavs r2, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ - b 0xfe880 │ │ │ │ - b 0xfe0e6c0c │ │ │ │ + b 0xfe7c0 │ │ │ │ + b 0xfe0e6b4c │ │ │ │ rsbvs r0, r1, r3, lsl #2 │ │ │ │ @ instruction: 0x4650d1dd │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x00bcf7fb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ pkhbtmi r4, r2, sp, lsl #12 │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xfff0f7fb │ │ │ │ strmi r3, [r6], -r8, lsl #26 │ │ │ │ @ instruction: 0xf1a93c08 │ │ │ │ ldmib r5!, {r3, r8, r9, sl}^ │ │ │ │ ldrtmi r2, [fp], r2, lsl #6 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ @@ -153940,27 +153892,27 @@ │ │ │ │ sbceq lr, r3, #8, 22 @ 0x2000 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ ldmdavs r2, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ - b 0xfe8fc │ │ │ │ - b 0xfe0e6c88 │ │ │ │ + b 0xfe83c │ │ │ │ + b 0xfe0e6bc8 │ │ │ │ rsbvs r0, r1, r3, lsl #2 │ │ │ │ @ instruction: 0x4650d1dd │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x007ef7fb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ pkhbtmi r4, r2, sp, lsl #12 │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffb2f7fb │ │ │ │ strmi r3, [r6], -r8, lsl #26 │ │ │ │ @ instruction: 0xf1a93c08 │ │ │ │ ldmib r5!, {r3, r8, r9, sl}^ │ │ │ │ ldrtmi r2, [fp], r2, lsl #6 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ @@ -153971,27 +153923,27 @@ │ │ │ │ sbceq lr, r3, #8, 22 @ 0x2000 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ ldmdavs r2, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ - b 0xfe978 │ │ │ │ - b 0xfe0e6d04 │ │ │ │ + b 0xfe8b8 │ │ │ │ + b 0xfe0e6c44 │ │ │ │ rsbvs r0, r1, r3, lsl #2 │ │ │ │ @ instruction: 0x4650d1dd │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x0040f7fb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ pkhbtmi r4, r2, sp, lsl #12 │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff74f7fb │ │ │ │ strmi r3, [r6], -r8, lsl #26 │ │ │ │ @ instruction: 0xf1a93c08 │ │ │ │ ldmib r5!, {r3, r8, r9, sl}^ │ │ │ │ ldrtmi r2, [fp], r2, lsl #6 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ @@ -154002,22 +153954,22 @@ │ │ │ │ sbceq lr, r3, #8, 22 @ 0x2000 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ ldmdavs r2, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ - b 0xfe9f4 │ │ │ │ - b 0xfe0e6d80 │ │ │ │ + b 0xfe934 │ │ │ │ + b 0xfe0e6cc0 │ │ │ │ rsbvs r0, r1, r3, lsl #2 │ │ │ │ @ instruction: 0x4650d1dd │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x0002f7fb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfdb90 │ │ │ │ + bl 0xfebfdad0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ qasxmi pc, r1, fp @ │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -154038,15 +153990,15 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf1a7ff11 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svcne 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c3 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ @@ -154062,34 +154014,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ mrc2 7, 6, pc, cr14, cr11, {7} │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrvc pc, [r0], r9, asr #12 │ │ │ │ + strbtvs pc, [r0], r9, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - blx 0xfe2d6b7e │ │ │ │ - b 0xfe1c7aa0 │ │ │ │ - b 0x1a7ab0 │ │ │ │ - b 0xfe1a7ac8 │ │ │ │ + blx 0xfe2d6abe │ │ │ │ + b 0xfe1c79e0 │ │ │ │ + b 0x1a79f0 │ │ │ │ + b 0xfe1a7a08 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mrclt 7, 3, APSR_nzcv, cr2, cr11, {7} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfdcb0 │ │ │ │ + bl 0xfebfdbf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ strtmi pc, [r1], -fp, lsr #29 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -154109,15 +154061,15 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf1a7fe83 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svcne 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c3 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ @@ -154133,34 +154085,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ mrc2 7, 2, pc, cr0, cr11, {7} │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrvc pc, [r0], r9, asr #12 │ │ │ │ + strbtvs pc, [r0], r9, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svchi 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcmi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - blx 0xfead6c9a │ │ │ │ - b 0xfe1c7bbc │ │ │ │ - b 0x1a7bcc │ │ │ │ - b 0xfe1a7be4 │ │ │ │ + blx 0xfead6bda │ │ │ │ + b 0xfe1c7afc │ │ │ │ + b 0x1a7b0c │ │ │ │ + b 0xfe1a7b24 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [r4, #1004]! @ 0x3ec │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfddcc │ │ │ │ + bl 0xfebfdd0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0x4621fe1d │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -154183,15 +154135,15 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf44ffdf1 │ │ │ │ @ instruction: 0xf1a74800 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svcne 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c3 │ │ │ │ @ instruction: 0xf3c09f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ @@ -154207,36 +154159,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [ip, #1004]! @ 0x3ec │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ strmi pc, [r0], -pc, asr #32 │ │ │ │ svcls 0x0004f85e │ │ │ │ @ instruction: 0xf85346b2 │ │ │ │ strcs ip, [r0], #-3844 @ 0xfffff0fc │ │ │ │ svchi 0x0004f851 │ │ │ │ - blx 0xff2f8296 │ │ │ │ - blx 0x188fd00 │ │ │ │ + blx 0xff2f81d6 │ │ │ │ + blx 0x188fc40 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ - b 0xfe2aad14 │ │ │ │ + b 0xfe2aac54 │ │ │ │ @ instruction: 0xf8570404 │ │ │ │ - b 0x1d6dd0 │ │ │ │ - b 0xfe1a7d14 │ │ │ │ + b 0x1d6d10 │ │ │ │ + b 0xfe1a7c54 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r6, ror #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stcllt 7, cr15, [ip, #-1004] @ 0xfffffc14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfdefc │ │ │ │ + bl 0xfebfde3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ strtmi pc, [r1], -r5, lsl #27 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -154257,15 +154209,15 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf1a7fd5b │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svccs 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c3 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r1, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ @@ -154282,36 +154234,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ stc2 7, cr15, [r6, #-1004]! @ 0xfffffc14 │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ strmi pc, [r0], -pc, asr #32 │ │ │ │ svcls 0x0004f85e │ │ │ │ @ instruction: 0xf85346b2 │ │ │ │ strcs ip, [r0], #-3844 @ 0xfffff0fc │ │ │ │ svchi 0x0004f851 │ │ │ │ - blx 0xffaf83c2 │ │ │ │ - blx 0x188fe2c │ │ │ │ + blx 0xffaf8302 │ │ │ │ + blx 0x188fd6c │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ - b 0xfe2aae40 │ │ │ │ + b 0xfe2aad80 │ │ │ │ @ instruction: 0xf8570404 │ │ │ │ - b 0x1d6efc │ │ │ │ - b 0xfe1a7e40 │ │ │ │ + b 0x1d6e3c │ │ │ │ + b 0xfe1a7d80 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r6, ror #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldclt 7, cr15, [r6], #1004 @ 0x3ec │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe028 │ │ │ │ + bl 0xfebfdf68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fb4606 │ │ │ │ cdpne 12, 6, cr15, cr11, cr15, {7} │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -154331,60 +154283,60 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ stc2l 7, cr15, [r6], {251} @ 0xfb │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ @ instruction: 0xf93cb2c3 │ │ │ │ @ instruction: 0xf93e9f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf8572f02 │ │ │ │ strbmi r5, [r1, #51] @ 0x33 │ │ │ │ - b 0x216d6c │ │ │ │ - b 0x1e7ae4 │ │ │ │ - b 0x927ae4 │ │ │ │ + b 0x216cac │ │ │ │ + b 0x1e7a24 │ │ │ │ + b 0x927a24 │ │ │ │ tstmi r3, #1342177280 @ 0x50000000 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrrclt 7, 15, pc, sl, cr11 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [r2], {251} @ 0xfb │ │ │ │ - cdpvc 6, 9, cr15, cr0, cr9, {2} │ │ │ │ + cdpvs 6, 14, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00311f3b │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ @ instruction: 0xf85c6f04 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ @ instruction: 0xf85e8f04 │ │ │ │ strbmi r7, [r1, #52] @ 0x34 │ │ │ │ - b 0xfe256dd4 │ │ │ │ - b 0xfe227f4c │ │ │ │ + b 0xfe256d14 │ │ │ │ + b 0xfe227e8c │ │ │ │ strbmi r0, [r2, #-1032]! @ 0xfffffbf8 │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r6], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb43f8 │ │ │ │ svclt 0x0000bc25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe14c │ │ │ │ + bl 0xfebfe08c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fb4606 │ │ │ │ mcrne 12, 3, pc, cr11, cr13, {2} @ │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -154393,70 +154345,70 @@ │ │ │ │ ldmdavc pc, {r2, r4, fp, ip, sp, lr} @ │ │ │ │ svclt 0x003842bc │ │ │ │ andvc r4, ip, ip, lsr r6 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcmi r0, r9, #79 @ 0x4f │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x64f7c │ │ │ │ + bllt 0x64ebc │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ ldc2 7, cr15, [r6], #-1004 @ 0xfffffc14 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ @ instruction: 0xf83cb2c3 │ │ │ │ @ instruction: 0xf83e9f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf8572f02 │ │ │ │ strbmi r5, [r1, #51] @ 0x33 │ │ │ │ - b 0x216c8c │ │ │ │ - b 0x1e7c04 │ │ │ │ - b 0x927c04 │ │ │ │ + b 0x216bcc │ │ │ │ + b 0x1e7b44 │ │ │ │ + b 0x927b44 │ │ │ │ tstmi r3, #1342177280 @ 0x50000000 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff364fe4 │ │ │ │ + bllt 0xff364f24 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ stc2 7, cr15, [r2], {251} @ 0xfb │ │ │ │ - cdpvc 6, 9, cr15, cr0, cr9, {2} │ │ │ │ + cdpvs 6, 14, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00311f3b │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ @ instruction: 0xf85c6f04 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ @ instruction: 0xf85e8f04 │ │ │ │ strbmi r7, [r1, #52] @ 0x34 │ │ │ │ - b 0xfe256cf4 │ │ │ │ - b 0xfe22806c │ │ │ │ + b 0xfe256c34 │ │ │ │ + b 0xfe227fac │ │ │ │ strbmi r0, [r2, #-1032]! @ 0xfffffbf8 │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r6], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb43f8 │ │ │ │ svclt 0x0000bb95 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe26c │ │ │ │ + bl 0xfebfe1ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [pc], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7fb4606 │ │ │ │ vnmulne.f64 d31, d27, d13 │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -154466,70 +154418,70 @@ │ │ │ │ mulvc r0, r3, r9 │ │ │ │ svclt 0x00a842bc │ │ │ │ andvc r4, ip, ip, lsr r6 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcmi r0, r9, #79 @ 0x4f │ │ │ │ ldrtmi sp, [r0], -lr, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x1be50a0 │ │ │ │ + bllt 0x1be4fe0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - blx 0xfe9e50be │ │ │ │ + blx 0xfe9e4ffe │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ @ instruction: 0xf93cb2c3 │ │ │ │ @ instruction: 0xf93e9f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf8572f02 │ │ │ │ strbmi r5, [r1, #51] @ 0x33 │ │ │ │ - b 0x217050 │ │ │ │ - b 0x1e7d28 │ │ │ │ - b 0x927d28 │ │ │ │ + b 0x216f90 │ │ │ │ + b 0x1e7c68 │ │ │ │ + b 0x927c68 │ │ │ │ tstmi r3, #1342177280 @ 0x50000000 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xee5108 │ │ │ │ + bllt 0xee5048 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0x46054617 │ │ │ │ - blx 0x1ce5126 │ │ │ │ - cdpvc 6, 9, cr15, cr0, cr9, {2} │ │ │ │ + blx 0x1ce5066 │ │ │ │ + cdpvs 6, 14, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00311f3a │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ movweq pc, #49412 @ 0xc104 @ │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ @ instruction: 0xf85c6f04 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ @ instruction: 0xf852100f │ │ │ │ @ instruction: 0xf85e8f04 │ │ │ │ strbmi r7, [r1, #52] @ 0x34 │ │ │ │ - b 0xfe2570b8 │ │ │ │ - b 0xfe228190 │ │ │ │ + b 0xfe256ff8 │ │ │ │ + b 0xfe2280d0 │ │ │ │ strbmi r0, [r3, #-1032]! @ 0xfffffbf8 │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r6], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb43f8 │ │ │ │ svclt 0x0000bb03 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe390 │ │ │ │ + bl 0xfebfe2d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [pc], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7fb4606 │ │ │ │ vmovne.8 d11[5], pc │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -154538,109 +154490,109 @@ │ │ │ │ ldmdavc pc, {r2, r4, fp, ip, sp, lr} @ │ │ │ │ svclt 0x002842bc │ │ │ │ andvc r4, ip, ip, lsr r6 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcmi r0, r9, #79 @ 0x4f │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xff7e51c0 │ │ │ │ + blt 0xff7e5100 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - blx 0x5e51de │ │ │ │ + blx 0x5e511e │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ @ instruction: 0xf83cb2c3 │ │ │ │ @ instruction: 0xf83e9f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf8572f02 │ │ │ │ strbmi r5, [r1, #51] @ 0x33 │ │ │ │ - b 0x217070 │ │ │ │ - b 0x1e7e48 │ │ │ │ - b 0x927e48 │ │ │ │ + b 0x216fb0 │ │ │ │ + b 0x1e7d88 │ │ │ │ + b 0x927d88 │ │ │ │ tstmi r3, #1342177280 @ 0x50000000 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xfeae5228 │ │ │ │ + blt 0xfeae5168 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0x46054617 │ │ │ │ - blx 0xff8e5244 │ │ │ │ - cdpvc 6, 9, cr15, cr0, cr9, {2} │ │ │ │ + blx 0xff8e5184 │ │ │ │ + cdpvs 6, 14, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00311f3a │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ movweq pc, #49412 @ 0xc104 @ │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ @ instruction: 0xf85c6f04 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ @ instruction: 0xf852100f │ │ │ │ @ instruction: 0xf85e8f04 │ │ │ │ strbmi r7, [r1, #52] @ 0x34 │ │ │ │ - b 0xfe2570d8 │ │ │ │ - b 0xfe2282b0 │ │ │ │ + b 0xfe257018 │ │ │ │ + b 0xfe2281f0 │ │ │ │ strbmi r0, [r3, #-1032]! @ 0xfffffbf8 │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r6], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb43f8 │ │ │ │ svclt 0x0000ba73 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe4b0 │ │ │ │ + bl 0xfebfe3f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0xf107faab │ │ │ │ @ instruction: 0x46213eff │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa72e4 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa7224 │ │ │ │ ldreq pc, [r0, -r4, lsl #2] │ │ │ │ svccc 0x0001f91c │ │ │ │ @ instruction: 0xf91e3101 │ │ │ │ - bne 0xfe7b2ee0 │ │ │ │ + bne 0xfe7b2e20 │ │ │ │ addsmi r1, sl, #876544 @ 0xd6000 │ │ │ │ rsbslt fp, r4, #172, 30 @ 0x2b0 │ │ │ │ strbeq fp, [r3, r4, ror #4] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ adcsmi r4, r9, #256 @ 0x100 │ │ │ │ strtmi sp, [r8], -ip, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0x12652ec │ │ │ │ + blt 0x126522c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0x2065308 │ │ │ │ + blx 0x2065248 │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - @ instruction: 0xf2c07690 │ │ │ │ + vmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccc 0x0002f93c │ │ │ │ svccs 0x0002f93e │ │ │ │ addsmi r1, sl, #880640 @ 0xd7000 │ │ │ │ stmdaeq r2, {r0, r1, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ svclt 0x00cc3f02 │ │ │ │ - blx 0x493c48 │ │ │ │ + blx 0x493b88 │ │ │ │ vabdl.u8 , d16, d8 │ │ │ │ @ instruction: 0xf856008f │ │ │ │ strbmi r2, [r5, #-50]! @ 0xffffffce │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, fp │ │ │ │ @@ -154649,49 +154601,49 @@ │ │ │ │ svclt 0x0000ba0d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0x11e537c │ │ │ │ + blx 0x11e52bc │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ @ instruction: 0xf853ef04 │ │ │ │ @ instruction: 0xf8514f04 │ │ │ │ ldrbmi r8, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ @ instruction: 0x0c0eeba4 │ │ │ │ - bl 0xfec57318 │ │ │ │ - blx 0x186a3cc │ │ │ │ - b 0xfe3e6dc0 │ │ │ │ + bl 0xfec57258 │ │ │ │ + blx 0x186a30c │ │ │ │ + b 0xfe3e6d00 │ │ │ │ vraddhn.i16 d16, q0, q4 │ │ │ │ adcsmi r1, r2, #15 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000b9d5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe5ec │ │ │ │ + bl 0xfebfe52c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0xf107fa0d │ │ │ │ @ instruction: 0x46213eff │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa7420 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa7360 │ │ │ │ ldreq pc, [r0, -r4, lsl #2] │ │ │ │ svccc 0x0001f81c │ │ │ │ @ instruction: 0xf81e3101 │ │ │ │ - bne 0xfe7b301c │ │ │ │ + bne 0xfe7b2f5c │ │ │ │ addsmi r1, sl, #876544 @ 0xd6000 │ │ │ │ rscslt fp, r4, #44, 30 @ 0xb0 │ │ │ │ strbeq fp, [r3, r4, ror #5] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ adcsmi r4, r9, #256 @ 0x100 │ │ │ │ strtmi sp, [r8], -ip, ror #3 │ │ │ │ @@ -154703,23 +154655,23 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf1a7f9df │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svccc 0x0002f83e │ │ │ │ svcne 0x0002f835 │ │ │ │ addsmi r1, r9, #827392 @ 0xca000 │ │ │ │ stmdaeq r1, {r0, r1, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf83cb2c1 │ │ │ │ svclt 0x008c3f02 │ │ │ │ - blx 0x893ed0 │ │ │ │ + blx 0x893e10 │ │ │ │ vsubl.u8 , d16, d8 │ │ │ │ @ instruction: 0xf857008f │ │ │ │ ldrbmi r1, [r6, #-49]! @ 0xffffffcf │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @@ -154730,115 +154682,115 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf9a6f7fb │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ @ instruction: 0xf853ef04 │ │ │ │ @ instruction: 0xf8514f04 │ │ │ │ ldrbmi r8, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ @ instruction: 0x0c0eeba4 │ │ │ │ - bl 0xfec57354 │ │ │ │ - blx 0x186a508 │ │ │ │ - b 0xfe3e6efc │ │ │ │ + bl 0xfec57294 │ │ │ │ + blx 0x186a448 │ │ │ │ + b 0xfe3e6e3c │ │ │ │ vraddhn.i16 d16, q0, q4 │ │ │ │ adcsmi r1, r2, #15 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000b937 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe728 │ │ │ │ + bl 0xfebfe668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ strtmi pc, [r1], -pc, ror #18 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ andcc r3, r1, #16777216 @ 0x1000000 │ │ │ │ strle r0, [r6, #-1987] @ 0xfffff83d │ │ │ │ mulcc r0, r4, r9 │ │ │ │ mulvs r0, r2, r9 │ │ │ │ ldmdaeq fp, {r0, r1, r3, r4, r7, r8, fp, ip}^ │ │ │ │ tstcc r1, fp │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ - strhle r4, [pc, #41] @ 0xa758d │ │ │ │ + strhle r4, [pc, #41] @ 0xa74cd │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb40f8 │ │ │ │ svclt 0x0000b90f │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf946f7fb │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - @ instruction: 0xf2c07690 │ │ │ │ + vmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccs 0x0002f93e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svcvc 0x0002f93c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svchi 0x0002f831 │ │ │ │ - b 0x146d8a4 │ │ │ │ - bl 0x1144144 │ │ │ │ + b 0x146d7e4 │ │ │ │ + bl 0x1144084 │ │ │ │ @ instruction: 0xf85672e7 │ │ │ │ ldmdaeq fp, {r0, r3, r4, r5, ip, sp, lr}^ │ │ │ │ - b 0x1178b5c │ │ │ │ - b 0xac44d4 │ │ │ │ - b 0x167dec │ │ │ │ - b 0x11681f0 │ │ │ │ + b 0x1178a9c │ │ │ │ + b 0xac4414 │ │ │ │ + b 0x167d2c │ │ │ │ + b 0x1168130 │ │ │ │ andhi r0, fp, r2, lsl #6 │ │ │ │ strtmi sp, [r0], -r2, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt r4, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf90cf7fb │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrvc pc, [r0], r9, asr #12 │ │ │ │ + strbtvs pc, [r0], r9, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f853 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcls 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ eorshi pc, ip, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c04eb19 │ │ │ │ strbtvc lr, [r4], #2639 @ 0xa4f │ │ │ │ strbtvc lr, [r9], #2884 @ 0xb44 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x13b8c08 │ │ │ │ - b 0xfe286954 │ │ │ │ - b 0x1a8678 │ │ │ │ - b 0xfe1a866c │ │ │ │ + b 0x13b8b48 │ │ │ │ + b 0xfe286894 │ │ │ │ + b 0x1a85b8 │ │ │ │ + b 0xfe1a85ac │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r0, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe864 │ │ │ │ + bl 0xfebfe7a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0x4621f8d1 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ @@ -154858,24 +154810,24 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf8aaf7fb │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf1a61ea9 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf83c2500 │ │ │ │ - blx 0x18772e8 │ │ │ │ + blx 0x1877228 │ │ │ │ @ instruction: 0xf83ef880 │ │ │ │ @ instruction: 0xf3c09f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0x5732f8 │ │ │ │ + bl 0x573238 │ │ │ │ @ instruction: 0xf8570309 │ │ │ │ - bl 0x12077d8 │ │ │ │ + bl 0x1207718 │ │ │ │ strbmi r0, [r6, #-2309]! @ 0xfffff6fb │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ andeq lr, r8, #139264 @ 0x22000 │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ movweq lr, #35331 @ 0x8a03 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, fp │ │ │ │ @@ -154886,66 +154838,66 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf86ef7fb │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85e2600 │ │ │ │ - blx 0x187b368 │ │ │ │ + blx 0x187b2a8 │ │ │ │ @ instruction: 0xf853f980 │ │ │ │ @ instruction: 0xf3c0cf04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ - bl 0x5cb378 │ │ │ │ + bl 0x5cb2b8 │ │ │ │ @ instruction: 0xf8570c0c │ │ │ │ - bl 0x124b854 │ │ │ │ + bl 0x124b794 │ │ │ │ ldrbmi r0, [r2, #-1030]! @ 0xfffffbfa │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r4, {s29-s104} │ │ │ │ streq lr, [ip], #-2696 @ 0xfffff578 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bffb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe9a0 │ │ │ │ + bl 0xfebfe8e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0x4621f833 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ andcc r3, r1, #16777216 @ 0x1000000 │ │ │ │ strle r0, [r6, #-1987] @ 0xfffff83d │ │ │ │ mulcc r0, r4, r9 │ │ │ │ mulvs r0, r2, r9 │ │ │ │ ldmdaeq fp, {r0, r1, r3, r4, r7, r8, r9, fp, ip}^ │ │ │ │ tstcc r1, fp │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ - strhle r4, [pc, #41] @ 0xa7805 │ │ │ │ + strhle r4, [pc, #41] @ 0xa7745 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bfd3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf80af7fb │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - @ instruction: 0xf2c07690 │ │ │ │ + vmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccs 0x0002f93c │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcls 0x0002f93e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0002f831 │ │ │ │ @@ -154966,38 +154918,38 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xffcef7fa │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrvc pc, [r0], r9, asr #12 │ │ │ │ + strbtvs pc, [r0], r9, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ svcls 0x0004f853 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0x0c09ebb4 │ │ │ │ stmiavc r4!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x1ad43b8 │ │ │ │ - b 0x1485c50 │ │ │ │ + bl 0x1ad42f8 │ │ │ │ + b 0x1485b90 │ │ │ │ vmov.i32 q8, #36095 @ 0x00008cff │ │ │ │ - b 0x13ab8f0 │ │ │ │ + b 0x13ab830 │ │ │ │ ldrbmi r7, [r2, #-3272]! @ 0xfffff338 │ │ │ │ eorshi pc, r4, r6, asr r8 @ │ │ │ │ streq lr, [ip], #-2695 @ 0xfffff579 │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bf5b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfeae0 │ │ │ │ + bl 0xfebfea20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fa4605 │ │ │ │ qadd8mi pc, r1, r3 @ │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ @@ -155016,24 +154968,24 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xff6cf7fa │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - @ instruction: 0xf2c07690 │ │ │ │ + vmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccc 0x0002f83c │ │ │ │ @ instruction: 0xf83eb2c7 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0xfed73570 │ │ │ │ + bl 0xfed734b0 │ │ │ │ @ instruction: 0xf8560308 │ │ │ │ - bl 0x1ac3a4c │ │ │ │ + bl 0x1ac398c │ │ │ │ strbmi r0, [r5, #-2056]! @ 0xfffff7f8 │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ bicvc lr, r8, #274432 @ 0x43000 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, fp │ │ │ │ @@ -155044,44 +154996,44 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xff32f7fa │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrvc pc, [r0], r9, asr #12 │ │ │ │ + strbtvs pc, [r0], r9, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcgt 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0x0c0cebb4 │ │ │ │ eorshi pc, r8, r6, asr r8 @ │ │ │ │ stmdbeq r9, {r0, r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - b 0x1478fb4 │ │ │ │ - b 0x13aab60 │ │ │ │ - b 0xfe286d18 │ │ │ │ - b 0x1a8a28 │ │ │ │ - b 0xfe1a8a1c │ │ │ │ + b 0x1478ef4 │ │ │ │ + b 0x13aaaa0 │ │ │ │ + b 0xfe286c58 │ │ │ │ + b 0x1a8968 │ │ │ │ + b 0xfe1a895c │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r2, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrlt 7, 6, pc, cr0, cr10, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfec14 │ │ │ │ + bl 0xfebfeb54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @ instruction: 0xf106fef9 │ │ │ │ @ instruction: 0x46393eff │ │ │ │ - ldclcc 1, cr15, [pc], #20 @ 0xa7a44 │ │ │ │ + ldclcc 1, cr15, [pc], #20 @ 0xa7984 │ │ │ │ ldreq pc, [r0], -r7, lsl #2 │ │ │ │ svccc 0x0001f91e │ │ │ │ svccs 0x0001f91c │ │ │ │ svclt 0x00bc1dd5 │ │ │ │ sbcslt r1, sp, #57409536 @ 0x36c0000 │ │ │ │ subsmi sp, r5, #11264 @ 0x2c00 │ │ │ │ svclt 0x00bc2a00 │ │ │ │ @@ -155094,38 +155046,38 @@ │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 , d0, d1 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ strtmi sp, [r0], -r0, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ mcrlt 7, 4, pc, cr8, cr10, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfec84 │ │ │ │ + bl 0xfebfebc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r2, #-16] │ │ │ │ mcr2 7, 6, pc, cr0, cr10, {7} @ │ │ │ │ stceq 1, cr15, [r2], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ands r3, r2, lr, lsl #12 │ │ │ │ addslt r1, sl, #57409536 @ 0x36c0000 │ │ │ │ @ instruction: 0xf83cb2c1 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ ldrbmi r0, [r6, #-143]! @ 0xffffff71 │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf915d013 │ │ │ │ @ instruction: 0xf93e1f02 │ │ │ │ @ instruction: 0xf1113f02 │ │ │ │ - blle 0xff9eb71c │ │ │ │ + blle 0xff9eb65c │ │ │ │ stmdbcs r0, {r1, r3, r6, r9, lr} │ │ │ │ addmi sp, fp, r6, lsl #22 │ │ │ │ @ instruction: 0xf04f290f │ │ │ │ svclt 0x00d80200 │ │ │ │ bfi fp, sl, #5, #25 │ │ │ │ addslt r4, sl, #-1073741820 @ 0xc0000004 │ │ │ │ @ instruction: 0x4620e7da │ │ │ │ @@ -155135,53 +155087,53 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ mrc2 7, 3, pc, cr12, cr10, {7} │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf913020c │ │ │ │ @ instruction: 0xf8564f04 │ │ │ │ @ instruction: 0xf114ef04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ vstmiavc lr!, {s29-s107} │ │ │ │ @ instruction: 0xf1c4db0c │ │ │ │ stccs 12, cr0, [r0], {-0} │ │ │ │ - blx 0x1457a30 │ │ │ │ - blle 0x226b84 │ │ │ │ + blx 0x1457970 │ │ │ │ + blle 0x226ac4 │ │ │ │ @ instruction: 0xf04f2c1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r4], {14} @ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3b8638 │ │ │ │ + b 0xfe3b8578 │ │ │ │ @ instruction: 0xf8570408 │ │ │ │ - b 0x1d7c70 │ │ │ │ - b 0xfe1a8bac │ │ │ │ + b 0x1d7bb0 │ │ │ │ + b 0xfe1a8aec │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4628d1d7 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mcrlt 7, 0, pc, cr0, cr10, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfed94 │ │ │ │ + bl 0xfebfecd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4614 │ │ │ │ @ instruction: 0xf7fa4605 │ │ │ │ @ instruction: 0x4639fe39 │ │ │ │ @ instruction: 0xf1061e62 │ │ │ │ @ instruction: 0xf1073cff │ │ │ │ @ instruction: 0xf91c0e10 │ │ │ │ andcc r3, r1, #1, 30 │ │ │ │ svclt 0x00b81ddc │ │ │ │ - blle 0x3b13c0 │ │ │ │ + blle 0x3b1300 │ │ │ │ subsmi r7, lr, #20, 16 @ 0x140000 │ │ │ │ svclt 0x00bc2b00 │ │ │ │ rsclt r4, r6, #244 @ 0xf4 │ │ │ │ addsmi sp, ip, r5, lsl #22 │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ svclt 0x00d80600 │ │ │ │ strbeq fp, [r3, r6, ror #5] │ │ │ │ @@ -155189,85 +155141,85 @@ │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q11, d0, d1 │ │ │ │ ldrbmi r0, [r1, #-79]! @ 0xffffffb1 │ │ │ │ strtmi sp, [r8], -r1, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stcllt 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfee00 │ │ │ │ + bl 0xfebfed40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r2, #-16] │ │ │ │ mcr2 7, 0, pc, cr2, cr10, {7} @ │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ands r3, r6, lr, lsl #12 │ │ │ │ - blcs 0x477e90 │ │ │ │ + blcs 0x477dd0 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ addlt fp, sl, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ ldrmi r0, [r4, #143]! @ 0x8f │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ @ instruction: 0xf915d010 │ │ │ │ @ instruction: 0xf10c3f02 │ │ │ │ @ instruction: 0xf1130c02 │ │ │ │ svclt 0x00b80f0f │ │ │ │ - blle 0xff9f0468 │ │ │ │ + blle 0xff9f03a8 │ │ │ │ @ instruction: 0x1000f8bc │ │ │ │ - blcs 0xb85d8 │ │ │ │ + blcs 0xb8518 │ │ │ │ ldrsbmi sp, [r1], #170 @ 0xaa │ │ │ │ ldrb fp, [sp, sl, lsl #5] │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bd85 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [ip, #1000]! @ 0x3e8 │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf913020c │ │ │ │ strcc r4, [r4], -r4, lsl #30 │ │ │ │ svceq 0x001ff114 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x42acc4 │ │ │ │ + blle 0x42ac04 │ │ │ │ ldrd pc, [r0], -r6 │ │ │ │ stceq 1, cr15, [r0], {196} @ 0xc4 │ │ │ │ svclt 0x00b82c00 │ │ │ │ stc2 10, cr15, [ip], {46} @ 0x2e @ │ │ │ │ @ instruction: 0x2c1fdb05 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x457c40 │ │ │ │ - blx 0x18a6cf4 │ │ │ │ + blx 0x457b80 │ │ │ │ + blx 0x18a6c34 │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ adcsmi r1, r2, #15 │ │ │ │ streq lr, [r8], #-2700 @ 0xfffff574 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ svclt 0x0000bd3f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfef18 │ │ │ │ + bl 0xfebfee58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @ instruction: 0xf106fd77 │ │ │ │ @ instruction: 0x46393cff │ │ │ │ cdpcc 1, 15, cr15, cr15, cr5, {0} │ │ │ │ @@ -155279,37 +155231,37 @@ │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q9, d0, d1 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ @ instruction: 0xf91ed012 │ │ │ │ @ instruction: 0xf10c3f01 │ │ │ │ andcs r0, r0, #256 @ 0x100 │ │ │ │ - blle 0xffc2f4dc │ │ │ │ + blle 0xffc2f41c │ │ │ │ mulpl r0, ip, r9 │ │ │ │ - blcs 0xb8cd8 │ │ │ │ + blcs 0xb8c18 │ │ │ │ tstmi r5, r3, ror #21 │ │ │ │ andeq pc, r1, #5 │ │ │ │ rsbeq lr, r5, #2048 @ 0x800 │ │ │ │ ubfx fp, r2, #5, #3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bd01 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfef94 │ │ │ │ + bl 0xfebfeed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r2, #-16] │ │ │ │ ldc2 7, cr15, [r8, #-1000]! @ 0xfffffc18 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ands r3, r6, lr, lsl #12 │ │ │ │ - blcs 0x478024 │ │ │ │ + blcs 0x477f64 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ addlt fp, sl, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ strbmi r0, [r6, #-143]! @ 0xffffff71 │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ @@ -155318,120 +155270,120 @@ │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ @ instruction: 0xf915d013 │ │ │ │ @ instruction: 0xf10c3f02 │ │ │ │ andcs r0, r0, #512 @ 0x200 │ │ │ │ svceq 0x000ff113 │ │ │ │ @ instruction: 0xf9bcdbe6 │ │ │ │ bicsmi r1, sl, #0 │ │ │ │ - ble 0xff772a04 │ │ │ │ + ble 0xff772944 │ │ │ │ @ instruction: 0xf0014111 │ │ │ │ - bl 0x128610 │ │ │ │ + bl 0x128550 │ │ │ │ addslt r0, r2, #268435462 @ 0x10000006 │ │ │ │ @ instruction: 0x4620e7da │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldclt 7, cr15, [r8], #1000 @ 0x3e8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2l 7, cr15, [r0], #1000 @ 0x3e8 │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf913020c │ │ │ │ strcc r4, [r4], -r4, lsl #30 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svceq 0x001ff114 │ │ │ │ @ instruction: 0xf8d6db0b │ │ │ │ - b 0x1c9fe60 │ │ │ │ + b 0x1c9fda0 │ │ │ │ stccs 12, cr0, [r0], {4} │ │ │ │ @ instruction: 0x2c1fdb1b │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x457dd0 │ │ │ │ - blx 0x18a6e84 │ │ │ │ + blx 0x457d10 │ │ │ │ + blx 0x18a6dc4 │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ adcsmi r1, r2, #15 │ │ │ │ streq lr, [r8], #-2700 @ 0xfffff574 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, sl, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ - blx 0x145707c │ │ │ │ + blx 0x1456fbc │ │ │ │ @ instruction: 0xf00efe0c │ │ │ │ - bl 0x3aaeac │ │ │ │ + bl 0x3aadec │ │ │ │ strb r0, [r2, lr, ror #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebff0b4 │ │ │ │ + bl 0xfebfeff4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r1, #-16] │ │ │ │ stc2 7, cr15, [r8], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0x46391e72 │ │ │ │ ldreq pc, [r0], -r7, lsl #2 │ │ │ │ - blx 0x45ff18 │ │ │ │ - blcs 0x2a76e4 │ │ │ │ + blx 0x45fe58 │ │ │ │ + blcs 0x2a7624 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1897e40 │ │ │ │ + blx 0x1897d80 │ │ │ │ strbeq pc, [r3, lr, lsl #25] @ │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ @ instruction: 0xf915d017 │ │ │ │ andcc r3, r1, #1, 30 │ │ │ │ svceq 0x0008f113 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0xffbaaf08 │ │ │ │ + blle 0xffbaae48 │ │ │ │ mul r0, r2, r8 │ │ │ │ @ instruction: 0x0c03ea6f │ │ │ │ - ble 0xff832b14 │ │ │ │ + ble 0xff832a54 │ │ │ │ vseleq.f32 s30, s24, s29 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ mrrceq 11, 0, lr, lr, cr12 @ │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ @ instruction: 0x4620e7dd │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stclt 7, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebff138 │ │ │ │ + bl 0xfebff078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r2, #-16] │ │ │ │ stc2l 7, cr15, [r6], #-1000 @ 0xfffffc18 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ands r3, r6, lr, lsl #12 │ │ │ │ - blcs 0x4781c8 │ │ │ │ + blcs 0x478108 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ addlt fp, sl, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ strbmi r0, [r6, #-143]! @ 0xffffff71 │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ @ instruction: 0xf915d014 │ │ │ │ @ instruction: 0xf10c3f02 │ │ │ │ @ instruction: 0xf1130c02 │ │ │ │ svclt 0x00b80f10 │ │ │ │ - blle 0xff9f07a0 │ │ │ │ + blle 0xff9f06e0 │ │ │ │ @ instruction: 0x1000f8bc │ │ │ │ - blcs 0xb8f10 │ │ │ │ + blcs 0xb8e50 │ │ │ │ ldrsbmi sp, [r1], #170 @ 0xaa │ │ │ │ andeq pc, r1, #1 │ │ │ │ subseq lr, r1, #2048 @ 0x800 │ │ │ │ bfi fp, r2, #5, #21 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bbe5 │ │ │ │ @@ -155439,45 +155391,45 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [ip], {250} @ 0xfa │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf913020c │ │ │ │ strcc r4, [r4], -r4, lsl #30 │ │ │ │ svceq 0x0020f114 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x36b004 │ │ │ │ + blle 0x36af44 │ │ │ │ ldrd pc, [r0], -r6 │ │ │ │ @ instruction: 0x0c04ea6f │ │ │ │ - blle 0x773010 │ │ │ │ + blle 0x772f50 │ │ │ │ @ instruction: 0xf04f2c1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r4], {14} @ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3b8af4 │ │ │ │ + b 0xfe3b8a34 │ │ │ │ @ instruction: 0xf8570408 │ │ │ │ - b 0x1d812c │ │ │ │ - b 0xfe1a9068 │ │ │ │ + b 0x1d806c │ │ │ │ + b 0xfe1a8fa8 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4628d1d9 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfe966030 │ │ │ │ + bllt 0xfe965f70 │ │ │ │ vseleq.f32 s30, s24, s29 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ mrrceq 11, 0, lr, lr, cr12 @ │ │ │ │ svclt 0x0000e7e2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebff260 │ │ │ │ + bl 0xfebff1a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fa4605 │ │ │ │ @ instruction: 0x4621fbd3 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ @@ -155487,80 +155439,80 @@ │ │ │ │ mulvs r0, r2, r9 │ │ │ │ movwcc r1, #6555 @ 0x199b │ │ │ │ andvc r0, fp, fp, asr r8 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x1d66090 │ │ │ │ + bllt 0x1d65fd0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0xfeb660ae │ │ │ │ + blx 0xfeb65fee │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - @ instruction: 0xf2c07690 │ │ │ │ + vmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccs 0x0002f93e │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcls 0x0002f93c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0002f831 │ │ │ │ movweq lr, #11033 @ 0x2b19 │ │ │ │ rscvc lr, r2, #323584 @ 0x4f000 │ │ │ │ rscvc lr, r9, #67584 @ 0x10800 │ │ │ │ @ instruction: 0xf1423301 │ │ │ │ @ instruction: 0xf8560200 │ │ │ │ ldmdaeq fp, {r3, r4, r5, pc}^ │ │ │ │ - b 0x117969c │ │ │ │ - b 0xa85014 │ │ │ │ - b 0x169d30 │ │ │ │ - b 0x1168d34 │ │ │ │ + b 0x11795dc │ │ │ │ + b 0xa84f54 │ │ │ │ + b 0x169c70 │ │ │ │ + b 0x1168c74 │ │ │ │ andhi r0, fp, r7, lsl #6 │ │ │ │ @ instruction: 0x4620d1de │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xde610c │ │ │ │ + bllt 0xde604c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0x1be612a │ │ │ │ + blx 0x1be606a │ │ │ │ svcne 0x003b1f31 │ │ │ │ - ldrvc pc, [r0], r9, asr #12 │ │ │ │ + strbtvs pc, [r0], r9, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f853 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcls 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ eorshi pc, ip, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c04eb19 │ │ │ │ strbtvc lr, [r4], #2639 @ 0xa4f │ │ │ │ strbtvc lr, [r9], #2884 @ 0xb44 │ │ │ │ stceq 1, cr15, [r1], {28} │ │ │ │ streq pc, [r0], #-324 @ 0xfffffebc │ │ │ │ - b 0x147974c │ │ │ │ - b 0x13ab2f8 │ │ │ │ - b 0xfe28749c │ │ │ │ - b 0x1a91c0 │ │ │ │ - b 0xfe1a91b4 │ │ │ │ + b 0x147968c │ │ │ │ + b 0x13ab238 │ │ │ │ + b 0xfe2873dc │ │ │ │ + b 0x1a9100 │ │ │ │ + b 0xfe1a90f4 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ @ instruction: 0x4628d1dc │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xffde618c │ │ │ │ + blt 0xffde60cc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebff3ac │ │ │ │ + bl 0xfebff2ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fa4605 │ │ │ │ strtmi pc, [r1], -sp, lsr #22 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ @@ -155569,37 +155521,37 @@ │ │ │ │ ldmdavc r6, {r0, r1, r5, fp, ip, sp, lr} │ │ │ │ movwcc r1, #6555 @ 0x199b │ │ │ │ andvc r0, fp, fp, asr r8 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ @ instruction: 0x4628d1f0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xff4661d8 │ │ │ │ + blt 0xff466118 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0x2661f6 │ │ │ │ + blx 0x266136 │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - @ instruction: 0xf2c07690 │ │ │ │ + vmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ @ instruction: 0xf83c2200 │ │ │ │ - blx 0x1877e30 │ │ │ │ + blx 0x1877d70 │ │ │ │ @ instruction: 0xf83ef880 │ │ │ │ @ instruction: 0xf3c09f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0x587e40 │ │ │ │ + bl 0x587d80 │ │ │ │ @ instruction: 0xf8560309 │ │ │ │ @ instruction: 0xf1038038 │ │ │ │ - bl 0x1128e48 │ │ │ │ - b 0xa6a650 │ │ │ │ + bl 0x1128d88 │ │ │ │ + b 0xa6a590 │ │ │ │ strbmi r0, [r5, #-1800]! @ 0xfffff8f8 │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ movweq lr, #35331 @ 0x8a03 │ │ │ │ movweq lr, #31299 @ 0x7a43 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -155607,97 +155559,97 @@ │ │ │ │ svclt 0x0000ba91 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0xff2e6270 │ │ │ │ + blx 0xff2e61b0 │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85e2600 │ │ │ │ - blx 0x187beb4 │ │ │ │ + blx 0x187bdf4 │ │ │ │ @ instruction: 0xf853f980 │ │ │ │ @ instruction: 0xf3c0cf04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ - bl 0x5cbec4 │ │ │ │ + bl 0x5cbe04 │ │ │ │ @ instruction: 0xf8570c0c │ │ │ │ - bl 0x124c3a0 │ │ │ │ + bl 0x124c2e0 │ │ │ │ @ instruction: 0xf11c0406 │ │ │ │ @ instruction: 0xf1440c01 │ │ │ │ ldrbmi r0, [r2, #-1024]! @ 0xfffffc00 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r4, {s29-s104} │ │ │ │ streq lr, [ip], #-2696 @ 0xfffff578 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, lr, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000ba51 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff4f4 │ │ │ │ + bl 0xfebff434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ mrcmi 8, 7, APSR_nzcv, cr11, cr0, {4} │ │ │ │ strbne pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ strcs r9, [r0], #-1025 @ 0xfffffbff │ │ │ │ strls r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ - blx 0x2662fa │ │ │ │ + blx 0x26623a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff52c │ │ │ │ + bl 0xfebff46c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ mrcmi 8, 7, APSR_nzcv, cr11, cr0, {4} │ │ │ │ strbne pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0xf04f9401 │ │ │ │ strls r3, [r0], #-1279 @ 0xfffffb01 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xffae6334 │ │ │ │ + blx 0xffae6274 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff568 │ │ │ │ + bl 0xfebff4a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ strls r0, [r0], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0x4c01e9cd │ │ │ │ - blx 0xff466368 │ │ │ │ + blx 0xff4662a8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff59c │ │ │ │ + bl 0xfebff4dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf04f4401 │ │ │ │ strls r3, [r0], #-1279 @ 0xfffffb01 │ │ │ │ - blx 0xfede639c │ │ │ │ + blx 0xfede62dc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff5d0 │ │ │ │ + bl 0xfebff510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, r8, lsr #22 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @@ -155706,15 +155658,15 @@ │ │ │ │ cdpne 14, 7, cr0, cr9, cr1, {0} │ │ │ │ andcs r4, r0, #106954752 @ 0x6600000 │ │ │ │ andcs lr, r1, #3358720 @ 0x334000 │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ streq pc, [r1, -r2] │ │ │ │ svccc 0x0001f911 │ │ │ │ ldmdblt pc, {r0, r9, ip, sp}^ @ │ │ │ │ - blvc 0x12648c │ │ │ │ + blvc 0x1263cc │ │ │ │ @ instruction: 0xf8061bdb │ │ │ │ @ instruction: 0xf0023f01 │ │ │ │ andcc r0, r1, #262144 @ 0x40000 │ │ │ │ svccc 0x0001f911 │ │ │ │ rscsle r2, r3, r0, lsl #30 │ │ │ │ stcvc 8, cr15, [r2], {30} │ │ │ │ @ instruction: 0xf10e2a10 │ │ │ │ @@ -155735,15 +155687,15 @@ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa40f0 │ │ │ │ @ instruction: 0xf1feb98b │ │ │ │ svclt 0x0000fc0b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff688 │ │ │ │ + bl 0xfebff5c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, ip, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r7], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @@ -155752,45 +155704,45 @@ │ │ │ │ cdpne 12, 11, cr0, cr9, cr2, {0} │ │ │ │ movwcs r4, #1654 @ 0x676 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ streq pc, [r1, -r3] │ │ │ │ svccs 0x0002f931 │ │ │ │ ldmdblt pc, {r0, r8, r9, ip, sp}^ @ │ │ │ │ - blvc 0x1665bc │ │ │ │ + blvc 0x1664fc │ │ │ │ @ instruction: 0xf8261bd2 │ │ │ │ @ instruction: 0xf0032f02 │ │ │ │ movwcc r0, #5889 @ 0x1701 │ │ │ │ svccs 0x0002f931 │ │ │ │ rscsle r2, r3, r0, lsl #30 │ │ │ │ stcvc 8, cr15, [r4], {60} @ 0x3c │ │ │ │ @ instruction: 0xf10c2b08 │ │ │ │ ldrtmi r0, [sl], #-3074 @ 0xfffff3fe │ │ │ │ svccs 0x0002f826 │ │ │ │ @ instruction: 0xf1a5d1e4 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - @ instruction: 0xf2c07690 │ │ │ │ + vmlsl.s q11, d16, d0[4] │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ @ instruction: 0xf83cb2c2 │ │ │ │ @ instruction: 0xf83e3f02 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ strbmi r0, [r5, #-143]! @ 0xffffff71 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ - blmi 0x29ccd8 │ │ │ │ - blls 0x202594 │ │ │ │ + blmi 0x29cc18 │ │ │ │ + blls 0x2024d4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdblt r6!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blx 0xfea64d3e │ │ │ │ + blx 0xfea64c7e │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [pc], -r6, lsl #1 │ │ │ │ ldrmi r4, [r5], -sp, lsr #22 │ │ │ │ @@ -155804,28 +155756,28 @@ │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ ldrbtmi r1, [r3], -sl, lsr #30 │ │ │ │ stmdaeq r8, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ tstpeq r1, ip @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0004f852 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf857b961 │ │ │ │ - bne 0x1bec64c │ │ │ │ - blpl 0x1e66ac │ │ │ │ + bne 0x1bec58c │ │ │ │ + blpl 0x1e65ec │ │ │ │ tstpeq r1, ip @ p-variant is OBSOLETE │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svcpl 0x0004f852 │ │ │ │ rscsle r2, r2, r0, lsl #18 │ │ │ │ eorne pc, ip, r8, asr r8 @ │ │ │ │ svceq 0x0004f1bc │ │ │ │ andsvs r4, r9, r9, lsr #8 │ │ │ │ movwcc sp, #16385 @ 0x4001 │ │ │ │ svcne 0x0032e7e2 │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x1875e00 │ │ │ │ + blx 0x1875d40 │ │ │ │ @ instruction: 0xf852fc80 │ │ │ │ @ instruction: 0xf85e5f04 │ │ │ │ @ instruction: 0xf3c03b04 │ │ │ │ addsmi r1, r6, #15 │ │ │ │ eorsne pc, ip, r7, asr r8 @ │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ @@ -155837,15 +155789,15 @@ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ @ instruction: 0xf1feb8bf │ │ │ │ svclt 0x0000fb3f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff820 │ │ │ │ + bl 0xfebff760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, r8, lsr #22 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @@ -155854,44 +155806,44 @@ │ │ │ │ cdpne 14, 7, cr0, cr9, cr1, {0} │ │ │ │ andcs r4, r0, #106954752 @ 0x6600000 │ │ │ │ andcs lr, r1, #3358720 @ 0x334000 │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ streq pc, [r1, -r2] │ │ │ │ svccc 0x0001f911 │ │ │ │ ldmdblt pc, {r0, r9, ip, sp}^ @ │ │ │ │ - blvc 0x1266dc │ │ │ │ + blvc 0x12661c │ │ │ │ @ instruction: 0xf806443b │ │ │ │ @ instruction: 0xf0023f01 │ │ │ │ andcc r0, r1, #262144 @ 0x40000 │ │ │ │ svccc 0x0001f911 │ │ │ │ rscsle r2, r3, r0, lsl #30 │ │ │ │ stcvc 8, cr15, [r2], {30} │ │ │ │ @ instruction: 0xf10e2a10 │ │ │ │ - bl 0xfe96be88 │ │ │ │ + bl 0xfe96bdc8 │ │ │ │ @ instruction: 0xf8060307 │ │ │ │ mvnle r3, r1, lsl #30 │ │ │ │ @ instruction: 0xf10d4629 │ │ │ │ @ instruction: 0xf10c0313 │ │ │ │ strbeq r0, [r2, r1, lsl #24] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf89cbf44 │ │ │ │ @ instruction: 0xf8012000 │ │ │ │ ldrmi r2, [ip, #3073] @ 0xc01 │ │ │ │ - blmi 0x29ce74 │ │ │ │ - blls 0x20271c │ │ │ │ + blmi 0x29cdb4 │ │ │ │ + blls 0x20265c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdalt r2!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blx 0xff964ec4 │ │ │ │ + blx 0xff964e04 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff8d8 │ │ │ │ + bl 0xfebff818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, sp, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r7], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @@ -155900,36 +155852,36 @@ │ │ │ │ cdpne 12, 11, cr0, cr9, cr2, {0} │ │ │ │ movwcs r4, #1654 @ 0x676 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ streq pc, [r1, -r3] │ │ │ │ svccs 0x0002f931 │ │ │ │ ldmdblt pc, {r0, r8, r9, ip, sp}^ @ │ │ │ │ - blvc 0x16680c │ │ │ │ + blvc 0x16674c │ │ │ │ @ instruction: 0xf826443a │ │ │ │ @ instruction: 0xf0032f02 │ │ │ │ movwcc r0, #5889 @ 0x1701 │ │ │ │ svccs 0x0002f931 │ │ │ │ rscsle r2, r3, r0, lsl #30 │ │ │ │ stcvc 8, cr15, [r4], {60} @ 0x3c │ │ │ │ @ instruction: 0xf10c2b08 │ │ │ │ - bl 0xfe92b744 │ │ │ │ + bl 0xfe92b684 │ │ │ │ @ instruction: 0xf8260207 │ │ │ │ mvnle r2, r2, lsl #30 │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ - ldrvc pc, [r0], r9, asr #12 │ │ │ │ + strbtvs pc, [r0], r9, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #58720256 @ 0x3800000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcne 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564565 │ │ │ │ - b 0x970830 │ │ │ │ - b 0x129374 │ │ │ │ - b 0x1168f74 │ │ │ │ + b 0x970770 │ │ │ │ + b 0x1292b4 │ │ │ │ + b 0x1168eb4 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @@ -155954,47 +155906,47 @@ │ │ │ │ ldrbtmi r1, [r3], -sl, lsr #30 │ │ │ │ stmdaeq r8, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ tstpeq r1, ip @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0004f852 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf857b961 │ │ │ │ strtmi r1, [r9], #-44 @ 0xffffffd4 │ │ │ │ - blne 0x1e6900 │ │ │ │ + blne 0x1e6840 │ │ │ │ tstpeq r1, ip @ p-variant is OBSOLETE │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svcpl 0x0004f852 │ │ │ │ rscsle r2, r2, r0, lsl #18 │ │ │ │ eorne pc, ip, r8, asr r8 @ │ │ │ │ svceq 0x0004f1bc │ │ │ │ streq lr, [r1, #-2981] @ 0xfffff45b │ │ │ │ andle r6, r1, sp, lsl r0 │ │ │ │ strb r3, [r1, r4, lsl #6]! │ │ │ │ @ instruction: 0xf6491f32 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x360c0733 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcpl 0x0004f852 │ │ │ │ - blcc 0x1e69a8 │ │ │ │ + blcc 0x1e68e8 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574296 │ │ │ │ - b 0xfe16c92c │ │ │ │ - b 0x169454 │ │ │ │ - b 0xfe169448 │ │ │ │ + b 0xfe16c86c │ │ │ │ + b 0x169394 │ │ │ │ + b 0xfe169388 │ │ │ │ andsvs r0, r3, r5, lsl #6 │ │ │ │ - blmi 0x29cffc │ │ │ │ - blls 0x2028b8 │ │ │ │ + blmi 0x29cf3c │ │ │ │ + blls 0x2027f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x0094f7f9 │ │ │ │ - blx 0x5e5060 │ │ │ │ + blx 0x5e4fa0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebffa74 │ │ │ │ + bl 0xfebff9b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fd0 │ │ │ │ addlt r4, r7, sl, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @@ -156004,24 +155956,24 @@ │ │ │ │ @ instruction: 0x4677469c │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ andeq pc, r1, #12 │ │ │ │ svccc 0x0001f916 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf911b96a │ │ │ │ - bne 0xfe7734c0 │ │ │ │ + bne 0xfe773400 │ │ │ │ andeq pc, r1, #12 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf807085b │ │ │ │ @ instruction: 0xf9163f01 │ │ │ │ - bcs 0xb84d4 │ │ │ │ + bcs 0xb8414 │ │ │ │ @ instruction: 0xf911d0f1 │ │ │ │ tstcc r1, r2, lsl #24 │ │ │ │ @ instruction: 0xf1bc18d2 │ │ │ │ - b 0x146c520 │ │ │ │ + b 0x146c460 │ │ │ │ @ instruction: 0xf8070252 │ │ │ │ bicsle r2, pc, r1, lsl #30 │ │ │ │ tstpeq r3, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0xf10507c2 │ │ │ │ vabal.u8 q8, d0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ @@ -156034,15 +155986,15 @@ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1febf35 │ │ │ │ svclt 0x0000f9b5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebffb34 │ │ │ │ + bl 0xfebffa74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fd0 │ │ │ │ addlt r4, r7, pc, lsr #22 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @@ -156052,53 +156004,53 @@ │ │ │ │ stmib sp, {r9, sp}^ │ │ │ │ stmib sp, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf0022203 │ │ │ │ @ instruction: 0xf9360c01 │ │ │ │ andcc r3, r1, #2, 30 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf931d10e │ │ │ │ - bl 0xfed9b584 │ │ │ │ + bl 0xfed9b4c4 │ │ │ │ @ instruction: 0xf002030c │ │ │ │ andcc r0, r1, #256 @ 0x100 │ │ │ │ @ instruction: 0xf827085b │ │ │ │ @ instruction: 0xf9363f02 │ │ │ │ @ instruction: 0xf1bc3f02 │ │ │ │ rscsle r0, r0, r0, lsl #30 │ │ │ │ @ instruction: 0xcc04f931 │ │ │ │ - bl 0x7b4da4 │ │ │ │ - bcs 0x2ab9ac │ │ │ │ + bl 0x7b4ce4 │ │ │ │ + bcs 0x2ab8ec │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ svcgt 0x0002f827 │ │ │ │ @ instruction: 0xf1a5d1dd │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - @ instruction: 0xf2c07690 │ │ │ │ + vmlsl.s q11, d16, d0[4] │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ @ instruction: 0xf83cb2c2 │ │ │ │ @ instruction: 0xf83e3f02 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ strbmi r0, [r5, #-143]! @ 0xffffff71 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ - blmi 0x29d190 │ │ │ │ - blls 0x202a4c │ │ │ │ + blmi 0x29d0d0 │ │ │ │ + blls 0x20298c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ mcrlt 7, 6, pc, cr10, cr9, {7} @ │ │ │ │ @ instruction: 0xf94af1fe │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blmi 0xdfa474 │ │ │ │ + blmi 0xdfa3b4 │ │ │ │ strmi fp, [pc], -r7, lsl #1 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x46054614 │ │ │ │ mrc2 7, 7, pc, cr8, cr9, {7} │ │ │ │ stceq 1, cr15, [r4], {13} │ │ │ │ strbtmi r1, [r3], -r2, lsr #30 │ │ │ │ @@ -156106,55 +156058,55 @@ │ │ │ │ stmib sp, {r9, sl, sp}^ │ │ │ │ stmib sp, {r0, r9, sl, sp, lr}^ │ │ │ │ @ instruction: 0xf0066603 │ │ │ │ @ instruction: 0xf8520e01 │ │ │ │ strcc r4, [r1], -r4, lsl #30 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf858d114 │ │ │ │ - b 0x148caec │ │ │ │ - bl 0xfedc85e8 │ │ │ │ - bl 0x1c29a80 │ │ │ │ + b 0x148ca2c │ │ │ │ + bl 0xfedc8528 │ │ │ │ + bl 0x1c299c0 │ │ │ │ stmdaeq r4!, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr}^ │ │ │ │ strbvc lr, [lr], #2628 @ 0xa44 │ │ │ │ - blmi 0x1e6b74 │ │ │ │ + blmi 0x1e6ab4 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr6, {0} │ │ │ │ @ instruction: 0xf8523601 │ │ │ │ @ instruction: 0xf1be4f04 │ │ │ │ rscle r0, sl, r0, lsl #30 │ │ │ │ eor pc, r6, r1, asr r8 @ │ │ │ │ stmibvc r4!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ streq lr, [r4], #-2846 @ 0xfffff4e2 │ │ │ │ vfmsvc.f64 d30, d14, d9 │ │ │ │ - b 0x147429c │ │ │ │ - b 0x11a9be0 │ │ │ │ + b 0x14741dc │ │ │ │ + b 0x11a9b20 │ │ │ │ andsvs r7, ip, lr, asr #9 │ │ │ │ movwcc sp, #16385 @ 0x4001 │ │ │ │ svcne 0x003ae7d1 │ │ │ │ - cdpvc 6, 9, cr15, cr0, cr9, {2} │ │ │ │ + cdpvs 6, 14, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ sbclt r3, r4, #12, 14 @ 0x300000 │ │ │ │ svcvs 0x0004f852 │ │ │ │ - blcc 0x1e6c20 │ │ │ │ + blcc 0x1e6b60 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85e4297 │ │ │ │ - b 0xfe16cb8c │ │ │ │ - b 0x1696d8 │ │ │ │ - b 0xfe1696c8 │ │ │ │ + b 0xfe16cacc │ │ │ │ + b 0x169618 │ │ │ │ + b 0xfe169608 │ │ │ │ andsvs r0, r3, r6, lsl #6 │ │ │ │ - blmi 0x29d280 │ │ │ │ - blls 0x202b38 │ │ │ │ + blmi 0x29d1c0 │ │ │ │ + blls 0x202a78 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr4, cr9, {7} │ │ │ │ @ instruction: 0xf8d4f1fe │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebffcf4 │ │ │ │ + bl 0xfebffc34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fd0 │ │ │ │ addlt r4, r7, sl, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @@ -156169,19 +156121,19 @@ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf911b96a │ │ │ │ ldmne r2, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf8070852 │ │ │ │ @ instruction: 0xf00c2f01 │ │ │ │ @ instruction: 0xf10c0201 │ │ │ │ @ instruction: 0xf9160c01 │ │ │ │ - bcs 0xb8754 │ │ │ │ + bcs 0xb8694 │ │ │ │ @ instruction: 0xf911d0f1 │ │ │ │ tstcc r1, r2, lsl #24 │ │ │ │ @ instruction: 0xf1bc1a9b │ │ │ │ - b 0x146c7a0 │ │ │ │ + b 0x146c6e0 │ │ │ │ @ instruction: 0xf8070353 │ │ │ │ bicsle r3, pc, r1, lsl #30 │ │ │ │ tstpeq r3, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0xf10507c2 │ │ │ │ vabal.u8 q8, d0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ @@ -156194,15 +156146,15 @@ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1febdf5 │ │ │ │ svclt 0x0000f875 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebffdb4 │ │ │ │ + bl 0xfebffcf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fd0 │ │ │ │ addlt r4, r7, r0, lsr fp │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @@ -156212,38 +156164,38 @@ │ │ │ │ stmib sp, {r9, sp}^ │ │ │ │ stmib sp, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf0022203 │ │ │ │ @ instruction: 0xf9360c01 │ │ │ │ andcc r3, r1, #2, 30 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf931d10f │ │ │ │ - bl 0x7db804 │ │ │ │ - b 0x146bc0c │ │ │ │ + bl 0x7db744 │ │ │ │ + b 0x146bb4c │ │ │ │ @ instruction: 0xf8270c5c │ │ │ │ @ instruction: 0xf002cf02 │ │ │ │ andcc r0, r1, #256 @ 0x100 │ │ │ │ svccc 0x0002f936 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf931d0ef │ │ │ │ tstcc r2, r4, lsl #24 │ │ │ │ movweq lr, #52147 @ 0xcbb3 │ │ │ │ - b 0x1473444 │ │ │ │ + b 0x1473384 │ │ │ │ @ instruction: 0xf8270353 │ │ │ │ bicsle r3, ip, r2, lsl #30 │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ - ldrvc pc, [r0], r9, asr #12 │ │ │ │ + strbtvs pc, [r0], r9, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #58720256 @ 0x3800000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcne 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564565 │ │ │ │ - b 0x970d18 │ │ │ │ - b 0x12985c │ │ │ │ - b 0x116945c │ │ │ │ + b 0x970c58 │ │ │ │ + b 0x12979c │ │ │ │ + b 0x116939c │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @@ -156251,15 +156203,15 @@ │ │ │ │ @ instruction: 0xf1febd89 │ │ │ │ svclt 0x0000f809 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blmi 0xdfa6f8 │ │ │ │ + blmi 0xdfa638 │ │ │ │ strmi fp, [pc], -r7, lsl #1 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x46054614 │ │ │ │ ldc2 7, cr15, [r6, #996]! @ 0x3e4 │ │ │ │ stceq 1, cr15, [r4], {13} │ │ │ │ strbtmi r1, [r3], -r2, lsr #30 │ │ │ │ @@ -156267,46 +156219,46 @@ │ │ │ │ stmib sp, {r9, sl, sp}^ │ │ │ │ stmib sp, {r0, r9, sl, sp, lr}^ │ │ │ │ @ instruction: 0xf0066603 │ │ │ │ @ instruction: 0xf8520e01 │ │ │ │ strcc r4, [r1], -r4, lsl #30 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf858d114 │ │ │ │ - b 0x14a0d70 │ │ │ │ - bl 0x84746c │ │ │ │ - bl 0x12e9cf0 │ │ │ │ + b 0x14a0cb0 │ │ │ │ + bl 0x8473ac │ │ │ │ + bl 0x12e9c30 │ │ │ │ stmdaeq r4!, {r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr}^ │ │ │ │ strbvc lr, [lr], #2628 @ 0xa44 │ │ │ │ - blmi 0x1e6df8 │ │ │ │ + blmi 0x1e6d38 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr6, {0} │ │ │ │ @ instruction: 0xf8523601 │ │ │ │ @ instruction: 0xf1be4f04 │ │ │ │ rscle r0, sl, r0, lsl #30 │ │ │ │ eorls pc, r6, r1, asr r8 @ │ │ │ │ vfmsvc.f32 s29, s8, s30 │ │ │ │ streq lr, [r9], #-2996 @ 0xfffff44c │ │ │ │ vfmsvc.f64 d30, d9, d30 │ │ │ │ - b 0x1474520 │ │ │ │ - b 0x11a9e64 │ │ │ │ + b 0x1474460 │ │ │ │ + b 0x11a9da4 │ │ │ │ andsvs r7, ip, lr, asr #9 │ │ │ │ movwcc sp, #16385 @ 0x4001 │ │ │ │ svcne 0x003ae7d1 │ │ │ │ - cdpvc 6, 9, cr15, cr0, cr9, {2} │ │ │ │ + cdpvs 6, 14, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ sbclt r3, r4, #12, 14 @ 0x300000 │ │ │ │ svcvs 0x0004f852 │ │ │ │ - blcc 0x1e6ea4 │ │ │ │ + blcc 0x1e6de4 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85e4297 │ │ │ │ - b 0xfe16ce10 │ │ │ │ - b 0x16995c │ │ │ │ - b 0xfe16994c │ │ │ │ + b 0xfe16cd50 │ │ │ │ + b 0x16989c │ │ │ │ + b 0xfe16988c │ │ │ │ andsvs r0, r3, r6, lsl #6 │ │ │ │ - blmi 0x29d504 │ │ │ │ - blls 0x202dbc │ │ │ │ + blmi 0x29d444 │ │ │ │ + blls 0x202cfc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldclt 7, cr15, [r2, #-996] @ 0xfffffc1c │ │ │ │ @ instruction: 0xff92f1fd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @@ -156320,23 +156272,23 @@ │ │ │ │ stc2l 7, cr15, [r4, #-996] @ 0xfffffc1c │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf9162700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf91e0401 │ │ │ │ @ instruction: 0xf04f2f01 │ │ │ │ - blx 0xfe16bdae │ │ │ │ + blx 0xfe16bcee │ │ │ │ ldmibeq fp, {r1, r9, ip, sp}^ │ │ │ │ movtvs lr, #10819 @ 0x2a43 │ │ │ │ stmibeq r0, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stmibne r2!, {r0, r3, r4, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x0004b2db │ │ │ │ cmncs pc, #164, 12 @ 0xa400000 │ │ │ │ andvc fp, fp, r4, lsl #2 │ │ │ │ - b 0x12751d0 │ │ │ │ + b 0x1275110 │ │ │ │ vabdl.u8 q8, d0, d12 │ │ │ │ strbmi r0, [r1, #-79] @ 0xffffffb1 │ │ │ │ tstlt r7, r1, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldcllt 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ @@ -156345,22 +156297,22 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ stc2 7, cr15, [sl, #-996] @ 0xfffffc1c │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - @ instruction: 0xf2c07690 │ │ │ │ + vmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ @ instruction: 0xf93c2200 │ │ │ │ @ instruction: 0xf04f7f02 │ │ │ │ @ instruction: 0xf93e0800 │ │ │ │ - blx 0xfe178a32 │ │ │ │ - bleq 0xff776a48 │ │ │ │ + blx 0xfe178972 │ │ │ │ + bleq 0xff776988 │ │ │ │ movtmi lr, #31299 @ 0x7a43 │ │ │ │ stmdbmi r0, {r0, r1, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ stmibcc r7!, {r0, r3, r4, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ @ instruction: 0xf000bf0c │ │ │ │ addslt r0, pc, #65536 @ 0x10000 │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @@ -156382,181 +156334,181 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ ldc2 7, cr15, [lr], #996 @ 0x3e4 │ │ │ │ strcs r1, [r0, #-3881] @ 0xfffff0d7 │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a41f33 │ │ │ │ @ instruction: 0xf1040e04 │ │ │ │ @ instruction: 0xf04f020c │ │ │ │ strtmi r4, [r9], r0, lsl #20 │ │ │ │ svcgt 0x0004f85e │ │ │ │ @ instruction: 0xf8532600 │ │ │ │ - blx 0xfe1bcad6 │ │ │ │ - b 0x1499ef8 │ │ │ │ - b 0x13c823c │ │ │ │ + blx 0xfe1bca16 │ │ │ │ + b 0x1499e38 │ │ │ │ + b 0x13c817c │ │ │ │ strbne r0, [r4, r4, asr #24]! │ │ │ │ svclt 0x0008454c │ │ │ │ sbclt r4, r4, #212, 10 @ 0x35000000 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0601 │ │ │ │ teqmi r5, #0, 24 │ │ │ │ svcvs 0x0004f851 │ │ │ │ eorsmi pc, r4, r8, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c0cea86 │ │ │ │ - b 0x3ba4c0 │ │ │ │ - b 0xfe1a9f0c │ │ │ │ + b 0x3ba400 │ │ │ │ + b 0xfe1a9e4c │ │ │ │ andvs r0, ip, r6, lsl #8 │ │ │ │ @ instruction: 0xb115d1da │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldclt 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [lr], -r5, lsl #1 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ - bleq 0x4e5348 │ │ │ │ + bleq 0x4e5288 │ │ │ │ andls r3, r3, r1, lsl #26 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [lr], #-996 @ 0xfffffc1c │ │ │ │ ldrtmi r2, [r1], -r0, lsl #14 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf9152640 │ │ │ │ ldrtmi sl, [r2], -r1, lsl #30 │ │ │ │ svcls 0x0001f91e │ │ │ │ @ instruction: 0xf000463b │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ - blx 0xff32bf5e │ │ │ │ + blx 0xff32be9e │ │ │ │ ldrmi r2, [r1], r9, lsl #7 │ │ │ │ stmib sp, {r1, r3, r4, r7, r9, sl, lr}^ │ │ │ │ ldmibeq r2, {r9, fp, ip, pc}^ │ │ │ │ - b 0x114fb70 │ │ │ │ + b 0x114fab0 │ │ │ │ @ instruction: 0xf1a26243 │ │ │ │ - b 0x16eb574 │ │ │ │ + b 0x16eb4b4 │ │ │ │ sbcslt r1, r2, #3719168 @ 0x38c000 │ │ │ │ strtmi fp, [r4], r4, lsl #30 │ │ │ │ tstlt r4, pc, ror r2 │ │ │ │ tstcc r1, sl │ │ │ │ stmdaeq ip, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, sl, r9, asr r5 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - bls 0x19cfa4 │ │ │ │ + bls 0x19cee4 │ │ │ │ @ instruction: 0xf8c22301 │ │ │ │ stmdals r3, {r5, r6, r7, r9, sl, fp, ip, sp} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f94ff0 │ │ │ │ svclt 0x0000bbf1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ @ instruction: 0x461d4692 │ │ │ │ - blvc 0xfe4e68ec │ │ │ │ - bleq 0xda5acc │ │ │ │ + blvs 0xff8e682c │ │ │ │ + bleq 0xda5a0c │ │ │ │ strcs r9, [r0, -r3] │ │ │ │ stc2 7, cr15, [r2], #-996 @ 0xfffffc1c │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ @ instruction: 0xf1aa1ea1 │ │ │ │ @ instruction: 0xf44f0c02 │ │ │ │ @ instruction: 0xf10a4480 │ │ │ │ strcs r0, [r0, #-2574] @ 0xfffff5f2 │ │ │ │ svchi 0x0002f83c │ │ │ │ @ instruction: 0xf83e4622 │ │ │ │ strtmi r9, [fp], -r2, lsl #30 │ │ │ │ - blx 0xff2f27fa │ │ │ │ + blx 0xff2f273a │ │ │ │ ldrmi r2, [r0], r8, lsl #7 │ │ │ │ stmib sp, {r0, r3, r4, r7, r9, sl, lr}^ │ │ │ │ - bleq 0xff54b404 │ │ │ │ - b 0x114fc0c │ │ │ │ - blx 0x879918 │ │ │ │ + bleq 0xff54b344 │ │ │ │ + b 0x114fb4c │ │ │ │ + blx 0x879858 │ │ │ │ @ instruction: 0xf5a2f882 │ │ │ │ - b 0x1539814 │ │ │ │ + b 0x1539754 │ │ │ │ sbclt r3, r2, #805306382 @ 0x3000000e │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf6470601 │ │ │ │ teqmi r7, #16711680 @ 0xff0000 │ │ │ │ eorscs pc, r2, fp, asr r8 @ │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - b 0x97a784 │ │ │ │ - b 0x2a9c40 │ │ │ │ - b 0x116b044 │ │ │ │ + b 0x97a6c4 │ │ │ │ + b 0x2a9b80 │ │ │ │ + b 0x116af84 │ │ │ │ @ instruction: 0xf8a10808 │ │ │ │ bicsle r8, r1, r0 │ │ │ │ - bls 0x1954c4 │ │ │ │ + bls 0x195404 │ │ │ │ @ instruction: 0xf8c22301 │ │ │ │ stmdals r3, {r5, r6, r7, r9, sl, fp, ip, sp} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f94ff0 │ │ │ │ svclt 0x0000bb99 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ - bvc 0xfe4e699c │ │ │ │ - beq 0xda5b7c │ │ │ │ + bvs 0xff8e68dc │ │ │ │ + beq 0xda5abc │ │ │ │ strcs r9, [r0, -r1] │ │ │ │ - blx 0xff36706a │ │ │ │ + blx 0xff366faa │ │ │ │ stmibmi r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcne 0x00331f21 │ │ │ │ @ instruction: 0xf1051f2c │ │ │ │ @ instruction: 0xf04f020c │ │ │ │ @ instruction: 0xf8544b00 │ │ │ │ @ instruction: 0xf04f5f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ strbmi r6, [r6], r4, lsl #30 │ │ │ │ - blx 0xff23abda │ │ │ │ + blx 0xff23ab1a │ │ │ │ sbclt ip, r6, #5, 28 @ 0x50 │ │ │ │ ldrbvc lr, [ip, #2639] @ 0xa4f │ │ │ │ eorsgt pc, r6, sl, asr r8 @ │ │ │ │ strbeq lr, [lr, #-2629] @ 0xfffff5bb │ │ │ │ vfmsvc.f32 s29, s28, s30 │ │ │ │ svclt 0x000845c6 │ │ │ │ @ instruction: 0xf851455d │ │ │ │ svclt 0x00046f04 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - b 0x12792a8 │ │ │ │ - b 0x1eacf8 │ │ │ │ + b 0x12791e8 │ │ │ │ + b 0x1eac38 │ │ │ │ vabal.u8 q8, d0, d12 │ │ │ │ rsbsmi r1, r5, pc │ │ │ │ mulvs sp, r4, r2 │ │ │ │ @ instruction: 0xb11fd1d7 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0x12e70e0 │ │ │ │ + bllt 0x12e7020 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ - blx 0xfe0e70fe │ │ │ │ + blx 0xfe0e703e │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ @ instruction: 0xf1043d01 │ │ │ │ @ instruction: 0xf1013eff │ │ │ │ ssatmi r0, #25, r0, lsl #18 │ │ │ │ svccs 0x0001f81e │ │ │ │ streq pc, [r1], #-0 │ │ │ │ svccc 0x0001f815 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bl 0x12af3a8 │ │ │ │ + bl 0x12af2e8 │ │ │ │ @ instruction: 0xf5b30208 │ │ │ │ @ instruction: 0xf1727f80 │ │ │ │ sbcslt r0, fp, #0, 4 │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ strdlt r2, [r4, -pc] │ │ │ │ tstcc r1, fp │ │ │ │ streq lr, [ip, -r7, asr #20] │ │ │ │ @@ -156569,36 +156521,36 @@ │ │ │ │ svclt 0x0000bb0d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ - blx 0x11e7176 │ │ │ │ + blx 0x11e70b6 │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ @ instruction: 0xf1a72500 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - @ instruction: 0xf2c07890 │ │ │ │ + vmul.i d22, d16, d0[4] │ │ │ │ stccc 8, cr0, [r2], {51} @ 0x33 │ │ │ │ strtmi r3, [sl], -lr, lsl #14 │ │ │ │ svcne 0x0002f83e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svccc 0x0002f834 │ │ │ │ - beq 0xe52f4 │ │ │ │ + beq 0xe5234 │ │ │ │ @ instruction: 0xf858185b │ │ │ │ - bl 0x114d2a4 │ │ │ │ + bl 0x114d1e4 │ │ │ │ @ instruction: 0xf5b30102 │ │ │ │ @ instruction: 0xf1713f80 │ │ │ │ @ instruction: 0xf83c0100 │ │ │ │ svclt 0x00b21f02 │ │ │ │ @ instruction: 0xf000b29b │ │ │ │ @ instruction: 0xf64f0a01 │ │ │ │ - b 0x9061d8 │ │ │ │ - b 0x169604 │ │ │ │ - b 0x11e9e08 │ │ │ │ + b 0x906118 │ │ │ │ + b 0x169544 │ │ │ │ + b 0x11e9d48 │ │ │ │ movwmi r0, #46346 @ 0xb50a │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8ac4577 │ │ │ │ bicsle r3, r9, r0 │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @@ -156606,34 +156558,34 @@ │ │ │ │ svclt 0x0000bac3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4606461f │ │ │ │ - blx 0xfff67208 │ │ │ │ + blx 0xfff67148 │ │ │ │ strcs r1, [r0, #-3881] @ 0xfffff0d7 │ │ │ │ @ instruction: 0xf1a41f3b │ │ │ │ @ instruction: 0xf6490c04 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ strtmi r0, [lr], ip, lsl #4 │ │ │ │ svchi 0x0004f85c │ │ │ │ - beq 0xe5380 │ │ │ │ + beq 0xe52c0 │ │ │ │ svcmi 0x0004f853 │ │ │ │ streq lr, [r8], #-2836 @ 0xfffff4ec │ │ │ │ stmdaeq lr, {r1, r2, r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf000d003 │ │ │ │ @ instruction: 0xf04f0a01 │ │ │ │ - blx 0x187665c │ │ │ │ + blx 0x187659c │ │ │ │ @ instruction: 0xf851f880 │ │ │ │ - b 0x1210e78 │ │ │ │ + b 0x1210db8 │ │ │ │ vabal.u8 q8, d0, d10 │ │ │ │ - b 0xfe2ed2ac │ │ │ │ + b 0xfe2ed1ec │ │ │ │ strbmi r0, [r2, #-1028]! @ 0xfffffbfc │ │ │ │ eorshi pc, r8, r7, asr r8 @ │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, fp, ip │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ @@ -156643,26 +156595,26 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfece729c │ │ │ │ + blx 0xfece71dc │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf91e2700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf9160401 │ │ │ │ @ instruction: 0xf04faf01 │ │ │ │ - bl 0x72c2d4 │ │ │ │ - b 0x1469ae4 │ │ │ │ - bl 0x1186268 │ │ │ │ - bcs 0xfe0c6288 │ │ │ │ - beq 0xe58b0 │ │ │ │ + bl 0x72c214 │ │ │ │ + b 0x1469a24 │ │ │ │ + bl 0x11861a8 │ │ │ │ + bcs 0xfe0c61c8 │ │ │ │ + beq 0xe57f0 │ │ │ │ @ instruction: 0xf982fa5f │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ addcc sp, r0, #8, 20 @ 0x8000 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ @@ -156679,60 +156631,60 @@ │ │ │ │ svclt 0x0000ba31 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0x1ae732c │ │ │ │ + blx 0x1ae726c │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf1a61ea9 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ ands r2, ip, r0, lsl #10 │ │ │ │ svcmi 0x0000f512 │ │ │ │ @ instruction: 0xf173b292 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svccc 0x0002f831 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x989470 │ │ │ │ - b 0x129fb0 │ │ │ │ - b 0x1129bb4 │ │ │ │ + b 0x9893b0 │ │ │ │ + b 0x129ef0 │ │ │ │ + b 0x1129af4 │ │ │ │ andhi r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf93cd015 │ │ │ │ @ instruction: 0xf04f3f02 │ │ │ │ @ instruction: 0xf93e0800 │ │ │ │ - bl 0x710fb0 │ │ │ │ - b 0x1469bb8 │ │ │ │ - bl 0x118633c │ │ │ │ + bl 0x710ef0 │ │ │ │ + b 0x1469af8 │ │ │ │ + bl 0x118627c │ │ │ │ @ instruction: 0xf5b273e9 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - blle 0xff4eb7bc │ │ │ │ + blle 0xff4eb6fc │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xb115e7d6 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt sl, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0x5673d8 │ │ │ │ + blx 0x567318 │ │ │ │ @ instruction: 0xf6491f31 │ │ │ │ - @ instruction: 0xf2c07e90 │ │ │ │ + vqrdmlah.s d22, d16, d0[4] │ │ │ │ svcne 0x003b0e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2600 │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ strbne r9, [r7, r4, lsl #30]! │ │ │ │ @@ -156742,17 +156694,17 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b4da23 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00bc37ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ - b 0x1251054 │ │ │ │ + b 0x1250f94 │ │ │ │ vrsubhn.i16 d16, q0, q4 │ │ │ │ - b 0xfe1ad488 │ │ │ │ + b 0xfe1ad3c8 │ │ │ │ strbmi r0, [r2, #-1033]! @ 0xfffffbf7 │ │ │ │ eorsvc pc, r7, lr, asr r8 @ │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r4, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ @@ -156771,15 +156723,15 @@ │ │ │ │ @ instruction: 0xf9bef7f9 │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf81e2700 │ │ │ │ @ instruction: 0xf04f2f01 │ │ │ │ @ instruction: 0xf8160c00 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ - bne 0xfe76a4bc │ │ │ │ + bne 0xfe76a3fc │ │ │ │ andeq lr, r2, #100352 @ 0x18800 │ │ │ │ sbcslt r4, fp, #411041792 @ 0x18800000 │ │ │ │ @ instruction: 0x4663bfbc │ │ │ │ smlatblt r4, r4, r6, r4 │ │ │ │ tstcc r1, fp │ │ │ │ streq lr, [ip, -r7, asr #20] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @@ -156795,29 +156747,29 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf988f7f9 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf1a61ea9 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf83c2500 │ │ │ │ - blx 0x187912c │ │ │ │ + blx 0x187906c │ │ │ │ @ instruction: 0xf83ef880 │ │ │ │ @ instruction: 0xf04f2f02 │ │ │ │ - bne 0xfe76b930 │ │ │ │ + bne 0xfe76b870 │ │ │ │ eorshi pc, r8, r7, asr r8 @ │ │ │ │ andeq lr, r2, #100352 @ 0x18800 │ │ │ │ svclt 0x00a8454a │ │ │ │ @ instruction: 0xf831b29a │ │ │ │ svclt 0x00bc3f02 │ │ │ │ @ instruction: 0xf0002200 │ │ │ │ - b 0x96b950 │ │ │ │ - b 0x12a170 │ │ │ │ + b 0x96b890 │ │ │ │ + b 0x12a0b0 │ │ │ │ tstmi r3, #8, 4 @ 0x80000000 │ │ │ │ streq lr, [r9, #-2629] @ 0xfffff5bb │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ @ instruction: 0xb115d1dd │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ @@ -156827,33 +156779,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf944f7f9 │ │ │ │ @ instruction: 0xf6491f31 │ │ │ │ - @ instruction: 0xf2c07e90 │ │ │ │ + vqrdmlah.s d22, d16, d0[4] │ │ │ │ svcne 0x003b0e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2600 │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ @ instruction: 0xf8530900 │ │ │ │ @ instruction: 0xf8517f04 │ │ │ │ - blne 0xff9cd1c8 │ │ │ │ + blne 0xff9cd108 │ │ │ │ streq lr, [r7, -r7, ror #22] │ │ │ │ sbclt r4, r7, #331350016 @ 0x13c00000 │ │ │ │ strcs fp, [r0], #-4028 @ 0xfffff044 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ streq lr, [r4], #-2696 @ 0xfffff578 │ │ │ │ streq lr, [r9], -r6, asr #20 │ │ │ │ eorsvc pc, r7, lr, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0x1bab64 │ │ │ │ - b 0xfe1aa5fc │ │ │ │ + b 0x1baaa4 │ │ │ │ + b 0xfe1aa53c │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1df │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmialt sl, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -156866,19 +156818,19 @@ │ │ │ │ @ instruction: 0xf900f7f9 │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf9162700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf91e0401 │ │ │ │ @ instruction: 0xf04faf01 │ │ │ │ - bl 0xfed6c634 │ │ │ │ - b 0x1469e60 │ │ │ │ - bl 0x19865c8 │ │ │ │ - bcs 0xfe0c65e8 │ │ │ │ - beq 0xe5c10 │ │ │ │ + bl 0xfed6c574 │ │ │ │ + b 0x1469da0 │ │ │ │ + bl 0x1986508 │ │ │ │ + bcs 0xfe0c6528 │ │ │ │ + beq 0xe5b50 │ │ │ │ @ instruction: 0xf982fa5f │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ addcc sp, r0, #8, 20 @ 0x8000 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ @@ -156899,40 +156851,40 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf8b8f7f9 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf1a61ea9 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ ands r2, ip, r0, lsl #10 │ │ │ │ svcmi 0x0000f512 │ │ │ │ @ instruction: 0xf173b292 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svccc 0x0002f831 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x9897d0 │ │ │ │ - b 0x12a310 │ │ │ │ - b 0x1129f14 │ │ │ │ + b 0x989710 │ │ │ │ + b 0x12a250 │ │ │ │ + b 0x1129e54 │ │ │ │ andhi r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf93cd015 │ │ │ │ @ instruction: 0xf04f3f02 │ │ │ │ @ instruction: 0xf93e0800 │ │ │ │ - bl 0xfed91310 │ │ │ │ - b 0x1469f30 │ │ │ │ - bl 0x198669c │ │ │ │ + bl 0xfed91250 │ │ │ │ + b 0x1469e70 │ │ │ │ + bl 0x19865dc │ │ │ │ @ instruction: 0xf5b273e9 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - blle 0xff4ebb1c │ │ │ │ + blle 0xff4eba5c │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xb115e7d6 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt sl!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -156940,15 +156892,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf862f7f9 │ │ │ │ @ instruction: 0xf6491f31 │ │ │ │ - @ instruction: 0xf2c07e90 │ │ │ │ + vqrdmlah.s d22, d16, d0[4] │ │ │ │ svcne 0x003b0e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2600 │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ strbne r9, [r7, r4, lsl #30]! │ │ │ │ @@ -156958,68 +156910,68 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b4da23 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00bc37ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ - b 0x12513b4 │ │ │ │ + b 0x12512f4 │ │ │ │ vrsubhn.i16 d16, q0, q4 │ │ │ │ - b 0xfe1ad7e8 │ │ │ │ + b 0xfe1ad728 │ │ │ │ strbmi r0, [r2, #-1033]! @ 0xfffffbf7 │ │ │ │ eorsvc pc, r7, lr, asr r8 @ │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r4, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ @ instruction: 0xf000bfdd │ │ │ │ @ instruction: 0xf06f0801 │ │ │ │ ldrb r4, [pc, r0, lsl #8] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec009e4 │ │ │ │ + bl 0xfec00924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @ instruction: 0xf106f811 │ │ │ │ @ instruction: 0xf1053eff │ │ │ │ @ instruction: 0x46393cff │ │ │ │ ldreq pc, [r0], -r7, lsl #2 │ │ │ │ @ instruction: 0xf91c2500 │ │ │ │ @ instruction: 0xf91e3f01 │ │ │ │ - ldclne 15, cr2, [pc, #4] @ 0xa9814 │ │ │ │ + ldclne 15, cr2, [pc, #4] @ 0xa9754 │ │ │ │ bfine sp, r7, (invalid: 20:19) │ │ │ │ streq pc, [r1, -r0] │ │ │ │ sbcslt r2, fp, #0, 4 │ │ │ │ andvc fp, fp, r7, lsl #2 │ │ │ │ tstcc r1, sl, lsr #6 │ │ │ │ streq pc, [r1, #-2] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, lr, lsl #5 │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f840f8 │ │ │ │ - blcs 0xd96d8 │ │ │ │ - blcs 0x2a0498 │ │ │ │ - blx 0x1608b4 │ │ │ │ + blcs 0xd9618 │ │ │ │ + blcs 0x2a03d8 │ │ │ │ + blx 0x1607f4 │ │ │ │ subslt pc, pc, #201326592 @ 0xc000000 │ │ │ │ svclt 0x000242bb │ │ │ │ andcs fp, r0, #-1342177267 @ 0xb000000d │ │ │ │ streq pc, [r1, -r0] │ │ │ │ bicsmi sp, r3, #222 @ 0xde │ │ │ │ andeq pc, r1, #0 │ │ │ │ svceq 0x00db4617 │ │ │ │ orreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ @ instruction: 0xe7d5b2db │ │ │ │ @ instruction: 0xf000425b │ │ │ │ - blx 0x112b47c │ │ │ │ + blx 0x112b3bc │ │ │ │ andcs pc, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xe7cdb2db │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ @ instruction: 0xf0004613 │ │ │ │ strb r0, [r7, r1, lsl #14] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -157028,35 +156980,35 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7f83d02 │ │ │ │ @ instruction: 0xf04fffb7 │ │ │ │ @ instruction: 0xf1a70800 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ bfine lr, r8, #0, #26 │ │ │ │ addlt r2, r9, #0, 6 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svccs 0x0002f83c │ │ │ │ movweq lr, #14920 @ 0x3a48 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ stmdaeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf85745b6 │ │ │ │ - b 0x94d9c8 │ │ │ │ - b 0xea50c │ │ │ │ - b 0x1169d10 │ │ │ │ + b 0x94d908 │ │ │ │ + b 0xea44c │ │ │ │ + b 0x1169c50 │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ eorle r3, r4, r0 │ │ │ │ svccs 0x0002f915 │ │ │ │ svccc 0x0002f93e │ │ │ │ svceq 0x000ff112 │ │ │ │ - bcs 0xe0880 │ │ │ │ - bcs 0x4a054c │ │ │ │ - blx 0x1a0960 │ │ │ │ + bcs 0xe07c0 │ │ │ │ + bcs 0x4a048c │ │ │ │ + blx 0x1a08a0 │ │ │ │ andslt pc, r1, #536870912 @ 0x20000000 │ │ │ │ svclt 0x0004428a │ │ │ │ movwcs fp, #657 @ 0x291 │ │ │ │ bicsmi sp, fp, #214 @ 0xd6 │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ addslt r4, r9, #0, 6 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @@ -157075,42 +157027,42 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4614 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xff54f7f8 │ │ │ │ @ instruction: 0xf6491f3b │ │ │ │ - @ instruction: 0xf2c07e90 │ │ │ │ + vqrdmlah.s d22, d16, d0[4] │ │ │ │ svcne 0x00290e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2700 │ │ │ │ @ instruction: 0xf9135f04 │ │ │ │ @ instruction: 0xf1188f04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ strcs r1, [r0, #-2028] @ 0xfffff814 │ │ │ │ @ instruction: 0xf1b8db13 │ │ │ │ - blle 0xbed5a0 │ │ │ │ + blle 0xbed4e0 │ │ │ │ svceq 0x001ff1b8 │ │ │ │ - blx 0x220a68 │ │ │ │ - blx 0x11e69cc │ │ │ │ + blx 0x2209a8 │ │ │ │ + blx 0x11e690c │ │ │ │ strbmi pc, [r5, #-2056] @ 0xfffff7f8 @ │ │ │ │ strcs fp, [r0, #-3848] @ 0xfffff0f8 │ │ │ │ mvnmi sp, #5 │ │ │ │ @ instruction: 0xf1c50fed │ │ │ │ @ instruction: 0xf0004400 │ │ │ │ - blx 0x186adc8 │ │ │ │ + blx 0x186ad08 │ │ │ │ @ instruction: 0xf851f980 │ │ │ │ teqmi sp, #4, 30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ streq lr, [r4], #-2696 @ 0xfffff578 │ │ │ │ eorspl pc, r9, lr, asr r8 @ │ │ │ │ - b 0x1baf68 │ │ │ │ - b 0xfe1aa9f8 │ │ │ │ + b 0x1baea8 │ │ │ │ + b 0xfe1aa938 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ tstlt r7, sp, asr #3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrlt 7, 6, pc, cr8, cr8, {7} @ │ │ │ │ stmdaeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @@ -157122,23 +157074,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ pkhbtmi r4, r0, sp, lsl #12 │ │ │ │ @ instruction: 0xf7f83d01 │ │ │ │ @ instruction: 0x4639fef5 │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa9a4c │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa998c │ │ │ │ @ instruction: 0x26003710 │ │ │ │ svccc 0x0001f915 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blle 0x9b11ac │ │ │ │ + blle 0x9b10ec │ │ │ │ mulcs r0, ip, r8 │ │ │ │ - blle 0xa3464c │ │ │ │ + blle 0xa3458c │ │ │ │ @ instruction: 0xdc2d2b07 │ │ │ │ - bcs 0x79cbc │ │ │ │ + bcs 0x79bfc │ │ │ │ sbcslt fp, r3, #632 @ 0x278 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ streq pc, [r1], #-0 │ │ │ │ @ instruction: 0xf000d903 │ │ │ │ mvnscs r0, #16777216 @ 0x1000000 │ │ │ │ smlatblt r4, r6, r6, r4 │ │ │ │ tstcc r1, fp │ │ │ │ @@ -157166,43 +157118,43 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ mcr2 7, 5, pc, cr0, cr8, {7} @ │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf6491ea9 │ │ │ │ - @ instruction: 0xf2c07690 │ │ │ │ + vmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ eor r2, r3, r0, lsl #4 │ │ │ │ - blcs 0xcbb30 │ │ │ │ - blcs 0x4a079c │ │ │ │ + blcs 0xcba70 │ │ │ │ + blcs 0x4a06dc │ │ │ │ addsmi sp, pc, lr, lsr #24 │ │ │ │ svccc 0x0080f5b7 │ │ │ │ - blx 0x8997f4 │ │ │ │ + blx 0x899734 │ │ │ │ strcs pc, [r0, -r7, lsl #19] │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0701 │ │ │ │ - blx 0x1888310 │ │ │ │ + blx 0x1888250 │ │ │ │ @ instruction: 0xf83cf880 │ │ │ │ teqmi sl, #2, 30 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85642a9 │ │ │ │ - b 0x985c08 │ │ │ │ - b 0x2ea748 │ │ │ │ - b 0x116b74c │ │ │ │ + b 0x985b48 │ │ │ │ + b 0x2ea688 │ │ │ │ + b 0x116b68c │ │ │ │ @ instruction: 0xf8ac0307 │ │ │ │ andsle r3, r3, r0 │ │ │ │ svccc 0x0002f91e │ │ │ │ @ instruction: 0xf1133102 │ │ │ │ - ble 0xff5ed780 │ │ │ │ + ble 0xff5ed6c0 │ │ │ │ ldrtmi r2, [r9], r0, lsl #14 │ │ │ │ subsmi lr, fp, #59506688 @ 0x38c0000 │ │ │ │ vpmax.u8 d15, d3, d23 │ │ │ │ - blx 0x873754 │ │ │ │ + blx 0x873694 │ │ │ │ ldrb pc, [ip, r3, lsl #19] @ │ │ │ │ svccs 0x000046b9 │ │ │ │ @ instruction: 0xe7d8d1d5 │ │ │ │ movwcs fp, #4370 @ 0x1112 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ @@ -157211,39 +157163,39 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ mcr2 7, 2, pc, cr4, cr8, {7} @ │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf9132600 │ │ │ │ @ instruction: 0xf10ecf04 │ │ │ │ @ instruction: 0xf11c0e04 │ │ │ │ - blle 0xbed830 │ │ │ │ + blle 0xbed770 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ ldcle 15, cr0, [r0], #-124 @ 0xffffff84 │ │ │ │ @ instruction: 0xf80cfa04 │ │ │ │ stc2 10, cr15, [ip], {40} @ 0x28 @ │ │ │ │ eorle r4, lr, r4, ror #10 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xa9bd8 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xa9b18 @ │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574572 │ │ │ │ - b 0xfe1d9ce0 │ │ │ │ - b 0x1aac14 │ │ │ │ - b 0xfe1aac28 │ │ │ │ + b 0xfe1d9c20 │ │ │ │ + b 0x1aab54 │ │ │ │ + b 0xfe1aab68 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1d3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldclt 7, cr15, [lr, #992]! @ 0x3e0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -157259,23 +157211,23 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ pkhbtmi r4, r0, sp, lsl #12 │ │ │ │ stc2l 7, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa9c70 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa9bb0 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr5, {0} │ │ │ │ @ instruction: 0xf1074639 │ │ │ │ @ instruction: 0x26000510 │ │ │ │ svccs 0x0001f91e │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blle 0xb313bc │ │ │ │ + blle 0xb312fc │ │ │ │ mulcc r0, ip, r9 │ │ │ │ - blle 0xb74478 │ │ │ │ + blle 0xb743b8 │ │ │ │ @ instruction: 0xdc352a07 │ │ │ │ vpmax.s8 d15, d2, d3 │ │ │ │ adcsmi fp, sl, #1879048197 @ 0x70000005 │ │ │ │ sbcslt fp, r2, #2, 30 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ andle r0, r7, r1, lsl #8 │ │ │ │ @ instruction: 0xf00043da │ │ │ │ @@ -157291,15 +157243,15 @@ │ │ │ │ cdpcc 8, 14, cr15, cr0, cr8, {6} │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f841f0 │ │ │ │ andcs fp, r0, #6336 @ 0x18c0 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ @ instruction: 0xe7e74613 │ │ │ │ @ instruction: 0xf00043d2 │ │ │ │ - blx 0x116acdc │ │ │ │ + blx 0x116ac1c │ │ │ │ movwcs pc, #514 @ 0x202 @ │ │ │ │ streq pc, [r1, -r2] │ │ │ │ rsbeq lr, r2, #7168 @ 0x1c00 │ │ │ │ @ instruction: 0xe7dbb2d2 │ │ │ │ bicsle r2, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf000461a │ │ │ │ ldrb r0, [r5, r1, lsl #8] │ │ │ │ @@ -157310,44 +157262,44 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7f83d02 │ │ │ │ @ instruction: 0xf04ffd83 │ │ │ │ @ instruction: 0xf1a70800 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ - blcs 0x4a1dc4 │ │ │ │ - blx 0x120e20 │ │ │ │ + blcs 0x4a1d04 │ │ │ │ + blx 0x120d60 │ │ │ │ andslt pc, sl, #201326592 @ 0xc000000 │ │ │ │ svclt 0x00044293 │ │ │ │ @ instruction: 0x2100b29b │ │ │ │ bicmi sp, fp, #6 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ addslt r4, fp, #0, 6 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ tsteq r1, r8, asr #20 │ │ │ │ svccs 0x0002f83e │ │ │ │ stmdaeq r1, {r0, ip, sp, lr, pc} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x92de4c │ │ │ │ - b 0x16a570 │ │ │ │ - b 0x116a974 │ │ │ │ + b 0x92dd8c │ │ │ │ + b 0x16a4b0 │ │ │ │ + b 0x116a8b4 │ │ │ │ @ instruction: 0xf8ae0302 │ │ │ │ andsle r3, fp, r0 │ │ │ │ svccc 0x0002f915 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ svceq 0x000ff113 │ │ │ │ movwcs fp, #4028 @ 0xfbc │ │ │ │ - blle 0xff87b5f0 │ │ │ │ + blle 0xff87b530 │ │ │ │ @ instruction: 0x1000f9bc │ │ │ │ - ble 0xff334994 │ │ │ │ - blx 0x10fad04 │ │ │ │ + ble 0xff3348d4 │ │ │ │ + blx 0x10fac44 │ │ │ │ tstpcs r0, r3, lsl #6 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #3 │ │ │ │ cmneq r3, #2048 @ 0x800 │ │ │ │ bfi fp, fp, #5, #13 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ strb sp, [sp, r7, asr #3] │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @@ -157360,24 +157312,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [sl, #-992] @ 0xfffffc20 │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf9132600 │ │ │ │ @ instruction: 0xf10e8f04 │ │ │ │ @ instruction: 0xf1180e04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blle 0x67b7a0 │ │ │ │ + blle 0x67b6e0 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf1b8db2f │ │ │ │ ldcle 15, cr0, [r6], #-124 @ 0xffffff84 │ │ │ │ stc2 10, cr15, [r8], {4} @ │ │ │ │ @ instruction: 0xf808fa4c │ │ │ │ svclt 0x00084544 │ │ │ │ @@ -157386,49 +157338,49 @@ │ │ │ │ streq pc, [r1], #-0 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stcmi 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ vbic.i32 d20, #33792 @ 0x00008400 │ │ │ │ @ instruction: 0xf004100f │ │ │ │ - b 0xfe2ab658 │ │ │ │ + b 0xfe2ab598 │ │ │ │ @ instruction: 0xf857040c │ │ │ │ ldrbmi ip, [r2, #-57]! @ 0xffffffc7 │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicle r6, r8, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ - b 0x1c990a0 │ │ │ │ - blx 0x11abea0 │ │ │ │ + b 0x1c98fe0 │ │ │ │ + blx 0x11abde0 │ │ │ │ strcs pc, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ stceq 0, cr15, [r1], {8} │ │ │ │ @ instruction: 0x0c68eb0c │ │ │ │ ssatmi lr, #5, r8, asr #15 │ │ │ │ bicle r2, sp, r0, lsl #24 │ │ │ │ svclt 0x0000e7d4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ ldc2 7, cr15, [r2], #992 @ 0x3e0 │ │ │ │ @ instruction: 0x46391e72 │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xa9ecc │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xa9e0c │ │ │ │ cdpeq 1, 1, cr15, cr0, cr7, {0} │ │ │ │ @ instruction: 0xf91c2600 │ │ │ │ andcc r3, r1, #1, 30 │ │ │ │ svceq 0x0008f113 │ │ │ │ ldmdavc r4, {r0, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ - blle 0x974ad4 │ │ │ │ + blle 0x974a14 │ │ │ │ @ instruction: 0xdc2c2b07 │ │ │ │ - ldclcs 0, cr4, [pc], #624 @ 0xaa14c │ │ │ │ + ldclcs 0, cr4, [pc], #624 @ 0xaa08c │ │ │ │ rsclt fp, r3, #632 @ 0x278 │ │ │ │ @ instruction: 0xf0002700 │ │ │ │ stmdble r3, {r0, r8, sl} │ │ │ │ streq pc, [r1, #-0] │ │ │ │ @ instruction: 0x462f23ff │ │ │ │ andvc fp, fp, r5, lsl #2 │ │ │ │ teqmi lr, #1073741824 @ 0x40000000 │ │ │ │ @@ -157440,15 +157392,15 @@ │ │ │ │ @ instruction: 0xf7f841f0 │ │ │ │ smladxcs r0, sp, ip, fp │ │ │ │ streq pc, [r1, #-0] │ │ │ │ @ instruction: 0xe7e9463b │ │ │ │ @ instruction: 0x270043db │ │ │ │ streq pc, [r1, #-0] │ │ │ │ @ instruction: 0xf00440dc │ │ │ │ - bl 0x16ab30 │ │ │ │ + bl 0x16aa70 │ │ │ │ sbcslt r0, fp, #84, 6 @ 0x50000001 │ │ │ │ stccs 7, cr14, [r0], {222} @ 0xde │ │ │ │ @ instruction: 0x4627d1d8 │ │ │ │ streq pc, [r1, #-0] │ │ │ │ ldrb r4, [r7, r3, lsr #12] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -157456,90 +157408,90 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ mrrc2 7, 15, pc, lr, cr8 @ │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ @ instruction: 0xf6491eb1 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ eor r2, r3, r0, lsl #10 │ │ │ │ - blcs 0xcbfa0 │ │ │ │ - blcs 0x4a0c20 │ │ │ │ + blcs 0xcbee0 │ │ │ │ + blcs 0x4a0b60 │ │ │ │ addsmi sp, sl, r1, lsr ip │ │ │ │ svccc 0x0080f5b2 │ │ │ │ - blx 0x899c78 │ │ │ │ + blx 0x899bb8 │ │ │ │ andcs pc, r0, #2129920 @ 0x208000 │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0201 │ │ │ │ - blx 0x1888794 │ │ │ │ + blx 0x18886d4 │ │ │ │ @ instruction: 0xf83cf880 │ │ │ │ tstmi r5, #2, 30 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf857428e │ │ │ │ - b 0x97208c │ │ │ │ - b 0x2eabb8 │ │ │ │ - b 0x116a7bc │ │ │ │ + b 0x971fcc │ │ │ │ + b 0x2eaaf8 │ │ │ │ + b 0x116a6fc │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ andsle r3, r6, r0 │ │ │ │ svccc 0x0002f91e │ │ │ │ @ instruction: 0xf1133102 │ │ │ │ - ble 0xff5edc08 │ │ │ │ + ble 0xff5edb48 │ │ │ │ ldrmi r2, [r1], r0, lsl #4 │ │ │ │ bicsmi lr, fp, #59506688 @ 0x38c0000 │ │ │ │ @ instruction: 0xf00240da │ │ │ │ - bl 0x2ec3dc │ │ │ │ + bl 0x2ec31c │ │ │ │ andcs r0, r0, #1343488 @ 0x148000 │ │ │ │ @ instruction: 0xf989fa1f │ │ │ │ @ instruction: 0x4691e7d9 │ │ │ │ bicsle r2, r2, r0, lsl #20 │ │ │ │ @ instruction: 0xb115e7d5 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff2e7fdc │ │ │ │ + bllt 0xff2e7f1c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ stc2 7, cr15, [r0], {248} @ 0xf8 │ │ │ │ svcne 0x00311f3b │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf9132600 │ │ │ │ @ instruction: 0xf10ecf04 │ │ │ │ @ instruction: 0xf11c0e04 │ │ │ │ - blle 0xbedcbc │ │ │ │ + blle 0xbedbfc │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ ldcle 15, cr0, [r4], #-124 @ 0xffffff84 │ │ │ │ @ instruction: 0xf80cfa04 │ │ │ │ stc2 10, cr15, [ip], {40} @ 0x28 @ │ │ │ │ eorsle r4, r2, r4, ror #10 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xaa060 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xa9fa0 @ │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574572 │ │ │ │ - b 0xfe1da168 │ │ │ │ - b 0x1ab09c │ │ │ │ - b 0xfe1ab0b0 │ │ │ │ + b 0xfe1da0a8 │ │ │ │ + b 0x1aafdc │ │ │ │ + b 0xfe1aaff0 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1d3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1f68078 │ │ │ │ + bllt 0x1f67fb8 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrb r4, [pc, r4, asr #12] │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stc2 10, cr15, [ip], {36} @ 0x24 @ │ │ │ │ streq pc, [r1], #-12 │ │ │ │ ldrbeq lr, [ip], #-2820 @ 0xfffff4fc │ │ │ │ @@ -157549,48 +157501,48 @@ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7cc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [fp], r5, lsl #1 │ │ │ │ - blcc 0xa650c │ │ │ │ + blcc 0xa644c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [r7], -r1, lsl #13 │ │ │ │ @ instruction: 0xf7f8461e │ │ │ │ @ instruction: 0xf8cdfb95 │ │ │ │ strbmi r9, [r4], ip │ │ │ │ stmib sp, {r0, r3, r4, r6, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf00c4500 │ │ │ │ cps #1 │ │ │ │ stmdbcs r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf997d139 │ │ │ │ @ instruction: 0xf0002001 │ │ │ │ @ instruction: 0xf9960e01 │ │ │ │ @ instruction: 0xf9973001 │ │ │ │ @ instruction: 0xf996b000 │ │ │ │ - blx 0xfe15211e │ │ │ │ + blx 0xfe15205e │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff372d2a │ │ │ │ + blx 0xff372c6a │ │ │ │ ldmne r4, {r1, r3, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf5b4415b │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ @ instruction: 0xf3c40b00 │ │ │ │ svclt 0x00a42a07 │ │ │ │ @ instruction: 0xf04f4671 │ │ │ │ - ble 0x2ecb40 │ │ │ │ + ble 0x2eca80 │ │ │ │ svcmi 0x0000f514 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ ldrbtmi r0, [r1], -r0, lsl #21 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf809d001 │ │ │ │ - b 0x12d2194 │ │ │ │ + b 0x12d20d4 │ │ │ │ vmlal.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf00c004f │ │ │ │ strcc r0, [r1, -r1, lsl #2] │ │ │ │ @ instruction: 0xf10c3601 │ │ │ │ stmdbcs r0, {r0, sl, fp} │ │ │ │ vmla.i , q8, d1[1] │ │ │ │ strcc r0, [r1, -pc, asr #32] │ │ │ │ @@ -157598,62 +157550,62 @@ │ │ │ │ @ instruction: 0xd1b80f10 │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr9, {6} │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xffde8184 │ │ │ │ + blt 0xffde80c4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ umulllt r4, r3, r8, r6 │ │ │ │ strmi r4, [r3], pc, lsl #12 │ │ │ │ @ instruction: 0xf7f84616 │ │ │ │ strbmi pc, [r1], -fp, lsr #22 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ldmibvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmibvs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stmib sp, {r1, r2, r6, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf00e4500 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xad9e4 │ │ │ │ + blcs 0xad924 │ │ │ │ @ instruction: 0xf9b6d13f │ │ │ │ ldrmi sl, [ip], r2 │ │ │ │ @ instruction: 0x2002f9b1 │ │ │ │ - blx 0xfe34c2c2 │ │ │ │ + blx 0xfe34c202 │ │ │ │ @ instruction: 0xf8b13202 │ │ │ │ stmib sp, {sp, pc}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff1b2e02 │ │ │ │ - bl 0x53302c │ │ │ │ + blx 0xff1b2d42 │ │ │ │ + bl 0x532f6c │ │ │ │ cmpmi fp, r2, lsl #20 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ streq pc, [r0], #-371 @ 0xfffffe8d │ │ │ │ andsmi lr, sl, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470c01 │ │ │ │ - ble 0x2c6e1c │ │ │ │ + ble 0x2c6d5c │ │ │ │ svcmi 0x0000f1ba │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf44f0c01 │ │ │ │ - b 0x12baa34 │ │ │ │ - blx 0x186c268 │ │ │ │ + b 0x12ba974 │ │ │ │ + blx 0x186c1a8 │ │ │ │ ldmdahi fp!, {r7, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcc r2, r2, lsl #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r9, asr r8 @ │ │ │ │ movweq lr, #51747 @ 0xca23 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @ instruction: 0xf8274313 │ │ │ │ @ instruction: 0xf00e3b02 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xada64 │ │ │ │ + blcs 0xad9a4 │ │ │ │ vshr.u64 d29, d31, #64 │ │ │ │ strcc r0, [r2, -pc, lsl #1] │ │ │ │ tstcc r2, r2, lsl #12 │ │ │ │ svceq 0x0008f1be │ │ │ │ @ instruction: 0xf1b8d1b1 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8cb2301 │ │ │ │ @@ -157663,16 +157615,16 @@ │ │ │ │ svclt 0x0000ba81 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x460f461c │ │ │ │ - blvc 0xfe4e7bcc │ │ │ │ - bleq 0xda6dac │ │ │ │ + blvs 0xff8e7b0c │ │ │ │ + bleq 0xda6cec │ │ │ │ @ instruction: 0xf7f89001 │ │ │ │ @ instruction: 0x4632fab3 │ │ │ │ strtmi r2, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0x46344639 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr4, {0} │ │ │ │ @ instruction: 0xf1be3401 │ │ │ │ teqle r7, r0, lsl #30 │ │ │ │ @@ -157681,46 +157633,46 @@ │ │ │ │ ldmdavs pc, {r0, r2, r4, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0xac07fb85 │ │ │ │ stmdbeq sl, {r0, r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb58 │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #28 │ │ │ │ svceq 0x0000f1be │ │ │ │ - bl 0x71e7a0 │ │ │ │ - bl 0x17ac718 │ │ │ │ + bl 0x71e6e0 │ │ │ │ + bl 0x17ac658 │ │ │ │ svclt 0x00680c0c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @ instruction: 0xf1be46e0 │ │ │ │ @ instruction: 0xd1210f00 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorshi pc, lr, fp, asr r8 @ │ │ │ │ ldrd pc, [r0], -r1 │ │ │ │ @ instruction: 0x0c0eea8c │ │ │ │ @ instruction: 0x0c08ea0c │ │ │ │ @ instruction: 0x0c0eea8c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr4, {0} │ │ │ │ - blgt 0x1e8434 │ │ │ │ + blgt 0x1e8374 │ │ │ │ @ instruction: 0xf1be3401 │ │ │ │ sbcle r0, r7, r0, lsl #30 │ │ │ │ andle r2, ip, r4, lsl #24 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ andcc r3, r4, #4, 2 │ │ │ │ ldr r3, [r9, r4, lsl #6]! │ │ │ │ stmiavc r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stcmi 1, cr15, [r0], {8} │ │ │ │ @ instruction: 0xb11ee7d6 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x4e834c │ │ │ │ + blt 0x4e828c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ umulllt r4, r5, r9, r6 │ │ │ │ strmi r4, [pc], -r0, lsl #13 │ │ │ │ @ instruction: 0xf7f84616 │ │ │ │ @@ -157732,36 +157684,36 @@ │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10e3601 │ │ │ │ @ instruction: 0xf01c0e01 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ mulcs r0, r6, r9 │ │ │ │ - beq 0xe64f8 │ │ │ │ + beq 0xe6438 │ │ │ │ mulcc r1, lr, r9 │ │ │ │ mulne r1, r6, r9 │ │ │ │ @ instruction: 0xf0009101 │ │ │ │ @ instruction: 0xf99e0101 │ │ │ │ - blx 0xfe1563d2 │ │ │ │ - blls 0xfb7e0 │ │ │ │ + blx 0xfe156312 │ │ │ │ + blls 0xfb720 │ │ │ │ strtmi r4, [r8], r7, lsr #12 │ │ │ │ stmvc fp, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x464319ff │ │ │ │ @ instruction: 0xf5b7415b │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ vsubl.u8 q8, d7, d0 │ │ │ │ svclt 0x00a42b07 │ │ │ │ @ instruction: 0xf04f468a │ │ │ │ - ble 0x2ed1f4 │ │ │ │ + ble 0x2ed134 │ │ │ │ svcmi 0x0000f517 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0101 │ │ │ │ strmi r0, [sl], r0, lsl #23 │ │ │ │ - blls 0x156854 │ │ │ │ + blls 0x156794 │ │ │ │ andlt pc, ip, r3, lsl #16 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10e3601 │ │ │ │ @ instruction: 0xf1bc0e01 │ │ │ │ @ instruction: 0xd1b60f10 │ │ │ │ @@ -157779,54 +157731,54 @@ │ │ │ │ addlt r4, r3, pc, lsl r6 │ │ │ │ @ instruction: 0x460e4691 │ │ │ │ @ instruction: 0xf7f84680 │ │ │ │ @ instruction: 0xf1a7f9d9 │ │ │ │ strcs r0, [r0, -r2, lsl #28] │ │ │ │ smlatbeq r2, r9, r1, pc @ │ │ │ │ @ instruction: 0xf64946bc │ │ │ │ - @ instruction: 0xf2c07990 │ │ │ │ + vmul.f d22, d16, d0[4] │ │ │ │ smladxls r1, r3, r9, r0 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf10cd10a │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ strcc r0, [r2], -pc, lsl #1 │ │ │ │ @ instruction: 0xf10e3102 │ │ │ │ @ instruction: 0xf01c0e02 │ │ │ │ rscsle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0x2000f9b1 │ │ │ │ - bleq 0xe65dc │ │ │ │ + bleq 0xe651c │ │ │ │ @ instruction: 0x3002f9be │ │ │ │ @ instruction: 0xa000f8be │ │ │ │ - blx 0xfe14c5ea │ │ │ │ + blx 0xfe14c52a │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff27bd62 │ │ │ │ - bl 0x5332e0 │ │ │ │ + blx 0xff27bca2 │ │ │ │ + bl 0x533220 │ │ │ │ cmpmi fp, r2, lsl #20 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ smusdxeq r0, r3, r1 │ │ │ │ andsmi lr, sl, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470b01 │ │ │ │ - ble 0x2c70d0 │ │ │ │ + ble 0x2c7010 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf44f0b01 │ │ │ │ - blx 0x187ace8 │ │ │ │ - blls 0x128eec │ │ │ │ + blx 0x187ac28 │ │ │ │ + blls 0x128e2c │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - b 0x11768fc │ │ │ │ + b 0x117683c │ │ │ │ movwls r0, #4875 @ 0x130b │ │ │ │ eorsge pc, sl, r9, asr r8 @ │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10e8833 │ │ │ │ - b 0x12dd10 │ │ │ │ + b 0x12dc50 │ │ │ │ @ instruction: 0xf1bc020a │ │ │ │ - b 0x96e130 │ │ │ │ - b 0x116b13c │ │ │ │ + b 0x96e070 │ │ │ │ + b 0x116b07c │ │ │ │ @ instruction: 0xf8260302 │ │ │ │ @ instruction: 0xd1af3b02 │ │ │ │ tstlt r7, r1, lsl #30 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f84ff0 │ │ │ │ @@ -157835,29 +157787,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [sp], -r3, lsl #13 │ │ │ │ @ instruction: 0xf964f7f8 │ │ │ │ smladxcs r0, sl, pc, r1 @ │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrtmi r1, [lr], r3, lsr #30 │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf10ed108 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ andcc r1, r4, #15 │ │ │ │ @ instruction: 0xf01e3304 │ │ │ │ rscsle r0, r6, r1, lsl #30 │ │ │ │ ldmdavs ip, {r0, r4, r6, fp, sp, lr} │ │ │ │ - blx 0xfe1046fa │ │ │ │ + blx 0xfe10463a │ │ │ │ ldmdavs r1, {r2, r8, fp, lr} │ │ │ │ @ instruction: 0xac06fb81 │ │ │ │ - bl 0x5b298c │ │ │ │ - bl 0x16eb5b8 │ │ │ │ + bl 0x5b28cc │ │ │ │ + bl 0x16eb4f8 │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r1], r1, lsl #2 │ │ │ │ stmdbne r4!, {r0, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ streq lr, [ip], #-2908 @ 0xfffff4a4 │ │ │ │ tstcs r1, r8, ror #30 │ │ │ │ ldmiblt r9!, {r0, r5, r7, r9, sl, lr} │ │ │ │ sbclt r4, r1, #1006632960 @ 0x3c000000 │ │ │ │ @@ -157895,32 +157847,32 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ teqle pc, r0, lsl #18 │ │ │ │ mulcs r1, r7, r9 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ mulcc r1, r6, r9 │ │ │ │ mulmi r0, r7, r9 │ │ │ │ @ instruction: 0xf9969403 │ │ │ │ - blx 0xfe15664a │ │ │ │ + blx 0xfe15658a │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ - blls 0x176e50 │ │ │ │ + blls 0x176d90 │ │ │ │ strmi lr, [r0, #-2525] @ 0xfffff623 │ │ │ │ strmi pc, [fp, #3011] @ 0xbc3 │ │ │ │ - bl 0x11f0ae4 │ │ │ │ + bl 0x11f0a24 │ │ │ │ addcc r0, r0, #335544320 @ 0x14000000 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ svcmi 0x0000f5b2 │ │ │ │ streq pc, [r0], #-371 @ 0xfffffe8d │ │ │ │ - blcs 0x2a7578 │ │ │ │ + blcs 0x2a74b8 │ │ │ │ strbtmi fp, [r1], -r4, lsr #31 │ │ │ │ - bleq 0x20a67b4 │ │ │ │ + bleq 0x20a66f4 │ │ │ │ @ instruction: 0xf512da09 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00be33ff │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ - bleq 0xfe0e67c8 │ │ │ │ + bleq 0xfe0e6708 │ │ │ │ @ instruction: 0xf1bc4661 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andlt pc, lr, sl, lsl #16 │ │ │ │ stmdbeq r1, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ tstpeq r1, lr @ p-variant is OBSOLETE │ │ │ │ strcc r3, [r1], -r1, lsl #14 │ │ │ │ @@ -157940,34 +157892,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf04fb083 │ │ │ │ strmi r0, [r8], r0, lsl #18 │ │ │ │ ldrmi r4, [r7], -r3, lsl #13 │ │ │ │ @ instruction: 0xf649461e │ │ │ │ - @ instruction: 0xf2c07a90 │ │ │ │ + vmull.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf7f80a33 │ │ │ │ strbmi pc, [r9], -fp, lsl #17 @ │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ - blcs 0xb6b14 │ │ │ │ + blcs 0xb6a54 │ │ │ │ @ instruction: 0xf9b7d142 │ │ │ │ ldrmi lr, [ip], r2 │ │ │ │ @ instruction: 0x2002f9b6 │ │ │ │ - blx 0xfe44c812 │ │ │ │ + blx 0xfe44c752 │ │ │ │ @ instruction: 0xf8b63202 │ │ │ │ stmib sp, {sp, lr, pc}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff1b3332 │ │ │ │ + blx 0xff1b3272 │ │ │ │ ldmne r2, {r1, r2, r3, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf512415b │ │ │ │ @ instruction: 0xf1434e00 │ │ │ │ @ instruction: 0xf1be0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x146b748 │ │ │ │ + b 0x146b688 │ │ │ │ svclt 0x00a4421e │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1beda08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ @@ -157999,15 +157951,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4616461d │ │ │ │ strmi r4, [r3], pc, lsl #12 │ │ │ │ @ instruction: 0xf81ef7f8 │ │ │ │ strcs r4, [r0, #-1579] @ 0xfffff9d5 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ - ldrvc pc, [r0], r9, asr #12 │ │ │ │ + strbtvs pc, [r0], r9, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf00e46ae │ │ │ │ @ instruction: 0xf10e0701 │ │ │ │ svccs 0x00000e01 │ │ │ │ ldmdavs ip, {r1, r6, r8, ip, lr, pc} │ │ │ │ ldmdavs r7, {r2, r3, r4, r5, r7, r9, sl, lr} │ │ │ │ stmdals r4, {r0, r1, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -158034,23 +157986,23 @@ │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorshi pc, ip, r6, asr r8 @ │ │ │ │ ldrdgt pc, [r0], -r1 │ │ │ │ streq lr, [ip, -r7, lsl #21] │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ streq lr, [ip, -r7, lsl #21] │ │ │ │ - blvc 0x1e8978 │ │ │ │ + blvc 0x1e88b8 │ │ │ │ streq pc, [r1, -lr] │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ adcsle r2, ip, r0, lsl #30 │ │ │ │ svceq 0x0004f1be │ │ │ │ vaddl.u8 , d0, d12 │ │ │ │ tstcc r4, pc │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ - b 0x14a4748 │ │ │ │ + b 0x14a4688 │ │ │ │ @ instruction: 0xf00078e8 │ │ │ │ @ instruction: 0xf1080c01 │ │ │ │ ldrb r4, [r5, r0, lsl #14] │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr11, {6} │ │ │ │ pop {r3, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f74ff8 │ │ │ │ @@ -158070,40 +158022,40 @@ │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10e3601 │ │ │ │ @ instruction: 0xf01c0e01 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ mulcs r0, r6, r9 │ │ │ │ - beq 0xe6a40 │ │ │ │ + beq 0xe6980 │ │ │ │ mulcc r1, lr, r9 │ │ │ │ mulne r1, r6, r9 │ │ │ │ @ instruction: 0xf0009101 │ │ │ │ @ instruction: 0xf99e0101 │ │ │ │ - blx 0xfe15691a │ │ │ │ - blls 0xfbd28 │ │ │ │ + blx 0xfe15685a │ │ │ │ + blls 0xfbc68 │ │ │ │ strtmi r4, [r8], r7, lsr #12 │ │ │ │ stmvc fp, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bl 0x12b1110 │ │ │ │ + bl 0x12b1050 │ │ │ │ addcc r0, r0, #8, 6 @ 0x20000000 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ svcmi 0x0000f5b2 │ │ │ │ smusdxeq r0, r3, r1 │ │ │ │ - blcs 0x2a7844 │ │ │ │ + blcs 0x2a7784 │ │ │ │ strmi fp, [sl], r4, lsr #31 │ │ │ │ - bleq 0x20a6a80 │ │ │ │ + bleq 0x20a69c0 │ │ │ │ @ instruction: 0xf512da09 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00be33ff │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ - bleq 0xfe0e6a94 │ │ │ │ + bleq 0xfe0e69d4 │ │ │ │ tstlt r1, sl, lsl #13 │ │ │ │ @ instruction: 0xf8039b02 │ │ │ │ @ instruction: 0xf10cb00c │ │ │ │ - b 0x12ed96c │ │ │ │ + b 0x12ed8ac │ │ │ │ @ instruction: 0xf3c0090a │ │ │ │ strcc r0, [r1], -pc, asr #32 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0010f1bc │ │ │ │ @ instruction: 0xf8ddd1b3 │ │ │ │ @ instruction: 0xf1b9800c │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @@ -158119,59 +158071,59 @@ │ │ │ │ addlt r4, r5, pc, lsl r6 │ │ │ │ @ instruction: 0x460e4691 │ │ │ │ @ instruction: 0xf7f74680 │ │ │ │ @ instruction: 0xf1a7ff31 │ │ │ │ strcs r0, [r0, -r2, lsl #28] │ │ │ │ smlatbeq r2, r9, r1, pc @ │ │ │ │ @ instruction: 0xf64946bc │ │ │ │ - @ instruction: 0xf2c07990 │ │ │ │ + vmul.f d22, d16, d0[4] │ │ │ │ smladxls r3, r3, r9, r0 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf10cd10a │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ strcc r0, [r2], -pc, lsl #1 │ │ │ │ @ instruction: 0xf10e3102 │ │ │ │ @ instruction: 0xf01c0e02 │ │ │ │ rscsle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0x2000f9b1 │ │ │ │ - beq 0xe6b2c │ │ │ │ + beq 0xe6a6c │ │ │ │ @ instruction: 0x3002f9be │ │ │ │ @ instruction: 0xb000f8be │ │ │ │ - blx 0xfe14cb3a │ │ │ │ + blx 0xfe14ca7a │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff27c2b2 │ │ │ │ + blx 0xff27c1f2 │ │ │ │ stmib sp, {r0, r1, r3, r7, r8, r9, sp}^ │ │ │ │ - blls 0xb360c │ │ │ │ - blls 0xf0d78 │ │ │ │ + blls 0xb354c │ │ │ │ + blls 0xf0cb8 │ │ │ │ @ instruction: 0xf512415b │ │ │ │ @ instruction: 0xf1434b00 │ │ │ │ @ instruction: 0xf1bb0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x146c624 │ │ │ │ + b 0x146c564 │ │ │ │ svclt 0x00a4421b │ │ │ │ - beq 0x126a2c │ │ │ │ + beq 0x12696c │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1bbda08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ - beq 0x126a40 │ │ │ │ + beq 0x126980 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf10c9b03 │ │ │ │ tstcc r2, r1, lsl #24 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr14, {0} │ │ │ │ movweq lr, #43587 @ 0xaa43 │ │ │ │ - blx 0xfe0e93d4 │ │ │ │ + blx 0xfe0e9314 │ │ │ │ vsubw.u8 , q0, d3 │ │ │ │ ldmdahi r3!, {r0, r1, r2, r3, r7} │ │ │ │ svceq 0x0008f1bc │ │ │ │ eorsge pc, sl, r9, asr r8 @ │ │ │ │ movweq lr, #43555 @ 0xaa23 │ │ │ │ andeq lr, sl, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ - blcc 0x168b10 │ │ │ │ + blcc 0x168a50 │ │ │ │ svcls 0x0003d1a8 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr8, {6} │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 3, APSR_nzcv, cr14, cr7, {7} │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -158179,35 +158131,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4617461e │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ mrc2 7, 5, pc, cr6, cr7, {7} │ │ │ │ @ instruction: 0x26001f33 │ │ │ │ @ instruction: 0x46b61f3a │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf10ed108 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ andcc r1, r4, #15 │ │ │ │ @ instruction: 0xf01e3304 │ │ │ │ rscsle r0, r6, r1, lsl #30 │ │ │ │ ldmdavs sp, {r0, r4, r6, fp, sp, lr} │ │ │ │ @ instruction: 0x9c05fb81 │ │ │ │ ldmdavs sp, {r0, r4, fp, sp, lr}^ │ │ │ │ stmdage r5, {r0, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bl 0x6f2ee8 │ │ │ │ - bl 0x17acf14 │ │ │ │ + bl 0x6f2e28 │ │ │ │ + bl 0x17ace54 │ │ │ │ svclt 0x00680c08 │ │ │ │ strbtmi r2, [r0], r1, lsl #2 │ │ │ │ @ instruction: 0xf119bb71 │ │ │ │ @ instruction: 0xf15c4980 │ │ │ │ svclt 0x00680c00 │ │ │ │ strbtmi r2, [r0], r1, lsl #2 │ │ │ │ - bl 0x7197cc │ │ │ │ + bl 0x71970c │ │ │ │ strmi r0, [sl], r9, lsl #18 │ │ │ │ tsteq ip, ip, asr fp │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strmi r0, [r8], r1, lsl #20 │ │ │ │ @ instruction: 0xf1ba46d4 │ │ │ │ tstle r9, r0, lsl #30 │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ @@ -158238,31 +158190,31 @@ │ │ │ │ strmi r2, [r8], r0, lsl #14 │ │ │ │ @ instruction: 0x4614461e │ │ │ │ @ instruction: 0xf1084605 │ │ │ │ @ instruction: 0xf7f738ff │ │ │ │ ldrtmi pc, [r2], -r1, asr #28 @ │ │ │ │ @ instruction: 0xf00e46be │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - bllt 0xfef6e3a8 │ │ │ │ + bllt 0xfef6e2e8 │ │ │ │ mulne r0, r4, r9 │ │ │ │ streq pc, [r1], -r0 │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulls r1, r4, r9 │ │ │ │ mulge r1, r2, r9 │ │ │ │ @ instruction: 0x1c0cfb81 │ │ │ │ - bls 0x3699e4 │ │ │ │ + bls 0x369924 │ │ │ │ @ instruction: 0x0109ebb1 │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ - bl 0x13b0cf0 │ │ │ │ + bl 0x13b0c30 │ │ │ │ @ instruction: 0xf5b10c0c │ │ │ │ @ instruction: 0xf17c4f00 │ │ │ │ vmlsl.u8 q8, d1, d0 │ │ │ │ svclt 0x00a42907 │ │ │ │ @ instruction: 0xf04f4633 │ │ │ │ - ble 0x2ed1e0 │ │ │ │ + ble 0x2ed120 │ │ │ │ svcmi 0x0000f511 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0601 │ │ │ │ ldrtmi r0, [r3], -r0, lsl #19 │ │ │ │ @ instruction: 0xf808b10e │ │ │ │ tstmi pc, #14 │ │ │ │ @@ -158283,51 +158235,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ stc2l 7, cr15, [r4, #988]! @ 0x3dc │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf002463a │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ @ instruction: 0xc000f9b4 │ │ │ │ @ instruction: 0xe000f9b1 │ │ │ │ @ instruction: 0x9002f9b4 │ │ │ │ @ instruction: 0xa002f9b1 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ - bls 0x369aa4 │ │ │ │ + bls 0x3699e4 │ │ │ │ @ instruction: 0x0c09ebbc │ │ │ │ vmlseq.f64 d14, d10, d30 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0xe7290 │ │ │ │ + beq 0xe71d0 │ │ │ │ ldmdbmi ip, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ - ble 0x2c94a4 │ │ │ │ + ble 0x2c93e4 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst2.8 {d16-d19}, [pc], r1 │ │ │ │ - blx 0x187d0bc │ │ │ │ + blx 0x187cffc │ │ │ │ @ instruction: 0xf8b6fe80 │ │ │ │ tstmi pc, #0 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eors pc, lr, r8, asr r8 @ │ │ │ │ movweq lr, #59948 @ 0xea2c │ │ │ │ stmdbeq lr, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - blcc 0x168d78 │ │ │ │ + blcc 0x168cb8 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ - blcs 0xb74ec │ │ │ │ + blcs 0xb742c │ │ │ │ vshr.u64 d29, d30, #64 │ │ │ │ strcc r0, [r2], -pc, lsl #1 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ @ instruction: 0xd1b22a08 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @@ -158335,31 +158287,31 @@ │ │ │ │ svclt 0x0000bd41 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x460f461c │ │ │ │ - blvc 0xfe4e864c │ │ │ │ - bleq 0xda782c │ │ │ │ + blvs 0xff8e858c │ │ │ │ + bleq 0xda776c │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x4632fd73 │ │ │ │ strtmi r2, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0x46344639 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ strbtmi r3, [r6], r1, lsl #8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmdavs r5, {r0, r1, r2, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe204dce │ │ │ │ + blx 0xfe204d0e │ │ │ │ ldmdavs r5, {r0, r1, r2, sl, fp, pc}^ │ │ │ │ - blx 0xfe204ed6 │ │ │ │ - bl 0xfeed1578 │ │ │ │ - bl 0x1bacd84 │ │ │ │ - bl 0x6add8c │ │ │ │ - bl 0x17acd88 │ │ │ │ + blx 0xfe204e16 │ │ │ │ + bl 0xfeed14b8 │ │ │ │ + bl 0x1baccc4 │ │ │ │ + bl 0x6adccc │ │ │ │ + bl 0x17accc8 │ │ │ │ svclt 0x00680c0c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @ instruction: 0xf1be46e0 │ │ │ │ andle r0, r5, r0, lsl #30 │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stmdami r0, {r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -158370,15 +158322,15 @@ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, fp, asr r8 @ │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ strbtmi r3, [r6], r1, lsl #8 │ │ │ │ - blhi 0x1e8eb8 │ │ │ │ + blhi 0x1e8df8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ stccs 0, cr13, [r4], {199} @ 0xc7 │ │ │ │ vaddl.u8 , d0, d5 │ │ │ │ tstcc r4, pc │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xb11ee7b8 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ @@ -158405,20 +158357,20 @@ │ │ │ │ @ instruction: 0xf994d0f5 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ @ instruction: 0xf99e0101 │ │ │ │ strcs r2, [r0, -r0] │ │ │ │ mulls r0, r4, r9 │ │ │ │ mulge r1, lr, r9 │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - bls 0x369c64 │ │ │ │ + bls 0x369ba4 │ │ │ │ movweq lr, #39859 @ 0x9bb3 │ │ │ │ andeq lr, sl, #100352 @ 0x18800 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ svcmi 0x0000f5b3 │ │ │ │ - beq 0xe741c │ │ │ │ + beq 0xe735c │ │ │ │ stmdbcs r7, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ strmi fp, [pc], -r4, lsr #31 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf513da09 │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ svclt 0x00be32ff │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ @@ -158442,151 +158394,151 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461e │ │ │ │ @ instruction: 0x46054617 │ │ │ │ stc2 7, cr15, [r8], #988 @ 0x3dc │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ @ instruction: 0xf6492600 │ │ │ │ - @ instruction: 0xf2c07890 │ │ │ │ + vmul.i d22, d16, d0[4] │ │ │ │ mrcne 8, 5, r0, cr9, cr3, {1} │ │ │ │ @ instruction: 0xf01c46b4 │ │ │ │ tstle sl, r1, lsl #30 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr14, {0} │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf9b1d0f4 │ │ │ │ strcs r3, [r0, -r2] │ │ │ │ @ instruction: 0x2000f9be │ │ │ │ @ instruction: 0x9000f9b1 │ │ │ │ @ instruction: 0xa002f9be │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - bls 0x369d34 │ │ │ │ + bls 0x369c74 │ │ │ │ movweq lr, #39859 @ 0x9bb3 │ │ │ │ andeq lr, sl, #100352 @ 0x18800 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - beq 0xe74ec │ │ │ │ + beq 0xe742c │ │ │ │ ldmdbmi r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470701 │ │ │ │ - ble 0x2c9730 │ │ │ │ + ble 0x2c9670 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst1.8 {d16}, [pc], r1 │ │ │ │ sbclt r4, r2, #0, 18 │ │ │ │ @ instruction: 0xf10c8823 │ │ │ │ teqmi lr, #256 @ 0x100 │ │ │ │ vaddw.u8 , q0, d2 │ │ │ │ @ instruction: 0xf858008f │ │ │ │ @ instruction: 0xf10e2032 │ │ │ │ @ instruction: 0xf1bc0e02 │ │ │ │ - b 0x96eb84 │ │ │ │ - b 0x2ebb70 │ │ │ │ - b 0x116d374 │ │ │ │ + b 0x96eac4 │ │ │ │ + b 0x2ebab0 │ │ │ │ + b 0x116d2b4 │ │ │ │ @ instruction: 0xf8240309 │ │ │ │ @ instruction: 0xd1b23b02 │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f747f0 │ │ │ │ svclt 0x0000bc03 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ - blvc 0xfe4e88c8 │ │ │ │ - bleq 0xda7aa8 │ │ │ │ + blvs 0xff8e8808 │ │ │ │ + bleq 0xda79e8 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ tstpcs r0, r5, lsr ip @ p-variant is OBSOLETE │ │ │ │ svcne 0x003a1f23 │ │ │ │ @ instruction: 0xf04f460c │ │ │ │ strbeq r0, [r6, r0, lsl #28]! │ │ │ │ strcc sp, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrble r0, [r6, #2022]! @ 0x7e6 │ │ │ │ ldmdavs pc, {r1, r2, r4, r6, fp, sp, lr} @ │ │ │ │ @ instruction: 0x8c07fb86 │ │ │ │ ldmdavs pc, {r1, r2, r4, fp, sp, lr}^ @ │ │ │ │ - bls 0x2a9df8 │ │ │ │ + bls 0x2a9d38 │ │ │ │ stmdaeq r9, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #28 │ │ │ │ svceq 0x0000f1be │ │ │ │ - b 0x149f014 │ │ │ │ + b 0x149ef54 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0e01 │ │ │ │ - blx 0x187d00c │ │ │ │ - b 0x112a210 │ │ │ │ + blx 0x187cf4c │ │ │ │ + b 0x112a150 │ │ │ │ @ instruction: 0xf855010e │ │ │ │ andcc lr, r4, #36 @ 0x24 │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe2db114 │ │ │ │ + b 0xfe2db054 │ │ │ │ stccs 8, cr0, [r3], {14} │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ eorhi pc, r4, r5, asr #16 │ │ │ │ strcs sp, [r2], #-1 │ │ │ │ @ instruction: 0xb119e7bd │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xfe86902c │ │ │ │ + bllt 0xfe868f6c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r2, [r8], r0, lsl #14 │ │ │ │ @ instruction: 0x4614461e │ │ │ │ @ instruction: 0xf1084605 │ │ │ │ @ instruction: 0xf7f738ff │ │ │ │ @ instruction: 0x4632fbd3 │ │ │ │ @ instruction: 0xf00e46be │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - bllt 0xff56e884 │ │ │ │ + bllt 0xff56e7c4 │ │ │ │ mulne r0, r4, r9 │ │ │ │ streq pc, [r1], -r0 │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulls r1, r4, r9 │ │ │ │ mulge r1, r2, r9 │ │ │ │ @ instruction: 0x1c0cfb81 │ │ │ │ - bls 0x369ec0 │ │ │ │ + bls 0x369e00 │ │ │ │ @ instruction: 0x0109ebb1 │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ - bl 0x13b11cc │ │ │ │ + bl 0x13b110c │ │ │ │ orrcc r0, r0, ip, lsl #24 │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ svcmi 0x0000f5b1 │ │ │ │ - beq 0xe76a8 │ │ │ │ + beq 0xe75e8 │ │ │ │ stmdbcs r7, {r0, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ ldrtmi fp, [r3], -r4, lsr #31 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf511da09 │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ svclt 0x00be0c00 │ │ │ │ streq pc, [r1], -r0 │ │ │ │ stmibeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ tstlt lr, r3, lsr r6 │ │ │ │ andls pc, lr, r8, lsl #16 │ │ │ │ vorr.i32 d20, #36608 @ 0x00008f00 │ │ │ │ @ instruction: 0xf00e004f │ │ │ │ strcc r0, [r1], #-769 @ 0xfffffcff │ │ │ │ @ instruction: 0xf10e3201 │ │ │ │ - blcs 0xae8f8 │ │ │ │ + blcs 0xae838 │ │ │ │ vmla.i , q8, d0[1] │ │ │ │ strcc r0, [r1], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf1be3201 │ │ │ │ @ instruction: 0xd1b80f10 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @@ -158594,55 +158546,55 @@ │ │ │ │ svclt 0x0000bb3b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ - blx 0x1d69112 │ │ │ │ + blx 0x1d69052 │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf002463a │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ cmple r4, r0, lsl #22 │ │ │ │ @ instruction: 0xc000f9b4 │ │ │ │ @ instruction: 0xe000f9b1 │ │ │ │ @ instruction: 0x9002f9b4 │ │ │ │ @ instruction: 0xa002f9b1 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ - bls 0x369f88 │ │ │ │ + bls 0x369ec8 │ │ │ │ @ instruction: 0x0c09ebbc │ │ │ │ vmlseq.f64 d14, d10, d30 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ stcmi 5, cr15, [r0], {28} │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0xe777c │ │ │ │ + beq 0xe76bc │ │ │ │ ldmdbmi ip, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ - ble 0x2c9990 │ │ │ │ + ble 0x2c98d0 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst2.8 {d16-d19}, [pc], r1 │ │ │ │ - blx 0x187d5a8 │ │ │ │ + blx 0x187d4e8 │ │ │ │ @ instruction: 0xf8b6fe80 │ │ │ │ tstmi pc, #0 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eors pc, lr, r8, asr r8 @ │ │ │ │ movweq lr, #59948 @ 0xea2c │ │ │ │ stmdbeq lr, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - blcc 0x169264 │ │ │ │ + blcc 0x1691a4 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ - blcs 0xb79d8 │ │ │ │ + blcs 0xb7918 │ │ │ │ vshr.u64 d29, d26, #64 │ │ │ │ strcc r0, [r2], -pc, lsl #1 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ @ instruction: 0xd1ae2a08 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @@ -158650,33 +158602,33 @@ │ │ │ │ svclt 0x0000bacb │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x460f461c │ │ │ │ - blvc 0xfe4e8b38 │ │ │ │ - bleq 0xda7d18 │ │ │ │ + blvs 0xff8e8a78 │ │ │ │ + bleq 0xda7c58 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x4632fafd │ │ │ │ strtmi r2, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0x46344639 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ strbtmi r3, [r6], r1, lsl #8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmdavs r5, {r0, r1, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe2052ba │ │ │ │ + blx 0xfe2051fa │ │ │ │ ldmdavs r5, {r0, r1, r2, sl, fp, pc}^ │ │ │ │ - blx 0xfe2053c2 │ │ │ │ - bl 0xfeed1a64 │ │ │ │ - bl 0x1bad270 │ │ │ │ + blx 0xfe205302 │ │ │ │ + bl 0xfeed19a4 │ │ │ │ + bl 0x1bad1b0 │ │ │ │ @ instruction: 0xf1180c0a │ │ │ │ @ instruction: 0xf14c4880 │ │ │ │ - bl 0x6ae258 │ │ │ │ - bl 0x17ad27c │ │ │ │ + bl 0x6ae198 │ │ │ │ + bl 0x17ad1bc │ │ │ │ svclt 0x00680c0c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @ instruction: 0xf1be46e0 │ │ │ │ andle r0, r5, r0, lsl #30 │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stmdami r0, {r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -158687,26 +158639,26 @@ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, fp, asr r8 @ │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ strbtmi r3, [r6], r1, lsl #8 │ │ │ │ - blhi 0x1e93ac │ │ │ │ + blhi 0x1e92ec │ │ │ │ svceq 0x0000f1bc │ │ │ │ stccs 0, cr13, [r4], {195} @ 0xc3 │ │ │ │ vaddl.u8 , d0, d5 │ │ │ │ tstcc r4, pc │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xb11ee7b4 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x17e92b0 │ │ │ │ + blt 0x17e91f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x461f4614 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @@ -158722,33 +158674,33 @@ │ │ │ │ @ instruction: 0xf994d0f5 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ @ instruction: 0xf99e0101 │ │ │ │ strcs r2, [r0, -r0] │ │ │ │ mulls r0, r4, r9 │ │ │ │ mulge r1, lr, r9 │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - bls 0x36a158 │ │ │ │ + bls 0x36a098 │ │ │ │ movweq lr, #39859 @ 0x9bb3 │ │ │ │ andeq lr, sl, #100352 @ 0x18800 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ @ instruction: 0xf1423380 │ │ │ │ @ instruction: 0xf5b30200 │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ vmlsl.u8 q8, d3, d0 │ │ │ │ svclt 0x00a42907 │ │ │ │ @ instruction: 0xf04f460f │ │ │ │ - ble 0x2ed958 │ │ │ │ + ble 0x2ed898 │ │ │ │ svcmi 0x0000f513 │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0101 │ │ │ │ strmi r0, [pc], -r0, lsl #19 │ │ │ │ @ instruction: 0xf805b109 │ │ │ │ @ instruction: 0xf10c900c │ │ │ │ - b 0x12ae380 │ │ │ │ + b 0x12ae2c0 │ │ │ │ vmlal.u8 q8, d0, d7 │ │ │ │ strcc r0, [r1], #-79 @ 0xffffffb1 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0010f1bc │ │ │ │ @ instruction: 0xf1b8d1b6 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ @@ -158757,119 +158709,119 @@ │ │ │ │ ldmiblt r4!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461e │ │ │ │ @ instruction: 0x46054617 │ │ │ │ - blx 0xbe939c │ │ │ │ + blx 0xbe92dc │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ @ instruction: 0xf6492600 │ │ │ │ - @ instruction: 0xf2c07890 │ │ │ │ + vmul.i d22, d16, d0[4] │ │ │ │ mrcne 8, 5, r0, cr9, cr3, {1} │ │ │ │ @ instruction: 0xf01c46b4 │ │ │ │ tstle sl, r1, lsl #30 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr14, {0} │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf9b1d0f4 │ │ │ │ strcs r3, [r0, -r2] │ │ │ │ @ instruction: 0x2000f9be │ │ │ │ @ instruction: 0x9000f9b1 │ │ │ │ @ instruction: 0xa002f9be │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - bls 0x36a22c │ │ │ │ + bls 0x36a16c │ │ │ │ movweq lr, #39859 @ 0x9bb3 │ │ │ │ andeq lr, sl, #100352 @ 0x18800 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ movwmi pc, #1299 @ 0x513 @ │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - beq 0xe79ec │ │ │ │ + beq 0xe792c │ │ │ │ ldmdbmi r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470701 │ │ │ │ - ble 0x2c9c30 │ │ │ │ + ble 0x2c9b70 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst1.8 {d16}, [pc], r1 │ │ │ │ sbclt r4, r2, #0, 18 │ │ │ │ @ instruction: 0xf10c8823 │ │ │ │ teqmi lr, #256 @ 0x100 │ │ │ │ vaddw.u8 , q0, d2 │ │ │ │ @ instruction: 0xf858008f │ │ │ │ @ instruction: 0xf10e2032 │ │ │ │ @ instruction: 0xf1bc0e02 │ │ │ │ - b 0x96f084 │ │ │ │ - b 0x2ec070 │ │ │ │ - b 0x116d874 │ │ │ │ + b 0x96efc4 │ │ │ │ + b 0x2ebfb0 │ │ │ │ + b 0x116d7b4 │ │ │ │ @ instruction: 0xf8240309 │ │ │ │ @ instruction: 0xd1ae3b02 │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f747f0 │ │ │ │ svclt 0x0000b983 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ - blvc 0xfe4e8dc8 │ │ │ │ - bleq 0xda7fa8 │ │ │ │ + blvs 0xff8e8d08 │ │ │ │ + bleq 0xda7ee8 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x2100f9b5 │ │ │ │ svcne 0x003a1f23 │ │ │ │ @ instruction: 0xf04f460c │ │ │ │ strbeq r0, [r6, r0, lsl #28]! │ │ │ │ strcc sp, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrble r0, [r6, #2022]! @ 0x7e6 │ │ │ │ ldmdavs pc, {r1, r2, r4, r6, fp, sp, lr} @ │ │ │ │ @ instruction: 0x8c07fb86 │ │ │ │ ldmdavs pc, {r1, r2, r4, fp, sp, lr}^ @ │ │ │ │ - bls 0x2aa2f8 │ │ │ │ + bls 0x2aa238 │ │ │ │ stmdaeq r9, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ stmmi r0, {r3, r4, r8, ip, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #28 │ │ │ │ svceq 0x0000f1be │ │ │ │ - b 0x149f51c │ │ │ │ + b 0x149f45c │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0e01 │ │ │ │ - blx 0x187d514 │ │ │ │ - b 0x112a718 │ │ │ │ + blx 0x187d454 │ │ │ │ + b 0x112a658 │ │ │ │ @ instruction: 0xf855010e │ │ │ │ andcc lr, r4, #36 @ 0x24 │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe2db61c │ │ │ │ + b 0xfe2db55c │ │ │ │ stccs 8, cr0, [r3], {14} │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ eorhi pc, r4, r5, asr #16 │ │ │ │ strcs sp, [r2], #-1 │ │ │ │ @ instruction: 0xb119e7b9 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmdblt sl, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02760 │ │ │ │ + bl 0xfec026a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf7f7b2df │ │ │ │ @ instruction: 0x1e6af953 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ andcc r0, r1, #16, 10 @ 0x4000000 │ │ │ │ @@ -158879,193 +158831,193 @@ │ │ │ │ stmibne r4!, {r2, r4, fp, ip, sp, lr}^ │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r9, lsr #5 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f740f8 │ │ │ │ svclt 0x0000b8f7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec027a8 │ │ │ │ + bl 0xfec026e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ addslt r4, sp, #23068672 @ 0x1600000 │ │ │ │ @ instruction: 0xf7f74604 │ │ │ │ @ instruction: 0xf1a7f92f │ │ │ │ cdpne 14, 11, cr0, cr3, cr2, {0} │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x1878e04 │ │ │ │ + blx 0x1878d44 │ │ │ │ @ instruction: 0xf833fc80 │ │ │ │ @ instruction: 0xf83e2f02 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ strtmi r0, [sl], #-143 @ 0xffffff71 │ │ │ │ @ instruction: 0xf857429e │ │ │ │ - b 0x15b6d4 │ │ │ │ - b 0x8ebe18 │ │ │ │ - b 0x112ba1c │ │ │ │ + b 0x15b614 │ │ │ │ + b 0x8ebd58 │ │ │ │ + b 0x112b95c │ │ │ │ @ instruction: 0xf8ae0201 │ │ │ │ mvnle r2, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f740f8 │ │ │ │ svclt 0x0000b8c7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02808 │ │ │ │ + bl 0xfec02748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [lr], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f74605 │ │ │ │ @ instruction: 0xf649f8ff │ │ │ │ - @ instruction: 0xf2c07e90 │ │ │ │ + vqrdmlah.s d22, d16, d0[4] │ │ │ │ svcne 0x00390e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ - blx 0x186be5c │ │ │ │ + blx 0x186bd9c │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf8514f04 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ ldrtmi r1, [r4], #-15 │ │ │ │ @ instruction: 0xf85e429a │ │ │ │ - b 0xfe1db734 │ │ │ │ - b 0x1ac664 │ │ │ │ - b 0xfe1ac67c │ │ │ │ + b 0xfe1db674 │ │ │ │ + b 0x1ac5a4 │ │ │ │ + b 0xfe1ac5bc │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldmlt r8, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02864 │ │ │ │ + bl 0xfec027a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf7f7b2df │ │ │ │ mcrne 8, 3, pc, cr10, cr1, {6} @ │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ andcc r0, r1, #16, 10 @ 0x4000000 │ │ │ │ @ instruction: 0xf10107c3 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0042004f │ │ │ │ - blne 0xff9c96e0 │ │ │ │ + blne 0xff9c9620 │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r9, lsr #5 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f740f8 │ │ │ │ svclt 0x0000b875 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec028ac │ │ │ │ + bl 0xfec027ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ addslt r4, sp, #23068672 @ 0x1600000 │ │ │ │ @ instruction: 0xf7f74604 │ │ │ │ @ instruction: 0xf1a7f8ad │ │ │ │ cdpne 14, 11, cr0, cr3, cr2, {0} │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x1878f08 │ │ │ │ + blx 0x1878e48 │ │ │ │ @ instruction: 0xf833fc80 │ │ │ │ @ instruction: 0xf83e2f02 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ - blne 0x152b91c │ │ │ │ + blne 0x152b85c │ │ │ │ @ instruction: 0xf857429e │ │ │ │ - b 0x15b7d8 │ │ │ │ - b 0x8ebf1c │ │ │ │ - b 0x112bb20 │ │ │ │ + b 0x15b718 │ │ │ │ + b 0x8ebe5c │ │ │ │ + b 0x112ba60 │ │ │ │ @ instruction: 0xf8ae0201 │ │ │ │ mvnle r2, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f740f8 │ │ │ │ svclt 0x0000b845 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0290c │ │ │ │ + bl 0xfec0284c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [lr], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f74605 │ │ │ │ @ instruction: 0xf649f87d │ │ │ │ - @ instruction: 0xf2c07e90 │ │ │ │ + vqrdmlah.s d22, d16, d0[4] │ │ │ │ svcne 0x00390e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ - blx 0x186bf60 │ │ │ │ + blx 0x186bea0 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf8514f04 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ - blne 0xfe9af77c │ │ │ │ + blne 0xfe9af6bc │ │ │ │ @ instruction: 0xf85e429a │ │ │ │ - b 0xfe1db838 │ │ │ │ - b 0x1ac768 │ │ │ │ - b 0xfe1ac780 │ │ │ │ + b 0xfe1db778 │ │ │ │ + b 0x1ac6a8 │ │ │ │ + b 0xfe1ac6c0 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldmdalt r6, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02968 │ │ │ │ + bl 0xfec028a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf7f7b2df │ │ │ │ cdpne 8, 6, cr15, cr10, cr15, {2} │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ andcc r0, r1, #16, 10 @ 0x4000000 │ │ │ │ @ instruction: 0xf10107c3 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0042004f │ │ │ │ - blx 0x5c97e6 │ │ │ │ + blx 0x5c9726 │ │ │ │ @ instruction: 0xf801f407 │ │ │ │ adcmi r4, r9, #256 @ 0x100 │ │ │ │ @ instruction: 0x4630d1f1 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x00f2f7f6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec029b0 │ │ │ │ + bl 0xfec028f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ addslt r4, sp, #23068672 @ 0x1600000 │ │ │ │ @ instruction: 0xf7f74604 │ │ │ │ @ instruction: 0xf1a7f82b │ │ │ │ cdpne 14, 11, cr0, cr3, cr2, {0} │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf833360e │ │ │ │ - blx 0x18773e0 │ │ │ │ + blx 0x1877320 │ │ │ │ @ instruction: 0xf83efc80 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ addsmi r0, lr, #143 @ 0x8f │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ vpadd.i8 d15, d5, d2 │ │ │ │ tsteq ip, r1, lsr #20 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ andcs pc, r0, lr, lsr #17 │ │ │ │ strtmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x00c2f7f6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02a10 │ │ │ │ + bl 0xfec02950 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [lr], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ @ instruction: 0xf649fffb │ │ │ │ - @ instruction: 0xf2c07e90 │ │ │ │ + vqrdmlah.s d22, d16, d0[4] │ │ │ │ svcne 0x00390e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ @ instruction: 0xf853020c │ │ │ │ - blx 0x187f448 │ │ │ │ + blx 0x187f388 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ addsmi r1, sl, #15 │ │ │ │ eorsgt pc, ip, lr, asr r8 @ │ │ │ │ @ instruction: 0xf404fb06 │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f640f8 │ │ │ │ svclt 0x0000bf93 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02a70 │ │ │ │ + bl 0xfec029b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ strtmi pc, [r1], -fp, asr #31 │ │ │ │ rsbslt r1, ip, #1824 @ 0x720 │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -159084,63 +159036,63 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf7f6b22d │ │ │ │ @ instruction: 0xf1a6ffa5 │ │ │ │ @ instruction: 0xf1a80c02 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - @ instruction: 0xf2c07690 │ │ │ │ + vmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x17ef0633 │ │ │ │ andeq pc, lr, #8, 2 │ │ │ │ svcne 0x0002f93e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - bl 0x1271e24 │ │ │ │ + bl 0x1271d64 │ │ │ │ @ instruction: 0xf85671e1 │ │ │ │ ldmdaeq fp, {r0, r3, r4, r5, ip, pc}^ │ │ │ │ - b 0x117cf5c │ │ │ │ - b 0xac880c │ │ │ │ - b 0x16bd30 │ │ │ │ - b 0x116c534 │ │ │ │ + b 0x117ce9c │ │ │ │ + b 0xac874c │ │ │ │ + b 0x16bc70 │ │ │ │ + b 0x116c474 │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f643f8 │ │ │ │ svclt 0x0000bf35 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461e │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xff6cf7f6 │ │ │ │ @ instruction: 0xf6491f39 │ │ │ │ - vrsra.s64 d23, d0, #64 │ │ │ │ + vqdmlal.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x17f70333 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c06eb14 │ │ │ │ strbtvc lr, [r4], #2887 @ 0xb47 │ │ │ │ - b 0x147cf38 │ │ │ │ - b 0x13aeae4 │ │ │ │ - b 0xfe2cac88 │ │ │ │ + b 0x147ce78 │ │ │ │ + b 0x13aea24 │ │ │ │ + b 0xfe2cabc8 │ │ │ │ @ instruction: 0xf853040c │ │ │ │ - b 0x1dba64 │ │ │ │ - b 0xfe1ac9b4 │ │ │ │ + b 0x1db9a4 │ │ │ │ + b 0xfe1ac8f4 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrclt 7, 7, APSR_nzcv, cr12, cr6, {7} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02b9c │ │ │ │ + bl 0xfec02adc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ qasxmi pc, r1, r5 @ │ │ │ │ rscslt r1, ip, #1824 @ 0x720 │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -159159,73 +159111,73 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf7f6b2ad │ │ │ │ strcs pc, [r0, -pc, lsl #30] │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {5} │ │ │ │ - ldrvc pc, [r0], r9, asr #12 │ │ │ │ + strbtvs pc, [r0], r9, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ andeq pc, lr, #8, 2 │ │ │ │ svccc 0x0002f83e │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcne 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf147195b │ │ │ │ @ instruction: 0xf8560900 │ │ │ │ ldmdaeq fp, {r3, r4, r5, pc}^ │ │ │ │ - b 0x117cff8 │ │ │ │ - b 0x908958 │ │ │ │ - b 0x16be58 │ │ │ │ - b 0x116c65c │ │ │ │ + b 0x117cf38 │ │ │ │ + b 0x908898 │ │ │ │ + b 0x16bd98 │ │ │ │ + b 0x116c59c │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f643f8 │ │ │ │ svclt 0x0000be9f │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605461e │ │ │ │ mrc2 7, 6, pc, cr6, cr6, {7} │ │ │ │ @ instruction: 0xf6491f39 │ │ │ │ - vrsra.s64 d23, d0, #64 │ │ │ │ + vqdmlal.s q11, d16, d0[4] │ │ │ │ smladxcs r0, r3, r3, r0 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c06eb14 │ │ │ │ streq pc, [r0], #-327 @ 0xfffffeb9 │ │ │ │ eorsls pc, r9, r3, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x13bd06c │ │ │ │ - b 0xfe2cadb8 │ │ │ │ - b 0x1acadc │ │ │ │ - b 0xfe1acad4 │ │ │ │ + b 0x13bcfac │ │ │ │ + b 0xfe2cacf8 │ │ │ │ + b 0x1aca1c │ │ │ │ + b 0xfe1aca14 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrlt 7, 3, pc, cr6, cr6, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02cc8 │ │ │ │ + bl 0xfec02c08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ @ instruction: 0x4621fe9f │ │ │ │ rsbslt r1, ip, #1824 @ 0x720 │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ strbeq r3, [r3, r1, lsl #4] │ │ │ │ @ instruction: 0xf992d504 │ │ │ │ - blne 0x777af0 │ │ │ │ + blne 0x777a30 │ │ │ │ andvc r0, fp, fp, asr r8 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcsmi r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0x4628d1f2 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ mcrlt 7, 2, pc, cr2, cr6, {7} @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -159234,65 +159186,65 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf7f6b22d │ │ │ │ @ instruction: 0xf1a6fe79 │ │ │ │ @ instruction: 0xf1a80c02 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - @ instruction: 0xf2c07690 │ │ │ │ + vmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x17ef0633 │ │ │ │ andeq pc, lr, #8, 2 │ │ │ │ svcne 0x0002f93e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - b 0x147287c │ │ │ │ + b 0x14727bc │ │ │ │ @ instruction: 0xf85671e1 │ │ │ │ - bl 0x190fc3c │ │ │ │ + bl 0x190fb7c │ │ │ │ ldmdaeq fp, {r0, r1, r2, r8}^ │ │ │ │ stmdaeq r9, {r3, r5, r9, fp, sp, lr, pc} │ │ │ │ - b 0x117d1bc │ │ │ │ - b 0x188a6c │ │ │ │ - b 0x116c790 │ │ │ │ + b 0x117d0fc │ │ │ │ + b 0x1889ac │ │ │ │ + b 0x116c6d0 │ │ │ │ @ instruction: 0xf8ac0308 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f643f8 │ │ │ │ svclt 0x0000be07 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461e │ │ │ │ @ instruction: 0x46054614 │ │ │ │ mrc2 7, 1, pc, cr14, cr6, {7} │ │ │ │ @ instruction: 0xf6491f39 │ │ │ │ - vrsra.s64 d23, d0, #64 │ │ │ │ + vqdmlal.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x17f70333 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ svchi 0x0004f851 │ │ │ │ @ instruction: 0x0c06ebb4 │ │ │ │ stmibvc r4!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ streq lr, [r7], #-2921 @ 0xfffff497 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ vstmiavc r4, {s29-s104} │ │ │ │ - b 0xfe2bd1a0 │ │ │ │ + b 0xfe2bd0e0 │ │ │ │ @ instruction: 0xf853040c │ │ │ │ - b 0x1dbcc4 │ │ │ │ - b 0xfe1acc14 │ │ │ │ + b 0x1dbc04 │ │ │ │ + b 0xfe1acb54 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r2, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stcllt 7, cr15, [ip, #984] @ 0x3d8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02dfc │ │ │ │ + bl 0xfec02d3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ strtmi pc, [r1], -r5, lsl #28 │ │ │ │ rscslt r1, ip, #1824 @ 0x720 │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -159310,55 +159262,55 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46044615 │ │ │ │ stc2l 7, cr15, [r0, #984]! @ 0x3d8 │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - @ instruction: 0xf2c07690 │ │ │ │ - blx 0x86d534 │ │ │ │ + vmlsl.s q11, d16, d0[4] │ │ │ │ + blx 0x86d474 │ │ │ │ strcc pc, [lr, #-3719] @ 0xfffff179 │ │ │ │ svccc 0x0002f83c │ │ │ │ @ instruction: 0xf831b2c7 │ │ │ │ @ instruction: 0xf3c02f02 │ │ │ │ - bl 0xfed6beb8 │ │ │ │ - bl 0x1aac8b8 │ │ │ │ + bl 0xfed6bdf8 │ │ │ │ + bl 0x1aac7f8 │ │ │ │ @ instruction: 0xf8560808 │ │ │ │ ldmdaeq fp, {r0, r1, r2, r4, r5, ip, sp, lr}^ │ │ │ │ - b 0x117d220 │ │ │ │ - b 0x948bb0 │ │ │ │ - b 0x16c4b0 │ │ │ │ - b 0x116c8b4 │ │ │ │ + b 0x117d160 │ │ │ │ + b 0x948af0 │ │ │ │ + b 0x16c3f0 │ │ │ │ + b 0x116c7f4 │ │ │ │ andhi r0, fp, r2, lsl #6 │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldcllt 7, cr15, [r2, #-984]! @ 0xfffffc28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4614 │ │ │ │ @ instruction: 0x4605461e │ │ │ │ stc2 7, cr15, [sl, #984]! @ 0x3d8 │ │ │ │ - cdpvc 6, 9, cr15, cr0, cr9, {2} │ │ │ │ + cdpvs 6, 14, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00231f39 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f853 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcvc 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c06ebb4 │ │ │ │ stmdbeq r9, {r0, r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ eorshi pc, r8, lr, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x13bc760 │ │ │ │ - b 0xfe28b020 │ │ │ │ - b 0x1acd30 │ │ │ │ - b 0xfe1acd24 │ │ │ │ + b 0x13bc6a0 │ │ │ │ + b 0xfe28af60 │ │ │ │ + b 0x1acc70 │ │ │ │ + b 0xfe1acc64 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldclt 7, cr15, [ip, #-984]! @ 0xfffffc28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -159375,15 +159327,15 @@ │ │ │ │ ldmdbne r2, {r9, sl, fp}^ │ │ │ │ stceq 1, cr15, [r0], {72} @ 0x48 │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ stceq 1, cr15, [r0], {124} @ 0x7c │ │ │ │ svclt 0x00a4b2d2 │ │ │ │ rscscs r4, pc, #165675008 @ 0x9e00000 │ │ │ │ andvc fp, sl, r3, lsl #2 │ │ │ │ - b 0x127816c │ │ │ │ + b 0x12780ac │ │ │ │ vabdl.u8 q8, d0, d14 │ │ │ │ strbmi r0, [r9, #-79] @ 0xffffffb1 │ │ │ │ tstlt r7, r5, ror #3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 7, cr15, [r4, #-984] @ 0xfffffc28 │ │ │ │ @@ -159393,30 +159345,30 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605b29c │ │ │ │ ldc2 7, cr15, [sl, #-984]! @ 0xfffffc28 │ │ │ │ stceq 1, cr15, [r2], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strbmi r3, [r3], -lr, lsl #12 │ │ │ │ svccs 0x0002f83e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ - beq 0xe7f00 │ │ │ │ + beq 0xe7e40 │ │ │ │ @ instruction: 0xf1481912 │ │ │ │ @ instruction: 0xf5b20100 │ │ │ │ @ instruction: 0xf1713f80 │ │ │ │ @ instruction: 0xf8570100 │ │ │ │ @ instruction: 0xf83c9039 │ │ │ │ svclt 0x00b21f02 │ │ │ │ @ instruction: 0xf000b292 │ │ │ │ @ instruction: 0xf64f0a01 │ │ │ │ - b 0x9089e4 │ │ │ │ - b 0x12c210 │ │ │ │ + b 0x908924 │ │ │ │ + b 0x12c150 │ │ │ │ movwmi r0, #41481 @ 0xa209 │ │ │ │ movweq lr, #43587 @ 0xaa43 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8ac4576 │ │ │ │ bicsle r2, fp, r0 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ @@ -159427,30 +159379,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2l 7, cr15, [r4], #984 @ 0x3d8 │ │ │ │ smladxcs r0, r9, pc, r1 @ │ │ │ │ - cdpvc 6, 9, cr15, cr0, cr9, {2} │ │ │ │ + cdpvs 6, 14, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c463b │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ stmdbne r4!, {r9, fp}^ │ │ │ │ stmdaeq r0, {r0, r1, r2, r6, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf000d003 │ │ │ │ @ instruction: 0xf04f0a01 │ │ │ │ - blx 0x1879260 │ │ │ │ + blx 0x18791a0 │ │ │ │ @ instruction: 0xf851f880 │ │ │ │ - b 0x1193a7c │ │ │ │ + b 0x11939bc │ │ │ │ vsubw.u8 q8, q0, d10 │ │ │ │ - b 0xfe2efeb0 │ │ │ │ + b 0xfe2efdf0 │ │ │ │ ldrmi r0, [r4, #1028] @ 0x404 │ │ │ │ eorshi pc, r8, lr, asr r8 @ │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, lr, ip │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ @@ -159467,21 +159419,21 @@ │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ stccc 6, cr4, [r1, #-132] @ 0xffffff7c │ │ │ │ stmibvc lr!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9152700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ - bl 0x56eed8 │ │ │ │ - bl 0x12ec714 │ │ │ │ - bcs 0xfe0c8e6c │ │ │ │ - bleq 0xe84b0 │ │ │ │ - blx 0xfe16a864 │ │ │ │ + bl 0x56ee18 │ │ │ │ + bl 0x12ec654 │ │ │ │ + bcs 0xfe0c8dac │ │ │ │ + bleq 0xe83f0 │ │ │ │ + blx 0xfe16a7a4 │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ - beq 0x20a802c │ │ │ │ + beq 0x20a7f6c │ │ │ │ addcc sp, r0, #8, 20 @ 0x8000 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ strtmi r0, [r4], r0, lsl #21 │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ mrscc sl, (UNDEF: 1) │ │ │ │ @@ -159499,167 +159451,167 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461c │ │ │ │ strmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f6b224 │ │ │ │ @ instruction: 0xf1a7fc67 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ - b 0x146dc28 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ + b 0x146db68 │ │ │ │ strcc r7, [lr], -r4, ror #17 │ │ │ │ ands r2, sp, r0, lsl #4 │ │ │ │ svcmi 0x0000f511 │ │ │ │ @ instruction: 0xf173b289 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfe0ea8f8 │ │ │ │ + blx 0xfe0ea838 │ │ │ │ svccc 0x0002f83c │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574576 │ │ │ │ - b 0x990078 │ │ │ │ - b 0xecbb8 │ │ │ │ - b 0x10ec3bc │ │ │ │ + b 0x98ffb8 │ │ │ │ + b 0xecaf8 │ │ │ │ + b 0x10ec2fc │ │ │ │ @ instruction: 0xf8ac0103 │ │ │ │ andsle r1, r0, r0 │ │ │ │ svccc 0x0002f93e │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bl 0x12b2410 │ │ │ │ + bl 0x12b2350 │ │ │ │ @ instruction: 0xf5b173e3 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - blle 0xff5ee7b8 │ │ │ │ + blle 0xff5ee6f8 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ mvnsvc pc, r7, asr #12 │ │ │ │ @ instruction: 0xb112e7da │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xff7e9fac │ │ │ │ + bllt 0xff7e9eec │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46064614 │ │ │ │ stmiavc r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ ldc2 7, cr15, [r2], {246} @ 0xf6 │ │ │ │ @ instruction: 0xf1a41f39 │ │ │ │ @ instruction: 0xf6490e04 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ svcmi 0x0004f85e │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x0c05eb14 │ │ │ │ strbtvc lr, [r4], #2888 @ 0xb48 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0xe85f0 │ │ │ │ + beq 0xe8530 │ │ │ │ @ instruction: 0xf1bcda24 │ │ │ │ @ instruction: 0xf1744f00 │ │ │ │ svclt 0x00bc34ff │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ stcmi 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0xfe0ea9b6 │ │ │ │ + blx 0xfe0ea8f6 │ │ │ │ svcge 0x0004f851 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ streq lr, [sl], #-2700 @ 0xfffff574 │ │ │ │ @ instruction: 0xf8574596 │ │ │ │ - b 0x1dc13c │ │ │ │ - b 0xfe1ad084 │ │ │ │ + b 0x1dc07c │ │ │ │ + b 0xfe1acfc4 │ │ │ │ andvs r0, ip, sl, lsl #8 │ │ │ │ @ instruction: 0xb113d1d6 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - bllt 0xfe4ea044 │ │ │ │ + bllt 0xfe4e9f84 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ stcmi 0, cr15, [r0], {111} @ 0x6f │ │ │ │ svclt 0x0000e7de │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ sbcslt r4, ip, #5242880 @ 0x500000 │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xff0ea072 │ │ │ │ + blx 0xff0e9fb2 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr6, {0} │ │ │ │ @ instruction: 0x26004639 │ │ │ │ svccs 0x0001f81e │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - bl 0x1a72cf8 │ │ │ │ + bl 0x1a72c38 │ │ │ │ strbmi r0, [r7, #-1799]! @ 0xfffff8f9 │ │ │ │ svclt 0x00bcb2d2 │ │ │ │ ldrmi r4, [ip], r2, ror #12 │ │ │ │ andvc fp, sl, r3, lsl #2 │ │ │ │ - b 0x12384c8 │ │ │ │ + b 0x1238408 │ │ │ │ vrsubhn.i16 d16, q0, q6 │ │ │ │ strmi r0, [r8, #79] @ 0x4f │ │ │ │ tstlt r6, r8, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x166a0b8 │ │ │ │ + bllt 0x1669ff8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605b29c │ │ │ │ - blx 0xfe46a0d6 │ │ │ │ + blx 0xfe46a016 │ │ │ │ stceq 1, cr15, [r2], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ movwcs r3, #1550 @ 0x60e │ │ │ │ svccs 0x0002f83e │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bl 0x18f2d68 │ │ │ │ + bl 0x18f2ca8 │ │ │ │ @ instruction: 0xf8570101 │ │ │ │ strbmi r8, [r9, #-56] @ 0xffffffc8 │ │ │ │ addslt fp, r1, #168, 30 @ 0x2a0 │ │ │ │ svccs 0x0002f83c │ │ │ │ @ instruction: 0x2100bfbc │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ andeq lr, r8, #139264 @ 0x22000 │ │ │ │ tsteq r8, r1, lsl #20 │ │ │ │ - b 0x117cd6c │ │ │ │ + b 0x117ccac │ │ │ │ vsubw.u8 q8, q0, d9 │ │ │ │ ldrbmi r0, [r6, #-143]! @ 0xffffff71 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xb113d1de │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x5ea13c │ │ │ │ + bllt 0x5ea07c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4614 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ - blx 0x13ea15a │ │ │ │ - cdpvc 6, 9, cr15, cr0, cr9, {2} │ │ │ │ + blx 0x13ea09a │ │ │ │ + cdpvs 6, 14, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ @ instruction: 0xf1a41f39 │ │ │ │ @ instruction: 0xf1040c04 │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ svcmi 0x0004f85c │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svchi 0x0004f851 │ │ │ │ - bl 0x1a72f34 │ │ │ │ - strbmi r0, [pc, #-1799] @ 0xabaa1 │ │ │ │ + bl 0x1a72e74 │ │ │ │ + strbmi r0, [pc, #-1799] @ 0xab9e1 │ │ │ │ svclt 0x00bcb2c7 │ │ │ │ @ instruction: 0xf0002400 │ │ │ │ - b 0xfe1ae5b8 │ │ │ │ - b 0x116d1d8 │ │ │ │ + b 0xfe1ae4f8 │ │ │ │ + b 0x116d118 │ │ │ │ @ instruction: 0xf85e0309 │ │ │ │ vmvn.i32 d23, #135 @ 0x00000087 │ │ │ │ ldrmi r1, [r4, #15] │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ @@ -159669,30 +159621,30 @@ │ │ │ │ svclt 0x0000bad5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46064615 │ │ │ │ - blx 0x3ea1da │ │ │ │ + blx 0x3ea11a │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ stccc 6, cr4, [r1, #-132] @ 0xffffff7c │ │ │ │ stmibvc lr!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9152700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ - bl 0xfed6f220 │ │ │ │ - b 0x146ca5c │ │ │ │ - bl 0x19891b4 │ │ │ │ - bcs 0xfe0ace50 │ │ │ │ - bleq 0xe87fc │ │ │ │ - blx 0xfe16abb0 │ │ │ │ + bl 0xfed6f160 │ │ │ │ + b 0x146c99c │ │ │ │ + bl 0x19890f4 │ │ │ │ + bcs 0xfe0acd90 │ │ │ │ + bleq 0xe873c │ │ │ │ + blx 0xfe16aaf0 │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ - beq 0x20a8378 │ │ │ │ + beq 0x20a82b8 │ │ │ │ addcc sp, r0, #8, 20 @ 0x8000 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ strtmi r0, [r4], r0, lsl #21 │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ mrscc sl, (UNDEF: 1) │ │ │ │ @@ -159706,83 +159658,83 @@ │ │ │ │ svclt 0x0000ba8b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46054616 │ │ │ │ - blx 0xff16a26c │ │ │ │ + blx 0xff16a1ac │ │ │ │ vmaxnm.f32 s30, s14, s30 │ │ │ │ @ instruction: 0xf1a61ea1 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ - b 0x146df74 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ + b 0x146deb4 │ │ │ │ strcc r7, [lr], -lr, ror #17 │ │ │ │ ands r2, sp, r0, lsl #8 │ │ │ │ svcmi 0x0000f519 │ │ │ │ @ instruction: 0xf989fa1f │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ - blx 0x187e6c8 │ │ │ │ + blx 0x187e608 │ │ │ │ @ instruction: 0xf831fa80 │ │ │ │ tstmi r4, #2, 30 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x9743c4 │ │ │ │ - b 0x2ecee8 │ │ │ │ - b 0x116e6ec │ │ │ │ + b 0x974304 │ │ │ │ + b 0x2ece28 │ │ │ │ + b 0x116e62c │ │ │ │ @ instruction: 0xf8a10909 │ │ │ │ andsle r9, r2, r0 │ │ │ │ svccc 0x0002f93c │ │ │ │ - bl 0xfed74af4 │ │ │ │ - b 0x146e730 │ │ │ │ - bl 0x1989288 │ │ │ │ + bl 0xfed74a34 │ │ │ │ + b 0x146e670 │ │ │ │ + bl 0x19891c8 │ │ │ │ @ instruction: 0xf5b90308 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - blle 0xff56eb08 │ │ │ │ + blle 0xff56ea48 │ │ │ │ andeq pc, r1, #0 │ │ │ │ ldmibvc pc!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xb114e7d9 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xdea2fc │ │ │ │ + blt 0xdea23c │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46064614 │ │ │ │ - blx 0x1bea318 │ │ │ │ + blx 0x1bea258 │ │ │ │ @ instruction: 0xf6491f39 │ │ │ │ - @ instruction: 0xf2c07e90 │ │ │ │ + vqrdmlah.s d22, d16, d0[4] │ │ │ │ @ instruction: 0x17ef0e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2300 │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ - b 0x146e760 │ │ │ │ - blne 0x19ca6f4 │ │ │ │ + b 0x146e6a0 │ │ │ │ + blne 0x19ca634 │ │ │ │ stmdaeq r7, {r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svcmi 0x0000f1b4 │ │ │ │ - beq 0xe8950 │ │ │ │ + beq 0xe8890 │ │ │ │ @ instruction: 0xf1b4da24 │ │ │ │ @ instruction: 0xf1584f00 │ │ │ │ svclt 0x00bc0800 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blx 0xfe0ead04 │ │ │ │ + blx 0xfe0eac44 │ │ │ │ svchi 0x0004f851 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ @ instruction: 0xf85e4594 │ │ │ │ - b 0x1d0488 │ │ │ │ - b 0xfe1ad3c8 │ │ │ │ + b 0x1d03c8 │ │ │ │ + b 0xfe1ad308 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb113d1d5 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmiblt r8!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ @@ -159791,28 +159743,28 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ subslt r4, ip, #5242880 @ 0x500000 │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x6ea3c0 │ │ │ │ + blx 0x6ea300 │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ @ instruction: 0xf9162700 │ │ │ │ @ instruction: 0xf0002f01 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ - blx 0xfe12fbfe │ │ │ │ + blx 0xfe12fb3e │ │ │ │ ldmibeq r2, {r2, r8, fp, sp}^ │ │ │ │ subvs lr, r9, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r0], {162} @ 0xa2 │ │ │ │ vstmiane r9!, {s29-s120} │ │ │ │ svclt 0x0004b2d2 │ │ │ │ rsbscs r4, pc, #165675008 @ 0x9e00000 │ │ │ │ andvc fp, sl, r3, lsl #2 │ │ │ │ - b 0x1278820 │ │ │ │ + b 0x1278760 │ │ │ │ vabdl.u8 q8, d0, d14 │ │ │ │ strmi r0, [r8, #79] @ 0x4f │ │ │ │ tstlt r7, r3, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt sl!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -159821,66 +159773,66 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605b21c │ │ │ │ @ instruction: 0xf9e2f7f6 │ │ │ │ @ instruction: 0xf1a71eb1 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - @ instruction: 0xf2c07690 │ │ │ │ + vmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf1070633 │ │ │ │ movwcs r0, #3598 @ 0xe0e │ │ │ │ svccs 0x0002f93c │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdacs r4, {r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - b 0x112f3c0 │ │ │ │ + b 0x112f300 │ │ │ │ @ instruction: 0xf5a24248 │ │ │ │ - b 0x167e080 │ │ │ │ - blx 0x187a424 │ │ │ │ + b 0x167dfc0 │ │ │ │ + blx 0x187a364 │ │ │ │ svclt 0x0018f880 │ │ │ │ @ instruction: 0xf831b297 │ │ │ │ svclt 0x00042f02 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ eorshi pc, r8, r6, asr r8 @ │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - b 0x93dc40 │ │ │ │ - b 0x26cccc │ │ │ │ - b 0x112e0d0 │ │ │ │ + b 0x93db80 │ │ │ │ + b 0x26cc0c │ │ │ │ + b 0x112e010 │ │ │ │ andhi r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0xb113d1d8 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt r2!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ ldrmi r4, [lr], -r7, lsl #12 │ │ │ │ @ instruction: 0xf99af7f6 │ │ │ │ strcs r1, [r0, #-3881] @ 0xfffff0d7 │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ - bmi 0xe8638 │ │ │ │ + bmi 0xe8578 │ │ │ │ @ instruction: 0xf85e46a9 │ │ │ │ movwcs r4, #3844 @ 0xf04 │ │ │ │ strgt pc, [r4], #-2950 @ 0xfffff47a │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ mcrreq 10, 4, lr, r4, cr12 │ │ │ │ strbmi r1, [ip, #-2020] @ 0xfffff81c │ │ │ │ ldrbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svcmi 0x0004f851 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0301 │ │ │ │ tstmi sp, #0, 24 │ │ │ │ - b 0xfe1d9038 │ │ │ │ + b 0xfe1d8f78 │ │ │ │ vmull.u8 q8, d0, d12 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ movweq lr, #14860 @ 0x3a0c │ │ │ │ movweq lr, #19075 @ 0x4a83 │ │ │ │ bicsle r6, ip, fp │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ @@ -159891,72 +159843,72 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0xf883fa4f │ │ │ │ - bleq 0x4e898c │ │ │ │ + bleq 0x4e88cc │ │ │ │ @ instruction: 0xf94ef7f6 │ │ │ │ - beq 0xe86bc │ │ │ │ + beq 0xe85fc │ │ │ │ @ instruction: 0xf1044629 │ │ │ │ @ instruction: 0x26403eff │ │ │ │ @ instruction: 0xf91e2700 │ │ │ │ ldrtmi r2, [r4], -r1, lsl #30 │ │ │ │ @ instruction: 0xf000463d │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ - blx 0xff12f59e │ │ │ │ + blx 0xff12f4de │ │ │ │ stmib sp, {r3, r7, r8, sl, lr}^ │ │ │ │ stcls 5, cr4, [r1, #-0] │ │ │ │ @ instruction: 0x9c0109e2 │ │ │ │ subvs lr, r4, #270336 @ 0x42000 │ │ │ │ streq pc, [r0], #418 @ 0x1a2 │ │ │ │ strbtne lr, [r5], #2644 @ 0xa54 │ │ │ │ svclt 0x0004b2d2 │ │ │ │ rsbscs r4, pc, #156, 12 @ 0x9c00000 │ │ │ │ andvc fp, sl, r3, lsl #2 │ │ │ │ - b 0x13389c8 │ │ │ │ + b 0x1338908 │ │ │ │ vmlsl.u8 q8, d0, d12 │ │ │ │ strmi r0, [fp, #79] @ 0x4f │ │ │ │ @ instruction: 0xf1bad1dd │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strbmi r3, [r8], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f64ff0 │ │ │ │ svclt 0x0000b8d3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x460c4692 │ │ │ │ - blx 0x49880c │ │ │ │ + blx 0x49874c │ │ │ │ strmi pc, [r1], r3, lsl #17 │ │ │ │ - blvc 0xfe4e9f2c │ │ │ │ - bleq 0xda910c │ │ │ │ + blvs 0xff8e9e6c │ │ │ │ + bleq 0xda904c │ │ │ │ @ instruction: 0xf904f7f6 │ │ │ │ strmi pc, [r0], pc, asr #8 │ │ │ │ stceq 1, cr15, [r2], {170} @ 0xaa │ │ │ │ @ instruction: 0xf10a1ea1 │ │ │ │ movwcs r0, #2574 @ 0xa0e │ │ │ │ @ instruction: 0xf83c2700 │ │ │ │ ldrtmi r2, [r4], -r2, lsl #30 │ │ │ │ @ instruction: 0xf04f463d │ │ │ │ - blx 0xff12fe32 │ │ │ │ + blx 0xff12fd72 │ │ │ │ stmib sp, {r3, r7, r8, sl, lr}^ │ │ │ │ stcls 5, cr4, [r1, #-0] │ │ │ │ @ instruction: 0x9c010be2 │ │ │ │ submi lr, r4, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf5a2b294 │ │ │ │ - b 0x153ce48 │ │ │ │ + b 0x153cd88 │ │ │ │ sbclt r3, r5, #1342177294 @ 0x5000000e │ │ │ │ svccs 0x0002f831 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf6470e01 │ │ │ │ - b 0x1189a58 │ │ │ │ + b 0x1189998 │ │ │ │ @ instruction: 0xf85b030e │ │ │ │ vmvn.i32 d21, #133 @ 0x00000085 │ │ │ │ ldrbmi r0, [r4, #143] @ 0x8f │ │ │ │ andeq lr, r5, #139264 @ 0x22000 │ │ │ │ streq lr, [r5], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r2], #-2628 @ 0xfffff5bc │ │ │ │ bicsle r8, r4, ip │ │ │ │ @@ -159970,31 +159922,31 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ stmdami r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8b6f7f6 │ │ │ │ @ instruction: 0xf6491f29 │ │ │ │ - @ instruction: 0xf2c07e90 │ │ │ │ + vqrdmlah.s d22, d16, d0[4] │ │ │ │ strcs r0, [r0, #-3635] @ 0xfffff1cd │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ orrmi pc, r0, #79 @ 0x4f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0004f85c │ │ │ │ ldrmi r4, [ip], -sl, asr #13 │ │ │ │ - bmi 0x26b600 │ │ │ │ - b 0x11b0668 │ │ │ │ - b 0x146d804 │ │ │ │ + bmi 0x26b540 │ │ │ │ + b 0x11b05a8 │ │ │ │ + b 0x146d744 │ │ │ │ strbmi r7, [sl, #2794] @ 0xaea │ │ │ │ strbmi fp, [r4, #-3848] @ 0xfffff0f8 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0901 │ │ │ │ - b 0x11fd6f0 │ │ │ │ - blx 0x186db18 │ │ │ │ + b 0x11fd630 │ │ │ │ + blx 0x186da58 │ │ │ │ strbmi pc, [r2, #-2432]! @ 0xfffff680 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsge pc, r9, lr, asr r8 @ │ │ │ │ svcls 0x0004f851 │ │ │ │ streq lr, [r4], #-2697 @ 0xfffff577 │ │ │ │ streq lr, [sl], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ @@ -160005,82 +159957,82 @@ │ │ │ │ @ instruction: 0xf7f64ff8 │ │ │ │ svclt 0x0000b833 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460e4693 │ │ │ │ - ldrbtcc pc, [pc], #267 @ 0xac740 @ │ │ │ │ + ldrbtcc pc, [pc], #267 @ 0xac680 @ │ │ │ │ @ instruction: 0xf10b3e01 │ │ │ │ @ instruction: 0xf04f0b0f │ │ │ │ strmi r0, [r0], r0, lsl #20 │ │ │ │ @ instruction: 0xf7f6b25f │ │ │ │ @ instruction: 0xf914f863 │ │ │ │ @ instruction: 0xf0002f01 │ │ │ │ @ instruction: 0xf9160301 │ │ │ │ @ instruction: 0xf04fef01 │ │ │ │ - blx 0xfe12eb66 │ │ │ │ - b 0x1474b84 │ │ │ │ - b 0x148bb24 │ │ │ │ + blx 0xfe12eaa6 │ │ │ │ + b 0x1474ac4 │ │ │ │ + b 0x148ba64 │ │ │ │ ldmne r2, {r1, r2, r3, r8, sl, sp} │ │ │ │ @ instruction: 0x2c0cea4f │ │ │ │ @ instruction: 0x6c1eea4c │ │ │ │ ldmdbne r2, {r0, r3, r6, r8, lr}^ │ │ │ │ tsteq ip, r1, asr #22 │ │ │ │ svcmi 0x0000f5b2 │ │ │ │ stceq 1, cr15, [r0], {113} @ 0x71 │ │ │ │ strcs pc, [r7, #-962] @ 0xfffffc3e │ │ │ │ ldrmi fp, [r9], r4, lsr #31 │ │ │ │ - ble 0x2b5d90 │ │ │ │ + ble 0x2b5cd0 │ │ │ │ svcmi 0x0000f512 │ │ │ │ mvnscc pc, r1, ror r1 @ │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ strcs r0, [r0, #769] @ 0x301 │ │ │ │ @ instruction: 0xb1034699 │ │ │ │ - b 0x1348880 │ │ │ │ + b 0x13487c0 │ │ │ │ vmlsl.u8 q8, d0, d9 │ │ │ │ ldrbmi r0, [ip, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf1bad1cd │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x00e0f7f5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0x4606b21d │ │ │ │ - ldmibvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmibvs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf814f7f6 │ │ │ │ cdpne 7, 10, cr2, cr3, cr0, {0} │ │ │ │ streq pc, [r2], #-424 @ 0xfffffe58 │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b1e01b │ │ │ │ - b 0x1480404 │ │ │ │ + b 0x1480344 │ │ │ │ @ instruction: 0xf15c4111 │ │ │ │ svclt 0x00bc0c00 │ │ │ │ - bleq 0x128810 │ │ │ │ + bleq 0x128750 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ streq lr, [fp, -r7, asr #20] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85945a0 │ │ │ │ - b 0x95c918 │ │ │ │ - b 0xed05c │ │ │ │ - b 0x112cc60 │ │ │ │ + b 0x95c858 │ │ │ │ + b 0xecf9c │ │ │ │ + b 0x112cba0 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ @ instruction: 0xf934d020 │ │ │ │ @ instruction: 0xf04f1f02 │ │ │ │ @ instruction: 0xf9330b00 │ │ │ │ - blx 0xfe0f844e │ │ │ │ - b 0x147385c │ │ │ │ - b 0x148c3d4 │ │ │ │ + blx 0xfe0f838e │ │ │ │ + b 0x147379c │ │ │ │ + b 0x148c314 │ │ │ │ stmdane r9, {r1, r9, fp, lr}^ │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ vnmlami.f32 s28, s4, s28 │ │ │ │ @ instruction: 0x0c0ceb4c │ │ │ │ tsteq sl, r1, lsl fp │ │ │ │ @ instruction: 0x0c0eeb4c │ │ │ │ svcmi 0x0000f1b1 │ │ │ │ @@ -160095,42 +160047,42 @@ │ │ │ │ svclt 0x0000bf81 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffb4f7f5 │ │ │ │ @ instruction: 0xf1041f29 │ │ │ │ svcne 0x0025020c │ │ │ │ @ instruction: 0xf8512300 │ │ │ │ @ instruction: 0xf8554f04 │ │ │ │ @ instruction: 0xf0049f04 │ │ │ │ - b 0x13bf8c8 │ │ │ │ - b 0x146fa1c │ │ │ │ - blx 0xff30c3e2 │ │ │ │ + b 0x13bf808 │ │ │ │ + b 0x146f95c │ │ │ │ + blx 0xff30c322 │ │ │ │ @ instruction: 0xf04fec06 │ │ │ │ - bl 0x82ecd8 │ │ │ │ - bl 0x17b0114 │ │ │ │ + bl 0x82ec18 │ │ │ │ + bl 0x17b0054 │ │ │ │ svclt 0x00680c0c │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b946e6 │ │ │ │ andle r0, r5, r0, lsl #30 │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ cdpmi 1, 0, cr15, cr0, cr12, {0} │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ vmlaeq.f32 s28, s9, s28 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85842aa │ │ │ │ - b 0x45ca00 │ │ │ │ - b 0xfe430144 │ │ │ │ + b 0x45c940 │ │ │ │ + b 0xfe430084 │ │ │ │ andvs r0, ip, r4, lsl #8 │ │ │ │ tstlt r3, pc, asr #3 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0030f7f5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -160144,22 +160096,22 @@ │ │ │ │ @ instruction: 0xf1090800 │ │ │ │ @ instruction: 0xf1093eff │ │ │ │ @ instruction: 0xf91e090f │ │ │ │ @ instruction: 0xf0002f01 │ │ │ │ @ instruction: 0xf9140301 │ │ │ │ strcs fp, [r0, -r1, lsl #30] │ │ │ │ @ instruction: 0x2c05fb82 │ │ │ │ - bvc 0xffba72a8 │ │ │ │ + bvc 0xffba71e8 │ │ │ │ tstcs fp, pc, asr #20 │ │ │ │ - b 0x1472bbc │ │ │ │ - bl 0x13b71a0 │ │ │ │ - b 0x132f9ac │ │ │ │ + b 0x1472afc │ │ │ │ + bl 0x13b70e0 │ │ │ │ + b 0x132f8ec │ │ │ │ orrcc r6, r0, fp, lsl sl │ │ │ │ - beq 0xe8eac │ │ │ │ - bl 0x13b2acc │ │ │ │ + beq 0xe8dec │ │ │ │ + bl 0x13b2a0c │ │ │ │ @ instruction: 0xf5b10c0a │ │ │ │ @ instruction: 0xf17c4f00 │ │ │ │ vmlsl.u8 q8, d1, d0 │ │ │ │ svclt 0x00a42207 │ │ │ │ rsbscs r4, pc, #32505856 @ 0x1f00000 │ │ │ │ @ instruction: 0xf511da08 │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ @@ -160178,43 +160130,43 @@ │ │ │ │ svclt 0x0000bedb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0x4606b21d │ │ │ │ - ldmibvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmibvs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff0ef7f5 │ │ │ │ cdpne 7, 10, cr2, cr3, cr0, {0} │ │ │ │ streq pc, [r2], #-424 @ 0xfffffe58 │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b2e01a │ │ │ │ - b 0x1480610 │ │ │ │ + b 0x1480550 │ │ │ │ @ instruction: 0xf15e4112 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ - bleq 0x128a1c │ │ │ │ + bleq 0x12895c │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x129952c │ │ │ │ + b 0x129946c │ │ │ │ vabdl.u8 q8, d0, d11 │ │ │ │ strmi r0, [r0, #143]! @ 0x8f │ │ │ │ eors pc, r2, r9, asr r8 @ │ │ │ │ andeq lr, lr, #44, 20 @ 0x2c000 │ │ │ │ tsteq lr, r1, lsl #20 │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ eorle r8, r3, sl, lsl r0 │ │ │ │ svcne 0x0002f934 │ │ │ │ - bleq 0xe8b84 │ │ │ │ + bleq 0xe8ac4 │ │ │ │ svcgt 0x0002f933 │ │ │ │ vmlane.f64 d15, d21, d1 │ │ │ │ - bvc 0xffbe7390 │ │ │ │ + bvc 0xffbe72d0 │ │ │ │ andmi lr, ip, #323584 @ 0x4f000 │ │ │ │ - b 0x1472b80 │ │ │ │ - bl 0x143f288 │ │ │ │ - b 0x133029c │ │ │ │ + b 0x1472ac0 │ │ │ │ + bl 0x143f1c8 │ │ │ │ + b 0x13301dc │ │ │ │ @ instruction: 0xf5124a1c │ │ │ │ @ instruction: 0xf14a4200 │ │ │ │ stmne sl, {r9, fp} │ │ │ │ vmlseq.f64 d14, d10, d14 │ │ │ │ svcmi 0x0000f1b2 │ │ │ │ tstpeq r0, lr, ror r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf000dbc5 │ │ │ │ @@ -160230,15 +160182,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ mrc2 7, 5, pc, cr0, cr5, {7} │ │ │ │ @ instruction: 0xf1a41f39 │ │ │ │ @ instruction: 0xf6490e04 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ svcmi 0x0004f851 │ │ │ │ svcls 0x0004f85e │ │ │ │ stcmi 0, cr15, [r0], {4} │ │ │ │ mrrceq 10, 4, lr, r4, cr12 │ │ │ │ stmiavc r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @@ -160247,20 +160199,20 @@ │ │ │ │ stmmi r0, {r3, r4, r8, ip, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #18 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - b 0x14a0b1c │ │ │ │ + b 0x14a0a5c │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0901 │ │ │ │ - blx 0x187eb14 │ │ │ │ - b 0xfe2ebd18 │ │ │ │ - b 0x116eb2c │ │ │ │ + blx 0x187ea54 │ │ │ │ + b 0xfe2ebc58 │ │ │ │ + b 0x116ea6c │ │ │ │ vsubw.u8 q8, q0, d9 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ streq lr, [r4], #-2696 @ 0xfffff578 │ │ │ │ bicle r6, fp, ip │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ @@ -160273,35 +160225,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4698 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ mrc2 7, 2, pc, cr10, cr5, {7} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ vst3.32 {d15[0],d17[0],d19[0]}, [r8] │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xacb8c │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xacacc │ │ │ │ stmiane r0, {r3, r6, r8, r9, ip, sp, lr, pc}^ │ │ │ │ eoreq r3, r4, #3932160 @ 0x3c0000 │ │ │ │ @ instruction: 0xf91c2600 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf91e0101 │ │ │ │ andcs r9, r0, #1, 30 │ │ │ │ stmdbcc r9, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bl 0x12f2efc │ │ │ │ + bl 0x12f2e3c │ │ │ │ ldmdbne fp, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svcmi 0x0000f5b3 │ │ │ │ - bleq 0xe9184 │ │ │ │ - bcs 0x2a9ab0 │ │ │ │ + bleq 0xe90c4 │ │ │ │ + bcs 0x2a99f0 │ │ │ │ strmi fp, [sl], -r4, lsr #31 │ │ │ │ - beq 0x20a8ce8 │ │ │ │ + beq 0x20a8c28 │ │ │ │ @ instruction: 0xf513da09 │ │ │ │ @ instruction: 0xf1594f00 │ │ │ │ svclt 0x00be0900 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ - beq 0xfe0e8cfc │ │ │ │ + beq 0xfe0e8c3c │ │ │ │ tstlt r9, sl, lsl #12 │ │ │ │ andge pc, r0, lr, lsl #17 │ │ │ │ vorr.i32 d20, #34304 @ 0x00008600 │ │ │ │ strbmi r0, [r7, #-79]! @ 0xffffffb1 │ │ │ │ @ instruction: 0xb116d1d3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @@ -160311,82 +160263,82 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d461c │ │ │ │ @ instruction: 0x46064617 │ │ │ │ @ instruction: 0xf7f5b224 │ │ │ │ @ instruction: 0xf649fe0b │ │ │ │ - @ instruction: 0xf2c07890 │ │ │ │ + vmul.i d22, d16, d0[4] │ │ │ │ @ instruction: 0xf1a50833 │ │ │ │ - b 0x146fc18 │ │ │ │ + b 0x146fb58 │ │ │ │ @ instruction: 0xf1a74924 │ │ │ │ strteq r0, [r4], #-3586 @ 0xfffff1fe │ │ │ │ strcs r3, [r0, #-1806] @ 0xfffff8f2 │ │ │ │ @ instruction: 0xf1b3e01b │ │ │ │ - b 0x1480824 │ │ │ │ + b 0x1480764 │ │ │ │ @ instruction: 0xf15a4313 │ │ │ │ svclt 0x00bc0a00 │ │ │ │ andeq pc, r1, #0 │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ - blx 0xfe0eb5b4 │ │ │ │ + blx 0xfe0eb4f4 │ │ │ │ vorr.i32 d20, #34048 @ 0x00008500 │ │ │ │ ldrbmi r0, [r7, #-143]! @ 0xffffff71 │ │ │ │ eorscs pc, sl, r8, asr r8 @ │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ movweq lr, #10755 @ 0x2a03 │ │ │ │ tsteq r3, r1, asr #20 │ │ │ │ andne pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf93cd016 │ │ │ │ andcs r1, r0, #2, 30 │ │ │ │ svccc 0x0002f93e │ │ │ │ - bcc 0x12ba70 │ │ │ │ - bl 0x1332fd4 │ │ │ │ + bcc 0x12b9b0 │ │ │ │ + bl 0x1332f14 │ │ │ │ ldmdbne fp, {r1, r3, r9, fp} │ │ │ │ - beq 0x367994 │ │ │ │ + beq 0x3678d4 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - bleq 0xe9260 │ │ │ │ + bleq 0xe91a0 │ │ │ │ @ instruction: 0xf000dbd1 │ │ │ │ @ instruction: 0xf6470201 │ │ │ │ @ instruction: 0xe7d773ff │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f54ff8 │ │ │ │ svclt 0x0000bd7b │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ pkhbtmi r4, r0, r4, lsl #12 │ │ │ │ - ldmibvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmibvs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [lr, #980]! @ 0x3d4 │ │ │ │ - beq 0x1a275fc │ │ │ │ + beq 0x1a2753c │ │ │ │ @ instruction: 0x07eb1f31 │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ strcs r0, [r0, -ip, lsl #4] │ │ │ │ svcpl 0x0004f851 │ │ │ │ @ instruction: 0xf856469e │ │ │ │ ldrbmi fp, [r4], r4, lsl #30 │ │ │ │ - blx 0xff1f5cde │ │ │ │ - bl 0x867d0c │ │ │ │ - bl 0x17b051c │ │ │ │ + blx 0xff1f5c1e │ │ │ │ + bl 0x867c4c │ │ │ │ + bl 0x17b045c │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r6], r1, lsl #8 │ │ │ │ - b 0x14991a0 │ │ │ │ + b 0x14990e0 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0401 │ │ │ │ - blx 0x18804fc │ │ │ │ + blx 0x188043c │ │ │ │ msrmi CPSR_sxc, #128, 24 @ 0x8000 │ │ │ │ vmlaeq.f32 s28, s11, s28 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85942b2 │ │ │ │ - b 0x43ce00 │ │ │ │ - b 0xfe1add24 │ │ │ │ + b 0x43cd40 │ │ │ │ + b 0xfe1adc64 │ │ │ │ andvs r0, ip, r5, lsl #8 │ │ │ │ @ instruction: 0xb117d1d8 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ ldclt 7, cr15, [r0, #-980]! @ 0xfffffc2c │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -160402,24 +160354,24 @@ │ │ │ │ @ instruction: 0x26003cff │ │ │ │ @ instruction: 0xf1080224 │ │ │ │ strcc r0, [r0], #2063 @ 0x80f │ │ │ │ streq pc, [r0, -r7, asr #2] │ │ │ │ svccc 0x0001f91c │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ svcls 0x0001f91e │ │ │ │ - blx 0xfe175576 │ │ │ │ + blx 0xfe1754b6 │ │ │ │ ldmne fp, {r0, r3, r8, fp, ip, sp}^ │ │ │ │ stmdbeq r9, {r0, r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x12731ec │ │ │ │ + bl 0x127312c │ │ │ │ @ instruction: 0xf5b30909 │ │ │ │ @ instruction: 0xf1794f00 │ │ │ │ @ instruction: 0xf3c30b00 │ │ │ │ svclt 0x00a42a07 │ │ │ │ @ instruction: 0xf04f460a │ │ │ │ - ble 0x2ef794 │ │ │ │ + ble 0x2ef6d4 │ │ │ │ svcmi 0x0000f513 │ │ │ │ stmdbeq r0, {r0, r3, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0101 │ │ │ │ strmi r0, [sl], -r0, lsl #21 │ │ │ │ @ instruction: 0xf88eb109 │ │ │ │ tstmi r6, #0 │ │ │ │ @@ -160438,41 +160390,41 @@ │ │ │ │ @ instruction: 0x46064690 │ │ │ │ ldc2 7, cr15, [r6, #-980] @ 0xfffffc2c │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ vqshl.u8 d16, d28, d7 │ │ │ │ @ instruction: 0xf51437c0 │ │ │ │ @ instruction: 0xf1a84400 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - @ instruction: 0xf2c07990 │ │ │ │ + vmul.f d22, d16, d0[4] │ │ │ │ @ instruction: 0xf1470933 │ │ │ │ @ instruction: 0xf1080700 │ │ │ │ strcs r0, [r0, #-2062] @ 0xfffff7f2 │ │ │ │ @ instruction: 0xf1b3e01b │ │ │ │ - b 0x1480a18 │ │ │ │ + b 0x1480958 │ │ │ │ @ instruction: 0xf15a4313 │ │ │ │ svclt 0x00bc0a00 │ │ │ │ andeq pc, r1, #0 │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ - blx 0xfe0eb7a8 │ │ │ │ + blx 0xfe0eb6e8 │ │ │ │ vorr.i32 d20, #34048 @ 0x00008500 │ │ │ │ ldrbmi r0, [r0, #143]! @ 0x8f │ │ │ │ eorscs pc, sl, r9, asr r8 @ │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ movweq lr, #10755 @ 0x2a03 │ │ │ │ tsteq r3, r1, asr #20 │ │ │ │ andne pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf93cd016 │ │ │ │ andcs r1, r0, #2, 30 │ │ │ │ svccc 0x0002f93e │ │ │ │ - bcc 0x12bc64 │ │ │ │ - bl 0x13331c8 │ │ │ │ + bcc 0x12bba4 │ │ │ │ + bl 0x1333108 │ │ │ │ ldmdbne fp, {r1, r3, r9, fp} │ │ │ │ - beq 0x367b80 │ │ │ │ + beq 0x367ac0 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - bleq 0xe9454 │ │ │ │ + bleq 0xe9394 │ │ │ │ @ instruction: 0xf000dbd1 │ │ │ │ @ instruction: 0xf6470201 │ │ │ │ @ instruction: 0xe7d773ff │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f54ff8 │ │ │ │ @@ -160481,172 +160433,172 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46074614 │ │ │ │ stmdbeq r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ ldc2 7, cr15, [r6], #980 @ 0x3d4 │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x07eb1f31 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ strcs r1, [r0], -r5, lsr #30 │ │ │ │ svcmi 0x0004f851 │ │ │ │ @ instruction: 0xf855469c │ │ │ │ strbmi fp, [sl], r4, lsl #30 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bgt 0x3abde4 │ │ │ │ + bgt 0x3abd24 │ │ │ │ stcmi 1, cr15, [r0], {28} │ │ │ │ - beq 0xe9404 │ │ │ │ + beq 0xe9344 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ - beq 0x367c4c │ │ │ │ + beq 0x367b8c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ ldrbmi r0, [r4], r1, lsl #28 │ │ │ │ svceq 0x0000f1be │ │ │ │ - b 0x14a0f08 │ │ │ │ + b 0x14a0e48 │ │ │ │ @ instruction: 0xf0007aea │ │ │ │ @ instruction: 0xf10a0e01 │ │ │ │ - blx 0x187ff00 │ │ │ │ - b 0x126b904 │ │ │ │ - b 0xfe3ae740 │ │ │ │ + blx 0x187fe40 │ │ │ │ + b 0x126b844 │ │ │ │ + b 0xfe3ae680 │ │ │ │ vmull.u8 q8, d0, d4 │ │ │ │ adcmi r1, sl, #15 │ │ │ │ eors pc, sl, r8, asr r8 @ │ │ │ │ @ instruction: 0x0c0eea0c │ │ │ │ streq lr, [r4], #-2700 @ 0xfffff574 │ │ │ │ bicle r6, pc, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f54ff8 │ │ │ │ svclt 0x0000bc2d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0413c │ │ │ │ + bl 0xfec0407c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf7f5b2df │ │ │ │ @ instruction: 0xf104fc65 │ │ │ │ mrcne 12, 3, r3, cr1, cr15, {7} │ │ │ │ - streq pc, [pc], #-262 @ 0xacf58 │ │ │ │ + streq pc, [pc], #-262 @ 0xace98 │ │ │ │ @ instruction: 0xf10c3101 │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ stmdavc fp, {r0, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mulcs r0, ip, r8 │ │ │ │ andcs pc, r7, #3072 @ 0xc00 │ │ │ │ andcs pc, r0, ip, lsl #17 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f540f8 │ │ │ │ svclt 0x0000bc05 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0418c │ │ │ │ + bl 0xfec040cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ addslt r4, sp, #23068672 @ 0x1600000 │ │ │ │ @ instruction: 0xf7f54604 │ │ │ │ @ instruction: 0xf1a7fc3d │ │ │ │ cdpne 14, 11, cr0, cr3, cr2, {0} │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf83e360e │ │ │ │ - blx 0x1874bbc │ │ │ │ + blx 0x1874afc │ │ │ │ @ instruction: 0xf833fc80 │ │ │ │ @ instruction: 0xf3c02f02 │ │ │ │ @ instruction: 0xf857008f │ │ │ │ addsmi ip, lr, #60 @ 0x3c │ │ │ │ andne pc, r5, #18432 @ 0x4800 │ │ │ │ tsteq ip, r1, lsr #20 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ andcs pc, r0, lr, lsr #17 │ │ │ │ strtmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xff5eafb8 │ │ │ │ + bllt 0xff5eaef8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec041ec │ │ │ │ + bl 0xfec0412c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [pc], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f54606 │ │ │ │ @ instruction: 0xf649fc0d │ │ │ │ - @ instruction: 0xf2c07e90 │ │ │ │ + vqrdmlah.s d22, d16, d0[4] │ │ │ │ svcne 0x00290e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ @ instruction: 0xf851020c │ │ │ │ - blx 0x1884c24 │ │ │ │ + blx 0x1884b64 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c04f04 │ │ │ │ @ instruction: 0xf85e100f │ │ │ │ addsmi ip, sl, #60 @ 0x3c │ │ │ │ strpl pc, [r7], #-2820 @ 0xfffff4fc │ │ │ │ streq lr, [r5], #-2692 @ 0xfffff57c │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r5], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f540f8 │ │ │ │ svclt 0x0000bba5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0424c │ │ │ │ + bl 0xfec0418c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f54605 │ │ │ │ vmovne.8 d17[6], pc │ │ │ │ stc2 10, cr15, [r7], {79} @ 0x4f @ │ │ │ │ @ instruction: 0xf1061e73 │ │ │ │ movwcc r0, #5135 @ 0x140f │ │ │ │ strbeq r3, [r2, r1, lsl #2] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ ldmdavc lr, {r0, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - blx 0x24b0a6 │ │ │ │ + blx 0x24afe6 │ │ │ │ andvc ip, sl, r2, lsl #4 │ │ │ │ mvnsle r4, r3, lsr #5 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f540f8 │ │ │ │ svclt 0x0000bb7f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04298 │ │ │ │ + bl 0xfec041d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ eorslt r4, r6, #4, 12 @ 0x400000 │ │ │ │ - blx 0xfee6b082 │ │ │ │ + blx 0xfee6afc2 │ │ │ │ stceq 1, cr15, [r2], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf83c350e │ │ │ │ sbclt r2, r1, #2, 30 │ │ │ │ svccc 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ - blx 0x57e6aa │ │ │ │ - b 0x945ce0 │ │ │ │ - b 0x16d8e0 │ │ │ │ - b 0x116dce4 │ │ │ │ + blx 0x57e5ea │ │ │ │ + b 0x945c20 │ │ │ │ + b 0x16d820 │ │ │ │ + b 0x116dc24 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f540f8 │ │ │ │ svclt 0x0000bb4d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec042fc │ │ │ │ + bl 0xfec0423c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [pc], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f54606 │ │ │ │ @ instruction: 0xf649fb85 │ │ │ │ - @ instruction: 0xf2c07e90 │ │ │ │ + vqrdmlah.s d22, d16, d0[4] │ │ │ │ svcne 0x00290e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ @ instruction: 0xf851020c │ │ │ │ - blx 0x1884d34 │ │ │ │ + blx 0x1884c74 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c04f04 │ │ │ │ @ instruction: 0xf85e100f │ │ │ │ addsmi ip, sl, #60 @ 0x3c │ │ │ │ strvc pc, [r5], #-2820 @ 0xfffff4fc │ │ │ │ streq lr, [r5], #-2692 @ 0xfffff57c │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ @@ -160660,83 +160612,83 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ ldrmi r4, [r0], r5, lsl #12 │ │ │ │ @ instruction: 0xf7f5b21e │ │ │ │ svcne 0x0021fb53 │ │ │ │ @ instruction: 0xf6492200 │ │ │ │ - @ instruction: 0xf2c07990 │ │ │ │ + vmul.f d22, d16, d0[4] │ │ │ │ @ instruction: 0x46140933 │ │ │ │ - blmi 0xe92c0 │ │ │ │ + blmi 0xe9200 │ │ │ │ ssatmi r4, #23, r2, lsl #13 │ │ │ │ strls r4, [r1, #-1676] @ 0xfffff974 │ │ │ │ eorcc pc, r4, r8, lsr r9 @ │ │ │ │ @ instruction: 0xf859b2c1 │ │ │ │ - blx 0xfe18525e │ │ │ │ + blx 0xfe18519e │ │ │ │ @ instruction: 0xf85c370e │ │ │ │ ldmne fp, {r2, r8, r9, sl, fp, ip}^ │ │ │ │ streq lr, [r3, #-2689] @ 0xfffff57f │ │ │ │ eorsmi r4, r5, pc, ror r1 │ │ │ │ svclt 0x00084557 │ │ │ │ - b 0xfe1fe71c │ │ │ │ + b 0xfe1fe65c │ │ │ │ tstle r7, r1, lsl #10 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ tstmi sl, #77 @ 0x4d │ │ │ │ submi r4, sp, r5, lsr r0 │ │ │ │ vraddhn.i16 d19, q0, │ │ │ │ stccs 0, cr1, [r4], {15} │ │ │ │ andpl pc, r0, ip, asr #17 │ │ │ │ stcls 1, cr13, [r1, #-880] @ 0xfffffc90 │ │ │ │ movwcs fp, #4370 @ 0x1112 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xff56b1bc │ │ │ │ + blt 0xff56b0fc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ ldrmi r4, [r8], ip, lsl #12 │ │ │ │ @ instruction: 0xf6494691 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf7f50733 │ │ │ │ movwcs pc, #2821 @ 0xb05 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ @ instruction: 0x469c469a │ │ │ │ strls r4, [r1, #-1726] @ 0xfffff942 │ │ │ │ eorscs pc, ip, r9, asr r8 @ │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ - bl 0x444e48 │ │ │ │ + bl 0x444d88 │ │ │ │ @ instruction: 0xf85e07c4 │ │ │ │ - blx 0xfe2c5302 │ │ │ │ + blx 0xfe2c5242 │ │ │ │ ldmdavs pc!, {r1, sl, sp}^ @ │ │ │ │ ldrdlt pc, [r4], -r1 │ │ │ │ svcmi 0x0080f1b4 │ │ │ │ ldrbmi fp, [r2, #-3848] @ 0xfffff0f8 │ │ │ │ ldmne r2, {r0, r2, r3, r4, ip, lr, pc} │ │ │ │ rsbmi r4, sl, r4, ror #2 │ │ │ │ streq lr, [fp], #-2692 @ 0xfffff57c │ │ │ │ eorsmi r4, ip, r2, lsr r0 │ │ │ │ - b 0xfe1bd3fc │ │ │ │ + b 0xfe1bd33c │ │ │ │ andvs r0, sl, fp, lsl #8 │ │ │ │ andeq pc, r1, #12, 2 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ subvs r2, ip, r2, lsl #20 │ │ │ │ stcls 1, cr13, [r1, #-864] @ 0xfffffca0 │ │ │ │ @ instruction: 0xf8c5b10b │ │ │ │ strtmi ip, [r8], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54ff0 │ │ │ │ @ instruction: 0xf06fba87 │ │ │ │ - b 0xa3e284 │ │ │ │ - b 0xfe36ea9c │ │ │ │ - b 0xfe22e29c │ │ │ │ + b 0xa3e1c4 │ │ │ │ + b 0xfe36e9dc │ │ │ │ + b 0xfe22e1dc │ │ │ │ eorsmi r0, ip, r5, lsl #4 │ │ │ │ ldreq pc, [r1, #-0] │ │ │ │ streq lr, [fp], #-2692 @ 0xfffff57c │ │ │ │ svclt 0x00182d00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svclt 0x0000e7d9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -160745,25 +160697,25 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0xf04fb21e │ │ │ │ @ instruction: 0xf7f50800 │ │ │ │ strtmi pc, [r2], -r9, lsr #21 │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - ldmibvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmibvs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f1f3c │ │ │ │ strbmi r4, [r2], r0, lsl #22 │ │ │ │ pkhbtmi r4, lr, r4, lsl #13 │ │ │ │ @ instruction: 0xf9bc9501 │ │ │ │ sbclt r3, r2, #2 │ │ │ │ eorsne pc, r2, r9, asr r8 @ │ │ │ │ strcc pc, [r6, -r3, lsl #23] │ │ │ │ svccs 0x0004f854 │ │ │ │ - b 0xfe133664 │ │ │ │ + b 0xfe1335a4 │ │ │ │ cmnmi pc, r3, lsl #10 │ │ │ │ ldrbmi r4, [r7, #-13] │ │ │ │ ldrbmi fp, [fp, #-3848] @ 0xfffff0f8 │ │ │ │ streq lr, [r2, #-2693] @ 0xfffff57b │ │ │ │ @ instruction: 0xf06fd108 │ │ │ │ vabal.u8 q10, d0, d0 │ │ │ │ subsmi r0, r5, r0, lsl #7 │ │ │ │ @@ -160774,55 +160726,55 @@ │ │ │ │ eorvs r4, r5, r6, lsr #11 │ │ │ │ stcls 1, cr13, [r1, #-876] @ 0xfffffc94 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x9eb318 │ │ │ │ + blt 0x9eb258 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0xf6494614 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x46060733 │ │ │ │ @ instruction: 0xf1a94698 │ │ │ │ @ instruction: 0xf7f50508 │ │ │ │ movwcs pc, #2645 @ 0xa55 @ │ │ │ │ ldrtmi r4, [lr], r4, lsr #13 │ │ │ │ sbclt r9, r2, #1048576 @ 0x100000 │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ @ instruction: 0xf85546aa │ │ │ │ - bl 0x448fa4 │ │ │ │ + bl 0x448ee4 │ │ │ │ @ instruction: 0xf85e04c2 │ │ │ │ stmdavs r7!, {r1, r4, r5, sp}^ │ │ │ │ strne pc, [r1], #-2952 @ 0xfffff478 │ │ │ │ ldrdlt pc, [r4], -r5 │ │ │ │ svcmi 0x0080f1b4 │ │ │ │ stmdbcs r0, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stmdane r9, {r2, r3, r4, ip, lr, pc}^ │ │ │ │ rsbsmi r4, r1, r4, ror #2 │ │ │ │ streq lr, [fp], #-2692 @ 0xfffff57c │ │ │ │ eorsmi r4, ip, r1, lsl r0 │ │ │ │ - b 0xfe1bd4e8 │ │ │ │ + b 0xfe1bd428 │ │ │ │ vraddhn.i16 d16, q0, │ │ │ │ @ instruction: 0xf10c200f │ │ │ │ ldrbmi r0, [r1, #3080] @ 0xc08 │ │ │ │ strvs lr, [r0], #-2501 @ 0xfffff63b │ │ │ │ mcrls 1, 0, sp, cr1, cr9, {6} │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ andlt r4, r3, r0, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmiblt sl, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andeq lr, r6, #139264 @ 0x22000 │ │ │ │ @ instruction: 0xf06f4056 │ │ │ │ - b 0xfe37dbe4 │ │ │ │ + b 0xfe37db24 │ │ │ │ eorsmi r0, sl, r2, lsl #4 │ │ │ │ streq lr, [fp], #-2690 @ 0xfffff57e │ │ │ │ andseq pc, r1, #0 │ │ │ │ svclt 0x00182a00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svclt 0x0000e7db │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -160830,15 +160782,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r2, [r6], -r0, lsl #14 │ │ │ │ @ instruction: 0x46994692 │ │ │ │ @ instruction: 0xf9fef7f5 │ │ │ │ @ instruction: 0xf6491f21 │ │ │ │ - @ instruction: 0xf2c07890 │ │ │ │ + vmul.i d22, d16, d0[4] │ │ │ │ @ instruction: 0x463d0833 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf06f463b │ │ │ │ ldrtmi r4, [lr], r0, lsl #22 │ │ │ │ strls r4, [r1], -ip, lsl #13 │ │ │ │ eormi pc, r5, r9, lsr r9 @ │ │ │ │ @ instruction: 0xf93ab2c1 │ │ │ │ @@ -160868,22 +160820,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0xf7f5461f │ │ │ │ andcs pc, r0, #2899968 @ 0x2c4000 │ │ │ │ - orrsvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + mvnvs pc, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ @ instruction: 0x46914615 │ │ │ │ ldrmi r4, [lr], r4, lsl #13 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ eorsmi pc, r5, r7, asr r8 @ │ │ │ │ - blx 0xfe3ebe54 │ │ │ │ + blx 0xfe3ebd94 │ │ │ │ eorsvs pc, r5, r8, asr r8 @ │ │ │ │ svceq 0x0008f851 │ │ │ │ biceq lr, sl, #14336 @ 0x3800 │ │ │ │ eorsge pc, sl, lr, asr r8 @ │ │ │ │ strmi pc, [r6], -r4, lsl #23 │ │ │ │ ldrdlt pc, [r4], -r3 │ │ │ │ @ instruction: 0xf1b6684b │ │ │ │ @@ -160899,16 +160851,16 @@ │ │ │ │ andvs r2, ip, r2, lsl #16 │ │ │ │ bicsle r6, r7, fp, asr #32 │ │ │ │ ldrdge pc, [r4], -sp │ │ │ │ @ instruction: 0xf8cab10a │ │ │ │ ldrbmi r5, [r0], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54ff0 │ │ │ │ - b 0xb5b9e4 │ │ │ │ - b 0xfe32fd3c │ │ │ │ + b 0xb5b924 │ │ │ │ + b 0xfe32fc7c │ │ │ │ @ instruction: 0xf06f0400 │ │ │ │ subsmi r4, r8, r0 │ │ │ │ andeq lr, fp, r0, lsl #20 │ │ │ │ @ instruction: 0xf00c4043 │ │ │ │ stmdacs r0, {r0, r4} │ │ │ │ @ instruction: 0xf042bf18 │ │ │ │ ldrb r0, [fp, r1, lsl #4] │ │ │ │ @@ -160918,17 +160870,17 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [sp], -pc, lsl #12 │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0xf7f54606 │ │ │ │ @ instruction: 0x1cabf951 │ │ │ │ stcne 15, cr1, [r2], #228 @ 0xe4 │ │ │ │ @ instruction: 0xf6492700 │ │ │ │ - @ instruction: 0xf2c07890 │ │ │ │ + vmul.i d22, d16, d0[4] │ │ │ │ @ instruction: 0x463d0833 │ │ │ │ - bmi 0xe96c8 │ │ │ │ + bmi 0xe9608 │ │ │ │ @ instruction: 0xf06f46b9 │ │ │ │ ldrmi r4, [r4], r0, lsl #22 │ │ │ │ @ instruction: 0x9601469e │ │ │ │ eormi pc, r5, lr, lsr r9 @ │ │ │ │ @ instruction: 0xf93cb2c3 │ │ │ │ strcc r6, [r1, #-37] @ 0xffffffdb │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ @@ -160955,47 +160907,47 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0xf7f5461f │ │ │ │ andcs pc, r0, #49152 @ 0xc000 │ │ │ │ - orrsvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + mvnvs pc, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ ldrmi r2, [r1], r4, lsl #12 │ │ │ │ ldrmi r4, [lr], r4, lsl #13 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ - blx 0x1883d20 │ │ │ │ + blx 0x1883c60 │ │ │ │ @ instruction: 0xf858fa8c │ │ │ │ @ instruction: 0xf8515006 │ │ │ │ - bl 0x43125c │ │ │ │ + bl 0x43119c │ │ │ │ @ instruction: 0xf85e03ca │ │ │ │ - blx 0xfe1d572e │ │ │ │ + blx 0xfe1d566e │ │ │ │ @ instruction: 0xf8d34505 │ │ │ │ stmdavs fp, {r2, ip, sp, pc}^ │ │ │ │ svcmi 0x0080f1b5 │ │ │ │ strbmi fp, [ip, #-3848] @ 0xfffff0f8 │ │ │ │ stmdbne r4!, {r0, r2, r3, r4, ip, lr, pc} │ │ │ │ submi r4, r4, sp, ror #2 │ │ │ │ - b 0x1bd7d4 │ │ │ │ - b 0x1ee68c │ │ │ │ + b 0x1bd714 │ │ │ │ + b 0x1ee5cc │ │ │ │ submi r0, r4, fp, lsl #10 │ │ │ │ cdpcs 0, 0, cr4, cr12, cr11, {3} │ │ │ │ stccs 3, cr15, [pc], {204} @ 0xcc │ │ │ │ streq pc, [ip], -pc, asr #32 │ │ │ │ movwmi lr, #2497 @ 0x9c1 │ │ │ │ @ instruction: 0xf8ddd1d8 │ │ │ │ tstlt r2, r4 │ │ │ │ @ instruction: 0xf8ca2301 │ │ │ │ ldrbmi r3, [r0], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54ff0 │ │ │ │ - b 0xb5b888 │ │ │ │ - b 0xfe32fe98 │ │ │ │ + b 0xb5b7c8 │ │ │ │ + b 0xfe32fdd8 │ │ │ │ @ instruction: 0xf06f0400 │ │ │ │ subsmi r4, r8, r0 │ │ │ │ andeq lr, fp, r0, lsl #20 │ │ │ │ @ instruction: 0xf00c4043 │ │ │ │ stmdacs r0, {r0, r4} │ │ │ │ @ instruction: 0xf042bf18 │ │ │ │ ldrb r0, [sl, r1, lsl #4] │ │ │ │ @@ -161011,26 +160963,26 @@ │ │ │ │ @ instruction: 0xf10706f8 │ │ │ │ @ instruction: 0xf1c50c10 │ │ │ │ andcc r0, r1, #8, 28 @ 0x80 │ │ │ │ mvnslt r4, fp, lsr #12 │ │ │ │ tsteq pc, r3, lsl r8 @ │ │ │ │ ldrne lr, [r3, -r7, asr #20] │ │ │ │ @ instruction: 0xf887fa4f │ │ │ │ - b 0x149a2f4 │ │ │ │ - b 0x146e41c │ │ │ │ + b 0x149a234 │ │ │ │ + b 0x146e35c │ │ │ │ @ instruction: 0xf02808c8 │ │ │ │ - b 0x146f8e0 │ │ │ │ + b 0x146f820 │ │ │ │ @ instruction: 0xf00309e7 │ │ │ │ rsbsne r0, pc, r4, asr #6 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ ldmdaeq r1, {r0, r3, ip, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ streq pc, [r2, -r7]! │ │ │ │ sbcslt r4, fp, #-335544320 @ 0xec000000 │ │ │ │ - blx 0x99bb7c │ │ │ │ + blx 0x99babc │ │ │ │ sbcslt pc, fp, #939524096 @ 0x38000000 │ │ │ │ @ instruction: 0xf10107c7 │ │ │ │ svclt 0x00480101 │ │ │ │ stccc 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, r2, ip, lsl #11 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -161039,15 +160991,15 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl r6 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf6494680 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf7f50733 │ │ │ │ vtst.8 , , │ │ │ │ @ instruction: 0xf6cf0af0 │ │ │ │ @ instruction: 0xf1a57aff │ │ │ │ @ instruction: 0xf1a40e02 │ │ │ │ rscslt r0, r5, #512 @ 0x200 │ │ │ │ stmibeq r8, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -161056,28 +161008,28 @@ │ │ │ │ @ instruction: 0xf1c5340e │ │ │ │ @ instruction: 0xf6400310 │ │ │ │ movwls r7, #2831 @ 0xb0f │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ mvnslt r4, fp, lsr #12 │ │ │ │ @ instruction: 0x3000f8bc │ │ │ │ - b 0x35c118 │ │ │ │ - b 0x371fbc │ │ │ │ + b 0x35c058 │ │ │ │ + b 0x371efc │ │ │ │ tstmi sl, #1275068416 @ 0x4c000000 │ │ │ │ tstpne r1, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ - b 0x19a000 │ │ │ │ + b 0x199f40 │ │ │ │ vtst.8 q8, q9, q1 │ │ │ │ - b 0x17644c │ │ │ │ + b 0x17638c │ │ │ │ vqsub.s8 q8, q2, q1 │ │ │ │ - b 0x17e4dc │ │ │ │ - b 0x2ee4d4 │ │ │ │ + b 0x17e41c │ │ │ │ + b 0x2ee414 │ │ │ │ movwmi r0, #45505 @ 0xb1c1 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ addslt r4, fp, #1275068416 @ 0x4c000000 │ │ │ │ - bls 0xdbc38 │ │ │ │ + bls 0xdbb78 │ │ │ │ addslt r4, fp, #211 @ 0xd3 │ │ │ │ strbmi fp, [r4, #-706]! @ 0xfffffd3e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsne pc, r2, r7, asr r8 @ │ │ │ │ svccs 0x0002f83e │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ @@ -161094,45 +161046,45 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xfff2f7f4 │ │ │ │ rscslt r1, lr, #49, 30 @ 0xc4 │ │ │ │ mvneq pc, #7 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ stmdaeq r0!, {r1, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ tstlt lr, #180, 12 @ 0xb400000 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ - b 0x149c0f0 │ │ │ │ + b 0x149c030 │ │ │ │ @ instruction: 0x01241914 │ │ │ │ stmdbcc pc, {r0, r3, ip, sp, lr, pc} @ │ │ │ │ ldclcc 0, cr15, [r0], #16 │ │ │ │ streq lr, [ip], #-2633 @ 0xfffff5b7 │ │ │ │ vldmiaeq r4, {s29-s107} │ │ │ │ ldmdbeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbcc r2!, {r0, r3, ip, sp, lr, pc} │ │ │ │ ldccc 0, cr15, [r1], {12} │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbcc r4, {r0, r3, ip, sp, lr, pc}^ │ │ │ │ - b 0x13adc20 │ │ │ │ + b 0x13adb60 │ │ │ │ @ instruction: 0xf0040c09 │ │ │ │ - b 0x13baab8 │ │ │ │ + b 0x13ba9f8 │ │ │ │ stmdblt fp, {r2, sl, fp} │ │ │ │ stc2 10, cr15, [r8], {44} @ 0x2c @ │ │ │ │ - blx 0xfe0ec220 │ │ │ │ + blx 0xfe0ec160 │ │ │ │ svcls 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3bee78 │ │ │ │ + b 0xfe3bedb8 │ │ │ │ @ instruction: 0xf8570409 │ │ │ │ - b 0x1dd9a0 │ │ │ │ - b 0xfe1ae8ec │ │ │ │ + b 0x1dd8e0 │ │ │ │ + b 0xfe1ae82c │ │ │ │ andvs r0, ip, r9, lsl #8 │ │ │ │ strtmi sp, [r8], -r6, asr #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x0060f7f4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -161142,16 +161094,16 @@ │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ movwcs pc, #3991 @ 0xf97 @ │ │ │ │ @ instruction: 0xf3c007c2 │ │ │ │ svclt 0x0044008f │ │ │ │ ands pc, r3, r8, lsr r8 @ │ │ │ │ andsgt pc, r3, r7, lsr r8 @ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - blx 0xff45d626 │ │ │ │ - blcs 0x2bef38 │ │ │ │ + blx 0xff45d566 │ │ │ │ + blcs 0x2bee78 │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ @ instruction: 0xff3ef7f4 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161165,28 +161117,28 @@ │ │ │ │ ldcne 15, cr15, [r1], #428 @ 0x1ac │ │ │ │ andeq pc, r2, #168, 2 @ 0x2a │ │ │ │ ldclne 6, cr2, [r3], #-0 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf932d007 │ │ │ │ @ instruction: 0x07f6c013 │ │ │ │ @ instruction: 0xf831d517 │ │ │ │ - blx 0xff248972 │ │ │ │ + blx 0xff2488b2 │ │ │ │ vabal.u8 q10, d16, d12 │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ andle r2, r1, r8, lsl #22 │ │ │ │ @ instruction: 0xe7ec461e │ │ │ │ @ instruction: 0xf7f44638 │ │ │ │ strtmi pc, [r0], -fp, lsl #30 │ │ │ │ andcs r4, r0, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf83181f0 │ │ │ │ @ instruction: 0xf3c06b02 │ │ │ │ - blx 0xff22dbd2 │ │ │ │ + blx 0xff22db12 │ │ │ │ ldrmi r4, [lr], -ip, lsl #11 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r9, [r6], -r6, lsl #24 │ │ │ │ @@ -161194,16 +161146,16 @@ │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ movwcs pc, #3887 @ 0xf2f @ │ │ │ │ @ instruction: 0xf3c007c2 │ │ │ │ svclt 0x0044100f │ │ │ │ eorcs pc, r3, r8, asr r8 @ │ │ │ │ eorne pc, r3, r7, asr r8 @ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - blx 0xff15d6f6 │ │ │ │ - blcs 0x1beddc │ │ │ │ + blx 0xff15d636 │ │ │ │ + blcs 0x1bed1c │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ mrc2 7, 6, pc, cr6, cr4, {7} │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161218,44 +161170,44 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4364 @ 0x110c @ │ │ │ │ strle r0, [sl, #-1985] @ 0xfffff83f │ │ │ │ eorpl pc, r3, r2, asr r8 @ │ │ │ │ smlatbeq r8, r8, r1, pc @ │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf851d016 │ │ │ │ - blx 0xff0f1ac2 │ │ │ │ + blx 0xff0f1a02 │ │ │ │ vabdl.u8 q10, d0, d5 │ │ │ │ - blcs 0x1b1a78 │ │ │ │ + blcs 0x1b19b8 │ │ │ │ ldrmi sp, [ip], r1 │ │ │ │ ldrtmi lr, [r0], -sl, ror #15 │ │ │ │ mcr2 7, 5, pc, cr2, cr4, {7} @ │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ eorne pc, r3, r8, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xff0ff4da │ │ │ │ + blx 0xff0ff41a │ │ │ │ ldrb r4, [r5, r5, lsl #14] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r9, [r6], -r6, lsl #24 │ │ │ │ strmi r9, [r8], r7, lsl #26 │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ movwcs pc, #3783 @ 0xec7 @ │ │ │ │ @ instruction: 0xf3c007c2 │ │ │ │ svclt 0x0044008f │ │ │ │ ands pc, r3, r8, lsr r8 @ │ │ │ │ andsgt pc, r3, r7, lsr r8 @ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - blx 0xff45d7c6 │ │ │ │ - blcs 0x2beed8 │ │ │ │ + blx 0xff45d706 │ │ │ │ + blcs 0x2bee18 │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ mcr2 7, 3, pc, cr14, cr4, {7} @ │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161268,16 +161220,16 @@ │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ movwcs pc, #3739 @ 0xe9b @ │ │ │ │ @ instruction: 0xf3c007c2 │ │ │ │ svclt 0x0044100f │ │ │ │ eorcs pc, r3, r8, asr r8 @ │ │ │ │ eorne pc, r3, r7, asr r8 @ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - blx 0xff95d81e │ │ │ │ - blcs 0x1bef04 │ │ │ │ + blx 0xff95d75e │ │ │ │ + blcs 0x1bee44 │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ mcr2 7, 2, pc, cr2, cr4, {7} @ │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161290,29 +161242,29 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ mcr2 7, 3, pc, cr14, cr4, {7} @ │ │ │ │ strbeq r2, [r2, r0, lsl #6] │ │ │ │ @ instruction: 0xf937d50c │ │ │ │ bfieq ip, r3, #0, #26 │ │ │ │ andscs pc, r3, r6, lsr r9 @ │ │ │ │ andgt pc, r2, #140, 22 @ 0x23000 │ │ │ │ - bl 0xfeee2fac │ │ │ │ + bl 0xfeee2eec │ │ │ │ strbtmi r0, [r0], ip, lsl #24 │ │ │ │ streq lr, [r2, #-2917] @ 0xfffff49b │ │ │ │ vsubw.u8 , q0, d1 │ │ │ │ - blcs 0x2adda0 │ │ │ │ + blcs 0x2adce0 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ mrc2 7, 0, pc, cr0, cr4, {7} │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x0c0ceb18 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - bl 0x113f70c │ │ │ │ + bl 0x113f64c │ │ │ │ vabal.u8 q8, d0, d5 │ │ │ │ ldrb r0, [r4, pc, lsl #1] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ pkhbtmi r4, r8, r7, lsl #12 │ │ │ │ @@ -161321,50 +161273,50 @@ │ │ │ │ @ instruction: 0xf108fe33 │ │ │ │ @ instruction: 0xf1a70102 │ │ │ │ andcs r0, r0, #2, 28 │ │ │ │ @ instruction: 0x07c71c53 │ │ │ │ @ instruction: 0xf93ed50c │ │ │ │ bfieq ip, r3, #0, #19 │ │ │ │ @ instruction: 0xf931d51c │ │ │ │ - blx 0xfe138be2 │ │ │ │ - bne 0xfe938c04 │ │ │ │ + blx 0xfe138b22 │ │ │ │ + bne 0xfe938b44 │ │ │ │ @ instruction: 0x0c0ceb65 │ │ │ │ @ instruction: 0x46654614 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - blcs 0x2b9fec │ │ │ │ + blcs 0x2b9f2c │ │ │ │ ldrmi sp, [sl], -r1 │ │ │ │ ldrtmi lr, [r0], -r8, ror #15 │ │ │ │ stc2l 7, cr15, [lr, #976] @ 0x3d0 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blcs 0x16bccc │ │ │ │ + blcs 0x16bc0c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [ip, #3010] @ 0xbc2 │ │ │ │ bfi r4, sl, #12, #8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ stcls 6, cr4, [r7, #-16] │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ ldc2l 7, cr15, [r2, #976]! @ 0x3d0 │ │ │ │ strbeq r2, [r2, r0, lsl #6] │ │ │ │ @ instruction: 0xf857d50c │ │ │ │ @ instruction: 0xf8561023 │ │ │ │ - blx 0xfe0f5cd2 │ │ │ │ + blx 0xfe0f5c12 │ │ │ │ ldrbeq ip, [r9, r2, lsl #4] │ │ │ │ - bl 0xfeee30a4 │ │ │ │ - bl 0x19f0c80 │ │ │ │ + bl 0xfeee2fe4 │ │ │ │ + bl 0x19f0bc0 │ │ │ │ strbtmi r0, [r0], r2, lsl #10 │ │ │ │ vsubw.u8 , q0, d1 │ │ │ │ - blcs 0x1b1c98 │ │ │ │ + blcs 0x1b1bd8 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldc2 7, cr15, [r4, #976] @ 0x3d0 │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161386,15 +161338,15 @@ │ │ │ │ ldrbeq r0, [r9, r1, lsl #24] │ │ │ │ @ instruction: 0xf852d50f │ │ │ │ @ instruction: 0xf1a8402c │ │ │ │ @ instruction: 0xf01e0108 │ │ │ │ andsle r0, ip, r1, lsl #30 │ │ │ │ eorne pc, ip, r1, asr r8 @ │ │ │ │ smlabbmi r1, r4, fp, pc @ │ │ │ │ - bl 0x1a74984 │ │ │ │ + bl 0x1a748c4 │ │ │ │ strtmi r0, [r5], -r1, lsl #2 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ @ instruction: 0xf1bc130f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r4, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r8], -pc, asr #26 │ │ │ │ @@ -161404,38 +161356,38 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf85881f0 │ │ │ │ vaddl.u8 , d3, d28 │ │ │ │ strbtmi r1, [r6], pc, lsl #6 │ │ │ │ strpl pc, [r4, -r1, asr #23] │ │ │ │ svclt 0x0000e7cf │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04f1c │ │ │ │ + bl 0xfec04e5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @ instruction: 0xf7f44606 │ │ │ │ @ instruction: 0x4621fd75 │ │ │ │ @ instruction: 0xf104462a │ │ │ │ bfieq r0, r0, (invalid: 6:4) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf911bf42 │ │ │ │ @ instruction: 0xf9125c01 │ │ │ │ - blx 0x600d56 │ │ │ │ + blx 0x600c96 │ │ │ │ addmi r7, fp, #4, 14 @ 0x100000 │ │ │ │ ldrtmi sp, [r0], -pc, ror #3 │ │ │ │ ldc2 7, cr15, [r8, #-976] @ 0xfffffc30 │ │ │ │ tstcs r0, r8, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04f78 │ │ │ │ + bl 0xfec04eb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffd47 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @@ -161449,15 +161401,15 @@ │ │ │ │ stc2l 7, cr15, [ip], #976 @ 0x3d0 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04fd0 │ │ │ │ + bl 0xfec04f10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], -r8, ror #31 │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffd1b │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @@ -161471,38 +161423,38 @@ │ │ │ │ stc2l 7, cr15, [r0], {244} @ 0xf4 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05028 │ │ │ │ + bl 0xfec04f68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @ instruction: 0xf7f44606 │ │ │ │ strtmi pc, [r1], -pc, ror #25 │ │ │ │ @ instruction: 0xf104462a │ │ │ │ bfieq r0, r0, (invalid: 6:4) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf811bf42 │ │ │ │ @ instruction: 0xf8125c01 │ │ │ │ - blx 0x600e62 │ │ │ │ + blx 0x600da2 │ │ │ │ addmi r7, fp, #4, 14 @ 0x100000 │ │ │ │ ldrtmi sp, [r0], -pc, ror #3 │ │ │ │ ldc2 7, cr15, [r2], {244} @ 0xf4 │ │ │ │ tstcs r0, r8, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05084 │ │ │ │ + bl 0xfec04fc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffcc1 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @@ -161516,15 +161468,15 @@ │ │ │ │ stc2l 7, cr15, [r6], #-976 @ 0xfffffc30 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec050dc │ │ │ │ + bl 0xfec0501c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], -r8, ror #31 │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffc95 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @@ -161538,25 +161490,25 @@ │ │ │ │ ldc2 7, cr15, [sl], #-976 @ 0xfffffc30 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05134 │ │ │ │ + bl 0xfec05074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffc69 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf917d512 │ │ │ │ @ instruction: 0xf01ce00c │ │ │ │ @ instruction: 0xf9160f01 │ │ │ │ - blx 0x839f8e │ │ │ │ + blx 0x839ece │ │ │ │ svclt 0x0018fe03 │ │ │ │ streq lr, [lr], #-2980 @ 0xfffff45c │ │ │ │ vaddw.u8 , q0, d6 │ │ │ │ ldrbtmi r0, [r4], #-79 @ 0xffffffb1 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbtle r0, [ip], #1987 @ 0x7c3 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @@ -161566,53 +161518,53 @@ │ │ │ │ stc2 7, cr15, [r2], {244} @ 0xf4 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec051a4 │ │ │ │ + bl 0xfec050e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffc31 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf837d512 │ │ │ │ @ instruction: 0xf01ce01c │ │ │ │ @ instruction: 0xf8360f01 │ │ │ │ - blx 0x83a03e │ │ │ │ + blx 0x839f7e │ │ │ │ svclt 0x0018fe03 │ │ │ │ streq lr, [lr], #-2980 @ 0xfffff45c │ │ │ │ vaddw.u8 , q0, d6 │ │ │ │ ldrbtmi r0, [r4], #-143 @ 0xffffff71 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbtle r0, [ip], #1987 @ 0x7c3 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ strtmi sp, [r8], -r3, ror #3 │ │ │ │ - blx 0xff36bfca │ │ │ │ + blx 0xff36bf0a │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05214 │ │ │ │ + bl 0xfec05154 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffbf9 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf857d511 │ │ │ │ @ instruction: 0xf01c302c │ │ │ │ @ instruction: 0xf8560f01 │ │ │ │ - blx 0x1360ee │ │ │ │ + blx 0x13602e │ │ │ │ svclt 0x0018f303 │ │ │ │ smlattle r6, r4, sl, r1 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10c441c │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ @ instruction: 0xf10cd4ed │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @@ -161621,43 +161573,43 @@ │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ @ instruction: 0x4620fb93 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05280 │ │ │ │ + bl 0xfec051c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ @ instruction: 0x1c61fbc3 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xae0b4 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xadff4 │ │ │ │ stclne 4, cr2, [r2], #-0 │ │ │ │ strle r0, [r7, #-1991] @ 0xfffff839 │ │ │ │ andcc pc, r2, ip, lsl r9 @ │ │ │ │ ldrle r0, [r6, #-2020] @ 0xfffff81c │ │ │ │ @ instruction: 0x4c02f911 │ │ │ │ @ instruction: 0x6603fb14 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ - bcs 0x4ba4bc │ │ │ │ + bcs 0x4ba3fc │ │ │ │ ldrmi sp, [r4], -r1 │ │ │ │ strtmi lr, [r8], -sp, ror #15 │ │ │ │ - blx 0x19ec096 │ │ │ │ + blx 0x19ebfd6 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf911bdf8 │ │ │ │ @ instruction: 0xf3c04b01 │ │ │ │ - blx 0x5ae21e │ │ │ │ + blx 0x5ae15e │ │ │ │ ldrmi r6, [r4], -r3, lsl #12 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec052f0 │ │ │ │ + bl 0xfec05230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ fstmiaxne r1!, {d15-d83} @ Deprecated │ │ │ │ strcs r1, [r0], #-3770 @ 0xfffff146 │ │ │ │ stceq 1, cr15, [r1], {4} │ │ │ │ @@ -161672,77 +161624,77 @@ │ │ │ │ strb r4, [fp, r4, ror #12]! │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ ldrtmi pc, [r0], -fp, lsr #22 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - blmi 0x16c210 │ │ │ │ + blmi 0x16c150 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x6603fb14 │ │ │ │ ldrb r4, [r7, r4, ror #12] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05360 │ │ │ │ + bl 0xfec052a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ svcne 0x002afb53 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r2, asr r8 @ │ │ │ │ smlatbeq r8, r7, r1, pc @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf851d016 │ │ │ │ - blx 0xf2246 │ │ │ │ + blx 0xf2186 │ │ │ │ vraddhn.i16 d20, q0, │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r9, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ @ instruction: 0x4620faf1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ eorne pc, ip, r7, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xffd62 │ │ │ │ + blx 0xffca2 │ │ │ │ ldrb r4, [r5, r3, lsl #8] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec053d4 │ │ │ │ + bl 0xfec05314 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ @ instruction: 0x1c61fb19 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xae208 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xae148 │ │ │ │ stclne 4, cr2, [r2], #-0 │ │ │ │ strle r0, [r7, #-1991] @ 0xfffff839 │ │ │ │ andcc pc, r2, ip, lsl r9 @ │ │ │ │ ldrle r0, [r6, #-2020] @ 0xfffff81c │ │ │ │ @ instruction: 0x4c02f911 │ │ │ │ ldrvs pc, [r3], -r4, lsl #22 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ - bcs 0x4ba610 │ │ │ │ + bcs 0x4ba550 │ │ │ │ ldrmi sp, [r4], -r1 │ │ │ │ strtmi lr, [r8], -sp, ror #15 │ │ │ │ - blx 0xfef6c1e8 │ │ │ │ + blx 0xfef6c128 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf911bdf8 │ │ │ │ @ instruction: 0xf3c04b01 │ │ │ │ - blx 0x5ae372 │ │ │ │ + blx 0x5ae2b2 │ │ │ │ ldrmi r6, [r4], -r3, lsl #12 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05444 │ │ │ │ + bl 0xfec05384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ vstmiane r1!, {s30-s254} │ │ │ │ strcs r1, [r0], #-3770 @ 0xfffff146 │ │ │ │ stceq 1, cr15, [r1], {4} │ │ │ │ @@ -161757,71 +161709,71 @@ │ │ │ │ strb r4, [fp, r4, ror #12]! │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ ldrtmi pc, [r0], -r1, lsl #21 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - blmi 0x16c364 │ │ │ │ + blmi 0x16c2a4 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x6603fb14 │ │ │ │ ldrb r4, [r7, r4, ror #12] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec054b4 │ │ │ │ + bl 0xfec053f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ svcne 0x002afaa9 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r2, asr r8 @ │ │ │ │ smlatbeq r8, r7, r1, pc @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf851d016 │ │ │ │ - blx 0xf239a │ │ │ │ + blx 0xf22da │ │ │ │ vmov.i32 d20, #8585216 @ 0x00830000 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r9, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r0], -r7, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ eorne pc, ip, r7, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xffeb6 │ │ │ │ + blx 0xffdf6 │ │ │ │ ldrb r4, [r5, r3, lsl #8] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ stcls 6, cr4, [r7, #-88] @ 0xffffffa8 │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ - blx 0x1bec310 │ │ │ │ + blx 0x1bec250 │ │ │ │ strbeq r2, [r3, r0, lsl #4] │ │ │ │ @ instruction: 0xf856d514 │ │ │ │ @ instruction: 0xf8571022 │ │ │ │ - blx 0xfe17a3da │ │ │ │ - beq 0x6fd358 │ │ │ │ + blx 0xfe17a31a │ │ │ │ + beq 0x6fd298 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ tstvs ip, r1, asr #20 │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @ instruction: 0xf14c185b │ │ │ │ - bl 0x571368 │ │ │ │ - bl 0x11eef8c │ │ │ │ + bl 0x5712a8 │ │ │ │ + bl 0x11eeecc │ │ │ │ ldrmi r0, [r8], ip, lsl #10 │ │ │ │ vsubl.u8 , d0, d1 │ │ │ │ - bcs 0x1b23b4 │ │ │ │ + bcs 0x1b22f4 │ │ │ │ strtmi sp, [r0], -r3, ror #3 │ │ │ │ - blx 0x26c350 │ │ │ │ + blx 0x26c290 │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -161834,16 +161786,16 @@ │ │ │ │ strmi r0, [r4], r4, lsl #4 │ │ │ │ mcrrne 0, 0, r2, r1, cr0 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf852d017 │ │ │ │ @ instruction: 0xf1a73021 │ │ │ │ strbeq r0, [r0, r8, lsl #28] │ │ │ │ @ instruction: 0xf85ed524 │ │ │ │ - blx 0xfe16e45a │ │ │ │ - beq 0x6bdbd8 │ │ │ │ + blx 0xfe16e39a │ │ │ │ + beq 0x6bdb18 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ andvs lr, lr, r0, asr #20 │ │ │ │ vnmulcs.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf14e18c0 │ │ │ │ stmdbne r0, {r9, sl, fp}^ │ │ │ │ streq lr, [lr], -r6, asr #22 │ │ │ │ vrsubhn.i16 d20, q6, │ │ │ │ @@ -161858,15 +161810,15 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ eoreq pc, r1, r7, asr r8 @ │ │ │ │ stcne 3, cr15, [pc], {204} @ 0xcc │ │ │ │ andcc pc, r0, r3, lsl #23 │ │ │ │ vnmlacs.f32 s28, s6, s30 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ vmlsvs.f32 s28, s0, s28 │ │ │ │ - bl 0x572c34 │ │ │ │ + bl 0x572b74 │ │ │ │ @ instruction: 0xf140030e │ │ │ │ ldmdbne fp, {}^ @ │ │ │ │ streq lr, [r0], -r6, asr #22 │ │ │ │ @ instruction: 0x4608461d │ │ │ │ svclt 0x0000e7b9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -161907,20 +161859,20 @@ │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ @ instruction: 0x2100f99d │ │ │ │ ldrle r0, [sp, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, r1, r8, asr r8 @ │ │ │ │ svceq 0x0001f011 │ │ │ │ eorcs pc, r1, r7, asr r8 @ │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - b 0x14a2990 │ │ │ │ + b 0x14a28d0 │ │ │ │ vmov.i32 d18, #46079 @ 0x0000b3ff │ │ │ │ - b 0x13b3400 │ │ │ │ + b 0x13b3340 │ │ │ │ vmull.u8 q11, d0, d2 │ │ │ │ - bl 0x572544 │ │ │ │ - b 0x146f13c │ │ │ │ + bl 0x572484 │ │ │ │ + b 0x146f07c │ │ │ │ @ instruction: 0xf1422222 │ │ │ │ ldmdbne fp, {r9} │ │ │ │ streq lr, [r2], -r6, asr #22 │ │ │ │ tstcc r1, ip, lsl r6 │ │ │ │ strbtle r0, [r1], #1987 @ 0x7c3 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ stmdbcs r4, {r0, r1, r2, r3, ip} │ │ │ │ @@ -161929,18 +161881,18 @@ │ │ │ │ ldrtmi r4, [r1], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf101425b │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ - bl 0x193258c │ │ │ │ - b 0x146ee5c │ │ │ │ + bl 0x19324cc │ │ │ │ + b 0x146ed9c │ │ │ │ vmov.i32 d18, #46079 @ 0x0000b3ff │ │ │ │ - b 0x13b345c │ │ │ │ + b 0x13b339c │ │ │ │ andsne r6, r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x0c03eb1c │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ @ instruction: 0x0c04eb1c │ │ │ │ streq lr, [r2], -r6, asr #22 │ │ │ │ stmdbcs r4, {r2, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xe7d8d1b4 │ │ │ │ @@ -161955,48 +161907,48 @@ │ │ │ │ strmi r0, [r6], r4, lsl #4 │ │ │ │ mcrrne 0, 0, r2, r1, cr0 │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf852d01c │ │ │ │ @ instruction: 0xf1a73021 │ │ │ │ strbeq r0, [r0, r8, lsl #24] │ │ │ │ @ instruction: 0xf85cd529 │ │ │ │ - blx 0xfe16e63e │ │ │ │ + blx 0xfe16e57e │ │ │ │ @ instruction: 0xf1dcc000 │ │ │ │ - bl 0x18b15c0 │ │ │ │ - b 0x146e6c4 │ │ │ │ + bl 0x18b1500 │ │ │ │ + b 0x146e604 │ │ │ │ vrsra.u8 d18, d12, #4 │ │ │ │ - b 0x11758cc │ │ │ │ + b 0x117580c │ │ │ │ andne r6, r0, #0, 6 │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ - bl 0x1234b48 │ │ │ │ + bl 0x1234a88 │ │ │ │ ldrmi r0, [sp], -r0, lsl #12 │ │ │ │ cdpne 3, 0, cr15, cr15, cr14, {6} │ │ │ │ andle r2, r1, r4, lsl #18 │ │ │ │ ldrb r4, [r8, r8, lsl #12] │ │ │ │ @ instruction: 0xf7f44620 │ │ │ │ strtmi pc, [r8], -sp, asr #17 │ │ │ │ andcs r4, r0, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf85781f0 │ │ │ │ vaddl.u8 q8, d14, d17 │ │ │ │ - blx 0xfe175e4e │ │ │ │ - b 0x147a614 │ │ │ │ + blx 0xfe175d8e │ │ │ │ + b 0x147a554 │ │ │ │ vmov.i32 d18, #46079 @ 0x0000b3ff │ │ │ │ - b 0x13b351c │ │ │ │ + b 0x13b345c │ │ │ │ andne r6, r0, #0, 24 │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ - bl 0x1234b98 │ │ │ │ + bl 0x1234ad8 │ │ │ │ ldrmi r0, [sp], -r0, lsl #12 │ │ │ │ ldr r4, [r4, r8, lsl #12]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0583c │ │ │ │ + bl 0xfec0577c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf8e6f7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -162007,15 +161959,15 @@ │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r8], -pc, lsl #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05888 │ │ │ │ + bl 0xfec057c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf8c0f7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -162026,15 +161978,15 @@ │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r8], -r9, ror #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec058d4 │ │ │ │ + bl 0xfec05814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf89af7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r4, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -162045,15 +161997,15 @@ │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r8], -r3, asr #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05920 │ │ │ │ + bl 0xfec05860 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf874f7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -162064,15 +162016,15 @@ │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ @ instruction: 0x4628f81d │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0596c │ │ │ │ + bl 0xfec058ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf84ef7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -162083,15 +162035,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ qsub8mi pc, r8, r7 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec059b8 │ │ │ │ + bl 0xfec058f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf828f7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r4, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -162102,21 +162054,21 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4628ffd1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05a04 │ │ │ │ + bl 0xfec05944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf802f7f4 │ │ │ │ @ instruction: 0x4621b276 │ │ │ │ - b 0x14800ec │ │ │ │ + b 0x148002c │ │ │ │ @ instruction: 0xf1017ce6 │ │ │ │ bfieq r0, r0, (invalid: 12:3) │ │ │ │ @ instruction: 0xf991d509 │ │ │ │ addsmi r3, ip, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ vmoveq.16 d2[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162126,21 +162078,21 @@ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ strtmi pc, [r0], -r1, lsr #31 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05a64 │ │ │ │ + bl 0xfec059a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xffd2f7f3 │ │ │ │ strtmi fp, [r1], -sp, lsr #4 │ │ │ │ - b 0x148012c │ │ │ │ + b 0x148006c │ │ │ │ @ instruction: 0xf1017ce5 │ │ │ │ bfieq r0, r0, (invalid: 10:3) │ │ │ │ @ instruction: 0xf9b1d509 │ │ │ │ addsmi r3, ip, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ vmoveq.16 d2[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162150,20 +162102,20 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ qsub16mi pc, r0, r1 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05ac4 │ │ │ │ + bl 0xfec05a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xffa2f7f3 │ │ │ │ - b 0x148015c │ │ │ │ + b 0x148009c │ │ │ │ strtmi r7, [ip], -r5, ror #25 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ addsmi r6, ip, #720896 @ 0xb0000 │ │ │ │ strbvc lr, [r3, #2639]! @ 0xa4f │ │ │ │ vmoveq.16 d5[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162173,15 +162125,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strtmi pc, [r0], -r3, asr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05b20 │ │ │ │ + bl 0xfec05a60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xff74f7f3 │ │ │ │ rscslt r4, r4, #34603008 @ 0x2100000 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #12] │ │ │ │ @@ -162195,15 +162147,15 @@ │ │ │ │ @ instruction: 0xff18f7f3 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05b78 │ │ │ │ + bl 0xfec05ab8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xff48f7f3 │ │ │ │ adclt r4, ip, #34603008 @ 0x2100000 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #10] │ │ │ │ @@ -162217,15 +162169,15 @@ │ │ │ │ mcr2 7, 7, pc, cr12, cr3, {7} @ │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05bd0 │ │ │ │ + bl 0xfec05b10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xff1cf7f3 │ │ │ │ strtmi r4, [ip], -r1, lsr #12 │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ strbeq r2, [r2, r0, lsl #10] │ │ │ │ @@ -162239,21 +162191,21 @@ │ │ │ │ mcr2 7, 6, pc, cr0, cr3, {7} @ │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05c28 │ │ │ │ + bl 0xfec05b68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ mrc2 7, 7, pc, cr0, cr3, {7} │ │ │ │ @ instruction: 0x4621b276 │ │ │ │ - b 0x1480310 │ │ │ │ + b 0x1480250 │ │ │ │ @ instruction: 0xf1017ce6 │ │ │ │ bfieq r0, r0, (invalid: 12:3) │ │ │ │ @ instruction: 0xf991d509 │ │ │ │ adcmi r3, r3, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162263,21 +162215,21 @@ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ strtmi pc, [r0], -pc, lsl #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05c88 │ │ │ │ + bl 0xfec05bc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ mcr2 7, 6, pc, cr0, cr3, {7} @ │ │ │ │ strtmi fp, [r1], -sp, lsr #4 │ │ │ │ - b 0x1480350 │ │ │ │ + b 0x1480290 │ │ │ │ @ instruction: 0xf1017ce5 │ │ │ │ bfieq r0, r0, (invalid: 10:3) │ │ │ │ @ instruction: 0xf9b1d509 │ │ │ │ adcmi r3, r3, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162287,20 +162239,20 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fe5f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05ce8 │ │ │ │ + bl 0xfec05c28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ mrc2 7, 4, pc, cr0, cr3, {7} │ │ │ │ - b 0x1480380 │ │ │ │ + b 0x14802c0 │ │ │ │ strtmi r7, [ip], -r5, ror #25 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ adcmi r6, r3, #720896 @ 0xb0000 │ │ │ │ strbvc lr, [r3, #2639]! @ 0xa4f │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162310,15 +162262,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fe31 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05d44 │ │ │ │ + bl 0xfec05c84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ mcr2 7, 3, pc, cr2, cr3, {7} @ │ │ │ │ strtmi fp, [r1], -sp, ror #5 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r3, #-1987] @ 0xfffff83d │ │ │ │ @@ -162330,15 +162282,15 @@ │ │ │ │ mcr2 7, 0, pc, cr10, cr3, {7} @ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05d94 │ │ │ │ + bl 0xfec05cd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ mrc2 7, 1, pc, cr10, cr3, {7} │ │ │ │ strtmi fp, [r1], -sp, lsr #5 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r3, #-1987] @ 0xfffff83d │ │ │ │ @@ -162350,15 +162302,15 @@ │ │ │ │ stc2l 7, cr15, [r2, #972]! @ 0x3cc │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05de4 │ │ │ │ + bl 0xfec05d24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ mrc2 7, 0, pc, cr2, cr3, {7} │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 4:3) │ │ │ │ stmdavs fp, {r0, r1, r8, sl, ip, lr, pc} │ │ │ │ @@ -162369,63 +162321,63 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4628fdbb │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05e30 │ │ │ │ + bl 0xfec05d70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ stc2l 7, cr15, [ip, #972]! @ 0x3cc │ │ │ │ rscslt r4, r4, #34603008 @ 0x2100000 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #12] │ │ │ │ @ instruction: 0xf991d50b │ │ │ │ - blcs 0xbac54 │ │ │ │ + blcs 0xbab94 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ addsmi fp, ip, #-1342177267 @ 0xb000000d │ │ │ │ stceq 1, cr15, [r0], {118} @ 0x76 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ tstcc r1, r0, lsl #12 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xd1ec4291 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ strtmi pc, [r0], -fp, lsl #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05e90 │ │ │ │ + bl 0xfec05dd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldc2 7, cr15, [ip, #972]! @ 0x3cc │ │ │ │ adcslt r4, r4, #34603008 @ 0x2100000 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #12] │ │ │ │ @ instruction: 0xf9b1d50b │ │ │ │ - blcs 0xbacb4 │ │ │ │ + blcs 0xbabf4 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ addsmi fp, ip, #-1342177271 @ 0xb0000009 │ │ │ │ stceq 1, cr15, [r0], {118} @ 0x76 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ tstcc r2, r0, lsl #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xd1ec4291 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ @ instruction: 0x4620fd5b │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05ef0 │ │ │ │ + bl 0xfec05e30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ stc2 7, cr15, [ip, #972] @ 0x3cc │ │ │ │ strtmi r4, [ip], -r1, lsr #12 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #10] │ │ │ │ @@ -162440,15 +162392,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strtmi pc, [r0], -sp, lsr #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05f4c │ │ │ │ + bl 0xfec05e8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldc2l 7, cr15, [lr, #-972] @ 0xfffffc34 │ │ │ │ @ instruction: 0x4621b2f6 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ @@ -162462,15 +162414,15 @@ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ ldrtmi pc, [r0], -r1, lsl #26 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05fa4 │ │ │ │ + bl 0xfec05ee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldc2 7, cr15, [r2, #-972]! @ 0xfffffc34 │ │ │ │ @ instruction: 0x4621b2b6 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ @@ -162484,15 +162436,15 @@ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ @ instruction: 0x4630fcd5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05ffc │ │ │ │ + bl 0xfec05f3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ stc2 7, cr15, [r6, #-972] @ 0xfffffc34 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 4:3) │ │ │ │ stmdavs fp, {r1, r2, r8, sl, ip, lr, pc} │ │ │ │ @@ -162505,27 +162457,27 @@ │ │ │ │ stc2 7, cr15, [ip], #972 @ 0x3cc │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec06050 │ │ │ │ + bl 0xfec05f90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ @ instruction: 0x4621fcdb │ │ │ │ @ instruction: 0xf104462a │ │ │ │ bfieq r0, r0, (invalid: 6:4) │ │ │ │ @ instruction: 0xf991d50a │ │ │ │ @ instruction: 0xf9925000 │ │ │ │ adcmi r4, r5, #0 │ │ │ │ @ instruction: 0x0c05eba4 │ │ │ │ - bl 0xfea1ed20 │ │ │ │ + bl 0xfea1ec60 │ │ │ │ strbtmi r0, [r7], #-3076 @ 0xfffff3fc │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ andcc r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0xd1ec4299 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4638fc7b │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -162539,15 +162491,15 @@ │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ @ instruction: 0x461d4617 │ │ │ │ stc2 7, cr15, [sl], #972 @ 0x3cc │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ andsmi pc, ip, r8, lsr r9 @ │ │ │ │ ands pc, ip, r7, lsr r9 @ │ │ │ │ - bl 0xfec404a8 │ │ │ │ + bl 0xfec403e8 │ │ │ │ svclt 0x00a80304 │ │ │ │ movweq lr, #60324 @ 0xeba4 │ │ │ │ @ instruction: 0xf10c441d │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc008f │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @@ -162564,40 +162516,40 @@ │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ ldc2l 7, cr15, [r8], #-972 @ 0xfffffc34 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strle r0, [r9, #-1987] @ 0xfffff83d │ │ │ │ eorpl pc, ip, r8, asr r8 @ │ │ │ │ eorcc pc, ip, r7, asr r8 @ │ │ │ │ - bl 0xfe97f9b0 │ │ │ │ + bl 0xfe97f8f0 │ │ │ │ svclt 0x00a80205 │ │ │ │ ldrmi r1, [r4], #-2794 @ 0xfffff516 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ ldc2 7, cr15, [sl], {243} @ 0xf3 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec06174 │ │ │ │ + bl 0xfec060b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ strtmi pc, [r1], -r9, asr #24 │ │ │ │ @ instruction: 0xf104462a │ │ │ │ bfieq r0, r0, (invalid: 6:4) │ │ │ │ stmdavc sp, {r3, r8, sl, ip, lr, pc} │ │ │ │ adcmi r7, r5, #20, 16 @ 0x140000 │ │ │ │ @ instruction: 0x0c05eba4 │ │ │ │ - bl 0xfea1ec40 │ │ │ │ + bl 0xfea1eb80 │ │ │ │ strbtmi r0, [r7], #-3076 @ 0xfffff3fc │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ andcc r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0xd1ee4299 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ ldrtmi pc, [r8], -fp, ror #23 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -162611,15 +162563,15 @@ │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ @ instruction: 0x461d4617 │ │ │ │ ldc2 7, cr15, [sl], {243} @ 0xf3 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ andsmi pc, ip, r8, lsr r8 @ │ │ │ │ ands pc, ip, r7, lsr r8 @ │ │ │ │ - bl 0xfec405c8 │ │ │ │ + bl 0xfec40508 │ │ │ │ svclt 0x00280304 │ │ │ │ movweq lr, #60324 @ 0xeba4 │ │ │ │ @ instruction: 0xf10c441d │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc008f │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @@ -162631,188 +162583,188 @@ │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ - blx 0xffaed016 │ │ │ │ + blx 0xffaecf56 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strle r0, [r9, #-1987] @ 0xfffff83d │ │ │ │ eorpl pc, ip, r8, asr r8 @ │ │ │ │ eorcc pc, ip, r7, asr r8 @ │ │ │ │ - bl 0xfe97fad0 │ │ │ │ + bl 0xfe97fa10 │ │ │ │ svclt 0x00280205 │ │ │ │ ldrmi r1, [r4], #-2794 @ 0xfffff516 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ - blx 0xfe36d046 │ │ │ │ + blx 0xfe36cf86 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec06294 │ │ │ │ + bl 0xfec061d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4606461f │ │ │ │ @ instruction: 0xf7f34615 │ │ │ │ @ instruction: 0x46a4fbb9 │ │ │ │ tstpeq r0, #4, 2 @ p-variant is OBSOLETE │ │ │ │ strle r0, [r4, #-1986] @ 0xfffff83e │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ - bl 0x127560c │ │ │ │ + bl 0x127554c │ │ │ │ @ instruction: 0xf10c77e2 │ │ │ │ vmull.u8 q8, d0, d4 │ │ │ │ ldrmi r1, [ip, #15] │ │ │ │ @ instruction: 0x4630d1f2 │ │ │ │ - blx 0x18ed09a │ │ │ │ + blx 0x18ecfda │ │ │ │ ldrtmi r4, [r9], -r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec062e8 │ │ │ │ + bl 0xfec06228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf7f3461f │ │ │ │ strtmi pc, [r4], pc, lsl #23 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r4, #-1987] @ 0xfffff83d │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ @ instruction: 0xf147195d │ │ │ │ @ instruction: 0xf10c0700 │ │ │ │ vmull.u8 q8, d0, d4 │ │ │ │ ldrmi r1, [r4, #15] │ │ │ │ @ instruction: 0x4630d1f2 │ │ │ │ - blx 0xe6d0ee │ │ │ │ + blx 0xe6d02e │ │ │ │ ldrtmi r4, [r9], -r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0633c │ │ │ │ + bl 0xfec0627c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ rsbslt pc, sl, #103424 @ 0x19400 │ │ │ │ cdpne 6, 6, cr4, cr11, cr1, {1} │ │ │ │ ldreq pc, [r0, -r4, lsl #2] │ │ │ │ stceq 1, cr15, [r0], {194} @ 0xc2 │ │ │ │ @ instruction: 0xf1031dd5 │ │ │ │ svclt 0x00b80301 │ │ │ │ - blle 0x3b8568 │ │ │ │ - bcs 0xcd1dc │ │ │ │ - blx 0x9df060 │ │ │ │ + blle 0x3b84a8 │ │ │ │ + bcs 0xcd11c │ │ │ │ + blx 0x9defa0 │ │ │ │ rsclt pc, r5, #12, 8 @ 0xc000000 │ │ │ │ addsmi sp, r4, r5, lsl #22 │ │ │ │ @ instruction: 0xf04f2a07 │ │ │ │ svclt 0x00d80500 │ │ │ │ strbeq fp, [r4, r5, ror #5] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 , d0, d1 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ ldrtmi sp, [r0], -r2, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xffe6d16c │ │ │ │ + blt 0xffe6d0ac │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf7f3b26d │ │ │ │ @ instruction: 0xf1c5fb2d │ │ │ │ @ instruction: 0xf1a70800 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ adcmi lr, fp, r6, lsl r0 │ │ │ │ @ instruction: 0xf04f2d0f │ │ │ │ svclt 0x00d80200 │ │ │ │ sbclt fp, r1, #-1610612727 @ 0xa0000009 │ │ │ │ svccc 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x9732b8 │ │ │ │ - b 0x12fdfc │ │ │ │ - b 0x116fa00 │ │ │ │ + b 0x9731f8 │ │ │ │ + b 0x12fd3c │ │ │ │ + b 0x116f940 │ │ │ │ @ instruction: 0xf8ae0302 │ │ │ │ andle r3, lr, r0 │ │ │ │ svceq 0x000ff115 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ @ instruction: 0xf8bcdbe7 │ │ │ │ stccs 0, cr3, [r0, #-0] │ │ │ │ - blx 0x9a5d90 │ │ │ │ + blx 0x9a5cd0 │ │ │ │ addslt pc, sl, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0x4620e7df │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfeced1f8 │ │ │ │ + blt 0xfeced138 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ - blx 0xffaed214 │ │ │ │ + blx 0xffaed154 │ │ │ │ svcne 0x0031b27b │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf1c3020c │ │ │ │ @ instruction: 0xf1130800 │ │ │ │ @ instruction: 0xf1060f1f │ │ │ │ svclt 0x00b80604 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdavs r4!, {r0, r1, r3, r8, r9, fp, ip, lr, pc} │ │ │ │ svclt 0x00b82b00 │ │ │ │ stc2 10, cr15, [r8], {36} @ 0x24 @ │ │ │ │ - blcs 0x8a5e90 │ │ │ │ + blcs 0x8a5dd0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1df1e4 │ │ │ │ - blx 0x18ae294 │ │ │ │ + blx 0x1df124 │ │ │ │ + blx 0x18ae1d4 │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ addsmi r1, r6, #15 │ │ │ │ streq lr, [r9], #-2700 @ 0xfffff574 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, sl, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f343f8 │ │ │ │ svclt 0x0000ba6d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec064bc │ │ │ │ + bl 0xfec063fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f34605 │ │ │ │ - blx 0x14add64 │ │ │ │ + blx 0x14adca4 │ │ │ │ cdpne 12, 7, cr15, cr2, cr7, {4} │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ @ instruction: 0xf1cc0610 │ │ │ │ @ instruction: 0xf9120e00 │ │ │ │ @ instruction: 0xf11c3f01 │ │ │ │ svclt 0x00bc0f07 │ │ │ │ sbcslt r1, ip, #57409536 @ 0x36c0000 │ │ │ │ @ instruction: 0xf1bcdb0e │ │ │ │ svclt 0x00bc0f00 │ │ │ │ vpmax.u8 , q7, │ │ │ │ - blle 0x29be6c │ │ │ │ + blle 0x29bdac │ │ │ │ vpmax.u8 d15, d12, d3 │ │ │ │ svceq 0x0007f1bc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ sbcslt fp, ip, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf10107c3 │ │ │ │ svclt 0x00480101 │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ @@ -162828,24 +162780,24 @@ │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf7f3b26d │ │ │ │ @ instruction: 0xf1c5fa67 │ │ │ │ @ instruction: 0xf1a70800 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ bfine lr, r2, #0, #28 │ │ │ │ sbclt fp, r1, #-1610612727 @ 0xa0000009 │ │ │ │ svccc 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574576 │ │ │ │ - b 0x97343c │ │ │ │ - b 0x12ff80 │ │ │ │ - b 0x116fb84 │ │ │ │ + b 0x97337c │ │ │ │ + b 0x12fec0 │ │ │ │ + b 0x116fac4 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ andsle r3, r1, r0 │ │ │ │ svccc 0x0002f93e │ │ │ │ svceq 0x000ff115 │ │ │ │ vstrcs d13, [r0, #-924] @ 0xfffffc64 │ │ │ │ adcmi sp, fp, r6, lsl #22 │ │ │ │ @ instruction: 0xf04f2d0f │ │ │ │ @@ -162858,37 +162810,37 @@ │ │ │ │ svclt 0x0000b9eb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ - blx 0x96d3a0 │ │ │ │ + blx 0x96d2e0 │ │ │ │ svcne 0x0031b27b │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ @ instruction: 0xf1134f04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ vstmiavc r4!, {s29-s107} │ │ │ │ @ instruction: 0xf1c3db0c │ │ │ │ - blcs 0xb23fc │ │ │ │ - blx 0x11df2e0 │ │ │ │ - blle 0x22e434 │ │ │ │ + blcs 0xb233c │ │ │ │ + blx 0x11df220 │ │ │ │ + blle 0x22e374 │ │ │ │ @ instruction: 0xf04f2b1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3bfee8 │ │ │ │ + b 0xfe3bfe28 │ │ │ │ @ instruction: 0xf8570408 │ │ │ │ - b 0x1df520 │ │ │ │ - b 0xfe1b045c │ │ │ │ + b 0x1df460 │ │ │ │ + b 0xfe1b039c │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4628d1d9 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmiblt r8!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -162923,44 +162875,44 @@ │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f341f0 │ │ │ │ movwcs fp, #2405 @ 0x965 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ @ instruction: 0xe7e8469e │ │ │ │ vseleq.f32 s30, s16, s7 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ - blx 0x18780d8 │ │ │ │ + blx 0x1878018 │ │ │ │ strb pc, [r0, lr, lsl #29]! @ │ │ │ │ bicsle r2, r9, r0, lsl #22 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ bfi r4, lr, #13, #14 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf98af7f3 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ @ instruction: 0xf6491eb1 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf1ce2400 │ │ │ │ eor r0, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf1be880a │ │ │ │ - blle 0xaf3128 │ │ │ │ + blle 0xaf3068 │ │ │ │ svceq 0x000ff1be │ │ │ │ - blx 0x1665e0 │ │ │ │ + blx 0x166520 │ │ │ │ @ instruction: 0xf5b2f20e │ │ │ │ svclt 0x003c3f80 │ │ │ │ @ instruction: 0xf982fa1f │ │ │ │ movwle r2, #12800 @ 0x3200 │ │ │ │ andeq pc, r1, #0 │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ - blx 0xfe0edec8 │ │ │ │ + blx 0xfe0ede08 │ │ │ │ svccc 0x0002f83c │ │ │ │ vorr.i32 d20, #33792 @ 0x00008400 │ │ │ │ adcsmi r0, r1, #143 @ 0x8f │ │ │ │ eorscs pc, sl, r7, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdbeq r2, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ @@ -162968,49 +162920,49 @@ │ │ │ │ tstcc r2, r0, lsl r0 │ │ │ │ svceq 0x000ff11e │ │ │ │ andcs sp, r0, #212, 20 @ 0xd4000 │ │ │ │ @ instruction: 0xe7e54691 │ │ │ │ vpmax.s8 d15, d8, d18 │ │ │ │ @ instruction: 0xf982fa1f │ │ │ │ ldrb r2, [pc, r0, lsl #4] │ │ │ │ - bcs 0xc0fd0 │ │ │ │ + bcs 0xc0f10 │ │ │ │ @ instruction: 0xe7dbd1d8 │ │ │ │ movwcs fp, #4372 @ 0x1114 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f347f0 │ │ │ │ svclt 0x0000b8f5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xf92cf7f3 │ │ │ │ svcne 0x0029b27b │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf1c32500 │ │ │ │ @ instruction: 0xf10e0800 │ │ │ │ @ instruction: 0xf1130e04 │ │ │ │ - blle 0xcb3260 │ │ │ │ + blle 0xcb31a0 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ svclt 0x00bc2b00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vst1.8 {d15-d16}, [r8 :128], r4 │ │ │ │ - blcs 0x8a6224 │ │ │ │ - blx 0x1e66a0 │ │ │ │ - blx 0xbee60c │ │ │ │ + blcs 0x8a6164 │ │ │ │ + blx 0x1e65e0 │ │ │ │ + blx 0xbee54c │ │ │ │ strbmi pc, [ip, #-2307] @ 0xfffff6fd @ │ │ │ │ @ instruction: 0xf000d027 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ - b 0x11fca0c │ │ │ │ - blx 0x1870a44 │ │ │ │ + b 0x11fc94c │ │ │ │ + blx 0x1870984 │ │ │ │ ldrbmi pc, [r2, #-3200]! @ 0xfffff380 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, ip, r7, asr r8 @ │ │ │ │ svcgt 0x0004f851 │ │ │ │ streq lr, [ip], #-2692 @ 0xfffff57c │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [ip], #-2692 @ 0xfffff57c │ │ │ │ @@ -163049,27 +163001,27 @@ │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, sp, lsl #5 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr9, {6} │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f343f8 │ │ │ │ @ instruction: 0xf1bcb861 │ │ │ │ - blle 0x6332d0 │ │ │ │ + blle 0x633210 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1a6740 │ │ │ │ - blx 0x14abf0c │ │ │ │ + blx 0x1a6680 │ │ │ │ + blx 0x14abe4c │ │ │ │ strbmi pc, [r2, #-2178] @ 0xfffff77e @ │ │ │ │ sbcslt fp, r2, #2, 30 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ sbcsle r0, fp, r1, lsl #8 │ │ │ │ @ instruction: 0xf00043da │ │ │ │ ldrmi r0, [ip], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1c20fd2 │ │ │ │ sbcslt r0, r2, #128, 4 │ │ │ │ - blx 0x11a9648 │ │ │ │ + blx 0x11a9588 │ │ │ │ @ instruction: 0xf000f206 │ │ │ │ movwcs r0, #1025 @ 0x401 │ │ │ │ @ instruction: 0xe7cbb2d2 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf000461a │ │ │ │ strb r0, [r5, r1, lsl #8] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -163079,46 +163031,46 @@ │ │ │ │ @ instruction: 0x460f461c │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf7f3b264 │ │ │ │ @ instruction: 0xf04ff871 │ │ │ │ @ instruction: 0xf1a70900 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ @ instruction: 0xf6490e02 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ stmdaeq r0, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ bfine lr, r8, #0, #26 │ │ │ │ addlt r2, r9, #0, 6 │ │ │ │ - blx 0xfe0ee0d8 │ │ │ │ + blx 0xfe0ee018 │ │ │ │ svccs 0x0002f83c │ │ │ │ movweq lr, #14921 @ 0x3a49 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ stmdbeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8574576 │ │ │ │ - b 0x95785c │ │ │ │ - b 0xf03a0 │ │ │ │ - b 0x116fba4 │ │ │ │ + b 0x95779c │ │ │ │ + b 0xf02e0 │ │ │ │ + b 0x116fae4 │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ eorle r3, r1, r0 │ │ │ │ svccc 0x0002f93e │ │ │ │ svceq 0x000ff114 │ │ │ │ @ instruction: 0x2c00dbe1 │ │ │ │ @ instruction: 0x2c0fdb11 │ │ │ │ - blx 0x1a67e8 │ │ │ │ + blx 0x1a6728 │ │ │ │ andlt pc, sl, #4, 2 │ │ │ │ svclt 0x00044291 │ │ │ │ movwcs fp, #649 @ 0x289 │ │ │ │ bicsmi sp, fp, #216 @ 0xd8 │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ addslt r4, r9, #0, 6 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - blx 0x11a96f8 │ │ │ │ + blx 0x11a9638 │ │ │ │ addslt pc, r9, #8, 6 @ 0x20000000 │ │ │ │ strb r2, [fp, r0, lsl #6] │ │ │ │ - blcs 0xc1028 │ │ │ │ + blcs 0xc0f68 │ │ │ │ strb sp, [r7, pc, ror #3] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f247f0 │ │ │ │ svclt 0x0000bfd7 │ │ │ │ @@ -163126,88 +163078,88 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf80ef7f3 │ │ │ │ @ instruction: 0xf6491f31 │ │ │ │ - @ instruction: 0xf2c07e90 │ │ │ │ + vqrdmlah.s d22, d16, d0[4] │ │ │ │ rsbslt r0, fp, #816 @ 0x330 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2600 │ │ │ │ @ instruction: 0xf1137f04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ @ instruction: 0x270017fc │ │ │ │ - blcs 0xe6468 │ │ │ │ - blcs 0x8a64d8 │ │ │ │ - blx 0x2a68e8 │ │ │ │ - blx 0x11ec83c │ │ │ │ + blcs 0xe63a8 │ │ │ │ + blcs 0x8a6418 │ │ │ │ + blx 0x2a6828 │ │ │ │ + blx 0x11ec77c │ │ │ │ strbmi pc, [r7, #-2051] @ 0xfffff7fd @ │ │ │ │ strcs fp, [r0, -r8, lsl #30] │ │ │ │ mvnsmi sp, #5 │ │ │ │ @ instruction: 0xf1c70fff │ │ │ │ @ instruction: 0xf0004400 │ │ │ │ - blx 0x187144c │ │ │ │ + blx 0x187138c │ │ │ │ @ instruction: 0xf851f980 │ │ │ │ teqmi r7, #4, 30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ streq pc, [r1], -r7 │ │ │ │ streq lr, [r4], #-2696 @ 0xfffff578 │ │ │ │ eorsvc pc, r9, lr, asr r8 @ │ │ │ │ - b 0x1c0dec │ │ │ │ - b 0xfe1b0884 │ │ │ │ + b 0x1c0d2c │ │ │ │ + b 0xfe1b07c4 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1d1 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0086f7f2 │ │ │ │ - blx 0x12801f4 │ │ │ │ + blx 0x1280134 │ │ │ │ strcs pc, [r0, -r4, lsl #8] │ │ │ │ @ instruction: 0x463ce7dd │ │ │ │ bicsle r2, r4, r0, lsl #30 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7f2b27f │ │ │ │ @ instruction: 0xf1c7ffb3 │ │ │ │ ldrtmi r0, [r1], -r0, lsl #16 │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xaf8cc │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xaf80c │ │ │ │ strcs r3, [r0], #-1552 @ 0xfffff9f0 │ │ │ │ svccc 0x0001f91c │ │ │ │ - ble 0x5fa4c8 │ │ │ │ + ble 0x5fa408 │ │ │ │ andeq pc, r1, #0 │ │ │ │ ldrmi r2, [r6], r0, lsl #6 │ │ │ │ andvc fp, fp, r2, lsl #2 │ │ │ │ - b 0x11bbcdc │ │ │ │ + b 0x11bbc1c │ │ │ │ vraddhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, r1, #79 @ 0x4f │ │ │ │ tstlt r4, lr, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x004cf7f2 │ │ │ │ - blle 0x4f70e0 │ │ │ │ - blle 0x5bb4fc │ │ │ │ + blle 0x4f7020 │ │ │ │ + blle 0x5bb43c │ │ │ │ ldcle 15, cr2, [sl], {7} │ │ │ │ - blcs 0x7fbf0 │ │ │ │ + blcs 0x7fb30 │ │ │ │ @ instruction: 0xf000bf83 │ │ │ │ mvnscs r0, #268435456 @ 0x10000000 │ │ │ │ sbcslt r4, fp, #157286400 @ 0x9600000 │ │ │ │ @ instruction: 0xf04fbf9c │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ ldrb r0, [r9, r1, lsl #4] │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ ldrmi r0, [lr], r1, lsl #4 │ │ │ │ - blx 0x9a9878 │ │ │ │ + blx 0x9a97b8 │ │ │ │ @ instruction: 0xf04ff308 │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ sbcslt r0, fp, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf000e7cc │ │ │ │ ldrmi r0, [lr], r1, lsl #4 │ │ │ │ sbcle r2, r7, r0, lsl #22 │ │ │ │ @ instruction: 0x469623ff │ │ │ │ @@ -163218,101 +163170,101 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xff5af7f2 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ @ instruction: 0xf1a61ea1 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf1ce2400 │ │ │ │ eor r0, r0, r0, lsl #16 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf1bedb2b │ │ │ │ ldcle 15, cr0, [r6], #-60 @ 0xffffffc4 │ │ │ │ vpmax.u8 d15, d14, d3 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ @ instruction: 0xf000d335 │ │ │ │ @ instruction: 0xf64f0201 │ │ │ │ - blx 0x188c99c │ │ │ │ + blx 0x188c8dc │ │ │ │ tstpmi r4, #128, 18 @ p-variant is OBSOLETE @ 0x200000 │ │ │ │ svccs 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x953a98 │ │ │ │ - b 0x1701dc │ │ │ │ - b 0x11705e0 │ │ │ │ + b 0x9539d8 │ │ │ │ + b 0x17011c │ │ │ │ + b 0x1170520 │ │ │ │ andhi r0, fp, r2, lsl #6 │ │ │ │ @ instruction: 0xf93cd012 │ │ │ │ - blcs 0xbf5d0 │ │ │ │ + blcs 0xbf510 │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ movwcs r0, #513 @ 0x201 │ │ │ │ @ instruction: 0xf11edbe5 │ │ │ │ - ble 0xff573614 │ │ │ │ + ble 0xff573554 │ │ │ │ ldrmi r2, [sl], -r0, lsl #6 │ │ │ │ - blx 0x9a995c │ │ │ │ + blx 0x9a989c │ │ │ │ andcs pc, r0, #8, 6 @ 0x20000000 │ │ │ │ bfi fp, fp, #5, #22 │ │ │ │ movwcs fp, #4372 @ 0x1114 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ - blcs 0xdf520 │ │ │ │ + blcs 0xdf460 │ │ │ │ ldrmi sp, [sl], -fp, asr #3 │ │ │ │ addslt lr, fp, #53739520 @ 0x3340000 │ │ │ │ strb r2, [sl, r0, lsl #4] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ mrc2 7, 7, pc, cr10, cr2, {7} │ │ │ │ svcne 0x0031b27b │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85e2600 │ │ │ │ stccs 15, cr4, [r0], {4} │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ strcs r0, [r0], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0xf113db0c │ │ │ │ - blle 0x9f36cc │ │ │ │ - blle 0xa3a654 │ │ │ │ + blle 0x9f360c │ │ │ │ + blle 0xa3a594 │ │ │ │ fstmdbxle fp!, {d2-d16} @ Deprecated │ │ │ │ tstlt ip, r4, lsr #13 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xafa64 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xaf9a4 @ │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574572 │ │ │ │ - b 0xfe2dfb6c │ │ │ │ - b 0x1b0a90 │ │ │ │ - b 0xfe1b0ab4 │ │ │ │ + b 0xfe2dfaac │ │ │ │ + b 0x1b09d0 │ │ │ │ + b 0xfe1b09f4 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1d7 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mrclt 7, 3, APSR_nzcv, cr8, cr2, {7} │ │ │ │ strtmi r2, [r4], r0, lsl #8 │ │ │ │ @ instruction: 0xf1c3e7e0 │ │ │ │ - blx 0x9b2aa8 │ │ │ │ + blx 0x9b29e8 │ │ │ │ @ instruction: 0xf04ff40c │ │ │ │ ldrb r0, [r9, r0, lsl #24] │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ @ instruction: 0xf803fa2c │ │ │ │ bicle r4, pc, r4, asr #10 │ │ │ │ @ instruction: 0xf04f4664 │ │ │ │ strb r0, [pc, r0, lsl #24] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec06ccc │ │ │ │ + bl 0xfec06c0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xf7f24605 │ │ │ │ rsbslt pc, sl, #2512 @ 0x9d0 │ │ │ │ @ instruction: 0xf1064631 │ │ │ │ mcrne 14, 3, r0, cr3, cr0, {0} │ │ │ │ @@ -163326,81 +163278,81 @@ │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andsle r4, r2, lr, lsl #11 │ │ │ │ svceq 0x0008f112 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ @ instruction: 0xf893dbee │ │ │ │ - bcs 0xdfb24 │ │ │ │ - blx 0xbe66b0 │ │ │ │ + bcs 0xdfa64 │ │ │ │ + blx 0xbe65f0 │ │ │ │ @ instruction: 0xf00cfc06 │ │ │ │ - bl 0x1b0b34 │ │ │ │ + bl 0x1b0a74 │ │ │ │ rsclt r0, r4, #92, 8 @ 0x5c000000 │ │ │ │ strtmi lr, [r8], -r2, ror #15 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ mcrlt 7, 1, pc, cr6, cr2, {7} @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf7f2b26d │ │ │ │ - b 0x1caf4d4 │ │ │ │ + b 0x1caf414 │ │ │ │ @ instruction: 0xf1a70805 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ adcmi lr, fp, r6, lsl r0 │ │ │ │ @ instruction: 0xf04f2d0f │ │ │ │ svclt 0x00d80200 │ │ │ │ sbclt fp, r1, #-1610612727 @ 0xa0000009 │ │ │ │ svccc 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x973c58 │ │ │ │ - b 0x13079c │ │ │ │ - b 0x11703a0 │ │ │ │ + b 0x973b98 │ │ │ │ + b 0x1306dc │ │ │ │ + b 0x11702e0 │ │ │ │ @ instruction: 0xf8ae0302 │ │ │ │ andsle r3, r2, r0 │ │ │ │ svceq 0x0010f115 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ @ instruction: 0xf8bcdbe7 │ │ │ │ stccs 0, cr3, [r0, #-0] │ │ │ │ - blx 0x9a6730 │ │ │ │ + blx 0x9a6670 │ │ │ │ @ instruction: 0xf003f308 │ │ │ │ - bl 0x1303c8 │ │ │ │ + bl 0x130308 │ │ │ │ addslt r0, r2, #805306373 @ 0x30000005 │ │ │ │ @ instruction: 0x4620e7db │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldcllt 7, cr15, [ip, #968] @ 0x3c8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ mrc2 7, 0, pc, cr4, cr2, {7} │ │ │ │ svcne 0x0031b27b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - ldrvc pc, [r0], r9, asr #12 │ │ │ │ + strbtvs pc, [r0], r9, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf11343df │ │ │ │ @ instruction: 0xf10e0f20 │ │ │ │ svclt 0x00b80e04 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8dedb09 │ │ │ │ - blcs 0xbfc1c │ │ │ │ - blcs 0x8a688c │ │ │ │ + blcs 0xbfb5c │ │ │ │ + blcs 0x8a67cc │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dfb88 │ │ │ │ - blx 0x18aec38 │ │ │ │ + blx 0x1dfac8 │ │ │ │ + blx 0x18aeb78 │ │ │ │ @ instruction: 0xf851f880 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ streq lr, [r9], #-2700 @ 0xfffff574 │ │ │ │ eorsgt pc, r8, r6, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ @@ -163408,23 +163360,23 @@ │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ smlalsmi fp, ip, fp, sp │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ mrrceq 11, 0, lr, r4, cr12 │ │ │ │ svclt 0x0000e7e3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec06e6c │ │ │ │ + bl 0xfec06dac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xf7f24605 │ │ │ │ - blx 0x14af3b4 │ │ │ │ + blx 0x14af2f4 │ │ │ │ ldrtmi pc, [r1], -r7, lsl #25 @ │ │ │ │ cdpeq 1, 1, cr15, cr0, cr6, {0} │ │ │ │ - b 0x1c77618 │ │ │ │ + b 0x1c77558 │ │ │ │ ands r0, r1, ip, lsl #12 │ │ │ │ vst1.8 {d15-d16}, [ip], r4 │ │ │ │ svceq 0x0007f1bc │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ rsclt fp, r2, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ @@ -163432,86 +163384,86 @@ │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andsle r4, r2, lr, lsl #11 │ │ │ │ svceq 0x0007f11c │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ @ instruction: 0xf993dbee │ │ │ │ @ instruction: 0xf1bc4000 │ │ │ │ - ble 0xff8f38cc │ │ │ │ + ble 0xff8f380c │ │ │ │ @ instruction: 0xf0044134 │ │ │ │ - bl 0x1304d8 │ │ │ │ + bl 0x130418 │ │ │ │ sbcslt r0, r2, #100, 4 @ 0x40000006 │ │ │ │ strtmi lr, [r8], -r2, ror #15 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldcllt 7, cr15, [r4, #-968] @ 0xfffffc38 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf7f2b26d │ │ │ │ - b 0x1caf330 │ │ │ │ + b 0x1caf270 │ │ │ │ @ instruction: 0xf1a70805 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ adcmi lr, fp, r6, lsl r0 │ │ │ │ @ instruction: 0xf04f2d0f │ │ │ │ svclt 0x00d80200 │ │ │ │ sbclt fp, r1, #-1610612727 @ 0xa0000009 │ │ │ │ svccc 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85745b4 │ │ │ │ - b 0x973dfc │ │ │ │ - b 0x130940 │ │ │ │ - b 0x1170544 │ │ │ │ + b 0x973d3c │ │ │ │ + b 0x130880 │ │ │ │ + b 0x1170484 │ │ │ │ @ instruction: 0xf8ae0302 │ │ │ │ andsle r3, r2, r0 │ │ │ │ svceq 0x000ff115 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ @ instruction: 0xf9bcdbe7 │ │ │ │ stccs 0, cr3, [r0, #-0] │ │ │ │ - blx 0x11a68d4 │ │ │ │ + blx 0x11a6814 │ │ │ │ @ instruction: 0xf003f308 │ │ │ │ - bl 0x13056c │ │ │ │ + bl 0x1304ac │ │ │ │ addslt r0, r2, #805306374 @ 0x30000006 │ │ │ │ @ instruction: 0x4620e7db │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [sl, #-968] @ 0xfffffc38 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ stc2l 7, cr15, [r2, #-968] @ 0xfffffc38 │ │ │ │ svcne 0x0031b27b │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf113020c │ │ │ │ @ instruction: 0xf1060f1f │ │ │ │ svclt 0x00b80604 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdavs r4!, {r1, r3, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0x0c03ea6f │ │ │ │ - blle 0x77a9c0 │ │ │ │ + blle 0x77a900 │ │ │ │ @ instruction: 0xf04f2b1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3c08a4 │ │ │ │ + b 0xfe3c07e4 │ │ │ │ @ instruction: 0xf8570408 │ │ │ │ - b 0x1dfedc │ │ │ │ - b 0xfe1b0e18 │ │ │ │ + b 0x1dfe1c │ │ │ │ + b 0xfe1b0d58 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4628d1db │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [sl], {242} @ 0xf2 │ │ │ │ vst1.16 {d15-d16}, [ip], r4 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ @ instruction: 0x0c64eb0c │ │ │ │ @@ -163524,21 +163476,21 @@ │ │ │ │ pkhbtmi r4, r0, r5, lsl #12 │ │ │ │ ldc2l 7, cr15, [sl], #968 @ 0x3c8 │ │ │ │ stc2 10, cr15, [r7], {79} @ 0x4f @ │ │ │ │ mcrne 6, 3, r4, cr10, cr1, {1} │ │ │ │ strcs r3, [r0, #-1552] @ 0xfffff9f0 │ │ │ │ streq lr, [ip, -pc, ror #20] │ │ │ │ @ instruction: 0xf11c3201 │ │ │ │ - blle 0xa73a5c │ │ │ │ + blle 0xa7399c │ │ │ │ @ instruction: 0xf1bc7813 │ │ │ │ - blle 0xab3a44 │ │ │ │ + blle 0xab3984 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1a6f10 │ │ │ │ - blcs 0xaca80 │ │ │ │ - blx 0x189fccc │ │ │ │ + blx 0x1a6e50 │ │ │ │ + blcs 0xac9c0 │ │ │ │ + blx 0x189fc0c │ │ │ │ @ instruction: 0xf000fe83 │ │ │ │ movwcs r0, #1025 @ 0x401 │ │ │ │ @ instruction: 0xf000d904 │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ @ instruction: 0x46230eff │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ mrscc lr, (UNDEF: 1) │ │ │ │ @@ -163547,68 +163499,68 @@ │ │ │ │ @ instruction: 0xb115d1dc │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 7, cr15, [r0], {242} @ 0xf2 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ ldrmi r0, [lr], r1, lsl #8 │ │ │ │ - blx 0x9a9e38 │ │ │ │ + blx 0x9a9d78 │ │ │ │ @ instruction: 0xf000f907 │ │ │ │ @ instruction: 0xf0090401 │ │ │ │ movwcs r0, #3585 @ 0xe01 │ │ │ │ vnmlseq.f64 d30, d9, d14 │ │ │ │ mcr2 10, 4, pc, cr14, cr15, {2} @ │ │ │ │ - blcs 0xe9e20 │ │ │ │ + blcs 0xe9d60 │ │ │ │ @ instruction: 0xf000d1d5 │ │ │ │ ldrmi r0, [lr], r1, lsl #8 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46054616 │ │ │ │ stc2 7, cr15, [r0], #968 @ 0x3c8 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ @ instruction: 0xf6491eb1 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ - b 0x1c78ef0 │ │ │ │ + b 0x1c78e30 │ │ │ │ eor r0, r7, lr, lsl #16 │ │ │ │ @ instruction: 0xf1be880b │ │ │ │ - blle 0xb73afc │ │ │ │ + blle 0xb73a3c │ │ │ │ svceq 0x000ff1be │ │ │ │ - blx 0x1a6fd0 │ │ │ │ + blx 0x1a6f10 │ │ │ │ @ instruction: 0xf5b3f30e │ │ │ │ svclt 0x003c3f80 │ │ │ │ @ instruction: 0xf983fa1f │ │ │ │ - beq 0xec050 │ │ │ │ + beq 0xebf90 │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0a01 │ │ │ │ sbclt r7, r2, #4177920 @ 0x3fc000 │ │ │ │ svccc 0x0002f83c │ │ │ │ streq lr, [sl], #-2628 @ 0xfffff5bc │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf857428e │ │ │ │ - b 0x977ffc │ │ │ │ - b 0x2f0b40 │ │ │ │ - b 0x1170744 │ │ │ │ + b 0x977f3c │ │ │ │ + b 0x2f0a80 │ │ │ │ + b 0x1170684 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ andsle r3, r7, r0 │ │ │ │ @ instruction: 0xf11e3102 │ │ │ │ - ble 0xff573b8c │ │ │ │ - beq 0xec08c │ │ │ │ + ble 0xff573acc │ │ │ │ + beq 0xebfcc │ │ │ │ ubfx r4, r1, #13, #5 │ │ │ │ vpmax.u8 d15, d8, d19 │ │ │ │ - beq 0xec098 │ │ │ │ + beq 0xebfd8 │ │ │ │ andeq pc, r1, #3 │ │ │ │ subseq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf982fa1f │ │ │ │ - blcs 0xe9ed0 │ │ │ │ + blcs 0xe9e10 │ │ │ │ @ instruction: 0x469ad1d3 │ │ │ │ bfi r4, r9, #13, #8 │ │ │ │ movwcs fp, #4372 @ 0x1114 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f247f0 │ │ │ │ svclt 0x0000bc03 │ │ │ │ @@ -163616,44 +163568,44 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldc2 7, cr15, [sl], #-968 @ 0xfffffc38 │ │ │ │ svcne 0x0029b27b │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ - b 0x1c793bc │ │ │ │ + b 0x1c792fc │ │ │ │ @ instruction: 0xf10e0803 │ │ │ │ @ instruction: 0xf1130e04 │ │ │ │ - blle 0xb73c48 │ │ │ │ + blle 0xb73b88 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ - blle 0xb7abd0 │ │ │ │ + blle 0xb7ab10 │ │ │ │ @ instruction: 0xdc322b1f │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ @ instruction: 0xf903fa2c │ │ │ │ eorsle r4, r0, ip, asr #10 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xaffe8 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xaff28 @ │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ vbic.i32 q10, #8519680 @ 0x00820000 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ @ instruction: 0xf851903c │ │ │ │ - b 0xfe1e3c10 │ │ │ │ - b 0x1b1034 │ │ │ │ - b 0xfe1b102c │ │ │ │ + b 0xfe1e3b50 │ │ │ │ + b 0x1b0f74 │ │ │ │ + b 0xfe1b0f6c │ │ │ │ andvs r0, ip, ip, lsl #8 │ │ │ │ @ instruction: 0xb115d1d7 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfee6dfe8 │ │ │ │ + bllt 0xfee6df28 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrb r4, [pc, r4, ror #12] │ │ │ │ vst1.8 {d15-d16}, [r8 :128], r4 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbeq r1, {r2, ip, sp, lr, pc} │ │ │ │ ldrbeq lr, [r4], #-2825 @ 0xfffff4f7 │ │ │ │ ssatmi lr, #5, r6, asr #15 │ │ │ │ @@ -163663,28 +163615,28 @@ │ │ │ │ svclt 0x0000e7ce │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ pkhbtmi r4, r1, r5, lsl #12 │ │ │ │ - blx 0xff6ee032 │ │ │ │ + blx 0xff6edf72 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ @ instruction: 0xf1054631 │ │ │ │ @ instruction: 0x27003cff │ │ │ │ ldreq pc, [r0, #-262] @ 0xfffffefa │ │ │ │ streq lr, [lr], -pc, ror #20 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svceq 0x0007f11e │ │ │ │ @ instruction: 0xf99cdb2d │ │ │ │ @ instruction: 0xf1be3000 │ │ │ │ - blle 0xbf3c90 │ │ │ │ + blle 0xbf3bd0 │ │ │ │ svceq 0x0007f1be │ │ │ │ - blx 0x1a716c │ │ │ │ - blx 0x14ac8d4 │ │ │ │ + blx 0x1a70ac │ │ │ │ + blx 0x14ac814 │ │ │ │ strbmi pc, [r2, #-2178] @ 0xfffff77e @ │ │ │ │ sbcslt fp, r2, #2, 30 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ andle r0, r7, r1, lsl #8 │ │ │ │ @ instruction: 0xf00043da │ │ │ │ ldrmi r0, [ip], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1c20fd2 │ │ │ │ @@ -163700,217 +163652,217 @@ │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ andcs fp, r0, #87040 @ 0x15400 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ @ instruction: 0xe7e74613 │ │ │ │ @ instruction: 0xf806fa43 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ andeq pc, r1, #8 │ │ │ │ - bl 0x138cfc │ │ │ │ + bl 0x138c3c │ │ │ │ sbcslt r0, r2, #104, 4 @ 0x80000006 │ │ │ │ - blcs 0xea074 │ │ │ │ + blcs 0xe9fb4 │ │ │ │ @ instruction: 0x461ad1d2 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461c │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf7f2b264 │ │ │ │ @ instruction: 0xf04ffb75 │ │ │ │ @ instruction: 0xf1a70900 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf6490c02 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ stccs 0, cr14, [pc], {38} @ 0x26 │ │ │ │ - blx 0x1a7234 │ │ │ │ + blx 0x1a7174 │ │ │ │ andlt pc, sl, #4, 2 │ │ │ │ svclt 0x00044291 │ │ │ │ movwcs fp, #649 @ 0x289 │ │ │ │ bicsmi sp, fp, #6 │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ addslt r4, r9, #0, 6 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - blx 0xfe0eeaec │ │ │ │ + blx 0xfe0eea2c │ │ │ │ movweq lr, #14921 @ 0x3a49 │ │ │ │ svccs 0x0002f83e │ │ │ │ stmdbeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x93c270 │ │ │ │ - b 0xf0998 │ │ │ │ - b 0x113059c │ │ │ │ + b 0x93c1b0 │ │ │ │ + b 0xf08d8 │ │ │ │ + b 0x11304dc │ │ │ │ @ instruction: 0xf8ae0201 │ │ │ │ andsle r2, r8, r0 │ │ │ │ svceq 0x000ff114 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ @ instruction: 0x2100bfbc │ │ │ │ - blle 0xff9019d4 │ │ │ │ + blle 0xff901914 │ │ │ │ @ instruction: 0x3000f9bc │ │ │ │ - ble 0xff3bb1b0 │ │ │ │ + ble 0xff3bb0f0 │ │ │ │ vpmax.s8 , q4, │ │ │ │ @ instruction: 0xf0022300 │ │ │ │ - bl 0xf05c0 │ │ │ │ + bl 0xf0500 │ │ │ │ addlt r0, r9, #-2147483624 @ 0x80000018 │ │ │ │ @ instruction: 0x4619e7d4 │ │ │ │ bicle r2, sl, r0, lsl #22 │ │ │ │ @ instruction: 0xf1b9e7d0 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xff66e1a8 │ │ │ │ + blt 0xff66e0e8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ - blx 0x46e1c6 │ │ │ │ + blx 0x46e106 │ │ │ │ svcne 0x0031b27b │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf1132600 │ │ │ │ @ instruction: 0xf10e0f1f │ │ │ │ svclt 0x00bc0e04 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blle 0x601bb4 │ │ │ │ + blle 0x601af4 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ - blle 0xc3ae2c │ │ │ │ + blle 0xc3ad6c │ │ │ │ @ instruction: 0xdc362b1f │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ @ instruction: 0xf803fa4c │ │ │ │ svclt 0x00084544 │ │ │ │ andle r2, r7, r0, lsl #8 │ │ │ │ @ instruction: 0x0c04ea6f │ │ │ │ streq pc, [r1], #-0 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stcmi 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ vbic.i32 d20, #33792 @ 0x00008400 │ │ │ │ @ instruction: 0xf004100f │ │ │ │ - b 0xfe2b1a68 │ │ │ │ + b 0xfe2b19a8 │ │ │ │ @ instruction: 0xf857040c │ │ │ │ ldrbmi ip, [r2, #-57]! @ 0xffffffc7 │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicle r6, ip, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ - b 0x1c9ec90 │ │ │ │ - blx 0x11b229c │ │ │ │ + b 0x1c9ebd0 │ │ │ │ + blx 0x11b21dc │ │ │ │ strcs pc, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ stceq 0, cr15, [r1], {8} │ │ │ │ @ instruction: 0x0c68eb0c │ │ │ │ ssatmi lr, #5, r8, asr #15 │ │ │ │ bicle r2, sp, r0, lsl #24 │ │ │ │ svclt 0x0000e7d4 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - blcs 0x2c1ad4 │ │ │ │ + blcs 0x2c1a14 │ │ │ │ @ instruction: 0x461cd074 │ │ │ │ ldmdale r6!, {r0, r1, r2, r8, r9, fp, sp}^ │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ - blx 0xfea6e294 │ │ │ │ + blx 0xfea6e1d4 │ │ │ │ eorseq pc, r8, #4, 2 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xb0410 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xb0350 │ │ │ │ smlawteq r0, r2, r1, pc @ │ │ │ │ tstpeq r8, #4, 2 @ p-variant is OBSOLETE │ │ │ │ - bcc 0x12c41c │ │ │ │ + bcc 0x12c35c │ │ │ │ @ instruction: 0xf101fa0c │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ @ instruction: 0xf802fa2c │ │ │ │ - cdpvc 6, 9, cr15, cr0, cr9, {2} │ │ │ │ + cdpvs 6, 14, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ vpmax.u8 d15, d3, d28 │ │ │ │ stmdaeq r1, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stc2 10, cr15, [r2], {44} @ 0x2c @ │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ ldrdcc lr, [r0, -r7] │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ tstmi r3, #227 @ 0xe3 │ │ │ │ eoreq pc, r0, #164, 2 @ 0x29 │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ - blx 0x340f72 │ │ │ │ - blx 0x36cb4a │ │ │ │ + blx 0x340eb2 │ │ │ │ + blx 0x36ca8a │ │ │ │ rscmi r2, r1, ip, lsl #24 │ │ │ │ - blhi 0x36f1d0 │ │ │ │ + blhi 0x36f110 │ │ │ │ eorsge pc, r9, lr, asr r8 @ │ │ │ │ stmiaeq r9, {r1, r2, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ ldrdls pc, [r0], -r5 │ │ │ │ - b 0xfe1816b0 │ │ │ │ + b 0xfe1815f0 │ │ │ │ andsmi r0, r3, r9, lsl #6 │ │ │ │ ldrdhi pc, [r4], -r8 │ │ │ │ movweq lr, #43523 @ 0xaa03 │ │ │ │ movweq lr, #39555 @ 0x9a83 │ │ │ │ stmdavs fp!, {r0, r1, r3, r5, sp, lr}^ │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - b 0x1004c0 │ │ │ │ - b 0xf0790 │ │ │ │ + b 0x100400 │ │ │ │ + b 0xf06d0 │ │ │ │ @ instruction: 0xf1a40108 │ │ │ │ subsmi r0, r9, r0, lsr #16 │ │ │ │ ldmib r7, {r0, r3, r5, r6, sp, lr}^ │ │ │ │ @ instruction: 0xf85e3102 │ │ │ │ - blx 0x10c434 │ │ │ │ + blx 0x10c374 │ │ │ │ rscmi pc, r3, r9, lsl #18 │ │ │ │ @ instruction: 0xf808fa21 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - bl 0x440708 │ │ │ │ - b 0x1171688 │ │ │ │ + bl 0x440648 │ │ │ │ + b 0x11715c8 │ │ │ │ stmdavs r0!, {r3, r8, r9}^ │ │ │ │ rsbmi r6, r3, ip, lsr #17 │ │ │ │ stmiavs sl!, {r0, r1, r4, lr}^ │ │ │ │ rsbmi r4, r3, fp, lsr r0 │ │ │ │ - b 0xfe108648 │ │ │ │ - b 0x170fa8 │ │ │ │ + b 0xfe108588 │ │ │ │ + b 0x170ee8 │ │ │ │ andmi r0, r3, ip, lsl #6 │ │ │ │ rscvs r4, fp, r3, asr r0 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f24ff8 │ │ │ │ @ instruction: 0xf644b9ed │ │ │ │ - vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[6] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vmla.i d20, d0, d0[1] │ │ │ │ - blmi 0x13047c │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ + blmi 0x1303bc │ │ │ │ eorseq pc, r6, #64, 12 @ 0x4000000 │ │ │ │ stc2 1, cr15, [r4], {193} @ 0xc1 │ │ │ │ - eorseq r9, r3, r8, asr #19 │ │ │ │ + eorseq r9, r3, r8, lsl r9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blcs 0x4c1bfc │ │ │ │ + blcs 0x4c1b3c │ │ │ │ addhi pc, fp, r0 │ │ │ │ - blcs 0x481c5c │ │ │ │ + blcs 0x481b9c │ │ │ │ addhi pc, ip, r0, lsl #4 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ - blx 0x4ee3c0 │ │ │ │ + blx 0x4ee300 │ │ │ │ ldceq 1, cr15, [r0], #-16 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ cdpeq 1, 2, cr15, cr0, cr12, {6} │ │ │ │ tstpeq r0, #4, 2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10cfa22 │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ - blx 0x941088 │ │ │ │ + blx 0x940fc8 │ │ │ │ ldmdavs fp!, {r2, r3, r9, ip, sp, lr, pc}^ │ │ │ │ vmlsmi.f32 s28, s4, s30 │ │ │ │ @ instruction: 0x4c01ea4f │ │ │ │ @ instruction: 0x0c01eb1c │ │ │ │ vnmlami.f32 s28, s2, s28 │ │ │ │ vmlseq.f64 d14, d14, d2 │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ @@ -163920,250 +163872,250 @@ │ │ │ │ vmlseq.f64 d14, d14, d2 │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ vnmlami.f32 s28, s24, s28 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c01eb1c │ │ │ │ smlawteq r0, r4, r1, pc @ │ │ │ │ vmlseq.f64 d14, d14, d2 │ │ │ │ - blx 0x18a554 │ │ │ │ + blx 0x18a494 │ │ │ │ rscmi pc, r2, r1, lsl #2 │ │ │ │ @ instruction: 0xf1a4430a │ │ │ │ - blx 0x9708f8 │ │ │ │ + blx 0x970838 │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ - orrsvc pc, r0, r9, asr #12 │ │ │ │ + mvnvs pc, r9, asr #12 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - bl 0x100814 │ │ │ │ + bl 0x100754 │ │ │ │ @ instruction: 0xf85109c8 │ │ │ │ @ instruction: 0xf8d9a038 │ │ │ │ @ instruction: 0xf8d58004 │ │ │ │ - b 0xfe154498 │ │ │ │ - b 0x130cc0 │ │ │ │ - b 0x130cd0 │ │ │ │ - b 0xfe130ccc │ │ │ │ + b 0xfe1543d8 │ │ │ │ + b 0x130c00 │ │ │ │ + b 0x130c10 │ │ │ │ + b 0xfe130c0c │ │ │ │ eorvs r0, sl, r9, lsl #4 │ │ │ │ @ instruction: 0xf1c4686a │ │ │ │ subsmi r0, r3, r0, lsr #18 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ movweq lr, #35331 @ 0x8a03 │ │ │ │ stmdaeq r0!, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ rsbvs r4, fp, r3, asr r0 │ │ │ │ movwcs lr, #10711 @ 0x29d7 │ │ │ │ strbeq lr, [r0, r1, lsl #22] │ │ │ │ @ instruction: 0xf909fa03 │ │ │ │ - blx 0x980858 │ │ │ │ - b 0x116e4f4 │ │ │ │ + blx 0x980798 │ │ │ │ + b 0x116e434 │ │ │ │ rscmi r0, r3, r9, lsl #4 │ │ │ │ eorsmi pc, r0, r1, asr r8 @ │ │ │ │ - b 0x114a780 │ │ │ │ + b 0x114a6c0 │ │ │ │ ldmdavs r9!, {r3, r9}^ │ │ │ │ - b 0x1405f0 │ │ │ │ + b 0x140530 │ │ │ │ eormi r0, r2, ip, lsl #4 │ │ │ │ adcvs r4, sl, r2, asr #32 │ │ │ │ subsmi r6, r3, sl, ror #17 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ subsmi r4, r3, fp │ │ │ │ ldrtmi r6, [r0], -fp, ror #1 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmdblt r2, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - tstpmi r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 104), r4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subsmi pc, r4, r4, asr #12 │ │ │ │ + adccc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c10237 │ │ │ │ svclt 0x0000fbd9 │ │ │ │ - ldrsbteq r9, [r3], -ip │ │ │ │ + eorseq r9, r3, ip, lsr #18 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blcs 0x8c1d54 │ │ │ │ + blcs 0x8c1c94 │ │ │ │ ldrmi sp, [ip], -ip, rrx │ │ │ │ stmdale lr!, {r0, r1, r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ @ instruction: 0xf966f7f2 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ stceq 1, cr15, [r0], #-16 │ │ │ │ ldrdcc lr, [r0, -r7] │ │ │ │ - beq 0xecc70 │ │ │ │ + beq 0xecbb0 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ vseleq.f32 s30, s24, s17 │ │ │ │ - blx 0x36ed8c │ │ │ │ + blx 0x36eccc │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ vmlseq.f32 s28, s20, s28 │ │ │ │ tstmi r3, #227 @ 0xe3 │ │ │ │ eoreq pc, r0, #164, 2 @ 0x29 │ │ │ │ stc2 10, cr15, [ip], {40} @ 0x28 @ │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ @ instruction: 0xf6494313 │ │ │ │ - vrshr.s64 d23, d0, #64 │ │ │ │ - blx 0xab0e60 │ │ │ │ - b 0x146e5a8 │ │ │ │ - bl 0x133dbc │ │ │ │ + vmlal.s q11, d16, d0[4] │ │ │ │ + blx 0xab0da0 │ │ │ │ + b 0x146e4e8 │ │ │ │ + bl 0x133cfc │ │ │ │ rscmi r0, r1, r9, asr #17 │ │ │ │ @ instruction: 0xf85244f4 │ │ │ │ @ instruction: 0xf8d5a039 │ │ │ │ @ instruction: 0xf8d89000 │ │ │ │ - b 0xfe1905c0 │ │ │ │ - b 0x1711d8 │ │ │ │ - b 0x1711f0 │ │ │ │ - b 0xfe1711e4 │ │ │ │ + b 0xfe190500 │ │ │ │ + b 0x171118 │ │ │ │ + b 0x171130 │ │ │ │ + b 0xfe171124 │ │ │ │ eorvs r0, fp, r9, lsl #6 │ │ │ │ @ instruction: 0xf1c4686b │ │ │ │ subsmi r0, r9, r0, lsr #18 │ │ │ │ tsteq ip, r1, lsl #20 │ │ │ │ tsteq r8, r1, lsl #20 │ │ │ │ stmdaeq r0!, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ rsbvs r4, r9, r9, asr r0 │ │ │ │ ldrdcc lr, [r2, -r7] │ │ │ │ strbeq lr, [r0, r2, lsl #22] │ │ │ │ @ instruction: 0xf909fa01 │ │ │ │ - blx 0x900974 │ │ │ │ - b 0x11ae60c │ │ │ │ + blx 0x9008b4 │ │ │ │ + b 0x11ae54c │ │ │ │ rscmi r0, r1, r9, lsl #6 │ │ │ │ eorsmi pc, r0, r2, asr r8 @ │ │ │ │ - b 0x118a8a0 │ │ │ │ + b 0x118a7e0 │ │ │ │ ldmdavs r8!, {r3, r8, r9}^ │ │ │ │ - b 0x18074c │ │ │ │ + b 0x18068c │ │ │ │ eormi r0, r3, lr, lsl #6 │ │ │ │ stmiavs sl!, {r0, r1, r4, r6, lr}^ │ │ │ │ - b 0xfe1088b8 │ │ │ │ - b 0x171218 │ │ │ │ + b 0xfe1087f8 │ │ │ │ + b 0x171158 │ │ │ │ andmi r0, r3, ip, lsl #6 │ │ │ │ rscvs r4, fp, r3, asr r0 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f247f0 │ │ │ │ @ instruction: 0xf644b8b5 │ │ │ │ - vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[6] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vmla.i d20, d0, d0[5] │ │ │ │ - blmi 0x1306ec │ │ │ │ + vshr.s64 d19, d20, #64 │ │ │ │ + blmi 0x13062c │ │ │ │ eorseq pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x13ecd42 │ │ │ │ - ldrshteq r9, [r3], -r0 │ │ │ │ + blx 0x13ecc82 │ │ │ │ + eorseq r9, r3, r0, asr #18 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - blcs 0x2c1e70 │ │ │ │ + blcs 0x2c1db0 │ │ │ │ @ instruction: 0x461cd071 │ │ │ │ ldmdale r3!, {r0, r1, r2, r8, r9, fp, sp}^ │ │ │ │ ldrmi r4, [r0], lr, lsl #12 │ │ │ │ @ instruction: 0xf8daf7f2 │ │ │ │ teqpeq r8, #4, 2 @ p-variant is OBSOLETE │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ eoreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ stceq 1, cr15, [r0], #-656 @ 0xfffffd70 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ - cdpvc 6, 9, cr15, cr0, cr9, {2} │ │ │ │ + cdpvs 6, 14, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ vpmax.u8 d15, d3, d17 │ │ │ │ @ instruction: 0xf1044313 │ │ │ │ vmov.i32 d16, #34816 @ 0x00008800 │ │ │ │ - blx 0x8f86d0 │ │ │ │ + blx 0x8f8610 │ │ │ │ @ instruction: 0xf04ff202 │ │ │ │ tstmi r3, #1073741824 @ 0x40000000 │ │ │ │ eorsge pc, r9, lr, asr r8 @ │ │ │ │ @ instruction: 0xf00340a3 │ │ │ │ ldmib r8, {r0, r1, r2, r3, r4, r5, r6, r7, r9}^ │ │ │ │ - blx 0x2052ac │ │ │ │ + blx 0x2051ec │ │ │ │ adcmi pc, r3, ip, lsl #24 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stceq 1, cr15, [r0], #-784 @ 0xfffffcf0 │ │ │ │ - blx 0x1eeed2 │ │ │ │ + blx 0x1eee12 │ │ │ │ stc2 10, cr15, [ip], {37} @ 0x25 @ │ │ │ │ strbeq lr, [r9, #2830] @ 0xb0e │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stc2 11, cr15, [r2], {1} @ │ │ │ │ smlatbcs r1, r2, fp, pc @ │ │ │ │ andeq lr, r9, #569344 @ 0x8b000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ - b 0x14a894 │ │ │ │ + b 0x14a7d4 │ │ │ │ strbtmi r0, [r1], #-522 @ 0xfffffdf6 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ ldmdavs r2!, {r1, r4, r5, sp, lr}^ │ │ │ │ stmdbeq r0!, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ subsmi r4, r3, fp, lsr #32 │ │ │ │ @ instruction: 0xf1c46073 │ │ │ │ ldmib r8, {r5, r9}^ │ │ │ │ - blx 0x20530c │ │ │ │ + blx 0x20524c │ │ │ │ adcmi pc, r3, r9, lsl #18 │ │ │ │ vpmax.s8 d15, d2, d21 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - blx 0x201360 │ │ │ │ - bl 0x46cf28 │ │ │ │ + blx 0x2012a0 │ │ │ │ + bl 0x46ce68 │ │ │ │ @ instruction: 0xf85e04c0 │ │ │ │ stmdavs r0!, {r4, r5, ip, lr}^ │ │ │ │ strhtmi r6, [r2], #-132 @ 0xffffff7c │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ rsbmi r4, r2, sl, lsr #32 │ │ │ │ ldmvs r2!, {r1, r4, r5, r7, sp, lr}^ │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ subsmi r4, r3, r3 │ │ │ │ @ instruction: 0x463860f3 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ stmdalt r4!, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - tstpmi r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 104), r4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - submi pc, r4, r4, asr #12 │ │ │ │ + addscc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c10239 │ │ │ │ svclt 0x0000fabb │ │ │ │ - eorseq r9, r3, r4, lsl #20 │ │ │ │ + eorseq r9, r3, r4, asr r9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blcs 0x4c1f94 │ │ │ │ + blcs 0x4c1ed4 │ │ │ │ addhi pc, sl, r0 │ │ │ │ - blcs 0x481ff0 │ │ │ │ + blcs 0x481f30 │ │ │ │ addhi pc, fp, r0, lsl #4 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf846f7f2 │ │ │ │ ldceq 1, cr15, [r0], #-16 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ - blx 0x1878b9c │ │ │ │ - blx 0x16e9a0 │ │ │ │ + blx 0x1878adc │ │ │ │ + blx 0x16e8e0 │ │ │ │ vsubw.u8 , q0, d3 │ │ │ │ - blx 0x9387e4 │ │ │ │ - b 0x13ef7dc │ │ │ │ + blx 0x938724 │ │ │ │ + b 0x13ef71c │ │ │ │ @ instruction: 0xf1040c03 │ │ │ │ - blx 0x9313f4 │ │ │ │ - b 0x13ed3c4 │ │ │ │ + blx 0x931334 │ │ │ │ + b 0x13ed304 │ │ │ │ ldmib r6, {r0, r1, sl, fp}^ │ │ │ │ - blx 0x3b93c0 │ │ │ │ - blx 0x8af7d4 │ │ │ │ - b 0x14b01f8 │ │ │ │ - bl 0x7c37fc │ │ │ │ - blx 0x173808 │ │ │ │ + blx 0x3b9300 │ │ │ │ + blx 0x8af714 │ │ │ │ + b 0x14b0138 │ │ │ │ + bl 0x7c373c │ │ │ │ + blx 0x173748 │ │ │ │ @ instruction: 0xf141f304 │ │ │ │ streq r0, [r9], #-256 @ 0xffffff00 │ │ │ │ tstmi ip, r1, asr #20 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x10f1810 │ │ │ │ - b 0x1480c60 │ │ │ │ - bl 0x7c3824 │ │ │ │ + b 0x10f1750 │ │ │ │ + b 0x1480ba0 │ │ │ │ + bl 0x7c3764 │ │ │ │ @ instruction: 0xf1a40c0e │ │ │ │ @ instruction: 0xf1410e20 │ │ │ │ - blx 0x130c00 │ │ │ │ - b 0x11b003c │ │ │ │ + blx 0x130b40 │ │ │ │ + b 0x11aff7c │ │ │ │ @ instruction: 0xf1c4030e │ │ │ │ - blx 0x93408c │ │ │ │ - b 0x11b0048 │ │ │ │ + blx 0x933fcc │ │ │ │ + b 0x11aff88 │ │ │ │ @ instruction: 0xf649030e │ │ │ │ - @ instruction: 0xf2c07e90 │ │ │ │ + vqrdmlah.s d22, d16, d0[4] │ │ │ │ adcmi r0, r2, r3, lsr lr │ │ │ │ stmibeq r8, {r1, r2, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ eorsge pc, r8, lr, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r9 │ │ │ │ ldrdls pc, [r0], -r5 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @@ -164174,111 +164126,111 @@ │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ movweq lr, #35331 @ 0x8a03 │ │ │ │ stmdaeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ rsbvs r4, fp, r3, asr r0 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ eorsvs pc, r0, lr, asr r8 @ │ │ │ │ @ instruction: 0xf909fa02 │ │ │ │ - blx 0x940af0 │ │ │ │ - b 0x11ae888 │ │ │ │ + blx 0x940a30 │ │ │ │ + b 0x11ae7c8 │ │ │ │ adcmi r0, r2, r9, lsl #6 │ │ │ │ strbeq lr, [r0], #2830 @ 0xb0e │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stmiavs ip!, {r5, r6, fp, sp, lr} │ │ │ │ - b 0x140a04 │ │ │ │ + b 0x140944 │ │ │ │ eorsmi r0, r2, ip, lsl #4 │ │ │ │ adcvs r4, sl, r2, rrx │ │ │ │ subsmi r6, r3, sl, ror #17 │ │ │ │ andmi r4, r3, fp │ │ │ │ rscvs r4, fp, r3, asr r0 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f147f0 │ │ │ │ @ instruction: 0xf644bf79 │ │ │ │ - vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[6] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ - blmi 0x130964 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ + blmi 0x1308a4 │ │ │ │ eorseq pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x4ecfb8 │ │ │ │ - eorseq r9, r3, r8, lsl sl │ │ │ │ + blx 0x4ecef8 │ │ │ │ + eorseq r9, r3, r8, ror #18 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blcs 0x8c20e8 │ │ │ │ + blcs 0x8c2028 │ │ │ │ ldrmi sp, [ip], -r1, rrx │ │ │ │ stmdale r3!, {r0, r1, r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ ldrmi r4, [r0], lr, lsl #12 │ │ │ │ @ instruction: 0xff9ef7f1 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ msreq CPSR_, r4, lsl #2 │ │ │ │ @ instruction: 0xf1a44262 │ │ │ │ - blx 0x1871d6c │ │ │ │ - blx 0x1b02f0 │ │ │ │ + blx 0x1871cac │ │ │ │ + blx 0x1b0230 │ │ │ │ @ instruction: 0xf649f202 │ │ │ │ - @ instruction: 0xf2c07c90 │ │ │ │ - blx 0x9739c8 │ │ │ │ + vqdmulh.s d22, d16, d0[4] │ │ │ │ + blx 0x973908 │ │ │ │ tstpmi r1, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ tstmi r9, #227 @ 0xe3 │ │ │ │ ldrdls pc, [r4], -r6 │ │ │ │ movwcs lr, #2520 @ 0x9d8 │ │ │ │ vaddl.u8 q10, d16, d17 │ │ │ │ - blx 0x138950 │ │ │ │ + blx 0x138890 │ │ │ │ adcmi pc, r3, r5, lsl #10 │ │ │ │ @ instruction: 0xf1c4432b │ │ │ │ - blx 0x931da0 │ │ │ │ + blx 0x931ce0 │ │ │ │ msrmi CPSR_fxc, #20971520 @ 0x1400000 │ │ │ │ strbeq lr, [lr, #2828] @ 0xb0c │ │ │ │ @ instruction: 0xf85c40a2 │ │ │ │ - b 0xfe1a8a28 │ │ │ │ + b 0xfe1a8968 │ │ │ │ @ instruction: 0xf8d50309 │ │ │ │ andmi sl, fp, r4 │ │ │ │ - b 0x18aa10 │ │ │ │ + b 0x18a950 │ │ │ │ rsbmi r0, sl, sl, lsl #6 │ │ │ │ movweq lr, #39555 @ 0x9a83 │ │ │ │ rsbsvs r4, r3, sl │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr4, {5} │ │ │ │ eorsvs r4, r2, sl, rrx │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ movwpl lr, #10712 @ 0x29d8 │ │ │ │ vseleq.f32 s30, s28, s10 │ │ │ │ - blx 0xa00bf0 │ │ │ │ - b 0x11ad170 │ │ │ │ + blx 0xa00b30 │ │ │ │ + b 0x11ad0b0 │ │ │ │ tstmi r3, #939524096 @ 0x38000000 │ │ │ │ vpmax.s8 d15, d4, d5 │ │ │ │ eorspl pc, r0, ip, asr r8 @ │ │ │ │ strbeq lr, [r0], #2828 @ 0xb0c │ │ │ │ strhmi r6, [r2], #-128 @ 0xffffff80 │ │ │ │ andmi r6, sl, r4, ror #16 │ │ │ │ submi r4, r2, sl, lsr #32 │ │ │ │ ldmvs r2!, {r1, r4, r5, r7, sp, lr}^ │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ subsmi r4, r3, r3, lsr #32 │ │ │ │ @ instruction: 0x463860f3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mrclt 7, 7, APSR_nzcv, cr8, cr1, {7} │ │ │ │ - tstpmi r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 104), r4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbmi pc, r4, r4, asr #12 │ │ │ │ + adcscc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c1023b │ │ │ │ svclt 0x0000f98f │ │ │ │ - eorseq r9, r3, ip, lsr #20 │ │ │ │ + eorseq r9, r3, ip, ror r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07bc4 │ │ │ │ + bl 0xfec07b04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ cdpcs 15, 1, cr15, cr0, cr1, {1} │ │ │ │ mcrne 15, 5, fp, cr11, cr15, {4} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - addsvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + rscvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ sbclt sp, r5, #1769472 @ 0x1b0000 │ │ │ │ andsne pc, ip, r7, lsl r9 @ │ │ │ │ svc 0x0002f833 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ @@ -164287,31 +164239,31 @@ │ │ │ │ tsteq r5, r1, lsl #20 │ │ │ │ vmlaeq.f32 s28, s10, s29 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ mvnle r8, r9, lsl r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f140f8 │ │ │ │ @ instruction: 0xf644beb5 │ │ │ │ - vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[6] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ - blmi 0x130aec │ │ │ │ + vmla.i d19, d16, d0[1] │ │ │ │ + blmi 0x130a2c │ │ │ │ subseq pc, sl, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf94cf1c1 │ │ │ │ - eorseq r9, r3, r0, asr #20 │ │ │ │ + mlaseq r3, r0, r9, r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07c48 │ │ │ │ + bl 0xfec07b88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ mrccs 14, 0, APSR_nzcv, cr0, cr15, {6} │ │ │ │ mcrne 15, 5, fp, cr11, cr15, {4} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - addsvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + rscvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ sbclt sp, r5, #1769472 @ 0x1b0000 │ │ │ │ andsne pc, ip, r7, lsl r8 @ │ │ │ │ svc 0x0002f833 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ @@ -164320,164 +164272,164 @@ │ │ │ │ tsteq r5, r1, lsl #20 │ │ │ │ vmlaeq.f32 s28, s10, s29 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ mvnle r8, r9, lsl r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f140f8 │ │ │ │ @ instruction: 0xf644be73 │ │ │ │ - vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[6] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ - blmi 0x130b70 │ │ │ │ + vmla.i d19, d16, d0[1] │ │ │ │ + blmi 0x130ab0 │ │ │ │ subseq pc, sl, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf90af1c1 │ │ │ │ - eorseq r9, r3, r4, asr sl │ │ │ │ + eorseq r9, r3, r4, lsr #19 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07ccc │ │ │ │ + bl 0xfec07c0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f14617 │ │ │ │ mrccs 14, 0, APSR_nzcv, cr0, cr13, {4} │ │ │ │ svcne 0x0021bf9f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - orrsvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + mvnvs pc, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf937d81c │ │ │ │ - blx 0x1880ba8 │ │ │ │ + blx 0x1880ae8 │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf10c2f04 │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ @ instruction: 0xf8530f04 │ │ │ │ - blx 0x1e8c08 │ │ │ │ - b 0xfe1edb2c │ │ │ │ - b 0x1b1b20 │ │ │ │ - b 0xfe1b1b54 │ │ │ │ + blx 0x1e8b48 │ │ │ │ + b 0xfe1eda6c │ │ │ │ + b 0x1b1a60 │ │ │ │ + b 0xfe1b1a94 │ │ │ │ andvs r0, ip, r2, lsl #8 │ │ │ │ strtmi sp, [r8], -r7, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ mrclt 7, 1, APSR_nzcv, cr0, cr1, {7} │ │ │ │ - tstpmi r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 104), r4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsmi pc, r4, r4, asr #12 │ │ │ │ + sbccc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c1025a │ │ │ │ svclt 0x0000f8c7 │ │ │ │ - eorseq r9, r3, r8, ror #20 │ │ │ │ + ldrhteq r9, [r3], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07d54 │ │ │ │ + bl 0xfec07c94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f14617 │ │ │ │ mrccs 14, 0, APSR_nzcv, cr0, cr9, {2} │ │ │ │ svcne 0x0021bf9f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - orrsvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + mvnvs pc, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf837d81c │ │ │ │ - blx 0x1880c30 │ │ │ │ + blx 0x1880b70 │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf10c2f04 │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ @ instruction: 0xf8530f04 │ │ │ │ - blx 0x1e8c90 │ │ │ │ - b 0xfe1edbb4 │ │ │ │ - b 0x1b1ba8 │ │ │ │ - b 0xfe1b1bdc │ │ │ │ + blx 0x1e8bd0 │ │ │ │ + b 0xfe1edaf4 │ │ │ │ + b 0x1b1ae8 │ │ │ │ + b 0xfe1b1b1c │ │ │ │ andvs r0, ip, r2, lsl #8 │ │ │ │ strtmi sp, [r8], -r7, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stcllt 7, cr15, [ip, #964]! @ 0x3c4 │ │ │ │ - tstpmi r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 104), r4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsmi pc, r4, r4, asr #12 │ │ │ │ + sbccc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c1025a │ │ │ │ svclt 0x0000f883 │ │ │ │ - eorseq r9, r3, ip, ror sl │ │ │ │ + eorseq r9, r3, ip, asr #19 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ mrc2 7, 0, pc, cr4, cr1, {7} │ │ │ │ svclt 0x009f2e10 │ │ │ │ stceq 1, cr15, [r2], {168} @ 0xa8 │ │ │ │ movweq pc, #57608 @ 0xe108 @ │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ sbclt sp, r2, #1638400 @ 0x190000 │ │ │ │ mulne r1, r5, r9 │ │ │ │ svc 0x0002f83c │ │ │ │ vabal.u8 , d0, d2 │ │ │ │ @ instruction: 0xf857008f │ │ │ │ adcsmi r2, r1, r2, lsr r0 │ │ │ │ - b 0x1021ac │ │ │ │ - b 0xc3102c │ │ │ │ - b 0x10f4430 │ │ │ │ + b 0x1020ec │ │ │ │ + b 0xc30f6c │ │ │ │ + b 0x10f4370 │ │ │ │ @ instruction: 0xf8ac010e │ │ │ │ mvnle r1, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ @ instruction: 0xf644bda9 │ │ │ │ - vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[6] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ - blmi 0x130d04 │ │ │ │ + vmla.i d19, d16, d0[1] │ │ │ │ + blmi 0x130c44 │ │ │ │ subseq pc, fp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf840f1c1 │ │ │ │ - mlaseq r3, r0, sl, r9 │ │ │ │ + eorseq r9, r3, r0, ror #19 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ ldc2l 7, cr15, [r2, #964] @ 0x3c4 │ │ │ │ svclt 0x009f2e10 │ │ │ │ stceq 1, cr15, [r2], {168} @ 0xa8 │ │ │ │ movweq pc, #57608 @ 0xe108 @ │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ sbclt sp, r2, #24, 16 @ 0x180000 │ │ │ │ @ instruction: 0xf83c7869 │ │ │ │ strcc lr, [r2, #-3842] @ 0xfffff0fe │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscs pc, r2, r7, asr r8 @ │ │ │ │ strbmi r4, [r3, #-177]! @ 0xffffff4f │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ vmlaeq.f32 s28, s4, s29 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ andne pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [r8, #-964]! @ 0xfffffc3c │ │ │ │ - tstpmi r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 104), r4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsmi pc, r4, r4, asr #12 │ │ │ │ + sbccc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c0025b │ │ │ │ svclt 0x0000ffff │ │ │ │ - eorseq r9, r3, r4, lsr #21 │ │ │ │ + ldrshteq r9, [r3], -r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07ee4 │ │ │ │ + bl 0xfec07e24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f14617 │ │ │ │ mrccs 13, 0, APSR_nzcv, cr0, cr1, {4} │ │ │ │ @ instruction: 0xf649d822 │ │ │ │ - vrsra.s64 d23, d0, #64 │ │ │ │ + vqdmlal.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x463a0333 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ tstpeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4002f9b2 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcvc 0x0004f85c │ │ │ │ vsubl.u8 , d0, d4 │ │ │ │ @@ -164486,56 +164438,56 @@ │ │ │ │ strbmi r4, [r1, #-124]! @ 0xffffff84 │ │ │ │ streq lr, [lr], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ andmi pc, r0, ip, asr #17 │ │ │ │ strtmi sp, [r8], -sl, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stclt 7, cr15, [r6, #-964]! @ 0xfffffc3c │ │ │ │ - tstpmi r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 104), r4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsmi pc, r4, r4, asr #12 │ │ │ │ + sbccc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c0025b │ │ │ │ svclt 0x0000ffbd │ │ │ │ - ldrhteq r9, [r3], -r8 │ │ │ │ + eorseq r9, r3, r8, lsl #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07f68 │ │ │ │ + bl 0xfec07ea8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f14617 │ │ │ │ cdpcs 13, 1, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf649d821 │ │ │ │ - vrsra.s64 d23, d0, #64 │ │ │ │ + vqdmlal.s q11, d16, d0[4] │ │ │ │ @ instruction: 0x463a0333 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ tstpeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blx 0x1892ee4 │ │ │ │ + blx 0x1892e24 │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ andcc r7, r4, #4, 30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eors pc, lr, r3, asr r8 @ │ │ │ │ ldrhtmi r4, [ip], #-4 │ │ │ │ - b 0x1c2330 │ │ │ │ - b 0xfe1b1de8 │ │ │ │ + b 0x1c2270 │ │ │ │ + b 0xfe1b1d28 │ │ │ │ @ instruction: 0xf8cc0407 │ │ │ │ mvnle r4, r0 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f140f8 │ │ │ │ @ instruction: 0xf644bce5 │ │ │ │ - vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[6] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ - blmi 0x130e8c │ │ │ │ + vmla.i d19, d16, d0[1] │ │ │ │ + blmi 0x130dcc │ │ │ │ subseq pc, fp, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xff7cf1c0 │ │ │ │ - eorseq r9, r3, ip, asr #21 │ │ │ │ + eorseq r9, r3, ip, lsl sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07fe8 │ │ │ │ + bl 0xfec07f28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f1461e │ │ │ │ cdpne 13, 10, cr15, cr2, cr15, {0} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbeq r3, [r3, r2, lsl #4] │ │ │ │ @@ -164551,35 +164503,35 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46984614 │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ stc2l 7, cr15, [sl], #964 @ 0x3c4 │ │ │ │ - orrsvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + mvnvs pc, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f1f22 │ │ │ │ - blx 0x1874654 │ │ │ │ + blx 0x1874594 │ │ │ │ @ instruction: 0xf852fc80 │ │ │ │ @ instruction: 0xf8374f04 │ │ │ │ vaddl.u8 , d0, d30 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ - blx 0x9b4f58 │ │ │ │ - b 0x3efe8c │ │ │ │ - b 0x9f3e74 │ │ │ │ - b 0x13b1e78 │ │ │ │ + blx 0x9b4e98 │ │ │ │ + b 0x3efdcc │ │ │ │ + b 0x9f3db4 │ │ │ │ + b 0x13b1db8 │ │ │ │ @ instruction: 0xf8270c04 │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ svclt 0x0000bc7f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec08098 │ │ │ │ + bl 0xfec07fd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r8, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f1461f │ │ │ │ @ instruction: 0x4621fcb7 │ │ │ │ cdpeq 3, 4, cr15, cr15, cr0, {6} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @@ -164600,33 +164552,33 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605461e │ │ │ │ stc2 7, cr15, [ip], {241} @ 0xf1 │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ @ instruction: 0xf649008f │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ svcne 0x00230733 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcmi 0x0004f853 │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ stmdbeq r0, {r2, r8, ip, sp} │ │ │ │ @ instruction: 0xf857429a │ │ │ │ - blx 0x9d101c │ │ │ │ - b 0x3eff48 │ │ │ │ - b 0xc33f54 │ │ │ │ - b 0x13b1f58 │ │ │ │ + blx 0x9d0f5c │ │ │ │ + b 0x3efe88 │ │ │ │ + b 0xc33e94 │ │ │ │ + b 0x13b1e98 │ │ │ │ @ instruction: 0xf8210c04 │ │ │ │ mvnle ip, r2, lsl #24 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ svclt 0x0000bc21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec08154 │ │ │ │ + bl 0xfec08094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r8, ror #31 │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ mrcne 12, 5, APSR_nzcv, cr11, cr9, {2} │ │ │ │ cdpne 2, 6, cr2, cr9, cr0, {0} │ │ │ │ svc 0x0002f833 │ │ │ │ @@ -164635,54 +164587,54 @@ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ vseleq.f32 s30, s10, s29 │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ svclt 0x004807c7 │ │ │ │ andsgt pc, r2, r6, lsl #16 │ │ │ │ vsubl.u8 , d0, d1 │ │ │ │ - bcs 0x2b11d4 │ │ │ │ + bcs 0x2b1114 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xffdeef68 │ │ │ │ + bllt 0xffdeeea8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000e7ee │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x4617461d │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ stc2 7, cr15, [r8], #-964 @ 0xfffffc3c │ │ │ │ - orrsvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + mvnvs pc, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f1f3a │ │ │ │ cdpne 14, 6, cr0, cr9, cr0, {0} │ │ │ │ svcvc 0x0004f852 │ │ │ │ stmdale r2!, {r0, r1, r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ stc2 10, cr15, [r1], {39} @ 0x27 @ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - bl 0x7c13a8 │ │ │ │ - blx 0x87400c │ │ │ │ - blx 0x18b0224 │ │ │ │ + bl 0x7c12e8 │ │ │ │ + blx 0x873f4c │ │ │ │ + blx 0x18b0164 │ │ │ │ @ instruction: 0xf836f880 │ │ │ │ vaddl.u8 , d0, d30 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ - b 0xa910e4 │ │ │ │ - b 0x3b2c28 │ │ │ │ - b 0x127402c │ │ │ │ + b 0xa91024 │ │ │ │ + b 0x3b2b68 │ │ │ │ + b 0x1273f6c │ │ │ │ @ instruction: 0xf8260c0c │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ bicsle r0, sp, r4, lsl #30 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ @ instruction: 0xf04fbbb3 │ │ │ │ strb r0, [r2, r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec08234 │ │ │ │ + bl 0xfec08174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r8, ror #31 │ │ │ │ ldrmi r4, [sp], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ @ instruction: 0xf106fbe9 │ │ │ │ vsubl.u8 q8, d0, d14 │ │ │ │ ldrtmi r0, [fp], -pc, asr #2 │ │ │ │ @@ -164696,120 +164648,120 @@ │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10307cf │ │ │ │ svclt 0x00480302 │ │ │ │ stcgt 8, cr15, [r1], {3} │ │ │ │ addmi r0, r2, #8978432 @ 0x890000 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xfe0ef050 │ │ │ │ + bllt 0xfe0eef90 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000e7ee │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r4], -pc, lsl #12 │ │ │ │ - blx 0xfedef076 │ │ │ │ + blx 0xfedeefb6 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ andeq pc, ip, #-2147483647 @ 0x80000001 │ │ │ │ - orrsvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + mvnvs pc, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ cdpne 0, 6, cr0, cr14, cr15, {4} │ │ │ │ svcvc 0x0004f85e │ │ │ │ ldmdale lr, {r0, r1, r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ stc2 10, cr15, [r6], {39} @ 0x27 @ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - bl 0x7c1498 │ │ │ │ - blx 0x8740fc │ │ │ │ - blx 0x18b0314 │ │ │ │ + bl 0x7c13d8 │ │ │ │ + blx 0x87403c │ │ │ │ + blx 0x18b0254 │ │ │ │ stmdahi pc, {r7, fp, ip, sp, lr, pc}^ @ │ │ │ │ stmdbeq r0, {r2, r8, ip, sp} │ │ │ │ @ instruction: 0xf8534572 │ │ │ │ - b 0xa911d4 │ │ │ │ - b 0x3b2d18 │ │ │ │ - b 0x127411c │ │ │ │ + b 0xa91114 │ │ │ │ + b 0x3b2c58 │ │ │ │ + b 0x127405c │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ mvnle ip, r2, lsl #24 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ @ instruction: 0xf04fbb3f │ │ │ │ strb r0, [r6, r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46074614 │ │ │ │ - blx 0x1def0f6 │ │ │ │ + blx 0x1def036 │ │ │ │ cdpne 3, 10, cr2, cr1, cr0, {0} │ │ │ │ stmdbeq r0!, {r0, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9314698 │ │ │ │ @ instruction: 0xf1b52f02 │ │ │ │ - b 0x14749c4 │ │ │ │ - blx 0x9504d0 │ │ │ │ - blx 0x3ed960 │ │ │ │ - b 0x116e174 │ │ │ │ - blx 0x13b1964 │ │ │ │ + b 0x1474904 │ │ │ │ + blx 0x950410 │ │ │ │ + blx 0x3ed8a0 │ │ │ │ + b 0x116e0b4 │ │ │ │ + blx 0x13b18a4 │ │ │ │ svclt 0x0058fe0e │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r5], {76} @ 0x4c @ │ │ │ │ @ instruction: 0xf17c2a80 │ │ │ │ @ instruction: 0xf0000400 │ │ │ │ svclt 0x00a40401 │ │ │ │ - beq 0x20ad2ac │ │ │ │ - ble 0x342c0c │ │ │ │ - blx 0xfe16faf4 │ │ │ │ + beq 0x20ad1ec │ │ │ │ + ble 0x342b4c │ │ │ │ + blx 0xfe16fa34 │ │ │ │ @ instruction: 0xf15c3280 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ - beq 0xfe0ed2c4 │ │ │ │ + beq 0xfe0ed204 │ │ │ │ smlatblt ip, r6, r6, r4 │ │ │ │ andsge pc, r3, r6, lsl #16 │ │ │ │ - b 0x12bdd98 │ │ │ │ + b 0x12bdcd8 │ │ │ │ vmlal.u8 q8, d0, d14 │ │ │ │ - blcs 0x2b13d8 │ │ │ │ + blcs 0x2b1318 │ │ │ │ @ instruction: 0xf1b8d1cd │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xffbef178 │ │ │ │ + blt 0xffbef0b8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4690 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ streq pc, [r2, #-424] @ 0xfffffe58 │ │ │ │ - blx 0x96f19a │ │ │ │ + blx 0x96f0da │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ movteq pc, #62400 @ 0xf3c0 @ │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9352000 │ │ │ │ @ instruction: 0xf1b42f02 │ │ │ │ - b 0x1474a6c │ │ │ │ - blx 0x950578 │ │ │ │ - blx 0x3eda04 │ │ │ │ - b 0x116d61c │ │ │ │ - blx 0x13b1a00 │ │ │ │ + b 0x14749ac │ │ │ │ + blx 0x9504b8 │ │ │ │ + blx 0x3ed944 │ │ │ │ + b 0x116d55c │ │ │ │ + blx 0x13b1940 │ │ │ │ svclt 0x0058fe0e │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r4], {76} @ 0x4c @ │ │ │ │ @ instruction: 0xf17c2a80 │ │ │ │ @ instruction: 0xf0030100 │ │ │ │ svclt 0x00a40101 │ │ │ │ - beq 0x20ad354 │ │ │ │ - ble 0x342c54 │ │ │ │ - blx 0xfe16fb9c │ │ │ │ + beq 0x20ad294 │ │ │ │ + ble 0x342b94 │ │ │ │ + blx 0xfe16fadc │ │ │ │ @ instruction: 0xf15c3280 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ - beq 0xfe0ed36c │ │ │ │ + beq 0xfe0ed2ac │ │ │ │ smlabblt r9, lr, r6, r4 │ │ │ │ andge pc, r1, r6, lsl #17 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ @ instruction: 0x3602089b │ │ │ │ bicle r4, lr, r5, asr #10 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ @@ -164818,45 +164770,45 @@ │ │ │ │ svclt 0x0000ba9b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ - blx 0xff56f238 │ │ │ │ + blx 0xff56f178 │ │ │ │ strcs r1, [r0], #-3874 @ 0xfffff0de │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c54621 │ │ │ │ @ instruction: 0xf8520920 │ │ │ │ - b 0x1480e9c │ │ │ │ - blx 0x990e1c │ │ │ │ - blx 0x4702a8 │ │ │ │ - b 0x13efabc │ │ │ │ + b 0x1480ddc │ │ │ │ + blx 0x990d5c │ │ │ │ + blx 0x4701e8 │ │ │ │ + b 0x13ef9fc │ │ │ │ @ instruction: 0xf1b50c0a │ │ │ │ - blx 0x1433b20 │ │ │ │ + blx 0x1433a60 │ │ │ │ svclt 0x005cf305 │ │ │ │ - blx 0x36fbe0 │ │ │ │ + blx 0x36fb20 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ svcmi 0x0000f5bc │ │ │ │ mcreq 1, 0, pc, cr0, cr3, {3} @ │ │ │ │ @ instruction: 0xf51cda29 │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @ instruction: 0xf1730a00 │ │ │ │ svclt 0x00ae33ff │ │ │ │ mcr2 10, 4, pc, cr12, cr15, {0} @ │ │ │ │ - beq 0x12d2cc │ │ │ │ + beq 0x12d20c │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf836b2c3 │ │ │ │ - b 0x1121368 │ │ │ │ + b 0x11212a8 │ │ │ │ vaddw.u8 q8, q0, d10 │ │ │ │ @ instruction: 0xf858100f │ │ │ │ - b 0xbbd3b0 │ │ │ │ - b 0x4342f4 │ │ │ │ - b 0x13b4af8 │ │ │ │ + b 0xbbd2f0 │ │ │ │ + b 0x434234 │ │ │ │ + b 0x13b4a38 │ │ │ │ @ instruction: 0xf8260c0e │ │ │ │ strcc ip, [r1], #-36 @ 0xffffffdc │ │ │ │ bicle r2, r6, r4, lsl #24 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f147f0 │ │ │ │ @@ -164870,34 +164822,34 @@ │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ @ instruction: 0xf7f12700 │ │ │ │ @ instruction: 0xf1c4fa73 │ │ │ │ ldrtmi r0, [r1], -r0, lsr #18 │ │ │ │ orreq pc, pc, #192, 6 │ │ │ │ @ instruction: 0xf6491f2e │ │ │ │ - vshr.s64 d23, d0, #64 │ │ │ │ + vmla.i d22, d16, d0[4] │ │ │ │ @ instruction: 0xf1050033 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ - b 0x1488f60 │ │ │ │ - blx 0xa10ee8 │ │ │ │ - blx 0x470368 │ │ │ │ - b 0x13efb80 │ │ │ │ + b 0x1488ea0 │ │ │ │ + blx 0xa10e28 │ │ │ │ + blx 0x4702a8 │ │ │ │ + b 0x13efac0 │ │ │ │ @ instruction: 0xf1b40c0a │ │ │ │ - blx 0x1433be4 │ │ │ │ + blx 0x1433b24 │ │ │ │ svclt 0x005cf504 │ │ │ │ - blx 0x36fca4 │ │ │ │ + blx 0x36fbe4 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ svcmi 0x0000f5bc │ │ │ │ mcreq 1, 0, pc, cr0, cr5, {3} @ │ │ │ │ @ instruction: 0xf51cda28 │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @ instruction: 0xf1750a00 │ │ │ │ svclt 0x00ae35ff │ │ │ │ mcr2 10, 4, pc, cr12, cr15, {0} @ │ │ │ │ - beq 0x12d39c │ │ │ │ + beq 0x12d2dc │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8b1b2dd │ │ │ │ tstcc r4, r2 │ │ │ │ streq lr, [sl, -r7, asr #20] │ │ │ │ addsmi r0, r6, #442368 @ 0x6c000 │ │ │ │ eorspl pc, r5, r0, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea2c │ │ │ │ @@ -164905,19 +164857,19 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stcgt 8, cr15, [r2], {33} @ 0x21 │ │ │ │ tstlt r7, r7, asr #3 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmiblt r0!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - beq 0x12d3dc │ │ │ │ + beq 0x12d31c │ │ │ │ cdpvc 6, 15, cr15, cr15, cr7, {2} │ │ │ │ svclt 0x0000e7de │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec085e0 │ │ │ │ + bl 0xfec08520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46074614 │ │ │ │ @ instruction: 0xf7f1461d │ │ │ │ @ instruction: 0xf04ffa13 │ │ │ │ stccc 14, cr0, [r2], {-0} │ │ │ │ @ instruction: 0xf8344671 │ │ │ │ @@ -164935,15 +164887,15 @@ │ │ │ │ svceq 0x0008f1be │ │ │ │ tstlt r1, r5, ror #3 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmiblt r6!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec08648 │ │ │ │ + bl 0xfec08588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f1461e │ │ │ │ @ instruction: 0x4621f9df │ │ │ │ cdpeq 3, 4, cr15, cr15, cr0, {6} │ │ │ │ @ instruction: 0x20001ebc │ │ │ │ @@ -164968,34 +164920,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ @ instruction: 0xf9aaf7f1 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - orrsvc pc, r0, r9, asr #12 │ │ │ │ + mvnvs pc, r9, asr #12 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r1, [r3], -r2, lsr #30 │ │ │ │ svcmi 0x0004f852 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stc2 10, cr15, [r6], {36} @ 0x24 @ │ │ │ │ eorshi pc, r8, r1, asr r8 @ │ │ │ │ svccc 0x0080f5bc │ │ │ │ - blx 0x8a11d0 │ │ │ │ + blx 0x8a1110 │ │ │ │ @ instruction: 0xf835f48c │ │ │ │ svclt 0x0028c02e │ │ │ │ - ldrbtvc pc, [pc], #1615 @ 0xb14fc @ │ │ │ │ + ldrbtvc pc, [pc], #1615 @ 0xb143c @ │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ @ instruction: 0x0c08ea2c │ │ │ │ @ instruction: 0xf000bf28 │ │ │ │ - b 0x13b3910 │ │ │ │ + b 0x13b3850 │ │ │ │ @ instruction: 0xf8250c04 │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ - b 0x1174d1c │ │ │ │ + b 0x1174c5c │ │ │ │ vsubw.u8 q8, q0, d9 │ │ │ │ @ instruction: 0xf1be100f │ │ │ │ bicsle r0, r7, r4, lsl #30 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f143f8 │ │ │ │ @@ -165005,29 +164957,29 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ @ instruction: 0xf962f7f1 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ svcne 0x00250e8f │ │ │ │ - addsvc pc, r0, r9, asr #12 │ │ │ │ + rscvs pc, r0, r9, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf8552300 │ │ │ │ - blx 0x1885180 │ │ │ │ + blx 0x18850c0 │ │ │ │ smlabbcc r4, lr, r8, pc @ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stc2 10, cr15, [r6], {36} @ 0x24 @ │ │ │ │ eorshi pc, r8, r0, asr r8 @ │ │ │ │ svccc 0x0080f5bc │ │ │ │ - blx 0x8a1268 │ │ │ │ + blx 0x8a11a8 │ │ │ │ @ instruction: 0xf831f48c │ │ │ │ svclt 0x0024cc02 │ │ │ │ stmdbeq r1, {r1, r2, r3, ip, sp, lr, pc} │ │ │ │ - ldrbtvc pc, [pc], #1615 @ 0xb1598 @ │ │ │ │ + ldrbtvc pc, [pc], #1615 @ 0xb14d8 @ │ │ │ │ @ instruction: 0x0c08ea2c │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ @ instruction: 0x0c04ea4c │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf8214295 │ │ │ │ bicsle ip, sl, r2, lsl #24 │ │ │ │ @@ -165043,35 +164995,35 @@ │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0x46074615 │ │ │ │ @ instruction: 0xf91af7f1 │ │ │ │ cdpne 3, 10, cr2, cr9, cr0, {0} │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9314698 │ │ │ │ @ instruction: 0xf1b42f02 │ │ │ │ - b 0x1474e78 │ │ │ │ - blx 0x950984 │ │ │ │ - blx 0x3ede10 │ │ │ │ - b 0x116ea28 │ │ │ │ - blx 0x13b1e1c │ │ │ │ + b 0x1474db8 │ │ │ │ + blx 0x9508c4 │ │ │ │ + blx 0x3edd50 │ │ │ │ + b 0x116e968 │ │ │ │ + blx 0x13b1d5c │ │ │ │ svclt 0x0058fe0e │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r4], {76} @ 0x4c @ │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ streq pc, [r0, #-380] @ 0xfffffe84 │ │ │ │ streq pc, [r1, #-0] │ │ │ │ rscscs fp, pc, #164, 30 @ 0x290 │ │ │ │ - ble 0x2430e0 │ │ │ │ + ble 0x243020 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbmi fp, [r4, #722]! @ 0x2d2 │ │ │ │ @ instruction: 0x4672bfbc │ │ │ │ smlatblt sp, lr, r6, r4 │ │ │ │ andscs pc, r3, r6, lsl #16 │ │ │ │ - b 0x12be244 │ │ │ │ + b 0x12be184 │ │ │ │ vmlal.u8 q8, d0, d14 │ │ │ │ - blcs 0x2b1884 │ │ │ │ + blcs 0x2b17c4 │ │ │ │ @ instruction: 0xf1b8d1d1 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt r6, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -165083,32 +165035,32 @@ │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8ccf7f1 │ │ │ │ smlatbeq r2, r8, r1, pc @ │ │ │ │ movteq pc, #62400 @ 0xf3c0 @ │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9312000 │ │ │ │ @ instruction: 0xf1b42f02 │ │ │ │ - b 0x1474f18 │ │ │ │ - blx 0x950a24 │ │ │ │ - blx 0x3edeb0 │ │ │ │ - b 0x116eec8 │ │ │ │ - blx 0x13b1ec0 │ │ │ │ + b 0x1474e58 │ │ │ │ + blx 0x950964 │ │ │ │ + blx 0x3eddf0 │ │ │ │ + b 0x116ee08 │ │ │ │ + blx 0x13b1e00 │ │ │ │ svclt 0x0058fe0e │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r4], {76} @ 0x4c @ │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ @ instruction: 0x0600f17c │ │ │ │ streq pc, [r1], -r3 │ │ │ │ rscscs fp, pc, #164, 30 @ 0x290 │ │ │ │ - ble 0x2431a0 │ │ │ │ + ble 0x2430e0 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbmi fp, [r4, #722]! @ 0x2d2 │ │ │ │ @ instruction: 0x4672bfbc │ │ │ │ @ instruction: 0xb10646b6 │ │ │ │ - b 0x10cd884 │ │ │ │ + b 0x10cd7c4 │ │ │ │ ldmeq fp, {r1, r2, r3} │ │ │ │ strbmi r3, [r1, #-1282] @ 0xfffffafe │ │ │ │ @ instruction: 0xb110d1d3 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt sl, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -165116,42 +165068,42 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ @ instruction: 0xf882f7f1 │ │ │ │ strcs r1, [r0], #-3874 @ 0xfffff0de │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c54621 │ │ │ │ @ instruction: 0xf8520920 │ │ │ │ - b 0x148133c │ │ │ │ - blx 0x9912bc │ │ │ │ - blx 0x470748 │ │ │ │ - b 0x13ee35c │ │ │ │ + b 0x148127c │ │ │ │ + blx 0x9911fc │ │ │ │ + blx 0x470688 │ │ │ │ + b 0x13ee29c │ │ │ │ @ instruction: 0xf1b50c03 │ │ │ │ - blx 0x14323c0 │ │ │ │ + blx 0x1432300 │ │ │ │ svclt 0x005cfa05 │ │ │ │ vpmax.u8 , , q7 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ svccc 0x0080f5bc │ │ │ │ movweq pc, #378 @ 0x17a @ │ │ │ │ @ instruction: 0xf1bada27 │ │ │ │ svclt 0x00a70f00 │ │ │ │ - beq 0xed89c │ │ │ │ + beq 0xed7dc │ │ │ │ mcr2 10, 4, pc, cr12, cr15, {0} @ │ │ │ │ - beq 0x12d768 │ │ │ │ + beq 0x12d6a8 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf836b2c3 │ │ │ │ - b 0x1121804 │ │ │ │ + b 0x1121744 │ │ │ │ vaddw.u8 q8, q0, d10 │ │ │ │ @ instruction: 0xf858100f │ │ │ │ - b 0xbbd84c │ │ │ │ - b 0x434790 │ │ │ │ - b 0x13b4f94 │ │ │ │ + b 0xbbd78c │ │ │ │ + b 0x4346d0 │ │ │ │ + b 0x13b4ed4 │ │ │ │ @ instruction: 0xf8260c0e │ │ │ │ strcc ip, [r1], #-36 @ 0xffffffdc │ │ │ │ bicle r2, r8, r4, lsl #24 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @@ -165165,33 +165117,33 @@ │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ @ instruction: 0xf7f12700 │ │ │ │ @ instruction: 0xf1c4f825 │ │ │ │ ldrtmi r0, [r1], -r0, lsr #18 │ │ │ │ orreq pc, pc, #192, 6 │ │ │ │ @ instruction: 0xf6491f2e │ │ │ │ - vshr.s64 d23, d0, #64 │ │ │ │ + vmla.i d22, d16, d0[4] │ │ │ │ @ instruction: 0xf1050033 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ - b 0x14893fc │ │ │ │ - blx 0xa11384 │ │ │ │ - blx 0x470804 │ │ │ │ - b 0x13eec1c │ │ │ │ + b 0x148933c │ │ │ │ + blx 0xa112c4 │ │ │ │ + blx 0x470744 │ │ │ │ + b 0x13eeb5c │ │ │ │ @ instruction: 0xf1b40c05 │ │ │ │ - blx 0x1432c80 │ │ │ │ + blx 0x1432bc0 │ │ │ │ svclt 0x005cfa04 │ │ │ │ @ instruction: 0xf505fa4e │ │ │ │ @ instruction: 0x0c05ea4c │ │ │ │ svccc 0x0080f5bc │ │ │ │ streq pc, [r0, #-378] @ 0xfffffe86 │ │ │ │ @ instruction: 0xf1bada26 │ │ │ │ svclt 0x00a70f00 │ │ │ │ - beq 0xed95c │ │ │ │ + beq 0xed89c │ │ │ │ mcr2 10, 4, pc, cr12, cr15, {0} @ │ │ │ │ - beq 0x12d834 │ │ │ │ + beq 0x12d774 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8b1b2dd │ │ │ │ tstcc r4, r2 │ │ │ │ streq lr, [sl, -r7, asr #20] │ │ │ │ addsmi r0, r6, #442368 @ 0x6c000 │ │ │ │ eorspl pc, r5, r0, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea2c │ │ │ │ @@ -165199,56 +165151,56 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stcgt 8, cr15, [r2], {33} @ 0x21 │ │ │ │ tstlt r7, r9, asr #3 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x0094f7f0 │ │ │ │ - beq 0x12d874 │ │ │ │ + beq 0x12d7b4 │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {2} │ │ │ │ svclt 0x0000e7de │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xffc6f7f0 │ │ │ │ cdpne 3, 11, cr2, cr9, cr0, {0} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf931461f │ │ │ │ - ldccs 15, cr8, [pc], #-8 @ 0xb1894 │ │ │ │ + ldccs 15, cr8, [pc], #-8 @ 0xb17d4 │ │ │ │ vstmiavc r8!, {s29-s107} │ │ │ │ @ instruction: 0xf1ced853 │ │ │ │ - blx 0xab3d28 │ │ │ │ + blx 0xab3c68 │ │ │ │ @ instruction: 0xf1bef20e │ │ │ │ - blx 0xab4130 │ │ │ │ - blx 0x3ef8c4 │ │ │ │ - b 0x116fcdc │ │ │ │ + blx 0xab4070 │ │ │ │ + blx 0x3ef804 │ │ │ │ + b 0x116fc1c │ │ │ │ @ instruction: 0xf1c40209 │ │ │ │ svclt 0x00580920 │ │ │ │ - blx 0x3701f4 │ │ │ │ + blx 0x370134 │ │ │ │ @ instruction: 0xf909fa0c │ │ │ │ - b 0x116162c │ │ │ │ - b 0x12b20f8 │ │ │ │ + b 0x116156c │ │ │ │ + b 0x12b2038 │ │ │ │ @ instruction: 0xf1b40809 │ │ │ │ @ instruction: 0xf0020920 │ │ │ │ svclt 0x005c0201 │ │ │ │ @ instruction: 0xf909fa4c │ │ │ │ stmdaeq r9, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stc2 10, cr15, [r4], {76} @ 0x4c @ │ │ │ │ andeq lr, r8, #18432 @ 0x4800 │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ @ instruction: 0xf17c2a80 │ │ │ │ svclt 0x00a20800 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ @ instruction: 0x46e0227f │ │ │ │ @ instruction: 0xf112da08 │ │ │ │ @ instruction: 0xf15c0f80 │ │ │ │ - ble 0x6b490c │ │ │ │ + ble 0x6b484c │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ strbtmi r2, [r0], r0, lsl #5 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf805d001 │ │ │ │ movwcc r2, #4115 @ 0x1013 │ │ │ │ streq lr, [r8, -r7, asr #20] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @@ -165269,48 +165221,48 @@ │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0xff56f7f0 │ │ │ │ @ instruction: 0xf3c01eb9 │ │ │ │ strcc r0, [lr, -pc, asr #28] │ │ │ │ cdpne 0, 6, cr2, cr3, cr0, {0} │ │ │ │ svchi 0x0002f931 │ │ │ │ - b 0x147ca7c │ │ │ │ + b 0x147c9bc │ │ │ │ ldmdale r2, {r3, r5, r6, r7, sl, fp, ip, sp, lr}^ │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ vpmax.s8 d15, d3, d24 │ │ │ │ - beq 0x8ee05c │ │ │ │ + beq 0x8edf9c │ │ │ │ @ instruction: 0xf804fa28 │ │ │ │ @ instruction: 0xf909fa0c │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x13e1704 │ │ │ │ - blx 0x3f01d0 │ │ │ │ + blx 0x13e1644 │ │ │ │ + blx 0x3f0110 │ │ │ │ svclt 0x0058f909 │ │ │ │ andeq lr, sl, #270336 @ 0x42000 │ │ │ │ stmdaeq r9, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdbeq r0!, {r2, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andeq pc, r1, #2 │ │ │ │ - blx 0x13e1730 │ │ │ │ - b 0x12efde8 │ │ │ │ - blx 0x13b39ec │ │ │ │ - bl 0x5709dc │ │ │ │ + blx 0x13e1670 │ │ │ │ + b 0x12efd28 │ │ │ │ + blx 0x13b392c │ │ │ │ + bl 0x57091c │ │ │ │ @ instruction: 0xf14c0208 │ │ │ │ - bcs 0xfe0b49d4 │ │ │ │ + bcs 0xfe0b4914 │ │ │ │ stmdaeq r0, {r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf00ebfa2 │ │ │ │ rsbscs r0, pc, #256 @ 0x100 │ │ │ │ - ble 0x2c3564 │ │ │ │ + ble 0x2c34a4 │ │ │ │ svceq 0x0080f112 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf00eda17 │ │ │ │ addcs r0, r0, #256 @ 0x100 │ │ │ │ @ instruction: 0xf1bc46e0 │ │ │ │ andle r0, r0, r0, lsl #30 │ │ │ │ - b 0x10cdbc8 │ │ │ │ - b 0x1471a24 │ │ │ │ + b 0x10cdb08 │ │ │ │ + b 0x1471964 │ │ │ │ @ instruction: 0x36020e9e │ │ │ │ @ instruction: 0xd1b542b9 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ sbcslt fp, r2, #2928 @ 0xb70 │ │ │ │ @@ -165322,99 +165274,99 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ mcr2 7, 7, pc, cr6, cr0, {7} @ │ │ │ │ svcne 0x002a2300 │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mcrne 6, 3, r4, cr5, cr9, {0} │ │ │ │ svcls 0x0004f852 │ │ │ │ - b 0x147cb60 │ │ │ │ + b 0x147caa0 │ │ │ │ ldmdale r4, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr}^ │ │ │ │ - beq 0x8ee180 │ │ │ │ + beq 0x8ee0c0 │ │ │ │ stc2 10, cr15, [r5], {41} @ 0x29 @ │ │ │ │ @ instruction: 0xf904fa29 │ │ │ │ - blx 0x3702b0 │ │ │ │ + blx 0x3701f0 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x8ee154 │ │ │ │ - blx 0x14617f4 │ │ │ │ - b 0x13f02b0 │ │ │ │ + beq 0x8ee094 │ │ │ │ + blx 0x1461734 │ │ │ │ + b 0x13f01f0 │ │ │ │ @ instruction: 0xf1c40c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x434a98 │ │ │ │ - b 0x13302c0 │ │ │ │ + blx 0x4349d8 │ │ │ │ + b 0x1330200 │ │ │ │ @ instruction: 0xf1b4090a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x3703dc │ │ │ │ + blx 0x37031c │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xfe04fa4e │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f5bc │ │ │ │ stmdbeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf51cda2e │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00ba0e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ - b 0x1128354 │ │ │ │ - blx 0x1871f14 │ │ │ │ + b 0x1128294 │ │ │ │ + blx 0x1871e54 │ │ │ │ vmull.p8 , d16, d0 │ │ │ │ @ instruction: 0xf858100f │ │ │ │ @ instruction: 0xf836903e │ │ │ │ - b 0x3e9b78 │ │ │ │ - b 0xc34b14 │ │ │ │ - b 0x1435318 │ │ │ │ + b 0x3e9ab8 │ │ │ │ + b 0xc34a54 │ │ │ │ + b 0x1435258 │ │ │ │ @ instruction: 0xf8260c0c │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ @ instruction: 0xd1ad2b04 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fbe3d │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [ip, r0, lsl #28] │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xb1c40 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xb1b80 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mcr2 7, 3, pc, cr6, cr0, {7} @ │ │ │ │ vmvn.i32 d20, #-2130706432 @ 0x81000000 │ │ │ │ svcne 0x002e038f │ │ │ │ andeq pc, ip, #1073741825 @ 0x40000001 │ │ │ │ cdpne 0, 6, cr2, cr5, cr0, {0} │ │ │ │ svcls 0x0004f856 │ │ │ │ - b 0x147cc60 │ │ │ │ + b 0x147cba0 │ │ │ │ ldmdale r4, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr}^ │ │ │ │ - beq 0x8ee280 │ │ │ │ + beq 0x8ee1c0 │ │ │ │ stc2 10, cr15, [r5], {41} @ 0x29 @ │ │ │ │ @ instruction: 0xf904fa29 │ │ │ │ - blx 0x3703b0 │ │ │ │ + blx 0x3702f0 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x8ee254 │ │ │ │ - blx 0x14618f4 │ │ │ │ - b 0x13f03b0 │ │ │ │ + beq 0x8ee194 │ │ │ │ + blx 0x1461834 │ │ │ │ + b 0x13f02f0 │ │ │ │ @ instruction: 0xf1c40c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x434b98 │ │ │ │ - b 0x13303c0 │ │ │ │ + blx 0x434ad8 │ │ │ │ + b 0x1330300 │ │ │ │ @ instruction: 0xf1b4090a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x3704dc │ │ │ │ + blx 0x37041c │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xfe04fa4e │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f5bc │ │ │ │ stmdbeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf51cda2e │ │ │ │ @@ -165422,61 +165374,61 @@ │ │ │ │ svclt 0x00ba0e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr3, {0} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ tstcc r4, pc, lsl sl │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ - b 0x14826ac │ │ │ │ + b 0x14825ec │ │ │ │ @ instruction: 0xf8581313 │ │ │ │ @ instruction: 0xf831903e │ │ │ │ - b 0x3ecbf8 │ │ │ │ - b 0xc34c18 │ │ │ │ - b 0x143541c │ │ │ │ + b 0x3ecb38 │ │ │ │ + b 0xc34b58 │ │ │ │ + b 0x143535c │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xd1adcc02 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fbdbd │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [ip, r0, lsl #28] │ │ │ │ cdpeq 0, 0, cr15, cr1, cr3, {0} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xb1d40 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xb1c80 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46074614 │ │ │ │ stc2l 7, cr15, [sl, #960]! @ 0x3c0 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1053c02 │ │ │ │ @ instruction: 0x467338ff │ │ │ │ @ instruction: 0xf8344671 │ │ │ │ - ldccs 15, cr12, [pc, #-8]! @ 0xb1c50 │ │ │ │ - blx 0xbe7d18 │ │ │ │ + ldccs 15, cr12, [pc, #-8]! @ 0xb1b90 │ │ │ │ + blx 0xbe7c58 │ │ │ │ @ instruction: 0xf002f208 │ │ │ │ - blx 0xbb2468 │ │ │ │ - bl 0x570c7c │ │ │ │ - bl 0x10f249c │ │ │ │ + blx 0xbb23a8 │ │ │ │ + bl 0x570bbc │ │ │ │ + bl 0x10f23dc │ │ │ │ @ instruction: 0xf5b20c01 │ │ │ │ @ instruction: 0xf17c7f80 │ │ │ │ svclt 0x00230c00 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ @ instruction: 0x46e122ff │ │ │ │ andle fp, r3, #536870925 @ 0x2000000d │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf806d001 │ │ │ │ @ instruction: 0xf10e201e │ │ │ │ - b 0x11754a0 │ │ │ │ + b 0x11753e0 │ │ │ │ vsubw.u8 q8, q0, d9 │ │ │ │ @ instruction: 0xf1be008f │ │ │ │ bicsle r0, r4, r8, lsl #30 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f043f8 │ │ │ │ @@ -165505,16 +165457,16 @@ │ │ │ │ @ instruction: 0xf00ebf23 │ │ │ │ rscscs r0, pc, #256 @ 0x100 │ │ │ │ sbcslt r4, r2, #235929600 @ 0xe100000 │ │ │ │ @ instruction: 0xf00ed203 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ @ instruction: 0xf1bc0900 │ │ │ │ andle r0, r0, r0, lsl #30 │ │ │ │ - b 0x118deb8 │ │ │ │ - b 0x1472958 │ │ │ │ + b 0x118ddf8 │ │ │ │ + b 0x1472898 │ │ │ │ strcc r0, [r2], #-3742 @ 0xfffff162 │ │ │ │ ldrhle r4, [r7, #41] @ 0x29 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f043f8 │ │ │ │ andcs fp, r0, #1984 @ 0x7c0 │ │ │ │ @@ -165524,39 +165476,39 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ ldc2l 7, cr15, [r4, #-960] @ 0xfffffc40 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ uhasxmi r1, r3, sl │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1044671 │ │ │ │ @ instruction: 0xf85238ff │ │ │ │ - ldccs 15, cr9, [pc], #-16 @ 0xb1d7c │ │ │ │ - blx 0xb27e6c │ │ │ │ + ldccs 15, cr9, [pc], #-16 @ 0xb1cbc │ │ │ │ + blx 0xb27dac │ │ │ │ @ instruction: 0xf00cfc08 │ │ │ │ - blx 0xaf4d9c │ │ │ │ - bl 0x7f01ac │ │ │ │ - bl 0x10f4dc4 │ │ │ │ + blx 0xaf4cdc │ │ │ │ + bl 0x7f00ec │ │ │ │ + bl 0x10f4d04 │ │ │ │ @ instruction: 0xf5bc0a01 │ │ │ │ @ instruction: 0xf17a3f80 │ │ │ │ - blx 0x8745ac │ │ │ │ + blx 0x8744ec │ │ │ │ svclt 0x0024f98c │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04fd201 │ │ │ │ - blx 0x1874dc0 │ │ │ │ - b 0x11b07c4 │ │ │ │ + blx 0x1874d00 │ │ │ │ + b 0x11b0704 │ │ │ │ @ instruction: 0xf835030c │ │ │ │ vaddl.u8 q14, d0, d30 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xbd9ebc │ │ │ │ - b 0x2f4e00 │ │ │ │ - b 0x13b4204 │ │ │ │ + b 0xbd9dfc │ │ │ │ + b 0x2f4d40 │ │ │ │ + b 0x13b4144 │ │ │ │ @ instruction: 0xf8250c09 │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ bicle r0, ip, r4, lsl #30 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @@ -165570,40 +165522,40 @@ │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2l 7, cr15, [ip], #960 @ 0x3c0 │ │ │ │ strtmi r2, [r1], -r0, lsl #6 │ │ │ │ cdpeq 3, 8, cr15, cr15, cr0, {6} │ │ │ │ streq pc, [r4], #-424 @ 0xfffffe58 │ │ │ │ andeq pc, ip, #8, 2 │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1054618 │ │ │ │ @ instruction: 0xf85438ff │ │ │ │ - ldccs 15, cr9, [pc, #-16]! @ 0xb1e34 │ │ │ │ - blx 0xb27f1c │ │ │ │ + ldccs 15, cr9, [pc, #-16]! @ 0xb1d74 │ │ │ │ + blx 0xb27e5c │ │ │ │ @ instruction: 0xf00cfc08 │ │ │ │ - blx 0xaf4e54 │ │ │ │ - bl 0x7f0268 │ │ │ │ - bl 0x10b4e7c │ │ │ │ + blx 0xaf4d94 │ │ │ │ + bl 0x7f01a8 │ │ │ │ + bl 0x10b4dbc │ │ │ │ @ instruction: 0xf5bc0a00 │ │ │ │ @ instruction: 0xf17a3f80 │ │ │ │ - blx 0x874664 │ │ │ │ + blx 0x8745a4 │ │ │ │ svclt 0x0024f98c │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04fd201 │ │ │ │ - blx 0x1874e78 │ │ │ │ - b 0x11b08b4 │ │ │ │ + blx 0x1874db8 │ │ │ │ + b 0x11b07f4 │ │ │ │ tstcc r4, ip, lsl #6 │ │ │ │ stcgt 8, cr15, [r2], {49} @ 0x31 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf85742a2 │ │ │ │ - b 0xbd9f78 │ │ │ │ - b 0x2f4ebc │ │ │ │ - b 0x13b42c0 │ │ │ │ + b 0xbd9eb8 │ │ │ │ + b 0x2f4dfc │ │ │ │ + b 0x13b4200 │ │ │ │ @ instruction: 0xf8210c09 │ │ │ │ bicle ip, lr, r2, lsl #24 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fbc6d │ │ │ │ @@ -165614,50 +165566,50 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ stc2 7, cr15, [r2], #960 @ 0x3c0 │ │ │ │ cdpne 3, 11, cr2, cr9, cr0, {0} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf931461f │ │ │ │ - ldccs 15, cr9, [pc], #-8 @ 0xb1edc │ │ │ │ + ldccs 15, cr9, [pc], #-8 @ 0xb1e1c │ │ │ │ stmiavc r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1ced852 │ │ │ │ @ instruction: 0xf1be0c20 │ │ │ │ - blx 0xaf4774 │ │ │ │ - blx 0x2ee730 │ │ │ │ + blx 0xaf46b4 │ │ │ │ + blx 0x2ee670 │ │ │ │ svclt 0x0058fc0c │ │ │ │ - blx 0x370820 │ │ │ │ + blx 0x370760 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - b 0x1161c68 │ │ │ │ + b 0x1161ba8 │ │ │ │ @ instruction: 0xf1c4020a │ │ │ │ - blx 0xaf4790 │ │ │ │ + blx 0xaf46d0 │ │ │ │ @ instruction: 0xf1b4fc04 │ │ │ │ - blx 0x2b4398 │ │ │ │ + blx 0x2b42d8 │ │ │ │ @ instruction: 0xf002fa0a │ │ │ │ - b 0x13b2724 │ │ │ │ + b 0x13b2664 │ │ │ │ svclt 0x005c0c0a │ │ │ │ @ instruction: 0xf909fa48 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ @ instruction: 0xf804fa48 │ │ │ │ andeq lr, ip, #18432 @ 0x4800 │ │ │ │ stceq 1, cr15, [r0], {72} @ 0x48 │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ stmdaeq r0, {r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa2 │ │ │ │ rscscs r0, pc, #256 @ 0x100 │ │ │ │ - ble 0x243acc │ │ │ │ + ble 0x243a0c │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf000da18 │ │ │ │ andcs r0, r0, #256 @ 0x100 │ │ │ │ @ instruction: 0xf1bc46e0 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andscs pc, r3, r5, lsl #16 │ │ │ │ - b 0x127eb6c │ │ │ │ + b 0x127eaac │ │ │ │ vabdl.u8 q8, d0, d8 │ │ │ │ - blcs 0x2b21ac │ │ │ │ + blcs 0x2b20ec │ │ │ │ @ instruction: 0xb117d1b5 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stclt 7, cr15, [r4], {240} @ 0xf0 │ │ │ │ @ instruction: 0xf04fb2d2 │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ @@ -165670,246 +165622,246 @@ │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ ldc2 7, cr15, [r4], #-960 @ 0xfffffc40 │ │ │ │ @ instruction: 0xf3c01eb9 │ │ │ │ strcc r0, [lr, -pc, asr #28] │ │ │ │ cdpne 0, 6, cr2, cr3, cr0, {0} │ │ │ │ svcls 0x0002f931 │ │ │ │ - b 0x147d0c0 │ │ │ │ + b 0x147d000 │ │ │ │ ldmdale r1, {r0, r3, r5, r6, r7, fp, ip, sp, lr}^ │ │ │ │ stceq 1, cr15, [r0], #-780 @ 0xfffffcf4 │ │ │ │ - beq 0x8ee69c │ │ │ │ + beq 0x8ee5dc │ │ │ │ vpmax.s8 d15, d3, d25 │ │ │ │ stc2 10, cr15, [ip], {8} @ │ │ │ │ - blx 0x12e1d3c │ │ │ │ - b 0x1170808 │ │ │ │ + blx 0x12e1c7c │ │ │ │ + b 0x1170748 │ │ │ │ svclt 0x0058020c │ │ │ │ andeq lr, sl, #270336 @ 0x42000 │ │ │ │ - beq 0x8ee6fc │ │ │ │ + beq 0x8ee63c │ │ │ │ stc2 10, cr15, [r4], {41} @ 0x29 @ │ │ │ │ stmdbeq r0!, {r2, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x370818 │ │ │ │ + blx 0x370758 │ │ │ │ andeq pc, r1, #2 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - blx 0x12e1d74 │ │ │ │ - b 0x13f042c │ │ │ │ - blx 0x12b5030 │ │ │ │ - bl 0x570020 │ │ │ │ + blx 0x12e1cb4 │ │ │ │ + b 0x13f036c │ │ │ │ + blx 0x12b4f70 │ │ │ │ + bl 0x56ff60 │ │ │ │ @ instruction: 0xf148020c │ │ │ │ @ instruction: 0xf5b20c00 │ │ │ │ @ instruction: 0xf17c7f80 │ │ │ │ svclt 0x00a20800 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ @ instruction: 0x46e022ff │ │ │ │ @ instruction: 0xf1bcda06 │ │ │ │ - ble 0x675c30 │ │ │ │ + ble 0x675b70 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ strbtmi r2, [r0], r0, lsl #4 │ │ │ │ svceq 0x0000f1bc │ │ │ │ rsbsvc sp, r2, r0 │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ vfnmaeq.f32 s28, s28, s30 │ │ │ │ adcsmi r3, r9, #2097152 @ 0x200000 │ │ │ │ @ instruction: 0xb110d1b6 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xfe670020 │ │ │ │ + bllt 0xfe66ff60 │ │ │ │ @ instruction: 0xf04fb2d2 │ │ │ │ @ instruction: 0xf00e0800 │ │ │ │ strb r0, [r5, r1, lsl #24]! │ │ │ │ ldrb r2, [r8, r0, lsl #4]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ - blx 0xff27004e │ │ │ │ + blx 0xff26ff8e │ │ │ │ svcne 0x003a2300 │ │ │ │ @ instruction: 0xf6494619 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ @ instruction: 0xf8523eff │ │ │ │ - ldccs 15, cr8, [pc], #-16 @ 0xb2094 │ │ │ │ + ldccs 15, cr8, [pc], #-16 @ 0xb1fd4 │ │ │ │ stmibvc r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1ced852 │ │ │ │ - blx 0xab4930 │ │ │ │ - blx 0xaf10ec │ │ │ │ - blx 0x3300c8 │ │ │ │ - b 0x13f08e4 │ │ │ │ + blx 0xab4870 │ │ │ │ + blx 0xaf102c │ │ │ │ + blx 0x330008 │ │ │ │ + b 0x13f0824 │ │ │ │ @ instruction: 0xf1be0c0a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x3709ec │ │ │ │ + blx 0x37092c │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x8ee7e0 │ │ │ │ + beq 0x8ee720 │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - blx 0x3708fc │ │ │ │ + blx 0x37083c │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - beq 0x8ee7b0 │ │ │ │ - blx 0x1321e54 │ │ │ │ - b 0x12f0910 │ │ │ │ - blx 0x12f4114 │ │ │ │ - bl 0x7f0500 │ │ │ │ + beq 0x8ee6f0 │ │ │ │ + blx 0x1321d94 │ │ │ │ + b 0x12f0850 │ │ │ │ + blx 0x12f4054 │ │ │ │ + bl 0x7f0440 │ │ │ │ @ instruction: 0xf1490c08 │ │ │ │ @ instruction: 0xf5bc0900 │ │ │ │ @ instruction: 0xf1793f80 │ │ │ │ - ble 0xbb4100 │ │ │ │ + ble 0xbb4040 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf000bfba │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ - blx 0x875110 │ │ │ │ - ble 0x8b1344 │ │ │ │ + blx 0x875050 │ │ │ │ + ble 0x8b1284 │ │ │ │ tsteq r8, r1, asr #20 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, r8, r7, asr r8 @ │ │ │ │ eorhi pc, r3, r5, lsr r8 @ │ │ │ │ @ instruction: 0x0c09ea0c │ │ │ │ stmdaeq r9, {r3, r5, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0cea48 │ │ │ │ eorgt pc, r3, r5, lsr #16 │ │ │ │ - blcs 0x1bed40 │ │ │ │ + blcs 0x1bec80 │ │ │ │ tstlt r1, pc, lsr #3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x870110 │ │ │ │ + bllt 0x870050 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000e7dc │ │ │ │ @ instruction: 0xf64f0801 │ │ │ │ @ instruction: 0xe7d77cff │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x12f014a │ │ │ │ + blx 0x12f008a │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ @ instruction: 0xf1a8038f │ │ │ │ @ instruction: 0xf1080504 │ │ │ │ andcs r0, r0, ip, lsl #4 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ svchi 0x0004f855 │ │ │ │ - b 0x147d2a0 │ │ │ │ + b 0x147d1e0 │ │ │ │ ldmdale r2, {r3, r5, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ - beq 0x8ee8e4 │ │ │ │ + beq 0x8ee824 │ │ │ │ stc2 10, cr15, [lr], {40} @ 0x28 @ │ │ │ │ @ instruction: 0xf804fa28 │ │ │ │ - blx 0x3709dc │ │ │ │ + blx 0x37091c │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x8ee8b8 │ │ │ │ - blx 0x1321f34 │ │ │ │ - b 0x13f09f0 │ │ │ │ + beq 0x8ee7f8 │ │ │ │ + blx 0x1321e74 │ │ │ │ + b 0x13f0930 │ │ │ │ @ instruction: 0xf1c40c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x2f51d8 │ │ │ │ - b 0x12f0a00 │ │ │ │ + blx 0x2f5118 │ │ │ │ + b 0x12f0940 │ │ │ │ @ instruction: 0xf1b4080a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x370b08 │ │ │ │ + blx 0x370a48 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf904fa49 │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ stmdbeq r0, {r0, r3, r6, r8, ip, sp, lr, pc} │ │ │ │ svccc 0x0080f5bc │ │ │ │ stmdaeq r0, {r0, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b9da2c │ │ │ │ svclt 0x00ba0f00 │ │ │ │ stmdaeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ tstcc r4, pc, lsl sl │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ - b 0x1482cc8 │ │ │ │ + b 0x1482c08 │ │ │ │ @ instruction: 0xf8571313 │ │ │ │ @ instruction: 0xf8319038 │ │ │ │ - b 0x3d5234 │ │ │ │ - b 0xab5254 │ │ │ │ - b 0x12b4258 │ │ │ │ + b 0x3d5174 │ │ │ │ + b 0xab5194 │ │ │ │ + b 0x12b4198 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xd1afcc02 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fba9f │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [ip, r0, lsl #16] │ │ │ │ stmdaeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ - ldclvc 6, cr15, [pc], #316 @ 0xb239c │ │ │ │ + ldclvc 6, cr15, [pc], #316 @ 0xb22dc │ │ │ │ svclt 0x0000e7d7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0946c │ │ │ │ + bl 0xfec093ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ - blx 0xff47023c │ │ │ │ + blx 0xff47017c │ │ │ │ movwcs r1, #3746 @ 0xea2 │ │ │ │ strbeq r3, [r1, r2, lsl #4] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ ldmdahi r4, {r2, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ andsmi pc, r3, r6, lsl #16 │ │ │ │ - blcs 0x2bee98 │ │ │ │ + blcs 0x2bedd8 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x1e70260 │ │ │ │ + blt 0x1e701a0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec094a8 │ │ │ │ + bl 0xfec093e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ - blx 0xfecf0278 │ │ │ │ - cdpvc 6, 9, cr15, cr0, cr9, {2} │ │ │ │ + blx 0xfecf01b8 │ │ │ │ + cdpvs 6, 14, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ @ instruction: 0xf04f1f22 │ │ │ │ sbclt r0, r4, #0, 24 │ │ │ │ eorcc pc, ip, r6, lsr r8 @ │ │ │ │ svcne 0x0004f852 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsmi pc, r4, lr, asr r8 @ │ │ │ │ movweq lr, #18979 @ 0x4a23 │ │ │ │ @ instruction: 0x4323400c │ │ │ │ eorcc pc, ip, r6, lsr #16 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svceq 0x0004f1bc │ │ │ │ strtmi sp, [r8], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x13702b8 │ │ │ │ + blt 0x13701f8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec09500 │ │ │ │ + bl 0xfec09440 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - blx 0xfe1f02d0 │ │ │ │ + blx 0xfe1f0210 │ │ │ │ @ instruction: 0x46211eb3 │ │ │ │ mcrreq 3, 12, pc, pc, cr0 @ │ │ │ │ andeq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ svceq 0x0001f01c │ │ │ │ movweq pc, #8451 @ 0x2103 @ │ │ │ │ vldmiaeq ip, {s28-s106} │ │ │ │ tstpeq r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmdahi r8, {r2, r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stceq 8, cr15, [r1], {1} │ │ │ │ @ instruction: 0xd1f14293 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f04070 │ │ │ │ svclt 0x0000ba25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0954c │ │ │ │ + bl 0xfec0948c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - blx 0x187031c │ │ │ │ - cdpvc 6, 9, cr15, cr0, cr9, {2} │ │ │ │ + blx 0x187025c │ │ │ │ + cdpvs 6, 14, cr15, cr0, cr9, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ vmvn.i32 d20, #-2130706432 @ 0x81000000 │ │ │ │ cps #15 │ │ │ │ sbclt r0, r4, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0xf85c884b │ │ │ │ tstcc r4, r4, lsl #30 │ │ │ │ @@ -165927,21 +165879,21 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xf7f0460d │ │ │ │ @ instruction: 0xf04ffa2f │ │ │ │ stccc 12, cr0, [r2], {-0} │ │ │ │ @ instruction: 0xf9344667 │ │ │ │ - blcs 0xfe0c1fd0 │ │ │ │ + blcs 0xfe0c1f10 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @ instruction: 0x4611087f │ │ │ │ - blx 0x18a8c08 │ │ │ │ + blx 0x18a8b48 │ │ │ │ orrcc pc, r0, #8585216 @ 0x830000 │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ ldrmi r0, [r1], -r0, lsl #17 │ │ │ │ @ instruction: 0xf805b10a │ │ │ │ @ instruction: 0xf10c801c │ │ │ │ @@ -165960,20 +165912,20 @@ │ │ │ │ @ instruction: 0x460d4690 │ │ │ │ @ instruction: 0xf1a84607 │ │ │ │ @ instruction: 0xf7f00402 │ │ │ │ @ instruction: 0xf108f9ef │ │ │ │ strtmi r0, [r9], -lr, lsl #16 │ │ │ │ mcrreq 3, 12, pc, pc, cr0 @ │ │ │ │ @ instruction: 0xf9342600 │ │ │ │ - blcs 0xfe0c2054 │ │ │ │ + blcs 0xfe0c1f94 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #12 │ │ │ │ rsbscs fp, pc, r4, lsr #31 │ │ │ │ - ble 0x2c3cb4 │ │ │ │ + ble 0x2c3bf4 │ │ │ │ orrcc fp, r0, #216, 4 @ 0x8000000d │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0x2080bfbc │ │ │ │ tstlt r2, r5, lsl r6 │ │ │ │ @ instruction: 0x432e7048 │ │ │ │ vldmiaeq ip, {s28-s106} │ │ │ │ @@ -165987,24 +165939,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f04606 │ │ │ │ @ instruction: 0xf04ff9b5 │ │ │ │ @ instruction: 0xf6490e00 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ svcne 0x00220733 │ │ │ │ @ instruction: 0xf8524671 │ │ │ │ @ instruction: 0xf5b33f04 │ │ │ │ - b 0x14860c8 │ │ │ │ + b 0x1486008 │ │ │ │ @ instruction: 0xf17474e3 │ │ │ │ - ble 0xb754d0 │ │ │ │ + ble 0xb75410 │ │ │ │ svcmi 0x0000f513 │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ - ldrbtcc pc, [pc], #372 @ 0xb24dc @ │ │ │ │ + ldrbtcc pc, [pc], #372 @ 0xb241c @ │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ vst2.8 {d16-d17}, [pc], r1 │ │ │ │ sbclt r4, r4, #0, 24 │ │ │ │ eorcc pc, lr, r5, lsr r8 @ │ │ │ │ tsteq r8, r1, asr #20 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @@ -166017,58 +165969,58 @@ │ │ │ │ svceq 0x0004f1be │ │ │ │ @ instruction: 0xb111d1d3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt r2!, {r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xb264c │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xb258c │ │ │ │ svclt 0x0000e7db │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ svcne 0x00254606 │ │ │ │ @ instruction: 0xf964f7f0 │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ @ instruction: 0xf6490e8f │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ andcs r0, r0, ip, lsl #4 │ │ │ │ svccc 0x0004f855 │ │ │ │ svcmi 0x0000f5b3 │ │ │ │ strbtvc lr, [r3], #2639 @ 0xa4f │ │ │ │ stceq 1, cr15, [r0], {116} @ 0x74 │ │ │ │ @ instruction: 0xf513da29 │ │ │ │ - blx 0x88617c │ │ │ │ + blx 0x8860bc │ │ │ │ @ instruction: 0xf174fc83 │ │ │ │ svclt 0x00ae34ff │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r1, r2, r3, ip, sp, lr, pc} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ vst3.32 @ instruction: 0xf48efa5f │ │ │ │ tstcc r4, fp, asr #16 │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf8574295 │ │ │ │ - b 0x982678 │ │ │ │ - b 0x3b31bc │ │ │ │ - b 0x11755c0 │ │ │ │ + b 0x9825b8 │ │ │ │ + b 0x3b30fc │ │ │ │ + b 0x1175500 │ │ │ │ @ instruction: 0xf821030c │ │ │ │ bicsle r3, r5, r2, lsl #24 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ @ instruction: 0xf00eb8e1 │ │ │ │ @ instruction: 0xf6470801 │ │ │ │ @ instruction: 0xe7dd7cff │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec097dc │ │ │ │ + bl 0xfec0971c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @ instruction: 0xf916f7f0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 1, 0, cr15, cr2, cr4, {5} │ │ │ │ @ instruction: 0xf83e4664 │ │ │ │ @@ -166084,15 +166036,15 @@ │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ movwcs fp, #4372 @ 0x1114 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f04070 │ │ │ │ svclt 0x0000b8ad │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0983c │ │ │ │ + bl 0xfec0977c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8e6f7f0 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ mcrreq 3, 12, pc, pc, cr0 @ │ │ │ │ strcc r4, [lr], -r1, lsr #12 │ │ │ │ @@ -166114,30 +166066,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f04606 │ │ │ │ @ instruction: 0xf04ff8b7 │ │ │ │ @ instruction: 0xf6490e00 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ svcne 0x00220733 │ │ │ │ sbclt r4, r4, #118489088 @ 0x7100000 │ │ │ │ svccc 0x0004f852 │ │ │ │ eorgt pc, lr, r5, lsr r8 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svccc 0x0080f5b3 │ │ │ │ eorsmi pc, r4, r7, asr r8 @ │ │ │ │ addslt fp, fp, #50, 30 @ 0xc8 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ @ instruction: 0x0c04ea2c │ │ │ │ - b 0x13c2770 │ │ │ │ + b 0x13c26b0 │ │ │ │ @ instruction: 0xf8250303 │ │ │ │ @ instruction: 0xf10e302e │ │ │ │ - b 0x10f5ef4 │ │ │ │ + b 0x10f5e34 │ │ │ │ vaddw.u8 q8, q0, d8 │ │ │ │ @ instruction: 0xf1be100f │ │ │ │ bicsle r0, lr, r4, lsl #30 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ @@ -166147,79 +166099,79 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ svcne 0x00254606 │ │ │ │ @ instruction: 0xf876f7f0 │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ @ instruction: 0xf6490e8f │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ andcs r0, r0, ip, lsl #4 │ │ │ │ vst3.32 @ instruction: 0xf48efa5f │ │ │ │ svccc 0x0004f855 │ │ │ │ @ instruction: 0xc002f8b1 │ │ │ │ @ instruction: 0xf5b33104 │ │ │ │ @ instruction: 0xf04f3f80 │ │ │ │ @ instruction: 0xf8570800 │ │ │ │ svclt 0x00324034 │ │ │ │ @ instruction: 0xf00eb29b │ │ │ │ @ instruction: 0xf64f0801 │ │ │ │ - b 0xbcf764 │ │ │ │ + b 0xbcf6a4 │ │ │ │ eormi r0, r3, r4, lsl #24 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf82142aa │ │ │ │ bicsle r3, pc, r2, lsl #24 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000bffd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0999c │ │ │ │ + bl 0xfec098dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @ instruction: 0xf836f7f0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbtmi r3, [r7], -r2, lsl #24 │ │ │ │ svccc 0x0002f934 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ mvnscs fp, #164, 30 @ 0x290 │ │ │ │ - ble 0x204014 │ │ │ │ + ble 0x203f54 │ │ │ │ sbcslt r2, fp, #0, 2 │ │ │ │ svclt 0x00bc458e │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ @ instruction: 0xf805b10a │ │ │ │ @ instruction: 0xf10c301c │ │ │ │ movwmi r0, #64513 @ 0xfc01 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ tstlt r7, r0, ror #3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x00c4f7ef │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec09a0c │ │ │ │ + bl 0xfec0994c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r8, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7ef2600 │ │ │ │ @ instruction: 0xf1a7fffd │ │ │ │ strtmi r0, [r1], -r2, lsl #28 │ │ │ │ mcrreq 3, 12, pc, pc, cr0 @ │ │ │ │ @ instruction: 0xf93e370e │ │ │ │ @ instruction: 0xf00c3f02 │ │ │ │ @ instruction: 0xf5b30401 │ │ │ │ - b 0x1492638 │ │ │ │ + b 0x1492578 │ │ │ │ @ instruction: 0xf17272e3 │ │ │ │ svclt 0x00a40000 │ │ │ │ @ instruction: 0x462023ff │ │ │ │ andcs sp, r0, r5, lsl #20 │ │ │ │ addmi fp, r2, #-1342177267 @ 0xb000000d │ │ │ │ @ instruction: 0x4603bfbc │ │ │ │ tstlt r4, r0, lsr #12 │ │ │ │ @@ -166235,30 +166187,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ef4606 │ │ │ │ @ instruction: 0xf04fffc5 │ │ │ │ @ instruction: 0xf6490e00 │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ svcne 0x00220733 │ │ │ │ @ instruction: 0xf8524671 │ │ │ │ @ instruction: 0xf5b33f04 │ │ │ │ - b 0x14826a8 │ │ │ │ + b 0x14825e8 │ │ │ │ @ instruction: 0xf17474e3 │ │ │ │ - ble 0x9f58b0 │ │ │ │ + ble 0x9f57f0 │ │ │ │ svclt 0x00a72c00 │ │ │ │ @ instruction: 0xf04fb29b │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ movwcs r0, #2049 @ 0x801 │ │ │ │ @ instruction: 0xf835b2c4 │ │ │ │ - b 0x1122980 │ │ │ │ + b 0x11228c0 │ │ │ │ vaddw.u8 q8, q0, d8 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xbc29a4 │ │ │ │ + b 0xbc28e4 │ │ │ │ eormi r0, r3, r4, lsl #24 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ eorcc pc, lr, r5, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0004f1be │ │ │ │ @ instruction: 0xb111d1d9 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ @@ -166273,34 +166225,34 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ svcne 0x00254606 │ │ │ │ @ instruction: 0xff7af7ef │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ @ instruction: 0xf6490e8f │ │ │ │ - vqshl.s64 d23, d0, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ andcs r0, r0, ip, lsl #4 │ │ │ │ svccc 0x0004f855 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ strbtvc lr, [r3], #2639 @ 0xa4f │ │ │ │ stceq 1, cr15, [r0], {116} @ 0x74 │ │ │ │ @ instruction: 0x2c00da25 │ │ │ │ addslt fp, fp, #668 @ 0x29c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r1, r2, r3, ip, sp, lr, pc} │ │ │ │ - blx 0x187b55c │ │ │ │ + blx 0x187b49c │ │ │ │ @ instruction: 0xf8b1f48e │ │ │ │ tstcc r4, r2 │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf8574295 │ │ │ │ - b 0xbc2a44 │ │ │ │ - b 0x175988 │ │ │ │ - b 0x13b358c │ │ │ │ + b 0xbc2984 │ │ │ │ + b 0x1758c8 │ │ │ │ + b 0x13b34cc │ │ │ │ @ instruction: 0xf8210303 │ │ │ │ bicsle r3, r9, r2, lsl #24 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ @ instruction: 0xf00ebefb │ │ │ │ @@ -166311,181 +166263,181 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4604461e │ │ │ │ ldrmi r4, [r7], -r8, lsl #13 │ │ │ │ @ instruction: 0xff2ef7ef │ │ │ │ @ instruction: 0xf1a8bb66 │ │ │ │ @ instruction: 0xf6490204 │ │ │ │ - vrsra.s64 d23, d0, #64 │ │ │ │ + vqdmlal.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf1080333 │ │ │ │ - blx 0x1874a00 │ │ │ │ + blx 0x1874940 │ │ │ │ @ instruction: 0xf852fc80 │ │ │ │ @ instruction: 0xf0101f04 │ │ │ │ @ instruction: 0xf3c00f01 │ │ │ │ - b 0xfe0f6a1c │ │ │ │ + b 0xfe0f695c │ │ │ │ svclt 0x00080607 │ │ │ │ @ instruction: 0xf853463d │ │ │ │ svclt 0x0018c03c │ │ │ │ strtmi r4, [pc], -sp, lsl #12 │ │ │ │ - b 0x243efc │ │ │ │ - b 0xfe234228 │ │ │ │ + b 0x243e3c │ │ │ │ + b 0xfe234168 │ │ │ │ andsvs r0, r6, r1, lsl #12 │ │ │ │ strtmi sp, [r0], -r7, ror #3 │ │ │ │ cdp2 7, 12, cr15, cr4, cr15, {7} │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ cdpeq 1, 4, cr15, cr0, cr6, {6} │ │ │ │ msreq CPSR_, #-2147483607 @ 0x80000029 │ │ │ │ - blx 0x94431c │ │ │ │ + blx 0x94425c │ │ │ │ @ instruction: 0xf1a8fe0e │ │ │ │ - blx 0x135a40 │ │ │ │ + blx 0x135980 │ │ │ │ @ instruction: 0xf108f303 │ │ │ │ - b 0x1432e68 │ │ │ │ + b 0x1432da8 │ │ │ │ @ instruction: 0xf1c60e03 │ │ │ │ @ instruction: 0xf1c60320 │ │ │ │ - blx 0x9346c4 │ │ │ │ - b 0x146f654 │ │ │ │ + blx 0x934604 │ │ │ │ + b 0x146f594 │ │ │ │ @ instruction: 0xf6490e03 │ │ │ │ - vrsra.s64 d23, d0, #64 │ │ │ │ + vqdmlal.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf85c0333 │ │ │ │ - blx 0x1896668 │ │ │ │ - b 0x47105c │ │ │ │ + blx 0x18965a8 │ │ │ │ + b 0x470f9c │ │ │ │ @ instruction: 0xf0100205 │ │ │ │ @ instruction: 0xf3c00f01 │ │ │ │ - blx 0x2b6aa4 │ │ │ │ + blx 0x2b69e4 │ │ │ │ @ instruction: 0xf853fa06 │ │ │ │ - b 0x1156b54 │ │ │ │ + b 0x1156a94 │ │ │ │ svclt 0x0018020a │ │ │ │ @ instruction: 0xf507fa28 │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ - b 0x1440b0 │ │ │ │ - b 0xfe1332a8 │ │ │ │ + b 0x143ff0 │ │ │ │ + b 0xfe1331e8 │ │ │ │ @ instruction: 0xf8cc0208 │ │ │ │ mvnle r2, r0 │ │ │ │ @ instruction: 0xf7ef4620 │ │ │ │ @ instruction: 0x4628fe7d │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @ instruction: 0xf99db500 │ │ │ │ submi r1, r8, #4 │ │ │ │ svceq 0x003ff110 │ │ │ │ @ instruction: 0x17d8bfbc │ │ │ │ - blle 0x6442c0 │ │ │ │ - blle 0x73cac0 │ │ │ │ + blle 0x644200 │ │ │ │ + blle 0x73ca00 │ │ │ │ svclt 0x00c4283f │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ @ instruction: 0xf1a0dc0f │ │ │ │ @ instruction: 0xf1c00e20 │ │ │ │ - blx 0x175b54 │ │ │ │ - blx 0x16eed8 │ │ │ │ - blx 0x972314 │ │ │ │ - b 0x1131b10 │ │ │ │ - blx 0x132f1c │ │ │ │ - b 0x112eae8 │ │ │ │ + blx 0x175a94 │ │ │ │ + blx 0x16ee18 │ │ │ │ + blx 0x972254 │ │ │ │ + b 0x1131a50 │ │ │ │ + blx 0x132e5c │ │ │ │ + b 0x112ea28 │ │ │ │ andcs r0, r0, #12, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ @ instruction: 0xf1c1fb04 │ │ │ │ - blx 0x935b7c │ │ │ │ + blx 0x935abc │ │ │ │ @ instruction: 0xf1b1f001 │ │ │ │ - blx 0x1173384 │ │ │ │ - blx 0x1aef0c │ │ │ │ - b 0x10f1b3c │ │ │ │ + blx 0x11732c4 │ │ │ │ + blx 0x1aee4c │ │ │ │ + b 0x10f1a7c │ │ │ │ svclt 0x005c000c │ │ │ │ vpmax.s8 , q1, │ │ │ │ andcs r4, r0, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @ instruction: 0xf99db500 │ │ │ │ @ instruction: 0xf1100004 │ │ │ │ - b 0x147682c │ │ │ │ + b 0x147676c │ │ │ │ @ instruction: 0xf15171e0 │ │ │ │ - blle 0x1f5b38 │ │ │ │ - blle 0x37cf3c │ │ │ │ + blle 0x1f5a78 │ │ │ │ + blle 0x37ce7c │ │ │ │ @ instruction: 0xf1712840 │ │ │ │ - blle 0x7f2f44 │ │ │ │ + blle 0x7f2e84 │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f0cca │ │ │ │ + blx 0x1f0c0a │ │ │ │ stceq 1, cr15, [r0], {192} @ 0xc0 │ │ │ │ msreq CPSR_, r0, lsl #2 │ │ │ │ @ instruction: 0xf00cfa22 │ │ │ │ eoreq pc, r0, #172, 2 @ 0x2b │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ - blx 0x98378c │ │ │ │ - blx 0x9af378 │ │ │ │ + blx 0x9836cc │ │ │ │ + blx 0x9af2b8 │ │ │ │ tstpmi r0, #12, 2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f0cf6 │ │ │ │ + blx 0x1f0c36 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr0, {5} │ │ │ │ stceq 1, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf100fa03 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ stc2 10, cr15, [ip], {34} @ 0x22 @ │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ @ instruction: 0xf000fa02 │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f0d22 │ │ │ │ + blx 0x1f0c62 │ │ │ │ @ instruction: 0xf99db530 │ │ │ │ @ instruction: 0xf11cc00c │ │ │ │ - b 0x14768b4 │ │ │ │ + b 0x14767f4 │ │ │ │ @ instruction: 0xf17e7eec │ │ │ │ svclt 0x00bc31ff │ │ │ │ @ instruction: 0x460117d8 │ │ │ │ @ instruction: 0xf1bedb13 │ │ │ │ - blle 0x5f67cc │ │ │ │ + blle 0x5f670c │ │ │ │ svceq 0x0040f1bc │ │ │ │ @ instruction: 0xf17e4604 │ │ │ │ - blle 0xa363d8 │ │ │ │ + blle 0xa36318 │ │ │ │ suble r4, pc, sl, lsl r3 @ │ │ │ │ @ instruction: 0xf06f17da │ │ │ │ bicsmi r4, r0, #0, 2 │ │ │ │ mvnvc lr, r1, lsl #21 │ │ │ │ @ instruction: 0xf8c42501 │ │ │ │ andcs r5, r0, #24, 4 @ 0x80000001 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ smlabteq r0, ip, r1, pc @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ eoreq pc, r0, #1073741868 @ 0x4000002c │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ - blx 0x11a2984 │ │ │ │ + blx 0x11a28c4 │ │ │ │ tstpmi r0, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd30 │ │ │ │ @ instruction: 0xf1cc0020 │ │ │ │ - blx 0x1730b0 │ │ │ │ + blx 0x172ff0 │ │ │ │ @ instruction: 0xf1ccfe0c │ │ │ │ - blx 0x1340b8 │ │ │ │ - blx 0x96ec3c │ │ │ │ - b 0x146f044 │ │ │ │ - b 0x1436444 │ │ │ │ - blx 0x13644c │ │ │ │ - blx 0x46f07c │ │ │ │ - blx 0x930064 │ │ │ │ + blx 0x133ff8 │ │ │ │ + blx 0x96eb7c │ │ │ │ + b 0x146ef84 │ │ │ │ + b 0x1436384 │ │ │ │ + blx 0x13638c │ │ │ │ + blx 0x46efbc │ │ │ │ + blx 0x92ffa4 │ │ │ │ msrmi CPSR_f, #12 │ │ │ │ streq pc, [r0, #-444]! @ 0xfffffe44 │ │ │ │ stc2 10, cr15, [ip], {78} @ 0x4e @ │ │ │ │ - blx 0x14629d0 │ │ │ │ + blx 0x1462910 │ │ │ │ msrmi CPSR_f, #20971520 @ 0x1400000 │ │ │ │ svclt 0x00084563 │ │ │ │ svclt 0x00044282 │ │ │ │ ldrbtmi r4, [r1], -r8, lsl #12 │ │ │ │ andcs sp, r0, #180, 2 @ 0x2d │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -166498,31 +166450,31 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x003ff11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r0, r2, r3, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xbf30b4 │ │ │ │ + blle 0xbf2ff4 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ andscc pc, r8, #13500416 @ 0xce0000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd70 │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ - blx 0x935d60 │ │ │ │ + blx 0x935ca0 │ │ │ │ @ instruction: 0xf1aef00e │ │ │ │ - blx 0x173568 │ │ │ │ - b 0x10f1d1c │ │ │ │ - blx 0x972d20 │ │ │ │ - blx 0x9af4fc │ │ │ │ + blx 0x1734a8 │ │ │ │ + b 0x10f1c5c │ │ │ │ + blx 0x972c60 │ │ │ │ + blx 0x9af43c │ │ │ │ tstpmi r0, #-2147483645 @ p-variant is OBSOLETE @ 0x80000003 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @@ -166544,15 +166496,15 @@ │ │ │ │ @ instruction: 0xd1b742a2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @ instruction: 0xf99db530 │ │ │ │ @ instruction: 0xf1ccc00c │ │ │ │ @ instruction: 0xf11e0e00 │ │ │ │ - blle 0x636a68 │ │ │ │ + blle 0x6369a8 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4604db1a │ │ │ │ svceq 0x003ff1be │ │ │ │ tstmi sl, #3456 @ 0xd80 │ │ │ │ strcs sp, [r1, #-13] │ │ │ │ andspl pc, r8, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf06f17da │ │ │ │ @@ -166565,20 +166517,20 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ mvnscc pc, ip, lsl #2 │ │ │ │ stceq 1, cr15, [r1], #-816 @ 0xfffffcd0 │ │ │ │ strhteq pc, [r0], -r1 @ │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ vpmax.s8 d15, d1, d18 │ │ │ │ - blx 0x11a2b20 │ │ │ │ - b 0x116edc4 │ │ │ │ + blx 0x11a2a60 │ │ │ │ + b 0x116ed04 │ │ │ │ svclt 0x0058020c │ │ │ │ tstmi fp, r2, lsl #6 │ │ │ │ @ instruction: 0xf0020850 │ │ │ │ - b 0x10b35d8 │ │ │ │ + b 0x10b3518 │ │ │ │ subsne r7, r9, r3, asr #1 │ │ │ │ @ instruction: 0xf1411880 │ │ │ │ andcs r0, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ streq pc, [r0, #-430]! @ 0xfffffe52 │ │ │ │ eoreq pc, r0, lr, asr #3 │ │ │ │ @@ -166587,15 +166539,15 @@ │ │ │ │ @ instruction: 0xf000fa22 │ │ │ │ movwmi r4, #4905 @ 0x1329 │ │ │ │ stc2 10, cr15, [lr], {2} @ │ │ │ │ streq pc, [r0, #-462]! @ 0xfffffe32 │ │ │ │ @ instruction: 0xf00efa2c │ │ │ │ @ instruction: 0xf505fa01 │ │ │ │ @ instruction: 0xf1be4328 │ │ │ │ - blx 0x10f4298 │ │ │ │ + blx 0x10f41d8 │ │ │ │ svclt 0x005cfe0e │ │ │ │ @ instruction: 0xf505fa41 │ │ │ │ ldrbmi r4, [r3, #-808]! @ 0xfffffcd8 │ │ │ │ addmi fp, r2, #8, 30 │ │ │ │ strbtmi fp, [r0], -r8, lsl #30 │ │ │ │ andcs sp, r0, #-1073741783 @ 0xc0000029 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -166604,85 +166556,85 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0040f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r1, r2, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xe3325c │ │ │ │ + blle 0xe3319c │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ andscc pc, r8, #13500416 @ 0xce0000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1ca2440 │ │ │ │ + b 0x1ca2380 │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ @ instruction: 0xf1ac0120 │ │ │ │ - blx 0x932f0c │ │ │ │ - blx 0x1af6c0 │ │ │ │ - blx 0x9af298 │ │ │ │ + blx 0x932e4c │ │ │ │ + blx 0x1af600 │ │ │ │ + blx 0x9af1d8 │ │ │ │ movwmi pc, #40960 @ 0xa000 @ │ │ │ │ - blx 0x983aa4 │ │ │ │ + blx 0x9839e4 │ │ │ │ @ instruction: 0xf002fc0c │ │ │ │ ldmdaeq r0, {r0, r8, r9}^ │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ sbcvc lr, ip, r0, asr #20 │ │ │ │ @ instruction: 0xf14118c0 │ │ │ │ andcs r0, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ @ instruction: 0xf1cc0420 │ │ │ │ - blx 0x172f54 │ │ │ │ + blx 0x172e94 │ │ │ │ @ instruction: 0xf1ccf10c │ │ │ │ - blx 0x13475c │ │ │ │ + blx 0x13469c │ │ │ │ @ instruction: 0xf1acf404 │ │ │ │ - blx 0x934364 │ │ │ │ + blx 0x9342a4 │ │ │ │ msrmi CPSR_c, #0 │ │ │ │ - blx 0x143af0 │ │ │ │ - blx 0x12ef20 │ │ │ │ - blx 0x8f070c │ │ │ │ - blx 0x92ff28 │ │ │ │ + blx 0x143a30 │ │ │ │ + blx 0x12ee60 │ │ │ │ + blx 0x8f064c │ │ │ │ + blx 0x92fe68 │ │ │ │ teqpmi r4, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ - blx 0x903bb0 │ │ │ │ + blx 0x903af0 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ andcs sp, r0, #-2147483605 @ 0x8000002b │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf99db570 │ │ │ │ @ instruction: 0xf1c11010 │ │ │ │ @ instruction: 0xf11e0e00 │ │ │ │ - blle 0x11b6be0 │ │ │ │ + blle 0x11b6b20 │ │ │ │ @ instruction: 0xf1be4604 │ │ │ │ ldrmi r0, [r8], -r0, lsl #30 │ │ │ │ @ instruction: 0xf1bedb46 │ │ │ │ ldcle 15, cr0, [sl], #-188 @ 0xffffff44 │ │ │ │ strteq pc, [r0], -lr, lsr #3 │ │ │ │ streq pc, [r0, #-462]! @ 0xfffffe32 │ │ │ │ @ instruction: 0xf10efa03 │ │ │ │ @ instruction: 0xf606fa02 │ │ │ │ @ instruction: 0xf505fa22 │ │ │ │ @ instruction: 0x43294331 │ │ │ │ stc2 10, cr15, [lr], {2} @ │ │ │ │ strteq pc, [r0], -lr, asr #3 │ │ │ │ - b 0x10f3f7c │ │ │ │ - blx 0x8833cc │ │ │ │ - b 0x13f2190 │ │ │ │ + b 0x10f3ebc │ │ │ │ + blx 0x88330c │ │ │ │ + b 0x13f20d0 │ │ │ │ strne r4, [r9], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0xf50efa2c │ │ │ │ @ instruction: 0xf606fa01 │ │ │ │ @ instruction: 0xf1be4335 │ │ │ │ - blx 0x10f47f4 │ │ │ │ + blx 0x10f4734 │ │ │ │ svclt 0x005cfe0e │ │ │ │ @ instruction: 0xf606fa41 │ │ │ │ ldrbmi r4, [r3, #-821]! @ 0xfffffccb │ │ │ │ adcmi fp, sl, #8, 30 │ │ │ │ strbtmi fp, [r0], -r8, lsl #30 │ │ │ │ bicmi sp, r3, #10 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @@ -166697,18 +166649,18 @@ │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf1c11e48 │ │ │ │ sbcmi r0, r2, r1, lsr #2 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ @ instruction: 0xf1b0430a │ │ │ │ - blx 0x1173450 │ │ │ │ + blx 0x1173390 │ │ │ │ svclt 0x005cf000 │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ - b 0x1483c04 │ │ │ │ + b 0x1483b44 │ │ │ │ ldmdaeq r3, {r5, r6, sl, fp}^ │ │ │ │ andeq pc, r1, #2 │ │ │ │ bicvc lr, r0, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf14c189a │ │ │ │ addslt r0, r3, #0, 24 │ │ │ │ tstmi ip, pc, asr #20 │ │ │ │ tstmi r2, r1, asr #20 │ │ │ │ @@ -166721,90 +166673,90 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0030f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r3, r4, r6, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb31 │ │ │ │ @ instruction: 0xf1710f30 │ │ │ │ - ble 0x16b3430 │ │ │ │ + ble 0x16b3370 │ │ │ │ strteq pc, [r0], #-428 @ 0xfffffe54 │ │ │ │ eoreq pc, r0, ip, asr #3 │ │ │ │ @ instruction: 0xf10cfa03 │ │ │ │ strteq pc, [r0], -ip, asr #3 │ │ │ │ vst1.8 {d15-d16}, [r4], r2 │ │ │ │ streq pc, [r0, #-428]! @ 0xfffffe54 │ │ │ │ @ instruction: 0xf000fa22 │ │ │ │ movwmi r4, #4897 @ 0x1321 │ │ │ │ @ instruction: 0xf00cfa02 │ │ │ │ - blx 0x8dfa7c │ │ │ │ - blx 0x13008c │ │ │ │ - blx 0x930878 │ │ │ │ + blx 0x8df9bc │ │ │ │ + blx 0x12ffcc │ │ │ │ + blx 0x9307b8 │ │ │ │ teqpmi r4, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ - blx 0x903d18 │ │ │ │ + blx 0x903c58 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ @ instruction: 0xf04fd006 │ │ │ │ movwcs r3, #4351 @ 0x10ff │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ andscc pc, r8, #13500416 @ 0xce0000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1ca264c │ │ │ │ + b 0x1ca258c │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ - blx 0x933514 │ │ │ │ - blx 0x1af8c8 │ │ │ │ + blx 0x933454 │ │ │ │ + blx 0x1af808 │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ msreq CPSR_, ip, lsr #3 │ │ │ │ stc2 10, cr15, [ip], {35} @ 0x23 @ │ │ │ │ @ instruction: 0xf101fa23 │ │ │ │ - b 0x1483cd4 │ │ │ │ + b 0x1483c14 │ │ │ │ @ instruction: 0xf002015c │ │ │ │ ldmdaeq r2, {r0, r8, r9}^ │ │ │ │ sbcvc lr, ip, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf14118d0 │ │ │ │ @ instruction: 0xf5b10100 │ │ │ │ bicsle r3, sp, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ @ instruction: 0xf8ce30ff │ │ │ │ @ instruction: 0xf64f3218 │ │ │ │ @ instruction: 0xe7d571ff │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x15626a4 │ │ │ │ + b 0x15625e4 │ │ │ │ svclt 0x00040103 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ strb sp, [r7, r1, asr #3] │ │ │ │ @ instruction: 0x4603b252 │ │ │ │ svceq 0x001ff112 │ │ │ │ - bcs 0xe9d4c │ │ │ │ - bcs 0x8a9d2c │ │ │ │ + bcs 0xe9c8c │ │ │ │ + bcs 0x8a9c6c │ │ │ │ cmnlt r9, r5, lsl sp │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ tstcs r0, r8, lsl r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf002fa21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x104ef0 │ │ │ │ - blx 0x8ef13c │ │ │ │ + blx 0x104e30 │ │ │ │ + blx 0x8ef07c │ │ │ │ addsmi pc, r1, #536870912 @ 0x20000000 │ │ │ │ smlattcs r0, r4, r1, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ - ble 0x1b6dc8 │ │ │ │ + ble 0x1b6d08 │ │ │ │ smlabtcs r0, r8, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bcs 0xc4f18 │ │ │ │ - bcs 0x8a9d90 │ │ │ │ + bcs 0xc4e58 │ │ │ │ + bcs 0x8a9cd0 │ │ │ │ mvnlt sp, r2, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ andscc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @@ -166817,101 +166769,101 @@ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x46084770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0x4603b252 │ │ │ │ svceq 0x0020f112 │ │ │ │ - bcs 0xe9e0c │ │ │ │ - bcs 0x8a9de0 │ │ │ │ + bcs 0xe9d4c │ │ │ │ + bcs 0x8a9d20 │ │ │ │ orrslt sp, r1, r8, lsl sp │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ tstcs r0, r8, lsl r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ bicsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf00140d1 │ │ │ │ - bl 0xb31d8 │ │ │ │ + bl 0xb3118 │ │ │ │ qaddcs r0, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf002fa01 │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ @ instruction: 0xd1e14291 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ subsmi fp, r3, #536870917 @ 0x20000005 │ │ │ │ svceq 0x001ff113 │ │ │ │ - blcs 0xe9e44 │ │ │ │ - blcs 0x8a9e54 │ │ │ │ + blcs 0xe9d84 │ │ │ │ + blcs 0x8a9d94 │ │ │ │ cmplt r1, fp, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ andscc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf1c00fc8 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x1101a38 │ │ │ │ + blx 0x1101978 │ │ │ │ @ instruction: 0xf000f002 │ │ │ │ - bl 0x173e40 │ │ │ │ + bl 0x173d80 │ │ │ │ tstcs r0, r0, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x105008 │ │ │ │ - blx 0x116fa58 │ │ │ │ + blx 0x104f48 │ │ │ │ + blx 0x116f998 │ │ │ │ addsmi pc, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0x4610d1de │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0a464 │ │ │ │ + bl 0xfec0a3a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4617 │ │ │ │ @ instruction: 0xf7ef4606 │ │ │ │ @ instruction: 0x4621fad1 │ │ │ │ tstpeq r0, #4, 2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x07c2463c │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q10, d0, d1 │ │ │ │ strtmi r0, [ip], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xd1f44299 │ │ │ │ - bl 0x284b58 │ │ │ │ + bl 0x284a98 │ │ │ │ @ instruction: 0xf7ef1705 │ │ │ │ @ instruction: 0x4638fa77 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ ldrmi r4, [lr], -r4, lsl #12 │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe971290 │ │ │ │ + blx 0xfe9711d0 │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ andeq pc, lr, #1073741825 @ 0x40000001 │ │ │ │ - blx 0x1884bd4 │ │ │ │ + blx 0x1884b14 │ │ │ │ @ instruction: 0xf83cfe80 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ strbmi r0, [r2, #-143]! @ 0xffffff71 │ │ │ │ eorscc pc, lr, r8, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s10, s6 │ │ │ │ tsteq r3, r1, lsr #20 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ @ instruction: 0xf8ac4435 │ │ │ │ mvnle r1, r0 │ │ │ │ - bl 0x284b88 │ │ │ │ + bl 0x284ac8 │ │ │ │ @ instruction: 0xf7ef07c6 │ │ │ │ @ instruction: 0x4638fa3f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -166919,43 +166871,43 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ ldrmi r4, [pc], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ef4646 │ │ │ │ @ instruction: 0xf649fa6b │ │ │ │ - vrshr.s64 d23, d0, #64 │ │ │ │ + vmlal.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf1a40233 │ │ │ │ @ instruction: 0xf1040c04 │ │ │ │ - blx 0x1873784 │ │ │ │ + blx 0x18736c4 │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ @ instruction: 0xf3c03f04 │ │ │ │ - b 0xfe17739c │ │ │ │ + b 0xfe1772dc │ │ │ │ strbmi r0, [r1, #-1030]! @ 0xfffffbfa │ │ │ │ eors pc, lr, r2, asr r8 @ │ │ │ │ - b 0x1c4464 │ │ │ │ - b 0xfe1b43a8 │ │ │ │ + b 0x1c43a4 │ │ │ │ + b 0xfe1b42e8 │ │ │ │ @ instruction: 0xf8cc0403 │ │ │ │ mvnle r4, r0 │ │ │ │ - bl 0x2c4c1c │ │ │ │ + bl 0x2c4b5c │ │ │ │ @ instruction: 0xf7ef0887 │ │ │ │ strbmi pc, [r0], -r5, lsl #20 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf8dd460d │ │ │ │ @ instruction: 0x461f8018 │ │ │ │ ldrmi r4, [r4], -r6, lsl #12 │ │ │ │ - blx 0xcf1374 │ │ │ │ + blx 0xcf12b4 │ │ │ │ @ instruction: 0xf1054629 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ strbmi r4, [r4], #-3073 @ 0xfffff3ff │ │ │ │ svclt 0x000842a7 │ │ │ │ vraddhn.i16 d18, q0, q0 │ │ │ │ @@ -166970,15 +166922,15 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcls 0x00084689 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf649461e │ │ │ │ - @ instruction: 0xf2c07890 │ │ │ │ + vmul.i d22, d16, d0[4] │ │ │ │ @ instruction: 0xf7ef0833 │ │ │ │ @ instruction: 0xf1a9f9ff │ │ │ │ @ instruction: 0xf1090c02 │ │ │ │ sbclt r0, r1, #14, 28 @ 0xe0 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscc pc, r1, r8, asr r8 @ │ │ │ │ @@ -166998,22 +166950,22 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcls 0x00084689 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf649461e │ │ │ │ - @ instruction: 0xf2c07890 │ │ │ │ + vmul.i d22, d16, d0[4] │ │ │ │ @ instruction: 0xf7ef0833 │ │ │ │ @ instruction: 0xf1a9f9c7 │ │ │ │ @ instruction: 0xf1090c04 │ │ │ │ - blx 0x18738c4 │ │ │ │ + blx 0x1873804 │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ @ instruction: 0xf3c03f04 │ │ │ │ - b 0xfe1b74dc │ │ │ │ + b 0xfe1b741c │ │ │ │ ldrtmi r0, [ip], #-515 @ 0xfffffdfd │ │ │ │ eors pc, lr, r8, asr r8 @ │ │ │ │ svclt 0x000842a6 │ │ │ │ strbmi r2, [r1, #-1024]! @ 0xfffffc00 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ @@ -167051,15 +167003,15 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcls 0x00084689 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf649461e │ │ │ │ - @ instruction: 0xf2c07890 │ │ │ │ + vmul.i d22, d16, d0[4] │ │ │ │ @ instruction: 0xf7ef0833 │ │ │ │ @ instruction: 0xf1a9f95d │ │ │ │ @ instruction: 0xf1090c02 │ │ │ │ sbclt r0, r1, #14, 28 @ 0xe0 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscc pc, r1, r8, asr r8 @ │ │ │ │ @@ -167079,22 +167031,22 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcls 0x00084689 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf649461e │ │ │ │ - @ instruction: 0xf2c07890 │ │ │ │ + vmul.i d22, d16, d0[4] │ │ │ │ @ instruction: 0xf7ef0833 │ │ │ │ @ instruction: 0xf1a9f925 │ │ │ │ @ instruction: 0xf1090c04 │ │ │ │ - blx 0x1873a08 │ │ │ │ + blx 0x1873948 │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ @ instruction: 0xf3c03f04 │ │ │ │ - b 0xfe1b7620 │ │ │ │ + b 0xfe1b7560 │ │ │ │ stccs 2, cr0, [r0], {3} │ │ │ │ ldrtmi fp, [r4], -r8, lsl #30 │ │ │ │ eors pc, lr, r8, asr r8 @ │ │ │ │ strbmi r1, [r1, #-3044]! @ 0xfffff41c │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ @@ -167110,28 +167062,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ef4614 │ │ │ │ @ instruction: 0x4607f8f1 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf866f7ef │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb3654 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb3594 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f812 │ │ │ │ @ instruction: 0xf81c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ - b 0x11040a4 │ │ │ │ + b 0x1103fe4 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a7e34 │ │ │ │ + b 0x2a7d74 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x984f18 │ │ │ │ + b 0x984e58 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000b881 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167152,17 +167104,17 @@ │ │ │ │ svclt 0x0018428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x984f8c │ │ │ │ - blx 0x874310 │ │ │ │ - b 0x11b312c │ │ │ │ + b 0x984ecc │ │ │ │ + blx 0x874250 │ │ │ │ + b 0x11b306c │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000b845 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167182,43 +167134,43 @@ │ │ │ │ svclt 0x00184286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x985004 │ │ │ │ - blx 0x874388 │ │ │ │ - b 0x11b299c │ │ │ │ + b 0x984f44 │ │ │ │ + blx 0x8742c8 │ │ │ │ + b 0x11b28dc │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000b809 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ef460d │ │ │ │ strmi pc, [r0], r1, asr #16 │ │ │ │ @ instruction: 0xf8d6b2ff │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ mcrne 15, 3, pc, cr10, cr5, {5} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb3127 │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb3067 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f812 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x000c42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x8767c0 │ │ │ │ - b 0x11305fc │ │ │ │ + blx 0x876700 │ │ │ │ + b 0x113053c │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e7f8c │ │ │ │ + b 0x2e7ecc │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x102a64 │ │ │ │ + b 0x1029a4 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x00d0f7ee │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -167239,17 +167191,17 @@ │ │ │ │ ldrmi fp, [sl], -ip, lsl #30 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x985108 │ │ │ │ - blx 0x874470 │ │ │ │ - b 0x11b3288 │ │ │ │ + b 0x985048 │ │ │ │ + blx 0x8743b0 │ │ │ │ + b 0x11b31c8 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000bf97 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167265,17 +167217,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x000c4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x328078 │ │ │ │ + b 0x327fb8 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17ab48 │ │ │ │ + b 0x17aa88 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x005ef7ee │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -167283,28 +167235,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607ff97 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xff0cf7ee │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb3908 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb3848 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f812 │ │ │ │ @ instruction: 0xf81c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ - b 0x1104358 │ │ │ │ + b 0x1104298 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a80e8 │ │ │ │ + b 0x2a8028 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x9851cc │ │ │ │ + b 0x98510c │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bf27 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167325,17 +167277,17 @@ │ │ │ │ svclt 0x0008428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x985240 │ │ │ │ - blx 0x8745c4 │ │ │ │ - b 0x11b33e0 │ │ │ │ + b 0x985180 │ │ │ │ + blx 0x874504 │ │ │ │ + b 0x11b3320 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000beeb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167355,43 +167307,43 @@ │ │ │ │ svclt 0x00084286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x9852b8 │ │ │ │ - blx 0x87463c │ │ │ │ - b 0x11b2c50 │ │ │ │ + b 0x9851f8 │ │ │ │ + blx 0x87457c │ │ │ │ + b 0x11b2b90 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000beaf │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ strmi pc, [r0], r7, ror #29 │ │ │ │ @ instruction: 0xf8d6b2ff │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ mcrne 14, 3, pc, cr10, cr11, {2} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb33db │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb331b │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f812 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x001442bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x876a74 │ │ │ │ - b 0x11308b0 │ │ │ │ + blx 0x8769b4 │ │ │ │ + b 0x11307f0 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e8240 │ │ │ │ + b 0x2e8180 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x102d18 │ │ │ │ + b 0x102c58 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 7, 7, cr15, cr6, cr14, {7} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -167412,17 +167364,17 @@ │ │ │ │ sadd16mi fp, sl, r4 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x9853bc │ │ │ │ - blx 0x874724 │ │ │ │ - b 0x11b353c │ │ │ │ + b 0x9852fc │ │ │ │ + blx 0x874664 │ │ │ │ + b 0x11b347c │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000be3d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167438,17 +167390,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00144547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x32832c │ │ │ │ + b 0x32826c │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17adfc │ │ │ │ + b 0x17ad3c │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 7, 0, cr15, cr4, cr14, {7} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -167456,28 +167408,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607fe3d │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ ldc2 7, cr15, [r2, #952]! @ 0x3b8 │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb3bbc │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb3afc │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f812 │ │ │ │ @ instruction: 0xf81c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #3896 @ 0xf38 │ │ │ │ - b 0x110460c │ │ │ │ + b 0x110454c │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a839c │ │ │ │ + b 0x2a82dc │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x985480 │ │ │ │ + b 0x9853c0 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bdcd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167498,17 +167450,17 @@ │ │ │ │ svclt 0x0038428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x9854f4 │ │ │ │ - blx 0x874878 │ │ │ │ - b 0x11b3694 │ │ │ │ + b 0x985434 │ │ │ │ + blx 0x8747b8 │ │ │ │ + b 0x11b35d4 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bd91 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167528,43 +167480,43 @@ │ │ │ │ svclt 0x00384286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x98556c │ │ │ │ - blx 0x8748f0 │ │ │ │ - b 0x11b2f04 │ │ │ │ + b 0x9854ac │ │ │ │ + blx 0x874830 │ │ │ │ + b 0x11b2e44 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bd55 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ strmi pc, [r0], sp, lsl #27 │ │ │ │ @ instruction: 0xf8d6b2ff │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ cdpne 13, 6, cr15, cr10, cr1, {0} │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb368f │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb35cf │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f812 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x002c42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x876d28 │ │ │ │ - b 0x1130b64 │ │ │ │ + blx 0x876c68 │ │ │ │ + b 0x1130aa4 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e84f4 │ │ │ │ + b 0x2e8434 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x102fcc │ │ │ │ + b 0x102f0c │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldclt 7, cr15, [ip, #-952] @ 0xfffffc48 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -167585,17 +167537,17 @@ │ │ │ │ ldrmi fp, [sl], -ip, lsr #30 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x985670 │ │ │ │ - blx 0x8749d8 │ │ │ │ - b 0x11b37f0 │ │ │ │ + b 0x9855b0 │ │ │ │ + blx 0x874918 │ │ │ │ + b 0x11b3730 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000bce3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167611,17 +167563,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x002c4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x3285e0 │ │ │ │ + b 0x328520 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17b0b0 │ │ │ │ + b 0x17aff0 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 7, cr15, [sl], #952 @ 0x3b8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -167629,28 +167581,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ strmi pc, [r7], -r3, ror #25 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ mrrc2 7, 14, pc, r8, cr14 @ │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb3e70 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb3db0 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f812 │ │ │ │ @ instruction: 0xf81c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #3992 @ 0xf98 │ │ │ │ - b 0x11048c0 │ │ │ │ + b 0x1104800 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a8650 │ │ │ │ + b 0x2a8590 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x985734 │ │ │ │ + b 0x985674 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bc73 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167671,79 +167623,79 @@ │ │ │ │ svclt 0x0098428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x9857a8 │ │ │ │ - blx 0x874b2c │ │ │ │ - b 0x11b3948 │ │ │ │ + b 0x9856e8 │ │ │ │ + blx 0x874a6c │ │ │ │ + b 0x11b3888 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bc37 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ strmi pc, [r7], -pc, ror #24 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ - blx 0xff9f1efe │ │ │ │ + blx 0xff9f1e3e │ │ │ │ strmi r1, [r0], r2, lsr #30 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ tstpeq ip, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f230f │ │ │ │ @ instruction: 0xf85e0c00 │ │ │ │ tsteq ip, r4, lsl #30 │ │ │ │ svceq 0x0004f852 │ │ │ │ svclt 0x00984286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x985820 │ │ │ │ - blx 0x874ba4 │ │ │ │ - b 0x11b31b8 │ │ │ │ + b 0x985760 │ │ │ │ + blx 0x874ae4 │ │ │ │ + b 0x11b30f8 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bbfb │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ @ instruction: 0x4680fc33 │ │ │ │ @ instruction: 0xf8d6b2ff │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ vmulne.f64 d31, d26, d23 │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb3943 │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb3883 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f812 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x008c42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x876fdc │ │ │ │ - b 0x1130e18 │ │ │ │ + blx 0x876f1c │ │ │ │ + b 0x1130d58 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e87a8 │ │ │ │ + b 0x2e86e8 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x103280 │ │ │ │ + b 0x1031c0 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff171fc0 │ │ │ │ + bllt 0xff171f00 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ @ instruction: 0x4680fbfb │ │ │ │ @@ -167758,165 +167710,165 @@ │ │ │ │ ldrmi fp, [sl], -ip, lsl #31 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x985924 │ │ │ │ - blx 0x874c8c │ │ │ │ - b 0x11b3aa4 │ │ │ │ + b 0x985864 │ │ │ │ + blx 0x874bcc │ │ │ │ + b 0x11b39e4 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000bb89 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee4690 │ │ │ │ strmi pc, [r1], r1, asr #23 │ │ │ │ eoreq pc, r0, #14024704 @ 0xd60000 │ │ │ │ - blx 0xe7205a │ │ │ │ + blx 0xe71f9a │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ @ instruction: 0xf1044602 │ │ │ │ @ instruction: 0xf04f010c │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x008c4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x328894 │ │ │ │ + b 0x3287d4 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17b364 │ │ │ │ + b 0x17b2a4 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x14f20a4 │ │ │ │ + bllt 0x14f1fe4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ strmi pc, [r7], -r9, lsl #23 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ - blx 0x720c8 │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb4124 │ │ │ │ + blx 0x72008 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb4064 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f912 │ │ │ │ @ instruction: 0xf91c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - b 0x1104b74 │ │ │ │ + b 0x1104ab4 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a8904 │ │ │ │ + b 0x2a8844 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x9859e8 │ │ │ │ + b 0x985928 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bb19 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607fb51 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ - blx 0xff272138 │ │ │ │ + blx 0xff272078 │ │ │ │ strmi r1, [r0], r2, lsr #29 │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ andeq pc, lr, r6, lsl #2 │ │ │ │ @ instruction: 0xf04f2303 │ │ │ │ @ instruction: 0xf93c0e00 │ │ │ │ addseq r6, ip, r2, lsl #30 │ │ │ │ svcne 0x0002f932 │ │ │ │ svclt 0x00b8428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x985a5c │ │ │ │ - blx 0x874de0 │ │ │ │ - b 0x11b3bfc │ │ │ │ + b 0x98599c │ │ │ │ + blx 0x874d20 │ │ │ │ + b 0x11b3b3c │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000badd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607fb15 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ - blx 0xfe3721b0 │ │ │ │ + blx 0xfe3720f0 │ │ │ │ strmi r1, [r0], r2, lsr #30 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ tstpeq ip, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f230f │ │ │ │ @ instruction: 0xf85e0c00 │ │ │ │ tsteq ip, r4, lsl #30 │ │ │ │ svceq 0x0004f852 │ │ │ │ svclt 0x00b84286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x985ad4 │ │ │ │ - blx 0x874e58 │ │ │ │ - b 0x11b346c │ │ │ │ + b 0x985a14 │ │ │ │ + blx 0x874d98 │ │ │ │ + b 0x11b33ac │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000baa1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ pkhtbmi pc, r0, r9, asr #21 @ │ │ │ │ @ instruction: 0xf8d6b27f │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ vnmulne.f32 s31, s20, s26 │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb3bf7 │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb3b37 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f912 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x00ac42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x877290 │ │ │ │ - b 0x11310cc │ │ │ │ + blx 0x8771d0 │ │ │ │ + b 0x113100c │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e8a5c │ │ │ │ + b 0x2e899c │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x103534 │ │ │ │ + b 0x103474 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x1af2274 │ │ │ │ + blt 0x1af21b4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ strmi pc, [r0], r1, lsr #21 │ │ │ │ @@ -167931,17 +167883,17 @@ │ │ │ │ ldrmi fp, [sl], -ip, lsr #31 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x985bd8 │ │ │ │ - blx 0x874f40 │ │ │ │ - b 0x11b3d58 │ │ │ │ + b 0x985b18 │ │ │ │ + blx 0x874e80 │ │ │ │ + b 0x11b3c98 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000ba2f │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167957,17 +167909,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00ac4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x328b48 │ │ │ │ + b 0x328a88 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17b618 │ │ │ │ + b 0x17b558 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt r6!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -167975,28 +167927,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ strmi pc, [r7], -pc, lsr #20 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf9a4f7ee │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb43d8 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb4318 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f912 │ │ │ │ @ instruction: 0xf91c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #4008 @ 0xfa8 │ │ │ │ - b 0x1104e28 │ │ │ │ + b 0x1104d68 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a8bb8 │ │ │ │ + b 0x2a8af8 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x985c9c │ │ │ │ + b 0x985bdc │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b9bf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -168017,17 +167969,17 @@ │ │ │ │ svclt 0x00a8428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x985d10 │ │ │ │ - blx 0x875094 │ │ │ │ - b 0x11b3eb0 │ │ │ │ + b 0x985c50 │ │ │ │ + blx 0x874fd4 │ │ │ │ + b 0x11b3df0 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b983 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168047,43 +167999,43 @@ │ │ │ │ svclt 0x00a84286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x985d88 │ │ │ │ - blx 0x87510c │ │ │ │ - b 0x11b3720 │ │ │ │ + b 0x985cc8 │ │ │ │ + blx 0x87504c │ │ │ │ + b 0x11b3660 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b947 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ @ instruction: 0x4680f97f │ │ │ │ @ instruction: 0xf8d6b27f │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ mcrne 8, 3, pc, cr10, cr3, {7} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb3eab │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb3deb │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f912 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x00b442bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x877544 │ │ │ │ - b 0x1131380 │ │ │ │ + blx 0x877484 │ │ │ │ + b 0x11312c0 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e8d10 │ │ │ │ + b 0x2e8c50 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x1037e8 │ │ │ │ + b 0x103728 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt lr, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -168104,17 +168056,17 @@ │ │ │ │ @ instruction: 0x461abfb4 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x985e8c │ │ │ │ - blx 0x8751f4 │ │ │ │ - b 0x11b400c │ │ │ │ + b 0x985dcc │ │ │ │ + blx 0x875134 │ │ │ │ + b 0x11b3f4c │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000b8d5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168130,17 +168082,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00b44547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x328dfc │ │ │ │ + b 0x328d3c │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17b8cc │ │ │ │ + b 0x17b80c │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt ip, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -168148,28 +168100,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607f8d5 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf84af7ee │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb468c │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb45cc │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f912 │ │ │ │ @ instruction: 0xf91c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #4056 @ 0xfd8 │ │ │ │ - b 0x11050dc │ │ │ │ + b 0x110501c │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a8e6c │ │ │ │ + b 0x2a8dac │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x985f50 │ │ │ │ + b 0x985e90 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b865 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -168190,17 +168142,17 @@ │ │ │ │ svclt 0x00d8428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x985fc4 │ │ │ │ - blx 0x875348 │ │ │ │ - b 0x11b4164 │ │ │ │ + b 0x985f04 │ │ │ │ + blx 0x875288 │ │ │ │ + b 0x11b40a4 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b829 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168220,43 +168172,43 @@ │ │ │ │ svclt 0x00d84286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x98603c │ │ │ │ - blx 0x8753c0 │ │ │ │ - b 0x11b39d4 │ │ │ │ + b 0x985f7c │ │ │ │ + blx 0x875300 │ │ │ │ + b 0x11b3914 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bfed │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ strmi pc, [r0], r5, lsr #16 │ │ │ │ @ instruction: 0xf8d6b27f │ │ │ │ @ instruction: 0xf7ed0220 │ │ │ │ mcrne 15, 3, pc, cr10, cr9, {4} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb415f │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb409f │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f912 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x00cc42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x8777f8 │ │ │ │ - b 0x1131634 │ │ │ │ + blx 0x877738 │ │ │ │ + b 0x1131574 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e8fc4 │ │ │ │ + b 0x2e8f04 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x103a9c │ │ │ │ + b 0x1039dc │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x00b4f7ed │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -168277,17 +168229,17 @@ │ │ │ │ ldrmi fp, [sl], -ip, asr #31 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x986140 │ │ │ │ - blx 0x8754a8 │ │ │ │ - b 0x11b42c0 │ │ │ │ + b 0x986080 │ │ │ │ + blx 0x8753e8 │ │ │ │ + b 0x11b4200 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed43f8 │ │ │ │ svclt 0x0000bf7b │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168303,17 +168255,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00cc4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x3290b0 │ │ │ │ + b 0x328ff0 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17bb80 │ │ │ │ + b 0x17bac0 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0042f7ed │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -168321,28 +168273,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ed4614 │ │ │ │ @ instruction: 0x4607ff7b │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ cdp2 7, 15, cr15, cr0, cr13, {7} │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb4940 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb4880 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f912 │ │ │ │ @ instruction: 0xf91c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #4040 @ 0xfc8 │ │ │ │ - b 0x1105390 │ │ │ │ + b 0x11052d0 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a9120 │ │ │ │ + b 0x2a9060 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x986204 │ │ │ │ + b 0x986144 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bf0b │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -168363,17 +168315,17 @@ │ │ │ │ svclt 0x00c8428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x986278 │ │ │ │ - blx 0x8755fc │ │ │ │ - b 0x11b4418 │ │ │ │ + b 0x9861b8 │ │ │ │ + blx 0x87553c │ │ │ │ + b 0x11b4358 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000becf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168393,43 +168345,43 @@ │ │ │ │ svclt 0x00c84286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x9862f0 │ │ │ │ - blx 0x875674 │ │ │ │ - b 0x11b3c88 │ │ │ │ + b 0x986230 │ │ │ │ + blx 0x8755b4 │ │ │ │ + b 0x11b3bc8 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000be93 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ed460d │ │ │ │ strmi pc, [r0], fp, asr #29 │ │ │ │ @ instruction: 0xf8d6b27f │ │ │ │ @ instruction: 0xf7ed0220 │ │ │ │ mcrne 14, 3, pc, cr10, cr15, {1} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb4413 │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb4353 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f912 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x00d442bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x877aac │ │ │ │ - b 0x11318e8 │ │ │ │ + blx 0x8779ec │ │ │ │ + b 0x1131828 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e9278 │ │ │ │ + b 0x2e91b8 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x103d50 │ │ │ │ + b 0x103c90 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 7, 5, cr15, cr10, cr13, {7} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -168450,17 +168402,17 @@ │ │ │ │ @ instruction: 0x461abfd4 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x9863f4 │ │ │ │ - blx 0x87575c │ │ │ │ - b 0x11b4574 │ │ │ │ + b 0x986334 │ │ │ │ + blx 0x87569c │ │ │ │ + b 0x11b44b4 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed43f8 │ │ │ │ svclt 0x0000be21 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168476,17 +168428,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00d44547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x329364 │ │ │ │ + b 0x3292a4 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17be34 │ │ │ │ + b 0x17bd74 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stcllt 7, cr15, [r8, #948]! @ 0x3b4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -168497,51 +168449,51 @@ │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0xf7ed4616 │ │ │ │ @ instruction: 0xf8b5fe1f │ │ │ │ @ instruction: 0xf1a63ca4 │ │ │ │ @ instruction: 0xf1a40208 │ │ │ │ @ instruction: 0xf1a70108 │ │ │ │ @ instruction: 0xf6490608 │ │ │ │ - @ instruction: 0xf2c07490 │ │ │ │ + vmls.i d22, d16, d0[4] │ │ │ │ @ instruction: 0x46b90433 │ │ │ │ - blx 0x1899ffc │ │ │ │ + blx 0x1899f3c │ │ │ │ @ instruction: 0xf852fb83 │ │ │ │ ldrtmi r7, [r0], r8, lsl #30 │ │ │ │ svcpl 0x0008f856 │ │ │ │ - beq 0xff3af818 │ │ │ │ + beq 0xff3af758 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ eorslt pc, fp, r4, asr r8 @ │ │ │ │ svcvc 0x0008f851 │ │ │ │ - b 0x3b7488 │ │ │ │ + b 0x3b73c8 │ │ │ │ @ instruction: 0xf8da0c0b │ │ │ │ rsbsmi fp, sp, r4 │ │ │ │ ldrdge pc, [r4], -r6 │ │ │ │ @ instruction: 0x0c05ea8c │ │ │ │ vmov.i16 q11, #133 @ 0x0085 │ │ │ │ strbmi r2, [r1, #15] │ │ │ │ streq lr, [r5, #-2698] @ 0xfffff576 │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ - bleq 0xff46f850 │ │ │ │ + bleq 0xff46f790 │ │ │ │ eors pc, lr, r4, asr r8 @ │ │ │ │ @ instruction: 0x0c0eea0c │ │ │ │ streq lr, [r7, -ip, lsl #21] │ │ │ │ stmdavs pc, {r0, r1, r2, r3, sp, lr}^ @ │ │ │ │ ldrdgt pc, [r4], -fp │ │ │ │ - beq 0x2af680 │ │ │ │ + beq 0x2af5c0 │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ streq lr, [ip, #-2565] @ 0xfffff5fb │ │ │ │ streq lr, [r7, #-2693] @ 0xfffff57b │ │ │ │ bicle r6, r6, sp, asr #32 │ │ │ │ strtmi r9, [r8], -r1, lsl #26 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ed4ff0 │ │ │ │ svclt 0x0000bd8b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0be80 │ │ │ │ + bl 0xfec0bdc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ stc2l 7, cr15, [r6, #948] @ 0x3b4 │ │ │ │ @ instruction: 0xf8d54604 │ │ │ │ @ instruction: 0xf7ed0220 │ │ │ │ @ instruction: 0xf8d5fd3b │ │ │ │ andmi r2, r4, r4, lsr #25 │ │ │ │ @@ -168549,60 +168501,60 @@ │ │ │ │ movweq lr, #2594 @ 0xa22 │ │ │ │ adclt r4, r4, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf8c5431c │ │ │ │ pop {r2, r5, r7, sl, fp, lr} │ │ │ │ @ instruction: 0xf7ed4038 │ │ │ │ svclt 0x0000bd6b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0bec0 │ │ │ │ + bl 0xfec0be00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf7ed460c │ │ │ │ strmi pc, [r6], -r5, lsr #27 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ ldc2 7, cr15, [sl, #-948] @ 0xfffffc4c │ │ │ │ stmdale r0!, {r4, sl, fp, sp} │ │ │ │ orrslt r4, r4, r2, lsl #12 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ movteq pc, #452 @ 0x1c4 @ │ │ │ │ @ instruction: 0xf1a44006 │ │ │ │ @ instruction: 0xf1c40020 │ │ │ │ - blx 0x8f5d74 │ │ │ │ - blx 0x131904 │ │ │ │ - blx 0x930cfc │ │ │ │ + blx 0x8f5cb4 │ │ │ │ + blx 0x131844 │ │ │ │ + blx 0x930c3c │ │ │ │ movwmi pc, #13316 @ 0x3404 @ │ │ │ │ eorsmi r4, r3, r3, lsr #6 │ │ │ │ @ instruction: 0xf8d5b29c │ │ │ │ strtmi r3, [r8], -r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ @ instruction: 0xf8c54323 │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed4070 │ │ │ │ @ instruction: 0xf644bd37 │ │ │ │ - vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ + vmla.f d19, d0, d0[6] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vmvn.i32 d20, #4 @ 0x00000004 │ │ │ │ - blmi 0x134de8 │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ + blmi 0x134d28 │ │ │ │ adccs pc, r7, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xffcef1bc │ │ │ │ - eorseq r9, r3, r0, ror #21 │ │ │ │ + eorseq r9, r3, r0, lsr sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0bf44 │ │ │ │ + bl 0xfec0be84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ stc2l 7, cr15, [r2, #-948]! @ 0xfffffc4c │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xb4d70 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xb4cb0 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ @ instruction: 0x26000e10 │ │ │ │ svccc 0x0001f91c │ │ │ │ andeq pc, r1, #0 │ │ │ │ - blcs 0xbdd6c │ │ │ │ + blcs 0xbdcac │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ - blcs 0xfe0e18e0 │ │ │ │ + blcs 0xfe0e1820 │ │ │ │ cmncs pc, #4, 30 │ │ │ │ tstlt r2, r4, lsl r6 │ │ │ │ tstcc r1, fp │ │ │ │ vsubw.u8 q10, q0, d22 │ │ │ │ ldrbmi r0, [r1, #-79]! @ 0xffffffb1 │ │ │ │ tstlt r6, sl, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ @@ -168614,15 +168566,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ed4604 │ │ │ │ @ instruction: 0xf1a5fd31 │ │ │ │ cdpne 12, 11, cr0, cr1, cr2, {0} │ │ │ │ cdpeq 1, 0, cr15, cr14, cr5, {0} │ │ │ │ - ldrvc pc, [r0], r9, asr #12 │ │ │ │ + strbtvs pc, [r0], r9, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf93c2500 │ │ │ │ sbclt r3, r7, #2, 30 │ │ │ │ svccs 0x0002f831 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf856425b │ │ │ │ @@ -168646,21 +168598,21 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ed4604 │ │ │ │ @ instruction: 0xf1a5fcf1 │ │ │ │ svcne 0x00310e04 │ │ │ │ andeq pc, ip, #1073741825 @ 0x40000001 │ │ │ │ - ldrvc pc, [r0], r9, asr #12 │ │ │ │ + strbtvs pc, [r0], r9, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf85e2500 │ │ │ │ - blx 0x1884a60 │ │ │ │ + blx 0x18849a0 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf04f7f04 │ │ │ │ - blcs 0xb6e5c │ │ │ │ + blcs 0xb6d9c │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ @ instruction: 0xf06fbf04 │ │ │ │ @ instruction: 0xf0004300 │ │ │ │ rsbsmi r0, fp, r1, lsl #16 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ @@ -168670,20 +168622,20 @@ │ │ │ │ mvnle r6, fp │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bc79 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0c0a4 │ │ │ │ + bl 0xfec0bfe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ ldc2 7, cr15, [r2], #948 @ 0x3b4 │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xb4ed0 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xb4e10 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ @ instruction: 0x26000e10 │ │ │ │ svccc 0x0001f91c │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf1132400 │ │ │ │ svclt 0x00040f80 │ │ │ │ @ instruction: 0x4614237f │ │ │ │ @@ -168702,20 +168654,20 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ed4604 │ │ │ │ @ instruction: 0xf1a5fc81 │ │ │ │ cdpne 12, 11, cr0, cr1, cr2, {0} │ │ │ │ cdpeq 1, 0, cr15, cr14, cr5, {0} │ │ │ │ - ldrvc pc, [r0], r9, asr #12 │ │ │ │ + strbtvs pc, [r0], r9, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ ands r2, r3, r0, lsl #10 │ │ │ │ addslt r4, fp, #-1342177275 @ 0xb0000005 │ │ │ │ @ instruction: 0xf831b2c7 │ │ │ │ - b 0x1200b40 │ │ │ │ + b 0x1200a80 │ │ │ │ vabal.u8 q8, d0, d8 │ │ │ │ strbmi r0, [r6, #143]! @ 0x8f │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andle r8, fp, fp │ │ │ │ @@ -168735,67 +168687,67 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ed4604 │ │ │ │ @ instruction: 0xf1a5fc3f │ │ │ │ svcne 0x00310e04 │ │ │ │ andeq pc, ip, #1073741825 @ 0x40000001 │ │ │ │ - ldrvc pc, [r0], r9, asr #12 │ │ │ │ + strbtvs pc, [r0], r9, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf85e2500 │ │ │ │ @ instruction: 0xf04f3f04 │ │ │ │ @ instruction: 0xf1b30800 │ │ │ │ andsle r4, fp, r0, lsl #30 │ │ │ │ - blx 0x188592c │ │ │ │ + blx 0x188586c │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ - b 0x1214bd8 │ │ │ │ + b 0x1214b18 │ │ │ │ vabal.u8 q8, d0, d8 │ │ │ │ rsbsmi r1, fp, pc │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - b 0x1a50c8 │ │ │ │ - b 0xfe175c0c │ │ │ │ + b 0x1a5008 │ │ │ │ + b 0xfe175b4c │ │ │ │ andvs r0, fp, r7, lsl #6 │ │ │ │ tstlt r5, r5, ror #3 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xff3f2fa8 │ │ │ │ + bllt 0xff3f2ee8 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ svclt 0x0000e7df │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0c208 │ │ │ │ + bl 0xfec0c148 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ stc2 7, cr15, [r0], {237} @ 0xed │ │ │ │ mcrne 14, 3, r1, cr1, cr3, {3} │ │ │ │ stceq 1, cr15, [pc], {6} │ │ │ │ tstcc r1, r1, lsl #6 │ │ │ │ strle r0, [sl, #-1986] @ 0xfffff83e │ │ │ │ mulcs r0, r3, r9 │ │ │ │ - bcs 0xd3060 │ │ │ │ + bcs 0xd2fa0 │ │ │ │ subsmi fp, r2, #184, 30 @ 0x2e0 │ │ │ │ adcmi fp, r2, #536870925 @ 0x2000000d │ │ │ │ qasxmi fp, r2, r8 │ │ │ │ vaddl.u8 , d0, d10 │ │ │ │ strbmi r0, [r3, #-79]! @ 0xffffffb1 │ │ │ │ strtmi sp, [r8], -ip, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xfe873004 │ │ │ │ + bllt 0xfe872f44 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0c258 │ │ │ │ + bl 0xfec0c198 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xff6f301e │ │ │ │ + blx 0xff6f2f5e │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf649350e │ │ │ │ - @ instruction: 0xf2c07690 │ │ │ │ + vmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf93e0633 │ │ │ │ sbclt r3, r1, #2, 30 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf856425b │ │ │ │ addslt r7, fp, #49 @ 0x31 │ │ │ │ @@ -168806,69 +168758,69 @@ │ │ │ │ movweq lr, #10817 @ 0x2a41 │ │ │ │ @ instruction: 0xf8ac4575 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ed40f8 │ │ │ │ svclt 0x0000bb69 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0c2c4 │ │ │ │ + bl 0xfec0c204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7ed1f26 │ │ │ │ svcne 0x0039fba1 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ svccc 0x0004f856 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcmi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ vstmiavc r3!, {s29-s159} │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ vstmiavc r3!, {d30-} │ │ │ │ svclt 0x002c4564 │ │ │ │ movweq lr, #19076 @ 0x4a84 │ │ │ │ movweq lr, #51844 @ 0xca84 │ │ │ │ - b 0x185bd8 │ │ │ │ - b 0xfe175d4c │ │ │ │ + b 0x185b18 │ │ │ │ + b 0xfe175c8c │ │ │ │ andvs r0, fp, r4, lsl #6 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xdf30d8 │ │ │ │ + bllt 0xdf3018 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0c32c │ │ │ │ + bl 0xfec0c26c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - blx 0x1c730f2 │ │ │ │ + blx 0x1c73032 │ │ │ │ mcrne 14, 3, r1, cr1, cr3, {3} │ │ │ │ stceq 1, cr15, [pc], {6} │ │ │ │ tstcc r1, r1, lsl #6 │ │ │ │ strle r0, [sl, #-1986] @ 0xfffff83e │ │ │ │ mulcs r0, r3, r9 │ │ │ │ - bcs 0xd3184 │ │ │ │ + bcs 0xd30c4 │ │ │ │ subsmi fp, r2, #184, 30 @ 0x2e0 │ │ │ │ adcmi fp, r2, #536870925 @ 0x2000000d │ │ │ │ strtmi fp, [r2], -r8, lsr #30 │ │ │ │ vaddl.u8 , d0, d10 │ │ │ │ strbmi r0, [r3, #-79]! @ 0xffffffb1 │ │ │ │ strtmi sp, [r8], -ip, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x3f3128 │ │ │ │ + bllt 0x3f3068 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0c37c │ │ │ │ + bl 0xfec0c2bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0x1273142 │ │ │ │ + blx 0x1273082 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @ instruction: 0xf649350e │ │ │ │ - @ instruction: 0xf2c07690 │ │ │ │ + vmlsl.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf93e0633 │ │ │ │ sbclt r3, r1, #2, 30 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf856425b │ │ │ │ addslt r7, fp, #49 @ 0x31 │ │ │ │ @@ -168879,51 +168831,51 @@ │ │ │ │ movweq lr, #10817 @ 0x2a41 │ │ │ │ @ instruction: 0xf8ac4575 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ed40f8 │ │ │ │ svclt 0x0000bad7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0c3e8 │ │ │ │ + bl 0xfec0c328 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7ed1f26 │ │ │ │ svcne 0x0039fb0f │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ - ldrvc pc, [r0, r9, asr #12] │ │ │ │ + strbvs pc, [r0, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ svccc 0x0004f856 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcmi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ vstmiavc r3!, {s29-s159} │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ vstmiavc r3!, {d30-} │ │ │ │ svclt 0x00944564 │ │ │ │ movweq lr, #19076 @ 0x4a84 │ │ │ │ movweq lr, #51844 @ 0xca84 │ │ │ │ - b 0x185cfc │ │ │ │ - b 0xfe175e70 │ │ │ │ + b 0x185c3c │ │ │ │ + b 0xfe175db0 │ │ │ │ andvs r0, fp, r4, lsl #6 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xfe9731fc │ │ │ │ + blt 0xfe97313c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff4f322c │ │ │ │ + blx 0xff4f316c │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sp, sl, lsr #15 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -168932,25 +168884,25 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf76e0014 │ │ │ │ - rsclt pc, sl, #132096 @ 0x20400 │ │ │ │ + rsclt pc, sl, #230400 @ 0x38400 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97d38c │ │ │ │ + b 0x97d2cc │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x373c3c │ │ │ │ - blls 0x20f34c │ │ │ │ + blmi 0x373b7c │ │ │ │ + blls 0x20f28c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -168962,17 +168914,17 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1c732f0 │ │ │ │ + blx 0x1c73230 │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ andsle r0, lr, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -168981,25 +168933,25 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf76e0024 │ │ │ │ - rsclt pc, sl, #39936 @ 0x9c00 │ │ │ │ + rsclt pc, sl, #138240 @ 0x21c00 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb4fd3 │ │ │ │ + strne pc, [pc, #-965] @ 0xb4f13 │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x373b78 │ │ │ │ - blls 0x20f410 │ │ │ │ + blmi 0x373ab8 │ │ │ │ + blls 0x20f350 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169011,17 +168963,17 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x3f33b4 │ │ │ │ + blx 0x3f32f4 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sp, sl, lsr #15 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -169030,25 +168982,25 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf76e0014 │ │ │ │ - rsclt pc, sl, #790528 @ 0xc1000 │ │ │ │ + rsclt pc, sl, #33792 @ 0x8400 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97d514 │ │ │ │ + b 0x97d454 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x373ab4 │ │ │ │ - blls 0x20f4d4 │ │ │ │ + blmi 0x3739f4 │ │ │ │ + blls 0x20f414 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169060,15 +169012,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9aaf7ed │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169079,25 +169031,25 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf76e0024 │ │ │ │ - rsclt pc, sl, #937984 @ 0xe5000 │ │ │ │ + rsclt pc, sl, #70656 @ 0x11400 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb515b │ │ │ │ + strne pc, [pc, #-965] @ 0xb509b │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x3739f0 │ │ │ │ - blls 0x20f598 │ │ │ │ + blmi 0x373930 │ │ │ │ + blls 0x20f4d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169109,15 +169061,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf948f7ed │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169128,25 +169080,25 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf76e0014 │ │ │ │ - rsclt pc, sl, #336 @ 0x150 │ │ │ │ + rsclt pc, sl, #1872 @ 0x750 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97d69c │ │ │ │ + b 0x97d5dc │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x37392c │ │ │ │ - blls 0x20f65c │ │ │ │ + blmi 0x37386c │ │ │ │ + blls 0x20f59c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169158,15 +169110,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8e6f7ed │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169177,25 +169129,25 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf76f0024 │ │ │ │ - rsclt pc, sl, #2736128 @ 0x29c000 │ │ │ │ + rsclt pc, sl, #28672 @ 0x7000 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb52e3 │ │ │ │ + strne pc, [pc, #-965] @ 0xb5223 │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x373868 │ │ │ │ - blls 0x20f720 │ │ │ │ + blmi 0x3737a8 │ │ │ │ + blls 0x20f660 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169207,15 +169159,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], fp, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf884f7ed │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169226,26 +169178,26 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf76e0014 │ │ │ │ - rsclt pc, sl, #933888 @ 0xe4000 │ │ │ │ + rsclt pc, sl, #2506752 @ 0x264000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ andsmi r2, r0, r2, lsr r0 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r7, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x3737a0 │ │ │ │ - blls 0x20f7e8 │ │ │ │ + blmi 0x3736e0 │ │ │ │ + blls 0x20f728 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169257,15 +169209,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], fp, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf820f7ed │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169276,26 +169228,26 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf76e0024 │ │ │ │ - rsclt pc, r9, #1490944 @ 0x16c000 │ │ │ │ + rsclt pc, r9, #3063808 @ 0x2ec000 │ │ │ │ eorcs pc, r4, r7, asr r8 @ │ │ │ │ movwmi pc, #32 @ │ │ │ │ eorsne pc, r1, r8, asr r8 @ │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ @ instruction: 0xf8474053 │ │ │ │ strcc r3, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb5473 │ │ │ │ + strne pc, [pc, #-965] @ 0xb53b3 │ │ │ │ bicsle r2, r7, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x3756d8 │ │ │ │ - blls 0x20f8b0 │ │ │ │ + blmi 0x375618 │ │ │ │ + blls 0x20f7f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169307,15 +169259,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffbcf7ec │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169326,25 +169278,25 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf7820014 │ │ │ │ - rsclt pc, sl, #41984 @ 0xa400 │ │ │ │ + rsclt pc, sl, #140288 @ 0x22400 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97d9b4 │ │ │ │ + b 0x97d8f4 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375614 │ │ │ │ - blls 0x20f974 │ │ │ │ + blmi 0x375554 │ │ │ │ + blls 0x20f8b4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169356,15 +169308,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff5af7ec │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169375,25 +169327,25 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf7820024 │ │ │ │ - rsclt pc, sl, #7168 @ 0x1c00 │ │ │ │ + rsclt pc, sl, #105472 @ 0x19c00 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb55fb │ │ │ │ + strne pc, [pc, #-965] @ 0xb553b │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375550 │ │ │ │ - blls 0x20fa38 │ │ │ │ + blmi 0x375490 │ │ │ │ + blls 0x20f978 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169405,15 +169357,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 15, cr15, cr8, cr12, {7} │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169424,25 +169376,25 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf7820014 │ │ │ │ - rsclt pc, sl, #479232 @ 0x75000 │ │ │ │ + rsclt pc, sl, #872448 @ 0xd5000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97db3c │ │ │ │ + b 0x97da7c │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x37548c │ │ │ │ - blls 0x20fafc │ │ │ │ + blmi 0x3753cc │ │ │ │ + blls 0x20fa3c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169454,15 +169406,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 9, cr15, cr6, cr12, {7} │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169473,25 +169425,25 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf7820024 │ │ │ │ - rsclt pc, sl, #339968 @ 0x53000 │ │ │ │ + rsclt pc, sl, #733184 @ 0xb3000 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb5783 │ │ │ │ + strne pc, [pc, #-965] @ 0xb56c3 │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x3753c8 │ │ │ │ - blls 0x20fbc0 │ │ │ │ + blmi 0x375308 │ │ │ │ + blls 0x20fb00 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169503,15 +169455,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 3, cr15, cr4, cr12, {7} │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169524,25 +169476,25 @@ │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ vmov.i32 d16, #148 @ 0x00000094 │ │ │ │ vaddw.u8 q8, q0, d14 │ │ │ │ @ instruction: 0xf782000e │ │ │ │ - rsclt pc, sl, #2572288 @ 0x274000 │ │ │ │ + rsclt pc, sl, #4145152 @ 0x3f4000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97dccc │ │ │ │ + b 0x97dc0c │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r5, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x3752fc │ │ │ │ - blls 0x20fc8c │ │ │ │ + blmi 0x37523c │ │ │ │ + blls 0x20fbcc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169554,15 +169506,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [lr, #944] @ 0x3b0 │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169575,25 +169527,25 @@ │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf0210024 │ │ │ │ @ instruction: 0xf0204100 │ │ │ │ @ instruction: 0xf7824000 │ │ │ │ - rsclt pc, sl, #1949696 @ 0x1dc000 │ │ │ │ + rsclt pc, sl, #3522560 @ 0x35c000 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb591b │ │ │ │ + strne pc, [pc, #-965] @ 0xb585b │ │ │ │ bicsle r2, r5, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375230 │ │ │ │ - blls 0x20fd58 │ │ │ │ + blmi 0x375170 │ │ │ │ + blls 0x20fc98 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169605,15 +169557,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r8, #-944]! @ 0xfffffc50 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169626,25 +169578,25 @@ │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ vmov.i32 d16, #148 @ 0x00000094 │ │ │ │ vaddw.u8 q8, q0, d14 │ │ │ │ @ instruction: 0xf782000e │ │ │ │ - rsclt pc, sl, #14745600 @ 0xe10000 │ │ │ │ + rsclt pc, sl, #1064960 @ 0x104000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97de64 │ │ │ │ + b 0x97dda4 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r5, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375164 │ │ │ │ - blls 0x20fe24 │ │ │ │ + blmi 0x3750a4 │ │ │ │ + blls 0x20fd64 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169656,15 +169608,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r2, #-944] @ 0xfffffc50 │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169677,25 +169629,25 @@ │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf0210024 │ │ │ │ @ instruction: 0xf0204100 │ │ │ │ @ instruction: 0xf7824000 │ │ │ │ - rsclt pc, sl, #12255232 @ 0xbb0000 │ │ │ │ + rsclt pc, sl, #442368 @ 0x6c000 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb5ab3 │ │ │ │ + strne pc, [pc, #-965] @ 0xb59f3 │ │ │ │ bicsle r2, r5, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375098 │ │ │ │ - blls 0x20fef0 │ │ │ │ + blmi 0x374fd8 │ │ │ │ + blls 0x20fe30 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169721,17 +169673,17 @@ │ │ │ │ @ instruction: 0xf60946e0 │ │ │ │ stmib sp, {r1, r2, r5, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ stmib sp, {r2, r8, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf8ad5506 │ │ │ │ stmib sp, {r5, ip, lr}^ │ │ │ │ and r0, fp, r2, lsl #24 │ │ │ │ ldmdahi r8!, {r0, r4, r5, fp, pc} │ │ │ │ - ldc2l 7, cr15, [sl, #-436] @ 0xfffffe4c │ │ │ │ + ldc2 7, cr15, [sl, #436]! @ 0x1b4 │ │ │ │ svceq 0x0002f828 │ │ │ │ - streq pc, [pc], #964 @ 0xb5f18 │ │ │ │ + streq pc, [pc], #964 @ 0xb5e58 │ │ │ │ strcc r3, [r2], -r2, lsl #14 │ │ │ │ eorle r4, r3, r2, asr #11 │ │ │ │ @ instruction: 0xf01446ac │ │ │ │ @ instruction: 0xf1050003 │ │ │ │ rscsle r0, r1, r1, lsl #10 │ │ │ │ svclt 0x004807e3 │ │ │ │ ldrle r4, [r0], #-1610 @ 0xfffff9b6 │ │ │ │ @@ -169743,32 +169695,32 @@ │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ @ instruction: 0xf8b9aa04 │ │ │ │ @ instruction: 0xf8ae3010 │ │ │ │ @ instruction: 0xf01c3000 │ │ │ │ sbcsle r0, r5, r1, lsl #30 │ │ │ │ stcne 8, cr15, [r4], {54} @ 0x36 │ │ │ │ @ instruction: 0xf76d8838 │ │ │ │ - ldrb pc, [r3, fp, lsr #26] @ │ │ │ │ + ldrb pc, [r3, fp, lsl #27] @ │ │ │ │ @ instruction: 0x1c02e9dd │ │ │ │ - ldrvc pc, [r0], r9, asr #12 │ │ │ │ + strbtvs pc, [r0], r9, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ andeq pc, r2, fp, lsr #3 │ │ │ │ streq pc, [lr, #-267] @ 0xfffffef5 │ │ │ │ @ instruction: 0xf830b2ca │ │ │ │ @ instruction: 0xf83c3f02 │ │ │ │ @ instruction: 0xf3c14f02 │ │ │ │ addmi r0, r5, #-1073741789 @ 0xc0000023 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r4, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, r3 │ │ │ │ @ instruction: 0xf7ec9801 │ │ │ │ - blmi 0x374f74 │ │ │ │ - blls 0x410014 │ │ │ │ + blmi 0x374eb4 │ │ │ │ + blls 0x40ff54 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169788,15 +169740,15 @@ │ │ │ │ strcc r4, [r4, #-1031] @ 0xfffffbf9 │ │ │ │ strmi lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ stc2 7, cr15, [r8], {236} @ 0xec │ │ │ │ cdpeq 1, 1, cr15, cr12, cr13, {0} │ │ │ │ stmib sp, {r2, r5, r7, r9, sl, lr}^ │ │ │ │ ldrbtmi r4, [r0], r2, lsl #8 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - blvc 0xff5f3840 │ │ │ │ + blvc 0xff5f3780 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ @ instruction: 0xf0140a01 │ │ │ │ eorle r0, r7, pc │ │ │ │ svclt 0x004807e3 │ │ │ │ ldrle r4, [r0], #-1626 @ 0xfffff9a6 │ │ │ │ @@ -169806,50 +169758,50 @@ │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ ldrdne pc, [r4], -fp │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ @ instruction: 0xf8bbaa02 │ │ │ │ @ instruction: 0xf8ae3010 │ │ │ │ @ instruction: 0xf01c3000 │ │ │ │ tstle ip, r1, lsl #30 │ │ │ │ - blne 0x1f41b8 │ │ │ │ - strne pc, [pc], #-964 @ 0xb6068 │ │ │ │ - bleq 0x1f41c4 │ │ │ │ - ldc2 7, cr15, [r0, #-436]! @ 0xfffffe4c │ │ │ │ + blne 0x1f40f8 │ │ │ │ + strne pc, [pc], #-964 @ 0xb5fa8 │ │ │ │ + bleq 0x1f4104 │ │ │ │ + ldc2 7, cr15, [r0, #436] @ 0x1b4 │ │ │ │ @ instruction: 0xf84846d4 │ │ │ │ @ instruction: 0xf10c0b04 │ │ │ │ @ instruction: 0xf0140a01 │ │ │ │ bicsle r0, r7, pc │ │ │ │ svceq 0x0004f1ba │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0xf108d011 │ │ │ │ vmlal.u8 q8, d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ ldrbmi r3, [r4], r4, lsl #10 │ │ │ │ @ instruction: 0xf855e7ed │ │ │ │ ldmdavs r0!, {r3, sl, fp, ip} │ │ │ │ - ldc2 7, cr15, [r4], {109} @ 0x6d │ │ │ │ + ldc2l 7, cr15, [r4], #436 @ 0x1b4 │ │ │ │ svceq 0x0004f1ba │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ ldmib sp, {r0, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ svcne 0x003aae00 │ │ │ │ - ldrvc pc, [r0, #1609] @ 0x649 │ │ │ │ + strbvs pc, [r0, #1609]! @ 0x649 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - blx 0x1883cf0 │ │ │ │ + blx 0x1883c30 │ │ │ │ @ instruction: 0xf852f18a │ │ │ │ @ instruction: 0xf85e0f04 │ │ │ │ @ instruction: 0xf3ca3b04 │ │ │ │ addsmi r1, r7, #61440 @ 0xf000 │ │ │ │ eorsne pc, r1, r5, asr r8 @ │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ mvnle r6, r3, lsl r0 │ │ │ │ @ instruction: 0xf7ec4648 │ │ │ │ - blmi 0x374e30 │ │ │ │ - blls 0x390158 │ │ │ │ + blmi 0x374d70 │ │ │ │ + blls 0x390098 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169875,17 +169827,17 @@ │ │ │ │ @ instruction: 0xf60946e0 │ │ │ │ stmib sp, {r1, r2, r5, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ stmib sp, {r2, r8, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf8ad5506 │ │ │ │ stmib sp, {r5, ip, lr}^ │ │ │ │ and r0, fp, r2, lsl #24 │ │ │ │ ldmdahi r8!, {r0, r4, r5, fp, pc} │ │ │ │ - stc2 7, cr15, [r2], #-436 @ 0xfffffe4c │ │ │ │ + stc2 7, cr15, [r2], {109} @ 0x6d │ │ │ │ svceq 0x0002f828 │ │ │ │ - streq pc, [pc], #964 @ 0xb6180 │ │ │ │ + streq pc, [pc], #964 @ 0xb60c0 │ │ │ │ strcc r3, [r2], -r2, lsl #14 │ │ │ │ eorle r4, r3, r2, asr #11 │ │ │ │ @ instruction: 0xf01446ac │ │ │ │ @ instruction: 0xf1050003 │ │ │ │ rscsle r0, r1, r1, lsl #10 │ │ │ │ svclt 0x004807e3 │ │ │ │ ldrle r4, [r0], #-1610 @ 0xfffff9b6 │ │ │ │ @@ -169897,32 +169849,32 @@ │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ @ instruction: 0xf8b9aa04 │ │ │ │ @ instruction: 0xf8ae3010 │ │ │ │ @ instruction: 0xf01c3000 │ │ │ │ sbcsle r0, r5, r1, lsl #30 │ │ │ │ stcne 8, cr15, [r4], {54} @ 0x36 │ │ │ │ @ instruction: 0xf76d8838 │ │ │ │ - @ instruction: 0xe7d3fbfb │ │ │ │ + @ instruction: 0xe7d3fc5b │ │ │ │ @ instruction: 0x1c02e9dd │ │ │ │ - ldrvc pc, [r0], r9, asr #12 │ │ │ │ + strbtvs pc, [r0], r9, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ andeq pc, r2, fp, lsr #3 │ │ │ │ streq pc, [lr, #-267] @ 0xfffffef5 │ │ │ │ @ instruction: 0xf830b2ca │ │ │ │ @ instruction: 0xf83c3f02 │ │ │ │ @ instruction: 0xf3c14f02 │ │ │ │ addmi r0, r5, #-1073741789 @ 0xc0000023 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r4, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, r3 │ │ │ │ @ instruction: 0xf7ec9801 │ │ │ │ - blmi 0x374d0c │ │ │ │ - blls 0x41027c │ │ │ │ + blmi 0x374c4c │ │ │ │ + blls 0x4101bc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -169937,20 +169889,20 @@ │ │ │ │ strcs r4, [r0], #-2890 @ 0xfffff4b6 │ │ │ │ strmi r4, [pc], -r1, lsl #13 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmib sp, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ strcc r4, [r4, #-1031] @ 0xfffffbf9 │ │ │ │ strmi lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xff5f4220 │ │ │ │ + blx 0xff5f4160 │ │ │ │ cdpeq 1, 1, cr15, cr12, cr13, {0} │ │ │ │ stmib sp, {r2, r5, r7, r9, sl, lr}^ │ │ │ │ ldrbtmi r4, [r0], r2, lsl #8 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - blvc 0xff5f3aa8 │ │ │ │ + blvc 0xff5f39e8 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ @ instruction: 0xf0140a01 │ │ │ │ eorle r0, r7, pc │ │ │ │ svclt 0x004807e3 │ │ │ │ ldrle r4, [r0], #-1626 @ 0xfffff9a6 │ │ │ │ @@ -169960,50 +169912,50 @@ │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ ldrdne pc, [r4], -fp │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ @ instruction: 0xf8bbaa02 │ │ │ │ @ instruction: 0xf8ae3010 │ │ │ │ @ instruction: 0xf01c3000 │ │ │ │ tstle ip, r1, lsl #30 │ │ │ │ - blne 0x1f4420 │ │ │ │ - strne pc, [pc], #-964 @ 0xb62d0 │ │ │ │ - bleq 0x1f442c │ │ │ │ - blx 0x1f7408e │ │ │ │ + blne 0x1f4360 │ │ │ │ + strne pc, [pc], #-964 @ 0xb6210 │ │ │ │ + bleq 0x1f436c │ │ │ │ + blx 0xff773fce │ │ │ │ @ instruction: 0xf84846d4 │ │ │ │ @ instruction: 0xf10c0b04 │ │ │ │ @ instruction: 0xf0140a01 │ │ │ │ bicsle r0, r7, pc │ │ │ │ svceq 0x0004f1ba │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0xf108d011 │ │ │ │ vmlal.u8 q8, d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ ldrbmi r3, [r4], r4, lsl #10 │ │ │ │ @ instruction: 0xf855e7ed │ │ │ │ ldmdavs r0!, {r3, sl, fp, ip} │ │ │ │ - blx 0xff9740c2 │ │ │ │ + mcrr2 7, 6, pc, r2, cr13 @ │ │ │ │ svceq 0x0004f1ba │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ ldmib sp, {r0, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ svcne 0x003aae00 │ │ │ │ - ldrvc pc, [r0, #1609] @ 0x649 │ │ │ │ + strbvs pc, [r0, #1609]! @ 0x649 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - blx 0x1883f58 │ │ │ │ + blx 0x1883e98 │ │ │ │ @ instruction: 0xf852f18a │ │ │ │ @ instruction: 0xf85e0f04 │ │ │ │ @ instruction: 0xf3ca3b04 │ │ │ │ addsmi r1, r7, #61440 @ 0xf000 │ │ │ │ eorsne pc, r1, r5, asr r8 @ │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ mvnle r6, r3, lsl r0 │ │ │ │ @ instruction: 0xf7ec4648 │ │ │ │ - blmi 0x374bc8 │ │ │ │ - blls 0x3903c0 │ │ │ │ + blmi 0x374b08 │ │ │ │ + blls 0x390300 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -170015,46 +169967,46 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xdf4360 │ │ │ │ + blx 0xdf42a0 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ eorle r0, r1, sl, lsr #15 │ │ │ │ svclt 0x004807eb │ │ │ │ strle r4, [fp], #-1595 @ 0xfffff9c5 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x1423e8 │ │ │ │ + blge 0x142328 │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ @ instruction: 0xf7728832 │ │ │ │ - rsclt pc, sl, #278528 @ 0x44000 │ │ │ │ + rsclt pc, sl, #1851392 @ 0x1c4000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97e4cc │ │ │ │ + b 0x97e40c │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r5, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x374afc │ │ │ │ - blls 0x29048c │ │ │ │ + blmi 0x374a3c │ │ │ │ + blls 0x2903cc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -170066,15 +170018,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r3], fp, lsr #22 │ │ │ │ ldrmi r4, [r2], sp, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9cef7ec │ │ │ │ ldrbvc pc, [r4, fp, lsl #12] @ │ │ │ │ strcs r4, [r0], #-1542 @ 0xfffff9fa │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @@ -170082,20 +170034,20 @@ │ │ │ │ svclt 0x004807f3 │ │ │ │ strle r4, [fp], #-1595 @ 0xfffff9c5 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x1424b4 │ │ │ │ + blge 0x1423f4 │ │ │ │ eoreq pc, r4, sl, asr r8 @ │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ @ instruction: 0xf774682a │ │ │ │ - rscslt pc, r2, #3883008 @ 0x3b4000 │ │ │ │ + rscslt pc, r2, #315392 @ 0x4d000 │ │ │ │ @ instruction: 0xf858682b │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r1], #-40 @ 0xffffffd8 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ stccs 5, cr3, [r4], {4} │ │ │ │ @ instruction: 0x4658d1d6 │ │ │ │ @@ -170105,26 +170057,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff0f2cd2 │ │ │ │ + blx 0xff0f2c12 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r3], sp, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf96af7ec │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @@ -170132,31 +170084,31 @@ │ │ │ │ svclt 0x004807eb │ │ │ │ strle r4, [fp], #-1595 @ 0xfffff9c5 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x14257c │ │ │ │ + blge 0x1424bc │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ vst4.8 {d9[0],d10[0],d11[0],d12[0]}, [r0], r0 │ │ │ │ movwcs r4, #0 │ │ │ │ @ instruction: 0xf7728832 │ │ │ │ - rsclt pc, sl, #4521984 @ 0x450000 │ │ │ │ + rsclt pc, sl, #10813440 @ 0xa50000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97e664 │ │ │ │ + b 0x97e5a4 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r3, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x374964 │ │ │ │ - blls 0x290624 │ │ │ │ + blmi 0x3748a4 │ │ │ │ + blls 0x290564 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -170168,15 +170120,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], sp, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf902f7ec │ │ │ │ ldrbvc pc, [r4, fp, lsl #12] @ │ │ │ │ strcs r4, [r0], #-1542 @ 0xfffff9fa │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @@ -170184,21 +170136,21 @@ │ │ │ │ svclt 0x004807f3 │ │ │ │ strle r4, [fp], #-1595 @ 0xfffff9c5 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x14264c │ │ │ │ + blge 0x14258c │ │ │ │ eoreq pc, r4, sl, asr r8 @ │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ @ instruction: 0xf1009300 │ │ │ │ movwcs r4, #0 │ │ │ │ @ instruction: 0xf774682a │ │ │ │ - rscslt pc, r2, #507904 @ 0x7c000 │ │ │ │ + rscslt pc, r2, #2080768 @ 0x1fc000 │ │ │ │ @ instruction: 0xf858682b │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r1], #-40 @ 0xffffffd8 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ stccs 5, cr3, [r4], {4} │ │ │ │ @ instruction: 0x4658d1d4 │ │ │ │ @@ -170208,24 +170160,24 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xffd72e6c │ │ │ │ + blx 0xffd72dac │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r9], fp, lsl #1 │ │ │ │ strmi r4, [r2], r6, asr #22 │ │ │ │ @ instruction: 0xf649460f │ │ │ │ - @ instruction: 0xf2c07890 │ │ │ │ + vmul.i d22, d16, d0[4] │ │ │ │ andls r0, r2, #3342336 @ 0x330000 │ │ │ │ strbtvc pc, [r6], sl, lsl #12 @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7ec0300 │ │ │ │ @ instruction: 0x4605f899 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @@ -170236,34 +170188,34 @@ │ │ │ │ ldrtmi r0, [r2], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76758 │ │ │ │ + bhi 0xd76698 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - beq 0x4f2b64 │ │ │ │ + beq 0x4f2aa4 │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ - blls 0x142740 │ │ │ │ + blls 0x142680 │ │ │ │ tstpeq r2, r9, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8334672 │ │ │ │ @ instruction: 0xf831b014 │ │ │ │ @ instruction: 0x46583014 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf76d9301 │ │ │ │ - ldrbmi pc, [r2], -sp, asr #26 @ │ │ │ │ + ldrbmi pc, [r2], -sp, lsr #27 @ │ │ │ │ stmdbls r1, {r2, r7, r9, sl, lr} │ │ │ │ usatmi r4, #2, r8, asr #12 │ │ │ │ - stc2l 7, cr15, [r6, #-436] @ 0xfffffe4c │ │ │ │ + stc2 7, cr15, [r6, #436]! @ 0x1b4 │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -170275,16 +170227,16 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, fp, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4, -pc, lsl #10] │ │ │ │ @ instruction: 0xd1a52c08 │ │ │ │ ldrdge pc, [ip], -sp │ │ │ │ @ instruction: 0xf7eb4650 │ │ │ │ - blmi 0x376764 │ │ │ │ - blls 0x310824 │ │ │ │ + blmi 0x3766a4 │ │ │ │ + blls 0x310764 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -170299,15 +170251,15 @@ │ │ │ │ strcs r4, [r0], #-2890 @ 0xfffff4b6 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf7ec0300 │ │ │ │ stmib sp, {r0, r2, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r2, lsl #8 │ │ │ │ - beq 0xb2858 │ │ │ │ + beq 0xb2798 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d057 │ │ │ │ ubfxeq r7, r4, #25, #11 │ │ │ │ svclt 0x004846e1 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ @@ -170331,41 +170283,41 @@ │ │ │ │ stmdbeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1089b01 │ │ │ │ ldrbtmi r0, [r2], -r4, lsl #2 │ │ │ │ eorlt pc, r4, r3, asr r8 @ │ │ │ │ eorcc pc, r4, r1, asr r8 @ │ │ │ │ @ instruction: 0xf8584658 │ │ │ │ movwls r1, #36 @ 0x24 │ │ │ │ - @ instruction: 0xf8a2f76e │ │ │ │ + @ instruction: 0xf902f76e │ │ │ │ strmi r4, [r4], sl, asr #12 │ │ │ │ ldrbmi r9, [r8], -r0, lsl #18 │ │ │ │ @ instruction: 0xf76e46e1 │ │ │ │ - @ instruction: 0xf3c5f89b │ │ │ │ + @ instruction: 0xf3c5f8fb │ │ │ │ @ instruction: 0xf6491107 │ │ │ │ - vrsra.s64 d23, d0, #64 │ │ │ │ + vqdmlal.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf8530333 │ │ │ │ @ instruction: 0xf8531031 │ │ │ │ ldmdavs r3!, {r1, r3, r4, r5, sp}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ subsmi r6, r8, r1, lsr r8 │ │ │ │ - b 0xfe30ea88 │ │ │ │ + b 0xfe30e9c8 │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorsvs r4, r3, fp, asr #32 │ │ │ │ @ instruction: 0xf3c5b984 │ │ │ │ cmnlt sp, pc, lsl #10 │ │ │ │ ldclvc 6, cr15, [r4], {7} │ │ │ │ @ instruction: 0xf10607ea │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ - blx 0x18778f0 │ │ │ │ + blx 0x1877830 │ │ │ │ strbtmi pc, [r1], r5, lsl #21 @ │ │ │ │ strbtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xe79dd4b0 │ │ │ │ @ instruction: 0xf7eb4638 │ │ │ │ - blmi 0x376620 │ │ │ │ - blls 0x290968 │ │ │ │ + blmi 0x376560 │ │ │ │ + blls 0x2908a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -170375,15 +170327,15 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r9], fp, lsl #1 │ │ │ │ strmi r4, [r2], r7, asr #22 │ │ │ │ @ instruction: 0xf649460f │ │ │ │ - @ instruction: 0xf2c07890 │ │ │ │ + vmul.i d22, d16, d0[4] │ │ │ │ andls r0, r2, #3342336 @ 0x330000 │ │ │ │ strbtvc pc, [r6], sl, lsl #12 @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ @ instruction: 0x4605ff5d │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @@ -170394,51 +170346,51 @@ │ │ │ │ ldrtmi r0, [r2], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd769d0 │ │ │ │ + bhi 0xd76910 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - beq 0x4f2ddc │ │ │ │ + beq 0x4f2d1c │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ - blls 0x1429b8 │ │ │ │ + blls 0x1428f8 │ │ │ │ tstpeq r2, r9, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcc r4, #9842 @ 0x2672 │ │ │ │ andsne pc, r4, r1, lsr r8 @ │ │ │ │ andslt pc, r4, r3, lsr r8 @ │ │ │ │ smlabbmi r0, r1, r4, pc @ │ │ │ │ andscc pc, r4, r9, lsr r8 @ │ │ │ │ movwls r4, #5720 @ 0x1658 │ │ │ │ - stc2 7, cr15, [lr], {109} @ 0x6d │ │ │ │ + stc2l 7, cr15, [lr], #-436 @ 0xfffffe4c │ │ │ │ pkhtbmi r4, r4, r2, asr #12 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #18 │ │ │ │ @ instruction: 0xf76d46e2 │ │ │ │ - rsclt pc, fp, #1792 @ 0x700 │ │ │ │ + rsclt pc, fp, #26368 @ 0x6700 │ │ │ │ @ instruction: 0xf8582100 │ │ │ │ vmvn.i32 d28, #211 @ 0x000000d3 │ │ │ │ @ instruction: 0xf8580387 │ │ │ │ movwcs r2, #51 @ 0x33 │ │ │ │ tstpeq pc, ip, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62316 @ 0xf36c @ │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d10, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x990b04 │ │ │ │ + b 0x990a44 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-59 @ 0xffffffc5 │ │ │ │ - strne pc, [pc, #-965] @ 0xb665f │ │ │ │ + strne pc, [pc, #-965] @ 0xb659f │ │ │ │ stccs 7, cr3, [r8], {4} │ │ │ │ @ instruction: 0xf8ddd1a2 │ │ │ │ ldrbmi sl, [r0], -ip │ │ │ │ cdp2 7, 10, cr15, cr12, cr11, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -170453,15 +170405,15 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r1], r5, asr #22 │ │ │ │ @ instruction: 0xf6494688 │ │ │ │ - @ instruction: 0xf2c07a90 │ │ │ │ + vmull.s q11, d16, d0[4] │ │ │ │ andls r0, r4, #208896 @ 0x33000 │ │ │ │ @ instruction: 0xf6092704 │ │ │ │ ldmdavs fp, {r2, r4, r6, r7, r9, sl, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ strmi pc, [r5], -r1, asr #29 │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ @@ -170481,36 +170433,36 @@ │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ strbteq r3, [fp], r0 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r3, r4, r8, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76b2c │ │ │ │ + bhi 0xd76a6c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbtmi r9, [r2], -r4, lsl #22 │ │ │ │ andne pc, r7, fp, asr r8 @ │ │ │ │ @ instruction: 0xf10159db │ │ │ │ movwls r4, #12544 @ 0x3100 │ │ │ │ @ instruction: 0xf85b4618 │ │ │ │ movwls r3, #8196 @ 0x2004 │ │ │ │ - @ instruction: 0xff66f76d │ │ │ │ + @ instruction: 0xffc6f76d │ │ │ │ movwne lr, #10717 @ 0x29dd │ │ │ │ strbmi r4, [sl], -r4, lsl #13 │ │ │ │ ldrmi r4, [r8], -r1, ror #13 │ │ │ │ - @ instruction: 0xff5ef76d │ │ │ │ - bl 0x2dd728 │ │ │ │ + @ instruction: 0xffbef76d │ │ │ │ + bl 0x2dd668 │ │ │ │ @ instruction: 0xf85a0204 │ │ │ │ vmvn.i32 d28, #211 @ 0x000000d3 │ │ │ │ @ instruction: 0xf85a1307 │ │ │ │ ldmdavs r3, {r0, r1, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ andne pc, r4, r8, asr r8 @ │ │ │ │ - b 0xfe306ca0 │ │ │ │ - b 0x177748 │ │ │ │ + b 0xfe306be0 │ │ │ │ + b 0x177688 │ │ │ │ submi r0, fp, ip, lsl #6 │ │ │ │ andcc pc, r4, r8, asr #16 │ │ │ │ vmov.i32 q11, #208 @ 0x000000d0 │ │ │ │ strcc r2, [r8, -pc, lsl #10] │ │ │ │ @ instruction: 0xf8ddb1b4 │ │ │ │ @ instruction: 0x46489014 │ │ │ │ cdp2 7, 1, cr15, cr6, cr11, {7} │ │ │ │ @@ -170529,15 +170481,15 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [sl], fp, lsl #1 │ │ │ │ strmi r4, [r3], r8, asr #22 │ │ │ │ @ instruction: 0xf649460f │ │ │ │ - @ instruction: 0xf2c07990 │ │ │ │ + vmul.f d22, d16, d0[4] │ │ │ │ andls r0, r2, #835584 @ 0xcc000 │ │ │ │ strbtvc pc, [r6], fp, lsl #12 @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ strmi pc, [r5], -r9, lsr #28 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @@ -170548,36 +170500,36 @@ │ │ │ │ ldrtmi r0, [r3], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76c38 │ │ │ │ + bhi 0xd76b78 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - bleq 0x4f3044 │ │ │ │ + bleq 0x4f2f84 │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf10a3000 │ │ │ │ stmdals r2, {r1, r8, r9} │ │ │ │ andsne pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf8334672 │ │ │ │ vst1.8 @ instruction: 0xf4818014 │ │ │ │ vst2.8 {d4[0],d5[0]}, [r8], r0 │ │ │ │ @ instruction: 0xf8304300 │ │ │ │ movwls r8, #4116 @ 0x1014 │ │ │ │ @ instruction: 0xf76d4640 │ │ │ │ - stmdbls r1, {r0, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi r4, [sl], -r4, lsl #13 │ │ │ │ strbtmi r4, [r0], r0, asr #12 │ │ │ │ - blx 0xff574a04 │ │ │ │ + blx 0xd74946 │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r9, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r9, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -170589,16 +170541,16 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, fp, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4, -pc, lsl #10] │ │ │ │ @ instruction: 0xd1a12c08 │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ @ instruction: 0xf7eb4658 │ │ │ │ - blmi 0x37627c │ │ │ │ - blls 0x310d0c │ │ │ │ + blmi 0x3761bc │ │ │ │ + blls 0x310c4c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -170613,15 +170565,15 @@ │ │ │ │ strcs r4, [r0], #-2892 @ 0xfffff4b4 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ stmib sp, {r0, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r2, lsl #8 │ │ │ │ - bleq 0xb2d40 │ │ │ │ + bleq 0xb2c80 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d05c │ │ │ │ ubfxeq r7, r4, #25, #11 │ │ │ │ svclt 0x004846e2 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ @@ -170633,50 +170585,50 @@ │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ ldrle r0, [r1], #-1771 @ 0xfffff915 │ │ │ │ stmdbeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [ip], -ip │ │ │ │ svceq 0x00d4f8d7 │ │ │ │ - beq 0x2f3184 │ │ │ │ + beq 0x2f30c4 │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andeq lr, pc, r9, lsr #17 │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, r9, lsr #17 │ │ │ │ movweq pc, #16648 @ 0x4108 @ │ │ │ │ eorne pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf1014672 │ │ │ │ @ instruction: 0xf8534100 │ │ │ │ @ instruction: 0xf1033024 │ │ │ │ - blls 0x10917c │ │ │ │ + blls 0x1090bc │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ ldrmi r9, [r8], -r0, lsl #6 │ │ │ │ - cdp2 7, 2, cr15, cr10, cr13, {3} │ │ │ │ + cdp2 7, 8, cr15, cr10, cr13, {3} │ │ │ │ strmi r9, [r4], r0, lsl #22 │ │ │ │ ldrbmi r4, [r2], -r9, asr #12 │ │ │ │ usatmi r4, #1, r8, lsl #12 │ │ │ │ - cdp2 7, 2, cr15, cr2, cr13, {3} │ │ │ │ + cdp2 7, 8, cr15, cr2, cr13, {3} │ │ │ │ smlabtne r7, r5, r3, pc @ │ │ │ │ - orrsvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + mvnvs pc, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ eorscs pc, fp, r3, asr r8 @ │ │ │ │ subsmi r6, r8, r3, ror r8 │ │ │ │ ldmdavs r1!, {r3, lr} │ │ │ │ rsbsvs r4, r0, r8, asr r0 │ │ │ │ movweq lr, #6793 @ 0x1a89 │ │ │ │ submi r4, fp, r3, lsl r0 │ │ │ │ stmiblt r4, {r0, r1, r4, r5, sp, lr} │ │ │ │ - strcs pc, [pc, #-965] @ 0xb6a03 │ │ │ │ + strcs pc, [pc, #-965] @ 0xb6943 │ │ │ │ @ instruction: 0xf607b16d │ │ │ │ ubfxeq r7, r4, #25, #11 │ │ │ │ streq pc, [r8], -r6, lsl #2 │ │ │ │ streq pc, [r2], #-79 @ 0xffffffb1 │ │ │ │ - blx 0xfe23575a │ │ │ │ + blx 0xfe23569a │ │ │ │ svclt 0x004846e2 │ │ │ │ strtle r4, [fp], #1766 @ 0x6e6 │ │ │ │ @ instruction: 0x4638e798 │ │ │ │ ldc2l 7, cr15, [r0], {235} @ 0xeb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -170691,15 +170643,15 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [sl], fp, lsl #1 │ │ │ │ strmi r4, [r3], r8, asr #22 │ │ │ │ @ instruction: 0xf649460f │ │ │ │ - @ instruction: 0xf2c07990 │ │ │ │ + vmul.f d22, d16, d0[4] │ │ │ │ andls r0, r2, #835584 @ 0xcc000 │ │ │ │ strbtvc pc, [r6], fp, lsl #12 @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ strmi pc, [r5], -r5, ror #25 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @@ -170710,36 +170662,36 @@ │ │ │ │ ldrtmi r0, [r3], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76ec0 │ │ │ │ + bhi 0xd76e00 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - bleq 0x4f32cc │ │ │ │ + bleq 0x4f320c │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ - blls 0x142ea8 │ │ │ │ + blls 0x142de8 │ │ │ │ tstpeq r2, sl, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf83a4672 │ │ │ │ movwcc r8, #8212 @ 0x2014 │ │ │ │ andsne pc, r4, r1, lsr r8 @ │ │ │ │ stmdami r0, {r3, r7, sl, ip, sp, lr, pc} │ │ │ │ andscc pc, r4, r3, lsr r8 @ │ │ │ │ ldrmi r9, [r8], -r1, lsl #6 │ │ │ │ - @ instruction: 0xf996f76d │ │ │ │ + @ instruction: 0xf9f6f76d │ │ │ │ strmi r9, [r4], r1, lsl #22 │ │ │ │ ldrbmi r4, [sl], -r1, asr #12 │ │ │ │ usatmi r4, #0, r8, lsl #12 │ │ │ │ - @ instruction: 0xf98ef76d │ │ │ │ + @ instruction: 0xf9eef76d │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r9, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r9, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -170751,16 +170703,16 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, fp, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4, -pc, lsl #10] │ │ │ │ @ instruction: 0xd1a12c08 │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ @ instruction: 0xf7eb4658 │ │ │ │ - blmi 0x375ff4 │ │ │ │ - blls 0x310f94 │ │ │ │ + blmi 0x375f34 │ │ │ │ + blls 0x310ed4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -170769,15 +170721,15 @@ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi fp, [r1], sp, lsl #1 │ │ │ │ @ instruction: 0xf6494688 │ │ │ │ - @ instruction: 0xf2c07b90 │ │ │ │ + vqdmull.s q11, d16, d0[4] │ │ │ │ smladxcs r4, r3, fp, r0 │ │ │ │ movwcs lr, #14797 @ 0x39cd │ │ │ │ ldrbvc pc, [r4], r9, lsl #12 @ │ │ │ │ strcs r4, [r0], #-2879 @ 0xfffff4c1 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mcrr2 7, 14, pc, r6, cr11 @ │ │ │ │ @@ -170790,51 +170742,51 @@ │ │ │ │ ldrtmi r0, [r1], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd77000 │ │ │ │ + bhi 0xd76f40 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1771 @ 0xfffff915 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmdbeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ stmdals r4, {ip, sp} │ │ │ │ - blls 0x1889b4 │ │ │ │ + blls 0x1888f4 │ │ │ │ ldmibpl fp, {r0, r8, fp, ip, lr}^ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stmibpl r1, {r0, r8, ip, pc}^ │ │ │ │ movwls r4, #9752 @ 0x2618 │ │ │ │ - stc2l 7, cr15, [lr], #436 @ 0x1b4 │ │ │ │ + stc2l 7, cr15, [lr, #-436] @ 0xfffffe4c │ │ │ │ movwne lr, #6621 @ 0x19dd │ │ │ │ strbmi r4, [sl], -r4, lsl #13 │ │ │ │ ldrmi r4, [r8], -r1, ror #13 │ │ │ │ - stc2l 7, cr15, [r6], #436 @ 0x1b4 │ │ │ │ + stc2l 7, cr15, [r6, #-436] @ 0xfffffe4c │ │ │ │ andeq lr, r4, #8, 22 @ 0x2000 │ │ │ │ movwne pc, #29637 @ 0x73c5 @ │ │ │ │ eorsgt pc, sl, fp, asr r8 @ │ │ │ │ eorsne pc, r3, fp, asr r8 @ │ │ │ │ subsmi r6, r8, r3, asr r8 │ │ │ │ @ instruction: 0xf8584008 │ │ │ │ subsmi r1, r8, r4 │ │ │ │ movweq lr, #6793 @ 0x1a89 │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ @ instruction: 0xf848404b │ │ │ │ subsvs r3, r0, r4 │ │ │ │ - strcs pc, [pc, #-965] @ 0xb6c7b │ │ │ │ + strcs pc, [pc, #-965] @ 0xb6bbb │ │ │ │ @ instruction: 0xb1b43708 │ │ │ │ @ instruction: 0x9014f8dd │ │ │ │ @ instruction: 0xf7eb4648 │ │ │ │ - blmi 0x3b5ecc │ │ │ │ - blls 0x3910bc │ │ │ │ + blmi 0x3b5e0c │ │ │ │ + blls 0x390ffc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -170845,15 +170797,15 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r2], r9, asr #22 │ │ │ │ @ instruction: 0xf649460e │ │ │ │ - @ instruction: 0xf2c07890 │ │ │ │ + vmul.i d22, d16, d0[4] │ │ │ │ andls r0, r4, #3342336 @ 0x330000 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ @ instruction: 0x4605fbb1 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @@ -170864,37 +170816,37 @@ │ │ │ │ ldrtmi r0, [sl], sl, ror #15 │ │ │ │ ldrtmi fp, [lr], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs fp!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6838 │ │ │ │ ldmdavs r9!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xf77128 │ │ │ │ + bhi 0xf77068 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - beq 0x6f3534 │ │ │ │ + beq 0x6f3474 │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - bls 0x1c3110 │ │ │ │ + bls 0x1c3050 │ │ │ │ movweq pc, #8459 @ 0x210b @ │ │ │ │ andsne pc, r4, fp, lsr r8 @ │ │ │ │ andsls pc, r4, r2, lsr r8 @ │ │ │ │ andscc pc, r4, r3, lsr r8 @ │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ movwls r4, #13896 @ 0x3648 │ │ │ │ ldmdahi r2!, {r8, r9, sp} │ │ │ │ - blx 0x1e74ef4 │ │ │ │ + blx 0xff674e34 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ stmdbls r3, {r0, r1, r9, sl, lr} │ │ │ │ @ instruction: 0x46488872 │ │ │ │ movwcs r4, #1689 @ 0x699 │ │ │ │ - blx 0x1bf4f08 │ │ │ │ + blx 0xff3f4e48 │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -170906,16 +170858,16 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, pc, r8, lsl #24 │ │ │ │ @ instruction: 0xa014f8dd │ │ │ │ @ instruction: 0xf7eb4650 │ │ │ │ - blmi 0x375d88 │ │ │ │ - blls 0x391200 │ │ │ │ + blmi 0x375cc8 │ │ │ │ + blls 0x391140 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -170930,15 +170882,15 @@ │ │ │ │ strcs r4, [r0, #-2893] @ 0xfffff4b3 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ stmib sp, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r5, [r6], -r4, lsl #10 │ │ │ │ - bleq 0xb3234 │ │ │ │ + bleq 0xb3174 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d05d │ │ │ │ ubfxeq r7, r4, #25, #19 │ │ │ │ svclt 0x004846e2 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ @@ -170950,56 +170902,56 @@ │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ ldrle r0, [r1], #-1779 @ 0xfffff90d │ │ │ │ ldmdbeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [ip], -ip │ │ │ │ svceq 0x00d4f8d7 │ │ │ │ - beq 0x4f3678 │ │ │ │ + beq 0x4f35b8 │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andeq lr, pc, r9, lsr #17 │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, r9, lsr #17 │ │ │ │ @ instruction: 0xf1089a03 │ │ │ │ @ instruction: 0xf8580304 │ │ │ │ @ instruction: 0xf8521025 │ │ │ │ @ instruction: 0xf8539025 │ │ │ │ @ instruction: 0xf8cd3025 │ │ │ │ strbmi lr, [r8], -r0 │ │ │ │ movwcs r9, #770 @ 0x302 │ │ │ │ @ instruction: 0xf7736822 │ │ │ │ - @ instruction: 0xf8cdfb13 │ │ │ │ + @ instruction: 0xf8cdfb73 │ │ │ │ strmi sl, [r3], -r0 │ │ │ │ stmdavs r2!, {r1, r8, fp, ip, pc}^ │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ @ instruction: 0xf7732300 │ │ │ │ - @ instruction: 0xf3c6fb09 │ │ │ │ + @ instruction: 0xf3c6fb69 │ │ │ │ @ instruction: 0xf6491107 │ │ │ │ - vrsra.s64 d23, d0, #64 │ │ │ │ + vqdmlal.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf8530333 │ │ │ │ @ instruction: 0xf8531031 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r5, sp}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ subsmi r6, r8, r1, lsr #16 │ │ │ │ - b 0xfe30f430 │ │ │ │ + b 0xfe30f370 │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorvs r4, r3, fp, asr #32 │ │ │ │ @ instruction: 0xf3c6b985 │ │ │ │ cmnlt lr, pc, lsl #12 │ │ │ │ ldclvc 6, cr15, [r4], {7} │ │ │ │ @ instruction: 0xf10407f2 │ │ │ │ @ instruction: 0xf04f0408 │ │ │ │ - blx 0x18786d8 │ │ │ │ + blx 0x1878618 │ │ │ │ strbtmi pc, [r2], r6, lsl #23 @ │ │ │ │ strbtmi fp, [r6], r8, asr #30 │ │ │ │ ldr sp, [r7, sl, lsr #9] │ │ │ │ @ instruction: 0xf7eb4638 │ │ │ │ - blmi 0x375c38 │ │ │ │ - blls 0x311350 │ │ │ │ + blmi 0x375b78 │ │ │ │ + blls 0x311290 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -171009,15 +170961,15 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r2], sl, asr #22 │ │ │ │ @ instruction: 0xf649460e │ │ │ │ - @ instruction: 0xf2c07890 │ │ │ │ + vmul.i d22, d16, d0[4] │ │ │ │ andls r0, r4, #3342336 @ 0x330000 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ strmi pc, [r5], -r9, ror #20 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @@ -171028,54 +170980,54 @@ │ │ │ │ ldrtmi r0, [sl], sl, ror #15 │ │ │ │ ldrtmi fp, [lr], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs fp!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6838 │ │ │ │ ldmdavs r9!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xf773b8 │ │ │ │ + bhi 0xf772f8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - beq 0x6f37c4 │ │ │ │ + beq 0x6f3704 │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blls 0x1c33a0 │ │ │ │ + blls 0x1c32e0 │ │ │ │ @ instruction: 0xf8333302 │ │ │ │ @ instruction: 0xf10b9014 │ │ │ │ strbmi r0, [r8], -r2, lsl #6 │ │ │ │ andsne pc, r4, r3, lsr r8 @ │ │ │ │ andscc pc, r4, fp, lsr r8 @ │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ smlabbmi r0, r1, r4, pc @ │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ @ instruction: 0xf7718832 │ │ │ │ - @ instruction: 0xf8cdf92b │ │ │ │ + @ instruction: 0xf8cdf98b │ │ │ │ strmi sl, [r3], -r0 │ │ │ │ ldmdahi r2!, {r0, r1, r8, fp, ip, pc}^ │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ @ instruction: 0xf7712300 │ │ │ │ - rsclt pc, fp, #540672 @ 0x84000 │ │ │ │ + rsclt pc, fp, #2113536 @ 0x204000 │ │ │ │ @ instruction: 0xf8582100 │ │ │ │ vmvn.i32 d28, #211 @ 0x000000d3 │ │ │ │ @ instruction: 0xf8580387 │ │ │ │ movwcs r2, #51 @ 0x33 │ │ │ │ tstpeq pc, ip, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62316 @ 0xf36c @ │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d9, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x9914d8 │ │ │ │ + b 0x991418 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0xb7053 │ │ │ │ + strne pc, [pc, #-965] @ 0xb6f93 │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ @ instruction: 0xf8ddd19c │ │ │ │ @ instruction: 0x4650a014 │ │ │ │ @ instruction: 0xf9b2f7eb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -171095,15 +171047,15 @@ │ │ │ │ strcs r4, [r0, #-2894] @ 0xfffff4b2 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ stmib sp, {r0, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r5, [r6], -r4, lsl #10 │ │ │ │ - bleq 0xb34c8 │ │ │ │ + bleq 0xb3408 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d060 │ │ │ │ ubfxeq r7, r4, #25, #19 │ │ │ │ svclt 0x004846e2 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ @@ -171115,75 +171067,75 @@ │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ ldrle r0, [r1], #-1779 @ 0xfffff90d │ │ │ │ ldmdbeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [ip], -ip │ │ │ │ svceq 0x00d4f8d7 │ │ │ │ - beq 0x4f390c │ │ │ │ + beq 0x4f384c │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andeq lr, pc, r9, lsr #17 │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, r9, lsr #17 │ │ │ │ movwcc r9, #19203 @ 0x4b03 │ │ │ │ eorls pc, r5, r3, asr r8 @ │ │ │ │ movweq pc, #16648 @ 0x4108 @ │ │ │ │ @ instruction: 0xf8534648 │ │ │ │ @ instruction: 0xf8581025 │ │ │ │ @ instruction: 0xf8cd3025 │ │ │ │ @ instruction: 0xf101e000 │ │ │ │ movwls r4, #8448 @ 0x2100 │ │ │ │ stmdavs r2!, {r8, r9, sp} │ │ │ │ - @ instruction: 0xf9c6f773 │ │ │ │ + blx 0xa75220 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ stmdbls r2, {r0, r1, r9, sl, lr} │ │ │ │ strbmi r6, [r8], -r2, ror #16 │ │ │ │ movwcs r4, #1689 @ 0x699 │ │ │ │ - @ instruction: 0xf9bcf773 │ │ │ │ + blx 0x7f5234 │ │ │ │ smlabtne r7, r6, r3, pc @ │ │ │ │ - orrsvc pc, r0, #76546048 @ 0x4900000 │ │ │ │ + mvnvs pc, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ eorscs pc, fp, r3, asr r8 @ │ │ │ │ subsmi r6, r8, r3, ror #16 │ │ │ │ stmdavs r1!, {r3, lr} │ │ │ │ rsbvs r4, r0, r8, asr r0 │ │ │ │ movweq lr, #6793 @ 0x1a89 │ │ │ │ submi r4, fp, r3, lsl r0 │ │ │ │ stmiblt r5, {r0, r1, r5, sp, lr} │ │ │ │ strcs pc, [pc], -r6, asr #7 │ │ │ │ @ instruction: 0xf607b16e │ │ │ │ ubfxeq r7, r4, #25, #19 │ │ │ │ streq pc, [r8], #-260 @ 0xfffffefc │ │ │ │ streq pc, [r2, #-79] @ 0xffffffb1 │ │ │ │ - blx 0xfe275eea │ │ │ │ + blx 0xfe275e2a │ │ │ │ svclt 0x004846e2 │ │ │ │ strtle r4, [r7], #1766 @ 0x6e6 │ │ │ │ @ instruction: 0x4638e794 │ │ │ │ @ instruction: 0xf908f7eb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x1e73d62 │ │ │ │ + blx 0x1e73ca2 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r2], sl, asr #22 │ │ │ │ @ instruction: 0xf649460e │ │ │ │ - @ instruction: 0xf2c07990 │ │ │ │ + vmul.f d22, d16, d0[4] │ │ │ │ andls r0, r4, #835584 @ 0xcc000 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ @ instruction: 0x4605f91d │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @@ -171194,82 +171146,82 @@ │ │ │ │ strls r0, [r3, -sl, ror #15] │ │ │ │ ldrtmi fp, [lr], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs fp!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6838 │ │ │ │ ldmdavs r9!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xf77650 │ │ │ │ + bhi 0xf77590 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x243634 │ │ │ │ + blge 0x243574 │ │ │ │ @ instruction: 0xf10b9303 │ │ │ │ @ instruction: 0xf83b0302 │ │ │ │ vst1.8 @ instruction: 0xf4811014 │ │ │ │ @ instruction: 0xf8334100 │ │ │ │ - blls 0x1d7698 │ │ │ │ + blls 0x1d75d8 │ │ │ │ stmdami r0, {r3, r7, sl, ip, sp, lr, pc} │ │ │ │ andsge pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ ldrbmi lr, [r0], -r0 │ │ │ │ - @ instruction: 0xf7708832 │ │ │ │ - bls 0x1b75dc │ │ │ │ + @ instruction: 0xf7718832 │ │ │ │ + bls 0x1b569c │ │ │ │ strmi r9, [r3], -r0, lsl #4 │ │ │ │ ldrbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x46988872 │ │ │ │ - @ instruction: 0xf7702300 │ │ │ │ - rsclt pc, fp, #852 @ 0x354 │ │ │ │ + @ instruction: 0xf7712300 │ │ │ │ + rsclt pc, fp, #3473408 @ 0x350000 │ │ │ │ @ instruction: 0xf8592100 │ │ │ │ vmvn.i32 d28, #211 @ 0x000000d3 │ │ │ │ @ instruction: 0xf8590387 │ │ │ │ movwcs r2, #51 @ 0x33 │ │ │ │ tstpeq pc, ip, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62316 @ 0xf36c @ │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d8, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x991770 │ │ │ │ + b 0x9916b0 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0xb72eb │ │ │ │ + strne pc, [pc, #-965] @ 0xb722b │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ @ instruction: 0xf8ddd19c │ │ │ │ @ instruction: 0x4650a014 │ │ │ │ @ instruction: 0xf866f7eb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff5f3ea4 │ │ │ │ + blx 0xff5f3de4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r8], fp, lsl #1 │ │ │ │ strcs r4, [r0, #-2895] @ 0xfffff4b1 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ stmib sp, {r0, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r5, [r6], -r4, lsl #10 │ │ │ │ - bleq 0xb3760 │ │ │ │ + bleq 0xb36a0 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d061 │ │ │ │ ubfxeq r7, r4, #25, #19 │ │ │ │ svclt 0x004846e2 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ @@ -171281,15 +171233,15 @@ │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ ldrle r0, [r1], #-1779 @ 0xfffff90d │ │ │ │ ldmdbeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [ip], -ip │ │ │ │ svceq 0x00d4f8d7 │ │ │ │ - beq 0x4f3ba4 │ │ │ │ + beq 0x4f3ae4 │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andeq lr, pc, r9, lsr #17 │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, r9, lsr #17 │ │ │ │ @ instruction: 0xf1089a03 │ │ │ │ @ instruction: 0xf8580304 │ │ │ │ @@ -171297,42 +171249,42 @@ │ │ │ │ @ instruction: 0xf1019025 │ │ │ │ @ instruction: 0xf8534100 │ │ │ │ @ instruction: 0xf8cd3025 │ │ │ │ strbmi lr, [r8], -r0 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ stmdavs r2!, {r1, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf7732300 │ │ │ │ - @ instruction: 0xf8cdf879 │ │ │ │ + @ instruction: 0xf8cdf8d9 │ │ │ │ strmi sl, [r3], -r0 │ │ │ │ stmdavs r2!, {r1, r8, fp, ip, pc}^ │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ @ instruction: 0xf7732300 │ │ │ │ - vmul.i , q3, d3[7] │ │ │ │ + vmul.i , q11, d3[3] │ │ │ │ @ instruction: 0xf6491107 │ │ │ │ - vrsra.s64 d23, d0, #64 │ │ │ │ + vqdmlal.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf8530333 │ │ │ │ @ instruction: 0xf8531031 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r5, sp}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ subsmi r6, r8, r1, lsr #16 │ │ │ │ - b 0xfe30f964 │ │ │ │ + b 0xfe30f8a4 │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorvs r4, r3, fp, asr #32 │ │ │ │ @ instruction: 0xf3c6b985 │ │ │ │ cmnlt lr, pc, lsl #12 │ │ │ │ ldclvc 6, cr15, [r4], {7} │ │ │ │ @ instruction: 0xf10407f2 │ │ │ │ @ instruction: 0xf04f0408 │ │ │ │ - blx 0x1878c0c │ │ │ │ + blx 0x1878b4c │ │ │ │ strbtmi pc, [r2], r6, lsl #23 @ │ │ │ │ strbtmi fp, [r6], r8, asr #30 │ │ │ │ ldr sp, [r3, r6, lsr #9] │ │ │ │ @ instruction: 0xf7ea4638 │ │ │ │ - blmi 0x377704 │ │ │ │ - blls 0x311884 │ │ │ │ + blmi 0x377644 │ │ │ │ + blls 0x3117c4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -171342,15 +171294,15 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r2], sl, asr #22 │ │ │ │ @ instruction: 0xf649460e │ │ │ │ - @ instruction: 0xf2c07990 │ │ │ │ + vmul.f d22, d16, d0[4] │ │ │ │ andls r0, r4, #835584 @ 0xcc000 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ strmi pc, [r5], -pc, asr #31 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @@ -171361,38 +171313,38 @@ │ │ │ │ strls r0, [r3, -sl, ror #15] │ │ │ │ ldrtmi fp, [lr], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs fp!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6838 │ │ │ │ ldmdavs r9!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xf778ec │ │ │ │ + bhi 0xf7782c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x2438d0 │ │ │ │ - blls 0x1dc4e0 │ │ │ │ + blge 0x243810 │ │ │ │ + blls 0x1dc420 │ │ │ │ andshi pc, r4, fp, lsr r8 @ │ │ │ │ vst4.8 {d3[0],d4[0],d5[0],d6[0]}, [r8], r2 │ │ │ │ @ instruction: 0xf8334800 │ │ │ │ @ instruction: 0xf10ba014 │ │ │ │ ldrbmi r0, [r0], -r2, lsl #6 │ │ │ │ andsne pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ ldmdahi r2!, {sp, lr, pc} │ │ │ │ - mrc2 7, 4, pc, cr2, cr0, {3} │ │ │ │ + mrc2 7, 7, pc, cr2, cr0, {3} │ │ │ │ andls r9, r0, #12288 @ 0x3000 │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ ldmdahi r2!, {r4, r6, r9, sl, lr}^ │ │ │ │ movwcs r4, #1688 @ 0x698 │ │ │ │ - mcr2 7, 4, pc, cr8, cr0, {3} @ │ │ │ │ + mcr2 7, 7, pc, cr8, cr0, {3} @ │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r9, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r9, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -171404,16 +171356,16 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, sp, r8, lsl #24 │ │ │ │ @ instruction: 0xa014f8dd │ │ │ │ @ instruction: 0xf7ea4650 │ │ │ │ - blmi 0x3775c0 │ │ │ │ - blls 0x3919c8 │ │ │ │ + blmi 0x377500 │ │ │ │ + blls 0x391908 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -171454,97 +171406,97 @@ │ │ │ │ @ instruction: 0xf8d7300c │ │ │ │ @ instruction: 0xf10d0fd4 │ │ │ │ @ instruction: 0xf8dc0b10 │ │ │ │ @ instruction: 0xf8dc1004 │ │ │ │ stmia r9!, {r3, sp} │ │ │ │ @ instruction: 0xf8bc000f │ │ │ │ @ instruction: 0xf8a93010 │ │ │ │ - blls 0x183a24 │ │ │ │ + blls 0x183964 │ │ │ │ @ instruction: 0xf8533304 │ │ │ │ @ instruction: 0xf108a025 │ │ │ │ ldrbmi r0, [r0], -r4, lsl #6 │ │ │ │ eorne pc, r5, r3, asr r8 @ │ │ │ │ eorcc pc, r5, r8, asr r8 @ │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stmdbmi r0, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ stmdavs r2!, {r8, r9, sp} │ │ │ │ - @ instruction: 0xff2cf772 │ │ │ │ + @ instruction: 0xff8cf772 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ strbmi r4, [r9], -r3, lsl #12 │ │ │ │ ldrmi r6, [r9], r2, ror #16 │ │ │ │ movwcs r4, #1616 @ 0x650 │ │ │ │ - @ instruction: 0xff22f772 │ │ │ │ + @ instruction: 0xff82f772 │ │ │ │ vmlsl.u8 , d6, d2 │ │ │ │ @ instruction: 0xf6491107 │ │ │ │ - vrsra.s64 d23, d0, #64 │ │ │ │ + vqdmlal.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf8530333 │ │ │ │ @ instruction: 0xf8531031 │ │ │ │ stmdavs r3!, {r1, r4, r5, sp}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ subsmi r6, r8, r1, lsr #16 │ │ │ │ - b 0xfe30fc00 │ │ │ │ + b 0xfe30fb40 │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorvs r4, r3, fp, asr #32 │ │ │ │ @ instruction: 0xf3c6b985 │ │ │ │ cmnlt lr, pc, lsl #12 │ │ │ │ ldclvc 6, cr15, [r4], {7} │ │ │ │ @ instruction: 0x07f2b2f3 │ │ │ │ streq pc, [r8], #-260 @ 0xfffffefc │ │ │ │ streq pc, [r2, #-79] @ 0xffffffb1 │ │ │ │ svclt 0x004846e3 │ │ │ │ movwls r4, #9958 @ 0x26e6 │ │ │ │ ldr sp, [r4, r7, lsr #9] │ │ │ │ @ instruction: 0xf7ea4638 │ │ │ │ - blmi 0x377468 │ │ │ │ - blls 0x311b20 │ │ │ │ + blmi 0x3773a8 │ │ │ │ + blls 0x311a60 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ef8ff0 │ │ │ │ svclt 0x0000f8db │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - blx 0x8a3d10 │ │ │ │ - blmi 0xb76504 │ │ │ │ + blx 0x8a3c50 │ │ │ │ + blmi 0xb76444 │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf6490300 │ │ │ │ - @ instruction: 0xf2c07990 │ │ │ │ + vmul.f d22, d16, d0[4] │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fe83 │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07aa3010 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf894f0 │ │ │ │ + bhi 0xf89430 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - @ instruction: 0xff34f76b │ │ │ │ + @ instruction: 0xff94f76b │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb7f31 │ │ │ │ + streq pc, [pc, #965] @ 0xb7e71 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1db │ │ │ │ cdp2 7, 0, cr15, cr10, cr10, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ @@ -171560,18 +171512,18 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 2, cr15, cr2, cr10, {7} │ │ │ │ - bleq 0x4f3fe8 │ │ │ │ + bleq 0x4f3f28 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -171579,20 +171531,20 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf76b4649 │ │ │ │ - rsclt pc, sl, #3504 @ 0xdb0 │ │ │ │ + rsclt pc, sl, #59, 30 @ 0xec │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb7867 │ │ │ │ + strne pc, [pc, #-965] @ 0xb77a7 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ stc2 7, cr15, [sl, #936]! @ 0x3a8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ @@ -171603,45 +171555,45 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf818f1ef │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - blx 0x8a3e94 │ │ │ │ - blmi 0xb76688 │ │ │ │ + blx 0x8a3dd4 │ │ │ │ + blmi 0xb765c8 │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf6490300 │ │ │ │ - @ instruction: 0xf2c07990 │ │ │ │ + vmul.f d22, d16, d0[4] │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fdc1 │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07aa3010 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf89674 │ │ │ │ + bhi 0xf895b4 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - cdp2 7, 7, cr15, cr6, cr11, {3} │ │ │ │ + cdp2 7, 13, cr15, cr6, cr11, {3} │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb80b5 │ │ │ │ + streq pc, [pc, #965] @ 0xb7ff5 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1db │ │ │ │ stc2l 7, cr15, [r8, #-936] @ 0xfffffc58 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ @@ -171657,18 +171609,18 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r0, #-936]! @ 0xfffffc58 │ │ │ │ - bleq 0x4f416c │ │ │ │ + bleq 0x4f40ac │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -171676,20 +171628,20 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf76b4649 │ │ │ │ - rsclt pc, sl, #2480 @ 0x9b0 │ │ │ │ + rsclt pc, sl, #4016 @ 0xfb0 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb79eb │ │ │ │ + strne pc, [pc, #-965] @ 0xb792b │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ stc2l 7, cr15, [r8], #936 @ 0x3a8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ @@ -171700,45 +171652,45 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xff56f1ee │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - blx 0x8a4018 │ │ │ │ - blmi 0xb7680c │ │ │ │ + blx 0x8a3f58 │ │ │ │ + blmi 0xb7674c │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf6490300 │ │ │ │ - @ instruction: 0xf2c07990 │ │ │ │ + vmul.f d22, d16, d0[4] │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fcff │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07aa3010 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf897f8 │ │ │ │ + bhi 0xf89738 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - @ instruction: 0xf9ccf76c │ │ │ │ + blx 0xbf5b4c │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb8239 │ │ │ │ + streq pc, [pc, #965] @ 0xb8179 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1db │ │ │ │ stc2 7, cr15, [r6], {234} @ 0xea │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ @@ -171754,18 +171706,18 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [lr], {234} @ 0xea │ │ │ │ - bleq 0x4f42f0 │ │ │ │ + bleq 0x4f4230 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -171773,20 +171725,20 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf76c4649 │ │ │ │ - rsclt pc, sl, #6080 @ 0x17c0 │ │ │ │ + rsclt pc, sl, #12224 @ 0x2fc0 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb7b6f │ │ │ │ + strne pc, [pc, #-965] @ 0xb7aaf │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ stc2 7, cr15, [r6], #-936 @ 0xfffffc58 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ @@ -171797,21 +171749,21 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ cdp2 1, 9, cr15, cr4, cr14, {7} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ - blx 0x8a41a4 │ │ │ │ - blmi 0xbf6990 │ │ │ │ + blx 0x8a40e4 │ │ │ │ + blmi 0xbf68d0 │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf6490300 │ │ │ │ - @ instruction: 0xf2c07990 │ │ │ │ + vmul.f d22, d16, d0[4] │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fc3d │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @@ -171823,24 +171775,24 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ stmdbge r2, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdahi r2!, {ip, sp} │ │ │ │ mrsls r2, LR_irq │ │ │ │ ldmdahi r0!, {r0, r4, r6, r9, sl, lr} │ │ │ │ - blx 0x775daa │ │ │ │ + blx 0x1f75cea │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb83c5 │ │ │ │ + streq pc, [pc, #965] @ 0xb8305 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ - blx 0xff0f5fb6 │ │ │ │ + blx 0xff0f5ef6 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -171853,44 +171805,44 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r2], fp, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff6f6012 │ │ │ │ - bleq 0x4f447c │ │ │ │ + blx 0xff6f5f52 │ │ │ │ + bleq 0x4f43bc │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ andsle r0, lr, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ strle r4, [fp], #-1593 @ 0xfffff9c7 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa24a8 │ │ │ │ + bhi 0xfa23e8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ movwcs r6, #2082 @ 0x822 │ │ │ │ strbmi r9, [r9], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7726830 │ │ │ │ - rsclt pc, sl, #252928 @ 0x3dc00 │ │ │ │ + rsclt pc, sl, #22272 @ 0x5700 │ │ │ │ @ instruction: 0xf8586823 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-32 @ 0xffffffe0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb7d03 │ │ │ │ + strne pc, [pc, #-965] @ 0xb7c43 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1d8 │ │ │ │ - blx 0x17f607e │ │ │ │ + blx 0x17f5fbe │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -171898,50 +171850,50 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stc2l 1, cr15, [sl, #952] @ 0x3b8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ - blx 0x8a4338 │ │ │ │ - blmi 0xbf6b24 │ │ │ │ + blx 0x8a4278 │ │ │ │ + blmi 0xbf6a64 │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf6490300 │ │ │ │ - @ instruction: 0xf2c07990 │ │ │ │ + vmul.f d22, d16, d0[4] │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fb73 │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @ instruction: 0x07aa3018 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x1381a4 │ │ │ │ + bge 0x1380e4 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdahi r1!, {ip, sp} │ │ │ │ ldmdahi r0!, {r8, r9, sp} │ │ │ │ ldrbmi r9, [r2], -r0, lsl #4 │ │ │ │ - blx 0x14f5f3c │ │ │ │ + blx 0xfecf5e7c │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb8559 │ │ │ │ + streq pc, [pc, #965] @ 0xb8499 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ - blx 0xffe76148 │ │ │ │ + blx 0xffe76088 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -171954,44 +171906,44 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r2], fp, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x4761a6 │ │ │ │ - bleq 0x4f4610 │ │ │ │ + blx 0x4760e6 │ │ │ │ + bleq 0x4f4550 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ andsle r0, lr, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa2a3c │ │ │ │ + bhi 0xfa297c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ movwcs r9, #512 @ 0x200 │ │ │ │ stmdavs r1!, {r1, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7726830 │ │ │ │ - rsclt pc, sl, #46080 @ 0xb400 │ │ │ │ + rsclt pc, sl, #144384 @ 0x23400 │ │ │ │ @ instruction: 0xf8586823 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-32 @ 0xffffffe0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb7e97 │ │ │ │ + strne pc, [pc, #-965] @ 0xb7dd7 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1d8 │ │ │ │ - blx 0xfe576210 │ │ │ │ + blx 0xfe576150 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -172010,38 +171962,38 @@ │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ and r0, r4, r0, lsl r9 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd017 │ │ │ │ @ instruction: 0x4641d5f8 │ │ │ │ stmdahi r7!, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf94ef76b │ │ │ │ + @ instruction: 0xf9aef76b │ │ │ │ strbmi fp, [r1], -r0, asr #22 │ │ │ │ @ instruction: 0xf76b4638 │ │ │ │ - ldmiblt r8!, {r0, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8!, {r0, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46424630 │ │ │ │ strcc r4, [r2], #-1593 @ 0xfffff9c7 │ │ │ │ - mcr2 7, 1, pc, cr4, cr15, {3} @ │ │ │ │ - streq pc, [pc, #965] @ 0xb86b5 │ │ │ │ + mcr2 7, 4, pc, cr4, cr15, {3} @ │ │ │ │ + streq pc, [pc, #965] @ 0xb85f5 │ │ │ │ strbmi r4, [ip, #-1542] @ 0xfffff9fa │ │ │ │ ldrbmi sp, [r0], -r7, ror #3 │ │ │ │ - blx 0x12f62a4 │ │ │ │ + blx 0x12f61e4 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0x46414638 │ │ │ │ - stc2l 7, cr15, [r0, #520] @ 0x208 │ │ │ │ + cdp2 7, 2, cr15, cr0, cr2, {4} │ │ │ │ svccc 0x00e6f8ba │ │ │ │ @ instruction: 0xf0434607 │ │ │ │ @ instruction: 0xf8aa0301 │ │ │ │ ldrb r3, [fp, r6, ror #31] │ │ │ │ @ instruction: 0x46414630 │ │ │ │ - ldc2 7, cr15, [r4, #520]! @ 0x208 │ │ │ │ + cdp2 7, 1, cr15, cr4, cr2, {4} │ │ │ │ svccc 0x00e6f8ba │ │ │ │ @ instruction: 0xf0434606 │ │ │ │ @ instruction: 0xf8aa0301 │ │ │ │ strb r3, [sl, r6, ror #31] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172051,40 +172003,40 @@ │ │ │ │ @ instruction: 0xf7ea79d4 │ │ │ │ @ instruction: 0xf104fa5d │ │ │ │ @ instruction: 0x46050a10 │ │ │ │ ldrle r0, [r1], #-2027 @ 0xfffff815 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ ldrbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ @ instruction: 0x4640d1f8 │ │ │ │ - blx 0x376320 │ │ │ │ + blx 0x376260 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf76b6827 │ │ │ │ - ldmdblt r8, {r0, r2, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r2, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf960f76b │ │ │ │ + @ instruction: 0xf9c0f76b │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ - mcr2 7, 0, pc, cr4, cr15, {3} @ │ │ │ │ + mcr2 7, 3, pc, cr4, cr15, {3} @ │ │ │ │ ldrb r4, [fp, r6, lsl #12] │ │ │ │ @ instruction: 0x46494630 │ │ │ │ - ldc2 7, cr15, [sl, #520] @ 0x208 │ │ │ │ + ldc2l 7, cr15, [sl, #520]! @ 0x208 │ │ │ │ svccc 0x00d4f8b8 │ │ │ │ strbmi r4, [r9], -r6, lsl #12 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf8a84638 │ │ │ │ @ instruction: 0xf76b3fd4 │ │ │ │ - stmdacs r0, {r0, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi sp, [r8], -r7, ror #1 │ │ │ │ @ instruction: 0xf7824649 │ │ │ │ - @ instruction: 0xf8b8fd89 │ │ │ │ + @ instruction: 0xf8b8fde9 │ │ │ │ @ instruction: 0x46073fd4 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00d4f8a8 │ │ │ │ svclt 0x0000e7db │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172096,38 +172048,38 @@ │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ and r0, r4, r0, lsl r9 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd017 │ │ │ │ @ instruction: 0x4641d5f8 │ │ │ │ stmdahi r7!, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8a2f76b │ │ │ │ + @ instruction: 0xf902f76b │ │ │ │ strbmi fp, [r1], -r0, asr #22 │ │ │ │ @ instruction: 0xf76b4638 │ │ │ │ - ldmiblt r8!, {r0, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8!, {r0, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46424630 │ │ │ │ strcc r4, [r2], #-1593 @ 0xfffff9c7 │ │ │ │ - stc2 7, cr15, [r8, #508] @ 0x1fc │ │ │ │ - streq pc, [pc, #965] @ 0xb880d │ │ │ │ + stc2l 7, cr15, [r8, #508]! @ 0x1fc │ │ │ │ + streq pc, [pc, #965] @ 0xb874d │ │ │ │ strbmi r4, [ip, #-1542] @ 0xfffff9fa │ │ │ │ ldrbmi sp, [r0], -r7, ror #3 │ │ │ │ @ instruction: 0xf99cf7ea │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0x46414638 │ │ │ │ - ldc2 7, cr15, [r4, #-520] @ 0xfffffdf8 │ │ │ │ + ldc2l 7, cr15, [r4, #-520]! @ 0xfffffdf8 │ │ │ │ svccc 0x00e6f8ba │ │ │ │ @ instruction: 0xf0434607 │ │ │ │ @ instruction: 0xf8aa0301 │ │ │ │ ldrb r3, [fp, r6, ror #31] │ │ │ │ @ instruction: 0x46414630 │ │ │ │ - stc2 7, cr15, [r8, #-520] @ 0xfffffdf8 │ │ │ │ + stc2l 7, cr15, [r8, #-520]! @ 0xfffffdf8 │ │ │ │ svccc 0x00e6f8ba │ │ │ │ @ instruction: 0xf0434606 │ │ │ │ @ instruction: 0xf8aa0301 │ │ │ │ strb r3, [sl, r6, ror #31] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172145,32 +172097,32 @@ │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf76b6827 │ │ │ │ - ldmdblt r8, {r0, r3, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r3, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf8b4f76b │ │ │ │ + @ instruction: 0xf914f76b │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ - stc2l 7, cr15, [r8, #-508]! @ 0xfffffe04 │ │ │ │ + stc2l 7, cr15, [r8, #508] @ 0x1fc │ │ │ │ ldrb r4, [fp, r6, lsl #12] │ │ │ │ @ instruction: 0x46494630 │ │ │ │ - stc2l 7, cr15, [lr], #520 @ 0x208 │ │ │ │ + stc2l 7, cr15, [lr, #-520] @ 0xfffffdf8 │ │ │ │ svccc 0x00d4f8b8 │ │ │ │ strbmi r4, [r9], -r6, lsl #12 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf8a84638 │ │ │ │ @ instruction: 0xf76b3fd4 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi sp, [r8], -r7, ror #1 │ │ │ │ @ instruction: 0xf7824649 │ │ │ │ - @ instruction: 0xf8b8fcdd │ │ │ │ + @ instruction: 0xf8b8fd3d │ │ │ │ @ instruction: 0x46073fd4 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00d4f8a8 │ │ │ │ svclt 0x0000e7db │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172182,39 +172134,39 @@ │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ and r0, r4, r0, lsl r9 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd018 │ │ │ │ @ instruction: 0x4641d5f8 │ │ │ │ stmdahi r7!, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xfff6f76a │ │ │ │ + @ instruction: 0xf856f76b │ │ │ │ strbmi fp, [r1], -r8, asr #22 │ │ │ │ - @ instruction: 0xf76a4638 │ │ │ │ - stmiblt r0, {r0, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf76b4638 │ │ │ │ + stmiblt r0, {r0, r4, r6, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46424630 │ │ │ │ smlabteq lr, r7, r3, pc @ │ │ │ │ @ instruction: 0xf77f3402 │ │ │ │ - vqdmulh.s , , d3[2] │ │ │ │ + @ instruction: 0xf3c5fd2b │ │ │ │ strmi r0, [r6], -pc, lsl #11 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7ea4650 │ │ │ │ ldrtmi pc, [r0], -pc, ror #17 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463887f0 │ │ │ │ @ instruction: 0xf7824641 │ │ │ │ - @ instruction: 0xf8bafc67 │ │ │ │ + @ instruction: 0xf8bafcc7 │ │ │ │ strmi r3, [r7], -r6, ror #31 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00e6f8aa │ │ │ │ @ instruction: 0x4630e7da │ │ │ │ @ instruction: 0xf7824641 │ │ │ │ - @ instruction: 0xf8bafc5b │ │ │ │ + @ instruction: 0xf8bafcbb │ │ │ │ strmi r3, [r6], -r6, ror #31 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00e6f8aa │ │ │ │ svclt 0x0000e7c9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172232,32 +172184,32 @@ │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf76b6827 │ │ │ │ - stmdblt r0!, {r0, r1, r3, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r1, r3, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf806f76b │ │ │ │ + @ instruction: 0xf866f76b │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf027464a │ │ │ │ @ instruction: 0xf77f4100 │ │ │ │ - strmi pc, [r6], -r9, lsr #25 │ │ │ │ + strmi pc, [r6], -r9, lsl #26 │ │ │ │ @ instruction: 0x4630e7da │ │ │ │ @ instruction: 0xf7824649 │ │ │ │ - @ instruction: 0xf8b8fc3f │ │ │ │ + @ instruction: 0xf8b8fc9f │ │ │ │ @ instruction: 0x46063fd4 │ │ │ │ @ instruction: 0xf0434649 │ │ │ │ ldrtmi r0, [r8], -r1, lsl #6 │ │ │ │ svccc 0x00d4f8a8 │ │ │ │ - @ instruction: 0xffeef76a │ │ │ │ + @ instruction: 0xf84ef76b │ │ │ │ rscle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0x46494638 │ │ │ │ - stc2 7, cr15, [lr], #-520 @ 0xfffffdf8 │ │ │ │ + stc2 7, cr15, [lr], {130} @ 0x82 │ │ │ │ svccc 0x00d4f8b8 │ │ │ │ @ instruction: 0xf0434607 │ │ │ │ @ instruction: 0xf8a80301 │ │ │ │ @ instruction: 0xe7da3fd4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172269,39 +172221,39 @@ │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ and r0, r4, r0, lsl r9 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd018 │ │ │ │ @ instruction: 0x4641d5f8 │ │ │ │ stmdahi r7!, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff48f76a │ │ │ │ + @ instruction: 0xffa8f76a │ │ │ │ strbmi fp, [r1], -r8, asr #22 │ │ │ │ @ instruction: 0xf76a4638 │ │ │ │ - stmiblt r0, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r0, {r0, r1, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46424630 │ │ │ │ smlabteq lr, r7, r3, pc @ │ │ │ │ @ instruction: 0xf77f3402 │ │ │ │ - vmull.u8 , d5, d29 │ │ │ │ + vmull.u8 , d21, d13 │ │ │ │ strmi r0, [r6], -pc, lsl #11 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7ea4650 │ │ │ │ ldrtmi pc, [r0], -r1, asr #16 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463887f0 │ │ │ │ @ instruction: 0xf7824641 │ │ │ │ - @ instruction: 0xf8bafbb9 │ │ │ │ + @ instruction: 0xf8bafc19 │ │ │ │ strmi r3, [r7], -r6, ror #31 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00e6f8aa │ │ │ │ @ instruction: 0x4630e7da │ │ │ │ @ instruction: 0xf7824641 │ │ │ │ - @ instruction: 0xf8bafbad │ │ │ │ + @ instruction: 0xf8bafc0d │ │ │ │ strmi r3, [r6], -r6, ror #31 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00e6f8aa │ │ │ │ svclt 0x0000e7c9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172319,32 +172271,32 @@ │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf76a6827 │ │ │ │ - stmdblt r0!, {r0, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xff58f76a │ │ │ │ + @ instruction: 0xffb8f76a │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf027464a │ │ │ │ @ instruction: 0xf77f4100 │ │ │ │ - strmi pc, [r6], -fp, lsl #24 │ │ │ │ + strmi pc, [r6], -fp, ror #24 │ │ │ │ @ instruction: 0x4630e7da │ │ │ │ @ instruction: 0xf7824649 │ │ │ │ - @ instruction: 0xf8b8fb91 │ │ │ │ + @ instruction: 0xf8b8fbf1 │ │ │ │ @ instruction: 0x46063fd4 │ │ │ │ @ instruction: 0xf0434649 │ │ │ │ ldrtmi r0, [r8], -r1, lsl #6 │ │ │ │ svccc 0x00d4f8a8 │ │ │ │ - @ instruction: 0xff40f76a │ │ │ │ + @ instruction: 0xffa0f76a │ │ │ │ rscle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0x46494638 │ │ │ │ - blx 0xfe0f65f6 │ │ │ │ + blx 0xff8f6536 │ │ │ │ svccc 0x00d4f8b8 │ │ │ │ @ instruction: 0xf0434607 │ │ │ │ @ instruction: 0xf8a80301 │ │ │ │ @ instruction: 0xe7da3fd4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172367,25 +172319,25 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3070 │ │ │ │ + bhi 0xfa2fb0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, r9, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf82af780 │ │ │ │ + @ instruction: 0xf88af780 │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12cff8 │ │ │ │ + bls 0x12cf38 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ @ instruction: 0xff70f7e9 │ │ │ │ @@ -172423,33 +172375,33 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3150 │ │ │ │ + bhi 0xfa3090 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andeq pc, r5, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf77f4649 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7804649 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [r3], -ip, lsl #30 │ │ │ │ - b 0x12c1560 │ │ │ │ + b 0x12c14a0 │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x9889d0 │ │ │ │ - b 0x2b9584 │ │ │ │ - b 0x117a998 │ │ │ │ + b 0x988910 │ │ │ │ + b 0x2b94c4 │ │ │ │ + b 0x117a8d8 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x378590 │ │ │ │ - blls 0x2929f8 │ │ │ │ + blmi 0x3784d0 │ │ │ │ + blls 0x292938 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -172485,20 +172437,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85a3000 │ │ │ │ @ instruction: 0xf85b1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, lsl #30 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d1ac │ │ │ │ + bls 0x12d0ec │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ cdp2 7, 9, cr15, cr0, cr9, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -172540,28 +172492,28 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r0, [r1], -r4 │ │ │ │ - mcr2 7, 7, pc, cr0, cr15, {3} @ │ │ │ │ + @ instruction: 0xff40f77f │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x988b94 │ │ │ │ + b 0x988ad4 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x3783d0 │ │ │ │ - blls 0x292bb8 │ │ │ │ + blmi 0x378310 │ │ │ │ + blls 0x292af8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -172590,25 +172542,25 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa33ec │ │ │ │ + bhi 0xfa332c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, r9, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - mcr2 7, 3, pc, cr12, cr15, {3} @ │ │ │ │ + mcr2 7, 6, pc, cr12, cr15, {3} @ │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d374 │ │ │ │ + bls 0x12d2b4 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ ldc2 7, cr15, [r2, #932]! @ 0x3a4 │ │ │ │ @@ -172646,33 +172598,33 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa34cc │ │ │ │ + bhi 0xfa340c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andeq pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77f4649 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ qadd16mi fp, r3, r4 │ │ │ │ - b 0x12c18dc │ │ │ │ + b 0x12c181c │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x988d4c │ │ │ │ - b 0x2b9900 │ │ │ │ - b 0x117ad14 │ │ │ │ + b 0x988c8c │ │ │ │ + b 0x2b9840 │ │ │ │ + b 0x117ac54 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x378214 │ │ │ │ - blls 0x292d74 │ │ │ │ + blmi 0x378154 │ │ │ │ + blls 0x292cb4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -172708,20 +172660,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85a3000 │ │ │ │ @ instruction: 0xf85b1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ qadd16mi fp, fp, r4 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d528 │ │ │ │ + bls 0x12d468 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ ldc2l 7, cr15, [r2], {233} @ 0xe9 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -172763,28 +172715,28 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r0, [r1], -r4 │ │ │ │ - stc2 7, cr15, [r2, #-508]! @ 0xfffffe04 │ │ │ │ + stc2 7, cr15, [r2, #508] @ 0x1fc │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x988f10 │ │ │ │ + b 0x988e50 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x378054 │ │ │ │ - blls 0x292f34 │ │ │ │ + blmi 0x377f94 │ │ │ │ + blls 0x292e74 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -172813,32 +172765,32 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3768 │ │ │ │ + bhi 0xfa36a8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, r9, lsr r8 @ │ │ │ │ - stc2 7, cr15, [lr], #508 @ 0x1fc │ │ │ │ + stc2 7, cr15, [lr, #-508] @ 0xfffffe04 │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d6f0 │ │ │ │ + bls 0x12d630 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ - blx 0xffdf6f4a │ │ │ │ + blx 0xffdf6e8a │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -172869,33 +172821,33 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3848 │ │ │ │ + bhi 0xfa3788 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77f4648 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4623bfd4 │ │ │ │ - b 0x12c1c58 │ │ │ │ + b 0x12c1b98 │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x9890c8 │ │ │ │ - b 0x2b9c7c │ │ │ │ - b 0x117b090 │ │ │ │ + b 0x989008 │ │ │ │ + b 0x2b9bbc │ │ │ │ + b 0x117afd0 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x377e98 │ │ │ │ - blls 0x2930f0 │ │ │ │ + blmi 0x377dd8 │ │ │ │ + blls 0x293030 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -172931,26 +172883,26 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ @ instruction: 0xf85a1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r1, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462bbfd4 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d8a4 │ │ │ │ + bls 0x12d7e4 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ - blx 0x5f710a │ │ │ │ + blx 0x5f704a │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -172986,28 +172938,28 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r1, [r0], -r4 │ │ │ │ - blx 0x19f7012 │ │ │ │ + blx 0xff1f6f52 │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x98928c │ │ │ │ + b 0x9891cc │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x377cd8 │ │ │ │ - blls 0x2932b0 │ │ │ │ + blmi 0x377c18 │ │ │ │ + blls 0x2931f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -173036,32 +172988,32 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3ae4 │ │ │ │ + bhi 0xfa3a24 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, r9, lsr r8 @ │ │ │ │ - blx 0xffcf70e8 │ │ │ │ + blx 0x14f702a │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12da6c │ │ │ │ + bls 0x12d9ac │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ - blx 0xe772c4 │ │ │ │ + blx 0xe77204 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -173075,15 +173027,15 @@ │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ strmi r2, [sl], r0, lsl #10 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf989fa1f │ │ │ │ - blx 0x14f731c │ │ │ │ + blx 0x14f725c │ │ │ │ strmi r2, [r6], -r3, lsl #8 │ │ │ │ @ instruction: 0xf8db46a8 │ │ │ │ @ instruction: 0xf60b0220 │ │ │ │ @ instruction: 0xf7e977e6 │ │ │ │ stmib sp, {r0, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ strpl lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ @@ -173092,33 +173044,33 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3bc4 │ │ │ │ + bhi 0xfa3b04 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77f4648 │ │ │ │ - stmdacs r0, {r0, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [r3], -ip, asr #31 │ │ │ │ - b 0x12c1fd4 │ │ │ │ + b 0x12c1f14 │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x989444 │ │ │ │ - b 0x2b9ff8 │ │ │ │ - b 0x117b40c │ │ │ │ + b 0x989384 │ │ │ │ + b 0x2b9f38 │ │ │ │ + b 0x117b34c │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x377b1c │ │ │ │ - blls 0x29346c │ │ │ │ + blmi 0x377a5c │ │ │ │ + blls 0x2933ac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -173154,20 +173106,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ @ instruction: 0xf85a1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r2, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, asr #31 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12dc20 │ │ │ │ + bls 0x12db60 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ @ instruction: 0xf956f7e9 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -173175,15 +173127,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff1f5cbe │ │ │ │ + blx 0xff1f5bfe │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173209,28 +173161,28 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r1, [r0], -r4 │ │ │ │ - @ instruction: 0xf9a6f77f │ │ │ │ + blx 0x2772cc │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x989608 │ │ │ │ + b 0x989548 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x37795c │ │ │ │ - blls 0x29362c │ │ │ │ + blmi 0x37789c │ │ │ │ + blls 0x29356c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -173259,25 +173211,25 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3e60 │ │ │ │ + bhi 0xfa3da0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, r9, lsr r8 @ │ │ │ │ - @ instruction: 0xf932f77f │ │ │ │ + @ instruction: 0xf992f77f │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12dde8 │ │ │ │ + bls 0x12dd28 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ @ instruction: 0xf878f7e9 │ │ │ │ @@ -173286,15 +173238,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xffa75e78 │ │ │ │ + blx 0xffa75db8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ @@ -173315,33 +173267,33 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3f40 │ │ │ │ + bhi 0xfa3e80 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77f4648 │ │ │ │ - stmdacs r0, {r0, r1, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4623bfb4 │ │ │ │ - b 0x12c2350 │ │ │ │ + b 0x12c2290 │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x9897c0 │ │ │ │ - b 0x2ba374 │ │ │ │ - b 0x117b788 │ │ │ │ + b 0x989700 │ │ │ │ + b 0x2ba2b4 │ │ │ │ + b 0x117b6c8 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x3777a0 │ │ │ │ - blls 0x2937e8 │ │ │ │ + blmi 0x3776e0 │ │ │ │ + blls 0x293728 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -173377,20 +173329,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ @ instruction: 0xf85a1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462bbfb4 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12df9c │ │ │ │ + bls 0x12dedc │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ @ instruction: 0xff98f7e8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -173398,15 +173350,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x276038 │ │ │ │ + blx 0x275f78 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173432,28 +173384,28 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r1, [r0], -r4 │ │ │ │ - @ instruction: 0xffe8f77e │ │ │ │ + @ instruction: 0xf848f77f │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x989984 │ │ │ │ + b 0x9898c4 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e83ca4 │ │ │ │ - blmi 0x3795e0 │ │ │ │ - blls 0x2939a8 │ │ │ │ + blmi 0x379520 │ │ │ │ + blls 0x2938e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -173482,25 +173434,25 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa41dc │ │ │ │ + bhi 0xfa411c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, r9, lsr r8 @ │ │ │ │ - @ instruction: 0xff74f77e │ │ │ │ + @ instruction: 0xffd4f77e │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12e164 │ │ │ │ + bls 0x12e0a4 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ cdp2 7, 11, cr15, cr10, cr8, {7} │ │ │ │ @@ -173538,33 +173490,33 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa42bc │ │ │ │ + bhi 0xfa41fc │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77e4648 │ │ │ │ - stmdacs r0, {r0, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [r3], -ip, lsr #31 │ │ │ │ - b 0x12c26cc │ │ │ │ + b 0x12c260c │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x989b3c │ │ │ │ - b 0x2ba6f0 │ │ │ │ - b 0x117bb04 │ │ │ │ + b 0x989a7c │ │ │ │ + b 0x2ba630 │ │ │ │ + b 0x117ba44 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e83ca4 │ │ │ │ - blmi 0x379424 │ │ │ │ - blls 0x293b64 │ │ │ │ + blmi 0x379364 │ │ │ │ + blls 0x293aa4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -173600,20 +173552,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ @ instruction: 0xf85a1004 │ │ │ │ @ instruction: 0xf77e0004 │ │ │ │ - stmdacs r0, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, lsr #31 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12e318 │ │ │ │ + bls 0x12e258 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ ldc2l 7, cr15, [sl, #928] @ 0x3a0 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -173655,28 +173607,28 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r1, [r0], -r4 │ │ │ │ - mcr2 7, 1, pc, cr10, cr14, {3} @ │ │ │ │ + mcr2 7, 4, pc, cr10, cr14, {3} @ │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x989d00 │ │ │ │ + b 0x989c40 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e83ca4 │ │ │ │ - blmi 0x379264 │ │ │ │ - blls 0x293d24 │ │ │ │ + blmi 0x3791a4 │ │ │ │ + blls 0x293c64 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -173688,15 +173640,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sl], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmibvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmibvs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r2, #928] @ 0x3a0 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf60b4605 │ │ │ │ movwcs r7, #2022 @ 0x7e6 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -173713,15 +173665,15 @@ │ │ │ │ ldrbmi r0, [r1], -r0 │ │ │ │ stc2l 0, cr15, [r0, #96] @ 0x60 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xba135 │ │ │ │ + streq pc, [pc, #965] @ 0xba075 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1da │ │ │ │ stc2 7, cr15, [r8, #-928] @ 0xfffffc60 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ @@ -173737,15 +173689,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sl], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmibvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmibvs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r0, #-928]! @ 0xfffffc60 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf60b4605 │ │ │ │ movwcs r7, #2022 @ 0x7e6 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -173758,23 +173710,23 @@ │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184651 │ │ │ │ rsclt pc, sl, #1360 @ 0x550 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x981eec │ │ │ │ + b 0x981e2c │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, fp, r4, asr #10 │ │ │ │ @ instruction: 0xf7e84658 │ │ │ │ - blmi 0x3790dc │ │ │ │ - blls 0x213eac │ │ │ │ + blmi 0x37901c │ │ │ │ + blls 0x213dec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -173786,15 +173738,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sl], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmibvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmibvs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [lr], #928 @ 0x3a0 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf60b4605 │ │ │ │ movwcs r7, #2022 @ 0x7e6 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -173811,15 +173763,15 @@ │ │ │ │ ldrbmi r0, [r1], -r0 │ │ │ │ stc2 0, cr15, [r8, #-96]! @ 0xffffffa0 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xba2bd │ │ │ │ + streq pc, [pc, #965] @ 0xba1fd │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1da │ │ │ │ mcrr2 7, 14, pc, r4, cr8 @ │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ @@ -173835,15 +173787,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sl], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmibvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmibvs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mrrc2 7, 14, pc, ip, cr8 @ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf60b4605 │ │ │ │ movwcs r7, #2022 @ 0x7e6 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -173856,23 +173808,23 @@ │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184651 │ │ │ │ rsclt pc, sl, #12096 @ 0x2f40 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x982074 │ │ │ │ + b 0x981fb4 │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, fp, r4, asr #10 │ │ │ │ @ instruction: 0xf7e84658 │ │ │ │ - blmi 0x378f54 │ │ │ │ - blls 0x214034 │ │ │ │ + blmi 0x378e94 │ │ │ │ + blls 0x213f74 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -173884,18 +173836,18 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfff77fc6 │ │ │ │ - bleq 0x4f6438 │ │ │ │ + blx 0xfff77f06 │ │ │ │ + bleq 0x4f6378 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -173908,18 +173860,18 @@ │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184649 │ │ │ │ rsclt pc, sl, #17408 @ 0x4400 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb9cb7 │ │ │ │ + strne pc, [pc, #-965] @ 0xb9bf7 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ - blx 0xfe17802a │ │ │ │ + blx 0xfe177f6a │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -173932,18 +173884,18 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe778086 │ │ │ │ - bleq 0x4f64f8 │ │ │ │ + blx 0xfe777fc6 │ │ │ │ + bleq 0x4f6438 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -173956,18 +173908,18 @@ │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184649 │ │ │ │ rsclt pc, sl, #121856 @ 0x1dc00 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb9d77 │ │ │ │ + strne pc, [pc, #-965] @ 0xb9cb7 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ - blx 0x9780ea │ │ │ │ + blx 0x97802a │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -173980,18 +173932,18 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xf78146 │ │ │ │ - bleq 0x4f65b8 │ │ │ │ + blx 0xf78086 │ │ │ │ + bleq 0x4f64f8 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -174004,18 +173956,18 @@ │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184649 │ │ │ │ rsclt pc, sl, #446464 @ 0x6d000 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb9e37 │ │ │ │ + strne pc, [pc, #-965] @ 0xb9d77 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ - blx 0xff1781a8 │ │ │ │ + blx 0xff1780e8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -174028,18 +173980,18 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldmvc r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiavs r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff778204 │ │ │ │ - bleq 0x4f6678 │ │ │ │ + blx 0xff778144 │ │ │ │ + bleq 0x4f65b8 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -174052,18 +174004,18 @@ │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184649 │ │ │ │ rsclt pc, sl, #864256 @ 0xd3000 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb9ef7 │ │ │ │ + strne pc, [pc, #-965] @ 0xb9e37 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ - blx 0x1978268 │ │ │ │ + blx 0x19781a8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -174072,52 +174024,52 @@ │ │ │ │ ldc2l 1, cr15, [r0], {236} @ 0xec │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - bmi 0xc4bb64 │ │ │ │ + bmi 0xc4baa4 │ │ │ │ @ instruction: 0xf649460c │ │ │ │ - @ instruction: 0xf2c07990 │ │ │ │ + vmul.f d22, d16, d0[4] │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x1e782cc │ │ │ │ + blx 0x1e7820c │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf89a2200 │ │ │ │ stmib sp, {r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @ instruction: 0xf8ad2204 │ │ │ │ @ instruction: 0xf88a2018 │ │ │ │ streq r3, [sl, r8, ror #31]! │ │ │ │ @ instruction: 0x07ebd01c │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x13a3a0 │ │ │ │ + bge 0x13a2e0 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0182100 │ │ │ │ rsclt pc, sl, #5120 @ 0x1400 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x982444 │ │ │ │ + b 0x982384 │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, sl, r4, asr #10 │ │ │ │ @ instruction: 0xf88a4650 │ │ │ │ @ instruction: 0xf7e8bfe8 │ │ │ │ - blmi 0x378b80 │ │ │ │ - blls 0x294408 │ │ │ │ + blmi 0x378ac0 │ │ │ │ + blls 0x294348 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -174125,52 +174077,52 @@ │ │ │ │ svclt 0x0000fc67 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - bmi 0xc4bc38 │ │ │ │ + bmi 0xc4bb78 │ │ │ │ @ instruction: 0xf649460c │ │ │ │ - @ instruction: 0xf2c07990 │ │ │ │ + vmul.f d22, d16, d0[4] │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x3f83a0 │ │ │ │ + blx 0x3f82e0 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf89a2200 │ │ │ │ stmib sp, {r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @ instruction: 0xf8ad2204 │ │ │ │ @ instruction: 0xf88a2018 │ │ │ │ streq r3, [sl, r8, ror #31]! │ │ │ │ @ instruction: 0x07ebd01c │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x13a474 │ │ │ │ + bge 0x13a3b4 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0182100 │ │ │ │ rsclt pc, sl, #148480 @ 0x24400 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x982518 │ │ │ │ + b 0x982458 │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, sl, r4, asr #10 │ │ │ │ @ instruction: 0xf88a4650 │ │ │ │ @ instruction: 0xf7e8bfe8 │ │ │ │ - blmi 0x378aac │ │ │ │ - blls 0x2944dc │ │ │ │ + blmi 0x3789ec │ │ │ │ + blls 0x29441c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -174178,20 +174130,20 @@ │ │ │ │ svclt 0x0000fbfd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r0], r9, lsl #1 │ │ │ │ - bmi 0xc0bd04 │ │ │ │ + bmi 0xc0bc44 │ │ │ │ @ instruction: 0xf649460e │ │ │ │ - @ instruction: 0xf2c07990 │ │ │ │ + vmul.f d22, d16, d0[4] │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ ldrbvc pc, [r4, r8, lsl #12] @ │ │ │ │ - beq 0x4f68d8 │ │ │ │ + beq 0x4f6818 │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf9a2f7e8 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf8982200 │ │ │ │ stmib sp, {r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @@ -174200,50 +174152,50 @@ │ │ │ │ @ instruction: 0x072a3fd6 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x13a548 │ │ │ │ + bge 0x13a488 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0182100 │ │ │ │ rsclt pc, sl, #15269888 @ 0xe90000 │ │ │ │ @ instruction: 0xf8596833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xba16b │ │ │ │ + strne pc, [pc, #-965] @ 0xba0ab │ │ │ │ ldrbmi r3, [r4, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4640d1db │ │ │ │ svclt 0x00d6f888 │ │ │ │ @ instruction: 0xf926f7e8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfe5f6d1a │ │ │ │ + blx 0xfe5f6c5a │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r0], r9, lsl #1 │ │ │ │ - bmi 0xc0bdd4 │ │ │ │ + bmi 0xc0bd14 │ │ │ │ @ instruction: 0xf649460e │ │ │ │ - @ instruction: 0xf2c07990 │ │ │ │ + vmul.f d22, d16, d0[4] │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ ldrbvc pc, [r4, r8, lsl #12] @ │ │ │ │ - beq 0x4f69a8 │ │ │ │ + beq 0x4f68e8 │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf93af7e8 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf8982200 │ │ │ │ stmib sp, {r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @@ -174252,47 +174204,47 @@ │ │ │ │ @ instruction: 0x072a3fd6 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x13a618 │ │ │ │ + bge 0x13a558 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0182100 │ │ │ │ rsclt pc, sl, #1163264 @ 0x11c000 │ │ │ │ @ instruction: 0xf8596833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xba23b │ │ │ │ + strne pc, [pc, #-965] @ 0xba17b │ │ │ │ ldrbmi r3, [r4, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4640d1db │ │ │ │ svclt 0x00d6f888 │ │ │ │ @ instruction: 0xf8bef7e8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xbf6dea │ │ │ │ + blx 0xbf6d2a │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - bmi 0xc0beac │ │ │ │ + bmi 0xc0bdec │ │ │ │ @ instruction: 0xf649460c │ │ │ │ - @ instruction: 0xf2c07990 │ │ │ │ + vmul.f d22, d16, d0[4] │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8d2f7e8 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @@ -174313,41 +174265,41 @@ │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ mrc2 0, 6, pc, cr10, cr8, {0} │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xbaa95 │ │ │ │ + streq pc, [pc, #965] @ 0xba9d5 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4650d1db │ │ │ │ svclt 0x00e8f88a │ │ │ │ @ instruction: 0xf856f7e8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff1f6eb8 │ │ │ │ + blx 0xff1f6df8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r0], r9, lsl #1 │ │ │ │ - bmi 0xc0bf74 │ │ │ │ + bmi 0xc0beb4 │ │ │ │ @ instruction: 0xf649460e │ │ │ │ - @ instruction: 0xf2c07990 │ │ │ │ + vmul.f d22, d16, d0[4] │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ ldrbvc pc, [r4, r8, lsl #12] @ │ │ │ │ - beq 0x4f6b48 │ │ │ │ + beq 0x4f6a88 │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf86af7e8 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf8982200 │ │ │ │ stmib sp, {r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @@ -174369,16 +174321,16 @@ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r4, ip, r4, asr r5 │ │ │ │ @ instruction: 0xf8884640 │ │ │ │ @ instruction: 0xf7e7bfd6 │ │ │ │ - blmi 0x37a76c │ │ │ │ - blls 0x29481c │ │ │ │ + blmi 0x37a6ac │ │ │ │ + blls 0x29475c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -174398,43 +174350,43 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, sl, lsr #22 │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf6494616 │ │ │ │ - @ instruction: 0xf2c07990 │ │ │ │ + vmul.f d22, d16, d0[4] │ │ │ │ @ instruction: 0xf7e70933 │ │ │ │ @ instruction: 0xf104fff7 │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07aa3010 │ │ │ │ @ instruction: 0x07ebd01a │ │ │ │ ldrtmi fp, [r9], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf8c204 │ │ │ │ + bhi 0xf8c144 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf7768830 │ │ │ │ - rsclt pc, sl, #2992 @ 0xbb0 │ │ │ │ + rsclt pc, sl, #27, 30 @ 0x6c │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x98293c │ │ │ │ + b 0x98287c │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, ip, r4, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x37a68c │ │ │ │ - blls 0x2148fc │ │ │ │ + blmi 0x37a5cc │ │ │ │ + blls 0x21483c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -174446,43 +174398,43 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, sl, lsr #22 │ │ │ │ ldrmi r4, [r4], -r1, lsl #13 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf649460e │ │ │ │ - @ instruction: 0xf2c07890 │ │ │ │ + vmul.i d22, d16, d0[4] │ │ │ │ @ instruction: 0xf7e70833 │ │ │ │ @ instruction: 0xf104ff97 │ │ │ │ @ instruction: 0x46050a10 │ │ │ │ ldrbvc pc, [r4, r9, lsl #12] @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x072a3010 │ │ │ │ @ instruction: 0x07ebd01a │ │ │ │ ldrtmi fp, [r9], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf8c2c4 │ │ │ │ + bhi 0xf8c204 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf7766820 │ │ │ │ - rsclt pc, sl, #3280 @ 0xcd0 │ │ │ │ + rsclt pc, sl, #45, 30 @ 0xb4 │ │ │ │ @ instruction: 0xf8586831 │ │ │ │ - b 0xfe0c29fc │ │ │ │ + b 0xfe0c293c │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorsvs r4, r3, fp, asr #32 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r4, ip, r4, asr r5 │ │ │ │ @ instruction: 0xf7e74648 │ │ │ │ - blmi 0x37a5cc │ │ │ │ - blls 0x2149bc │ │ │ │ + blmi 0x37a50c │ │ │ │ + blls 0x2148fc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -174615,81 +174567,81 @@ │ │ │ │ @ instruction: 0xf8ad2004 │ │ │ │ stmdals r1, {r1, r2, ip, sp} │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ addlt fp, r2, fp, asr #4 │ │ │ │ @ instruction: 0xf1130c09 │ │ │ │ - blle 0x1be7c4 │ │ │ │ - blcs 0xe7594 │ │ │ │ - blcs 0x4b17f8 │ │ │ │ + blle 0x1be704 │ │ │ │ + blcs 0xe74d4 │ │ │ │ + blcs 0x4b1738 │ │ │ │ movwcs sp, #3357 @ 0xd1d │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x1be7d8 │ │ │ │ + blle 0x1be718 │ │ │ │ stmdbcs r0, {sl, fp} │ │ │ │ stmdbcs pc, {r2, r3, r8, r9, fp, ip, lr, pc} @ │ │ │ │ andcs sp, r0, r7, lsl sp │ │ │ │ andcc pc, r4, sp, lsr #17 │ │ │ │ andeq pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ sbcmi r4, r8, r9, asr #4 │ │ │ │ ldrb fp, [r1, r0, lsl #5]! │ │ │ │ - blx 0x94b534 │ │ │ │ + blx 0x94b474 │ │ │ │ addslt pc, fp, #201326592 @ 0xc000000 │ │ │ │ - blx 0x174b58 │ │ │ │ + blx 0x174a98 │ │ │ │ addslt pc, fp, #201326592 @ 0xc000000 │ │ │ │ ldrdmi lr, [r8], lr @ │ │ │ │ strb fp, [r5, r0, lsl #5]! │ │ │ │ sublt r1, r9, #184549376 @ 0xb000000 │ │ │ │ addlt r1, r2, r2, lsl #8 │ │ │ │ @ instruction: 0xf111b200 │ │ │ │ - ble 0x4fe828 │ │ │ │ + ble 0x4fe768 │ │ │ │ andlt r1, r0, #192, 14 @ 0x3000000 │ │ │ │ @ instruction: 0xf113b25b │ │ │ │ - ble 0x6fe834 │ │ │ │ + ble 0x6fe774 │ │ │ │ andslt r1, fp, #55312384 @ 0x34c0000 │ │ │ │ andeq pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ svclt 0x00bc2900 │ │ │ │ tstmi r8, r9, asr #4 │ │ │ │ stmdbcs pc, {r1, r3, r5, r6, r7, r8, r9, fp, ip, lr, pc} @ │ │ │ │ svclt 0x00d6b25b │ │ │ │ andcs r4, r0, r8, lsl #1 │ │ │ │ @ instruction: 0xf113b200 │ │ │ │ - blle 0xff9fe868 │ │ │ │ + blle 0xff9fe7a8 │ │ │ │ svclt 0x00bc2b00 │ │ │ │ - blx 0x114b5a0 │ │ │ │ - blle 0xff937844 │ │ │ │ + blx 0x114b4e0 │ │ │ │ + blle 0xff937784 │ │ │ │ svclt 0x00d62b0f │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ andslt r2, fp, #0, 6 │ │ │ │ svclt 0x0000e7da │ │ │ │ andcs pc, r7, #67108865 @ 0x4000001 │ │ │ │ movwmi pc, #29505 @ 0x7341 @ │ │ │ │ @ instruction: 0x6c21ea4f │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ strlt r0, [r0, #-3847] @ 0xfffff0f9 │ │ │ │ - blx 0x14b1874 │ │ │ │ + blx 0x14b17b4 │ │ │ │ stmdbcs r0, {r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdbcs r7, {r0, r1, r3, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ tstcs r0, r2, asr sp │ │ │ │ svceq 0x0007f112 │ │ │ │ vqrdmulh.s d29, d0, d5 │ │ │ │ - bcs 0xc6494 │ │ │ │ - bcs 0x2b1918 │ │ │ │ + bcs 0xc63d4 │ │ │ │ + bcs 0x2b1858 │ │ │ │ @ instruction: 0xf04fdd4d │ │ │ │ ldclne 14, cr0, [sl] │ │ │ │ vqrdmulh.s d29, d0, d5 │ │ │ │ - blcs 0xcb4a8 │ │ │ │ - blcs 0x2b1970 │ │ │ │ + blcs 0xcb3e8 │ │ │ │ + blcs 0x2b18b0 │ │ │ │ movwcs sp, #3400 @ 0xd48 │ │ │ │ svceq 0x0007f11c │ │ │ │ strne sp, [r0], -r6, lsl #22 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb25 │ │ │ │ stclle 15, cr0, [r0, #-28] @ 0xffffffe4 │ │ │ │ andcs r2, r0, r0, lsl #4 │ │ │ │ @@ -174705,77 +174657,77 @@ │ │ │ │ andeq pc, r1, #14 │ │ │ │ vmuleq.f64 d30, d14, d2 │ │ │ │ vminnm.f32 s30, s28, s30 │ │ │ │ bicmi lr, r9, #54788096 @ 0x3440000 │ │ │ │ @ instruction: 0xfe01fa4e │ │ │ │ tstpeq r1, lr @ p-variant is OBSOLETE │ │ │ │ cmneq lr, r1, lsl #22 │ │ │ │ - b 0x1cb4be8 │ │ │ │ - blx 0x10bdd24 │ │ │ │ + b 0x1cb4b28 │ │ │ │ + blx 0x10bdc64 │ │ │ │ @ instruction: 0xf000f00c │ │ │ │ - bl 0x13b500 │ │ │ │ + bl 0x13b440 │ │ │ │ ldrb r0, [r4, r0, ror #4] │ │ │ │ @ instruction: 0x411a43db │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ cmneq r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xe7c1b25b │ │ │ │ vseleq.f32 s30, s2, s28 │ │ │ │ @ instruction: 0xf18efa4f │ │ │ │ - blx 0x474bbc │ │ │ │ - blx 0x14ba528 │ │ │ │ + blx 0x474afc │ │ │ │ + blx 0x14ba468 │ │ │ │ str pc, [lr, lr, lsl #29]! │ │ │ │ subslt r4, r3, #154 @ 0x9a │ │ │ │ - blx 0xf4bfc │ │ │ │ + blx 0xf4b3c │ │ │ │ sublt pc, r2, #12 │ │ │ │ svclt 0x0000e7bb │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x1883d40 │ │ │ │ + blx 0x1883c80 │ │ │ │ stccs 14, cr15, [r2], {131} @ 0x83 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ mvnscc pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ rscscc pc, pc, #-2147483648 @ 0x80000000 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ mcrne 6, 2, r4, cr5, cr4, {3} │ │ │ │ and r1, sl, pc, lsl r9 │ │ │ │ stmdbcs r7, {r1, r2, r3, r7, lr} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x14aaccc │ │ │ │ + blx 0x14aac0c │ │ │ │ adcsmi pc, fp, #34304 @ 0x8600 │ │ │ │ svcgt 0x0001f805 │ │ │ │ @ instruction: 0xf912d016 │ │ │ │ movwcc r1, #7937 @ 0x1f01 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blle 0xffdc24bc │ │ │ │ + blle 0xffdc23fc │ │ │ │ mulvs r0, r3, r9 │ │ │ │ @ instruction: 0x0c01ea6f │ │ │ │ - ble 0xffa85190 │ │ │ │ + ble 0xffa850d0 │ │ │ │ @ instruction: 0xf60cfa46 │ │ │ │ @ instruction: 0xf00642bb │ │ │ │ - bl 0x3bdda0 │ │ │ │ + bl 0x3bdce0 │ │ │ │ @ instruction: 0xf8050c66 │ │ │ │ mvnle ip, r1, lsl #30 │ │ │ │ ldrbmi r4, [r4, #-1056]! @ 0xfffffbe0 │ │ │ │ strcs sp, [r0], -r7, lsl #4 │ │ │ │ - bne 0x9c49b0 │ │ │ │ + bne 0x9c48f0 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ ldrmi r1, [lr, #2307] @ 0x903 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ addlt fp, r2, fp, asr #4 │ │ │ │ @ instruction: 0xf1131409 │ │ │ │ - blle 0x1bea10 │ │ │ │ - blcs 0xe75e0 │ │ │ │ - blcs 0x4b1a50 │ │ │ │ + blle 0x1be950 │ │ │ │ + blcs 0xe7520 │ │ │ │ + blcs 0x4b1990 │ │ │ │ andcs sp, r0, #2240 @ 0x8c0 │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x1bea24 │ │ │ │ + blle 0x1be964 │ │ │ │ stmdbcs r0, {sl, ip} │ │ │ │ stmdbcs pc, {r2, r3, r8, r9, fp, ip, lr, pc} @ │ │ │ │ movwcs sp, #3356 @ 0xd1c │ │ │ │ andcs pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -174788,15 +174740,15 @@ │ │ │ │ andeq pc, r1, #3 │ │ │ │ rsbeq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0x409ae7dc │ │ │ │ bfi fp, r2, #4, #22 │ │ │ │ andlt r4, r3, #136 @ 0x88 │ │ │ │ svclt 0x0000e7e0 │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x1884640 │ │ │ │ + blx 0x1884580 │ │ │ │ cdpcs 14, 0, cr15, cr2, cr3, {4} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r2], {162} @ 0xa2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ streq pc, [r2], #-416 @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ @@ -174808,15 +174760,15 @@ │ │ │ │ svccs 0x0002f824 │ │ │ │ @ instruction: 0xf91cd015 │ │ │ │ strmi r3, [sp], -r2, lsl #30 │ │ │ │ mrscc r2, R10_usr │ │ │ │ svceq 0x000ff113 │ │ │ │ @ instruction: 0xf9b5dbf3 │ │ │ │ bicsmi r5, sl, #0 │ │ │ │ - ble 0xffac5a8c │ │ │ │ + ble 0xffac59cc │ │ │ │ adcsmi r4, r9, #1073741829 @ 0x40000005 │ │ │ │ andeq pc, r1, #5 │ │ │ │ rsbeq lr, r5, #2048 @ 0x800 │ │ │ │ svccs 0x0002f824 │ │ │ │ ldrtmi sp, [r0], #-489 @ 0xfffffe17 │ │ │ │ stmdble r7, {r1, r2, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -174824,42 +174776,42 @@ │ │ │ │ stmne r3, {r1, r8, sl, lr} │ │ │ │ mvnsle r4, #482344960 @ 0x1cc00000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x18842d0 │ │ │ │ + blx 0x1884210 │ │ │ │ stccs 14, cr15, [r2, #-524] @ 0xfffffdf4 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ streq pc, [r4], #-416 @ 0xfffffe60 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ stmdbne pc, {r0, r2, r4, r5, r6, r9, sl, lr}^ @ │ │ │ │ - blcs 0x8b2f14 │ │ │ │ + blcs 0x8b2e54 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x26ae58 │ │ │ │ + blx 0x26ad98 │ │ │ │ adcsmi pc, r9, #805306368 @ 0x30000000 │ │ │ │ svccs 0x0004f844 │ │ │ │ @ instruction: 0xf91cd014 │ │ │ │ strmi r3, [lr], -r4, lsl #30 │ │ │ │ mrscc r2, R12_usr │ │ │ │ svceq 0x001ff113 │ │ │ │ ldmdavs r6!, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ - blcs 0xcbe80 │ │ │ │ + blcs 0xcbdc0 │ │ │ │ tstmi r6, r9, ror #21 │ │ │ │ @ instruction: 0xf00642b9 │ │ │ │ - bl 0x13b728 │ │ │ │ + bl 0x13b668 │ │ │ │ @ instruction: 0xf8440266 │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1064]! @ 0xfffffbd8 │ │ │ │ strcs sp, [r0], -r7, lsl #4 │ │ │ │ - bne 0xb44b38 │ │ │ │ + bne 0xb44a78 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -174867,84 +174819,84 @@ │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ streq pc, [r8, #-418] @ 0xfffffe5e │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x10c854 │ │ │ │ + bl 0x10c794 │ │ │ │ ands r0, fp, r7, lsl #20 │ │ │ │ - bleq 0x8f7608 │ │ │ │ - bcs 0x10c3b84 │ │ │ │ - blx 0x30c7f8 │ │ │ │ + bleq 0x8f7548 │ │ │ │ + bcs 0x10c3ac4 │ │ │ │ + blx 0x30c738 │ │ │ │ @ instruction: 0xf17efb0b │ │ │ │ - ble 0x37e790 │ │ │ │ + ble 0x37e6d0 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr2, {6} │ │ │ │ vst1.8 {d15-d16}, [r2], r8 │ │ │ │ streq lr, [fp], #-2628 @ 0xfffff5bc │ │ │ │ vpmax.u8 d15, d2, d9 │ │ │ │ vseleq.f32 s30, s28, s19 │ │ │ │ streq lr, [lr], #-2628 @ 0xfffff5bc │ │ │ │ svccc 0x0008f84c │ │ │ │ @ instruction: 0xf8cc4551 │ │ │ │ eorsle r4, r6, r4 │ │ │ │ svccs 0x0008f915 │ │ │ │ strmi r2, [r8], r0, lsl #6 │ │ │ │ @ instruction: 0xf112461c │ │ │ │ @ instruction: 0xf1010f3f │ │ │ │ - b 0x147b3e8 │ │ │ │ + b 0x147b328 │ │ │ │ @ instruction: 0xf15e7ee2 │ │ │ │ - blle 0xffb7d3d0 │ │ │ │ + blle 0xffb7d310 │ │ │ │ @ instruction: 0xf8d843d3 │ │ │ │ @ instruction: 0xf1c39000 │ │ │ │ @ instruction: 0xf8d80420 │ │ │ │ @ instruction: 0xf1be8004 │ │ │ │ - ble 0xff37ebe4 │ │ │ │ + ble 0xff37eb24 │ │ │ │ vpmax.s8 , , q4 │ │ │ │ vseleq.f32 s30, s6, s19 │ │ │ │ - blx 0x2c9c70 │ │ │ │ - b 0x1478004 │ │ │ │ + blx 0x2c9bb0 │ │ │ │ + b 0x1477f44 │ │ │ │ svclt 0x005c0e04 │ │ │ │ vpmax.u8 , , q4 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ streq pc, [r1], #-14 │ │ │ │ cmpeq lr, #323584 @ 0x4f000 │ │ │ │ bicvc lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf84c191b │ │ │ │ - b 0x148ac34 │ │ │ │ + b 0x148ab74 │ │ │ │ @ instruction: 0xf1440462 │ │ │ │ ldrbmi r0, [r1, #-1024] @ 0xfffffc00 │ │ │ │ andmi pc, r4, ip, asr #17 │ │ │ │ ldrtmi sp, [r8], #-456 @ 0xfffffe38 │ │ │ │ andle r4, r7, #1879048203 @ 0x7000000b │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x23eccc │ │ │ │ - blle 0x285454 │ │ │ │ + blle 0x23ec0c │ │ │ │ + blle 0x285394 │ │ │ │ @ instruction: 0xdc02291f │ │ │ │ smlabbcs r0, r8, r0, r4 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ smlabtmi r8, r9, r3, r4 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ rsbeq lr, r0, r1, lsl #22 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ pkhtbmi fp, r4, r2, asr #4 │ │ │ │ svceq 0x003ff112 │ │ │ │ mvnvc lr, #323584 @ 0x4f000 │ │ │ │ rscscc pc, pc, r3, ror r1 @ │ │ │ │ - blcs 0xf1cfc │ │ │ │ - blle 0x92848c │ │ │ │ + blcs 0xf1c3c │ │ │ │ + blle 0x9283cc │ │ │ │ @ instruction: 0xf1732a40 │ │ │ │ svclt 0x00a40300 │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ @ instruction: 0xf1a2da34 │ │ │ │ @ instruction: 0xf1c20e20 │ │ │ │ addsmi r0, r1, r0, lsr #6 │ │ │ │ vseleq.f32 s30, s28, s24 │ │ │ │ @@ -174956,150 +174908,150 @@ │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ andcs pc, r0, r4, lsl #22 │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf1c243d2 │ │ │ │ @ instruction: 0xf1b20320 │ │ │ │ - blx 0xbbe95c │ │ │ │ - blx 0x1370e8 │ │ │ │ - b 0x10f7cf0 │ │ │ │ + blx 0xbbe89c │ │ │ │ + blx 0x137028 │ │ │ │ + b 0x10f7c30 │ │ │ │ svclt 0x005c0003 │ │ │ │ @ instruction: 0xfe0efa41 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ stmdaeq r2, {r0, r4, r8, lr}^ │ │ │ │ andeq pc, r1, r0 │ │ │ │ sbcvc lr, r1, #270336 @ 0x42000 │ │ │ │ ldmdane r0, {r0, r3, r6, ip} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f9286 │ │ │ │ + blx 0x1f91c6 │ │ │ │ stccs 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ andmi pc, r7, #67108867 @ 0x4000003 │ │ │ │ movwvs pc, #29633 @ 0x73c1 @ │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ strlt r0, [r0, #-3848] @ 0xfffff0f8 │ │ │ │ - blx 0x18b1d50 │ │ │ │ + blx 0x18b1c90 │ │ │ │ stmdbcs r0, {r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdbcs r7, {r0, r1, r2, r3, r6, r8, r9, fp, ip, lr, pc} │ │ │ │ - blx 0x46b0a4 │ │ │ │ - blx 0x18ba93c │ │ │ │ + blx 0x46afe4 │ │ │ │ + blx 0x18ba87c │ │ │ │ stcle 14, cr15, [r1, #-568] @ 0xfffffdc8 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf18cfa4f │ │ │ │ svceq 0x0008f111 │ │ │ │ @ instruction: 0xf3c0db0a │ │ │ │ stmdbcs r0, {r0, r1, r2, sl, fp, sp} │ │ │ │ stmdbcs r7, {r2, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ - blx 0x3eb0c8 │ │ │ │ - blx 0x18ba160 │ │ │ │ + blx 0x3eb008 │ │ │ │ + blx 0x18ba0a0 │ │ │ │ stcle 1, cr15, [r0, #-560] @ 0xfffffdd0 │ │ │ │ subslt r2, r2, #0, 2 │ │ │ │ svceq 0x0008f112 │ │ │ │ @ instruction: 0xf3c0db0a │ │ │ │ - bcs 0xce18c │ │ │ │ - bcs 0x2b1e70 │ │ │ │ - blx 0x3eb0e8 │ │ │ │ - blx 0x18ba184 │ │ │ │ + bcs 0xce0cc │ │ │ │ + bcs 0x2b1db0 │ │ │ │ + blx 0x3eb028 │ │ │ │ + blx 0x18ba0c4 │ │ │ │ stcle 2, cr15, [r0, #-560] @ 0xfffffdd0 │ │ │ │ subslt r2, fp, #0, 4 │ │ │ │ svceq 0x0008f113 │ │ │ │ vmlaeq.f64 d13, d0, d7 │ │ │ │ - blle 0xac5d90 │ │ │ │ + blle 0xac5cd0 │ │ │ │ svclt 0x00dc2b07 │ │ │ │ sbclt r4, r3, #152 @ 0x98 │ │ │ │ movwcs sp, #3328 @ 0xd00 │ │ │ │ vhadd.u32 d18, d14, d0 │ │ │ │ vhadd.u32 d16, d1, d7 │ │ │ │ vhadd.u32 d18, d2, d15 │ │ │ │ vqadd.u32 d20, d3, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f9332 │ │ │ │ - blx 0xbcc0e4 │ │ │ │ + blx 0x1f9272 │ │ │ │ + blx 0xbcc024 │ │ │ │ @ instruction: 0xf00cfc01 │ │ │ │ - bl 0xfb5cc │ │ │ │ + bl 0xfb50c │ │ │ │ sbclt r0, r9, #92, 2 │ │ │ │ bicmi lr, r9, #52690944 @ 0x3240000 │ │ │ │ vseleq.f32 s30, s2, s29 │ │ │ │ tstpeq r1, lr @ p-variant is OBSOLETE │ │ │ │ vnmlseq.f64 d30, d14, d1 │ │ │ │ mcr2 10, 4, pc, cr14, cr15, {2} @ │ │ │ │ bicsmi lr, fp, #45613056 @ 0x2b80000 │ │ │ │ @ instruction: 0xf00040d8 │ │ │ │ - bl 0x17bdf0 │ │ │ │ + bl 0x17bd30 │ │ │ │ sbcslt r0, fp, #80, 6 @ 0x40000001 │ │ │ │ bicsmi lr, r2, #212, 14 @ 0x3500000 │ │ │ │ stc2 10, cr15, [r2], {44} @ 0x2c @ │ │ │ │ andeq pc, r1, #12 │ │ │ │ subseq lr, ip, #2048 @ 0x800 │ │ │ │ sbfx fp, r2, #5, #31 │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, ip, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1013501 │ │ │ │ - b 0x1488218 │ │ │ │ + b 0x1488158 │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x00143eff │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ ldmdbne pc, {r1, r2, r6, r9, sl, fp, ip}^ @ │ │ │ │ - blx 0x3f325c │ │ │ │ - bcs 0x2ba23c │ │ │ │ + blx 0x3f319c │ │ │ │ + bcs 0x2ba17c │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blx 0x18ab19c │ │ │ │ + blx 0x18ab0dc │ │ │ │ adcsmi pc, fp, #140, 2 @ 0x23 │ │ │ │ svcne 0x0001f806 │ │ │ │ @ instruction: 0xf91ed017 │ │ │ │ movwcc r2, #7937 @ 0x1f01 │ │ │ │ svceq 0x0008f112 │ │ │ │ @ instruction: 0x2100bfb8 │ │ │ │ @ instruction: 0xf893dbf3 │ │ │ │ bicsmi ip, r1, #0 │ │ │ │ - ble 0xffa45a60 │ │ │ │ + ble 0xffa459a0 │ │ │ │ stc2 10, cr15, [r1], {44} @ 0x2c @ │ │ │ │ @ instruction: 0xf00c42bb │ │ │ │ - bl 0xfb670 │ │ │ │ + bl 0xfb5b0 │ │ │ │ sbclt r0, r9, #92, 2 │ │ │ │ svcne 0x0001f806 │ │ │ │ strtmi sp, [r8], #-487 @ 0xfffffe19 │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ mvnsle r4, #805306378 @ 0x3000000a │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ addlt fp, r2, fp, asr #4 │ │ │ │ @ instruction: 0xf1130c09 │ │ │ │ - blle 0x1beee8 │ │ │ │ - blcs 0xe7cb4 │ │ │ │ - blcs 0x4b1f28 │ │ │ │ + blle 0x1bee28 │ │ │ │ + blcs 0xe7bf4 │ │ │ │ + blcs 0x4b1e68 │ │ │ │ andcs sp, r0, #2368 @ 0x940 │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x1beefc │ │ │ │ + blle 0x1bee3c │ │ │ │ stmdbcs r0, {sl, fp} │ │ │ │ stmdbcs pc, {r2, r3, r8, r9, fp, ip, lr, pc} @ │ │ │ │ movwcs sp, #3358 @ 0xd1e │ │ │ │ andcs pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ sbcmi r4, r8, r9, asr #7 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ cmpeq r0, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xe7edb29b │ │ │ │ - blx 0x94c25c │ │ │ │ + blx 0x94c19c │ │ │ │ @ instruction: 0xf003f303 │ │ │ │ - bl 0x13bafc │ │ │ │ + bl 0x13ba3c │ │ │ │ addslt r0, r2, #805306373 @ 0x30000005 │ │ │ │ @ instruction: 0x409ae7da │ │ │ │ bfi fp, r2, #5, #19 │ │ │ │ addlt r4, r3, #136 @ 0x88 │ │ │ │ svclt 0x0000e7de │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ @@ -175107,31 +175059,31 @@ │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr2, {5} │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ streq pc, [r2], -r0, lsr #3 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ stmdbne pc, {r0, r2, r5, r9, sl, lr}^ @ │ │ │ │ - blx 0x3f3364 │ │ │ │ - blcs 0x4ba348 │ │ │ │ + blx 0x3f32a4 │ │ │ │ + blcs 0x4ba288 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x8ab2a4 │ │ │ │ + blx 0x8ab1e4 │ │ │ │ adcsmi pc, r9, #140, 4 @ 0xc0000008 │ │ │ │ svccs 0x0002f826 │ │ │ │ @ instruction: 0xf91ed019 │ │ │ │ strmi r3, [sl], -r2, lsl #30 │ │ │ │ @ instruction: 0xf1133102 │ │ │ │ svclt 0x00b80f10 │ │ │ │ - blle 0xffd43b60 │ │ │ │ + blle 0xffd43aa0 │ │ │ │ @ instruction: 0xc000f8b2 │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ - ble 0xff9c5f6c │ │ │ │ + ble 0xff9c5eac │ │ │ │ stc2 10, cr15, [r8], {44} @ 0x2c @ │ │ │ │ @ instruction: 0xf00c42b9 │ │ │ │ - bl 0x13bb7c │ │ │ │ + bl 0x13babc │ │ │ │ addslt r0, r2, #92, 4 @ 0xc0000005 │ │ │ │ svccs 0x0002f826 │ │ │ │ strtmi sp, [r8], #-485 @ 0xfffffe1b │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ @@ -175142,15 +175094,15 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ @ instruction: 0xf10e2e02 │ │ │ │ svclt 0x00180e01 │ │ │ │ @ instruction: 0xf1a23601 │ │ │ │ - b 0x147e3d4 │ │ │ │ + b 0x147e314 │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00140404 │ │ │ │ @ instruction: 0x467600f6 │ │ │ │ and r1, r9, pc, lsl #19 │ │ │ │ @ instruction: 0xf04f2b1f │ │ │ │ svclt 0x00d80200 │ │ │ │ vpmax.s8 d15, d3, d5 │ │ │ │ @@ -175158,110 +175110,110 @@ │ │ │ │ andsle r2, r7, r4, lsl #30 │ │ │ │ svccc 0x0004f91c │ │ │ │ tstcc r4, sl, lsl #12 │ │ │ │ svceq 0x0020f113 │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ ldmdavs r5, {r1, r4, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ - ble 0xffa86004 │ │ │ │ + ble 0xffa85f44 │ │ │ │ @ instruction: 0xf508fa25 │ │ │ │ @ instruction: 0xf00542b9 │ │ │ │ - bl 0x13bc14 │ │ │ │ + bl 0x13bb54 │ │ │ │ @ instruction: 0xf8440255 │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ ldrmi r4, [r6, #1072]! @ 0x430 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xd44824 │ │ │ │ + bne 0xd44764 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcrcs 2, 0, fp, cr2, cr13, {6} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ - b 0x14a7664 │ │ │ │ + b 0x14a75a4 │ │ │ │ @ instruction: 0xf1a205c5 │ │ │ │ svclt 0x00140408 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ @ instruction: 0xf1a04607 │ │ │ │ - bl 0xfe48c │ │ │ │ + bl 0xfe3cc │ │ │ │ strtmi r0, [r6], r6, lsl #22 │ │ │ │ strls r4, [r1], -sl, lsr #13 │ │ │ │ stmdavs ip!, {r0, r2, r5, sp, lr, pc} │ │ │ │ stmdavs sp!, {r0, r1, r4, r6, r7, r8, r9, lr}^ │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r0!, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x9c5488 │ │ │ │ - blle 0x11b8c98 │ │ │ │ + blx 0x9c53c8 │ │ │ │ + blle 0x11b8bd8 │ │ │ │ stmdaeq r0!, {r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - bcs 0x10c4c94 │ │ │ │ - blx 0x1ccd64 │ │ │ │ + bcs 0x10c4bd4 │ │ │ │ + blx 0x1ccca4 │ │ │ │ @ instruction: 0xf170f808 │ │ │ │ - ble 0x33b4a0 │ │ │ │ + ble 0x33b3e0 │ │ │ │ vpmax.u8 d15, d2, d5 │ │ │ │ @ instruction: 0xf602fa04 │ │ │ │ eoreq pc, r0, #-2147483600 @ 0x80000030 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ vpmax.s8 d15, d2, d20 │ │ │ │ @ instruction: 0xf84c4313 │ │ │ │ ldrbmi r6, [r9, #-3848] @ 0xfffff0f8 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ @ instruction: 0xf91ed012 │ │ │ │ strmi r2, [sp], -r8, lsl #30 │ │ │ │ @ instruction: 0xf1123108 │ │ │ │ - b 0x147f1d0 │ │ │ │ + b 0x147f110 │ │ │ │ @ instruction: 0xf17070e2 │ │ │ │ - ble 0xff4484d4 │ │ │ │ + ble 0xff448414 │ │ │ │ @ instruction: 0xf84c2600 │ │ │ │ ldrtmi r6, [r3], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8cc4559 │ │ │ │ mvnle r3, r4 │ │ │ │ ldrbmi r9, [r5], -r1, lsl #28 │ │ │ │ ldrmi r4, [r2, #1079]! @ 0x437 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xffe438f8 │ │ │ │ + blne 0xffe43838 │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ addsmi r1, sp, #3063808 @ 0x2ec000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf909fa05 │ │ │ │ streq lr, [r9], -r6, asr #20 │ │ │ │ @ instruction: 0xf808fa25 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ vpmax.u8 d15, d3, d21 │ │ │ │ andeq pc, r1, #6 │ │ │ │ - b 0x10bd6f0 │ │ │ │ + b 0x10bd630 │ │ │ │ ldmdaeq fp, {r0, r1, r6, r7, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf1431886 │ │ │ │ ldr r0, [ip, r0, lsl #6]! │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x23f1c4 │ │ │ │ - blle 0x285948 │ │ │ │ + blle 0x23f104 │ │ │ │ + blle 0x285888 │ │ │ │ @ instruction: 0xdc02291f │ │ │ │ smlabbcs r0, r8, r0, r4 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ sbcmi r4, r8, r9, asr #7 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ subseq lr, r0, r1, lsl #22 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ pkhtbmi fp, r4, r2, asr #4 │ │ │ │ svceq 0x0040f112 │ │ │ │ mvnvc lr, #323584 @ 0x4f000 │ │ │ │ rscscc pc, pc, r3, ror r1 @ │ │ │ │ - blcs 0xf226c │ │ │ │ - blle 0x768980 │ │ │ │ + blcs 0xf21ac │ │ │ │ + blle 0x7688c0 │ │ │ │ @ instruction: 0xf1732a40 │ │ │ │ svclt 0x00a40300 │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ @ instruction: 0xf1a2da2c │ │ │ │ @ instruction: 0xf1c20e20 │ │ │ │ addsmi r0, r1, r0, lsr #6 │ │ │ │ vseleq.f32 s30, s28, s24 │ │ │ │ @@ -175274,134 +175226,134 @@ │ │ │ │ bicsmi pc, r2, #4, 22 @ 0x1000 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr2, {6} │ │ │ │ msreq CPSR_, #-2147483608 @ 0x80000028 │ │ │ │ @ instruction: 0xf002fa2c │ │ │ │ vseleq.f32 s30, s28, s2 │ │ │ │ vpmax.u8 d15, d3, d17 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ - blx 0x90c234 │ │ │ │ + blx 0x90c174 │ │ │ │ @ instruction: 0xf000f202 │ │ │ │ stmdaeq r0, {r0, r8, r9}^ │ │ │ │ - b 0x10bd724 │ │ │ │ + b 0x10bd664 │ │ │ │ stmiane r0, {r1, r6, r7, ip, sp, lr}^ │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f976a │ │ │ │ + blx 0x1f96aa │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ subslt fp, r4, #48, 10 @ 0xc000000 │ │ │ │ vqrdmulh.s , q9, d1[5] │ │ │ │ vmull.u8 q9, d2, d7 │ │ │ │ svclt 0x00b84307 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andvs pc, r7, #134217731 @ 0x8000003 │ │ │ │ sbclt sp, sp, #11264 @ 0x2c00 │ │ │ │ - blle 0x1606624 │ │ │ │ + blle 0x1606564 │ │ │ │ stclle 12, cr2, [r2, #-28]! @ 0xffffffe4 │ │ │ │ @ instruction: 0xb12546ae │ │ │ │ cdpeq 0, 15, cr15, cr15, cr15, {2} │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ - blx 0x148f1b8 │ │ │ │ + blx 0x148f0f8 │ │ │ │ @ instruction: 0xf11cfc8c │ │ │ │ svclt 0x00b80f07 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c1db0e │ │ │ │ @ instruction: 0xf1bc2407 │ │ │ │ - blle 0xebf250 │ │ │ │ + blle 0xebf190 │ │ │ │ svceq 0x0007f1bc │ │ │ │ ssatmi sp, #5, r4, asr #26 │ │ │ │ @ instruction: 0xf04fb124 │ │ │ │ strcs r0, [r1], #-3327 @ 0xfffff301 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ ldclne 2, cr11, [sp, #364] @ 0x16c │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ @ instruction: 0xf3c1db0b │ │ │ │ - blcs 0xcc690 │ │ │ │ - blcs 0x2b2350 │ │ │ │ + blcs 0xcc5d0 │ │ │ │ + blcs 0x2b2290 │ │ │ │ strtmi sp, [r3], -fp, asr #26 │ │ │ │ movwcs fp, #4380 @ 0x111c │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ subslt r2, r2, #-67108861 @ 0xfc000003 │ │ │ │ svclt 0x00b81dd4 │ │ │ │ - blle 0x303a90 │ │ │ │ - bcs 0xbeeb8 │ │ │ │ - bcs 0x2b2320 │ │ │ │ + blle 0x3039d0 │ │ │ │ + bcs 0xbedf8 │ │ │ │ + bcs 0x2b2260 │ │ │ │ tstlt r9, r2, asr #26 │ │ │ │ andcs r2, r1, #-1073741761 @ 0xc000003f │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ vhadd.u32 d18, d14, d0 │ │ │ │ vhadd.u32 d16, d12, d7 │ │ │ │ vhadd.u32 d18, d3, d15 │ │ │ │ vqadd.u32 d20, d1, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd30 │ │ │ │ - blx 0x9be6c8 │ │ │ │ - blx 0x18ba6fc │ │ │ │ + blx 0x9be608 │ │ │ │ + blx 0x18ba63c │ │ │ │ strb pc, [r9, ip, lsl #25] @ │ │ │ │ - blx 0xa0c064 │ │ │ │ - blx 0x18baee8 │ │ │ │ + blx 0xa0bfa4 │ │ │ │ + blx 0x18bae28 │ │ │ │ str pc, [ip, lr, lsl #29]! │ │ │ │ sbcsmi r4, r1, r2, asr r2 │ │ │ │ ldrb fp, [pc, r9, asr #5] │ │ │ │ - blx 0x9cc054 │ │ │ │ + blx 0x9cbf94 │ │ │ │ sbcslt pc, fp, #201326592 @ 0xc000000 │ │ │ │ - blx 0x23561c │ │ │ │ + blx 0x23555c │ │ │ │ @ instruction: 0xf1befe04 │ │ │ │ svclt 0x00980fff │ │ │ │ mcr2 10, 4, pc, cr14, cr15, {2} @ │ │ │ │ @ instruction: 0xe79ad896 │ │ │ │ stc2 10, cr15, [ip], {4} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ - blx 0x18ab56c │ │ │ │ + blx 0x18ab4ac │ │ │ │ stmiale r4!, {r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1f55b4 │ │ │ │ - blcs 0xb8324 │ │ │ │ + blx 0x1f54f4 │ │ │ │ + blcs 0xb8264 │ │ │ │ sbcslt fp, fp, #152, 30 @ 0x260 │ │ │ │ ldr sp, [r2, pc, lsr #17]! │ │ │ │ ldmibcs pc!, {r0, r4, r7, lr}^ @ │ │ │ │ sbclt fp, r9, #152, 30 @ 0x260 │ │ │ │ @ instruction: 0xe7bbd8b8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9c063901 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr2, {0} │ │ │ │ @ instruction: 0xf04f1e45 │ │ │ │ rsclt r0, r6, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1488754 │ │ │ │ + b 0x1488694 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r4], -r4, ror #1 │ │ │ │ and r1, pc, pc, lsl #18 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x172834 │ │ │ │ - bcs 0xb7f98 │ │ │ │ + blx 0x172774 │ │ │ │ + bcs 0xb7ed8 │ │ │ │ sbcslt fp, r2, #152, 30 @ 0x260 │ │ │ │ rscscs sp, pc, #32768 @ 0x8000 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf805428f │ │ │ │ andsle r2, r4, r1, lsl #30 │ │ │ │ svcgt 0x0001f91e │ │ │ │ @ instruction: 0xf11c3101 │ │ │ │ svclt 0x00b80f07 │ │ │ │ - blle 0xffd83f8c │ │ │ │ + blle 0xffd83ecc │ │ │ │ @ instruction: 0xf1bc780a │ │ │ │ - ble 0xff97f394 │ │ │ │ + ble 0xff97f2d4 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ - blx 0x94c1d8 │ │ │ │ + blx 0x94c118 │ │ │ │ sbcslt pc, r2, #12, 4 @ 0xc0000000 │ │ │ │ svccs 0x0001f805 │ │ │ │ strtmi sp, [r0], #-490 @ 0xfffffe16 │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x336e2c │ │ │ │ + blvc 0x336d6c │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -175411,45 +175363,45 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ svceq 0x0002f1be │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ @ instruction: 0xf1010e01 │ │ │ │ - b 0x1487ff8 │ │ │ │ + b 0x1487f38 │ │ │ │ sha256h.32 q8, , q6 │ │ │ │ svclt 0x00142387 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ cdpne 6, 4, cr4, cr5, cr6, {7} │ │ │ │ streq lr, [lr], -r1, lsl #22 │ │ │ │ tstcc r1, r0, lsl #8 │ │ │ │ - ble 0x682f94 │ │ │ │ + ble 0x682ed4 │ │ │ │ @ instruction: 0xf805428e │ │ │ │ mvnsle r4, r1, lsl #30 │ │ │ │ ldrbmi r4, [r4, #1136]! @ 0x470 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfec5a498 │ │ │ │ + bl 0xfec5a3d8 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf04f780c │ │ │ │ @ instruction: 0xf04f0901 │ │ │ │ subsmi r0, pc, #16711680 @ 0xff0000 │ │ │ │ - blcs 0x2b3888 │ │ │ │ + blcs 0x2b37c8 │ │ │ │ addsmi sp, ip, r2, lsl ip │ │ │ │ ldmdble r1, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, sp} │ │ │ │ cdpls 8, 14, cr15, cr0, cr2, {6} │ │ │ │ @ instruction: 0xf805428e │ │ │ │ sbcsle r8, r9, r1, lsl #30 │ │ │ │ svcmi 0x0001f811 │ │ │ │ - ble 0xffcc6474 │ │ │ │ + ble 0xffcc63b4 │ │ │ │ addmi r4, lr, #252 @ 0xfc │ │ │ │ svcmi 0x0001f805 │ │ │ │ @ instruction: 0xe7cfd1f6 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ @ instruction: 0xf805428e │ │ │ │ mvnle r4, r1, lsl #30 │ │ │ │ svclt 0x0000e7c8 │ │ │ │ @@ -175465,33 +175417,33 @@ │ │ │ │ @ instruction: 0xf1bcdb2b │ │ │ │ stcle 15, cr0, [lr, #-60]! @ 0xffffffc4 │ │ │ │ strcs fp, [r1], #-291 @ 0xfffffedd │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ svclt 0x00b80f0f │ │ │ │ - blle 0x343cd8 │ │ │ │ - bcs 0xbe900 │ │ │ │ - bcs 0x4b2534 │ │ │ │ + blle 0x343c18 │ │ │ │ + bcs 0xbe840 │ │ │ │ + bcs 0x4b2474 │ │ │ │ @ instruction: 0xb121dd25 │ │ │ │ @ instruction: 0xf64f2201 │ │ │ │ @ instruction: 0xf8c071ff │ │ │ │ @ instruction: 0xf8ad2ee0 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, ip} │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ addlt r4, r9, #209 @ 0xd1 │ │ │ │ @ instruction: 0xf1cce7ed │ │ │ │ - blx 0x97e918 │ │ │ │ + blx 0x97e858 │ │ │ │ addslt pc, fp, #12, 6 @ 0x30000000 │ │ │ │ - blx 0x1b5878 │ │ │ │ + blx 0x1b57b8 │ │ │ │ @ instruction: 0xf5b3f30c │ │ │ │ svclt 0x00383f80 │ │ │ │ sbcle fp, sl, #-1342177271 @ 0xb0000009 │ │ │ │ addsmi lr, r1, lr, asr #15 │ │ │ │ svccc 0x0080f5b1 │ │ │ │ addlt fp, r9, #56, 30 @ 0xe0 │ │ │ │ @ instruction: 0xe7d8d2d4 │ │ │ │ @@ -175515,24 +175467,24 @@ │ │ │ │ @ instruction: 0xf64f8ee0 │ │ │ │ addmi r7, pc, #-268435441 @ 0xf000000f │ │ │ │ svccs 0x0002f825 │ │ │ │ @ instruction: 0xf91ed015 │ │ │ │ strmi ip, [sl], -r2, lsl #30 │ │ │ │ @ instruction: 0xf11c3102 │ │ │ │ svclt 0x00b80f0f │ │ │ │ - blle 0xffd441a0 │ │ │ │ + blle 0xffd440e0 │ │ │ │ @ instruction: 0xf1bc8812 │ │ │ │ - ble 0xff8bf5a8 │ │ │ │ + ble 0xff8bf4e8 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ - blx 0x94c3ec │ │ │ │ + blx 0x94c32c │ │ │ │ addslt pc, r2, #12, 4 @ 0xc0000000 │ │ │ │ svccs 0x0002f825 │ │ │ │ strtmi sp, [r0], #-489 @ 0xfffffe17 │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x377040 │ │ │ │ + blvc 0x376f80 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -175543,46 +175495,46 @@ │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ svceq 0x0002f1bc │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ @ instruction: 0xf3430c01 │ │ │ │ - b 0x1484830 │ │ │ │ + b 0x1484770 │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00140502 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ - bl 0x10d5f4 │ │ │ │ + bl 0x10d534 │ │ │ │ strcs r0, [r0, -ip, lsl #12] │ │ │ │ @ instruction: 0xf113460c │ │ │ │ @ instruction: 0xf1010f0f │ │ │ │ - ble 0x67be3c │ │ │ │ + ble 0x67bd7c │ │ │ │ @ instruction: 0xf82542b1 │ │ │ │ mvnsle r7, r2, lsl #30 │ │ │ │ strbmi r4, [r6, #1120]! @ 0x460 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfebda6b0 │ │ │ │ + bl 0xfebda5f0 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf04f8824 │ │ │ │ subsmi r0, pc, #16384 @ 0x4000 │ │ │ │ ldmvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ - blcs 0x4b3aa8 │ │ │ │ + blcs 0x4b39e8 │ │ │ │ addsmi sp, ip, r3, lsl ip │ │ │ │ svccc 0x0080f5b4 │ │ │ │ @ instruction: 0xf8c2d311 │ │ │ │ addmi r9, lr, #224, 28 @ 0xe00 │ │ │ │ svchi 0x0002f825 │ │ │ │ @ instruction: 0xf831d0d8 │ │ │ │ - blcs 0xce698 │ │ │ │ + blcs 0xce5d8 │ │ │ │ rscsmi sp, ip, pc, ror #21 │ │ │ │ @ instruction: 0xf825428e │ │ │ │ mvnsle r4, r2, lsl #30 │ │ │ │ stccs 7, cr14, [r0], {206} @ 0xce │ │ │ │ addmi sp, lr, #1073741883 @ 0x4000003b │ │ │ │ svcmi 0x0002f825 │ │ │ │ strb sp, [r7, pc, ror #3] │ │ │ │ @@ -175591,39 +175543,39 @@ │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0xf1a09d07 │ │ │ │ @ instruction: 0xf04f0e04 │ │ │ │ rsclt r0, lr, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1488edc │ │ │ │ + b 0x1488e1c │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ and r1, sp, pc, asr #18 │ │ │ │ @ instruction: 0xf902fa04 │ │ │ │ vpmax.s8 d15, d2, d25 │ │ │ │ mlasle r1, r4, r2, r4 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xbbaf4 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xbba34 @ │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf84e428f │ │ │ │ andsle r4, r6, r4, lsl #30 │ │ │ │ svccs 0x0004f91c │ │ │ │ tstcc r4, ip, lsl #12 │ │ │ │ svceq 0x001ff112 │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ - bcs 0xf2adc │ │ │ │ + bcs 0xf2a1c │ │ │ │ svclt 0x00bc6824 │ │ │ │ sbcsmi r4, r4, r2, asr r2 │ │ │ │ - bcs 0x8b2ad0 │ │ │ │ + bcs 0x8b2a10 │ │ │ │ stccs 13, cr13, [r0], {224} @ 0xe0 │ │ │ │ addmi sp, pc, #228, 2 @ 0x39 │ │ │ │ svcmi 0x0004f84e │ │ │ │ strtmi sp, [r8], #-488 @ 0xfffffe18 │ │ │ │ andle r4, r7, #1342177291 @ 0x5000000b │ │ │ │ - blvc 0x3371b4 │ │ │ │ + blvc 0x3370f4 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -175632,47 +175584,47 @@ │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ @ instruction: 0xf10e2e02 │ │ │ │ svclt 0x00180e01 │ │ │ │ vmax.u8 d19, d3, d1 │ │ │ │ - b 0x148499c │ │ │ │ + b 0x14848dc │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00140c04 │ │ │ │ @ instruction: 0x467600f6 │ │ │ │ strcs r1, [r0, -sp, lsl #19] │ │ │ │ @ instruction: 0xf113460c │ │ │ │ @ instruction: 0xf1010f1f │ │ │ │ - ble 0x63bfac │ │ │ │ + ble 0x63beec │ │ │ │ @ instruction: 0xf84c428d │ │ │ │ mvnsle r7, r4, lsl #30 │ │ │ │ ldrmi r4, [r6, #1072]! @ 0x430 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xd5a828 │ │ │ │ - blvc 0x176e34 │ │ │ │ + bne 0xd5a768 │ │ │ │ + blvc 0x176d74 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r4!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - beq 0x137d0c │ │ │ │ + beq 0x137c4c │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ stmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blcs 0x8b3c18 │ │ │ │ - blx 0x1f2c38 │ │ │ │ - blx 0xab97f0 │ │ │ │ + blcs 0x8b3b58 │ │ │ │ + blx 0x1f2b78 │ │ │ │ + blx 0xab9730 │ │ │ │ strmi pc, [r3, #2819]! @ 0xb03 │ │ │ │ @ instruction: 0xf8c2d017 │ │ │ │ addmi sl, sp, #224, 28 @ 0xe00 │ │ │ │ svcls 0x0004f84c │ │ │ │ @ instruction: 0xf851d0d6 │ │ │ │ - blcs 0xce80c │ │ │ │ - blx 0x9f27b4 │ │ │ │ + blcs 0xce74c │ │ │ │ + blx 0x9f26f4 │ │ │ │ addmi pc, sp, #8, 8 @ 0x8000000 │ │ │ │ svcmi 0x0004f84c │ │ │ │ @ instruction: 0xe7cbd1f5 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ @ instruction: 0xf84c428d │ │ │ │ mvnle r4, r4, lsl #30 │ │ │ │ addmi lr, sp, #196, 14 @ 0x3100000 │ │ │ │ @@ -175683,196 +175635,196 @@ │ │ │ │ @ instruction: 0xf1a24605 │ │ │ │ addlt r0, r3, r8, lsl #28 │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ rscslt r9, r4, #12, 28 @ 0xc0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x1489454 │ │ │ │ + b 0x1489394 │ │ │ │ svclt 0x000c04c4 │ │ │ │ rscseq r4, r0, r0, lsr #12 │ │ │ │ stmib sp, {r0, r1, r2, r3, fp, ip}^ │ │ │ │ ldrmi r0, [ip], -r0, lsl #8 │ │ │ │ ldmib r0, {r0, r1, r2, r4, r5, sp, lr, pc}^ │ │ │ │ cdpcs 0, 0, cr2, cr0, cr0, {0} │ │ │ │ - blcs 0x10f29dc │ │ │ │ + blcs 0x10f291c │ │ │ │ @ instruction: 0x0600f176 │ │ │ │ @ instruction: 0xf1a3da65 │ │ │ │ @ instruction: 0xf1c30920 │ │ │ │ - blx 0xbdcfc │ │ │ │ + blx 0xbdc3c │ │ │ │ @ instruction: 0xf1c3f603 │ │ │ │ - blx 0x13e504 │ │ │ │ - blx 0x97a0ac │ │ │ │ - b 0x1279cac │ │ │ │ - b 0x123d4b4 │ │ │ │ - blx 0x13d4b4 │ │ │ │ + blx 0x13e444 │ │ │ │ + blx 0x979fec │ │ │ │ + b 0x1279bec │ │ │ │ + b 0x123d3f4 │ │ │ │ + blx 0x13d3f4 │ │ │ │ @ instruction: 0xf1a3fb03 │ │ │ │ - blx 0xb7e11c │ │ │ │ - blx 0x279cac │ │ │ │ - blx 0xa7a4cc │ │ │ │ - b 0x12fa0cc │ │ │ │ - b 0x12bdcd4 │ │ │ │ - blx 0xa3dcd4 │ │ │ │ + blx 0xb7e05c │ │ │ │ + blx 0x279bec │ │ │ │ + blx 0xa7a40c │ │ │ │ + b 0x12fa00c │ │ │ │ + b 0x12bdc14 │ │ │ │ + blx 0xa3dc14 │ │ │ │ addsmi pc, r8, #201326592 @ 0xc000000 │ │ │ │ strbmi fp, [r2, #-3848] @ 0xfffff0f8 │ │ │ │ @ instruction: 0xf04fd045 │ │ │ │ movwcs r3, #4863 @ 0x12ff │ │ │ │ @ instruction: 0xf8c44610 │ │ │ │ @ instruction: 0xf84c3ee0 │ │ │ │ addmi r2, pc, #8, 30 │ │ │ │ andeq pc, r4, ip, asr #17 │ │ │ │ @ instruction: 0xf91ed012 │ │ │ │ strmi r3, [r8], -r8, lsl #30 │ │ │ │ @ instruction: 0xf1133108 │ │ │ │ - b 0x147f9dc │ │ │ │ + b 0x147f91c │ │ │ │ @ instruction: 0xf17676e3 │ │ │ │ - ble 0xfefc88e4 │ │ │ │ + ble 0xfefc8824 │ │ │ │ @ instruction: 0xf84c2200 │ │ │ │ ldrmi r2, [r0], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8cc428f │ │ │ │ mvnle r0, r4 │ │ │ │ streq lr, [r0], #-2525 @ 0xfffff623 │ │ │ │ adcmi r4, r0, #83886080 @ 0x5000000 │ │ │ │ strcs sp, [r0], -r7, lsl #4 │ │ │ │ - blne 0x10c5908 │ │ │ │ + blne 0x10c5848 │ │ │ │ strvs lr, [r2, -r5, ror #17] │ │ │ │ addsmi r1, ip, #2818048 @ 0x2b0000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x3320425e │ │ │ │ - blx 0xcc0f4 │ │ │ │ + blx 0xcc034 │ │ │ │ tstpmi sl, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ msreq CPSR_, #-2147483607 @ 0x80000029 │ │ │ │ vpmax.u8 d15, d3, d16 │ │ │ │ rscsmi r4, r0, sl, lsl r3 │ │ │ │ - b 0x1575c4c │ │ │ │ + b 0x1575b8c │ │ │ │ @ instruction: 0xd1ba0300 │ │ │ │ @ instruction: 0x465ae7bf │ │ │ │ @ instruction: 0xe7bc4630 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2dc │ │ │ │ @ instruction: 0xf1040f02 │ │ │ │ svclt 0x00180401 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - b 0x14a7f74 │ │ │ │ + b 0x14a7eb4 │ │ │ │ vshl.u8 q8, q2, │ │ │ │ svclt 0x00142387 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ strmi r4, [r5], -r6, lsr #13 │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ stmdaeq lr, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ andls r4, r0, #-536870907 @ 0xe0000005 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldmib r0, {r1, r2, r4, r5, sp, lr, pc}^ │ │ │ │ - blcs 0xc3d90 │ │ │ │ - blcs 0x10b2af4 │ │ │ │ + blcs 0xc3cd0 │ │ │ │ + blcs 0x10b2a34 │ │ │ │ @ instruction: 0xf1a3dc63 │ │ │ │ @ instruction: 0xf1c30920 │ │ │ │ - blx 0xbf620 │ │ │ │ + blx 0xbf560 │ │ │ │ @ instruction: 0xf1c3f703 │ │ │ │ - blx 0x13e628 │ │ │ │ - blx 0x97a1d0 │ │ │ │ - b 0x12bb5e8 │ │ │ │ - b 0x127d9d8 │ │ │ │ - blx 0x13d9f0 │ │ │ │ + blx 0x13e568 │ │ │ │ + blx 0x97a110 │ │ │ │ + b 0x12bb528 │ │ │ │ + b 0x127d918 │ │ │ │ + blx 0x13d930 │ │ │ │ @ instruction: 0xf1a3fb03 │ │ │ │ - blx 0x27e240 │ │ │ │ - blx 0xbba5ec │ │ │ │ - blx 0xabb5d4 │ │ │ │ - b 0x147a1f0 │ │ │ │ - b 0x143f5f8 │ │ │ │ - blx 0xa7f5f8 │ │ │ │ + blx 0x27e180 │ │ │ │ + blx 0xbba52c │ │ │ │ + blx 0xabb514 │ │ │ │ + b 0x147a130 │ │ │ │ + b 0x143f538 │ │ │ │ + blx 0xa7f538 │ │ │ │ strbmi pc, [r8, #-2307] @ 0xfffff6fd @ │ │ │ │ ldrbmi fp, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ - bls 0xefeec │ │ │ │ + bls 0xefe2c │ │ │ │ @ instruction: 0xf8c22001 │ │ │ │ @ instruction: 0xf04f0ee0 │ │ │ │ @ instruction: 0x461032ff │ │ │ │ svccs 0x0008f84c │ │ │ │ @ instruction: 0xf8cc4588 │ │ │ │ andle r0, sp, r4 │ │ │ │ @ instruction: 0xf1134608 │ │ │ │ @ instruction: 0xf1010f3f │ │ │ │ - ble 0xff13c224 │ │ │ │ + ble 0xff13c164 │ │ │ │ @ instruction: 0xf84c2200 │ │ │ │ ldrmi r2, [r0], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8cc4588 │ │ │ │ mvnsle r0, r4 │ │ │ │ ldrd pc, [r4], -sp │ │ │ │ ldrbmi r4, [r4, #-1141]! @ 0xfffffb8b │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfec44224 │ │ │ │ + bl 0xfec44164 │ │ │ │ stmia r5!, {r0, r2, r9, sl, fp}^ │ │ │ │ - bl 0x1fc234 │ │ │ │ + bl 0x1fc174 │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ streq pc, [r0, -r6, asr #3]! │ │ │ │ - blx 0xcc214 │ │ │ │ + blx 0xcc154 │ │ │ │ teqpmi sl, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ streq pc, [r0, -r6, lsr #3]! │ │ │ │ @ instruction: 0xf707fa20 │ │ │ │ rscsmi r4, r0, sl, lsr r3 │ │ │ │ - b 0x1575d78 │ │ │ │ + b 0x1575cb8 │ │ │ │ @ instruction: 0xd1bc0700 │ │ │ │ ldrbmi lr, [sl], -r2, asr #15 │ │ │ │ @ instruction: 0xe7bf4638 │ │ │ │ @ instruction: 0x4603b252 │ │ │ │ svceq 0x001ff112 │ │ │ │ - bcs 0xf2ac8 │ │ │ │ - bcs 0x8b2aa8 │ │ │ │ + bcs 0xf2a08 │ │ │ │ + bcs 0x8b29e8 │ │ │ │ cmnlt r9, r5, lsl sp │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ smlattcs r0, r0, lr, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf002fa21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x10dc6c │ │ │ │ - blx 0x8f7eb8 │ │ │ │ + blx 0x10dbac │ │ │ │ + blx 0x8f7df8 │ │ │ │ addsmi pc, r1, #536870912 @ 0x20000000 │ │ │ │ smlattcs r0, r4, r1, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4686b570 │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x003ff11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r0, r2, r3, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xbfc2e4 │ │ │ │ + blle 0xbfc224 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr14, {6} │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd70 │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ - blx 0x93ef90 │ │ │ │ + blx 0x93eed0 │ │ │ │ @ instruction: 0xf1aef00e │ │ │ │ - blx 0x17c798 │ │ │ │ - b 0x10faf4c │ │ │ │ - blx 0x97bf50 │ │ │ │ - blx 0x9b872c │ │ │ │ + blx 0x17c6d8 │ │ │ │ + b 0x10fae8c │ │ │ │ + blx 0x97be90 │ │ │ │ + blx 0x9b866c │ │ │ │ tstpmi r0, #-2147483645 @ p-variant is OBSOLETE @ 0x80000003 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @@ -175891,30 +175843,30 @@ │ │ │ │ @ instruction: 0x432c4334 │ │ │ │ stc2 10, cr15, [ip], {33} @ 0x21 @ │ │ │ │ svclt 0x00084563 │ │ │ │ @ instruction: 0xd1b742a2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ - blx 0x14a9750 │ │ │ │ + blx 0x14a9690 │ │ │ │ vcge.f32 d31, d17, d2 │ │ │ │ vcgt.u8 d18, d1, d7 │ │ │ │ strne r4, [ip], -r7, lsl #10 │ │ │ │ stccs 3, cr15, [r7], {66} @ 0x42 │ │ │ │ strmi pc, [r7], -r2, asr #6 │ │ │ │ ldrne fp, [r2], -r9, asr #4 │ │ │ │ svceq 0x0007f11e │ │ │ │ bfcne sp, (invalid: 20:9) │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ svceq 0x0007f11c │ │ │ │ @ instruction: 0x17dbda35 │ │ │ │ stc2 10, cr15, [r3], {79} @ 0x4f @ │ │ │ │ - ble 0x12437a0 │ │ │ │ + ble 0x12436e0 │ │ │ │ subslt r1, fp, #61603840 @ 0x3ac0000 │ │ │ │ - ble 0x15c3710 │ │ │ │ + ble 0x15c3650 │ │ │ │ sublt r1, r9, #58982400 @ 0x3840000 │ │ │ │ vhadd.u32 d18, d14, d0 │ │ │ │ vhadd.u32 d16, d12, d7 │ │ │ │ vhadd.u32 d18, d3, d15 │ │ │ │ vqadd.u32 d20, d1, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -175930,15 +175882,15 @@ │ │ │ │ svceq 0x0007f11c │ │ │ │ bicsvc lr, r1, pc, asr #20 │ │ │ │ orreq pc, r0, r1, asr #3 │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ tstpeq r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf1bcdbc9 │ │ │ │ - blle 0xebfc2c │ │ │ │ + blle 0xebfb6c │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0x469cdd54 │ │ │ │ sbcle r2, r3, r0, lsl #22 │ │ │ │ ldclne 3, cr4, [r7, #876]! @ 0x36c │ │ │ │ bicsvc lr, r3, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ stc2 10, cr15, [r3], {79} @ 0x4f @ │ │ │ │ @@ -175946,82 +175898,82 @@ │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ vmovcs.16 d16[0], sp │ │ │ │ vmlacs.f64 d13, d7, d26 │ │ │ │ @ instruction: 0x462bdd3a │ │ │ │ adcsle r2, r3, r0, lsl #26 │ │ │ │ smlattcs r1, fp, r3, r4 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - b 0x14837b0 │ │ │ │ + b 0x14836f0 │ │ │ │ @ instruction: 0xf1c373d3 │ │ │ │ subslt r0, fp, #128, 6 │ │ │ │ - bcs 0xf2f20 │ │ │ │ + bcs 0xf2e60 │ │ │ │ subsmi fp, r1, #188, 30 @ 0x2f0 │ │ │ │ @ instruction: 0xf101fa44 │ │ │ │ - bcs 0x2b2f1c │ │ │ │ + bcs 0x2b2e5c │ │ │ │ @ instruction: 0x4621dd1e │ │ │ │ adcle r2, r1, r0, lsl #24 │ │ │ │ andcs r4, r1, #-2080374781 @ 0x84000003 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ sublt r0, r9, #128, 2 │ │ │ │ @ instruction: 0xf1cce798 │ │ │ │ - blx 0x117f0a4 │ │ │ │ - blx 0x14bb0d8 │ │ │ │ + blx 0x117efe4 │ │ │ │ + blx 0x14bb018 │ │ │ │ str pc, [r9, ip, lsl #25] │ │ │ │ - blx 0x120ca7c │ │ │ │ + blx 0x120c9bc │ │ │ │ subslt pc, fp, #201326592 @ 0xc000000 │ │ │ │ - blx 0x135ed8 │ │ │ │ - blx 0x14b9cf4 │ │ │ │ + blx 0x135e18 │ │ │ │ + blx 0x14b9c34 │ │ │ │ ldrbmi pc, [r7, #-3719]! @ 0xfffff179 @ │ │ │ │ ldrb sp, [r7, -r3, lsr #3]! │ │ │ │ vpmax.s8 d15, d2, d4 │ │ │ │ addmi fp, sl, #268435461 @ 0x10000005 │ │ │ │ @ instruction: 0xe77fd1de │ │ │ │ @ instruction: 0xf606fa05 │ │ │ │ addsmi fp, lr, #805306375 @ 0x30000007 │ │ │ │ ldrb sp, [r5, -r2, asr #3]! │ │ │ │ @ instruction: 0xf10cfa03 │ │ │ │ stc2 10, cr15, [r1], {79} @ 0x4f @ │ │ │ │ @ instruction: 0xd1a74561 │ │ │ │ svclt 0x0000e76a │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ - ldclcc 1, cr15, [pc], #4 @ 0xbc0f8 │ │ │ │ + ldclcc 1, cr15, [pc], #4 @ 0xbc038 │ │ │ │ @ instruction: 0xf1029c07 │ │ │ │ mcrne 14, 2, r3, cr5, cr15, {7} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x3cd9ec │ │ │ │ + bl 0x3cd92c │ │ │ │ and r0, r5, r4, lsl #14 │ │ │ │ sublt r1, sl, #52690944 @ 0x3240000 │ │ │ │ @ instruction: 0xf8054567 │ │ │ │ eorle r2, r0, r1, lsl #30 │ │ │ │ svccs 0x0001f91e │ │ │ │ svcne 0x0001f91c │ │ │ │ svceq 0x0007f112 │ │ │ │ - bcs 0xf3104 │ │ │ │ + bcs 0xf3044 │ │ │ │ subsmi fp, r2, #188, 30 @ 0x2f0 │ │ │ │ vpmax.s8 , q1, │ │ │ │ - bcs 0x2b3100 │ │ │ │ - blx 0x1331dc │ │ │ │ - blx 0x14ba558 │ │ │ │ + bcs 0x2b3040 │ │ │ │ + blx 0x13311c │ │ │ │ + blx 0x14ba498 │ │ │ │ ldrmi pc, [r1, #649] @ 0x289 │ │ │ │ bicmi sp, r9, #230 @ 0xe6 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ - b 0x148d6fc │ │ │ │ + b 0x148d63c │ │ │ │ @ instruction: 0xf1c171d1 │ │ │ │ sublt r0, sl, #128, 2 │ │ │ │ svccs 0x0001f805 │ │ │ │ strtmi sp, [r0], #-478 @ 0xfffffe22 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ - blvc 0x3377f4 │ │ │ │ + blvc 0x337734 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -176031,50 +175983,50 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2de │ │ │ │ @ instruction: 0xf1060f02 │ │ │ │ svclt 0x00180601 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ vmax.u8 d20, d19, d12 │ │ │ │ - b 0x14853e0 │ │ │ │ + b 0x1485320 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ stmdbcc r1, {r1, r2, r4, r5, r7, r9, sl, lr} │ │ │ │ - bl 0x103970 │ │ │ │ + bl 0x1038b0 │ │ │ │ @ instruction: 0xf100050e │ │ │ │ @ instruction: 0xf99c33ff │ │ │ │ svclt 0x00a41000 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0xd0cb84 │ │ │ │ + ble 0xd0cac4 │ │ │ │ @ instruction: 0xf91ce001 │ │ │ │ strbne r1, [r9, r1, lsl #30] │ │ │ │ @ instruction: 0xf8034565 │ │ │ │ mvnsle r1, r1, lsl #30 │ │ │ │ ldrbmi r4, [r6, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfec45604 │ │ │ │ + bl 0xfec45544 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xcd614 │ │ │ │ + bl 0xcd554 │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stccs 7, cr8, [r7], {240} @ 0xf0 │ │ │ │ - blx 0x133290 │ │ │ │ - blx 0x14ba63c │ │ │ │ + blx 0x1331d0 │ │ │ │ + blx 0x14ba57c │ │ │ │ ldrbmi pc, [r1, #2697] @ 0xa89 @ │ │ │ │ bicmi sp, r9, #27 │ │ │ │ cdphi 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - b 0x148d7d0 │ │ │ │ + b 0x148d710 │ │ │ │ @ instruction: 0xf1c171d1 │ │ │ │ @ instruction: 0xf8030180 │ │ │ │ sbcsle r1, r7, r1, lsl #30 │ │ │ │ svcne 0x0001f91c │ │ │ │ - ble 0xffac7250 │ │ │ │ + ble 0xffac7190 │ │ │ │ strbmi r4, [r5, #-313]! @ 0xfffffec7 │ │ │ │ svcne 0x0001f803 │ │ │ │ @ instruction: 0xe7cdd1f6 │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf8034565 │ │ │ │ mvnle r1, r1, lsl #30 │ │ │ │ strbmi lr, [r5, #-1990]! @ 0xfffff83a │ │ │ │ @@ -176083,89 +176035,89 @@ │ │ │ │ ldrne fp, [r3], #-1040 @ 0xfffffbf0 │ │ │ │ strne fp, [ip], #-594 @ 0xfffffdae │ │ │ │ andlt fp, r9, #131 @ 0x83 │ │ │ │ svceq 0x000ff112 │ │ │ │ bfine sp, r6, (invalid: 20:9) │ │ │ │ stc2 10, cr15, [r1], {15} @ │ │ │ │ @ instruction: 0xf113b25b │ │ │ │ - ble 0xabfed0 │ │ │ │ + ble 0xabfe10 │ │ │ │ andslt r1, fp, #59506688 @ 0x38c0000 │ │ │ │ andgt pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ - blmi 0x1fa41c │ │ │ │ + blmi 0x1fa35c │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svclt 0x00bc2a00 │ │ │ │ - blx 0x110cc04 │ │ │ │ - blle 0xffa3b2c8 │ │ │ │ + blx 0x110cb44 │ │ │ │ + blle 0xffa3b208 │ │ │ │ vstmdble r4!, {s4-s18} │ │ │ │ stmdbcs r0, {r2, r3, r7, r9, sl, lr} │ │ │ │ bicmi sp, r9, #224 @ 0xe0 │ │ │ │ andcs fp, r1, #-1342177275 @ 0xb0000005 │ │ │ │ svceq 0x000ff113 │ │ │ │ bicsvc lr, r1, pc, asr #20 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ smlabtmi r0, r1, r5, pc @ │ │ │ │ stc2 10, cr15, [r1], {15} @ │ │ │ │ - blcs 0xf3240 │ │ │ │ + blcs 0xf3180 │ │ │ │ subsmi fp, fp, #188, 30 @ 0x2f0 │ │ │ │ vpmax.u8 , , q2 │ │ │ │ - blcs 0x4b323c │ │ │ │ + blcs 0x4b317c │ │ │ │ @ instruction: 0x4623dd12 │ │ │ │ sbcle r2, sp, r0, lsl #24 │ │ │ │ andcs r4, r1, #-1946157053 @ 0x8c000003 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ andslt r4, fp, #0, 6 │ │ │ │ - blx 0x136220 │ │ │ │ - blx 0x4b8b1c │ │ │ │ + blx 0x136160 │ │ │ │ + blx 0x4b8a5c │ │ │ │ strbmi pc, [r2, #-3202]! @ 0xfffff37e @ │ │ │ │ sbfx sp, r7, #3, #24 │ │ │ │ vpmax.s8 d15, d3, d4 │ │ │ │ addsmi fp, sl, #805306369 @ 0x30000001 │ │ │ │ ldr sp, [r7, sl, ror #3]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stceq 1, cr15, [r2], {162} @ 0xa2 │ │ │ │ cdpne 12, 8, cr9, cr5, cr7, {0} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14abfa0 │ │ │ │ + b 0x14abee0 │ │ │ │ ldrtmi r0, [r6], r4, asr #29 │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ strbne lr, [r4, r5]! │ │ │ │ addmi fp, pc, #536870914 @ 0x20000002 │ │ │ │ svccs 0x0002f825 │ │ │ │ @ instruction: 0xf91cd020 │ │ │ │ @ instruction: 0xf9312f02 │ │ │ │ @ instruction: 0xf1124b02 │ │ │ │ - blle 0xffd3ffb0 │ │ │ │ + blle 0xffd3fef0 │ │ │ │ svclt 0x00bc2a00 │ │ │ │ - blx 0x11cccc4 │ │ │ │ - blle 0xffc78b88 │ │ │ │ + blx 0x11ccc04 │ │ │ │ + blle 0xffc78ac8 │ │ │ │ @ instruction: 0xdc262a0f │ │ │ │ @ instruction: 0xf902fa04 │ │ │ │ vmlsl.s8 , d9, d15 │ │ │ │ smlalle r4, r6, r1, r5 │ │ │ │ @ instruction: 0xf8c343e4 │ │ │ │ addmi r8, pc, #224, 28 @ 0xe00 │ │ │ │ ldrbvc lr, [r4], #2639 @ 0xa4f │ │ │ │ strmi pc, [r0], #-1476 @ 0xfffffa3c │ │ │ │ @ instruction: 0xf825b222 │ │ │ │ bicsle r2, lr, r2, lsl #30 │ │ │ │ ldrmi r4, [r6, #1136]! @ 0x470 │ │ │ │ strcs sp, [r0], #-521 @ 0xfffffdf7 │ │ │ │ - bl 0xfec457b4 │ │ │ │ + bl 0xfec456f4 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xcd7c4 │ │ │ │ + bl 0xcd704 │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x462283f0 │ │ │ │ bicsle r2, fp, r0, lsl #24 │ │ │ │ @@ -176173,50 +176125,50 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2dd │ │ │ │ @ instruction: 0xf1050f02 │ │ │ │ svclt 0x00180501 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ vmax.u8 d20, d19, d12 │ │ │ │ - b 0x1485618 │ │ │ │ + b 0x1485558 │ │ │ │ svclt 0x001405c5 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf11446ae │ │ │ │ - bl 0x100048 │ │ │ │ + bl 0xfff88 │ │ │ │ @ instruction: 0xf1a0060e │ │ │ │ @ instruction: 0xf93c0302 │ │ │ │ svclt 0x00a41b02 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0xd0cdbc │ │ │ │ + ble 0xd0ccfc │ │ │ │ @ instruction: 0xf93ce001 │ │ │ │ strbne r1, [r9, r2, lsl #22] │ │ │ │ @ instruction: 0xf8234566 │ │ │ │ mvnsle r1, r2, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec4603c │ │ │ │ + bl 0xfec45f7c │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xd604c │ │ │ │ + bl 0xd5f8c │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stccs 7, cr8, [pc], {240} @ 0xf0 │ │ │ │ - blx 0x1334c8 │ │ │ │ - blx 0x4ba874 │ │ │ │ + blx 0x133408 │ │ │ │ + blx 0x4ba7b4 │ │ │ │ ldrbmi pc, [r1, #2697] @ 0xa89 @ │ │ │ │ bicmi sp, r9, #27 │ │ │ │ cdphi 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - b 0x148da0c │ │ │ │ + b 0x148d94c │ │ │ │ @ instruction: 0xf5c171d1 │ │ │ │ @ instruction: 0xf8234100 │ │ │ │ sbcsle r1, r7, r2, lsl #30 │ │ │ │ - blne 0x17a974 │ │ │ │ - ble 0xffac7488 │ │ │ │ + blne 0x17a8b4 │ │ │ │ + ble 0xffac73c8 │ │ │ │ strbmi r4, [r6, #-313]! @ 0xfffffec7 │ │ │ │ svcne 0x0002f823 │ │ │ │ @ instruction: 0xe7cdd1f6 │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf8234566 │ │ │ │ mvnle r1, r2, lsl #30 │ │ │ │ strbmi lr, [r6, #-1990]! @ 0xfffff83a │ │ │ │ @@ -176229,38 +176181,38 @@ │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ stmdbne pc, {r2, r4, r5, r9, sl, lr} @ │ │ │ │ - blx 0x174518 │ │ │ │ - blx 0x133a910 │ │ │ │ + blx 0x174458 │ │ │ │ + blx 0x133a850 │ │ │ │ strbmi pc, [r2, #-3084]! @ 0xfffff3f4 @ │ │ │ │ bicsmi sp, r2, #54 @ 0x36 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf1c20fd2 │ │ │ │ addmi r4, pc, #0, 4 │ │ │ │ svccs 0x0004f845 │ │ │ │ @ instruction: 0xf91ed019 │ │ │ │ @ instruction: 0xf851cf04 │ │ │ │ @ instruction: 0xf11c2b04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ - blle 0xffd42454 │ │ │ │ + blle 0xffd42394 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1ccbfbc │ │ │ │ - blx 0x113f518 │ │ │ │ - blle 0xffb78d4c │ │ │ │ + blx 0x113f458 │ │ │ │ + blle 0xffb78c8c │ │ │ │ svceq 0x001ff1bc │ │ │ │ - bcs 0xf3c90 │ │ │ │ + bcs 0xf3bd0 │ │ │ │ addmi sp, pc, #-1073741769 @ 0xc0000037 │ │ │ │ svccs 0x0004f845 │ │ │ │ strtmi sp, [r0], #-485 @ 0xfffffe1b │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x337bb4 │ │ │ │ + blvc 0x337af4 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -176270,50 +176222,50 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2dd │ │ │ │ @ instruction: 0xf1050f02 │ │ │ │ svclt 0x00180501 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ vmax.u8 d20, d19, d12 │ │ │ │ - b 0x14853a0 │ │ │ │ + b 0x14852e0 │ │ │ │ svclt 0x001405c5 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf11346ae │ │ │ │ - bl 0x100210 │ │ │ │ + bl 0x100150 │ │ │ │ @ instruction: 0xf1a0060e │ │ │ │ @ instruction: 0xf85c0404 │ │ │ │ svclt 0x00a41b04 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0x60cf24 │ │ │ │ - blcs 0x8b4674 │ │ │ │ - blx 0x133688 │ │ │ │ - blx 0x133a9c0 │ │ │ │ + ble 0x60ce64 │ │ │ │ + blcs 0x8b45b4 │ │ │ │ + blx 0x1335c8 │ │ │ │ + blx 0x133a900 │ │ │ │ strmi pc, [sl, #2563] @ 0xa03 │ │ │ │ bicmi sp, r9, #55 @ 0x37 │ │ │ │ cdphi 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - b 0x148db5c │ │ │ │ + b 0x148da9c │ │ │ │ @ instruction: 0xf1c171d1 │ │ │ │ @ instruction: 0xf8444100 │ │ │ │ andle r1, r8, r4, lsl #30 │ │ │ │ - blne 0x1fa744 │ │ │ │ - ble 0xffac71d8 │ │ │ │ + blne 0x1fa684 │ │ │ │ + ble 0xffac7118 │ │ │ │ strbmi r4, [r6, #-313]! @ 0xfffffec7 │ │ │ │ svcne 0x0004f844 │ │ │ │ ldrbtmi sp, [r0], #-502 @ 0xfffffe0a │ │ │ │ stmdble r9, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ vmlaeq.f64 d14, d16, d30 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ movweq lr, #60160 @ 0xeb00 │ │ │ │ ldmle r9!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - blne 0x1fa780 │ │ │ │ + blne 0x1fa6c0 │ │ │ │ strbmi r1, [r6, #-1993]! @ 0xfffff837 │ │ │ │ svcne 0x0004f844 │ │ │ │ @ instruction: 0xe7e2d1f8 │ │ │ │ bicle r2, ip, r0, lsl #18 │ │ │ │ @ instruction: 0xf8444566 │ │ │ │ bicsle r1, r3, r4, lsl #30 │ │ │ │ strbmi lr, [r6, #-2011]! @ 0xfffff825 │ │ │ │ @@ -176323,36 +176275,36 @@ │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr2, {5} │ │ │ │ stcls 0, cr11, [ip, #-524] @ 0xfffffdf4 │ │ │ │ rsclt r9, lr, #67108864 @ 0x4000000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1489a5c │ │ │ │ + b 0x148999c │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdaeq r5, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blcs 0x10f4748 │ │ │ │ + blcs 0x10f4688 │ │ │ │ smusdxeq r0, r7, r1 │ │ │ │ @ instruction: 0xf1a3da6f │ │ │ │ @ instruction: 0xf1c30a20 │ │ │ │ - blx 0x1beaf8 │ │ │ │ - blx 0x17a288 │ │ │ │ - blx 0x97aea8 │ │ │ │ - b 0x12baaa8 │ │ │ │ - b 0x127e2b0 │ │ │ │ - blx 0x13e2b0 │ │ │ │ + blx 0x1bea38 │ │ │ │ + blx 0x17a1c8 │ │ │ │ + blx 0x97ade8 │ │ │ │ + b 0x12ba9e8 │ │ │ │ + b 0x127e1f0 │ │ │ │ + blx 0x13e1f0 │ │ │ │ @ instruction: 0xf1c3fb03 │ │ │ │ - blx 0xb7ef14 │ │ │ │ - blx 0x2baaa4 │ │ │ │ - b 0x133aec4 │ │ │ │ + blx 0xb7ee54 │ │ │ │ + blx 0x2ba9e4 │ │ │ │ + b 0x133ae04 │ │ │ │ @ instruction: 0xf1b3090a │ │ │ │ - blx 0x127ef24 │ │ │ │ + blx 0x127ee64 │ │ │ │ svclt 0x005cf303 │ │ │ │ - blx 0x37afc8 │ │ │ │ + blx 0x37af08 │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x0008429c │ │ │ │ suble r4, lr, sl, asr #10 │ │ │ │ andcs r9, r1, #1024 @ 0x400 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf06f17e2 │ │ │ │ bicsmi r4, r2, #0, 6 │ │ │ │ @@ -176363,21 +176315,21 @@ │ │ │ │ svccc 0x0008f91e │ │ │ │ strcs lr, [r0], #-2513 @ 0xfffff62f │ │ │ │ svceq 0x003ff113 │ │ │ │ strbvc lr, [r3, pc, asr #20]! │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x17e2bfbc │ │ │ │ - blle 0xffb0df48 │ │ │ │ - ble 0xfedc82fc │ │ │ │ + blle 0xffb0de88 │ │ │ │ + ble 0xfedc823c │ │ │ │ @ instruction: 0x3320425f │ │ │ │ - blx 0x1ccaec │ │ │ │ + blx 0x1cca2c │ │ │ │ tstpmi sl, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ msreq CPSR_, #-1073741779 @ 0xc000002d │ │ │ │ - blx 0x11ec480 │ │ │ │ + blx 0x11ec3c0 │ │ │ │ tstpmi sl, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ svccs 0x0008f84c │ │ │ │ strbmi r4, [r1, #-316] @ 0xfffffec4 │ │ │ │ andmi pc, r4, ip, asr #17 │ │ │ │ strtmi sp, [r8], #-474 @ 0xfffffe26 │ │ │ │ andle r4, r9, #1342177291 @ 0x5000000b │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -176385,95 +176337,95 @@ │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, fp, pc}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - b 0x1560710 │ │ │ │ + b 0x1560650 │ │ │ │ @ instruction: 0xd1b10304 │ │ │ │ @ instruction: 0x465ae7ba │ │ │ │ @ instruction: 0xe7b7463c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {221} @ 0xdd │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14a8980 │ │ │ │ + b 0x14a88c0 │ │ │ │ vrshl.u8 q8, , │ │ │ │ svclt 0x00142c87 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr0, {5} │ │ │ │ stmdaeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r0], -ip, asr #3 │ │ │ │ eors r9, r7, r1, lsl #4 │ │ │ │ svceq 0x003ff1bc │ │ │ │ @ instruction: 0xf1acdc68 │ │ │ │ @ instruction: 0xf1cc0a20 │ │ │ │ - blx 0x13ec20 │ │ │ │ - blx 0x1ba3d4 │ │ │ │ - blx 0x9bafd0 │ │ │ │ - b 0x12babd0 │ │ │ │ - b 0x127e3d8 │ │ │ │ - blx 0x17e3d8 │ │ │ │ + blx 0x13eb60 │ │ │ │ + blx 0x1ba314 │ │ │ │ + blx 0x9baf10 │ │ │ │ + b 0x12bab10 │ │ │ │ + b 0x127e318 │ │ │ │ + blx 0x17e318 │ │ │ │ @ instruction: 0xf1ccfb0c │ │ │ │ - blx 0xb7f03c │ │ │ │ - blx 0x2babf0 │ │ │ │ - b 0x133afec │ │ │ │ + blx 0xb7ef7c │ │ │ │ + blx 0x2bab30 │ │ │ │ + b 0x133af2c │ │ │ │ @ instruction: 0xf1bc090a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x37b0ec │ │ │ │ + blx 0x37b02c │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blx 0x3fb0f4 │ │ │ │ + blx 0x3fb034 │ │ │ │ svclt 0x00084552 │ │ │ │ suble r4, r7, fp, asr #10 │ │ │ │ strcs r9, [r1, -r1, lsl #22] │ │ │ │ cdpvc 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf06f17d3 │ │ │ │ bicsmi r4, fp, #0, 14 │ │ │ │ rscvc lr, r2, #552960 @ 0x87000 │ │ │ │ svccc 0x0008f84e │ │ │ │ @ instruction: 0xf8ce4588 │ │ │ │ andsle r2, pc, r4 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ svceq 0x003ff11c │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x17d3bfbc │ │ │ │ - blle 0xffc8e07c │ │ │ │ + blle 0xffc8dfbc │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1c6daba │ │ │ │ rscsmi r0, r3, r0, lsr #14 │ │ │ │ @ instruction: 0xf707fa02 │ │ │ │ @ instruction: 0xf1b6433b │ │ │ │ svclt 0x005c0720 │ │ │ │ @ instruction: 0xf707fa42 │ │ │ │ @ instruction: 0xf84e433b │ │ │ │ teqmi r2, r8, lsl #30 │ │ │ │ @ instruction: 0xf8ce4588 │ │ │ │ bicsle r2, pc, r4 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9c644c │ │ │ │ + bne 0x9c638c │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ smlsdeq r2, r3, sl, lr │ │ │ │ @ instruction: 0xe7c1d1b8 │ │ │ │ @ instruction: 0x463a465b │ │ │ │ svclt 0x0000e7be │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ - ble 0x1c04fc │ │ │ │ + ble 0x1c043c │ │ │ │ smlabtcs r0, r8, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bcs 0xce64c │ │ │ │ - bcs 0x8b34c4 │ │ │ │ + bcs 0xce58c │ │ │ │ + bcs 0x8b3404 │ │ │ │ mvnlt sp, r2, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @@ -176486,57 +176438,57 @@ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x46084770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf99db530 │ │ │ │ @ instruction: 0xf11cc00c │ │ │ │ - b 0x14805e0 │ │ │ │ + b 0x1480520 │ │ │ │ @ instruction: 0xf17e7eec │ │ │ │ svclt 0x00bc31ff │ │ │ │ @ instruction: 0x460117d8 │ │ │ │ @ instruction: 0xf1bedb13 │ │ │ │ - blle 0x6004f8 │ │ │ │ + blle 0x600438 │ │ │ │ svceq 0x0040f1bc │ │ │ │ @ instruction: 0xf17e4604 │ │ │ │ - blle 0xa40104 │ │ │ │ + blle 0xa40044 │ │ │ │ suble r4, pc, sl, lsl r3 @ │ │ │ │ @ instruction: 0xf06f17da │ │ │ │ bicsmi r4, r0, #0, 2 │ │ │ │ mvnvc lr, r1, lsl #21 │ │ │ │ @ instruction: 0xf8c42501 │ │ │ │ andcs r5, r0, #224, 28 @ 0xe00 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ smlabteq r0, ip, r1, pc @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ eoreq pc, r0, #1073741868 @ 0x4000002c │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ - blx 0x11ac6b0 │ │ │ │ + blx 0x11ac5f0 │ │ │ │ tstpmi r0, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd30 │ │ │ │ @ instruction: 0xf1cc0020 │ │ │ │ - blx 0x17cddc │ │ │ │ + blx 0x17cd1c │ │ │ │ @ instruction: 0xf1ccfe0c │ │ │ │ - blx 0x13dde4 │ │ │ │ - blx 0x978968 │ │ │ │ - b 0x1478d70 │ │ │ │ - b 0x1440170 │ │ │ │ - blx 0x140178 │ │ │ │ - blx 0x478da8 │ │ │ │ - blx 0x939d90 │ │ │ │ + blx 0x13dd24 │ │ │ │ + blx 0x9788a8 │ │ │ │ + b 0x1478cb0 │ │ │ │ + b 0x14400b0 │ │ │ │ + blx 0x1400b8 │ │ │ │ + blx 0x478ce8 │ │ │ │ + blx 0x939cd0 │ │ │ │ msrmi CPSR_f, #12 │ │ │ │ streq pc, [r0, #-444]! @ 0xfffffe44 │ │ │ │ stc2 10, cr15, [ip], {78} @ 0x4e @ │ │ │ │ - blx 0x146c6fc │ │ │ │ + blx 0x146c63c │ │ │ │ msrmi CPSR_f, #20971520 @ 0x1400000 │ │ │ │ svclt 0x00084563 │ │ │ │ svclt 0x00044282 │ │ │ │ ldrbtmi r4, [r1], -r8, lsl #12 │ │ │ │ andcs sp, r0, #180, 2 @ 0x2d │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -176544,146 +176496,146 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ sublt fp, ip, #48, 8 @ 0x30000000 │ │ │ │ strcs pc, [r7, #-833] @ 0xfffffcbf │ │ │ │ movwmi pc, #29505 @ 0x7341 @ │ │ │ │ - b 0x14879cc │ │ │ │ - ble 0xa14e54 │ │ │ │ + b 0x148790c │ │ │ │ + ble 0xa14d94 │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ strcs r4, [r0], #-3808 @ 0xfffff120 │ │ │ │ - ble 0xf47ddc │ │ │ │ + ble 0xf47d1c │ │ │ │ @ instruction: 0xf8c02501 │ │ │ │ strcs r5, [r0, #-3808] @ 0xfffff120 │ │ │ │ - ble 0x14c75e8 │ │ │ │ + ble 0x14c7528 │ │ │ │ @ instruction: 0xf8c02301 │ │ │ │ movwcs r3, #3808 @ 0xee0 │ │ │ │ - ble 0x1a46df4 │ │ │ │ + ble 0x1a46d34 │ │ │ │ andcs r2, r1, #0, 2 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ vhadd.u32 d18, d4, d0 │ │ │ │ vhadd.u32 d16, d5, d7 │ │ │ │ ldclt 0, cr2, [r0], #-60 @ 0xffffffc4 │ │ │ │ andsmi pc, r7, r3, ror #6 │ │ │ │ andsvs pc, pc, r1, ror #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stc2 10, cr15, [r2], {79} @ 0x4f @ │ │ │ │ svceq 0x0007f11c │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ @ instruction: 0xf1bcdbd6 │ │ │ │ - blle 0x1ec0630 │ │ │ │ + blle 0x1ec0570 │ │ │ │ svceq 0x0007f1bc │ │ │ │ addhi pc, r1, r0, lsl #6 │ │ │ │ vst1.8 {d15-d16}, [ip], r4 │ │ │ │ svclt 0x00982cff │ │ │ │ stmible r9, {r2, r5, r6, r9, ip, sp, pc}^ │ │ │ │ stccs 4, cr2, [r0, #-4] │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xbca50 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xbc990 @ │ │ │ │ vqrdmulh.s , q9, q2 │ │ │ │ @ instruction: 0xf11c2c07 │ │ │ │ svclt 0x00b80f07 │ │ │ │ - blle 0xff105e60 │ │ │ │ + blle 0xff105da0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb48 │ │ │ │ stclle 15, cr0, [r9], #-28 @ 0xffffffe4 │ │ │ │ stc2 10, cr15, [ip], {5} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ - blx 0x14ac8d8 │ │ │ │ + blx 0x14ac818 │ │ │ │ ldmible r3!, {r2, r3, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0xc5e84 │ │ │ │ + blcs 0xc5dc4 │ │ │ │ cdppl 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0xbcad7 @ │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0xbca17 @ │ │ │ │ vqrdmulh.s d29, d18, d30 │ │ │ │ @ instruction: 0xf11c4c07 │ │ │ │ svclt 0x00b80f07 │ │ │ │ - blle 0xfeb85698 │ │ │ │ + blle 0xfeb855d8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb33 │ │ │ │ mcrrle 15, 0, r0, r4, cr7 │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ - blx 0x14ac910 │ │ │ │ + blx 0x14ac850 │ │ │ │ ldmible sp, {r2, r3, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ stmdbcs r0, {r0, r8, r9, sp} │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf1b2db98 │ │ │ │ - b 0x14908ac │ │ │ │ + b 0x14907ec │ │ │ │ svclt 0x00b86c22 │ │ │ │ - blle 0xfe604ed0 │ │ │ │ + blle 0xfe604e10 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb1e │ │ │ │ stcle 15, cr0, [fp], #-28 @ 0xffffffe4 │ │ │ │ stc2 10, cr15, [ip], {1} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ - blx 0x14ac948 │ │ │ │ + blx 0x14ac888 │ │ │ │ stmible r7, {r2, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c031ff │ │ │ │ str r2, [r1, r0, ror #29] │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ stc2 10, cr15, [ip], {37} @ 0x25 @ │ │ │ │ @ instruction: 0xf58cfa4f │ │ │ │ @ instruction: 0xf1cce76e │ │ │ │ - blx 0x97fb0c │ │ │ │ - blx 0x14bbb40 │ │ │ │ + blx 0x97fa4c │ │ │ │ + blx 0x14bba80 │ │ │ │ strb pc, [sp, -ip, lsl #7]! @ │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ stc2 10, cr15, [ip], {33} @ 0x21 @ │ │ │ │ @ instruction: 0xf18cfa4f │ │ │ │ @ instruction: 0xf1cce76c │ │ │ │ - blx 0x9bfb28 │ │ │ │ + blx 0x9bfa68 │ │ │ │ rsblt pc, r4, #12, 8 @ 0xc000000 │ │ │ │ - blcs 0xf6880 │ │ │ │ + blcs 0xf67c0 │ │ │ │ ldrb sp, [sp, -r0, asr #3] │ │ │ │ bicsle r2, r9, r0, lsl #18 │ │ │ │ stccs 7, cr14, [r0], {96} @ 0x60 │ │ │ │ strb sp, [fp, -r2, lsl #3] │ │ │ │ orrsle r2, fp, r0, lsl #26 │ │ │ │ svclt 0x0000e74e │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2, #-880] @ 0xfffffc90 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ orrcs pc, r7, #201326593 @ 0xc000001 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ - ldclcc 1, cr15, [pc], #4 @ 0xbcb6c │ │ │ │ + ldclcc 1, cr15, [pc], #4 @ 0xbcaac │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ @ instruction: 0xf1004625 │ │ │ │ - bl 0x3cc770 │ │ │ │ + bl 0x3cc6b0 │ │ │ │ strcs r0, [r1, -r5, lsl #12] │ │ │ │ stmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blcs 0x2b4bb8 │ │ │ │ + blcs 0x2b4af8 │ │ │ │ addsmi sp, r9, r5, lsr ip │ │ │ │ svclt 0x009829ff │ │ │ │ stmdble r3, {r0, r3, r6, r9, ip, sp, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ cdpvc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ @ instruction: 0xf80e4566 │ │ │ │ andsle r1, r5, r1, lsl #30 │ │ │ │ svcne 0x0001f91c │ │ │ │ svclt 0x00bc2900 │ │ │ │ cdpvc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - blle 0xffd84fac │ │ │ │ + blle 0xffd84eec │ │ │ │ svceq 0x0007f113 │ │ │ │ @ instruction: 0x2100bfb8 │ │ │ │ - blcs 0xf3b70 │ │ │ │ - blx 0x933740 │ │ │ │ + blcs 0xf3ab0 │ │ │ │ + blx 0x933680 │ │ │ │ strbmi pc, [r6, #-264]! @ 0xfffffef8 @ │ │ │ │ @ instruction: 0xf80eb249 │ │ │ │ mvnle r1, r1, lsl #30 │ │ │ │ adcmi r4, ip, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xb5b7f8 │ │ │ │ - blvc 0x177e58 │ │ │ │ + bne 0xb5b738 │ │ │ │ + blvc 0x177d98 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdbcs r0, {r4, r5, r6, r7, r8, pc} │ │ │ │ strb sp, [pc, ip, asr #3] │ │ │ │ @@ -176699,45 +176651,45 @@ │ │ │ │ @ instruction: 0xf8ad2ee0 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, ip} │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x148e9fc │ │ │ │ + blx 0x148e93c │ │ │ │ @ instruction: 0xf11cfc82 │ │ │ │ svclt 0x00b80f0f │ │ │ │ - blle 0xff9c5848 │ │ │ │ + blle 0xff9c5788 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2b │ │ │ │ stcle 15, cr0, [lr], #-60 @ 0xffffffc4 │ │ │ │ vpmax.u8 d15, d12, d3 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ andslt fp, fp, #56, 30 @ 0xe0 │ │ │ │ strcs sp, [r1], #-983 @ 0xfffffc29 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8c02900 │ │ │ │ - blle 0xff5507f0 │ │ │ │ + blle 0xff550730 │ │ │ │ andmi pc, r7, #134217729 @ 0x8000001 │ │ │ │ svceq 0x000ff112 │ │ │ │ @ instruction: 0x2100bfb8 │ │ │ │ - bcs 0xf3bbc │ │ │ │ - bcs 0x4b38b8 │ │ │ │ + bcs 0xf3afc │ │ │ │ + bcs 0x4b37f8 │ │ │ │ addsmi sp, r1, r8, lsl ip │ │ │ │ svccc 0x0080f5b1 │ │ │ │ andlt fp, r9, #56, 30 @ 0xe0 │ │ │ │ andcs sp, r1, #335544323 @ 0x14000003 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ subsmi lr, r2, #50069504 @ 0x2fc0000 │ │ │ │ andlt r4, r9, #209 @ 0xd1 │ │ │ │ @ instruction: 0xf1cce7bb │ │ │ │ - blx 0x97fcac │ │ │ │ + blx 0x97fbec │ │ │ │ andslt pc, fp, #12, 6 @ 0x30000000 │ │ │ │ - blcs 0xf6b70 │ │ │ │ + blcs 0xf6ab0 │ │ │ │ sbfx sp, r5, #3, #13 │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ svclt 0x0000e7af │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2, #-880] @ 0xfffffc90 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @@ -176746,36 +176698,36 @@ │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ stmdbne lr, {r0, r2, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1ce2701 │ │ │ │ ands r0, r1, r0, lsl #16 │ │ │ │ svceq 0x000ff1be │ │ │ │ - blx 0x1b3dd8 │ │ │ │ + blx 0x1b3d18 │ │ │ │ @ instruction: 0xf5b3f30e │ │ │ │ svclt 0x00383f80 │ │ │ │ movwle fp, #12827 @ 0x321b │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ cdpvc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ @ instruction: 0xf82c428e │ │ │ │ andsle r3, r6, r2, lsl #30 │ │ │ │ - blcc 0x17b1dc │ │ │ │ + blcc 0x17b11c │ │ │ │ svclt 0x00bc2b00 │ │ │ │ cdpvc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - blle 0xffd85924 │ │ │ │ + blle 0xffd85864 │ │ │ │ svceq 0x000ff11e │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ @ instruction: 0xf1bedbee │ │ │ │ - ble 0xff800934 │ │ │ │ + ble 0xff800874 │ │ │ │ vpmax.u8 d15, d8, d19 │ │ │ │ andslt r4, fp, #-536870904 @ 0xe0000008 │ │ │ │ svccc 0x0002f82c │ │ │ │ strtmi sp, [r8], #-488 @ 0xfffffe18 │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x3783c8 │ │ │ │ + blvc 0x378308 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -176786,63 +176738,63 @@ │ │ │ │ stmdbcs r0, {r0, r1, r9, sl, lr} │ │ │ │ andcs sp, r1, #28672 @ 0x7000 │ │ │ │ @ instruction: 0xf8c32000 │ │ │ │ smlattcs r0, r0, lr, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subslt r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ svceq 0x001ff112 │ │ │ │ - bcs 0xf3a08 │ │ │ │ - bcs 0x8b39e0 │ │ │ │ - blx 0x133df8 │ │ │ │ - blx 0x8f8db0 │ │ │ │ + bcs 0xf3948 │ │ │ │ + bcs 0x8b3920 │ │ │ │ + blx 0x133d38 │ │ │ │ + blx 0x8f8cf0 │ │ │ │ addsmi pc, r1, #536870912 @ 0x20000000 │ │ │ │ andcs sp, r1, #22 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr3, {6} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x90d70c │ │ │ │ + blx 0x90d64c │ │ │ │ tstpcs r0, r2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmdbcs r0, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ andcs sp, r0, sp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blcs 0xea3a8 │ │ │ │ + blcs 0xea2e8 │ │ │ │ strmi r9, [r4], -r4, lsl #18 │ │ │ │ andcs sp, r0, r9, lsl #20 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x14ac3c4 │ │ │ │ + blx 0x14ac304 │ │ │ │ @ instruction: 0xf11cfc81 │ │ │ │ - b 0x1480b08 │ │ │ │ + b 0x1480a48 │ │ │ │ @ instruction: 0xf17171ec │ │ │ │ - blle 0x1309210 │ │ │ │ - blle 0xd07218 │ │ │ │ + blle 0x1309150 │ │ │ │ + blle 0xd07158 │ │ │ │ svceq 0x0040f1bc │ │ │ │ tstpeq r0, r1, ror r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1acda49 │ │ │ │ @ instruction: 0xf1cc0520 │ │ │ │ - blx 0x17ceac │ │ │ │ + blx 0x17cdec │ │ │ │ @ instruction: 0xf1ccf10c │ │ │ │ - blx 0x13e6b4 │ │ │ │ - blx 0x97a24c │ │ │ │ + blx 0x13e5f4 │ │ │ │ + blx 0x97a18c │ │ │ │ msrmi CPSR_fc, #0 │ │ │ │ - blx 0x14da44 │ │ │ │ + blx 0x14d984 │ │ │ │ @ instruction: 0xf1acf00c │ │ │ │ - blx 0x8be2c8 │ │ │ │ - blx 0x13c67c │ │ │ │ - blx 0x93a668 │ │ │ │ - b 0x147a268 │ │ │ │ - b 0x1440670 │ │ │ │ - blx 0x900670 │ │ │ │ + blx 0x8be208 │ │ │ │ + blx 0x13c5bc │ │ │ │ + blx 0x93a5a8 │ │ │ │ + b 0x147a1a8 │ │ │ │ + b 0x14405b0 │ │ │ │ + blx 0x9005b0 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ ldrbmi fp, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ movwcs sp, #4296 @ 0x10c8 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -176857,177 +176809,177 @@ │ │ │ │ @ instruction: 0xf10efa23 │ │ │ │ andcs r4, r0, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x156c478 │ │ │ │ + b 0x156c3b8 │ │ │ │ svclt 0x00040103 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ andcs sp, r0, #1073741876 @ 0x40000034 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2dd │ │ │ │ @ instruction: 0xf1050f02 │ │ │ │ svclt 0x00180501 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcs pc, [r7], #835 @ 0x343 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ stceq 1, cr15, [r4], {160} @ 0xa0 │ │ │ │ - b 0x14acb44 │ │ │ │ + b 0x14aca84 │ │ │ │ strtmi r0, [lr], lr, asr #29 │ │ │ │ streq lr, [lr], -r1, lsl #22 │ │ │ │ @ instruction: 0xf1c42701 │ │ │ │ @ instruction: 0xf8510800 │ │ │ │ - blcs 0xcbb18 │ │ │ │ + blcs 0xcba58 │ │ │ │ @ instruction: 0xf8c2bfbc │ │ │ │ movwcs r7, #3808 @ 0xee0 │ │ │ │ @ instruction: 0xf114db17 │ │ │ │ svclt 0x00b80f1f │ │ │ │ - blle 0x545b1c │ │ │ │ + blle 0x545a5c │ │ │ │ svclt 0x00b82c00 │ │ │ │ vpmax.u8 d15, d8, d19 │ │ │ │ @ instruction: 0x2c1fdb0d │ │ │ │ - blx 0x1b3fb8 │ │ │ │ - blx 0xb3b340 │ │ │ │ + blx 0x1b3ef8 │ │ │ │ + blx 0xb3b280 │ │ │ │ ldrbmi pc, [r3, #-2564] @ 0xfffff5fc @ │ │ │ │ strbmi fp, [fp], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04fd003 │ │ │ │ @ instruction: 0xf8c233ff │ │ │ │ adcsmi r7, r1, #224, 28 @ 0xe00 │ │ │ │ svccc 0x0004f84c │ │ │ │ ldrbtmi sp, [r0], #-475 @ 0xfffffe25 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x3785d0 │ │ │ │ + blvc 0x378510 │ │ │ │ andeq lr, r0, #178176 @ 0x2b800 │ │ │ │ - blvc 0x1781dc │ │ │ │ + blvc 0x17811c │ │ │ │ addsmi r1, sp, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xdef34 │ │ │ │ + blcs 0xdee74 │ │ │ │ strb sp, [r4, r1, ror #3]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {221} @ 0xdd │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ svclt 0x0018b085 │ │ │ │ - b 0x1489fa0 │ │ │ │ + b 0x1489ee0 │ │ │ │ @ instruction: 0xf1a005c5 │ │ │ │ svclt 0x00140c08 │ │ │ │ stmiaeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ vmax.u8 d20, d19, d24 │ │ │ │ - bl 0x1061cc │ │ │ │ + bl 0x10610c │ │ │ │ rsbmi r0, r7, #8, 12 @ 0x800000 │ │ │ │ - bleq 0x1390f4 │ │ │ │ + bleq 0x139034 │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sl, lr}^ │ │ │ │ andls r8, r3, r1, lsl #10 │ │ │ │ movwcs lr, #9 │ │ │ │ cdplt 8, 14, cr15, cr0, cr14, {6} │ │ │ │ @ instruction: 0xf84c461d │ │ │ │ adcsmi r3, r1, #8, 30 │ │ │ │ andpl pc, r4, ip, asr #17 │ │ │ │ ldmib r1, {r0, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ mrscc r3, R8_fiq │ │ │ │ - blle 0xffcc77e0 │ │ │ │ + blle 0xffcc7720 │ │ │ │ svceq 0x003ff114 │ │ │ │ @ instruction: 0x2c00db50 │ │ │ │ @ instruction: 0x2c3fdb51 │ │ │ │ @ instruction: 0xf1a4dc4a │ │ │ │ @ instruction: 0xf1c40920 │ │ │ │ - blx 0x13f078 │ │ │ │ + blx 0x13efb8 │ │ │ │ @ instruction: 0xf1c4f504 │ │ │ │ - blx 0x17f880 │ │ │ │ - blx 0x9bb428 │ │ │ │ - b 0x123b028 │ │ │ │ - b 0x11fe430 │ │ │ │ - blx 0x17e430 │ │ │ │ + blx 0x17f7c0 │ │ │ │ + blx 0x9bb368 │ │ │ │ + b 0x123af68 │ │ │ │ + b 0x11fe370 │ │ │ │ + blx 0x17e370 │ │ │ │ @ instruction: 0xf1a4f004 │ │ │ │ - blx 0x1ff498 │ │ │ │ - blx 0x8fb844 │ │ │ │ - blx 0xa3b030 │ │ │ │ - b 0x12fb448 │ │ │ │ - b 0x12bf050 │ │ │ │ - blx 0x9ff050 │ │ │ │ + blx 0x1ff3d8 │ │ │ │ + blx 0x8fb784 │ │ │ │ + blx 0xa3af70 │ │ │ │ + b 0x12fb388 │ │ │ │ + b 0x12bef90 │ │ │ │ + blx 0x9fef90 │ │ │ │ strbmi pc, [sl, #-2308] @ 0xfffff6fc @ │ │ │ │ strbmi fp, [r3, #-3848] @ 0xfffff0f8 │ │ │ │ strmi fp, [r3], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04fd0c7 │ │ │ │ andcs r3, r1, #-67108861 @ 0xfc000003 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr14, {6} │ │ │ │ @ instruction: 0xf84c461d │ │ │ │ adcsmi r3, r1, #8, 30 │ │ │ │ andpl pc, r4, ip, asr #17 │ │ │ │ ldmib sp, {r0, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdals r3, {r0, r8, sl, pc} │ │ │ │ strbmi r4, [r0], #-1349 @ 0xfffffabb │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfeac6c64 │ │ │ │ + bl 0xfeac6ba4 │ │ │ │ stmia r0!, {fp}^ │ │ │ │ - bl 0xd6c74 │ │ │ │ + bl 0xd6bb4 │ │ │ │ addsmi r0, sp, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ bicsle r4, r8, sl, lsl r3 │ │ │ │ ldrmi r2, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf1c7e79d │ │ │ │ rscsmi r0, fp, r0, lsr #10 │ │ │ │ @ instruction: 0xf505fa02 │ │ │ │ @ instruction: 0xf1a7432b │ │ │ │ - blx 0x93e520 │ │ │ │ + blx 0x93e460 │ │ │ │ msrmi CPSR_fxc, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0xf507fa22 │ │ │ │ svclt 0x0000e78f │ │ │ │ subslt fp, r4, #48, 10 @ 0xc000000 │ │ │ │ svceq 0x0008f114 │ │ │ │ stccs 3, cr15, [r7], {194} @ 0xc2 │ │ │ │ movwmi pc, #29634 @ 0x73c2 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ vmull.p8 q8, d2, d0 │ │ │ │ - blle 0x3958e4 │ │ │ │ + blle 0x395824 │ │ │ │ stccs 2, cr11, [r0], {205} @ 0xcd │ │ │ │ @ instruction: 0x2c07db5b │ │ │ │ @ instruction: 0x46aedd74 │ │ │ │ @ instruction: 0xf04fb125 │ │ │ │ strcs r0, [r1], #-3839 @ 0xfffff101 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ stc2 10, cr15, [ip], {79} @ 0x4f @ │ │ │ │ svceq 0x0008f11c │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x4400f0 │ │ │ │ + blle 0x440030 │ │ │ │ strcs pc, [r7], #-961 @ 0xfffffc3f │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb3a │ │ │ │ stclle 15, cr0, [r6, #-28]! @ 0xffffffe4 │ │ │ │ @ instruction: 0xb12446a4 │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xbd244 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xbd184 │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ subslt r4, fp, #224, 28 @ 0xe00 │ │ │ │ svceq 0x0008f113 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ @ instruction: 0xf3c1db0b │ │ │ │ - blcs 0xce13c │ │ │ │ - blcs 0x2b3e30 │ │ │ │ + blcs 0xce07c │ │ │ │ + blcs 0x2b3d70 │ │ │ │ @ instruction: 0x4623dd5c │ │ │ │ movwcs fp, #4380 @ 0x111c │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ subslt r2, r2, #-67108861 @ 0xfc000003 │ │ │ │ svceq 0x0008f112 │ │ │ │ @ instruction: 0x2100bfb8 │ │ │ │ vmlaeq.f64 d13, d9, d9 │ │ │ │ - blle 0xb47944 │ │ │ │ + blle 0xb47884 │ │ │ │ vldrle s5, [r2, #-28] @ 0xffffffe4 │ │ │ │ mvnscs fp, r9, lsl r1 │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ andcs r2, r0, r0, ror #29 │ │ │ │ andeq pc, r7, lr, ror #6 │ │ │ │ andcs pc, pc, ip, ror #6 │ │ │ │ andsmi pc, r7, r3, ror #6 │ │ │ │ @@ -177043,26 +176995,26 @@ │ │ │ │ mvnmi lr, #51118080 @ 0x30c0000 │ │ │ │ vseleq.f32 s30, s8, s11 │ │ │ │ streq pc, [r1], #-14 │ │ │ │ ldrbeq lr, [lr], #-2820 @ 0xfffff4fc │ │ │ │ mcr2 10, 4, pc, cr4, cr15, {2} @ │ │ │ │ bicsmi lr, r2, #42467328 @ 0x2880000 │ │ │ │ @ instruction: 0xf00140d1 │ │ │ │ - bl 0x13d9a8 │ │ │ │ + bl 0x13d8e8 │ │ │ │ sbcslt r0, r1, #268435461 @ 0x10000005 │ │ │ │ bicsmi lr, fp, #55312384 @ 0x34c0000 │ │ │ │ vpmax.u8 d15, d3, d20 │ │ │ │ streq pc, [r1], #-3 │ │ │ │ cmpeq r3, #4, 22 @ 0x1000 │ │ │ │ sbfx fp, fp, #5, #27 │ │ │ │ vseleq.f32 s30, s8, s10 │ │ │ │ svceq 0x00fff1be │ │ │ │ - blx 0x18ad028 │ │ │ │ + blx 0x18acf68 │ │ │ │ stmle r4, {r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1f6ff0 │ │ │ │ + blx 0x1f6f30 │ │ │ │ @ instruction: 0xf1bcfc0c │ │ │ │ svclt 0x00980fff │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xe796d892 │ │ │ │ vpmax.u8 d15, d3, d4 │ │ │ │ svclt 0x00982bff │ │ │ │ ldmle lr, {r0, r1, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ @@ -177074,41 +177026,41 @@ │ │ │ │ @ instruction: 0x9c063901 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr2, {0} │ │ │ │ @ instruction: 0xf04f1e45 │ │ │ │ rsclt r0, r6, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x148a224 │ │ │ │ + b 0x148a164 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r4], -r4, ror #1 │ │ │ │ and r1, pc, pc, lsl #18 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x174314 │ │ │ │ - bcs 0xb9a68 │ │ │ │ + blx 0x174254 │ │ │ │ + bcs 0xb99a8 │ │ │ │ sbcslt fp, r2, #152, 30 @ 0x260 │ │ │ │ rscscs sp, pc, #32768 @ 0x8000 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf805428f │ │ │ │ andsle r2, r8, r1, lsl #30 │ │ │ │ svcgt 0x0001f91e │ │ │ │ @ instruction: 0xf11c3101 │ │ │ │ svclt 0x00b80f08 │ │ │ │ - blle 0xffd85a5c │ │ │ │ + blle 0xffd8599c │ │ │ │ @ instruction: 0xf1bc780a │ │ │ │ - ble 0xff980e64 │ │ │ │ + ble 0xff980da4 │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ - blx 0x94dca8 │ │ │ │ + blx 0x94dbe8 │ │ │ │ @ instruction: 0xf002f20c │ │ │ │ - bl 0x3c0278 │ │ │ │ + bl 0x3c01b8 │ │ │ │ sbcslt r0, r2, #536870917 @ 0x20000005 │ │ │ │ svccs 0x0001f805 │ │ │ │ strtmi sp, [r0], #-486 @ 0xfffffe1a │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x338904 │ │ │ │ + blvc 0x338844 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -177125,37 +177077,37 @@ │ │ │ │ @ instruction: 0xf1bcdb2f │ │ │ │ ldcle 15, cr0, [r6, #-60]! @ 0xffffffc4 │ │ │ │ strcs fp, [r1], #-291 @ 0xfffffedd │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ svclt 0x00b80f10 │ │ │ │ - blle 0x3456f0 │ │ │ │ - bcs 0xc0318 │ │ │ │ - bcs 0x4b3f4c │ │ │ │ + blle 0x345630 │ │ │ │ + bcs 0xc0258 │ │ │ │ + bcs 0x4b3e8c │ │ │ │ @ instruction: 0xb121dd2d │ │ │ │ @ instruction: 0xf64f2201 │ │ │ │ @ instruction: 0xf8c071ff │ │ │ │ @ instruction: 0xf8ad2ee0 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, ip} │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ bicsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf00140d1 │ │ │ │ - bl 0x13db30 │ │ │ │ + bl 0x13da70 │ │ │ │ addslt r0, r1, #268435461 @ 0x10000005 │ │ │ │ - b 0x1cb72d8 │ │ │ │ - blx 0x980368 │ │ │ │ + b 0x1cb7218 │ │ │ │ + blx 0x9802a8 │ │ │ │ @ instruction: 0xf003f30c │ │ │ │ - bl 0x3c0344 │ │ │ │ + bl 0x3c0284 │ │ │ │ addslt r0, fp, #1275068417 @ 0x4c000001 │ │ │ │ - blx 0x1b7280 │ │ │ │ + blx 0x1b71c0 │ │ │ │ @ instruction: 0xf5b3f30c │ │ │ │ svclt 0x00383f80 │ │ │ │ sbcle fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ addsmi lr, r1, r6, asr #15 │ │ │ │ svccc 0x0080f5b1 │ │ │ │ addlt fp, r9, #56, 30 @ 0xe0 │ │ │ │ ldrb sp, [r0, ip, asr #5] │ │ │ │ @@ -177179,26 +177131,26 @@ │ │ │ │ @ instruction: 0xf64f8ee0 │ │ │ │ addmi r7, pc, #-268435441 @ 0xf000000f │ │ │ │ svccs 0x0002f825 │ │ │ │ @ instruction: 0xf91ed019 │ │ │ │ strmi ip, [sl], -r2, lsl #30 │ │ │ │ @ instruction: 0xf11c3102 │ │ │ │ svclt 0x00b80f10 │ │ │ │ - blle 0xffd45bc8 │ │ │ │ + blle 0xffd45b08 │ │ │ │ @ instruction: 0xf1bc8812 │ │ │ │ - ble 0xff8c0fd0 │ │ │ │ + ble 0xff8c0f10 │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ - blx 0x94de14 │ │ │ │ + blx 0x94dd54 │ │ │ │ @ instruction: 0xf002f20c │ │ │ │ - bl 0x3c03e4 │ │ │ │ + bl 0x3c0324 │ │ │ │ addslt r0, r2, #536870917 @ 0x20000005 │ │ │ │ svccs 0x0002f825 │ │ │ │ strtmi sp, [r0], #-485 @ 0xfffffe1b │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x378a70 │ │ │ │ + blvc 0x3789b0 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -177210,40 +177162,40 @@ │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0xf1a09e07 │ │ │ │ @ instruction: 0xf04f0e04 │ │ │ │ rscslt r0, r5, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x148ac4c │ │ │ │ + b 0x148ab8c │ │ │ │ svclt 0x001405c5 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ and r1, pc, pc, lsl #19 │ │ │ │ @ instruction: 0xdc372a1f │ │ │ │ @ instruction: 0xf902fa04 │ │ │ │ vpmax.s8 d15, d2, d25 │ │ │ │ mlasle r4, r4, r2, r4 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xbd468 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xbd3a8 @ │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf84e428f │ │ │ │ andsle r4, r6, r4, lsl #30 │ │ │ │ svccs 0x0004f91c │ │ │ │ tstcc r4, ip, lsl #12 │ │ │ │ svceq 0x0020f112 │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ stmdavs r4!, {r1, r4, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ - ble 0xff987c8c │ │ │ │ + ble 0xff987bcc │ │ │ │ addmi r4, pc, #1207959555 @ 0x48000003 │ │ │ │ vst1.8 {d15-d16}, [r2 :128], r4 │ │ │ │ andeq pc, r1, #4 │ │ │ │ ldrbeq lr, [r4], #-2818 @ 0xfffff4fe │ │ │ │ svcmi 0x0004f84e │ │ │ │ ldrtmi sp, [r0], #-488 @ 0xfffffe18 │ │ │ │ andle r4, r7, #-536870902 @ 0xe000000a │ │ │ │ - blvc 0x378b28 │ │ │ │ + blvc 0x378a68 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -177258,32 +177210,32 @@ │ │ │ │ movwls r9, #3084 @ 0xc0c │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x10edbc │ │ │ │ + bl 0x10ecfc │ │ │ │ strls r0, [r1], #-2052 @ 0xfffff7fc │ │ │ │ ldmib r0, {r0, r1, r2, r4, r5, sp, lr, pc}^ │ │ │ │ stccs 0, cr3, [r0], {-0} │ │ │ │ - bcs 0x10f4288 │ │ │ │ + bcs 0x10f41c8 │ │ │ │ streq pc, [r0], #-372 @ 0xfffffe8c │ │ │ │ @ instruction: 0xf1a2da6f │ │ │ │ @ instruction: 0xf1c20920 │ │ │ │ - blx 0xbf1ac │ │ │ │ + blx 0xbf0ec │ │ │ │ @ instruction: 0xf1c2f402 │ │ │ │ - blx 0x17fdb4 │ │ │ │ - blx 0x9bb95c │ │ │ │ - b 0x11fb158 │ │ │ │ + blx 0x17fcf4 │ │ │ │ + blx 0x9bb89c │ │ │ │ + b 0x11fb098 │ │ │ │ teqmi ip, #150994944 @ 0x9000000 │ │ │ │ - blx 0x17bd52 │ │ │ │ + blx 0x17bc92 │ │ │ │ stmdbeq r0!, {r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf702fa2b │ │ │ │ - blx 0x37bd60 │ │ │ │ + blx 0x37bca0 │ │ │ │ @ instruction: 0xf909fa24 │ │ │ │ streq lr, [sl, -r7, asr #20] │ │ │ │ streq lr, [r9, -r7, asr #20] │ │ │ │ vpmax.s8 d15, d2, d20 │ │ │ │ svclt 0x00084290 │ │ │ │ ldrhle r4, [r0], #-43 @ 0xffffffd5 │ │ │ │ andcs r9, r1, #0, 22 │ │ │ │ @@ -177291,17 +177243,17 @@ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf84c4618 │ │ │ │ strmi r3, [r8, #3848] @ 0xf08 │ │ │ │ andeq pc, r4, ip, asr #17 │ │ │ │ @ instruction: 0xf91ed012 │ │ │ │ strmi r2, [r8], -r8, lsl #30 │ │ │ │ @ instruction: 0xf1123108 │ │ │ │ - b 0x1481290 │ │ │ │ + b 0x14811d0 │ │ │ │ @ instruction: 0xf17474e2 │ │ │ │ - ble 0xfefca594 │ │ │ │ + ble 0xfefca4d4 │ │ │ │ @ instruction: 0xf84c2300 │ │ │ │ ldrmi r3, [r8], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8cc4588 │ │ │ │ mvnle r0, r4 │ │ │ │ strtmi r9, [r6], #-3073 @ 0xfffff3ff │ │ │ │ andle r4, r7, #172, 4 @ 0xc000000a │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -177310,40 +177262,40 @@ │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ bicsmi r8, r2, #240, 30 @ 0x3c0 │ │ │ │ strteq pc, [r0], #-450 @ 0xfffffe3e │ │ │ │ - blx 0xcd928 │ │ │ │ + blx 0xcd868 │ │ │ │ msrmi CPSR_xc, #4, 8 @ 0x4000000 │ │ │ │ strteq pc, [r0], #-418 @ 0xfffffe5e │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r0 │ │ │ │ ldmdaeq r0, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ streq pc, [r1], #-3 │ │ │ │ - b 0x117f764 │ │ │ │ + b 0x117f6a4 │ │ │ │ ldmdbne fp, {r1, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ - b 0x15b74e8 │ │ │ │ + b 0x15b7428 │ │ │ │ @ instruction: 0xd1af0200 │ │ │ │ @ instruction: 0x465be7b5 │ │ │ │ ldr r4, [r2, r0, lsr #12]! │ │ │ │ @ instruction: 0x4603b252 │ │ │ │ svceq 0x0020f112 │ │ │ │ - bcs 0xf4278 │ │ │ │ - bcs 0x8b424c │ │ │ │ + bcs 0xf41b8 │ │ │ │ + bcs 0x8b418c │ │ │ │ orrslt sp, r1, r8, lsl sp │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ smlattcs r0, r0, lr, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ bicsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf00140d1 │ │ │ │ - bl 0xbd644 │ │ │ │ + bl 0xbd584 │ │ │ │ qaddcs r0, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf002fa01 │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ @@ -177354,104 +177306,104 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0040f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r1, r2, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xe3da8c │ │ │ │ + blle 0xe3d9cc │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr14, {6} │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1cacc70 │ │ │ │ + b 0x1cacbb0 │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ @ instruction: 0xf1ac0120 │ │ │ │ - blx 0x93d73c │ │ │ │ - blx 0x1b9ef0 │ │ │ │ - blx 0x9b9ac8 │ │ │ │ + blx 0x93d67c │ │ │ │ + blx 0x1b9e30 │ │ │ │ + blx 0x9b9a08 │ │ │ │ movwmi pc, #40960 @ 0xa000 @ │ │ │ │ - blx 0x98e2d4 │ │ │ │ + blx 0x98e214 │ │ │ │ @ instruction: 0xf002fc0c │ │ │ │ ldmdaeq r0, {r0, r8, r9}^ │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ sbcvc lr, ip, r0, asr #20 │ │ │ │ @ instruction: 0xf14118c0 │ │ │ │ andcs r0, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ @ instruction: 0xf1cc0420 │ │ │ │ - blx 0x17d784 │ │ │ │ + blx 0x17d6c4 │ │ │ │ @ instruction: 0xf1ccf10c │ │ │ │ - blx 0x13ef8c │ │ │ │ + blx 0x13eecc │ │ │ │ @ instruction: 0xf1acf404 │ │ │ │ - blx 0x93eb94 │ │ │ │ + blx 0x93ead4 │ │ │ │ msrmi CPSR_c, #0 │ │ │ │ - blx 0x14e320 │ │ │ │ - blx 0x139750 │ │ │ │ - blx 0x8faf3c │ │ │ │ - blx 0x93a758 │ │ │ │ + blx 0x14e260 │ │ │ │ + blx 0x139690 │ │ │ │ + blx 0x8fae7c │ │ │ │ + blx 0x93a698 │ │ │ │ teqpmi r4, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ - blx 0x90e3e0 │ │ │ │ + blx 0x90e320 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ andcs sp, r0, #-2147483605 @ 0x8000002b │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x14aac08 │ │ │ │ + blx 0x14aab48 │ │ │ │ @ instruction: 0xf11efe82 │ │ │ │ vpmax.f32 d16, d2, d7 │ │ │ │ @ instruction: 0xf3422c07 │ │ │ │ svclt 0x00b84307 │ │ │ │ - b 0x148675c │ │ │ │ - blle 0x4d5fe8 │ │ │ │ + b 0x148669c │ │ │ │ + blle 0x4d5f28 │ │ │ │ @ instruction: 0xf1beb24d │ │ │ │ - blle 0x1ac1368 │ │ │ │ + blle 0x1ac12a8 │ │ │ │ svceq 0x0007f1be │ │ │ │ @ instruction: 0x462cdd7e │ │ │ │ mvnmi fp, #1073741839 @ 0x4000000f │ │ │ │ @ instruction: 0xf1c50fed │ │ │ │ rsblt r0, ip, #128, 10 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c02501 │ │ │ │ @ instruction: 0xf11c5ee0 │ │ │ │ svclt 0x00b80f07 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vqrdmlah.s d29, d1, d2 │ │ │ │ @ instruction: 0xf1bc2507 │ │ │ │ - blle 0x1201398 │ │ │ │ + blle 0x12012d8 │ │ │ │ svceq 0x0007f1bc │ │ │ │ strtmi sp, [lr], lr, ror #26 │ │ │ │ mvnmi fp, #1073741841 @ 0x40000011 │ │ │ │ @ instruction: 0xf1c50fed │ │ │ │ - blx 0x147edac │ │ │ │ + blx 0x147ecec │ │ │ │ strcs pc, [r1, #-3717] @ 0xfffff17b │ │ │ │ cdppl 8, 14, cr15, cr0, cr0, {6} │ │ │ │ svclt 0x00b81ddd │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqrdmlah.s d29, d1, d0 │ │ │ │ - blcs 0xcebe0 │ │ │ │ - blcs 0x2b44ec │ │ │ │ + blcs 0xceb20 │ │ │ │ + blcs 0x2b442c │ │ │ │ ssatmi sp, #13, pc, asr #26 @ │ │ │ │ mvnmi fp, #1073741841 @ 0x40000011 │ │ │ │ @ instruction: 0xf8c02301 │ │ │ │ svceq 0x00ed3ee0 │ │ │ │ streq pc, [r0, #453] @ 0x1c5 │ │ │ │ stc2 10, cr15, [r5], {79} @ 0x4f @ │ │ │ │ svclt 0x00b81dd3 │ │ │ │ - blle 0x4463e8 │ │ │ │ - bcs 0xc3010 │ │ │ │ - bcs 0x2b44a8 │ │ │ │ + blle 0x446328 │ │ │ │ + bcs 0xc2f50 │ │ │ │ + bcs 0x2b43e8 │ │ │ │ @ instruction: 0x460bdd52 │ │ │ │ bicmi fp, r9, #1073741838 @ 0x4000000e │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ svceq 0x00c92ee0 │ │ │ │ orreq pc, r0, r1, asr #3 │ │ │ │ andcs fp, r0, fp, asr #4 │ │ │ │ andeq pc, r7, r4, ror #6 │ │ │ │ @@ -177462,70 +177414,70 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ @ instruction: 0xf50cfa45 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ vmuleq.f64 d30, d5, d14 │ │ │ │ vminnm.f32 s30, s28, s30 │ │ │ │ - b 0x1cb772c │ │ │ │ - blx 0x1201078 │ │ │ │ + b 0x1cb766c │ │ │ │ + blx 0x1200fb8 │ │ │ │ @ instruction: 0xf005f50e │ │ │ │ - bl 0x1be84c │ │ │ │ + bl 0x1be78c │ │ │ │ ldr r0, [sl, r5, ror #8] │ │ │ │ @ instruction: 0x411143d2 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ cmneq r1, #3072 @ 0xc00 │ │ │ │ bicsmi lr, fp, #55836672 @ 0x3540000 │ │ │ │ @ instruction: 0xf005411d │ │ │ │ - bl 0x3c0868 │ │ │ │ - blx 0x14809fc │ │ │ │ + bl 0x3c07a8 │ │ │ │ + blx 0x148093c │ │ │ │ ldr pc, [r9, ip, lsl #25]! │ │ │ │ vseleq.f32 s30, s28, s10 │ │ │ │ vst3.32 {d15[0],d17[0],d19[0]}, [lr] │ │ │ │ @ instruction: 0xf47f45a6 │ │ │ │ @ instruction: 0xe782af7c │ │ │ │ stc2 10, cr15, [ip], {5} @ │ │ │ │ vminnm.f32 s30, s24, s30 │ │ │ │ strdle r4, [ip, r4] │ │ │ │ - blx 0x2376dc │ │ │ │ - blx 0x14ba49c │ │ │ │ + blx 0x23761c │ │ │ │ + blx 0x14ba3dc │ │ │ │ strbmi pc, [r3, #-3203]! @ 0xfffff37d @ │ │ │ │ @ instruction: 0xe7a3d19b │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ addsmi fp, sl, #805306373 @ 0x30000005 │ │ │ │ ldr sp, [r0, r9, lsr #3]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0x9c073901 │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xbd8b8 │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xbd7f8 │ │ │ │ @ instruction: 0xf04f1e45 │ │ │ │ rsclt r0, r6, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x148a8cc │ │ │ │ + b 0x148a80c │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ - bl 0x10f3ac │ │ │ │ + bl 0x10f2ec │ │ │ │ ands r0, r3, lr, lsl #14 │ │ │ │ @ instruction: 0xdc3d2a07 │ │ │ │ vpmax.s8 d15, d2, d4 │ │ │ │ @ instruction: 0xf982fa4f │ │ │ │ andle r4, r7, sl, asr #10 │ │ │ │ @ instruction: 0xf8c343e4 │ │ │ │ svceq 0x00e48ee0 │ │ │ │ streq pc, [r0], #452 @ 0x1c4 │ │ │ │ @ instruction: 0xf984fa4f │ │ │ │ @ instruction: 0xf805428f │ │ │ │ andsle r9, r6, r1, lsl #30 │ │ │ │ svccs 0x0001f91c │ │ │ │ ldclne 1, cr3, [r4, #4] │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0xffd7fd10 │ │ │ │ + blle 0xffd7fc50 │ │ │ │ mulmi r0, r1, r9 │ │ │ │ - ble 0xff888118 │ │ │ │ + ble 0xff888058 │ │ │ │ addmi r4, pc, #1207959555 @ 0x48000003 │ │ │ │ vst1.16 {d15-d16}, [r2], r4 │ │ │ │ stmdbeq r1, {r2, ip, sp, lr, pc} │ │ │ │ stmdbeq r4!, {r0, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ svcls 0x0001f805 │ │ │ │ ldrbtmi sp, [r0], #-488 @ 0xfffffe18 │ │ │ │ stmdble r9, {r1, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ @@ -177538,97 +177490,97 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stccs 6, cr4, [r0], {161} @ 0xa1 │ │ │ │ strb sp, [fp, r4, asr #3] │ │ │ │ ldrlt fp, [r0], #-595 @ 0xfffffdad │ │ │ │ svceq 0x000ff113 │ │ │ │ - b 0x14a9b78 │ │ │ │ + b 0x14a9ab8 │ │ │ │ svclt 0x00b84222 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andlt sp, ip, #15360 @ 0x3c00 │ │ │ │ - blle 0xe4857c │ │ │ │ + blle 0xe484bc │ │ │ │ fldmdbxle fp!, {d2-d8} @ Deprecated │ │ │ │ smlaltblt r4, r4, r4, r6 @ │ │ │ │ movwcs r4, #5092 @ 0x13e4 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf5c40fe4 │ │ │ │ - blx 0x48e994 │ │ │ │ + blx 0x48e8d4 │ │ │ │ subslt pc, r2, #132, 24 @ 0x8400 │ │ │ │ svceq 0x000ff112 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ strne sp, [r9], #-2830 @ 0xfffff4f2 │ │ │ │ - blle 0x7081a8 │ │ │ │ + blle 0x7080e8 │ │ │ │ vstmdble ip!, {s4-s18} │ │ │ │ teqlt r9, fp, lsl #12 │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf5c10fc9 │ │ │ │ andlt r4, fp, #0, 2 │ │ │ │ andgt pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ - blmi 0x1fbb44 │ │ │ │ + blmi 0x1fba84 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x411143d2 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ cmneq r1, #3072 @ 0xc00 │ │ │ │ bicsmi lr, fp, #61341696 @ 0x3a80000 │ │ │ │ @ instruction: 0xf004411c │ │ │ │ - bl 0x3c09f8 │ │ │ │ + bl 0x3c0938 │ │ │ │ strb r0, [lr, r4, ror #24] │ │ │ │ vpmax.u8 d15, d3, d4 │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ @ instruction: 0xd1bf4563 │ │ │ │ - blx 0x137924 │ │ │ │ + blx 0x137864 │ │ │ │ andslt pc, r3, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xd1cf429a │ │ │ │ svclt 0x0000e7d6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stceq 1, cr15, [r2], {162} @ 0xa2 │ │ │ │ cdpne 12, 8, cr9, cr5, cr7, {0} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14ad68c │ │ │ │ + b 0x14ad5cc │ │ │ │ ldrtmi r0, [r6], r4, asr #29 │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ - bcs 0x4b5a94 │ │ │ │ - blx 0x1f4b48 │ │ │ │ - blx 0x4ba258 │ │ │ │ + bcs 0x4b59d4 │ │ │ │ + blx 0x1f4a88 │ │ │ │ + blx 0x4ba198 │ │ │ │ strbmi pc, [sl, #-2434] @ 0xfffff67e @ │ │ │ │ mvnmi sp, #7 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf5c40fe4 │ │ │ │ - blx 0x48ea64 │ │ │ │ + blx 0x48e9a4 │ │ │ │ addmi pc, pc, #132, 18 @ 0x210000 │ │ │ │ svcls 0x0002f825 │ │ │ │ @ instruction: 0xf91cd018 │ │ │ │ strmi r2, [ip], -r2, lsl #30 │ │ │ │ @ instruction: 0xf1123102 │ │ │ │ svclt 0x00b80f0f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9b4dbf1 │ │ │ │ - bcs 0xcda88 │ │ │ │ + bcs 0xcd9c8 │ │ │ │ bicsmi sp, r2, #905216 @ 0xdd000 │ │ │ │ - blx 0x11ce4cc │ │ │ │ + blx 0x11ce40c │ │ │ │ @ instruction: 0xf004f402 │ │ │ │ - bl 0x2ffe9c │ │ │ │ + bl 0x2ffddc │ │ │ │ @ instruction: 0xf8250964 │ │ │ │ mvnle r9, r2, lsl #30 │ │ │ │ ldrmi r4, [r6, #1136]! @ 0x470 │ │ │ │ strcs sp, [r0], #-521 @ 0xfffffdf7 │ │ │ │ - bl 0xfec46eac │ │ │ │ + bl 0xfec46dec │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xceebc │ │ │ │ + bl 0xcedfc │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x46a183f0 │ │ │ │ bicle r2, r2, r0, lsl #24 │ │ │ │ @@ -177656,23 +177608,23 @@ │ │ │ │ andsle r2, r8, r4, lsl #30 │ │ │ │ svcgt 0x0004f91e │ │ │ │ tstcc r4, sl, lsl #12 │ │ │ │ svceq 0x001ff11c │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ ldmdavs r2, {r1, r4, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ svceq 0x0000f1bc │ │ │ │ - b 0x1cb46c0 │ │ │ │ + b 0x1cb4600 │ │ │ │ addmi r0, pc, #12, 24 @ 0xc00 │ │ │ │ vpmax.s8 , q6, q1 │ │ │ │ stceq 0, cr15, [r1], {2} │ │ │ │ rsbeq lr, r2, #12, 22 @ 0x3000 │ │ │ │ svccs 0x0004f845 │ │ │ │ strtmi sp, [r0], #-486 @ 0xfffffe1a │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x3791e0 │ │ │ │ + blvc 0x379120 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -177688,87 +177640,87 @@ │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ stmdbne pc, {r2, r3, r5, r9, sl, lr} @ │ │ │ │ - blcs 0x10f5ca4 │ │ │ │ + blcs 0x10f5be4 │ │ │ │ stmdaeq r0, {r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a3da7e │ │ │ │ @ instruction: 0xf1c30a20 │ │ │ │ - blx 0x240058 │ │ │ │ - blx 0x17bbe8 │ │ │ │ - blx 0x97c408 │ │ │ │ - b 0x12fc008 │ │ │ │ - b 0x12bfc10 │ │ │ │ - blx 0x13fc10 │ │ │ │ + blx 0x23ff98 │ │ │ │ + blx 0x17bb28 │ │ │ │ + blx 0x97c348 │ │ │ │ + b 0x12fbf48 │ │ │ │ + b 0x12bfb50 │ │ │ │ + blx 0x13fb50 │ │ │ │ @ instruction: 0xf1c3f003 │ │ │ │ - blx 0x8c0474 │ │ │ │ - blx 0x2fc004 │ │ │ │ - b 0x133c424 │ │ │ │ + blx 0x8c03b4 │ │ │ │ + blx 0x2fbf44 │ │ │ │ + b 0x133c364 │ │ │ │ @ instruction: 0xf1b3090a │ │ │ │ - blx 0x12c0484 │ │ │ │ + blx 0x12c03c4 │ │ │ │ svclt 0x005cf303 │ │ │ │ - blx 0x37c52c │ │ │ │ + blx 0x37c46c │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x0008429e │ │ │ │ subsle r4, sp, sl, asr #10 │ │ │ │ ldrbne r2, [r2, r1, lsl #6]! │ │ │ │ cdpcc 8, 14, cr15, cr0, cr11, {6} │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - b 0xfe18eb70 │ │ │ │ + b 0xfe18eab0 │ │ │ │ @ instruction: 0xf84c76e6 │ │ │ │ adcsmi r2, r9, #8, 30 │ │ │ │ andvs pc, r4, ip, asr #17 │ │ │ │ @ instruction: 0xf91ed035 │ │ │ │ strmi r3, [lr], -r8, lsl #30 │ │ │ │ @ instruction: 0xf1133108 │ │ │ │ - b 0x1481940 │ │ │ │ + b 0x1481880 │ │ │ │ @ instruction: 0xf17878e3 │ │ │ │ svclt 0x00bc32ff │ │ │ │ ldrmi r2, [r6], -r0, lsl #4 │ │ │ │ ldmib r6, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1b82600 │ │ │ │ - ble 0xfedc185c │ │ │ │ - blx 0x94ebcc │ │ │ │ + ble 0xfedc179c │ │ │ │ + blx 0x94eb0c │ │ │ │ @ instruction: 0xf1c3f803 │ │ │ │ - blx 0x23e4e8 │ │ │ │ - b 0x12fa474 │ │ │ │ + blx 0x23e428 │ │ │ │ + b 0x12fa3b4 │ │ │ │ @ instruction: 0xf1b30802 │ │ │ │ - blx 0x123e4f4 │ │ │ │ + blx 0x123e434 │ │ │ │ svclt 0x005cf303 │ │ │ │ vpmax.s8 , q1, q3 │ │ │ │ stmdaeq r2, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subseq lr, r8, #323584 @ 0x4f000 │ │ │ │ stmdaeq r1, {r3, ip, sp, lr, pc} │ │ │ │ sbcvc lr, r3, #270336 @ 0x42000 │ │ │ │ - bl 0x541dfc │ │ │ │ + bl 0x541d3c │ │ │ │ @ instruction: 0xf84c0208 │ │ │ │ @ instruction: 0xf1432f08 │ │ │ │ adcsmi r0, r9, #0, 12 │ │ │ │ andvs pc, r4, ip, asr #17 │ │ │ │ stmdals r1, {r0, r3, r6, r7, r8, ip, lr, pc} │ │ │ │ strtmi r4, [r0], #-684 @ 0xfffffd54 │ │ │ │ strcs sp, [r0], -r7, lsl #4 │ │ │ │ - bne 0x9c78b0 │ │ │ │ + bne 0x9c77f0 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movweq lr, #27218 @ 0x6a52 │ │ │ │ str sp, [sl, r2, lsr #3]! │ │ │ │ strbmi r4, [r6], -r2, lsl #12 │ │ │ │ svclt 0x0000e7a7 │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ - blle 0x481960 │ │ │ │ - blle 0x5484e8 │ │ │ │ + blle 0x4818a0 │ │ │ │ + blle 0x548428 │ │ │ │ vldrle s4, [fp, #-124] @ 0xffffff84 │ │ │ │ bicmi fp, r9, #1073741844 @ 0x40000014 │ │ │ │ @ instruction: 0xf8c02301 │ │ │ │ svceq 0x00c83ee0 │ │ │ │ andmi pc, r0, r0, asr #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -177790,56 +177742,56 @@ │ │ │ │ mulgt ip, sp, r9 │ │ │ │ svceq 0x003ff11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r1, r2, r4, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb1b │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xe3e160 │ │ │ │ + blle 0xe3e0a0 │ │ │ │ andle r4, sp, sl, lsl r3 │ │ │ │ @ instruction: 0xf8c42501 │ │ │ │ ldrbne r5, [sl, r0, ror #29] │ │ │ │ tstpmi r0, pc, rrx @ p-variant is OBSOLETE │ │ │ │ - b 0xfe10ecb4 │ │ │ │ + b 0xfe10ebf4 │ │ │ │ andcs r7, r0, #-1073741768 @ 0xc0000038 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1cad250 │ │ │ │ + b 0x1cad190 │ │ │ │ @ instruction: 0xf1c1010c │ │ │ │ @ instruction: 0xf1b10020 │ │ │ │ - blx 0x93ee1c │ │ │ │ - blx 0x1ba5a4 │ │ │ │ + blx 0x93ed5c │ │ │ │ + blx 0x1ba4e4 │ │ │ │ svclt 0x0058f000 │ │ │ │ vst1.16 {d15-d16}, [r4], r3 │ │ │ │ andeq lr, r0, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x4322bf58 │ │ │ │ ldmdaeq r0, {r0, r1, r3, r8, lr}^ │ │ │ │ andeq pc, r1, #2 │ │ │ │ sbcvc lr, r3, r0, asr #20 │ │ │ │ stmne r0, {r0, r3, r4, r6, ip} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd30 │ │ │ │ @ instruction: 0xf1cc0520 │ │ │ │ - blx 0x17de58 │ │ │ │ - blx 0x17a20c │ │ │ │ - blx 0x97b1f4 │ │ │ │ + blx 0x17dd98 │ │ │ │ + blx 0x17a14c │ │ │ │ + blx 0x97b134 │ │ │ │ msrmi CPSR_fc, #0 │ │ │ │ - blx 0x14e9ec │ │ │ │ + blx 0x14e92c │ │ │ │ @ instruction: 0xf1ccfe0c │ │ │ │ - blx 0xc3f270 │ │ │ │ - blx 0x139e24 │ │ │ │ + blx 0xc3f1b0 │ │ │ │ + blx 0x139d64 │ │ │ │ msrmi CPSR_f, #20971520 @ 0x1400000 │ │ │ │ streq pc, [r0, #-444]! @ 0xfffffe44 │ │ │ │ stc2 10, cr15, [ip], {65} @ 0x41 @ │ │ │ │ - blx 0x112db74 │ │ │ │ + blx 0x112dab4 │ │ │ │ msrmi CPSR_f, #20971520 @ 0x1400000 │ │ │ │ svclt 0x00084563 │ │ │ │ svclt 0x00084282 │ │ │ │ @ instruction: 0xd1a74670 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @@ -177857,79 +177809,79 @@ │ │ │ │ qaddcs r4, r8, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ movweq lr, #6784 @ 0x1a80 │ │ │ │ cmnpcc pc, r1 @ p-variant is OBSOLETE │ │ │ │ addcc pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - bne 0x10cac6c │ │ │ │ + bne 0x10cabac │ │ │ │ qaddcs r4, r8, r0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bne 0x11aa080 │ │ │ │ + bne 0x11a9fc0 │ │ │ │ smlabtmi pc, r1, r3, pc @ │ │ │ │ andsmi lr, r0, r1, asr #23 │ │ │ │ andcc pc, r4, sp, lsr #17 │ │ │ │ andeq pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ svclt 0x00004770 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ strlt r2, [r0, #-519] @ 0xfffffdf9 │ │ │ │ vaddl.u8 q9, d3, d0 │ │ │ │ - blx 0x5096c2 │ │ │ │ - blx 0x57ceb6 │ │ │ │ + blx 0x509602 │ │ │ │ + blx 0x57cdf6 │ │ │ │ vhsub.u32 d31, d12, d14 │ │ │ │ vaddl.u8 q8, d3, d7 │ │ │ │ vmull.u8 q10, d3, d7 │ │ │ │ vcgt.u32 d22, d2, d7 │ │ │ │ vaddl.u8 q9, d1, d15 │ │ │ │ vsubl.u8 q10, d1, d7 │ │ │ │ - blx 0x5562e2 │ │ │ │ - blx 0x53a6fa │ │ │ │ + blx 0x556222 │ │ │ │ + blx 0x53a63a │ │ │ │ vrhadd.u32 d31, d2, d3 │ │ │ │ vqadd.u32 d20, d1, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fc056 │ │ │ │ - blx 0x52a0ee │ │ │ │ - blx 0x53aaea │ │ │ │ + blx 0x1fbf96 │ │ │ │ + blx 0x52a02e │ │ │ │ + blx 0x53aa2a │ │ │ │ @ instruction: 0xf8adf130 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, ip} │ │ │ │ tstcs r0, r2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0x0c00ea01 │ │ │ │ strbtmi r2, [r2], -r0, lsl #6 │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ @ instruction: 0x0c03ebbc │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ @ instruction: 0xf4120c01 │ │ │ │ svclt 0x0018427f │ │ │ │ vhsub.u32 d18, d12, d1 │ │ │ │ vcgt.u32 d16, d2, d7 │ │ │ │ - b 0x106b60 │ │ │ │ + b 0x106aa0 │ │ │ │ @ instruction: 0xf4120200 │ │ │ │ vmvn.i32 q8, #36608 @ 0x00008f00 │ │ │ │ svclt 0x00186007 │ │ │ │ - b 0xc6738 │ │ │ │ + b 0xc6678 │ │ │ │ stmdacc r0, {r0, r4, sp, lr} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ tstpmi r7, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ tstpvs pc, #96, 6 @ p-variant is OBSOLETE @ 0x80000001 │ │ │ │ @ instruction: 0xf00343d8 │ │ │ │ @ instruction: 0xf1c3337f │ │ │ │ @ instruction: 0xf0003380 │ │ │ │ subsmi r3, r8, r0, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ movweq lr, #2561 @ 0xa01 │ │ │ │ andmi pc, pc, r0, asr #7 │ │ │ │ - b 0xea174 │ │ │ │ + b 0xea0b4 │ │ │ │ addslt r4, fp, #17 │ │ │ │ svclt 0x00183b00 │ │ │ │ stmdacc r0, {r0, r8, r9, sp} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ submi r4, r0, #-1342177275 @ 0xb0000005 │ │ │ │ andcc pc, r4, sp, lsr #17 │ │ │ │ andeq pc, r6, sp, lsr #17 │ │ │ │ @@ -177940,140 +177892,140 @@ │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ svclt 0x00004770 │ │ │ │ smlabtmi r7, r0, r3, pc @ │ │ │ │ ldrlt r0, [r0], #-3586 @ 0xfffff1fe │ │ │ │ strcs pc, [r7], #-960 @ 0xfffffc40 │ │ │ │ rscseq pc, pc, r0, lsl r0 @ │ │ │ │ - blx 0xfecedc14 │ │ │ │ + blx 0xfecedb54 │ │ │ │ movwcs pc, #32896 @ 0x8080 @ │ │ │ │ tstpeq r8, #160, 2 @ p-variant is OBSOLETE @ 0x28 │ │ │ │ ldrdlt fp, [r4, #43]! @ 0x2b │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ rsclt r3, r4, #24, 24 @ 0x1800 │ │ │ │ - blx 0xfed2a714 │ │ │ │ + blx 0xfed2a654 │ │ │ │ ldmdbcc r8, {r0, r7, r8, ip, sp, lr, pc} │ │ │ │ biclt fp, r2, r9, asr #5 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ sbcslt r3, r2, #24, 20 @ 0x18000 │ │ │ │ vhadd.u32 d18, d3, d0 │ │ │ │ vhadd.u32 d16, d4, d7 │ │ │ │ @ instruction: 0xf85d200f │ │ │ │ vqrdmulh.s32 d20, d1, d4 │ │ │ │ vqadd.u32 d20, d2, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ strcs r4, [r8], #-1904 @ 0xfffff890 │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ - bcs 0xc6428 │ │ │ │ + bcs 0xc6368 │ │ │ │ andcs sp, r8, #-2147483591 @ 0x80000039 │ │ │ │ svclt 0x0000e7e8 │ │ │ │ stceq 0, cr11, [r2], {130} @ 0x82 │ │ │ │ orrlt fp, fp, r3, lsl #5 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ addslt r3, fp, #16, 22 @ 0x4000 │ │ │ │ - blx 0xfed6a60c │ │ │ │ - bcc 0x4faa30 │ │ │ │ + blx 0xfed6a54c │ │ │ │ + bcc 0x4fa970 │ │ │ │ @ instruction: 0xf8adb292 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, sp} │ │ │ │ andcs fp, r0, #2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bcs 0xc6c80 │ │ │ │ + bcs 0xc6bc0 │ │ │ │ andscs sp, r0, #-1073741765 @ 0xc000003b │ │ │ │ svclt 0x0000e7f1 │ │ │ │ stc2 10, cr15, [r0], {79} @ 0x4f @ │ │ │ │ tstpcs r7, r0, asr #6 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r7, #64, 6 │ │ │ │ - b 0xfe3c3864 │ │ │ │ - b 0xfe11a40c │ │ │ │ + b 0xfe3c37a4 │ │ │ │ + b 0xfe11a34c │ │ │ │ @ instruction: 0xf01011e1 │ │ │ │ - b 0xfe13e460 │ │ │ │ + b 0xfe13e3a0 │ │ │ │ svclt 0x001612e2 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ stceq 0, cr15, [r7], {79} @ 0x4f │ │ │ │ ldceq 1, cr15, [r9], {160} @ 0xa0 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - blx 0x14adce0 │ │ │ │ + blx 0x14adc20 │ │ │ │ @ instruction: 0xf011fc8c │ │ │ │ svclt 0x001601ff │ │ │ │ @ instruction: 0xf181fab1 │ │ │ │ ldmdbcc r9, {r0, r1, r2, r8, sp} │ │ │ │ andeq pc, r7, ip, ror #6 │ │ │ │ sublt fp, r9, #24, 30 @ 0x60 │ │ │ │ rscseq pc, pc, #18 │ │ │ │ - blx 0xfed6dcf8 │ │ │ │ + blx 0xfed6dc38 │ │ │ │ andcs pc, r7, #536870920 @ 0x20000008 │ │ │ │ vpmin.u32 d19, d1, d9 │ │ │ │ svclt 0x0018200f │ │ │ │ @ instruction: 0xf013b252 │ │ │ │ svclt 0x001603ff │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - blcc 0x706cd8 │ │ │ │ + blcc 0x706c18 │ │ │ │ andsmi pc, r7, r2, ror #6 │ │ │ │ subslt fp, fp, #24, 30 @ 0x60 │ │ │ │ andsvs pc, pc, r3, ror #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ addlt fp, r2, r3, lsl #4 │ │ │ │ - b 0xfe1830dc │ │ │ │ + b 0xfe18301c │ │ │ │ addslt r7, fp, #-1946157053 @ 0x8c000003 │ │ │ │ - blx 0xfedaa750 │ │ │ │ - b 0xfe0faef4 │ │ │ │ - blcc 0x51a46c │ │ │ │ + blx 0xfedaa690 │ │ │ │ + b 0xfe0fae34 │ │ │ │ + blcc 0x51a3ac │ │ │ │ andslt fp, fp, #128, 4 │ │ │ │ - blx 0xfecea714 │ │ │ │ + blx 0xfecea654 │ │ │ │ ldmdacc r1, {r7, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8adb200 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2} │ │ │ │ movwcs fp, #2 │ │ │ │ - b 0xfe0cfecc │ │ │ │ + b 0xfe0cfe0c │ │ │ │ movwcs r7, #61664 @ 0xf0e0 │ │ │ │ stmdacs r0, {r7, r9, ip, sp, pc} │ │ │ │ andcs sp, pc, sp, ror #3 │ │ │ │ svclt 0x0000e7ef │ │ │ │ - b 0xfe0c4028 │ │ │ │ + b 0xfe0c3f68 │ │ │ │ addsmi r0, r0, #134217728 @ 0x8000000 │ │ │ │ - blx 0xfedadd90 │ │ │ │ + blx 0xfedadcd0 │ │ │ │ @ instruction: 0xf100f083 │ │ │ │ ldrshcs r3, [pc], -pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4c21ea4f │ │ │ │ @ instruction: 0xf102fb11 │ │ │ │ addlt r1, r2, r2, lsl r4 │ │ │ │ - blx 0x3be276 │ │ │ │ - b 0xfe5ba954 │ │ │ │ + blx 0x3be1b6 │ │ │ │ + b 0xfe5ba894 │ │ │ │ svclt 0x00510f01 │ │ │ │ movwcs r1, #5145 @ 0x1419 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ mvnsvc pc, r7, asr #12 │ │ │ │ @ instruction: 0xf8ad0053 │ │ │ │ - b 0xfe582174 │ │ │ │ + b 0xfe5820b4 │ │ │ │ svclt 0x00520f02 │ │ │ │ andcs r1, r1, #452984832 @ 0x1b000000 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ @ instruction: 0xf8c0bf48 │ │ │ │ stmdals r1, {r5, r6, r7, r9, sl, fp, sp} │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4c21ea4f │ │ │ │ @ instruction: 0xf102fb11 │ │ │ │ ldrne fp, [r2], #-130 @ 0xffffff7e │ │ │ │ - b 0xfe57e2c8 │ │ │ │ + b 0xfe57e208 │ │ │ │ strtle r0, [r4], #-3841 @ 0xfffff0ff │ │ │ │ tstpmi r0, r3, lsl #10 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00a84299 │ │ │ │ - blle 0x8431d0 │ │ │ │ + blle 0x843110 │ │ │ │ vqdmulh.s d15, d2, d12 │ │ │ │ mcrreq 10, 4, lr, r2, cr15 │ │ │ │ svceq 0x0002ea9c │ │ │ │ @ instruction: 0xf50cd411 │ │ │ │ strbmi r4, [r3, #-768]! @ 0xfffffd00 │ │ │ │ ldrne fp, [fp], #-4008 @ 0xfffff058 │ │ │ │ @ instruction: 0xf8addb0b │ │ │ │ @@ -178104,41 +178056,41 @@ │ │ │ │ stmdane r8, {r2, r7, r9, sl, lr}^ │ │ │ │ movweq lr, #11074 @ 0x2b42 │ │ │ │ svceq 0x0002ea93 │ │ │ │ strlt sp, [r0, #-1047] @ 0xfffffbe9 │ │ │ │ mcrmi 1, 0, pc, cr0, cr0, {0} @ │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ cmpmi r2, r9, asr #16 │ │ │ │ - bl 0x1d8f860 │ │ │ │ + bl 0x1d8f7a0 │ │ │ │ svclt 0x00bb0202 │ │ │ │ @ instruction: 0xf8cc2301 │ │ │ │ ldrmi r3, [r8], -r0, ror #29 │ │ │ │ andmi pc, r0, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ movwcs pc, #6916 @ 0x1b04 @ │ │ │ │ andmi pc, r0, pc, rrx │ │ │ │ cdpcc 8, 14, cr15, cr0, cr12, {6} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf000460a │ │ │ │ - beq 0x181680 │ │ │ │ + beq 0x1815c0 │ │ │ │ ldreq r2, [r0], #-256 @ 0xffffff00 │ │ │ │ cmnpmi pc, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ rsbseq pc, pc, r0, lsl #8 │ │ │ │ andseq r4, r0, #201326592 @ 0xc000000 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ rsbsmi pc, pc, r0 │ │ │ │ andcs r4, r0, #24, 6 @ 0x60000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ addlt r4, r0, #11534336 @ 0xb00000 │ │ │ │ - b 0x10c66b0 │ │ │ │ + b 0x10c65f0 │ │ │ │ movwcs r4, #3 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf0010c03 │ │ │ │ vst1.16 {d4-d7}, [r3 :256] │ │ │ │ vbic.i32 q10, #36608 @ 0x00008f00 │ │ │ │ andeq r2, r9, #7 │ │ │ │ vst2.8 {d4-d7}, [r1 :64], r8 │ │ │ │ @@ -178173,19 +178125,19 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ ldrlt r4, [r0], #-1537 @ 0xfffff9ff │ │ │ │ strble r0, [fp], #-1040 @ 0xfffffbf0 │ │ │ │ ldmcs pc!, {r4, r7, r9, ip, sp, pc}^ @ │ │ │ │ rscscs fp, pc, r9, lsl #31 │ │ │ │ strcs fp, [r1], #-720 @ 0xfffffd30 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr1, {6} │ │ │ │ - b 0x11413a4 │ │ │ │ + b 0x11412e4 │ │ │ │ ldreq r4, [r4], #-515 @ 0xfffffdfd │ │ │ │ andcs fp, r1, #68, 30 @ 0x110 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr1, {6} │ │ │ │ - blx 0x8b33a0 │ │ │ │ + blx 0x8b32e0 │ │ │ │ @ instruction: 0xf1bcfc82 │ │ │ │ svclt 0x00910fff │ │ │ │ vst1.64 {d27-d30}, [pc :64], r2 │ │ │ │ strcs r4, [r1], #-639 @ 0xfffffd81 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr1, {6} │ │ │ │ andseq fp, r2, #152, 30 @ 0x260 │ │ │ │ ldreq r4, [sl], #-784 @ 0xfffffcf0 │ │ │ │ @@ -178193,35 +178145,35 @@ │ │ │ │ cdpcs 8, 14, cr15, cr0, cr1, {6} │ │ │ │ addslt sp, sl, #184549376 @ 0xb000000 │ │ │ │ svclt 0x00912aff │ │ │ │ vst1.64 {d27-d30}, [pc :64], sl │ │ │ │ strcs r0, [r1], #-639 @ 0xfffffd81 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr1, {6} │ │ │ │ ldreq fp, [r2], #-3992 @ 0xfffff068 │ │ │ │ - blcs 0xcefec │ │ │ │ + blcs 0xcef2c │ │ │ │ andsmi lr, r3, #323584 @ 0x4f000 │ │ │ │ movwcs fp, #8124 @ 0x1fbc │ │ │ │ cdpcc 8, 14, cr15, cr0, cr1, {6} │ │ │ │ - bcs 0xb4fe4 │ │ │ │ + bcs 0xb4f24 │ │ │ │ @ instruction: 0xf04fbf8c │ │ │ │ @ instruction: 0x0612427f │ │ │ │ andeq lr, r2, r0, asr #20 │ │ │ │ movwcs fp, #8068 @ 0x1f84 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr1, {6} │ │ │ │ @ instruction: 0xf85d2100 │ │ │ │ andcs r4, r0, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andcs r2, r0, r1, lsl #8 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr1, {6} │ │ │ │ svclt 0x0000e7b6 │ │ │ │ ldrlt fp, [r0], #-657 @ 0xfffffd6f │ │ │ │ svclt 0x009829ff │ │ │ │ - b 0x14aaf3c │ │ │ │ - b 0x114ec44 │ │ │ │ + b 0x14aae7c │ │ │ │ + b 0x114eb84 │ │ │ │ svclt 0x00824203 │ │ │ │ mvnscs r2, r1, lsl #8 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ stc2 10, cr15, [r2], {31} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ sbcslt fp, r2, #580 @ 0x244 │ │ │ │ @@ -178231,85 +178183,85 @@ │ │ │ │ movwmi r0, #41490 @ 0xa212 │ │ │ │ ldmibcs pc!, {r0, r5, r6, r9, sl, lr}^ @ │ │ │ │ sbcslt fp, r9, #580 @ 0x244 │ │ │ │ cmnpeq pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ svclt 0x00984ee0 │ │ │ │ @ instruction: 0xf1b30409 │ │ │ │ - b 0x115e244 │ │ │ │ - b 0x147ec4c │ │ │ │ + b 0x115e184 │ │ │ │ + b 0x147eb8c │ │ │ │ svclt 0x00254113 │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ streq r1, [fp], -r0, ror #29 │ │ │ │ cmnpmi pc, #79 @ p-variant is OBSOLETE @ 0x4f │ │ │ │ andeq lr, r3, r2, asr #20 │ │ │ │ @ instruction: 0xf85d2100 │ │ │ │ andcs r4, r0, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x14aacb4 │ │ │ │ + blx 0x14aabf4 │ │ │ │ strmi pc, [ip, #3202] @ 0xc82 │ │ │ │ svclt 0x0008b510 │ │ │ │ - b 0x14aafc0 │ │ │ │ + b 0x14aaf00 │ │ │ │ svclt 0x00184212 │ │ │ │ - b 0x11433a8 │ │ │ │ + b 0x11432e8 │ │ │ │ svclt 0x001e4203 │ │ │ │ cmnpeq pc, r1, lsl #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ - blx 0x492014 │ │ │ │ - blx 0x14bd6a0 │ │ │ │ + blx 0x491f54 │ │ │ │ + blx 0x14bd5e0 │ │ │ │ svclt 0x0018fe82 │ │ │ │ strbmi fp, [r6, #713]! @ 0x2c9 │ │ │ │ - b 0x14ae104 │ │ │ │ - blx 0x48b058 │ │ │ │ + b 0x14ae044 │ │ │ │ + blx 0x48af98 │ │ │ │ svclt 0x001efc83 │ │ │ │ rsbseq pc, pc, #130 @ 0x82 │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ sbcslt r4, r2, #224, 28 @ 0xe00 │ │ │ │ andcs lr, r2, #266240 @ 0x41000 │ │ │ │ strbmi fp, [r1, #-601]! @ 0xfffffda7 │ │ │ │ - b 0x14ae120 │ │ │ │ - blx 0x188d878 │ │ │ │ + b 0x14ae060 │ │ │ │ + blx 0x188d7b8 │ │ │ │ @ instruction: 0xf08cfc83 │ │ │ │ tstcs r1, pc, ror ip │ │ │ │ @ instruction: 0xf8c0bf18 │ │ │ │ - b 0x1486058 │ │ │ │ + b 0x1485f98 │ │ │ │ svclt 0x00184123 │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x4c13ea4f │ │ │ │ movwmi pc, #29507 @ 0x7343 @ │ │ │ │ svclt 0x001f428b │ │ │ │ movwcs r1, #5065 @ 0x13c9 │ │ │ │ cmnpeq pc, r1, lsl #1 @ p-variant is OBSOLETE │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - blx 0x18ae130 │ │ │ │ + blx 0x18ae070 │ │ │ │ sbclt pc, r8, #140 @ 0x8c │ │ │ │ - b 0x1146908 │ │ │ │ + b 0x1146848 │ │ │ │ andcs r6, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blle 0x848d18 │ │ │ │ + blle 0x848c58 │ │ │ │ svccc 0x0080f5b2 │ │ │ │ tstcs r1, r2, lsr #30 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - blle 0x74912c │ │ │ │ + blle 0x74906c │ │ │ │ svccc 0x0080f5b3 │ │ │ │ @ instruction: 0xf082bf29 │ │ │ │ - b 0xfe14f334 │ │ │ │ + b 0xfe14f274 │ │ │ │ vst4.8 {d4[0],d5[0],d6[0],d7[0]}, [r3], r3 │ │ │ │ tstcs r1, pc, ror r3 │ │ │ │ @ instruction: 0xf8c0bf28 │ │ │ │ smlattcs r0, r0, lr, r1 │ │ │ │ movweq pc, #62319 @ 0xf36f @ │ │ │ │ andeq lr, r2, r3, lsl #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ tstcs r1, r0, ror r7 │ │ │ │ - blcs 0xc6d5c │ │ │ │ + blcs 0xc6c9c │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ ldrmi sp, [r3], -r4, ror #21 │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ smlattcs r0, r0, lr, r1 │ │ │ │ movweq pc, #62319 @ 0xf36f @ │ │ │ │ andeq lr, r2, r3, lsl #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -178320,35 +178272,35 @@ │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ movwcs fp, #3882 @ 0xf2a │ │ │ │ @ instruction: 0xf6cf041b │ │ │ │ addslt r7, r2, #-67108861 @ 0xfc000003 │ │ │ │ tstcs r1, r4, lsr #30 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - b 0x11469a8 │ │ │ │ + b 0x11468e8 │ │ │ │ andcs r0, r0, #3 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ addsmi fp, r1, #268435457 @ 0x10000001 │ │ │ │ tstcs r1, lr, lsl pc │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xbe6dc │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xbe61c │ │ │ │ svclt 0x0018b219 │ │ │ │ rscvc lr, r2, #140, 20 @ 0x8c000 │ │ │ │ svclt 0x001e4299 │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ @ instruction: 0xf6471ee0 │ │ │ │ addslt r7, r2, #65280 @ 0xff00 │ │ │ │ - b 0xfe3ee23c │ │ │ │ + b 0xfe3ee17c │ │ │ │ smlattcs r0, r3, r3, r7 │ │ │ │ andmi lr, r3, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ cdpne 6, 1, cr4, cr9, cr4, {4} │ │ │ │ - blle 0x2cfe38 │ │ │ │ + blle 0x2cfd78 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldmdblt r1!, {r8, r9, sp}^ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr12, {6} │ │ │ │ @@ -178405,23 +178357,23 @@ │ │ │ │ andlt r4, r0, #1048576 @ 0x100000 │ │ │ │ ldrbmi r1, [r0, -r9, lsl #8]! │ │ │ │ rscsne pc, pc, #0 │ │ │ │ @ instruction: 0xf0010a03 │ │ │ │ @ instruction: 0xf0821cff │ │ │ │ @ instruction: 0xf0033080 │ │ │ │ @ instruction: 0xf1b013ff │ │ │ │ - b 0x14828fc │ │ │ │ + b 0x148283c │ │ │ │ @ instruction: 0xf08c2211 │ │ │ │ @ instruction: 0xf0833c80 │ │ │ │ @ instruction: 0xf16c3380 │ │ │ │ @ instruction: 0xf0021c80 │ │ │ │ @ instruction: 0xf1b312ff │ │ │ │ @ instruction: 0xf0201380 │ │ │ │ @ instruction: 0xf0822180 │ │ │ │ - b 0xfe0cb11c │ │ │ │ + b 0xfe0cb05c │ │ │ │ @ instruction: 0xf0230003 │ │ │ │ @ instruction: 0xf1622380 │ │ │ │ @ instruction: 0xf0001280 │ │ │ │ stmiane r9, {r7, sp}^ │ │ │ │ andeq lr, r1, r0, lsl #21 │ │ │ │ orrcs pc, r0, ip, lsr #32 │ │ │ │ @ instruction: 0x0c02ea8c │ │ │ │ @@ -178435,205 +178387,205 @@ │ │ │ │ strne fp, [fp], #-514 @ 0xfffffdfe │ │ │ │ eormi lr, r0, r2, lsl #22 │ │ │ │ @ instruction: 0xf181fa03 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ pkhbtmi fp, r4, r0, lsl #8 │ │ │ │ strne lr, [r1], #-2525 @ 0xfffff623 │ │ │ │ - b 0xfe5448b4 │ │ │ │ + b 0xfe5447f4 │ │ │ │ strle r0, [r9, #-3840] @ 0xfffff100 │ │ │ │ svceq 0x0001ea92 │ │ │ │ tstcs r1, pc, asr pc │ │ │ │ cdpne 8, 14, cr15, cr0, cr12, {6} │ │ │ │ tstpmi r0, pc, rrx @ p-variant is OBSOLETE │ │ │ │ rscvc lr, r2, r1, lsl #21 │ │ │ │ - b 0xfe584bf4 │ │ │ │ + b 0xfe584b34 │ │ │ │ strle r0, [r9, #-3841] @ 0xfffff0ff │ │ │ │ svceq 0x0004ea93 │ │ │ │ @ instruction: 0xf06fbf5f │ │ │ │ andcs r4, r1, #0, 2 │ │ │ │ mvnvc lr, r1, lsl #21 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0x1fc920 │ │ │ │ + blmi 0x1fc860 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ ldmib sp, {r4, sl, ip, sp, pc}^ │ │ │ │ ldmdane r2, {r0, sl, ip}^ │ │ │ │ tsteq r4, r3, asr #22 │ │ │ │ svceq 0x0001ea93 │ │ │ │ ldrmi sp, [r0], -r5, lsl #8 │ │ │ │ - blmi 0x1fc944 │ │ │ │ + blmi 0x1fc884 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - b 0xfe590598 │ │ │ │ + b 0xfe5904d8 │ │ │ │ ldrbtle r0, [r6], #3844 @ 0xf04 │ │ │ │ strcs r1, [r1], #-2011 @ 0xfffff825 │ │ │ │ smlabbmi r0, r3, r0, pc @ │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ bicmi r4, r9, #1744830467 @ 0x68000003 │ │ │ │ @ instruction: 0xf85d4610 │ │ │ │ andcs r4, r0, #4, 22 @ 0x1000 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ strmi fp, [r3], -r2, asr #5 │ │ │ │ strlt fp, [r0, #-712] @ 0xfffffd38 │ │ │ │ vsubl.u8 q10, d19, d2 │ │ │ │ svclt 0x008c2c07 │ │ │ │ - bne 0xfe0c504c │ │ │ │ + bne 0xfe0c4f8c │ │ │ │ andcs pc, r7, #67108867 @ 0x4000003 │ │ │ │ svclt 0x008c4594 │ │ │ │ andeq lr, r2, #172, 22 @ 0x2b000 │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ stcmi 3, cr15, [r7], {195} @ 0xc3 │ │ │ │ - b 0x1482090 │ │ │ │ - b 0x10d2070 │ │ │ │ + b 0x1481fd0 │ │ │ │ + b 0x10d1fb0 │ │ │ │ vaddl.u8 q10, d1, d2 │ │ │ │ cdpeq 2, 0, cr4, cr9, cr7, {0} │ │ │ │ svclt 0x008c4594 │ │ │ │ andeq lr, r2, #172, 22 @ 0x2b000 │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ - b 0x114f26c │ │ │ │ + b 0x114f1ac │ │ │ │ svclt 0x008c020e │ │ │ │ - bne 0xff3051ac │ │ │ │ + bne 0xff3050ec │ │ │ │ tstmi r1, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fc9ce │ │ │ │ + blx 0x1fc90e │ │ │ │ strmi fp, [r3], -r2, asr #4 │ │ │ │ vhsub.u8 , , q4 │ │ │ │ addmi r2, r2, #1792 @ 0x700 │ │ │ │ svclt 0x00ccb500 │ │ │ │ - bne 0xfe0c50ac │ │ │ │ + bne 0xfe0c4fec │ │ │ │ andcs pc, r7, #201326593 @ 0xc000001 │ │ │ │ svclt 0x00cc4562 │ │ │ │ @ instruction: 0x0c0ceba2 │ │ │ │ @ instruction: 0x0c02ebac │ │ │ │ vfmsvc.f32 s29, s0, s30 │ │ │ │ rscvc lr, ip, #323584 @ 0x4f000 │ │ │ │ andmi lr, ip, r0, asr #20 │ │ │ │ - b 0x113f8d4 │ │ │ │ + b 0x113f814 │ │ │ │ vqsub.u8 d20, d1, d12 │ │ │ │ - b 0x11518b0 │ │ │ │ + b 0x11517f0 │ │ │ │ vhsub.u8 d16, d3, d14 │ │ │ │ strbmi r4, [r6, #3591]! @ 0xe07 │ │ │ │ @ instruction: 0x6323ea4f │ │ │ │ @ instruction: 0x6121ea4f │ │ │ │ - bl 0xfec6e7d8 │ │ │ │ - bl 0xfebc18dc │ │ │ │ + bl 0xfec6e718 │ │ │ │ + bl 0xfebc181c │ │ │ │ addmi r0, fp, #3584 @ 0xe00 │ │ │ │ - bne 0x172e7e4 │ │ │ │ - b 0x13c53dc │ │ │ │ - b 0x13c18c4 │ │ │ │ + bne 0x172e724 │ │ │ │ + b 0x13c531c │ │ │ │ + b 0x13c1804 │ │ │ │ andcs r4, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ addlt r4, r2, #3145728 @ 0x300000 │ │ │ │ stceq 2, cr11, [r9], {136} @ 0x88 │ │ │ │ - b 0x148f2e0 │ │ │ │ + b 0x148f220 │ │ │ │ svclt 0x008c4313 │ │ │ │ - bne 0xfe0c5120 │ │ │ │ + bne 0xfe0c5060 │ │ │ │ svclt 0x008c428b │ │ │ │ - bne 0xff30524c │ │ │ │ + bne 0xff30518c │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ strmi fp, [r3], -r2, lsl #4 │ │ │ │ addmi fp, r2, #8, 4 @ 0x80000000 │ │ │ │ - bne 0x4ee82c │ │ │ │ + bne 0x4ee76c │ │ │ │ ldrne r1, [sl], #-2688 @ 0xfffff580 │ │ │ │ addsmi r1, sl, #184549376 @ 0xb000000 │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ - bne 0xff5ae83c │ │ │ │ + bne 0xff5ae77c │ │ │ │ tstmi r9, #634880 @ 0x9b000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andle r4, r3, #268435464 @ 0x10000008 │ │ │ │ - bl 0x1905220 │ │ │ │ + bl 0x1905160 │ │ │ │ ldrbmi r0, [r0, -r1, lsl #2]! │ │ │ │ - bl 0x1905148 │ │ │ │ + bl 0x1905088 │ │ │ │ ldrbmi r0, [r0, -r1, lsl #2]! │ │ │ │ strbne r1, [fp, r2, asr #15] │ │ │ │ - bl 0x1d8f338 │ │ │ │ - ble 0x281940 │ │ │ │ - bl 0x194523c │ │ │ │ + bl 0x1d8f278 │ │ │ │ + ble 0x281880 │ │ │ │ + bl 0x194517c │ │ │ │ andcs r0, r0, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - bl 0x198516c │ │ │ │ + bl 0x19850ac │ │ │ │ andcs r0, r0, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x6c10ea4f │ │ │ │ sbclt r0, r3, #10, 28 @ 0xa0 │ │ │ │ vabal.u8 , d0, d0 │ │ │ │ - blx 0x3ca186 │ │ │ │ - blx 0x18bb174 │ │ │ │ - blx 0x1bdb76 │ │ │ │ + blx 0x3ca0c6 │ │ │ │ + blx 0x18bb0b4 │ │ │ │ + blx 0x1bdab6 │ │ │ │ vmull.u8 , d0, d12 │ │ │ │ vsubw.u8 q10, , d7 │ │ │ │ vaddl.u8 q9, d1, d7 │ │ │ │ - blx 0x44ed9e │ │ │ │ - blx 0x1ba986 │ │ │ │ - b 0x13fad8c │ │ │ │ - b 0x110e98c │ │ │ │ + blx 0x44ecde │ │ │ │ + blx 0x1ba8c6 │ │ │ │ + b 0x13faccc │ │ │ │ + b 0x110e8cc │ │ │ │ andcs r4, r0, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ sublt fp, r2, #-1342177276 @ 0xb0000004 │ │ │ │ stcmi 3, cr15, [r7], {64} @ 0x40 │ │ │ │ vrshl.u8 d27, d0, d0 │ │ │ │ - blx 0x54a1ca │ │ │ │ + blx 0x54a10a │ │ │ │ strne pc, [r3], -r3, lsl #4 │ │ │ │ andmi pc, r7, r1, asr #6 │ │ │ │ - blx 0x7eb402 │ │ │ │ + blx 0x7eb342 │ │ │ │ @ instruction: 0xf341fc00 │ │ │ │ - blx 0x8469de │ │ │ │ - blx 0x8ba9c4 │ │ │ │ - b 0x117dbf8 │ │ │ │ + blx 0x84691e │ │ │ │ + blx 0x8ba904 │ │ │ │ + b 0x117db38 │ │ │ │ strne r4, [sl], -r0 │ │ │ │ vqrdmlah.s d15, d2, d3 │ │ │ │ tstmi r3, ip, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fcb56 │ │ │ │ + blx 0x1fca96 │ │ │ │ stceq 6, cr4, [r2], {11} │ │ │ │ addlt r0, r0, #2304 @ 0x900 │ │ │ │ - blx 0x16b45a │ │ │ │ - blx 0x1badf6 │ │ │ │ + blx 0x16b39a │ │ │ │ + blx 0x1bad36 │ │ │ │ andcs pc, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x4d020a │ │ │ │ - blx 0x5baa06 │ │ │ │ + blx 0x4d014a │ │ │ │ + blx 0x5ba946 │ │ │ │ movwcs pc, #305 @ 0x131 @ │ │ │ │ svclt 0x00004770 │ │ │ │ submi r4, sl, #805306372 @ 0x30000004 │ │ │ │ andeq pc, pc, pc, ror #6 │ │ │ │ tstpeq pc, pc, ror #6 @ p-variant is OBSOLETE │ │ │ │ addslt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ submi r4, r9, #64, 4 │ │ │ │ tstmi r8, #1140850688 @ 0x44000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ submi r4, r9, #64, 4 │ │ │ │ svclt 0x00004770 │ │ │ │ - blx 0x14abe34 │ │ │ │ + blx 0x14abd74 │ │ │ │ @ instruction: 0xf11efe81 │ │ │ │ vpmax.f32 d16, d17, d0 │ │ │ │ @ instruction: 0xf3412c07 │ │ │ │ - b 0x148f260 │ │ │ │ + b 0x148f1a0 │ │ │ │ svclt 0x00026321 │ │ │ │ cdpeq 0, 7, cr15, cr15, cr15, {2} │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ andle r1, r5, r0, ror #29 │ │ │ │ svceq 0x0000f1be │ │ │ │ submi fp, r9, #188, 30 @ 0x2f0 │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ svceq 0x0080f11c │ │ │ │ tstcs r1, r2, lsl #30 │ │ │ │ - ldcleq 0, cr15, [pc], #-316 @ 0xbe930 │ │ │ │ + ldcleq 0, cr15, [pc], #-316 @ 0xbe870 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf1bcd006 │ │ │ │ svclt 0x00bc0f00 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ stc2 10, cr15, [ip], {79} @ 0x4f @ │ │ │ │ svceq 0x0080f112 │ │ │ │ andcs fp, r1, #2, 30 │ │ │ │ @@ -178650,19 +178602,19 @@ │ │ │ │ vhadd.u32 d18, d14, d0 │ │ │ │ vhadd.u32 d16, d12, d7 │ │ │ │ vhadd.u32 d18, d2, d15 │ │ │ │ vqadd.u32 d20, d3, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fcc46 │ │ │ │ - blx 0x14abf14 │ │ │ │ + blx 0x1fcb86 │ │ │ │ + blx 0x14abe54 │ │ │ │ @ instruction: 0xf11efe81 │ │ │ │ vpmax.f32 d16, d17, d0 │ │ │ │ - b 0x148f2fc │ │ │ │ + b 0x148f23c │ │ │ │ vcgt.u8 d22, d1, d17 │ │ │ │ svclt 0x00132c07 │ │ │ │ tstcs r1, r9, asr #4 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ svclt 0x0008b249 │ │ │ │ @ instruction: 0xf11c217f │ │ │ │ svclt 0x00110f80 │ │ │ │ @@ -178692,15 +178644,15 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ addlt fp, r2, sl, lsl #4 │ │ │ │ svcmi 0x0000f512 │ │ │ │ @ instruction: 0x4321ea4f │ │ │ │ tstcs r1, r2, lsl #30 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ - bcs 0xf2b84 │ │ │ │ + bcs 0xf2ac4 │ │ │ │ submi fp, r9, #188, 30 @ 0x2f0 │ │ │ │ @ instruction: 0xf513b20a │ │ │ │ svclt 0x00024f00 │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ @ instruction: 0xf6471ee0 │ │ │ │ strdle r7, [r3], -pc @ │ │ │ │ svclt 0x00bc2b00 │ │ │ │ @@ -178728,15 +178680,15 @@ │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf1b14603 │ │ │ │ svclt 0x000b4f00 │ │ │ │ andmi pc, r0, pc, rrx │ │ │ │ rscvc lr, r1, r1, lsl #21 │ │ │ │ - bl 0xfe8c740c │ │ │ │ + bl 0xfe8c734c │ │ │ │ svclt 0x000870e1 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr3, {6} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf1b14603 │ │ │ │ svclt 0x00054f00 │ │ │ │ @ instruction: 0xf06f2201 │ │ │ │ @@ -178760,183 +178712,183 @@ │ │ │ │ @ instruction: 0xf8cc4100 │ │ │ │ andcs r3, r0, #224, 28 @ 0xe00 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf1b34684 │ │ │ │ svclt 0x00084f00 │ │ │ │ andle r2, r7, r0, lsl #20 │ │ │ │ - bl 0x198f5c8 │ │ │ │ + bl 0x198f508 │ │ │ │ andcs r0, r0, #-1073741808 @ 0xc0000010 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ @ instruction: 0xf06f30ff │ │ │ │ @ instruction: 0xf8cc4100 │ │ │ │ andcs r3, r0, #224, 28 @ 0xe00 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15eb4 │ │ │ │ + bl 0xfec15df4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7790ff8 │ │ │ │ - blx 0xfecfe5a4 │ │ │ │ + blx 0xfecfe664 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15ee0 │ │ │ │ + bl 0xfec15e20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ ldrmi r4, [r9], -r8, lsl #12 │ │ │ │ - ldc2l 7, cr15, [r6, #484]! @ 0x1e4 │ │ │ │ + mrc2 7, 2, pc, cr6, cr9, {3} │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15f14 │ │ │ │ + bl 0xfec15e54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ ldrmi r4, [r9], -r8, lsl #12 │ │ │ │ - ldc2l 7, cr15, [ip, #484] @ 0x1e4 │ │ │ │ + mrc2 7, 1, pc, cr12, cr9, {3} │ │ │ │ smlabtcs r0, r0, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15f40 │ │ │ │ + bl 0xfec15e80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ andmi pc, r0, r1, lsr #32 │ │ │ │ tstpmi r0, r3, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - stc2l 7, cr15, [r4, #484] @ 0x1e4 │ │ │ │ + mcr2 7, 1, pc, cr4, cr9, {3} @ │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15f78 │ │ │ │ + bl 0xfec15eb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ andmi pc, r0, r1, lsr #32 │ │ │ │ tstpmi r0, r3, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - stc2 7, cr15, [r8, #484]! @ 0x1e4 │ │ │ │ + mcr2 7, 0, pc, cr8, cr9, {3} @ │ │ │ │ smlabtcs r0, r0, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec15fa8 │ │ │ │ + bl 0xfec15ee8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ ldrmi r4, [ip], r6, lsl #13 │ │ │ │ @ instruction: 0xf0214610 │ │ │ │ ldrbtmi r4, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf02c9c04 │ │ │ │ strls r4, [r0], #-256 @ 0xffffff00 │ │ │ │ - ldc2l 7, cr15, [lr, #484] @ 0x1e4 │ │ │ │ + mrc2 7, 1, pc, cr14, cr9, {3} │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec15fe8 │ │ │ │ + bl 0xfec15f28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ ldrmi r4, [ip], r6, lsl #13 │ │ │ │ @ instruction: 0xf0214610 │ │ │ │ ldrbtmi r4, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf02c9c04 │ │ │ │ strls r4, [r0], #-256 @ 0xffffff00 │ │ │ │ - ldc2 7, cr15, [lr, #484]! @ 0x1e4 │ │ │ │ + mrc2 7, 0, pc, cr14, cr9, {3} │ │ │ │ strmi r1, [r1], -r0, asr #15 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r6, r5, sp, lsl #16 │ │ │ │ strvc lr, [r0], #-2512 @ 0xfffff630 │ │ │ │ stmiavs sp, {r0, r8, sl, ip, pc}^ │ │ │ │ ldmdami pc!, {r2, ip, sp, lr, pc}^ @ │ │ │ │ movwgt lr, #10704 @ 0x29d0 │ │ │ │ stmdbcs r7, {r0, r1, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ strls r0, [r3, #-3117] @ 0xfffff3d3 │ │ │ │ - b 0x1326240 │ │ │ │ - b 0x1481260 │ │ │ │ + b 0x1326180 │ │ │ │ + b 0x14811a0 │ │ │ │ @ instruction: 0xf0034817 │ │ │ │ @ instruction: 0xf4084b7f │ │ │ │ - b 0x1491048 │ │ │ │ - b 0x14896ac │ │ │ │ - b 0x130a6a8 │ │ │ │ + b 0x1490f88 │ │ │ │ + b 0x14895ec │ │ │ │ + b 0x130a5e8 │ │ │ │ strls r0, [r2, #-1288] @ 0xfffffaf8 │ │ │ │ stmdbcs r7, {r2, r3, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - b 0x14a6264 │ │ │ │ - b 0x1390ed4 │ │ │ │ + b 0x14a61a4 │ │ │ │ + b 0x1390e14 │ │ │ │ vst2.8 {d0,d2}, [r8], r9 │ │ │ │ - b 0x1311068 │ │ │ │ + b 0x1310fa8 │ │ │ │ @ instruction: 0xf40a0b08 │ │ │ │ vmvn.i16 q10, #57088 @ 0xdf00 │ │ │ │ stmiavs sp, {r0, r1, r2, r8, fp, sp}^ │ │ │ │ @ instruction: 0x2601e9d1 │ │ │ │ ldrbeq pc, [pc, r7]! @ │ │ │ │ streq lr, [sl, -r7, asr #20] │ │ │ │ - bmi 0x20bae9c │ │ │ │ + bmi 0x20baddc │ │ │ │ @ instruction: 0xf0029d01 │ │ │ │ - b 0x131108c │ │ │ │ + b 0x1310fcc │ │ │ │ vst2.8 {d0,d2}, [lr], r8 │ │ │ │ - b 0x1492894 │ │ │ │ + b 0x14927d4 │ │ │ │ @ instruction: 0xf0054815 │ │ │ │ vst3. {d0,d2,d4}, [r8 :256] │ │ │ │ - b 0x12110a0 │ │ │ │ - b 0x13002e0 │ │ │ │ - b 0x1480ecc │ │ │ │ + b 0x1210fe0 │ │ │ │ + b 0x1300220 │ │ │ │ + b 0x1480e0c │ │ │ │ vmov.i8 d20, #230 @ 0xe6 │ │ │ │ strls r2, [r1, #-2311] @ 0xfffff6f9 │ │ │ │ stmdbeq r9, {r1, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf40e0c1d │ │ │ │ - b 0x13128bc │ │ │ │ + b 0x13127fc │ │ │ │ @ instruction: 0xf00c0e0e │ │ │ │ - b 0x14816c4 │ │ │ │ - b 0x1309f3c │ │ │ │ + b 0x1481604 │ │ │ │ + b 0x1309e7c │ │ │ │ vst2.8 {d6,d8}, [ip], r5 │ │ │ │ stcls 12, cr4, [r3, #-508] @ 0xfffffe04 │ │ │ │ stmdbeq ip, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x4c04ea4f │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xbeeb0 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xbedf0 │ │ │ │ streq lr, [ip, -r7, asr #20] │ │ │ │ - ldcleq 0, cr15, [pc], #24 @ 0xbef00 │ │ │ │ - b 0x13c17c4 │ │ │ │ + ldcleq 0, cr15, [pc], #24 @ 0xbee40 │ │ │ │ + b 0x13c1704 │ │ │ │ @ instruction: 0xf4066c05 │ │ │ │ stcls 6, cr4, [r1, #-508] @ 0xfffffe04 │ │ │ │ streq lr, [r6], -ip, asr #20 │ │ │ │ @ instruction: 0x4c02ea4f │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xbeed0 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xbee10 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0x2c04ea4f │ │ │ │ @ instruction: 0xf40c0c24 │ │ │ │ - b 0x128210c │ │ │ │ + b 0x128204c │ │ │ │ svcls 0x00026404 │ │ │ │ streq lr, [ip, -r7, asr #20] │ │ │ │ andseq r6, pc, #15 │ │ │ │ vst3.8 {d0-d2}, [r7 :64], fp │ │ │ │ vst1.16 {d0}, [r3 :256] │ │ │ │ - b 0x137fd24 │ │ │ │ + b 0x137fc64 │ │ │ │ subvs r0, pc, r7, lsl #14 │ │ │ │ ldceq 2, cr0, [r2], {23} │ │ │ │ movweq lr, #14921 @ 0x3a49 │ │ │ │ strvs lr, [r2, #-2629] @ 0xfffff5bb │ │ │ │ rsbseq pc, pc, #117440512 @ 0x7000000 │ │ │ │ andeq lr, r2, #72, 20 @ 0x48000 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ @@ -178954,31 +178906,31 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldmib r0, {r0, r2, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d08401 │ │ │ │ stmdavs sl, {r2, r3, sp, lr, pc} │ │ │ │ ldrmi lr, [r8, -pc, asr #20] │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ - ldrteq r6, [pc], #-2254 @ 0xbef90 │ │ │ │ - b 0x12991c0 │ │ │ │ + ldrteq r6, [pc], #-2254 @ 0xbeed0 │ │ │ │ + b 0x1299100 │ │ │ │ andvs r4, pc, r5, lsl r7 @ │ │ │ │ ldrmi lr, [lr, -pc, asr #20] │ │ │ │ - b 0x122ba54 │ │ │ │ - ldrteq r4, [pc], #-1288 @ 0xbefa4 │ │ │ │ + b 0x122b994 │ │ │ │ + ldrteq r4, [pc], #-1288 @ 0xbeee4 │ │ │ │ ldrmi lr, [r4, -r7, asr #20] │ │ │ │ - b 0x14970e8 │ │ │ │ + b 0x1497028 │ │ │ │ adclt r4, r4, #28, 14 @ 0x700000 │ │ │ │ strmi lr, [lr], #-2628 @ 0xfffff5bc │ │ │ │ - b 0x12800b4 │ │ │ │ + b 0x127fff4 │ │ │ │ addvs r4, pc, r2, lsl r7 @ │ │ │ │ addslt r0, r2, #14080 @ 0x3700 │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ - b 0x12800c4 │ │ │ │ + b 0x1280004 │ │ │ │ addslt r4, fp, #4980736 @ 0x4c0000 │ │ │ │ - b 0x119730c │ │ │ │ + b 0x119724c │ │ │ │ andvs r4, r5, r6, lsl #6 │ │ │ │ andmi lr, r1, #192, 18 @ 0x300000 │ │ │ │ andcs r6, r0, r3, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -178993,142 +178945,142 @@ │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldmib r0, {r4, r5, r6, r7, r8, sl, ip, sp, pc}^ │ │ │ │ ldmib r1, {r8, sl, lr}^ │ │ │ │ @ instruction: 0xf0042300 │ │ │ │ - beq 0xa42428 │ │ │ │ + beq 0xa42368 │ │ │ │ cdpmi 0, 7, cr15, cr15, cr5, {0} │ │ │ │ ldrbtmi pc, [pc], -r6, lsl #8 @ │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ strcs pc, [r7], -r4, asr #7 │ │ │ │ - b 0x12420d0 │ │ │ │ + b 0x1242010 │ │ │ │ vst1.8 {d0-d2}, [r4], lr │ │ │ │ vmvn.i32 q10, #11468800 @ 0x00af0000 │ │ │ │ teqmi r4, #7, 28 @ 0x70 │ │ │ │ ldrbtmi pc, [pc], -r3 @ │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ vnmlami.f32 s28, s4, s30 │ │ │ │ @ instruction: 0xf40e0c1f │ │ │ │ - b 0x1252a5c │ │ │ │ + b 0x125299c │ │ │ │ @ instruction: 0xf002060e │ │ │ │ - beq 0x542c64 │ │ │ │ + beq 0x542ba4 │ │ │ │ vmlsvs.f32 s28, s14, s28 │ │ │ │ rsbsmi pc, pc, #33554432 @ 0x2000000 │ │ │ │ andeq lr, r2, #319488 @ 0x4e000 │ │ │ │ vmlsmi.f32 s28, s10, s30 │ │ │ │ cdpeq 4, 7, cr15, cr15, cr14, {0} │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ vmlscs.f32 s28, s6, s30 │ │ │ │ vst3.8 {d0-d2}, [lr :64], fp │ │ │ │ @ instruction: 0xf4030e7f │ │ │ │ - b 0x123fe8c │ │ │ │ + b 0x123fdcc │ │ │ │ tstmi sl, #14680064 @ 0xe00000 │ │ │ │ vmlscs.f32 s28, s10, s30 │ │ │ │ @ instruction: 0xf40e0c2b │ │ │ │ @ instruction: 0x432c057f │ │ │ │ - b 0x13d71dc │ │ │ │ + b 0x13d711c │ │ │ │ andvs r6, ip, r3, lsl #6 │ │ │ │ andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ stmdavs r6, {r4, r5, r6, sl, ip, sp, pc}^ │ │ │ │ stmdavs r2, {r0, r2, r3, r6, fp, sp, lr} │ │ │ │ stmdavs fp, {r2, r4, r5, sl, fp} │ │ │ │ - b 0x11c015c │ │ │ │ + b 0x11c009c │ │ │ │ andvs r4, ip, r2, lsl r4 │ │ │ │ addslt r0, r2, #44, 24 @ 0x2c00 │ │ │ │ andmi lr, r6, #270336 @ 0x42000 │ │ │ │ - b 0x11c016c │ │ │ │ + b 0x11c00ac │ │ │ │ addslt r4, fp, #318767104 @ 0x13000000 │ │ │ │ - b 0x1197214 │ │ │ │ + b 0x1197154 │ │ │ │ andvs r4, r2, r5, lsl #6 │ │ │ │ subvs fp, r3, r0, ror ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stmdavs fp, {r1, fp, sp, lr} │ │ │ │ stmvs r5, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ - b 0x1499424 │ │ │ │ + b 0x1499364 │ │ │ │ andls r2, r0, #3, 28 @ 0x30 │ │ │ │ andgt lr, r2, #3424256 @ 0x344000 │ │ │ │ vst3.32 @ instruction: 0xf48efa1f │ │ │ │ - b 0x14a4120 │ │ │ │ + b 0x14a4060 │ │ │ │ stmdavs ip, {r0, r1, r4, r8, fp, sp}^ │ │ │ │ - blcs 0x3f9a5c │ │ │ │ + blcs 0x3f999c │ │ │ │ stmdacs r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bcs 0x7f9a64 │ │ │ │ - b 0x1499244 │ │ │ │ - blx 0x88a940 │ │ │ │ + bcs 0x7f99a4 │ │ │ │ + b 0x1499184 │ │ │ │ + blx 0x88a880 │ │ │ │ @ instruction: 0xf40afb8b │ │ │ │ - blx 0x891b34 │ │ │ │ - blx 0x8bd35c │ │ │ │ + blx 0x891a74 │ │ │ │ + blx 0x8bd29c │ │ │ │ strls pc, [r4], #-1166 @ 0xfffffb72 │ │ │ │ - ldrbtmi pc, [pc], #-1033 @ 0xbf144 @ │ │ │ │ + ldrbtmi pc, [pc], #-1033 @ 0xbf084 @ │ │ │ │ stmdavs ip, {r0, r1, sl, ip, pc}^ │ │ │ │ vnmlacs.f32 s28, s4, s30 │ │ │ │ cdpmi 4, 7, cr15, cr15, cr14, {0} │ │ │ │ ldmdbcs r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - ldrbtmi pc, [pc], #-1033 @ 0xbf158 @ │ │ │ │ + ldrbtmi pc, [pc], #-1033 @ 0xbf098 @ │ │ │ │ ldmibeq pc!, {r0, r2, ip, sp, lr, pc}^ @ │ │ │ │ stmdbeq r9, {r0, r1, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blmi 0x20bb194 │ │ │ │ + blmi 0x20bb0d4 │ │ │ │ @ instruction: 0x2c1cea4f │ │ │ │ - b 0x13a4180 │ │ │ │ + b 0x13a40c0 │ │ │ │ strls r0, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ stmdbvs ip, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - ldcleq 0, cr15, [pc], #28 @ 0xbf194 │ │ │ │ - b 0x12e617c │ │ │ │ + ldcleq 0, cr15, [pc], #28 @ 0xbf0d4 │ │ │ │ + b 0x12e60bc │ │ │ │ @ instruction: 0xf002080c │ │ │ │ - beq 0x552380 │ │ │ │ + beq 0x5522c0 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ vnmlavs.f32 s28, s14, s30 │ │ │ │ andvs lr, r2, #72, 20 @ 0x48000 │ │ │ │ ldmeq pc!, {r2, ip, sp, lr, pc}^ @ │ │ │ │ - b 0x13e61a0 │ │ │ │ + b 0x13e60e0 │ │ │ │ @ instruction: 0xf0034c0e │ │ │ │ @ instruction: 0xf0064e7f │ │ │ │ - b 0x11c1da0 │ │ │ │ + b 0x11c1ce0 │ │ │ │ stcls 8, cr0, [r3], {8} │ │ │ │ - b 0x1441a18 │ │ │ │ + b 0x1441958 │ │ │ │ stcls 14, cr0, [r4], {4} │ │ │ │ movwvs lr, #14920 @ 0x3a48 │ │ │ │ - beq 0x379ac8 │ │ │ │ + beq 0x379a08 │ │ │ │ @ instruction: 0xf004684c │ │ │ │ stcls 8, cr4, [r5], {127} @ 0x7f │ │ │ │ stmdaeq r4, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x14992f8 │ │ │ │ + b 0x1499238 │ │ │ │ @ instruction: 0x9c012b14 │ │ │ │ - bvs 0x3b9af8 │ │ │ │ - blvs 0x679b10 │ │ │ │ + bvs 0x3b9a38 │ │ │ │ + blvs 0x679a50 │ │ │ │ stmdami fp, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blcs 0x239b18 │ │ │ │ - bleq 0x20bc20c │ │ │ │ + blcs 0x239a58 │ │ │ │ + bleq 0x20bc14c │ │ │ │ stmdbeq fp, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ andls pc, r0, r1, asr #17 │ │ │ │ stmdbmi r7, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - b 0x11c1aa4 │ │ │ │ + b 0x11c19e4 │ │ │ │ vst2.8 {d0,d2}, [r5], r9 │ │ │ │ - b 0x13007f4 │ │ │ │ + b 0x1300734 │ │ │ │ subvs r0, sp, r5, lsl #10 │ │ │ │ vmvn.i32 d16, #64768 @ 0x0000fd00 │ │ │ │ vst1.8 {d4}, [r5], r7 │ │ │ │ - b 0x13c0804 │ │ │ │ + b 0x13c0744 │ │ │ │ @ instruction: 0x432a0707 │ │ │ │ addvs r6, sl, pc, asr #1 │ │ │ │ andeq r9, sl, #0, 18 │ │ │ │ vst1.8 {d0-d1}, [r2], ip │ │ │ │ vst1.16 {d0-d3}, [r4 :256] │ │ │ │ tstmi r3, #2130706432 @ 0x7f000000 │ │ │ │ vaddl.u8 q11, d1, d3 │ │ │ │ - b 0x144fe44 │ │ │ │ + b 0x144fd84 │ │ │ │ eorseq r0, r3, #3, 28 @ 0x30 │ │ │ │ cmnpeq pc, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ strmi pc, [r7], -r6, asr #7 │ │ │ │ streq lr, [r4], #-2638 @ 0xfffff5b2 │ │ │ │ streq lr, [r6], -r8, asr #20 │ │ │ │ movweq lr, #14922 @ 0x3a4a │ │ │ │ stmib r0, {r2, r6, sp, lr}^ │ │ │ │ @@ -179140,19 +179092,19 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x8c02e9d0 │ │ │ │ strpl lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ @ instruction: 0x7600e9d0 │ │ │ │ mcr2 10, 4, pc, cr8, cr15, {0} @ │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ vmlsmi.f32 s28, s10, s28 │ │ │ │ - streq pc, [pc, #-879] @ 0xbef09 │ │ │ │ + streq pc, [pc, #-879] @ 0xbee49 │ │ │ │ and pc, r0, r1, asr #17 │ │ │ │ ldrmi lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ - blx 0x8973b8 │ │ │ │ - b 0x123c8b8 │ │ │ │ + blx 0x8972f8 │ │ │ │ + b 0x123c7f8 │ │ │ │ vrshl.u32 d20, d4, d15 │ │ │ │ addvs r0, sp, pc, lsl #8 │ │ │ │ ldrmi lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ adcslt r6, r9, #204 @ 0xcc │ │ │ │ tstmi r2, r1, asr #20 │ │ │ │ adcslt r6, r1, #1 │ │ │ │ andeq pc, pc, #-1140850687 @ 0xbc000001 │ │ │ │ @@ -179178,213 +179130,213 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ strmi lr, [r0, #-2513] @ 0xfffff62f │ │ │ │ @ instruction: 0x3700e9d0 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ @ instruction: 0x2c15ea4f │ │ │ │ - b 0x147fbc8 │ │ │ │ + b 0x147fb08 │ │ │ │ @ instruction: 0xf0052a14 │ │ │ │ - b 0x1492d14 │ │ │ │ + b 0x1492c54 │ │ │ │ strbtmi r2, [r0], r4, lsl #18 │ │ │ │ - ldrbtmi pc, [pc], #-1034 @ 0xbf320 @ │ │ │ │ - ldclmi 4, cr15, [pc], #-48 @ 0xbf2f4 │ │ │ │ + ldrbtmi pc, [pc], #-1034 @ 0xbf260 @ │ │ │ │ + ldclmi 4, cr15, [pc], #-48 @ 0xbf234 │ │ │ │ streq lr, [ip, #-2638] @ 0xfffff5b2 │ │ │ │ - b 0x116be04 │ │ │ │ + b 0x116bd44 │ │ │ │ @ instruction: 0xf0070c04 │ │ │ │ tstmi r6, #-268435441 @ 0xf000000f │ │ │ │ - blx 0x882c20 │ │ │ │ - b 0x14bd960 │ │ │ │ - b 0x120ab5c │ │ │ │ + blx 0x882b60 │ │ │ │ + b 0x14bd8a0 │ │ │ │ + b 0x120aa9c │ │ │ │ @ instruction: 0xf0034502 │ │ │ │ - b 0x12fff44 │ │ │ │ - b 0x1240354 │ │ │ │ + b 0x12ffe84 │ │ │ │ + b 0x1240294 │ │ │ │ vrsubhn.i16 d22, , q4 │ │ │ │ vst1.8 {d4-d7}, [lr], r7 │ │ │ │ tstmi r5, #2032 @ 0x7f0 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ vmla.i q11, , d1[3] │ │ │ │ andvs r4, lr, r7, lsl #4 │ │ │ │ mrceq 2, 0, r0, cr11, cr9, {0} │ │ │ │ strvs lr, [sl], #-2628 @ 0xfffff5bc │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r2, #76, 20 @ 0x4c000 │ │ │ │ - b 0x114fffc │ │ │ │ + b 0x114ff3c │ │ │ │ andvs r4, r1, r3, lsl #6 │ │ │ │ andcs r6, r0, r3, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ ldmib r0, {r4, r5, r6, sl, ip, sp, pc}^ │ │ │ │ ldmib r1, {r9, sl, lr}^ │ │ │ │ adcslt r5, r2, #0, 6 │ │ │ │ andmi lr, r3, #270336 @ 0x42000 │ │ │ │ movweq pc, #62319 @ 0xf36f @ │ │ │ │ tstmi r6, #274432 @ 0x43000 │ │ │ │ stceq 0, cr6, [fp], #-300 @ 0xfffffed4 │ │ │ │ adclt r6, r2, #10 │ │ │ │ - b 0x1140420 │ │ │ │ - b 0x118fbcc │ │ │ │ + b 0x1140360 │ │ │ │ + b 0x118fb0c │ │ │ │ stmib r0, {r2, r4, r8, r9, lr}^ │ │ │ │ ldcllt 3, cr2, [r0], #-0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf5a04603 │ │ │ │ @ instruction: 0xf1a33080 │ │ │ │ - bcs 0xffbf8 │ │ │ │ + bcs 0xffb38 │ │ │ │ stmdacs r3, {r3, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mulcs r1, r4, pc @ │ │ │ │ - blcs 0x4c73e4 │ │ │ │ + blcs 0x4c7324 │ │ │ │ @ instruction: 0xf040bf08 │ │ │ │ andcs r0, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldmvs r8, {r1, r9, sl, lr} │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ @ instruction: 0xf892b9c8 │ │ │ │ ldmdblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-130] @ 0xffffff7e @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x34e050 │ │ │ │ + blcs 0x34df90 │ │ │ │ @ instruction: 0xf649d815 │ │ │ │ - vrshr.s64 q9, q8, #64 │ │ │ │ + vmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ andcs r0, r0, #35 @ 0x23 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdeq pc, [r8, #-130] @ 0xffffff7e │ │ │ │ addeq pc, r1, r0, asr #7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d24770 │ │ │ │ teqlt r3, r0, asr #24 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r1, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d24770 │ │ │ │ - bl 0x14e5ac │ │ │ │ + bl 0x14e4ec │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ bicmi r0, r0, #4, 24 @ 0x400 │ │ │ │ andeq pc, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16668 │ │ │ │ + bl 0xfec165a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - blmi 0x17f930 │ │ │ │ + vmla.f d17, d0, d0[4] │ │ │ │ + blmi 0x17f870 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf17b9000 │ │ │ │ svclt 0x0000fad7 │ │ │ │ - eorseq r9, r3, ip, lsl fp │ │ │ │ + eorseq r9, r3, ip, ror #20 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldmvs r8, {r1, r9, sl, lr} │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ @ instruction: 0xf892b9b0 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-130] @ 0xffffff7e @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x34e0ec │ │ │ │ + blcs 0x34e02c │ │ │ │ @ instruction: 0xf649d80b │ │ │ │ - vrshr.s64 q9, q8, #64 │ │ │ │ + vmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ stmdacs r1, {r0, r1, r5} │ │ │ │ @ instruction: 0x2001bfb8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r1, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d24770 │ │ │ │ vmla.f q8, q0, d0[2] │ │ │ │ stmdacs r1, {r0, r7} │ │ │ │ @ instruction: 0x2001bfb8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec166ec │ │ │ │ + bl 0xfec1662c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ strmi r5, [r4], -r8, lsl #16 │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0xf1a84617 │ │ │ │ - blcs 0x101544 │ │ │ │ + blcs 0x101484 │ │ │ │ ldrtmi sp, [r0], -lr │ │ │ │ @ instruction: 0xff60f7ff │ │ │ │ @ instruction: 0xf5a4b9a8 │ │ │ │ strbmi r5, [r0], -r8, lsl #6 │ │ │ │ sbcvs pc, r4, #12779520 @ 0xc30000 │ │ │ │ stcvc 8, cr15, [r8], #784 @ 0x310 │ │ │ │ ldcpl 8, cr15, [r8], #784 @ 0x310 │ │ │ │ - blx 0xff37d316 │ │ │ │ - blx 0x14fd358 │ │ │ │ + stc2 7, cr15, [sl], #-496 @ 0xfffffe10 │ │ │ │ + blx 0xfecfd298 │ │ │ │ strble r0, [ip, #259]! @ 0x103 │ │ │ │ strcs r0, [r2, #-3771] @ 0xfffff145 │ │ │ │ svclt 0x00082b07 │ │ │ │ strvc pc, [r0, -pc, asr #32] │ │ │ │ @ instruction: 0xf644e7e5 │ │ │ │ - vaddw.s8 q10, q8, d0 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vshr.s64 d20, d12, #64 │ │ │ │ - blmi 0x13f604 │ │ │ │ + vmla.i d19, d16, d0[7] │ │ │ │ + blmi 0x13f544 │ │ │ │ @ instruction: 0xf1b22241 │ │ │ │ svclt 0x0000fbc1 │ │ │ │ - eorseq r9, r3, r8, lsr #22 │ │ │ │ + eorseq r9, r3, r8, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec16760 │ │ │ │ + bl 0xfec166a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r3, r2, r8, asr r1 │ │ │ │ ldmdbcs sl, {r2, r9, sl, lr} │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ addsmi sp, r9, #32 │ │ │ │ ldmdbcs r0, {r0, r4, ip, lr, pc} │ │ │ │ andlt sp, r2, r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bcs 0x42e9d0 │ │ │ │ + bcs 0x42e910 │ │ │ │ stmdale pc!, {r0, r2, r3, r5, ip, lr, pc} @ │ │ │ │ - bcs 0x1cddb8 │ │ │ │ - blcs 0x535960 │ │ │ │ + bcs 0x1cdcf8 │ │ │ │ + blcs 0x5358a0 │ │ │ │ strtmi sp, [r0], -pc, ror #1 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ stmdacs r1, {r0, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ svclt 0x00b87200 │ │ │ │ strtmi r2, [r0], -r1, lsl #6 │ │ │ │ @ instruction: 0xff96f7ff │ │ │ │ andle r2, lr, sp, lsl #20 │ │ │ │ - bcs 0x10de00 │ │ │ │ - blcc 0x675648 │ │ │ │ + bcs 0x10dd40 │ │ │ │ + blcc 0x675588 │ │ │ │ movweq pc, #16435 @ 0x4033 @ │ │ │ │ andlt sp, r2, r9, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x66ea1c │ │ │ │ + blcs 0x66e95c │ │ │ │ ldrdlt sp, [r2], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x8aea30 │ │ │ │ + blcs 0x8ae970 │ │ │ │ ldrb sp, [r4, r5, asr #3] │ │ │ │ bicle r2, r2, lr, lsl #20 │ │ │ │ andmi pc, r4, #79 @ 0x4f │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ ldrle r0, [ip, #2011]! @ 0x7db │ │ │ │ andcs lr, r0, fp, asr #15 │ │ │ │ - orrmi pc, r0, r4, asr #12 │ │ │ │ + bicscc pc, r0, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ addcs pc, r9, #64, 4 │ │ │ │ - blx 0x3fbc08 │ │ │ │ - eorseq r9, r3, r8, lsr fp │ │ │ │ + blx 0x3fbb48 │ │ │ │ + eorseq r9, r3, r8, lsl #21 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16828 │ │ │ │ + bl 0xfec16768 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r9, [pc], -r2, lsl #18 │ │ │ │ @ instruction: 0xf0193810 │ │ │ │ ldrtmi pc, [fp], -r7, asr #17 @ │ │ │ │ @@ -179395,63 +179347,63 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ addlt r4, r5, r0, lsl #13 │ │ │ │ @ instruction: 0x27ff4670 │ │ │ │ @ instruction: 0xf0019200 │ │ │ │ andcc r0, r1, #805306368 @ 0x30000000 │ │ │ │ stcls 8, cr0, [lr], {137} @ 0x89 │ │ │ │ stmibeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bls 0x4a3a80 │ │ │ │ + bls 0x4a39c0 │ │ │ │ strls r4, [r1], #-1649 @ 0xfffff98f │ │ │ │ stcls 2, cr9, [r1], {2} │ │ │ │ strteq pc, [r0], -lr, asr #3 │ │ │ │ stceq 1, cr15, [r0], #-696 @ 0xfffffd48 │ │ │ │ vpmax.s8 d15, d14, d7 │ │ │ │ - blx 0xa8f714 │ │ │ │ - blx 0x2bcaa8 │ │ │ │ + blx 0xa8f654 │ │ │ │ + blx 0x2bc9e8 │ │ │ │ msrmi CPSR_sc, #12, 8 @ 0xc000000 │ │ │ │ - blx 0x1a66a0 │ │ │ │ + blx 0x1a65e0 │ │ │ │ eormi pc, r5, r6, lsl #22 │ │ │ │ - blx 0x9a66a0 │ │ │ │ - blx 0x9fded4 │ │ │ │ - b 0x11fc6e0 │ │ │ │ - b 0x11c06d8 │ │ │ │ + blx 0x9a65e0 │ │ │ │ + blx 0x9fde14 │ │ │ │ + b 0x11fc620 │ │ │ │ + b 0x11c0618 │ │ │ │ rsclt r0, r4, #167772160 @ 0xa000000 │ │ │ │ stmdble r2!, {r0, r5, r7, r8, sl, lr} │ │ │ │ - bl 0x165ec4 │ │ │ │ + bl 0x165e04 │ │ │ │ ldrdeq r0, [r4], #36 @ 0x24 @ │ │ │ │ sbcvc pc, lr, #8388608 @ 0x800000 │ │ │ │ ldrteq pc, [r8], #-4 @ │ │ │ │ - beq 0x8fbdd8 │ │ │ │ + beq 0x8fbd18 │ │ │ │ streq pc, [r0, #-420]! @ 0xfffffe5c │ │ │ │ - bleq 0xff17a2f0 │ │ │ │ + bleq 0xff17a230 │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ @ instruction: 0xf8db40e2 │ │ │ │ - blx 0x1cf6ec │ │ │ │ - blx 0x9fdf08 │ │ │ │ - b 0x117caf8 │ │ │ │ + blx 0x1cf62c │ │ │ │ + blx 0x9fde48 │ │ │ │ + b 0x117ca38 │ │ │ │ @ instruction: 0x432a020a │ │ │ │ rscseq pc, pc, #2 │ │ │ │ @ instruction: 0xf50cfa02 │ │ │ │ @ instruction: 0xf606fa22 │ │ │ │ - blx 0x1503cc │ │ │ │ + blx 0x15030c │ │ │ │ @ instruction: 0xf10ef20e │ │ │ │ tstmi r0, #8, 28 @ 0x80 │ │ │ │ @ instruction: 0xf1be4329 │ │ │ │ @ instruction: 0xd1b80f40 │ │ │ │ andcs fp, r0, #5 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec16920 │ │ │ │ + bl 0xfec16860 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r2, r0, asr #24 │ │ │ │ mrrccc 8, 13, pc, r8, cr0 @ │ │ │ │ - bl 0xedd7c │ │ │ │ + bl 0xedcbc │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ streq r4, [r4, r4, lsl #24]! │ │ │ │ @ instruction: 0xf8d2bf48 │ │ │ │ strle r3, [r9, #-3188] @ 0xfffff38c │ │ │ │ movwle r4, #49817 @ 0xc299 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -179466,60 +179418,60 @@ │ │ │ │ vhsub.u8 , q0, │ │ │ │ addslt r4, fp, #7 │ │ │ │ andmi lr, r0, r3, asr #20 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscsne pc, pc, r0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16990 │ │ │ │ + bl 0xfec168d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ strmi fp, [fp], -r2, lsr #3 │ │ │ │ @ instruction: 0xf1b34611 │ │ │ │ svclt 0x00084f00 │ │ │ │ svccc 0x00fff1b2 │ │ │ │ ldrmi sp, [r8], -r4, lsr #32 │ │ │ │ @ instruction: 0xff0af1a7 │ │ │ │ ldrmi r4, [r8], -r3, lsl #12 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fd93a │ │ │ │ + blx 0x1fd87a │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ - blcs 0xc84d4 │ │ │ │ + blcs 0xc8414 │ │ │ │ @ instruction: 0xf8d0d0ed │ │ │ │ - bl 0xce93c │ │ │ │ + bl 0xce87c │ │ │ │ @ instruction: 0xf8dc0c83 │ │ │ │ @ instruction: 0xf0133c0c │ │ │ │ rscle r0, r4, r0, lsl r3 │ │ │ │ tstcs r7, r1, lsl #6 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xff16f7ff │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ svclt 0x0000e7db │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16a04 │ │ │ │ + bl 0xfec16944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0x460bb172 │ │ │ │ @ instruction: 0x46184611 │ │ │ │ ldc2 1, cr15, [sl, #668] @ 0x29c │ │ │ │ ldrmi r4, [r8], -r3, lsl #12 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fd9a2 │ │ │ │ + blx 0x1fd8e2 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ - blcs 0xc853c │ │ │ │ + blcs 0xc847c │ │ │ │ @ instruction: 0xf8d0d0ed │ │ │ │ - bl 0xce9a4 │ │ │ │ + bl 0xce8e4 │ │ │ │ @ instruction: 0xf8dc0c83 │ │ │ │ @ instruction: 0xf0133c0c │ │ │ │ rscle r0, r4, r0, lsl r3 │ │ │ │ tstcs r7, r1, lsl #6 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 7, pc, cr2, cr15, {7} @ │ │ │ │ stmdbeq r3, {r9, fp, ip, sp, pc} │ │ │ │ @@ -179534,32 +179486,32 @@ │ │ │ │ tstmi r0, #219 @ 0xdb │ │ │ │ orrcc pc, r8, #3 │ │ │ │ tstcs r0, r8, lsl r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x0c02eb01 │ │ │ │ svceq 0x000cea91 │ │ │ │ - b 0xfe534cb4 │ │ │ │ + b 0xfe534bf4 │ │ │ │ svclt 0x005c0f02 │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ @ instruction: 0x46602218 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - b 0xfe505ae8 │ │ │ │ + b 0xfe505a28 │ │ │ │ strle r0, [r9, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ @ instruction: 0xf06fbf5f │ │ │ │ andcs r4, r1, #0, 6 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ andscs pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0xfe506310 │ │ │ │ + b 0xfe506250 │ │ │ │ strle r0, [r9, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ @ instruction: 0xf06fbf41 │ │ │ │ andcs r4, r1, #0, 6 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ andscs pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ @@ -179568,38 +179520,38 @@ │ │ │ │ stmne r9, {r0, r1, r9, sl, lr} │ │ │ │ svclt 0x00224608 │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ tstcs r0, r8, lsl r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - bne 0xfe311134 │ │ │ │ + bne 0xfe311074 │ │ │ │ svclt 0x003e4608 │ │ │ │ andcs r2, r0, r1, lsl #4 │ │ │ │ andscs pc, r8, #12779520 @ 0xc30000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrlt r4, [r0], #-1539 @ 0xfffff9fd │ │ │ │ - blx 0x1108948 │ │ │ │ + blx 0x1108888 │ │ │ │ @ instruction: 0xf1bcfc02 │ │ │ │ - blx 0x1c354c │ │ │ │ + blx 0x1c348c │ │ │ │ svclt 0x00c4f202 │ │ │ │ rscscc pc, pc, r2, lsl #2 │ │ │ │ andsmi pc, r8, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0xf1bcdc06 │ │ │ │ svclt 0x00ba3fff │ │ │ │ andsmi pc, r8, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0x46084250 │ │ │ │ - blmi 0x1fdae0 │ │ │ │ + blmi 0x1fda20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andlt fp, fp, #48, 10 @ 0xc000000 │ │ │ │ - blx 0x1188984 │ │ │ │ - blx 0x1ff18c │ │ │ │ + blx 0x11888c4 │ │ │ │ + blx 0x1ff0cc │ │ │ │ @ instruction: 0xf1bef502 │ │ │ │ @ instruction: 0xf1050f00 │ │ │ │ svclt 0x00c43cff │ │ │ │ andsmi pc, r8, #192, 16 @ 0xc00000 │ │ │ │ stcle 6, cr4, [r5], {99} @ 0x63 │ │ │ │ svccc 0x00fff1be │ │ │ │ @ instruction: 0xf8c0bfbc │ │ │ │ @@ -179615,47 +179567,47 @@ │ │ │ │ andscs pc, r8, #192, 16 @ 0xc00000 │ │ │ │ andmi lr, ip, r3, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r0, {r0, r1, r9, sl, lr} │ │ │ │ ldrlt sp, [r0], #-2831 @ 0xfffff4f1 │ │ │ │ - blx 0x1c89e8 │ │ │ │ + blx 0x1c8928 │ │ │ │ cdpne 2, 5, cr15, cr0, cr2, {0} │ │ │ │ svclt 0x008c4281 │ │ │ │ andsmi pc, r8, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0xf85d4608 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r1, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf8c32000 │ │ │ │ tstcs r0, r8, lsl r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrlt r4, [r0], #-1668 @ 0xfffff97c │ │ │ │ andlt r2, fp, #16777216 @ 0x1000000 │ │ │ │ - blx 0x1ca61c │ │ │ │ + blx 0x1ca55c │ │ │ │ @ instruction: 0xf102f202 │ │ │ │ svclt 0x00bc32ff │ │ │ │ @ instruction: 0xf8cc2000 │ │ │ │ - blle 0x21028c │ │ │ │ + blle 0x2101cc │ │ │ │ @ instruction: 0x4618429a │ │ │ │ sasxmi fp, r0, ip │ │ │ │ andsmi pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ strle r1, [lr], #-1035 @ 0xfffffbf5 │ │ │ │ stmdale sl, {r0, r1, r4, r7, r9, lr} │ │ │ │ tstpeq pc, pc, ror #6 @ p-variant is OBSOLETE │ │ │ │ - blmi 0x1fdbbc │ │ │ │ + blmi 0x1fdafc │ │ │ │ tstcs r0, r8, lsl #6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x10d1818 │ │ │ │ + b 0x10d1758 │ │ │ │ movwcs r4, #4098 @ 0x1002 │ │ │ │ andscc pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ - blmi 0x1fdbd8 │ │ │ │ + blmi 0x1fdb18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andvc pc, r0, #-2113929216 @ 0x82000000 │ │ │ │ cmppcs r8, r0, asr #17 @ p-variant is OBSOLETE │ │ │ │ mrclt 7, 4, APSR_nzcv, cr12, cr14, {6} │ │ │ │ @@ -179673,99 +179625,99 @@ │ │ │ │ andne pc, r0, #1107296256 @ 0x42000000 │ │ │ │ @ instruction: 0xf8cd210c │ │ │ │ @ instruction: 0xf7ffe000 │ │ │ │ svclt 0x0000fdb3 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16ccc │ │ │ │ + bl 0xfec16c0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ andcs r5, r4, #8, 6 @ 0x20000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ andseq pc, r0, r3, lsr #3 │ │ │ │ sbcscs pc, r4, #192, 16 @ 0xc00000 │ │ │ │ - @ instruction: 0xf8e8f77c │ │ │ │ + @ instruction: 0xf948f77c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16cf0 │ │ │ │ + bl 0xfec16c30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ svclt 0x0000ffe5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16d04 │ │ │ │ + bl 0xfec16c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ strpl pc, [r8, #-1440] @ 0xfffffa60 │ │ │ │ @ instruction: 0xf7ff4608 │ │ │ │ teqplt r8, fp, asr ip @ p-variant is OBSOLETE │ │ │ │ movwpl pc, #34212 @ 0x85a4 @ │ │ │ │ @ instruction: 0x46283d10 │ │ │ │ sbcne pc, r4, #12779520 @ 0xc30000 │ │ │ │ - @ instruction: 0xf8c8f77c │ │ │ │ - orrmi pc, r0, r4, asr #12 │ │ │ │ + @ instruction: 0xf928f77c │ │ │ │ + bicscc pc, r0, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcsmi pc, r4, r4, asr #12 │ │ │ │ + andmi pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf1b212f9 │ │ │ │ svclt 0x0000f8c9 │ │ │ │ - eorseq r9, r3, r4, asr fp │ │ │ │ + eorseq r9, r3, r4, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16d50 │ │ │ │ + bl 0xfec16c90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ svclt 0x0000fcc5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16d64 │ │ │ │ + bl 0xfec16ca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [sl], -r3, lsl #12 │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fcb1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16d8c │ │ │ │ + bl 0xfec16ccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf78e0ff8 │ │ │ │ - strmi pc, [r3], -pc, lsl #30 │ │ │ │ + strmi pc, [r3], -pc, ror #30 │ │ │ │ sbcscc pc, pc, r0, asr #4 │ │ │ │ rsceq pc, pc, pc, asr #13 │ │ │ │ movwcs r4, #24 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec16db8 │ │ │ │ + bl 0xfec16cf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ @ instruction: 0xf78e4604 │ │ │ │ - qasxmi pc, r0, r3 @ │ │ │ │ + qadd8mi pc, r0, r3 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldcllt 7, cr15, [r4, #888]! @ 0x378 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ - addmi pc, r0, r4, asr #12 │ │ │ │ + sbcscc pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstpvc r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ strpl pc, [r8, #-1446] @ 0xfffffa5a │ │ │ │ - blx 0x117be7e │ │ │ │ + blx 0x117bdbe │ │ │ │ cmppvs pc, #25165824 @ p-variant is OBSOLETE @ 0x1800000 │ │ │ │ @ instruction: 0xf5a63d10 │ │ │ │ @ instruction: 0xf8d35700 │ │ │ │ teqlt ip, ip, lsl #14 │ │ │ │ stmiavs r4!, {r0, r1, r5, r9, sl, lr} │ │ │ │ ldmib r3, {r3, r5, r9, sl, lr}^ │ │ │ │ ldrmi r2, [r0, r0, lsl #2] │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - blx 0xd7bea2 │ │ │ │ + blx 0xd7bde2 │ │ │ │ orrpl pc, sp, #25165824 @ 0x1800000 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldrbeq r3, [ip], #-3080 @ 0xfffff3f8 │ │ │ │ vrecps.f32 , q0, q2 │ │ │ │ vqsub.s8 , q8, │ │ │ │ vrshr.s64 , , #49 │ │ │ │ ldreq r0, [r8], #-528 @ 0xfffffdf0 │ │ │ │ @@ -179789,26 +179741,26 @@ │ │ │ │ addeq pc, r0, #1107296256 @ 0x42000000 │ │ │ │ svcvs 0x0070f011 │ │ │ │ svclt 0x00184641 │ │ │ │ andne pc, r0, #1107296256 @ 0x42000000 │ │ │ │ svceq 0x00f0f013 │ │ │ │ @ instruction: 0xf442bf18 │ │ │ │ movwcs r0, #4608 @ 0x1200 │ │ │ │ - cdp2 7, 12, cr15, cr8, cr14, {4} │ │ │ │ + @ instruction: 0xff28f78e │ │ │ │ @ instruction: 0x214df896 │ │ │ │ @ instruction: 0x46306bf3 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ mvnsvs r4, #19 │ │ │ │ stc2 7, cr15, [r0, #888] @ 0x378 │ │ │ │ msrcs (UNDEF: 47), r0 │ │ │ │ - addmi pc, r0, r4, asr #12 │ │ │ │ + sbcscc pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff77bf4c │ │ │ │ + blx 0xff77be8c │ │ │ │ teqppl r7, #29360128 @ p-variant is OBSOLETE @ 0x1c00000 │ │ │ │ @ instruction: 0x4740f8d3 │ │ │ │ @ instruction: 0x4623b13c │ │ │ │ strtmi r6, [r8], -r4, lsr #17 │ │ │ │ ldrdcs lr, [r0, -r3] │ │ │ │ stccs 7, cr4, [r0], {144} @ 0x90 │ │ │ │ pop {r0, r1, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @@ -179849,15 +179801,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ cmncc r0, r0, ror r7 │ │ │ │ eorcs pc, r1, r0, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16f8c │ │ │ │ + bl 0xfec16ecc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ addmi r0, fp, #2080374784 @ 0x7c000000 │ │ │ │ movtvs fp, #12040 @ 0x2f08 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -179876,19 +179828,19 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ ldrb r2, [r3, r5, lsl #6]! │ │ │ │ ldrb r2, [r1, r4, lsl #6]! │ │ │ │ strb r2, [pc, r3, lsl #6]! │ │ │ │ strb r2, [sp, r6, lsl #6]! │ │ │ │ strb r2, [fp, r7, lsl #6]! │ │ │ │ - blx 0xdfddf6 │ │ │ │ + blx 0xdfdd36 │ │ │ │ strb r2, [r7, r1, lsl #6]! │ │ │ │ strb r2, [r5, r2, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec17008 │ │ │ │ + bl 0xfec16f48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0x46043158 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ eorsle r2, r0, pc, lsl fp │ │ │ │ svclt 0x0008428b │ │ │ │ tstle r5, r0, asr #22 │ │ │ │ @@ -179918,42 +179870,42 @@ │ │ │ │ stmdacs r1, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ svclt 0x00b87200 │ │ │ │ tstcs r1, r1, lsl #6 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fb27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec170a0 │ │ │ │ + bl 0xfec16fe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r0, ror #31 │ │ │ │ @ instruction: 0x461a461d │ │ │ │ strmi fp, [pc], -r3, lsl #1 │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ - blx 0x14fdeb6 │ │ │ │ + blx 0x14fddf6 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ stmdale sp!, {r0, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ mcrrvs 9, 0, r1, r9, cr5 @ │ │ │ │ ldccs 12, cr3, [r0], {38} @ 0x26 │ │ │ │ ldccs 0, cr13, [r1], {94} @ 0x5e │ │ │ │ - bl 0x26fae8 │ │ │ │ + bl 0x26fa28 │ │ │ │ @ instruction: 0xf8c60685 │ │ │ │ @ instruction: 0xf04071d4 │ │ │ │ andlt r8, r3, r7, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldccc 13, cr11, [r0], {240} @ 0xf0 │ │ │ │ stmdale sp, {r0, r1, r2, r3, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ cmnvc r9, r9, asr r7 │ │ │ │ cmnvc pc, #76, 24 @ 0x4c00 │ │ │ │ - blvs 0x1c1303c │ │ │ │ + blvs 0x1c12f7c │ │ │ │ stmdbpl ip, {r2, r3, r6, sl, fp, lr}^ │ │ │ │ ldrsbcc pc, [r8, #-134] @ 0xffffff7a @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ svclt 0x000842a3 │ │ │ │ cmppvc ip, r6, asr #17 @ p-variant is OBSOLETE │ │ │ │ ldccc 0, cr13, [r0], {223} @ 0xdf │ │ │ │ ldmdale r7!, {r0, r1, r2, r3, sl, fp, sp} │ │ │ │ @@ -179981,18 +179933,18 @@ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf8463570 │ │ │ │ str r7, [r4, r5, lsr #32]! │ │ │ │ - blx 0x197df98 │ │ │ │ + blx 0x197ded8 │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vaddw.s8 q10, q8, d0 │ │ │ │ - blmi 0xac0460 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ + blmi 0xac03a0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf17a22d3 │ │ │ │ movwcs pc, #3393 @ 0xd41 @ │ │ │ │ @ instruction: 0xf8463368 │ │ │ │ andlt r7, r3, r3, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -180020,32 +179972,32 @@ │ │ │ │ strb r2, [r7, r4, lsl #6]! │ │ │ │ strb r2, [r5, r3, lsl #6]! │ │ │ │ strb r2, [r3, r6, lsl #6]! │ │ │ │ strb r2, [r1, r7, lsl #6]! │ │ │ │ ldrb r2, [pc, r1, lsl #6] │ │ │ │ ldrb r2, [sp, r2, lsl #6] │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vaddw.s8 q10, q8, d0 │ │ │ │ - blmi 0x1804f4 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ + blmi 0x180434 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf17a22cf │ │ │ │ svclt 0x0000fcf7 │ │ │ │ - eorseq r9, r3, r0, ror fp │ │ │ │ + eorseq r9, r3, r0, asr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec17254 │ │ │ │ + bl 0xfec17194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ @ instruction: 0xf1a5fa79 │ │ │ │ - blcs 0x300c8c │ │ │ │ + blcs 0x300bcc │ │ │ │ ldm pc, {r0, r3, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ streq pc, [r5, #-3] │ │ │ │ stmdane r5, {r0, r2, r8, sl} │ │ │ │ - blcc 0xa1a194 │ │ │ │ + blcc 0xa1a0d4 │ │ │ │ subsle r2, sl, r0, lsl ip │ │ │ │ svclt 0x00042c11 │ │ │ │ streq lr, [r5], r6, lsl #22 │ │ │ │ ldrsbeq pc, [r4, #134] @ 0x86 @ │ │ │ │ addshi pc, lr, r0, asr #32 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -180064,15 +180016,15 @@ │ │ │ │ ldrsbeq pc, [ip, #-134] @ 0xffffff7a @ │ │ │ │ ldccc 0, cr13, [r0], {224} @ 0xe0 │ │ │ │ ldmdale r4!, {r0, r1, r2, r3, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ @ instruction: 0x766e6c5b │ │ │ │ ldmdavc r4!, {r0, r1, r4, r5, r8, r9, ip, sp}^ │ │ │ │ rsbsvc r3, r2, r3, lsr r3 │ │ │ │ - blpl 0xd8cdb4 │ │ │ │ + blpl 0xd8ccf4 │ │ │ │ subeq pc, r8, #14024704 @ 0xd60000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldccs 13, cr11, [sl], {112} @ 0x70 │ │ │ │ ldccc 0, cr13, [r0], {12} │ │ │ │ @@ -180088,15 +180040,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbcc fp, [r0, #-3440]! @ 0xfffff290 │ │ │ │ eoreq pc, r5, r6, asr r8 @ │ │ │ │ @ instruction: 0xf7ffe7a8 │ │ │ │ andcs pc, r0, pc, lsl #19 │ │ │ │ - orrmi pc, r0, r4, asr #12 │ │ │ │ + bicscc pc, r0, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsr #22 │ │ │ │ rscscs pc, r3, #64, 4 │ │ │ │ stc2l 1, cr15, [lr], #-488 @ 0xfffffe18 │ │ │ │ cmncc r8, #0, 6 │ │ │ │ eoreq pc, r3, r6, asr r8 @ │ │ │ │ tstcs r0, r2 │ │ │ │ @@ -180123,37 +180075,37 @@ │ │ │ │ strb r2, [fp, r4, lsl #6]! │ │ │ │ strb r2, [r9, r3, lsl #6]! │ │ │ │ strb r2, [r7, r6, lsl #6]! │ │ │ │ strb r2, [r5, r7, lsl #6]! │ │ │ │ strb r2, [r3, r1, lsl #6]! │ │ │ │ strb r2, [r1, r2, lsl #6]! │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vaddw.s8 q10, q8, d0 │ │ │ │ - blmi 0x180690 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ + blmi 0x1805d0 │ │ │ │ eorsvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf17a9000 │ │ │ │ svclt 0x0000fc29 │ │ │ │ - eorseq r9, r3, r4, lsl #23 │ │ │ │ + ldrsbteq r9, [r3], -r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf5004605 │ │ │ │ addlt r6, r3, pc, asr r0 │ │ │ │ @ instruction: 0x46994616 │ │ │ │ strteq pc, [r0], #-2256 @ 0xfffff730 │ │ │ │ - blx 0xff57e046 │ │ │ │ + ldc2 7, cr15, [r2], #-568 @ 0xfffffdc8 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf50580e9 │ │ │ │ strmi r5, [r4], -sp, lsl #17 │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ stcne 8, cr15, [r8], {88} @ 0x58 │ │ │ │ strle r0, [r2, #-1930] @ 0xfffff876 │ │ │ │ - blcs 0x41e634 │ │ │ │ - blvs 0xffab6744 │ │ │ │ + blcs 0x41e574 │ │ │ │ + blvs 0xffab6684 │ │ │ │ @ instruction: 0xf1b9b3cf │ │ │ │ strtmi r0, [r1], -r0, lsl #18 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ strtmi r0, [r8], -r1, lsl #18 │ │ │ │ ldrmi r4, [r8, sl, asr #12]! │ │ │ │ @ instruction: 0x0787b378 │ │ │ │ @ instruction: 0xf858d46d │ │ │ │ @@ -180163,23 +180115,23 @@ │ │ │ │ addhi pc, r1, r0, lsl #4 │ │ │ │ stccc 8, cr15, [r8], {88} @ 0x58 │ │ │ │ ldrble r0, [sl], #-1435 @ 0xfffffa65 │ │ │ │ @ instruction: 0x314cf895 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d5809f │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x4c0ef0 │ │ │ │ + blcc 0x4c0e30 │ │ │ │ stmdale lr, {r1, r3, r8, r9, fp, sp}^ │ │ │ │ - rscscs pc, r0, #76546048 @ 0x4900000 │ │ │ │ + subcs pc, r0, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ vstrle d18, [r6, #-4] │ │ │ │ - orrmi pc, r0, r4, asr #12 │ │ │ │ + bicscc pc, r0, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsmi pc, r8, r4, asr #12 │ │ │ │ + eormi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 q10, q0, │ │ │ │ @ instruction: 0xf1b13283 │ │ │ │ @ instruction: 0x4620fd19 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -180198,148 +180150,148 @@ │ │ │ │ cmple r5, r0, lsl #22 │ │ │ │ strvc pc, [r0], -pc, asr #32 │ │ │ │ ldrle r0, [r4], #-1418 @ 0xfffffa76 │ │ │ │ @ instruction: 0x314cf895 │ │ │ │ cmple r1, r0, lsl #22 │ │ │ │ ldrsbcc pc, [r8, #-133] @ 0xffffff7b @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x34ef40 │ │ │ │ + blcs 0x34ee80 │ │ │ │ @ instruction: 0xf649d809 │ │ │ │ - vrshr.s64 q9, q8, #64 │ │ │ │ + vmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ - blcs 0x10c39c │ │ │ │ + blcs 0x10c2dc │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ ldrtmi r2, [r2], -r1, lsl #2 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r7, {r0, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf858d145 │ │ │ │ @ instruction: 0xf0133c08 │ │ │ │ svclt 0x00146f00 │ │ │ │ tstcs sp, r1, lsl #2 │ │ │ │ svclt 0x00b82b00 │ │ │ │ - blle 0xffc48f48 │ │ │ │ - orrmi pc, r0, r4, asr #12 │ │ │ │ + blle 0xffc48e88 │ │ │ │ + bicscc pc, r0, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorpl pc, r4, r4, asr #12 │ │ │ │ + rsbsmi pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d16 │ │ │ │ @ instruction: 0xf1b1328a │ │ │ │ stmdacs r8, {r0, r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strhcs sp, [r0], -r8 │ │ │ │ - orrmi pc, r0, r4, asr #12 │ │ │ │ + bicscc pc, r0, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsr #22 │ │ │ │ rsbscc pc, sl, #64, 4 │ │ │ │ - blx 0x197c95a │ │ │ │ + blx 0x197c89a │ │ │ │ stmibvc r3!, {r1, r5, r6, r7, fp, sp, lr}^ │ │ │ │ svclt 0x00082a01 │ │ │ │ @ instruction: 0xd1b32b03 │ │ │ │ - blcs 0x19ec0c │ │ │ │ - blcs 0x12ffe4 │ │ │ │ + blcs 0x19eb4c │ │ │ │ + blcs 0x12ff24 │ │ │ │ stmdbvc r2!, {r1, r2, r3, r5, r7, fp, ip, lr, pc}^ │ │ │ │ - blcs 0x29ea18 │ │ │ │ - bcs 0xf01f0 │ │ │ │ + blcs 0x29e958 │ │ │ │ + bcs 0xf0130 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ str r7, [r7, r0, lsl #12]! │ │ │ │ ldrdcc pc, [r8, #-133] @ 0xffffff7b │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ svclt 0x00b82b01 │ │ │ │ ldr r2, [r7, r1, lsl #6]! │ │ │ │ ldrdcc pc, [r8, #-133] @ 0xffffff7b │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ ldmle r2, {r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blcs 0x1080c4 │ │ │ │ + blcs 0x108004 │ │ │ │ stmdacs r5, {r0, r1, r2, r3, r6, r7, fp, ip, lr, pc} │ │ │ │ svcge 0x004cf43f │ │ │ │ @ instruction: 0xf6444628 │ │ │ │ - vaddw.s8 q10, q8, d0 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ @ instruction: 0xf7ff012e │ │ │ │ stmdacs r3, {r0, r4, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf644d015 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ - blmi 0x400494 │ │ │ │ + vmov.i32 q10, #12 @ 0x0000000c │ │ │ │ + blmi 0x4003d4 │ │ │ │ addcc pc, r7, #64, 4 │ │ │ │ ldc2l 1, cr15, [r8], #-708 @ 0xfffffd3c │ │ │ │ - orrmi pc, r0, r4, asr #12 │ │ │ │ + bicscc pc, r0, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcmi pc, ip, r4, asr #12 │ │ │ │ + andsmi pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b06 │ │ │ │ @ instruction: 0xf1b17240 │ │ │ │ @ instruction: 0xf644fc6b │ │ │ │ - vshr.s64 q10, q8, #64 │ │ │ │ - blmi 0x1404c0 │ │ │ │ + vmla.i d20, d0, d0[0] │ │ │ │ + blmi 0x140400 │ │ │ │ addcc pc, r6, #64, 4 │ │ │ │ stc2l 1, cr15, [r2], #-708 @ 0xfffffd3c │ │ │ │ - mlaseq r3, r8, fp, r9 │ │ │ │ - ldrhteq r9, [r3], -r4 │ │ │ │ + eorseq r9, r3, r8, ror #21 │ │ │ │ + eorseq r9, r3, r4, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec17620 │ │ │ │ + bl 0xfec17560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ @ instruction: 0xf8d0605f │ │ │ │ @ instruction: 0xf78e0420 │ │ │ │ - teqplt r8, pc @ @ p-variant is OBSOLETE │ │ │ │ + teqplt r8, pc, lsl fp @ p-variant is OBSOLETE │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ - orrmi pc, r0, r4, asr #12 │ │ │ │ + bicscc pc, r0, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcmi pc, ip, r4, asr #12 │ │ │ │ + andsmi pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf1b17266 │ │ │ │ svclt 0x0000fc3b │ │ │ │ - ldrsbteq r9, [r3], -r0 │ │ │ │ + eorseq r9, r3, r0, lsr #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec1766c │ │ │ │ + bl 0xfec175ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46054674 │ │ │ │ @ instruction: 0xf78b460e │ │ │ │ - sbceq pc, r3, #675840 @ 0xa5000 │ │ │ │ + sbceq pc, r3, #5120 @ 0x1400 │ │ │ │ andlt sp, r2, r9, lsl #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #11632 @ 0x2d70 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf8bef7ff │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec176ac │ │ │ │ + bl 0xfec175ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs r0, sp, lsl #12 │ │ │ │ @ instruction: 0x46044676 │ │ │ │ - @ instruction: 0xf8bef78f │ │ │ │ + @ instruction: 0xf91ef78f │ │ │ │ andsle r2, fp, r1, lsl r8 │ │ │ │ tstle sp, r8, lsl r8 │ │ │ │ adcscc pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - blle 0x104b0d0 │ │ │ │ + blle 0x104b010 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ adccc pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - ble 0xffd0b0ec │ │ │ │ + ble 0xffd0b02c │ │ │ │ orrpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ movwcs r6, #6298 @ 0x189a │ │ │ │ sbcvs pc, r0, r2, asr #7 │ │ │ │ and fp, sl, r1, asr #5 │ │ │ │ adcscc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ - ble 0xffa0b104 │ │ │ │ + ble 0xffa0b044 │ │ │ │ orrpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ movwcs r6, #10394 @ 0x289a │ │ │ │ sbcvs pc, r0, r2, asr #7 │ │ │ │ - bcs 0xed018 │ │ │ │ + bcs 0xecf58 │ │ │ │ stmdacs r0, {r0, r5, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf8d4d0da │ │ │ │ vst2.32 {d1-d4}, [r1 :256], r8 │ │ │ │ ldmdblt r0!, {r7, sp, lr}^ │ │ │ │ stceq 0, cr15, [r1], {1} │ │ │ │ @ instruction: 0x0e00ea5c │ │ │ │ subseq sp, r2, r1, lsr #32 │ │ │ │ @@ -180356,50 +180308,50 @@ │ │ │ │ stmdbcs r0, {r6, r7, r8, sp, lr} │ │ │ │ strdlt sp, [r2], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf401bd70 │ │ │ │ - b 0x1508b78 │ │ │ │ + b 0x1508ab8 │ │ │ │ adcle r0, r9, ip, lsl #2 │ │ │ │ svclt 0x0000e7e1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #18 │ │ │ │ movwvc pc, #1043 @ 0x413 @ │ │ │ │ mcrrvs 1, 0, sp, ip, cr4 │ │ │ │ pop {r2, r5, r7, r9, sl, lr} │ │ │ │ @ instruction: 0x476041f0 │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ biccc pc, lr, r0, asr #4 │ │ │ │ - addmi pc, r0, r4, asr #12 │ │ │ │ + sbcscc pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr2, cr0, {5} │ │ │ │ ldrtmi r6, [r2], -r7, ror #24 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldrmi r2, [r8, r0, lsl #6]! │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ cdplt 0, 5, cr15, cr10, cr0, {5} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec177d4 │ │ │ │ + bl 0xfec17714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq r4, [fp, #1548] @ 0x60c │ │ │ │ stcvs 4, cr13, [fp], {10} │ │ │ │ @ instruction: 0x46044798 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ @ instruction: 0xf6447177 │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vshr.s64 , q0, #64 │ │ │ │ @ instruction: 0xf0a0002e │ │ │ │ stcvs 14, cr15, [r3], #-228 @ 0xffffff1c │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ cdp2 0, 3, cr15, cr4, cr0, {5} │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -180412,51 +180364,51 @@ │ │ │ │ strmi r6, [ip], -sp, lsl #18 │ │ │ │ strle r0, [r4], #-1453 @ 0xfffffa53 │ │ │ │ strtmi r6, [r4], ip, asr #24 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ strmi r4, [r7], -r0, ror #14 │ │ │ │ @ instruction: 0x46994616 │ │ │ │ mvncc pc, r0, asr #4 │ │ │ │ - addmi pc, r0, r4, asr #12 │ │ │ │ + sbcscc pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 0, cr15, cr14, cr0, {5} │ │ │ │ ldrdhi pc, [r4], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0x464b4632 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ pop {r6, r7, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a047f0 │ │ │ │ svclt 0x0000be05 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec17880 │ │ │ │ + bl 0xfec177c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq r4, [fp, #1548] @ 0x60c │ │ │ │ pop {r0, r1, sl, ip, lr, pc} │ │ │ │ stcvs 0, cr4, [fp], {112} @ 0x70 │ │ │ │ @ instruction: 0x46054718 │ │ │ │ mvnscc pc, r0, asr #4 │ │ │ │ - addmi pc, r0, r4, asr #12 │ │ │ │ + sbcscc pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl, #640]! @ 0x280 │ │ │ │ strtmi r6, [r1], -r3, lsr #24 │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ stc2l 0, cr15, [r4, #640]! @ 0x280 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec178d0 │ │ │ │ + bl 0xfec17810 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ strmi r5, [r4], -sp, lsl #7 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ subseq r3, r9, r8, lsl #24 │ │ │ │ - blcs 0xf5b28 │ │ │ │ + blcs 0xf5a68 │ │ │ │ @ instruction: 0xf8d0da0a │ │ │ │ ldrbeq r3, [sl, #952] @ 0x3b8 │ │ │ │ andcs sp, r0, sl, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x33a8f8d0 │ │ │ │ @@ -180478,76 +180430,76 @@ │ │ │ │ streq pc, [r0, r2] │ │ │ │ @ instruction: 0xf8554604 │ │ │ │ svceq 0x00da3c08 │ │ │ │ ldrtle r0, [r3], #-1433 @ 0xfffffa67 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9f3 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x4c13dc │ │ │ │ + blcc 0x4c131c │ │ │ │ stmdale ip!, {r1, r3, r8, r9, fp, sp} │ │ │ │ - mvnscs pc, r9, asr #12 │ │ │ │ + cmppcs r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ eorhi pc, r3, r1, asr r8 @ │ │ │ │ @ instruction: 0xf1b8b1b2 │ │ │ │ eorle r0, r3, r1, lsl #30 │ │ │ │ cmple r3, r0, lsl #30 │ │ │ │ stccc 8, cr15, [r8], {85} @ 0x55 │ │ │ │ - ble 0x108b384 │ │ │ │ + ble 0x108b2c4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrdcc pc, [r8, #-128] @ 0xffffff80 │ │ │ │ stmeq r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ @ instruction: 0xf78b4620 │ │ │ │ - strbeq pc, [fp, #-2321] @ 0xfffff6ef @ │ │ │ │ + strbeq pc, [fp, #-2417] @ 0xfffff68f @ │ │ │ │ @ instruction: 0xf504d4e3 │ │ │ │ @ instruction: 0xf8d3635f │ │ │ │ - blcs 0x10dc14 │ │ │ │ + blcs 0x10db54 │ │ │ │ ldrd sp, [r5], -sp @ │ │ │ │ mcrrcc 8, 13, pc, r0, cr0 @ │ │ │ │ @ instruction: 0xb1b2b15b │ │ │ │ @ instruction: 0xf78b4620 │ │ │ │ - movweq pc, #6401 @ 0x1901 @ │ │ │ │ + movweq pc, #6497 @ 0x1961 @ │ │ │ │ movwcs sp, #9686 @ 0x25d6 │ │ │ │ tstcs ip, r2, lsr r6 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf8d0fe87 │ │ │ │ - bl 0xcf93c │ │ │ │ + bl 0xcf87c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ ldrbeq r3, [fp, r4, lsl #24] │ │ │ │ bicslt sp, r2, fp, ror #11 │ │ │ │ sbcle r2, fp, r0, lsl #30 │ │ │ │ strtmi lr, [r0], -sl │ │ │ │ - @ instruction: 0xf8eaf78b │ │ │ │ + @ instruction: 0xf94af78b │ │ │ │ strbtle r0, [r3], #1354 @ 0x54a │ │ │ │ cmppvs pc, #4, 10 @ p-variant is OBSOLETE @ 0x1000000 │ │ │ │ ldrcc pc, [r8, #-2259] @ 0xfffff72d │ │ │ │ sbcsle r2, sp, r1, lsl #22 │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ ldc2l 7, cr15, [r2, #1016]! @ 0x3f8 │ │ │ │ strmi r2, [r3], -r1, lsl #16 │ │ │ │ andvc pc, r0, #79 @ 0x4f │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf78bfe63 │ │ │ │ - strbeq pc, [r8, #-2259] @ 0xfffff72d @ │ │ │ │ + strbeq pc, [r8, #-2355] @ 0xfffff6cd @ │ │ │ │ @ instruction: 0xf504d4a8 │ │ │ │ @ instruction: 0xf8d3635f │ │ │ │ - blcs 0x10dc90 │ │ │ │ + blcs 0x10dbd0 │ │ │ │ strb sp, [r7, r2, lsr #1]! │ │ │ │ @ instruction: 0xf0124684 │ │ │ │ sbcslt r0, r0, #224, 30 @ 0x380 │ │ │ │ ldmdblt r0!, {r1, r2, r4, r8, ip, lr, pc} │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1c04770 │ │ │ │ - blx 0x1010d4 │ │ │ │ + blx 0x101014 │ │ │ │ sbcsmi pc, r1, r0 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ andne pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf04f2820 │ │ │ │ @@ -180581,15 +180533,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf0124603 │ │ │ │ tstle r4, r0, ror #31 │ │ │ │ rscseq pc, pc, #18 │ │ │ │ @ instruction: 0xf102bf1b │ │ │ │ - blx 0x110fcf8 │ │ │ │ + blx 0x110fc38 │ │ │ │ strmi pc, [r8], -r2 │ │ │ │ @ instruction: 0xf10cfa21 │ │ │ │ @ instruction: 0xf001bf1c │ │ │ │ @ instruction: 0xf8c30101 │ │ │ │ tstcs r0, r8, lsl #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -180603,15 +180555,15 @@ │ │ │ │ tstle fp, pc, lsl r3 │ │ │ │ @ instruction: 0xb112b2d2 │ │ │ │ @ instruction: 0xf8c00fcb │ │ │ │ strmi r3, [r8], -r8, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x19082bc │ │ │ │ + blx 0x19081fc │ │ │ │ sbcsmi pc, r1, r3 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ andne pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -180644,41 +180596,41 @@ │ │ │ │ andlt pc, r2, r9, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec17bf8 │ │ │ │ + bl 0xfec17b38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - @ instruction: 0xffe2f78a │ │ │ │ + @ instruction: 0xf842f78b │ │ │ │ andvs pc, r0, #0 │ │ │ │ vst2.8 {d11,d13}, [r0 :128], sl │ │ │ │ @ instruction: 0xf5a37390 │ │ │ │ tstmi sl, #144, 6 @ 0x40000002 │ │ │ │ andcs sp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ eorcs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ addvc pc, r0, #33554432 @ 0x2000000 │ │ │ │ rscsle r4, r0, sl, lsl r3 │ │ │ │ addpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ ldrdne lr, [r2], -r2 │ │ │ │ - b 0x148ae40 │ │ │ │ - b 0x1159588 │ │ │ │ - ble 0xe05348 │ │ │ │ + b 0x148ad80 │ │ │ │ + b 0x11594c8 │ │ │ │ + ble 0xe05288 │ │ │ │ andeq pc, r1, #18 │ │ │ │ @ instruction: 0xf8d4d053 │ │ │ │ vst2.32 {d2-d5}, [r2 :256], r8 │ │ │ │ movwmi r6, #12416 @ 0x3080 │ │ │ │ @ instruction: 0xf002d12f │ │ │ │ - b 0x1581664 │ │ │ │ + b 0x15815a4 │ │ │ │ suble r0, r4, r0, lsl #10 │ │ │ │ subeq r0, sp, sl, lsl #31 │ │ │ │ @ instruction: 0xf504d507 │ │ │ │ @ instruction: 0xf8d35380 │ │ │ │ vst2.32 {d3-d6}, [r3 :64], r8 │ │ │ │ movwmi r6, #13152 @ 0x3360 │ │ │ │ orrcs sp, r0, #31 │ │ │ │ @@ -180687,78 +180639,78 @@ │ │ │ │ msrcc SPSR_, #212, 16 @ 0xd40000 │ │ │ │ strle r0, [r6, #-2002] @ 0xfffff82e │ │ │ │ addpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ orrscs pc, r8, #13762560 @ 0xd20000 │ │ │ │ svcvs 0x0060f412 │ │ │ │ orreq sp, r9, r2, lsr r0 │ │ │ │ vrecps.f32 , q0, q4 │ │ │ │ - strle r4, [pc, #-518]! @ 0xc089e │ │ │ │ + strle r4, [pc, #-518]! @ 0xc07de │ │ │ │ vqdmulh.s d18, d0, d0 │ │ │ │ vqsub.s8 d18, d0, d1 │ │ │ │ svclt 0x00a84306 │ │ │ │ eor r4, r7, sl, lsl r6 │ │ │ │ andeq pc, r1, #18 │ │ │ │ @ instruction: 0xf8d4d02a │ │ │ │ @ instruction: 0xf0233b98 │ │ │ │ @ instruction: 0xf043437e │ │ │ │ @ instruction: 0xf8c44300 │ │ │ │ @ instruction: 0xf8d43b90 │ │ │ │ strcs r3, [r0, #-936] @ 0xfffffc58 │ │ │ │ - blpl 0xfe5fede4 │ │ │ │ + blpl 0xfe5fed24 │ │ │ │ andpl pc, r8, r4, lsr #11 │ │ │ │ orrvc pc, r0, #587202560 @ 0x23000000 │ │ │ │ @ instruction: 0x33a8f8c4 │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ pop {r4, fp, ip, sp} │ │ │ │ @ instruction: 0xf7514038 │ │ │ │ - @ instruction: 0xf402bb51 │ │ │ │ + @ instruction: 0xf402bbb1 │ │ │ │ tstmi sl, #128, 4 │ │ │ │ orrcs sp, r0, #1073741880 @ 0x40000038 │ │ │ │ movwmi pc, #704 @ 0x2c0 @ │ │ │ │ smlabble pc, fp, r3, r4 @ │ │ │ │ andscs pc, r1, #64, 4 │ │ │ │ - blcc 0xfe6fee58 │ │ │ │ + blcc 0xfe6fed98 │ │ │ │ cmppmi r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ bfi r4, r3, #6, #19 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ @ instruction: 0xf8d44200 │ │ │ │ orrmi r3, sl, #96, 6 @ 0x80000001 │ │ │ │ @ instruction: 0xe7efd1bd │ │ │ │ msrcc SPSR_, #212, 16 @ 0xd40000 │ │ │ │ svclt 0x0000e7b9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17d30 │ │ │ │ + bl 0xfec17c70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vqdmlal.s , d16, d0[6] │ │ │ │ + vbic.i32 d19, #2048 @ 0x00000800 │ │ │ │ vcge.s8 d16, d13, d19 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[4] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ andls r6, r0, r8, lsl #5 │ │ │ │ @ instruction: 0xff70f179 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec17d5c │ │ │ │ + bl 0xfec17c9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ addlt r5, r2, sp, lsl #25 │ │ │ │ ldrdmi pc, [r8], -ip │ │ │ │ ldrtle r0, [r3], #-1445 @ 0xfffffa5b │ │ │ │ suble r2, pc, r2, lsl #20 │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xc0b80 │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xc0ac0 │ │ │ │ svceq 0x0002f1bc │ │ │ │ orrshi pc, r0, r0, lsl #4 │ │ │ │ strbvs pc, [r0, #964] @ 0x3c4 @ │ │ │ │ rsble r2, r3, r3, lsl #20 │ │ │ │ - ble 0x110bb8c │ │ │ │ + ble 0x110bacc │ │ │ │ @ instruction: 0xf8d0b1e5 │ │ │ │ vst2.32 {d2-d5}, [r2 :256], r8 │ │ │ │ ldrbeq r6, [r6, #-1408] @ 0xfffffa80 │ │ │ │ @ instruction: 0xf002d43c │ │ │ │ - b 0x17c3ba4 │ │ │ │ + b 0x17c3ae4 │ │ │ │ cmnle fp, r5, lsl #12 │ │ │ │ strcs pc, [r0, #1026] @ 0x402 │ │ │ │ streq lr, [ip, #-2645] @ 0xfffff5ab │ │ │ │ @ instruction: 0xf012d132 │ │ │ │ @ instruction: 0xf0000501 │ │ │ │ rsbeq r8, r5, pc, asr #2 │ │ │ │ @ instruction: 0xf500d506 │ │ │ │ @@ -180796,20 +180748,20 @@ │ │ │ │ andvc pc, r0, r0, asr #8 │ │ │ │ eorseq pc, pc, #0 │ │ │ │ andlt r6, r2, sl, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ bicsle r2, pc, r0, lsl #26 │ │ │ │ - ble 0xfee8bc58 │ │ │ │ + ble 0xfee8bb98 │ │ │ │ adcsle r2, r5, r0, lsl #26 │ │ │ │ @ instruction: 0x23b8f8d0 │ │ │ │ ldrble r0, [r7], #1366 @ 0x556 │ │ │ │ andcs lr, r0, r3, lsr #15 │ │ │ │ - tstpcs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsr #23 │ │ │ │ addscc pc, r6, #64, 4 │ │ │ │ mrc2 1, 6, pc, cr12, cr9, {3} │ │ │ │ ldrle r0, [r6, #102] @ 0x66 │ │ │ │ strpl pc, [r0], r0, lsl #10 │ │ │ │ orrsvs pc, r8, #14024704 @ 0xd60000 │ │ │ │ @@ -180817,71 +180769,71 @@ │ │ │ │ @ instruction: 0x0c05ea5c │ │ │ │ str sp, [ip, r0, asr #1] │ │ │ │ mcrrne 9, 4, r6, r2, cr8 @ │ │ │ │ vpmax.s8 d2, d0, d4 │ │ │ │ mcrrne 0, 15, r8, r6, cr4 │ │ │ │ eorcs fp, r9, r8, lsl #30 │ │ │ │ stmdbvs r8, {r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bcs 0x1c7db4 │ │ │ │ + bcs 0x1c7cf4 │ │ │ │ tstphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0001c45 │ │ │ │ @ instruction: 0xf04080d7 │ │ │ │ ldr r0, [sp, r4]! │ │ │ │ mcrrne 9, 4, r6, r2, cr8 @ │ │ │ │ vpmax.s8 d2, d0, d4 │ │ │ │ mcrrne 0, 13, r8, r1, cr3 │ │ │ │ sbchi pc, lr, r0 │ │ │ │ andseq pc, ip, r0, asr #32 │ │ │ │ stmdbvs r8, {r1, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bcs 0x1c7de0 │ │ │ │ + bcs 0x1c7d20 │ │ │ │ rschi pc, pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf0001c42 │ │ │ │ @ instruction: 0xf04080bf │ │ │ │ str r0, [r7, r4, lsr #32]! │ │ │ │ @ instruction: 0xe7a52031 │ │ │ │ @ instruction: 0xe7a32030 │ │ │ │ movweq r7, #4040 @ 0xfc8 │ │ │ │ andseq pc, r0, r0, asr #32 │ │ │ │ stmdbvs r8, {r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00982803 │ │ │ │ andeq pc, ip, r0, asr #32 │ │ │ │ vmul.i8 d29, d29, d8 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[4] │ │ │ │ @ instruction: 0xf644012d │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ - blmi 0x2000dd0 │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ + blmi 0x2000d10 │ │ │ │ subcc pc, sp, #64, 4 │ │ │ │ @ instruction: 0xffdaf1b0 │ │ │ │ str r2, [r9, r8, lsr #32] │ │ │ │ @ instruction: 0xe7872034 │ │ │ │ str r2, [r5, r2, lsr #32] │ │ │ │ movweq r7, #4040 @ 0xfc8 │ │ │ │ andseq pc, r1, r0, asr #32 │ │ │ │ eorscs lr, r5, r0, lsl #15 │ │ │ │ stmdbvs r8, {r1, r2, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bcs 0x1c7e48 │ │ │ │ + bcs 0x1c7d88 │ │ │ │ sbcshi pc, r5, r0, lsl #4 │ │ │ │ mcrrne 15, 12, r7, r4, cr10 │ │ │ │ @ instruction: 0xf040bf14 │ │ │ │ andscs r0, r3, r4, lsl r0 │ │ │ │ andcc lr, r2, r0, asr #20 │ │ │ │ stmdbvs r8, {r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00982803 │ │ │ │ andeq pc, r8, r0, asr #32 │ │ │ │ svcge 0x006af67f │ │ │ │ - tstpcs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addpl pc, r0, r4, asr #12 │ │ │ │ + sbcsmi pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s q10, q0, │ │ │ │ @ instruction: 0xf1b03249 │ │ │ │ andscs pc, r9, fp, lsr #31 │ │ │ │ eorcs lr, r1, sl, asr r7 │ │ │ │ @ instruction: 0xf8d0e758 │ │ │ │ - bcs 0xc9b0c │ │ │ │ + bcs 0xc9a4c │ │ │ │ svcge 0x0024f6bf │ │ │ │ andcs lr, r4, r0, asr #14 │ │ │ │ eorscs r6, pc, #2244608 @ 0x224000 │ │ │ │ andne lr, r1, r0, asr #20 │ │ │ │ andcs lr, lr, r0, asr r7 │ │ │ │ stmdbvs sl, {r3, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00142a01 │ │ │ │ @@ -180891,123 +180843,123 @@ │ │ │ │ andcs r2, pc, sp │ │ │ │ andcs lr, r2, ip, ror #15 │ │ │ │ vst1.64 {d30}, [pc :128], sl │ │ │ │ strb r6, [r7, r0, lsl #1]! │ │ │ │ andmi pc, r4, r0, asr #4 │ │ │ │ vabd.s8 q15, q8, q10 │ │ │ │ strb r4, [r1, r5]! │ │ │ │ - bcs 0x11b2fc │ │ │ │ + bcs 0x11b23c │ │ │ │ andcs fp, r7, r4, lsl pc │ │ │ │ ldrb r2, [fp, r5] │ │ │ │ movweq r7, #4040 @ 0xfc8 │ │ │ │ andeq pc, r8, r0, asr #32 │ │ │ │ stmdbvs r8, {r1, r2, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdacs r1, {r1, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr} │ │ │ │ andcs fp, lr, r4, lsl pc │ │ │ │ - b 0x10c8e24 │ │ │ │ + b 0x10c8d64 │ │ │ │ strb r3, [sp, r2] │ │ │ │ vmla.i8 q11, q0, q6 │ │ │ │ vhadd.s8 d20, d0, d14 │ │ │ │ stccs 2, cr4, [r1], {12} │ │ │ │ ldrmi fp, [r0], -r8, lsl #30 │ │ │ │ vst1.64 {d30}, [pc], r4 │ │ │ │ strb r6, [r1, r1, lsl #1] │ │ │ │ - bcs 0x11b33c │ │ │ │ + bcs 0x11b27c │ │ │ │ andcs fp, r6, r4, lsl pc │ │ │ │ ldr r2, [fp, r3]! │ │ │ │ ldr r2, [r9, r0]! │ │ │ │ vmax.f32 , q8, q5 │ │ │ │ - b 0x10d0e40 │ │ │ │ + b 0x10d0d80 │ │ │ │ ldr r3, [r3, r2]! │ │ │ │ andmi pc, r9, r0, asr #4 │ │ │ │ eorscs lr, pc, #176, 14 @ 0x2c00000 │ │ │ │ andcs lr, r1, r4, lsl #14 │ │ │ │ andcs lr, pc, ip, lsr #15 │ │ │ │ andcs lr, r0, sl, lsr #15 │ │ │ │ - tstpcs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r1, lsr fp │ │ │ │ eorcc pc, sp, #64, 4 │ │ │ │ ldc2l 1, cr15, [r0, #484]! @ 0x1e4 │ │ │ │ addcs pc, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf43f432a │ │ │ │ @ instruction: 0xe6d9aeb5 │ │ │ │ strbt r2, [r9], r3, lsr #32 │ │ │ │ strbt r2, [r7], fp, lsr #32 │ │ │ │ usat r2, #5, fp │ │ │ │ - tstpcs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subspl pc, ip, r4, asr #12 │ │ │ │ + adcmi pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b23 │ │ │ │ @ instruction: 0xf1b0725a │ │ │ │ vmax.f32 d31, d13, d23 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[4] │ │ │ │ @ instruction: 0xf644012d │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ - blmi 0x800f50 │ │ │ │ + vaddl.s8 q10, d16, d28 │ │ │ │ + blmi 0x800e90 │ │ │ │ subcc pc, r1, #64, 4 │ │ │ │ @ instruction: 0xff1af1b0 │ │ │ │ - tstpcs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subpl pc, r8, r4, asr #12 │ │ │ │ + addsmi pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d8 │ │ │ │ @ instruction: 0xf1b012a7 │ │ │ │ vmax.f32 d31, d13, d13 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[4] │ │ │ │ @ instruction: 0xf644012d │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ - blmi 0x4c0f84 │ │ │ │ + vaddl.s8 q10, d16, d28 │ │ │ │ + blmi 0x4c0ec4 │ │ │ │ rsbvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xff00f1b0 │ │ │ │ - tstpcs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 96), sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subspl pc, ip, r4, asr #12 │ │ │ │ + adcmi pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d9 │ │ │ │ @ instruction: 0xf1b03251 │ │ │ │ @ instruction: 0xf24dfef3 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[4] │ │ │ │ @ instruction: 0xf644012d │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ - blmi 0x180fb8 │ │ │ │ + vaddl.s8 q10, d16, d28 │ │ │ │ + blmi 0x180ef8 │ │ │ │ subsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ mcr2 1, 7, pc, cr6, cr0, {5} @ │ │ │ │ - eorseq r9, r3, r4, lsl ip │ │ │ │ - eorseq r9, r3, r4, lsl #24 │ │ │ │ - eorseq r9, r3, r4, lsr #24 │ │ │ │ - ldrshteq r9, [r3], -r4 │ │ │ │ + eorseq r9, r3, r4, ror #22 │ │ │ │ + eorseq r9, r3, r4, asr fp │ │ │ │ + eorseq r9, r3, r4, ror fp │ │ │ │ + eorseq r9, r3, r4, asr #22 │ │ │ │ stmmi r0, {r0, r2, r3, r5, r8, fp, sp, lr, pc} │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r9, lsl #1 │ │ │ │ strpl pc, [r8, -r0, lsl #10] │ │ │ │ - blpl 0x14be344 │ │ │ │ + blpl 0x14be284 │ │ │ │ @ instruction: 0x461d3710 │ │ │ │ ldrtmi r9, [r8], -r3, lsl #2 │ │ │ │ @ instruction: 0x46924bbd │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xfe87ef48 │ │ │ │ + blx 0xfe87ee88 │ │ │ │ stcvs 8, cr15, [r8], {91} @ 0x5b │ │ │ │ vrsubhn.i16 d20, q3, q1 │ │ │ │ - blcs 0xc9c5c │ │ │ │ + blcs 0xc9b9c │ │ │ │ addshi pc, lr, r0, asr #32 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d88081 │ │ │ │ @ instruction: 0xf0033368 │ │ │ │ - blcc 0x4c1bf0 │ │ │ │ + blcc 0x4c1b30 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf6492301 │ │ │ │ - vmla.f d19, d16, d0[6] │ │ │ │ - bl 0x101450 │ │ │ │ + vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + bl 0x101390 │ │ │ │ svclt 0x00980183 │ │ │ │ strcs r6, [r0], -fp, asr #25 │ │ │ │ svceq 0x0002f1ba │ │ │ │ rsbsle r9, r0, r6, lsl #12 │ │ │ │ mrcvs 8, 5, APSR_nzcv, cr8, cr8, {6} │ │ │ │ @ instruction: 0x5600f416 │ │ │ │ @ instruction: 0xf8d5d06b │ │ │ │ @@ -181028,90 +180980,90 @@ │ │ │ │ cdpcs 0, 0, cr13, cr1, cr15, {3} │ │ │ │ cmpphi r4, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ cmnle pc, r0, lsl #16 │ │ │ │ @ instruction: 0xdc0d2a01 │ │ │ │ svceq 0x0004f1b9 │ │ │ │ ldrtmi sp, [r8], -sl, lsl #2 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - stc2l 7, cr15, [r8], #552 @ 0x228 │ │ │ │ + stc2l 7, cr15, [r8, #-552] @ 0xfffffdd8 │ │ │ │ svccc 0x0080f411 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ andcs fp, r2, #24, 30 @ 0x60 │ │ │ │ cmplt r1, r9, lsr #30 │ │ │ │ @ instruction: 0xf50468aa │ │ │ │ andcs r5, r0, r9, lsl r1 │ │ │ │ subvs r0, r8, r2, lsl fp │ │ │ │ andvs r0, sl, r2, lsl r1 │ │ │ │ - bne 0xff649824 │ │ │ │ - blx 0xfee528c4 │ │ │ │ - blge 0x27ea3c │ │ │ │ + bne 0xff649764 │ │ │ │ + blx 0xfee52804 │ │ │ │ + blge 0x27e97c │ │ │ │ andls r4, r4, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf7ff0976 │ │ │ │ stmdbls r6, {r0, r1, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - bls 0x1d2a44 │ │ │ │ + bls 0x1d2984 │ │ │ │ svceq 0x0002f1ba │ │ │ │ addshi pc, r0, r0, asr #32 │ │ │ │ - b 0x1120fec │ │ │ │ + b 0x1120f2c │ │ │ │ smlabbcs r3, r6, r0, r6 │ │ │ │ subcs lr, r3, r0, asr #20 │ │ │ │ - b 0x10e0df8 │ │ │ │ + b 0x10e0d38 │ │ │ │ @ instruction: 0xf04010c3 │ │ │ │ @ instruction: 0xf5044002 │ │ │ │ - blls 0x196144 │ │ │ │ + blls 0x196084 │ │ │ │ eorvs r2, r3, r0, lsl #10 │ │ │ │ rsbvs r4, r5, r3, lsl r6 │ │ │ │ @ instruction: 0xf8c84602 │ │ │ │ @ instruction: 0x4638cebc │ │ │ │ - blx 0xfff064 │ │ │ │ + blx 0xffefa4 │ │ │ │ cmppvs r8, #216, 16 @ p-variant is OBSOLETE @ 0xd80000 │ │ │ │ orreq pc, r1, #402653187 @ 0x18000003 │ │ │ │ @ instruction: 0xf8d5e789 │ │ │ │ strls r9, [r4], -r4 │ │ │ │ svceq 0x0003f1b9 │ │ │ │ @ instruction: 0xf1b9d995 │ │ │ │ @ instruction: 0xf0400f04 │ │ │ │ @ instruction: 0xf50480bf │ │ │ │ - blvc 0xfe2d54ec │ │ │ │ + blvc 0xfe2d542c │ │ │ │ svclt 0x000c2b03 │ │ │ │ @ instruction: 0xf0002000 │ │ │ │ str r0, [ip, r1] │ │ │ │ mrcne 8, 2, APSR_nzcv, cr0, cr8, {6} │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ @ instruction: 0xf8d8af72 │ │ │ │ - bl 0x2d0a4c │ │ │ │ + bl 0x2d098c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ mvnsmi r6, #20, 28 @ 0x140 │ │ │ │ movweq pc, #4102 @ 0x1006 @ │ │ │ │ cdpcs 7, 0, cr14, cr0, cr7, {3} │ │ │ │ sbchi pc, ip, r0, asr #32 │ │ │ │ addsle r2, pc, r0, lsl #16 │ │ │ │ - blge 0x2498d4 │ │ │ │ + blge 0x249814 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ stc2l 7, cr15, [r2, #-1020] @ 0xfffffc04 │ │ │ │ strmi r7, [r4], sl, lsr #30 │ │ │ │ - blls 0x22d5a0 │ │ │ │ - bleq 0x67d768 │ │ │ │ + blls 0x22d4e0 │ │ │ │ + bleq 0x67d6a8 │ │ │ │ andeq pc, r0, #-1073741770 @ 0xc0000036 │ │ │ │ andeq lr, fp, #67584 @ 0x10800 │ │ │ │ - mvncc pc, #76546048 @ 0x4900000 │ │ │ │ + teqpcc r8, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf10a444b │ │ │ │ @ instruction: 0xf8933eff │ │ │ │ - blls 0x245398 │ │ │ │ + blls 0x2452d8 │ │ │ │ @ instruction: 0xf1aa4331 │ │ │ │ - b 0x1182908 │ │ │ │ + b 0x1182848 │ │ │ │ svcvc 0x006b5042 │ │ │ │ subsvs pc, pc, #8, 10 @ 0x2000000 │ │ │ │ sbcne lr, r3, r0, asr #20 │ │ │ │ cmnmi r3, r3, ror r2 │ │ │ │ andpl lr, r3, r0, asr #20 │ │ │ │ movweq pc, #478 @ 0x1de @ │ │ │ │ movweq lr, #60227 @ 0xeb43 │ │ │ │ addne lr, r3, r0, asr #20 │ │ │ │ - b 0x10e7d34 │ │ │ │ + b 0x10e7c74 │ │ │ │ stmiavs r9!, {r0, r7, ip, sp}^ │ │ │ │ stcne 8, cr15, [r8], {66} @ 0x42 │ │ │ │ subcc lr, r3, r0, asr #20 │ │ │ │ @ instruction: 0xf8422300 │ │ │ │ @ instruction: 0xf0403c04 │ │ │ │ stmdbvs fp!, {r2, r4, r5, r6, r7, lr} │ │ │ │ vqdmulh.s d2, d0, d3 │ │ │ │ @@ -181124,34 +181076,34 @@ │ │ │ │ ldrb r2, [sl, -r3, lsl #4]! │ │ │ │ ldmibcc pc!, {r1, r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ mrceq 8, 5, APSR_nzcv, cr8, cr8, {6} │ │ │ │ movweq pc, #473 @ 0x1d9 @ │ │ │ │ muls ip, r5, r8 │ │ │ │ movweq lr, #39747 @ 0x9b43 │ │ │ │ svcpl 0x0000f410 │ │ │ │ - b 0x14b5600 │ │ │ │ + b 0x14b5540 │ │ │ │ svcvc 0x006b1983 │ │ │ │ - b 0x1121134 │ │ │ │ + b 0x1121074 │ │ │ │ vmla.f q9, q0, d1[1] │ │ │ │ @ instruction: 0xf0856500 │ │ │ │ - b 0x1102590 │ │ │ │ + b 0x11024d0 │ │ │ │ tstmi sp, #-2147483615 @ 0x80000021 │ │ │ │ svclt 0x00182a02 │ │ │ │ streq pc, [r1, #-69] @ 0xffffffbb │ │ │ │ streq pc, [r1, #-133] @ 0xffffff7b │ │ │ │ tstlt r5, sp, ror #5 │ │ │ │ svceq 0x0000f1be │ │ │ │ - b 0x1135650 │ │ │ │ - b 0x10c54b8 │ │ │ │ + b 0x1135590 │ │ │ │ + b 0x10c53f8 │ │ │ │ @ instruction: 0xf0400009 │ │ │ │ @ instruction: 0xf1ba4012 │ │ │ │ andsle r0, r9, r1, lsl #30 │ │ │ │ strb r2, [sl, -r4, lsl #2] │ │ │ │ svceq 0x0000f1be │ │ │ │ - b 0x113571c │ │ │ │ + b 0x113565c │ │ │ │ @ instruction: 0xf0401083 │ │ │ │ vst4.8 {d20-d23}, [r0 :64], r6 │ │ │ │ ldrb r5, [r0, r0]! │ │ │ │ addmi pc, r0, #79 @ 0x4f │ │ │ │ stclne 8, cr15, [r8, #800]! @ 0x320 │ │ │ │ stclcs 8, cr15, [ip, #800]! @ 0x320 │ │ │ │ @ instruction: 0xf04fe7bb │ │ │ │ @@ -181162,76 +181114,76 @@ │ │ │ │ strble r0, [r1, #1819]! @ 0x71b │ │ │ │ stcvs 4, cr15, [r0], {76} @ 0x4c │ │ │ │ str r2, [sl, -r4, lsl #2]! │ │ │ │ movweq lr, #6729 @ 0x1a49 │ │ │ │ tstpmi r1, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ bfi r4, r8, #6, #15 │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ - blmi 0x3016cc │ │ │ │ + vsra.s64 q10, q10, #64 │ │ │ │ + blmi 0x30160c │ │ │ │ andls r2, r0, lr, lsl #5 │ │ │ │ stc2 1, cr15, [ip], {121} @ 0x79 │ │ │ │ - @ instruction: 0x51a4f644 │ │ │ │ + mvnsmi pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r0, r4, asr #12 │ │ │ │ + andspl pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs r4, r1, #3072 @ 0xc00 │ │ │ │ ldc2l 1, cr15, [r0, #-704] @ 0xfffffd40 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r9, r3, r0, ror #24 │ │ │ │ - eorseq r9, r3, r8, ror ip │ │ │ │ - @ instruction: 0x51a4f644 │ │ │ │ + ldrhteq r9, [r3], -r0 │ │ │ │ + eorseq r9, r3, r8, asr #23 │ │ │ │ + mvnsmi pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscpl pc, r0, r4, asr #12 │ │ │ │ + eorspl pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs r4, r2, #24, 22 @ 0x6000 │ │ │ │ ldc2 1, cr15, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - @ instruction: 0x51a4f644 │ │ │ │ + mvnsmi pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, r8, r4, asr #12 │ │ │ │ + rsbspl pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs r4, r5, #18432 @ 0x4800 │ │ │ │ ldc2 1, cr15, [r2, #-704]! @ 0xfffffd40 │ │ │ │ - @ instruction: 0x51a4f644 │ │ │ │ + mvnsmi pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subsvs pc, ip, r4, asr #12 │ │ │ │ + adcpl pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ eorscs r4, fp, #13312 @ 0x3400 │ │ │ │ stc2 1, cr15, [r6, #-704]! @ 0xfffffd40 │ │ │ │ - @ instruction: 0x51a4f644 │ │ │ │ + mvnsmi pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r8, r4, asr #12 │ │ │ │ + addpl pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs r4, r7, #6144 @ 0x1800 │ │ │ │ ldc2 1, cr15, [sl, #-704] @ 0xfffffd40 │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vaddw.s8 , q8, d20 │ │ │ │ - blmi 0x1c1764 │ │ │ │ + vsra.s64 q10, q10, #64 │ │ │ │ + blmi 0x1c16a4 │ │ │ │ ldrdls r2, [r0], -ip │ │ │ │ - blx 0xff0fd89a │ │ │ │ - eorseq r9, r3, r8, ror ip │ │ │ │ - eorseq r9, r3, ip, lsr #25 │ │ │ │ - mlaseq r3, r8, ip, r9 │ │ │ │ + blx 0xff0fd7da │ │ │ │ + eorseq r9, r3, r8, asr #23 │ │ │ │ + ldrshteq r9, [r3], -ip │ │ │ │ + eorseq r9, r3, r8, ror #23 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldmib r3, {r1, r9, sl, lr}^ │ │ │ │ stmdbcs r0, {r1, ip} │ │ │ │ bicsvs lr, r1, #323584 @ 0x4f000 │ │ │ │ movtne lr, #2627 @ 0xa43 │ │ │ │ bfceq sp, #20, #5 │ │ │ │ @ instruction: 0xf8d2d520 │ │ │ │ vst2.32 {d3-d6}, [r3 :256], r8 │ │ │ │ - bllt 0xfe4d94e4 │ │ │ │ + bllt 0xfe4d9424 │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ - b 0x17ee6ec │ │ │ │ + b 0x17ee62c │ │ │ │ subsle r0, r1, r0, lsl #28 │ │ │ │ ldrtle r0, [sp], #-75 @ 0xffffffb5 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ orrmi r4, fp, #0, 6 │ │ │ │ vmla.i , , d0[0] │ │ │ │ - bllt 0x12d9404 │ │ │ │ + bllt 0x12d9344 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ @ instruction: 0xf013fb04 │ │ │ │ tstle r0, r1 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ @@ -181250,56 +181202,56 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ msreq SPSR_xc, #9568256 @ 0x920000 │ │ │ │ smlabtcs r0, r0, r9, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1ff4e6 │ │ │ │ + blx 0x1ff426 │ │ │ │ orrpl pc, r0, #8388608 @ 0x800000 │ │ │ │ orrscc pc, r8, #13828096 @ 0xd30000 │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xd1b94303 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1ff50a │ │ │ │ + blx 0x1ff44a │ │ │ │ orrcs pc, r0, #50331648 @ 0x3000000 │ │ │ │ movweq lr, #51795 @ 0xca53 │ │ │ │ strb sp, [pc, sl, lsr #1]! │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec185a8 │ │ │ │ + bl 0xfec184e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ @ instruction: 0x46164b14 │ │ │ │ @ instruction: 0x46074a14 │ │ │ │ movwls r4, #1549 @ 0x60d │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r0, r1, r3, r4, r8, r9, sp} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ vhsub.s8 d16, d12, d0 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf04c022d │ │ │ │ stmdbls lr, {r0, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r8], -r4, lsl #12 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ movwls r3, #41736 @ 0xa308 │ │ │ │ @ instruction: 0xf9eef017 │ │ │ │ - blge 0x192c78 │ │ │ │ + blge 0x192bb8 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strls r2, [r3], #-1026 @ 0xfffffbfe │ │ │ │ stc2 7, cr15, [sl, #1020] @ 0x3fc │ │ │ │ - eorseq r9, r3, r4, asr #25 │ │ │ │ + eorseq r9, r3, r4, lsl ip │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18614 │ │ │ │ + bl 0xfec18554 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [sl], r0 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ @ instruction: 0x460f4a12 │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ @@ -181308,109 +181260,109 @@ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf7fe9301 │ │ │ │ strbtmi pc, [fp], -r5, lsr #16 @ │ │ │ │ strmi r4, [r6], -r2, lsl #12 │ │ │ │ strtmi sl, [r8], -r1, lsl #18 │ │ │ │ ldcvc 8, cr15, [r0], #788 @ 0x314 │ │ │ │ ldcmi 8, cr15, [r4], #788 @ 0x314 │ │ │ │ - blx 0x207f456 │ │ │ │ + blx 0x207f396 │ │ │ │ @ instruction: 0xf8c54633 │ │ │ │ @ instruction: 0xf04f0cac │ │ │ │ tstcs r3, sl, lsl #4 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ svclt 0x0000f83d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec18678 │ │ │ │ + bl 0xfec185b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ - blcs 0xd44e0 │ │ │ │ - bmi 0x692ce0 │ │ │ │ + blcs 0xd4420 │ │ │ │ + bmi 0x692c20 │ │ │ │ tstpeq fp, #79 @ p-variant is OBSOLETE @ 0x4f │ │ │ │ svclt 0x000c9400 │ │ │ │ strcs r2, [r6], #-1029 @ 0xfffffbfb │ │ │ │ strmi r9, [r7], -r3, lsl #8 │ │ │ │ ldmdavs r2, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ vhsub.s8 d16, d12, d0 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d12, d29 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ strcs r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [r8], #-1027 @ 0xfffffbfd │ │ │ │ cdp2 0, 4, cr15, cr10, cr12, {2} │ │ │ │ @ instruction: 0x46049912 │ │ │ │ @ instruction: 0xf0174638 │ │ │ │ - blge 0x1bfad0 │ │ │ │ + blge 0x1bfa10 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fd1d │ │ │ │ - eorseq r9, r3, r4, asr #25 │ │ │ │ + eorseq r9, r3, r4, lsl ip │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec186f0 │ │ │ │ + bl 0xfec18630 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ movwcs r4, #1564 @ 0x61c │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ svclt 0x0000ff4f │ │ │ │ - bcc 0x108e34 │ │ │ │ + bcc 0x108d74 │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f913 │ │ │ │ svcgt 0x0001f912 │ │ │ │ - blx 0x851f7e │ │ │ │ + blx 0x851ebe │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - bcc 0x108e5c │ │ │ │ + bcc 0x108d9c │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f813 │ │ │ │ svcgt 0x0001f812 │ │ │ │ - blx 0x851fa6 │ │ │ │ + blx 0x851ee6 │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - bcc 0x108e84 │ │ │ │ + bcc 0x108dc4 │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f813 │ │ │ │ svcgt 0x0001f912 │ │ │ │ - blx 0x851fce │ │ │ │ + blx 0x851f0e │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf64fb087 │ │ │ │ @ instruction: 0xf6cf79f8 │ │ │ │ @ instruction: 0x461d79ff │ │ │ │ streq pc, [r8, -r1, lsl #2] │ │ │ │ streq pc, [r8], #-258 @ 0xfffffefe │ │ │ │ - bl 0xfeb28de4 │ │ │ │ + bl 0xfeb28d24 │ │ │ │ @ instruction: 0xf8dd0902 │ │ │ │ andls r8, r5, r4, asr #32 │ │ │ │ mcr2 10, 4, pc, cr6, cr15, {2} @ │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf10e2e02 │ │ │ │ svclt 0x00180e01 │ │ │ │ @ instruction: 0xf8cd3601 │ │ │ │ - b 0x14a55d4 │ │ │ │ + b 0x14a5514 │ │ │ │ svclt 0x000c0ece │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ - bleq 0xff27bf0c │ │ │ │ + bleq 0xff27be4c │ │ │ │ svclt 0x000c4606 │ │ │ │ @ instruction: 0xf8cd46f3 │ │ │ │ stmib sp, {r3, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1a7be03 │ │ │ │ @ instruction: 0xf1a40b08 │ │ │ │ ldrbmi r0, [r2], -r8, lsl #20 │ │ │ │ stmdavs r8!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ @@ -181420,42 +181372,42 @@ │ │ │ │ strbmi r0, [r0, ip, lsl #24] │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf8554683 │ │ │ │ strbmi r0, [r0, r8, lsl #24] │ │ │ │ strmi r4, [r2], r2, lsr #12 │ │ │ │ @ instruction: 0xf8554639 │ │ │ │ ldrcc r0, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - blls 0x113518 │ │ │ │ + blls 0x113458 │ │ │ │ ldrcc r9, [r0, -r2, lsl #20] │ │ │ │ @ instruction: 0xf8c64423 │ │ │ │ @ instruction: 0xf8c69000 │ │ │ │ addsmi fp, sl, #4 │ │ │ │ andge lr, r2, r6, asr #19 │ │ │ │ ldreq pc, [r0], -r6, lsl #2 │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8ddbe03 │ │ │ │ ldrbmi sl, [lr, #20] │ │ │ │ andeq lr, fp, sl, lsl #22 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfeb8aa48 │ │ │ │ + bl 0xfeb8a988 │ │ │ │ stmia r0!, {sl, fp}^ │ │ │ │ - bl 0xd2a58 │ │ │ │ + bl 0xd2998 │ │ │ │ ldrmi r0, [lr, #780] @ 0x30c │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addcs pc, r4, #192, 6 │ │ │ │ movweq pc, #37824 @ 0x93c0 @ │ │ │ │ - b 0x148bef0 │ │ │ │ + b 0x148be30 │ │ │ │ svclt 0x00043cd0 │ │ │ │ @ instruction: 0xf043035b │ │ │ │ strdle r4, [r5], -pc @ │ │ │ │ - blcs 0xefc0c │ │ │ │ + blcs 0xefb4c │ │ │ │ @ instruction: 0xf041bf08 │ │ │ │ orrslt r0, r9, r1, lsl #2 │ │ │ │ sbcvc lr, ip, r2, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ cmpeq fp, #112, 4 │ │ │ │ @@ -181476,88 +181428,88 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrcs fp, [r2], #-137 @ 0xffffff77 │ │ │ │ svcls 0x0002f893 │ │ │ │ ldmdals r3, {r0, r2, ip, pc} │ │ │ │ stmibeq r0, {r0, r3, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ - blx 0x1e8b42 │ │ │ │ - blx 0x188d6fc │ │ │ │ + blx 0x1e8a82 │ │ │ │ + blx 0x188d63c │ │ │ │ @ instruction: 0xf10efe85 │ │ │ │ stcls 14, cr0, [r5], {1} │ │ │ │ msrvc SPSR_f, #0, 12 │ │ │ │ vsubw.u8 , , d3 │ │ │ │ - b 0x148a314 │ │ │ │ - blcs 0x14524c │ │ │ │ + b 0x148a254 │ │ │ │ + blcs 0x14518c │ │ │ │ strbcs pc, [r0, #965] @ 0x3c5 @ │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r5, r6, r9, sl, lr}^ │ │ │ │ svclt 0x001c6014 │ │ │ │ @ instruction: 0x461f00db │ │ │ │ @ instruction: 0xf1a79006 │ │ │ │ strtmi r0, [r7], #-16 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ svclt 0x00089704 │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r6, r9, sl, lr}^ │ │ │ │ streq lr, [r0, -r5, lsl #20] │ │ │ │ streq lr, [r0, #-2597] @ 0xfffff5db │ │ │ │ vstmiaeq r7, {s29-s107} │ │ │ │ - bl 0x101d00 │ │ │ │ + bl 0x101c40 │ │ │ │ @ instruction: 0xf851000c │ │ │ │ ldrmi r1, [r4], #55 @ 0x37 │ │ │ │ eorsvc pc, r7, r2, asr r8 @ │ │ │ │ - blx 0x91b85c │ │ │ │ + blx 0x91b79c │ │ │ │ @ instruction: 0xf1c5fa05 │ │ │ │ @ instruction: 0xf8dc0120 │ │ │ │ - blx 0xa89778 │ │ │ │ - blx 0x100380 │ │ │ │ - b 0x137db74 │ │ │ │ + blx 0xa896b8 │ │ │ │ + blx 0x1002c0 │ │ │ │ + b 0x137dab4 │ │ │ │ @ instruction: 0xf1a50a01 │ │ │ │ - blx 0x8c1bf8 │ │ │ │ - blx 0x8ff790 │ │ │ │ - b 0x137db84 │ │ │ │ + blx 0x8c1b38 │ │ │ │ + blx 0x8ff6d0 │ │ │ │ + b 0x137dac4 │ │ │ │ stmdbls r6, {r0, r9, fp} │ │ │ │ - beq 0x27c1b0 │ │ │ │ - b 0xfe2d3024 │ │ │ │ + beq 0x27c0f0 │ │ │ │ + b 0xfe2d2f64 │ │ │ │ @ instruction: 0xf1c50801 │ │ │ │ strcs r0, [r0], #-288 @ 0xfffffee0 │ │ │ │ @ instruction: 0x3e06e9cd │ │ │ │ @ instruction: 0xf101fa02 │ │ │ │ - bleq 0x13c0cc │ │ │ │ + bleq 0x13c00c │ │ │ │ msreq CPSR_, r5, lsr #3 │ │ │ │ @ instruction: 0xf505fa22 │ │ │ │ @ instruction: 0xf101fa22 │ │ │ │ - bleq 0x13c0dc │ │ │ │ + bleq 0x13c01c │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ @ instruction: 0xf004fa2a │ │ │ │ - blx 0x2d30e4 │ │ │ │ - blx 0xafdfcc │ │ │ │ + blx 0x2d3024 │ │ │ │ + blx 0xafdf0c │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0xf7ff4318 │ │ │ │ @ instruction: 0xf1c4ff4d │ │ │ │ @ instruction: 0xf1a40220 │ │ │ │ strmi r0, [r7], -r0, lsr #6 │ │ │ │ vpmax.s8 d15, d2, d5 │ │ │ │ - blx 0xb93104 │ │ │ │ + blx 0xb93044 │ │ │ │ ldrcc pc, [r0], #-4 │ │ │ │ vpmax.u8 d15, d3, d21 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xff3cf7ff │ │ │ │ movwls r9, #2819 @ 0xb03 │ │ │ │ - blls 0x652ffc │ │ │ │ + blls 0x652f3c │ │ │ │ ldmdavs r2!, {r3, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf850f769 │ │ │ │ + @ instruction: 0xf8b0f769 │ │ │ │ @ instruction: 0xf8469b04 │ │ │ │ addsmi r0, lr, #4, 22 @ 0x1000 │ │ │ │ ldmib sp, {r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - bls 0x211028 │ │ │ │ + bls 0x210f68 │ │ │ │ ldrmi r4, [sl], #-1438 @ 0xfffffa62 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xfe78ac1c │ │ │ │ + bne 0xfe78ab5c │ │ │ │ strmi lr, [r2, #-2274] @ 0xfffff71e │ │ │ │ strmi r1, [lr, #2257] @ 0x8d1 │ │ │ │ strdlt sp, [r9], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -181582,46 +181534,46 @@ │ │ │ │ sbcseq fp, fp, sl, lsl pc │ │ │ │ @ instruction: 0x4692469a │ │ │ │ ldreq pc, [r0, -sl, lsr #3] │ │ │ │ andseq pc, r4, r0, lsr r8 @ │ │ │ │ @ instruction: 0xf787fab7 │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ @ instruction: 0x5c12e9dd │ │ │ │ - b 0x243e9c │ │ │ │ - b 0xa428c0 │ │ │ │ + b 0x243ddc │ │ │ │ + b 0xa42800 │ │ │ │ stmib sp, {r0, r1, r2, r9, sl}^ │ │ │ │ - bl 0x10e0bc │ │ │ │ + bl 0x10dffc │ │ │ │ cmneq r6, r4, asr #29 │ │ │ │ eorsvc pc, r4, r1, asr r8 @ │ │ │ │ smlawteq r0, r6, r1, pc @ │ │ │ │ ldrdmi pc, [r4], -lr │ │ │ │ - blx 0x1d1c9c │ │ │ │ + blx 0x1d1bdc │ │ │ │ movwmi pc, #61697 @ 0xf101 @ │ │ │ │ msreq CPSR_, r6, lsr #3 │ │ │ │ @ instruction: 0xf606fa24 │ │ │ │ @ instruction: 0xf101fa24 │ │ │ │ streq lr, [ip], -r6, lsl #21 │ │ │ │ strbmi r4, [r9], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7ff406f │ │ │ │ stcls 14, cr15, [r3, #-788] @ 0xfffffcec │ │ │ │ @ instruction: 0x4683463b │ │ │ │ strtmi r4, [sl], #1607 @ 0x647 │ │ │ │ ldrmi r2, [r8], r0, lsl #8 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ @ instruction: 0xf004fa28 │ │ │ │ - blx 0x253220 │ │ │ │ + blx 0x253160 │ │ │ │ ldrcc pc, [r0], #-514 @ 0xfffffdfe │ │ │ │ vpmax.u8 d15, d3, d22 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ mcr2 7, 5, pc, cr14, cr15, {7} @ │ │ │ │ - blls 0x5e7510 │ │ │ │ + blls 0x5e7450 │ │ │ │ stmdavs sl!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xffc4f768 │ │ │ │ - bleq 0x1ffa30 │ │ │ │ + @ instruction: 0xf824f769 │ │ │ │ + bleq 0x1ff970 │ │ │ │ mvnle r4, r5, asr r5 │ │ │ │ andcc lr, r4, #3620864 @ 0x374000 │ │ │ │ addsmi r9, sl, #49152 @ 0xc000 │ │ │ │ stmdble r7, {r0, r3, r4, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r1!, {r0, r1, r3, r4, r6, r9, fp, ip}^ │ │ │ │ stmiane r8, {r1, r8, sl, lr}^ │ │ │ │ @@ -181678,15 +181630,15 @@ │ │ │ │ strcc fp, [r1, #-740] @ 0xfffffd1c │ │ │ │ rsceq r3, sp, r1, lsl #8 │ │ │ │ rsceq fp, r5, r8, lsl #30 │ │ │ │ @ instruction: 0xf91c440d │ │ │ │ @ instruction: 0xf9113f01 │ │ │ │ @ instruction: 0xf91e2f01 │ │ │ │ bicseq r4, fp, r1, lsl #30 │ │ │ │ - blx 0x1ce722 │ │ │ │ + blx 0x1ce662 │ │ │ │ vcge.u8 d19, d3, d2 │ │ │ │ bicsne r1, fp, r7, asr #5 │ │ │ │ svclt 0x001c429a │ │ │ │ @ instruction: 0xf08317db │ │ │ │ addmi r0, sp, #-268435449 @ 0xf0000007 │ │ │ │ svccs 0x0001f800 │ │ │ │ andcs sp, r0, r9, ror #3 │ │ │ │ @@ -181695,46 +181647,46 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vabal.u8 , d3, d0 │ │ │ │ @ instruction: 0xf1be2e01 │ │ │ │ svclt 0x000a0f02 │ │ │ │ @ instruction: 0xf10eb2db │ │ │ │ movwcc r0, #7681 @ 0x1e01 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ - b 0x14b16c4 │ │ │ │ + b 0x14b1604 │ │ │ │ @ instruction: 0xf1020ece │ │ │ │ svclt 0x000832ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi r3, [lr], #2049 @ 0x801 │ │ │ │ svcgt 0x0001f911 │ │ │ │ svccc 0x0001f912 │ │ │ │ vqrdmlah.s d15, d12, d3 │ │ │ │ stclne 3, cr15, [r7], {67} @ 0x43 │ │ │ │ ldrmi r1, [ip, #475] @ 0x1db │ │ │ │ bfine fp, ip, (invalid: 30:27) │ │ │ │ - ldcleq 0, cr15, [pc], #-524 @ 0xc1884 │ │ │ │ + ldcleq 0, cr15, [pc], #-524 @ 0xc17c4 │ │ │ │ @ instruction: 0xf800458e │ │ │ │ mvnle ip, r1, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1ffc1e │ │ │ │ + blx 0x1ffb5e │ │ │ │ vorr.i32 d27, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf1be2e01 │ │ │ │ svclt 0x000a0f02 │ │ │ │ @ instruction: 0xf10eb2db │ │ │ │ movwcc r0, #7681 @ 0x1e01 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ - b 0x14b1724 │ │ │ │ + b 0x14b1664 │ │ │ │ @ instruction: 0xf1020ece │ │ │ │ svclt 0x000832ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi r3, [lr], #2049 @ 0x801 │ │ │ │ @ instruction: 0xf9112440 │ │ │ │ @ instruction: 0xf912cf01 │ │ │ │ - blx 0x5916e6 │ │ │ │ + blx 0x591626 │ │ │ │ vcgt.u8 d20, d3, d12 │ │ │ │ bicsne r1, fp, r7, asr #25 │ │ │ │ svclt 0x001c459c │ │ │ │ @ instruction: 0xf08317db │ │ │ │ strmi r0, [lr, #3199] @ 0xc7f │ │ │ │ svcgt 0x0001f800 │ │ │ │ andcs sp, r0, sp, ror #3 │ │ │ │ @@ -181746,16 +181698,16 @@ │ │ │ │ submi fp, r9, #-1073741824 @ 0xc0000000 │ │ │ │ addcc lr, ip, pc, asr #20 │ │ │ │ sbccc lr, r2, r0, lsl #22 │ │ │ │ bicne r4, r3, #8, 8 @ 0x8000000 │ │ │ │ sbccc pc, pc, r0, asr #6 │ │ │ │ mulle r6, r8, r2 │ │ │ │ rscsvc pc, pc, r7, asr #12 │ │ │ │ - b 0xfe0ca334 │ │ │ │ - blls 0x11dec0 │ │ │ │ + b 0xfe0ca274 │ │ │ │ + blls 0x11de00 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ ldrmi fp, [lr], r0, lsl #10 │ │ │ │ vstmiacc ip, {s29-s107} │ │ │ │ @@ -181763,24 +181715,24 @@ │ │ │ │ vnmulmi.f32 s28, s28, s30 │ │ │ │ @ instruction: 0x3eceea4f │ │ │ │ @ instruction: 0xcc02fb11 │ │ │ │ cdpmi 5, 8, cr15, cr0, cr14, {0} │ │ │ │ mvncc lr, #323584 @ 0x4f000 │ │ │ │ stclcc 3, cr15, [pc], {76} @ 0x4c │ │ │ │ svclt 0x001f4563 │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xc1c90 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xc1bd0 │ │ │ │ vstmiavc r3!, {s29-s168} │ │ │ │ @ instruction: 0xf8c02301 │ │ │ │ - blx 0x511702 │ │ │ │ + blx 0x511642 │ │ │ │ bicsne lr, sl, #-939524096 @ 0xc8000000 │ │ │ │ biccc pc, pc, #201326593 @ 0xc000001 │ │ │ │ svclt 0x001e429a │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ @ instruction: 0xf6471ee0 │ │ │ │ - blx 0x89eb94 │ │ │ │ + blx 0x89ead4 │ │ │ │ svclt 0x0018f08c │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @@ -181793,59 +181745,59 @@ │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ stmdbne pc, {r0, r2, r4, r5, r9, sl, lr}^ @ │ │ │ │ svcgt 0x0002f93e │ │ │ │ - blcs 0x1800b0 │ │ │ │ + blcs 0x17fff0 │ │ │ │ svcge 0x0002f834 │ │ │ │ vstmiacc ip, {s29-s107} │ │ │ │ stcmi 5, cr15, [r0], {12} │ │ │ │ andgt pc, sl, #18432 @ 0x4800 │ │ │ │ stclcc 3, cr15, [pc], {66} @ 0x42 │ │ │ │ strbmi r1, [r2, #-978]! @ 0xfffffc2e │ │ │ │ @ instruction: 0xf8c3bf1c │ │ │ │ - b 0xfe2e5c0c │ │ │ │ + b 0xfe2e5b4c │ │ │ │ addmi r7, pc, #57856 @ 0xe200 │ │ │ │ andgt pc, r0, lr, lsr #17 │ │ │ │ strtmi sp, [r8], #-486 @ 0xfffffe1a │ │ │ │ stmdble r9, {r1, r2, r3, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, fp, pc}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ - blx 0x52f08a │ │ │ │ - b 0x14c1454 │ │ │ │ + blx 0x52efca │ │ │ │ + b 0x14c1394 │ │ │ │ ldrne r3, [fp], #-3276 @ 0xfffff334 │ │ │ │ stcmi 5, cr15, [r0], {12} │ │ │ │ @ instruction: 0xf132fb11 │ │ │ │ @ instruction: 0x0c0eebac │ │ │ │ @ instruction: 0xf50303db │ │ │ │ - b 0x1492a64 │ │ │ │ + b 0x14929a4 │ │ │ │ vcge.f32 , q14, q14 │ │ │ │ strbmi r3, [r6, #3279]! @ 0xccf │ │ │ │ movweq lr, #7075 @ 0x1ba3 │ │ │ │ strcs fp, [r1], #-3868 @ 0xfffff0e4 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ rsccc lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf647bf18 │ │ │ │ vqrdmlsh.s , , │ │ │ │ svclt 0x001833cf │ │ │ │ vstmiavc lr!, {s29-s168} │ │ │ │ svclt 0x001e429a │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ @ instruction: 0xf6471ee0 │ │ │ │ - blx 0x89ec98 │ │ │ │ + blx 0x89ebd8 │ │ │ │ svclt 0x0018f08c │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -181853,27 +181805,27 @@ │ │ │ │ @ instruction: 0xf1a29c08 │ │ │ │ @ instruction: 0xf04f0e02 │ │ │ │ @ instruction: 0xf6470801 │ │ │ │ rsclt r7, r5, #66846720 @ 0x3fc0000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x148ece0 │ │ │ │ + b 0x148ec20 │ │ │ │ svclt 0x001405c5 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ @ instruction: 0xf93c190e │ │ │ │ @ instruction: 0xf9312f02 │ │ │ │ @ instruction: 0xf93e9b02 │ │ │ │ bicseq sl, r2, #2, 30 │ │ │ │ addmi pc, r0, #8388608 @ 0x800000 │ │ │ │ andscs pc, r9, #10240 @ 0x2800 │ │ │ │ stmibcc pc, {r1, r6, r8, r9, ip, sp, lr, pc}^ @ │ │ │ │ strbmi r1, [sl, #-978] @ 0xfffffc2e │ │ │ │ @ instruction: 0xf8c3bf1c │ │ │ │ - b 0xfe2a1d0c │ │ │ │ + b 0xfe2a1c4c │ │ │ │ addmi r7, lr, #3702784 @ 0x388000 │ │ │ │ andls pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], #-487 @ 0xfffffe19 │ │ │ │ stmdble r7, {r0, r2, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r2, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr} │ │ │ │ @@ -181890,22 +181842,22 @@ │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46274637 │ │ │ │ - strmi r4, [pc], #-1588 @ 0xc1d70 │ │ │ │ - blgt 0x180238 │ │ │ │ + strmi r4, [pc], #-1588 @ 0xc1cb0 │ │ │ │ + blgt 0x180178 │ │ │ │ svccs 0x0002f83e │ │ │ │ vpadd.i8 d15, d12, d2 │ │ │ │ stclcc 3, cr15, [pc], {66} @ 0x42 │ │ │ │ strbmi r1, [r2, #-978]! @ 0xfffffc2e │ │ │ │ @ instruction: 0xf8c3bf1c │ │ │ │ - b 0xfe2e5d8c │ │ │ │ + b 0xfe2e5ccc │ │ │ │ adcsmi r7, r9, #57856 @ 0xe200 │ │ │ │ svcgt 0x0002f825 │ │ │ │ strtmi sp, [r0], #-492 @ 0xfffffe14 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmia r0!, {r2, r5, r9, fp, ip}^ │ │ │ │ @@ -181920,34 +181872,34 @@ │ │ │ │ @ instruction: 0xf44f9c08 │ │ │ │ @ instruction: 0xf04f4780 │ │ │ │ @ instruction: 0xf6470901 │ │ │ │ rsclt r7, r5, #16711680 @ 0xff0000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x148edec │ │ │ │ + b 0x148ed2c │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r6], -lr, lsr #12 │ │ │ │ strmi r4, [lr], #-1710 @ 0xfffff952 │ │ │ │ @ instruction: 0xf9311e84 │ │ │ │ @ instruction: 0xf83c2b02 │ │ │ │ - blx 0x56da0e │ │ │ │ + blx 0x56d94e │ │ │ │ vhsub.u8 d23, d2, d10 │ │ │ │ bicsne r3, r2, #847872 @ 0xcf000 │ │ │ │ svclt 0x001c4552 │ │ │ │ andls pc, r0, r3, asr #17 │ │ │ │ - bvc 0xff97c838 │ │ │ │ + bvc 0xff97c778 │ │ │ │ @ instruction: 0xf824428e │ │ │ │ mvnle sl, r2, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec4ba2c │ │ │ │ + bl 0xfec4b96c │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xdba3c │ │ │ │ + bl 0xdb97c │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -181960,44 +181912,44 @@ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x00159303 │ │ │ │ ldrmi r0, [sl], r0, asr #1 │ │ │ │ ldrmi r4, [r8], -r2, lsl #13 │ │ │ │ - bl 0x153854 │ │ │ │ - b 0x1484ba0 │ │ │ │ + bl 0x153794 │ │ │ │ + b 0x1484ae0 │ │ │ │ @ instruction: 0xf6470a6a │ │ │ │ @ instruction: 0xf1ba75ff │ │ │ │ ldrbmi r0, [r1], r8, lsl #30 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ stmib sp, {r3, r8, fp}^ │ │ │ │ - b 0x14a9ea8 │ │ │ │ + b 0x14a9de8 │ │ │ │ strbmi r0, [r9], #-2377 @ 0xfffff6b7 │ │ │ │ ands pc, r7, fp, lsr r9 @ │ │ │ │ andeq lr, r9, r1, lsr #23 │ │ │ │ @ instruction: 0xf93046c4 │ │ │ │ - blx 0x14cac2 │ │ │ │ + blx 0x14ca02 │ │ │ │ vhsub.u8 d31, d2, d14 │ │ │ │ bicsne r3, r2, #847872 @ 0xcf000 │ │ │ │ svclt 0x001c4552 │ │ │ │ - b 0xfe219f60 │ │ │ │ + b 0xfe219ea0 │ │ │ │ addmi r7, r8, #925696 @ 0xe2000 │ │ │ │ svcge 0x0002f82c │ │ │ │ - bls 0x136690 │ │ │ │ + bls 0x1365d0 │ │ │ │ @ instruction: 0xf1003708 │ │ │ │ cps #16 │ │ │ │ adcsmi r0, sl, #16, 16 @ 0x100000 │ │ │ │ stmdals r2, {r1, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ - blls 0x193960 │ │ │ │ + blls 0x1938a0 │ │ │ │ addmi r4, r3, #-2046820352 @ 0x86000000 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8cb2f4 │ │ │ │ + bl 0xfe8cb234 │ │ │ │ stmia lr!, {r1, r2, r3}^ │ │ │ │ - bl 0x453304 │ │ │ │ + bl 0x453244 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -182006,50 +181958,50 @@ │ │ │ │ @ instruction: 0xf04f0902 │ │ │ │ strcs r0, [r1, -r0, lsl #16] │ │ │ │ ldrbtvc pc, [pc], r7, asr #12 @ │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ rsclt r2, r3, #1 │ │ │ │ @ instruction: 0xf1032802 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x148df44 │ │ │ │ - b 0x148b1d4 │ │ │ │ + b 0x148de84 │ │ │ │ + b 0x148b114 │ │ │ │ stmib sp, {r0, r1, r6, r7, r8, r9}^ │ │ │ │ svclt 0x00163e02 │ │ │ │ ldrmi r0, [sl], r0, asr #1 │ │ │ │ - bl 0x15395c │ │ │ │ + bl 0x15389c │ │ │ │ svclt 0x00080244 │ │ │ │ - b 0x14937bc │ │ │ │ + b 0x14936fc │ │ │ │ stmib sp, {r1, r3, r5, r6, r9, fp}^ │ │ │ │ ldrbmi sl, [r4], -r0 │ │ │ │ svclt 0x00a82c08 │ │ │ │ - b 0x148af8c │ │ │ │ + b 0x148aecc │ │ │ │ @ instruction: 0xf44f0b44 │ │ │ │ ldrbmi r4, [r9], #-1152 @ 0xfffffb80 │ │ │ │ andsge pc, r8, r2, lsr r9 @ │ │ │ │ @ instruction: 0x0c0beba1 │ │ │ │ @ instruction: 0xf93c46ce │ │ │ │ - blx 0x190b8e │ │ │ │ + blx 0x190ace │ │ │ │ vcgt.u8 d20, d3, d10 │ │ │ │ bicsne r3, fp, #207 @ 0xcf │ │ │ │ svclt 0x001c4283 │ │ │ │ - b 0xfe25a050 │ │ │ │ + b 0xfe259f90 │ │ │ │ strmi r7, [ip, #227] @ 0xe3 │ │ │ │ svceq 0x0002f82e │ │ │ │ - blls 0xf675c │ │ │ │ + blls 0xf669c │ │ │ │ stmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ tstpeq r0, ip, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmdbeq r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stclle 5, cr4, [r1], #268 @ 0x10c │ │ │ │ movweq lr, #6621 @ 0x19dd │ │ │ │ ldrd pc, [ip], -sp │ │ │ │ strmi r4, [r6], #643 @ 0x283 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8cb3c4 │ │ │ │ + bl 0xfe8cb304 │ │ │ │ stmia lr!, {r1, r2, r3}^ │ │ │ │ - bl 0x4533d4 │ │ │ │ + bl 0x453314 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -182062,34 +182014,34 @@ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x00159303 │ │ │ │ ldrmi r0, [sl], r0, asr #1 │ │ │ │ ldrmi r4, [r8], -r2, lsl #13 │ │ │ │ - bl 0x1539ec │ │ │ │ - b 0x1482938 │ │ │ │ + bl 0x15392c │ │ │ │ + b 0x1482878 │ │ │ │ @ instruction: 0xf6470a6a │ │ │ │ @ instruction: 0xf1ba75ff │ │ │ │ ldrbmi r0, [r1], r8, lsl #30 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ stmib sp, {r3, r8, fp}^ │ │ │ │ - b 0x14aa040 │ │ │ │ + b 0x14a9f80 │ │ │ │ strbmi r0, [r9], #-2377 @ 0xfffff6b7 │ │ │ │ andslt pc, r7, r2, lsr r9 @ │ │ │ │ @ instruction: 0x0c09eba1 │ │ │ │ @ instruction: 0xf93e46c6 │ │ │ │ @ instruction: 0xf93c0f02 │ │ │ │ biceq sl, r0, #2048 @ 0x800 │ │ │ │ addmi pc, r0, r0, lsl #10 │ │ │ │ andeq pc, fp, sl, lsl #22 │ │ │ │ - bcc 0xff4bed60 │ │ │ │ + bcc 0xff4beca0 │ │ │ │ ldrbmi r1, [r0, #-960] @ 0xfffffc40 │ │ │ │ eorvs fp, r6, ip, lsl pc │ │ │ │ - bvc 0xff8fca80 │ │ │ │ + bvc 0xff8fc9c0 │ │ │ │ @ instruction: 0xf8ae458c │ │ │ │ mvnle sl, r0 │ │ │ │ strcc r9, [r8, -r1, lsl #16] │ │ │ │ tstpeq r0, ip, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [sp], {184} @ 0xb8 │ │ │ │ ldrmi r9, [lr], r2, lsl #16 │ │ │ │ @@ -182115,34 +182067,34 @@ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x00159303 │ │ │ │ ldrmi r0, [sl], r0, asr #1 │ │ │ │ ldrmi r4, [r8], -r2, lsl #13 │ │ │ │ - bl 0x153ac0 │ │ │ │ - b 0x1482a0c │ │ │ │ + bl 0x153a00 │ │ │ │ + b 0x148294c │ │ │ │ @ instruction: 0xf6470a6a │ │ │ │ @ instruction: 0xf1ba75ff │ │ │ │ ldrbmi r0, [r1], r8, lsl #30 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ stmib sp, {r3, r8, fp}^ │ │ │ │ - b 0x14aa114 │ │ │ │ + b 0x14aa054 │ │ │ │ strbmi r0, [r9], #-2377 @ 0xfffff6b7 │ │ │ │ andslt pc, r7, r2, lsr r9 @ │ │ │ │ @ instruction: 0x0c09eba1 │ │ │ │ @ instruction: 0xf93e46c6 │ │ │ │ @ instruction: 0xf93c0f02 │ │ │ │ biceq sl, r0, #2048 @ 0x800 │ │ │ │ addmi pc, r0, r0, lsl #10 │ │ │ │ andseq pc, fp, sl, lsl #22 │ │ │ │ - bcc 0xff4bee34 │ │ │ │ + bcc 0xff4bed74 │ │ │ │ ldrbmi r1, [r0, #-960] @ 0xfffffc40 │ │ │ │ eorvs fp, r6, ip, lsl pc │ │ │ │ - bvc 0xff8fcb54 │ │ │ │ + bvc 0xff8fca94 │ │ │ │ @ instruction: 0xf8ae458c │ │ │ │ mvnle sl, r0 │ │ │ │ strcc r9, [r8, -r1, lsl #16] │ │ │ │ tstpeq r0, ip, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [sp], {184} @ 0xb8 │ │ │ │ ldrmi r9, [lr], r2, lsl #16 │ │ │ │ @@ -182165,18 +182117,18 @@ │ │ │ │ vqshlu.s64 , , #4 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ strcc r3, [r1], #-1281 @ 0xfffffaff │ │ │ │ svclt 0x000800ed │ │ │ │ strmi r0, [sp], #-229 @ 0xffffff1b │ │ │ │ svccs 0x0002f93c │ │ │ │ - blmi 0x180680 │ │ │ │ + blmi 0x1805c0 │ │ │ │ svccc 0x0002f83e │ │ │ │ @ instruction: 0xf50203d2 │ │ │ │ - blx 0x592bca │ │ │ │ + blx 0x592b0a │ │ │ │ vcgt.u8 d18, d3, d4 │ │ │ │ bicsne r3, fp, #-268435444 @ 0xf000000c │ │ │ │ svclt 0x0018429a │ │ │ │ rscvc lr, r3, #548864 @ 0x86000 │ │ │ │ @ instruction: 0xf820428d │ │ │ │ mvnle r2, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -182190,18 +182142,18 @@ │ │ │ │ vqshlu.s64 , , #4 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ strcc r3, [r1], #-1281 @ 0xfffffaff │ │ │ │ svclt 0x000800ed │ │ │ │ strmi r0, [sp], #-229 @ 0xffffff1b │ │ │ │ svccc 0x0002f93c │ │ │ │ - blcs 0x1806e4 │ │ │ │ + blcs 0x180624 │ │ │ │ svcmi 0x0002f93e │ │ │ │ @ instruction: 0xf50303db │ │ │ │ - blx 0x1d302e │ │ │ │ + blx 0x1d2f6e │ │ │ │ vcge.u8 d19, d3, d2 │ │ │ │ bicsne r3, fp, #-268435444 @ 0xf000000c │ │ │ │ svclt 0x0018429a │ │ │ │ rscvc lr, r3, #548864 @ 0x86000 │ │ │ │ @ instruction: 0xf820428d │ │ │ │ mvnle r2, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -182210,22 +182162,22 @@ │ │ │ │ svclt 0x0000bd70 │ │ │ │ vorr.i32 d27, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf1be2e01 │ │ │ │ svclt 0x000a0f02 │ │ │ │ @ instruction: 0xf10eb2db │ │ │ │ movwcc r0, #7681 @ 0x1e01 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ - b 0x14b1ed0 │ │ │ │ + b 0x14b1e10 │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00080002 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ - ldrbtvc pc, [pc], #1607 @ 0xc2280 @ │ │ │ │ + ldrbtvc pc, [pc], #1607 @ 0xc21c0 @ │ │ │ │ @ instruction: 0xf931448e │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ - blx 0x591e96 │ │ │ │ + blx 0x591dd6 │ │ │ │ vcgt.u8 d31, d3, d12 │ │ │ │ bicsne r3, fp, #52992 @ 0xcf00 │ │ │ │ svclt 0x0018459c │ │ │ │ vstmiavc r3!, {s29-s160} │ │ │ │ @ instruction: 0xf820458e │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -182234,23 +182186,23 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ vbic.i32 d27, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf1be2e01 │ │ │ │ svclt 0x000a0f02 │ │ │ │ @ instruction: 0xf10eb2db │ │ │ │ movwcc r0, #7681 @ 0x1e01 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ - b 0x14b1f30 │ │ │ │ + b 0x14b1e70 │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00080002 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi pc, [r0], #1103 @ 0x44f │ │ │ │ @ instruction: 0xf647448e │ │ │ │ @ instruction: 0xf93175ff │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ - blx 0x591efa │ │ │ │ + blx 0x591e3a │ │ │ │ vcgt.u8 d20, d3, d12 │ │ │ │ bicsne r3, fp, #52992 @ 0xcf00 │ │ │ │ svclt 0x0018459c │ │ │ │ vstmiavc r3!, {s29-s161} │ │ │ │ @ instruction: 0xf820458e │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -182266,15 +182218,15 @@ │ │ │ │ rscseq r1, pc, r6, lsl #29 │ │ │ │ stmdaeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6472500 │ │ │ │ ldrshtne r7, [pc], #-79 │ │ │ │ ands pc, r5, r8, lsr r9 @ │ │ │ │ tstpeq r0, ip, lsr #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8314630 │ │ │ │ - blx 0x591f5a │ │ │ │ + blx 0x591e9a │ │ │ │ vcgt.u8 d31, d3, d14 │ │ │ │ bicsne r3, fp, #-268435444 @ 0xf000000c │ │ │ │ svclt 0x00184293 │ │ │ │ rscvc lr, r3, #132, 20 @ 0x84000 │ │ │ │ @ instruction: 0xf8204561 │ │ │ │ mvnsle r2, r2, lsl #30 │ │ │ │ @ instruction: 0xf1013508 │ │ │ │ @@ -182291,24 +182243,24 @@ │ │ │ │ stmdaeq r1, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ cdpne 12, 8, cr0, cr7, cr14, {0} │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ vst1.8 {d18-d20}, [pc], r0 │ │ │ │ - b 0x14935b4 │ │ │ │ + b 0x14934f4 │ │ │ │ @ instruction: 0xf6470868 │ │ │ │ @ instruction: 0xf93975ff │ │ │ │ @ instruction: 0xf1ace016 │ │ │ │ @ instruction: 0x46380110 │ │ │ │ svccc 0x0002f831 │ │ │ │ movwmi pc, #60179 @ 0xeb13 @ │ │ │ │ sbccc pc, pc, #201326593 @ 0xc000001 │ │ │ │ addsmi r1, r3, #1811939331 @ 0x6c000003 │ │ │ │ - b 0xfe232038 │ │ │ │ + b 0xfe231f78 │ │ │ │ strbmi r7, [r1, #-739]! @ 0xfffffd1d │ │ │ │ svccs 0x0002f820 │ │ │ │ @ instruction: 0x3608d1f0 │ │ │ │ ldceq 1, cr15, [r0], {1} │ │ │ │ ldrmi r3, [r0, #1808]! @ 0x710 │ │ │ │ andcs sp, r0, r5, ror #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -182318,75 +182270,75 @@ │ │ │ │ mulgt r0, sp, r8 │ │ │ │ smlabbeq r1, r0, fp, pc @ │ │ │ │ submi fp, r0, #-1073741820 @ 0xc0000004 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ movwmi pc, #2 @ │ │ │ │ vstmiavc ip, {s28-s106} │ │ │ │ cmpeq r2, #274432 @ 0x43000 │ │ │ │ - bl 0x544368 │ │ │ │ - bl 0x1182c54 │ │ │ │ + bl 0x5442a8 │ │ │ │ + bl 0x1182b94 │ │ │ │ ldmdane r0, {r2, r3, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ tsteq r3, r1, asr #22 │ │ │ │ - b 0x10c6330 │ │ │ │ + b 0x10c6270 │ │ │ │ strbne r0, [sl, r1, asr #32] │ │ │ │ - bl 0xfed88344 │ │ │ │ + bl 0xfed88284 │ │ │ │ andle r7, r5, r1, ror #31 │ │ │ │ andmi pc, r0, r2, lsl #1 │ │ │ │ bicmi r9, r0, #4096 @ 0x1000 │ │ │ │ andsvs r2, r3, r1, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcmi 0, cr15, [r0], {3} │ │ │ │ mrrceq 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf11307db │ │ │ │ @ instruction: 0xf14c4380 │ │ │ │ - blx 0xff10546a │ │ │ │ + blx 0xff1053aa │ │ │ │ svceq 0x00db3c02 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ - bl 0xfed083d8 │ │ │ │ + bl 0xfed08318 │ │ │ │ andsle r7, r0, ip, ror #31 │ │ │ │ strlt r4, [r0, #-1538] @ 0xfffff9fe │ │ │ │ - b 0x148b084 │ │ │ │ + b 0x148afc4 │ │ │ │ @ instruction: 0xf8c27eec │ │ │ │ @ instruction: 0xf08e3ee0 │ │ │ │ bicmi r4, r0, #0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ ldrmi pc, [r8], -r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r3], ip, lsl #13 │ │ │ │ svcne 0x0016b083 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr0, {5} │ │ │ │ - beq 0x13e5f8 │ │ │ │ + beq 0x13e538 │ │ │ │ stmdbmi r0, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ rsclt r9, pc, #12, 26 @ 0x300 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x148f8d8 │ │ │ │ + b 0x148f818 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [sp], -sp, ror #1 │ │ │ │ stmdaeq r5, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf85e9501 │ │ │ │ @ instruction: 0xf85c0f04 │ │ │ │ @ instruction: 0xf0005b04 │ │ │ │ @ instruction: 0xf8564100 │ │ │ │ strbeq r4, [r2, r4, lsl #30] │ │ │ │ cmpeq r0, r1, asr #20 │ │ │ │ addmi pc, r0, #-2147483644 @ 0x80000004 │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ smlabtcs r4, r5, fp, pc @ │ │ │ │ @ instruction: 0x17c80fd2 │ │ │ │ subeq lr, r1, #270336 @ 0x42000 │ │ │ │ - bl 0xfedc8460 │ │ │ │ + bl 0xfedc83a0 │ │ │ │ svclt 0x001c7fe1 │ │ │ │ andge pc, r0, r3, asr #17 │ │ │ │ andeq lr, r9, #128, 20 @ 0x80000 │ │ │ │ @ instruction: 0xf8ce45e0 │ │ │ │ bicsle r2, lr, r0 │ │ │ │ strtmi r9, [fp], #3329 @ 0xd01 │ │ │ │ stmdble r9, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ @@ -182404,15 +182356,15 @@ │ │ │ │ andne pc, r2, #132096 @ 0x20400 │ │ │ │ mrrceq 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf11307db │ │ │ │ strlt r4, [r0, #-896] @ 0xfffffc80 │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ pkhtbmi r1, r6, fp, asr #20 │ │ │ │ andeq lr, r2, #108, 22 @ 0x1b000 │ │ │ │ - b 0x10c64d8 │ │ │ │ + b 0x10c6418 │ │ │ │ strbne r0, [r3, r2, asr #32] │ │ │ │ svcvc 0x00e2ebb3 │ │ │ │ ldrbne sp, [r1, r6] │ │ │ │ @ instruction: 0xf0812301 │ │ │ │ @ instruction: 0xf8ce4000 │ │ │ │ bicmi r3, r0, #224, 28 @ 0xe00 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -182421,75 +182373,75 @@ │ │ │ │ svclt 0x0000fb04 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [ip], -r4, lsl #13 │ │ │ │ svcne 0x0016b083 │ │ │ │ @ instruction: 0xf04f1f05 │ │ │ │ @ instruction: 0xf06f0b01 │ │ │ │ ldrmi r4, [lr], r0, lsl #20 │ │ │ │ - blx 0x18aa1ec │ │ │ │ + blx 0x18aa12c │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x113ef4 │ │ │ │ + bl 0x113e34 │ │ │ │ strls r0, [r1, -r7, lsl #18] │ │ │ │ - blvc 0x200730 │ │ │ │ + blvc 0x200670 │ │ │ │ svceq 0x0004f856 │ │ │ │ svccc 0x0004f855 │ │ │ │ tstpmi r0, r3 @ p-variant is OBSOLETE │ │ │ │ streq pc, [r0, -r7, lsl #23] │ │ │ │ @ instruction: 0xf11207da │ │ │ │ - b 0x1112ff8 │ │ │ │ + b 0x1112f38 │ │ │ │ @ instruction: 0xf1410153 │ │ │ │ - bne 0x542a00 │ │ │ │ + bne 0x542940 │ │ │ │ tsteq r7, r1, ror #22 │ │ │ │ - b 0x1146550 │ │ │ │ + b 0x1146490 │ │ │ │ strbne r0, [r8, r1, asr #4] │ │ │ │ - bl 0xfed8855c │ │ │ │ + bl 0xfed8849c │ │ │ │ svclt 0x001c7fe1 │ │ │ │ andlt pc, r0, lr, asr #17 │ │ │ │ andeq lr, sl, #128, 20 @ 0x80000 │ │ │ │ eorvs r4, sl, r1, lsr #11 │ │ │ │ svcls 0x0001d1dc │ │ │ │ ldrmi r4, [r8, #1212]! @ 0x4bc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea8aa30 │ │ │ │ + bl 0xfea8a970 │ │ │ │ stmia ip!, {r2, r3, r8, r9, sl}^ │ │ │ │ - bl 0x3c2a40 │ │ │ │ + bl 0x3c2980 │ │ │ │ ldrmi r0, [r8, #775] @ 0x307 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0xf04f9c09 │ │ │ │ @ instruction: 0xf06f0801 │ │ │ │ rsclt r4, r5, #0, 14 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x148f678 │ │ │ │ + b 0x148f5b8 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r6], -lr, lsr #12 │ │ │ │ strmi r4, [lr], #-1710 @ 0xfffff952 │ │ │ │ @ instruction: 0xf8511f04 │ │ │ │ @ instruction: 0xf85c2b04 │ │ │ │ - blx 0xfe16a2a2 │ │ │ │ + blx 0xfe16a1e2 │ │ │ │ svceq 0x00d22909 │ │ │ │ - bvc 0xffb3cfd4 │ │ │ │ + bvc 0xffb3cf14 │ │ │ │ subeq lr, r9, #270336 @ 0x42000 │ │ │ │ - blvc 0xff97cfdc │ │ │ │ + blvc 0xff97cf1c │ │ │ │ svcvc 0x00e9ebbb │ │ │ │ @ instruction: 0xf8c3bf1c │ │ │ │ - b 0xfe3626ac │ │ │ │ + b 0xfe3625ec │ │ │ │ adcsmi r0, r1, #1879048192 @ 0x70000000 │ │ │ │ svccs 0x0004f844 │ │ │ │ ldrbtmi sp, [r0], #-487 @ 0xfffffe19 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ vmlaeq.f64 d14, d16, d30 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ @@ -182509,23 +182461,23 @@ │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46274637 │ │ │ │ - strmi r4, [pc], #-1588 @ 0xc271c │ │ │ │ + strmi r4, [pc], #-1588 @ 0xc265c │ │ │ │ @ instruction: 0xf8519401 │ │ │ │ ldrbtmi fp, [r2], -r4, lsl #22 │ │ │ │ svccc 0x0004f85c │ │ │ │ - blx 0xff38b72e │ │ │ │ + blx 0xff38b66e │ │ │ │ svceq 0x00d22403 │ │ │ │ - blvc 0xff9fd070 │ │ │ │ + blvc 0xff9fcfb0 │ │ │ │ subeq lr, r4, #270336 @ 0x42000 │ │ │ │ - bl 0xfed88688 │ │ │ │ + bl 0xfed885c8 │ │ │ │ svclt 0x001c7fe4 │ │ │ │ andls pc, r0, sl, asr #17 │ │ │ │ andeq lr, r8, #569344 @ 0x8b000 │ │ │ │ @ instruction: 0xf845428f │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ strtmi r9, [r0], #-3073 @ 0xfffff3ff │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ @@ -182548,98 +182500,98 @@ │ │ │ │ strcs pc, [r1], #-965 @ 0xfffffc3b │ │ │ │ stccs 2, cr11, [r2], {235} @ 0xeb │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ - b 0x14b2410 │ │ │ │ + b 0x14b2350 │ │ │ │ ldrmi r0, [ip], -r4, asr #25 │ │ │ │ - bl 0xd4150 │ │ │ │ + bl 0xd4090 │ │ │ │ svclt 0x00080b85 │ │ │ │ @ instruction: 0x4615469c │ │ │ │ stmibeq r4!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x9c02e9cd │ │ │ │ stmdacs r4, {r3, r6, r9, sl, lr} │ │ │ │ andcs fp, r4, r8, lsr #31 │ │ │ │ - beq 0xfe0fd118 │ │ │ │ - bl 0x10a7e0 │ │ │ │ + beq 0xfe0fd058 │ │ │ │ + bl 0x10a720 │ │ │ │ strmi r0, [r2], -sl, lsl #8 │ │ │ │ eoreq pc, r2, fp, asr r8 @ │ │ │ │ smlatbeq sl, r4, fp, lr │ │ │ │ andls r4, r1, #172, 12 @ 0xac00000 │ │ │ │ - blcc 0x200938 │ │ │ │ + blcc 0x200878 │ │ │ │ andcc pc, r0, #134144 @ 0x20c00 │ │ │ │ - b 0x1486768 │ │ │ │ - b 0x11a0f88 │ │ │ │ - b 0x148350c │ │ │ │ - bl 0xff062394 │ │ │ │ + b 0x14866a8 │ │ │ │ + b 0x11a0ec8 │ │ │ │ + b 0x148344c │ │ │ │ + bl 0xff0622d4 │ │ │ │ svclt 0x001c7fe2 │ │ │ │ andhi pc, r0, r6, asr #17 │ │ │ │ movweq lr, #31369 @ 0x7a89 │ │ │ │ @ instruction: 0xf84c428c │ │ │ │ mvnle r3, r4, lsl #22 │ │ │ │ ldrcc r9, [r0], #-2561 @ 0xfffff5ff │ │ │ │ ldrcc r9, [r0, #-2818] @ 0xfffff4fe │ │ │ │ addsmi r3, r3, #4, 4 @ 0x40000000 │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ - bls 0x23343c │ │ │ │ + bls 0x23337c │ │ │ │ strbtmi r4, [r2], #-1379 @ 0xfffffa9d │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfebcbc3c │ │ │ │ + bl 0xfebcbb7c │ │ │ │ stmia r2!, {r1, sl, fp}^ │ │ │ │ - bl 0x153c4c │ │ │ │ + bl 0x153b8c │ │ │ │ addmi r0, fp, #12, 2 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461f │ │ │ │ strmi fp, [r1], -r7, lsl #1 │ │ │ │ @ instruction: 0xf04f4610 │ │ │ │ @ instruction: 0xf06f0901 │ │ │ │ cdpls 8, 1, cr4, cr0, cr0, {0} │ │ │ │ movwcc fp, #4851 @ 0x12f3 │ │ │ │ vshr.u64 q8, q6, #58 │ │ │ │ - blcs 0x14b484 │ │ │ │ + blcs 0x14b3c4 │ │ │ │ strtcs lr, [r6], pc, asr #20 │ │ │ │ movwcc fp, #7954 @ 0x1f12 │ │ │ │ strtmi r4, [r4], r3, lsr #12 │ │ │ │ - bleq 0xfe27d490 │ │ │ │ - b 0x14b24f4 │ │ │ │ + bleq 0xfe27d3d0 │ │ │ │ + b 0x14b2434 │ │ │ │ @ instruction: 0xf04f0cc3 │ │ │ │ svclt 0x00180000 │ │ │ │ strmi r4, [lr], -r3, ror #12 │ │ │ │ smlabtmi r4, sp, r9, lr │ │ │ │ addsne r4, sl, r1, lsl #12 │ │ │ │ @ instruction: 0x2c02e9cd │ │ │ │ ldrmi r2, [r3], -r4, lsl #20 │ │ │ │ movwcs fp, #20392 @ 0x4fa8 │ │ │ │ - beq 0xfe1bd1f4 │ │ │ │ + beq 0xfe1bd134 │ │ │ │ orrmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf85b4455 │ │ │ │ ldrtmi r0, [r4], r1, lsr #32 │ │ │ │ strne lr, [r0], -sp, asr #19 │ │ │ │ streq lr, [sl], #-2981 @ 0xfffff45b │ │ │ │ @ instruction: 0xf8544606 │ │ │ │ ldrmi r0, [sl], -r4, lsl #22 │ │ │ │ - blx 0xff0cacda │ │ │ │ + blx 0xff0cac1a │ │ │ │ svceq 0x00d22106 │ │ │ │ vfmsvc.f32 s29, s2, s30 │ │ │ │ subeq lr, r1, #270336 @ 0x42000 │ │ │ │ - bl 0xfecc8828 │ │ │ │ + bl 0xfecc8768 │ │ │ │ svclt 0x001c7fe1 │ │ │ │ andls pc, r0, r7, asr #17 │ │ │ │ andeq lr, r8, #581632 @ 0x8e000 │ │ │ │ @ instruction: 0xf84c42a5 │ │ │ │ mvnle r2, r4, lsl #22 │ │ │ │ @ instruction: 0x1600e9dd │ │ │ │ - bls 0x14fd44 │ │ │ │ + bls 0x14fc84 │ │ │ │ ldrcc r3, [r0], -r4, lsl #2 │ │ │ │ ldclle 2, cr4, [r8], {138} @ 0x8a │ │ │ │ strgt lr, [r3], #-2525 @ 0xfffff623 │ │ │ │ strbmi r9, [r4, #-2309]! @ 0xfffff6fb │ │ │ │ stmdble r9, {r0, r5, r6, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ @ instruction: 0x0c01ebac │ │ │ │ @@ -182656,122 +182608,122 @@ │ │ │ │ ldrbmi fp, [lr], -r7, lsl #1 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdami r0, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ vmov.i32 d25, #13697023 @ 0x00d0ffff │ │ │ │ rsclt r2, fp, #1 │ │ │ │ @ instruction: 0xf1032802 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x148e96c │ │ │ │ - b 0x148c000 │ │ │ │ + b 0x148e8ac │ │ │ │ + b 0x148bf40 │ │ │ │ svclt 0x001503c3 │ │ │ │ @ instruction: 0x0ec0ea4f │ │ │ │ @ instruction: 0x46704618 │ │ │ │ - bl 0x1543f4 │ │ │ │ + bl 0x154334 │ │ │ │ stmib sp, {r0, r2, r7, r9}^ │ │ │ │ - b 0x14bb594 │ │ │ │ + b 0x14bb4d4 │ │ │ │ strcs r0, [r0, #-2720] @ 0xfffff560 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ stmdacs r4, {r3, sp, pc} │ │ │ │ svclt 0x00a8465b │ │ │ │ andls r2, r3, #4 │ │ │ │ stmdane ip, {r7} │ │ │ │ - bls 0x1943a8 │ │ │ │ + bls 0x1942e8 │ │ │ │ @ instruction: 0x0c0aeba4 │ │ │ │ strls r4, [r1, #-1585] @ 0xfffff9cf │ │ │ │ eoreq pc, r5, r2, asr r8 @ │ │ │ │ - blcs 0x200af4 │ │ │ │ - blpl 0x200b24 │ │ │ │ + blcs 0x200a34 │ │ │ │ + blpl 0x200a64 │ │ │ │ cdpmi 0, 0, cr15, cr0, cr2, {0} │ │ │ │ vnmlaeq.f32 s29, s4, s28 │ │ │ │ - blx 0xff20490a │ │ │ │ + blx 0xff20484a │ │ │ │ @ instruction: 0xf1122e00 │ │ │ │ @ instruction: 0xf14e4280 │ │ │ │ svceq 0x00d20500 │ │ │ │ subeq lr, r5, #270336 @ 0x42000 │ │ │ │ - blvc 0xffa3d310 │ │ │ │ + blvc 0xffa3d250 │ │ │ │ vfmsvc.f32 s29, s4, s30 │ │ │ │ svcvc 0x00e5ebbe │ │ │ │ @ instruction: 0xf8c7bf1c │ │ │ │ - b 0xfe3a69e4 │ │ │ │ + b 0xfe3a6924 │ │ │ │ strbmi r0, [r4, #-520]! @ 0xfffffdf8 │ │ │ │ stccs 8, cr15, [r4], {65} @ 0x41 │ │ │ │ stcls 1, cr13, [r1, #-888] @ 0xfffffc88 │ │ │ │ - bls 0x14fa34 │ │ │ │ + bls 0x14f974 │ │ │ │ strcc r3, [r4, #-1552] @ 0xfffff9f0 │ │ │ │ ldclle 2, cr4, [r0], {170} @ 0xaa │ │ │ │ @ instruction: 0xe010f8dd │ │ │ │ - blls 0x214470 │ │ │ │ + blls 0x2143b0 │ │ │ │ ldrbmi r4, [r3, #-1267]! @ 0xfffffb0d │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfec4ae10 │ │ │ │ + bl 0xfec4ad50 │ │ │ │ stmia fp!, {r0, r1, r3, r9, sl, fp}^ │ │ │ │ - bl 0x382e20 │ │ │ │ + bl 0x382d60 │ │ │ │ addsmi r0, r3, #-536870912 @ 0xe0000000 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ pkhbtmi r4, r3, lr, lsl #12 │ │ │ │ ldrbmi fp, [sp], -r7, lsl #1 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strmi pc, [r0, -pc, rrx] │ │ │ │ vmov.i32 d25, #49407 @ 0x0000c0ff │ │ │ │ - blx 0x188b650 │ │ │ │ - blcs 0x182460 │ │ │ │ + blx 0x188b590 │ │ │ │ + blcs 0x1823a0 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14b26b8 │ │ │ │ + b 0x14b25f8 │ │ │ │ ldrbtmi r0, [r3], -r3, asr #19 │ │ │ │ ldrbtmi r4, [r1], fp, asr #12 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0x9e04e9cd │ │ │ │ andls r1, r3, #152 @ 0x98 │ │ │ │ strmi r2, [r3], -r4, lsl #16 │ │ │ │ movwcs fp, #20392 @ 0x4fa8 │ │ │ │ ldrbmi r2, [sl], -r0, lsl #8 │ │ │ │ - b 0x14a6a90 │ │ │ │ - bl 0x105498 │ │ │ │ + b 0x14a69d0 │ │ │ │ + bl 0x1053d8 │ │ │ │ ldrmi r0, [lr], sl, lsl #6 │ │ │ │ - bl 0xfec696a0 │ │ │ │ + bl 0xfec695e0 │ │ │ │ strtmi r0, [r8], -sl, lsl #24 │ │ │ │ @ instruction: 0xf8539401 │ │ │ │ @ instruction: 0xf85c3024 │ │ │ │ @ instruction: 0xf850bb04 │ │ │ │ @ instruction: 0xf0099b04 │ │ │ │ - b 0x1493aac │ │ │ │ - b 0x11df1d4 │ │ │ │ - blx 0xfe383c1a │ │ │ │ + b 0x14939ec │ │ │ │ + b 0x11df114 │ │ │ │ + blx 0xfe383b5a │ │ │ │ @ instruction: 0xf111b903 │ │ │ │ @ instruction: 0xf1444180 │ │ │ │ - bl 0xfed03ac0 │ │ │ │ - bl 0x19c2ef0 │ │ │ │ + bl 0xfed03a00 │ │ │ │ + bl 0x19c2e30 │ │ │ │ svceq 0x00c90409 │ │ │ │ cmpeq r4, r1, asr #20 │ │ │ │ - blvc 0xff9fd40c │ │ │ │ + blvc 0xff9fd34c │ │ │ │ stmibvc r1!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcvc 0x00e4ebb9 │ │ │ │ @ instruction: 0xf8c6bf1c │ │ │ │ - b 0xfe3a2ae0 │ │ │ │ + b 0xfe3a2a20 │ │ │ │ strbmi r0, [r6, #263]! @ 0x107 │ │ │ │ stcne 8, cr15, [r4], {64} @ 0x40 │ │ │ │ stcls 1, cr13, [r1], {217} @ 0xd9 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr14, {0} │ │ │ │ ldrcc r9, [r0, #-2818] @ 0xfffff4fe │ │ │ │ adcmi r3, r3, #4, 8 @ 0x4000000 │ │ │ │ ldmib sp, {r1, r3, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ ldrmi r9, [r3], r4, lsl #28 │ │ │ │ strbmi r4, [lr, #1227] @ 0x4cb │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeb0af0c │ │ │ │ + bl 0xfeb0ae4c │ │ │ │ stmia fp!, {r0, r1, r3, r8, fp}^ │ │ │ │ - bl 0x382f1c │ │ │ │ + bl 0x382e5c │ │ │ │ ldrmi r0, [lr, #777] @ 0x309 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -182784,24 +182736,24 @@ │ │ │ │ rsceq r3, r4, r1, lsl #10 │ │ │ │ rsceq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf85c440c │ │ │ │ @ instruction: 0xf8518f04 │ │ │ │ @ instruction: 0xf0086b04 │ │ │ │ @ instruction: 0xf85e4200 │ │ │ │ - b 0x14a2778 │ │ │ │ - b 0x115fa8c │ │ │ │ + b 0x14a26b8 │ │ │ │ + b 0x115f9cc │ │ │ │ @ instruction: 0xf1130258 │ │ │ │ @ instruction: 0xf1424380 │ │ │ │ - blx 0xff28337a │ │ │ │ + blx 0xff2832ba │ │ │ │ svceq 0x00db3206 │ │ │ │ - b 0x1188adc │ │ │ │ + b 0x1188a1c │ │ │ │ ldrbne r0, [lr, r2, asr #6] │ │ │ │ svcvc 0x00e2ebb6 │ │ │ │ - b 0xfe2b27ec │ │ │ │ + b 0xfe2b272c │ │ │ │ addmi r0, ip, #335544320 @ 0x14000000 │ │ │ │ svccc 0x0004f840 │ │ │ │ ldrdcs sp, [r0], -pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -182815,24 +182767,24 @@ │ │ │ │ rsceq r3, r4, r1, lsl #10 │ │ │ │ rsceq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf851440c │ │ │ │ @ instruction: 0xf85e6b04 │ │ │ │ @ instruction: 0xf85c7f04 │ │ │ │ @ instruction: 0xf0088f04 │ │ │ │ - blx 0xfe2533e6 │ │ │ │ - b 0x149c804 │ │ │ │ + blx 0xfe253326 │ │ │ │ + b 0x149c744 │ │ │ │ @ instruction: 0xf11373c8 │ │ │ │ - b 0x11539f0 │ │ │ │ + b 0x1153930 │ │ │ │ @ instruction: 0xf1420258 │ │ │ │ - blne 0xfe7833f8 │ │ │ │ + blne 0xfe783338 │ │ │ │ andeq lr, r7, #100352 @ 0x18800 │ │ │ │ - b 0x1186b6c │ │ │ │ + b 0x1186aac │ │ │ │ ldrbne r0, [r7, r2, asr #6] │ │ │ │ - bl 0xfee48b80 │ │ │ │ + bl 0xfee48ac0 │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #23175 @ 0x5a87 │ │ │ │ @ instruction: 0xf840428c │ │ │ │ bicsle r3, ip, r4, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -182844,19 +182796,19 @@ │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ andeq pc, r4, r0, lsr #3 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ @ instruction: 0xf851440c │ │ │ │ @ instruction: 0xf85c3b04 │ │ │ │ - blx 0xfe18e86a │ │ │ │ + blx 0xfe18e7aa │ │ │ │ svceq 0x00db3202 │ │ │ │ - b 0x1188bb4 │ │ │ │ - b 0x148396c │ │ │ │ - bl 0xff0627f4 │ │ │ │ + b 0x1188af4 │ │ │ │ + b 0x14838ac │ │ │ │ + bl 0xff062734 │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #27269 @ 0x6a85 │ │ │ │ @ instruction: 0xf840428c │ │ │ │ mvnle r3, r4, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -182870,20 +182822,20 @@ │ │ │ │ stceq 1, cr15, [r4], {160} @ 0xa0 │ │ │ │ sbcseq fp, lr, r8, lsl #30 │ │ │ │ strmi pc, [r0, #79] @ 0x4f │ │ │ │ @ instruction: 0xf06f440e │ │ │ │ @ instruction: 0xf8514700 │ │ │ │ strtmi r0, [fp], -r4, lsl #22 │ │ │ │ svcmi 0x0004f85e │ │ │ │ - blx 0xff1cb4c2 │ │ │ │ + blx 0xff1cb402 │ │ │ │ svceq 0x00db3200 │ │ │ │ - b 0x1188c18 │ │ │ │ + b 0x1188b58 │ │ │ │ ldrbne r0, [r8, r2, asr #6] │ │ │ │ svcvc 0x00e2ebb0 │ │ │ │ - b 0xfe1f2934 │ │ │ │ + b 0xfe1f2874 │ │ │ │ addmi r0, lr, #469762048 @ 0x1c000000 │ │ │ │ svccc 0x0004f84c │ │ │ │ andcs sp, r0, r9, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -182895,23 +182847,23 @@ │ │ │ │ rscseq r4, pc, r5, lsl #12 │ │ │ │ stmeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf06f2400 │ │ │ │ adcsne r4, pc, r0, lsl #12 │ │ │ │ eoreq pc, r4, r8, asr r8 @ │ │ │ │ tstpeq r0, lr, lsr #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf85146ac │ │ │ │ - blx 0xfe0d1936 │ │ │ │ + blx 0xfe0d1876 │ │ │ │ svceq 0x00db3203 │ │ │ │ - bvc 0xff97d668 │ │ │ │ + bvc 0xff97d5a8 │ │ │ │ movteq lr, #10819 @ 0x2a43 │ │ │ │ stmibvc r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcvc 0x00e2ebb9 │ │ │ │ - b 0xfe37299c │ │ │ │ + b 0xfe3728dc │ │ │ │ ldrbmi r0, [r1, #-774]! @ 0xfffffcfa │ │ │ │ - blcc 0x200e74 │ │ │ │ + blcc 0x200db4 │ │ │ │ strcc sp, [r4], #-491 @ 0xfffffe15 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ adcmi r3, r7, #16, 10 @ 0x4000000 │ │ │ │ andcs sp, r0, r0, ror #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @@ -182923,42 +182875,42 @@ │ │ │ │ stmdaeq r1, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ @ instruction: 0x46060410 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmibeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f2500 │ │ │ │ - b 0x1496794 │ │ │ │ + b 0x14966d4 │ │ │ │ @ instruction: 0xf06f08a8 │ │ │ │ @ instruction: 0xf8594700 │ │ │ │ @ instruction: 0xf1a40025 │ │ │ │ ssatmi r0, #21, r0, lsl #2 │ │ │ │ - blge 0x200eec │ │ │ │ + blge 0x200e2c │ │ │ │ andcs r4, r0, #120586240 @ 0x7300000 │ │ │ │ andcc pc, r0, #206848 @ 0x32800 │ │ │ │ - b 0x1486d20 │ │ │ │ - b 0x11a1940 │ │ │ │ - b 0x1483ac4 │ │ │ │ - bl 0xfefa1d4c │ │ │ │ + b 0x1486c60 │ │ │ │ + b 0x11a1880 │ │ │ │ + b 0x1483a04 │ │ │ │ + bl 0xfefa1c8c │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #31370 @ 0x7a8a │ │ │ │ @ instruction: 0xf84c42a1 │ │ │ │ mvnle r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf1013504 │ │ │ │ @ instruction: 0x36100410 │ │ │ │ ldclle 5, cr4, [lr], {168} @ 0xa8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec19ff4 │ │ │ │ + bl 0xfec19f34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - blvc 0xfbe47c │ │ │ │ + blvc 0xfbe3bc │ │ │ │ @ instruction: 0xf89d4d3c │ │ │ │ stmib sp, {r6, ip, sp, lr}^ │ │ │ │ stmdbge r4, {r8} │ │ │ │ stcls 8, cr10, [lr], {2} │ │ │ │ strls r6, [r7, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ umaalvs pc, r4, sp, r8 @ │ │ │ │ @@ -182976,17 +182928,17 @@ │ │ │ │ ldrtmi r0, [sl], -r0, lsl #24 │ │ │ │ movweq lr, #15292 @ 0x3bbc │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ @ instruction: 0xf1413b01 │ │ │ │ @ instruction: 0x468c31ff │ │ │ │ smlsdeq r5, r4, sl, lr │ │ │ │ @ instruction: 0xf04fd01b │ │ │ │ - b 0x1486668 │ │ │ │ - bl 0x86217c │ │ │ │ - b 0x1482e70 │ │ │ │ + b 0x14865a8 │ │ │ │ + bl 0x8620bc │ │ │ │ + b 0x1482db0 │ │ │ │ @ instruction: 0x46600454 │ │ │ │ strbvc lr, [r5], #2628 @ 0xa44 │ │ │ │ svclt 0x00284150 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @ instruction: 0xf00518e4 │ │ │ │ strmi r4, [r2], -r0, lsl #6 │ │ │ │ cmpeq r5, #274432 @ 0x43000 │ │ │ │ @@ -182995,95 +182947,95 @@ │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ smlalbblt r4, lr, ip, r6 │ │ │ │ addmi pc, r0, #-2147483644 @ 0x80000004 │ │ │ │ andcs fp, r1, ip, lsr #30 │ │ │ │ stmiane r0, {sp}^ │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [ip], r3, lsl #12 │ │ │ │ - b 0x1489220 │ │ │ │ + b 0x1489160 │ │ │ │ smlalttmi r7, r9, ip, r4 │ │ │ │ sbcsvc lr, r2, r3, asr #20 │ │ │ │ - bl 0xfed88dec │ │ │ │ - blmi 0x3e2e74 │ │ │ │ + bl 0xfed88d2c │ │ │ │ + blmi 0x3e2db4 │ │ │ │ @ instruction: 0xf084bf1e │ │ │ │ mvnmi r4, #0, 2 │ │ │ │ ldmdavs sl, {r0, r3, r6, r7, r8, r9, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1e3bdf0 │ │ │ │ svclt 0x0000fed3 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x17e3b8 │ │ │ │ + blhi 0x17e2f8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stclmi 0, cr11, [r5, #-548] @ 0xfffffddc │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r3, lsr #3 │ │ │ │ strls r6, [r7, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a09c14 │ │ │ │ - ldc 5, cr0, [pc, #32] @ 0xc2f4c │ │ │ │ + ldc 5, cr0, [pc, #32] @ 0xc2e8c │ │ │ │ vbic.i16 d24, #52224 @ 0xcc00 │ │ │ │ @ instruction: 0xf1b82801 │ │ │ │ svclt 0x000b0f02 │ │ │ │ @ instruction: 0xf108b2e4 │ │ │ │ strcc r0, [r1], #-2049 @ 0xfffff7ff │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b2b68 │ │ │ │ + b 0x14b2aa8 │ │ │ │ strmi r0, [ip], -r4, asr #17 │ │ │ │ @ instruction: 0xf8564488 │ │ │ │ stmdbge r4, {r3, r8, r9, sl, fp, sp, pc} │ │ │ │ movwcs lr, #10484 @ 0x28f4 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ @ instruction: 0xf8d6a802 │ │ │ │ stc 0, cr11, [sp, #16] │ │ │ │ vstr d8, [sp, #8] │ │ │ │ @ instruction: 0xf08d8b04 │ │ │ │ ldmib sp, {r0, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - b 0x177bb80 │ │ │ │ + b 0x177bac0 │ │ │ │ ldmib sp, {r0, r1, r3, r8}^ │ │ │ │ andsle r0, sl, r4, lsl #4 │ │ │ │ vstmiavc sl, {s29-s107} │ │ │ │ vmoveq.32 d9[0], lr │ │ │ │ - beq 0x177d8c8 │ │ │ │ + beq 0x177d808 │ │ │ │ @ instruction: 0x0c0ceb53 │ │ │ │ - bvc 0xff3bd8bc │ │ │ │ + bvc 0xff3bd7fc │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r8, lsr #30 │ │ │ │ - beq 0xfdc08 │ │ │ │ + beq 0xfdb48 │ │ │ │ andmi pc, r0, fp │ │ │ │ - b 0x10d4934 │ │ │ │ - bl 0x1143118 │ │ │ │ - bl 0x7437b0 │ │ │ │ + b 0x10d4874 │ │ │ │ + bl 0x1143058 │ │ │ │ + bl 0x7436f0 │ │ │ │ @ instruction: 0xf1420001 │ │ │ │ @ instruction: 0xf1b30200 │ │ │ │ svclt 0x002c4140 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf142181b │ │ │ │ ldmne fp, {r9}^ │ │ │ │ bicsvc lr, r1, #274432 @ 0x43000 │ │ │ │ tsteq r2, r2, asr #22 │ │ │ │ vstmiavc r2!, {s29-s107} │ │ │ │ - bl 0xfecc8ef8 │ │ │ │ + bl 0xfecc8e38 │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #51823 @ 0xca6f │ │ │ │ svccc 0x0008f845 │ │ │ │ @ instruction: 0xf08cbf1c │ │ │ │ bicmi r4, r9, #0, 2 │ │ │ │ rsbvs r4, r9, r0, lsr #11 │ │ │ │ - blmi 0x3f76a8 │ │ │ │ - blls 0x29d060 │ │ │ │ + blmi 0x3f75e8 │ │ │ │ + blls 0x29cfa0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ ldc 0, cr11, [sp], #36 @ 0x24 │ │ │ │ andcs r8, r0, r2, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @@ -183100,19 +183052,19 @@ │ │ │ │ @ instruction: 0xf1a00608 │ │ │ │ @ instruction: 0xf04f0508 │ │ │ │ stcls 8, cr0, [ip], {1} │ │ │ │ stmdbcs r1, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svceq 0x0002f1b9 │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x1490064 │ │ │ │ + b 0x148ffa4 │ │ │ │ svclt 0x000809c9 │ │ │ │ stmibeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r9], #1548 @ 0x60c │ │ │ │ - blvc 0x17e6c8 │ │ │ │ + blvc 0x17e608 │ │ │ │ ldm r4!, {r3, r9, sl, ip, sp}^ │ │ │ │ ldmib r7!, {r1, r8}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stc 8, cr8, [sp, #8] │ │ │ │ @ instruction: 0xf7ff7b00 │ │ │ │ strbmi pc, [ip, #-3763] @ 0xfffff14d @ │ │ │ │ smlatteq r2, r5, r9, lr │ │ │ │ @@ -183144,20 +183096,20 @@ │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ stc 8, cr10, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r8, fp, pc}^ │ │ │ │ @ instruction: 0xf08d8904 │ │ │ │ ldmib sp, {r0, r1, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r3, {r2, ip, sp} │ │ │ │ - bl 0x10c947c │ │ │ │ - b 0x1483914 │ │ │ │ - b 0x11a2498 │ │ │ │ + bl 0x10c93bc │ │ │ │ + b 0x1483854 │ │ │ │ + b 0x11a23d8 │ │ │ │ @ instruction: 0x17d173d1 │ │ │ │ svcvc 0x00e0ebb1 │ │ │ │ - b 0x1cb2d84 │ │ │ │ + b 0x1cb2cc4 │ │ │ │ @ instruction: 0xf845030c │ │ │ │ svclt 0x001c3f08 │ │ │ │ andmi pc, r0, #140 @ 0x8c │ │ │ │ adcmi r4, r7, #1207959555 @ 0x48000003 │ │ │ │ bicsle r6, r8, sl, rrx │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ @@ -183196,20 +183148,20 @@ │ │ │ │ @ instruction: 0xf08d8904 │ │ │ │ ldmib sp, {r0, r1, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r5, {r0, r1, r9, ip, sp} │ │ │ │ strhmi pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ movwcs fp, #7980 @ 0x1f2c │ │ │ │ ldmne fp, {r8, r9, sp} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - bl 0x110954c │ │ │ │ - b 0x11839e8 │ │ │ │ - b 0x14a0128 │ │ │ │ + bl 0x110948c │ │ │ │ + b 0x1183928 │ │ │ │ + b 0x14a0068 │ │ │ │ ldrbne r7, [r0, r1, ror #25] │ │ │ │ svcvc 0x00e1ebb0 │ │ │ │ - b 0x1cb2e54 │ │ │ │ + b 0x1cb2d94 │ │ │ │ @ instruction: 0xf845030c │ │ │ │ svclt 0x001c3f08 │ │ │ │ andmi pc, r0, #140 @ 0x8c │ │ │ │ adcsmi r4, ip, #1207959555 @ 0x48000003 │ │ │ │ bicsle r6, r0, sl, rrx │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ @@ -183220,131 +183172,131 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldc2 1, cr15, [r0, #-908]! @ 0xfffffc74 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x17e6f4 │ │ │ │ + blhi 0x17e634 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, fp, sp, lsl r6 │ │ │ │ @ instruction: 0xf1014b37 │ │ │ │ vmov.i16 d16, #53248 @ 0xd000 │ │ │ │ @ instruction: 0xf04f2401 │ │ │ │ @ instruction: 0x2c020b00 │ │ │ │ - blhi 0xd3e8dc │ │ │ │ - blx 0x18b2e8c │ │ │ │ + blhi 0xd3e81c │ │ │ │ + blx 0x18b2dcc │ │ │ │ @ instruction: 0xf104f885 │ │ │ │ @ instruction: 0xf1080801 │ │ │ │ adcne r0, sp, #65536 @ 0x10000 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0x14a7288 │ │ │ │ - bl 0x1455a0 │ │ │ │ - b 0x1485998 │ │ │ │ - blls 0x185628 │ │ │ │ + b 0x14a71c8 │ │ │ │ + bl 0x1454e0 │ │ │ │ + b 0x14858d8 │ │ │ │ + blls 0x185568 │ │ │ │ ldreq pc, [r0, -sl, lsr #3] │ │ │ │ strmi lr, [r0, #-2521] @ 0xfffff627 │ │ │ │ strbeq lr, [fp], r3, lsl #22 │ │ │ │ movwcs lr, #10487 @ 0x28f7 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ stmdage r4, {r1, r2, r8, fp, sp, pc} │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ - blhi 0x1fe8dc │ │ │ │ - blhi 0x27e8e0 │ │ │ │ + blhi 0x1fe81c │ │ │ │ + blhi 0x27e820 │ │ │ │ @ instruction: 0xf94ef08d │ │ │ │ - blls 0x269ac8 │ │ │ │ + blls 0x269a08 │ │ │ │ ldmne fp, {r0, r1, r2, r8, fp, ip, pc}^ │ │ │ │ bicsvc lr, r2, #274432 @ 0x43000 │ │ │ │ andeq lr, r1, #66560 @ 0x10400 │ │ │ │ vstmiavc r1!, {s29-s107} │ │ │ │ - bl 0xfecc9208 │ │ │ │ + bl 0xfecc9148 │ │ │ │ svclt 0x001e7fe1 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ movweq lr, #51823 @ 0xca6f │ │ │ │ andeq lr, r2, #140, 20 @ 0x8c000 │ │ │ │ stmib r6, {r0, r1, r2, r4, r6, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf1063200 │ │ │ │ bicsle r0, r7, r8, lsl #12 │ │ │ │ - bleq 0x17f714 │ │ │ │ + bleq 0x17f654 │ │ │ │ ldmdbeq r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x4ff70c │ │ │ │ - blle 0xff2d4a00 │ │ │ │ + beq 0x4ff64c │ │ │ │ + blle 0xff2d4940 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, ip, lsl #2 │ │ │ │ - blhi 0x17e5fc │ │ │ │ + blhi 0x17e53c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldc2 1, cr15, [r8], #908 @ 0x38c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x17e7f0 │ │ │ │ + blhi 0x17e730 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, fp, sp, lsl r6 │ │ │ │ @ instruction: 0xf1014b3a │ │ │ │ vmov.i16 d16, #53248 @ 0xd000 │ │ │ │ @ instruction: 0xf04f2401 │ │ │ │ @ instruction: 0x2c020b00 │ │ │ │ - blhi 0xdfe9d8 │ │ │ │ - blx 0x18b2f88 │ │ │ │ + blhi 0xdfe918 │ │ │ │ + blx 0x18b2ec8 │ │ │ │ @ instruction: 0xf104f885 │ │ │ │ @ instruction: 0xf1080801 │ │ │ │ adcne r0, sp, #65536 @ 0x10000 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0x14a7384 │ │ │ │ - bl 0x14569c │ │ │ │ - b 0x1485a94 │ │ │ │ - blls 0x185724 │ │ │ │ + b 0x14a72c4 │ │ │ │ + bl 0x1455dc │ │ │ │ + b 0x14859d4 │ │ │ │ + blls 0x185664 │ │ │ │ ldreq pc, [r0, -sl, lsr #3] │ │ │ │ strmi lr, [r0, #-2521] @ 0xfffff627 │ │ │ │ strbeq lr, [fp], r3, lsl #22 │ │ │ │ movwcs lr, #10487 @ 0x28f7 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ stmdage r4, {r1, r2, r8, fp, sp, pc} │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ - blhi 0x1fe9d8 │ │ │ │ - blhi 0x27e9dc │ │ │ │ + blhi 0x1fe918 │ │ │ │ + blhi 0x27e91c │ │ │ │ @ instruction: 0xf8d0f08d │ │ │ │ ldmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1b30106 │ │ │ │ svclt 0x002c4240 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf141181b │ │ │ │ ldmne fp, {r8}^ │ │ │ │ bicsvc lr, r2, #274432 @ 0x43000 │ │ │ │ andeq lr, r1, #66560 @ 0x10400 │ │ │ │ vstmiavc r1!, {s29-s107} │ │ │ │ - bl 0xfecc9314 │ │ │ │ + bl 0xfecc9254 │ │ │ │ svclt 0x001e7fe1 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ movweq lr, #51823 @ 0xca6f │ │ │ │ andeq lr, r2, #140, 20 @ 0x8c000 │ │ │ │ stmib r6, {r0, r1, r2, r4, r6, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf1063200 │ │ │ │ bicle r0, pc, r8, lsl #12 │ │ │ │ - bleq 0x17f820 │ │ │ │ + bleq 0x17f760 │ │ │ │ ldmdbeq r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x4ff818 │ │ │ │ - blle 0xff0d4b0c │ │ │ │ + beq 0x4ff758 │ │ │ │ + blle 0xff0d4a4c │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, ip, lsl #2 │ │ │ │ - blhi 0x17e708 │ │ │ │ + blhi 0x17e648 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldc2 1, cr15, [r2], #-908 @ 0xfffffc74 │ │ │ │ ... │ │ │ │ @@ -183353,162 +183305,162 @@ │ │ │ │ svcne 0x001c4686 │ │ │ │ stcls 0, cr11, [ip, #-524] @ 0xfffffdf4 │ │ │ │ vmlal.u , d21, d3[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ - b 0x14b30ac │ │ │ │ + b 0x14b2fec │ │ │ │ ldrtmi r0, [r8], r5, asr #17 │ │ │ │ - bl 0x10b078 │ │ │ │ + bl 0x10afb8 │ │ │ │ stmib sp, {r3, r9, fp}^ │ │ │ │ @ instruction: 0xf9918700 │ │ │ │ @ instruction: 0xf9920002 │ │ │ │ @ instruction: 0xf991c002 │ │ │ │ @ instruction: 0xf9926003 │ │ │ │ @ instruction: 0xf9918003 │ │ │ │ @ instruction: 0xf9923001 │ │ │ │ @ instruction: 0xf9119001 │ │ │ │ @ instruction: 0xf9127b04 │ │ │ │ strmi fp, [sl, #2820] @ 0xb04 │ │ │ │ @ instruction: 0xf70bfb17 │ │ │ │ movwvc pc, #39699 @ 0x9b13 @ │ │ │ │ svcvc 0x0004f854 │ │ │ │ - blx 0x65458a │ │ │ │ - blx 0x4d0cc2 │ │ │ │ + blx 0x6544ca │ │ │ │ + blx 0x4d0c02 │ │ │ │ @ instruction: 0xf845600c │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ @ instruction: 0x8700e9dd │ │ │ │ strbmi r4, [r7, #-1222] @ 0xfffffb3a │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacb8b8 │ │ │ │ + bl 0xfeacb7f8 │ │ │ │ stmia lr!, {r1, r2, r3, fp}^ │ │ │ │ - bl 0x4438c8 │ │ │ │ + bl 0x443808 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ rsclt r9, ip, #8, 26 @ 0x200 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14908f8 │ │ │ │ + b 0x1490838 │ │ │ │ svclt 0x001404c4 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ svcne 0x000546a6 │ │ │ │ streq lr, [lr], -r1, lsl #22 │ │ │ │ tstcc r4, fp, lsl #16 │ │ │ │ mulge r0, r2, r8 │ │ │ │ @ instruction: 0xf8113204 │ │ │ │ @ instruction: 0xf8127c03 │ │ │ │ @ instruction: 0xf85c8c03 │ │ │ │ - blx 0x36b12e │ │ │ │ + blx 0x36b06e │ │ │ │ @ instruction: 0xf812f303 │ │ │ │ - blx 0x2ee52a │ │ │ │ + blx 0x2ee46a │ │ │ │ @ instruction: 0xf8113307 │ │ │ │ @ instruction: 0xf8118c01 │ │ │ │ addmi r7, lr, #512 @ 0x200 │ │ │ │ - blx 0x354662 │ │ │ │ + blx 0x3545a2 │ │ │ │ @ instruction: 0xf8123308 │ │ │ │ - blx 0x2e6546 │ │ │ │ + blx 0x2e6486 │ │ │ │ @ instruction: 0xf8453307 │ │ │ │ bicsle r3, pc, r4, lsl #30 │ │ │ │ ldrbmi r4, [r4, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec4d150 │ │ │ │ + bl 0xfec4d090 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xdd160 │ │ │ │ + bl 0xdd0a0 │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ rsclt r9, ip, #8, 26 @ 0x200 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x1490990 │ │ │ │ + b 0x14908d0 │ │ │ │ svclt 0x001404c4 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ svcne 0x000546a6 │ │ │ │ streq lr, [lr], -r1, lsl #22 │ │ │ │ tstcc r4, fp, lsl #16 │ │ │ │ mulge r0, r2, r9 │ │ │ │ @ instruction: 0xf8113204 │ │ │ │ @ instruction: 0xf9127c03 │ │ │ │ @ instruction: 0xf85c8c03 │ │ │ │ - blx 0x36b1c6 │ │ │ │ + blx 0x36b106 │ │ │ │ @ instruction: 0xf912f303 │ │ │ │ - blx 0x2ee5c2 │ │ │ │ + blx 0x2ee502 │ │ │ │ @ instruction: 0xf8113307 │ │ │ │ @ instruction: 0xf8118c01 │ │ │ │ addmi r7, lr, #512 @ 0x200 │ │ │ │ - blx 0x3546fa │ │ │ │ + blx 0x35463a │ │ │ │ @ instruction: 0xf9123308 │ │ │ │ - blx 0x2e65de │ │ │ │ + blx 0x2e651e │ │ │ │ @ instruction: 0xf8453307 │ │ │ │ bicsle r3, pc, r4, lsl #30 │ │ │ │ ldrbmi r4, [r4, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec4d1e8 │ │ │ │ + bl 0xfec4d128 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xdd1f8 │ │ │ │ + bl 0xdd138 │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r3, [r7], -r8, lsl #22 │ │ │ │ stmdacc r8, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ - blx 0x18aa658 │ │ │ │ + blx 0x18aa598 │ │ │ │ vmull.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ strgt lr, [r4, -sp, asr #19] │ │ │ │ rsceq fp, r6, r4, lsl pc │ │ │ │ - bl 0x114fd0 │ │ │ │ + bl 0x114f10 │ │ │ │ strls r0, [r3], -r6, lsl #28 │ │ │ │ @ instruction: 0x5000f9b1 │ │ │ │ @ instruction: 0xf9b23108 │ │ │ │ andcc r4, r8, #0 │ │ │ │ stcgt 8, cr15, [r6], {49} @ 0x31 │ │ │ │ stcvs 8, cr15, [r6], {50} @ 0x32 │ │ │ │ stcvc 8, cr15, [r2], {50} @ 0x32 │ │ │ │ - blge 0x20246c │ │ │ │ + blge 0x2023ac │ │ │ │ @ instruction: 0x465d4654 │ │ │ │ strmi pc, [r6, #3020] @ 0xbcc │ │ │ │ svcvs 0x0008f853 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ stcls 12, cr9, [r1, #-0] │ │ │ │ stmdaeq r6, {r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf831685c │ │ │ │ - bl 0x11f6680 │ │ │ │ + bl 0x11f65c0 │ │ │ │ strbmi r0, [r4], -r5, lsl #18 │ │ │ │ @ instruction: 0xf831464d │ │ │ │ ldrbmi r6, [r1, #-3076]! @ 0xfffff3fc │ │ │ │ strmi pc, [r7, #3020] @ 0xbcc │ │ │ │ stcgt 8, cr15, [r4], {50} @ 0x32 │ │ │ │ strmi pc, [ip, #3014] @ 0xbc6 │ │ │ │ strmi lr, [r2, #-2528] @ 0xfffff620 │ │ │ │ ldmib sp, {r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ svcls 0x00056c03 │ │ │ │ ldrtmi r4, [r7], #-1460 @ 0xfffffa4c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xffe4baa8 │ │ │ │ + blne 0xffe4b9e8 │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ ldrmi r1, [ip, #2491] @ 0x9bb │ │ │ │ strdlt sp, [r7], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -183516,31 +183468,31 @@ │ │ │ │ @ instruction: 0xf1a34606 │ │ │ │ addlt r0, r3, r8, lsl #24 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ rsclt r9, r5, #12, 24 @ 0xc00 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14906ec │ │ │ │ + b 0x149062c │ │ │ │ svclt 0x001405c5 │ │ │ │ strtmi r0, [r8], -r0, ror #1 │ │ │ │ stmdbeq r0, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ streq lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xa002f8b2 │ │ │ │ ldmhi r4, {r0, r2, r3, r7, fp, pc} │ │ │ │ @ instruction: 0x8006f8b1 │ │ │ │ @ instruction: 0xf8b188d7 │ │ │ │ @ instruction: 0xf832b002 │ │ │ │ @ instruction: 0xf8310b08 │ │ │ │ - blx 0xfe992336 │ │ │ │ - blx 0xffb8431a │ │ │ │ + blx 0xfe992276 │ │ │ │ + blx 0xffb8425a │ │ │ │ @ instruction: 0xf85c030a │ │ │ │ - bl 0x4ef340 │ │ │ │ + bl 0x4ef280 │ │ │ │ @ instruction: 0xf8dc0a0a │ │ │ │ - bl 0x1183738 │ │ │ │ + bl 0x1183678 │ │ │ │ strbmi r0, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwge pc, #31720 @ 0x7be8 @ │ │ │ │ movwge pc, #19429 @ 0x4be5 @ │ │ │ │ svcge 0x0008f84e │ │ │ │ andcc pc, r4, lr, asr #17 │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ strmi r0, [r6], #-1280 @ 0xfffffb00 │ │ │ │ @@ -183558,22 +183510,22 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r1], -ip, lsl #12 │ │ │ │ @ instruction: 0xf04fb089 │ │ │ │ ldcls 12, cr0, [r2, #-0] │ │ │ │ movwmi lr, #14797 @ 0x39cd │ │ │ │ movwcc fp, #4843 @ 0x12eb │ │ │ │ vshr.u64 q8, q4, #59 │ │ │ │ - blcs 0x14c394 │ │ │ │ + blcs 0x14c2d4 │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x154fac │ │ │ │ + bl 0x154eec │ │ │ │ andls r0, r7, r5, lsl #23 │ │ │ │ sbcseq fp, ip, r8, lsl pc │ │ │ │ stmib sp, {r0, r1, r5, r7, fp}^ │ │ │ │ - blcs 0x1d07c0 │ │ │ │ + blcs 0x1d0700 │ │ │ │ svclt 0x0028461d │ │ │ │ strmi r2, [fp], -r4, lsl #10 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r9 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xbc01e9cd │ │ │ │ mulhi r1, r2, r9 │ │ │ │ @@ -183582,30 +183534,30 @@ │ │ │ │ ldmdbne r6, {r2, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r2], #-2563 @ 0xfffff5fd │ │ │ │ @ instruction: 0xf992441c │ │ │ │ @ instruction: 0xf10cb001 │ │ │ │ @ instruction: 0xf9920c01 │ │ │ │ strbmi r0, [r5, #-2]! │ │ │ │ mulge r3, r2, r9 │ │ │ │ - blne 0x201c38 │ │ │ │ + blne 0x201b78 │ │ │ │ @ instruction: 0xf109fb11 │ │ │ │ tstpne r8, fp, lsl fp @ p-variant is OBSOLETE │ │ │ │ - bllt 0x201954 │ │ │ │ - blx 0x754966 │ │ │ │ - blx 0x4ca022 │ │ │ │ + bllt 0x201894 │ │ │ │ + blx 0x7548a6 │ │ │ │ + blx 0x4c9f62 │ │ │ │ @ instruction: 0xf844a00e │ │ │ │ vstmiale r6!, {d16-d17} │ │ │ │ - blt 0x13df84 │ │ │ │ + blt 0x13dec4 │ │ │ │ @ instruction: 0xf10a1e6a │ │ │ │ - bl 0xfe94681c │ │ │ │ + bl 0xfe94675c │ │ │ │ strbmi r0, [r5, #-522]! @ 0xfffffdf6 │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ - beq 0x23fc4c │ │ │ │ - bl 0x154a78 │ │ │ │ - bls 0x204c54 │ │ │ │ + beq 0x23fb8c │ │ │ │ + bl 0x1549b8 │ │ │ │ + bls 0x204b94 │ │ │ │ stclle 5, cr4, [r1], {98} @ 0x62 │ │ │ │ ldrdmi lr, [r6], -sp │ │ │ │ strtmi r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ stmdble r7, {r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r1!, {r2, r5, r6, r9, fp, ip}^ │ │ │ │ stmdbne fp, {r1, r8, r9, sl, sp, lr} │ │ │ │ @@ -183618,139 +183570,139 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r4, r7, r3, lsl #13 │ │ │ │ stmib sp, {r4, r8, sl, fp, ip, pc}^ │ │ │ │ vsubw.u8 , , d1 │ │ │ │ rsclt r2, fp, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1032902 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x148fc84 │ │ │ │ - b 0x148cf18 │ │ │ │ + b 0x148fbc4 │ │ │ │ + b 0x148ce58 │ │ │ │ movwls r0, #21443 @ 0x53c3 │ │ │ │ sbceq fp, ip, r4, lsl pc │ │ │ │ - bl 0x155100 │ │ │ │ + bl 0x155040 │ │ │ │ smlabbcs r0, r5, r9, r0 │ │ │ │ - beq 0xfe5fe1d4 │ │ │ │ + beq 0xfe5fe114 │ │ │ │ strge lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ svceq 0x0004f1ba │ │ │ │ svclt 0x002846d6 │ │ │ │ cdpeq 0, 0, cr15, cr4, cr15, {2} │ │ │ │ @ instruction: 0xf8190088 │ │ │ │ - bl 0x333934 │ │ │ │ + bl 0x333874 │ │ │ │ strmi r0, [r8], r0, lsl #6 │ │ │ │ ldmvc lr, {r0, r1, r2, r3, r4, r6, fp, ip, sp, lr} │ │ │ │ - blls 0x161c30 │ │ │ │ - blls 0x109930 │ │ │ │ + blls 0x161b70 │ │ │ │ + blls 0x109870 │ │ │ │ ldrbmi r1, [r8], #-2074 @ 0xfffff7e6 │ │ │ │ mulge r0, r2, r8 │ │ │ │ ldmdavc r3, {r0, r8, ip, sp}^ │ │ │ │ @ instruction: 0xf102458e │ │ │ │ - blx 0x3c40e6 │ │ │ │ - blx 0x2c2102 │ │ │ │ + blx 0x3c4026 │ │ │ │ + blx 0x2c2042 │ │ │ │ @ instruction: 0xf854aa03 │ │ │ │ ldrbmi r3, [r3], #-2820 @ 0xfffff4fc │ │ │ │ stcge 8, cr15, [r1], {18} │ │ │ │ movwcc pc, #43781 @ 0xab05 @ │ │ │ │ stcge 8, cr15, [r2], {18} │ │ │ │ movwcc pc, #43782 @ 0xab06 @ │ │ │ │ - blcc 0x2019f4 │ │ │ │ + blcc 0x201934 │ │ │ │ @ instruction: 0xf10edce6 │ │ │ │ @ instruction: 0xf10833ff │ │ │ │ - bl 0xfe983d04 │ │ │ │ + bl 0xfe983c44 │ │ │ │ @ instruction: 0xf1080308 │ │ │ │ strmi r0, [lr, #2053] @ 0x805 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - bl 0x194974 │ │ │ │ - blls 0x187134 │ │ │ │ + bl 0x1948b4 │ │ │ │ + blls 0x187074 │ │ │ │ stclle 2, cr4, [r7], {139} @ 0x8b │ │ │ │ movwmi lr, #18909 @ 0x49dd │ │ │ │ adcmi r4, r3, #-1560281088 @ 0xa3000000 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfe9cbd28 │ │ │ │ + bl 0xfe9cbc68 │ │ │ │ stmia fp!, {r0, r1, r3, sl}^ │ │ │ │ - bl 0x383d38 │ │ │ │ + bl 0x383c78 │ │ │ │ addsmi r0, r3, #4, 4 @ 0x40000000 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r1], -ip, lsl #12 │ │ │ │ @ instruction: 0xf04fb089 │ │ │ │ ldcls 12, cr0, [r2, #-0] │ │ │ │ movwmi lr, #14797 @ 0x39cd │ │ │ │ movwcc fp, #4843 @ 0x12eb │ │ │ │ vshr.u64 q8, q4, #59 │ │ │ │ - blcs 0x14c56c │ │ │ │ + blcs 0x14c4ac │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x155184 │ │ │ │ + bl 0x1550c4 │ │ │ │ andls r0, r7, r5, lsl #23 │ │ │ │ sbcseq fp, ip, r8, lsl pc │ │ │ │ stmib sp, {r0, r1, r5, r7, fp}^ │ │ │ │ - blcs 0x1d0998 │ │ │ │ + blcs 0x1d08d8 │ │ │ │ svclt 0x0028461d │ │ │ │ strmi r2, [fp], -r4, lsl #10 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r8 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xbc01e9cd │ │ │ │ mulhi r1, r2, r8 │ │ │ │ mul r2, r2, r8 │ │ │ │ - bls 0x1e1d04 │ │ │ │ - bls 0x189e04 │ │ │ │ + bls 0x1e1c44 │ │ │ │ + bls 0x189d44 │ │ │ │ ldrmi r4, [ip], #-1058 @ 0xfffffbde │ │ │ │ mullt r1, r2, r9 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ muleq r2, r2, r9 │ │ │ │ @ instruction: 0xf9924565 │ │ │ │ @ instruction: 0xf912a003 │ │ │ │ - blx 0x50a5da │ │ │ │ - blx 0x6ffdf2 │ │ │ │ + blx 0x50a51a │ │ │ │ + blx 0x6ffd32 │ │ │ │ @ instruction: 0xf856110b │ │ │ │ ldrbmi fp, [r9], #-2820 @ 0xfffff4fc │ │ │ │ - bne 0x382634 │ │ │ │ + bne 0x382574 │ │ │ │ andge pc, r0, lr, lsl fp @ │ │ │ │ - bleq 0x201af0 │ │ │ │ + bleq 0x201a30 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ vmulne.f32 s23, s20, s2 │ │ │ │ stceq 1, cr15, [r1], {10} │ │ │ │ andeq lr, sl, #165888 @ 0x28800 │ │ │ │ svclt 0x00b84565 │ │ │ │ @ instruction: 0xf10a2200 │ │ │ │ ldrmi r0, [r4], #2565 @ 0xa05 │ │ │ │ streq lr, [sl, #-2818] @ 0xfffff4fe │ │ │ │ strbmi r9, [r2, #-2565]! @ 0xfffff5fb │ │ │ │ ldmib sp, {r1, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ ldrmi r4, [r9], -r6 │ │ │ │ adcmi r4, r0, #553648128 @ 0x21000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x19cd618 │ │ │ │ + bne 0x19cd558 │ │ │ │ strvs lr, [r2, -r1, ror #17] │ │ │ │ addsmi r1, r8, #180224 @ 0x2c000 │ │ │ │ strdlt sp, [r9], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r1], -ip, lsl #12 │ │ │ │ @ instruction: 0xf04fb089 │ │ │ │ ldcls 12, cr0, [r2, #-0] │ │ │ │ movwmi lr, #14797 @ 0x39cd │ │ │ │ movwcc fp, #4843 @ 0x12eb │ │ │ │ vshr.u64 q8, q4, #59 │ │ │ │ - blcs 0x14c658 │ │ │ │ + blcs 0x14c598 │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x155270 │ │ │ │ + bl 0x1551b0 │ │ │ │ andls r0, r7, r5, lsl #23 │ │ │ │ sbcseq fp, ip, r8, lsl pc │ │ │ │ stmib sp, {r0, r1, r5, r7, fp}^ │ │ │ │ - blcs 0x1d0a84 │ │ │ │ + blcs 0x1d09c4 │ │ │ │ svclt 0x0028461d │ │ │ │ strmi r2, [fp], -r4, lsl #10 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r9 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xbc01e9cd │ │ │ │ mulhi r1, r2, r9 │ │ │ │ @@ -183759,35 +183711,35 @@ │ │ │ │ ldmdbne r6, {r2, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r2], #-2563 @ 0xfffff5fd │ │ │ │ @ instruction: 0xf892441c │ │ │ │ @ instruction: 0xf10cb001 │ │ │ │ ldmvc r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf8924565 │ │ │ │ @ instruction: 0xf812a003 │ │ │ │ - blx 0x50a6c6 │ │ │ │ - blx 0x7bfede │ │ │ │ + blx 0x50a606 │ │ │ │ + blx 0x7bfe1e │ │ │ │ @ instruction: 0xf8561108 │ │ │ │ ldrbmi fp, [r9], #-2820 @ 0xfffff4fc │ │ │ │ - bne 0x2c272c │ │ │ │ + bne 0x2c266c │ │ │ │ andge pc, lr, r0, lsl fp @ │ │ │ │ - bleq 0x201bdc │ │ │ │ + bleq 0x201b1c │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ vmulne.f32 s23, s20, s2 │ │ │ │ stceq 1, cr15, [r1], {10} │ │ │ │ andeq lr, sl, #165888 @ 0x28800 │ │ │ │ svclt 0x00b84565 │ │ │ │ @ instruction: 0xf10a2200 │ │ │ │ ldrmi r0, [r4], #2565 @ 0xa05 │ │ │ │ streq lr, [sl, #-2818] @ 0xfffff4fe │ │ │ │ strbmi r9, [r2, #-2565]! @ 0xfffff5fb │ │ │ │ ldmib sp, {r1, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ ldrmi r4, [r9], -r6 │ │ │ │ adcmi r4, r0, #553648128 @ 0x21000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x19cd704 │ │ │ │ + bne 0x19cd644 │ │ │ │ strvs lr, [r2, -r1, ror #17] │ │ │ │ addsmi r1, r8, #180224 @ 0x2c000 │ │ │ │ strdlt sp, [r9], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -183799,25 +183751,25 @@ │ │ │ │ stmdbcs r2, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ eorslt pc, r4, sp, asr #17 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ - bl 0x1553b8 │ │ │ │ + bl 0x1552f8 │ │ │ │ stmib sp, {r2, r6, r7, fp}^ │ │ │ │ - b 0x1488794 │ │ │ │ + b 0x14886d4 │ │ │ │ @ instruction: 0xf8cd09d1 │ │ │ │ @ instruction: 0x464a9030 │ │ │ │ - bcs 0x15566c │ │ │ │ + bcs 0x1555ac │ │ │ │ andcs fp, r2, #40, 30 @ 0xa0 │ │ │ │ @ instruction: 0xf9394696 │ │ │ │ rsceq r3, ip, r5, lsr r0 │ │ │ │ - bl 0x328788 │ │ │ │ - blls 0x403f8c │ │ │ │ + bl 0x3286c8 │ │ │ │ + blls 0x403ecc │ │ │ │ ldmdbne sl, {r1, r3, fp, ip, pc} │ │ │ │ strls r9, [r9, #-2827] @ 0xfffff4f5 │ │ │ │ strmi r4, [r4], #-1059 @ 0xfffffbdd │ │ │ │ @ instruction: 0x0002f9b1 │ │ │ │ @ instruction: 0xf9b19005 │ │ │ │ @ instruction: 0xf9b10004 │ │ │ │ andls r1, r6, r6 │ │ │ │ @@ -183829,43 +183781,43 @@ │ │ │ │ ldmib r2, {r1, r2, sl, fp, lr, pc}^ │ │ │ │ andcc r9, r8, #0, 22 │ │ │ │ andne pc, r0, r1, lsl #23 │ │ │ │ stcge 8, cr15, [r2], {51} @ 0x33 │ │ │ │ andne lr, r0, sp, asr #19 │ │ │ │ ldmib sp, {r0, r2, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8336700 │ │ │ │ - blx 0xff3e6bde │ │ │ │ - bl 0x65d9d4 │ │ │ │ + blx 0xff3e6b1e │ │ │ │ + bl 0x65d914 │ │ │ │ strls r0, [r2], -r9, lsl #12 │ │ │ │ tsteq r7, fp, asr #22 │ │ │ │ ldmib sp, {r0, r1, r8, ip, pc}^ │ │ │ │ strmi r6, [lr, #1794]! @ 0x702 │ │ │ │ - blx 0xff36a002 │ │ │ │ + blx 0xff369f42 │ │ │ │ ldrtmi r6, [r0], -r1, lsl #15 │ │ │ │ ldrtmi r9, [r9], -r6, lsl #28 │ │ │ │ orreq pc, r6, r8, asr #23 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldmib sp, {r2, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf10e9c08 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf10c6700 │ │ │ │ - bl 0xfe98500c │ │ │ │ + bl 0xfe984f4c │ │ │ │ @ instruction: 0xf10c030c │ │ │ │ strmi r0, [lr, #3075]! @ 0xc03 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - bl 0x194c8c │ │ │ │ - blls 0x3c744c │ │ │ │ + bl 0x194bcc │ │ │ │ + blls 0x3c738c │ │ │ │ stcle 2, cr4, [r6], #684 @ 0x2ac │ │ │ │ movwne lr, #59869 @ 0xe9dd │ │ │ │ ldrdge pc, [r8], -sp @ │ │ │ │ strmi r4, [sl], #651 @ 0x28b │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe90d034 │ │ │ │ + bl 0xfe90cf74 │ │ │ │ stmia sl!, {r1, r3, r8}^ │ │ │ │ - bl 0x355044 │ │ │ │ + bl 0x354f84 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xb011d8f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -183876,58 +183828,58 @@ │ │ │ │ smlabtcs r1, r4, r3, pc @ │ │ │ │ stmdbcs r2, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ - bl 0x1554ec │ │ │ │ + bl 0x15542c │ │ │ │ stmib sp, {r2, r6, r7, r8, sl}^ │ │ │ │ stmiaeq sl, {r1, r3, r8, r9, ip}^ │ │ │ │ - bcs 0x155744 │ │ │ │ + bcs 0x155684 │ │ │ │ svclt 0x00284690 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ rscseq r9, r8, r7, lsl #4 │ │ │ │ eorsge pc, r7, ip, lsr r8 @ │ │ │ │ movweq lr, #2828 @ 0xb0c │ │ │ │ strgt lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf8b3885a │ │ │ │ ldmhi fp, {r2, ip, pc}^ │ │ │ │ - blls 0x3288c4 │ │ │ │ + blls 0x328804 │ │ │ │ ldmdane ip, {r1, r9, ip, pc} │ │ │ │ ldmdane r9, {r3, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [r8], #-2822 @ 0xfffff4fa │ │ │ │ andcc r8, r8, sp, lsl #17 │ │ │ │ strcc r8, [r1, -lr, asr #17] │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ - blcc 0x301d98 │ │ │ │ + blcc 0x301cd8 │ │ │ │ stcls 5, cr9, [r2, #-4] │ │ │ │ andgt lr, r0, #212, 18 @ 0x350000 │ │ │ │ - blcc 0x382b6c │ │ │ │ - blx 0xffc50d06 │ │ │ │ + blcc 0x382aac │ │ │ │ + blx 0xffc50c46 │ │ │ │ vstrls d3, [r3, #-20] @ 0xffffffec │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ andeq lr, fp, #67584 @ 0x10800 │ │ │ │ - blx 0xffa553d6 │ │ │ │ + blx 0xffa55316 │ │ │ │ stcls 2, cr3, [r1, #-20] @ 0xffffffec │ │ │ │ andcc pc, r9, #234496 @ 0x39400 │ │ │ │ andcc lr, r2, #64, 18 @ 0x100000 │ │ │ │ ldmib sp, {r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf108c604 │ │ │ │ ldclne 3, cr3, [r7], #-1020 @ 0xfffffc04 │ │ │ │ ldrmi r1, [r8, #2971]! @ 0xb9b │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - ldrmi r3, [pc], #-1539 @ 0xc3d18 │ │ │ │ + ldrmi r3, [pc], #-1539 @ 0xc3c58 │ │ │ │ stmdaeq r6, {r0, r1, r8, r9, fp, sp, lr, pc} │ │ │ │ adcsmi r9, fp, #7168 @ 0x1c00 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r5, r7, sl, fp, ip, lr, pc}^ │ │ │ │ cdpls 3, 0, cr1, cr6, cr10, {0} │ │ │ │ strmi r4, [lr], #-651 @ 0xfffffd75 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - blne 0xfe30d134 │ │ │ │ + blne 0xfe30d074 │ │ │ │ strmi lr, [r2, #-2278] @ 0xfffff71a │ │ │ │ addsmi r1, r3, #7471104 @ 0x720000 │ │ │ │ strdlt sp, [sp], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -183936,53 +183888,53 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [pc], -r5, lsl #1 │ │ │ │ stcne 12, cr1, [ip], {149} @ 0x95 │ │ │ │ andls r9, r3, lr, lsl #28 │ │ │ │ addvs pc, r0, #100663296 @ 0x6000000 │ │ │ │ vsubl.u8 , d6, d0 │ │ │ │ - blx 0x188c97c │ │ │ │ - blcs 0x182f94 │ │ │ │ + blx 0x188c8bc │ │ │ │ + blcs 0x182ed4 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ - blcs 0xff100ca0 │ │ │ │ + blcs 0xff100be0 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ streq pc, [r2], -r0, lsl #2 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ - bl 0x115724 │ │ │ │ + bl 0x115664 │ │ │ │ stmib sp, {r0, r1, r9, fp}^ │ │ │ │ @ instruction: 0xf10a3c01 │ │ │ │ ands r0, sl, r2, lsl #20 │ │ │ │ andmi pc, r0, #687865856 @ 0x29000000 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf5b2d002 │ │ │ │ stcle 15, cr4, [r1], {248} @ 0xf8 │ │ │ │ stmdbmi r0, {r0, r3, r7, sl, ip, sp, lr, pc} │ │ │ │ strcc r4, [r4], #-1594 @ 0xfffff9c6 │ │ │ │ - ldc2l 7, cr15, [lr, #380]! @ 0x17c │ │ │ │ + mrc2 7, 2, pc, cr14, cr15, {2} │ │ │ │ @ instruction: 0x4684463a │ │ │ │ @ instruction: 0xf8264649 │ │ │ │ strbmi ip, [r0], -r2, lsl #24 │ │ │ │ - ldc2l 7, cr15, [r6, #380]! @ 0x17c │ │ │ │ + mrc2 7, 2, pc, cr6, cr15, {2} │ │ │ │ ldrbmi r3, [r4, #-1284] @ 0xfffffafc │ │ │ │ - bleq 0x201e70 │ │ │ │ - blls 0xf7e2c │ │ │ │ + bleq 0x201db0 │ │ │ │ + blls 0xf7d6c │ │ │ │ @ instruction: 0xf8358829 │ │ │ │ @ instruction: 0xf8349c02 │ │ │ │ @ instruction: 0xf8b40c02 │ │ │ │ - blcs 0xe3dec │ │ │ │ + blcs 0xe3d2c │ │ │ │ vld4. {d13,d15,d17,d19}, [r1 :64], sl │ │ │ │ @ instruction: 0xf1bb4200 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ vst1. @ instruction: 0xf481dcdc │ │ │ │ ldrb r4, [r9, r0, lsl #2] │ │ │ │ @ instruction: 0x3c01e9dd │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ - bl 0x315480 │ │ │ │ + bl 0x3153c0 │ │ │ │ stmdble r9, {r0, r1, r9, sl, fp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movweq lr, #60323 @ 0xeba3 │ │ │ │ smlatteq r2, lr, r8, lr │ │ │ │ andeq lr, r3, #14336 @ 0x3800 │ │ │ │ ldmle r9!, {r2, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ @@ -183995,56 +183947,56 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [pc], -r5, lsl #1 │ │ │ │ stcne 13, cr1, [ip, #-84] @ 0xffffffac │ │ │ │ andls r9, r3, lr, lsl #28 │ │ │ │ addvs pc, r0, #100663296 @ 0x6000000 │ │ │ │ vsubl.u8 , d6, d0 │ │ │ │ - blx 0x188ca68 │ │ │ │ - blcs 0x183080 │ │ │ │ + blx 0x188c9a8 │ │ │ │ + blcs 0x182fc0 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ - blcs 0xff100d8c │ │ │ │ + blcs 0xff100ccc │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ streq pc, [r4], -r0, lsl #2 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ - bl 0x115810 │ │ │ │ + bl 0x115750 │ │ │ │ stmib sp, {r0, r1, r9, fp}^ │ │ │ │ @ instruction: 0xf10a3c01 │ │ │ │ ands r0, sl, r4, lsl #20 │ │ │ │ andmi pc, r0, #41 @ 0x29 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1b2d002 │ │ │ │ stmdale r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ stmdbmi r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc r4, [r8], #-1594 @ 0xfffff9c6 │ │ │ │ - ldc2 7, cr15, [r0, #380] @ 0x17c │ │ │ │ + ldc2l 7, cr15, [r0, #380]! @ 0x17c │ │ │ │ @ instruction: 0x4684463a │ │ │ │ @ instruction: 0xf8464649 │ │ │ │ strbmi ip, [r0], -r4, lsl #24 │ │ │ │ - stc2 7, cr15, [r8, #380] @ 0x17c │ │ │ │ + stc2l 7, cr15, [r8, #380]! @ 0x17c │ │ │ │ ldrbmi r3, [r4, #-1288] @ 0xfffffaf8 │ │ │ │ - bleq 0x301fdc │ │ │ │ - blls 0xf7f0c │ │ │ │ + bleq 0x301f1c │ │ │ │ + blls 0xf7e4c │ │ │ │ tstls r1, r5, asr r9 │ │ │ │ stmdaeq r1, {r2, r4, r6, r8, fp, sp, lr, pc} │ │ │ │ bicsle r2, sp, r0, lsl #22 │ │ │ │ andmi pc, r0, #33 @ 0x21 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1b2d002 │ │ │ │ ldmle pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ @ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd3c01 │ │ │ │ ldrmi r9, [ip, #12] │ │ │ │ vmlaeq.f64 d14, d3, d9 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfe98c300 │ │ │ │ + bl 0xfe98c240 │ │ │ │ stmia lr!, {r1, r2, r3, r8, r9}^ │ │ │ │ - bl 0x444310 │ │ │ │ + bl 0x444250 │ │ │ │ ldrmi r0, [r4, #515] @ 0x203 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -184055,133 +184007,133 @@ │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ @ instruction: 0xf04f3110 │ │ │ │ @ instruction: 0xf6c70e00 │ │ │ │ svcls 0x00167ef0 │ │ │ │ andls r4, fp, r6, lsl #12 │ │ │ │ eor pc, r0, sp, asr #17 │ │ │ │ movwcs pc, #5063 @ 0x13c7 @ │ │ │ │ - blx 0xfe2c28d2 │ │ │ │ + blx 0xfe2c2812 │ │ │ │ @ instruction: 0xf10b2b02 │ │ │ │ svclt 0x00180b01 │ │ │ │ - b 0x1490b64 │ │ │ │ + b 0x1490aa4 │ │ │ │ svclt 0x000c0bcb │ │ │ │ sbcseq r4, fp, fp, asr r6 │ │ │ │ andeq pc, r8, #-1073741784 @ 0xc0000028 │ │ │ │ - blcc 0x33e6a4 │ │ │ │ + blcc 0x33e5e4 │ │ │ │ andeq pc, pc, #34 @ 0x22 │ │ │ │ vraddhn.i16 d20, , q5 │ │ │ │ smlabtls r7, r0, r1, r2 │ │ │ │ orrvs pc, r0, r7, lsl #8 │ │ │ │ ldrmi r4, [r3], r9, lsl #13 │ │ │ │ teqlt r9, r1, lsr #32 │ │ │ │ @ instruction: 0xf0272100 │ │ │ │ strbmi r4, [r1, #-3072] @ 0xfffff400 │ │ │ │ - bl 0x1d2a3b4 │ │ │ │ + bl 0x1d2a2f4 │ │ │ │ movwle r0, #7180 @ 0x1c0c │ │ │ │ strmi pc, [r0, -r7, lsl #2] │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 0, pc, cr6, cr15, {2} │ │ │ │ + mrc2 7, 3, pc, cr6, cr15, {2} │ │ │ │ stmib r6, {r4, r8, sl, ip, sp}^ │ │ │ │ strbmi r0, [r2], -r0, lsl #2 │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ @ instruction: 0xf8cd463b │ │ │ │ ldrcc sl, [r0], #-0 │ │ │ │ - mcr2 7, 0, pc, cr10, cr15, {2} @ │ │ │ │ + mcr2 7, 3, pc, cr10, cr15, {2} @ │ │ │ │ stmdb r6, {r4, r9, sl, ip, sp}^ │ │ │ │ ldrbmi r0, [sp, #-258] @ 0xfffffefe │ │ │ │ ldmib r5, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ stmib sp, {r8}^ │ │ │ │ ldmib r5, {r1, r8}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ ldmib r4, {r2, r8}^ │ │ │ │ stmdavs r7!, {r1, r8, r9, sp}^ │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ @ instruction: 0xf1b99907 │ │ │ │ bicle r0, ip, r0, lsl #30 │ │ │ │ stmdbls r8, {r0, r4, r5, r8, ip, sp, pc} │ │ │ │ stcmi 0, cr15, [r0], {35} @ 0x23 │ │ │ │ - bl 0x1d1563c │ │ │ │ + bl 0x1d1557c │ │ │ │ bicle r0, pc, #12, 24 @ 0xc00 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ ldmib sp, {r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdals fp, {r0, r3, r8, r9, fp, ip, sp} │ │ │ │ ldrmi r4, [r8], #-1435 @ 0xfffffa65 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x78d414 │ │ │ │ + bne 0x78d354 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r3, #2242] @ 0x8c2 │ │ │ │ strdlt sp, [sp], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r8], sp, lsl #1 │ │ │ │ - blls 0x695a58 │ │ │ │ + blls 0x695998 │ │ │ │ ldrsbls pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ strcc pc, [r0, #-963] @ 0xfffffc3d │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ sbcslt r0, lr, #152, 20 @ 0x98000 │ │ │ │ - bmi 0x20c1274 │ │ │ │ + bmi 0x20c11b4 │ │ │ │ svccs 0x00020adb │ │ │ │ streq lr, [r0], #-2691 @ 0xfffff57d │ │ │ │ - beq 0xc0294 │ │ │ │ + beq 0xc01d4 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ @ instruction: 0x0c03ea0a │ │ │ │ streq pc, [r1], #-4 │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ andeq pc, r1, r0 │ │ │ │ - beq 0x1fe8b8 │ │ │ │ + beq 0x1fe7f8 │ │ │ │ streq lr, [r5], #-2564 @ 0xfffff5fc │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ subseq r4, fp, r7, lsr r6 │ │ │ │ @ instruction: 0xf0809309 │ │ │ │ - b 0x1484ca8 │ │ │ │ + b 0x1484be8 │ │ │ │ rsbeq r3, r4, ip, asr #11 │ │ │ │ strls r0, [r4, #-64] @ 0xffffffc0 │ │ │ │ - b 0x14a90bc │ │ │ │ + b 0x14a8ffc │ │ │ │ strcs r3, [r2, #-2762] @ 0xfffff536 │ │ │ │ strmi r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ ldmdane r1, {r3, r8, ip, pc} │ │ │ │ ldmdaeq fp!, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ movwls r9, #20743 @ 0x5107 │ │ │ │ strvc lr, [sl], -sp, asr #19 │ │ │ │ @ instruction: 0xf8389b08 │ │ │ │ @ instruction: 0xf8332014 │ │ │ │ - blls 0x2a0128 │ │ │ │ + blls 0x2a0068 │ │ │ │ @ instruction: 0xf8334638 │ │ │ │ - blls 0x248130 │ │ │ │ + blls 0x248070 │ │ │ │ smlabbeq r1, sl, sl, lr │ │ │ │ andsvs pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd9b04 │ │ │ │ subsmi r9, lr, r0 │ │ │ │ @ instruction: 0xf7649b03 │ │ │ │ - @ instruction: 0xf82bfa93 │ │ │ │ - blls 0x30414c │ │ │ │ + @ instruction: 0xf82bfaf3 │ │ │ │ + blls 0x30408c │ │ │ │ @ instruction: 0xf8384631 │ │ │ │ ldrtmi r2, [r8], -r5 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7643402 │ │ │ │ - blls 0x242b2c │ │ │ │ + blls 0x242bec │ │ │ │ andeq pc, r5, fp, lsr #16 │ │ │ │ addsmi r3, ip, #4, 10 @ 0x1000000 │ │ │ │ ldmib sp, {r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ - bl 0x3a1948 │ │ │ │ + bl 0x3a1888 │ │ │ │ adcsmi r0, lr, #7 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108d52c │ │ │ │ + bne 0x108d46c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdlt sp, [sp], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -184194,152 +184146,152 @@ │ │ │ │ andls r9, r8, sp, lsl fp │ │ │ │ ldrsbthi pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ stmdacs r2, {r2, r3, r4, r6, r7, r9, fp} │ │ │ │ vfnmacs.f32 s28, s6, s30 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0xf105b2dd │ │ │ │ - b 0xfe1c5584 │ │ │ │ + b 0xfe1c54c4 │ │ │ │ svclt 0x0018070e │ │ │ │ vmla.i q8, , d2[1] │ │ │ │ vaddl.u8 , d19, d0 │ │ │ │ @ instruction: 0xf00e3301 │ │ │ │ - b 0x1487998 │ │ │ │ + b 0x14878d8 │ │ │ │ ldrls r0, [r1, #-1477] @ 0xfffffa3b │ │ │ │ vstmiaeq r3, {d14} │ │ │ │ rsbsmi pc, pc, #128, 8 @ 0x80000000 │ │ │ │ movweq pc, #4100 @ 0x1004 @ │ │ │ │ rscseq pc, pc, #130 @ 0x82 │ │ │ │ streq pc, [r1], #-7 │ │ │ │ strtmi fp, [lr], -r8, lsl #30 │ │ │ │ - bleq 0x147edb8 │ │ │ │ + bleq 0x147ecf8 │ │ │ │ tsteq r0, r7, lsl #20 │ │ │ │ andsmi r4, r3, r8, lsl r0 │ │ │ │ stmib sp, {r1, r5, lr}^ │ │ │ │ bicseq lr, fp, #15728640 @ 0xf00000 │ │ │ │ bicseq r9, r3, #603979776 @ 0x24000000 │ │ │ │ - bcs 0x2c6394 │ │ │ │ + bcs 0x2c62d4 │ │ │ │ cmpeq r1, pc, asr #20 │ │ │ │ streq pc, [r2, -pc, asr #32] │ │ │ │ - b 0x14a85e8 │ │ │ │ + b 0x14a8528 │ │ │ │ tstls r5, r0, asr #2 │ │ │ │ svclt 0x00284611 │ │ │ │ stmib sp, {r3, r8, sp}^ │ │ │ │ ldrtmi r2, [r9], sp, lsl #2 │ │ │ │ strcs r9, [r0], #-2575 @ 0xfffff5f1 │ │ │ │ movwls r4, #46663 @ 0xb647 │ │ │ │ movwls r0, #41035 @ 0xa04b │ │ │ │ andshi pc, r4, ip, lsr r8 @ │ │ │ │ andcc pc, r9, ip, lsr r8 @ │ │ │ │ eorsle r2, sl, r0, lsl #20 │ │ │ │ subsmi r9, r3, fp, lsl #20 │ │ │ │ - blls 0x328e14 │ │ │ │ + blls 0x328d54 │ │ │ │ stmdbgt r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmdaeq r3, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x1aae4c │ │ │ │ - blls 0x3c6a28 │ │ │ │ + bl 0x1aad8c │ │ │ │ + blls 0x3c6968 │ │ │ │ @ instruction: 0xf888fa1f │ │ │ │ streq lr, [r9], -r3, lsl #22 │ │ │ │ - bl 0x1aae44 │ │ │ │ + bl 0x1aad84 │ │ │ │ @ instruction: 0xf83b0509 │ │ │ │ strcc r9, [r2], #-20 @ 0xffffffec │ │ │ │ stccs 8, cr15, [r2], {54} @ 0x36 │ │ │ │ movwne lr, #14813 @ 0x39dd │ │ │ │ strls r4, [r0, -r8, asr #12] │ │ │ │ - @ instruction: 0xf9f0f764 │ │ │ │ + blx 0x1501f0c │ │ │ │ stceq 8, cr15, [r2], {37} @ 0x25 │ │ │ │ strbmi r9, [r8], -r5, lsl #22 │ │ │ │ - blcs 0x202320 │ │ │ │ + blcs 0x202260 │ │ │ │ strls r4, [r0, -r1, asr #12] │ │ │ │ - @ instruction: 0xf9e6f764 │ │ │ │ + blx 0x1281f20 │ │ │ │ @ instruction: 0xf8254554 │ │ │ │ - blle 0xffa46e68 │ │ │ │ + blle 0xffa46da8 │ │ │ │ stmdbgt r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrmi r9, [r9], #2826 @ 0xb0a │ │ │ │ ldrbmi r9, [r3, #-2829] @ 0xfffff4f3 │ │ │ │ - bls 0x4bb69c │ │ │ │ + bls 0x4bb5dc │ │ │ │ @ instruction: 0xf83c4654 │ │ │ │ @ instruction: 0xf83c3009 │ │ │ │ - bcs 0xe42c4 │ │ │ │ - bls 0x3b8988 │ │ │ │ + bcs 0xe4204 │ │ │ │ + bls 0x3b88c8 │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ andls r4, r3, #152, 12 @ 0x9800000 │ │ │ │ ldmib sp, {r0, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blls 0x2dd6c8 │ │ │ │ + blls 0x2dd608 │ │ │ │ ldrtmi r4, [r3], #-693 @ 0xfffffd4b │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe4c694 │ │ │ │ + bne 0xffe4c5d4 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ @ instruction: 0xb013d8fa │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r8], sp, lsl #1 │ │ │ │ - blls 0x695cd8 │ │ │ │ + blls 0x695c18 │ │ │ │ ldrsbge pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ ldmibcs r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf3c30ad8 │ │ │ │ - b 0xfe0cdee0 │ │ │ │ + b 0xfe0cde20 │ │ │ │ sbcslt r0, lr, #150994944 @ 0x9000000 │ │ │ │ andeq pc, r1, r0 │ │ │ │ movwcc pc, #963 @ 0x3c3 @ │ │ │ │ - b 0x8cfef4 │ │ │ │ - b 0xc56fc │ │ │ │ + b 0x8cfe34 │ │ │ │ + b 0xc563c │ │ │ │ @ instruction: 0xf0040003 │ │ │ │ @ instruction: 0xf1060401 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf0093701 │ │ │ │ - b 0x1486708 │ │ │ │ + b 0x1486648 │ │ │ │ andls r0, r9, r0, asr #32 │ │ │ │ andeq lr, r3, r4, lsr #20 │ │ │ │ streq lr, [r3], #-2564 @ 0xfffff5fc │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x07c34637 │ │ │ │ rsbeq r9, r3, r4, lsl #6 │ │ │ │ @ instruction: 0xf0899303 │ │ │ │ - b 0x1484f2c │ │ │ │ + b 0x1484e6c │ │ │ │ strbeq r0, [sp, r9, lsl #19]! │ │ │ │ strls r4, [r5, #-1097] @ 0xfffffbb7 │ │ │ │ strcs r4, [r4, #-1169] @ 0xfffffb6f │ │ │ │ - bl 0x14d338 │ │ │ │ + bl 0x14d278 │ │ │ │ smlabbls r8, r3, r3, r0 │ │ │ │ ldmeq fp!, {r0, r1, r2, r8, r9, ip, pc} │ │ │ │ strvc lr, [sl], -sp, asr #19 │ │ │ │ - blls 0x2e8f60 │ │ │ │ + blls 0x2e8ea0 │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ eorcs pc, r4, r8, asr r8 @ │ │ │ │ eorvc pc, r4, r3, asr r8 @ │ │ │ │ ldrtmi r9, [r8], -r4, lsl #22 │ │ │ │ - blls 0x2944c0 │ │ │ │ + blls 0x294400 │ │ │ │ eorvs pc, r4, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8cd9b05 │ │ │ │ subsmi sl, lr, r0 │ │ │ │ @ instruction: 0xf7669b03 │ │ │ │ - @ instruction: 0xf84bfa99 │ │ │ │ - blls 0x304404 │ │ │ │ + @ instruction: 0xf84bfaf9 │ │ │ │ + blls 0x304344 │ │ │ │ @ instruction: 0xf8584631 │ │ │ │ ldrtmi r2, [r8], -r5 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7663402 │ │ │ │ - blls 0x282dbc │ │ │ │ + blls 0x282e7c │ │ │ │ andeq pc, r5, fp, asr #16 │ │ │ │ addsmi r3, ip, #8, 10 @ 0x2000000 │ │ │ │ ldmib sp, {r0, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ - bl 0x3a1bc0 │ │ │ │ + bl 0x3a1b00 │ │ │ │ adcsmi r0, lr, #7 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108d7a4 │ │ │ │ + bne 0x108d6e4 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdlt sp, [sp], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -184348,85 +184300,85 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ svcls 0x001db093 │ │ │ │ andls r9, r8, ip, lsl #6 │ │ │ │ movwcs pc, #5063 @ 0x13c7 @ │ │ │ │ vldmiacs r7, {s28-s106} │ │ │ │ - b 0x148eff0 │ │ │ │ + b 0x148ef30 │ │ │ │ svclt 0x001824d7 │ │ │ │ - b 0xfe1d0ff4 │ │ │ │ + b 0xfe1d0f34 │ │ │ │ rscslt r0, sp, #12 │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ sbcseq fp, lr, r8, lsl pc │ │ │ │ orrcc pc, r0, #469762051 @ 0x1c000003 │ │ │ │ strcc pc, [r1, -r7, asr #7] │ │ │ │ andeq pc, r1, r0 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ - bleq 0xfe3ff014 │ │ │ │ + bleq 0xfe3fef54 │ │ │ │ biceq lr, r7, r2, lsl #22 │ │ │ │ streq lr, [r3, -r0, lsr #20] │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ streq pc, [r1], #-4 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strbvc lr, [r7, pc, asr #20] │ │ │ │ strtmi fp, [lr], -r8, lsl #30 │ │ │ │ stmib sp, {r6}^ │ │ │ │ andls ip, r4, pc, lsl #12 │ │ │ │ andeq lr, r3, r4, lsr #20 │ │ │ │ strhtmi r0, [r3], -r2 │ │ │ │ andls r0, sl, r0, asr #15 │ │ │ │ - bcs 0x1ea480 │ │ │ │ + bcs 0x1ea3c0 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04f9709 │ │ │ │ ldrmi r0, [r6], r4, lsl #14 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ subseq r0, fp, r4, lsl #28 │ │ │ │ @ instruction: 0x2e0de9cd │ │ │ │ - b 0x14a9074 │ │ │ │ + b 0x14a8fb4 │ │ │ │ @ instruction: 0xf8dd038e │ │ │ │ movwls r8, #45168 @ 0xb070 │ │ │ │ @ instruction: 0xf85159ca │ │ │ │ ldrls r3, [r1, #-36] @ 0xffffffdc │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ - b 0xfe0ea49c │ │ │ │ - bls 0x346c84 │ │ │ │ + b 0xfe0ea3dc │ │ │ │ + bls 0x346bc4 │ │ │ │ strne lr, [r6, -sp, asr #19] │ │ │ │ movwls r4, #12371 @ 0x3053 │ │ │ │ - bl 0x1ab0c0 │ │ │ │ - blls 0x3c689c │ │ │ │ - blls 0x2cac08 │ │ │ │ + bl 0x1ab000 │ │ │ │ + blls 0x3c67dc │ │ │ │ + blls 0x2cab48 │ │ │ │ @ instruction: 0xf85b19dd │ │ │ │ ldrbmi r7, [r1], -r4, lsr #32 │ │ │ │ stccs 8, cr15, [r4], {86} @ 0x56 │ │ │ │ - blls 0x1d14a8 │ │ │ │ + blls 0x1d13e8 │ │ │ │ @ instruction: 0xf8cd4638 │ │ │ │ @ instruction: 0xf7668000 │ │ │ │ - @ instruction: 0xf845f9fb │ │ │ │ - blls 0x2074c0 │ │ │ │ + @ instruction: 0xf845fa5b │ │ │ │ + blls 0x207400 │ │ │ │ @ instruction: 0xf8564638 │ │ │ │ stmdbls r3, {r3, r8, r9, fp, sp} │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9f0f766 │ │ │ │ + blx 0x1502198 │ │ │ │ @ instruction: 0xf845454c │ │ │ │ - blle 0xff9c70e8 │ │ │ │ + blle 0xff9c7028 │ │ │ │ @ instruction: 0x1706e9dd │ │ │ │ - ldrmi r9, [pc], #-2827 @ 0xc44d0 │ │ │ │ + ldrmi r9, [pc], #-2827 @ 0xc4410 │ │ │ │ strbmi r9, [fp, #-2829] @ 0xfffff4f3 │ │ │ │ stmdals pc, {r0, r1, r3, r8, sl, fp, ip, lr, pc} @ │ │ │ │ stmibpl sl, {r2, r3, r6, r9, sl, lr}^ │ │ │ │ eorcc pc, r4, r1, asr r8 @ │ │ │ │ bicle r2, r7, r0, lsl #16 │ │ │ │ - b 0xfe0ea50c │ │ │ │ + b 0xfe0ea44c │ │ │ │ ldrmi r0, [r3], -r3, lsl #20 │ │ │ │ ldmib sp, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blls 0x2dd934 │ │ │ │ + blls 0x2dd874 │ │ │ │ ldrtmi r4, [r3], #-693 @ 0xfffffd4b │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe4c900 │ │ │ │ + bne 0xffe4c840 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ @ instruction: 0xb013d8fa │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -184434,73 +184386,73 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r7], -pc, lsl #1 │ │ │ │ mrcls 6, 0, r4, cr9, cr12, {0} │ │ │ │ vabdl.u8 , d6, d13 │ │ │ │ - beq 0xfed8c544 │ │ │ │ + beq 0xfed8c484 │ │ │ │ @ instruction: 0xf0032802 │ │ │ │ svclt 0x00180a01 │ │ │ │ @ instruction: 0xf08a3001 │ │ │ │ - blx 0x1887554 │ │ │ │ - b 0x14c276c │ │ │ │ + blx 0x1887494 │ │ │ │ + b 0x14c26ac │ │ │ │ svclt 0x00180aca │ │ │ │ stmibeq r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcscs lr, r6, pc, asr #20 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ strcc pc, [r0], -r6, asr #7 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ streq lr, [ip, #-2818] @ 0xfffff4fe │ │ │ │ andeq lr, r6, #143360 @ 0x23000 │ │ │ │ movweq lr, #27139 @ 0x6a03 │ │ │ │ andeq pc, r1, r0 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ movteq lr, #14927 @ 0x3a4f │ │ │ │ - b 0x8e91a4 │ │ │ │ - b 0xc51ac │ │ │ │ + b 0x8e90e4 │ │ │ │ + b 0xc50ec │ │ │ │ svclt 0x00080006 │ │ │ │ ldrbeq r4, [r2, r1, asr #13] │ │ │ │ movwls r0, #38875 @ 0x97db │ │ │ │ movwls r0, #28739 @ 0x7043 │ │ │ │ movweq pc, #33193 @ 0x81a9 @ │ │ │ │ @ instruction: 0xf0239208 │ │ │ │ @ instruction: 0xf104030f │ │ │ │ - bl 0x104df4 │ │ │ │ + bl 0x104d34 │ │ │ │ ldrtmi r0, [lr], -sl, lsl #22 │ │ │ │ stmib sp, {r0, r1, r4, sl, lr}^ │ │ │ │ movwls r9, #26635 @ 0x680b │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ ldrcc r9, [r0], #-2826 @ 0xfffff4f6 │ │ │ │ ldrcc r6, [r0], -sl, ror #16 │ │ │ │ - bne 0xffbaa9f4 │ │ │ │ + bne 0xffbaa934 │ │ │ │ ldrcc r9, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - bl 0x194700 │ │ │ │ + bl 0x194640 │ │ │ │ andls r0, r4, #-2147483646 @ 0x80000002 │ │ │ │ andcs pc, sl, r3, asr r8 @ │ │ │ │ stmdbls r8, {r0, r1, r3, r6, fp, sp, lr} │ │ │ │ stmdbhi r4, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf855404b │ │ │ │ andls r1, r2, r0, lsl ip │ │ │ │ ldmdbls r8, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ ldmdb r4, {r0, r1, r8, ip, pc}^ │ │ │ │ stmib sp, {r2, r8}^ │ │ │ │ strbmi r0, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7664649 │ │ │ │ - ldrtmi pc, [sl], -fp, lsl #20 @ │ │ │ │ + ldrtmi pc, [sl], -fp, ror #20 @ │ │ │ │ stmdb r6, {r3, r4, r8, r9, sl, fp, ip, pc}^ │ │ │ │ strbmi r0, [r0], -r4, lsl #2 │ │ │ │ strbmi r9, [r9], -r3, lsl #14 │ │ │ │ strls r9, [r2, -r7, lsl #30] │ │ │ │ ldmdb r4, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ stmib sp, {r1, r8, fp, pc}^ │ │ │ │ @ instruction: 0xf7668900 │ │ │ │ - blls 0x282e14 │ │ │ │ + blls 0x282ed4 │ │ │ │ tsteq r2, r6, asr #18 │ │ │ │ bicle r4, r9, r3, lsr #5 │ │ │ │ stmdals fp, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strbmi r9, [r8, #3853] @ 0xf0d │ │ │ │ stmdble r9, {r0, r1, r2, r3, r6, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdbeq r7, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -184517,21 +184469,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495e9c │ │ │ │ + b 0x1495ddc │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf2a4 │ │ │ │ - bleq 0x182778 │ │ │ │ + beq 0x2bf1e4 │ │ │ │ + bleq 0x1826b8 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf828fbcb │ │ │ │ ldrbmi r0, [r5, #-3842] @ 0xfffff0fe │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184546,21 +184498,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495f10 │ │ │ │ + b 0x1495e50 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf318 │ │ │ │ - bleq 0x20286c │ │ │ │ + beq 0x2bf258 │ │ │ │ + bleq 0x2027ac │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf848fc39 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184575,21 +184527,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495f84 │ │ │ │ + b 0x1495ec4 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf38c │ │ │ │ - bleq 0x2028e0 │ │ │ │ + beq 0x2bf2cc │ │ │ │ + bleq 0x202820 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf848fc03 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184604,20 +184556,20 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495ff8 │ │ │ │ + b 0x1495f38 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf400 │ │ │ │ + beq 0x2bf340 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0xf00e464a │ │ │ │ stmib r8!, {r0, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r0, [sl, #258]! @ 0x102 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -184633,21 +184585,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x149606c │ │ │ │ + b 0x1495fac │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf474 │ │ │ │ - bleq 0x182948 │ │ │ │ + beq 0x2bf3b4 │ │ │ │ + bleq 0x182888 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf828fc5b │ │ │ │ ldrbmi r0, [r5, #-3842] @ 0xfffff0fe │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184662,21 +184614,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14960e0 │ │ │ │ + b 0x1496020 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf4e8 │ │ │ │ - bleq 0x202a3c │ │ │ │ + beq 0x2bf428 │ │ │ │ + bleq 0x20297c │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf848fc95 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184691,21 +184643,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496154 │ │ │ │ + b 0x1496094 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf55c │ │ │ │ - bleq 0x202ab0 │ │ │ │ + beq 0x2bf49c │ │ │ │ + bleq 0x2029f0 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf848fc5f │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184720,20 +184672,20 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14961c8 │ │ │ │ + b 0x1496108 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf5d0 │ │ │ │ + beq 0x2bf510 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0xf00e464a │ │ │ │ stmib r8!, {r0, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r0, [sl, #258]! @ 0x102 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -184749,23 +184701,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x149623c │ │ │ │ + b 0x149617c │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf644 │ │ │ │ - bleq 0x182b18 │ │ │ │ + beq 0x2bf584 │ │ │ │ + bleq 0x182a58 │ │ │ │ @ instruction: 0xf76c4649 │ │ │ │ - @ instruction: 0xf828fdcb │ │ │ │ + @ instruction: 0xf828fe2b │ │ │ │ strmi r0, [sl, #3842]! @ 0xf02 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @@ -184778,23 +184730,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14962b0 │ │ │ │ + b 0x14961f0 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf6b8 │ │ │ │ - bleq 0x202c0c │ │ │ │ + beq 0x2bf5f8 │ │ │ │ + bleq 0x202b4c │ │ │ │ @ instruction: 0xf76c4649 │ │ │ │ - @ instruction: 0xf848fe03 │ │ │ │ + @ instruction: 0xf848fe63 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @@ -184807,21 +184759,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496324 │ │ │ │ + b 0x1496264 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf72c │ │ │ │ - bleq 0x202c80 │ │ │ │ + beq 0x2bf66c │ │ │ │ + bleq 0x202bc0 │ │ │ │ @ instruction: 0xf00d4649 │ │ │ │ @ instruction: 0xf848f9d3 │ │ │ │ ldrbmi r0, [r5, #-3844] @ 0xfffff0fc │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184836,21 +184788,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496398 │ │ │ │ + b 0x14962d8 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf7a0 │ │ │ │ - bleq 0x202cf4 │ │ │ │ + beq 0x2bf6e0 │ │ │ │ + bleq 0x202c34 │ │ │ │ @ instruction: 0xf00d4649 │ │ │ │ @ instruction: 0xf848fa31 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184865,21 +184817,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x149640c │ │ │ │ + b 0x149634c │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf814 │ │ │ │ - bleq 0x202d68 │ │ │ │ + beq 0x2bf754 │ │ │ │ + bleq 0x202ca8 │ │ │ │ @ instruction: 0xf00d4649 │ │ │ │ @ instruction: 0xf848f973 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184894,21 +184846,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496480 │ │ │ │ + b 0x14963c0 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf888 │ │ │ │ - bleq 0x202ddc │ │ │ │ + beq 0x2bf7c8 │ │ │ │ + bleq 0x202d1c │ │ │ │ @ instruction: 0xf00d4649 │ │ │ │ @ instruction: 0xf848f9d1 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184923,23 +184875,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14964f4 │ │ │ │ + b 0x1496434 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf8fc │ │ │ │ - bleq 0x1831d0 │ │ │ │ + beq 0x2bf83c │ │ │ │ + bleq 0x183110 │ │ │ │ @ instruction: 0xf7704649 │ │ │ │ - @ instruction: 0xf828fec7 │ │ │ │ + @ instruction: 0xf828ff27 │ │ │ │ strmi r0, [sl, #3842]! @ 0xf02 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @@ -184952,23 +184904,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496568 │ │ │ │ + b 0x14964a8 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf970 │ │ │ │ - bleq 0x182e44 │ │ │ │ + beq 0x2bf8b0 │ │ │ │ + bleq 0x182d84 │ │ │ │ @ instruction: 0xf7724649 │ │ │ │ - @ instruction: 0xf828f915 │ │ │ │ + @ instruction: 0xf828f975 │ │ │ │ strmi r0, [sl, #3842]! @ 0xf02 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @@ -184981,32 +184933,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcrcs 2, 0, fp, cr2, cr15, {6} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ - b 0x14965dc │ │ │ │ + b 0x149651c │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ @ instruction: 0x460d463e │ │ │ │ stmdbeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x27f9e4 │ │ │ │ + beq 0x27f924 │ │ │ │ @ instruction: 0xf8b8e009 │ │ │ │ strmi r3, [sl, #0]! │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcc pc, r0, r8, lsr #17 │ │ │ │ svcgt 0x0002f829 │ │ │ │ @ instruction: 0xf835d011 │ │ │ │ strbmi r0, [r1], -r2, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ - @ instruction: 0xf76ddceb │ │ │ │ - strmi pc, [sl, #4013]! @ 0xfad │ │ │ │ + @ instruction: 0xf76edceb │ │ │ │ + strmi pc, [sl, #2061]! @ 0x80d │ │ │ │ stc2 10, cr15, [r0], {31} @ │ │ │ │ svcgt 0x0002f829 │ │ │ │ stmibne r0!, {r0, r2, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ andle r4, r7, #-536870901 @ 0xe000000b │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r1, r2, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr} │ │ │ │ @@ -185019,37 +184971,37 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcrcs 2, 0, fp, cr2, cr15, {6} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ - b 0x1496674 │ │ │ │ + b 0x14965b4 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ @ instruction: 0x460d463e │ │ │ │ stmdbeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x27fa7c │ │ │ │ + beq 0x27f9bc │ │ │ │ @ instruction: 0xf8b8e009 │ │ │ │ strmi r3, [sl, #0]! │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcc pc, r0, r8, lsr #17 │ │ │ │ svcgt 0x0002f829 │ │ │ │ @ instruction: 0xf835d010 │ │ │ │ strbmi r0, [r1], -r2, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf76fdceb │ │ │ │ - strmi pc, [sl, #3627]! @ 0xe2b │ │ │ │ + strmi pc, [sl, #3723]! @ 0xe8b │ │ │ │ @ instruction: 0xf8294684 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ adcsmi r1, lr, #160, 18 @ 0x280000 │ │ │ │ strcs sp, [r0], #-519 @ 0xfffffdf9 │ │ │ │ - bne 0xe4e2bc │ │ │ │ + bne 0xe4e1fc │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, pc, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -185057,29 +185009,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x149670c │ │ │ │ + b 0x149664c │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x18158c │ │ │ │ + beq 0x1814cc │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x182fe8 │ │ │ │ + blne 0x182f28 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - ldc2l 7, cr15, [r8], {115} @ 0x73 │ │ │ │ - b 0x14965c4 │ │ │ │ + ldc2 7, cr15, [r8, #-460]! @ 0xfffffe34 │ │ │ │ + b 0x1496504 │ │ │ │ @ instruction: 0xf82a70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ adcsmi r1, lr, #224, 18 @ 0x380000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108e334 │ │ │ │ + bne 0x108e274 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185088,29 +185040,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496788 │ │ │ │ + b 0x14966c8 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x201608 │ │ │ │ + beq 0x201548 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x2030e4 │ │ │ │ + blne 0x203024 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - stc2 7, cr15, [r2], #460 @ 0x1cc │ │ │ │ - b 0x1496640 │ │ │ │ + stc2 7, cr15, [r2, #-460] @ 0xfffffe34 │ │ │ │ + b 0x1496580 │ │ │ │ @ instruction: 0xf84a70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ adcsmi r1, lr, #224, 18 @ 0x380000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108e3b0 │ │ │ │ + bne 0x108e2f0 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185120,33 +185072,33 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b1200 │ │ │ │ + b 0x14b1140 │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b4c50 │ │ │ │ + b 0x14b4b90 │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x2ffc14 │ │ │ │ + beq 0x2ffb54 │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r2], #460 @ 0x1cc │ │ │ │ + ldc2 7, cr15, [r2, #-460] @ 0xfffffe34 │ │ │ │ @ instruction: 0xf84617c3 │ │ │ │ strmi r3, [sl, #3848]! @ 0xf08 │ │ │ │ mvnsle r6, r3, ror r0 │ │ │ │ strbmi r4, [r7, #-1092] @ 0xfffffbbc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacd438 │ │ │ │ + bl 0xfeacd378 │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c5448 │ │ │ │ + bl 0x1c5388 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -185154,23 +185106,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496890 │ │ │ │ + b 0x14967d0 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x181710 │ │ │ │ + beq 0x181650 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x18316c │ │ │ │ + blne 0x1830ac │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - ldc2 7, cr15, [r6], {115} @ 0x73 │ │ │ │ + ldc2l 7, cr15, [r6], #-460 @ 0xfffffe34 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0002f82a │ │ │ │ stmibne r0!, {r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -185186,23 +185138,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496910 │ │ │ │ + b 0x1496850 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x201790 │ │ │ │ + beq 0x2016d0 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x20326c │ │ │ │ + blne 0x2031ac │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - blx 0xff882eee │ │ │ │ + ldc2 7, cr15, [lr], #-460 @ 0xfffffe34 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0004f84a │ │ │ │ stmibne r0!, {r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -185219,35 +185171,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b138c │ │ │ │ + b 0x14b12cc │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b4ddc │ │ │ │ + b 0x14b4d1c │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x2ffda0 │ │ │ │ + beq 0x2ffce0 │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0xffc02f7a │ │ │ │ + mcrr2 7, 7, pc, ip, cr3 @ │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ @ instruction: 0xf8462000 │ │ │ │ strmi r0, [sl, #3848]! @ 0xf08 │ │ │ │ mvnle r6, r0, ror r0 │ │ │ │ strbmi r4, [r7, #-1092] @ 0xfffffbbc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacd5cc │ │ │ │ + bl 0xfeacd50c │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c55dc │ │ │ │ + bl 0x1c551c │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -185255,31 +185207,31 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496a24 │ │ │ │ + b 0x1496964 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x1818a4 │ │ │ │ + beq 0x1817e4 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x183300 │ │ │ │ + bleq 0x183240 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - blx 0x1503002 │ │ │ │ + blx 0xfed02f42 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14968e0 │ │ │ │ + b 0x1496820 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf82a0000 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ adcsmi r4, lr, #60, 8 @ 0x3c000000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108d654 │ │ │ │ + blne 0x108d594 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, lr, #3719168 @ 0x38c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185288,31 +185240,31 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496aa8 │ │ │ │ + b 0x14969e8 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x201928 │ │ │ │ + beq 0x201868 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x203404 │ │ │ │ + bleq 0x203344 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - blx 0x1003086 │ │ │ │ + blx 0xfe802fc6 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x1496964 │ │ │ │ + b 0x14968a4 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf84a0000 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ adcsmi r4, lr, #60, 8 @ 0x3c000000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108d6d8 │ │ │ │ + blne 0x108d618 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, lr, #3719168 @ 0x38c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185322,27 +185274,27 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b1528 │ │ │ │ + b 0x14b1468 │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b4f78 │ │ │ │ + b 0x14b4eb8 │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x2fff3c │ │ │ │ + beq 0x2ffe7c │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0x1b83116 │ │ │ │ + blx 0xff383056 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14969f8 │ │ │ │ + b 0x1496938 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf8460300 │ │ │ │ rsbsvs r3, r3, r8, lsl #30 │ │ │ │ strbmi sp, [r4], #-492 @ 0xfffffe14 │ │ │ │ stmdble r9, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -185359,29 +185311,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496bc4 │ │ │ │ + b 0x1496b04 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x181a44 │ │ │ │ + beq 0x181984 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1834a0 │ │ │ │ + bleq 0x1833e0 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - blx 0x20031a0 │ │ │ │ - b 0x1496a7c │ │ │ │ + blx 0xff8030e0 │ │ │ │ + b 0x14969bc │ │ │ │ @ instruction: 0xf82a70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ adcsmi r1, lr, #224, 18 @ 0x380000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108e7ec │ │ │ │ + bne 0x108e72c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185390,29 +185342,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496c40 │ │ │ │ + b 0x1496b80 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x201ac0 │ │ │ │ + beq 0x201a00 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x20359c │ │ │ │ + bleq 0x2034dc │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - blx 0x128321c │ │ │ │ - b 0x1496af8 │ │ │ │ + blx 0xfea8315c │ │ │ │ + b 0x1496a38 │ │ │ │ @ instruction: 0xf84a70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ adcsmi r1, lr, #224, 18 @ 0x380000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108e868 │ │ │ │ + bne 0x108e7a8 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185422,33 +185374,33 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b16b8 │ │ │ │ + b 0x14b15f8 │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b5108 │ │ │ │ + b 0x14b5048 │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x3000cc │ │ │ │ + beq 0x30000c │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0x16832a4 │ │ │ │ + blx 0xfee831e4 │ │ │ │ @ instruction: 0xf84617c3 │ │ │ │ strmi r3, [sl, #3848]! @ 0xf08 │ │ │ │ mvnsle r6, r3, ror r0 │ │ │ │ strbmi r4, [r7, #-1092] @ 0xfffffbbc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacd8f0 │ │ │ │ + bl 0xfeacd830 │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c5900 │ │ │ │ + bl 0x1c5840 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -185456,23 +185408,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496d48 │ │ │ │ + b 0x1496c88 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x181bc8 │ │ │ │ + beq 0x181b08 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x183624 │ │ │ │ + bleq 0x183564 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xf9baf773 │ │ │ │ + blx 0x783264 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0002f82a │ │ │ │ stmibne r0!, {r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -185488,23 +185440,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496dc8 │ │ │ │ + b 0x1496d08 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x201c48 │ │ │ │ + beq 0x201b88 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x203724 │ │ │ │ + bleq 0x203664 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xf982f773 │ │ │ │ + @ instruction: 0xf9e2f773 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0004f84a │ │ │ │ stmibne r0!, {r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -185521,66 +185473,66 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b1844 │ │ │ │ + b 0x14b1784 │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b5294 │ │ │ │ + b 0x14b51d4 │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x300258 │ │ │ │ + beq 0x300198 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf990f773 │ │ │ │ + @ instruction: 0xf9f0f773 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ @ instruction: 0xf8462000 │ │ │ │ strmi r0, [sl, #3848]! @ 0xf08 │ │ │ │ mvnle r6, r0, ror r0 │ │ │ │ strbmi r4, [r7, #-1092] @ 0xfffffbbc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacda84 │ │ │ │ + bl 0xfeacd9c4 │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c5a94 │ │ │ │ + bl 0x1c59d4 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1887ad0 │ │ │ │ + blx 0x1887a10 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117000 │ │ │ │ + bl 0x116f40 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - @ instruction: 0xf964f75e │ │ │ │ + @ instruction: 0xf9c4f75e │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108eb08 │ │ │ │ + bne 0x108ea48 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185588,31 +185540,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1887b58 │ │ │ │ + blx 0x1887a98 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117080 │ │ │ │ + bl 0x116fc0 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xf92cf75e │ │ │ │ + @ instruction: 0xf98cf75e │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108eb88 │ │ │ │ + bne 0x108eac8 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185621,27 +185573,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ad3fc │ │ │ │ + blx 0x18ad33c │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117124 │ │ │ │ + bl 0x117064 │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf75ea000 │ │ │ │ - ldrbmi pc, [sp, #-2541] @ 0xfffff613 @ │ │ │ │ + ldrbmi pc, [sp, #-2637] @ 0xfffff5b3 @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -185654,31 +185606,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1887c58 │ │ │ │ + blx 0x1887b98 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117188 │ │ │ │ + bl 0x1170c8 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - @ instruction: 0xf8a4f75e │ │ │ │ + @ instruction: 0xf904f75e │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ec90 │ │ │ │ + bne 0x108ebd0 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185686,31 +185638,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1887ce0 │ │ │ │ + blx 0x1887c20 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117208 │ │ │ │ + bl 0x117148 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xf8eaf75e │ │ │ │ + @ instruction: 0xf94af75e │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ed10 │ │ │ │ + bne 0x108ec50 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185719,27 +185671,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ad584 │ │ │ │ + blx 0x18ad4c4 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1172ac │ │ │ │ + bl 0x1171ec │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf75ea000 │ │ │ │ - ldrbmi pc, [sp, #-2525] @ 0xfffff623 @ │ │ │ │ + ldrbmi pc, [sp, #-2621] @ 0xfffff5c3 @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -185752,31 +185704,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1887de0 │ │ │ │ + blx 0x1887d20 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117310 │ │ │ │ + bl 0x117250 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - blx 0xfff0377e │ │ │ │ + mrrc2 7, 5, pc, r8, cr14 @ │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ee18 │ │ │ │ + bne 0x108ed58 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185784,31 +185736,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1887e68 │ │ │ │ + blx 0x1887da8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117390 │ │ │ │ + bl 0x1172d0 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xffacf75e │ │ │ │ + @ instruction: 0xf80cf75f │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ee98 │ │ │ │ + bne 0x108edd8 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185817,27 +185769,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ad70c │ │ │ │ + blx 0x18ad64c │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117434 │ │ │ │ + bl 0x117374 │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ - @ instruction: 0xf75ea000 │ │ │ │ - ldrbmi pc, [sp, #-4071] @ 0xfffff019 @ │ │ │ │ + @ instruction: 0xf75fa000 │ │ │ │ + ldrbmi pc, [sp, #-2119] @ 0xfffff7b9 @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -185850,38 +185802,38 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sl], r3, lsl #1 │ │ │ │ cdpne 6, 9, cr4, cr6, cr13, {0} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18ac764 │ │ │ │ + blx 0x18ac6a4 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmdaeq r2, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1174bc │ │ │ │ + bl 0x1173fc │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r1, [r2], -r2, lsl #22 │ │ │ │ svcmi 0x0002f836 │ │ │ │ @ instruction: 0xf75e4608 │ │ │ │ - vbic.i16 d31, #33024 @ 0x8100 │ │ │ │ + @ instruction: 0xf3c0fb91 │ │ │ │ vld1.8 {d0-d3}, [r0], lr │ │ │ │ - b 0x1155f9c │ │ │ │ + b 0x1155edc │ │ │ │ @ instruction: 0xf5b132c4 │ │ │ │ svclt 0x00d84ff8 │ │ │ │ ldrbmi fp, [sp, #-656] @ 0xfffffd70 │ │ │ │ svceq 0x0002f828 │ │ │ │ stcls 1, cr13, [r1], {233} @ 0xe9 │ │ │ │ ldrtmi r4, [ip], #-1465 @ 0xfffffa47 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108dfbc │ │ │ │ + blne 0x108defc │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2531] @ 0x9e3 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -185889,28 +185841,28 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sl], r3, lsl #1 │ │ │ │ svcne 0x0016460d │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18ac800 │ │ │ │ + blx 0x18ac740 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ streq pc, [r4], #-419 @ 0xfffffe5d │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117538 │ │ │ │ + bl 0x117478 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r1, [r2], -r4, lsl #22 │ │ │ │ svcls 0x0004f856 │ │ │ │ @ instruction: 0xf75e4608 │ │ │ │ - @ instruction: 0xf020fed7 │ │ │ │ + @ instruction: 0xf020ff37 │ │ │ │ @ instruction: 0xf1b24200 │ │ │ │ svclt 0x00984fff │ │ │ │ sbcvc lr, r9, r2, asr #20 │ │ │ │ @ instruction: 0xf844455d │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ ldrmi r9, [r8, #3073]! @ 0xc01 │ │ │ │ stmdble r7, {r2, r3, r4, r5, sl, lr} │ │ │ │ @@ -185931,73 +185883,73 @@ │ │ │ │ @ instruction: 0xf04fb087 │ │ │ │ @ instruction: 0xf6c70800 │ │ │ │ @ instruction: 0x460c78f0 │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ @ instruction: 0xf04f9f10 │ │ │ │ andls r0, r5, r0, lsl #18 │ │ │ │ - blx 0xfe2c4622 │ │ │ │ + blx 0xfe2c4562 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf10b2f02 │ │ │ │ svclt 0x00180b01 │ │ │ │ - b 0x14938b8 │ │ │ │ + b 0x14937f8 │ │ │ │ svclt 0x000c0bcb │ │ │ │ rscseq r4, pc, pc, asr r6 @ │ │ │ │ - beq 0x2c08c4 │ │ │ │ - blvc 0x1c03f8 │ │ │ │ + beq 0x2c0804 │ │ │ │ + blvc 0x1c0338 │ │ │ │ ldm r4!, {r0, r1, r3, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ ldrmi fp, [r0], -r0 │ │ │ │ svcvc 0x0008f856 │ │ │ │ @ instruction: 0xf75e4619 │ │ │ │ - @ instruction: 0xf021feff │ │ │ │ + @ instruction: 0xf021ff5f │ │ │ │ strmi r4, [r1, #768] @ 0x300 │ │ │ │ svceq 0x0008f845 │ │ │ │ andeq lr, r3, #120, 22 @ 0x1e000 │ │ │ │ - b 0x11b598c │ │ │ │ + b 0x11b58cc │ │ │ │ ldrbmi r7, [r4, #-455] @ 0xfffffe39 │ │ │ │ mvnle r6, r9, rrx │ │ │ │ - blvc 0x1c046c │ │ │ │ + blvc 0x1c03ac │ │ │ │ ldrmi r9, [fp, #2053]! @ 0x805 │ │ │ │ vmlaeq.f64 d14, d7, d0 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea8e108 │ │ │ │ + bl 0xfea8e048 │ │ │ │ stmia lr!, {r1, r2, r3, r8, r9, sl}^ │ │ │ │ - bl 0x446118 │ │ │ │ + bl 0x446058 │ │ │ │ ldrmi r0, [fp, #775] @ 0x307 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888950 │ │ │ │ + blx 0x1888890 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117680 │ │ │ │ + bl 0x1175c0 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r0, [sl], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - mcr2 7, 1, pc, cr8, cr13, {2} @ │ │ │ │ + mcr2 7, 4, pc, cr8, cr13, {2} @ │ │ │ │ vorr.i32 q10, #8716288 @ 0x00850000 │ │ │ │ @ instruction: 0xf82b000e │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e18c │ │ │ │ + blne 0x108e0cc │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186005,32 +185957,32 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x18889dc │ │ │ │ + blx 0x188891c │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117704 │ │ │ │ + bl 0x117644 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r0, [sl], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - mcr2 7, 3, pc, cr12, cr13, {2} @ │ │ │ │ + mcr2 7, 6, pc, cr12, cr13, {2} @ │ │ │ │ @ instruction: 0xf0204555 │ │ │ │ @ instruction: 0xf84b4000 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e210 │ │ │ │ + blne 0x108e150 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186038,28 +185990,28 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ - blx 0x18ad680 │ │ │ │ + blx 0x18ad5c0 │ │ │ │ @ instruction: 0xf3c6f986 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b5ab8 │ │ │ │ + b 0x14b59f8 │ │ │ │ strbmi r0, [r8], r6, asr #17 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - bleq 0x300a78 │ │ │ │ + bleq 0x3009b8 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff5cf75d │ │ │ │ + @ instruction: 0xffbcf75d │ │ │ │ svceq 0x0008f846 │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ rsbsvs r4, r1, sp, asr r5 │ │ │ │ strbmi sp, [r4], #-496 @ 0xfffffe10 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -186075,26 +186027,26 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888aec │ │ │ │ + blx 0x1888a2c │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x11781c │ │ │ │ + bl 0x11775c │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r0, [sl], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - ldc2l 7, cr15, [sl, #-372] @ 0xfffffe8c │ │ │ │ + ldc2 7, cr15, [sl, #372]! @ 0x174 │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf3c0bfd8 │ │ │ │ ldrbmi r0, [r5, #-14] │ │ │ │ svceq 0x0002f82b │ │ │ │ ldrtmi sp, [ip], #-493 @ 0xfffffe13 │ │ │ │ stmdble r7, {r3, r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -186110,113 +186062,113 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888b80 │ │ │ │ + blx 0x1888ac0 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1178a8 │ │ │ │ + bl 0x1177e8 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r0, [sl], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - ldc2 7, cr15, [sl, #372] @ 0x174 │ │ │ │ + ldc2l 7, cr15, [sl, #372]! @ 0x174 │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ strmi fp, [r2], -r8, lsl #31 │ │ │ │ @ instruction: 0xf84b4555 │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e3bc │ │ │ │ + blne 0x108e2fc │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [pc], -r5, lsl #1 │ │ │ │ - beq 0x102130 │ │ │ │ - bvc 0xffd03b14 │ │ │ │ + beq 0x102070 │ │ │ │ + bvc 0xffd03a54 │ │ │ │ @ instruction: 0xf1a2460c │ │ │ │ stcls 6, cr0, [lr, #-32] @ 0xffffffe0 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d21, d3[6] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14b5c6c │ │ │ │ + b 0x14b5bac │ │ │ │ ldrmi r0, [fp], r5, asr #23 │ │ │ │ stmdbeq fp, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ movwlt lr, #10701 @ 0x29cd │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ ldmib r6!, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ ldm r4!, {r1, r8, r9, sp}^ │ │ │ │ strls r0, [r0, -r2, lsl #2] │ │ │ │ - mcr2 7, 4, pc, cr0, cr13, {2} @ │ │ │ │ + mcr2 7, 7, pc, cr0, cr13, {2} @ │ │ │ │ movwmi pc, #33 @ 0x21 @ │ │ │ │ @ instruction: 0xf8454580 │ │ │ │ - bl 0x1f49c68 │ │ │ │ + bl 0x1f49ba8 │ │ │ │ svclt 0x00380203 │ │ │ │ strbmi r4, [ip, #-1547] @ 0xfffff9f5 │ │ │ │ mvnle r6, fp, rrx │ │ │ │ - blls 0x1979b8 │ │ │ │ + blls 0x1978f8 │ │ │ │ ldrdlt pc, [r8], -sp │ │ │ │ ldrbmi r4, [fp, #-1112] @ 0xfffffba8 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfeb8f468 │ │ │ │ + bl 0xfeb8f3a8 │ │ │ │ stmia r0!, {r8, r9, fp}^ │ │ │ │ - bl 0xd7478 │ │ │ │ + bl 0xd73b8 │ │ │ │ addsmi r0, r3, #-1342177280 @ 0xb0000000 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888cb4 │ │ │ │ + blx 0x1888bf4 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1179e4 │ │ │ │ + bl 0x117924 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r0, [sl], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - blx 0x83ea2 │ │ │ │ + mrrc2 7, 7, pc, lr, cr2 @ │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x1497634 │ │ │ │ + b 0x1497574 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf82b0000 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e4f8 │ │ │ │ + blne 0x108e438 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186224,34 +186176,34 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888d48 │ │ │ │ + blx 0x1888c88 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117a70 │ │ │ │ + bl 0x1179b0 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r0, [sl], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - blx 0xffa83f2e │ │ │ │ + mcrr2 7, 7, pc, r6, cr2 @ │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14976c0 │ │ │ │ + b 0x1497600 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf84b0000 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e584 │ │ │ │ + blne 0x108e4c4 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186259,30 +186211,30 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ - blx 0x18ad9f4 │ │ │ │ + blx 0x18ad934 │ │ │ │ @ instruction: 0xf3c6f986 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b5e2c │ │ │ │ + b 0x14b5d6c │ │ │ │ strbmi r0, [r8], r6, asr #17 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - bleq 0x300dec │ │ │ │ + bleq 0x300d2c │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - ldc2 7, cr15, [r2], {114} @ 0x72 │ │ │ │ + ldc2l 7, cr15, [r2], #-456 @ 0xfffffe38 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x1497774 │ │ │ │ + b 0x14976b4 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf8460300 │ │ │ │ rsbsvs r3, r3, r8, lsl #30 │ │ │ │ strbmi sp, [r4], #-492 @ 0xfffffe14 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -186298,26 +186250,26 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888e68 │ │ │ │ + blx 0x1888da8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117b98 │ │ │ │ + bl 0x117ad8 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r1, [sl], -r2, lsl #22 │ │ │ │ svceq 0x0002f836 │ │ │ │ - blx 0x904056 │ │ │ │ + blx 0xfe103f96 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ ldrbmi r2, [r5, #-0] │ │ │ │ svceq 0x0002f82b │ │ │ │ ldrtmi sp, [ip], #-495 @ 0xfffffe11 │ │ │ │ stmdble r7, {r3, r4, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -186332,26 +186284,26 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888ef8 │ │ │ │ + blx 0x1888e38 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117c20 │ │ │ │ + bl 0x117b60 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r1, [sl], -r4, lsl #22 │ │ │ │ svceq 0x0004f856 │ │ │ │ - blx 0xffa040dc │ │ │ │ + blx 0x120401e │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ ldrbmi r2, [r5, #-0] │ │ │ │ svceq 0x0004f84b │ │ │ │ ldrtmi sp, [ip], #-495 @ 0xfffffe11 │ │ │ │ stmdble r7, {r3, r4, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -186366,70 +186318,70 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ - blx 0x18adba0 │ │ │ │ + blx 0x18adae0 │ │ │ │ @ instruction: 0xf3c6f986 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b5fd8 │ │ │ │ + b 0x14b5f18 │ │ │ │ strbmi r0, [r8], r6, asr #17 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - bleq 0x300f98 │ │ │ │ + bleq 0x300ed8 │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0xffd0416c │ │ │ │ + blx 0x15040ae │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ @ instruction: 0xf8462000 │ │ │ │ ldrbmi r0, [sp, #-3848] @ 0xfffff0f8 │ │ │ │ mvnle r6, r0, ror r0 │ │ │ │ strbmi r4, [r1, #1092] @ 0x444 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeace7c4 │ │ │ │ + bl 0xfeace704 │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c67d4 │ │ │ │ + bl 0x1c6714 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1889010 │ │ │ │ + blx 0x1888f50 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117d40 │ │ │ │ + bl 0x117c80 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r1, [sl], -r2, lsl #22 │ │ │ │ svceq 0x0002f836 │ │ │ │ - blx 0x14041fc │ │ │ │ - b 0x149798c │ │ │ │ + blx 0xfec0413c │ │ │ │ + b 0x14978cc │ │ │ │ @ instruction: 0xf82b70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e84c │ │ │ │ + blne 0x108e78c │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186437,32 +186389,32 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x188909c │ │ │ │ + blx 0x1888fdc │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117dc4 │ │ │ │ + bl 0x117d04 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r1, [sl], -r4, lsl #22 │ │ │ │ svceq 0x0004f856 │ │ │ │ - blx 0x584280 │ │ │ │ - b 0x1497a10 │ │ │ │ + blx 0x1d841c0 │ │ │ │ + b 0x1497950 │ │ │ │ @ instruction: 0xf84b70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e8d0 │ │ │ │ + blne 0x108e810 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186470,64 +186422,64 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ - blx 0x18add40 │ │ │ │ + blx 0x18adc80 │ │ │ │ @ instruction: 0xf3c6f986 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b6178 │ │ │ │ + b 0x14b60b8 │ │ │ │ strbmi r0, [r8], r6, asr #17 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - bleq 0x301138 │ │ │ │ + bleq 0x301078 │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0x90430c │ │ │ │ + blx 0xfe10424c │ │ │ │ @ instruction: 0xf84617c3 │ │ │ │ ldrbmi r3, [sp, #-3848] @ 0xfffff0f8 │ │ │ │ mvnsle r6, r3, ror r0 │ │ │ │ strbmi r4, [r1, #1092] @ 0x444 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeace95c │ │ │ │ + bl 0xfeace89c │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c696c │ │ │ │ + bl 0x1c68ac │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x18891a8 │ │ │ │ + blx 0x18890e8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117ed8 │ │ │ │ + bl 0x117e18 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r1, [sl], -r2, lsl #22 │ │ │ │ svceq 0x0002f836 │ │ │ │ smlabteq lr, r1, r3, pc @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ - @ instruction: 0xf97cf772 │ │ │ │ + @ instruction: 0xf9dcf772 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ ldrbmi r2, [r5, #-0] │ │ │ │ svceq 0x0002f82b │ │ │ │ ldrtmi sp, [ip], #-491 @ 0xfffffe15 │ │ │ │ andle r4, r7, #297795584 @ 0x11c00000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -186542,28 +186494,28 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1889240 │ │ │ │ + blx 0x1889180 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117f68 │ │ │ │ + bl 0x117ea8 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r1, [sl], -r4, lsl #22 │ │ │ │ svceq 0x0004f856 │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ - @ instruction: 0xf93cf772 │ │ │ │ + @ instruction: 0xf99cf772 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ ldrbmi r2, [r5, #-0] │ │ │ │ svceq 0x0004f84b │ │ │ │ ldrtmi sp, [ip], #-491 @ 0xfffffe15 │ │ │ │ andle r4, r7, #297795584 @ 0x11c00000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -186578,75 +186530,75 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x460c469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ - blx 0x18ae2f0 │ │ │ │ + blx 0x18ae230 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b6328 │ │ │ │ + b 0x14b6268 │ │ │ │ strbmi r0, [r8], r7, asr #17 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - bleq 0x3012e8 │ │ │ │ + bleq 0x301228 │ │ │ │ svceq 0x0008f856 │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ ldmdavs r1!, {r3, sl, ip, sp}^ │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf942f772 │ │ │ │ + @ instruction: 0xf9a2f772 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ @ instruction: 0xf8472000 │ │ │ │ ldrbmi r0, [ip, #-3848] @ 0xfffff0f8 │ │ │ │ mvnle r6, r8, ror r0 │ │ │ │ strbmi r4, [r8, #1093] @ 0x445 │ │ │ │ andcs sp, r0, r9, lsl #4 │ │ │ │ - bl 0xfeaceb20 │ │ │ │ + bl 0xfeacea60 │ │ │ │ stmia r5!, {r0, r2, fp}^ │ │ │ │ - bl 0x206b30 │ │ │ │ + bl 0x206a70 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x188936c │ │ │ │ + blx 0x18892ac │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x11809c │ │ │ │ + bl 0x117fdc │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r1, [sl], -r2, lsl #22 │ │ │ │ svceq 0x0002f836 │ │ │ │ smlabteq lr, r1, r3, pc @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ - @ instruction: 0xf89af772 │ │ │ │ - b 0x1497cf0 │ │ │ │ + @ instruction: 0xf8faf772 │ │ │ │ + b 0x1497c30 │ │ │ │ @ instruction: 0xf82b70e0 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ strbmi r4, [r7, #-1084] @ 0xfffffbc4 │ │ │ │ andcs sp, r0, r7, lsl #4 │ │ │ │ - blne 0x108ebb0 │ │ │ │ + blne 0x108eaf0 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186654,34 +186606,34 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1889400 │ │ │ │ + blx 0x1889340 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118128 │ │ │ │ + bl 0x118068 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r1, [sl], -r4, lsl #22 │ │ │ │ svceq 0x0004f856 │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ - @ instruction: 0xf85cf772 │ │ │ │ - b 0x1497d7c │ │ │ │ + @ instruction: 0xf8bcf772 │ │ │ │ + b 0x1497cbc │ │ │ │ @ instruction: 0xf84b70e0 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ strbmi r4, [r7, #-1084] @ 0xfffffbc4 │ │ │ │ andcs sp, r0, r7, lsl #4 │ │ │ │ - blne 0x108ec3c │ │ │ │ + blne 0x108eb7c │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186689,70 +186641,70 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x460c469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ - blx 0x18ae4ac │ │ │ │ + blx 0x18ae3ec │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b64e4 │ │ │ │ + b 0x14b6424 │ │ │ │ strbmi r0, [r8], r7, asr #17 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - bleq 0x3014a4 │ │ │ │ + bleq 0x3013e4 │ │ │ │ svceq 0x0008f856 │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ ldmdavs r1!, {r3, sl, ip, sp}^ │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf864f772 │ │ │ │ + @ instruction: 0xf8c4f772 │ │ │ │ @ instruction: 0xf84717c3 │ │ │ │ ldrbmi r3, [ip, #-3848] @ 0xfffff0f8 │ │ │ │ mvnle r6, fp, ror r0 │ │ │ │ strbmi r4, [r8, #1093] @ 0x445 │ │ │ │ andcs sp, r0, r9, lsl #4 │ │ │ │ - bl 0xfeacecd4 │ │ │ │ + bl 0xfeacec14 │ │ │ │ stmia r5!, {r0, r2, fp}^ │ │ │ │ - bl 0x206ce4 │ │ │ │ + bl 0x206c24 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888d20 │ │ │ │ + blx 0x1888c60 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118250 │ │ │ │ + bl 0x118190 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - blx 0xffe04708 │ │ │ │ + blx 0x160464a │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108fd58 │ │ │ │ + bne 0x108fc98 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186760,31 +186712,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888da8 │ │ │ │ + blx 0x1888ce8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1182d0 │ │ │ │ + bl 0x118210 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - blx 0xffe04788 │ │ │ │ + blx 0x16046ca │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108fdd8 │ │ │ │ + bne 0x108fd18 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186793,27 +186745,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ae64c │ │ │ │ + blx 0x18ae58c │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118374 │ │ │ │ + bl 0x1182b4 │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf771a000 │ │ │ │ - ldrbmi pc, [sp, #-2769] @ 0xfffff52f @ │ │ │ │ + ldrbmi pc, [sp, #-2865] @ 0xfffff4cf @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -186826,31 +186778,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888ea8 │ │ │ │ + blx 0x1888de8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1183d8 │ │ │ │ + bl 0x118318 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - blx 0x1104890 │ │ │ │ + blx 0xfe9047d0 │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108fee0 │ │ │ │ + bne 0x108fe20 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186858,31 +186810,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888f30 │ │ │ │ + blx 0x1888e70 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118458 │ │ │ │ + bl 0x118398 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - blx 0x1104910 │ │ │ │ + blx 0xfe904850 │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ff60 │ │ │ │ + bne 0x108fea0 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186891,27 +186843,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ae7d4 │ │ │ │ + blx 0x18ae714 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1184fc │ │ │ │ + bl 0x11843c │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf771a000 │ │ │ │ - ldrbmi pc, [sp, #-2661] @ 0xfffff59b @ │ │ │ │ + ldrbmi pc, [sp, #-2757] @ 0xfffff53b @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -186924,31 +186876,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1889030 │ │ │ │ + blx 0x1888f70 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118560 │ │ │ │ + bl 0x1184a0 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - @ instruction: 0xf970f771 │ │ │ │ + @ instruction: 0xf9d0f771 │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x1090068 │ │ │ │ + bne 0x108ffa8 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186956,31 +186908,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x18890b8 │ │ │ │ + blx 0x1888ff8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1185e0 │ │ │ │ + bl 0x118520 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xf970f771 │ │ │ │ + @ instruction: 0xf9d0f771 │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x10900e8 │ │ │ │ + bne 0x1090028 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186989,27 +186941,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ae95c │ │ │ │ + blx 0x18ae89c │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118684 │ │ │ │ + bl 0x1185c4 │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf771a000 │ │ │ │ - ldrbmi pc, [sp, #-2399] @ 0xfffff6a1 @ │ │ │ │ + ldrbmi pc, [sp, #-2495] @ 0xfffff641 @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187022,31 +186974,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x18891b8 │ │ │ │ + blx 0x18890f8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1186e8 │ │ │ │ + bl 0x118628 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - @ instruction: 0xf8bcf771 │ │ │ │ + @ instruction: 0xf91cf771 │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x10901f0 │ │ │ │ + bne 0x1090130 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -187054,31 +187006,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1889240 │ │ │ │ + blx 0x1889180 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118768 │ │ │ │ + bl 0x1186a8 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xf8bcf771 │ │ │ │ + @ instruction: 0xf91cf771 │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x1090270 │ │ │ │ + bne 0x10901b0 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -187087,27 +187039,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18aeae4 │ │ │ │ + blx 0x18aea24 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x11880c │ │ │ │ + bl 0x11874c │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf771a000 │ │ │ │ - ldrbmi pc, [sp, #-2291] @ 0xfffff70d @ │ │ │ │ + ldrbmi pc, [sp, #-2387] @ 0xfffff6ad @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187120,52 +187072,52 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ cdpne 6, 9, cr4, cr6, cr13, {0} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adb3c │ │ │ │ + blx 0x18ada7c │ │ │ │ vmlsl.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ - beq 0x14336c │ │ │ │ + beq 0x1432ac │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmdaeq r2, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0xff38188c │ │ │ │ + beq 0xff3817cc │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1188b4 │ │ │ │ + bl 0x1187f4 │ │ │ │ ands r0, r1, r7, lsl #22 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf5b3bf08 │ │ │ │ strdle r4, [r4], -r8 @ │ │ │ │ - @ instruction: 0xf944f75d │ │ │ │ + @ instruction: 0xf9a4f75d │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r0, pc, asr #8 │ │ │ │ - stc2 7, cr15, [r6, #-368]! @ 0xfffffe90 │ │ │ │ + stc2 7, cr15, [r6, #368] @ 0x170 │ │ │ │ @ instruction: 0xf828455d │ │ │ │ andsle r0, lr, r2, lsl #30 │ │ │ │ svcls 0x0002f836 │ │ │ │ @ instruction: 0xf8354621 │ │ │ │ @ instruction: 0xf7740b02 │ │ │ │ - strmi pc, [r3], -fp, ror #16 │ │ │ │ + strmi pc, [r3], -fp, asr #17 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7744699 │ │ │ │ - strmi pc, [r1], -r5, ror #16 │ │ │ │ + strmi pc, [r1], -r5, asr #17 │ │ │ │ vmlsl.u q10, d9, d0[2] │ │ │ │ strtmi r0, [r2], -lr, lsl #18 │ │ │ │ movweq pc, #58305 @ 0xe3c1 @ │ │ │ │ svcmi 0x00f8f5b9 │ │ │ │ - blcs 0xfb708 │ │ │ │ + blcs 0xfb648 │ │ │ │ vst4. {d29,d31,d33,d35}, [pc :64], sl │ │ │ │ ldrbmi r4, [sp, #-128] @ 0xffffff80 │ │ │ │ svceq 0x0002f828 │ │ │ │ - blls 0x13b740 │ │ │ │ + blls 0x13b680 │ │ │ │ ldrtmi r4, [fp], #-1466 @ 0xfffffa46 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0x8f3cc │ │ │ │ + bne 0x8f30c │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ ldrmi r1, [r2, #2522] @ 0x9da │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -187173,52 +187125,52 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ svcne 0x0016460d │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adc10 │ │ │ │ + blx 0x18adb50 │ │ │ │ vmlsl.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ - beq 0x143440 │ │ │ │ + beq 0x143380 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmdaeq r4, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0xff381960 │ │ │ │ + beq 0xff3818a0 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118988 │ │ │ │ + bl 0x1188c8 │ │ │ │ ands r0, r1, r7, lsl #22 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ strdle r4, [r4], -pc @ │ │ │ │ - stc2l 7, cr15, [lr], {93} @ 0x5d │ │ │ │ + stc2 7, cr15, [lr, #-372]! @ 0xfffffe8c │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r0, pc, asr #32 │ │ │ │ - stc2l 7, cr15, [r2, #-368] @ 0xfffffe90 │ │ │ │ + stc2 7, cr15, [r2, #368]! @ 0x170 │ │ │ │ @ instruction: 0xf848455d │ │ │ │ andsle r0, lr, r4, lsl #30 │ │ │ │ svcls 0x0004f856 │ │ │ │ @ instruction: 0xf8554621 │ │ │ │ @ instruction: 0xf7740b04 │ │ │ │ - @ instruction: 0x4603f81b │ │ │ │ + @ instruction: 0x4603f87b │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7744699 │ │ │ │ - @ instruction: 0x4601f815 │ │ │ │ + @ instruction: 0x4601f875 │ │ │ │ @ instruction: 0xf0294648 │ │ │ │ strtmi r4, [r2], -r0, lsl #18 │ │ │ │ movwmi pc, #33 @ 0x21 @ │ │ │ │ svcmi 0x00fff1b9 │ │ │ │ - blcs 0xfb7dc │ │ │ │ + blcs 0xfb71c │ │ │ │ @ instruction: 0xf04fd1da │ │ │ │ ldrbmi r4, [sp, #-128] @ 0xffffff80 │ │ │ │ svceq 0x0004f848 │ │ │ │ - blls 0x13b814 │ │ │ │ + blls 0x13b754 │ │ │ │ ldrtmi r4, [fp], #-1466 @ 0xfffffa46 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0x8f4a0 │ │ │ │ + bne 0x8f3e0 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ ldrmi r1, [r2, #2522] @ 0x9da │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -187226,42 +187178,42 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ cdpne 6, 9, cr4, cr6, cr13, {0} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adce4 │ │ │ │ + blx 0x18adc24 │ │ │ │ vmlsl.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ - beq 0x143514 │ │ │ │ + beq 0x143454 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmdaeq r2, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0xff381a34 │ │ │ │ + beq 0xff381974 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118a5c │ │ │ │ + bl 0x11899c │ │ │ │ ands r0, r6, r7, lsl #22 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf5b3bf08 │ │ │ │ strdle r4, [r9], -r8 @ │ │ │ │ - @ instruction: 0xf870f75d │ │ │ │ + @ instruction: 0xf8d0f75d │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r4, pc, asr #8 │ │ │ │ - mrrc2 7, 5, pc, r2, cr12 @ │ │ │ │ + ldc2 7, cr15, [r2], #368 @ 0x170 │ │ │ │ vst1.8 {d20-d22}, [pc :128], r2 │ │ │ │ @ instruction: 0xf7664180 │ │ │ │ - ldrbmi pc, [sp, #-3525] @ 0xfffff23b @ │ │ │ │ + ldrbmi pc, [sp, #-3621] @ 0xfffff1db @ │ │ │ │ svceq 0x0002f828 │ │ │ │ @ instruction: 0xf836d01e │ │ │ │ strtmi r9, [r1], -r2, lsl #30 │ │ │ │ - bleq 0x185210 │ │ │ │ - @ instruction: 0xff92f773 │ │ │ │ + bleq 0x185150 │ │ │ │ + @ instruction: 0xfff2f773 │ │ │ │ strtmi r4, [r1], -r3, lsl #12 │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ - @ instruction: 0xff8cf773 │ │ │ │ + @ instruction: 0xffecf773 │ │ │ │ strbmi r4, [r8], -r1, lsl #12 │ │ │ │ stmdbeq lr, {r0, r3, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ vrsubhn.i16 d20, , q9 │ │ │ │ @ instruction: 0xf5b9030e │ │ │ │ ldrshle r4, [r1, #248] @ 0xf8 │ │ │ │ bicsle r2, r5, r0, lsl #22 │ │ │ │ rsbspl pc, r8, pc, asr #8 │ │ │ │ @@ -187280,52 +187232,52 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ - bleq 0x1032f4 │ │ │ │ - bleq 0x1103ccc │ │ │ │ + bleq 0x103234 │ │ │ │ + bleq 0x1103c0c │ │ │ │ svcne 0x0016460d │ │ │ │ andls r9, r0, ip, lsl #30 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494ddc │ │ │ │ + b 0x1494d1c │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4347 @ 0x10fb │ │ │ │ svcne 0x001f9b00 │ │ │ │ - bl 0x12ddf0 │ │ │ │ + bl 0x12dd30 │ │ │ │ ands r0, r5, r3, lsl #20 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ strdle r4, [r8], -pc @ │ │ │ │ - blx 0xffc84f76 │ │ │ │ + mcrr2 7, 5, pc, lr, cr13 @ │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf75c4658 │ │ │ │ - strtmi pc, [r2], -r3, ror #24 │ │ │ │ + strtmi pc, [r2], -r3, asr #25 │ │ │ │ orrmi pc, r0, pc, asr #32 │ │ │ │ - ldc2 7, cr15, [r6, #408]! @ 0x198 │ │ │ │ + cdp2 7, 1, cr15, cr6, cr6, {3} │ │ │ │ @ instruction: 0xf8474555 │ │ │ │ andsle r0, lr, r4, lsl #30 │ │ │ │ svchi 0x0004f856 │ │ │ │ @ instruction: 0xf8554621 │ │ │ │ @ instruction: 0xf7730b04 │ │ │ │ - @ instruction: 0x4603ff37 │ │ │ │ + @ instruction: 0x4603ff97 │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7734698 │ │ │ │ - @ instruction: 0x4601ff31 │ │ │ │ + @ instruction: 0x4601ff91 │ │ │ │ @ instruction: 0xf0284640 │ │ │ │ strtmi r4, [r2], -r0, lsl #16 │ │ │ │ movwmi pc, #33 @ 0x21 @ │ │ │ │ svcmi 0x00fff1b8 │ │ │ │ - blcs 0xfb994 │ │ │ │ + blcs 0xfb8d4 │ │ │ │ @ instruction: 0xf04fd1d6 │ │ │ │ ldrbmi r5, [r5, #-127] @ 0xffffff81 │ │ │ │ svceq 0x0004f847 │ │ │ │ ldmib sp, {r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ ldrmi r3, [r3], #-512 @ 0xfffffe00 │ │ │ │ stmdble r7, {r0, r4, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -187341,31 +187293,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r3, lsl #1 │ │ │ │ cdpne 14, 9, cr1, cr6, cr13, {4} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adeb0 │ │ │ │ + blx 0x18addf0 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1498b30 │ │ │ │ + b 0x1498a70 │ │ │ │ svclt 0x001409c9 │ │ │ │ @ instruction: 0x464f00ff │ │ │ │ - bleq 0x2c1ed8 │ │ │ │ + bleq 0x2c1e18 │ │ │ │ @ instruction: 0xa000f8b4 │ │ │ │ @ instruction: 0xf8364642 │ │ │ │ @ instruction: 0xf8351f02 │ │ │ │ @ instruction: 0xf75c0f02 │ │ │ │ - strbmi pc, [r2], -fp, lsl #31 @ │ │ │ │ + strbmi pc, [r2], -fp, ror #31 @ │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x1b8505a │ │ │ │ - bleq 0x18537c │ │ │ │ + blx 0xff384f9a │ │ │ │ + bleq 0x1852bc │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ ldrmi r9, [r9, #2049]! @ 0x801 │ │ │ │ stmdble r7, {r3, r4, r5, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187378,31 +187330,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r3, lsl #1 │ │ │ │ svcne 0x00161f0d │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adf44 │ │ │ │ + blx 0x18ade84 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1498bc4 │ │ │ │ + b 0x1498b04 │ │ │ │ svclt 0x001409c9 │ │ │ │ @ instruction: 0x464f00ff │ │ │ │ - bleq 0x2c1f6c │ │ │ │ + bleq 0x2c1eac │ │ │ │ ldrdge pc, [r0], -r4 │ │ │ │ @ instruction: 0xf8564642 │ │ │ │ @ instruction: 0xf8551f04 │ │ │ │ @ instruction: 0xf75d0f04 │ │ │ │ - @ instruction: 0x4642fb35 │ │ │ │ + @ instruction: 0x4642fb95 │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xb050ee │ │ │ │ - bleq 0x205490 │ │ │ │ + blx 0xfe30502e │ │ │ │ + bleq 0x2053d0 │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ ldrmi r9, [r9, #2049]! @ 0x801 │ │ │ │ stmdble r7, {r3, r4, r5, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187415,31 +187367,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r3, lsl #1 │ │ │ │ cdpne 14, 9, cr1, cr6, cr13, {4} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adfd8 │ │ │ │ + blx 0x18adf18 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1498c58 │ │ │ │ + b 0x1498b98 │ │ │ │ svclt 0x001409c9 │ │ │ │ @ instruction: 0x464f00ff │ │ │ │ - bleq 0x2c2000 │ │ │ │ + bleq 0x2c1f40 │ │ │ │ @ instruction: 0xa000f8b4 │ │ │ │ @ instruction: 0xf8364642 │ │ │ │ @ instruction: 0xf8351f02 │ │ │ │ @ instruction: 0xf75c0f02 │ │ │ │ - @ instruction: 0x4642fef7 │ │ │ │ + @ instruction: 0x4642ff57 │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xff785180 │ │ │ │ - bleq 0x1854a4 │ │ │ │ + blx 0xf850c2 │ │ │ │ + bleq 0x1853e4 │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ ldrmi r9, [r9, #2049]! @ 0x801 │ │ │ │ stmdble r7, {r3, r4, r5, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187452,31 +187404,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r3, lsl #1 │ │ │ │ svcne 0x00161f0d │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18ae06c │ │ │ │ + blx 0x18adfac │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1498cec │ │ │ │ + b 0x1498c2c │ │ │ │ svclt 0x001409c9 │ │ │ │ @ instruction: 0x464f00ff │ │ │ │ - bleq 0x2c2094 │ │ │ │ + bleq 0x2c1fd4 │ │ │ │ ldrdge pc, [r0], -r4 │ │ │ │ @ instruction: 0xf8564642 │ │ │ │ @ instruction: 0xf8551f04 │ │ │ │ @ instruction: 0xf75d0f04 │ │ │ │ - strbmi pc, [r2], -r1, lsr #21 @ │ │ │ │ + strbmi pc, [r2], -r1, lsl #22 @ │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x685216 │ │ │ │ - bleq 0x2055b8 │ │ │ │ + blx 0x1e85156 │ │ │ │ + bleq 0x2054f8 │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ ldrmi r9, [r9, #2049]! @ 0x801 │ │ │ │ stmdble r7, {r3, r4, r5, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187493,25 +187445,25 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ mcrne 6, 4, r4, cr15, cr10, {4} │ │ │ │ stcls 14, cr1, [ip, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494910 │ │ │ │ + b 0x1494850 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x30211c │ │ │ │ + bleq 0x30205c │ │ │ │ movwcs r8, #2090 @ 0x82a │ │ │ │ svcne 0x0002f836 │ │ │ │ svceq 0x0002f837 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf876f761 │ │ │ │ - bleq 0x1855c8 │ │ │ │ + @ instruction: 0xf8d6f761 │ │ │ │ + bleq 0x185508 │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187529,25 +187481,25 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ svcne 0x000f469a │ │ │ │ stcls 15, cr1, [ip, #-88] @ 0xffffffa8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x14949a0 │ │ │ │ + b 0x14948e0 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x3021ac │ │ │ │ + bleq 0x3020ec │ │ │ │ movwcs r6, #2090 @ 0x82a │ │ │ │ svcne 0x0004f856 │ │ │ │ svceq 0x0004f857 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf970f763 │ │ │ │ - bleq 0x2056d8 │ │ │ │ + @ instruction: 0xf9d0f763 │ │ │ │ + bleq 0x205618 │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187562,41 +187514,41 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf1a1b087 │ │ │ │ @ instruction: 0xf1a20708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ ldrmi r0, [ip], -r0, lsl #18 │ │ │ │ - blx 0x18aea60 │ │ │ │ + blx 0x18ae9a0 │ │ │ │ vmull.u8 , d21, d5 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ - b 0x14b7288 │ │ │ │ + b 0x14b71c8 │ │ │ │ strbtmi r0, [r3], r5, asr #23 │ │ │ │ - beq 0x3c2240 │ │ │ │ + beq 0x3c2180 │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ strmi r4, [r3], r5, lsl #12 │ │ │ │ ldmib r5, {r5, r6, r7, r9, sl, lr}^ │ │ │ │ ldmib r6!, {r8}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, sl, ip, pc}^ │ │ │ │ ldmib r7!, {r8}^ │ │ │ │ @ instruction: 0xf7630102 │ │ │ │ - stmia r5!, {r0, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmia r5!, {r0, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r0, [r5, #-258] @ 0xfffffefe │ │ │ │ ldrbmi sp, [ip], -pc, ror #3 │ │ │ │ @ instruction: 0xb014f8dd │ │ │ │ - bl 0x1d9184 │ │ │ │ + bl 0x1d90c4 │ │ │ │ ldrbmi r0, [r8, #11] │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfeb90a80 │ │ │ │ + bl 0xfeb909c0 │ │ │ │ stmia r0!, {r8, r9, fp}^ │ │ │ │ - bl 0xd8a90 │ │ │ │ + bl 0xd89d0 │ │ │ │ ldrmi r0, [ip, #779] @ 0x30b │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -187607,26 +187559,26 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ mcrne 6, 4, r4, cr15, cr10, {4} │ │ │ │ stcls 14, cr1, [ip, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494ad8 │ │ │ │ + b 0x1494a18 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x3022e4 │ │ │ │ + bleq 0x302224 │ │ │ │ svceq 0x0002f837 │ │ │ │ stmdahi sl!, {r8, r9, sp} │ │ │ │ svcne 0x0002f836 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff90f760 │ │ │ │ - bleq 0x185794 │ │ │ │ + @ instruction: 0xfff0f760 │ │ │ │ + bleq 0x1856d4 │ │ │ │ mvnle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187644,26 +187596,26 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ svcne 0x000f469a │ │ │ │ stcls 15, cr1, [ip, #-88] @ 0xffffffa8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494b6c │ │ │ │ + b 0x1494aac │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x302378 │ │ │ │ + bleq 0x3022b8 │ │ │ │ svceq 0x0004f857 │ │ │ │ stmdavs sl!, {r8, r9, sp} │ │ │ │ svcne 0x0004f856 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf888f763 │ │ │ │ - bleq 0x2058a8 │ │ │ │ + @ instruction: 0xf8e8f763 │ │ │ │ + bleq 0x2057e8 │ │ │ │ mvnle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187684,35 +187636,35 @@ │ │ │ │ @ instruction: 0xf04f0708 │ │ │ │ @ instruction: 0x9d100900 │ │ │ │ vmlal.u , d21, d3[6] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14b7458 │ │ │ │ + b 0x14b7398 │ │ │ │ ldrmi r0, [fp], r5, asr #23 │ │ │ │ - beq 0x3c2410 │ │ │ │ + beq 0x3c2350 │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ strmi r4, [r3], r5, lsl #12 │ │ │ │ @ instruction: 0xf8564698 │ │ │ │ ldmib r5, {r3, r8, r9, sl, fp}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmdavs r1!, {r1, sl, ip, pc}^ │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8f2f763 │ │ │ │ + @ instruction: 0xf952f763 │ │ │ │ smlatteq r2, r5, r8, lr │ │ │ │ mvnle r4, r5, asr r5 │ │ │ │ @ instruction: 0xf8dd465c │ │ │ │ @ instruction: 0x4643b014 │ │ │ │ andeq lr, fp, r4, lsl #22 │ │ │ │ stmdble r9, {r3, r4, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x102704 │ │ │ │ + bleq 0x102644 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ andeq lr, fp, #0, 22 │ │ │ │ ldmle r9!, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -187725,25 +187677,25 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ mcrne 6, 4, r4, cr15, cr10, {4} │ │ │ │ stcls 14, cr1, [ip, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494cb0 │ │ │ │ + b 0x1494bf0 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x3024bc │ │ │ │ + bleq 0x3023fc │ │ │ │ movwcs r8, #10282 @ 0x282a │ │ │ │ svcne 0x0002f836 │ │ │ │ svceq 0x0002f837 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - cdp2 7, 10, cr15, cr6, cr0, {3} │ │ │ │ - bleq 0x185968 │ │ │ │ + @ instruction: 0xff06f760 │ │ │ │ + bleq 0x1858a8 │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187761,25 +187713,25 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ svcne 0x000f469a │ │ │ │ stcls 15, cr1, [ip, #-88] @ 0xffffffa8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494d40 │ │ │ │ + b 0x1494c80 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x30254c │ │ │ │ + bleq 0x30248c │ │ │ │ movwcs r6, #10282 @ 0x282a │ │ │ │ svcne 0x0004f856 │ │ │ │ svceq 0x0004f857 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffa0f762 │ │ │ │ - bleq 0x205a78 │ │ │ │ + @ instruction: 0xf800f763 │ │ │ │ + bleq 0x2059b8 │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187794,111 +187746,111 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf1a1b087 │ │ │ │ @ instruction: 0xf1a20708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ ldrmi r0, [ip], -r2, lsl #18 │ │ │ │ - blx 0x18aee00 │ │ │ │ + blx 0x18aed40 │ │ │ │ vmull.u8 , d21, d5 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ - b 0x14b7628 │ │ │ │ + b 0x14b7568 │ │ │ │ strbtmi r0, [r3], r5, asr #23 │ │ │ │ - beq 0x3c25e0 │ │ │ │ + beq 0x3c2520 │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ strmi r4, [r3], r5, lsl #12 │ │ │ │ ldmib r5, {r5, r6, r7, r9, sl, lr}^ │ │ │ │ ldmib r6!, {r8}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, sl, ip, pc}^ │ │ │ │ ldmib r7!, {r8}^ │ │ │ │ @ instruction: 0xf7630102 │ │ │ │ - stmia r5!, {r0, r2, r3, fp, ip, sp, lr, pc}^ │ │ │ │ + stmia r5!, {r0, r2, r3, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r0, [r5, #-258] @ 0xfffffefe │ │ │ │ ldrbmi sp, [ip], -pc, ror #3 │ │ │ │ @ instruction: 0xb014f8dd │ │ │ │ - bl 0x1d9524 │ │ │ │ + bl 0x1d9464 │ │ │ │ ldrbmi r0, [r8, #11] │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfeb90e20 │ │ │ │ + bl 0xfeb90d60 │ │ │ │ stmia r0!, {r8, r9, fp}^ │ │ │ │ - bl 0xd8e30 │ │ │ │ + bl 0xd8d70 │ │ │ │ ldrmi r0, [ip, #779] @ 0x30b │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4603461c │ │ │ │ andcs pc, r1, r4, asr #7 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10c2802 │ │ │ │ svclt 0x00180c01 │ │ │ │ - b 0x1493a64 │ │ │ │ - b 0x1490cf4 │ │ │ │ + b 0x14939a4 │ │ │ │ + b 0x1490c34 │ │ │ │ addlt r0, r3, ip, asr #25 │ │ │ │ sbceq fp, r0, r5, lsl pc │ │ │ │ strmi r4, [r7], -r7, ror #12 │ │ │ │ svccs 0x00104660 │ │ │ │ stmdaeq r4, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ - b 0x14992b4 │ │ │ │ + b 0x14991f4 │ │ │ │ @ instruction: 0x461e0950 │ │ │ │ vnmlaeq.f32 s29, s14, s30 │ │ │ │ andls r2, r1, r0, lsl #8 │ │ │ │ andslt pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0x462846b2 │ │ │ │ @ instruction: 0xf8302100 │ │ │ │ tstcc r1, r2, lsl #22 │ │ │ │ - blx 0x5590da │ │ │ │ + blx 0x55901a │ │ │ │ @ instruction: 0xf82af20b │ │ │ │ vldmiale r6!, {d18} │ │ │ │ ldrtmi r4, [sp], #-1140 @ 0xfffffb8c │ │ │ │ strbmi r4, [ip, #-1086] @ 0xfffffbc2 │ │ │ │ stmdals r1, {r2, r3, r5, r6, r7, r8, r9, ip, lr, pc} │ │ │ │ strmi r4, [r4, #1027] @ 0x403 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xff0d0ec0 │ │ │ │ + bne 0xff0d0e00 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ ldrmi r1, [r4, #2074] @ 0x81a │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4603461c │ │ │ │ andcs pc, r1, r4, asr #7 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10c2802 │ │ │ │ svclt 0x00180c01 │ │ │ │ - b 0x1493afc │ │ │ │ - b 0x1490d8c │ │ │ │ + b 0x1493a3c │ │ │ │ + b 0x1490ccc │ │ │ │ addlt r0, r3, ip, asr #25 │ │ │ │ sbceq fp, r0, r5, lsl pc │ │ │ │ strmi r4, [r7], -r7, ror #12 │ │ │ │ svccs 0x00104660 │ │ │ │ stmeq r4, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ strmi r2, [sp], -r0, lsl #8 │ │ │ │ ldmibeq r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ vfnmaeq.f32 s28, s14, s30 │ │ │ │ ssatmi r4, #4, lr, lsl #12 │ │ │ │ @ instruction: 0xf8589001 │ │ │ │ ldrtmi r4, [r2], fp, lsr #32 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ - blcs 0x205c74 │ │ │ │ + blcs 0x205bb4 │ │ │ │ strmi r3, [lr, #257] @ 0x101 │ │ │ │ vqdmulh.s d15, d2, d4 │ │ │ │ - blcs 0x205c68 │ │ │ │ + blcs 0x205ba8 │ │ │ │ ldrbtmi sp, [r3], #3318 @ 0xcf6 │ │ │ │ ldrtmi r4, [lr], #-1085 @ 0xfffffbc3 │ │ │ │ mvnle r4, #851443712 @ 0x32c00000 │ │ │ │ strmi r9, [r3], #-2049 @ 0xfffff7ff │ │ │ │ stmdble r7, {r2, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r3!, {r6, r7, r9, fp, ip}^ │ │ │ │ @@ -187912,93 +187864,93 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ sbcslt r4, sl, #144, 12 @ 0x9000000 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ svclt 0x0018b087 │ │ │ │ - b 0x1487e98 │ │ │ │ - b 0x1490a28 │ │ │ │ + b 0x1487dd8 │ │ │ │ + b 0x1490968 │ │ │ │ svclt 0x001202c2 │ │ │ │ ldrmi r4, [r6], -r6, lsl #12 │ │ │ │ mrccs 6, 0, r4, cr0, cr0, {0} │ │ │ │ svclt 0x00a8468a │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ andeq lr, r4, #3358720 @ 0x334000 │ │ │ │ ldmeq r5!, {r0, r1, r2, r3, r9, sl, lr}^ │ │ │ │ sbcseq r4, ip, sl, lsl #12 │ │ │ │ stmib sp, {r0, r1, r6, r7, fp}^ │ │ │ │ movwls r4, #5634 @ 0x1602 │ │ │ │ - bl 0x36e7d0 │ │ │ │ - bl 0x308bd4 │ │ │ │ + bl 0x36e710 │ │ │ │ + bl 0x308b14 │ │ │ │ @ instruction: 0xf04f0002 │ │ │ │ ldrmi r0, [r3], #-3072 @ 0xfffff400 │ │ │ │ - bl 0x2ed7d8 │ │ │ │ + bl 0x2ed718 │ │ │ │ @ instruction: 0xf8580103 │ │ │ │ stmdavs r9, {r0, r1, sp, lr}^ │ │ │ │ - blvc 0x102334 │ │ │ │ + blvc 0x102274 │ │ │ │ @ instruction: 0xf10c3008 │ │ │ │ strcc r0, [r8], #-3585 @ 0xfffff1ff │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - blx 0x2991ca │ │ │ │ - blx 0x2847fe │ │ │ │ - blx 0xfea9482a │ │ │ │ + blx 0x29910a │ │ │ │ + blx 0x28473e │ │ │ │ + blx 0xfea9476a │ │ │ │ @ instruction: 0xf8407b06 │ │ │ │ ldrbmi r7, [fp], #-3080 @ 0xfffff3f8 │ │ │ │ stccc 8, cr15, [r4], {64} @ 0x40 │ │ │ │ - blls 0x1befb4 │ │ │ │ + blls 0x1beef4 │ │ │ │ ldrmi r9, [sl], #-3840 @ 0xfffff100 │ │ │ │ - strtmi r9, [pc], #-2817 @ 0xc7c14 │ │ │ │ + strtmi r9, [pc], #-2817 @ 0xc7b54 │ │ │ │ bicsle r4, r5, #-268435447 @ 0xf0000009 │ │ │ │ andeq lr, r4, #3620864 @ 0x374000 │ │ │ │ addmi r4, r2, #-2130706432 @ 0x81000000 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8d1028 │ │ │ │ + bl 0xfe8d0f68 │ │ │ │ stmia r9!, {r0, r3}^ │ │ │ │ - bl 0x319038 │ │ │ │ + bl 0x318f78 │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469a │ │ │ │ strmi fp, [r9], r5, lsl #1 │ │ │ │ ldrtmi r2, [r0], r0, lsl #12 │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x1494870 │ │ │ │ - b 0x1490f00 │ │ │ │ + b 0x14947b0 │ │ │ │ + b 0x1490e40 │ │ │ │ svclt 0x001500c0 │ │ │ │ @ instruction: 0x460100db │ │ │ │ @ instruction: 0x46034619 │ │ │ │ - bl 0x1520c0 │ │ │ │ + bl 0x152000 │ │ │ │ svclt 0x00a80b44 │ │ │ │ ldmdaeq sl, {r4, r8, sp}^ │ │ │ │ andcc lr, r2, sp, asr #19 │ │ │ │ stmdaeq ip, {r0, r1, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf83b9201 │ │ │ │ - bl 0x37fcb0 │ │ │ │ - bl 0x3090b4 │ │ │ │ + bl 0x37fbf0 │ │ │ │ + bl 0x308ff4 │ │ │ │ ldmibne r9!, {r1, r2} │ │ │ │ @ instruction: 0xf8cd2200 │ │ │ │ @ instruction: 0xf8358000 │ │ │ │ andcc r8, r1, #2048 @ 0x800 │ │ │ │ - blgt 0x185d70 │ │ │ │ - blx 0x7d8706 │ │ │ │ + blgt 0x185cb0 │ │ │ │ + blx 0x7d8646 │ │ │ │ @ instruction: 0xf8218c0e │ │ │ │ vldmiale r4!, {d28} │ │ │ │ ldrdhi pc, [r0], -sp │ │ │ │ - bls 0x118d3c │ │ │ │ + bls 0x118c7c │ │ │ │ strbmi r4, [r2, #-1184] @ 0xfffffb60 │ │ │ │ ldmib sp, {r0, r1, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ - ldrmi r3, [pc], #-2 @ 0xc7cd0 │ │ │ │ + ldrmi r3, [pc], #-2 @ 0xc7c10 │ │ │ │ stmdble r7, {r3, r4, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r7!, {r0, r1, r3, r4, r6, r7, r8, r9, fp, ip}^ │ │ │ │ ldmne sl!, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -188009,191 +187961,191 @@ │ │ │ │ pkhbtmi r4, r8, r9, lsl #13 │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ strmi r2, [r6], r0 │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ rsclt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x1494920 │ │ │ │ - b 0x1490fb0 │ │ │ │ + b 0x1494860 │ │ │ │ + b 0x1490ef0 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x462900db │ │ │ │ @ instruction: 0x462b4619 │ │ │ │ - bl 0x152170 │ │ │ │ + bl 0x1520b0 │ │ │ │ svclt 0x00a80a84 │ │ │ │ ldmeq sl, {r4, r8, sp} │ │ │ │ andls r4, r1, #145752064 @ 0x8b00000 │ │ │ │ stmib sp, {r2, r3, r7, fp}^ │ │ │ │ @ instruction: 0xf85a3502 │ │ │ │ - bl 0x323d48 │ │ │ │ + bl 0x323c88 │ │ │ │ @ instruction: 0xf8cd0c00 │ │ │ │ - bl 0x2ffd50 │ │ │ │ + bl 0x2ffc90 │ │ │ │ ldmdane r1!, {r8, sl} │ │ │ │ ldrtmi r2, [lr], r0, lsl #4 │ │ │ │ - blcc 0x205ecc │ │ │ │ + blcc 0x205e0c │ │ │ │ @ instruction: 0xf8553201 │ │ │ │ addsmi r7, r4, #4, 22 @ 0x1000 │ │ │ │ movwcc pc, #31502 @ 0x7b0e @ │ │ │ │ - blcc 0x205e70 │ │ │ │ + blcc 0x205db0 │ │ │ │ @ instruction: 0xf8dddcf4 │ │ │ │ ldrbmi lr, [r8], #-0 │ │ │ │ strtmi r9, [r6], #2817 @ 0xb01 │ │ │ │ mvnle r4, #662700032 @ 0x27800000 │ │ │ │ strcc lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ addsmi r4, sp, #503316480 @ 0x1e000000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xfe79018c │ │ │ │ + blne 0xfe7900cc │ │ │ │ smlatteq r2, r6, r8, lr │ │ │ │ addsmi r1, r5, #15859712 @ 0xf20000 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x469b4691 │ │ │ │ strmi fp, [r2], fp, lsl #1 │ │ │ │ strtmi r2, [lr], -r0, lsl #10 │ │ │ │ tstls r7, r4, lsl ip │ │ │ │ andge pc, ip, sp, asr #17 │ │ │ │ andcs pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - bcs 0x174954 │ │ │ │ + bcs 0x174894 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ sbcseq fp, r0, r5, lsl pc │ │ │ │ @ instruction: 0x4602461a │ │ │ │ - bcs 0x4d9644 │ │ │ │ + bcs 0x4d9584 │ │ │ │ biceq lr, r4, pc, asr #20 │ │ │ │ andscs fp, r0, #168, 30 @ 0x2a0 │ │ │ │ andls r9, r6, #1073741825 @ 0x40000001 │ │ │ │ stmib sp, {r0, r1, r2, r4, r6, r7, fp}^ │ │ │ │ ldrtmi r0, [lr], r8, lsl #6 │ │ │ │ stmiaeq r2, {r0, r1, r2, r3, r5, r9, sl, lr}^ │ │ │ │ - blls 0x22c610 │ │ │ │ + blls 0x22c550 │ │ │ │ streq lr, [r7], #-2827 @ 0xfffff4f5 │ │ │ │ strvs lr, [r1, -sp, asr #19] │ │ │ │ - blls 0x28e570 │ │ │ │ + blls 0x28e4b0 │ │ │ │ andeq lr, r1, #9216 @ 0x2400 │ │ │ │ - blls 0x18e574 │ │ │ │ + blls 0x18e4b4 │ │ │ │ andpl pc, r1, r9, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r2 │ │ │ │ andcs r1, r0, #3555328 @ 0x364000 │ │ │ │ - bcc 0x102564 │ │ │ │ + bcc 0x1024a4 │ │ │ │ ldmib r4, {r0, r1, r2, r4, r6, sl, fp, ip}^ │ │ │ │ tstcc r8, r0, lsl #24 │ │ │ │ vqdmulh.s d15, d8, d3 │ │ │ │ - blx 0x213e56 │ │ │ │ + blx 0x213d96 │ │ │ │ strcc r2, [r8], #-522 @ 0xfffffdf6 │ │ │ │ - bcc 0x246cc8 │ │ │ │ + bcc 0x246c08 │ │ │ │ ldrbmi r1, [r2], #-2459 @ 0xfffff665 │ │ │ │ andeq lr, ip, #67584 @ 0x10800 │ │ │ │ stccc 8, cr15, [r8], {65} @ 0x41 │ │ │ │ stccs 8, cr15, [r4], {65} @ 0x41 │ │ │ │ @ instruction: 0xf04f45be │ │ │ │ stclle 2, cr0, [r5], #4 │ │ │ │ @ instruction: 0x6701e9dd │ │ │ │ ldrbtmi r9, [r6], #-2822 @ 0xfffff4fa │ │ │ │ - blls 0x1d8edc │ │ │ │ + blls 0x1d8e1c │ │ │ │ bicle r4, ip, #-536870903 @ 0xe0000009 │ │ │ │ movweq lr, #35293 @ 0x89dd │ │ │ │ ldrdge pc, [ip], -sp │ │ │ │ strmi r4, [r2], #643 @ 0x283 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8d1278 │ │ │ │ + bl 0xfe8d11b8 │ │ │ │ stmia sl!, {r1, r3}^ │ │ │ │ - bl 0x359288 │ │ │ │ + bl 0x3591c8 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469a │ │ │ │ strmi fp, [r9], r5, lsl #1 │ │ │ │ ldrtmi r2, [r0], r0, lsl #12 │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x1494ac0 │ │ │ │ - b 0x1491150 │ │ │ │ + b 0x1494a00 │ │ │ │ + b 0x1491090 │ │ │ │ svclt 0x001500c0 │ │ │ │ @ instruction: 0x460100db │ │ │ │ @ instruction: 0x46034619 │ │ │ │ - bl 0x152310 │ │ │ │ + bl 0x152250 │ │ │ │ svclt 0x00a80b44 │ │ │ │ ldmdaeq sl, {r4, r8, sp}^ │ │ │ │ andcc lr, r2, sp, asr #19 │ │ │ │ stmdaeq ip, {r2, r3, r7, r9, sl, lr}^ │ │ │ │ andls r4, r1, #95420416 @ 0x5b00000 │ │ │ │ andlt pc, r6, r3, lsr r8 @ │ │ │ │ vmlaeq.f64 d14, d6, d10 │ │ │ │ streq lr, [r6, #-2825] @ 0xfffff4f7 │ │ │ │ @ instruction: 0x210019b8 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - blhi 0x185fd0 │ │ │ │ + blhi 0x185f10 │ │ │ │ @ instruction: 0xf83e3101 │ │ │ │ addmi r2, ip, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf80bfb18 │ │ │ │ andeq lr, r8, #165888 @ 0x28800 │ │ │ │ - blcs 0x185f90 │ │ │ │ + blcs 0x185ed0 │ │ │ │ @ instruction: 0xf8dddcf2 │ │ │ │ strbtmi r8, [r6], #-0 │ │ │ │ strtmi r9, [r0], #2561 @ 0xa01 │ │ │ │ stmiale r1!, {r1, r6, r8, sl, lr}^ │ │ │ │ ldrdcc lr, [r2], -sp │ │ │ │ addsmi r4, r8, #520093696 @ 0x1f000000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - blne 0xff791330 │ │ │ │ + blne 0xff791270 │ │ │ │ strmi lr, [r2, #-2279] @ 0xfffff719 │ │ │ │ addsmi r1, r0, #16384000 @ 0xfa0000 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469a │ │ │ │ strmi fp, [r9], r5, lsl #1 │ │ │ │ ldrtmi r2, [r0], r0, lsl #12 │ │ │ │ stcls 6, cr4, [lr], {182} @ 0xb6 │ │ │ │ movwcs pc, #5060 @ 0x13c4 @ │ │ │ │ - blcs 0x174ae8 │ │ │ │ + blcs 0x174a28 │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ ldrmi r4, [r9], -r1, lsl #12 │ │ │ │ ldmdbcs r0, {r0, r1, r9, sl, lr} │ │ │ │ - bleq 0xfe202b90 │ │ │ │ + bleq 0xfe202ad0 │ │ │ │ tstcs r0, r8, lsr #31 │ │ │ │ stmib sp, {r1, r3, r4, r7, fp}^ │ │ │ │ strmi r3, [fp], -r2 │ │ │ │ andls r0, r1, #140, 16 @ 0x8c0000 │ │ │ │ @ instruction: 0xf85b46a4 │ │ │ │ - bl 0x35ffd8 │ │ │ │ + bl 0x35ff18 │ │ │ │ srsia sp, #14 │ │ │ │ - bl 0x327fa8 │ │ │ │ - bl 0x287fe4 │ │ │ │ + bl 0x327ee8 │ │ │ │ + bl 0x287f24 │ │ │ │ andcs r0, r0, #-2147483645 @ 0x80000003 │ │ │ │ @ instruction: 0xf85546b0 │ │ │ │ andcc r4, r1, #4, 22 @ 0x1000 │ │ │ │ - blvs 0x2060fc │ │ │ │ - blx 0x2d9612 │ │ │ │ + blvs 0x20603c │ │ │ │ + blx 0x2d9552 │ │ │ │ @ instruction: 0xf8414416 │ │ │ │ vldmiale r4!, {d20-d21} │ │ │ │ ldrdhi pc, [r0], -sp │ │ │ │ - bls 0x119248 │ │ │ │ + bls 0x119188 │ │ │ │ ldrmi r4, [r0, #1248] @ 0x4e0 │ │ │ │ ldmib sp, {r0, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ - ldrmi r3, [pc], #-2 @ 0xc7fdc │ │ │ │ + ldrmi r3, [pc], #-2 @ 0xc7f1c │ │ │ │ stmdble r7, {r3, r4, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r7!, {r0, r1, r3, r4, r6, r7, r8, r9, fp, ip}^ │ │ │ │ ldmne sl!, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -188203,61 +188155,61 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x461a4692 │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ tstls r7, r4, lsl ip │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ movwcc fp, #4835 @ 0x12e3 │ │ │ │ vshr.u64 q8, , #60 │ │ │ │ - blcs 0x150c28 │ │ │ │ + blcs 0x150b68 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ movwcc fp, #7955 @ 0x1f13 │ │ │ │ strmi r4, [r8], -sp, lsl #12 │ │ │ │ - b 0x1488394 │ │ │ │ + b 0x14882d4 │ │ │ │ svclt 0x001803c4 │ │ │ │ movwls r4, #22021 @ 0x5605 │ │ │ │ @ instruction: 0xf04f2d10 │ │ │ │ svclt 0x00a80300 │ │ │ │ stmib sp, {r4, r8, sl, sp}^ │ │ │ │ ldrmi r0, [r9], r8, lsl #2 │ │ │ │ stmiaeq pc!, {r0, r4, r9, sl, lr}^ @ │ │ │ │ ssatmi r4, #31, sl, lsl #12 │ │ │ │ strls r0, [r6, #-2244] @ 0xfffff73c │ │ │ │ - blls 0x22d06c │ │ │ │ + blls 0x22cfac │ │ │ │ stmib sp, {r1, r2, r3, r7, fp, ip}^ │ │ │ │ ldmne ip, {r0, r9, ip, pc} │ │ │ │ movweq lr, #19210 @ 0x4b0a │ │ │ │ andvc pc, r4, sl, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r3 │ │ │ │ ldrtmi r9, [ip], r7, lsl #22 │ │ │ │ - blls 0x18e2ec │ │ │ │ + blls 0x18e22c │ │ │ │ movwcs r1, #2204 @ 0x89c │ │ │ │ stmdbeq r1, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ ldmib r5, {r3, sl, ip, sp}^ │ │ │ │ strcc r3, [r8, #-2816] @ 0xfffff500 │ │ │ │ @ instruction: 0x0700e9d6 │ │ │ │ - blx 0x1958b2 │ │ │ │ - blx 0x4048b6 │ │ │ │ - blx 0xfe9908c6 │ │ │ │ - bne 0xff0d6ccc │ │ │ │ - bl 0x1a99208 │ │ │ │ + blx 0x1957f2 │ │ │ │ + blx 0x4047f6 │ │ │ │ + blx 0xfe990806 │ │ │ │ + bne 0xff0d6c0c │ │ │ │ + bl 0x1a99148 │ │ │ │ movwcs r0, #5890 @ 0x1702 │ │ │ │ @ instruction: 0xf84445ce │ │ │ │ @ instruction: 0xf8440c08 │ │ │ │ stclle 12, cr7, [r5], #16 │ │ │ │ andls lr, r1, #3620864 @ 0x374000 │ │ │ │ ldrbtmi r9, [r1], #2822 @ 0xb06 │ │ │ │ - blls 0x1d9124 │ │ │ │ + blls 0x1d9064 │ │ │ │ bicle r4, ip, #641728512 @ 0x26400000 │ │ │ │ ldrdeq lr, [r8, -sp] │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ strmi r4, [r3], #641 @ 0x281 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8d14d4 │ │ │ │ + bl 0xfe8d1414 │ │ │ │ stmia fp!, {r0, r1, r3}^ │ │ │ │ - bl 0x3994e4 │ │ │ │ + bl 0x399424 │ │ │ │ addsmi r0, r9, #0, 6 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -188267,33 +188219,33 @@ │ │ │ │ ldrmi fp, [r8], r7, lsl #1 │ │ │ │ @ instruction: 0xf04f4681 │ │ │ │ @ instruction: 0x9c100a00 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ rsclt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x1494d28 │ │ │ │ - b 0x14913b8 │ │ │ │ + b 0x1494c68 │ │ │ │ + b 0x14912f8 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x462e00df │ │ │ │ @ instruction: 0x462f463e │ │ │ │ - bl 0x153978 │ │ │ │ + bl 0x1538b8 │ │ │ │ svclt 0x00a80344 │ │ │ │ movwls r2, #5648 @ 0x1610 │ │ │ │ strvc lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ ldmdaeq r6!, {r0, r1, r3, r4, r5, r6, fp}^ │ │ │ │ - blls 0x12cd54 │ │ │ │ + blls 0x12cc94 │ │ │ │ strbeq lr, [sl, #-2639] @ 0xfffff5b1 │ │ │ │ @ instruction: 0xf8332400 │ │ │ │ - blls 0x1a41c0 │ │ │ │ - bleq 0x242d68 │ │ │ │ + blls 0x1a4100 │ │ │ │ + bleq 0x242ca8 │ │ │ │ @ instruction: 0xf83b444d │ │ │ │ strbmi r0, [r2], -r2, lsl #22 │ │ │ │ strcc r4, [r1], #-1593 @ 0xfffff9c7 │ │ │ │ - @ instruction: 0xf844f75c │ │ │ │ + @ instruction: 0xf8a4f75c │ │ │ │ @ instruction: 0xf82542a6 │ │ │ │ vldmiale r4!, {d16} │ │ │ │ ldrtmi r9, [r2], #2818 @ 0xb02 │ │ │ │ mvnle r4, #645922816 @ 0x26800000 │ │ │ │ strvc lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ @ instruction: 0x0c07eb09 │ │ │ │ stmdble r9, {r0, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ @@ -188315,33 +188267,33 @@ │ │ │ │ ldrmi fp, [r8], r7, lsl #1 │ │ │ │ @ instruction: 0xf04f4681 │ │ │ │ @ instruction: 0x9c100a00 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ rsclt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x1494de8 │ │ │ │ - b 0x1491478 │ │ │ │ + b 0x1494d28 │ │ │ │ + b 0x14913b8 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x462e00df │ │ │ │ @ instruction: 0x462f463e │ │ │ │ - bl 0x153a38 │ │ │ │ + bl 0x153978 │ │ │ │ svclt 0x00a80384 │ │ │ │ movwls r2, #5648 @ 0x1610 │ │ │ │ strvc lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ ldmeq r6!, {r0, r1, r3, r4, r5, r7, fp} │ │ │ │ - blls 0x12ce14 │ │ │ │ + blls 0x12cd54 │ │ │ │ streq lr, [sl, #2639] @ 0xa4f │ │ │ │ @ instruction: 0xf8532400 │ │ │ │ - blls 0x1a42c0 │ │ │ │ - bleq 0x242e28 │ │ │ │ + blls 0x1a4200 │ │ │ │ + bleq 0x242d68 │ │ │ │ @ instruction: 0xf85b444d │ │ │ │ strbmi r0, [r2], -r4, lsl #22 │ │ │ │ strcc r4, [r1], #-1593 @ 0xfffff9c7 │ │ │ │ - blx 0xff705f9e │ │ │ │ + ldc2 7, cr15, [r8], #-368 @ 0xfffffe90 │ │ │ │ @ instruction: 0xf84542a6 │ │ │ │ vldmiale r4!, {d16-d17} │ │ │ │ ldrtmi r9, [r2], #2818 @ 0xb02 │ │ │ │ mvnle r4, #645922816 @ 0x26800000 │ │ │ │ strvc lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ @ instruction: 0x0c07eb09 │ │ │ │ stmdble r9, {r0, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ @@ -188357,154 +188309,154 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [sl], fp, lsl #1 │ │ │ │ - bleq 0x1043c8 │ │ │ │ + bleq 0x104308 │ │ │ │ stmib sp, {r2, r4, sl, fp, ip, pc}^ │ │ │ │ andls r1, r3, r6, lsl #4 │ │ │ │ movwcs pc, #5060 @ 0x13c4 @ │ │ │ │ - blcs 0x174e34 │ │ │ │ + blcs 0x174d74 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ sbcseq fp, pc, r5, lsl pc @ │ │ │ │ @ instruction: 0x46b946b1 │ │ │ │ @ instruction: 0xf1b94637 │ │ │ │ - b 0x148befc │ │ │ │ + b 0x148be3c │ │ │ │ svclt 0x00a803c4 │ │ │ │ ldmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ ldmeq fp!, {r3, r9, sl, ip, sp, lr}^ │ │ │ │ ldmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - blls 0x1ecee8 │ │ │ │ + blls 0x1ece28 │ │ │ │ strbeq lr, [fp], #2639 @ 0xa4f │ │ │ │ strcs r9, [r0, #-2567] @ 0xfffff5f9 │ │ │ │ ldrmi r1, [r3], #-2275 @ 0xfffff71d │ │ │ │ @ instruction: 0x6700e9d3 │ │ │ │ - bl 0x1aef00 │ │ │ │ - blls 0x18a2fc │ │ │ │ + bl 0x1aee40 │ │ │ │ + blls 0x18a23c │ │ │ │ ldm r8!, {r2, r3, r4, sl, lr}^ │ │ │ │ ldrtmi r0, [fp], -r2, lsl #2 │ │ │ │ @ instruction: 0xf8cd4632 │ │ │ │ @ instruction: 0xf75ca000 │ │ │ │ - @ instruction: 0x1c6bfbed │ │ │ │ + stclne 12, cr15, [fp], #-308 @ 0xfffffecc │ │ │ │ @ instruction: 0xf04f4599 │ │ │ │ stmia r4!, {r0, r8, sl}^ │ │ │ │ ldclle 1, cr0, [r0], #8 │ │ │ │ strbmi r9, [fp], #2821 @ 0xb05 │ │ │ │ bicsle r4, lr, #650117120 @ 0x26c00000 │ │ │ │ @ instruction: 0x7608e9dd │ │ │ │ adcsmi r9, lr, #196608 @ 0x30000 │ │ │ │ - bleq 0x2c2f20 │ │ │ │ + bleq 0x2c2e60 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea90728 │ │ │ │ + bl 0xfea90668 │ │ │ │ stmia fp!, {r0, r1, r3, r8, r9, sl}^ │ │ │ │ - bl 0x388738 │ │ │ │ + bl 0x388678 │ │ │ │ addsmi r0, lr, #469762048 @ 0x1c000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ - bleq 0x1044a0 │ │ │ │ + bleq 0x1043e0 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ rsclt r2, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1072b02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494f80 │ │ │ │ - b 0x1491610 │ │ │ │ + b 0x1494ec0 │ │ │ │ + b 0x1491550 │ │ │ │ svclt 0x001507c7 │ │ │ │ ssatmi r0, #25, sp, asr #1 │ │ │ │ ldrtmi r4, [sp], -r8, lsr #13 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ strpl lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ @ instruction: 0x465f0810 │ │ │ │ movteq lr, #19202 @ 0x4b02 │ │ │ │ - b 0x14acfa8 │ │ │ │ + b 0x14acee8 │ │ │ │ stmdaeq fp!, {r3, r4, r6, fp}^ │ │ │ │ - bls 0x12cfb4 │ │ │ │ + bls 0x12cef4 │ │ │ │ smlsdxls r0, fp, r0, r0 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8322400 │ │ │ │ - bls 0x1ac418 │ │ │ │ - bleq 0x1c2fc8 │ │ │ │ + bls 0x1ac358 │ │ │ │ + bleq 0x1c2f08 │ │ │ │ @ instruction: 0x46cb465f │ │ │ │ @ instruction: 0x9000f8b5 │ │ │ │ @ instruction: 0x46594632 │ │ │ │ - bleq 0x1864ac │ │ │ │ - @ instruction: 0xff10f75b │ │ │ │ + bleq 0x1863ec │ │ │ │ + @ instruction: 0xff70f75b │ │ │ │ strmi r3, [r1], -r1, lsl #8 │ │ │ │ @ instruction: 0x46484632 │ │ │ │ - blx 0xffc8614c │ │ │ │ + blx 0x148608e │ │ │ │ @ instruction: 0xf82545a0 │ │ │ │ vstmiale sp!, {d16} │ │ │ │ - blls 0x16ffec │ │ │ │ + blls 0x16ff2c │ │ │ │ addsmi r4, pc, #1191182336 @ 0x47000000 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrbmi r5, [r4], r4, lsl #14 │ │ │ │ adcmi r4, pc, #172, 8 @ 0xac000000 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea10804 │ │ │ │ + bl 0xfea10744 │ │ │ │ stmia ip!, {r2, r3, r8, sl}^ │ │ │ │ - bl 0x3c8814 │ │ │ │ + bl 0x3c8754 │ │ │ │ addsmi r0, pc, #335544320 @ 0x14000000 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ - bleq 0x10457c │ │ │ │ + bleq 0x1044bc │ │ │ │ tstls r3, r0, lsl ip │ │ │ │ vaddl.u8 , d4, d0 │ │ │ │ rsclt r2, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1072b02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x149505c │ │ │ │ - b 0x14916ec │ │ │ │ + b 0x1494f9c │ │ │ │ + b 0x149162c │ │ │ │ svclt 0x001507c7 │ │ │ │ ssatmi r0, #25, sp, asr #1 │ │ │ │ ldrtmi r4, [sp], -r8, lsr #13 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ strpl lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ @ instruction: 0x465f0810 │ │ │ │ orreq lr, r4, #2048 @ 0x800 │ │ │ │ - b 0x14ad084 │ │ │ │ + b 0x14acfc4 │ │ │ │ stmiaeq fp!, {r3, r4, r7, fp} │ │ │ │ - bls 0x12d090 │ │ │ │ + bls 0x12cfd0 │ │ │ │ strcs r0, [r0], #-187 @ 0xffffff45 │ │ │ │ eorls pc, r7, r2, asr r8 @ │ │ │ │ ldmne r5, {r9, fp, ip, pc}^ │ │ │ │ - bl 0x16eca4 │ │ │ │ + bl 0x16ebe4 │ │ │ │ ldrbmi r0, [sl], r3, lsl #22 │ │ │ │ stmdavs pc!, {r0, r1, r3, r4, r5, r7, r9, sl, lr} @ │ │ │ │ @ instruction: 0x46494632 │ │ │ │ - bleq 0x206610 │ │ │ │ - blx 0xfe70621c │ │ │ │ + bleq 0x206550 │ │ │ │ + blx 0xfff0615c │ │ │ │ strmi r3, [r1], -r1, lsl #8 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ - blx 0xfe386224 │ │ │ │ + blx 0xffb86164 │ │ │ │ @ instruction: 0xf84545a0 │ │ │ │ vstmiale lr!, {d16-d17} │ │ │ │ ldrbmi r9, [pc], -r2, lsl #22 │ │ │ │ addsmi r4, pc, #1191182336 @ 0x47000000 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd5704 │ │ │ │ adcmi ip, pc, #0 │ │ │ │ @@ -188521,100 +188473,100 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ - bleq 0x104658 │ │ │ │ + bleq 0x104598 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ rsclt r2, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1072b02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1495138 │ │ │ │ - b 0x14917c8 │ │ │ │ + b 0x1495078 │ │ │ │ + b 0x1491708 │ │ │ │ svclt 0x001507c7 │ │ │ │ ssatmi r0, #25, sp, asr #1 │ │ │ │ ldrtmi r4, [sp], -r8, lsr #13 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ strpl lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ @ instruction: 0x465f0810 │ │ │ │ movteq lr, #19202 @ 0x4b02 │ │ │ │ - b 0x14ad160 │ │ │ │ + b 0x14ad0a0 │ │ │ │ stmdaeq fp!, {r3, r4, r6, fp}^ │ │ │ │ - bls 0x12d16c │ │ │ │ + bls 0x12d0ac │ │ │ │ smlsdxls r0, fp, r0, r0 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8322400 │ │ │ │ - bls 0x1ac5d0 │ │ │ │ - bleq 0x1c3180 │ │ │ │ + bls 0x1ac510 │ │ │ │ + bleq 0x1c30c0 │ │ │ │ @ instruction: 0x46cb465f │ │ │ │ @ instruction: 0x9000f8b5 │ │ │ │ @ instruction: 0x46594632 │ │ │ │ - bleq 0x186664 │ │ │ │ - mrc2 7, 1, pc, cr4, cr11, {2} │ │ │ │ + bleq 0x1865a4 │ │ │ │ + mrc2 7, 4, pc, cr4, cr11, {2} │ │ │ │ strmi r3, [r1], -r1, lsl #8 │ │ │ │ @ instruction: 0x46484632 │ │ │ │ - blx 0x686304 │ │ │ │ + blx 0x1e86244 │ │ │ │ @ instruction: 0xf82545a0 │ │ │ │ vstmiale sp!, {d16} │ │ │ │ - blls 0x1701a4 │ │ │ │ + blls 0x1700e4 │ │ │ │ addsmi r4, pc, #1191182336 @ 0x47000000 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrbmi r5, [r4], r4, lsl #14 │ │ │ │ adcmi r4, pc, #172, 8 @ 0xac000000 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea109bc │ │ │ │ + bl 0xfea108fc │ │ │ │ stmia ip!, {r2, r3, r8, sl}^ │ │ │ │ - bl 0x3c89cc │ │ │ │ + bl 0x3c890c │ │ │ │ addsmi r0, pc, #335544320 @ 0x14000000 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ - bleq 0x104734 │ │ │ │ + bleq 0x104674 │ │ │ │ tstls r3, r0, lsl ip │ │ │ │ vaddl.u8 , d4, d0 │ │ │ │ rsclt r2, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1072b02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1495214 │ │ │ │ - b 0x14918a4 │ │ │ │ + b 0x1495154 │ │ │ │ + b 0x14917e4 │ │ │ │ svclt 0x001507c7 │ │ │ │ ssatmi r0, #25, sp, asr #1 │ │ │ │ ldrtmi r4, [sp], -r8, lsr #13 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ strpl lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ @ instruction: 0x465f0810 │ │ │ │ orreq lr, r4, #2048 @ 0x800 │ │ │ │ - b 0x14ad23c │ │ │ │ + b 0x14ad17c │ │ │ │ stmiaeq fp!, {r3, r4, r7, fp} │ │ │ │ - bls 0x12d248 │ │ │ │ + bls 0x12d188 │ │ │ │ strcs r0, [r0], #-187 @ 0xffffff45 │ │ │ │ eorls pc, r7, r2, asr r8 @ │ │ │ │ ldmne r5, {r9, fp, ip, pc}^ │ │ │ │ - bl 0x16ee5c │ │ │ │ + bl 0x16ed9c │ │ │ │ ldrbmi r0, [sl], r3, lsl #22 │ │ │ │ stmdavs pc!, {r0, r1, r3, r4, r5, r7, r9, sl, lr} @ │ │ │ │ @ instruction: 0x46494632 │ │ │ │ - bleq 0x2067c8 │ │ │ │ - @ instruction: 0xf9bcf75c │ │ │ │ + bleq 0x206708 │ │ │ │ + blx 0x806314 │ │ │ │ strmi r3, [r1], -r1, lsl #8 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ - blx 0xd063dc │ │ │ │ + blx 0xfe50631c │ │ │ │ @ instruction: 0xf84545a0 │ │ │ │ vstmiale lr!, {d16-d17} │ │ │ │ ldrbmi r9, [pc], -r2, lsl #22 │ │ │ │ addsmi r4, pc, #1191182336 @ 0x47000000 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd5704 │ │ │ │ adcmi ip, pc, #0 │ │ │ │ @@ -188632,46 +188584,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d2f0 │ │ │ │ + blls 0x60d230 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494af4 │ │ │ │ - b 0x1491580 │ │ │ │ + b 0x1494a34 │ │ │ │ + b 0x14914c0 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148a8e4 │ │ │ │ + b 0x148a824 │ │ │ │ movwls r0, #22616 @ 0x5858 │ │ │ │ - b 0x14af330 │ │ │ │ + b 0x14af270 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x186814 │ │ │ │ + bleq 0x186754 │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf75fa000 │ │ │ │ - strmi pc, [r0, #3945]! @ 0xf69 │ │ │ │ - bleq 0x1867e4 │ │ │ │ - blls 0x23fb14 │ │ │ │ + strmi pc, [r0, #4041]! @ 0xfc9 │ │ │ │ + bleq 0x186724 │ │ │ │ + blls 0x23fa54 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188686,46 +188638,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d3c8 │ │ │ │ + blls 0x60d308 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494bcc │ │ │ │ - b 0x1491658 │ │ │ │ + b 0x1494b0c │ │ │ │ + b 0x1491598 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148aabc │ │ │ │ + b 0x148a9fc │ │ │ │ movwls r0, #22680 @ 0x5898 │ │ │ │ - b 0x14af408 │ │ │ │ + b 0x14af348 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x20696c │ │ │ │ + bleq 0x2068ac │ │ │ │ @ instruction: 0xf8562300 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf762a000 │ │ │ │ - strmi pc, [r0, #2111]! @ 0x83f │ │ │ │ - bleq 0x20693c │ │ │ │ - blls 0x23fbec │ │ │ │ + strmi pc, [r0, #2207]! @ 0x89f │ │ │ │ + bleq 0x20687c │ │ │ │ + blls 0x23fb2c │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188745,104 +188697,104 @@ │ │ │ │ movwls fp, #45199 @ 0xb08f │ │ │ │ stmib sp, {r0, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ cdpls 2, 1, cr1, cr8, cr9, {0} │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082a02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14950a0 │ │ │ │ - b 0x149172c │ │ │ │ + b 0x1494fe0 │ │ │ │ + b 0x149166c │ │ │ │ andls r0, r6, r8, asr #17 │ │ │ │ - b 0x14b84fc │ │ │ │ + b 0x14b843c │ │ │ │ strbmi r0, [r2], r2, asr #19 │ │ │ │ strbmi r4, [r1], sl, asr #13 │ │ │ │ svceq 0x0010f1ba │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #31248 @ 0x7a10 │ │ │ │ - b 0x14914c4 │ │ │ │ + b 0x1491404 │ │ │ │ @ instruction: 0xf8cd02d9 │ │ │ │ - b 0x14ac98c │ │ │ │ + b 0x14ac8cc │ │ │ │ @ instruction: 0x469b0ada │ │ │ │ andls r4, r8, #160432128 @ 0x9900000 │ │ │ │ eorshi pc, r4, sp, asr #17 │ │ │ │ - b 0x14af4f8 │ │ │ │ + b 0x14af438 │ │ │ │ @ instruction: 0xf04f04c9 │ │ │ │ stmiane r2!, {fp}^ │ │ │ │ ldrmi r9, [sl], #-2826 @ 0xfffff4f6 │ │ │ │ ldmdbne pc, {r0, r3, r8, r9, fp, ip, pc} @ │ │ │ │ ldmdbne sp, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2822 @ 0xfffff4fa │ │ │ │ movwcs lr, #2514 @ 0x9d2 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ strlt lr, [r2], -sp, asr #19 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ - @ instruction: 0xf884f762 │ │ │ │ + @ instruction: 0xf8e4f762 │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stclle 5, cr4, [fp], #616 @ 0x268 │ │ │ │ ldrbmi r9, [r1], #2824 @ 0xb08 │ │ │ │ ldmle r5, {r0, r1, r3, r6, r8, sl, lr}^ │ │ │ │ stmdals ip, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strbmi r9, [r8, #3846] @ 0xf06 │ │ │ │ @ instruction: 0x0c09eb07 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeb10d40 │ │ │ │ + bl 0xfeb10c80 │ │ │ │ stmia ip!, {r2, r3, r8, fp}^ │ │ │ │ - bl 0x3c8d50 │ │ │ │ + bl 0x3c8c90 │ │ │ │ ldrmi r0, [r8, #777] @ 0x309 │ │ │ │ strdlt sp, [pc], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d598 │ │ │ │ + blls 0x60d4d8 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494d9c │ │ │ │ - b 0x1491828 │ │ │ │ + b 0x1494cdc │ │ │ │ + b 0x1491768 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148ab8c │ │ │ │ + b 0x148aacc │ │ │ │ movwls r0, #22616 @ 0x5858 │ │ │ │ - b 0x14af5d8 │ │ │ │ + b 0x14af518 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x186abc │ │ │ │ + bleq 0x1869fc │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf75fa000 │ │ │ │ - strmi pc, [r0, #3603]! @ 0xe13 │ │ │ │ - bleq 0x186a90 │ │ │ │ - blls 0x23fdb8 │ │ │ │ + strmi pc, [r0, #3699]! @ 0xe73 │ │ │ │ + bleq 0x1869d0 │ │ │ │ + blls 0x23fcf8 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188857,47 +188809,47 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d674 │ │ │ │ + blls 0x60d5b4 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494e78 │ │ │ │ - b 0x1491904 │ │ │ │ + b 0x1494db8 │ │ │ │ + b 0x1491844 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148ad68 │ │ │ │ + b 0x148aca8 │ │ │ │ movwls r0, #22680 @ 0x5898 │ │ │ │ - b 0x14af6b4 │ │ │ │ + b 0x14af5f4 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x206c18 │ │ │ │ + bleq 0x206b58 │ │ │ │ @ instruction: 0xf8562300 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf761a000 │ │ │ │ - strmi pc, [r0, #3815]! @ 0xee7 │ │ │ │ - bleq 0x206bec │ │ │ │ - blls 0x23fe94 │ │ │ │ + strmi pc, [r0, #3911]! @ 0xf47 │ │ │ │ + bleq 0x206b2c │ │ │ │ + blls 0x23fdd4 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188917,29 +188869,29 @@ │ │ │ │ movwls fp, #45199 @ 0xb08f │ │ │ │ stmib sp, {r0, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ cdpls 2, 1, cr1, cr8, cr9, {0} │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082a02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x1495350 │ │ │ │ - b 0x14919dc │ │ │ │ + b 0x1495290 │ │ │ │ + b 0x149191c │ │ │ │ andls r0, r6, r8, asr #17 │ │ │ │ sbcseq fp, r4, r5, lsl pc │ │ │ │ strtmi r4, [r2], r2, asr #13 │ │ │ │ @ instruction: 0xf1ba4644 │ │ │ │ - b 0x148c7a4 │ │ │ │ + b 0x148c6e4 │ │ │ │ svclt 0x00a803c3 │ │ │ │ - beq 0x504ca8 │ │ │ │ + beq 0x504be8 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ - b 0x148aefc │ │ │ │ + b 0x148ae3c │ │ │ │ @ instruction: 0x469b0ada │ │ │ │ andls r4, r8, #160432128 @ 0x9900000 │ │ │ │ stmdami ip, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - b 0x14af7a0 │ │ │ │ + b 0x14af6e0 │ │ │ │ @ instruction: 0xf04f05c9 │ │ │ │ stmiane sl!, {fp}^ │ │ │ │ ldrmi r9, [sl], #-2826 @ 0xfffff4f6 │ │ │ │ ldmdbne ip, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ ldmdbne pc, {r0, r1, r3, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldrmi r9, [sp], #-2822 @ 0xfffff4fa │ │ │ │ movwcs lr, #2514 @ 0x9d2 │ │ │ │ @@ -188947,23 +188899,23 @@ │ │ │ │ ldrdeq lr, [r0, -r4] │ │ │ │ ldm r7!, {r3, sl, ip, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1012300 │ │ │ │ stmib sp, {r8, lr}^ │ │ │ │ ldmib sp, {r1, r9, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7612304 │ │ │ │ - @ instruction: 0xf108ff2d │ │ │ │ + @ instruction: 0xf108ff8d │ │ │ │ stmia r5!, {r0, r8, r9}^ │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ ldrmi r0, [sl, #2049] @ 0x801 │ │ │ │ - blls 0x2fff74 │ │ │ │ + blls 0x2ffeb4 │ │ │ │ ldrmi r4, [r9, #1233] @ 0x4d1 │ │ │ │ ldmib sp, {r1, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ svcls 0x0006480c │ │ │ │ - bl 0x29a264 │ │ │ │ + bl 0x29a1a4 │ │ │ │ stmdble r9, {r2, sl, fp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], #-2980 @ 0xfffff45c │ │ │ │ smlatteq r2, ip, r8, lr │ │ │ │ movweq lr, #19212 @ 0x4b0c │ │ │ │ ldmle r9!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, pc │ │ │ │ @@ -188974,46 +188926,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d848 │ │ │ │ + blls 0x60d788 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x149504c │ │ │ │ - b 0x1491ad8 │ │ │ │ + b 0x1494f8c │ │ │ │ + b 0x1491a18 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148ae3c │ │ │ │ + b 0x148ad7c │ │ │ │ movwls r0, #22616 @ 0x5858 │ │ │ │ - b 0x14af888 │ │ │ │ + b 0x14af7c8 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x186d6c │ │ │ │ + bleq 0x186cac │ │ │ │ @ instruction: 0xf8362302 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf75fa000 │ │ │ │ - strmi pc, [r0, #3261]! @ 0xcbd │ │ │ │ - bleq 0x186d3c │ │ │ │ - blls 0x24006c │ │ │ │ + strmi pc, [r0, #3357]! @ 0xd1d │ │ │ │ + bleq 0x186c7c │ │ │ │ + blls 0x23ffac │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -189028,46 +188980,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d920 │ │ │ │ + blls 0x60d860 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1495124 │ │ │ │ - b 0x1491bb0 │ │ │ │ + b 0x1495064 │ │ │ │ + b 0x1491af0 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148b014 │ │ │ │ + b 0x148af54 │ │ │ │ movwls r0, #22680 @ 0x5898 │ │ │ │ - b 0x14af960 │ │ │ │ + b 0x14af8a0 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x206ec4 │ │ │ │ + bleq 0x206e04 │ │ │ │ @ instruction: 0xf8562302 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf761a000 │ │ │ │ - strmi pc, [r0, #3475]! @ 0xd93 │ │ │ │ - bleq 0x206e94 │ │ │ │ - blls 0x240144 │ │ │ │ + strmi pc, [r0, #3571]! @ 0xdf3 │ │ │ │ + bleq 0x206dd4 │ │ │ │ + blls 0x240084 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -189088,53 +189040,53 @@ │ │ │ │ movwls r0, #47874 @ 0xbb02 │ │ │ │ stmib sp, {r0, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ cdpls 2, 1, cr1, cr8, cr9, {0} │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082a02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14955fc │ │ │ │ - b 0x1491c88 │ │ │ │ + b 0x149553c │ │ │ │ + b 0x1491bc8 │ │ │ │ andls r0, r6, r8, asr #17 │ │ │ │ - b 0x14b8a58 │ │ │ │ + b 0x14b8998 │ │ │ │ strbmi r0, [r2], r2, asr #19 │ │ │ │ strbmi r4, [r1], sl, asr #13 │ │ │ │ svceq 0x0010f1ba │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #31248 @ 0x7a10 │ │ │ │ bicseq lr, r9, #323584 @ 0x4f000 │ │ │ │ movwcs r9, #776 @ 0x308 │ │ │ │ eorsls pc, r0, sp, asr #17 │ │ │ │ - beq 0xff783768 │ │ │ │ + beq 0xff7836a8 │ │ │ │ @ instruction: 0xf8cd4699 │ │ │ │ - blls 0x2a8f04 │ │ │ │ + blls 0x2a8e44 │ │ │ │ strbeq lr, [r9], #2639 @ 0xa4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blls 0x34f1c8 │ │ │ │ - blls 0x319eac │ │ │ │ - blls 0x38f2c4 │ │ │ │ - blls 0x24f2c0 │ │ │ │ + blls 0x34f108 │ │ │ │ + blls 0x319dec │ │ │ │ + blls 0x38f204 │ │ │ │ + blls 0x24f200 │ │ │ │ ldmib r2, {r2, r3, r4, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldm r5!, {r2, r8, r9, sp}^ │ │ │ │ ldm r7!, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r9, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7612304 │ │ │ │ - @ instruction: 0xf108fdd7 │ │ │ │ + @ instruction: 0xf108fe37 │ │ │ │ stmia r4!, {r0, r8, r9}^ │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ ldrmi r0, [sl, #2049] @ 0x801 │ │ │ │ - blls 0x30022c │ │ │ │ + blls 0x30016c │ │ │ │ strbmi r4, [fp, #-1233] @ 0xfffffb2f │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ svcls 0x0006980c │ │ │ │ - bl 0x29a5b0 │ │ │ │ + bl 0x29a4f0 │ │ │ │ stmdble r9, {r0, r3, sl, fp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdbeq ip, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ smlatteq r2, ip, r8, lr │ │ │ │ movweq lr, #39692 @ 0x9b0c │ │ │ │ ldmle r9!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, pc │ │ │ │ @@ -189148,15 +189100,15 @@ │ │ │ │ vmlane.f64 d19, d5, d1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14b8b38 │ │ │ │ + b 0x14b8a78 │ │ │ │ ldrtmi r0, [r6], r4, asr #29 │ │ │ │ stmdaeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ svcvc 0x0001f812 │ │ │ │ @ instruction: 0xf81324ff │ │ │ │ ldrtmi ip, [ip], #3841 @ 0xf01 │ │ │ │ svclt 0x00d445a4 │ │ │ │ vst3.32 @ instruction: 0xf48cfa5f │ │ │ │ @@ -189179,54 +189131,54 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0x9c073b02 │ │ │ │ @ instruction: 0xf04f1e85 │ │ │ │ rsclt r0, r6, #0, 18 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1495f68 │ │ │ │ + b 0x1495ea8 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ - bl 0x15aa48 │ │ │ │ + bl 0x15a988 │ │ │ │ @ instruction: 0xf832080e │ │ │ │ @ instruction: 0xf64f7b02 │ │ │ │ @ instruction: 0xf83374ff │ │ │ │ ldrtmi ip, [ip], #3842 @ 0xf02 │ │ │ │ svccc 0x0080f5bc │ │ │ │ - blx 0x8b8e58 │ │ │ │ + blx 0x8b8d98 │ │ │ │ @ instruction: 0xf04ff48c │ │ │ │ @ instruction: 0xf8250901 │ │ │ │ strbmi r4, [r2, #-3842] @ 0xfffff0fe │ │ │ │ @ instruction: 0xf1b9d1ed │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ ldrbmi r4, [r6, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfec523ac │ │ │ │ + bl 0xfec522ec │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xda3bc │ │ │ │ + bl 0xda2fc │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 5, cr2, [r7], {-0} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr3, {5} │ │ │ │ strtmi r1, [lr], -r7, lsl #30 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x1495ff4 │ │ │ │ + b 0x1495f34 │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ stmdbeq r4, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blgt 0x207148 │ │ │ │ + blgt 0x207088 │ │ │ │ svccc 0x0004f85e │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ @ instruction: 0x0c06eb46 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fbf1c │ │ │ │ strcs r3, [r1, #-1023] @ 0xfffffc01 │ │ │ │ svccc 0x0004f847 │ │ │ │ @@ -189248,33 +189200,33 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15a948 │ │ │ │ + bl 0x15a888 │ │ │ │ @ instruction: 0xf9120804 │ │ │ │ @ instruction: 0xf06fcf01 │ │ │ │ @ instruction: 0xf9130e7f │ │ │ │ ldrtmi r7, [ip], #3841 @ 0xf01 │ │ │ │ - blle 0x25a85c │ │ │ │ + blle 0x25a79c │ │ │ │ cdpeq 0, 7, cr15, cr15, cr15, {2} │ │ │ │ svclt 0x00d845f4 │ │ │ │ vminnm.f32 s30, s24, s30 │ │ │ │ @ instruction: 0xf04fdd01 │ │ │ │ strbmi r0, [r2, #-2305] @ 0xfffff6ff │ │ │ │ svc 0x0001f805 │ │ │ │ @ instruction: 0xf1b9d1e9 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ adcmi r4, r6, #32, 8 @ 0x20000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0x9e7ce0 │ │ │ │ - blvc 0x184340 │ │ │ │ + bne 0x9e7c20 │ │ │ │ + blvc 0x184280 │ │ │ │ addsmi r1, lr, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @@ -189284,19 +189236,19 @@ │ │ │ │ stmdami r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ ldmvc pc!, {r0, r1, r2, r3, r6, r7, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04f1e84 │ │ │ │ rscslt r0, lr, #0, 20 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1062f02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1496d10 │ │ │ │ + b 0x1496c50 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x463700ff │ │ │ │ stmdbeq r7, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blgt 0x1875e4 │ │ │ │ + blgt 0x187524 │ │ │ │ @ instruction: 0xf93346c6 │ │ │ │ strtmi r5, [ip], #3842 @ 0xf02 │ │ │ │ svcmi 0x0000f51c │ │ │ │ @ instruction: 0xf5bcdb07 │ │ │ │ @ instruction: 0xf6474f00 │ │ │ │ svclt 0x00b87eff │ │ │ │ vmaxnm.f32 s30, s24, s30 │ │ │ │ @@ -189304,15 +189256,15 @@ │ │ │ │ strbmi r0, [sl, #-2561] @ 0xfffff5ff │ │ │ │ svc 0x0002f824 │ │ │ │ @ instruction: 0xf1bad1e8 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ adcsmi r4, lr, #56, 8 @ 0x38000000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xf5255c │ │ │ │ + bne 0xf5249c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -189322,28 +189274,28 @@ │ │ │ │ tstcs r0, r6, lsl #30 │ │ │ │ vmlal.u , d21, d3[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15aa98 │ │ │ │ + bl 0x15a9d8 │ │ │ │ @ instruction: 0xf85e0805 │ │ │ │ @ instruction: 0xf04f3f04 │ │ │ │ @ instruction: 0xf8524400 │ │ │ │ - bl 0x773dc4 │ │ │ │ - b 0x148c1c4 │ │ │ │ - bl 0x11a6148 │ │ │ │ + bl 0x773d04 │ │ │ │ + b 0x148c104 │ │ │ │ + bl 0x11a6088 │ │ │ │ strmi r7, [r4, #1002]! @ 0x3ea │ │ │ │ - beq 0x105710 │ │ │ │ + beq 0x105650 │ │ │ │ @ instruction: 0xf1bcdb08 │ │ │ │ @ instruction: 0xf06f4f00 │ │ │ │ @ instruction: 0xf1734400 │ │ │ │ svclt 0x00b80300 │ │ │ │ - blle 0xdab68 │ │ │ │ + blle 0xdaaa8 │ │ │ │ strbmi r2, [r2, #-257] @ 0xfffffeff │ │ │ │ svcmi 0x0004f846 │ │ │ │ tstlt r1, r1, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strtmi r3, [r8], #-0 │ │ │ │ stmdble r9, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -189361,61 +189313,61 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15ab14 │ │ │ │ + bl 0x15aa54 │ │ │ │ @ instruction: 0xf8120805 │ │ │ │ strcs ip, [r0], #-3841 @ 0xfffff0ff │ │ │ │ svc 0x0001f813 │ │ │ │ @ instruction: 0x0c0eebbc │ │ │ │ @ instruction: 0xf04fbf4c │ │ │ │ - blx 0x188b65c │ │ │ │ + blx 0x188b59c │ │ │ │ strbmi pc, [r2, #-1164] @ 0xfffffb74 @ │ │ │ │ svcmi 0x0001f807 │ │ │ │ @ instruction: 0xf1b9d1ef │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ adcmi r4, lr, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xc27e98 │ │ │ │ - blvc 0x1844fc │ │ │ │ + bne 0xc27dd8 │ │ │ │ + blvc 0x18443c │ │ │ │ addsmi r1, lr, #1097728 @ 0x10c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ ... │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ vstrls d3, [r7, #-8] │ │ │ │ @ instruction: 0xf04f1e87 │ │ │ │ rsclt r0, lr, #0, 18 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14966c0 │ │ │ │ + b 0x1496600 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdaeq r5, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blgt 0x187394 │ │ │ │ + blgt 0x1872d4 │ │ │ │ @ instruction: 0xf8332400 │ │ │ │ - bl 0xff004edc │ │ │ │ + bl 0xff004e1c │ │ │ │ svclt 0x004c0c0e │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vst3.32 @ instruction: 0xf48cfa1f │ │ │ │ @ instruction: 0xf8274542 │ │ │ │ mvnle r4, r2, lsl #30 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ strtmi r6, [r8], #-11 │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x304978 │ │ │ │ + blvc 0x3048b8 │ │ │ │ vstmia r0!, {s2-s46} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -189424,21 +189376,21 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ svcne 0x00069c06 │ │ │ │ rsclt r2, r7, #0, 10 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1496348 │ │ │ │ + b 0x1496288 │ │ │ │ svclt 0x001407c7 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ - bl 0x15ae48 │ │ │ │ + bl 0x15ad88 │ │ │ │ @ instruction: 0xf852080e │ │ │ │ @ instruction: 0xf85c3b04 │ │ │ │ - blne 0x79cf6c │ │ │ │ + blne 0x79ceac │ │ │ │ streq lr, [r4], #-2916 @ 0xfffff49c │ │ │ │ svclt 0x00bc2c00 │ │ │ │ strcs r2, [r1, #-768] @ 0xfffffd00 │ │ │ │ svccc 0x0004f846 │ │ │ │ mvnsle r4, r2, asr #10 │ │ │ │ movwcs fp, #4365 @ 0x110d │ │ │ │ ldrbtmi r6, [r0], #-11 │ │ │ │ @@ -189458,32 +189410,32 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15ac9c │ │ │ │ + bl 0x15abdc │ │ │ │ @ instruction: 0xf9120804 │ │ │ │ @ instruction: 0xf06fcf01 │ │ │ │ @ instruction: 0xf9130e7f │ │ │ │ - bl 0xfebe8fe0 │ │ │ │ + bl 0xfebe8f20 │ │ │ │ ldrbmi r0, [r4, #3079]! @ 0xc07 │ │ │ │ @ instruction: 0xf04fdb06 │ │ │ │ ldrbmi r0, [r4, #3711]! @ 0xe7f │ │ │ │ - blx 0x14b934c │ │ │ │ + blx 0x14b928c │ │ │ │ stcle 14, cr15, [r1, #-560] @ 0xfffffdd0 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8054542 │ │ │ │ mvnle lr, r1, lsl #30 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ strtmi r6, [r0], #-11 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ - blvc 0x2c4a8c │ │ │ │ + blvc 0x2c49cc │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -189493,28 +189445,28 @@ │ │ │ │ stmdami r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ ldmvc pc!, {r0, r1, r2, r3, r6, r7, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04f1e84 │ │ │ │ rscslt r0, lr, #0, 20 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1062f02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1497060 │ │ │ │ + b 0x1496fa0 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x463700ff │ │ │ │ stmdbeq r7, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blgt 0x187934 │ │ │ │ + blgt 0x187874 │ │ │ │ @ instruction: 0xf93346c6 │ │ │ │ - bl 0xfebe107c │ │ │ │ + bl 0xfebe0fbc │ │ │ │ @ instruction: 0xf51c0c05 │ │ │ │ - blle 0x29d07c │ │ │ │ + blle 0x29cfbc │ │ │ │ svcmi 0x0000f5bc │ │ │ │ cdpvc 6, 15, cr15, cr15, cr7, {2} │ │ │ │ - blx 0x4b9368 │ │ │ │ - blle 0x148ebc │ │ │ │ - beq 0x1455cc │ │ │ │ + blx 0x4b92a8 │ │ │ │ + blle 0x148dfc │ │ │ │ + beq 0x14550c │ │ │ │ @ instruction: 0xf824454a │ │ │ │ mvnle lr, r2, lsl #30 │ │ │ │ svceq 0x0000f1ba │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ ldrtmi r6, [r8], #-11 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -189531,28 +189483,28 @@ │ │ │ │ tstcs r0, r6, lsl #30 │ │ │ │ vmlal.u , d21, d3[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15ade8 │ │ │ │ + bl 0x15ad28 │ │ │ │ @ instruction: 0xf8520805 │ │ │ │ @ instruction: 0xf04f3b04 │ │ │ │ @ instruction: 0xf85e4400 │ │ │ │ - bl 0xfedb5114 │ │ │ │ - b 0x148c530 │ │ │ │ - bl 0x19a6498 │ │ │ │ + bl 0xfedb5054 │ │ │ │ + b 0x148c470 │ │ │ │ + bl 0x19a63d8 │ │ │ │ strmi r7, [r4, #1002]! @ 0x3ea │ │ │ │ - beq 0x105a60 │ │ │ │ + beq 0x1059a0 │ │ │ │ @ instruction: 0xf1bcdb08 │ │ │ │ @ instruction: 0xf06f4f00 │ │ │ │ @ instruction: 0xf1734400 │ │ │ │ svclt 0x00b80300 │ │ │ │ - blle 0xdaeb8 │ │ │ │ + blle 0xdadf8 │ │ │ │ strbmi r2, [r2, #-257] @ 0xfffffeff │ │ │ │ svcmi 0x0004f846 │ │ │ │ tstlt r1, r1, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strtmi r3, [r8], #-0 │ │ │ │ stmdble r9, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -189570,15 +189522,15 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15ae64 │ │ │ │ + bl 0x15ada4 │ │ │ │ @ instruction: 0xf8120805 │ │ │ │ movwcs ip, #3841 @ 0xf01 │ │ │ │ svc 0x0001f914 │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ mvnscs sp, #83886080 @ 0x5000000 │ │ │ │ svclt 0x00d8459c │ │ │ │ @ instruction: 0xf38cfa5f │ │ │ │ @@ -189586,50 +189538,50 @@ │ │ │ │ strbmi r0, [r2, #-2305] @ 0xfffff6ff │ │ │ │ svccc 0x0001f807 │ │ │ │ @ instruction: 0xf1b9d1eb │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ adcmi r4, lr, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xc281f0 │ │ │ │ - blvc 0x184854 │ │ │ │ + bne 0xc28130 │ │ │ │ + blvc 0x184794 │ │ │ │ addsmi r1, lr, #1097728 @ 0x10c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ ... │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 14, cr1, [r7, #-624] @ 0xfffffd90 │ │ │ │ @ instruction: 0xf04f1e87 │ │ │ │ rsclt r0, lr, #0, 18 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1496a18 │ │ │ │ + b 0x1496958 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdaeq r5, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x1876ec │ │ │ │ + bl 0x18762c │ │ │ │ @ instruction: 0xf9342300 │ │ │ │ - bl 0x7fd234 │ │ │ │ + bl 0x7fd174 │ │ │ │ strle r0, [r7], #-3086 @ 0xfffff3f2 │ │ │ │ svccc 0x0080f5bc │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ - blx 0x8b951c │ │ │ │ - blle 0x146470 │ │ │ │ + blx 0x8b945c │ │ │ │ + blle 0x1463b0 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8274542 │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ strtmi r6, [r8], #-11 │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x2c4cdc │ │ │ │ + blvc 0x2c4c1c │ │ │ │ vstmia r0!, {s2-s46} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -189639,37 +189591,37 @@ │ │ │ │ @ instruction: 0xf1a32100 │ │ │ │ svcne 0x00060e04 │ │ │ │ rsclt r4, pc, #144703488 @ 0x8a00000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ @ instruction: 0xf04f3501 │ │ │ │ - b 0x1497ea8 │ │ │ │ + b 0x1497de8 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [sp], -sp, ror #1 │ │ │ │ stmdaeq r5, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ svccc 0x0004f85e │ │ │ │ @ instruction: 0xf8522400 │ │ │ │ - bl 0x5bc2d4 │ │ │ │ - b 0x148c6f8 │ │ │ │ + bl 0x5bc214 │ │ │ │ + b 0x148c638 │ │ │ │ @ instruction: 0xf14373e3 │ │ │ │ adcmi r0, r3, #0, 6 │ │ │ │ strbmi sp, [r1, #2823]! @ 0xb07 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xc96d8 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xc9618 @ │ │ │ │ movweq lr, #15226 @ 0x3b7a │ │ │ │ strbtmi fp, [r4], -r8, lsr #31 │ │ │ │ tstcs r1, r0, lsl #20 │ │ │ │ @ instruction: 0xf8464542 │ │ │ │ mvnle r4, r4, lsl #30 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ adcmi r4, pc, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xc0bb04 │ │ │ │ + bne 0xc0ba44 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, pc, #1097728 @ 0x10c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -189678,15 +189630,15 @@ │ │ │ │ vmlane.f64 d19, d5, d1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14b9398 │ │ │ │ + b 0x14b92d8 │ │ │ │ ldrtmi r0, [r6], r4, asr #29 │ │ │ │ stmdaeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ svcvc 0x0001f912 │ │ │ │ @ instruction: 0xf813247f │ │ │ │ ldrtmi ip, [ip], #3841 @ 0xf01 │ │ │ │ svclt 0x00d445a4 │ │ │ │ vst3.32 {d15[0],d17[0],d19[0]}, [ip] │ │ │ │ @@ -189709,35 +189661,35 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0x9c073b02 │ │ │ │ @ instruction: 0xf04f1e85 │ │ │ │ rsclt r0, r6, #0, 18 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14967c8 │ │ │ │ + b 0x1496708 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ - bl 0x15b2a8 │ │ │ │ + bl 0x15b1e8 │ │ │ │ @ instruction: 0xf932080e │ │ │ │ @ instruction: 0xf6477b02 │ │ │ │ @ instruction: 0xf83374ff │ │ │ │ ldrtmi ip, [ip], #3842 @ 0xf02 │ │ │ │ svcmi 0x0000f5bc │ │ │ │ - blx 0x4b96b8 │ │ │ │ + blx 0x4b95f8 │ │ │ │ @ instruction: 0xf04ff48c │ │ │ │ @ instruction: 0xf8250901 │ │ │ │ strbmi r4, [r2, #-3842] @ 0xfffff0fe │ │ │ │ @ instruction: 0xf1b9d1ed │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ ldrbmi r4, [r6, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfec52c0c │ │ │ │ + bl 0xfec52b4c │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xdac1c │ │ │ │ + bl 0xdab5c │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -189746,33 +189698,33 @@ │ │ │ │ tstcs r0, r6, lsl #30 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15b148 │ │ │ │ + bl 0x15b088 │ │ │ │ @ instruction: 0xf8520804 │ │ │ │ @ instruction: 0xf06f3b04 │ │ │ │ @ instruction: 0xf85e4500 │ │ │ │ - bl 0x7fd478 │ │ │ │ - b 0x148c878 │ │ │ │ + bl 0x7fd3b8 │ │ │ │ + b 0x148c7b8 │ │ │ │ @ instruction: 0xf14373e3 │ │ │ │ @ instruction: 0xf1bc0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00b40300 │ │ │ │ tstcs r1, r5, ror #12 │ │ │ │ svcpl 0x0004f846 │ │ │ │ mvnle r4, r2, asr #10 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ adcmi r4, r7, #32, 8 @ 0x20000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0x9cbca0 │ │ │ │ + bne 0x9cbbe0 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, pc, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ @@ -189781,15 +189733,15 @@ │ │ │ │ @ instruction: 0xf1a3468a │ │ │ │ @ instruction: 0xf1a00408 │ │ │ │ strcs r0, [r0, -r8, lsl #10] │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14970e8 │ │ │ │ + b 0x1497028 │ │ │ │ svclt 0x001508c8 │ │ │ │ @ instruction: 0x46c100f6 │ │ │ │ @ instruction: 0x464646b1 │ │ │ │ @ instruction: 0xf8544491 │ │ │ │ @ instruction: 0xf04f3f08 │ │ │ │ ldmib ip, {r9, sl, fp}^ │ │ │ │ @ instruction: 0xf10cb200 │ │ │ │ @@ -189813,15 +189765,15 @@ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r5], -pc, lsl #12 │ │ │ │ - blcc 0x2f5b70 │ │ │ │ + blcc 0x2f5ab0 │ │ │ │ @ instruction: 0xf04f3808 │ │ │ │ strtmi r0, [sl], r0, lsl #18 │ │ │ │ stcls 6, cr4, [ip], {187} @ 0xbb │ │ │ │ vmlal.u , d20, d1[4] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ @@ -189834,15 +189786,15 @@ │ │ │ │ ldmdavs r6, {r8, sp} │ │ │ │ @ instruction: 0xf8d2460d │ │ │ │ andcc ip, r8, #4 │ │ │ │ ldmdavs pc, {r1, r2, r5, r7, r9, lr}^ @ │ │ │ │ stmdaeq r7, {r2, r3, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #10497 @ 0x2901 │ │ │ │ - bl 0x1bd067c │ │ │ │ + bl 0x1bd05bc │ │ │ │ @ instruction: 0xf8400507 │ │ │ │ ldrbmi r1, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ mvnle r6, r5, asr #32 │ │ │ │ ldrdmi lr, [r0, -sp] │ │ │ │ @ instruction: 0xf1b94655 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8cb2301 │ │ │ │ @@ -189857,36 +189809,36 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0xf1a3468c │ │ │ │ addlt r0, r3, r8, lsl #28 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ - beq 0x105b50 │ │ │ │ - blmi 0x105bd4 │ │ │ │ + beq 0x105a90 │ │ │ │ + blmi 0x105b14 │ │ │ │ rscslt r9, r7, #12, 28 @ 0xc0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1072e02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1497230 │ │ │ │ + b 0x1497170 │ │ │ │ svclt 0x001507c7 │ │ │ │ @ instruction: 0x46b900f6 │ │ │ │ @ instruction: 0x463e46b1 │ │ │ │ @ instruction: 0x96014491 │ │ │ │ svcne 0x0008f85e │ │ │ │ movwmi lr, #2514 @ 0x9d2 │ │ │ │ stmdbne r9, {r3, r9, ip, sp} │ │ │ │ ldrdmi pc, [r4], -lr │ │ │ │ stmiavc r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ streq lr, [r3], -r4, asr #22 │ │ │ │ rsbsmi r4, r3, ip, asr r0 │ │ │ │ svclt 0x004843a3 │ │ │ │ tsteq r8, pc, ror #20 │ │ │ │ svcne 0x0008f845 │ │ │ │ - b 0xfe2f9778 │ │ │ │ + b 0xfe2f96b8 │ │ │ │ @ instruction: 0xf04f060b │ │ │ │ rsbvs r0, lr, r1, lsl #20 │ │ │ │ mvnle r4, sl, asr #10 │ │ │ │ @ instruction: 0xf1ba9e01 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8cc2301 │ │ │ │ ldrtmi r3, [r0], #-0 │ │ │ │ @@ -189901,46 +189853,46 @@ │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ addlt r4, r3, pc, lsl #12 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr3, {5} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bmi 0x105c80 │ │ │ │ + bmi 0x105bc0 │ │ │ │ stcls 6, cr4, [ip], {172} @ 0xac │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46a046b0 │ │ │ │ ldrmi r4, [r0], #1588 @ 0x634 │ │ │ │ @ instruction: 0xf85e9401 │ │ │ │ ldmib r2, {r3, r8, r9, sl, fp, lr}^ │ │ │ │ andcc r1, r8, #0, 6 │ │ │ │ @ instruction: 0xf8de1b09 │ │ │ │ - b 0x1499b0c │ │ │ │ - bl 0x19a8a8c │ │ │ │ + b 0x1499a4c │ │ │ │ + bl 0x19a89cc │ │ │ │ subsmi r0, ip, r4, lsl #10 │ │ │ │ eormi r4, r3, #107 @ 0x6b │ │ │ │ - b 0x1cb982c │ │ │ │ + b 0x1cb976c │ │ │ │ @ instruction: 0xf84c010b │ │ │ │ svclt 0x00441f08 │ │ │ │ streq lr, [sl, #-2699] @ 0xfffff575 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andpl pc, r4, ip, asr #17 │ │ │ │ mvnle r4, r2, asr #10 │ │ │ │ @ instruction: 0xf1b99c01 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ eorsvs r2, fp, r1, lsl #6 │ │ │ │ adcmi r4, r6, #32, 8 @ 0x20000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0x9cbf40 │ │ │ │ + bne 0x9cbe80 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, lr, #49152 @ 0xc000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -189950,15 +189902,15 @@ │ │ │ │ @ instruction: 0xf1a64608 │ │ │ │ @ instruction: 0xf04f0e08 │ │ │ │ @ instruction: 0x9c0e0a00 │ │ │ │ rsclt r9, r5, #3145728 @ 0x300000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x1496b8c │ │ │ │ + b 0x1496acc │ │ │ │ svclt 0x001505c5 │ │ │ │ strtmi r0, [r9], r4, ror #1 │ │ │ │ strtmi r4, [ip], -r1, lsr #13 │ │ │ │ stmib sp, {r0, r4, r7, sl, lr}^ │ │ │ │ and r4, sp, r1, lsl #10 │ │ │ │ stmdaeq r8, {r0, r1, r3, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fd004 │ │ │ │ @@ -189968,19 +189920,19 @@ │ │ │ │ @ instruction: 0xf8ce454a │ │ │ │ eorle r5, r2, r4 │ │ │ │ svcmi 0x0008f85c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x6700e9d2 │ │ │ │ andcc r4, r8, #204472320 @ 0xc300000 │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ - bl 0x1690094 │ │ │ │ + bl 0x168ffd4 │ │ │ │ svclt 0x00280503 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0xff8947dc │ │ │ │ - bl 0x199a570 │ │ │ │ + ble 0xff89471c │ │ │ │ + bl 0x199a4b0 │ │ │ │ adcmi r0, r6, #201326593 @ 0xc000001 │ │ │ │ movweq lr, #15223 @ 0x3b77 │ │ │ │ smlattcs r0, r0, r2, sp │ │ │ │ svcne 0x0008f84e │ │ │ │ @ instruction: 0xf04f460d │ │ │ │ strbmi r0, [sl, #-2561] @ 0xfffff5ff │ │ │ │ andpl pc, r4, lr, asr #17 │ │ │ │ @@ -189997,15 +189949,15 @@ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r6], -pc, lsl #12 │ │ │ │ - blcc 0x2f5e58 │ │ │ │ + blcc 0x2f5d98 │ │ │ │ @ instruction: 0xf04f3808 │ │ │ │ @ instruction: 0xf06f0b00 │ │ │ │ @ instruction: 0x9c0e4a00 │ │ │ │ strvs lr, [r2, -sp, asr #19] │ │ │ │ vmlal.u , d20, d1[4] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -190016,21 +189968,21 @@ │ │ │ │ ldrmi r4, [r1], #1548 @ 0x60c │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ svcne 0x0008f853 │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ @ instruction: 0x4c00e9d2 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ @ instruction: 0xf8d33208 │ │ │ │ - b 0x1cc1ca0 │ │ │ │ - bl 0xfeb4bca4 │ │ │ │ + b 0x1cc1be0 │ │ │ │ + bl 0xfeb4bbe4 │ │ │ │ strmi r0, [r8, #1292] @ 0x50c │ │ │ │ streq lr, [lr, #-2933] @ 0xfffff48b │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #11009 @ 0x2b01 │ │ │ │ - bl 0x14500e4 │ │ │ │ + bl 0x1450024 │ │ │ │ @ instruction: 0xf840060c │ │ │ │ strbmi r7, [sl, #-3848] @ 0xfffff0f8 │ │ │ │ mvnle r6, r6, asr #32 │ │ │ │ ldrdmi lr, [r0, -sp] │ │ │ │ @ instruction: 0x6702e9dd │ │ │ │ svceq 0x0000f1bb │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ @@ -190047,65 +189999,65 @@ │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1003501 │ │ │ │ - b 0x1499108 │ │ │ │ - b 0x148b020 │ │ │ │ + b 0x1499048 │ │ │ │ + b 0x148af60 │ │ │ │ svclt 0x001422a2 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ - bl 0x3d8120 │ │ │ │ + bl 0x3d8060 │ │ │ │ @ instruction: 0xf9110605 │ │ │ │ @ instruction: 0xf81c3f01 │ │ │ │ tstmi r3, r1, lsl #30 │ │ │ │ ldrbtmi r4, [r3], #-1382 @ 0xfffffa9a │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ strtmi sp, [r8], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x3053b8 │ │ │ │ + blvc 0x3052f8 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x149717c │ │ │ │ - b 0x1492804 │ │ │ │ + b 0x14970bc │ │ │ │ + b 0x1492744 │ │ │ │ @ instruction: 0xf1a104c4 │ │ │ │ svclt 0x00140102 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbne r6, {r0, r1, r9, sl, lr}^ │ │ │ │ svc 0x0002f931 │ │ │ │ @ instruction: 0xc000f9b3 │ │ │ │ @ instruction: 0xfe02fa4e │ │ │ │ @ instruction: 0xf82344f4 │ │ │ │ addsmi ip, lr, #2048 @ 0x800 │ │ │ │ strtmi sp, [r8], #-500 @ 0xfffffe0c │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x305428 │ │ │ │ + blvc 0x305368 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ - blx 0x1892de0 │ │ │ │ + blx 0x1892d20 │ │ │ │ stccs 14, cr15, [r2], {130} @ 0x82 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ smlatbeq r4, r1, r1, pc @ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @@ -190113,15 +190065,15 @@ │ │ │ │ @ instruction: 0xf8511905 │ │ │ │ @ instruction: 0xf8dc3f04 │ │ │ │ tstmi r3, r0 │ │ │ │ @ instruction: 0xf84c4433 │ │ │ │ strmi r3, [ip, #2820]! @ 0xb04 │ │ │ │ strtmi sp, [r0], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r1, r2, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x305498 │ │ │ │ + blvc 0x3053d8 │ │ │ │ vstmia r0!, {s2-s35} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -190141,88 +190093,88 @@ │ │ │ │ stmdaeq r0!, {r2, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svccc 0x0008f85e │ │ │ │ streq pc, [r0, #-444]! @ 0xfffffe44 │ │ │ │ strge lr, [r0], #-2514 @ 0xfffff62e │ │ │ │ andeq pc, r8, #-2147483648 @ 0x80000000 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ ldrdne pc, [r4], -lr │ │ │ │ - blx 0x308696 │ │ │ │ + blx 0x3085d6 │ │ │ │ @ instruction: 0xf505fa41 │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ @ instruction: 0x432bbf58 │ │ │ │ @ instruction: 0xf10cfa41 │ │ │ │ movweq lr, #43795 @ 0xab13 │ │ │ │ stccc 8, cr15, [r8], {66} @ 0x42 │ │ │ │ tsteq r1, r4, asr #22 │ │ │ │ @ instruction: 0xf842454a │ │ │ │ bicsle r1, pc, r4, lsl #24 │ │ │ │ adcsmi r4, r7, #48, 8 @ 0x30000000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe532c0 │ │ │ │ + bne 0xe53200 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, pc, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1003501 │ │ │ │ - b 0x14992f0 │ │ │ │ - b 0x148b208 │ │ │ │ + b 0x1499230 │ │ │ │ + b 0x148b148 │ │ │ │ svclt 0x001422a2 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ - bl 0x3d8308 │ │ │ │ + bl 0x3d8248 │ │ │ │ @ instruction: 0xf8110605 │ │ │ │ @ instruction: 0xf81c3f01 │ │ │ │ tstmi r3, r1, lsl #30 │ │ │ │ ldrbtmi r4, [r3], #-1382 @ 0xfffffa9a │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ strtmi sp, [r8], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x3055a0 │ │ │ │ + blvc 0x3054e0 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x1497364 │ │ │ │ - b 0x14929ec │ │ │ │ + b 0x14972a4 │ │ │ │ + b 0x149292c │ │ │ │ @ instruction: 0xf1a104c4 │ │ │ │ svclt 0x00140102 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbne r6, {r2, r7, r9, sl, lr}^ │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xe000f8bc │ │ │ │ ldrbtmi r4, [r3], #-275 @ 0xfffffeed │ │ │ │ - blcc 0x188034 │ │ │ │ + blcc 0x187f74 │ │ │ │ mvnsle r4, r6, ror #10 │ │ │ │ adcmi r4, ip, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xb68bb0 │ │ │ │ - blvc 0x185218 │ │ │ │ + bne 0xb68af0 │ │ │ │ + blvc 0x185158 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ - blx 0x1892fc0 │ │ │ │ + blx 0x1892f00 │ │ │ │ stccs 14, cr15, [r2], {130} @ 0x82 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ smlatbeq r4, r1, r1, pc @ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @@ -190230,15 +190182,15 @@ │ │ │ │ @ instruction: 0xf8511905 │ │ │ │ @ instruction: 0xf8dc3f04 │ │ │ │ sbcsmi r6, r3, r0 │ │ │ │ @ instruction: 0xf84c4433 │ │ │ │ strmi r3, [ip, #2820]! @ 0xb04 │ │ │ │ strtmi sp, [r0], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r1, r2, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x305678 │ │ │ │ + blvc 0x3055b8 │ │ │ │ vstmia r0!, {s2-s35} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -190250,28 +190202,28 @@ │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ vfmscs.f32 s28, s4, s30 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00144683 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ stceq 1, cr15, [r8], {161} @ 0xa1 │ │ │ │ - bl 0xdb858 │ │ │ │ + bl 0xdb798 │ │ │ │ @ instruction: 0xf1ce0905 │ │ │ │ @ instruction: 0xf1ae0820 │ │ │ │ @ instruction: 0xf85c0720 │ │ │ │ ldmdavs r0, {r3, r8, r9, sl, fp, ip, sp} │ │ │ │ - blx 0x9a41b4 │ │ │ │ + blx 0x9a40f4 │ │ │ │ @ instruction: 0xf8dcf30e │ │ │ │ - blx 0x10e07c │ │ │ │ - b 0x11c8890 │ │ │ │ - blx 0x90ac9c │ │ │ │ - b 0x11c8894 │ │ │ │ - blx 0x90aca4 │ │ │ │ + blx 0x10dfbc │ │ │ │ + b 0x11c87d0 │ │ │ │ + blx 0x90abdc │ │ │ │ + b 0x11c87d4 │ │ │ │ + blx 0x90abe4 │ │ │ │ ldmdane fp, {r1, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ - blcc 0x30818c │ │ │ │ + blcc 0x3080cc │ │ │ │ streq lr, [r1], #-2884 @ 0xfffff4bc │ │ │ │ @ instruction: 0xf842454a │ │ │ │ mvnle r4, r4, lsl #24 │ │ │ │ andeq lr, r5, fp, lsl #22 │ │ │ │ stmdble r9, {r1, r2, r3, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -190283,94 +190235,94 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d0d8 │ │ │ │ - b 0x1492b60 │ │ │ │ + b 0x148d018 │ │ │ │ + b 0x1492aa0 │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ cdpne 6, 5, cr4, cr4, cr12, {5} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr0, {0} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ svccc 0x0001f911 │ │ │ │ - blx 0x119ab30 │ │ │ │ + blx 0x119aa70 │ │ │ │ @ instruction: 0xf003f304 │ │ │ │ - bl 0x14a904 │ │ │ │ + bl 0x14a844 │ │ │ │ @ instruction: 0xf80e0363 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ strbmi r4, [r5, #-1120]! @ 0xfffffba0 │ │ │ │ @ instruction: 0xed9fd909 │ │ │ │ - bl 0xfebe8d38 │ │ │ │ + bl 0xfebe8c78 │ │ │ │ stc 12, cr0, [r0] │ │ │ │ - bl 0xe8d24 │ │ │ │ + bl 0xe8c64 │ │ │ │ addsmi r0, sp, #12, 6 @ 0x30000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d158 │ │ │ │ - b 0x1492be0 │ │ │ │ + b 0x148d098 │ │ │ │ + b 0x1492b20 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046ac │ │ │ │ - bl 0x10d974 │ │ │ │ + bl 0x10d8b4 │ │ │ │ @ instruction: 0xf931060c │ │ │ │ addmi r3, lr, #2048 @ 0x800 │ │ │ │ vpmax.u8 , q2, │ │ │ │ andeq pc, r1, #3 │ │ │ │ cmneq r3, #2048 @ 0x800 │ │ │ │ svccc 0x0002f82e │ │ │ │ strbtmi sp, [r0], #-499 @ 0xfffffe0d │ │ │ │ stmdble r9, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x34580c │ │ │ │ + blvc 0x34574c │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x185418 │ │ │ │ + blvc 0x185358 │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d1d8 │ │ │ │ - b 0x1492c60 │ │ │ │ + b 0x148d118 │ │ │ │ + b 0x1492ba0 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046ac │ │ │ │ - bl 0x10d9fc │ │ │ │ + bl 0x10d93c │ │ │ │ @ instruction: 0xf851060c │ │ │ │ addmi r3, lr, #4, 22 @ 0x1000 │ │ │ │ vpmax.u8 , q2, │ │ │ │ andeq pc, r1, #3 │ │ │ │ cmneq r3, #2048 @ 0x800 │ │ │ │ svccc 0x0004f84e │ │ │ │ strbtmi sp, [r0], #-499 @ 0xfffffe0d │ │ │ │ stmdble r9, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x34588c │ │ │ │ + blvc 0x3457cc │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x185498 │ │ │ │ + blvc 0x1853d8 │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @@ -190378,29 +190330,29 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ strcs pc, [r1, #-962] @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2, #-856] @ 0xfffffca8 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xca264 │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xca1a4 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ @ instruction: 0xf1c24635 │ │ │ │ @ instruction: 0xf1a00421 │ │ │ │ stmdbne pc, {r3, r9, sl, fp}^ @ │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ - beq 0x906964 │ │ │ │ + beq 0x9068a4 │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf90cfa42 │ │ │ │ - blx 0x388b88 │ │ │ │ + blx 0x388ac8 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ stmdaeq r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ vpmax.s8 d15, d4, d2 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ - b 0x11b9ff4 │ │ │ │ + b 0x11b9f34 │ │ │ │ @ instruction: 0xf003030a │ │ │ │ ldmdaeq fp, {r0, r9}^ │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf84e189b │ │ │ │ @ instruction: 0xf1483f08 │ │ │ │ addmi r0, pc, #0, 6 │ │ │ │ andcc pc, r4, lr, asr #17 │ │ │ │ @@ -190416,94 +190368,94 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d2f8 │ │ │ │ - b 0x1492d80 │ │ │ │ + b 0x148d238 │ │ │ │ + b 0x1492cc0 │ │ │ │ @ instruction: 0xf10104c4 │ │ │ │ svclt 0x001431ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf10246a4 │ │ │ │ - bl 0x119f08 │ │ │ │ + bl 0x119e48 │ │ │ │ cdpne 6, 4, cr0, cr2, cr12, {0} │ │ │ │ svccc 0x0001f811 │ │ │ │ - blx 0x119ad50 │ │ │ │ + blx 0x119ac90 │ │ │ │ @ instruction: 0xf003f30e │ │ │ │ vabal.u8 q8, d3, d1 │ │ │ │ strtmi r0, [fp], #-838 @ 0xfffffcba │ │ │ │ svccc 0x0001f802 │ │ │ │ strbtmi sp, [r0], #-498 @ 0xfffffe0e │ │ │ │ stmdble r9, {r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x3059b0 │ │ │ │ + blvc 0x3058f0 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x1855bc │ │ │ │ + blvc 0x1854fc │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d378 │ │ │ │ - b 0x1492e00 │ │ │ │ + b 0x148d2b8 │ │ │ │ + b 0x1492d40 │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x00143eff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ cdpne 6, 8, cr4, cr2, cr4, {5} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ - blcc 0x188454 │ │ │ │ - blx 0x119adcc │ │ │ │ + blcc 0x188394 │ │ │ │ + blx 0x119ad0c │ │ │ │ @ instruction: 0xf003f30e │ │ │ │ vabal.u8 q8, d3, d1 │ │ │ │ strtmi r0, [fp], #-846 @ 0xfffffcb2 │ │ │ │ svccc 0x0002f822 │ │ │ │ strbtmi sp, [r0], #-498 @ 0xfffffe0e │ │ │ │ stmdble r9, {r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x345a2c │ │ │ │ + blvc 0x34596c │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x185638 │ │ │ │ + blvc 0x185578 │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d3f8 │ │ │ │ - b 0x1492e80 │ │ │ │ + b 0x148d338 │ │ │ │ + b 0x1492dc0 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046ac │ │ │ │ - bl 0x10dc1c │ │ │ │ + bl 0x10db5c │ │ │ │ @ instruction: 0xf851060c │ │ │ │ addmi r3, lr, #4, 22 @ 0x1000 │ │ │ │ vpmax.u8 d15, d4, d19 │ │ │ │ andeq pc, r1, #3 │ │ │ │ cmpeq r3, #2048 @ 0x800 │ │ │ │ svccc 0x0004f84e │ │ │ │ strbtmi sp, [r0], #-499 @ 0xfffffe0d │ │ │ │ stmdble r9, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x345aac │ │ │ │ + blvc 0x3459ec │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x1856b8 │ │ │ │ + blvc 0x1855f8 │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @@ -190511,31 +190463,31 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {214} @ 0xd6 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - ldrbcc pc, [pc, #258]! @ 0xca57e @ │ │ │ │ + ldrbcc pc, [pc, #258]! @ 0xca4be @ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0xf1a04634 │ │ │ │ - bl 0x10d4a8 │ │ │ │ + bl 0x10d3e8 │ │ │ │ @ instruction: 0xf1c20804 │ │ │ │ @ instruction: 0xf1a20721 │ │ │ │ ldmib r1, {r0, r5, r9, sl, fp}^ │ │ │ │ mrscc r3, R8_fiq │ │ │ │ @ instruction: 0xf907fa02 │ │ │ │ - b 0x119a84c │ │ │ │ - blx 0x94b0c8 │ │ │ │ - b 0x11c88e0 │ │ │ │ + b 0x119a78c │ │ │ │ + blx 0x94b008 │ │ │ │ + b 0x11c8820 │ │ │ │ rscmi r0, sl, r9, lsl #6 │ │ │ │ ldmdbeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ stmibvc r2, {r0, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x70c604 │ │ │ │ + bl 0x70c544 │ │ │ │ @ instruction: 0xf84c0303 │ │ │ │ @ instruction: 0xf1423f08 │ │ │ │ strmi r0, [r8, #512] @ 0x200 │ │ │ │ andcs pc, r4, ip, asr #17 │ │ │ │ strtmi sp, [r0], #-481 @ 0xfffffe1f │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -190548,27 +190500,27 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ - b 0x148dd14 │ │ │ │ - b 0x1492f9c │ │ │ │ + b 0x148dc54 │ │ │ │ + b 0x1492edc │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ cdpne 6, 5, cr4, cr4, cr14, {5} │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xca528 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xca468 │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ svccs 0x0001f911 │ │ │ │ svcvs 0x0001f81c │ │ │ │ - blx 0x115af74 │ │ │ │ + blx 0x115aeb4 │ │ │ │ @ instruction: 0xf002f204 │ │ │ │ - bl 0x18b144 │ │ │ │ + bl 0x18b084 │ │ │ │ ldrtmi r0, [r3], #-866 @ 0xfffffc9e │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ ldrbtmi sp, [r0], #-496 @ 0xfffffe10 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ vmlaeq.f64 d14, d16, d30 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ @@ -190579,60 +190531,60 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ - b 0x148dd90 │ │ │ │ - b 0x1493018 │ │ │ │ + b 0x148dcd0 │ │ │ │ + b 0x1492f58 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf1a046ae │ │ │ │ - bl 0x10d5ac │ │ │ │ + bl 0x10d4ec │ │ │ │ @ instruction: 0xf931070e │ │ │ │ @ instruction: 0xf83c2b02 │ │ │ │ addmi r6, pc, #2, 30 │ │ │ │ vpmax.s8 , q2, q1 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ cmneq r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8ac4433 │ │ │ │ mvnsle r3, r0 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec541d0 │ │ │ │ + bl 0xfec54110 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe41e0 │ │ │ │ + bl 0xe4120 │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x1497604 │ │ │ │ - b 0x149308c │ │ │ │ + b 0x1497544 │ │ │ │ + b 0x1492fcc │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001436ff │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr0, {5} │ │ │ │ @ instruction: 0xf851190f │ │ │ │ @ instruction: 0xf85e3b04 │ │ │ │ addmi r2, pc, #4, 30 │ │ │ │ vpmax.u8 , q3, │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ cmneq r3, #12, 22 @ 0x3000 │ │ │ │ @ instruction: 0xf8ce4413 │ │ │ │ mvnsle r3, r0 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d4240 │ │ │ │ + bne 0x9d4180 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -190644,23 +190596,23 @@ │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr2, {0} │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ @ instruction: 0xf1c24635 │ │ │ │ @ instruction: 0xf1a00421 │ │ │ │ stmdbne pc, {r3, sl, fp}^ @ │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ - beq 0x906d88 │ │ │ │ + beq 0x906cc8 │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf804fa02 │ │ │ │ vpmax.u8 d15, d14, d19 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ - blx 0x388fac │ │ │ │ - b 0x11ba408 │ │ │ │ + blx 0x388eec │ │ │ │ + b 0x11ba348 │ │ │ │ @ instruction: 0xf85c030a │ │ │ │ - blx 0x116e2d0 │ │ │ │ + blx 0x116e210 │ │ │ │ @ instruction: 0xf003f90e │ │ │ │ ldmdaeq fp, {r0, r9, fp}^ │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ rsbeq lr, r9, #323584 @ 0x4f000 │ │ │ │ movweq lr, #43795 @ 0xab13 │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ movweq lr, #15128 @ 0x3b18 │ │ │ │ @@ -190668,65 +190620,65 @@ │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ andeq lr, r3, #67584 @ 0x10800 │ │ │ │ @ instruction: 0xf8cc428f │ │ │ │ bicsle r2, r3, r4 │ │ │ │ adcmi r4, lr, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xc0caf0 │ │ │ │ + bne 0xc0ca30 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, lr, #1097728 @ 0x10c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ - b 0x148df28 │ │ │ │ - b 0x14931b0 │ │ │ │ + b 0x148de68 │ │ │ │ + b 0x14930f0 │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ cdpne 6, 5, cr4, cr4, cr14, {5} │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xca73c │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xca67c │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ svccc 0x0001f811 │ │ │ │ svccs 0x0001f81c │ │ │ │ - blx 0x119b188 │ │ │ │ + blx 0x119b0c8 │ │ │ │ @ instruction: 0xf003f304 │ │ │ │ ldrtmi r0, [r2], #-1537 @ 0xfffff9ff │ │ │ │ movteq pc, #25539 @ 0x63c3 @ │ │ │ │ @ instruction: 0xf88c4413 │ │ │ │ mvnle r3, r0 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec5436c │ │ │ │ + bl 0xfec542ac │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe437c │ │ │ │ + bl 0xe42bc │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ - b 0x148dfa4 │ │ │ │ - b 0x149322c │ │ │ │ + b 0x148dee4 │ │ │ │ + b 0x149316c │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf1a046ae │ │ │ │ - bl 0x10d7c0 │ │ │ │ + bl 0x10d700 │ │ │ │ @ instruction: 0xf831070e │ │ │ │ @ instruction: 0xf83c3b02 │ │ │ │ addmi r6, pc, #2, 30 │ │ │ │ vpmax.u8 , q2, │ │ │ │ andeq pc, r1, #3 │ │ │ │ vmvn.i32 d20, #11665408 @ 0x00b20000 │ │ │ │ ldrmi r0, [r3], #-846 @ 0xfffffcb2 │ │ │ │ @@ -190742,278 +190694,278 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149781c │ │ │ │ - b 0x14932a4 │ │ │ │ + b 0x149775c │ │ │ │ + b 0x14931e4 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001436ff │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr0, {5} │ │ │ │ @ instruction: 0xf851190f │ │ │ │ @ instruction: 0xf85e3b04 │ │ │ │ addmi r2, pc, #4, 30 │ │ │ │ vpmax.u8 d15, d6, d19 │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ cmpeq r3, #12, 22 @ 0x3000 │ │ │ │ @ instruction: 0xf8ce4413 │ │ │ │ mvnsle r3, r0 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d4458 │ │ │ │ + bne 0x9d4398 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {214} @ 0xd6 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - ldrbcc pc, [pc, #258]! @ 0xca992 @ │ │ │ │ + ldrbcc pc, [pc, #258]! @ 0xca8d2 @ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0xf1a04634 │ │ │ │ - bl 0x10d8bc │ │ │ │ + bl 0x10d7fc │ │ │ │ @ instruction: 0xf1c20804 │ │ │ │ @ instruction: 0xf1a20721 │ │ │ │ ldmib r1, {r0, r5, r9, sl, fp}^ │ │ │ │ mrscc r2, (UNDEF: 56) │ │ │ │ @ instruction: 0xf907fa03 │ │ │ │ - b 0x115ac5c │ │ │ │ - blx 0x98b0dc │ │ │ │ - b 0x1188cf4 │ │ │ │ + b 0x115ab9c │ │ │ │ + blx 0x98b01c │ │ │ │ + b 0x1188c34 │ │ │ │ rscmi r0, fp, r9, lsl #4 │ │ │ │ ldmdbeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ andeq pc, r1, #2 │ │ │ │ stmibvc r3, {r0, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x70ca3c │ │ │ │ + bl 0x70c97c │ │ │ │ @ instruction: 0xf85c0902 │ │ │ │ @ instruction: 0xf1432f08 │ │ │ │ - bl 0x54b4dc │ │ │ │ + bl 0x54b41c │ │ │ │ @ instruction: 0xf8cc0209 │ │ │ │ @ instruction: 0xf8dc2000 │ │ │ │ - bl 0x11928f8 │ │ │ │ + bl 0x1192838 │ │ │ │ strmi r0, [r8, #770] @ 0x302 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ strtmi sp, [r0], #-473 @ 0xfffffe27 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmia r0!, {r2, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, fp, pc} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec21b24 │ │ │ │ + bl 0xfec21a64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ stmdavc fp, {r1, sl, fp, sp} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ vfmscs.f32 s28, s4, s30 │ │ │ │ mulgt r0, r0, r8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ andeq pc, r7, #-2147483597 @ 0x80000033 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - blx 0x119c204 │ │ │ │ - bcs 0x10c7590 │ │ │ │ + blx 0x119c144 │ │ │ │ + bcs 0x10c74d0 │ │ │ │ @ instruction: 0xf10ed839 │ │ │ │ @ instruction: 0xf04f0638 │ │ │ │ @ instruction: 0xf1c637ff │ │ │ │ - b 0xfe3cb1e8 │ │ │ │ - blx 0xa8b578 │ │ │ │ - blx 0x2c8188 │ │ │ │ + b 0xfe3cb128 │ │ │ │ + blx 0xa8b4b8 │ │ │ │ + blx 0x2c80c8 │ │ │ │ tstpmi r6, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ andseq pc, r8, #-2147483645 @ 0x80000003 │ │ │ │ vpmax.s8 d15, d2, d23 │ │ │ │ tstmi r6, #3260416 @ 0x31c000 │ │ │ │ eorsmi r4, r3, r7, lsr #8 │ │ │ │ - b 0xfe19c190 │ │ │ │ + b 0xfe19c0d0 │ │ │ │ andvc r0, r3, ip, lsl #6 │ │ │ │ svccc 0x0001f811 │ │ │ │ svcgt 0x0001f812 │ │ │ │ vpmax.u8 , q7, │ │ │ │ - b 0xfe19b3f8 │ │ │ │ - b 0x18b5d0 │ │ │ │ - b 0xfe18b5bc │ │ │ │ + b 0xfe19b338 │ │ │ │ + b 0x18b510 │ │ │ │ + b 0xfe18b4fc │ │ │ │ andsvc r0, r3, ip, lsl #6 │ │ │ │ strtmi sp, [r0], #-496 @ 0xfffffe10 │ │ │ │ stmdble r7, {r0, r2, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r2, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf745bdf8 │ │ │ │ - svclt 0x0000fc3d │ │ │ │ + svclt 0x0000fc9d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {213} @ 0xd5 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14aca24 │ │ │ │ - b 0x148c110 │ │ │ │ + b 0x14ac964 │ │ │ │ + b 0x148c050 │ │ │ │ svclt 0x00142ea2 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ andeq pc, pc, #-2147483597 @ 0x80000033 │ │ │ │ @ instruction: 0x8000f8b0 │ │ │ │ vpmax.u8 , q7, │ │ │ │ - bcs 0x108cbb0 │ │ │ │ + bcs 0x108caf0 │ │ │ │ @ instruction: 0xf10ed83b │ │ │ │ @ instruction: 0xf04f0630 │ │ │ │ @ instruction: 0xf1c63cff │ │ │ │ - b 0xfe2cb2a4 │ │ │ │ - blx 0xbcb634 │ │ │ │ - bl 0x108244 │ │ │ │ - blx 0x3cc74c │ │ │ │ + b 0xfe2cb1e4 │ │ │ │ + blx 0xbcb574 │ │ │ │ + bl 0x108184 │ │ │ │ + blx 0x3cc68c │ │ │ │ tstpmi r6, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ andseq pc, r0, #-2147483645 @ 0x80000003 │ │ │ │ vpmax.s8 d15, d2, d28 │ │ │ │ @ instruction: 0x46024316 │ │ │ │ - b 0xfe19ab10 │ │ │ │ + b 0xfe19aa50 │ │ │ │ @ instruction: 0xf8220308 │ │ │ │ @ instruction: 0xf8313b02 │ │ │ │ @ instruction: 0xf8b23f02 │ │ │ │ - blx 0x11baa54 │ │ │ │ - b 0xfe1c7690 │ │ │ │ + blx 0x11ba994 │ │ │ │ + b 0xfe1c75d0 │ │ │ │ eorsmi r0, r3, ip, lsl #6 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ - blcc 0x188aec │ │ │ │ + blcc 0x188a2c │ │ │ │ @ instruction: 0xd1f04297 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d4674 │ │ │ │ + bne 0x9d45b4 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf74581f0 │ │ │ │ - svclt 0x0000fbdd │ │ │ │ + svclt 0x0000fc3d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {213} @ 0xd5 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14a4ae4 │ │ │ │ - b 0x148c1d0 │ │ │ │ + b 0x14a4a24 │ │ │ │ + b 0x148c110 │ │ │ │ svclt 0x00142ea2 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ andseq pc, pc, #-2147483597 @ 0x80000033 │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ - blx 0x99c500 │ │ │ │ + blx 0x99c440 │ │ │ │ stmiaeq r7!, {r1, r2, r3, r8, r9, ip, sp, lr, pc} │ │ │ │ ldmdale r6!, {r0, r1, r2, r3, r4, r5, r9, fp, sp} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ strteq pc, [r0], -lr, lsl #2 │ │ │ │ smlabteq r0, lr, r1, pc @ │ │ │ │ movweq lr, #14984 @ 0x3a88 │ │ │ │ @ instruction: 0xf606fa22 │ │ │ │ streq lr, [r7, r0, lsl #22] │ │ │ │ @ instruction: 0xf101fa02 │ │ │ │ - blx 0x95b730 │ │ │ │ + blx 0x95b670 │ │ │ │ tstpmi r6, #-536870912 @ p-variant is OBSOLETE @ 0xe0000000 │ │ │ │ eorsmi r4, r3, r2, lsl #12 │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ - blcc 0x208c10 │ │ │ │ + blcc 0x208b50 │ │ │ │ svccc 0x0004f85c │ │ │ │ - blx 0x9a4b54 │ │ │ │ + blx 0x9a4a94 │ │ │ │ submi pc, fp, lr, lsl #6 │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - blcc 0x208c24 │ │ │ │ + blcc 0x208b64 │ │ │ │ ldrhle r4, [r3, #42]! @ 0x2a │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d472c │ │ │ │ + bne 0x9d466c │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ adcmi r1, fp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf74581f0 │ │ │ │ - svclt 0x0000fb81 │ │ │ │ + svclt 0x0000fbe1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ vstmiacs r2!, {s28-s106} │ │ │ │ sbcslt r2, r5, #2048 @ 0x800 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ - beq 0x9072a4 │ │ │ │ + beq 0x9071e4 │ │ │ │ svclt 0x00184686 │ │ │ │ - b 0x148aeec │ │ │ │ + b 0x148ae2c │ │ │ │ ldmib r1, {r0, r2, r6, r7, r8, sl}^ │ │ │ │ @ instruction: 0xf1ac3200 │ │ │ │ svclt 0x00080920 │ │ │ │ stmdavs r6, {r2, r3, r5, r9, sl, lr} │ │ │ │ ldrdvc pc, [r4], -lr │ │ │ │ - blx 0x176da0 │ │ │ │ - b 0x14c6bc0 │ │ │ │ - blx 0x98ceec │ │ │ │ + blx 0x176ce0 │ │ │ │ + b 0x14c6b00 │ │ │ │ + blx 0x98ce2c │ │ │ │ @ instruction: 0xf1bcf30c │ │ │ │ - b 0x118e8a0 │ │ │ │ - blx 0x94b7a8 │ │ │ │ - b 0x11c6bd0 │ │ │ │ - blx 0x94b7b0 │ │ │ │ + b 0x118e7e0 │ │ │ │ + blx 0x94b6e8 │ │ │ │ + b 0x11c6b10 │ │ │ │ + blx 0x94b6f0 │ │ │ │ ldmdale ip, {r2, r3, r9, ip, sp, lr, pc}^ │ │ │ │ rsbsmi r4, r3, r0, lsr r6 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ smlsdxls r0, sl, r0, r4 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ - blx 0x3893e2 │ │ │ │ + blx 0x389322 │ │ │ │ @ instruction: 0xf70cfa26 │ │ │ │ streq lr, [fp, -r7, asr #20] │ │ │ │ - blx 0x34946e │ │ │ │ + blx 0x3493ae │ │ │ │ streq lr, [fp, -r7, asr #20] │ │ │ │ @ instruction: 0xf60cfa26 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ andeq lr, r6, #8192 @ 0x2000 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ andcc pc, r0, lr, asr #17 │ │ │ │ - b 0xfe1717f0 │ │ │ │ + b 0xfe171730 │ │ │ │ @ instruction: 0xf8ce0203 │ │ │ │ eorle r2, r4, r4 │ │ │ │ stmiaeq r8, {r1, r2, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ andeq pc, r8, lr, lsl #2 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ svccc 0x0008f851 │ │ │ │ stmdavs r4, {r0, r2, fp, sp, lr}^ │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ - blx 0x164d3c │ │ │ │ - b 0x11c9840 │ │ │ │ - blx 0x94b848 │ │ │ │ - b 0x11c9844 │ │ │ │ - blx 0x94b850 │ │ │ │ + blx 0x164c7c │ │ │ │ + b 0x11c9780 │ │ │ │ + blx 0x94b788 │ │ │ │ + b 0x11c9784 │ │ │ │ + blx 0x94b790 │ │ │ │ rsbmi pc, fp, ip, lsl #4 │ │ │ │ eorsmi r4, fp, r2, rrx │ │ │ │ rsbmi r4, fp, r2, lsr r0 │ │ │ │ - blcc 0x308d34 │ │ │ │ + blcc 0x308c74 │ │ │ │ strmi r4, [r0, #98] @ 0x62 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ ldmib sp, {r1, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ strtmi r4, [r6], #1280 @ 0x500 │ │ │ │ andle r4, r9, #172, 4 @ 0xc000000a │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, lr, #164, 22 @ 0x29000 │ │ │ │ @@ -191021,64 +190973,64 @@ │ │ │ │ movweq lr, #11022 @ 0x2b0e │ │ │ │ mvnsle r4, #-1342177270 @ 0xb000000a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7458ff0 │ │ │ │ - svclt 0x0000faed │ │ │ │ + svclt 0x0000fb4d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec21e7c │ │ │ │ + bl 0xfec21dbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ - b 0x148c094 │ │ │ │ + b 0x148bfd4 │ │ │ │ svclt 0x00182ea2 │ │ │ │ - b 0x1497c9c │ │ │ │ + b 0x1497bdc │ │ │ │ @ instruction: 0xf1ce05c5 │ │ │ │ svclt 0x00140608 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ @ instruction: 0xf1be7802 │ │ │ │ svclt 0x00a80f00 │ │ │ │ stmdavc fp, {r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf1cedd40 │ │ │ │ adcsmi r0, lr, #64, 14 @ 0x1000000 │ │ │ │ @ instruction: 0xf10edc3c │ │ │ │ @ instruction: 0xf04f0638 │ │ │ │ @ instruction: 0xf1c63cff │ │ │ │ - blx 0x18c948 │ │ │ │ - blx 0xc07904 │ │ │ │ + blx 0x18c888 │ │ │ │ + blx 0xc07844 │ │ │ │ subsmi pc, r3, r6, lsl #12 │ │ │ │ @ instruction: 0xf707fa0c │ │ │ │ @ instruction: 0xf10e433e │ │ │ │ - blx 0xbcc93c │ │ │ │ + blx 0xbcc87c │ │ │ │ teqpmi lr, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ streq lr, [ip, -r0, lsl #22] │ │ │ │ - blx 0x25bd84 │ │ │ │ + blx 0x25bcc4 │ │ │ │ eorsmi pc, r3, lr, lsl #12 │ │ │ │ @ instruction: 0x46024053 │ │ │ │ @ instruction: 0xf8117003 │ │ │ │ @ instruction: 0xf8123f01 │ │ │ │ - blx 0x1be900 │ │ │ │ + blx 0x1be840 │ │ │ │ addsmi pc, r7, #939524096 @ 0x38000000 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ movweq lr, #27139 @ 0x6a03 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ mvnsle r7, r3, lsl r0 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d491c │ │ │ │ + bne 0x9d485c │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0xfe388a4c │ │ │ │ + blx 0xffb8898c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {213} @ 0xd5 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @@ -191093,127 +191045,127 @@ │ │ │ │ stmdahi fp, {r9, fp, sp} │ │ │ │ ldrbeq lr, [r4, -pc, asr #20] │ │ │ │ @ instruction: 0xf1cedd43 │ │ │ │ adcsmi r0, r2, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf10edc3f │ │ │ │ @ instruction: 0xf04f0630 │ │ │ │ @ instruction: 0xf1c63cff │ │ │ │ - blx 0x18b614 │ │ │ │ - blx 0xc079d0 │ │ │ │ - b 0xfe1c85b4 │ │ │ │ - blx 0x3cb9c0 │ │ │ │ - bl 0x1075ac │ │ │ │ + blx 0x18b554 │ │ │ │ + blx 0xc07910 │ │ │ │ + b 0xfe1c84f4 │ │ │ │ + blx 0x3cb900 │ │ │ │ + bl 0x1074ec │ │ │ │ tstmi r6, #18612224 @ 0x11c0000 │ │ │ │ andseq pc, r0, #-2147483645 @ 0x80000003 │ │ │ │ vpmax.s8 d15, d2, d28 │ │ │ │ @ instruction: 0x46024316 │ │ │ │ @ instruction: 0xf60efa06 │ │ │ │ - b 0xfe19ae88 │ │ │ │ + b 0xfe19adc8 │ │ │ │ @ instruction: 0xf8220308 │ │ │ │ @ instruction: 0xf8313b02 │ │ │ │ @ instruction: 0xf8b23f02 │ │ │ │ - blx 0x1badcc │ │ │ │ - b 0xfe1c7a08 │ │ │ │ + blx 0x1bad0c │ │ │ │ + b 0xfe1c7948 │ │ │ │ eorsmi r0, r3, ip, lsl #6 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ - blcc 0x188e64 │ │ │ │ + blcc 0x188da4 │ │ │ │ @ instruction: 0xd1f04297 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d49ec │ │ │ │ + bne 0x9d492c │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf74581f0 │ │ │ │ - svclt 0x0000fa21 │ │ │ │ + svclt 0x0000fa81 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {213} @ 0xd5 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x149c868 │ │ │ │ - b 0x148c548 │ │ │ │ + b 0x149c7a8 │ │ │ │ + b 0x148c488 │ │ │ │ svclt 0x00142ca2 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ eoreq pc, r0, #204, 2 @ 0x33 │ │ │ │ @ instruction: 0xf8de6801 │ │ │ │ stmiaeq r7!, {ip, sp} │ │ │ │ svceq 0x0000f1bc │ │ │ │ - bcs 0xfacf0 │ │ │ │ + bcs 0xfac30 │ │ │ │ @ instruction: 0xf1ccdd3d │ │ │ │ adcsmi r0, r2, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf04fdc39 │ │ │ │ @ instruction: 0xf10c32ff │ │ │ │ @ instruction: 0xf1cc0620 │ │ │ │ - blx 0x18ce68 │ │ │ │ - blx 0x987a9c │ │ │ │ + blx 0x18cda8 │ │ │ │ + blx 0x9879dc │ │ │ │ submi pc, fp, r6, lsl #12 │ │ │ │ @ instruction: 0xf808fa02 │ │ │ │ streq lr, [r7, r0, lsl #22] │ │ │ │ vpmax.s8 d15, d12, d18 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ @ instruction: 0x46024316 │ │ │ │ @ instruction: 0xf60cfa06 │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - blcc 0x208f98 │ │ │ │ + blcc 0x208ed8 │ │ │ │ svccc 0x0004f85e │ │ │ │ - blx 0x1a4edc │ │ │ │ + blx 0x1a4e1c │ │ │ │ submi pc, fp, ip, lsl #6 │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - blcc 0x208fac │ │ │ │ + blcc 0x208eec │ │ │ │ @ instruction: 0xd1f34297 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d4ab4 │ │ │ │ + bne 0x9d49f4 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf74581f0 │ │ │ │ - svclt 0x0000f9bd │ │ │ │ + svclt 0x0000fa1d │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ - blcs 0x1770f8 │ │ │ │ + blcs 0x177038 │ │ │ │ svclt 0x0018b2d7 │ │ │ │ @ instruction: 0xf1073301 │ │ │ │ - b 0x148cafc │ │ │ │ + b 0x148ca3c │ │ │ │ stmdavs r4, {r1, r5, r7, r9, sl, fp, sp} │ │ │ │ sbcseq fp, fp, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ movwls fp, #3864 @ 0xf18 │ │ │ │ strbeq pc, [r0, #-462] @ 0xfffffe32 @ │ │ │ │ strls fp, [r0, -r8, lsl #30] │ │ │ │ ldmib r1, {r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1be2300 │ │ │ │ svclt 0x00a80f00 │ │ │ │ cdpls 13, 0, cr2, cr0, cr0, {0} │ │ │ │ - b 0x14a5024 │ │ │ │ + b 0x14a4f64 │ │ │ │ @ instruction: 0xdd7d09d6 │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0xcaf7b @ │ │ │ │ - beq 0x907668 │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0xcaebb @ │ │ │ │ + beq 0x9075a8 │ │ │ │ stmdaeq r0!, {r1, r2, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - bleq 0x907670 │ │ │ │ - blx 0x389750 │ │ │ │ + bleq 0x9075b0 │ │ │ │ + blx 0x389690 │ │ │ │ svceq 0x0001f1b9 │ │ │ │ @ instruction: 0xf60efa25 │ │ │ │ @ instruction: 0xf808fa25 │ │ │ │ streq lr, [sl], -r6, asr #20 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ - beq 0x90760c │ │ │ │ + beq 0x90754c │ │ │ │ @ instruction: 0xf50efa25 │ │ │ │ @ instruction: 0xf80afa06 │ │ │ │ @ instruction: 0xf50efa05 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf80bfa26 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ vpmax.u8 d15, d14, d3 │ │ │ │ @@ -191227,80 +191179,80 @@ │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ andeq lr, r6, #8192 @ 0x2000 │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ andeq lr, r4, #532480 @ 0x82000 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ - bl 0x3ff040 │ │ │ │ + bl 0x3fef80 │ │ │ │ @ instruction: 0xf10c09c9 │ │ │ │ strls r0, [r1, -r8] │ │ │ │ svcmi 0x0008f851 │ │ │ │ stmdavs r7, {r0, r1, fp, sp, lr}^ │ │ │ │ vpmax.s8 d15, d14, d4 │ │ │ │ - blx 0x1db12c │ │ │ │ + blx 0x1db06c │ │ │ │ eorsmi pc, r2, sl, lsl #16 │ │ │ │ vst1.8 {d15-d16}, [fp :128], r4 │ │ │ │ stmdavs fp, {r1, r3, r4, r6, lr}^ │ │ │ │ - blcs 0x3090d4 │ │ │ │ + blcs 0x309014 │ │ │ │ vpmax.u8 d15, d14, d3 │ │ │ │ - b 0x119c5e0 │ │ │ │ - b 0x118bc00 │ │ │ │ - b 0xfe18bbf4 │ │ │ │ - b 0x18bc04 │ │ │ │ - b 0xfe18bc00 │ │ │ │ + b 0x119c520 │ │ │ │ + b 0x118bb40 │ │ │ │ + b 0xfe18bb34 │ │ │ │ + b 0x18bb44 │ │ │ │ + b 0xfe18bb40 │ │ │ │ @ instruction: 0xf8400307 │ │ │ │ bicsle r3, pc, r4, lsl #24 │ │ │ │ - blls 0xf2bfc │ │ │ │ + blls 0xf2b3c │ │ │ │ addsmi r4, pc, #156, 8 @ 0x9c000000 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfe993404 │ │ │ │ + bl 0xfe993344 │ │ │ │ stmia ip!, {r2, r3, r9}^ │ │ │ │ - bl 0x3cb414 │ │ │ │ + bl 0x3cb354 │ │ │ │ adcsmi r0, fp, #134217728 @ 0x8000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf912f745 │ │ │ │ + @ instruction: 0xf972f745 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec22230 │ │ │ │ + bl 0xfec22170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ svcvs 0x0080f414 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04f9404 │ │ │ │ strls r0, [r1], #-1030 @ 0xfffffbfa │ │ │ │ - ldc 15, cr11, [pc, #80] @ 0xcb0a0 │ │ │ │ - vldr d7, [pc, #36] @ 0xcb078 │ │ │ │ + ldc 15, cr11, [pc, #80] @ 0xcafe0 │ │ │ │ + vldr d7, [pc, #36] @ 0xcafb8 │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ @ instruction: 0xf7f67b02 │ │ │ │ andlt pc, r6, fp, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2228c │ │ │ │ + bl 0xfec221cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0xf4159d0a │ │ │ │ svclt 0x00086480 │ │ │ │ - blvc 0x4c671c │ │ │ │ + blvc 0x4c665c │ │ │ │ @ instruction: 0xf8d3d009 │ │ │ │ - ldc 15, cr4, [pc] @ 0xcb0a8 │ │ │ │ + ldc 15, cr4, [pc] @ 0xcafe8 │ │ │ │ @ instruction: 0xf0047b0f │ │ │ │ tstlt r4, r2, lsl #8 │ │ │ │ - ldc 4, cr2, [pc, #8] @ 0xcb0bc │ │ │ │ + ldc 4, cr2, [pc, #8] @ 0xcaffc │ │ │ │ strls r7, [r4], #-2826 @ 0xfffff4f6 │ │ │ │ strls r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ stc 4, cr9, [sp, #4] │ │ │ │ @ instruction: 0xf7f67b02 │ │ │ │ andlt pc, r7, r7, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -191319,86 +191271,86 @@ │ │ │ │ @ instruction: 0xf8d72501 │ │ │ │ stccs 15, cr6, [r2, #-0] │ │ │ │ rsclt fp, r5, #8, 30 │ │ │ │ stcvs 4, cr15, [r0], {20} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ stmiami r0, {r1, r2, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8cdbf08 │ │ │ │ - b 0x14bb154 │ │ │ │ + b 0x14bb094 │ │ │ │ @ instruction: 0xf6070bc5 │ │ │ │ strls r7, [r4, #-1402] @ 0xfffffa86 │ │ │ │ strbcs pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strbeq lr, [r5, #-2639] @ 0xfffff5b1 │ │ │ │ @ instruction: 0xf006d00b │ │ │ │ @ instruction: 0xf1b90902 │ │ │ │ svclt 0x000b0f00 │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strcs r4, [r2], #-1612 @ 0xfffff9b4 │ │ │ │ @ instruction: 0xf8cd9403 │ │ │ │ svcne 0x001fb014 │ │ │ │ - bl 0x112d70 │ │ │ │ - bl 0x14d970 │ │ │ │ + bl 0x112cb0 │ │ │ │ + bl 0x14d8b0 │ │ │ │ strcs r0, [r0], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf83a46e3 │ │ │ │ strbmi r0, [r1], -r4 │ │ │ │ andpl pc, r4, r9, lsr r8 @ │ │ │ │ - b 0xfe398180 │ │ │ │ + b 0xfe3980c0 │ │ │ │ @ instruction: 0xf7f60000 │ │ │ │ @ instruction: 0x4641fa79 │ │ │ │ strtmi r4, [r8], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7f6461d │ │ │ │ - bls 0x209b50 │ │ │ │ + bls 0x209a90 │ │ │ │ andls r4, r0, #1048576 @ 0x100000 │ │ │ │ - blls 0x19ca2c │ │ │ │ + blls 0x19c96c │ │ │ │ svccs 0x0004f857 │ │ │ │ - blx 0xfe288f12 │ │ │ │ + blx 0xffa88e52 │ │ │ │ @ instruction: 0xf8469b05 │ │ │ │ addsmi r0, ip, #4, 30 │ │ │ │ andlt sp, r7, r1, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec223bc │ │ │ │ + bl 0xfec222fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ svcvs 0x0080f414 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04f9404 │ │ │ │ strls r0, [r1], #-1030 @ 0xfffffbfa │ │ │ │ - ldc 15, cr11, [pc, #80] @ 0xcb22c │ │ │ │ - vldr d7, [pc, #40] @ 0xcb208 │ │ │ │ + ldc 15, cr11, [pc, #80] @ 0xcb16c │ │ │ │ + vldr d7, [pc, #40] @ 0xcb148 │ │ │ │ vstr d7, [sp, #44] @ 0x2c │ │ │ │ @ instruction: 0xf7f67b02 │ │ │ │ andlt pc, r6, r7, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2241c │ │ │ │ + bl 0xfec2235c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0xf4159d0a │ │ │ │ svclt 0x00086480 │ │ │ │ - blvc 0x4c68ac │ │ │ │ + blvc 0x4c67ec │ │ │ │ @ instruction: 0xf8d3d009 │ │ │ │ - ldc 15, cr4, [pc] @ 0xcb238 │ │ │ │ + ldc 15, cr4, [pc] @ 0xcb178 │ │ │ │ @ instruction: 0xf0047b0f │ │ │ │ tstlt r4, r2, lsl #8 │ │ │ │ - ldc 4, cr2, [pc, #8] @ 0xcb24c │ │ │ │ + ldc 4, cr2, [pc, #8] @ 0xcb18c │ │ │ │ strls r7, [r4], #-2826 @ 0xfffff4f6 │ │ │ │ strls r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ stc 4, cr9, [sp, #4] │ │ │ │ @ instruction: 0xf7f67b02 │ │ │ │ strdlt pc, [r7], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -191409,88 +191361,88 @@ │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ stmib sp, {r0, r3, r7, ip, sp, pc}^ │ │ │ │ - blls 0x58beac │ │ │ │ + blls 0x58bdec │ │ │ │ vmov.i32 d25, #45823 @ 0x0000b2ff │ │ │ │ @ instruction: 0xf6042001 │ │ │ │ stmdacs r2, {r1, r3, r4, r5, r6, sl, ip, sp, lr} │ │ │ │ strbcs pc, [r0, #963] @ 0x3c3 @ │ │ │ │ sbcslt fp, r8, #8, 30 │ │ │ │ mcrvs 4, 4, pc, cr0, cr3, {0} @ │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ ldrbtmi fp, [r3], r8, lsl #30 │ │ │ │ strbeq lr, [r5, #-2639] @ 0xfffff5b1 │ │ │ │ @ instruction: 0xf8cdbf08 │ │ │ │ - b 0x14b72e0 │ │ │ │ + b 0x14b7220 │ │ │ │ andls r0, r4, r0, asr #1 │ │ │ │ ldcleq 8, cr15, [sl], #-336 @ 0xfffffeb0 │ │ │ │ vraddhn.i16 d25, , │ │ │ │ vraddhn.i16 d19, q0, q1 │ │ │ │ - b 0x149d9d4 │ │ │ │ + b 0x149d914 │ │ │ │ andle r0, sl, r4, asr #8 │ │ │ │ andeq pc, r2, r0 │ │ │ │ svclt 0x000b2800 │ │ │ │ - blmi 0x108420 │ │ │ │ - bleq 0x107424 │ │ │ │ + blmi 0x108360 │ │ │ │ + bleq 0x107364 │ │ │ │ movwcs r4, #9731 @ 0x2603 │ │ │ │ - bl 0x12fef8 │ │ │ │ + bl 0x12fe38 │ │ │ │ @ instruction: 0xf04f0805 │ │ │ │ ldmdbne r3, {r9, fp} │ │ │ │ - blls 0x22ff10 │ │ │ │ + blls 0x22fe50 │ │ │ │ strcs r4, [r0], #-1609 @ 0xfffff9b7 │ │ │ │ andeq pc, sl, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf9b0f7f6 │ │ │ │ strmi r9, [r7], -r7, lsl #22 │ │ │ │ streq lr, [sl], -r3, lsl #22 │ │ │ │ - bl 0x1b1f2c │ │ │ │ + bl 0x1b1e6c │ │ │ │ @ instruction: 0xf838050a │ │ │ │ strbmi r0, [r9], -r4 │ │ │ │ - b 0xfe398330 │ │ │ │ + b 0xfe398270 │ │ │ │ @ instruction: 0xf7f60000 │ │ │ │ - blls 0x1c99ac │ │ │ │ - blcs 0x209484 │ │ │ │ + blls 0x1c98ec │ │ │ │ + blcs 0x2093c4 │ │ │ │ movwls r4, #1593 @ 0x639 │ │ │ │ @ instruction: 0xf75f9b02 │ │ │ │ - @ instruction: 0x2c10fab5 │ │ │ │ - bleq 0x209450 │ │ │ │ - blls 0x1ffaec │ │ │ │ - beq 0x50776c │ │ │ │ + @ instruction: 0x2c10fb15 │ │ │ │ + bleq 0x209390 │ │ │ │ + blls 0x1ffa2c │ │ │ │ + beq 0x5076ac │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blle 0xff65c9b4 │ │ │ │ + blle 0xff65c8f4 │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vsli.64 , q8, #3 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ svclt 0x0018b2dc │ │ │ │ @ instruction: 0xf1043501 │ │ │ │ @ instruction: 0xf1020401 │ │ │ │ svclt 0x001832ff │ │ │ │ setend le │ │ │ │ - b 0x1497b80 │ │ │ │ + b 0x1497ac0 │ │ │ │ svclt 0x001204c4 │ │ │ │ strtmi r4, [r7], -pc, lsr #12 │ │ │ │ ldrmi r4, [r7], #-1573 @ 0xfffff9db │ │ │ │ and r1, fp, r6, asr #28 │ │ │ │ vseleq.f32 s30, s6, s28 │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [lr], {79} @ 0x4f @ │ │ │ │ @ instruction: 0xf8064297 │ │ │ │ andsle ip, r2, r1, lsl #30 │ │ │ │ svccc 0x0001f912 │ │ │ │ svc 0x0001f911 │ │ │ │ - ble 0xffc15fb8 │ │ │ │ + ble 0xffc15ef8 │ │ │ │ svceq 0x0007f113 │ │ │ │ stceq 0, cr15, [r7], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1c3bfa8 │ │ │ │ addsmi r0, r7, #0, 24 │ │ │ │ stc2 10, cr15, [ip], {78} @ 0x4e @ │ │ │ │ svcgt 0x0001f806 │ │ │ │ strtmi sp, [r8], #-492 @ 0xfffffe14 │ │ │ │ @@ -191506,28 +191458,28 @@ │ │ │ │ vsli.64 , q8, #3 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ svclt 0x0018b2dc │ │ │ │ @ instruction: 0xf1043501 │ │ │ │ @ instruction: 0xf1a10401 │ │ │ │ svclt 0x00180102 │ │ │ │ @ instruction: 0xf1a000ed │ │ │ │ - b 0x148cc20 │ │ │ │ + b 0x148cb60 │ │ │ │ svclt 0x001204c4 │ │ │ │ strtmi r4, [r7], -pc, lsr #12 │ │ │ │ ldrmi r4, [r7], #-1573 @ 0xfffff9db │ │ │ │ - blx 0x483454 │ │ │ │ - blcs 0x4cac38 │ │ │ │ + blx 0x483394 │ │ │ │ + blcs 0x4cab78 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x4bb394 │ │ │ │ + blx 0x4bb2d4 │ │ │ │ adcsmi pc, sl, #36352 @ 0x8e00 │ │ │ │ svcgt 0x0002f826 │ │ │ │ @ instruction: 0xf932d013 │ │ │ │ @ instruction: 0xf9313b02 │ │ │ │ subslt lr, fp, #2, 30 │ │ │ │ - ble 0xffbd604c │ │ │ │ + ble 0xffbd5f8c │ │ │ │ svceq 0x000ff113 │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1c3bfa8 │ │ │ │ adcsmi r0, sl, #0, 24 │ │ │ │ stc2 10, cr15, [ip], {78} @ 0x4e @ │ │ │ │ svcgt 0x0002f826 │ │ │ │ strtmi sp, [r8], #-491 @ 0xfffffe15 │ │ │ │ @@ -191543,70 +191495,70 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ sbcslt r2, ip, #2, 28 │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ mvnscc pc, #-2147483648 @ 0x80000000 │ │ │ │ rscseq fp, r6, r8, lsl pc │ │ │ │ - ldclcc 1, cr15, [pc], #4 @ 0xcb4b0 │ │ │ │ + ldclcc 1, cr15, [pc], #4 @ 0xcb3f0 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ shadd16mi fp, r7, r2 │ │ │ │ strtmi r4, [r6], -r7, lsr #12 │ │ │ │ mcrne 4, 2, r4, cr5, cr15, {0} │ │ │ │ - bcs 0x2c34f0 │ │ │ │ + bcs 0x2c3430 │ │ │ │ @ instruction: 0xf10efa01 │ │ │ │ @ instruction: 0xf04fbfc8 │ │ │ │ stcle 14, cr0, [r1], {-0} │ │ │ │ mcr2 10, 4, pc, cr1, cr15, {2} @ │ │ │ │ @ instruction: 0xf80542bb │ │ │ │ andsle lr, r0, r1, lsl #30 │ │ │ │ svc 0x0001f813 │ │ │ │ svcne 0x0001f81c │ │ │ │ vmull.s , d14, d3[3] │ │ │ │ - ble 0xffb55ce8 │ │ │ │ + ble 0xffb55c28 │ │ │ │ stmdaeq r0, {r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blle 0xffc17d10 │ │ │ │ + blle 0xffc17c50 │ │ │ │ @ instruction: 0xf108fa41 │ │ │ │ ldrtmi lr, [r0], #-2024 @ 0xfffff818 │ │ │ │ andle r4, r7, #1610612746 @ 0x6000000a │ │ │ │ - blvc 0x306b80 │ │ │ │ + blvc 0x306ac0 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ - blx 0x1896d40 │ │ │ │ + blx 0x1896c80 │ │ │ │ svclt 0x0018fe83 │ │ │ │ @ instruction: 0xf10e3601 │ │ │ │ @ instruction: 0xf1a10e01 │ │ │ │ svclt 0x00180c02 │ │ │ │ @ instruction: 0xf1a000f6 │ │ │ │ - b 0x148c958 │ │ │ │ + b 0x148c898 │ │ │ │ svclt 0x00120ece │ │ │ │ @ instruction: 0x46774637 │ │ │ │ ldrmi r4, [r7], #-1654 @ 0xfffff98a │ │ │ │ - blcs 0x4c3588 │ │ │ │ + blcs 0x4c34c8 │ │ │ │ @ instruction: 0xf103fa01 │ │ │ │ strcs fp, [r0], #-4040 @ 0xfffff038 │ │ │ │ addlt sp, ip, #0, 24 │ │ │ │ @ instruction: 0xf82542ba │ │ │ │ andle r4, lr, r2, lsl #30 │ │ │ │ - blcc 0x189640 │ │ │ │ + blcc 0x189580 │ │ │ │ svcne 0x0002f83c │ │ │ │ - blcs 0xf7eec │ │ │ │ + blcs 0xf7e2c │ │ │ │ @ instruction: 0xf1c3daed │ │ │ │ strcs r0, [r0], #-2048 @ 0xfffff800 │ │ │ │ - blle 0xffc981c8 │ │ │ │ + blle 0xffc98108 │ │ │ │ @ instruction: 0xf108fa41 │ │ │ │ ldrtmi lr, [r0], #-2027 @ 0xfffff815 │ │ │ │ andle r4, r7, #494927872 @ 0x1d800000 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r1, r4, r5, r9, fp, ip}^ │ │ │ │ stmne r3, {r1, r8, sl, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -191619,32 +191571,32 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x149cdf0 │ │ │ │ + b 0x149cd30 │ │ │ │ strmi r0, [sp], -r7, asr #15 │ │ │ │ - b 0x14bb23c │ │ │ │ + b 0x14bb17c │ │ │ │ ldrtmi r0, [sl], r8, asr #17 │ │ │ │ ldrtmi r4, [r8], r2, asr #13 │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ @ instruction: 0xf1a0448a │ │ │ │ ldm r5!, {r3, r8, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf0952302 │ │ │ │ ldrbmi pc, [r5, #-2107] @ 0xfffff7c5 @ │ │ │ │ smlatteq r2, r9, r9, lr │ │ │ │ - bl 0x1ffde4 │ │ │ │ + bl 0x1ffd24 │ │ │ │ strbmi r0, [r7, #-8] │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfead4a1c │ │ │ │ + bl 0xfead495c │ │ │ │ stmia r0!, {fp}^ │ │ │ │ - bl 0xdca2c │ │ │ │ + bl 0xdc96c │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -191653,64 +191605,64 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf983fa5f │ │ │ │ svceq 0x0002f1b8 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf108bf18 │ │ │ │ - b 0x148d66c │ │ │ │ - b 0x14944f8 │ │ │ │ + b 0x148d5ac │ │ │ │ + b 0x1494438 │ │ │ │ @ instruction: 0x4c2a09c9 │ │ │ │ - b 0x14bb2cc │ │ │ │ + b 0x14bb20c │ │ │ │ strbmi r0, [sl], r8, asr #17 │ │ │ │ - b 0x149d184 │ │ │ │ + b 0x149d0c4 │ │ │ │ @ instruction: 0xf1aa03c3 │ │ │ │ addlt r0, r8, r8, lsl #20 │ │ │ │ - beq 0x4c7730 │ │ │ │ + beq 0x4c7670 │ │ │ │ streq lr, [r3, -r1, lsl #22] │ │ │ │ streq lr, [r3], -r2, lsl #22 │ │ │ │ tstpeq r0, #0, 2 @ p-variant is OBSOLETE │ │ │ │ strls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ svclt 0x00084605 │ │ │ │ ldrmi r4, [sl], #1736 @ 0x6c8 │ │ │ │ ldrtmi r4, [r1], -r4, lsl #12 │ │ │ │ ldm r7!, {r1, fp, sp, pc}^ │ │ │ │ ldrcc r2, [r0], #-772 @ 0xfffffcfc │ │ │ │ - blvc 0x106cf8 │ │ │ │ + blvc 0x106c38 │ │ │ │ stc 6, cr3, [sp, #64] @ 0x40 │ │ │ │ @ instruction: 0xf0957b00 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ stmdb r4, {r1, r8}^ │ │ │ │ ldmib sp, {r2, r8}^ │ │ │ │ stmdb r4, {r2, r8, r9, sp}^ │ │ │ │ ldrbmi r2, [r4, #-770] @ 0xfffffcfe │ │ │ │ - bl 0x23fe78 │ │ │ │ + bl 0x23fdb8 │ │ │ │ strbmi r0, [r1, #8] │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfead4ae0 │ │ │ │ + bl 0xfead4a20 │ │ │ │ stmia r0!, {fp}^ │ │ │ │ - bl 0xdcaf0 │ │ │ │ + bl 0xdca30 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ - blmi 0x381ad4 │ │ │ │ - blls 0x2a575c │ │ │ │ + blmi 0x381a14 │ │ │ │ + blls 0x2a569c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1db87f0 │ │ │ │ svclt 0x0000fabd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec22924 │ │ │ │ + bl 0xfec22864 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - b 0x148f6cc │ │ │ │ + b 0x148f60c │ │ │ │ ldrmi r2, [ip], -r3, lsr #29 │ │ │ │ strmi r4, [r5], -ip, lsl #13 │ │ │ │ biceq lr, lr, #323584 @ 0x4f000 │ │ │ │ stmiane lr, {r2, r5, r6, r7, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8524413 │ │ │ │ strcc r1, [r1], #-62 @ 0xffffffc2 │ │ │ │ eorseq pc, lr, ip, asr r8 @ │ │ │ │ @@ -191718,288 +191670,288 @@ │ │ │ │ @ instruction: 0xf82ef095 │ │ │ │ smlabteq r0, r5, r9, lr │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf828f095 │ │ │ │ stmib r5, {r1, sl, fp, sp}^ │ │ │ │ stmdble ip, {r1, r8} │ │ │ │ @ instruction: 0xf10500e2 │ │ │ │ - bcs 0x6cb7ac │ │ │ │ + bcs 0x6cb6ec │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ andscs fp, r8, #56, 30 @ 0xe0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ vpmin.s8 d3, d14, d0 │ │ │ │ @ instruction: 0x2000bebb │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0x18b8bd0 │ │ │ │ + blx 0x18b8b10 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x153f9c │ │ │ │ + bcs 0x153edc │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb400 │ │ │ │ + b 0x14bb340 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 4, 4, cr4, cr2, cr12, {0} │ │ │ │ svccc 0x0001f911 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x149c248 │ │ │ │ + b 0x149c188 │ │ │ │ @ instruction: 0xf1c31353 │ │ │ │ @ instruction: 0xf8020300 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ strbmi r4, [r6, #1120]! @ 0x460 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfebea400 │ │ │ │ + bl 0xfebea340 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18b8c48 │ │ │ │ + blx 0x18b8b88 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x154014 │ │ │ │ + bcs 0x153f54 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xcb824 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xcb764 │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f811 │ │ │ │ vhsub.u8 d20, d19, d17 │ │ │ │ @ instruction: 0xf80c13c0 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ ldrmi r4, [r6, #1040] @ 0x410 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0x5aa468 │ │ │ │ - blvc 0x186ad0 │ │ │ │ + bne 0x5aa3a8 │ │ │ │ + blvc 0x186a10 │ │ │ │ ldrmi r1, [r6, #2242] @ 0x8c2 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ - blx 0x18b8cb0 │ │ │ │ + blx 0x18b8bf0 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x15407c │ │ │ │ + bcs 0x153fbc │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xcb88c │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xcb7cc │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f911 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00c833ff │ │ │ │ adcmi r2, r1, #0, 6 │ │ │ │ svccc 0x0001f80c │ │ │ │ ldrmi sp, [r0], #-500 @ 0xfffffe0c │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - blvc 0x2c6f34 │ │ │ │ + blvc 0x2c6e74 │ │ │ │ vstmia r0!, {s2-s20} │ │ │ │ stmiane r2, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18b8d20 │ │ │ │ + blx 0x18b8c60 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x1540ec │ │ │ │ + bcs 0x15402c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xcb8fc │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xcb83c │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f911 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00d833ff │ │ │ │ adcmi r2, r1, #0, 6 │ │ │ │ svccc 0x0001f80c │ │ │ │ ldrmi sp, [r0], #-500 @ 0xfffffe0c │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - blvc 0x2c6fa4 │ │ │ │ + blvc 0x2c6ee4 │ │ │ │ vstmia r0!, {s2-s20} │ │ │ │ stmiane r2, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18b8d90 │ │ │ │ + blx 0x18b8cd0 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x15415c │ │ │ │ + bcs 0x15409c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb5c0 │ │ │ │ + b 0x14bb500 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 4, 4, cr4, cr2, cr12, {0} │ │ │ │ svccc 0x0001f811 │ │ │ │ adcmi r4, r1, #1811939331 @ 0x6c000003 │ │ │ │ bicne pc, r0, #201326593 @ 0xc000001 │ │ │ │ svccc 0x0001f802 │ │ │ │ strbtmi sp, [r0], #-502 @ 0xfffffe0a │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ - blvc 0x307010 │ │ │ │ + blvc 0x306f50 │ │ │ │ andeq lr, r0, #172, 22 @ 0x2b000 │ │ │ │ - blvc 0x186c1c │ │ │ │ + blvc 0x186b5c │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18b8e00 │ │ │ │ + blx 0x18b8d40 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x1541cc │ │ │ │ + bcs 0x15410c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb62c │ │ │ │ + b 0x14bb56c │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f931 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x149c478 │ │ │ │ + b 0x149c3b8 │ │ │ │ @ instruction: 0xf1c31353 │ │ │ │ @ instruction: 0xf8220300 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ strbmi r4, [r6, #1120]! @ 0x460 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfebea630 │ │ │ │ + bl 0xfebea570 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18b8e78 │ │ │ │ + blx 0x18b8db8 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x154244 │ │ │ │ + bcs 0x154184 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb6a4 │ │ │ │ + b 0x14bb5e4 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f831 │ │ │ │ vhsub.u8 d20, d19, d17 │ │ │ │ @ instruction: 0xf82233c0 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ strbmi r4, [r6, #1120]! @ 0x460 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfebea6a0 │ │ │ │ + bl 0xfebea5e0 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18b8ee8 │ │ │ │ + blx 0x18b8e28 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x1542b4 │ │ │ │ + bcs 0x1541f4 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb714 │ │ │ │ + b 0x14bb654 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f931 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00c833ff │ │ │ │ adcmi r2, r1, #0, 6 │ │ │ │ svccc 0x0002f822 │ │ │ │ strbtmi sp, [r0], #-500 @ 0xfffffe0c │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ - blvc 0x2c716c │ │ │ │ + blvc 0x2c70ac │ │ │ │ andeq lr, r0, #172, 22 @ 0x2b000 │ │ │ │ - blvc 0x186d78 │ │ │ │ + blvc 0x186cb8 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ - blx 0x18b8f58 │ │ │ │ + blx 0x18b8e98 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x154324 │ │ │ │ + bcs 0x154264 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb784 │ │ │ │ + b 0x14bb6c4 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f931 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00d833ff │ │ │ │ adcmi r2, r1, #0, 6 │ │ │ │ svccc 0x0002f822 │ │ │ │ strbtmi sp, [r0], #-500 @ 0xfffffe0c │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ - blvc 0x2c71dc │ │ │ │ + blvc 0x2c711c │ │ │ │ andeq lr, r0, #172, 22 @ 0x2b000 │ │ │ │ - blvc 0x186de8 │ │ │ │ + blvc 0x186d28 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ - blx 0x18b8fc8 │ │ │ │ + blx 0x18b8f08 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x154394 │ │ │ │ + bcs 0x1542d4 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb7f4 │ │ │ │ + b 0x14bb734 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f831 │ │ │ │ adcmi r4, r1, #1811939331 @ 0x6c000003 │ │ │ │ biccc pc, r0, #201326593 @ 0xc000001 │ │ │ │ svccc 0x0002f822 │ │ │ │ strbtmi sp, [r0], #-502 @ 0xfffffe0a │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ - blvc 0x307248 │ │ │ │ + blvc 0x307188 │ │ │ │ andeq lr, r0, #172, 22 @ 0x2b000 │ │ │ │ - blvc 0x186e54 │ │ │ │ + blvc 0x186d94 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -192015,20 +191967,20 @@ │ │ │ │ cdpne 6, 4, cr4, cr5, cr6, {1} │ │ │ │ stmdaeq r6, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ svccc 0x0001f911 │ │ │ │ svcgt 0x0001f912 │ │ │ │ vmlaeq.f64 d14, d28, d19 │ │ │ │ streq lr, [r3, -ip, lsr #23] │ │ │ │ svclt 0x00cc459c │ │ │ │ - blx 0x14b8624 │ │ │ │ + blx 0x14b8564 │ │ │ │ strbmi pc, [r1, #-910] @ 0xfffffc72 @ │ │ │ │ svccc 0x0001f805 │ │ │ │ ldrtmi sp, [r0], #-494 @ 0xfffffe12 │ │ │ │ stmdble r7, {r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x3072c8 │ │ │ │ + blvc 0x307208 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -192039,49 +191991,49 @@ │ │ │ │ mcrcs 2, 0, fp, cr2, cr12, {6} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ streq pc, [r2, #-416] @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bl 0x11d534 │ │ │ │ + bl 0x11d474 │ │ │ │ @ instruction: 0xf9310806 │ │ │ │ @ instruction: 0xf9323b02 │ │ │ │ - bl 0xfe9bf8b0 │ │ │ │ - bl 0xfebcf4dc │ │ │ │ + bl 0xfe9bf7f0 │ │ │ │ + bl 0xfebcf41c │ │ │ │ ldrmi r0, [ip, #1795] @ 0x703 │ │ │ │ eorslt fp, fp, #204, 30 @ 0x330 │ │ │ │ vmlsl.u8 , d14, d15 │ │ │ │ @ instruction: 0xf8254541 │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ adcsmi r4, r4, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xd6a8f0 │ │ │ │ - blvc 0x186f50 │ │ │ │ + bne 0xd6a830 │ │ │ │ + blvc 0x186e90 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x1895500 │ │ │ │ + blx 0x1895440 │ │ │ │ cdpcs 14, 0, cr15, cr2, cr3, {4} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ streq pc, [r4, #-416] @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ stmibne pc, {r1, r2, r4, r5, r6, r9, sl, lr} @ │ │ │ │ - blcc 0x209e64 │ │ │ │ + blcc 0x209da4 │ │ │ │ svccs 0x0004f85c │ │ │ │ - bl 0xfe99c790 │ │ │ │ + bl 0xfe99c6d0 │ │ │ │ svclt 0x00c80402 │ │ │ │ adcsmi r1, r9, #212, 20 @ 0xd4000 │ │ │ │ svcmi 0x0004f845 │ │ │ │ ldrtmi sp, [r0], #-498 @ 0xfffffe0e │ │ │ │ stmdble r7, {r1, r2, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r1, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -192096,33 +192048,33 @@ │ │ │ │ mcrcs 2, 0, fp, cr2, cr13, {6} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ cdpeq 1, 0, cr15, cr8, cr0, {5} │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bl 0x11d63c │ │ │ │ + bl 0x11d57c │ │ │ │ and r0, r8, r6, lsl #16 │ │ │ │ @ instruction: 0xf84e1ae3 │ │ │ │ - bl 0x1a9b9b0 │ │ │ │ + bl 0x1a9b8f0 │ │ │ │ strbmi r0, [r1, #-514] @ 0xfffffdfe │ │ │ │ andcs pc, r4, lr, asr #17 │ │ │ │ @ instruction: 0xf85cd013 │ │ │ │ ldmib r1, {r3, r8, r9, sl, fp, lr}^ │ │ │ │ mrscc r3, R8_fiq │ │ │ │ ldrdvc pc, [r4], -ip │ │ │ │ - bl 0x1d5c838 │ │ │ │ - blle 0xffb8e1cc │ │ │ │ + bl 0x1d5c778 │ │ │ │ + blle 0xffb8e10c │ │ │ │ @ instruction: 0xf84e1b1b │ │ │ │ - bl 0x195b9d8 │ │ │ │ + bl 0x195b918 │ │ │ │ strbmi r0, [r1, #-519] @ 0xfffffdf9 │ │ │ │ andcs pc, r4, lr, asr #17 │ │ │ │ ldrtmi sp, [r0], #-491 @ 0xfffffe15 │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x307448 │ │ │ │ + blvc 0x307388 │ │ │ │ vstmia r0!, {s2-s55} │ │ │ │ stmibne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -192140,20 +192092,20 @@ │ │ │ │ cdpne 6, 4, cr4, cr5, cr6, {1} │ │ │ │ stmdaeq r6, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ svccc 0x0001f811 │ │ │ │ svcgt 0x0001f812 │ │ │ │ vmlaeq.f64 d14, d28, d19 │ │ │ │ streq lr, [r3, -ip, lsr #23] │ │ │ │ svclt 0x008c459c │ │ │ │ - blx 0x18b8a24 │ │ │ │ + blx 0x18b8964 │ │ │ │ strbmi pc, [r1, #-910] @ 0xfffffc72 @ │ │ │ │ svccc 0x0001f805 │ │ │ │ ldrtmi sp, [r0], #-494 @ 0xfffffe12 │ │ │ │ stmdble r7, {r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x3074c8 │ │ │ │ + blvc 0x307408 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -192164,49 +192116,49 @@ │ │ │ │ mcrcs 2, 0, fp, cr2, cr12, {6} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ streq pc, [r2, #-416] @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bl 0x11d734 │ │ │ │ + bl 0x11d674 │ │ │ │ @ instruction: 0xf8310806 │ │ │ │ @ instruction: 0xf8323b02 │ │ │ │ - bl 0xfe9bfab0 │ │ │ │ - bl 0xfebcf6dc │ │ │ │ + bl 0xfe9bf9f0 │ │ │ │ + bl 0xfebcf61c │ │ │ │ ldrmi r0, [ip, #1795] @ 0x703 │ │ │ │ adcslt fp, fp, #140, 30 @ 0x230 │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ @ instruction: 0xf8254541 │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ adcsmi r4, r4, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xd6aaf0 │ │ │ │ - blvc 0x187150 │ │ │ │ + bne 0xd6aa30 │ │ │ │ + blvc 0x187090 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x1895700 │ │ │ │ + blx 0x1895640 │ │ │ │ cdpcs 14, 0, cr15, cr2, cr3, {4} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ streq pc, [r4, #-416] @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ stmibne pc, {r1, r2, r4, r5, r6, r9, sl, lr} @ │ │ │ │ - blcc 0x20a064 │ │ │ │ + blcc 0x209fa4 │ │ │ │ svccs 0x0004f85c │ │ │ │ - bl 0xfe99c990 │ │ │ │ + bl 0xfe99c8d0 │ │ │ │ svclt 0x00880402 │ │ │ │ adcsmi r1, r9, #212, 20 @ 0xd4000 │ │ │ │ svcmi 0x0004f845 │ │ │ │ ldrtmi sp, [r0], #-498 @ 0xfffffe0e │ │ │ │ stmdble r7, {r1, r2, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r1, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -192221,52 +192173,52 @@ │ │ │ │ mcrcs 2, 0, fp, cr2, cr13, {6} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ cdpeq 1, 0, cr15, cr8, cr0, {5} │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bl 0x11d83c │ │ │ │ + bl 0x11d77c │ │ │ │ and r0, r8, r6, lsl #16 │ │ │ │ @ instruction: 0xf84e1ae3 │ │ │ │ - bl 0x1a9bbb0 │ │ │ │ + bl 0x1a9baf0 │ │ │ │ strbmi r0, [r1, #-514] @ 0xfffffdfe │ │ │ │ andcs pc, r4, lr, asr #17 │ │ │ │ @ instruction: 0xf85cd013 │ │ │ │ ldmib r1, {r3, r8, r9, sl, fp, lr}^ │ │ │ │ mrscc r3, R8_fiq │ │ │ │ ldrdvc pc, [r4], -ip │ │ │ │ - bl 0x1d5ca38 │ │ │ │ + bl 0x1d5c978 │ │ │ │ mvnle r0, #114688 @ 0x1c000 │ │ │ │ @ instruction: 0xf84e1b1b │ │ │ │ - bl 0x195bbd8 │ │ │ │ + bl 0x195bb18 │ │ │ │ strbmi r0, [r1, #-519] @ 0xfffffdf9 │ │ │ │ andcs pc, r4, lr, asr #17 │ │ │ │ ldrtmi sp, [r0], #-491 @ 0xfffffe15 │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x307648 │ │ │ │ + blvc 0x307588 │ │ │ │ vstmia r0!, {s2-s55} │ │ │ │ stmibne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcrcs 2, 0, fp, cr2, cr13, {6} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ - ldrbtcc pc, [pc], #257 @ 0xcc00c @ │ │ │ │ + ldrbtcc pc, [pc], #257 @ 0xcbf4c @ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ mvnscc pc, r0, lsl #2 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bcc 0x11d8d4 │ │ │ │ + bcc 0x11d814 │ │ │ │ stmdbeq r6, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ svc 0x0001f914 │ │ │ │ svcgt 0x0001f912 │ │ │ │ svcvc 0x0001f911 │ │ │ │ movweq lr, #52142 @ 0xcbae │ │ │ │ stmdaeq lr, {r2, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x00b445e6 │ │ │ │ @@ -192293,26 +192245,26 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ strmi r4, [r1], -lr, lsr #12 │ │ │ │ stmdbeq r6, {r8, r9, fp, sp, lr, pc} │ │ │ │ svc 0x0002f934 │ │ │ │ svcgt 0x0002f932 │ │ │ │ - blvc 0x18a56c │ │ │ │ + blvc 0x18a4ac │ │ │ │ movweq lr, #52142 @ 0xcbae │ │ │ │ stmdaeq lr, {r2, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x00b445e6 │ │ │ │ vmlsl.u8 , d8, d15 │ │ │ │ ldrtmi fp, [fp], #-539 @ 0xfffffde5 │ │ │ │ @ instruction: 0xf8214549 │ │ │ │ mvnle r3, r2, lsl #24 │ │ │ │ adcsmi r4, r5, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xe4e4d4 │ │ │ │ + bne 0xe4e414 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ @@ -192325,57 +192277,57 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ strmi r4, [r4], lr, lsr #12 │ │ │ │ stmdaeq r6, {r8, r9, fp, sp, lr, pc} │ │ │ │ svccs 0x0004f854 │ │ │ │ svcne 0x0004f85e │ │ │ │ - blvc 0x20a298 │ │ │ │ - bl 0xfe95cb54 │ │ │ │ + blvc 0x20a1d8 │ │ │ │ + bl 0xfe95ca94 │ │ │ │ svclt 0x00b80301 │ │ │ │ strbmi r1, [r4, #2699] @ 0xa8b │ │ │ │ @ instruction: 0xf84c443b │ │ │ │ mvnle r3, r4, lsl #24 │ │ │ │ adcsmi r4, r5, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xe6ad68 │ │ │ │ - blvc 0x1873cc │ │ │ │ + bne 0xe6aca8 │ │ │ │ + blvc 0x18730c │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ @ instruction: 0xf10e2d02 │ │ │ │ svclt 0x00180e01 │ │ │ │ @ instruction: 0xf1a23501 │ │ │ │ - b 0x148f1a8 │ │ │ │ + b 0x148f0e8 │ │ │ │ @ instruction: 0xf1a10ece │ │ │ │ svclt 0x00140608 │ │ │ │ ldrbtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbne r7, {r1, r9, sl, lr}^ │ │ │ │ - bne 0xff9c41cc │ │ │ │ + bne 0xff9c410c │ │ │ │ tsteq r1, sl, ror #22 │ │ │ │ movweq lr, #39699 @ 0x9b13 │ │ │ │ stccc 8, cr15, [r8], {66} @ 0x42 │ │ │ │ tsteq r8, r1, asr #22 │ │ │ │ @ instruction: 0xf84242ba │ │ │ │ andsle r1, r2, r4, lsl #24 │ │ │ │ svccc 0x0008f856 │ │ │ │ svcmi 0x0008f85c │ │ │ │ stmdals r0, {r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdavs r1!, {r0, r1, r5, r7, r9, lr}^ │ │ │ │ andeq pc, r8, #-2147483648 @ 0x80000000 │ │ │ │ ldrdge pc, [r4], -ip │ │ │ │ - bleq 0x386f94 │ │ │ │ - blne 0x7c3160 │ │ │ │ + bleq 0x386ed4 │ │ │ │ + blne 0x7c30a0 │ │ │ │ tsteq sl, r1, ror #22 │ │ │ │ strtmi lr, [r8], #-2018 @ 0xfffff81e │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -192403,15 +192355,15 @@ │ │ │ │ stc2 10, cr15, [r8], {95} @ 0x5f @ │ │ │ │ stc2 10, cr15, [r2], {95} @ 0x5f @ │ │ │ │ strbmi r4, [fp, #-1121] @ 0xfffffb9f │ │ │ │ mvnle r7, r9, lsl r0 │ │ │ │ adcsmi r4, r5, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xe4e664 │ │ │ │ + bne 0xe4e5a4 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ @@ -192424,15 +192376,15 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ streq pc, [r2], #-418 @ 0xfffffe5e │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ strmi r4, [r3], -lr, lsr #12 │ │ │ │ stmdbeq r6, {r8, r9, fp, sp, lr, pc} │ │ │ │ svcgt 0x0002f837 │ │ │ │ svc 0x0002f834 │ │ │ │ - blne 0x18a784 │ │ │ │ + blne 0x18a6c4 │ │ │ │ andeq lr, lr, #172, 22 @ 0x2b000 │ │ │ │ stmdaeq ip, {r1, r2, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x008c45e6 │ │ │ │ stc2 10, cr15, [r8], {31} @ │ │ │ │ stc2 10, cr15, [r2], {31} @ │ │ │ │ strbmi r4, [fp, #-1121] @ 0xfffffb9f │ │ │ │ stcne 8, cr15, [r2], {35} @ 0x23 │ │ │ │ @@ -192456,57 +192408,57 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ strmi r4, [r4], lr, lsr #12 │ │ │ │ stmdaeq r6, {r8, r9, fp, sp, lr, pc} │ │ │ │ svccs 0x0004f854 │ │ │ │ svcne 0x0004f85e │ │ │ │ - blvc 0x20a4a8 │ │ │ │ - bl 0xfe95cd64 │ │ │ │ + blvc 0x20a3e8 │ │ │ │ + bl 0xfe95cca4 │ │ │ │ svclt 0x00380301 │ │ │ │ strbmi r1, [r4, #2699] @ 0xa8b │ │ │ │ @ instruction: 0xf84c443b │ │ │ │ mvnle r3, r4, lsl #24 │ │ │ │ adcsmi r4, r5, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xe6af78 │ │ │ │ - blvc 0x1875dc │ │ │ │ + bne 0xe6aeb8 │ │ │ │ + blvc 0x18751c │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ @ instruction: 0xf10e2d02 │ │ │ │ svclt 0x00180e01 │ │ │ │ @ instruction: 0xf1a23501 │ │ │ │ - b 0x148f3b8 │ │ │ │ + b 0x148f2f8 │ │ │ │ @ instruction: 0xf1a10ece │ │ │ │ svclt 0x00140608 │ │ │ │ ldrbtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbne r7, {r1, r9, sl, lr}^ │ │ │ │ - bne 0xff9c43dc │ │ │ │ + bne 0xff9c431c │ │ │ │ tsteq r1, sl, ror #22 │ │ │ │ movweq lr, #39699 @ 0x9b13 │ │ │ │ stccc 8, cr15, [r8], {66} @ 0x42 │ │ │ │ tsteq r8, r1, asr #22 │ │ │ │ @ instruction: 0xf84242ba │ │ │ │ andsle r1, r2, r4, lsl #24 │ │ │ │ svccc 0x0008f856 │ │ │ │ svcmi 0x0008f85c │ │ │ │ stmdals r0, {r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdavs r1!, {r0, r1, r5, r7, r9, lr}^ │ │ │ │ andeq pc, r8, #-2147483648 @ 0x80000000 │ │ │ │ ldrdge pc, [r4], -ip │ │ │ │ - bleq 0x3871a4 │ │ │ │ - blne 0x7c1370 │ │ │ │ + bleq 0x3870e4 │ │ │ │ + blne 0x7c12b0 │ │ │ │ tsteq sl, r1, ror #22 │ │ │ │ strtmi lr, [r8], #-2018 @ 0xfffff81e │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -192527,38 +192479,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499058 │ │ │ │ + b 0x1498f98 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3068 │ │ │ │ + b 0x14b2fa8 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x100580 │ │ │ │ + blls 0x1004c0 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x1888a0 │ │ │ │ + bleq 0x1887e0 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf7573401 │ │ │ │ - strmi pc, [r1, #2711]! @ 0xa97 │ │ │ │ + strmi pc, [r1, #2807]! @ 0xaf7 │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x1888b4 │ │ │ │ - beq 0x13470b0 │ │ │ │ + bleq 0x1887f4 │ │ │ │ + beq 0x1346ff0 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - blx 0xfe20a210 │ │ │ │ + blx 0xffa0a150 │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192570,17 +192522,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14ae20 │ │ │ │ + bls 0x14ad60 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - blx 0xff188c76 │ │ │ │ + blx 0xff188bb6 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -192591,38 +192543,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499158 │ │ │ │ + b 0x1499098 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3168 │ │ │ │ + b 0x14b30a8 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x100680 │ │ │ │ + blls 0x1005c0 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x2089a0 │ │ │ │ + bleq 0x2088e0 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf7573401 │ │ │ │ - strmi pc, [r1, #2591]! @ 0xa1f │ │ │ │ + strmi pc, [r1, #2687]! @ 0xa7f │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x2089b4 │ │ │ │ - beq 0xfe3471b0 │ │ │ │ + bleq 0x2088f4 │ │ │ │ + beq 0xfe3470f0 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - blx 0x40a310 │ │ │ │ + blx 0x1c0a250 │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192634,17 +192586,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14ad20 │ │ │ │ + bls 0x14ac60 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - blx 0x1188d76 │ │ │ │ + blx 0x1188cb6 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ ldrmi r4, [r8], r1, asr #20 │ │ │ │ @@ -192654,59 +192606,59 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x1499254 │ │ │ │ + b 0x1499194 │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15a264 │ │ │ │ + blls 0x15a1a4 │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x586fa4 │ │ │ │ + blne 0x586ee4 │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x308d08 │ │ │ │ + beq 0x308c48 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7570104 │ │ │ │ - ldrtmi pc, [fp], -r5, lsr #21 @ │ │ │ │ + ldrtmi pc, [fp], -r5, lsl #22 @ │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c72b4 │ │ │ │ + bleq 0xff3c71f4 │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf7579600 │ │ │ │ - adcsmi pc, ip, #585728 @ 0x8f000 │ │ │ │ + adcsmi pc, ip, #978944 @ 0xef000 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57c3b4 │ │ │ │ + blne 0x57c2f4 │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b330c │ │ │ │ + b 0x14b324c │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xf938f1da │ │ │ │ @@ -192727,38 +192679,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499378 │ │ │ │ + b 0x14992b8 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3388 │ │ │ │ + b 0x14b32c8 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x1008a0 │ │ │ │ + blls 0x1007e0 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x188bc0 │ │ │ │ + bleq 0x188b00 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #3007]! @ 0xbbf │ │ │ │ + strmi pc, [r1, #3103]! @ 0xc1f │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x188bd4 │ │ │ │ - beq 0x13473d0 │ │ │ │ + bleq 0x188b14 │ │ │ │ + beq 0x1347310 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - blx 0xfec0a582 │ │ │ │ + stc2 7, cr15, [ip], {107} @ 0x6b │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192770,17 +192722,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14ab00 │ │ │ │ + bls 0x14aa40 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - blx 0xd88f94 │ │ │ │ + blx 0xd88ed4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -192791,38 +192743,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499478 │ │ │ │ + b 0x14993b8 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3488 │ │ │ │ + b 0x14b33c8 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x1009a0 │ │ │ │ + blls 0x1008e0 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x208cc0 │ │ │ │ + bleq 0x208c00 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2943]! @ 0xb7f │ │ │ │ + strmi pc, [r1, #3039]! @ 0xbdf │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x208cd4 │ │ │ │ - beq 0xfe3474d0 │ │ │ │ + bleq 0x208c14 │ │ │ │ + beq 0xfe347410 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - blx 0x1c0a682 │ │ │ │ + blx 0xff40a5c2 │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192834,15 +192786,15 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14aa00 │ │ │ │ + bls 0x14a940 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ @ instruction: 0xf9b2f1da │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @@ -192854,59 +192806,59 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x1499574 │ │ │ │ + b 0x14994b4 │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15a584 │ │ │ │ + blls 0x15a4c4 │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x5872c4 │ │ │ │ + blne 0x587204 │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x309028 │ │ │ │ + beq 0x308f68 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf76b0104 │ │ │ │ - ldrtmi pc, [fp], -r1, lsr #22 @ │ │ │ │ + ldrtmi pc, [fp], -r1, lsl #23 @ │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c75d4 │ │ │ │ + bleq 0xff3c7514 │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf76b9600 │ │ │ │ - adcsmi pc, ip, #11264 @ 0x2c00 │ │ │ │ + adcsmi pc, ip, #109568 @ 0x1ac00 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57c6d4 │ │ │ │ + blne 0x57c614 │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b362c │ │ │ │ + b 0x14b356c │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xffa8f1d9 │ │ │ │ @@ -192927,38 +192879,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499698 │ │ │ │ + b 0x14995d8 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b36a8 │ │ │ │ + b 0x14b35e8 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x100bc0 │ │ │ │ + blls 0x100b00 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x188ee0 │ │ │ │ + bleq 0x188e20 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2623]! @ 0xa3f │ │ │ │ + strmi pc, [r1, #2719]! @ 0xa9f │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x188ef4 │ │ │ │ - beq 0x13476f0 │ │ │ │ + bleq 0x188e34 │ │ │ │ + beq 0x1347630 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - blx 0xc0a8a0 │ │ │ │ + blx 0xfe40a7e0 │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192970,15 +192922,15 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1d99201 │ │ │ │ - bls 0x14c7e0 │ │ │ │ + bls 0x14c720 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ @ instruction: 0xf8a2f1da │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @@ -192991,38 +192943,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499798 │ │ │ │ + b 0x14996d8 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b37a8 │ │ │ │ + b 0x14b36e8 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x100cc0 │ │ │ │ + blls 0x100c00 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x208fe0 │ │ │ │ + bleq 0x208f20 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2559]! @ 0x9ff │ │ │ │ + strmi pc, [r1, #2655]! @ 0xa5f │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x208ff4 │ │ │ │ - beq 0xfe3477f0 │ │ │ │ + bleq 0x208f34 │ │ │ │ + beq 0xfe347730 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - @ instruction: 0xf9ecf76b │ │ │ │ + blx 0x140a8e0 │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193034,15 +192986,15 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1d99201 │ │ │ │ - bls 0x14c6e0 │ │ │ │ + bls 0x14c620 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ @ instruction: 0xf822f1da │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @@ -193054,59 +193006,59 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x1499894 │ │ │ │ + b 0x14997d4 │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15a8a4 │ │ │ │ + blls 0x15a7e4 │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x5875e4 │ │ │ │ + blne 0x587524 │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x309348 │ │ │ │ + beq 0x309288 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf76b0104 │ │ │ │ - ldrtmi pc, [fp], -r9, ror #19 @ │ │ │ │ + ldrtmi pc, [fp], -r9, asr #20 @ │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c78f4 │ │ │ │ + bleq 0xff3c7834 │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf76b9600 │ │ │ │ - adcsmi pc, ip, #3457024 @ 0x34c000 │ │ │ │ + adcsmi pc, ip, #208896 @ 0x33000 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57c9f4 │ │ │ │ + blne 0x57c934 │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b394c │ │ │ │ + b 0x14b388c │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ mrc2 1, 0, pc, cr8, cr9, {6} │ │ │ │ @@ -193127,38 +193079,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x14999b8 │ │ │ │ + b 0x14998f8 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b39c8 │ │ │ │ + b 0x14b3908 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x100ee0 │ │ │ │ + blls 0x100e20 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x189200 │ │ │ │ + bleq 0x189140 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2211]! @ 0x8a3 │ │ │ │ + strmi pc, [r1, #2307]! @ 0x903 │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x189214 │ │ │ │ - beq 0x1347a10 │ │ │ │ + bleq 0x189154 │ │ │ │ + beq 0x1347950 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - @ instruction: 0xf890f76b │ │ │ │ + @ instruction: 0xf8f0f76b │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193170,15 +193122,15 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1d99201 │ │ │ │ - bls 0x14c4c0 │ │ │ │ + bls 0x14c400 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ @ instruction: 0xff12f1d9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @@ -193191,38 +193143,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499ab8 │ │ │ │ + b 0x14999f8 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3ac8 │ │ │ │ + b 0x14b3a08 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x100fe0 │ │ │ │ + blls 0x100f20 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x209300 │ │ │ │ + bleq 0x209240 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2147]! @ 0x863 │ │ │ │ + strmi pc, [r1, #2243]! @ 0x8c3 │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x209314 │ │ │ │ - beq 0xfe347b10 │ │ │ │ + bleq 0x209254 │ │ │ │ + beq 0xfe347a50 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - @ instruction: 0xf850f76b │ │ │ │ + @ instruction: 0xf8b0f76b │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193234,15 +193186,15 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1d99201 │ │ │ │ - bls 0x14c3c0 │ │ │ │ + bls 0x14c300 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ mrc2 1, 4, pc, cr2, cr9, {6} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @@ -193254,59 +193206,59 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x1499bb4 │ │ │ │ + b 0x1499af4 │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15abc4 │ │ │ │ + blls 0x15ab04 │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x587904 │ │ │ │ + blne 0x587844 │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x309668 │ │ │ │ + beq 0x3095a8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf76b0104 │ │ │ │ - @ instruction: 0x463bf817 │ │ │ │ + @ instruction: 0x463bf877 │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c7c14 │ │ │ │ + bleq 0xff3c7b54 │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf76b9600 │ │ │ │ - adcsmi pc, ip, #65536 @ 0x10000 │ │ │ │ + adcsmi pc, ip, #6356992 @ 0x610000 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57cd14 │ │ │ │ + blne 0x57cc54 │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b3c6c │ │ │ │ + b 0x14b3bac │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ stc2 1, cr15, [r8], {217} @ 0xd9 │ │ │ │ @@ -193327,38 +193279,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499cd8 │ │ │ │ + b 0x1499c18 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3ce8 │ │ │ │ + b 0x14b3c28 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x101200 │ │ │ │ + blls 0x101140 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x189520 │ │ │ │ + bleq 0x189460 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf76a3401 │ │ │ │ - strmi pc, [r1, #3875]! @ 0xf23 │ │ │ │ + strmi pc, [r1, #3971]! @ 0xf83 │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x189534 │ │ │ │ - beq 0x1347d30 │ │ │ │ + bleq 0x189474 │ │ │ │ + beq 0x1347c70 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - @ instruction: 0xff10f76a │ │ │ │ + @ instruction: 0xff70f76a │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193370,15 +193322,15 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1d99201 │ │ │ │ - bls 0x14c1a0 │ │ │ │ + bls 0x14c0e0 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ stc2 1, cr15, [r2, #868] @ 0x364 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @@ -193391,38 +193343,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499dd8 │ │ │ │ + b 0x1499d18 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3de8 │ │ │ │ + b 0x14b3d28 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x101300 │ │ │ │ + blls 0x101240 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x209620 │ │ │ │ + bleq 0x209560 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf76a3401 │ │ │ │ - strmi pc, [r1, #3811]! @ 0xee3 │ │ │ │ + strmi pc, [r1, #3907]! @ 0xf43 │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x209634 │ │ │ │ - beq 0xfe347e30 │ │ │ │ + bleq 0x209574 │ │ │ │ + beq 0xfe347d70 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - cdp2 7, 13, cr15, cr0, cr10, {3} │ │ │ │ + @ instruction: 0xff30f76a │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193434,15 +193386,15 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1d99201 │ │ │ │ - bls 0x14c0a0 │ │ │ │ + bls 0x14bfe0 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ stc2 1, cr15, [r2, #-868] @ 0xfffffc9c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @@ -193454,66 +193406,66 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x1499ed4 │ │ │ │ + b 0x1499e14 │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15aee4 │ │ │ │ + blls 0x15ae24 │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x587c24 │ │ │ │ + blne 0x587b64 │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x309988 │ │ │ │ + beq 0x3098c8 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf76a0104 │ │ │ │ - @ instruction: 0x463bfedf │ │ │ │ + shasxmi pc, fp, pc @ │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c7f34 │ │ │ │ + bleq 0xff3c7e74 │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf76a9600 │ │ │ │ - adcsmi pc, ip, #3216 @ 0xc90 │ │ │ │ + adcsmi pc, ip, #41, 30 @ 0xa4 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57d034 │ │ │ │ + blne 0x57cf74 │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b3f8c │ │ │ │ + b 0x14b3ecc │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ - blx 0xfff09b04 │ │ │ │ + blx 0xfff09a44 │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ @ instruction: 0xf1d9e7a1 │ │ │ │ svclt 0x0000fc73 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -193521,15 +193473,15 @@ │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #48, 22 @ 0xc000 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x149041c │ │ │ │ + b 0x149035c │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193538,29 +193490,29 @@ │ │ │ │ movwcs r1, #3681 @ 0xe61 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r8, lsl r8 @ │ │ │ │ addsmi r3, pc, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf8014484 │ │ │ │ ldclle 15, cr12, [r5], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcd440 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcd380 │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r2, lsl r8 @ │ │ │ │ addsmi r3, pc, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf80c4401 │ │ │ │ ldclle 15, cr1, [r5], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe5584c │ │ │ │ + bne 0xffe5578c │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x443840 │ │ │ │ - blls 0x2a74c4 │ │ │ │ + blmi 0x443780 │ │ │ │ + blls 0x2a7404 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ @@ -193577,15 +193529,15 @@ │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #48128 @ 0xbc00 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x14904fc │ │ │ │ + b 0x149043c │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193600,15 +193552,15 @@ │ │ │ │ ldclle 15, cr12, [r5], #8 │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ strmi r4, [r1], #-671 @ 0xfffffd61 │ │ │ │ - blne 0x18b5cc │ │ │ │ + blne 0x18b50c │ │ │ │ stmibne r3!, {r0, r2, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193617,30 +193569,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - blx 0x709cc4 │ │ │ │ + blx 0x709c04 │ │ │ │ ldr r4, [pc, r2, lsl #12]! │ │ │ │ - blx 0xfe609cce │ │ │ │ + blx 0xfe609c0e │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #48128 @ 0xbc00 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x14905d8 │ │ │ │ + b 0x1490518 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193655,15 +193607,15 @@ │ │ │ │ ldclle 15, cr0, [r5], #16 │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ strmi r4, [r1], #-671 @ 0xfffffd61 │ │ │ │ - blne 0x20b728 │ │ │ │ + blne 0x20b668 │ │ │ │ stmibne r3!, {r0, r2, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193674,15 +193626,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ @ instruction: 0xf9aaf1d9 │ │ │ │ ldr r4, [pc, r2, lsl #12]! │ │ │ │ - blx 0xa89daa │ │ │ │ + blx 0xa89cea │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r8, lsl #1 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ @@ -193694,34 +193646,34 @@ │ │ │ │ strmi r0, [r8], r0, lsl #6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ rsceq r4, sp, r1, lsl r6 │ │ │ │ stmib ip, {r1, r9, sl, fp, sp}^ │ │ │ │ stmib ip, {r8, r9, ip, sp}^ │ │ │ │ suble r3, fp, r2, lsl #6 │ │ │ │ addsmi r3, r0, #1048576 @ 0x100000 │ │ │ │ - beq 0xff287fd0 │ │ │ │ + beq 0xff287f10 │ │ │ │ ldrne lr, [sl, -pc, asr #20] │ │ │ │ teqlt r7, #78 @ 0x4e │ │ │ │ - b 0x149efac │ │ │ │ + b 0x149eeec │ │ │ │ @ instruction: 0xf1a41e07 │ │ │ │ - bl 0x18f6c8 │ │ │ │ + bl 0x18f608 │ │ │ │ ldmib r3, {r1, r2, r3, r8, fp}^ │ │ │ │ ldmib r3, {sl, fp, sp}^ │ │ │ │ tstcc r0, #2 │ │ │ │ @ instruction: 0xf8481992 │ │ │ │ - bl 0x13d92dc │ │ │ │ + bl 0x13d921c │ │ │ │ ldrmi r0, [r9, #512] @ 0x200 │ │ │ │ andcs pc, r4, r8, asr #17 │ │ │ │ - bl 0x201e8c │ │ │ │ + bl 0x201dcc │ │ │ │ strmi r0, [lr], #1991 @ 0x7c7 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ ldmib r1, {r3, r8, r9, sl, ip, sp}^ │ │ │ │ tstcc r0, r2 │ │ │ │ @ instruction: 0xf847199b │ │ │ │ - bl 0x115c700 │ │ │ │ + bl 0x115c640 │ │ │ │ strmi r0, [lr, #512] @ 0x200 │ │ │ │ stccs 8, cr15, [r4], {71} @ 0x47 │ │ │ │ strmi sp, [sl, #496]! @ 0x1f0 │ │ │ │ svclt 0x003e4454 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [r4], -sl, lsr #23 │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ @@ -193731,15 +193683,15 @@ │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r9, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - b 0x149e168 │ │ │ │ + b 0x149e0a8 │ │ │ │ svclt 0x00081715 │ │ │ │ andle r4, r3, sl, lsr #13 │ │ │ │ svccs 0x000046aa │ │ │ │ @ instruction: 0xe7e5d1b2 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1d94652 │ │ │ │ strmi pc, [r1], -r7, lsr #18 │ │ │ │ @@ -193753,15 +193705,15 @@ │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #51200 @ 0xc800 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x14907bc │ │ │ │ + b 0x14906fc │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193771,30 +193723,30 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r9 @ │ │ │ │ andseq pc, r3, r8, lsl r9 @ │ │ │ │ strmi r3, [r4, #769] @ 0x301 │ │ │ │ selmi fp, r4, r8 │ │ │ │ @ instruction: 0xf801429f │ │ │ │ ldclle 15, cr12, [r3], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcd7e4 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcd724 │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r9 @ │ │ │ │ andseq pc, r3, r2, lsl r9 @ │ │ │ │ addmi r3, r1, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x4601bfb8 │ │ │ │ @ instruction: 0xf80c429f │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe55bf4 │ │ │ │ + bne 0xffe55b34 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x443be8 │ │ │ │ - blls 0x2a786c │ │ │ │ + blmi 0x443b28 │ │ │ │ + blls 0x2a77ac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ @@ -193811,15 +193763,15 @@ │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x14908a4 │ │ │ │ + b 0x14907e4 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193836,15 +193788,15 @@ │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf93e0e02 │ │ │ │ @ instruction: 0xf9321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ svclt 0x00b84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x18b97c │ │ │ │ + blne 0x18b8bc │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193868,15 +193820,15 @@ │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490988 │ │ │ │ + b 0x14908c8 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193893,15 +193845,15 @@ │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ svclt 0x00b84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x20bae0 │ │ │ │ + blne 0x20ba20 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193925,15 +193877,15 @@ │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #51200 @ 0xc800 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490a6c │ │ │ │ + b 0x14909ac │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193943,30 +193895,30 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r8, lsl r8 @ │ │ │ │ strmi r3, [r4, #769] @ 0x301 │ │ │ │ selmi fp, r4, r8 │ │ │ │ @ instruction: 0xf801429f │ │ │ │ ldclle 15, cr12, [r3], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcda94 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcd9d4 │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r2, lsl r8 @ │ │ │ │ addmi r3, r1, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x4601bfb8 │ │ │ │ @ instruction: 0xf80c429f │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe55ea4 │ │ │ │ + bne 0xffe55de4 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x443e98 │ │ │ │ - blls 0x2a7b1c │ │ │ │ + blmi 0x443dd8 │ │ │ │ + blls 0x2a7a5c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ @@ -193983,15 +193935,15 @@ │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490b54 │ │ │ │ + b 0x1490a94 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194008,15 +193960,15 @@ │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ svclt 0x00b84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x18bc2c │ │ │ │ + blne 0x18bb6c │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194040,15 +193992,15 @@ │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490c38 │ │ │ │ + b 0x1490b78 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194065,15 +194017,15 @@ │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ svclt 0x00384281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x20bd90 │ │ │ │ + blne 0x20bcd0 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194097,15 +194049,15 @@ │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #51200 @ 0xc800 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490d1c │ │ │ │ + b 0x1490c5c │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194115,30 +194067,30 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r9 @ │ │ │ │ andseq pc, r3, r8, lsl r9 @ │ │ │ │ strmi r3, [r4, #769] @ 0x301 │ │ │ │ strmi fp, [r4], r8, lsr #31 │ │ │ │ @ instruction: 0xf801429f │ │ │ │ ldclle 15, cr12, [r3], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcdd44 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcdc84 │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r9 @ │ │ │ │ andseq pc, r3, r2, lsl r9 @ │ │ │ │ addmi r3, r1, #67108864 @ 0x4000000 │ │ │ │ strmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf80c429f │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe56154 │ │ │ │ + bne 0xffe56094 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x444148 │ │ │ │ - blls 0x2a7dcc │ │ │ │ + blmi 0x444088 │ │ │ │ + blls 0x2a7d0c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ @@ -194155,15 +194107,15 @@ │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490e04 │ │ │ │ + b 0x1490d44 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194180,15 +194132,15 @@ │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf93e0e02 │ │ │ │ @ instruction: 0xf9321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ svclt 0x00a84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x18bedc │ │ │ │ + blne 0x18be1c │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194212,15 +194164,15 @@ │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490ee8 │ │ │ │ + b 0x1490e28 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194237,15 +194189,15 @@ │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ svclt 0x00a84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x20c040 │ │ │ │ + blne 0x20bf80 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194269,15 +194221,15 @@ │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #51200 @ 0xc800 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490fcc │ │ │ │ + b 0x1490f0c │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194287,30 +194239,30 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r8, lsl r8 @ │ │ │ │ strmi r3, [r4, #769] @ 0x301 │ │ │ │ strmi fp, [r4], r8, lsr #31 │ │ │ │ @ instruction: 0xf801429f │ │ │ │ ldclle 15, cr12, [r3], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcdff4 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcdf34 │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r2, lsl r8 @ │ │ │ │ addmi r3, r1, #67108864 @ 0x4000000 │ │ │ │ strmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf80c429f │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe56404 │ │ │ │ + bne 0xffe56344 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x4443f8 │ │ │ │ - blls 0x2a807c │ │ │ │ + blmi 0x444338 │ │ │ │ + blls 0x2a7fbc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ @@ -194327,15 +194279,15 @@ │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x14910b4 │ │ │ │ + b 0x1490ff4 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194352,15 +194304,15 @@ │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ svclt 0x00a84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x18c18c │ │ │ │ + blne 0x18c0cc │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194384,15 +194336,15 @@ │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1491198 │ │ │ │ + b 0x14910d8 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194409,15 +194361,15 @@ │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ svclt 0x00284281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x20c2f0 │ │ │ │ + blne 0x20c230 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194426,15 +194378,15 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - blx 0xff28a966 │ │ │ │ + blx 0xff28a8a6 │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ stc2l 1, cr15, [r2, #-864] @ 0xfffffca0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -194442,17 +194394,17 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fa78 │ │ │ │ + b 0x149f9b8 │ │ │ │ @ instruction: 0xf1a029a3 │ │ │ │ - bl 0x10fe6c │ │ │ │ + bl 0x10fdac │ │ │ │ ldm r5!, {r1, r2, r8, r9, fp}^ │ │ │ │ ldrbmi r0, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf004464a │ │ │ │ ldrbmi pc, [sp, #-2141] @ 0xfffff7a3 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ stmibne r0!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdble r7, {r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -194473,17 +194425,17 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149faf4 │ │ │ │ + b 0x149fa34 │ │ │ │ @ instruction: 0xf1a029a3 │ │ │ │ - bl 0x10fee8 │ │ │ │ + bl 0x10fe28 │ │ │ │ ldm r5!, {r1, r2, r8, r9, fp}^ │ │ │ │ ldrbmi r0, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf004464a │ │ │ │ ldrbmi pc, [sp, #-2373] @ 0xfffff6bb @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ stmibne r0!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdble r7, {r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -194504,25 +194456,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fb70 │ │ │ │ + b 0x149fab0 │ │ │ │ svcne 0x000729a3 │ │ │ │ - bleq 0x288f48 │ │ │ │ - bleq 0x20c49c │ │ │ │ + bleq 0x288e88 │ │ │ │ + bleq 0x20c3dc │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf99cf004 │ │ │ │ @ instruction: 0xf847455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57764 │ │ │ │ + bne 0xe576a4 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194535,25 +194487,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fbec │ │ │ │ + b 0x149fb2c │ │ │ │ svcne 0x000729a3 │ │ │ │ - bleq 0x288fc4 │ │ │ │ - bleq 0x20c518 │ │ │ │ + bleq 0x288f04 │ │ │ │ + bleq 0x20c458 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ - blx 0xa0a3dc │ │ │ │ + blx 0xa0a31c │ │ │ │ @ instruction: 0xf847455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe577e0 │ │ │ │ + bne 0xe57720 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194566,25 +194518,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fc68 │ │ │ │ + b 0x149fba8 │ │ │ │ @ instruction: 0x1e8729a3 │ │ │ │ - bleq 0x289040 │ │ │ │ - bleq 0x18c514 │ │ │ │ + bleq 0x288f80 │ │ │ │ + bleq 0x18c454 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ - blx 0x130a458 │ │ │ │ + blx 0x130a398 │ │ │ │ @ instruction: 0xf827455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe5785c │ │ │ │ + bne 0xe5779c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194597,25 +194549,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fce4 │ │ │ │ + b 0x149fc24 │ │ │ │ @ instruction: 0x1e8729a3 │ │ │ │ - bleq 0x2890bc │ │ │ │ - bleq 0x18c590 │ │ │ │ + bleq 0x288ffc │ │ │ │ + bleq 0x18c4d0 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ - blx 0x10a4d6 │ │ │ │ + blx 0x10a416 │ │ │ │ @ instruction: 0xf827455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe578d8 │ │ │ │ + bne 0xe57818 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194628,17 +194580,17 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fd60 │ │ │ │ + b 0x149fca0 │ │ │ │ @ instruction: 0xf1a029a3 │ │ │ │ - bl 0x110154 │ │ │ │ + bl 0x110094 │ │ │ │ ldm r5!, {r1, r2, r8, r9, fp}^ │ │ │ │ ldrbmi r0, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf004464a │ │ │ │ ldrbmi pc, [sp, #-2999] @ 0xfffff449 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ stmibne r0!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdble r7, {r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -194659,17 +194611,17 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fddc │ │ │ │ + b 0x149fd1c │ │ │ │ @ instruction: 0xf1a029a3 │ │ │ │ - bl 0x1101d0 │ │ │ │ + bl 0x110110 │ │ │ │ ldm r5!, {r1, r2, r8, r9, fp}^ │ │ │ │ ldrbmi r0, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf004464a │ │ │ │ ldrbmi pc, [sp, #-2981] @ 0xfffff45b @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ stmibne r0!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdble r7, {r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -194690,25 +194642,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fe58 │ │ │ │ + b 0x149fd98 │ │ │ │ svcne 0x000729a3 │ │ │ │ - bleq 0x289230 │ │ │ │ - bleq 0x20c784 │ │ │ │ + bleq 0x289170 │ │ │ │ + bleq 0x20c6c4 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf844f004 │ │ │ │ @ instruction: 0xf847455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57a4c │ │ │ │ + bne 0xe5798c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194721,25 +194673,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fed4 │ │ │ │ + b 0x149fe14 │ │ │ │ svcne 0x000729a3 │ │ │ │ - bleq 0x2892ac │ │ │ │ - bleq 0x20c800 │ │ │ │ + bleq 0x2891ec │ │ │ │ + bleq 0x20c740 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf8ccf004 │ │ │ │ @ instruction: 0xf847455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57ac8 │ │ │ │ + bne 0xe57a08 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194752,25 +194704,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149ff50 │ │ │ │ + b 0x149fe90 │ │ │ │ @ instruction: 0x1e8729a3 │ │ │ │ - bleq 0x289328 │ │ │ │ - bleq 0x18c7fc │ │ │ │ + bleq 0x289268 │ │ │ │ + bleq 0x18c73c │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf900f004 │ │ │ │ @ instruction: 0xf827455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57b44 │ │ │ │ + bne 0xe57a84 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194783,25 +194735,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149ffcc │ │ │ │ + b 0x149ff0c │ │ │ │ @ instruction: 0x1e8729a3 │ │ │ │ - bleq 0x2893a4 │ │ │ │ - bleq 0x18c878 │ │ │ │ + bleq 0x2892e4 │ │ │ │ + bleq 0x18c7b8 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf9b8f004 │ │ │ │ @ instruction: 0xf827455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57bc0 │ │ │ │ + bne 0xe57b00 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194815,15 +194767,15 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x110438 │ │ │ │ + bl 0x110378 │ │ │ │ @ instruction: 0xf8920a06 │ │ │ │ addsne fp, fp, #2 │ │ │ │ ldm r5!, {r0, r1, r4, r7, ip, sp, lr}^ │ │ │ │ strbmi r0, [fp], -r2, lsl #2 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ ldrbmi pc, [r5, #-3447] @ 0xfffff289 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ @@ -194848,15 +194800,15 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x1104bc │ │ │ │ + bl 0x1103fc │ │ │ │ @ instruction: 0xf8920a06 │ │ │ │ addsne fp, fp, #2 │ │ │ │ ldm r5!, {r0, r1, r4, r7, ip, sp, lr}^ │ │ │ │ strbmi r0, [fp], -r2, lsl #2 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ ldrbmi pc, [r5, #-3675] @ 0xfffff1a5 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ @@ -194881,26 +194833,26 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ svcne 0x0007460d │ │ │ │ - beq 0x289524 │ │ │ │ + beq 0x289464 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x20ca80 │ │ │ │ + bleq 0x20c9c0 │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ cdp2 0, 13, cr15, cr12, cr3, {0} │ │ │ │ @ instruction: 0xf8474555 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ andlt pc, r2, r9, lsl #17 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57d4c │ │ │ │ + bne 0xe57c8c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194914,26 +194866,26 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ svcne 0x0007460d │ │ │ │ - beq 0x2895a8 │ │ │ │ + beq 0x2894e8 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x20cb04 │ │ │ │ + bleq 0x20ca44 │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ @ instruction: 0xff60f003 │ │ │ │ @ instruction: 0xf8474555 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ andlt pc, r2, r9, lsl #17 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57dd0 │ │ │ │ + bne 0xe57d10 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194947,26 +194899,26 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ cdpne 6, 8, cr4, cr7, cr13, {0} │ │ │ │ - beq 0x28962c │ │ │ │ + beq 0x28956c │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x18cb08 │ │ │ │ + bleq 0x18ca48 │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ @ instruction: 0xffa0f003 │ │ │ │ @ instruction: 0xf8274555 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ andlt pc, r2, r9, lsl #17 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57e54 │ │ │ │ + bne 0xe57d94 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194980,26 +194932,26 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ cdpne 6, 8, cr4, cr7, cr13, {0} │ │ │ │ - beq 0x2896b0 │ │ │ │ + beq 0x2895f0 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x18cb8c │ │ │ │ + bleq 0x18cacc │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ @ instruction: 0xf854f004 │ │ │ │ @ instruction: 0xf8274555 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ andlt pc, r2, r9, lsl #17 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57ed8 │ │ │ │ + bne 0xe57e18 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -195013,18 +194965,18 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ cdpne 6, 8, cr4, cr7, cr13, {0} │ │ │ │ - beq 0x289734 │ │ │ │ + beq 0x289674 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x18cc10 │ │ │ │ + bleq 0x18cb50 │ │ │ │ @ instruction: 0xf0044649 │ │ │ │ @ instruction: 0xf827fc95 │ │ │ │ ldrbmi r0, [r5, #-3842] @ 0xfffff0fe │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88945b0 │ │ │ │ stmdble r7, {r1, ip, sp, pc} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -195045,18 +194997,18 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ svcne 0x0007460d │ │ │ │ - beq 0x2897b4 │ │ │ │ + beq 0x2896f4 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x20cd10 │ │ │ │ + bleq 0x20cc50 │ │ │ │ @ instruction: 0xf0044649 │ │ │ │ @ instruction: 0xf847fc6f │ │ │ │ ldrbmi r0, [r5, #-3844] @ 0xfffff0fc │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88945b0 │ │ │ │ stmdble r7, {r1, ip, sp, pc} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -195084,15 +195036,15 @@ │ │ │ │ @ instruction: 0xf9123f01 │ │ │ │ addmi r4, lr, #1, 30 │ │ │ │ vqrdmlah.s d15, d4, d3 │ │ │ │ @ instruction: 0x2323ea4f │ │ │ │ svccc 0x0001f80e │ │ │ │ strtmi sp, [r8], #-499 @ 0xfffffe0d │ │ │ │ stmdble r7, {r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x30a2c8 │ │ │ │ + blvc 0x30a208 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195113,15 +195065,15 @@ │ │ │ │ @ instruction: 0xf8324b02 │ │ │ │ adcsmi r3, r1, #2, 30 │ │ │ │ vqrdmlah.s d15, d4, d3 │ │ │ │ @ instruction: 0x4323ea4f │ │ │ │ svccc 0x0002f82e │ │ │ │ strtmi sp, [r8], #-499 @ 0xfffffe0d │ │ │ │ stmdble r7, {r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x30a340 │ │ │ │ + blvc 0x30a280 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195141,15 +195093,15 @@ │ │ │ │ @ instruction: 0xf851440e │ │ │ │ @ instruction: 0xf85c3b04 │ │ │ │ adcsmi r2, r1, #4, 30 │ │ │ │ movwcs pc, #15234 @ 0x3b82 @ │ │ │ │ svccc 0x0004f844 │ │ │ │ strtmi sp, [r8], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x2ca3b4 │ │ │ │ + blvc 0x2ca2f4 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195160,30 +195112,30 @@ │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdbcs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ svceq 0x0002f1b9 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf109bf18 │ │ │ │ @ instruction: 0x4c240901 │ │ │ │ - b 0x14bafa0 │ │ │ │ + b 0x14baee0 │ │ │ │ svclt 0x001608c8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strbmi r4, [sl], r2, asr #13 │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strbmi fp, [r1], r8, lsl #30 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ strmi r4, [r6], -sl, lsl #9 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blvc 0x18a414 │ │ │ │ + blvc 0x18a354 │ │ │ │ ldm r5!, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmdage r2, {r1, r8, r9, sp} │ │ │ │ - blvc 0x10a3f8 │ │ │ │ + blvc 0x10a338 │ │ │ │ @ instruction: 0xf0813708 │ │ │ │ strcc pc, [r8], -r1, asr #23 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ andeq lr, r9, r4, lsl #22 │ │ │ │ stmdble r9, {r3, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdbeq r0, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -195217,15 +195169,15 @@ │ │ │ │ @ instruction: 0xf8123f01 │ │ │ │ addmi r4, lr, #1, 30 │ │ │ │ vqrdmulh.s d15, d3, d4 │ │ │ │ tstcs r3, #323584 @ 0x4f000 │ │ │ │ svccc 0x0001f80e │ │ │ │ strtmi sp, [r8], #-499 @ 0xfffffe0d │ │ │ │ stmdble r7, {r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x30a4e8 │ │ │ │ + blvc 0x30a428 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195246,15 +195198,15 @@ │ │ │ │ @ instruction: 0xf8324b02 │ │ │ │ adcsmi r3, r1, #2, 30 │ │ │ │ vqrdmulh.s d15, d3, d4 │ │ │ │ tstmi r3, #323584 @ 0x4f000 │ │ │ │ svccc 0x0002f82e │ │ │ │ strtmi sp, [r8], #-499 @ 0xfffffe0d │ │ │ │ stmdble r7, {r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x30a560 │ │ │ │ + blvc 0x30a4a0 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195274,15 +195226,15 @@ │ │ │ │ @ instruction: 0xf851440e │ │ │ │ @ instruction: 0xf85c2b04 │ │ │ │ adcsmi r3, r1, #4, 30 │ │ │ │ movwcs pc, #15266 @ 0x3ba2 @ │ │ │ │ svccc 0x0004f844 │ │ │ │ strtmi sp, [r8], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x2ca5d4 │ │ │ │ + blvc 0x2ca514 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195293,30 +195245,30 @@ │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdbcs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ svceq 0x0002f1b9 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf109bf18 │ │ │ │ @ instruction: 0x4c240901 │ │ │ │ - b 0x14bb1c0 │ │ │ │ + b 0x14bb100 │ │ │ │ svclt 0x001608c8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strbmi r4, [sl], r2, asr #13 │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strbmi fp, [r1], r8, lsl #30 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ strmi r4, [r6], -sl, lsl #9 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blvc 0x18a634 │ │ │ │ + blvc 0x18a574 │ │ │ │ ldm r5!, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmdage r2, {r1, r8, r9, sp} │ │ │ │ - blvc 0x10a618 │ │ │ │ + blvc 0x10a558 │ │ │ │ @ instruction: 0xf0813708 │ │ │ │ strcc pc, [r8], -r5, lsl #21 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ andeq lr, r9, r4, lsl #22 │ │ │ │ stmdble r9, {r3, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdbeq r0, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -195336,15 +195288,15 @@ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ sbcslt r4, pc, #132, 12 @ 0x8400000 │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ stmdacs r2, {r0, r8, r9, sl, ip, sp} │ │ │ │ svclt 0x0018b085 │ │ │ │ vaddl.u8 , d3, d1 │ │ │ │ - b 0x1498668 │ │ │ │ + b 0x14985a8 │ │ │ │ @ instruction: 0xf1a207c7 │ │ │ │ svclt 0x00140408 │ │ │ │ ldrtmi r0, [r8], -r0, asr #1 │ │ │ │ cdpeq 1, 0, cr15, cr0, cr5, {6} │ │ │ │ eoreq pc, r0, #1073741865 @ 0x40000029 │ │ │ │ streq pc, [r8], -ip, lsr #3 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @@ -195354,30 +195306,30 @@ │ │ │ │ stmib sp, {r2, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8547001 │ │ │ │ @ instruction: 0xf1ae0f08 │ │ │ │ ldmib r1, {r5, r8, r9, sl}^ │ │ │ │ @ instruction: 0xf1ce2300 │ │ │ │ tstcc r8, r0, lsr #20 │ │ │ │ stmdavs r0!, {r1, r6, lr}^ │ │ │ │ - b 0xfe1a05c0 │ │ │ │ - blx 0x94fca0 │ │ │ │ - blx 0x18b0b8 │ │ │ │ - blx 0x1cccc4 │ │ │ │ - b 0x110dccc │ │ │ │ - blx 0x98f0dc │ │ │ │ - blx 0x98dce4 │ │ │ │ - b 0x110d8e0 │ │ │ │ - blx 0x14f0e8 │ │ │ │ - b 0x110b8f8 │ │ │ │ - blx 0x18f0cc │ │ │ │ - b 0x118b900 │ │ │ │ + b 0xfe1a0500 │ │ │ │ + blx 0x94fbe0 │ │ │ │ + blx 0x18aff8 │ │ │ │ + blx 0x1ccc04 │ │ │ │ + b 0x110dc0c │ │ │ │ + blx 0x98f01c │ │ │ │ + blx 0x98dc24 │ │ │ │ + b 0x110d820 │ │ │ │ + blx 0x14f028 │ │ │ │ + b 0x110b838 │ │ │ │ + blx 0x18f00c │ │ │ │ + b 0x118b840 │ │ │ │ @ instruction: 0xf8460207 │ │ │ │ - b 0x1152cf0 │ │ │ │ - blx 0x98f8fc │ │ │ │ - b 0x11cbcec │ │ │ │ + b 0x1152c30 │ │ │ │ + blx 0x98f83c │ │ │ │ + b 0x11cbc2c │ │ │ │ rsbsvs r0, r3, r2, lsl #6 │ │ │ │ ldmib sp, {r0, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7301 │ │ │ │ addsmi ip, pc, #12 │ │ │ │ stmdble r9, {r2, r3, r4, r7, sl, lr} │ │ │ │ movweq lr, #52131 @ 0xcba3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -195386,47 +195338,47 @@ │ │ │ │ ldmle r9!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2631c │ │ │ │ + bl 0xfec2625c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - strpl pc, [r1], #-577 @ 0xfffffdbf │ │ │ │ + strbmi pc, [r1], #-577 @ 0xfffffdbf @ │ │ │ │ streq pc, [ip], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f29401 │ │ │ │ andlt pc, r2, r3, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec26354 │ │ │ │ + bl 0xfec26294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - strtpl pc, [r9], #-577 @ 0xfffffdbf │ │ │ │ + strbtmi pc, [r9], #-577 @ 0xfffffdbf @ │ │ │ │ streq pc, [ip], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f29401 │ │ │ │ andlt pc, r2, r7, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2638c │ │ │ │ + bl 0xfec262cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - ldrbpl pc, [r1], #-577 @ 0xfffffdbf @ │ │ │ │ + ldrmi pc, [r1], #577 @ 0x241 │ │ │ │ streq pc, [ip], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f29401 │ │ │ │ andlt pc, r2, fp, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -195481,92 +195433,92 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r4, [sl], -r7, lsl #12 │ │ │ │ strteq r0, [r8], #-1073 @ 0xfffffbcf │ │ │ │ @ instruction: 0xf755461c │ │ │ │ - strmi pc, [r0], r3, lsr #23 │ │ │ │ + strmi pc, [r0], r3, lsl #24 │ │ │ │ @ instruction: 0xf6cf2000 │ │ │ │ @ instruction: 0x462270ff │ │ │ │ tsteq r0, r6, lsl #20 │ │ │ │ @ instruction: 0xf7554028 │ │ │ │ - @ instruction: 0x4622fb99 │ │ │ │ + @ instruction: 0x4622fbf9 │ │ │ │ strbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xfe40d006 │ │ │ │ + blx 0xffc0cf46 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf75441f0 │ │ │ │ - svclt 0x0000bb85 │ │ │ │ + svclt 0x0000bbe5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, pc, lsl #12 │ │ │ │ - bleq 0x10b418 │ │ │ │ - blvc 0xcce1c │ │ │ │ - b 0x2903dc │ │ │ │ + bleq 0x10b358 │ │ │ │ + blvc 0xccd5c │ │ │ │ + b 0x29031c │ │ │ │ ldmdbls r0, {r0, r1, r3, r9, fp} │ │ │ │ stmdbmi r0, {r1, r2, r5, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ - bleq 0x3c9afc │ │ │ │ + bleq 0x3c9a3c │ │ │ │ stmdami r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svcmi 0x00fff1b9 │ │ │ │ stmdale r7, {r2, r8, ip, pc} │ │ │ │ @ instruction: 0xf6c72100 │ │ │ │ - b 0x2abb04 │ │ │ │ + b 0x2aba44 │ │ │ │ @ instruction: 0xf1b00001 │ │ │ │ stmdble sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9a4f754 │ │ │ │ + blx 0x20cfa8 │ │ │ │ suble r2, r4, r0, lsl #16 │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0x150d07c │ │ │ │ + bllt 0xfed0cfbc │ │ │ │ andmi pc, r0, r8, lsr #32 │ │ │ │ svcmi 0x00fff1b0 │ │ │ │ andmi sp, sl, ip, ror #17 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ ldrtmi sp, [r0], -r8, ror #17 │ │ │ │ @ instruction: 0xf7614619 │ │ │ │ - strmi pc, [r3], -fp, asr #20 │ │ │ │ + strmi pc, [r3], -fp, lsr #21 │ │ │ │ ldrbmi r4, [r0], -r9, lsl #13 │ │ │ │ ldrmi r4, [sl], r1, lsr #12 │ │ │ │ - blx 0x120d0d8 │ │ │ │ + blx 0xfea0d018 │ │ │ │ strmi r4, [pc], -r3, lsl #12 │ │ │ │ strtmi r4, [r1], -r0, asr #12 │ │ │ │ @ instruction: 0xf7614698 │ │ │ │ - @ instruction: 0x4603fa3d │ │ │ │ + @ instruction: 0x4603fa9d │ │ │ │ ldrbmi r9, [r8], -r5, lsl #2 │ │ │ │ ldrmi r4, [fp], r1, lsr #12 │ │ │ │ - blx 0xe8d0f4 │ │ │ │ + blx 0xfe68d034 │ │ │ │ strmi r9, [r6], r4, lsl #22 │ │ │ │ ldrbmi r4, [sl], -lr, lsl #12 │ │ │ │ movwls r4, #1609 @ 0x649 │ │ │ │ - blls 0x220f44 │ │ │ │ + blls 0x220e84 │ │ │ │ @ instruction: 0xf7554650 │ │ │ │ - ldrtmi pc, [r3], -r9, lsr #23 @ │ │ │ │ + ldrtmi pc, [r3], -r9, lsl #24 @ │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ strcs r4, [r0], -sl, asr #12 │ │ │ │ strls r4, [r2], -r0, asr #12 │ │ │ │ strls r4, [r3], #-1593 @ 0xfffff9c7 │ │ │ │ - mcrr2 7, 5, pc, r4, cr11 @ │ │ │ │ + stc2 7, cr15, [r4], #364 @ 0x16c │ │ │ │ @ instruction: 0xf7614622 │ │ │ │ - strmi pc, [r6], -r9, lsr #21 │ │ │ │ + strmi pc, [r6], -r9, lsl #22 │ │ │ │ @ instruction: 0x4621e7ba │ │ │ │ @ instruction: 0xf7544650 │ │ │ │ - tstplt r8, r9, asr r9 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xb108f9b9 │ │ │ │ sbfx r4, r6, #12, #20 │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf952f754 │ │ │ │ + @ instruction: 0xf9b2f754 │ │ │ │ strbmi fp, [r6], -r8, lsl #2 │ │ │ │ strtmi lr, [r1], -ip, lsr #15 │ │ │ │ @ instruction: 0xf7544658 │ │ │ │ - ldmdblt r0!, {r0, r1, r3, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0!, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00fff1b9 │ │ │ │ movwcs sp, #2212 @ 0x8a4 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ @ instruction: 0xf1b3403b │ │ │ │ stmiale r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ │ │ │ │ movwmi pc, #40 @ 0x28 @ │ │ │ │ svcmi 0x00fff1b3 │ │ │ │ @@ -195577,46 +195529,46 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461db093 │ │ │ │ @ instruction: 0xf10d4b5d │ │ │ │ @ instruction: 0x26000930 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9311 │ │ │ │ - blls 0x810018 │ │ │ │ + blls 0x80ff58 │ │ │ │ ldrsbtgt pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ strls r4, [ip], -sl, lsl #13 │ │ │ │ vrshr.u64 , , #61 │ │ │ │ - blcs 0x15802c │ │ │ │ + blcs 0x157f6c │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ - b 0x14b343c │ │ │ │ + b 0x14b337c │ │ │ │ stmib r9, {r0, r1, r2, r6, r7, r8, r9, sl}^ │ │ │ │ svclt 0x00166601 │ │ │ │ @ instruction: 0x463b00db │ │ │ │ - b 0x14b4050 │ │ │ │ + b 0x14b3f90 │ │ │ │ @ instruction: 0xf89c0ba3 │ │ │ │ svclt 0x0008314c │ │ │ │ @ instruction: 0xf8c99703 │ │ │ │ @ instruction: 0xf8a9600c │ │ │ │ - blcs 0xe7498 │ │ │ │ + blcs 0xe73d8 │ │ │ │ @ instruction: 0xf10dd05f │ │ │ │ @ instruction: 0xf8dc081c │ │ │ │ strbmi r2, [r6], r2, lsl #31 │ │ │ │ svccc 0x0086f8dc │ │ │ │ svceq 0x007af8dc │ │ │ │ svcne 0x007ef8dc │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ svccc 0x0000f8dc │ │ │ │ svccs 0x008af8bc │ │ │ │ andcs pc, r0, lr, lsr #17 │ │ │ │ ldreq r2, [fp], #513 @ 0x201 │ │ │ │ eorcs pc, r8, sp, lsl #17 │ │ │ │ @ instruction: 0x46c6d556 │ │ │ │ strbmi r9, [ip], r2, lsl #22 │ │ │ │ - blcc 0x1f50a8 │ │ │ │ + blcc 0x1f4fe8 │ │ │ │ ldm lr!, {r2, r8, r9, ip, pc} │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ svcls 0x0004000f │ │ │ │ @ instruction: 0xf1aa3d04 │ │ │ │ @ instruction: 0x3c040a04 │ │ │ │ andeq pc, r5, #79 @ 0x4f │ │ │ │ ldrdcc pc, [r0], -lr │ │ │ │ @@ -195625,24 +195577,24 @@ │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ strcc r4, [r1], -r3, asr #12 │ │ │ │ svccs 0x0004f854 │ │ │ │ svcne 0x0004f85a │ │ │ │ svceq 0x0004f855 │ │ │ │ mrc2 7, 7, pc, cr10, cr15, {7} │ │ │ │ @ instruction: 0xf847455e │ │ │ │ - blle 0xffc930e8 │ │ │ │ + blle 0xffc93028 │ │ │ │ ldmib sp, {r0, r2, r8, r9, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], #-514 @ 0xfffffdfe │ │ │ │ andle r4, r8, #-1610612725 @ 0xa000000b │ │ │ │ strcs r9, [r0], #-2563 @ 0xfffff5fd │ │ │ │ - bne 0xff5188ec │ │ │ │ + bne 0xff51882c │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ addsmi r1, r7, #5898240 @ 0x5a0000 │ │ │ │ - blmi 0x9458e0 │ │ │ │ - blls 0x529564 │ │ │ │ + blmi 0x945820 │ │ │ │ + blls 0x5294a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r8, r0, lsl #6 │ │ │ │ andcs fp, r0, r3, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -195654,25 +195606,25 @@ │ │ │ │ @ instruction: 0xf88dc60f │ │ │ │ @ instruction: 0xf8dce028 │ │ │ │ eorshi r3, r3, r0 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ @ instruction: 0xf88d3025 │ │ │ │ movwcs r3, #24615 @ 0x6027 │ │ │ │ andscc pc, lr, sp, lsl #17 │ │ │ │ - blls 0x15e95c │ │ │ │ - beq 0x20bbf8 │ │ │ │ + blls 0x15e89c │ │ │ │ + beq 0x20bb38 │ │ │ │ strcs r3, [r0], -r4, lsl #24 │ │ │ │ stmdbeq r4, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f854 │ │ │ │ @ instruction: 0xf85a4643 │ │ │ │ strcc r1, [r1], -r4, lsl #30 │ │ │ │ svceq 0x0004f855 │ │ │ │ mcr2 7, 4, pc, cr4, cr15, {7} @ │ │ │ │ @ instruction: 0xf849455e │ │ │ │ - blle 0xffd13184 │ │ │ │ + blle 0xffd130c4 │ │ │ │ @ instruction: 0xf1d7e7b1 │ │ │ │ svclt 0x0000fb8b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @@ -195683,108 +195635,108 @@ │ │ │ │ @ instruction: 0xf04f9217 │ │ │ │ stmib sp, {r9}^ │ │ │ │ stcls 3, cr1, [r2, #-24]! @ 0xffffffe8 │ │ │ │ @ instruction: 0x9612b2fb │ │ │ │ andls r3, r4, r1, lsl #6 │ │ │ │ strvs lr, [r1], -r9, asr #19 │ │ │ │ vshr.u64 q8, q6, #57 │ │ │ │ - blcs 0x1581c4 │ │ │ │ + blcs 0x158104 │ │ │ │ strls fp, [sl], #-3850 @ 0xfffff0f6 │ │ │ │ strtmi r3, [r3], -r1, lsl #6 │ │ │ │ strcs lr, [r7, pc, asr #20]! │ │ │ │ andvs pc, ip, r9, asr #17 │ │ │ │ sbcseq fp, fp, ip, lsl pc │ │ │ │ @ instruction: 0xf8a9930a │ │ │ │ addsne r6, sl, r0, lsl r0 │ │ │ │ @ instruction: 0x314cf895 │ │ │ │ andls r2, r5, #4, 20 @ 0x4000 │ │ │ │ andcs fp, r4, #168, 30 @ 0x2a0 │ │ │ │ - blcs 0xf3df8 │ │ │ │ + blcs 0xf3d38 │ │ │ │ @ instruction: 0xf10dd06b │ │ │ │ @ instruction: 0xf8d50834 │ │ │ │ strbmi r2, [r4], r2, lsl #31 │ │ │ │ svccc 0x0086f8d5 │ │ │ │ svceq 0x007af8d5 │ │ │ │ svcne 0x007ef8d5 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ svccc 0x0000f8d5 │ │ │ │ svccs 0x008af8b5 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ ldreq r2, [fp], #513 @ 0x201 │ │ │ │ subcs pc, r0, sp, lsl #17 │ │ │ │ ldrtmi sp, [r6], r0, ror #10 │ │ │ │ - bl 0x360f3c │ │ │ │ + bl 0x360e7c │ │ │ │ movwls r0, #37767 @ 0x9387 │ │ │ │ ldrbtmi r4, [r3], sp, asr #12 │ │ │ │ strcs ip, [r5, -pc, lsl #28] │ │ │ │ strls ip, [fp], #-1295 @ 0xfffffaf1 │ │ │ │ eorhi r6, fp, r3, lsr r8 │ │ │ │ @ instruction: 0xf88d4673 │ │ │ │ - bls 0x32b768 │ │ │ │ + bls 0x32b6a8 │ │ │ │ addseq r4, sp, ip, asr r6 │ │ │ │ @ instruction: 0xf8529308 │ │ │ │ - bls 0x1b76f8 │ │ │ │ - bls 0x2a089c │ │ │ │ - bls 0x255bb0 │ │ │ │ - bls 0x1d5bb0 │ │ │ │ + bls 0x1b7638 │ │ │ │ + bls 0x2a07dc │ │ │ │ + bls 0x255af0 │ │ │ │ + bls 0x1d5af0 │ │ │ │ @ instruction: 0xf8574415 │ │ │ │ strbmi r0, [r3], -r4, lsl #22 │ │ │ │ - blne 0x20d7bc │ │ │ │ + blne 0x20d6fc │ │ │ │ strcc r4, [r1], #-1618 @ 0xfffff9ae │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 1, pc, cr10, cr15, {7} @ │ │ │ │ @ instruction: 0xf845455c │ │ │ │ - blle 0xffcd2288 │ │ │ │ - blls 0x2f5e88 │ │ │ │ - bls 0x2206cc │ │ │ │ + blle 0xffcd21c8 │ │ │ │ + blls 0x2f5dc8 │ │ │ │ + bls 0x22060c │ │ │ │ ldclle 5, cr4, [ip], {90} @ 0x5a │ │ │ │ - bls 0x3766b4 │ │ │ │ + bls 0x3765f4 │ │ │ │ addsmi r9, r4, #4, 22 @ 0x1000 │ │ │ │ stmdble r8, {r0, r1, r4, sl, lr} │ │ │ │ strcs r9, [r0], -sl, lsl #20 │ │ │ │ - bne 0xff519298 │ │ │ │ + bne 0xff5191d8 │ │ │ │ strvs lr, [r2, -r3, ror #17] │ │ │ │ addsmi r1, r4, #5898240 @ 0x5a0000 │ │ │ │ - blmi 0xb45a8c │ │ │ │ - blls 0x6a9710 │ │ │ │ + blmi 0xb459cc │ │ │ │ + blls 0x6a9650 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 120) │ │ │ │ andcs fp, r0, r9, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf6058ff0 │ │ │ │ @ instruction: 0xf10d7568 │ │ │ │ @ instruction: 0x46460834 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strgt ip, [pc], -pc, lsl #26 │ │ │ │ subgt pc, r0, sp, lsl #17 │ │ │ │ eorshi r6, r3, fp, lsr #16 │ │ │ │ - bl 0x357ee4 │ │ │ │ + bl 0x357e24 │ │ │ │ ldrmi r0, [r2], r7, lsl #23 │ │ │ │ strlt lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ movwcs r4, #5779 @ 0x1693 │ │ │ │ eorscc pc, sp, sp, lsl #17 │ │ │ │ eorscc pc, pc, sp, lsl #17 │ │ │ │ @ instruction: 0xf88d2306 │ │ │ │ - blls 0x2db7d8 │ │ │ │ - b 0x14a1074 │ │ │ │ + blls 0x2db718 │ │ │ │ + b 0x14a0fb4 │ │ │ │ @ instruction: 0xf853058a │ │ │ │ - blls 0x1b37b8 │ │ │ │ - blls 0x2a097c │ │ │ │ - blls 0x255c90 │ │ │ │ - blls 0x1d5c90 │ │ │ │ + blls 0x1b36f8 │ │ │ │ + blls 0x2a08bc │ │ │ │ + blls 0x255bd0 │ │ │ │ + blls 0x1d5bd0 │ │ │ │ @ instruction: 0xf856441d │ │ │ │ strbmi r1, [r3], -r4, lsl #22 │ │ │ │ - bleq 0x20d880 │ │ │ │ + bleq 0x20d7c0 │ │ │ │ strcc r4, [r1], #-1610 @ 0xfffff9b6 │ │ │ │ stc2 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ @ instruction: 0xf845455c │ │ │ │ - blle 0xffd52344 │ │ │ │ + blle 0xffd52284 │ │ │ │ ldrmi r9, [sl], #2819 @ 0xb03 │ │ │ │ ldrbmi r9, [fp, #-2821] @ 0xfffff4fb │ │ │ │ stcls 12, cr13, [r9], {223} @ 0xdf │ │ │ │ @ instruction: 0xf1d7e7a1 │ │ │ │ svclt 0x0000faa5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -195792,24 +195744,24 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb095 │ │ │ │ ldrmi r4, [r5], -r2, lsr #23 │ │ │ │ @ instruction: 0xf04faf0e │ │ │ │ ldmdavs fp, {r8, r9, fp} │ │ │ │ @ instruction: 0xf04f9313 │ │ │ │ - blls 0x890374 │ │ │ │ + blls 0x8902b4 │ │ │ │ ldrsbthi pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ @ instruction: 0xf8cd460c │ │ │ │ sbcslt fp, sl, #56 @ 0x38 │ │ │ │ movwcs pc, #5059 @ 0x13c3 @ │ │ │ │ @ instruction: 0xf1022b02 │ │ │ │ svclt 0x00180201 │ │ │ │ andls r3, r5, r1, lsl #6 │ │ │ │ vstmiaeq r2, {s29-s107} │ │ │ │ - bllt 0x149eb4 │ │ │ │ + bllt 0x149df4 │ │ │ │ sbcseq fp, fp, r6, lsl pc │ │ │ │ movwls r4, #26211 @ 0x6663 │ │ │ │ @ instruction: 0x03a3ea4f │ │ │ │ @ instruction: 0xf8989302 │ │ │ │ svclt 0x0008314c │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ andlt pc, ip, r7, asr #17 │ │ │ │ @@ -195834,15 +195786,15 @@ │ │ │ │ @ instruction: 0x000fe8b9 │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ movweq pc, #20559 @ 0x504f @ │ │ │ │ eorscc pc, sl, sp, lsl #17 │ │ │ │ ldrbmi r9, [r3], -r0, lsl #14 │ │ │ │ - bleq 0x20bc48 │ │ │ │ + bleq 0x20bb88 │ │ │ │ stmdavs sl!, {r4, r9, sl, ip, sp} │ │ │ │ @ instruction: 0xf8543410 │ │ │ │ ldrcc r1, [r0, #-3088] @ 0xfffff3f0 │ │ │ │ ldceq 8, cr15, [r0], {86} @ 0x56 │ │ │ │ stc2l 7, cr15, [sl, #-1020] @ 0xfffffc04 │ │ │ │ ldrbmi r9, [r3], -r0, lsl #14 │ │ │ │ stccs 8, cr15, [ip], {85} @ 0x55 │ │ │ │ @@ -195872,47 +195824,47 @@ │ │ │ │ @ instruction: 0xf8542c08 │ │ │ │ @ instruction: 0xf8561c08 │ │ │ │ @ instruction: 0xf7ff0c04 │ │ │ │ smuadls r0, r1, sp │ │ │ │ @ instruction: 0xf8554653 │ │ │ │ @ instruction: 0xf8542c04 │ │ │ │ @ instruction: 0xf7ff1c04 │ │ │ │ - blls 0x1cecd8 │ │ │ │ + blls 0x1cec18 │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ stmib r8, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1083901 │ │ │ │ - blls 0x151904 │ │ │ │ + blls 0x151844 │ │ │ │ stceq 8, cr15, [r4], {72} @ 0x48 │ │ │ │ - blle 0xfe9a0f38 │ │ │ │ + blle 0xfe9a0e78 │ │ │ │ @ instruction: 0xc01cf8dd │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ ldrmi r4, [r4, #1043] @ 0x413 │ │ │ │ - bls 0x285cfc │ │ │ │ + bls 0x285c3c │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r3!, {r0, r4, r6, r7, r9, fp, ip}^ │ │ │ │ ldmdane sl, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r2, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r5, r5, ror r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stmdavc r8!, {r3, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - beq 0xa0bd4c │ │ │ │ + beq 0xa0bc8c │ │ │ │ @ instruction: 0xf04f4657 │ │ │ │ ldm r8!, {r0, r9, sl, fp} │ │ │ │ strgt r0, [pc, -pc] │ │ │ │ eors pc, r0, sp, lsl #17 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ svcls 0x0005803b │ │ │ │ - bleq 0x10ba70 │ │ │ │ + bleq 0x10b9b0 │ │ │ │ @ instruction: 0xf8cd2301 │ │ │ │ @ instruction: 0xf88dc010 │ │ │ │ @ instruction: 0xf88d302d │ │ │ │ movwcs r3, #24623 @ 0x602f │ │ │ │ eorcc pc, r6, sp, lsl #17 │ │ │ │ ldrbmi r6, [r3], -sl, lsr #16 │ │ │ │ @ instruction: 0xf10b6821 │ │ │ │ @@ -195943,138 +195895,138 @@ │ │ │ │ stcne 8, cr15, [r8], {84} @ 0x54 │ │ │ │ ldrbmi r4, [r3], -r0, lsl #13 │ │ │ │ stceq 8, cr15, [r4], {86} @ 0x56 │ │ │ │ mrrc2 7, 15, pc, sl, cr15 @ │ │ │ │ @ instruction: 0xf8554653 │ │ │ │ @ instruction: 0xf8542c04 │ │ │ │ @ instruction: 0xf7ff1c04 │ │ │ │ - blls 0x1ceb1c │ │ │ │ + blls 0x1cea5c │ │ │ │ stmdbcc r0, {r0, r1, r2, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmib r7, {r1, r8, r9, fp, ip, pc}^ │ │ │ │ ldrcc r8, [r0, -r2] │ │ │ │ - blle 0xfeda104c │ │ │ │ + blle 0xfeda0f8c │ │ │ │ @ instruction: 0xc010f8dd │ │ │ │ @ instruction: 0xf1d7e774 │ │ │ │ svclt 0x0000f953 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -r5, lsl #1 │ │ │ │ svcne 0x001e1f2f │ │ │ │ stmdals pc, {sl, sp} @ │ │ │ │ ldrsbtlt pc, [r8], -sp @ │ │ │ │ eorslt pc, r8, sp, asr #17 │ │ │ │ vrsubhn.i16 d20, q8, │ │ │ │ - blx 0x189aa20 │ │ │ │ + blx 0x189a960 │ │ │ │ @ instruction: 0xf1bcfe80 │ │ │ │ @ instruction: 0xf10e0f02 │ │ │ │ svclt 0x00180e01 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ adccs lr, r0, pc, asr #20 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ svclt 0x00169d0e │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0x46e246f2 │ │ │ │ subeq lr, r0, pc, asr #20 │ │ │ │ stmdbeq r0, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq r0, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - beq 0xfeb8a38c │ │ │ │ + beq 0xfeb8a2cc │ │ │ │ ldrbtmi fp, [r4], r8, lsl #30 │ │ │ │ @ instruction: 0xce02e9cd │ │ │ │ eorne pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf8392300 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ streq r9, [r9], #-1280 @ 0xfffffb00 │ │ │ │ svccs 0x0004f856 │ │ │ │ @ instruction: 0xf75a0400 │ │ │ │ - ldrbmi pc, [r4, #-3863] @ 0xfffff0e9 @ │ │ │ │ + ldrbmi pc, [r4, #-3959] @ 0xfffff089 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ ldmib sp, {r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - bl 0x3c3288 │ │ │ │ + bl 0x3c31c8 │ │ │ │ strbmi r0, [r6, #12]! │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfebd8e8c │ │ │ │ + bl 0xfebd8dcc │ │ │ │ stmia r0!, {sl, fp}^ │ │ │ │ - bl 0xe0e9c │ │ │ │ + bl 0xe0ddc │ │ │ │ ldrmi r0, [lr, #780] @ 0x30c │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r4], fp, lsl #1 │ │ │ │ - beq 0x10bc00 │ │ │ │ + beq 0x10bb40 │ │ │ │ movwls r4, #26323 @ 0x66d3 │ │ │ │ @ instruction: 0xf8dd9b15 │ │ │ │ @ instruction: 0xf8cd9050 │ │ │ │ vmov.i32 d28, #176 @ 0x000000b0 │ │ │ │ sbcslt r2, ip, #1 │ │ │ │ @ instruction: 0xf1042802 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x149bae8 │ │ │ │ + b 0x149ba28 │ │ │ │ strls r0, [r9], #-1220 @ 0xfffffb3c │ │ │ │ sbceq fp, r6, r6, lsl pc │ │ │ │ ldrtmi r4, [r6], r6, lsr #13 │ │ │ │ sbccs pc, r2, r3, asr #7 │ │ │ │ orrcs pc, r0, #201326595 @ 0xc000003 │ │ │ │ strtmi fp, [r6], -r8, lsl #30 │ │ │ │ vfmseq.f32 s28, s28, s30 │ │ │ │ subeq lr, r0, #2048 @ 0x800 │ │ │ │ stmdaeq r3, {r0, r8, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbcs r4, {r0, r4, r5, r6, r9, sl, lr} │ │ │ │ svclt 0x00a89205 │ │ │ │ ldrbmi r2, [r2], -r4, lsl #2 │ │ │ │ stmib sp, {r1, r3, r7, r9, sl, lr}^ │ │ │ │ - blls 0x249338 │ │ │ │ + blls 0x249278 │ │ │ │ @ instruction: 0x465c0095 │ │ │ │ andge pc, ip, sp, asr #17 │ │ │ │ eorvc pc, fp, r3, lsr r8 @ │ │ │ │ - blls 0x260e78 │ │ │ │ + blls 0x260db8 │ │ │ │ ldmdbne lr, {r1, r4, r7, r9, sl, lr}^ │ │ │ │ - ldrteq r9, [pc], #-2820 @ 0xcfb34 │ │ │ │ + ldrteq r9, [pc], #-2820 @ 0xcfa74 │ │ │ │ @ instruction: 0xf838441d │ │ │ │ movwcs r0, #36 @ 0x24 │ │ │ │ - blcs 0x20dc98 │ │ │ │ + blcs 0x20dbd8 │ │ │ │ strcc r4, [r1], #-1593 @ 0xfffff9c7 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf75a0400 │ │ │ │ - ldrbmi pc, [ip, #-3753] @ 0xfffff157 @ │ │ │ │ - bleq 0x20dc68 │ │ │ │ + ldrbmi pc, [ip, #-3849] @ 0xfffff0f7 @ │ │ │ │ + bleq 0x20dba8 │ │ │ │ ldrbmi sp, [r2], -pc, ror #23 │ │ │ │ @ instruction: 0xf8dd9b07 │ │ │ │ ldrbmi sl, [fp, #-12] │ │ │ │ ldclle 4, cr4, [sl], {82} @ 0x52 │ │ │ │ strvs lr, [r8], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xc010f8dd │ │ │ │ ldrtmi r4, [r4], #692 @ 0x2b4 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea57f78 │ │ │ │ + bl 0xfea57eb8 │ │ │ │ stmia ip!, {r2, r3, r9, sl}^ │ │ │ │ - bl 0x3cff88 │ │ │ │ + bl 0x3cfec8 │ │ │ │ addsmi r0, ip, #402653184 @ 0x18000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ - ldclcc 1, cr15, [pc], #12 @ 0xcfbb0 │ │ │ │ + ldclcc 1, cr15, [pc], #12 @ 0xcfaf0 │ │ │ │ stmdbcc r1, {r1, r2, sl, fp, ip, pc} │ │ │ │ rsclt r3, r5, #4096 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149cbc0 │ │ │ │ + b 0x149cb00 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r0], r8, lsr #13 │ │ │ │ strbtmi r4, [r0], #1710 @ 0x6ae │ │ │ │ @ instruction: 0xf91c1e44 │ │ │ │ @ instruction: 0xf9113f01 │ │ │ │ @ instruction: 0xf9127f01 │ │ │ │ @@ -196096,49 +196048,49 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9c063902 │ │ │ │ rsclt r3, r5, #8192 @ 0x2000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149cc38 │ │ │ │ + b 0x149cb78 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1a846ae │ │ │ │ cdpne 8, 8, cr0, cr4, cr2, {0} │ │ │ │ - blcc 0x160eac │ │ │ │ + blcc 0x160dec │ │ │ │ svcgt 0x0002f933 │ │ │ │ svcvc 0x0002f931 │ │ │ │ svcvs 0x0002f932 │ │ │ │ svclt 0x00b845bc │ │ │ │ ldrmi r4, [r4, #1724]! @ 0x6bc │ │ │ │ ldrtmi fp, [r4], r8, lsr #31 │ │ │ │ @ instruction: 0xf8244543 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec59878 │ │ │ │ + bl 0xfec597b8 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe9888 │ │ │ │ + bl 0xe97c8 │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ svcne 0x000c9d08 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rsclt r1, pc, #6, 30 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x149d0c0 │ │ │ │ + b 0x149d000 │ │ │ │ svclt 0x001307c7 │ │ │ │ ldrtmi r0, [r8], sp, ror #1 │ │ │ │ @ instruction: 0x46a8463d │ │ │ │ svcge 0x0004f854 │ │ │ │ @ instruction: 0xf85c4662 │ │ │ │ andcc r1, r8, #4, 30 │ │ │ │ svcls 0x0004f85e │ │ │ │ @@ -196174,21 +196126,21 @@ │ │ │ │ @ instruction: 0x46b146b9 │ │ │ │ @ instruction: 0x9601463e │ │ │ │ svcvs 0x0008f855 │ │ │ │ @ instruction: 0xf8544621 │ │ │ │ @ instruction: 0xf10c2f08 │ │ │ │ @ instruction: 0xf10e0c08 │ │ │ │ tstcc r0, r8, lsl #28 │ │ │ │ - bl 0xfe920834 │ │ │ │ + bl 0xfe920774 │ │ │ │ stmdavs r8!, {r3, r8}^ │ │ │ │ - bl 0x1da9f00 │ │ │ │ + bl 0x1da9e40 │ │ │ │ svclt 0x00bc0b00 │ │ │ │ ldrtmi r4, [r2], -r3, lsl #12 │ │ │ │ ldrdvs lr, [r0], -ip │ │ │ │ - bl 0x1ce07dc │ │ │ │ + bl 0x1ce071c │ │ │ │ svclt 0x00bc0b03 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ stmib lr, {r0, r3, r7, r8, sl, lr}^ │ │ │ │ ldclle 3, cr2, [pc], {0} │ │ │ │ ldrtmi r9, [r2], #3585 @ 0xe01 │ │ │ │ stmdble r9, {r0, r1, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -196198,21 +196150,21 @@ │ │ │ │ ldmle r9!, {r0, r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ - ldclcc 1, cr15, [pc], #12 @ 0xcfdd8 │ │ │ │ + ldclcc 1, cr15, [pc], #12 @ 0xcfd18 │ │ │ │ stmdbcc r1, {r1, r2, sl, fp, ip, pc} │ │ │ │ rsclt r3, r5, #4096 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149cde8 │ │ │ │ + b 0x149cd28 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r0], r8, lsr #13 │ │ │ │ strbtmi r4, [r0], #1710 @ 0x6ae │ │ │ │ @ instruction: 0xf81c1e44 │ │ │ │ @ instruction: 0xf8113f01 │ │ │ │ @ instruction: 0xf8127f01 │ │ │ │ @@ -196234,49 +196186,49 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9c063902 │ │ │ │ rsclt r3, r5, #8192 @ 0x2000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149ce60 │ │ │ │ + b 0x149cda0 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1a846ae │ │ │ │ cdpne 8, 8, cr0, cr4, cr2, {0} │ │ │ │ - blcc 0x1610d4 │ │ │ │ + blcc 0x161014 │ │ │ │ svcgt 0x0002f833 │ │ │ │ svcvc 0x0002f831 │ │ │ │ svcvs 0x0002f832 │ │ │ │ svclt 0x00b845bc │ │ │ │ ldrmi r4, [r4, #1724]! @ 0x6bc │ │ │ │ ldrtmi fp, [r4], r8, lsr #31 │ │ │ │ @ instruction: 0xf8244543 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec59aa0 │ │ │ │ + bl 0xfec599e0 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe9ab0 │ │ │ │ + bl 0xe99f0 │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ svcne 0x000c9d08 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rsclt r1, pc, #6, 30 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x149d2e8 │ │ │ │ + b 0x149d228 │ │ │ │ svclt 0x001307c7 │ │ │ │ ldrtmi r0, [r8], sp, ror #1 │ │ │ │ @ instruction: 0x46a8463d │ │ │ │ svcge 0x0004f854 │ │ │ │ @ instruction: 0xf85c4662 │ │ │ │ andcc r1, r8, #4, 30 │ │ │ │ svcls 0x0004f85e │ │ │ │ @@ -196312,21 +196264,21 @@ │ │ │ │ @ instruction: 0x46b146b9 │ │ │ │ @ instruction: 0x9601463e │ │ │ │ svcvs 0x0008f855 │ │ │ │ @ instruction: 0xf8544621 │ │ │ │ @ instruction: 0xf10c2f08 │ │ │ │ @ instruction: 0xf10e0c08 │ │ │ │ tstcc r0, r8, lsl #28 │ │ │ │ - bl 0xfe920a5c │ │ │ │ + bl 0xfe92099c │ │ │ │ stmdavs r8!, {r3, r8}^ │ │ │ │ - bl 0x1daa128 │ │ │ │ + bl 0x1daa068 │ │ │ │ svclt 0x003c0b00 │ │ │ │ ldrtmi r4, [r2], -r3, lsl #12 │ │ │ │ ldrdvs lr, [r0], -ip │ │ │ │ - bl 0x1ce0a04 │ │ │ │ + bl 0x1ce0944 │ │ │ │ svclt 0x003c0b03 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ stmib lr, {r0, r3, r7, r8, sl, lr}^ │ │ │ │ ldclle 3, cr2, [pc], {0} │ │ │ │ ldrtmi r9, [r2], #3585 @ 0xe01 │ │ │ │ stmdble r9, {r0, r1, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -196344,15 +196296,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf882fa5f │ │ │ │ andcs pc, r1, #134217731 @ 0x8000003 │ │ │ │ @ instruction: 0xf1082a02 │ │ │ │ svclt 0x00180801 │ │ │ │ @ instruction: 0xf1013201 │ │ │ │ - b 0x149d810 │ │ │ │ + b 0x149d750 │ │ │ │ strmi r0, [r4], -r8, asr #17 │ │ │ │ sbcseq fp, r6, r5, lsl pc │ │ │ │ ldrtmi r4, [r1], r1, asr #13 │ │ │ │ strtmi r4, [r9], #1606 @ 0x646 │ │ │ │ @ instruction: 0xf8151e47 │ │ │ │ @ instruction: 0xf1970f01 │ │ │ │ @ instruction: 0xf807ff63 │ │ │ │ @@ -196366,40 +196318,40 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ vrshr.u64 , q2, #62 │ │ │ │ - bcs 0x158870 │ │ │ │ + bcs 0x1587b0 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ - b 0x14bfcd4 │ │ │ │ + b 0x14bfc14 │ │ │ │ strtmi r0, [r5], -r2, asr #29 │ │ │ │ @ instruction: 0x46a64675 │ │ │ │ ldmib r1, {r0, r2, r3, sl, lr}^ │ │ │ │ tstcc r8, r0, lsl #12 │ │ │ │ tsteq r2, r3, lsl r9 │ │ │ │ rscscc pc, r0, #2 │ │ │ │ movwcc pc, #61443 @ 0xf003 @ │ │ │ │ ldmdbeq r2!, {r0, r1, r4, r8, r9, lr} │ │ │ │ @ instruction: 0xf0020136 │ │ │ │ @ instruction: 0xf006320f │ │ │ │ ldmeq pc, {r4, r5, r6, r7, r9, sl, ip, sp}^ @ │ │ │ │ ldmdbeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x5a0d7c │ │ │ │ + bl 0x5a0cbc │ │ │ │ @ instruction: 0xf0090803 │ │ │ │ @ instruction: 0xf0073922 │ │ │ │ @ instruction: 0xf0083711 │ │ │ │ - b 0x129e1d4 │ │ │ │ - b 0x1491cec │ │ │ │ - bl 0x1151c14 │ │ │ │ - b 0x12924d8 │ │ │ │ + b 0x129e114 │ │ │ │ + b 0x1491c2c │ │ │ │ + bl 0x1151b54 │ │ │ │ + b 0x1292418 │ │ │ │ sbcseq r0, fp, r8, lsl #14 │ │ │ │ stmiaeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0030852 │ │ │ │ @ instruction: 0xf0063388 │ │ │ │ @ instruction: 0xf0023611 │ │ │ │ tstmi pc, #536870914 @ 0x20000002 │ │ │ │ stmdbcc r4, {r0, r3, ip, sp, lr, pc}^ │ │ │ │ @@ -196408,17 +196360,17 @@ │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ stmcc r8, {r3, ip, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ @ instruction: 0xf8cc428d │ │ │ │ bicle r3, r0, r4 │ │ │ │ ldrbmi r4, [r4, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec59d14 │ │ │ │ + bl 0xfec59c54 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe9d24 │ │ │ │ + bl 0xe9c64 │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -196431,21 +196383,21 @@ │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #4 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x0015460d │ │ │ │ @ instruction: 0x46c100d6 │ │ │ │ @ instruction: 0x464646b1 │ │ │ │ svcne 0x00074489 │ │ │ │ - bleq 0x20e2c4 │ │ │ │ + bleq 0x20e204 │ │ │ │ @ instruction: 0xf8e0f003 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sp, asr #10 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe59588 │ │ │ │ + bne 0xe594c8 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -196460,154 +196412,154 @@ │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #4 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x0015460d │ │ │ │ @ instruction: 0x46c100d6 │ │ │ │ @ instruction: 0x464646b1 │ │ │ │ svcne 0x00074489 │ │ │ │ - bleq 0x20e338 │ │ │ │ + bleq 0x20e278 │ │ │ │ @ instruction: 0xf8c8f003 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sp, asr #10 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe595fc │ │ │ │ + bne 0xe5953c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f8 │ │ │ │ svclt 0x00004770 │ │ │ │ - ldmlt r0, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0!, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2742c │ │ │ │ + bl 0xfec2736c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ ldrle r0, [sp], #-1434 @ 0xfffffa66 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9ab │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x4d0ecc │ │ │ │ + blcc 0x4d0e0c │ │ │ │ ldmdale r6, {r1, r3, r8, r9, fp, sp} │ │ │ │ - addsvc pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + rscvs pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ andle r2, lr, r1, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrb r0, [r1, r1, lsl #7]! │ │ │ │ mcrrcc 8, 13, pc, r0, cr0 @ │ │ │ │ @ instruction: 0xf77bb18b │ │ │ │ - @ instruction: 0xf000fba1 │ │ │ │ + @ instruction: 0xf000fc01 │ │ │ │ vst4.8 {d7-d10}, [r1], r0 │ │ │ │ movwmi r0, #33152 @ 0x8180 │ │ │ │ andcs fp, r6, r8, lsl pc │ │ │ │ smlattcs r0, r6, r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ - bl 0xdf40c │ │ │ │ + bl 0xdf34c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ ldrbeq r3, [fp, r4, lsl #24] │ │ │ │ ldrb sp, [r5, r5, ror #11] │ │ │ │ - stmlt r4, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmialt r4!, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec274c8 │ │ │ │ + bl 0xfec27408 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - blx 0x1f8e0c2 │ │ │ │ + blx 0xff78e002 │ │ │ │ addpl pc, sp, r4, lsl #10 │ │ │ │ tsteq fp, r3, lsl #17 │ │ │ │ andcs sp, r0, r8, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - orrsvs pc, ip, r4, asr #12 │ │ │ │ + mvnpl pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcsvs pc, r8, r4, asr #12 │ │ │ │ + andvs pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsccs r4, r3, #1024 @ 0x400 │ │ │ │ stc2l 1, cr15, [r6], #644 @ 0x284 │ │ │ │ - ldrhteq sl, [r3], -ip │ │ │ │ + eorseq sl, r3, ip, lsl #14 │ │ │ │ tstpeq r1, #1073741864 @ p-variant is OBSOLETE @ 0x40000028 │ │ │ │ - blcs 0x261b3c │ │ │ │ + blcs 0x261a7c │ │ │ │ ldm pc, {r2, r3, fp, ip, lr, pc}^ @ │ │ │ │ - bleq 0x20c328 │ │ │ │ + bleq 0x20c268 │ │ │ │ streq r0, [r4], #-2820 @ 0xfffff4fc │ │ │ │ movwcs r0, #8210 @ 0x2012 │ │ │ │ sbceq lr, r3, r0, lsl #22 │ │ │ │ ldrsbeq lr, [r6, #144] @ 0x90 │ │ │ │ - ldclt 7, cr15, [lr, #504] @ 0x1f8 │ │ │ │ - bl 0xd8f38 │ │ │ │ + ldcllt 7, cr15, [lr, #504]! @ 0x1f8 │ │ │ │ + bl 0xd8e78 │ │ │ │ ldmib r0, {r0, r1, r6, r7}^ │ │ │ │ @ instruction: 0xf77e01d6 │ │ │ │ - movwcs fp, #15767 @ 0x3d97 │ │ │ │ + movwcs fp, #15863 @ 0x3df7 │ │ │ │ sbceq lr, r3, r0, lsl #22 │ │ │ │ ldrsbeq lr, [r6, #144] @ 0x90 │ │ │ │ - ldclt 7, cr15, [r0, #504] @ 0x1f8 │ │ │ │ + ldcllt 7, cr15, [r0, #504]! @ 0x1f8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec27554 │ │ │ │ + bl 0xfec27494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x4616461d │ │ │ │ - blx 0xd8e152 │ │ │ │ + blx 0xfe58e092 │ │ │ │ orrpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ tsteq fp, r8, lsl #24 │ │ │ │ @ instruction: 0xf001d50f │ │ │ │ @ instruction: 0xf0000104 │ │ │ │ stmdbcs r0, {sp, lr} │ │ │ │ stmdacs r0, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ svclt 0x00144620 │ │ │ │ tstcs r0, r1, lsl r1 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ @ instruction: 0xf644e7bc │ │ │ │ - vsra.s64 d22, d12, #64 │ │ │ │ + vmla.f d21, d16, d0[7] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vshr.s64 d22, d24, #64 │ │ │ │ - blmi 0x15045c │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ + blmi 0x15039c │ │ │ │ andsne pc, r1, #64, 4 │ │ │ │ ldc2 1, cr15, [r4], {161} @ 0xa1 │ │ │ │ - eorseq sl, r3, ip, asr #15 │ │ │ │ + eorseq sl, r3, ip, lsl r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec275b8 │ │ │ │ + bl 0xfec274f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @ instruction: 0xff7cf7ff │ │ │ │ streq r0, [sl, #-1316]! @ 0xfffffadc │ │ │ │ ldrcc lr, [r5], #-2628 @ 0xfffff5bc │ │ │ │ - beq 0x561c94 │ │ │ │ - b 0x1154c64 │ │ │ │ + beq 0x561bd4 │ │ │ │ + b 0x1154ba4 │ │ │ │ pop {r2, r9, sp, lr} │ │ │ │ @ instruction: 0xe7b54070 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec275e8 │ │ │ │ + bl 0xfec27528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ - blx 0xffb0e1e4 │ │ │ │ + blx 0x130e126 │ │ │ │ ldreq r0, [r4, #-1313]! @ 0xfffffadf │ │ │ │ tstcc r6, r1, asr #20 │ │ │ │ - beq 0x9e1ca4 │ │ │ │ - b 0x11d4c40 │ │ │ │ + beq 0x9e1be4 │ │ │ │ + b 0x11d4b80 │ │ │ │ @ instruction: 0xf77b6401 │ │ │ │ - @ instruction: 0x4622fadd │ │ │ │ + @ instruction: 0x4622fb3d │ │ │ │ strtmi r0, [r8], -fp, asr #14 │ │ │ │ svclt 0x00484633 │ │ │ │ pop {r0, r1, r4, r8, sp} │ │ │ │ svclt 0x00584070 │ │ │ │ @ instruction: 0xe7732116 │ │ │ │ svclt 0x0000e7dc │ │ │ │ svclt 0x00004770 │ │ │ │ @@ -196620,31 +196572,31 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ - svclt 0x00b0f77a │ │ │ │ - svclt 0x00aef77a │ │ │ │ + ldmdalt r0, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdalt lr, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrsbeq lr, [ip, #144] @ 0x90 │ │ │ │ @ instruction: 0xf77e2217 │ │ │ │ - svclt 0x0000bcfd │ │ │ │ + svclt 0x0000bd5d │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41d │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x35f0d4 │ │ │ │ + blcs 0x35f014 │ │ │ │ vadd.i8 d29, d10, d21 │ │ │ │ - vrshr.s64 d23, d0, #64 │ │ │ │ + vmlal.s q11, d16, d0[4] │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ - blcs 0x11c530 │ │ │ │ + blcs 0x11c470 │ │ │ │ andcs sp, r0, sp, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrdcc pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf8d0e7f1 │ │ │ │ @@ -196653,346 +196605,346 @@ │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strle r0, [r6, #-2011] @ 0xfffff825 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf77b4770 │ │ │ │ - svclt 0x0000ba71 │ │ │ │ + svclt 0x0000bad1 │ │ │ │ svclt 0x0000e7c4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec276f4 │ │ │ │ + bl 0xfec27634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ mrc2 7, 6, pc, cr14, cr15, {7} │ │ │ │ ldreq r0, [r2, #-1316]! @ 0xfffffadc │ │ │ │ ldrcc lr, [r6], #-2628 @ 0xfffff5bc │ │ │ │ - beq 0x561db0 │ │ │ │ - b 0x1154da0 │ │ │ │ + beq 0x561cf0 │ │ │ │ + b 0x1154ce0 │ │ │ │ @ instruction: 0xf7ff6204 │ │ │ │ qadd16mi pc, r8, r9 @ │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x0000e7a8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2772c │ │ │ │ + bl 0xfec2766c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ mcr2 7, 6, pc, cr4, cr15, {7} @ │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xe7994010 │ │ │ │ svclt 0x0000e798 │ │ │ │ svclt 0x0000e796 │ │ │ │ svclt 0x0000e794 │ │ │ │ svclt 0x0000e792 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec27758 │ │ │ │ + bl 0xfec27698 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ ldrle r0, [sp], #-1433 @ 0xfffffa67 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9ab │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x4d11f8 │ │ │ │ + blcc 0x4d1138 │ │ │ │ ldmdale r6, {r1, r3, r8, r9, fp, sp} │ │ │ │ - addsvc pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + rscvs pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ andle r2, lr, r1, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrb r0, [r1, r1, lsl #7]! │ │ │ │ mcrrcc 8, 13, pc, r0, cr0 @ │ │ │ │ @ instruction: 0xf77bb16b │ │ │ │ - orreq pc, r3, fp, lsl #20 │ │ │ │ + orreq pc, r3, fp, ror #20 │ │ │ │ andcs fp, r6, r8, asr #30 │ │ │ │ smlattcs r0, sl, r5, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ - bl 0xdf730 │ │ │ │ + bl 0xdf670 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ ldrbeq r3, [sl, r4, lsl #24] │ │ │ │ ldrb sp, [r9, r9, ror #11] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec277e4 │ │ │ │ + bl 0xfec27724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - @ instruction: 0xf9ecf77b │ │ │ │ + blx 0x140e31c │ │ │ │ addpl pc, sp, r4, lsl #10 │ │ │ │ tsteq fp, r3, lsl #17 │ │ │ │ andcs sp, r0, r8, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - orrsvs pc, ip, r4, asr #12 │ │ │ │ + mvnpl pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcsvs pc, r8, r4, asr #12 │ │ │ │ + andvs pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsccs r4, r3, #1024 @ 0x400 │ │ │ │ - blx 0x170ccaa │ │ │ │ - ldrhteq sl, [r3], -ip │ │ │ │ + blx 0x170cbea │ │ │ │ + eorseq sl, r3, ip, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec27830 │ │ │ │ + bl 0xfec27770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ strmi r5, [r4], -pc, asr #10 │ │ │ │ stccs 8, cr15, [r8], {85} @ 0x55 │ │ │ │ subne pc, r0, #134217731 @ 0x8000003 │ │ │ │ stmdbmi r1!, {r1, r3, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf77b2304 │ │ │ │ - @ instruction: 0xf855fc93 │ │ │ │ + @ instruction: 0xf855fcf3 │ │ │ │ ldrbeq r3, [r8], #3080 @ 0xc08 │ │ │ │ vabal.u8 , d3, d2 │ │ │ │ cmnlt r2, #192, 4 │ │ │ │ strtle r0, [r3], #-345 @ 0xfffffea7 │ │ │ │ ldrle r0, [r8], #-90 @ 0xffffffa6 │ │ │ │ - blle 0x45b268 │ │ │ │ + blle 0x45b1a8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdbmi r5, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #671088640 @ 0x28000000 │ │ │ │ - ldc2l 7, cr15, [r8], #-492 @ 0xfffffe14 │ │ │ │ + ldc2l 7, cr15, [r8], {123} @ 0x7b │ │ │ │ strtmi lr, [r0], -r3, ror #15 │ │ │ │ pop {r1, r4, r8, fp, lr} │ │ │ │ movwcs r4, #24688 @ 0x6070 │ │ │ │ @ instruction: 0xf77b2200 │ │ │ │ - movwcs fp, #52335 @ 0xcc6f │ │ │ │ + movwcs fp, #52431 @ 0xcccf │ │ │ │ andcs r4, r0, #245760 @ 0x3c000 │ │ │ │ @ instruction: 0xf77b4620 │ │ │ │ - @ instruction: 0xf855fc69 │ │ │ │ + @ instruction: 0xf855fcc9 │ │ │ │ ldrb r3, [sp, r8, lsl #24] │ │ │ │ stmdbmi ip, {r1, r2, r3, r4, r8, r9, sp} │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - stc2l 7, cr15, [r0], #-492 @ 0xfffffe14 │ │ │ │ + stc2l 7, cr15, [r0], {123} @ 0x7b │ │ │ │ stccc 8, cr15, [r8], {85} @ 0x55 │ │ │ │ movwcs lr, #18386 @ 0x47d2 │ │ │ │ strtmi r4, [r0], -r8, lsl #18 │ │ │ │ - mrrc2 7, 7, pc, r8, cr11 @ │ │ │ │ + ldc2 7, cr15, [r8], #492 @ 0x1ec │ │ │ │ stccc 8, cr15, [r8], {85} @ 0x55 │ │ │ │ svclt 0x0000e7c8 │ │ │ │ - eorseq sl, r3, r0, ror #15 │ │ │ │ - eorseq sl, r3, r0, ror #18 │ │ │ │ - eorseq fp, r3, r0, ror #28 │ │ │ │ - eorseq fp, r3, r0, ror #19 │ │ │ │ - eorseq sl, r3, r0, lsr #29 │ │ │ │ - eorseq sl, r3, r0, lsr #26 │ │ │ │ - blx 0x8bd0f4 │ │ │ │ - bl 0x1cf8f0 │ │ │ │ + eorseq sl, r3, r0, lsr r7 │ │ │ │ + ldrhteq sl, [r3], -r0 │ │ │ │ + ldrhteq fp, [r3], -r0 │ │ │ │ + eorseq fp, r3, r0, lsr r9 │ │ │ │ + ldrshteq sl, [r3], -r0 │ │ │ │ + eorseq sl, r3, r0, ror ip │ │ │ │ + blx 0x8bd034 │ │ │ │ + bl 0x1cf830 │ │ │ │ strlt r0, [r0, #-524] @ 0xfffffdf4 │ │ │ │ - b 0xfe1bd13c │ │ │ │ + b 0xfe1bd07c │ │ │ │ @ instruction: 0xf41e0e02 │ │ │ │ andle r4, fp, r0, lsl #30 │ │ │ │ @ instruction: 0x0c0cea83 │ │ │ │ svcmi 0x0000f41c │ │ │ │ vpmax.f32 d27, d3, d1 │ │ │ │ vst4.8 {d3[6],d4[6],d5[6],d6[6]}, [r3], r0 │ │ │ │ @ instruction: 0xf08343ff │ │ │ │ addslt r0, sl, #-67108863 @ 0xfc000001 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ - bl 0x3d3740 │ │ │ │ + bl 0x3d3680 │ │ │ │ addslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ vmlaeq.f32 s28, s7, s24 │ │ │ │ svcmi 0x0000f41e │ │ │ │ - b 0xfe404750 │ │ │ │ + b 0xfe404690 │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x00024f00 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - b 0x117d1ac │ │ │ │ + b 0x117d0ec │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20e8c6 │ │ │ │ - blx 0x18bd25c │ │ │ │ - bl 0x18f95c │ │ │ │ + blx 0x20e806 │ │ │ │ + blx 0x18bd19c │ │ │ │ + bl 0x18f89c │ │ │ │ ldrlt r0, [r0, #-780] @ 0xfffffcf4 │ │ │ │ - b 0xfe17d2cc │ │ │ │ + b 0xfe17d20c │ │ │ │ strteq r0, [r4], -r3, lsl #8 │ │ │ │ - b 0xfe185b8c │ │ │ │ + b 0xfe185acc │ │ │ │ @ instruction: 0xf01c0c0c │ │ │ │ svclt 0x00020f80 │ │ │ │ sbcne pc, r0, #134217729 @ 0x8000001 │ │ │ │ rsbseq pc, pc, #130 @ 0x82 │ │ │ │ vrshr.u64 , , #64 │ │ │ │ vmull.u8 q9, d1, d7 │ │ │ │ - bl 0x3dbfa0 │ │ │ │ + bl 0x3dbee0 │ │ │ │ sbcslt r0, r2, #-536870912 @ 0xe0000000 │ │ │ │ streq lr, [r2], #-2700 @ 0xfffff574 │ │ │ │ strle r0, [sl, #-1572] @ 0xfffff9dc │ │ │ │ vmlaeq.f32 s28, s29, s24 │ │ │ │ svceq 0x0080f01e │ │ │ │ vpmax.f32 d27, d12, d2 │ │ │ │ @ instruction: 0xf08c1cc0 │ │ │ │ - blx 0x18939a0 │ │ │ │ + blx 0x18938e0 │ │ │ │ vsubl.u8 , d16, d12 │ │ │ │ - b 0x11a3fc8 │ │ │ │ + b 0x11a3f08 │ │ │ │ vsubl.u8 q9, d1, d2 │ │ │ │ - bl 0x4613d0 │ │ │ │ - blx 0x18937c4 │ │ │ │ - b 0xfe48f9ec │ │ │ │ + bl 0x461310 │ │ │ │ + blx 0x1893704 │ │ │ │ + b 0xfe48f92c │ │ │ │ strteq r0, [r4], -ip, lsl #8 │ │ │ │ - b 0xfe485be8 │ │ │ │ + b 0xfe485b28 │ │ │ │ ldreq r0, [ip], -r3, lsl #6 │ │ │ │ vmaxnm.f32 , q7, q7 │ │ │ │ @ instruction: 0xf08e1ec0 │ │ │ │ - blx 0x18941d0 │ │ │ │ + blx 0x1894110 │ │ │ │ cdpeq 12, 0, cr15, cr3, cr14, {4} │ │ │ │ ldmdane r8, {r0, r3, r9, sl, fp}^ │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ - b 0xfe1bd2e4 │ │ │ │ + b 0xfe1bd224 │ │ │ │ @ instruction: 0xf01c0c00 │ │ │ │ andle r0, r7, r0, lsl #31 │ │ │ │ @ instruction: 0x06094059 │ │ │ │ vmaxnm.f32 , , q7 │ │ │ │ @ instruction: 0xf08313c0 │ │ │ │ sbcslt r0, r8, #-67108863 @ 0xfc000001 │ │ │ │ andvs lr, r0, r2, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x8bd21c │ │ │ │ - bl 0xfe9cfa18 │ │ │ │ + blx 0x8bd15c │ │ │ │ + bl 0xfe9cf958 │ │ │ │ strlt r0, [r0, #-524] @ 0xfffffdf4 │ │ │ │ - b 0xfe1bd264 │ │ │ │ + b 0xfe1bd1a4 │ │ │ │ @ instruction: 0xf41e0e02 │ │ │ │ andle r4, fp, r0, lsl #30 │ │ │ │ @ instruction: 0x0c0cea83 │ │ │ │ svcmi 0x0000f41c │ │ │ │ vmaxnm.f32 d27, d3, d15 │ │ │ │ vst4.8 {d3[6],d4[6],d5[6],d6[6]}, [r3], r0 │ │ │ │ @ instruction: 0xf08343ff │ │ │ │ addslt r0, sl, #-67108863 @ 0xfc000001 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ - bl 0xfebd3868 │ │ │ │ + bl 0xfebd37a8 │ │ │ │ addslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ vmlaeq.f32 s28, s7, s24 │ │ │ │ svcmi 0x0000f41e │ │ │ │ - b 0xfe404878 │ │ │ │ + b 0xfe4047b8 │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x001e4f00 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - b 0x117d2d4 │ │ │ │ + b 0x117d214 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20e9ee │ │ │ │ - blx 0x18bd384 │ │ │ │ - bl 0xfe98fa84 │ │ │ │ + blx 0x20e92e │ │ │ │ + blx 0x18bd2c4 │ │ │ │ + bl 0xfe98f9c4 │ │ │ │ ldrlt r0, [r0, #-780] @ 0xfffffcf4 │ │ │ │ - b 0xfe17d3f4 │ │ │ │ + b 0xfe17d334 │ │ │ │ strteq r0, [r4], -r3, lsl #8 │ │ │ │ - b 0xfe185cb4 │ │ │ │ + b 0xfe185bf4 │ │ │ │ @ instruction: 0xf01c0c0c │ │ │ │ svclt 0x001e0f80 │ │ │ │ sbcne pc, r0, #134217729 @ 0x8000001 │ │ │ │ rsbseq pc, pc, #130 @ 0x82 │ │ │ │ vrshr.u64 , , #64 │ │ │ │ vmull.u8 q9, d1, d7 │ │ │ │ - bl 0xfebdc0c8 │ │ │ │ + bl 0xfebdc008 │ │ │ │ sbcslt r0, r2, #-536870912 @ 0xe0000000 │ │ │ │ streq lr, [r2], #-2700 @ 0xfffff574 │ │ │ │ strle r0, [sl, #-1572] @ 0xfffff9dc │ │ │ │ vmlaeq.f32 s28, s29, s24 │ │ │ │ svceq 0x0080f01e │ │ │ │ vmaxnm.f32 d27, d12, d14 │ │ │ │ @ instruction: 0xf08c1cc0 │ │ │ │ - blx 0x1893ac8 │ │ │ │ + blx 0x1893a08 │ │ │ │ vsubl.u8 , d16, d12 │ │ │ │ - b 0x11a40f0 │ │ │ │ + b 0x11a4030 │ │ │ │ vsubl.u8 q9, d1, d2 │ │ │ │ - bl 0xfec614f8 │ │ │ │ - blx 0x18938ec │ │ │ │ - b 0xfe48fb14 │ │ │ │ + bl 0xfec61438 │ │ │ │ + blx 0x189382c │ │ │ │ + b 0xfe48fa54 │ │ │ │ strteq r0, [r4], -ip, lsl #8 │ │ │ │ - b 0xfe485d10 │ │ │ │ + b 0xfe485c50 │ │ │ │ ldreq r0, [ip], -r3, lsl #6 │ │ │ │ vpmax.f32 , q7, q1 │ │ │ │ @ instruction: 0xf08e1ec0 │ │ │ │ - blx 0x18942f8 │ │ │ │ + blx 0x1894238 │ │ │ │ cdpeq 12, 0, cr15, cr3, cr14, {4} │ │ │ │ - bne 0x16d4128 │ │ │ │ + bne 0x16d4068 │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ - b 0xfe1bd40c │ │ │ │ + b 0xfe1bd34c │ │ │ │ @ instruction: 0xf01c0c00 │ │ │ │ andle r0, r7, r0, lsl #31 │ │ │ │ @ instruction: 0x06094059 │ │ │ │ vpmax.f32 , , q1 │ │ │ │ @ instruction: 0xf08313c0 │ │ │ │ sbcslt r0, r8, #-67108863 @ 0xfc000001 │ │ │ │ andvs lr, r0, r2, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x14bd344 │ │ │ │ - bl 0x1a3980 │ │ │ │ + b 0x14bd284 │ │ │ │ + bl 0x1a38c0 │ │ │ │ strlt r0, [r0, #-524] @ 0xfffffdf4 │ │ │ │ - b 0xfe1bd38c │ │ │ │ + b 0xfe1bd2cc │ │ │ │ @ instruction: 0xf41e0e02 │ │ │ │ andle r4, fp, r0, lsl #30 │ │ │ │ @ instruction: 0x0c0cea83 │ │ │ │ svcmi 0x0000f41c │ │ │ │ vpmax.f32 d27, d3, d1 │ │ │ │ vst4.8 {d3[6],d4[6],d5[6],d6[6]}, [r3], r0 │ │ │ │ @ instruction: 0xf08343ff │ │ │ │ addslt r0, sl, #-67108863 @ 0xfc000001 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ - bl 0xfebfd390 │ │ │ │ + bl 0xfebfd2d0 │ │ │ │ addslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ vmlaeq.f32 s28, s7, s24 │ │ │ │ svcmi 0x0000f41e │ │ │ │ - b 0xfe4049a0 │ │ │ │ + b 0xfe4048e0 │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x001e4f00 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - b 0x117d3fc │ │ │ │ + b 0x117d33c │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20eb16 │ │ │ │ - b 0x14bd3b0 │ │ │ │ - bl 0xfe9a39ec │ │ │ │ + blx 0x20ea56 │ │ │ │ + b 0x14bd2f0 │ │ │ │ + bl 0xfe9a392c │ │ │ │ strlt r0, [r0, #-524] @ 0xfffffdf4 │ │ │ │ - b 0xfe1bd3f8 │ │ │ │ + b 0xfe1bd338 │ │ │ │ @ instruction: 0xf41e0e02 │ │ │ │ andle r4, fp, r0, lsl #30 │ │ │ │ @ instruction: 0x0c0cea83 │ │ │ │ svcmi 0x0000f41c │ │ │ │ vmaxnm.f32 d27, d3, d15 │ │ │ │ vst4.8 {d3[6],d4[6],d5[6],d6[6]}, [r3], r0 │ │ │ │ @ instruction: 0xf08343ff │ │ │ │ addslt r0, sl, #-67108863 @ 0xfc000001 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ - bl 0x3fd3fc │ │ │ │ + bl 0x3fd33c │ │ │ │ addslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ vmlaeq.f32 s28, s7, s24 │ │ │ │ svcmi 0x0000f41e │ │ │ │ - b 0xfe404a0c │ │ │ │ + b 0xfe40494c │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x00024f00 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - b 0x117d468 │ │ │ │ + b 0x117d3a8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20eb82 │ │ │ │ + blx 0x20eac2 │ │ │ │ stceq 2, cr11, [r0], {130} @ 0x82 │ │ │ │ - bl 0xd6b60 │ │ │ │ + bl 0xd6aa0 │ │ │ │ @ instruction: 0xf64f4111 │ │ │ │ addlt r7, r9, #65280 @ 0xff00 │ │ │ │ addsmi fp, sl, #-1342177271 @ 0xb0000009 │ │ │ │ strbtmi fp, [r3], -r8, lsl #31 │ │ │ │ svclt 0x008a4288 │ │ │ │ streq r2, [r8], #-0 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ @@ -197005,72 +196957,72 @@ │ │ │ │ addsmi fp, sl, #-1342177267 @ 0xb000000d │ │ │ │ mvnscs fp, #136, 30 @ 0x220 │ │ │ │ andscs lr, r1, #12, 22 @ 0x3000 │ │ │ │ ldrmi fp, [r4, #722] @ 0x2d2 │ │ │ │ stcmi 3, cr15, [r7], {192} @ 0xc0 │ │ │ │ andseq fp, r2, #148, 30 @ 0x250 │ │ │ │ rsbsmi pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ - bl 0x3e16b4 │ │ │ │ + bl 0x3e15f4 │ │ │ │ sbcslt r4, r2, #268435457 @ 0x10000001 │ │ │ │ svclt 0x00984594 │ │ │ │ @ instruction: 0x4c02ea4f │ │ │ │ andsvs lr, r0, #323584 @ 0x4f000 │ │ │ │ tstvs r1, r2, lsl #22 │ │ │ │ @ instruction: 0xf44fbf88 │ │ │ │ - b 0x1193c80 │ │ │ │ + b 0x1193bc0 │ │ │ │ sbclt r0, r9, #12 │ │ │ │ svclt 0x0094428a │ │ │ │ @ instruction: 0xf04f0609 │ │ │ │ movwmi r4, #33151 @ 0x817f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strmi fp, [r3], -sl, lsl #5 │ │ │ │ stceq 2, cr11, [r9], {128} @ 0x80 │ │ │ │ - b 0x14a14ec │ │ │ │ + b 0x14a142c │ │ │ │ svclt 0x008a4313 │ │ │ │ andcs r1, r0, r0, lsl #21 │ │ │ │ addmi fp, fp, #128, 4 │ │ │ │ - bne 0x17c08cc │ │ │ │ + bne 0x17c080c │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ sbclt r4, sl, #3145728 @ 0x300000 │ │ │ │ vmlal.u , d17, d0[0] │ │ │ │ addsmi r2, r0, #1792 @ 0x700 │ │ │ │ - bne 0xfe1008f8 │ │ │ │ + bne 0xfe100838 │ │ │ │ andcs pc, r7, #201326595 @ 0xc000003 │ │ │ │ mulcs r0, r4, pc @ │ │ │ │ strbmi fp, [r2, #-704]! @ 0xfffffd40 │ │ │ │ - bl 0xfe980908 │ │ │ │ + bl 0xfe980848 │ │ │ │ vsubl.u8 q8, d1, d12 │ │ │ │ - b 0x14a3b0c │ │ │ │ + b 0x14a3a4c │ │ │ │ svclt 0x00846111 │ │ │ │ - b 0x10fd640 │ │ │ │ + b 0x10fd580 │ │ │ │ vaddl.u8 q9, d3, d2 │ │ │ │ strbmi r4, [r2, #-519]! @ 0xfffffdf9 │ │ │ │ tstvs r3, #323584 @ 0x4f000 │ │ │ │ - bl 0xfe980910 │ │ │ │ + bl 0xfe980850 │ │ │ │ sbcslt r0, r2, #12, 4 @ 0xc0000000 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ svclt 0x0084428b │ │ │ │ - b 0x10d7484 │ │ │ │ + b 0x10d73c4 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - blx 0x8bdf2c │ │ │ │ - bl 0x490530 │ │ │ │ + blx 0x8bde6c │ │ │ │ + bl 0x490470 │ │ │ │ stceq 12, cr4, [r3], {17} │ │ │ │ - blx 0x8bd55c │ │ │ │ + blx 0x8bd49c │ │ │ │ @ instruction: 0xf64ffc8c │ │ │ │ strbmi r7, [r6, #767]! @ 0x2ff │ │ │ │ uqadd8mi fp, r0, r4 │ │ │ │ addmi r4, fp, #16, 12 @ 0x1000000 │ │ │ │ - bne 0x17c095c │ │ │ │ + bne 0x17c089c │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stceq 2, cr11, [sl], {131} @ 0x83 │ │ │ │ addsmi r0, r3, #0, 24 │ │ │ │ @@ -197086,49 +197038,49 @@ │ │ │ │ strne fp, [r9], #-523 @ 0xfffffdf5 │ │ │ │ vmlsl.u8 , d0, d3 │ │ │ │ @ instruction: 0x4120eb01 │ │ │ │ addslt r2, r8, #0, 22 │ │ │ │ movwcs fp, #16300 @ 0x3fac │ │ │ │ stmdbcs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ - b 0x10d17dc │ │ │ │ + b 0x10d171c │ │ │ │ andsvs r4, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ strcs pc, [r7], #-833 @ 0xfffffcbf │ │ │ │ vhsub.u8 , q7, │ │ │ │ strtmi r2, [r4], #3079 @ 0xc07 │ │ │ │ vmull.u , d0, d3[0] │ │ │ │ svceq 0x0000f1bc │ │ │ │ strmi pc, [r7], #-833 @ 0xfffffcbf │ │ │ │ - b 0x14bd738 │ │ │ │ - b 0x1c9a00c │ │ │ │ + b 0x14bd678 │ │ │ │ + b 0x1c99f4c │ │ │ │ vcgt.u8 d16, d14, d3 │ │ │ │ - b 0x14a3c00 │ │ │ │ + b 0x14a3b40 │ │ │ │ strtmi r6, [r4], #289 @ 0x121 │ │ │ │ @ instruction: 0x612eeb01 │ │ │ │ bicsvc lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ adclt r0, sp, #134217728 @ 0x8000000 │ │ │ │ svceq 0x0000f1bc │ │ │ │ strmi lr, [ip], #-2639 @ 0xfffff5b1 │ │ │ │ andvs lr, r1, r0, asr #20 │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ vst2.8 {d0-d3}, [r4], r4 │ │ │ │ @ instruction: 0x4328047f │ │ │ │ - b 0x10db014 │ │ │ │ + b 0x10daf54 │ │ │ │ svclt 0x00a80004 │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ tstcs r0, r3, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ stc2 10, cr15, [r1], {15} @ │ │ │ │ - bl 0xfe9bd440 │ │ │ │ + bl 0xfe9bd380 │ │ │ │ strne r0, [r9], #-780 @ 0xfffffcf4 │ │ │ │ smlawtmi r0, r1, fp, lr │ │ │ │ addslt r2, fp, #0, 22 │ │ │ │ andmi lr, r1, r3, asr #20 │ │ │ │ movwcs fp, #16300 @ 0x3fac │ │ │ │ stmdbcs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ @@ -197139,15 +197091,15 @@ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ strcs pc, [r7], #-833 @ 0xfffffcbf │ │ │ │ vhsub.u8 , q7, │ │ │ │ sublt r2, r8, #1792 @ 0x700 │ │ │ │ @ instruction: 0x0c04ebac │ │ │ │ @ instruction: 0xf1bc1a1b │ │ │ │ vpmax.f32 d16, d1, d0 │ │ │ │ - b 0x14a1c9c │ │ │ │ + b 0x14a1bdc │ │ │ │ sbcslt r2, r8, #12, 10 @ 0x3000000 │ │ │ │ stcmi 3, cr15, [r7], {78} @ 0x4e │ │ │ │ movweq lr, #14959 @ 0x3a6f │ │ │ │ @ instruction: 0x6121ea4f │ │ │ │ @ instruction: 0x0c04ebac │ │ │ │ smlawtvs lr, r1, fp, lr │ │ │ │ bicsvc lr, r3, #323584 @ 0x4f000 │ │ │ │ @@ -197161,37 +197113,37 @@ │ │ │ │ @ instruction: 0x4328047f │ │ │ │ svclt 0x00a82900 │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ andsvs r4, r3, r0, lsr #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - bl 0x1bd4e4 │ │ │ │ + bl 0x1bd424 │ │ │ │ andlt r4, r9, #-2080374784 @ 0x84000000 │ │ │ │ - bl 0xff11b8e0 │ │ │ │ + bl 0xff11b820 │ │ │ │ addslt r4, r8, #32, 2 │ │ │ │ movwcs fp, #16300 @ 0x3fac │ │ │ │ stmdbcs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ - b 0x10d1924 │ │ │ │ + b 0x10d1864 │ │ │ │ andsvs r4, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bl 0xfe9bd510 │ │ │ │ + bl 0xfe9bd450 │ │ │ │ andlt r4, r9, #-2080374784 @ 0x84000000 │ │ │ │ - bl 0x11b90c │ │ │ │ + bl 0x11b84c │ │ │ │ addslt r4, r8, #32, 2 │ │ │ │ movwcs fp, #16300 @ 0x3fac │ │ │ │ stmdbcs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ - b 0x10d1950 │ │ │ │ + b 0x10d1890 │ │ │ │ andsvs r4, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x5bd73c │ │ │ │ + blx 0x5bd67c │ │ │ │ stceq 3, cr15, [r9], {129} @ 0x81 │ │ │ │ tstmi r0, r1, lsl #22 │ │ │ │ ldceq 2, cr11, [fp], {152} @ 0x98 │ │ │ │ andmi lr, r1, r0, asr #20 │ │ │ │ tstmi r1, pc, asr #20 │ │ │ │ movwcs fp, #16152 @ 0x3f18 │ │ │ │ svclt 0x00082901 │ │ │ │ @@ -197201,93 +197153,93 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ strcs pc, [r7], #-961 @ 0xfffffc3f │ │ │ │ stccs 3, cr15, [r7], {206} @ 0xce │ │ │ │ strmi pc, [r7, #-961] @ 0xfffffc3f │ │ │ │ sbclt r4, r3, #164, 8 @ 0xa4000000 │ │ │ │ vmov.i16 , #37632 @ 0x9300 │ │ │ │ - b 0x149459c │ │ │ │ - b 0x1499dac │ │ │ │ + b 0x14944dc │ │ │ │ + b 0x1499cec │ │ │ │ @ instruction: 0xf1bc2c1c │ │ │ │ @ instruction: 0xf3ce0f01 │ │ │ │ strtmi r4, [ip], #3079 @ 0xc07 │ │ │ │ tstvs lr, r1, lsl #22 │ │ │ │ - b 0x14bd8f0 │ │ │ │ - b 0x14999e0 │ │ │ │ - b 0x14a21c8 │ │ │ │ + b 0x14bd830 │ │ │ │ + b 0x1499920 │ │ │ │ + b 0x14a2108 │ │ │ │ svclt 0x00082c1c │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xf1bcb2a4 │ │ │ │ - b 0x10d49ac │ │ │ │ - b 0x14a8db0 │ │ │ │ + b 0x10d48ec │ │ │ │ + b 0x14a8cf0 │ │ │ │ svclt 0x00082111 │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ - ldrbeq pc, [pc, #-1029]! @ 0xd09b3 @ │ │ │ │ + ldrbeq pc, [pc, #-1029]! @ 0xd08f3 @ │ │ │ │ stmdbcs r1, {r5, r8, r9, lr} │ │ │ │ andeq lr, r5, r0, asr #20 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ andsvs r0, r3, r8, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ - bl 0xfe9bd7e8 │ │ │ │ + bl 0xfe9bd728 │ │ │ │ stceq 3, cr0, [r9], {12} │ │ │ │ tstmi r0, r1, asr #23 │ │ │ │ ldceq 2, cr11, [fp], {152} @ 0x98 │ │ │ │ movwcs fp, #16140 @ 0x3f0c │ │ │ │ - b 0x10d99f0 │ │ │ │ + b 0x10d9930 │ │ │ │ stceq 0, cr4, [r9], {1} │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ andsvs r0, r3, ip, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ sbclt fp, r8, #805306380 @ 0x3000000c │ │ │ │ strcs pc, [r7], #-961 @ 0xfffffc3f │ │ │ │ vshll.u8 , d11, #6 │ │ │ │ - bl 0xfebdbe38 │ │ │ │ + bl 0xfebdbd78 │ │ │ │ vmull.u8 q8, d1, d4 │ │ │ │ sbcslt r4, r8, #29360128 @ 0x1c00000 │ │ │ │ - b 0x1493694 │ │ │ │ - blx 0xfed99e5c │ │ │ │ - b 0x18cdc3c │ │ │ │ - b 0x149bea4 │ │ │ │ + b 0x14935d4 │ │ │ │ + blx 0xfed99d9c │ │ │ │ + b 0x18cdb7c │ │ │ │ + b 0x149bde4 │ │ │ │ vsra.u8 d22, d1, #2 │ │ │ │ - bl 0xff123e58 │ │ │ │ - bl 0xfebe92b8 │ │ │ │ - b 0x1493e58 │ │ │ │ + bl 0xff123d98 │ │ │ │ + bl 0xfebe91f8 │ │ │ │ + b 0x1493d98 │ │ │ │ svclt 0x00081353 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ andvs lr, r1, r0, asr #20 │ │ │ │ strmi lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ - b 0x18bd8e8 │ │ │ │ + b 0x18bd828 │ │ │ │ @ instruction: 0xf4052c1c │ │ │ │ svclt 0x0008057f │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ - beq 0x321ae8 │ │ │ │ + beq 0x321a28 │ │ │ │ andeq lr, r5, r0, asr #20 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ andsvs r0, r3, r8, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - bl 0x1bd890 │ │ │ │ + bl 0x1bd7d0 │ │ │ │ addlt r4, r9, #1140850688 @ 0x44000000 │ │ │ │ tstmi r0, r1, asr #23 │ │ │ │ ldceq 2, cr11, [fp], {152} @ 0x98 │ │ │ │ - b 0x10dba98 │ │ │ │ + b 0x10db9d8 │ │ │ │ svclt 0x00084001 │ │ │ │ stceq 3, cr2, [r9], {3} │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ andsvs r0, r3, ip, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bl 0xfe9bd8bc │ │ │ │ + bl 0xfe9bd7fc │ │ │ │ addlt r4, r9, #1140850688 @ 0x44000000 │ │ │ │ tstmi r0, r1, lsl #22 │ │ │ │ ldceq 2, cr11, [fp], {152} @ 0x98 │ │ │ │ andmi lr, r1, r0, asr #20 │ │ │ │ tstmi r1, pc, asr #20 │ │ │ │ movwcs fp, #16140 @ 0x3f0c │ │ │ │ stmdbcs r1, {r8, r9, sp} │ │ │ │ @@ -197295,76 +197247,76 @@ │ │ │ │ andsvs r0, r3, ip, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andlt r1, r9, #184549376 @ 0xb000000 │ │ │ │ @ instruction: 0x4320eb03 │ │ │ │ @ instruction: 0xf080fa01 │ │ │ │ vmov.i32 , #139 @ 0x0000008b │ │ │ │ - b 0x10d102c │ │ │ │ + b 0x10d0f6c │ │ │ │ tstcs r0, r3 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0x6c21ea4f │ │ │ │ - bl 0x3fd82c │ │ │ │ - blx 0x11abf84 │ │ │ │ + bl 0x3fd76c │ │ │ │ + blx 0x11abec4 │ │ │ │ vcgt.u8 d31, d16, d0 │ │ │ │ vhsub.u8 d18, d0, d7 │ │ │ │ - b 0x14a0f2c │ │ │ │ + b 0x14a0e6c │ │ │ │ vqdmulh.s q8, , d0[7] │ │ │ │ - b 0x1191c34 │ │ │ │ + b 0x1191b74 │ │ │ │ vcgt.u8 d22, d1, d12 │ │ │ │ strbtmi r2, [r2], #-3079 @ 0xfffff3f9 │ │ │ │ tstpmi r7, r1, asr #6 @ p-variant is OBSOLETE │ │ │ │ bicseq r4, r2, r8, lsl #8 │ │ │ │ rsbsmi pc, pc, #33554432 @ 0x2000000 │ │ │ │ tstmi r3, #192, 6 │ │ │ │ rsbseq pc, pc, r0, lsl #8 │ │ │ │ tstcs r0, r8, lsl r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ andlt r1, r3, #167772160 @ 0xa000000 │ │ │ │ - bl 0xff17d770 │ │ │ │ - bne 0x17a0fd0 │ │ │ │ + bl 0xff17d6b0 │ │ │ │ + bne 0x17a0f10 │ │ │ │ vmla.i , , d0[0] │ │ │ │ - b 0x1191c94 │ │ │ │ + b 0x1191bd4 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x6c21ea4f │ │ │ │ sublt fp, r3, #-1610612732 @ 0xa0000004 │ │ │ │ @ instruction: 0x6c20ebcc │ │ │ │ vpmin.u8 d17, d16, d11 │ │ │ │ - b 0x1499794 │ │ │ │ + b 0x14996d4 │ │ │ │ sha256h.32 q8, q0, q14 │ │ │ │ vaddl.u8 q10, d3, d7 │ │ │ │ - b 0x1191ca0 │ │ │ │ + b 0x1191be0 │ │ │ │ vcgt.u8 d22, d1, d12 │ │ │ │ - bl 0xfe95bfa8 │ │ │ │ + bl 0xfe95bee8 │ │ │ │ vhsub.u8 d16, d1, d12 │ │ │ │ - bne 0x10e13b0 │ │ │ │ + bne 0x10e12f0 │ │ │ │ vst4. {d0,d2,d4,d6}, [r2 :64], r2 │ │ │ │ biceq r4, r0, #-268435449 @ 0xf0000007 │ │ │ │ vst2.8 {d4-d7}, [r0 :64], r3 │ │ │ │ tstmi r8, #127 @ 0x7f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andlt fp, r3, #-1610612736 @ 0xa0000000 │ │ │ │ eormi lr, r0, r2, asr #23 │ │ │ │ @ instruction: 0x4321eb03 │ │ │ │ vmla.i , , d0[0] │ │ │ │ - b 0x1191d00 │ │ │ │ + b 0x1191c40 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andlt fp, r3, #-1610612736 @ 0xa0000000 │ │ │ │ eormi lr, r0, r2, lsl #22 │ │ │ │ @ instruction: 0x4321eba3 │ │ │ │ vmla.i , , d0[0] │ │ │ │ - b 0x1191d20 │ │ │ │ + b 0x1191c60 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ addlt r0, r2, #2816 @ 0xb00 │ │ │ │ andsmi lr, r0, r3, lsl #22 │ │ │ │ @ instruction: 0xf181fa12 │ │ │ │ stmdaeq r9, {r6, fp}^ │ │ │ │ @@ -197379,40 +197331,40 @@ │ │ │ │ movwmi pc, #29632 @ 0x73c0 @ │ │ │ │ vmov.i16 q8, #144 @ 0x0090 │ │ │ │ strbtmi r2, [r2], #-519 @ 0xfffffdf9 │ │ │ │ smlabtmi r7, r1, r3, pc @ │ │ │ │ vnmlaeq.f32 s29, s28, s30 │ │ │ │ ldmdaeq r2, {r0, r1, r3, sl, lr}^ │ │ │ │ andvs lr, lr, r0, asr #20 │ │ │ │ - b 0x10d31ac │ │ │ │ - b 0x10d904c │ │ │ │ + b 0x10d30ec │ │ │ │ + b 0x10d8f8c │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20f1ca │ │ │ │ + blx 0x20f10a │ │ │ │ addlt r0, r3, #2560 @ 0xa00 │ │ │ │ - bl 0xff17da80 │ │ │ │ - bne 0x17a10a0 │ │ │ │ + bl 0xff17d9c0 │ │ │ │ + bne 0x17a0fe0 │ │ │ │ vmul.i q8, , d0[0] │ │ │ │ - b 0x1191da4 │ │ │ │ + b 0x1191ce4 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x6c11ea4f │ │ │ │ sbclt fp, r3, #-1610612724 @ 0xa000000c │ │ │ │ @ instruction: 0x6c10ebcc │ │ │ │ @ instruction: 0xf3c01a9b │ │ │ │ - b 0x14998a4 │ │ │ │ + b 0x14997e4 │ │ │ │ vmov.i32 q8, #36095 @ 0x00008cff │ │ │ │ vaddl.u8 q10, d3, d7 │ │ │ │ - b 0x1191db0 │ │ │ │ + b 0x1191cf0 │ │ │ │ vsubw.u8 q11, , d12 │ │ │ │ - bl 0xfe95c0b8 │ │ │ │ + bl 0xfe95bff8 │ │ │ │ vsubl.u8 q8, d1, d12 │ │ │ │ - bne 0x10e14c0 │ │ │ │ + bne 0x10e1400 │ │ │ │ vst4. {d0,d2,d4,d6}, [r2 :64], r2 │ │ │ │ biceq r4, r0, #-268435449 @ 0xf0000007 │ │ │ │ vst2.8 {d4-d7}, [r0 :64], r3 │ │ │ │ tstmi r8, #127 @ 0x7f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -197423,41 +197375,41 @@ │ │ │ │ andmi lr, r0, r3, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ addlt fp, r3, #-1610612728 @ 0xa0000008 │ │ │ │ andsmi lr, r0, r2, lsl #22 │ │ │ │ tstmi r1, #166912 @ 0x28c00 │ │ │ │ vmul.i q8, , d0[0] │ │ │ │ - b 0x1191e2c │ │ │ │ + b 0x1191d6c │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ sbclt fp, fp, #536870924 @ 0x2000000c │ │ │ │ vrshr.u64 d20, d10, #64 │ │ │ │ svclt 0x00942c07 │ │ │ │ - bne 0xff557b78 │ │ │ │ + bne 0xff557ab8 │ │ │ │ vabal.u8 , d0, d0 │ │ │ │ svclt 0x00984e07 │ │ │ │ vrshr.u64 , q5, #63 │ │ │ │ svclt 0x00882307 │ │ │ │ ldrmi fp, [ip, #722] @ 0x2d2 │ │ │ │ - bl 0xfec00f54 │ │ │ │ - bl 0xfe994134 │ │ │ │ + bl 0xfec00e94 │ │ │ │ + bl 0xfe994074 │ │ │ │ vmull.u8 q8, d1, d12 │ │ │ │ cdpeq 3, 0, cr4, cr9, cr7, {0} │ │ │ │ - blx 0x18a27ac │ │ │ │ + blx 0x18a26ec │ │ │ │ svclt 0x0094fc8c │ │ │ │ movweq lr, #60323 @ 0xeba3 │ │ │ │ vmlaeq.f64 d14, d19, d30 │ │ │ │ svclt 0x00984494 │ │ │ │ - b 0x14bdcb0 │ │ │ │ + b 0x14bdbf0 │ │ │ │ svclt 0x00886310 │ │ │ │ @ instruction: 0xf28efa5f │ │ │ │ svclt 0x0094428b │ │ │ │ - bne 0x1797c7c │ │ │ │ + bne 0x1797bbc │ │ │ │ andeq lr, ip, r2, lsl #22 │ │ │ │ sbcslt fp, r9, #140, 30 @ 0x230 │ │ │ │ strmi fp, [r8], #-713 @ 0xfffffd37 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @@ -197467,90 +197419,90 @@ │ │ │ │ svceq 0x0002f010 │ │ │ │ @ instruction: 0xf443bf18 │ │ │ │ @ instruction: 0xf010437f │ │ │ │ svclt 0x00180f04 │ │ │ │ cmnpeq pc, #1124073472 @ p-variant is OBSOLETE @ 0x43000000 │ │ │ │ svclt 0x00480700 │ │ │ │ cmnpmi pc, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ - b 0xfe121204 │ │ │ │ + b 0xfe121144 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec283b4 │ │ │ │ + bl 0xfec282f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ bicmi r4, r0, #11534336 @ 0xb00000 │ │ │ │ movwls r4, #1641 @ 0x669 │ │ │ │ ldmdavs fp, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ @ instruction: 0xf0ab0300 │ │ │ │ - blmi 0x390b60 │ │ │ │ - blls 0x12b240 │ │ │ │ + blmi 0x390aa0 │ │ │ │ + blls 0x12b180 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, r3, r0, asr #7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ @ instruction: 0xf1d5fb04 │ │ │ │ svclt 0x0000fd4b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28408 │ │ │ │ + bl 0xfec28348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ strbtmi r4, [r9], -fp, lsl #12 │ │ │ │ - blmi 0x435e18 │ │ │ │ + blmi 0x435d58 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xff28f084 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bicmi sp, r0, #-2147483646 @ 0x80000002 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x20f3be │ │ │ │ + blx 0x20f2fe │ │ │ │ stc2 1, cr15, [r2, #-852]! @ 0xfffffcac │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28458 │ │ │ │ + bl 0xfec28398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmcs pc!, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ @ │ │ │ │ @ instruction: 0xf040bfce │ │ │ │ andlt r0, r2, #268435456 @ 0x10000000 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ svclt 0x00ca7000 │ │ │ │ - bl 0x1bdabc │ │ │ │ + bl 0x1bd9fc │ │ │ │ subseq r0, r2, r2, asr #4 │ │ │ │ - blx 0xdd282 │ │ │ │ - blx 0x18de82 │ │ │ │ + blx 0xdd1c2 │ │ │ │ + blx 0x18ddc2 │ │ │ │ @ instruction: 0xf1b3f303 │ │ │ │ - blle 0xffea9088 │ │ │ │ + blle 0xffea8fc8 │ │ │ │ sbcsvc lr, r0, r0, lsl #22 │ │ │ │ @ instruction: 0xf5a01040 │ │ │ │ - blcs 0xae094 │ │ │ │ + blcs 0xadfd4 │ │ │ │ tstcs r0, r5, lsl #16 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - vadd.f32 d27, d12, d8 │ │ │ │ - vsubw.s8 q8, q8, d16 │ │ │ │ + @ instruction: 0xf64bbd08 │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ vcge.s8 d16, d5, d19 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[4] │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vaddl.s8 q9, d0, d28 │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ vhadd.s8 d16, d0, d30 │ │ │ │ @ instruction: 0xf1a03252 │ │ │ │ svclt 0x0000fd09 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec284cc │ │ │ │ + bl 0xfec2840c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r5, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf89d4604 │ │ │ │ ldmdblt sp!, {r4, sp, lr} │ │ │ │ strble r0, [r9], #-792 @ 0xfffffce8 │ │ │ │ @ instruction: 0xf04f1892 │ │ │ │ ldrshmi r3, [fp, #-95] @ 0xffffffa1 │ │ │ │ @@ -197560,15 +197512,15 @@ │ │ │ │ addvs pc, r0, pc, asr #32 │ │ │ │ vst4.16 {d16-d19}, [r3 :64], fp │ │ │ │ @ instruction: 0xf0415180 │ │ │ │ @ instruction: 0xf1960101 │ │ │ │ mcrrne 9, 5, pc, r3, cr15 @ │ │ │ │ cmnpmi pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabteq pc, r0, r2, pc @ │ │ │ │ - b 0x119314 │ │ │ │ + b 0x119254 │ │ │ │ stmiblt sp!, {r0, r1, r6, r7, r8, ip}^ │ │ │ │ stmdaeq fp, {r0, r2, r5, sp, lr}^ │ │ │ │ vst4.16 {d0[3],d1[3],d2[3],d3[3]}, [r3], r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @@ -197596,50 +197548,50 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ mlaeq r0, sp, r8, pc @ │ │ │ │ ldmiblt lr!, {r1, r2, r5, fp, sp, lr} │ │ │ │ svclt 0x0058031f │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ - bl 0x58657c │ │ │ │ + bl 0x5864bc │ │ │ │ ldrmi r0, [r4], r2, lsl #28 │ │ │ │ @ instruction: 0x463e415b │ │ │ │ svccc 0x00014672 │ │ │ │ ldrble r0, [r6, #793]! @ 0x319 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ - bl 0x7e2c20 │ │ │ │ + bl 0x7e2b60 │ │ │ │ eorvs r0, r6, ip, lsl #24 │ │ │ │ tsteq r1, r3, asr #22 │ │ │ │ tstpeq r3, #67108867 @ p-variant is OBSOLETE @ 0x4000003 │ │ │ │ andeq pc, r1, #6 │ │ │ │ suble r2, r8, r0, lsl #16 │ │ │ │ rsble r2, r2, r0, lsl #20 │ │ │ │ orrcs pc, r9, r3, asr #7 │ │ │ │ vst4.16 {d16-d19}, [r1], r9 │ │ │ │ @ instruction: 0xf0416100 │ │ │ │ - b 0x14917e8 │ │ │ │ + b 0x1491728 │ │ │ │ vst2. {d23-d24}, [pc :128], r1 │ │ │ │ @ instruction: 0xf04f5300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf04f37ff │ │ │ │ movwcc r0, #7807 @ 0x1e7f │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdbeq r3, {r0, r1, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d15, d12, d3 │ │ │ │ stmdbeq r2, {r0, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ vqdmulh.s d15, d8, d0 │ │ │ │ andcs pc, r9, #1024 @ 0x400 │ │ │ │ stmdbeq r1, {r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ addmi r4, r7, #1241513984 @ 0x4a000000 │ │ │ │ andeq lr, r2, #129024 @ 0x1f800 │ │ │ │ - b 0x14c5fcc │ │ │ │ + b 0x14c5f0c │ │ │ │ stmiane r9, {r2, r3, r4, r6, r7, r8, ip, sp, lr}^ │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ - b 0x1113550 │ │ │ │ - b 0x14adb60 │ │ │ │ + b 0x1113490 │ │ │ │ + b 0x14adaa0 │ │ │ │ @ instruction: 0xf5b10c6c │ │ │ │ @ instruction: 0xf14c5380 │ │ │ │ @ instruction: 0xf5b33cff │ │ │ │ @ instruction: 0xf17c5f80 │ │ │ │ eorsle r0, r8, #0, 24 │ │ │ │ @ instruction: 0xf3c11bad │ │ │ │ andcs r0, r0, fp, lsl #2 │ │ │ │ @@ -197649,15 +197601,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ tstlt sl, #248, 6 @ 0xe0000003 │ │ │ │ movtcc pc, #25539 @ 0x63c3 @ │ │ │ │ addeq pc, r0, r3, lsl #1 │ │ │ │ @ instruction: 0xf7ff1bad │ │ │ │ sbclt pc, r1, #3824 @ 0xef0 │ │ │ │ - bl 0x219478 │ │ │ │ + bl 0x2193b8 │ │ │ │ movweq r7, #38357 @ 0x95d5 │ │ │ │ eorvs r1, r5, sp, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0x415b1892 │ │ │ │ @@ -197666,90 +197618,90 @@ │ │ │ │ vst2.8 {d2[2],d3[2]}, [r1], sl │ │ │ │ @ instruction: 0xf0216100 │ │ │ │ tstcc r1, r1, lsl #2 │ │ │ │ ldr r0, [sl, r9, asr #32] │ │ │ │ movwcc pc, #29635 @ 0x73c3 @ │ │ │ │ addvc pc, r0, r3, lsl #9 │ │ │ │ vaba.s8 q15, , q5 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.f d17, d0, d0[4] │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ - blmi 0x151580 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ + blmi 0x1514c0 │ │ │ │ rsbcc pc, lr, #64, 4 │ │ │ │ stc2 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ - ldrhteq ip, [r3], -r8 │ │ │ │ + eorseq ip, r3, r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec286dc │ │ │ │ + bl 0xfec2861c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x460e4b36 │ │ │ │ ldmdavs fp, {r0, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7690300 │ │ │ │ - @ instruction: 0xf3c0fdd1 │ │ │ │ + vmov.i64 d31, #0xff000000000000ff │ │ │ │ movwls r5, #9159 @ 0x23c7 │ │ │ │ movwmi pc, #32 @ │ │ │ │ @ instruction: 0xf1b34604 │ │ │ │ stmdale pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} @ │ │ │ │ svceq 0x00c0b32b │ │ │ │ @ instruction: 0xf1b3d139 │ │ │ │ @ instruction: 0xd0104fff │ │ │ │ @ instruction: 0xf3c40762 │ │ │ │ vst2. {d16-d19}, [pc :64], r3 │ │ │ │ stmdage r2, {r1, r2, r3, r4, r5, r7, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf7ff9500 │ │ │ │ stmdals r2, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf00005c0 │ │ │ │ @ instruction: 0xb32540ff │ │ │ │ - b 0x10d3d58 │ │ │ │ - blmi 0x95983c │ │ │ │ - blls 0x1ab5a4 │ │ │ │ + b 0x10d3c98 │ │ │ │ + blmi 0x95977c │ │ │ │ + blls 0x1ab4e4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle fp, r0, lsl #6 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r3!, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ andmi pc, r0, r0 │ │ │ │ rscsmi pc, pc, r0, asr #32 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xe7e68033 │ │ │ │ @ instruction: 0xf7524631 │ │ │ │ - stmiblt r8, {r0, r3, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ - blvc 0xda2df4 │ │ │ │ + stmiblt r8, {r0, r3, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + blvc 0xda2d34 │ │ │ │ sbcsle r2, lr, r0, lsl #22 │ │ │ │ - bleq 0x349598 │ │ │ │ + bleq 0x3494d8 │ │ │ │ sbccc lr, r1, r0, asr #20 │ │ │ │ ldmdahi r3!, {r0, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ - blmi 0x431658 │ │ │ │ - blls 0x1ab5f8 │ │ │ │ + blmi 0x431598 │ │ │ │ + blls 0x1ab538 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andlt r4, r4, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xff08f348 │ │ │ │ + ldclt 7, cr15, [lr], {105} @ 0x69 │ │ │ │ ldmdahi r3!, {r1, r4, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ - bcs 0xf167c │ │ │ │ + bcs 0xf15bc │ │ │ │ ldrtmi sp, [r1], -fp, ror #3 │ │ │ │ @ instruction: 0xf7694620 │ │ │ │ - bfi pc, r9, #25, #2 @ │ │ │ │ - blx 0x1b0dd16 │ │ │ │ + @ instruction: 0xe7dafcf9 │ │ │ │ + blx 0x1b0dc56 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, r0, asr fp │ │ │ │ ldrmi r4, [r0], pc, lsl #12 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldc2l 7, cr15, [r8, #-420] @ 0xfffffe5c │ │ │ │ + ldc2 7, cr15, [r8, #420]! @ 0x1a4 │ │ │ │ movwmi pc, #32 @ │ │ │ │ strbpl pc, [r7, #960] @ 0x3c0 @ │ │ │ │ @ instruction: 0xf1b34604 │ │ │ │ strls r4, [r2, #-4095] @ 0xfffff001 │ │ │ │ svclt 0x0008d846 │ │ │ │ strmi pc, [r0], #-0 │ │ │ │ tstlt r3, #17 │ │ │ │ @@ -197757,77 +197709,77 @@ │ │ │ │ eormi r7, r3, r0, ror #7 │ │ │ │ subsle r2, fp, r0, lsl #22 │ │ │ │ strmi pc, [r0], -r4 │ │ │ │ stmdble r1!, {r2, r3, r4, r5, r6, r7, r8, sl, fp, sp} │ │ │ │ mvnslt r7, fp, ror sl │ │ │ │ @ instruction: 0x4634883b │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ - blmi 0xff1714 │ │ │ │ - blls 0x1ab694 │ │ │ │ + blmi 0xff1654 │ │ │ │ + blls 0x1ab5d4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r4, r0, lsl #6 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdahi fp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ strmi pc, [r0], #-4 │ │ │ │ - ldrbtmi pc, [pc], #68 @ 0xd1654 @ │ │ │ │ + ldrbtmi pc, [pc], #68 @ 0xd1594 @ │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xe7e4803b │ │ │ │ bicseq pc, r3, #196, 6 @ 0x10000003 │ │ │ │ mvnscs r0, r2, ror #14 │ │ │ │ @ instruction: 0xf8cda802 │ │ │ │ @ instruction: 0xf7ff8000 │ │ │ │ - blls 0x190f1c │ │ │ │ - b 0x10d5374 │ │ │ │ + blls 0x190e5c │ │ │ │ + b 0x10d52b4 │ │ │ │ ldrbeq r0, [fp, #193] @ 0xc1 │ │ │ │ mvnsmi pc, #3 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ - b 0xfe0e2350 │ │ │ │ + b 0xfe0e2290 │ │ │ │ strb r0, [lr, r3, lsl #8] │ │ │ │ - @ instruction: 0xf7514639 │ │ │ │ - @ instruction: 0xb1b8ffe9 │ │ │ │ + @ instruction: 0xf7524639 │ │ │ │ + @ instruction: 0xb1b8f849 │ │ │ │ ldmdahi fp!, {r1, r3, r4, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ cmnlt r2, fp, lsr r0 │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r9, lsr #2 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf76941f0 │ │ │ │ - @ instruction: 0x4620bb35 │ │ │ │ + @ instruction: 0x4620bb95 │ │ │ │ @ instruction: 0xf7694639 │ │ │ │ - @ instruction: 0x4604fc17 │ │ │ │ - blcs 0xf03b0 │ │ │ │ + @ instruction: 0x4604fc77 │ │ │ │ + blcs 0xf02f0 │ │ │ │ strb sp, [r9, pc, lsr #1]! │ │ │ │ svceq 0x00e1883b │ │ │ │ @ instruction: 0xf04378ba │ │ │ │ eorshi r0, fp, r4, lsl r3 │ │ │ │ ldmdale r4, {r0, r1, r9, fp, sp} │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ - beq 0x1526f4 │ │ │ │ + beq 0x152634 │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ @ instruction: 0xf004b121 │ │ │ │ @ instruction: 0xf0444400 │ │ │ │ @ instruction: 0xe79a44ff │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ cmnpvc pc, #208666624 @ p-variant is OBSOLETE @ 0xc700000 │ │ │ │ ldreq pc, [lr], #-867 @ 0xfffffc9d │ │ │ │ @ instruction: 0xf1d5e793 │ │ │ │ andcs pc, r0, r7, asr #21 │ │ │ │ - tstpcs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 96), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ addscs pc, sl, #64, 4 │ │ │ │ @ instruction: 0xf98ef169 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq ip, [r3], -r8 │ │ │ │ + eorseq ip, r3, r8, lsr #32 │ │ │ │ tstcs r3, r1, lsl #6 │ │ │ │ vhsub.s8 q9, , q0 │ │ │ │ andvc r2, r3, #256 @ 0x100 │ │ │ │ @ instruction: 0xf8a07283 │ │ │ │ bicvc ip, r1, r5 │ │ │ │ andcs r7, r0, r2, asr #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -197903,26 +197855,26 @@ │ │ │ │ @ instruction: 0xf8a03f9e │ │ │ │ @ instruction: 0xf8a03fd4 │ │ │ │ @ instruction: 0xf8a03fe6 │ │ │ │ @ instruction: 0xf8a03fb0 │ │ │ │ andcs r3, r0, r2, asr #31 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec28a70 │ │ │ │ + bl 0xfec289b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ strmi r3, [r4], -r0, lsl #30 │ │ │ │ andsmi r4, sl, fp, asr #32 │ │ │ │ svceq 0x0040f412 │ │ │ │ vmov.i32 d29, #150 @ 0x00000096 │ │ │ │ - blcc 0x126690 │ │ │ │ + blcc 0x1265d0 │ │ │ │ svclt 0x008f2b02 │ │ │ │ - vcgt.s8 d18, d12, d0 │ │ │ │ - vaddl.s8 q8, d16, d16 │ │ │ │ - bl 0xd1968 │ │ │ │ + @ instruction: 0xf64b2300 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ + bl 0xd18a8 │ │ │ │ svclt 0x00980083 │ │ │ │ umaalcc pc, r8, r0, r8 @ │ │ │ │ svccc 0x006af884 │ │ │ │ svccc 0x007cf884 │ │ │ │ svccc 0x008ef884 │ │ │ │ svccc 0x00a0f884 │ │ │ │ ldrle r0, [r1, #-789] @ 0xfffffceb │ │ │ │ @@ -197956,15 +197908,15 @@ │ │ │ │ vmla.i , , d3[4] │ │ │ │ @ instruction: 0xf8846040 │ │ │ │ @ instruction: 0xf8840f74 │ │ │ │ @ instruction: 0xf8840f86 │ │ │ │ @ instruction: 0xf8840f98 │ │ │ │ @ instruction: 0xf8840faa │ │ │ │ @ instruction: 0xf8840fbc │ │ │ │ - bcs 0xd587c │ │ │ │ + bcs 0xd57bc │ │ │ │ @ instruction: 0x078bd05d │ │ │ │ movwcs sp, #1365 @ 0x555 │ │ │ │ sbccs r2, r0, #1073741856 @ 0x40000020 │ │ │ │ andmi pc, r3, r2, asr #4 │ │ │ │ svccc 0x0082f884 │ │ │ │ svccc 0x0084f884 │ │ │ │ svceq 0x007ff8a4 │ │ │ │ @@ -197999,1324 +197951,1324 @@ │ │ │ │ svcne 0x0098f884 │ │ │ │ svcne 0x00aaf884 │ │ │ │ svcne 0x00bcf884 │ │ │ │ svcne 0x00cef884 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bcs 0x100ed0 │ │ │ │ + bcs 0x100e10 │ │ │ │ streq sp, [fp, r4, asr #1] │ │ │ │ movwcs sp, #5289 @ 0x14a9 │ │ │ │ subcs r2, r0, #-1073741824 @ 0xc0000000 │ │ │ │ andcs pc, r1, r5, asr #4 │ │ │ │ - blcs 0x10b8a4 │ │ │ │ + blcs 0x10b7e4 │ │ │ │ @ instruction: 0x2000d1ba │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28c1c │ │ │ │ + bl 0xfec28b5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ - @ instruction: 0xf751b280 │ │ │ │ - smlabtcs r0, r9, pc, pc @ │ │ │ │ + @ instruction: 0xf752b280 │ │ │ │ + tstpcs r0, r9, lsr #16 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - svclt 0x00c6f751 │ │ │ │ - stmialt r8, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r6!, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdblt r8!, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28c4c │ │ │ │ + bl 0xfec28b8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ - @ instruction: 0xf751b280 │ │ │ │ - @ instruction: 0x2100ffb5 │ │ │ │ + @ instruction: 0xf752b280 │ │ │ │ + tstpcs r0, r5, lsl r8 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - ldmdalt r0!, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stmdblt r4!, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmlt r0, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiblt r4, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28c7c │ │ │ │ + bl 0xfec28bbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf752b280 │ │ │ │ - @ instruction: 0x2100fbb5 │ │ │ │ + tstpcs r0, r5, lsl ip @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - svclt 0x009ef752 │ │ │ │ - ldmdalt sl, {r0, r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + svclt 0x00fef752 │ │ │ │ + ldmdalt sl!, {r0, r1, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28cac │ │ │ │ + bl 0xfec28bec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf75cb280 │ │ │ │ - strdcs pc, [r0, -sp] │ │ │ │ + tstpcs r0, sp, asr r9 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - ldmdblt r8, {r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - stmiblt sl, {r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r8!, {r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blt 0xb8f784 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28cdc │ │ │ │ + bl 0xfec28c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf766b280 │ │ │ │ - tstpcs r0, r1, lsr sl @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x2100fa91 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - blt 0x1a8f898 │ │ │ │ - blt 0xff40f89c │ │ │ │ + blt 0xff28f7d8 │ │ │ │ + bllt 0xc0f7dc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28d0c │ │ │ │ + bl 0xfec28c4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf766b280 │ │ │ │ - tstpcs r0, r9, lsl #20 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r9, ror #20 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - blt 0x108f8c8 │ │ │ │ - blt 0x180f8cc │ │ │ │ + blt 0xfe88f808 │ │ │ │ + blt 0xff00f80c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28d3c │ │ │ │ + bl 0xfec28c7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf766b280 │ │ │ │ - tstpcs r0, r5, lsl #20 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r5, ror #20 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - blt 0xf8f8f8 │ │ │ │ - blt 0xfed8f8fc │ │ │ │ + blt 0xfe78f838 │ │ │ │ + bllt 0x58f83c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28d6c │ │ │ │ + bl 0xfec28cac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf766b280 │ │ │ │ - ldrdcs pc, [r0, -sp] │ │ │ │ + tstpcs r0, sp, lsr sl @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - blt 0x58f928 │ │ │ │ - blt 0x118f92c │ │ │ │ + blt 0x1d8f868 │ │ │ │ + blt 0xfe98f86c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28d9c │ │ │ │ + bl 0xfec28cdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r0, #248, 30 @ 0x3e0 │ │ │ │ - blx 0xff50f944 │ │ │ │ + blx 0xd0f886 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - stclt 7, cr15, [sl], {103} @ 0x67 │ │ │ │ - mcrrlt 7, 6, pc, r6, cr7 @ │ │ │ │ + stcllt 7, cr15, [sl], #-412 @ 0xfffffe64 │ │ │ │ + stclt 7, cr15, [r6], #412 @ 0x19c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28dc8 │ │ │ │ + bl 0xfec28d08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ addlt r4, r0, #20, 12 @ 0x1400000 │ │ │ │ addvc pc, ip, #2097152 @ 0x200000 │ │ │ │ @ instruction: 0xf766b289 │ │ │ │ - andcc pc, r1, fp, ror lr @ │ │ │ │ + ldrdcc pc, [r1], -fp │ │ │ │ ldmdale r9, {r0, r1, fp, sp} │ │ │ │ - moveq pc, #76, 4 @ 0xc0000004 │ │ │ │ + mvnsvc pc, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr4, {6} │ │ │ │ - b 0xfe16d164 │ │ │ │ + b 0xfe16d0a4 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ subsmi r4, r3, r0, ror r3 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - blmi 0x1920dc │ │ │ │ + vmla.f d17, d0, d0[4] │ │ │ │ + blmi 0x19201c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf168123f │ │ │ │ svclt 0x0000ff03 │ │ │ │ - eorseq ip, r3, r4, lsl #2 │ │ │ │ + eorseq ip, r3, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28e3c │ │ │ │ + bl 0xfec28d7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ addlt r4, r0, #20, 12 @ 0x1400000 │ │ │ │ addvc pc, ip, #2097152 @ 0x200000 │ │ │ │ @ instruction: 0xf766b289 │ │ │ │ - andcc pc, r1, sp, lsr lr @ │ │ │ │ + mulcc r1, sp, lr │ │ │ │ ldmdale r9, {r0, r1, fp, sp} │ │ │ │ - moveq pc, #76, 4 @ 0xc0000004 │ │ │ │ + mvnsvc pc, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr4, {6} │ │ │ │ - b 0xfe16d1d8 │ │ │ │ + b 0xfe16d118 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ subsmi r4, r3, r0, ror r3 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - blmi 0x192150 │ │ │ │ + vmla.f d17, d0, d0[4] │ │ │ │ + blmi 0x192090 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf168123f │ │ │ │ svclt 0x0000fec9 │ │ │ │ - eorseq ip, r3, r4, lsl #2 │ │ │ │ + eorseq ip, r3, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28eb0 │ │ │ │ + bl 0xfec28df0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf6024614 │ │ │ │ @ instruction: 0xf7667268 │ │ │ │ - andcc pc, r1, r7, lsr lr @ │ │ │ │ + mulcc r1, r7, lr │ │ │ │ ldmdale r9, {r0, r1, fp, sp} │ │ │ │ - moveq pc, #76, 4 @ 0xc0000004 │ │ │ │ + mvnsvc pc, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr4, {6} │ │ │ │ - b 0xfe16d248 │ │ │ │ + b 0xfe16d188 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ subsmi r4, r3, r0, ror r3 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - blmi 0x1921c0 │ │ │ │ + vmla.f d17, d0, d0[4] │ │ │ │ + blmi 0x192100 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf168123f │ │ │ │ svclt 0x0000fe91 │ │ │ │ - eorseq ip, r3, r4, lsl #2 │ │ │ │ + eorseq ip, r3, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28f20 │ │ │ │ + bl 0xfec28e60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf6024614 │ │ │ │ @ instruction: 0xf7667268 │ │ │ │ - ldrdcc pc, [r1], -r5 │ │ │ │ + andcc pc, r1, r5, lsr lr @ │ │ │ │ ldmdale r9, {r0, r1, fp, sp} │ │ │ │ - moveq pc, #76, 4 @ 0xc0000004 │ │ │ │ + mvnsvc pc, #78643200 @ 0x4b00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr4, {6} │ │ │ │ - b 0xfe16d2b8 │ │ │ │ + b 0xfe16d1f8 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ subsmi r4, r3, r0, ror r3 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - blmi 0x192230 │ │ │ │ + vmla.f d17, d0, d0[4] │ │ │ │ + blmi 0x192170 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf168123f │ │ │ │ svclt 0x0000fe59 │ │ │ │ - eorseq ip, r3, r4, lsl #2 │ │ │ │ + eorseq ip, r3, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec28f90 │ │ │ │ + bl 0xfec28ed0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6049c06 │ │ │ │ strls r7, [r0, #-1384] @ 0xfffffa98 │ │ │ │ - cdp2 7, 3, cr15, cr12, cr6, {3} │ │ │ │ + cdp2 7, 9, cr15, cr12, cr6, {3} │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ - vtst.8 d29, d12, d9 │ │ │ │ - vsubw.s8 q8, q8, d16 │ │ │ │ - bl 0x192a80 │ │ │ │ + @ instruction: 0xf64bd819 │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ + bl 0x1929c0 │ │ │ │ @ instruction: 0xf8d40380 │ │ │ │ ldclvs 14, cr2, [fp, #-992] @ 0xfffffc20 │ │ │ │ movwvc lr, #14978 @ 0x3a82 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c44053 │ │ │ │ strdlt r3, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsr sp │ │ │ │ - tstpcs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 96), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ eorsne pc, pc, #64, 4 │ │ │ │ cdp2 1, 2, cr15, cr0, cr8, {3} │ │ │ │ - eorseq ip, r3, r4, lsl #2 │ │ │ │ + eorseq ip, r3, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29000 │ │ │ │ + bl 0xfec28f40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6049c06 │ │ │ │ strls r7, [r0, #-1384] @ 0xfffffa98 │ │ │ │ - ldc2 7, cr15, [r8, #408]! @ 0x198 │ │ │ │ + cdp2 7, 1, cr15, cr8, cr6, {3} │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ - vtst.8 d29, d12, d9 │ │ │ │ - vsubw.s8 q8, q8, d16 │ │ │ │ - bl 0x192af0 │ │ │ │ + @ instruction: 0xf64bd819 │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ + bl 0x192a30 │ │ │ │ @ instruction: 0xf8d40380 │ │ │ │ ldclvs 14, cr2, [fp, #-992] @ 0xfffffc20 │ │ │ │ movwvc lr, #14978 @ 0x3a82 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c44053 │ │ │ │ strdlt r3, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsr sp │ │ │ │ - tstpcs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 96), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ eorsne pc, pc, #64, 4 │ │ │ │ stc2l 1, cr15, [r8, #416]! @ 0x1a0 │ │ │ │ - eorseq ip, r3, r4, lsl #2 │ │ │ │ + eorseq ip, r3, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29070 │ │ │ │ + bl 0xfec28fb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7630ff8 │ │ │ │ - @ instruction: 0x2100fd9f │ │ │ │ + strdcs pc, [r0, -pc] │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf760b280 │ │ │ │ - svclt 0x0000bb55 │ │ │ │ + svclt 0x0000bbb5 │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf760b280 │ │ │ │ - svclt 0x0000bf97 │ │ │ │ - svclt 0x00b8f763 │ │ │ │ + svclt 0x0000bff7 │ │ │ │ + ldmdalt r8, {r2, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stclt 7, cr15, [sl], {96} @ 0x60 │ │ │ │ + stcllt 7, cr15, [sl], #-384 @ 0xfffffe80 │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldmdalt r8, {r0, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blt 0x200fcb8 │ │ │ │ + ldmlt r8!, {r0, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blt 0xff80fbf8 │ │ │ │ strcs fp, [r0], #-1296 @ 0xfffffaf0 │ │ │ │ @ instruction: 0xf02146a6 │ │ │ │ @ instruction: 0xf6c74c00 │ │ │ │ addmi r7, r4, #240, 28 @ 0xf00 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -fp, lsl #4 │ │ │ │ @ instruction: 0x46208812 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7604010 │ │ │ │ - svclt 0x0000bcbb │ │ │ │ + svclt 0x0000bd1b │ │ │ │ strcs fp, [r0], #-1296 @ 0xfffffaf0 │ │ │ │ @ instruction: 0xf02146a6 │ │ │ │ @ instruction: 0xf6c74c00 │ │ │ │ addmi r7, r4, #240, 28 @ 0xf00 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -fp, lsl #4 │ │ │ │ @ instruction: 0x46208812 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7614010 │ │ │ │ - svclt 0x0000b907 │ │ │ │ + svclt 0x0000b967 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec291a0 │ │ │ │ + bl 0xfec290e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - @ instruction: 0xf7640ff8 │ │ │ │ - @ instruction: 0x2100ffb3 │ │ │ │ + @ instruction: 0xf7650ff8 │ │ │ │ + tstpcs r0, r3, lsl r8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf762b280 │ │ │ │ - svclt 0x0000ba9f │ │ │ │ + svclt 0x0000baff │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf762b280 │ │ │ │ - svclt 0x0000bdc3 │ │ │ │ - ldmiblt r2!, {r0, r2, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x0000be23 │ │ │ │ + blt 0x158fce0 │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - bllt 0x118fdb8 │ │ │ │ + bllt 0xfe98fcf8 │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - cdplt 7, 7, cr15, cr0, cr2, {3} │ │ │ │ - ldclt 7, cr15, [r8], {101} @ 0x65 │ │ │ │ + cdplt 7, 13, cr15, cr0, cr2, {3} │ │ │ │ + ldcllt 7, cr15, [r8], #-404 @ 0xfffffe6c │ │ │ │ strcs fp, [r0], #-1296 @ 0xfffffaf0 │ │ │ │ @ instruction: 0xf02146a6 │ │ │ │ @ instruction: 0xf6c74c00 │ │ │ │ addmi r7, r4, #240, 28 @ 0xf00 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -fp, lsl #4 │ │ │ │ @ instruction: 0x46208812 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7624010 │ │ │ │ - svclt 0x0000bbe1 │ │ │ │ + svclt 0x0000bc41 │ │ │ │ strcs fp, [r0], #-1296 @ 0xfffffaf0 │ │ │ │ @ instruction: 0xf02146a6 │ │ │ │ @ instruction: 0xf6c74c00 │ │ │ │ addmi r7, r4, #240, 28 @ 0xf00 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -fp, lsl #4 │ │ │ │ @ instruction: 0x46208812 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7624010 │ │ │ │ - svclt 0x0000bf0b │ │ │ │ - bllt 0xfe30fe44 │ │ │ │ - ldclt 7, cr15, [r2], {94} @ 0x5e │ │ │ │ + svclt 0x0000bf6b │ │ │ │ + bllt 0xffb0fd84 │ │ │ │ + ldcllt 7, cr15, [r2], #-376 @ 0xfffffe88 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec292d8 │ │ │ │ + bl 0xfec29218 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf75e0ff8 │ │ │ │ - tstpcs r0, r1, lsr #26 @ p-variant is OBSOLETE │ │ │ │ + smlabbcs r0, r1, sp, pc @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec292f8 │ │ │ │ + bl 0xfec29238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46154611 │ │ │ │ - stc2 7, cr15, [lr, #-376] @ 0xfffffe88 │ │ │ │ + stc2l 7, cr15, [lr, #-376]! @ 0xfffffe88 │ │ │ │ strtmi r4, [r9], -r4, lsl #12 │ │ │ │ adclt r4, r4, #48, 12 @ 0x3000000 │ │ │ │ - stc2 7, cr15, [r8, #-376] @ 0xfffffe88 │ │ │ │ + stc2l 7, cr15, [r8, #-376]! @ 0xfffffe88 │ │ │ │ andmi lr, r0, r4, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ andlt r4, r0, #268435461 @ 0x10000005 │ │ │ │ @ instruction: 0xf764461a │ │ │ │ - svclt 0x0000b879 │ │ │ │ + svclt 0x0000b8d9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2933c │ │ │ │ + bl 0xfec2927c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ movwcs r4, #1553 @ 0x611 │ │ │ │ submi r4, r9, #35651584 @ 0x2200000 │ │ │ │ stmiavc r5!, {r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf76470a3 │ │ │ │ - adcvc pc, r5, r7, ror #16 │ │ │ │ + adcvc pc, r5, r7, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29370 │ │ │ │ + bl 0xfec292b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e239fc │ │ │ │ + bl 0x1e2393c │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ strls r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf75f2203 │ │ │ │ - bfine pc, r5, (invalid: 30:1) @ │ │ │ │ + @ instruction: 0x17c1ff75 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0434661 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec293cc │ │ │ │ + bl 0xfec2930c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23a58 │ │ │ │ + bl 0x1e23998 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ stmiavc r2!, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf75f9400 │ │ │ │ - strbne pc, [r1, r7, ror #29] @ │ │ │ │ + strbne pc, [r1, r7, asr #30] @ │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0434661 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf7634249 │ │ │ │ - svclt 0x0000bf77 │ │ │ │ + svclt 0x0000bfd7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29434 │ │ │ │ + bl 0xfec29374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ movwcs r4, #1553 @ 0x611 │ │ │ │ submi r4, r9, #35651584 @ 0x2200000 │ │ │ │ adcvc r7, r3, r5, lsr #17 │ │ │ │ - @ instruction: 0xff66f763 │ │ │ │ + @ instruction: 0xffc6f763 │ │ │ │ andcs r7, r0, #165 @ 0xa5 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29464 │ │ │ │ + bl 0xfec293a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23af0 │ │ │ │ + bl 0x1e23a30 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ strls r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf75f2203 │ │ │ │ - strbne pc, [r1, fp, ror #29] @ │ │ │ │ + strbne pc, [r1, fp, asr #30] @ │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0434661 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec294c0 │ │ │ │ + bl 0xfec29400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23b4c │ │ │ │ + bl 0x1e23a8c │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ stmiavc r2!, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf75f9400 │ │ │ │ - @ instruction: 0x17c1febd │ │ │ │ + bfine pc, sp, (invalid: 30:1) @ │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0434661 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7634252 │ │ │ │ - svclt 0x0000be79 │ │ │ │ + svclt 0x0000bed9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29524 │ │ │ │ + bl 0xfec29464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ andcs r4, r0, #19922944 @ 0x1300000 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ addmi r4, r2, #157286400 @ 0x9600000 │ │ │ │ cdpvc 6, 15, cr15, cr0, cr7, {6} │ │ │ │ - bl 0x207e548 │ │ │ │ + bl 0x207e488 │ │ │ │ movwle r0, #48652 @ 0xbe0c │ │ │ │ strls r7, [r0], #-2210 @ 0xfffff75e │ │ │ │ - mrc2 7, 6, pc, cr8, cr15, {2} │ │ │ │ + @ instruction: 0xff38f75f │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrmi r8, [r0], -r3, lsr #16 │ │ │ │ @ instruction: 0xf0434611 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ addlt r4, r0, #268435461 @ 0x10000005 │ │ │ │ @ instruction: 0xf765461a │ │ │ │ - svclt 0x0000b9b9 │ │ │ │ + svclt 0x0000ba19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29588 │ │ │ │ + bl 0xfec294c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ movwcs r4, #1553 @ 0x611 │ │ │ │ submi r4, r9, #35651584 @ 0x2200000 │ │ │ │ stmiavc r5!, {r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf76570a3 │ │ │ │ - adcvc pc, r5, r7, lsr #19 │ │ │ │ + adcvc pc, r5, r7, lsl #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec295bc │ │ │ │ + bl 0xfec294fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23c48 │ │ │ │ + bl 0x1e23b88 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ strls r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf7612203 │ │ │ │ - tstpcs r0, r3, lsl lr @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r3, ror lr @ p-variant is OBSOLETE │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0432100 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29618 │ │ │ │ + bl 0xfec29558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23ca4 │ │ │ │ + bl 0x1e23be4 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ stmiavc r2!, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7619400 │ │ │ │ - smlattcs r0, r5, sp, pc @ │ │ │ │ + tstpcs r0, r5, asr #28 @ p-variant is OBSOLETE │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0432100 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf7654249 │ │ │ │ - svclt 0x0000b8d3 │ │ │ │ + svclt 0x0000b933 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29680 │ │ │ │ + bl 0xfec295c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ movwcs r4, #1553 @ 0x611 │ │ │ │ submi r4, r9, #35651584 @ 0x2200000 │ │ │ │ adcvc r7, r3, r5, lsr #17 │ │ │ │ - @ instruction: 0xf8c2f765 │ │ │ │ + @ instruction: 0xf922f765 │ │ │ │ andcs r7, r0, #165 @ 0xa5 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec296b0 │ │ │ │ + bl 0xfec295f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23d3c │ │ │ │ + bl 0x1e23c7c │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ strls r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf7612203 │ │ │ │ - smlattcs r0, r1, sp, pc @ │ │ │ │ + tstpcs r0, r1, asr #28 @ p-variant is OBSOLETE │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0432100 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2970c │ │ │ │ + bl 0xfec2964c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23d98 │ │ │ │ + bl 0x1e23cd8 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ stmiavc r2!, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7619400 │ │ │ │ - @ instruction: 0x2100fdb3 │ │ │ │ + tstpcs r0, r3, lsl lr @ p-variant is OBSOLETE │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0432100 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf7644252 │ │ │ │ - svclt 0x0000bfed │ │ │ │ + @ instruction: 0xf7654252 │ │ │ │ + svclt 0x0000b84d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29770 │ │ │ │ + bl 0xfec296b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ andcs r4, r0, #19922944 @ 0x1300000 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ addmi r4, r2, #157286400 @ 0x9600000 │ │ │ │ cdpvc 6, 15, cr15, cr0, cr7, {6} │ │ │ │ - bl 0x207e794 │ │ │ │ + bl 0x207e6d4 │ │ │ │ movwle r0, #48652 @ 0xbe0c │ │ │ │ strls r7, [r0], #-2210 @ 0xfffff75e │ │ │ │ - stc2l 7, cr15, [r8, #388] @ 0x184 │ │ │ │ + cdp2 7, 2, cr15, cr8, cr1, {3} │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrmi r8, [r0], -r3, lsr #16 │ │ │ │ @ instruction: 0xf0434611 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andlt r4, r0, #-1879048188 @ 0x90000004 │ │ │ │ - bllt 0xff290354 │ │ │ │ + stclt 7, cr15, [r6], #-396 @ 0xfffffe74 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec297d0 │ │ │ │ + bl 0xfec29710 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ @ instruction: 0xf763b200 │ │ │ │ - strhtvc pc, [r5], r7 @ │ │ │ │ + adcvc pc, r5, r7, lsl ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29800 │ │ │ │ + bl 0xfec29740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0200ff8 │ │ │ │ ldrmi r4, [r3], -r0, lsl #24 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ strmi sp, [sl], -fp, lsl #16 │ │ │ │ @ instruction: 0xf75f2103 │ │ │ │ - ldrdcs pc, [r0, -sp] │ │ │ │ + tstpcs r0, sp, lsr ip @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r2, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29848 │ │ │ │ + bl 0xfec29788 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0200ff8 │ │ │ │ ldrmi r4, [r3], -r0, lsl #24 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ strmi sp, [sl], -fp, lsl #16 │ │ │ │ @ instruction: 0xf75f7899 │ │ │ │ - @ instruction: 0x2100fbb9 │ │ │ │ + tstpcs r0, r9, lsl ip @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r2, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf7634249 │ │ │ │ - svclt 0x0000bb5d │ │ │ │ + svclt 0x0000bbbd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29898 │ │ │ │ + bl 0xfec297d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ - blx 0x149043a │ │ │ │ + blx 0xfec9037a │ │ │ │ smlatbcs r0, r5, r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ tstcs r3, r2, lsl #16 │ │ │ │ - bllt 0xff610450 │ │ │ │ + ldclt 7, cr15, [r4], #-380 @ 0xfffffe84 │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ ldmvc r9, {r1, fp, ip, lr, pc} │ │ │ │ - bllt 0xff09047c │ │ │ │ + ldclt 7, cr15, [lr], {95} @ 0x5f │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf7634252 │ │ │ │ - svclt 0x0000ba91 │ │ │ │ + svclt 0x0000baf1 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ ldmvc r9, {r1, fp, ip, lr, pc} │ │ │ │ - bllt 0xfff104b0 │ │ │ │ + mrrclt 7, 5, pc, r8, cr15 @ │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ @ instruction: 0xf0422100 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ addlt r4, r0, #-1879048188 @ 0x90000004 │ │ │ │ - stclt 7, cr15, [r8, #400] @ 0x190 │ │ │ │ + stcllt 7, cr15, [r8, #400]! @ 0x190 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2995c │ │ │ │ + bl 0xfec2989c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ @ instruction: 0xf764b280 │ │ │ │ - adcvc pc, r5, r9, ror sp @ │ │ │ │ + ldrdvc pc, [r5], r9 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2998c │ │ │ │ + bl 0xfec298cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0200ff8 │ │ │ │ ldrmi r4, [r3], -r0, lsl #24 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ strmi sp, [sl], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7612103 │ │ │ │ - tstpcs r0, r3, asr fp @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x2100fbb3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r2, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec299d4 │ │ │ │ + bl 0xfec29914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0200ff8 │ │ │ │ ldrmi r4, [r3], -r0, lsl #24 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ strmi sp, [sl], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7617899 │ │ │ │ - tstpcs r0, pc, lsr #22 @ p-variant is OBSOLETE │ │ │ │ + smlabbcs r0, pc, fp, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r2, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf7644249 │ │ │ │ - svclt 0x0000bcbf │ │ │ │ + svclt 0x0000bd1f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29a24 │ │ │ │ + bl 0xfec29964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ - ldc2 7, cr15, [r0], #400 @ 0x190 │ │ │ │ + ldc2 7, cr15, [r0, #-400] @ 0xfffffe70 │ │ │ │ smlatbcs r0, r5, r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ tstcs r3, r2, lsl #16 │ │ │ │ - bllt 0x11905e4 │ │ │ │ + bllt 0xfe990524 │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ ldmvc r9, {r1, fp, ip, lr, pc} │ │ │ │ - bllt 0xc10610 │ │ │ │ + bllt 0xfe410550 │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf7644252 │ │ │ │ - svclt 0x0000bc0b │ │ │ │ + svclt 0x0000bc6b │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ ldmvc r9, {r1, fp, ip, lr, pc} │ │ │ │ - bllt 0x1890644 │ │ │ │ + bllt 0xff090584 │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ @ instruction: 0xf0422100 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29ae0 │ │ │ │ + bl 0xfec29a20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ submi r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf762b200 │ │ │ │ - tstpcs r0, r9, ror pc @ p-variant is OBSOLETE │ │ │ │ + ldrdcs pc, [r0, -r9] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29b08 │ │ │ │ + bl 0xfec29a48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ @ instruction: 0xf762b200 │ │ │ │ - adcvc pc, r5, r1, ror #30 │ │ │ │ + adcvc pc, r5, r1, asr #31 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29b38 │ │ │ │ + bl 0xfec29a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ vrsubhn.i16 d20, q0, q5 │ │ │ │ @ instruction: 0xf5b1010e │ │ │ │ stmdale fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ addlt r2, r0, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf948f75f │ │ │ │ + @ instruction: 0xf9a8f75f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29b84 │ │ │ │ + bl 0xfec29ac4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ vrsubhn.i16 d20, q0, q5 │ │ │ │ @ instruction: 0xf5b1010e │ │ │ │ stmdale fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ addlt r7, r0, #10027008 @ 0x990000 │ │ │ │ - @ instruction: 0xf922f75f │ │ │ │ + @ instruction: 0xf982f75f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29bd0 │ │ │ │ + bl 0xfec29b10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ submi r0, r9, #248, 30 @ 0x3e0 │ │ │ │ - cdp2 7, 8, cr15, cr4, cr2, {3} │ │ │ │ + cdp2 7, 14, cr15, cr4, cr2, {3} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29bf4 │ │ │ │ + bl 0xfec29b34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ - cdp2 7, 6, cr15, cr14, cr2, {3} │ │ │ │ + cdp2 7, 12, cr15, cr14, cr2, {3} │ │ │ │ smlatbcs r0, r5, r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ tstcs r3, r3, lsl #16 │ │ │ │ @ instruction: 0xf75fb280 │ │ │ │ - ldmdahi sl, {r0, r2, r3, r5, r8, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r2, r3, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ ldmvc r9, {r0, r1, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf75fb280 │ │ │ │ - ldmdahi sl, {r0, r1, r2, r4, r8, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r1, r2, r4, r5, r6, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29c7c │ │ │ │ + bl 0xfec29bbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ subsmi r0, r2, #248, 30 @ 0x3e0 │ │ │ │ - ldc2 7, cr15, [r2, #392]! @ 0x188 │ │ │ │ + cdp2 7, 1, cr15, cr2, cr2, {3} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ ldmvc r9, {r0, r1, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf75fb280 │ │ │ │ - ldmdahi sl, {r0, r1, r6, r8, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r1, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs r8, r0, #26 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29ccc │ │ │ │ + bl 0xfec29c0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ submi r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf764b280 │ │ │ │ - tstpcs r0, r9, ror #18 @ p-variant is OBSOLETE │ │ │ │ + smlabtcs r0, r9, r9, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29cf4 │ │ │ │ + bl 0xfec29c34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ @ instruction: 0xf764b280 │ │ │ │ - adcvc pc, r5, r1, asr r9 @ │ │ │ │ + strhtvc pc, [r5], r1 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29d24 │ │ │ │ + bl 0xfec29c64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ vrsubhn.i16 d20, q0, q5 │ │ │ │ @ instruction: 0xf5b1010e │ │ │ │ stmdale fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ addlt r2, r0, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf8a6f761 │ │ │ │ + @ instruction: 0xf906f761 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29d70 │ │ │ │ + bl 0xfec29cb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ vrsubhn.i16 d20, q0, q5 │ │ │ │ @ instruction: 0xf5b1010e │ │ │ │ stmdale fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ addlt r7, r0, #10027008 @ 0x990000 │ │ │ │ - @ instruction: 0xf880f761 │ │ │ │ + @ instruction: 0xf8e0f761 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29dbc │ │ │ │ + bl 0xfec29cfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ submi r0, r9, #248, 30 @ 0x3e0 │ │ │ │ - @ instruction: 0xf896f764 │ │ │ │ + @ instruction: 0xf8f6f764 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29de0 │ │ │ │ + bl 0xfec29d20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ - @ instruction: 0xf880f764 │ │ │ │ + @ instruction: 0xf8e0f764 │ │ │ │ smlatbcs r0, r5, r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ tstcs r3, r3, lsl #16 │ │ │ │ @ instruction: 0xf761b280 │ │ │ │ - ldmdahi sl, {r0, r1, r7, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r1, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ ldmvc r9, {r0, r1, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf761b280 │ │ │ │ - ldmdahi sl, {r0, r2, r3, r5, r6, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r2, r3, r6, r7, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29e68 │ │ │ │ + bl 0xfec29da8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ subsmi r0, r2, #248, 30 @ 0x3e0 │ │ │ │ - @ instruction: 0xffdcf763 │ │ │ │ + @ instruction: 0xf83cf764 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ ldmvc r9, {r0, r1, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf761b280 │ │ │ │ - ldmdahi sl, {r0, r4, r7, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r4, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs r8, r0, #26 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29eb8 │ │ │ │ + bl 0xfec29df8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ ldrmi r2, [lr], r0, lsl #6 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ cdpvc 6, 15, cr15, cr0, cr7, {6} │ │ │ │ addlt r4, r2, r3, lsl #5 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -ip, lsl #6 │ │ │ │ andcs r9, r3, #0, 8 │ │ │ │ - blx 0x490a5c │ │ │ │ + blx 0x1c9099c │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r8, r0, r3, lsr #16 │ │ │ │ @ instruction: 0xf0434601 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29f10 │ │ │ │ + bl 0xfec29e50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ ldrmi r2, [lr], r0, lsl #6 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ cdpvc 6, 15, cr15, cr0, cr7, {6} │ │ │ │ addlt r4, r2, r3, lsl #5 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -ip, lsl #6 │ │ │ │ andcs r9, r3, #0, 8 │ │ │ │ - @ instruction: 0xf9f8f761 │ │ │ │ + blx 0x17109fc │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r8, r0, r3, lsr #16 │ │ │ │ @ instruction: 0xf0434601 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ addvc r7, r8, fp, lsl #17 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29f74 │ │ │ │ + bl 0xfec29eb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ addlt r0, r0, #1196032 @ 0x124000 │ │ │ │ rscvc r7, r3, #937984 @ 0xe5000 │ │ │ │ - blx 0xffe10b06 │ │ │ │ + mrrc2 7, 5, pc, r4, cr13 @ │ │ │ │ smlattcs r0, r5, r2, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29fac │ │ │ │ + bl 0xfec29eec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ - bvc 0x1a152e4 │ │ │ │ + bvc 0x1a15224 │ │ │ │ @ instruction: 0xf75d7263 │ │ │ │ - rsbvc pc, r5, #41728 @ 0xa300 │ │ │ │ + rsbvc pc, r5, #3, 26 @ 0xc0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29fe0 │ │ │ │ + bl 0xfec29f20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ stmdbeq r9, {r7, r9, ip, sp, pc}^ │ │ │ │ rscvc r7, r3, #937984 @ 0xe5000 │ │ │ │ - stc2 7, cr15, [r2], #-372 @ 0xfffffe8c │ │ │ │ + stc2 7, cr15, [r2], {93} @ 0x5d │ │ │ │ andcs r7, r0, #1342177294 @ 0x5000000e │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a014 │ │ │ │ + bl 0xfec29f54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf283fab3 │ │ │ │ ldmdbeq r2, {r8, r9, sp}^ │ │ │ │ rsbvc r7, r3, #413696 @ 0x65000 │ │ │ │ @ instruction: 0xf75d4623 │ │ │ │ - rsbvc pc, r5, #63744 @ 0xf900 │ │ │ │ + rsbvc pc, r5, #5696 @ 0x1640 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2a048 │ │ │ │ + bl 0xfec29f88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x1456dd0 │ │ │ │ + blmi 0x1456d10 │ │ │ │ addlt fp, r0, #132 @ 0x84 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7680300 │ │ │ │ - vld2.8 {d15,d17}, [r0], r1 │ │ │ │ + vld2.16 {d15,d17}, [r0 :128], r1 │ │ │ │ vsubl.u8 q10, d0, d0 │ │ │ │ strmi r2, [r4], -r4, lsl #7 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ mcrrle 3, 0, r9, r5, cr2 │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ @ instruction: 0xf400bf08 │ │ │ │ @@ -199346,210 +199298,210 @@ │ │ │ │ stmdage r2, {r0, r2, r3, r4, r8, sp} │ │ │ │ andls r0, r0, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf9eef7fe │ │ │ │ mvnseq r9, #2048 @ 0x800 │ │ │ │ strcs pc, [r9], #961 @ 0x3c1 │ │ │ │ orrcs lr, r3, #548864 @ 0x86000 │ │ │ │ mvnsmi pc, #50331648 @ 0x3000000 │ │ │ │ - b 0xfe1e30c8 │ │ │ │ + b 0xfe1e3008 │ │ │ │ ldrb r0, [r1, r3] │ │ │ │ @ instruction: 0xf7504629 │ │ │ │ - orrlt pc, r0, r5, lsr fp @ │ │ │ │ + @ instruction: 0xb180fb95 │ │ │ │ stmdahi fp!, {r1, r3, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xb12a802b │ │ │ │ @ instruction: 0xf7674628 │ │ │ │ - @ instruction: 0x4604fed7 │ │ │ │ + @ instruction: 0x4604ff37 │ │ │ │ strb r4, [r1, r0, lsr #12] │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - @ instruction: 0xffb8f767 │ │ │ │ - blvc 0xba473c │ │ │ │ + @ instruction: 0xf818f768 │ │ │ │ + blvc 0xba467c │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ ldr r4, [r7, r0, lsr #12]! │ │ │ │ @ instruction: 0xf006882b │ │ │ │ stmiavc sl!, {r0, r9, sl} │ │ │ │ tstpeq r4, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ - bcs 0x1b2ff0 │ │ │ │ + bcs 0x1b2f30 │ │ │ │ ldm pc, {r2, r4, fp, ip, lr, pc}^ @ │ │ │ │ streq pc, [r5], #-2 │ │ │ │ @ instruction: 0xf0860a02 │ │ │ │ @ instruction: 0xb1260601 │ │ │ │ strmi pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ rscsmi pc, r8, r4, asr #8 │ │ │ │ vst1.32 {d14}, [r4 :128], r2 │ │ │ │ vst3.8 {d20-d22}, [r4], r0 │ │ │ │ @ instruction: 0xf04040f7 │ │ │ │ @ instruction: 0xe79b007f │ │ │ │ mrc2 1, 4, pc, cr0, cr3, {6} │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - blmi 0x1d3434 │ │ │ │ + vmla.f d17, d0, d0[4] │ │ │ │ + blmi 0x1d3374 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf167229a │ │ │ │ svclt 0x0000fd57 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq ip, [r3], -r8 │ │ │ │ + eorseq ip, r3, r8, lsr #32 │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ svclt 0x0000bb17 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ svclt 0x0000bb13 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, sp, asr fp │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7680300 │ │ │ │ - @ instruction: 0xf04ff885 │ │ │ │ + @ instruction: 0xf04ff8e5 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ vrshr.u64 , q8, #63 │ │ │ │ strmi r5, [ip], -sl, lsl #14 │ │ │ │ - bl 0x1d647f0 │ │ │ │ + bl 0x1d64730 │ │ │ │ strls r0, [r2, -r3, lsl #28] │ │ │ │ addsmi sp, r3, #1207959553 @ 0x48000001 │ │ │ │ strbmi fp, [r0, #-3848]! @ 0xfffff0f8 │ │ │ │ strbtmi fp, [r5], -r4, lsl #30 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ @ instruction: 0x432bd015 │ │ │ │ movwcs sp, #37 @ 0x25 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ - blcs 0xe308c │ │ │ │ + blcs 0xe2fcc │ │ │ │ vhadd.s8 , q0, q10 │ │ │ │ @ instruction: 0xf00473fc │ │ │ │ addsmi r4, pc, #0, 16 │ │ │ │ - bvc 0x1dca4a4 │ │ │ │ + bvc 0x1dca3e4 │ │ │ │ ldmdahi r3!, {r0, r1, r3, r4, r8, r9, ip, sp, pc} │ │ │ │ strbmi r4, [r4], -r5, ror #12 │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ - blmi 0x11730ec │ │ │ │ - blls 0x1ad08c │ │ │ │ + blmi 0x117302c │ │ │ │ + blls 0x1acfcc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle pc, r0, lsl #6 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ andcs fp, r0, #4 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdahi r3!, {r4, r5, r6, r7, r8, pc} │ │ │ │ strmi pc, [r0], #-4 │ │ │ │ - ldrbtmi pc, [pc], #68 @ 0xd304c @ │ │ │ │ + ldrbtmi pc, [pc], #68 @ 0xd2f8c @ │ │ │ │ @ instruction: 0xf0434665 │ │ │ │ vst2.8 {d16-d19}, [r4], r2 │ │ │ │ eorshi r0, r3, r0, ror #9 │ │ │ │ strtmi lr, [sl], -r1, ror #15 │ │ │ │ tstpeq r3, #196, 6 @ p-variant is OBSOLETE @ 0x10000003 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ vrhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf7fe71fd │ │ │ │ - bls 0x19151c │ │ │ │ + bls 0x19145c │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ vrsra.u64 , q8, #63 │ │ │ │ @ instruction: 0x46050413 │ │ │ │ movwpl lr, #10755 @ 0x2a03 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ @ instruction: 0xe7ca405c │ │ │ │ @ instruction: 0xf7504632 │ │ │ │ - biclt pc, r8, pc, asr #22 │ │ │ │ + biclt pc, r8, pc, lsr #23 │ │ │ │ ldmdahi r3!, {r1, r4, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ cmnlt r2, r3, lsr r0 │ │ │ │ ldmdavs sl, {r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4630d130 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf76741f0 │ │ │ │ - strtmi fp, [r8], -r1, ror #28 │ │ │ │ + strtmi fp, [r8], -r1, asr #29 │ │ │ │ ldrtmi r4, [r2], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff40f767 │ │ │ │ + @ instruction: 0xffa0f767 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ - blcs 0xf1d94 │ │ │ │ + blcs 0xf1cd4 │ │ │ │ strb sp, [r7, r9, lsr #1]! │ │ │ │ svceq 0x00e18833 │ │ │ │ @ instruction: 0xf04378b2 │ │ │ │ eorshi r0, r3, r4, lsl r3 │ │ │ │ ldmdale r9, {r0, r1, r9, fp, sp} │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ stceq 4, cr0, [r2, #-20] @ 0xffffffec │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ @ instruction: 0xf004b139 │ │ │ │ strcs r4, [r0, #-1024] @ 0xfffffc00 │ │ │ │ - ldrbtmi pc, [pc], #68 @ 0xd30f4 @ │ │ │ │ + ldrbtmi pc, [pc], #68 @ 0xd3034 @ │ │ │ │ strbteq pc, [r0], #1092 @ 0x444 @ │ │ │ │ @ instruction: 0xf64fe791 │ │ │ │ @ instruction: 0xf6c773ff │ │ │ │ @ instruction: 0xf04f73ef │ │ │ │ vqrshl.u32 , , │ │ │ │ usada8 r8, lr, r4, r0 │ │ │ │ stc2l 1, cr15, [r0, #844] @ 0x34c │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - blmi 0x1d35d4 │ │ │ │ + vmla.f d17, d0, d0[4] │ │ │ │ + blmi 0x1d3514 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf167229a │ │ │ │ svclt 0x0000fc87 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq ip, [r3], -r8 │ │ │ │ + eorseq ip, r3, r8, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2a338 │ │ │ │ + bl 0xfec2a278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xe170c0 │ │ │ │ + blmi 0xe17000 │ │ │ │ addlt fp, r0, #133 @ 0x85 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7670300 │ │ │ │ - @ instruction: 0xf420ff89 │ │ │ │ + @ instruction: 0xf420ffe9 │ │ │ │ vsubw.u8 q10, q0, d0 │ │ │ │ strmi r2, [r4], -r4, lsl #5 │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ ldcle 2, cr9, [r3], #-8 │ │ │ │ movweq pc, #58304 @ 0xe3c0 @ │ │ │ │ vbic.i32 d27, #35584 @ 0x00008b00 │ │ │ │ - bcs 0xdfcac │ │ │ │ + bcs 0xdfbec │ │ │ │ @ instruction: 0xf5b3d13c │ │ │ │ svclt 0x00084ff8 │ │ │ │ andle r4, lr, r0, lsl r6 │ │ │ │ movweq pc, #37828 @ 0x93c4 @ │ │ │ │ stmdage r2, {r2, r3, r5, r8, sp} │ │ │ │ addseq r9, fp, #0, 4 │ │ │ │ @ instruction: 0xf8f8f7fe │ │ │ │ - bleq 0x339198 │ │ │ │ + bleq 0x3390d8 │ │ │ │ vst1.32 {d0-d3}, [r0], r0 │ │ │ │ - b 0x10e3578 │ │ │ │ - blmi 0x8533a0 │ │ │ │ - blls 0x1ad208 │ │ │ │ + b 0x10e34b8 │ │ │ │ + blmi 0x8532e0 │ │ │ │ + blls 0x1ad148 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r3, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdahi fp!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ strmi pc, [r0], #-1024 @ 0xfffffc00 │ │ │ │ rscsmi pc, r8, r4, asr #8 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ strb r8, [r6, fp, lsr #32]! │ │ │ │ @ instruction: 0xf7504629 │ │ │ │ - biclt pc, r0, pc, asr #19 │ │ │ │ + biclt pc, r0, pc, lsr #20 │ │ │ │ stmdahi fp!, {r1, r3, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ cmnlt sl, fp, lsr #32 │ │ │ │ @ instruction: 0xf7674628 │ │ │ │ - @ instruction: 0x4604fd71 │ │ │ │ + @ instruction: 0x4604fdd1 │ │ │ │ ldrb r4, [r6, r0, lsr #12] │ │ │ │ strtmi r8, [r8], -fp, lsr #16 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf767802b │ │ │ │ - strb pc, [lr, r7, ror #26] @ │ │ │ │ + strb pc, [lr, r7, asr #27] @ │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - cdp2 7, 4, cr15, cr10, cr7, {3} │ │ │ │ - blvc 0xba4a18 │ │ │ │ + cdp2 7, 10, cr15, cr10, cr7, {3} │ │ │ │ + blvc 0xba4958 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ strb r4, [r4, r0, lsr #12] │ │ │ │ ldc2 1, cr15, [lr, #-844]! @ 0xfffffcb4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ svclt 0x0000b95b │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ @@ -199558,80 +199510,80 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, sp, lsr fp │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7670300 │ │ │ │ - @ instruction: 0xf04fff41 │ │ │ │ + @ instruction: 0xf04fffa1 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r0], r0, lsl #6 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ @ instruction: 0xf3c178f0 │ │ │ │ strmi r5, [ip], -sl, lsl #10 │ │ │ │ - bl 0x1ee4a7c │ │ │ │ + bl 0x1ee49bc │ │ │ │ strls r0, [r2, #-515] @ 0xfffffdfd │ │ │ │ - b 0x1507f48 │ │ │ │ + b 0x1507e88 │ │ │ │ eorle r0, r8, r3, lsl #4 │ │ │ │ smlalbtle r0, r7, sp, pc @ │ │ │ │ svclt 0x00084543 │ │ │ │ subsle r4, r4, r8, lsr #5 │ │ │ │ tstpeq r3, #67108867 @ p-variant is OBSOLETE @ 0x4000003 │ │ │ │ strls r4, [r0, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0xf640a802 │ │ │ │ @ instruction: 0x462e31fc │ │ │ │ @ instruction: 0xf876f7fe │ │ │ │ vqrdmulh.s32 d25, d15, d2 │ │ │ │ - b 0x2d36c4 │ │ │ │ - b 0x11a7ea8 │ │ │ │ - blmi 0x9d42a4 │ │ │ │ - blls 0x1ad30c │ │ │ │ + b 0x2d3604 │ │ │ │ + b 0x11a7de8 │ │ │ │ + blmi 0x9d41e4 │ │ │ │ + blls 0x1ad24c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle pc, r0, lsl #6 │ │ │ │ @ instruction: 0x46214630 │ │ │ │ andcs fp, r0, #4 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdahi fp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ - ldrbtmi pc, [pc], #68 @ 0xd32cc @ │ │ │ │ + ldrbtmi pc, [pc], #68 @ 0xd320c @ │ │ │ │ @ instruction: 0xf0434666 │ │ │ │ vst2.8 {d16-d19}, [r4], r2 │ │ │ │ eorshi r0, fp, r0, ror #9 │ │ │ │ ldrtmi lr, [sl], -r1, ror #15 │ │ │ │ - blx 0xa91020 │ │ │ │ - blvc 0xf7f864 │ │ │ │ + blx 0xfe290f60 │ │ │ │ + blvc 0xf7f7a4 │ │ │ │ @ instruction: 0xf043883b │ │ │ │ eorshi r0, fp, r1, lsl #6 │ │ │ │ @ instruction: 0x4630b972 │ │ │ │ ldrtmi r4, [sl], -r1, lsr #12 │ │ │ │ - cdp2 7, 2, cr15, cr4, cr7, {3} │ │ │ │ + cdp2 7, 8, cr15, cr4, cr7, {3} │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ - blcs 0xf1fec │ │ │ │ + blcs 0xf1f2c │ │ │ │ and sp, r3, sp, asr #1 │ │ │ │ @ instruction: 0xf043883b │ │ │ │ eorshi r0, fp, r1, lsl #6 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r8, lsl #2 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf76741f0 │ │ │ │ - strtmi fp, [lr], -r9, lsr #26 │ │ │ │ + strtmi fp, [lr], -r9, lsl #27 │ │ │ │ ldr r4, [r8, ip, lsr #12]! │ │ │ │ ldc2 1, cr15, [r0], #844 @ 0x34c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ble 0x6dd338 │ │ │ │ + ble 0x6dd278 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2a540 │ │ │ │ + bl 0xfec2a480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcleq 15, cr0, [r1, #992] @ 0x3e0 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ - bl 0x19b350 │ │ │ │ + bl 0x19b290 │ │ │ │ @ instruction: 0xf1940141 │ │ │ │ andcc pc, r1, r7, lsr r9 @ │ │ │ │ strbeq r1, [r0, #64] @ 0x40 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ @@ -199648,194 +199600,194 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2a5b4 │ │ │ │ + bl 0xfec2a4f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ addlt r4, r9, #28, 12 @ 0x1c00000 │ │ │ │ addslt r2, r2, #0, 6 │ │ │ │ strls fp, [r0], #-640 @ 0xfffffd80 │ │ │ │ - @ instruction: 0xf928f755 │ │ │ │ + @ instruction: 0xf988f755 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2a5e8 │ │ │ │ + bl 0xfec2a528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwcs r4, #1564 @ 0x61c │ │ │ │ @ instruction: 0xf7579400 │ │ │ │ - andlt pc, r2, r3, asr sl @ │ │ │ │ + @ instruction: 0xb002fab3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2a614 │ │ │ │ + bl 0xfec2a554 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ - blvc 0x28ea94 │ │ │ │ + blvc 0x28e9d4 │ │ │ │ strls r9, [r3], #-3080 @ 0xfffff3f8 │ │ │ │ stc 4, cr2, [sp] │ │ │ │ strls r7, [r2], #-2816 @ 0xfffff500 │ │ │ │ - blx 0xffe9118c │ │ │ │ + blx 0x16910ce │ │ │ │ andcs fp, r0, #4 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2a648 │ │ │ │ + bl 0xfec2a588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r0, #248, 30 @ 0x3e0 │ │ │ │ - @ instruction: 0xf8c6f75e │ │ │ │ + @ instruction: 0xf926f75e │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - stmdblt lr!, {r1, r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldmiblt ip, {r1, r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiblt lr, {r1, r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmiblt ip!, {r1, r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a674 │ │ │ │ + bl 0xfec2a5b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdahi sp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r0, #12, 12 @ 0xc00000 │ │ │ │ - @ instruction: 0xf8aef75e │ │ │ │ + @ instruction: 0xf90ef75e │ │ │ │ svclt 0x005e06eb │ │ │ │ @ instruction: 0xf0238823 │ │ │ │ eorhi r0, r3, r0, lsl r3 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a6a8 │ │ │ │ + bl 0xfec2a5e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdahi sp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf75e460c │ │ │ │ - strbteq pc, [fp], r7, lsl #18 @ │ │ │ │ + strbteq pc, [fp], r7, ror #18 @ │ │ │ │ stmdahi r3!, {r1, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ tstpeq r0, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a6d8 │ │ │ │ + bl 0xfec2a618 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdahi r5, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf75e4614 │ │ │ │ - usateq pc, #11, pc, asr #18 @ │ │ │ │ + @ instruction: 0x06ebf9bf │ │ │ │ stmdahi r3!, {r1, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ tstpeq r0, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ andcs r8, r0, #35 @ 0x23 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a708 │ │ │ │ + bl 0xfec2a648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strtmi r2, [r3], -r0, lsl #4 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ strmi pc, [r0, #-261] @ 0xfffffefb │ │ │ │ eorhi r8, r2, r7, lsr #16 │ │ │ │ @ instruction: 0xf7602203 │ │ │ │ - stmdahi r3!, {r0, r1, r2, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - b 0x12a41e4 │ │ │ │ + stmdahi r3!, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + b 0x12a4124 │ │ │ │ eorhi r0, r7, r3, lsl #14 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ @ instruction: 0xf0032100 │ │ │ │ - blcs 0xd4200 │ │ │ │ + blcs 0xd4140 │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ andcs r0, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2a758 │ │ │ │ + bl 0xfec2a698 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r8 │ │ │ │ rsbvc pc, r8, #2097152 @ 0x200000 │ │ │ │ @ instruction: 0xffccf7ff │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ @ instruction: 0xf8d42200 │ │ │ │ @ instruction: 0xf8c43ef8 │ │ │ │ @ instruction: 0xf0232efc │ │ │ │ - b 0x11a433c │ │ │ │ + b 0x11a427c │ │ │ │ @ instruction: 0xf8c47381 │ │ │ │ strdcs r3, [r0, -r8] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a79c │ │ │ │ + bl 0xfec2a6dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff0 │ │ │ │ stmdahi sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ @ instruction: 0xf1b3460c │ │ │ │ strdle r4, [r7], -pc @ │ │ │ │ - @ instruction: 0xf888f75e │ │ │ │ + @ instruction: 0xf8e8f75e │ │ │ │ bicpl pc, r7, #192, 6 │ │ │ │ stmdble r6, {r0, r2, r3, r4, r7, r8, r9, fp, sp} │ │ │ │ mulle sl, lr, fp │ │ │ │ submi pc, pc, pc, asr #32 │ │ │ │ streq pc, [r1, #-69] @ 0xffffffbb │ │ │ │ tstcs r0, r5, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 d27, #8978431 @ 0x0088ffff │ │ │ │ svceq 0x00c30216 │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ - blcs 0xd41ec │ │ │ │ + blcs 0xd412c │ │ │ │ @ instruction: 0xf045d1ef │ │ │ │ @ instruction: 0xf04f0501 │ │ │ │ eorhi r4, r5, pc, asr #32 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a800 │ │ │ │ + bl 0xfec2a740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff0 │ │ │ │ stmdahi sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ @ instruction: 0xf1b3460c │ │ │ │ strdle r4, [r7], -pc @ │ │ │ │ - @ instruction: 0xf856f75e │ │ │ │ + @ instruction: 0xf8b6f75e │ │ │ │ bicpl pc, r7, #192, 6 │ │ │ │ stmdble r6, {r0, r2, r3, r4, r5, r7, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xd00a2bbe │ │ │ │ subsmi pc, pc, pc, asr #32 │ │ │ │ streq pc, [r1, #-69] @ 0xffffffbb │ │ │ │ tstcs r0, r5, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 d27, #8978431 @ 0x0088ffff │ │ │ │ svceq 0x00c30216 │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ - blcs 0xd4250 │ │ │ │ + blcs 0xd4190 │ │ │ │ @ instruction: 0xf045d1ef │ │ │ │ @ instruction: 0xf04f0501 │ │ │ │ eorhi r4, r5, pc, asr r0 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a864 │ │ │ │ + bl 0xfec2a7a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf3c10ff0 │ │ │ │ vcgt.s8 d21, d0, d10 │ │ │ │ ldmdahi r5, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr} │ │ │ │ strbmi r4, [r3, #-1556]! @ 0xfffff9ec │ │ │ │ @ instruction: 0xf75ed00b │ │ │ │ - @ instruction: 0xf3c1f893 │ │ │ │ + @ instruction: 0xf3c1f8f3 │ │ │ │ vcgt.s8 d21, d0, d10 │ │ │ │ addsmi r4, r3, #-805306367 @ 0xd0000001 │ │ │ │ vmla.i8 d29, d0, d10 │ │ │ │ addsmi r4, r3, #-536870911 @ 0xe0000001 │ │ │ │ tstcs r0, fp │ │ │ │ mvnne pc, ip, asr #5 │ │ │ │ @ instruction: 0xf0452000 │ │ │ │ @@ -199846,22 +199798,22 @@ │ │ │ │ movwmi r0, #13075 @ 0x3313 │ │ │ │ bicsvc lr, r1, #323584 @ 0x4f000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ rscle r2, r8, r0, lsl #22 │ │ │ │ svclt 0x0000e7ee │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a8cc │ │ │ │ + bl 0xfec2a80c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf3c10ff0 │ │ │ │ vcgt.s8 d21, d0, d10 │ │ │ │ ldmdahi r5, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr} │ │ │ │ strbmi r4, [r3, #-1556]! @ 0xfffff9ec │ │ │ │ @ instruction: 0xf75ed00b │ │ │ │ - vmov.i16 , #159 @ 0x009f │ │ │ │ + @ instruction: 0xf3c1f8bf │ │ │ │ vcgt.s8 d21, d0, d10 │ │ │ │ addsmi r4, r3, #-805306365 @ 0xd0000003 │ │ │ │ vmla.i8 d29, d0, d10 │ │ │ │ addsmi r4, r3, #-536870909 @ 0xe0000003 │ │ │ │ tstcs r0, fp │ │ │ │ mvncc pc, ip, asr #5 │ │ │ │ @ instruction: 0xf0452000 │ │ │ │ @@ -199872,207 +199824,207 @@ │ │ │ │ movwmi r0, #13075 @ 0x3313 │ │ │ │ bicsvc lr, r1, #323584 @ 0x4f000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ rscle r2, r8, r0, lsl #22 │ │ │ │ svclt 0x0000e7ee │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2a934 │ │ │ │ + bl 0xfec2a874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ orrlt r4, r2, r4, lsl r6 │ │ │ │ - blcs 0x15b494 │ │ │ │ + blcs 0x15b3d4 │ │ │ │ @ instruction: 0xf778d81e │ │ │ │ - movteq pc, #10557 @ 0x293d @ │ │ │ │ + movteq pc, #10653 @ 0x299d @ │ │ │ │ andlt sp, r2, sp, lsl #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf778bd70 │ │ │ │ - streq pc, [r3], #-2351 @ 0xfffff6d1 │ │ │ │ + streq pc, [r3], #-2447 @ 0xfffff671 │ │ │ │ strdeq sp, [r9, #-81]! @ 0xffffffaf │ │ │ │ andeq pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ rsccc pc, r1, #536870924 @ 0x2000000c │ │ │ │ orrcs lr, r4, r1, asr #20 │ │ │ │ movwcs r4, #8970 @ 0x230a │ │ │ │ ldrtmi r2, [r0], -ip, lsl #2 │ │ │ │ cdp2 7, 10, cr15, cr14, cr11, {7} │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - blmi 0x193c4c │ │ │ │ + vmla.f d17, d0, d0[4] │ │ │ │ + blmi 0x193b8c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1675245 │ │ │ │ svclt 0x0000f94b │ │ │ │ - eorseq ip, r3, r0, lsr #2 │ │ │ │ - ldmdblt r0!, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldmiblt ip, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + eorseq ip, r3, r0, ror r0 │ │ │ │ + ldmiblt r0, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmiblt ip!, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a9b4 │ │ │ │ + bl 0xfec2a8f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {240} @ 0xf0 │ │ │ │ strtmi r6, [r8], -r5, lsl #16 │ │ │ │ stc2 1, cr15, [r0, #-776] @ 0xfffffcf8 │ │ │ │ stmdaeq r2, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf03f6ba0 │ │ │ │ - blvs 0xfe91253c │ │ │ │ + blvs 0xfe91247c │ │ │ │ @ instruction: 0xf64c2201 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ @ instruction: 0xf146012f │ │ │ │ - blvs 0xfe9d208c │ │ │ │ + blvs 0xfe9d1fcc │ │ │ │ tstcs r0, r8, lsl r8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ addseq r6, r5, ip, lsl sp │ │ │ │ svclt 0x009d2896 │ │ │ │ - movtne pc, #16972 @ 0x424c @ │ │ │ │ + orrseq pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eoreq pc, r0, r3, asr r8 @ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vmax.s8 d20, d12, d1 │ │ │ │ - vqdmlal.s , d0, d0[1] │ │ │ │ + vrsra.s64 d16, d4, #64 │ │ │ │ andcs r0, r0, r3, lsr r3 │ │ │ │ andcc lr, r1, r2 │ │ │ │ mulle r7, r7, r8 │ │ │ │ - blcs 0x211974 │ │ │ │ + blcs 0x2118b4 │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ smlabbcs r0, pc, r0, r2 @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ addscc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs r8, {r0, r1, r4, r8, ip, sp, pc} │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2aa5c │ │ │ │ + bl 0xfec2a99c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff0 │ │ │ │ vorr.i32 d21, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf5030395 │ │ │ │ addlt r5, r3, r0, lsl #5 │ │ │ │ - cmnpcs r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicne pc, r4, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blvs 0x14ed9e8 │ │ │ │ + blvs 0x14ed928 │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldrdcs pc, [r8], #131 @ 0x83 │ │ │ │ movwcs lr, #47570 @ 0xb9d2 │ │ │ │ @ instruction: 0xf1639300 │ │ │ │ andlt pc, r3, r1, ror r8 @ │ │ │ │ - bl 0x211a08 │ │ │ │ - blt 0x198f998 │ │ │ │ - blcs 0x12d9a8 │ │ │ │ + bl 0x211948 │ │ │ │ + blt 0x198f8d8 │ │ │ │ + blcs 0x12d8e8 │ │ │ │ push {r0, r3, r5, r6, r8, fp, ip, lr, pc} │ │ │ │ vst2. {d20-d23}, [pc :256], r0 │ │ │ │ - bl 0xfec2aaa8 │ │ │ │ + bl 0xfec2a9e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fd8 │ │ │ │ vorr.i32 d21, #786432 @ 0x000c0000 │ │ │ │ stmdavs r1, {r0, r2, r4, r7, r8, sl} │ │ │ │ stmdavs fp!, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8d3680e │ │ │ │ @ instruction: 0xf8d33290 │ │ │ │ - blvs 0xfe69bbe8 │ │ │ │ + blvs 0xfe69bb28 │ │ │ │ svclt 0x002442be │ │ │ │ - addscs pc, r8, r5, asr #4 │ │ │ │ + rscne pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdbvs r9, {r0, r1, r6, r9, ip, lr, pc} │ │ │ │ stmpl r0, {r0, r2, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrbtvc pc, [sp], #576 @ 0x240 @ │ │ │ │ addmi r1, ip, #195584 @ 0x2fc00 │ │ │ │ ldrsbtls pc, [r4], -r2 @ │ │ │ │ strmi fp, [ip], -r8, lsr #30 │ │ │ │ ldrsbteq pc, [r4], -r8 @ │ │ │ │ stmdale r9!, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ vmin.s8 d20, d9, d28 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf1620132 │ │ │ │ strtmi pc, [r1], -sp, asr #16 │ │ │ │ ldrsbteq pc, [r8], -r8 @ │ │ │ │ @ instruction: 0xf9acf146 │ │ │ │ @ instruction: 0xf8d868a8 │ │ │ │ - bl 0x25f9f4 │ │ │ │ + bl 0x25f934 │ │ │ │ ldmdavs sl, {r0, r3, r8} │ │ │ │ cdpvs 14, 9, cr6, cr13, cr3, {0} │ │ │ │ movwcs fp, #805 @ 0x325 │ │ │ │ strtmi r9, [r3], -r0, lsl #6 │ │ │ │ ldmiblt r0!, {r3, r5, r7, r8, r9, sl, lr} │ │ │ │ movweq lr, #55768 @ 0xd9d8 │ │ │ │ ldmdavs r9, {r1, r5, r9, sl, lr} │ │ │ │ - blx 0x80fa34 │ │ │ │ + blx 0x80f974 │ │ │ │ ldrsbtcc pc, [r4], -r8 @ │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ andlt r0, r3, r0, lsl #2 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x18fa44 │ │ │ │ - msrvs R12_fiq, sp │ │ │ │ + bllt 0x18f984 │ │ │ │ + cmnppl ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf824f162 │ │ │ │ vaba.s8 q15, , │ │ │ │ - vshr.s64 d18, d12, #64 │ │ │ │ + vmla.i d17, d16, d0[7] │ │ │ │ andlt r0, r3, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 0, cr15, [r8], {63} @ 0x3f │ │ │ │ strls r4, [r0, #-1571] @ 0xfffff9dd │ │ │ │ @ instruction: 0xf91cf008 │ │ │ │ vaba.s8 q15, , │ │ │ │ - vshr.s64 d18, d4, #64 │ │ │ │ + vmla.i d17, d16, d0[5] │ │ │ │ @ instruction: 0xf03f002e │ │ │ │ svclt 0x0000bbfd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ab88 │ │ │ │ + bl 0xfec2aac8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ stmdavs r0, {r0, r1, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xff0af7ff │ │ │ │ stmdavs r5!, {r8, sp} │ │ │ │ @ instruction: 0xf6454602 │ │ │ │ vmov.i32 d21, #786432 @ 0x000c0000 │ │ │ │ stmdbvs fp!, {r0, r2, r4, r7, sl} │ │ │ │ - bvs 0xaf7db0 │ │ │ │ + bvs 0xaf7cf0 │ │ │ │ stmiavs r0!, {ip, pc} │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf0293010 │ │ │ │ - blvs 0x1a1273c │ │ │ │ - blle 0x39b1cc │ │ │ │ + blvs 0x1a1267c │ │ │ │ + blle 0x39b10c │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vaddw.s8 q9, q8, d24 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf162012e │ │ │ │ andlt pc, r3, pc, asr #31 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ stmiblt r0, {r6, ip, sp, lr, pc}^ │ │ │ │ stc2 1, cr15, [lr, #596] @ 0x254 │ │ │ │ vmax.s8 d20, d5, d3 │ │ │ │ - vaddw.s8 q9, q8, d16 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ @ instruction: 0xf162681a │ │ │ │ @ instruction: 0xb003ffbf │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldmiblt r0!, {r6, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ac04 │ │ │ │ + bl 0xfec2ab44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf1cb6818 │ │ │ │ andcc pc, r1, sp, lsl #30 │ │ │ │ vhadd.s8 d29, d5, d7 │ │ │ │ - vaddl.s8 q9, d16, d28 │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf03f4010 │ │ │ │ - blmi 0x3028cc │ │ │ │ + blmi 0x30280c │ │ │ │ @ instruction: 0xf1956b5c │ │ │ │ strmi pc, [r3], -r7, ror #26 │ │ │ │ - asrcs pc, r5, #4 @ │ │ │ │ + mvnsne pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff98f162 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmiblt sl, {r6, ip, sp, lr, pc} │ │ │ │ addseq r6, r5, ip, lsl sp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -200088,249 +200040,249 @@ │ │ │ │ @ instruction: 0xf1586708 │ │ │ │ strmi pc, [r4], -pc, asr #27 │ │ │ │ stmib sp, {r4, r5, r7, r8, r9, ip, sp, pc}^ │ │ │ │ strtmi r6, [sl], -r0, lsl #14 │ │ │ │ @ instruction: 0x46404e1d │ │ │ │ @ instruction: 0xf1ca4621 │ │ │ │ @ instruction: 0x1e05f975 │ │ │ │ - blle 0x6ee870 │ │ │ │ + blle 0x6ee7b0 │ │ │ │ ldrtmi r4, [r8], -sl, lsr #12 │ │ │ │ - @ instruction: 0x21b4f245 │ │ │ │ + tstpcs r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xff66f162 │ │ │ │ @ instruction: 0x462a6b70 │ │ │ │ @ instruction: 0xf0404621 │ │ │ │ - blvs 0x1dd202c │ │ │ │ + blvs 0x1dd1f6c │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf03f0100 │ │ │ │ strtmi pc, [r0], -r9, asr #20 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf15841f0 │ │ │ │ @ instruction: 0xf195bd9d │ │ │ │ @ instruction: 0x4603fd19 │ │ │ │ - asrcs pc, r5, #4 @ │ │ │ │ + mvnsne pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff4af162 │ │ │ │ @ instruction: 0xf93ef040 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 1, cr15, [sl, #352] @ 0x160 │ │ │ │ - adcscs pc, r0, r5, asr #4 │ │ │ │ + andcs pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x110fbf6 │ │ │ │ + blx 0x110fb36 │ │ │ │ svclt 0x0000e7df │ │ │ │ addseq r6, r5, ip, lsl sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2ad08 │ │ │ │ + bl 0xfec2ac48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r0, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ mcr2 7, 2, pc, cr12, cr15, {7} @ │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ @ instruction: 0xf1585000 │ │ │ │ @ instruction: 0x4604fd7d │ │ │ │ mrcmi 3, 0, fp, cr13, cr8, {4} │ │ │ │ vst1.8 {d20-d22}, [pc], r1 │ │ │ │ strtmi r5, [r8], -r0, lsl #4 │ │ │ │ - blx 0xffd8fbd4 │ │ │ │ - blvs 0x1e9b348 │ │ │ │ + blx 0xffd8fb14 │ │ │ │ + blvs 0x1e9b288 │ │ │ │ @ instruction: 0x462adb17 │ │ │ │ vmin.s8 d20, d5, d24 │ │ │ │ - vsra.s64 d18, d20, #64 │ │ │ │ + vaddw.s8 q9, q0, d4 │ │ │ │ @ instruction: 0xf162012e │ │ │ │ - blvs 0x1d1379c │ │ │ │ + blvs 0x1d136dc │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf90ef040 │ │ │ │ andcs r6, r1, #117760 @ 0x1cc00 │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ @ instruction: 0xf9f8f03f │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf15840f8 │ │ │ │ @ instruction: 0xf195bd4d │ │ │ │ strmi pc, [r3], -r9, asr #25 │ │ │ │ - asrcs pc, r5, #4 @ │ │ │ │ + mvnsne pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r3, r4, r5, r9, sl, lr} │ │ │ │ cdp2 1, 15, cr15, cr10, cr2, {3} │ │ │ │ @ instruction: 0xf8eef040 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf15840f8 │ │ │ │ vmla.f32 d27, d5, d27 │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d0, d0 │ │ │ │ @ instruction: 0xf03f002e │ │ │ │ udf #16289 @ 0x3fa1 │ │ │ │ addseq r6, r5, ip, lsl sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ada4 │ │ │ │ + bl 0xfec2ace4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldmdbvs ip, {r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf0406a1d │ │ │ │ tstplt r0, #520192 @ p-variant is OBSOLETE @ 0x7f000 │ │ │ │ - blx 0xfee0fcbc │ │ │ │ + blx 0xfee0fbfc │ │ │ │ @ instruction: 0xf8d0b1f8 │ │ │ │ @ instruction: 0xb1e33290 │ │ │ │ ldrdcc pc, [ip], #131 @ 0x83 │ │ │ │ @ instruction: 0xf8d3b1cb │ │ │ │ @ instruction: 0xb1b66428 │ │ │ │ @ instruction: 0xf1c24630 │ │ │ │ addmi pc, r4, #1011712 @ 0xf7000 │ │ │ │ stmdbne r3!, {r0, r4, fp, ip, lr, pc}^ │ │ │ │ - @ instruction: 0x21bcf245 │ │ │ │ + tstpcs ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ svclt 0x00884283 │ │ │ │ stmdami r9, {r0, r2, r8, r9, fp, ip} │ │ │ │ @ instruction: 0x462a1933 │ │ │ │ @ instruction: 0xf1626b40 │ │ │ │ pop {r0, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0404070 │ │ │ │ vadd.i8 d27, d21, d31 │ │ │ │ - vshr.s64 d18, d8, #64 │ │ │ │ + vmla.i d17, d16, d0[6] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf03f4070 │ │ │ │ svclt 0x0000bab5 │ │ │ │ addseq r6, r5, ip, lsl sp │ │ │ │ ldrbmi r2, [r0, -r5]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ae20 │ │ │ │ + bl 0xfec2ad60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ stc2 0, cr15, [r8], #-232 @ 0xffffff18 │ │ │ │ vrhadd.s8 , , q8 │ │ │ │ - vmla.f d18, d16, d0[1] │ │ │ │ + vorr.i32 d18, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ @ instruction: 0xffc6f160 │ │ │ │ @ instruction: 0x4620b950 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ mcrrlt 1, 5, pc, r4, cr15 @ │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf1c24620 │ │ │ │ @ instruction: 0xf1a0fab5 │ │ │ │ strtmi r0, [r0], -r8, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stclt 1, cr15, [r2], {95} @ 0x5f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ae70 │ │ │ │ + bl 0xfec2adb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vcgt.s8 q9, q6, q1 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vsra.s64 q9, q8, #64 │ │ │ │ vand d16, d10, d19 │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vsubl.s8 q11, d0, d8 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf03a4605 │ │ │ │ @ instruction: 0x4604fb17 │ │ │ │ @ instruction: 0xf03a4628 │ │ │ │ @ instruction: 0xf7fffbe9 │ │ │ │ @ instruction: 0xf8d4ffb9 │ │ │ │ @ instruction: 0x46043098 │ │ │ │ strtmi fp, [r1], -r3, ror #2 │ │ │ │ - sbcscs pc, r0, r5, asr #4 │ │ │ │ + eorcs pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf82af07f │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldclt 1, cr15, [ip], {88} @ 0x58 │ │ │ │ vmax.s8 d20, d5, d17 │ │ │ │ - vmla.i d18, d16, d0[5] │ │ │ │ + vmvn.i32 d18, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf07f002e │ │ │ │ @ instruction: 0x4620f81d │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1584030 │ │ │ │ svclt 0x0000bc8f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2aeec │ │ │ │ + bl 0xfec2ae2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r2, #232, 30 @ 0x3a0 │ │ │ │ @ instruction: 0xf647b082 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf160012e │ │ │ │ stmdavs r1, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4604b391 │ │ │ │ - rscvs pc, r0, ip, asr #4 │ │ │ │ + eorsvs pc, r0, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0x491a0e │ │ │ │ + blx 0x1c9194e │ │ │ │ orrslt r4, r0, #6291456 @ 0x600000 │ │ │ │ - blx 0xfec0fe06 │ │ │ │ + blx 0xfec0fd46 │ │ │ │ strmi r2, [r5], -r2, asr #6 │ │ │ │ - adccc pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ + rscscs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ andls r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsvs pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ + andvs pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xff20fe28 │ │ │ │ + blx 0xff20fd68 │ │ │ │ stmdavs r1!, {r0, r1, r9, sl, lr}^ │ │ │ │ vmax.s8 d20, d14, d24 │ │ │ │ vrshr.s64 q10, q10, #64 │ │ │ │ mrcvs 2, 0, r2, cr11, cr5, {4} │ │ │ │ @ instruction: 0x46204798 │ │ │ │ ldc2l 1, cr15, [r8], #384 @ 0x180 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - rsccs pc, ip, r5, asr #4 │ │ │ │ + eorscs pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [ip, #504] @ 0x1f8 │ │ │ │ @ instruction: 0xf1a22001 │ │ │ │ stmdavs r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - andcc pc, r8, r5, asr #4 │ │ │ │ + subscs pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r2, #504] @ 0x1f8 │ │ │ │ @ instruction: 0xf1604620 │ │ │ │ ldrdcs pc, [r1], -fp │ │ │ │ - blx 0xffd90422 │ │ │ │ + blx 0xffd90362 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2afa0 │ │ │ │ + bl 0xfec2aee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0, -r8] │ │ │ │ - rscvs pc, r4, ip, asr #4 │ │ │ │ + eorsvs pc, r4, ip, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r4], {58} @ 0x3a │ │ │ │ vmax.s8 d20, d5, d4 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf07e002e │ │ │ │ strtmi pc, [r0], -r7, lsr #31 │ │ │ │ @ instruction: 0xf6432200 │ │ │ │ - vmla.f d20, d0, d1[5] │ │ │ │ + vaddw.s8 , q8, d21 │ │ │ │ @ instruction: 0xf15f010d │ │ │ │ @ instruction: 0x4620f971 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x0022f15e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2afe4 │ │ │ │ + bl 0xfec2af24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xd17d2c │ │ │ │ + blmi 0xd17c6c │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf8d00300 │ │ │ │ addmi r3, fp, #140 @ 0x8c │ │ │ │ - blmi 0xc08238 │ │ │ │ - blls 0x2ade6c │ │ │ │ + blmi 0xc08178 │ │ │ │ + blls 0x2addac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 127) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ tstpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8c0460c │ │ │ │ ldmdavs fp, {r2, r3, r7, ip} │ │ │ │ rscle r2, r6, r0, lsl #22 │ │ │ │ msrcs SPSR_fx, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf5ea8 │ │ │ │ + blcs 0xf5de8 │ │ │ │ vqadd.s8 , q15, │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrble r0, [r8, #1051] @ 0x41b │ │ │ │ mvnsmi pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ sbcpl pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @@ -200339,112 +200291,112 @@ │ │ │ │ smlabtne r2, sp, r9, lr │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ @ instruction: 0xf8a0f1c5 │ │ │ │ ldc2 0, cr15, [r8], #-484 @ 0xfffffe1c │ │ │ │ strmi r9, [r1], -r4, lsl #22 │ │ │ │ stmib sp, {r1, r9, fp, ip, pc}^ │ │ │ │ vshl.s8 d21, d0, d5 │ │ │ │ - vmvn.i32 d19, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q9, d16, d12 │ │ │ │ @ instruction: 0xf083002e │ │ │ │ ldr pc, [sl, r5, lsl #18]! │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strmi sp, [sl], -sl, lsl #2 │ │ │ │ - rsbscc pc, r4, r5, asr #4 │ │ │ │ + sbccs pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andlt r4, r9, r9, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldmlt r2!, {r0, r1, r7, ip, sp, lr, pc}^ │ │ │ │ mrc2 1, 7, pc, cr0, cr2, {6} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0064f8cc │ │ │ │ @ instruction: 0xf643b0a6 │ │ │ │ @ instruction: 0xf2c014dc │ │ │ │ - blge 0xa95124 │ │ │ │ + blge 0xa95064 │ │ │ │ tstcs r1, sp, lsl #4 │ │ │ │ vmax.s8 d20, d5, d5 │ │ │ │ - vshr.s64 d19, d12, #64 │ │ │ │ + vmla.i d18, d16, d0[7] │ │ │ │ @ instruction: 0xf853002e │ │ │ │ stmib sp, {r2, r8, r9, fp, sp, lr}^ │ │ │ │ - blmi 0xae0ae8 │ │ │ │ + blmi 0xae0a28 │ │ │ │ @ instruction: 0x9325681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf1b16823 │ │ │ │ - blls 0x112284 │ │ │ │ + blls 0x1121c4 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ @ instruction: 0xf1d26820 │ │ │ │ stmdavs r1!, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b1200a │ │ │ │ stmdavs r1!, {r0, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf73e4628 │ │ │ │ - @ instruction: 0xf083f975 │ │ │ │ + @ instruction: 0xf083f9d5 │ │ │ │ ldmiblt r0, {r0, r1, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xffa10154 │ │ │ │ + blx 0xffa10094 │ │ │ │ smlabbcs r0, ip, r2, r2 │ │ │ │ @ instruction: 0xf1c1a802 │ │ │ │ stmdage r3, {r1, r2, r5, r6, sl, fp, sp, lr, pc} │ │ │ │ ldc2 1, cr15, [r0, #-644]! @ 0xfffffd7c │ │ │ │ stmdbge r2, {r9, sp} │ │ │ │ andls r2, r2, #6 │ │ │ │ @ instruction: 0xf1a19223 │ │ │ │ @ instruction: 0xf73cfbf7 │ │ │ │ - @ instruction: 0xf083fdbd │ │ │ │ + @ instruction: 0xf083fe1d │ │ │ │ strmi pc, [r4], -r5, ror #16 │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ andcs r4, sp, #3145728 @ 0x300000 │ │ │ │ vrhadd.s8 d18, d5, d1 │ │ │ │ - vshr.s64 d19, d12, #64 │ │ │ │ + vmla.i d18, d16, d0[7] │ │ │ │ @ instruction: 0xf1b1002e │ │ │ │ - blls 0x15221c │ │ │ │ + blls 0x15215c │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ @ instruction: 0xf1d24620 │ │ │ │ @ instruction: 0x4621febb │ │ │ │ @ instruction: 0xf1b1200a │ │ │ │ strtmi pc, [r8], -r5, lsl #30 │ │ │ │ sbccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf73e4621 │ │ │ │ - strtmi pc, [r0], -r1, asr #18 │ │ │ │ + strtmi pc, [r0], -r1, lsr #19 │ │ │ │ @ instruction: 0xf848f083 │ │ │ │ svclt 0x0000e7ca │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ - sbcsne pc, r8, ip, asr #12 │ │ │ │ + eorne pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r2, [r0, -ip]! │ │ │ │ ldrbmi r0, [r0, -r0, lsl #20]! │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ @ instruction: 0xf73f200c │ │ │ │ - svclt 0x0000bd15 │ │ │ │ + svclt 0x0000bd75 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b1b8 │ │ │ │ + bl 0xfec2b0f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ vmls.i d21, d0, d0[1] │ │ │ │ andscs r0, r0, #-1795162112 @ 0x95000000 │ │ │ │ andcs r2, r0, r1, lsl #2 │ │ │ │ - blx 0xfe8104e0 │ │ │ │ + blx 0xfe810420 │ │ │ │ @ instruction: 0xf73d6020 │ │ │ │ - movwcs pc, #19595 @ 0x4c8b @ │ │ │ │ + movwcs pc, #19691 @ 0x4ceb @ │ │ │ │ andcs fp, r2, #32, 2 │ │ │ │ ldrmi r2, [r3], -r0, lsl #2 │ │ │ │ @ instruction: 0x61a260a1 │ │ │ │ rsbvs r6, r3, r3, ror #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2b204 │ │ │ │ + bl 0xfec2b144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vqdmlal.s , d0, d0[1] │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8, r9} │ │ │ │ stccs 8, cr6, [r1], {68} @ 0x44 │ │ │ │ stmdavs r5, {r1, r2, r3, r4, r8, fp, ip, lr, pc} │ │ │ │ and r2, r2, r1, lsl #2 │ │ │ │ @@ -200460,56 +200412,56 @@ │ │ │ │ @ instruction: 0x4620fd7d │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ tstcs r2, r1, lsl #8 │ │ │ │ svclt 0x0000e7f1 │ │ │ │ - blle 0x55e064 │ │ │ │ + blle 0x55dfa4 │ │ │ │ movtpl pc, #16964 @ 0x4244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ stmdble sl, {r1, r7, r9, lr} │ │ │ │ tsteq r3, sl, lsl r8 │ │ │ │ ldrdle r1, [r7], -r0 │ │ │ │ - blcs 0xea3cc │ │ │ │ + blcs 0xea30c │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2b29c │ │ │ │ + bl 0xfec2b1dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vpadd.i8 d29, d4, d13 │ │ │ │ vqdmlal.s , d0, d0[1] │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r6, r2, #5898240 @ 0x5a0000 │ │ │ │ ldmdavs lr, {r0, r2, r4, r8, fp, ip, lr, pc} │ │ │ │ ldmdbne r7!, {r2, r8} │ │ │ │ @ instruction: 0x460dd011 │ │ │ │ - ldc2 7, cr15, [r4], {61} @ 0x3d │ │ │ │ + ldc2l 7, cr15, [r4], #-244 @ 0xffffff0c │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r2, #8961 @ 0x2301 │ │ │ │ rsbsvs r5, sp, r3, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q14, q12 │ │ │ │ - vsubw.s8 , q8, d28 │ │ │ │ + vrsra.s64 q9, q14, #64 │ │ │ │ vcge.s8 d16, d5, d19 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ - @ instruction: 0xf640012e │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vsra.s64 q9, q14, #64 │ │ │ │ + vrhadd.s8 d16, d0, d30 │ │ │ │ + vshr.s64 d23, d0, #64 │ │ │ │ addcs r0, r3, #49 @ 0x31 │ │ │ │ stc2l 1, cr15, [sl, #628]! @ 0x274 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2b308 │ │ │ │ + bl 0xfec2b248 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vpadd.i8 d29, d4, d8 │ │ │ │ vqdmlal.s , d0, d0[1] │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r6, r4, #92, 16 @ 0x5c0000 │ │ │ │ ldmdavs ip, {r4, r8, fp, ip, lr, pc} │ │ │ │ @@ -200517,93 +200469,93 @@ │ │ │ │ strcs sp, [r3, #-12] │ │ │ │ andcs r5, r0, r5, lsr #32 │ │ │ │ andne lr, r1, #3194880 @ 0x30c000 │ │ │ │ ldrdcs r6, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - @ instruction: 0x31acf245 │ │ │ │ + mvnscs pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subeq pc, r0, r0, asr #12 │ │ │ │ + addsvc pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ addcs r4, ip, #1024 @ 0x400 │ │ │ │ ldc2 1, cr15, [ip, #628]! @ 0x274 │ │ │ │ - eorseq ip, r3, r0, asr #7 │ │ │ │ + eorseq ip, r3, r0, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2b368 │ │ │ │ + bl 0xfec2b2a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vpadd.i8 d29, d4, d4 │ │ │ │ vqdmlal.s , d0, d0[1] │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r6, r2, #5898240 @ 0x5a0000 │ │ │ │ ldmdavs fp, {r2, r3, r8, fp, ip, lr, pc} │ │ │ │ sbcmi r0, r3, #0, 2 │ │ │ │ andcs sp, r0, #8 │ │ │ │ andcs r5, r0, sl, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - @ instruction: 0x31acf245 │ │ │ │ + mvnscs pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subeq pc, r0, r0, asr #12 │ │ │ │ + addsvc pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ addscs r4, fp, #1024 @ 0x400 │ │ │ │ ldc2 1, cr15, [r0, #628] @ 0x274 │ │ │ │ - ldrsbteq ip, [r3], -r4 │ │ │ │ + eorseq ip, r3, r4, lsr #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b3c0 │ │ │ │ + bl 0xfec2b300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrls 15, 0, r0, cr4, cr0, {7} │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ vand , q2, q3 │ │ │ │ vmla.f d21, d0, d0[6] │ │ │ │ @ instruction: 0x96040195 │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ pop {r0, r3, fp, sp, lr} │ │ │ │ smlsdxmi r8, r0, r0, r4 │ │ │ │ @ instruction: 0xff0af7ff │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ @ instruction: 0xff52f7ff │ │ │ │ strb r1, [ip, r3, ror #15]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b3fc │ │ │ │ + bl 0xfec2b33c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - blcs 0xe5a38 │ │ │ │ + blcs 0xe5978 │ │ │ │ stmiavs fp, {r0, r1, r6, r8, ip, lr, pc}^ │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ subcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf0312003 │ │ │ │ @ instruction: 0x4603f8dd │ │ │ │ suble r2, r0, r0, lsl #16 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ andsvs fp, sl, r2, lsl sl │ │ │ │ - blt 0x56e4b4 │ │ │ │ + blt 0x56e3f4 │ │ │ │ stmdbvs r2!, {r1, r3, r4, r6, sp, lr} │ │ │ │ addsvs fp, sl, r2, lsl sl │ │ │ │ - blt 0x56e7c0 │ │ │ │ + blt 0x56e700 │ │ │ │ stmibvs r2!, {r1, r3, r4, r6, r7, sp, lr} │ │ │ │ tstvs sl, r2, lsl sl │ │ │ │ - blt 0x56e9cc │ │ │ │ - bvs 0x96c7b0 │ │ │ │ + blt 0x56e90c │ │ │ │ + bvs 0x96c6f0 │ │ │ │ orrsvs fp, sl, r2, lsl sl │ │ │ │ andne lr, sl, #212, 18 @ 0x350000 │ │ │ │ - blt 0x582a78 │ │ │ │ + blt 0x5829b8 │ │ │ │ bicsvs r6, sl, r9, lsl r2 │ │ │ │ ldrbne r6, [r1, r2, lsr #22] │ │ │ │ addsvs fp, sl, #73728 @ 0x12000 │ │ │ │ subsvs fp, sl, #40960 @ 0xa000 │ │ │ │ andne lr, lr, #212, 18 @ 0x350000 │ │ │ │ - blt 0x582a90 │ │ │ │ + blt 0x5829d0 │ │ │ │ sbcsvs r6, sl, #1677721600 @ 0x64000000 │ │ │ │ - blt 0x56f2fc │ │ │ │ + blt 0x56f23c │ │ │ │ stcvs 3, cr6, [r2, #-360]! @ 0xfffffe98 │ │ │ │ orrsvs fp, sl, #73728 @ 0x12000 │ │ │ │ - blt 0x56fb08 │ │ │ │ + blt 0x56fa48 │ │ │ │ ldrdcs r6, [r0, -sl] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sl, asr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -200611,31 +200563,31 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b4c0 │ │ │ │ + bl 0xfec2b400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrne 15, 0, r0, cr12, cr8, {7} │ │ │ │ - blle 0x8c8324 │ │ │ │ + blle 0x8c8264 │ │ │ │ cdpne 3, 4, cr2, cr1, cr1, {0} │ │ │ │ strtmi r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ @ instruction: 0xf0314618 │ │ │ │ mvnslt pc, sp, ror r8 @ │ │ │ │ - blcs 0xf22ec │ │ │ │ + blcs 0xf222c │ │ │ │ strtmi fp, [r0], -ip, lsl #30 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf92ef031 │ │ │ │ - blle 0x41e300 │ │ │ │ + blle 0x41e240 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ svclt 0x00184298 │ │ │ │ mvnle r3, r1 │ │ │ │ eoreq pc, r3, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -200649,29 +200601,29 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r5, lsl #1 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0xf8dd4614 │ │ │ │ @ instruction: 0xf8dd8030 │ │ │ │ @ instruction: 0xf73d9034 │ │ │ │ - strtmi pc, [r9], -fp, asr #21 │ │ │ │ + strtmi pc, [r9], -fp, lsr #22 │ │ │ │ strtmi fp, [r0], -r0, lsr #6 │ │ │ │ @ instruction: 0xffacf7ff │ │ │ │ - blle 0xd1e364 │ │ │ │ + blle 0xd1e2a4 │ │ │ │ vmax.s8 d20, d4, d18 │ │ │ │ vmls.i d21, d0, d0[6] │ │ │ │ stmib sp, {r0, r2, r4, r7, sl}^ │ │ │ │ @ instruction: 0xf8cd0800 │ │ │ │ movwcs r9, #8 │ │ │ │ - biccc pc, r4, r5, asr #4 │ │ │ │ + tstpcc r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhadd.s8 d22, d4, d22 │ │ │ │ - vshr.s64 d17, d21, #64 │ │ │ │ + vshr.s64 q8, , #64 │ │ │ │ @ instruction: 0xf73d000d │ │ │ │ - andlt pc, r5, sp, lsl fp @ │ │ │ │ + andlt pc, r5, sp, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ cdpne 15, 0, cr15, cr2, cr7, {4} │ │ │ │ @@ -200696,15 +200648,15 @@ │ │ │ │ @ instruction: 0xf4180140 │ │ │ │ svclt 0x00186f80 │ │ │ │ tstpvc r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x0000f418 │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ strtmi r0, [r8], -r0, lsl #3 │ │ │ │ @ instruction: 0xf8bcf1cd │ │ │ │ - ble 0x59bc24 │ │ │ │ + ble 0x59bb64 │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf195d416 │ │ │ │ strmi pc, [r1], -fp, ror #16 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @@ -200713,30 +200665,30 @@ │ │ │ │ ldrb r0, [r6, r2, lsl #2] │ │ │ │ ldc2l 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ mcr2 7, 1, pc, cr6, cr15, {7} @ │ │ │ │ strtmi r2, [r2], -r0, lsl #2 │ │ │ │ ldr r1, [r4, r3, ror #15]! │ │ │ │ vmax.s8 d20, d12, d26 │ │ │ │ - vmla.f d19, d16, d0[6] │ │ │ │ + vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ vand d16, d5, d19 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf082002e │ │ │ │ bfi pc, r5, #28, #1 @ │ │ │ │ str r2, [r2, lr, lsl #2]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b674 │ │ │ │ + bl 0xfec2b5b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ stc2l 7, cr15, [ip, #1020]! @ 0x3fc │ │ │ │ stmdavs r3, {r3, r5, r7, r8, r9, ip, sp, pc} │ │ │ │ eorle r2, r4, r2, lsl #22 │ │ │ │ - blcc 0x1ca8cc │ │ │ │ + blcc 0x1ca80c │ │ │ │ stmdale r0, {r0, r8, r9, fp, sp}^ │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ andcs r9, r0, #0, 6 │ │ │ │ strmi r2, [r8, r0, lsl #6]! │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr8, cr15, {7} │ │ │ │ @@ -200747,47 +200699,47 @@ │ │ │ │ @ instruction: 0xf195daea │ │ │ │ @ instruction: 0x4603f81b │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldmdavs fp, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9300 │ │ │ │ @ instruction: 0x47a833ff │ │ │ │ stmdavs r2, {r2, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - mvncc pc, r5, asr #4 │ │ │ │ + teqpcc ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf73d4628 │ │ │ │ - strtmi pc, [r0], -pc, ror #20 │ │ │ │ + strtmi pc, [r0], -pc, asr #21 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4070 │ │ │ │ tstcs r9, r5, lsr lr │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ andlt r4, r2, r8, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ - mvnscc pc, r5, asr #4 │ │ │ │ + cmppcc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ andls r7, r0, r3, lsr r2 │ │ │ │ - blx 0xfe190ac8 │ │ │ │ - ldrshteq ip, [r3], -r4 │ │ │ │ + blx 0xfe190a08 │ │ │ │ + eorseq ip, r3, r4, asr #6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r4], -r4, lsl #1 │ │ │ │ ldmdavs r2, {r2, r3, r4, r7, r9, sl, lr} │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ - blls 0x365d70 │ │ │ │ + blls 0x365cb0 │ │ │ │ strmi r3, [lr], -r1, lsl #20 │ │ │ │ svclt 0x0028429d │ │ │ │ - bcs 0x1a5dd4 │ │ │ │ + bcs 0x1a5d14 │ │ │ │ ldm pc, {r0, r3, r4, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldmdbcc r1, {r1, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46610219 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0302003 │ │ │ │ strmi pc, [r1], -pc, lsr #30 │ │ │ │ subsle r2, pc, r0, lsl #16 │ │ │ │ @@ -200803,28 +200755,28 @@ │ │ │ │ movwcs r1, #2770 @ 0xad2 │ │ │ │ svclt 0x00284295 │ │ │ │ @ instruction: 0x462a4615 │ │ │ │ @ instruction: 0xff12f030 │ │ │ │ suble r2, r3, r0, lsl #16 │ │ │ │ strtmi r6, [sl], -r3, ror #17 │ │ │ │ ldrmi r6, [r9], #-2145 @ 0xfffff79f │ │ │ │ - ldcl 7, cr15, [lr, #236] @ 0xec │ │ │ │ + mrc 7, 1, APSR_nzcv, cr14, cr11, {1} │ │ │ │ ldrtmi r6, [r8], -r3, ror #17 │ │ │ │ strtmi r4, [fp], #-1578 @ 0xfffff9d6 │ │ │ │ rscvs r4, r3, r1, lsr r6 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ movwcs r6, #2146 @ 0x862 │ │ │ │ strls r4, [r2, #-1544] @ 0xfffff9f8 │ │ │ │ vcgt.s8 d25, d5, d3 │ │ │ │ - vorr.i32 d20, #0 @ 0x00000000 │ │ │ │ + vmla.f d19, d0, d0[4] │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf73dc300 │ │ │ │ - andlt pc, r4, fp, ror #19 │ │ │ │ + andlt pc, r4, fp, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movwcs r4, #1633 @ 0x661 │ │ │ │ andcs r4, r3, sl, lsr #12 │ │ │ │ @@ -200842,20 +200794,20 @@ │ │ │ │ @ instruction: 0xf04f210e │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463833ff │ │ │ │ @ instruction: 0xf04fe7a0 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463833ff │ │ │ │ mulcs r0, sl, r7 │ │ │ │ - mvnscc pc, r5, asr #4 │ │ │ │ + cmppcc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rsccs pc, sl, #64, 4 │ │ │ │ @ instruction: 0xf9e4f166 │ │ │ │ - eorseq ip, r3, r8, lsl #8 │ │ │ │ + eorseq ip, r3, r8, asr r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r0], -r7, lsl #12 │ │ │ │ strmi r9, [ip], -r6, lsl #28 │ │ │ │ @ instruction: 0xf7ff461d │ │ │ │ @@ -200867,21 +200819,21 @@ │ │ │ │ tstcs r9, r9, asr #30 │ │ │ │ tstls r6, r8, lsr r6 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f4621 │ │ │ │ pop {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b8c0 │ │ │ │ + bl 0xfec2b800 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldmdavs r3, {r1, r2, r3, r4, r7, r9, sl, lr} │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0x46074614 │ │ │ │ - ldclcc 1, cr15, [pc], #12 @ 0xd46e4 │ │ │ │ + ldclcc 1, cr15, [pc], #12 @ 0xd4624 │ │ │ │ strmi r9, [lr], -sl, lsl #22 │ │ │ │ svclt 0x0028429d │ │ │ │ @ instruction: 0xf1bc461d │ │ │ │ ldmdale r5, {r0, r1, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf00ce8df │ │ │ │ andseq r2, r6, #-1879048189 @ 0x90000003 │ │ │ │ ldrbtmi r2, [r1], -r1, lsl #6 │ │ │ │ @@ -200899,43 +200851,43 @@ │ │ │ │ strdls r3, [sl, -pc] │ │ │ │ @ instruction: 0x46314638 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0x470840f0 │ │ │ │ movwcs r6, #2130 @ 0x852 │ │ │ │ strls r4, [r2, #-1544] @ 0xfffff9f8 │ │ │ │ vcgt.s8 d25, d5, d3 │ │ │ │ - vaddw.s8 q10, q0, d16 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf73de300 │ │ │ │ - andlt pc, r5, pc, lsr r9 @ │ │ │ │ + mullt r5, pc, r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #7664 @ 0x1df0 │ │ │ │ @ instruction: 0x462a4671 │ │ │ │ @ instruction: 0xf0304618 │ │ │ │ @ instruction: 0x4601fe35 │ │ │ │ stmdavs r0!, {r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1cd462a │ │ │ │ mcrrne 10, 6, pc, r3, cr13 @ │ │ │ │ - b 0x14a5f8c │ │ │ │ + b 0x14a5ecc │ │ │ │ svclt 0x001875e0 │ │ │ │ mrsle r2, (UNDEF: 18) │ │ │ │ mrc2 1, 5, pc, cr10, cr4, {4} │ │ │ │ strtmi r6, [r2], -r1, lsl #16 │ │ │ │ strb r4, [r8, fp, lsr #12] │ │ │ │ strb r2, [r2, lr, lsl #2] │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ - blmi 0x194c58 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ + blmi 0x194b98 │ │ │ │ subvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1669000 │ │ │ │ svclt 0x0000f945 │ │ │ │ - eorseq ip, r3, r0, lsr #8 │ │ │ │ + eorseq ip, r3, r0, ror r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r0], -r7, lsl #12 │ │ │ │ strmi r9, [ip], -r6, lsl #28 │ │ │ │ @ instruction: 0xf7ff461d │ │ │ │ @@ -200957,15 +200909,15 @@ │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ @ instruction: 0x460c4610 │ │ │ │ @ instruction: 0x7608e9dd │ │ │ │ ldrdhi pc, [r8], -sp @ │ │ │ │ stc2 7, cr15, [r2], #-1020 @ 0xfffffc04 │ │ │ │ cmplt r8, r9, lsl #2 │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xd4830 │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xd4770 │ │ │ │ svceq 0x0003f1bc │ │ │ │ ldm pc, {r1, r2, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ stmdbne r8!, {r2, r3, ip, sp, lr, pc} │ │ │ │ tstcs sp, lr, lsl #4 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strtmi r9, [r8], -r8, lsl #2 │ │ │ │ @@ -200974,59 +200926,59 @@ │ │ │ │ @ instruction: 0xf1b84708 │ │ │ │ eorle r0, lr, r1, lsl #30 │ │ │ │ svceq 0x0002f1b8 │ │ │ │ @ instruction: 0xf1b8d03a │ │ │ │ eorle r0, sp, r0, lsl #30 │ │ │ │ @ instruction: 0xe7e92116 │ │ │ │ vadd.i8 q11, , q1 │ │ │ │ - vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ eorhi pc, r8, sp, asr #17 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf73d41f0 │ │ │ │ - stmdavs r0, {r0, r1, r5, r7, fp, ip, sp, pc}^ │ │ │ │ + stmdavs r0, {r0, r1, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0x4633463a │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ stc2l 1, cr15, [lr, #-816]! @ 0xfffffcd0 │ │ │ │ svccc 0x00fff1b1 │ │ │ │ @ instruction: 0xf1b0bf08 │ │ │ │ @ instruction: 0x460e3fff │ │ │ │ svclt 0x00184607 │ │ │ │ andle r2, r2, r0, lsl #2 │ │ │ │ @ instruction: 0x4633463a │ │ │ │ @ instruction: 0xf194e7ca │ │ │ │ stmdavs r1, {r0, r1, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r2, {r3, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0x461719d2 │ │ │ │ streq pc, [r0], -r6, asr #2 │ │ │ │ - blle 0xff4a00c0 │ │ │ │ + blle 0xff4a0000 │ │ │ │ @ instruction: 0x2100689a │ │ │ │ - bl 0x1d253b0 │ │ │ │ - blle 0xff3150e4 │ │ │ │ + bl 0x1d252f0 │ │ │ │ + blle 0xff315024 │ │ │ │ ubfx r6, pc, #1, #10 │ │ │ │ ldmibne r2, {r1, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf1464617 │ │ │ │ strb r0, [pc, r0, lsl #12]! │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ - blmi 0x194da0 │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ + blmi 0x194ce0 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf166323b │ │ │ │ svclt 0x0000f8a1 │ │ │ │ - eorseq ip, r3, r8, lsr r4 │ │ │ │ + eorseq ip, r3, r8, lsl #7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bb00 │ │ │ │ + bl 0xfec2ba40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ smlatbcs r9, r7, fp, pc @ │ │ │ │ stmdavs r3, {r6, r7, r8, ip, sp, pc} │ │ │ │ - blcs 0x1a3520 │ │ │ │ + blcs 0x1a3460 │ │ │ │ ldm pc, {r0, r1, r2, r6, fp, ip, lr, pc}^ @ │ │ │ │ eorcs pc, sp, #3 │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -201038,52 +200990,52 @@ │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r2, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - cmppmi r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrscc pc, r4, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - stmdalt r6!, {r0, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmlt r6, {r0, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1cc6840 │ │ │ │ @ instruction: 0x2100fc9b │ │ │ │ strbne r4, [r7, r6, lsl #12] │ │ │ │ @ instruction: 0xf194b910 │ │ │ │ stmdavs r1, {r0, r1, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ - mvnscc pc, r5, asr #4 │ │ │ │ + cmppcc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subscc pc, r5, #64, 4 │ │ │ │ @ instruction: 0xf838f166 │ │ │ │ - eorseq ip, r3, ip, asr #8 │ │ │ │ + mlaseq r3, ip, r3, ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bbd0 │ │ │ │ + bl 0xfec2bb10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r1, r8, ror #30 │ │ │ │ ldrmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0x460f4b3e │ │ │ │ mcrls 6, 1, r4, cr6, cr4, {0} │ │ │ │ tstls pc, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xf129ee │ │ │ │ + blx 0xf1292e │ │ │ │ subsle r2, r1, r0, lsl #16 │ │ │ │ - blcs 0x16ea04 │ │ │ │ - blcs 0x1c8a94 │ │ │ │ - blcs 0x148a50 │ │ │ │ + blcs 0x16e944 │ │ │ │ + blcs 0x1c89d4 │ │ │ │ + blcs 0x148990 │ │ │ │ stmdavs r6, {r0, r2, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ tstcs r0, r0, ror r2 │ │ │ │ @ instruction: 0xf1c0a802 │ │ │ │ stmdbge r2, {r2, r4, r5, r6, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1cb4630 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r2, lsr fp │ │ │ │ @@ -201095,20 +201047,20 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmvs r2, {r1, r2, r3, r6, r8, ip, lr, pc} │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ @ instruction: 0x93264621 │ │ │ │ pop {r0, r5, ip, sp, pc} │ │ │ │ @ instruction: 0x470840f0 │ │ │ │ movwcs r6, #2114 @ 0x842 │ │ │ │ - cmppmi r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + asrcc pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf73c6300 │ │ │ │ - blmi 0x894934 │ │ │ │ - blls 0x8aeacc │ │ │ │ + @ instruction: 0xf73d6300 │ │ │ │ + blmi 0x8929f4 │ │ │ │ + blls 0x8aea0c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r3, r0, lsl #6 │ │ │ │ andcs fp, r0, r1, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @@ -201124,24 +201076,24 @@ │ │ │ │ tstcs r9, r6, lsl r1 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f9126 │ │ │ │ @ instruction: 0x462833ff │ │ │ │ eorlt r4, r1, r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ andcs r4, r0, r8, lsl #14 │ │ │ │ - mvnscc pc, r5, asr #4 │ │ │ │ + cmppcc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ rsbcc pc, pc, #64, 4 │ │ │ │ @ instruction: 0xffb0f165 │ │ │ │ @ instruction: 0xf8dcf1d2 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, r0, ror #8 │ │ │ │ + ldrhteq ip, [r3], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bce8 │ │ │ │ + bl 0xfec2bc28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [ip], -r8, ror #30 │ │ │ │ adclt r4, r1, r7, lsr fp │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f931f │ │ │ │ @ instruction: 0xf7ff0300 │ │ │ │ @@ -201159,15 +201111,15 @@ │ │ │ │ stc2l 1, cr15, [r4], #592 @ 0x250 │ │ │ │ @ instruction: 0xf04f4601 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463033ff │ │ │ │ tstls r0, r9, lsl #16 │ │ │ │ and r4, sp, r8, lsr #15 │ │ │ │ strtmi r4, [r0], -r2, lsr #18 │ │ │ │ - blx 0x1592b4e │ │ │ │ + blx 0x1592a8e │ │ │ │ subsmi r4, r1, #2097152 @ 0x200000 │ │ │ │ svclt 0x00183a00 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x46134630 │ │ │ │ strmi r9, [r8, r0, lsl #2]! │ │ │ │ ldmdavs sl, {r1, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl fp │ │ │ │ @@ -201175,76 +201127,76 @@ │ │ │ │ eorlt sp, r1, r0, lsr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r2, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ - cmppmi r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + asrcc pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ - @ instruction: 0xff16f73c │ │ │ │ + @ instruction: 0xff76f73c │ │ │ │ stmdbge r2, {r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrdcs lr, [r9, -r3] │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ ldrb r4, [r7, r8, lsr #15] │ │ │ │ @ instruction: 0xf86cf1d2 │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ - blmi 0x21507c │ │ │ │ + vmla.f d19, d0, d0[2] │ │ │ │ + blmi 0x214fbc │ │ │ │ rsbvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1659000 │ │ │ │ svclt 0x0000ff33 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, r8, ror r4 │ │ │ │ - eorseq ip, r3, r8, ror #9 │ │ │ │ + eorseq ip, r3, r8, asr #7 │ │ │ │ + eorseq ip, r3, r8, lsr r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ ldrmi fp, [sp], -r2, lsr #1 │ │ │ │ @ instruction: 0x46074b3f │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ ldrdhi pc, [r0], sp @ │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - mrc2 7, 3, pc, cr2, cr12, {1} │ │ │ │ + mrc2 7, 6, pc, cr2, cr12, {1} │ │ │ │ @ instruction: 0x4629b198 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x1e05fb53 │ │ │ │ movwcs sp, #2867 @ 0xb33 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - msrmi (UNDEF: 96), r5 │ │ │ │ + asrscc pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strls r9, [r0, #-771] @ 0xfffffcfd │ │ │ │ - mcr2 7, 6, pc, cr12, cr12, {1} @ │ │ │ │ + @ instruction: 0xff2cf73c │ │ │ │ @ instruction: 0x4601e013 │ │ │ │ stmdage r4, {r4, r5, r6, r9, sp} │ │ │ │ ldcl 1, cr15, [ip, #768] @ 0x300 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0xf92c42 │ │ │ │ + blx 0xf92b82 │ │ │ │ svclt 0x00d81e02 │ │ │ │ stcle 2, cr4, [fp], #-324 @ 0xfffffebc │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ - blmi 0xa26b1c │ │ │ │ - blls 0x92ecc8 │ │ │ │ + blmi 0xa26a5c │ │ │ │ + blls 0x92ec08 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 113) │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blmi 0x7f5440 │ │ │ │ - blls 0x92ecec │ │ │ │ + blmi 0x7f5380 │ │ │ │ + blls 0x92ec2c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12f0300 │ │ │ │ @ instruction: 0xf04f426d │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463833ff │ │ │ │ strls r4, [r8, #-1585]! @ 0xfffff9cf │ │ │ │ pop {r1, r5, ip, sp, pc} │ │ │ │ @@ -201256,45 +201208,45 @@ │ │ │ │ @ instruction: 0x4604fe13 │ │ │ │ @ instruction: 0xf194b140 │ │ │ │ stmdavs r1, {r0, r1, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ strbne r4, [r3, r2, lsr #12]! │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ @ instruction: 0xe7c647b0 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfe512cd0 │ │ │ │ + blx 0xfe512c10 │ │ │ │ strmi r4, [r2], -r1, lsl #12 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf04fd0f2 │ │ │ │ submi r3, r1, #-268435441 @ 0xf000000f │ │ │ │ @ instruction: 0xe7ed4613 │ │ │ │ str r2, [pc, lr, lsl #2]! │ │ │ │ @ instruction: 0xffd0f1d1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2befc │ │ │ │ + bl 0xfec2be3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r0, ror #31 │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ ldrmi r4, [r4], -r7, lsl #12 │ │ │ │ - stc2l 7, cr15, [lr, #240]! @ 0xf0 │ │ │ │ + mcr2 7, 2, pc, cr14, cr12, {1} @ │ │ │ │ biclt r4, r0, r9, lsr #12 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vmlsne.f32 s30, s11, s30 │ │ │ │ strtmi sp, [r2], -fp, lsr #22 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ vrshl.s8 d25, d0, d5 │ │ │ │ - vmla.f d20, d0, d0[7] │ │ │ │ + vsra.s64 d19, d28, #64 │ │ │ │ @ instruction: 0xf73c012e │ │ │ │ - andlt pc, r3, fp, asr #28 │ │ │ │ + andlt pc, r3, fp, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4620bdf0 │ │ │ │ - blx 0xfee92d48 │ │ │ │ + blx 0xfee92c88 │ │ │ │ svclt 0x00d81e02 │ │ │ │ stcle 2, cr4, [r2], #-324 @ 0xfffffebc │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ @ instruction: 0xb00347b0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -201308,15 +201260,15 @@ │ │ │ │ @ instruction: 0xb00347b0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #7664 @ 0x1df0 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x710e66 │ │ │ │ + blx 0x710da6 │ │ │ │ @ instruction: 0xf1a7b1b8 │ │ │ │ strmi pc, [r1], -r5, lsl #20 │ │ │ │ strbne r4, [r4, r5, lsl #12] │ │ │ │ @ instruction: 0xf194b110 │ │ │ │ stmdavs r1, {r0, r1, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r3], -sl, lsr #12 │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ @@ -201332,35 +201284,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [sp], -r7, lsl #1 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0xf8dd4614 │ │ │ │ @ instruction: 0xf8dd8038 │ │ │ │ @ instruction: 0xf73c903c │ │ │ │ - @ instruction: 0x4629fd75 │ │ │ │ + @ instruction: 0x4629fdd5 │ │ │ │ @ instruction: 0x4620b318 │ │ │ │ - blx 0x1692e08 │ │ │ │ - blle 0xc9c624 │ │ │ │ + blx 0x1692d48 │ │ │ │ + blle 0xc9c564 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0x1512e14 │ │ │ │ - blle 0x165ee1c │ │ │ │ + blx 0x1512d54 │ │ │ │ + blle 0x165ed5c │ │ │ │ andls r2, r4, r0, lsl #6 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - cmnpmi r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r8, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ movwls r9, #13568 @ 0x3500 │ │ │ │ - stc2l 7, cr15, [r8, #240] @ 0xf0 │ │ │ │ + mcr2 7, 1, pc, cr8, cr12, {1} @ │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462083f0 │ │ │ │ - blx 0xd92e50 │ │ │ │ + blx 0xd92d90 │ │ │ │ ldcle 14, cr1, [r7], {2} │ │ │ │ @ instruction: 0xf04f4251 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ strdls r3, [lr, -pc] │ │ │ │ @ instruction: 0x46314638 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0x470843f0 │ │ │ │ @@ -201374,15 +201326,15 @@ │ │ │ │ @ instruction: 0xf0304618 │ │ │ │ strmi pc, [r4], -r1, lsr #21 │ │ │ │ @ instruction: 0x4649b1f8 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ vmlane.f32 s30, s4, s26 │ │ │ │ movwcs sp, #7642 @ 0x1dda │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0xfe610f6c │ │ │ │ + blx 0xfe610eac │ │ │ │ lsllt r4, r1, #12 │ │ │ │ @ instruction: 0xf1a74620 │ │ │ │ @ instruction: 0x4601f999 │ │ │ │ strbne r4, [r4, r5, lsl #12] │ │ │ │ @ instruction: 0xf194b110 │ │ │ │ stmdavs r1, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r3], -sl, lsr #12 │ │ │ │ @@ -201395,23 +201347,23 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0xf73c461e │ │ │ │ - ldrshlt pc, [r0, #199] @ 0xc7 @ │ │ │ │ + bicslt pc, r0, r7, asr sp @ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf9d8f7ff │ │ │ │ - blle 0xc9c720 │ │ │ │ + blle 0xc9c660 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ strls r4, [r0, #-1592] @ 0xfffff9c8 │ │ │ │ - orrmi pc, r8, r5, asr #4 │ │ │ │ + bicscc pc, r8, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldc2l 7, cr15, [r4, #-240] @ 0xffffff10 │ │ │ │ + ldc2 7, cr15, [r4, #240]! @ 0xf0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463181f0 │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ @@ -201434,15 +201386,15 @@ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ movwcs r8, #4592 @ 0x11f0 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x81105c │ │ │ │ + blx 0x810f9c │ │ │ │ @ instruction: 0xf1a5b1c8 │ │ │ │ @ instruction: 0x4604ff55 │ │ │ │ mcrrne 7, 12, r1, r3, cr6 │ │ │ │ strtmi sp, [r2], -pc │ │ │ │ @ instruction: 0x46404633 │ │ │ │ ldrmi r9, [r8, r0, lsl #10]! │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -201451,26 +201403,26 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf19481f0 │ │ │ │ stmdavs r5, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ smlattcs lr, fp, r7, lr │ │ │ │ svclt 0x0000e7b8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c1e0 │ │ │ │ + bl 0xfec2c120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ - ldc2l 7, cr15, [ip], #-240 @ 0xffffff10 │ │ │ │ + ldc2l 7, cr15, [ip], {60} @ 0x3c │ │ │ │ movwcs fp, #416 @ 0x1a0 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ - orrsmi pc, r4, r5, asr #4 │ │ │ │ + mvncc pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldc2l 7, cr15, [lr], {60} @ 0x3c │ │ │ │ + ldc2 7, cr15, [lr, #-240]! @ 0xffffff10 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ orrlt r2, r4, r6, lsl r1 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @@ -201486,33 +201438,33 @@ │ │ │ │ @ instruction: 0xf0302003 │ │ │ │ strmi pc, [r4], -r1, asr #19 │ │ │ │ @ instruction: 0xf151b1c0 │ │ │ │ movwcs pc, #3741 @ 0xe9d @ │ │ │ │ subcs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ mcr2 1, 6, pc, cr14, cr2, {4} @ │ │ │ │ - blt 0x58386c │ │ │ │ + blt 0x5837ac │ │ │ │ eorvs fp, r0, fp, lsl sl │ │ │ │ adcvs r6, r2, r3, rrx │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ strb r2, [fp, lr, lsl #2] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c294 │ │ │ │ + bl 0xfec2c1d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vsra.s64 q10, q14, #64 │ │ │ │ + vmla.f d20, d0, d0[3] │ │ │ │ vand d16, d12, d19 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf850f039 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ tstge r1, #-1073741794 @ 0xc000001e │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ orrscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ @@ -201525,32 +201477,32 @@ │ │ │ │ @ instruction: 0xf6cd63ef │ │ │ │ @ instruction: 0xf8c063ad │ │ │ │ andlt r3, r3, r0, lsl r2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21327e │ │ │ │ + blx 0x2131be │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ cdple 14, 10, cr11, cr13, cr15, {7} │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2c31c │ │ │ │ + bl 0xfec2c25c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blls 0x1e6978 │ │ │ │ + blls 0x1e68b8 │ │ │ │ @ instruction: 0xf8d0b11b │ │ │ │ @ instruction: 0xf8c22290 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ - mvnsmi pc, ip, asr #4 │ │ │ │ + cmppmi ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf039012d │ │ │ │ @ instruction: 0xf500f805 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ cmnlt r3, ip, asr r3 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ mullt r2, r4, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -201561,28 +201513,28 @@ │ │ │ │ andlt r4, r2, r0, lsl r2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c398 │ │ │ │ + bl 0xfec2c2d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r9, [sp], -r6, lsl #22 │ │ │ │ @ instruction: 0xb12b461c │ │ │ │ @ instruction: 0xf8d04614 │ │ │ │ @ instruction: 0x46252290 │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vrshr.s64 q10, q14, #64 │ │ │ │ + vmlal.s q10, d0, d0[3] │ │ │ │ vqsub.s8 d16, d12, d19 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xffc4f038 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ orrsmi lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ @@ -201593,29 +201545,29 @@ │ │ │ │ andspl pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2c418 │ │ │ │ + bl 0xfec2c358 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blls 0x1e6a74 │ │ │ │ + blls 0x1e69b4 │ │ │ │ @ instruction: 0xf8d0b143 │ │ │ │ @ instruction: 0xf1b32290 │ │ │ │ svclt 0x00180419 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xd5234 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xd5174 @ │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vsra.s64 q10, q14, #64 │ │ │ │ + vmla.f d20, d0, d0[3] │ │ │ │ vand d16, d12, d19 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xff82f038 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ orrsmi lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -201626,28 +201578,28 @@ │ │ │ │ andsmi pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c49c │ │ │ │ + bl 0xfec2c3dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - blls 0x2e6ab8 │ │ │ │ + blls 0x2e69f8 │ │ │ │ vcgt.s8 d27, d28, d19 │ │ │ │ - @ instruction: 0xf2c046fc │ │ │ │ + vmlsl.s q10, d0, d0[3] │ │ │ │ @ instruction: 0x46150633 │ │ │ │ @ instruction: 0xf8d44617 │ │ │ │ @ instruction: 0xf8c22290 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ strls r4, [r0], -r0, lsr #12 │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xff42f038 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ orrspl lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ @@ -201658,19 +201610,19 @@ │ │ │ │ andsvc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - @ instruction: 0xf2c046fc │ │ │ │ + vmlsl.s q10, d0, d0[3] │ │ │ │ vmin.s8 d16, d12, d19 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ strls r0, [r0], -sp, lsr #4 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xff14f038 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b95b │ │ │ │ movwcs r1, #4676 @ 0x1244 │ │ │ │ ldrmi r3, [sl], -r1, lsl #18 │ │ │ │ @@ -201679,31 +201631,31 @@ │ │ │ │ strtmi r7, [pc], -r5, lsl #16 │ │ │ │ @ instruction: 0xf8d0e7b3 │ │ │ │ ldrb r1, [r2, r8, asr #6]! │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ ldrtmi r2, [sp], -lr, lsl #6 │ │ │ │ svclt 0x0000e7a7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c570 │ │ │ │ + bl 0xfec2c4b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - blmi 0x1066bf8 │ │ │ │ + blmi 0x1066b38 │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ ldmdavs fp, {r2, r3, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ orrlt r0, r9, #0, 6 │ │ │ │ - ldrbtmi pc, [ip], ip, asr #4 @ │ │ │ │ + strbmi pc, [ip], -ip, asr #4 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf8d44617 │ │ │ │ @ instruction: 0xf8c33290 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ strls r4, [r0], -r0, lsr #12 │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ mrc2 0, 6, pc, cr2, cr8, {1} │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #411 @ 0x19b │ │ │ │ orrspl lr, r4, #192, 18 @ 0x300000 │ │ │ │ ldmdavs sl, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ @@ -201712,76 +201664,76 @@ │ │ │ │ andlt sp, r7, r8, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8c0bdf0 │ │ │ │ @ instruction: 0xe7eb7210 │ │ │ │ - blvc 0x890a70 │ │ │ │ + blvc 0x8909b0 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - @ instruction: 0xf2c046fc │ │ │ │ + vmlsl.s q10, d0, d0[3] │ │ │ │ vmin.s8 d16, d12, d19 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ strls r0, [r0], -sp, lsr #4 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blvc 0x190a48 │ │ │ │ + blvc 0x190988 │ │ │ │ mcr2 0, 5, pc, cr2, cr8, {1} @ │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b9d3 │ │ │ │ movwcs r1, #580 @ 0x244 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ - bl 0x4238c0 │ │ │ │ + bl 0x423800 │ │ │ │ strtmi r0, [r0], -r3, lsl #4 │ │ │ │ - blx 0xfef11452 │ │ │ │ - blls 0x183a5c │ │ │ │ - blt 0x7bbc4c │ │ │ │ + blx 0xfef11392 │ │ │ │ + blls 0x18399c │ │ │ │ + blt 0x7bbb8c │ │ │ │ addsmi fp, pc, #73728 @ 0x12000 │ │ │ │ addsmi fp, r5, #8, 30 │ │ │ │ strtmi fp, [pc], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04fd0a7 │ │ │ │ strdcs r3, [fp, #-127] @ 0xffffff81 │ │ │ │ @ instruction: 0xe79e463d │ │ │ │ movtne pc, #35024 @ 0x88d0 @ │ │ │ │ @ instruction: 0xf04fe7e3 │ │ │ │ strdcs r3, [lr, -pc] │ │ │ │ @ instruction: 0xe796463d │ │ │ │ ldc2 1, cr15, [r2], {209} @ 0xd1 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c680 │ │ │ │ + bl 0xfec2c5c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616231b │ │ │ │ - ldrbtmi pc, [ip], #588 @ 0x24c @ │ │ │ │ + strbmi pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vshl.s8 d25, d0, d12 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ strmi r0, [r5], -sp, lsr #2 │ │ │ │ mrc2 0, 2, pc, cr8, cr8, {1} │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b3cb │ │ │ │ @ instruction: 0xf5051258 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ movtlt r3, #13148 @ 0x335c │ │ │ │ tstcc r0, r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xff82f02f │ │ │ │ - blls 0x3021f4 │ │ │ │ + blls 0x302134 │ │ │ │ @ instruction: 0xb3bb6807 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ vshl.s8 d25, d0, d12 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d12, d29 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf500fe35 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ biclt r3, fp, ip, asr r3 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ mullt r3, r4, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -201803,34 +201755,34 @@ │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xe7c51bbf │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ swpcs fp, r1, [r0] │ │ │ │ - ldrbmi pc, [ip, #588]! @ 0x24c @ │ │ │ │ + strbmi pc, [ip, #-588] @ 0xfffffdb4 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ tstls r5, sp, lsr #4 │ │ │ │ strmi r9, [r4], -r0, lsl #10 │ │ │ │ stmdavs r9, {r1, r4, r5, r7, r8, fp, lr} │ │ │ │ @ instruction: 0xf04f910f │ │ │ │ vrhadd.s8 d16, d12, d0 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf500fde7 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0xe2308 │ │ │ │ + blcs 0xe2248 │ │ │ │ @ instruction: 0xf8d0d04b │ │ │ │ tstcs fp, #80, 4 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldc2l 0, cr15, [r2, #224] @ 0xe0 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b3d3 │ │ │ │ mrcne 2, 3, r6, cr11, cr8, {2} │ │ │ │ ldmdale r8!, {r4, r5, r8, r9, fp, sp} │ │ │ │ @@ -201862,44 +201814,44 @@ │ │ │ │ @ instruction: 0xf8d00100 │ │ │ │ @ instruction: 0xe7b27210 │ │ │ │ andsvs pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf643e7c3 │ │ │ │ vshl.s64 , q6, #0 │ │ │ │ @ instruction: 0x463b0595 │ │ │ │ vrhadd.s8 d18, d5, d1 │ │ │ │ - vrshr.s64 q10, q4, #64 │ │ │ │ + vsubl.s8 q10, d0, d24 │ │ │ │ stmdavs r8!, {r1, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf956f1d1 │ │ │ │ andcs r6, r0, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf73c4620 │ │ │ │ - @ instruction: 0xf73bfdcf │ │ │ │ - @ instruction: 0xf504fa2b │ │ │ │ + @ instruction: 0xf73bfe2f │ │ │ │ + @ instruction: 0xf504fa8b │ │ │ │ svccs 0x00205800 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ strhi pc, [r0], r0 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #5831 @ 0x16c7 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ cmnplt r8, r7, lsr #29 @ p-variant is OBSOLETE │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xef6ac │ │ │ │ + blcs 0xef5ec │ │ │ │ ldrbhi pc, [r2], r0 @ │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #8, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbhi pc, [r1], r0, asr #32 @ │ │ │ │ addscs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ tstcs fp, #-2147483645 @ 0x80000003 │ │ │ │ @ instruction: 0xf8c24620 │ │ │ │ vqadd.s8 d17, d28, d16 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ strls r0, [r0, #-557] @ 0xfffffdd3 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ stc2l 0, cr15, [r8, #-224] @ 0xffffff20 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf04f84a9 │ │ │ │ movwcs r3, #767 @ 0x2ff │ │ │ │ @@ -201911,20 +201863,20 @@ │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf5048ff0 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe2484 │ │ │ │ + blcs 0xe23c4 │ │ │ │ tstcs fp, #147 @ 0x93 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldc2 0, cr15, [r6, #-224] @ 0xffffff20 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ andcs r8, r0, #2030043136 @ 0x79000000 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ @@ -201941,60 +201893,60 @@ │ │ │ │ cdp2 0, 3, cr15, cr2, cr15, {1} │ │ │ │ addsle r2, r9, r0, lsl #16 │ │ │ │ ldrsbtvs pc, [ip], r9 @ │ │ │ │ cdpcs 8, 0, cr6, cr0, cr7, {0} │ │ │ │ strbthi pc, [sp], -r0 @ │ │ │ │ ldrsbtcc pc, [r8], r9 @ │ │ │ │ strcc lr, [sl], -sp, asr #19 │ │ │ │ - beq 0xf11bc0 │ │ │ │ + beq 0xf11b00 │ │ │ │ ldrdcc pc, [r0], #137 @ 0x89 │ │ │ │ ldrtmi sl, [r9], sl, lsl #28 │ │ │ │ - bleq 0x1118d4 │ │ │ │ + bleq 0x111814 │ │ │ │ @ instruction: 0xf8cd930c │ │ │ │ @ instruction: 0xf898b034 │ │ │ │ - blcs 0xe2514 │ │ │ │ + blcs 0xe2454 │ │ │ │ strbhi pc, [r8], #-0 @ │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r9, asr #12 │ │ │ │ cdp2 0, 1, cr15, cr0, cr15, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8c0af77 │ │ │ │ ldmdavs r3!, {r2, ip, sp, pc} │ │ │ │ strcc r6, [r4], -r3 │ │ │ │ @ instruction: 0xf1093704 │ │ │ │ ldrbmi r0, [r6, #-2312] @ 0xfffff6f8 │ │ │ │ str sp, [r2, r7, ror #3]! │ │ │ │ @ instruction: 0x4620231b │ │ │ │ vrshl.s8 d25, d0, d12 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d12, d29 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf500fcb9 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0xe2564 │ │ │ │ + blcs 0xe24a4 │ │ │ │ ldrthi pc, [r7], #-0 @ │ │ │ │ ldmib r3, {r4, r8, r9, sp, pc}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xe76f2394 │ │ │ │ addsne pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0x4620231b │ │ │ │ ldrsbtmi pc, [r0], r1 @ │ │ │ │ vrshl.s8 d25, d0, d12 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf500fc9b │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0xe25a0 │ │ │ │ + blcs 0xe24e0 │ │ │ │ strhi pc, [lr], #-0 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xe7534394 │ │ │ │ - blcc 0xfe788040 │ │ │ │ + blcc 0xfe787f80 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ movtcc pc, #590 @ 0x24e @ │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ stmdbcs r0, {r0, r3, r4, fp, sp, lr} │ │ │ │ ldrbhi pc, [r0], #-0 @ │ │ │ │ andcs sl, r1, r6, lsl #18 │ │ │ │ @@ -202002,16 +201954,16 @@ │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf1c73308 │ │ │ │ ldmib sp, {r0, r1, r3, r9, fp, ip, sp, lr, pc}^ │ │ │ │ vst4.8 {d18-d21}, [pc], r6 │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ svcls 0x0008339a │ │ │ │ smlatbcs r3, r2, fp, pc @ │ │ │ │ - blx 0x19bfca │ │ │ │ - bl 0x1119c84 │ │ │ │ + blx 0x19bf0a │ │ │ │ + bl 0x1119bc4 │ │ │ │ @ instruction: 0xf50471e7 │ │ │ │ vadd.i8 d21, d14, d0 │ │ │ │ vmla.i d19, d0, d0[2] │ │ │ │ @ instruction: 0xf8982095 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ stmdavs r2, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip}^ │ │ │ │ stmdbeq r2, {r0, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -202019,49 +201971,49 @@ │ │ │ │ movwcs r8, #1054 @ 0x41e │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02f2003 │ │ │ │ stmdacs r0, {r0, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr8, cr15, {1} │ │ │ │ andvs r2, r7, r0, lsl #6 │ │ │ │ @ instruction: 0xf8986043 │ │ │ │ - blcs 0xe2634 │ │ │ │ - ldrthi pc, [pc], #0 @ 0xd58c8 @ │ │ │ │ + blcs 0xe2574 │ │ │ │ + ldrthi pc, [pc], #0 @ 0xd5808 @ │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ andcs r0, r8, #8, 2 │ │ │ │ @ instruction: 0xf02f2003 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr6, cr15, {1} @ │ │ │ │ @ instruction: 0xf8c02300 │ │ │ │ subvs r9, r3, r0 │ │ │ │ @ instruction: 0xf504e717 │ │ │ │ @ instruction: 0xf8d45800 │ │ │ │ @ instruction: 0xf898a290 │ │ │ │ - blcs 0xe2664 │ │ │ │ + blcs 0xe25a4 │ │ │ │ bichi pc, sl, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2l 0, cr15, [r8, #-188]! @ 0xffffff44 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898aecf │ │ │ │ @ instruction: 0xf8d0335c │ │ │ │ - blcs 0x101914 │ │ │ │ + blcs 0x101854 │ │ │ │ ldrbthi pc, [r5], #0 @ │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ ldc2l 0, cr15, [r8, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8daaebf │ │ │ │ stmdavs r2, {r3, r6, r7, ip, sp} │ │ │ │ @ instruction: 0x3717e9d3 │ │ │ │ svccs 0x00011aff │ │ │ │ svclt 0x003846b9 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0c0454a │ │ │ │ @ instruction: 0xf89884f8 │ │ │ │ - blcs 0xe26bc │ │ │ │ + blcs 0xe25fc │ │ │ │ ldrhi pc, [fp] │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf02f2003 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 5, pc, cr2, cr15, {1} @ │ │ │ │ ldrbtcc pc, [pc], r9, lsl #2 @ │ │ │ │ @@ -202083,27 +202035,27 @@ │ │ │ │ @ instruction: 0xf8124613 │ │ │ │ stmdblt r1, {r0, r8, r9, sl, fp, ip} │ │ │ │ movwcc r7, #8208 @ 0x2010 │ │ │ │ movweq lr, #35747 @ 0x8ba3 │ │ │ │ ldmle r5!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @ instruction: 0x4620231b │ │ │ │ vrshl.s8 d25, d0, d12 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d12, d29 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf500fbc5 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - bcs 0xde74c │ │ │ │ + bcs 0xde68c │ │ │ │ ldrbhi pc, [r8, #-0]! @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ orrseq lr, r4, r3, asr #19 │ │ │ │ @ instruction: 0xf504e67c │ │ │ │ @ instruction: 0xf8985800 │ │ │ │ - blcs 0xe2764 │ │ │ │ + blcs 0xe26a4 │ │ │ │ @ instruction: 0x83b6f000 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2l 0, cr15, [r8], #188 @ 0xbc │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ae4f │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -202111,257 +202063,257 @@ │ │ │ │ movwcs r8, #5216 @ 0x1460 │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ ldc2l 0, cr15, [r8], {47} @ 0x2f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - tstpne r1, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppeq r1, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7ff3301 │ │ │ │ @ instruction: 0xe651fa51 │ │ │ │ @ instruction: 0xf1c32000 │ │ │ │ @ instruction: 0x4606fa55 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ tstcs fp, #-2030043136 @ 0x87000000 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x1f91b4a │ │ │ │ + blx 0x1f91a8a │ │ │ │ movwpl pc, #1280 @ 0x500 @ │ │ │ │ cmppcs ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ andcs r8, r0, #268435471 @ 0x1000000f │ │ │ │ addsvs lr, r4, #3194880 @ 0x30c000 │ │ │ │ @ instruction: 0xf1c2e632 │ │ │ │ @ instruction: 0xf648fd21 │ │ │ │ @ instruction: 0xf6c631ad │ │ │ │ @ instruction: 0x460201db │ │ │ │ tstcs fp, #32, 12 @ 0x2000000 │ │ │ │ strls r1, [r0, #-2004] @ 0xfffff82c │ │ │ │ andne pc, r2, #132096 @ 0x20400 │ │ │ │ strtcc lr, [r2], #-3012 @ 0xfffff43c │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf504e6b9 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe2820 │ │ │ │ + blcs 0xe2760 │ │ │ │ rscshi pc, r7, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2 0, cr15, [sl], {47} @ 0x2f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r6, {r0, r4, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4620231b │ │ │ │ vrshl.s8 d25, d0, d12 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d12, d29 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf500fb3d │ │ │ │ svceq 0x00f65000 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #1043 @ 0x413 │ │ │ │ orrsvs lr, r4, #192, 18 @ 0x300000 │ │ │ │ tstcs fp, #244, 10 @ 0x3d000000 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0xa11bf6 │ │ │ │ + blx 0xa11b36 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf8d0829f │ │ │ │ strcs r3, [r1, #-840] @ 0xfffffcb8 │ │ │ │ strtmi r3, [r0], -r1, lsl #22 │ │ │ │ subpl pc, r8, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - orrscs pc, r1, r5, asr #4 │ │ │ │ + bicsne pc, r1, r5, asr #4 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe9500 │ │ │ │ - strb pc, [pc, #3321] @ 0xd683d @ │ │ │ │ + strb pc, [pc, #3321] @ 0xd677d @ │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4917 @ 0x1335 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r2, #252]! @ 0xfc │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xefb88 │ │ │ │ + blcs 0xefac8 │ │ │ │ orrshi pc, r2, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ stc2 0, cr15, [ip], #-188 @ 0xffffff44 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ad93 │ │ │ │ @ instruction: 0xf8d0335c │ │ │ │ - blcs 0xf9b8c │ │ │ │ + blcs 0xf9acc │ │ │ │ strthi pc, [r4], #-0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r2, #252] @ 0xfc │ │ │ │ strbmi r6, [fp], -r5, lsl #16 │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - cmnpmi r5, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x31b5f245 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe9500 │ │ │ │ ldr pc, [r3, #3419] @ 0xd5b │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4694 @ 0x1256 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r6, #-252]! @ 0xffffff04 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xefc00 │ │ │ │ + blcs 0xefb40 │ │ │ │ orrhi pc, r2, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ - blx 0xffd11cb2 │ │ │ │ + blx 0xffd11bf2 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ad57 │ │ │ │ @ instruction: 0xf8d0335c │ │ │ │ - blcs 0xf9c04 │ │ │ │ + blcs 0xf9b44 │ │ │ │ bicshi pc, r0, #0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r6, #-252] @ 0xffffff04 │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ mrc2 1, 7, pc, cr0, cr4, {3} │ │ │ │ @ instruction: 0xf1c84606 │ │ │ │ - blx 0x18d3c40 │ │ │ │ + blx 0x18d3b80 │ │ │ │ andls pc, r0, r9, lsl #5 │ │ │ │ ldrtmi r9, [r3], -r1, lsl #4 │ │ │ │ stmdage r5, {r0, r8, sp} │ │ │ │ - sbcmi pc, r8, #1342177284 @ 0x50000004 │ │ │ │ + andsmi pc, r8, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stc2l 1, cr15, [r4, #832]! @ 0x340 │ │ │ │ - blle 0x25fc48 │ │ │ │ + blle 0x25fb88 │ │ │ │ strbmi r1, [r6, #-3142] @ 0xfffff3ba │ │ │ │ ldrthi pc, [r0], #-576 @ 0xfffffdc0 @ │ │ │ │ @ instruction: 0xf1bd9805 │ │ │ │ vmla.f32 , q14, │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ tstcs fp, #-805306366 @ 0xd0000002 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x1e91d50 │ │ │ │ + blx 0x1e91c90 │ │ │ │ movwpl pc, #1280 @ 0x500 @ │ │ │ │ cmppcs ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf04f8369 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ orrseq lr, r4, r3, asr #19 │ │ │ │ @ instruction: 0xf504e52c │ │ │ │ @ instruction: 0xf8985800 │ │ │ │ - blcs 0xe2a04 │ │ │ │ + blcs 0xe2944 │ │ │ │ andshi pc, r0, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0xfe711d62 │ │ │ │ + blx 0xfe711ca2 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898acff │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4917 @ 0x1335 │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xfe311d82 │ │ │ │ + blx 0xfe311cc2 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r5, {r0, r1, r2, r3, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ ldrtmi r2, [sl], -r0, lsl #6 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vaddw.s8 , q8, d13 │ │ │ │ + vmla.f d16, d16, d1[3] │ │ │ │ movwls r0, #8461 @ 0x210d │ │ │ │ movwpl lr, #2509 @ 0x9cd │ │ │ │ stc2 7, cr15, [sl, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf504e4fe │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe2a60 │ │ │ │ + blcs 0xe29a0 │ │ │ │ subhi pc, r3, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0x1b91dbe │ │ │ │ + blx 0x1b91cfe │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r2, {r0, r4, r6, r7, sl, fp, sp, pc} │ │ │ │ - tstpcs sp, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppne sp, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ strbt pc, [r5], #3569 @ 0xdf1 @ │ │ │ │ @ instruction: 0xf02f4630 │ │ │ │ mcrne 12, 0, pc, cr7, cr13, {0} @ │ │ │ │ addshi pc, sp, #192, 4 │ │ │ │ @ instruction: 0x46204633 │ │ │ │ subspl pc, r8, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - orreq pc, r9, r5, asr #4 │ │ │ │ + bicvc pc, r9, r4, asr #12 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe9700 │ │ │ │ ldrb pc, [r1], #3261 @ 0xcbd @ │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4674 @ 0x1242 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r4], #252 @ 0xfc │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xefd84 │ │ │ │ + blcs 0xefcc4 │ │ │ │ subshi pc, pc, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ - blx 0xc91e36 │ │ │ │ + blx 0xc91d76 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ac95 │ │ │ │ @ instruction: 0xf8d0335c │ │ │ │ - blcs 0xf9d88 │ │ │ │ + blcs 0xf9cc8 │ │ │ │ tstphi sl, #0 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ tstpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r4], {63} @ 0x3f │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ ldrdge pc, [r0], -r0 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4921 @ 0x1339 │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0x411e7a │ │ │ │ + blx 0x411dba │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r1, {r0, r1, r4, r5, r6, sl, fp, sp, pc} │ │ │ │ movweq pc, #4361 @ 0x1109 @ │ │ │ │ @ instruction: 0x4620463a │ │ │ │ @ instruction: 0xf8cd3101 │ │ │ │ mrsls sl, (UNDEF: 1) │ │ │ │ - tstpne r1, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppeq r1, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xfffef7fe │ │ │ │ @ instruction: 0xf504e480 │ │ │ │ @ instruction: 0xf8985800 │ │ │ │ - blcs 0xe2b5c │ │ │ │ + blcs 0xe2a9c │ │ │ │ @ instruction: 0x81aff000 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0xffc11eb8 │ │ │ │ + blx 0xffc11df8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ac53 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4697 @ 0x1259 │ │ │ │ ldmne r1!, {r3, r9, sp} │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ @@ -202369,97 +202321,97 @@ │ │ │ │ mcrrge 4, 3, pc, r4, cr15 @ │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ ldrdls pc, [r0], -r0 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4833 @ 0x12e1 │ │ │ │ tstpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xff411ef8 │ │ │ │ + blx 0xff411e38 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r5, {r0, r1, r4, r5, sl, fp, sp, pc} │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vbic.i32 q10, #5 @ 0x00000005 │ │ │ │ + vsra.s64 d19, d21, #64 │ │ │ │ strls r0, [r0, #-269] @ 0xfffffef3 │ │ │ │ stc2 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf504e444 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe2bd4 │ │ │ │ + blcs 0xe2b14 │ │ │ │ bichi pc, r0, r0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0xfed11f30 │ │ │ │ + blx 0xfed11e70 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r6, {r0, r1, r2, r4, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4620231b │ │ │ │ vrshl.s8 d25, d0, d12 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d12, d29 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf500f963 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0xe2c10 │ │ │ │ + blcs 0xe2b50 │ │ │ │ bichi pc, lr, r0 │ │ │ │ movtpl pc, #35024 @ 0x88d0 @ │ │ │ │ ldrtmi r3, [r3], -r0, asr #26 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vmov.i32 d17, #256 @ 0x00000100 │ │ │ │ + vmov.i32 q8, #256 @ 0x00000100 │ │ │ │ vhsub.s8 d16, d5, d13 │ │ │ │ - vmla.f d19, d0, d1[5] │ │ │ │ + vaddw.s8 q9, q8, d21 │ │ │ │ strls r0, [r0, #-269] @ 0xfffffef3 │ │ │ │ stc2 7, cr15, [r2, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf504e40e │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe2c40 │ │ │ │ + blcs 0xe2b80 │ │ │ │ msrhi SPSR_fc, r0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0x1f91f9c │ │ │ │ + blx 0x1f91edc │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r2, {r0, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - tstpne r1, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppeq r1, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf7fffabb │ │ │ │ @ instruction: 0xf504bbf5 │ │ │ │ @ instruction: 0xf8985800 │ │ │ │ - blcs 0xe2c74 │ │ │ │ + blcs 0xe2bb4 │ │ │ │ mrshi pc, (UNDEF: 68) @ │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0x1911fd0 │ │ │ │ + blx 0x1911f10 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898abc7 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4546 @ 0x11c2 │ │ │ │ ldmne r1!, {r3, r9, sp} │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfef13034 │ │ │ │ + blge 0xfef12f74 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ ldrdls pc, [r0], -r0 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4645 @ 0x1225 │ │ │ │ tstpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0x1112010 │ │ │ │ + blx 0x1111f50 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8d0aba7 │ │ │ │ ldrtmi r8, [r8], -r0 │ │ │ │ - blx 0x1092022 │ │ │ │ + blx 0x1091f62 │ │ │ │ andls r4, r5, r6, lsl #12 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf1b9ab9d │ │ │ │ svclt 0x00840f0b │ │ │ │ @ instruction: 0xf8d42116 │ │ │ │ vqsub.s8 d2, d16, d0 │ │ │ │ vand q12, , │ │ │ │ - vaddw.s8 q10, q8, d28 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ @ instruction: 0xf1bf012e │ │ │ │ strmi pc, [r2], r5, asr #26 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf1b982a3 │ │ │ │ stmdble r6, {r0, r1, r8, r9, sl, fp} │ │ │ │ svceq 0x0007f1b9 │ │ │ │ @ instruction: 0xf04fbf8c │ │ │ │ @@ -202471,72 +202423,72 @@ │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4382 @ 0x111e │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1b930d0 │ │ │ │ + blge 0x1b93010 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xefff8 │ │ │ │ + blcs 0xeff38 │ │ │ │ tstphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #8, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x17930f0 │ │ │ │ + blge 0x1793030 │ │ │ │ ldrtmi r6, [sl], -r3, lsl #16 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vorr.i32 d17, #1 @ 0x00000001 │ │ │ │ + vorr.i32 q8, #1 @ 0x00000001 │ │ │ │ movwcc r0, #4365 @ 0x110d │ │ │ │ mrc2 7, 3, pc, cr6, cr14, {7} │ │ │ │ - bllt 0x1c14008 │ │ │ │ + bllt 0x1c13f48 │ │ │ │ ldrtmi r2, [r3], -r1, lsl #10 │ │ │ │ vmax.s8 d20, d4, d16 │ │ │ │ vmov.i32 , #2048 @ 0x00000800 │ │ │ │ - vqsub.s8 d16, d21, d5 │ │ │ │ - vaddw.s8 q8, q8, d9 │ │ │ │ + @ instruction: 0xf6440295 │ │ │ │ + vmla.f d23, d16, d1[2] │ │ │ │ strls r0, [r0, #-269] @ 0xfffffef3 │ │ │ │ - blx 0x1314022 │ │ │ │ - bllt 0x1814028 │ │ │ │ + blx 0x1313f62 │ │ │ │ + bllt 0x1813f68 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andscc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ - bllt 0x1694034 │ │ │ │ + bllt 0x1693f74 │ │ │ │ ldrtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f2003 │ │ │ │ stmdacs r0, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xd13144 │ │ │ │ + blge 0xd13084 │ │ │ │ andvs r6, r3, r3, lsr r8 │ │ │ │ - bllt 0xfef5404c │ │ │ │ + bllt 0xfef53f8c │ │ │ │ andsmi pc, r0, #192, 16 @ 0xc00000 │ │ │ │ - bllt 0x1294054 │ │ │ │ + bllt 0x1293f94 │ │ │ │ andsvs pc, r0, #12779520 @ 0xc30000 │ │ │ │ - bllt 0x119405c │ │ │ │ + bllt 0x1193f9c │ │ │ │ subcc pc, r4, #208, 16 @ 0xd00000 │ │ │ │ vst3.16 {d30,d32,d34}, [pc :64] │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ @ instruction: 0xf8c0339a │ │ │ │ @ instruction: 0xf7ff3210 │ │ │ │ movwcs fp, #6967 @ 0x1b37 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [sl, #508]! @ 0x1fc │ │ │ │ - bllt 0x494088 │ │ │ │ + bllt 0x493fc8 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf99ef02f │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac36 │ │ │ │ movwcs fp, #6915 @ 0x1b03 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r9, #-508] @ 0xfffffe04 │ │ │ │ - blt 0xfff140b4 │ │ │ │ + blt 0xfff13ff4 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf988f02f │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffadf0 │ │ │ │ movwcs fp, #6893 @ 0x1aed │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @@ -202544,118 +202496,118 @@ │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffab4b │ │ │ │ andcs fp, r4, #929792 @ 0xe3000 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ @ instruction: 0xf974f02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldrdvs sl, [r7], -fp │ │ │ │ - bllt 0xff9d40f4 │ │ │ │ + bllt 0xff9d4034 │ │ │ │ tstls r6, r6, lsl #16 │ │ │ │ strbmi pc, [sl, -pc, asr #8] @ │ │ │ │ ldrcc pc, [sl, r3, asr #13] │ │ │ │ smlabtne r1, r0, r9, lr │ │ │ │ @ instruction: 0xf1c260c1 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ cmpeq fp, r8, lsl #4 │ │ │ │ - bne 0x1796658 │ │ │ │ + bne 0x1796598 │ │ │ │ sbcsvs lr, r1, r0, asr #20 │ │ │ │ andeq lr, r2, r0, ror #22 │ │ │ │ ldrdmi r1, [r0, #-139] @ 0xffffff75 │ │ │ │ ldrdmi r1, [r0, #-139] @ 0xffffff75 │ │ │ │ - bl 0x115c298 │ │ │ │ - bls 0x259130 │ │ │ │ - b 0x14bc550 │ │ │ │ - b 0x13d9468 │ │ │ │ + bl 0x115c1d8 │ │ │ │ + bls 0x259070 │ │ │ │ + b 0x14bc490 │ │ │ │ + b 0x13d93a8 │ │ │ │ sbcseq r7, fp, r3, asr ip │ │ │ │ andcs pc, r7, r2, lsr #23 │ │ │ │ - blx 0x29c48e │ │ │ │ - bl 0x111654c │ │ │ │ + blx 0x29c3ce │ │ │ │ + bl 0x111648c │ │ │ │ @ instruction: 0xf7ff010c │ │ │ │ movwcs fp, #7068 @ 0x1b9c │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 2, APSR_nzcv, cr1, cr15, {3} │ │ │ │ - blt 0xfe994160 │ │ │ │ + blt 0xfe9940a0 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf932f02f │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac4a │ │ │ │ movwcs fp, #6807 @ 0x1a97 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [sp, #508]! @ 0x1fc │ │ │ │ - blt 0xfe41418c │ │ │ │ + blt 0xfe4140cc │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf91cf02f │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaebc │ │ │ │ movwcs fp, #6785 @ 0x1a81 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr7, cr15, {3} │ │ │ │ - blt 0x1e941b8 │ │ │ │ + blt 0x1e940f8 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf906f02f │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaccb │ │ │ │ movwcs fp, #6763 @ 0x1a6b │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [lr, #508]! @ 0x1fc │ │ │ │ - blt 0x19141e4 │ │ │ │ + blt 0x1914124 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xf8f0f02f │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffae40 │ │ │ │ movwcs fp, #6741 @ 0x1a55 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr2, cr15, {3} @ │ │ │ │ - blt 0x1394210 │ │ │ │ + blt 0x1394150 │ │ │ │ ldcne 3, cr2, [r1, #-4]! │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf8daf02f │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaee7 │ │ │ │ movwcs fp, #6719 @ 0x1a3f │ │ │ │ ldmne r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r1, #508]! @ 0x1fc │ │ │ │ - blt 0xe1423c │ │ │ │ + blt 0xe1417c │ │ │ │ subpl pc, r4, #208, 16 @ 0xd00000 │ │ │ │ ldcne 6, cr14, [r1, #-192]! @ 0xffffff40 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf8c2f02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8c0aa29 │ │ │ │ @ instruction: 0xf7ff9000 │ │ │ │ tstcs fp, #92, 20 @ 0x5c000 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xff72f037 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xa3b2810d │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ orrscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ - blt 0xb14290 │ │ │ │ + blt 0xb141d0 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ @ instruction: 0xf89af02f │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac6e │ │ │ │ movwcs fp, #6655 @ 0x19ff │ │ │ │ ldmne r1!, {r2, r9, sp} │ │ │ │ @@ -202668,50 +202620,50 @@ │ │ │ │ @ instruction: 0xf884f02f │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffada7 │ │ │ │ movwcs fp, #6633 @ 0x19e9 │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe9534e4 │ │ │ │ + blge 0xfe953424 │ │ │ │ ldmiblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ @ instruction: 0xf86ef02f │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac7e │ │ │ │ movwcs fp, #6611 @ 0x19d3 │ │ │ │ ldmne r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x3d3510 │ │ │ │ + blge 0x3d3450 │ │ │ │ stmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andsvs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ stmiblt r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldcne 3, cr2, [r1, #-4]! │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf854f02f │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaccc │ │ │ │ @ instruction: 0xf8d4b9b9 │ │ │ │ @ instruction: 0x21072290 │ │ │ │ adcsne pc, r0, r2, asr #17 │ │ │ │ vcge.s8 d18, d12, d11 │ │ │ │ - vmlal.s q11, d16, d0[2] │ │ │ │ + vmov.i32 d22, #2048 @ 0x00000800 │ │ │ │ strtmi r0, [r0], -sp, lsr #4 │ │ │ │ str r9, [r9], #1280 @ 0x500 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andscs pc, r0, #12779520 @ 0xc30000 │ │ │ │ stmiblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8cef193 │ │ │ │ - blcs 0xf0370 │ │ │ │ - blge 0x1dd3464 │ │ │ │ + blcs 0xf02b0 │ │ │ │ + blge 0x1dd33a4 │ │ │ │ addscs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ - bllt 0x1c54370 │ │ │ │ + bllt 0x1c542b0 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ movwcs sl, #6528 @ 0x1980 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ ldmdbge lr!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmiblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -202733,24 +202685,24 @@ │ │ │ │ stmdacs r0, {r0, r1, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r6], #508 @ 0x1fc │ │ │ │ stmdblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r4, #8, 2 │ │ │ │ @ instruction: 0xf02e4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff8135e8 │ │ │ │ + blge 0xff813528 │ │ │ │ ldmdblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r4, #8, 2 │ │ │ │ @ instruction: 0xf02e4618 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [pc, #-508] @ 0xd6208 │ │ │ │ + ldcge 4, cr15, [pc, #-508] @ 0xd6148 │ │ │ │ ldmdblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vaddhn.i16 d18, q0, q11 │ │ │ │ - blne 0xdd7418 │ │ │ │ + blne 0xdd7358 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ @ instruction: 0xf03f4620 │ │ │ │ @ instruction: 0x4620fcf7 │ │ │ │ @ instruction: 0xf8aef1a0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r4, #12, 2 │ │ │ │ @ instruction: 0xf02e4618 │ │ │ │ @@ -202778,72 +202730,72 @@ │ │ │ │ @ instruction: 0xf7ff60bc │ │ │ │ @ instruction: 0x1d31b97f │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xffa2f02e │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf109a909 │ │ │ │ strdvs r3, [r6], -pc @ │ │ │ │ - blt 0x1ad449c │ │ │ │ + blt 0x1ad43dc │ │ │ │ mvnvs pc, #78643200 @ 0x4b00000 │ │ │ │ @ instruction: 0x63adf6cd │ │ │ │ andscc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ ldmdblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwcs r4, #1593 @ 0x639 │ │ │ │ andcs r4, r3, r2, lsr r6 │ │ │ │ @ instruction: 0xff8cf02e │ │ │ │ orrslt r9, r8, #81920 @ 0x14000 │ │ │ │ @ instruction: 0xf7394632 │ │ │ │ - stmdals r5, {r2, r3, r4, r6, r9, sl, fp, sp, lr, pc} │ │ │ │ + stmdals r5, {r2, r3, r4, r5, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf9b6f1bd │ │ │ │ - blt 0x1e144cc │ │ │ │ + blt 0x1e1440c │ │ │ │ andscs pc, r0, #12779520 @ 0xc30000 │ │ │ │ stmdblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - asrsmi pc, r5, #4 @ │ │ │ │ + tstpmi r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1bf4630 │ │ │ │ ldmdblt r8, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0001f1b9 │ │ │ │ @ instruction: 0xf8d4d921 │ │ │ │ andcs r3, sp, #144, 4 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ adcscs pc, r0, r3, asr #17 │ │ │ │ - blt 0xfead44fc │ │ │ │ + blt 0xfead443c │ │ │ │ stmibeq r9, {r0, r2, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1084620 │ │ │ │ ldrtmi r0, [sl], -r1, lsl #6 │ │ │ │ - tstpne r1, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppeq r1, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x4010f8d9 │ │ │ │ vst3.8 {d25-d27}, [pc], r0 │ │ │ │ strls r7, [r1], #-1234 @ 0xfffffb2e │ │ │ │ @ instruction: 0xff06f7fd │ │ │ │ ldmlt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1bd4608 │ │ │ │ @ instruction: 0xf7fff985 │ │ │ │ @ instruction: 0xf7fdb8bb │ │ │ │ stmdbmi r5, {r0, r1, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r2, [r6], -r5, lsl #4 │ │ │ │ stc2l 7, cr15, [r0, #1012]! @ 0x3f4 │ │ │ │ - blt 0xfe254540 │ │ │ │ - blx 0xfea12c8a │ │ │ │ + blt 0xfe254480 │ │ │ │ + blx 0xfea12bca │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - eorseq ip, r3, r4, lsl #10 │ │ │ │ + eorseq ip, r3, r4, asr r4 │ │ │ │ cdple 14, 10, cr11, cr13, cr15, {7} │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d760 │ │ │ │ + bl 0xfec2d6a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vcgt.s8 q9, q6, q1 │ │ │ │ - vmvn.i32 d21, #786432 @ 0x000c0000 │ │ │ │ + vaddhn.i16 d20, q8, q6 │ │ │ │ vqshl.s8 d16, d19, d10 │ │ │ │ - vrshr.s64 d22, d24, #64 │ │ │ │ + vsubl.s8 q11, d0, d8 │ │ │ │ strls r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ vmax.s8 d20, d12, d12 │ │ │ │ - vmla.f d22, d16, d0[5] │ │ │ │ + vbic.i32 d22, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf037012d │ │ │ │ @ instruction: 0xf8c0fe9f │ │ │ │ @ instruction: 0x4605409c │ │ │ │ tstlt r3, r3, lsr #22 │ │ │ │ @ instruction: 0xf8d54798 │ │ │ │ @ instruction: 0xb12b30a8 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @@ -202851,120 +202803,120 @@ │ │ │ │ @ instruction: 0x47184030 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d7c4 │ │ │ │ + bl 0xfec2d704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q14, q12 │ │ │ │ - vmvn.i32 d21, #786432 @ 0x000c0000 │ │ │ │ + vaddhn.i16 d20, q8, q6 │ │ │ │ @ instruction: 0xf1040433 │ │ │ │ @ instruction: 0xf037000c │ │ │ │ @ instruction: 0xf104fbdf │ │ │ │ ldmfd sp!, {r6} │ │ │ │ @ instruction: 0xf0374010 │ │ │ │ svclt 0x0000bbd9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d7f0 │ │ │ │ + bl 0xfec2d730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vmax.s8 d20, d5, d1 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf15d002e │ │ │ │ @ instruction: 0x4605f83d │ │ │ │ @ instruction: 0xff74f037 │ │ │ │ teqcs r0, #53248 @ 0xd000 │ │ │ │ vhsub.s8 d25, d5, d0 │ │ │ │ - vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ + vmla.f d21, d0, d0[7] │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmov.i32 d21, #0 @ 0x00000000 │ │ │ │ + vmlal.s q10, d0, d0[4] │ │ │ │ @ instruction: 0xf037022e │ │ │ │ @ instruction: 0x4604fe51 │ │ │ │ @ instruction: 0xf1554628 │ │ │ │ strtmi pc, [r0], -r9, ror #31 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrhteq ip, [r3], -r0 │ │ │ │ + eorseq ip, r3, r0, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2d850 │ │ │ │ + bl 0xfec2d790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xffc0f76a │ │ │ │ + @ instruction: 0xf820f76b │ │ │ │ @ instruction: 0xff02f037 │ │ │ │ andls r4, r0, #45056 @ 0xb000 │ │ │ │ vcge.s8 d18, d5, d24 │ │ │ │ - vmov.i32 d21, #0 @ 0x00000000 │ │ │ │ + vmlal.s q10, d0, d0[4] │ │ │ │ vhsub.s8 d16, d5, d30 │ │ │ │ - vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ + vmla.f d21, d0, d0[7] │ │ │ │ @ instruction: 0xf037012e │ │ │ │ - blvs 0x115f18 │ │ │ │ + blvs 0x115e58 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x214806 │ │ │ │ - ldrhteq ip, [r3], -ip │ │ │ │ + blx 0x214746 │ │ │ │ + eorseq ip, r3, ip, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d89c │ │ │ │ + bl 0xfec2d7dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ mcr2 0, 7, pc, cr6, cr7, {1} @ │ │ │ │ @ instruction: 0x4601b358 │ │ │ │ - rscvs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ + eorsvs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - eorspl pc, r8, r5, asr #4 │ │ │ │ + addmi pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffe0f15c │ │ │ │ @ instruction: 0xf0374605 │ │ │ │ @ instruction: 0x4604fedb │ │ │ │ @ instruction: 0xf1554628 │ │ │ │ @ instruction: 0xb174ff99 │ │ │ │ andcs r4, r0, #36700160 @ 0x2300000 │ │ │ │ - mvnvs pc, ip, asr #4 │ │ │ │ + teqpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subspl pc, r5, r6, asr #4 │ │ │ │ + addsmi pc, r5, r6, asr #4 │ │ │ │ andeq pc, sp, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0374030 │ │ │ │ mullt r3, r5, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d5, d16 │ │ │ │ - vaddhn.i16 d21, q0, q12 │ │ │ │ + vmvn.i32 q10, #524288 @ 0x00080000 │ │ │ │ vshl.s8 d16, d30, d5 │ │ │ │ - vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ - blmi 0x156bcc │ │ │ │ + vmla.f d20, d0, d0[4] │ │ │ │ + blmi 0x156b0c │ │ │ │ strls r2, [r0], #-605 @ 0xfffffda3 │ │ │ │ @ instruction: 0xf98cf164 │ │ │ │ - ldrsbteq ip, [r3], -r0 │ │ │ │ + eorseq ip, r3, r0, lsr #10 │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ @ instruction: 0xb113309c │ │ │ │ tstlt r3, fp, asr fp │ │ │ │ andcs r4, r0, r8, lsl r7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d940 │ │ │ │ + bl 0xfec2d880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - @ instruction: 0xff46f76a │ │ │ │ + @ instruction: 0xffa6f76a │ │ │ │ mcr2 0, 4, pc, cr8, cr7, {1} @ │ │ │ │ cmncs ip, #20, 20 @ 0x14000 │ │ │ │ vhsub.s8 d25, d5, d0 │ │ │ │ - vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ + vmla.f d21, d0, d0[7] │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmov.i32 d21, #0 @ 0x00000000 │ │ │ │ + vmlal.s q10, d0, d0[4] │ │ │ │ @ instruction: 0xf037022e │ │ │ │ cdpvs 13, 2, cr15, cr3, cr13, {5} │ │ │ │ @ instruction: 0xf8d34606 │ │ │ │ @ instruction: 0xb12b309c │ │ │ │ @ instruction: 0xb11b6b9b │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xb1404798 │ │ │ │ @@ -202973,331 +202925,331 @@ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ andlt r4, r2, r8, lsl r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorseq ip, r3, ip, ror #11 │ │ │ │ + eorseq ip, r3, ip, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d9b4 │ │ │ │ + bl 0xfec2d8f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf76a4604 │ │ │ │ - @ instruction: 0xf037ff0d │ │ │ │ - bmi 0x4d6104 │ │ │ │ + @ instruction: 0xf037ff6d │ │ │ │ + bmi 0x4d6044 │ │ │ │ andls r2, r0, #144, 6 @ 0x40000002 │ │ │ │ - tstpvs ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrpl (UNDEF: 108), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andspl pc, r0, #1342177284 @ 0x50000004 │ │ │ │ + rsbmi pc, r0, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ ldc2l 0, cr15, [r4, #-220]! @ 0xffffff24 │ │ │ │ smlawtlt r3, r3, fp, r6 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andlt r4, r2, r8, lsl r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq ip, r3, r8, lsl #12 │ │ │ │ + eorseq ip, r3, r8, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2da10 │ │ │ │ + bl 0xfec2d950 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - cdp2 7, 14, cr15, cr0, cr10, {3} │ │ │ │ + @ instruction: 0xff40f76a │ │ │ │ mcr2 0, 1, pc, cr2, cr7, {1} @ │ │ │ │ andls r4, r0, #57344 @ 0xe000 │ │ │ │ vcge.s8 d18, d21, d11 │ │ │ │ - vmov.i32 d21, #0 @ 0x00000000 │ │ │ │ + vmlal.s q10, d0, d0[4] │ │ │ │ vhsub.s8 d16, d5, d30 │ │ │ │ - vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ + vmla.f d21, d0, d0[7] │ │ │ │ @ instruction: 0xf037012e │ │ │ │ stcvs 13, cr15, [r0], {71} @ 0x47 │ │ │ │ andlt fp, r3, r8, lsl r1 │ │ │ │ - bl 0x2149b8 │ │ │ │ + bl 0x2148f8 │ │ │ │ andlt r4, r3, r0, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - eorseq ip, r3, r4, lsr #12 │ │ │ │ + eorseq ip, r3, r4, ror r5 │ │ │ │ tstpvc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf08d8 │ │ │ │ + blcs 0xf0818 │ │ │ │ andcs fp, r7, ip, lsl #30 │ │ │ │ movwcs r2, #1 │ │ │ │ svclt 0x00004770 │ │ │ │ - subvs pc, r8, ip, asr #4 │ │ │ │ + addspl pc, r8, ip, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ - blt 0xfe392960 │ │ │ │ + blt 0xfe3928a0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2da8c │ │ │ │ + bl 0xfec2d9cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r4], -r6, asr #20 │ │ │ │ vcgt.s8 q9, , q12 │ │ │ │ - vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ + vmla.f d21, d0, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - subspl pc, r0, #1342177284 @ 0x50000004 │ │ │ │ + adcmi pc, r0, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - strbpl pc, [ip, #-581]! @ 0xfffffdbb @ │ │ │ │ + ldrmi pc, [ip, #581]! @ 0x245 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ stc2 0, cr15, [r8, #-220] @ 0xffffff24 │ │ │ │ - @ instruction: 0x61a4f24c │ │ │ │ + mvnspl pc, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscmi pc, r9, #73400320 @ 0x4600000 │ │ │ │ + eormi pc, r9, #73400320 @ 0x4600000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - orrsmi pc, r5, #74448896 @ 0x4700000 │ │ │ │ + bicscc pc, r5, #74448896 @ 0x4700000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ andne lr, ip, #192, 18 @ 0x300000 │ │ │ │ - andpl pc, r9, #74448896 @ 0x4700000 │ │ │ │ + submi pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ bicvs r6, r2, #201326594 @ 0xc000002 │ │ │ │ cmppmi ip, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ - subseq pc, sp, #73400320 @ 0x4600000 │ │ │ │ + addsvc pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ strvs r6, [r2], #-1091 @ 0xfffffbbd │ │ │ │ - @ instruction: 0x13b1f646 │ │ │ │ + mvnseq pc, #73400320 @ 0x4600000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ @ instruction: 0xf6464620 │ │ │ │ - vmlal.s , d0, d1[4] │ │ │ │ + vsubl.s8 q10, d16, d17 │ │ │ │ vhsub.s8 d16, d5, d13 │ │ │ │ - vmla.f d21, d0, d0[5] │ │ │ │ + vsra.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf03a012e │ │ │ │ strtmi pc, [r9], -sp, lsl #24 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ andcs lr, r1, #3358720 @ 0x334000 │ │ │ │ - msrmi SPSR_sc, #73400320 @ 0x4600000 │ │ │ │ + @ instruction: 0x33a5f646 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - addmi pc, r0, #68157440 @ 0x4100000 │ │ │ │ + sbcscc pc, r0, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf6469300 │ │ │ │ - vqdmlal.s , d16, d1[6] │ │ │ │ + vsubw.s8 , q0, d25 │ │ │ │ @ instruction: 0xf038030d │ │ │ │ strtmi pc, [r9], -r5, ror #21 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vmvn.i32 , #1024 @ 0x00000400 │ │ │ │ + vmlal.s q10, d16, d0[1] │ │ │ │ vhsub.s8 d16, d5, d30 │ │ │ │ - vshl.s64 d21, d8, #0 │ │ │ │ + vmls.f d20, d16, d0[6] │ │ │ │ @ instruction: 0xf03a052e │ │ │ │ strtmi pc, [r9], -sp, lsl #31 │ │ │ │ @ instruction: 0xf6464620 │ │ │ │ - vrsra.s64 d18, d25, #64 │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ @ instruction: 0xf646030d │ │ │ │ - vsubl.s8 , d0, d1 │ │ │ │ + vmlal.s q9, d0, d1[0] │ │ │ │ @ instruction: 0xf03a020d │ │ │ │ @ instruction: 0x4629fc57 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vsubl.s8 , d16, d20 │ │ │ │ + vrshr.s64 q10, q10, #64 │ │ │ │ vhsub.s8 d16, d5, d30 │ │ │ │ - vshl.s64 , q2, #0 │ │ │ │ + vabal.s8 , d0, d20 │ │ │ │ @ instruction: 0xf03a052e │ │ │ │ qsub16mi pc, r9, r5 @ │ │ │ │ @ instruction: 0xf6464620 │ │ │ │ - vrsra.s64 d19, d9, #64 │ │ │ │ + vrsra.s64 q9, , #64 │ │ │ │ @ instruction: 0xf646030d │ │ │ │ - vmvn.i32 q9, #1280 @ 0x00000500 │ │ │ │ + vrshr.s64 d17, d21, #64 │ │ │ │ @ instruction: 0xf03a020d │ │ │ │ @ instruction: 0x4629fc3f │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vmlal.s , d16, d0[5] │ │ │ │ + vmvn.i32 d21, #1024 @ 0x00000400 │ │ │ │ andlt r0, r5, lr, lsr #4 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x005ef03a │ │ │ │ - eorseq ip, r3, ip, ror r6 │ │ │ │ + eorseq ip, r3, ip, asr #11 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2dbbc │ │ │ │ + bl 0xfec2dafc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -fp, lsr #28 │ │ │ │ @ instruction: 0x4617233a │ │ │ │ - tstpvs r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrpl (UNDEF: 104), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vmax.s8 d25, d5, d0 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vsubl.s8 q10, d16, d16 │ │ │ │ @ instruction: 0xf037022e │ │ │ │ vpadd.i8 d31, d21, d29 │ │ │ │ - vaddw.s8 q11, q0, d20 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ strmi r0, [r5], -lr, lsr #2 │ │ │ │ @ instruction: 0xf1bf4620 │ │ │ │ msrlt SPSR_, #1114112 @ 0x110000 │ │ │ │ - tstpcs ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 108), r6 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1bf4620 │ │ │ │ ldmdblt r0, {r0, r3, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r7, r3, r8, lsr #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf106bdf0 │ │ │ │ adccs r0, r1, #12, 6 @ 0x30000000 │ │ │ │ vmin.s8 d20, d5, d24 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + vmls.f d21, d16, d0[0] │ │ │ │ vrshl.s8 d16, d30, d5 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q10, q8, d16 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf07b5400 │ │ │ │ @ instruction: 0xb003fbb3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , , q8 │ │ │ │ - vaddl.s8 q11, d0, d28 │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf07b002e │ │ │ │ movwcs pc, #8071 @ 0x1f87 @ │ │ │ │ andlt r7, r3, fp, lsr #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - mlaseq r3, r4, r6, ip │ │ │ │ + eorseq ip, r3, r4, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2dc80 │ │ │ │ + bl 0xfec2dbc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs sl, #45056 @ 0xb000 │ │ │ │ - tstpvs r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrpl (UNDEF: 104), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d5, d0 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vsubl.s8 q10, d16, d16 │ │ │ │ @ instruction: 0xf037022e │ │ │ │ vstrvc d31, [r0, #-372] @ 0xfffffe8c │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x214c2e │ │ │ │ - mlaseq r3, r4, r6, ip │ │ │ │ + blx 0x214b6e │ │ │ │ + eorseq ip, r3, r4, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dcc4 │ │ │ │ + bl 0xfec2dc04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [ip], -ip, lsl #20 │ │ │ │ vcge.s8 d18, d5, d26 │ │ │ │ - vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ + vmla.f d21, d0, d0[6] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - subspl pc, r0, #1342177284 @ 0x50000004 │ │ │ │ + adcmi pc, r0, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0xf92bc6 │ │ │ │ + blx 0xf92b06 │ │ │ │ andlt r6, r2, r4, lsl #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - mlaseq r3, r4, r6, ip │ │ │ │ + eorseq ip, r3, r4, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2dd0c │ │ │ │ + bl 0xfec2dc4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs sl, #53248 @ 0xd000 │ │ │ │ - tstpvs r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrpl (UNDEF: 104), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d5, d0 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vsubl.s8 q10, d16, d16 │ │ │ │ @ instruction: 0xf037022e │ │ │ │ stmibvs r0, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00183800 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - mlaseq r3, r4, r6, ip │ │ │ │ + eorseq ip, r3, r4, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2dd58 │ │ │ │ + bl 0xfec2dc98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs sl, #53248 @ 0xd000 │ │ │ │ - tstpvs r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrpl (UNDEF: 104), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d5, d0 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vsubl.s8 q10, d16, d16 │ │ │ │ @ instruction: 0xf037022e │ │ │ │ movwcs pc, #2801 @ 0xaf1 @ │ │ │ │ orrvs r7, r3, r3, lsl #10 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - mlaseq r3, r4, r6, ip │ │ │ │ + eorseq ip, r3, r4, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dda4 │ │ │ │ + bl 0xfec2dce4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [ip], -lr, lsl #20 │ │ │ │ vcge.s8 d18, d5, d26 │ │ │ │ - vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ + vmla.f d21, d0, d0[6] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - subspl pc, r0, #1342177284 @ 0x50000004 │ │ │ │ + adcmi pc, r0, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0xff392ca4 │ │ │ │ + blx 0xff392be4 │ │ │ │ msrpl SPSR_fs, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andsvc r7, ip, r4, asr #10 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - mlaseq r3, r4, r6, ip │ │ │ │ + eorseq ip, r3, r4, ror #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ddf4 │ │ │ │ + bl 0xfec2dd34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x46154c18 │ │ │ │ teqcs sl, #24, 20 @ 0x18000 │ │ │ │ strmi r9, [ip], -r0, lsl #8 │ │ │ │ - tstpvs r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrpl (UNDEF: 104), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r6, r3, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - subspl pc, r0, #1342177284 @ 0x50000004 │ │ │ │ + adcmi pc, r0, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf0379e08 │ │ │ │ pkhbtmi pc, r4, fp, lsl #21 @ │ │ │ │ - bge 0x1684f8 │ │ │ │ + bge 0x168438 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0x401cf8dc │ │ │ │ @ instruction: 0xf06c9402 │ │ │ │ - blmi 0x396990 │ │ │ │ - blls 0x1b0ca8 │ │ │ │ + blmi 0x3968d0 │ │ │ │ + blls 0x1b0be8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf818f1d0 │ │ │ │ - mlaseq r3, r4, r6, ip │ │ │ │ + eorseq ip, r3, r4, ror #11 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2de70 │ │ │ │ + bl 0xfec2ddb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x46154c1a │ │ │ │ teqcs sl, #106496 @ 0x1a000 │ │ │ │ strmi r9, [ip], -r0, lsl #8 │ │ │ │ vceq.f32 d25, d5, d8 │ │ │ │ - vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ + vmla.f d21, d0, d0[6] │ │ │ │ ldmdavs r2, {r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ vhsub.s8 d16, d5, d0 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vsubl.s8 q10, d16, d16 │ │ │ │ @ instruction: 0xf037022e │ │ │ │ @ instruction: 0x4602fa5d │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0x46144633 │ │ │ │ strcs sl, [r0, #-2562] @ 0xfffff5fe │ │ │ │ @ instruction: 0xf06c9502 │ │ │ │ tstplt r8, r7, lsl pc @ p-variant is OBSOLETE │ │ │ │ @@ -203308,70 +203260,70 @@ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1cfbd70 │ │ │ │ svclt 0x0000ffd7 │ │ │ │ - mlaseq r3, r4, r6, ip │ │ │ │ + eorseq ip, r3, r4, ror #11 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2def4 │ │ │ │ + bl 0xfec2de34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf76a2501 │ │ │ │ - bmi 0x6d5eb8 │ │ │ │ + bmi 0x6d5f78 │ │ │ │ vcge.s8 d18, d5, d26 │ │ │ │ - vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ + vmla.f d21, d0, d0[6] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - subspl pc, r0, #1342177284 @ 0x50000004 │ │ │ │ + adcmi pc, r0, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0x912df8 │ │ │ │ + blx 0x912d38 │ │ │ │ cmppmi ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ vmax.s8 d20, d4, d4 │ │ │ │ vqdmlal.s , d0, d0[7] │ │ │ │ stcvc 3, cr0, [r2, #-596] @ 0xfffffdac │ │ │ │ subsvc r7, sl, sp │ │ │ │ stc2 0, cr15, [sl, #4]! │ │ │ │ - blx 0x1812d40 │ │ │ │ + blx 0x1812c80 │ │ │ │ ldmib r4, {r1, r3, r5, r9, sl, lr}^ │ │ │ │ streq r1, [r0, #-6] │ │ │ │ @ instruction: 0xff58f04a │ │ │ │ - ldc2 7, cr15, [r0], #-424 @ 0xfffffe58 │ │ │ │ + ldc2 7, cr15, [r0], {106} @ 0x6a │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - mlaseq r3, r4, r6, ip │ │ │ │ + eorseq ip, r3, r4, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2df6c │ │ │ │ + bl 0xfec2deac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs sl, #61440 @ 0xf000 │ │ │ │ - tstpvs r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrpl (UNDEF: 104), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d5, d0 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vsubl.s8 q10, d16, d16 │ │ │ │ @ instruction: 0xf037022e │ │ │ │ @ instruction: 0x7d01f9e7 │ │ │ │ - andscs pc, ip, #1610612740 @ 0x60000004 │ │ │ │ + rsbne pc, ip, #1610612740 @ 0x60000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - msrvs CPSR_s, #1342177284 @ 0x50000004 │ │ │ │ + cmnppl r4, #1342177284 @ p-variant is OBSOLETE @ 0x50000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ svclt 0x000c2900 │ │ │ │ @ instruction: 0x46184610 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf15ceb04 │ │ │ │ svclt 0x0000bb8f │ │ │ │ - mlaseq r3, r4, r6, ip │ │ │ │ + eorseq ip, r3, r4, ror #11 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2dfc4 │ │ │ │ + bl 0xfec2df04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ addlt r5, r3, ip, lsl #1 │ │ │ │ @ instruction: 0xf8d0bb85 │ │ │ │ @ instruction: 0x4686327c │ │ │ │ @ instruction: 0xf640b363 │ │ │ │ strd r7, [r6], -pc @ │ │ │ │ @@ -203379,17 +203331,17 @@ │ │ │ │ @ instruction: 0xf045bf98 │ │ │ │ ldmvs fp, {r0, r8, sl} │ │ │ │ ldmdavs ip, {r0, r1, r3, r5, r7, r8, ip, sp, pc} │ │ │ │ mvnsle r4, ip, lsl #5 │ │ │ │ @ instruction: 0xf014685c │ │ │ │ @ instruction: 0xd1230010 │ │ │ │ ldrble r0, [r4, #1700]! @ 0x6a4 │ │ │ │ - movsvs pc, #76, 4 @ 0xc0000004 │ │ │ │ + movwvs pc, #588 @ 0x24c @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrvs pc, ip, r5, asr #4 │ │ │ │ + bicspl pc, ip, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf163124f │ │ │ │ cmpplt sp, sp, lsl #28 @ p-variant is OBSOLETE │ │ │ │ vst2.8 {d22-d23}, [pc :64], r0 │ │ │ │ @ instruction: 0xf6cf417c │ │ │ │ vand , q8, │ │ │ │ @@ -203435,76 +203387,76 @@ │ │ │ │ vshl.s8 q9, , #0 │ │ │ │ vrshl.s8 , , q10 │ │ │ │ vsubw.s8 q10, q1, d25 │ │ │ │ @ instruction: 0xf6474323 │ │ │ │ @ instruction: 0xf6c912b1 │ │ │ │ @ instruction: 0xf64a6237 │ │ │ │ @ instruction: 0xf2cc6e3d │ │ │ │ - blx 0x2229ae │ │ │ │ + blx 0x2228ee │ │ │ │ @ instruction: 0xf6473300 │ │ │ │ @ instruction: 0xf6c25cbb │ │ │ │ vfma.f32 d17, d4, d11 │ │ │ │ vmvn.i32 , #8 @ 0x00000008 │ │ │ │ - blx 0x45714e │ │ │ │ - b 0x14d4f1c │ │ │ │ - blx 0x467ece │ │ │ │ - blx 0x49532a │ │ │ │ + blx 0x45708e │ │ │ │ + b 0x14d4e5c │ │ │ │ + blx 0x467e0e │ │ │ │ + blx 0x49526a │ │ │ │ strbtmi ip, [r9], -r7, lsl #24 │ │ │ │ @ instruction: 0xf404fb0e │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ vldmiavc r3!, {d30-} │ │ │ │ msrcc CPSR_fsxc, #81788928 @ 0x4e00000 │ │ │ │ bicsvc pc, r4, #536870924 @ 0x2000000c │ │ │ │ - b 0x14a81f0 │ │ │ │ - blx 0x1a6316 │ │ │ │ - b 0x14b8f58 │ │ │ │ - blx 0x1a530e │ │ │ │ - b 0x14bd350 │ │ │ │ - blx 0x1a571a │ │ │ │ - b 0x14a775c │ │ │ │ - blx 0x1a3b06 │ │ │ │ + b 0x14a8130 │ │ │ │ + blx 0x1a6256 │ │ │ │ + b 0x14b8e98 │ │ │ │ + blx 0x1a524e │ │ │ │ + b 0x14bd290 │ │ │ │ + blx 0x1a565a │ │ │ │ + b 0x14a769c │ │ │ │ + blx 0x1a3a46 │ │ │ │ @ instruction: 0xf646f202 │ │ │ │ - vsubw.s8 , q8, d25 │ │ │ │ - b 0xfe157b7c │ │ │ │ - blx 0x223a96 │ │ │ │ - b 0xfe193758 │ │ │ │ - blx 0x46389e │ │ │ │ - b 0xfe193760 │ │ │ │ + vqdmlal.s q11, d16, d1[6] │ │ │ │ + b 0xfe157abc │ │ │ │ + blx 0x2239d6 │ │ │ │ + b 0xfe193698 │ │ │ │ + blx 0x4637de │ │ │ │ + b 0xfe1936a0 │ │ │ │ @ instruction: 0xf0804212 │ │ │ │ - blmi 0x596a5c │ │ │ │ - blls 0x330fcc │ │ │ │ + blmi 0x59699c │ │ │ │ + blls 0x330f0c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle fp, r0, lsl #6 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ cmnpcs r7, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ mvnpl pc, #200, 4 @ 0x8000000c │ │ │ │ @ instruction: 0xf605fb03 │ │ │ │ @ instruction: 0x13b1f647 │ │ │ │ teqpvs r7, #210763776 @ p-variant is OBSOLETE @ 0xc900000 │ │ │ │ - b 0x14a4798 │ │ │ │ - blx 0x1a8b72 │ │ │ │ - b 0x14d47b4 │ │ │ │ + b 0x14a46d8 │ │ │ │ + blx 0x1a8ab2 │ │ │ │ + b 0x14d46f4 │ │ │ │ @ instruction: 0xe7905636 │ │ │ │ ldrb r2, [ip, r0] │ │ │ │ cdp2 1, 7, cr15, cr4, cr15, {6} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ orrseq r6, fp, #1097728 @ 0x10c000 │ │ │ │ stmdavs r2, {r1, r3, sl, ip, lr, pc} │ │ │ │ addsmi r6, sl, #720896 @ 0xb0000 │ │ │ │ andcs sp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blvs 0xfe1714f8 │ │ │ │ + blvs 0xfe171438 │ │ │ │ @ instruction: 0xd1f44293 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2e1d8 │ │ │ │ + bl 0xfec2e118 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r4, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmvs r5, {r1, r3, r6, r7, fp, sp, lr} │ │ │ │ addsmi r6, r4, #9306112 @ 0x8e0000 │ │ │ │ adcsmi fp, r5, #8, 30 │ │ │ │ andcs sp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -203512,114 +203464,114 @@ │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmibvs sl, {r2, r8, fp, sp, lr} │ │ │ │ @ instruction: 0xd1f44294 │ │ │ │ stmibvs ip, {r1, r6, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xd1f04294 │ │ │ │ @ instruction: 0xf44f6c04 │ │ │ │ @ instruction: 0xf6cf4c70 │ │ │ │ - blvs 0xff176414 │ │ │ │ + blvs 0xff176354 │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ vhadd.u32 d18, d15, d0 │ │ │ │ addsmi r0, r0, #738197504 @ 0x2c000000 │ │ │ │ addsmi fp, ip, #8, 30 │ │ │ │ andcs fp, r1, r8, lsl #30 │ │ │ │ stmdavs fp, {r5, r6, r7, ip, lr, pc} │ │ │ │ stmdbvs r8, {r9, sp} │ │ │ │ mvnsvc pc, r3, lsl #12 │ │ │ │ tsteq ip, r1, lsl #20 │ │ │ │ - blx 0xff213052 │ │ │ │ - blx 0xfecdd8c4 │ │ │ │ + blx 0xff212f92 │ │ │ │ + blx 0xfecdd804 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x192518 │ │ │ │ + blhi 0x192458 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [lr], -r7, lsl #1 │ │ │ │ strmi r2, [r7], -r0, lsl #2 │ │ │ │ @ instruction: 0xf0804615 │ │ │ │ hvclt 3973 @ 0xf85 │ │ │ │ ldrvs pc, [r0], #590 @ 0x24e │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ ldreq r6, [r9], r3, lsr #16 │ │ │ │ ldrbeq sp, [sl, #1062] @ 0x426 │ │ │ │ andlt sp, r7, ip, lsl #8 │ │ │ │ - blhi 0x192388 │ │ │ │ + blhi 0x1922c8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xffb2f07f │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ stmdavs r3!, {r0, r2, r3, r5, r6, r7, ip, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ andcc pc, r0, #50331648 @ 0x3000000 │ │ │ │ svclt 0x0048029b │ │ │ │ andcs pc, r0, #1107296256 @ 0x42000000 │ │ │ │ - @ instruction: 0xf89cf73b │ │ │ │ + @ instruction: 0xf8fcf73b │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ - blhi 0x1923c4 │ │ │ │ + blhi 0x192304 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x009ef07f │ │ │ │ - blhi 0x192730 │ │ │ │ + blhi 0x192670 │ │ │ │ @ instruction: 0xf8d62100 │ │ │ │ ldrtmi r8, [r8], -r4, asr #5 │ │ │ │ @ instruction: 0x901cf8d5 │ │ │ │ - blge 0x211840 │ │ │ │ - blx 0xff114de4 │ │ │ │ + blge 0x211780 │ │ │ │ + blx 0x914d26 │ │ │ │ stmib sp, {r1, r3, r6, r9, sl, lr}^ │ │ │ │ strbmi fp, [r1], -r4 │ │ │ │ andge pc, ip, sp, asr #17 │ │ │ │ vabd.s8 d25, d5, d2 │ │ │ │ - vaddl.s8 q11, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ stc 0, cr0, [sp, #184] @ 0xb8 │ │ │ │ @ instruction: 0xf07f8b00 │ │ │ │ stmdavs r3!, {r0, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7bb │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e31c │ │ │ │ + bl 0xfec2e25c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x81b0e4 │ │ │ │ + blmi 0x81b024 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ smlawble r0, r3, r2, r4 │ │ │ │ tstcs r0, r9, lsl fp │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf01050d1 │ │ │ │ stmdblt r8!, {r0, r2, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf888f08a │ │ │ │ andlt fp, r3, r0, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x2152d6 │ │ │ │ - blx 0x1d931a4 │ │ │ │ + blx 0x215216 │ │ │ │ + blx 0x1d930e4 │ │ │ │ @ instruction: 0xf878f08a │ │ │ │ rscle r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf08aeb04 │ │ │ │ vadd.i8 d27, d21, d5 │ │ │ │ - @ instruction: 0xf2c06cfc │ │ │ │ + vqdmulh.s d22, d0, d0[3] │ │ │ │ @ instruction: 0xf2450c2e │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ - blmi 0x257640 │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ + blmi 0x257580 │ │ │ │ andvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8cd2000 │ │ │ │ @ instruction: 0xf163c000 │ │ │ │ svclt 0x0000fc4f │ │ │ │ - addeq r8, r3, r6, ror sl │ │ │ │ - umulleq r8, r3, r4, fp │ │ │ │ - ldrsbteq ip, [r3], -r8 │ │ │ │ + addeq r8, r3, r6, lsr fp │ │ │ │ + addeq r8, r3, r4, asr ip │ │ │ │ + eorseq ip, r3, r8, lsr #12 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrvs pc, [r0, lr, asr #4] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ addlt r4, r8, sp, ror #22 │ │ │ │ @@ -203679,133 +203631,133 @@ │ │ │ │ svcvs 0x00db4628 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xff60f07f │ │ │ │ sbcle r2, fp, r0, lsl #16 │ │ │ │ @ instruction: 0x462069f7 │ │ │ │ @ instruction: 0xf73d2100 │ │ │ │ - @ instruction: 0x4622f9df │ │ │ │ + @ instruction: 0x4622fa3f │ │ │ │ ldrtmi r4, [r9], -r3, lsl #12 │ │ │ │ - rsbvc pc, r8, r5, asr #4 │ │ │ │ + adcsvs pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcr2 0, 7, pc, cr6, cr15, {3} @ │ │ │ │ ldmdbvs r3!, {r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blcs 0xf3118 │ │ │ │ + blcs 0xf3058 │ │ │ │ ldmdavs r1!, {r2, r6, ip, lr, pc} │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ @ instruction: 0xf8d5e7b1 │ │ │ │ movwcc r3, #4820 @ 0x12d4 │ │ │ │ movwcs sp, #8628 @ 0x21b4 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ @ instruction: 0xf8c54628 │ │ │ │ @ instruction: 0xf76432d4 │ │ │ │ - sha1c.32 , q15, │ │ │ │ + vadd.f32 , q7, │ │ │ │ vqdmlal.s q9, d16, d0[5] │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ addsle r2, r3, r0, lsl #22 │ │ │ │ ldreq r6, [r9], #-2107 @ 0xfffff7c5 │ │ │ │ vqrshl.s8 d29, d0, d30 │ │ │ │ vrsra.s64 q10, q14, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0x2100b1bb │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1c11104 │ │ │ │ @ instruction: 0xf076fe47 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r6, [r1], -r0, lsl #8 │ │ │ │ - bls 0x17df3c │ │ │ │ - andsvc pc, r0, r5, asr #4 │ │ │ │ + bls 0x17de7c │ │ │ │ + rsbvs pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcr2 0, 5, pc, cr12, cr15, {3} @ │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ @ instruction: 0x4622e772 │ │ │ │ vmin.s8 d20, d5, d17 │ │ │ │ - vmvn.i32 d23, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q11, d16, d12 │ │ │ │ @ instruction: 0xf07f002e │ │ │ │ @ instruction: 0xf8d8fea1 │ │ │ │ strb r4, [r7, -r0]! │ │ │ │ ldc2 1, cr15, [ip], {207} @ 0xcf │ │ │ │ - orrvs pc, ip, r5, asr #4 │ │ │ │ + bicspl pc, ip, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subsvc pc, ip, r5, asr #4 │ │ │ │ + adcvs pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ @ instruction: 0xf19a72f0 │ │ │ │ svclt 0x0000fcb1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq ip, [r3], -r4 │ │ │ │ + eorseq ip, r3, r4, asr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x19283c │ │ │ │ + blhi 0x19277c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addslt r4, r1, r0, asr #23 │ │ │ │ sbcsmi pc, r4, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ stccs 3, cr0, [r0], {-0} │ │ │ │ @ instruction: 0xf5b4db2c │ │ │ │ - ble 0x6671ac │ │ │ │ + ble 0x6670ec │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ sbcscc pc, r4, #12910592 @ 0xc50000 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bicshi pc, ip, r0, asr #32 │ │ │ │ andslt r4, r1, r0, lsr #12 │ │ │ │ - blhi 0x1926c0 │ │ │ │ + blhi 0x192600 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ movwcs r8, #12272 @ 0x2ff0 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ @ instruction: 0xd1e3429c │ │ │ │ addcc pc, ip, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf8d26e2a │ │ │ │ - blcs 0xdb680 │ │ │ │ + blcs 0xdb5c0 │ │ │ │ @ instruction: 0x81b7f000 │ │ │ │ - blcs 0xf1a24 │ │ │ │ + blcs 0xf1964 │ │ │ │ @ instruction: 0x4628d0d8 │ │ │ │ bfi r4, r8, #15, #7 │ │ │ │ - blhi 0xfe992a80 │ │ │ │ - orrvs pc, ip, #1342177284 @ 0x50000004 │ │ │ │ + blhi 0xfe9929c0 │ │ │ │ + bicspl pc, ip, #1342177284 @ 0x50000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ - bpl 0x314828 │ │ │ │ + bpl 0x314768 │ │ │ │ @ instruction: 0xf10a461f │ │ │ │ movwls r0, #18960 @ 0x4a10 │ │ │ │ ldrdcc pc, [r4], r5 │ │ │ │ andle r1, r1, sl, asr ip │ │ │ │ ldrle r0, [r3], #-990 @ 0xfffffc22 │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ vsubl.u q1, d15, d0 │ │ │ │ @ instruction: 0xf8a38f5b │ │ │ │ vsubl.u q1, d15, d10 │ │ │ │ @ instruction: 0xf8d58f5b │ │ │ │ - blcs 0xe3660 │ │ │ │ + blcs 0xe35a0 │ │ │ │ cmpphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x307ff895 │ │ │ │ - blcs 0x103fb8 │ │ │ │ + blcs 0x103ef8 │ │ │ │ msrhi SPSR_, r0, asr #32 │ │ │ │ - bge 0x30206c │ │ │ │ + bge 0x301fac │ │ │ │ ldrbmi sl, [r0], -r5, lsl #18 │ │ │ │ stc 4, cr2, [sp] │ │ │ │ stmib sp, {r3, r8, r9, fp, pc}^ │ │ │ │ @ instruction: 0xf7784405 │ │ │ │ - @ instruction: 0xf8d5f98b │ │ │ │ + @ instruction: 0xf8d5f9eb │ │ │ │ movwls r3, #28804 @ 0x7084 │ │ │ │ svclt 0x001c3301 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ addcc pc, r4, r5, asr #17 │ │ │ │ rschi pc, pc, r0 │ │ │ │ rsbscc pc, ip, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - b 0xfe2f7858 │ │ │ │ + b 0xfe2f7798 │ │ │ │ @ instruction: 0xf8d53618 │ │ │ │ ldmib sp, {r2, r5, r6, r9, ip, sp, pc}^ │ │ │ │ vsubw.u8 q9, q3, d8 │ │ │ │ strcc r0, [r1], -fp, lsl #12 │ │ │ │ stmdbgt r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ biceq lr, r6, fp, lsl #22 │ │ │ │ eorsmi pc, r6, fp, asr r8 @ │ │ │ │ @@ -203834,49 +203786,49 @@ │ │ │ │ tstcs r0, r6, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ cmple r6, r0, lsl #22 │ │ │ │ ldrbeq r6, [fp], #-2403 @ 0xfffff69d │ │ │ │ @ instruction: 0xf108d469 │ │ │ │ vrsra.u32 d0, d12, #1 │ │ │ │ - bl 0x2bb28c │ │ │ │ + bl 0x2bb1cc │ │ │ │ ldmda r3, {r0, r1, r7, r8, r9}^ │ │ │ │ @ instruction: 0xf1b99f00 │ │ │ │ tstle r3, r0, lsl #30 │ │ │ │ andmi lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf108d155 │ │ │ │ @ instruction: 0xf646012c │ │ │ │ vsubw.s8 , q0, d12 │ │ │ │ ldmibvs sl!, {r0, r2, r4, r7, r8, r9, sp}^ │ │ │ │ - bleq 0xfe31216c │ │ │ │ + bleq 0xfe3120ac │ │ │ │ andsne pc, r1, r7, lsr r8 @ │ │ │ │ strmi r6, [sl], #-2072 @ 0xfffff7e8 │ │ │ │ @ instruction: 0xf8cb69e3 │ │ │ │ @ instruction: 0x4641305c │ │ │ │ ldrtmi r1, [r8], #-2579 @ 0xfffff5ed │ │ │ │ @ instruction: 0xf9e8f047 │ │ │ │ - b 0x12b2ef4 │ │ │ │ + b 0x12b2e34 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ strbtvs r2, [r3], -r8, rrx │ │ │ │ svchi 0x005bf3bf │ │ │ │ andls pc, r0, r6, asr #17 │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x0698681b │ │ │ │ sbchi pc, ip, r0, lsl #2 │ │ │ │ tstpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - bllt 0xfe7b1604 │ │ │ │ + bllt 0xfe7b1544 │ │ │ │ strtmi sl, [r1], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - blls 0x216da8 │ │ │ │ - blcs 0x1a8dc4 │ │ │ │ + blls 0x216ce8 │ │ │ │ + blcs 0x1a8d04 │ │ │ │ svcge 0x0038f47f │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ andcc pc, r8, #13828096 @ 0xd30000 │ │ │ │ vqdmlsl.s q1, d0, d0 │ │ │ │ @ instruction: 0x270080f2 │ │ │ │ ldmdavs r3!, {r1, r2, r3, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @@ -203893,39 +203845,39 @@ │ │ │ │ svchi 0x005bf3bf │ │ │ │ vqadd.s8 d22, d14, d19 │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcle r2, fp, r0, lsl #22 │ │ │ │ mvncs pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf9678 │ │ │ │ + blcs 0xf95b8 │ │ │ │ vhadd.s8 , q15, q2 │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [sp, #1049]! @ 0x419 │ │ │ │ mvnsmi pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavc fp, {r0, r2, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ swpcs r8, r1, [r0] │ │ │ │ stmib sp, {r1, r3, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r3, r8, ip}^ │ │ │ │ @ instruction: 0xf1c1110c │ │ │ │ @ instruction: 0xf076fcb7 │ │ │ │ - blls 0x415780 │ │ │ │ - bls 0x368e4c │ │ │ │ + blls 0x4156c0 │ │ │ │ + bls 0x368d8c │ │ │ │ strmi lr, [r0], -sp, asr #19 │ │ │ │ - rscvc pc, r0, r5, asr #4 │ │ │ │ + eorsvc pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip, #-508] @ 0xfffffe04 │ │ │ │ @ instruction: 0x4628e79e │ │ │ │ - blx 0x3153f2 │ │ │ │ + blx 0x1b15332 │ │ │ │ rsbscc pc, ip, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ - blcs 0xfb688 │ │ │ │ + blcs 0xfb5c8 │ │ │ │ svcge 0x000df43f │ │ │ │ strbmi sl, [r1], -r7, lsl #20 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0005f43f │ │ │ │ sbcsmi pc, r4, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf6bf2c00 │ │ │ │ @@ -203936,15 +203888,15 @@ │ │ │ │ ldmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ stmib sp, {r3, r8, r9, sp}^ │ │ │ │ stmdbls r5, {r8, fp, lr} │ │ │ │ @ instruction: 0xf0014628 │ │ │ │ @ instruction: 0x4604f8f1 │ │ │ │ @ instruction: 0xffcaf00f │ │ │ │ @ instruction: 0xf8d59a05 │ │ │ │ - b 0xfe15c04c │ │ │ │ + b 0xfe15bf8c │ │ │ │ vorr.i32 d19, #45568 @ 0x0000b200 │ │ │ │ movwcc r0, #4875 @ 0x130b │ │ │ │ sbceq lr, r3, r1, lsl #22 │ │ │ │ @ instruction: 0xf8416042 │ │ │ │ smladx r8, r3, r0, r4 │ │ │ │ msrcc R10_usr, r0 │ │ │ │ @ instruction: 0xf0899803 │ │ │ │ @@ -203956,105 +203908,105 @@ │ │ │ │ orreq pc, r0, r3, lsl r0 @ │ │ │ │ ldrbeq sp, [r8, -r2, lsr #2] │ │ │ │ @ instruction: 0xf022bf42 │ │ │ │ @ instruction: 0xf8c50204 │ │ │ │ strmi r2, [pc], -r8, lsl #1 │ │ │ │ ldc2 0, cr15, [lr, #548]! @ 0x224 │ │ │ │ @ instruction: 0x307ff895 │ │ │ │ - blcs 0x104278 │ │ │ │ + blcs 0x1041b8 │ │ │ │ mcrge 4, 5, pc, cr0, cr15, {1} @ │ │ │ │ @ instruction: 0xf8852300 │ │ │ │ @ instruction: 0xf8d5307f │ │ │ │ stclne 2, cr4, [r3], #-848 @ 0xfffffcb0 │ │ │ │ vst4.32 {d29,d31,d33,d35}, [pc :256], r2 │ │ │ │ strb r3, [r3], -r0, lsl #9 │ │ │ │ @ instruction: 0x464269f9 │ │ │ │ vmla.i8 q11, , │ │ │ │ - vmla.i d23, d16, d0[0] │ │ │ │ + vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf07f002e │ │ │ │ str pc, [r9, -sp, lsr #25]! │ │ │ │ addeq pc, r0, #34 @ 0x22 │ │ │ │ vsubw.s8 q9, q0, d2 │ │ │ │ @ instruction: 0xf8c50301 │ │ │ │ @ instruction: 0xf8c52088 │ │ │ │ @ instruction: 0xf08932d4 │ │ │ │ @ instruction: 0xe797fd99 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ - andeq pc, r4, r5, asr #12 │ │ │ │ + subsvc pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8], {127} @ 0x7f │ │ │ │ @ instruction: 0xf8d5e71a │ │ │ │ - blcs 0xe4178 │ │ │ │ + blcs 0xe40b8 │ │ │ │ mcrge 4, 2, pc, cr4, cr15, {1} @ │ │ │ │ @ instruction: 0xf022695a │ │ │ │ cmpvs sl, r0, asr #5 │ │ │ │ - blcs 0xf1de4 │ │ │ │ + blcs 0xf1d24 │ │ │ │ @ instruction: 0xe63bd1f8 │ │ │ │ - blx 0xfe313ebc │ │ │ │ - ldc2l 7, cr15, [ip, #-224]! @ 0xffffff20 │ │ │ │ - orrvs pc, ip, r5, asr #4 │ │ │ │ + blx 0xfe313dfc │ │ │ │ + ldc2l 7, cr15, [ip, #224] @ 0xe0 │ │ │ │ + bicspl pc, ip, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addsvc pc, ip, r5, asr #4 │ │ │ │ + rscvs pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d8 │ │ │ │ @ instruction: 0xf19a227f │ │ │ │ vpmin.s8 d31, d21, d11 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ - @ instruction: 0xf645012e │ │ │ │ - vmov.i32 d16, #12 @ 0x0000000c │ │ │ │ - blmi 0x197868 │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ + vrhadd.s8 d16, d5, d30 │ │ │ │ + vmla.i d23, d0, d0[7] │ │ │ │ + blmi 0x1977a8 │ │ │ │ addscc pc, r9, #64, 4 │ │ │ │ - blx 0xfe493e20 │ │ │ │ - eorseq ip, r3, r0, lsl #14 │ │ │ │ - eorseq ip, r3, ip, lsl #14 │ │ │ │ + blx 0xfe493d60 │ │ │ │ + eorseq ip, r3, r0, asr r6 │ │ │ │ + eorseq ip, r3, ip, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e9c8 │ │ │ │ + bl 0xfec2e908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andls r2, r1, r0, lsl #2 │ │ │ │ @ instruction: 0xf19d30a8 │ │ │ │ ldmdblt r8, {r0, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff9801 │ │ │ │ andlt pc, r3, sp, asr #27 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21596a │ │ │ │ + blx 0x2158aa │ │ │ │ @ instruction: 0xf7ff9801 │ │ │ │ strb pc, [pc, sp, lsl #25]! @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf5a04b4b │ │ │ │ addlt r5, sl, r0, lsl #8 │ │ │ │ strvc pc, [r4, #-1444] @ 0xfffffa5c │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ - blvc 0x11d2ea4 │ │ │ │ + blvc 0x11d2de4 │ │ │ │ strpl pc, [r8, -r0, lsr #11] │ │ │ │ stmdbge r3, {r9, sp} │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ andcs r3, r1, #16, 30 @ 0x40 │ │ │ │ andcs pc, ip, #8585216 @ 0x830000 │ │ │ │ - bge 0x282450 │ │ │ │ - blvc 0x292e78 │ │ │ │ - @ instruction: 0xff9af777 │ │ │ │ + bge 0x282390 │ │ │ │ + blvc 0x292db8 │ │ │ │ + @ instruction: 0xfffaf777 │ │ │ │ @ instruction: 0xf7644638 │ │ │ │ - @ instruction: 0xf8d5fa11 │ │ │ │ + @ instruction: 0xf8d5fa71 │ │ │ │ mcrls 2, 0, r3, cr3, cr12, {3} │ │ │ │ - blcs 0xfb86c │ │ │ │ + blcs 0xfb7ac │ │ │ │ ldmib sp, {r0, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ strmi r2, [r6], r6, lsl #6 │ │ │ │ @ instruction: 0xc010f8dd │ │ │ │ ldrcc lr, [r6, #-2694] @ 0xfffff57a │ │ │ │ ldrsbhi pc, [r4], #-132 @ 0xffffff7c @ │ │ │ │ streq pc, [fp, #-965] @ 0xfffffc3b │ │ │ │ - bl 0x2e4c78 │ │ │ │ + bl 0x2e4bb8 │ │ │ │ @ instruction: 0xf85801c5 │ │ │ │ cmnlt r4, #53 @ 0x35 │ │ │ │ addmi r6, lr, #4784128 @ 0x490000 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r8, ip, lr, pc}^ │ │ │ │ addsmi r0, r9, #-2147483648 @ 0x80000000 │ │ │ │ addsmi fp, r0, #8, 30 │ │ │ │ stmdbvs r1!, {r0, r2, r5, r8, ip, lr, pc} │ │ │ │ @@ -204062,42 +204014,42 @@ │ │ │ │ strmi r6, [lr, #2401] @ 0x961 │ │ │ │ stmdbvs r3!, {r0, r1, r2, r3, r4, r8, ip, lr, pc}^ │ │ │ │ ldrle r0, [r7, #-923] @ 0xfffffc65 │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf413681b │ │ │ │ @ instruction: 0xd1227f90 │ │ │ │ - blmi 0x972034 │ │ │ │ - blls 0x331920 │ │ │ │ + blmi 0x971f74 │ │ │ │ + blls 0x331860 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r4, r0, lsl #6 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ addsmi r6, lr, #2293760 @ 0x230000 │ │ │ │ @ instruction: 0xf738d0e4 │ │ │ │ - @ instruction: 0x4631fcd1 │ │ │ │ + @ instruction: 0x4631fd31 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ffce00 │ │ │ │ @ instruction: 0x4604fabd │ │ │ │ - bl 0x303e4c │ │ │ │ + bl 0x303d8c │ │ │ │ subsvs r0, lr, r5, asr #7 │ │ │ │ eorseq pc, r5, r8, asr #16 │ │ │ │ stmdals r3, {r0, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ - blx 0xfec158fe │ │ │ │ + blx 0xfec1583e │ │ │ │ @ instruction: 0xf646e7d6 │ │ │ │ vrsra.s64 d23, d8, #64 │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - bge 0x251854 │ │ │ │ + bge 0x251794 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - blx 0x1595914 │ │ │ │ + blx 0x1595854 │ │ │ │ @ instruction: 0x4638b110 │ │ │ │ - @ instruction: 0xf9ccf764 │ │ │ │ + blx 0xc155f0 │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ @ instruction: 0xce04e9dd │ │ │ │ @ instruction: 0xf1cfe79c │ │ │ │ svclt 0x0000f9b1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @@ -204112,31 +204064,31 @@ │ │ │ │ smlabtne r5, sp, r9, lr │ │ │ │ smlabbls r7, ip, fp, r4 │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mrc2 1, 0, pc, cr8, cr13, {4} │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ strmi r8, [r4], -sl, lsl #1 │ │ │ │ - stc2 7, cr15, [lr], {59} @ 0x3b │ │ │ │ + stc2l 7, cr15, [lr], #236 @ 0xec │ │ │ │ vnmls.f64 d4, d29, d6 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addsmi r9, r3, #12288 @ 0x3000 │ │ │ │ addshi pc, lr, r0, asr #32 │ │ │ │ @ instruction: 0xf8929a03 │ │ │ │ - blcs 0xe3b5c │ │ │ │ + blcs 0xe3a9c │ │ │ │ rschi pc, fp, r0, asr #32 │ │ │ │ @ instruction: 0xf5024614 │ │ │ │ - blge 0x26b9c8 │ │ │ │ + blge 0x26b908 │ │ │ │ tstcs r1, r8, lsl #20 │ │ │ │ @ instruction: 0xf8843010 │ │ │ │ stmdbge r5, {r4, r5, r6, ip} │ │ │ │ - mcr2 7, 7, pc, cr2, cr7, {3} @ │ │ │ │ + @ instruction: 0xff42f777 │ │ │ │ @ instruction: 0xf7644620 │ │ │ │ - @ instruction: 0x9e05f959 │ │ │ │ + @ instruction: 0x9e05f9b9 │ │ │ │ rsbhi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ strmi pc, [r0, #-1056] @ 0xfffffbe0 │ │ │ │ strbvs pc, [r0, #1093] @ 0x445 @ │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ ldrcc lr, [r6, -r6, lsl #21] │ │ │ │ streq pc, [r1, #-69] @ 0xffffffbb │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ @@ -204158,56 +204110,56 @@ │ │ │ │ adcshi pc, ip, r0, asr #32 │ │ │ │ vnmlsvs.f64 d9, d11, d3 │ │ │ │ ldrdcc pc, [r4], r3 @ │ │ │ │ tstlt fp, fp, lsl r9 │ │ │ │ ldrmi r9, [r8, r3, lsl #16] │ │ │ │ tstpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf1aa4 │ │ │ │ + blcs 0xf19e4 │ │ │ │ @ instruction: 0x4621d159 │ │ │ │ - bge 0x2bea4c │ │ │ │ + bge 0x2be98c │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vmulvs.f64 d15, d19, d31 │ │ │ │ ldrdcc pc, [r4], r3 @ │ │ │ │ tstlt fp, fp, asr r9 │ │ │ │ ldrmi r9, [r8, r3, lsl #16] │ │ │ │ @ instruction: 0xf8d39b03 │ │ │ │ stmdacs r0, {r7} │ │ │ │ - bls 0x1cbc54 │ │ │ │ + bls 0x1cbb94 │ │ │ │ @ instruction: 0xf8822300 │ │ │ │ @ instruction: 0xf73b3070 │ │ │ │ - blmi 0x13d6d98 │ │ │ │ - blls 0x4b1ad8 │ │ │ │ + blmi 0x13d6e58 │ │ │ │ + blls 0x4b1a18 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdals r3, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - blx 0x1115a92 │ │ │ │ + blx 0x11159d2 │ │ │ │ stmdals r3, {r1, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmib sp, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ffc500 │ │ │ │ @ instruction: 0x4604f9df │ │ │ │ - bl 0x303f48 │ │ │ │ + bl 0x303e88 │ │ │ │ rscsvs r0, lr, r7, asr #15 │ │ │ │ eorseq pc, r9, r8, asr #16 │ │ │ │ @ instruction: 0xf00fe7ad │ │ │ │ stmdals r6, {r0, r1, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmib sp, {ip, pc}^ │ │ │ │ strls r2, [r1, #-776] @ 0xfffffcf8 │ │ │ │ stmdals r3, {r0, r2, r8, fp, ip, pc} │ │ │ │ cdp2 0, 14, cr15, cr4, cr0, {0} │ │ │ │ @ instruction: 0xf00f4604 │ │ │ │ @ instruction: 0xe7a5fdbd │ │ │ │ - rscsvs pc, ip, #1342177284 @ 0x50000004 │ │ │ │ + subvs pc, ip, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - orrvs pc, ip, r5, asr #4 │ │ │ │ + bicspl pc, ip, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d30 │ │ │ │ @ instruction: 0xf162223d │ │ │ │ vmax.f32 d31, d30, d19 │ │ │ │ vqdmlal.s q9, d16, d0[6] │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @@ -204218,67 +204170,67 @@ │ │ │ │ vqrshl.s8 d29, d7, d30 │ │ │ │ vrsra.s64 q10, q14, #64 │ │ │ │ stcls 3, cr2, [r5, #-596] @ 0xfffffdac │ │ │ │ @ instruction: 0xb1ab781b │ │ │ │ stmdage sl, {r8, sp} │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ smlabtne ip, sp, r9, lr │ │ │ │ - blx 0x119422c │ │ │ │ + blx 0x119416c │ │ │ │ ldc2l 0, cr15, [sl, #468] @ 0x1d4 │ │ │ │ strmi r9, [r1], -ip, lsl #22 │ │ │ │ stmib sp, {r1, r3, r9, fp, ip, pc}^ │ │ │ │ vrshl.s8 d20, d0, d5 │ │ │ │ - vmla.i d23, d16, d0[4] │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf07f002e │ │ │ │ ldrb pc, [sl, -r7, lsr #21]! @ │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ - andeq pc, r4, r5, asr #12 │ │ │ │ + subsvc pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe893d50 │ │ │ │ + blx 0xfe893c90 │ │ │ │ @ instruction: 0xf1cfe771 │ │ │ │ - @ instruction: 0xf645f89b │ │ │ │ - vmls.i d16, d0, d0[0] │ │ │ │ + vtst.8 d31, d21, d11 │ │ │ │ + @ instruction: 0xf2c07490 │ │ │ │ vshl.s8 d16, d30, d5 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ - blmi 0x418024 │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ + blmi 0x417f64 │ │ │ │ andsvc pc, r9, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1629400 │ │ │ │ - @ instruction: 0xf645ff5f │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ + vrecps.f32 , , │ │ │ │ + vsubl.s8 , d16, d0 │ │ │ │ vhsub.s8 d16, d5, d30 │ │ │ │ - vaddw.s8 q11, q8, d12 │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - blmi 0x22940c │ │ │ │ + blmi 0x22934c │ │ │ │ eorscs pc, lr, #64, 4 │ │ │ │ @ instruction: 0xff50f162 │ │ │ │ - blx 0x1d9587a │ │ │ │ + blx 0xff5957ba │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r8, r3, sl, lsl r2 │ │ │ │ - eorseq ip, r3, r0, lsr #14 │ │ │ │ + ldrdeq r8, [r3], sl │ │ │ │ + eorseq ip, r3, r0, ror r6 │ │ │ │ movwvc pc, #50758 @ 0xc646 @ │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4684b430 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r8], #-256 @ 0xffffff00 │ │ │ │ eoreq pc, ip, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0x501cf8dc │ │ │ │ andscs pc, r2, ip, lsr r8 @ │ │ │ │ vstmiaeq r1, {d14-d19} │ │ │ │ @ instruction: 0xf8cc442a │ │ │ │ - bne 0xff5a7d40 │ │ │ │ + bne 0xff5a7c80 │ │ │ │ @ instruction: 0xf046bc30 │ │ │ │ svclt 0x0000beb1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2ede0 │ │ │ │ + bl 0xfec2ed20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xb5bba8 │ │ │ │ + blmi 0xb5bae8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1540 @ 0xfffff9fc │ │ │ │ sbcspl r6, r0, fp, lsl r8 │ │ │ │ - blx 0xfff93df2 │ │ │ │ + blx 0xfff93d32 │ │ │ │ mrrcne 8, 8, r6, sl, cr3 │ │ │ │ ldmdblt fp!, {r1, r7, sp, lr} │ │ │ │ bicmi pc, r0, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andvs r6, r3, fp, lsl r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf8d36e23 │ │ │ │ @@ -204286,41 +204238,41 @@ │ │ │ │ strtmi fp, [r0], -fp, lsl #2 │ │ │ │ @ instruction: 0x46204798 │ │ │ │ stc2l 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ strmi r6, [r5], -r3, lsr #28 │ │ │ │ ldrdcc pc, [r4], r3 @ │ │ │ │ tstlt fp, fp, asr r9 │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ - blx 0xff793e32 │ │ │ │ + blx 0xff793d72 │ │ │ │ mvnlt r6, r3, lsl #17 │ │ │ │ addvs r3, r3, r1, lsl #22 │ │ │ │ strtmi fp, [r8], -r3, asr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svchi 0x005bf3bf │ │ │ │ vaddl.u q3, d15, d3 │ │ │ │ stmdbvc r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - bcs 0x1047ac │ │ │ │ + bcs 0x1046ec │ │ │ │ smlattvc r3, sp, r0, sp │ │ │ │ andvs pc, ip, lr, asr #4 │ │ │ │ addscs pc, r5, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r2], #476 @ 0x1dc │ │ │ │ - @ instruction: 0xf645e7e5 │ │ │ │ - vmla.f d16, d0, d0[4] │ │ │ │ - @ instruction: 0xf645012e │ │ │ │ - vmvn.i32 q8, #8 @ 0x00000008 │ │ │ │ - blmi 0x197d40 │ │ │ │ + vabd.s8 q15, , │ │ │ │ + vsra.s64 d23, d16, #64 │ │ │ │ + vrhadd.s8 d16, d5, d30 │ │ │ │ + vmla.i d23, d16, d0[2] │ │ │ │ + blmi 0x197c80 │ │ │ │ @ instruction: 0xf19a2265 │ │ │ │ svclt 0x0000f823 │ │ │ │ - @ instruction: 0x00837fb2 │ │ │ │ - eorseq ip, r3, r8, lsr r7 │ │ │ │ + addeq r8, r3, r2, ror r0 │ │ │ │ + eorseq ip, r3, r8, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2eea0 │ │ │ │ + bl 0xfec2ede0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vmls.f d21, d0, d2[7] │ │ │ │ @ instruction: 0x46040595 │ │ │ │ stmdblt r3, {r0, r1, r3, r5, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ ldmdavs sl, {r2, r5, r7, ip, sp}^ │ │ │ │ @@ -204332,32 +204284,32 @@ │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf00b3264 │ │ │ │ andcs pc, r1, sp, asr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ - orrvs pc, ip, r5, asr #4 │ │ │ │ + bicspl pc, ip, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addseq pc, r4, r5, asr #12 │ │ │ │ + rscvc pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf1994234 │ │ │ │ svclt 0x0000ffe7 │ │ │ │ - eorseq ip, r3, r8, asr #14 │ │ │ │ + mlaseq r3, r8, r6, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ef14 │ │ │ │ + bl 0xfec2ee54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf8acf00b │ │ │ │ - mvnspl pc, ip, asr #4 │ │ │ │ + teqppl sp, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq r2, r0, r2, pc @ │ │ │ │ rsbeq pc, r4, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0xfea13f2c │ │ │ │ + bllt 0xfea13e6c │ │ │ │ orrseq r6, fp, #1097728 @ 0x10c000 │ │ │ │ stmdavs r2, {r1, r3, sl, ip, lr, pc} │ │ │ │ addsmi r6, sl, #720896 @ 0xb0000 │ │ │ │ andcs sp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -204371,22 +204323,22 @@ │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmdbvs fp, {r1, r8, fp, sp, lr} │ │ │ │ @ instruction: 0xd1f4429a │ │ │ │ stmdbvs fp, {r1, r6, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf4334053 │ │ │ │ mvnle r4, r0, lsl #5 │ │ │ │ strcc lr, [lr], #-2513 @ 0xfffff62f │ │ │ │ - blvs 0xff232ba4 │ │ │ │ + blvs 0xff232ae4 │ │ │ │ strhle r4, [r8, #35]! @ 0x23 │ │ │ │ @ instruction: 0xf44f6c00 │ │ │ │ @ instruction: 0xf6cf4e70 │ │ │ │ @ instruction: 0xf8d17eff │ │ │ │ vhadd.u32 q14, , q0 │ │ │ │ - b 0xd89d0 │ │ │ │ - b 0x3d81e0 │ │ │ │ + b 0xd8910 │ │ │ │ + b 0x3d8120 │ │ │ │ adcmi r0, sl, #3584 @ 0xe00 │ │ │ │ addsmi fp, r9, #8, 30 │ │ │ │ addsmi sp, r4, #16 │ │ │ │ strbmi fp, [r3, #-3848]! @ 0xfffff0f8 │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ strmi r2, [ip] │ │ │ │ andcs fp, r0, r4, lsl pc │ │ │ │ @@ -204397,15 +204349,15 @@ │ │ │ │ svclt 0x00084294 │ │ │ │ svclt 0x000c4563 │ │ │ │ andcs r2, r0, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2eff4 │ │ │ │ + bl 0xfec2ef34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff8 │ │ │ │ stc2 0, cr15, [lr], {15} │ │ │ │ cmnppl r8, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ adcmi r6, r3, #634880 @ 0x9b000 │ │ │ │ pop {r0, r1, ip, lr, pc} │ │ │ │ @@ -204422,36 +204374,36 @@ │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ mcr2 0, 7, pc, cr0, cr15, {3} @ │ │ │ │ stc2 0, cr15, [r4], #-60 @ 0xffffffc4 │ │ │ │ cmnppl r0, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmib r3, {r9, sp}^ │ │ │ │ @ instruction: 0xf0432200 │ │ │ │ - blmi 0x317a9c │ │ │ │ + blmi 0x3179dc │ │ │ │ svchi 0x005bf3bf │ │ │ │ svcne 0x0000e853 │ │ │ │ stmda r3, {r0, r8, ip, sp}^ │ │ │ │ - bcs 0xdc668 │ │ │ │ + bcs 0xdc5a8 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ pop {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xf00f4010 │ │ │ │ svclt 0x0000bbe9 │ │ │ │ addseq r4, r5, r0, lsr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f084 │ │ │ │ + bl 0xfec2efc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x4604311c │ │ │ │ - bl 0x10409c │ │ │ │ + bl 0x103fdc │ │ │ │ vsubw.u q0, , d1 │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf0422f00 │ │ │ │ stmda r3, {r0, r9}^ │ │ │ │ stmdacs r0, {sp} │ │ │ │ - bcs 0x14c688 │ │ │ │ + bcs 0x14c5c8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf022d936 │ │ │ │ @ instruction: 0xf04f0601 │ │ │ │ @ instruction: 0xf1060c01 │ │ │ │ vrsra.u32 q0, q0, #1 │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r3, {r8, r9, sl, fp}^ │ │ │ │ @@ -204462,70 +204414,70 @@ │ │ │ │ addsmi r3, sl, #33 @ 0x21 │ │ │ │ adcsmi sp, r4, #44, 2 │ │ │ │ cdpvs 0, 7, cr13, cr2, cr4, {2} │ │ │ │ msreq SPSR_s, r6, lsl #2 │ │ │ │ stceq 0, cr15, [r1], {2} │ │ │ │ movweq pc, #4130 @ 0x1022 @ │ │ │ │ stmdale r8, {r0, r9, fp, sp} │ │ │ │ - bl 0x1d000c │ │ │ │ + bl 0x1cff4c │ │ │ │ @ instruction: 0xf002018e │ │ │ │ @ instruction: 0xf0220c01 │ │ │ │ - bcs 0x118b08 │ │ │ │ + bcs 0x118a48 │ │ │ │ @ instruction: 0xf10cd93d │ │ │ │ addsmi r0, ip, #416 @ 0x1a0 │ │ │ │ strmi fp, [ip, #3848]! @ 0xf08 │ │ │ │ eorcs pc, lr, r3, asr r8 @ │ │ │ │ andvs sp, sl, pc, ror #3 │ │ │ │ vsubw.u q1, , d0 │ │ │ │ ldrvs r8, [r3, #-3931]! @ 0xfffff0a5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmdacs r0, {r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xe7c2d1fc │ │ │ │ svchi 0x005bf3bf │ │ │ │ - blcs 0x131400 │ │ │ │ + blcs 0x131340 │ │ │ │ ldmdbvs r3!, {r1, r8, ip, lr, pc}^ │ │ │ │ strbtle r0, [fp], #1115 @ 0x45b │ │ │ │ - sbceq pc, r4, #72351744 @ 0x4500000 │ │ │ │ + andseq pc, r4, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppvc ip, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ + @ instruction: 0x63acf24c │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x01acf645 │ │ │ │ + mvnsvc pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ subcc pc, r3, #64, 4 │ │ │ │ stc2l 1, cr15, [r4, #-392]! @ 0xfffffe78 │ │ │ │ movteq lr, #23300 @ 0x5b04 │ │ │ │ strtmi r6, [r9], -r2, ror #19 │ │ │ │ @ instruction: 0xf8b34620 │ │ │ │ ldrmi r3, [sl], #-84 @ 0xffffffac │ │ │ │ mrc2 7, 0, pc, cr2, cr15, {7} │ │ │ │ andcs lr, r0, pc, lsr #15 │ │ │ │ - cmppvc ip, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ + @ instruction: 0x63acf24c │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x01acf645 │ │ │ │ + mvnsvc pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ subsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1629000 │ │ │ │ svclt 0x0000fd4b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2f1a8 │ │ │ │ + bl 0xfec2f0e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ stmdbvs r7, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ ldrbeq pc, [r0], #-261 @ 0xfffffefb @ │ │ │ │ - blx 0x1b13ffa │ │ │ │ + blx 0x1b13f3a │ │ │ │ vsubw.u q1, , d1 │ │ │ │ ldmda r4, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r4, {r8, r9, sl, fp, sp}^ │ │ │ │ stmdbcs r0, {r8, ip, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bcs 0xfbd40 │ │ │ │ + bcs 0xfbc80 │ │ │ │ rschi pc, r4, r0, asr #32 │ │ │ │ vst2.16 {d22,d24}, [r3 :128], fp │ │ │ │ cmnvs fp, r0, lsl #7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0x03bb652a │ │ │ │ svclt 0x00446baa │ │ │ │ cdpvs 6, 15, cr15, cr3, cr0, {2} │ │ │ │ @@ -204546,102 +204498,102 @@ │ │ │ │ msrmi CPSR_xc, #536870924 @ 0x2000000c │ │ │ │ teqpvs sp, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x21b2f2cc │ │ │ │ @ instruction: 0x3c02fb00 │ │ │ │ @ instruction: 0x13b1f647 │ │ │ │ teqpvs r7, #210763776 @ p-variant is OBSOLETE @ 0xc900000 │ │ │ │ vqdmulh.s d15, d7, d1 │ │ │ │ - b 0x14b2304 │ │ │ │ - blx 0x1ab43e │ │ │ │ + b 0x14b2244 │ │ │ │ + blx 0x1ab37e │ │ │ │ @ instruction: 0xf647fc0c │ │ │ │ @ instruction: 0xf6c253bb │ │ │ │ - blx 0x11ccc6 │ │ │ │ + blx 0x11cc06 │ │ │ │ stmiavs pc!, {r0, r1, r2, r8, r9, ip, sp}^ @ │ │ │ │ mvnsvc lr, #3072 @ 0xc00 │ │ │ │ - stccc 6, cr15, [pc], #-312 @ 0xd7f2c │ │ │ │ + stccc 6, cr15, [pc], #-312 @ 0xd7e6c │ │ │ │ ldclvc 2, cr15, [r4], {194} @ 0xc2 │ │ │ │ - blx 0x12923a │ │ │ │ - b 0x14d5c8c │ │ │ │ - blx 0x3e5042 │ │ │ │ + blx 0x12917a │ │ │ │ + b 0x14d5bcc │ │ │ │ + blx 0x3e4f82 │ │ │ │ stmdbvs fp!, {r0, r1, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrbcc lr, [r7, pc, asr #20]! │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ movwcc pc, #31500 @ 0x7b0c @ │ │ │ │ mvnscc lr, #323584 @ 0x4f000 │ │ │ │ andcs pc, r3, #12, 22 @ 0x3000 │ │ │ │ rscscc lr, r2, #323584 @ 0x4f000 │ │ │ │ vqdmulh.s d15, d2, d12 │ │ │ │ sbcscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d0 │ │ │ │ rsbspl pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ subscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d1 │ │ │ │ - b 0xfe169954 │ │ │ │ + b 0xfe169894 │ │ │ │ @ instruction: 0xf07f4212 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ cdpcs 0, 0, cr13, cr0, cr9, {3} │ │ │ │ addhi pc, r7, r0, asr #32 │ │ │ │ @ instruction: 0xf413696b │ │ │ │ cmnle pc, r0, lsl #12 │ │ │ │ vadd.i8 d22, d0, d27 │ │ │ │ vaddw.s8 q8, q0, d8 │ │ │ │ - b 0xfe198718 │ │ │ │ + b 0xfe198658 │ │ │ │ vorr.i32 d19, #45824 @ 0x0000b300 │ │ │ │ stmdavs fp, {r0, r1, r3, r9} │ │ │ │ andcc fp, r1, #-1073741794 @ 0xc000001e │ │ │ │ ldrd r0, [r2], -r2 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf8d3b14b │ │ │ │ stmpl r8, {r2, r5, r6, r9, ip} │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ @ instruction: 0xf8d3508e │ │ │ │ - blcs 0xe4acc │ │ │ │ + blcs 0xe4a0c │ │ │ │ strdcs sp, [r0, -r5] │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ @ instruction: 0x2101febb │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ andcs pc, r1, #2928 @ 0xb70 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x0000e854 │ │ │ │ tstcs r0, r4, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ cmple lr, r0, lsl #22 │ │ │ │ @ instruction: 0xf0036e6b │ │ │ │ @ instruction: 0xf0230401 │ │ │ │ - blcs 0x119938 │ │ │ │ - bl 0x28e5c0 │ │ │ │ + blcs 0x119878 │ │ │ │ + bl 0x28e500 │ │ │ │ ldmibvs r2!, {r2, r6, r8, r9}^ │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhcc pc, [r4], #-131 @ 0xffffff7d @ │ │ │ │ @ instruction: 0xf7ff441a │ │ │ │ @ instruction: 0xf104fd2d │ │ │ │ vrsra.u32 d0, d12, #1 │ │ │ │ - bl 0x27bec0 │ │ │ │ + bl 0x27be00 │ │ │ │ ldmda r3, {r0, r1, r7, r8, r9}^ │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ stmda r3, {r0, r8}^ │ │ │ │ - bcs 0xdc964 │ │ │ │ + bcs 0xdc8a4 │ │ │ │ ldrcc sp, [sl], #-503 @ 0xfffffe09 │ │ │ │ svchi 0x005bf3bf │ │ │ │ eorcc pc, r4, r6, asr r8 @ │ │ │ │ streq pc, [r1], #-3 │ │ │ │ streq pc, [r1], -r3, lsr #32 │ │ │ │ ldmle ip, {r0, r8, r9, fp, sp}^ │ │ │ │ strbtvs r2, [fp], -r0, lsl #6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x771634 │ │ │ │ + bmi 0x771574 │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ andcs r6, r0, r3, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - bcs 0xf222c │ │ │ │ + bcs 0xf216c │ │ │ │ @ instruction: 0xe70ad1fc │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ mcrcs 8, 0, r6, cr0, cr14, {0} │ │ │ │ ldrtmi sp, [r0], -r3, lsr #1 │ │ │ │ @ instruction: 0xff4af000 │ │ │ │ rsbsvs pc, r4, #14024704 @ 0xd60000 │ │ │ │ @@ -204654,61 +204606,61 @@ │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0830195 │ │ │ │ stmdbvs fp!, {r0, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x3600f413 │ │ │ │ svcge 0x006ef43f │ │ │ │ svclt 0x0000e7dc │ │ │ │ addseq r4, r5, r4, lsr #11 │ │ │ │ - teqppl r1, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpmi r1, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ rsbspl pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0xf07f4200 │ │ │ │ svclt 0x0000bc2d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2f418 │ │ │ │ + bl 0xfec2f358 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vorr.i32 q10, #3072 @ 0x00000c00 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ strmi r4, [r4], -ip, lsl #22 │ │ │ │ vst2.8 {d22-d23}, [pc :64]! │ │ │ │ @ instruction: 0xf7634100 │ │ │ │ - msrlt SPSR_, r1, lsl #26 │ │ │ │ + msrlt SPSR_, r1, ror #26 │ │ │ │ ldrdcc pc, [r0], r4 │ │ │ │ strtmi fp, [sl], -fp, asr #18 │ │ │ │ @ instruction: 0xf6474620 │ │ │ │ - vmla.f d21, d16, d1[6] │ │ │ │ + vaddw.s8 , q0, d25 │ │ │ │ pop {r0, r2, r3, r8} │ │ │ │ @ instruction: 0xf73b4038 │ │ │ │ - @ instruction: 0x4629b993 │ │ │ │ + @ instruction: 0x4629b9f3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ - ldr r4, [pc, #56]! @ 0xd82a4 │ │ │ │ + ldr r4, [pc, #56]! @ 0xd81e4 │ │ │ │ addseq r4, r5, r0, lsr #11 │ │ │ │ mcrreq 11, 0, lr, r1, cr0 │ │ │ │ @ instruction: 0xf8bc69c2 │ │ │ │ ldrmi r3, [sl], #-84 @ 0xffffffac │ │ │ │ ldclt 7, cr15, [r2], {255} @ 0xff │ │ │ │ tstcc r1, r3, lsl #12 │ │ │ │ - blvs 0xfe18c690 │ │ │ │ + blvs 0xfe18c5d0 │ │ │ │ tstle r2, r1, lsl #4 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ smlabbcs r1, r6, r6, lr │ │ │ │ svclt 0x0000e684 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f4a0 │ │ │ │ + bl 0xfec2f3e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ - blmi 0x1b3ceb0 │ │ │ │ + blmi 0x1b3cdf0 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf9e8f00f │ │ │ │ @ instruction: 0xf9e6f00f │ │ │ │ ldmib r4, {r0, r5, r8, r9, fp, pc}^ │ │ │ │ cdpne 3, 4, cr0, cr2, cr14, {0} │ │ │ │ mvnscc pc, #-1073741808 @ 0xc0000010 │ │ │ │ @@ -204719,22 +204671,22 @@ │ │ │ │ @ instruction: 0xf0400302 │ │ │ │ ldmib r4, {r0, r2, r3, r5, r7, pc}^ │ │ │ │ stcvs 1, cr2, [r0], #-56 @ 0xffffffc8 │ │ │ │ andeq pc, fp, #-1140850687 @ 0xbc000001 │ │ │ │ andeq pc, fp, pc, ror #6 │ │ │ │ svclt 0x0008428b │ │ │ │ mulle r4, r0, r2 │ │ │ │ - blx 0xffa94306 │ │ │ │ + blx 0xffa94246 │ │ │ │ @ instruction: 0xf1000782 │ │ │ │ @ instruction: 0xf1048091 │ │ │ │ vrshl.s8 d16, d24, d4 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46280195 │ │ │ │ @ instruction: 0xffb4f082 │ │ │ │ - blvs 0xfe9328a0 │ │ │ │ + blvs 0xfe9327e0 │ │ │ │ svclt 0x00440393 │ │ │ │ cdpvs 6, 15, cr15, cr3, cr0, {2} │ │ │ │ cdpcs 2, 0, cr15, cr0, cr6, {6} │ │ │ │ stmdavs r3!, {r1, r4, sl, ip, lr, pc} │ │ │ │ rsbscs pc, r7, ip, asr #12 │ │ │ │ rscpl pc, fp, r8, asr #5 │ │ │ │ vseleq.f64 d15, d3, d0 │ │ │ │ @@ -204744,46 +204696,46 @@ │ │ │ │ vcvtmi.s16.f32 s29, s29, #-14 │ │ │ │ vseleq.f64 d15, d14, d3 │ │ │ │ vsubpl.f32 s28, s28, s30 │ │ │ │ rsbscs pc, r7, ip, asr #12 │ │ │ │ rscpl pc, fp, r8, asr #5 │ │ │ │ msrmi CPSR_fc, #68, 4 @ 0x40000004 │ │ │ │ msrmi CPSR_xc, #536870924 @ 0x2000000c │ │ │ │ - blx 0xf25fa │ │ │ │ + blx 0xf253a │ │ │ │ @ instruction: 0xf6473c01 │ │ │ │ @ instruction: 0xf6c913b1 │ │ │ │ @ instruction: 0xf64a6337 │ │ │ │ vsra.s8 d22, d29, #4 │ │ │ │ - b 0x14a0a3c │ │ │ │ - blx 0x12b76a │ │ │ │ - blx 0x1d4b86 │ │ │ │ + b 0x14a097c │ │ │ │ + blx 0x12b6aa │ │ │ │ + blx 0x1d4ac6 │ │ │ │ @ instruction: 0xf647fc0c │ │ │ │ @ instruction: 0xf6c253bb │ │ │ │ - blx 0x11cff6 │ │ │ │ + blx 0x11cf36 │ │ │ │ stmiavs r6!, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ mvnsvc lr, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf64e4473 │ │ │ │ vmull.p8 , d2, d31 │ │ │ │ - blx 0x137eee │ │ │ │ - b 0x14d73b8 │ │ │ │ - blx 0x465372 │ │ │ │ + blx 0x137e2e │ │ │ │ + b 0x14d72f8 │ │ │ │ + blx 0x4652b2 │ │ │ │ stmdbvs r3!, {r0, r1, sl, fp, lr, pc} │ │ │ │ vldmiacc ip!, {s29-s107} │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ movwcc pc, #51982 @ 0xcb0e @ │ │ │ │ mvnscc lr, #323584 @ 0x4f000 │ │ │ │ andcs pc, r3, #14336 @ 0x3800 │ │ │ │ - b 0x14a9d6c │ │ │ │ - blx 0x464f8e │ │ │ │ - b 0xfe194bd0 │ │ │ │ - blx 0xe4f16 │ │ │ │ + b 0x14a9cac │ │ │ │ + blx 0x464ece │ │ │ │ + b 0xfe194b10 │ │ │ │ + blx 0xe4e56 │ │ │ │ vhsub.s8 d31, d4, d2 │ │ │ │ vmvn.i32 , #8 @ 0x00000008 │ │ │ │ - b 0xfe15862c │ │ │ │ - blx 0x124d26 │ │ │ │ + b 0xfe15856c │ │ │ │ + blx 0x124c66 │ │ │ │ strtmi pc, [r1], -r2, lsl #4 │ │ │ │ andsmi lr, r2, #532480 @ 0x82000 │ │ │ │ stc2l 0, cr15, [r8], {127} @ 0x7f │ │ │ │ ldmdblt r3!, {r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -204794,96 +204746,96 @@ │ │ │ │ @ instruction: 0xf00fbd70 │ │ │ │ @ instruction: 0x4628f93f │ │ │ │ cmnppl r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf834f083 │ │ │ │ strb r9, [r5, r0, lsl #24]! │ │ │ │ ldc2 1, cr15, [r6], #-824 @ 0xfffffcc8 │ │ │ │ - @ instruction: 0x01acf645 │ │ │ │ + mvnsvc pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r4, r5, asr #12 │ │ │ │ + subeq pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbcs r4, pc, #8, 22 @ 0x2000 │ │ │ │ mcrr2 1, 9, pc, ip, cr9 @ │ │ │ │ - @ instruction: 0x01acf645 │ │ │ │ + mvnsvc pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscseq pc, r4, r5, asr #12 │ │ │ │ + subeq pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbcs r4, sl, #2048 @ 0x800 │ │ │ │ mcrr2 1, 9, pc, r0, cr9 @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, r4, ror r7 │ │ │ │ + eorseq ip, r3, r4, asr #13 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ strmi r2, [lr], -r0, lsl #14 │ │ │ │ @ instruction: 0xf90af00f │ │ │ │ rsbspl pc, r0, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ ldrtmi r4, [fp], -r2, asr #12 │ │ │ │ strvs lr, [r0, -sp, asr #19] │ │ │ │ - blx 0x414698 │ │ │ │ + blx 0x4145d8 │ │ │ │ strbmi fp, [r2], -r0, lsr #6 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1a06700 │ │ │ │ @ instruction: 0xf0830528 │ │ │ │ strmi pc, [r4], -r3, lsr #20 │ │ │ │ @ instruction: 0xf1a0b128 │ │ │ │ and r0, r2, r8, lsr #8 │ │ │ │ @ instruction: 0xf1a04625 │ │ │ │ strtmi r0, [r8], -r8, lsr #8 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ movwcs pc, #3445 @ 0xd75 @ │ │ │ │ @ instruction: 0xf1044642 │ │ │ │ cmplt ip, r8, lsr #32 │ │ │ │ strvs lr, [r0, -sp, asr #19] │ │ │ │ - blx 0x4946d4 │ │ │ │ + blx 0x494614 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ strb r4, [r3, #-496]! @ 0xfffffe10 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2f6f8 │ │ │ │ + bl 0xfec2f638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46010ff8 │ │ │ │ rsbsvs pc, pc, r0, lsr #8 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ tstcc r1, pc, ror #20 │ │ │ │ tstcc r1, pc, ror #20 │ │ │ │ @ instruction: 0xffa4f7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f72c │ │ │ │ + bl 0xfec2f66c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstcs r0, r4 │ │ │ │ - blmi 0xbbd158 │ │ │ │ + blmi 0xbbd098 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf50058d0 │ │ │ │ eorscc r4, r8, sp, lsr #1 │ │ │ │ @ instruction: 0xf828f19d │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ - blmi 0xa8ca1c │ │ │ │ + blmi 0xa8c95c │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf04958e8 │ │ │ │ - blmi 0x9d81d8 │ │ │ │ + blmi 0x9d8118 │ │ │ │ ldrbtmi r9, [fp], #-2052 @ 0xfffff7fc │ │ │ │ mcrls 8, 0, r6, cr5, cr11, {0} │ │ │ │ stmiapl sl!, {r1, r8, r9, sl, fp, ip, pc}^ │ │ │ │ movwpl pc, #34208 @ 0x85a0 @ │ │ │ │ @ instruction: 0x46393b10 │ │ │ │ @ instruction: 0x66d34618 │ │ │ │ vnmlsvs.f32 s18, s22, s24 │ │ │ │ @@ -204901,27 +204853,27 @@ │ │ │ │ @ instruction: 0xf04c5828 │ │ │ │ @ instruction: 0x4604fdd7 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - orrvc pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ + bicsvs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpne ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppeq ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorne pc, r8, r5, asr #12 │ │ │ │ + rsbseq pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x1d94c56 │ │ │ │ - addeq r7, r3, r4, lsl sl │ │ │ │ - strdeq r7, [r3], r8 │ │ │ │ - addeq r7, r3, sl, ror #19 │ │ │ │ - @ instruction: 0x008379bc │ │ │ │ - addeq r7, r3, r8, lsr #19 │ │ │ │ + blx 0x1d94b96 │ │ │ │ + ldrdeq r7, [r3], r4 │ │ │ │ + @ instruction: 0x00837ab8 │ │ │ │ + addeq r7, r3, sl, lsr #21 │ │ │ │ + addeq r7, r3, ip, ror sl │ │ │ │ + addeq r7, r3, r8, ror #20 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ ldmib r0, {r0, r1, r2, r3, r7, r9, sl, fp, ip}^ │ │ │ │ addlt r1, r3, r7, lsl #6 │ │ │ │ @ instruction: 0x801af8b0 │ │ │ │ vmlaeq.f64 d14, d3, d1 │ │ │ │ ldmdale r8!, {r0, r3, r4, r5, r7, r9, lr}^ │ │ │ │ andsvs r2, r3, r0, lsl #6 │ │ │ │ @@ -204936,47 +204888,47 @@ │ │ │ │ @ instruction: 0xf1020908 │ │ │ │ @ instruction: 0xf04f0510 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0x464236ff │ │ │ │ stmib sp, {r2, r3, r6, r9, sl, lr}^ │ │ │ │ andcs ip, r0, r0, lsl #2 │ │ │ │ strmi r4, [r2], r3, lsl #13 │ │ │ │ - blhi 0x1566d8 │ │ │ │ + blhi 0x156618 │ │ │ │ msreq CPSR_, r0, lsr #3 │ │ │ │ stceq 1, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ cmnpeq pc, #8 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0080f018 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ stc2 10, cr15, [ip], {35} @ 0x23 @ │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ vpmax.u8 d15, d0, d3 │ │ │ │ - beq 0x392f88 │ │ │ │ - bleq 0x3d2f94 │ │ │ │ + beq 0x392ec8 │ │ │ │ + bleq 0x3d2ed4 │ │ │ │ andeq pc, r7, r0, lsl #2 │ │ │ │ ldmdacs pc!, {r1, r2, r5, r6, r7, r8, ip, lr, pc} @ │ │ │ │ @ instruction: 0xf018dc15 │ │ │ │ andsle r0, r2, r0, asr #30 │ │ │ │ stmdaeq r0!, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ smlawteq r0, r0, r1, pc @ │ │ │ │ vpmax.u8 d15, d0, d6 │ │ │ │ @ instruction: 0xf808fa06 │ │ │ │ @ instruction: 0xf101fa26 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ - blx 0x2692e0 │ │ │ │ - b 0x11d46b8 │ │ │ │ - b 0x10daee4 │ │ │ │ + blx 0x269220 │ │ │ │ + b 0x11d45f8 │ │ │ │ + b 0x10dae24 │ │ │ │ @ instruction: 0xf8540b0b │ │ │ │ - bl 0x5a82e4 │ │ │ │ + bl 0x5a8224 │ │ │ │ eorvs r0, r3, fp, lsl #6 │ │ │ │ - bl 0x1372858 │ │ │ │ + bl 0x1372798 │ │ │ │ adcmi r0, ip, #201326592 @ 0xc000000 │ │ │ │ bicle r6, r0, r3, rrx │ │ │ │ ldmib sp, {sp}^ │ │ │ │ strmi ip, [r0], r0, lsl #2 │ │ │ │ - blmi 0x156758 │ │ │ │ + blmi 0x156698 │ │ │ │ cmnpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, r7, r3, lsl #1 │ │ │ │ stmdaeq r8, {r0, r1, r6, r9, fp, sp, lr, pc} │ │ │ │ ldrbtle r0, [r5], #1571 @ 0x623 │ │ │ │ stcle 8, cr2, [r5], {63} @ 0x3f │ │ │ │ svclt 0x00440663 │ │ │ │ @ instruction: 0xf000fa06 │ │ │ │ @@ -204985,22 +204937,22 @@ │ │ │ │ @ instruction: 0xf10cd30d │ │ │ │ strbmi r0, [r2, #-3073]! @ 0xfffff3ff │ │ │ │ @ instruction: 0xf04fd1a0 │ │ │ │ strdlt r3, [r3], -pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - bl 0xfe97c6e4 │ │ │ │ + bl 0xfe97c624 │ │ │ │ andlt r0, r3, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f940 │ │ │ │ + bl 0xfec2f880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ strmi r2, [ip], -r0, lsl #6 │ │ │ │ ldrmi r4, [r1], -r5, lsl #12 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ strbtmi r3, [sl], -r0, lsl #6 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -205021,24 +204973,24 @@ │ │ │ │ andlt sp, r9, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1cebd30 │ │ │ │ @ instruction: 0xf645fa71 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ - @ instruction: 0xf645012e │ │ │ │ - vmov.i32 d16, #12 @ 0x0000000c │ │ │ │ - blmi 0x198878 │ │ │ │ + vorr.i32 q8, #12 @ 0x0000000c │ │ │ │ + vrhadd.s8 d16, d5, d30 │ │ │ │ + vmla.i d23, d0, d0[7] │ │ │ │ + blmi 0x1987b8 │ │ │ │ @ instruction: 0xf19922d6 │ │ │ │ svclt 0x0000fa87 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - mlaseq r3, r0, r7, ip │ │ │ │ + eorseq ip, r3, r0, ror #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f9d8 │ │ │ │ + bl 0xfec2f918 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vsubw.s8 , q0, d12 │ │ │ │ @ instruction: 0x46062395 │ │ │ │ ldmdavs r8, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0431a08 │ │ │ │ stmdblt r8, {r0, r1, r3, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -205054,15 +205006,15 @@ │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ strtmi pc, [r0], -sp, lsl #31 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2fa38 │ │ │ │ + bl 0xfec2f978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vsubw.s8 , q0, d12 │ │ │ │ @ instruction: 0x460c2395 │ │ │ │ ldmdavs r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf0431a08 │ │ │ │ stmdblt r0, {r0, r1, r3, r4, r6, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -205079,40 +205031,40 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x193d50 │ │ │ │ + blhi 0x193c90 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0x460db09b │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ tstls r7, lr, lsl #6 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r5, r7, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f9319 │ │ │ │ @ instruction: 0xf5000300 │ │ │ │ tstcc r0, #8, 6 @ 0x20000000 │ │ │ │ ldrmi r9, [ip], -ip, lsl #6 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf00e3312 │ │ │ │ - bge 0x5d844c │ │ │ │ + bge 0x5d838c │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xff78f002 │ │ │ │ andls r9, fp, r7, lsr #22 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ vsra.u64 d24, d6, #61 │ │ │ │ - blcs 0xd9508 │ │ │ │ + blcs 0xd9448 │ │ │ │ @ instruction: 0xf44fbf08 │ │ │ │ tstls r2, #0, 6 │ │ │ │ vnmls.f64 d4, d29, d31 │ │ │ │ - bls 0xac46b8 │ │ │ │ + bls 0xac45f8 │ │ │ │ ldrbtmi r4, [fp], #-1588 @ 0xfffff9cc │ │ │ │ - ldc 8, cr6, [pc, #108] @ 0xd896c │ │ │ │ + ldc 8, cr6, [pc, #108] @ 0xd88ac │ │ │ │ ldrbmi r8, [r5], -r9, lsr #23 │ │ │ │ andcc pc, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf85a920d │ │ │ │ vhadd.s8 d16, d14, d3 │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x461e2395 │ │ │ │ ldc2 0, cr15, [r2], {73} @ 0x49 │ │ │ │ @@ -205121,40 +205073,40 @@ │ │ │ │ ldrbtmi r4, [fp], #-2979 @ 0xfffff45d │ │ │ │ stmiapl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x463b6e1f │ │ │ │ @ instruction: 0xf646b12f │ │ │ │ vsubw.s8 , q0, d12 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf8c9443b │ │ │ │ - blls 0x4249b4 │ │ │ │ - blls 0x2c6d94 │ │ │ │ + blls 0x4248f4 │ │ │ │ + blls 0x2c6cd4 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0xf8c99b0e │ │ │ │ - blls 0x4a4974 │ │ │ │ + blls 0x4a48b4 │ │ │ │ @ instruction: 0xf8c99a0b │ │ │ │ - blls 0xa6498c │ │ │ │ + blls 0xa648cc │ │ │ │ andscc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0xf8c99b27 │ │ │ │ movwcs r3, #20 │ │ │ │ eorscs pc, r8, r9, asr #17 │ │ │ │ eorscc pc, ip, r9, asr #17 │ │ │ │ stc 12, cr1, [r9, #332] @ 0x14c │ │ │ │ andle r8, r2, r0, lsl fp │ │ │ │ @ instruction: 0xf0024610 │ │ │ │ - blmi 0xfe49705c │ │ │ │ + blmi 0xfe496f9c │ │ │ │ stmdaeq r8, {r0, r2, r3, r8, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r2, [fp], #-512 @ 0xfffffe00 │ │ │ │ stmiapl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ cmpvs sl, #-1610612727 @ 0xa0000009 │ │ │ │ @ instruction: 0xf8c32203 │ │ │ │ @ instruction: 0xf883904c │ │ │ │ ldmdavs r3!, {r1, r4, r5, sp} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x5b9164 │ │ │ │ - bls 0x2aa2cc │ │ │ │ + blls 0x5b90a4 │ │ │ │ + bls 0x2aa20c │ │ │ │ @ instruction: 0xf8cd980c │ │ │ │ @ instruction: 0xf7ff8000 │ │ │ │ mcrne 13, 0, pc, cr3, cr9, {5} @ │ │ │ │ andshi pc, r8, #192, 4 │ │ │ │ andcs r4, r0, r0, lsl #21 │ │ │ │ ldrbtmi r9, [sl], #-776 @ 0xfffffcf8 │ │ │ │ stmiapl r9!, {r1, r4, fp, sp, lr} │ │ │ │ @@ -205168,27 +205120,27 @@ │ │ │ │ stcmi 5, cr15, [r5], #4 │ │ │ │ strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ ldceq 1, cr15, [r2], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0x46354691 │ │ │ │ stmib sp, {r0, r1, r3, r4, r7, r9, sl, lr}^ │ │ │ │ tstcs r8, #16, 14 @ 0x400000 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ - blx 0x1c4216 │ │ │ │ + blx 0x1c4156 │ │ │ │ stmdacs r0, {r9, sl, sp, lr, pc} │ │ │ │ sbcshi pc, lr, r0 │ │ │ │ movwmi lr, #26966 @ 0x6956 │ │ │ │ ldmdavs r1!, {r1, r3, r6, r9, sl, lr} │ │ │ │ - blne 0x3e6234 │ │ │ │ + blne 0x3e6174 │ │ │ │ stcne 8, cr15, [r4], {86} @ 0x56 │ │ │ │ vmlseq.f64 d14, d3, d17 │ │ │ │ - bne 0xff61335c │ │ │ │ + bne 0xff61329c │ │ │ │ @ instruction: 0xf00446a1 │ │ │ │ - b 0x1359824 │ │ │ │ - b 0x14b1b64 │ │ │ │ - b 0x15e05e8 │ │ │ │ + b 0x1359764 │ │ │ │ + b 0x14b1aa4 │ │ │ │ + b 0x15e0528 │ │ │ │ tstle r7, lr, lsl #20 │ │ │ │ svceq 0x0040f019 │ │ │ │ @ instruction: 0xf043d00d │ │ │ │ @ instruction: 0xf8020380 │ │ │ │ strb r3, [fp, r1, lsl #22]! │ │ │ │ svccc 0x00fff1be │ │ │ │ @ instruction: 0xf1b4bf08 │ │ │ │ @@ -205198,20 +205150,20 @@ │ │ │ │ @ instruction: 0xf102b2db │ │ │ │ svccs 0x00030901 │ │ │ │ bicle r7, lr, r3, lsl r0 │ │ │ │ @ instruction: 0xae05e9dd │ │ │ │ tstlt r8, r2, lsl #12 │ │ │ │ @ instruction: 0x2000f8bc │ │ │ │ svccc 0x0002f83c │ │ │ │ - bne 0xfe7aa3b4 │ │ │ │ + bne 0xfe7aa2f4 │ │ │ │ andeq lr, r2, #100352 @ 0x18800 │ │ │ │ @ instruction: 0x469909de │ │ │ │ - ldrbteq pc, [pc], #-3 @ 0xd8a84 @ │ │ │ │ + ldrbteq pc, [pc], #-3 @ 0xd89c4 @ │ │ │ │ movtvs lr, #10822 @ 0x2a46 │ │ │ │ - b 0x159d1d4 │ │ │ │ + b 0x159d114 │ │ │ │ tstle r7, r2, lsl #12 │ │ │ │ svceq 0x0040f019 │ │ │ │ @ instruction: 0xf044d00d │ │ │ │ @ instruction: 0xf8070480 │ │ │ │ strb r4, [sp, r1, lsl #22]! │ │ │ │ svccc 0x00fff1b2 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ @@ -205222,34 +205174,34 @@ │ │ │ │ ldrsbtvc r4, [ip], -r1 │ │ │ │ addshi pc, r0, r0, lsl #4 │ │ │ │ strmi r3, [r0, #1] │ │ │ │ ldmib sp, {r0, r1, r2, r4, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x465b2710 │ │ │ │ strtmi r4, [lr], -fp, asr #13 │ │ │ │ ldrmi r9, [r9], r9, lsl #24 │ │ │ │ - bl 0xfefbff00 │ │ │ │ + bl 0xfefbfe40 │ │ │ │ @ instruction: 0xf1000802 │ │ │ │ strls r8, [r5, -r4, lsl #1] │ │ │ │ - bls 0x22a58c │ │ │ │ + bls 0x22a4cc │ │ │ │ @ instruction: 0xf8c99b08 │ │ │ │ - bcs 0xe4b6c │ │ │ │ + bcs 0xe4aac │ │ │ │ teqphi fp, r0 @ p-variant is OBSOLETE │ │ │ │ movwvc pc, #50758 @ 0xc646 @ │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ strbmi r9, [sl], -r7, lsl #16 │ │ │ │ @ instruction: 0xf0622100 │ │ │ │ vmla.i8 , q7, │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf10007db │ │ │ │ - blmi 0xb78d28 │ │ │ │ + blmi 0xb78c68 │ │ │ │ ldrbtmi r9, [fp], #-2312 @ 0xfffff6f8 │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ - blls 0x220b30 │ │ │ │ + blls 0x220a70 │ │ │ │ strmi r3, [fp], #-783 @ 0xfffffcf1 │ │ │ │ @ instruction: 0xf0234443 │ │ │ │ ldrvs r0, [r3], -pc, lsl #6 │ │ │ │ @ instruction: 0xf8c92100 │ │ │ │ @ instruction: 0xf8b91050 │ │ │ │ @ instruction: 0xf64f2054 │ │ │ │ stmib r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp, lr}^ │ │ │ │ @@ -205268,43 +205220,43 @@ │ │ │ │ @ instruction: 0xf0404581 │ │ │ │ strtmi r8, [r1], r2, ror #1 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mvnhi pc, r0, asr #32 │ │ │ │ andslt r4, fp, r8, asr #12 │ │ │ │ - blhi 0x193e84 │ │ │ │ + blhi 0x193dc4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r7, r3, lr, asr r6 │ │ │ │ - addeq r7, r3, r2, lsr r6 │ │ │ │ - ldrdeq r7, [r3], r2 │ │ │ │ - umulleq r7, r3, sl, r5 │ │ │ │ - addeq r7, r3, lr, lsr r4 │ │ │ │ + addeq r7, r3, lr, lsl r7 │ │ │ │ + strdeq r7, [r3], r2 │ │ │ │ + umulleq r7, r3, r2, r6 │ │ │ │ + addeq r7, r3, sl, asr r6 │ │ │ │ + strdeq r7, [r3], lr │ │ │ │ @ instruction: 0x3014f8db │ │ │ │ movwcc pc, #1027 @ 0x403 @ │ │ │ │ svclt 0x0004433b │ │ │ │ @ instruction: 0xf8db4603 │ │ │ │ @ instruction: 0xf43f4000 │ │ │ │ @ instruction: 0x4604af19 │ │ │ │ ldr r4, [r5, -r3, lsl #12] │ │ │ │ stcls 6, cr4, [r9], {46} @ 0x2e │ │ │ │ - blmi 0xff440010 │ │ │ │ + blmi 0xff43ff50 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldr r5, [r3], r8, ror #17 │ │ │ │ strbmi r2, [r8], -r1, lsl #2 │ │ │ │ - blx 0x1016bf6 │ │ │ │ + blx 0x1016b36 │ │ │ │ strbmi lr, [r8], -pc, lsr #15 │ │ │ │ - blx 0xf16bfe │ │ │ │ + blx 0xf16b3e │ │ │ │ ldrhcs pc, [r6], #-137 @ 0xffffff77 @ │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ umlalle r4, r6, sl, r2 │ │ │ │ vaba.u32 q15, , q8 │ │ │ │ @ instruction: 0xf0430308 │ │ │ │ @ instruction: 0x93270301 │ │ │ │ tstls r2, #67108864 @ 0x4000000 │ │ │ │ @@ -205317,45 +205269,45 @@ │ │ │ │ svcge 0x006ff43f │ │ │ │ ldrbtmi r4, [fp], #-3001 @ 0xfffff447 │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ cdpvs 0, 5, cr3, cr13, cr3, {0} │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ @ instruction: 0xf64680f6 │ │ │ │ vsubw.s8 , q0, d12 │ │ │ │ - bls 0x2e1aa8 │ │ │ │ + bls 0x2e19e8 │ │ │ │ ldrmi r6, [sp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0x301cf8d9 │ │ │ │ movwls r1, #27371 @ 0x6aeb │ │ │ │ - bleq 0x1d3aec │ │ │ │ + bleq 0x1d3a2c │ │ │ │ tstcs r1, r8, lsl #22 │ │ │ │ @ instruction: 0xf6454620 │ │ │ │ - vmlal.s q9, d0, d0[6] │ │ │ │ + vrshr.s64 d17, d24, #64 │ │ │ │ @ instruction: 0xf1cd022e │ │ │ │ - blmi 0xfebd8594 │ │ │ │ + blmi 0xfebd84d4 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - rsbscs pc, r8, #72351744 @ 0x4500000 │ │ │ │ + sbcne pc, r8, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ ssatcc pc, #21, r3, asr #17 @ │ │ │ │ @ instruction: 0x6700e9d3 │ │ │ │ strvs lr, [r0, -sp, asr #19] │ │ │ │ cdp2 1, 3, cr15, cr2, cr13, {6} │ │ │ │ strtmi r4, [r0], -r1, lsr #23 │ │ │ │ @ instruction: 0x101cf8d9 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ adcsvc pc, r4, #11730944 @ 0xb30000 │ │ │ │ @ instruction: 0xf73b463a │ │ │ │ - @ instruction: 0xf8b9fa85 │ │ │ │ + @ instruction: 0xf8b9fae5 │ │ │ │ stmdacs r0, {r1, r3, r4} │ │ │ │ adcshi pc, sp, r0 │ │ │ │ - adccs pc, r4, #72351744 @ 0x4500000 │ │ │ │ + rscsne pc, r4, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0x26004b96 │ │ │ │ @ instruction: 0xf8cd9207 │ │ │ │ and fp, r3, r4, lsr #32 │ │ │ │ adcsmi r3, r0, #1048576 @ 0x100000 │ │ │ │ adchi pc, sp, r0, asr #6 │ │ │ │ ldrbtmi r4, [sl], #-1562 @ 0xfffff9e6 │ │ │ │ @@ -205364,44 +205316,44 @@ │ │ │ │ andscc r5, r8, #1342177282 @ 0x50000002 │ │ │ │ subeq lr, r2, #1024 @ 0x400 │ │ │ │ @ instruction: 0xb004f8b2 │ │ │ │ stmible sp!, {r0, r1, r3, r4, r5, r7, r8, sl, lr}^ │ │ │ │ lslmi pc, r1, #10 @ │ │ │ │ @ instruction: 0x46202318 │ │ │ │ ssatcs pc, #21, r1, asr #17 @ │ │ │ │ - blx 0x1a1116 │ │ │ │ - bls 0x2a3d2c │ │ │ │ - blvc 0x114388 │ │ │ │ - blvc 0x114350 │ │ │ │ + blx 0x1a1056 │ │ │ │ + bls 0x2a3c6c │ │ │ │ + blvc 0x1142c8 │ │ │ │ + blvc 0x114290 │ │ │ │ ldc2l 1, cr15, [r2, #820]! @ 0x334 │ │ │ │ @ instruction: 0x101cf8d9 │ │ │ │ andeq lr, r7, #175104 @ 0x2ac00 │ │ │ │ ldrtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf73b465f │ │ │ │ - @ instruction: 0xf8b9fa4b │ │ │ │ - blmi 0x2018da0 │ │ │ │ - bmi 0x2052c7c │ │ │ │ + @ instruction: 0xf8b9faab │ │ │ │ + blmi 0x2018ce0 │ │ │ │ + bmi 0x2052bbc │ │ │ │ mvnmi pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ @ instruction: 0xf1031002 │ │ │ │ subsmi r0, fp, #1879048199 @ 0x70000007 │ │ │ │ - bls 0x228da4 │ │ │ │ + bls 0x228ce4 │ │ │ │ @ instruction: 0x660b1ad3 │ │ │ │ strtmi r4, [r1], r8, asr #12 │ │ │ │ cdp2 0, 1, cr15, cr10, cr2, {2} │ │ │ │ - blls 0x252988 │ │ │ │ + blls 0x2528c8 │ │ │ │ strtmi lr, [r0], -r8, asr #13 │ │ │ │ - blx 0x1516d6c │ │ │ │ + blx 0x1516cac │ │ │ │ stc2l 0, cr15, [sl], #-56 @ 0xffffffc8 │ │ │ │ orrcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf76232d4 │ │ │ │ - vrecps.f32 d31, d30, d11 │ │ │ │ + vrecps.f32 , q15, │ │ │ │ vrsra.s64 q9, q7, #64 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ vceq.f32 d26, d14, d8 │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f0418 │ │ │ │ @@ -205411,60 +205363,60 @@ │ │ │ │ ldmdavc fp, {r2, r3, r4, sp, pc} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ smlatbcs r0, r8, r0, r8 │ │ │ │ stmib sp, {r2, r4, fp, sp, pc}^ │ │ │ │ stmib sp, {r2, r4, r8, ip}^ │ │ │ │ @ instruction: 0xf1c01116 │ │ │ │ @ instruction: 0xf074f8f3 │ │ │ │ - blls 0x2d7ff8 │ │ │ │ + blls 0x2d7f38 │ │ │ │ stmib sp, {r0, r9, sl, lr}^ │ │ │ │ - bls 0x5fd9d4 │ │ │ │ - eorsne pc, r8, r5, asr #12 │ │ │ │ + bls 0x5fd914 │ │ │ │ + addeq pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8cd9b16 │ │ │ │ @ instruction: 0xf07ea008 │ │ │ │ ldrb pc, [ip, #2389] @ 0x955 @ │ │ │ │ umaalle r1, sl, r9, ip │ │ │ │ andsle r1, r2, sl, asr ip │ │ │ │ @ instruction: 0xf0403303 │ │ │ │ vhadd.s8 d24, d30, d17 │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ svceq 0x000cf013 │ │ │ │ stclge 4, cr15, [r9, #252] @ 0xfc │ │ │ │ - eorscs pc, r8, r5, asr #12 │ │ │ │ + addne pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf93ef07e │ │ │ │ vrshl.s8 q15, , q15 │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ svceq 0x000cf013 │ │ │ │ addshi pc, r3, r0, asr #32 │ │ │ │ ldrbtmi r4, [fp], #-2882 @ 0xfffff4be │ │ │ │ stmiapl r8!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strbvs r2, [r3], #768 @ 0x300 │ │ │ │ - blls 0x3123f8 │ │ │ │ + blls 0x312338 │ │ │ │ movwls r4, #26283 @ 0x66ab │ │ │ │ @ instruction: 0xf8dde712 │ │ │ │ - blls 0x284ed4 │ │ │ │ + blls 0x284e14 │ │ │ │ movwle r4, #41631 @ 0xa29f │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0x4621d13d │ │ │ │ @ instruction: 0xf1ac200a │ │ │ │ qadd8mi pc, r0, r3 @ │ │ │ │ @ instruction: 0xf8dcf07e │ │ │ │ @ instruction: 0x4623e65b │ │ │ │ tstcs r1, pc, lsl r2 │ │ │ │ - sbccs pc, r0, r5, asr #12 │ │ │ │ + andscs pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf926f1ac │ │ │ │ @ instruction: 0xf8d99b06 │ │ │ │ @ instruction: 0x4620101c │ │ │ │ ldrtmi r1, [r9], #-3034 @ 0xfffff426 │ │ │ │ - @ instruction: 0xf9a4f73b │ │ │ │ + blx 0x216aac │ │ │ │ ldmdbls r2, {r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xdd722901 │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ tstls r2, r9, asr #32 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ cmnle r1, ip, lsl #30 │ │ │ │ @@ -205477,245 +205429,245 @@ │ │ │ │ svclt 0x00082900 │ │ │ │ @ instruction: 0xf43f429a │ │ │ │ @ instruction: 0xf04fad6e │ │ │ │ movwcs r3, #767 @ 0x2ff │ │ │ │ tstcs r0, #3293184 @ 0x324000 │ │ │ │ ldrbmi lr, [fp], -r7, ror #10 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - rsccs pc, r0, #72351744 @ 0x4500000 │ │ │ │ + eorscs pc, r0, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ ldc2 1, cr15, [r4, #-820] @ 0xfffffccc │ │ │ │ - bleq 0xfe7d385c │ │ │ │ + bleq 0xfe7d379c │ │ │ │ @ instruction: 0xf645d0b5 │ │ │ │ - @ instruction: 0xf2c026f4 │ │ │ │ - bl 0x21a7a4 │ │ │ │ + vmlsl.s q9, d0, d0[1] │ │ │ │ + bl 0x21a6e4 │ │ │ │ stmdavs fp!, {r0, r1, r3, r7, r8, r9, fp} │ │ │ │ movwls r4, #1586 @ 0x632 │ │ │ │ strtmi r2, [fp], -r1, lsl #2 │ │ │ │ strcc r4, [r4, #-1568] @ 0xfffff9e0 │ │ │ │ stc2 1, cr15, [r2, #-820] @ 0xfffffccc │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ - bls 0x2d2d94 │ │ │ │ + bls 0x2d2cd4 │ │ │ │ @ instruction: 0x46494653 │ │ │ │ - rsbsne pc, r4, r5, asr #12 │ │ │ │ + sbceq pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8bcf07e │ │ │ │ svclt 0x0000e543 │ │ │ │ + addeq r7, r3, r0, lsr r4 │ │ │ │ + ldrdeq r7, [r3], lr │ │ │ │ + umulleq r7, r3, ip, r3 │ │ │ │ addeq r7, r3, r0, ror r3 │ │ │ │ - addeq r7, r3, lr, lsl r3 │ │ │ │ - ldrdeq r7, [r3], ip │ │ │ │ - @ instruction: 0x008372b0 │ │ │ │ - addeq r7, r3, r2, ror r2 │ │ │ │ - addeq r7, r3, r4, lsl r2 │ │ │ │ - addeq r7, r3, lr, lsr #2 │ │ │ │ + addeq r7, r3, r2, lsr r3 │ │ │ │ + ldrdeq r7, [r3], r4 │ │ │ │ + addeq r7, r3, lr, ror #3 │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ - blmi 0x5193fc │ │ │ │ + vorr.i32 q8, #12 @ 0x0000000c │ │ │ │ + blmi 0x51933c │ │ │ │ sbcsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1619000 │ │ │ │ @ instruction: 0xf645fd73 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vshr.s64 q8, q8, #64 │ │ │ │ @ instruction: 0xf07e002e │ │ │ │ @ instruction: 0xe765f89b │ │ │ │ cdp2 1, 9, cr15, cr8, cr13, {6} │ │ │ │ - rscne pc, ip, r5, asr #12 │ │ │ │ + eorsne pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf892f07e │ │ │ │ @ instruction: 0xf645e796 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vorr.i32 q8, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ - blmi 0x199038 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ + blmi 0x198f78 │ │ │ │ addne pc, r7, #64, 4 │ │ │ │ mcr2 1, 5, pc, cr6, cr8, {4} @ │ │ │ │ - ldrhteq ip, [r3], -r8 │ │ │ │ - eorseq ip, r3, ip, lsr #15 │ │ │ │ + eorseq ip, r3, r8, lsl #14 │ │ │ │ + ldrshteq ip, [r3], -ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec30198 │ │ │ │ + bl 0xfec300d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xb9cf00 │ │ │ │ + blmi 0xb9ce40 │ │ │ │ strmi fp, [lr], -r6, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf00e0300 │ │ │ │ ldrtmi pc, [r0], -sp, ror #22 @ │ │ │ │ stc2 0, cr15, [r8, #-264]! @ 0xfffffef8 │ │ │ │ orrslt r4, r8, r4, lsl #12 │ │ │ │ @ instruction: 0x46014632 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - blmi 0x957eac │ │ │ │ - blls 0x233034 │ │ │ │ + blmi 0x957dec │ │ │ │ + blls 0x232f74 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r2, r0, lsl #6 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvc 0x6d4664 │ │ │ │ + blvc 0x6d45a4 │ │ │ │ strpl pc, [r8, #-1285] @ 0xfffffafb │ │ │ │ - blge 0x126430 │ │ │ │ + blge 0x126370 │ │ │ │ strbtmi sl, [r9], -r2, lsl #20 │ │ │ │ andeq lr, r0, sp, asr #19 │ │ │ │ stc 6, cr4, [sp, #160] @ 0xa0 │ │ │ │ @ instruction: 0xf7767b02 │ │ │ │ - stmdbls r0, {r0, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r0, {r0, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ - blx 0xff895016 │ │ │ │ + blx 0xff894f56 │ │ │ │ mcrrne 6, 0, r4, r3, cr1 │ │ │ │ - blmi 0x48d454 │ │ │ │ - blls 0x233080 │ │ │ │ + blmi 0x48d394 │ │ │ │ + blls 0x232fc0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x597034 │ │ │ │ + blx 0x596f74 │ │ │ │ @ instruction: 0xf1cde7eb │ │ │ │ svclt 0x0000fe29 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ rsbcc pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf503b143 │ │ │ │ mrscs r4, R8_usr │ │ │ │ andcc r3, r8, #8, 6 @ 0x20000000 │ │ │ │ - blne 0x317170 │ │ │ │ + blne 0x3170b0 │ │ │ │ @ instruction: 0xd1fb4293 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3027c │ │ │ │ + bl 0xfec301bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r4, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addmi r4, ip, #140, 12 @ 0x8c00000 │ │ │ │ @ instruction: 0x4611d817 │ │ │ │ - bvs 0xff1aa8f8 │ │ │ │ + bvs 0xff1aa838 │ │ │ │ streq lr, [r4], #-2988 @ 0xfffff454 │ │ │ │ - bvs 0xfe245664 │ │ │ │ + bvs 0xfe2455a4 │ │ │ │ @ instruction: 0x0c05eb03 │ │ │ │ tstle r3, r4, lsr #11 │ │ │ │ stccs 8, cr1, [r0], #-624 @ 0xfffffd90 │ │ │ │ sbcvs sp, r4, #32, 16 @ 0x200000 │ │ │ │ ldrmi r3, [r8], #-48 @ 0xffffffd0 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - stmdalt r2!, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmialt r2, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrmi r6, [r4], -r4, lsl #5 │ │ │ │ strdcs lr, [r0], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - bicvc pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ + tstpvc r4, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpcc ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorcc pc, r4, r5, asr #12 │ │ │ │ + rsbscs pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbne pc, r9, #64, 4 │ │ │ │ ldc2l 1, cr15, [r6, #608]! @ 0x260 │ │ │ │ - bicvc pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ + tstpvc r4, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpcc ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r5, asr #12 │ │ │ │ + adccs pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adcsvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ stc2l 1, cr15, [r6, #608]! @ 0x260 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ ldrmi r6, [r0], fp, lsl #16 │ │ │ │ ldrsbtge pc, [r0], -sp @ │ │ │ │ @ instruction: 0xf10a6b9a │ │ │ │ - strtmi r3, [pc], #-2047 @ 0xd912c │ │ │ │ + strtmi r3, [pc], #-2047 @ 0xd906c │ │ │ │ eorle r3, r1, r1, lsl #4 │ │ │ │ strmi r6, [ip], -lr, asr #16 │ │ │ │ - b 0xfe2b395c │ │ │ │ + b 0xfe2b389c │ │ │ │ @ instruction: 0xf5b20206 │ │ │ │ eorle r5, r2, #128, 30 @ 0x200 │ │ │ │ ldrbmi r1, [r2], -lr, lsr #23 │ │ │ │ @ instruction: 0x46404431 │ │ │ │ - ldmda r8, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmda r8!, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04f8ff0 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ smlabteq lr, r3, r9, lr │ │ │ │ tsteq r0, r3, asr #19 │ │ │ │ cmnvs r3, r3, lsr #18 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - b 0xfe23d148 │ │ │ │ + b 0xfe23d088 │ │ │ │ strmi r0, [r1], r6, lsl #4 │ │ │ │ svcpl 0x0080f5b2 │ │ │ │ vst2.8 {d29-d32}, [pc :256], lr │ │ │ │ @ instruction: 0xf6cf4b70 │ │ │ │ - b 0x278198 │ │ │ │ + b 0x2780d8 │ │ │ │ @ instruction: 0xf506060b │ │ │ │ andls r5, r0, #128, 4 │ │ │ │ @ instruction: 0xf5b2406a │ │ │ │ suble r5, r5, #128, 30 @ 0x200 │ │ │ │ subsmi r9, r7, r0, lsl #20 │ │ │ │ svcpl 0x0080f5b7 │ │ │ │ - bvs 0x1acdaec │ │ │ │ - blls 0x1056b8 │ │ │ │ + bvs 0x1acda2c │ │ │ │ + blls 0x1055f8 │ │ │ │ @ instruction: 0x46404652 │ │ │ │ ldrtmi r1, [r9], #-2793 @ 0xfffff517 │ │ │ │ - svc 0x00daf736 │ │ │ │ + ldmda sl!, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbls r0, {r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1044648 │ │ │ │ movwls r0, #4644 @ 0x1224 │ │ │ │ - blx 0xfff151e0 │ │ │ │ + blx 0xfff15120 │ │ │ │ @ instruction: 0xf1b09b01 │ │ │ │ strdle r3, [r0], #255 @ 0xff │ │ │ │ @ instruction: 0x6c1a6b99 │ │ │ │ vqrdmlah.s32 q11, , q7 │ │ │ │ - b 0x159618 │ │ │ │ + b 0x159558 │ │ │ │ adcsmi r0, lr, #-1342177280 @ 0xb0000000 │ │ │ │ addsmi fp, r1, #8, 30 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ addsmi r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ tstlt r9, r1, lsl #2 │ │ │ │ ldreq lr, [r0, -r3, asr #19] │ │ │ │ ldc2l 0, cr15, [r0, #-4]! │ │ │ │ ldrb r6, [r4, r7, ror #20] │ │ │ │ - blpl 0x253bd0 │ │ │ │ + blpl 0x253b10 │ │ │ │ ldrmi r1, [r1], #-2986 @ 0xfffff456 │ │ │ │ - b 0x1caab1c │ │ │ │ + b 0x1caaa5c │ │ │ │ movwls r5, #6939 @ 0x1b1b │ │ │ │ andeq pc, r0, #-1073741774 @ 0xc0000032 │ │ │ │ - @ instruction: 0xf7369200 │ │ │ │ - bls 0x1150d4 │ │ │ │ - bl 0xfea3fe34 │ │ │ │ + @ instruction: 0xf7379200 │ │ │ │ + bls 0x113194 │ │ │ │ + bl 0xfea3fd74 │ │ │ │ ldrmi r0, [r0], #1291 @ 0x50b │ │ │ │ sbfx r4, sl, #9, #13 │ │ │ │ - tstpcc ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbscc pc, ip, r5, asr #12 │ │ │ │ + sbccs pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ @ instruction: 0xf1987292 │ │ │ │ @ instruction: 0xf645fd41 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vorr.i32 q9, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ - blmi 0x15931c │ │ │ │ + vshr.s64 q9, q10, #64 │ │ │ │ + blmi 0x15925c │ │ │ │ eorne pc, r5, #64, 4 │ │ │ │ ldc2 1, cr15, [r4, #-608]! @ 0xfffffda0 │ │ │ │ - ldrsbteq ip, [r3], -r0 │ │ │ │ + eorseq ip, r3, r0, lsr #14 │ │ │ │ stmdblt fp, {r0, r1, r6, r7, fp, sp, lr} │ │ │ │ sbcvs r2, r3, r1, lsl #6 │ │ │ │ movwcs r2, #1 │ │ │ │ svclt 0x00004770 │ │ │ │ subsmi r6, r9, r3, asr #16 │ │ │ │ svcpl 0x0080f5b1 │ │ │ │ andcs fp, r0, ip, lsr #30 │ │ │ │ @@ -205749,17 +205701,17 @@ │ │ │ │ @ instruction: 0xf8d862e5 │ │ │ │ ldrmi r3, [r8, r0] │ │ │ │ orrscc pc, r0, #117440512 @ 0x7000000 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ @ instruction: 0xf646bf04 │ │ │ │ @ instruction: 0xf2c07b90 │ │ │ │ mulle ip, r5, fp │ │ │ │ - blvc 0xfe516c30 │ │ │ │ - blcs 0xfe655e1c │ │ │ │ - blx 0x395446 │ │ │ │ + blvc 0xfe516b70 │ │ │ │ + blcs 0xfe655d5c │ │ │ │ + blx 0x395386 │ │ │ │ andeq pc, r7, #111 @ 0x6f │ │ │ │ @ instruction: 0xf8db4605 │ │ │ │ @ instruction: 0xf04f1000 │ │ │ │ pldw [r7], #-3077 @ 0xfffff3fb │ │ │ │ vst1.8 {d5-d8}, [r7], r0 │ │ │ │ andls r3, r1, #128, 20 @ 0x80000 │ │ │ │ adcshi pc, r7, r0 │ │ │ │ @@ -205784,62 +205736,62 @@ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldrmi r2, [r8, r0, lsl #10] │ │ │ │ eorge pc, r0, #14614528 @ 0xdf0000 │ │ │ │ strtvc r6, [r5], -r3, lsr #18 │ │ │ │ ldrbtmi lr, [fp], #-10 │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf5b36a5b │ │ │ │ - ble 0x20b518c │ │ │ │ + ble 0x20b50cc │ │ │ │ andcc lr, r4, #212, 18 @ 0x350000 │ │ │ │ - ble 0x1fa9df8 │ │ │ │ + ble 0x1fa9d38 │ │ │ │ @ instruction: 0x61233301 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldrdcc pc, [r8], -r8 │ │ │ │ @ instruction: 0x46534798 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf50358fb │ │ │ │ @ instruction: 0xf8d343a0 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, ip, sp}^ │ │ │ │ mvnvs r6, fp, lsl r8 │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0xf8d8461d │ │ │ │ ldrmi r3, [r8, ip] │ │ │ │ - blmi 0x1b33770 │ │ │ │ + blmi 0x1b336b0 │ │ │ │ sbcsle r2, r4, r0, lsl #20 │ │ │ │ @ instruction: 0x3010f8d8 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blls 0x12b258 │ │ │ │ + blls 0x12b198 │ │ │ │ cmnle r3, r0, lsl #22 │ │ │ │ ldrbtmi r4, [fp], #-2916 @ 0xfffff49c │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrdlt r6, [r8, -r8]! │ │ │ │ - blx 0x1195542 │ │ │ │ + blx 0x1195482 │ │ │ │ tstcs r3, r0, lsl #16 │ │ │ │ @ instruction: 0xffdaf052 │ │ │ │ - blcs 0x1338a4 │ │ │ │ - blmi 0x188d460 │ │ │ │ + blcs 0x1337e4 │ │ │ │ + blmi 0x188d3a0 │ │ │ │ ldrbtmi r2, [fp], #-0 │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ eorspl pc, r0, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0xff3cf049 │ │ │ │ ldrdne pc, [r0], -fp │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ - blx 0xfe99557a │ │ │ │ - blmi 0x1673bd4 │ │ │ │ + blx 0xfe9954ba │ │ │ │ + blmi 0x1673b14 │ │ │ │ ldrbtmi r2, [fp], #-1 │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ eorspl pc, r0, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0xff2af049 │ │ │ │ ldrdne pc, [r0], -fp │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ - blx 0xfe51559e │ │ │ │ + blx 0xfe5154de │ │ │ │ tstcs r0, lr, asr #22 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf50358fb │ │ │ │ @ instruction: 0xf8c343a0 │ │ │ │ vqsub.s8 d17, d14, d16 │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ ldmdavs sl, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @@ -205850,81 +205802,81 @@ │ │ │ │ andlt sp, r5, r5, lsr #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ rscvs r2, r3, r1, lsl #6 │ │ │ │ - blmi 0x105332c │ │ │ │ + blmi 0x105326c │ │ │ │ svcvc 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf1ba58fb │ │ │ │ subsle r0, r5, r0, lsl #30 │ │ │ │ movwcs r6, #2010 @ 0x7da │ │ │ │ ldrb r9, [sp, -r2, lsl #6] │ │ │ │ @ instruction: 0xf0496920 │ │ │ │ - blmi 0xe99088 │ │ │ │ + blmi 0xe98fc8 │ │ │ │ ldrbtmi r9, [fp], #-2562 @ 0xfffff5fe │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andsvs r4, r0, #24, 8 @ 0x18000000 │ │ │ │ stmdavs r0!, {r2, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ mcr2 0, 2, pc, cr2, cr13, {3} @ │ │ │ │ sbcsle r2, r4, r0, lsl #16 │ │ │ │ ldc2 0, cr15, [r4, #500] @ 0x1f4 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ strmi sp, [r3], -pc, asr #1 │ │ │ │ tstcs r1, r1, lsl r2 │ │ │ │ - sbccc pc, ip, r5, asr #12 │ │ │ │ + andscc pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 1, cr15, [lr, #684] @ 0x2ac │ │ │ │ @ instruction: 0x3014f8d8 │ │ │ │ strtmi fp, [sl], -r3, lsr #2 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ stmiblt r8, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ stmdavs r0!, {r8, sp}^ │ │ │ │ - @ instruction: 0xf8acf73b │ │ │ │ + @ instruction: 0xf90cf73b │ │ │ │ strmi r2, [r3], -r1, lsl #2 │ │ │ │ - rsccc pc, r0, #72351744 @ 0x4500000 │ │ │ │ + eorscc pc, r0, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1cd4628 │ │ │ │ strtmi pc, [r2], -sp, ror #19 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - mrc2 7, 6, pc, cr10, cr10, {1} │ │ │ │ + @ instruction: 0xff3af73a │ │ │ │ andcs r4, sl, r9, lsr #12 │ │ │ │ stc2 1, cr15, [r0], #-688 @ 0xfffffd50 │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stcllt 0, cr15, [r6, #-500]! @ 0xfffffe0c │ │ │ │ @ instruction: 0xf0459303 │ │ │ │ - blls 0x1d800c │ │ │ │ + blls 0x1d7f4c │ │ │ │ @ instruction: 0x46294652 │ │ │ │ ldrdcs r6, [r2], -r8 │ │ │ │ ldrbtmi r4, [fp], #-2835 @ 0xfffff4ed │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04d6fdb │ │ │ │ str pc, [r4, -r3, asr #30] │ │ │ │ @ instruction: 0xf0459302 │ │ │ │ - blls 0x197fec │ │ │ │ - bls 0x12ae18 │ │ │ │ + blls 0x197f2c │ │ │ │ + bls 0x12ad58 │ │ │ │ ldrdcs r6, [r2], -r8 │ │ │ │ ldrbtmi r4, [fp], #-2828 @ 0xfffff4f4 │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04d6fdb │ │ │ │ @ instruction: 0xe79aff33 │ │ │ │ - addeq r6, r3, r6, lsl #24 │ │ │ │ - addeq r6, r3, r2, asr #23 │ │ │ │ - addeq r6, r3, sl, asr fp │ │ │ │ - addeq r6, r3, sl, lsr fp │ │ │ │ - addeq r6, r3, r6, lsl fp │ │ │ │ - strdeq r6, [r3], r4 │ │ │ │ - addeq r6, r3, r8, lsr #21 │ │ │ │ - addeq r6, r3, sl, lsl #21 │ │ │ │ - strdeq r6, [r3], lr │ │ │ │ - ldrdeq r6, [r3], lr │ │ │ │ - umulleq r6, r3, r8, fp │ │ │ │ + addeq r6, r3, r6, asr #25 │ │ │ │ + addeq r6, r3, r2, lsl #25 │ │ │ │ + addeq r6, r3, sl, lsl ip │ │ │ │ + strdeq r6, [r3], sl │ │ │ │ + ldrdeq r6, [r3], r6 @ │ │ │ │ + @ instruction: 0x00836bb4 │ │ │ │ + addeq r6, r3, r8, ror #22 │ │ │ │ + addeq r6, r3, sl, asr #22 │ │ │ │ + @ instruction: 0x00836abe │ │ │ │ + umulleq r6, r3, lr, sl │ │ │ │ + addeq r6, r3, r8, asr ip │ │ │ │ tstlt r3, r3, asr #28 │ │ │ │ movwcs r6, #2752 @ 0xac0 │ │ │ │ stmdavs r3, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ movwcs r8, #2840 @ 0xb18 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -205933,56 +205885,56 @@ │ │ │ │ stmdavs r2, {r2, r4, r7, r9, sl, lr}^ │ │ │ │ stmdale r4!, {r1, r5, r6, r8, sl, lr} │ │ │ │ cdpvc 6, 4, cr4, cr1, cr13, {0} │ │ │ │ streq lr, [r2], -ip, lsr #23 │ │ │ │ ldmne r7!, {r2, r9, sl, lr}^ │ │ │ │ stmdavs r1, {r0, r3, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ addmi r8, pc, #9216 @ 0x2400 │ │ │ │ - bvs 0x14f65c │ │ │ │ + bvs 0x14f59c │ │ │ │ stmdapl r2, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ ldmdapl r8, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdbeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - strbmi fp, [pc, #-913] @ 0xd9277 │ │ │ │ + strbmi fp, [pc, #-913] @ 0xd91b7 │ │ │ │ strbmi sp, [lr, #-2365] @ 0xfffff6c3 │ │ │ │ - bvs 0x114e29c │ │ │ │ + bvs 0x114e1dc │ │ │ │ ldrtmi fp, [r0], #937 @ 0x3a9 │ │ │ │ strbmi r1, [r1], #-3002 @ 0xfffff446 │ │ │ │ @ instruction: 0xf7364628 │ │ │ │ - @ instruction: 0x2001edb0 │ │ │ │ - bvs 0xff1d1634 │ │ │ │ + andcs lr, r1, r0, lsl lr │ │ │ │ + bvs 0xff1d1574 │ │ │ │ stmdale r0, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs fp, r0, fp, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - bvs 0xfe93b5fc │ │ │ │ + bvs 0xfe93b53c │ │ │ │ ldmle r4!, {r0, r4, r5, r7, r9, lr}^ │ │ │ │ adcsmi r4, fp, #184549376 @ 0xb000000 │ │ │ │ ldrtcc sp, [r0], #-1009 @ 0xfffffc0f │ │ │ │ - blne 0xfef60010 │ │ │ │ + blne 0xfef5ff50 │ │ │ │ strtmi r4, [r8], -r1, lsr #8 │ │ │ │ - ldc 7, cr15, [r4, #216] @ 0xd8 │ │ │ │ - bl 0xfe9935e4 │ │ │ │ + ldcl 7, cr15, [r4, #216]! @ 0xd8 │ │ │ │ + bl 0xfe993524 │ │ │ │ ldrtmi r0, [r1], #-524 @ 0xfffffdf4 │ │ │ │ - beq 0x3144e8 │ │ │ │ + beq 0x314428 │ │ │ │ ldrbmi r4, [r6], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0x46524455 │ │ │ │ - stc 7, cr15, [r8, #216] @ 0xd8 │ │ │ │ + stcl 7, cr15, [r8, #216]! @ 0xd8 │ │ │ │ vmlsne.f32 s12, s22, s3 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ svclt 0x0038454e │ │ │ │ - blcs 0xe227c │ │ │ │ - bvs 0xff9cdda4 │ │ │ │ + blcs 0xe21bc │ │ │ │ + bvs 0xff9cdce4 │ │ │ │ sbcsle r2, r2, r0, lsl #22 │ │ │ │ @ instruction: 0x461ae7d9 │ │ │ │ @ instruction: 0x46284431 │ │ │ │ - ldcl 7, cr15, [r6, #-216]! @ 0xffffff28 │ │ │ │ + ldcl 7, cr15, [r6, #216] @ 0xd8 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3089c │ │ │ │ + bl 0xfec307dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x46144b1c │ │ │ │ ldmdavs fp, {r0, r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ ldrmi r0, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf10d9500 │ │ │ │ @@ -206001,22 +205953,22 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4621bdf0 │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ strmi pc, [r4], r5, lsr #22 │ │ │ │ strtmi r4, [fp], -r1, lsr #12 │ │ │ │ andeq pc, fp, #1073741827 @ 0x40000003 │ │ │ │ - blx 0x18aafc8 │ │ │ │ + blx 0x18aaf08 │ │ │ │ @ instruction: 0xf88df48c │ │ │ │ @ instruction: 0xf7ff400b │ │ │ │ @ instruction: 0xe7ddfcb1 │ │ │ │ - blx 0xff015e4c │ │ │ │ + blx 0xff015d8c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec30924 │ │ │ │ + bl 0xfec30864 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x46144b1c │ │ │ │ ldmdavs fp, {r1, r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ ldrmi r0, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf10d9500 │ │ │ │ @@ -206035,35 +205987,35 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4621bdf0 │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ @ instruction: 0x4684faf7 │ │ │ │ strtmi r4, [fp], -r1, lsr #12 │ │ │ │ andeq pc, sl, #1073741827 @ 0x40000003 │ │ │ │ - blx 0x8ab050 │ │ │ │ + blx 0x8aaf90 │ │ │ │ @ instruction: 0xf8adf48c │ │ │ │ @ instruction: 0xf7ff400a │ │ │ │ ldrb pc, [sp, sp, ror #24] @ │ │ │ │ - blx 0x1f15ed4 │ │ │ │ + blx 0x1f15e14 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - blmi 0x7859c8 │ │ │ │ + blmi 0x785908 │ │ │ │ strcs r4, [r4, #-1556] @ 0xfffff9ec │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strls r4, [r0, #-1555] @ 0xfffff9ed │ │ │ │ strcs sl, [r0], -r2, lsl #20 │ │ │ │ strmi r4, [pc], -r0, lsl #13 │ │ │ │ @ instruction: 0xf7ff9602 │ │ │ │ @ instruction: 0xb190fc99 │ │ │ │ - blmi 0x5407e4 │ │ │ │ - blls 0x1b3848 │ │ │ │ + blmi 0x540724 │ │ │ │ + blls 0x1b3788 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r9, r0, lsl #6 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -206071,26 +206023,26 @@ │ │ │ │ @ instruction: 0xf0024640 │ │ │ │ strtmi pc, [r1], -fp, asr #21 │ │ │ │ strtmi r4, [fp], -r4, lsl #13 │ │ │ │ ldrtmi sl, [r8], -r2, lsl #20 │ │ │ │ @ instruction: 0xf8cd4664 │ │ │ │ @ instruction: 0xf7ffc008 │ │ │ │ ldrb pc, [lr, sp, lsr #24] @ │ │ │ │ - blx 0xf15f54 │ │ │ │ + blx 0xf15e94 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec30a2c │ │ │ │ + bl 0xfec3096c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - vldr d4, [pc, #124] @ 0xd98b4 │ │ │ │ + vldr d4, [pc, #124] @ 0xd97f4 │ │ │ │ smladcs r8, sp, fp, r7 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x46134614 │ │ │ │ - bl 0x43f44c │ │ │ │ + bl 0x43f38c │ │ │ │ strmi r0, [r5], -r7, lsl #4 │ │ │ │ stc 6, cr4, [sp, #56] @ 0x38 │ │ │ │ @ instruction: 0xf7ff7b02 │ │ │ │ orrslt pc, r0, r7, asr ip @ │ │ │ │ strpl lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ @@ -206100,135 +206052,135 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4628bdf0 │ │ │ │ @ instruction: 0xf0024621 │ │ │ │ @ instruction: 0x463bfa9f │ │ │ │ strmi r4, [r5], -ip, lsl #13 │ │ │ │ - bge 0x16b118 │ │ │ │ + bge 0x16b058 │ │ │ │ @ instruction: 0x46644630 │ │ │ │ @ instruction: 0x5c02e9cd │ │ │ │ - blx 0xffb9789e │ │ │ │ + blx 0xffb977de │ │ │ │ @ instruction: 0xf1cde7de │ │ │ │ svclt 0x0000f9f5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec30ac0 │ │ │ │ + bl 0xfec30a00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ - bvs 0xff1b71d8 │ │ │ │ + bvs 0xff1b7118 │ │ │ │ ldrmi fp, [r4], -r3, asr #18 │ │ │ │ sbcvs r6, r4, #805306376 @ 0x30000008 │ │ │ │ ldrmi r3, [r8], #-48 @ 0xffffffd0 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - mcrrlt 7, 3, pc, ip, cr6 @ │ │ │ │ + stclt 7, cr15, [ip], #216 @ 0xd8 │ │ │ │ rscmi r6, fp, #544768 @ 0x85000 │ │ │ │ ldmne r4, {r2, r4, r8, ip, lr, pc}^ │ │ │ │ svclt 0x00982c20 │ │ │ │ ldmible r0!, {r0, r1, r3, r5, r6, r9, lr}^ │ │ │ │ - bicvc pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ + tstpvc r4, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpcc ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r0, r5, asr #12 │ │ │ │ + adccs pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adcsvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf9e2f198 │ │ │ │ - bicvc pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ + tstpvc r4, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpcc ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorcc pc, r4, r5, asr #12 │ │ │ │ + rsbscs pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbne pc, r9, #64, 4 │ │ │ │ @ instruction: 0xf9d2f198 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec30b38 │ │ │ │ + bl 0xfec30a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0120ff8 │ │ │ │ andle r0, ip, r0, ror #25 │ │ │ │ svceq 0x00e0f1bc │ │ │ │ @ instruction: 0xf002bf0c │ │ │ │ - b 0x149c96c │ │ │ │ + b 0x149c8ac │ │ │ │ andcs r1, r1, #92, 24 @ 0x5c00 │ │ │ │ vpmax.s8 d15, d12, d2 │ │ │ │ andmi r3, sl, #4096 @ 0x1000 │ │ │ │ vrhadd.s8 d29, d4, d15 │ │ │ │ vshr.s64 , q10, #64 │ │ │ │ stcmi 0, cr0, [r7], {149} @ 0x95 │ │ │ │ svccs 0x0070ee1d │ │ │ │ adcpl r6, r3, r0, lsl #16 │ │ │ │ tstcs r0, r8, lsl #8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bls 0x188dc0 │ │ │ │ + bls 0x188d00 │ │ │ │ stc2 0, cr15, [r2, #64] @ 0x40 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec30b90 │ │ │ │ + bl 0xfec30ad0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf4020fe8 │ │ │ │ addlt r6, r3, r0, ror #7 │ │ │ │ @ instruction: 0xf0124605 │ │ │ │ eorle r0, r3, r7, lsl #4 │ │ │ │ @ instruction: 0xf5b31e50 │ │ │ │ suble r7, r1, r0, asr #30 │ │ │ │ @ instruction: 0xf5b3d856 │ │ │ │ suble r7, sp, r0, lsl #31 │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - blcs 0x10db88 │ │ │ │ + blcs 0x10dac8 │ │ │ │ movwcs sp, #4436 @ 0x1154 │ │ │ │ - blcc 0x129c10 │ │ │ │ + blcc 0x129b50 │ │ │ │ mvnlt r4, r9, lsl r0 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ strcs r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xf93af762 │ │ │ │ + @ instruction: 0xf99af762 │ │ │ │ strmi fp, [r4], -r8, ror #19 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ stmdale r6, {r0, r1, r2, ip, lr, pc}^ │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ @ instruction: 0xf5b3d003 │ │ │ │ andle r7, r0, r0, lsl #30 │ │ │ │ @ instruction: 0x4614bb93 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7624628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d5d0e1 │ │ │ │ - blcs 0xe5c18 │ │ │ │ + blcs 0xe5b58 │ │ │ │ strcs fp, [r0], #-3864 @ 0xfffff0e8 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf0012301 │ │ │ │ - blx 0x199e74 │ │ │ │ + blx 0x199db4 │ │ │ │ strmi pc, [ip], #-1026 @ 0xfffffbfe │ │ │ │ stmible r0!, {r4, sl, fp, sp}^ │ │ │ │ strmi r4, [fp], #-131 @ 0xffffff7d │ │ │ │ svclt 0x000c2b10 │ │ │ │ @ instruction: 0xf1c24604 │ │ │ │ ldrb r0, [r9, r1, lsl #8] │ │ │ │ strmi r2, [r2], -r1, lsl #6 │ │ │ │ - blcc 0x129c64 │ │ │ │ + blcc 0x129ba4 │ │ │ │ @ instruction: 0xe7b44019 │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ @ instruction: 0xf5b3d016 │ │ │ │ adcle r6, pc, r0, lsr #31 │ │ │ │ vhadd.s8 d18, d12, d0 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6450333 │ │ │ │ - vmla.f d19, d16, d0[6] │ │ │ │ + vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ subscs r0, r7, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1609000 │ │ │ │ @ instruction: 0xf5b3ffd9 │ │ │ │ andle r6, r3, r0, lsl #31 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ @ instruction: 0xe7ebd0b9 │ │ │ │ @ instruction: 0xf1a1fa91 │ │ │ │ @@ -206247,75 +206199,75 @@ │ │ │ │ andcc r4, r8, pc, ror r5 │ │ │ │ ldmdbhi pc!, {r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1c3425a │ │ │ │ @ instruction: 0xf0020e20 │ │ │ │ @ instruction: 0xf1a3023f │ │ │ │ @ instruction: 0xf1a20c20 │ │ │ │ @ instruction: 0xf1c20720 │ │ │ │ - blx 0x31b364 │ │ │ │ - blx 0x315ef0 │ │ │ │ - blx 0x255af4 │ │ │ │ - blx 0xa19328 │ │ │ │ - blx 0x316300 │ │ │ │ - b 0x1197714 │ │ │ │ - blx 0xada334 │ │ │ │ + blx 0x31b2a4 │ │ │ │ + blx 0x315e30 │ │ │ │ + blx 0x255a34 │ │ │ │ + blx 0xa19268 │ │ │ │ + blx 0x316240 │ │ │ │ + b 0x1197654 │ │ │ │ + blx 0xada274 │ │ │ │ teqpmi r9, #6291456 @ p-variant is OBSOLETE @ 0x600000 │ │ │ │ stc2 10, cr15, [ip], {37} @ 0x25 @ │ │ │ │ - blx 0xa2a7cc │ │ │ │ - b 0x1196718 │ │ │ │ + blx 0xa2a70c │ │ │ │ + b 0x1196658 │ │ │ │ tstmi r9, #12, 4 @ 0xc0000000 │ │ │ │ andcs r4, r0, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec30d28 │ │ │ │ + bl 0xfec30c68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbeq r2, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stcleq 0, cr15, [r0], #72 @ 0x48 │ │ │ │ @ instruction: 0xf1bcd00e │ │ │ │ svclt 0x000c0fe0 │ │ │ │ stceq 0, cr15, [r7], {2} │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ - blx 0x16234c │ │ │ │ + blx 0x16228c │ │ │ │ @ instruction: 0xf10cfc0c │ │ │ │ - b 0x7e8f4c │ │ │ │ + b 0x7e8e8c │ │ │ │ tstle r3, r1, lsl #30 │ │ │ │ andmi r3, fp, #1024 @ 0x400 │ │ │ │ vand d29, d4, d3 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ stmdami r9, {r0, r2, r4, r7, r9} │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, sl, fp, ip, pc} │ │ │ │ stmne r8, {r2, r6, r7, ip, lr} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf0109b02 │ │ │ │ stmdbls r2, {r0, r1, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8c6f762 │ │ │ │ + @ instruction: 0xf926f762 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldmdbeq lr, {r3, r7, ip, sp, pc} │ │ │ │ ldrmi r4, [r4], -r0, ror #22 │ │ │ │ @ instruction: 0x46074632 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwls r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf7ff9b10 │ │ │ │ @ instruction: 0x06f2febb │ │ │ │ - blt 0x1a098e0 │ │ │ │ + blt 0x1a09820 │ │ │ │ movweq lr, #2671 @ 0xa6f │ │ │ │ svclt 0x00484605 │ │ │ │ @ instruction: 0xf013b2a4 │ │ │ │ andsle r0, r8, r1, lsl #20 │ │ │ │ - bmi 0x1639be4 │ │ │ │ + bmi 0x1639b24 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ ldmdavs sl, {r0, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addshi pc, r0, r0, asr #32 │ │ │ │ andcs fp, r0, r8 │ │ │ │ @@ -206323,49 +206275,49 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x460187f0 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ mrc2 7, 5, pc, cr14, cr15, {7} │ │ │ │ @ instruction: 0xf005b308 │ │ │ │ - blcs 0x11a820 │ │ │ │ + blcs 0x11a760 │ │ │ │ @ instruction: 0xf005d01f │ │ │ │ - blcs 0x19a838 │ │ │ │ + blcs 0x19a778 │ │ │ │ @ instruction: 0xf005d02f │ │ │ │ stccs 5, cr0, [r7, #-60] @ 0xffffffc4 │ │ │ │ @ instruction: 0xf645d00b │ │ │ │ - vmla.f d19, d16, d0[6] │ │ │ │ - blmi 0x109a0e8 │ │ │ │ + vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + blmi 0x109a028 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ vhadd.s8 d26, d0, d0 │ │ │ │ @ instruction: 0xf1603286 │ │ │ │ @ instruction: 0xf24efefb │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdbls r0, {r0, r1, r3, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7624638 │ │ │ │ - eorhi pc, ip, r1, ror #16 │ │ │ │ + eorhi pc, ip, r1, asr #17 │ │ │ │ eoreq lr, r4, #49545216 @ 0x2f40000 │ │ │ │ @ instruction: 0xf8551e68 │ │ │ │ mvnscs r3, r1, lsl #24 │ │ │ │ smlabtvc r0, pc, r6, pc @ │ │ │ │ andeq lr, r1, #12288 @ 0x3000 │ │ │ │ ldmda r0, {r1, r5, r8, r9, lr}^ │ │ │ │ addsmi r5, sp, #0, 30 │ │ │ │ stmda r0, {r1, r8, ip, lr, pc}^ │ │ │ │ cdpcs 6, 0, cr2, cr0, cr0, {0} │ │ │ │ adcle r4, sl, fp, lsr #12 │ │ │ │ - beq 0xa93c48 │ │ │ │ + beq 0xa93b88 │ │ │ │ strteq r3, [r4], -r3, lsl #26 │ │ │ │ cmncs pc, #13959168 @ 0xd50000 │ │ │ │ cmnpmi pc, r2, lsr #32 @ p-variant is OBSOLETE │ │ │ │ stmdaeq r4, {r0, r6, r9, fp, sp, lr, pc} │ │ │ │ mvnseq pc, r3, lsr #32 │ │ │ │ stmdbeq r6, {r0, r6, r9, fp, sp, lr, pc} │ │ │ │ - ldrsbeq lr, [pc, #-133] @ 0xd9c17 │ │ │ │ + ldrsbeq lr, [pc, #-133] @ 0xd9b57 │ │ │ │ svclt 0x00084299 │ │ │ │ @ instruction: 0xd1024290 │ │ │ │ ldmdbhi r7!, {r0, r2, r6, r7, fp, sp, lr, pc}^ │ │ │ │ strmi r2, [r2], -r0, lsl #30 │ │ │ │ addsle r4, r0, fp, lsl #12 │ │ │ │ vabd.s8 q15, q15, q13 │ │ │ │ vrsra.s64 q9, q0, #64 │ │ │ │ @@ -206382,67 +206334,67 @@ │ │ │ │ stmib r0, {r3, sp, pc}^ │ │ │ │ @ instruction: 0xf8c0aa01 │ │ │ │ @ instruction: 0xf1bfa00c │ │ │ │ @ instruction: 0xf073f95f │ │ │ │ @ instruction: 0x4601fcf7 │ │ │ │ stmib sp, {r4, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf6456000 │ │ │ │ - vaddl.s8 q10, d0, d8 │ │ │ │ - blls 0x1d9dbc │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ + blls 0x1d9cfc │ │ │ │ @ instruction: 0xf07d9a02 │ │ │ │ ldr pc, [lr, r3, asr #19] │ │ │ │ @ instruction: 0xffc0f1cc │ │ │ │ @ instruction: 0x46319a10 │ │ │ │ - submi pc, r0, r5, asr #12 │ │ │ │ + addscc pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9b8f07d │ │ │ │ svclt 0x0000e793 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - ldrshteq ip, [r3], -r4 │ │ │ │ + eorseq ip, r3, r4, asr #14 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ - bl 0xfec2dcfc │ │ │ │ + bl 0xfec2dc3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, pc, r0, lsr #31 │ │ │ │ ldcls 12, cr10, [ip, #-96] @ 0xffffffa0 │ │ │ │ andeq lr, ip, r4, lsl #17 │ │ │ │ - blt 0x7944c4 │ │ │ │ - blmi 0x193dd60 │ │ │ │ + blt 0x794404 │ │ │ │ + blmi 0x193dca0 │ │ │ │ strtmi r0, [sl], -sp, lsr #18 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ movwcs r0, #4864 @ 0x1300 │ │ │ │ ldrbmi r9, [r7], -r0, lsl #6 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff8918 │ │ │ │ usateq pc, #10, pc, asr #27 @ │ │ │ │ strle r4, [r9, #-1540] @ 0xfffff9fc │ │ │ │ - blx 0xfe3187dc │ │ │ │ - blt 0xf8864c │ │ │ │ + blx 0xfe31871c │ │ │ │ + blt 0xf8858c │ │ │ │ @ instruction: 0xf689fa99 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ ssatmi r4, #20, r7, asr #12 │ │ │ │ strtmi r9, [sl], -r3, lsl #16 │ │ │ │ @ instruction: 0xf8cd4621 │ │ │ │ stmib sp, {r2, r3, r4, sp, pc}^ │ │ │ │ @ instruction: 0xf8cd8904 │ │ │ │ @ instruction: 0xf7ffb018 │ │ │ │ strdcc pc, [r3], -r3 │ │ │ │ ldmdale r6, {r0, r1, r2, fp, sp}^ │ │ │ │ @ instruction: 0xf000e8df │ │ │ │ ldrbmi r5, [r5], #-1355 @ 0xfffffab5 │ │ │ │ - blmi 0x1e3e74 │ │ │ │ + blmi 0x1e3db4 │ │ │ │ cmncs pc, #212, 16 @ 0xd40000 │ │ │ │ ldmdbhi r1!, {r2, r6, r7, fp, sp, lr, pc}^ │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ ldm r4, {r3, sl, ip, sp}^ │ │ │ │ stmia r4, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sp}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, r9, sl, sp, lr} │ │ │ │ - bmi 0x11ce5b4 │ │ │ │ + bmi 0x11ce4f4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, pc, r2, asr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ @@ -206453,82 +206405,82 @@ │ │ │ │ andhi pc, r0, r4, asr #17 │ │ │ │ andls pc, r4, r4, asr #17 │ │ │ │ andlt pc, r8, r4, asr #17 │ │ │ │ strb r6, [r0, r7, ror #1]! │ │ │ │ andhi pc, r0, r4, lsr #17 │ │ │ │ tstmi r8, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf8a48063 │ │ │ │ - b 0x14bde2c │ │ │ │ + b 0x14bdd6c │ │ │ │ rschi r4, r3, r9, lsl r3 │ │ │ │ andlt pc, r8, r4, lsr #17 │ │ │ │ - blmi 0x7d4764 │ │ │ │ + blmi 0x7d46a4 │ │ │ │ andlt pc, sl, r4, lsr #17 │ │ │ │ ldceq 1, cr8, [fp], #-668 @ 0xfffffd64 │ │ │ │ strb r8, [ip, r3, ror #3] │ │ │ │ - stcgt 13, cr10, [pc, #-16] @ 0xd9e28 │ │ │ │ + stcgt 13, cr10, [pc, #-16] @ 0xd9d68 │ │ │ │ rsbvs r6, r1, r0, lsr #32 │ │ │ │ rscvs r6, r3, r2, lsr #1 │ │ │ │ vabd.s8 q15, q15, │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdbls sp, {r0, r1, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7619803 │ │ │ │ - andcs pc, r0, pc, asr pc @ │ │ │ │ - mvncc pc, r5, asr #12 │ │ │ │ + @ instruction: 0x2000ffbf │ │ │ │ + teqpcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl fp │ │ │ │ subsmi pc, ip, #64, 4 │ │ │ │ stc2l 1, cr15, [r4, #384]! @ 0x180 │ │ │ │ @ instruction: 0xff10f1cc │ │ │ │ biccs pc, sl, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xfbee8 │ │ │ │ + blcs 0xfbe28 │ │ │ │ vhadd.s8 , q15, │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r0, #1051]! @ 0x41b │ │ │ │ mvnsmi pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xb1b3781b │ │ │ │ stmdage r8, {r8, sp} │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ @ instruction: 0xf882f1bf │ │ │ │ ldc2 0, cr15, [sl], {115} @ 0x73 │ │ │ │ ldmdals sp, {r0, r9, sl, lr} │ │ │ │ andpl lr, r0, sp, asr #19 │ │ │ │ - rsbmi pc, r8, r5, asr #12 │ │ │ │ + adcscc pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - bls 0x300ae8 │ │ │ │ + bls 0x300a28 │ │ │ │ @ instruction: 0xf8e6f07d │ │ │ │ - bls 0x853dd4 │ │ │ │ + bls 0x853d14 │ │ │ │ @ instruction: 0xf6454629 │ │ │ │ - vaddl.s8 q10, d16, d16 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf07d002e │ │ │ │ sbfx pc, sp, #17, #27 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq ip, r3, r4, lsl #16 │ │ │ │ + eorseq ip, r3, r4, asr r7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - b 0x14c6118 │ │ │ │ - blmi 0x1f5ff48 │ │ │ │ + b 0x14c6058 │ │ │ │ + blmi 0x1f5fe88 │ │ │ │ @ instruction: 0x46424615 │ │ │ │ ldmdavs fp, {r0, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ movwcs r0, #4864 @ 0x1300 │ │ │ │ - blls 0x4feb10 │ │ │ │ + blls 0x4fea50 │ │ │ │ stc2 7, cr15, [lr, #-1020] @ 0xfffffc04 │ │ │ │ svceq 0x0010f018 │ │ │ │ - blt 0xc49b7c │ │ │ │ + blt 0xc49abc │ │ │ │ @ instruction: 0xf0104604 │ │ │ │ tstle r5, r3, lsl #20 │ │ │ │ - bmi 0x1cf1f3c │ │ │ │ + bmi 0x1cf1e7c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ ldmdavs sl, {r2, r3, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, ip, ror r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -206540,31 +206492,31 @@ │ │ │ │ andcc pc, r1, r7, lsl sp @ │ │ │ │ vadd.i8 d2, d0, d3 │ │ │ │ ldm pc, {r1, r2, r4, r5, r7, pc}^ @ │ │ │ │ ldccc 0, cr15, [lr], #-0 │ │ │ │ @ instruction: 0x07620238 │ │ │ │ @ instruction: 0xf004d471 │ │ │ │ @ instruction: 0xf04f0207 │ │ │ │ - bne 0xfe9e6774 │ │ │ │ + bne 0xfe9e66b4 │ │ │ │ @ instruction: 0xf1a200d2 │ │ │ │ @ instruction: 0xf1c20320 │ │ │ │ @ instruction: 0xf1c20e20 │ │ │ │ - blx 0xa1a008 │ │ │ │ - blx 0x2597c4 │ │ │ │ - blx 0x958f9c │ │ │ │ - b 0x1415f94 │ │ │ │ - blx 0x11cfd0 │ │ │ │ + blx 0xa19f48 │ │ │ │ + blx 0x259704 │ │ │ │ + blx 0x958edc │ │ │ │ + b 0x1415ed4 │ │ │ │ + blx 0x11cf10 │ │ │ │ addsmi pc, r5, r3, lsl #6 │ │ │ │ - blx 0x12abac │ │ │ │ + blx 0x12aaec │ │ │ │ ldm r4, {r1, r9, ip, sp, lr, pc}^ │ │ │ │ bicsmi r0, r2, #-1073741793 @ 0xc000001f │ │ │ │ - b 0x16af18 │ │ │ │ - b 0x145d7b0 │ │ │ │ - b 0x19b7c8 │ │ │ │ - b 0x145d7bc │ │ │ │ + b 0x16ae58 │ │ │ │ + b 0x145d6f0 │ │ │ │ + b 0x19b708 │ │ │ │ + b 0x145d6fc │ │ │ │ ldm r4, {r2, r3, r8, r9, sl}^ │ │ │ │ strmi r8, [r9, #2431] @ 0x97f │ │ │ │ strmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r4, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ strbmi r0, [r0], -r0, lsl #30 │ │ │ │ adcle r4, r8, r9, asr #12 │ │ │ │ @@ -206591,24 +206543,24 @@ │ │ │ │ @ instruction: 0xd102429e │ │ │ │ strcs lr, [r0, -r1, asr #16] │ │ │ │ ldrtmi r2, [r3], -r0, lsl #30 │ │ │ │ mcreq 1, 1, sp, cr13, cr4, {7} │ │ │ │ ldrb r7, [r6, -r5, ror #1]! │ │ │ │ cdp2 1, 2, cr15, cr10, cr12, {6} │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vmla.f d19, d16, d0[6] │ │ │ │ - blmi 0xb1a500 │ │ │ │ + vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + blmi 0xb1a440 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf16032ba │ │ │ │ vfma.f32 , q15, │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdbls r0, {r0, r1, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7614648 │ │ │ │ - @ instruction: 0xf24efe57 │ │ │ │ + @ instruction: 0xf24efeb7 │ │ │ │ vqdmlal.s q9, d16, d2[3] │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ rscsle r2, r4, r0, lsl #22 │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vrshl.s8 , , q15 │ │ │ │ @@ -206618,31 +206570,31 @@ │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1be1104 │ │ │ │ @ instruction: 0xf073ff87 │ │ │ │ @ instruction: 0x4601fb1f │ │ │ │ stmib sp, {r4, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf6458000 │ │ │ │ - vmla.i d20, d16, d0[3] │ │ │ │ - blls 0x1da16c │ │ │ │ + vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ + blls 0x1da0ac │ │ │ │ @ instruction: 0xf07c9a02 │ │ │ │ ldrb pc, [r0, fp, ror #31] @ │ │ │ │ @ instruction: 0x46419a10 │ │ │ │ - andpl pc, r4, r5, asr #12 │ │ │ │ + subsmi pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffe2f07c │ │ │ │ andcs lr, r0, r7, asr #15 │ │ │ │ - mvncc pc, r5, asr #12 │ │ │ │ + teqpcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ sbccc pc, sp, #64, 4 │ │ │ │ stc2 1, cr15, [r8], #384 @ 0x180 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq ip, r3, r4, lsl r8 │ │ │ │ + eorseq ip, r3, r4, ror #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r4], -pc, lsl #1 │ │ │ │ @ instruction: 0xf0144abd │ │ │ │ ldmib sp, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ @@ -206670,15 +206622,15 @@ │ │ │ │ ldmdaeq r3, {r3, r4, r8, sp, pc} │ │ │ │ @ instruction: 0xf8c49603 │ │ │ │ @ instruction: 0xf8c48000 │ │ │ │ ldrb r9, [r9, r4] │ │ │ │ andhi pc, r0, r4, lsr #17 │ │ │ │ tstmi r8, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf8a48063 │ │ │ │ - b 0x14be190 │ │ │ │ + b 0x14be0d0 │ │ │ │ rschi r4, r3, r9, lsl r3 │ │ │ │ @ instruction: 0xf8c4e7ce │ │ │ │ @ instruction: 0xf8c48000 │ │ │ │ strb r9, [r9, r4] │ │ │ │ andeq pc, r8, #-1073741774 @ 0xc0000032 │ │ │ │ @ instruction: 0xf1000761 │ │ │ │ @ instruction: 0xf1bb808f │ │ │ │ @@ -206688,111 +206640,111 @@ │ │ │ │ strbeq pc, [r0, -r3, asr #3] @ │ │ │ │ streq pc, [r0, #-419]! @ 0xfffffe5d │ │ │ │ eoreq pc, r0, r3, asr #3 │ │ │ │ vmlaeq.f64 d14, d27, d20 │ │ │ │ @ instruction: 0xf505fa01 │ │ │ │ @ instruction: 0xf607fa21 │ │ │ │ @ instruction: 0xf000fa21 │ │ │ │ - blx 0x92ae80 │ │ │ │ - b 0x14d75e8 │ │ │ │ + blx 0x92adc0 │ │ │ │ + b 0x14d7528 │ │ │ │ movwmi r0, #26571 @ 0x67cb │ │ │ │ msreq CPSR_, r7, lsr #3 │ │ │ │ stceq 1, cr15, [r0], #-796 @ 0xfffffce4 │ │ │ │ - blx 0x26a4d0 │ │ │ │ + blx 0x26a410 │ │ │ │ @ instruction: 0xf1a7f101 │ │ │ │ - blx 0xa5a264 │ │ │ │ + blx 0xa5a1a4 │ │ │ │ movwmi pc, #56332 @ 0xdc0c @ │ │ │ │ smlawteq r0, r7, r1, pc @ │ │ │ │ @ instruction: 0xf000fa08 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ stc2 10, cr15, [r7], {9} @ │ │ │ │ @ instruction: 0xf101fa28 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - b 0x13ea4fc │ │ │ │ - blx 0x2dd20c │ │ │ │ + b 0x13ea43c │ │ │ │ + blx 0x2dd14c │ │ │ │ ldm lr, {r0, r1, r2, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r8}^ │ │ │ │ mvnsmi r8, #24, 18 @ 0x60000 │ │ │ │ ldrbmi r4, [r9], sp, ror #7 │ │ │ │ strls r9, [r7], #-772 @ 0xfffffcfc │ │ │ │ - beq 0x114a38 │ │ │ │ + beq 0x114978 │ │ │ │ movweq lr, #31306 @ 0x7a4a │ │ │ │ - beq 0x154a3c │ │ │ │ - b 0x137ee34 │ │ │ │ + beq 0x15497c │ │ │ │ + b 0x137ed74 │ │ │ │ movwls r0, #13068 @ 0x330c │ │ │ │ strcc lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ - blge 0x20d45b0 │ │ │ │ + blge 0x20d44f0 │ │ │ │ svclt 0x0008458b │ │ │ │ smlabble r3, r2, r5, r4 │ │ │ │ ldrbtcc lr, [r8], #-2254 @ 0xfffff732 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0x46594650 │ │ │ │ - blls 0x20e9e8 │ │ │ │ + blls 0x20e928 │ │ │ │ stcls 6, cr4, [r7], {203} @ 0xcb │ │ │ │ ldmdbhi r8, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c34422 │ │ │ │ @ instruction: 0xf1a30420 │ │ │ │ - blx 0xada2e4 │ │ │ │ - blx 0x356674 │ │ │ │ - blx 0xb5727c │ │ │ │ + blx 0xada224 │ │ │ │ + blx 0x3565b4 │ │ │ │ + blx 0xb571bc │ │ │ │ msrmi CPSR_c, #0 │ │ │ │ - blx 0xb2ae78 │ │ │ │ + blx 0xb2adb8 │ │ │ │ ldrmi pc, [r0], -r3, lsl #6 │ │ │ │ - blne 0x15827c │ │ │ │ - b 0x111caa4 │ │ │ │ - beq 0x7b2690 │ │ │ │ + blne 0x1581bc │ │ │ │ + b 0x111c9e4 │ │ │ │ + beq 0x7b25d0 │ │ │ │ ldrbmi r1, [ip, #-2692] @ 0xfffff57c │ │ │ │ @ instruction: 0xe74bdbf6 │ │ │ │ tstpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf4304 │ │ │ │ + blcs 0xf4244 │ │ │ │ @ instruction: 0x4631d171 │ │ │ │ @ instruction: 0xf7614638 │ │ │ │ - andcs pc, r0, r9, lsr sp @ │ │ │ │ - mvncc pc, r5, asr #12 │ │ │ │ + mulcs r0, r9, sp │ │ │ │ + teqpcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, asr fp │ │ │ │ andmi pc, sp, #64, 4 │ │ │ │ - blx 0xff09683a │ │ │ │ + blx 0xff09677a │ │ │ │ movweq pc, #20907 @ 0x51ab @ │ │ │ │ svclt 0x009c2b02 │ │ │ │ ldmdbne r2, {r1, r5, r7, r9, sl, lr} │ │ │ │ addhi pc, r6, r0, lsl #4 │ │ │ │ - blhi 0x1582f4 │ │ │ │ + blhi 0x158234 │ │ │ │ tstcs r8, pc, asr #20 │ │ │ │ tstcs r9, #323584 @ 0x4f000 │ │ │ │ stmdavs r9, {r0, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x46994592 │ │ │ │ - b 0x14ceab0 │ │ │ │ + b 0x14ce9f0 │ │ │ │ @ instruction: 0xf04f03cb │ │ │ │ @ instruction: 0xf1c331ff │ │ │ │ @ instruction: 0xf00a0540 │ │ │ │ @ instruction: 0xf1a30007 │ │ │ │ @ instruction: 0xf1c30420 │ │ │ │ - blx 0x91af78 │ │ │ │ - bl 0xfeb96b10 │ │ │ │ - blx 0x11cb00 │ │ │ │ + blx 0x91aeb8 │ │ │ │ + bl 0xfeb96a50 │ │ │ │ + blx 0x11ca40 │ │ │ │ sbceq pc, r0, r4, lsl #8 │ │ │ │ vpmax.u8 d15, d3, d17 │ │ │ │ rscmi r4, r9, r2, lsr #6 │ │ │ │ @ instruction: 0xf1a0431a │ │ │ │ @ instruction: 0xf1c00420 │ │ │ │ - blx 0x11b798 │ │ │ │ + blx 0x11b6d8 │ │ │ │ @ instruction: 0xf1a0f300 │ │ │ │ - blx 0x2da7a0 │ │ │ │ - blx 0x197334 │ │ │ │ + blx 0x2da6e0 │ │ │ │ + blx 0x197274 │ │ │ │ movwmi pc, #45313 @ 0xb101 @ │ │ │ │ smlawteq r0, r0, r1, pc @ │ │ │ │ @ instruction: 0xf600fa09 │ │ │ │ @ instruction: 0xf505fa22 │ │ │ │ - blx 0xaeafd0 │ │ │ │ + blx 0xaeaf10 │ │ │ │ msrmi CPSR_fxc, #1073741824 @ 0x40000000 │ │ │ │ movwmi r4, #57474 @ 0xe082 │ │ │ │ @ instruction: 0xf700fa08 │ │ │ │ - ldrsbeq lr, [pc, #-138] @ 0xda2be │ │ │ │ + ldrsbeq lr, [pc, #-138] @ 0xda1fe │ │ │ │ bicsmi r4, fp, #1207959555 @ 0x48000003 │ │ │ │ @ instruction: 0x0c00ea02 │ │ │ │ streq lr, [r7], #-2636 @ 0xfffff5b4 │ │ │ │ @ instruction: 0x0c01ea03 │ │ │ │ streq lr, [r6, #-2636] @ 0xfffff5b4 │ │ │ │ ldmdbhi pc!, {r1, r3, r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ svclt 0x00084589 │ │ │ │ @@ -206817,48 +206769,48 @@ │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ ldc2l 1, cr15, [sl, #760]! @ 0x2f8 │ │ │ │ @ instruction: 0xf992f073 │ │ │ │ strmi r9, [r1], -sl, lsl #22 │ │ │ │ stmib sp, {r3, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf6455600 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmvn.i32 q10, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf07c002e │ │ │ │ @ instruction: 0xe762fe5f │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vmla.f d19, d16, d0[6] │ │ │ │ - blmi 0x2da898 │ │ │ │ + vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + blmi 0x2da7d8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1604201 │ │ │ │ ldrtmi pc, [r2], -r5, lsr #22 @ │ │ │ │ @ instruction: 0xf6454629 │ │ │ │ - vmla.i d21, d0, d0[5] │ │ │ │ + vshr.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf07c002e │ │ │ │ strb pc, [lr, -fp, asr #28] @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, r4, lsr #16 │ │ │ │ + eorseq ip, r3, r4, ror r7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ movwcs r4, #5661 @ 0x161d │ │ │ │ stcls 6, cr4, [r8], {7} │ │ │ │ ldrdhi pc, [r4], -sp @ │ │ │ │ stmdbeq r4!, {r8, r9, ip, pc} │ │ │ │ strtmi r4, [r2], -r3, asr #12 │ │ │ │ - blx 0xfe11842c │ │ │ │ + blx 0xfe11836c │ │ │ │ svclt 0x004806e3 │ │ │ │ @ instruction: 0x4602ba33 │ │ │ │ - blt 0xc8a15c │ │ │ │ + blt 0xc8a09c │ │ │ │ svclt 0x00484641 │ │ │ │ @ instruction: 0x4638461d │ │ │ │ strls r4, [r0], -r3, lsr #12 │ │ │ │ @ instruction: 0xf7ff9501 │ │ │ │ - bmi 0x319d94 │ │ │ │ + bmi 0x319cd4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -206871,46 +206823,46 @@ │ │ │ │ vhadd.s8 d27, d20, d11 │ │ │ │ vmlsl.s8 , d16, d24 │ │ │ │ @ instruction: 0x46910a95 │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ cdpne 3, 1, cr9, cr3, cr3, {0} │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ vcgt.s8 d25, d12, d5 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + vbic.i32 d21, #3328 @ 0x00000d00 │ │ │ │ movwls r0, #33570 @ 0x8322 │ │ │ │ movwls r2, #17152 @ 0x4300 │ │ │ │ ldrtmi r2, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ movwls r8, #4096 @ 0x1000 │ │ │ │ @ instruction: 0xf9f4f081 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ adchi pc, r2, r0 │ │ │ │ stmdbls r3, {r1, r7, r9, fp, sp, lr} │ │ │ │ - b 0x9748d8 │ │ │ │ + b 0x974818 │ │ │ │ stmibvs r7, {r0, r8, sl} │ │ │ │ streq lr, [r9, #-2629] @ 0xfffff5bb │ │ │ │ strle r0, [fp, #-1872] @ 0xfffff8b0 │ │ │ │ svclt 0x004d0769 │ │ │ │ tsteq r2, r5, lsr #20 │ │ │ │ tstls r4, r1, lsl #2 │ │ │ │ svclt 0x00429804 │ │ │ │ smlalbteq pc, r0, r1, r3 @ │ │ │ │ andls r4, r4, r8, lsl #6 │ │ │ │ svclt 0x0008429e │ │ │ │ svclt 0x000c45b8 │ │ │ │ - bleq 0x156638 │ │ │ │ - bleq 0x11663c │ │ │ │ + bleq 0x156578 │ │ │ │ + bleq 0x11657c │ │ │ │ adcshi pc, r5, r0 │ │ │ │ andsle r4, r8, r9, lsr #11 │ │ │ │ stmdale r3, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf0029a05 │ │ │ │ svclt 0x00280201 │ │ │ │ - bllt 0xd62d18 │ │ │ │ + bllt 0xd62c58 │ │ │ │ @ instruction: 0xf0c045b8 │ │ │ │ - bllt 0xff03a894 │ │ │ │ + bllt 0xff03a7d4 │ │ │ │ ldrbmi r4, [r1], -r0, lsr #12 │ │ │ │ @ instruction: 0xf0803c08 │ │ │ │ stmdbls r8, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf07b4620 │ │ │ │ ldrmi pc, [r8, #4005]! @ 0xfa5 │ │ │ │ @ instruction: 0x1c7ed96b │ │ │ │ strbmi lr, [sl, #-1976] @ 0xfffff848 │ │ │ │ @@ -206922,15 +206874,15 @@ │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ cmnvs r3, r6, lsr #2 │ │ │ │ @ instruction: 0x51a8f244 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr12, cr0, {4} │ │ │ │ eorscs lr, r8, r5, ror #15 │ │ │ │ @ instruction: 0xf1519306 │ │ │ │ - blls 0x29a4f4 │ │ │ │ + blls 0x29a434 │ │ │ │ ldrbmi r6, [r1], -r6, lsl #3 │ │ │ │ @ instruction: 0xf8c03b01 │ │ │ │ andvs fp, r3, #36 @ 0x24 │ │ │ │ @ instruction: 0xf8c02300 │ │ │ │ andcc r9, r8, r0, lsr r0 │ │ │ │ @ instruction: 0xf0806143 │ │ │ │ ldrmi pc, [r8, #3705]! @ 0xe79 │ │ │ │ @@ -206938,15 +206890,15 @@ │ │ │ │ strb r6, [lr, r5, lsr #5] │ │ │ │ @ instruction: 0x46204651 │ │ │ │ @ instruction: 0xf0809206 │ │ │ │ mrcne 15, 3, APSR_nzcv, cr3, cr3, {3} │ │ │ │ ldrbmi r4, [r1], -r0, lsr #12 │ │ │ │ andslt pc, ip, r4, asr #17 │ │ │ │ @ instruction: 0xf08061a3 │ │ │ │ - bls 0x299f4c │ │ │ │ + bls 0x299e8c │ │ │ │ @ instruction: 0xf0c045b8 │ │ │ │ stccs 0, cr8, [r0, #-672] @ 0xfffffd60 │ │ │ │ ldrhtcs sp, [r8], -fp │ │ │ │ @ instruction: 0xffb8f151 │ │ │ │ orrvs r2, r6, r0, lsl #6 │ │ │ │ @ instruction: 0x51a8f244 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @@ -206955,15 +206907,15 @@ │ │ │ │ andcc r3, r8, r7, lsl #14 │ │ │ │ cdp2 0, 5, cr15, cr0, cr0, {4} │ │ │ │ ldrbmi lr, [r1], -r9, lsr #15 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1a43206 │ │ │ │ movwls r0, #37640 @ 0x9308 │ │ │ │ @ instruction: 0xff4af080 │ │ │ │ - bls 0x2c120c │ │ │ │ + bls 0x2c114c │ │ │ │ ldmdale r5, {r1, r2, r3, r4, r7, r9, lr} │ │ │ │ @ instruction: 0xf0c045b8 │ │ │ │ ldmib sp, {r2, r4, r5, r8, pc}^ │ │ │ │ @ instruction: 0xf07b1008 │ │ │ │ smmulr r1, fp, pc @ │ │ │ │ svceq 0x0000f1b9 │ │ │ │ stmdals r4, {r2, r3, r6, r8, ip, lr, pc} │ │ │ │ @@ -206998,15 +206950,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vmax.s8 d20, d4, d16 │ │ │ │ vaddw.s8 , q8, d24 │ │ │ │ stccc 1, cr0, [r8], {149} @ 0x95 │ │ │ │ cdp2 0, 15, cr15, cr6, cr0, {4} │ │ │ │ vmax.s8 d20, d12, d16 │ │ │ │ - vsra.s64 , , #64 │ │ │ │ + vbic.i32 d21, #13 @ 0x0000000d │ │ │ │ @ instruction: 0xf07b0122 │ │ │ │ ldr pc, [r2, fp, ror #29]! │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf1b880a8 │ │ │ │ strdle r3, [r1, #-255] @ 0xffffff01 │ │ │ │ @ instruction: 0xf1512038 │ │ │ │ movwcs pc, #3899 @ 0xf3b @ │ │ │ │ @@ -207072,15 +207024,15 @@ │ │ │ │ mcr2 1, 6, pc, cr2, cr1, {2} @ │ │ │ │ orrvs r2, r6, r0, lsl #6 │ │ │ │ @ instruction: 0x51a8f244 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ bicvs r6, r3, r5, lsl #6 │ │ │ │ movwhi lr, #35264 @ 0x89c0 │ │ │ │ @ instruction: 0xf0803008 │ │ │ │ - bls 0x1d9d34 │ │ │ │ + bls 0x1d9c74 │ │ │ │ mlascs r8, pc, r7, lr @ │ │ │ │ @ instruction: 0xf1519203 │ │ │ │ strmi pc, [r3], -pc, lsr #29 │ │ │ │ vpmax.s8 d25, d4, d3 │ │ │ │ vaddw.s8 , q8, d24 │ │ │ │ movwvs r0, #8597 @ 0x2195 │ │ │ │ @ instruction: 0xf1086207 │ │ │ │ @@ -207093,15 +207045,15 @@ │ │ │ │ cdpne 7, 7, cr14, cr2, cr6, {1} │ │ │ │ andls r4, r1, r3, lsl #12 │ │ │ │ adcpl pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf0819200 │ │ │ │ strmi pc, [r5], -r9, asr #16 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - bvs 0xfe1c6544 │ │ │ │ + bvs 0xfe1c6484 │ │ │ │ @ instruction: 0xf47f4599 │ │ │ │ vmax.f32 q13, q2, q3 │ │ │ │ vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0xf0800195 │ │ │ │ @ instruction: 0xf1b8fe2b │ │ │ │ strdle r3, [ip], -pc @ │ │ │ │ @ instruction: 0xf1084623 │ │ │ │ @@ -207120,28 +207072,28 @@ │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vaddw.s8 , q8, d24 │ │ │ │ @ instruction: 0x46200195 │ │ │ │ andslt pc, r4, r4, asr #17 │ │ │ │ @ instruction: 0xf0806123 │ │ │ │ stccs 12, cr15, [r0, #-1020] @ 0xfffffc04 │ │ │ │ mcrge 4, 6, pc, cr5, cr15, {1} @ │ │ │ │ - bvs 0xfe9d4410 │ │ │ │ + bvs 0xfe9d4350 │ │ │ │ @ instruction: 0xd1e04599 │ │ │ │ @ instruction: 0x51a8f244 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r6, #512]! @ 0x200 │ │ │ │ streq pc, [r8], -r4, lsr #3 │ │ │ │ movwcs lr, #27092 @ 0x69d4 │ │ │ │ stmib r5, {r4, r5, r9, sl, lr}^ │ │ │ │ vcgt.s8 d18, d12, d6 │ │ │ │ - vsra.s64 , , #64 │ │ │ │ + vbic.i32 d21, #13 @ 0x0000000d │ │ │ │ @ instruction: 0xf07b0122 │ │ │ │ ldrb pc, [r0, r5, ror #27] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31abc │ │ │ │ + bl 0xfec319fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ stc2l 0, cr15, [r6], {134} @ 0x86 │ │ │ │ @ instruction: 0xf8d4b1a0 │ │ │ │ @ instruction: 0xf5043088 │ │ │ │ @ instruction: 0xf64f5200 │ │ │ │ @@ -207149,30 +207101,30 @@ │ │ │ │ addcc pc, r8, r4, asr #17 │ │ │ │ andne pc, sl, #10616832 @ 0xa20000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrbne pc, [r4], #-589 @ 0xfffffdb3 @ │ │ │ │ + strteq pc, [r4], #589 @ 0x24d │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - orrpl pc, ip, r5, asr #12 │ │ │ │ + bicsmi pc, ip, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorscs r4, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf1609400 │ │ │ │ svclt 0x0000f891 │ │ │ │ - eorseq ip, r3, r4, lsr r8 │ │ │ │ + eorseq ip, r3, r4, lsl #15 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [sl], {112} @ 0x70 │ │ │ │ stmiapl r3!, {r1, r9, sl, lr}^ │ │ │ │ - blcs 0x146eb4 │ │ │ │ + blcs 0x146df4 │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ andle r2, r0, r2 │ │ │ │ andsvs r4, r3, r8, lsl #12 │ │ │ │ - blmi 0x218aac │ │ │ │ + blmi 0x2189ec │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ strmi r6, [r8], -r3, lsl #16 │ │ │ │ ldrb r3, [r4, r2, lsl #6]! │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ cmnmi r0, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -207213,39 +207165,39 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ cmnhi r0, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0x4df0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ movwcs fp, #32902 @ 0x8086 │ │ │ │ - adcspl pc, r8, #72351744 @ 0x4500000 │ │ │ │ + andpl pc, r8, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - msrne R12_usr, r9 │ │ │ │ + cmnpeq r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strmi r9, [r7], -r3, lsl #6 │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ andls r3, r5, #1044480 @ 0xff000 │ │ │ │ - eorscs pc, r8, #74448896 @ 0x4700000 │ │ │ │ + addne pc, r8, #74448896 @ 0x4700000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r9, r4, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf6452101 │ │ │ │ - vmlal.s , d16, d0[4] │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #-536870910 @ 0xe0000002 │ │ │ │ - adcpl pc, r4, #72351744 @ 0x4500000 │ │ │ │ + rscsmi pc, r4, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blcc 0xd6b74 │ │ │ │ + blcc 0xd6ab4 │ │ │ │ @ instruction: 0xff64f1cb │ │ │ │ stc2l 0, cr15, [lr, #48]! @ 0x30 │ │ │ │ adcpl pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blge 0x115184 │ │ │ │ + blge 0x1150c4 │ │ │ │ @ instruction: 0xff28f080 │ │ │ │ @ instruction: 0xf645b390 │ │ │ │ - vmul.i d21, d16, d0[0] │ │ │ │ + vmov.i16 d21, #0 @ 0x0000 │ │ │ │ strmi r0, [r4], -lr, lsr #16 │ │ │ │ strbmi r6, [r2], -r1, lsr #21 │ │ │ │ @ instruction: 0xf01169a5 │ │ │ │ stmdbvs r3!, {r0, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0e2d │ │ │ │ @ instruction: 0xf0110e72 │ │ │ │ @@ -207266,15 +207218,15 @@ │ │ │ │ @ instruction: 0xf080ab00 │ │ │ │ @ instruction: 0x4604ff17 │ │ │ │ bicsle r2, r1, r0, lsl #16 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf00c4df0 │ │ │ │ svclt 0x0000bdc1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31cd0 │ │ │ │ + bl 0xfec31c10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ stmib sp, {r1, r9, sl, lr}^ │ │ │ │ vcgt.s8 d16, d4, d0 │ │ │ │ vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0xf0800095 │ │ │ │ @@ -207301,15 +207253,15 @@ │ │ │ │ andlt r6, r3, r0, lsr #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf00cbd30 │ │ │ │ @ instruction: 0xe7dafd7b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31d5c │ │ │ │ + bl 0xfec31c9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstle r9, #268435464 @ 0x10000008 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ stc2 0, cr15, [lr, #48] @ 0x30 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ @@ -207318,113 +207270,113 @@ │ │ │ │ cdp2 0, 9, cr15, cr0, cr0, {4} │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ andlt r0, r3, r0, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - orrpl pc, ip, r5, asr #12 │ │ │ │ + bicsmi pc, ip, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcspl pc, r8, r5, asr #12 │ │ │ │ + eorpl pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf1972265 │ │ │ │ svclt 0x0000f88f │ │ │ │ - eorseq ip, r3, r4, asr #16 │ │ │ │ + mlaseq r3, r4, r7, ip │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addmi fp, r8, #130 @ 0x82 │ │ │ │ @ instruction: 0x461ed855 │ │ │ │ movwvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ svclt 0x00182b00 │ │ │ │ ldmdale r1!, {r0, r3, r4, r7, r9, lr}^ │ │ │ │ - bcs 0xec448 │ │ │ │ + bcs 0xec388 │ │ │ │ cdpcs 0, 0, cr13, cr0, cr1, {3} │ │ │ │ mrcne 0, 3, sp, cr4, cr2, {2} │ │ │ │ stmdbeq r6, {r2, r4, r9, fp, sp, lr, pc} │ │ │ │ strmi sp, [r0], lr, asr #2 │ │ │ │ - bcc 0xd701c │ │ │ │ + bcc 0xd6f5c │ │ │ │ @ instruction: 0xf1c64444 │ │ │ │ - b 0x1dcc08 │ │ │ │ + b 0x1dcb48 │ │ │ │ @ instruction: 0xf00c0408 │ │ │ │ adcmi pc, r5, #4032 @ 0xfc0 │ │ │ │ vcgt.s8 d29, d4, d24 │ │ │ │ vabdl.s8 , d16, d24 │ │ │ │ mul sl, r5, r7 │ │ │ │ movwmi lr, #27088 @ 0x69d0 │ │ │ │ @ instruction: 0xf17342ac │ │ │ │ andsle r0, sp, #0, 6 │ │ │ │ - b 0x1ebcfc │ │ │ │ + b 0x1ebc3c │ │ │ │ adcmi r0, r5, #8, 8 @ 0x8000000 │ │ │ │ - blne 0xbcf894 │ │ │ │ + blne 0xbcf7d4 │ │ │ │ tstle r5, #348127232 @ 0x14c00000 │ │ │ │ tsteq r4, sl, lsl #22 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0801900 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xdac68 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xdaba8 @ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf64587f0 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmla.i d21, d16, d0[6] │ │ │ │ - blmi 0x65ad48 │ │ │ │ + vmvn.i32 d21, #8 @ 0x00000008 │ │ │ │ + blmi 0x65ac88 │ │ │ │ rsbcs pc, pc, #64, 4 │ │ │ │ @ instruction: 0xf81ef197 │ │ │ │ - orrpl pc, ip, r5, asr #12 │ │ │ │ + bicsmi pc, ip, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsvs pc, r8, r5, asr #12 │ │ │ │ + rsbpl pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ @ instruction: 0xf1972272 │ │ │ │ @ instruction: 0xf645f811 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vaddl.s8 q11, d0, d12 │ │ │ │ - blmi 0x31ad7c │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ + blmi 0x31acbc │ │ │ │ rsbscs pc, r1, #64, 4 │ │ │ │ @ instruction: 0xf804f197 │ │ │ │ - orrpl pc, ip, r5, asr #12 │ │ │ │ + bicsmi pc, ip, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscspl pc, r4, r5, asr #12 │ │ │ │ + subpl pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf196721c │ │ │ │ svclt 0x0000fff7 │ │ │ │ - eorseq ip, r3, ip, asr r8 │ │ │ │ + eorseq ip, r3, ip, lsr #15 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0xffcef1c7 │ │ │ │ @ instruction: 0xf00c4680 │ │ │ │ @ instruction: 0xf5b8fcc1 │ │ │ │ svclt 0x00c35f80 │ │ │ │ movweq pc, #456 @ 0x1c8 @ │ │ │ │ - ldrbcc pc, [pc, #264]! @ 0xdae20 @ │ │ │ │ + ldrbcc pc, [pc, #264]! @ 0xdad60 @ │ │ │ │ vqadd.u32 d20, d15, d12 │ │ │ │ @ instruction: 0xf04f040b │ │ │ │ svclt 0x00d40700 │ │ │ │ - ldrbvc pc, [pc, #1540]! @ 0xdb32c @ │ │ │ │ + ldrbvc pc, [pc, #1540]! @ 0xdb26c @ │ │ │ │ vmla.i8 d17, d4, d29 │ │ │ │ vaddl.s8 , d16, d24 │ │ │ │ @ instruction: 0x46220095 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0805700 │ │ │ │ strhlt pc, [r0, #-211] @ 0xffffff2d @ │ │ │ │ movwcs lr, #27088 @ 0x69d0 │ │ │ │ @@ -207435,40 +207387,40 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movwcs r4, #9769 @ 0x2629 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - blx 0xfe118d72 │ │ │ │ + blx 0xfe118cb2 │ │ │ │ mvnspl pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andeq pc, r5, #6 │ │ │ │ - bcc 0xe1f28 │ │ │ │ + bcc 0xe1e68 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ ldmdavs r8, {r0, r3, r8, r9, fp, ip} │ │ │ │ andlt r4, r2, r0, lsr #8 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x974b8 │ │ │ │ + blt 0x973f8 │ │ │ │ svcpl 0x0080f5b8 │ │ │ │ and sp, ip, r2, lsl #24 │ │ │ │ tstmi lr, #536576 @ 0x83000 │ │ │ │ strtmi r3, [r2], -r8, lsl #16 │ │ │ │ movwcs r3, #8 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ ldc2 0, cr15, [r8, #512] @ 0x200 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf645e7c9 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ - blmi 0x15ae84 │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ + blmi 0x15adc4 │ │ │ │ eorvc pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xff80f196 │ │ │ │ - eorseq ip, r3, r4, ror r8 │ │ │ │ + eorseq ip, r3, r4, asr #15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -r5, lsl #1 │ │ │ │ strmi r2, [r9], r0, lsl #10 │ │ │ │ ldc2 0, cr15, [r4], {12} │ │ │ │ @@ -207479,99 +207431,99 @@ │ │ │ │ stc2l 0, cr15, [lr, #-512] @ 0xfffffe00 │ │ │ │ suble r2, r1, r0, lsl #16 │ │ │ │ ldrbteq r6, [r1], r6, lsl #21 │ │ │ │ @ instruction: 0xf016d53e │ │ │ │ cmnle r8, r2, lsl #14 │ │ │ │ @ instruction: 0xff42f1c7 │ │ │ │ @ instruction: 0xf5b04683 │ │ │ │ - stclle 15, cr5, [pc, #-512]! @ 0xdac24 │ │ │ │ + stclle 15, cr5, [pc, #-512]! @ 0xdab64 │ │ │ │ vhsub.s8 q10, , │ │ │ │ @ instruction: 0xf6cf0a01 │ │ │ │ strdmi r7, [r3], -pc @ │ │ │ │ stmiapl r8!, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - beq 0x1d5ce4 │ │ │ │ - ldrbvc pc, [pc, #1539]! @ 0xdb443 @ │ │ │ │ + beq 0x1d5c24 │ │ │ │ + ldrbvc pc, [pc, #1539]! @ 0xdb383 @ │ │ │ │ movwls r4, #9788 @ 0x263c │ │ │ │ and r9, fp, r3 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0x1518e46 │ │ │ │ + blx 0x1518d86 │ │ │ │ strpl pc, [r0, #1285] @ 0x505 │ │ │ │ - bl 0x36bad8 │ │ │ │ + bl 0x36ba18 │ │ │ │ ldrmi r0, [fp, #773] @ 0x305 │ │ │ │ stmdble r4!, {r2, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrbtvc pc, [pc], r5, lsr #13 @ │ │ │ │ ldrtmi r2, [r2], -r0, lsl #6 │ │ │ │ strls r4, [r0], -r0, asr #12 │ │ │ │ @ instruction: 0xf0809301 │ │ │ │ stmdacs r0, {r0, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - bvs 0xfe1cf218 │ │ │ │ + bvs 0xfe1cf158 │ │ │ │ @ instruction: 0x06da431f │ │ │ │ movwcs sp, #1508 @ 0x5e4 │ │ │ │ strtmi r2, [r9], -r2, lsl #4 │ │ │ │ @ instruction: 0xf0474630 │ │ │ │ @ instruction: 0xf7ff0702 │ │ │ │ @ instruction: 0xe7dbfaf3 │ │ │ │ - blx 0xff796ec6 │ │ │ │ + blx 0xff796e06 │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdbls r3, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ vaba.s8 q8, q2, │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ svclt 0x00440395 │ │ │ │ streq pc, [r5, -r7, lsr #32] │ │ │ │ streq pc, [r1, -r7, asr #32] │ │ │ │ andeq pc, r7, #7 │ │ │ │ - blls 0x174f28 │ │ │ │ + blls 0x174e68 │ │ │ │ ldrmi r4, [r8], -r3, lsl #8 │ │ │ │ - blx 0x19975f0 │ │ │ │ - blx 0xfef96f06 │ │ │ │ + blx 0x1997530 │ │ │ │ + blx 0xfef96e46 │ │ │ │ andlt r1, r5, r0, ror #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf00c8ff0 │ │ │ │ andcs pc, r1, sp, lsr #23 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r4, r2, #34603008 @ 0x2100000 │ │ │ │ - b 0x126c7b8 │ │ │ │ + b 0x126c6f8 │ │ │ │ vabd.u32 d16, d15, d2 │ │ │ │ tstls r2, fp, lsl #2 │ │ │ │ @ instruction: 0xf601460c │ │ │ │ @ instruction: 0x462071ff │ │ │ │ - blx 0xfeb98f1c │ │ │ │ + blx 0xfeb98e5c │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0xffa18f1c │ │ │ │ + blx 0xffa18e5c │ │ │ │ orrpl pc, r0, pc, asr #8 │ │ │ │ ldr r4, [sp, r4, lsl #12]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec32138 │ │ │ │ + bl 0xfec32078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldrmi r4, [r8], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ff4611 │ │ │ │ stmdacs r1, {r0, r1, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r2, {r0, r1, ip, lr, pc} │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, #56, 26 @ 0xe00 │ │ │ │ @ instruction: 0xf19a4629 │ │ │ │ @ instruction: 0x4620fcb7 │ │ │ │ - cdp2 7, 11, cr15, cr2, cr0, {3} │ │ │ │ + @ instruction: 0xff12f760 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r1, r5, r5, asr #28 │ │ │ │ adcmi r4, r8, #218103808 @ 0xd000000 │ │ │ │ andcs fp, r0, r8, lsl #31 │ │ │ │ @@ -207589,26 +207541,26 @@ │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ ldc2l 0, cr15, [r0], #-512 @ 0xfffffe00 │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ ldmib ip, {r6, r8, r9, ip, sp, pc}^ │ │ │ │ addsmi r2, r4, #402653184 @ 0x18000000 │ │ │ │ movweq lr, #15223 @ 0x3b77 │ │ │ │ @ instruction: 0xf8dcd33a │ │ │ │ - b 0xa6309c │ │ │ │ + b 0xa62fdc │ │ │ │ @ instruction: 0xf0330302 │ │ │ │ teqle r3, r2, lsl #2 │ │ │ │ @ instruction: 0x06d3b193 │ │ │ │ @ instruction: 0x4620d530 │ │ │ │ mrc2 7, 7, pc, cr4, cr15, {7} │ │ │ │ - blne 0xbc7d74 │ │ │ │ + blne 0xbc7cb4 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ andcs sp, r1, r5, lsr #4 │ │ │ │ svccc 0x00fff1b8 │ │ │ │ andls sp, r3, r7, asr #3 │ │ │ │ - blx 0x91703a │ │ │ │ + blx 0x916f7a │ │ │ │ strb r9, [r2, r3, lsl #16] │ │ │ │ movwmi lr, #35292 @ 0x89dc │ │ │ │ @ instruction: 0xf17342ac │ │ │ │ rscsle r0, r0, #0, 6 │ │ │ │ strb r3, [ip, r1, lsl #8] │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf00cd1ec │ │ │ │ @@ -207625,15 +207577,15 @@ │ │ │ │ ldrb r2, [r5, r0] │ │ │ │ ldrb r4, [r6, r0, asr #12] │ │ │ │ str fp, [sp, r1, lsl #2] │ │ │ │ tstcs r0, r1 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3226c │ │ │ │ + bl 0xfec321ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [ip], -r8, asr #31 │ │ │ │ addlt r4, r9, r5, lsr fp │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf00c0300 │ │ │ │ @@ -207641,30 +207593,30 @@ │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ andscs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ ldmdavs r8, {r0, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff1a20 │ │ │ │ ldmiblt r0!, {r0, r1, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ muleq pc, r4, r8 @ │ │ │ │ andeq lr, pc, r5, lsl #17 │ │ │ │ - blx 0xff4970dc │ │ │ │ + blx 0xff49701c │ │ │ │ ldmdavs sl, {r0, r1, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4628d115 │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf00cbdf0 │ │ │ │ vpmin.s8 d31, d30, d27 │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrtmi fp, [r9], -fp, lsr #18 │ │ │ │ @ instruction: 0xf7604630 │ │ │ │ - @ instruction: 0xf1cbfe17 │ │ │ │ + @ instruction: 0xf1cbfe77 │ │ │ │ vmla.f32 , q15, │ │ │ │ vrsra.s64 q9, q1, #64 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ rscsle r2, r2, r0, lsl #22 │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ @@ -207672,31 +207624,31 @@ │ │ │ │ vrsra.s64 q10, q14, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ smlatbcs r0, r3, r1, fp │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1bd1104 │ │ │ │ @ instruction: 0xf072ff45 │ │ │ │ - blls 0x219c9c │ │ │ │ - bls 0x16c930 │ │ │ │ + blls 0x219bdc │ │ │ │ + bls 0x16c870 │ │ │ │ @ instruction: 0xf6459700 │ │ │ │ - vmov.i32 q11, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf07b002e │ │ │ │ ldrb pc, [r0, fp, lsr #31] @ │ │ │ │ @ instruction: 0xf6454639 │ │ │ │ - vaddl.s8 q11, d16, d8 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf07b002e │ │ │ │ strb pc, [r8, r3, lsr #31] @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldmdbeq sp, {r0, r1, r2, r3, r7, ip, sp, pc} │ │ │ │ - beq 0x1172a4 │ │ │ │ + beq 0x1171e4 │ │ │ │ strmi r4, [fp], pc, asr #22 │ │ │ │ @ instruction: 0xf8cd4604 │ │ │ │ ldrmi sl, [r1], -r0 │ │ │ │ @ instruction: 0x462a4658 │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf7fe9b18 │ │ │ │ @@ -207706,40 +207658,40 @@ │ │ │ │ stmib sp, {r3, r9, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7feaa0a │ │ │ │ strdcc pc, [r3], -r7 │ │ │ │ stmdacs r7, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldm pc, {r0, r2, r4, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldrtvc pc, [r2], #-0 @ │ │ │ │ strbvs r4, [sp, #-628] @ 0xfffffd8c │ │ │ │ - bls 0x6dc368 │ │ │ │ + bls 0x6dc2a8 │ │ │ │ ldrbmi sl, [r9], -r4, lsl #16 │ │ │ │ @ instruction: 0xff56f7ff │ │ │ │ @ instruction: 0x6704e9dd │ │ │ │ andeq lr, r6, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xee1d493a │ │ │ │ @ instruction: 0xf04f3f70 │ │ │ │ @ instruction: 0xf8410c00 │ │ │ │ strbteq ip, [fp], r3 │ │ │ │ - blt 0x5505e8 │ │ │ │ - blt 0xd899e4 │ │ │ │ + blt 0x550528 │ │ │ │ + blt 0xd89924 │ │ │ │ @ instruction: 0x460eba38 │ │ │ │ - blmi 0xd6ca5c │ │ │ │ + blmi 0xd6c99c │ │ │ │ strvs lr, [r0, -r4, asr #19] │ │ │ │ andeq lr, r2, #196, 18 @ 0x310000 │ │ │ │ - blls 0x435254 │ │ │ │ + blls 0x435194 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r7, r0, lsl #6 │ │ │ │ andlt r4, pc, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ssub8mi r8, r8, r0 │ │ │ │ @ instruction: 0xf7fe9303 │ │ │ │ - blls 0x1da358 │ │ │ │ + blls 0x1da298 │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ andeq pc, r8, r3, lsl #2 │ │ │ │ mcrr2 7, 15, pc, sl, cr14 @ │ │ │ │ strmi r4, [r9], r0, lsl #13 │ │ │ │ strbmi r4, [sl], -r0, asr #12 │ │ │ │ cdpge 7, 0, cr14, cr8, cr10, {6} │ │ │ │ ldmdavs r8, {r1, r3, r4, r7, fp, sp, lr} │ │ │ │ @@ -207752,36 +207704,36 @@ │ │ │ │ addslt r8, r2, #10092544 @ 0x9a0000 │ │ │ │ @ instruction: 0xc006f8b3 │ │ │ │ strmi lr, [r0], -r1, asr #20 │ │ │ │ strmi lr, [ip, -r2, asr #20] │ │ │ │ addlt r8, r9, #409600 @ 0x64000 │ │ │ │ addlt r8, r0, #88, 18 @ 0x160000 │ │ │ │ addslt r8, r2, #2523136 @ 0x268000 │ │ │ │ - b 0x113d9d4 │ │ │ │ - b 0x116d26c │ │ │ │ + b 0x113d914 │ │ │ │ + b 0x116d1ac │ │ │ │ ldrb r4, [r9, r3, lsl #18] │ │ │ │ ldmdavs sl, {r0, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ ldmvs fp, {r1, r3, r4, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x46994690 │ │ │ │ ldm r3, {r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ movwcc r6, #34687 @ 0x877f │ │ │ │ ldmdbhi pc!, {r0, r1, r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ andcs lr, r0, sl, asr #15 │ │ │ │ - mvncc pc, r5, asr #12 │ │ │ │ + teqpcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ subcs pc, sl, #64, 4 │ │ │ │ - blx 0xff317822 │ │ │ │ + blx 0xff317762 │ │ │ │ ldc2l 1, cr15, [r4], #812 @ 0x32c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq ip, r3, r4, lsl #17 │ │ │ │ + ldrsbteq ip, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec324bc │ │ │ │ + bl 0xfec323fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ stmdami r3!, {r0, r9, sl, lr} │ │ │ │ streq pc, [r7], #-3 │ │ │ │ movweq pc, #28707 @ 0x7023 @ │ │ │ │ andls r6, r5, r0, lsl #16 │ │ │ │ @@ -207789,28 +207741,28 @@ │ │ │ │ @ instruction: 0xf7ff4668 │ │ │ │ rsceq pc, r4, r1, asr #29 │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ ldmib sp, {r2, r5, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1c45302 │ │ │ │ @ instruction: 0xf1c40240 │ │ │ │ rscmi r0, r0, r0, lsr #24 │ │ │ │ - blx 0x22b548 │ │ │ │ - b 0x11da330 │ │ │ │ + blx 0x22b488 │ │ │ │ + b 0x11da270 │ │ │ │ @ instruction: 0xf1c4030c │ │ │ │ - blx 0x21e388 │ │ │ │ - blx 0x157b14 │ │ │ │ - b 0x111a340 │ │ │ │ + blx 0x21e2c8 │ │ │ │ + blx 0x157a54 │ │ │ │ + b 0x111a280 │ │ │ │ @ instruction: 0xf1a4000c │ │ │ │ - blx 0xa1e398 │ │ │ │ - b 0x11da34c │ │ │ │ + blx 0xa1e2d8 │ │ │ │ + b 0x11da28c │ │ │ │ @ instruction: 0xf1a4030c │ │ │ │ - blx 0x91e3a4 │ │ │ │ - blx 0x958338 │ │ │ │ - b 0x11da35c │ │ │ │ - b 0x10db740 │ │ │ │ + blx 0x91e2e4 │ │ │ │ + blx 0x958278 │ │ │ │ + b 0x11da29c │ │ │ │ + b 0x10db680 │ │ │ │ tstmi r0, #12 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -207828,15 +207780,15 @@ │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ @ instruction: 0x4604fad9 │ │ │ │ tstle r7, r2, asr #14 │ │ │ │ @ instruction: 0x677fe8d0 │ │ │ │ vnmls.f32 s8, s26, s17 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ usateq r5, #11, r1, asr #1 │ │ │ │ - blt 0xdcb09c │ │ │ │ + blt 0xdcafdc │ │ │ │ @ instruction: 0x4616ba3a │ │ │ │ @ instruction: 0x4630461f │ │ │ │ andlt r4, r3, r9, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -207849,88 +207801,88 @@ │ │ │ │ ldmdaeq r4, {r0, r1, r2, r4, r8, sl, fp, ip} │ │ │ │ stmdavs r2!, {r0, r1} │ │ │ │ ldrmi r6, [r6], -r3, ror #16 │ │ │ │ bfc r4, #12, #10 │ │ │ │ addslt r8, r2, #2228224 @ 0x220000 │ │ │ │ addlt r8, r9, #6356992 @ 0x610000 │ │ │ │ addslt r8, fp, #10682368 @ 0xa30000 │ │ │ │ - b 0x117d76c │ │ │ │ - b 0x11acbf4 │ │ │ │ + b 0x117d6ac │ │ │ │ + b 0x11acb34 │ │ │ │ strb r4, [r9, r0, lsl #14] │ │ │ │ stmdavs r7!, {r1, r2, r5, fp, sp, lr}^ │ │ │ │ strtmi lr, [r0], -r6, asr #15 │ │ │ │ - blx 0x17993fa │ │ │ │ + blx 0x179933a │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ andcs lr, r0, r0, asr #15 │ │ │ │ - mvncc pc, r5, asr #12 │ │ │ │ + teqpcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r7, lsl #22 │ │ │ │ andcs pc, pc, #64, 4 │ │ │ │ - blx 0x41799a │ │ │ │ + blx 0x4178da │ │ │ │ strbmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ strmi pc, [r6], -r7, asr #30 │ │ │ │ str r4, [sp, pc, lsl #12]! │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - mlaseq r3, r4, r8, ip │ │ │ │ + eorseq ip, r3, r4, ror #15 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdbeq r5, {r1, r7, ip, sp, pc} │ │ │ │ strmi r2, [r7], -r0, lsl #4 │ │ │ │ andls r4, r0, #31457280 @ 0x1e00000 │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ strmi pc, [r4], -sp, ror #20 │ │ │ │ stmdaeq r3, {r4, ip, sp, lr, pc} │ │ │ │ stmdavs r0, {r1, r4, r8, ip, lr, pc} │ │ │ │ vnmls.f32 s8, s26, s19 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ usateq r5, #11, r1, asr #1 │ │ │ │ - blt 0x10b190 │ │ │ │ + blt 0x10b0d0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ andcc sp, r1, r0, lsl ip │ │ │ │ - b 0x14d2148 │ │ │ │ + b 0x14d2088 │ │ │ │ @ instruction: 0xf02408c8 │ │ │ │ stmdavs r3!, {r0, r1, sl} │ │ │ │ @ instruction: 0xf1c86860 │ │ │ │ - blx 0x99bca8 │ │ │ │ + blx 0x99bbe8 │ │ │ │ @ instruction: 0xf002f308 │ │ │ │ addsmi r0, r0, pc, lsl r2 │ │ │ │ bfi r4, r8, #6, #16 │ │ │ │ tstle fp, r2, lsl #16 │ │ │ │ strle r0, [r5, #-1890] @ 0xfffff89e │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ @ instruction: 0xe7cbfef7 │ │ │ │ movweq pc, #28708 @ 0x7024 @ │ │ │ │ @ instruction: 0x677fe8d3 │ │ │ │ andeq pc, r7, r4 │ │ │ │ @ instruction: 0xf1c000c0 │ │ │ │ @ instruction: 0xf1a00220 │ │ │ │ - blx 0xa5c160 │ │ │ │ - blx 0x2d74e4 │ │ │ │ - blx 0xad7cf0 │ │ │ │ + blx 0xa5c0a0 │ │ │ │ + blx 0x2d7424 │ │ │ │ + blx 0xad7c30 │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0xe7b74318 │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vmla.f d19, d16, d0[6] │ │ │ │ - blmi 0x1db9b4 │ │ │ │ + vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ + blmi 0x1db8f4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf15f12db │ │ │ │ svclt 0x0000fa97 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq ip, r3, r0, lsr #17 │ │ │ │ + ldrshteq ip, [r3], -r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdbeq r5, {r1, r7, ip, sp, pc} │ │ │ │ strmi r2, [r7], -r0, lsl #4 │ │ │ │ andls r4, r0, #152, 12 @ 0x9800000 │ │ │ │ @@ -207938,181 +207890,181 @@ │ │ │ │ bicmi pc, r2, #4177920 @ 0x3fc000 │ │ │ │ @ instruction: 0xf0124604 │ │ │ │ andsle r0, r4, r1, lsl #12 │ │ │ │ addlt r8, r0, #0, 16 │ │ │ │ vnmls.f32 s8, s26, s17 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ usateq r5, #11, r1, asr #1 │ │ │ │ - blt 0x110b260 │ │ │ │ + blt 0x110b1a0 │ │ │ │ andlt fp, r2, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x460181f0 │ │ │ │ ldrtmi r4, [r8], -sl, lsr #12 │ │ │ │ - blx 0x419568 │ │ │ │ + blx 0x4194a8 │ │ │ │ stmdacs r1, {r3, r6, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf004d11c │ │ │ │ - blcs 0x11c188 │ │ │ │ + blcs 0x11c0c8 │ │ │ │ @ instruction: 0xf004d02c │ │ │ │ - blcs 0x29c1c0 │ │ │ │ + blcs 0x29c100 │ │ │ │ @ instruction: 0xf024d021 │ │ │ │ ldm r3, {r0, r1, r2, r8, r9}^ │ │ │ │ @ instruction: 0xf004677f │ │ │ │ sbceq r0, r0, r7 │ │ │ │ eoreq pc, r0, #192, 2 @ 0x30 │ │ │ │ msreq CPSR_, #160, 2 @ 0x28 │ │ │ │ @ instruction: 0xf000fa26 │ │ │ │ vpmax.s8 d15, d2, d7 │ │ │ │ vpmax.u8 d15, d3, d23 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ strb fp, [r7, r0, lsl #5] │ │ │ │ - mvncc pc, r5, asr #12 │ │ │ │ + teqpcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0b │ │ │ │ @ instruction: 0x463072d7 │ │ │ │ @ instruction: 0xf15f9600 │ │ │ │ stmdahi r0!, {r0, r1, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4622e7ba │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ mrc2 7, 3, pc, cr0, cr15, {7} │ │ │ │ ldr fp, [r3, r0, lsl #5]! │ │ │ │ stceq 8, cr15, [r1], {84} @ 0x54 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ svclt 0x0000e7ae │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ - eorseq ip, r3, ip, lsr #17 │ │ │ │ + ldrshteq ip, [r3], -ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - b 0x1cace30 │ │ │ │ + b 0x1cacd70 │ │ │ │ addlt r5, r2, r1, lsl #2 │ │ │ │ tstpl r1, pc, ror #20 │ │ │ │ @ instruction: 0xf89d4249 │ │ │ │ addsmi r7, r1, #36 @ 0x24 │ │ │ │ ldrmi sp, [lr], -lr, asr #6 │ │ │ │ stmdale r0, {r1, r8, r9, fp, sp}^ │ │ │ │ movwvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ svclt 0x00182b00 │ │ │ │ svclt 0x0088429c │ │ │ │ ldmdale r2, {r0, r8, sp} │ │ │ │ - mvnvc pc, #76, 4 @ 0xc0000004 │ │ │ │ + teqpvc r0, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r6, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8d34620 │ │ │ │ @ instruction: 0xf7ff8104 │ │ │ │ - b 0x719f4c │ │ │ │ + b 0x719e8c │ │ │ │ tstle r3, r0, lsl #30 │ │ │ │ biceq pc, r0, r0, asr #7 │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ svccs 0x0000b2c9 │ │ │ │ - blls 0x38f740 │ │ │ │ + blls 0x38f680 │ │ │ │ vst3.8 {d18-d20}, [pc], r0 │ │ │ │ andsvs r6, ip, r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnspl pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {sp} │ │ │ │ - blls 0x36c6f4 │ │ │ │ + blls 0x36c634 │ │ │ │ andlt r6, r2, ip, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ - orrpl pc, ip, r5, asr #12 │ │ │ │ + bicsmi pc, ip, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl #22 │ │ │ │ eorcc pc, r2, #64, 4 │ │ │ │ @ instruction: 0xf9c2f15f │ │ │ │ - ldrtvs pc, [r0], #1605 @ 0x645 @ │ │ │ │ + strvs pc, [r0], #-1605 @ 0xfffff9bb │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - orrpl pc, ip, r5, asr #12 │ │ │ │ + bicsmi pc, ip, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b09 │ │ │ │ andcs r7, r0, r0, asr r2 │ │ │ │ @ instruction: 0xf15f9400 │ │ │ │ @ instruction: 0xf5a5f9b3 │ │ │ │ strmi r5, [fp], -r8 │ │ │ │ stcls 6, cr4, [fp], {33} @ 0x21 │ │ │ │ ldmdacc r0, {r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf00e9400 │ │ │ │ svclt 0x0000fea9 │ │ │ │ - eorseq ip, r3, ip, asr #17 │ │ │ │ - ldrhteq ip, [r3], -r8 │ │ │ │ + eorseq ip, r3, ip, lsl r8 │ │ │ │ + eorseq ip, r3, r8, lsl #16 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - b 0x1cacf30 │ │ │ │ + b 0x1cace70 │ │ │ │ addlt r5, r2, r1, lsl #2 │ │ │ │ tstpl r1, pc, ror #20 │ │ │ │ addsmi r4, r1, #-1879048188 @ 0x90000004 │ │ │ │ @ instruction: 0x461dd33e │ │ │ │ stmdale sl, {r1, r8, r9, fp, sp}^ │ │ │ │ movwvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {r0, r1, r2, r9, sl, lr} │ │ │ │ svclt 0x00182b00 │ │ │ │ svclt 0x0088429c │ │ │ │ ldmdale r4, {r0, r8, r9, sp} │ │ │ │ - mvnvc pc, #76, 4 @ 0xc0000004 │ │ │ │ + teqpvc r0, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r5, #3072 @ 0xc00 │ │ │ │ ldrmi r4, [r6], -r0, lsr #12 │ │ │ │ ldrdhi pc, [r4, -r3] │ │ │ │ @ instruction: 0xf9c2f7ff │ │ │ │ svceq 0x0000ea18 │ │ │ │ vaddw.u8 , q0, d14 │ │ │ │ @ instruction: 0xf08c0cc0 │ │ │ │ - blx 0x189e758 │ │ │ │ + blx 0x189e698 │ │ │ │ @ instruction: 0xf5a7f38c │ │ │ │ strtmi r5, [r1], -r8 │ │ │ │ strtmi r9, [sl], -r9, lsl #24 │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ cdp2 0, 6, cr15, cr6, cr14, {0} │ │ │ │ @ instruction: 0xb12e4630 │ │ │ │ mvnspl pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - adcsvs pc, r0, #72351744 @ 0x4500000 │ │ │ │ + andvs pc, r0, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - orrpl pc, ip, r5, asr #12 │ │ │ │ + bicsmi pc, ip, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d7 │ │ │ │ @ instruction: 0xf15f324b │ │ │ │ andcs pc, r0, r5, asr #18 │ │ │ │ - orrpl pc, ip, r5, asr #12 │ │ │ │ + bicsmi pc, ip, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ eorcc pc, r2, #64, 4 │ │ │ │ @ instruction: 0xf93af15f │ │ │ │ - ldrshteq ip, [r3], -r0 │ │ │ │ - eorseq ip, r3, ip, asr #17 │ │ │ │ + eorseq ip, r3, r0, asr #16 │ │ │ │ + eorseq ip, r3, ip, lsl r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec329d0 │ │ │ │ + bl 0xfec32910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q12 │ │ │ │ vsubw.s8 q11, q0, d0 │ │ │ │ umulllt r0, r2, r5, r3 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - blcs 0xf5854 │ │ │ │ + blcs 0xf5794 │ │ │ │ addsmi fp, r9, #24, 30 @ 0x60 │ │ │ │ strmi sp, [r8], -r5, lsr #16 │ │ │ │ @ instruction: 0xf7ff4616 │ │ │ │ strbeq pc, [r3, -r9, ror #18] @ │ │ │ │ vraddhn.i16 d29, q0, │ │ │ │ @ instruction: 0xf08303c0 │ │ │ │ sbcslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ @@ -208133,53 +208085,53 @@ │ │ │ │ svclt 0x0000e7e2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r2, lr, lsl #12 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - b 0x1c9d85c │ │ │ │ + b 0x1c9d79c │ │ │ │ @ instruction: 0xf00b3616 │ │ │ │ vminnm.f32 d31, d15, d5 │ │ │ │ stmdami pc!, {r0, r1, r3, r8, sl} @ │ │ │ │ strcc lr, [r6], -pc, ror #20 │ │ │ │ strbmi r4, [r3], -sl, lsr #12 │ │ │ │ stmdavs r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf816f080 │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ strbmi r4, [r3], -sl, lsr #12 │ │ │ │ stmdavs r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ vmax.s8 d20, d12, d4 │ │ │ │ - @ instruction: 0xf2c059fd │ │ │ │ + vbic.i16 d21, #13 @ 0x000d │ │ │ │ @ instruction: 0xf0800922 │ │ │ │ strmi pc, [r7], -r9, lsr #16 │ │ │ │ andcs r6, r0, r3, lsr #18 │ │ │ │ @ instruction: 0x1e05e9d4 │ │ │ │ stmibvs r2!, {r0, r1, r3, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf171469c │ │ │ │ tstle pc, #0, 20 │ │ │ │ - bl 0x1eece84 │ │ │ │ + bl 0x1eecdc4 │ │ │ │ eorle r0, pc, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0x463345b6 │ │ │ │ andeq pc, r0, #-2147483620 @ 0x8000001c │ │ │ │ strteq pc, [r8], #-260 @ 0xfffffefc │ │ │ │ uhasxmi fp, r3, r8 │ │ │ │ mrrcne 1, 0, r2, sl, cr0 │ │ │ │ - bl 0xfe96c948 │ │ │ │ - bleq 0x55c0fc │ │ │ │ + bl 0xfe96c888 │ │ │ │ + bleq 0x55c03c │ │ │ │ @ instruction: 0xf1b901d2 │ │ │ │ qadd8mi lr, sl, r2 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #6 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r8, ip, sp, pc}^ │ │ │ │ ldrtmi r6, [ip], -r0, lsl #16 │ │ │ │ @ instruction: 0xf800f080 │ │ │ │ ldrb r4, [r5, r7, lsl #12] │ │ │ │ strtmi r1, [ip], fp, ror #21 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ - b 0x119e560 │ │ │ │ + b 0x119e4a0 │ │ │ │ bicseq r5, r8, r1, lsl #6 │ │ │ │ ldrdlt lr, [r2], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -208204,15 +208156,15 @@ │ │ │ │ vcgt.s8 d9, d0, d5 │ │ │ │ @ instruction: 0xf00280c8 │ │ │ │ ldrmi r0, [r7], -r0, asr #7 │ │ │ │ @ instruction: 0xf0002b80 │ │ │ │ @ instruction: 0x460580b5 │ │ │ │ ldrcc lr, [r4], #-2671 @ 0xfffff591 │ │ │ │ cdp2 0, 8, cr15, cr12, cr11, {0} │ │ │ │ - bleq 0x3179d4 │ │ │ │ + bleq 0x317914 │ │ │ │ streq pc, [fp, #-879] @ 0xfffffc91 │ │ │ │ strcc lr, [r4], #-2671 @ 0xfffff591 │ │ │ │ @ instruction: 0xf027d01e │ │ │ │ ldreq r0, [fp, r0, asr #22]! │ │ │ │ strbeq pc, [r0], -r7 @ │ │ │ │ @ instruction: 0xf04bbf48 │ │ │ │ @ instruction: 0xf46f0b10 │ │ │ │ @@ -208230,15 +208182,15 @@ │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ strpl pc, [r8, r4, asr #4]! │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ @ instruction: 0xf7ff464e │ │ │ │ vrecps.f32 d31, d12, d19 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + vbic.i32 d21, #3328 @ 0x00000d00 │ │ │ │ movwls r0, #13090 @ 0x3322 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf07f4900 │ │ │ │ pkhtbmi pc, r2, r9, asr #30 @ │ │ │ │ eorsle r2, ip, r0, lsl #16 │ │ │ │ mlacs r8, r0, r8, pc @ │ │ │ │ @@ -208254,80 +208206,80 @@ │ │ │ │ strbmi r9, [r0], -r3, lsl #18 │ │ │ │ stc2 0, cr15, [sl, #-488]! @ 0xfffffe18 │ │ │ │ mcrne 7, 3, lr, cr9, cr12, {6} │ │ │ │ @ instruction: 0xf8ca4650 │ │ │ │ @ instruction: 0x46391018 │ │ │ │ andsls pc, ip, sl, asr #17 │ │ │ │ @ instruction: 0xf07f9204 │ │ │ │ - bls 0x21aabc │ │ │ │ + bls 0x21a9fc │ │ │ │ sbcle r4, pc, #148, 4 @ 0x40000009 │ │ │ │ @ instruction: 0xf8da2038 │ │ │ │ andls r7, r3, #40 @ 0x28 │ │ │ │ ldc2l 1, cr15, [r0, #-320]! @ 0xfffffec0 │ │ │ │ - bls 0x1ad260 │ │ │ │ + bls 0x1ad1a0 │ │ │ │ vhsub.s8 d22, d4, d2 │ │ │ │ vaddw.s8 , q8, d24 │ │ │ │ movwvs r0, #29077 @ 0x7195 │ │ │ │ andsls pc, ip, r0, asr #17 │ │ │ │ @ instruction: 0xf8c01c62 │ │ │ │ andcc r9, r8, r4, lsr #32 │ │ │ │ @ instruction: 0xf07f619a │ │ │ │ @ instruction: 0xf1bbfc05 │ │ │ │ addsle r0, r6, r0, lsl #30 │ │ │ │ - blcs 0x102690 │ │ │ │ + blcs 0x1025d0 │ │ │ │ @ instruction: 0xf46fbf0c │ │ │ │ @ instruction: 0xf04f6348 │ │ │ │ @ instruction: 0xe78733ff │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4ff0 │ │ │ │ stclne 12, cr11, [r2], #-908 @ 0xfffffc74 │ │ │ │ @ instruction: 0x51a8f244 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andscs pc, r0, sl, asr #17 │ │ │ │ andcs r4, r0, #80, 12 @ 0x5000000 │ │ │ │ andscs pc, r4, sl, asr #17 │ │ │ │ - blx 0xffa97cae │ │ │ │ + blx 0xffa97bee │ │ │ │ svceq 0x0000f1bb │ │ │ │ svcge 0x0077f43f │ │ │ │ @ instruction: 0xf645e7de │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ - blmi 0x49bb84 │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ + blmi 0x49bac4 │ │ │ │ rscsne pc, r5, #64, 4 │ │ │ │ @ instruction: 0xf900f196 │ │ │ │ - orrpl pc, ip, r5, asr #12 │ │ │ │ + bicsmi pc, ip, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscsvs pc, ip, r5, asr #12 │ │ │ │ + subvs pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ @ instruction: 0xf19672fc │ │ │ │ @ instruction: 0xf645f8f3 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vsra.s64 q10, q6, #64 │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ - blmi 0x15bbb8 │ │ │ │ + vmvn.i32 d22, #4 @ 0x00000004 │ │ │ │ + blmi 0x15baf8 │ │ │ │ rscsvc pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8e6f196 │ │ │ │ - eorseq ip, r3, r0, lsl #18 │ │ │ │ + eorseq ip, r3, r0, asr r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r4, r2, r0, lsl #13 │ │ │ │ - ldrbvs pc, [pc, #-1064]! @ 0xdb6fc @ │ │ │ │ + ldrbvs pc, [pc, #-1064]! @ 0xdb63c @ │ │ │ │ @ instruction: 0xf0252600 │ │ │ │ - b 0x149cf68 │ │ │ │ + b 0x149cea8 │ │ │ │ ldmdami sp, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ ldrtmi r4, [r3], -sl, lsr #12 │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ mrc2 0, 5, pc, cr4, cr15, {3} │ │ │ │ @ instruction: 0x460404bf │ │ │ │ - blne 0xffc48104 │ │ │ │ + blne 0xffc48044 │ │ │ │ eoreq pc, r8, r4, lsl #2 │ │ │ │ subsne lr, r5, r0, lsl #22 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -208336,21 +208288,21 @@ │ │ │ │ strtmi r5, [sl], -r0, lsl #8 │ │ │ │ @ instruction: 0xf07f480d │ │ │ │ @ instruction: 0x4604fe99 │ │ │ │ @ instruction: 0xf00bb110 │ │ │ │ strb pc, [r2, r7, ror #26]! @ │ │ │ │ eorseq pc, r0, r2, asr #4 │ │ │ │ ldc2l 1, cr15, [r6], #320 @ 0x140 │ │ │ │ - b 0x1cad398 │ │ │ │ + b 0x1cad2d8 │ │ │ │ stmdbmi r6, {r3, r4, r7, lr} │ │ │ │ - b 0x1cb4528 │ │ │ │ + b 0x1cb4468 │ │ │ │ stmib r4, {r7, lr}^ │ │ │ │ strcc r7, [r8], #-1542 @ 0xfffff9fa │ │ │ │ strtmi r6, [r0], -r0, lsr #3 │ │ │ │ - blx 0x1c97d9e │ │ │ │ + blx 0x1c97cde │ │ │ │ svclt 0x0000e7e9 │ │ │ │ @ instruction: 0x009545b0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ @@ -208379,23 +208331,23 @@ │ │ │ │ strbmi r3, [r1], -r0, lsl #2 │ │ │ │ @ instruction: 0xf8bcf1c2 │ │ │ │ @ instruction: 0xd12c42a0 │ │ │ │ strtmi r4, [r5], #-1184 @ 0xfffffb60 │ │ │ │ subsle r1, r2, r6, lsr fp │ │ │ │ ldrbmi r9, [r0], -r4, lsl #22 │ │ │ │ streq lr, [r3, -r5, lsl #20] │ │ │ │ - blne 0x1fe4834 │ │ │ │ + blne 0x1fe4774 │ │ │ │ @ instruction: 0xf504463a │ │ │ │ stmib sp, {r7, sl, ip, lr}^ │ │ │ │ adcsmi r7, r4, #0, 6 │ │ │ │ ldrtmi fp, [r4], -r8, lsr #30 │ │ │ │ mcr2 0, 1, pc, cr14, cr15, {3} @ │ │ │ │ - bvs 0xfe1c896c │ │ │ │ + bvs 0xfe1c88ac │ │ │ │ ldrle r0, [ip, #-1817]! @ 0xfffff8e7 │ │ │ │ - bcs 0x102460 │ │ │ │ + bcs 0x1023a0 │ │ │ │ ldrbeq sp, [fp, ip, asr #3] │ │ │ │ @ instruction: 0xf1b9d451 │ │ │ │ strdle r3, [r5], #-255 @ 0xffffff01 @ │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ strtmi r2, [r2], -r0, lsl #2 │ │ │ │ strtmi r9, [fp], #-257 @ 0xfffffeff │ │ │ │ strbmi r4, [r8], -r1, asr #12 │ │ │ │ @@ -208429,88 +208381,88 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8db8ff0 │ │ │ │ strtmi r0, [r2], -r0 │ │ │ │ strtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ - b 0x11199cc │ │ │ │ + b 0xfe91990c │ │ │ │ @ instruction: 0xf8dbe790 │ │ │ │ strtmi r1, [r2], -r0 │ │ │ │ strtmi r4, [r9], #-1600 @ 0xfffff9c0 │ │ │ │ - b 0xf199dc │ │ │ │ + b 0xfe71991c │ │ │ │ smlabbcs r1, r8, r7, lr │ │ │ │ - eorvc pc, ip, r5, asr #12 │ │ │ │ + rsbsvs pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 1, cr15, [r6], #-788 @ 0xfffffcec │ │ │ │ @ instruction: 0xf1b04681 │ │ │ │ @ instruction: 0xf47f3fff │ │ │ │ @ instruction: 0xf04faf6b │ │ │ │ @ instruction: 0xe7ab36ff │ │ │ │ @ instruction: 0xf6459903 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf1c5002e │ │ │ │ strmi pc, [r1], r7, lsr #24 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ ldrb sp, [r0, lr, lsl #3]! │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ rscpl r2, r2, r1, lsl #4 │ │ │ │ rscspl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ mrrcpl 8, 1, r6, r0, cr2 │ │ │ │ rscpl r2, r2, r0, lsl #4 │ │ │ │ - blmi 0x219ed8 │ │ │ │ + blmi 0x219e18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ rscpl r2, r2, r1, lsl #4 │ │ │ │ rscspl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - bpl 0x14f5dd0 │ │ │ │ + bpl 0x14f5d10 │ │ │ │ rscpl r2, r2, r0, lsl #4 │ │ │ │ - blmi 0x219f04 │ │ │ │ + blmi 0x219e44 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ rscpl r2, r2, r1, lsl #4 │ │ │ │ rscspl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdapl r0, {r1, r4, fp, sp, lr}^ │ │ │ │ rscpl r2, r2, r0, lsl #4 │ │ │ │ - blmi 0x219f30 │ │ │ │ + blmi 0x219e70 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [fp], {112} @ 0x70 │ │ │ │ rscpl r2, r2, r1, lsl #4 │ │ │ │ rscspl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - bl 0x175e28 │ │ │ │ + bl 0x175d68 │ │ │ │ ldmdapl r0, {r0, sl, fp}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ rscpl r2, r2, r0, lsl #4 │ │ │ │ - blmi 0x219f64 │ │ │ │ + blmi 0x219ea4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33008 │ │ │ │ + bl 0xfec32f48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0120ff8 │ │ │ │ andle r0, ip, r0, ror #25 │ │ │ │ svceq 0x00e0f1bc │ │ │ │ @ instruction: 0xf002bf0c │ │ │ │ - b 0x149ee3c │ │ │ │ + b 0x149ed7c │ │ │ │ andcs r1, r1, #92, 24 @ 0x5c00 │ │ │ │ vpmax.s8 d15, d12, d2 │ │ │ │ andmi r3, sl, #4096 @ 0x1000 │ │ │ │ stcmi 1, cr13, [ip], {17} │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscspl pc, r4, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @@ -208521,71 +208473,71 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5a0bd10 │ │ │ │ andcs r5, r2, #8 │ │ │ │ @ instruction: 0xf00e3810 │ │ │ │ svclt 0x0000fb15 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3306c │ │ │ │ + bl 0xfec32fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r1, r8, sl, sp} │ │ │ │ strls r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ ldc2l 7, cr15, [r6, #-1012] @ 0xfffffc0c │ │ │ │ - bmi 0x33de88 │ │ │ │ + bmi 0x33ddc8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ svclt 0x004405e3 │ │ │ │ addlt fp, r0, #64, 20 @ 0x40000 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec330b8 │ │ │ │ + bl 0xfec32ff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r1, r8, sl, sp} │ │ │ │ strls r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ ldc2 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ - bmi 0x2f5ed4 │ │ │ │ + bmi 0x2f5e14 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ svclt 0x004805e3 │ │ │ │ andlt fp, r3, r0, lsl #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33100 │ │ │ │ + bl 0xfec33040 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r8, sl, sp} │ │ │ │ strls r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ stc2 7, cr15, [ip, #-1012] @ 0xfffffc0c │ │ │ │ stmdavs r0, {r0, r1, r9, sl, lr} │ │ │ │ - bmi 0x2f6084 │ │ │ │ + bmi 0x2f5fc4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ strbeq r5, [r3, #213]! @ 0xd5 │ │ │ │ - blt 0x1cbc34 │ │ │ │ + blt 0x1cbb74 │ │ │ │ ldrmi fp, [r9], -r8, lsl #20 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3314c │ │ │ │ + bl 0xfec3308c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04611 │ │ │ │ strcs r5, [r0], #-8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ strls r2, [r0], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf7fd0912 │ │ │ │ @@ -208595,35 +208547,35 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33194 │ │ │ │ + bl 0xfec330d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf7ff2302 │ │ │ │ @ instruction: 0x2100fab3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r9, sl, lr} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ - blt 0xe19fc8 │ │ │ │ + blt 0xe19f08 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r9, sl, lr} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ stmiblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec331e4 │ │ │ │ + bl 0xfec33124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04611 │ │ │ │ strcs r5, [r0], #-8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ strls r2, [r0], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf7fd0912 │ │ │ │ @@ -208633,15 +208585,15 @@ │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3322c │ │ │ │ + bl 0xfec3316c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf7ff2302 │ │ │ │ andlt pc, r0, #421888 @ 0x67000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -208649,82 +208601,82 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r9, sl, lr} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ stmiblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3326c │ │ │ │ + bl 0xfec331ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ smlatbpl r8, r1, r5, pc @ │ │ │ │ ldmdbcc r0, {r2, r9, sl, lr} │ │ │ │ movwls r9, #2823 @ 0xb07 │ │ │ │ @ instruction: 0xf8dc9b06 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc00c │ │ │ │ @ instruction: 0xf7ff0c00 │ │ │ │ - blmi 0x35a20c │ │ │ │ - blls 0x1b6104 │ │ │ │ + blmi 0x35a14c │ │ │ │ + blls 0x1b6044 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stc2l 1, cr15, [sl, #808]! @ 0x328 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec332c8 │ │ │ │ + bl 0xfec33208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ smlatbpl r8, r1, r5, pc @ │ │ │ │ ldmdbcc r0, {r2, r9, sl, lr} │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8dc9b06 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc00c │ │ │ │ @ instruction: 0xf7ff0c00 │ │ │ │ - blmi 0x35a1b0 │ │ │ │ - blls 0x1b6160 │ │ │ │ + blmi 0x35a0f0 │ │ │ │ + blls 0x1b60a0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldc2 1, cr15, [ip, #808]! @ 0x328 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33324 │ │ │ │ + bl 0xfec33264 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04611 │ │ │ │ strcs r5, [r1], #-8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ strls r2, [r0], #-773 @ 0xfffffcfb │ │ │ │ @ instruction: 0xf7fd0912 │ │ │ │ - blls 0x21b120 │ │ │ │ - bmi 0x2b8154 │ │ │ │ + blls 0x21b060 │ │ │ │ + bmi 0x2b8094 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r3], {8} │ │ │ │ @ instruction: 0xc004f8bd │ │ │ │ - blls 0x16d9bc │ │ │ │ + blls 0x16d8fc │ │ │ │ strls r3, [r1], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf85d4662 │ │ │ │ @ instruction: 0xf7fd4b04 │ │ │ │ svclt 0x0000bd03 │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r3], {8} │ │ │ │ ldmdacc r0, {r0, r4, r9, sl, lr} │ │ │ │ @@ -208737,55 +208689,55 @@ │ │ │ │ @ instruction: 0xf5a04502 │ │ │ │ movwls r5, #8200 @ 0x2008 │ │ │ │ @ instruction: 0x46223810 │ │ │ │ strtmi r9, [fp], -r5, lsl #24 │ │ │ │ ldclt 4, cr9, [r0], #-12 │ │ │ │ stmdblt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec333cc │ │ │ │ + bl 0xfec3330c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ - blge 0x2edc28 │ │ │ │ + blge 0x2edb68 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ tstls r2, sl, lsl #4 │ │ │ │ muleq r3, r3, r8 │ │ │ │ stm sp, {r1, r2, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf5ae0003 │ │ │ │ andls r5, r3, #8 │ │ │ │ ldmdacc r0, {r0, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fdcb0c │ │ │ │ mullt r5, fp, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x21a382 │ │ │ │ + blx 0x21a2c2 │ │ │ │ @ instruction: 0x4605b530 │ │ │ │ addlt r4, r5, r4, lsl r6 │ │ │ │ - blgt 0x4c6e38 │ │ │ │ + blgt 0x4c6d78 │ │ │ │ andeq lr, pc, sp, lsl #17 │ │ │ │ movwls r9, #43788 @ 0xab0c │ │ │ │ @ instruction: 0xf8cdab04 │ │ │ │ ldmdb r3, {r2, r3, r5, sp, lr, pc} │ │ │ │ - blge 0x2dc238 │ │ │ │ + blge 0x2dc178 │ │ │ │ andeq lr, r3, r3, lsl #17 │ │ │ │ andpl pc, r8, r5, lsr #11 │ │ │ │ ldmdacc r0, {r0, r5, r9, sl, lr} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ svclt 0x0000bd75 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33450 │ │ │ │ + bl 0xfec33390 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdbeq r2, {sl, sp} │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ - blx 0x1a1a25e │ │ │ │ - bmi 0x27a26c │ │ │ │ + blx 0x1a1a19e │ │ │ │ + bmi 0x27a1ac │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ @@ -208795,15 +208747,15 @@ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf7ff3810 │ │ │ │ svclt 0x0000b8cb │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf7ff3810 │ │ │ │ svclt 0x0000b859 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec334b4 │ │ │ │ + bl 0xfec333f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ smlatbpl r8, r1, r5, pc @ │ │ │ │ @ instruction: 0xf8dc4604 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc00c │ │ │ │ @@ -208818,23 +208770,23 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1cabd30 │ │ │ │ svclt 0x0000fcc7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33510 │ │ │ │ + bl 0xfec33450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r4, [r1, #-1556] @ 0xfffff9ec │ │ │ │ ldmdacc r0, {r1, r3, r4, r8, fp} │ │ │ │ strls r9, [r0, #-2822] @ 0xfffff4fa │ │ │ │ - blx 0x19a322 │ │ │ │ - bmi 0x2b8340 │ │ │ │ + blx 0x19a262 │ │ │ │ + bmi 0x2b8280 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -208867,59 +208819,59 @@ │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec335d4 │ │ │ │ + bl 0xfec33514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdbeq r2, {sl, sp} │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ - blx 0xfe99a3e0 │ │ │ │ - bmi 0x27a3f0 │ │ │ │ + blx 0xfe99a320 │ │ │ │ + bmi 0x27a330 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33614 │ │ │ │ + bl 0xfec33554 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdbeq r2, {sl, sp} │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ - blx 0xfe19a420 │ │ │ │ - bmi 0x2ba430 │ │ │ │ + blx 0xfe19a360 │ │ │ │ + bmi 0x2ba370 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl fp, r4, r0, asr #4 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33658 │ │ │ │ + bl 0xfec33598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ vst4.8 {d21-d24}, [r2], r8 │ │ │ │ ldmdacc r0, {r3, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf852f7ff │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33684 │ │ │ │ + bl 0xfec335c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ vst4.8 {d21-d24}, [r2], r8 │ │ │ │ ldmdacc r0, {r3, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf83cf7ff │ │ │ │ mrscs fp, R8_usr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -208931,26 +208883,26 @@ │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ svclt 0x0000bfbd │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ addsvc pc, r8, #1107296256 @ 0x42000000 │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ svclt 0x0000bf49 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec336d4 │ │ │ │ + bl 0xfec33614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ @ instruction: 0xf0425008 │ │ │ │ ldmdacc r0, {r4, r9} │ │ │ │ @ instruction: 0xf814f7ff │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33700 │ │ │ │ + bl 0xfec33640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ @ instruction: 0xf0425008 │ │ │ │ ldmdacc r0, {r4, r9} │ │ │ │ @ instruction: 0xfffef7fe │ │ │ │ mrscs fp, R8_usr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -208962,58 +208914,58 @@ │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ svclt 0x0000bf7f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ eorseq pc, r0, #66 @ 0x42 │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ svclt 0x0000bf0b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33750 │ │ │ │ + bl 0xfec33690 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r4, [r1, #-1556] @ 0xfffff9ec │ │ │ │ ldmdacc r0, {r1, r3, r4, r8, fp} │ │ │ │ strls r9, [r0, #-2822] @ 0xfffff4fa │ │ │ │ @ instruction: 0xf9e2f7fd │ │ │ │ - bmi 0x2b8580 │ │ │ │ + bmi 0x2b84c0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ orrvc pc, r8, #1124073472 @ 0x43000000 │ │ │ │ ldmdacc r0, {r1, r4, r7, r9, ip, sp, pc} │ │ │ │ - blt 0xffe9a594 │ │ │ │ + blt 0xffe9a4d4 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ orrsvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @ instruction: 0xf7fd3810 │ │ │ │ svclt 0x0000bc9b │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r1], {8} │ │ │ │ vst2.8 {d19-d20}, [r4 :64], r0 │ │ │ │ strls r7, [r1], #-1176 @ 0xfffffb68 │ │ │ │ - blmi 0x21a738 │ │ │ │ + blmi 0x21a678 │ │ │ │ svclt 0x001ef7fd │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldmdacc r0, {r1, r4, r7, r9, ip, sp, pc} │ │ │ │ - blt 0xff79a5cc │ │ │ │ + blt 0xff79a50c │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ @ instruction: 0xf7fd3810 │ │ │ │ svclt 0x0000bc7f │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r1], {8} │ │ │ │ @ instruction: 0xf0443810 │ │ │ │ strls r0, [r1], #-1072 @ 0xfffffbd0 │ │ │ │ - blmi 0x21a770 │ │ │ │ + blmi 0x21a6b0 │ │ │ │ svclt 0x0002f7fd │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ rscspl pc, r4, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r0, {r1, r5, r6, r7, ip, lr} │ │ │ │ andcs r5, r0, #8, 24 @ 0x800 │ │ │ │ @@ -209025,32 +208977,32 @@ │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ rscspl pc, r4, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r0, {r1, r5, r6, r7, ip, lr} │ │ │ │ andcs r5, r0, #8, 24 @ 0x800 │ │ │ │ sublt r5, r0, #226 @ 0xe2 │ │ │ │ - blmi 0x21a7c0 │ │ │ │ + blmi 0x21a700 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33860 │ │ │ │ + bl 0xfec337a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r3], -r8 │ │ │ │ vst2.8 {d19-d20}, [pc :64], r0 │ │ │ │ @ instruction: 0xf7fe7288 │ │ │ │ tstpcs r0, sp, asr #30 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33890 │ │ │ │ + bl 0xfec337d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r3], -r8 │ │ │ │ vst2.8 {d19-d20}, [pc :64], r0 │ │ │ │ @ instruction: 0xf7fe7288 │ │ │ │ andlt pc, r0, #53, 30 @ 0xd4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -209062,26 +209014,26 @@ │ │ │ │ addsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr6, cr14, {7} │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r1, r4, r9, sl, lr} │ │ │ │ addsvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ mcrlt 7, 2, pc, cr2, cr14, {7} @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec338e0 │ │ │ │ + bl 0xfec33820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r3], -r8 │ │ │ │ andscs r3, r0, #16, 16 @ 0x100000 │ │ │ │ @ instruction: 0xff0ef7fe │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3390c │ │ │ │ + bl 0xfec3384c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r3], -r8 │ │ │ │ andscs r3, r0, #16, 16 @ 0x100000 │ │ │ │ mrc2 7, 7, pc, cr8, cr14, {7} │ │ │ │ mrscs fp, R8_usr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -209103,46 +209055,46 @@ │ │ │ │ andcc pc, lr, r0, asr #16 │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ movwcs r5, #1226 @ 0x4ca │ │ │ │ andcc pc, lr, r0, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x21a8fa │ │ │ │ + blx 0x21a83a │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33990 │ │ │ │ + bl 0xfec338d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ addslt r4, r2, #28, 12 @ 0x1c00000 │ │ │ │ orrvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf9f0f7fd │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec339c8 │ │ │ │ + bl 0xfec33908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ orrsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ andlt pc, r2, r1, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33a00 │ │ │ │ + bl 0xfec33940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], r0, ror #31 │ │ │ │ rscspl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stcmi 0, cr11, [pc], {131} @ 0x83 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ mcrls 8, 0, r6, cr8, cr2, {0} │ │ │ │ @@ -209157,42 +209109,42 @@ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33a5c │ │ │ │ + bl 0xfec3399c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ addslt r4, r2, #28, 12 @ 0x1c00000 │ │ │ │ ldmdacc r0, {r4, r8, r9, sp} │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ andlt pc, r2, fp, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33a94 │ │ │ │ + bl 0xfec339d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ strls r2, [r0], #-800 @ 0xfffffce0 │ │ │ │ - blx 0x81a8a2 │ │ │ │ + blx 0x81a7e2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33ac8 │ │ │ │ + bl 0xfec33a08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r0, ror #31 │ │ │ │ rscspl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stcmi 0, cr11, [lr], {131} @ 0x83 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ mcrls 8, 0, r6, cr8, cr2, {0} │ │ │ │ @@ -209227,27 +209179,27 @@ │ │ │ │ stcpl 0, cr5, [r8], {229} @ 0xe5 │ │ │ │ sublt r5, r0, #229 @ 0xe5 │ │ │ │ tstcs r0, r0, lsr ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33b74 │ │ │ │ + bl 0xfec33ab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ movwcs r5, #8 │ │ │ │ addvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ smlabtcs r0, r3, sp, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33ba4 │ │ │ │ + bl 0xfec33ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ movwcs r5, #8 │ │ │ │ addvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ andlt pc, r0, #10944 @ 0x2ac0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -209259,26 +209211,26 @@ │ │ │ │ ldmdacc r0, {r4, r7, r9, ip, sp, lr} │ │ │ │ stclt 7, cr15, [ip, #-1016]! @ 0xfffffc08 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ vst2.8 {d18-d21}, [pc], r0 │ │ │ │ ldmdacc r0, {r3, r4, r7, r9, ip, sp, lr} │ │ │ │ ldclt 7, cr15, [r8], #1016 @ 0x3f8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33bf4 │ │ │ │ + bl 0xfec33b34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ movwcs r5, #8 │ │ │ │ ldmdacc r0, {r4, r9, sp} │ │ │ │ stc2 7, cr15, [r4, #1016] @ 0x3f8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33c20 │ │ │ │ + bl 0xfec33b60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ movwcs r5, #8 │ │ │ │ ldmdacc r0, {r4, r9, sp} │ │ │ │ stc2l 7, cr15, [lr, #-1016]! @ 0xfffffc08 │ │ │ │ mrscs fp, R8_usr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -209302,93 +209254,93 @@ │ │ │ │ sbcpl r5, r4, sl, asr #10 │ │ │ │ andcs fp, r0, r0, lsr ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33ca0 │ │ │ │ + bl 0xfec33be0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ vst3.8 {d18-d20}, [pc], r0 │ │ │ │ addslt r7, r2, #136, 6 @ 0x20000002 │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf868f7fd │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33cd8 │ │ │ │ + bl 0xfec33c18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ vst3.8 {d18-d20}, [pc], r0 │ │ │ │ ldmdacc r0, {r4, r7, r8, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ strdlt pc, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33d10 │ │ │ │ + bl 0xfec33c50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q8 │ │ │ │ @ instruction: 0xf2c054f4 │ │ │ │ @ instruction: 0x46940495 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ strcs fp, [r0, -r3, lsl #1] │ │ │ │ stmdbne sl, {r2, r5, fp, sp, lr} │ │ │ │ @ instruction: 0x51a74c0c │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf58cfa9c │ │ │ │ ldmdacc r0, {r0, r1, r3, r4, r9, fp, ip, sp, pc} │ │ │ │ ldrtmi r9, [r9], -r0, lsl #6 │ │ │ │ strls r2, [r1, #-787] @ 0xfffffced │ │ │ │ - blx 0xff61ab3c │ │ │ │ + blx 0xff61aa7c │ │ │ │ andlt r5, r3, r7, lsr #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33d6c │ │ │ │ + bl 0xfec33cac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ tstcs r0, #0, 8 │ │ │ │ ldmdacc r0, {r1, r4, r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ andlt pc, r2, r3, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33da4 │ │ │ │ + bl 0xfec33ce4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ nopcs {0} @ │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf994f7fd │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33dd8 │ │ │ │ + bl 0xfec33d18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q8 │ │ │ │ @ instruction: 0xf2c054f4 │ │ │ │ mcrmi 4, 0, r0, cr14, cr5, {4} │ │ │ │ addlt r4, r3, r7, lsl r6 │ │ │ │ stmdavs r4!, {r8, sl, sp} │ │ │ │ @ instruction: 0xee1d190a │ │ │ │ @@ -209401,26 +209353,26 @@ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33e2c │ │ │ │ + bl 0xfec33d6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blls 0x1e0c14 │ │ │ │ - b 0x14ae47c │ │ │ │ + blls 0x1e0b54 │ │ │ │ + b 0x14ae3bc │ │ │ │ @ instruction: 0x46731c13 │ │ │ │ rsceq pc, r0, #28 │ │ │ │ - bcs 0xff910c78 │ │ │ │ - b 0x14cc898 │ │ │ │ + bcs 0xff910bb8 │ │ │ │ + b 0x14cc7d8 │ │ │ │ @ instruction: 0xf00c1c52 │ │ │ │ andcs r0, r1, #1792 @ 0x700 │ │ │ │ stc2 10, cr15, [ip], {2} @ │ │ │ │ - ldclcc 1, cr15, [pc], #48 @ 0xdcc88 │ │ │ │ + ldclcc 1, cr15, [pc], #48 @ 0xdcbc8 │ │ │ │ svceq 0x0001ea1c │ │ │ │ vrhadd.s8 d29, d4, d19 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ ldcmi 2, cr0, [r2], {149} @ 0x95 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf8446812 │ │ │ │ strmi r3, [sl], #-12 │ │ │ │ @@ -209434,93 +209386,93 @@ │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf8442300 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5a0bd10 │ │ │ │ ldmdacc r0, {r3, ip, lr} │ │ │ │ - blx 0xffc18ce6 │ │ │ │ + blx 0xffc18c26 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec33ebc │ │ │ │ + bl 0xfec33dfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x26ad10 │ │ │ │ + bls 0x26ac50 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xff24f7fc │ │ │ │ - bls 0x2438ec │ │ │ │ + bls 0x24382c │ │ │ │ svchi 0x005bf3bf │ │ │ │ - blt 0x154b650 │ │ │ │ + blt 0x154b590 │ │ │ │ ldm r0, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ addsmi r2, sl, #380 @ 0x17c │ │ │ │ stmia r0, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc1f5c │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14ecac4 │ │ │ │ + blt 0x14eca04 │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec33f2c │ │ │ │ + bl 0xfec33e6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r6], {240} @ 0xf0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x46734694 │ │ │ │ stmdbeq r4!, {r4, fp, ip, sp} │ │ │ │ rsceq pc, r0, #20 │ │ │ │ - bcs 0xff910d74 │ │ │ │ + bcs 0xff910cb4 │ │ │ │ ldmdbeq r4, {r2, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ streq pc, [r7], #-4 │ │ │ │ - blx 0x165558 │ │ │ │ + blx 0x165498 │ │ │ │ stccc 4, cr15, [r1], {4} │ │ │ │ svceq 0x000cea14 │ │ │ │ @ instruction: 0xf01cd123 │ │ │ │ @ instruction: 0xd1230501 │ │ │ │ mrc 12, 0, r4, cr13, cr3, {0} │ │ │ │ vrecps.f32 , q2, q8 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ mlspl r3, r5, r2, r0 │ │ │ │ ldrmi r6, [ip], #2067 @ 0x813 │ │ │ │ - bls 0x24398c │ │ │ │ + bls 0x2438cc │ │ │ │ svchi 0x005bf3bf │ │ │ │ ldm ip, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ addsmi r0, r8, #380 @ 0x17c │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be2f5e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ tstcs r0, r5, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4661bd38 │ │ │ │ - blx 0x1c98de2 │ │ │ │ - @ instruction: 0xf75e4619 │ │ │ │ - svclt 0x0000ffb1 │ │ │ │ + blx 0x1c98d22 │ │ │ │ + @ instruction: 0xf75f4619 │ │ │ │ + svclt 0x0000f811 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec33fc0 │ │ │ │ + bl 0xfec33f00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x26ae14 │ │ │ │ + bls 0x26ad54 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 5, pc, cr2, cr12, {7} @ │ │ │ │ - bls 0x2439f0 │ │ │ │ + bls 0x243930 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - blt 0x58b654 │ │ │ │ + blt 0x58b594 │ │ │ │ svcgt 0x0000e850 │ │ │ │ @ instruction: 0xd103459c │ │ │ │ tstcs r0, r0, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -209529,25 +209481,25 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3402c │ │ │ │ + bl 0xfec33f6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r6], {240} @ 0xf0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x46734694 │ │ │ │ stmdbeq r4!, {r4, fp, ip, sp} │ │ │ │ rsceq pc, r0, #20 │ │ │ │ - bcs 0xff910e74 │ │ │ │ + bcs 0xff910db4 │ │ │ │ ldmdbeq r4, {r2, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ streq pc, [r7], #-4 │ │ │ │ - blx 0x165658 │ │ │ │ + blx 0x165598 │ │ │ │ stccc 4, cr15, [r1], {4} │ │ │ │ svceq 0x000cea14 │ │ │ │ @ instruction: 0xf01cd122 │ │ │ │ @ instruction: 0xd1220503 │ │ │ │ mrc 12, 0, r4, cr13, cr2, {0} │ │ │ │ vrecps.f32 , q2, q8 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @@ -209562,41 +209514,41 @@ │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ rsbpl r8, r5, fp, asr pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf00d4661 │ │ │ │ ldrmi pc, [r9], -pc, ror #21 │ │ │ │ - @ instruction: 0xff32f75e │ │ │ │ + @ instruction: 0xff92f75e │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf5a0b083 │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0x670ae9dd │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stmdbhi ip, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc9a0e │ │ │ │ - blx 0xfe75c760 │ │ │ │ - blx 0xfe71a10c │ │ │ │ - blt 0xf9a50c │ │ │ │ + blx 0xfe75c6a0 │ │ │ │ + blx 0xfe71a04c │ │ │ │ + blt 0xf9a44c │ │ │ │ vshll.u32 , d19, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ addsmi fp, r6, #8, 30 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x300c78 │ │ │ │ + bmi 0x300bb8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xee5314 │ │ │ │ - blt 0xd3125c │ │ │ │ + blt 0xee5254 │ │ │ │ + blt 0xd3119c │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -209608,15 +209560,15 @@ │ │ │ │ ldmdacc r0, {r0, r1, r4, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0140924 │ │ │ │ andle r0, fp, r0, ror #5 │ │ │ │ svclt 0x00142ae0 │ │ │ │ @ instruction: 0xf0040954 │ │ │ │ andcs r0, r1, #117440512 @ 0x7000000 │ │ │ │ vst1.8 {d15-d16}, [r4], r2 │ │ │ │ - b 0x5ebf6c │ │ │ │ + b 0x5ebeac │ │ │ │ @ instruction: 0xd1270f0c │ │ │ │ streq pc, [r7, #-28] @ 0xffffffe4 │ │ │ │ ldcmi 1, cr13, [r5], {39} @ 0x27 │ │ │ │ svcne 0x0070ee1d │ │ │ │ rscspl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdavs r3, {r0, r1, r5, r6, ip, lr} │ │ │ │ @@ -209632,136 +209584,136 @@ │ │ │ │ rsbpl r8, r5, fp, asr pc │ │ │ │ @ instruction: 0x46194610 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf00d4661 │ │ │ │ ldrmi pc, [r9], -r3, ror #20 │ │ │ │ - mcr2 7, 5, pc, cr6, cr14, {2} @ │ │ │ │ + @ instruction: 0xff06f75e │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ - blmi 0xd09214 │ │ │ │ + blmi 0xd09154 │ │ │ │ strpl pc, [r8, -r1, lsr #11] │ │ │ │ svccc 0x0010460e │ │ │ │ andls r4, r5, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf8cd4639 │ │ │ │ stmdage r6, {sp, lr, pc} │ │ │ │ ldmdavs fp, {r0, r2, r4, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ - blls 0x85dc00 │ │ │ │ + blls 0x85db40 │ │ │ │ @ instruction: 0xf8a6f7fe │ │ │ │ tstcs r8, #3620864 @ 0x374000 │ │ │ │ stmdals r8, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blt 0x297784 │ │ │ │ + blt 0x2976c4 │ │ │ │ svclt 0x00084543 │ │ │ │ ldmib sp, {r1, r3, r6, r8, sl, lr}^ │ │ │ │ svclt 0x000c1216 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svclt 0x00084552 │ │ │ │ @ instruction: 0xf0034559 │ │ │ │ svclt 0x00180301 │ │ │ │ - bllt 0x1a5c30 │ │ │ │ + bllt 0x1a5b70 │ │ │ │ @ instruction: 0x46309b1e │ │ │ │ andscs r9, r0, #81920 @ 0x14000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ movwls r9, #1281 @ 0x501 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - blmi 0x69bd94 │ │ │ │ - blt 0x11775c │ │ │ │ + blmi 0x69bcd4 │ │ │ │ + blt 0x11769c │ │ │ │ stmdals r2, {r2, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blls 0x3b70bc │ │ │ │ + blls 0x3b6ffc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andlt r4, sp, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blls 0x881034 │ │ │ │ + blls 0x880f74 │ │ │ │ movwls sl, #11782 @ 0x2e06 │ │ │ │ strls sl, [r3, #-2842] @ 0xfffff4e6 │ │ │ │ - blgt 0x4c84a0 │ │ │ │ + blgt 0x4c83e0 │ │ │ │ andeq lr, pc, r6, lsl #17 │ │ │ │ muleq r3, r5, r8 │ │ │ │ andeq lr, r3, sp, lsl #17 │ │ │ │ ldrtmi r9, [r8], -r5, lsl #18 │ │ │ │ movwcs lr, #2518 @ 0x9d6 │ │ │ │ mcr2 7, 2, pc, cr12, cr12, {7} @ │ │ │ │ @ instruction: 0xf1c9e7d5 │ │ │ │ svclt 0x0000fdf9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec342ac │ │ │ │ + bl 0xfec341ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22b100 │ │ │ │ + bls 0x22b040 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [ip, #-1008]! @ 0xfffffc10 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, ip, #3072 @ 0xc00 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c0e54 │ │ │ │ + bmi 0x2c0d94 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b27a │ │ │ │ + blx 0x21b1ba │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34310 │ │ │ │ + bl 0xfec34250 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b164 │ │ │ │ + bls 0x22b0a4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [sl], #1008 @ 0x3f0 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, ip, #3072 @ 0xc00 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c0eb8 │ │ │ │ + bmi 0x2c0df8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b2de │ │ │ │ + blx 0x21b21e │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34374 │ │ │ │ + bl 0xfec342b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b1c8 │ │ │ │ + bls 0x22b108 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r8], {252} @ 0xfc │ │ │ │ stcls 6, cr4, [r4], {3} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r1, r8, fp, ip}^ │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c0f18 │ │ │ │ + bmi 0x2c0e58 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -209774,115 +209726,115 @@ │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf7fce000 │ │ │ │ @ instruction: 0x4603fc97 │ │ │ │ @ instruction: 0xbc06e9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xdd17d │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xdd0bd │ │ │ │ streq lr, [fp], #-2832 @ 0xfffff4f0 │ │ │ │ streq lr, [ip, #-2881] @ 0xfffff4bf │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3443c │ │ │ │ + bl 0xfec3437c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22b290 │ │ │ │ + bls 0x22b1d0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r4], #-1008 @ 0xfffffc10 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, ip, #12288 @ 0x3000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c0fe4 │ │ │ │ + bmi 0x2c0f24 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b40a │ │ │ │ + blx 0x21b34a │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec344a0 │ │ │ │ + bl 0xfec343e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b2f4 │ │ │ │ + bls 0x22b234 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r2], #-1008 @ 0xfffffc10 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c1030 │ │ │ │ + blt 0x17c0f70 │ │ │ │ svccs 0x005fe8d0 │ │ │ │ tsteq r3, r2, lsl #20 │ │ │ │ svcne 0x005ce8c0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b472 │ │ │ │ + blx 0x21b3b2 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34508 │ │ │ │ + bl 0xfec34448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b35c │ │ │ │ + bls 0x22b29c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x9b316 │ │ │ │ + blx 0x9b256 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, ip, #12288 @ 0x3000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c10b0 │ │ │ │ + bmi 0x2c0ff0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b4d6 │ │ │ │ + blx 0x21b416 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3456c │ │ │ │ + bl 0xfec344ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b3c0 │ │ │ │ + bls 0x22b300 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xff41b37a │ │ │ │ + blx 0xff41b2ba │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c10fc │ │ │ │ + blt 0x7c103c │ │ │ │ svcgt 0x0000e850 │ │ │ │ andeq lr, r3, #12, 20 @ 0xc000 │ │ │ │ tstcs r0, r0, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -209891,22 +209843,22 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec345d4 │ │ │ │ + bl 0xfec34514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b428 │ │ │ │ + bls 0x22b368 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe71b3e2 │ │ │ │ + blx 0xfe71b322 │ │ │ │ stcls 6, cr4, [r4], {3} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ andeq lr, r4, #0, 20 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -209915,26 +209867,26 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec34634 │ │ │ │ + bl 0xfec34574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4508 │ │ │ │ - bls 0x395450 │ │ │ │ - blx 0x1a9b446 │ │ │ │ - blt 0x9cbd00 │ │ │ │ + bls 0x395390 │ │ │ │ + blx 0x1a9b386 │ │ │ │ + blt 0x9cbc40 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xdcb90 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xdcad0 │ │ │ │ streq lr, [r2], -r4, lsl #20 │ │ │ │ streq lr, [r3, -r5, lsl #20] │ │ │ │ ldrbvs lr, [r1, -r0, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -209953,115 +209905,115 @@ │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf7fce000 │ │ │ │ @ instruction: 0x4603fb31 │ │ │ │ @ instruction: 0xbc06e9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xdd449 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xdd389 │ │ │ │ streq lr, [fp], #-2560 @ 0xfffff600 │ │ │ │ streq lr, [ip, #-2561] @ 0xfffff5ff │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34708 │ │ │ │ + bl 0xfec34648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22b55c │ │ │ │ + bls 0x22b49c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x9b514 │ │ │ │ + blx 0x9b454 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, ip, #274432 @ 0x43000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c12b0 │ │ │ │ + bmi 0x2c11f0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b6d6 │ │ │ │ + blx 0x21b616 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3476c │ │ │ │ + bl 0xfec346ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b5c0 │ │ │ │ + bls 0x22b500 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xff41b578 │ │ │ │ + blx 0xff41b4b8 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c12fc │ │ │ │ + blt 0x17c123c │ │ │ │ svccs 0x005fe8d0 │ │ │ │ tsteq r3, r2, asr #20 │ │ │ │ svcne 0x005ce8c0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b73e │ │ │ │ + blx 0x21b67e │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec347d4 │ │ │ │ + bl 0xfec34714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b628 │ │ │ │ + bls 0x22b568 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe71b5e0 │ │ │ │ + blx 0xfe71b520 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, ip, #274432 @ 0x43000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c137c │ │ │ │ + bmi 0x2c12bc │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b7a2 │ │ │ │ + blx 0x21b6e2 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34838 │ │ │ │ + bl 0xfec34778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b68c │ │ │ │ + bls 0x22b5cc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x1a9b644 │ │ │ │ + blx 0x1a9b584 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c13c8 │ │ │ │ + blt 0x7c1308 │ │ │ │ svcgt 0x0000e850 │ │ │ │ andeq lr, r3, #76, 20 @ 0x4c000 │ │ │ │ tstcs r0, r0, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210070,22 +210022,22 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec348a0 │ │ │ │ + bl 0xfec347e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b6f4 │ │ │ │ + bls 0x22b634 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xd9b6ac │ │ │ │ + blx 0xd9b5ec │ │ │ │ stcls 6, cr4, [r4], {3} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ andeq lr, r4, #64, 20 @ 0x40000 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -210094,26 +210046,26 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec34900 │ │ │ │ + bl 0xfec34840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4508 │ │ │ │ - bls 0x39571c │ │ │ │ - blx 0x11b710 │ │ │ │ - blt 0x9cbfcc │ │ │ │ + bls 0x39565c │ │ │ │ + blx 0x11b650 │ │ │ │ + blt 0x9cbf0c │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xdce5c │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xdcd9c │ │ │ │ streq lr, [r2], -r4, asr #20 │ │ │ │ streq lr, [r3, -r5, asr #20] │ │ │ │ ldrbvs lr, [r1, -r0, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210132,115 +210084,115 @@ │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf7fce000 │ │ │ │ strmi pc, [r3], -fp, asr #19 │ │ │ │ @ instruction: 0xbc06e9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xdd715 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xdd655 │ │ │ │ streq lr, [fp], #-2624 @ 0xfffff5c0 │ │ │ │ streq lr, [ip, #-2625] @ 0xfffff5bf │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec349d4 │ │ │ │ + bl 0xfec34914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22b828 │ │ │ │ + bls 0x22b768 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf998f7fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, ip, #536576 @ 0x83000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c157c │ │ │ │ + bmi 0x2c14bc │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b9a2 │ │ │ │ + blx 0x21b8e2 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34a38 │ │ │ │ + bl 0xfec34978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b88c │ │ │ │ + bls 0x22b7cc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf966f7fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c15c8 │ │ │ │ + blt 0x17c1508 │ │ │ │ svccs 0x005fe8d0 │ │ │ │ smlabbeq r3, r2, sl, lr │ │ │ │ svcne 0x005ce8c0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21ba0a │ │ │ │ + blx 0x21b94a │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34aa0 │ │ │ │ + bl 0xfec349e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b8f4 │ │ │ │ + bls 0x22b834 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf932f7fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, ip, #536576 @ 0x83000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c1648 │ │ │ │ + bmi 0x2c1588 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21ba6e │ │ │ │ + blx 0x21b9ae │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34b04 │ │ │ │ + bl 0xfec34a44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b958 │ │ │ │ + bls 0x22b898 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf900f7fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c1694 │ │ │ │ + blt 0x7c15d4 │ │ │ │ svcgt 0x0000e850 │ │ │ │ andeq lr, r3, #140, 20 @ 0x8c000 │ │ │ │ tstcs r0, r0, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210249,20 +210201,20 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34b6c │ │ │ │ + bl 0xfec34aac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b9c0 │ │ │ │ + bls 0x22b900 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8ccf7fc │ │ │ │ stcls 6, cr4, [r4], {3} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ andeq lr, r4, #128, 20 @ 0x80000 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ @@ -210273,26 +210225,26 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec34bcc │ │ │ │ + bl 0xfec34b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4508 │ │ │ │ - bls 0x3959e8 │ │ │ │ + bls 0x395928 │ │ │ │ @ instruction: 0xf89af7fc │ │ │ │ - blt 0x9cc298 │ │ │ │ + blt 0x9cc1d8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xdd128 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xdd068 │ │ │ │ streq lr, [r2], -r4, lsl #21 │ │ │ │ streq lr, [r3, -r5, lsl #21] │ │ │ │ ldrbvs lr, [r1, -r0, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210311,97 +210263,97 @@ │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf7fce000 │ │ │ │ strmi pc, [r3], -r5, ror #16 │ │ │ │ @ instruction: 0xbc06e9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xdd9e1 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xdd921 │ │ │ │ streq lr, [fp], #-2688 @ 0xfffff580 │ │ │ │ streq lr, [ip, #-2689] @ 0xfffff57f │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34ca0 │ │ │ │ + bl 0xfec34be0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22baf4 │ │ │ │ + bls 0x22ba34 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf832f7fc │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - blls 0x20a428 │ │ │ │ + blls 0x20a368 │ │ │ │ vminnm.f32 s30, s6, s30 │ │ │ │ @ instruction: 0x46844570 │ │ │ │ svclt 0x00a8b2c3 │ │ │ │ vqshlu.s64 q2, q10, #63 @ 0x3f │ │ │ │ ldm r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r1, r9, #316 @ 0x13c │ │ │ │ stmia r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr12, [r0], {68} @ 0x44 │ │ │ │ @ instruction: 0x4603d1f7 │ │ │ │ addmi fp, r3, #72, 4 @ 0x80000004 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2922a0 │ │ │ │ + bmi 0x2921e0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34d1c │ │ │ │ + bl 0xfec34c5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22bb70 │ │ │ │ + bls 0x22bab0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xfff4f7fb │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - blls 0x20a3a4 │ │ │ │ + blls 0x20a2e4 │ │ │ │ vmaxnm.f32 s30, s6, s30 │ │ │ │ @ instruction: 0x46844570 │ │ │ │ svclt 0x00a8b283 │ │ │ │ vqshlu.s64 q2, q10, #63 @ 0x3f │ │ │ │ ldm r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r1, r9, #380 @ 0x17c │ │ │ │ stmia r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr12, [r0], {84} @ 0x54 │ │ │ │ @ instruction: 0x4603d1f7 │ │ │ │ addmi fp, r3, #8, 4 @ 0x80000000 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x29231c │ │ │ │ + bmi 0x29225c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34d98 │ │ │ │ + bl 0xfec34cd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22bbec │ │ │ │ + bls 0x22bb2c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9c04 │ │ │ │ @ instruction: 0x4603ffb5 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addmi r6, r4, #0, 16 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ strmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -210430,15 +210382,15 @@ │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fb980a │ │ │ │ vcvt.u32.f32 , , #1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4694237f │ │ │ │ strbmi r4, [ip, #1561] @ 0x619 │ │ │ │ - bl 0x1d2f570 │ │ │ │ + bl 0x1d2f4b0 │ │ │ │ strbmi r0, [r5], -r8, lsl #6 │ │ │ │ strmi r4, [pc], -r6, ror #12 │ │ │ │ @ instruction: 0x4664bfbc │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcsmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcsmi fp, r2, #8, 30 │ │ │ │ @@ -210455,20 +210407,20 @@ │ │ │ │ @ instruction: 0x46394630 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34ea4 │ │ │ │ + bl 0xfec34de4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22bcf8 │ │ │ │ + bls 0x22bc38 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9c04 │ │ │ │ strmi pc, [r3], -pc, lsr #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addmi r6, r4, #0, 16 │ │ │ │ svclt 0x00284622 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ @@ -210521,82 +210473,82 @@ │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34fac │ │ │ │ + bl 0xfec34eec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22be00 │ │ │ │ + bls 0x22bd40 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 5, pc, cr12, cr11, {7} @ │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - blls 0x20a734 │ │ │ │ + blls 0x20a674 │ │ │ │ vminnm.f32 s30, s6, s30 │ │ │ │ @ instruction: 0x46844570 │ │ │ │ svclt 0x00b8b2c3 │ │ │ │ vqshlu.s64 q2, q10, #63 @ 0x3f │ │ │ │ ldm r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r1, r9, #316 @ 0x13c │ │ │ │ stmia r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr12, [r0], {68} @ 0x44 │ │ │ │ @ instruction: 0x4603d1f7 │ │ │ │ addmi fp, r3, #72, 4 @ 0x80000004 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2925ac │ │ │ │ + bmi 0x2924ec │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35028 │ │ │ │ + bl 0xfec34f68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22be7c │ │ │ │ + bls 0x22bdbc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 3, pc, cr14, cr11, {7} @ │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - blls 0x20a6b0 │ │ │ │ + blls 0x20a5f0 │ │ │ │ vmaxnm.f32 s30, s6, s30 │ │ │ │ @ instruction: 0x46844570 │ │ │ │ svclt 0x00b8b283 │ │ │ │ vqshlu.s64 q2, q10, #63 @ 0x3f │ │ │ │ ldm r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r1, r9, #380 @ 0x17c │ │ │ │ stmia r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr12, [r0], {84} @ 0x54 │ │ │ │ @ instruction: 0x4603d1f7 │ │ │ │ addmi fp, r3, #8, 4 @ 0x80000000 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x292628 │ │ │ │ + bmi 0x292568 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec350a4 │ │ │ │ + bl 0xfec34fe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22bef8 │ │ │ │ + bls 0x22be38 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9c04 │ │ │ │ strmi pc, [r3], -pc, lsr #28 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addmi r6, r4, #0, 16 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0x4601bfb8 │ │ │ │ @@ -210625,15 +210577,15 @@ │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fb980a │ │ │ │ @ instruction: 0xf3bffdf3 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4694237f │ │ │ │ strbmi r4, [r1, #1561]! @ 0x619 │ │ │ │ - bl 0x1eef87c │ │ │ │ + bl 0x1eef7bc │ │ │ │ strbmi r0, [r5], -r1, lsl #6 │ │ │ │ strmi r4, [pc], -r6, ror #12 │ │ │ │ @ instruction: 0x4664bfbc │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcsmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcsmi fp, r2, #8, 30 │ │ │ │ @@ -210650,20 +210602,20 @@ │ │ │ │ @ instruction: 0x46394630 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec351b0 │ │ │ │ + bl 0xfec350f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c004 │ │ │ │ + bls 0x22bf44 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9c04 │ │ │ │ strmi pc, [r3], -r9, lsr #27 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addmi r6, r4, #0, 16 │ │ │ │ svclt 0x00384622 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ @@ -210716,198 +210668,198 @@ │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec352b8 │ │ │ │ + bl 0xfec351f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22c10c │ │ │ │ + bls 0x22c04c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [r6, #-1004]! @ 0xfffffc14 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, sl, lr}^ │ │ │ │ - bcs 0xeddf0 │ │ │ │ + bcs 0xedd30 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3531c │ │ │ │ + bl 0xfec3525c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c170 │ │ │ │ + bls 0x22c0b0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [r4], #1004 @ 0x3ec │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, sl, lr}^ │ │ │ │ - bcs 0xede94 │ │ │ │ + bcs 0xeddd4 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35380 │ │ │ │ + bl 0xfec352c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c1d4 │ │ │ │ + bls 0x22c114 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r2], {251} @ 0xfb │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r3, sl, lr}^ │ │ │ │ - bcs 0xde9b0 │ │ │ │ + bcs 0xde8f0 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c1f24 │ │ │ │ + bmi 0x2c1e64 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21c34a │ │ │ │ + blx 0x21c28a │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec353e0 │ │ │ │ + bl 0xfec35320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ec234 │ │ │ │ + bls 0x2ec174 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r2], {251} @ 0xfb │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmdbne r0, {r0, r1, r2, r3, r4, r5, r6, r8} │ │ │ │ stmia r3, {r0, r3, r5, r6, r8, lr}^ │ │ │ │ - bcs 0xde7dc │ │ │ │ + bcs 0xde71c │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x281f88 │ │ │ │ + bmi 0x281ec8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35440 │ │ │ │ + bl 0xfec35380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22c294 │ │ │ │ + bls 0x22c1d4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, lr}^ │ │ │ │ - bcs 0xedf78 │ │ │ │ + bcs 0xedeb8 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec354a4 │ │ │ │ + bl 0xfec353e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c2f8 │ │ │ │ + bls 0x22c238 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c2034 │ │ │ │ + blt 0x17c1f74 │ │ │ │ ldm r0, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ andsmi r2, sl, pc, asr pc │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14ee0a4 │ │ │ │ + blt 0x14edfe4 │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3550c │ │ │ │ + bl 0xfec3544c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c360 │ │ │ │ + bls 0x22c2a0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x1c316 │ │ │ │ + blx 0x1c256 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, lr}^ │ │ │ │ - bcs 0xee084 │ │ │ │ + bcs 0xedfc4 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35570 │ │ │ │ + bl 0xfec354b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c3c4 │ │ │ │ + bls 0x22c304 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xff39c37a │ │ │ │ + blx 0xff39c2ba │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c2100 │ │ │ │ + blt 0x7c2040 │ │ │ │ svcgt 0x0000e850 │ │ │ │ @ instruction: 0x0c03ea0c │ │ │ │ andgt lr, r0, #64, 16 @ 0x400000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210916,174 +210868,174 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec355d8 │ │ │ │ + bl 0xfec35518 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c42c │ │ │ │ + bls 0x22c36c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe69c3e2 │ │ │ │ + blx 0xfe69c322 │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r3, lr}^ │ │ │ │ - bcs 0xdec08 │ │ │ │ + bcs 0xdeb48 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c217c │ │ │ │ + bmi 0x2c20bc │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21c5a2 │ │ │ │ + blx 0x21c4e2 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35638 │ │ │ │ + bl 0xfec35578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4506 │ │ │ │ - bls 0x316454 │ │ │ │ - blx 0x1a1c446 │ │ │ │ - blt 0x9ccd04 │ │ │ │ + bls 0x316394 │ │ │ │ + blx 0x1a1c386 │ │ │ │ + blt 0x9ccc44 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xddb94 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xddad4 │ │ │ │ andsmi r4, sp, r4, lsl r0 │ │ │ │ ldrbmi lr, [r1, #-2240]! @ 0xfffff740 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ sbcspl fp, r1, r8, lsr #20 │ │ │ │ andlt fp, r3, r1, lsr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec356a0 │ │ │ │ + bl 0xfec355e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ec4f4 │ │ │ │ + bls 0x2ec434 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xd9c4aa │ │ │ │ + blx 0xd9c3ea │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ eormi r0, r0, pc, ror r1 │ │ │ │ stmia r3, {r0, r3, r5, lr}^ │ │ │ │ - bcs 0xdea9c │ │ │ │ + bcs 0xde9dc │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x282248 │ │ │ │ + bmi 0x282188 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35700 │ │ │ │ + bl 0xfec35640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22c554 │ │ │ │ + bls 0x22c494 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x19c50a │ │ │ │ + blx 0x19c44a │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - bcs 0xee238 │ │ │ │ + bcs 0xee178 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35764 │ │ │ │ + bl 0xfec356a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c5b8 │ │ │ │ + bls 0x22c4f8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xff51c56c │ │ │ │ + blx 0xff51c4ac │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c22f4 │ │ │ │ + blt 0x17c2234 │ │ │ │ ldm r0, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ tstmi sl, #380 @ 0x17c │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14ee364 │ │ │ │ + blt 0x14ee2a4 │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec357cc │ │ │ │ + bl 0xfec3570c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c620 │ │ │ │ + bls 0x22c560 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe81c5d4 │ │ │ │ + blx 0xfe81c514 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - bcs 0xee344 │ │ │ │ + bcs 0xee284 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35830 │ │ │ │ + bl 0xfec35770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c684 │ │ │ │ + bls 0x22c5c4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x1b9c638 │ │ │ │ + blx 0x1b9c578 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c23c0 │ │ │ │ + blt 0x7c2300 │ │ │ │ svcgt 0x0000e850 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ andgt lr, r0, #64, 16 @ 0x400000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -211092,174 +211044,174 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35898 │ │ │ │ + bl 0xfec357d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c6ec │ │ │ │ + bls 0x22c62c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xe9c6a0 │ │ │ │ + blx 0xe9c5e0 │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r3, r8, r9, lr}^ │ │ │ │ - bcs 0xdeec8 │ │ │ │ + bcs 0xdee08 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c243c │ │ │ │ + bmi 0x2c237c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21c862 │ │ │ │ + blx 0x21c7a2 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec358f8 │ │ │ │ + bl 0xfec35838 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4506 │ │ │ │ - bls 0x316714 │ │ │ │ - blx 0x21c704 │ │ │ │ - blt 0x9ccfc4 │ │ │ │ + bls 0x316654 │ │ │ │ + blx 0x21c644 │ │ │ │ + blt 0x9ccf04 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xdde54 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xddd94 │ │ │ │ tstmi sp, #20, 6 @ 0x50000000 │ │ │ │ ldrbmi lr, [r1, #-2240]! @ 0xfffff740 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ sbcspl fp, r1, r8, lsr #20 │ │ │ │ andlt fp, r3, r1, lsr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35960 │ │ │ │ + bl 0xfec358a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ec7b4 │ │ │ │ + bls 0x2ec6f4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf9d2f7fb │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4320017f │ │ │ │ stmia r3, {r0, r3, r5, r8, r9, lr}^ │ │ │ │ - bcs 0xded5c │ │ │ │ + bcs 0xdec9c │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x282508 │ │ │ │ + bmi 0x282448 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec359c0 │ │ │ │ + bl 0xfec35900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22c814 │ │ │ │ + bls 0x22c754 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf9a2f7fb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, r6, lr}^ │ │ │ │ - bcs 0xee4f8 │ │ │ │ + bcs 0xee438 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35a24 │ │ │ │ + bl 0xfec35964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c878 │ │ │ │ + bls 0x22c7b8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf970f7fb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c25b4 │ │ │ │ + blt 0x17c24f4 │ │ │ │ ldm r0, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ subsmi r2, sl, pc, asr pc │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14ee624 │ │ │ │ + blt 0x14ee564 │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35a8c │ │ │ │ + bl 0xfec359cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c8e0 │ │ │ │ + bls 0x22c820 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf93cf7fb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, r6, lr}^ │ │ │ │ - bcs 0xee604 │ │ │ │ + bcs 0xee544 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35af0 │ │ │ │ + bl 0xfec35a30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c944 │ │ │ │ + bls 0x22c884 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf90af7fb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c2680 │ │ │ │ + blt 0x7c25c0 │ │ │ │ svcgt 0x0000e850 │ │ │ │ @ instruction: 0x0c03ea8c │ │ │ │ andgt lr, r0, #64, 16 @ 0x400000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -211268,94 +211220,94 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35b58 │ │ │ │ + bl 0xfec35a98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c9ac │ │ │ │ + bls 0x22c8ec │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8d6f7fb │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r3, r6, lr}^ │ │ │ │ - bcs 0xdf188 │ │ │ │ + bcs 0xdf0c8 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c26fc │ │ │ │ + bmi 0x2c263c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21cb22 │ │ │ │ + blx 0x21ca62 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35bb8 │ │ │ │ + bl 0xfec35af8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4506 │ │ │ │ - bls 0x3169d4 │ │ │ │ + bls 0x316914 │ │ │ │ @ instruction: 0xf8a4f7fb │ │ │ │ - blt 0x9cd284 │ │ │ │ + blt 0x9cd1c4 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xde114 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xde054 │ │ │ │ subsmi r4, sp, r4, asr r0 │ │ │ │ ldrbmi lr, [r1, #-2240]! @ 0xfffff740 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ sbcspl fp, r1, r8, lsr #20 │ │ │ │ andlt fp, r3, r1, lsr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35c20 │ │ │ │ + bl 0xfec35b60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2eca74 │ │ │ │ + bls 0x2ec9b4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf872f7fb │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ rsbmi r0, r0, pc, ror r1 │ │ │ │ stmia r3, {r0, r3, r5, r6, lr}^ │ │ │ │ - bcs 0xdf01c │ │ │ │ + bcs 0xdef5c │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2827c8 │ │ │ │ + bmi 0x282708 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35c80 │ │ │ │ + bl 0xfec35bc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22cad4 │ │ │ │ + bls 0x22ca14 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf842f7fb │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ subslt r9, fp, #4, 18 @ 0x10000 │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ @ instruction: 0x46184573 │ │ │ │ @@ -211373,20 +211325,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35cfc │ │ │ │ + bl 0xfec35c3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22cb50 │ │ │ │ + bls 0x22ca90 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf804f7fb │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ andslt r9, fp, #4, 18 @ 0x10000 │ │ │ │ vmaxnm.f32 s30, s2, s30 │ │ │ │ @ instruction: 0x46184573 │ │ │ │ @@ -211404,35 +211356,35 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35d78 │ │ │ │ + bl 0xfec35cb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22cbcc │ │ │ │ + bls 0x22cb0c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9c04 │ │ │ │ strmi pc, [r2], -r5, asr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r6, ip, #196608 @ 0x30000 │ │ │ │ svclt 0x00a84620 │ │ │ │ vqshlu.s32 d4, d8, #31 │ │ │ │ ldmda r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi ip, [ip, #3840] @ 0xf00 │ │ │ │ stmda r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r8} │ │ │ │ @ instruction: 0x4619d1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strbmi r4, [r1, #-1635]! @ 0xfffff99d │ │ │ │ - bmi 0x2d3374 │ │ │ │ + bmi 0x2d32b4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -211446,60 +211398,60 @@ │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fa760a │ │ │ │ @ instruction: 0xf3bfff87 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcsmi r2, sl, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1db0510 │ │ │ │ + bl 0x1db0450 │ │ │ │ ldrtmi r0, [r5], -r6, lsl #2 │ │ │ │ @ instruction: 0x4614bfbc │ │ │ │ vqshlu.s32 d4, d13, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r9, #2431] @ 0x97f │ │ │ │ ldrmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x4694d1f5 │ │ │ │ @ instruction: 0x464b4619 │ │ │ │ addsmi r4, r9, #69206016 @ 0x4200000 │ │ │ │ strbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x3133dc │ │ │ │ + bmi 0x31331c │ │ │ │ svccc 0x0070ee1d │ │ │ │ strtmi r2, [r0], -r0, lsl #12 │ │ │ │ sbcspl r4, r6, r9, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35e84 │ │ │ │ + bl 0xfec35dc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22ccd8 │ │ │ │ + bls 0x22cc18 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9c04 │ │ │ │ @ instruction: 0x4602ff3f │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r6, ip, #196608 @ 0x30000 │ │ │ │ svclt 0x00284620 │ │ │ │ vqshlu.s32 d4, d8, #31 │ │ │ │ ldmda r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi ip, [ip, #3840] @ 0xf00 │ │ │ │ stmda r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r8} │ │ │ │ @ instruction: 0x4619d1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strbmi r4, [r1, #-1635]! @ 0xfffff99d │ │ │ │ - bmi 0x2d3480 │ │ │ │ + bmi 0x2d33c0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -211513,45 +211465,45 @@ │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fa760a │ │ │ │ @ instruction: 0xf3bfff01 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcsmi r2, sl, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1db061c │ │ │ │ + bl 0x1db055c │ │ │ │ ldrtmi r0, [r5], -r6, lsl #2 │ │ │ │ sasxmi fp, r4, ip │ │ │ │ vqshlu.s32 d4, d13, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r9, #2431] @ 0x97f │ │ │ │ ldrmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x4694d1f5 │ │ │ │ @ instruction: 0x464b4619 │ │ │ │ addsmi r4, r9, #69206016 @ 0x4200000 │ │ │ │ strbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x3134e8 │ │ │ │ + bmi 0x313428 │ │ │ │ svccc 0x0070ee1d │ │ │ │ strtmi r2, [r0], -r0, lsl #12 │ │ │ │ sbcspl r4, r6, r9, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35f90 │ │ │ │ + bl 0xfec35ed0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22cde4 │ │ │ │ + bls 0x22cd24 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mrc2 7, 5, pc, cr10, cr10, {7} │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ subslt r9, fp, #4, 18 @ 0x10000 │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ @ instruction: 0x46184573 │ │ │ │ @@ -211569,20 +211521,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3600c │ │ │ │ + bl 0xfec35f4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22ce60 │ │ │ │ + bls 0x22cda0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mrc2 7, 3, pc, cr12, cr10, {7} │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ andslt r9, fp, #4, 18 @ 0x10000 │ │ │ │ vmaxnm.f32 s30, s2, s30 │ │ │ │ @ instruction: 0x46184573 │ │ │ │ @@ -211600,35 +211552,35 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36088 │ │ │ │ + bl 0xfec35fc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22cedc │ │ │ │ + bls 0x22ce1c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9c04 │ │ │ │ @ instruction: 0x4602fe3d │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r6, ip, #196608 @ 0x30000 │ │ │ │ svclt 0x00b84620 │ │ │ │ vqshlu.s32 d4, d8, #31 │ │ │ │ ldmda r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi ip, [ip, #3840] @ 0xf00 │ │ │ │ stmda r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r8} │ │ │ │ @ instruction: 0x4619d1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strbmi r4, [r1, #-1635]! @ 0xfffff99d │ │ │ │ - bmi 0x2d3684 │ │ │ │ + bmi 0x2d35c4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -211642,60 +211594,60 @@ │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fa760a │ │ │ │ @ instruction: 0xf3bffdff │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r2, r7, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1e70820 │ │ │ │ + bl 0x1e70760 │ │ │ │ ldrtmi r0, [r5], -r3, lsl #2 │ │ │ │ @ instruction: 0x4614bfbc │ │ │ │ vqshlu.s32 d4, d13, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r9, #2431] @ 0x97f │ │ │ │ ldrmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x4694d1f5 │ │ │ │ @ instruction: 0x464b4619 │ │ │ │ addsmi r4, r9, #69206016 @ 0x4200000 │ │ │ │ strbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x3136ec │ │ │ │ + bmi 0x31362c │ │ │ │ svccc 0x0070ee1d │ │ │ │ strtmi r2, [r0], -r0, lsl #12 │ │ │ │ sbcspl r4, r6, r9, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36194 │ │ │ │ + bl 0xfec360d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22cfe8 │ │ │ │ + bls 0x22cf28 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9c04 │ │ │ │ @ instruction: 0x4602fdb7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r6, ip, #196608 @ 0x30000 │ │ │ │ svclt 0x00384620 │ │ │ │ vqshlu.s32 d4, d8, #31 │ │ │ │ ldmda r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi ip, [ip, #3840] @ 0xf00 │ │ │ │ stmda r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r8} │ │ │ │ @ instruction: 0x4619d1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strbmi r4, [r1, #-1635]! @ 0xfffff99d │ │ │ │ - bmi 0x2d3790 │ │ │ │ + bmi 0x2d36d0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -211709,122 +211661,122 @@ │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fa760a │ │ │ │ vcvt.u16.f16 , , #1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r2, r7, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1e7092c │ │ │ │ + bl 0x1e7086c │ │ │ │ ldrtmi r0, [r5], -r3, lsl #2 │ │ │ │ sasxmi fp, r4, ip │ │ │ │ vqshlu.s32 d4, d13, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r9, #2431] @ 0x97f │ │ │ │ ldrmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x4694d1f5 │ │ │ │ @ instruction: 0x464b4619 │ │ │ │ addsmi r4, r9, #69206016 @ 0x4200000 │ │ │ │ strbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x3137f8 │ │ │ │ + bmi 0x313738 │ │ │ │ svccc 0x0070ee1d │ │ │ │ strtmi r2, [r0], -r0, lsl #12 │ │ │ │ sbcspl r4, r6, r9, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec362a0 │ │ │ │ + bl 0xfec361e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22d0f4 │ │ │ │ + bls 0x22d034 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r2, #-1000]! @ 0xfffffc18 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ svcne 0x0042e8c0 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c2e44 │ │ │ │ + bmi 0x2c2d84 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21d26a │ │ │ │ + blx 0x21d1aa │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec36300 │ │ │ │ + bl 0xfec36240 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22d154 │ │ │ │ + bls 0x22d094 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [r2, #-1000] @ 0xfffffc18 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c2e90 │ │ │ │ + blt 0x17c2dd0 │ │ │ │ svccs 0x005fe8d0 │ │ │ │ svccc 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14eeefc │ │ │ │ + blt 0x14eee3c │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec36364 │ │ │ │ + bl 0xfec362a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22d1b8 │ │ │ │ + bls 0x22d0f8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [r0], {250} @ 0xfa │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ svcne 0x0052e8c0 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c2f08 │ │ │ │ + bmi 0x2c2e48 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21d32e │ │ │ │ + blx 0x21d26e │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec363c4 │ │ │ │ + bl 0xfec36304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22d218 │ │ │ │ + bls 0x22d158 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [r0], #1000 @ 0x3e8 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c2f54 │ │ │ │ + blt 0x7c2e94 │ │ │ │ svcgt 0x0000e850 │ │ │ │ andcc lr, r0, #64, 16 @ 0x400000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @ instruction: 0xf08cfa9c │ │ │ │ @@ -211832,20 +211784,20 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec36428 │ │ │ │ + bl 0xfec36368 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22d27c │ │ │ │ + bls 0x22d1bc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ andne lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -211856,63 +211808,63 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec36488 │ │ │ │ + bl 0xfec363c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4506 │ │ │ │ - bls 0x3172a4 │ │ │ │ + bls 0x3171e4 │ │ │ │ ldc2 7, cr15, [ip], #-1000 @ 0xfffffc18 │ │ │ │ - blt 0x9cdb54 │ │ │ │ + blt 0x9cda94 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xde9e4 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xde924 │ │ │ │ cmncs r1, #192, 16 @ 0xc00000 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ sbcspl fp, r1, r8, lsr #20 │ │ │ │ andlt fp, r3, r1, lsr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec364ec │ │ │ │ + bl 0xfec3642c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ed340 │ │ │ │ + bls 0x2ed280 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [ip], {250} @ 0xfa │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmia r3, {r0, r1, r2, r3, r4, r5, r6, r8}^ │ │ │ │ - bcs 0xf08e4 │ │ │ │ + bcs 0xf0824 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x283090 │ │ │ │ + bmi 0x282fd0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec36548 │ │ │ │ + bl 0xfec36488 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ @ instruction: 0x1c14ea4f │ │ │ │ mcreq 0, 7, pc, cr0, cr12, {0} @ │ │ │ │ @ instruction: 0xf1bed00f │ │ │ │ @ instruction: 0xf04f0fe0 │ │ │ │ svclt 0x000c0401 │ │ │ │ @@ -211935,50 +211887,50 @@ │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf8442300 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5a0bd38 │ │ │ │ - blls 0x2333e4 │ │ │ │ + blls 0x233324 │ │ │ │ ldmdacc r0, {r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf85ef00b │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec365d8 │ │ │ │ + bl 0xfec36518 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed42c │ │ │ │ + blls 0x1ed36c │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0xfe69d3de │ │ │ │ + blx 0xfe69d31e │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ svcmi 0x0042e8c0 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c3178 │ │ │ │ + bmi 0x2c30b8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36634 │ │ │ │ + bl 0xfec36574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed488 │ │ │ │ + blls 0x1ed3c8 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x1b1d43a │ │ │ │ + blx 0x1b1d37a │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r1, r3, r4, r8, fp, ip}^ │ │ │ │ stmdbcs r0, {r0, r6, r8, r9, sl, fp, sp} │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ @@ -211986,184 +211938,184 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36690 │ │ │ │ + bl 0xfec365d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed4e4 │ │ │ │ + blls 0x1ed424 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0xf9d496 │ │ │ │ + blx 0xf9d3d6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, r4, #12288 @ 0x3000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c3234 │ │ │ │ + bmi 0x2c3174 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec366f0 │ │ │ │ + bl 0xfec36630 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed544 │ │ │ │ + blls 0x1ed484 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x39d4f6 │ │ │ │ + blx 0x39d436 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, r4, #274432 @ 0x43000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c3294 │ │ │ │ + bmi 0x2c31d4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36750 │ │ │ │ + bl 0xfec36690 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed5a4 │ │ │ │ + blls 0x1ed4e4 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0xff79d554 │ │ │ │ + blx 0xff79d494 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, r4, #536576 @ 0x83000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c32f4 │ │ │ │ + bmi 0x2c3234 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec367b0 │ │ │ │ + bl 0xfec366f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed604 │ │ │ │ + blls 0x1ed544 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0xfeb9d5b4 │ │ │ │ + blx 0xfeb9d4f4 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, sl, lr}^ │ │ │ │ - bcs 0xef2e4 │ │ │ │ + bcs 0xef224 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3680c │ │ │ │ + bl 0xfec3674c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed660 │ │ │ │ + blls 0x1ed5a0 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x201d610 │ │ │ │ + blx 0x201d550 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, lr}^ │ │ │ │ - bcs 0xef340 │ │ │ │ + bcs 0xef280 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36868 │ │ │ │ + bl 0xfec367a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed6bc │ │ │ │ + blls 0x1ed5fc │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x149d66c │ │ │ │ + blx 0x149d5ac │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ - bcs 0xef39c │ │ │ │ + bcs 0xef2dc │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec368c4 │ │ │ │ + bl 0xfec36804 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed718 │ │ │ │ + blls 0x1ed658 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x91d6c8 │ │ │ │ + blx 0x91d608 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, r6, lr}^ │ │ │ │ - bcs 0xef3f8 │ │ │ │ + bcs 0xef338 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36920 │ │ │ │ + bl 0xfec36860 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed774 │ │ │ │ + blls 0x1ed6b4 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf9f2f7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsblt fp, r2, #88, 4 @ 0x80000005 │ │ │ │ pkhbtmi r4, r6, r0, lsl #5 │ │ │ │ svclt 0x00a8b2c3 │ │ │ │ @@ -212180,20 +212132,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36998 │ │ │ │ + bl 0xfec368d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed7ec │ │ │ │ + blls 0x1ed72c │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf9b6f7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsclt fp, r2, #216, 4 @ 0x8000000d │ │ │ │ pkhbtmi r4, r4, r0, lsl #5 │ │ │ │ ldrmi fp, [r4], r8, lsr #31 │ │ │ │ @@ -212212,23 +212164,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21d98c │ │ │ │ + bl 0x21d8cc │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36a24 │ │ │ │ + bl 0xfec36964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed878 │ │ │ │ + blls 0x1ed7b8 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf970f7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsblt fp, r2, #88, 4 @ 0x80000005 │ │ │ │ pkhbtmi r4, r6, r0, lsl #5 │ │ │ │ svclt 0x00b8b2c3 │ │ │ │ @@ -212245,20 +212197,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36a9c │ │ │ │ + bl 0xfec369dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed8f0 │ │ │ │ + blls 0x1ed830 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf934f7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsclt fp, r2, #216, 4 @ 0x8000000d │ │ │ │ pkhbtmi r4, r4, r0, lsl #5 │ │ │ │ @ instruction: 0x4694bfb8 │ │ │ │ @@ -212277,54 +212229,54 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21da90 │ │ │ │ + bl 0x21d9d0 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36b28 │ │ │ │ + bl 0xfec36a68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed97c │ │ │ │ + blls 0x1ed8bc │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf8eef7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsblt fp, r2, #-1342177275 @ 0xb0000005 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ ldrmi fp, [r0], -r8, lsr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x004fe8d1 │ │ │ │ smlattle r3, r6, r5, r4 │ │ │ │ svceq 0x0044e8c1 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - blx 0x14b13e4 │ │ │ │ + blx 0x14b1324 │ │ │ │ ldrmi pc, [ip, #910] @ 0x38e │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x294120 │ │ │ │ + bmi 0x294060 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36ba4 │ │ │ │ + bl 0xfec36ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed9f8 │ │ │ │ + blls 0x1ed938 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf8b0f7fa │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsclt fp, r2, #-1342177267 @ 0xb000000d │ │ │ │ @ instruction: 0x46184293 │ │ │ │ ldrmi fp, [r0], -r8, lsr #31 │ │ │ │ @@ -212342,54 +212294,54 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21db94 │ │ │ │ + bl 0x21dad4 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36c2c │ │ │ │ + bl 0xfec36b6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1eda80 │ │ │ │ + blls 0x1ed9c0 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf86cf7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsblt fp, r2, #-1342177275 @ 0xb0000005 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ @ instruction: 0x4610bfb8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x004fe8d1 │ │ │ │ smlattle r3, r6, r5, r4 │ │ │ │ svceq 0x0044e8c1 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - blx 0x14b14e8 │ │ │ │ + blx 0x14b1428 │ │ │ │ ldrmi pc, [ip, #910] @ 0x38e │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x294224 │ │ │ │ + bmi 0x294164 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36ca8 │ │ │ │ + bl 0xfec36be8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1edafc │ │ │ │ + blls 0x1eda3c │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf82ef7fa │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsclt fp, r2, #-1342177267 @ 0xb000000d │ │ │ │ @ instruction: 0x46184293 │ │ │ │ @ instruction: 0x4610bfb8 │ │ │ │ @@ -212407,31 +212359,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21dc98 │ │ │ │ + bl 0x21dbd8 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec36d30 │ │ │ │ + bl 0xfec36c70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ - b 0x14adb80 │ │ │ │ + b 0x14adac0 │ │ │ │ @ instruction: 0xf01c1c14 │ │ │ │ andle r0, pc, r0, ror #29 │ │ │ │ svceq 0x00e0f1be │ │ │ │ streq pc, [r1], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf00cbf0c │ │ │ │ - b 0x14a3374 │ │ │ │ - blx 0x1e74d4 │ │ │ │ + b 0x14a32b4 │ │ │ │ + blx 0x1e7414 │ │ │ │ @ instruction: 0xf10efe0e │ │ │ │ - b 0x86f760 │ │ │ │ + b 0x86f6a0 │ │ │ │ @ instruction: 0xd1240f01 │ │ │ │ streq pc, [r1, #-17] @ 0xffffffef │ │ │ │ vrhadd.s8 d29, d4, d21 │ │ │ │ vshr.s64 , q10, #64 │ │ │ │ ldcmi 0, cr0, [r2], {149} @ 0x95 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ strmi r6, [r1], #-2048 @ 0xfffff800 │ │ │ │ @@ -212443,49 +212395,49 @@ │ │ │ │ svccc 0x005ee8c1 │ │ │ │ svceq 0x0000f1be │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ @ instruction: 0xf8448f5b │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blls 0x24f094 │ │ │ │ + blls 0x24efd4 │ │ │ │ @ instruction: 0xf00a4622 │ │ │ │ stmdbls r5, {r0, r1, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8aaf75c │ │ │ │ + @ instruction: 0xf90af75c │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36dcc │ │ │ │ + bl 0xfec36d0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edc20 │ │ │ │ + blls 0x1edb60 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xff9cf7f9 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ svcmi 0x0052e8c0 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c396c │ │ │ │ + bmi 0x2c38ac │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36e28 │ │ │ │ + bl 0xfec36d68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edc7c │ │ │ │ + blls 0x1edbbc │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xff6ef7f9 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r1, r3, r4, r8, fp, ip}^ │ │ │ │ stmdbcs r0, {r0, r4, r6, r8, r9, sl, fp, sp} │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ @@ -212495,184 +212447,184 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36e84 │ │ │ │ + bl 0xfec36dc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edcd8 │ │ │ │ + blls 0x1edc18 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xff40f7f9 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, r4, #12288 @ 0x3000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c3a28 │ │ │ │ + bmi 0x2c3968 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36ee4 │ │ │ │ + bl 0xfec36e24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edd38 │ │ │ │ + blls 0x1edc78 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xff10f7f9 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, r4, #274432 @ 0x43000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c3a88 │ │ │ │ + bmi 0x2c39c8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36f44 │ │ │ │ + bl 0xfec36e84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edd98 │ │ │ │ + blls 0x1edcd8 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mcr2 7, 7, pc, cr0, cr9, {7} @ │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, r4, #536576 @ 0x83000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c3ae8 │ │ │ │ + bmi 0x2c3a28 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36fa4 │ │ │ │ + bl 0xfec36ee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eddf8 │ │ │ │ + blls 0x1edd38 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mrc2 7, 5, pc, cr0, cr9, {7} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, sl, lr}^ │ │ │ │ - bcs 0xefb18 │ │ │ │ + bcs 0xefa58 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37000 │ │ │ │ + bl 0xfec36f40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ede54 │ │ │ │ + blls 0x1edd94 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mcr2 7, 4, pc, cr2, cr9, {7} @ │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, lr}^ │ │ │ │ - bcs 0xefb74 │ │ │ │ + bcs 0xefab4 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3705c │ │ │ │ + bl 0xfec36f9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edeb0 │ │ │ │ + blls 0x1eddf0 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mrc2 7, 2, pc, cr4, cr9, {7} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ - bcs 0xefbd0 │ │ │ │ + bcs 0xefb10 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec370b8 │ │ │ │ + bl 0xfec36ff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edf0c │ │ │ │ + blls 0x1ede4c │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mcr2 7, 1, pc, cr6, cr9, {7} @ │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, r6, lr}^ │ │ │ │ - bcs 0xefc2c │ │ │ │ + bcs 0xefb6c │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37114 │ │ │ │ + bl 0xfec37054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1edf68 │ │ │ │ + blls 0x1edea8 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2l 7, cr15, [r8, #996]! @ 0x3e4 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r2, #24, 4 @ 0x80000001 │ │ │ │ pkhbtmi r4, r6, r0, lsl #5 │ │ │ │ svclt 0x00a8b283 │ │ │ │ @@ -212689,20 +212641,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3718c │ │ │ │ + bl 0xfec370cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1edfe0 │ │ │ │ + blls 0x1edf20 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2 7, cr15, [ip, #996]! @ 0x3e4 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #152, 4 @ 0x80000009 │ │ │ │ pkhbtmi r4, r4, r0, lsl #5 │ │ │ │ ldrmi fp, [r4], r8, lsr #31 │ │ │ │ @@ -212721,23 +212673,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e180 │ │ │ │ + bl 0x21e0c0 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37218 │ │ │ │ + bl 0xfec37158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee06c │ │ │ │ + blls 0x1edfac │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2l 7, cr15, [r6, #-996]! @ 0xfffffc1c │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r2, #24, 4 @ 0x80000001 │ │ │ │ pkhbtmi r4, r6, r0, lsl #5 │ │ │ │ svclt 0x00b8b283 │ │ │ │ @@ -212754,20 +212706,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37290 │ │ │ │ + bl 0xfec371d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee0e4 │ │ │ │ + blls 0x1ee024 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2 7, cr15, [sl, #-996]! @ 0xfffffc1c │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #152, 4 @ 0x80000009 │ │ │ │ pkhbtmi r4, r4, r0, lsl #5 │ │ │ │ @ instruction: 0x4694bfb8 │ │ │ │ @@ -212786,54 +212738,54 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e284 │ │ │ │ + bl 0x21e1c4 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3731c │ │ │ │ + bl 0xfec3725c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee170 │ │ │ │ + blls 0x1ee0b0 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2l 7, cr15, [r4], #996 @ 0x3e4 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r2, #-1342177279 @ 0xb0000001 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ ldrmi fp, [r0], -r8, lsr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x005fe8d1 │ │ │ │ smlattle r3, r6, r5, r4 │ │ │ │ svceq 0x0054e8c1 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - blx 0x4b1bd8 │ │ │ │ + blx 0x4b1b18 │ │ │ │ ldrmi pc, [ip, #910] @ 0x38e │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x294914 │ │ │ │ + bmi 0x294854 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37398 │ │ │ │ + bl 0xfec372d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee1ec │ │ │ │ + blls 0x1ee12c │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2 7, cr15, [r6], #996 @ 0x3e4 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ ldrmi fp, [r0], -r8, lsr #31 │ │ │ │ @@ -212851,54 +212803,54 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e388 │ │ │ │ + bl 0x21e2c8 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37420 │ │ │ │ + bl 0xfec37360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee274 │ │ │ │ + blls 0x1ee1b4 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2l 7, cr15, [r2], #-996 @ 0xfffffc1c │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r2, #-1342177279 @ 0xb0000001 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ @ instruction: 0x4610bfb8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x005fe8d1 │ │ │ │ smlattle r3, r6, r5, r4 │ │ │ │ svceq 0x0054e8c1 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - blx 0x4b1cdc │ │ │ │ + blx 0x4b1c1c │ │ │ │ ldrmi pc, [ip, #910] @ 0x38e │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x294a18 │ │ │ │ + bmi 0x294958 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3749c │ │ │ │ + bl 0xfec373dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee2f0 │ │ │ │ + blls 0x1ee230 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2 7, cr15, [r4], #-996 @ 0xfffffc1c │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ @ instruction: 0x4610bfb8 │ │ │ │ @@ -212916,225 +212868,225 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e48c │ │ │ │ + bl 0x21e3cc │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec37524 │ │ │ │ + bl 0xfec37464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ - blt 0x1c31ba4 │ │ │ │ + blt 0x1c31ae4 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r3, #10256 @ 0x2810 │ │ │ │ strls r9, [r0], #-3079 @ 0xfffff3f9 │ │ │ │ - blt 0x19f1b90 │ │ │ │ + blt 0x19f1ad0 │ │ │ │ @ instruction: 0xf7f99a06 │ │ │ │ vtbx.8 d15, {d31- instruction: 0xee1d4907 │ │ │ │ - blt 0x14f0128 │ │ │ │ + blt 0x14f0068 │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3758c │ │ │ │ + bl 0xfec374cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x19f1be8 │ │ │ │ + blt 0x19f1b28 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f43c0 │ │ │ │ + blls 0x1f4300 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ @ instruction: 0xf3bffbbb │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmia r0, {r0, r1, r2, r3, r4, r6, r8, r9, sl, fp, sp}^ │ │ │ │ - blcs 0xf4104 │ │ │ │ + blcs 0xf4044 │ │ │ │ vsra.u64 , , #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec375ec │ │ │ │ + bl 0xfec3752c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x19f1c48 │ │ │ │ + blt 0x19f1b88 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f4420 │ │ │ │ + blls 0x1f4360 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ vtbl.8 d15, {d31-, , #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37650 │ │ │ │ + bl 0xfec37590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x19f1cac │ │ │ │ + blt 0x19f1bec │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f4484 │ │ │ │ + blls 0x1f43c4 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ @ instruction: 0xf3bffb59 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x116c1f4 │ │ │ │ + b 0x116c134 │ │ │ │ stmia r0, {r2, r8, r9}^ │ │ │ │ stmdbcs r0, {r0, r4, r6, r8, r9, sl, fp, ip, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec376b4 │ │ │ │ + bl 0xfec375f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x19f1d10 │ │ │ │ + blt 0x19f1c50 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f44e8 │ │ │ │ + blls 0x1f4428 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ vtbl.8 d15, {d15-d18}, d23 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0xfe16c258 │ │ │ │ + b 0xfe16c198 │ │ │ │ stmia r0, {r2, r8, r9}^ │ │ │ │ stmdbcs r0, {r0, r4, r6, r8, r9, sl, fp, ip, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37718 │ │ │ │ + bl 0xfec37658 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee56c │ │ │ │ + blls 0x1ee4ac │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0xffe9e518 │ │ │ │ + blx 0xffe9e458 │ │ │ │ vtbx.8 d11, {d15-d17}, d18 │ │ │ │ addslt r8, r2, #364 @ 0x16c │ │ │ │ svcne 0x005fe8d0 │ │ │ │ stmia r0, {r0, r4, lr}^ │ │ │ │ - blcs 0xe8294 │ │ │ │ + blcs 0xe81d4 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x3042bc │ │ │ │ + bmi 0x3041fc │ │ │ │ svccc 0x0070ee1d │ │ │ │ tstcs r0, r8, asr #20 │ │ │ │ sbcspl fp, r1, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3777c │ │ │ │ + bl 0xfec376bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee5d0 │ │ │ │ + blls 0x1ee510 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0xff21e57c │ │ │ │ + blx 0xff21e4bc │ │ │ │ vtbx.8 d11, {d15-d17}, d18 │ │ │ │ addslt r8, r2, #364 @ 0x16c │ │ │ │ svcne 0x005fe8d0 │ │ │ │ stmia r0, {r0, r4, r8, r9, lr}^ │ │ │ │ - blcs 0xe82f8 │ │ │ │ + blcs 0xe8238 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x304320 │ │ │ │ + bmi 0x304260 │ │ │ │ svccc 0x0070ee1d │ │ │ │ tstcs r0, r8, asr #20 │ │ │ │ sbcspl fp, r1, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec377e0 │ │ │ │ + bl 0xfec37720 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee634 │ │ │ │ + blls 0x1ee574 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0xfe59e5e0 │ │ │ │ + blx 0xfe59e520 │ │ │ │ vtbx.8 d11, {d15-d17}, d18 │ │ │ │ addslt r8, r2, #364 @ 0x16c │ │ │ │ svcne 0x005fe8d0 │ │ │ │ stmia r0, {r0, r4, r6, lr}^ │ │ │ │ - blcs 0xe835c │ │ │ │ + blcs 0xe829c │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x304384 │ │ │ │ + bmi 0x3042c4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ tstcs r0, r8, asr #20 │ │ │ │ sbcspl fp, r1, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec37844 │ │ │ │ + bl 0xfec37784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26e698 │ │ │ │ + blls 0x26e5d8 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0x191e644 │ │ │ │ + blx 0x191e584 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r4, #-1342177279 @ 0xb0000001 │ │ │ │ addslt fp, sl, #216, 20 @ 0xd8000 │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ strtmi fp, [r1], -r8, lsr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213152,25 +213104,25 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e83c │ │ │ │ + bl 0x21e77c │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec378d4 │ │ │ │ + bl 0xfec37814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee728 │ │ │ │ + blls 0x1ee668 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0x71e6d4 │ │ │ │ + blx 0x71e614 │ │ │ │ vrsubhn.i d4, , q3 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ @ instruction: 0x46014290 │ │ │ │ ldrmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -213188,23 +213140,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e8cc │ │ │ │ + bl 0x21e80c │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec37964 │ │ │ │ + bl 0xfec378a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26e7b8 │ │ │ │ + blls 0x26e6f8 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf9d0f7f9 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r4, #-1342177279 @ 0xb0000001 │ │ │ │ addslt fp, sl, #216, 20 @ 0xd8000 │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ @@ -213224,23 +213176,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e95c │ │ │ │ + bl 0x21e89c │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec379f4 │ │ │ │ + bl 0xfec37934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee848 │ │ │ │ + blls 0x1ee788 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf988f7f9 │ │ │ │ vrsubhn.i d4, , q3 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ @@ -213260,29 +213212,29 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e9ec │ │ │ │ + bl 0x21e92c │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec37a84 │ │ │ │ + bl 0xfec379c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26e8d8 │ │ │ │ + blls 0x26e818 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf940f7f9 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r4, #-1342177279 @ 0xb0000001 │ │ │ │ - blx 0x8cf410 │ │ │ │ + blx 0x8cf350 │ │ │ │ adcmi pc, r0, #33536 @ 0x8300 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strtmi fp, [r0], -r8, lsr #31 │ │ │ │ ldm r1, {r1, r6, r9, fp, ip, sp, pc}^ │ │ │ │ strbmi lr, [r6, #3935]! @ 0xf5f │ │ │ │ stmia r1, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr2, [r0, #-340] @ 0xfffffeac │ │ │ │ @@ -213296,65 +213248,65 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21ea7c │ │ │ │ + bl 0x21e9bc │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37b14 │ │ │ │ + bl 0xfec37a54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee968 │ │ │ │ + blls 0x1ee8a8 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf8f8f7f9 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ svclt 0x00a84290 │ │ │ │ - blx 0xfe4f218c │ │ │ │ + blx 0xfe4f20cc │ │ │ │ ldm ip, {r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r1, r9, #380 @ 0x17c │ │ │ │ stmia ip, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr14, [r0], {84} @ 0x54 │ │ │ │ @ instruction: 0x469ed1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strmi fp, [lr, #651] @ 0x28b │ │ │ │ - bmi 0x29510c │ │ │ │ + bmi 0x29504c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21eb0c │ │ │ │ + bl 0x21ea4c │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec37ba4 │ │ │ │ + bl 0xfec37ae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26e9f8 │ │ │ │ + blls 0x26e938 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf8b0f7f9 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r4, #-1342177279 @ 0xb0000001 │ │ │ │ - blx 0x8cf530 │ │ │ │ + blx 0x8cf470 │ │ │ │ adcmi pc, r0, #33536 @ 0x8300 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0x4620bfb8 │ │ │ │ ldm r1, {r1, r6, r9, fp, ip, sp, pc}^ │ │ │ │ strbmi lr, [r6, #3935]! @ 0xf5f │ │ │ │ stmia r1, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr2, [r0, #-340] @ 0xfffffeac │ │ │ │ @@ -213368,67 +213320,67 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21eb9c │ │ │ │ + bl 0x21eadc │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37c34 │ │ │ │ + bl 0xfec37b74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1eea88 │ │ │ │ + blls 0x1ee9c8 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf868f7f9 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ svclt 0x00b84290 │ │ │ │ - blx 0xfe4f22ac │ │ │ │ + blx 0xfe4f21ec │ │ │ │ ldm ip, {r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r1, r9, #380 @ 0x17c │ │ │ │ stmia ip, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr14, [r0], {84} @ 0x54 │ │ │ │ @ instruction: 0x469ed1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strmi fp, [lr, #651] @ 0x28b │ │ │ │ - bmi 0x29522c │ │ │ │ + bmi 0x29516c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21ec2c │ │ │ │ + bl 0x21eb6c │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37cc4 │ │ │ │ + bl 0xfec37c04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ adclt r3, r4, #16, 16 @ 0x100000 │ │ │ │ movwls r9, #2820 @ 0xb04 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ @ instruction: 0x4602f81f │ │ │ │ svchi 0x005bf3bf │ │ │ │ addslt r8, fp, #196608 @ 0x30000 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ - blt 0x1326b7c │ │ │ │ + blt 0x1326abc │ │ │ │ svcgt 0x005fe8d2 │ │ │ │ @ instruction: 0xd104459c │ │ │ │ svcne 0x005ee8c2 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4619d1f6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vshll.u8 , d15, #4 │ │ │ │ @@ -213439,31 +213391,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21ecb8 │ │ │ │ + bl 0x21ebf8 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37d50 │ │ │ │ + bl 0xfec37c90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ adclt r3, r4, #16, 16 @ 0x100000 │ │ │ │ movwls r9, #2820 @ 0xb04 │ │ │ │ @ instruction: 0xf7f82302 │ │ │ │ pkhtbmi pc, r4, r9, asr #31 @ │ │ │ │ svchi 0x005bf3bf │ │ │ │ addlt r8, r9, #65536 @ 0x10000 │ │ │ │ vtbx.8 d11, {d15-d17}, d11 │ │ │ │ - blx 0x6048ec │ │ │ │ - blt 0x179d990 │ │ │ │ + blx 0x60482c │ │ │ │ + blt 0x179d8d0 │ │ │ │ ldm ip, {r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ addmi r3, fp, #380 @ 0x17c │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be2f5e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ vrsubhn.i d4, , q5 │ │ │ │ addslt r8, r9, #364 @ 0x16c │ │ │ │ @@ -213474,31 +213426,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21ed44 │ │ │ │ + bl 0x21ec84 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec37ddc │ │ │ │ + bl 0xfec37d1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ - b 0x14aec2c │ │ │ │ + b 0x14aeb6c │ │ │ │ @ instruction: 0xf01c1c14 │ │ │ │ andle r0, pc, r0, ror #29 │ │ │ │ svceq 0x00e0f1be │ │ │ │ streq pc, [r1], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf00cbf0c │ │ │ │ - b 0x14a4420 │ │ │ │ - blx 0x1e8580 │ │ │ │ + b 0x14a4360 │ │ │ │ + blx 0x1e84c0 │ │ │ │ @ instruction: 0xf10efe0e │ │ │ │ - b 0x87080c │ │ │ │ + b 0x87074c │ │ │ │ @ instruction: 0xd1230f01 │ │ │ │ streq pc, [r3, #-17] @ 0xffffffef │ │ │ │ vrhadd.s8 d29, d4, d20 │ │ │ │ vshr.s64 , q10, #64 │ │ │ │ ldcmi 0, cr0, [r2], {149} @ 0x95 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ strmi r6, [r1], #-2048 @ 0xfffff800 │ │ │ │ @@ -213513,46 +213465,46 @@ │ │ │ │ andpl pc, ip, r4, asr #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ strtmi r9, [r2], -r5, lsl #22 │ │ │ │ ldc2 0, cr15, [r2], {9} │ │ │ │ @ instruction: 0xf75b9905 │ │ │ │ - svclt 0x0000f855 │ │ │ │ + svclt 0x0000f8b5 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37e78 │ │ │ │ + bl 0xfec37db8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eeccc │ │ │ │ + blls 0x1eec0c │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xff46f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r3, {r8, r9, sl, fp}^ │ │ │ │ - bcs 0xf14a4 │ │ │ │ + bcs 0xf13e4 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c4a18 │ │ │ │ + bmi 0x2c4958 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37ed4 │ │ │ │ + bl 0xfec37e14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eed28 │ │ │ │ + blls 0x1eec68 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xff18f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmdbne r2, {r8, r9, sl, fp} │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ @@ -213562,92 +213514,92 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37f30 │ │ │ │ + bl 0xfec37e70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eed84 │ │ │ │ + blls 0x1eecc4 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mcr2 7, 7, pc, cr10, cr8, {7} @ │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0xe4958 │ │ │ │ + b 0xe4898 │ │ │ │ stmda r3, {r2, r9}^ │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c4ad4 │ │ │ │ + bmi 0x2c4a14 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37f90 │ │ │ │ + bl 0xfec37ed0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eede4 │ │ │ │ + blls 0x1eed24 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mrc2 7, 5, pc, cr10, cr8, {7} │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x10e49b8 │ │ │ │ + b 0x10e48f8 │ │ │ │ stmda r3, {r2, r9}^ │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c4b34 │ │ │ │ + bmi 0x2c4a74 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37ff0 │ │ │ │ + bl 0xfec37f30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eee44 │ │ │ │ + blls 0x1eed84 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mcr2 7, 4, pc, cr10, cr8, {7} @ │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0xfe0e4a18 │ │ │ │ + b 0xfe0e4958 │ │ │ │ stmda r3, {r2, r9}^ │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c4b94 │ │ │ │ + bmi 0x2c4ad4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38050 │ │ │ │ + bl 0xfec37f90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eeea4 │ │ │ │ + blls 0x1eede4 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mrc2 7, 2, pc, cr10, cr8, {7} │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strtmi r0, [r0], #-3840 @ 0xfffff100 │ │ │ │ andeq lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -213657,20 +213609,20 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec380ac │ │ │ │ + bl 0xfec37fec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eef00 │ │ │ │ + blls 0x1eee40 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mcr2 7, 1, pc, cr12, cr8, {7} @ │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ eormi r0, r0, r0, lsl #30 │ │ │ │ andeq lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -213680,20 +213632,20 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38108 │ │ │ │ + bl 0xfec38048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eef5c │ │ │ │ + blls 0x1eee9c │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2l 7, cr15, [lr, #992]! @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ nopmi {0} @ │ │ │ │ andeq lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -213703,20 +213655,20 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38164 │ │ │ │ + bl 0xfec380a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eefb8 │ │ │ │ + blls 0x1eeef8 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2l 7, cr15, [r0, #992] @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ rsbmi r0, r0, r0, lsl #30 │ │ │ │ andeq lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -213726,49 +213678,49 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec381c0 │ │ │ │ + bl 0xfec38100 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef014 │ │ │ │ + blls 0x1eef54 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ stc2 7, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ strmi r4, [r4], r0, lsr #5 │ │ │ │ svclt 0x00a84601 │ │ │ │ strmi r4, [r2], -r4, lsr #13 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ @ instruction: 0xd1044290 │ │ │ │ cdpgt 8, 0, cr14, cr0, cr3, {2} │ │ │ │ svceq 0x0000f1be │ │ │ │ addmi sp, r1, #-2147483587 @ 0x8000003d │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2957b8 │ │ │ │ + bmi 0x2956f8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38234 │ │ │ │ + bl 0xfec38174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef088 │ │ │ │ + blls 0x1eefc8 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ stc2l 7, cr15, [r8, #-992]! @ 0xfffffc20 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ strtmi fp, [r1], -r8, lsr #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213784,49 +213736,49 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec382a8 │ │ │ │ + bl 0xfec381e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef0fc │ │ │ │ + blls 0x1ef03c │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ stc2 7, cr15, [lr, #-992]! @ 0xfffffc20 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ strmi r4, [r4], r0, lsr #5 │ │ │ │ svclt 0x00b84601 │ │ │ │ strmi r4, [r2], -r4, lsr #13 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ @ instruction: 0xd1044290 │ │ │ │ cdpgt 8, 0, cr14, cr0, cr3, {2} │ │ │ │ svceq 0x0000f1be │ │ │ │ addmi sp, r1, #-2147483587 @ 0x8000003d │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2958a0 │ │ │ │ + bmi 0x2957e0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3831c │ │ │ │ + bl 0xfec3825c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef170 │ │ │ │ + blls 0x1ef0b0 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2l 7, cr15, [r4], #992 @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ qasxmi fp, r1, r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213842,20 +213794,20 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38390 │ │ │ │ + bl 0xfec382d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef1e4 │ │ │ │ + blls 0x1ef124 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2 7, cr15, [sl], #992 @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi r4, [r8], -r3, lsr #5 │ │ │ │ strtmi fp, [r0], -r8, lsr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213870,20 +213822,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38400 │ │ │ │ + bl 0xfec38340 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef254 │ │ │ │ + blls 0x1ef194 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ stc2 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi r4, [r8], -r3, lsr #5 │ │ │ │ strtmi fp, [r0], -r8, lsr #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213898,20 +213850,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38470 │ │ │ │ + bl 0xfec383b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef2c4 │ │ │ │ + blls 0x1ef204 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mcrr2 7, 15, pc, sl, cr8 @ │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi r4, [r8], -r3, lsr #5 │ │ │ │ @ instruction: 0x4620bfb8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213926,20 +213878,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec384e0 │ │ │ │ + bl 0xfec38420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef334 │ │ │ │ + blls 0x1ef274 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi r4, [r8], -r3, lsr #5 │ │ │ │ qasxmi fp, r0, r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213954,147 +213906,147 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38550 │ │ │ │ + bl 0xfec38490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ - blt 0xc32bd0 │ │ │ │ + blt 0xc32b10 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r3, #18448 @ 0x4810 │ │ │ │ strls r9, [r0], #-3079 @ 0xfffff3f9 │ │ │ │ - blt 0x9f2bbc │ │ │ │ + blt 0x9f2afc │ │ │ │ @ instruction: 0xf7f89a06 │ │ │ │ @ instruction: 0xf3bffbd7 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi ip, [r4, #3840]! @ 0xf00 │ │ │ │ stmda r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - blcs 0xf5f84 │ │ │ │ + blcs 0xf5ec4 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x3050f8 │ │ │ │ + bmi 0x305038 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e9794 │ │ │ │ + blx 0xfe7e96d4 │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec385b8 │ │ │ │ + bl 0xfec384f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x9f2c14 │ │ │ │ + blt 0x9f2b54 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f53ec │ │ │ │ + blls 0x1f532c │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f82304 │ │ │ │ vtbl.8 d15, {d31-, , #1 │ │ │ │ - bmi 0x305158 │ │ │ │ + bmi 0x305098 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e97f4 │ │ │ │ + blx 0xfe7e9734 │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38618 │ │ │ │ + bl 0xfec38558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x9f2c74 │ │ │ │ + blt 0x9f2bb4 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f544c │ │ │ │ + blls 0x1f538c │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f82304 │ │ │ │ @ instruction: 0xf3bffb75 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x415040 │ │ │ │ + b 0x414f80 │ │ │ │ stmda r0, {r2, r8, r9}^ │ │ │ │ - bcs 0xedc48 │ │ │ │ + bcs 0xedb88 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x3051bc │ │ │ │ + bmi 0x3050fc │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e9858 │ │ │ │ + blx 0xfe7e9798 │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3867c │ │ │ │ + bl 0xfec385bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x9f2cd8 │ │ │ │ + blt 0x9f2c18 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f54b0 │ │ │ │ + blls 0x1f53f0 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f82304 │ │ │ │ vtbx.8 d15, {d15-d18}, d3 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x14150a4 │ │ │ │ + b 0x1414fe4 │ │ │ │ stmda r0, {r2, r8, r9}^ │ │ │ │ - bcs 0xedcac │ │ │ │ + bcs 0xedbec │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x305220 │ │ │ │ + bmi 0x305160 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e98bc │ │ │ │ + blx 0xfe7e97fc │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec386e0 │ │ │ │ + bl 0xfec38620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x9f2d3c │ │ │ │ + blt 0x9f2c7c │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f5514 │ │ │ │ + blls 0x1f5454 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f82304 │ │ │ │ @ instruction: 0xf3bffb11 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0xfe415108 │ │ │ │ + b 0xfe415048 │ │ │ │ stmda r0, {r2, r8, r9}^ │ │ │ │ - bcs 0xedd10 │ │ │ │ + bcs 0xedc50 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x305284 │ │ │ │ + bmi 0x3051c4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e9920 │ │ │ │ + blx 0xfe7e9860 │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38744 │ │ │ │ + bl 0xfec38684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef598 │ │ │ │ + blls 0x1ef4d8 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0xff91f540 │ │ │ │ + blx 0xff91f480 │ │ │ │ vtbl.8 d11, {d15-d17}, d18 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ andsmi r4, r4, r0, lsl #30 │ │ │ │ movwmi lr, #2112 @ 0x840 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ @@ -214103,22 +214055,22 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec387a4 │ │ │ │ + bl 0xfec386e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef5f8 │ │ │ │ + blls 0x1ef538 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0xfed1f5a0 │ │ │ │ + blx 0xfed1f4e0 │ │ │ │ vtbl.8 d11, {d15-d17}, d18 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ tstmi r4, #0, 30 │ │ │ │ movwmi lr, #2112 @ 0x840 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ @@ -214127,22 +214079,22 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38804 │ │ │ │ + bl 0xfec38744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef658 │ │ │ │ + blls 0x1ef598 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0xfe11f600 │ │ │ │ + blx 0xfe11f540 │ │ │ │ vtbl.8 d11, {d15-d17}, d18 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ subsmi r4, r4, r0, lsl #30 │ │ │ │ movwmi lr, #2112 @ 0x840 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ @@ -214151,28 +214103,28 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38864 │ │ │ │ + bl 0xfec387a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26f6b8 │ │ │ │ + blls 0x26f5f8 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0x151f660 │ │ │ │ + blx 0x151f5a0 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x469eba18 │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ strtmi fp, [r1], -r8, lsr #31 │ │ │ │ - blt 0x332f00 │ │ │ │ + blt 0x332e40 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x0000e85c │ │ │ │ @ instruction: 0xd1034293 │ │ │ │ strne lr, [r0, #-2124] @ 0xfffff7b4 │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ vsli.64 d4, d14, #63 @ 0x3f │ │ │ │ mvnle r8, fp, asr pc │ │ │ │ @@ -214182,66 +214134,66 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21f854 │ │ │ │ + bl 0x21f794 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec388ec │ │ │ │ + bl 0xfec3882c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef740 │ │ │ │ + blls 0x1ef680 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0x41f6e8 │ │ │ │ + blx 0x41f628 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x4621ba18 │ │ │ │ vsubl.u q2, d31, d4 │ │ │ │ svclt 0x00288f5b │ │ │ │ - blt 0x332f24 │ │ │ │ + blt 0x332e64 │ │ │ │ svccs 0x0000e85c │ │ │ │ @ instruction: 0xd104429a │ │ │ │ cdpne 8, 0, cr14, cr0, cr12, {2} │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4619d1f6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r4, r1, #19922944 @ 0x1300000 │ │ │ │ - bmi 0x295ee0 │ │ │ │ + bmi 0x295e20 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21f8e0 │ │ │ │ + bl 0x21f820 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38978 │ │ │ │ + bl 0xfec388b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26f7cc │ │ │ │ + blls 0x26f70c │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf9c6f7f8 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x469eba18 │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ @ instruction: 0x4621bfb8 │ │ │ │ - blt 0x333014 │ │ │ │ + blt 0x332f54 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x0000e85c │ │ │ │ @ instruction: 0xd1034293 │ │ │ │ strne lr, [r0, #-2124] @ 0xfffff7b4 │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ vsli.64 d4, d14, #63 @ 0x3f │ │ │ │ mvnle r8, fp, asr pc │ │ │ │ @@ -214251,58 +214203,58 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21f968 │ │ │ │ + bl 0x21f8a8 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38a00 │ │ │ │ + bl 0xfec38940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef854 │ │ │ │ + blls 0x1ef794 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf982f7f8 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x4621ba18 │ │ │ │ vsubl.u q2, d31, d4 │ │ │ │ svclt 0x00388f5b │ │ │ │ - blt 0x333038 │ │ │ │ + blt 0x332f78 │ │ │ │ svccs 0x0000e85c │ │ │ │ @ instruction: 0xd104429a │ │ │ │ cdpne 8, 0, cr14, cr0, cr12, {2} │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4619d1f6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r4, r1, #19922944 @ 0x1300000 │ │ │ │ - bmi 0x295ff4 │ │ │ │ + bmi 0x295f34 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21f9f4 │ │ │ │ + bl 0x21f934 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38a8c │ │ │ │ + bl 0xfec389cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26f8e0 │ │ │ │ + blls 0x26f820 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf93cf7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x469cba18 │ │ │ │ ldrmi r4, [sl], -r0, lsr #5 │ │ │ │ strtmi fp, [r0], -r8, lsr #31 │ │ │ │ @@ -214320,23 +214272,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fa7c │ │ │ │ + bl 0x21f9bc │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38b14 │ │ │ │ + bl 0xfec38a54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef968 │ │ │ │ + blls 0x1ef8a8 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf8f8f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ vshll.u32 , d8, #31 │ │ │ │ adcmi r8, r0, #364 @ 0x16c │ │ │ │ strtmi fp, [r0], -r8, lsr #30 │ │ │ │ @@ -214354,23 +214306,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fb04 │ │ │ │ + bl 0x21fa44 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38b9c │ │ │ │ + bl 0xfec38adc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26f9f0 │ │ │ │ + blls 0x26f930 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf8b4f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x469cba18 │ │ │ │ ldrmi r4, [sl], -r0, lsr #5 │ │ │ │ @ instruction: 0x4620bfb8 │ │ │ │ @@ -214388,23 +214340,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fb8c │ │ │ │ + bl 0x21facc │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38c24 │ │ │ │ + bl 0xfec38b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1efa78 │ │ │ │ + blls 0x1ef9b8 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf870f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ vshll.u32 , d8, #31 │ │ │ │ adcmi r8, r0, #364 @ 0x16c │ │ │ │ qasxmi fp, r0, r8 │ │ │ │ @@ -214422,23 +214374,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fc14 │ │ │ │ + bl 0x21fb54 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38cac │ │ │ │ + bl 0xfec38bec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1efb00 │ │ │ │ + blls 0x1efa40 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf82cf7f8 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ vshll.u32 , d8, #31 │ │ │ │ stmdane r1!, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldmda ip, {r0, r3, r9, fp, ip, sp, pc}^ │ │ │ │ @@ -214455,23 +214407,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fc98 │ │ │ │ + bl 0x21fbd8 │ │ │ │ svclt 0x00bef7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38d30 │ │ │ │ + bl 0xfec38c70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1efb84 │ │ │ │ + blls 0x1efac4 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xffeaf7f7 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ vshll.u32 , d8, #31 │ │ │ │ strtmi r8, [r0], #-3931 @ 0xfffff0a5 │ │ │ │ ldmda r1, {r1, r9, fp, ip, sp, pc}^ │ │ │ │ @@ -214488,21 +214440,21 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fd1c │ │ │ │ + bl 0x21fc5c │ │ │ │ svclt 0x00bef7ff │ │ │ │ - blmi 0x1f1c064 │ │ │ │ + blmi 0x1f1bfa4 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blls 0x373434 │ │ │ │ + blls 0x373374 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf013091b │ │ │ │ andle r0, sl, r0, ror #5 │ │ │ │ svclt 0x00142ae0 │ │ │ │ @ instruction: 0xf0030953 │ │ │ │ andcs r0, r1, #469762048 @ 0x1c000000 │ │ │ │ @@ -214523,225 +214475,225 @@ │ │ │ │ stmia r1, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdacs r0, {r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ vsra.u64 , , #1 │ │ │ │ sbcspl r8, r6, fp, asr pc │ │ │ │ strbmi r4, [r9], -r0, asr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1f1bf28 │ │ │ │ + blhi 0x1f1be68 │ │ │ │ @ instruction: 0xf0089b0b │ │ │ │ stmdbls fp, {r0, r1, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf86af75a │ │ │ │ + @ instruction: 0xf8caf75a │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38e4c │ │ │ │ + bl 0xfec38d8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2afca0 │ │ │ │ + blls 0x2afbe0 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ @ instruction: 0x4603ff5b │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1bf1 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1b31 │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38ea8 │ │ │ │ + bl 0xfec38de8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x32fcfc │ │ │ │ + blls 0x32fc3c │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ strmi pc, [r3], -sp, lsr #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1c4d │ │ │ │ - bl 0x11280ec │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1b8d │ │ │ │ + bl 0x112802c │ │ │ │ stmia r3, {r0, r2, r8, r9, sl}^ │ │ │ │ - bcs 0xfbaa4 │ │ │ │ + bcs 0xfb9e4 │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ - bmi 0x285a50 │ │ │ │ + bmi 0x285990 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38f08 │ │ │ │ + bl 0xfec38e48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x32fd5c │ │ │ │ + blls 0x32fc9c │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0x4603fefd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1cad │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1bed │ │ │ │ streq lr, [r4], -r0, lsl #20 │ │ │ │ streq lr, [r5, -r1, lsl #20] │ │ │ │ ldrbvs lr, [r2, -r3, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38f6c │ │ │ │ + bl 0xfec38eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x32fdc0 │ │ │ │ + blls 0x32fd00 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ strmi pc, [r3], -fp, asr #29 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1d11 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1c51 │ │ │ │ streq lr, [r4], -r0, asr #20 │ │ │ │ streq lr, [r5, -r1, asr #20] │ │ │ │ ldrbvs lr, [r2, -r3, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38fd0 │ │ │ │ + bl 0xfec38f10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x32fe24 │ │ │ │ + blls 0x32fd64 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0x4603fe99 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1d75 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1cb5 │ │ │ │ streq lr, [r4], -r0, lsl #21 │ │ │ │ streq lr, [r5, -r1, lsl #21] │ │ │ │ ldrbvs lr, [r2, -r3, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39034 │ │ │ │ + bl 0xfec38f74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2afe88 │ │ │ │ + blls 0x2afdc8 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ strmi pc, [r3], -r7, ror #28 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1dd9 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1d19 │ │ │ │ cmnmi r9, r0, lsl #18 │ │ │ │ cmneq r2, r3, asr #17 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39094 │ │ │ │ + bl 0xfec38fd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2afee8 │ │ │ │ + blls 0x2afe28 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ @ instruction: 0x4603fe37 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1e39 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1d79 │ │ │ │ eormi r4, r9, r0, lsr #32 │ │ │ │ cmneq r2, r3, asr #17 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec390f4 │ │ │ │ + bl 0xfec39034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2aff48 │ │ │ │ + blls 0x2afe88 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ strmi pc, [r3], -r7, lsl #28 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1e99 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1dd9 │ │ │ │ @ instruction: 0x43294320 │ │ │ │ cmneq r2, r3, asr #17 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39154 │ │ │ │ + bl 0xfec39094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2affa8 │ │ │ │ + blls 0x2afee8 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ @ instruction: 0x4603fdd7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1ef9 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1e39 │ │ │ │ rsbmi r4, r9, r0, rrx │ │ │ │ cmneq r2, r3, asr #17 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ @@ -214754,15 +214706,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r8], r2, lsl #1 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r7, r9, sl, lr} │ │ │ │ movwls r9, #2827 @ 0xb0b │ │ │ │ - bls 0x36abf0 │ │ │ │ + bls 0x36ab30 │ │ │ │ stc2 7, cr15, [r6, #988]! @ 0x3dc │ │ │ │ svchi 0x005bf3bf │ │ │ │ cmncs pc, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x46194694 │ │ │ │ strbtmi r4, [r4], -r1, ror #11 │ │ │ │ movweq lr, #7032 @ 0x1b78 │ │ │ │ strbtmi r4, [r6], -sp, lsl #12 │ │ │ │ @@ -214775,15 +214727,15 @@ │ │ │ │ ldrbmi lr, [lr, #-2240]! @ 0xfffff740 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x46e2d1f4 │ │ │ │ ldrmi r4, [r4], lr, lsl #13 │ │ │ │ ldrmi r4, [lr, #1561] @ 0x619 │ │ │ │ ldrmi fp, [r2, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d679c │ │ │ │ + bmi 0x2d66dc │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrtmi r2, [r0], -r0, lsl #8 │ │ │ │ sbcspl r4, r4, r9, lsr r6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -214797,29 +214749,29 @@ │ │ │ │ movwcs r4, #34451 @ 0x8693 │ │ │ │ stcls 8, cr3, [sp], {16} │ │ │ │ strls r9, [r0], #-2572 @ 0xfffff5f4 │ │ │ │ ldc2l 7, cr15, [sl, #-988] @ 0xfffffc24 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi r4, [r3, #1407]! @ 0x57f │ │ │ │ - bl 0x1f73914 │ │ │ │ + bl 0x1f73854 │ │ │ │ strtmi r0, [pc], -r5, lsl #4 │ │ │ │ uasxmi fp, lr, ip │ │ │ │ vqshlu.s32 q2, , #31 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi r8, [r9, #2431]! @ 0x97f │ │ │ │ strmi fp, [r0, #3848]! @ 0xf08 │ │ │ │ stmia r3, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - bcs 0xfbe64 │ │ │ │ + bcs 0xfbda4 │ │ │ │ @ instruction: 0x4620d1f5 │ │ │ │ strbmi r4, [r4], -r9, lsr #12 │ │ │ │ adcmi r4, r9, #80740352 @ 0x4d00000 │ │ │ │ adcmi fp, r0, #8, 30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d6838 │ │ │ │ + bmi 0x2d6778 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -214828,15 +214780,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r8], r2, lsl #1 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r7, r9, sl, lr} │ │ │ │ movwls r9, #2827 @ 0xb0b │ │ │ │ - bls 0x36ad18 │ │ │ │ + bls 0x36ac58 │ │ │ │ ldc2 7, cr15, [r2, #-988] @ 0xfffffc24 │ │ │ │ svchi 0x005bf3bf │ │ │ │ cmncs pc, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x46194694 │ │ │ │ strbtmi r4, [r4], -ip, asr #11 │ │ │ │ movweq lr, #35697 @ 0x8b71 │ │ │ │ strbtmi r4, [r6], -sp, lsl #12 │ │ │ │ @@ -214849,15 +214801,15 @@ │ │ │ │ ldrbmi lr, [lr, #-2240]! @ 0xfffff740 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x46e2d1f4 │ │ │ │ ldrmi r4, [r4], lr, lsl #13 │ │ │ │ ldrmi r4, [lr, #1561] @ 0x619 │ │ │ │ ldrmi fp, [r2, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d68c4 │ │ │ │ + bmi 0x2d6804 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrtmi r2, [r0], -r0, lsl #8 │ │ │ │ sbcspl r4, r4, r9, lsr r6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -214871,29 +214823,29 @@ │ │ │ │ movwcs r4, #34451 @ 0x8693 │ │ │ │ stcls 8, cr3, [sp], {16} │ │ │ │ strls r9, [r0], #-2572 @ 0xfffff5f4 │ │ │ │ stc2l 7, cr15, [r6], {247} @ 0xf7 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrbmi r4, [ip, #-1407] @ 0xfffffa81 │ │ │ │ - bl 0x1e33a3c │ │ │ │ + bl 0x1e3397c │ │ │ │ strtmi r0, [pc], -sl, lsl #4 │ │ │ │ uasxmi fp, lr, ip │ │ │ │ vqshlu.s32 q2, , #31 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi r8, [r9, #2431]! @ 0x97f │ │ │ │ strmi fp, [r0, #3848]! @ 0xf08 │ │ │ │ stmia r3, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - bcs 0xfbf8c │ │ │ │ + bcs 0xfbecc │ │ │ │ @ instruction: 0x4620d1f5 │ │ │ │ strbmi r4, [r4], -r9, lsr #12 │ │ │ │ adcmi r4, r9, #80740352 @ 0x4d00000 │ │ │ │ adcmi fp, r0, #8, 30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d6960 │ │ │ │ + bmi 0x2d68a0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -214902,20 +214854,20 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf5a0b082 │ │ │ │ ldrmi r5, [ip], -r8 │ │ │ │ movwcs r3, #34832 @ 0x8810 │ │ │ │ strls r9, [r0, #-3337] @ 0xfffff2f7 │ │ │ │ - bls 0x2f3a74 │ │ │ │ + bls 0x2f39b4 │ │ │ │ ldc2l 7, cr15, [lr], #-988 @ 0xfffffc24 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r2, r5, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1df3a74 │ │ │ │ + bl 0x1df39b4 │ │ │ │ ldrmi r0, [r9], -r3, lsl #12 │ │ │ │ @ instruction: 0x4628bfbc │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ addsmi fp, r6, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @@ -214942,29 +214894,29 @@ │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ ldc2 7, cr15, [r8], #-988 @ 0xfffffc24 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi r4, [r1, #1407]! @ 0x57f │ │ │ │ - bl 0x1ef3b40 │ │ │ │ + bl 0x1ef3a80 │ │ │ │ strtmi r0, [r9], -r5, lsl #4 │ │ │ │ @ instruction: 0x4648bf3c │ │ │ │ vmlsl.u q2, d15, d1[0] │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ adcmi fp, r6, #8, 30 │ │ │ │ stmia r3, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - bcs 0xe28a8 │ │ │ │ + bcs 0xe27e8 │ │ │ │ @ instruction: 0x46a4d1f5 │ │ │ │ ldrtmi r4, [r4], -sl, lsr #12 │ │ │ │ adcsmi r4, sl, #63963136 @ 0x3d00000 │ │ │ │ ldrmi fp, [r4, #3848]! @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d6a7c │ │ │ │ + bmi 0x2d69bc │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ @@ -214973,20 +214925,20 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf5a0b082 │ │ │ │ ldrmi r5, [ip], -r8 │ │ │ │ movwcs r3, #34832 @ 0x8810 │ │ │ │ strls r9, [r0, #-3337] @ 0xfffff2f7 │ │ │ │ - bls 0x2f3b90 │ │ │ │ - blx 0xffd2031e │ │ │ │ + bls 0x2f3ad0 │ │ │ │ + blx 0xffd2025e │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, sl, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1db3b90 │ │ │ │ + bl 0x1db3ad0 │ │ │ │ ldrmi r0, [r9], -r4, lsl #12 │ │ │ │ @ instruction: 0x4628bfbc │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ addsmi fp, r6, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @@ -215009,246 +214961,246 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf5a0b083 │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ - blx 0xfeba03aa │ │ │ │ + blx 0xfeba02ea │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strbmi r4, [ip, #-1407] @ 0xfffffa81 │ │ │ │ - bl 0x1e33c5c │ │ │ │ + bl 0x1e33b9c │ │ │ │ strtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0x4648bf3c │ │ │ │ vmlsl.u q2, d15, d1[0] │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ adcmi fp, r6, #8, 30 │ │ │ │ stmia r3, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - bcs 0xe29c4 │ │ │ │ + bcs 0xe2904 │ │ │ │ @ instruction: 0x46a4d1f5 │ │ │ │ ldrtmi r4, [r4], -sl, lsr #12 │ │ │ │ adcsmi r4, sl, #63963136 @ 0x3d00000 │ │ │ │ ldrmi fp, [r4, #3848]! @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d6b98 │ │ │ │ + bmi 0x2d6ad8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ - blx 0xfe6f3eb0 │ │ │ │ - blx 0xfe75fa70 │ │ │ │ + blx 0xfe6f3df0 │ │ │ │ + blx 0xfe75f9b0 │ │ │ │ @ instruction: 0xf5a0f489 │ │ │ │ @ instruction: 0xf8dd5008 │ │ │ │ ldmdacc r0, {r4, r5, sp, pc} │ │ │ │ ldrsbtlt pc, [r4], -sp @ │ │ │ │ @ instruction: 0xf78afa9a │ │ │ │ - blx 0xfe7c90a4 │ │ │ │ + blx 0xfe7c8fe4 │ │ │ │ movwls pc, #1675 @ 0x68b @ │ │ │ │ movwcs r9, #35342 @ 0x8a0e │ │ │ │ - blx 0x16a0452 │ │ │ │ + blx 0x16a0392 │ │ │ │ svchi 0x005bf3bf │ │ │ │ ldmdbhi pc!, {r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ svclt 0x000845a9 │ │ │ │ smlatble r3, r0, r5, r4 │ │ │ │ ldrbvs lr, [r3, -r0, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @ instruction: 0xf089fa99 │ │ │ │ - blx 0xfe6f67e4 │ │ │ │ + blx 0xfe6f6724 │ │ │ │ andlt pc, r3, r8, lsl #3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec396c0 │ │ │ │ + bl 0xfec39600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x10074dc │ │ │ │ + blt 0x100741c │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0xf3bffb1f │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmia r0, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sl, sp, lr}^ │ │ │ │ - blcs 0xf3abc │ │ │ │ + blcs 0xf39fc │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c6264 │ │ │ │ + bmi 0x2c61a4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeea900 │ │ │ │ - blt 0xd36848 │ │ │ │ + blt 0xeea840 │ │ │ │ + blt 0xd36788 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39720 │ │ │ │ + bl 0xfec39660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x100753c │ │ │ │ + blt 0x100747c │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ vtbx.8 d15, {d31-, , #1 │ │ │ │ - bmi 0x2c62cc │ │ │ │ + bmi 0x2c620c │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeea968 │ │ │ │ - blt 0xd368b0 │ │ │ │ + blt 0xeea8a8 │ │ │ │ + blt 0xd367f0 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39788 │ │ │ │ + bl 0xfec396c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x10075a4 │ │ │ │ + blt 0x10074e4 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0xf3bffabb │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x127c3b0 │ │ │ │ - b 0x12a2dc8 │ │ │ │ + b 0x127c2f0 │ │ │ │ + b 0x12a2d08 │ │ │ │ stmia r0, {r0, r2, r8, r9}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, r9, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c6334 │ │ │ │ + bmi 0x2c6274 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeea9d0 │ │ │ │ - blt 0xd36918 │ │ │ │ + blt 0xeea910 │ │ │ │ + blt 0xd36858 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec397f0 │ │ │ │ + bl 0xfec39730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x100760c │ │ │ │ + blt 0x100754c │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ vtbl.8 d15, {d31-, , #1 │ │ │ │ - bmi 0x2c639c │ │ │ │ + bmi 0x2c62dc │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeeaa38 │ │ │ │ - blt 0xd36980 │ │ │ │ + blt 0xeea978 │ │ │ │ + blt 0xd368c0 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39858 │ │ │ │ + bl 0xfec39798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x1007674 │ │ │ │ + blt 0x10075b4 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0xf3bffa53 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ eormi r6, r6, pc, ror r7 │ │ │ │ stmia r0, {r0, r1, r2, r3, r5, lr}^ │ │ │ │ - blcs 0xfc458 │ │ │ │ + blcs 0xfc398 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c6400 │ │ │ │ + bmi 0x2c6340 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeeaa9c │ │ │ │ - blt 0xd369e4 │ │ │ │ + blt 0xeea9dc │ │ │ │ + blt 0xd36924 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec398bc │ │ │ │ + bl 0xfec397fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x10076d8 │ │ │ │ + blt 0x1007618 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ vtbl.8 d15, {d15-d17}, d17 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4326677f │ │ │ │ stmia r0, {r0, r1, r2, r3, r5, r8, r9, lr}^ │ │ │ │ - blcs 0xfc4bc │ │ │ │ + blcs 0xfc3fc │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c6464 │ │ │ │ + bmi 0x2c63a4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeeab00 │ │ │ │ - blt 0xd36a48 │ │ │ │ + blt 0xeeaa40 │ │ │ │ + blt 0xd36988 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39920 │ │ │ │ + bl 0xfec39860 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x100773c │ │ │ │ + blt 0x100767c │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ vtbx.8 d15, {d31-, , #1 │ │ │ │ - bmi 0x2c64c8 │ │ │ │ + bmi 0x2c6408 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeeab64 │ │ │ │ - blt 0xd36aac │ │ │ │ + blt 0xeeaaa4 │ │ │ │ + blt 0xd369ec │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r8, asr #32 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -215260,20 +215212,20 @@ │ │ │ │ mcrls 8, 0, r3, cr13, cr0, {0} │ │ │ │ strls r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xf9bef7f7 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4696237f │ │ │ │ @ instruction: 0x4665469c │ │ │ │ - blt 0xaf4188 │ │ │ │ + blt 0xaf40c8 │ │ │ │ strmi fp, [r1, #2593] @ 0xa21 │ │ │ │ - bl 0x1ef3fcc │ │ │ │ + bl 0x1ef3f0c │ │ │ │ strmi r0, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0x464bbfbc │ │ │ │ - blt 0x6740d4 │ │ │ │ + blt 0x674014 │ │ │ │ vshll.u32 , d15, #31 │ │ │ │ ldm sl, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia sl, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bb677b │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215304,20 +215256,20 @@ │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ @ instruction: 0xf962f7f7 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xaf3e64 │ │ │ │ + blt 0xaf3da4 │ │ │ │ strbmi fp, [r8, #-2593] @ 0xfffff5df │ │ │ │ - bl 0x1d3419c │ │ │ │ + bl 0x1d340dc │ │ │ │ strbmi r0, [r2], -r8, lsl #12 │ │ │ │ @ instruction: 0x4603bf3c │ │ │ │ - blt 0x6740a4 │ │ │ │ + blt 0x673fe4 │ │ │ │ vshll.u32 , d15, #31 │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215350,20 +215302,20 @@ │ │ │ │ mcrls 8, 0, r3, cr13, cr0, {0} │ │ │ │ strls r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xf90af7f7 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4696237f │ │ │ │ @ instruction: 0x4665469c │ │ │ │ - blt 0xaf42f0 │ │ │ │ + blt 0xaf4230 │ │ │ │ strbmi fp, [r8, #-2593] @ 0xfffff5df │ │ │ │ - bl 0x1d34134 │ │ │ │ + bl 0x1d34074 │ │ │ │ strmi r0, [sl], -r8, lsl #12 │ │ │ │ @ instruction: 0x464bbfbc │ │ │ │ - blt 0x67423c │ │ │ │ + blt 0x67417c │ │ │ │ vshll.u32 , d15, #31 │ │ │ │ ldm sl, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia sl, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bb677b │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215394,20 +215346,20 @@ │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ @ instruction: 0xf8aef7f7 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xaf3fcc │ │ │ │ + blt 0xaf3f0c │ │ │ │ strmi fp, [r1, #2593] @ 0xa21 │ │ │ │ - bl 0x1ef4304 │ │ │ │ + bl 0x1ef4244 │ │ │ │ strbmi r0, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0x4603bf3c │ │ │ │ - blt 0x67420c │ │ │ │ + blt 0x67414c │ │ │ │ vshll.u32 , d15, #31 │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215440,20 +215392,20 @@ │ │ │ │ mcrls 8, 0, r3, cr13, cr0, {0} │ │ │ │ strls r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xf856f7f7 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4696237f │ │ │ │ @ instruction: 0x4665469c │ │ │ │ - blt 0xaf4458 │ │ │ │ + blt 0xaf4398 │ │ │ │ strmi fp, [r1, #2593] @ 0xa21 │ │ │ │ svchi 0x005bf3bf │ │ │ │ movweq lr, #7032 @ 0x1b78 │ │ │ │ @ instruction: 0x4648bfbc │ │ │ │ - blt 0x4743a0 │ │ │ │ + blt 0x4742e0 │ │ │ │ ldm sl, {r0, r1, r2, r9, fp, ip, sp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia sl, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bb677b │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @ instruction: 0x46664677 │ │ │ │ @@ -215483,20 +215435,20 @@ │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ @ instruction: 0xfffcf7f6 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xb74130 │ │ │ │ + blt 0xb74070 │ │ │ │ strbmi fp, [sl, #-2595] @ 0xfffff5dd │ │ │ │ - bl 0x1db445c │ │ │ │ + bl 0x1db439c │ │ │ │ strbmi r0, [r1], -r8, lsl #12 │ │ │ │ sasxmi fp, r0, ip │ │ │ │ - blt 0x4743ac │ │ │ │ + blt 0x4742ec │ │ │ │ vtbl.8 d11, {d15-d17}, d7 │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215529,20 +215481,20 @@ │ │ │ │ mcrls 8, 0, r3, cr13, cr0, {0} │ │ │ │ strls r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xffa4f7f6 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4696237f │ │ │ │ @ instruction: 0x4665469c │ │ │ │ - blt 0xaf45bc │ │ │ │ + blt 0xaf44fc │ │ │ │ strbmi fp, [r8, #-2593] @ 0xfffff5df │ │ │ │ svchi 0x005bf3bf │ │ │ │ movweq lr, #35697 @ 0x8b71 │ │ │ │ @ instruction: 0x4648bfbc │ │ │ │ - blt 0x474504 │ │ │ │ + blt 0x474444 │ │ │ │ ldm sl, {r0, r1, r2, r9, fp, ip, sp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia sl, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bb677b │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @ instruction: 0x46664677 │ │ │ │ @@ -215572,20 +215524,20 @@ │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ @ instruction: 0xff4af7f6 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xb74294 │ │ │ │ + blt 0xb741d4 │ │ │ │ ldrmi fp, [r1, #2595] @ 0xa23 │ │ │ │ - bl 0x1ef45c0 │ │ │ │ + bl 0x1ef4500 │ │ │ │ strbmi r0, [r1], -r3, lsl #12 │ │ │ │ sasxmi fp, r0, ip │ │ │ │ - blt 0x474510 │ │ │ │ + blt 0x474450 │ │ │ │ vtbl.8 d11, {d15-d17}, d7 │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215616,19 +215568,19 @@ │ │ │ │ ldrmi r5, [r9], r8 │ │ │ │ movwcs r4, #34448 @ 0x8690 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ mrc2 7, 7, pc, cr2, cr6, {7} │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xaf4344 │ │ │ │ - bl 0x7115d0 │ │ │ │ + blt 0xaf4284 │ │ │ │ + bl 0x711510 │ │ │ │ vsubw.u q0, , d0 │ │ │ │ - bl 0x1146ac0 │ │ │ │ - blt 0x8a357c │ │ │ │ + bl 0x1146a00 │ │ │ │ + blt 0x8a34bc │ │ │ │ ldm ip, {r1, r2, r4, r9, fp, ip, sp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ strtmi r4, [lr], -r7, lsr #12 │ │ │ │ @@ -215658,19 +215610,19 @@ │ │ │ │ ldrmi r5, [r9], r8 │ │ │ │ movwcs r4, #34448 @ 0x8690 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ mrc2 7, 4, pc, cr14, cr6, {7} │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xbb43ec │ │ │ │ - bl 0x711678 │ │ │ │ + blt 0xbb432c │ │ │ │ + bl 0x7115b8 │ │ │ │ vaddl.u q0, d15, d3 │ │ │ │ - bl 0x1146b68 │ │ │ │ - blt 0x2a3224 │ │ │ │ + bl 0x1146aa8 │ │ │ │ + blt 0x2a3164 │ │ │ │ ldm ip, {r1, r2, r3, r9, fp, ip, sp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ strtmi r4, [lr], -r7, lsr #12 │ │ │ │ @@ -215715,30 +215667,30 @@ │ │ │ │ stmiavs r0, {r0, r2, r3, r5, r6, r7, r8, fp, ip, lr, pc}^ │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ tstcs r0, r8, lsl r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4673bd30 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ - rscspl pc, r4, ip, asr #12 │ │ │ │ + subpl pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stmdavs fp, {r1, r6, fp, sp, lr}^ │ │ │ │ movwle r4, #25242 @ 0x629a │ │ │ │ andcs fp, r1, ip, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf04f4770 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3a110 │ │ │ │ + bl 0xfec3a050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ suble r2, sp, r0, lsl #22 │ │ │ │ eorsle r2, r7, r0, lsl #18 │ │ │ │ tstpvs ip, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ addmi r6, r8, #24, 16 @ 0x180000 │ │ │ │ @@ -215791,57 +215743,57 @@ │ │ │ │ biceq lr, r3, #4, 22 @ 0x1000 │ │ │ │ stmdavs r3, {r1, r3, r4, r6, sp, lr} │ │ │ │ @ instruction: 0x462be7b4 │ │ │ │ ldrb r2, [r5, r1, lsl #12]! │ │ │ │ ldr r2, [r5, r1, lsl #10]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x19e4b8 │ │ │ │ + blhi 0x19e3f8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r7, r5, lsl #19 │ │ │ │ ldrble r1, [ip], #-3695 @ 0xfffff191 │ │ │ │ - ldclne 1, cr15, [pc], #8 @ 0xe3020 │ │ │ │ + ldclne 1, cr15, [pc], #8 @ 0xe2f60 │ │ │ │ cdpvs 2, 0, cr15, cr0, cr4, {2} │ │ │ │ cdpeq 2, 9, cr15, cr5, cr0, {6} │ │ │ │ - ldclmi 5, cr15, [pc], #-48 @ 0xe2ff4 │ │ │ │ + ldclmi 5, cr15, [pc], #-48 @ 0xe2f34 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrmi r4, [r3], sl, lsl #13 │ │ │ │ strbeq lr, [r5, #2816] @ 0xb00 │ │ │ │ - blhi 0xbde6b4 │ │ │ │ + blhi 0xbde5f4 │ │ │ │ ldrbtmi r4, [r1], r0, ror #13 │ │ │ │ ands r9, r5, r5, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0849b05 │ │ │ │ stc 4, cr0, [sp, #4] │ │ │ │ tstls r4, r2, lsl #22 │ │ │ │ @ instruction: 0xf96cf1c0 │ │ │ │ eorle r1, r5, r2, asr #24 │ │ │ │ adcsmi r9, r0, #4, 18 @ 0x10000 │ │ │ │ @ instruction: 0xf044bf18 │ │ │ │ - bllt 0x15e4068 │ │ │ │ + bllt 0x15e3fa8 │ │ │ │ stccc 15, cr3, [r8, #-4] │ │ │ │ eorsle r1, r0, fp, ror ip │ │ │ │ movwne lr, #10581 @ 0x2955 │ │ │ │ - bl 0x12c074 │ │ │ │ - bl 0x1a48a0 │ │ │ │ + bl 0x12bfb4 │ │ │ │ + bl 0x1a47e0 │ │ │ │ stmdblt r7!, {r1, r3} │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ svclt 0x00183c00 │ │ │ │ strbmi r2, [r6, #-1025] @ 0xfffffbff │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcs fp, r0, #140, 30 @ 0x230 │ │ │ │ ldrbmi r2, [r8, #-513] @ 0xfffffdff │ │ │ │ smlatbeq r1, r3, fp, lr │ │ │ │ andcs fp, r0, #56, 30 @ 0xe0 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ sbcle r2, sp, r0, lsl #20 │ │ │ │ andlt r2, r7, r0 │ │ │ │ - blhi 0x19e3a0 │ │ │ │ + blhi 0x19e2e0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdls r8, [r4], -r0 │ │ │ │ @ instruction: 0xf9a2f1c0 │ │ │ │ addsmi r9, lr, #4, 22 @ 0x1000 │ │ │ │ svccc 0x0001d1ee │ │ │ │ @@ -215853,45 +215805,45 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ - blcs 0x10f30c │ │ │ │ + blcs 0x10f24c │ │ │ │ mrcne 0, 2, sp, cr13, cr7, {2} │ │ │ │ mcrne 6, 2, r4, cr3, cr8, {4} │ │ │ │ vsubw.u8 , , d1 │ │ │ │ @ instruction: 0xf105050b │ │ │ │ ldrble r0, [r8], #-1281 @ 0xfffffaff │ │ │ │ @ instruction: 0x46474691 │ │ │ │ orreq lr, r0, #1024 @ 0x400 │ │ │ │ - blls 0x107d20 │ │ │ │ + blls 0x107c60 │ │ │ │ stcmi 8, cr15, [r4, #-332] @ 0xfffffeb4 │ │ │ │ stccs 3, cr9, [r0], {-0} │ │ │ │ strtmi sp, [r0], -pc, asr #32 │ │ │ │ @ instruction: 0xf84af1b3 │ │ │ │ mcrrne 11, 0, r9, r6, cr12 │ │ │ │ - bl 0x1e9d20 │ │ │ │ + bl 0x1e9c60 │ │ │ │ addsmi r0, r6, #6144 @ 0x1800 │ │ │ │ adcsmi sp, r5, #3735552 @ 0x390000 │ │ │ │ svclt 0x00a8462c │ │ │ │ @ instruction: 0x46ba4634 │ │ │ │ - bl 0xfeba9e00 │ │ │ │ + bl 0xfeba9d40 │ │ │ │ strtmi r0, [r2], -r4, lsl #22 │ │ │ │ - bl 0x334ab8 │ │ │ │ - blne 0x10a316c │ │ │ │ + bl 0x3349f8 │ │ │ │ + blne 0x10a30ac │ │ │ │ @ instruction: 0xf72d1b36 │ │ │ │ - bicslt lr, sp, r0, lsl r8 │ │ │ │ + bicslt lr, sp, r0, ror r8 │ │ │ │ mvnle r2, r0, lsl #28 │ │ │ │ - blcc 0x149d6c │ │ │ │ + blcc 0x149cac │ │ │ │ movwcc r9, #4865 @ 0x1301 │ │ │ │ strbmi sp, [r7, #-471] @ 0xfffffe29 │ │ │ │ - bl 0xfea171f4 │ │ │ │ - bl 0x3239a0 │ │ │ │ + bl 0xfea17134 │ │ │ │ + bl 0x3238e0 │ │ │ │ strbmi r0, [r2], #-261 @ 0xfffffefb │ │ │ │ @ instruction: 0xf0034638 │ │ │ │ @ instruction: 0x4638f875 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -215908,15 +215860,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x46478ff0 │ │ │ │ @ instruction: 0xf643e7f4 │ │ │ │ vrsra.s64 , q6, #64 │ │ │ │ andscs r0, r2, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0xf6452101 │ │ │ │ - vmvn.i32 d23, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q11, d16, d12 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xff6cf1a1 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf9c8f193 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -215948,15 +215900,15 @@ │ │ │ │ andvc pc, r0, ip, asr #17 │ │ │ │ @ instruction: 0xf8b8f022 │ │ │ │ stmiavs r3!, {r3, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1a46003 │ │ │ │ adcsmi r0, r4, #12, 6 @ 0x30000000 │ │ │ │ bicsle r4, r3, ip, lsl r6 │ │ │ │ streq pc, [ip, -fp, lsr #3] │ │ │ │ - bleq 0x35e118 │ │ │ │ + bleq 0x35e058 │ │ │ │ streq pc, [r4], #-427 @ 0xfffffe55 │ │ │ │ andcs r2, r2, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ @ instruction: 0xf8a4f022 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ movwcs r8, #3 │ │ │ │ @ instruction: 0xf1ab2202 │ │ │ │ @@ -215970,15 +215922,15 @@ │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ @ instruction: 0x4684b570 │ │ │ │ stmdavs r4, {r8, sl, sp} │ │ │ │ - bne 0x156b2d8 │ │ │ │ + bne 0x156b218 │ │ │ │ andsmi r6, r8, r0, lsr #32 │ │ │ │ strmi fp, [r6], r8, lsl #30 │ │ │ │ rscvs r6, r5, r1, lsr #1 │ │ │ │ @ instruction: 0xf003d005 │ │ │ │ stmdacs r4, {r2, r4} │ │ │ │ ldrmi sp, [r6], fp, lsr #32 │ │ │ │ @ instruction: 0x61204610 │ │ │ │ @@ -216024,17 +215976,17 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ stc2 1, cr15, [r0], {191} @ 0xbf │ │ │ │ svcpl 0x0080f5b0 │ │ │ │ @ instruction: 0xf44fbf38 │ │ │ │ - blne 0x19f75ac │ │ │ │ + blne 0x19f74ec │ │ │ │ and r4, r1, r6, lsl #12 │ │ │ │ - blne 0xfe9f4488 │ │ │ │ + blne 0xfe9f43c8 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ stc2 7, cr15, [lr, #-988] @ 0xfffffc24 │ │ │ │ ldmle r7!, {r2, r4, r5, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -216055,19 +216007,19 @@ │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ vqdmulh.s d31, d4, d4 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ stclpl 8, cr1, [fp], {200} @ 0xc8 │ │ │ │ mvnle r2, pc, ror fp │ │ │ │ @ instruction: 0xf1007843 │ │ │ │ - blcs 0x1226c2c │ │ │ │ + blcs 0x1226b6c │ │ │ │ @ instruction: 0xf81ed1e2 │ │ │ │ - blcs 0x13f3034 │ │ │ │ + blcs 0x13f2f74 │ │ │ │ @ instruction: 0xf89ed1de │ │ │ │ - blcs 0x126f43c │ │ │ │ + blcs 0x126f37c │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ bicsle r0, r7, r0, lsl #28 │ │ │ │ svclt 0x0000e7d8 │ │ │ │ svceq 0x0001f013 │ │ │ │ ldrblt sp, [r0, #-75]! @ 0xffffffb5 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -216092,81 +216044,81 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ mvnspl pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmiane ip, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - blcs 0x20ba7e8 │ │ │ │ + blcs 0x20ba728 │ │ │ │ stmdavc r3!, {r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - blcs 0x122a658 │ │ │ │ + blcs 0x122a598 │ │ │ │ @ instruction: 0xf815d1cc │ │ │ │ - blcs 0x13f30d0 │ │ │ │ + blcs 0x13f3010 │ │ │ │ stmdavc fp!, {r3, r6, r7, r8, ip, lr, pc}^ │ │ │ │ bicle r2, r5, r6, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 15, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0xf5a1b0b9 │ │ │ │ - bmi 0x638128 │ │ │ │ + bmi 0x638068 │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ andcs r9, r3, r1 │ │ │ │ addvc pc, r0, #13828096 @ 0xd30000 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ eorsls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf1c19307 │ │ │ │ stmiblt r8!, {r0, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blmi 0x32c538 │ │ │ │ - blls 0xebd5a4 │ │ │ │ + blmi 0x32c478 │ │ │ │ + blls 0xebd4e4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r0, asr #4 │ │ │ │ tstcs r0, r9, lsr r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andcs sl, r4, sl, lsl #18 │ │ │ │ @ instruction: 0xff60f1be │ │ │ │ - blle 0xff9ad56c │ │ │ │ + blle 0xff9ad4ac │ │ │ │ andcc lr, sl, #3620864 @ 0x374000 │ │ │ │ sbcsle r4, pc, r3, lsl r3 @ │ │ │ │ - stc2 7, cr15, [r0, #-188]! @ 0xffffff44 │ │ │ │ + stc2 7, cr15, [r0, #188] @ 0xbc │ │ │ │ @ instruction: 0xf850f004 │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ - vbic.i32 , #1 @ 0x00000001 │ │ │ │ + vsra.s64 d18, d17, #64 │ │ │ │ @ instruction: 0xf7f7010e │ │ │ │ stmdage r8, {r0, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - bicscc pc, r1, r3, asr #4 │ │ │ │ + tstpcc r1, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf9d8f7f7 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ ldmdavs fp, {r0, r1, r8, r9, ip, pc} │ │ │ │ strcc fp, [r1, #-315] @ 0xfffffec5 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ - blx 0x22c45a │ │ │ │ + blx 0x22c39a │ │ │ │ @ instruction: 0xf8d7f303 │ │ │ │ cdpls 0, 0, cr2, cr8, cr8, {6} │ │ │ │ - blvs 0xfe6499ec │ │ │ │ + blvs 0xfe64992c │ │ │ │ andcs r3, r0, #1048576 @ 0x100000 │ │ │ │ cmneq r6, r3, lsl #10 │ │ │ │ streq pc, [r3, #-37] @ 0xffffffdb │ │ │ │ sbceq pc, r4, r6, lsl r1 @ │ │ │ │ ldreq pc, [r4, #-261] @ 0xfffffefb │ │ │ │ stmdaeq r0, {r1, r6, r8, ip, sp, lr, pc} │ │ │ │ stmdals fp, {r0, r2, r3, r5, fp, ip} │ │ │ │ @@ -216178,58 +216130,58 @@ │ │ │ │ svccc 0x00fff1b0 │ │ │ │ @ instruction: 0xf1b1bf08 │ │ │ │ vminnm.f32 , , │ │ │ │ movwls r0, #8971 @ 0x230b │ │ │ │ andle r4, r8, sl, lsl r6 │ │ │ │ ldmne fp, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ stceq 1, cr15, [r0], {72} @ 0x48 │ │ │ │ - bl 0x1cf4078 │ │ │ │ + bl 0x1cf3fb8 │ │ │ │ @ instruction: 0xf0c00c0c │ │ │ │ @ instruction: 0xf13781d3 │ │ │ │ @ instruction: 0xf645fb8d │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q11, q8, d24 │ │ │ │ strmi r0, [r3], lr, lsr #2 │ │ │ │ mrc2 1, 3, pc, cr8, cr10, {1} │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ @ instruction: 0xf8d34682 │ │ │ │ @ instruction: 0xf13c0428 │ │ │ │ strmi pc, [r1], r5, lsr #30 │ │ │ │ - blx 0xfff9fd28 │ │ │ │ + blx 0xfff9fc68 │ │ │ │ strmi r4, [r3], -r9, asr #12 │ │ │ │ @ instruction: 0xf6454652 │ │ │ │ - vmla.i d23, d0, d0[6] │ │ │ │ + vshr.s64 d22, d24, #64 │ │ │ │ @ instruction: 0xf150002e │ │ │ │ @ instruction: 0x4603f817 │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ @ instruction: 0xffd2f148 │ │ │ │ @ instruction: 0xf1484650 │ │ │ │ @ instruction: 0xf1bbffcf │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf1374658 │ │ │ │ vst2. {d31,d33}, [pc :128], r5 │ │ │ │ vqsub.s8 , q8, q1 │ │ │ │ strbmi r2, [r8], -r1, asr #2 │ │ │ │ @ instruction: 0xff86f1bd │ │ │ │ strbmi r9, [r8], -r7 │ │ │ │ @ instruction: 0xffbef148 │ │ │ │ - blcs 0x10a2a4 │ │ │ │ + blcs 0x10a1e4 │ │ │ │ cmnphi r5, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldrdls pc, [r8], -sp │ │ │ │ - blne 0xfec30f64 │ │ │ │ - beq 0x11f7d4 │ │ │ │ + blne 0xfec30ea4 │ │ │ │ + beq 0x11f714 │ │ │ │ @ instruction: 0xf1484648 │ │ │ │ @ instruction: 0xf645ff69 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vsubw.s8 q11, q8, d16 │ │ │ │ strmi r0, [r3], lr, lsr #6 │ │ │ │ vcgt.s8 d22, d19, d6 │ │ │ │ - vmla.f d18, d16, d1[1] │ │ │ │ + vaddw.s8 q9, q0, d5 │ │ │ │ strbvs r0, [r5], #-270 @ 0xfffffef2 │ │ │ │ vtst.8 d22, d4, d8 │ │ │ │ vshl.s64 , q10, #0 │ │ │ │ - blls 0x2e4d14 │ │ │ │ + blls 0x2e4c54 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ movwcc sl, #6158 @ 0x180e │ │ │ │ eorge pc, r4, fp, asr #17 │ │ │ │ eorcc pc, ip, fp, lsr #17 │ │ │ │ @ instruction: 0xf8cb2301 │ │ │ │ teqcs r4, #20 │ │ │ │ andscc pc, ip, fp, asr #17 │ │ │ │ @@ -216241,93 +216193,93 @@ │ │ │ │ teqcs r4, #16 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ eorcc pc, r8, fp, asr #17 │ │ │ │ movwne pc, #4672 @ 0x1240 @ │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ andcc pc, r4, fp, asr #17 │ │ │ │ subhi pc, r4, sp, asr #17 │ │ │ │ - ldmdavc ip!, {r0, r2, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiavs ip, {r0, r2, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ subls pc, r0, sp, asr #17 │ │ │ │ eorsge pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf916f7f7 │ │ │ │ ldrdcs pc, [r8], #135 @ 0x87 │ │ │ │ @ instruction: 0xf8989b0e │ │ │ │ - blvs 0xfe58773c │ │ │ │ + blvs 0xfe58767c │ │ │ │ streq pc, [ip], -r3, lsl #2 │ │ │ │ andcc r6, r3, #90 @ 0x5a │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ andeq pc, r3, #34 @ 0x22 │ │ │ │ @ instruction: 0xf88360d8 │ │ │ │ @ instruction: 0xf1029010 │ │ │ │ andcs r0, r5, #8, 2 │ │ │ │ andcs r6, r6, #26 │ │ │ │ @ instruction: 0xf8d7609a │ │ │ │ @ instruction: 0xf10320c8 │ │ │ │ tstls r4, r4, lsl r0 │ │ │ │ movwls r1, #22643 @ 0x5873 │ │ │ │ stmdavs fp!, {r0, r4, r6, r8, r9, fp, sp, lr} │ │ │ │ ldrmi r6, [r9], #-2962 @ 0xfffff46e │ │ │ │ - stc 7, cr15, [sl, #-176] @ 0xffffff50 │ │ │ │ + stcl 7, cr15, [sl, #-176]! @ 0xffffff50 │ │ │ │ stmdbls r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8d82205 │ │ │ │ rsbspl r0, r2, r0 │ │ │ │ @ instruction: 0xf883227c │ │ │ │ @ instruction: 0xf10d9010 │ │ │ │ sbcsvs r0, r8, r8, asr #18 │ │ │ │ subsvs r2, sl, r3, lsl #2 │ │ │ │ addsvs r4, r9, r8, asr #12 │ │ │ │ @ instruction: 0xf1034651 │ │ │ │ @ instruction: 0x96040614 │ │ │ │ ldmda r0!, {r1, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfe49fe80 │ │ │ │ + blx 0xfe49fdc0 │ │ │ │ subseq pc, r0, sp, lsr #17 │ │ │ │ - blx 0x79fe88 │ │ │ │ + blx 0x79fdc8 │ │ │ │ subseq pc, r2, sp, lsr #17 │ │ │ │ - blx 0x129fe90 │ │ │ │ + blx 0x129fdd0 │ │ │ │ @ instruction: 0xf1ba9015 │ │ │ │ andsls pc, r6, fp, asr #20 │ │ │ │ - blx 0xf1fe9c │ │ │ │ + blx 0xf1fddc │ │ │ │ @ instruction: 0x46509017 │ │ │ │ - blx 0x1c1fea4 │ │ │ │ + blx 0x1c1fde4 │ │ │ │ ldrdcs pc, [r8], #135 @ 0x87 │ │ │ │ andsls r6, r8, r9, lsr #16 │ │ │ │ ldmib r2, {r0, r2, r3, r4, fp, sp, pc}^ │ │ │ │ - bl 0xfea79028 │ │ │ │ + bl 0xfea78f68 │ │ │ │ strtmi r0, [r9], #-2565 @ 0xfffff5fb │ │ │ │ svceq 0x0050f1ba │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @ instruction: 0x46520a50 │ │ │ │ - stcl 7, cr15, [lr], {44} @ 0x2c │ │ │ │ - blls 0x23429c │ │ │ │ + stc 7, cr15, [lr, #-176]! @ 0xffffff50 │ │ │ │ + blls 0x2341dc │ │ │ │ @ instruction: 0xf10dbf1c │ │ │ │ eorcs r0, r0, r3, ror r1 │ │ │ │ strmi sp, [sl], -r9 │ │ │ │ svcpl 0x0001f811 │ │ │ │ andvc fp, r8, r5, lsl #18 │ │ │ │ - bl 0xfe9720a4 │ │ │ │ + bl 0xfe971fe4 │ │ │ │ ldrmi r0, [r2, #521] @ 0x209 │ │ │ │ @ instruction: 0xf8d7d8f5 │ │ │ │ movwls r2, #20684 @ 0x50cc │ │ │ │ strteq pc, [r8], #-2258 @ 0xfffff72e │ │ │ │ mrc2 1, 1, pc, cr10, cr12, {1} │ │ │ │ @ instruction: 0x46012210 │ │ │ │ ldmdage r9, {r0, r2, r9, sl, lr} │ │ │ │ mrc2 1, 2, pc, cr8, cr2, {5} │ │ │ │ @ instruction: 0xf1484628 │ │ │ │ stmdals r4, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4649227c │ │ │ │ - stc 7, cr15, [r8], #176 @ 0xb0 │ │ │ │ + stc 7, cr15, [r8, #-176] @ 0xffffff50 │ │ │ │ ldmdavs lr, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ vmlacs.f64 d9, d0, d5 │ │ │ │ addhi pc, r7, r0 │ │ │ │ - bpl 0x320ecc │ │ │ │ + bpl 0x320e0c │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ ldreq pc, [ip, #259] @ 0x103 │ │ │ │ - beq 0x51fef0 │ │ │ │ + beq 0x51fe30 │ │ │ │ ldrmi r4, [r2, #1731]! @ 0x6c3 │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ mulcs r4, fp, r8 │ │ │ │ strcs fp, [r0], #-3864 @ 0xfffff0e8 │ │ │ │ orrseq pc, r4, #79 @ 0x4f │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8ddbf0c │ │ │ │ @@ -216375,74 +216327,74 @@ │ │ │ │ subcs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf506901b │ │ │ │ eorsls r5, r2, #8 │ │ │ │ @ instruction: 0xf8d43010 │ │ │ │ eorls r2, r4, #16, 4 │ │ │ │ subcs pc, ip, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf76b9233 │ │ │ │ - @ instruction: 0xf8d4f847 │ │ │ │ + @ instruction: 0xf8d4f8a7 │ │ │ │ @ instruction: 0x46492210 │ │ │ │ @ instruction: 0x46389034 │ │ │ │ addscs r9, r4, #1342177283 @ 0x50000003 │ │ │ │ - stc 7, cr15, [r2], #-176 @ 0xffffff50 │ │ │ │ + stc 7, cr15, [r2], {44} @ 0x2c │ │ │ │ rsbsvs pc, r4, #14024704 @ 0xd60000 │ │ │ │ cdpcs 5, 0, cr3, cr0, cr8, {5} │ │ │ │ @ instruction: 0xf8ddd183 │ │ │ │ cdpls 0, 0, cr11, cr7, cr12, {0} │ │ │ │ stcls 6, cr4, [r2], {93} @ 0x5d │ │ │ │ andle lr, pc, r4 │ │ │ │ - bne 0x9f4968 │ │ │ │ + bne 0x9f48a8 │ │ │ │ ldcle 12, cr2, [sp, #-0] │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf1be4630 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf185daf3 │ │ │ │ stmdavs r3, {r0, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ rscsle r2, r1, r4, lsl #22 │ │ │ │ @ instruction: 0xf1484658 │ │ │ │ @ instruction: 0xf185fe45 │ │ │ │ stmdavs r4, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0034264 │ │ │ │ @ instruction: 0xf72ffe63 │ │ │ │ - stmdals r7, {r0, r1, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r7, {r0, r1, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ff2800 │ │ │ │ @ instruction: 0xf1bbadd4 │ │ │ │ ldrb pc, [r0, #3917] @ 0xf4d @ │ │ │ │ @ instruction: 0xf1484658 │ │ │ │ stmdage r7, {r0, r1, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - cmppmi r1, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcc pc, r1, r3, asr #4 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffd2f7f6 │ │ │ │ @ instruction: 0xf1854604 │ │ │ │ stccs 13, cr15, [r0], {167} @ 0xa7 │ │ │ │ movwcs sp, #2819 @ 0xb03 │ │ │ │ andvs r2, r3, r0, lsl #8 │ │ │ │ stmdavs r4, {r0, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrb r4, [lr, r4, ror #4] │ │ │ │ ldc2 1, cr15, [ip, #532] @ 0x214 │ │ │ │ @ instruction: 0xf1c3e7f5 │ │ │ │ svclt 0x0000f963 │ │ │ │ @ instruction: 0xf5a06d40 │ │ │ │ - blx 0xfeceb9d4 │ │ │ │ + blx 0xfeceb914 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3abe4 │ │ │ │ + bl 0xfec3ab24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami sp, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ svcgt 0x0070ee1d │ │ │ │ tstcs fp, #131 @ 0x83 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ - tstpne r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 96), ip │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf02a012d │ │ │ │ @ instruction: 0xf500fba1 │ │ │ │ @ instruction: 0xf500534f │ │ │ │ @ instruction: 0xf8535140 │ │ │ │ @ instruction: 0xf4022c08 │ │ │ │ @ instruction: 0xf4126300 │ │ │ │ @ instruction: 0xf3c24f00 │ │ │ │ @@ -216502,29 +216454,29 @@ │ │ │ │ strb r4, [r0, r0, asr #7] │ │ │ │ andvs pc, r3, r2, asr #7 │ │ │ │ svclt 0x00942802 │ │ │ │ andcs r2, r1, r0 │ │ │ │ @ instruction: 0xf412e7c9 │ │ │ │ mvnle r6, r0, ror #30 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ - addeq ip, r2, ip, ror r4 │ │ │ │ + addeq ip, r2, ip, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3ad2c │ │ │ │ + bl 0xfec3ac6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami r6!, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ cdp 0, 1, cr11, cr13, cr3, {4} │ │ │ │ tstcs fp, #112, 30 @ 0x1c0 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ - tstpne r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 96), ip │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf02a012d │ │ │ │ @ instruction: 0xf500fafd │ │ │ │ @ instruction: 0xf8d25240 │ │ │ │ @ instruction: 0xf0133544 │ │ │ │ strdle r0, [r4], -r0 @ │ │ │ │ svceq 0x00e0f013 │ │ │ │ andcs fp, r3, r4, lsl pc │ │ │ │ @@ -216545,42 +216497,42 @@ │ │ │ │ svclt 0x00180ff0 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq ip, r2, r4, lsr r3 │ │ │ │ + strdeq ip, [r2], r4 │ │ │ │ svclt 0x009f281b │ │ │ │ - tstpne r0, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ + msreq SPSR_, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ svclt 0x00886898 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x009f2806 │ │ │ │ - tstpne r0, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ + msreq SPSR_, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ svclt 0x00886f98 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ vqadd.s8 d27, d20, d5 │ │ │ │ vqdmlal.s q11, d0, d0 │ │ │ │ - blmi 0xff466278 │ │ │ │ + blmi 0xff4661b8 │ │ │ │ pkhbtmi r4, sl, r4, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r3, ip, pc} │ │ │ │ @ instruction: 0xf04f9313 │ │ │ │ @ instruction: 0xf1bf0300 │ │ │ │ @ instruction: 0xf8d9f835 │ │ │ │ - b 0x14bbc3c │ │ │ │ + b 0x14bbb7c │ │ │ │ @ instruction: 0xf5b80880 │ │ │ │ svclt 0x00b85f80 │ │ │ │ stmpl r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x00182e00 │ │ │ │ svclt 0x003442a6 │ │ │ │ andcs r2, r0, r1 │ │ │ │ bicshi pc, r8, r0, asr #1 │ │ │ │ @@ -216589,108 +216541,108 @@ │ │ │ │ svccs 0x0000781f │ │ │ │ vqadd.s8 , q2, q12 │ │ │ │ vshl.s64 , q10, #0 │ │ │ │ stmib sp, {r0, r2, r4, r7, r8, sl}^ │ │ │ │ stmib sp, {r2, r3}^ │ │ │ │ stmib sp, {r1, r2, r3}^ │ │ │ │ andsls r0, r2, r0, lsl r0 │ │ │ │ - blx 0xff8a037e │ │ │ │ + blx 0xff8a02be │ │ │ │ strmi r6, [r7], -lr, lsr #16 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ stc2 1, cr15, [lr], {131} @ 0x83 │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ - blx 0xfee843bc │ │ │ │ + blx 0xfee842fc │ │ │ │ strtmi pc, [r2], -r6, lsl #7 │ │ │ │ stmdage ip, {r0, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff095b │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x81a6f000 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf7ffa80c │ │ │ │ stmdacs r0, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ orrshi pc, lr, r0 │ │ │ │ vnmls.f64 d4, d29, d25 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ - vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ + vqdmlsl.s q8, d0, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-1843 @ 0xfffff8cd │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ - vmla.f d22, d16, d0[4] │ │ │ │ + vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ ldmpl r0, {r0, r2, r3, r5, r8}^ │ │ │ │ smladls r0, fp, r3, r2 │ │ │ │ - sbcvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ + andsvs pc, r8, #76, 4 @ 0xc0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0x101fd8c │ │ │ │ + blx 0x101fccc │ │ │ │ subpl pc, pc, r0, lsl #10 │ │ │ │ stcvs 8, cr15, [r8], {80} @ 0x50 │ │ │ │ strbcs pc, [r0], -r6, asr #7 @ │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf1be80d6 │ │ │ │ submi pc, r4, #844 @ 0x34c │ │ │ │ vld2.8 {d6-d7}, [r4 :128], fp │ │ │ │ - ldc 4, cr4, [pc, #448] @ 0xe3ec4 │ │ │ │ + ldc 4, cr4, [pc, #448] @ 0xe3e04 │ │ │ │ @ instruction: 0xf0247b94 │ │ │ │ @ instruction: 0xf8d904ff │ │ │ │ - bl 0x1ebd10 │ │ │ │ + bl 0x1ebc50 │ │ │ │ @ instruction: 0x23220903 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00384294 │ │ │ │ @ instruction: 0x46012332 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andls r4, r0, #136314880 @ 0x8200000 │ │ │ │ andcs r4, r3, #72, 12 @ 0x4800000 │ │ │ │ - blvc 0x19f364 │ │ │ │ - blx 0x20430 │ │ │ │ + blvc 0x19f2a4 │ │ │ │ + blx 0x20370 │ │ │ │ @ instruction: 0xf0001c42 │ │ │ │ strmi r8, [r1, #401] @ 0x191 │ │ │ │ addshi pc, sp, r0 │ │ │ │ - mvnseq pc, r6, asr #4 │ │ │ │ + cmppeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ orrseq pc, r4, #-1073741823 @ 0xc0000001 │ │ │ │ eorsvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ mcr2 1, 3, pc, cr14, cr6, {2} @ │ │ │ │ movwcs sl, #7436 @ 0x1d0c │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, r8, r9, sl, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, sl, ip, sp, lr}^ │ │ │ │ @ instruction: 0x97127710 │ │ │ │ @ instruction: 0xf8caf7ff │ │ │ │ ldrtmi fp, [r8], -r0, ror #2 │ │ │ │ - blx 0x192047a │ │ │ │ + blx 0x19203ba │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ tstphi r9, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrdvs pc, [r0], -r9 │ │ │ │ movwls r2, #49920 @ 0xc300 │ │ │ │ movwcc lr, #10693 @ 0x29c5 │ │ │ │ movwcc lr, #18885 @ 0x49c5 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ @ instruction: 0xf51680e1 │ │ │ │ @ instruction: 0x960d4f71 │ │ │ │ movwcs fp, #7972 @ 0x1f24 │ │ │ │ @ instruction: 0xf0c0930a │ │ │ │ - blls 0x38417c │ │ │ │ - beq 0x1204d8 │ │ │ │ + blls 0x3840bc │ │ │ │ + beq 0x120418 │ │ │ │ @ instruction: 0xf0789312 │ │ │ │ @ instruction: 0x4606fb15 │ │ │ │ @ instruction: 0xf1bf2000 │ │ │ │ @ instruction: 0xf108fb3b │ │ │ │ strdls r3, [r6], -pc @ │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ eorcs r8, r8, ip, ror #1 │ │ │ │ @ instruction: 0xf1482700 │ │ │ │ stmdbls r6, {r0, r1, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ rsbsmi pc, pc, #111 @ 0x6f │ │ │ │ stmne sl, {r0, r8, sp, lr} │ │ │ │ ldrtmi r6, [r1], -r7, asr #2 │ │ │ │ - bl 0x12bc3f4 │ │ │ │ + bl 0x12bc334 │ │ │ │ bicvs r0, r2, r7, lsl #4 │ │ │ │ - blx 0x121ffd0 │ │ │ │ + blx 0x121ff10 │ │ │ │ @ instruction: 0xf44f9b0a │ │ │ │ ldrbmi r1, [ip], -r0, lsl #3 │ │ │ │ andsvs pc, ip, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stmib sp, {r0, r1, r4, r6, r7, r9, sl, lr}^ │ │ │ │ strmi r9, [sl], -r8, lsl #4 │ │ │ │ biceq lr, r3, #5120 @ 0x1400 │ │ │ │ @@ -216704,17 +216656,17 @@ │ │ │ │ stccc 8, cr15, [r4], {90} @ 0x5a │ │ │ │ ldrmi r4, [r8, #1099] @ 0x44b │ │ │ │ stmib sp, {r0, r3, r4, r6, fp, ip, lr, pc}^ │ │ │ │ strbmi r3, [r2], -r0, lsl #14 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ ldc2 0, cr15, [r0, #-476]! @ 0xfffffe24 │ │ │ │ cmnle pc, r0, lsl #16 │ │ │ │ - beq 0x3204f4 │ │ │ │ + beq 0x320434 │ │ │ │ mvnle r4, sl, lsr #11 │ │ │ │ - bls 0x275784 │ │ │ │ + bls 0x2756c4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0x801cf8dd │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ @ instruction: 0xf8caf7ff │ │ │ │ suble r2, r9, r0, lsl #16 │ │ │ │ @ instruction: 0xf0784630 │ │ │ │ vqdmulh.s , q10, │ │ │ │ @@ -216728,15 +216680,15 @@ │ │ │ │ stmdacs r0, {r0, r1, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, fp, r0, asr #32 │ │ │ │ mvnscc pc, sl, lsl #2 │ │ │ │ @ instruction: 0x4321220d │ │ │ │ @ instruction: 0xf7f74620 │ │ │ │ stmdavs ip!, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0x20a04ba │ │ │ │ + blx 0x20a03fa │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ vqadd.s8 q12, q15, q6 │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ svcmi 0x0080f413 │ │ │ │ @ instruction: 0xf0404b26 │ │ │ │ ldmdavs sl, {r1, r2, r7, pc} │ │ │ │ @@ -216744,51 +216696,51 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ adchi pc, r7, r0, asr #32 │ │ │ │ andcs fp, r0, r5, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blls 0x347eac │ │ │ │ - bl 0xfe9bdf5c │ │ │ │ - bcs 0xe4714 │ │ │ │ - bl 0x7581a8 │ │ │ │ + blls 0x347dec │ │ │ │ + bl 0xfe9bde9c │ │ │ │ + bcs 0xe4654 │ │ │ │ + bl 0x7580e8 │ │ │ │ orrle r0, ip, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0784630 │ │ │ │ strcs pc, [r0], #-2975 @ 0xfffff461 │ │ │ │ - strbeq pc, [ip], r6, asr #4 @ │ │ │ │ + ldreq pc, [ip], -r6, asr #4 │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ strcs r4, [r8, -r0, lsr #13] │ │ │ │ - vmla.i8 d25, d6, d11 │ │ │ │ - vmvn.i32 q8, #8 @ 0x00000008 │ │ │ │ + @ instruction: 0xf645990b │ │ │ │ + vmla.i d23, d16, d0[2] │ │ │ │ @ instruction: 0xf06e002e │ │ │ │ @ instruction: 0xf8cdfcf9 │ │ │ │ tstcs r8, ip │ │ │ │ ldrtmi r9, [r0], -r0, lsl #14 │ │ │ │ strcc r3, [r8, #-1025] @ 0xfffffbff │ │ │ │ stccc 8, cr15, [r4], {85} @ 0x55 │ │ │ │ movwcs r9, #770 @ 0x302 │ │ │ │ stccs 8, cr15, [r8], {85} @ 0x55 │ │ │ │ - blx 0x4a00f6 │ │ │ │ + blx 0x4a0036 │ │ │ │ addsmi r9, ip, #10240 @ 0x2800 │ │ │ │ andcs sp, r1, sp, ror #3 │ │ │ │ - blx 0x7a0592 │ │ │ │ + blx 0x7a04d2 │ │ │ │ @ instruction: 0xf1c86983 │ │ │ │ ldrmi r0, [sl], #-513 @ 0xfffffdff │ │ │ │ svclt 0x0000e7cf │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq ip, r2, sl, lsr #3 │ │ │ │ + addeq ip, r2, sl, ror #4 │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf1ba930d │ │ │ │ andsle r0, r2, r0, lsl #30 │ │ │ │ strge lr, [lr], #-2509 @ 0xfffff633 │ │ │ │ movwcs r2, #13314 @ 0x3402 │ │ │ │ @ instruction: 0xf1be930a │ │ │ │ - bl 0x4639c4 │ │ │ │ + bl 0x463904 │ │ │ │ submi r0, r3, #196, 4 @ 0x4000000c │ │ │ │ cmnpmi r0, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ mvnseq pc, #35 @ 0x23 │ │ │ │ vld2.8 {d22-d25}, [pc :64], r3 │ │ │ │ cmpvs r3, #-2080374783 @ 0x84000001 │ │ │ │ movwcs lr, #9997 @ 0x270d │ │ │ │ movwls r2, #41985 @ 0xa401 │ │ │ │ @@ -216806,55 +216758,55 @@ │ │ │ │ @ instruction: 0xf816f7ff │ │ │ │ rscsle r2, r0, r0, lsl #16 │ │ │ │ ldmdavs sl, {r0, r2, r3, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r2], -r1, lsr #2 │ │ │ │ vmax.s8 d20, d6, d11 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q8, d16, d20 │ │ │ │ andslt r0, r5, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdalt lr, {r0, r1, r4, r5, r6, ip, sp, lr, pc}^ │ │ │ │ - vmla.i8 d25, d6, d11 │ │ │ │ - vmov.i32 d16, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf645990b │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ @ instruction: 0xf06e002e │ │ │ │ andcs pc, r1, r7, lsl #25 │ │ │ │ - blx 0xfefa0650 │ │ │ │ + blx 0xfefa0590 │ │ │ │ strtmi r9, [r2], -fp, lsl #18 │ │ │ │ strls r2, [r0], -r0, lsl #6 │ │ │ │ - addvc pc, r4, r5, asr #12 │ │ │ │ + sbcsvs pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl], #-440 @ 0xfffffe48 │ │ │ │ @ instruction: 0xf1922001 │ │ │ │ @ instruction: 0xf1c2faad │ │ │ │ @ instruction: 0xf643fe35 │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf8cd0095 │ │ │ │ ldrtmi r8, [r3], -r0 │ │ │ │ @ instruction: 0xf6452101 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vmov.i32 d23, #3072 @ 0x00000c00 │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ stc2l 1, cr15, [r0], #-776 @ 0xfffffcf8 │ │ │ │ @ instruction: 0xf1922001 │ │ │ │ vpmin.s8 d31, d22, d9 │ │ │ │ - vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ + vmla.i d16, d0, d0[5] │ │ │ │ @ instruction: 0xf72c002e │ │ │ │ - andcs pc, r1, pc, lsr #27 │ │ │ │ - blx 0xfe5206a4 │ │ │ │ - rsceq pc, r0, r6, asr #4 │ │ │ │ + andcs pc, r1, pc, lsl #28 │ │ │ │ + blx 0xfe5205e4 │ │ │ │ + eorseq pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - stc2 7, cr15, [r6, #176]! @ 0xb0 │ │ │ │ + cdp2 7, 0, cr15, cr6, cr12, {1} │ │ │ │ vabd.s8 q15, q3, │ │ │ │ - vsra.s64 q8, q14, #64 │ │ │ │ + vmla.f d16, d0, d0[3] │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ - blmi 0x164134 │ │ │ │ + vaddl.s8 q8, d16, d0 │ │ │ │ + blmi 0x164074 │ │ │ │ rsccc pc, r3, #64, 12 @ 0x4000000 │ │ │ │ cdp2 1, 2, cr15, cr8, cr13, {4} │ │ │ │ - ldrhteq ip, [r3], -r8 │ │ │ │ + eorseq ip, r3, r8, lsl #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [ip], -pc, lsl #1 │ │ │ │ strmi r4, [r5], -r6, lsr #23 │ │ │ │ mcrge 6, 0, r4, cr12, cr2, {4} │ │ │ │ @@ -216868,51 +216820,51 @@ │ │ │ │ @ instruction: 0xf8cd9f18 │ │ │ │ @ instruction: 0xf0028030 │ │ │ │ @ instruction: 0xb1a8fa57 │ │ │ │ vadd.i8 d22, d4, d18 │ │ │ │ vbic.i32 , #20224 @ 0x00004f00 │ │ │ │ addsmi r6, sl, #76, 6 @ 0x30000001 │ │ │ │ vqadd.s8 d29, d6, d10 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmlal.s q8, d16, d0[3] │ │ │ │ vhsub.s8 d16, d6, d30 │ │ │ │ - vsra.s64 q8, q14, #64 │ │ │ │ + vmla.f d16, d0, d0[3] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - blmi 0xfe5b59b0 │ │ │ │ + blmi 0xfe5b58f0 │ │ │ │ addmi pc, pc, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf854f06e │ │ │ │ strtmi r9, [sl], -ip, lsl #16 │ │ │ │ - biccs pc, ip, r8, asr #12 │ │ │ │ + tstpcs ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf90cf06e │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - blx 0xea0758 │ │ │ │ + blx 0xea0698 │ │ │ │ vadd.i8 d24, d16, d18 │ │ │ │ addsmi r1, sl, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf894d1df │ │ │ │ @ instruction: 0xf1b99006 │ │ │ │ bicsle r0, sl, r1, lsl #30 │ │ │ │ - blcs 0xb06ab4 │ │ │ │ - blmi 0xfe218168 │ │ │ │ + blcs 0xb069f4 │ │ │ │ + blmi 0xfe2180a8 │ │ │ │ vmin.s8 d20, d6, d16 │ │ │ │ - vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmlal.s q8, d16, d0[3] │ │ │ │ vhsub.s8 d16, d6, d30 │ │ │ │ - vsra.s64 q8, q14, #64 │ │ │ │ + vmla.f d16, d0, d0[3] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ addsmi pc, r4, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf82cf06e │ │ │ │ - bvs 0xfe99e0a4 │ │ │ │ + bvs 0xfe99dfe4 │ │ │ │ vbic.i32 d18, #1024 @ 0x00000400 │ │ │ │ addsmi r0, sl, #32, 6 @ 0x80000000 │ │ │ │ - bhi 0x9d88fc │ │ │ │ + bhi 0x9d883c │ │ │ │ addslt r3, fp, #2048 @ 0x800 │ │ │ │ stmiale r4!, {r0, r8, r9, fp, sp}^ │ │ │ │ ldrbmi r9, [fp], -r0, lsl #12 │ │ │ │ stchi 6, cr4, [r2, #260]! @ 0x104 │ │ │ │ cmpeq r2, r0, ror #19 │ │ │ │ - blx 0x1fa0178 │ │ │ │ + blx 0x1fa00b8 │ │ │ │ stmdacs r0, {r0, r3, ip, pc} │ │ │ │ @ instruction: 0xf8aad0c0 │ │ │ │ @ instruction: 0xf8ca8068 │ │ │ │ @ instruction: 0xf0038070 │ │ │ │ @ instruction: 0xf88afa4d │ │ │ │ stchi 0, cr9, [r2, #352]! @ 0x160 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @@ -216941,68 +216893,68 @@ │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ mvnle r2, r1, lsl #22 │ │ │ │ strhtne pc, [r8], #-138 @ 0xffffff76 @ │ │ │ │ ldrdcs pc, [r8], -r8 │ │ │ │ @ instruction: 0x3014f8d8 │ │ │ │ @ instruction: 0xf8aa3101 │ │ │ │ stmdbls r6, {r3, r5, r6, ip} │ │ │ │ - blcc 0x135250 │ │ │ │ + blcc 0x135190 │ │ │ │ addsmi r4, r5, #10 │ │ │ │ ldrmi fp, [r5], -r8, lsr #30 │ │ │ │ svclt 0x0038429f │ │ │ │ @ instruction: 0xf8d8461f │ │ │ │ stchi 0, cr3, [r2, #112]! @ 0x70 │ │ │ │ - bleq 0x1deb48 │ │ │ │ - blls 0x25e190 │ │ │ │ + bleq 0x1dea88 │ │ │ │ + blls 0x25e0d0 │ │ │ │ sbcsle r2, r9, r0, lsl #22 │ │ │ │ stmdbcs r0, {r0, r3, r4, fp, sp, lr} │ │ │ │ teqphi lr, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ @ instruction: 0x2010f8d8 │ │ │ │ ldrdeq pc, [r4], -r8 │ │ │ │ strls r9, [r0], -r7, lsl #22 │ │ │ │ - blx 0x620244 │ │ │ │ + blx 0x620184 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ msrhi CPSR_fsx, #0 │ │ │ │ @ instruction: 0x2010f8d8 │ │ │ │ @ instruction: 0xf8124402 │ │ │ │ stmdacs r0, {r0, sl, fp} │ │ │ │ tstphi r1, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ andsvs r9, r3, r5, lsl #20 │ │ │ │ @ instruction: 0xf9d2f148 │ │ │ │ ldr r8, [fp, r2, lsr #27]! │ │ │ │ strls r4, [r4, #-1752] @ 0xfffff928 │ │ │ │ mvnscc pc, #24, 2 │ │ │ │ - bl 0x1989e84 │ │ │ │ + bl 0x1989dc4 │ │ │ │ svcls 0x00050202 │ │ │ │ strlt lr, [r7, #-2525] @ 0xfffff623 │ │ │ │ tsteq r2, r3, asr sl │ │ │ │ rsbshi pc, r7, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ tstlt sl, r0, lsr #6 │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf04f827a │ │ │ │ @ instruction: 0xf1c34200 │ │ │ │ - blcc 0x92631c │ │ │ │ + blcc 0x92625c │ │ │ │ @ instruction: 0xf808fa02 │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subsle r2, r0, r0, lsl #30 │ │ │ │ - blcs 0x186b38 │ │ │ │ + blcs 0x186a78 │ │ │ │ stmdbls r6, {r3, r6, ip, lr, pc} │ │ │ │ - blls 0x1f5b54 │ │ │ │ + blls 0x1f5a94 │ │ │ │ smlabtcs r0, pc, sl, r1 @ │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ @ instruction: 0xf245fca5 │ │ │ │ vqdmlal.s q11, d0, d0[2] │ │ │ │ - bls 0x1e511c │ │ │ │ - bl 0x17e338 │ │ │ │ + bls 0x1e505c │ │ │ │ + bl 0x17e278 │ │ │ │ @ instruction: 0xf1b80903 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ - bhi 0x944c44 │ │ │ │ + bhi 0x944b84 │ │ │ │ eoreq pc, r2, #68, 4 @ 0x40000004 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ stmdbcs r2, {r0, r8, r9, sl, ip, sp} │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04f4648 │ │ │ │ @ instruction: 0x463932ff │ │ │ │ @@ -217010,65 +216962,65 @@ │ │ │ │ andcs r0, r0, #0, 16 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbhi r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stc2l 0, cr15, [r6], #-12 │ │ │ │ mcrrne 6, 0, r4, r2, cr3 │ │ │ │ @ instruction: 0xf185d163 │ │ │ │ vtst.8 , q11, │ │ │ │ - vbic.i32 d18, #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 , q8, d12 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - mvnseq pc, r6, asr #4 │ │ │ │ + cmppeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r6, [r0], -r2, lsl #16 │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ - blmi 0x1b8e08 │ │ │ │ + blmi 0x1b8d48 │ │ │ │ @ instruction: 0xff64f06d │ │ │ │ svclt 0x0000e6e0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, ip, asr #19 │ │ │ │ + eorseq ip, r3, ip, lsl r9 │ │ │ │ strtmi r9, [r8], -r6, lsl #20 │ │ │ │ @ instruction: 0xf7ff9904 │ │ │ │ @ instruction: 0xf8ddfc5f │ │ │ │ - bls 0x288390 │ │ │ │ + bls 0x2882d0 │ │ │ │ stmdbls r4, {r0, r1, r5, r9, fp, pc} │ │ │ │ - blcs 0x170b5c │ │ │ │ + blcs 0x170a9c │ │ │ │ streq lr, [r1, -r2, lsr #23] │ │ │ │ andhi pc, r7, #0 │ │ │ │ ldc2 1, cr15, [lr], {190} @ 0xbe │ │ │ │ vrshl.s8 d20, d0, d16 │ │ │ │ - ldc 2, cr8, [pc, #284] @ 0xe4488 │ │ │ │ + ldc 2, cr8, [pc, #284] @ 0xe43c8 │ │ │ │ @ instruction: 0x46487bbc │ │ │ │ ldmibcc pc!, {r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andeq lr, r7, #9216 @ 0x2400 │ │ │ │ ldrmi r9, [r1], -r0, lsl #6 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ stc 2, cr2, [sp] │ │ │ │ tstls r5, r2, lsl #22 │ │ │ │ stc2 0, cr15, [r2], #-12 │ │ │ │ mcrrne 6, 0, r4, r2, cr3 │ │ │ │ - bls 0x258684 │ │ │ │ + bls 0x2585c4 │ │ │ │ mulsle ip, r7, r2 │ │ │ │ @ instruction: 0xf1c84481 │ │ │ │ - b 0x3263a4 │ │ │ │ + b 0x3262e4 │ │ │ │ @ instruction: 0xf6070808 │ │ │ │ @ instruction: 0xf60279ff │ │ │ │ strbmi r7, [r1], #2047 @ 0x7ff │ │ │ │ vst3.8 {d20-d22}, [pc], r7 │ │ │ │ @ instruction: 0xf6cf4370 │ │ │ │ strbmi r7, [r0, #-1023] @ 0xfffffc01 │ │ │ │ stmdbeq r3, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ streq lr, [r3, -r7, lsl #20] │ │ │ │ - bl 0xfeb183d4 │ │ │ │ + bl 0xfeb18314 │ │ │ │ @ instruction: 0xf0040100 │ │ │ │ ldrmi pc, [r9, #2235]! @ 0x8bb │ │ │ │ bichi pc, r4, r0, asr #32 │ │ │ │ - bls 0x1f5ce4 │ │ │ │ + bls 0x1f5c24 │ │ │ │ andls r1, r5, #630784 @ 0x9a000 │ │ │ │ - bcs 0x1142b68 │ │ │ │ + bcs 0x1142aa8 │ │ │ │ bicshi pc, r9, r0 │ │ │ │ vst2.8 {d25,d27}, [pc], r5 │ │ │ │ @ instruction: 0xf6cf4c70 │ │ │ │ @ instruction: 0xf8ca7cff │ │ │ │ @ instruction: 0xf8ca3004 │ │ │ │ strcs r1, [r0, -r0] │ │ │ │ smlabtne fp, sl, r9, lr │ │ │ │ @@ -217102,31 +217054,31 @@ │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf045bf48 │ │ │ │ ldrmi r0, [r4], #-1282 @ 0xfffffafe │ │ │ │ @ instruction: 0x2014f8d9 │ │ │ │ streq lr, [r3, #2629] @ 0xa45 │ │ │ │ @ instruction: 0x3010f8d9 │ │ │ │ stmdaeq r2, {r2, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x21f094 │ │ │ │ + bleq 0x21efd4 │ │ │ │ cmple r3, r0, lsl #22 │ │ │ │ movweq pc, #8197 @ 0x2005 @ │ │ │ │ movwls r4, #17859 @ 0x45c3 │ │ │ │ @ instruction: 0x0769d312 │ │ │ │ @ instruction: 0xf8dad50b │ │ │ │ adcmi r3, r3, #8 │ │ │ │ ldrdcc pc, [ip], -sl │ │ │ │ @ instruction: 0xf8cabf88 │ │ │ │ ldrbmi r4, [fp, #-8] │ │ │ │ @ instruction: 0xf8cad201 │ │ │ │ - blls 0x2104e4 │ │ │ │ - blls 0x2930e4 │ │ │ │ + blls 0x210424 │ │ │ │ + blls 0x293024 │ │ │ │ bfi r8, sl, (invalid: 27:4) │ │ │ │ movweq pc, #8197 @ 0x2005 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - bls 0x2c4740 │ │ │ │ + bls 0x2c4680 │ │ │ │ ldmvc pc!, {r3, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ movweq lr, #10760 @ 0x2a08 │ │ │ │ ldmvc pc!, {r0, r1, r3, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ stmdaeq r2, {r3, r9, fp, sp, lr, pc} │ │ │ │ cmnle r4, #817889280 @ 0x30c00000 │ │ │ │ ldmdale r6, {r0, r1, r6, r8, sl, lr}^ │ │ │ │ strle r0, [sl, #-1901] @ 0xfffff893 │ │ │ │ @@ -217141,15 +217093,15 @@ │ │ │ │ @ instruction: 0xf8cabf88 │ │ │ │ ldrbmi r4, [fp, #-16] │ │ │ │ @ instruction: 0xf8cabf38 │ │ │ │ bfi fp, r4, #0, #17 │ │ │ │ ldrdcs pc, [r4], -r9 │ │ │ │ stmdals r7, {r3, r8, fp, ip, pc} │ │ │ │ vaddw.u8 , q2, d0 │ │ │ │ - bne 0x1564950 │ │ │ │ + bne 0x1564890 │ │ │ │ ldrmi r4, [r9], #-32 @ 0xffffffe0 │ │ │ │ tstcs r2, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf002462a │ │ │ │ andcc pc, r1, fp, asr #17 │ │ │ │ stcls 1, cr13, [sl, #-680] @ 0xfffffd58 │ │ │ │ @ instruction: 0xf8dae6e9 │ │ │ │ @ instruction: 0xf8dd3014 │ │ │ │ @@ -217168,74 +217120,74 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cmnphi sp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - vldr , [pc, #448] @ 0xe4750 │ │ │ │ - bl 0xfe9c3260 │ │ │ │ + vldr , [pc, #448] @ 0xe4690 │ │ │ │ + bl 0xfe9c31a0 │ │ │ │ strbmi r0, [r0], -r8, lsl #2 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r4, #1578 @ 0x62a │ │ │ │ - blvc 0x19fbd8 │ │ │ │ + blvc 0x19fb18 │ │ │ │ @ instruction: 0xf0032332 │ │ │ │ andcc pc, r1, r5, lsl fp @ │ │ │ │ msrhi CPSR_sxc, r0 │ │ │ │ strle r0, [r2, #1896]! @ 0x768 │ │ │ │ ldrdcc pc, [r8], -sl │ │ │ │ ldmdale r3!, {r0, r1, r5, r7, r9, lr} │ │ │ │ ldrdcc pc, [ip], -sl │ │ │ │ addsle r4, sl, #381681664 @ 0x16c00000 │ │ │ │ @ instruction: 0x4658e797 │ │ │ │ @ instruction: 0xf7f6930b │ │ │ │ @ instruction: 0xf010fa7d │ │ │ │ - blls 0x3a81f0 │ │ │ │ + blls 0x3a8130 │ │ │ │ svclt 0x00084602 │ │ │ │ stmpl r0, {r3, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ svcge 0x007ef43f │ │ │ │ @ instruction: 0xf1400792 │ │ │ │ vrhadd.s8 d24, d4, d17 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ @ instruction: 0x21000295 │ │ │ │ ldmdavs r0, {r0, r1, r3, r8, r9, ip, pc} │ │ │ │ andeq lr, fp, #168, 22 @ 0x2a000 │ │ │ │ @ instruction: 0xf1b14458 │ │ │ │ - blls 0x3de9f0 │ │ │ │ - blmi 0x75e3b4 │ │ │ │ + blls 0x3de930 │ │ │ │ + blmi 0x75e2f4 │ │ │ │ vmin.s8 d20, d6, d16 │ │ │ │ - vrshr.s64 , q4, #64 │ │ │ │ + vsubl.s8 , d0, d24 │ │ │ │ vhsub.s8 d16, d6, d30 │ │ │ │ - vsra.s64 q8, q14, #64 │ │ │ │ + vmla.f d16, d0, d0[3] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ subne pc, lr, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf06d9d0a │ │ │ │ strb pc, [r9, #-3519]! @ 0xfffff241 @ │ │ │ │ ldrdcc pc, [ip], -sl │ │ │ │ andmi pc, r8, sl, asr #17 │ │ │ │ @ instruction: 0xf4ff455b │ │ │ │ @ instruction: 0xe762af3e │ │ │ │ eorcs r8, r8, #592 @ 0x250 │ │ │ │ strcs r6, [r0], #-2592 @ 0xfffff5e0 │ │ │ │ @ instruction: 0x4621465b │ │ │ │ - blx 0x249646 │ │ │ │ + blx 0x249586 │ │ │ │ @ instruction: 0xf002f202 │ │ │ │ strmi pc, [r6], -sp, lsl #16 │ │ │ │ rsbsle r2, fp, r0, lsl #16 │ │ │ │ rsbsle r2, r9, r0, lsl #26 │ │ │ │ strmi r4, [r4], -r3, lsr #12 │ │ │ │ svclt 0x0000e00c │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq ip, [r3], -ip │ │ │ │ + eorseq ip, r3, ip, lsr #18 │ │ │ │ strtcc r3, [r8], #-769 @ 0xfffffcff │ │ │ │ mlsle r9, sp, r2, r4 │ │ │ │ - bcs 0x17e800 │ │ │ │ + bcs 0x17e740 │ │ │ │ stmibvs r5!, {r3, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ - blx 0x1ad322 │ │ │ │ + blx 0x1ad262 │ │ │ │ stmdbvs pc!, {r0, r2, r8, sl, sp, lr}^ @ │ │ │ │ @ instruction: 0xf1474638 │ │ │ │ strmi pc, [r0], r7, asr #31 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf04f80dc │ │ │ │ stmdbvs sl!, {r8, fp} │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ @@ -217250,35 +217202,35 @@ │ │ │ │ strbmi r6, [fp], -r2, lsr #18 │ │ │ │ stmdblt r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf0019500 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adcshi pc, lr, r0 │ │ │ │ @ instruction: 0xf64f092d │ │ │ │ strmi r6, [r9, #3326]! @ 0xcfe │ │ │ │ - bl 0x2daf18 │ │ │ │ + bl 0x2dae58 │ │ │ │ stmibhi r3!, {r0, r3, sl, ip}^ │ │ │ │ addslt r3, fp, #1024 @ 0x400 │ │ │ │ stmdale r5, {r0, r1, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0xf0037b23 │ │ │ │ - blcs 0x16532c │ │ │ │ + blcs 0x16526c │ │ │ │ adcshi pc, r6, r0 │ │ │ │ strmi r3, [r9, #3329]! @ 0xd01 │ │ │ │ vstrcs d13, [r0, #-168] @ 0xffffff58 │ │ │ │ adchi pc, r6, r0 │ │ │ │ @ instruction: 0x46292210 │ │ │ │ @ instruction: 0xf1484638 │ │ │ │ strmi pc, [r4], -r9, lsr #16 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andscs r8, r0, #157 @ 0x9d │ │ │ │ @ instruction: 0xf6424629 │ │ │ │ - vqdmlal.s q11, d16, d1[4] │ │ │ │ + vsubw.s8 q11, q0, d17 │ │ │ │ @ instruction: 0xf192030e │ │ │ │ @ instruction: 0x2014fafd │ │ │ │ @ instruction: 0xff04f147 │ │ │ │ - addvs pc, r9, #69206016 @ 0x4200000 │ │ │ │ + sbcpl pc, r9, #69206016 @ 0x4200000 │ │ │ │ andeq pc, lr, #192, 4 │ │ │ │ vhadd.s8 d22, d4, d2 │ │ │ │ vmov.i32 q10, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8c00295 │ │ │ │ stmib r0, {r2, r3, pc}^ │ │ │ │ ldmdavs r1, {r0, sl, ip, lr} │ │ │ │ andsvs r6, r0, r1, lsl #2 │ │ │ │ @@ -217292,25 +217244,25 @@ │ │ │ │ strbmi pc, [r3], -pc, ror #29 @ │ │ │ │ movtcs lr, #1589 @ 0x635 │ │ │ │ vrshl.s8 d30, d15, d20 │ │ │ │ vsubw.s8 q8, q0, d18 │ │ │ │ ldr r0, [r9, #784]! @ 0x310 │ │ │ │ @ instruction: 0xf04f4690 │ │ │ │ andls r3, r6, #-67108861 @ 0xfc000003 │ │ │ │ - blx 0xfef09394 │ │ │ │ - b 0x14e29a8 │ │ │ │ + blx 0xfef092d4 │ │ │ │ + b 0x14e28e8 │ │ │ │ str r1, [fp, #2136] @ 0x858 │ │ │ │ movweq pc, #456 @ 0x1c8 @ │ │ │ │ stmdbeq r3, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8bae5db │ │ │ │ andcs r2, ip, r8, rrx │ │ │ │ - blx 0x1893b2 │ │ │ │ + blx 0x1892f2 │ │ │ │ @ instruction: 0xf147f000 │ │ │ │ @ instruction: 0xf8cafec5 │ │ │ │ - blls 0x1e495c │ │ │ │ + blls 0x1e489c │ │ │ │ stchi 6, cr4, [r2, #528]! @ 0x210 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ stmdbls r9, {r0, r1, r2, r4, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf8dd2700 │ │ │ │ and lr, fp, r4, lsl r0 │ │ │ │ tstle r4, r2, lsl #16 │ │ │ │ ldrbtmi r6, [r2], #-2186 @ 0xfffff776 │ │ │ │ @@ -217325,68 +217277,68 @@ │ │ │ │ stmvs r8, {r2, r3, sl, fp} │ │ │ │ stceq 8, cr15, [r8], {76} @ 0x4c │ │ │ │ @ instruction: 0xf84c6948 │ │ │ │ strb r0, [sl, r4, lsl #24]! │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf184e576 │ │ │ │ @ instruction: 0xf246fe7d │ │ │ │ - vsubw.s8 q9, q0, d24 │ │ │ │ + vbic.i32 , #2048 @ 0x00000800 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - mvnseq pc, r6, asr #4 │ │ │ │ + cmppeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r6, [r0], -r2, lsl #16 │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ - blmi 0xba91fc │ │ │ │ + blmi 0xba913c │ │ │ │ @ instruction: 0xf06d9d0a │ │ │ │ strbt pc, [r7], #-3307 @ 0xfffff315 @ │ │ │ │ ldrtmi r4, [r0], -r8, lsr #22 │ │ │ │ - rscsne pc, r8, #1610612740 @ 0x60000004 │ │ │ │ + subne pc, r8, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnseq pc, r6, asr #4 │ │ │ │ + cmppeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ stcls 2, cr1, [sl, #-424] @ 0xfffffe58 │ │ │ │ stc2 0, cr15, [ip], #436 @ 0x1b4 │ │ │ │ smlsdcs r0, r6, r4, lr │ │ │ │ @ instruction: 0xf1474640 │ │ │ │ @ instruction: 0x4638fed7 │ │ │ │ cdp2 1, 13, cr15, cr4, cr7, {2} │ │ │ │ @ instruction: 0xf1474630 │ │ │ │ @ instruction: 0xe67afed1 │ │ │ │ @ instruction: 0xf1096863 │ │ │ │ - bls 0x226c6c │ │ │ │ + bls 0x226bac │ │ │ │ movweq pc, #4131 @ 0x1023 @ │ │ │ │ rsbvs r4, r3, r3, lsl r4 │ │ │ │ @ instruction: 0xf1c2e731 │ │ │ │ ldrmi pc, [ip], -sp, lsl #20 │ │ │ │ - sbcne pc, r0, #1610612740 @ 0x60000004 │ │ │ │ + andsne pc, r0, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnseq pc, r6, asr #4 │ │ │ │ + cmppeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blmi 0x54908c │ │ │ │ + blmi 0x548fcc │ │ │ │ @ instruction: 0xf6404630 │ │ │ │ stcls 2, cr4, [r8, #-796] @ 0xfffffce4 │ │ │ │ stc2 0, cr15, [r4], {109} @ 0x6d │ │ │ │ @ instruction: 0xf1474620 │ │ │ │ strt pc, [fp], #-3761 @ 0xfffff14f │ │ │ │ movwcs r9, #3336 @ 0xd08 │ │ │ │ @ instruction: 0xe7f7461c │ │ │ │ ldrtmi r4, [r0], -r9, lsl #22 │ │ │ │ - adcne pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + rscseq pc, r4, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnseq pc, r6, asr #4 │ │ │ │ + cmppeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ stcls 2, cr4, [r8, #-756] @ 0xfffffd0c │ │ │ │ stc2l 0, cr15, [ip], #-436 @ 0xfffffe4c │ │ │ │ svclt 0x0000e7eb │ │ │ │ - ldrsbteq ip, [r3], -ip │ │ │ │ - eorseq ip, r3, ip, asr #19 │ │ │ │ + eorseq ip, r3, ip, lsr #18 │ │ │ │ + eorseq ip, r3, ip, lsl r9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3badc │ │ │ │ + bl 0xfec3ba1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ @ instruction: 0x46044b31 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldmdavs fp, {r1, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ strcs r0, [r0, -r0, lsl #6] │ │ │ │ @@ -217419,35 +217371,35 @@ │ │ │ │ vpmax.s8 d25, d4, d2 │ │ │ │ vbic.i32 , #20224 @ 0x00004f00 │ │ │ │ addsmi r6, sl, #76, 6 @ 0x30000001 │ │ │ │ @ instruction: 0xf8bdd1db │ │ │ │ vhadd.s8 d18, d0, d12 │ │ │ │ addsmi r1, sl, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf89dd1d5 │ │ │ │ - blcs 0x1309b8 │ │ │ │ + blcs 0x1308f8 │ │ │ │ @ instruction: 0xf8bdd1d1 │ │ │ │ - blcs 0xaf09f0 │ │ │ │ - bls 0x4190c0 │ │ │ │ + blcs 0xaf0930 │ │ │ │ + bls 0x419000 │ │ │ │ vbic.i32 d18, #1024 @ 0x00000400 │ │ │ │ addsmi r0, sl, #32, 6 @ 0x80000000 │ │ │ │ @ instruction: 0xf8bdd1c7 │ │ │ │ - blcc 0x1709fc │ │ │ │ - blcs 0x15140c │ │ │ │ + blcc 0x17093c │ │ │ │ + blcs 0x15134c │ │ │ │ stmdals fp, {r0, r6, r7, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1c2e7c0 │ │ │ │ svclt 0x0000f973 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 1, cr15, cr8, cr12, {6} │ │ │ │ ldrhtlt r4, [r1], #186 @ 0xba │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ - beq 0xb20e04 │ │ │ │ + beq 0xb20d44 │ │ │ │ @ instruction: 0xf10da851 │ │ │ │ ldmdavs fp, {r6, r7, r8, r9, fp} │ │ │ │ @ instruction: 0xf04f936f │ │ │ │ @ instruction: 0xf04f0300 │ │ │ │ @ instruction: 0xf1b00800 │ │ │ │ addcs lr, r4, #8, 30 │ │ │ │ ldrbmi r2, [r8], -r0, lsl #2 │ │ │ │ @@ -217464,24 +217416,24 @@ │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ ldmdavs ip, {r2, r4, r7, r8, r9} │ │ │ │ svccc 0x0000f5b4 │ │ │ │ @ instruction: 0xf44fbf38 │ │ │ │ @ instruction: 0xf1be3400 │ │ │ │ @ instruction: 0xf895f93b │ │ │ │ @ instruction: 0xf5b03058 │ │ │ │ - ldc 15, cr5, [pc, #512] @ 0xe4c34 │ │ │ │ + ldc 15, cr5, [pc, #512] @ 0xe4b74 │ │ │ │ svclt 0x00387b9c │ │ │ │ addpl pc, r0, pc, asr #8 │ │ │ │ - bl 0x1f5f4c │ │ │ │ + bl 0x1f5e8c │ │ │ │ @ instruction: 0xf04f0100 │ │ │ │ svclt 0x001433ff │ │ │ │ andcs r2, r3, #1879048192 @ 0x70000000 │ │ │ │ strmi r9, [r7], -r0, lsl #6 │ │ │ │ strbmi r2, [r0], -r2, lsr #6 │ │ │ │ - blvc 0x1a008c │ │ │ │ + blvc 0x19ffcc │ │ │ │ @ instruction: 0xf8bcf003 │ │ │ │ mcrrne 6, 8, r4, r3, cr1 │ │ │ │ strthi pc, [r9], #-0 │ │ │ │ @ instruction: 0x46424639 │ │ │ │ stccc 4, cr4, [r4], {79} @ 0x4f │ │ │ │ cdp2 0, 3, cr15, cr14, cr2, {0} │ │ │ │ eorvs r4, pc, #60, 8 @ 0x3c000000 │ │ │ │ @@ -217491,19 +217443,19 @@ │ │ │ │ movwls r6, #2603 @ 0xa2b │ │ │ │ strmi r4, [r2], -r4, lsl #12 │ │ │ │ orrvs pc, r5, r6, lsl #10 │ │ │ │ strcc pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ @ instruction: 0xf7fe2001 │ │ │ │ @ instruction: 0xf8c6fb2b │ │ │ │ strbtvs r0, [r8], #1036 @ 0x40c │ │ │ │ - bvs 0xb762ac │ │ │ │ + bvs 0xb761ec │ │ │ │ strtmi r9, [r2], -r0, lsl #4 │ │ │ │ strtne pc, [r4], #-2262 @ 0xfffff72a │ │ │ │ ldreq pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ - blx 0x8a2aaa │ │ │ │ + blx 0x8a29ea │ │ │ │ streq pc, [ip], #-2246 @ 0xfffff73a │ │ │ │ strmi r6, [r3], -r8, lsr #12 │ │ │ │ andls r6, r0, #172032 @ 0x2a000 │ │ │ │ @ instruction: 0xf8d64622 │ │ │ │ @ instruction: 0xf8d61420 │ │ │ │ @ instruction: 0xf7fe0418 │ │ │ │ @ instruction: 0x4603fb11 │ │ │ │ @@ -217525,45 +217477,45 @@ │ │ │ │ @ instruction: 0xf06b802c │ │ │ │ @ instruction: 0x4641f97f │ │ │ │ ldc2 1, cr15, [sl, #-752]! @ 0xfffffd10 │ │ │ │ vmull.p8 , d0, d3 │ │ │ │ vst2.16 {d24-d27}, [pc :256] │ │ │ │ ldrtmi r6, [r1], -r0, lsl #5 │ │ │ │ @ instruction: 0xf1bc9305 │ │ │ │ - blls 0x2644fc │ │ │ │ + blls 0x26443c │ │ │ │ vmlal.s8 q9, d0, d0 │ │ │ │ @ instruction: 0xf8cd83a5 │ │ │ │ - bge 0x4c4b34 │ │ │ │ + bge 0x4c4a74 │ │ │ │ movweq lr, #6596 @ 0x19c4 │ │ │ │ ldrtmi r4, [fp], -r1, lsr #12 │ │ │ │ eorvs r4, r6, r0, asr r6 │ │ │ │ - blx 0xfe9a2b40 │ │ │ │ + blx 0xfe9a2a80 │ │ │ │ stmibvs fp!, {r0, r2, r4, r9, fp, ip, pc} │ │ │ │ stmdble r5, {r1, r3, r4, r7, r9, lr} │ │ │ │ - bne 0xff34af8c │ │ │ │ + bne 0xff34aecc │ │ │ │ svcvc 0x0080f1b1 │ │ │ │ @ instruction: 0x61aabf38 │ │ │ │ - orrscs pc, r4, r6, asr #4 │ │ │ │ + mvnne pc, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1b04650 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r3, r0 │ │ │ │ - @ instruction: 0x21a8f246 │ │ │ │ + mvnsne pc, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1b04650 │ │ │ │ stmdacs r0, {r0, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ eorscs sp, r4, #121 @ 0x79 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ mrc 1, 1, APSR_nzcv, cr6, cr0, {5} │ │ │ │ svcmi 0x0049463b │ │ │ │ eorvs r4, r7, r1, lsr #12 │ │ │ │ mrrccs 6, 4, pc, r8, cr0 @ │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ andls r3, r0, #4080 @ 0xff0 │ │ │ │ - adcscs pc, ip, r6, asr #4 │ │ │ │ + andcs pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xce01e9c4 │ │ │ │ @ instruction: 0xf7ff465a │ │ │ │ @ instruction: 0xf607fa6d │ │ │ │ ldmib fp, {r2, r4, r6, r8, sp}^ │ │ │ │ vmla.i8 d20, d4, d0 │ │ │ │ @ instruction: 0xf2c05cf4 │ │ │ │ @@ -217585,15 +217537,15 @@ │ │ │ │ @ instruction: 0xf8d6040c │ │ │ │ @ instruction: 0xf8d67418 │ │ │ │ @ instruction: 0xf1ba841c │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ stclge 2, cr8, [fp], #-804 @ 0xfffffcdc │ │ │ │ @ instruction: 0xf04f2a41 │ │ │ │ svclt 0x00180300 │ │ │ │ - bleq 0x102104c │ │ │ │ + bleq 0x1020f8c │ │ │ │ stmib r4, {r0, r1, r3, r5, r6, r8, r9, ip, pc}^ │ │ │ │ rscvs r3, r3, r1, lsl #6 │ │ │ │ rschi pc, r5, #0 │ │ │ │ vnmls.f64 d4, d13, d19 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movtpl pc, #62723 @ 0xf503 @ │ │ │ │ @@ -217601,19 +217553,19 @@ │ │ │ │ ldrtle r0, [sp], #-345 @ 0xfffffea7 │ │ │ │ strle r0, [lr], #-1690 @ 0xfffff966 │ │ │ │ @ instruction: 0xf100071a │ │ │ │ @ instruction: 0xf41382cd │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @ instruction: 0xf0000304 │ │ │ │ vhsub.s8 q12, q11, │ │ │ │ - vmla.f d18, d0, d0[5] │ │ │ │ + vsra.s64 d17, d20, #64 │ │ │ │ ldrmi r0, [sl], -lr, lsr #2 │ │ │ │ ldreq lr, [r9, #50] @ 0x32 │ │ │ │ adcshi pc, r1, #64, 2 │ │ │ │ - cmppcs r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x11a4f246 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r2, r5, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf04fe028 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ movwcs r0, #6400 @ 0x1900 │ │ │ │ tstpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strbvs r2, [fp, #-517]! @ 0xfffffdfb │ │ │ │ @@ -217623,72 +217575,72 @@ │ │ │ │ movwls r2, #0 │ │ │ │ vsubw.s8 q9, q0, d18 │ │ │ │ @ instruction: 0xf0020310 │ │ │ │ @ instruction: 0xe76eff9b │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq ip, [r3], -r8 │ │ │ │ - addeq fp, r2, r6, asr #4 │ │ │ │ + eorseq ip, r3, r8, asr #18 │ │ │ │ + addeq fp, r2, r6, lsl #6 │ │ │ │ vcgt.s8 d18, d6, d4 │ │ │ │ - vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ ldrmi r0, [sl], -lr, lsr #2 │ │ │ │ movwls r1, #31427 @ 0x7ac3 │ │ │ │ @ instruction: 0xf0014618 │ │ │ │ - blls 0x2e380c │ │ │ │ + blls 0x2e374c │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movweq pc, #61475 @ 0xf023 @ │ │ │ │ @ instruction: 0xf0759305 │ │ │ │ - blls 0x264164 │ │ │ │ + blls 0x2640a4 │ │ │ │ andscs r4, r0, #34603008 @ 0x2100000 │ │ │ │ movwls r3, #39696 @ 0x9b10 │ │ │ │ @ instruction: 0x461c4618 │ │ │ │ - blx 0xff0a0cf4 │ │ │ │ + blx 0xff0a0c34 │ │ │ │ movweq lr, #35591 @ 0x8b07 │ │ │ │ andcs r3, r3, fp, lsr #6 │ │ │ │ - bl 0xfe9fdcb8 │ │ │ │ + bl 0xfe9fdbf8 │ │ │ │ @ instruction: 0xf1080383 │ │ │ │ @ instruction: 0xf0230401 │ │ │ │ movwls r0, #33551 @ 0x830f │ │ │ │ ldclne 6, cr4, [fp], #-104 @ 0xffffff98 │ │ │ │ @ instruction: 0xf8c53204 │ │ │ │ - bl 0x184e24 │ │ │ │ + bl 0x184d64 │ │ │ │ andls r0, r6, #201326594 @ 0xc000002 │ │ │ │ streq lr, [r4], #2819 @ 0xb03 │ │ │ │ movwls r6, #21546 @ 0x542a │ │ │ │ strtvs r2, [fp], #516 @ 0x204 │ │ │ │ movcs r4, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0x63ab636c │ │ │ │ @ instruction: 0xf0202300 │ │ │ │ tstplt r8, r1, asr fp @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r3, lsl #6 │ │ │ │ movwcs r2, #516 @ 0x204 │ │ │ │ andcs r1, r3, r1, lsr #17 │ │ │ │ - blx 0x1320dc6 │ │ │ │ + blx 0x1320d06 │ │ │ │ stmdavs fp!, {r3, r4, r8, ip, sp, pc}^ │ │ │ │ ldrmi r9, [r3], #-2648 @ 0xfffff5a8 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r8, lsl #2 │ │ │ │ - blx 0x1020dde │ │ │ │ + blx 0x1020d1e │ │ │ │ movwcs fp, #16648 @ 0x4108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, lsl #2 │ │ │ │ - blx 0xda0df2 │ │ │ │ + blx 0xda0d32 │ │ │ │ @ instruction: 0x2320b108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, lsl r1 │ │ │ │ - blx 0xb20e06 │ │ │ │ + blx 0xb20d46 │ │ │ │ movwcs fp, #20744 @ 0x5108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, lsl r1 │ │ │ │ - blx 0x8a0e1a │ │ │ │ + blx 0x8a0d5a │ │ │ │ @ instruction: 0xf8bdb110 │ │ │ │ andvs r3, r3, r0, ror r1 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r3, lsl fp @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r6, lsl #6 │ │ │ │ @@ -217696,20 +217648,20 @@ │ │ │ │ tstpeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r0, r9, lsl #22 @ p-variant is OBSOLETE │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, lsr #2 │ │ │ │ - blx 0xa0e58 │ │ │ │ + blx 0xa0d98 │ │ │ │ movwcs fp, #28936 @ 0x7108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, lsr #2 │ │ │ │ - blx 0xffe20e6c │ │ │ │ + blx 0xffe20dac │ │ │ │ @ instruction: 0x465bb130 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf8dbd001 │ │ │ │ andvs r3, r3, r4 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ msreq CPSR_f, r4, lsl #2 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @@ -217740,20 +217692,20 @@ │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0x4683fab3 │ │ │ │ @ instruction: 0xf1b8b118 │ │ │ │ @ instruction: 0xf8cbff1f │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, asr #2 │ │ │ │ - blx 0xfeaa0f08 │ │ │ │ + blx 0xfeaa0e48 │ │ │ │ movwcs fp, #49416 @ 0xc108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, asr #2 │ │ │ │ - blx 0xfe820f1c │ │ │ │ + blx 0xfe820e5c │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ mrc2 1, 4, pc, cr0, cr8, {5} │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlabblt r8, pc, sl, pc @ │ │ │ │ @@ -217763,20 +217715,20 @@ │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ strmi pc, [r3], r5, lsl #21 │ │ │ │ @ instruction: 0xf1b8b118 │ │ │ │ @ instruction: 0xf8cbfe81 │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, asr r1 │ │ │ │ - blx 0x1f20f64 │ │ │ │ + blx 0x1f20ea4 │ │ │ │ movwcs fp, #57608 @ 0xe108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, asr r1 │ │ │ │ - blx 0x1ca0f78 │ │ │ │ + blx 0x1ca0eb8 │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ mrc2 1, 2, pc, cr10, cr8, {5} │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r1, ror #20 @ p-variant is OBSOLETE │ │ │ │ @@ -217786,49 +217738,49 @@ │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ pkhtbmi pc, r3, r7, asr #20 @ │ │ │ │ @ instruction: 0xf7feb118 │ │ │ │ @ instruction: 0xf8cbfd57 │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, ror #2 │ │ │ │ - blx 0x13a0fc0 │ │ │ │ + blx 0x13a0f00 │ │ │ │ tstcs r1, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, ror #2 │ │ │ │ - blx 0x1120fd4 │ │ │ │ + blx 0x1120f14 │ │ │ │ smlawblt r0, r3, r6, r4 │ │ │ │ @ instruction: 0xf1b92002 │ │ │ │ @ instruction: 0xf8cbffd7 │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r8, ror #2 │ │ │ │ - blx 0xda0ff0 │ │ │ │ + blx 0xda0f30 │ │ │ │ tstcs r9, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, ror #2 │ │ │ │ - blx 0xb21004 │ │ │ │ - blls 0x3513a8 │ │ │ │ + blx 0xb20f44 │ │ │ │ + blls 0x3512e8 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, ror r1 │ │ │ │ - blx 0x8a1018 │ │ │ │ + blx 0x8a0f58 │ │ │ │ tstcs r7, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, ror r1 │ │ │ │ - blx 0x62102c │ │ │ │ + blx 0x620f6c │ │ │ │ smlawblt r0, r3, r6, r4 │ │ │ │ @ instruction: 0xf0712017 │ │ │ │ @ instruction: 0xf8cbf8a1 │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r8, ror r1 │ │ │ │ - blx 0x2a1048 │ │ │ │ + blx 0x2a0f88 │ │ │ │ tstcs pc, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, ror r1 │ │ │ │ @ instruction: 0xf9fcf020 │ │ │ │ stclvs 1, cr11, [fp], #32 │ │ │ │ movwcs r6, #3 │ │ │ │ @@ -217840,36 +217792,36 @@ │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, lsl #3 │ │ │ │ @ instruction: 0xf9e8f020 │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ stc2 7, cr15, [ip, #1016] @ 0x3f8 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ @ instruction: 0xf1049b07 │ │ │ │ - blcs 0xe7e38 │ │ │ │ + blcs 0xe7d78 │ │ │ │ adchi pc, sl, r0, asr #32 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, asr r6 │ │ │ │ @ instruction: 0xf9d6f020 │ │ │ │ @ instruction: 0x2321b108 │ │ │ │ andcs r6, r4, #3 │ │ │ │ - bl 0x3adc34 │ │ │ │ + bl 0x3adb74 │ │ │ │ andcs r0, r3, r2, lsl #2 │ │ │ │ @ instruction: 0xf9ccf020 │ │ │ │ @ instruction: 0xf8c0b108 │ │ │ │ movwcs r9, #0 │ │ │ │ @ instruction: 0xf10b2204 │ │ │ │ andcs r0, r3, r8, lsl #2 │ │ │ │ @ instruction: 0xf9c2f020 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf10b2204 │ │ │ │ andcs r0, r3, ip, lsl #2 │ │ │ │ @ instruction: 0xf9b8f020 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ - blvs 0x1bbd078 │ │ │ │ + blvs 0x1bbcfb8 │ │ │ │ @ instruction: 0xf1c36baa │ │ │ │ ldrbmi r0, [fp], #-784 @ 0xfffffcf0 │ │ │ │ @ instruction: 0xf040429a │ │ │ │ stmdbls r8, {r0, r1, r2, r5, r8, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlatblt r0, r7, r9, pc @ │ │ │ │ @@ -217882,15 +217834,15 @@ │ │ │ │ @ instruction: 0xf998f020 │ │ │ │ @ instruction: 0xf8c0b108 │ │ │ │ ldrbmi fp, [r8], -r0 │ │ │ │ @ instruction: 0xf0203401 │ │ │ │ andcc pc, r1, r3, asr sl @ │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ adcmi r4, r7, #-2097152000 @ 0x83000000 │ │ │ │ - blls 0x299870 │ │ │ │ + blls 0x2997b0 │ │ │ │ orreq lr, r7, #3072 @ 0xc00 │ │ │ │ stmdbls r6, {r1, r2, r8, r9, ip, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlabblt r8, r1, r9, pc @ │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ ldrdls pc, [r0], #-133 @ 0xffffff7b @ │ │ │ │ @@ -217898,32 +217850,32 @@ │ │ │ │ svcls 0x0005dd17 │ │ │ │ movwcs r2, #1024 @ 0x400 │ │ │ │ ldrtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r1, ror r9 @ p-variant is OBSOLETE │ │ │ │ andls pc, r0, r0, asr #17 │ │ │ │ strcc r4, [r1], #-1608 @ 0xfffff9b8 │ │ │ │ - blx 0xc21180 │ │ │ │ + blx 0xc210c0 │ │ │ │ strcc r3, [r4, -r1] │ │ │ │ strmi r4, [r0, #1153]! @ 0x481 │ │ │ │ - blls 0x2598c0 │ │ │ │ + blls 0x259800 │ │ │ │ orreq lr, r8, #3072 @ 0xc00 │ │ │ │ stmdbls r5, {r0, r2, r8, r9, ip, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, fp, asr r9 @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c69b08 │ │ │ │ mvnvs r3, ip, lsl #8 │ │ │ │ svceq 0x0000f1ba │ │ │ │ - bls 0x4d914c │ │ │ │ - blls 0x736a78 │ │ │ │ + bls 0x4d908c │ │ │ │ + blls 0x7369b8 │ │ │ │ adcvs r6, fp, #42 @ 0x2a │ │ │ │ - blx 0x192165c │ │ │ │ - mvnmi pc, #805306372 @ 0x30000004 │ │ │ │ + blx 0x192159c │ │ │ │ + msrmi CPSR_fsc, #805306372 @ 0x30000004 │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ strtcc pc, [ip], #-2246 @ 0xfffff73a │ │ │ │ ldmdavs sl, {r0, r2, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, ror #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r0, ip, asr r1 │ │ │ │ tstcs r0, r1, ror r0 │ │ │ │ @@ -217935,109 +217887,109 @@ │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf92cf020 │ │ │ │ movwcs fp, #61704 @ 0xf108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, lsl #3 │ │ │ │ @ instruction: 0xf922f020 │ │ │ │ - blls 0x2d15b4 │ │ │ │ + blls 0x2d14f4 │ │ │ │ @ instruction: 0xf1046003 │ │ │ │ @ instruction: 0xe73f0b90 │ │ │ │ @ instruction: 0xac6b2a41 │ │ │ │ @ instruction: 0x46d3bf18 │ │ │ │ - bge 0x1bdf8dc │ │ │ │ - bge 0x1c5f8e0 │ │ │ │ + bge 0x1bdf81c │ │ │ │ + bge 0x1c5f820 │ │ │ │ ldcge 4, cr15, [sl, #-508]! @ 0xfffffe04 │ │ │ │ tstpeq r3, r0, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ @ instruction: 0x46d3f819 │ │ │ │ rsbsge pc, ip, r5, asr #17 │ │ │ │ - bge 0x85f8d8 │ │ │ │ + bge 0x85f818 │ │ │ │ movwcs lr, #17710 @ 0x452e │ │ │ │ - cmppcs ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x11acf246 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrb r4, [r7, #-1562]! @ 0xfffff9e6 │ │ │ │ - msrcs (UNDEF: 104), r6 │ │ │ │ + @ instruction: 0x11b8f246 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrb r4, [r1, #-1562]! @ 0xfffff9e6 │ │ │ │ vcgt.s8 d18, d6, d4 │ │ │ │ - vmla.f d18, d0, d0[4] │ │ │ │ + vsra.s64 d17, d16, #64 │ │ │ │ ldrmi r0, [sl], -lr, lsr #2 │ │ │ │ @ instruction: 0xf020e56a │ │ │ │ strtmi r0, [r8], -r3, lsl #2 │ │ │ │ @ instruction: 0xfffaf7fd │ │ │ │ strmi sl, [r1], -pc, lsl #22 │ │ │ │ ldrmi r6, [r8], -fp, ror #15 │ │ │ │ @ instruction: 0xf7fd952e │ │ │ │ - blls 0xb251d4 │ │ │ │ + blls 0xb25114 │ │ │ │ @ instruction: 0xf10d676b │ │ │ │ - blls 0xba7f00 │ │ │ │ + blls 0xba7e40 │ │ │ │ str r6, [r7, #-1963] @ 0xfffff855 │ │ │ │ ldc2 1, cr15, [ip, #-772]! @ 0xfffffcfc │ │ │ │ @ instruction: 0xf970f184 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf6404b31 │ │ │ │ stmdavs r1, {r0, r1, r2, r6, r7, r9, ip, lr} │ │ │ │ tstls r0, fp, lsl #16 │ │ │ │ - mvnseq pc, r6, asr #4 │ │ │ │ + cmppeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf82af06d │ │ │ │ @ instruction: 0xf06c980b │ │ │ │ @ instruction: 0xf04ffe87 │ │ │ │ @ instruction: 0xf19130ff │ │ │ │ @ instruction: 0xf643f99b │ │ │ │ vrshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf8d60295 │ │ │ │ andcs r5, r7, r8, lsr #8 │ │ │ │ @ instruction: 0xf1b06814 │ │ │ │ strtmi pc, [fp], -r3, ror #29 │ │ │ │ tstcs r1, r2, lsl #12 │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ - eorsvs pc, r0, #73400320 @ 0x4600000 │ │ │ │ + addpl pc, r0, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blx 0x13a1976 │ │ │ │ + blx 0x13a18b6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf982f191 │ │ │ │ @ instruction: 0xf940f184 │ │ │ │ - cmnpcs r8, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ + bicne pc, r8, #1610612740 @ 0x60000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ vcgt.s8 d25, d6, d1 │ │ │ │ - vsra.s64 q8, q14, #64 │ │ │ │ + vmla.f d16, d0, d0[3] │ │ │ │ stmdavs r2, {r1, r2, r3, r5, r8} │ │ │ │ - blmi 0x64f2c0 │ │ │ │ + blmi 0x64f200 │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ @ instruction: 0xf06c52ce │ │ │ │ stmdals fp, {r0, r1, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6484652 │ │ │ │ - vmla.f d18, d16, d0[3] │ │ │ │ + vorr.i32 d18, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf06d0132 │ │ │ │ @ instruction: 0xf04ff839 │ │ │ │ @ instruction: 0xf19130ff │ │ │ │ vmla.i8 , q3, │ │ │ │ - vmla.i d18, d0, d0[7] │ │ │ │ + vshr.s64 d17, d28, #64 │ │ │ │ @ instruction: 0xf72b002e │ │ │ │ - @ instruction: 0x4648fc79 │ │ │ │ + @ instruction: 0x4648fcd9 │ │ │ │ @ instruction: 0xf95af191 │ │ │ │ - mvnseq pc, r6, asr #4 │ │ │ │ + cmppeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccs pc, ip, r6, asr #4 │ │ │ │ + andscs pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b04 │ │ │ │ @ instruction: 0xf18c2261 │ │ │ │ svclt 0x0000fcf9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, r8, ror #19 │ │ │ │ - eorseq sp, r3, ip, ror #9 │ │ │ │ + eorseq ip, r3, r8, lsr r9 │ │ │ │ + eorseq sp, r3, ip, lsr r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3c4f8 │ │ │ │ + bl 0xfec3c438 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ subcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ stmibvs pc!, {r8, sp}^ @ │ │ │ │ - b 0x1e219cc │ │ │ │ + b 0x1e2190c │ │ │ │ strtvs r2, [r3], #-784 @ 0xfffffcf0 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0116aa9 │ │ │ │ @ instruction: 0xf1070f01 │ │ │ │ svclt 0x000c0108 │ │ │ │ eorscs r2, r0, r0, lsl r0 │ │ │ │ ldrmi r6, [r8], -r0, lsr #8 │ │ │ │ @@ -218070,30 +218022,30 @@ │ │ │ │ svcvs 0x002bbdf8 │ │ │ │ andcs r6, r0, r3, ror #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3c5b0 │ │ │ │ + bl 0xfec3c4f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ stc2 0, cr15, [r6, #-192]! @ 0xffffff40 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ svclt 0x006ef055 │ │ │ │ stmdble r6!, {r2, r8, fp, sp} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3c5d0 │ │ │ │ + bl 0xfec3c510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ adcmi lr, r3, #16 │ │ │ │ @ instruction: 0x47b0d812 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ - blle 0x46f3ec │ │ │ │ + blle 0x46f32c │ │ │ │ tstcc r3, r9, lsr #16 │ │ │ │ adcmi r4, r3, #11 │ │ │ │ streq lr, [r3], #-2980 @ 0xfffff45c │ │ │ │ ldrmi sp, [sp], #-518 @ 0xfffffdfa │ │ │ │ stmdble r3, {r2, sl, fp, sp} │ │ │ │ strtmi r8, [r8], -fp, lsr #16 │ │ │ │ stmiale sl!, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ @@ -218118,23 +218070,23 @@ │ │ │ │ ldmvs r2, {r4, r8, r9, ip, sp}^ │ │ │ │ addmi r4, r3, #318767104 @ 0x13000000 │ │ │ │ strdcs sp, [r0, -r8] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3c670 │ │ │ │ + bl 0xfec3c5b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ ldrmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf01f4616 │ │ │ │ orrlt pc, r0, r9, lsr #31 │ │ │ │ strmi r4, [r1], -r4, lsl #12 │ │ │ │ @ instruction: 0x46284632 │ │ │ │ - cdp 7, 7, cr15, cr6, cr10, {1} │ │ │ │ + cdp 7, 13, cr15, cr6, cr10, {1} │ │ │ │ stmdahi r3!, {sp} │ │ │ │ tstcs r0, fp, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd70 │ │ │ │ tstcs r0, sp │ │ │ │ @@ -218153,32 +218105,32 @@ │ │ │ │ andcs sp, r0, fp, lsl #8 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r8, lsl #26 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s8 q10, q3, q8 │ │ │ │ - vmla.i d19, d16, d0[6] │ │ │ │ + vmvn.i32 d19, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ strb pc, [ip, r7, asr #27]! @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3c70c │ │ │ │ + bl 0xfec3c64c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ strmi fp, [r5], -r1, asr #2 │ │ │ │ stmdbpl r8!, {sl, sp} │ │ │ │ @ instruction: 0xff4cf003 │ │ │ │ strcc r5, [r0], #296 @ 0x128 │ │ │ │ mvnsle r4, #180, 4 @ 0x4000000b │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ stmdble ip, {r4, r8, fp, sp}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3c740 │ │ │ │ + bl 0xfec3c680 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46020ff0 │ │ │ │ ldmdavs r5, {r2, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf1052d0f │ │ │ │ svclt 0x008c0303 │ │ │ │ strcs r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ @@ -218193,15 +218145,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5b4bd38 │ │ │ │ andsle r6, r0, #600 @ 0x258 │ │ │ │ submi pc, fp, r0, asr #4 │ │ │ │ stmdale r3, {r2, r7, r9, lr} │ │ │ │ rsccc pc, sp, r0, asr #4 │ │ │ │ smlabble sp, r4, r2, r4 │ │ │ │ - bl 0xfebf6b28 │ │ │ │ + bl 0xfebf6a68 │ │ │ │ rscle r0, r9, #768 @ 0x300 │ │ │ │ svceq 0x0010f1bc │ │ │ │ @ instruction: 0x4608d8d1 │ │ │ │ @ instruction: 0xf6a4e7e5 │ │ │ │ @ instruction: 0xf5b00034 │ │ │ │ mvnsle r7, #388 @ 0x184 │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ @@ -218212,28 +218164,28 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4608bd38 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vmax.s8 d20, d6, d17 │ │ │ │ - vaddl.s8 q10, d0, d12 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf071002e │ │ │ │ ubfx pc, r1, #26, #9 │ │ │ │ stmdble r2, {r4, r8, fp, sp}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3c7fc │ │ │ │ + bl 0xfec3c73c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x468c0ff8 │ │ │ │ strbmi r6, [r3, #-2051]! @ 0xfffff7fd │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - blcs 0x4ade14 │ │ │ │ + blcs 0x4add54 │ │ │ │ @ instruction: 0xf042bf98 │ │ │ │ stmdblt sl!, {r0, r9} │ │ │ │ - bcs 0x147824 │ │ │ │ + bcs 0x147764 │ │ │ │ mrcne 0, 4, sp, cr3, cr8, {0} │ │ │ │ stmdale r6, {r0, r8, r9, fp, sp} │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d14, d8 │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ @@ -218246,15 +218198,15 @@ │ │ │ │ @ instruction: 0xf0233303 │ │ │ │ strbmi r0, [r3, #-771]! @ 0xfffffcfd │ │ │ │ @ instruction: 0x0c03ebac │ │ │ │ ldrmi sp, [r8], #-738 @ 0xfffffd1e │ │ │ │ svceq 0x0010f1bc │ │ │ │ strmi sp, [r8], -lr, asr #17 │ │ │ │ @ instruction: 0x4611e7dd │ │ │ │ - eorsmi pc, r4, r6, asr #4 │ │ │ │ + addcc pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip, #-452] @ 0xfffffe3c │ │ │ │ strmi lr, [r8], -r2, ror #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -218273,15 +218225,15 @@ │ │ │ │ eorsle r2, r2, r1, lsl #20 │ │ │ │ stmdbcs r1, {r0, r4, r7, r9, sl, fp, ip} │ │ │ │ ldrtmi sp, [r0], -r8, lsl #16 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bcs 0x473f1c │ │ │ │ + bcs 0x473e5c │ │ │ │ msrhi R8_fiq, r0 │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ addeq r0, r4, r4, lsl #1 │ │ │ │ smlawbeq r6, r4, r0, r0 │ │ │ │ ldrhteq r0, [r6], r6 │ │ │ │ @@ -218297,59 +218249,59 @@ │ │ │ │ @ instruction: 0xf1b9448a │ │ │ │ ldmdale ip, {r0, r1, r8, r9, sl, fp} │ │ │ │ movwcc r6, #14371 @ 0x3823 │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ sbcle r4, sl, #-1342177270 @ 0xb000000a │ │ │ │ ldrmi r1, [ip], #-2797 @ 0xfffff513 │ │ │ │ ldmle r6!, {r4, r8, sl, fp, sp} │ │ │ │ - blcs 0x8df650 │ │ │ │ + blcs 0x8df590 │ │ │ │ @ instruction: 0xf1a3d9f3 │ │ │ │ @ instruction: 0xf1040920 │ │ │ │ @ instruction: 0xf1b90a20 │ │ │ │ stmible ip!, {r0, r1, r8, r9, sl, fp}^ │ │ │ │ - blvs 0xfe522088 │ │ │ │ - blcs 0xfe662254 │ │ │ │ - @ instruction: 0x43b9f245 │ │ │ │ + blvs 0xfe521fc8 │ │ │ │ + blcs 0xfe662194 │ │ │ │ + mvnscc pc, #1342177284 @ 0x50000004 │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ @ instruction: 0xf8ba9301 │ │ │ │ - bcs 0x1ad764 │ │ │ │ + bcs 0x1ad6a4 │ │ │ │ @ instruction: 0x4617d9de │ │ │ │ ldmle fp, {r1, r3, r6, r8, sl, lr}^ │ │ │ │ @ instruction: 0x1002f8ba │ │ │ │ submi pc, r0, r1, lsr #8 │ │ │ │ ldmdacs r9, {r2, fp, ip, sp} │ │ │ │ vadd.i8 , , │ │ │ │ @ instruction: 0xf85c0c08 │ │ │ │ svclt 0x0000f020 │ │ │ │ - andeq r5, lr, r9, lsl #14 │ │ │ │ - strdeq r5, [lr], -pc @ │ │ │ │ - strdeq r5, [lr], -pc @ │ │ │ │ - strdeq r5, [lr], -pc @ │ │ │ │ - strdeq r5, [lr], -pc @ │ │ │ │ - strdeq r5, [lr], -pc @ │ │ │ │ - strdeq r5, [lr], -pc @ │ │ │ │ - strdeq r5, [lr], -pc @ │ │ │ │ - strdeq r5, [lr], -pc @ │ │ │ │ - andeq r5, lr, r9, lsl #14 │ │ │ │ - strdeq r5, [lr], -pc @ │ │ │ │ - strdeq r5, [lr], -pc @ │ │ │ │ - strdeq r5, [lr], -pc @ │ │ │ │ - strdeq r5, [lr], -pc @ │ │ │ │ - strdeq r5, [lr], -pc @ │ │ │ │ - strdeq r5, [lr], -pc @ │ │ │ │ - strdeq r5, [lr], -pc @ │ │ │ │ - strdeq r5, [lr], -pc @ │ │ │ │ - strdeq r5, [lr], -pc @ │ │ │ │ - strdeq r5, [lr], -pc @ │ │ │ │ - strdeq r5, [lr], -pc @ │ │ │ │ - strdeq r5, [lr], -pc @ │ │ │ │ - andeq r5, lr, r3, lsr r9 │ │ │ │ - strdeq r5, [lr], -pc @ │ │ │ │ - strdeq r5, [lr], -pc @ │ │ │ │ - andeq r5, lr, r9, lsl #14 │ │ │ │ + andeq r5, lr, r9, asr #12 │ │ │ │ + andeq r5, lr, pc, lsr r6 │ │ │ │ + andeq r5, lr, pc, lsr r6 │ │ │ │ + andeq r5, lr, pc, lsr r6 │ │ │ │ + andeq r5, lr, pc, lsr r6 │ │ │ │ + andeq r5, lr, pc, lsr r6 │ │ │ │ + andeq r5, lr, pc, lsr r6 │ │ │ │ + andeq r5, lr, pc, lsr r6 │ │ │ │ + andeq r5, lr, pc, lsr r6 │ │ │ │ + andeq r5, lr, r9, asr #12 │ │ │ │ + andeq r5, lr, pc, lsr r6 │ │ │ │ + andeq r5, lr, pc, lsr r6 │ │ │ │ + andeq r5, lr, pc, lsr r6 │ │ │ │ + andeq r5, lr, pc, lsr r6 │ │ │ │ + andeq r5, lr, pc, lsr r6 │ │ │ │ + andeq r5, lr, pc, lsr r6 │ │ │ │ + andeq r5, lr, pc, lsr r6 │ │ │ │ + andeq r5, lr, pc, lsr r6 │ │ │ │ + andeq r5, lr, pc, lsr r6 │ │ │ │ + andeq r5, lr, pc, lsr r6 │ │ │ │ + andeq r5, lr, pc, lsr r6 │ │ │ │ + andeq r5, lr, pc, lsr r6 │ │ │ │ + andeq r5, lr, r3, ror r8 │ │ │ │ + andeq r5, lr, pc, lsr r6 │ │ │ │ + andeq r5, lr, pc, lsr r6 │ │ │ │ + andeq r5, lr, r9, asr #12 │ │ │ │ ldmible sl, {r0, r1, r2, r4, r8, r9, fp, sp} │ │ │ │ ldreq pc, [r8, -r3, lsr #3] │ │ │ │ ldmdaeq r8, {r2, r8, ip, sp, lr, pc} │ │ │ │ ldmible r4, {r0, r1, r8, r9, sl, fp, sp} │ │ │ │ ldmibvs r0, {r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ movwcc lr, #12298 @ 0x300a │ │ │ │ @@ -218359,31 +218311,31 @@ │ │ │ │ ldrmi sp, [r0], #646 @ 0x286 │ │ │ │ stmible r3, {r0, r1, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0x3000f8b8 │ │ │ │ @ instruction: 0xf67f2b03 │ │ │ │ adcsmi sl, fp, #508 @ 0x1fc │ │ │ │ svcge 0x007cf63f │ │ │ │ @ instruction: 0x1002f8b8 │ │ │ │ - bcs 0x12d15c │ │ │ │ + bcs 0x12d09c │ │ │ │ @ instruction: 0xf8d9d9e7 │ │ │ │ ldrbeq r2, [r0, #-0] │ │ │ │ vrshl.s8 , , q11 │ │ │ │ - vaddl.s8 q10, d16, d16 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ @ instruction: 0xf8b8fc23 │ │ │ │ ldrb r3, [sl, r0] │ │ │ │ @ instruction: 0xf67f2b1b │ │ │ │ @ instruction: 0xf1a3af68 │ │ │ │ @ instruction: 0xf104071c │ │ │ │ svccs 0x0003081c │ │ │ │ svcge 0x0061f67f │ │ │ │ - bvs 0xfe5221a0 │ │ │ │ - bcs 0xfe66236c │ │ │ │ + bvs 0xfe5220e0 │ │ │ │ + bcs 0xfe6622ac │ │ │ │ ldmdbeq r6!, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ - blx 0xb5d8b4 │ │ │ │ + blx 0xb5d7f4 │ │ │ │ ldrbeq pc, [r0, r1, lsl #4] @ │ │ │ │ movwcc sp, #13592 @ 0x3518 │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ addsmi r4, r7, #26 │ │ │ │ streq lr, [r2, -r7, lsr #23] │ │ │ │ svcge 0x004cf67f │ │ │ │ svccs 0x00034490 │ │ │ │ @@ -218392,75 +218344,75 @@ │ │ │ │ @ instruction: 0xf67f2b03 │ │ │ │ addsmi sl, pc, #268 @ 0x10c │ │ │ │ svcge 0x0040f4ff │ │ │ │ @ instruction: 0x1002f8b8 │ │ │ │ stmible r2!, {r0, r1, r2, r3, r8, fp, sp}^ │ │ │ │ ldrdcs pc, [r0], -sl │ │ │ │ strble r0, [r2, #1362]! @ 0x552 │ │ │ │ - rscmi pc, r0, r6, asr #4 │ │ │ │ + eorsmi pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffb21a86 │ │ │ │ + blx 0xffb219c6 │ │ │ │ @ instruction: 0x3000f8b8 │ │ │ │ - blcs 0x7df82c │ │ │ │ + blcs 0x7df76c │ │ │ │ svcge 0x002df67f │ │ │ │ ldreq pc, [ip, -r3, lsr #3] │ │ │ │ ldmdaeq ip, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67f2f03 │ │ │ │ vmax.f32 d26, d14, d22 │ │ │ │ @ instruction: 0xf2c06990 │ │ │ │ mul ip, r5, r9 │ │ │ │ @ instruction: 0xf64f3303 │ │ │ │ @ instruction: 0x401a72fc │ │ │ │ - bl 0xfeab63d8 │ │ │ │ + bl 0xfeab6318 │ │ │ │ @ instruction: 0xf4bf0702 │ │ │ │ ldrmi sl, [r0], #3863 @ 0xf17 │ │ │ │ @ instruction: 0xf67f2f03 │ │ │ │ @ instruction: 0xf8b8af13 │ │ │ │ - blcs 0x1b1904 │ │ │ │ + blcs 0x1b1844 │ │ │ │ svcge 0x000ef67f │ │ │ │ @ instruction: 0xf63f42bb │ │ │ │ @ instruction: 0xf8b8af0b │ │ │ │ stmdbcs r4, {r1, ip} │ │ │ │ @ instruction: 0xf8d9d9e6 │ │ │ │ ldrbeq r2, [r2, #-0] │ │ │ │ vrshl.s8 , q9, q11 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vmov.i32 d20, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ @ instruction: 0xf8b8fbb3 │ │ │ │ ldrb r3, [r9, r0] │ │ │ │ subseq pc, lr, pc, rrx │ │ │ │ @ instruction: 0xf10ae6c8 │ │ │ │ - bcs 0x1e794c │ │ │ │ + bcs 0x1e788c │ │ │ │ strbt sp, [r5], pc, lsl #2 │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ strtle r0, [r4], #-1347 @ 0xfffffabd │ │ │ │ @ instruction: 0xf64f3103 │ │ │ │ strdmi r7, [sl], -ip │ │ │ │ - bl 0xfeab643c │ │ │ │ + bl 0xfeab637c │ │ │ │ andsle r0, r9, #524288 @ 0x80000 │ │ │ │ svccs 0x00044490 │ │ │ │ @ instruction: 0xf8b8d916 │ │ │ │ stmdbcs r3, {ip} │ │ │ │ adcsmi sp, r9, #294912 @ 0x48000 │ │ │ │ @ instruction: 0xf8b8d810 │ │ │ │ vld4.8 {d2-d5}, [r2], r2 │ │ │ │ stmdacs sl, {r6, lr} │ │ │ │ - bls 0x15a108 │ │ │ │ + bls 0x15a048 │ │ │ │ andeq pc, r4, r8, lsl #2 │ │ │ │ stc2 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf8b8aecf │ │ │ │ ldrb r1, [sp, r0] │ │ │ │ @ instruction: 0x2000f8ba │ │ │ │ @ instruction: 0x4611e6bc │ │ │ │ - subsmi pc, r8, r6, asr #4 │ │ │ │ + adccc pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1f21b66 │ │ │ │ + blx 0x1f21aa6 │ │ │ │ vaba.s8 q15, q11, │ │ │ │ - vmvn.i32 q10, #12 @ 0x0000000c │ │ │ │ + vmla.i d19, d16, d0[3] │ │ │ │ @ instruction: 0xf071002e │ │ │ │ @ instruction: 0xf8bafb71 │ │ │ │ strt r2, [fp], r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @@ -218472,115 +218424,115 @@ │ │ │ │ ldmdble r1, {r0, r3, r7, r9, sl, lr} │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ svclt 0x0094454c │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00982c0f │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf8b8b933 │ │ │ │ - blcs 0x131a08 │ │ │ │ + blcs 0x131948 │ │ │ │ cdpne 0, 9, cr13, cr10, cr12, {1} │ │ │ │ ldmdale r0, {r0, r9, fp, sp} │ │ │ │ - blmi 0xfe8b72a4 │ │ │ │ - blls 0x63fa70 │ │ │ │ + blmi 0xfe8b71e4 │ │ │ │ + blls 0x63f9b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andslt r8, r7, sp, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcc 0x5099e4 │ │ │ │ + blcc 0x509924 │ │ │ │ vqdmulh.s d2, d0, d14 │ │ │ │ ldm pc, {r0, r2, r4, r6, r8, pc}^ @ │ │ │ │ subeq pc, fp, r3, lsl r0 @ │ │ │ │ subeq r0, fp, fp, asr #32 │ │ │ │ sbcseq r0, r3, r3, asr r1 │ │ │ │ ldrsbeq r0, [r3], #3 │ │ │ │ tsteq r2, r3, asr r1 │ │ │ │ tsteq r2, r2, lsl r1 │ │ │ │ andseq r0, pc, r3, asr r1 @ │ │ │ │ andseq r0, pc, pc, lsl r0 @ │ │ │ │ stmdbmi sl, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strhi lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ @ instruction: 0xf0243403 │ │ │ │ strbmi r0, [ip, #-1027] @ 0xfffffbfd │ │ │ │ - bl 0xfeb5a5a0 │ │ │ │ + bl 0xfeb5a4e0 │ │ │ │ strtmi r0, [r0], #2308 @ 0x904 │ │ │ │ svceq 0x0010f1b9 │ │ │ │ @ instruction: 0xe7c9d8b8 │ │ │ │ ldmible r1!, {r0, r1, r3, r4, sl, fp, sp}^ │ │ │ │ ldreq pc, [ip, -r4, lsr #3] │ │ │ │ - beq 0x821e98 │ │ │ │ + beq 0x821dd8 │ │ │ │ stmible fp!, {r2, r8, r9, sl, fp, sp}^ │ │ │ │ - blvs 0xfe5223b8 │ │ │ │ - blcs 0xfe662584 │ │ │ │ + blvs 0xfe5222f8 │ │ │ │ + blcs 0xfe6624c4 │ │ │ │ strcc lr, [r3], -r9 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ addsmi r4, pc, #51 @ 0x33 │ │ │ │ - bne 0xdc214 │ │ │ │ + bne 0xdc154 │ │ │ │ svccs 0x0004449a │ │ │ │ @ instruction: 0xf8bad9dc │ │ │ │ cdpcs 0, 0, cr6, cr3, cr0, {0} │ │ │ │ adcsmi sp, r7, #216, 18 @ 0x360000 │ │ │ │ @ instruction: 0xf8bad3d6 │ │ │ │ stmdbcs r4, {r1, ip} │ │ │ │ @ instruction: 0xf8dbd9eb │ │ │ │ ldrbeq r3, [fp, #-0] │ │ │ │ vrshl.s8 , , q11 │ │ │ │ - vmov.i32 d23, #12 @ 0x0000000c │ │ │ │ + vmla.i d22, d0, d0[7] │ │ │ │ @ instruction: 0xf071002e │ │ │ │ strb pc, [r0, r7, ror #21]! @ │ │ │ │ stmible r5, {r0, r1, r2, r3, r4, sl, fp, sp}^ │ │ │ │ strteq pc, [r0], -r4, lsr #3 │ │ │ │ eoreq pc, r0, #8, 2 │ │ │ │ ldmible pc!, {r2, r9, sl, fp, sp} @ │ │ │ │ ldrvs pc, [r0, lr, asr #4] │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ tstpmi sp, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ mvnspl pc, #192, 12 @ 0xc000000 │ │ │ │ - blvs 0xfe122400 │ │ │ │ - bleq 0xca25ec │ │ │ │ + blpl 0xff522340 │ │ │ │ + bleq 0xca252c │ │ │ │ vcgt.s8 d25, d6, d3 │ │ │ │ - vqdmlal.s q11, d16, d0[0] │ │ │ │ + vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8cd032e │ │ │ │ movwls fp, #36896 @ 0x9020 │ │ │ │ stmib sp, {r0, r1, r4, r7, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r3, r8, fp, lr}^ │ │ │ │ eor r8, r0, ip, lsl #10 │ │ │ │ vqrdmlah.s d18, d0, d4 │ │ │ │ @ instruction: 0xf1a380e6 │ │ │ │ andcs r0, r1, #21 │ │ │ │ @ instruction: 0xf6474082 │ │ │ │ andmi r7, r2, #69 @ 0x45 │ │ │ │ - blcs 0x699f44 │ │ │ │ + blcs 0x699e84 │ │ │ │ andshi pc, r2, #0 │ │ │ │ @ instruction: 0xf0002b1a │ │ │ │ ldmdavs fp!, {r0, r2, r7, r8, pc} │ │ │ │ @ instruction: 0xf100055a │ │ │ │ @ instruction: 0xf1098376 │ │ │ │ @ instruction: 0xf64f0903 │ │ │ │ - b 0x342b2c │ │ │ │ + b 0x342a6c │ │ │ │ adcsmi r0, r3, #201326592 @ 0xc000000 │ │ │ │ - bne 0xffe9a554 │ │ │ │ + bne 0xffe9a494 │ │ │ │ mcrcs 4, 0, r4, cr4, cr11, {4} │ │ │ │ @ instruction: 0xf8bbd980 │ │ │ │ @ instruction: 0xf1b99000 │ │ │ │ @ instruction: 0xf67f0f03 │ │ │ │ @ instruction: 0x464caf7b │ │ │ │ @ instruction: 0xf63f45b1 │ │ │ │ @ instruction: 0xf8bbaf77 │ │ │ │ vld4.8 {d1-d4}, [r1], r2 │ │ │ │ - blcs 0x9b6868 │ │ │ │ - blcc 0xa5d2a4 │ │ │ │ + blcs 0x9b67a8 │ │ │ │ + blcc 0xa5d1e4 │ │ │ │ ldmle ip, {r0, r1, r3, r4, r8, r9, fp, sp}^ │ │ │ │ stmdals r3, {r0, r9, sp} │ │ │ │ andmi r4, r2, #154 @ 0x9a │ │ │ │ - blcs 0x4da2e8 │ │ │ │ + blcs 0x4da228 │ │ │ │ subshi pc, pc, #0 │ │ │ │ bicsle r2, r2, r6, lsl #22 │ │ │ │ - beq 0x221fb4 │ │ │ │ + beq 0x221ef4 │ │ │ │ svceq 0x0004f1b9 │ │ │ │ movt sp, #16650 @ 0x410a │ │ │ │ @ instruction: 0xf64f3503 │ │ │ │ strdmi r7, [fp], -ip @ │ │ │ │ sbcle r4, sl, #805306378 @ 0x3000000a │ │ │ │ ldrmi r1, [sl], #2788 @ 0xae4 │ │ │ │ stmible r6, {r2, sl, fp, sp}^ │ │ │ │ @@ -218589,15 +218541,15 @@ │ │ │ │ stmiale r0, {r0, r2, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0x1002f8ba │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ andsmi r1, r3, sl, lsl #29 │ │ │ │ rscle r2, r7, r0, lsl #22 │ │ │ │ ldrbeq r6, [r8, #-2107] @ 0xfffff7c5 │ │ │ │ vrshl.s8 , q10, q11 │ │ │ │ - vmla.i d22, d0, d0[0] │ │ │ │ + vshr.s64 d21, d0, #64 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ @ instruction: 0xe7ddfa5f │ │ │ │ @ instruction: 0xf67f2c17 │ │ │ │ @ instruction: 0xf1a4af3d │ │ │ │ @ instruction: 0xf1080718 │ │ │ │ svccs 0x00040a18 │ │ │ │ svcge 0x0036f67f │ │ │ │ @@ -218614,92 +218566,92 @@ │ │ │ │ vmax.f32 d18, d0, d4 │ │ │ │ @ instruction: 0xf8ba8243 │ │ │ │ cdpcs 0, 0, cr6, cr3, cr0, {0} │ │ │ │ eorshi pc, lr, #64, 4 │ │ │ │ @ instruction: 0xf0c042b7 │ │ │ │ @ instruction: 0xf8ba823b │ │ │ │ cdpne 0, 4, cr1, cr11, cr2, {0} │ │ │ │ - blcs 0x39269c │ │ │ │ - blx 0xbdbc40 │ │ │ │ + blcs 0x3925dc │ │ │ │ + blx 0xbdbb80 │ │ │ │ ldrbeq pc, [fp, r3, lsl #6] @ │ │ │ │ stmdavs r3!, {r0, r5, r6, r7, sl, ip, lr, pc} │ │ │ │ ldrble r0, [lr, #1368] @ 0x558 │ │ │ │ - andvc pc, r0, r6, asr #4 │ │ │ │ + subsvs pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0719200 │ │ │ │ - bls 0x1244d4 │ │ │ │ + bls 0x124414 │ │ │ │ ldccs 7, cr14, [fp], {213} @ 0xd5 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr14, cr15, {3} │ │ │ │ ldreq pc, [ip, -r4, lsr #3] │ │ │ │ - beq 0x822080 │ │ │ │ + beq 0x821fc0 │ │ │ │ @ instruction: 0xf67f2f04 │ │ │ │ @ instruction: 0xf24eaef7 │ │ │ │ vrshr.s64 d22, d0, #64 │ │ │ │ @ instruction: 0x462b2295 │ │ │ │ - bleq 0xffda2598 │ │ │ │ - bleq 0x522778 │ │ │ │ + bleq 0xffda24d8 │ │ │ │ + bleq 0x5226b8 │ │ │ │ ldrmi r4, [r4], -r5, lsr #12 │ │ │ │ svclt 0x0000e012 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vpmax.s8 d15, d1, d27 │ │ │ │ ldrle r0, [r7, #-2000] @ 0xfffff830 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r2], -ip │ │ │ │ vqsub.s8 d20, d16, d7 │ │ │ │ - bne 0xff0c6494 │ │ │ │ + bne 0xff0c63d4 │ │ │ │ svccs 0x00044492 │ │ │ │ mvnshi pc, r0, asr #4 │ │ │ │ @ instruction: 0x6000f8ba │ │ │ │ vceq.f32 d18, d0, d3 │ │ │ │ adcsmi r8, r7, #244, 2 @ 0x3d │ │ │ │ mvnshi pc, r0, asr #1 │ │ │ │ @ instruction: 0x1002f8ba │ │ │ │ stmible r3!, {r2, r4, r8, fp, sp}^ │ │ │ │ ldrbeq r6, [r2, #-2082] @ 0xfffff7de │ │ │ │ vrshl.s8 , q10, q11 │ │ │ │ - vmla.i d23, d0, d0[1] │ │ │ │ + vshr.s64 d22, d4, #64 │ │ │ │ movwls r0, #46 @ 0x2e │ │ │ │ @ instruction: 0xf9e0f071 │ │ │ │ ldrb r9, [fp, r0, lsl #22] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ - blcc 0x15f728 │ │ │ │ + blcc 0x15f668 │ │ │ │ @ instruction: 0xf63f2b11 │ │ │ │ - blcs 0x551974 │ │ │ │ + blcs 0x5518b4 │ │ │ │ svcge 0x0021f63f │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r5, lr, pc, lsr #22 │ │ │ │ - andeq r5, lr, pc, lsr #22 │ │ │ │ - andeq r5, lr, pc, lsr #22 │ │ │ │ - andeq r5, lr, pc, lsr #22 │ │ │ │ - andeq r5, lr, pc, lsr #22 │ │ │ │ - andeq r5, lr, pc, lsr #22 │ │ │ │ - andeq r5, lr, pc, lsr #22 │ │ │ │ - andeq r5, lr, r7, lsr #22 │ │ │ │ - andeq r5, lr, r7, lsr #22 │ │ │ │ - andeq r5, lr, pc, lsr #22 │ │ │ │ - andeq r5, lr, r7, lsr #22 │ │ │ │ - andeq r5, lr, r7, lsr #22 │ │ │ │ - andeq r5, lr, pc, lsr #22 │ │ │ │ - andeq r5, lr, pc, lsr #22 │ │ │ │ - andeq r5, lr, pc, lsr #22 │ │ │ │ - andeq r5, lr, pc, lsr #22 │ │ │ │ - andeq r5, lr, pc, lsr #22 │ │ │ │ - andeq r5, lr, r5, lsr sp │ │ │ │ + andeq r5, lr, pc, ror #20 │ │ │ │ + andeq r5, lr, pc, ror #20 │ │ │ │ + andeq r5, lr, pc, ror #20 │ │ │ │ + andeq r5, lr, pc, ror #20 │ │ │ │ + andeq r5, lr, pc, ror #20 │ │ │ │ + andeq r5, lr, pc, ror #20 │ │ │ │ + andeq r5, lr, pc, ror #20 │ │ │ │ + andeq r5, lr, r7, ror #20 │ │ │ │ + andeq r5, lr, r7, ror #20 │ │ │ │ + andeq r5, lr, pc, ror #20 │ │ │ │ + andeq r5, lr, r7, ror #20 │ │ │ │ + andeq r5, lr, r7, ror #20 │ │ │ │ + andeq r5, lr, pc, ror #20 │ │ │ │ + andeq r5, lr, pc, ror #20 │ │ │ │ + andeq r5, lr, pc, ror #20 │ │ │ │ + andeq r5, lr, pc, ror #20 │ │ │ │ + andeq r5, lr, pc, ror #20 │ │ │ │ + andeq r5, lr, r5, ror ip │ │ │ │ @ instruction: 0xf10b2300 │ │ │ │ @ instruction: 0xf1b90a04 │ │ │ │ stmib sp, {r2, r8, r9, sl, fp}^ │ │ │ │ stmib sp, {r0, r4, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0003313 │ │ │ │ ldrmi r8, [ip], r6, ror #4 │ │ │ │ strls lr, [r5], -sp, asr #19 │ │ │ │ strbtmi r4, [r1], r5, ror #12 │ │ │ │ - cdppl 2, 0, cr15, cr0, cr6, {2} │ │ │ │ + cdpmi 2, 5, cr15, cr0, cr6, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ - msrpl CPSR_f, #1610612740 @ 0x60000004 │ │ │ │ + cmnpmi r8, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd9304 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf8cdb01c │ │ │ │ @ instruction: 0xf8bae008 │ │ │ │ @ instruction: 0xf1b88000 │ │ │ │ @@ -218711,74 +218663,74 @@ │ │ │ │ ldm pc, {r0, r2, r3, r6, r9, pc}^ @ │ │ │ │ stmdbne r3, {r0, r1, ip, sp, lr, pc} │ │ │ │ eorseq r4, r4, r8, lsl #14 │ │ │ │ streq pc, [r4, #-266] @ 0xfffffef6 │ │ │ │ movweq pc, #16808 @ 0x41a8 @ │ │ │ │ @ instruction: 0xf1089300 │ │ │ │ @ instruction: 0xf64f0803 │ │ │ │ - b 0x3039a4 │ │ │ │ + b 0x3038e4 │ │ │ │ adcmi r0, r6, #6291456 @ 0x600000 │ │ │ │ - blne 0xfea1a5c8 │ │ │ │ + blne 0xfea1a508 │ │ │ │ stccs 4, cr4, [r4], {178} @ 0xb2 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd9605 │ │ │ │ ssat fp, #19, ip │ │ │ │ strtmi r9, [r8], -r0, lsl #20 │ │ │ │ @ instruction: 0xf1b09902 │ │ │ │ stmdacs r0, {r0, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ msrhi SPSR_xc, r0 │ │ │ │ strtmi r9, [r8], -r0, lsl #20 │ │ │ │ @ instruction: 0xf1b09904 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ bichi pc, fp, r0 │ │ │ │ ldrbeq r6, [lr, #-2107] @ 0xfffff7c5 │ │ │ │ @ instruction: 0x4629d5db │ │ │ │ - subpl pc, ip, r6, asr #4 │ │ │ │ + addsmi pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf948f071 │ │ │ │ ldmib sp, {r0, r1, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ strbmi r2, [r8], -r1, lsl #2 │ │ │ │ - blx 0xfe3a24cc │ │ │ │ + blx 0xfe3a240c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmdavs fp!, {r1, r2, r3, r4, r5, r6, r8, pc} │ │ │ │ strble r0, [r8, #1371] @ 0x55b │ │ │ │ vmax.s8 q10, q3, │ │ │ │ - vshr.s64 d21, d0, #64 │ │ │ │ + vmla.i d20, d16, d0[4] │ │ │ │ @ instruction: 0xf071002e │ │ │ │ @ instruction: 0xe7c0f935 │ │ │ │ movweq pc, #16808 @ 0x41a8 @ │ │ │ │ stmdbeq r4, {r1, r3, r8, ip, sp, lr, pc} │ │ │ │ ldr r9, [sl, r1, lsl #6]! │ │ │ │ streq pc, [r4, #-267] @ 0xfffffef5 │ │ │ │ svceq 0x0004f1b9 │ │ │ │ mvnhi pc, r0 │ │ │ │ - mvnpl pc, #1610612740 @ 0x60000004 │ │ │ │ + teqppl r0, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ strls lr, [r0], -sp, asr #19 │ │ │ │ @ instruction: 0xf8cd463e │ │ │ │ strtmi fp, [pc], -r8 │ │ │ │ ands r4, r4, sp, lsl r6 │ │ │ │ suble r2, r5, sl, lsl #18 │ │ │ │ ldrbeq r6, [r3, #-2098] @ 0xfffff7ce │ │ │ │ orrhi pc, r8, r0, lsl #2 │ │ │ │ - beq 0x1e2290 │ │ │ │ + beq 0x1e21d0 │ │ │ │ ldmibvc ip!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r9, {r1, r3, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf08045a1 │ │ │ │ - bl 0xfea0629c │ │ │ │ - strbmi r0, [pc], #-1033 @ 0xe5e7c │ │ │ │ + bl 0xfea061dc │ │ │ │ + strbmi r0, [pc], #-1033 @ 0xe5dbc │ │ │ │ @ instruction: 0xf2402c04 │ │ │ │ @ instruction: 0xf8b78103 │ │ │ │ @ instruction: 0xf1baa000 │ │ │ │ vmax.f32 d16, d0, d3 │ │ │ │ @ instruction: 0x46d180fd │ │ │ │ vrshl.s8 d4, d18, d16 │ │ │ │ ldmdahi r9!, {r0, r3, r4, r5, r6, r7, pc}^ │ │ │ │ bicsle r2, sp, r2, lsl #18 │ │ │ │ - bleq 0x2222bc │ │ │ │ + bleq 0x2221fc │ │ │ │ svceq 0x0004f1ba │ │ │ │ strb sp, [r6, lr, lsl #2]! │ │ │ │ stmdaeq r3, {r3, r8, ip, sp, lr, pc} │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ movweq lr, #14856 @ 0x3a08 │ │ │ │ sbcsle r4, r5, #314572800 @ 0x12c00000 │ │ │ │ stmdbeq r3, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -218789,15 +218741,15 @@ │ │ │ │ strbmi sp, [r8, #2506] @ 0x9ca │ │ │ │ @ instruction: 0xf8bbd8c8 │ │ │ │ stmdbcs r1, {r1, ip} │ │ │ │ ldmdavs r3!, {r1, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ strble r0, [r3, #1368]! @ 0x558 │ │ │ │ @ instruction: 0xf0714628 │ │ │ │ @ instruction: 0xe7dff8d5 │ │ │ │ - bleq 0x222308 │ │ │ │ + bleq 0x222248 │ │ │ │ svceq 0x0004f1ba │ │ │ │ bfi sp, r2, (invalid: 2:0) │ │ │ │ ldmdavs r3!, {r0, r4, r8, fp, ip, sp, pc} │ │ │ │ ldrle r0, [lr], #-1370 @ 0xfffffaa6 │ │ │ │ stmdaeq r3, {r3, r8, ip, sp, lr, pc} │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ movweq lr, #14856 @ 0x3a08 │ │ │ │ @@ -218810,31 +218762,31 @@ │ │ │ │ strbmi sp, [r8, #2464] @ 0x9a0 │ │ │ │ @ instruction: 0xf8bbd89e │ │ │ │ stmdbcs r3, {r1, ip} │ │ │ │ svcne 0x004bd9e2 │ │ │ │ stmible r3!, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ ldrbeq r6, [sl, #-2099] @ 0xfffff7cd │ │ │ │ vrshl.s8 , q8, q11 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ ldrb pc, [r9, r5, lsr #17] @ │ │ │ │ streq pc, [r4, #-267] @ 0xfffffef5 │ │ │ │ svceq 0x0004f1b9 │ │ │ │ msrhi SPSR_xc, r0 │ │ │ │ strls lr, [r0], -sp, asr #19 │ │ │ │ strbmi r4, [lr], -sl, lsr #13 │ │ │ │ @ instruction: 0x5000f8ba │ │ │ │ stmdble r0!, {r0, r1, r8, sl, fp, sp} │ │ │ │ adcsmi r4, r5, #168, 12 @ 0xa800000 │ │ │ │ @ instruction: 0xf8bad81d │ │ │ │ cdpne 0, 4, cr1, cr10, cr2, {0} │ │ │ │ vpmax.s8 d2, d0, d12 │ │ │ │ ldm pc, {r2, r3, r5, r6, r8, pc}^ @ │ │ │ │ - beq 0x3a1f84 │ │ │ │ - beq 0x3687a8 │ │ │ │ + beq 0x3a1ec4 │ │ │ │ + beq 0x3686e8 │ │ │ │ streq r1, [sl, -sl, lsl #18] │ │ │ │ andeq r3, sl, r7, lsl #26 │ │ │ │ @ instruction: 0xf8ca2200 │ │ │ │ strcc r2, [r3, #-16] │ │ │ │ ldmvc ip!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq r8, {r0, r2, r9, fp, sp, lr, pc} │ │ │ │ andle r4, r4, #176, 10 @ 0x2c000000 │ │ │ │ @@ -218842,17 +218794,17 @@ │ │ │ │ cdpcs 4, 0, cr4, cr4, cr2, {6} │ │ │ │ ldmib sp, {r1, r3, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ strb r9, [r2, #1536] @ 0x600 │ │ │ │ streq pc, [r4], #-266 @ 0xfffffef6 │ │ │ │ tstle lr, r4, lsl #26 │ │ │ │ @ instruction: 0xf109e7f2 │ │ │ │ @ instruction: 0xf64f0903 │ │ │ │ - b 0x342fb0 │ │ │ │ + b 0x342ef0 │ │ │ │ ldrmi r0, [r8, #771] @ 0x303 │ │ │ │ - bl 0xfeb1c754 │ │ │ │ + bl 0xfeb1c694 │ │ │ │ ldrmi r0, [ip], #-2051 @ 0xfffff7fd │ │ │ │ svceq 0x0004f1b8 │ │ │ │ @ instruction: 0xf8b4d9dd │ │ │ │ @ instruction: 0xf1b99000 │ │ │ │ ldmible r8, {r0, r1, r8, r9, sl, fp}^ │ │ │ │ bicsle r4, r6, #200, 10 @ 0x32000000 │ │ │ │ stmdbcs r8, {r0, r5, r6, fp, pc} │ │ │ │ @@ -218861,25 +218813,25 @@ │ │ │ │ @ instruction: 0xf0719808 │ │ │ │ strb pc, [r0, pc, asr #16]! @ │ │ │ │ stmdbeq r4, {r1, r3, r8, ip, sp, lr, pc} │ │ │ │ tstle ip, r4, lsl #26 │ │ │ │ strcc lr, [r3], #-1998 @ 0xfffff832 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ ldrmi r4, [r8, #35] @ 0x23 │ │ │ │ - bl 0xfeb1c710 │ │ │ │ + bl 0xfeb1c650 │ │ │ │ ldrmi r0, [r9], #2051 @ 0x803 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ @ instruction: 0xf8b9d9bb │ │ │ │ stccs 0, cr4, [r3], {-0} │ │ │ │ strmi sp, [r0, #2487]! @ 0x9b7 │ │ │ │ @ instruction: 0xf8b9d3b5 │ │ │ │ stmdbcs r1, {r1, ip} │ │ │ │ ldmdavs fp!, {r0, r3, r5, r6, r7, ip, lr, pc} │ │ │ │ strble r0, [r6, #1370]! @ 0x55a │ │ │ │ - subsvs pc, ip, r6, asr #4 │ │ │ │ + adcpl pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf82af071 │ │ │ │ @ instruction: 0xf10be7df │ │ │ │ @ instruction: 0xf1b90a04 │ │ │ │ tstle ip, r4, lsl #30 │ │ │ │ strcc lr, [r3, #-231] @ 0xffffff19 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ @@ -218903,26 +218855,26 @@ │ │ │ │ strtmi lr, [ip], -sp, asr #10 │ │ │ │ ldrb r4, [fp], #1565 @ 0x61d │ │ │ │ ldrmi r4, [r5], -ip, lsr #12 │ │ │ │ @ instruction: 0xf10ae4d8 │ │ │ │ @ instruction: 0xf1b80204 │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ ldrtmi sl, [r9], -r6, lsl #29 │ │ │ │ - blvs 0xfe5229ec │ │ │ │ - blcs 0xfe662bb8 │ │ │ │ + blvs 0xfe52292c │ │ │ │ + blcs 0xfe662af8 │ │ │ │ strtmi r4, [r7], -fp, asr #12 │ │ │ │ ldrmi r4, [r4], -r9, lsr #13 │ │ │ │ @ instruction: 0x460a465d │ │ │ │ ands r4, r0, r3, asr #13 │ │ │ │ stmdavs r8!, {r0, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf1000540 │ │ │ │ @ instruction: 0x36038099 │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ ldrbmi r4, [r9, #-49] @ 0xffffffcf │ │ │ │ - bl 0xfebda928 │ │ │ │ + bl 0xfebda868 │ │ │ │ strmi r0, [ip], #-2817 @ 0xfffff4ff │ │ │ │ svceq 0x0004f1bb │ │ │ │ stmdahi r6!, {r2, r3, r8, fp, ip, lr, pc} │ │ │ │ stmdble r9, {r0, r1, r9, sl, fp, sp} │ │ │ │ stmdale r7, {r1, r2, r3, r4, r6, r8, sl, lr} │ │ │ │ stmdbcs r7!, {r0, r5, r6, fp, pc} │ │ │ │ @ instruction: 0xf1a1d9e6 │ │ │ │ @@ -218930,108 +218882,108 @@ │ │ │ │ strb sp, [r2, r7, ror #19]! │ │ │ │ @ instruction: 0x464d463c │ │ │ │ @ instruction: 0x46994617 │ │ │ │ @ instruction: 0xf10ae64d │ │ │ │ @ instruction: 0xf1b80204 │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ @ instruction: 0x4639ae50 │ │ │ │ - blvs 0xfe522a58 │ │ │ │ - blcs 0xfe662c24 │ │ │ │ + blvs 0xfe522998 │ │ │ │ + blcs 0xfe662b64 │ │ │ │ strtmi r4, [r7], -fp, asr #12 │ │ │ │ ldrmi r4, [r4], -r9, lsr #13 │ │ │ │ @ instruction: 0x460a465d │ │ │ │ ands r4, r1, r3, asr #13 │ │ │ │ ldmdacs r6, {r3, r6, r9, sl, fp, ip} │ │ │ │ stmdavs r8!, {r1, r8, fp, ip, lr, pc} │ │ │ │ ldrble r0, [r6], #-1344 @ 0xfffffac0 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r1], -ip │ │ │ │ sbcsle r4, fp, #373293056 @ 0x16400000 │ │ │ │ - bleq 0x160ffc │ │ │ │ + bleq 0x160f3c │ │ │ │ @ instruction: 0xf1bb440c │ │ │ │ ldmible r5, {r2, r8, r9, sl, fp}^ │ │ │ │ cdpcs 8, 0, cr8, cr3, cr6, {1} │ │ │ │ ldrbmi sp, [lr, #-2514] @ 0xfffff62e │ │ │ │ stmdahi r1!, {r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ rscle r2, fp, r9, lsl r9 │ │ │ │ @ instruction: 0xf1a1d9e4 │ │ │ │ stmdacs fp, {r0, r1, r3, r4} │ │ │ │ strb sp, [r5, r3, ror #17]! │ │ │ │ - eorvs pc, r0, r6, asr #4 │ │ │ │ + rsbspl pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff88f070 │ │ │ │ @ instruction: 0xf10ae670 │ │ │ │ @ instruction: 0xf1b80204 │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ @ instruction: 0x4639ae16 │ │ │ │ - blvs 0xfe522acc │ │ │ │ - blcs 0xfe662c98 │ │ │ │ + blvs 0xfe522a0c │ │ │ │ + blcs 0xfe662bd8 │ │ │ │ strtmi r4, [r7], -fp, asr #12 │ │ │ │ ldrmi r4, [r4], -r9, lsr #13 │ │ │ │ @ instruction: 0x460a465d │ │ │ │ and r4, fp, r3, asr #13 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r1], -ip │ │ │ │ adcle r4, r7, #373293056 @ 0x16400000 │ │ │ │ - bleq 0x161064 │ │ │ │ + bleq 0x160fa4 │ │ │ │ @ instruction: 0xf1bb440c │ │ │ │ stmible r1!, {r2, r8, r9, sl, fp} │ │ │ │ cdpcs 8, 0, cr8, cr3, cr6, {1} │ │ │ │ ldrbmi sp, [lr, #-2462] @ 0xfffff662 │ │ │ │ stmdahi r1!, {r2, r3, r4, r7, fp, ip, lr, pc}^ │ │ │ │ stmdacs r8, {r3, r6, r9, sl, fp, ip} │ │ │ │ stmdavs r8!, {r1, r3, r5, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ strble r0, [r7, #1344]! @ 0x540 │ │ │ │ - eorpl pc, ip, r6, asr #4 │ │ │ │ + rsbsmi pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andcc lr, lr, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xff54f070 │ │ │ │ andcc lr, lr, #3620864 @ 0x374000 │ │ │ │ vaba.s8 q15, q11, q6 │ │ │ │ - vmla.i d21, d0, d0[7] │ │ │ │ + vshr.s64 d20, d28, #64 │ │ │ │ stmib sp, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf070320e │ │ │ │ ldmib sp, {r0, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldr r3, [sp, lr, lsl #4] │ │ │ │ - andpl pc, r8, r6, asr #4 │ │ │ │ + subsmi pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andcc lr, lr, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xff3ef070 │ │ │ │ andcc lr, lr, #3620864 @ 0x374000 │ │ │ │ movwcs lr, #18267 @ 0x475b │ │ │ │ vqshl.s8 d30, d1, d22 │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d28 │ │ │ │ @ instruction: 0xf070002e │ │ │ │ str pc, [r2], #3891 @ 0xf33 │ │ │ │ ldc2 1, cr15, [r0, #-768]! @ 0xfffffd00 │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrbeq r6, [lr, #-2075] @ 0xfffff7e5 │ │ │ │ ldcge 5, cr15, [r5, #508]! @ 0x1fc │ │ │ │ - adcspl pc, r8, r6, asr #4 │ │ │ │ + andpl pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff22f070 │ │ │ │ vrshl.s8 d30, d29, d30 │ │ │ │ vrshr.s64 d22, d0, #64 │ │ │ │ ldmdavs r2, {r0, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0554 │ │ │ │ @ instruction: 0xf246ae98 │ │ │ │ - vaddl.s8 q11, d16, d16 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf070002e │ │ │ │ @ instruction: 0xe690ff13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3d474 │ │ │ │ + bl 0xfec3d3b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [r1], -ip, lsl #12 │ │ │ │ ldrmi r2, [r5], -r3 │ │ │ │ @ instruction: 0xf8a6f01f │ │ │ │ strtmi fp, [sl], -r0, ror #2 │ │ │ │ @ instruction: 0xf7294621 │ │ │ │ - andcs lr, r0, r6, ror pc │ │ │ │ + ldrdcs lr, [r0], -r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -219044,28 +218996,28 @@ │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r4, [r8], ip, asr #22 │ │ │ │ svcne 0x0070ee1d │ │ │ │ andls r4, r1, #135266304 @ 0x8100000 │ │ │ │ streq pc, [r1, #-265] @ 0xfffffef7 │ │ │ │ @ instruction: 0xf1084610 │ │ │ │ ldrbtmi r0, [fp], #-1537 @ 0xfffff9ff │ │ │ │ - bl 0xfe900354 │ │ │ │ - bl 0xfea27900 │ │ │ │ - bls 0x3e7d08 │ │ │ │ + bl 0xfe900294 │ │ │ │ + bl 0xfea27840 │ │ │ │ + bls 0x3e7c48 │ │ │ │ stmiapl fp, {r0, r1, r4, r5, r7, r9, sl, lr}^ │ │ │ │ addsge pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldrdcc pc, [r8], #138 @ 0x8a │ │ │ │ @ instruction: 0xf8da649d │ │ │ │ @ instruction: 0xf8c330c8 │ │ │ │ @ instruction: 0xf8da9044 │ │ │ │ ldrvs r3, [lr], #-200 @ 0xffffff38 │ │ │ │ ldrdcc pc, [r8], #138 @ 0x8a │ │ │ │ eorshi pc, ip, r3, asr #17 │ │ │ │ cmple lr, r0, lsl #20 │ │ │ │ - bleq 0x2229c8 │ │ │ │ + bleq 0x222908 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, asr r6 │ │ │ │ @ instruction: 0xf856f01f │ │ │ │ @ instruction: 0xf8c0b108 │ │ │ │ @ instruction: 0xf8da8000 │ │ │ │ @ instruction: 0xf10830c8 │ │ │ │ @ instruction: 0xf1b837ff │ │ │ │ @@ -219093,15 +219045,15 @@ │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ strcc pc, [r4, #-2081] @ 0xfffff7df │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ andsvs fp, ip, r3, lsl #2 │ │ │ │ @ instruction: 0xf8dcf01f │ │ │ │ andcc r3, r1, r1, lsl #28 │ │ │ │ strmi r1, [r4], #-3187 @ 0xfffff38d │ │ │ │ - blls 0x15ab60 │ │ │ │ + blls 0x15aaa0 │ │ │ │ movwcs r1, #3869 @ 0xf1d │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ tstplt r8, sp, lsl #16 @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ andlt r4, r3, r8, asr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -219115,82 +219067,82 @@ │ │ │ │ @ instruction: 0xf1a66005 │ │ │ │ movwcs r0, #2824 @ 0xb08 │ │ │ │ ldrbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf01e2003 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andvs sp, r6, lr, lsl #1 │ │ │ │ svclt 0x0000e78c │ │ │ │ - addeq r9, r2, lr, lsl #23 │ │ │ │ + addeq r9, r2, lr, asr #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3d60c │ │ │ │ + bl 0xfec3d54c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, pc, r0, ror pc @ │ │ │ │ - blmi 0x16b7e88 │ │ │ │ + blmi 0x16b7dc8 │ │ │ │ svcls 0x00264604 │ │ │ │ tstls sp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stcls 14, cr9, [r5, #-144]! @ 0xffffff70 │ │ │ │ strtne pc, [r8], #-2247 @ 0xfffff739 │ │ │ │ streq pc, [r8], #-2247 @ 0xfffff739 │ │ │ │ teqlt r1, r1, lsl r8 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ svccc 0x0004f850 │ │ │ │ - blcs 0xf2844 │ │ │ │ + blcs 0xf2784 │ │ │ │ @ instruction: 0xf8c7d1fa │ │ │ │ @ instruction: 0xf8c71418 │ │ │ │ @ instruction: 0xf8dc2420 │ │ │ │ teqlt r2, r0 │ │ │ │ andcs r4, r0, #101711872 @ 0x6100000 │ │ │ │ svceq 0x0004f851 │ │ │ │ stmdacs r0, {r0, r9, ip, sp} │ │ │ │ strdcs sp, [r0, -sl] │ │ │ │ ldrcs pc, [ip], #-2247 @ 0xfffff739 │ │ │ │ strtgt pc, [r4], #-2247 @ 0xfffff739 │ │ │ │ @ instruction: 0x46682270 │ │ │ │ stmib r2, {r0, r1, r2, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r0], -r9, ror #12 │ │ │ │ stc2l 1, cr15, [ip], {185} @ 0xb9 │ │ │ │ - blle 0x1a3047c │ │ │ │ + blle 0x1a303bc │ │ │ │ @ instruction: 0xf4049c04 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ cmple ip, r0, lsl #30 │ │ │ │ svceq 0x0049f014 │ │ │ │ @ instruction: 0xf1b7d059 │ │ │ │ @ instruction: 0xf8c7fb99 │ │ │ │ @ instruction: 0xf1b70410 │ │ │ │ streq pc, [r3, #-2957]! @ 0xfffff473 │ │ │ │ strvs pc, [r1], #1028 @ 0x404 │ │ │ │ ldreq pc, [r4], #-2247 @ 0xfffff739 │ │ │ │ - blls 0x2961c8 │ │ │ │ + blls 0x296108 │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8c7bf48 │ │ │ │ @ instruction: 0xf5b43410 │ │ │ │ @ instruction: 0xf8d76f81 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #8 │ │ │ │ - blls 0x2d60d0 │ │ │ │ + blls 0x2d6010 │ │ │ │ ldrcc pc, [r4], #-2247 @ 0xfffff739 │ │ │ │ @ instruction: 0xf9a4f1bb │ │ │ │ - blle 0x132dcdc │ │ │ │ + blle 0x132dc1c │ │ │ │ svcvs 0x0080f5b4 │ │ │ │ @ instruction: 0xf8c7db2b │ │ │ │ @ instruction: 0xf8c77400 │ │ │ │ ldmdavs sl!, {r2, sl, lr} │ │ │ │ cmnppl pc, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ movtvs pc, #49860 @ 0xc2c4 @ │ │ │ │ mlasle r4, sl, r2, r4 │ │ │ │ msrvs SPSR_x, #68, 4 @ 0x40000004 │ │ │ │ movtmi pc, #49861 @ 0xc2c5 @ │ │ │ │ @ instruction: 0xd126429a │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0xfeda2578 │ │ │ │ - blle 0x1f0500 │ │ │ │ + blx 0xfeda24b8 │ │ │ │ + blle 0x1f0440 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ mrc2 7, 7, pc, cr4, cr14, {7} │ │ │ │ - blmi 0x76e50c │ │ │ │ - blls 0x840578 │ │ │ │ + blmi 0x76e44c │ │ │ │ + blls 0x8404b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1210300 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf5c4bdf0 │ │ │ │ @@ -219202,88 +219154,88 @@ │ │ │ │ @ instruction: 0xf06fdccb │ │ │ │ strb r0, [r0, r7]! │ │ │ │ @ instruction: 0xffd8f182 │ │ │ │ rsbmi r6, r4, #4, 16 @ 0x40000 │ │ │ │ @ instruction: 0x4629e7f5 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ strb pc, [pc, fp, lsr #20] @ │ │ │ │ - blx 0xfe722c62 │ │ │ │ - rsbvc pc, r0, r6, asr #4 │ │ │ │ + blx 0xfe722ba2 │ │ │ │ + adcsvs pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xa24216 │ │ │ │ + blx 0xfe224156 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf804f190 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3d780 │ │ │ │ + bl 0xfec3d6c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldmib sp, {r2, r4, r9, sl, lr}^ │ │ │ │ - bl 0x63bdb0 │ │ │ │ + bl 0x63bcf0 │ │ │ │ @ instruction: 0xf04f0e02 │ │ │ │ ldmdavs r7!, {r9}^ │ │ │ │ stceq 1, cr15, [r0], {67} @ 0x43 │ │ │ │ - bl 0x1d77b7c │ │ │ │ - ble 0x1026dd4 │ │ │ │ + bl 0x1d77abc │ │ │ │ + ble 0x1026d14 │ │ │ │ ldmvs r0!, {r0, r9, sl, lr} │ │ │ │ - blle 0x12f05ac │ │ │ │ + blle 0x12f04ec │ │ │ │ strls r4, [r0], #-1578 @ 0xfffff9d6 │ │ │ │ @ instruction: 0xf1b79301 │ │ │ │ adcmi pc, r8, #230400 @ 0x38400 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, ip, lr, pc} │ │ │ │ vpadd.i8 d29, d6, d10 │ │ │ │ - vaddhn.i16 d23, q8, q8 │ │ │ │ + @ instruction: 0xf2c064f0 │ │ │ │ vshl.s8 d16, d30, d13 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vorr.i32 q10, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d6, d19 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.f d22, d16, d0[0] │ │ │ │ stmdals sl, {r1, r2, r3, r5, r8} │ │ │ │ strls r2, [r0], #-717 @ 0xfffffd33 │ │ │ │ stc2l 0, cr15, [r0, #428]! @ 0x1ac │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xff82f182 │ │ │ │ - cmnpcs r8, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ + bicne pc, r8, #1610612740 @ 0x60000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ sbccs r9, fp, #67108864 @ 0x4000000 │ │ │ │ - movwpl pc, #589 @ 0x24d @ │ │ │ │ + cmppmi r0, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vadd.i8 d22, d6, d4 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.f d22, d16, d0[0] │ │ │ │ stmdals sl, {r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf06b9400 │ │ │ │ ldrb pc, [pc, pc, ror #27] @ │ │ │ │ @ instruction: 0x462a6831 │ │ │ │ @ instruction: 0xf7294421 │ │ │ │ - andcs lr, r1, sl, lsr #27 │ │ │ │ + andcs lr, r1, sl, lsl #28 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdals sl, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ vhsub.s8 q9, q11, q1 │ │ │ │ - vaddhn.i16 d23, q8, q4 │ │ │ │ + @ instruction: 0xf2c064d8 │ │ │ │ vshl.s8 d16, d30, d13 │ │ │ │ - vsubw.s8 , q0, d0 │ │ │ │ + vorr.i32 q10, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d6, d19 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vmla.f d22, d16, d0[0] │ │ │ │ strls r0, [r0], #-302 @ 0xfffffed2 │ │ │ │ stc2 0, cr15, [r0, #428]! @ 0x1ac │ │ │ │ svclt 0x0000e7be │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3d86c │ │ │ │ + bl 0xfec3d7ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0x461f4614 │ │ │ │ @ instruction: 0xf145460d │ │ │ │ - blls 0x3a63e0 │ │ │ │ + blls 0x3a6320 │ │ │ │ movwvc lr, #6605 @ 0x19cd │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ strmi r4, [r4], -fp, lsr #12 │ │ │ │ @ instruction: 0xff72f7ff │ │ │ │ strtmi fp, [r0], -r8, asr #2 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -219297,18 +219249,18 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blcs 0x5928f0 │ │ │ │ + blcs 0x592830 │ │ │ │ strvc lr, [lr, #-2525] @ 0xfffff623 │ │ │ │ ldmvs lr!, {r2, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ - ble 0x12b1ee8 │ │ │ │ + ble 0x12b1e28 │ │ │ │ adcmi r6, fp, #8060928 @ 0x7b0000 │ │ │ │ @ instruction: 0xf04fd96e │ │ │ │ @ instruction: 0x469133ff │ │ │ │ andcs r9, r3, #0, 6 │ │ │ │ @ instruction: 0xf04f2332 │ │ │ │ @ instruction: 0xf04f0a00 │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ @@ -219317,62 +219269,62 @@ │ │ │ │ strmi pc, [r6], -r3, ror #20 │ │ │ │ eorle r1, r2, r3, asr #24 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ andcs r4, r3, r1, asr #12 │ │ │ │ mrc2 0, 2, pc, cr10, cr14, {0} │ │ │ │ stmdacs r0, {r1, r7, r9, sl, lr} │ │ │ │ ldmib r7, {r1, r2, r6, ip, lr, pc}^ │ │ │ │ - bl 0x22c32c │ │ │ │ + bl 0x22c26c │ │ │ │ strtmi r0, [r9], #-2820 @ 0xfffff4fc │ │ │ │ ldmdble sp, {r0, r1, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ @ instruction: 0x462a1b7d │ │ │ │ - stc 7, cr15, [r0, #-164]! @ 0xffffff5c │ │ │ │ + stc 7, cr15, [r0, #164] @ 0xa4 │ │ │ │ andeq lr, r7, #175104 @ 0x2ac00 │ │ │ │ andeq lr, r5, sl, lsl #22 │ │ │ │ @ instruction: 0xf1af2100 │ │ │ │ @ instruction: 0xf1b9e856 │ │ │ │ andle r0, r4, r3, lsl #30 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0004640 │ │ │ │ ldrtmi pc, [r0], -r9, asr #31 @ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7294622 │ │ │ │ - strb lr, [r8, r4, lsl #26]! │ │ │ │ + strb lr, [r8, r4, ror #26]! │ │ │ │ strcs r9, [r0], #-1536 @ 0xfffffa00 │ │ │ │ strls r9, [r3], #-1282 @ 0xfffffafe │ │ │ │ - blx 0xb22788 │ │ │ │ + blx 0xb226c8 │ │ │ │ ldrtmi r4, [r0], -r6, lsl #12 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cmnpvc r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bicvs pc, r0, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcvc pc, r0, r6, asr #4 │ │ │ │ + andsvc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsccs r4, r6, #13312 @ 0x3400 │ │ │ │ - blx 0xfe522de0 │ │ │ │ - cmnpvc r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0xfe522d20 │ │ │ │ + bicvs pc, r0, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andeq pc, r0, r6, asr #12 │ │ │ │ + subsvc pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rscscs r4, r9, #7168 @ 0x1c00 │ │ │ │ - blx 0xfe222df8 │ │ │ │ - cmnpvc r0, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0xfe222d38 │ │ │ │ + bicvs pc, r0, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscvc pc, r4, r6, asr #4 │ │ │ │ + eorsvc pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rscscs r4, r1, #1024 @ 0x400 │ │ │ │ - blx 0x1f22e10 │ │ │ │ - eorseq sp, r3, ip, lsl #10 │ │ │ │ + blx 0x1f22d50 │ │ │ │ + eorseq sp, r3, ip, asr r4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ bicspl pc, ip, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andcs r6, r0, r8, lsl r0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ bicspl pc, ip, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @@ -219389,151 +219341,151 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ bicspl pc, ip, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ cmpvc sl, #268435456 @ 0x10000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3da4c │ │ │ │ + bl 0xfec3d98c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1af0ff8 │ │ │ │ vpadd.i8 , q10, │ │ │ │ vrsra.s64 , q6, #64 │ │ │ │ @ instruction: 0x61180395 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3da78 │ │ │ │ + bl 0xfec3d9b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1af0ff8 │ │ │ │ @ instruction: 0xf64cfbbd │ │ │ │ vrsra.s64 q10, q6, #64 │ │ │ │ mulsvs r8, r4, r3 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3daa4 │ │ │ │ + bl 0xfec3d9e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1af0ff8 │ │ │ │ vqdmulh.s d31, d20, d23 │ │ │ │ vrsra.s64 , q6, #64 │ │ │ │ @ instruction: 0x61580395 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ stmdblt lr!, {r2, r4, r6, ip, sp, lr, pc} │ │ │ │ ldmlt lr, {r2, r4, r6, ip, sp, lr, pc}^ │ │ │ │ - bllt 0xff3a2abc │ │ │ │ + bllt 0xff3a29fc │ │ │ │ mvnsmi pc, lr, asr #4 │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ ldcllt 0, cr15, [r4], #-448 @ 0xfffffe40 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3dae8 │ │ │ │ + bl 0xfec3da28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf1924611 │ │ │ │ @ instruction: 0xf244fef5 │ │ │ │ vrsra.s64 , q6, #64 │ │ │ │ andcs r0, r1, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0x771a6198 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3db20 │ │ │ │ + bl 0xfec3da60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf14c0ff8 │ │ │ │ vmla.f32 , q10, │ │ │ │ vrsra.s64 , q6, #64 │ │ │ │ andsvs r0, r8, #1409286146 @ 0x54000002 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3db4c │ │ │ │ + bl 0xfec3da8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x26004b17 │ │ │ │ strls r4, [r0], -r5, lsl #12 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf99cf1bc │ │ │ │ strmi r4, [r4], -fp, ror #12 │ │ │ │ ldrtmi r2, [r1], -sl, lsl #4 │ │ │ │ @ instruction: 0xf0654628 │ │ │ │ ldmdblt r0, {r0, r1, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ adcmi r9, r3, #0, 22 │ │ │ │ - @ instruction: 0xf646d006 │ │ │ │ - vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + vhadd.s8 d29, d6, d6 │ │ │ │ + vmla.i d23, d0, d0[4] │ │ │ │ strtmi r0, [r1], -lr, lsr #32 │ │ │ │ @ instruction: 0xffeef06b │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r2, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1c0bd70 │ │ │ │ svclt 0x0000f96f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3dbc0 │ │ │ │ + bl 0xfec3db00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - @ instruction: 0xf6460ff8 │ │ │ │ - vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ + vrecps.f32 q8, q11, q12 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf19e002e │ │ │ │ strdcs pc, [r0], -r7 │ │ │ │ ldc2l 1, cr15, [r2, #572] @ 0x23c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r1], r5, lsl #1 │ │ │ │ - sbcseq pc, r4, r6, asr #12 │ │ │ │ + eoreq pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrpl pc, [r8], #-589 @ 0xfffffdb3 │ │ │ │ + strbtmi pc, [r8], #-589 @ 0xfffffdb3 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strcs r2, [ip, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0xf19e2608 │ │ │ │ ldrd pc, [r8], -fp │ │ │ │ ldrcc r6, [r8], #-2464 @ 0xfffff660 │ │ │ │ - blx 0xff7230d2 │ │ │ │ + blx 0xff723012 │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ - blx 0xff6230da │ │ │ │ - bvc 0x9b8420 │ │ │ │ + blx 0xff62301a │ │ │ │ + bvc 0x9b8360 │ │ │ │ stmdbvs r0!, {r0, r1, r5, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1af3701 │ │ │ │ strmi pc, [r7], #-3021 @ 0xfffff433 │ │ │ │ strbmi r6, [r5, #-2659] @ 0xfffff59d │ │ │ │ @ instruction: 0x4645bf38 │ │ │ │ svclt 0x00b842be │ │ │ │ - blcs 0xf8334 │ │ │ │ + blcs 0xf8274 │ │ │ │ ldclne 1, cr13, [r2], #-920 @ 0xfffffc68 │ │ │ │ @ instruction: 0xf6462001 │ │ │ │ - vsubw.s8 , q8, d12 │ │ │ │ + vrsra.s64 q8, q6, #64 │ │ │ │ @ instruction: 0xf646032e │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.f d16, d16, d0[1] │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf6465300 │ │ │ │ - vqdmlal.s , d0, d0[6] │ │ │ │ + vrsra.s64 d16, d24, #64 │ │ │ │ @ instruction: 0xf646032e │ │ │ │ - @ instruction: 0xf2c018b0 │ │ │ │ + vmlal.s8 , d0, d0 │ │ │ │ @ instruction: 0xf646082e │ │ │ │ - @ instruction: 0xf2c01b9c │ │ │ │ + vqdmull.s q8, d16, d0[7] │ │ │ │ @ instruction: 0x4c250b2e │ │ │ │ @ instruction: 0xffb0f1bf │ │ │ │ @ instruction: 0xf854e019 │ │ │ │ ldrcc sl, [r8], #-3096 @ 0xfffff3e8 │ │ │ │ @ instruction: 0xf1af4650 │ │ │ │ vaddne.f64 d31, d19, d17 │ │ │ │ @ instruction: 0xf8541a1b │ │ │ │ @@ -219542,98 +219494,98 @@ │ │ │ │ ldrbmi r9, [r9], -r3 │ │ │ │ stceq 8, cr15, [ip], #-336 @ 0xfffffeb0 │ │ │ │ andcs r9, r1, r2 │ │ │ │ strls r9, [r0, -r1, lsl #10] │ │ │ │ @ instruction: 0xff98f1bf │ │ │ │ stccc 8, cr15, [ip], {84} @ 0x54 │ │ │ │ @ instruction: 0xf814b1b3 │ │ │ │ - blcs 0xf5af0 │ │ │ │ + blcs 0xf5a30 │ │ │ │ @ instruction: 0xf854d1e1 │ │ │ │ ldrtmi r7, [r2], -r4, lsl #24 │ │ │ │ strbmi r9, [r1], -r2, lsl #14 │ │ │ │ ldcvc 8, cr15, [r4], {84} @ 0x54 │ │ │ │ @ instruction: 0xf8542001 │ │ │ │ ldrcc r3, [r8], #-3096 @ 0xfffff3e8 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ @ instruction: 0xff82f1bf │ │ │ │ stccc 8, cr15, [ip], {84} @ 0x54 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ sbcsmi pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ addseq pc, r4, #192, 4 │ │ │ │ @ instruction: 0xf6462001 │ │ │ │ - vmla.f d17, d16, d0[0] │ │ │ │ + vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ ldmib r2, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf1bf2300 │ │ │ │ @ instruction: 0xf646ff71 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vmla.i d17, d0, d0[3] │ │ │ │ @ instruction: 0xf19e002e │ │ │ │ strbmi pc, [r8], -r1, ror #26 @ │ │ │ │ ldc2 1, cr15, [ip, #-572]! @ 0xfffffdc4 │ │ │ │ - eorseq sp, r3, r0, lsr r5 │ │ │ │ + eorseq sp, r3, r0, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3dd10 │ │ │ │ + bl 0xfec3dc50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0], -r8 │ │ │ │ @ instruction: 0xff5ef7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3dd24 │ │ │ │ + bl 0xfec3dc64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andcs r4, r0, #48, 22 @ 0xc000 │ │ │ │ andls r4, r0, #110100480 @ 0x6900000 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x32318e │ │ │ │ + blx 0x3230ce │ │ │ │ ldmdavc sl, {r8, r9, fp, ip, pc} │ │ │ │ eorle r2, sp, sp, asr #20 │ │ │ │ - bcs 0x12dcbc8 │ │ │ │ - bcs 0x13dac00 │ │ │ │ + bcs 0x12dcb08 │ │ │ │ + bcs 0x13dab40 │ │ │ │ sadd16mi fp, ip, ip │ │ │ │ andsle r4, sl, r1, lsl #12 │ │ │ │ tstlt r1, r2, asr #22 │ │ │ │ vmla.i8 d19, d4, d1 │ │ │ │ vrsra.s64 , q6, #64 │ │ │ │ subsvs r0, r9, #1409286146 @ 0x54000002 │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r2, sl, lsr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bcs 0x1bd5fcc │ │ │ │ + bcs 0x1bd5f0c │ │ │ │ andcs sp, sl, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf102fa00 │ │ │ │ strls r1, [r0], #-3164 @ 0xfffff3a4 │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ tstle r7, r2, lsl #5 │ │ │ │ @ instruction: 0xe7d9785a │ │ │ │ @ instruction: 0xe7f32214 │ │ │ │ @ instruction: 0xe7f1221e │ │ │ │ @ instruction: 0xf6434623 │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ swpcs r0, r5, [r1] │ │ │ │ - eorpl pc, r8, #73400320 @ 0x4600000 │ │ │ │ + rsbsmi pc, r8, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1bf6800 │ │ │ │ mulcs r1, pc, lr @ │ │ │ │ ldc2l 1, cr15, [r8], {143} @ 0x8f │ │ │ │ @ instruction: 0xf860f1c0 │ │ │ │ bicsne pc, ip, #70254592 @ 0x4300000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r1, lsr #4 │ │ │ │ - andpl pc, r4, r6, asr #12 │ │ │ │ + subsmi pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19e681b │ │ │ │ andcs pc, r1, r9, ror #20 │ │ │ │ stc2l 1, cr15, [r6], {143} @ 0x8f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3ddfc │ │ │ │ + bl 0xfec3dd3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0700ff8 │ │ │ │ vpadd.i8 , q10, │ │ │ │ vrsra.s64 , q6, #64 │ │ │ │ addsvs r0, r8, #1409286146 @ 0x54000002 │ │ │ │ andcs fp, r0, r0, lsr r1 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -219641,163 +219593,163 @@ │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ mvnne pc, #70254592 @ 0x4300000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0706818 │ │ │ │ andcs pc, r1, r3, asr #24 │ │ │ │ stc2 1, cr15, [r4], #572 @ 0x23c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3de3c │ │ │ │ + bl 0xfec3dd7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1af0ff8 │ │ │ │ vmul.i8 , q10, │ │ │ │ vrsra.s64 , q6, #64 │ │ │ │ sbcsvs r0, r8, #1409286146 @ 0x54000002 │ │ │ │ stmdavc r3, {r5, r7, r8, ip, sp, pc} │ │ │ │ andle r2, lr, pc, lsr fp │ │ │ │ - cmpppl ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrsmi pc, ip, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ cdp2 1, 13, cr15, cr8, cr14, {5} │ │ │ │ andcs fp, r0, r0, asr r1 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavc r3, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf88cf7ed │ │ │ │ @ instruction: 0xf18f2001 │ │ │ │ svclt 0x0000fc7b │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3de90 │ │ │ │ + bl 0xfec3ddd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andcs r4, r0, #25600 @ 0x6400 │ │ │ │ andls r4, r0, #110100480 @ 0x6900000 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x15a32f8 │ │ │ │ + blx 0x15a3238 │ │ │ │ bicsmi pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ orrseq pc, r4, #192, 4 │ │ │ │ mvnslt r6, r8, asr r0 │ │ │ │ ldmdavc r2, {r9, fp, ip, pc} │ │ │ │ svclt 0x00042a4d │ │ │ │ subsvs r0, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf002d005 │ │ │ │ - bcs 0x13a7848 │ │ │ │ + bcs 0x13a7788 │ │ │ │ addeq fp, r0, #4, 30 │ │ │ │ - blmi 0x3bee34 │ │ │ │ - blls 0x140d40 │ │ │ │ + blmi 0x3bed74 │ │ │ │ + blls 0x140c80 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_mon │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ andcs pc, r1, r4, lsl #22 │ │ │ │ mcr2 7, 3, pc, cr14, cr15, {7} @ │ │ │ │ @ instruction: 0xffc8f1bf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3df0c │ │ │ │ + bl 0xfec3de4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf6474b17 │ │ │ │ - @ instruction: 0xf2c064d4 │ │ │ │ + vaddhn.i16 d22, q0, q10 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ vcgt.s8 d16, d4, d0 │ │ │ │ vshl.s64 , q6, #0 │ │ │ │ @ instruction: 0xf1af0595 │ │ │ │ strmi pc, [r6], -r5, ror #18 │ │ │ │ and r9, r3, r0 │ │ │ │ @ instruction: 0xf0686b28 │ │ │ │ ldmiblt r8, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ mcrr2 1, 10, pc, r8, cr15 @ │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x35b520 │ │ │ │ - blls 0x140dbc │ │ │ │ + blmi 0x35b460 │ │ │ │ + blls 0x140cfc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 1, cr15, [r8, #-688]! @ 0xfffffd50 │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf1bffe35 │ │ │ │ svclt 0x0000ff8f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3df80 │ │ │ │ + bl 0xfec3dec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf6474b17 │ │ │ │ - @ instruction: 0xf2c064d4 │ │ │ │ + vaddhn.i16 d22, q0, q10 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ vcgt.s8 d16, d4, d0 │ │ │ │ vshl.s64 , q6, #0 │ │ │ │ @ instruction: 0xf1af0595 │ │ │ │ strmi pc, [r6], -fp, lsr #18 │ │ │ │ and r9, r3, r0 │ │ │ │ @ instruction: 0xf0686b28 │ │ │ │ ldmiblt r8, {r0, r1, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2 1, cr15, [lr], {175} @ 0xaf │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x35b594 │ │ │ │ - blls 0x140e30 │ │ │ │ + blmi 0x35b4d4 │ │ │ │ + blls 0x140d70 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stclt 1, cr15, [lr, #-688]! @ 0xfffffd50 │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf1bffdfb │ │ │ │ svclt 0x0000ff55 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3dff4 │ │ │ │ + bl 0xfec3df34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ ldrmi r4, [r1], -r8, lsl #22 │ │ │ │ - blx 0x1922f98 │ │ │ │ + blx 0x1922ed8 │ │ │ │ andcs fp, r0, r0, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ svclt 0x0000fddd │ │ │ │ addseq r4, r5, r0, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3e02c │ │ │ │ + bl 0xfec3df6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf72c0ff8 │ │ │ │ - @ instruction: 0xf000fa33 │ │ │ │ + @ instruction: 0xf000fa93 │ │ │ │ @ instruction: 0xf72cfc37 │ │ │ │ - @ instruction: 0xf02ff8bd │ │ │ │ + @ instruction: 0xf02ff91d │ │ │ │ vqdmulh.s , q9, │ │ │ │ vrsra.s64 q10, q0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ - cmpppl r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x41a4f646 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ adcspl pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldrmi r2, [r8, -r9, lsr #4] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3e06c │ │ │ │ + bl 0xfec3dfac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ eorcs r0, lr, #232, 30 @ 0x3a0 │ │ │ │ @ instruction: 0xf6464605 │ │ │ │ - vorr.i32 , #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q10, q8, d20 │ │ │ │ vrhadd.s8 d16, d4, d30 │ │ │ │ vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0xf0670095 │ │ │ │ - blx 0xfee66ba8 │ │ │ │ + blx 0xfee66ae8 │ │ │ │ stmdbeq r0, {r0, r2, r7, ip, sp, lr, pc}^ │ │ │ │ stc2 0, cr15, [r2], #-0 │ │ │ │ vpadd.i8 d27, d16, d5 │ │ │ │ vmull.p8 q8, d0, d8 │ │ │ │ @ instruction: 0xf8de0e91 │ │ │ │ svcmi 0x00192000 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ @@ -219809,122 +219761,122 @@ │ │ │ │ ldmib r3, {r0, r3, ip, lr, pc}^ │ │ │ │ @ instruction: 0xb1c1109d │ │ │ │ rsbseq pc, r8, #12648448 @ 0xc10000 │ │ │ │ rsbsne pc, r4, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf8c36001 │ │ │ │ stccs 2, cr5, [r0], {120} @ 0x78 │ │ │ │ @ instruction: 0xf72cd1eb │ │ │ │ - ldmibpl fp!, {r0, r1, r2, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ + ldmibpl fp!, {r0, r1, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xa307e │ │ │ │ + blx 0xa2fbe │ │ │ │ ldmibpl r8!, {r5, sp, lr} │ │ │ │ @ instruction: 0xf02f4629 │ │ │ │ pop {r0, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf72c40f8 │ │ │ │ - @ instruction: 0xf8ceba85 │ │ │ │ + @ instruction: 0xf8cebae5 │ │ │ │ strb r0, [r7, r4]! │ │ │ │ cdp 15, 1, cr4, cr13, cr2, {0} │ │ │ │ @ instruction: 0xf72c6f70 │ │ │ │ - strb pc, [lr, r7, ror #16]! @ │ │ │ │ + strb pc, [lr, r7, asr #17]! @ │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ vnmls.f32 s8, s26, s10 │ │ │ │ ldmpl r3, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ - blx 0xfeced778 │ │ │ │ + blx 0xfeced6b8 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ - ldmdblt ip, {r0, r1, r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt ip!, {r0, r1, r3, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xb1236803 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ rsccs r4, r0, r4, lsl #12 │ │ │ │ - blx 0x5a3642 │ │ │ │ + blx 0x5a3582 │ │ │ │ andcs r6, r0, r0, lsr #32 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldmiblt ip, {r2, r3, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmiblt ip!, {r2, r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3e16c │ │ │ │ + bl 0xfec3e0ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040fd8 │ │ │ │ @ instruction: 0xf504b086 │ │ │ │ stmdbmi sl!, {r9, ip, lr} │ │ │ │ andcs r2, r2, r0, lsl #6 │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c42101 │ │ │ │ stmib r2, {r2, r6, r7, ip}^ │ │ │ │ @ instruction: 0xf8c230d7 │ │ │ │ stmib sp, {r2, r5, r6, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf1b73302 │ │ │ │ mcrne 15, 0, pc, cr5, cr5, {5} @ │ │ │ │ - blmi 0x8ddfe8 │ │ │ │ - blls 0x241014 │ │ │ │ + blmi 0x8ddf28 │ │ │ │ + blls 0x240f54 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12f0300 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ andcs r4, r7, r9, ror #12 │ │ │ │ mrc2 1, 2, pc, cr8, cr5, {5} │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ movwvs lr, #2525 @ 0x9dd │ │ │ │ stmdals r2, {r0, r3, r5, r6, r7, r8, r9, sl, ip} │ │ │ │ strpl pc, [sp], #-1284 @ 0xfffffafc │ │ │ │ vqrdmulh.s d15, d3, d5 │ │ │ │ - blx 0x12cef2 │ │ │ │ - blx 0xf3c06 │ │ │ │ - blx 0x2633f6 │ │ │ │ - blx 0xfe8eb3fe │ │ │ │ - blx 0xfea6780e │ │ │ │ + blx 0x12ce32 │ │ │ │ + blx 0xf3b46 │ │ │ │ + blx 0x263336 │ │ │ │ + blx 0xfe8eb33e │ │ │ │ + blx 0xfea6774e │ │ │ │ ldrmi r6, [r1], #-1285 @ 0xfffffafb │ │ │ │ movwge r4, #29725 @ 0x741d │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ @ instruction: 0xff4ef180 │ │ │ │ - bl 0x122d0e4 │ │ │ │ + bl 0x122d024 │ │ │ │ stmib r4, {r0, r8, sl}^ │ │ │ │ strb r6, [r8, sl, lsl #10] │ │ │ │ mrc2 1, 1, pc, cr12, cr15, {5} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - blcc 0xfe799820 │ │ │ │ + blcc 0xfe799760 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3e230 │ │ │ │ + bl 0xfec3e170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q12 │ │ │ │ vrsra.s64 , q6, #64 │ │ │ │ @ instruction: 0x46070395 │ │ │ │ strpl pc, [r8], #-1447 @ 0xfffffa59 │ │ │ │ @ instruction: 0xf72b6b98 │ │ │ │ - @ instruction: 0x4605f85f │ │ │ │ + @ instruction: 0x4605f8bf │ │ │ │ strpl pc, [r8], -r0, lsl #10 │ │ │ │ - @ instruction: 0xf8f4f72b │ │ │ │ + @ instruction: 0xf954f72b │ │ │ │ @ instruction: 0xf8d43610 │ │ │ │ @ instruction: 0xf8c532bc │ │ │ │ vhsub.s8 , , q6 │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf7294630 │ │ │ │ - andcs lr, r0, #9043968 @ 0x8a0000 │ │ │ │ + andcs lr, r0, #15335424 @ 0xea0000 │ │ │ │ tstpvc pc, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ orrscs lr, pc, #3227648 @ 0x314000 │ │ │ │ rsbmi pc, ip, #212, 16 @ 0xd40000 │ │ │ │ ldmib r4, {r2, r6, r8, ip, sp, pc}^ │ │ │ │ movwcs r1, #512 @ 0x200 │ │ │ │ @ instruction: 0xf72c4628 │ │ │ │ - stmiavs r4!, {r0, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r4!, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ @@ -219945,32 +219897,32 @@ │ │ │ │ @ instruction: 0xf074460f │ │ │ │ bicslt pc, r8, r1, ror #23 │ │ │ │ stmdbvs r0!, {r0, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r2], -r4, lsl #12 │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ stmdavc r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xffe232ce │ │ │ │ + blx 0xffe2320e │ │ │ │ ldmib r4, {r0, r2, r5, r9, sl, lr}^ │ │ │ │ strmi r2, [r4], -r4, lsl #6 │ │ │ │ @ instruction: 0xf17342b2 │ │ │ │ movwle r0, #21248 @ 0x5300 │ │ │ │ movwcs lr, #27093 @ 0x69d5 │ │ │ │ - bl 0x1ef7b70 │ │ │ │ + bl 0x1ef7ab0 │ │ │ │ andle r0, ip, #201326592 @ 0xc000000 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462883f0 │ │ │ │ @ instruction: 0xf0744649 │ │ │ │ strtmi pc, [r8], -r5, lsr #19 │ │ │ │ - blx 0x1923654 │ │ │ │ + blx 0x1923594 │ │ │ │ bicsle r2, r4, r0, lsl #24 │ │ │ │ svclt 0x0000e7ea │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sp], -r9, lsl #1 │ │ │ │ @@ -219982,15 +219934,15 @@ │ │ │ │ svclt 0x00480699 │ │ │ │ stmeq r0, {r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r3, r6, ip, sp, lr, pc}^ │ │ │ │ stmdale r0, {r1, r3, r5, r7, r9, lr}^ │ │ │ │ ldmdale r1!, {r1, r7, r9, lr} │ │ │ │ andvs pc, r4, #72, 8 @ 0x48000000 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ - blx 0xff425162 │ │ │ │ + blx 0xff4250a2 │ │ │ │ @ instruction: 0xd32342bd │ │ │ │ @ instruction: 0x46204639 │ │ │ │ @ instruction: 0xff8cf7ff │ │ │ │ tstpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrvs pc, [r0, #590] @ 0x24e │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ @@ -220006,27 +219958,27 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf7f41c68 │ │ │ │ ldrb pc, [r5, r1, lsr #23] @ │ │ │ │ cdpne 6, 7, cr4, cr1, cr10, {2} │ │ │ │ - blx 0xfe8251c2 │ │ │ │ + blx 0xfe825102 │ │ │ │ andvs pc, r4, #72, 8 @ 0x48000000 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ - blx 0xfe6a51ce │ │ │ │ + blx 0xfe6a510e │ │ │ │ sbcle r4, r9, #-805306357 @ 0xd000000b │ │ │ │ strbmi lr, [sl], -ip, ror #15 │ │ │ │ @ instruction: 0xf7f44639 │ │ │ │ strb pc, [r3, pc, lsl #23] @ │ │ │ │ @ instruction: 0xff00f06f │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4603d0d0 │ │ │ │ tstcs r1, r3, lsr #4 │ │ │ │ - eorsvs pc, r8, r7, asr #4 │ │ │ │ + addpl pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff4af19d │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ @ instruction: 0x4628fbdb │ │ │ │ cdp2 0, 15, cr15, cr0, cr15, {3} │ │ │ │ vabd.s8 q15, q15, q0 │ │ │ │ vsubl.s8 q9, d16, d28 │ │ │ │ @@ -220037,23 +219989,23 @@ │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavc fp, {r9, sl, sp} │ │ │ │ @ instruction: 0x4631b1b3 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sl, sp, lr}^ │ │ │ │ @ instruction: 0xf1b16604 │ │ │ │ @ instruction: 0xf066fea3 │ │ │ │ - blls 0x225b58 │ │ │ │ - bls 0x178a74 │ │ │ │ + blls 0x225a98 │ │ │ │ + bls 0x1789b4 │ │ │ │ strmi lr, [r0], -sp, asr #19 │ │ │ │ - sbcspl pc, ip, r7, asr #4 │ │ │ │ + eorpl pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff08f06f │ │ │ │ ldr r6, [r7, fp, lsr #16] │ │ │ │ vmax.s8 d20, d7, d18 │ │ │ │ - vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ + vmla.i d21, d0, d0[4] │ │ │ │ @ instruction: 0xf06f002e │ │ │ │ stmdavs fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bfe78e │ │ │ │ svclt 0x0000fcfb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -220071,31 +220023,31 @@ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andle r2, lr, r0, lsl #16 │ │ │ │ stmibne r7, {r1, r2, r8, sl, fp, ip, lr, pc}^ │ │ │ │ - bl 0xfe9f8308 │ │ │ │ - bl 0x12e82f8 │ │ │ │ + bl 0xfe9f8248 │ │ │ │ + bl 0x12e8238 │ │ │ │ strb r7, [r1, r0, ror #17]! │ │ │ │ @ instruction: 0xf8fef182 │ │ │ │ - blcs 0x201310 │ │ │ │ + blcs 0x201250 │ │ │ │ ldrdcs sp, [r0], -ip │ │ │ │ @ instruction: 0xf1b9e7e4 │ │ │ │ rscle r0, r0, r0, lsl #30 │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf1ae4628 │ │ │ │ ldrb lr, [sl, lr, ror #20] │ │ │ │ movwvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmdblt fp, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ stmdalt ip!, {r2, r3, r4, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3e534 │ │ │ │ + bl 0xfec3e474 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ andcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf04f2302 │ │ │ │ movwls r3, #1023 @ 0x3ff │ │ │ │ teqpeq r2, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ @@ -220110,46 +220062,46 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [pc], -r7, lsl #1 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @ instruction: 0xf1bb4615 │ │ │ │ - blls 0x5265b4 │ │ │ │ + blls 0x5264f4 │ │ │ │ @ instruction: 0xf0034680 │ │ │ │ - blcs 0x128054 │ │ │ │ + blcs 0x127f94 │ │ │ │ vhadd.s8 , q2, q10 │ │ │ │ @ instruction: 0xf2c059f4 │ │ │ │ @ instruction: 0x1e620995 │ │ │ │ - bl 0x177e78 │ │ │ │ + bl 0x177db8 │ │ │ │ @ instruction: 0xf8d90a08 │ │ │ │ strtmi r3, [r3], #-0 │ │ │ │ rsble r9, r8, #335544320 @ 0x14000000 │ │ │ │ - bleq 0x1234f4 │ │ │ │ + bleq 0x123434 │ │ │ │ @ instruction: 0xf5044620 │ │ │ │ @ instruction: 0xf7f35480 │ │ │ │ adcmi pc, r6, #134144 @ 0x20c00 │ │ │ │ - bleq 0x121cf4 │ │ │ │ + bleq 0x121c34 │ │ │ │ strmi sp, [sl, #2294]! @ 0x8f6 │ │ │ │ ldrbmi sp, [r0], -r8, lsl #18 │ │ │ │ - bpl 0xfe124a7c │ │ │ │ - blx 0x1f253a6 │ │ │ │ - b 0x13b8930 │ │ │ │ + bpl 0xfe1249bc │ │ │ │ + blx 0x1f252e6 │ │ │ │ + b 0x13b8870 │ │ │ │ mvnsle r0, #0, 22 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - b 0x12db538 │ │ │ │ + b 0x12db478 │ │ │ │ vsubl.u8 q8, d11, d11 │ │ │ │ @ instruction: 0xf00b0480 │ │ │ │ vsubw.u8 q8, q1, d3 │ │ │ │ @ instruction: 0xf0020780 │ │ │ │ tstmi ip, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0x07a24317 │ │ │ │ - blls 0x51c8a4 │ │ │ │ + blls 0x51c7e4 │ │ │ │ @ instruction: 0xf8d91c6a │ │ │ │ - blne 0xfe56b40c │ │ │ │ + blne 0xfe56b34c │ │ │ │ @ instruction: 0x069b4431 │ │ │ │ ldmib sp, {r0, r1, r3, r4, sl, ip, lr, pc}^ │ │ │ │ movwcs r5, #5650 @ 0x1612 │ │ │ │ stmib sp, {r0, r4, fp, ip, pc}^ │ │ │ │ movwls r5, #9728 @ 0x2600 │ │ │ │ @ instruction: 0xff3ef7ff │ │ │ │ adcsmi fp, ip, #32, 6 @ 0x80000000 │ │ │ │ @@ -220176,15 +220128,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strmi r8, [sl, #4080]! @ 0xff0 │ │ │ │ @ instruction: 0xf04fbf88 │ │ │ │ ldmle lr, {r8, r9, fp} │ │ │ │ streq pc, [r0], #967 @ 0x3c7 │ │ │ │ - blvc 0x562b14 │ │ │ │ + blvc 0x562a54 │ │ │ │ streq pc, [r3, -r7] │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r4, #828 @ 0x33c │ │ │ │ strtmi r9, [r2], -r5, lsl #30 │ │ │ │ @ instruction: 0x46419b10 │ │ │ │ stc 6, cr4, [sp, #224] @ 0xe0 │ │ │ │ @ instruction: 0xf0437b02 │ │ │ │ @@ -220204,55 +220156,55 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ addlt r3, r5, r1, lsl #24 │ │ │ │ @ instruction: 0xf1bb443c │ │ │ │ @ instruction: 0xf104fbcf │ │ │ │ submi r3, r3, #261120 @ 0x3fc00 │ │ │ │ - b 0x1b8718 │ │ │ │ - b 0x3a992c │ │ │ │ + b 0x1b8658 │ │ │ │ + b 0x3a986c │ │ │ │ @ instruction: 0xf10b0b03 │ │ │ │ - bl 0xfeaf5914 │ │ │ │ + bl 0xfeaf5854 │ │ │ │ addsmi r0, r8, #603979776 @ 0x24000000 │ │ │ │ - strbmi sp, [pc, #-2084] @ 0xe6cfc │ │ │ │ + strbmi sp, [pc, #-2084] @ 0xe6c3c │ │ │ │ svclt 0x00844682 │ │ │ │ strcs r4, [r0], -sp, asr #12 │ │ │ │ strtmi sp, [r8], -sl, lsl #18 │ │ │ │ strpl pc, [r0, #1285] @ 0x505 │ │ │ │ - blx 0xff3a5500 │ │ │ │ - b 0x1277ff4 │ │ │ │ + blx 0xff3a5440 │ │ │ │ + b 0x1277f34 │ │ │ │ ldmle r6!, {r9, sl}^ │ │ │ │ ldrbmi fp, [r1], #262 @ 0x106 │ │ │ │ andle r4, ip, #68, 10 @ 0x11000000 │ │ │ │ stclne 5, cr2, [r0], #-0 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ - blx 0xff02551c │ │ │ │ - b 0x1238bd4 │ │ │ │ + blx 0xff02545c │ │ │ │ + b 0x1238b14 │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ - bl 0xfeb13990 │ │ │ │ + bl 0xfeb138d0 │ │ │ │ strbmi r0, [r1, #2058] @ 0x80a │ │ │ │ @ instruction: 0xf108d82f │ │ │ │ ands r0, r8, r1, lsl #22 │ │ │ │ ldmdble r1, {r0, r1, r2, r3, r6, r8, sl, lr}^ │ │ │ │ strcs r4, [r0, #-1614] @ 0xfffff9b2 │ │ │ │ @ instruction: 0xf5064630 │ │ │ │ @ instruction: 0xf7f35680 │ │ │ │ adcsmi pc, r7, #684032 @ 0xa7000 │ │ │ │ streq lr, [r0, #-2629] @ 0xfffff5bb │ │ │ │ strbmi sp, [r4, #-2294] @ 0xfffff70a │ │ │ │ stclne 2, cr13, [r0], #-32 @ 0xffffffe0 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ - blx 0xfe82555c │ │ │ │ - b 0x1238c14 │ │ │ │ + blx 0xfe82549c │ │ │ │ + b 0x1238b54 │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ vmul.i8 d27, d20, d13 │ │ │ │ vsubl.s8 q11, d0, d0 │ │ │ │ vqsub.s8 d16, d20, d5 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ - bl 0xfeba8400 │ │ │ │ + bl 0xfeba8340 │ │ │ │ ldmdavs r2, {r0, r3, r8} │ │ │ │ ldrmi r6, [r9], #2075 @ 0x81b │ │ │ │ strbmi fp, [r8], -r2, lsl #19 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf1bb4ff0 │ │ │ │ andcs fp, r0, r1, lsr #30 │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -220262,15 +220214,15 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r2, #512 @ 0x200 │ │ │ │ stmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ vrshl.s8 d20, d2, d4 │ │ │ │ @ instruction: 0xf1bb0332 │ │ │ │ - bl 0xfef67068 │ │ │ │ + bl 0xfef66fa8 │ │ │ │ svclt 0x00180000 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -220285,47 +220237,47 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf1a64802 │ │ │ │ svclt 0x0000b871 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ addseq r5, r5, r8, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3e850 │ │ │ │ + bl 0xfec3e790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ svccs 0x0070ee1d │ │ │ │ - blcs 0xfd88c │ │ │ │ - blcc 0x15ea9c │ │ │ │ + blcs 0xfd7cc │ │ │ │ + blcc 0x15e9dc │ │ │ │ teqlt r3, fp, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ stmdami r3, {r3, lr} │ │ │ │ cdplt 1, 1, cr15, cr4, cr6, {5} │ │ │ │ - cdp2 7, 1, cr15, cr2, cr8, {1} │ │ │ │ + cdp2 7, 7, cr15, cr2, cr8, {1} │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ addseq r5, r5, r8, lsr #12 │ │ │ │ vnmls.f32 s8, s26, s10 │ │ │ │ ldmpl r0, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ svclt 0x00d42800 │ │ │ │ andcs r2, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3e8b0 │ │ │ │ + bl 0xfec3e7f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x26b698 │ │ │ │ + bmi 0x26b5d8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ stmdblt r3!, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ @ instruction: 0xf1a64803 │ │ │ │ @ instruction: 0xf729b82b │ │ │ │ - svclt 0x0000f9f7 │ │ │ │ + svclt 0x0000fa57 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ addseq r5, r5, r8, lsr #12 │ │ │ │ stmdami r3, {r3, r4, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1a52100 │ │ │ │ stmdami r1, {r0, r1, r2, r3, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ stcllt 1, cr15, [r0, #664]! @ 0x298 │ │ │ │ addseq r5, r5, r8, lsr #12 │ │ │ │ @@ -220347,16 +220299,16 @@ │ │ │ │ stmib sp, {r1, r4, sl, lr}^ │ │ │ │ ldmdavs fp, {r0, r2, r4, sl, lr} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ vorr.i32 d24, #222 @ 0x000000de │ │ │ │ ldmdblt r3, {r0, r1, r3, r8, r9} │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf06fd912 │ │ │ │ - blmi 0xfeb27b9c │ │ │ │ - blls 0x6c17b4 │ │ │ │ + blmi 0xfeb27adc │ │ │ │ + blls 0x6c16f4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x4608815c │ │ │ │ tstcs r0, r9, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -220380,61 +220332,61 @@ │ │ │ │ movwls r4, #30338 @ 0x7682 │ │ │ │ @ instruction: 0xf1ca3b01 │ │ │ │ ldrbmi r0, [r3], #-1536 @ 0xfffffa00 │ │ │ │ andeq lr, r6, #12288 @ 0x3000 │ │ │ │ @ instruction: 0x4608587b │ │ │ │ eormi r9, lr, r6, lsl #2 │ │ │ │ mrcne 12, 2, r1, cr4, cr9, {2} │ │ │ │ - blcs 0xfb8b0 │ │ │ │ + blcs 0xfb7f0 │ │ │ │ sbchi pc, fp, r0 │ │ │ │ ldrmi r1, [sl, #2979] @ 0xba3 │ │ │ │ adcsmi sp, r5, #100, 18 @ 0x190000 │ │ │ │ tstphi r6, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x464f46b3 │ │ │ │ @ instruction: 0xf50b4658 │ │ │ │ @ instruction: 0xf7f35b80 │ │ │ │ ldrbmi pc, [sp, #-2415] @ 0xfffff691 @ │ │ │ │ streq lr, [r0, -r7, asr #20] │ │ │ │ - blls 0x2ddbcc │ │ │ │ + blls 0x2ddb0c │ │ │ │ andle r4, sl, #805306378 @ 0x3000000a │ │ │ │ @ instruction: 0xf10b469b │ │ │ │ @ instruction: 0xf50b0001 │ │ │ │ @ instruction: 0xf7f35b80 │ │ │ │ ldrbmi pc, [ip, #-2401] @ 0xfffff69f @ │ │ │ │ streq lr, [r0, -r7, asr #20] │ │ │ │ @ instruction: 0x960ed8f5 │ │ │ │ subge pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf04f9714 │ │ │ │ vpmax.s8 d16, d4, d1 │ │ │ │ @ instruction: 0xf2c05bf4 │ │ │ │ vmovge.32 r0, d17[0] │ │ │ │ strcs sl, [r0], #-3860 @ 0xfffff0ec │ │ │ │ strcc lr, [r1], #-2 │ │ │ │ - ble 0xbb8d80 │ │ │ │ - blcc 0x225990 │ │ │ │ + ble 0xbb8cc0 │ │ │ │ + blcc 0x2258d0 │ │ │ │ ldrdcs pc, [r0], -fp │ │ │ │ eoreq pc, r4, r8, asr r8 @ │ │ │ │ - blne 0x225998 │ │ │ │ + blne 0x2258d8 │ │ │ │ vmov.i32 d20, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf0030280 │ │ │ │ tstmi sl, #201326592 @ 0xc000000 │ │ │ │ stc2 1, cr15, [r2, #748]! @ 0x2ec │ │ │ │ rscle r2, sl, r0, lsl #16 │ │ │ │ - blmi 0x1a7905c │ │ │ │ + blmi 0x1a78f9c │ │ │ │ ldmpl fp, {r1, r2, r9, fp, ip, pc} │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - bmi 0x19c7bc4 │ │ │ │ + bmi 0x19c7b04 │ │ │ │ stmdals r6, {r0, r8, r9, fp, ip, sp} │ │ │ │ - blcs 0xfb8b8 │ │ │ │ + blcs 0xfb7f8 │ │ │ │ svcge 0x006bf47f │ │ │ │ tstls r6, r0, ror #16 │ │ │ │ ldc2 1, cr15, [r8, #-664] @ 0xfffffd68 │ │ │ │ strb r9, [r4, -r6, lsl #18]! │ │ │ │ svclt 0x003c42a6 │ │ │ │ - beq 0x1639c0 │ │ │ │ + beq 0x163900 │ │ │ │ teqle r2, #0, 2 │ │ │ │ andeq pc, r7, #9 │ │ │ │ @ instruction: 0xf0429907 │ │ │ │ strtmi r0, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf848f7f4 │ │ │ │ ldrb r2, [ip, r0, lsl #2] │ │ │ │ smmlar r2, r1, r6, r4 │ │ │ │ @@ -220443,26 +220395,26 @@ │ │ │ │ @ instruction: 0x462646b1 │ │ │ │ andls r4, r8, #92, 12 @ 0x5c00000 │ │ │ │ @ instruction: 0xf5074638 │ │ │ │ @ instruction: 0xf7f35780 │ │ │ │ adcsmi pc, sp, #114688 @ 0x1c000 │ │ │ │ streq lr, [r0], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0x465bd8f6 │ │ │ │ - bls 0x2f9354 │ │ │ │ + bls 0x2f9294 │ │ │ │ ldrbmi r4, [fp, #-1588] @ 0xfffff9cc │ │ │ │ ldrmi r4, [r9], lr, asr #12 │ │ │ │ - blls 0x2db934 │ │ │ │ + blls 0x2db874 │ │ │ │ ldrbmi r9, [r6], #-1550 @ 0xfffff9f2 │ │ │ │ @ instruction: 0xf8cd42a3 │ │ │ │ @ instruction: 0xf8cdb050 │ │ │ │ cmnle r6, #68 @ 0x44 │ │ │ │ ldmible r6, {r2, r4, r5, r7, r9, lr} │ │ │ │ - beq 0x1a3a28 │ │ │ │ - blge 0x6efcf4 │ │ │ │ - bl 0x1ae73c │ │ │ │ + beq 0x1a3968 │ │ │ │ + blge 0x6efc34 │ │ │ │ + bl 0x1ae67c │ │ │ │ @ instruction: 0xf8410181 │ │ │ │ @ instruction: 0xf8416c28 │ │ │ │ @ instruction: 0xf8412c1c │ │ │ │ usada8 sl, r0, ip, r9 │ │ │ │ adcmi r9, r3, #7168 @ 0x1c00 │ │ │ │ @ instruction: 0x2100d2b8 │ │ │ │ strbmi r9, [fp], r7, lsl #30 │ │ │ │ @@ -220478,22 +220430,22 @@ │ │ │ │ strbmi r6, [sp], -r8, lsl #2 │ │ │ │ @ instruction: 0x4699463a │ │ │ │ suble r4, sl, fp, asr r5 │ │ │ │ addeq lr, r1, sp, lsl #22 │ │ │ │ streq lr, [sl], #-2980 @ 0xfffff45c │ │ │ │ adcsmi r1, r4, #25088 @ 0x6200 │ │ │ │ subge pc, r4, r0, asr #17 │ │ │ │ - beq 0x163d58 │ │ │ │ + beq 0x163c98 │ │ │ │ subslt pc, r0, r0, asr #17 │ │ │ │ @ instruction: 0xf67f6382 │ │ │ │ stcne 15, cr10, [fp], {94} @ 0x5e │ │ │ │ @ instruction: 0x469a4651 │ │ │ │ stmdami r3!, {r0, r1, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a59208 │ │ │ │ - bls 0x3274d4 │ │ │ │ + bls 0x327414 │ │ │ │ vabd.s8 d30, d14, d30 │ │ │ │ vrsra.s64 d18, d16, #64 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf24eaeda │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @@ -220502,68 +220454,68 @@ │ │ │ │ vrsra.s64 q10, q14, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strtmi fp, [r1], -r3, ror #6 │ │ │ │ stmib sp, {r1, r3, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r3, sl, lr}^ │ │ │ │ @ instruction: 0xf1b1440c │ │ │ │ @ instruction: 0xf065faff │ │ │ │ - blls 0x427410 │ │ │ │ - bls 0x3791bc │ │ │ │ + blls 0x427350 │ │ │ │ + bls 0x3790fc │ │ │ │ andsls pc, r0, sp, asr #17 │ │ │ │ - addvs pc, r4, r7, asr #4 │ │ │ │ + sbcspl pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strvs lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x1923b8e │ │ │ │ + blx 0x1923ace │ │ │ │ @ instruction: 0x2101e6b1 │ │ │ │ adcsmi lr, r4, #40370176 @ 0x2680000 │ │ │ │ @ instruction: 0xf101bf88 │ │ │ │ stmle r6, {r0, r9, fp} │ │ │ │ @ instruction: 0xf43f2901 │ │ │ │ smlald sl, pc, r8, pc @ │ │ │ │ str r4, [r2, -pc, asr #12] │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ addseq r5, r5, r8, lsr #12 │ │ │ │ vhsub.s8 d25, d7, d2 │ │ │ │ - vmla.i d22, d16, d0[1] │ │ │ │ + vmov.i32 d22, #4 @ 0x00000004 │ │ │ │ strtmi r0, [sl], -lr, lsr #32 │ │ │ │ movwne lr, #2509 @ 0x9cd │ │ │ │ - blx 0x11a3bca │ │ │ │ + blx 0x11a3b0a │ │ │ │ @ instruction: 0xf1bfe693 │ │ │ │ @ instruction: 0xf728f93f │ │ │ │ - svclt 0x0000fc49 │ │ │ │ + svclt 0x0000fca9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1a2ed8 │ │ │ │ + blhi 0x1a2e18 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, r9, r5, lsl r6 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @ instruction: 0xf934f1bb │ │ │ │ svclt 0x00384285 │ │ │ │ stccs 6, cr4, [r0], {5} │ │ │ │ addshi pc, r4, r0, asr #32 │ │ │ │ msrvs CPSR_, #1342177284 @ 0x50000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ - bvs 0x7f836c │ │ │ │ + bvs 0x7f82ac │ │ │ │ movwvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf1053e01 │ │ │ │ strmi r3, [r6], #-2559 @ 0xfffff601 │ │ │ │ cdpeq 1, 0, cr15, cr0, cr5, {6} │ │ │ │ - bl 0x201acc │ │ │ │ - b 0x1a8690 │ │ │ │ + bl 0x201a0c │ │ │ │ + b 0x1a85d0 │ │ │ │ eorsmi r0, r7, lr, lsl #6 │ │ │ │ stmdbcs r0, {r2, r8, r9, ip, pc} │ │ │ │ stcls 1, cr13, [r4], {125} @ 0x7d │ │ │ │ ldrbtpl pc, [r4], r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ strmi r4, [r8], fp, lsl #13 │ │ │ │ - blhi 0x1563104 │ │ │ │ + blhi 0x1563044 │ │ │ │ vst1.8 {d20-d22}, [pc]! │ │ │ │ @ instruction: 0xf6cf4270 │ │ │ │ vqsub.s8 , q10, │ │ │ │ vorr.i32 d22, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf8cd0395 │ │ │ │ stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ stc 2, cr3, [sp, #24] │ │ │ │ @@ -220576,27 +220528,27 @@ │ │ │ │ @ instruction: 0xf1b04682 │ │ │ │ @ instruction: 0xd01d3fff │ │ │ │ strmi r6, [r0, #2099] @ 0x833 │ │ │ │ movweq lr, #15264 @ 0x3ba0 │ │ │ │ tsteq r3, r9, lsl #20 │ │ │ │ stmdbcs r0, {r0, r2, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf04fd068 │ │ │ │ - bls 0x22a6dc │ │ │ │ + bls 0x22a61c │ │ │ │ ldrtmi r4, [r9], -fp, asr #8 │ │ │ │ streq lr, [r2], #-2563 @ 0xfffff5fd │ │ │ │ stc2 1, cr15, [lr], {187} @ 0xbb │ │ │ │ - blls 0x2147bc │ │ │ │ + blls 0x2146fc │ │ │ │ svclt 0x008c42a3 │ │ │ │ @ instruction: 0xf0052100 │ │ │ │ ldmdblt r9, {r0, r8} │ │ │ │ @ instruction: 0xe7d246d0 │ │ │ │ stc2 1, cr15, [r2], {187} @ 0xbb │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xe7b04 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xe7a44 @ │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ - blhi 0x1a2e00 │ │ │ │ + blhi 0x1a2d40 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf10b8ff0 │ │ │ │ stmdbcs r0, {r0, r8, r9, fp} │ │ │ │ @ instruction: 0xf1bbd040 │ │ │ │ @@ -220605,95 +220557,95 @@ │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ stc2l 1, cr15, [r6], #-748 @ 0xfffffd14 │ │ │ │ mvnle r2, r0, lsl #26 │ │ │ │ ldmdavs fp, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ strcs fp, [r1, #-3996] @ 0xfffff064 │ │ │ │ strpl pc, [r0], #1103 @ 0x44f │ │ │ │ - bls 0x2de2a0 │ │ │ │ + bls 0x2de1e0 │ │ │ │ mvnsvc pc, #3145728 @ 0x300000 │ │ │ │ ldrbmi r2, [r0], r1, lsl #10 │ │ │ │ streq lr, [r2], #-2563 @ 0xfffff5fd │ │ │ │ - bls 0x2619e4 │ │ │ │ - b 0x179448 │ │ │ │ + bls 0x261924 │ │ │ │ + b 0x179388 │ │ │ │ @ instruction: 0xf1bb0403 │ │ │ │ ldr pc, [sp, sp, asr #24]! │ │ │ │ eorsmi r4, ip, r7, asr #4 │ │ │ │ strtmi lr, [fp], -lr, ror #14 │ │ │ │ ldrtmi r9, [sl], -r4, lsl #16 │ │ │ │ @ instruction: 0xf820f7f3 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ vrhadd.s8 , q10, q0 │ │ │ │ vorr.i32 d22, #3072 @ 0x00000c00 │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r9, r3, #4, 22 @ 0x1000 │ │ │ │ stmdbls r4, {r1, r2, r4, r5, r7, r8, fp, ip, lr, pc} │ │ │ │ ldrtmi r4, [sl], -fp, lsr #12 │ │ │ │ andlt r3, r9, r1, lsl #18 │ │ │ │ - blhi 0x1a2e94 │ │ │ │ + blhi 0x1a2dd4 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdalt sl, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vmin.s8 d20, d5, d12 │ │ │ │ vsubw.s8 q11, q0, d16 │ │ │ │ stmdbls r4, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r6, sl, #106496 @ 0x1a000 │ │ │ │ - bvs 0x179c24c │ │ │ │ + bvs 0x179c18c │ │ │ │ svclt 0x009c42a2 │ │ │ │ andsvs r1, pc, #1032192 @ 0xfc000 │ │ │ │ svclt 0x0000e79e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ - blmi 0xfecb9460 │ │ │ │ + blmi 0xfecb93a0 │ │ │ │ @ instruction: 0x4617b0b3 │ │ │ │ teqls r1, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ tstpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - bls 0x10b9414 │ │ │ │ + bls 0x10b9354 │ │ │ │ @ instruction: 0xf8dd460c │ │ │ │ ldmdavs fp, {r3, r4, r5, r6, r7, pc} │ │ │ │ - blcs 0x10c434 │ │ │ │ + blcs 0x10c374 │ │ │ │ rschi pc, ip, r0, asr #32 │ │ │ │ rsble r2, fp, r0, lsl #24 │ │ │ │ stmdale r9!, {r0, r1, r2, r3, r8, r9, sl, fp, sp}^ │ │ │ │ - ldrbtvc pc, [pc], #1540 @ 0xe7c1c @ │ │ │ │ + ldrbtvc pc, [pc], #1540 @ 0xe7b5c @ │ │ │ │ streq pc, [fp], #-879 @ 0xfffffc91 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ vshr.u64 q12, q6, #56 │ │ │ │ andcs r0, r0, #738197504 @ 0x2c000000 │ │ │ │ andsls r9, r0, #939524096 @ 0x38000000 │ │ │ │ cmple fp, r0, lsl #22 │ │ │ │ tstpne r0, #22 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0004930f │ │ │ │ - blvs 0x124550 │ │ │ │ - bleq 0xfe664744 │ │ │ │ + blvs 0x124490 │ │ │ │ + bleq 0xfe664684 │ │ │ │ vmov.i32 d29, #212 @ 0x000000d4 │ │ │ │ - blcs 0xe8878 │ │ │ │ + blcs 0xe87b8 │ │ │ │ vrhadd.s8 , q2, q7 │ │ │ │ vqdmlsl.s q11, d0, d0 │ │ │ │ @ instruction: 0xf8db0b95 │ │ │ │ - bcs 0xefc5c │ │ │ │ + bcs 0xefb9c │ │ │ │ adcshi pc, fp, r0, asr #32 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ smlabteq r1, r4, r1, pc @ │ │ │ │ addsmi r4, r5, #167772160 @ 0xa000000 │ │ │ │ adcshi pc, r7, r0, lsl #4 │ │ │ │ eorsge pc, r8, #14614528 @ 0xdf0000 │ │ │ │ svcls 0x0070ee1d │ │ │ │ andcs pc, r9, sl, asr r8 @ │ │ │ │ @ instruction: 0xf84a1c51 │ │ │ │ - bcs 0xebca8 │ │ │ │ + bcs 0xebbe8 │ │ │ │ mrshi pc, (UNDEF: 6) @ │ │ │ │ @ instruction: 0xf80af1bb │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ - blcs 0x10bcc0 │ │ │ │ + blcs 0x10bc00 │ │ │ │ rscseq sp, r0, #67 @ 0x43 │ │ │ │ rschi pc, r0, r0, lsl #2 │ │ │ │ svclt 0x004806f1 │ │ │ │ @ instruction: 0xf14046b3 │ │ │ │ @ instruction: 0xf007822e │ │ │ │ @ instruction: 0xf0070307 │ │ │ │ @ instruction: 0xf0430203 │ │ │ │ @@ -220704,21 +220656,21 @@ │ │ │ │ @ instruction: 0xf0005f80 │ │ │ │ vrshr.s64 d8, d30, #64 │ │ │ │ @ instruction: 0xf00b80f3 │ │ │ │ stccs 3, cr0, [r0, #-128] @ 0xffffff80 │ │ │ │ cmpphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ rscspl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - blcs 0x101d3c │ │ │ │ + blcs 0x101c7c │ │ │ │ adchi pc, r8, #0 │ │ │ │ @ instruction: 0xf8cd2500 │ │ │ │ cmp r6, ip, lsr r0 │ │ │ │ stc2 1, cr15, [r6], {129} @ 0x81 │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xe7cf8 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xe7c38 @ │ │ │ │ ldmdavs sl, {r1, r3, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mvnhi pc, #64 @ 0x40 │ │ │ │ eorslt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -220732,93 +220684,93 @@ │ │ │ │ movwls r4, #49939 @ 0xc313 │ │ │ │ @ instruction: 0xf5b39b0b │ │ │ │ @ instruction: 0xf0005f80 │ │ │ │ vsubl.s8 q4, d0, d10 │ │ │ │ @ instruction: 0xf006814b │ │ │ │ stccs 3, cr0, [r0, #-128] @ 0xffffff80 │ │ │ │ tstphi r7, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - bcs 0x10e58c │ │ │ │ + bcs 0x10e4cc │ │ │ │ orrshi pc, pc, #64 @ 0x40 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf04681a8 │ │ │ │ svcls 0x000f0320 │ │ │ │ @ instruction: 0x960f9611 │ │ │ │ @ instruction: 0xf504990b │ │ │ │ - ldc 2, cr5, [pc, #512] @ 0xe7f6c │ │ │ │ + ldc 2, cr5, [pc, #512] @ 0xe7eac │ │ │ │ ldrtmi r7, [r8], -ip, asr #22 │ │ │ │ @ instruction: 0xf04f1a57 │ │ │ │ @ instruction: 0x463932ff │ │ │ │ stc 2, cr9, [sp] │ │ │ │ - bls 0x406988 │ │ │ │ - blx 0xff624470 │ │ │ │ + bls 0x4068c8 │ │ │ │ + blx 0xff6243b0 │ │ │ │ mcrrne 6, 0, r4, r1, cr5 │ │ │ │ rschi pc, r6, #0 │ │ │ │ - bleq 0x3e4c90 │ │ │ │ + bleq 0x3e4bd0 │ │ │ │ svceq 0x0000f1bb │ │ │ │ adchi pc, r3, #64 @ 0x40 │ │ │ │ @ instruction: 0xf0c042bc │ │ │ │ - blls 0x54880c │ │ │ │ + blls 0x54874c │ │ │ │ @ instruction: 0xf140069a │ │ │ │ vqsub.s8 q12, q2, q11 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ - bls 0x468c04 │ │ │ │ + bls 0x468b44 │ │ │ │ ldmdavs fp, {r0, r5, r6, r9, sl, fp, ip} │ │ │ │ - blls 0x4ee96c │ │ │ │ + blls 0x4ee8ac │ │ │ │ tstmi r3, #687865856 @ 0x29000000 │ │ │ │ strmi fp, [fp], -r8, lsl #30 │ │ │ │ mrshi pc, (UNDEF: 0) @ │ │ │ │ stmdals lr, {r0, r1, r3, r9, fp, ip, pc} │ │ │ │ subsmi r1, r2, #1328 @ 0x530 │ │ │ │ - bne 0x7b8dfc │ │ │ │ - blcc 0x137e20 │ │ │ │ + bne 0x7b8d3c │ │ │ │ + blcc 0x137d60 │ │ │ │ mcrne 0, 3, lr, cr1, cr6, {7} │ │ │ │ @ instruction: 0xf67f4291 │ │ │ │ @ instruction: 0xf181af43 │ │ │ │ movwcs pc, #52109 @ 0xcb8d @ │ │ │ │ str r6, [r5, r3] │ │ │ │ @ instruction: 0x23aef24e │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x109e60 │ │ │ │ + blcs 0x109da0 │ │ │ │ svcge 0x000cf43f │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0004f57f │ │ │ │ mvnsmi pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blcs 0x105e84 │ │ │ │ + blcs 0x105dc4 │ │ │ │ nophi {0} │ │ │ │ ldmdage r4, {r0, r3, r6, r9, sl, lr} │ │ │ │ ldmdbls r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdbls r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8c0f1b1 │ │ │ │ mrrc2 0, 6, pc, r8, cr5 @ │ │ │ │ movwls r9, #39690 @ 0x9b0a │ │ │ │ - blls 0xff963c │ │ │ │ - rscsvs pc, r8, r7, asr #4 │ │ │ │ + blls 0xff957c │ │ │ │ + subvs pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ movwvs lr, #22989 @ 0x59cd │ │ │ │ - blls 0x68e698 │ │ │ │ + blls 0x68e5d8 │ │ │ │ eorhi pc, r0, sp, asr #17 │ │ │ │ stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ stmib sp, {r1, r8, fp, lr}^ │ │ │ │ @ instruction: 0xf06f5900 │ │ │ │ @ instruction: 0xe6d9f91b │ │ │ │ strtmi r1, [r8], -r9, ror #28 │ │ │ │ @ instruction: 0xf7f24421 │ │ │ │ @ instruction: 0xf026fe77 │ │ │ │ @ instruction: 0xf0431310 │ │ │ │ stmdacs r0, {r4, r8, r9, fp} │ │ │ │ svcge 0x0019f47f │ │ │ │ - blx 0x11a447e │ │ │ │ + blx 0x11a43be │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ andvs r2, r2, r1, lsl r2 │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - blcc 0x148418 │ │ │ │ + blcc 0x148358 │ │ │ │ andcc pc, r9, sl, asr #16 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ tst r6, r1, lsr pc │ │ │ │ @ instruction: 0xf1a54804 │ │ │ │ ldrbt pc, [r5], r3, asr #24 @ │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @@ -220828,113 +220780,113 @@ │ │ │ │ stccs 3, cr9, [r0, #-56] @ 0xffffffc8 │ │ │ │ addshi pc, sl, r0 │ │ │ │ vqsub.s8 d18, d4, d0 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ movwls r1, #63723 @ 0xf8eb │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ - bls 0x488630 │ │ │ │ + bls 0x488570 │ │ │ │ tsteq r8, r4, lsl #22 │ │ │ │ - b 0x18eb04 │ │ │ │ + b 0x18ea44 │ │ │ │ stmdals pc, {r3, r8, sl} @ │ │ │ │ strls r1, [r2, #-2889] @ 0xfffff4b7 │ │ │ │ mvnvc lr, #12288 @ 0x3000 │ │ │ │ - blls 0x100caf8 │ │ │ │ + blls 0x100ca38 │ │ │ │ ldrbmi r9, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf1bb9a0c │ │ │ │ vmovne s22, s23, pc, r3 │ │ │ │ eorhi pc, lr, #0 │ │ │ │ vqdmulh.s d25, d4, d13 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ movwls r0, #4757 @ 0x1295 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ streq lr, [r5, #-2984] @ 0xfffff458 │ │ │ │ cdpne 4, 6, cr4, cr3, cr8, {1} │ │ │ │ - bne 0xfe181f60 │ │ │ │ + bne 0xfe181ea0 │ │ │ │ @ instruction: 0x46104413 │ │ │ │ @ instruction: 0xf7ff4619 │ │ │ │ @ instruction: 0x4604f913 │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - blcc 0x148370 │ │ │ │ + blcc 0x1482b0 │ │ │ │ andcc pc, r9, sl, asr #16 │ │ │ │ stclne 1, cr11, [r2], #-940 @ 0xfffffc54 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr12, cr15, {1} │ │ │ │ streq pc, [pc], -r6 │ │ │ │ @ instruction: 0xf43f2e02 │ │ │ │ - blmi 0xff013aac │ │ │ │ + blmi 0xff0139ec │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andpl pc, r3, r9, asr r8 @ │ │ │ │ @ instruction: 0xf7534628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 6, pc, cr12, cr15, {3} @ │ │ │ │ vst1.8 {d20-d22}, [pc :128], r8 │ │ │ │ @ instruction: 0xf7534100 │ │ │ │ - @ instruction: 0x4628fe79 │ │ │ │ + @ instruction: 0x4628fed9 │ │ │ │ @ instruction: 0xf950f7f0 │ │ │ │ ldmmi r2!, {r1, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf998f1a6 │ │ │ │ ssatmi lr, #20, sp, asr #15 │ │ │ │ rscspl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - strtmi r6, [pc], #-2071 @ 0xe7f88 │ │ │ │ + strtmi r6, [pc], #-2071 @ 0xe7ec8 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf01b8090 │ │ │ │ @ instruction: 0xf0001f10 │ │ │ │ @ instruction: 0xf8cd80af │ │ │ │ - blls 0x39408c │ │ │ │ + blls 0x393fcc │ │ │ │ ldmdbls ip!, {r3, r4, r5, r9, sl, lr} │ │ │ │ ldrbmi r9, [fp], -r3, lsl #6 │ │ │ │ strtmi r9, [r1], -r0, lsl #2 │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ @ instruction: 0xf1bb8008 │ │ │ │ adcsmi pc, r8, #3096576 @ 0x2f4000 │ │ │ │ svclt 0x00024603 │ │ │ │ mvnscc pc, #4, 2 │ │ │ │ @ instruction: 0x4619195b │ │ │ │ rsbhi pc, lr, #64 @ 0x40 │ │ │ │ strtmi r9, [r8], -sp, lsl #20 │ │ │ │ - bls 0x4cc7d0 │ │ │ │ + bls 0x4cc710 │ │ │ │ strtmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf8baf7ff │ │ │ │ str r4, [r5, r4, lsl #12]! │ │ │ │ ldrtmi r9, [r3], fp, lsl #22 │ │ │ │ movwls r4, #57947 @ 0xe25b │ │ │ │ ldrmi r9, [sl], -pc, lsl #22 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ - blcs 0x113d94 │ │ │ │ + blcs 0x113cd4 │ │ │ │ svcge 0x0071f43f │ │ │ │ mvnspl pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ streq pc, [r0, #-27]! @ 0xffffffe5 │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ sbcshi pc, r7, r0 │ │ │ │ vmulne.f64 d25, d2, d11 │ │ │ │ - blcc 0x14e444 │ │ │ │ + blcc 0x14e384 │ │ │ │ ldrmi r9, [r3], #-528 @ 0xfffffdf0 │ │ │ │ cdpne 0, 5, cr4, cr12, cr11, {0} │ │ │ │ addsmi r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf04f461d │ │ │ │ tstls r1, #32, 4 │ │ │ │ tstls r2, #805306369 @ 0x30000001 │ │ │ │ orrhi pc, r1, r0, lsl #4 │ │ │ │ @ instruction: 0xf1c29a11 │ │ │ │ strtmi r0, [r3], #-769 @ 0xfffffcff │ │ │ │ - blls 0x4ccc60 │ │ │ │ + blls 0x4ccba0 │ │ │ │ strtmi r1, [r3], #-2900 @ 0xfffff4ac │ │ │ │ - blls 0x5b98ac │ │ │ │ + blls 0x5b97ec │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x58881c │ │ │ │ + blls 0x58875c │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x388748 │ │ │ │ + blls 0x388688 │ │ │ │ stmdaeq r5, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strtmi r9, [r0], -ip, lsl #20 │ │ │ │ tstpeq r0, r3, ror #2 @ p-variant is OBSOLETE │ │ │ │ - bl 0x70eca0 │ │ │ │ + bl 0x70ebe0 │ │ │ │ movwls r0, #8963 @ 0x2303 │ │ │ │ @ instruction: 0xf1419b3c │ │ │ │ movwls r0, #256 @ 0x100 │ │ │ │ tstls r3, fp, asr r6 │ │ │ │ @ instruction: 0xf1bb990b │ │ │ │ @ instruction: 0x4607f95d │ │ │ │ @ instruction: 0xf0004284 │ │ │ │ @@ -220949,57 +220901,57 @@ │ │ │ │ andmi pc, r9, sl, asr #16 │ │ │ │ @ instruction: 0xf47f2c00 │ │ │ │ stmdami r6!, {r0, r3, r5, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf900f1a6 │ │ │ │ ldrtmi lr, [r3], r4, lsr #12 │ │ │ │ rsbscs r4, r0, #49283072 @ 0x2f00000 │ │ │ │ ldmdage r4, {r8, sp} │ │ │ │ - bl 0xfe8a476c │ │ │ │ + bl 0xfe8a46ac │ │ │ │ ldmdbge r4, {r2, r3, r4, r5, fp, ip, pc} │ │ │ │ mcr2 1, 5, pc, cr8, cr7, {5} @ │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ ldmib sp, {r0, r3, r6, r8, pc}^ │ │ │ │ @ instruction: 0xf00b321e │ │ │ │ stmdals sl, {r4, r8, ip} │ │ │ │ @ instruction: 0x41904598 │ │ │ │ - bl 0x61ea44 │ │ │ │ + bl 0x61e984 │ │ │ │ andls r0, pc, r8 │ │ │ │ @ instruction: 0xf140980a │ │ │ │ stmdals pc, {sl, fp} @ │ │ │ │ - bl 0x1d78af4 │ │ │ │ + bl 0x1d78a34 │ │ │ │ vmull.p8 q8, d0, d12 │ │ │ │ stmdbcs r0, {r0, r1, r3, r4, r5, r8, pc} │ │ │ │ svcge 0x0051f47f │ │ │ │ nopeq {75} @ 0x4b │ │ │ │ eorslt pc, ip, sp, asr #17 │ │ │ │ sublt pc, r4, sp, asr #17 │ │ │ │ - blls 0x3e19c4 │ │ │ │ + blls 0x3e1904 │ │ │ │ tsteq r8, r4, lsl #22 │ │ │ │ - bleq 0x124818 │ │ │ │ + bleq 0x124758 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ andeq lr, r5, fp, lsl #20 │ │ │ │ @ instruction: 0xf44fbfb8 │ │ │ │ - b 0x3bcf1c │ │ │ │ + b 0x3bce5c │ │ │ │ ldrmi r0, [sl], -r8, lsl #22 │ │ │ │ smlatbeq fp, r1, fp, lr │ │ │ │ ldc2l 7, cr15, [r8], #-1020 @ 0xfffffc04 │ │ │ │ svclt 0x001e1c42 │ │ │ │ - bleq 0x3e2fd0 │ │ │ │ + bleq 0x3e2f10 │ │ │ │ streq lr, [r0, #-2827] @ 0xfffff4f5 │ │ │ │ - bleq 0x524250 │ │ │ │ + bleq 0x524190 │ │ │ │ ldcge 4, cr15, [r5, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf9def181 │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ andvs r2, r2, ip, lsl #4 │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xf728ae9c │ │ │ │ - stmdals pc, {r0, r1, r3, r5, r7, fp, ip, sp, lr, pc} @ │ │ │ │ + stmdals pc, {r0, r1, r3, r8, fp, ip, sp, lr, pc} @ │ │ │ │ cmnle r3, r8, lsr #6 │ │ │ │ strtmi r9, [r1], -sl, lsl #22 │ │ │ │ - blls 0x100cd6c │ │ │ │ + blls 0x100ccac │ │ │ │ movwls r9, #2572 @ 0xa0c │ │ │ │ @ instruction: 0xf8cd4633 │ │ │ │ @ instruction: 0xf1bb8008 │ │ │ │ @ instruction: 0x4602f8df │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ vqadd.s8 q12, q10, │ │ │ │ vqshl.s64 , q10, #0 │ │ │ │ @@ -221012,76 +220964,76 @@ │ │ │ │ tstls r1, #60 @ 0x3c │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ @ instruction: 0xf04f8172 │ │ │ │ @ instruction: 0xf8dd33ff │ │ │ │ teqls ip, #56 @ 0x38 │ │ │ │ @ instruction: 0xf8dd2300 │ │ │ │ movwls fp, #41028 @ 0xa044 │ │ │ │ - blls 0x3e1d80 │ │ │ │ + blls 0x3e1cc0 │ │ │ │ andeq lr, r8, #544768 @ 0x85000 │ │ │ │ - blcc 0x14e5e4 │ │ │ │ - b 0x138228 │ │ │ │ + blcc 0x14e524 │ │ │ │ + b 0x138168 │ │ │ │ tstmi sl, #-1946157053 @ 0x8c000003 │ │ │ │ addshi pc, r7, r0 │ │ │ │ movweq pc, #61451 @ 0xf00b @ │ │ │ │ svclt 0x00022b02 │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf0403c12 │ │ │ │ - bls 0x4887bc │ │ │ │ + bls 0x4886fc │ │ │ │ stmdbne r3!, {r0, sl, fp, ip, sp}^ │ │ │ │ - b 0x18ce28 │ │ │ │ + b 0x18cd68 │ │ │ │ ldrmi r0, [r9], -r5 │ │ │ │ @ instruction: 0xf08042a8 │ │ │ │ - bls 0x3c86c0 │ │ │ │ + bls 0x3c8600 │ │ │ │ stmne r2, {r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bcc 0x14ca40 │ │ │ │ + bcc 0x14c980 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ movwls r4, #12945 @ 0x3291 │ │ │ │ - bls 0x101e3f4 │ │ │ │ + bls 0x101e334 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strmi fp, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, lr, r0 │ │ │ │ strtmi r9, [r8], -sp, lsl #22 │ │ │ │ movwlt lr, #2509 @ 0x9cd │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwcs r9, #2320 @ 0x910 │ │ │ │ @ instruction: 0xff8cf7fe │ │ │ │ ldrbt r4, [r7], -r4, lsl #12 │ │ │ │ @ instruction: 0xe73a461d │ │ │ │ - addeq r7, r2, r4, lsr #30 │ │ │ │ + addeq r7, r2, r4, ror #31 │ │ │ │ addseq r5, r5, r8, lsr #12 │ │ │ │ - blls 0x379d10 │ │ │ │ + blls 0x379c50 │ │ │ │ ldrbpl pc, [r4, r4, asr #4]! @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ - blls 0x100ce5c │ │ │ │ + blls 0x100cd9c │ │ │ │ movwls r4, #1569 @ 0x621 │ │ │ │ @ instruction: 0xf8cd465b │ │ │ │ ldmdavs r8!, {r3, pc} │ │ │ │ strmi r9, [r5], #-2572 @ 0xfffff5f4 │ │ │ │ @ instruction: 0xf1bb4628 │ │ │ │ strmi pc, [r2], -r3, ror #16 │ │ │ │ rsbsle r1, r5, r3, asr #24 │ │ │ │ svclt 0x00181a2d │ │ │ │ - b 0x631678 │ │ │ │ + b 0x6315b8 │ │ │ │ addle r5, r3, fp, lsl r5 │ │ │ │ @ instruction: 0xf7ff4621 │ │ │ │ ldrb pc, [r9, #2127]! @ 0x84f @ │ │ │ │ svceq 0x0020f01b │ │ │ │ movwcs sp, #149 @ 0x95 │ │ │ │ cdpeq 0, 2, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x3e12e9cd │ │ │ │ - blls 0x3a2128 │ │ │ │ + blls 0x3a2068 │ │ │ │ ldmdbls ip!, {r3, r5, r9, sl, lr} │ │ │ │ tstls r0, r3, lsl #6 │ │ │ │ stmdbls lr, {r0, r4, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf0439a0c │ │ │ │ - bne 0x1928ee8 │ │ │ │ + bne 0x1928e28 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf83ef1bb │ │ │ │ @ instruction: 0xf47f3001 │ │ │ │ @ instruction: 0xf181ad78 │ │ │ │ strmi pc, [r6], -r1, lsr #18 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff6834 │ │ │ │ @@ -221095,115 +221047,115 @@ │ │ │ │ tstls r2, r0, lsl #3 │ │ │ │ @ instruction: 0xf81af7ff │ │ │ │ @ instruction: 0xf5a79912 │ │ │ │ strmi r5, [sp], #-896 @ 0xfffffc80 │ │ │ │ streq lr, [fp, -r3, lsl #22] │ │ │ │ movwcs lr, #1360 @ 0x550 │ │ │ │ tstcc r2, #3358720 @ 0x334000 │ │ │ │ - blls 0x10220bc │ │ │ │ + blls 0x1021ffc │ │ │ │ stmib sp, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ ldrtmi fp, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf832f7ff │ │ │ │ - blls 0x3d4f90 │ │ │ │ + blls 0x3d4ed0 │ │ │ │ stmdbls lr, {r4, r9, fp, ip, pc} │ │ │ │ ldrmi r3, [r3], #-2817 @ 0xfffff4ff │ │ │ │ cdpne 0, 5, cr4, cr12, cr11, {0} │ │ │ │ movwle r4, #17058 @ 0x42a2 │ │ │ │ addsmi r9, ip, #17408 @ 0x4400 │ │ │ │ mcrge 4, 4, pc, cr0, cr15, {5} @ │ │ │ │ - blls 0x3e210c │ │ │ │ - bne 0xffa0ec20 │ │ │ │ + blls 0x3e204c │ │ │ │ + bne 0xffa0eb60 │ │ │ │ stclne 8, cr9, [r1], #-40 @ 0xffffffd8 │ │ │ │ andlt lr, r0, #3358720 @ 0x334000 │ │ │ │ andeq lr, r5, #184, 22 @ 0x2e000 │ │ │ │ @ instruction: 0xf160463b │ │ │ │ ldmdane r2, {}^ @ │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ andls r9, r3, r2, lsl #4 │ │ │ │ - bls 0x4f9b70 │ │ │ │ + bls 0x4f9ab0 │ │ │ │ @ instruction: 0xf80ef7ff │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ usat sl, #20, r2, lsl #27 │ │ │ │ - bne 0xff1ce3a4 │ │ │ │ - bl 0x1c0cfa4 │ │ │ │ + bne 0xff1ce2e4 │ │ │ │ + bl 0x1c0cee4 │ │ │ │ tstls r0, #134217728 @ 0x8000000 │ │ │ │ nopeq {75} @ 0x4b │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - ldc 0, cr8, [pc, #568] @ 0xe85b4 │ │ │ │ + ldc 0, cr8, [pc, #568] @ 0xe84f4 │ │ │ │ @ instruction: 0xf04f7b70 │ │ │ │ @ instruction: 0x462132ff │ │ │ │ ldrtmi r9, [r8], -r0, lsl #4 │ │ │ │ vstr s18, [sp, #48] @ 0x30 │ │ │ │ @ instruction: 0xf1ba7b02 │ │ │ │ strmi pc, [r3], -sp, asr #31 │ │ │ │ @ instruction: 0xf04042b8 │ │ │ │ - blls 0x3885a8 │ │ │ │ + blls 0x3884e8 │ │ │ │ movwls r9, #14606 @ 0x390e │ │ │ │ - bne 0x194f094 │ │ │ │ + bne 0x194efd4 │ │ │ │ @ instruction: 0xf02b9300 │ │ │ │ - bls 0x3ecfec │ │ │ │ + bls 0x3ecf2c │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xffbaf1ba │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ mcrne 0, 3, r8, cr1, cr3, {4} │ │ │ │ eorslt pc, ip, sp, asr #17 │ │ │ │ ldrbt r4, [sp], #1065 @ 0x429 │ │ │ │ - blvc 0x1823a48 │ │ │ │ + blvc 0x1823988 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strtmi r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xf04b9300 │ │ │ │ stmdbls fp, {r5, r8, r9} │ │ │ │ andeq pc, r2, #66 @ 0x42 │ │ │ │ - blvc 0x1a3a18 │ │ │ │ + blvc 0x1a3958 │ │ │ │ @ instruction: 0xffa2f1ba │ │ │ │ addmi r4, r4, #7340032 @ 0x700000 │ │ │ │ mcrge 4, 2, pc, cr5, cr15, {3} @ │ │ │ │ - bl 0xfef0f01c │ │ │ │ + bl 0xfef0ef5c │ │ │ │ ldmdals ip!, {r0, r2, fp} │ │ │ │ @ instruction: 0xf1634639 │ │ │ │ - blls 0x528c00 │ │ │ │ + blls 0x528b40 │ │ │ │ movweq lr, #15128 @ 0x3b18 │ │ │ │ @ instruction: 0xf1429300 │ │ │ │ movwcs r0, #512 @ 0x200 │ │ │ │ movwls r9, #8705 @ 0x2201 │ │ │ │ @ instruction: 0xf7fe9a0b │ │ │ │ stmdacs r0, {r0, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x41c5fc │ │ │ │ + blls 0x41c53c │ │ │ │ @ instruction: 0xf53f0799 │ │ │ │ stmdbls fp, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4638461a │ │ │ │ @ instruction: 0xffb4f1ba │ │ │ │ - ldc 6, cr14, [pc, #984] @ 0xe8808 │ │ │ │ + ldc 6, cr14, [pc, #984] @ 0xe8748 │ │ │ │ @ instruction: 0xf04f7b43 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ movwls r1, #523 @ 0x20b │ │ │ │ ldrbmi r4, [fp], -r0, lsr #12 │ │ │ │ - blvc 0x1a3a78 │ │ │ │ + blvc 0x1a39b8 │ │ │ │ @ instruction: 0xff72f1ba │ │ │ │ addmi r4, r4, #7340032 @ 0x700000 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr5, cr15, {3} │ │ │ │ - blcs 0x10f09c │ │ │ │ + blcs 0x10efdc │ │ │ │ strbt sp, [r1], ip, asr #3 │ │ │ │ smmla r8, r1, r0, r9 │ │ │ │ vpmax.s8 d25, d7, d10 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q11, d16, d20 │ │ │ │ andls r0, r7, #46 @ 0x2e │ │ │ │ stmib sp, {r2, r3, r4, r5, r9, fp, ip, pc}^ │ │ │ │ strtmi r6, [sl], -r3, lsl #4 │ │ │ │ andshi pc, r8, sp, asr #17 │ │ │ │ stmib sp, {r1, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf06e1300 │ │ │ │ @ instruction: 0xf7fffe09 │ │ │ │ @ instruction: 0xf04fbbc7 │ │ │ │ @ instruction: 0xf8dd33ff │ │ │ │ teqls ip, #56 @ 0x38 │ │ │ │ - blls 0x54c8b8 │ │ │ │ + blls 0x54c7f8 │ │ │ │ ldrtmi lr, [r3], r8, ror #8 │ │ │ │ @ instruction: 0xf8cde41e │ │ │ │ @ instruction: 0xf8cdb03c │ │ │ │ strbt fp, [r1], #-68 @ 0xffffffbc │ │ │ │ andpl pc, r9, sl, asr r8 @ │ │ │ │ andle r1, r7, r8, asr ip │ │ │ │ @ instruction: 0x46214618 │ │ │ │ @@ -221216,52 +221168,52 @@ │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ strb sl, [sl, #3093]! @ 0xc15 │ │ │ │ @ instruction: 0xf816f181 │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ andvs r2, r2, r6, lsl r2 │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xe636acd4 │ │ │ │ - blx 0xff6a4bde │ │ │ │ + blx 0xff6a4b1e │ │ │ │ @ instruction: 0xf80af181 │ │ │ │ svcne 0x0080f41b │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ andsle r4, r0, r6, lsl #12 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xff10f7fe │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ andhi pc, r0, r6, asr #17 │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xe620acbe │ │ │ │ ldrtmi r9, [r8], -fp, lsl #18 │ │ │ │ @ instruction: 0xff04f7fe │ │ │ │ cdpne 7, 6, cr14, cr1, cr0, {1} │ │ │ │ strtmi r4, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ - blx 0x7a64ea │ │ │ │ + blx 0x7a642a │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf1ad4640 │ │ │ │ @ instruction: 0x4601fd7b │ │ │ │ - adcvc pc, r4, r7, asr #4 │ │ │ │ + rscsvs pc, r4, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip, #440]! @ 0x1b8 │ │ │ │ svclt 0x0000e7dc │ │ │ │ ... │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ tstpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ addlt r4, sl, r0, asr sl │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ ldmdavs r2, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ - blcs 0xe8d70 │ │ │ │ + blcs 0xe8cb0 │ │ │ │ vorr.i32 , #219 @ 0x000000db │ │ │ │ stmiblt fp, {r0, r1, r3, r8, r9} │ │ │ │ - ldrbtvc pc, [pc], #1540 @ 0xe857c @ │ │ │ │ + ldrbtvc pc, [pc], #1540 @ 0xe84bc @ │ │ │ │ streq pc, [fp], #-879 @ 0xfffffc91 │ │ │ │ vrhadd.s8 , q2, q10 │ │ │ │ vsubw.s8 q11, q0, d0 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf04fb9f3 │ │ │ │ @ instruction: 0xf1c433ff │ │ │ │ ldrmi r0, [r3], #-513 @ 0xfffffdff │ │ │ │ @@ -221290,17 +221242,17 @@ │ │ │ │ @ instruction: 0x4680ff79 │ │ │ │ @ instruction: 0x1e69b950 │ │ │ │ strmi r4, [ip], #-1538 @ 0xfffff9fe │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ @ instruction: 0xf992f7f3 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2l 7, cr15, [r4, #-1016] @ 0xfffffc08 │ │ │ │ - blcs 0xfecfc │ │ │ │ - blcc 0x15fb24 │ │ │ │ - blcs 0xfcd04 │ │ │ │ + blcs 0xfec3c │ │ │ │ + blcc 0x15fa64 │ │ │ │ + blcs 0xfcc44 │ │ │ │ stmdami r3!, {r1, r2, r6, r7, r8, ip, lr, pc} │ │ │ │ cdp2 1, 4, cr15, cr4, cr5, {5} │ │ │ │ stmdami r1!, {r1, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf87cf1a5 │ │ │ │ vaba.s8 q15, q15, │ │ │ │ vsubw.s8 q9, q8, d26 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @@ -221316,25 +221268,25 @@ │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ strvs lr, [r6], -sp, asr #19 │ │ │ │ stc2 1, cr15, [r4], #704 @ 0x2c0 │ │ │ │ @ instruction: 0xf83cf065 │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ vmax.s8 d20, d7, d2 │ │ │ │ - vmla.i d23, d16, d0[2] │ │ │ │ + vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ stmib sp, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf06e5600 │ │ │ │ ldrb pc, [r6, -r7, lsl #26]! @ │ │ │ │ stmib sp, {r1, r9, sl, lr}^ │ │ │ │ vcgt.s8 d17, d7, d0 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vmla.i d23, d0, d0[3] │ │ │ │ @ instruction: 0xf06e002e │ │ │ │ @ instruction: 0xe76cfcfd │ │ │ │ - blx 0xfffa4d94 │ │ │ │ - cdp2 7, 0, cr15, cr4, cr7, {1} │ │ │ │ + blx 0xfffa4cd4 │ │ │ │ + cdp2 7, 6, cr15, cr4, cr7, {1} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ addseq r5, r5, r8, lsr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @@ -221345,21 +221297,21 @@ │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ tstls r2, r1, lsl #18 │ │ │ │ addsmi fp, r1, #671088642 @ 0x28000002 │ │ │ │ sadd8mi fp, r0, r8 │ │ │ │ @ instruction: 0xf1c6d81c │ │ │ │ strmi r0, [r1], #-257 @ 0xfffffeff │ │ │ │ ldmdale r7, {r0, r2, r3, r7, r9, lr} │ │ │ │ - bleq 0x1a4738 │ │ │ │ - bcs 0x11c718 │ │ │ │ + bleq 0x1a4678 │ │ │ │ + bcs 0x11c658 │ │ │ │ tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1c49f10 │ │ │ │ strmi r0, [r1], #-257 @ 0xfffffeff │ │ │ │ stmdale fp, {r0, r1, r2, r3, r7, r9, lr} │ │ │ │ - bleq 0x1a4840 │ │ │ │ + bleq 0x1a4780 │ │ │ │ ldrbtle r0, [ip], #-2009 @ 0xfffff827 │ │ │ │ tstls r3, r1, ror #28 │ │ │ │ @ instruction: 0xf1c4b9ea │ │ │ │ strmi r0, [r1], #-257 @ 0xfffffeff │ │ │ │ ldmdble pc, {r0, r2, r3, r7, r9, lr} @ │ │ │ │ cdp2 1, 15, cr15, cr0, cr0, {4} │ │ │ │ andcs r4, ip, #3145728 @ 0x300000 │ │ │ │ @@ -221389,31 +221341,31 @@ │ │ │ │ vqadd.s8 q12, q10, q1 │ │ │ │ @ instruction: 0xf2c05bf4 │ │ │ │ @ instruction: 0x46220b95 │ │ │ │ movwls r4, #17969 @ 0x4631 │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ @ instruction: 0xf1bc4428 │ │ │ │ mcrrne 12, 7, pc, r3, cr11 @ │ │ │ │ - blls 0x1f9fa4 │ │ │ │ + blls 0x1f9ee4 │ │ │ │ @ instruction: 0xf8d9d016 │ │ │ │ @ instruction: 0xf8db1000 │ │ │ │ - bl 0xfe9187a8 │ │ │ │ + bl 0xfe9186e8 │ │ │ │ stmdbcs r0, {r2, r3, r8, fp} │ │ │ │ sbcshi pc, ip, r0 │ │ │ │ addmi r9, r8, #196608 @ 0x30000 │ │ │ │ rschi pc, r2, r0, asr #4 │ │ │ │ andeq lr, r5, ip, lsl #22 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ stc2l 1, cr15, [r4], #-752 @ 0xfffffd10 │ │ │ │ cdp2 1, 9, cr15, cr10, cr0, {4} │ │ │ │ andvs r2, r3, ip, lsl #6 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ andcc pc, r7, r8, asr r8 @ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - blcc 0x148b7c │ │ │ │ + blcc 0x148abc │ │ │ │ andcc pc, r7, r8, asr #16 │ │ │ │ @ instruction: 0x4648b153 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -221426,60 +221378,60 @@ │ │ │ │ andne pc, r7, r8, asr #16 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf1bb80ab │ │ │ │ tstle r6, r0, lsl #30 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andcs r4, r0, r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff9303 │ │ │ │ - blls 0x1e6c04 │ │ │ │ + blls 0x1e6b44 │ │ │ │ cmple sl, r2, asr #24 │ │ │ │ cdp2 1, 6, cr15, cr2, cr0, {4} │ │ │ │ andvs r2, r3, ip, lsl #6 │ │ │ │ ldmdami ip, {r1, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1a49304 │ │ │ │ - blls 0x2285fc │ │ │ │ + blls 0x22853c │ │ │ │ svceq 0x0000f1bb │ │ │ │ vhadd.s8 , q2, q9 │ │ │ │ @ instruction: 0xf2c05bf4 │ │ │ │ ldmdals r0, {r0, r2, r4, r7, r8, r9, fp} │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ ldrdgt pc, [r0], -fp │ │ │ │ andls r4, r0, r0, ror #8 │ │ │ │ andeq lr, ip, r5, lsl #22 │ │ │ │ ldc2 1, cr15, [r0], {188} @ 0xbc │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ - blcs 0xfa278 │ │ │ │ + blcs 0xfa1b8 │ │ │ │ @ instruction: 0xf1b0d03e │ │ │ │ strdle r3, [r7], pc @ │ │ │ │ @ instruction: 0x46284631 │ │ │ │ mrc2 7, 1, pc, cr0, cr14, {7} │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ stmdbeq r3, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ movwls r1, #15971 @ 0x3e63 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - blls 0x1a6cfc │ │ │ │ + blls 0x1a6c3c │ │ │ │ andcs r4, r0, #6291456 @ 0x600000 │ │ │ │ strtmi r4, [r8], -fp, lsr #8 │ │ │ │ @ instruction: 0x4619469a │ │ │ │ @ instruction: 0xf840f7f3 │ │ │ │ @ instruction: 0x46284651 │ │ │ │ stc2 7, cr15, [r2], {254} @ 0xfe │ │ │ │ strbmi r9, [r8], -r3, lsl #24 │ │ │ │ subeq pc, r8, #70 @ 0x46 │ │ │ │ strtmi r4, [r1], -ip, asr #8 │ │ │ │ @ instruction: 0xf834f7f3 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xffea68c2 │ │ │ │ + blx 0xffea6802 │ │ │ │ vabd.s8 d30, d20, d2 │ │ │ │ @ instruction: 0xf2c05bf4 │ │ │ │ @ instruction: 0xf0430b95 │ │ │ │ strtmi r0, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf8db4631 │ │ │ │ strbtmi ip, [r0], #-0 │ │ │ │ - bl 0x24c8e4 │ │ │ │ + bl 0x24c824 │ │ │ │ @ instruction: 0xf1bc000c │ │ │ │ @ instruction: 0xf8d9fbd1 │ │ │ │ strmi r3, [r1], r0 │ │ │ │ cmple r5, r0, lsl #22 │ │ │ │ svccc 0x00fff1b9 │ │ │ │ svcge 0x0068f43f │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ @@ -221487,15 +221439,15 @@ │ │ │ │ movwls r1, #15971 @ 0x3e63 │ │ │ │ cdpne 7, 6, cr14, cr1, cr2, {6} │ │ │ │ @ instruction: 0xf4ff428a │ │ │ │ strbt sl, [pc], r3, lsl #30 │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ svclt 0x00182a00 │ │ │ │ @ instruction: 0xf4bf42a6 │ │ │ │ - bl 0x2545dc │ │ │ │ + bl 0x25451c │ │ │ │ stmdbne r9!, {r1, r2, r8, r9, fp} │ │ │ │ @ instruction: 0xf4bf458b │ │ │ │ @ instruction: 0xf04faf28 │ │ │ │ strls r0, [r4, #-2560] @ 0xfffff600 │ │ │ │ ldrbmi r9, [r5], -r5, lsl #8 │ │ │ │ @ instruction: 0x46ca465c │ │ │ │ ldrtmi r4, [r9], fp, lsl #13 │ │ │ │ @@ -221510,27 +221462,27 @@ │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ str sl, [sl, -r7, ror #30] │ │ │ │ ldrmi r4, [r1, #610] @ 0x262 │ │ │ │ @ instruction: 0xe723d990 │ │ │ │ movwls r4, #14351 @ 0x380f │ │ │ │ cdp2 1, 13, cr15, cr4, cr4, {5} │ │ │ │ strb r9, [lr, -r3, lsl #22] │ │ │ │ - blne 0x334d84 │ │ │ │ + blne 0x334cc4 │ │ │ │ @ instruction: 0xf63f4589 │ │ │ │ adcmi sl, r6, #25, 30 @ 0x64 │ │ │ │ - blne 0xd5ef94 │ │ │ │ + blne 0xd5eed4 │ │ │ │ andls r1, r4, #168, 18 @ 0x2a0000 │ │ │ │ stc2 7, cr15, [r8, #1016]! @ 0x3f8 │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ - bl 0xfe98f1ac │ │ │ │ + bl 0xfe98f0ec │ │ │ │ ldrb r0, [r7, -r0, lsl #18]! │ │ │ │ @ instruction: 0x46284631 │ │ │ │ ldc2 7, cr15, [lr, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf727e7a4 │ │ │ │ - svclt 0x0000fc7d │ │ │ │ + svclt 0x0000fcdd │ │ │ │ addseq r5, r5, r8, lsr #12 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movweq pc, #46016 @ 0xb3c0 @ │ │ │ │ @@ -221578,18 +221530,18 @@ │ │ │ │ @ instruction: 0x1e71b978 │ │ │ │ strtmi r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ mcr2 7, 7, pc, cr2, cr2, {7} @ │ │ │ │ bicslt lr, sp, #9 │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ - blx 0xff9a6a58 │ │ │ │ + blx 0xff9a6998 │ │ │ │ @ instruction: 0xf857bb20 │ │ │ │ - blcs 0xf4ab8 │ │ │ │ - blcc 0x15ff8c │ │ │ │ + blcs 0xf49f8 │ │ │ │ + blcc 0x15fecc │ │ │ │ andcc pc, r8, r7, asr #16 │ │ │ │ @ instruction: 0xd1ac2b00 │ │ │ │ @ instruction: 0xf1a5481d │ │ │ │ @ instruction: 0x4628fbff │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -221602,43 +221554,43 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnspl pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ ldrtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ - blx 0xfeda51da │ │ │ │ + blx 0xfeda511a │ │ │ │ ldc2l 0, cr15, [r6], #-76 @ 0xffffffb4 │ │ │ │ strb r4, [ip, r5, lsl #12] │ │ │ │ @ instruction: 0xf1a44808 │ │ │ │ @ instruction: 0xe7bffe11 │ │ │ │ @ instruction: 0xf1a44806 │ │ │ │ ldr pc, [lr, sp, lsl #28] │ │ │ │ @ instruction: 0xf1a44804 │ │ │ │ @ instruction: 0xf857fe09 │ │ │ │ strb r3, [r0, r8] │ │ │ │ - blx 0xff3267b6 │ │ │ │ + stc2 7, cr15, [r8], #-156 @ 0xffffff64 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ addseq r5, r5, r8, lsr #12 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsr #1 │ │ │ │ strmi r4, [pc], -r3, asr #23 │ │ │ │ tstcs r0, r4, lsl r6 │ │ │ │ subscs r9, r8, #5 │ │ │ │ ldmdavs fp, {r1, r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9321 │ │ │ │ @ instruction: 0xf1ac0300 │ │ │ │ @ instruction: 0xf1baee54 │ │ │ │ - b 0x14e6df0 │ │ │ │ + b 0x14e6d30 │ │ │ │ @ instruction: 0xf5bb0b80 │ │ │ │ svclt 0x00b84f80 │ │ │ │ - blmi 0xfe125c9c │ │ │ │ + blmi 0xfe125bdc │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @ instruction: 0xf10b80d7 │ │ │ │ eormi r3, r3, #-67108861 @ 0xfc000003 │ │ │ │ sbchi pc, fp, r0, asr #32 │ │ │ │ tstcs r2, sl, lsl #20 │ │ │ │ @ instruction: 0xf1bd4638 │ │ │ │ @ instruction: 0xf013fcbf │ │ │ │ @@ -221652,15 +221604,15 @@ │ │ │ │ mcrcc 8, 0, r7, cr1, cr15, {7} │ │ │ │ submi r4, r0, #100663296 @ 0x6000000 │ │ │ │ vceq.i32 d22, d15, d10 │ │ │ │ andmi r0, r6, fp, lsl #16 │ │ │ │ ldrmi r4, [r0, #1730]! @ 0x6c2 │ │ │ │ @ instruction: 0x46b2bf38 │ │ │ │ mvnscc pc, sl, lsl #2 │ │ │ │ - bcs 0x10cfd0 │ │ │ │ + bcs 0x10cf10 │ │ │ │ adcshi pc, r3, r0, asr #32 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ smlabteq r1, sl, r1, pc @ │ │ │ │ addsmi r4, r4, #167772160 @ 0xa000000 │ │ │ │ adchi pc, r8, r0, lsl #4 │ │ │ │ @ instruction: 0xee1d4a9e │ │ │ │ andls r0, r7, r0, ror pc │ │ │ │ @@ -221673,36 +221625,36 @@ │ │ │ │ addshi pc, pc, r0 │ │ │ │ addmi pc, r0, #352321536 @ 0x15000000 │ │ │ │ adcshi pc, fp, r0 │ │ │ │ @ instruction: 0xf0c045b0 │ │ │ │ vrhadd.s8 d24, d4, d9 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ ldmdavs r2, {r0, r2, r4, r7, r9} │ │ │ │ - bleq 0x1a381c │ │ │ │ + bleq 0x1a375c │ │ │ │ cmpphi r9, r0 @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0080f415 │ │ │ │ andcs fp, r3, #12, 30 @ 0x30 │ │ │ │ strcs r2, [r0, #-513] @ 0xfffffdff │ │ │ │ - ldc 3, cr2, [pc, #200] @ 0xe8ce8 │ │ │ │ + ldc 3, cr2, [pc, #200] @ 0xe8c28 │ │ │ │ @ instruction: 0xf04f7b87 │ │ │ │ @ instruction: 0x465831ff │ │ │ │ ldrbmi r9, [r1], -r0, lsl #2 │ │ │ │ - blvc 0x1a4264 │ │ │ │ - blx 0x202531e │ │ │ │ + blvc 0x1a41a4 │ │ │ │ + blx 0x202525e │ │ │ │ ldrbmi r4, [r8, #-1542] @ 0xfffff9fa │ │ │ │ cmpphi sl, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stmibmi r0, {r0, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x464a4638 │ │ │ │ @ instruction: 0xf1bd4659 │ │ │ │ strmi pc, [r2], -pc, lsl #24 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ ldrbmi r8, [sl, #-326] @ 0xfffffeba │ │ │ │ cmpphi r7, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf4199d06 │ │ │ │ - b 0x14c0a60 │ │ │ │ + b 0x14c09a0 │ │ │ │ svclt 0x000c3969 │ │ │ │ subcs r2, r9, #-1342177276 @ 0xb0000004 │ │ │ │ @ instruction: 0xf0094425 │ │ │ │ strtmi r0, [r9], -r4, lsl #18 │ │ │ │ andeq lr, r2, #299008 @ 0x49000 │ │ │ │ @ instruction: 0xf7f24620 │ │ │ │ @ instruction: 0x4629fe57 │ │ │ │ @@ -221710,26 +221662,26 @@ │ │ │ │ eorcs pc, r8, r9, lsl sl @ │ │ │ │ ldc2l 1, cr15, [r4], #-268 @ 0xfffffef4 │ │ │ │ orrvs r2, r5, r0, lsl #4 │ │ │ │ msrvs R8_usr, r5 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ bicvs r6, r2, r2, asr #2 │ │ │ │ @ instruction: 0xf0726104 │ │ │ │ - blmi 0x1ba785c │ │ │ │ + blmi 0x1ba779c │ │ │ │ ldmpl fp, {r0, r1, r2, r9, fp, ip, pc} │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - bmi 0x1ac915c │ │ │ │ + bmi 0x1ac909c │ │ │ │ stmdbls r7, {r0, r8, r9, fp, ip, sp} │ │ │ │ - blcs 0xfce00 │ │ │ │ + blcs 0xfcd40 │ │ │ │ adchi pc, r8, r0 │ │ │ │ @ instruction: 0xf44f9b05 │ │ │ │ @ instruction: 0xf5a34100 │ │ │ │ ldccc 5, cr5, [r0, #-32] @ 0xffffffe0 │ │ │ │ - @ instruction: 0xf7524628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7534628 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r3, r0 │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrbeq r6, [r8], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0x4626d475 │ │ │ │ ldmdavs sl, {r3, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ @@ -221753,33 +221705,33 @@ │ │ │ │ @ instruction: 0x4620e7d8 │ │ │ │ @ instruction: 0x4651465a │ │ │ │ @ instruction: 0xf7fe9308 │ │ │ │ strmi pc, [r4], -pc, ror #28 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ vhadd.s8 q12, q10, q2 │ │ │ │ vrshr.s64 , q10, #64 │ │ │ │ - blls 0x2e97a0 │ │ │ │ + blls 0x2e96e0 │ │ │ │ ldmdavs r2, {r4, r5, r7, r8, sl, lr} │ │ │ │ - bl 0x102dc0 │ │ │ │ + bl 0x102d00 │ │ │ │ @ instruction: 0xf0000b02 │ │ │ │ @ instruction: 0xf415809b │ │ │ │ - blx 0xfedc0b60 │ │ │ │ + blx 0xfedc0aa0 │ │ │ │ svclt 0x000cf583 │ │ │ │ andcs r2, r1, #805306368 @ 0x30000000 │ │ │ │ teqcs r2, #1785856 @ 0x1b4000 │ │ │ │ stmib sp, {r0, r1, r2, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ strtmi r2, [r0], -r8, lsl #6 │ │ │ │ stmiane r1!, {r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ mcr2 7, 7, pc, cr12, cr1, {7} @ │ │ │ │ rsble r2, r7, r0, lsl #16 │ │ │ │ ldrmi r9, [r0, #2825]! @ 0xb09 │ │ │ │ ldmdavs r9, {r3, r9, fp, ip, pc} │ │ │ │ mvnspl pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ - bl 0x202e00 │ │ │ │ + bl 0x202d40 │ │ │ │ rsble r0, fp, r3, lsl #22 │ │ │ │ svcpl 0x0080f415 │ │ │ │ svclt 0x00144615 │ │ │ │ andcs r2, r3, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf04f2900 │ │ │ │ vsubw.s8 q8, q0, d18 │ │ │ │ svclt 0x00180310 │ │ │ │ @@ -221789,71 +221741,71 @@ │ │ │ │ ldc2 1, cr15, [r0], #656 @ 0x290 │ │ │ │ @ instruction: 0x2c009b08 │ │ │ │ svcge 0x0014f47f │ │ │ │ @ instruction: 0xf06ee7b1 │ │ │ │ strmi pc, [r5], -r1, lsr #18 │ │ │ │ addle r2, r4, r0, lsl #16 │ │ │ │ eorcs r4, r4, #3145728 @ 0x300000 │ │ │ │ - @ instruction: 0xf6472101 │ │ │ │ - vmvn.i32 d16, #4 @ 0x00000004 │ │ │ │ + vrhadd.s8 d18, d7, d1 │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ strtmi r0, [r6], -lr, lsr #32 │ │ │ │ @ instruction: 0xf96af19c │ │ │ │ @ instruction: 0xf7f14628 │ │ │ │ @ instruction: 0x4628fdfb │ │ │ │ @ instruction: 0xf910f06e │ │ │ │ @ instruction: 0x4628e774 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xff2ef752 │ │ │ │ + @ instruction: 0xff8ef752 │ │ │ │ @ instruction: 0xf7ef4628 │ │ │ │ strb pc, [r3, -r5, lsl #20]! @ │ │ │ │ @ instruction: 0xf1a54810 │ │ │ │ ldrb pc, [r3, -sp, asr #20] @ │ │ │ │ - bl 0x1f0798 │ │ │ │ + bl 0x1f06d8 │ │ │ │ ldrtmi r0, [r1], #-8 │ │ │ │ mrc2 7, 4, pc, cr12, cr1, {7} │ │ │ │ vrhadd.s8 , q10, q0 │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ @ instruction: 0xf4150395 │ │ │ │ svclt 0x00145f80 │ │ │ │ andcs r2, r3, #268435456 @ 0x10000000 │ │ │ │ - bl 0x202ea0 │ │ │ │ + bl 0x202de0 │ │ │ │ ldrbt r0, [r0], r3, lsl #22 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ addseq r5, r5, r8, lsr #12 │ │ │ │ ldreq pc, [r5], -pc, rrx │ │ │ │ stmdbls r7, {r1, r4, r5, r9, fp, lr} │ │ │ │ - blcs 0xfefa8 │ │ │ │ - blcc 0x1603a4 │ │ │ │ - blcs 0xfcfb0 │ │ │ │ + blcs 0xfeee8 │ │ │ │ + blcc 0x1602e4 │ │ │ │ + blcs 0xfcef0 │ │ │ │ svcge 0x003cf47f │ │ │ │ @ instruction: 0xf1a5482e │ │ │ │ udiv r7, sp, sl │ │ │ │ vst4.8 {d27,d29,d31,d33}, [r9], r9 │ │ │ │ strbmi r4, [sl], -r0, lsl #19 │ │ │ │ @ instruction: 0x46384659 │ │ │ │ - blx 0xffe25574 │ │ │ │ + blx 0xffe254b4 │ │ │ │ mcrrne 6, 0, r4, r1, cr2 │ │ │ │ mcrge 4, 7, pc, cr5, cr15, {3} @ │ │ │ │ - blx 0xfeba4ed8 │ │ │ │ + blx 0xfeba4e18 │ │ │ │ strb r4, [r1, r6, lsl #12]! │ │ │ │ stmibmi r0, {r0, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x464a4638 │ │ │ │ movwls r4, #34393 @ 0x8659 │ │ │ │ - blx 0xffa25594 │ │ │ │ + blx 0xffa254d4 │ │ │ │ strmi r9, [r2], -r8, lsl #22 │ │ │ │ @ instruction: 0xf47f1c45 │ │ │ │ movwls sl, #24276 @ 0x5ed4 │ │ │ │ - blx 0xfe724efc │ │ │ │ + blx 0xfe724e3c │ │ │ │ strmi r9, [r6], -r5, lsl #22 │ │ │ │ bicle r2, sp, r0, lsl #22 │ │ │ │ @ instruction: 0x46584651 │ │ │ │ - blx 0xca6eb8 │ │ │ │ + blx 0xca6df8 │ │ │ │ ldmdavs fp, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ bicsle r2, r4, r0, lsl #22 │ │ │ │ @ instruction: 0xf06fe7d5 │ │ │ │ strb r0, [r1, fp, lsl #12] │ │ │ │ andle r1, r8, r7, asr #24 │ │ │ │ ldreq pc, [r5], -pc, rrx │ │ │ │ adcsle r2, fp, r0, lsl #26 │ │ │ │ @@ -221863,24 +221815,24 @@ │ │ │ │ stmdavs r3, {r0, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ rscsle r2, r1, r1, lsl fp │ │ │ │ @ instruction: 0xf0134630 │ │ │ │ @ instruction: 0x4606fa75 │ │ │ │ adcle r2, fp, r0, lsl #26 │ │ │ │ @ instruction: 0xf1bde7dc │ │ │ │ @ instruction: 0xf727fec7 │ │ │ │ - vmul.i8 , , │ │ │ │ - vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ - @ instruction: 0xf647012e │ │ │ │ - vaddl.s8 q8, d0, d20 │ │ │ │ - blmi 0x1e8fd0 │ │ │ │ + vpmin.s8 d31, d7, d17 │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ + vrhadd.s8 d16, d7, d30 │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + blmi 0x1e8f10 │ │ │ │ adcsvs pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ cdp2 1, 13, cr15, cr10, cr8, {4} │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ addseq r5, r5, r8, lsr #12 │ │ │ │ - eorseq sp, r3, r4, lsr #15 │ │ │ │ + ldrshteq sp, [r3], -r4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ mrc 15, 0, r4, cr13, cr12, {1} │ │ │ │ addlt r6, r3, r0, ror pc │ │ │ │ ldmibpl fp!, {r2, r9, sl, lr} │ │ │ │ @@ -221901,27 +221853,27 @@ │ │ │ │ addsmi fp, r4, #8, 30 │ │ │ │ @ instruction: 0xf8d0d1f1 │ │ │ │ @ instruction: 0xf1b88018 │ │ │ │ eorsle r0, pc, r0, lsl #30 │ │ │ │ mvnspl pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ - blx 0x2025694 │ │ │ │ - blx 0x8a4ff0 │ │ │ │ + blx 0x20255d4 │ │ │ │ + blx 0x8a4f30 │ │ │ │ tstlt r0, #5242880 @ 0x500000 │ │ │ │ - blcs 0xff698 │ │ │ │ - blcc 0x1604a4 │ │ │ │ + blcs 0xff5d8 │ │ │ │ + blcc 0x1603e4 │ │ │ │ ldrhlt r5, [r3, #-27]! @ 0xffffffe5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdami sl, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - blx 0xfeb25662 │ │ │ │ + blx 0xfeb255a2 │ │ │ │ ldmdami r8, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf968f1a5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -221930,29 +221882,29 @@ │ │ │ │ stmdbeq r1, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r6], {242} @ 0xf2 │ │ │ │ strbmi r4, [r1], -r1, asr #9 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0x4649f857 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ strb pc, [fp, fp, ror #20] @ │ │ │ │ - blcs 0xff700 │ │ │ │ - blcc 0x16043c │ │ │ │ + blcs 0xff640 │ │ │ │ + blcc 0x16037c │ │ │ │ @ instruction: 0xb11351bb │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ stmdami r4, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf940f1a5 │ │ │ │ @ instruction: 0xf727e7f8 │ │ │ │ - svclt 0x0000f93d │ │ │ │ + svclt 0x0000f99d │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ addseq r5, r5, r8, lsr #12 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec40244 │ │ │ │ + bl 0xfec40184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x52cdec │ │ │ │ + blmi 0x52cd2c │ │ │ │ strmi fp, [r4], -r5, lsr #1 │ │ │ │ smlabbcs r0, ip, r2, r2 │ │ │ │ ldmdavs fp, {r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9323 │ │ │ │ @ instruction: 0xf1ac0300 │ │ │ │ stmdage r1, {r1, r3, r6, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ ldc2 1, cr15, [r4], {140} @ 0x8c │ │ │ │ @@ -221961,134 +221913,134 @@ │ │ │ │ @ instruction: 0xf1b4fb5d │ │ │ │ @ instruction: 0x4621fddf │ │ │ │ mcrr2 1, 8, pc, r4, cr12 @ │ │ │ │ stmdage r1, {r0, r5, r9, sl, lr} │ │ │ │ stc2l 1, cr15, [r2], {140} @ 0x8c │ │ │ │ @ instruction: 0xf18ca801 │ │ │ │ andcs pc, r1, r1, ror #24 │ │ │ │ - blx 0xff7a5760 │ │ │ │ + blx 0xff7a56a0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec4029c │ │ │ │ + bl 0xfec401dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x166d004 │ │ │ │ + bmi 0x166cf44 │ │ │ │ movwcs fp, #137 @ 0x89 │ │ │ │ ldmdavs r2, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ stmdavs r2, {r9} │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ movwls r9, #25349 @ 0x6305 │ │ │ │ - blcs 0x2b0d0c │ │ │ │ + blcs 0x2b0c4c │ │ │ │ ldm pc, {r0, r2, fp, ip, lr, pc}^ @ │ │ │ │ cdppl 0, 2, cr15, cr6, cr3, {0} │ │ │ │ strbeq r3, [r2], #-1028 @ 0xfffffbfc │ │ │ │ movwcs r5, #16388 @ 0x4004 │ │ │ │ ldrmi r9, [r9], -r1, lsl #4 │ │ │ │ stmdage r3, {r0, r9, sp} │ │ │ │ - strbne pc, [r4], r8, asr #4 @ │ │ │ │ + ldrne pc, [r4], -r8, asr #4 │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ @ instruction: 0xf1bd9600 │ │ │ │ stmiavs r3!, {r0, r1, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sl, r1, #3, 26 @ 0xc0 │ │ │ │ tstcs r4, r1, lsl #6 │ │ │ │ stmdage r4, {r2, r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf1bd9600 │ │ │ │ - bge 0x228680 │ │ │ │ + bge 0x2285c0 │ │ │ │ strtmi r6, [r9], -r3, ror #17 │ │ │ │ - sbcseq pc, r4, r7, asr #12 │ │ │ │ + eoreq pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2], {105} @ 0x69 │ │ │ │ @ instruction: 0xf7ff6820 │ │ │ │ stmvs r3, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldrvc pc, [r4, #1610]! @ 0x64a │ │ │ │ + strvc pc, [r4, #-1610] @ 0xfffff9b6 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - bcs 0x270a88 │ │ │ │ + bcs 0x2709c8 │ │ │ │ ldm pc, {r0, r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ mrrcmi 0, 0, pc, r1, cr2 @ │ │ │ │ - blpl 0x18f72c0 │ │ │ │ + blpl 0x18f7200 │ │ │ │ stmvs r3, {r1, r2, r4, r6} │ │ │ │ - strbeq pc, [r8, #-1607]! @ 0xfffff9b9 @ │ │ │ │ + ldrvc pc, [r8, #583]! @ 0x247 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ eorsle r2, r6, r1, lsl #22 │ │ │ │ @ instruction: 0xd12a2b02 │ │ │ │ - adcseq pc, r4, #74448896 @ 0x4700000 │ │ │ │ + andeq pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stmvs r3, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - ldrbeq pc, [ip, #-1607] @ 0xfffff9b9 @ │ │ │ │ + strvc pc, [ip, #583]! @ 0x247 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ eorle r2, sp, r1, lsl #22 │ │ │ │ tstle ip, r2, lsl #22 │ │ │ │ - addeq pc, r4, #74448896 @ 0x4700000 │ │ │ │ + sbcsvc pc, r4, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stmvs r3, {r1, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - strbeq pc, [ip, #-1607]! @ 0xfffff9b9 @ │ │ │ │ + ldrvc pc, [ip, #583]! @ 0x247 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ andsle r2, r5, r1, lsl #22 │ │ │ │ tstle lr, r2, lsl #22 │ │ │ │ - adcseq pc, ip, #74448896 @ 0x4700000 │ │ │ │ + andeq pc, ip, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf647e7bc │ │ │ │ - vmls.f d16, d0, d0[4] │ │ │ │ + vaba.s8 d30, d23, d28 │ │ │ │ + vshl.s64 d23, d16, #0 │ │ │ │ vrshl.s8 d16, d30, d8 │ │ │ │ - vmlsl.s , d16, d0[1] │ │ │ │ + vmov.i32 d17, #67108864 @ 0x04000000 │ │ │ │ stmvs r3, {r0, r1, r2, r3, r5, r9, sl} │ │ │ │ vabd.s8 d30, d24, d25 │ │ │ │ - vmlsl.s , d16, d0[1] │ │ │ │ + vmov.i32 d17, #67108864 @ 0x04000000 │ │ │ │ str r0, [r4, pc, lsr #12]! │ │ │ │ - rsbseq pc, ip, #74448896 @ 0x4700000 │ │ │ │ + sbcvc pc, ip, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf647e7a8 │ │ │ │ - vmvn.i32 q8, #1024 @ 0x00000400 │ │ │ │ + vabd.s8 d30, d23, d24 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ str r0, [r3, lr, lsr #4]! │ │ │ │ - sbceq pc, r4, #74448896 @ 0x4700000 │ │ │ │ + andseq pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf647e79e │ │ │ │ - vsubl.s8 q8, d16, d12 │ │ │ │ + vaba.s8 d30, d23, d14 │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ ldr r0, [r9, lr, lsr #4] │ │ │ │ - sbceq pc, ip, #74448896 @ 0x4700000 │ │ │ │ + andseq pc, ip, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf647e794 │ │ │ │ - vsubl.s8 q8, d16, d28 │ │ │ │ + vaba.s8 d30, d23, d4 │ │ │ │ + vrshr.s64 , q14, #64 │ │ │ │ str r0, [pc, lr, lsr #4] │ │ │ │ - adceq pc, r4, #74448896 @ 0x4700000 │ │ │ │ + rscsvc pc, r4, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf647e78a │ │ │ │ - vrshr.s64 d16, d12, #64 │ │ │ │ + vabd.s8 d30, d23, d10 │ │ │ │ + vmlal.s , d16, d0[7] │ │ │ │ str r0, [r5, lr, lsr #4] │ │ │ │ - addseq pc, r4, #74448896 @ 0x4700000 │ │ │ │ + rscvc pc, r4, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ svclt 0x0000e780 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec40408 │ │ │ │ + bl 0xfec40348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fd0 │ │ │ │ - bmi 0x1afde34 │ │ │ │ + bmi 0x1afdd74 │ │ │ │ strmi fp, [ip], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @ instruction: 0xf8d30200 │ │ │ │ vhsub.s8 d23, d30, d0 │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ stmdbcs r6, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ andsle r6, sl, fp, lsl r8 │ │ │ │ @ instruction: 0xdd572900 │ │ │ │ mrrcle 9, 4, r2, lr, cr0 @ │ │ │ │ subvs pc, ip, #1342177284 @ 0x50000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - blcs 0x1003a0 │ │ │ │ + blcs 0x1002e0 │ │ │ │ @ instruction: 0x4621d15d │ │ │ │ @ instruction: 0xf02c4628 │ │ │ │ stccs 15, cr15, [r8], {141} @ 0x8d │ │ │ │ stccs 13, cr13, [fp], {78} @ 0x4e │ │ │ │ strtmi sp, [r8], -ip │ │ │ │ orreq pc, r0, r4, lsl #2 │ │ │ │ @ instruction: 0xf8a2f7fc │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - blcs 0x128e10 │ │ │ │ + blcs 0x128d50 │ │ │ │ @ instruction: 0x2606d177 │ │ │ │ @ instruction: 0xff7cf02c │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ strtcc pc, [ip], #-2259 @ 0xfffff72d │ │ │ │ rscle r2, ip, r0, lsl #22 │ │ │ │ mcr2 7, 3, pc, cr14, cr13, {7} @ │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ @@ -222106,25 +222058,25 @@ │ │ │ │ @ instruction: 0xf8d4f1b9 │ │ │ │ bicsne pc, ip, #70254592 @ 0x4300000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs pc, {r4, r5, r9, sl, lr} @ │ │ │ │ @ instruction: 0xf99cf1ad │ │ │ │ andls r4, r0, r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - adcne pc, r4, #74448896 @ 0x4700000 │ │ │ │ + rscseq pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf6479201 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vmlal.s q8, d16, d0[2] │ │ │ │ @ instruction: 0xf1bd022e │ │ │ │ ldr pc, [r8, pc, lsl #22]! │ │ │ │ cmple r9, r0, lsl #22 │ │ │ │ @ instruction: 0xf02c4626 │ │ │ │ @ instruction: 0xe7b2ff3d │ │ │ │ ldcle 12, cr2, [r0, #8]! │ │ │ │ - blcs 0x1231ec │ │ │ │ + blcs 0x12312c │ │ │ │ @ instruction: 0x2641d157 │ │ │ │ @ instruction: 0xff34f02c │ │ │ │ vabd.s8 d30, d30, d25 │ │ │ │ vrsra.s64 d18, d26, #64 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ addsle r2, sl, r0, lsl #22 │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ @@ -222138,15 +222090,15 @@ │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ cdp2 1, 3, cr15, cr6, cr15, {5} │ │ │ │ @ instruction: 0xf9cef064 │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vshr.s64 q8, q14, #64 │ │ │ │ + vmla.i d16, d0, d0[3] │ │ │ │ strls r0, [r0, #-46] @ 0xffffffd2 │ │ │ │ cdp2 0, 9, cr15, cr10, cr13, {3} │ │ │ │ vaba.s8 q15, q7, │ │ │ │ vrsra.s64 d18, d26, #64 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ addle r2, r0, r0, lsl #22 │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ @@ -222158,15 +222110,15 @@ │ │ │ │ vrsra.s64 d18, d26, #64 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ bicle r2, r1, r0, lsl #22 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ cdp2 0, 14, cr15, cr10, cr12, {1} │ │ │ │ @ instruction: 0x4633e75f │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - subne pc, r0, r7, asr #12 │ │ │ │ + addseq pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr2, cr13, {3} │ │ │ │ strbcs lr, [r1], -sp, asr #14 │ │ │ │ svclt 0x0000e7e7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ stcle 8, cr2, [r9, #-0] │ │ │ │ stcle 8, cr2, [r6], {64} @ 0x40 │ │ │ │ @@ -222194,33 +222146,33 @@ │ │ │ │ @ instruction: 0xf04f0a01 │ │ │ │ movwcs r0, #2049 @ 0x801 │ │ │ │ subvs r6, r3, r3 │ │ │ │ @ instruction: 0xf8154629 │ │ │ │ ldrbmi r4, [r1], #-3841 @ 0xfffff0ff │ │ │ │ stccc 6, cr4, [r1], {48} @ 0x30 │ │ │ │ stmdale ip, {r0, r1, r2, r3, r4, r5, sl, fp, sp} │ │ │ │ - blx 0x525a66 │ │ │ │ + blx 0x5259a6 │ │ │ │ @ instruction: 0xf0041162 │ │ │ │ teqlt r0, pc, lsl r4 │ │ │ │ eorcc pc, r2, r7, asr r8 @ │ │ │ │ vst1.8 {d15-d16}, [r4], r8 │ │ │ │ @ instruction: 0xf8474323 │ │ │ │ strbmi r3, [sp, #-34] @ 0xffffffde │ │ │ │ andcs sp, r0, r8, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec40668 │ │ │ │ + bl 0xfec405a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ stmib sp, {r0, fp, sp, pc}^ │ │ │ │ - blmi 0x4b6080 │ │ │ │ + blmi 0x4b5fc0 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xffb4f7ff │ │ │ │ eorvs r9, r3, r1, lsl #22 │ │ │ │ rsbvs r9, r3, r2, lsl #22 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ @@ -222238,53 +222190,53 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strbvs pc, [ip, #-581] @ 0xfffffdbb @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ strmi r4, [r9], r7, lsl #12 │ │ │ │ stmdaeq r0, {r0, r2, r8, ip, sp, lr, pc}^ │ │ │ │ strcs r4, [r1], -ip, lsr #12 │ │ │ │ - blx 0x11a5b14 │ │ │ │ + blx 0x11a5a54 │ │ │ │ strbmi lr, [r4, #-1] │ │ │ │ @ instruction: 0x4623d014 │ │ │ │ svcne 0x0001f814 │ │ │ │ @ instruction: 0xf0031b5b │ │ │ │ mcrne 2, 2, r0, cr8, cr15, {0} │ │ │ │ ldmdacs pc!, {r0, r1, r3, r4, r6, r8, ip} @ │ │ │ │ vpmax.s8 d15, d2, d6 │ │ │ │ @ instruction: 0xf859d8f1 │ │ │ │ andsmi r3, sl, #35 @ 0x23 │ │ │ │ ldrtmi sp, [r8], -sp, ror #1 │ │ │ │ - blx 0x16a5b40 │ │ │ │ + blx 0x16a5a80 │ │ │ │ mvnle r4, r4, asr #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 10, cr15, cr0, cr12, {6} │ │ │ │ smulllt r4, pc, r9, fp @ │ │ │ │ - bpl 0x326bc0 │ │ │ │ + bpl 0x326b00 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ tstcs r0, r4, lsl r6 │ │ │ │ stmdage sp, {r7, r9, sp} │ │ │ │ movtls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdb lr, {r2, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf1aca82d │ │ │ │ vmla.i8 q15, q7, q5 │ │ │ │ vorr.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf1aa2395 │ │ │ │ tstcs r0, r0, lsl sl │ │ │ │ addshi pc, r0, #14286848 @ 0xda0000 │ │ │ │ smlabtne r9, sp, r9, lr │ │ │ │ - bcs 0x1035e4 │ │ │ │ + bcs 0x103524 │ │ │ │ vrhadd.s8 , q7, q15 │ │ │ │ @ instruction: 0xf2c06690 │ │ │ │ movwcs r2, #1685 @ 0x695 │ │ │ │ @ instruction: 0xf1046023 │ │ │ │ ldmdavs r3!, {r2, r8, fp} │ │ │ │ ldrble r0, [sp], #-792 @ 0xfffffce8 │ │ │ │ ldceq 8, cr6, [sl], {227} @ 0xe3 │ │ │ │ @@ -222296,163 +222248,163 @@ │ │ │ │ @ instruction: 0x61236923 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #7 │ │ │ │ ldrbmi r9, [r0], -r0, lsl #6 │ │ │ │ andcs r4, r0, #78643200 @ 0x4b00000 │ │ │ │ ldc2 0, cr15, [r4], #176 @ 0xb0 │ │ │ │ @ instruction: 0x46046833 │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ - bllt 0xfebd7c2c │ │ │ │ + bllt 0xfebd7b6c │ │ │ │ ldmdavs sl, {r2, r4, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbcshi pc, r1, r0, asr #32 │ │ │ │ andcs fp, r0, pc, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ mcrne 15, 2, r8, cr7, cr0, {7} │ │ │ │ vqsub.s8 d18, d5, d4 │ │ │ │ vmlsl.s q11, d0, d0[3] │ │ │ │ - blx 0x16b056 │ │ │ │ + blx 0x16af96 │ │ │ │ mrrcvs 2, 0, r6, r2, cr7 │ │ │ │ - bcs 0x117d94 │ │ │ │ + bcs 0x117cd4 │ │ │ │ @ instruction: 0xf1a4d154 │ │ │ │ - blcs 0x16a260 │ │ │ │ + blcs 0x16a1a0 │ │ │ │ @ instruction: 0x2c1cd90c │ │ │ │ @ instruction: 0xf64fd806 │ │ │ │ @ instruction: 0xf6ce73ff │ │ │ │ @ instruction: 0x41237379 │ │ │ │ ldrble r0, [r3, #2009] @ 0x7d9 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2l 7, cr15, [sl, #1020]! @ 0x3fc │ │ │ │ - blx 0x1a5d02 │ │ │ │ + blx 0x1a5c42 │ │ │ │ @ instruction: 0xf18c2113 │ │ │ │ strb pc, [r9, r7, ror #18] @ │ │ │ │ @ instruction: 0xf00aa92d │ │ │ │ bfi pc, fp, (invalid: 22:5) @ │ │ │ │ andls sl, r3, #737280 @ 0xb4000 │ │ │ │ - blx 0x6a5672 │ │ │ │ - bcs 0x10fe58 │ │ │ │ + blx 0x6a55b2 │ │ │ │ + bcs 0x10fd98 │ │ │ │ ldrsbt sp, [r1], -sp │ │ │ │ strbmi r2, [r9], -r0, lsl #5 │ │ │ │ @ instruction: 0xf726a82d │ │ │ │ - @ instruction: 0xe79bed92 │ │ │ │ + @ instruction: 0xe79bedf2 │ │ │ │ @ instruction: 0x23b8f24e │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrvs pc, [r0], lr, asr #4 │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - blcs 0x10b6dc │ │ │ │ + blcs 0x10b61c │ │ │ │ ldmdavs r3!, {r0, r3, r7, ip, lr, pc} │ │ │ │ strle r0, [r6, #1051] @ 0x41b │ │ │ │ mvnsmi pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x1076f0 │ │ │ │ + blcs 0x107630 │ │ │ │ @ instruction: 0xf10dd072 │ │ │ │ stmib sp, {r4, r8, fp}^ │ │ │ │ strbmi r1, [r8], -r4, lsl #2 │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ stc2 1, cr15, [sl], {175} @ 0xaf │ │ │ │ @ instruction: 0xf822f064 │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf6475700 │ │ │ │ - vshr.s64 d17, d16, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf06d002e │ │ │ │ strb pc, [r8, -pc, ror #25]! @ │ │ │ │ addle r2, r9, r1, lsl #20 │ │ │ │ adcsle r3, r3, r1, lsl #4 │ │ │ │ - bleq 0x6257fc │ │ │ │ + bleq 0x62573c │ │ │ │ stmdbge fp, {r3, r4, r5, r8, r9, fp, lr} │ │ │ │ - blx 0x3d36fe │ │ │ │ - bl 0x1e82e8 │ │ │ │ + blx 0x3d363e │ │ │ │ + bl 0x1e8228 │ │ │ │ ldrtmi r0, [r3], #2571 @ 0xa0b │ │ │ │ @ instruction: 0x3010f8da │ │ │ │ @ instruction: 0xf8da930c │ │ │ │ movwls r3, #45068 @ 0xb00c │ │ │ │ mcr2 7, 7, pc, cr14, cr15, {7} @ │ │ │ │ ldrdcc pc, [r8], #-139 @ 0xffffff75 │ │ │ │ strle r0, [sl], #-90 @ 0xffffffa6 │ │ │ │ svclt 0x00d82c00 │ │ │ │ stcle 6, cr4, [r3, #-132] @ 0xffffff7c │ │ │ │ svclt 0x00cc2c40 │ │ │ │ ldcpl 1, cr2, [r1, #-260]! @ 0xfffffefc │ │ │ │ @ instruction: 0xf18ca80d │ │ │ │ @ instruction: 0xf508f95f │ │ │ │ stmdage r9, {r0, r3, r8, r9, fp, ip, lr} │ │ │ │ - bleq 0x625b34 │ │ │ │ + bleq 0x625a74 │ │ │ │ @ instruction: 0xf7ff4659 │ │ │ │ @ instruction: 0xf508fe71 │ │ │ │ @ instruction: 0xf5085300 │ │ │ │ tstcc r4, fp, lsl #2 │ │ │ │ cmppcs r4, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ ldrbmi fp, [r9], -r2, lsl #18 │ │ │ │ ldrbmi sl, [r8], -sp, lsl #20 │ │ │ │ @ instruction: 0xf18c9303 │ │ │ │ andscs pc, r4, #2998272 @ 0x2dc000 │ │ │ │ tstcs r0, r3, lsl #22 │ │ │ │ andvs pc, r7, #2048 @ 0x800 │ │ │ │ cmppne r4, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ @ instruction: 0x07536c92 │ │ │ │ - blge 0x35eb7c │ │ │ │ + blge 0x35eabc │ │ │ │ ldrbmi r4, [r1], -sl, asr #12 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - mcr2 7, 4, pc, cr4, cr8, {2} @ │ │ │ │ - blx 0x1b23a2 │ │ │ │ + mcr2 7, 7, pc, cr4, cr8, {2} @ │ │ │ │ + blx 0x1b22e2 │ │ │ │ ldcvs 6, cr6, [r3], #28 │ │ │ │ svclt 0x00bc2b00 │ │ │ │ ldrbtvs r2, [r3], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0x462be736 │ │ │ │ ldrbmi sl, [r1], -r9, lsl #20 │ │ │ │ @ instruction: 0xf7584620 │ │ │ │ - strb pc, [pc, r9, ror #27]! @ │ │ │ │ + strb pc, [pc, r9, asr #28]! @ │ │ │ │ @ instruction: 0x4629463a │ │ │ │ - rscne pc, r4, r7, asr #12 │ │ │ │ + eorsne pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl], {109} @ 0x6d │ │ │ │ @ instruction: 0xf1bde703 │ │ │ │ andcs pc, r0, r7, lsl #21 │ │ │ │ - @ instruction: 0x73b4f24d │ │ │ │ + movwvc pc, #16973 @ 0x424d @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - tstpcs ip, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppne ip, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rscvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1519000 │ │ │ │ svclt 0x0000f94b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ umullseq r5, r5, r0, r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec409b0 │ │ │ │ + bl 0xfec408f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ - bmi 0x5159d0 │ │ │ │ + bmi 0x515910 │ │ │ │ ldmdavs r2, {r0, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ ldmib r3, {r9}^ │ │ │ │ stmib sp, {r9, ip, sp}^ │ │ │ │ @ instruction: 0xf7ff3201 │ │ │ │ - blmi 0x3a91a8 │ │ │ │ - blls 0x1c3840 │ │ │ │ + blmi 0x3a90e8 │ │ │ │ + blls 0x1c3780 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ @ instruction: 0xf1bdfb04 │ │ │ │ svclt 0x0000fa4b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec40a08 │ │ │ │ + bl 0xfec40948 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ stmib sp, {r0, fp, sp, pc}^ │ │ │ │ - blmi 0x476420 │ │ │ │ + blmi 0x476360 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stc2l 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ eorvs r9, r3, r1, lsl #22 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -222461,15 +222413,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1bdbd10 │ │ │ │ svclt 0x0000fa1f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec40a60 │ │ │ │ + bl 0xfec409a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ @ instruction: 0xf8dfb085 │ │ │ │ stmdbge r1, {r2, r6, lr, pc} │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @@ -222480,22 +222432,22 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x227a22 │ │ │ │ + blx 0x227962 │ │ │ │ @ instruction: 0xf9f0f1bd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec40abc │ │ │ │ + bl 0xfec409fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x82d684 │ │ │ │ - blmi 0x855b50 │ │ │ │ + bmi 0x82d5c4 │ │ │ │ + blmi 0x855a90 │ │ │ │ svceq 0x0070ee1d │ │ │ │ eorls r6, r1, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrbtmi r2, [fp], #-256 @ 0xffffff00 │ │ │ │ addcs r6, r0, #1769472 @ 0x1b0000 │ │ │ │ stmdage r1, {r0, r1, r6, r7, fp, ip, lr} │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ @@ -222517,31 +222469,31 @@ │ │ │ │ eorlt sp, r2, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf9acf1bd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - umulleq r6, r2, sl, r5 │ │ │ │ + addeq r6, r2, sl, asr r6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec40b48 │ │ │ │ + bl 0xfec40a88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrrmi 15, 5, r0, r5, cr8 │ │ │ │ - blmi 0x1255be8 │ │ │ │ + blmi 0x1255b28 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ strtls r6, [r3], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrbtmi r4, [fp], #-1549 @ 0xfffff9f3 │ │ │ │ @ instruction: 0x4604681b │ │ │ │ @ instruction: 0xf8d758f7 │ │ │ │ teqlt r2, r0 @ │ │ │ │ tstppl r9, r6, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstcc r4, r0, lsl r6 │ │ │ │ @ instruction: 0xf7262280 │ │ │ │ - stccs 12, cr14, [r0, #-0] │ │ │ │ + stccs 12, cr14, [r0, #-384] @ 0xfffffe80 │ │ │ │ addcs sp, r0, #56 @ 0x38 │ │ │ │ stmdage r3, {r8, sp} │ │ │ │ addsvc pc, r0, #14090240 @ 0xd70000 │ │ │ │ svc 0x0032f1ab │ │ │ │ @ instruction: 0xf18ba803 │ │ │ │ andcs pc, r0, #1012 @ 0x3f4 │ │ │ │ andcs sl, r2, r3, lsl #18 │ │ │ │ @@ -222563,16 +222515,16 @@ │ │ │ │ ldrcc r4, [r4], -sl, lsr #12 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf85af18c │ │ │ │ ldrtmi r2, [r0], -r9, lsl #2 │ │ │ │ @ instruction: 0xf80ef18c │ │ │ │ @ instruction: 0x46302113 │ │ │ │ @ instruction: 0xf80af18c │ │ │ │ - blmi 0x7b19f8 │ │ │ │ - blls 0x9c3a64 │ │ │ │ + blmi 0x7b1938 │ │ │ │ + blls 0x9c39a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12d0300 │ │ │ │ tstcs r0, r5, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4621bdf0 │ │ │ │ @ instruction: 0xf18b4630 │ │ │ │ @@ -222581,119 +222533,119 @@ │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf816f18c │ │ │ │ rscsle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf506e7f1 │ │ │ │ addcs r5, r0, #9 │ │ │ │ andscc r4, r4, r9, lsr #12 │ │ │ │ strpl pc, [r9], -r6, lsl #10 │ │ │ │ - bl 0xfe8a76d8 │ │ │ │ + bl 0xa7618 │ │ │ │ bfi r3, r4, #12, #4 │ │ │ │ rsbsmi pc, lr, pc, asr #8 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ @ instruction: 0xf647e7d3 │ │ │ │ - vaddw.s8 q9, q0, d12 │ │ │ │ - blmi 0x229f10 │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ + blmi 0x229e50 │ │ │ │ andls r2, r0, r9, ror #5 │ │ │ │ @ instruction: 0xffeaf150 │ │ │ │ @ instruction: 0xf916f1bd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r6, r2, lr, lsl #10 │ │ │ │ - eorseq sp, r3, r4, asr #15 │ │ │ │ + addeq r6, r2, lr, asr #11 │ │ │ │ + eorseq sp, r3, r4, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec40c78 │ │ │ │ + bl 0xfec40bb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x3eda60 │ │ │ │ + blmi 0x3ed9a0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ addcs r4, r0, #1048576 @ 0x100000 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, ip, asr r8 @ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ andpl pc, r9, r0, lsl #10 │ │ │ │ @ instruction: 0xf7263014 │ │ │ │ - andcs lr, r0, r0, ror fp │ │ │ │ + ldrdcs lr, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ - addeq r6, r2, r8, ror #7 │ │ │ │ + addeq r6, r2, r8, lsr #9 │ │ │ │ vnmls.f64 d4, d13, d10 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ cmppcs ip, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ msrcc SPSR_s, #13828096 @ 0xd30000 │ │ │ │ addsmi r1, r8, #128, 20 @ 0x80000 │ │ │ │ andcs fp, r0, ip, lsr #30 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - @ instruction: 0x008263b6 │ │ │ │ + addeq r6, r2, r6, ror r4 │ │ │ │ vnmls.f64 d4, d13, d13 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addscs pc, r0, #13828096 @ 0xd30000 │ │ │ │ andpl pc, r0, #8388608 @ 0x800000 │ │ │ │ msrcc SPSR_s, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf8d2b14b │ │ │ │ - bne 0xfe0f2874 │ │ │ │ + bne 0xfe0f27b4 │ │ │ │ svclt 0x00944283 │ │ │ │ andcs r2, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r2, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - addeq r6, r2, r6, lsl #7 │ │ │ │ + addeq r6, r2, r6, asr #8 │ │ │ │ tsteq fp, fp, asr #16 │ │ │ │ - blmi 0x3def70 │ │ │ │ + blmi 0x3deeb0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xb12a2364 │ │ │ │ cmppcc ip, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ addmi r1, sl, #790528 @ 0xc1000 │ │ │ │ ldmne r0, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - addeq r6, r2, r4, asr #6 │ │ │ │ + addeq r6, r2, r4, lsl #8 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ - blmi 0x7f5920 │ │ │ │ + blmi 0x7f5860 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ andvs r4, r4, ip, asr r3 │ │ │ │ ldrbtmi r4, [ip], #-3095 @ 0xfffff3e9 │ │ │ │ ldmdbpl r2, {r2, r5, fp, sp, lr} │ │ │ │ addscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ stcpl 5, cr15, [r0], {2} │ │ │ │ msrcs SPSR_s, #220, 16 @ 0xdc0000 │ │ │ │ @ instruction: 0xf8dcb1a2 │ │ │ │ - blvs 0x133a900 │ │ │ │ + blvs 0x133a840 │ │ │ │ @ instruction: 0xf85d1b09 │ │ │ │ addmi r4, sl, #4, 22 @ 0x1000 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ subvs r2, r2, r1, lsl #4 │ │ │ │ msrcc SPSR_s, #13828096 @ 0xd30000 │ │ │ │ andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ subvs r2, r2, r2, lsl #4 │ │ │ │ - blmi 0x227d30 │ │ │ │ + blmi 0x227c70 │ │ │ │ msrcc SPSR_s, #13828096 @ 0xd30000 │ │ │ │ andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - addeq r6, r2, r0, lsl r3 │ │ │ │ - strdeq r6, [r2], sl │ │ │ │ + ldrdeq r6, [r2], r0 │ │ │ │ + @ instruction: 0x008263ba │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ - blmi 0x79d9a0 │ │ │ │ + blmi 0x79d8e0 │ │ │ │ ldrbtmi r6, [fp], #-2890 @ 0xfffff4b6 │ │ │ │ stmdavs r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andcc pc, r3, ip, asr r8 @ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ cmppmi ip, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ @ instruction: 0xf8d31b12 │ │ │ │ @@ -222712,15 +222664,15 @@ │ │ │ │ stmvs r2, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ svcvs 0x0000f5b2 │ │ │ │ stmdavs r1, {r2, r8, r9, ip, lr, pc} │ │ │ │ @ instruction: 0xf04fe7ec │ │ │ │ @ instruction: 0xe7ee30ff │ │ │ │ andeq pc, fp, pc, rrx │ │ │ │ svclt 0x0000e7eb │ │ │ │ - addeq r6, r2, lr, lsl #5 │ │ │ │ + addeq r6, r2, lr, asr #6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ adclt r4, r5, r9, asr #22 │ │ │ │ strmi r6, [pc], -sp, lsl #16 │ │ │ │ @ instruction: 0x9323681b │ │ │ │ @@ -222744,15 +222696,15 @@ │ │ │ │ vst4.8 {d29,d31,d33,d35}, [pc :128], lr │ │ │ │ strbmi r3, [r5], -r0, lsl #6 │ │ │ │ adclt r4, r4, #64, 12 @ 0x4000000 │ │ │ │ andls pc, r0, r6, asr #17 │ │ │ │ movwcs r4, #796 @ 0x31c │ │ │ │ stceq 0, cr6, [r3], #-460 @ 0xfffffe34 │ │ │ │ eorlt r9, r4, #83886080 @ 0x5000000 │ │ │ │ - blcs 0x241f9c │ │ │ │ + blcs 0x241edc │ │ │ │ ldm pc, {r2, r3, r6, fp, ip, lr, pc}^ @ │ │ │ │ stmdbeq r9, {r0, r1, ip, sp, lr, pc} │ │ │ │ ldmdacc ip!, {r0, r3, r8, r9, lr} │ │ │ │ movwcs fp, #548 @ 0x224 │ │ │ │ andls pc, r0, r6, asr #17 │ │ │ │ ldrhtvs r6, [r3], #-4 │ │ │ │ ldrshvs r6, [r1, -r2]! │ │ │ │ @@ -222766,15 +222718,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst2.16 {d22,d24}, [pc :256], r8 │ │ │ │ strbmi r2, [r5], -r0, lsr #7 │ │ │ │ ldmdbvs r8!, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ andle r2, sp, r1, lsl #24 │ │ │ │ cmnpeq pc, #16 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x111dd40 │ │ │ │ + blcs 0x111dc80 │ │ │ │ movtcs fp, #8143 @ 0x1fcf │ │ │ │ strbmi pc, [r4, #1612]! @ 0x64c @ │ │ │ │ ldreq pc, [r4, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf0205ceb │ │ │ │ tstmi r8, #127 @ 0x7f │ │ │ │ stmdapl r6, {r0, r1, r2, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ orrcs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -222785,17 +222737,17 @@ │ │ │ │ @ instruction: 0xf8c661b5 │ │ │ │ bfi r8, ip, #0, #8 │ │ │ │ @ instruction: 0xe7c560f2 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ │ │ │ │ str r4, [lr, sp, asr #12] │ │ │ │ @ instruction: 0xff94f1bc │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vrsra.s64 d23, d20, #64 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ @ instruction: 0xf6470333 │ │ │ │ - vaddw.s8 q9, q0, d12 │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ andls r7, r0, sp, ror #5 │ │ │ │ mrc2 1, 2, pc, cr8, cr0, {2} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andvs r6, r3, fp, lsl #16 │ │ │ │ subvs r6, r3, fp, asr #16 │ │ │ │ addvs r6, r3, fp, lsl #17 │ │ │ │ @@ -222835,15 +222787,15 @@ │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ andmi pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0xf8ecf062 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8d98201 │ │ │ │ mrrcne 0, 0, r3, r8, cr0 │ │ │ │ andeq pc, r0, r9, asr #17 │ │ │ │ - blcs 0x907ea4 │ │ │ │ + blcs 0x907de4 │ │ │ │ mvnshi pc, r0, asr #32 │ │ │ │ andcs r4, sl, #45088768 @ 0x2b00000 │ │ │ │ @ instruction: 0xf0624649 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnhi pc, r0, asr #32 │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @ instruction: 0xf8c91c58 │ │ │ │ @@ -222851,75 +222803,75 @@ │ │ │ │ @ instruction: 0xf0402b20 │ │ │ │ @ instruction: 0x464381d7 │ │ │ │ strbmi r2, [r9], -sl, lsl #4 │ │ │ │ @ instruction: 0xf8caf062 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x81bef040 │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ - blcs 0x107ec4 │ │ │ │ - blcs 0xc19adc │ │ │ │ + blcs 0x107e04 │ │ │ │ + blcs 0xc19a1c │ │ │ │ @ instruction: 0x81b6f040 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ svclt 0x00c82900 │ │ │ │ ldcle 8, cr6, [sp, #-200] @ 0xffffff38 │ │ │ │ msreq CPSR_, #-2147483608 @ 0x80000028 │ │ │ │ stmdale fp!, {r5, r8, r9, fp, sp} │ │ │ │ cdp2 1, 2, cr15, cr4, cr11, {4} │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf18bdc17 │ │ │ │ stmdavs fp!, {r0, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blle 0x57a908 │ │ │ │ - bllt 0x1f81294 │ │ │ │ + blle 0x57a848 │ │ │ │ + bllt 0x1f811d4 │ │ │ │ mrrcne 8, 3, r6, r8, cr1 │ │ │ │ strcc r5, [r1], #-1273 @ 0xfffffb07 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ eorvs r1, r8, sl, asr #24 │ │ │ │ mlasvs r2, ip, r2, r4 │ │ │ │ @ instruction: 0xf8d9dbe4 │ │ │ │ ldmdavc r3, {sp} │ │ │ │ mrrcne 3, 8, fp, r4, cr3 │ │ │ │ @ instruction: 0xf643e7a2 │ │ │ │ vshr.s64 , q6, #64 │ │ │ │ swpcs r0, r5, [r1] │ │ │ │ - sbccs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + andscs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1bc6800 │ │ │ │ andcs pc, r1, pc, lsl #26 │ │ │ │ - blx 0x132651e │ │ │ │ + blx 0x132645e │ │ │ │ sbcsne pc, ip, r3, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ tstcs r1, r3, lsl r6 │ │ │ │ - adccs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + rscsne pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1bc6800 │ │ │ │ strdcs pc, [r1], -pc @ │ │ │ │ - blx 0xf2653e │ │ │ │ + blx 0xf2647e │ │ │ │ sbcsne pc, ip, r3, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ mrscs r9, R9_usr │ │ │ │ - rsccs pc, r0, #74448896 @ 0x4700000 │ │ │ │ + eorscs pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1bc6800 │ │ │ │ andcs pc, r1, pc, ror #25 │ │ │ │ - blx 0xb2655e │ │ │ │ + blx 0xb2649e │ │ │ │ strbtmi pc, [r4], #1612 @ 0x64c @ │ │ │ │ ldreq pc, [r4], #704 @ 0x2c0 │ │ │ │ vcgt.s8 d18, d5, d0 │ │ │ │ vqdmlsl.s q11, d0, d0[3] │ │ │ │ @ instruction: 0x71a30795 │ │ │ │ stc2l 1, cr15, [lr, #556] @ 0x22c │ │ │ │ and r4, r9, r3, lsl #12 │ │ │ │ ldmdblt r2!, {r1, r5, r6, r7, sl, fp, ip, lr} │ │ │ │ strbcs pc, [r4, #-2263] @ 0xfffff729 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf8c780ec │ │ │ │ movwcc r3, #5444 @ 0x1544 │ │ │ │ @ instruction: 0xf18b602b │ │ │ │ stmdavs fp!, {r0, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - stclle 2, cr4, [pc, #524]! @ 0xea174 │ │ │ │ + stclle 2, cr4, [pc, #524]! @ 0xea0b4 │ │ │ │ stc2l 1, cr15, [r0, #556] @ 0x22c │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ smlawthi r4, r0, r2, pc @ │ │ │ │ stclmi 6, cr15, [r4], #304 @ 0x130 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ vhsub.s8 d18, d5, d1 │ │ │ │ vqdmlsl.s q11, d0, d0[3] │ │ │ │ @@ -222928,15 +222880,15 @@ │ │ │ │ eorvs r0, sl, r0, lsl #28 │ │ │ │ ldrmi lr, [r3], r0 │ │ │ │ svccc 0x0001f811 │ │ │ │ ldclpl 1, cr11, [r8], #140 @ 0x8c │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ ldrbtpl r8, [sl], #247 @ 0xf7 │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ - bcs 0x112d7b0 │ │ │ │ + bcs 0x112d6f0 │ │ │ │ stmdbmi r4, {r0, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x71a32306 │ │ │ │ svccc 0x0001f81c │ │ │ │ @ instruction: 0xf88cb90b │ │ │ │ strmi r2, [ip] │ │ │ │ strdcs sp, [r0, -r8] │ │ │ │ strbvs pc, [ip], #-581 @ 0xfffffdbb @ │ │ │ │ @@ -222953,33 +222905,33 @@ │ │ │ │ addmi ip, r3, #0 │ │ │ │ movtcs sp, #4597 @ 0x11f5 │ │ │ │ stmdbcs r0, {r0, r1, r4, r5, sp, lr} │ │ │ │ addshi pc, r5, r0 │ │ │ │ andls pc, r0, r8, asr #17 │ │ │ │ tstpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x10407c │ │ │ │ + blcs 0x103fbc │ │ │ │ addshi pc, r0, r0, asr #32 │ │ │ │ tstcs r0, r3, lsl #22 │ │ │ │ stcmi 6, cr4, [sl, #-32]! @ 0xffffffe0 │ │ │ │ andpl pc, r9, #12582912 @ 0xc00000 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x26013214 │ │ │ │ mrrc2 1, 8, pc, r8, cr11 @ │ │ │ │ @ instruction: 0xf18ba80e │ │ │ │ movwcs pc, #19631 @ 0x4caf @ │ │ │ │ addcc pc, r4, sl, asr #17 │ │ │ │ - bicmi pc, r1, #-1610612732 @ 0xa0000004 │ │ │ │ + movwmi pc, #4682 @ 0x124a @ │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ mcrcs 0, 0, lr, cr3, cr4, {0} │ │ │ │ ldrbmi fp, [r1], -ip, lsr #31 │ │ │ │ - bge 0xcf2450 │ │ │ │ + bge 0xcf2390 │ │ │ │ @ instruction: 0xf18b4640 │ │ │ │ - blls 0xd28e04 │ │ │ │ + blls 0xd28d44 │ │ │ │ movweq pc, #4515 @ 0x11a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf845095b │ │ │ │ strcc r3, [r1], -r9, lsr #32 │ │ │ │ stmdbeq r5, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ eorle r2, fp, r1, asr #28 │ │ │ │ svchi 0x0001f814 │ │ │ │ @@ -222987,150 +222939,150 @@ │ │ │ │ mcrcs 12, 0, sp, cr6, cr5, {7} │ │ │ │ cdpcs 0, 0, cr13, cr8, cr6, {0} │ │ │ │ cdpcs 13, 0, cr13, cr11, cr1, {7} │ │ │ │ ldrbmi fp, [r1], -ip, lsl #30 │ │ │ │ strb r2, [r0, r0, lsl #2]! │ │ │ │ @ instruction: 0x4630aa30 │ │ │ │ strcs r2, [r7], -r0, lsl #2 │ │ │ │ - blx 0x13a66c6 │ │ │ │ + blx 0x13a6606 │ │ │ │ ldrbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf18b4640 │ │ │ │ - blls 0xd28db8 │ │ │ │ + blls 0xd28cf8 │ │ │ │ movweq pc, #4515 @ 0x11a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf845095b │ │ │ │ @ instruction: 0xf1093029 │ │ │ │ ldrb r0, [fp, r5, lsl #18] │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r6, r2, r2, lsr #1 │ │ │ │ + addeq r6, r2, r2, ror #2 │ │ │ │ addseq ip, r4, r4, lsr #26 │ │ │ │ umullseq r5, r5, r0, r6 @ │ │ │ │ @ instruction: 0xf8d72200 │ │ │ │ ldrbmi r0, [r1], -r4, asr #10 │ │ │ │ - blx 0xc26702 │ │ │ │ + blx 0xc26642 │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, asr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ adcshi pc, r4, r0, asr #32 │ │ │ │ andcs fp, r0, r5, asr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf18b8ff0 │ │ │ │ @ instruction: 0xf64cfcf1 │ │ │ │ vmls.i d20, d16, d0[5] │ │ │ │ stcne 4, cr0, [r3], {148} @ 0x94 │ │ │ │ and r2, r6, r0, lsr #4 │ │ │ │ - bcs 0x11041d8 │ │ │ │ + bcs 0x1104118 │ │ │ │ svcge 0x0010f73f │ │ │ │ movwcc r5, #5346 @ 0x14e2 │ │ │ │ eorvs r3, fp, r1, lsl #4 │ │ │ │ @ instruction: 0xf18b6032 │ │ │ │ stmdavs fp!, {r0, r2, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [r1, #524]! @ 0x20c │ │ │ │ strmi lr, [r9], r4, lsl #14 │ │ │ │ andcs lr, r6, #27787264 @ 0x1a80000 │ │ │ │ ldr r5, [r9, -r2, ror #9] │ │ │ │ biccs pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x10c1ac │ │ │ │ + blcs 0x10c0ec │ │ │ │ svcge 0x0068f43f │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0060f57f │ │ │ │ mvnsmi pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x1081cc │ │ │ │ + blcs 0x10810c │ │ │ │ stcge 0, cr13, [r8, #-240] @ 0xffffff10 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ @ instruction: 0xff1cf1ae │ │ │ │ - blx 0xfee26304 │ │ │ │ + blx 0xfee26244 │ │ │ │ strmi r9, [r1], -sl, lsl #22 │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf6479000 │ │ │ │ - vmla.i d19, d0, d0[2] │ │ │ │ + vshr.s64 d18, d8, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ strb pc, [r1, -r1, lsl #31] @ │ │ │ │ @ instruction: 0xf1be6033 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andlt pc, r0, r5, asr #17 │ │ │ │ ldrbne pc, [ip], #1603 @ 0x643 @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ mrscs r9, (UNDEF: 1) │ │ │ │ - eorcc pc, ip, #74448896 @ 0x4700000 │ │ │ │ + rsbscs pc, ip, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1bc6820 │ │ │ │ andcs pc, r1, r7, lsr #23 │ │ │ │ @ instruction: 0xf9e0f18c │ │ │ │ bicsne pc, ip, #70254592 @ 0x4300000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r5, lsr r2 │ │ │ │ - rscscs pc, r4, r7, asr #12 │ │ │ │ + subcs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19a681b │ │ │ │ andcs pc, r1, r3, ror pc @ │ │ │ │ @ instruction: 0xf9d0f18c │ │ │ │ @ instruction: 0xf6474649 │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vshr.s64 q9, q6, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xe713ff53 │ │ │ │ bicsne pc, ip, #70254592 @ 0x4300000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r9, lsr #4 │ │ │ │ - rsbscs pc, r8, r7, asr #12 │ │ │ │ + sbcne pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19a681b │ │ │ │ andcs pc, r1, fp, asr pc @ │ │ │ │ @ instruction: 0xf9b8f18c │ │ │ │ bicsne pc, ip, #70254592 @ 0x4300000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r8, lsr #4 │ │ │ │ - subcs pc, ip, r7, asr #12 │ │ │ │ + addsne pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19a681b │ │ │ │ andcs pc, r1, fp, asr #30 │ │ │ │ @ instruction: 0xf9a8f18c │ │ │ │ bicsne pc, ip, #70254592 @ 0x4300000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, sl, lsr #4 │ │ │ │ - eorcs pc, r0, r7, asr #12 │ │ │ │ + rsbsne pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19a681b │ │ │ │ andcs pc, r1, fp, lsr pc @ │ │ │ │ @ instruction: 0xf998f18c │ │ │ │ stc2 1, cr15, [r0, #-752]! @ 0xfffffd10 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blmi 0xe3bad8 │ │ │ │ + blmi 0xe3ba18 │ │ │ │ strmi fp, [r6], -r8, lsl #1 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ tstpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ @ instruction: 0xf8d0681b │ │ │ │ - bllt 0x5c6c8c │ │ │ │ + bllt 0x5c6bcc │ │ │ │ addcs r8, r0, #573440 @ 0x8c000 │ │ │ │ @ instruction: 0xf1074621 │ │ │ │ - b 0x11aa5e8 │ │ │ │ + b 0x11aa528 │ │ │ │ adcvs r4, r3, r8, lsl #6 │ │ │ │ - svc 0x006ef725 │ │ │ │ + svc 0x00cef725 │ │ │ │ @ instruction: 0xf5072201 │ │ │ │ @ instruction: 0xf8c75300 │ │ │ │ @ instruction: 0xf8c350d0 │ │ │ │ - blmi 0x9b3010 │ │ │ │ - blls 0x2c431c │ │ │ │ + blmi 0x9b2f50 │ │ │ │ + blls 0x2c425c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle sp, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -223145,90 +223097,90 @@ │ │ │ │ vrsra.s64 q10, q14, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ smlatbcs r0, fp, r1, fp │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1ae1104 │ │ │ │ @ instruction: 0xf063fe51 │ │ │ │ - blls 0x228ab4 │ │ │ │ - bls 0x17bb18 │ │ │ │ + blls 0x2289f4 │ │ │ │ + bls 0x17ba58 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - sbccc pc, r4, r7, asr #12 │ │ │ │ + andscc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr6, cr12, {3} │ │ │ │ @ instruction: 0x4631e7b2 │ │ │ │ @ instruction: 0xf647462a │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vmla.i d19, d0, d0[2] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ str pc, [r9, sp, lsr #29]! │ │ │ │ stc2 1, cr15, [sl], #752 @ 0x2f0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41548 │ │ │ │ + bl 0xfec41488 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x6ee0f0 │ │ │ │ - blmi 0x7165e0 │ │ │ │ + bmi 0x6ee030 │ │ │ │ + blmi 0x716520 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ eorls r6, r1, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrbtmi r4, [fp], #-1540 @ 0xfffff9fc │ │ │ │ rsbscs r6, ip, #1769472 @ 0x1b0000 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ andpl pc, r3, ip, asr r8 @ │ │ │ │ - b 0x1126a20 │ │ │ │ + b 0x1126960 │ │ │ │ andcs sl, r0, #1024 @ 0x400 │ │ │ │ andpl pc, r8, r5, lsl #10 │ │ │ │ andscc r4, r0, r1, lsr #12 │ │ │ │ strls r2, [r1], #-1408 @ 0xfffffa80 │ │ │ │ @ instruction: 0xf7ff9503 │ │ │ │ - blmi 0x36a120 │ │ │ │ - blls 0x9443f8 │ │ │ │ + blmi 0x36a060 │ │ │ │ + blls 0x944338 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r3, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldc2l 1, cr15, [r0], #-752 @ 0xfffffd10 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r5, r2, lr, lsl #22 │ │ │ │ + addeq r5, r2, lr, asr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec415c0 │ │ │ │ + bl 0xfec41500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r9], {96} @ 0x60 │ │ │ │ - blmi 0x756658 │ │ │ │ + blmi 0x756598 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ strtls r6, [r1], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrbtmi r4, [fp], #-1550 @ 0xfffff9f2 │ │ │ │ @ instruction: 0x4604681b │ │ │ │ tstcs r0, r5, lsl r6 │ │ │ │ stmdage r2, {r2, r3, r4, r5, r6, r9, sp} │ │ │ │ andvc pc, r3, ip, asr r8 @ │ │ │ │ - b 0x1a6a9c │ │ │ │ + b 0x1a69dc │ │ │ │ andcs sl, r3, #1024 @ 0x400 │ │ │ │ andpl pc, r8, r7, lsl #10 │ │ │ │ andscc r4, r0, r1, lsr #12 │ │ │ │ stmib sp, {r0, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff6503 │ │ │ │ - blmi 0x36a0a4 │ │ │ │ - blls 0x944474 │ │ │ │ + blmi 0x369fe4 │ │ │ │ + blls 0x9443b4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r3, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ ldc2 1, cr15, [r2], #-752 @ 0xfffffd10 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - umulleq r5, r2, r6, sl │ │ │ │ + addeq r5, r2, r6, asr fp │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec4163c │ │ │ │ + bl 0xfec4157c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr7, cr0, {7} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ ldrdgt pc, [r4], r7 @ │ │ │ │ @ instruction: 0x9010f8dd │ │ │ │ ldrdhi pc, [r0], -ip @ │ │ │ │ @@ -223239,30 +223191,30 @@ │ │ │ │ svclt 0x000c000b │ │ │ │ tstcs r1, r2, lsl #2 │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ @ instruction: 0xf44fffa1 │ │ │ │ strbmi r3, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf75132d4 │ │ │ │ - svclt 0x0000fc37 │ │ │ │ + svclt 0x0000fc97 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec41690 │ │ │ │ + bl 0xfec415d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr7, cr8, {7} │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8d7461d │ │ │ │ - bvs 0x20c6734 │ │ │ │ + bvs 0x20c6674 │ │ │ │ ldrmi fp, [r8, r7, lsl #2]! │ │ │ │ andcs r2, r7, r1, lsl #2 │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ @ instruction: 0xf44fff83 │ │ │ │ strtmi r3, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf75132d4 │ │ │ │ - svclt 0x0000fc19 │ │ │ │ + svclt 0x0000fc79 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ umlalslt r4, r1, pc, ip @ │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ stmdavs r4!, {r4, r5, r6, r8, r9, sl, fp, pc} │ │ │ │ @@ -223275,42 +223227,42 @@ │ │ │ │ @ instruction: 0xf8d77003 │ │ │ │ @ instruction: 0xf1ab9290 │ │ │ │ vmul.i8 q15, , q13 │ │ │ │ vqdmlal.s q11, d0, d0[3] │ │ │ │ @ instruction: 0xf8d30395 │ │ │ │ adcmi r3, r3, #68, 10 @ 0x11000000 │ │ │ │ mrshi pc, (UNDEF: 3) @ │ │ │ │ - blcs 0x1047c4 │ │ │ │ + blcs 0x104704 │ │ │ │ svcne 0x0022dd08 │ │ │ │ stmdale r5, {r0, r1, r2, r9, fp, sp} │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ strls r9, [r4, #-658] @ 0xfffffd6e │ │ │ │ strgt r0, [r4], #-1170 @ 0xfffffb6e │ │ │ │ - bcs 0x10b1eb8 │ │ │ │ + bcs 0x10b1df8 │ │ │ │ andcs sp, r0, #7798784 @ 0x770000 │ │ │ │ andls r9, r4, #1610612736 @ 0x60000000 │ │ │ │ - bmi 0xffa27e6c │ │ │ │ - beq 0xfe627040 │ │ │ │ + bmi 0xffa27dac │ │ │ │ + beq 0xfe626f80 │ │ │ │ andcs pc, r4, sl, lsl r8 @ │ │ │ │ @ instruction: 0xf1029205 │ │ │ │ @ instruction: 0xf1bb3bff │ │ │ │ stmdale r8!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp}^ │ │ │ │ andsvc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ - bcs 0x1045a4 │ │ │ │ + bcs 0x1044e4 │ │ │ │ tstphi r0, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stccs 8, cr6, [r0], {44} @ 0x2c │ │ │ │ mcrrcs 13, 0, sp, r0, cr4 │ │ │ │ msrhi SP_hyp, r0 │ │ │ │ andmi pc, r4, sl, lsl r8 @ │ │ │ │ rsbscs r2, r4, #0, 2 │ │ │ │ tstls r0, #1114112 @ 0x110000 │ │ │ │ strls r9, [lr], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf1ab910f │ │ │ │ - blls 0x2e4a6c │ │ │ │ + blls 0x2e49ac │ │ │ │ addeq pc, r0, #51 @ 0x33 │ │ │ │ sbcshi pc, r0, r0 │ │ │ │ @ instruction: 0xf0001d99 │ │ │ │ ldmib r5, {r0, r2, r3, r6, r7, pc}^ │ │ │ │ ldccs 2, cr1, [r1], {3} │ │ │ │ teqphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00042c1d │ │ │ │ @@ -223319,19 +223271,19 @@ │ │ │ │ msrhi CPSR_c, r0, asr #32 │ │ │ │ addslt r2, fp, #132, 8 @ 0x84000000 │ │ │ │ stmdbge lr, {r0, r1, r4, r8, r9, lr} │ │ │ │ tstls r0, #128, 4 │ │ │ │ strls pc, [fp], #-2820 @ 0xfffff4fc │ │ │ │ stmdbpl r0, {r0, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ adcvc pc, ip, r4, lsl #10 │ │ │ │ - ldcl 7, cr15, [sl, #148] @ 0x94 │ │ │ │ + cdp 7, 3, cr15, cr10, cr5, {1} │ │ │ │ @ instruction: 0xf8c49b05 │ │ │ │ movwcs r3, #4436 @ 0x1154 │ │ │ │ cmppcc r8, #13172736 @ p-variant is OBSOLETE @ 0xc90000 │ │ │ │ - blcs 0x1111e8 │ │ │ │ + blcs 0x111128 │ │ │ │ cmpphi r0, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ vmla.f32 q11, , q9 │ │ │ │ vsubw.s8 q11, q8, d4 │ │ │ │ addsmi r0, sl, #4, 6 @ 0x10000000 │ │ │ │ vmla.i8 d29, d1, d6 │ │ │ │ vsra.s64 d22, d4, #64 │ │ │ │ addmi r0, sl, #4, 2 │ │ │ │ @@ -223342,16 +223294,16 @@ │ │ │ │ @ instruction: 0x462066f3 │ │ │ │ @ instruction: 0xf9fef18b │ │ │ │ strtmi r2, [r0], -r7, lsl #2 │ │ │ │ @ instruction: 0xf9faf18b │ │ │ │ ldrbtmi r4, [fp], #-2897 @ 0xfffff4af │ │ │ │ @ instruction: 0xf858681b │ │ │ │ @ instruction: 0xf7270003 │ │ │ │ - blmi 0x1429da8 │ │ │ │ - blls 0xcc4690 │ │ │ │ + blmi 0x1429e68 │ │ │ │ + blls 0xcc45d0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorslt r8, r1, r3, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -223364,75 +223316,75 @@ │ │ │ │ @ instruction: 0xf646f95d │ │ │ │ vsubw.s8 , q0, d12 │ │ │ │ pkhbtmi r2, r2, r5, lsl #7 │ │ │ │ ldmdavs fp, {r1, r3, fp, ip, pc} │ │ │ │ @ instruction: 0xf0311ac0 │ │ │ │ andls pc, r4, fp, asr #18 │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ - blcs 0x144928 │ │ │ │ - bls 0x39a2f0 │ │ │ │ + blcs 0x144868 │ │ │ │ + bls 0x39a230 │ │ │ │ @ instruction: 0xf47f9206 │ │ │ │ vrecps.f32 q13, q2, │ │ │ │ vrsra.s64 , q10, #64 │ │ │ │ stmiavs ip!, {r0, r2, r4, r7, r8, r9}^ │ │ │ │ msreq SPSR_f, r6, lsl #2 │ │ │ │ andcs r2, r2, r0, lsl #4 │ │ │ │ - bne 0xffa04708 │ │ │ │ + bne 0xffa04648 │ │ │ │ @ instruction: 0xf91ef18b │ │ │ │ ldrbmi r9, [r2], -sl, lsl #22 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ mcr2 7, 7, pc, cr14, cr15, {7} @ │ │ │ │ mvnspl pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmdage r9, {r2, r4, r5, r7, r8, fp, sp, lr} │ │ │ │ ldmdavs fp, {r1, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ strbcs pc, [r0], #964 @ 0x3c4 @ │ │ │ │ stmdbeq r3, {r1, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ ldclvs 6, cr4, [r3, #132]! @ 0x84 │ │ │ │ @ instruction: 0xf7f09309 │ │ │ │ strmi pc, [r0], r5, lsr #18 │ │ │ │ eorsle r2, fp, r0, lsl #24 │ │ │ │ - blcs 0x184984 │ │ │ │ + blcs 0x1848c4 │ │ │ │ stmdacs r2, {r1, r2, r3, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf646d00e │ │ │ │ vsubw.s8 , q0, d12 │ │ │ │ stmdals r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - bne 0xff104758 │ │ │ │ + bne 0xff104698 │ │ │ │ @ instruction: 0xf90cf031 │ │ │ │ adcle r2, r9, r0, lsl #16 │ │ │ │ - blcs 0x1849a4 │ │ │ │ + blcs 0x1848e4 │ │ │ │ addshi pc, r8, r0 │ │ │ │ @ instruction: 0xf1062501 │ │ │ │ andcs r0, r0, #104, 2 │ │ │ │ @ instruction: 0xf18b2002 │ │ │ │ stcls 8, cr15, [r9], {233} @ 0xe9 │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0xf509fe8d │ │ │ │ movwcs r5, #6400 @ 0x1900 │ │ │ │ @ instruction: 0xf8c94638 │ │ │ │ @ instruction: 0xf7273358 │ │ │ │ - @ instruction: 0xe77afd5d │ │ │ │ + @ instruction: 0xe77afdbd │ │ │ │ andsls r6, r1, #15335424 @ 0xea0000 │ │ │ │ andsls r6, r2, #688128 @ 0xa8000 │ │ │ │ ldr r2, [r9, -r0, lsl #4]! │ │ │ │ strbmi r9, [fp], -r9, lsl #20 │ │ │ │ msreq SPSR_f, r6, lsl #2 │ │ │ │ @ instruction: 0xf7f04638 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x006bf47f │ │ │ │ svceq 0x0002f1b8 │ │ │ │ strb sp, [pc, r5, asr #3] │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r5, r2, r8, lsl #19 │ │ │ │ - addeq r5, r2, sl, asr r8 │ │ │ │ + addeq r5, r2, r8, asr #20 │ │ │ │ + addeq r5, r2, sl, lsl r9 │ │ │ │ adcscs pc, r6, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ - bcs 0x10c7b4 │ │ │ │ + bcs 0x10c6f4 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr8, cr15, {1} │ │ │ │ addsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [r0], #-2066 @ 0xfffff7ee │ │ │ │ mrcge 5, 7, APSR_nzcv, cr0, cr15, {3} │ │ │ │ mvnsmi pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @@ -223440,28 +223392,28 @@ │ │ │ │ tstcc r0, #8, 6 @ 0x20000000 │ │ │ │ subsle r2, r6, r0, lsl #20 │ │ │ │ stmdage sl, {r8, sp} │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r3, r8, ip}^ │ │ │ │ @ instruction: 0xf1ae110c │ │ │ │ @ instruction: 0xf062fc03 │ │ │ │ - blls 0x2ea618 │ │ │ │ + blls 0x2ea558 │ │ │ │ strmi r9, [r1], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6479b05 │ │ │ │ - vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d19, d0, d0[7] │ │ │ │ movwls r0, #8238 @ 0x202e │ │ │ │ - blls 0x410fe8 │ │ │ │ + blls 0x410f28 │ │ │ │ @ instruction: 0xf06c9401 │ │ │ │ stmiavs fp!, {r0, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldc 6, cr14, [pc, #808] @ 0xeaaf4 │ │ │ │ + ldc 6, cr14, [pc, #808] @ 0xeaa34 │ │ │ │ rsbscs r7, r4, #40, 22 @ 0xa000 │ │ │ │ ldmdage r1, {r8, sp} │ │ │ │ stc 3, cr9, [sp, #28] │ │ │ │ @ instruction: 0xf1ab7b0e │ │ │ │ - blls 0x2e4810 │ │ │ │ + blls 0x2e4750 │ │ │ │ addeq pc, r0, #51 @ 0x33 │ │ │ │ ldcne 0, cr13, [sl, #648] @ 0x288 │ │ │ │ ldmib r5, {r5, r7, ip, lr, pc}^ │ │ │ │ stmib sp, {r0, r1, r9, ip}^ │ │ │ │ stmdbvs sl!, {r0, r4, r9, ip}^ │ │ │ │ vst1.8 {d25-d28}, [pc :64], r3 │ │ │ │ ldrb r2, [r7], r0, lsr #5 │ │ │ │ @@ -223479,74 +223431,74 @@ │ │ │ │ ldrt r2, [pc], r0, lsl #5 │ │ │ │ @ instruction: 0xf7f04648 │ │ │ │ streq pc, [r4, -fp, asr #18] │ │ │ │ strcs fp, [r0, #-3912] @ 0xfffff0b8 │ │ │ │ svcge 0x0061f53f │ │ │ │ adcvs r2, fp, r1, lsl #6 │ │ │ │ @ instruction: 0x4619e75c │ │ │ │ - blls 0x23c0d0 │ │ │ │ - subsmi pc, r8, r7, asr #12 │ │ │ │ + blls 0x23c010 │ │ │ │ + adccc pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr], {108} @ 0x6c │ │ │ │ str r6, [r3], fp, lsr #17 │ │ │ │ - blx 0x7a6f4c │ │ │ │ + blx 0x7a6e8c │ │ │ │ orrcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #18 │ │ │ │ sbcscc pc, r4, #13041664 @ 0xc70000 │ │ │ │ - blx 0x12285b0 │ │ │ │ + blx 0xfea284f0 │ │ │ │ andeq r0, r0, r1, asr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec41a7c │ │ │ │ + bl 0xfec419bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x82e644 │ │ │ │ + blmi 0x82e584 │ │ │ │ stmdacs fp, {r1, r5, r7, ip, sp, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs fp, r0, #2, 30 │ │ │ │ movtvs pc, #49733 @ 0xc245 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0008a802 │ │ │ │ smlabtcs ip, r3, r8, pc @ │ │ │ │ - blmi 0x5b32a0 │ │ │ │ + blmi 0x5b31e0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andmi pc, r3, ip, asr r8 @ │ │ │ │ svc 0x009cf1aa │ │ │ │ - blge 0x132cec │ │ │ │ + blge 0x132c2c │ │ │ │ andpl pc, r8, r4, lsl #10 │ │ │ │ andscc r2, r0, r0, lsl #4 │ │ │ │ smlabbls r1, r0, r4, r2 │ │ │ │ @ instruction: 0xf7ff9403 │ │ │ │ - blmi 0x369bd8 │ │ │ │ - blls 0x944940 │ │ │ │ + blmi 0x369b18 │ │ │ │ + blls 0x944880 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf9ccf1bc │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r5, r2, r0, asr #11 │ │ │ │ + addeq r5, r2, r0, lsl #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41b08 │ │ │ │ + bl 0xfec41a48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ strmi r4, [ip], -pc, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r3, #8960 @ 0x2300 │ │ │ │ ldmdblt r0!, {r0, r3, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - blmi 0xaf2930 │ │ │ │ - blls 0x1c499c │ │ │ │ + blmi 0xaf2870 │ │ │ │ + blls 0x1c48dc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_und │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460fbdf0 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ @@ -223558,48 +223510,48 @@ │ │ │ │ stccs 1, cr13, [r0], {227} @ 0xe3 │ │ │ │ strbtmi sp, [fp], -r0, ror #1 │ │ │ │ eorsvs ip, r8, r7, lsl #22 │ │ │ │ adcsvs r6, sl, r9, ror r0 │ │ │ │ andcs lr, ip, #57147392 @ 0x3680000 │ │ │ │ @ instruction: 0xf01a2003 │ │ │ │ strmi pc, [r7], -fp, lsr #26 │ │ │ │ - blmi 0x617584 │ │ │ │ + blmi 0x6174c4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xf8d32364 │ │ │ │ movwcs r1, #9052 @ 0x235c │ │ │ │ @ instruction: 0xb12a9100 │ │ │ │ - bne 0x17c5774 │ │ │ │ + bne 0x17c56b4 │ │ │ │ svclt 0x0094429a │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ andcc lr, r1, #3358720 @ 0x334000 │ │ │ │ bicle r2, r9, r0, lsl #26 │ │ │ │ - blgt 0x2bc368 │ │ │ │ + blgt 0x2bc2a8 │ │ │ │ rsbsvs r6, r9, r8, lsr r0 │ │ │ │ @ instruction: 0xe7b360ba │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf1bce7b1 │ │ │ │ svclt 0x0000f961 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r5, r2, r8, ror #9 │ │ │ │ + addeq r5, r2, r8, lsr #11 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ ldmdavc r0, {r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - bmi 0xfe8fc24c │ │ │ │ + bmi 0xfe8fc18c │ │ │ │ strmi fp, [r7], -fp, lsr #1 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ ldmdavs r2, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9229 │ │ │ │ - blcs 0xeb208 │ │ │ │ + blcs 0xeb148 │ │ │ │ sbcshi pc, r0, r0, asr #32 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ svceq 0x003ff1b9 │ │ │ │ tstphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0013b124 │ │ │ │ svccs 0x0009bf18 │ │ │ │ mrshi pc, (UNDEF: 12) @ │ │ │ │ @@ -223616,15 +223568,15 @@ │ │ │ │ @ instruction: 0xf505ff47 │ │ │ │ tstcc r8, #872415232 @ 0x34000000 │ │ │ │ vaddw.u q1, , d1 │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r3, {r8, r9, sl, fp, sp}^ │ │ │ │ stmdacs r0, {ip} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bcs 0x10e7d8 │ │ │ │ + bcs 0x10e718 │ │ │ │ rscshi pc, r2, r0, asr #32 │ │ │ │ andscs fp, r4, #-2147483609 @ 0x80000027 │ │ │ │ movtvs pc, #49733 @ 0xc245 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ movwcc pc, #39682 @ 0x9b02 @ │ │ │ │ andeq pc, ip, #-2147483647 @ 0x80000001 │ │ │ │ cmppeq r0, r3, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -223643,120 +223595,120 @@ │ │ │ │ subseq pc, r0, #-1073741824 @ 0xc0000000 │ │ │ │ ldrvs r6, [r8], #2144 @ 0x860 │ │ │ │ ldrbvs r6, [r8], #2208 @ 0x8a0 │ │ │ │ stm r2, {r0, r1, r8, fp, lr, pc} │ │ │ │ @ instruction: 0xf1bc0003 │ │ │ │ @ instruction: 0xd1270f00 │ │ │ │ @ instruction: 0xf80cf18b │ │ │ │ - blle 0x5fb598 │ │ │ │ + blle 0x5fb4d8 │ │ │ │ @ instruction: 0xf0131ff3 │ │ │ │ strdle r0, [ip, #-251] @ 0xffffff05 │ │ │ │ - blmi 0x19f2ae4 │ │ │ │ - blls 0xb44b50 │ │ │ │ + blmi 0x19f2a24 │ │ │ │ + blls 0xb44a90 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strhtlt r8, [fp], -pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vcge.s8 q12, q15, q8 │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r7, #1370]! @ 0x55a │ │ │ │ @ instruction: 0xf6474639 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.i d20, d16, d0[2] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xe7dffab9 │ │ │ │ biccs pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x10cb98 │ │ │ │ + blcs 0x10cad8 │ │ │ │ vqadd.s8 , q15, q0 │ │ │ │ vrsra.s64 d22, d0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r9, #1049] @ 0x419 │ │ │ │ mvnsmi pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x108bb4 │ │ │ │ + blcs 0x108af4 │ │ │ │ addhi pc, r9, r0 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ smlabtne r2, sp, r9, lr │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ - blx 0xb27214 │ │ │ │ + blx 0xb27154 │ │ │ │ stc2l 0, cr15, [r0, #392] @ 0x188 │ │ │ │ strmi r2, [r1], -r0, asr #6 │ │ │ │ - bls 0x18f76c │ │ │ │ - andpl pc, r4, r7, asr #12 │ │ │ │ + bls 0x18f6ac │ │ │ │ + subsmi pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strls r9, [r0], -r4, lsl #22 │ │ │ │ - blx 0xfe426d28 │ │ │ │ + blx 0xfe426c68 │ │ │ │ addcs lr, ip, #44564480 @ 0x2a80000 │ │ │ │ stmdage r6, {r8, sp} │ │ │ │ cdp 1, 3, cr15, cr8, cr10, {5} │ │ │ │ @ instruction: 0xf18aa807 │ │ │ │ tstpcs r4, #3, 30 @ p-variant is OBSOLETE │ │ │ │ eorls r2, r7, #4, 4 @ 0x40000000 │ │ │ │ strpl pc, [r9, #-2819] @ 0xfffff4fd │ │ │ │ - blcs 0x145d44 │ │ │ │ - blcs 0x11ec8c │ │ │ │ + blcs 0x145c84 │ │ │ │ + blcs 0x11ebcc │ │ │ │ svccs 0x0008d141 │ │ │ │ svccs 0x0002dc32 │ │ │ │ movwcs sp, #3122 @ 0xc32 │ │ │ │ eors r9, r4, r6, lsl #6 │ │ │ │ biccs pc, r6, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x10cc24 │ │ │ │ + blcs 0x10cb64 │ │ │ │ svcge 0x0028f43f │ │ │ │ orrsvs pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [r8], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0020f57f │ │ │ │ mvnsmi pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x108c44 │ │ │ │ + blcs 0x108b84 │ │ │ │ tstcs r0, r3, lsr r0 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1ae1104 │ │ │ │ @ instruction: 0xf062f9e1 │ │ │ │ movtcs pc, #3449 @ 0xd79 @ │ │ │ │ movwls r4, #5633 @ 0x1601 │ │ │ │ @ instruction: 0xf6479a02 │ │ │ │ - vaddl.s8 q10, d16, d8 │ │ │ │ - blls 0x1eacb8 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ + blls 0x1eabf8 │ │ │ │ @ instruction: 0xf06c9700 │ │ │ │ str pc, [r1, -r5, asr #20] │ │ │ │ bicle r2, ip, fp, lsl #30 │ │ │ │ - bicmi pc, r1, #-1610612732 @ 0xa0000004 │ │ │ │ + movwmi pc, #4682 @ 0x124a @ │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ andcs r9, r0, #402653184 @ 0x18000000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stc2 1, cr15, [r6, #552] @ 0x228 │ │ │ │ stcvs 7, cr14, [sl], #380 @ 0x17c │ │ │ │ - bicmi pc, r1, #-1610612732 @ 0xa0000004 │ │ │ │ + movwmi pc, #4682 @ 0x124a @ │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ sbcseq r9, r3, r6, lsl #6 │ │ │ │ movwcs fp, #20290 @ 0x4f42 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ strb r9, [ip, r7, lsr #6]! │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ subcs lr, r0, #20709376 @ 0x13c0000 │ │ │ │ @ instruction: 0xf6474639 │ │ │ │ - vmla.i d20, d16, d0[3] │ │ │ │ + vmov.i32 d20, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xe6dbfa1f │ │ │ │ rsbsmi pc, lr, pc, asr #8 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ subcs lr, r0, #17039360 @ 0x1040000 │ │ │ │ @ instruction: 0xf6474631 │ │ │ │ - vmla.i d21, d0, d0[1] │ │ │ │ + vshr.s64 d20, d4, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xe72ffa11 │ │ │ │ @ instruction: 0xf80ef1bc │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r5, r2, r2, asr #8 │ │ │ │ + addeq r5, r2, r2, lsl #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0xf5a0b0a5 │ │ │ │ addcs r5, r0, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @@ -223766,24 +223718,24 @@ │ │ │ │ andls r6, r0, r0, lsl #5 │ │ │ │ @ instruction: 0xf506484b │ │ │ │ @ instruction: 0xf5065a0d │ │ │ │ @ instruction: 0xf5065709 │ │ │ │ stmdavs r0, {r8, r9, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9023 │ │ │ │ stmdage r3, {} @ │ │ │ │ - beq 0x7270ec │ │ │ │ + beq 0x72702c │ │ │ │ @ instruction: 0xf1aa3714 │ │ │ │ @ instruction: 0xf8daed96 │ │ │ │ - bcs 0xf2cd0 │ │ │ │ + bcs 0xf2c10 │ │ │ │ stmdage r3, {r1, r5, r6, ip, lr, pc} │ │ │ │ cdp2 1, 5, cr15, cr12, cr10, {4} │ │ │ │ stmdbge r3, {r9, sp} │ │ │ │ @ instruction: 0xf18a2002 │ │ │ │ @ instruction: 0xf8d6fdfd │ │ │ │ - bllt 0xbfb028 │ │ │ │ + bllt 0xbfaf68 │ │ │ │ strcs r4, [r1], #-1589 @ 0xfffff9cb │ │ │ │ strcc lr, [r1], #-3 │ │ │ │ mcrrcs 5, 8, r3, r1, cr4 │ │ │ │ @ instruction: 0xf8dbd035 │ │ │ │ @ instruction: 0xf5062354 │ │ │ │ andscc r5, r4, fp │ │ │ │ ldrtmi fp, [r8], -r2, lsl #18 │ │ │ │ @@ -223792,34 +223744,34 @@ │ │ │ │ andne pc, r4, r8, lsl r8 @ │ │ │ │ cdp2 1, 10, cr15, cr0, cr10, {4} │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ strcs r1, [r4, #3682] @ 0xe62 │ │ │ │ stmdals r0, {r0, r5, r9, sl, lr} │ │ │ │ andvs pc, r2, #5120 @ 0x1400 │ │ │ │ adcvc pc, sl, #8388608 @ 0x800000 │ │ │ │ - blx 0xa8d26 │ │ │ │ + blx 0xa8c66 │ │ │ │ ldrsbmi pc, [r0], #134 @ 0x86 @ │ │ │ │ sbcsle r2, r9, r0, lsl #24 │ │ │ │ andne pc, r4, r8, lsl r8 @ │ │ │ │ tstls r1, r8, lsr r6 │ │ │ │ @ instruction: 0xf18a1e65 │ │ │ │ stmdbls r1, {r0, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ teqle fp, r0, lsl #16 │ │ │ │ - blx 0x17359e │ │ │ │ + blx 0x1734de │ │ │ │ mrrcvs 2, 0, r8, r2, cr5 │ │ │ │ eorsle r2, r5, r1, lsl #20 │ │ │ │ @ instruction: 0xf1069800 │ │ │ │ @ instruction: 0x462102d0 │ │ │ │ - blx 0xffa28d5a │ │ │ │ + blx 0xffa28c9a │ │ │ │ @ instruction: 0xf8cae7c2 │ │ │ │ addcs r9, r0, #0 │ │ │ │ tstpvc r5, fp, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8cba803 │ │ │ │ @ instruction: 0xf7259354 │ │ │ │ - tstcs fp, r4, lsl #20 │ │ │ │ + tstcs fp, r4, ror #20 │ │ │ │ @ instruction: 0xf18aa803 │ │ │ │ tstpcs r7, r5, asr #28 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf18aa803 │ │ │ │ andcs pc, r0, #1040 @ 0x410 │ │ │ │ andcs sl, r2, r3, lsl #18 │ │ │ │ stc2 1, cr15, [r6, #552]! @ 0x228 │ │ │ │ ldrdcs pc, [r0], -sl │ │ │ │ @@ -223838,86 +223790,86 @@ │ │ │ │ andscs pc, r4, #528 @ 0x210 │ │ │ │ strhi pc, [r5, #-2818] @ 0xfffff4fe │ │ │ │ subls pc, r4, r5, asr #17 │ │ │ │ @ instruction: 0xf1bbe7c0 │ │ │ │ svclt 0x0000ff5d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41fe4 │ │ │ │ + bl 0xfec41f24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [ip], {224} @ 0xe0 │ │ │ │ - blmi 0x817004 │ │ │ │ + blmi 0x816f44 │ │ │ │ stmdavs r4!, {r3, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f9403 │ │ │ │ cdp 4, 1, cr0, cr13, cr0, {0} │ │ │ │ ldrbtmi r4, [fp], #-3952 @ 0xfffff090 │ │ │ │ stmiapl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ movwcs sp, #4384 @ 0x1120 │ │ │ │ ldrmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0xff926e7c │ │ │ │ + blx 0xff926dbc │ │ │ │ @ instruction: 0xf504b1e8 │ │ │ │ stmdbge r1, {r0, r1, r3, sl, ip, lr} │ │ │ │ ldmib r0, {r2, r4, sl, ip, sp}^ │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ movwls r9, #8705 @ 0x2201 │ │ │ │ - blx 0x1328e26 │ │ │ │ + blx 0x1328d66 │ │ │ │ eorvs r2, ip, r0 │ │ │ │ ldmdavs sl, {r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0xf06fe7ee │ │ │ │ strb r0, [fp, sp]! │ │ │ │ @ instruction: 0xff1af1bb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r5, r2, r2, ror r0 │ │ │ │ + addeq r5, r2, r2, lsr r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4206c │ │ │ │ + bl 0xfec41fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ ldrmi r6, [r6], -r1, asr #16 │ │ │ │ ldmdblt r9, {r2, r9, sl, lr} │ │ │ │ stmiavs r1!, {r5, sp, lr, pc}^ │ │ │ │ mvnlt r3, r8, lsl #8 │ │ │ │ adcmi r6, fp, #2293760 @ 0x230000 │ │ │ │ vand , q8, │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vshr.s64 d16, d0, #64 │ │ │ │ @ instruction: 0xf06c0032 │ │ │ │ stmdavs r3!, {r0, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf647b193 │ │ │ │ - vrsra.s64 q11, q2, #64 │ │ │ │ + vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf64c032e │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ cdpcs 1, 0, cr0, cr0, cr15, {1} │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - subne pc, r0, r0, asr #4 │ │ │ │ + addseq pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmialt r8!, {r2, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vshr.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ strb pc, [r4, r1, ror #17]! @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmvs r2, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ - bcs 0xfc71c │ │ │ │ + bcs 0xfc65c │ │ │ │ @ instruction: 0xf64cd050 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ - vrhadd.s8 d16, d12, d31 │ │ │ │ - vorr.i16 q8, #8 @ 0x0008 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ + @ instruction: 0xf64b012f │ │ │ │ + vqdmlal.s , d16, d24 │ │ │ │ vmul.i8 d16, d8, d18 │ │ │ │ - vmul.i d20, d0, d0[0] │ │ │ │ + @ instruction: 0xf2c03890 │ │ │ │ @ instruction: 0xf100082e │ │ │ │ strcs r0, [r0], -ip, lsl #8 │ │ │ │ stmiavs r2!, {r1, sp, lr, pc} │ │ │ │ orrslt r3, sl, ip, lsl #8 │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ stceq 8, cr15, [ip], {84} @ 0x54 │ │ │ │ addmi r4, r3, #43 @ 0x2b │ │ │ │ @@ -223926,233 +223878,233 @@ │ │ │ │ stmiavs r2!, {r0, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ strcc r4, [ip], #-1601 @ 0xfffff9bf │ │ │ │ streq lr, [r3, #-2597] @ 0xfffff5db │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ stcle 14, cr2, [r7, #-0] │ │ │ │ @ instruction: 0xf647b19d │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf64c022e │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vqdmlal.s , d0, d0[1] │ │ │ │ svccs 0x0000032f │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ - adcpl pc, r4, r7, asr #12 │ │ │ │ + rscsmi pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf06c47f0 │ │ │ │ @ instruction: 0xf647b895 │ │ │ │ - vrsra.s64 q11, q2, #64 │ │ │ │ + vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf64c032e │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ svccs 0x0000012f │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - subne pc, r0, r0, asr #4 │ │ │ │ + addseq pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmlt r2, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - bicsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + msrvs CPSR_s, #74448896 @ 0x4700000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082f00 │ │ │ │ @ instruction: 0x4629461a │ │ │ │ - adcpl pc, ip, r7, asr #12 │ │ │ │ + rscsmi pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmdalt lr!, {r2, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec421bc │ │ │ │ + bl 0xfec420fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06c6849 │ │ │ │ @ instruction: 0x4621f85f │ │ │ │ vhsub.s8 d18, d13, d1 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf7ff0033 │ │ │ │ vrecps.f32 , q4, │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06c4010 │ │ │ │ svclt 0x0000b84f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec421fc │ │ │ │ + bl 0xfec4213c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06c6849 │ │ │ │ stmdami r6, {r0, r1, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xff5af7ff │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldmdalt r2!, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - eorseq sp, r3, r0, lsl r9 │ │ │ │ + eorseq sp, r3, r0, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec42238 │ │ │ │ + bl 0xfec42178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff8 │ │ │ │ strmi r0, [r4], -pc, lsl #6 │ │ │ │ - blcs 0x339c4c │ │ │ │ + blcs 0x339b8c │ │ │ │ ldm pc, {r2, r3, fp, ip, lr, pc}^ @ │ │ │ │ eorcc pc, fp, #3 │ │ │ │ - bleq 0x23b138 │ │ │ │ + bleq 0x23b078 │ │ │ │ strcs r0, [fp], #-2827 @ 0xfffff4f5 │ │ │ │ - rscpl pc, r8, r7, asr #12 │ │ │ │ + eorspl pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf816f06c │ │ │ │ - strle r0, [pc], #-802 @ 0xeb068 │ │ │ │ + strle r0, [pc], #-802 @ 0xeafa8 │ │ │ │ strle r0, [r5], #-1315 @ 0xfffffadd │ │ │ │ andcs r2, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - andsvs pc, r4, r7, asr #12 │ │ │ │ + rsbpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmdalt r4, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - andvs pc, r4, r7, asr #12 │ │ │ │ + subspl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xfffef06b │ │ │ │ @ instruction: 0xf647e7e8 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vmla.i d21, d0, d0[2] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xe7dffff7 │ │ │ │ - sbcpl pc, r4, r7, asr #12 │ │ │ │ + andspl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xfff0f06b │ │ │ │ @ instruction: 0xf647e7d8 │ │ │ │ - vshr.s64 d21, d24, #64 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ ldrb pc, [r1, r9, ror #31] @ │ │ │ │ - sbcspl pc, r0, r7, asr #12 │ │ │ │ + eorpl pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffe2f06b │ │ │ │ @ instruction: 0xf647e7ca │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xe7c3ffdb │ │ │ │ ldmdbcs r3, {r0, r6, r7, r9, ip, sp, pc} │ │ │ │ ldm pc, {r0, r1, r3, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r0], -r1 │ │ │ │ - beq 0x37395c │ │ │ │ - beq 0x36d918 │ │ │ │ + beq 0x37389c │ │ │ │ + beq 0x36d858 │ │ │ │ strtcc r2, [lr], #-2058 @ 0xfffff7f6 │ │ │ │ mcrrmi 0, 3, r4, r6, cr10 │ │ │ │ vtst.8 , q4, q1 │ │ │ │ - vmla.i d17, d16, d0[1] │ │ │ │ + vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf06b002f │ │ │ │ @ instruction: 0xf647bfc5 │ │ │ │ - vaddl.s8 q11, d0, d20 │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf647bfbf │ │ │ │ - vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf647bfb9 │ │ │ │ - vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf647bfb3 │ │ │ │ - vmla.i d22, d0, d0[1] │ │ │ │ + vshr.s64 d21, d4, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf647bfad │ │ │ │ - vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf647bfa7 │ │ │ │ - vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf647bfa1 │ │ │ │ - vmla.i d22, d0, d0[6] │ │ │ │ + vshr.s64 d21, d24, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf647bf9b │ │ │ │ - vmvn.i32 q11, #4 @ 0x00000004 │ │ │ │ + vmla.i d21, d16, d0[1] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf647bf95 │ │ │ │ - vaddl.s8 q11, d16, d0 │ │ │ │ + vshr.s64 , q0, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf647bf8f │ │ │ │ - vaddl.s8 q11, d16, d8 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf647bf89 │ │ │ │ - vshr.s64 d22, d0, #64 │ │ │ │ + vmla.i d21, d16, d0[4] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf647bf83 │ │ │ │ - vshr.s64 d22, d8, #64 │ │ │ │ + vmla.i d21, d16, d0[6] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf647bf7d │ │ │ │ - vaddl.s8 q11, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ svclt 0x0000bf77 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec423ac │ │ │ │ + bl 0xfec422ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib sp, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf6475404 │ │ │ │ - vshr.s64 d22, d16, #64 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xff66f06b │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ strtmi pc, [r1], -r9, lsl #31 │ │ │ │ - adcsvs pc, ip, r7, asr #12 │ │ │ │ + andvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x005af06b │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf64d4604 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q11, d16, d28 │ │ │ │ strmi r0, [sp], -pc, lsr #32 │ │ │ │ @ instruction: 0xff4af06b │ │ │ │ @ instruction: 0xf104b3a5 │ │ │ │ movwcs r0, #4639 @ 0x121f │ │ │ │ eoreq lr, r4, #73728 @ 0x12000 │ │ │ │ qasxmi fp, r2, r8 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrmi r1, [sl], #-338 @ 0xfffffeae │ │ │ │ @ instruction: 0xf01a0092 │ │ │ │ @ instruction: 0x4605f8dd │ │ │ │ stccs 3, cr11, [r0], {96} @ 0x60 │ │ │ │ @ instruction: 0xf647db22 │ │ │ │ - vqshl.s64 q11, q2, #0 │ │ │ │ + vabdl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf64c072e │ │ │ │ - @ instruction: 0xf2c056f4 │ │ │ │ + vmlsl.s , d0, d0[1] │ │ │ │ @ instruction: 0xf647062f │ │ │ │ - vmul.i d22, d16, d0[2] │ │ │ │ + vmov.i16 d22, #8 @ 0x0008 │ │ │ │ @ instruction: 0xf04f082e │ │ │ │ cmnne r3, r1, lsl #24 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ strbmi r4, [r0], -r2, lsr #12 │ │ │ │ eorcc pc, r3, r5, asr r8 @ │ │ │ │ ldrbeq r4, [fp, fp, asr #1] │ │ │ │ @ instruction: 0xf1bcd508 │ │ │ │ svclt 0x000c0f00 │ │ │ │ @ instruction: 0x46314639 │ │ │ │ @ instruction: 0xff18f06b │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ rscle r3, sl, #256 @ 0x100 │ │ │ │ - addcs pc, r8, r7, asr #4 │ │ │ │ + sbcsne pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x000cf06b │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42494 │ │ │ │ + bl 0xfec423d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - eormi pc, ip, ip, asr #12 │ │ │ │ + rsbscc pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf647460e │ │ │ │ - vshl.s64 q11, q0, #0 │ │ │ │ + vabal.s8 q11, d0, d16 │ │ │ │ @ instruction: 0xf06b052e │ │ │ │ and pc, r9, pc, ror #29 │ │ │ │ biclt r6, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xf992f01a │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xf06bb109 │ │ │ │ strcc pc, [r4], #-3813 @ 0xfffff11b │ │ │ │ @@ -224161,32 +224113,32 @@ │ │ │ │ @ instruction: 0xf880f01a │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf647bd70 │ │ │ │ - vrsra.s64 q11, q2, #64 │ │ │ │ + vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf64c032e │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ cdpcs 1, 0, cr0, cr0, cr15, {1} │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - sbcsvs pc, r8, r7, asr #12 │ │ │ │ + eorvs pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 12, cr15, cr0, cr11, {3} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42518 │ │ │ │ + bl 0xfec42458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ rsbscs r4, r4, #4, 12 @ 0x400000 │ │ │ │ andcc r2, ip, r0, lsl #2 │ │ │ │ stmdavs lr!, {r0, r1, r2, r3, r5, r7, fp, sp, lr} │ │ │ │ adcvs r6, r7, r6, lsr #32 │ │ │ │ - b 0x19279dc │ │ │ │ + b 0x192791c │ │ │ │ @ instruction: 0xf03768eb │ │ │ │ andsle r0, r9, r0, lsl #5 │ │ │ │ @ instruction: 0xd0171dba │ │ │ │ eorsle r2, r8, r1, lsl lr │ │ │ │ eorle r2, r4, sp, lsl lr │ │ │ │ vst1.8 {d6[7]}, [r7], r3 │ │ │ │ stmdbvs sl!, {r5, r7, r8, r9, sp} │ │ │ │ @@ -224232,295 +224184,295 @@ │ │ │ │ stmdale sl, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbeq r9, {r0, r5, r8, r9, fp, ip} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ strne r0, [r9, #-2313] @ 0xfffff6f7 │ │ │ │ vhadd.s8 d16, d8, d15 │ │ │ │ - vmla.i d17, d16, d0[1] │ │ │ │ + vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf06b002f │ │ │ │ @ instruction: 0xf647be3f │ │ │ │ - vshr.s64 q11, q14, #64 │ │ │ │ + vmla.i d22, d0, d0[3] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf647be39 │ │ │ │ - vshr.s64 q11, q8, #64 │ │ │ │ + vmla.i d22, d0, d0[0] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf647be33 │ │ │ │ - vmla.i d22, d16, d0[6] │ │ │ │ + vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xf647be2d │ │ │ │ - vmla.i d22, d16, d0[4] │ │ │ │ + vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ svclt 0x0000be27 │ │ │ │ andsle r2, r3, r0, lsl r8 │ │ │ │ eorle r2, sp, r1, lsl r9 │ │ │ │ @ instruction: 0xb329dc08 │ │ │ │ tstle sp, r6, lsl #18 │ │ │ │ - addseq pc, ip, r8, asr #4 │ │ │ │ + rscvc pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdplt 0, 1, cr15, cr8, cr11, {3} │ │ │ │ @ instruction: 0xd11529ff │ │ │ │ - adcseq pc, r4, r8, asr #4 │ │ │ │ + andeq pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdplt 0, 1, cr15, cr0, cr11, {3} │ │ │ │ stmdale sp, {r1, r2, r4, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ ldrtcc r2, [r0], -r4, lsr #20 │ │ │ │ mcrmi 2, 2, r4, cr8, cr12, {1} │ │ │ │ @ instruction: 0x66605a54 │ │ │ │ cdpvc 2, 7, cr7, cr8, cr12, {3} │ │ │ │ addls r0, sl, r4, lsl #25 │ │ │ │ mulseq lr, r6, ip │ │ │ │ - sbcne pc, r4, r8, asr #4 │ │ │ │ + andsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldcllt 0, cr15, [sl, #428]! @ 0x1ac │ │ │ │ - addseq pc, r0, r8, asr #4 │ │ │ │ + rscvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldcllt 0, cr15, [r4, #428]! @ 0x1ac │ │ │ │ - adceq pc, r8, r8, asr #4 │ │ │ │ + rscsvc pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stcllt 0, cr15, [lr, #428]! @ 0x1ac │ │ │ │ - addeq pc, r4, r8, asr #4 │ │ │ │ + sbcsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stcllt 0, cr15, [r8, #428]! @ 0x1ac │ │ │ │ - andvc pc, r8, r7, asr #12 │ │ │ │ + subsvs pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stcllt 0, cr15, [r2, #428]! @ 0x1ac │ │ │ │ - andsvc pc, r8, r7, asr #12 │ │ │ │ + rsbvs pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldcllt 0, cr15, [ip, #428] @ 0x1ac │ │ │ │ - eorvc pc, r8, r7, asr #12 │ │ │ │ + rsbsvs pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldcllt 0, cr15, [r6, #428] @ 0x1ac │ │ │ │ - eorsvc pc, ip, r7, asr #12 │ │ │ │ + addvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldcllt 0, cr15, [r0, #428] @ 0x1ac │ │ │ │ - subsvc pc, r0, r7, asr #12 │ │ │ │ + adcvs pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stcllt 0, cr15, [sl, #428] @ 0x1ac │ │ │ │ - rsbvc pc, r4, r7, asr #12 │ │ │ │ + adcsvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stcllt 0, cr15, [r4, #428] @ 0x1ac │ │ │ │ - rsbsvc pc, r4, r7, asr #12 │ │ │ │ + sbcvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldclt 0, cr15, [lr, #428]! @ 0x1ac │ │ │ │ - addvc pc, r4, r7, asr #12 │ │ │ │ + sbcsvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldclt 0, cr15, [r8, #428]! @ 0x1ac │ │ │ │ - addsvc pc, r4, r7, asr #12 │ │ │ │ + rscvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldclt 0, cr15, [r2, #428]! @ 0x1ac │ │ │ │ - adcvc pc, r4, r7, asr #12 │ │ │ │ + rscsvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stclt 0, cr15, [ip, #428]! @ 0x1ac │ │ │ │ - adcsvc pc, r4, r7, asr #12 │ │ │ │ + andvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stclt 0, cr15, [r6, #428]! @ 0x1ac │ │ │ │ - sbcvc pc, r8, r7, asr #12 │ │ │ │ + andsvc pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stclt 0, cr15, [r0, #428]! @ 0x1ac │ │ │ │ - sbcsvc pc, ip, r7, asr #12 │ │ │ │ + eorvc pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldclt 0, cr15, [sl, #428] @ 0x1ac │ │ │ │ - rscsvc pc, r0, r7, asr #12 │ │ │ │ + subvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldclt 0, cr15, [r4, #428] @ 0x1ac │ │ │ │ - andeq pc, r0, r8, asr #4 │ │ │ │ + subsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stclt 0, cr15, [lr, #428] @ 0x1ac │ │ │ │ - andseq pc, r0, r8, asr #4 │ │ │ │ + rsbvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stclt 0, cr15, [r8, #428] @ 0x1ac │ │ │ │ - eoreq pc, r8, r8, asr #4 │ │ │ │ + rsbsvc pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stclt 0, cr15, [r2, #428] @ 0x1ac │ │ │ │ - eorseq pc, r8, r8, asr #4 │ │ │ │ + addvc pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldcllt 0, cr15, [ip, #-428]! @ 0xfffffe54 │ │ │ │ - subseq pc, r0, r8, asr #4 │ │ │ │ + adcvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldcllt 0, cr15, [r6, #-428]! @ 0xfffffe54 │ │ │ │ - rsbeq pc, r4, r8, asr #4 │ │ │ │ + adcsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldcllt 0, cr15, [r0, #-428]! @ 0xfffffe54 │ │ │ │ - rsbseq pc, r4, r8, asr #4 │ │ │ │ + sbcvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stcllt 0, cr15, [sl, #-428]! @ 0xfffffe54 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec427c4 │ │ │ │ + bl 0xfec42704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldmdami r4, {r0, r2, r3, r9, sl, lr} │ │ │ │ tstpeq r3, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ @ instruction: 0xf034fc7b │ │ │ │ tstle r2, r3, lsl #8 │ │ │ │ - bicsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + msrvs CPSR_s, #74448896 @ 0x4700000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ svclt 0x00082d00 │ │ │ │ vmin.s8 d20, d0, d9 │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vshr.s64 d16, d0, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ vadd.f32 , q4, │ │ │ │ - vmla.i d20, d0, d0[0] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0x462afd3f │ │ │ │ stmdami r3, {r0, r5, r9, sl, lr} │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0000e458 │ │ │ │ - eorseq sp, r3, r0, asr #18 │ │ │ │ - eorseq sp, r3, r0, ror r9 │ │ │ │ + mlaseq r3, r0, r8, sp │ │ │ │ + eorseq sp, r3, r0, asr #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42830 │ │ │ │ + bl 0xfec42770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vmlal.s q8, d16, d0[0] │ │ │ │ + vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ stcmi 2, cr0, [r0], #-184 @ 0xffffff48 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ stmdbvs r2!, {r1, sp, lr, pc}^ │ │ │ │ cmplt r2, #12, 8 @ 0xc000000 │ │ │ │ @ instruction: 0x43ab6823 │ │ │ │ @ instruction: 0x4611d1f9 │ │ │ │ - subseq pc, r8, ip, asr #4 │ │ │ │ + adcvc pc, r8, fp, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ ldc2 0, cr15, [r4, #-428] @ 0xfffffe54 │ │ │ │ vadd.i8 d22, d8, d19 │ │ │ │ - vmla.f d20, d0, d0[0] │ │ │ │ - b 0xa2bb2c │ │ │ │ + vsra.s64 d19, d0, #64 │ │ │ │ + b 0xa2ba6c │ │ │ │ @ instruction: 0xf4350503 │ │ │ │ tstle r9, r0, ror r2 │ │ │ │ - bicsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + msrvs CPSR_s, #74448896 @ 0x4700000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ svclt 0x00082e00 │ │ │ │ vmin.s8 d20, d0, d9 │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vshr.s64 d16, d0, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ @ instruction: 0xf64cbcf7 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ @ instruction: 0xf435012f │ │ │ │ rscle r4, r5, r0, ror r2 │ │ │ │ - sbceq pc, ip, r8, asr #4 │ │ │ │ + andseq pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl], #428 @ 0x1ac │ │ │ │ svclt 0x0000e7de │ │ │ │ - eorseq sp, r3, r8, asr #20 │ │ │ │ + mlaseq r3, r8, r9, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec428cc │ │ │ │ + bl 0xfec4280c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d8, d0 │ │ │ │ - vsra.s64 q8, q2, #64 │ │ │ │ - blmi 0x16bb98 │ │ │ │ + vaddw.s8 q8, q0, d20 │ │ │ │ + blmi 0x16bad8 │ │ │ │ mulls r0, r1, r2 │ │ │ │ @ instruction: 0xf9a6f14f │ │ │ │ - eorseq sp, r3, r8, lsr #21 │ │ │ │ + ldrshteq sp, [r3], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ - beq 0x167840 │ │ │ │ - subsvc pc, ip, sp, asr #12 │ │ │ │ + beq 0x167780 │ │ │ │ + adcvs pc, ip, sp, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r1, sl, lsr #28 │ │ │ │ - strpl pc, [ip, r1, asr #4]! │ │ │ │ + ldrbmi pc, [ip, r1, asr #4]! @ │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ ldc2 0, cr15, [sl], #428 @ 0x1ac │ │ │ │ - strbne pc, [r0, #-576] @ 0xfffffdc0 @ │ │ │ │ + ldreq pc, [r0, #576] @ 0x240 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ - ldmdavc r4!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmvs r4, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq sp!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a94650 │ │ │ │ movwls r0, #772 @ 0x304 │ │ │ │ ldrbmi r9, [r1], r0, lsl #22 │ │ │ │ - bleq 0x127878 │ │ │ │ + bleq 0x1277b8 │ │ │ │ svcmi 0x0004f853 │ │ │ │ ands r9, r1, r0, lsl #6 │ │ │ │ svceq 0x001ff1b9 │ │ │ │ strbmi r4, [r9], -r8, lsr #12 │ │ │ │ ldrtmi fp, [r8], -ip, lsl #31 │ │ │ │ eorne pc, fp, r6, asr r8 @ │ │ │ │ ldc2 0, cr15, [ip], {107} @ 0x6b │ │ │ │ @ instruction: 0xf10b2000 │ │ │ │ @ instruction: 0xf1090b01 │ │ │ │ @ instruction: 0xf1bb0901 │ │ │ │ andle r0, sl, r0, lsr #30 │ │ │ │ - blx 0x133b70 │ │ │ │ + blx 0x133ab0 │ │ │ │ eormi pc, r1, #-1073741822 @ 0xc0000002 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r7, ip, lr, pc} │ │ │ │ strbmi sp, [r0], -r6, ror #3 │ │ │ │ stc2 0, cr15, [sl], {107} @ 0x6b │ │ │ │ strcc lr, [r0], r2, ror #15 │ │ │ │ svceq 0x0001f1ba │ │ │ │ - bls 0x15f7d8 │ │ │ │ - bicsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + bls 0x15f718 │ │ │ │ + msrvs CPSR_s, #74448896 @ 0x4700000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsceq pc, ip, r8, asr #4 │ │ │ │ + eorseq pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00082a00 │ │ │ │ andlt r4, r3, r9, lsl r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldcllt 0, cr15, [r0], #-428 @ 0xfffffe54 │ │ │ │ - beq 0x9678f0 │ │ │ │ + beq 0x967830 │ │ │ │ svclt 0x0000e7be │ │ │ │ - ldrhteq sp, [r3], -ip │ │ │ │ + eorseq sp, r3, ip, lsl #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec429c4 │ │ │ │ + bl 0xfec42904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf06b9e04 │ │ │ │ @ instruction: 0x4628fc59 │ │ │ │ mcr2 7, 0, pc, cr2, cr15, {7} @ │ │ │ │ - sbcsvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mrrc2 0, 6, pc, r0, cr11 @ │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf647fc1d │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ ldccs 12, cr15, [r1, #-284] @ 0xfffffee4 │ │ │ │ @ instruction: 0xf1a4d017 │ │ │ │ - blx 0xfedec834 │ │ │ │ + blx 0xfedec774 │ │ │ │ stmdbeq r4!, {r2, r7, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00142d02 │ │ │ │ @ instruction: 0xf0042300 │ │ │ │ stmdblt r3!, {r0, r8, r9}^ │ │ │ │ strtmi fp, [r8], -r3, ror #18 │ │ │ │ @ instruction: 0xf7ff4631 │ │ │ │ vceq.f32 d31, d8, d15 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ adcslt fp, r6, #11520 @ 0x2d00 │ │ │ │ andle r2, lr, r3, lsl #28 │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vmla.i d17, d16, d0[1] │ │ │ │ + vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf06b002f │ │ │ │ @ instruction: 0xf248fc23 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ vfma.f32 d27, d8, d11 │ │ │ │ - vshr.s64 q8, q8, #64 │ │ │ │ + vmla.i d16, d0, d0[0] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vfma.f32 d31, d8, d5 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ svclt 0x0000bc0d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -224537,915 +224489,915 @@ │ │ │ │ ldrdls pc, [r0], -r0 │ │ │ │ movwcs r4, #5709 @ 0x164d │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ stc2 0, cr15, [r8, #100] @ 0x64 │ │ │ │ tstlt r0, r6, lsl #12 │ │ │ │ ldrtmi r6, [r9], -r6, lsl #16 │ │ │ │ - adcspl pc, r4, r7, asr #12 │ │ │ │ + andpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff827a86 │ │ │ │ + blx 0xff8279c6 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0xf647fd85 │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0x4628fbd3 │ │ │ │ - blx 0xfe9298ee │ │ │ │ - sbcsvs pc, r4, r7, asr #12 │ │ │ │ + blx 0xfe92982e │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff3a7aaa │ │ │ │ + blx 0xff3a79ea │ │ │ │ svceq 0x0011f1b8 │ │ │ │ @ instruction: 0xf1b8d015 │ │ │ │ svclt 0x00080f02 │ │ │ │ svceq 0x000af1b9 │ │ │ │ ldrtmi sp, [r1], -pc │ │ │ │ svclt 0x00082c02 │ │ │ │ andle r2, fp, sl, lsl #26 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vmla.f32 d31, d24, d3 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b43f8 │ │ │ │ adcslt fp, r1, #181248 @ 0x2c400 │ │ │ │ andsle r2, r3, r3, lsl #18 │ │ │ │ - sbcne pc, r4, r8, asr #4 │ │ │ │ + andsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfeb27aee │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + blx 0xfeb27a2e │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfe927afc │ │ │ │ + bllt 0xfe927a3c │ │ │ │ strmi r4, [r1], r5, lsl #12 │ │ │ │ strmi lr, [r4], -pc, lsr #15 │ │ │ │ str r4, [r1, r0, lsl #13]! │ │ │ │ - rscseq pc, r0, r8, asr #4 │ │ │ │ + subeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe627b16 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + blx 0xfe627a56 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfe427b24 │ │ │ │ + bllt 0xfe427a64 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42b80 │ │ │ │ + bl 0xfec42ac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vshr.s64 q10, q4, #64 │ │ │ │ + vaddl.s8 q10, d0, d24 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ - blx 0x20a7b42 │ │ │ │ + blx 0x20a7a82 │ │ │ │ svcpl 0x0080f514 │ │ │ │ strtmi sp, [r1], -lr, lsl #4 │ │ │ │ - subscs pc, ip, r8, asr #4 │ │ │ │ + adcne pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1e27b56 │ │ │ │ - rsbsne pc, r4, ip, asr #4 │ │ │ │ + blx 0x1e27a96 │ │ │ │ + sbceq pc, r4, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0x1c27b64 │ │ │ │ + bllt 0x1c27aa4 │ │ │ │ strtmi r4, [r8], -r5, ror #4 │ │ │ │ stc2 0, cr15, [ip, #-64]! @ 0xffffffc0 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ strtmi sp, [r9], -r9, ror #1 │ │ │ │ - rscseq pc, ip, r8, asr #4 │ │ │ │ + subeq pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x18a7b82 │ │ │ │ - rsbsne pc, r4, ip, asr #4 │ │ │ │ + blx 0x18a7ac2 │ │ │ │ + sbceq pc, r4, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0x16a7b90 │ │ │ │ + bllt 0x16a7ad0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec42bec │ │ │ │ + bl 0xfec42b2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf06b4614 │ │ │ │ stmiblt ip, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1027bc6 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + blx 0x1027b06 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0xe27bd4 │ │ │ │ + bllt 0xe27b14 │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vqdmulh.s d31, d8, d25 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4010 │ │ │ │ svclt 0x0000bb21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42c58 │ │ │ │ + bl 0xfec42b98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0x527c1e │ │ │ │ + blx 0x527b5e │ │ │ │ eorpl pc, r8, ip, asr #12 │ │ │ │ addseq pc, r4, r0, asr #5 │ │ │ │ strtmi r2, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf9f2f7ff │ │ │ │ @ instruction: 0xf64cb98c │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vpmin.s8 , q12, │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ @ instruction: 0x4621baf5 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffba7c68 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + blx 0xffba7ba8 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0xff9a7c78 │ │ │ │ + blt 0xff9a7bb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42cd4 │ │ │ │ + bl 0xfec42c14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0xff5a7c98 │ │ │ │ + blx 0xff5a7bd8 │ │ │ │ andcs r4, r0, #1376256 @ 0x150000 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmiblt ip, {r0, r1, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff1a7cb8 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + blx 0xff1a7bf8 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0xfefa7cc8 │ │ │ │ + blt 0xfefa7c08 │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vpmax.s8 d31, d24, d31 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ svclt 0x0000baa7 │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42d50 │ │ │ │ + bl 0xfec42c90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0xfe627d14 │ │ │ │ + blx 0xfe627c54 │ │ │ │ andcs r4, r0, #1376256 @ 0x150000 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmiblt ip, {r0, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe227d34 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + blx 0xfe227c74 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0x2027d44 │ │ │ │ + blt 0x2027c84 │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vpmin.s8 , q4, │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ svclt 0x0000ba69 │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42dcc │ │ │ │ + bl 0xfec42d0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0x16a7d90 │ │ │ │ + blx 0x16a7cd0 │ │ │ │ andcs r4, r0, #1376256 @ 0x150000 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmiblt ip, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x12a7db0 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + blx 0x12a7cf0 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0x10a7dc0 │ │ │ │ + blt 0x10a7d00 │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vpmin.s8 d31, d8, d19 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ svclt 0x0000ba2b │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42e48 │ │ │ │ + bl 0xfec42d88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vshr.s64 q10, q4, #64 │ │ │ │ + vaddl.s8 q10, d0, d24 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06b9d04 │ │ │ │ pldw [r4, #-2585] @ 0xfffff5e7 │ │ │ │ andle r5, r8, #128, 30 @ 0x200 │ │ │ │ vmla.i8 , q14, │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d16, d16, d0[1] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ rsbmi fp, r6, #53248 @ 0xd000 │ │ │ │ @ instruction: 0xf0104630 │ │ │ │ strmi pc, [r2], -sp, asr #23 │ │ │ │ rscle r2, pc, r0, lsl #16 │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vshr.s64 q8, q14, #64 │ │ │ │ + vmla.i d16, d0, d0[3] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vmul.i8 , q14, │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d16, d16, d0[1] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ movwcs fp, #6647 @ 0x19f7 │ │ │ │ andcs r4, r4, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0194618 │ │ │ │ @ instruction: 0x4605fb93 │ │ │ │ bicsle r2, r8, r0, lsl #16 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ strtmi pc, [r9], -r7, ror #19 │ │ │ │ - eorsne pc, r4, r8, asr #4 │ │ │ │ + addeq pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9e0f06b │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9daf06b │ │ │ │ svclt 0x0000e7c3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42ee8 │ │ │ │ + bl 0xfec42e28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ @ instruction: 0xf9c8f06b │ │ │ │ @ instruction: 0xf647b9e5 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ ldmiblt r4!, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9b2f06b │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmiblt sl!, {r0, r1, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06b4629 │ │ │ │ @ instruction: 0x2c00f99f │ │ │ │ strtmi sp, [r1], -r0, ror #1 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf992f06b │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmiblt sl, {r0, r1, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42f84 │ │ │ │ + bl 0xfec42ec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vshr.s64 q10, q4, #64 │ │ │ │ + vaddl.s8 q10, d0, d24 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf97cf06b │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0x4621d21c │ │ │ │ - sbcne pc, r4, r8, asr #4 │ │ │ │ + andsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf972f06b │ │ │ │ stmdale fp, {r0, r2, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ svccs 0x00363d44 │ │ │ │ vrhadd.s8 d18, d8, d24 │ │ │ │ - vshr.s64 q8, q14, #64 │ │ │ │ + vmla.i d16, d0, d0[3] │ │ │ │ strtmi r0, [r9], -lr, lsr #32 │ │ │ │ @ instruction: 0xf964f06b │ │ │ │ - rsbsne pc, r4, ip, asr #4 │ │ │ │ + sbceq pc, r4, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmdblt ip, {r0, r1, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r8], -r5, ror #4 │ │ │ │ - blx 0x827e22 │ │ │ │ + blx 0x827d62 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ strtmi sp, [r1], -r9, ror #3 │ │ │ │ - sbcne pc, r4, r8, asr #4 │ │ │ │ + andsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf94ef06b │ │ │ │ vabd.s8 q15, q12, q12 │ │ │ │ - vmov.i32 d18, #8 @ 0x00000008 │ │ │ │ + vmla.i d17, d0, d0[6] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ strb pc, [r1, r7, asr #18]! @ │ │ │ │ - rscsne pc, r0, r8, asr #4 │ │ │ │ + subne pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf940f06b │ │ │ │ vaba.s8 q15, q12, q5 │ │ │ │ - vmla.i d17, d16, d0[3] │ │ │ │ + vmov.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xe7d3f939 │ │ │ │ - adcne pc, ip, r8, asr #4 │ │ │ │ + rscseq pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf932f06b │ │ │ │ vabd.s8 q15, q12, q6 │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vshr.s64 q8, q6, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ strb pc, [r5, fp, lsr #18] @ │ │ │ │ - subsne pc, ip, r8, asr #4 │ │ │ │ + adceq pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf924f06b │ │ │ │ svclt 0x0000e7be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec43054 │ │ │ │ + bl 0xfec42f94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, sp, r8 │ │ │ │ addslt r4, r7, sl, lsr #22 │ │ │ │ - adcspl pc, r4, r7, asr #12 │ │ │ │ + andpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf90cf06b │ │ │ │ teqle r7, r0, lsl #24 │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf900f06b │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d8, d5 │ │ │ │ - vmls.i d17, d16, d0[1] │ │ │ │ + vmov.i32 d17, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf1a9042f │ │ │ │ movtcs lr, #3242 @ 0xcaa │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf64c9401 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ - vhadd.s8 d16, d12, d31 │ │ │ │ - vmov.i32 q8, #524288 @ 0x00080000 │ │ │ │ + vmla.i d21, d0, d0[1] │ │ │ │ + @ instruction: 0xf64b002f │ │ │ │ + vaddhn.i16 d23, q8, q12 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ mrc2 1, 3, pc, cr12, cr10, {5} │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8e2f06b │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d8, d4 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldmlt r2, {r0, r1, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ strb pc, [r5, r7, asr #17] @ │ │ │ │ mcr2 1, 6, pc, cr4, cr10, {5} @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec43114 │ │ │ │ + bl 0xfec43054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r6, sl, lsr #22 │ │ │ │ @ instruction: 0xf6476849 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8acf06b │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ movtcs lr, #3162 @ 0xc5a │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strbne pc, [r4], r8, asr #4 @ │ │ │ │ + ldrne pc, [r4], -r8, asr #4 │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ - vmax.s8 d25, d12, d1 │ │ │ │ - vmov.i32 q8, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf64b9601 │ │ │ │ + vsubhn.i16 d23, q8, q12 │ │ │ │ @ instruction: 0x96000632 │ │ │ │ mcr2 1, 1, pc, cr8, cr10, {5} @ │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf88ef06b │ │ │ │ @ instruction: 0xf64cb9cc │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ - blmi 0x4ea198 │ │ │ │ - blls 0x645ff8 │ │ │ │ + blmi 0x4ea0d8 │ │ │ │ + blls 0x645f38 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r4, r0, lsl #6 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ @ instruction: 0x4621b873 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf868f06b │ │ │ │ @ instruction: 0xf1bae7e3 │ │ │ │ svclt 0x0000fe65 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461db096 │ │ │ │ @ instruction: 0xf6474b2a │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf06b8070 │ │ │ │ subcs pc, r0, #4784128 @ 0x490000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbvs pc, [r4], #1607 @ 0x647 @ │ │ │ │ + strtvs pc, [r4], #-1607 @ 0xfffff9b9 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - bl 0xffda86b4 │ │ │ │ + bl 0xffda85f4 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vqdmlsl.s , d16, d0[1] │ │ │ │ + vorr.i32 d17, #67108864 @ 0x04000000 │ │ │ │ strls r0, [r1, -pc, lsr #14] │ │ │ │ - ldrbeq pc, [r8, -ip, asr #4] @ │ │ │ │ + strvc pc, [r8, fp, asr #12]! │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1ba9700 │ │ │ │ ldrtmi pc, [r1], -r5, asr #27 @ │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ ldmiblt sp, {r0, r1, r3, r5, fp, ip, sp, lr, pc}^ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06b4621 │ │ │ │ andcs pc, r1, #2293760 @ 0x230000 │ │ │ │ @ instruction: 0x46414810 │ │ │ │ @ instruction: 0xff3ef7fe │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d8, d1 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdalt lr, {r0, r1, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf806f06b │ │ │ │ @ instruction: 0xf1bae7e1 │ │ │ │ svclt 0x0000fe03 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r8, lsr fp │ │ │ │ + eorseq sp, r3, r8, lsl #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4329c │ │ │ │ + bl 0xfec431dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0xc3d91c │ │ │ │ - adcspl pc, r4, r7, asr #12 │ │ │ │ + blmi 0xc3d85c │ │ │ │ + andpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf06a0300 │ │ │ │ stccs 15, cr15, [r0], {231} @ 0xe7 │ │ │ │ @ instruction: 0xf647d13c │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ subcs pc, r0, #876 @ 0x36c │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strbne pc, [r4], #584 @ 0x248 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0xec0e8 │ │ │ │ - bl 0xfe228790 │ │ │ │ + ldrne pc, [r4], #-584 @ 0xfffffdb8 │ │ │ │ + strteq pc, [pc], #-704 @ 0xec028 │ │ │ │ + bl 0xfe2286d0 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldrbeq pc, [r8], #-588 @ 0xfffffdb4 @ │ │ │ │ + strtvc pc, [r8], #1611 @ 0x64b │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ @ instruction: 0x4629fd57 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ andcs pc, r1, #756 @ 0x2f4 │ │ │ │ @ instruction: 0x46314811 │ │ │ │ mrc2 7, 6, pc, cr8, cr14, {7} │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d8, d4 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x00a8f06a │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ bfi pc, sp, (invalid: 31:0) @ │ │ │ │ ldc2 1, cr15, [sl, #744] @ 0x2e8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r4, ror fp │ │ │ │ + eorseq sp, r3, r4, asr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4336c │ │ │ │ + bl 0xfec432ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0xc3d9ec │ │ │ │ - adcspl pc, r4, r7, asr #12 │ │ │ │ + blmi 0xc3d92c │ │ │ │ + andpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf06a0300 │ │ │ │ stccs 15, cr15, [r0], {127} @ 0x7f │ │ │ │ @ instruction: 0xf647d13c │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ subcs pc, r0, #460 @ 0x1cc │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strbne pc, [r4], #584 @ 0x248 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0xec1b8 │ │ │ │ - bl 0x828860 │ │ │ │ + ldrne pc, [r4], #-584 @ 0xfffffdb8 │ │ │ │ + strteq pc, [pc], #-704 @ 0xec0f8 │ │ │ │ + bl 0x8287a0 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldrbeq pc, [r8], #-588 @ 0xfffffdb4 @ │ │ │ │ + strtvc pc, [r8], #1611 @ 0x64b │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ strtmi pc, [r9], -pc, ror #25 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ andcs pc, r1, #340 @ 0x154 │ │ │ │ @ instruction: 0x46314811 │ │ │ │ mrc2 7, 1, pc, cr10, cr14, {7} │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d8, d4 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x0040f06a │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xe7c0ff35 │ │ │ │ ldc2 1, cr15, [r2, #-744]! @ 0xfffffd18 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @ instruction: 0x0094cdb0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4343c │ │ │ │ + bl 0xfec4337c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r6, pc, lsr #22 │ │ │ │ @ instruction: 0xf6476849 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xff18f06a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ movtcs lr, #2758 @ 0xac6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strbne pc, [r4], r8, asr #4 @ │ │ │ │ + ldrne pc, [r4], -r8, asr #4 │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ - vmax.s8 d25, d12, d1 │ │ │ │ - vmov.i32 q8, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf64b9601 │ │ │ │ + vsubhn.i16 d23, q8, q12 │ │ │ │ @ instruction: 0x96000632 │ │ │ │ ldc2 1, cr15, [r4], {186} @ 0xba │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ cdp2 0, 15, cr15, cr10, cr10, {3} │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - bicsvc pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + msrvc CPSR_f, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - subne pc, r0, r0, asr #4 │ │ │ │ + addseq pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ cdp2 0, 14, cr15, cr10, cr10, {3} │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subne pc, r0, r0, asr #4 │ │ │ │ + addseq pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr0, cr10, {3} │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d8, d0 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 13, cr15, cr0, cr10, {3} │ │ │ │ vmax.s8 d20, d1, d17 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf06a0032 │ │ │ │ ldrb pc, [sp, r9, asr #29] @ │ │ │ │ stc2l 1, cr15, [r6], {186} @ 0xba │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec43510 │ │ │ │ + bl 0xfec43450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r6, pc, lsr #22 │ │ │ │ @ instruction: 0xf6476849 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cdp2 0, 10, cr15, cr14, cr10, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ movtcs lr, #2652 @ 0xa5c │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strbne pc, [r4], r8, asr #4 @ │ │ │ │ + ldrne pc, [r4], -r8, asr #4 │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ - vmax.s8 d25, d12, d1 │ │ │ │ - vmov.i32 q8, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf64b9601 │ │ │ │ + vsubhn.i16 d23, q8, q12 │ │ │ │ @ instruction: 0x96000632 │ │ │ │ stc2 1, cr15, [sl], #-744 @ 0xfffffd18 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ cdp2 0, 9, cr15, cr0, cr10, {3} │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - bicsvc pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + msrvc CPSR_f, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - subne pc, r0, r0, asr #4 │ │ │ │ + addseq pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ cdp2 0, 8, cr15, cr0, cr10, {3} │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subne pc, r0, r0, asr #4 │ │ │ │ + addseq pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr6, cr10, {3} │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d8, d0 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 6, cr15, cr6, cr10, {3} │ │ │ │ vmax.s8 d20, d1, d17 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf06a0032 │ │ │ │ @ instruction: 0xe7ddfe5f │ │ │ │ mrrc2 1, 11, pc, ip, cr10 @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461fb096 │ │ │ │ strmi r4, [r4], -pc, lsr #22 │ │ │ │ @ instruction: 0xf6476849 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r0], lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf06a9e1c │ │ │ │ subcs pc, r0, #1040 @ 0x410 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stmib lr!, {r0, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - ldrbvs pc, [r4, #1607] @ 0x647 @ │ │ │ │ + strvs pc, [r4, #-1607]! @ 0xfffff9b9 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ vrshl.s8 d25, d2, d8 │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ + vorr.i32 d17, #262144 @ 0x00040000 │ │ │ │ strls r0, [r1, #-1327] @ 0xfffffad1 │ │ │ │ - ldrbeq pc, [r8, #-588] @ 0xfffffdb4 @ │ │ │ │ + strvc pc, [r8, #1611]! @ 0x64b │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1ba9500 │ │ │ │ @ instruction: 0x4641fbbb │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ @ instruction: 0xf894fe21 │ │ │ │ subcs r3, r0, #0, 4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ svclt 0x00082b00 │ │ │ │ @ instruction: 0xf1a9463e │ │ │ │ movtcs lr, #2506 @ 0x9ca │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #10 │ │ │ │ - cmppcs r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsne pc, r0, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - blx 0xfe828b6e │ │ │ │ + blx 0xfe828aae │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ cdp2 0, 0, cr15, cr2, cr10, {3} │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d8, d8 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldcllt 0, cr15, [r2, #424]! @ 0x1a8 │ │ │ │ - blx 0xffd28b9a │ │ │ │ + blx 0xffd28ada │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec436bc │ │ │ │ + bl 0xfec435fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf06a461d │ │ │ │ ldccs 13, cr15, [pc], {221} @ 0xdd │ │ │ │ vtst.8 , , │ │ │ │ - vrsra.s64 , q4, #64 │ │ │ │ - bl 0x1ad1b0 │ │ │ │ + vsubw.s8 , q0, d24 │ │ │ │ + bl 0x1ad0f0 │ │ │ │ vcgt.s8 d16, d16, d4 │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vshr.s64 d16, d0, #64 │ │ │ │ @ instruction: 0xf8d30032 │ │ │ │ @ instruction: 0xf06a12e0 │ │ │ │ @ instruction: 0xf647fdcd │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d0, d30 │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vshr.s64 d16, d0, #64 │ │ │ │ @ instruction: 0xf06a0032 │ │ │ │ stmiblt r5!, {r0, r1, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8, #424]! @ 0x1a8 │ │ │ │ @ instruction: 0xf64cb9f6 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ vadd.f32 d31, d24, d29 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06a4070 │ │ │ │ @ instruction: 0xf647bda5 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ strtmi r0, [r9], -lr, lsr #32 │ │ │ │ ldc2 0, cr15, [sl, #424] @ 0x1a8 │ │ │ │ rscle r2, r0, r0, lsl #28 │ │ │ │ @ instruction: 0xf64c4631 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ vadd.f32 d31, d24, d13 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06a4070 │ │ │ │ strtmi fp, [r1], -r5, lsl #27 │ │ │ │ - adcpl pc, ip, r1, asr #4 │ │ │ │ + rscsmi pc, ip, r1, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [lr, #-424]! @ 0xfffffe58 │ │ │ │ svclt 0x0000e7af │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461eb096 │ │ │ │ @ instruction: 0xf6474b34 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf06a8070 │ │ │ │ subcs pc, r0, #6336 @ 0x18c0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbvs pc, [r4, #1607] @ 0x647 @ │ │ │ │ + strvs pc, [r4, #-1607]! @ 0xfffff9b9 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ stmdb ip, {r0, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vrshl.s8 d25, d2, d8 │ │ │ │ - vmls.i d17, d16, d0[1] │ │ │ │ + vmov.i32 d17, #262144 @ 0x00040000 │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - ldrbeq pc, [r8], #-588 @ 0xfffffdb4 @ │ │ │ │ + strtvc pc, [r8], #1611 @ 0x64b │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ @ instruction: 0x4639fadf │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - bllt 0xfe2abb1c │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + bllt 0xfe2aba5c │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4629 │ │ │ │ subcs pc, r0, #3904 @ 0xf40 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stmia sl!, {r0, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf64ca805 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ vrhadd.s8 d25, d1, d2 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vsra.s64 q10, q14, #64 │ │ │ │ tstls r1, r2, lsr r1 │ │ │ │ @ instruction: 0xf1ba4619 │ │ │ │ @ instruction: 0x4641fabd │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - blmi 0x46bad8 │ │ │ │ - blls 0x6466b8 │ │ │ │ + blmi 0x46ba18 │ │ │ │ + blls 0x6465f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a41f0 │ │ │ │ @ instruction: 0x462abd13 │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ strb pc, [ip, fp, lsl #26] @ │ │ │ │ - blx 0x328d6a │ │ │ │ + blx 0x328caa │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb097 │ │ │ │ @ instruction: 0xf6474b39 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf06a9078 │ │ │ │ subcs pc, r0, #60672 @ 0xed00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbvs pc, [r4], r7, asr #12 @ │ │ │ │ + strtvs pc, [r4], -r7, asr #12 │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ ldm r6, {r0, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vmax.s8 d25, d8, d2 │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ - vrshl.s8 d16, d31, d12 │ │ │ │ - vmov.i32 q8, #524288 @ 0x00080000 │ │ │ │ + vorr.i32 d17, #262144 @ 0x00040000 │ │ │ │ + @ instruction: 0xf64b052f │ │ │ │ + vaddhn.i16 d23, q8, q12 │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ strbmi pc, [r1], -r9, ror #20 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #52992 @ 0xcf00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ ldmda ip!, {r0, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ @@ -225453,106 +225405,106 @@ │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ @ instruction: 0x4639fa57 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ @ instruction: 0xf1b9fcbd │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, r8, r9, sl, fp} │ │ │ │ - bicsvc pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + msrvc CPSR_f, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r9, #3072 @ 0xc00 │ │ │ │ - subne pc, r0, r0, asr #4 │ │ │ │ + addseq pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ stc2 0, cr15, [ip], #424 @ 0x1a8 │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subne pc, r0, r0, asr #4 │ │ │ │ + addseq pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2], #424 @ 0x1a8 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d8, d0 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldclt 0, cr15, [r2], {106} @ 0x6a │ │ │ │ vmax.s8 q10, , │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf06a0032 │ │ │ │ ldrb pc, [sp, fp, lsl #25] @ │ │ │ │ - blx 0xfe328e68 │ │ │ │ + blx 0xfe328da8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461db096 │ │ │ │ @ instruction: 0xf6474b39 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf06a8070 │ │ │ │ subcs pc, r0, #27904 @ 0x6d00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbvs pc, [r4], #1607 @ 0x647 @ │ │ │ │ + strtvs pc, [r4], #-1607 @ 0xfffff9b9 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ ldmda r6, {r0, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vqdmlsl.s , d16, d0[1] │ │ │ │ + vorr.i32 d17, #67108864 @ 0x04000000 │ │ │ │ strls r0, [r1, -pc, lsr #14] │ │ │ │ - ldrbeq pc, [r8, -ip, asr #4] @ │ │ │ │ + strvc pc, [r8, fp, asr #12]! │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1ba9700 │ │ │ │ ldrtmi pc, [r1], -r9, ror #19 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - bllt 0x86b930 │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + bllt 0x86b870 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4621 │ │ │ │ @ instruction: 0xf1b8fc47 │ │ │ │ @ instruction: 0xd1240f00 │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [sl], #-424 @ 0xfffffe58 │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d8, d23 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 0, cr15, [sl], #-424 @ 0xfffffe58 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ stc2 0, cr15, [r2], #-424 @ 0xfffffe58 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4314 @ 0x10da │ │ │ │ andcs r4, r4, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ @ instruction: 0x4601fdbb │ │ │ │ stmdavs r1, {r8, ip, sp, pc} │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subcs pc, r8, r8, asr #4 │ │ │ │ + addsne pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip], {106} @ 0x6a │ │ │ │ @ instruction: 0xf1bae7d0 │ │ │ │ svclt 0x0000fa09 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec43a8c │ │ │ │ + bl 0xfec439cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050f90 │ │ │ │ addslt r4, r7, r2, lsr r8 │ │ │ │ stmdavs r0, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf04f9015 │ │ │ │ andcs r0, r4, #0 │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ @@ -225560,151 +225512,151 @@ │ │ │ │ tstlt r0, r7, lsl #12 │ │ │ │ movwcs r6, #6151 @ 0x1807 │ │ │ │ stmiane r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ strmi pc, [r4], -fp, lsl #27 │ │ │ │ stmdavs r4, {r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ vhadd.s8 d16, d8, d30 │ │ │ │ - vmlsl.s , d16, d0[1] │ │ │ │ + vmov.i32 d17, #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0xf06a062f │ │ │ │ subcs pc, r0, #224256 @ 0x36c00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbeq pc, [r8, #-588] @ 0xfffffdb4 @ │ │ │ │ + strvc pc, [r8, #1611]! @ 0x64b │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ svc 0x0084f1a8 │ │ │ │ - bicsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + msrvs CPSR_s, #74448896 @ 0x4700000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movwvs lr, #6605 @ 0x19cd │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ @ instruction: 0xf1ba9500 │ │ │ │ @ instruction: 0x4639f95b │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #197632 @ 0x30400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ svc 0x006ef1a8 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ @ instruction: 0xf64ca805 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ strls r0, [r1], -pc, lsr #4 │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf1ba9500 │ │ │ │ strtmi pc, [r1], -r5, asr #18 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - blmi 0x36b7e8 │ │ │ │ - blls 0x6469a8 │ │ │ │ + blmi 0x36b728 │ │ │ │ + blls 0x6468e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a40f0 │ │ │ │ @ instruction: 0xf1babb9b │ │ │ │ svclt 0x0000f999 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ @ instruction: 0xf6474b38 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf6478078 │ │ │ │ - vshl.s64 q11, q2, #0 │ │ │ │ + vabal.s8 q11, d0, d20 │ │ │ │ svcls 0x0020052e │ │ │ │ - blx 0x1f28b4a │ │ │ │ + blx 0x1f28a8a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a805 │ │ │ │ movtcs lr, #3878 @ 0xf26 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmdage r5, {r1, r8, sl, ip, pc} │ │ │ │ - strbne pc, [r4], #584 @ 0x248 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0xec9bc │ │ │ │ - vshl.s8 d25, d1, d12 │ │ │ │ - vmov.i32 q8, #524288 @ 0x00080000 │ │ │ │ + ldrne pc, [r4], #-584 @ 0xfffffdb8 │ │ │ │ + strteq pc, [pc], #-704 @ 0xec8fc │ │ │ │ + @ instruction: 0xf64b9401 │ │ │ │ + vaddhn.i16 d23, q8, q12 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ @ instruction: 0xf8f8f1ba │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0x18a8b7e │ │ │ │ + blx 0x18a8abe │ │ │ │ ldrtmi r4, [r1], -r2, lsr #16 │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ subcs pc, r0, #495616 @ 0x79000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ svc 0x0006f1a8 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2, #-513] @ 0xfffffdff │ │ │ │ vadd.i8 d26, d8, d5 │ │ │ │ - vmls.f d18, d0, d0[0] │ │ │ │ + vshl.s64 d17, d0, #0 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8, sl}^ │ │ │ │ @ instruction: 0xf1ba4500 │ │ │ │ @ instruction: 0x4641f8dd │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #68608 @ 0x10c00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ cdp 1, 15, cr15, cr0, cr8, {5} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ @ instruction: 0xf64ca805 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ strls r0, [r1, #-559] @ 0xfffffdd1 │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ ldrtmi pc, [r9], -r7, asr #17 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - blmi 0x36b6ec │ │ │ │ - blls 0x646aa4 │ │ │ │ + blmi 0x36b62c │ │ │ │ + blls 0x6469e4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a43f0 │ │ │ │ @ instruction: 0xf1babb1d │ │ │ │ svclt 0x0000f91b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r3], -r4 │ │ │ │ + eorseq sp, r3, r4, lsr #22 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0xf500b096 │ │ │ │ ldrmi r5, [pc], -r0, lsl #1 │ │ │ │ ldrmi r4, [r1], r1, asr #22 │ │ │ │ ldmdavs fp, {r0, r3, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8900300 │ │ │ │ ldmib sp, {r9, sp}^ │ │ │ │ @ instruction: 0xf647381f │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf8dd002e │ │ │ │ - bcs 0x114c80 │ │ │ │ + bcs 0x114bc0 │ │ │ │ ldrmi fp, [r8], r8, lsl #30 │ │ │ │ - blx 0xffe28c50 │ │ │ │ + blx 0xffe28b90 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf647a805 │ │ │ │ - vshl.s64 q11, q2, #0 │ │ │ │ + vabal.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf1a8052e │ │ │ │ movtcs lr, #3742 @ 0xe9e │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, #-2053] @ 0xfffff7fb │ │ │ │ - strbne pc, [r4], r8, asr #4 @ │ │ │ │ + ldrne pc, [r4], -r8, asr #4 │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - ldrbeq pc, [r8], #-588 @ 0xfffffdb4 @ │ │ │ │ + strtvc pc, [r8], #1611 @ 0x64b │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1537 @ 0xfffff9ff │ │ │ │ @ instruction: 0xf870f1ba │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0xff6a8c8c │ │ │ │ + blx 0xff6a8bcc │ │ │ │ cmple r2, r0, lsl #30 │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4629 │ │ │ │ subcs pc, r0, #839680 @ 0xcd000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ cdp 1, 7, cr15, cr10, cr8, {5} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ @@ -225713,143 +225665,143 @@ │ │ │ │ @ instruction: 0x4651f855 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #765952 @ 0xbb000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ cdp 1, 6, cr15, cr8, cr8, {5} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf64ca805 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ vrhadd.s8 d25, d8, d2 │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ + vsra.s64 d17, d0, #64 │ │ │ │ tstls r1, lr, lsr #2 │ │ │ │ @ instruction: 0xf1ba4619 │ │ │ │ @ instruction: 0x4641f83b │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - blmi 0x46b5d4 │ │ │ │ - blls 0x646bbc │ │ │ │ + blmi 0x46b514 │ │ │ │ + blls 0x646afc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a47f0 │ │ │ │ @ instruction: 0x4639ba91 │ │ │ │ vmax.s8 d20, d8, d26 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ ldr pc, [sl, r9, lsl #21]! │ │ │ │ @ instruction: 0xf886f1ba │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ ldrmi r4, [r4], -r6, asr #22 │ │ │ │ @ instruction: 0xf6476849 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf647981e │ │ │ │ - vshl.s64 q11, q2, #0 │ │ │ │ + vabal.s8 q11, d0, d20 │ │ │ │ svcls 0x0020052e │ │ │ │ - blx 0x1aa8d6c │ │ │ │ + blx 0x1aa8cac │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ - sbcsvc pc, r8, sp, asr #4 │ │ │ │ + eorvc pc, r8, sp, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ - ldrbcs pc, [r0], #-584 @ 0xfffffdb8 @ │ │ │ │ + strtne pc, [r0], #584 @ 0x248 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf97af7fe │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a805 │ │ │ │ movtcs lr, #3592 @ 0xe08 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ - vrshl.s8 d25, d2, d12 │ │ │ │ - vmov.i32 q8, #524288 @ 0x00080000 │ │ │ │ + @ instruction: 0xf64b9502 │ │ │ │ + vaddhn.i16 d23, q8, q12 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ @ instruction: 0xffdef1b9 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ - strbtcs pc, [r4], -r8, asr #4 @ │ │ │ │ + ldrtne pc, [r4], r8, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - blx 0x1128db8 │ │ │ │ + blx 0x1128cf8 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a805 │ │ │ │ movtcs lr, #3566 @ 0xdee │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2, #-2053] @ 0xfffff7fb │ │ │ │ strls r9, [r1], -r0, lsl #8 │ │ │ │ @ instruction: 0xffc8f1b9 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0xca8ddc │ │ │ │ + blx 0xca8d1c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a805 │ │ │ │ vmla.f32 q15, q12, q6 │ │ │ │ - vbic.i32 q9, #3072 @ 0x00000c00 │ │ │ │ + vqdmlal.s , d16, d0[3] │ │ │ │ stmib sp, {r1, r2, r3, r5, r8, r9}^ │ │ │ │ movtcs r4, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, #-2053] @ 0xfffff7fb │ │ │ │ @ instruction: 0xffb2f1b9 │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ - blx 0x728e08 │ │ │ │ + blx 0x728d48 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a805 │ │ │ │ movtcs lr, #3526 @ 0xdc6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - orrcs pc, r8, r8, asr #4 │ │ │ │ + bicsne pc, r8, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ @ instruction: 0xff98f1b9 │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf9fef06a │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d8, d8 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt lr!, {r1, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xffecf1b9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb096 │ │ │ │ @ instruction: 0xf6474b48 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf647a91e │ │ │ │ - @ instruction: 0xf2c064d4 │ │ │ │ + vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf8dd042e │ │ │ │ @ instruction: 0xf06a8080 │ │ │ │ subcs pc, r0, #3325952 @ 0x32c000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ ldcl 1, cr15, [r8, #-672]! @ 0xfffffd60 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ + vorr.i32 d17, #262144 @ 0x00040000 │ │ │ │ strls r0, [r1, #-1327] @ 0xfffffad1 │ │ │ │ - ldrbeq pc, [r8, #-588] @ 0xfffffdb4 @ │ │ │ │ + strvc pc, [r8, #1611]! @ 0x64b │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b99500 │ │ │ │ ldrtmi pc, [r1], -fp, asr #30 @ │ │ │ │ vadd.i8 d26, d5, d5 │ │ │ │ - vsubhn.i16 d23, q8, q6 │ │ │ │ + @ instruction: 0xf2c066dc │ │ │ │ @ instruction: 0xf06a0632 │ │ │ │ subcs pc, r0, #2834432 @ 0x2b4000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ ldcl 1, cr15, [sl, #-672] @ 0xfffffd60 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strls r9, [r0, #-1026] @ 0xfffffbfe │ │ │ │ @@ -225863,145 +225815,145 @@ │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ @ instruction: 0xf1b99402 │ │ │ │ ldrbmi pc, [r1], -r3, lsr #30 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ @ instruction: 0xf1b9f989 │ │ │ │ @ instruction: 0xd12c0f00 │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4621 │ │ │ │ @ instruction: 0xf1b8f97f │ │ │ │ vmax.f32 d16, d0, d2 │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vshr.s64 d16, d0, #64 │ │ │ │ svclt 0x009d0032 │ │ │ │ - bicsvc pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + msrvc CPSR_f, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r8, #3072 @ 0xc00 │ │ │ │ - orrscs pc, ip, r8, asr #4 │ │ │ │ + mvnne pc, r8, asr #4 │ │ │ │ @ instruction: 0xf2c0bf8c │ │ │ │ @ instruction: 0xf8d3012e │ │ │ │ @ instruction: 0xf06a1450 │ │ │ │ - blmi 0x46b364 │ │ │ │ - blls 0x646e2c │ │ │ │ + blmi 0x46b2a4 │ │ │ │ + blls 0x646d6c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a47f0 │ │ │ │ @ instruction: 0x4622b959 │ │ │ │ vmax.s8 q10, q4, │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xe7d0f951 │ │ │ │ @ instruction: 0xff4ef1b9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec44000 │ │ │ │ + bl 0xfec43f40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46070f90 │ │ │ │ addslt r4, r7, r0, asr r8 │ │ │ │ stmdavs r0, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf04f9015 │ │ │ │ andcs r0, r4, #0 │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ - blx 0xff7a8e80 │ │ │ │ + blx 0xff7a8dc0 │ │ │ │ tstlt r0, r6, lsl #12 │ │ │ │ movwcs r6, #6150 @ 0x1806 │ │ │ │ stmiane r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ @ instruction: 0xf104fad1 │ │ │ │ movwcs r0, #4360 @ 0x1108 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ stmdavs r4, {r0, r2, r3, r6, ip, lr, pc} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0xff2a8ea8 │ │ │ │ + blx 0xff2a8de8 │ │ │ │ tstlt r0, r5, lsl #12 │ │ │ │ ldrtmi r6, [r9], -sp, lsr #16 │ │ │ │ - adcspl pc, r4, r7, asr #12 │ │ │ │ + andpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrbvs pc, [r4, r7, asr #12] @ │ │ │ │ + strvs pc, [r4, -r7, asr #12]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ @ instruction: 0xf916f06a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a805 │ │ │ │ movtcs lr, #3268 @ 0xcc4 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2, -r5, lsl #16] │ │ │ │ - stclne 2, cr15, [r4], {72} @ 0x48 │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0xecb80 │ │ │ │ + ldcne 2, cr15, [r4], {72} @ 0x48 │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0xecac0 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - mrrceq 2, 4, pc, r8, cr12 @ │ │ │ │ + stcvc 6, cr15, [r8], #300 @ 0x12c │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ mrc2 1, 4, pc, cr4, cr9, {5} │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8faf06a │ │ │ │ suble r2, r8, r0, lsl #24 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf8f0f06a │ │ │ │ stmdami r7!, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fe4629 │ │ │ │ - blmi 0xa2aee8 │ │ │ │ - blls 0x646f28 │ │ │ │ + blmi 0xa2ae28 │ │ │ │ + blls 0x646e68 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle pc, r0, lsl #6 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a40f0 │ │ │ │ andcs fp, r4, #14352384 @ 0xdb0000 │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ @ instruction: 0x4605fa79 │ │ │ │ @ instruction: 0xd1b12800 │ │ │ │ @ instruction: 0xf6474639 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ vhadd.s8 d16, d8, d30 │ │ │ │ - vmls.i d17, d16, d0[1] │ │ │ │ + vmov.i32 d17, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf06a042f │ │ │ │ subcs pc, r0, #13172736 @ 0xc90000 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ ldcl 1, cr15, [r6], #-672 @ 0xfffffd60 │ │ │ │ strls r2, [r1], #-832 @ 0xfffffcc0 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldrbeq pc, [r8], #-588 @ 0xfffffdb4 @ │ │ │ │ + strtvc pc, [r8], #1611 @ 0x64b │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-258 @ 0xfffffefe │ │ │ │ @ instruction: 0xf1b94619 │ │ │ │ ldrtmi pc, [r1], -r9, asr #28 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ @ instruction: 0xf647f8af │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ ldr pc, [r3, r5, lsr #17]! │ │ │ │ mcr2 1, 5, pc, cr2, cr9, {5} @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r4, lsr ip │ │ │ │ + eorseq sp, r3, r4, lsl #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x461fb099 │ │ │ │ ldrmi r4, [r0], pc, asr #22 │ │ │ │ @ instruction: 0xf6476849 │ │ │ │ - @ instruction: 0xf2c064d4 │ │ │ │ + vaddhn.i16 d22, q0, q10 │ │ │ │ vshl.s8 d16, d30, d8 │ │ │ │ - vmlsl.s , d16, d0[1] │ │ │ │ - vmax.s8 d16, d12, d31 │ │ │ │ - vorr.i32 q8, #524288 @ 0x00080000 │ │ │ │ + vmov.i32 d17, #67108864 @ 0x04000000 │ │ │ │ + @ instruction: 0xf64b062f │ │ │ │ + vabal.s8 , d16, d24 │ │ │ │ ldmib sp, {r1, r4, r5, r8, sl}^ │ │ │ │ andls fp, r5, r2, lsr #32 │ │ │ │ - adcspl pc, r4, r7, asr #12 │ │ │ │ + andpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbge r4!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf876f06a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ @@ -226009,15 +225961,15 @@ │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], #-2055 @ 0xfffff7f9 │ │ │ │ strls r9, [r0, #-1537] @ 0xfffff9ff │ │ │ │ ldc2l 1, cr15, [lr, #740]! @ 0x2e4 │ │ │ │ stmdage r7, {r0, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf864f06a │ │ │ │ cmnle r1, r0, lsl #30 │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4621 │ │ │ │ subcs pc, r0, #5963776 @ 0x5b0000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ stc 1, cr15, [r8], {168} @ 0xa8 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r7, {r0, r3, r4, r9, sl, lr} │ │ │ │ @@ -226026,54 +225978,54 @@ │ │ │ │ ldrbmi pc, [r9], -r3, ror #27 @ │ │ │ │ @ instruction: 0xf06aa807 │ │ │ │ stmdami fp!, {r0, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ andcs r9, r0, #81920 @ 0x14000 │ │ │ │ @ instruction: 0xff64f7fd │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf647d126 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xf1b9f837 │ │ │ │ @ instruction: 0xd1270f00 │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf82af06a │ │ │ │ ldmdavs sl, {r1, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d8, d27 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ andslt r0, r9, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmdalt sl, {r1, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4651 │ │ │ │ @ instruction: 0xf1b9f80f │ │ │ │ sbcsle r0, r7, r0, lsl #30 │ │ │ │ @ instruction: 0xf64c4649 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ ldrb pc, [r5, r1, lsl #16] @ │ │ │ │ @ instruction: 0x46224639 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xfff8f069 │ │ │ │ @ instruction: 0xf1b9e79b │ │ │ │ svclt 0x0000fdf5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r4, lsr ip │ │ │ │ + eorseq sp, r3, r4, lsl #23 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ @ instruction: 0x46054b5a │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ @@ -226086,110 +226038,110 @@ │ │ │ │ @ instruction: 0xf976f018 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmib r0, {r0, r2, r3, r7, pc}^ │ │ │ │ ldmib r0, {r8, r9, sl, lr}^ │ │ │ │ ldmib r0, {r1, r9, fp, sp, lr}^ │ │ │ │ and r9, r1, r4, lsl #16 │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ - adcspl pc, r4, r7, asr #12 │ │ │ │ + andpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0696869 │ │ │ │ stccs 15, cr15, [r0], {193} @ 0xc1 │ │ │ │ @ instruction: 0xf647d06f │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ strtmi r0, [r1], -lr, lsr #32 │ │ │ │ @ instruction: 0xffb4f069 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf647a805 │ │ │ │ - @ instruction: 0xf2c06bd4 │ │ │ │ + vqdmlsl.s q11, d0, d20 │ │ │ │ @ instruction: 0xf1a80b2e │ │ │ │ movtcs lr, #2910 @ 0xb5e │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8cda805 │ │ │ │ vhadd.s8 d27, d8, d8 │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ - vrshl.s8 d16, d31, d12 │ │ │ │ - vmov.i32 q8, #524288 @ 0x00080000 │ │ │ │ + vorr.i32 d17, #262144 @ 0x00040000 │ │ │ │ + @ instruction: 0xf64b052f │ │ │ │ + vaddhn.i16 d23, q8, q12 │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1b99400 │ │ │ │ ldrtmi pc, [r9], -pc, lsr #26 @ │ │ │ │ @ instruction: 0xf069a805 │ │ │ │ ldmdami r3!, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, #51380224 @ 0x3100000 │ │ │ │ mrc2 7, 5, pc, cr0, cr13, {7} │ │ │ │ @ instruction: 0x46514831 │ │ │ │ @ instruction: 0xf7fd2200 │ │ │ │ subcs pc, r0, #2736 @ 0xab0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xf29824 │ │ │ │ + bl 0xf29764 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - blpl 0x1678c4 │ │ │ │ + blpl 0x167804 │ │ │ │ @ instruction: 0xf1b99400 │ │ │ │ @ instruction: 0x4649fd13 │ │ │ │ @ instruction: 0xf069a805 │ │ │ │ subcs pc, r0, #484 @ 0x1e4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xaa9848 │ │ │ │ + bl 0xaa9788 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf64ca805 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ @ instruction: 0xf6479102 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vsra.s64 q10, q8, #64 │ │ │ │ tstls r1, lr, lsr #2 │ │ │ │ @ instruction: 0xf1b94619 │ │ │ │ @ instruction: 0x4641fcf9 │ │ │ │ @ instruction: 0xf069a805 │ │ │ │ - blmi 0x6ecf50 │ │ │ │ - blls 0x647240 │ │ │ │ + blmi 0x6ece90 │ │ │ │ + blls 0x647180 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1250300 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0694ff0 │ │ │ │ @ instruction: 0xf647bf4f │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ str pc, [pc, r5, asr #30] │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldc2 1, cr15, [r0, #-740]! @ 0xfffffd1c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r4, ror fp │ │ │ │ - ldrsbteq sp, [r3], -ip │ │ │ │ + eorseq sp, r3, r4, asr #21 │ │ │ │ + eorseq sp, r3, ip, lsr #24 │ │ │ │ ldmib sp, {r4, sl, ip, sp, pc}^ │ │ │ │ andls r4, r1, r1 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ @ instruction: 0x4623461a │ │ │ │ strls r9, [r2], #-3075 @ 0xfffff3fd │ │ │ │ strls r9, [r3], #-3076 @ 0xfffff3fc │ │ │ │ strls r2, [r4], #-1025 @ 0xfffffbff │ │ │ │ - blmi 0x22b3d0 │ │ │ │ + blmi 0x22b310 │ │ │ │ svclt 0x0000e728 │ │ │ │ ldmib sp, {r4, sl, ip, sp, pc}^ │ │ │ │ andls r4, r1, r1 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ @ instruction: 0x4623461a │ │ │ │ strls r9, [r2], #-3075 @ 0xfffff3fd │ │ │ │ strls r9, [r3], #-3076 @ 0xfffff3fc │ │ │ │ strls r2, [r4], #-1024 @ 0xfffffc00 │ │ │ │ - blmi 0x22b3f4 │ │ │ │ + blmi 0x22b334 │ │ │ │ svclt 0x0000e716 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ stmdami fp, {r7, r9, sl, lr}^ │ │ │ │ movwcs fp, #4246 @ 0x1096 │ │ │ │ @@ -226210,63 +226162,63 @@ │ │ │ │ tstlt r0, r6, lsl #12 │ │ │ │ movwcs r6, #6150 @ 0x1806 │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf876f018 │ │ │ │ tstlt r0, r7, lsl #12 │ │ │ │ strbmi r6, [r1], -r7, lsl #16 │ │ │ │ - adcspl pc, r4, r7, asr #12 │ │ │ │ + andpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr10, cr9, {3} │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf647f873 │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strtmi pc, [r8], -r1, asr #29 │ │ │ │ mcr2 7, 4, pc, cr14, cr13, {7} @ │ │ │ │ - sbcsvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr8, cr9, {3} │ │ │ │ eorsle r2, fp, r1, lsl ip │ │ │ │ svclt 0x00082c02 │ │ │ │ eorsle r2, r7, sl, lsl #26 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf888f7fe │ │ │ │ - sbcsvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr8, cr9, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a805 │ │ │ │ movtcs lr, #2646 @ 0xa56 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - rscspl pc, r4, ip, asr #12 │ │ │ │ + subpl pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - strcs pc, [ip], #581 @ 0x245 │ │ │ │ + ldrbne pc, [ip], #581 @ 0x245 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ - vshl.s8 d25, d1, d12 │ │ │ │ - vmov.i32 q8, #524288 @ 0x00080000 │ │ │ │ + @ instruction: 0xf64b9401 │ │ │ │ + vaddhn.i16 d23, q8, q12 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ stc2 1, cr15, [r4], #-740 @ 0xfffffd1c │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ cdp2 0, 8, cr15, cr10, cr9, {3} │ │ │ │ ldmdavs sl, {r0, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d8, d9 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ cdplt 0, 7, cr15, cr10, cr9, {3} │ │ │ │ andle r2, r7, r3, lsl #28 │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vmla.i d17, d16, d0[1] │ │ │ │ + vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf069002f │ │ │ │ @ instruction: 0xe7c1fe71 │ │ │ │ - rscseq pc, r0, r8, asr #4 │ │ │ │ + subeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr10, cr9, {3} │ │ │ │ @ instruction: 0xf1b9e7ba │ │ │ │ svclt 0x0000fc67 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -226276,480 +226228,480 @@ │ │ │ │ @ instruction: 0x46984a5a │ │ │ │ ldmib sp, {r2, r4, r8, r9, sl, fp, sp}^ │ │ │ │ ldmdavs r2, {r2, r5, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9217 │ │ │ │ ldmib sp, {r9}^ │ │ │ │ movwls fp, #23074 @ 0x5a22 │ │ │ │ vtst.8 d29, d13, d7 │ │ │ │ - vrsra.s64 , q4, #64 │ │ │ │ - bl 0x1ae0cc │ │ │ │ + vsubw.s8 , q0, d24 │ │ │ │ + bl 0x1ae00c │ │ │ │ @ instruction: 0xf8d303c7 │ │ │ │ cmnlt r2, r0, ror #11 │ │ │ │ stmdavs r8, {r0, r1, r2, r3, r6, r8, fp, lr} │ │ │ │ submi r9, r8, r7, lsl r9 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ addshi pc, r6, r0, asr #32 │ │ │ │ ldrbeq pc, [ip, #2259] @ 0x8d3 @ │ │ │ │ andslt r4, r9, r1, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdavs r9, {r4, r8, r9, sl, lr}^ │ │ │ │ - adcspl pc, r4, r7, asr #12 │ │ │ │ + andpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrbvs pc, [r4], r7, asr #12 @ │ │ │ │ + strtvs pc, [r4], -r7, asr #12 │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ cdp2 0, 2, cr15, cr10, cr9, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d8, d7 │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ + vorr.i32 d17, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf1a8052f │ │ │ │ movtcs lr, #2516 @ 0x9d4 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r7, lsl #16 │ │ │ │ - ldrbeq pc, [r8], #-588 @ 0xfffffdb4 @ │ │ │ │ + strtvc pc, [r8], #1611 @ 0x64b │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - blx 0xfeba9b4e │ │ │ │ + blx 0xfeba9a8e │ │ │ │ stmdage r7, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ cdp2 0, 1, cr15, cr0, cr9, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ movtcs lr, #2494 @ 0x9be │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0xfe729b72 │ │ │ │ + blx 0xfe729ab2 │ │ │ │ stmdage r7, {r0, r6, r9, sl, lr} │ │ │ │ ldc2l 0, cr15, [lr, #420]! @ 0x1a4 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ movtcs lr, #2476 @ 0x9ac │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0xfe2a9b96 │ │ │ │ + blx 0xfe2a9ad6 │ │ │ │ stmdage r7, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [ip, #420]! @ 0x1a4 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ movtcs lr, #2458 @ 0x99a │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0x1e29bba │ │ │ │ + blx 0x1e29afa │ │ │ │ stmdage r7, {r0, r4, r6, r9, sl, lr} │ │ │ │ ldc2l 0, cr15, [sl, #420] @ 0x1a4 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ movtcs lr, #2440 @ 0x988 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0x19a9bde │ │ │ │ + blx 0x19a9b1e │ │ │ │ stmdage r7, {r0, r3, r6, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r8, #420] @ 0x1a4 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ movtcs lr, #2422 @ 0x976 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], -r7, lsl #16 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x1529c02 │ │ │ │ + blx 0x1529b42 │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ ldc2 0, cr15, [r6, #420]! @ 0x1a4 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d8, d8 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ andslt r0, r9, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 0, cr15, [r6, #420]! @ 0x1a4 │ │ │ │ - blx 0xfea29c2e │ │ │ │ + blx 0xfea29b6e │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec44754 │ │ │ │ + bl 0xfec44694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0696849 │ │ │ │ @ instruction: 0x4620fd93 │ │ │ │ @ instruction: 0xf838f018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4, #420] @ 0x1a4 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldcllt 0, cr15, [ip, #-420]! @ 0xfffffe5c │ │ │ │ @ instruction: 0xf647b954 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7ebfd71 │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [pc, r5, ror #26] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec447d0 │ │ │ │ + bl 0xfec44710 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0696849 │ │ │ │ @ instruction: 0x4620fd55 │ │ │ │ @ instruction: 0xfffaf017 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r6, #-420] @ 0xfffffe5c │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldclt 0, cr15, [lr, #-420]! @ 0xfffffe5c │ │ │ │ @ instruction: 0xf64cb954 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7ebfd33 │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [pc, r7, lsr #26] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4484c │ │ │ │ + bl 0xfec4478c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0696849 │ │ │ │ @ instruction: 0x4620fd17 │ │ │ │ @ instruction: 0xffbcf017 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r8, #-420] @ 0xfffffe5c │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stclt 0, cr15, [r0, #-420] @ 0xfffffe5c │ │ │ │ @ instruction: 0xf64cb954 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7ebfcf5 │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [pc, r9, ror #25] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec448c8 │ │ │ │ + bl 0xfec44808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0696849 │ │ │ │ @ instruction: 0x4620fcd9 │ │ │ │ @ instruction: 0xff7ef017 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl], {105} @ 0x69 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stcllt 0, cr15, [r2], {105} @ 0x69 │ │ │ │ @ instruction: 0xf64cb954 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7ebfcb7 │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [pc, fp, lsr #25] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec44944 │ │ │ │ + bl 0xfec44884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0696849 │ │ │ │ @ instruction: 0x4620fc9b │ │ │ │ @ instruction: 0xff40f017 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip], {105} @ 0x69 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stclt 0, cr15, [r4], {105} @ 0x69 │ │ │ │ @ instruction: 0xf64cb954 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7ebfc79 │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [pc, sp, ror #24] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec449c0 │ │ │ │ + bl 0xfec44900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0696849 │ │ │ │ @ instruction: 0x4620fc5d │ │ │ │ @ instruction: 0xff02f017 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrr2 0, 6, pc, lr, cr9 @ │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ mcrrlt 0, 6, pc, r6, cr9 @ │ │ │ │ @ instruction: 0xf64cb954 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7ebfc3b │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [pc, pc, lsr #24] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec44a3c │ │ │ │ + bl 0xfec4497c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0696849 │ │ │ │ @ instruction: 0x4620fc1f │ │ │ │ mcr2 0, 6, pc, cr4, cr7, {0} @ │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0], {105} @ 0x69 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stclt 0, cr15, [r8], {105} @ 0x69 │ │ │ │ @ instruction: 0xf64cb954 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7ebfbfd │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7dffbf1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461eb096 │ │ │ │ ldrmi r4, [r4], -r5, asr #22 │ │ │ │ @ instruction: 0xf6476849 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf8dd002e │ │ │ │ ldmdavs fp, {r4, r5, r6, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0690300 │ │ │ │ @ instruction: 0x2c0afbd7 │ │ │ │ vtst.8 , , │ │ │ │ - vrsra.s64 , q4, #64 │ │ │ │ - bl 0x1ae5bc │ │ │ │ - vcgt.s8 d16, d28, d4 │ │ │ │ - vorr.i32 q8, #134217728 @ 0x08000000 │ │ │ │ + vsubw.s8 , q0, d24 │ │ │ │ + bl 0x1ae4fc │ │ │ │ + @ instruction: 0xf64b0384 │ │ │ │ + vabdl.s8 , d16, d24 │ │ │ │ stcge 7, cr0, [r5, #-200] @ 0xffffff38 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ pkhtbne pc, r4, r3, asr #17 @ │ │ │ │ - subseq pc, r8, ip, asr #4 │ │ │ │ + adcvc pc, r8, fp, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - blx 0xff0a9aba │ │ │ │ + blx 0xff0a99fa │ │ │ │ @ instruction: 0xf647bb9e │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ subcs pc, r0, #183296 @ 0x2cc00 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ svc 0x0060f1a7 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ strls r0, [r0, -pc, lsr #2] │ │ │ │ vrhadd.s8 d25, d8, d2 │ │ │ │ - vmla.f d17, d16, d0[1] │ │ │ │ + vorr.i32 d17, #4 @ 0x00000004 │ │ │ │ tstls r1, pc, lsr #2 │ │ │ │ @ instruction: 0xf1b94619 │ │ │ │ @ instruction: 0x4641f933 │ │ │ │ @ instruction: 0xf0694628 │ │ │ │ - blmi 0x8ec7c4 │ │ │ │ - blls 0x6479cc │ │ │ │ + blmi 0x8ec704 │ │ │ │ + blls 0x64790c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r4, r0, lsl #6 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06941f0 │ │ │ │ ldrtmi fp, [r1], -r9, lsl #23 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x20a9b3a │ │ │ │ + blx 0x20a9a7a │ │ │ │ stcge 7, cr14, [r5, #-804] @ 0xfffffcdc │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a74628 │ │ │ │ @ instruction: 0xf647ef2a │ │ │ │ - vrsra.s64 q11, q2, #64 │ │ │ │ + vsubw.s8 q11, q0, d20 │ │ │ │ movwls r0, #9006 @ 0x232e │ │ │ │ - orrvc pc, ip, #1342177284 @ 0x50000004 │ │ │ │ + bicsvs pc, ip, #1342177284 @ 0x50000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - vmax.s8 d20, d12, d24 │ │ │ │ - vorr.i32 q8, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf64b4628 │ │ │ │ + vabdl.s8 , d16, d24 │ │ │ │ smladxls r0, r2, r7, r0 │ │ │ │ @ instruction: 0xf8f8f1b9 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x18a9b7a │ │ │ │ + blx 0x18a9aba │ │ │ │ @ instruction: 0xf1b9e79e │ │ │ │ svclt 0x0000f95b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec44be8 │ │ │ │ + bl 0xfec44b28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ - blx 0x1329ba6 │ │ │ │ + blx 0x1329ae6 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ rorslt pc, sp, #27 @ │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0x4628fb39 │ │ │ │ @ instruction: 0xf7fd2101 │ │ │ │ vfma.f32 d31, d8, d19 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r4, {r0, r2, r3, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x9a9bf2 │ │ │ │ + blx 0x9a9b32 │ │ │ │ strtmi lr, [r1], -r7, ror #15 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x6a9c0a │ │ │ │ + blx 0x6a9b4a │ │ │ │ svclt 0x0000e7db │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ strmi r4, [sl], -lr, lsl #12 │ │ │ │ ldrmi r4, [r8], -r1, lsl #12 │ │ │ │ stc2 0, cr15, [r6], #92 @ 0x5c │ │ │ │ suble r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0xf64a4605 │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmvn.i32 q11, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0690031 │ │ │ │ @ instruction: 0x2e00fafb │ │ │ │ vmla.f32 , q4, │ │ │ │ - vmlal.s8 q9, d16, d28 │ │ │ │ + @ instruction: 0xf2c018fc │ │ │ │ vadd.i8 d16, d5, d30 │ │ │ │ - vabdl.s8 , d16, d8 │ │ │ │ + vqshl.s64 q10, q4, #0 │ │ │ │ @ instruction: 0xf1840731 │ │ │ │ @ instruction: 0x3d01f929 │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ svcne 0x0001f815 │ │ │ │ @ instruction: 0xf8d94638 │ │ │ │ strcc r3, [r1], #-0 │ │ │ │ andscc pc, r1, r3, lsr r8 @ │ │ │ │ svclt 0x0058045b │ │ │ │ @ instruction: 0xf0694640 │ │ │ │ @ instruction: 0x2c28fadf │ │ │ │ adcmi fp, r6, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0xf64adcee │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmvn.i32 q11, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0690031 │ │ │ │ adcmi pc, r6, #872448 @ 0xd5000 │ │ │ │ @ instruction: 0xf647d107 │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06943f8 │ │ │ │ vpmax.s8 , q12, │ │ │ │ - vshr.s64 d18, d16, #64 │ │ │ │ + vaddl.s8 q9, d0, d0 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xf647fac5 │ │ │ │ - vshr.s64 q11, q2, #64 │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06943f8 │ │ │ │ ldmdblt ip, {r0, r2, r3, r4, r5, r7, r9, fp, ip, sp, pc}^ │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xfed29cd4 │ │ │ │ + blt 0xfed29c14 │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06943f8 │ │ │ │ strcs fp, [r0], #-2723 @ 0xfffff55d │ │ │ │ svclt 0x0000e7c5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -226773,2275 +226725,2275 @@ │ │ │ │ tstlt r0, r4, lsl #12 │ │ │ │ movwcs r6, #6148 @ 0x1804 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ ldc2 0, cr15, [r0], {23} │ │ │ │ tstlt r0, r5, lsl #12 │ │ │ │ strbmi r6, [r1], -r5, lsl #16 │ │ │ │ - adcspl pc, r4, r7, asr #12 │ │ │ │ + andpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - bvs 0xff62b4e4 │ │ │ │ - beq 0xcaa6cc │ │ │ │ - blx 0x1929d74 │ │ │ │ + bvs 0xa2b424 │ │ │ │ + beq 0xcaa60c │ │ │ │ + blx 0x1929cb4 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d8, d5 │ │ │ │ - vmul.f d17, d16, d0[1] │ │ │ │ + vorr.i16 d17, #4 @ 0x0004 │ │ │ │ @ instruction: 0xf1a7092f │ │ │ │ movtcs lr, #3594 @ 0xe0a │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8cda805 │ │ │ │ - vhadd.s8 d26, d12, d8 │ │ │ │ - vmov.i16 q8, #8 @ 0x0008 │ │ │ │ + @ instruction: 0xf64ba008 │ │ │ │ + vmlal.s8 , d16, d24 │ │ │ │ @ instruction: 0xf8cd0832 │ │ │ │ @ instruction: 0xf8cd9004 │ │ │ │ @ instruction: 0xf1b88000 │ │ │ │ @ instruction: 0x4639ffdd │ │ │ │ @ instruction: 0xf069a805 │ │ │ │ strtmi pc, [r1], -r3, asr #20 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ subcs pc, r0, #43, 30 @ 0xac │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stcl 1, cr15, [ip, #668]! @ 0x29c │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - bls 0x16835c │ │ │ │ + bls 0x16829c │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xffc6f1b8 │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xc29ddc │ │ │ │ + blx 0xc29d1c │ │ │ │ stmdami ip, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fd4629 │ │ │ │ - blmi 0x36c160 │ │ │ │ - blls 0x647cb0 │ │ │ │ + blmi 0x36c0a0 │ │ │ │ + blls 0x647bf0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06947f0 │ │ │ │ @ instruction: 0xf1b9ba17 │ │ │ │ svclt 0x0000f815 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r4, lsr ip │ │ │ │ + eorseq sp, r3, r4, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec44e78 │ │ │ │ + bl 0xfec44db8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ - blx 0x129e34 │ │ │ │ + blx 0x129d74 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ @ instruction: 0xb1b8fca5 │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldmdami r2, {r0, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf90cf7fd │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmiblt r4!, {r0, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf647b954 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ubfx pc, r9, #19, #7 │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [sl, sp, asr #19] @ │ │ │ │ - eorseq sp, r3, r8, lsl #29 │ │ │ │ + ldrsbteq sp, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec44f04 │ │ │ │ + bl 0xfec44e44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ @ instruction: 0xf9baf069 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ @ instruction: 0xb1b8fc5f │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldmdami r2, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf8c6f7fd │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmiblt lr, {r0, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf647b954 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7e6f993 │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [sl, r7, lsl #19] @ │ │ │ │ - ldrhteq sp, [r3], -r8 │ │ │ │ + eorseq sp, r3, r8, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec44f90 │ │ │ │ + bl 0xfec44ed0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf974f069 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #35865 @ 0x8c19 @ │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ cmpplt ip, r5, ror #18 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ stc2 7, cr15, [ip], #-1012 @ 0xfffffc0c │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmdblt r8, {r0, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscs pc, r4, r8, asr #4 │ │ │ │ + andcs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf94ef069 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmdblt r6, {r0, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf647b955 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7d4f93b │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [r8, pc, lsr #18] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4503c │ │ │ │ + bl 0xfec44f7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf91ef069 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #35779 @ 0x8bc3 @ │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ cmpplt ip, pc, lsl #18 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ - blx 0xff6abe72 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + blx 0xff6abdb2 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmdblt r2, {r0, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscs pc, r4, r8, asr #4 │ │ │ │ + andcs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8f8f069 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmlt r0!, {r0, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf647b955 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [r4, r5, ror #17] @ │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7c8f8d9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec450e8 │ │ │ │ + bl 0xfec45028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf8c8f069 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #35693 @ 0x8b6d @ │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrhlt pc, [ip, #-137] @ 0xffffff77 @ │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ - blx 0xfe12bf1e │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + blx 0xfe12be5e │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmialt ip!, {r0, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscs pc, r4, r8, asr #4 │ │ │ │ + andcs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8a2f069 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmlt sl, {r0, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf647b955 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [r4, pc, lsl #17] @ │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [r8, r3, lsl #17] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45194 │ │ │ │ + bl 0xfec450d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf872f069 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #23552 @ 0x5c00 │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ stmiblt ip, {r0, r1, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf858f069 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmdalt r0, {r0, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ vadd.i8 , q4, │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r5, {r0, r2, r3, r4, r5, fp, ip, sp, pc}^ │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf832f069 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf826f069 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45250 │ │ │ │ + bl 0xfec45190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf814f069 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #757760 @ 0xb9000 │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ stmiblt ip, {r0, r2, fp, ip, sp, lr, pc} │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xfffaf068 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x00f2f068 │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ vmax.f32 , q12, │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0684038 │ │ │ │ ldmdblt r5, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffd4f068 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffc8f068 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4530c │ │ │ │ + bl 0xfec4524c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xffb6f068 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #372736 @ 0x5b000 │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ stmiblt ip, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff9cf068 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0094f068 │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ vmax.f32 d31, d24, d9 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0684038 │ │ │ │ ldmdblt r5, {r0, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff76f068 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff6af068 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec453c8 │ │ │ │ + bl 0xfec45308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xff58f068 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #4145152 @ 0x3f4000 │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ stmiblt ip, {r0, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff3ef068 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0036f068 │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ vmax.f32 d31, d8, d27 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0684038 │ │ │ │ ldmdblt r5, {r0, r1, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff18f068 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff0cf068 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45484 │ │ │ │ + bl 0xfec453c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ cdp2 0, 15, cr15, cr10, cr8, {3} │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #2605056 @ 0x27c000 │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ stmiblt ip, {r0, r1, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr0, cr8, {3} │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 13, cr15, cr8, cr8, {3} │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ vceq.f32 , q12, │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0684038 │ │ │ │ ldmdblt r5, {r0, r2, r6, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr10, cr8, {3} │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr14, cr8, {3} │ │ │ │ svclt 0x0000e7c1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - sbcsmi pc, r8, r8, asr #12 │ │ │ │ + eormi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrls 6, 0, r4, cr8, cr5, {0} │ │ │ │ cdp2 0, 9, cr15, cr12, cr8, {3} │ │ │ │ svcpl 0x0080f515 │ │ │ │ strtmi sp, [r9], -sl, asr #4 │ │ │ │ - sbcne pc, r4, r8, asr #4 │ │ │ │ + andsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 9, cr15, cr2, cr8, {3} │ │ │ │ - adcscs pc, ip, r8, asr #4 │ │ │ │ + andcs pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr12, cr8, {3} │ │ │ │ subsle r2, r0, r0, lsl #28 │ │ │ │ subsle r2, r4, r0, lsl #26 │ │ │ │ - ldmibpl r4!, {r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbpl r4, {r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ - stmiacs r4!, {r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmne r4!, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - ldrbvs pc, [r4, r7, asr #12] @ │ │ │ │ + strvs pc, [r4, -r7, asr #12]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ ands r4, r4, r4, lsr r6 │ │ │ │ @ instruction: 0xf0174630 │ │ │ │ @ instruction: 0x4601f91f │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ cdp2 0, 7, cr15, cr0, cr8, {3} │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ - bne 0xbec6fc │ │ │ │ + bne 0xbec63c │ │ │ │ strcc r4, [r1], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf0171e5d │ │ │ │ strmi pc, [r4], #-2251 @ 0xfffff735 │ │ │ │ ldrtmi fp, [r8], -sp, lsl #7 │ │ │ │ rscle r4, r7, r6, lsr #5 │ │ │ │ cdp2 0, 6, cr15, cr0, cr8, {3} │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ strmi pc, [r1], -r5, lsl #18 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vpadd.i8 , q4, q14 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [sp, pc, asr #28] @ │ │ │ │ strtmi r4, [r0], -ip, ror #4 │ │ │ │ @ instruction: 0xf80ef00e │ │ │ │ - bllt 0x1cffc08 │ │ │ │ + bllt 0x1cffb48 │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vmla.i d17, d16, d0[1] │ │ │ │ + vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf068002f │ │ │ │ vceq.f32 , q4, │ │ │ │ - vshr.s64 d18, d28, #64 │ │ │ │ + vaddl.s8 q9, d0, d12 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ mcrcs 14, 0, pc, cr0, cr11, {1} @ │ │ │ │ @ instruction: 0xf64ed1b0 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 q11, q2, #64 │ │ │ │ @ instruction: 0xf0680031 │ │ │ │ @ instruction: 0xf248fe33 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ vceq.f32 d31, d12, d29 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d16, d16, d0[1] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06843f8 │ │ │ │ strtmi fp, [r1], -r5, lsr #28 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 1, cr15, cr10, cr8, {3} │ │ │ │ strtmi lr, [r1], -r8, lsr #15 │ │ │ │ - rscseq pc, ip, r8, asr #4 │ │ │ │ + subeq pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 1, cr15, cr2, cr8, {3} │ │ │ │ - rsbsne pc, r4, ip, asr #4 │ │ │ │ + sbceq pc, r4, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 0, 0, cr15, cr10, cr8, {3} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45684 │ │ │ │ + bl 0xfec455c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, sp, r8 │ │ │ │ addslt r4, r7, r2, lsr fp │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - adcspl pc, r4, r7, asr #12 │ │ │ │ + andpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldc2l 0, cr15, [r4, #416]! @ 0x1a0 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ stmdacs r0, {r0, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d038 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r4, #416]! @ 0x1a0 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d8, d5 │ │ │ │ - vmls.i d17, d16, d0[1] │ │ │ │ + vmov.i32 d17, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf1a7042f │ │ │ │ movtcs lr, #2446 @ 0x98e │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf64c9401 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ - vhadd.s8 d16, d12, d31 │ │ │ │ - vmov.i32 q8, #524288 @ 0x00080000 │ │ │ │ + vmla.i d21, d0, d0[1] │ │ │ │ + @ instruction: 0xf64b002f │ │ │ │ + vaddhn.i16 d23, q8, q12 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - blx 0x192abde │ │ │ │ + blx 0x192ab1e │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r6, #416] @ 0x1a0 │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d8, d16 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldclt 0, cr15, [r6, #416]! @ 0x1a0 │ │ │ │ @ instruction: 0xf647b954 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r5, fp, lsr #27] @ │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7b9fd9f │ │ │ │ - blx 0xfe82ac3a │ │ │ │ + blx 0xfe82ab7a │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45764 │ │ │ │ + bl 0xfec456a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r6, r2, lsr fp │ │ │ │ @ instruction: 0xf6476849 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r6], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stc2 0, cr15, [r4, #416] @ 0x1a0 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a7a805 │ │ │ │ movtcs lr, #2354 @ 0x932 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - sbcsvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strbne pc, [r4, #584] @ 0x248 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0xee2e8 │ │ │ │ + ldrne pc, [r4, #-584] @ 0xfffffdb8 │ │ │ │ + streq pc, [pc, #-704]! @ 0xee228 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ - vrshl.s8 d25, d1, d12 │ │ │ │ - vorr.i32 q8, #524288 @ 0x00080000 │ │ │ │ + @ instruction: 0xf64b9501 │ │ │ │ + vabal.s8 , d16, d24 │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ - blx 0x12ac9e │ │ │ │ + blx 0x12abde │ │ │ │ ldrtmi sl, [r1], -r5, lsl #16 │ │ │ │ stc2l 0, cr15, [r6, #-416]! @ 0xfffffe60 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ bicslt pc, r0, fp, lsl #16 │ │ │ │ @ instruction: 0xf64c4601 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ - blmi 0x66db40 │ │ │ │ - blls 0x648650 │ │ │ │ + blmi 0x66da80 │ │ │ │ + blls 0x648590 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ ldmdblt r4, {r0, r1, r2, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip, #-416]! @ 0xfffffe60 │ │ │ │ strtmi lr, [r1], -r3, ror #15 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0, #-416]! @ 0xfffffe60 │ │ │ │ @ instruction: 0xf1b8e7d7 │ │ │ │ svclt 0x0000fb2d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45844 │ │ │ │ + bl 0xfec45784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - bcs 0x1c1770 │ │ │ │ + bcs 0x1c16b0 │ │ │ │ ldrls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ ldcls 7, cr6, [lr, #-112] @ 0xffffff90 │ │ │ │ - bcs 0x6627d0 │ │ │ │ + bcs 0x662710 │ │ │ │ stmdami r2, {r4, ip, lr, pc}^ │ │ │ │ ldmdals r5, {r2, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4044 │ │ │ │ cmnle sl, r0 │ │ │ │ vadd.i8 q11, q4, │ │ │ │ - vshr.s64 q9, q4, #64 │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stclt 0, cr15, [r4, #-416] @ 0xfffffe60 │ │ │ │ - bicscs pc, r0, r8, asr #4 │ │ │ │ + msrcs R8_usr, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcspl pc, r4, r7, asr #12 │ │ │ │ + andpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl], #416 @ 0x1a0 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a7a805 │ │ │ │ movtcs lr, #2216 @ 0x8a8 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf647a805 │ │ │ │ - vqshl.s64 q11, q2, #0 │ │ │ │ + vabdl.s8 q11, d0, d20 │ │ │ │ vabd.s8 d16, d8, d30 │ │ │ │ - vqdmulh.s d17, d16, d0[1] │ │ │ │ + vmov.i32 d17, #1279 @ 0x000004ff │ │ │ │ strls r0, [r2, -pc, lsr #24] │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - mrrceq 2, 4, pc, r8, cr12 @ │ │ │ │ + stcvc 6, cr15, [r8], #300 @ 0x12c │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - blx 0x1e2adb4 │ │ │ │ + blx 0x1e2acf4 │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ ldc2l 0, cr15, [sl], {104} @ 0x68 │ │ │ │ eorsle r2, ip, r0, lsl #26 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ ldc2l 0, cr15, [r0], {104} @ 0x68 │ │ │ │ stmdami r0!, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fc4631 │ │ │ │ - blmi 0x86d6a8 │ │ │ │ - blls 0x648768 │ │ │ │ + blmi 0x86d5e8 │ │ │ │ + blls 0x6486a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r0, r0, lsl #6 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06840f0 │ │ │ │ @ instruction: 0x4633bcbb │ │ │ │ vmax.s8 d20, d8, d18 │ │ │ │ - vmla.f d18, d16, d0[2] │ │ │ │ + vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 d22, d16, #64 │ │ │ │ + vaddl.s8 q11, d0, d0 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrtmi pc, [r8], -pc, lsr #25 @ │ │ │ │ ldc2l 7, cr15, [r2], {252} @ 0xfc │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4629d111 │ │ │ │ - adcsvs pc, ip, r7, asr #12 │ │ │ │ + andvs pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06840f0 │ │ │ │ @ instruction: 0x4639bc9b │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4], {104} @ 0x68 │ │ │ │ @ instruction: 0xf1b8e7c2 │ │ │ │ svclt 0x0000fa91 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r8, lsr fp │ │ │ │ + eorseq sp, r3, r8, lsl #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45980 │ │ │ │ + bl 0xfec458c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf068461d │ │ │ │ @ instruction: 0xf114fc7b │ │ │ │ eorle r0, r6, r4, ror #30 │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vshr.s64 q9, q10, #64 │ │ │ │ + vmla.i d18, d0, d0[1] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strtmi pc, [r8], -sp, ror #24 │ │ │ │ @ instruction: 0xff12f016 │ │ │ │ teqlt r0, #1048576 @ 0x100000 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mrrc2 0, 6, pc, lr, cr8 @ │ │ │ │ @ instruction: 0x4631481a │ │ │ │ @ instruction: 0xf7fc2201 │ │ │ │ vpadd.i8 , q4, │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ @ instruction: 0xf647bc51 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vmvn.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strtmi pc, [r8], -r7, asr #24 │ │ │ │ mcr2 0, 7, pc, cr12, cr6, {0} @ │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r6], #-416 @ 0xfffffe60 │ │ │ │ @ instruction: 0x4629e7d6 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl], #-416 @ 0xfffffe60 │ │ │ │ svclt 0x0000e7ca │ │ │ │ - ldrshteq sp, [r3], -r4 │ │ │ │ + eorseq sp, r3, r4, asr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45a4c │ │ │ │ + bl 0xfec4598c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470fe8 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ svcls 0x00066849 │ │ │ │ @ instruction: 0xf003461c │ │ │ │ @ instruction: 0xf0680640 │ │ │ │ @ instruction: 0x4628fc13 │ │ │ │ mrc2 0, 5, pc, cr8, cr6, {0} │ │ │ │ @ instruction: 0x4601b330 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4], {104} @ 0x68 │ │ │ │ @ instruction: 0xf186fab6 │ │ │ │ stmdbeq r9, {r5, r9, sl, lr}^ │ │ │ │ mrc2 7, 4, pc, cr4, cr12, {7} │ │ │ │ vmul.i8 d27, d8, d30 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06840f8 │ │ │ │ @ instruction: 0xb1bfbbf5 │ │ │ │ tstcs r1, r8, lsr r6 │ │ │ │ mrc2 7, 5, pc, cr12, cr12, {7} │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xffb2aa60 │ │ │ │ + bllt 0xffb2a9a0 │ │ │ │ @ instruction: 0xf647b9e5 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7d7fbdd │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscs pc, r4, r8, asr #4 │ │ │ │ + andcs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff5aaa8e │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + blx 0xff5aa9ce │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xff3aaa9c │ │ │ │ + bllt 0xff3aa9dc │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7b9fbbf │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45b1c │ │ │ │ + bl 0xfec45a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xec01a4 │ │ │ │ + blmi 0xec00e4 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6474604 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ cdpls 0, 1, cr0, cr12, cr14, {1} │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xfeaaaae6 │ │ │ │ + blx 0xfeaaaa26 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d03f │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe6aab06 │ │ │ │ + blx 0xfe6aaa46 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ andne pc, r0, #148, 16 @ 0x940000 │ │ │ │ - strbcs pc, [r0], #-584 @ 0xfffffdb8 @ │ │ │ │ + ldrne pc, [r0], #584 @ 0x248 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ svclt 0x00082900 │ │ │ │ tstcs r0, lr, lsr r6 │ │ │ │ svc 0x0038f1a6 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r1], #-513 @ 0xfffffdff │ │ │ │ - rscspl pc, r4, ip, asr #12 │ │ │ │ + subpl pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldrbeq pc, [r8], #-588 @ 0xfffffdb4 @ │ │ │ │ + strtvc pc, [r8], #1611 @ 0x64b │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-2 │ │ │ │ @ instruction: 0xf1b8a805 │ │ │ │ ldrtmi pc, [r1], -fp, lsl #18 @ │ │ │ │ @ instruction: 0xf068a805 │ │ │ │ - blmi 0x66d774 │ │ │ │ - blls 0x648a1c │ │ │ │ + blmi 0x66d6b4 │ │ │ │ + blls 0x64895c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06840f0 │ │ │ │ ldmdblt r5, {r0, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x16aab86 │ │ │ │ + blx 0x16aaac6 │ │ │ │ @ instruction: 0x4629e7be │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x13aab9e │ │ │ │ + blx 0x13aaade │ │ │ │ @ instruction: 0xf1b8e7b2 │ │ │ │ svclt 0x0000f947 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45c10 │ │ │ │ + bl 0xfec45b50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470fe8 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ svcls 0x00066849 │ │ │ │ mcrls 6, 0, r4, cr8, cr13, {0} │ │ │ │ - blx 0xdaabce │ │ │ │ + blx 0xdaab0e │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -sl, lsr #32 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscscs pc, r4, r8, asr #4 │ │ │ │ + subcs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xa2abea │ │ │ │ + blx 0xa2ab2a │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -r9, asr #27 │ │ │ │ @ instruction: 0xf647b350 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x4638fb15 │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmdami sl, {r0, r1, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #51380224 @ 0x3100000 │ │ │ │ - blx 0xc2ca68 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + blx 0xc2c9a8 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x22ac28 │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + bllt 0x22ab68 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsccs pc, r8, r8, asr #4 │ │ │ │ + eorscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfffaac3c │ │ │ │ + blx 0xfffaab7c │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601fd9f │ │ │ │ bicsle r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0xf647b955 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [r2, r9, ror #21] @ │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7c6fadd │ │ │ │ - eorseq sp, r3, ip, lsl #30 │ │ │ │ + eorseq sp, r3, ip, asr lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45ce4 │ │ │ │ + bl 0xfec45c24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf068461d │ │ │ │ @ instruction: 0xf114fac9 │ │ │ │ eorsle r0, r8, r4, ror #30 │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vshr.s64 q9, q10, #64 │ │ │ │ + vmla.i d18, d0, d0[1] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x4628fabb │ │ │ │ stc2l 0, cr15, [r0, #-88]! @ 0xffffffa8 │ │ │ │ biclt r4, r0, #1048576 @ 0x100000 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfec2acd8 │ │ │ │ + blx 0xfec2ac18 │ │ │ │ @ instruction: 0x4630b15e │ │ │ │ @ instruction: 0xf7fc2101 │ │ │ │ vmla.f32 , q4, │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ @ instruction: 0xf64cba9f │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vshr.s64 d18, d20, #64 │ │ │ │ + vaddl.s8 q9, d0, d4 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ vpmin.s8 d31, d24, d5 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ @ instruction: 0xf647ba8d │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vmvn.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strtmi pc, [r8], -r3, lsl #21 │ │ │ │ stc2 0, cr15, [r8, #-88]! @ 0xffffffa8 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r1, r2, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1daad4c │ │ │ │ + blx 0x1daac8c │ │ │ │ strtmi lr, [r9], -r4, asr #15 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1aaad64 │ │ │ │ + blx 0x1aaaca4 │ │ │ │ svclt 0x0000e7b8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45dd0 │ │ │ │ + bl 0xfec45d10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470fe8 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r7, [sp], -r6, lsl #12 │ │ │ │ - blx 0x15aad8c │ │ │ │ + blx 0x15aaccc │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -fp, lsr #32 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscscs pc, r4, r8, asr #4 │ │ │ │ + subcs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x122ada8 │ │ │ │ + blx 0x122ace8 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -r9, ror #25 │ │ │ │ @ instruction: 0xf647b358 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x4639fa35 │ │ │ │ andcs r4, r0, #28, 16 @ 0x1c0000 │ │ │ │ @ instruction: 0xf950f7fc │ │ │ │ @ instruction: 0x4631481b │ │ │ │ @ instruction: 0xf7fc2201 │ │ │ │ vmla.i8 , q4, │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06840f8 │ │ │ │ @ instruction: 0xf647ba23 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vmvn.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x4628fa19 │ │ │ │ ldc2 0, cr15, [lr], #88 @ 0x58 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r0, r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x32ae20 │ │ │ │ + blx 0x32ad60 │ │ │ │ @ instruction: 0x4629e7d1 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9fcf068 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ - ldrhteq sp, [r3], -r8 │ │ │ │ - eorseq sp, r3, r0, lsr pc │ │ │ │ + eorseq sp, r3, r8, lsl #28 │ │ │ │ + eorseq sp, r3, r0, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45eac │ │ │ │ + bl 0xfec45dec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf9e6f068 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ movwlt pc, #35979 @ 0x8c8b @ │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x4620f9d7 │ │ │ │ ldc2l 0, cr15, [ip], #-88 @ 0xffffffa8 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9c8f068 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmiblt r0, {r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf647b9b5 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7dcf9b5 │ │ │ │ @ instruction: 0xf64cb9b4 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [pc, r9, lsr #19] @ │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ bfi pc, sp, (invalid: 19:4) @ │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ bfi pc, r1, (invalid: 19:7) @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45f78 │ │ │ │ + bl 0xfec45eb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf980f068 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ movwlt pc, #35877 @ 0x8c25 @ │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x4620f971 │ │ │ │ ldc2 0, cr15, [r6], {22} │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf962f068 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmdblt sl, {r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf647b9b5 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [ip, pc, asr #18] @ │ │ │ │ @ instruction: 0xf64cb9b4 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [pc, r3, asr #18] @ │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7c4f937 │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r7, fp, lsr #18] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec46044 │ │ │ │ + bl 0xfec45f84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf91af068 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ movwlt pc, #35775 @ 0x8bbf @ │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strtmi pc, [r0], -fp, lsl #18 │ │ │ │ - blx 0xfed2aeda │ │ │ │ + blx 0xfed2ae1a │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8fcf068 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldmlt r4!, {r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf647b9b5 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [ip, r9, ror #17] @ │ │ │ │ @ instruction: 0xf64cb9b4 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7dff8dd │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7c4f8d1 │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r7, r5, asr #17] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec46110 │ │ │ │ + bl 0xfec46050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf8b4f068 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ movwlt pc, #35673 @ 0x8b59 @ │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strtmi pc, [r0], -r5, lsr #17 │ │ │ │ - blx 0x13aafa6 │ │ │ │ + blx 0x13aaee6 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf896f068 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmlt lr, {r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf647b9b5 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [ip, r3, lsl #17] @ │ │ │ │ @ instruction: 0xf64cb9b4 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7dff877 │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r4, fp, ror #16] @ │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7c7f85f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec461dc │ │ │ │ + bl 0xfec4611c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x10c0858 │ │ │ │ + blmi 0x10c0798 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - adcspl pc, r4, r7, asr #12 │ │ │ │ + andpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0680300 │ │ │ │ strtmi pc, [r8], -r7, asr #16 │ │ │ │ - blx 0xffc2b060 │ │ │ │ + blx 0xffc2afa0 │ │ │ │ subsle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ stccs 8, cr15, [r0], {55} @ 0x37 │ │ │ │ @ instruction: 0xf647d137 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ subcs pc, r0, #2818048 @ 0x2b0000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strtpl pc, [ip], #577 @ 0x241 │ │ │ │ + ldrbtmi pc, [ip], #577 @ 0x241 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ - bl 0xff62b6e4 │ │ │ │ + bl 0xff62b624 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - rscspl pc, r4, ip, asr #12 │ │ │ │ + subpl pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldrbeq pc, [r8], #-588 @ 0xfffffdb4 @ │ │ │ │ + strtvc pc, [r8], #1611 @ 0x64b │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1b79400 │ │ │ │ ldrtmi pc, [r1], -r7, lsr #27 @ │ │ │ │ @ instruction: 0xf068a805 │ │ │ │ - blmi 0x7ed0ac │ │ │ │ - blls 0x6490e4 │ │ │ │ + blmi 0x7ecfec │ │ │ │ + blls 0x649024 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0674070 │ │ │ │ qsub8mi fp, r1, sp │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xfff2f067 │ │ │ │ ldmdblt r5, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffe6f067 │ │ │ │ strtmi lr, [r9], -sp, lsr #15 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffdaf067 │ │ │ │ @ instruction: 0xf1b7e7a1 │ │ │ │ svclt 0x0000fdd7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec462f0 │ │ │ │ + bl 0xfec46230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x10c096c │ │ │ │ + blmi 0x10c08ac │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - adcspl pc, r4, r7, asr #12 │ │ │ │ + andpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0670300 │ │ │ │ @ instruction: 0x4628ffbd │ │ │ │ - blx 0x19ab174 │ │ │ │ + blx 0x19ab0b4 │ │ │ │ subsle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ stccs 15, cr15, [r0], {173} @ 0xad │ │ │ │ @ instruction: 0xf647d137 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ subcs pc, r0, #644 @ 0x284 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strtpl pc, [ip], #577 @ 0x241 │ │ │ │ + ldrbtmi pc, [ip], #577 @ 0x241 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ - bl 0x13ab7f8 │ │ │ │ + bl 0x13ab738 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - rscspl pc, r4, ip, asr #12 │ │ │ │ + subpl pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldrbeq pc, [r8], #-588 @ 0xfffffdb4 @ │ │ │ │ + strtvc pc, [r8], #1611 @ 0x64b │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1b79400 │ │ │ │ @ instruction: 0x4631fd1d │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ - blmi 0x7eef98 │ │ │ │ - blls 0x6491f8 │ │ │ │ + blmi 0x7eeed8 │ │ │ │ + blls 0x649138 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0674070 │ │ │ │ qsub16mi fp, r1, r3 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff68f067 │ │ │ │ ldmdblt r5, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff5cf067 │ │ │ │ strtmi lr, [r9], -sp, lsr #15 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff50f067 │ │ │ │ @ instruction: 0xf1b7e7a1 │ │ │ │ svclt 0x0000fd4d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46404 │ │ │ │ + bl 0xfec46344 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - stclmi 15, cr0, [pc, #-576] @ 0xeefcc │ │ │ │ + stclmi 15, cr0, [pc, #-576] @ 0xeef0c │ │ │ │ addslt r2, r7, r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ ldrls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf016460c │ │ │ │ @ instruction: 0x4605f8d9 │ │ │ │ stmdavs r5, {r8, ip, sp, pc} │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r1, [r8], -r1, lsr #17 │ │ │ │ @ instruction: 0xf8d0f016 │ │ │ │ vmax.s8 d20, d8, d4 │ │ │ │ - vshr.s64 q9, q14, #64 │ │ │ │ + vmla.i d18, d0, d0[3] │ │ │ │ stccs 0, cr0, [r0], {46} @ 0x2e │ │ │ │ stmdavs r7!, {r1, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xff24f067 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d8, d5 │ │ │ │ - vmlsl.s , d16, d0[1] │ │ │ │ + vmov.i32 d17, #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0xf1a6062f │ │ │ │ @ instruction: 0xf647eace │ │ │ │ - vrsra.s64 q11, q2, #64 │ │ │ │ + vsubw.s8 q11, q0, d20 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8, r9}^ │ │ │ │ movtcs r6, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - vadd.i8 d26, d12, d5 │ │ │ │ - vmov.i32 q8, #524288 @ 0x00080000 │ │ │ │ + @ instruction: 0xf64ba805 │ │ │ │ + vaddhn.i16 d23, q8, q12 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ stc2 1, cr15, [r0], #732 @ 0x2dc │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff06f067 │ │ │ │ andsle r2, r8, r2, lsl #30 │ │ │ │ svccs 0x0000d845 │ │ │ │ vqadd.s8 d29, d8, d28 │ │ │ │ - vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.i d18, d0, d0[4] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ - blmi 0xbeee88 │ │ │ │ - blls 0x649308 │ │ │ │ + blmi 0xbeedc8 │ │ │ │ + blls 0x649248 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 125) │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06740f0 │ │ │ │ vceq.f32 , q12, │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.i d18, d0, d0[6] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ strb pc, [r8, r5, ror #29]! @ │ │ │ │ cdp2 0, 14, cr15, cr2, cr7, {3} │ │ │ │ subcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf1a6a805 │ │ │ │ movtcs lr, #2704 @ 0xa90 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - sbcsvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strbne pc, [r4], #584 @ 0x248 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0xef2ec │ │ │ │ + ldrne pc, [r4], #-584 @ 0xfffffdb8 │ │ │ │ + strteq pc, [pc], #-704 @ 0xef22c │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ - vshl.s8 d25, d1, d12 │ │ │ │ - vmov.i32 q8, #524288 @ 0x00080000 │ │ │ │ + @ instruction: 0xf64b9401 │ │ │ │ + vaddhn.i16 d23, q8, q12 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ mrrc2 1, 11, pc, lr, cr7 @ │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ cdp2 0, 12, cr15, cr4, cr7, {3} │ │ │ │ - andcc pc, r8, r8, asr #4 │ │ │ │ + subscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr14, cr7, {3} │ │ │ │ subcs lr, r0, #50593792 @ 0x3040000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0x1bab9b8 │ │ │ │ + b 0x1bab8f8 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls sl, [r1], -r5, lsl #16 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r9, r2, #0, 8 │ │ │ │ @ instruction: 0xf1b72201 │ │ │ │ ldrtmi pc, [r9], -r1, asr #24 @ │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ str pc, [sl, r7, lsr #29]! │ │ │ │ stc2 1, cr15, [r4], #732 @ 0x2dc │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec46554 │ │ │ │ + bl 0xfec46494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ strmi r4, [r1], -r4, lsl #12 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf836f016 │ │ │ │ @ instruction: 0x4684b170 │ │ │ │ - mvnspl pc, #76, 12 @ 0x4c00000 │ │ │ │ + movtpl pc, #17996 @ 0x464c @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - eorcc pc, r4, r8, asr #4 │ │ │ │ + rsbscs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andne lr, r0, #220, 18 @ 0x370000 │ │ │ │ cdplt 0, 8, cr15, cr4, cr7, {3} │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0674010 │ │ │ │ svclt 0x0000be77 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec465ac │ │ │ │ + bl 0xfec464ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470fe8 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sp], -r6, lsl #14 │ │ │ │ cdp2 0, 6, cr15, cr4, cr7, {3} │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d036 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscscs pc, r4, r8, asr #4 │ │ │ │ + subcs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 5, cr15, cr6, cr7, {3} │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601f8fb │ │ │ │ @ instruction: 0xf647b3b0 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ orrlt pc, r6, r7, asr #28 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf90ef7fc │ │ │ │ @ instruction: 0x4639481f │ │ │ │ @ instruction: 0xf7fb2201 │ │ │ │ vmla.f32 , q4, │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06740f8 │ │ │ │ @ instruction: 0xf647be35 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vshr.s64 d18, d20, #64 │ │ │ │ + vaddl.s8 q9, d0, d4 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ strb pc, [r7, fp, lsr #28]! @ │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsccs pc, r8, r8, asr #4 │ │ │ │ + eorscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 2, cr15, cr0, cr7, {3} │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -r5, asr #17 │ │ │ │ bicle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf647b955 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ strb pc, [r6, pc, lsl #28] @ │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [sl, r3, lsl #28]! │ │ │ │ - eorseq sp, r3, r0, lsr pc │ │ │ │ + eorseq sp, r3, r0, lsl #29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec46698 │ │ │ │ + bl 0xfec465d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470fe8 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sp], -r6, lsl #14 │ │ │ │ stc2l 0, cr15, [lr, #412]! @ 0x19c │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscscs pc, r4, r8, asr #4 │ │ │ │ + subcs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0, #412]! @ 0x19c │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -r5, lsl #17 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0, #412] @ 0x19c │ │ │ │ @ instruction: 0xf647b9b6 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ stmdami r0!, {r0, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ stc2l 7, cr15, [r0], #1004 @ 0x3ec │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldclt 0, cr15, [r8, #412]! @ 0x19c │ │ │ │ @ instruction: 0xf6474631 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ strb pc, [r6, sp, lsr #27]! @ │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsccs pc, r8, r8, asr #4 │ │ │ │ + eorscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2, #412]! @ 0x19c │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -r7, asr #16 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf647b955 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7bffd91 │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [r3, r5, lsl #27]! │ │ │ │ - eorseq sp, r3, r0, lsr pc │ │ │ │ + eorseq sp, r3, r0, lsl #29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46794 │ │ │ │ + bl 0xfec466d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x1080e1c │ │ │ │ + blmi 0x1080d5c │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - adcspl pc, r4, r7, asr #12 │ │ │ │ + andpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0670300 │ │ │ │ strtmi pc, [r0], -fp, ror #26 │ │ │ │ @ instruction: 0xf810f016 │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ subcs pc, r0, #5824 @ 0x16c0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strbne pc, [r4, #584] @ 0x248 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0xef328 │ │ │ │ + ldrne pc, [r4, #-584] @ 0xfffffdb8 │ │ │ │ + streq pc, [pc, #-704]! @ 0xef268 │ │ │ │ stmdb r4, {r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - bicsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + msrvs CPSR_s, #74448896 @ 0x4700000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movwpl lr, #6605 @ 0x19cd │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - ldrbeq pc, [r8], #-588 @ 0xfffffdb4 @ │ │ │ │ + strtvc pc, [r8], #1611 @ 0x64b │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1b79400 │ │ │ │ @ instruction: 0x4639fad7 │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ subcs pc, r0, #3904 @ 0xf40 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stmia sl!, {r1, r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ @ instruction: 0xf64ca805 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ strls r0, [r1, #-559] @ 0xfffffdd1 │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf1b79400 │ │ │ │ ldrtmi pc, [r1], -r1, asr #21 @ │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ - blmi 0x66eae0 │ │ │ │ - blls 0x6496b0 │ │ │ │ + blmi 0x66ea20 │ │ │ │ + blls 0x6495f0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06740f0 │ │ │ │ ldmdblt r4, {r0, r1, r2, r4, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip, #-412] @ 0xfffffe64 │ │ │ │ strtmi lr, [r1], -pc, lsr #15 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r0, #-412] @ 0xfffffe64 │ │ │ │ @ instruction: 0xf1b7e7a3 │ │ │ │ svclt 0x0000fafd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec468a4 │ │ │ │ + bl 0xfec467e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470fe8 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sp], -r6, lsl #14 │ │ │ │ stc2l 0, cr15, [r8], #412 @ 0x19c │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscscs pc, r4, r8, asr #4 │ │ │ │ + subcs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl], {103} @ 0x67 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601ff7f │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl], {103} @ 0x67 │ │ │ │ @ instruction: 0xf647b9b6 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ stmdami r0!, {r0, r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ - blx 0xff7ad70a │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + blx 0xff7ad64a │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldclt 0, cr15, [r2], #412 @ 0x19c │ │ │ │ @ instruction: 0xf6474631 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ strb pc, [r6, r7, lsr #25]! @ │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsccs pc, r8, r8, asr #4 │ │ │ │ + eorscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip], {103} @ 0x67 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ strmi pc, [r1], -r1, asr #30 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf647b955 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [pc, fp, lsl #25]! │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7b3fc7f │ │ │ │ - eorseq sp, r3, r0, lsr pc │ │ │ │ + eorseq sp, r3, r0, lsl #29 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - adcspl pc, r4, r7, asr #12 │ │ │ │ + andpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ stmdavc r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf003461c │ │ │ │ @ instruction: 0xf0670640 │ │ │ │ strtmi pc, [r8], -r7, ror #24 │ │ │ │ @ instruction: 0xff0cf015 │ │ │ │ suble r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ - blx 0xfeeae940 │ │ │ │ + blx 0xfeeae880 │ │ │ │ strtmi pc, [r0], -r6, lsl #3 │ │ │ │ @ instruction: 0xf7fb0949 │ │ │ │ ldmdblt lr!, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mcrrlt 0, 6, pc, r8, cr7 @ │ │ │ │ @ instruction: 0x2100b3bf │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ @ instruction: 0xf1b8ff0f │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r6], #-412 @ 0xfffffe64 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 0, cr15, [lr], #-412 @ 0xfffffe64 │ │ │ │ @ instruction: 0xf64c4641 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xf248fc23 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06741f0 │ │ │ │ stmiblt r5, {r0, r1, r3, r4, sl, fp, ip, sp, pc}^ │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0], {103} @ 0x67 │ │ │ │ @ instruction: 0xf647e7b7 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vshr.s64 d18, d20, #64 │ │ │ │ + vaddl.s8 q9, d0, d4 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xf1b8fc05 │ │ │ │ bicsle r0, r3, r0, lsl #30 │ │ │ │ strtmi lr, [r9], -r0, asr #15 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffeaba42 │ │ │ │ + blx 0xffeab982 │ │ │ │ svclt 0x0000e79d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x6706e9dd │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - adcspl pc, r4, r7, asr #12 │ │ │ │ + andpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf006461d │ │ │ │ @ instruction: 0xf0670840 │ │ │ │ @ instruction: 0xf114fbdf │ │ │ │ eorsle r0, r7, r4, ror #30 │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vshr.s64 q9, q10, #64 │ │ │ │ + vmla.i d18, d0, d0[1] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0x4628fbd1 │ │ │ │ mrc2 0, 3, pc, cr6, cr5, {0} │ │ │ │ @ instruction: 0xb3b84601 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff1abaaa │ │ │ │ + blx 0xff1ab9ea │ │ │ │ @ instruction: 0xf188fab8 │ │ │ │ stmdbeq r9, {r4, r5, r9, sl, lr}^ │ │ │ │ mrc2 7, 2, pc, cr2, cr11, {7} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vrhadd.s8 d29, d8, d7 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06741f0 │ │ │ │ teqlt pc, #181248 @ 0x2c400 │ │ │ │ tstcs r1, r8, lsr r6 │ │ │ │ mrc2 7, 3, pc, cr8, cr11, {7} │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfea2bae4 │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + bllt 0xfea2ba24 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsccs pc, r8, r8, asr #4 │ │ │ │ + eorscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe7abafa │ │ │ │ + blx 0xfe7aba3a │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601fe3f │ │ │ │ bicle r2, r7, r0, lsl #16 │ │ │ │ @ instruction: 0xf647b9e5 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ strb pc, [r5, r9, lsl #23] @ │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscs pc, r4, r8, asr #4 │ │ │ │ + andcs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x20abb32 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + blx 0x20aba72 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1eabb40 │ │ │ │ + bllt 0x1eaba80 │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ str pc, [r7, fp, ror #22]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - adcspl pc, r4, r7, asr #12 │ │ │ │ + andpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0x7606e9dd │ │ │ │ @ instruction: 0xf8dd461d │ │ │ │ @ instruction: 0xf0678020 │ │ │ │ @ instruction: 0xf114fb55 │ │ │ │ suble r0, ip, r4, ror #30 │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vshr.s64 q9, q10, #64 │ │ │ │ + vmla.i d18, d0, d0[1] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ strtmi pc, [r8], -r7, asr #22 │ │ │ │ stc2l 0, cr15, [ip, #84]! @ 0x54 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ @ instruction: 0xf647d04b │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ stmdami sp!, {r0, r1, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r9], -r0, lsl #4 │ │ │ │ - blx 0x15ada18 │ │ │ │ + blx 0x15ad958 │ │ │ │ andcs r4, r0, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf7fb4631 │ │ │ │ @ instruction: 0xf1b8fa4d │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x92bbee │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + blx 0x92bb2e │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x72bbfc │ │ │ │ + bllt 0x72bb3c │ │ │ │ @ instruction: 0xf64c4641 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ vqdmulh.s d31, d8, d13 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06741f0 │ │ │ │ @ instruction: 0xf647bb05 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vmvn.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0x4628fafb │ │ │ │ stc2 0, cr15, [r0, #84]! @ 0x54 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r0, r1, r4, r5, r7, r8, ip, lr, pc}^ │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffbabc58 │ │ │ │ + blx 0xffbabb98 │ │ │ │ @ instruction: 0x4629e7b1 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff8abc70 │ │ │ │ + blx 0xff8abbb0 │ │ │ │ svclt 0x0000e7a5 │ │ │ │ - eorseq sp, r3, r4, asr pc │ │ │ │ - eorseq sp, r3, r8, lsr #31 │ │ │ │ + eorseq sp, r3, r4, lsr #29 │ │ │ │ + ldrshteq sp, [r3], -r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46ce8 │ │ │ │ + bl 0xfec46c28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf067461c │ │ │ │ strtmi pc, [r8], -r7, asr #21 │ │ │ │ stc2l 0, cr15, [ip, #-84]! @ 0xffffffac │ │ │ │ suble r2, fp, r0, lsl #16 │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xf114fab7 │ │ │ │ eorle r0, r1, r4, ror #30 │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vshr.s64 q9, q10, #64 │ │ │ │ + vmla.i d18, d0, d0[1] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldrtmi pc, [r0], -r9, lsr #21 @ │ │ │ │ stc2l 0, cr15, [lr, #-84] @ 0xffffffac │ │ │ │ movwlt r4, #34305 @ 0x8601 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe7abcf8 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + blx 0xfe7abc38 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xfe5abd08 │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + blt 0xfe5abc48 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsccs pc, r8, r8, asr #4 │ │ │ │ + eorscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe32bd1c │ │ │ │ + blx 0xfe32bc5c │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -sp, lsr #26 │ │ │ │ bicsle r2, sp, r0, lsl #16 │ │ │ │ @ instruction: 0xf64cbb16 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7dbfa77 │ │ │ │ @ instruction: 0xf647b955 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [r2, fp, ror #20]! │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ sbfx pc, pc, #20, #7 │ │ │ │ @ instruction: 0xf64c4631 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ sbfx pc, r3, #20, #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46df4 │ │ │ │ + bl 0xfec46d34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x1481474 │ │ │ │ + blmi 0x14813b4 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - adcspl pc, r4, r7, asr #12 │ │ │ │ + andpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x761ce9dd │ │ │ │ - blx 0xfabdb8 │ │ │ │ + blx 0xfabcf8 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -r0, rrx │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscscs pc, r4, r8, asr #4 │ │ │ │ + subcs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xc2bdd4 │ │ │ │ + blx 0xc2bd14 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601fcd1 │ │ │ │ subsle r2, pc, r0, lsl #16 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x82bdf4 │ │ │ │ + blx 0x82bd34 │ │ │ │ teqle r7, r0, lsl #30 │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x52be0c │ │ │ │ + blx 0x52bd4c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d1, d5 │ │ │ │ - vaddhn.i16 d21, q8, q14 │ │ │ │ + @ instruction: 0xf2c044fc │ │ │ │ @ instruction: 0xf1a50432 │ │ │ │ movtcs lr, #3514 @ 0xdba │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf64c9401 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ - vhadd.s8 d16, d12, d31 │ │ │ │ - vmov.i32 q8, #524288 @ 0x00080000 │ │ │ │ + vmla.i d21, d0, d0[1] │ │ │ │ + @ instruction: 0xf64b002f │ │ │ │ + vaddhn.i16 d23, q8, q12 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xff8cf1b6 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf9f2f067 │ │ │ │ ldmdavs sl, {r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d8, d28 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmiblt r2!, {r0, r1, r2, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6474639 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7c5f9d7 │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsccs pc, r8, r8, asr #4 │ │ │ │ + eorscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9ccf067 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601fc71 │ │ │ │ orrsle r2, pc, r0, lsl #16 │ │ │ │ @ instruction: 0xf647b955 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe79df9bb │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [r1, pc, lsr #19] │ │ │ │ @ instruction: 0xffacf1b6 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ @ instruction: 0xf6474b48 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf067971e │ │ │ │ subcs pc, r0, #2375680 @ 0x244000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbvs pc, [r4, #1607] @ 0x647 @ │ │ │ │ + strvs pc, [r4, #-1607]! @ 0xfffff9b9 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ ldc 1, cr15, [sl, #-660]! @ 0xfffffd6c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vrshl.s8 d25, d2, d8 │ │ │ │ - vmls.i d17, d16, d0[1] │ │ │ │ + vmov.i32 d17, #262144 @ 0x00040000 │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - ldrbeq pc, [r8], #-588 @ 0xfffffdb4 @ │ │ │ │ + strtvc pc, [r8], #1611 @ 0x64b │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1b69400 │ │ │ │ stmdage r5, {r0, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0674641 │ │ │ │ @ instruction: 0x4630f973 │ │ │ │ ldc2 0, cr15, [r8], {21} │ │ │ │ suble r2, sl, r0, lsl #16 │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf966f067 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf647d133 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ subcs pc, r0, #1458176 @ 0x164000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stc 1, cr15, [r6, #-660] @ 0xfffffd6c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ @ instruction: 0xf64ca805 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ vrhadd.s8 d25, d1, d2 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vsra.s64 q10, q14, #64 │ │ │ │ tstls r1, r2, lsr r1 │ │ │ │ @ instruction: 0xf1b64619 │ │ │ │ @ instruction: 0x4639fed9 │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ - blmi 0x72e310 │ │ │ │ - blls 0x649e80 │ │ │ │ + blmi 0x72e250 │ │ │ │ + blls 0x649dc0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1260300 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06743f0 │ │ │ │ strbmi fp, [r9], -pc, lsr #18 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf924f067 │ │ │ │ ldmdblt lr!, {r0, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7b3f91b │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf912f067 │ │ │ │ @ instruction: 0xf1b6e7aa │ │ │ │ svclt 0x0000ff0f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461db097 │ │ │ │ ldrmi r4, [r4], -lr, asr #22 │ │ │ │ @ instruction: 0xf6476849 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ svcls 0x0020002e │ │ │ │ ldmdals lr, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8f2f067 │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d05f │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscscs pc, r4, r8, asr #4 │ │ │ │ + subcs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8e4f067 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ strmi pc, [r1], -r9, lsl #23 │ │ │ │ subsle r2, lr, r0, lsl #16 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8d4f067 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf647a805 │ │ │ │ - @ instruction: 0xf2c066d4 │ │ │ │ + vsubhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf1a5062e │ │ │ │ movtcs lr, #3198 @ 0xc7e │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r5, lsl #16 │ │ │ │ - strbne pc, [r4, #584] @ 0x248 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0xefc4c │ │ │ │ - ldrbeq pc, [r8], #-588 @ 0xfffffdb4 @ │ │ │ │ + ldrne pc, [r4, #-584] @ 0xfffffdb8 │ │ │ │ + streq pc, [pc, #-704]! @ 0xefb8c │ │ │ │ + strtvc pc, [r8], #1611 @ 0x64b │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ mrc2 1, 2, pc, cr0, cr6, {5} │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf8b6f067 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a5a805 │ │ │ │ @@ -229050,417 +229002,417 @@ │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ mrc2 1, 1, pc, cr14, cr6, {5} │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf8a4f067 │ │ │ │ stmdami r0!, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fa4639 │ │ │ │ - blmi 0x86fe50 │ │ │ │ - blls 0x649fc0 │ │ │ │ + blmi 0x86fd90 │ │ │ │ + blls 0x649f00 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r0, r0, lsl #6 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06743f0 │ │ │ │ @ instruction: 0xf647b88f │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vmvn.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ strtmi pc, [r8], -r5, lsl #17 │ │ │ │ - blx 0xbabfe2 │ │ │ │ + blx 0xbabf22 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r5, r7, r8, ip, lr, pc}^ │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf874f067 │ │ │ │ @ instruction: 0x4629e79e │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf868f067 │ │ │ │ @ instruction: 0xf1b6e792 │ │ │ │ svclt 0x0000fe65 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r0, lsr pc │ │ │ │ + eorseq sp, r3, r0, lsl #29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec471d8 │ │ │ │ + bl 0xfec47118 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470fe8 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r7, [sp], -r6, lsl #12 │ │ │ │ @ instruction: 0xf84ef067 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -r0, asr #32 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscscs pc, r4, r8, asr #4 │ │ │ │ + subcs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf840f067 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ strmi pc, [r1], -r5, ror #21 │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf830f067 │ │ │ │ svceq 0x0064f117 │ │ │ │ @ instruction: 0x4639d03e │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscscs pc, r4, r8, asr #4 │ │ │ │ + subcs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf822f067 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -r7, asr #21 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf812f067 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmdalt sl, {r0, r1, r2, r5, r6, ip, sp, lr, pc} │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsccs pc, r8, r8, asr #4 │ │ │ │ + eorscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf800f067 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ strmi pc, [r1], -r5, lsr #21 │ │ │ │ @ instruction: 0xd1bf2800 │ │ │ │ @ instruction: 0xf647bb95 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldr pc, [sp, pc, ror #31]! │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsccs pc, r8, r8, asr #4 │ │ │ │ + eorscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffe4f066 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -r9, lsl #21 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ @ instruction: 0xf64cb956 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ sbfx pc, r3, #31, #32 │ │ │ │ @ instruction: 0xf64c4631 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldr pc, [r3, r7, asr #31]! │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xe789ffbb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47324 │ │ │ │ + bl 0xfec47264 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x15c19a0 │ │ │ │ + blmi 0x15c18e0 │ │ │ │ stmdavs r9, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ - adcspl pc, r4, r7, asr #12 │ │ │ │ + andpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrvs lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ @ instruction: 0xffa2f066 │ │ │ │ @ instruction: 0xf0154638 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r0, rrx │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff92f066 │ │ │ │ @ instruction: 0xf0154620 │ │ │ │ @ instruction: 0x4601fa37 │ │ │ │ subsle r2, fp, r0, lsl #16 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff82f066 │ │ │ │ teqle r7, r0, lsl #28 │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff76f066 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d1, d5 │ │ │ │ - vaddhn.i16 d21, q8, q14 │ │ │ │ + @ instruction: 0xf2c044fc │ │ │ │ @ instruction: 0xf1a50432 │ │ │ │ movtcs lr, #2848 @ 0xb20 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf64c9401 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ - vhadd.s8 d16, d12, d31 │ │ │ │ - vmov.i32 q8, #524288 @ 0x00080000 │ │ │ │ + vmla.i d21, d0, d0[1] │ │ │ │ + @ instruction: 0xf64b002f │ │ │ │ + vaddhn.i16 d23, q8, q12 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ ldc2l 1, cr15, [r2], #728 @ 0x2d8 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff58f066 │ │ │ │ ldmdavs sl, {r1, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 , q4, q2 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x0048f066 │ │ │ │ @ instruction: 0xf6474631 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xe7c5ff3d │ │ │ │ @ instruction: 0xf647b9b7 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xe79dff31 │ │ │ │ @ instruction: 0xf647b9b4 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ str pc, [r1, r5, lsr #30]! │ │ │ │ @ instruction: 0xf6474639 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ usad8 r5, r9, pc @ │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ str pc, [r9, sp, lsl #30] │ │ │ │ stc2 1, cr15, [sl, #-728] @ 0xfffffd28 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - adcspl pc, r4, r7, asr #12 │ │ │ │ + andpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0x8606e9dd │ │ │ │ svcls 0x0008461d │ │ │ │ cdp2 0, 15, cr15, cr4, cr6, {3} │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -r5, asr #32 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscscs pc, r4, r8, asr #4 │ │ │ │ + subcs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr6, cr6, {3} │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ strmi pc, [r1], -fp, lsl #19 │ │ │ │ suble r2, r4, r0, lsl #16 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr6, cr6, {3} │ │ │ │ svceq 0x0064f118 │ │ │ │ strbmi sp, [r1], -r3, asr #32 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscscs pc, r4, r8, asr #4 │ │ │ │ + subcs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr8, cr6, {3} │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ strmi pc, [r1], -sp, ror #18 │ │ │ │ suble r2, r2, r0, lsl #16 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr8, cr6, {3} │ │ │ │ ldrtmi r4, [r9], -lr, lsr #16 │ │ │ │ @ instruction: 0xf7fa2201 │ │ │ │ vmla.f32 , q12, │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06641f0 │ │ │ │ @ instruction: 0xf647beab │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vmvn.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ strtmi pc, [r8], -r1, lsr #29 │ │ │ │ @ instruction: 0xf946f015 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - bllt 0xfe664a44 │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + bllt 0xfe664984 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 9, cr15, cr0, cr6, {3} │ │ │ │ @ instruction: 0xf647e7b8 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vmvn.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldrtmi pc, [r0], -r5, lsl #29 @ │ │ │ │ @ instruction: 0xf92af015 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r6, {r2, r3, r4, r5, r7, r8, ip, lr, pc}^ │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr4, cr6, {3} │ │ │ │ @ instruction: 0x4631e7ba │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr8, cr6, {3} │ │ │ │ strtmi lr, [r9], -lr, lsr #15 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 5, cr15, cr12, cr6, {3} │ │ │ │ svclt 0x0000e784 │ │ │ │ - eorseq sp, r3, r0, lsr pc │ │ │ │ + eorseq sp, r3, r0, lsl #29 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec475e8 │ │ │ │ + bl 0xfec47528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x1581c64 │ │ │ │ + blmi 0x1581ba4 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - adcspl pc, r4, r7, asr #12 │ │ │ │ + andpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0660300 │ │ │ │ strtmi pc, [r8], -r1, asr #28 │ │ │ │ @ instruction: 0xf8e6f015 │ │ │ │ rsbsle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ stccs 14, cr15, [r0], {49} @ 0x31 │ │ │ │ vst4.16 {d13-d16}, [r4 :64], lr │ │ │ │ strtmi r4, [r0], -r0, asr #11 │ │ │ │ @ instruction: 0xf185fab5 │ │ │ │ @ instruction: 0xf7fb0949 │ │ │ │ ldmdblt sp!, {r0, r1, r4, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand , q4, │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ cdplt 0, 1, cr15, cr6, cr6, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ ldrbne sl, [r4, r5, lsl #16]! │ │ │ │ stmib r2, {r0, r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ - bicsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + msrvs CPSR_s, #74448896 @ 0x4700000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ vcgt.s8 d25, d8, d2 │ │ │ │ - vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 q9, q8, d0 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - ldrbeq pc, [r8, #-588] @ 0xfffffdb4 @ │ │ │ │ + strvc pc, [r8, #1611]! @ 0x64b │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b69500 │ │ │ │ @ instruction: 0xf424fb91 │ │ │ │ vbic.i32 q11, #239 @ 0x000000ef │ │ │ │ @ instruction: 0xf021270b │ │ │ │ teqmi r9, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ - bleq 0xd6fc74 │ │ │ │ + bleq 0xd6fbb4 │ │ │ │ tstpl r4, r1, asr #20 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ tstpeq r7, r6, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, ip, lsl #12 │ │ │ │ ldmib r8, {r0, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - vrhadd.s8 d25, d0, d2 │ │ │ │ - vmla.f d16, d0, d0[0] │ │ │ │ - tstls r1, r2, lsr r1 │ │ │ │ + @ instruction: 0xf64f9102 │ │ │ │ + vsra.s64 d23, d0, #64 │ │ │ │ + tstls r1, r1, lsr r1 │ │ │ │ @ instruction: 0xf1b64619 │ │ │ │ strtmi pc, [r1], -fp, ror #22 │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ sbfx pc, r1, #27, #10 │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscs pc, r4, r8, asr #4 │ │ │ │ + andcs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r6, #408] @ 0x198 │ │ │ │ ldmdblt r5, {r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [sl, #408]! @ 0x198 │ │ │ │ strtmi lr, [r9], -r7, lsl #15 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr, #408]! @ 0x198 │ │ │ │ @ instruction: 0xf1b6e77b │ │ │ │ svclt 0x0000fbab │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb097 │ │ │ │ @ instruction: 0xf6474b4a │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0669078 │ │ │ │ subcs pc, r0, #9152 @ 0x23c0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbvs pc, [r4], r7, asr #12 @ │ │ │ │ + strtvs pc, [r4], -r7, asr #12 │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ ldmdb r8!, {r0, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vmax.s8 d25, d8, d2 │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ - vrshl.s8 d16, d31, d12 │ │ │ │ - vmov.i32 q8, #524288 @ 0x00080000 │ │ │ │ + vorr.i32 d17, #262144 @ 0x00040000 │ │ │ │ + @ instruction: 0xf64b052f │ │ │ │ + vaddhn.i16 d23, q8, q12 │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1b69400 │ │ │ │ strbmi pc, [r1], -fp, lsl #22 @ │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ subcs pc, r0, #7232 @ 0x1c40 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ ldmdb lr, {r0, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @@ -229471,332 +229423,332 @@ │ │ │ │ @ instruction: 0x4639faf9 │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ @ instruction: 0xf1b9fd5f │ │ │ │ ldmdale r8!, {r2, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf009e8df │ │ │ │ mcrcs 0, 1, r2, cr7, cr9, {0} │ │ │ │ vhadd.s8 d16, d8, d3 │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vshr.s64 d18, d28, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ - blmi 0xa2fb34 │ │ │ │ - blls 0x64a65c │ │ │ │ + blmi 0xa2fa74 │ │ │ │ + blls 0x64a59c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1240300 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06643f0 │ │ │ │ vadd.f32 , q4, │ │ │ │ - vmvn.i32 d19, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q9, d16, d12 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xe7e8fd3b │ │ │ │ - subcc pc, r8, r8, asr #4 │ │ │ │ + addscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4, #-408]! @ 0xfffffe68 │ │ │ │ vabd.s8 q15, q12, │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldrb pc, [sl, sp, lsr #26] @ │ │ │ │ - rsbcc pc, r0, r8, asr #4 │ │ │ │ + adcscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r6, #-408]! @ 0xfffffe68 │ │ │ │ @ instruction: 0xf1b6e7d3 │ │ │ │ subcs pc, r0, #35840 @ 0x8c00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ ldm r0, {r0, r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6479102 │ │ │ │ - vaddw.s8 , q8, d16 │ │ │ │ + vsra.s64 q10, q8, #64 │ │ │ │ tstls r1, lr, lsr #2 │ │ │ │ @ instruction: 0xf1b64619 │ │ │ │ strbmi pc, [r9], -r3, lsr #21 @ │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ ldr pc, [r6, r9, lsl #26]! │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - adcspl pc, r4, r7, asr #12 │ │ │ │ + andpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0x5606e9dd │ │ │ │ stcls 6, cr4, [r8], {31} │ │ │ │ ldc2l 0, cr15, [r2], #408 @ 0x198 │ │ │ │ @ instruction: 0xf0144640 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d055 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r2], #408 @ 0x198 │ │ │ │ @ instruction: 0xf0144638 │ │ │ │ strmi pc, [r1], -r7, lsl #31 │ │ │ │ subsle r2, r2, r0, lsl #16 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r2], {102} @ 0x66 │ │ │ │ @ instruction: 0xf0144628 │ │ │ │ @ instruction: 0x4601ff77 │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r2], {102} @ 0x66 │ │ │ │ andcs r4, r0, #3801088 @ 0x3a0000 │ │ │ │ @ instruction: 0xf7fa4631 │ │ │ │ stmiblt ip, {r0, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2], #408 @ 0x198 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 0, cr15, [sl], #408 @ 0x198 │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ vfma.f32 d31, d24, d15 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06641f0 │ │ │ │ @ instruction: 0xf1b8bc97 │ │ │ │ @ instruction: 0xd1220f00 │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl], {102} @ 0x66 │ │ │ │ - bllt 0x6ea618 │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + bllt 0x6ea558 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [lr], #-408 @ 0xfffffe68 │ │ │ │ - bllt 0x66a640 │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + bllt 0x66a580 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r2], #-408 @ 0xfffffe68 │ │ │ │ strbmi lr, [r1], -lr, lsr #15 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r6], #-408 @ 0xfffffe68 │ │ │ │ ldrtmi lr, [r9], -r2, lsl #15 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mrrc2 0, 6, pc, sl, cr6 @ │ │ │ │ strtmi lr, [r9], -r6, lsl #15 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrr2 0, 6, pc, lr, cr6 @ │ │ │ │ svclt 0x0000e78a │ │ │ │ - eorseq lr, r3, ip, asr r0 │ │ │ │ + eorseq sp, r3, ip, lsr #31 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47a04 │ │ │ │ + bl 0xfec47944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x19c2084 │ │ │ │ + blmi 0x19c1fc4 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - adcspl pc, r4, r7, asr #12 │ │ │ │ + andpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x671ce9dd │ │ │ │ ldc2 0, cr15, [r2], #-408 @ 0xfffffe68 │ │ │ │ svceq 0x0064f114 │ │ │ │ addhi pc, r9, r0 │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vshr.s64 q9, q10, #64 │ │ │ │ + vmla.i d18, d0, d0[1] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ strtmi pc, [r8], -r3, lsr #24 │ │ │ │ mcr2 0, 6, pc, cr8, cr4, {0} @ │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ addhi pc, r8, r0 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2], {102} @ 0x66 │ │ │ │ subsle r2, pc, r0, lsl #28 │ │ │ │ strbmi pc, [r0], #1030 @ 0x406 @ │ │ │ │ - blx 0xfee02138 │ │ │ │ + blx 0xfee02078 │ │ │ │ stmdbeq r9, {r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ mrc2 7, 6, pc, cr4, cr10, {7} │ │ │ │ - blmi 0x129ee94 │ │ │ │ - blls 0x64a8f0 │ │ │ │ + blmi 0x129edd4 │ │ │ │ + blls 0x64a830 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ vhadd.s8 d24, d24, d3 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0xffeaca3c │ │ │ │ + bllt 0xffeac97c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ ldrbne sl, [ip, r5, lsl #16]! │ │ │ │ svc 0x00a2f1a4 │ │ │ │ - bicsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + msrvs CPSR_s, #74448896 @ 0x4700000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ vcgt.s8 d25, d8, d2 │ │ │ │ - vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 q9, q8, d0 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - ldrbeq pc, [r8, #-588] @ 0xfffffdb4 @ │ │ │ │ + strvc pc, [r8, #1611]! @ 0x64b │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b69500 │ │ │ │ vld2.16 {d15,d17}, [r4 :256], r1 │ │ │ │ vbic.i32 q11, #255 @ 0x000000ff │ │ │ │ @ instruction: 0xf021260b │ │ │ │ teqmi r1, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ - bleq 0xf6f834 │ │ │ │ + bleq 0xf6f774 │ │ │ │ tstpl r4, r1, asr #20 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ tstpeq r7, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, ip, lsl #12 │ │ │ │ svc 0x0078f1a4 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - vrhadd.s8 d25, d0, d2 │ │ │ │ - vmla.f d16, d0, d0[0] │ │ │ │ - tstls r1, r2, lsr r1 │ │ │ │ + @ instruction: 0xf64f9102 │ │ │ │ + vsra.s64 d23, d0, #64 │ │ │ │ + tstls r1, r1, lsr r1 │ │ │ │ @ instruction: 0xf1b64619 │ │ │ │ strtmi pc, [r1], -fp, asr #18 │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ @ instruction: 0xe7a8fbb1 │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - adcscs pc, r4, r8, asr #4 │ │ │ │ + andcs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfeaacade │ │ │ │ + blx 0xfeaaca1e │ │ │ │ @ instruction: 0xf647e79d │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vmvn.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0x4628fb9b │ │ │ │ mcr2 0, 2, pc, cr0, cr4, {0} @ │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ svcge 0x0078f47f │ │ │ │ @ instruction: 0xf647b955 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldrb pc, [r5, -r9, lsl #23]! @ │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xe769fb7d │ │ │ │ @ instruction: 0xf97af1b6 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47ba8 │ │ │ │ + bl 0xfec47ae8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x1402224 │ │ │ │ + blmi 0x1402164 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - adcspl pc, r4, r7, asr #12 │ │ │ │ + andpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x761ce9dd │ │ │ │ - blx 0x192cb6a │ │ │ │ + blx 0x192caaa │ │ │ │ vadd.f32 d18, d8, d2 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.i d18, d16, d0[2] │ │ │ │ svclt 0x009d002e │ │ │ │ - bicsvc pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + msrvc CPSR_f, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r5, #3072 @ 0xc00 │ │ │ │ - orrscs pc, ip, r8, asr #4 │ │ │ │ + mvnne pc, r8, asr #4 │ │ │ │ @ instruction: 0xf2c0bf8c │ │ │ │ @ instruction: 0xf8d3012e │ │ │ │ @ instruction: 0xf066192c │ │ │ │ vnmulne.f64 d15, d3, d11 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ svclt 0x00182e08 │ │ │ │ - blcs 0xf9608 │ │ │ │ + blcs 0xf9548 │ │ │ │ movwcs sp, #4164 @ 0x1044 │ │ │ │ strtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0144618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ qaddcs sp, r5, r0 │ │ │ │ mcr2 7, 3, pc, cr6, cr10, {7} @ │ │ │ │ cmple r4, r0, lsl #30 │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xc2cbd2 │ │ │ │ + blx 0xc2cb12 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d1, d5 │ │ │ │ - vaddhn.i16 d21, q8, q14 │ │ │ │ + @ instruction: 0xf2c044fc │ │ │ │ @ instruction: 0xf1a40432 │ │ │ │ movtcs lr, #3798 @ 0xed6 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf64c9401 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ - vhadd.s8 d16, d12, d31 │ │ │ │ - vmov.i32 q8, #524288 @ 0x00080000 │ │ │ │ + vmla.i d21, d0, d0[1] │ │ │ │ + @ instruction: 0xf64b002f │ │ │ │ + vaddhn.i16 d23, q8, q12 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf8a8f1b6 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ - blx 0x4acc0e │ │ │ │ + blx 0x4acb4e │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d8, d29 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - blt 0xacc2c │ │ │ │ + blt 0xacb6c │ │ │ │ @ instruction: 0xf647b9bc │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ svccs 0x0000faf3 │ │ │ │ @ instruction: 0x4639d0ba │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffaacc5c │ │ │ │ + blx 0xffaacb9c │ │ │ │ @ instruction: 0x4621e7b8 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff7acc74 │ │ │ │ + blx 0xff7acbb4 │ │ │ │ @ instruction: 0xf1b6e7a0 │ │ │ │ svclt 0x0000f8d7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @@ -229807,164 +229759,164 @@ │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0x46182210 │ │ │ │ stc2l 0, cr15, [r0], #-80 @ 0xffffffb0 │ │ │ │ subsle r2, r5, r0, lsl #16 │ │ │ │ stmdbhi r0, {r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ subcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbvs pc, [r4, r7, asr #12] @ │ │ │ │ + strvs pc, [r4, -r7, asr #12]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ cdp 1, 6, cr15, cr2, cr4, {5} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vabd.s8 d25, d8, d2 │ │ │ │ - vbic.i32 , #786432 @ 0x000c0000 │ │ │ │ - vrshl.s8 d16, d30, d12 │ │ │ │ - vmov.i16 q8, #2048 @ 0x0800 │ │ │ │ + vmls.f d18, d16, d0[3] │ │ │ │ + @ instruction: 0xf64b052e │ │ │ │ + vmlsl.s8 , d16, d24 │ │ │ │ strls r0, [r1, #-2610] @ 0xfffff5ce │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf834f1b6 │ │ │ │ strbmi r4, [r2], -fp, asr #12 │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ subcs pc, r0, #626688 @ 0x99000 │ │ │ │ strmi lr, [r2, #-2516] @ 0xfffff62c │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ cdp 1, 4, cr15, cr4, cr4, {5} │ │ │ │ @ instruction: 0xf64c2340 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ cdpcs 2, 0, cr0, cr0, cr15, {1} │ │ │ │ ldrtmi fp, [sl], -r8, lsl #30 │ │ │ │ andls r4, r2, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf8cda805 │ │ │ │ vhadd.s8 d26, d8, d0 │ │ │ │ - vsubl.s8 , d16, d12 │ │ │ │ + vrshr.s64 q9, q6, #64 │ │ │ │ andls r0, r1, #-536870910 @ 0xe0000002 │ │ │ │ @ instruction: 0xf1b62201 │ │ │ │ @ instruction: 0x4622f813 │ │ │ │ stmdage r5, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ - blx 0x1f2cd38 │ │ │ │ + blx 0x1f2cc78 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r6, r6, lsr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - mvnspl pc, #76, 12 @ 0x4c00000 │ │ │ │ + movtpl pc, #17996 @ 0x464c @ │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ svclt 0x00182e00 │ │ │ │ - blmi 0x342444 │ │ │ │ - blls 0x64ac44 │ │ │ │ + blmi 0x342384 │ │ │ │ + blls 0x64ab84 │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0x13acd94 │ │ │ │ + blt 0x13accd4 │ │ │ │ @ instruction: 0xf848f1b6 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47e0c │ │ │ │ + bl 0xfec47d4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vshr.s64 q10, q4, #64 │ │ │ │ + vaddl.s8 q10, d0, d24 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0669d06 │ │ │ │ pldw [r4, #-2615] @ 0xfffff5c9 │ │ │ │ andle r5, pc, #128, 30 @ 0x200 │ │ │ │ - sbcne pc, r4, r8, asr #4 │ │ │ │ + andsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0664621 │ │ │ │ stmiblt sp!, {r0, r2, r3, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - rsbsne pc, r4, ip, asr #4 │ │ │ │ + sbceq pc, r4, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xa2cde0 │ │ │ │ + blt 0xa2cd20 │ │ │ │ ldrtmi r4, [r0], -r6, ror #4 │ │ │ │ - blx 0xffa2cc7e │ │ │ │ + blx 0xffa2cbbe │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ ldrtmi sp, [r1], -r8, ror #1 │ │ │ │ - rscseq pc, ip, r8, asr #4 │ │ │ │ + subeq pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x6acdfc │ │ │ │ - rsbsne pc, r4, ip, asr #4 │ │ │ │ + blx 0x6acd3c │ │ │ │ + sbceq pc, r4, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x4ace0c │ │ │ │ - addscc pc, ip, r8, asr #4 │ │ │ │ + blt 0x4acd4c │ │ │ │ + rsccs pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x32ce18 │ │ │ │ + blx 0x32cd58 │ │ │ │ tstcs r1, r8, lsr #12 │ │ │ │ @ instruction: 0xff30f7ff │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9fef066 │ │ │ │ - rsbsne pc, r4, ip, asr #4 │ │ │ │ + sbceq pc, r4, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmiblt r6!, {r1, r2, r5, r6, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb096 │ │ │ │ @ instruction: 0xf6474b48 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r1, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf066981e │ │ │ │ subcs pc, r0, #3620864 @ 0x374000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbvs pc, [r4, r7, asr #12] @ │ │ │ │ + strvs pc, [r4, -r7, asr #12]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ stc 1, cr15, [r6, #656] @ 0x290 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vabd.s8 d25, d8, d2 │ │ │ │ - vmlsl.s , d16, d0[1] │ │ │ │ - vmax.s8 d16, d12, d31 │ │ │ │ - vorr.i32 q8, #524288 @ 0x00080000 │ │ │ │ + vmov.i32 d17, #67108864 @ 0x04000000 │ │ │ │ + @ instruction: 0xf64b062f │ │ │ │ + vabal.s8 , d16, d24 │ │ │ │ @ instruction: 0x96010532 │ │ │ │ @ instruction: 0xf1b59500 │ │ │ │ usaxmi pc, r1, r9 @ │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ @ instruction: 0x2c0ef9bf │ │ │ │ vtst.8 d29, d13, d24 │ │ │ │ - vrsra.s64 , q4, #64 │ │ │ │ - bl 0x1b19ec │ │ │ │ + vsubw.s8 , q0, d24 │ │ │ │ + bl 0x1b192c │ │ │ │ @ instruction: 0xf8d30384 │ │ │ │ cmnlt r9, #56, 18 @ 0xe0000 │ │ │ │ - rsbscc pc, r8, r8, asr #4 │ │ │ │ + sbccs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9aef066 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf647d13b │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf1b8f9a1 │ │ │ │ teqle r5, r0, lsl #30 │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf994f066 │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vand d29, d8, d16 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmiblt r4, {r1, r2, r5, r6, ip, sp, lr, pc} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a4a805 │ │ │ │ movtcs lr, #3378 @ 0xd32 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ @@ -229975,1132 +229927,1132 @@ │ │ │ │ @ instruction: 0xf972f066 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ smlabtcs r0, r3, r0, sp │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ @ instruction: 0xf1b8fe97 │ │ │ │ sbcle r0, r9, r0, lsl #30 │ │ │ │ @ instruction: 0xf64c4641 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xe7c7f95d │ │ │ │ @ instruction: 0xff5af1b5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x461eb09c │ │ │ │ @ instruction: 0x46154b7f │ │ │ │ @ instruction: 0xf6476849 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f931b │ │ │ │ strcs r0, [r0], #-768 @ 0xfffffd00 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x8722e9dd │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf938f066 │ │ │ │ svceq 0x0064f115 │ │ │ │ @ instruction: 0x4629d075 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscscs pc, r4, r8, asr #4 │ │ │ │ + subcs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf92af066 │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ strmi pc, [r1], -pc, asr #23 │ │ │ │ rsbsle r2, r4, r0, lsl #16 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adccs pc, r4, r8, asr #4 │ │ │ │ + rscsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf91af066 │ │ │ │ stmdble r8, {r0, r1, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0x4642463b │ │ │ │ tstcs r8, r4, lsl #16 │ │ │ │ - blx 0x2ce98 │ │ │ │ + blx 0x2cdd8 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf1b8d06b │ │ │ │ suble r0, r1, r0, lsl #30 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0664641 │ │ │ │ subcs pc, r0, #16384 @ 0x4000 │ │ │ │ stmdage fp, {r8, sp} │ │ │ │ - strtpl pc, [ip], #577 @ 0x241 │ │ │ │ + ldrbtmi pc, [ip], #577 @ 0x241 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stc 1, cr15, [sl], #656 @ 0x290 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - rscspl pc, r4, ip, asr #12 │ │ │ │ + subpl pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldrbeq pc, [r8], #-588 @ 0xfffffdb4 @ │ │ │ │ + strtvc pc, [r8], #1611 @ 0x64b │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage fp, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1b59400 │ │ │ │ @ instruction: 0x4639fe7d │ │ │ │ @ instruction: 0xf066a80b │ │ │ │ vadd.i8 , q12, │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ - blmi 0x12ef24c │ │ │ │ - blls 0x7caf44 │ │ │ │ + blmi 0x12ef18c │ │ │ │ + blls 0x7cae84 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andslt r8, ip, r4, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8c0f066 │ │ │ │ @ instruction: 0xf647e7bd │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vmvn.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0x4630f8b5 │ │ │ │ - blx 0x17acf7e │ │ │ │ + blx 0x17acebe │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - bllt 0xfe8a555c │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + bllt 0xfe8a549c │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8a4f066 │ │ │ │ @ instruction: 0xf64ce788 │ │ │ │ - vaddl.s8 q10, d0, d28 │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf066002f │ │ │ │ stcls 8, cr15, [r4, #-628] @ 0xfffffd8c │ │ │ │ andcs r4, r1, #2555904 @ 0x270000 │ │ │ │ tstpeq r3, r5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffb6f7f9 │ │ │ │ streq pc, [r3, #-53] @ 0xffffffcb │ │ │ │ @ instruction: 0xf647d124 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d0, d30 │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vshr.s64 d16, d0, #64 │ │ │ │ @ instruction: 0xf0660032 │ │ │ │ - blls 0x22f1a4 │ │ │ │ + blls 0x22f0e4 │ │ │ │ strtle r0, [r3], #-1627 @ 0xfffff9a5 │ │ │ │ andcs r9, r1, #8, 18 @ 0x20000 │ │ │ │ @ instruction: 0xf7f9481c │ │ │ │ vmax.f32 d31, d24, d17 │ │ │ │ - vshr.s64 q11, q14, #64 │ │ │ │ + vmla.i d22, d0, d0[3] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xe778f87b │ │ │ │ @ instruction: 0xf6474631 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldrb pc, [r3, -pc, ror #16] @ │ │ │ │ - submi pc, r0, r8, asr #4 │ │ │ │ + addscc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf868f066 │ │ │ │ strtmi r4, [r2], -pc, lsl #16 │ │ │ │ @ instruction: 0xf7f94629 │ │ │ │ ldrb pc, [r8, r3, lsl #31] @ │ │ │ │ tstlt r8, r6, lsl #16 │ │ │ │ @ instruction: 0xf7fa2100 │ │ │ │ ldrb pc, [r5, r9, lsr #22] @ │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcscs pc, r4, r8, asr #4 │ │ │ │ + andcs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf852f066 │ │ │ │ @ instruction: 0xf1b5e7ca │ │ │ │ svclt 0x0000fe4f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r0, asr #18 │ │ │ │ - eorseq lr, r3, ip, asr #2 │ │ │ │ - eorseq sp, r3, r0, ror r9 │ │ │ │ + mlaseq r3, r0, r8, sp │ │ │ │ + mlaseq r3, ip, r0, lr │ │ │ │ + eorseq sp, r3, r0, asr #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4820c │ │ │ │ + bl 0xfec4814c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0144618 │ │ │ │ ldrdlt pc, [r8, r9]! │ │ │ │ @ instruction: 0xf6474684 │ │ │ │ - @ instruction: 0xf2c064d4 │ │ │ │ + vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf64c042e │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vqdmlal.s , d0, d0[1] │ │ │ │ vcgt.s8 d16, d8, d31 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ stccs 0, cr0, [r0, #-184] @ 0xffffff48 │ │ │ │ strtmi fp, [r3], -r8, lsl #30 │ │ │ │ andne lr, r0, #220, 18 @ 0x370000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdalt r0!, {r1, r2, r5, r6, ip, sp, lr, pc} │ │ │ │ - bicsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + msrvs CPSR_s, #74448896 @ 0x4700000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0x4621461a │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdalt ip, {r1, r2, r5, r6, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec48280 │ │ │ │ + bl 0xfec481c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ @ instruction: 0xfffcf065 │ │ │ │ @ instruction: 0xf647b9e5 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ ldmiblt ip!, {r0, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffe6f065 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x00def065 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ @ instruction: 0xff94f7ff │ │ │ │ rscle r2, r7, r0, lsl #24 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ vmul.i8 d31, d8, d19 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0654038 │ │ │ │ svclt 0x0000bfcd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - adcspl pc, r4, r7, asr #12 │ │ │ │ + andpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x461d4614 │ │ │ │ @ instruction: 0x8706e9dd │ │ │ │ cdpls 8, 0, cr6, cr8, cr9, {2} │ │ │ │ @ instruction: 0xffb8f065 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf85af7fa │ │ │ │ - sbcsvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffaef065 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf850f7fa │ │ │ │ - sbcsvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffa4f065 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0xf846f7fa │ │ │ │ - sbcsvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff9af065 │ │ │ │ @ instruction: 0xf64cb98e │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ vmax.f32 d31, d24, d15 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06541f0 │ │ │ │ ldrtmi fp, [r0], -r7, lsl #31 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ vrecps.f32 d31, d8, d29 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06541f0 │ │ │ │ svclt 0x0000bf7b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec483a4 │ │ │ │ + bl 0xfec482e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ stcls 8, cr6, [r4, #-292] @ 0xfffffedc │ │ │ │ @ instruction: 0xf065461e │ │ │ │ @ instruction: 0xf114ff69 │ │ │ │ suble r0, sl, r4, ror #30 │ │ │ │ @ instruction: 0xf6474621 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vshr.s64 q9, q10, #64 │ │ │ │ + vmla.i d18, d0, d0[1] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ shsaxmi pc, r0, fp @ │ │ │ │ - blx 0x12d230 │ │ │ │ + blx 0x12d170 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ @ instruction: 0xf647d049 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ stmiblt sp!, {r0, r1, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff40f065 │ │ │ │ tstcs r1, r8 │ │ │ │ mrc2 7, 7, pc, cr6, cr15, {7} │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x0034f065 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ mcr2 7, 7, pc, cr10, cr15, {7} @ │ │ │ │ andeq pc, r8, r5, lsl r1 @ │ │ │ │ @ instruction: 0xf64cd1ed │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ vmax.f32 d31, d8, d19 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0654070 │ │ │ │ @ instruction: 0xf647bf1b │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d18, d16, d0[6] │ │ │ │ + vmvn.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ shadd16mi pc, r0, r1 @ │ │ │ │ @ instruction: 0xf9b6f014 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r6, {r0, r2, r4, r5, r7, r8, ip, lr, pc}^ │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff00f065 │ │ │ │ @ instruction: 0x4631e7b3 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr4, cr5, {3} │ │ │ │ svclt 0x0000e7a7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec484b4 │ │ │ │ + bl 0xfec483f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe8 │ │ │ │ - vshr.s64 q10, q4, #64 │ │ │ │ + vaddl.s8 q10, d0, d24 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r9, [sp], -r6, lsl #28 │ │ │ │ cdp2 0, 14, cr15, cr2, cr5, {3} │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0x4621d230 │ │ │ │ - sbcne pc, r4, r8, asr #4 │ │ │ │ + andsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr8, cr5, {3} │ │ │ │ - addscc pc, ip, r8, asr #4 │ │ │ │ + rsccs pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr2, cr5, {3} │ │ │ │ @ instruction: 0xf647bbe5 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ - bllt 0x1cb0e20 │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + bllt 0x1cb0d60 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr12, cr5, {3} │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr6, cr5, {3} │ │ │ │ - rsbsne pc, r4, ip, asr #4 │ │ │ │ + sbceq pc, r4, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ cdplt 0, 10, cr15, cr14, cr5, {3} │ │ │ │ ldrtmi r4, [r8], -r7, ror #4 │ │ │ │ @ instruction: 0xf86ef00b │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ ldrtmi sp, [r9], -r7, asr #1 │ │ │ │ - rscseq pc, ip, r8, asr #4 │ │ │ │ + subeq pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr0, cr5, {3} │ │ │ │ - rsbsne pc, r4, ip, asr #4 │ │ │ │ + sbceq pc, r4, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ cdplt 0, 9, cr15, cr8, cr5, {3} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ @ instruction: 0xe7d7fff3 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ mcr2 7, 2, pc, cr10, cr15, {7} @ │ │ │ │ svclt 0x0000e7c7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4857c │ │ │ │ + bl 0xfec484bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf647b990 │ │ │ │ - vrsra.s64 q11, q2, #64 │ │ │ │ + vsubw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf64c032e │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ stccs 1, cr0, [r0, #-188] @ 0xffffff44 │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ cdplt 0, 7, cr15, cr2, cr5, {3} │ │ │ │ vmax.s8 d20, d8, d4 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ tstpcs r0, fp, ror #28 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vceq.f32 d31, d8, d17 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vaddl.s8 , d0, d16 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xf114fe61 │ │ │ │ tstle ip, r8 │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 5, cr15, cr4, cr5, {3} │ │ │ │ - bicsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + msrvs CPSR_s, #74448896 @ 0x4700000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0xf6474619 │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d28 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0654038 │ │ │ │ tstcs r0, r1, asr #28 │ │ │ │ ldc2l 7, cr15, [r8, #1020]! @ 0x3fc │ │ │ │ svclt 0x0000e7e8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48620 │ │ │ │ + bl 0xfec48560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vshr.s64 q10, q4, #64 │ │ │ │ + vaddl.s8 q10, d0, d24 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0659d05 │ │ │ │ pldw [r4, #-3629] @ 0xfffff1d3 │ │ │ │ andsle r5, lr, #128, 30 @ 0x200 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vmla.i d17, d16, d0[1] │ │ │ │ + vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf065002f │ │ │ │ vceq.f32 d31, d8, d19 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0x4628fe1d │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ vmax.f32 d31, d24, d11 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xf24cfe13 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d16, d16, d0[1] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf0654070 │ │ │ │ rsbmi fp, r6, #11, 28 @ 0xb0 │ │ │ │ @ instruction: 0xf00a4630 │ │ │ │ strmi pc, [r2], -fp, asr #31 │ │ │ │ sbcsle r2, r9, r0, lsl #16 │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vshr.s64 q8, q14, #64 │ │ │ │ + vmla.i d16, d0, d0[3] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ vmla.f32 , q14, │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d16, d16, d0[1] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf0654070 │ │ │ │ svclt 0x0000bdf5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec486b0 │ │ │ │ + bl 0xfec485f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vshr.s64 q10, q4, #64 │ │ │ │ + vaddl.s8 q10, d0, d24 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0659d04 │ │ │ │ pldw [r4, #-3557] @ 0xfffff21b │ │ │ │ andsle r5, lr, #128, 30 @ 0x200 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vmla.i d17, d16, d0[1] │ │ │ │ + vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf065002f │ │ │ │ vmla.f32 , q12, │ │ │ │ - vshr.s64 d19, d12, #64 │ │ │ │ + vmla.i d18, d16, d0[7] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0x4628fdd5 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ vmax.f32 , q4, │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ vadd.f32 , q14, │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d16, d16, d0[1] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf0654070 │ │ │ │ rsbmi fp, r6, #12480 @ 0x30c0 │ │ │ │ @ instruction: 0xf00a4630 │ │ │ │ strmi pc, [r2], -r3, lsl #31 │ │ │ │ sbcsle r2, r9, r0, lsl #16 │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vshr.s64 q8, q14, #64 │ │ │ │ + vmla.i d16, d0, d0[3] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ vmla.f32 d31, d28, d21 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d16, d16, d0[1] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf0654070 │ │ │ │ svclt 0x0000bdad │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - sbcsmi pc, r8, r8, asr #12 │ │ │ │ + eormi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svcls 0x000a4615 │ │ │ │ stmdals r8, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ mcrls 6, 0, r4, cr11, cr12, {0} │ │ │ │ ldc2 0, cr15, [r8, #404] @ 0x194 │ │ │ │ svcpl 0x0080f515 │ │ │ │ @ instruction: 0x4629d23d │ │ │ │ - rsccc pc, ip, r8, asr #4 │ │ │ │ + eorscc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr, #404] @ 0x194 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ mrc2 7, 1, pc, cr0, cr9, {7} │ │ │ │ - sbcsvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4, #404] @ 0x194 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ mcr2 7, 1, pc, cr6, cr9, {7} @ │ │ │ │ - sbcsvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl, #-404]! @ 0xfffffe6c │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ mrc2 7, 0, pc, cr12, cr9, {7} │ │ │ │ - sbcsvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0, #-404]! @ 0xfffffe6c │ │ │ │ @ instruction: 0xf64cbb76 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ vadd.f32 , q4, │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ vmla.f32 , q6, │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d16, d16, d0[1] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06547f0 │ │ │ │ @ instruction: 0xf1c5bd57 │ │ │ │ ldrbmi r0, [r0], -r0, lsl #20 │ │ │ │ @ instruction: 0xff16f00a │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0x4651d0b9 │ │ │ │ - rscseq pc, ip, r8, asr #4 │ │ │ │ + subeq pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r8, #-404] @ 0xfffffe6c │ │ │ │ - rsbsne pc, r4, ip, asr #4 │ │ │ │ + sbceq pc, r4, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stcllt 0, cr15, [r0, #-404] @ 0xfffffe6c │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ ldc2l 7, cr15, [r6], #1020 @ 0x3fc │ │ │ │ svclt 0x0000e7d5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48824 │ │ │ │ + bl 0xfec48764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf0659e04 │ │ │ │ @ instruction: 0xf64cfd29 │ │ │ │ vaddl.s8 , d0, d24 │ │ │ │ andcs r0, r0, #148 @ 0x94 │ │ │ │ @ instruction: 0xf7f94629 │ │ │ │ - bllt 0x203067c │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + bllt 0x20305bc │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r6, #-404] @ 0xfffffe6c │ │ │ │ @ instruction: 0xf64cb98e │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ vadd.f32 d31, d8, d11 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0654070 │ │ │ │ ldrtmi fp, [r1], -r3, lsl #26 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r8], #404 @ 0x194 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldcllt 0, cr15, [r0], #404 @ 0x194 │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + andscc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl], #404 @ 0x194 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ stc2 7, cr15, [r0], #1020 @ 0x3fc │ │ │ │ - sbcscc pc, r0, r8, asr #4 │ │ │ │ + eorcc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0], #404 @ 0x194 │ │ │ │ andeq pc, r8, r4, lsl r1 @ │ │ │ │ @ instruction: 0xf647d114 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xf647fcd3 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q11, q6, #64 │ │ │ │ + vaddl.s8 q11, d0, d28 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ ldr pc, [r1, r9, asr #25]! │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ @ instruction: 0xe7f0fc7f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48910 │ │ │ │ + bl 0xfec48850 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ @ instruction: 0xb1a8fe57 │ │ │ │ @ instruction: 0xf6474684 │ │ │ │ - @ instruction: 0xf2c064d4 │ │ │ │ + vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf64c042e │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vqdmlal.s , d0, d0[1] │ │ │ │ vcgt.s8 d16, d8, d31 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vmla.i d19, d0, d0[2] │ │ │ │ stccs 0, cr0, [r0, #-184] @ 0xffffff48 │ │ │ │ strtmi fp, [r3], -r8, lsl #30 │ │ │ │ andne lr, r0, #220, 18 @ 0x370000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldclt 0, cr15, [lr], {101} @ 0x65 │ │ │ │ - bicsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + msrvs CPSR_s, #74448896 @ 0x4700000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0x4621461a │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stclt 0, cr15, [sl], {101} @ 0x65 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb096 │ │ │ │ @ instruction: 0xf6474b85 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ mcrls 6, 1, r4, cr0, cr5, {0} │ │ │ │ @ instruction: 0x871ee9dd │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmibvc r0, {r2, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stc2l 0, cr15, [lr], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ @ instruction: 0xf64780e3 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xf1b9fc61 │ │ │ │ vmax.f32 d0, d0, d13 │ │ │ │ vqadd.s8 d24, d29, d0 │ │ │ │ - vrsra.s64 , q4, #64 │ │ │ │ + vsubw.s8 , q0, d24 │ │ │ │ @ instruction: 0x06220333 │ │ │ │ orreq lr, r9, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf64cbf5b │ │ │ │ - @ instruction: 0xf2c05af4 │ │ │ │ + vmull.s , d0, d0[1] │ │ │ │ vpmax.s8 d16, d8, d31 │ │ │ │ - @ instruction: 0x46514118 │ │ │ │ + ldrbmi r3, [r1], -r8, ror #2 │ │ │ │ vqrdmlsh.s d27, d0, d0[1] │ │ │ │ @ instruction: 0xf64c012e │ │ │ │ - @ instruction: 0xf64c5af4 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + @ instruction: 0xf64c5a44 │ │ │ │ + vmla.i d21, d0, d0[1] │ │ │ │ svclt 0x0048002f │ │ │ │ - beq 0xcee30c │ │ │ │ + beq 0xcee24c │ │ │ │ svcvc 0x0080f414 │ │ │ │ stmibcc r8, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf248ac05 │ │ │ │ - vsubl.s8 q10, d0, d28 │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ svclt 0x0008022e │ │ │ │ vmax.s8 d20, d5, d2 │ │ │ │ - vmla.i d21, d16, d0[3] │ │ │ │ + vmov.i32 d21, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf6470032 │ │ │ │ - vshl.s64 q11, q2, #0 │ │ │ │ + vabal.s8 q11, d0, d20 │ │ │ │ @ instruction: 0xf065052e │ │ │ │ subcs pc, r0, #11520 @ 0x2d00 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ svc 0x00daf1a3 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2, #-513] @ 0xfffffdff │ │ │ │ vmax.s8 d20, d8, d16 │ │ │ │ - vmls.f d20, d0, d0[1] │ │ │ │ + vshl.s64 d19, d4, #0 │ │ │ │ strls r0, [r1, #-1326] @ 0xfffffad2 │ │ │ │ - ldrbeq pc, [r8, #-588] @ 0xfffffdb4 @ │ │ │ │ + strvc pc, [r8, #1611]! @ 0x64b │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b59500 │ │ │ │ strbmi pc, [r1], -sp, lsr #19 @ │ │ │ │ @ instruction: 0xf0654620 │ │ │ │ @ instruction: 0xf642fc13 │ │ │ │ - blx 0x9ba574 │ │ │ │ + blx 0x9ba4b4 │ │ │ │ ldrbeq pc, [fp, r9, lsl #6] @ │ │ │ │ svccs 0x0000d569 │ │ │ │ addhi pc, lr, r0, asr #32 │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r0], {101} @ 0x65 │ │ │ │ cmnle r9, r0, lsl #28 │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffe2da3e │ │ │ │ + blx 0xffe2d97e │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a34620 │ │ │ │ movtcs lr, #4002 @ 0xfa2 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ - bicne pc, r4, r8, asr #4 │ │ │ │ + tstpne r4, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r1, r0, lsl #10 │ │ │ │ @ instruction: 0xf1b54619 │ │ │ │ @ instruction: 0x4631f977 │ │ │ │ @ instruction: 0xf0654620 │ │ │ │ - blmi 0xe3084c │ │ │ │ - blls 0x64b944 │ │ │ │ + blmi 0xe3078c │ │ │ │ + blls 0x64b884 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple lr, r0, lsl #6 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06547f0 │ │ │ │ strtmi fp, [r1], -sp, asr #23 │ │ │ │ - adcscs pc, r4, ip, asr #12 │ │ │ │ + andcs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf065ac05 │ │ │ │ subcs pc, r0, #201728 @ 0x31400 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ svc 0x0072f1a3 │ │ │ │ - bpl 0xffe2f244 │ │ │ │ - beq 0xcee418 │ │ │ │ - bicsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + bpl 0x122f184 │ │ │ │ + beq 0xcee358 │ │ │ │ + msrvs CPSR_s, #74448896 @ 0x4700000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ vcgt.s8 d25, d8, d2 │ │ │ │ - vqdmlal.s q10, d0, d0[1] │ │ │ │ + vrsra.s64 d19, d4, #64 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - ldrbeq pc, [r8, #-588] @ 0xfffffdb4 @ │ │ │ │ + strvc pc, [r8, #1611]! @ 0x64b │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b59500 │ │ │ │ @ instruction: 0x4641f93d │ │ │ │ @ instruction: 0xf0654620 │ │ │ │ svccs 0x0000fba3 │ │ │ │ @ instruction: 0xf647d096 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ ldrtmi r0, [r9], -lr, lsr #32 │ │ │ │ - blx 0xfe6adafa │ │ │ │ + blx 0xfe6ada3a │ │ │ │ addsle r2, r5, r0, lsl #28 │ │ │ │ @ instruction: 0xf6474631 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ ldr pc, [r3, r9, lsl #23] │ │ │ │ @ instruction: 0xf6474629 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe71afb7d │ │ │ │ tstcs r0, r8, lsr r6 │ │ │ │ mrc2 7, 5, pc, cr4, cr15, {7} │ │ │ │ @ instruction: 0xf1b5e776 │ │ │ │ svclt 0x0000f975 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec48bb4 │ │ │ │ + bl 0xfec48af4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff0 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0x19adb62 │ │ │ │ + blx 0x19adaa2 │ │ │ │ andcs r4, r0, #1114112 @ 0x110000 │ │ │ │ @ instruction: 0xf7f94629 │ │ │ │ stmiblt ip, {r0, r1, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x15adb82 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + blx 0x15adac2 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0x13adb90 │ │ │ │ + bllt 0x13adad0 │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ mcr2 7, 4, pc, cr2, cr15, {7} @ │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0x10adba8 │ │ │ │ + bllt 0x10adae8 │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461db096 │ │ │ │ @ instruction: 0x46144b31 │ │ │ │ @ instruction: 0xf6476849 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf065871c │ │ │ │ strtmi pc, [r1], -r3, lsr #22 │ │ │ │ andcs r4, r0, #2752512 @ 0x2a0000 │ │ │ │ - ldrbvs pc, [r4], #1607 @ 0x647 @ │ │ │ │ + strtvs pc, [r4], #-1607 @ 0xfffff9b9 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - blx 0x22fa40 │ │ │ │ + blx 0x22f980 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d8, d5 │ │ │ │ - vmlsl.s , d16, d0[1] │ │ │ │ + vmov.i32 d17, #67108864 @ 0x04000000 │ │ │ │ @ instruction: 0xf1a3062f │ │ │ │ movtcs lr, #3780 @ 0xec4 │ │ │ │ ldrmi r9, [r9], -r1, lsl #12 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - vshl.s8 d25, d2, d12 │ │ │ │ - vmov.i32 q8, #134217728 @ 0x08000000 │ │ │ │ + @ instruction: 0xf64b9402 │ │ │ │ + vsubhn.i16 d23, q8, q12 │ │ │ │ @ instruction: 0x96000632 │ │ │ │ @ instruction: 0xf89af1b5 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0x12dc26 │ │ │ │ + blx 0x12db66 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vrhadd.s8 d29, d8, d17 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ strtmi r0, [r1], -lr, lsr #32 │ │ │ │ - blx 0xffeadc38 │ │ │ │ + blx 0xffeadb78 │ │ │ │ @ instruction: 0xf64cb9ff │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ - blmi 0x4b0668 │ │ │ │ - blls 0x64bb28 │ │ │ │ + blmi 0x4b05a8 │ │ │ │ + blls 0x64ba68 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r3, r0, lsl #6 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06541f0 │ │ │ │ ldrdcs fp, [r0, -fp] │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ svccs 0x0000fe13 │ │ │ │ ldrdcs sp, [r1, -pc] │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ strb pc, [r4, sp, lsl #28]! @ │ │ │ │ @ instruction: 0xf8cef1b5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48d04 │ │ │ │ + bl 0xfec48c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vshr.s64 q10, q4, #64 │ │ │ │ + vaddl.s8 q10, d0, d24 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0659d04 │ │ │ │ pldw [r4, #-2747] @ 0xfffff545 │ │ │ │ eorle r5, r5, #128, 30 @ 0x200 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vmla.i d17, d16, d0[1] │ │ │ │ + vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf065002f │ │ │ │ vpmin.s8 d31, d24, d17 │ │ │ │ - vshr.s64 d19, d12, #64 │ │ │ │ + vmla.i d18, d16, d0[7] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ - bllt 0x1c705e8 │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + bllt 0x1c70528 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe92dce4 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + blx 0xfe92dc24 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe7adcf0 │ │ │ │ - rsbsne pc, r4, ip, asr #4 │ │ │ │ + blx 0xfe7adc30 │ │ │ │ + sbceq pc, r4, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xfe5add00 │ │ │ │ + blt 0xfe5adc40 │ │ │ │ ldrtmi r4, [r0], -r6, ror #4 │ │ │ │ mrrc2 0, 0, pc, r2, cr10 @ │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0x4631d0d2 │ │ │ │ - rscseq pc, ip, r8, asr #4 │ │ │ │ + subeq pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe22dd1c │ │ │ │ - rsbsne pc, r4, ip, asr #4 │ │ │ │ + blx 0xfe22dc5c │ │ │ │ + sbceq pc, r4, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x202dd2c │ │ │ │ + blt 0x202dc6c │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ ldc2 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ svclt 0x0000e7d6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48dac │ │ │ │ + bl 0xfec48cec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ vhadd.s8 d27, d24, d2 │ │ │ │ - vaddl.s8 q10, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ stmiavs ip!, {r1, r2, r3, r5} │ │ │ │ - blx 0x1aadd58 │ │ │ │ + blx 0x1aadc98 │ │ │ │ ldmdbcs pc, {r0, r3, r5, fp, sp, lr} @ │ │ │ │ ldrmi lr, [r4], -pc, asr #20 │ │ │ │ svclt 0x009fb224 │ │ │ │ - bicsvc pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + msrvc CPSR_f, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ - subne pc, r0, r0, asr #4 │ │ │ │ + addseq pc, r0, r0, asr #4 │ │ │ │ vmax.f32 d27, d17, d11 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ vmvn.i32 d16, #2 @ 0x00000002 │ │ │ │ @ instruction: 0xf8d30032 │ │ │ │ @ instruction: 0xf06512e0 │ │ │ │ @ instruction: 0xf64cfa4d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vshr.s64 d16, d0, #64 │ │ │ │ @ instruction: 0xf0650032 │ │ │ │ vpmax.s8 , q4, │ │ │ │ - vshr.s64 d20, d16, #64 │ │ │ │ + vaddl.s8 q10, d0, d0 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0x2c00fa3d │ │ │ │ addhi pc, r6, r0, lsl #6 │ │ │ │ vqdmull.s , d16, d19 │ │ │ │ strcc r8, [r5], #-138 @ 0xffffff76 │ │ │ │ @ instruction: 0xf2002c05 │ │ │ │ ldm pc, {r2, r5, r7, pc}^ @ │ │ │ │ cdpvs 0, 6, cr15, cr9, cr4, {0} │ │ │ │ strvs r7, [r3], #-2163 @ 0xfffff78d │ │ │ │ - cmppmi ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x31acf248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subne pc, r0, r0, asr #4 │ │ │ │ + addseq pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - blx 0xa2dddc │ │ │ │ + blx 0xa2dd1c │ │ │ │ vceq.f32 d2, d0, d5 │ │ │ │ ldm pc, {r0, r1, r2, r7, pc}^ @ │ │ │ │ submi pc, r9, r6 │ │ │ │ tsteq r5, #-603979776 @ 0xdc000000 │ │ │ │ - subspl pc, r8, r8, asr #4 │ │ │ │ + adcmi pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ movwcs lr, #18901 @ 0x49d5 │ │ │ │ @ instruction: 0xf06568e9 │ │ │ │ @ instruction: 0xf641fa13 │ │ │ │ - vmla.i d23, d16, d0[2] │ │ │ │ + vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ andlt r0, r2, r2, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x3ade10 │ │ │ │ + blt 0x3add50 │ │ │ │ streq lr, [r6], #-2517 @ 0xfffff62b │ │ │ │ movwcs lr, #18901 @ 0x49d5 │ │ │ │ stmib sp, {r0, r3, r5, r6, r7, fp, sp, lr}^ │ │ │ │ vshl.s8 d16, d0, d8 │ │ │ │ - vmov.i32 d21, #8 @ 0x00000008 │ │ │ │ + vmla.i d20, d0, d0[6] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe7e8f9fd │ │ │ │ - andpl pc, ip, r8, asr #4 │ │ │ │ + subsmi pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9f6f065 │ │ │ │ stmdbcs r0, {r0, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xf64cd14d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ ldrb pc, [r4, r9, ror #19] @ │ │ │ │ andne lr, r3, #3489792 @ 0x354000 │ │ │ │ - rscsmi pc, r4, r8, asr #4 │ │ │ │ + submi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9e0f065 │ │ │ │ ldmib r5, {r0, r1, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vhsub.s8 d17, d8, d3 │ │ │ │ - vshr.s64 q10, q2, #64 │ │ │ │ + vaddl.s8 q10, d0, d20 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe7c2f9d7 │ │ │ │ andne lr, r3, #3489792 @ 0x354000 │ │ │ │ - adcsmi pc, ip, r8, asr #4 │ │ │ │ + andmi pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9cef065 │ │ │ │ vaba.s8 d30, d24, d25 │ │ │ │ - vmla.f d20, d0, d0[2] │ │ │ │ + vsra.s64 d19, d8, #64 │ │ │ │ ldr r0, [sp, lr, lsr #2] │ │ │ │ - orrmi pc, ip, r8, asr #4 │ │ │ │ + bicscc pc, ip, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vaba.s8 d30, d24, d8 │ │ │ │ - vaddw.s8 q10, q8, d0 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ ldr r0, [r3, lr, lsr #2] │ │ │ │ - cmnpmi r4, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + biccc pc, r4, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vabd.s8 d30, d24, d14 │ │ │ │ - vmla.f d20, d0, d0[6] │ │ │ │ + vsra.s64 d19, d24, #64 │ │ │ │ str r0, [r9, lr, lsr #2] │ │ │ │ svclt 0x00042c80 │ │ │ │ - cmppmi r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + asrcc pc, r8, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi sp, [r1], -r2, lsl #1 │ │ │ │ - sbcne pc, r4, r8, asr #4 │ │ │ │ + andsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf9a6f065 │ │ │ │ @ instruction: 0xf64ce780 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe786f99b │ │ │ │ vhadd.s8 d18, d8, d0 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ - blmi 0x232220 │ │ │ │ + vsra.s64 q10, q0, #64 │ │ │ │ + blmi 0x232160 │ │ │ │ adcsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1489000 │ │ │ │ vceq.f32 , q4, │ │ │ │ - vsra.s64 d20, d8, #64 │ │ │ │ + vmla.f d19, d16, d0[6] │ │ │ │ ldrb r0, [pc, -lr, lsr #2] │ │ │ │ - ldrsbteq lr, [r3], -r8 │ │ │ │ + eorseq lr, r3, r8, lsr #2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ @ instruction: 0x460cb0b6 │ │ │ │ - blmi 0x160360c │ │ │ │ + blmi 0x160354c │ │ │ │ tstcs r0, r6, lsl r6 │ │ │ │ stmdage r5, {r7, r9, sp} │ │ │ │ teqls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x873ce9dd │ │ │ │ stc 1, cr15, [r2, #-652]! @ 0xfffffd74 │ │ │ │ @ instruction: 0xf6476861 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf647002e │ │ │ │ - @ instruction: 0xf2c064d4 │ │ │ │ + vaddhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf065042e │ │ │ │ subcs pc, r0, #1654784 @ 0x194000 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ ldc 1, cr15, [r2, #-652] @ 0xfffffd74 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2], #-513 @ 0xfffffdff │ │ │ │ vadd.i8 d26, d8, d21 │ │ │ │ - vmls.i d17, d16, d0[1] │ │ │ │ + vmov.i32 d17, #262144 @ 0x00040000 │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - ldrbeq pc, [r8], #-588 @ 0xfffffdb4 @ │ │ │ │ + strtvc pc, [r8], #1611 @ 0x64b │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1b49400 │ │ │ │ ldrtmi pc, [r1], -r5, ror #29 @ │ │ │ │ @ instruction: 0xf065a825 │ │ │ │ @ instruction: 0x2d1ff94b │ │ │ │ vtst.8 , , q0 │ │ │ │ - vrsra.s64 , q4, #64 │ │ │ │ - bl 0x1b2ad4 │ │ │ │ + vsubw.s8 , q0, d24 │ │ │ │ + bl 0x1b2a14 │ │ │ │ vcgt.s8 d16, d16, d5 │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vshr.s64 d16, d0, #64 │ │ │ │ @ instruction: 0xf8d30032 │ │ │ │ @ instruction: 0xf06512e0 │ │ │ │ @ instruction: 0xf647f93b │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d0, d30 │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vshr.s64 d16, d0, #64 │ │ │ │ @ instruction: 0xf0650032 │ │ │ │ movwcs pc, #6449 @ 0x1931 @ │ │ │ │ addcs r4, r0, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ strmi pc, [r1], -sp, asr #21 │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ @ instruction: 0xf7f9a805 │ │ │ │ stmdage r5, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 5, pc, cr12, cr15, {7} @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a3a825 │ │ │ │ movtcs lr, #3280 @ 0xcd0 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - @ instruction: 0x51acf241 │ │ │ │ + mvnsmi pc, r1, asr #4 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ mcr2 1, 5, pc, cr2, cr4, {5} @ │ │ │ │ stmdage r5!, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf908f065 │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d8, d26 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ eorslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmlt r8!, {r0, r2, r5, r6, ip, sp, lr, pc}^ │ │ │ │ vmax.s8 d20, d1, d25 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf0650032 │ │ │ │ @ instruction: 0xe7b4f8f1 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf647d10a │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ ldr pc, [pc, r3, ror #17]! │ │ │ │ @ instruction: 0xf6474641 │ │ │ │ - vrshr.s64 q11, q2, #64 │ │ │ │ + vsubl.s8 q11, d0, d20 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ sbfx pc, r7, #17, #20 │ │ │ │ mrc2 1, 6, pc, cr4, cr4, {5} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0008f8cc │ │ │ │ @ instruction: 0x460cb0b6 │ │ │ │ - blmi 0x1503780 │ │ │ │ + blmi 0x15036c0 │ │ │ │ @ instruction: 0x21004690 │ │ │ │ stmdage r5, {r7, r9, sp} │ │ │ │ teqls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldrbvs pc, [r4], r7, asr #12 @ │ │ │ │ + strtvs pc, [r4], -r7, asr #12 │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - strbne pc, [r4, #584] @ 0x248 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0xf1c64 │ │ │ │ + ldrne pc, [r4, #-584] @ 0xfffffdb8 │ │ │ │ + streq pc, [pc, #-704]! @ 0xf1ba4 │ │ │ │ ldmdbge lr!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stcl 1, cr15, [r4], #-652 @ 0xfffffd74 │ │ │ │ @ instruction: 0xf6476861 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ - vhadd.s8 d16, d12, d30 │ │ │ │ - vmov.i32 q8, #524288 @ 0x00080000 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ + @ instruction: 0xf64b002e │ │ │ │ + vaddhn.i16 d23, q8, q12 │ │ │ │ @ instruction: 0xf0650432 │ │ │ │ subcs pc, r0, #10944512 @ 0xa70000 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ mrrc 1, 10, pc, r4, cr3 @ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ strls r9, [r1, #-1538] @ 0xfffff9fe │ │ │ │ @@ -231114,131 +231066,131 @@ │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1b49400 │ │ │ │ @ instruction: 0x4639fe1d │ │ │ │ @ instruction: 0xf065a825 │ │ │ │ @ instruction: 0xf1baf883 │ │ │ │ ldmdale r5!, {r0, r1, r2, r3, r4, r8, r9, sl, fp} │ │ │ │ - bicsvc pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + msrvc CPSR_f, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, sl, #3072 @ 0xc00 │ │ │ │ - subne pc, r0, r0, asr #4 │ │ │ │ + addseq pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf872f065 │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subne pc, r0, r0, asr #4 │ │ │ │ + addseq pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf868f065 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r0, lsl #5 │ │ │ │ - blx 0x22e018 │ │ │ │ + blx 0x22df58 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ @ instruction: 0xf7f9a805 │ │ │ │ stmdage r5, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d8, d26 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ eorslt r0, r6, lr, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmdalt sl, {r0, r2, r5, r6, ip, sp, lr, pc}^ │ │ │ │ vmin.s8 q10, , │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf0650032 │ │ │ │ strb pc, [pc, r3, asr #16] @ │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf64cd10a │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe7d9f835 │ │ │ │ @ instruction: 0xf64c4649 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ strb pc, [sp, r9, lsr #16] @ │ │ │ │ mcr2 1, 1, pc, cr6, cr4, {5} @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49250 │ │ │ │ + bl 0xfec49190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adcslt r0, r7, r0, lsl pc │ │ │ │ ldrmi r4, [ip], -sp, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, asr #22 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r0, r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9335 │ │ │ │ cdpls 3, 3, cr0, cr12, cr0, {0} │ │ │ │ - bl 0xff12e700 │ │ │ │ + bl 0xff12e640 │ │ │ │ @ instruction: 0xf6476869 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ subcs pc, r0, #458752 @ 0x70000 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - bl 0xfee2e718 │ │ │ │ + bl 0xfee2e658 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ - ldrbvs pc, [r4, #1607] @ 0x647 @ │ │ │ │ + strvs pc, [r4, #-1607]! @ 0xfffff9b9 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ vrshl.s8 d25, d2, d8 │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ + vorr.i32 d17, #262144 @ 0x00040000 │ │ │ │ strls r0, [r1, #-1327] @ 0xfffffad1 │ │ │ │ - ldrbeq pc, [r8, #-588] @ 0xfffffdb4 @ │ │ │ │ + strvc pc, [r8, #1611]! @ 0x64b │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b49500 │ │ │ │ ldrtmi pc, [r9], -r3, lsl #27 @ │ │ │ │ @ instruction: 0xf064a825 │ │ │ │ ldccs 15, cr15, [pc], {233} @ 0xe9 │ │ │ │ vtst.8 d29, d13, d21 │ │ │ │ - vrsra.s64 , q4, #64 │ │ │ │ - bl 0x1b2d98 │ │ │ │ + vsubw.s8 , q0, d24 │ │ │ │ + bl 0x1b2cd8 │ │ │ │ vcgt.s8 d16, d16, d4 │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vshr.s64 d16, d0, #64 │ │ │ │ @ instruction: 0xf8d30032 │ │ │ │ @ instruction: 0xf06412e0 │ │ │ │ @ instruction: 0xf647ffd9 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d0, d30 │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vshr.s64 d16, d0, #64 │ │ │ │ @ instruction: 0xf0640032 │ │ │ │ movwcs pc, #8143 @ 0x1fcf @ │ │ │ │ addcs r4, r0, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ strmi pc, [r1], -fp, ror #18 │ │ │ │ stmdage r5, {r3, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf904f7f9 │ │ │ │ @ instruction: 0xf7ffa805 │ │ │ │ - blmi 0x77163c │ │ │ │ - blls 0xe4c17c │ │ │ │ + blmi 0x77157c │ │ │ │ + blls 0xe4c0bc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1280300 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, r5, ip, sp, pc} │ │ │ │ @ instruction: 0xf06440f0 │ │ │ │ @ instruction: 0x4621bfb1 │ │ │ │ - adcpl pc, ip, r1, asr #4 │ │ │ │ + rscsmi pc, ip, r1, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xffaaf064 │ │ │ │ ldmdblt r6, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff9ef064 │ │ │ │ @ instruction: 0x4631e7db │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff92f064 │ │ │ │ @ instruction: 0xf1b4e7cf │ │ │ │ svclt 0x0000fd8f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -231253,129 +231205,129 @@ │ │ │ │ stmdahi r1, {r2, r3, r4, r7, pc} │ │ │ │ cdpne 6, 4, cr4, cr11, cr4, {0} │ │ │ │ stmdale sl, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbeq r9, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, lr} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ - bvc 0x3345e4 │ │ │ │ + bvc 0x334524 │ │ │ │ vhadd.s8 d16, d24, d3 │ │ │ │ - vmov.i16 d23, #12 @ 0x000c │ │ │ │ + vmul.i d22, d0, d0[7] │ │ │ │ stclne 8, cr0, [r5], #-184 @ 0xffffff48 │ │ │ │ stmdbeq lr, {r2, r8, ip, sp, lr, pc} │ │ │ │ - andvc pc, r0, r8, asr #4 │ │ │ │ + subsvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff5af064 │ │ │ │ svcne 0x0001f815 │ │ │ │ @ instruction: 0xf0644640 │ │ │ │ strmi pc, [r9, #3925]! @ 0xf55 │ │ │ │ - blvc 0xff9669cc │ │ │ │ - eorvc pc, r4, r8, asr #4 │ │ │ │ + blvc 0xff96690c │ │ │ │ + rsbsvs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff4cf064 │ │ │ │ - rscsvs pc, ip, r8, asr #4 │ │ │ │ + subvs pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff46f064 │ │ │ │ - bicsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + msrvs CPSR_s, #74448896 @ 0x4700000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082f00 │ │ │ │ @ instruction: 0x4631461a │ │ │ │ - rscscs pc, r4, r8, asr #4 │ │ │ │ + subcs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf06443f0 │ │ │ │ vrecps.f32 d27, d8, d17 │ │ │ │ - vshr.s64 d21, d4, #64 │ │ │ │ + vmla.i d20, d16, d0[5] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ cdpcs 15, 0, cr15, cr2, cr11, {1} │ │ │ │ mrcne 0, 3, sp, cr3, cr0, {0} │ │ │ │ sha1c.32 , , │ │ │ │ - vmlal.s8 , d16, d8 │ │ │ │ + @ instruction: 0xf2c048d8 │ │ │ │ ldrmi r0, [ip], #-2097 @ 0xfffff7cf │ │ │ │ @ instruction: 0xf064e003 │ │ │ │ adcmi pc, ip, #31, 30 @ 0x7c │ │ │ │ @ instruction: 0xf815d004 │ │ │ │ strbmi r1, [r0], -r1, lsl #30 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ - adcspl pc, r4, r8, asr #4 │ │ │ │ + andpl pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff12f064 │ │ │ │ stmdahi r1, {r1, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - adcspl pc, r8, r8, asr #4 │ │ │ │ + andpl pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addlt fp, r9, #299008 @ 0x49000 │ │ │ │ @ instruction: 0xff08f064 │ │ │ │ stmibvc r3!, {r5, r6, r7, r8, fp, ip, sp, lr} │ │ │ │ stmdbvc r1!, {r1, r5, r6, r8, fp, ip, sp, lr} │ │ │ │ vhadd.s8 d25, d8, d0 │ │ │ │ - vmla.i d21, d16, d0[4] │ │ │ │ + vmvn.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf248fefd │ │ │ │ - vshr.s64 q11, q14, #64 │ │ │ │ + vmla.i d22, d0, d0[3] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe7affef7 │ │ │ │ andne lr, r1, #208, 18 @ 0x340000 │ │ │ │ - sbcsvs pc, r0, r8, asr #4 │ │ │ │ + eorvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr14, cr4, {3} │ │ │ │ stmdahi r1, {r1, r2, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vadd.i8 q11, q4, q1 │ │ │ │ - vaddl.s8 q11, d0, d4 │ │ │ │ - blt 0x133237c │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ + blt 0x13322bc │ │ │ │ @ instruction: 0xf064b289 │ │ │ │ - bvc 0xfe971e58 │ │ │ │ + bvc 0xfe971d98 │ │ │ │ ldmdale r8, {r2, r8, fp, sp}^ │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ - blcc 0x1184818 │ │ │ │ + blcc 0x1184758 │ │ │ │ ldmdblt r5, {r0, r1, r3, r4}^ │ │ │ │ - bicsvs pc, r4, r7, asr #12 │ │ │ │ + msrvs R12_usr, r7 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr0, cr4, {3} │ │ │ │ strtmi lr, [r9], -r8, lsl #15 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr4, cr4, {3} │ │ │ │ vaba.s8 q15, q4, q14 │ │ │ │ - vaddl.s8 q11, d16, d12 │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ stclvc 14, cr15, [r0], #756 @ 0x2f4 │ │ │ │ - blvc 0x19911a8 │ │ │ │ + blvc 0x19910e8 │ │ │ │ andls r7, r4, r1, lsr #22 │ │ │ │ - addsvs pc, ip, r8, asr #4 │ │ │ │ + rscpl pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strls r7, [r3, #-3237] @ 0xfffff35b │ │ │ │ strls r7, [r2, #-3173] @ 0xfffff39b │ │ │ │ strls r7, [r1, #-3109] @ 0xfffff3db │ │ │ │ strls r7, [r0], #-3044 @ 0xfffff41c │ │ │ │ cdp2 0, 10, cr15, cr10, cr4, {3} │ │ │ │ - rscsvs pc, ip, r8, asr #4 │ │ │ │ + subvs pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr4, cr4, {3} │ │ │ │ vaba.s8 q15, q4, q6 │ │ │ │ - vmvn.i32 q11, #8 @ 0x00000008 │ │ │ │ + vmla.i d21, d16, d0[2] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ bfi pc, sp, #29, #2 @ │ │ │ │ - rsbvs pc, r4, r8, asr #4 │ │ │ │ + adcspl pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 9, cr15, cr6, cr4, {3} │ │ │ │ vaba.s8 q15, q12, │ │ │ │ - vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ldrb pc, [r0, pc, lsl #29] @ │ │ │ │ - subvs pc, r4, r8, asr #4 │ │ │ │ + addspl pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr8, cr4, {3} │ │ │ │ vabd.s8 q15, q12, │ │ │ │ - vmla.i d17, d16, d0[1] │ │ │ │ + vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf064002f │ │ │ │ strb pc, [r2, r1, lsl #29] @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ stmdami pc, {r0, r7, r9, sl, lr}^ @ │ │ │ │ @@ -231408,64 +231360,64 @@ │ │ │ │ stmdavs r3, {r2, r5, r6, ip, lr, pc} │ │ │ │ movwcs r9, #4869 @ 0x1305 │ │ │ │ tstpeq r4, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xffdaf012 │ │ │ │ tstlt r0, r5, lsl #12 │ │ │ │ strbmi r6, [r9], -r5, lsl #16 │ │ │ │ - adcspl pc, r4, r7, asr #12 │ │ │ │ + andpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blvs 0xff62fd50 │ │ │ │ - bleq 0xcaef38 │ │ │ │ + blvs 0xa2fc90 │ │ │ │ + bleq 0xcaee78 │ │ │ │ cdp2 0, 2, cr15, cr10, cr4, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d8, d7 │ │ │ │ - vmull.s , d16, d0[1] │ │ │ │ + vmov.i16 d17, #1024 @ 0x0400 │ │ │ │ @ instruction: 0xf1a30a2f │ │ │ │ movtcs lr, #2516 @ 0x9d4 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8cda807 │ │ │ │ - vhadd.s8 d27, d12, d8 │ │ │ │ - vorr.i16 q8, #8 @ 0x0008 │ │ │ │ + @ instruction: 0xf64bb008 │ │ │ │ + vqdmlal.s , d16, d24 │ │ │ │ @ instruction: 0xf8cd0932 │ │ │ │ @ instruction: 0xf8cda004 │ │ │ │ @ instruction: 0xf1b49000 │ │ │ │ strbmi pc, [r1], -r7, lsr #23 @ │ │ │ │ @ instruction: 0xf064a807 │ │ │ │ strtmi pc, [r1], -sp, lsl #28 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ subcs pc, r0, #1003520 @ 0xf5000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ ldmib r6!, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ - blge 0x16cbc8 │ │ │ │ + blge 0x16cb08 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe52eb6e │ │ │ │ + blx 0xfe52eaae │ │ │ │ stmdage r7, {r0, r5, r9, sl, lr} │ │ │ │ ldc2l 0, cr15, [r6, #400]! @ 0x190 │ │ │ │ andcs r4, r0, #983040 @ 0xf0000 │ │ │ │ @ instruction: 0xf7f84631 │ │ │ │ andcs pc, r0, #1088 @ 0x440 │ │ │ │ strtmi r9, [r9], -r5, lsl #16 │ │ │ │ mcr2 7, 3, pc, cr0, cr15, {7} @ │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d8, d10 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ andslt r0, r9, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldcllt 0, cr15, [ip, #400] @ 0x190 │ │ │ │ ldr r9, [sl, r5] │ │ │ │ - blx 0xff72ebb2 │ │ │ │ + blx 0xff72eaf2 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r4, lsr ip │ │ │ │ + eorseq sp, r3, r4, lsl #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec496f0 │ │ │ │ + bl 0xfec49630 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46070f90 │ │ │ │ addslt r4, r7, lr, lsr #16 │ │ │ │ stmdavs r0, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf04f9015 │ │ │ │ andcs r0, r4, #0 │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ @@ -231478,333 +231430,333 @@ │ │ │ │ stmdavs r5, {r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1042301 │ │ │ │ andcs r0, r4, #8, 2 │ │ │ │ @ instruction: 0xf0124618 │ │ │ │ strmi pc, [r4], -pc, asr #30 │ │ │ │ stmdavs r4, {r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf6474639 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ subcs pc, r0, #10432 @ 0x28c0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ ldmdb r0, {r0, r1, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ - bicsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + msrvs CPSR_s, #74448896 @ 0x4700000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ vcgt.s8 d25, d8, d2 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vorr.i32 d17, #1024 @ 0x00000400 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ - cmppeq r8, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ + @ instruction: 0x73a8f64b │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf1b4a805 │ │ │ │ @ instruction: 0x4631fb1f │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ andcs pc, r0, #8512 @ 0x2140 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2l 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d8, d8 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldcllt 0, cr15, [r0, #-400]! @ 0xfffffe70 │ │ │ │ - blx 0x1caec86 │ │ │ │ + blx 0x1caebc6 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x461fb099 │ │ │ │ @ instruction: 0xf6474b32 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmib sp, {r2, r5, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [r0], r2, lsr #22 │ │ │ │ @ instruction: 0xf6479305 │ │ │ │ - @ instruction: 0xf2c066d4 │ │ │ │ + vsubhn.i16 d22, q0, q10 │ │ │ │ @ instruction: 0xf8dd062e │ │ │ │ @ instruction: 0xf064a094 │ │ │ │ subcs pc, r0, #4800 @ 0x12c0 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ ldm r8!, {r0, r1, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ vmax.s8 d25, d8, d2 │ │ │ │ - vmls.f d17, d16, d0[1] │ │ │ │ - vrshl.s8 d16, d31, d12 │ │ │ │ - vmov.i32 q8, #524288 @ 0x00080000 │ │ │ │ + vorr.i32 d17, #262144 @ 0x00040000 │ │ │ │ + @ instruction: 0xf64b052f │ │ │ │ + vaddhn.i16 d23, q8, q12 │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1b49400 │ │ │ │ - bge 0x2f1154 │ │ │ │ + bge 0x2f1094 │ │ │ │ @ instruction: 0x46414610 │ │ │ │ ldc2 0, cr15, [r0, #-400]! @ 0xfffffe70 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0x730624 │ │ │ │ + blx 0x730564 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a3a807 │ │ │ │ movtcs lr, #2266 @ 0x8da │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0xfee2ed24 │ │ │ │ + blx 0xfee2ec64 │ │ │ │ ldrmi sl, [r0], -r7, lsl #20 │ │ │ │ @ instruction: 0xf0644649 │ │ │ │ stmdami pc, {r0, r3, r4, r8, sl, fp, ip, sp, lr, pc} @ │ │ │ │ ldrbmi r2, [r9], -r0, lsl #4 │ │ │ │ ldc2 7, cr15, [r4], #-992 @ 0xfffffc20 │ │ │ │ stmdals r5, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7ff4651 │ │ │ │ - blmi 0x371c80 │ │ │ │ - blls 0x6cc6e0 │ │ │ │ + blmi 0x371bc0 │ │ │ │ + blls 0x6cc620 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0644ff0 │ │ │ │ @ instruction: 0xf1b4bcff │ │ │ │ svclt 0x0000fafd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r4, lsr ip │ │ │ │ + eorseq sp, r3, r4, lsl #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec498a8 │ │ │ │ + bl 0xfec497e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x943f24 │ │ │ │ - adcspl pc, r4, r7, asr #12 │ │ │ │ + blmi 0x943e64 │ │ │ │ + andpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r5], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0649e1a │ │ │ │ subcs pc, r0, #57600 @ 0xe100 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ stm lr, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - bicsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + msrvs CPSR_s, #74448896 @ 0x4700000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ vcgt.s8 d25, d8, d2 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vorr.i32 d17, #1024 @ 0x00000400 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ - cmppeq r8, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ + @ instruction: 0x73a8f64b │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf1b4a805 │ │ │ │ @ instruction: 0x4629fa5d │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ andcs pc, r1, #49920 @ 0xc300 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldc2 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 d29, d8, d8 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stclt 0, cr15, [lr], #400 @ 0x190 │ │ │ │ - blx 0xfec2ee08 │ │ │ │ + blx 0xfec2ed48 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49944 │ │ │ │ + bl 0xfec49884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ @ instruction: 0x46144b51 │ │ │ │ - sbcsmi pc, r8, r8, asr #12 │ │ │ │ + eormi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0649d1c │ │ │ │ pldw [r4, #-3221] @ 0xfffff36b │ │ │ │ eorle r5, sp, #128, 30 @ 0x200 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vmla.i d17, d16, d0[1] │ │ │ │ + vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf064002f │ │ │ │ @ instruction: 0xf248fc8b │ │ │ │ - vshr.s64 d19, d12, #64 │ │ │ │ + vmla.i d18, d16, d0[7] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ - bllt 0x1e7199c │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + bllt 0x1e718dc │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl], #-400 @ 0xfffffe70 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r4], #-400 @ 0xfffffe70 │ │ │ │ ldmdavs sl, {r1, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 , q6, │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d16, d16, d0[1] │ │ │ │ andslt r0, r7, r2, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stcllt 0, cr15, [r4], #-400 @ 0xfffffe70 │ │ │ │ ldrtmi r4, [r0], -r6, ror #4 │ │ │ │ cdp2 0, 2, cr15, cr4, cr9, {0} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ ldrtmi sp, [r1], -sl, asr #1 │ │ │ │ - rscseq pc, ip, r8, asr #4 │ │ │ │ + subeq pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mrrc2 0, 6, pc, r6, cr4 @ │ │ │ │ movwcs lr, #6112 @ 0x17e0 │ │ │ │ @ instruction: 0x46292210 │ │ │ │ @ instruction: 0xf0124618 │ │ │ │ @ instruction: 0x4604fdf1 │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0x6700e9d4 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a2a805 │ │ │ │ @ instruction: 0xf647eff8 │ │ │ │ - vrsra.s64 q11, q2, #64 │ │ │ │ + vsubw.s8 q11, q0, d20 │ │ │ │ movwls r0, #9006 @ 0x232e │ │ │ │ - msrvc CPSR_fs, #72, 4 @ 0x80000004 │ │ │ │ + cmnpvs ip, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movtcs r9, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - vadd.i8 d26, d12, d5 │ │ │ │ - vorr.i32 q8, #524288 @ 0x00080000 │ │ │ │ + @ instruction: 0xf64ba805 │ │ │ │ + vabal.s8 , d16, d24 │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ @ instruction: 0xf9c6f1b4 │ │ │ │ @ instruction: 0x4632463b │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ subcs pc, r0, #11008 @ 0x2b00 │ │ │ │ @ instruction: 0x6702e9d4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ svc 0x00d6f1a2 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls sl, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ vhsub.s8 d25, d8, d2 │ │ │ │ - vmvn.i32 d23, #3072 @ 0x00000c00 │ │ │ │ + vsubl.s8 q11, d16, d12 │ │ │ │ andls r0, r1, #-536870910 @ 0xe0000002 │ │ │ │ @ instruction: 0xf1b42201 │ │ │ │ ldrtmi pc, [r2], -r9, lsr #19 @ │ │ │ │ stmdage r5, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ stc2 0, cr15, [lr], {100} @ 0x64 │ │ │ │ @ instruction: 0x4629e792 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2], {100} @ 0x64 │ │ │ │ @ instruction: 0xf1b4e786 │ │ │ │ svclt 0x0000f9ff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec49aa0 │ │ │ │ + bl 0xfec499e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe8 │ │ │ │ - vshr.s64 q10, q4, #64 │ │ │ │ + vaddl.s8 q10, d0, d24 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0x5607e9dd │ │ │ │ - blx 0xffc2ea4a │ │ │ │ + blx 0xffc2e98a │ │ │ │ svcpl 0x0080f514 │ │ │ │ vhsub.s8 d29, d8, d15 │ │ │ │ - vmla.i d17, d16, d0[1] │ │ │ │ + vmov.i32 d17, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r1], -pc, lsr #32 │ │ │ │ - blx 0xff9aea5e │ │ │ │ + blx 0xff9ae99e │ │ │ │ vmla.i8 , q14, │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d16, d16, d0[1] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06440f8 │ │ │ │ rsbmi fp, r7, #222208 @ 0x36400 │ │ │ │ @ instruction: 0xf0094638 │ │ │ │ @ instruction: 0x4602fd99 │ │ │ │ rscle r2, r8, r0, lsl #16 │ │ │ │ vmin.s8 d20, d8, d25 │ │ │ │ - vshr.s64 q8, q14, #64 │ │ │ │ + vmla.i d16, d0, d0[3] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ vqdmulh.s , q14, │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d16, d16, d0[1] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06440f8 │ │ │ │ vqdmulh.s , q12, │ │ │ │ - vmla.i d23, d0, d0[3] │ │ │ │ + vshr.s64 d22, d12, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ vmovcs.16 d24[0], pc │ │ │ │ movwcs sp, #4362 @ 0x110a │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0124618 │ │ │ │ tstplt r8, r7, asr sp @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f82101 │ │ │ │ ldrd pc, [sl], -pc @ │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0644629 │ │ │ │ vqdmulh.s d31, d24, d21 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ vpadd.i8 d31, d28, d15 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d16, d16, d0[1] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06440f8 │ │ │ │ svclt 0x0000bb97 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec49b6c │ │ │ │ + bl 0xfec49aac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe8 │ │ │ │ - vshr.s64 q10, q4, #64 │ │ │ │ + vaddl.s8 q10, d0, d24 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0x5606e9dd │ │ │ │ - blx 0xfe2aeb16 │ │ │ │ + blx 0xfe2aea56 │ │ │ │ svcpl 0x0080f514 │ │ │ │ strtmi sp, [r1], -r9, lsr #4 │ │ │ │ strbtvc pc, [r8], #1612 @ 0x64c @ │ │ │ │ ldreq pc, [r4], #704 @ 0x2c0 │ │ │ │ - sbcne pc, r4, r8, asr #4 │ │ │ │ + andsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0x1f2eb32 │ │ │ │ + blx 0x1f2ea72 │ │ │ │ ldmdblt fp, {r0, r1, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf854e031 │ │ │ │ cmnlt r3, #40, 30 @ 0xa0 │ │ │ │ @ instruction: 0xd1fa429d │ │ │ │ @ instruction: 0xf02568e5 │ │ │ │ stccs 5, cr0, [r1, #-8] │ │ │ │ vrhadd.s8 d29, d8, d25 │ │ │ │ - vshr.s64 d19, d12, #64 │ │ │ │ + vmla.i d18, d16, d0[7] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ stmibvs r3!, {r0, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blcs 0x3c15d0 │ │ │ │ + blcs 0x3c1510 │ │ │ │ ldm pc, {r1, r3, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ stmdbcc r7!, {r0, r1, ip, sp, lr, pc} │ │ │ │ strtcs r2, [r6], -r6, lsr #12 │ │ │ │ fstmdbxcc r6!, {d3-d31} @ Deprecated │ │ │ │ rsbmi r3, r7, #1146880 @ 0x118000 │ │ │ │ @ instruction: 0xf0094638 │ │ │ │ @ instruction: 0x4602fd19 │ │ │ │ sbcle r2, lr, r0, lsl #16 │ │ │ │ vmin.s8 d20, d8, d25 │ │ │ │ - vshr.s64 q8, q14, #64 │ │ │ │ + vmla.i d16, d0, d0[3] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ vqdmulh.s , q6, │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d16, d16, d0[1] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06440f8 │ │ │ │ vstrcs d11, [r0, #-268] @ 0xfffffef4 │ │ │ │ vqadd.s8 , q14, q0 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vmla.i d16, d16, d0[1] │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06440f8 │ │ │ │ strcs fp, [r4, #-2873] @ 0xfffff4c7 │ │ │ │ strtmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2l 0, cr15, [r4], {18} │ │ │ │ @ instruction: 0xf104b310 │ │ │ │ @ instruction: 0xf0120118 │ │ │ │ vpmin.s8 d31, d24, d1 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strb pc, [r4, r7, lsr #22]! @ │ │ │ │ strb r2, [fp, r2, lsl #10]! │ │ │ │ strb r2, [r9, r8, lsl #10]! │ │ │ │ smlattcs r0, r5, r9, r6 │ │ │ │ eoreq pc, r0, r4, lsl #2 │ │ │ │ ldc2 0, cr15, [r0], {18} │ │ │ │ @@ -231812,49 +231764,49 @@ │ │ │ │ @ instruction: 0xf645e7e0 │ │ │ │ vqdmlal.s q10, d16, d0[1] │ │ │ │ stmibvs r2!, {r0, r2, r4, r7, r8, r9}^ │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe7d569dd │ │ │ │ @ instruction: 0xf64cb956 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ldrb pc, [r4, r3, lsl #22] @ │ │ │ │ @ instruction: 0xf64c4631 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe7c8faf7 │ │ │ │ mcr2 7, 0, pc, cr14, cr8, {7} @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb097 │ │ │ │ @ instruction: 0xf6474bbb │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0649078 │ │ │ │ subcs pc, r0, #897024 @ 0xdb000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbvs pc, [r4, r7, asr #12] @ │ │ │ │ + strvs pc, [r4, -r7, asr #12]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ cdp 1, 8, cr15, cr4, cr2, {5} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vabd.s8 d25, d8, d2 │ │ │ │ - vmlsl.s , d16, d0[1] │ │ │ │ - vmax.s8 d16, d12, d31 │ │ │ │ - vorr.i32 q8, #524288 @ 0x00080000 │ │ │ │ + vmov.i32 d17, #67108864 @ 0x04000000 │ │ │ │ + @ instruction: 0xf64b062f │ │ │ │ + vabal.s8 , d16, d24 │ │ │ │ @ instruction: 0x96010532 │ │ │ │ @ instruction: 0xf1b49500 │ │ │ │ @ instruction: 0x4641f857 │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ @ instruction: 0x2c26fabd │ │ │ │ stccs 12, cr13, [r0], {44} @ 0x2c │ │ │ │ @ instruction: 0x2c26db38 │ │ │ │ @@ -231880,317 +231832,317 @@ │ │ │ │ sbcseq r0, r4, r5, lsr r0 │ │ │ │ adcseq r0, pc, sl, ror #1 │ │ │ │ orrvs pc, r0, #164, 10 @ 0x29000000 │ │ │ │ stmdale r9, {r1, r3, r8, r9, fp, sp} │ │ │ │ stmdale r7, {r1, r3, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06865336 │ │ │ │ - bpl 0xfe3b43a4 │ │ │ │ + bpl 0xfe3b42e4 │ │ │ │ rsbseq r6, pc, pc, asr r6 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a2a805 │ │ │ │ movtcs lr, #3630 @ 0xe2e │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0xf808f1b4 │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x1caed44 │ │ │ │ + blx 0x1caec84 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf64cd17d │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ - blmi 0x1ef1554 │ │ │ │ - blls 0x64cc3c │ │ │ │ + blmi 0x1ef1494 │ │ │ │ + blls 0x64cb7c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ vrhadd.s8 q12, q4, q4 │ │ │ │ - vaddl.s8 q11, d0, d0 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x152ed80 │ │ │ │ - eorseq pc, r4, r8, asr #12 │ │ │ │ + blt 0x152ecc0 │ │ │ │ + addvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x13aed8c │ │ │ │ + blx 0x13aeccc │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a2a805 │ │ │ │ movtcs lr, #3576 @ 0xdf8 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r9, r2, #1048576 @ 0x100000 │ │ │ │ strls r2, [r0, #-513] @ 0xfffffdff │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xffcef1b3 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0xe2edb8 │ │ │ │ - @ instruction: 0xf648e7d1 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + blx 0xe2ecf8 │ │ │ │ + vaba.s8 q15, q12, │ │ │ │ + vshr.s64 d23, d0, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strb pc, [sl, sp, lsr #20] @ │ │ │ │ - addeq pc, ip, r8, asr #12 │ │ │ │ + sbcsvc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf648e7da │ │ │ │ - vshr.s64 d16, d12, #64 │ │ │ │ + vaba.s8 q15, q12, q5 │ │ │ │ + vmla.i d23, d16, d0[7] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ldr pc, [lr, r1, lsr #20]! │ │ │ │ - adceq pc, ip, r8, asr #12 │ │ │ │ + rscsvc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x7aedec │ │ │ │ + blx 0x7aed2c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a2a805 │ │ │ │ @ instruction: 0xf64cedc8 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ movtcs r0, #303 @ 0x12f │ │ │ │ andcs r9, r1, #-2147483648 @ 0x80000000 │ │ │ │ - cmppcs ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x11acf248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ tstls r1, r0, lsl #10 │ │ │ │ @ instruction: 0xf648e7ca │ │ │ │ - vshr.s64 d16, d28, #64 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ldr pc, [lr, r1, lsl #20] │ │ │ │ - rsbeq pc, r0, r8, asr #12 │ │ │ │ + adcsvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf648e7ae │ │ │ │ - vmla.i d16, d0, d0[3] │ │ │ │ + vabd.s8 d30, d24, d30 │ │ │ │ + vshr.s64 d23, d12, #64 │ │ │ │ str r0, [r9, lr, lsr #32]! │ │ │ │ - eoreq pc, r4, r8, asr #12 │ │ │ │ + rsbsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9f0f064 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbmi sp, [r9], -r1, lsl #1 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9e2f064 │ │ │ │ - @ instruction: 0xf648e77f │ │ │ │ - vaddl.s8 q8, d0, d4 │ │ │ │ + vaba.s8 q15, q4, │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9f9db │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strb sl, [r8, ip, ror #30]! │ │ │ │ - rsbeq pc, ip, r8, asr #12 │ │ │ │ + adcsvc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9d0f064 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0061f43f │ │ │ │ - @ instruction: 0xf648e7dd │ │ │ │ - vmov.i32 d16, #4 @ 0x00000004 │ │ │ │ + vaba.s8 q15, q12, │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9f9c5 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xe7d2af56 │ │ │ │ - rsbseq pc, ip, r8, asr #12 │ │ │ │ + sbcvc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9baf064 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x004bf43f │ │ │ │ vabd.s8 q15, q12, │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vmla.i d23, d0, d0[2] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9f9af │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ ldr sl, [ip, r0, asr #30]! │ │ │ │ - rscvc pc, ip, r8, asr #4 │ │ │ │ + eorsvc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9a4f064 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0035f43f │ │ │ │ vaba.s8 d30, d24, d17 │ │ │ │ - vmla.i d23, d16, d0[4] │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9f999 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ str sl, [r6, sl, lsr #30]! │ │ │ │ - sbcvc pc, r8, r8, asr #4 │ │ │ │ + andsvc pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf98ef064 │ │ │ │ vabd.s8 d30, d8, d27 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ subcs pc, r0, #2211840 @ 0x21c000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ ldc 1, cr15, [r4, #-648]! @ 0xfffffd78 │ │ │ │ strls r2, [r2, -r0, asr #6] │ │ │ │ ldr r9, [pc, -r1, lsl #12]! │ │ │ │ - adcsvc pc, r0, r8, asr #4 │ │ │ │ + andvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf978f064 │ │ │ │ vaba.s8 d30, d8, d5 │ │ │ │ - vshr.s64 d23, d28, #64 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ strb r0, [r8, lr, lsr #32]! │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - adcvc pc, r4, r8, asr #4 │ │ │ │ + rscsvs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf96af064 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr11, cr15, {1} │ │ │ │ vaba.s8 q15, q4, │ │ │ │ - vshr.s64 d23, d8, #64 │ │ │ │ + vmla.i d22, d16, d0[6] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9f95f │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xe76caef0 │ │ │ │ - addvc pc, ip, r8, asr #4 │ │ │ │ + sbcsvs pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf954f064 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0063f47f │ │ │ │ vmax.s8 q15, q12, │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vshr.s64 q11, q0, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf009f949 │ │ │ │ ldmdami ip, {r0, r1, r8} │ │ │ │ @ instruction: 0xf7f82201 │ │ │ │ @ instruction: 0xf039f863 │ │ │ │ @ instruction: 0xd1220903 │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subne pc, r0, r0, asr #4 │ │ │ │ + addseq pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf936f064 │ │ │ │ vmin.s8 q15, q12, │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ + vmla.i d22, d16, d0[2] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strb pc, [ip], pc, lsr #18 @ │ │ │ │ - rsbvc pc, r4, r8, asr #4 │ │ │ │ + adcsvs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf928f064 │ │ │ │ vmax.s8 q15, q12, │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q11, d16, d24 │ │ │ │ ldrb r0, [r5], lr, lsr #32 │ │ │ │ - rsbvc pc, ip, r8, asr #4 │ │ │ │ + adcsvs pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vmin.s8 q15, q12, q0 │ │ │ │ - vmla.i d20, d0, d0[0] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ stmdami r5, {r0, r1, r2, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ strbmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf832f7f8 │ │ │ │ @ instruction: 0xf1b3e6af │ │ │ │ svclt 0x0000ff0f │ │ │ │ - eorseq sp, r3, r0, asr #18 │ │ │ │ - eorseq sp, r3, r0, ror r9 │ │ │ │ + mlaseq r3, r0, r8, sp │ │ │ │ + eorseq sp, r3, r0, asr #17 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461db097 │ │ │ │ @ instruction: 0xf6474b8c │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0649078 │ │ │ │ subcs pc, r0, #15794176 @ 0xf10000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbvs pc, [r4, r7, asr #12] @ │ │ │ │ + strvs pc, [r4, -r7, asr #12]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ ldc 1, cr15, [sl], {162} @ 0xa2 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vabd.s8 d25, d8, d2 │ │ │ │ - vmul.i d17, d16, d0[1] │ │ │ │ - vadd.i8 d16, d12, d31 │ │ │ │ - vmov.i32 q8, #134217728 @ 0x08000000 │ │ │ │ + vmov.i16 d17, #4 @ 0x0004 │ │ │ │ + @ instruction: 0xf64b082f │ │ │ │ + vsubhn.i16 d23, q8, q12 │ │ │ │ @ instruction: 0xf8cd0632 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ mcr2 1, 3, pc, cr12, cr3, {5} @ │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ vmls.i d23, d16, d0[6] │ │ │ │ stmdage r5, {r2, r4, r7, sl} │ │ │ │ @ instruction: 0xf8cef064 │ │ │ │ ldmdblt sl, {r1, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf854e01f │ │ │ │ mvnlt r2, r8, lsr #30 │ │ │ │ @ instruction: 0xd1fa4295 │ │ │ │ vadd.i8 d22, d16, d17 │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vshr.s64 d16, d0, #64 │ │ │ │ @ instruction: 0xf0640032 │ │ │ │ stmdbvs r3!, {r0, r1, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ teqle sp, r0, lsl #22 │ │ │ │ ldmdavs sl, {r1, r3, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbchi pc, r9, r0, asr #32 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06443f0 │ │ │ │ subcs fp, r0, #11206656 @ 0xab0000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strtpl pc, [r0], #1607 @ 0x647 │ │ │ │ + ldrbtmi pc, [r0], #1607 @ 0x647 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ mrrc 1, 10, pc, r4, cr2 @ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ stmib sp, {r1, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf1b36400 │ │ │ │ strtmi pc, [r9], -pc, lsr #28 │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ subcs pc, r0, #9764864 @ 0x950000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ mcrr 1, 10, pc, r2, cr2 @ │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r2, r2, #64, 6 │ │ │ │ strls r2, [r1], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [r9], -r0, lsl #12 │ │ │ │ @ instruction: 0xf1b3a805 │ │ │ │ @ instruction: 0x4649fe19 │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ @ instruction: 0xe7c1f87f │ │ │ │ - sbcsvs pc, r4, r7, asr #12 │ │ │ │ + eorvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf878f064 │ │ │ │ - blcc 0x14d530 │ │ │ │ + blcc 0x14d470 │ │ │ │ stmdale sl, {r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ stmdbmi r9, {r0, r1, r5, r8, sl, ip}^ │ │ │ │ subcs r0, r0, #54 @ 0x36 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ ldc 1, cr15, [sl], {162} @ 0xa2 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r2, r2, #64, 6 │ │ │ │ @ instruction: 0xf8cd2201 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ @ instruction: 0xf1b9e7d5 │ │ │ │ cmnle r2, r0, lsl #30 │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - andsne pc, r0, r8, asr #4 │ │ │ │ + rsbeq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf850f064 │ │ │ │ subcs lr, r0, #38273024 @ 0x2480000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0x2f684 │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + bl 0x2f5c4 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, asr #6 │ │ │ │ vhsub.s8 d18, d1, d1 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vsra.s64 q10, q14, #64 │ │ │ │ @ instruction: 0x96000132 │ │ │ │ ldr r9, [r4, r1, lsl #2]! │ │ │ │ - blcs 0x14d3a8 │ │ │ │ - blcc 0x1a738c │ │ │ │ + blcs 0x14d2e8 │ │ │ │ + blcc 0x1a72cc │ │ │ │ @ instruction: 0xf63f2b01 │ │ │ │ stmibvs r3!, {r0, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - blcs 0x3c1c30 │ │ │ │ + blcs 0x3c1b70 │ │ │ │ ldm pc, {r0, r1, r2, r6, fp, ip, lr, pc}^ @ │ │ │ │ cdpne 0, 2, cr15, cr2, cr3, {0} │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ ldrcs r2, [r1], #-32 @ 0xffffffe0 │ │ │ │ andcs r1, r0, sp, lsr #28 │ │ │ │ - orrpl pc, r0, r8, asr #4 │ │ │ │ + bicsmi pc, r0, r8, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl fp │ │ │ │ sbcseq pc, r7, #268435460 @ 0x10000004 │ │ │ │ ldc2l 1, cr15, [r0], #284 @ 0x11c │ │ │ │ movwcs r2, #4612 @ 0x1204 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf9baf012 │ │ │ │ @@ -232199,46 +232151,46 @@ │ │ │ │ @ instruction: 0xff76f011 │ │ │ │ andcs lr, r2, #84, 14 @ 0x1500000 │ │ │ │ andcs lr, r8, #63176704 @ 0x3c40000 │ │ │ │ andcs lr, r1, #62652416 @ 0x3bc0000 │ │ │ │ stmibvs r5!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1042100 │ │ │ │ @ instruction: 0xf0120020 │ │ │ │ - blx 0x13146e │ │ │ │ + blx 0x1313ae │ │ │ │ strb pc, [r4, r5, lsl #4]! @ │ │ │ │ bicmi pc, r4, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ teqcs r0, r2, ror #19 │ │ │ │ - blx 0x14d10a │ │ │ │ + blx 0x14d04a │ │ │ │ ldmibvs sl, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0x4649e7d9 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffecf063 │ │ │ │ @ instruction: 0xf1b3e72e │ │ │ │ @ instruction: 0xf7f8fde9 │ │ │ │ svclt 0x0000fb01 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r3, r8, ror #3 │ │ │ │ + eorseq lr, r3, r8, lsr r1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ stmiami lr!, {r0, r1, r2, r9, sl, lr} │ │ │ │ movwcs fp, #4247 @ 0x1097 │ │ │ │ andsls r6, r5, r0, lsl #16 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0124688 │ │ │ │ strmi pc, [r2], pc, ror #18 │ │ │ │ @ instruction: 0xf8d0b108 │ │ │ │ movwcs sl, #4096 @ 0x1000 │ │ │ │ - bl 0x2fb914 │ │ │ │ + bl 0x2fb854 │ │ │ │ ldrmi r0, [r8], -r2, lsl #2 │ │ │ │ @ instruction: 0xf964f012 │ │ │ │ tstlt r0, r4, lsl #12 │ │ │ │ movwcs r6, #6148 @ 0x1804 │ │ │ │ @ instruction: 0xf1082204 │ │ │ │ ldrmi r0, [r8], -r8, lsl #2 │ │ │ │ @ instruction: 0xf95af012 │ │ │ │ @@ -232251,597 +232203,597 @@ │ │ │ │ movwcs r6, #6149 @ 0x1805 │ │ │ │ tstpeq r0, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf946f012 │ │ │ │ smlabblt r8, r1, r6, r4 │ │ │ │ ldrdls pc, [r0], -r0 │ │ │ │ @ instruction: 0xf6474639 │ │ │ │ - vshr.s64 d21, d20, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf647002e │ │ │ │ - @ instruction: 0xf2c06bd4 │ │ │ │ + vqdmlsl.s q11, d0, d20 │ │ │ │ @ instruction: 0xf0630b2e │ │ │ │ subcs pc, r0, #596 @ 0x254 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stmiane r4, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmdane r4, {r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdaeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ - bl 0x10af800 │ │ │ │ + bl 0x10af740 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ andlt pc, r8, sp, asr #17 │ │ │ │ - ldrbeq pc, [r8, -ip, asr #4] @ │ │ │ │ + strvc pc, [r8, fp, asr #12]! │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf1b39700 │ │ │ │ @ instruction: 0x4651fd13 │ │ │ │ @ instruction: 0xf063a805 │ │ │ │ ldccs 15, cr15, [r1], {121} @ 0x79 │ │ │ │ ldccs 8, cr13, [r1], {12} │ │ │ │ ldm pc, {r0, r1, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ orrls pc, ip, #4 │ │ │ │ eorscc r3, r2, #536870915 @ 0x20000003 │ │ │ │ eorscc r3, r2, #-1879048179 @ 0x9000000d │ │ │ │ eorscc r3, r2, #536870915 @ 0x20000003 │ │ │ │ mrcle 2, 1, r3, cr2, cr2, {1} │ │ │ │ @ instruction: 0xf0002c29 │ │ │ │ - ldclcs 0, cr8, [pc], #948 @ 0xf3578 │ │ │ │ + ldclcs 0, cr8, [pc], #948 @ 0xf34b8 │ │ │ │ @ instruction: 0xf648d123 │ │ │ │ - vmla.i d16, d16, d0[6] │ │ │ │ + vmvn.i32 d16, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ subcs pc, r0, #380 @ 0x17c │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0x42f864 │ │ │ │ + bl 0x42f7a4 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - blhi 0x16d91c │ │ │ │ + blhi 0x16d85c │ │ │ │ @ instruction: 0xf1b39700 │ │ │ │ ldrtmi pc, [r1], -r7, ror #25 @ │ │ │ │ @ instruction: 0xf063a805 │ │ │ │ stccs 15, cr15, [r0, #-308] @ 0xfffffecc │ │ │ │ sbchi pc, r3, r0 │ │ │ │ @ instruction: 0x4629465a │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff42f063 │ │ │ │ subcs lr, r0, #49 @ 0x31 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0xffcaf8a0 │ │ │ │ + b 0xffcaf7e0 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - blhi 0x16d958 │ │ │ │ + blhi 0x16d898 │ │ │ │ @ instruction: 0xf1b39700 │ │ │ │ strtmi pc, [r1], -r9, asr #25 │ │ │ │ @ instruction: 0xf063a805 │ │ │ │ subcs pc, r0, #47, 30 @ 0xbc │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0xff82f8c4 │ │ │ │ + b 0xff82f804 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - blhi 0x16d97c │ │ │ │ + blhi 0x16d8bc │ │ │ │ @ instruction: 0xf1b39700 │ │ │ │ @ instruction: 0x4631fcb7 │ │ │ │ @ instruction: 0xf063a805 │ │ │ │ stccs 15, cr15, [r0, #-116] @ 0xffffff8c │ │ │ │ addshi pc, r3, r0 │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - andsne pc, r8, r8, asr #4 │ │ │ │ + rsbeq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0634629 │ │ │ │ subcs pc, r0, #15, 30 @ 0x3c │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0xff02f904 │ │ │ │ + b 0xff02f844 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ @ instruction: 0xf64ca805 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ @ instruction: 0xf8cd022f │ │ │ │ andls r8, r2, #4 │ │ │ │ strls r2, [r0, -r1, lsl #4] │ │ │ │ ldc2 1, cr15, [r2], {179} @ 0xb3 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ cdp2 0, 15, cr15, cr8, cr3, {3} │ │ │ │ ldmdavs sl, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rscshi pc, r0, #64 @ 0x40 │ │ │ │ - andvs pc, r0, r8, asr #4 │ │ │ │ + subspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0634ff0 │ │ │ │ @ instruction: 0xf648bee7 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ ldr pc, [r0, r1, ror #29]! │ │ │ │ - rscseq pc, r4, r8, asr #12 │ │ │ │ + subeq pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr10, cr3, {3} │ │ │ │ - blcs 0x7facac │ │ │ │ + blcs 0x7fabec │ │ │ │ andge sp, r1, #10944512 @ 0xa70000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r3, pc, r7, asr #13 │ │ │ │ - @ instruction: 0x000f36b9 │ │ │ │ - andeq r3, pc, r3, ror r6 @ │ │ │ │ - andeq r3, pc, r5, ror #12 │ │ │ │ - andeq r3, pc, r7, asr r6 @ │ │ │ │ - andeq r3, pc, r9, asr #12 │ │ │ │ - andeq r3, pc, fp, lsr r6 @ │ │ │ │ - andeq r3, pc, sp, lsr #12 │ │ │ │ - andeq r3, pc, pc, lsl r6 @ │ │ │ │ - andeq r3, pc, r1, lsl r6 @ │ │ │ │ - andeq r3, pc, fp, lsr #13 │ │ │ │ - muleq pc, sp, r6 @ │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsl #13 │ │ │ │ - andeq r3, pc, r1, lsl #13 │ │ │ │ - andeq r3, pc, r3, lsl #12 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - strdeq r3, [pc], -r5 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, sp, ror #6 │ │ │ │ - ldrdeq r3, [pc], -r9 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, r7, lsr #10 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, sp, ror #9 │ │ │ │ - sbceq pc, r8, r8, asr #12 │ │ │ │ + andeq r3, pc, r7, lsl #12 │ │ │ │ + strdeq r3, [pc], -r9 │ │ │ │ + @ instruction: 0x000f35b3 │ │ │ │ + andeq r3, pc, r5, lsr #11 │ │ │ │ + muleq pc, r7, r5 @ │ │ │ │ + andeq r3, pc, r9, lsl #11 │ │ │ │ + andeq r3, pc, fp, ror r5 @ │ │ │ │ + andeq r3, pc, sp, ror #10 │ │ │ │ + andeq r3, pc, pc, asr r5 @ │ │ │ │ + andeq r3, pc, r1, asr r5 @ │ │ │ │ + andeq r3, pc, fp, ror #11 │ │ │ │ + ldrdeq r3, [pc], -sp │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, asr #11 │ │ │ │ + andeq r3, pc, r1, asr #11 │ │ │ │ + andeq r3, pc, r3, asr #10 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, r5, lsr r5 @ │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, sp, lsr #5 │ │ │ │ + andeq r3, pc, r9, lsl r5 @ │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, r7, ror #8 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, sp, lsr #8 │ │ │ │ + andseq pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf648e7b1 │ │ │ │ - vshr.s64 q8, q2, #64 │ │ │ │ + vaddl.s8 q8, d0, d20 │ │ │ │ str r0, [ip, lr, lsr #32]! │ │ │ │ - rscsne pc, ip, r8, asr #12 │ │ │ │ + subne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr10, cr3, {3} │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ @ instruction: 0xf6478136 │ │ │ │ - vsra.s64 q11, q2, #64 │ │ │ │ + vaddw.s8 q11, q0, d20 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmov.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe76cfe7d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - rsbcs pc, r8, r8, asr #12 │ │ │ │ + adcsne pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr4, cr3, {3} │ │ │ │ - blcs 0x143ad78 │ │ │ │ + blcs 0x143acb8 │ │ │ │ svcge 0x0041f63f │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r3, pc, pc, ror #16 │ │ │ │ - andeq r3, pc, r1, ror #16 │ │ │ │ - andeq r3, pc, r3, asr r8 @ │ │ │ │ - andeq r3, pc, r5, asr #16 │ │ │ │ - andeq r3, pc, r7, lsr r8 @ │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, r9, lsr #16 │ │ │ │ - andeq r3, pc, fp, lsl r8 @ │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, sp, lsl #16 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - strdeq r3, [pc], -pc @ │ │ │ │ - strdeq r3, [pc], -r1 │ │ │ │ - ldrdeq r3, [pc], -sp │ │ │ │ - andeq r3, pc, r9, asr #15 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - @ instruction: 0x000f37bb │ │ │ │ - andeq r3, pc, sp, lsr #15 │ │ │ │ - muleq pc, pc, r7 @ │ │ │ │ - muleq pc, r1, r7 @ │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, r3, lsl #15 │ │ │ │ - andeq r3, pc, pc, ror #14 │ │ │ │ - andeq r3, pc, r1, ror #14 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, r3, asr r7 @ │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, r5, asr #14 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, r7, lsr r7 @ │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, r9, lsr #14 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, fp, lsl r7 @ │ │ │ │ - andeq r3, pc, sp, lsl #14 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - strdeq r3, [pc], -pc @ │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - strdeq r3, [pc], -r1 │ │ │ │ - andeq r3, pc, r3, ror #13 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - andeq r3, pc, pc, lsr #4 │ │ │ │ - ldrdeq r3, [pc], -r5 │ │ │ │ - sbcsne pc, ip, r8, asr #12 │ │ │ │ + andeq r3, pc, pc, lsr #15 │ │ │ │ + andeq r3, pc, r1, lsr #15 │ │ │ │ + muleq pc, r3, r7 @ │ │ │ │ + andeq r3, pc, r5, lsl #15 │ │ │ │ + andeq r3, pc, r7, ror r7 @ │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, r9, ror #14 │ │ │ │ + andeq r3, pc, fp, asr r7 @ │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, sp, asr #14 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, lsr r7 @ │ │ │ │ + andeq r3, pc, r1, lsr r7 @ │ │ │ │ + andeq r3, pc, sp, lsl r7 @ │ │ │ │ + andeq r3, pc, r9, lsl #14 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + strdeq r3, [pc], -fp │ │ │ │ + andeq r3, pc, sp, ror #13 │ │ │ │ + ldrdeq r3, [pc], -pc @ │ │ │ │ + ldrdeq r3, [pc], -r1 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, r3, asr #13 │ │ │ │ + andeq r3, pc, pc, lsr #13 │ │ │ │ + andeq r3, pc, r1, lsr #13 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + muleq pc, r3, r6 @ │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, r5, lsl #13 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, r7, ror r6 @ │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, r9, ror #12 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, fp, asr r6 @ │ │ │ │ + andeq r3, pc, sp, asr #12 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, lsr r6 @ │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, r1, lsr r6 @ │ │ │ │ + andeq r3, pc, r3, lsr #12 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, pc, ror #2 │ │ │ │ + andeq r3, pc, r5, lsl r6 @ │ │ │ │ + eorne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl, #396] @ 0x18c │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ movwcs sl, #8000 @ 0x1f40 │ │ │ │ andcs r4, r4, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ strmi pc, [r1], -r3, ror #30 │ │ │ │ stmdavs r1, {r8, ip, sp, pc} │ │ │ │ - sbcsvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ + eorvs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subcs pc, r8, r8, asr #4 │ │ │ │ + addsne pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4, #396]! @ 0x18c │ │ │ │ @ instruction: 0xf648e6a3 │ │ │ │ - vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ + vmla.i d17, d0, d0[7] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ movwcs pc, #3501 @ 0xdad @ │ │ │ │ strtmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0112001 │ │ │ │ strmi pc, [r6], -r9, asr #30 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf64cae86 │ │ │ │ - vaddl.s8 q10, d0, d28 │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf063002f │ │ │ │ ldmdavs r1!, {r0, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf0112001 │ │ │ │ @ instruction: 0x4683ff39 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmdahi r3!, {r0, r1, r3, r7, r8, pc} │ │ │ │ - blcs 0x102174 │ │ │ │ + blcs 0x1020b4 │ │ │ │ orrshi pc, r0, r0, asr #6 │ │ │ │ - bcs 0xd30e98 │ │ │ │ - beq 0xcb007c │ │ │ │ + bne 0xfe130dd8 │ │ │ │ + beq 0xcaffbc │ │ │ │ strcs r4, [r0, #-1540] @ 0xfffff9fc │ │ │ │ strcc r6, [r8], #-2145 @ 0xfffff79f │ │ │ │ stccc 8, cr15, [r6], {20} │ │ │ │ stccs 8, cr15, [r8], {52} @ 0x34 │ │ │ │ strtmi r9, [r9], -r1, lsl #2 │ │ │ │ @ instruction: 0xf8143501 │ │ │ │ andls r0, r0, r5, lsl #24 │ │ │ │ @ instruction: 0xf0634650 │ │ │ │ ldmdahi r3!, {r0, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ adcmi r3, fp, #1024 @ 0x400 │ │ │ │ - bl 0x3ea958 │ │ │ │ + bl 0x3ea898 │ │ │ │ @ instruction: 0xf83b0cc5 │ │ │ │ @ instruction: 0xf6482035 │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vshr.s64 d17, d8, #64 │ │ │ │ strtmi r0, [r9], -lr, lsr #32 │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ mulcc r2, ip, r8 │ │ │ │ @ instruction: 0xf89c9401 │ │ │ │ strls r4, [r0], #-3 │ │ │ │ stc2l 0, cr15, [r2, #-396]! @ 0xfffffe74 │ │ │ │ @ instruction: 0xf6488831 │ │ │ │ - vmla.i d18, d0, d0[4] │ │ │ │ + vshr.s64 d17, d16, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe64afd5b │ │ │ │ - andcs pc, ip, r8, asr #12 │ │ │ │ + subsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r4, #-396] @ 0xfffffe74 │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ strtmi sl, [r8], -sl, asr #29 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ ldrt pc, [ip], -r7, lsl #26 @ │ │ │ │ - rscne pc, ip, r8, asr #12 │ │ │ │ + eorsne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r6, #-396] @ 0xfffffe74 │ │ │ │ @ instruction: 0xf648e77a │ │ │ │ - vmla.i d17, d16, d0[3] │ │ │ │ + vmov.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe773fd3f │ │ │ │ - addne pc, ip, r8, asr #12 │ │ │ │ + sbcseq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8, #-396]! @ 0xfffffe74 │ │ │ │ @ instruction: 0xf648e76c │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vmla.i d16, d16, d0[3] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe765fd31 │ │ │ │ - rsbsne pc, r0, r8, asr #12 │ │ │ │ + sbceq pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl, #-396]! @ 0xfffffe74 │ │ │ │ @ instruction: 0xf648e75e │ │ │ │ - vmla.i d17, d0, d0[5] │ │ │ │ + vshr.s64 d16, d20, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ ldrb pc, [r7, -r3, lsr #26] @ │ │ │ │ - subsne pc, r4, r8, asr #12 │ │ │ │ + adceq pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip, #-396] @ 0xfffffe74 │ │ │ │ @ instruction: 0xf648e750 │ │ │ │ - vmla.i d17, d0, d0[1] │ │ │ │ + vshr.s64 d16, d4, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ smlald pc, r9, r5, sp @ │ │ │ │ - eorsne pc, r8, r8, asr #12 │ │ │ │ + addeq pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr, #-396] @ 0xfffffe74 │ │ │ │ @ instruction: 0xf648e742 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmvn.i32 q8, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf063002e │ │ │ │ ldr pc, [fp, -r7, lsl #26]! │ │ │ │ - andsne pc, ip, r8, asr #12 │ │ │ │ + rsbeq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r0, #-396] @ 0xfffffe74 │ │ │ │ @ instruction: 0xf648e734 │ │ │ │ - vshr.s64 d17, d28, #64 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe72dfcf9 │ │ │ │ - adcne pc, ip, r8, asr #12 │ │ │ │ + rscseq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r2], #396 @ 0x18c │ │ │ │ @ instruction: 0xf648e726 │ │ │ │ - vshr.s64 d17, d12, #64 │ │ │ │ + vmla.i d16, d16, d0[7] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ ldr pc, [pc, -fp, ror #25] │ │ │ │ - andne pc, ip, r8, asr #12 │ │ │ │ + subseq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r4], #396 @ 0x18c │ │ │ │ @ instruction: 0xf648e718 │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe711fcdd │ │ │ │ - eorsmi pc, ip, r8, asr #12 │ │ │ │ + addcc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r6], {99} @ 0x63 │ │ │ │ @ instruction: 0xf648e70a │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ str pc, [r3, -pc, asr #25] │ │ │ │ - submi pc, ip, r8, asr #12 │ │ │ │ + addscc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r8], {99} @ 0x63 │ │ │ │ @ instruction: 0xf648e6fc │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vmla.i d19, d0, d0[3] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ ldrbt pc, [r5], r1, asr #25 @ │ │ │ │ - rsccc pc, ip, r8, asr #12 │ │ │ │ + eorscc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [sl], #396 @ 0x18c │ │ │ │ @ instruction: 0xf648e6ee │ │ │ │ - vmla.i d19, d0, d0[6] │ │ │ │ + vshr.s64 d18, d24, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe6e7fcb3 │ │ │ │ - andsmi pc, r4, r8, asr #12 │ │ │ │ + rsbcc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip], #396 @ 0x18c │ │ │ │ @ instruction: 0xf648e6e0 │ │ │ │ - vmla.i d19, d16, d0[1] │ │ │ │ + vmov.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ ldrb pc, [r9], r5, lsr #25 @ │ │ │ │ - rsbscc pc, ip, r8, asr #12 │ │ │ │ + sbccs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr], {99} @ 0x63 │ │ │ │ @ instruction: 0xf648e6d2 │ │ │ │ - vshr.s64 d19, d12, #64 │ │ │ │ + vmla.i d18, d16, d0[7] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe6cbfc97 │ │ │ │ - andcc pc, ip, r8, asr #12 │ │ │ │ + subscs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0], {99} @ 0x63 │ │ │ │ @ instruction: 0xf648e6c4 │ │ │ │ - vmla.i d20, d0, d0[5] │ │ │ │ + vshr.s64 d19, d20, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ stccs 12, cr15, [r0, #-548] @ 0xfffffddc │ │ │ │ - ldclge 4, cr15, [pc, #252]! @ 0xf3880 │ │ │ │ + ldclge 4, cr15, [pc, #252]! @ 0xf37c0 │ │ │ │ @ instruction: 0xf648e56a │ │ │ │ - vaddl.s8 q9, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ sxtah pc, r3, pc, ror #24 @ │ │ │ │ - addscs pc, r4, r8, asr #12 │ │ │ │ + rscne pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r8], #-396 @ 0xfffffe74 │ │ │ │ @ instruction: 0xf648e6ac │ │ │ │ - vshr.s64 q9, q14, #64 │ │ │ │ + vmla.i d18, d0, d0[3] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ sxtab pc, r5, r1, ror #24 @ │ │ │ │ - addcs pc, r8, r8, asr #12 │ │ │ │ + sbcsne pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl], #-396 @ 0xfffffe74 │ │ │ │ @ instruction: 0xf648e69e │ │ │ │ - vmvn.i32 q9, #4 @ 0x00000004 │ │ │ │ + vmla.i d17, d16, d0[1] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ ldr pc, [r7], r3, ror #24 │ │ │ │ - addmi pc, ip, r8, asr #12 │ │ │ │ + sbcscc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mrrc2 0, 6, pc, ip, cr3 @ │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ ldr sl, [sp, #-3538]! @ 0xfffff22e │ │ │ │ - rsbsmi pc, r4, r8, asr #12 │ │ │ │ + sbccc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mrrc2 0, 6, pc, r2, cr3 @ │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ ldr sl, [r3, #-3528]! @ 0xfffff238 │ │ │ │ - rsccs pc, r4, r8, asr #12 │ │ │ │ + eorscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrr2 0, 6, pc, r8, cr3 @ │ │ │ │ @ instruction: 0xf648e67c │ │ │ │ - vmla.i d18, d16, d0[3] │ │ │ │ + vmov.i32 d18, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf063002e │ │ │ │ ldrbt pc, [r5], -r1, asr #24 @ │ │ │ │ - adcscs pc, r8, r8, asr #12 │ │ │ │ + andcs pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [sl], #-396 @ 0xfffffe74 │ │ │ │ @ instruction: 0xf648e66e │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe667fc33 │ │ │ │ - eorscc pc, r4, r8, asr #12 │ │ │ │ + addcs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip], #-396 @ 0xfffffe74 │ │ │ │ @ instruction: 0xf648e660 │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vshr.s64 q9, q6, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ ldrb pc, [r9], -r5, lsr #24 @ │ │ │ │ - sbcscc pc, r8, r8, asr #12 │ │ │ │ + eorcc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr], {99} @ 0x63 │ │ │ │ @ instruction: 0xf648e652 │ │ │ │ - vshr.s64 d19, d16, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe64bfc17 │ │ │ │ - subscc pc, r4, r8, asr #12 │ │ │ │ + adccs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0], {99} @ 0x63 │ │ │ │ @ instruction: 0xf648e644 │ │ │ │ - vmla.i d19, d0, d0[1] │ │ │ │ + vshr.s64 d18, d4, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ ldrt pc, [sp], -r9, lsl #24 @ │ │ │ │ vtst.8 q11, , │ │ │ │ - vaddl.s8 q9, d16, d12 │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ ldr pc, [sp], r1, lsl #24 │ │ │ │ @ instruction: 0xf9fef1b3 │ │ │ │ str r2, [r6], r0, lsl #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addslt r4, r6, ip, ror #22 │ │ │ │ strvs lr, [r0], #-2512 @ 0xfffff630 │ │ │ │ ldmib r0, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf64c7802 │ │ │ │ - vaddl.s8 q10, d0, d28 │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0630300 │ │ │ │ @ instruction: 0xf648fbe3 │ │ │ │ - vaddl.s8 q10, d16, d20 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0x4631fbdd │ │ │ │ stmdami r1!, {r9, sp}^ │ │ │ │ - blx 0xfff318bc │ │ │ │ - adcsmi pc, r0, r8, asr #12 │ │ │ │ + blx 0xfff317fc │ │ │ │ + andmi pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff5afa7a │ │ │ │ + blx 0xff5af9ba │ │ │ │ andcs r4, r0, #6094848 @ 0x5d0000 │ │ │ │ cmnpmi pc, r4, lsr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0xffc318d4 │ │ │ │ + blx 0xffc31814 │ │ │ │ ldrbtle r0, [r3], #-1504 @ 0xfffffa20 │ │ │ │ bicvs pc, r0, r4, lsl r4 @ │ │ │ │ @ instruction: 0xf414d179 │ │ │ │ cmnle sp, r0, asr #3 │ │ │ │ @ instruction: 0xf10004a1 │ │ │ │ strbteq r8, [r2], #-130 @ 0xffffff7e │ │ │ │ addhi pc, r8, r0, lsl #2 │ │ │ │ @ instruction: 0xf1000423 │ │ │ │ @ instruction: 0xf648808e │ │ │ │ - vshr.s64 d20, d28, #64 │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ vpadd.i8 d31, d17, d21 │ │ │ │ eorsmi r0, r9, pc, lsl #2 │ │ │ │ addhi pc, pc, r0, asr #32 │ │ │ │ teqpeq r0, r7, lsl r0 @ p-variant is OBSOLETE │ │ │ │ addhi pc, r6, r0, asr #32 │ │ │ │ orrpl pc, r1, r7, lsr #8 │ │ │ │ @ instruction: 0xf0212200 │ │ │ │ stmdami r9, {r0, r1, r2, r3, r4, r8}^ │ │ │ │ - blx 0xff231924 │ │ │ │ - sbcmi pc, r8, r8, asr #12 │ │ │ │ + blx 0xff231864 │ │ │ │ + andsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strbtmi pc, [r8], #1608 @ 0x648 @ │ │ │ │ + ldrtmi pc, [r8], #-1608 @ 0xfffff9b8 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - blx 0xfe7afaea │ │ │ │ + blx 0xfe7afa2a │ │ │ │ strbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f74842 │ │ │ │ @ instruction: 0xf648fab5 │ │ │ │ - vshr.s64 q10, q2, #64 │ │ │ │ + vaddl.s8 q10, d0, d20 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xf105fb8f │ │ │ │ @ instruction: 0xf6470111 │ │ │ │ - vshr.s64 q11, q0, #64 │ │ │ │ + vaddl.s8 q11, d0, d16 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xf648fb87 │ │ │ │ - vshr.s64 q10, q6, #64 │ │ │ │ + vaddl.s8 q10, d0, d28 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ subcs pc, r0, #132096 @ 0x20400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ @ instruction: 0xf1a17c2d │ │ │ │ movtcs lr, #3886 @ 0xf2e │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf64c9401 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ - vhadd.s8 d16, d12, d31 │ │ │ │ - vmov.i32 q8, #524288 @ 0x00080000 │ │ │ │ + vmla.i d21, d0, d0[1] │ │ │ │ + @ instruction: 0xf64b002f │ │ │ │ + vaddhn.i16 d23, q8, q12 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ @ instruction: 0xf900f1b3 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0x1aafb52 │ │ │ │ + blx 0x1aafa92 │ │ │ │ ldmdavs sl, {r0, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf641d142 │ │ │ │ - vmla.i d23, d16, d0[2] │ │ │ │ + vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ andslt r0, r6, r2, lsr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x16afb70 │ │ │ │ + bllt 0x16afab0 │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ andcs r4, r0, #2162688 @ 0x210000 │ │ │ │ - blx 0xfb19cc │ │ │ │ + blx 0xfb190c │ │ │ │ bicvs pc, r0, r4, lsl r4 @ │ │ │ │ ldmdami pc, {r0, r2, r7, ip, lr, pc} @ │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ pldw [r4], #-2611 @ 0xfffff5cd │ │ │ │ addle r5, r1, r0, asr #3 │ │ │ │ andcs r4, r0, #28, 16 @ 0x1c0000 │ │ │ │ - blx 0xc319e8 │ │ │ │ + blx 0xc31928 │ │ │ │ @ instruction: 0xf57f04a1 │ │ │ │ andcs sl, r0, #504 @ 0x1f8 │ │ │ │ vst2.8 {d20-d21}, [pc :64], r9 │ │ │ │ @ instruction: 0xf7f75100 │ │ │ │ strbteq pc, [r2], #-2595 @ 0xfffff5dd @ │ │ │ │ svcge 0x0078f57f │ │ │ │ andcs r4, r0, #1441792 @ 0x160000 │ │ │ │ orrmi pc, r0, pc, asr #8 │ │ │ │ - blx 0x7b1a0c │ │ │ │ + blx 0x7b194c │ │ │ │ @ instruction: 0xf57f0423 │ │ │ │ ldmdami r3, {r1, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vst1.8 {d18-d21}, [pc], r0 │ │ │ │ @ instruction: 0xf7f74100 │ │ │ │ @ instruction: 0xe76afa11 │ │ │ │ andcs r4, r0, #16, 16 @ 0x100000 │ │ │ │ - blx 0x431a28 │ │ │ │ + blx 0x431968 │ │ │ │ stmdami pc, {r2, r4, r5, r6, r8, r9, sl, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ strb pc, [fp, -r7, lsl #20]! @ │ │ │ │ @ instruction: 0xf91af1b3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq lr, [r3], -r4 │ │ │ │ - ldrhteq lr, [r3], -r4 │ │ │ │ - eorseq lr, r3, r0, lsr #6 │ │ │ │ - eorseq lr, r3, r0, lsl #7 │ │ │ │ + eorseq lr, r3, r4, asr #2 │ │ │ │ + eorseq lr, r3, r4, lsl #4 │ │ │ │ + eorseq lr, r3, r0, ror r2 │ │ │ │ + ldrsbteq lr, [r3], -r0 │ │ │ │ addseq ip, r4, r8, ror #28 │ │ │ │ addseq ip, r4, r0, lsl #29 │ │ │ │ addseq ip, r4, r8, lsr #29 │ │ │ │ @ instruction: 0x0094ced0 │ │ │ │ addseq ip, r4, r8, ror #29 │ │ │ │ addseq ip, r4, r0, lsl #30 │ │ │ │ addseq ip, r4, r0, asr #31 │ │ │ │ @@ -232851,173 +232803,173 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r6], -r9, lsl #1 │ │ │ │ ldrmi r4, [r8], ip, lsl #12 │ │ │ │ ldmib sp, {r1, r4, r8, r9, sl, fp, ip, pc}^ │ │ │ │ andls r9, r7, #77824 @ 0x13000 │ │ │ │ ldrsblt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ - blx 0xfec2fc44 │ │ │ │ + blx 0xfec2fb84 │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ movwpl pc, #34214 @ 0x85a6 @ │ │ │ │ - blcc 0x4fbec8 │ │ │ │ - andpl pc, r8, #72, 12 @ 0x4800000 │ │ │ │ + blcc 0x4fbe08 │ │ │ │ + subsmi pc, r8, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf8d34605 │ │ │ │ ldmdavs fp, {r4, r7, r9, ip, sp} │ │ │ │ @ instruction: 0xff16f1b2 │ │ │ │ vhsub.s8 d18, d14, d0 │ │ │ │ - vorr.i32 q10, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ @ instruction: 0x46100133 │ │ │ │ ldclne 2, cr15, [r3], #-256 @ 0xffffff00 │ │ │ │ eorcc pc, r2, r1, asr r8 @ │ │ │ │ adcmi r3, r3, #1342177280 @ 0x50000000 │ │ │ │ andcc sp, r1, r1, lsl r0 │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ tstcs r1, r3, lsr #12 │ │ │ │ @ instruction: 0xf6484628 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmov.i32 q10, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf1b2022e │ │ │ │ @ instruction: 0x4628fefd │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0634ff0 │ │ │ │ tstcs r4, #520192 @ 0x7f000 │ │ │ │ tstpne r0, r3, lsl #22 @ p-variant is OBSOLETE │ │ │ │ biclt r6, r4, ip, asr #17 │ │ │ │ - bls 0x2c53e4 │ │ │ │ + bls 0x2c5324 │ │ │ │ stmib sp, {r0, r1, r6, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r8, r9, fp, sp, pc}^ │ │ │ │ strmi r7, [r0, r0, lsl #18]! │ │ │ │ andlt r4, r9, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x1c2fcc8 │ │ │ │ + blt 0x1c2fc08 │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ strtmi r3, [r8], -r1, lsl #8 │ │ │ │ tstcs r1, r7, lsl #20 │ │ │ │ @ instruction: 0xf6489200 │ │ │ │ - vrshr.s64 q10, q8, #64 │ │ │ │ + vmlal.s q10, d0, d0[0] │ │ │ │ stmib sp, {r1, r2, r3, r5, r9}^ │ │ │ │ @ instruction: 0x2c00ab04 │ │ │ │ qadd16mi fp, r2, r8 │ │ │ │ stmdbvc r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ mcr2 1, 6, pc, cr4, cr2, {5} @ │ │ │ │ andlt r4, r9, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x12afd14 │ │ │ │ + blt 0x12afc54 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r8], r9, lsl #1 │ │ │ │ ldrmi r4, [r5], -fp, lsl #13 │ │ │ │ tstvc r3, #3620864 @ 0x374000 │ │ │ │ cdpls 0, 1, cr9, cr2, cr6, {0} │ │ │ │ - bls 0x66e320 │ │ │ │ + bls 0x66e260 │ │ │ │ @ instruction: 0xf0639307 │ │ │ │ cmnplt r0, #192512 @ p-variant is OBSOLETE @ 0x2f000 │ │ │ │ strmi r2, [r4], -r0, lsl #4 │ │ │ │ - cmppmi r0, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ + asrcc pc, lr, #4 @ │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ vmin.s8 d20, d0, d0 │ │ │ │ @ instruction: 0xf8511c73 │ │ │ │ andcc r3, r5, #34 @ 0x22 │ │ │ │ andle r4, r8, fp, asr r5 │ │ │ │ strbmi r3, [r0, #-1]! │ │ │ │ @ instruction: 0x4620d1f7 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0634ff0 │ │ │ │ tstcs r4, #102400 @ 0x19000 │ │ │ │ tstpne r0, r3, lsl #22 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xb010f8d1 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - blls 0x2e7c5c │ │ │ │ + blls 0x2e7b9c │ │ │ │ stmdals r6, {r1, r3, r5, r9, sl, lr} │ │ │ │ movwvc lr, #6605 @ 0x19cd │ │ │ │ stmib sp, {r0, r1, r6, r9, sl, lr}^ │ │ │ │ strls r9, [r0], -r3, lsl #20 │ │ │ │ @ instruction: 0x462047d8 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0634ff0 │ │ │ │ andlt fp, r9, r1, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - sbcsmi pc, r8, r8, asr #12 │ │ │ │ + eormi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xcafdc0 │ │ │ │ + blx 0xcafd00 │ │ │ │ svcpl 0x0080f515 │ │ │ │ vhsub.s8 d29, d8, d13 │ │ │ │ - vmlal.s , d16, d0[1] │ │ │ │ + vmov.i32 d17, #1024 @ 0x00000400 │ │ │ │ strtmi r0, [fp], -pc, lsr #4 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ mrc2 1, 2, pc, cr12, cr2, {5} │ │ │ │ andcs r4, sl, r1, lsr #12 │ │ │ │ @ instruction: 0xf894f192 │ │ │ │ rsbmi lr, lr, #50069504 @ 0x2fc0000 │ │ │ │ @ instruction: 0xf0084630 │ │ │ │ @ instruction: 0x4602fbdd │ │ │ │ rscle r2, sl, r0, lsl #16 │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vshr.s64 q8, q14, #64 │ │ │ │ + vmla.i d16, d0, d0[3] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ strb pc, [fp, pc, lsl #20]! @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ae7c │ │ │ │ + bl 0xfec4adbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf063460e │ │ │ │ stmdacs r0, {r0, r1, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r3], -r0, asr #32 │ │ │ │ andcs r4, r4, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf6482101 │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf191002e │ │ │ │ - vldrcs s30, [pc, #-52] @ 0xf3c70 │ │ │ │ + vldrcs s30, [pc, #-52] @ 0xf3bb0 │ │ │ │ vmla.i8 d29, d1, d21 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0x46290032 │ │ │ │ @ instruction: 0xf9eef063 │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subne pc, r0, r0, asr #4 │ │ │ │ + addseq pc, r0, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf9e4f063 │ │ │ │ eorcs r4, r0, r1, lsr #12 │ │ │ │ @ instruction: 0xf856f192 │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ strtmi pc, [r3], -r7, ror #30 │ │ │ │ tstcs r1, r5, lsl #4 │ │ │ │ - eorpl pc, r8, r8, asr #12 │ │ │ │ + rsbsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9eaf191 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0634070 │ │ │ │ vmul.i8 d27, d29, d1 │ │ │ │ - vrsra.s64 , q4, #64 │ │ │ │ - bl 0x1b49c8 │ │ │ │ + vsubw.s8 , q0, d24 │ │ │ │ + bl 0x1b4908 │ │ │ │ vcgt.s8 d16, d16, d5 │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vshr.s64 d16, d0, #64 │ │ │ │ @ instruction: 0xf8d30032 │ │ │ │ @ instruction: 0xf06312e0 │ │ │ │ ldrb pc, [r1, r1, asr #19] @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ svclt 0x00004770 │ │ │ │ ldcle 8, cr2, [lr], {38} @ 0x26 │ │ │ │ - blle 0x6bdd30 │ │ │ │ + blle 0x6bdc70 │ │ │ │ ldmdale r5, {r1, r2, r5, fp, sp} │ │ │ │ @ instruction: 0xf000e8df │ │ │ │ @ instruction: 0x16161616 │ │ │ │ ldmdacc ip!, {r1, r2, r4, lr} │ │ │ │ @ instruction: 0x16161616 │ │ │ │ ldrtne r3, [r8], -r0, asr #24 │ │ │ │ ldrne r1, [r4], #-1046 @ 0xfffffbea │ │ │ │ @@ -233025,47 +232977,47 @@ │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ andseq r1, r6, r6, lsl r6 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf5a04770 │ │ │ │ - blcs 0x38cb70 │ │ │ │ - blcs 0x3aa14c │ │ │ │ + blcs 0x38cab0 │ │ │ │ + blcs 0x3aa08c │ │ │ │ andge sp, r1, #244, 16 @ 0xf40000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r3, pc, r1, ror #26 │ │ │ │ - andeq r3, pc, r1, ror #26 │ │ │ │ - andeq r3, pc, r1, ror #26 │ │ │ │ - andeq r3, pc, sp, asr sp @ │ │ │ │ - andeq r3, pc, sp, asr sp @ │ │ │ │ - andeq r3, pc, sp, asr sp @ │ │ │ │ - andeq r3, pc, r1, ror #26 │ │ │ │ - andeq r3, pc, r1, ror #26 │ │ │ │ - andeq r3, pc, r1, ror #26 │ │ │ │ - andeq r3, pc, r1, ror #26 │ │ │ │ - andeq r3, pc, r1, ror #26 │ │ │ │ + andeq r3, pc, r1, lsr #25 │ │ │ │ + andeq r3, pc, r1, lsr #25 │ │ │ │ + andeq r3, pc, r1, lsr #25 │ │ │ │ + muleq pc, sp, ip @ │ │ │ │ + muleq pc, sp, ip @ │ │ │ │ + muleq pc, sp, ip @ │ │ │ │ + andeq r3, pc, r1, lsr #25 │ │ │ │ + andeq r3, pc, r1, lsr #25 │ │ │ │ + andeq r3, pc, r1, lsr #25 │ │ │ │ + andeq r3, pc, r1, lsr #25 │ │ │ │ + andeq r3, pc, r1, lsr #25 │ │ │ │ andcs r2, r0, #14 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #13 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #12 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldmdble r3!, {r1, r3, r7, r9, lr} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4afcc │ │ │ │ + bl 0xfec4af0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ stmdavc r3, {r0, r1, sp, lr, pc} │ │ │ │ adcmi fp, r5, #3850240 @ 0x3ac000 │ │ │ │ movwcs sp, #6418 @ 0x1912 │ │ │ │ @ instruction: 0x461a1931 │ │ │ │ strcc r4, [r1], #-1560 @ 0xfffff9e8 │ │ │ │ - blx 0xffdafe34 │ │ │ │ + blx 0xffdafd74 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r1 │ │ │ │ @@ -233078,40 +233030,40 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b044 │ │ │ │ + bl 0xfec4af84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xff0afe9c │ │ │ │ + blx 0xff0afddc │ │ │ │ strmi fp, [r3], -r8, ror #2 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ stmiavs r2!, {r1, r3, r4, sp, lr} │ │ │ │ qaddcs r6, sl, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b094 │ │ │ │ + bl 0xfec4afd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andscs r4, r0, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xfe6afeec │ │ │ │ + blx 0xfe6afe2c │ │ │ │ ldmib r4, {r3, r7, r8, ip, sp, pc}^ │ │ │ │ subvs r2, r1, r0, lsl #2 │ │ │ │ strmi r6, [r3], -r2 │ │ │ │ stmiavs r2!, {sp} │ │ │ │ bfine r6, sl, #1, #18 │ │ │ │ ldrdcs r6, [r0, -sl] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -233120,40 +233072,40 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b0ec │ │ │ │ + bl 0xfec4b02c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0x1baff44 │ │ │ │ + blx 0x1bafe84 │ │ │ │ strmi fp, [r3], -r8, ror #2 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ stmiavs r2!, {r1, r3, r4, sp, lr} │ │ │ │ qaddcs r6, sl, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b13c │ │ │ │ + bl 0xfec4b07c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andscs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0x11aff94 │ │ │ │ + blx 0x11afed4 │ │ │ │ @ instruction: 0x4603b1b8 │ │ │ │ andcs r8, r0, r2, lsr #16 │ │ │ │ stmdahi r2!, {r1, r3, r4, pc}^ │ │ │ │ ldmib r4, {r1, r3, r4, r6, pc}^ │ │ │ │ addsvs r2, r9, r2, lsl #2 │ │ │ │ ldmib r4, {r1, r3, r4, r6, sp, lr}^ │ │ │ │ tstvs r9, r4, lsl #2 │ │ │ │ @@ -233165,22 +233117,22 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b1a0 │ │ │ │ + bl 0xfec4b0e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andscs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ msrlt CPSR_, #69632 @ 0x11000 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ - bcs 0x1857c8 │ │ │ │ + bcs 0x185708 │ │ │ │ eorhi sp, r2, r5, lsl r8 │ │ │ │ ldmdahi sl, {sp}^ │ │ │ │ ldmdavs sl, {r1, r5, r6, pc}^ │ │ │ │ stmib r4, {r0, r3, r4, r7, fp, sp, lr}^ │ │ │ │ ldmvs sl, {r1, r8, sp}^ │ │ │ │ stmib r4, {r0, r3, r4, r8, fp, sp, lr}^ │ │ │ │ ldmdbvs fp, {r2, r8, sp}^ │ │ │ │ @@ -233196,15 +233148,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b21c │ │ │ │ + bl 0xfec4b15c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ eorcs r4, r0, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ @ instruction: 0xf9d2f011 │ │ │ │ @ instruction: 0x4603b1b8 │ │ │ │ andcs r8, r0, r2, lsr #16 │ │ │ │ @@ -233221,22 +233173,22 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b280 │ │ │ │ + bl 0xfec4b1c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ eorcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ msrlt CPSR_, #2637824 @ 0x284000 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ - bcs 0x1858a8 │ │ │ │ + bcs 0x1857e8 │ │ │ │ eorhi sp, r2, r5, lsl r8 │ │ │ │ ldmdahi sl, {sp}^ │ │ │ │ ldmvs sl, {r1, r5, r6, pc} │ │ │ │ stmib r4, {r0, r3, r4, r6, r7, fp, sp, lr}^ │ │ │ │ ldmdbvs sl, {r1, r8, sp} │ │ │ │ stmib r4, {r0, r3, r4, r6, r8, fp, sp, lr}^ │ │ │ │ ldmibvs fp, {r2, r8, sp} │ │ │ │ @@ -233252,15 +233204,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b2fc │ │ │ │ + bl 0xfec4b23c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ orrlt pc, r8, r3, ror #18 │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ andcs r6, r0, r2, lsr #32 │ │ │ │ @@ -233273,15 +233225,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b350 │ │ │ │ + bl 0xfec4b290 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ subcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ @ instruction: 0xf938f011 │ │ │ │ eorle r2, sp, r0, lsl #16 │ │ │ │ stmdavs r2!, {r0, r1, r9, sl, lr} │ │ │ │ @@ -233309,15 +233261,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b3e0 │ │ │ │ + bl 0xfec4b320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ ldrshlt pc, [r8, #-129]! @ 0xffffff7f @ │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ andcs r6, r0, r2, lsr #32 │ │ │ │ @@ -233329,15 +233281,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b430 │ │ │ │ + bl 0xfec4b370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andscs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ cmnplt r8, r9, asr #17 @ p-variant is OBSOLETE │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ andcs r6, r0, r1, asr #16 │ │ │ │ @@ -233349,54 +233301,54 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b480 │ │ │ │ + bl 0xfec4b3c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0x46024615 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf85c2104 │ │ │ │ @ instruction: 0xf8d00004 │ │ │ │ strls r0, [r0, #-656] @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74d3018 │ │ │ │ - andlt lr, r3, r0, ror #19 │ │ │ │ + andlt lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq fp, r1, r0, ror #23 │ │ │ │ + addeq fp, r1, r0, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b4cc │ │ │ │ + bl 0xfec4b40c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r0, ror #31 │ │ │ │ ldmdbmi r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0x46024614 │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1, {r0, r2, r7, ip, sp, pc}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ strls r9, [r0], #-2312 @ 0xfffff6f8 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r9, lsl #24 │ │ │ │ smlabtpl r1, sp, r9, lr │ │ │ │ @ instruction: 0x71adf44f │ │ │ │ @ instruction: 0xf74d9403 │ │ │ │ - @ instruction: 0xb005e9b4 │ │ │ │ + andlt lr, r5, r4, lsl sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq fp, r1, r0, fp │ │ │ │ + addeq fp, r1, r0, asr ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0xf5b2b1ba │ │ │ │ ldmdale r6, {r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ @@ -233423,27 +233375,27 @@ │ │ │ │ stmdbeq r4, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46934690 │ │ │ │ strcs lr, [r0], -sp, asr #19 │ │ │ │ ldrtmi lr, [r0], -r9 │ │ │ │ stcvs 8, cr15, [r4], {73} @ 0x49 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strmi r3, [r0, #1288]! @ 0x508 │ │ │ │ - bleq 0x3324cc │ │ │ │ + bleq 0x33240c │ │ │ │ stmdavs lr!, {r0, r1, r2, r5, ip, lr, pc} │ │ │ │ - blle 0xa7fbb0 │ │ │ │ + blle 0xa7faf0 │ │ │ │ @ instruction: 0xf855d0f1 │ │ │ │ ldrtmi r1, [fp], -r4, lsl #24 │ │ │ │ @ instruction: 0x46504632 │ │ │ │ @ instruction: 0xf80af011 │ │ │ │ stceq 8, cr15, [r4], {73} @ 0x49 │ │ │ │ - blls 0x120a48 │ │ │ │ - blcs 0xfc3cc │ │ │ │ + blls 0x120988 │ │ │ │ + blcs 0xfc30c │ │ │ │ vst4. {d29,d31,d33,d35}, [pc :128], r6 │ │ │ │ @ instruction: 0xf6c74170 │ │ │ │ - bl 0xfe950bd4 │ │ │ │ + bl 0xfe950b14 │ │ │ │ adcsmi r0, r0, #11 │ │ │ │ ldrtmi fp, [r3], #3878 @ 0xf26 │ │ │ │ @ instruction: 0x468b4630 │ │ │ │ @ instruction: 0xf175e7da │ │ │ │ tstpcs r6, #8978432 @ p-variant is OBSOLETE @ 0x890000 │ │ │ │ ldr r6, [fp, r3]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @@ -233452,19 +233404,19 @@ │ │ │ │ mcrls 7, 0, lr, cr1, cr5, {5} │ │ │ │ @ instruction: 0xe7ab2416 │ │ │ │ @ instruction: 0xf87af175 │ │ │ │ andvs r2, r3, ip, lsl #6 │ │ │ │ movwcs lr, #6060 @ 0x17ac │ │ │ │ strb r9, [r3, r0, lsl #6] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b61c │ │ │ │ + bl 0xfec4b55c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vmax.s8 d20, d0, d4 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vsubhn.i16 d16, q8, q8 │ │ │ │ andcs r0, pc, #52, 12 @ 0x3400000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ mrc2 0, 6, pc, cr12, cr0, {0} │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0106868 │ │ │ │ ldrdvs pc, [r0], #-229 @ 0xffffff1b @ │ │ │ │ @@ -233502,19 +233454,19 @@ │ │ │ │ eorcc pc, r1, r4, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b6e4 │ │ │ │ + bl 0xfec4b624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vmax.s8 d20, d0, d4 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vsubhn.i16 d16, q8, q8 │ │ │ │ andcs r0, pc, #52, 12 @ 0x3400000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ mrc2 0, 4, pc, cr10, cr0, {0} │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0106868 │ │ │ │ mlsvs r0, r3, lr, pc @ │ │ │ │ @@ -233560,37 +233512,37 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r6], -pc, lsl #1 │ │ │ │ ldrdge pc, [r8], -r0 │ │ │ │ @ instruction: 0xf8d34680 │ │ │ │ strmi r3, [ip], -r8, asr #1 │ │ │ │ - bvs 0x79ba2c │ │ │ │ + bvs 0x79b96c │ │ │ │ @ instruction: 0xf00042b2 │ │ │ │ ldmibvs sl, {r1, r2, r3, r4, r6, r7, pc} │ │ │ │ @ instruction: 0xf00042b2 │ │ │ │ - bvs 0x17d484c │ │ │ │ + bvs 0x17d478c │ │ │ │ @ instruction: 0xf00042b3 │ │ │ │ @ instruction: 0xf8d1813a │ │ │ │ ldmib r4, {r3, r6, ip, pc}^ │ │ │ │ ldmib r4, {r2, r3, r8, r9, sp}^ │ │ │ │ - b 0x1577630 │ │ │ │ + b 0x1577570 │ │ │ │ andle r0, sp, r3, lsl #2 │ │ │ │ mvnspl pc, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrtmi r6, [r1], #-2057 @ 0xfffff7f7 │ │ │ │ stmdbvs r0!, {r0, r3, fp, ip} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdbvs r1!, {r3, r9, fp, ip}^ │ │ │ │ @ instruction: 0x0c01eb6c │ │ │ │ - bleq 0x170668 │ │ │ │ + bleq 0x1705a8 │ │ │ │ @ instruction: 0x0c06e9cd │ │ │ │ andscc lr, r2, pc, asr #20 │ │ │ │ @ instruction: 0x212dbf0c │ │ │ │ - b 0x10fcbec │ │ │ │ + b 0x10fcb2c │ │ │ │ tstls r1, r3 │ │ │ │ movweq pc, #45935 @ 0xb36f @ │ │ │ │ @ instruction: 0xf0159700 │ │ │ │ vbit d16, d2, d0 │ │ │ │ tstls ip, r7 │ │ │ │ andcs pc, fp, #134217731 @ 0x8000003 │ │ │ │ mlane fp, r4, r8, pc @ │ │ │ │ @@ -233600,287 +233552,287 @@ │ │ │ │ @ instruction: 0xf0159302 │ │ │ │ svclt 0x000c0304 │ │ │ │ rsbscs r2, r8, #-805306366 @ 0xd0000002 │ │ │ │ andls r2, r3, #0, 18 │ │ │ │ svclt 0x000c9009 │ │ │ │ rsbscs r2, r0, #805306375 @ 0x30000007 │ │ │ │ movwls r9, #53764 @ 0xd204 │ │ │ │ - adceq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + rscsvc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blvc 0x4afcc4 │ │ │ │ + blvc 0x4afc04 │ │ │ │ tstcs r1, r3, lsr r6 │ │ │ │ stc 6, cr4, [sp, #320] @ 0x140 │ │ │ │ @ instruction: 0xf1b27b0a │ │ │ │ @ instruction: 0xf1b9f8fd │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf1c08087 │ │ │ │ @ instruction: 0xf64c0349 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ tstcs r1, pc, lsr #4 │ │ │ │ ldrbmi r9, [r0], -r0, lsl #4 │ │ │ │ - sbcseq pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + eoreq pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf8e8f1b2 │ │ │ │ mulcc ip, r8, r8 │ │ │ │ rsble r2, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf0151bbf │ │ │ │ @ instruction: 0xf8940580 │ │ │ │ - b 0x14bc76c │ │ │ │ + b 0x14bc6ac │ │ │ │ stmdbls ip, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sadd16mi fp, sp, r8 │ │ │ │ svceq 0x0000f1bb │ │ │ │ stmdbcs r0, {r0, r2, r3, r5, r6, ip, lr, pc} │ │ │ │ adchi pc, r2, r0 │ │ │ │ stmdbcs r0, {r0, r2, r3, r8, fp, ip, pc} │ │ │ │ sbcshi pc, r1, r0, asr #32 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf64c8178 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ - vhsub.s8 d16, d11, d31 │ │ │ │ - vsra.s64 d16, d0, #64 │ │ │ │ - vrhadd.s8 d16, d11, d30 │ │ │ │ - vshr.s64 d16, d4, #64 │ │ │ │ - vhadd.s8 d16, d11, d30 │ │ │ │ - vqshl.s64 d16, d12, #0 │ │ │ │ - vabd.s8 d16, d11, d30 │ │ │ │ - vsubhn.i16 d16, q8, q8 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ + @ instruction: 0xf64a022f │ │ │ │ + vmla.f d23, d16, d0[4] │ │ │ │ + @ instruction: 0xf64a012e │ │ │ │ + vmla.i d23, d16, d0[5] │ │ │ │ + @ instruction: 0xf64a002e │ │ │ │ + vqdmlsl.s , d16, d0[7] │ │ │ │ + @ instruction: 0xf64a072e │ │ │ │ + @ instruction: 0xf2c076f0 │ │ │ │ ldrmi r0, [r4], -lr, lsr #12 │ │ │ │ @ instruction: 0x46964694 │ │ │ │ - vqadd.s8 d30, d11, d14 │ │ │ │ - vbic.i16 q8, #12 @ 0x000c │ │ │ │ + @ instruction: 0xf64ae01e │ │ │ │ + vmul.f d23, d16, d0[3] │ │ │ │ strb r0, [r4, -lr, lsr #18]! │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf64c80e1 │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ - vhsub.s8 d16, d11, d31 │ │ │ │ - vshr.s64 d16, d4, #64 │ │ │ │ - vhadd.s8 d16, d11, d30 │ │ │ │ - vaddhn.i16 d16, q8, q10 │ │ │ │ - vshl.s8 d16, d30, d11 │ │ │ │ - vsubhn.i16 d16, q8, q8 │ │ │ │ - vmax.s8 d16, d11, d30 │ │ │ │ - vmull.p8 q8, d16, d24 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ + @ instruction: 0xf64a022f │ │ │ │ + vmla.i d23, d16, d0[5] │ │ │ │ + @ instruction: 0xf64a002e │ │ │ │ + @ instruction: 0xf2c074f4 │ │ │ │ + @ instruction: 0xf64a042e │ │ │ │ + @ instruction: 0xf2c076f0 │ │ │ │ + @ instruction: 0xf64a062e │ │ │ │ + @ instruction: 0xf2c07ef8 │ │ │ │ ldrmi r0, [r1], -lr, lsr #28 │ │ │ │ @ instruction: 0x46174694 │ │ │ │ smlabteq r7, sp, r9, lr │ │ │ │ stmib sp, {r4, r6, r9, sl, lr}^ │ │ │ │ tstcs r1, r9, lsl #28 │ │ │ │ strgt lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - sbcseq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + eoreq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ strls r2, [r4, -r4, lsl #8] │ │ │ │ strpl lr, [r2], -sp, asr #19 │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf882f1b2 │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - vrecps.f32 q12, , q8 │ │ │ │ - vbic.i16 q8, #4 @ 0x0004 │ │ │ │ + @ instruction: 0xf64a8ff0 │ │ │ │ + vmul.f d23, d16, d0[1] │ │ │ │ str r0, [r6, -lr, lsr #18]! │ │ │ │ ldrbmi r2, [r0], -r1, lsl #2 │ │ │ │ - rsbsne pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ + sbceq pc, r4, #76, 4 @ 0xc0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf86af1b2 │ │ │ │ mvnslt lr, r0, lsl #15 │ │ │ │ stmdbcs r0, {r0, r2, r3, r8, fp, ip, pc} │ │ │ │ addhi pc, r5, r0 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf64c812a │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ - vhadd.s8 d16, d11, d31 │ │ │ │ - vsubl.s8 q8, d16, d12 │ │ │ │ - vhsub.s8 d16, d11, d30 │ │ │ │ - vsra.s64 d16, d0, #64 │ │ │ │ - vrhadd.s8 d16, d11, d30 │ │ │ │ - @ instruction: 0xf2c00c98 │ │ │ │ - @ instruction: 0xf24b0c2e │ │ │ │ - vqshl.s64 d16, d12, #0 │ │ │ │ + vmla.i d21, d0, d0[1] │ │ │ │ + @ instruction: 0xf64a002f │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ + @ instruction: 0xf64a022e │ │ │ │ + vmla.f d23, d16, d0[4] │ │ │ │ + @ instruction: 0xf64a012e │ │ │ │ + vqdmulh.s d23, d16, d0[6] │ │ │ │ + @ instruction: 0xf64a0c2e │ │ │ │ + vqdmlsl.s , d16, d0[7] │ │ │ │ strmi r0, [r4], -lr, lsr #14 │ │ │ │ strmi r4, [r6], r6, lsl #12 │ │ │ │ stmdbls sp, {r1, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf64cb3c1 │ │ │ │ - vsra.s64 , q10, #64 │ │ │ │ - bcs 0xf4cb4 │ │ │ │ + vmla.f d21, d0, d0[1] │ │ │ │ + bcs 0xf4bf4 │ │ │ │ msrhi CPSR_sxc, r0 │ │ │ │ - addeq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + sbcsvc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - ldceq 2, cr15, [r8], {75} @ 0x4b │ │ │ │ + stclvc 6, cr15, [r8], #296 @ 0x128 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ strmi r4, [lr], -pc, lsl #12 │ │ │ │ ldr r4, [fp, lr, lsl #13] │ │ │ │ stmdbcs r0, {r0, r2, r3, r8, fp, ip, pc} │ │ │ │ svcge 0x007ef43f │ │ │ │ - mvnspl pc, ip, asr #12 │ │ │ │ + cmpppl r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - vqadd.s8 d24, d27, d24 │ │ │ │ - vsubl.s8 q8, d16, d12 │ │ │ │ - vhsub.s8 d16, d11, d30 │ │ │ │ - vshr.s64 d16, d4, #64 │ │ │ │ - vhadd.s8 d16, d11, d30 │ │ │ │ - @ instruction: 0xf2c00c98 │ │ │ │ - @ instruction: 0xf24b0c2e │ │ │ │ - vsubhn.i16 d16, q8, q8 │ │ │ │ + @ instruction: 0xf64a80b8 │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ + @ instruction: 0xf64a022e │ │ │ │ + vmla.i d23, d16, d0[5] │ │ │ │ + @ instruction: 0xf64a002e │ │ │ │ + vqdmulh.s d23, d16, d0[6] │ │ │ │ + @ instruction: 0xf64a0c2e │ │ │ │ + @ instruction: 0xf2c076f0 │ │ │ │ strmi r0, [ip], -lr, lsr #12 │ │ │ │ strmi r4, [lr], pc, lsl #12 │ │ │ │ - vaba.s8 q15, , q14 │ │ │ │ - vqdmlal.s q8, d16, d4 │ │ │ │ + @ instruction: 0xf64ae77c │ │ │ │ + @ instruction: 0xf2c079d4 │ │ │ │ strb r0, [r2], lr, lsr #18 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf64c808a │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ ldrmi r0, [r1], -pc, lsr #4 │ │ │ │ @ instruction: 0x46144610 │ │ │ │ @ instruction: 0x46174694 │ │ │ │ @ instruction: 0x46964616 │ │ │ │ - bcs 0x12e620 │ │ │ │ + bcs 0x12e560 │ │ │ │ @ instruction: 0xf64cd05a │ │ │ │ - @ instruction: 0xf2c054f4 │ │ │ │ - vshl.s8 d16, d31, d11 │ │ │ │ - vsubl.s8 q8, d16, d12 │ │ │ │ - vhsub.s8 d16, d11, d30 │ │ │ │ - vsra.s64 d16, d0, #64 │ │ │ │ - vrhadd.s8 d16, d11, d30 │ │ │ │ - vshr.s64 d16, d4, #64 │ │ │ │ - vhadd.s8 d16, d11, d30 │ │ │ │ - @ instruction: 0xf2c00c98 │ │ │ │ - @ instruction: 0xf24b0c2e │ │ │ │ - vqshl.s64 d16, d12, #0 │ │ │ │ - vabd.s8 d16, d11, d30 │ │ │ │ - vsubhn.i16 d16, q8, q8 │ │ │ │ + vmls.i d21, d0, d0[1] │ │ │ │ + @ instruction: 0xf64a042f │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ + @ instruction: 0xf64a022e │ │ │ │ + vmla.f d23, d16, d0[4] │ │ │ │ + @ instruction: 0xf64a012e │ │ │ │ + vmla.i d23, d16, d0[5] │ │ │ │ + @ instruction: 0xf64a002e │ │ │ │ + vqdmulh.s d23, d16, d0[6] │ │ │ │ + @ instruction: 0xf64a0c2e │ │ │ │ + vqdmlsl.s , d16, d0[7] │ │ │ │ + @ instruction: 0xf64a072e │ │ │ │ + @ instruction: 0xf2c076f0 │ │ │ │ strtmi r0, [r6], lr, lsr #12 │ │ │ │ tstlt sl, #72, 14 @ 0x1200000 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - orrseq pc, r0, fp, asr #4 │ │ │ │ + mvnvc pc, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldreq pc, [ip, fp, asr #4] │ │ │ │ + strbvc pc, [ip, sl, asr #12]! @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ @ instruction: 0x46144610 │ │ │ │ @ instruction: 0x46164694 │ │ │ │ @ instruction: 0xe7354696 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - addseq pc, r4, fp, asr #4 │ │ │ │ + rscvc pc, r4, sl, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strteq pc, [r0], fp, asr #4 │ │ │ │ + ldrbtvc pc, [r0], sl, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ @ instruction: 0x46144611 │ │ │ │ @ instruction: 0x46174694 │ │ │ │ @ instruction: 0xe7234696 │ │ │ │ - rscspl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + subpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - orrseq pc, r0, fp, asr #4 │ │ │ │ + mvnvc pc, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strteq pc, [r4], #587 @ 0x24b │ │ │ │ + ldrbtvc pc, [r4], #1610 @ 0x64a @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - ldreq pc, [ip, fp, asr #4] │ │ │ │ + strbvc pc, [ip, sl, asr #12]! @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - cdpeq 2, 10, cr15, cr8, cr11, {2} │ │ │ │ + cdpvc 6, 15, cr15, cr8, cr10, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ @ instruction: 0x46944610 │ │ │ │ smlad fp, r6, r6, r4 │ │ │ │ - addeq pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + sbcsvc pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - orrseq pc, r0, fp, asr #4 │ │ │ │ + mvnvc pc, sl, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addseq pc, r4, fp, asr #4 │ │ │ │ + rscvc pc, r4, sl, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strteq pc, [r4], #587 @ 0x24b │ │ │ │ + ldrbtvc pc, [r4], #1610 @ 0x64a @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - ldceq 2, cr15, [r8], {75} @ 0x4b │ │ │ │ + stclvc 6, cr15, [r8], #296 @ 0x128 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ - ldreq pc, [ip, fp, asr #4] │ │ │ │ + strbvc pc, [ip, sl, asr #12]! @ │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - strteq pc, [r0], fp, asr #4 │ │ │ │ + ldrbtvc pc, [r0], sl, asr #12 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - cdpeq 2, 10, cr15, cr8, cr11, {2} │ │ │ │ + cdpvc 6, 15, cr15, cr8, cr10, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ @ instruction: 0xf64ce6ea │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ - vhsub.s8 d16, d11, d31 │ │ │ │ - vaddhn.i16 d16, q8, q10 │ │ │ │ - vshl.s8 d16, d30, d11 │ │ │ │ - vmull.p8 q8, d16, d24 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ + @ instruction: 0xf64a022f │ │ │ │ + @ instruction: 0xf2c074f4 │ │ │ │ + @ instruction: 0xf64a042e │ │ │ │ + @ instruction: 0xf2c07ef8 │ │ │ │ ldrmi r0, [r1], -lr, lsr #28 │ │ │ │ @ instruction: 0x46944610 │ │ │ │ @ instruction: 0x46164617 │ │ │ │ - vmin.s8 q15, , q4 │ │ │ │ - vsubl.s8 q8, d16, d12 │ │ │ │ - vhsub.s8 d16, d11, d30 │ │ │ │ - vshr.s64 d16, d4, #64 │ │ │ │ - vhadd.s8 d16, d11, d30 │ │ │ │ - vaddhn.i16 d16, q8, q10 │ │ │ │ - vshl.s8 d16, d30, d11 │ │ │ │ - @ instruction: 0xf2c00c98 │ │ │ │ - @ instruction: 0xf24b0c2e │ │ │ │ - vsubhn.i16 d16, q8, q8 │ │ │ │ - vmax.s8 d16, d11, d30 │ │ │ │ - vmull.p8 q8, d16, d24 │ │ │ │ + @ instruction: 0xf64ae6d8 │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ + @ instruction: 0xf64a022e │ │ │ │ + vmla.i d23, d16, d0[5] │ │ │ │ + @ instruction: 0xf64a002e │ │ │ │ + @ instruction: 0xf2c074f4 │ │ │ │ + @ instruction: 0xf64a042e │ │ │ │ + vqdmulh.s d23, d16, d0[6] │ │ │ │ + @ instruction: 0xf64a0c2e │ │ │ │ + @ instruction: 0xf2c076f0 │ │ │ │ + @ instruction: 0xf64a062e │ │ │ │ + @ instruction: 0xf2c07ef8 │ │ │ │ strmi r0, [pc], -lr, lsr #28 │ │ │ │ @ instruction: 0xf64ce6be │ │ │ │ - vrshr.s64 , q10, #64 │ │ │ │ - vhsub.s8 d16, d11, d31 │ │ │ │ - vsra.s64 d16, d0, #64 │ │ │ │ - vrhadd.s8 d16, d11, d30 │ │ │ │ - vshr.s64 d16, d4, #64 │ │ │ │ - vhadd.s8 d16, d11, d30 │ │ │ │ - vaddhn.i16 d16, q8, q10 │ │ │ │ - vshl.s8 d16, d30, d11 │ │ │ │ - vqshl.s64 d16, d12, #0 │ │ │ │ - vabd.s8 d16, d11, d30 │ │ │ │ - vsubhn.i16 d16, q8, q8 │ │ │ │ - vmax.s8 d16, d11, d30 │ │ │ │ - vmull.p8 q8, d16, d24 │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ + @ instruction: 0xf64a022f │ │ │ │ + vmla.f d23, d16, d0[4] │ │ │ │ + @ instruction: 0xf64a012e │ │ │ │ + vmla.i d23, d16, d0[5] │ │ │ │ + @ instruction: 0xf64a002e │ │ │ │ + @ instruction: 0xf2c074f4 │ │ │ │ + @ instruction: 0xf64a042e │ │ │ │ + vqdmlsl.s , d16, d0[7] │ │ │ │ + @ instruction: 0xf64a072e │ │ │ │ + @ instruction: 0xf2c076f0 │ │ │ │ + @ instruction: 0xf64a062e │ │ │ │ + @ instruction: 0xf2c07ef8 │ │ │ │ ldrmi r0, [r4], lr, lsr #28 │ │ │ │ @ instruction: 0xf64ce6a0 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ - vhadd.s8 d16, d11, d31 │ │ │ │ - vsubl.s8 q8, d16, d12 │ │ │ │ - vhsub.s8 d16, d11, d30 │ │ │ │ - vsra.s64 d16, d0, #64 │ │ │ │ - vrhadd.s8 d16, d11, d30 │ │ │ │ - vaddhn.i16 d16, q8, q10 │ │ │ │ - vshl.s8 d16, d30, d11 │ │ │ │ - @ instruction: 0xf2c00c98 │ │ │ │ - @ instruction: 0xf24b0c2e │ │ │ │ - vqshl.s64 d16, d12, #0 │ │ │ │ - vabd.s8 d16, d11, d30 │ │ │ │ - vmull.p8 q8, d16, d24 │ │ │ │ + vmla.i d21, d0, d0[1] │ │ │ │ + @ instruction: 0xf64a002f │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ + @ instruction: 0xf64a022e │ │ │ │ + vmla.f d23, d16, d0[4] │ │ │ │ + @ instruction: 0xf64a012e │ │ │ │ + @ instruction: 0xf2c074f4 │ │ │ │ + @ instruction: 0xf64a042e │ │ │ │ + vqdmulh.s d23, d16, d0[6] │ │ │ │ + @ instruction: 0xf64a0c2e │ │ │ │ + vqdmlsl.s , d16, d0[7] │ │ │ │ + @ instruction: 0xf64a072e │ │ │ │ + @ instruction: 0xf2c07ef8 │ │ │ │ strmi r0, [r6], -lr, lsr #28 │ │ │ │ - vmax.s8 d30, d27, d2 │ │ │ │ - vsubl.s8 q8, d16, d12 │ │ │ │ - vhsub.s8 d16, d11, d30 │ │ │ │ - vaddhn.i16 d16, q8, q10 │ │ │ │ - vshl.s8 d16, d30, d11 │ │ │ │ - @ instruction: 0xf2c00c98 │ │ │ │ - @ instruction: 0xf24b0c2e │ │ │ │ - vmull.p8 q8, d16, d24 │ │ │ │ + @ instruction: 0xf64ae682 │ │ │ │ + vrshr.s64 , q6, #64 │ │ │ │ + @ instruction: 0xf64a022e │ │ │ │ + @ instruction: 0xf2c074f4 │ │ │ │ + @ instruction: 0xf64a042e │ │ │ │ + vqdmulh.s d23, d16, d0[6] │ │ │ │ + @ instruction: 0xf64a0c2e │ │ │ │ + @ instruction: 0xf2c07ef8 │ │ │ │ strmi r0, [r8], -lr, lsr #28 │ │ │ │ strmi r4, [lr], -pc, lsl #12 │ │ │ │ svclt 0x0000e66e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4bc7c │ │ │ │ + bl 0xfec4bbbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ ldrmi r4, [ip], -ip, lsl #13 │ │ │ │ ldrmi r4, [r3], -r7, lsl #18 │ │ │ │ strls r4, [r0], #-1634 @ 0xfffff99e │ │ │ │ stc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrhteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsl #12 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtpl pc, [r4], r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ umulllt r4, r3, r9, r6 │ │ │ │ @@ -233891,84 +233843,84 @@ │ │ │ │ ldmdavs r4!, {r0, sp, lr, pc} │ │ │ │ ldmdavs r8!, {r2, r4, r8, r9, fp, ip}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0662800 │ │ │ │ @ instruction: 0x4601fedd │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ movwmi lr, #27089 @ 0x69d1 │ │ │ │ - bl 0x1f0558c │ │ │ │ + bl 0x1f054cc │ │ │ │ ldmdavs r3!, {r0, r1, r8, r9} │ │ │ │ qasxmi fp, ip, r8 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ movweq pc, #4547 @ 0x11c3 @ │ │ │ │ @ instruction: 0xf7ff4423 │ │ │ │ stclne 13, cr15, [r2], #-300 @ 0xfffffed4 │ │ │ │ mvnle r4, r5, lsr #5 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec4bd34 │ │ │ │ + bl 0xfec4bc74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1a00ff8 │ │ │ │ - blx 0xfed348ec │ │ │ │ + blx 0xfed3482c │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4bd5c │ │ │ │ + bl 0xfec4bc9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xc38984 │ │ │ │ + blmi 0xc388c4 │ │ │ │ @ instruction: 0x460eb099 │ │ │ │ vhsub.s8 d18, d11, d6 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vaddw.s8 q9, q8, d28 │ │ │ │ strmi r0, [r4], -lr, lsr #2 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xff531206 │ │ │ │ + blx 0xff531146 │ │ │ │ @ instruction: 0x1da7b9b8 │ │ │ │ vmax.s8 d20, d11, d5 │ │ │ │ - vmla.f d19, d0, d0[5] │ │ │ │ + vsra.s64 d18, d20, #64 │ │ │ │ andcs r0, r5, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1a14638 │ │ │ │ stmdblt r0, {r0, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andeq pc, fp, r4, lsl #2 │ │ │ │ @ instruction: 0xf1a04631 │ │ │ │ - blx 0xfed34888 │ │ │ │ + blx 0xfed347c8 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ stmibvc r3!, {r2, sp, lr, pc} │ │ │ │ - blcs 0x303874 │ │ │ │ + blcs 0x3037b4 │ │ │ │ andcs sp, r0, r0, lsl r9 │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r9, r8, lsr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0x46292250 │ │ │ │ @ instruction: 0xf1a0a803 │ │ │ │ @ instruction: 0xf1a9ee0c │ │ │ │ cmppcs r0, #2686976 @ p-variant is OBSOLETE @ 0x290000 │ │ │ │ andls r4, r1, r9, lsl r6 │ │ │ │ - rsbcc pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + adcscs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andls sl, r0, #196608 @ 0x30000 │ │ │ │ @ instruction: 0xf1b12201 │ │ │ │ stmdage r3, {r0, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff9b1284 │ │ │ │ + blx 0xff9b11c4 │ │ │ │ strmi sl, [r4], -r3, lsl #18 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xfe3b1292 │ │ │ │ + blx 0xfe3b11d2 │ │ │ │ bicsle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xe7c31938 │ │ │ │ @ instruction: 0xf83cf1b2 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -233991,33 +233943,33 @@ │ │ │ │ orrvs pc, r0, r0, asr #7 │ │ │ │ stmdbcs r0, {r0, r1, r2, r8, ip, pc} │ │ │ │ adchi pc, lr, r0 │ │ │ │ @ instruction: 0xf1aa2054 │ │ │ │ stmdbls r7, {r0, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ addhi pc, pc, r0, asr #6 │ │ │ │ - mrrccs 2, 4, pc, r0, cr6 @ │ │ │ │ + stcne 2, cr15, [r0], #280 @ 0x118 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwls r2, #49923 @ 0xc303 │ │ │ │ - strbtcs pc, [ip], -ip, asr #4 @ │ │ │ │ + ldrtne pc, [ip], ip, asr #4 @ │ │ │ │ ldrteq pc, [r1], -r0, asr #5 @ │ │ │ │ vabd.s8 d18, d11, d0 │ │ │ │ - vrshr.s64 d19, d8, #64 │ │ │ │ + vmlal.s q9, d16, d0[6] │ │ │ │ stmib sp, {r1, r2, r3, r5, r9}^ │ │ │ │ andls r1, r9, #1792 @ 0x700 │ │ │ │ tstcs r1, r8, lsl #22 │ │ │ │ movwlt lr, #6605 @ 0x19cd │ │ │ │ - bls 0x346558 │ │ │ │ + bls 0x346498 │ │ │ │ @ instruction: 0xf8cd463b │ │ │ │ @ instruction: 0xf1b18000 │ │ │ │ @ instruction: 0xf1b9fddd │ │ │ │ andle r0, pc, r0, lsl #30 │ │ │ │ - blx 0xfe6065fc │ │ │ │ - blx 0xfed30f60 │ │ │ │ + blx 0xfe60653c │ │ │ │ + blx 0xfed30ea0 │ │ │ │ @ instruction: 0xf7eef080 │ │ │ │ shsub16mi pc, r2, sp @ │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ @ instruction: 0xf1b14628 │ │ │ │ cdpne 13, 6, cr15, cr3, cr13, {6} │ │ │ │ mvnsle r4, ip, lsl r0 │ │ │ │ svceq 0x0000f1ba │ │ │ │ @@ -234025,111 +233977,111 @@ │ │ │ │ @ instruction: 0xf0a4fa94 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ @ instruction: 0xff78f7ee │ │ │ │ @ instruction: 0x46034632 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ ldc2 1, cr15, [sl, #708]! @ 0x2c4 │ │ │ │ andsmi r1, ip, r3, ror #28 │ │ │ │ - blls 0x2694d0 │ │ │ │ + blls 0x269410 │ │ │ │ movwls r2, #8449 @ 0x2101 │ │ │ │ - blls 0x2c65b8 │ │ │ │ - rscscc pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + blls 0x2c64f8 │ │ │ │ + subcc pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ movwhi lr, #2509 @ 0x9cd │ │ │ │ @ instruction: 0xf1b19b06 │ │ │ │ @ instruction: 0xf1b8fda9 │ │ │ │ mcrrle 15, 0, r0, r3, cr6 │ │ │ │ tstcs r1, fp, asr r6 │ │ │ │ vmax.s8 d20, d11, d24 │ │ │ │ - vmlal.s q10, d0, d0[3] │ │ │ │ + vrshr.s64 d19, d12, #64 │ │ │ │ strcc r0, [r1, -lr, lsr #4] │ │ │ │ ldc2 1, cr15, [ip, #708] @ 0x2c4 │ │ │ │ addsmi r9, pc, #10240 @ 0x2800 │ │ │ │ @ instruction: 0xf1b8d1b0 │ │ │ │ eorle r0, r8, r8, lsl #30 │ │ │ │ @ instruction: 0xf64c9b0d │ │ │ │ - @ instruction: 0xf2c054f4 │ │ │ │ + vmls.i d21, d0, d0[1] │ │ │ │ tstcs r1, pc, lsr #8 │ │ │ │ ldrtpl pc, [r7], -r3, lsl #10 @ │ │ │ │ vmax.s8 d20, d11, d24 │ │ │ │ - vqdmlal.s q10, d0, d0[4] │ │ │ │ + vrsra.s64 d19, d16, #64 │ │ │ │ @ instruction: 0xf8d6032e │ │ │ │ - bcs 0xfe200 │ │ │ │ + bcs 0xfe140 │ │ │ │ strtmi fp, [r2], -r8, lsl #30 │ │ │ │ vhsub.s8 d25, d11, d0 │ │ │ │ - vmlal.s q10, d0, d0[6] │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf1b1022e │ │ │ │ tstpcs r1, sp, ror sp @ p-variant is OBSOLETE │ │ │ │ vmax.s8 d20, d11, d24 │ │ │ │ - vsubl.s8 q10, d16, d0 │ │ │ │ + vrshr.s64 , q0, #64 │ │ │ │ @ instruction: 0xf1b1022e │ │ │ │ vmla.f32 , , │ │ │ │ - vrshr.s64 d20, d4, #64 │ │ │ │ + vmlal.s , d16, d0[5] │ │ │ │ tstcs r1, lr, lsr #4 │ │ │ │ @ instruction: 0xf1b14628 │ │ │ │ andcs pc, r0, sp, ror #26 │ │ │ │ tstcs r0, pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r1, fp, lsl #22 │ │ │ │ strtmi r9, [r8], -r0, lsl #6 │ │ │ │ vqdmulh.s d25, d11, d12 │ │ │ │ - vmvn.i32 d20, #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf1b1022e │ │ │ │ sbfx pc, r7, #26, #16 │ │ │ │ ldrle r0, [r6, #-1665] @ 0xfffff97f │ │ │ │ movwmi pc, #25539 @ 0x63c3 @ │ │ │ │ svcvc 0x0000f410 │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ eorsle r0, r8, r4, asr r0 │ │ │ │ @ instruction: 0xf892f1aa │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ movwcs sp, #15792 @ 0x3db0 │ │ │ │ - ldclcc 2, cr15, [r8], #-300 @ 0xfffffed4 │ │ │ │ + stclcs 2, cr15, [r8], {75} @ 0x4b │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf04f2102 │ │ │ │ movwls r0, #51207 @ 0xc807 │ │ │ │ - b 0x11aeb24 │ │ │ │ + b 0x11aea64 │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ movwls r0, #45504 @ 0xb1c0 │ │ │ │ @ instruction: 0xf3c0b991 │ │ │ │ - bllt 0xfe141514 │ │ │ │ + bllt 0xfe141454 │ │ │ │ @ instruction: 0xf1aa2054 │ │ │ │ mcrne 8, 0, pc, cr3, cr9, {3} @ │ │ │ │ ldcle 3, cr9, [r7, #40] @ 0x28 │ │ │ │ vcgt.s8 d18, d11, d7 │ │ │ │ - vmull.s8 , d16, d0 │ │ │ │ + @ instruction: 0xf2c02cd0 │ │ │ │ tstcs r1, lr, lsr #24 │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ str r9, [pc, -ip, lsl #6]! │ │ │ │ qaddls r2, r4, r7 │ │ │ │ @ instruction: 0xf868f1aa │ │ │ │ @ instruction: 0x1e039907 │ │ │ │ stcle 3, cr9, [r5, #40] @ 0x28 │ │ │ │ vcgt.s8 d18, d11, d7 │ │ │ │ - @ instruction: 0xf2c03c90 │ │ │ │ + vqdmulh.s d18, d16, d0[4] │ │ │ │ @ instruction: 0xf04f0c2e │ │ │ │ movwls r0, #51206 @ 0xc806 │ │ │ │ @ instruction: 0xf1aae71e │ │ │ │ mcrne 8, 0, pc, cr3, cr9, {2} @ │ │ │ │ @ instruction: 0xf77f930a │ │ │ │ movwcs sl, #16247 @ 0x3f77 │ │ │ │ - ldclcc 2, cr15, [r0], #-300 @ 0xfffffed4 │ │ │ │ + stclcs 2, cr15, [r0], {75} @ 0x4b │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf04f2102 │ │ │ │ movwls r0, #51207 @ 0xc807 │ │ │ │ subscs lr, r4, lr, lsl #14 │ │ │ │ @ instruction: 0xf1aa9107 │ │ │ │ stmdbls r7, {r0, r1, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ svcge 0x0064f77f │ │ │ │ vcgt.s8 d18, d11, d7 │ │ │ │ - vmull.s8 , d16, d8 │ │ │ │ + @ instruction: 0xf2c02cd8 │ │ │ │ @ instruction: 0xf04f0c2e │ │ │ │ movwls r0, #51205 @ 0xc805 │ │ │ │ svclt 0x0000e6fc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -234156,27 +234108,27 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4c11c │ │ │ │ + bl 0xfec4c05c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe8 │ │ │ │ strmi r5, [lr], -r8 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addcs pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8d22001 │ │ │ │ ldmib r2, {r3, r6, r7, sp}^ │ │ │ │ strtmi r1, [r2], -sp, lsl #8 │ │ │ │ - blx 0x13b0f80 │ │ │ │ + blx 0x13b0ec0 │ │ │ │ @ instruction: 0x4605b198 │ │ │ │ and fp, r9, ip, lsl r9 │ │ │ │ - bne 0xa05f60 │ │ │ │ + bne 0xa05ea0 │ │ │ │ strtmi sp, [r2], -r6 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ cdp2 1, 7, cr15, cr12, cr12, {5} │ │ │ │ ldclle 8, cr2, [r5] │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf1ac9100 │ │ │ │ @@ -234185,15 +234137,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ bicsmi pc, r0, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf64a681b │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vsra.s64 d19, d20, #64 │ │ │ │ eorscs r0, r8, #1073741835 @ 0x4000000b │ │ │ │ svclt 0x00004718 │ │ │ │ orrscc pc, ip, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vsubl.u q1, d15, d0 │ │ │ │ @ instruction: 0xf8438f5b │ │ │ │ andcs r2, r0, r0, lsr #32 │ │ │ │ @@ -234214,19 +234166,19 @@ │ │ │ │ @ instruction: 0xf04f600b │ │ │ │ strtmi r0, [r8], -r0, lsl #6 │ │ │ │ andscc r2, r8, #0, 2 │ │ │ │ mulhi r0, r2, r8 │ │ │ │ stc2l 1, cr15, [lr, #512]! @ 0x200 │ │ │ │ cmplt r8, r6, lsl #12 │ │ │ │ vhsub.s8 d18, d11, d6 │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vaddw.s8 q9, q8, d28 │ │ │ │ @ instruction: 0xf1a1012e │ │ │ │ stmdacs r0, {r0, r1, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi fp, [r5], -r8, lsl #30 │ │ │ │ - bicmi pc, r0, fp, asr #4 │ │ │ │ + tstpmi r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ movlt pc, #9920 @ 0x26c0 │ │ │ │ orrpl pc, r1, #54525952 @ 0x3400000 │ │ │ │ ldmdavs fp, {r2, r4, r8, r9, ip, sp} │ │ │ │ svceq 0x0006f013 │ │ │ │ adchi pc, r9, r0, asr #32 │ │ │ │ @@ -234237,65 +234189,65 @@ │ │ │ │ @ instruction: 0xf50d8087 │ │ │ │ strbmi r5, [sl], -r1, lsl #7 │ │ │ │ @ instruction: 0x46203310 │ │ │ │ @ instruction: 0xf1ac681b │ │ │ │ @ instruction: 0x4605fad9 │ │ │ │ @ instruction: 0xf1374630 │ │ │ │ @ instruction: 0xf50dfad3 │ │ │ │ - blmi 0x1449660 │ │ │ │ + blmi 0x14495a0 │ │ │ │ ldmdavs sl, {r2, r3, r8, ip, sp} │ │ │ │ subsmi r6, sl, fp, lsl #16 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addshi pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf50d4628 │ │ │ │ andlt r5, r5, r0, lsl #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vcge.s8 q12, , q8 │ │ │ │ - vsra.s64 d20, d16, #64 │ │ │ │ + vaddw.s8 q10, q0, d0 │ │ │ │ mcrrmi 1, 2, r0, r1, cr14 │ │ │ │ @ instruction: 0xf854e002 │ │ │ │ teqlt r9, #12, 30 @ 0x30 │ │ │ │ strtmi r6, [r8], -r3, lsr #17 │ │ │ │ stmdacs r0, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ stmdavs r3!, {r0, r1, r2, r4, r5, r6, r7, ip, lr, pc} │ │ │ │ vst2.8 {d27-d30}, [pc], r3 │ │ │ │ smlabbcs r0, r0, r2, r5 │ │ │ │ @ instruction: 0xf1a0a803 │ │ │ │ smlatbcs r0, r0, fp, lr │ │ │ │ - sbcmi pc, r4, fp, asr #4 │ │ │ │ + andsmi pc, r4, fp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1731786 │ │ │ │ - blle 0x5fc8dc │ │ │ │ + blx 0x17316c6 │ │ │ │ + blle 0x5fc81c │ │ │ │ strtmi r6, [r9], -r3, ror #16 │ │ │ │ @ instruction: 0x47984638 │ │ │ │ movslt r4, #4, 12 @ 0x400000 │ │ │ │ - blx 0x5b16a8 │ │ │ │ + blx 0x5b15e8 │ │ │ │ strtmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0xf8d74625 │ │ │ │ @ instruction: 0xf1aa8000 │ │ │ │ @ instruction: 0xf8c7fba3 │ │ │ │ ldr r8, [r3, r0]! │ │ │ │ streq pc, [r1, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf174e7b0 │ │ │ │ stmdavs r3, {r0, r1, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xd1ab2b26 │ │ │ │ - sbcsmi pc, r0, fp, asr #4 │ │ │ │ + eormi pc, r0, fp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x123170c │ │ │ │ + blx 0x123164c │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - adcsmi pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + andmi pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ svclt 0x00182800 │ │ │ │ ldrmi r4, [r9], -r2, lsl #12 │ │ │ │ stmdage r3, {r0, r9, ip, pc} │ │ │ │ vhsub.s8 d18, d11, d1 │ │ │ │ - vshl.s64 q10, q4, #0 │ │ │ │ + vabal.s8 q10, d0, d24 │ │ │ │ strls r0, [r0, #-1326] @ 0xfffffad2 │ │ │ │ stc2l 1, cr15, [r6, #-708] @ 0xfffffd3c │ │ │ │ @ instruction: 0xf1aea803 │ │ │ │ mcrne 8, 0, pc, cr5, cr1, {5} @ │ │ │ │ stmdage r3, {r2, r3, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ mrrc2 1, 10, pc, r0, cr12 @ │ │ │ │ andls lr, r0, r2, asr #15 │ │ │ │ @@ -234309,203 +234261,203 @@ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ orrpl pc, r1, sp, lsl #10 │ │ │ │ @ instruction: 0xf5003110 │ │ │ │ andscc r5, r8, sp │ │ │ │ stmib sp, {r0, r3, fp, sp, lr}^ │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ @ instruction: 0xf74c71a1 │ │ │ │ - @ instruction: 0x4605ea78 │ │ │ │ + @ instruction: 0x4605ead8 │ │ │ │ @ instruction: 0xf174e768 │ │ │ │ @ instruction: 0xf04ff9bb │ │ │ │ @ instruction: 0x232835ff │ │ │ │ strb r6, [r1, -r3]! │ │ │ │ ldc2l 1, cr15, [lr, #-708]! @ 0xfffffd3c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r0, r4, r0, lsl #14 │ │ │ │ - addeq sl, r1, r6, lsl sp │ │ │ │ - msrmi (UNDEF: 100), sl │ │ │ │ + eorseq r0, r4, r0, asr r6 │ │ │ │ + ldrdeq sl, [r1], r6 │ │ │ │ + @ instruction: 0x31b4f64a │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0592238 │ │ │ │ svclt 0x0000bdb5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4c3b8 │ │ │ │ + bl 0xfec4c2f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - blx 0x12b1348 │ │ │ │ + blx 0x12b1288 │ │ │ │ stc2 0, cr15, [r0], #-164 @ 0xffffff5c │ │ │ │ vnmls.f64 d4, d13, d21 │ │ │ │ rsccs r2, r0, r0, ror pc │ │ │ │ ldrbtmi r6, [fp], #-2085 @ 0xfffff7db │ │ │ │ @ instruction: 0xf5a5681b │ │ │ │ @ instruction: 0xf5a55108 │ │ │ │ ldmdbcc r0, {r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf8d650d1 │ │ │ │ @ instruction: 0xf1ae7080 │ │ │ │ strmi pc, [r3], -r5, asr #19 │ │ │ │ ldrtmi r6, [r8], -r3, ror #10 │ │ │ │ mrc2 7, 4, pc, cr12, cr1, {7} │ │ │ │ ldmiblt r9!, {r0, r5, r7, r8, sl, fp, sp, lr}^ │ │ │ │ - bllt 0xf50980 │ │ │ │ + bllt 0xf508c0 │ │ │ │ cmpeq ip, r6, asr r9 │ │ │ │ - blx 0xffeb1398 │ │ │ │ + blx 0xffeb12d8 │ │ │ │ andcs r1, r0, #2432 @ 0x980 │ │ │ │ msreq SPSR_, r4, lsl #2 │ │ │ │ @ instruction: 0xf1802002 │ │ │ │ ldrtmi pc, [r0], -r5, ror #22 @ │ │ │ │ - blx 0xfe231878 │ │ │ │ + blx 0xfe2317b8 │ │ │ │ eoreq pc, r0, r4, lsl #2 │ │ │ │ @ instruction: 0xf906f195 │ │ │ │ @ instruction: 0xf1994630 │ │ │ │ stmdami pc, {r0, r6, fp, ip, sp, lr, pc} @ │ │ │ │ - blx 0x1fb188c │ │ │ │ + blx 0x1fb17cc │ │ │ │ @ instruction: 0xf199480d │ │ │ │ @ instruction: 0x4628f83b │ │ │ │ - blx 0x10b2f6e │ │ │ │ + blx 0xfe8b2eae │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0102003 │ │ │ │ stmdacs r0, {r0, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stclvs 0, cr13, [r3, #-864]! @ 0xfffffca0 │ │ │ │ ldrb r6, [r5, r3] │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0102003 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ stclvs 0, cr13, [r3, #-832]! @ 0xfffffcc0 │ │ │ │ strb r6, [sp, r3] │ │ │ │ - umulleq sl, r1, lr, ip │ │ │ │ + addeq sl, r1, lr, asr sp │ │ │ │ addseq r5, r5, ip, lsl ip │ │ │ │ vnmls.f64 d4, d13, d8 │ │ │ │ tstcs r1, r0, ror pc │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ tstcs r0, r4, asr r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - addeq sl, r1, r0, lsl #24 │ │ │ │ + addeq sl, r1, r0, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec4c498 │ │ │ │ + bl 0xfec4c3d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d8, d0 │ │ │ │ - vsra.s64 q8, q2, #64 │ │ │ │ - blmi 0x175764 │ │ │ │ + vaddw.s8 q8, q0, d20 │ │ │ │ + blmi 0x1756a4 │ │ │ │ mulls r0, r1, r2 │ │ │ │ - blx 0xff1317ca │ │ │ │ - eorseq r0, r4, r4, asr r7 │ │ │ │ + blx 0xff13170a │ │ │ │ + eorseq r0, r4, r4, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec4c4c0 │ │ │ │ + bl 0xfec4c400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1740ff8 │ │ │ │ stmdavs r0, {r0, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [sl, #-1016]! @ 0xfffffc08 │ │ │ │ movwcs r4, #576 @ 0x240 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4c4e8 │ │ │ │ + bl 0xfec4c428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0x46024615 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf85c2108 │ │ │ │ @ instruction: 0xf8d00004 │ │ │ │ @ instruction: 0x91010290 │ │ │ │ @ instruction: 0xf50021b1 │ │ │ │ strls r5, [r0, #-13] │ │ │ │ @ instruction: 0xf74c3018 │ │ │ │ - andlt lr, r3, sl, lsr #19 │ │ │ │ + andlt lr, r3, sl, lsl #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r1, r8, ror fp │ │ │ │ + addeq sl, r1, r8, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec4c538 │ │ │ │ + bl 0xfec4c478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe0 │ │ │ │ addlt r5, r7, r8 │ │ │ │ movwcs r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf8d09103 │ │ │ │ movwls r0, #17040 @ 0x4290 │ │ │ │ movweq lr, #6605 @ 0x19cd │ │ │ │ andscs pc, r0, sp, lsl #17 │ │ │ │ ldmdavs fp, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf7f20300 │ │ │ │ @ instruction: 0xf067f95b │ │ │ │ andls pc, r2, pc, lsr r8 @ │ │ │ │ stmdage r1, {r3, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ - @ instruction: 0x21a9f644 │ │ │ │ + mvnne pc, r4, asr #12 │ │ │ │ smlabteq pc, r0, r2, pc @ │ │ │ │ - blx 0xffb33310 │ │ │ │ + blx 0xffb33250 │ │ │ │ @ instruction: 0xf0679802 │ │ │ │ @ instruction: 0xf7f2f95f │ │ │ │ - blmi 0x4b390c │ │ │ │ - blls 0x24f3f4 │ │ │ │ + blmi 0x4b384c │ │ │ │ + blls 0x24f334 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ stmdage r1, {r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - cmnpcs r1, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x11b1f644 │ │ │ │ smlabteq pc, r0, r2, pc @ │ │ │ │ - blx 0xff3b334c │ │ │ │ + blx 0xff3b328c │ │ │ │ @ instruction: 0xf1b1e7e3 │ │ │ │ svclt 0x0000fc69 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec4c5cc │ │ │ │ + bl 0xfec4c50c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r1, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xffacf7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4c5f4 │ │ │ │ + bl 0xfec4c534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ strmi r2, [r4], -r1, lsl #2 │ │ │ │ - blx 0xfe131ac8 │ │ │ │ + blx 0xfe131a08 │ │ │ │ tstpvs r8, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - rscmi pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + eorsmi pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1b1681b │ │ │ │ @ instruction: 0xf5a5fa73 │ │ │ │ strtmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r9, sp} │ │ │ │ - mcr2 7, 7, pc, cr10, cr12, {0} @ │ │ │ │ + @ instruction: 0xff4af71c │ │ │ │ @ instruction: 0xf1904620 │ │ │ │ andcs pc, r0, #37120 @ 0x9100 │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0000e778 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec4c648 │ │ │ │ + bl 0xfec4c588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xff6ef7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4c670 │ │ │ │ + bl 0xfec4c5b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ suble r2, r0, r0, lsl #16 │ │ │ │ rsbcs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ strmi pc, [r5], -r7, lsr #31 │ │ │ │ rsbsle r2, r4, r0, lsl #16 │ │ │ │ @@ -234520,15 +234472,15 @@ │ │ │ │ stmdbvs r3!, {r0, r1, r3, r5, r8, sp, lr}^ │ │ │ │ stmibvs r3!, {r0, r1, r3, r5, r6, r8, sp, lr} │ │ │ │ stmibvs r3!, {r0, r1, r3, r5, r7, r8, sp, lr}^ │ │ │ │ ldmib r4, {r0, r1, r3, r5, r6, r7, r8, sp, lr}^ │ │ │ │ rsbvs r3, sl, #8, 4 @ 0x80000000 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r9, sp, lr}^ │ │ │ │ cmnvs sl, #-1610612736 @ 0xa0000000 │ │ │ │ - blvs 0x9ce178 │ │ │ │ + blvs 0x9ce0b8 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r7, r8, r9, sp, lr}^ │ │ │ │ strbtvs r3, [sl], #-526 @ 0xfffffdf2 │ │ │ │ stcvs 4, cr6, [r3], #-172 @ 0xffffff54 │ │ │ │ stcvs 4, cr6, [r3, #-684]! @ 0xfffffd54 │ │ │ │ cdpvs 5, 2, cr6, cr3, cr11, {1} │ │ │ │ stcvs 5, cr6, [r3], #684 @ 0x2ac │ │ │ │ stcvs 4, cr6, [r3, #940]! @ 0x3ac │ │ │ │ @@ -234551,16 +234503,16 @@ │ │ │ │ stmdbvs r3!, {r0, r1, r4, r5, r6, r7, sp, lr} │ │ │ │ stmdbvs r3!, {r0, r1, r4, r5, r8, sp, lr}^ │ │ │ │ stmibvs r3!, {r0, r1, r4, r5, r6, r8, sp, lr} │ │ │ │ stmibvs r3!, {r0, r1, r4, r5, r7, r8, sp, lr}^ │ │ │ │ stchi 1, cr6, [r3], #-972 @ 0xfffffc34 │ │ │ │ ldmib r4, {r0, r1, r4, r5, sl, pc}^ │ │ │ │ teqvs r2, #-1610612736 @ 0xa0000000 │ │ │ │ - blvs 0x9ce114 │ │ │ │ - blvs 0xfe9ce318 │ │ │ │ + blvs 0x9ce054 │ │ │ │ + blvs 0xfe9ce258 │ │ │ │ stcvs 3, cr6, [r3], #-716 @ 0xfffffd34 │ │ │ │ stcvs 4, cr6, [r3, #-204]! @ 0xffffff34 │ │ │ │ mcrvs 4, 1, r6, cr3, cr3, {5} │ │ │ │ stcvs 5, cr6, [r3], #204 @ 0xcc │ │ │ │ stcvs 4, cr6, [r3, #460]! @ 0x1cc │ │ │ │ mcrvs 4, 5, r6, cr3, cr3, {7} │ │ │ │ tstcs r0, r3, ror r5 │ │ │ │ @@ -234586,21 +234538,21 @@ │ │ │ │ @ instruction: 0xf005e8df │ │ │ │ stmvc r3, {r5, r7, r8, r9, fp, pc} │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ andspl r1, r7, #6029312 @ 0x5c0000 │ │ │ │ @ instruction: 0x17174517 │ │ │ │ - bcc 0x6bb230 │ │ │ │ + bcc 0x6bb170 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ stccs 0, cr0, [fp, #-176]! @ 0xffffff50 │ │ │ │ - tstppl ip, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi (UNDEF: 108), fp │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorcs fp, r0, #20, 30 @ 0x50 │ │ │ │ strtmi r2, [r0], -sl, lsl #4 │ │ │ │ @ instruction: 0xf9baf141 │ │ │ │ andne lr, r0, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf1ac4638 │ │ │ │ stmdavs r3!, {r0, r2, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @@ -234611,64 +234563,64 @@ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrdcc pc, [r8], #136 @ 0x88 │ │ │ │ @ instruction: 0xf6484620 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ ldmibvs sl, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf998f141 │ │ │ │ @ instruction: 0xf508e7dc │ │ │ │ strtmi r5, [r0], -sp, lsl #6 │ │ │ │ vcge.s8 d19, d11, d16 │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vmla.f d20, d0, d0[5] │ │ │ │ ldmdb r3, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf1412302 │ │ │ │ strb pc, [pc, fp, lsl #19] @ │ │ │ │ cdp2 0, 12, cr15, cr6, cr0, {3} │ │ │ │ mrrcne 8, 8, r6, sl, cr3 │ │ │ │ - blcs 0x10d870 │ │ │ │ + blcs 0x10d7b0 │ │ │ │ vhadd.s8 , q0, q13 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs fp, {r0, r4, r7, r8, r9} │ │ │ │ rsbsle r2, r9, r0, lsl #22 │ │ │ │ strcc r2, [r1], -r0, lsl #12 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ cdp2 0, 11, cr15, cr2, cr0, {3} │ │ │ │ - blcs 0x10f898 │ │ │ │ - blcc 0x169850 │ │ │ │ - blcs 0x10d8a0 │ │ │ │ + blcs 0x10f7d8 │ │ │ │ + blcc 0x169790 │ │ │ │ + blcs 0x10d7e0 │ │ │ │ ldrtmi sp, [r2], -r3, asr #32 │ │ │ │ @ instruction: 0xf6484620 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf141012e │ │ │ │ str pc, [r9, r5, ror #18]! │ │ │ │ - blx 0xff431d4c │ │ │ │ + blx 0xff431c8c │ │ │ │ @ instruction: 0xf6484602 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ @ instruction: 0xf95af141 │ │ │ │ @ instruction: 0x4620e79e │ │ │ │ - tstppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi (UNDEF: 96), fp │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf968f140 │ │ │ │ @ instruction: 0xf8d8e796 │ │ │ │ @ instruction: 0xf64530cc │ │ │ │ - vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ @ instruction: 0xf8d30132 │ │ │ │ ldmdavs r8, {r5, sl, ip, sp} │ │ │ │ @ instruction: 0xf9b2f13f │ │ │ │ movlt r1, #16896 @ 0x4200 │ │ │ │ vmax.s8 d20, d11, d16 │ │ │ │ - vaddw.s8 , q0, d4 │ │ │ │ + vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf141012e │ │ │ │ @ instruction: 0xe781f93d │ │ │ │ - blx 0xfe831d9c │ │ │ │ + blx 0xfe831cdc │ │ │ │ @ instruction: 0xf04fe7d6 │ │ │ │ strdcs r3, [r1, -pc] │ │ │ │ @ instruction: 0xf13f4620 │ │ │ │ qadd8mi pc, r8, r1 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -234684,68 +234636,68 @@ │ │ │ │ str pc, [sl, sp, lsl #31]! │ │ │ │ bicmi pc, r0, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andvs r6, r3, fp, lsl r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf8d8e78b │ │ │ │ strtmi r3, [r0], -ip, asr #1 │ │ │ │ - tstppl r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppmi r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtcc pc, [r0], #-2259 @ 0xfffff72d │ │ │ │ @ instruction: 0xf141681a │ │ │ │ strb pc, [r7, -r3, lsl #18] @ │ │ │ │ usada8 r9, lr, r6, r4 │ │ │ │ - msreq (UNDEF: 96), r5 │ │ │ │ + asrsvc pc, r5, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbseq pc, r8, r5, asr #12 │ │ │ │ + sbcvc pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbcs r4, r5, #1024 @ 0x400 │ │ │ │ - blx 0xfeab1d78 │ │ │ │ - eorseq r0, r4, r4, ror #14 │ │ │ │ + blx 0xfeab1cb8 │ │ │ │ + ldrhteq r0, [r4], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 4, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [r9], r7, ror #1 │ │ │ │ strmi r4, [ip], -r6, asr #23 │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r2, r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9365 │ │ │ │ @ instruction: 0xf1a00300 │ │ │ │ @ instruction: 0xf414e81e │ │ │ │ suble r4, r7, r0, lsl #11 │ │ │ │ - ldrbvs pc, [pc, #1611]! @ 0xf5e0f @ │ │ │ │ - ldrvc pc, [pc, #1735]! @ 0xf5e8f │ │ │ │ + ldrbvs pc, [pc, #1611]! @ 0xf5d4f @ │ │ │ │ + ldrvc pc, [pc, #1735]! @ 0xf5dcf │ │ │ │ vst4.8 {d20-d23}, [pc :128], r5 │ │ │ │ @ instruction: 0xf6c7426f │ │ │ │ eormi r6, sl, r7, lsl #5 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ rsclt r8, fp, #1073741851 @ 0x4000001b │ │ │ │ @ instruction: 0xf0402b11 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :128], r9 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x43ab0310 │ │ │ │ msrhi SPSR_x, r0 │ │ │ │ @ instruction: 0xf860f7f4 │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ msrhi SPSR_s, r0, asr #32 │ │ │ │ - blx 0x5b37c6 │ │ │ │ + blx 0x5b3706 │ │ │ │ @ instruction: 0xff94f1a7 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ sbchi pc, pc, r0 │ │ │ │ @ instruction: 0xf10004eb │ │ │ │ @ instruction: 0xf5a6812f │ │ │ │ strtmi r5, [r0], -r0, lsl #14 │ │ │ │ - blx 0xa337e2 │ │ │ │ + blx 0xa33722 │ │ │ │ strvc pc, [r4, -r7, lsr #11] │ │ │ │ ldrdcc pc, [r0], r7 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blmi 0xfea15d7c │ │ │ │ - blls 0x1a4f898 │ │ │ │ + blmi 0xfea15cbc │ │ │ │ + blls 0x1a4f7d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -sl, asr #2 │ │ │ │ tstcs r0, r7, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -234769,15 +234721,15 @@ │ │ │ │ @ instruction: 0xf1365508 │ │ │ │ ldccc 14, cr15, [r0, #-436] @ 0xfffffe4c │ │ │ │ @ instruction: 0xf7f14683 │ │ │ │ stmmi r8, {r0, r1, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff3ef197 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7464628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ adchi pc, lr, r0 │ │ │ │ @ instruction: 0xf7f14630 │ │ │ │ @ instruction: 0x4605fbb7 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8c0d001 │ │ │ │ @ instruction: 0xf5a58034 │ │ │ │ andcs r5, r0, #8, 6 @ 0x20000000 │ │ │ │ @@ -234786,54 +234738,54 @@ │ │ │ │ tstcc r4, r9 │ │ │ │ addlt pc, r0, #12779520 @ 0xc30000 │ │ │ │ addcs r3, r0, #20 │ │ │ │ ldrdcc pc, [ip], #138 @ 0x8a │ │ │ │ sbccc pc, ip, fp, asr #17 │ │ │ │ ldrdcc pc, [r8], #138 @ 0x8a │ │ │ │ sbccc pc, r8, fp, asr #17 │ │ │ │ - mcrr 7, 1, pc, r4, cr10 @ │ │ │ │ + stc 7, cr15, [r4], #104 @ 0x68 │ │ │ │ svclt 0x004402a6 │ │ │ │ @ instruction: 0xf8cb9b71 │ │ │ │ @ instruction: 0x032030b4 │ │ │ │ rsccs sp, r0, #116, 8 @ 0x74000000 │ │ │ │ stmdage ip!, {r8, sp} │ │ │ │ svc 0x0074f19f │ │ │ │ stmdage sp!, {r8, sp} │ │ │ │ - blx 0xfe6b1f72 │ │ │ │ + blx 0xfe6b1eb2 │ │ │ │ @ instruction: 0xf197a82d │ │ │ │ tstpcs r0, r3, lsl #30 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf194a834 │ │ │ │ mvneq pc, r5, lsl #30 │ │ │ │ strls sl, [ip, #-2051]! @ 0xfffff7fd │ │ │ │ - blls 0x1d6563c │ │ │ │ + blls 0x1d6557c │ │ │ │ rsceq r9, r2, #134217729 @ 0x8000001 │ │ │ │ @ instruction: 0xf8cdbf48 │ │ │ │ @ instruction: 0xf194910c │ │ │ │ @ instruction: 0xf44ffd43 │ │ │ │ stmdage r3, {r7, r8, sp} │ │ │ │ stc2l 1, cr15, [ip, #-592]! @ 0xfffffdb0 │ │ │ │ stmdage r3, {r0, r8, sp} │ │ │ │ stc2l 1, cr15, [r6, #-592] @ 0xfffffdb0 │ │ │ │ @ instruction: 0xf180a80c │ │ │ │ - bge 0x12339d0 │ │ │ │ + bge 0x1233910 │ │ │ │ andcs sl, r0, ip, lsl #18 │ │ │ │ @ instruction: 0xffc0f17f │ │ │ │ @ instruction: 0xff16f064 │ │ │ │ stmdb r7, {r2, r3, r5, r8, r9, fp, sp, pc}^ │ │ │ │ vand q8, , q6 │ │ │ │ - vsubl.s8 , d16, d29 │ │ │ │ + vmlal.s q8, d16, d1[7] │ │ │ │ stmdbge r3, {r0, r1, r2, r3, r9} │ │ │ │ @ instruction: 0xf195a840 │ │ │ │ stmdbge r4, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf17f2002 │ │ │ │ stmdage r3, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stc2 1, cr15, [lr, #-592] @ 0xfffffdb0 │ │ │ │ eorsle r2, fp, r0, lsl #24 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xf5990 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xf58d0 @ │ │ │ │ @ instruction: 0xf198a82d │ │ │ │ ldmdage r4!, {r0, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mrc2 1, 4, pc, cr8, cr4, {4} │ │ │ │ @ instruction: 0xf197a82d │ │ │ │ stmdami r7, {r0, r1, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ stc2 1, cr15, [r0], {152} @ 0x98 │ │ │ │ @ instruction: 0xf1b8e73f │ │ │ │ @@ -234860,16 +234812,16 @@ │ │ │ │ @ instruction: 0xf8c59b70 │ │ │ │ ldrb r3, [lr, -r8, asr #10]! │ │ │ │ ldmdage r4!, {r0, r2, r3, r5, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf990f195 │ │ │ │ ldr r9, [pc, r1, asr #24]! │ │ │ │ vst1.8 {d20-d22}, [pc :128], r8 │ │ │ │ @ instruction: 0xf7464100 │ │ │ │ - strtmi pc, [r8], -r1, lsr #18 │ │ │ │ - blx 0xfff339aa │ │ │ │ + strtmi pc, [r8], -r1, lsl #19 │ │ │ │ + blx 0xfff338ea │ │ │ │ ldrtmi lr, [fp], -r8, asr #14 │ │ │ │ andcs r9, r4, #1851392 @ 0x1c4000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ @ instruction: 0x4607fcd3 │ │ │ │ sbcle r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0xf1ad20e0 │ │ │ │ mlasvs r8, sp, sp, pc @ │ │ │ │ @@ -234885,15 +234837,15 @@ │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ rsccs sp, r0, sp, lsr #1 │ │ │ │ stc2 1, cr15, [r4, #692] @ 0x2b4 │ │ │ │ @ instruction: 0xe7a86038 │ │ │ │ ldrtmi r4, [sl], -r1, lsl #12 │ │ │ │ sbcsvc pc, r9, pc, asr #8 │ │ │ │ ldc2l 1, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ - blle 0x17d294 │ │ │ │ + blle 0x17d1d4 │ │ │ │ @ instruction: 0xf058462f │ │ │ │ movwcs pc, #2183 @ 0x887 @ │ │ │ │ andcs r4, r4, #76546048 @ 0x4900000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ stmdacs r0, {r0, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr13, cr15, {1} │ │ │ │ ldrt r6, [sl], r7 │ │ │ │ @@ -234904,27 +234856,27 @@ │ │ │ │ @ instruction: 0xf8c50554 │ │ │ │ @ instruction: 0xe7263550 │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ svclt 0x0000e6b7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ addseq r5, r5, ip, lsl ip │ │ │ │ ldrbtmi pc, [lr], #-1103 @ 0xfffffbb1 @ │ │ │ │ - ldrbtvc pc, [pc], #1743 @ 0xf5acc @ │ │ │ │ + ldrbtvc pc, [pc], #1743 @ 0xf5a0c @ │ │ │ │ @ instruction: 0xf1b1e6ad │ │ │ │ vtst.8 , , │ │ │ │ - vmvn.i32 d21, #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q10, d16, d8 │ │ │ │ vhsub.s8 d16, d11, d30 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - blmi 0x17dae8 │ │ │ │ + blmi 0x17da28 │ │ │ │ rsbcs pc, r9, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xffa2f144 │ │ │ │ - eorseq r0, r4, r4, ror r7 │ │ │ │ + eorseq r0, r4, r4, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4ccfc │ │ │ │ + bl 0xfec4cc3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ andcs r4, r8, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ biclt pc, r8, r1, ror #24 │ │ │ │ movwcs r6, #2082 @ 0x822 │ │ │ │ @@ -234942,44 +234894,44 @@ │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4cd64 │ │ │ │ + bl 0xfec4cca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrne 15, 0, r0, cr4, cr8, {7} │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ vqdmulh.s d29, d2, d22 │ │ │ │ vrsra.s64 q10, q0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf64a2238 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vsra.s64 d19, d20, #64 │ │ │ │ vrhadd.s8 d16, d4, d29 │ │ │ │ vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0x47980095 │ │ │ │ @ instruction: 0x53b8f244 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ addsmi r6, ip, #1769472 @ 0x1b0000 │ │ │ │ strcs fp, [r0], #-3880 @ 0xfffff0d8 │ │ │ │ vhsub.s8 d29, d4, d8 │ │ │ │ vrsra.s64 , q4, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ eormi pc, r4, r3, asr r8 @ │ │ │ │ stmdavs r4!, {r2, r8, ip, sp, pc} │ │ │ │ adcspl pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - blx 0xffd33bbc │ │ │ │ + blx 0xffd33afc │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4cdd8 │ │ │ │ + bl 0xfec4cd18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ andscs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ movwlt pc, #35827 @ 0x8bf3 @ │ │ │ │ andcc lr, r0, #212, 18 @ 0x350000 │ │ │ │ @@ -235006,143 +234958,143 @@ │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r8], r1, lsl #1 │ │ │ │ @ instruction: 0x461f4691 │ │ │ │ - blle 0x15bd47c │ │ │ │ + blle 0x15bd3bc │ │ │ │ ldrbmi pc, [r0, #578] @ 0x242 @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ vadd.i8 d22, d4, d27 │ │ │ │ @ instruction: 0xf2c054b8 │ │ │ │ eorscs r0, r8, #-1795162112 @ 0x95000000 │ │ │ │ - msrmi (UNDEF: 100), sl │ │ │ │ + @ instruction: 0x31b4f64a │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adcspl pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ eorsle r4, r7, #-536870903 @ 0xe0000009 │ │ │ │ - bpl 0xff7325a4 │ │ │ │ - beq 0xfe672798 │ │ │ │ + bpl 0xff7324e4 │ │ │ │ + beq 0xfe6726d8 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ eorcc pc, r6, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8d3b373 │ │ │ │ vhadd.s8 d27, d4, d8 │ │ │ │ vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0xf7ff0095 │ │ │ │ @ instruction: 0xf1bbfa77 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ eorscs r6, r8, #2818048 @ 0x2b0000 │ │ │ │ - msrmi (UNDEF: 100), sl │ │ │ │ + @ instruction: 0x31b4f64a │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adcspl pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ svclt 0x0028429e │ │ │ │ andle r2, r5, #0, 8 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ eormi pc, r6, r3, asr r8 @ │ │ │ │ stmiavs r4!, {r2, r8, ip, sp, pc} │ │ │ │ adcspl pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - blx 0x1733cec │ │ │ │ + blx 0x1733c2c │ │ │ │ @ instruction: 0x4649463a │ │ │ │ strtmi r4, [r3], -r0, asr #12 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ @ instruction: 0x47184ff0 │ │ │ │ adcspl pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - blx 0x13b3d08 │ │ │ │ + blx 0x13b3c48 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0x4618463a │ │ │ │ - blx 0x18b1d56 │ │ │ │ + blx 0x18b1c96 │ │ │ │ teqlt r0, #1048576 @ 0x100000 │ │ │ │ stccs 8, cr8, [r1], {4} │ │ │ │ @ instruction: 0x463ad010 │ │ │ │ @ instruction: 0xf71a4640 │ │ │ │ - @ instruction: 0xf8a8ea2a │ │ │ │ + @ instruction: 0xf8a8ea8a │ │ │ │ andcs r4, r0, r0 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blcs 0x1bfd734 │ │ │ │ + blcs 0x1bfd674 │ │ │ │ stclpl 8, cr13, [r3], {4} │ │ │ │ stclpl 1, cr11, [r3, #76] @ 0x4c │ │ │ │ strcc fp, [r1, -r3, lsl #18] │ │ │ │ ldrtmi r2, [sl], -lr, ror #30 │ │ │ │ svclt 0x00284640 │ │ │ │ @ instruction: 0xf71a226e │ │ │ │ - movwcs lr, #6670 @ 0x1a0e │ │ │ │ + movwcs lr, #6766 @ 0x1a6e │ │ │ │ andcc pc, r0, r8, lsr #17 │ │ │ │ @ instruction: 0xf06fe7e1 │ │ │ │ ldrb r0, [pc, sp] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4cf78 │ │ │ │ + bl 0xfec4ceb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39806 │ │ │ │ ldmdbmi r1, {r0, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1570 @ 0xfffff9de │ │ │ │ stmdavs fp!, {r0, r3, fp, sp, lr}^ │ │ │ │ andmi pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8d42136 │ │ │ │ mulls r0, r0, r2 │ │ │ │ andpl pc, sp, r4, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 12, 6, lr, r3, cr0 │ │ │ │ + mcrrne 12, 12, lr, r3, cr0 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ stmdavs r0, {r0, r1, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffb4f7fd │ │ │ │ andlt r4, r3, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq sl, [r1], lr │ │ │ │ + umulleq sl, r1, lr, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4cfdc │ │ │ │ + bl 0xfec4cf1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldmdbmi r4, {r2, r4, r9, sl, lr} │ │ │ │ andscs r4, r3, #5242880 @ 0x500000 │ │ │ │ @ instruction: 0xf00f9806 │ │ │ │ ldmdbmi r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1570 @ 0xfffff9de │ │ │ │ stmdavs fp!, {r0, r3, fp, sp, lr}^ │ │ │ │ andmi pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8d42136 │ │ │ │ mulls r0, r0, r2 │ │ │ │ andpl pc, sp, r4, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 12, 2, lr, r3, cr12 │ │ │ │ + mcrrne 12, 8, lr, r3, cr12 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff80f7fd │ │ │ │ andlt r4, r3, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r0, r4, ip, ror r7 │ │ │ │ - addeq sl, r1, r6, ror r0 │ │ │ │ + eorseq r0, r4, ip, asr #13 │ │ │ │ + addeq sl, r1, r6, lsr r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d048 │ │ │ │ + bl 0xfec4cf88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fd8 │ │ │ │ @ instruction: 0xf2c0349c │ │ │ │ umulllt r0, r6, r5, r4 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf8d44a27 │ │ │ │ - blls 0x3760c4 │ │ │ │ + blls 0x376004 │ │ │ │ ldrbne r9, [fp, r2, lsl #6] │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ orrlt r9, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf12ba902 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdbmi r0!, {r3, r4, r5, ip, lr, pc} │ │ │ │ @@ -235151,40 +235103,40 @@ │ │ │ │ ldrbtmi r6, [r9], #-2163 @ 0xfffff78d │ │ │ │ strtmi r6, [sl], -r9, lsl #16 │ │ │ │ andeq pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 11, 14, lr, r3, cr4 │ │ │ │ + mcrrne 12, 4, lr, r3, cr4 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ stmdavs r0, {r0, r1, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff38f7fd │ │ │ │ - blmi 0x5467b8 │ │ │ │ - blls 0x24ff24 │ │ │ │ + blmi 0x5466f8 │ │ │ │ + blls 0x24fe64 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r8, r0, lsl #6 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf642bd70 │ │ │ │ - vsra.s64 q10, , #64 │ │ │ │ + vorr.i32 d20, #9 @ 0x00000009 │ │ │ │ @ instruction: 0xf6420122 │ │ │ │ - vshr.s64 q10, , #64 │ │ │ │ + vmvn.i32 d20, #5 @ 0x00000005 │ │ │ │ @ instruction: 0xf12b0022 │ │ │ │ @ instruction: 0xf8c4fd19 │ │ │ │ bfi r0, r8, #1, #1 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf1b0e7df │ │ │ │ svclt 0x0000fecb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r9, r1, r6, ror #31 │ │ │ │ + addeq sl, r1, r6, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d10c │ │ │ │ + bl 0xfec4d04c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ ldcmi 1, cr2, [r0, #-0] │ │ │ │ ldmdami r0!, {r1, sl, fp, sp, pc} │ │ │ │ stmdavs sp!, {r1, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f9507 │ │ │ │ stmib sp, {r8, sl}^ │ │ │ │ @@ -235194,15 +235146,15 @@ │ │ │ │ vsubw.s8 , q4, d7 │ │ │ │ ldrbtmi r0, [r8], #-784 @ 0xfffffcf0 │ │ │ │ stmdapl r8, {fp, sp, lr} │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 11, 8, lr, r3, cr14 │ │ │ │ + mcrrne 11, 14, lr, r3, cr14 │ │ │ │ @ instruction: 0x4604bf18 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ stmdavs r0, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 7, pc, cr0, cr13, {7} @ │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ andsle r5, r3, #128, 30 @ 0x200 │ │ │ │ movwne pc, #30280 @ 0x7648 @ │ │ │ │ @@ -235221,25 +235173,25 @@ │ │ │ │ @ instruction: 0x4620d117 │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbls ip, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r3, r8, lsl #4 │ │ │ │ - blx 0x3b1ffc │ │ │ │ - blls 0x1a2444 │ │ │ │ - blls 0x20dfd4 │ │ │ │ + blx 0x3b1f3c │ │ │ │ + blls 0x1a2384 │ │ │ │ + blls 0x20df14 │ │ │ │ strb r6, [r3, r3, asr #32]! │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf1b0e7e0 │ │ │ │ svclt 0x0000fe5d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r9, r1, r6, lsr pc │ │ │ │ + strdeq r9, [r1], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d1e8 │ │ │ │ + bl 0xfec4d128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ ldcmi 1, cr2, [r0, #-0] │ │ │ │ ldmdami r0!, {r1, sl, fp, sp, pc} │ │ │ │ stmdavs sp!, {r1, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f9507 │ │ │ │ stmib sp, {r8, sl}^ │ │ │ │ @@ -235249,15 +235201,15 @@ │ │ │ │ vsubw.s8 , q4, d6 │ │ │ │ ldrbtmi r0, [r8], #-784 @ 0xfffffcf0 │ │ │ │ stmdapl r8, {fp, sp, lr} │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 11, 2, lr, r3, cr0 │ │ │ │ + mcrrne 11, 8, lr, r3, cr0 │ │ │ │ @ instruction: 0x4604bf18 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ stmdavs r0, {r0, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 3, pc, cr2, cr13, {7} │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ andsle r5, r3, #128, 30 @ 0x200 │ │ │ │ movwne pc, #26184 @ 0x6648 @ │ │ │ │ @@ -235277,24 +235229,24 @@ │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbls ip, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r3, r8, lsl #4 │ │ │ │ @ instruction: 0xf99cf00f │ │ │ │ - blls 0x1a2520 │ │ │ │ - blls 0x20e0b0 │ │ │ │ + blls 0x1a2460 │ │ │ │ + blls 0x20dff0 │ │ │ │ strb r6, [r3, r3, asr #32]! │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf1b0e7e0 │ │ │ │ svclt 0x0000fdef │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r9, r1, sl, asr lr │ │ │ │ + addeq r9, r1, sl, lsl pc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d2c4 │ │ │ │ + bl 0xfec4d204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060fd8 │ │ │ │ addlt r4, r5, fp, lsr #16 │ │ │ │ movtmi pc, #25158 @ 0x6246 @ │ │ │ │ movweq pc, #33484 @ 0x82cc @ │ │ │ │ andls r6, r3, r0, lsl #16 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ @@ -235303,23 +235255,23 @@ │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ andcs r9, r8, #163840 @ 0x28000 │ │ │ │ movwls r2, #8193 @ 0x2001 │ │ │ │ @ instruction: 0xf96ef00f │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ stmdavs r3, {r3, r4, r5, ip, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ - blge 0x18e194 │ │ │ │ + blge 0x18e0d4 │ │ │ │ @ instruction: 0x463a491d │ │ │ │ ldrbtmi r6, [r9], #-99 @ 0xffffff9d │ │ │ │ ldmdavs r3!, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - b 0xfe9b3e54 │ │ │ │ + bl 0x1b3d94 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ stmdavs r0, {r0, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [r6, #1012]! @ 0x3f4 │ │ │ │ stmdavs r9!, {r2, r6, r9, lr}^ │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ @@ -235334,17 +235286,17 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf06fbdf0 │ │ │ │ strb r0, [sp, r5, lsr #8]! │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf1b0e7ea │ │ │ │ svclt 0x0000fd8b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r9, r1, r2, ror #26 │ │ │ │ + addeq r9, r1, r2, lsr #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d38c │ │ │ │ + bl 0xfec4d2cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0030fd8 │ │ │ │ addlt r0, r5, pc, lsl #8 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ stccs 6, cr4, [r2], {21} │ │ │ │ stccs 0, cr13, [r3], {6} │ │ │ │ stccs 0, cr13, [r1], {46} @ 0x2e │ │ │ │ @@ -235376,17 +235328,17 @@ │ │ │ │ stmdblt r2, {r1, r3, r4, lr}^ │ │ │ │ svccs 0x0000f413 │ │ │ │ andeq pc, r3, #79 @ 0x4f │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ sadd16mi fp, r4, r8 │ │ │ │ @ instruction: 0xf06fe7c6 │ │ │ │ @ instruction: 0xe7d7005e │ │ │ │ - eorseq r0, r4, ip, lsr #17 │ │ │ │ + ldrshteq r0, [r4], -ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d434 │ │ │ │ + bl 0xfec4d374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r0, ror #31 │ │ │ │ stmdbmi r5!, {r2, r7, ip, sp, pc} │ │ │ │ ldrmi r2, [lr], -r0, lsl #10 │ │ │ │ stmdavs r9, {r0, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ @ instruction: 0xf0040100 │ │ │ │ @@ -235398,61 +235350,61 @@ │ │ │ │ @ instruction: 0xf1af6100 │ │ │ │ strmi pc, [r4], -sp, lsr #28 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ @ instruction: 0xf944f173 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #5440 @ 0x1540 │ │ │ │ svcpl 0x0080f514 │ │ │ │ - blmi 0x62aec4 │ │ │ │ - blls 0x1d02f0 │ │ │ │ + blmi 0x62ae04 │ │ │ │ + blls 0x1d0230 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle pc, r0, lsl #6 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ @ instruction: 0xf892f00f │ │ │ │ - bls 0x162814 │ │ │ │ + bls 0x162754 │ │ │ │ andvs r2, r2, r0, lsl #6 │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ tstplt r0, r9, lsl #17 @ p-variant is OBSOLETE │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ @ instruction: 0xf06fe7db │ │ │ │ ldrb r0, [r8, sp, lsl #8] │ │ │ │ ldc2l 1, cr15, [lr], {176} @ 0xb0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d4e0 │ │ │ │ + bl 0xfec4d420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ svcge 0x00004b2b │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, fp, ip} │ │ │ │ @ instruction: 0xf04f607b │ │ │ │ - blle 0x1336ef8 │ │ │ │ + blle 0x1336e38 │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ vld1.8 {d4-d6}, [r3], r5 │ │ │ │ @ instruction: 0x466a607f │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ movweq pc, #28707 @ 0x7023 @ │ │ │ │ andeq lr, r0, sp, lsr #23 │ │ │ │ andle r4, r6, r2, lsl #5 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addmi r4, r2, #111149056 @ 0x6a00000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ vsra.u64 , q12, #61 │ │ │ │ - bl 0xfec36f54 │ │ │ │ - bllt 0x7b9738 │ │ │ │ + bl 0xfec36e94 │ │ │ │ + bllt 0x7b9678 │ │ │ │ strtmi r4, [r3], -sl, lsl #12 │ │ │ │ strtmi r4, [r8], -r9, ror #12 │ │ │ │ stc2 7, cr15, [r8], {255} @ 0xff │ │ │ │ - blmi 0x6e28fc │ │ │ │ + blmi 0x6e283c │ │ │ │ ldmdavs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1240300 │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @@ -235484,73 +235436,73 @@ │ │ │ │ @ instruction: 0x46394616 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf806f00f │ │ │ │ eorsle r2, ip, r0, lsl #16 │ │ │ │ eorhi r8, r3, r3, lsl #16 │ │ │ │ rsbhi r8, r2, r2, asr #16 │ │ │ │ @ instruction: 0xf04fb1a2 │ │ │ │ - blx 0x2f83f6 │ │ │ │ + blx 0x2f8336 │ │ │ │ ldcne 2, cr15, [r3, #-8] │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ movwcs sp, #6191 @ 0x182f │ │ │ │ @ instruction: 0x46181d39 │ │ │ │ @ instruction: 0xfff2f00e │ │ │ │ movtlt r4, #1537 @ 0x601 │ │ │ │ stcne 8, cr8, [r0, #-392]! @ 0xfffffe78 │ │ │ │ vqdmulh.s d15, d2, d8 │ │ │ │ - mrc 7, 5, APSR_nzcv, cr14, cr9, {0} │ │ │ │ + svc 0x001ef719 │ │ │ │ @ instruction: 0xee1d4919 │ │ │ │ stmdavs fp!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 9, 2, lr, r3, cr6 @ │ │ │ │ + mcrrne 9, 8, lr, r3, cr6 @ │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ stmdavs r0, {r0, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 7, cr15, [sl], #-1012 @ 0xfffffc0c │ │ │ │ andlt r4, r2, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf06f81f0 │ │ │ │ ldrb r0, [r2, sp]! │ │ │ │ - msrpl R8_usr, fp │ │ │ │ + cmnpmi r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subspl pc, r8, fp, asr #4 │ │ │ │ + adcmi pc, r8, fp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d3 │ │ │ │ @ instruction: 0xf17b52d1 │ │ │ │ svclt 0x0000fc37 │ │ │ │ - addeq r9, r1, r6, ror #20 │ │ │ │ - eorseq r0, r4, ip, ror r9 │ │ │ │ + addeq r9, r1, r6, lsr #22 │ │ │ │ + eorseq r0, r4, ip, asr #17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d678 │ │ │ │ + bl 0xfec4d5b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ svcge 0x00024b2e │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, fp, ip} │ │ │ │ @ instruction: 0xf04f607b │ │ │ │ - blle 0x14f7090 │ │ │ │ + blle 0x14f6fd0 │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ vld1.8 {d4-d6}, [r3], r5 │ │ │ │ @ instruction: 0x466a607f │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ movweq pc, #28707 @ 0x7023 @ │ │ │ │ andeq lr, r0, sp, lsr #23 │ │ │ │ andle r4, r6, r2, lsl #5 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addmi r4, r2, #111149056 @ 0x6a00000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ vsra.u64 , q12, #61 │ │ │ │ - bl 0xfec370ec │ │ │ │ - bllt 0xfe5b98d0 │ │ │ │ + bl 0xfec3702c │ │ │ │ + bllt 0xfe5b9810 │ │ │ │ strmi sl, [sl], -r2, lsl #28 │ │ │ │ ldrtmi r4, [r1], -r3, lsr #12 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ ldrhlt pc, [r0, #-187]! @ 0xffffff45 @ │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r6, sl, fp, ror r8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -235563,28 +235515,28 @@ │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ tstpne fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - stmia sl!, {r0, r1, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdb sl, {r0, r1, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ bicsle r1, fp, r3, asr #24 │ │ │ │ @ instruction: 0xffeef172 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r0, #261120 @ 0x3fc00 │ │ │ │ - blcc 0x23047c │ │ │ │ + blcc 0x2303bc │ │ │ │ andsvs r4, r8, fp, ror #8 │ │ │ │ @ instruction: 0xf06fe7c8 │ │ │ │ bfi r0, r5, #0, #14 │ │ │ │ - blx 0xfebb2bfe │ │ │ │ + blx 0xfebb2b3e │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r9, r1, r4, ror r9 │ │ │ │ + addeq r9, r1, r4, lsr sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d74c │ │ │ │ + bl 0xfec4d68c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strcs r4, [r0], -r1, lsr #22 │ │ │ │ stmdage r1, {r0, r2, r9, sl, lr} │ │ │ │ strvs lr, [r1], -sp, asr #19 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -235608,22 +235560,22 @@ │ │ │ │ andsvs r4, r0, r3, lsr r6 │ │ │ │ andcs r1, r4, #2624 @ 0xa40 │ │ │ │ @ instruction: 0xf00e2003 │ │ │ │ cmpplt r8, sp, lsl #30 @ p-variant is OBSOLETE │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ @ instruction: 0xf172e7da │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfec345c2 │ │ │ │ + blx 0xfec34502 │ │ │ │ ldrb r4, [r3, r4, asr #4] │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf1b0e7d0 │ │ │ │ svclt 0x0000fb5b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d7e8 │ │ │ │ + bl 0xfec4d728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r0, ror #31 │ │ │ │ vst2.16 {d22-d23}, [pc], r1 │ │ │ │ vqdmlal.s q10, d28, d0[2] │ │ │ │ addlt r0, r3, r4, lsr #6 │ │ │ │ @ instruction: 0xd1744299 │ │ │ │ strmi r9, [r6], -r8, lsl #18 │ │ │ │ @@ -235644,15 +235596,15 @@ │ │ │ │ ldmdavs r3!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ strls r2, [r0], #-310 @ 0xfffffeca │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 8, 0, lr, r3, cr10 │ │ │ │ + mcrrne 8, 6, lr, r3, cr10 │ │ │ │ @ instruction: 0xf510d03e │ │ │ │ movwle r5, #28544 @ 0x6f80 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs r3!, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ stmdavs r3!, {r0, r1, r3, r5, sp, lr}^ │ │ │ │ @@ -235671,39 +235623,39 @@ │ │ │ │ @ instruction: 0xd1bd2800 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ stmibvs r9!, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ cdp2 0, 8, cr15, cr12, cr14, {0} │ │ │ │ stmdacs r0, {r5, r7, r8, sp, lr} │ │ │ │ stmibvs sl!, {r2, r4, r5, r6, r7, ip, lr, pc}^ │ │ │ │ - bcs 0x10ee50 │ │ │ │ - bvs 0xb6a9a4 │ │ │ │ + bcs 0x10ed90 │ │ │ │ + bvs 0xb6a8e4 │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ cdp2 0, 8, cr15, cr0, cr14, {0} │ │ │ │ stmdacs r0, {r5, r9, sp, lr} │ │ │ │ strb sp, [r7, lr, lsr #3]! │ │ │ │ @ instruction: 0xff0ef172 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r0, #31744 @ 0x7c00 │ │ │ │ @ instruction: 0xf06fe7b9 │ │ │ │ ldr r0, [r9, r5, lsr #32]! │ │ │ │ - addeq r9, r1, lr, lsr #16 │ │ │ │ + addeq r9, r1, lr, ror #17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d8fc │ │ │ │ + bl 0xfec4d83c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x11ba484 │ │ │ │ + blmi 0x11ba3c4 │ │ │ │ ldrmi fp, [r4], -r3, lsr #1 │ │ │ │ addcs r4, r0, #6291456 @ 0x600000 │ │ │ │ stmdage r1, {r0, r2, r3, r9, sl, lr} │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9321 │ │ │ │ @ instruction: 0xf19f0300 │ │ │ │ vld2.16 {d14-d15}, [r4 :128], ip │ │ │ │ vld2.8 {d2-d5}, [r3], r0 │ │ │ │ - blcs 0x10f328 │ │ │ │ + blcs 0x10f268 │ │ │ │ movwcs sp, #4458 @ 0x116a │ │ │ │ andcs r4, r8, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ strmi pc, [r1], -pc, asr #28 │ │ │ │ rsble r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0xf7f3a801 │ │ │ │ ldmdbmi r4!, {r0, r1, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ @@ -235712,30 +235664,30 @@ │ │ │ │ strmi sl, [r2], -r1, lsl #18 │ │ │ │ @ instruction: 0xf1ae4630 │ │ │ │ @ instruction: 0x4604fd79 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ mcr2 1, 6, pc, cr14, cr2, {3} @ │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #913408 @ 0xdf000 │ │ │ │ - ble 0x50176c │ │ │ │ + ble 0x5016ac │ │ │ │ ldmdavs sl, {r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r8, asr #2 │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q9, q8 │ │ │ │ vrsra.s64 q10, q0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ ldrtpl pc, [r8], r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf64a2238 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vsra.s64 d19, d20, #64 │ │ │ │ vrhadd.s8 d16, d4, d29 │ │ │ │ vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0x47980095 │ │ │ │ vtst.8 d22, d4, d23 │ │ │ │ vshl.s64 , q4, #0 │ │ │ │ adcsmi r0, ip, #624951296 @ 0x25400000 │ │ │ │ @ instruction: 0xf024d310 │ │ │ │ @@ -235753,36 +235705,36 @@ │ │ │ │ vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0xf8420095 │ │ │ │ @ instruction: 0xf7fe3024 │ │ │ │ sbfx pc, r1, #25, #22 │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf06fe7b2 │ │ │ │ str r0, [pc, sp, lsl #8]! │ │ │ │ - blx 0x1132ed0 │ │ │ │ + blx 0x1132e10 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r0, r4, ip, ror r7 │ │ │ │ + eorseq r0, r4, ip, asr #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4da20 │ │ │ │ + bl 0xfec4d960 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ - blmi 0x15c80a4 │ │ │ │ + blmi 0x15c7fe4 │ │ │ │ ldrmi r2, [r5], -r0, lsl #8 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ vld2.8 {d0-d3}, [r2], r0 │ │ │ │ stmib sp, {r6, r7, r8, r9, ip, sp, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ - blcs 0x447860 │ │ │ │ + blcs 0x4477a0 │ │ │ │ addshi pc, r3, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ rsbcs r5, r5, #7340032 @ 0x700000 │ │ │ │ strpl r2, [r7], -r2, lsr #4 │ │ │ │ cmpvc r6, r6, asr r7 │ │ │ │ strcs r0, [r0], #-1826 @ 0xfffff8de │ │ │ │ - blcs 0x11d4a4 │ │ │ │ + blcs 0x11d3e4 │ │ │ │ movwcs sp, #4178 @ 0x1052 │ │ │ │ rsble r2, sl, r0, lsl #16 │ │ │ │ andscs r9, r0, #16, 18 @ 0x40000 │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r2, {r1, r2, r4, r5, r6, ip, lr, pc}^ │ │ │ │ stmdavs r3, {r2, r8, fp, sp, pc} │ │ │ │ @@ -235801,15 +235753,15 @@ │ │ │ │ stmdapl r8!, {fp, sp, lr} │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009402 │ │ │ │ ldcls 0, cr5, [r2], {13} │ │ │ │ andscc r9, r8, r1, lsl #2 │ │ │ │ bicsvc pc, r3, pc, asr #8 │ │ │ │ strls r9, [r0], -r3, lsl #8 │ │ │ │ - cdp 7, 12, cr15, cr14, cr10, {2} │ │ │ │ + svc 0x002ef74a │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ mrc2 1, 0, pc, cr2, cr2, {3} │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r0, #143360 @ 0x23000 │ │ │ │ ldmdavs sl, {r0, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -235845,26 +235797,26 @@ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xe79d681a │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf1b0e7b8 │ │ │ │ @ instruction: 0xf06ff98f │ │ │ │ ldr r0, [r3, r5, lsr #32]! │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r9, r1, r2, asr #11 │ │ │ │ + addeq r9, r1, r2, lsl #13 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r3, r3, lsl #19 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0xf1003b01 │ │ │ │ mcrls 8, 0, r0, cr10, cr8, {0} │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r4, r5, r7, pc}^ @ │ │ │ │ - blvc 0xfe6729b8 │ │ │ │ + blvc 0xfe6728f8 │ │ │ │ streq r0, [r6], -r6, lsl #12 │ │ │ │ tsthi r6, lr, ror lr │ │ │ │ @ instruction: 0xf04f7b89 │ │ │ │ subcs r0, r0, r4, lsl #18 │ │ │ │ mrc2 1, 1, pc, cr0, cr5, {1} │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ addshi pc, ip, r0 │ │ │ │ @@ -235873,35 +235825,35 @@ │ │ │ │ stc2 0, cr15, [r0, #-56] @ 0xffffffc8 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ addhi pc, ip, r0 │ │ │ │ @ instruction: 0xf1044642 │ │ │ │ movwcs r0, #6164 @ 0x1814 │ │ │ │ @ instruction: 0xf00e4640 │ │ │ │ @ instruction: 0xf994f991 │ │ │ │ - bvs 0x942a44 │ │ │ │ + bvs 0x942984 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ rscvs r0, r3, r0, lsl #6 │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ svclt 0x00a86026 │ │ │ │ - bvs 0x1988264 │ │ │ │ + bvs 0x19881a4 │ │ │ │ strbtvc lr, [r6], pc, asr #20 │ │ │ │ @ instruction: 0x2003bfb8 │ │ │ │ adcvs r6, r1, r6, rrx │ │ │ │ stc2l 0, cr15, [r0], #56 @ 0x38 │ │ │ │ stmdacs r0, {r5, r8, sp, lr} │ │ │ │ eorvs sp, r0, #108 @ 0x6c │ │ │ │ svceq 0x0070ee1d │ │ │ │ @ instruction: 0x463a493a │ │ │ │ ldrbtmi r6, [r9], #-2155 @ 0xfffff795 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ @ instruction: 0xf8cd2136 │ │ │ │ @ instruction: 0xf5008000 │ │ │ │ andscc r5, r8, sp │ │ │ │ - cdp 7, 1, cr15, cr6, cr10, {2} │ │ │ │ + cdp 7, 7, cr15, cr6, cr10, {2} │ │ │ │ mcrrne 6, 0, r4, r3, cr5 │ │ │ │ @ instruction: 0xf172d105 │ │ │ │ stmdavs r0, {r0, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf96af7fd │ │ │ │ @ instruction: 0xf5154245 │ │ │ │ movwle r5, #57216 @ 0xdf80 │ │ │ │ @ instruction: 0xf1354620 │ │ │ │ @@ -235923,37 +235875,37 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdbeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fe789 │ │ │ │ str r0, [r6, r8, lsl #18] │ │ │ │ smlabtcs r0, r4, r9, r6 │ │ │ │ @ instruction: 0xf00e3020 │ │ │ │ - blx 0x135a3e │ │ │ │ + blx 0x13597e │ │ │ │ ldrb pc, [lr, -r4, lsl #18]! @ │ │ │ │ bicmi pc, r4, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ teqcs r0, r2, asr #19 │ │ │ │ - blx 0x150b3a │ │ │ │ + blx 0x150a7a │ │ │ │ @ instruction: 0xf8d33302 │ │ │ │ @ instruction: 0xe772901c │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf642e76f │ │ │ │ - vsra.s64 q10, , #64 │ │ │ │ + vorr.i32 d20, #9 @ 0x00000009 │ │ │ │ @ instruction: 0xf6420122 │ │ │ │ - vshr.s64 q10, , #64 │ │ │ │ + vmvn.i32 d20, #5 @ 0x00000005 │ │ │ │ @ instruction: 0xf12a0022 │ │ │ │ @ instruction: 0xf8c6ff17 │ │ │ │ bfi r0, r8, #1, #6 │ │ │ │ @ instruction: 0xf06f4620 │ │ │ │ @ instruction: 0xf135050d │ │ │ │ str pc, [lr, r1, lsl #27]! │ │ │ │ streq pc, [fp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf7fee7ab │ │ │ │ svclt 0x0000fbc3 │ │ │ │ - addeq r9, r1, sl, asr #8 │ │ │ │ + addeq r9, r1, sl, lsl #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svcge 0x0000b083 │ │ │ │ strmi r2, [r0], r0, lsl #8 │ │ │ │ @ instruction: 0x46164856 │ │ │ │ @@ -235973,15 +235925,15 @@ │ │ │ │ stmdale r8, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ strtmi r2, [r1], -r3, lsl #4 │ │ │ │ @ instruction: 0xf7e44628 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ stclne 0, cr13, [r3, #260]! @ 0x104 │ │ │ │ @ instruction: 0xf0234669 │ │ │ │ vhsub.u32 d16, d15, d7 │ │ │ │ - bl 0xfec377ac │ │ │ │ + bl 0xfec376ec │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ andeq pc, fp, #134217731 @ 0x8000003 │ │ │ │ vstreq d14, [r2, #-692] @ 0xfffffd4c │ │ │ │ @@ -235998,15 +235950,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4640d159 │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcs 0x117ba4 │ │ │ │ + blcs 0x117ae4 │ │ │ │ mcrne 0, 3, sp, cr2, cr11, {1} │ │ │ │ stmdale r4, {r1, r3, r4, r7, r9, lr} │ │ │ │ andeq pc, r1, #196, 2 @ 0x31 │ │ │ │ addsmi r4, sp, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf06fd9b6 │ │ │ │ ldrb r0, [pc, sp, lsl #16] │ │ │ │ ldc2l 1, cr15, [lr], #-456 @ 0xfffffe38 │ │ │ │ @@ -236018,30 +235970,30 @@ │ │ │ │ ldrmi fp, [ip], -r8, lsr #30 │ │ │ │ @ instruction: 0x4629b1b4 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf00e2003 │ │ │ │ @ instruction: 0x4605fbd7 │ │ │ │ @ instruction: 0x4622b170 │ │ │ │ @ instruction: 0xf7194649 │ │ │ │ - @ instruction: 0x2c01eaa6 │ │ │ │ + @ instruction: 0x2c01eb06 │ │ │ │ @ instruction: 0xf8b9d008 │ │ │ │ eorhi r3, fp, r0 │ │ │ │ tstle r3, sl, lsl #22 │ │ │ │ svclt 0x00842c1b │ │ │ │ @ instruction: 0x61ab8b2b │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ - blx 0xff132c8e │ │ │ │ + blx 0xff132bce │ │ │ │ sbcle r2, lr, r0, lsl #16 │ │ │ │ andvs r6, r3, fp, lsr r8 │ │ │ │ @ instruction: 0xf04fe7ae │ │ │ │ @ instruction: 0xf1c433ff │ │ │ │ ldrmi r0, [r3], #-513 @ 0xfffffdff │ │ │ │ stmiale r4, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ - bcc 0x230a58 │ │ │ │ + bcc 0x230998 │ │ │ │ movweq lr, #11021 @ 0x2b0d │ │ │ │ @ instruction: 0xe7936018 │ │ │ │ ldmdaeq r5, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b0e79e │ │ │ │ svclt 0x0000f807 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -236052,30 +236004,30 @@ │ │ │ │ strmi r2, [r0], r0, lsl #8 │ │ │ │ @ instruction: 0x46164856 │ │ │ │ eorsvs r2, ip, r1, lsl #6 │ │ │ │ andcs r4, r4, #13631488 @ 0xd00000 │ │ │ │ stmdavs r0, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f6078 │ │ │ │ ldrmi r0, [r8], -r0 │ │ │ │ - blx 0xfe432cf6 │ │ │ │ + blx 0xfe432c36 │ │ │ │ subsle r2, r6, r0, lsl #16 │ │ │ │ stccs 8, cr6, [r0], {4} │ │ │ │ addshi pc, r4, r0, asr #5 │ │ │ │ movwvs pc, #580 @ 0x244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ cmple r2, fp, lsl r8 │ │ │ │ svclt 0x00182b00 │ │ │ │ stmdale r8, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ strtmi r2, [r1], -r3, lsl #4 │ │ │ │ @ instruction: 0xf7e44628 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stclne 0, cr13, [r3, #260]! @ 0x104 │ │ │ │ @ instruction: 0xf0234669 │ │ │ │ vhsub.u32 d16, d15, d7 │ │ │ │ - bl 0xfec37924 │ │ │ │ + bl 0xfec37864 │ │ │ │ addsmi r0, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf5add006 │ │ │ │ strbtmi r5, [r9], -r0, lsl #27 │ │ │ │ @ instruction: 0xf8cd4299 │ │ │ │ ldrshle r0, [r8, #252]! @ 0xfc │ │ │ │ andeq pc, fp, #134217731 @ 0x8000003 │ │ │ │ vstreq d14, [r2, #-692] @ 0xfffffd4c │ │ │ │ @@ -236092,187 +236044,187 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4640d159 │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcs 0x117d1c │ │ │ │ + blcs 0x117c5c │ │ │ │ mcrne 0, 3, sp, cr2, cr11, {1} │ │ │ │ stmdale r4, {r1, r3, r4, r7, r9, lr} │ │ │ │ andeq pc, r1, #196, 2 @ 0x31 │ │ │ │ addsmi r4, sp, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf06fd9b6 │ │ │ │ ldrb r0, [pc, sp, lsl #16] │ │ │ │ - blx 0xff1b3342 │ │ │ │ + blx 0xff1b3282 │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ @ instruction: 0xf1c0ffd3 │ │ │ │ @ instruction: 0xf5180800 │ │ │ │ sbcsle r5, r5, #128, 30 @ 0x200 │ │ │ │ addsmi r6, ip, #3866624 @ 0x3b0000 │ │ │ │ ldrmi fp, [ip], -r8, lsr #30 │ │ │ │ @ instruction: 0x4629b1b4 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf00e2003 │ │ │ │ @ instruction: 0x4605fb1b │ │ │ │ @ instruction: 0x4622b170 │ │ │ │ @ instruction: 0xf7194649 │ │ │ │ - @ instruction: 0x2c01e9ea │ │ │ │ + @ instruction: 0x2c01ea4a │ │ │ │ @ instruction: 0xf8b9d008 │ │ │ │ eorhi r3, fp, r0 │ │ │ │ tstle r3, sl, lsl #22 │ │ │ │ svclt 0x00842c1b │ │ │ │ @ instruction: 0x61ab8b2b │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ - blx 0x232e06 │ │ │ │ + blx 0x232d46 │ │ │ │ sbcle r2, lr, r0, lsl #16 │ │ │ │ andvs r6, r3, fp, lsr r8 │ │ │ │ @ instruction: 0xf04fe7ae │ │ │ │ @ instruction: 0xf1c433ff │ │ │ │ ldrmi r0, [r3], #-513 @ 0xfffffdff │ │ │ │ stmiale r4, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ - bcc 0x230bd0 │ │ │ │ + bcc 0x230b10 │ │ │ │ movweq lr, #11021 @ 0x2b0d │ │ │ │ @ instruction: 0xe7936018 │ │ │ │ ldmdaeq r5, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1afe79e │ │ │ │ svclt 0x0000ff4b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0030f8cc │ │ │ │ adclt r4, sp, lr, asr fp │ │ │ │ strmi sl, [r5], -r2, lsl #30 │ │ │ │ - bmi 0x1848674 │ │ │ │ + bmi 0x18485b4 │ │ │ │ @ instruction: 0xf105460c │ │ │ │ ldm r3, {r3, r4, fp} │ │ │ │ ldmdavs r2, {r0, r1} │ │ │ │ @ instruction: 0xf04f922b │ │ │ │ stm r7, {r9} │ │ │ │ addscs r0, r8, #3 │ │ │ │ stmdage r4, {r8, sp} │ │ │ │ ldcl 1, cr15, [ip], {158} @ 0x9e │ │ │ │ - blcc 0x1514ec │ │ │ │ + blcc 0x15142c │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r5, r7, pc}^ @ │ │ │ │ cmnpvs lr, r3 @ p-variant is OBSOLETE │ │ │ │ streq r0, [r6], -r6, lsl #12 │ │ │ │ stmdbvs r6, {r0, r1, r5, r6, r8, r9, sp, lr} │ │ │ │ andcs r6, r4, #-1073741796 @ 0xc000001c │ │ │ │ ldmdbls r4!, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ @ instruction: 0x4601fab9 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ movwcs r8, #4233 @ 0x1089 │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xff4cf00d │ │ │ │ - blcc 0x150f04 │ │ │ │ + blcc 0x150e44 │ │ │ │ ldmdale ip!, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf8d49b02 │ │ │ │ - blcc 0x15aeb4 │ │ │ │ + blcc 0x15adf4 │ │ │ │ ldmdale lr!, {r0, r1, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06064473 │ │ │ │ strbmi r0, [r6], -r6, lsl #12 │ │ │ │ - ldrbmi r6, [pc], #-2566 @ 0xf6e98 │ │ │ │ + ldrbmi r6, [pc], #-2566 @ 0xf6dd8 │ │ │ │ movwcs r2, #4612 @ 0x1204 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0xfe732edc │ │ │ │ + blx 0xfe732e1c │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldrtmi sp, [sl], -r8, rrx │ │ │ │ stmdage r4, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xff2cf00d │ │ │ │ ldmdbmi r7!, {r2, r8, r9, fp, sp, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrtmi r6, [r2], -r3, ror #1 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r0, {r0, r1, r3, r5, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74a3018 │ │ │ │ - mcrrne 11, 12, lr, r3, cr10 │ │ │ │ + mcrrne 12, 2, lr, r3, cr10 │ │ │ │ @ instruction: 0xf172d105 │ │ │ │ stmdavs r0, {r0, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff1ef7fc │ │ │ │ - blmi 0xb477ec │ │ │ │ - blls 0xbd0f58 │ │ │ │ + blmi 0xb4772c │ │ │ │ + blls 0xbd0e98 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_abt │ │ │ │ tstcs r0, sp, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ str r2, [r3, r2, lsl #4]! │ │ │ │ str r2, [r1, r8, lsl #4]! │ │ │ │ strb r2, [r0, r2, lsl #4] │ │ │ │ ldr r2, [lr, r8, lsl #4]! │ │ │ │ @ instruction: 0x901cf8d5 │ │ │ │ @ instruction: 0xf1052100 │ │ │ │ @ instruction: 0xf00e0020 │ │ │ │ - blx 0x1355ca │ │ │ │ + blx 0x13550a │ │ │ │ ldr pc, [r3, r9, lsl #4] │ │ │ │ bicmi pc, r4, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ teqcs r0, sl, ror #19 │ │ │ │ - blx 0x150fae │ │ │ │ + blx 0x150eee │ │ │ │ ldmibvs sl, {r1, r8, r9, ip, sp}^ │ │ │ │ andcs lr, r1, #136, 14 @ 0x2200000 │ │ │ │ @ instruction: 0xf645e786 │ │ │ │ vqdmlal.s q10, d16, d0[1] │ │ │ │ - bls 0x1b7da8 │ │ │ │ + bls 0x1b7ce8 │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe79c69da │ │ │ │ ldrdhi pc, [ip], -sp │ │ │ │ stmdage r4, {r8, sp} │ │ │ │ @ instruction: 0xf986f00e │ │ │ │ vqdmulh.s d15, d8, d0 │ │ │ │ andcs lr, r1, #38535168 @ 0x24c0000 │ │ │ │ @ instruction: 0xf06fe791 │ │ │ │ @ instruction: 0xe7b60015 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf1afe7b3 │ │ │ │ @ instruction: 0xf7fefe85 │ │ │ │ svclt 0x0000f983 │ │ │ │ - mlaseq r4, r4, r9, r0 │ │ │ │ + eorseq r0, r4, r4, ror #17 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - @ instruction: 0x00818fb0 │ │ │ │ + addeq r9, r1, r0, ror r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strbmi pc, [r4], r5, asr #12 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ addlt r4, sl, r2, ror #22 │ │ │ │ strmi r4, [sp], -r2, ror #24 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ svcge 0x00046833 │ │ │ │ @ instruction: 0xf5034684 │ │ │ │ - ldc 3, cr5, [pc, #512] @ 0xf71cc │ │ │ │ + ldc 3, cr5, [pc, #512] @ 0xf710c │ │ │ │ ldm r4, {r1, r3, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ stm r7, {r0, r1} │ │ │ │ @ instruction: 0xf8d30003 │ │ │ │ movwcs r8, #492 @ 0x1ec │ │ │ │ mrc 8, 0, r4, cr13, cr9, {2} │ │ │ │ eorvs r4, fp, r0, ror pc │ │ │ │ rsbvs r2, fp, r6, lsr r1 │ │ │ │ movwls r9, #13064 @ 0x3308 │ │ │ │ - blvc 0x2b2624 │ │ │ │ + blvc 0x2b2564 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ @ instruction: 0xf8d05820 │ │ │ │ strls r0, [r0, #-656] @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74a3018 │ │ │ │ - vmovne d18, lr, r3 │ │ │ │ + mcrrne 11, 9, lr, r3, cr2 │ │ │ │ @ instruction: 0x4604bf18 │ │ │ │ @ instruction: 0xf172d105 │ │ │ │ stmdavs r0, {r0, r1, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 4, pc, cr4, cr12, {7} @ │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ suble r5, r6, #128, 30 @ 0x200 │ │ │ │ ldrdls pc, [r0], -r5 │ │ │ │ @@ -236291,67 +236243,67 @@ │ │ │ │ @ instruction: 0x46438010 │ │ │ │ @ instruction: 0xf8592003 │ │ │ │ @ instruction: 0xf00e1c14 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4643d057 │ │ │ │ @ instruction: 0x4649463a │ │ │ │ cdp2 0, 4, cr15, cr12, cr13, {0} │ │ │ │ - blcc 0x15dc90 │ │ │ │ + blcc 0x15dbd0 │ │ │ │ ldmdale r6, {r0, r1, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06062b3e │ │ │ │ stccs 6, cr0, [sp, #-24]! @ 0xffffffe8 │ │ │ │ - blcs 0xcc48a4 │ │ │ │ + blcs 0xcc47e4 │ │ │ │ ldmdbls r2, {r2, r9, sp} │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf99ef00e │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ ldccs 8, cr15, [r4], {89} @ 0x59 │ │ │ │ andls r2, r3, #0, 6 │ │ │ │ - bge 0x2a14b4 │ │ │ │ + bge 0x2a13f4 │ │ │ │ cdp2 0, 3, cr15, cr0, cr13, {0} │ │ │ │ @ instruction: 0xf1354628 │ │ │ │ - blmi 0x9b5b50 │ │ │ │ - blls 0x351120 │ │ │ │ + blmi 0x9b5a90 │ │ │ │ + blls 0x351060 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r2, r0, lsl #6 │ │ │ │ andlt r4, sl, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ andcs r8, r2, #240, 14 @ 0x3c00000 │ │ │ │ andcs lr, r8, #56885248 @ 0x3640000 │ │ │ │ - bls 0x2f103c │ │ │ │ + bls 0x2f0f7c │ │ │ │ ldmdavs r3!, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe7d069da │ │ │ │ tstcs r0, r7, lsl #28 │ │ │ │ @ instruction: 0xf00ea808 │ │ │ │ - blx 0x1353fe │ │ │ │ + blx 0x13533e │ │ │ │ strb pc, [r8, r6, lsl #4] @ │ │ │ │ strb r2, [r6, r1, lsl #4] │ │ │ │ - bicsmi pc, r9, r2, asr #12 │ │ │ │ + tstpmi r9, r2, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq r2, r0, r2, pc @ │ │ │ │ - rscsmi pc, r5, r2, asr #12 │ │ │ │ + eorsmi pc, r5, r2, asr #12 │ │ │ │ eoreq pc, r2, r0, asr #5 │ │ │ │ stc2 1, cr15, [r4], {42} @ 0x2a │ │ │ │ addseq pc, r8, sl, asr #17 │ │ │ │ @ instruction: 0x4628e795 │ │ │ │ - blx 0x1d335f4 │ │ │ │ + blx 0x1d33534 │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf1afe7c5 │ │ │ │ @ instruction: 0xf7fefdb3 │ │ │ │ svclt 0x0000f8b1 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - mlaseq r4, ip, r9, r0 │ │ │ │ - addeq r8, r1, r0, lsl #29 │ │ │ │ + eorseq r0, r4, ip, ror #17 │ │ │ │ + addeq r8, r1, r0, asr #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmiavs r3, {r0, r1, r2, r7, ip, sp, pc}^ │ │ │ │ andls r2, r4, #2048 @ 0x800 │ │ │ │ sbchi pc, fp, r0, asr #32 │ │ │ │ @@ -236360,34 +236312,34 @@ │ │ │ │ stmibvs r3, {r0, r3, r4, r5, r7, pc} │ │ │ │ @ instruction: 0xf0402b0b │ │ │ │ @ instruction: 0xf64580dc │ │ │ │ vmls.i d20, d16, d0[1] │ │ │ │ stmibvs r0, {r0, r2, r4, r7, sl}^ │ │ │ │ movwcs r2, #5424 @ 0x1530 │ │ │ │ stmdavs r2!, {r0, r3, r7, r9, sl, lr} │ │ │ │ - blx 0x25d5ce │ │ │ │ + blx 0x25d50e │ │ │ │ ldrmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf00e69d2 │ │ │ │ @ instruction: 0x4607f91f │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8db8091 │ │ │ │ - blcs 0x243214 │ │ │ │ + blcs 0x243154 │ │ │ │ addhi pc, pc, r0, asr #32 │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ ldrdpl pc, [r0, -r8] │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ ldmib r8, {r0, r3, r6, r7, pc}^ │ │ │ │ ldmib r8, {r2, r3, r4, r5, r8, r9, sp}^ │ │ │ │ - blcs 0x108ab8 │ │ │ │ + blcs 0x1089f8 │ │ │ │ @ instruction: 0xf109dd5e │ │ │ │ @ instruction: 0xf8cd0344 │ │ │ │ mcrcc 0, 0, fp, cr4, cr4, {0} │ │ │ │ ldrmi r4, [fp], sl, lsr #13 │ │ │ │ ands r9, r9, r2, lsl #10 │ │ │ │ - blcs 0x291224 │ │ │ │ + blcs 0x291164 │ │ │ │ sbchi pc, r3, r0, asr #32 │ │ │ │ ldrbmi r6, [sl], r3, lsr #16 │ │ │ │ strdls r1, [r2, -r9] │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, fp, ip, lr} │ │ │ │ andls sp, r3, #71 @ 0x47 │ │ │ │ @ instruction: 0xf9f8f00e │ │ │ │ @ instruction: 0xf8c99a03 │ │ │ │ @@ -236410,99 +236362,99 @@ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8db9a04 │ │ │ │ stmdapl r1, {r2, ip, sp}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ @ instruction: 0xf8cd2136 │ │ │ │ @ instruction: 0xf5009000 │ │ │ │ andscc r5, r8, sp │ │ │ │ - b 0x434f7c │ │ │ │ + b 0x1c34ebc │ │ │ │ eorle r1, ip, r3, asr #24 │ │ │ │ svceq 0x0000f1ba │ │ │ │ addhi pc, lr, r0 │ │ │ │ - blcs 0x11de6c │ │ │ │ + blcs 0x11ddac │ │ │ │ andlt sp, r7, r6, asr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8c98ff0 │ │ │ │ ldr r0, [ip, r4, asr #32]! │ │ │ │ @ instruction: 0xee1d4946 │ │ │ │ @ instruction: 0xf8db0f70 │ │ │ │ ldrbtmi r3, [r9], #-4 │ │ │ │ - bls 0x2112b4 │ │ │ │ + bls 0x2111f4 │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74a3018 │ │ │ │ - andcc lr, r1, r4, ror #19 │ │ │ │ + andcc lr, r1, r4, asr #20 │ │ │ │ strtmi fp, [sl], r4, lsl #30 │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf172d164 │ │ │ │ stmdavs r0, {r0, r1, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r4, #-1008]! @ 0xfffffc10 │ │ │ │ strb r4, [fp, r0, asr #4] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ vabd.s8 q15, , │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d11, d30 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ - blmi 0xd77390 │ │ │ │ + vshr.s64 q10, q8, #64 │ │ │ │ + blmi 0xd772d0 │ │ │ │ sbcsmi pc, pc, #268435460 @ 0x10000004 │ │ │ │ ldc2l 1, cr15, [sl], #488 @ 0x1e8 │ │ │ │ - msrpl R8_usr, fp │ │ │ │ + cmnpmi r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbpl pc, ip, fp, asr #4 │ │ │ │ + adcsmi pc, ip, fp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d27 │ │ │ │ @ instruction: 0xf17a42d6 │ │ │ │ sha1c.32 , , │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d11, d30 │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ - blmi 0xa373c4 │ │ │ │ + vaddl.s8 q10, d16, d24 │ │ │ │ + blmi 0xa37304 │ │ │ │ sbcsmi pc, r5, #268435460 @ 0x10000004 │ │ │ │ stc2l 1, cr15, [r0], #488 @ 0x1e8 │ │ │ │ - msrpl R8_usr, fp │ │ │ │ + cmnpmi r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsvs pc, r4, fp, asr #4 │ │ │ │ + rsbpl pc, r4, fp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d1, d14 │ │ │ │ @ instruction: 0xf17a5201 │ │ │ │ vfma.f32 , , │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d11, d30 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ - blmi 0x6f73f8 │ │ │ │ + vshr.s64 q10, q2, #64 │ │ │ │ + blmi 0x6f7338 │ │ │ │ sbcsmi pc, r8, #268435460 @ 0x10000004 │ │ │ │ stc2l 1, cr15, [r6], {122} @ 0x7a │ │ │ │ - msrpl R8_usr, fp │ │ │ │ + cmnpmi r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcpl pc, r4, fp, asr #4 │ │ │ │ + andspl pc, r4, fp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d1, d1 │ │ │ │ @ instruction: 0xf17a42e1 │ │ │ │ vfma.f32 d31, d27, d25 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d11, d30 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ - blmi 0x3b742c │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ + blmi 0x3b736c │ │ │ │ rscmi pc, r8, #268435460 @ 0x10000004 │ │ │ │ stc2 1, cr15, [ip], #488 @ 0x1e8 │ │ │ │ - msrpl R8_usr, fp │ │ │ │ + cmnpmi r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscspl pc, ip, fp, asr #4 │ │ │ │ + subpl pc, ip, fp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ @ instruction: 0xf17a52a8 │ │ │ │ svclt 0x0000fc9f │ │ │ │ - addeq r8, r1, ip, lsr ip │ │ │ │ - addeq r8, r1, r6, ror #23 │ │ │ │ - eorseq r0, r4, r4, lsr #19 │ │ │ │ + strdeq r8, [r1], ip │ │ │ │ + addeq r8, r1, r6, lsr #25 │ │ │ │ + ldrshteq r0, [r4], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf6454617 │ │ │ │ vmlal.s q10, d16, d0[1] │ │ │ │ @ instruction: 0x46050295 │ │ │ │ @@ -236515,16 +236467,16 @@ │ │ │ │ muleq r3, r3, r8 │ │ │ │ @ instruction: 0xf8dc2a09 │ │ │ │ stm r6, {r2, r3, r5, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf0400003 │ │ │ │ stmiavs sl!, {r0, r2, r4, r6, r7, pc}^ │ │ │ │ @ instruction: 0xf0402a03 │ │ │ │ stmibvs fp!, {r5, r6, r7, pc} │ │ │ │ - beq 0x73380c │ │ │ │ - blcs 0x3c6000 │ │ │ │ + beq 0x73374c │ │ │ │ + blcs 0x3c5f40 │ │ │ │ sbcshi pc, r7, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x0606a3ba │ │ │ │ strtge r0, [r6], r6, lsl #12 │ │ │ │ @ instruction: 0xa3a9b006 │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdbls r0, {r0, r8, r9, sp} │ │ │ │ @@ -236541,15 +236493,15 @@ │ │ │ │ teqcs r8, #158 @ 0x9e │ │ │ │ @ instruction: 0xf000fb03 │ │ │ │ @ instruction: 0xf5b03020 │ │ │ │ ldmdble r2!, {r7, r8, r9, sl, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf8e2f135 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdavs r3!, {r1, r3, r4, r7, pc} │ │ │ │ - bleq 0x17359c │ │ │ │ + bleq 0x1734dc │ │ │ │ stmdavs r3!, {r0, r1, sp, lr}^ │ │ │ │ stmiavs r3!, {r0, r1, r6, sp, lr} │ │ │ │ stmiavs r3!, {r0, r1, r7, sp, lr}^ │ │ │ │ stmdbvs r3!, {r0, r1, r6, r7, sp, lr} │ │ │ │ stmdbvs r3!, {r0, r1, r8, sp, lr}^ │ │ │ │ stmibvs r3!, {r0, r1, r6, r8, sp, lr} │ │ │ │ stmibvs r3!, {r0, r1, r7, r8, sp, lr}^ │ │ │ │ @@ -236558,44 +236510,44 @@ │ │ │ │ stmdavs fp!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ strls r2, [r0], #-310 @ 0xfffffeca │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74a3018 │ │ │ │ - strmi lr, [r5], -r6, ror #17 │ │ │ │ + strmi lr, [r5], -r6, asr #18 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ @ instruction: 0xf828f172 │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ submi pc, r5, #14592 @ 0x3900 │ │ │ │ svcpl 0x0080f515 │ │ │ │ stmibvs r3!, {r3, r5, r9, ip, lr, pc} │ │ │ │ tstlt r3, r2, asr #12 │ │ │ │ - blx 0x191a4e │ │ │ │ + blx 0x19198e │ │ │ │ ldmdbls r0, {r0, r3, r9, pc} │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xff82f00d │ │ │ │ @ instruction: 0xb3b84607 │ │ │ │ ldrbmi r2, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf00d4621 │ │ │ │ stmibvs r3!, {r0, r1, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r5, r7, r8, ip, sp, pc}^ │ │ │ │ orrlt r4, fp, r7, asr #8 │ │ │ │ - beq 0x9338fc │ │ │ │ + beq 0x93383c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ @ instruction: 0x46324638 │ │ │ │ stc2 0, cr15, [r8], {13} │ │ │ │ @ instruction: 0xf1086963 │ │ │ │ - strbmi r0, [pc], #-2049 @ 0xf7504 │ │ │ │ - beq 0xf33930 │ │ │ │ + strbmi r0, [pc], #-2049 @ 0xf7444 │ │ │ │ + beq 0xf33870 │ │ │ │ ldmle r1!, {r0, r1, r6, r8, sl, lr}^ │ │ │ │ svceq 0x0000f1bb │ │ │ │ - blmi 0xceb964 │ │ │ │ - blls 0x251580 │ │ │ │ + blmi 0xceb8a4 │ │ │ │ + blls 0x2514c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r4, r0, lsl #6 │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -236604,46 +236556,46 @@ │ │ │ │ @ instruction: 0xf1354620 │ │ │ │ ubfx pc, pc, #16, #7 │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf04fe7e0 │ │ │ │ strb r0, [r1, -r2, lsl #16]! │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmibvs fp!, {r1, r2, r3, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blx 0x17fe1e │ │ │ │ + blx 0x17fd5e │ │ │ │ @ instruction: 0xf8dccc03 │ │ │ │ smmla r7, ip, r0, r8 │ │ │ │ @ instruction: 0x801cf8d5 │ │ │ │ @ instruction: 0xf1052100 │ │ │ │ @ instruction: 0xf00d0020 │ │ │ │ - blx 0x136f82 │ │ │ │ + blx 0x136ec2 │ │ │ │ strb pc, [sp, -r8, lsl #16] @ │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf06fe74a │ │ │ │ bfi r0, r5, (invalid: 10:6) │ │ │ │ streq pc, [sp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf1afe7c3 │ │ │ │ @ instruction: 0xf06ffb81 │ │ │ │ ldr r0, [lr, fp, lsl #10]! │ │ │ │ - msrpl R8_usr, fp │ │ │ │ + cmnpmi r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r0, fp, asr #4 │ │ │ │ + addpl pc, r0, fp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vcgt.s8 d19, d1, d8 │ │ │ │ @ instruction: 0xf17a2258 │ │ │ │ @ instruction: 0xf7fdfb93 │ │ │ │ vceq.f32 , , │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d11, d30 │ │ │ │ - vmla.i d22, d0, d0[2] │ │ │ │ + vshr.s64 d21, d8, #64 │ │ │ │ movwcc r0, #32814 @ 0x802e │ │ │ │ subscs pc, r9, #268435460 @ 0x10000004 │ │ │ │ - blx 0xfe233bb6 │ │ │ │ - ldrhteq r0, [r4], -r0 │ │ │ │ + blx 0xfe233af6 │ │ │ │ + eorseq r0, r4, r0, lsl #18 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r8, r1, r6, ror #19 │ │ │ │ + addeq r8, r1, r6, lsr #21 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, r5, lsr #23 │ │ │ │ @ instruction: 0xf10d4605 │ │ │ │ stmiami r4!, {r2, r3, r4, r8, r9, fp} │ │ │ │ @@ -236657,15 +236609,15 @@ │ │ │ │ muleq r3, ip, r8 │ │ │ │ stm r6, {r0, r3, r9, fp, sp} │ │ │ │ @ instruction: 0xf0400003 │ │ │ │ stmiavs sl!, {r0, r1, r5, r8, pc}^ │ │ │ │ @ instruction: 0xf0402a03 │ │ │ │ stmibvs fp!, {r1, r4, r8, pc} │ │ │ │ andseq pc, r8, #1073741825 @ 0x40000001 │ │ │ │ - blcc 0x15be40 │ │ │ │ + blcc 0x15bd80 │ │ │ │ vqdmulh.s d2, d0, d11 │ │ │ │ ldm pc, {r3, r8, pc}^ @ │ │ │ │ rsceq pc, r4, r3, lsl r0 @ │ │ │ │ strheq r0, [ip], -ip │ │ │ │ andeq r0, ip, ip │ │ │ │ adcseq r0, pc, ip │ │ │ │ strheq r0, [ip], -pc @ │ │ │ │ @@ -236675,64 +236627,64 @@ │ │ │ │ @ instruction: 0x46529916 │ │ │ │ @ instruction: 0xf00d4618 │ │ │ │ @ instruction: 0x4601feb9 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ movwcs r8, #4326 @ 0x10e6 │ │ │ │ andseq pc, r8, #1073741825 @ 0x40000001 │ │ │ │ @ instruction: 0xf00d4620 │ │ │ │ - blls 0x3763a4 │ │ │ │ + blls 0x3762e4 │ │ │ │ ldrdls pc, [r4], -r4 │ │ │ │ - blcs 0x3c6284 │ │ │ │ + blcs 0x3c61c4 │ │ │ │ rschi pc, r1, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06069bd4 │ │ │ │ strge r0, [r5, #1542]! @ 0x606 │ │ │ │ - blls 0xff12a6ac │ │ │ │ + blls 0xff12a5ec │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ addshi pc, r5, r0 │ │ │ │ strbmi r6, [r1], -r0, lsr #16 │ │ │ │ @ instruction: 0xff8ef16f │ │ │ │ @ instruction: 0xf1030143 │ │ │ │ @ instruction: 0xf5b00008 │ │ │ │ svclt 0x009c5f80 │ │ │ │ andls r2, r3, #0, 4 │ │ │ │ strtmi sp, [r6], -sp, ror #16 │ │ │ │ - blcc 0x3357d8 │ │ │ │ + blcc 0x335718 │ │ │ │ cdp 0, 1, cr6, cr13, cr6, {3} │ │ │ │ ldmdbmi r0!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ stmdavs fp!, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - svc 0x00c4f749 │ │ │ │ + stmda r4!, {r1, r3, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mcrrne 6, 0, r4, r3, cr5 │ │ │ │ @ instruction: 0xf171d105 │ │ │ │ stmdavs r0, {r0, r1, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x7356e6 │ │ │ │ + blx 0x735626 │ │ │ │ @ instruction: 0xf5154245 │ │ │ │ tstle r5, #128, 30 @ 0x200 │ │ │ │ - blcs 0x11e30c │ │ │ │ - blmi 0x192bc18 │ │ │ │ - blls 0x3d1770 │ │ │ │ + blcs 0x11e24c │ │ │ │ + blmi 0x192bb58 │ │ │ │ + blls 0x3d16b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x46288095 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi r6, [r2], -r3, lsr #16 │ │ │ │ andcs r9, r3, r6, lsl r9 │ │ │ │ andls pc, r4, r4, asr #17 │ │ │ │ - bne 0x15f2074 │ │ │ │ - blx 0x30033e │ │ │ │ + bne 0x15f1fb4 │ │ │ │ + blx 0x30027e │ │ │ │ eorvs pc, r7, sl, lsl #14 │ │ │ │ cdp2 0, 4, cr15, cr8, cr13, {0} │ │ │ │ rsbsle r2, r6, r0, lsl #16 │ │ │ │ movwcs r9, #2564 @ 0xa04 │ │ │ │ @ instruction: 0xf00d4621 │ │ │ │ @ instruction: 0xf1b9fadd │ │ │ │ sbcsle r0, r1, r0, lsl #30 │ │ │ │ @@ -236741,82 +236693,82 @@ │ │ │ │ cdp2 0, 3, cr15, cr8, cr13, {0} │ │ │ │ svceq 0x0000f1ba │ │ │ │ strmi sp, [r7], -r8, asr #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46384631 │ │ │ │ ldrbmi r2, [sl], -r0, lsl #6 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xff2b37b4 │ │ │ │ + blx 0xff2b36f4 │ │ │ │ strtcc r4, [r0], -r7, asr #8 │ │ │ │ mvnsle r4, sl, asr #11 │ │ │ │ - blcs 0x11e398 │ │ │ │ + blcs 0x11e2d8 │ │ │ │ @ instruction: 0x4620d0b9 │ │ │ │ @ instruction: 0xff36f134 │ │ │ │ movwls lr, #22453 @ 0x57b5 │ │ │ │ @ instruction: 0xff3ef134 │ │ │ │ suble r2, pc, r0, lsl #16 │ │ │ │ movwcs r6, #6178 @ 0x1822 │ │ │ │ stmdavs r2!, {r1, sp, lr}^ │ │ │ │ movwls r4, #13828 @ 0x3604 │ │ │ │ - blls 0x24f8b8 │ │ │ │ + blls 0x24f7f8 │ │ │ │ @ instruction: 0xf04fe783 │ │ │ │ strb r0, [lr, -r2, lsl #20] │ │ │ │ - beq 0x3338f8 │ │ │ │ + beq 0x333838 │ │ │ │ @ instruction: 0xf04fe74b │ │ │ │ @ instruction: 0xf1b90802 │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ strbmi sl, [lr], -fp, ror #30 │ │ │ │ andls pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf04fe776 │ │ │ │ ldrb r0, [pc, -r8, lsl #16] │ │ │ │ bicmi pc, r4, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ teqcs r0, sl, ror #19 │ │ │ │ - blx 0x151856 │ │ │ │ + blx 0x151796 │ │ │ │ @ instruction: 0xf8d33302 │ │ │ │ @ instruction: 0xe732a01c │ │ │ │ smlattcs r0, lr, r9, r6 │ │ │ │ eoreq pc, r0, r5, lsl #2 │ │ │ │ ldc2 0, cr15, [lr, #-52]! @ 0xffffffcc │ │ │ │ - blx 0x2b6400 │ │ │ │ + blx 0x2b6340 │ │ │ │ @ instruction: 0xf04fe729 │ │ │ │ str r0, [r6, -r1, lsl #20]! │ │ │ │ bicmi pc, r4, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ teqcs r0, sl, lsl #20 │ │ │ │ - blx 0x151886 │ │ │ │ + blx 0x1517c6 │ │ │ │ @ instruction: 0xf8d33302 │ │ │ │ @ instruction: 0xe73b801c │ │ │ │ tstcs r0, sl, lsl #28 │ │ │ │ @ instruction: 0xf00da80b │ │ │ │ - blx 0x136cca │ │ │ │ + blx 0x136c0a │ │ │ │ ldr pc, [r3, -r6, lsl #16]! │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf06fe730 │ │ │ │ strb r0, [r2, -sp, lsl #10]! │ │ │ │ - blx 0xb33efc │ │ │ │ + blx 0xb33e3c │ │ │ │ streq pc, [fp, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf7fde75d │ │ │ │ vadd.f32 d31, d11, d19 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d11, d30 │ │ │ │ - vmla.i d22, d0, d0[2] │ │ │ │ + vshr.s64 d21, d8, #64 │ │ │ │ tstcc r0, #46 @ 0x2e │ │ │ │ adccs pc, ip, #268435460 @ 0x10000004 │ │ │ │ - blx 0xf33e4c │ │ │ │ - msrpl R8_usr, fp │ │ │ │ + blx 0xf33d8c │ │ │ │ + cmnpmi r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorsvs pc, r0, fp, asr #4 │ │ │ │ + addpl pc, r0, fp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vcge.s8 d19, d1, d0 │ │ │ │ @ instruction: 0xf17a22ab │ │ │ │ svclt 0x0000fa2b │ │ │ │ - ldrsbteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, lsr #18 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r8, r1, r4, lsr #15 │ │ │ │ + addeq r8, r1, r4, ror #16 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf001460b │ │ │ │ ldrmi r0, [r6], -pc, lsl #14 │ │ │ │ addlt r0, r2, r9, lsl #6 │ │ │ │ @@ -236829,15 +236781,15 @@ │ │ │ │ @ instruction: 0x46394632 │ │ │ │ @ instruction: 0xf1ae4628 │ │ │ │ strmi pc, [r4], -sp, ror #21 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ mrc2 1, 0, pc, cr4, cr1, {3} │ │ │ │ @ instruction: 0xf7fc6800 │ │ │ │ submi pc, r4, #151552 @ 0x25000 │ │ │ │ - blle 0x1c28e0 │ │ │ │ + blle 0x1c2820 │ │ │ │ rsble r2, r1, sl, lsl #30 │ │ │ │ andsle r2, ip, r0, lsl sp │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmdacs r0, {r4, r5, r6, r7, r8, pc} │ │ │ │ @@ -236856,78 +236808,78 @@ │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ vqadd.s8 d24, d18, d23 │ │ │ │ vrsra.s64 q10, q0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ ldrpl pc, [r8, r4, asr #4]! │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ @ instruction: 0xf64a2238 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vsra.s64 d19, d20, #64 │ │ │ │ vrhadd.s8 d16, d4, d29 │ │ │ │ vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0x47980095 │ │ │ │ ldrdhi pc, [r0], -r7 │ │ │ │ ldrbpl pc, [r8, #580] @ 0x244 @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ tstle r1, #68, 10 @ 0x11000000 │ │ │ │ teqpeq pc, r4, lsr #32 @ p-variant is OBSOLETE │ │ │ │ cmpcc r0, r4, lsl #4 │ │ │ │ eorsvs r6, r9, r8, lsr #16 │ │ │ │ mrc2 1, 5, pc, cr6, cr4, {1} │ │ │ │ @ instruction: 0x4631683a │ │ │ │ - bl 0x10fa20 │ │ │ │ - bl 0xfe977ba4 │ │ │ │ + bl 0x10f960 │ │ │ │ + bl 0xfe977ae4 │ │ │ │ addseq r0, r2, r8, lsl #4 │ │ │ │ svc 0x0034f19d │ │ │ │ @ instruction: 0xf64c682a │ │ │ │ vqdmlal.s q10, d16, d0[1] │ │ │ │ vcge.s8 d16, d20, d4 │ │ │ │ vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0xf8420095 │ │ │ │ @ instruction: 0xf7fd3024 │ │ │ │ @ instruction: 0xe79ffbfd │ │ │ │ bicsmi pc, r0, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d4, d11 │ │ │ │ @ instruction: 0xf2c056b8 │ │ │ │ eorscs r0, r8, #156237824 @ 0x9500000 │ │ │ │ - msrmi (UNDEF: 100), sl │ │ │ │ + @ instruction: 0x31b4f64a │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adcspl pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs r7!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ ldrbpl pc, [r8, #580] @ 0x244 @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ tstle r0, #188, 4 @ 0xc000000b │ │ │ │ teqpeq pc, r4, lsr #32 @ p-variant is OBSOLETE │ │ │ │ cmpcc r0, r4, lsl #4 │ │ │ │ eorsvs r6, r1, r8, lsr #16 │ │ │ │ mrc2 1, 3, pc, cr12, cr4, {1} │ │ │ │ tstcs r0, r2, lsr r8 │ │ │ │ - bl 0x10fa94 │ │ │ │ - blne 0xff577c14 │ │ │ │ + bl 0x10f9d4 │ │ │ │ + blne 0xff577b54 │ │ │ │ @ instruction: 0xf19d0092 │ │ │ │ stmdavs sl!, {r2, r3, r4, r5, r6, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ bicsmi pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ orrseq pc, r4, #192, 4 │ │ │ │ adcspl pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ eorcc pc, r4, r2, asr #16 │ │ │ │ - blx 0xff235a0e │ │ │ │ + blx 0xff23594e │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q9, q8 │ │ │ │ vrsra.s64 q10, q0, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ ldrtpl pc, [r8], r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf64a2238 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vsra.s64 d19, d20, #64 │ │ │ │ vrhadd.s8 d16, d4, d29 │ │ │ │ vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0x47980095 │ │ │ │ vtst.8 d22, d4, d23 │ │ │ │ vshl.s64 , q4, #0 │ │ │ │ adcsmi r0, ip, #624951296 @ 0x25400000 │ │ │ │ @ instruction: 0xf024d310 │ │ │ │ @@ -236943,29 +236895,29 @@ │ │ │ │ vrsra.s64 d20, d24, #64 │ │ │ │ vcge.s8 d16, d20, d4 │ │ │ │ vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0xf8420095 │ │ │ │ @ instruction: 0xf7fd3024 │ │ │ │ str pc, [r3, -r1, lsl #23]! │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vaddw.s8 , q0, d16 │ │ │ │ - blmi 0x1b7f64 │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + blmi 0x1b7ea4 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1424298 │ │ │ │ svclt 0x0000ffbf │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ + eorseq r0, r4, r0, asr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 1, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x460cb0f3 │ │ │ │ tstcs r0, r1, lsl lr │ │ │ │ strcs sl, [r0, #-3889] @ 0xfffff0cf │ │ │ │ movwcs lr, #22989 @ 0x59cd │ │ │ │ - blmi 0xfefc04e0 │ │ │ │ + blmi 0xfefc0420 │ │ │ │ ldrtmi r9, [r0], -r8 │ │ │ │ cmnls r1, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mcr 1, 4, pc, cr2, cr13, {4} @ │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf19d4638 │ │ │ │ addcs lr, r0, #2016 @ 0x7e0 │ │ │ │ @@ -236973,44 +236925,44 @@ │ │ │ │ mrc 1, 3, APSR_nzcv, cr8, cr13, {4} │ │ │ │ strpl lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [lr, #-2509] @ 0xfffff633 │ │ │ │ cmnle fp, r0, lsl #24 │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ strls r9, [r9], #-20 @ 0xffffffec │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x297df8 │ │ │ │ - blcs 0x11ef3c │ │ │ │ + blls 0x297d38 │ │ │ │ + blcs 0x11ee7c │ │ │ │ rscshi pc, lr, r0, asr #32 │ │ │ │ - blcs 0x11e91c │ │ │ │ + blcs 0x11e85c │ │ │ │ ldmdbls ip!, {r0, r1, r2, r6, r8, ip, lr, pc}^ │ │ │ │ vnmls.f32 s8, s27, s15 │ │ │ │ - blls 0x33b8f8 │ │ │ │ + blls 0x33b838 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d25882 │ │ │ │ andcs r0, r0, #144, 4 │ │ │ │ smlabtpl r1, sp, r9, lr │ │ │ │ cmppne pc, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r3, lsl #4 │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf7499000 │ │ │ │ - strmi lr, [r0], r8, lsl #27 │ │ │ │ + strmi lr, [r0], r8, ror #27 │ │ │ │ svccc 0x00fff1b0 │ │ │ │ @ instruction: 0xf171d106 │ │ │ │ stmdavs r0, {r0, r3, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8daf7fc │ │ │ │ stmdaeq r0, {r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svcpl 0x0080f518 │ │ │ │ stccs 2, cr13, [r0], {14} │ │ │ │ msrhi CPSR_fx, r0, asr #32 │ │ │ │ - blcs 0x11e798 │ │ │ │ + blcs 0x11e6d8 │ │ │ │ cmnphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x11e7a4 │ │ │ │ + blcs 0x11e6e4 │ │ │ │ @ instruction: 0x81baf040 │ │ │ │ - blcs 0x11e984 │ │ │ │ + blcs 0x11e8c4 │ │ │ │ mvnshi pc, r0, asr #32 │ │ │ │ ldmdavs sl, {r2, r3, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, ror fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andhi pc, sp, #64 @ 0x40 │ │ │ │ rsbslt r4, r3, r0, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -237025,16 +236977,16 @@ │ │ │ │ stmdbge ip, {r0, r1, fp, sp, lr} │ │ │ │ movwls r6, #51266 @ 0xc842 │ │ │ │ movwls r1, #55259 @ 0xd7db │ │ │ │ cmnpvc sl, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ str r9, [r3, lr, lsl #6]! │ │ │ │ strtmi r9, [r1], -r8, lsl #22 │ │ │ │ - beq 0x8f403c │ │ │ │ - bleq 0x10b4000 │ │ │ │ + beq 0x8f3f7c │ │ │ │ + bleq 0x10b3f40 │ │ │ │ @ instruction: 0x46d3bf58 │ │ │ │ cmnne fp, #323584 @ 0x4f000 │ │ │ │ ldrmi r9, [sl], -r7, lsl #6 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ @ instruction: 0xf00d0092 │ │ │ │ strmi pc, [r0], r5, ror #23 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @@ -237047,73 +236999,73 @@ │ │ │ │ strtmi r0, [r8], r1, lsl #20 │ │ │ │ ldrmi r4, [r9], ip, lsr #12 │ │ │ │ ldrdlt pc, [r0], -r9 │ │ │ │ @ instruction: 0xf8cd2500 │ │ │ │ @ instruction: 0x46d88010 │ │ │ │ vpmax.u8 d15, d5, d24 │ │ │ │ strle r0, [sp, #-2009] @ 0xfffff827 │ │ │ │ - bleq 0x23285c │ │ │ │ + bleq 0x23279c │ │ │ │ @ instruction: 0xf1ae4658 │ │ │ │ @ instruction: 0xf00bfe47 │ │ │ │ @ instruction: 0xf856031f │ │ │ │ - blx 0x37bcd8 │ │ │ │ + blx 0x37bc18 │ │ │ │ movwmi pc, #45827 @ 0xb303 @ │ │ │ │ eorcc pc, r0, r6, asr #16 │ │ │ │ stccs 5, cr3, [r0, #-4]! │ │ │ │ @ instruction: 0xf8ddd1ea │ │ │ │ strtcc r8, [r0], #-16 │ │ │ │ @ instruction: 0xf1099b07 │ │ │ │ @ instruction: 0xf1080904 │ │ │ │ strbmi r0, [r3, #-2049] @ 0xfffff7ff │ │ │ │ stcls 12, cr13, [r9], {218} @ 0xda │ │ │ │ @ instruction: 0xf8dd9b05 │ │ │ │ @ instruction: 0x96099014 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - blls 0x3239b4 │ │ │ │ + blls 0x3238f4 │ │ │ │ @ instruction: 0xf1139905 │ │ │ │ @ instruction: 0xf103051f │ │ │ │ svclt 0x00580b3e │ │ │ │ - b 0x14c9748 │ │ │ │ + b 0x14c9688 │ │ │ │ movwls r1, #29547 @ 0x736b │ │ │ │ movwcs r4, #5658 @ 0x161a │ │ │ │ addseq r4, r2, r8, lsl r6 │ │ │ │ - blx 0xfe633ce2 │ │ │ │ + blx 0xfe633c22 │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ orrhi pc, r4, r0 │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf19d4638 │ │ │ │ - ldccs 13, cr14, [pc, #-624] @ 0xf7a50 │ │ │ │ + ldccs 13, cr14, [pc, #-624] @ 0xf7990 │ │ │ │ @ instruction: 0xf04fdd2a │ │ │ │ strls r0, [sl], #-2304 @ 0xfffff700 │ │ │ │ - beq 0x173e08 │ │ │ │ + beq 0x173d48 │ │ │ │ strbmi r4, [r8], r4, asr #12 │ │ │ │ ldrdlt pc, [r0], -r4 │ │ │ │ strls r2, [r4], #-1280 @ 0xfffffb00 │ │ │ │ - blx 0xa0964c │ │ │ │ + blx 0xa0958c │ │ │ │ ldrbeq pc, [sl, r5, lsl #6] @ │ │ │ │ - bl 0x26d118 │ │ │ │ + bl 0x26d058 │ │ │ │ ldrbmi r0, [r8], -r9, lsl #22 │ │ │ │ ldc2l 1, cr15, [r8, #696]! @ 0x2b8 │ │ │ │ tstpeq pc, #11 @ p-variant is OBSOLETE │ │ │ │ eorne pc, r0, r7, asr r8 @ │ │ │ │ vpmax.u8 d15, d3, d10 │ │ │ │ @ instruction: 0xf847430b │ │ │ │ strcc r3, [r1, #-32] @ 0xffffffe0 │ │ │ │ mvnle r2, r0, lsr #26 │ │ │ │ @ instruction: 0xf1089c04 │ │ │ │ - blls 0x2b9d10 │ │ │ │ + blls 0x2b9c50 │ │ │ │ stmdbeq r0!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strbmi r3, [r3, #-1028] @ 0xfffffbfc │ │ │ │ stcls 12, cr13, [sl], {220} @ 0xdc │ │ │ │ ldrtmi r9, [r9], r6, lsl #22 │ │ │ │ - blcs 0x11f138 │ │ │ │ + blcs 0x11f078 │ │ │ │ svcge 0x0002f43f │ │ │ │ stmdbls r6, {r3, r8, r9, fp, ip, pc} │ │ │ │ ldmdaeq pc, {r0, r1, r4, r8, ip, sp, lr, pc} @ │ │ │ │ - beq 0x10b413c │ │ │ │ + beq 0x10b407c │ │ │ │ @ instruction: 0x46c2bf58 │ │ │ │ cmnne sl, #323584 @ 0x4f000 │ │ │ │ ldrmi r9, [sl], -r7, lsl #6 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ @ instruction: 0xf00d0092 │ │ │ │ strmi pc, [r5], -r7, asr #22 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @@ -237125,168 +237077,168 @@ │ │ │ │ @ instruction: 0xf8cd0a00 │ │ │ │ ldrbmi r9, [r3], r8, lsr #32 │ │ │ │ strls r4, [fp], #-1745 @ 0xfffff92f │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrbmi r4, [ip], -sl, lsr #13 │ │ │ │ ldrdlt pc, [r0], -sl │ │ │ │ strls r2, [r4], #-1280 @ 0xfffffb00 │ │ │ │ - blx 0xa096f0 │ │ │ │ + blx 0xa09630 │ │ │ │ ldrbeq pc, [fp, r5, lsl #6] @ │ │ │ │ - bl 0x36d1cc │ │ │ │ + bl 0x36d10c │ │ │ │ ldrbmi r0, [r8], -r5, lsl #22 │ │ │ │ - bleq 0x8f3dbc │ │ │ │ + bleq 0x8f3cfc │ │ │ │ stc2 1, cr15, [r4, #696]! @ 0x2b8 │ │ │ │ - bl 0x1e2b60 │ │ │ │ - blx 0x2f7f9c │ │ │ │ + bl 0x1e2aa0 │ │ │ │ + blx 0x2f7edc │ │ │ │ @ instruction: 0xf850fb0b │ │ │ │ - b 0x13c6fb4 │ │ │ │ + b 0x13c6ef4 │ │ │ │ @ instruction: 0xf8400303 │ │ │ │ strcc r3, [r1, #-3204] @ 0xfffff37c │ │ │ │ mvnle r2, r0, lsr #26 │ │ │ │ @ instruction: 0xf1099c04 │ │ │ │ - blls 0x2ba238 │ │ │ │ - beq 0x2341e4 │ │ │ │ + blls 0x2ba178 │ │ │ │ + beq 0x234124 │ │ │ │ adcmi r3, r3, #16777216 @ 0x1000000 │ │ │ │ ldmib sp, {r3, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ ldclge 4, cr9, [r1, #-40] @ 0xffffffd8 │ │ │ │ svclt 0x0000e6ae │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r8, r1, r8, lsr r3 │ │ │ │ + strdeq r8, [r1], r8 @ │ │ │ │ strtmi r9, [r1], -r8, lsl #22 │ │ │ │ @ instruction: 0xf1132003 │ │ │ │ @ instruction: 0xf103041f │ │ │ │ svclt 0x00580a3e │ │ │ │ movwcs r4, #1698 @ 0x6a2 │ │ │ │ stmdbne sl!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ addeq lr, r9, #323584 @ 0x4f000 │ │ │ │ - blx 0xffd33e28 │ │ │ │ + blx 0xffd33d68 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ rschi pc, r0, r0 │ │ │ │ @ instruction: 0xf77f2c1f │ │ │ │ @ instruction: 0xf04faebf │ │ │ │ @ instruction: 0xf8cd0a00 │ │ │ │ @ instruction: 0xf8cd901c │ │ │ │ strcs r8, [r1, #-36] @ 0xffffffdc │ │ │ │ @ instruction: 0x46d046d1 │ │ │ │ - beq 0x133f54 │ │ │ │ + beq 0x133e94 │ │ │ │ ldrbmi r9, [r4], -r4, lsl #4 │ │ │ │ - bleq 0x3b2a40 │ │ │ │ + bleq 0x3b2980 │ │ │ │ @ instruction: 0xf00b4658 │ │ │ │ @ instruction: 0xf1ae0b1f │ │ │ │ @ instruction: 0xf856fd59 │ │ │ │ - blx 0x23feb0 │ │ │ │ - b 0x3f6a60 │ │ │ │ + blx 0x23fdf0 │ │ │ │ + b 0x3f69a0 │ │ │ │ @ instruction: 0xf1bb0b02 │ │ │ │ svclt 0x00180b00 │ │ │ │ - bleq 0x173f7c │ │ │ │ - blx 0x3b6672 │ │ │ │ - beq 0x174270 │ │ │ │ + bleq 0x173ebc │ │ │ │ + blx 0x3b65b2 │ │ │ │ + beq 0x1741b0 │ │ │ │ streq lr, [fp], #-2628 @ 0xfffff5bc │ │ │ │ svceq 0x0020f1ba │ │ │ │ - bls 0x22c5e4 │ │ │ │ + bls 0x22c524 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1089b07 │ │ │ │ strbmi r0, [fp, #-2080] @ 0xfffff7e0 │ │ │ │ - blmi 0x235f6c │ │ │ │ - blls 0x26f1c0 │ │ │ │ + blmi 0x235eac │ │ │ │ + blls 0x26f100 │ │ │ │ ldrdhi pc, [r4], -sp @ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ ldrmi sl, [r9], -fp, lsl #29 │ │ │ │ andcs r9, r3, r8, lsl #22 │ │ │ │ - ldreq pc, [pc], #-275 @ 0xf7e7c │ │ │ │ + ldreq pc, [pc], #-275 @ 0xf7dbc │ │ │ │ ldrteq pc, [lr], -r3, lsl #2 @ │ │ │ │ qsaxmi fp, r6, r8 │ │ │ │ - b 0x14c0a88 │ │ │ │ - b 0x14be424 │ │ │ │ + b 0x14c09c8 │ │ │ │ + b 0x14be364 │ │ │ │ @ instruction: 0xf00d0289 │ │ │ │ stmdacs r0, {r0, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r2, r0 │ │ │ │ @ instruction: 0xf77f2c1f │ │ │ │ @ instruction: 0x2600ae75 │ │ │ │ andsls pc, r0, sp, asr #17 │ │ │ │ andshi pc, r4, sp, asr #17 │ │ │ │ strmi r2, [r1], r1, lsl #10 │ │ │ │ strcs r4, [r0], #-1712 @ 0xfffff950 │ │ │ │ - bl 0x289940 │ │ │ │ + bl 0x289880 │ │ │ │ ldrbmi r0, [r0], -fp, lsl #20 │ │ │ │ - beq 0x8f3ee4 │ │ │ │ + beq 0x8f3e24 │ │ │ │ stc2 1, cr15, [lr, #-696] @ 0xfffffd48 │ │ │ │ eorcc pc, r0, r7, asr r8 @ │ │ │ │ - blx 0x3b66dc │ │ │ │ - beq 0x1f26f4 │ │ │ │ - beq 0x1345b8 │ │ │ │ + blx 0x3b661c │ │ │ │ + beq 0x1f2634 │ │ │ │ + beq 0x1344f8 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ - blx 0x37a6dc │ │ │ │ + blx 0x37a61c │ │ │ │ @ instruction: 0xf10bfa0b │ │ │ │ - b 0x11faae4 │ │ │ │ + b 0x11faa24 │ │ │ │ @ instruction: 0xf1bb040a │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ @ instruction: 0xf1089b04 │ │ │ │ strtcc r0, [r0], -r1, lsl #16 │ │ │ │ - blmi 0x236018 │ │ │ │ + blmi 0x235f58 │ │ │ │ ldclle 5, cr4, [sl], {67} @ 0x43 │ │ │ │ @ instruction: 0xf8dd9b06 │ │ │ │ - blcs 0x117f50 │ │ │ │ + blcs 0x117e90 │ │ │ │ mcrge 4, 2, pc, cr6, cr15, {1} @ │ │ │ │ - blls 0x30976c │ │ │ │ + blls 0x3096ac │ │ │ │ @ instruction: 0xf1132003 │ │ │ │ @ instruction: 0xf103091f │ │ │ │ svclt 0x00580a3e │ │ │ │ movwcs r4, #1738 @ 0x6ca │ │ │ │ strbtne lr, [sl], #-2639 @ 0xfffff5b1 │ │ │ │ @ instruction: 0xf00d00a2 │ │ │ │ @ instruction: 0x4607fa59 │ │ │ │ suble r2, r9, r0, lsl #16 │ │ │ │ svceq 0x001ff1b9 │ │ │ │ mrcge 7, 1, APSR_nzcv, cr0, cr15, {3} │ │ │ │ - beq 0x134070 │ │ │ │ + beq 0x133fb0 │ │ │ │ ldrbmi r2, [r6], -r1, lsl #10 │ │ │ │ @ instruction: 0xf8cd46a1 │ │ │ │ @ instruction: 0xf04f8010 │ │ │ │ strbmi r0, [r3], r0, lsl #16 │ │ │ │ streq lr, [fp], #-2826 @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf0044620 │ │ │ │ @ instruction: 0xf1ae041f │ │ │ │ - bl 0x477268 │ │ │ │ - blx 0x238158 │ │ │ │ + bl 0x4771a8 │ │ │ │ + blx 0x238098 │ │ │ │ @ instruction: 0xf8d0f404 │ │ │ │ andsmi r2, r4, r4, asr #2 │ │ │ │ svclt 0x00183c00 │ │ │ │ - blx 0x200f6c │ │ │ │ + blx 0x200eac │ │ │ │ @ instruction: 0xf10bf40b │ │ │ │ - b 0x12fab74 │ │ │ │ + b 0x12faab4 │ │ │ │ @ instruction: 0xf1bb0804 │ │ │ │ mvnle r0, r0, lsr #30 │ │ │ │ @ instruction: 0xf10a3601 │ │ │ │ ldrmi r0, [r1, #2592]! @ 0xa20 │ │ │ │ - blhi 0x2360a0 │ │ │ │ - blls 0x202f2f4 │ │ │ │ + blhi 0x235fe0 │ │ │ │ + blls 0x202f234 │ │ │ │ @ instruction: 0x8010f8dd │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - blls 0x4a37a0 │ │ │ │ + blls 0x4a36e0 │ │ │ │ sbcspl pc, r3, #68, 12 @ 0x4400000 │ │ │ │ rsbeq pc, r2, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0x9d0c997c │ │ │ │ andeq pc, r3, #133120 @ 0x20800 │ │ │ │ ldrdcs r1, [r3], -fp │ │ │ │ strtne lr, [r2], #3011 @ 0xbc3 │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ - blx 0x533fe8 │ │ │ │ + blx 0x533f28 │ │ │ │ andvs fp, r5, r0, lsl r1 │ │ │ │ strb r6, [sp, #68]! @ 0x44 │ │ │ │ stmdaeq sp, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1aee5ea │ │ │ │ svclt 0x0000fe65 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ svcge 0x0002b084 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bmi 0x1d8983c │ │ │ │ + bmi 0x1d8977c │ │ │ │ strcs pc, [r0, #-1059] @ 0xfffffbdd │ │ │ │ andgt pc, r0, r7, asr #17 │ │ │ │ strvs pc, [r0, #-1061] @ 0xfffffbdb │ │ │ │ rsbsvs r6, sl, r2, lsl r8 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ vst4. {d8-d11}, [r3 :64], r1 │ │ │ │ @@ -237317,55 +237269,55 @@ │ │ │ │ andeq pc, pc, #34 @ 0x22 │ │ │ │ andeq lr, r2, #177152 @ 0x2b400 │ │ │ │ mulle r6, r1, r2 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addsmi r4, r1, #110100480 @ 0x6900000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ vsra.u64 , q12, #61 │ │ │ │ - bl 0xfec38cac │ │ │ │ + bl 0xfec38bec │ │ │ │ tstlt r3, r3, lsl #26 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ eorsvs r6, sp, r8, lsl r0 │ │ │ │ svcne 0x0070ee1d │ │ │ │ @ instruction: 0xf10d4b47 │ │ │ │ strbmi r0, [r2], -r8, lsl #20 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vst2. {d21-d22}, [pc], fp │ │ │ │ @ instruction: 0xf8d371b7 │ │ │ │ @ instruction: 0x46530290 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r0, lsl #14 │ │ │ │ - b 0xff7b5ddc │ │ │ │ + bl 0xfb5d1c │ │ │ │ @ instruction: 0xf1b04680 │ │ │ │ strdle r3, [r6, -pc] │ │ │ │ - blx 0x834688 │ │ │ │ + blx 0x8345c8 │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ @ instruction: 0xf1c0fe2d │ │ │ │ @ instruction: 0xf5180800 │ │ │ │ eorle r5, r4, #128, 30 @ 0x200 │ │ │ │ addsmi r6, sp, #3866624 @ 0x3b0000 │ │ │ │ ldrmi fp, [sp], -r8, lsr #30 │ │ │ │ @ instruction: 0x4621b1b5 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf00d2003 │ │ │ │ @ instruction: 0x4604f975 │ │ │ │ @ instruction: 0x462ab170 │ │ │ │ @ instruction: 0xf7184651 │ │ │ │ - stccs 8, cr14, [r1, #-272] @ 0xfffffef0 │ │ │ │ + stccs 8, cr14, [r1, #-656] @ 0xfffffd70 │ │ │ │ @ instruction: 0xf8bad008 │ │ │ │ eorhi r3, r3, r0 │ │ │ │ tstle r3, sl, lsl #22 │ │ │ │ svclt 0x00842d1b │ │ │ │ @ instruction: 0x61a38b23 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ @ instruction: 0xf95ef00d │ │ │ │ ldmdavs fp!, {r3, r4, r6, r7, r8, ip, sp, pc} │ │ │ │ - blmi 0x9d012c │ │ │ │ + blmi 0x9d006c │ │ │ │ ldmdavs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle ip, r0, lsl #6 │ │ │ │ strcc r4, [r8, -r0, asr #12] │ │ │ │ @ instruction: 0x210046bd │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -237381,35 +237333,35 @@ │ │ │ │ ldrbtmi r4, [r9], #-1571 @ 0xfffff9dd │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ @ instruction: 0x71b7f44f │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r0, lsl #8 │ │ │ │ - b 0x1eb5ea4 │ │ │ │ + b 0xff6b5de4 │ │ │ │ @ instruction: 0xf1b04680 │ │ │ │ strdle r3, [sl, #255] @ 0xff │ │ │ │ @ instruction: 0xf9b8f171 │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ @ instruction: 0xf1c0fdc9 │ │ │ │ strb r0, [r2, r0, lsl #16] │ │ │ │ addsmi r1, sl, #1696 @ 0x6a0 │ │ │ │ @ instruction: 0xe7d2d8d9 │ │ │ │ ldmdaeq r5, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1aee7bb │ │ │ │ svclt 0x0000fd73 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrdeq r7, [r1], r8 │ │ │ │ - addeq r7, r1, lr, lsl #26 │ │ │ │ + umulleq r7, r1, r8, lr │ │ │ │ + addeq r7, r1, lr, asr #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ svcge 0x0004b08b │ │ │ │ - blmi 0xfeb09a44 │ │ │ │ + blmi 0xfeb09984 │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f617b │ │ │ │ @ instruction: 0xf8d70300 │ │ │ │ movwcs r9, #64 @ 0x40 │ │ │ │ stmdbcs r0, {r0, r1, r3, r4, r5, r8, sp, lr} │ │ │ │ tstphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -237429,66 +237381,66 @@ │ │ │ │ andeq pc, pc, #34 @ 0x22 │ │ │ │ andeq lr, r2, #177152 @ 0x2b400 │ │ │ │ mulle r6, r1, r2 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addsmi r4, r1, #110100480 @ 0x6900000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ vsra.u64 , q12, #61 │ │ │ │ - bl 0xfec38e6c │ │ │ │ + bl 0xfec38dac │ │ │ │ tstlt r3, r3, lsl #26 │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0xf8c76018 │ │ │ │ mrc 0, 0, sl, cr13, cr0, {0} │ │ │ │ - blmi 0xfe304014 │ │ │ │ + blmi 0xfe303f54 │ │ │ │ orrsvc pc, r2, pc, asr #8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x463258d3 │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ stmib sp, {r2, r8, r9, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf5008500 │ │ │ │ adcsvs r5, fp, sp │ │ │ │ movwls r3, #8216 @ 0x2018 │ │ │ │ tstpeq r0, #-1073741823 @ p-variant is OBSOLETE @ 0xc0000001 │ │ │ │ strtmi r9, [r3], -r3, lsl #6 │ │ │ │ - ldmib r6!, {r0, r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + b 0x16b5ee4 │ │ │ │ mcrrne 6, 0, r4, r2, cr5 │ │ │ │ @ instruction: 0xf171d105 │ │ │ │ stmdavs r0, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [sl, #-1004] @ 0xfffffc14 │ │ │ │ @ instruction: 0xf5154245 │ │ │ │ @ instruction: 0xf0805f80 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr12, {5} │ │ │ │ vpadd.i8 , q1, q5 │ │ │ │ vrsra.s64 q10, q0, #64 │ │ │ │ @ instruction: 0xf8d30395 │ │ │ │ eorscs fp, r8, #0 │ │ │ │ - msrmi (UNDEF: 100), sl │ │ │ │ + @ instruction: 0x31b4f64a │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adcspl pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0x47d860fb │ │ │ │ - blpl 0xfef34bd4 │ │ │ │ - bleq 0xfe674dc8 │ │ │ │ + blpl 0xfef34b14 │ │ │ │ + bleq 0xfe674d08 │ │ │ │ @ instruction: 0xf8db68fb │ │ │ │ addsmi r2, r6, #0 │ │ │ │ adchi pc, lr, r0, lsl #1 │ │ │ │ vqadd.s8 q11, q2, │ │ │ │ vrsra.s64 , q4, #64 │ │ │ │ smlalsvs r0, fp, r5, r3 │ │ │ │ @ instruction: 0xf852681a │ │ │ │ - bcs 0x100380 │ │ │ │ + bcs 0x1002c0 │ │ │ │ adchi pc, r2, r0 │ │ │ │ vtst.8 d22, d4, d2 │ │ │ │ vshr.s64 d21, d28, #64 │ │ │ │ mlasvs sl, r5, r0, r0 │ │ │ │ @ instruction: 0xff52f7fc │ │ │ │ teqlt r2, #3801088 @ 0x3a0000 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf64a2238 │ │ │ │ - vmla.f d20, d0, d0[5] │ │ │ │ + vsra.s64 d19, d20, #64 │ │ │ │ vrhadd.s8 d16, d4, d29 │ │ │ │ vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0x47980095 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ svclt 0x0028429e │ │ │ │ andle r2, r5, #0, 12 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ @@ -237502,51 +237454,51 @@ │ │ │ │ ldrmi r4, [r0, r9, lsr #12]! │ │ │ │ svcpl 0x0080f510 │ │ │ │ @ instruction: 0xf1b9d26e │ │ │ │ suble r0, lr, r0, lsl #30 │ │ │ │ @ instruction: 0x4654693b │ │ │ │ svclt 0x0028459a │ │ │ │ bicslt r4, ip, ip, lsl r6 │ │ │ │ - blcs 0x112650 │ │ │ │ + blcs 0x112590 │ │ │ │ movwcs sp, #118 @ 0x76 │ │ │ │ strbmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf00d2003 │ │ │ │ @ instruction: 0x4606f831 │ │ │ │ @ instruction: 0xf8d7b180 │ │ │ │ strtmi r8, [r2], -r8 │ │ │ │ @ instruction: 0xf7174641 │ │ │ │ - stccs 14, cr14, [r1], {254} @ 0xfe │ │ │ │ + stccs 15, cr14, [r1], {94} @ 0x5e │ │ │ │ @ instruction: 0xf8b8d008 │ │ │ │ eorshi r3, r3, r0 │ │ │ │ tstle r3, sl, lsl #22 │ │ │ │ svclt 0x00842c1b │ │ │ │ @ instruction: 0x61b38b33 │ │ │ │ movwcs r6, #3193 @ 0xc79 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf818f00d │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ andvs r6, r3, fp, lsr r9 │ │ │ │ - blmi 0xdb0434 │ │ │ │ + blmi 0xdb0374 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrsvc pc, r2, pc, asr #8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x463258d3 │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ strls r4, [r1, #-1571] @ 0xfffff9dd │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ stmdbls r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cd3018 │ │ │ │ @ instruction: 0xf7498000 │ │ │ │ - strmi lr, [r5], -sl, asr #18 │ │ │ │ + strmi lr, [r5], -sl, lsr #19 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ @ instruction: 0xf88cf171 │ │ │ │ @ instruction: 0xf7fb6800 │ │ │ │ submi pc, r5, #40192 @ 0x9d00 │ │ │ │ svcpl 0x0080f515 │ │ │ │ - blmi 0x8ed088 │ │ │ │ + blmi 0x8ecfc8 │ │ │ │ ldmdbvs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1270300 │ │ │ │ ldrcc r4, [ip, -r8, lsr #12] │ │ │ │ @ instruction: 0x210046bd │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -237563,34 +237515,34 @@ │ │ │ │ mrc2 7, 5, pc, cr2, cr12, {7} │ │ │ │ cdpcs 7, 0, cr14, cr0, cr7, {4} │ │ │ │ @ instruction: 0x46cadbd7 │ │ │ │ andls pc, r8, r7, asr #17 │ │ │ │ @ instruction: 0xf06fe729 │ │ │ │ bfi r0, r5, #10, #7 │ │ │ │ ldc2 1, cr15, [lr], {174} @ 0xae │ │ │ │ - msrpl R8_usr, fp │ │ │ │ + cmnpmi r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbseq pc, ip, fp, asr #12 │ │ │ │ + sbcvc pc, ip, fp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b05 │ │ │ │ @ instruction: 0xf17962d8 │ │ │ │ svclt 0x0000fc33 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r7, r1, r8, lsl ip │ │ │ │ - @ instruction: 0x00817ab8 │ │ │ │ - ldrshteq r0, [r4], -ip │ │ │ │ + ldrdeq r7, [r1], r8 │ │ │ │ + addeq r7, r1, r8, ror fp │ │ │ │ + eorseq r0, r4, ip, asr #18 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 0, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0x4681b0f7 │ │ │ │ @ instruction: 0x460dae15 │ │ │ │ svcge 0x00354630 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - blmi 0x1e00ea4 │ │ │ │ + blmi 0x1e00de4 │ │ │ │ tstls r9, r0, lsl #8 │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9375 │ │ │ │ @ instruction: 0xf89d0300 │ │ │ │ movwls r3, #49672 @ 0xc208 │ │ │ │ ldmib ip, {r0, r2, r3, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ TRUNCATED DUE TO SIZE LIMIT: 10485760 bytes